Timing Analyzer report for top
Mon Nov  6 08:59:33 2023
Quartus Prime Version 23.4.0 Internal Build 66 11/05/2023 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Timing Closure Summary
  8. Fmax Summary
  9. Setup Summary
 10. Hold Summary
 11. Recovery Summary
 12. Removal Summary
 13. Minimum Pulse Width Summary
 14. Max Skew Summary Slow vid2 100C Model
 15. Max Skew Summary Slow vid2b 100C Model
 16. Max Skew Summary Fast vid2a 0C Model
 17. Max Skew Summary Fast vid2a 100C Model
 18. Max Skew Summary Fast vid2 100C Model
 19. Net Delay Summary
 20. Metastability Summary Slow vid2 100C Model
 21. Metastability Summary Slow vid2b 100C Model
 22. Metastability Summary Fast vid2a 0C Model
 23. Metastability Summary Fast vid2a 100C Model
 24. Metastability Summary Fast vid2 100C Model
 25. Setup Transfers
 26. Hold Transfers
 27. Recovery Transfers
 28. Removal Transfers
---- Setup Reports ----
     ---- iopll_0|iopll_0_outclk0 Reports ----
           29. Command Info
           30. Summary of Paths
           31. Path #1: Setup slack is 4.171 
           32. Path #2: Setup slack is 4.181 
           33. Path #3: Setup slack is 4.187 
           34. Path #4: Setup slack is 4.199 
           35. Path #5: Setup slack is 4.202 
           36. Path #6: Setup slack is 4.204 
           37. Path #7: Setup slack is 4.215 
           38. Path #8: Setup slack is 4.220 
           39. Path #9: Setup slack is 4.227 
           40. Path #10: Setup slack is 4.229 
     ---- altera_reserved_tck Reports ----
           41. Command Info
           42. Summary of Paths
           43. Path #1: Setup slack is 22.426 
           44. Path #2: Setup slack is 22.440 
           45. Path #3: Setup slack is 22.446 
           46. Path #4: Setup slack is 22.489 
           47. Path #5: Setup slack is 22.490 
           48. Path #6: Setup slack is 22.511 
           49. Path #7: Setup slack is 22.521 
           50. Path #8: Setup slack is 22.539 
           51. Path #9: Setup slack is 22.540 
           52. Path #10: Setup slack is 22.619 
---- Hold Reports ----
     ---- iopll_0|iopll_0_outclk0 Reports ----
           53. Command Info
           54. Summary of Paths
           55. Path #1: Hold slack is 0.045 
           56. Path #2: Hold slack is 0.046 
           57. Path #3: Hold slack is 0.048 
           58. Path #4: Hold slack is 0.054 
           59. Path #5: Hold slack is 0.055 
           60. Path #6: Hold slack is 0.055 
           61. Path #7: Hold slack is 0.059 
           62. Path #8: Hold slack is 0.059 
           63. Path #9: Hold slack is 0.059 
           64. Path #10: Hold slack is 0.059 
     ---- altera_reserved_tck Reports ----
           65. Command Info
           66. Summary of Paths
           67. Path #1: Hold slack is 0.091 
           68. Path #2: Hold slack is 0.092 
           69. Path #3: Hold slack is 0.093 
           70. Path #4: Hold slack is 0.094 
           71. Path #5: Hold slack is 0.096 
           72. Path #6: Hold slack is 0.096 
           73. Path #7: Hold slack is 0.096 
           74. Path #8: Hold slack is 0.097 
           75. Path #9: Hold slack is 0.097 
           76. Path #10: Hold slack is 0.098 
---- Recovery Reports ----
     ---- iopll_0|iopll_0_outclk0 Reports ----
           77. Command Info
           78. Summary of Paths
           79. Path #1: Recovery slack is 7.711 
           80. Path #2: Recovery slack is 7.711 
           81. Path #3: Recovery slack is 7.711 
           82. Path #4: Recovery slack is 7.711 
           83. Path #5: Recovery slack is 7.711 
           84. Path #6: Recovery slack is 7.711 
           85. Path #7: Recovery slack is 7.713 
           86. Path #8: Recovery slack is 7.714 
           87. Path #9: Recovery slack is 7.718 
           88. Path #10: Recovery slack is 7.720 
     ---- altera_reserved_tck Reports ----
           89. Command Info
           90. Summary of Paths
           91. Path #1: Recovery slack is 61.585 
           92. Path #2: Recovery slack is 61.586 
           93. Path #3: Recovery slack is 61.615 
           94. Path #4: Recovery slack is 61.615 
           95. Path #5: Recovery slack is 61.615 
           96. Path #6: Recovery slack is 61.615 
           97. Path #7: Recovery slack is 61.616 
           98. Path #8: Recovery slack is 61.616 
           99. Path #9: Recovery slack is 61.616 
          100. Path #10: Recovery slack is 61.616 
---- Removal Reports ----
     ---- altera_reserved_tck Reports ----
          101. Command Info
          102. Summary of Paths
          103. Path #1: Removal slack is 0.158 
          104. Path #2: Removal slack is 0.159 
          105. Path #3: Removal slack is 0.160 
          106. Path #4: Removal slack is 0.160 
          107. Path #5: Removal slack is 0.161 
          108. Path #6: Removal slack is 0.162 
          109. Path #7: Removal slack is 0.177 
          110. Path #8: Removal slack is 0.179 
          111. Path #9: Removal slack is 0.179 
          112. Path #10: Removal slack is 0.179 
     ---- iopll_0|iopll_0_outclk0 Reports ----
          113. Command Info
          114. Summary of Paths
          115. Path #1: Removal slack is 0.171 
          116. Path #2: Removal slack is 0.212 
          117. Path #3: Removal slack is 0.212 
          118. Path #4: Removal slack is 0.213 
          119. Path #5: Removal slack is 0.213 
          120. Path #6: Removal slack is 0.214 
          121. Path #7: Removal slack is 0.214 
          122. Path #8: Removal slack is 0.214 
          123. Path #9: Removal slack is 0.214 
          124. Path #10: Removal slack is 0.215 
125. Timing Analyzer Messages
---- Unconstrained Paths Reports ----
     126. Unconstrained Paths Summary
     127. Clock Status Summary
     ---- Setup Analysis Reports ----
          128. Unconstrained Input Ports
          129. Unconstrained Output Ports
     ---- Hold Analysis Reports ----
          130. Unconstrained Input Ports
          131. Unconstrained Output Ports
132. Multicorner Timing Analysis Summary
133. Design Assistant (Signoff) Results - 3 of 87 Rules Failed
134. TMC-20025 - Ignored or Overridden Constraints
135. TMC-20602 - Registers with High Timing Path Endpoint Tension
136. CLK-30032 - Improper Clock Targets
137. CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized
138. CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints
139. CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints
140. CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints
141. CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths
142. CDC-50006 - CDC Bus Constructed with Unsynchronized Registers
143. CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints
144. CDC-50011 - Combinational Logic Before Synchronizer Chain
145. CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain
146. CLK-30026 - Missing Clock Assignment
147. CLK-30027 - Multiple Clock Assignments Found
148. CLK-30028 - Invalid Generated Clock
149. CLK-30029 - Invalid Clock Assignments
150. CLK-30030 - PLL Setting Violation
151. CLK-30033 - Invalid Clock Group Assignment
152. CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment
153. CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment
154. CLK-30042 - Incorrect Clock Group Type
155. RDC-50001 - Reconvergence of Multiple Asynchronous Reset Synchronizers in Different Reset Domains
156. RDC-50002 - Reconvergence of Multiple Asynchronous Reset Synchronizers in a Common Reset Domain
157. RES-50001 - Asynchronous Reset Is Not Synchronized
158. RES-50002 - Asynchronous Reset is Insufficiently Synchronized
159. RES-50003 - Asynchronous Reset with Insufficient Constraints
160. RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain
161. TMC-20011 - Missing Input Delay Constraint
162. TMC-20012 - Missing Output Delay Constraint
163. TMC-20013 - Partial Input Delay
164. TMC-20014 - Partial Output Delay
165. TMC-20015 - Inconsistent Min-Max Delay
166. TMC-20016 - Invalid Reference Pin
167. TMC-20017 - Loops Detected
168. TMC-20019 - Partial Multicycle Assignment
169. TMC-20022 - I/O Delay Assignment Missing Parameters
170. TMC-20023 - Invalid Set Net Delay Assignment
171. TMC-20027 - Collection Filter Matching Multiple Types
172. TMC-30041 - Constraint with Invalid Clock Reference
173. CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer
174. CLK-30031 - Input Delay Assigned to Clock
175. FLP-10000 - Physical RAM with Utilization Below Threshold
176. LNT-30023 - Reset Nets with Polarity Conflict
177. TMC-20018 - Unsupported Latches Detected
178. TMC-20021 - Partial Min-Max Delay Assignment
179. TMC-20024 - Synchronous Data Delay Assignment
180. TMC-20026 - Empty Collection Due To Unmatched Filter
181. TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements
182. TMC-20201 - Paths Failing Setup Analysis with High Clock Skew
183. TMC-20202 - Paths Failing Setup Analysis with High Logic Delay
184. TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay
185. TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions
186. TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming
187. TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis
188. TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis
189. TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis
190. TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion
191. TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold
192. TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path
193. TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock
194. TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains
195. TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic
196. TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints
197. TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data
198. TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax
199. TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax
200. TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse
201. TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path
202. TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock
203. TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path
204. TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock
205. TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path
206. TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock
207. CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains
208. CDC-50101 - Intra-Clock False Path Synchronizer
209. CDC-50102 - Synchronizer after CDC Topology with Control Signal
210. FLP-40006 - Pipelining Registers That Might Be Recoverable
211. LNT-30010 - Nets Driving both Reset and Clock Enable Signals
212. RES-50010 - Reset Synchronizer Chains with Constant Output
213. RES-50101 - Intra-Clock False Path Reset Synchronizer
214. TMC-20020 - Invalid Multicycle Assignment
215. TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint
216. TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication
217. TMC-20552 - User Selected Duplication Candidate was Rejected
218. TMC-20601 - Registers with High Immediate Fan-Out Tension
219. TMC-20603 - Registers with High Immediate Fan-Out Span
220. TMC-20604 - Registers with High Timing Path Endpoint Span



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 23.4.0 Internal Build 66 11/05/2023 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                            ;
; Revision Name         ; top                                                        ;
; Device Family         ; Agilex 7                                                   ;
; Device                ; AGFB014R24B2E2V                                            ;
; Snapshot              ; final                                                      ;
; Timing Models         ; Final                                                      ;
; Power Models          ; Final                                                      ;
; Device Status         ; Final                                                      ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 10     ;
; Maximum allowed            ; 2      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------------------------------------+----------------------------------+----------+--------+--------------------------+-----------------+------------+
; SDC File Path                                                                                                                          ; Instance           ; Entity                                     ; Library                          ; Promoted ; Status ; Read at                  ; Processing Time ; SDC on RTL ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------------------------------------+----------------------------------+----------+--------+--------------------------+-----------------+------------+
; top.sdc                                                                                                                                ;                    ;                                            ;                                  ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; qsys_top/altera_reset_controller_1922/synth/altera_reset_controller.sdc                                                                ; rst_controller     ; altera_reset_controller                    ; altera_reset_controller_1922     ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; qsys_top/altera_reset_controller_1922/synth/altera_reset_controller.sdc                                                                ; rst_controller_001 ; altera_reset_controller                    ; altera_reset_controller_1922     ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; ip/qsys_top/qsys_top_intel_niosv_m_0/altera_reset_controller_1922/synth/altera_reset_controller.sdc                                    ; rst_controller     ; altera_reset_controller                    ; altera_reset_controller_1922     ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; ip/qsys_top/qsys_top_intel_niosv_m_0/altera_reset_controller_1922/synth/altera_reset_controller.sdc                                    ; rst_controller_001 ; altera_reset_controller                    ; altera_reset_controller_1922     ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; ip/qsys_top/qsys_top_intel_niosv_m_0/intel_niosv_dbg_mod_210/synth/altera_avalon_st_handshake_clock_crosser.sdc                        ;                    ; niosv_dm_top                               ; intel_niosv_dbg_mod_210          ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; ip/qsys_top/qsys_top_intel_niosv_m_0/intel_niosv_dbg_mod_210/synth/altera_reset_controller.sdc                                         ;                    ; niosv_dm_top                               ; intel_niosv_dbg_mod_210          ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; ip/qsys_top/qsys_top_s10_user_rst_clkgate_0/altera_s10_user_rst_clkgate_1947/synth/altera_s10_user_rst_clkgate_fm.sdc                  ;                    ; altera_s10_user_rst_clkgate                ; altera_s10_user_rst_clkgate_1947 ; No       ; OK     ; Mon Nov  6 08:59:12 2023 ; 00:00:00        ; No         ;
; ip/qsys_top/qsys_top_iopll_0/altera_iopll_1931/synth/qsys_top_iopll_0_altera_iopll_1931_nie5y4y.sdc                                    ;                    ; qsys_top_iopll_0_altera_iopll_1931_nie5y4y ; altera_iopll_1931                ; No       ; OK     ; Mon Nov  6 08:59:13 2023 ; 00:00:01        ; No         ;
; /tmp/arc_1559748900/_0/regtest/exampledesigns/quartus_installer_designs/niosv_m/niosv_pio/hw/dni/sandboxes/9680_0/sld/default_jtag.sdc ;                    ; alt_sld_fab_0                              ; altera_work                      ; No       ; OK     ; Mon Nov  6 08:59:13 2023 ; 00:00:00        ; No         ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------------------------------------+----------------------------------+----------+--------+--------------------------+-----------------+------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (/tmp/arc_1559748900/_0/regtest/exampledesigns/quartus_installer_designs/niosv_m/niosv_pio/hw/).


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Clock Name                ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                                                                                                                   ;
+---------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; altera_reserved_tck       ; Base      ; 62.500  ; 16.0 MHz  ; 0.000 ; 31.250  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { altera_reserved_tck }                                                                                                   ;
; clk_clk                   ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { clk_clk }                                                                                                               ;
; internal_clk              ; Base      ; 10.000  ; 100.0 MHz ; 0.000 ; 5.000   ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock } ;
; iopll_0|iopll_0_m_cnt_clk ; Generated ; 560.000 ; 1.79 MHz  ; 0.000 ; 280.000 ; 50.00      ; 28        ; 1           ;       ;        ;           ;            ; false    ; clk_clk ; iopll_0|iopll_0|tennm_pll|refclk[0] ; { iopll_0|iopll_0|tennm_pll~mcntr_reg }                                                                                   ;
; iopll_0|iopll_0_n_cnt_clk ; Generated ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk_clk ; iopll_0|iopll_0|tennm_pll|refclk[0] ; { iopll_0|iopll_0|tennm_pll~ncntr_reg }                                                                                   ;
; iopll_0|iopll_0_outclk0   ; Generated ; 10.000  ; 100.0 MHz ; 0.000 ; 5.000   ; 50.00      ; 14        ; 28          ;       ;        ;           ;            ; false    ; clk_clk ; iopll_0|iopll_0|tennm_pll|refclk[0] ; { iopll_0|iopll_0|tennm_pll|outclk[1] }                                                                                   ;
+---------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------+
; Timing Closure Summary                                             ;
+------------------------------------------------------+-------------+
; Panel Name                                           ; Result Flag ;
+------------------------------------------------------+-------------+
; Timing Closure                                       ; Pass        ;
;   Setup Summary                                      ; Pass        ;
;   Hold Summary                                       ; Pass        ;
;   Recovery Summary                                   ; Pass        ;
;   Removal Summary                                    ; Pass        ;
;   Setup Data Delay Summary                           ; Not Found   ;
;   Recovery Data Delay Summary                        ; Not Found   ;
;   Minimum Pulse Width Summary                        ; Pass        ;
;   Max Skew Summary                                   ; Pass        ;
;   Max Clock Skew Summary                             ; Not Found   ;
;   Net Delay Summary                                  ; Pass        ;
;   Metastability Summary                              ; Pass        ;
;   Double Data Rate (DDR) Summary                     ; Not Found   ;
;   Transmitter Channel-to-Channel Skew (TCCS) Summary ; Not Found   ;
;   Receiver Input Skew Margin (RSKM) Summary          ; Not Found   ;
;   Design Assistant Summary                           ; Medium      ;
+------------------------------------------------------+-------------+


+-------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                    ;
+------------+-----------------+-------------------------+------+---------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ; Worst-Case Operating Conditions ;
+------------+-----------------+-------------------------+------+---------------------------------+
; 56.66 MHz  ; 56.66 MHz       ; altera_reserved_tck     ;      ; Slow vid2 100C Model            ;
; 171.56 MHz ; 171.56 MHz      ; iopll_0|iopll_0_outclk0 ;      ; Slow vid2 100C Model            ;
+------------+-----------------+-------------------------+------+---------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+---------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                           ;
+-------------------------+--------+---------------+--------------------+---------------------------------+
; Clock                   ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-------------------------+--------+---------------+--------------------+---------------------------------+
; iopll_0|iopll_0_outclk0 ; 4.171  ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
; altera_reserved_tck     ; 22.426 ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
+-------------------------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+--------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                           ;
+-------------------------+-------+---------------+--------------------+---------------------------------+
; Clock                   ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-------------------------+-------+---------------+--------------------+---------------------------------+
; iopll_0|iopll_0_outclk0 ; 0.045 ; 0.000         ; 0                  ; Fast vid2 100C Model            ;
; altera_reserved_tck     ; 0.091 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
+-------------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+---------------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                        ;
+-------------------------+--------+---------------+--------------------+---------------------------------+
; Clock                   ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-------------------------+--------+---------------+--------------------+---------------------------------+
; iopll_0|iopll_0_outclk0 ; 7.711  ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
; altera_reserved_tck     ; 61.585 ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
+-------------------------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+--------------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                        ;
+-------------------------+-------+---------------+--------------------+---------------------------------+
; Clock                   ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-------------------------+-------+---------------+--------------------+---------------------------------+
; altera_reserved_tck     ; 0.158 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
; iopll_0|iopll_0_outclk0 ; 0.171 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
+-------------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                             ;
+---------------------------+---------+---------------+--------------------+------------+---------------------------------+
; Clock                     ; Slack   ; End Point TNS ; Failing End Points ; Type       ; Worst-Case Operating Conditions ;
+---------------------------+---------+---------------+--------------------+------------+---------------------------------+
; internal_clk              ; 2.346   ; 0.000         ; 0                  ; Low Pulse  ; Slow vid2 100C Model            ;
; iopll_0|iopll_0_outclk0   ; 4.403   ; 0.000         ; 0                  ; High Pulse ; Slow vid2b 100C Model           ;
; clk_clk                   ; 9.537   ; 0.000         ; 0                  ; Low Pulse  ; Slow vid2 100C Model            ;
; iopll_0|iopll_0_n_cnt_clk ; 9.934   ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; altera_reserved_tck       ; 28.401  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; iopll_0|iopll_0_m_cnt_clk ; 279.921 ; 0.000         ; 0                  ; Low Pulse  ; Slow vid2 100C Model            ;
+---------------------------+---------+---------------+--------------------+------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Max Skew Summary Slow vid2 100C Model                                                                                                                                                                                                                                                                                                                               ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; Name         ; Slack  ; Required Skew ; Actual Skew ; From Node                                                                                                ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Options ; SDC Location                                    ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; set_max_skew ; 7.608  ; 8.000         ; 0.392       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
; set_max_skew ; 49.561 ; 50.000        ; 0.439       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Max Skew Summary Slow vid2b 100C Model                                                                                                                                                                                                                                                                                                                              ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; Name         ; Slack  ; Required Skew ; Actual Skew ; From Node                                                                                                ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Options ; SDC Location                                    ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; set_max_skew ; 7.614  ; 8.000         ; 0.386       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
; set_max_skew ; 49.567 ; 50.000        ; 0.433       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Max Skew Summary Fast vid2a 0C Model                                                                                                                                                                                                                                                                                                                                ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; Name         ; Slack  ; Required Skew ; Actual Skew ; From Node                                                                                                ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Options ; SDC Location                                    ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; set_max_skew ; 7.712  ; 8.000         ; 0.288       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
; set_max_skew ; 49.676 ; 50.000        ; 0.324       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Max Skew Summary Fast vid2a 100C Model                                                                                                                                                                                                                                                                                                                              ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; Name         ; Slack  ; Required Skew ; Actual Skew ; From Node                                                                                                ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Options ; SDC Location                                    ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; set_max_skew ; 7.680  ; 8.000         ; 0.320       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
; set_max_skew ; 49.639 ; 50.000        ; 0.361       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Max Skew Summary Fast vid2 100C Model                                                                                                                                                                                                                                                                                                                               ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; Name         ; Slack  ; Required Skew ; Actual Skew ; From Node                                                                                                ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Options ; SDC Location                                    ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+
; set_max_skew ; 7.677  ; 8.000         ; 0.323       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
; set_max_skew ; 49.635 ; 50.000        ; 0.365       ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer*}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer*}] ;              ;             ;         ; altera_avalon_st_handshake_clock_crosser.sdc:85 ;
+--------------+--------+---------------+-------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+---------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Net Delay Summary                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+------+--------------------------------------------------+---------------------------------+
; Name          ; Slack  ; Required ; Actual ; From                                                                                                               ; To                                                                                                                     ; Type ; SDC Location                                     ; Worst-Case Operating Conditions ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+------+--------------------------------------------------+---------------------------------+
; set_net_delay ; 7.446  ; 8.000    ; 0.554  ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer*}]           ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer*}]              ; max  ; altera_avalon_st_handshake_clock_crosser.sdc:83  ; Slow vid2 100C Model            ;
; set_net_delay ; 7.465  ; 8.000    ; 0.535  ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_toggle}]            ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_to_out_synchronizer|din_s1}] ; max  ; altera_avalon_st_handshake_clock_crosser.sdc:100 ; Slow vid2 100C Model            ;
; set_net_delay ; 7.512  ; 8.000    ; 0.488  ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_to_in_synchronizer|din_s1}] ; max  ; altera_avalon_st_handshake_clock_crosser.sdc:118 ; Slow vid2 100C Model            ;
; set_net_delay ; 49.482 ; 50.000   ; 0.518  ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_flopped_n}] ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_to_in_synchronizer|din_s1}] ; max  ; altera_avalon_st_handshake_clock_crosser.sdc:118 ; Slow vid2 100C Model            ;
; set_net_delay ; 49.488 ; 50.000   ; 0.512  ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_buffer*}]           ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer*}]              ; max  ; altera_avalon_st_handshake_clock_crosser.sdc:83  ; Slow vid2 100C Model            ;
; set_net_delay ; 49.494 ; 50.000   ; 0.506  ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_data_toggle}]            ; [get_registers {intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|din_s1}] ; max  ; altera_avalon_st_handshake_clock_crosser.sdc:100 ; Slow vid2 100C Model            ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+------+--------------------------------------------------+---------------------------------+


----------------------------------------------
; Metastability Summary Slow vid2 100C Model ;
----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

Number of Synchronizer Chains Found: 85
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 81, or 95.3%

Worst Case Available Settling Time: 18.730 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4



-----------------------------------------------
; Metastability Summary Slow vid2b 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

Number of Synchronizer Chains Found: 85
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 81, or 95.3%

Worst Case Available Settling Time: 18.732 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4



---------------------------------------------
; Metastability Summary Fast vid2a 0C Model ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

Number of Synchronizer Chains Found: 85
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 81, or 95.3%

Worst Case Available Settling Time: 19.081 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3



-----------------------------------------------
; Metastability Summary Fast vid2a 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

Number of Synchronizer Chains Found: 85
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 81, or 95.3%

Worst Case Available Settling Time: 19.038 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 3629.0



----------------------------------------------
; Metastability Summary Fast vid2 100C Model ;
----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

Number of Synchronizer Chains Found: 85
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 81, or 95.3%

Worst Case Available Settling Time: 19.034 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 3629.0



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                    ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock              ; To Clock                ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck     ; iopll_0|iopll_0_outclk0 ; false path ; false path ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; iopll_0|iopll_0_outclk0 ; altera_reserved_tck     ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; clk_clk                 ; iopll_0|iopll_0_outclk0 ; 0          ; false path ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; altera_reserved_tck     ; altera_reserved_tck     ; 1242       ; 0          ; 5        ; 2        ; Intra-Clock (Timed Safe)  ; 22.426           ; Slow vid2 100C Model            ;
; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 223398     ; 0          ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 4.171            ; Slow vid2 100C Model            ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                     ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock              ; To Clock                ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck     ; iopll_0|iopll_0_outclk0 ; false path ; false path ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; iopll_0|iopll_0_outclk0 ; altera_reserved_tck     ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; clk_clk                 ; iopll_0|iopll_0_outclk0 ; 0          ; false path ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; altera_reserved_tck     ; altera_reserved_tck     ; 1323       ; 0          ; 5        ; 2        ; Intra-Clock (Timed Safe)  ; 0.091            ; Fast vid2a 0C Model             ;
; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 214881     ; 0          ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.045            ; Fast vid2 100C Model            ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                 ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock              ; To Clock                ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; internal_clk            ; altera_reserved_tck     ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk            ; clk_clk                 ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; iopll_0|iopll_0_outclk0 ; altera_reserved_tck     ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; clk_clk                 ; iopll_0|iopll_0_outclk0 ; 0          ; false path ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; altera_reserved_tck     ; altera_reserved_tck     ; 125        ; 0          ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 61.585           ; Slow vid2 100C Model            ;
; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 721        ; 0          ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 7.711            ; Slow vid2 100C Model            ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                  ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock              ; To Clock                ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
; internal_clk            ; altera_reserved_tck     ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk            ; clk_clk                 ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; iopll_0|iopll_0_outclk0 ; altera_reserved_tck     ; false path ; 0          ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; clk_clk                 ; iopll_0|iopll_0_outclk0 ; 0          ; false path ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; altera_reserved_tck     ; altera_reserved_tck     ; 125        ; 0          ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.158            ; Fast vid2a 0C Model             ;
; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 721        ; 0          ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.171            ; Fast vid2a 0C Model             ;
+-------------------------+-------------------------+------------+------------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 4.171 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||iopll_0|iopll_0_outclk0} -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {iopll_0|iopll_0_outclk0} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                              ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; 4.171 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.056     ; 5.833      ; Slow vid2 100C Model            ;
; 4.181 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0 ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.060     ; 5.827      ; Slow vid2 100C Model            ;
; 4.187 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.063     ; 5.810      ; Slow vid2 100C Model            ;
; 4.199 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0 ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.063     ; 5.806      ; Slow vid2 100C Model            ;
; 4.202 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.059     ; 5.807      ; Slow vid2 100C Model            ;
; 4.204 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.060     ; 5.796      ; Slow vid2 100C Model            ;
; 4.215 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0 ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.064     ; 5.781      ; Slow vid2 100C Model            ;
; 4.220 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.067     ; 5.773      ; Slow vid2 100C Model            ;
; 4.227 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.066     ; 5.775      ; Slow vid2 100C Model            ;
; 4.229 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0  ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.060     ; 5.771      ; Slow vid2 100C Model            ;
+-------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 4.171 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.617                                                                                                                      ;
; Data Required Time              ; 14.788                                                                                                                      ;
; Slack                           ; 4.171                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.056 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.833  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.465       ; 44         ; 0.000  ; 2.465  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.802       ; 65         ; 0.300  ; 1.257  ;
;    Cell                ;        ; 8     ; 0.683       ; 12         ; 0.000  ; 0.180  ;
;    uTco                ;        ; 1     ; 1.348       ; 23         ; 1.348  ; 1.348  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.224       ; 45         ; 0.000  ; 2.224  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.784    ; 4.784    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.784  ;   2.465  ; RR ; IC   ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|clk0            ;
;   4.784  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0            ;
; 10.617   ; 5.833    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.132  ;   1.348  ; FF ; uTco ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|portbdataout[0] ;
;   6.495  ;   0.363  ; FF ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataa          ;
;   6.675  ;   0.180  ; FR ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.975  ;   0.300  ; RR ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   7.029  ;   0.054  ; RR ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.286  ;   1.257  ; RR ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.455  ;   0.169  ; RR ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.322  ;   0.867  ; RR ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.439  ;   0.117  ; RR ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   9.982  ;   0.543  ; RR ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.071 ;   0.089  ; RF ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.543 ;   0.472  ; FF ; IC   ; 1      ; MLABCELL_X78_Y122_N54 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[18]~13xsyn|datag                                ;
;   10.600 ;   0.057  ; FR ; CELL ; 1      ; MLABCELL_X78_Y122_N54 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[18]~13xsyn|combout                              ;
;   10.617 ;   0.017  ; RF ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]|d                                                 ;
;   10.617 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.728   ; 4.728    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.032 ;   2.224  ; RR ; IC   ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]|clk                                      ;
;   14.032 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                          ;
;   14.734 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.728 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.698   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.788   ; 0.090    ;    ; uTsu ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #2: Setup slack is 4.181 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                         ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                     ;
; Data Arrival Time               ; 10.615                                                                                                                       ;
; Data Required Time              ; 14.796                                                                                                                       ;
; Slack                           ; 4.181                                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.060 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.827  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.824       ; 66         ; 0.294  ; 1.277  ;
;    Cell                ;        ; 8     ; 0.648       ; 11         ; 0.000  ; 0.166  ;
;    uTco                ;        ; 1     ; 1.355       ; 23         ; 1.355  ; 1.355  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.224       ; 45         ; 0.000  ; 2.224  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                 ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                        ;
; 4.788    ; 4.788    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                              ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                          ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                 ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                         ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                         ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                     ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]           ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk           ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                       ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                    ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                         ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                      ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                  ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                 ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                    ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                     ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                ;
;   4.788  ;   2.469  ; RR ; IC   ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127|clk0            ;
;   4.788  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0            ;
; 10.615   ; 5.827    ;    ;      ;        ;                       ;                    ; data path                                                                                                                               ;
;   6.143  ;   1.355  ; RR ; uTco ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127|portbdataout[0] ;
;   6.514  ;   0.371  ; RR ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|datab           ;
;   6.672  ;   0.158  ; RF ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout         ;
;   6.966  ;   0.294  ; FF ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae           ;
;   7.014  ;   0.048  ; FF ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout         ;
;   8.291  ;   1.277  ; FF ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa           ;
;   8.457  ;   0.166  ; FF ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout         ;
;   9.341  ;   0.884  ; FF ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                        ;
;   9.450  ;   0.109  ; FF ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                      ;
;   10.022 ;   0.572  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                  ;
;   10.117 ;   0.095  ; FR ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                                ;
;   10.543 ;   0.426  ; RR ; IC   ; 1      ; MLABCELL_X78_Y122_N54 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[18]~13xsyn|datag                                 ;
;   10.599 ;   0.056  ; RF ; CELL ; 1      ; MLABCELL_X78_Y122_N54 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[18]~13xsyn|combout                               ;
;   10.615 ;   0.016  ; FR ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]|d                                                  ;
;   10.615 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                                    ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.728   ; 4.728    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.032 ;   2.224  ; RR ; IC   ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]|clk                                      ;
;   14.032 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                          ;
;   14.734 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.728 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.698   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.796   ; 0.098    ;    ; uTsu ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #3: Setup slack is 4.187 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.601                                                                                                                      ;
; Data Required Time              ; 14.788                                                                                                                      ;
; Slack                           ; 4.187                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.063 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.810  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.472       ; 44         ; 0.000  ; 2.472  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.877       ; 67         ; 0.300  ; 1.257  ;
;    Cell                ;        ; 8     ; 0.585       ; 10         ; 0.000  ; 0.169  ;
;    uTco                ;        ; 1     ; 1.348       ; 23         ; 1.348  ; 1.348  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.224       ; 45         ; 0.000  ; 2.224  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.791    ; 4.791    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.791  ;   2.472  ; RR ; IC   ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31|clk0            ;
;   4.791  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0            ;
; 10.601   ; 5.810    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.139  ;   1.348  ; FF ; uTco ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31|portbdataout[0] ;
;   6.577  ;   0.438  ; FF ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataf          ;
;   6.659  ;   0.082  ; FR ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.959  ;   0.300  ; RR ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   7.013  ;   0.054  ; RR ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.270  ;   1.257  ; RR ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.439  ;   0.169  ; RR ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.306  ;   0.867  ; RR ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.423  ;   0.117  ; RR ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   9.966  ;   0.543  ; RR ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.055 ;   0.089  ; RF ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.527 ;   0.472  ; FF ; IC   ; 1      ; MLABCELL_X78_Y122_N54 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[18]~13xsyn|datag                                ;
;   10.584 ;   0.057  ; FR ; CELL ; 1      ; MLABCELL_X78_Y122_N54 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[18]~13xsyn|combout                              ;
;   10.601 ;   0.017  ; RF ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]|d                                                 ;
;   10.601 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.728   ; 4.728    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.032 ;   2.224  ; RR ; IC   ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]|clk                                      ;
;   14.032 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                          ;
;   14.734 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.728 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.698   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.788   ; 0.090    ;    ; uTsu ; 1      ; FF_X78_Y122_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[18]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #4: Setup slack is 4.199 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                         ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                     ;
; Data Arrival Time               ; 10.594                                                                                                                       ;
; Data Required Time              ; 14.793                                                                                                                       ;
; Slack                           ; 4.199                                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.063 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.806  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.804       ; 66         ; 0.294  ; 1.277  ;
;    Cell                ;        ; 8     ; 0.647       ; 11         ; 0.000  ; 0.166  ;
;    uTco                ;        ; 1     ; 1.355       ; 23         ; 1.355  ; 1.355  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.221       ; 45         ; 0.000  ; 2.221  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                 ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                        ;
; 4.788    ; 4.788    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                              ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                          ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                 ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                         ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                         ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                     ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]           ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk           ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                       ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                    ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                         ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                      ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                  ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                 ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                    ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                     ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                ;
;   4.788  ;   2.469  ; RR ; IC   ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127|clk0            ;
;   4.788  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0            ;
; 10.594   ; 5.806    ;    ;      ;        ;                       ;                    ; data path                                                                                                                               ;
;   6.143  ;   1.355  ; RR ; uTco ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127|portbdataout[0] ;
;   6.514  ;   0.371  ; RR ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|datab           ;
;   6.672  ;   0.158  ; RF ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout         ;
;   6.966  ;   0.294  ; FF ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae           ;
;   7.014  ;   0.048  ; FF ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout         ;
;   8.291  ;   1.277  ; FF ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa           ;
;   8.457  ;   0.166  ; FF ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout         ;
;   9.341  ;   0.884  ; FF ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                        ;
;   9.450  ;   0.109  ; FF ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                      ;
;   10.022 ;   0.572  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                  ;
;   10.117 ;   0.095  ; FR ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                                ;
;   10.523 ;   0.406  ; RR ; IC   ; 1      ; LABCELL_X79_Y123_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[30]~2|datad                                      ;
;   10.578 ;   0.055  ; RF ; CELL ; 1      ; LABCELL_X79_Y123_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[30]~2|combout                                    ;
;   10.594 ;   0.016  ; FR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]|d                                                  ;
;   10.594 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                                    ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.725   ; 4.725    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.029 ;   2.221  ; RR ; IC   ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]|clk                                      ;
;   14.029 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                          ;
;   14.731 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.725 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.695   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.793   ; 0.098    ;    ; uTsu ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #5: Setup slack is 4.202 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.591                                                                                                                      ;
; Data Required Time              ; 14.793                                                                                                                      ;
; Slack                           ; 4.202                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.059 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.807  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.465       ; 44         ; 0.000  ; 2.465  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.790       ; 65         ; 0.294  ; 1.277  ;
;    Cell                ;        ; 8     ; 0.662       ; 11         ; 0.000  ; 0.173  ;
;    uTco                ;        ; 1     ; 1.355       ; 23         ; 1.355  ; 1.355  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.221       ; 45         ; 0.000  ; 2.221  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.784    ; 4.784    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.784  ;   2.465  ; RR ; IC   ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|clk0            ;
;   4.784  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0            ;
; 10.591   ; 5.807    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.139  ;   1.355  ; RR ; uTco ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|portbdataout[0] ;
;   6.496  ;   0.357  ; RR ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataa          ;
;   6.669  ;   0.173  ; RF ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.963  ;   0.294  ; FF ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   7.011  ;   0.048  ; FF ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.288  ;   1.277  ; FF ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.454  ;   0.166  ; FF ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.338  ;   0.884  ; FF ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.447  ;   0.109  ; FF ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   10.019 ;   0.572  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.114 ;   0.095  ; FR ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.520 ;   0.406  ; RR ; IC   ; 1      ; LABCELL_X79_Y123_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[30]~2|datad                                     ;
;   10.575 ;   0.055  ; RF ; CELL ; 1      ; LABCELL_X79_Y123_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[30]~2|combout                                   ;
;   10.591 ;   0.016  ; FR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]|d                                                 ;
;   10.591 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.725   ; 4.725    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.029 ;   2.221  ; RR ; IC   ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]|clk                                      ;
;   14.029 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                          ;
;   14.731 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.725 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.695   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.793   ; 0.098    ;    ; uTsu ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #6: Setup slack is 4.204 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.580                                                                                                                      ;
; Data Required Time              ; 14.784                                                                                                                      ;
; Slack                           ; 4.204                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.060 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.796  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.465       ; 44         ; 0.000  ; 2.465  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.766       ; 65         ; 0.300  ; 1.257  ;
;    Cell                ;        ; 8     ; 0.682       ; 12         ; 0.000  ; 0.180  ;
;    uTco                ;        ; 1     ; 1.348       ; 23         ; 1.348  ; 1.348  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.220       ; 45         ; 0.000  ; 2.220  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.784    ; 4.784    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.784  ;   2.465  ; RR ; IC   ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|clk0            ;
;   4.784  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0            ;
; 10.580   ; 5.796    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.132  ;   1.348  ; FF ; uTco ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|portbdataout[0] ;
;   6.495  ;   0.363  ; FF ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataa          ;
;   6.675  ;   0.180  ; FR ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.975  ;   0.300  ; RR ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   7.029  ;   0.054  ; RR ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.286  ;   1.257  ; RR ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.455  ;   0.169  ; RR ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.322  ;   0.867  ; RR ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.439  ;   0.117  ; RR ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   9.982  ;   0.543  ; RR ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.071 ;   0.089  ; RF ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.507 ;   0.436  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N6   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[17]~12xsyn|datag                                ;
;   10.563 ;   0.056  ; FR ; CELL ; 1      ; LABCELL_X79_Y122_N6   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[17]~12xsyn|combout                              ;
;   10.580 ;   0.017  ; RF ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]|d                                                 ;
;   10.580 ;   0.000  ; FF ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.724   ; 4.724    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.028 ;   2.220  ; RR ; IC   ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]|clk                                      ;
;   14.028 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                          ;
;   14.730 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.724 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.694   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.784   ; 0.090    ;    ; uTsu ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #7: Setup slack is 4.215 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                         ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                     ;
; Data Arrival Time               ; 10.569                                                                                                                       ;
; Data Required Time              ; 14.784                                                                                                                       ;
; Slack                           ; 4.215                                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.064 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.781  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.766       ; 65         ; 0.300  ; 1.257  ;
;    Cell                ;        ; 8     ; 0.667       ; 12         ; 0.000  ; 0.169  ;
;    uTco                ;        ; 1     ; 1.348       ; 23         ; 1.348  ; 1.348  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.220       ; 45         ; 0.000  ; 2.220  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                 ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                        ;
; 4.788    ; 4.788    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                              ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                          ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                 ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                         ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                         ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                     ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]           ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk           ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                       ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                    ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                         ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                      ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                  ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                 ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                    ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                     ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                ;
;   4.788  ;   2.469  ; RR ; IC   ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127|clk0            ;
;   4.788  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127~reg0            ;
; 10.569   ; 5.781    ;    ;      ;        ;                       ;                    ; data path                                                                                                                               ;
;   6.136  ;   1.348  ; FF ; uTco ; 1      ; EC_X102_Y113_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127|portbdataout[0] ;
;   6.499  ;   0.363  ; FF ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|datab           ;
;   6.664  ;   0.165  ; FR ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout         ;
;   6.964  ;   0.300  ; RR ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae           ;
;   7.018  ;   0.054  ; RR ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout         ;
;   8.275  ;   1.257  ; RR ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa           ;
;   8.444  ;   0.169  ; RR ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout         ;
;   9.311  ;   0.867  ; RR ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                        ;
;   9.428  ;   0.117  ; RR ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                      ;
;   9.971  ;   0.543  ; RR ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                  ;
;   10.060 ;   0.089  ; RF ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                                ;
;   10.496 ;   0.436  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N6   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[17]~12xsyn|datag                                 ;
;   10.552 ;   0.056  ; FR ; CELL ; 1      ; LABCELL_X79_Y122_N6   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[17]~12xsyn|combout                               ;
;   10.569 ;   0.017  ; RF ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]|d                                                  ;
;   10.569 ;   0.000  ; FF ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                                    ;
+----------+----------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.724   ; 4.724    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.028 ;   2.220  ; RR ; IC   ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]|clk                                      ;
;   14.028 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                          ;
;   14.730 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.724 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.694   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.784   ; 0.090    ;    ; uTsu ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #8: Setup slack is 4.220 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.564                                                                                                                      ;
; Data Required Time              ; 14.784                                                                                                                      ;
; Slack                           ; 4.220                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.067 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.773  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.472       ; 44         ; 0.000  ; 2.472  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.841       ; 67         ; 0.300  ; 1.257  ;
;    Cell                ;        ; 8     ; 0.584       ; 10         ; 0.000  ; 0.169  ;
;    uTco                ;        ; 1     ; 1.348       ; 23         ; 1.348  ; 1.348  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.220       ; 45         ; 0.000  ; 2.220  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.791    ; 4.791    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.791  ;   2.472  ; RR ; IC   ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31|clk0            ;
;   4.791  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0            ;
; 10.564   ; 5.773    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.139  ;   1.348  ; FF ; uTco ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31|portbdataout[0] ;
;   6.577  ;   0.438  ; FF ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataf          ;
;   6.659  ;   0.082  ; FR ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.959  ;   0.300  ; RR ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   7.013  ;   0.054  ; RR ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.270  ;   1.257  ; RR ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.439  ;   0.169  ; RR ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.306  ;   0.867  ; RR ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.423  ;   0.117  ; RR ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   9.966  ;   0.543  ; RR ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.055 ;   0.089  ; RF ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.491 ;   0.436  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N6   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[17]~12xsyn|datag                                ;
;   10.547 ;   0.056  ; FR ; CELL ; 1      ; LABCELL_X79_Y122_N6   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[17]~12xsyn|combout                              ;
;   10.564 ;   0.017  ; RF ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]|d                                                 ;
;   10.564 ;   0.000  ; FF ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.724   ; 4.724    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.028 ;   2.220  ; RR ; IC   ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]|clk                                      ;
;   14.028 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                          ;
;   14.730 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.724 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.694   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.784   ; 0.090    ;    ; uTsu ; 1      ; FF_X79_Y122_N7        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[17]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #9: Setup slack is 4.227 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.566                                                                                                                      ;
; Data Required Time              ; 14.793                                                                                                                      ;
; Slack                           ; 4.227                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.066 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.775  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.472       ; 44         ; 0.000  ; 2.472  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.855       ; 67         ; 0.294  ; 1.277  ;
;    Cell                ;        ; 8     ; 0.565       ; 10         ; 0.000  ; 0.166  ;
;    uTco                ;        ; 1     ; 1.355       ; 23         ; 1.355  ; 1.355  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.221       ; 45         ; 0.000  ; 2.221  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.791    ; 4.791    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.791  ;   2.472  ; RR ; IC   ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31|clk0            ;
;   4.791  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31~reg0            ;
; 10.566   ; 5.775    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.146  ;   1.355  ; RR ; uTco ; 1      ; EC_X102_Y114_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31|portbdataout[0] ;
;   6.568  ;   0.422  ; RR ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataf          ;
;   6.644  ;   0.076  ; RF ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.938  ;   0.294  ; FF ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   6.986  ;   0.048  ; FF ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.263  ;   1.277  ; FF ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.429  ;   0.166  ; FF ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.313  ;   0.884  ; FF ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.422  ;   0.109  ; FF ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   9.994  ;   0.572  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.089 ;   0.095  ; FR ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.495 ;   0.406  ; RR ; IC   ; 1      ; LABCELL_X79_Y123_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[30]~2|datad                                     ;
;   10.550 ;   0.055  ; RF ; CELL ; 1      ; LABCELL_X79_Y123_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[30]~2|combout                                   ;
;   10.566 ;   0.016  ; FR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]|d                                                 ;
;   10.566 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.725   ; 4.725    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.029 ;   2.221  ; RR ; IC   ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]|clk                                      ;
;   14.029 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                          ;
;   14.731 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.725 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.695   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.793   ; 0.098    ;    ; uTsu ; 1      ; FF_X79_Y123_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[30]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #10: Setup slack is 4.229 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0 ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23]                                        ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                    ;
; Data Arrival Time               ; 10.555                                                                                                                      ;
; Data Required Time              ; 14.784                                                                                                                      ;
; Slack                           ; 4.229                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.060 ;       ;             ;            ;        ;        ;
; Data Delay             ; 5.771  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.465       ; 44         ; 0.000  ; 2.465  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 6     ; 3.735       ; 65         ; 0.300  ; 1.257  ;
;    Cell                ;        ; 8     ; 0.688       ; 12         ; 0.000  ; 0.180  ;
;    uTco                ;        ; 1     ; 1.348       ; 23         ; 1.348  ; 1.348  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.220       ; 45         ; 0.000  ; 2.220  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                       ;
; 4.784    ; 4.784    ;    ;      ;        ;                       ;                    ; clock path                                                                                                                             ;
;   0.000  ;   0.000  ;    ;      ;        ;                       ;                    ; source latency                                                                                                                         ;
;   0.000  ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad            ; clk_clk                                                                                                                                ;
;   0.000  ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|i                                                                                                                        ;
;   0.107  ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer   ; clk_clk~input|o                                                                                                                        ;
;   1.191  ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                    ;
;   1.437  ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]          ;
;   1.633  ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk          ;
;   1.813  ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                      ;
;   1.962  ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                   ;
;   1.974  ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                        ;
;   1.171  ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                     ;
;   1.171  ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                 ;
;   1.194  ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                ;
;   1.194  ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                   ;
;   1.779  ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                    ;
;   2.319  ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL              ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                               ;
;   4.784  ;   2.465  ; RR ; IC   ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|clk0            ;
;   4.784  ;   0.000  ; RR ; CELL ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95~reg0            ;
; 10.555   ; 5.771    ;    ;      ;        ;                       ;                    ; data path                                                                                                                              ;
;   6.132  ;   1.348  ; FF ; uTco ; 1      ; EC_X102_Y112_N7       ; EC                 ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95|portbdataout[0] ;
;   6.495  ;   0.363  ; FF ; IC   ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|dataa          ;
;   6.675  ;   0.180  ; FR ; CELL ; 1      ; LABCELL_X92_Y113_N9   ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12386|combout        ;
;   6.975  ;   0.300  ; RR ; IC   ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|datae          ;
;   7.029  ;   0.054  ; RR ; CELL ; 1      ; MLABCELL_X88_Y115_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12390|combout        ;
;   8.286  ;   1.257  ; RR ; IC   ; 1      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|dataa          ;
;   8.455  ;   0.169  ; RR ; CELL ; 2      ; MLABCELL_X47_Y136_N9  ; Combinational cell ; intel_onchip_memory_0|intel_onchip_memory_0|altera_syncram_component|auto_generated|altera_syncram_impl1|mux4|rtl~12401|combout        ;
;   9.322  ;   0.867  ; RR ; IC   ; 1      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|datad                                                                                       ;
;   9.439  ;   0.117  ; RR ; CELL ; 5      ; LABCELL_X73_Y125_N39  ; Combinational cell ; mm_interconnect_0|rsp_mux_001|Select_118~2|combout                                                                                     ;
;   9.982  ;   0.543  ; RR ; IC   ; 1      ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|datae                                                 ;
;   10.071 ;   0.089  ; RF ; CELL ; 16     ; LABCELL_X79_Y122_N27  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|i519~xsyn|combout                                               ;
;   10.476 ;   0.405  ; FF ; IC   ; 1      ; LABCELL_X79_Y122_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[23]~8xsyn|dataf                                 ;
;   10.538 ;   0.062  ; FR ; CELL ; 1      ; LABCELL_X79_Y122_N0   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|signext_ld_data[23]~8xsyn|combout                               ;
;   10.555 ;   0.017  ; RF ; CELL ; 1      ; FF_X79_Y122_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23]|d                                                 ;
;   10.555 ;   0.000  ; FF ; CELL ; 1      ; FF_X79_Y122_N1        ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23]                                                   ;
+----------+----------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.724   ; 4.724    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.028 ;   2.220  ; RR ; IC   ; 1      ; FF_X79_Y122_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23]|clk                                      ;
;   14.028 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y122_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23]                                          ;
;   14.730 ;   0.702  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.724 ;   -0.006 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.694   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.784   ; 0.090    ;    ; uTsu ; 1      ; FF_X79_Y122_N1        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|lsu_inst|load_data[23]                                          ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 22.426 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+---------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                    ; Launch Clock        ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+---------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; 22.426 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.918     ; 4.823      ; Slow vid2 100C Model            ;
; 22.440 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.803      ; Slow vid2 100C Model            ;
; 22.446 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.797      ; Slow vid2 100C Model            ;
; 22.489 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.754      ; Slow vid2 100C Model            ;
; 22.490 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.753      ; Slow vid2 100C Model            ;
; 22.511 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.732      ; Slow vid2 100C Model            ;
; 22.521 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.722      ; Slow vid2 100C Model            ;
; 22.539 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.704      ; Slow vid2 100C Model            ;
; 22.540 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.703      ; Slow vid2 100C Model            ;
; 22.619 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck ; altera_reserved_tck (INVERTED) ; 31.250       ; -3.924     ; 4.624      ; Slow vid2 100C Model            ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+---------------------+--------------------------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 22.426 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff          ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 8.741                                                                                               ;
; Data Required Time              ; 31.167                                                                                              ;
; Slack                           ; 22.426                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.918 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.823  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.755       ; 45         ; 0.000 ; 1.755 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.146       ; 86         ; 0.071 ; 3.500 ;
;    Cell                ;        ; 4     ; 0.442       ; 9          ; 0.000 ; 0.175 ;
;    uTco                ;        ; 1     ; 0.235       ; 5          ; 0.235 ; 0.235 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                          ;
; 3.918   ; 3.918   ;    ;      ;        ;                       ;                    ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                               ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   3.918 ;   1.755 ; RR ; IC   ; 1      ; FF_X68_Y107_N1        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk   ;
;   3.918 ;   0.000 ; RR ; CELL ; 1      ; FF_X68_Y107_N1        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg       ;
; 8.741   ; 4.823   ;    ;      ;        ;                       ;                    ; data path                                                                                                 ;
;   4.153 ;   0.235 ; RR ; uTco ; 21     ; FF_X68_Y107_N1        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|q     ;
;   4.644 ;   0.491 ; RR ; IC   ; 1      ; MLABCELL_X72_Y108_N45 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~4|dataa       ;
;   4.819 ;   0.175 ; RF ; CELL ; 1      ; MLABCELL_X72_Y108_N45 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~4|combout     ;
;   4.890 ;   0.071 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~5xsyn|datag   ;
;   5.007 ;   0.117 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~5xsyn|combout ;
;   5.091 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datab       ;
;   5.241 ;   0.150 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout     ;
;   8.741 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                    ;
;   8.741 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                ;
+---------+---------+----+------+--------+-----------------------+--------------------+-----------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #2: Setup slack is 22.440 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.727                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.440                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.803  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.217       ; 88         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.366       ; 8          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.220       ; 5          ; 0.220 ; 0.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N16       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N16       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]                ;
; 8.727   ; 4.803   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.144 ;   0.220 ; FF ; uTco ; 2      ; FF_X71_Y109_N16       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]|q              ;
;   4.144 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[27]|input                              ;
;   4.144 ;   0.000 ; FF ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[27]                                    ;
;   4.465 ;   0.321 ; FF ; IC   ; 1      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|datac                                          ;
;   4.535 ;   0.070 ; FF ; CELL ; 2      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|combout                                        ;
;   4.564 ;   0.029 ; FR ; CELL ; 5      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2~cw_la_lab/lab_lut6outt[1]                      ;
;   4.673 ;   0.109 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datad                                                 ;
;   4.747 ;   0.074 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.747 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.747 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.950 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   5.033 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.117 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.227 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.727 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.727 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #3: Setup slack is 22.446 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.721                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.446                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.797  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.216       ; 88         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.351       ; 7          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]                ;
; 8.721   ; 4.797   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.154 ;   0.230 ; RR ; uTco ; 2      ; FF_X71_Y109_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|q              ;
;   4.154 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[25]|input                              ;
;   4.154 ;   0.000 ; RR ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[25]                                    ;
;   4.474 ;   0.320 ; RR ; IC   ; 1      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|datad                                          ;
;   4.529 ;   0.055 ; RF ; CELL ; 2      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|combout                                        ;
;   4.558 ;   0.029 ; FR ; CELL ; 5      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2~cw_la_lab/lab_lut6outt[1]                      ;
;   4.667 ;   0.109 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datad                                                 ;
;   4.741 ;   0.074 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.741 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.741 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.944 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   5.027 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.111 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.221 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.721 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.721 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #4: Setup slack is 22.489 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.678                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.489                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.754  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.156       ; 87         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.368       ; 8          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N10       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N10       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]                ;
; 8.678   ; 4.754   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.154 ;   0.230 ; RR ; uTco ; 2      ; FF_X71_Y109_N10       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]|q              ;
;   4.154 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[26]|input                              ;
;   4.154 ;   0.000 ; RR ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[26]                                    ;
;   4.428 ;   0.274 ; RR ; IC   ; 1      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|dataa                                          ;
;   4.528 ;   0.100 ; RF ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|combout                                        ;
;   4.556 ;   0.028 ; FR ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0~cw_la_lab/lab_lut5outt[0]                      ;
;   4.651 ;   0.095 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datae                                                 ;
;   4.698 ;   0.047 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.698 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.698 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.901 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.984 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.068 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.178 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.678 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.678 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #5: Setup slack is 22.490 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.677                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.490                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.753  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.131       ; 87         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.400       ; 8          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.222       ; 5          ; 0.222 ; 0.222 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N19       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N19       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                ;
; 8.677   ; 4.753   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.146 ;   0.222 ; FF ; uTco ; 2      ; FF_X71_Y109_N19       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|q              ;
;   4.146 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[24]|input                              ;
;   4.146 ;   0.000 ; FF ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[24]                                    ;
;   4.379 ;   0.233 ; FF ; IC   ; 1      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|dataa                                          ;
;   4.485 ;   0.106 ; FR ; CELL ; 2      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|combout                                        ;
;   4.509 ;   0.024 ; RF ; CELL ; 5      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2~cw_la_lab/lab_lut6outt[1]                      ;
;   4.620 ;   0.111 ; FF ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datad                                                 ;
;   4.697 ;   0.077 ; FF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.697 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.697 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.900 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.983 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.067 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.177 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.677 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.677 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #6: Setup slack is 22.511 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.656                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.511                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.732  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.201       ; 89         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.311       ; 7          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.220       ; 5          ; 0.220 ; 0.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N16       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N16       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]                ;
; 8.656   ; 4.732   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.144 ;   0.220 ; FF ; uTco ; 2      ; FF_X71_Y109_N16       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]|q              ;
;   4.144 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[27]|input                              ;
;   4.144 ;   0.000 ; FF ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[27]                                    ;
;   4.463 ;   0.319 ; FF ; IC   ; 1      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|datad                                          ;
;   4.506 ;   0.043 ; FF ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|combout                                        ;
;   4.534 ;   0.028 ; FR ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0~cw_la_lab/lab_lut5outt[0]                      ;
;   4.629 ;   0.095 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datae                                                 ;
;   4.676 ;   0.047 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.676 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.676 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.879 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.962 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.046 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.156 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.656 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.656 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #7: Setup slack is 22.521 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.646                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.521                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.722  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.166       ; 88         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.326       ; 7          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N10       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N10       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]                ;
; 8.646   ; 4.722   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.154 ;   0.230 ; RR ; uTco ; 2      ; FF_X71_Y109_N10       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]|q              ;
;   4.154 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[26]|input                              ;
;   4.154 ;   0.000 ; RR ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[26]                                    ;
;   4.424 ;   0.270 ; RR ; IC   ; 1      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|datae                                          ;
;   4.454 ;   0.030 ; RF ; CELL ; 2      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|combout                                        ;
;   4.483 ;   0.029 ; FR ; CELL ; 5      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2~cw_la_lab/lab_lut6outt[1]                      ;
;   4.592 ;   0.109 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datad                                                 ;
;   4.666 ;   0.074 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.666 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.666 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.869 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.952 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.036 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.146 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.646 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.646 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #8: Setup slack is 22.539 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.628                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.539                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.704  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.086       ; 87         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.393       ; 8          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.225       ; 5          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N55       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N55       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]                ;
; 8.628   ; 4.704   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.149 ;   0.225 ; RR ; uTco ; 2      ; FF_X71_Y109_N55       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|q              ;
;   4.149 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[23]|input                              ;
;   4.149 ;   0.000 ; RR ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[23]                                    ;
;   4.337 ;   0.188 ; RR ; IC   ; 1      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|datab                                          ;
;   4.436 ;   0.099 ; RR ; CELL ; 2      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2|combout                                        ;
;   4.460 ;   0.024 ; RF ; CELL ; 5      ; LABCELL_X71_Y110_N9   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_2~cw_la_lab/lab_lut6outt[1]                      ;
;   4.571 ;   0.111 ; FF ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datad                                                 ;
;   4.648 ;   0.077 ; FF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.648 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.648 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.851 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.934 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.018 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.128 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.628 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.628 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #9: Setup slack is 22.540 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.627                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.540                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.703  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.120       ; 88         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.353       ; 8          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]                ;
; 8.627   ; 4.703   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.154 ;   0.230 ; RR ; uTco ; 2      ; FF_X71_Y109_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|q              ;
;   4.154 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[25]|input                              ;
;   4.154 ;   0.000 ; RR ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[25]                                    ;
;   4.392 ;   0.238 ; RR ; IC   ; 1      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|datab                                          ;
;   4.477 ;   0.085 ; RF ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|combout                                        ;
;   4.505 ;   0.028 ; FR ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0~cw_la_lab/lab_lut5outt[0]                      ;
;   4.600 ;   0.095 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datae                                                 ;
;   4.647 ;   0.047 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.647 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.647 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.850 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.933 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   5.017 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.127 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.627 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.627 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #10: Setup slack is 22.619 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 8.548                                                                                         ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 22.619                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -3.924 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.624  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.761       ; 45         ; 0.000 ; 1.761 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 4.072       ; 88         ; 0.000 ; 3.500 ;
;    Cell                ;        ; 8     ; 0.327       ; 7          ; 0.000 ; 0.110 ;
;    uTco                ;        ; 1     ; 0.225       ; 5          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                      ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                             ;
; 3.924   ; 3.924   ;    ;      ;        ;                       ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.924 ;   1.761 ; RR ; IC   ; 1      ; FF_X71_Y109_N55       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clk            ;
;   3.924 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N55       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]                ;
; 8.548   ; 4.624   ;    ;      ;        ;                       ;                    ; data path                                                                                                    ;
;   4.149 ;   0.225 ; RR ; uTco ; 2      ; FF_X71_Y109_N55       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|q              ;
;   4.149 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[23]|input                              ;
;   4.149 ;   0.000 ; RR ; CELL ; 2      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[23]                                    ;
;   4.339 ;   0.190 ; RR ; IC   ; 1      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|datac                                          ;
;   4.398 ;   0.059 ; RF ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0|combout                                        ;
;   4.426 ;   0.028 ; FR ; CELL ; 2      ; LABCELL_X71_Y110_N3   ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|reduce_nor_0~cw_la_lab/lab_lut5outt[0]                      ;
;   4.521 ;   0.095 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|datae                                                 ;
;   4.568 ;   0.047 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N3  ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|tdo~0|combout                                               ;
;   4.568 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                  ;
;   4.568 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                        ;
;   4.771 ;   0.203 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|dataf   ;
;   4.854 ;   0.083 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N57 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn_11|combout ;
;   4.938 ;   0.084 ; FF ; IC   ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|datad          ;
;   5.048 ;   0.110 ; FF ; CELL ; 1      ; MLABCELL_X72_Y108_N3  ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout        ;
;   8.548 ;   3.500 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                       ;
;   8.548 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.045 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||iopll_0|iopll_0_outclk0} -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {iopll_0|iopll_0_outclk0} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; 0.045 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[1]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.041      ; 0.211      ; Fast vid2 100C Model            ;
; 0.046 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[0]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.041      ; 0.212      ; Fast vid2 100C Model            ;
; 0.048 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[10] ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.041      ; 0.214      ; Fast vid2 100C Model            ;
; 0.054 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[5]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.041      ; 0.220      ; Fast vid2 100C Model            ;
; 0.055 ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|M0_exe_result[31]                                                     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31]                                      ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.042      ; 0.237      ; Fast vid2 100C Model            ;
; 0.055 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[19] ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.015      ; 0.195      ; Fast vid2 100C Model            ;
; 0.059 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.015      ; 0.207      ; Fast vid2 100C Model            ;
; 0.059 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.015      ; 0.207      ; Fast vid2 100C Model            ;
; 0.059 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.015      ; 0.207      ; Fast vid2 100C Model            ;
; 0.059 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14~reg0 ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.015      ; 0.207      ; Fast vid2 100C Model            ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.045 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[1]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.450                                                                                                                               ;
; Data Required Time              ; 3.405                                                                                                                               ;
; Slack                           ; 0.045                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.041 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.211 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.776       ; 45         ; 0.000  ; 1.776  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.079       ; 37         ; 0.079  ; 0.079  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.132       ; 63         ; 0.132  ; 0.132  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.970       ; 44         ; 0.000  ; 1.970  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                              ;
; 3.239   ; 3.239    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                               ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                           ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                 ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                 ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                             ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                          ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                               ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                            ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                        ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                       ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                          ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                           ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                      ;
;   3.239 ;   1.776  ; RR ; IC   ; 1      ; FF_X69_Y119_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[1]|clk        ;
;   3.239 ;   0.000  ; RR ; CELL ; 1      ; FF_X69_Y119_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[1]            ;
; 3.450   ; 0.211    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                     ;
;   3.371 ;   0.132  ; FF ; uTco ; 2      ; FF_X69_Y119_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[1]|q          ;
;   3.450 ;   0.079  ; FF ; IC   ; 1      ; MLABCELL_X69_Y120_N24 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33|portadatain[0] ;
;   3.450 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X69_Y120_N24 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33~reg0           ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.280   ; 3.280    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.820 ;   1.970  ; RR ; IC   ; 1      ; MLABCELL_X69_Y120_N24 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33|clk0 ;
;   3.820 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X69_Y120_N24 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33~reg0 ;
;   3.287 ;   -0.533 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.280 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.280   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.405   ; 0.125    ;    ; uTh  ; 1      ; MLABCELL_X69_Y120_N24 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama33~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.046 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[0]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.451                                                                                                                               ;
; Data Required Time              ; 3.405                                                                                                                               ;
; Slack                           ; 0.046                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.041 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.212 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.776       ; 45         ; 0.000  ; 1.776  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.078       ; 37         ; 0.078  ; 0.078  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.134       ; 63         ; 0.134  ; 0.134  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.970       ; 44         ; 0.000  ; 1.970  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                              ;
; 3.239   ; 3.239    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                               ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                           ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                 ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                 ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                             ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                          ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                               ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                            ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                        ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                       ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                          ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                           ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                      ;
;   3.239 ;   1.776  ; RR ; IC   ; 1      ; FF_X69_Y119_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[0]|clk        ;
;   3.239 ;   0.000  ; RR ; CELL ; 1      ; FF_X69_Y119_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[0]            ;
; 3.451   ; 0.212    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                     ;
;   3.373 ;   0.134  ; FF ; uTco ; 2      ; FF_X69_Y119_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[0]|q          ;
;   3.451 ;   0.078  ; FF ; IC   ; 1      ; MLABCELL_X69_Y120_N21 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32|portadatain[0] ;
;   3.451 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X69_Y120_N21 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32~reg0           ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.280   ; 3.280    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.820 ;   1.970  ; RR ; IC   ; 1      ; MLABCELL_X69_Y120_N21 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32|clk0 ;
;   3.820 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X69_Y120_N21 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32~reg0 ;
;   3.287 ;   -0.533 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.280 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.280   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.405   ; 0.125    ;    ; uTh  ; 1      ; MLABCELL_X69_Y120_N21 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama32~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.048 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[10] ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.453                                                                                                                               ;
; Data Required Time              ; 3.405                                                                                                                               ;
; Slack                           ; 0.048                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.041 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.214 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.776       ; 45         ; 0.000  ; 1.776  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.081       ; 38         ; 0.081  ; 0.081  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.133       ; 62         ; 0.133  ; 0.133  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.970       ; 44         ; 0.000  ; 1.970  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                              ;
; 3.239   ; 3.239    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                               ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                           ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                 ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                 ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                             ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                          ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                               ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                            ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                        ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                       ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                          ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                           ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                      ;
;   3.239 ;   1.776  ; RR ; IC   ; 1      ; FF_X69_Y119_N34       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[10]|clk       ;
;   3.239 ;   0.000  ; RR ; CELL ; 1      ; FF_X69_Y119_N34       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[10]           ;
; 3.453   ; 0.214    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                     ;
;   3.372 ;   0.133  ; FF ; uTco ; 2      ; FF_X69_Y119_N34       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[10]|q         ;
;   3.453 ;   0.081  ; FF ; IC   ; 1      ; MLABCELL_X69_Y120_N12 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42|portadatain[0] ;
;   3.453 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X69_Y120_N12 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42~reg0           ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.280   ; 3.280    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.820 ;   1.970  ; RR ; IC   ; 1      ; MLABCELL_X69_Y120_N12 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42|clk0 ;
;   3.820 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X69_Y120_N12 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42~reg0 ;
;   3.287 ;   -0.533 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.280 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.280   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.405   ; 0.125    ;    ; uTh  ; 1      ; MLABCELL_X69_Y120_N12 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama42~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.054 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[5]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.459                                                                                                                               ;
; Data Required Time              ; 3.405                                                                                                                               ;
; Slack                           ; 0.054                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.041 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.220 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.776       ; 45         ; 0.000  ; 1.776  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.080       ; 36         ; 0.080  ; 0.080  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.140       ; 64         ; 0.140  ; 0.140  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.970       ; 44         ; 0.000  ; 1.970  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                              ;
; 3.239   ; 3.239    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                               ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                           ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                 ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                 ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                             ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                          ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                               ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                            ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                        ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                       ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                          ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                           ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                      ;
;   3.239 ;   1.776  ; RR ; IC   ; 1      ; FF_X69_Y119_N38       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[5]|clk        ;
;   3.239 ;   0.000  ; RR ; CELL ; 1      ; FF_X69_Y119_N38       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[5]            ;
; 3.459   ; 0.220    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                     ;
;   3.379 ;   0.140  ; FF ; uTco ; 2      ; FF_X69_Y119_N38       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[5]|q          ;
;   3.459 ;   0.080  ; FF ; IC   ; 1      ; MLABCELL_X69_Y120_N15 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37|portadatain[0] ;
;   3.459 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X69_Y120_N15 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37~reg0           ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.280   ; 3.280    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.820 ;   1.970  ; RR ; IC   ; 1      ; MLABCELL_X69_Y120_N15 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37|clk0 ;
;   3.820 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X69_Y120_N15 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37~reg0 ;
;   3.287 ;   -0.533 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.280 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.280   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.405   ; 0.125    ;    ; uTh  ; 1      ; MLABCELL_X69_Y120_N15 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama37~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.055 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|M0_exe_result[31]                ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31] ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                        ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                       ;
; Data Arrival Time               ; 3.433                                                                                          ;
; Data Required Time              ; 3.378                                                                                          ;
; Slack                           ; 0.055                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.042 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.237 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.733       ; 44         ; 0.000  ; 1.733  ;
;    Cell                ;       ; 12    ; 1.780       ; 46         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.095       ; 40         ; 0.095  ; 0.095  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.142       ; 60         ; 0.142  ; 0.142  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.928       ; 44         ; 0.000  ; 1.928  ;
;    Cell                ;       ; 12    ; 2.016       ; 46         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                        ;
+---------+----------+----+------+--------+---------------------------------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                    ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+---------------------------------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                             ;                  ; launch edge time                                                                                                              ;
; 3.196   ; 3.196    ;    ;      ;        ;                                             ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                                             ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26                                     ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339                       ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339                       ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.196 ;   1.733  ; RR ; IC   ; 1      ; FF_X92_Y124_N32                             ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|M0_exe_result[31]|clk                                           ;
;   3.196 ;   0.000  ; RR ; CELL ; 1      ; FF_X92_Y124_N32                             ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|M0_exe_result[31]                                               ;
; 3.433   ; 0.237    ;    ;      ;        ;                                             ;                  ; data path                                                                                                                     ;
;   3.338 ;   0.142  ; FF ; uTco ; 38     ; FF_X92_Y124_N32                             ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|M0_exe_result[31]|q                                             ;
;   3.433 ;   0.095  ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X94_Y123_N0_I30 ; Hyper-Register   ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31]|d                              ;
;   3.433 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X94_Y123_N0_I30 ; Hyper-Register   ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31]                                ;
+---------+----------+----+------+--------+---------------------------------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+---------------------------------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                    ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+---------------------------------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                             ;                  ; latch edge time                                                                                                               ;
; 3.238   ; 3.238    ;    ;      ;        ;                                             ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                                             ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26                                     ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339                       ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339                       ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303                        ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.778 ;   1.928  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X94_Y123_N0_I30 ; Hyper-Register   ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31]|clk                            ;
;   3.778 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X94_Y123_N0_I30 ; Hyper-Register   ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31]                                ;
;   3.245 ;   -0.533 ;    ;      ;        ;                                             ;                  ; clock pessimism removed                                                                                                       ;
;   3.238 ;   -0.007 ;    ;      ;        ;                                             ;                  ; advanced clock effects                                                                                                        ;
; 3.238   ; 0.000    ;    ;      ;        ;                                             ;                  ; clock uncertainty                                                                                                             ;
; 3.378   ; 0.140    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X94_Y123_N0_I30 ; Hyper-Register   ; intel_niosv_m_0|intel_niosv_m_0|hart|m_core.niosv_m_full_inst|shift_inst|sh_right_arith_q1[31]                                ;
+---------+----------+----+------+--------+---------------------------------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.055 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[19] ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.438                                                                                                                               ;
; Data Required Time              ; 3.383                                                                                                                               ;
; Slack                           ; 0.055                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.015 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.195 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.780       ; 45         ; 0.000  ; 1.780  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.064       ; 33         ; 0.064  ; 0.064  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 67         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.972       ; 44         ; 0.000  ; 1.972  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                              ;
; 3.243   ; 3.243    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                               ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                           ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                 ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                 ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                             ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                          ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                               ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                            ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                        ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                       ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                          ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                           ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                      ;
;   3.243 ;   1.780  ; RR ; IC   ; 1      ; FF_X66_Y121_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[19]|clk       ;
;   3.243 ;   0.000  ; RR ; CELL ; 1      ; FF_X66_Y121_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[19]           ;
; 3.438   ; 0.195    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                     ;
;   3.374 ;   0.131  ; FF ; uTco ; 1      ; FF_X66_Y121_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|datain_reg[19]|q         ;
;   3.438 ;   0.064  ; FF ; IC   ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19|portadatain[0] ;
;   3.438 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0           ;
+---------+----------+----+------+--------+-----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.258   ; 3.258    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.822 ;   1.972  ; RR ; IC   ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19|clk0 ;
;   3.822 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ;
;   3.259 ;   -0.563 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.258 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.258   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.383   ; 0.125    ;    ; uTh  ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.059 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.450                                                                                                                               ;
; Data Required Time              ; 3.391                                                                                                                               ;
; Slack                           ; 0.059                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.015 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.207 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.780       ; 45         ; 0.000  ; 1.780  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.068       ; 33         ; 0.068  ; 0.068  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.139       ; 67         ; 0.139  ; 0.139  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.972       ; 44         ; 0.000  ; 1.972  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 3.243   ; 3.243    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   3.243 ;   1.780  ; RR ; IC   ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|clk      ;
;   3.243 ;   0.000  ; RR ; CELL ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]          ;
; 3.450   ; 0.207    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   3.382 ;   0.139  ; FF ; uTco ; 32     ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|q        ;
;   3.450 ;   0.068  ; FF ; IC   ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19|portaaddr[4] ;
;   3.450 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0         ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.258   ; 3.258    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.822 ;   1.972  ; RR ; IC   ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19|clk0 ;
;   3.822 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ;
;   3.259 ;   -0.563 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.258 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.258   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.391   ; 0.133    ;    ; uTh  ; 1      ; MLABCELL_X67_Y121_N39 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama19~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.059 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.450                                                                                                                               ;
; Data Required Time              ; 3.391                                                                                                                               ;
; Slack                           ; 0.059                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.015 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.207 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.780       ; 45         ; 0.000  ; 1.780  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.068       ; 33         ; 0.068  ; 0.068  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.139       ; 67         ; 0.139  ; 0.139  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.972       ; 44         ; 0.000  ; 1.972  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 3.243   ; 3.243    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   3.243 ;   1.780  ; RR ; IC   ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|clk      ;
;   3.243 ;   0.000  ; RR ; CELL ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]          ;
; 3.450   ; 0.207    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   3.382 ;   0.139  ; FF ; uTco ; 32     ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|q        ;
;   3.450 ;   0.068  ; FF ; IC   ; 1      ; MLABCELL_X67_Y121_N57 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11|portaaddr[4] ;
;   3.450 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X67_Y121_N57 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11~reg0         ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.258   ; 3.258    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.822 ;   1.972  ; RR ; IC   ; 1      ; MLABCELL_X67_Y121_N57 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11|clk0 ;
;   3.822 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X67_Y121_N57 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11~reg0 ;
;   3.259 ;   -0.563 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.258 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.258   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.391   ; 0.133    ;    ; uTh  ; 1      ; MLABCELL_X67_Y121_N57 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama11~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.059 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.450                                                                                                                               ;
; Data Required Time              ; 3.391                                                                                                                               ;
; Slack                           ; 0.059                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.015 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.207 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.780       ; 45         ; 0.000  ; 1.780  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.068       ; 33         ; 0.068  ; 0.068  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.139       ; 67         ; 0.139  ; 0.139  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.972       ; 44         ; 0.000  ; 1.972  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 3.243   ; 3.243    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   3.243 ;   1.780  ; RR ; IC   ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|clk      ;
;   3.243 ;   0.000  ; RR ; CELL ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]          ;
; 3.450   ; 0.207    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   3.382 ;   0.139  ; FF ; uTco ; 32     ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|q        ;
;   3.450 ;   0.068  ; FF ; IC   ; 1      ; MLABCELL_X67_Y121_N54 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16|portaaddr[4] ;
;   3.450 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X67_Y121_N54 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16~reg0         ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.258   ; 3.258    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.822 ;   1.972  ; RR ; IC   ; 1      ; MLABCELL_X67_Y121_N54 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16|clk0 ;
;   3.822 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X67_Y121_N54 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16~reg0 ;
;   3.259 ;   -0.563 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.258 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.258   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.391   ; 0.133    ;    ; uTh  ; 1      ; MLABCELL_X67_Y121_N54 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama16~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.059 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14~reg0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                             ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                            ;
; Data Arrival Time               ; 3.450                                                                                                                               ;
; Data Required Time              ; 3.391                                                                                                                               ;
; Slack                           ; 0.059                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.015 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.207 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.780       ; 45         ; 0.000  ; 1.780  ;
;    Cell                ;       ; 12    ; 1.780       ; 45         ; 0.000  ; 0.770  ;
;    PLL Compensation    ;       ; 1     ; -0.708      ; 0          ; -0.708 ; -0.708 ;
;    uTco                ;       ; 1     ; 0.391       ; 10         ; 0.391  ; 0.391  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.068       ; 33         ; 0.068  ; 0.068  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.139       ; 67         ; 0.139  ; 0.139  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.972       ; 44         ; 0.000  ; 1.972  ;
;    Cell                ;       ; 12    ; 2.016       ; 45         ; 0.000  ; 0.868  ;
;    PLL Compensation    ;       ; 1     ; -0.614      ; 0          ; -0.614 ; -0.614 ;
;    uTco                ;       ; 1     ; 0.448       ; 10         ; 0.448  ; 0.448  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 3.243   ; 3.243    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.877 ;   0.770  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   1.046 ;   0.169  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   1.169 ;   0.123  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.286 ;   0.117  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.386 ;   0.100  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.397 ;   0.011  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.689 ;   -0.708 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.689 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.704 ;   0.015  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.704 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   1.095 ;   0.391  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.463 ;   0.368  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   3.243 ;   1.780  ; RR ; IC   ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|clk      ;
;   3.243 ;   0.000  ; RR ; CELL ; 1      ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]          ;
; 3.450   ; 0.207    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   3.382 ;   0.139  ; FF ; uTco ; 32     ; FF_X66_Y121_N8        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|wraddr_reg[4]|q        ;
;   3.450 ;   0.068  ; FF ; IC   ; 1      ; MLABCELL_X67_Y121_N51 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14|portaaddr[4] ;
;   3.450 ;   0.000  ; FF ; CELL ; 1      ; MLABCELL_X67_Y121_N51 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14~reg0         ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                                     ;
; 3.258   ; 3.258    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                     ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                     ;
;   0.975 ;   0.868  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                 ;
;   1.169 ;   0.194  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]       ;
;   1.311 ;   0.142  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk       ;
;   1.445 ;   0.134  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                   ;
;   1.561 ;   0.116  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                ;
;   1.579 ;   0.018  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                     ;
;   0.965 ;   -0.614 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                  ;
;   0.965 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]              ;
;   0.985 ;   0.020  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]             ;
;   0.985 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                ;
;   1.433 ;   0.448  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                 ;
;   1.850 ;   0.417  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                            ;
;   3.822 ;   1.972  ; RR ; IC   ; 1      ; MLABCELL_X67_Y121_N51 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14|clk0 ;
;   3.822 ;   0.000  ; RR ; CELL ; 1      ; MLABCELL_X67_Y121_N51 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14~reg0 ;
;   3.259 ;   -0.563 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                             ;
;   3.258 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                              ;
; 3.258   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                                   ;
; 3.391   ; 0.133    ;    ; uTh  ; 1      ; MLABCELL_X67_Y121_N51 ; MLAB cell        ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dm_inst|dbg_rom_inst|ram_no_ecc.data_ram|auto_generated|altera_syncram_impl1|lutrama14~reg0 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.091 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.091 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[7]                    ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7]                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.032      ; 0.199      ; Fast vid2a 0C Model             ;
; 0.092 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|din_s1         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0]        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.170      ; Fast vid2a 0C Model             ;
; 0.093 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.187      ; Fast vid2a 0C Model             ;
; 0.094 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[26]                                           ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25]                                           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.001      ; 0.190      ; Fast vid2a 0C Model             ;
; 0.096 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped~DUPLICATE     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.192      ; Fast vid2a 0C Model             ;
; 0.096 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[13]                                           ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12]                                           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.189      ; Fast vid2a 0C Model             ;
; 0.096 ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[1] ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.169      ; Fast vid2a 0C Model             ;
; 0.097 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.193      ; Fast vid2a 0C Model             ;
; 0.097 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[2]          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.193      ; Fast vid2a 0C Model             ;
; 0.098 ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write    ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.001      ; 0.192      ; Fast vid2a 0C Model             ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.091 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[7]    ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7] ;
; Launch Clock                    ; altera_reserved_tck                                                                          ;
; Latch Clock                     ; altera_reserved_tck                                                                          ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.249                                                                                        ;
; Data Required Time              ; 2.158                                                                                        ;
; Slack                           ; 0.091                                                                                        ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.199 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.984       ; 48         ; 0.000 ; 0.984 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.071       ; 36         ; 0.071 ; 0.071 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 64         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.098       ; 47         ; 0.000 ; 1.098 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                               ;
; 2.050   ; 2.050   ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.050 ;   0.984 ; RR ; IC   ; 1      ; FF_X73_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[7]|clk  ;
;   2.050 ;   0.000 ; RR ; CELL ; 1      ; FF_X73_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[7]      ;
; 2.249   ; 0.199   ;    ;      ;        ;                      ;                    ; data path                                                                                      ;
;   2.178 ;   0.128 ; RR ; uTco ; 1      ; FF_X73_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[7]|q    ;
;   2.249 ;   0.071 ; RR ; IC   ; 1      ; FF_X73_Y111_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7]|d ;
;   2.249 ;   0.000 ; RR ; CELL ; 1      ; FF_X73_Y111_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7]   ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                     ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                          ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                  ;
; 2.082   ; 2.082    ;    ;      ;        ;                      ;                    ; clock path                                                                                       ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                   ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                      ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                               ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                           ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                   ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                         ;
;   2.319 ;   1.098  ; RR ; IC   ; 1      ; FF_X73_Y111_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7]|clk ;
;   2.319 ;   0.000  ; RR ; CELL ; 1      ; FF_X73_Y111_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7]     ;
;   2.088 ;   -0.231 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                          ;
;   2.082 ;   -0.006 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                           ;
; 2.082   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                ;
; 2.158   ; 0.076    ;    ; uTh  ; 1      ; FF_X73_Y111_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|output_stage|data1[7]     ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.092 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|din_s1  ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0] ;
; Launch Clock                    ; altera_reserved_tck                                                                                   ;
; Latch Clock                     ; altera_reserved_tck                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                              ;
; Data Arrival Time               ; 2.222                                                                                                 ;
; Data Required Time              ; 2.130                                                                                                 ;
; Slack                           ; 0.092                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.170 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.986       ; 48         ; 0.000 ; 0.986 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 24         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 76         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.102       ; 47         ; 0.000 ; 1.102 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                         ;
; 2.052   ; 2.052   ;    ;      ;        ;                      ;                    ; clock path                                                                                               ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                           ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                              ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                       ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                   ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                           ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                 ;
;   2.052 ;   0.986 ; RR ; IC   ; 1      ; FF_X74_Y113_N25      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|din_s1|clk ;
;   2.052 ;   0.000 ; RR ; CELL ; 1      ; FF_X74_Y113_N25      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|din_s1     ;
; 2.222   ; 0.170   ;    ;      ;        ;                      ;                    ; data path                                                                                                ;
;   2.182 ;   0.130 ; RR ; uTco ; 1      ; FF_X74_Y113_N25      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|din_s1|q   ;
;   2.222 ;   0.040 ; RR ; IC   ; 1      ; FF_X74_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0]|d  ;
;   2.222 ;   0.000 ; RR ; CELL ; 1      ; FF_X74_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0]    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                              ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                           ;
; 2.052   ; 2.052    ;    ;      ;        ;                      ;                    ; clock path                                                                                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                               ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                               ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                            ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                  ;
;   2.323 ;   1.102  ; RR ; IC   ; 1      ; FF_X74_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0]|clk ;
;   2.323 ;   0.000  ; RR ; CELL ; 1      ; FF_X74_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0]     ;
;   2.052 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                   ;
; 2.052   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                         ;
; 2.130   ; 0.078    ;    ; uTh  ; 1      ; FF_X74_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|in_to_out_synchronizer|dreg[0]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.093 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]        ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1] ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 2.232                                                                                                ;
; Data Required Time              ; 2.139                                                                                                ;
; Slack                           ; 0.093                                                                                                ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.187 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.979       ; 48         ; 0.000 ; 0.979 ;
;    Cell                ;       ; 4     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 21         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;       ; 1     ; 0.130       ; 70         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.094       ; 47         ; 0.000 ; 1.094 ;
;    Cell                ;       ; 4     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                       ;
; 2.045   ; 2.045   ;    ;      ;        ;                      ;                    ; clock path                                                                                             ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                         ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                              ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                     ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                 ;
;   2.045 ;   0.979 ; RR ; IC   ; 1      ; FF_X71_Y109_N19      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clk      ;
;   2.045 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N19      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]          ;
; 2.232   ; 0.187   ;    ;      ;        ;                      ;                    ; data path                                                                                              ;
;   2.175 ;   0.130 ; RR ; uTco ; 2      ; FF_X71_Y109_N19      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|q        ;
;   2.215 ;   0.040 ; RR ; IC   ; 1      ; LABCELL_X71_Y109_N24 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i484~1|datae           ;
;   2.232 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X71_Y109_N24 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i484~1|combout         ;
;   2.232 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1]|d ;
;   2.232 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y109_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1]   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                  ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                          ;
; 2.045   ; 2.045    ;    ;      ;        ;                      ;                    ; clock path                                                                                               ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                           ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                      ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                              ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                      ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                       ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                   ;
;   2.315 ;   1.094  ; RR ; IC   ; 1      ; FF_X71_Y109_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1]|clk ;
;   2.315 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y109_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1]     ;
;   2.045 ;   -0.270 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                  ;
; 2.045   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                        ;
; 2.139   ; 0.094    ;    ; uTh  ; 1      ; FF_X71_Y109_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][1]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.094 
===============================================================================
+------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                         ;
+---------------------------------+--------------------------------------------------------------------+
; Property                        ; Value                                                              ;
+---------------------------------+--------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[26] ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25] ;
; Launch Clock                    ; altera_reserved_tck                                                ;
; Latch Clock                     ; altera_reserved_tck                                                ;
; SDC Exception                   ; No SDC Exception on Path                                           ;
; Data Arrival Time               ; 2.237                                                              ;
; Data Required Time              ; 2.143                                                              ;
; Slack                           ; 0.094                                                              ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                ;
+---------------------------------+--------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.190 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.981       ; 48         ; 0.000 ; 0.981 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.039       ; 21         ; 0.039 ; 0.039 ;
;    Cell                ;       ; 3     ; 0.021       ; 11         ; 0.000 ; 0.011 ;
;    uTco                ;       ; 1     ; 0.130       ; 68         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.097       ; 47         ; 0.000 ; 1.097 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                               ;
; 2.047   ; 2.047   ;    ;      ;        ;                       ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input      ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck            ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck             ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap         ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]       ;
;   2.047 ;   0.981 ; RR ; IC   ; 1      ; FF_X72_Y110_N43       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[26]|clk         ;
;   2.047 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y110_N43       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[26]             ;
; 2.237   ; 0.190   ;    ;      ;        ;                       ;                    ; data path                                                                      ;
;   2.177 ;   0.130 ; RR ; uTco ; 1      ; FF_X72_Y110_N43       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[26]|q           ;
;   2.216 ;   0.039 ; RR ; IC   ; 1      ; MLABCELL_X72_Y110_N45 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|i144~22|datae                 ;
;   2.227 ;   0.011 ; RF ; CELL ; 1      ; MLABCELL_X72_Y110_N45 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|i144~22|combout               ;
;   2.237 ;   0.010 ; FR ; CELL ; 1      ; FF_X72_Y110_N47       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25]|d           ;
;   2.237 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y110_N47       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25]             ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                ;
; 2.048   ; 2.048    ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]       ;
;   2.318 ;   1.097  ; RR ; IC   ; 1      ; FF_X72_Y110_N47      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25]|clk         ;
;   2.318 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y110_N47      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25]             ;
;   2.048 ;   -0.270 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                        ;
; 2.048   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                              ;
; 2.143   ; 0.095    ;    ; uTh  ; 1      ; FF_X72_Y110_N47      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[25]             ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+



Path #5: Hold slack is 0.096 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped~DUPLICATE ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n         ;
; Launch Clock                    ; altera_reserved_tck                                                                                      ;
; Latch Clock                     ; altera_reserved_tck                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                 ;
; Data Arrival Time               ; 2.244                                                                                                    ;
; Data Required Time              ; 2.148                                                                                                    ;
; Slack                           ; 0.096                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.192 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.986       ; 48         ; 0.000 ; 0.986 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.041       ; 21         ; 0.041 ; 0.041 ;
;    Cell                ;       ; 3     ; 0.023       ; 12         ; 0.000 ; 0.013 ;
;    uTco                ;       ; 1     ; 0.128       ; 67         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.102       ; 47         ; 0.000 ; 1.102 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                              ;
; 2.052   ; 2.052   ;    ;      ;        ;                      ;                    ; clock path                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                      ;
;   2.052 ;   0.986 ; RR ; IC   ; 1      ; FF_X74_Y113_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped~DUPLICATE|clk  ;
;   2.052 ;   0.000 ; RR ; CELL ; 1      ; FF_X74_Y113_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped~DUPLICATE      ;
; 2.244   ; 0.192   ;    ;      ;        ;                      ;                    ; data path                                                                                                     ;
;   2.180 ;   0.128 ; FF ; uTco ; 1      ; FF_X74_Y113_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped~DUPLICATE|q    ;
;   2.221 ;   0.041 ; FF ; IC   ; 1      ; MLABCELL_X74_Y113_N9 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n~xsyn|datae   ;
;   2.234 ;   0.013 ; FF ; CELL ; 1      ; MLABCELL_X74_Y113_N9 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n~xsyn|combout ;
;   2.244 ;   0.010 ; FR ; CELL ; 1      ; FF_X74_Y113_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n|d            ;
;   2.244 ;   0.000 ; RR ; CELL ; 1      ; FF_X74_Y113_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n              ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                              ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                      ;
; 2.052   ; 2.052    ;    ;      ;        ;                      ;                    ; clock path                                                                                           ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                       ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                  ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                            ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                  ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                   ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                               ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                       ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                             ;
;   2.323 ;   1.102  ; RR ; IC   ; 1      ; FF_X74_Y113_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n|clk ;
;   2.323 ;   0.000  ; RR ; CELL ; 1      ; FF_X74_Y113_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n     ;
;   2.052 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                              ;
; 2.052   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                    ;
; 2.148   ; 0.096    ;    ; uTh  ; 1      ; FF_X74_Y113_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_toggle_flopped_n     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.096 
===============================================================================
+------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                         ;
+---------------------------------+--------------------------------------------------------------------+
; Property                        ; Value                                                              ;
+---------------------------------+--------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[13] ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12] ;
; Launch Clock                    ; altera_reserved_tck                                                ;
; Latch Clock                     ; altera_reserved_tck                                                ;
; SDC Exception                   ; No SDC Exception on Path                                           ;
; Data Arrival Time               ; 2.238                                                              ;
; Data Required Time              ; 2.142                                                              ;
; Slack                           ; 0.096                                                              ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                ;
+---------------------------------+--------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.189 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.983       ; 48         ; 0.000 ; 0.983 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.044       ; 23         ; 0.044 ; 0.044 ;
;    Cell                ;       ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;       ; 1     ; 0.128       ; 68         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.099       ; 47         ; 0.000 ; 1.099 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 2.049   ; 2.049   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                    ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input      ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck            ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck             ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap         ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]       ;
;   2.049 ;   0.983 ; RR ; IC   ; 1      ; FF_X68_Y110_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[13]|clk         ;
;   2.049 ;   0.000 ; RR ; CELL ; 1      ; FF_X68_Y110_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[13]             ;
; 2.238   ; 0.189   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   2.177 ;   0.128 ; RR ; uTco ; 1      ; FF_X68_Y110_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[13]|q           ;
;   2.221 ;   0.044 ; RR ; IC   ; 1      ; LABCELL_X68_Y110_N42 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|i144~21|datae                 ;
;   2.238 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X68_Y110_N42 ; Combinational cell ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|i144~21|combout               ;
;   2.238 ;   0.000 ; RR ; CELL ; 1      ; FF_X68_Y110_N44      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12]|d           ;
;   2.238 ;   0.000 ; RR ; CELL ; 1      ; FF_X68_Y110_N44      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12]             ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                ;
; 2.049   ; 2.049    ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]       ;
;   2.320 ;   1.099  ; RR ; IC   ; 1      ; FF_X68_Y110_N44      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12]|clk         ;
;   2.320 ;   0.000  ; RR ; CELL ; 1      ; FF_X68_Y110_N44      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12]             ;
;   2.049 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                        ;
; 2.049   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                              ;
; 2.142   ; 0.093    ;    ; uTh  ; 1      ; FF_X68_Y110_N44      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|shifted_dtmcs[12]             ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+



Path #7: Hold slack is 0.096 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                        ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; From Node                       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[1] ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                                          ;
; Latch Clock                     ; altera_reserved_tck                                                                                          ;
; SDC Exception                   ; No SDC Exception on Path                                                                                     ;
; Data Arrival Time               ; 2.213                                                                                                        ;
; Data Required Time              ; 2.117                                                                                                        ;
; Slack                           ; 0.096                                                                                                        ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.169 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.978       ; 48         ; 0.000 ; 0.978 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.039       ; 23         ; 0.039 ; 0.039 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 77         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.093       ; 47         ; 0.000 ; 1.093 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                 ;
; 2.044   ; 2.044   ;    ;      ;        ;                      ;                    ; clock path                                                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                      ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                        ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                               ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                           ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]|input                                   ;
;   1.066 ;   0.000 ; RR ; CELL ; 39     ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]                                         ;
;   2.044 ;   0.978 ; RR ; IC   ; 1      ; FF_X77_Y111_N25      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[1]|clk ;
;   2.044 ;   0.000 ; RR ; CELL ; 1      ; FF_X77_Y111_N25      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[1]     ;
; 2.213   ; 0.169   ;    ;      ;        ;                      ;                    ; data path                                                                                                        ;
;   2.174 ;   0.130 ; RR ; uTco ; 4      ; FF_X77_Y111_N25      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[1]|q   ;
;   2.213 ;   0.039 ; RR ; IC   ; 1      ; FF_X77_Y111_N29      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2]|d   ;
;   2.213 ;   0.000 ; RR ; CELL ; 1      ; FF_X77_Y111_N29      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2]     ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                          ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                  ;
; 2.044   ; 2.044    ;    ;      ;        ;                      ;                    ; clock path                                                                                                       ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                   ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                      ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                               ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                           ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]|input                                   ;
;   1.221 ;   0.000  ; RR ; CELL ; 39     ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]                                         ;
;   2.314 ;   1.093  ; RR ; IC   ; 1      ; FF_X77_Y111_N29      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2]|clk ;
;   2.314 ;   0.000  ; RR ; CELL ; 1      ; FF_X77_Y111_N29      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2]     ;
;   2.044 ;   -0.270 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                          ;
; 2.044   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                ;
; 2.117   ; 0.073    ;    ; uTh  ; 1      ; FF_X77_Y111_N29      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|count[2]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.097 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 2.238                                                                                           ;
; Data Required Time              ; 2.141                                                                                           ;
; Slack                           ; 0.097                                                                                           ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.193 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.979       ; 48         ; 0.000 ; 0.979 ;
;    Cell                ;       ; 4     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.042       ; 22         ; 0.042 ; 0.042 ;
;    Cell                ;       ; 3     ; 0.018       ; 9          ; 0.000 ; 0.018 ;
;    uTco                ;       ; 1     ; 0.133       ; 69         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.094       ; 47         ; 0.000 ; 1.094 ;
;    Cell                ;       ; 4     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                    ;
; 2.045   ; 2.045   ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   2.045 ;   0.979 ; RR ; IC   ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|clk ;
;   2.045 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
; 2.238   ; 0.193   ;    ;      ;        ;                      ;                    ; data path                                                                                           ;
;   2.178 ;   0.133 ; RR ; uTco ; 15     ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|q   ;
;   2.220 ;   0.042 ; RR ; IC   ; 1      ; MLABCELL_X72_Y109_N6 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i145~0|datae        ;
;   2.238 ;   0.018 ; RR ; CELL ; 1      ; MLABCELL_X72_Y109_N6 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i145~0|combout      ;
;   2.238 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|d   ;
;   2.238 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                     ;
; 2.045   ; 2.045    ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   2.315 ;   1.094  ; RR ; IC   ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|clk ;
;   2.315 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
;   2.045 ;   -0.270 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                             ;
; 2.045   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                   ;
; 2.141   ; 0.096    ;    ; uTh  ; 1      ; FF_X72_Y109_N7       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.097 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[2] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3] ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 2.233                                                                                               ;
; Data Required Time              ; 2.136                                                                                               ;
; Slack                           ; 0.097                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.193 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.974       ; 48         ; 0.000 ; 0.974 ;
;    Cell                ;       ; 4     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 21         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 3     ; 0.021       ; 11         ; 0.000 ; 0.011 ;
;    uTco                ;       ; 1     ; 0.132       ; 68         ; 0.132 ; 0.132 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.089       ; 47         ; 0.000 ; 1.089 ;
;    Cell                ;       ; 4     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.040   ; 2.040   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.040 ;   0.974 ; RR ; IC   ; 1      ; FF_X72_Y107_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[2]|clk ;
;   2.040 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y107_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[2]     ;
; 2.233   ; 0.193   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.172 ;   0.132 ; RR ; uTco ; 7      ; FF_X72_Y107_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[2]|q   ;
;   2.212 ;   0.040 ; RR ; IC   ; 1      ; MLABCELL_X72_Y107_N9 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|i26|datae    ;
;   2.223 ;   0.011 ; RF ; CELL ; 1      ; MLABCELL_X72_Y107_N9 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|i26|combout  ;
;   2.233 ;   0.010 ; FR ; CELL ; 1      ; FF_X72_Y107_N10      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]|d   ;
;   2.233 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y107_N10      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                         ;
; 2.040   ; 2.040    ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.310 ;   1.089  ; RR ; IC   ; 1      ; FF_X72_Y107_N10      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]|clk ;
;   2.310 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y107_N10      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]     ;
;   2.040 ;   -0.270 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                 ;
; 2.040   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                       ;
; 2.136   ; 0.096    ;    ; uTh  ; 1      ; FF_X72_Y107_N10      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]     ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.098 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+
; From Node                       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write ;
; Launch Clock                    ; altera_reserved_tck                                                                                       ;
; Latch Clock                     ; altera_reserved_tck                                                                                       ;
; SDC Exception                   ; No SDC Exception on Path                                                                                  ;
; Data Arrival Time               ; 2.236                                                                                                     ;
; Data Required Time              ; 2.138                                                                                                     ;
; Slack                           ; 0.098                                                                                                     ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.192 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.978       ; 48         ; 0.000 ; 0.978 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.039       ; 20         ; 0.039 ; 0.039 ;
;    Cell                ;       ; 3     ; 0.018       ; 9          ; 0.000 ; 0.018 ;
;    uTco                ;       ; 1     ; 0.135       ; 70         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.094       ; 47         ; 0.000 ; 1.094 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                    ;
; 2.044   ; 2.044   ;    ;      ;        ;                      ;                    ; clock path                                                                                                          ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                      ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                         ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                  ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                              ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]|input                                      ;
;   1.066 ;   0.000 ; RR ; CELL ; 39     ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]                                            ;
;   2.044 ;   0.978 ; RR ; IC   ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write|clk       ;
;   2.044 ;   0.000 ; RR ; CELL ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write           ;
; 2.236   ; 0.192   ;    ;      ;        ;                      ;                    ; data path                                                                                                           ;
;   2.179 ;   0.135 ; FF ; uTco ; 2      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write|q         ;
;   2.218 ;   0.039 ; FF ; IC   ; 1      ; LABCELL_X79_Y112_N42 ; Combinational cell ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write~1|datae   ;
;   2.236 ;   0.018 ; FR ; CELL ; 1      ; LABCELL_X79_Y112_N42 ; Combinational cell ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write~1|combout ;
;   2.236 ;   0.000 ; RR ; CELL ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write|d         ;
;   2.236 ;   0.000 ; RR ; CELL ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write           ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                               ;
; 2.045   ; 2.045    ;    ;      ;        ;                      ;                    ; clock path                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                   ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]|input                                ;
;   1.221 ;   0.000  ; RR ; CELL ; 39     ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_1[0]                                      ;
;   2.315 ;   1.094  ; RR ; IC   ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write|clk ;
;   2.315 ;   0.000  ; RR ; CELL ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write     ;
;   2.045 ;   -0.270 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                       ;
; 2.045   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                             ;
; 2.138   ; 0.093    ;    ; uTh  ; 1      ; FF_X79_Y112_N44      ; ALM Register       ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write     ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 7.711 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||iopll_0|iopll_0_outclk0} -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {iopll_0|iopll_0_outclk0} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                 ; To Node                                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; 7.711 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.711 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.711 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.711 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1     ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.711 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2     ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.711 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.713 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2    ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.714 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2   ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.718 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid   ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
; 7.720 ; rst_controller|r_sync_rst ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0  ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 10.000       ; -0.114     ; 2.112      ; Slow vid2 100C Model            ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 7.711 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                        ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                    ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5] ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                     ;
; Data Arrival Time               ; 6.900                                                                                                        ;
; Data Required Time              ; 14.611                                                                                                       ;
; Slack                           ; 7.711                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N7        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5]|clrn             ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N7        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5]                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N7        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5]|clk              ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N7        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5]                  ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.611   ; -0.033   ;    ; uTsu ; 1      ; FF_X78_Y112_N7        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[5]                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 7.711 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                        ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                    ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4] ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                     ;
; Data Arrival Time               ; 6.900                                                                                                        ;
; Data Required Time              ; 14.611                                                                                                       ;
; Slack                           ; 7.711                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N11       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4]|clrn             ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N11       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4]                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N11       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4]|clk              ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N11       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4]                  ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.611   ; -0.033   ;    ; uTsu ; 1      ; FF_X78_Y112_N11       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[4]                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 7.711 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                        ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                    ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1] ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                     ;
; Data Arrival Time               ; 6.900                                                                                                        ;
; Data Required Time              ; 14.611                                                                                                       ;
; Slack                           ; 7.711                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N8        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1]|clrn             ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N8        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1]                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N8        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1]|clk              ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N8        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1]                  ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.611   ; -0.033   ;    ; uTsu ; 1      ; FF_X78_Y112_N8        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[1]                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 7.711 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                  ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                 ;
; Data Arrival Time               ; 6.900                                                                                                    ;
; Data Required Time              ; 14.611                                                                                                   ;
; Slack                           ; 7.711                                                                                                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N2        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1|clrn                 ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N2        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1                      ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N2        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1|clk                  ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N2        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1                      ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.611   ; -0.033   ;    ; uTsu ; 1      ; FF_X78_Y112_N2        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst1                      ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 7.711 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                  ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                 ;
; Data Arrival Time               ; 6.900                                                                                                    ;
; Data Required Time              ; 14.611                                                                                                   ;
; Slack                           ; 7.711                                                                                                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N1        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2|clrn                 ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N1        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2                      ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N1        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2|clk                  ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N1        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2                      ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.611   ; -0.033   ;    ; uTsu ; 1      ; FF_X78_Y112_N1        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rst2                      ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 7.711 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                        ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                    ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7] ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                      ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                     ;
; Data Arrival Time               ; 6.900                                                                                                        ;
; Data Required Time              ; 14.611                                                                                                       ;
; Slack                           ; 7.711                                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N10       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7]|clrn             ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N10       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7]                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N10       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7]|clk              ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N10       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7]                  ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.611   ; -0.033   ;    ; uTsu ; 1      ; FF_X78_Y112_N10       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rdata[7]                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 7.713 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                 ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                   ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                  ;
; Data Arrival Time               ; 6.900                                                                                                     ;
; Data Required Time              ; 14.613                                                                                                    ;
; Slack                           ; 7.713                                                                                                     ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                      ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N14       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2|clrn                ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N14       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2                     ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N14       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2|clk                 ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N14       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2                     ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.613   ; -0.031   ;    ; uTsu ; 1      ; FF_X78_Y112_N14       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|read2                     ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 7.714 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                 ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                  ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                    ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                   ;
; Data Arrival Time               ; 6.900                                                                                                      ;
; Data Required Time              ; 14.614                                                                                                     ;
; Slack                           ; 7.714                                                                                                      ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                       ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N23       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2|clrn               ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N23       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N23       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2|clk                ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N23       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2                    ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.614   ; -0.030   ;    ; uTsu ; 1      ; FF_X78_Y112_N23       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|write2                    ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 7.718 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                 ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                  ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                    ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                   ;
; Data Arrival Time               ; 6.900                                                                                                      ;
; Data Required Time              ; 14.618                                                                                                     ;
; Slack                           ; 7.718                                                                                                      ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                       ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N4        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid|clrn               ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N4        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N4        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid|clk                ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N4        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid                    ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.618   ; -0.026   ;    ; uTsu ; 1      ; FF_X78_Y112_N4        ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid                    ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 7.720 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+
; From Node                       ; rst_controller|r_sync_rst                                                                                   ;
; To Node                         ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0 ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                     ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                    ;
; Data Arrival Time               ; 6.900                                                                                                       ;
; Data Required Time              ; 14.620                                                                                                      ;
; Slack                           ; 7.720                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.114 ;       ;             ;            ;        ;        ;
; Data Delay             ; 2.112  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.469       ; 44         ; 0.000  ; 2.469  ;
;    Cell                ;        ; 12    ; 2.537       ; 45         ; 0.000  ; 1.084  ;
;    PLL Compensation    ;        ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;        ; 1     ; 0.585       ; 10         ; 0.585  ; 0.585  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 1.866       ; 88         ; 1.866  ; 1.866  ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;        ; 1     ; 0.246       ; 12         ; 0.246  ; 0.246  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 2     ; 2.202       ; 45         ; 0.000  ; 2.202  ;
;    Cell                ;        ; 12    ; 2.207       ; 45         ; 0.000  ; 0.920  ;
;    PLL Compensation    ;        ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;        ; 1     ; 0.516       ; 10         ; 0.516  ; 0.516  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                              ;
; 4.788   ; 4.788    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   1.191 ;   1.084  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   1.437 ;   0.246  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.633 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.813 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.962 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.974 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   1.171 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   1.171 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   1.194 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.194 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.779 ;   0.585  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   2.319 ;   0.540  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   4.788 ;   2.469  ; RR ; IC   ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|clk                                                                                                 ;
;   4.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst                                                                                                     ;
; 6.900   ; 2.112    ;    ;      ;        ;                       ;                  ; data path                                                                                                                     ;
;   5.034 ;   0.246  ; FF ; uTco ; 947    ; FF_X52_Y122_N26       ; ALM Register     ; rst_controller|r_sync_rst|q                                                                                                   ;
;   6.900 ;   1.866  ; FF ; IC   ; 1      ; FF_X78_Y112_N16       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0|clrn              ;
;   6.900 ;   0.000  ; FF ; CELL ; 1      ; FF_X78_Y112_N16       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0                   ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 14.674   ; 4.674    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   10.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   10.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   11.027 ;   0.920  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   11.242 ;   0.215  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   11.414 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   11.572 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   11.702 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   11.710 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   10.795 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   10.795 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   10.813 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   10.813 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   11.329 ;   0.516  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   11.808 ;   0.479  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   14.010 ;   2.202  ; RR ; IC   ; 1      ; FF_X78_Y112_N16       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0|clk               ;
;   14.010 ;   0.000  ; RR ; CELL ; 1      ; FF_X78_Y112_N16       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0                   ;
;   14.682 ;   0.672  ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   14.674 ;   -0.008 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 14.644   ; -0.030   ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 14.620   ; -0.024   ;    ; uTsu ; 1      ; FF_X78_Y112_N16       ; ALM Register     ; jtag_uart_0|jtag_uart_0|qsys_top_jtag_uart_0_altera_avalon_jtag_uart_1924_2abh6yy_alt_jtag_atlantic|rvalid0                   ;
+----------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 61.585 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 61.585 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1] ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.056     ; 0.804      ; Slow vid2 100C Model            ;
; 61.586 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2] ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.056     ; 0.804      ; Slow vid2 100C Model            ;
; 61.615 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]       ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.615 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]       ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.615 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]       ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.615 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]       ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.616 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]        ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.616 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]       ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.616 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]       ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
; 61.616 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]        ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.074     ; 0.757      ; Slow vid2 100C Model            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 61.585 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg         ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 4.718                                                                                           ;
; Data Required Time              ; 66.303                                                                                          ;
; Slack                           ; 61.585                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.056 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.804  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.751       ; 45         ; 0.000 ; 1.751 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 0.526       ; 65         ; 0.213 ; 0.313 ;
;    Cell                ;        ; 2     ; 0.035       ; 4          ; 0.000 ; 0.035 ;
;    uTco                ;        ; 1     ; 0.243       ; 30         ; 0.243 ; 0.243 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.581       ; 49         ; 0.000 ; 1.581 ;
;    Cell                ;        ; 4     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                              ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                     ;
; 3.914   ; 3.914   ;    ;      ;        ;                      ;                    ; clock path                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                   ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                               ;
;   3.914 ;   1.751 ; RR ; IC   ; 1      ; FF_X72_Y107_N32      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk          ;
;   3.914 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y107_N32      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg              ;
; 4.718   ; 0.804   ;    ;      ;        ;                      ;                    ; data path                                                                                            ;
;   4.157 ;   0.243 ; FF ; uTco ; 28     ; FF_X72_Y107_N32      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q            ;
;   4.370 ;   0.213 ; FF ; IC   ; 1      ; LABCELL_X68_Y107_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i547|dataf           ;
;   4.405 ;   0.035 ; FF ; CELL ; 2      ; LABCELL_X68_Y107_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i547|combout         ;
;   4.718 ;   0.313 ; FF ; IC   ; 1      ; FF_X71_Y108_N1       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clrn ;
;   4.718 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y108_N1       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]      ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                         ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                     ;
; 66.358   ; 3.858    ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   65.730 ;   1.581  ; RR ; IC   ; 1      ; FF_X71_Y108_N1       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clk ;
;   65.730 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y108_N1       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ;
;   66.360 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                             ;
;   66.358 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                              ;
; 66.328   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                   ;
; 66.303   ; -0.025   ;    ; uTsu ; 1      ; FF_X71_Y108_N1       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 61.586 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg         ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 4.718                                                                                           ;
; Data Required Time              ; 66.304                                                                                          ;
; Slack                           ; 61.586                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.056 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.804  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.751       ; 45         ; 0.000 ; 1.751 ;
;    Cell                ;        ; 4     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 0.526       ; 65         ; 0.213 ; 0.313 ;
;    Cell                ;        ; 2     ; 0.035       ; 4          ; 0.000 ; 0.035 ;
;    uTco                ;        ; 1     ; 0.243       ; 30         ; 0.243 ; 0.243 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.581       ; 49         ; 0.000 ; 1.581 ;
;    Cell                ;        ; 4     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                              ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                     ;
; 3.914   ; 3.914   ;    ;      ;        ;                      ;                    ; clock path                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                   ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                               ;
;   3.914 ;   1.751 ; RR ; IC   ; 1      ; FF_X72_Y107_N32      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk          ;
;   3.914 ;   0.000 ; RR ; CELL ; 1      ; FF_X72_Y107_N32      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg              ;
; 4.718   ; 0.804   ;    ;      ;        ;                      ;                    ; data path                                                                                            ;
;   4.157 ;   0.243 ; FF ; uTco ; 28     ; FF_X72_Y107_N32      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q            ;
;   4.370 ;   0.213 ; FF ; IC   ; 1      ; LABCELL_X68_Y107_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i547|dataf           ;
;   4.405 ;   0.035 ; FF ; CELL ; 2      ; LABCELL_X68_Y107_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i547|combout         ;
;   4.718 ;   0.313 ; FF ; IC   ; 1      ; FF_X71_Y108_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2]|clrn ;
;   4.718 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y108_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2]      ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                         ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                     ;
; 66.358   ; 3.858    ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   65.730 ;   1.581  ; RR ; IC   ; 1      ; FF_X71_Y108_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2]|clk ;
;   65.730 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y108_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2]     ;
;   66.360 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                             ;
;   66.358 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                              ;
; 66.328   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                   ;
; 66.304   ; -0.024   ;    ; uTsu ; 1      ; FF_X71_Y108_N13      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[2]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 61.615 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.332                                                                                                                                 ;
; Slack                           ; 61.615                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]|clrn                                             ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 66.332   ; -0.024   ;    ; uTsu ; 1      ; FF_X72_Y115_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[32]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 61.615 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.332                                                                                                                                 ;
; Slack                           ; 61.615                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N2       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]|clrn                                             ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N2       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N2       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N2       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 66.332   ; -0.024   ;    ; uTsu ; 1      ; FF_X72_Y115_N2       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[25]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 61.615 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.332                                                                                                                                 ;
; Slack                           ; 61.615                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N5       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]|clrn                                             ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N5       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N5       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N5       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 66.332   ; -0.024   ;    ; uTsu ; 1      ; FF_X72_Y115_N5       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[37]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 61.615 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.332                                                                                                                                 ;
; Slack                           ; 61.615                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N4       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]|clrn                                             ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N4       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N4       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N4       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 66.332   ; -0.024   ;    ; uTsu ; 1      ; FF_X72_Y115_N4       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[33]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 61.616 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]                                               ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.333                                                                                                                                 ;
; Slack                           ; 61.616                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]|clrn                                              ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                  ;
+----------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                      ;
+----------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                              ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                   ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                               ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                          ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                  ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                  ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                    ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                          ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                           ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                       ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input               ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                     ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                      ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                       ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                            ;
; 66.333   ; -0.023   ;    ; uTsu ; 1      ; FF_X72_Y115_N11      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[2]     ;
+----------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 61.616 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.333                                                                                                                                 ;
; Slack                           ; 61.616                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N8       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]|clrn                                             ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N8       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N8       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N8       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 66.333   ; -0.023   ;    ; uTsu ; 1      ; FF_X72_Y115_N8       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[11]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 61.616 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.333                                                                                                                                 ;
; Slack                           ; 61.616                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N10      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]|clrn                                             ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N10      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N10      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N10      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 66.333   ; -0.023   ;    ; uTsu ; 1      ; FF_X72_Y115_N10      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[24]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 61.616 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]                                               ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                    ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 4.717                                                                                                                                  ;
; Data Required Time              ; 66.333                                                                                                                                 ;
; Slack                           ; 61.616                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.757  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.797       ; 45         ; 0.000 ; 1.797 ;
;    Cell                ;        ; 5     ; 2.163       ; 55         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.530       ; 70         ; 0.530 ; 0.530 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.227       ; 30         ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.609       ; 49         ; 0.000 ; 1.609 ;
;    Cell                ;        ; 5     ; 1.649       ; 51         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                           ;
; 3.960   ; 3.960   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                  ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                         ;
;   2.163 ;   2.163 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                     ;
;   2.163 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                             ;
;   2.163 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                   ;
;   3.960 ;   1.797 ; RR ; IC   ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   3.960 ;   0.000 ; RR ; CELL ; 1      ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out     ;
; 4.717   ; 0.757   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                  ;
;   4.187 ;   0.227 ; RR ; uTco ; 46     ; FF_X66_Y117_N1       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   4.717 ;   0.530 ; RF ; IC   ; 1      ; FF_X72_Y115_N7       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]|clrn                                              ;
;   4.717 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y115_N7       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                  ;
+----------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                      ;
+----------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                              ;
; 66.386   ; 3.886    ;    ;      ;        ;                      ;                    ; clock path                                                                                   ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                               ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                          ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                  ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                  ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                    ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                          ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                           ;
;   64.149 ;   1.649  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                       ;
;   64.149 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input               ;
;   64.149 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                     ;
;   65.758 ;   1.609  ; RR ; IC   ; 1      ; FF_X72_Y115_N7       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]|clk ;
;   65.758 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y115_N7       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]     ;
;   66.388 ;   0.630  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                      ;
;   66.386 ;   -0.002 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                       ;
; 66.356   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                            ;
; 66.333   ; -0.023   ;    ; uTsu ; 1      ; FF_X72_Y115_N7       ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|in_data_buffer[9]     ;
+----------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.158 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                    ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.158 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.214      ; Fast vid2a 0C Model             ;
; 0.159 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.214      ; Fast vid2a 0C Model             ;
; 0.160 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.214      ; Fast vid2a 0C Model             ;
; 0.160 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.214      ; Fast vid2a 0C Model             ;
; 0.161 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.214      ; Fast vid2a 0C Model             ;
; 0.162 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.214      ; Fast vid2a 0C Model             ;
; 0.177 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.032      ; 0.264      ; Fast vid2a 0C Model             ;
; 0.179 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.032      ; 0.264      ; Fast vid2a 0C Model             ;
; 0.179 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.032      ; 0.264      ; Fast vid2a 0C Model             ;
; 0.179 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.032      ; 0.264      ; Fast vid2a 0C Model             ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.158 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.267                                                                                                                                   ;
; Data Required Time              ; 2.109                                                                                                                                   ;
; Slack                           ; 0.158                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.214 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.084       ; 39         ; 0.084 ; 0.084 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 61         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.103       ; 47         ; 0.000 ; 1.103 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.267   ; 0.214   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.267 ;   0.084 ; RF ; IC   ; 1      ; FF_X71_Y113_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18]|clrn                                             ;
;   2.267 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y113_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.053   ; 2.053    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.324 ;   1.103  ; RR ; IC   ; 1      ; FF_X71_Y113_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18]|clk ;
;   2.324 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y113_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18]     ;
;   2.053 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
; 2.053   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.109   ; 0.056    ;    ; uTh  ; 1      ; FF_X71_Y113_N58      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[18]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.159 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.267                                                                                                                                   ;
; Data Required Time              ; 2.108                                                                                                                                   ;
; Slack                           ; 0.159                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.214 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.084       ; 39         ; 0.084 ; 0.084 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 61         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.103       ; 47         ; 0.000 ; 1.103 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.267   ; 0.214   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.267 ;   0.084 ; RF ; IC   ; 1      ; FF_X71_Y113_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17]|clrn                                             ;
;   2.267 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y113_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.053   ; 2.053    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.324 ;   1.103  ; RR ; IC   ; 1      ; FF_X71_Y113_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17]|clk ;
;   2.324 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y113_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17]     ;
;   2.053 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
; 2.053   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.108   ; 0.055    ;    ; uTh  ; 1      ; FF_X71_Y113_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[17]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.160 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.267                                                                                                                                   ;
; Data Required Time              ; 2.107                                                                                                                                   ;
; Slack                           ; 0.160                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.214 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.084       ; 39         ; 0.084 ; 0.084 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 61         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.103       ; 47         ; 0.000 ; 1.103 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.267   ; 0.214   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.267 ;   0.084 ; RF ; IC   ; 1      ; FF_X71_Y113_N37      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22]|clrn                                             ;
;   2.267 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y113_N37      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.053   ; 2.053    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.324 ;   1.103  ; RR ; IC   ; 1      ; FF_X71_Y113_N37      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22]|clk ;
;   2.324 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y113_N37      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22]     ;
;   2.053 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
; 2.053   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.107   ; 0.054    ;    ; uTh  ; 1      ; FF_X71_Y113_N37      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[22]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.160 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]                                               ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.267                                                                                                                                   ;
; Data Required Time              ; 2.107                                                                                                                                   ;
; Slack                           ; 0.160                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.214 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.084       ; 39         ; 0.084 ; 0.084 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 61         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.103       ; 47         ; 0.000 ; 1.103 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.267   ; 0.214   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.267 ;   0.084 ; RF ; IC   ; 1      ; FF_X71_Y113_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]|clrn                                              ;
;   2.267 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y113_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 2.053   ; 2.053    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   2.324 ;   1.103  ; RR ; IC   ; 1      ; FF_X71_Y113_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]|clk ;
;   2.324 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y113_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]     ;
;   2.053 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
; 2.053   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 2.107   ; 0.054    ;    ; uTh  ; 1      ; FF_X71_Y113_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[4]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.161 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.267                                                                                                                                   ;
; Data Required Time              ; 2.106                                                                                                                                   ;
; Slack                           ; 0.161                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.214 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.084       ; 39         ; 0.084 ; 0.084 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 61         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.103       ; 47         ; 0.000 ; 1.103 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.267   ; 0.214   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.267 ;   0.084 ; RF ; IC   ; 1      ; FF_X71_Y113_N28      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31]|clrn                                             ;
;   2.267 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y113_N28      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.053   ; 2.053    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.324 ;   1.103  ; RR ; IC   ; 1      ; FF_X71_Y113_N28      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31]|clk ;
;   2.324 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y113_N28      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31]     ;
;   2.053 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
; 2.053   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.106   ; 0.053    ;    ; uTh  ; 1      ; FF_X71_Y113_N28      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[31]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.162 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.267                                                                                                                                   ;
; Data Required Time              ; 2.105                                                                                                                                   ;
; Slack                           ; 0.162                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.214 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.084       ; 39         ; 0.084 ; 0.084 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 61         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.103       ; 47         ; 0.000 ; 1.103 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.267   ; 0.214   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.267 ;   0.084 ; RF ; IC   ; 1      ; FF_X71_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21]|clrn                                             ;
;   2.267 ;   0.000 ; FF ; CELL ; 1      ; FF_X71_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.053   ; 2.053    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.324 ;   1.103  ; RR ; IC   ; 1      ; FF_X71_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21]|clk ;
;   2.324 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21]     ;
;   2.053 ;   -0.271 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
; 2.053   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.105   ; 0.052    ;    ; uTh  ; 1      ; FF_X71_Y113_N19      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[21]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.177 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]                                               ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.317                                                                                                                                   ;
; Data Required Time              ; 2.140                                                                                                                                   ;
; Slack                           ; 0.177                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.264 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.134       ; 51         ; 0.134 ; 0.134 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 49         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.101       ; 47         ; 0.000 ; 1.101 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.317   ; 0.264   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.317 ;   0.134 ; RF ; IC   ; 1      ; FF_X72_Y112_N55      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]|clrn                                              ;
;   2.317 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y112_N55      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 2.085   ; 2.085    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   2.322 ;   1.101  ; RR ; IC   ; 1      ; FF_X72_Y112_N55      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]|clk ;
;   2.322 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y112_N55      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]     ;
;   2.091 ;   -0.231 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   2.085 ;   -0.006 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 2.085   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 2.140   ; 0.055    ;    ; uTh  ; 1      ; FF_X72_Y112_N55      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[8]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.179 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.317                                                                                                                                   ;
; Data Required Time              ; 2.138                                                                                                                                   ;
; Slack                           ; 0.179                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.264 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.134       ; 51         ; 0.134 ; 0.134 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 49         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.101       ; 47         ; 0.000 ; 1.101 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.317   ; 0.264   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.317 ;   0.134 ; RF ; IC   ; 1      ; FF_X72_Y112_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10]|clrn                                             ;
;   2.317 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y112_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.085   ; 2.085    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.322 ;   1.101  ; RR ; IC   ; 1      ; FF_X72_Y112_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10]|clk ;
;   2.322 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y112_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10]     ;
;   2.091 ;   -0.231 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
;   2.085 ;   -0.006 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                         ;
; 2.085   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.138   ; 0.053    ;    ; uTh  ; 1      ; FF_X72_Y112_N43      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[10]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.179 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]                                               ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.317                                                                                                                                   ;
; Data Required Time              ; 2.138                                                                                                                                   ;
; Slack                           ; 0.179                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.264 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.134       ; 51         ; 0.134 ; 0.134 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 49         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.101       ; 47         ; 0.000 ; 1.101 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.317   ; 0.264   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.317 ;   0.134 ; RF ; IC   ; 1      ; FF_X72_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]|clrn                                              ;
;   2.317 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                               ;
; 2.085   ; 2.085    ;    ;      ;        ;                      ;                    ; clock path                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                   ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                     ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                           ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                            ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                        ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                      ;
;   2.322 ;   1.101  ; RR ; IC   ; 1      ; FF_X72_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]|clk ;
;   2.322 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]     ;
;   2.091 ;   -0.231 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                       ;
;   2.085 ;   -0.006 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                        ;
; 2.085   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                             ;
; 2.138   ; 0.053    ;    ; uTh  ; 1      ; FF_X72_Y112_N52      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[9]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.179 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20]                                              ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                     ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.317                                                                                                                                   ;
; Data Required Time              ; 2.138                                                                                                                                   ;
; Slack                           ; 0.179                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.264 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.987       ; 48         ; 0.000 ; 0.987 ;
;    Cell                ;       ; 5     ; 1.066       ; 52         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.134       ; 51         ; 0.134 ; 0.134 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 49         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 1.101       ; 47         ; 0.000 ; 1.101 ;
;    Cell                ;       ; 5     ; 1.221       ; 53         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                            ;
; 2.053   ; 2.053   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                          ;
;   1.066 ;   1.066 ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                      ;
;   1.066 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                              ;
;   1.066 ;   0.000 ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                    ;
;   2.053 ;   0.987 ; RR ; IC   ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.053 ;   0.000 ; RR ; CELL ; 1      ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.317   ; 0.264   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                   ;
;   2.183 ;   0.130 ; RR ; uTco ; 39     ; FF_X71_Y113_N31      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.317 ;   0.134 ; RF ; IC   ; 1      ; FF_X72_Y112_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20]|clrn                                             ;
;   2.317 ;   0.000 ; FF ; CELL ; 1      ; FF_X72_Y112_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20]                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                ;
; 2.085   ; 2.085    ;    ;      ;        ;                      ;                    ; clock path                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                      ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                             ;
;   1.221 ;   1.221  ; RR ; CELL ; 101    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                         ;
;   1.221 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                 ;
;   1.221 ;   0.000  ; RR ; CELL ; 303    ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                       ;
;   2.322 ;   1.101  ; RR ; IC   ; 1      ; FF_X72_Y112_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20]|clk ;
;   2.322 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y112_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20]     ;
;   2.091 ;   -0.231 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                        ;
;   2.085 ;   -0.006 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                         ;
; 2.085   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                              ;
; 2.138   ; 0.053    ;    ; uTh  ; 1      ; FF_X72_Y112_N49      ; ALM Register       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|rsp_clk_xer|clock_xer|out_data_buffer[20]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.171 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||iopll_0|iopll_0_outclk0} -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {iopll_0|iopll_0_outclk0}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {iopll_0|iopll_0_outclk0} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+
; 0.171 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.014      ; 0.239      ; Fast vid2a 0C Model             ;
; 0.212 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.032      ; 0.293      ; Fast vid2a 0C Model             ;
; 0.212 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]  ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.032      ; 0.293      ; Fast vid2a 0C Model             ;
; 0.213 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.032      ; 0.293      ; Fast vid2a 0C Model             ;
; 0.213 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.032      ; 0.293      ; Fast vid2a 0C Model             ;
; 0.214 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.032      ; 0.293      ; Fast vid2a 0C Model             ;
; 0.214 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29] ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.032      ; 0.293      ; Fast vid2a 0C Model             ;
; 0.214 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1   ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.016      ; 0.281      ; Fast vid2a 0C Model             ;
; 0.214 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1  ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.016      ; 0.281      ; Fast vid2a 0C Model             ;
; 0.215 ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]  ; iopll_0|iopll_0_outclk0 ; iopll_0|iopll_0_outclk0 ; 0.000        ; 0.013      ; 0.281      ; Fast vid2a 0C Model             ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.171 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18]                                              ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.852                                                                                                                                   ;
; Data Required Time              ; 2.681                                                                                                                                   ;
; Slack                           ; 0.171                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.014 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.239 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.108       ; 45         ; 0.108  ; 0.108  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 55         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.541       ; 43         ; 0.000  ; 1.541  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.852   ; 0.239    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.852 ;   0.108  ; RF ; IC   ; 1      ; FF_X72_Y116_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18]|clrn                                             ;
;   2.852 ;   0.000  ; FF ; CELL ; 1      ; FF_X72_Y116_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18]                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.627   ; 2.627    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.089 ;   1.541  ; RR ; IC   ; 1      ; FF_X72_Y116_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18]|clk                                ;
;   3.089 ;   0.000  ; RR ; CELL ; 1      ; FF_X72_Y116_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18]                                    ;
;   2.628 ;   -0.461 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.627 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.627   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.681   ; 0.054    ;    ; uTh  ; 1      ; FF_X72_Y116_N40       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[18]                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.212 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20]                                              ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.906                                                                                                                                   ;
; Data Required Time              ; 2.694                                                                                                                                   ;
; Slack                           ; 0.212                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.032 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.293 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.162       ; 55         ; 0.162  ; 0.162  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 45         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.906   ; 0.293    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.906 ;   0.162  ; RF ; IC   ; 1      ; FF_X71_Y115_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20]|clrn                                             ;
;   2.906 ;   0.000  ; FF ; CELL ; 1      ; FF_X71_Y115_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20]                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.645   ; 2.645    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X71_Y115_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20]|clk                                ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y115_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20]                                    ;
;   2.652 ;   -0.436 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.645 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.645   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.694   ; 0.049    ;    ; uTh  ; 1      ; FF_X71_Y115_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[20]                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.212 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]                                               ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.906                                                                                                                                   ;
; Data Required Time              ; 2.694                                                                                                                                   ;
; Slack                           ; 0.212                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.032 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.293 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.162       ; 55         ; 0.162  ; 0.162  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 45         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.906   ; 0.293    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.906 ;   0.162  ; RF ; IC   ; 1      ; FF_X71_Y115_N58       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]|clrn                                              ;
;   2.906 ;   0.000  ; FF ; CELL ; 1      ; FF_X71_Y115_N58       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]                                                   ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.645   ; 2.645    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X71_Y115_N58       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]|clk                                 ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y115_N58       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]                                     ;
;   2.652 ;   -0.436 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.645 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.645   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.694   ; 0.049    ;    ; uTh  ; 1      ; FF_X71_Y115_N58       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[9]                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.213 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14]                                              ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.906                                                                                                                                   ;
; Data Required Time              ; 2.693                                                                                                                                   ;
; Slack                           ; 0.213                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.032 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.293 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.162       ; 55         ; 0.162  ; 0.162  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 45         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.906   ; 0.293    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.906 ;   0.162  ; RF ; IC   ; 1      ; FF_X71_Y115_N52       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14]|clrn                                             ;
;   2.906 ;   0.000  ; FF ; CELL ; 1      ; FF_X71_Y115_N52       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14]                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.645   ; 2.645    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X71_Y115_N52       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14]|clk                                ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y115_N52       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14]                                    ;
;   2.652 ;   -0.436 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.645 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.645   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.693   ; 0.048    ;    ; uTh  ; 1      ; FF_X71_Y115_N52       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[14]                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.213 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24]                                              ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.906                                                                                                                                   ;
; Data Required Time              ; 2.693                                                                                                                                   ;
; Slack                           ; 0.213                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.032 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.293 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.162       ; 55         ; 0.162  ; 0.162  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 45         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.906   ; 0.293    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.906 ;   0.162  ; RF ; IC   ; 1      ; FF_X71_Y115_N49       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24]|clrn                                             ;
;   2.906 ;   0.000  ; FF ; CELL ; 1      ; FF_X71_Y115_N49       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24]                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.645   ; 2.645    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X71_Y115_N49       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24]|clk                                ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y115_N49       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24]                                    ;
;   2.652 ;   -0.436 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.645 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.645   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.693   ; 0.048    ;    ; uTh  ; 1      ; FF_X71_Y115_N49       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[24]                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.214 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19]                                              ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.906                                                                                                                                   ;
; Data Required Time              ; 2.692                                                                                                                                   ;
; Slack                           ; 0.214                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.032 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.293 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.162       ; 55         ; 0.162  ; 0.162  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 45         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.906   ; 0.293    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.906 ;   0.162  ; RF ; IC   ; 1      ; FF_X71_Y115_N43       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19]|clrn                                             ;
;   2.906 ;   0.000  ; FF ; CELL ; 1      ; FF_X71_Y115_N43       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19]                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.645   ; 2.645    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X71_Y115_N43       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19]|clk                                ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y115_N43       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19]                                    ;
;   2.652 ;   -0.436 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.645 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.645   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.692   ; 0.047    ;    ; uTh  ; 1      ; FF_X71_Y115_N43       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[19]                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.214 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29]                                              ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.906                                                                                                                                   ;
; Data Required Time              ; 2.692                                                                                                                                   ;
; Slack                           ; 0.214                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.032 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.293 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.162       ; 55         ; 0.162  ; 0.162  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 45         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.906   ; 0.293    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.906 ;   0.162  ; RF ; IC   ; 1      ; FF_X71_Y115_N46       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29]|clrn                                             ;
;   2.906 ;   0.000  ; FF ; CELL ; 1      ; FF_X71_Y115_N46       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29]                                                  ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.645   ; 2.645    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X71_Y115_N46       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29]|clk                                ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y115_N46       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29]                                    ;
;   2.652 ;   -0.436 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.645 ;   -0.007 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.645   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.692   ; 0.047    ;    ; uTh  ; 1      ; FF_X71_Y115_N46       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[29]                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.214 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1                                                ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.894                                                                                                                                   ;
; Data Required Time              ; 2.680                                                                                                                                   ;
; Slack                           ; 0.214                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.016 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.281 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.150       ; 53         ; 0.150  ; 0.150  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 47         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.543       ; 43         ; 0.000  ; 1.543  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.894   ; 0.281    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.894 ;   0.150  ; RF ; IC   ; 1      ; FF_X67_Y116_N4        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1|clrn                                               ;
;   2.894 ;   0.000  ; FF ; CELL ; 1      ; FF_X67_Y116_N4        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1                                                    ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.629   ; 2.629    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.091 ;   1.543  ; RR ; IC   ; 1      ; FF_X67_Y116_N4        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1|clk                                  ;
;   3.091 ;   0.000  ; RR ; CELL ; 1      ; FF_X67_Y116_N4        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1                                      ;
;   2.630 ;   -0.461 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.629 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.629   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.680   ; 0.051    ;    ; uTh  ; 1      ; FF_X67_Y116_N4        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_toggle_1                                      ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.214 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1                                               ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.894                                                                                                                                   ;
; Data Required Time              ; 2.680                                                                                                                                   ;
; Slack                           ; 0.214                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.016 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.281 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.150       ; 53         ; 0.150  ; 0.150  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 47         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.543       ; 43         ; 0.000  ; 1.543  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.894   ; 0.281    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.894 ;   0.150  ; RF ; IC   ; 1      ; FF_X67_Y116_N5        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1|clrn                                              ;
;   2.894 ;   0.000  ; FF ; CELL ; 1      ; FF_X67_Y116_N5        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1                                                   ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.629   ; 2.629    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.091 ;   1.543  ; RR ; IC   ; 1      ; FF_X67_Y116_N5        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1|clk                                 ;
;   3.091 ;   0.000  ; RR ; CELL ; 1      ; FF_X67_Y116_N5        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1                                     ;
;   2.630 ;   -0.461 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.629 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.629   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.680   ; 0.051    ;    ; uTh  ; 1      ; FF_X67_Y116_N5        ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|output_stage|full1                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.215 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]                                               ;
; Launch Clock                    ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; Latch Clock                     ; iopll_0|iopll_0_outclk0                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                ;
; Data Arrival Time               ; 2.894                                                                                                                                   ;
; Data Required Time              ; 2.679                                                                                                                                   ;
; Slack                           ; 0.215                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.013 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.281 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.376       ; 43         ; 0.000  ; 1.376  ;
;    Cell                ;       ; 12    ; 1.499       ; 47         ; 0.000  ; 0.636  ;
;    PLL Compensation    ;       ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;       ; 1     ; 0.330       ; 10         ; 0.330  ; 0.330  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.150       ; 53         ; 0.150  ; 0.150  ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    uTco                ;       ; 1     ; 0.131       ; 47         ; 0.131  ; 0.131  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 2     ; 1.540       ; 43         ; 0.000  ; 1.540  ;
;    Cell                ;       ; 12    ; 1.690       ; 47         ; 0.000  ; 0.718  ;
;    PLL Compensation    ;       ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;       ; 1     ; 0.376       ; 10         ; 0.376  ; 0.376  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; launch edge time                                                                                                                            ;
; 2.613   ; 2.613    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                                             ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                                             ;
;   0.743 ;   0.636  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                                         ;
;   0.873 ;   0.130  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]               ;
;   0.984 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk               ;
;   1.087 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                                           ;
;   1.171 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                                        ;
;   1.175 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                                             ;
;   0.583 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                                          ;
;   0.583 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]                      ;
;   0.596 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                     ;
;   0.596 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                                        ;
;   0.926 ;   0.330  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                                         ;
;   1.237 ;   0.311  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                                    ;
;   2.613 ;   1.376  ; RR ; IC   ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|clk ;
;   2.613 ;   0.000  ; RR ; CELL ; 1      ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out     ;
; 2.894   ; 0.281    ;    ;      ;        ;                       ;                  ; data path                                                                                                                                   ;
;   2.744 ;   0.131  ; RR ; uTco ; 49     ; FF_X71_Y116_N31       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out|q   ;
;   2.894 ;   0.150  ; RF ; IC   ; 1      ; FF_X74_Y116_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]|clrn                                              ;
;   2.894 ;   0.000  ; FF ; CELL ; 1      ; FF_X74_Y116_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]                                                   ;
+---------+----------+----+------+--------+-----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location              ; Element Type     ; Element                                                                                                                       ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                       ;                  ; latch edge time                                                                                                               ;
; 2.626   ; 2.626    ;    ;      ;        ;                       ;                  ; clock path                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ;        ;                       ;                  ; source latency                                                                                                                ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_G26               ; I/O pad          ; clk_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|i                                                                                                               ;
;   0.107 ;   0.107  ; RR ; CELL ; 1      ; IOIBUF_X172_Y211_N339 ; I/O input buffer ; clk_clk~input|o                                                                                                               ;
;   0.825 ;   0.718  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|refclk[0]                                                                                           ;
;   0.974 ;   0.149  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.100 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.218 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~pllnout                                                                                             ;
;   1.315 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vco_refclk                                                                                          ;
;   1.322 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vctrl                                                                                               ;
;   0.804 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~vcoph[0]                                                                                            ;
;   0.804 ;   0.000  ; RR ; CELL ; 2      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/vcoph[0]        ;
;   0.820 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   0.820 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~c1cntr_reg                                                                                          ;
;   1.196 ;   0.376  ; RR ; uTco ; 1      ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                           ;
;   1.548 ;   0.352  ; RR ; CELL ; 7571   ; IOPLL_X173_Y211_N303  ; IOPLL            ; iopll_0|iopll_0|tennm_pll~fmio96fs_wr/m31_0_29__iopll_to_dcm__pllcout[0]                                                      ;
;   3.088 ;   1.540  ; RR ; IC   ; 1      ; FF_X74_Y116_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]|clk                                 ;
;   3.088 ;   0.000  ; RR ; CELL ; 1      ; FF_X74_Y116_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]                                     ;
;   2.627 ;   -0.461 ;    ;      ;        ;                       ;                  ; clock pessimism removed                                                                                                       ;
;   2.626 ;   -0.001 ;    ;      ;        ;                       ;                  ; advanced clock effects                                                                                                        ;
; 2.626   ; 0.000    ;    ;      ;        ;                       ;                  ; clock uncertainty                                                                                                             ;
; 2.679   ; 0.053    ;    ; uTh  ; 1      ; FF_X74_Y116_N55       ; ALM Register     ; intel_niosv_m_0|intel_niosv_m_0|dbg_mod|dtm_inst|cmd_clk_xer|clock_xer|out_data_buffer[4]                                     ;
+---------+----------+----+------+--------+-----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.4.0 Internal Build 66 11/05/2023 SC Pro Edition
    Info: Copyright (C) 2023  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the Intel FPGA Software License Subscription Agreements 
    Info: on the Quartus Prime software download page.
    Info: Processing started: Mon Nov  6 08:58:57 2023
    Info: System process ID: 4581
Info: Command: quartus_sta top -c top --mode=finalize
Info: The application is running in 'DNI' mode.
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database.
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16734): Loading "final" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded final database: elapsed time is 00:00:08.
Info (22889): This design was generated using the DNI flow.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'top.sdc'
Info (18794): Reading SDC File: 'qsys_top/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'rst_controller'
Info: Following instance found in the design -  rst_controller|*
Info (18794): Reading SDC File: 'qsys_top/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'rst_controller_001'
Info: Following instance found in the design -  rst_controller_001|*
Info (18794): Reading SDC File: 'ip/qsys_top/qsys_top_intel_niosv_m_0/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'rst_controller'
Info: Following instance found in the design -  rst_controller|*
Info (18794): Reading SDC File: 'ip/qsys_top/qsys_top_intel_niosv_m_0/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'rst_controller_001'
Info: Following instance found in the design -  rst_controller_001|*
Info (332104): Reading SDC File: 'ip/qsys_top/qsys_top_intel_niosv_m_0/intel_niosv_dbg_mod_210/synth/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'ip/qsys_top/qsys_top_intel_niosv_m_0/intel_niosv_dbg_mod_210/synth/altera_reset_controller.sdc'
Info: Following instance found in the design -  
Info (332104): Reading SDC File: 'ip/qsys_top/qsys_top_s10_user_rst_clkgate_0/altera_s10_user_rst_clkgate_1947/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info (332104): Reading SDC File: 'ip/qsys_top/qsys_top_iopll_0/altera_iopll_1931/synth/qsys_top_iopll_0_altera_iopll_1931_nie5y4y.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info: Initializing PLL database for CORE qsys_top_iopll_0_altera_iopll_1931_nie5y4y
Info: Finding port-to-pin mapping for CORE: qsys_top_iopll_0_altera_iopll_1931_nie5y4y INSTANCE: iopll_0|iopll_0
Info (332104): Reading SDC File: '/tmp/arc_1559748900/_0/regtest/exampledesigns/quartus_installer_designs/niosv_m/niosv_pio/hw/dni/sandboxes/9680_0/sld/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:01.
Warning (332158): Clock uncertainty characteristics of the Agilex 7 device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 4.171
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     4.171               0.000         0 iopll_0|iopll_0_outclk0  Slow vid2 100C Model 
    Info (332119):    22.426               0.000         0 altera_reserved_tck  Slow vid2 100C Model 
Info (332146): Worst-case hold slack is 0.045
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.045               0.000         0 iopll_0|iopll_0_outclk0  Fast vid2 100C Model 
    Info (332119):     0.091               0.000         0 altera_reserved_tck   Fast vid2a 0C Model 
Info (332146): Worst-case recovery slack is 7.711
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     7.711               0.000         0 iopll_0|iopll_0_outclk0  Slow vid2 100C Model 
    Info (332119):    61.585               0.000         0 altera_reserved_tck  Slow vid2 100C Model 
Info (332146): Worst-case removal slack is 0.158
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.158               0.000         0 altera_reserved_tck   Fast vid2a 0C Model 
    Info (332119):     0.171               0.000         0 iopll_0|iopll_0_outclk0   Fast vid2a 0C Model 
Info (332140): No Setup paths to report
Info (332140): No Recovery paths to report
Info (332146): Worst-case minimum pulse width slack is 2.346
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     2.346               0.000         0 internal_clk  Slow vid2 100C Model 
    Info (332119):     4.403               0.000         0 iopll_0|iopll_0_outclk0 Slow vid2b 100C Model 
    Info (332119):     9.537               0.000         0    clk_clk  Slow vid2 100C Model 
    Info (332119):     9.934               0.000         0 iopll_0|iopll_0_n_cnt_clk  Slow vid2 100C Model 
    Info (332119):    28.401               0.000         0 altera_reserved_tck  Slow vid2 100C Model 
    Info (332119):   279.921               0.000         0 iopll_0|iopll_0_m_cnt_clk  Slow vid2 100C Model 
Info (332114): Report Metastability (Slow vid2 100C Model): Found 85 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

    Info (332114): Number of Synchronizer Chains Found: 85
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 81, or 95.3%
    Info (332114): 
Worst Case Available Settling Time: 18.730 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
Info (332114): Report Metastability (Slow vid2b 100C Model): Found 85 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

    Info (332114): Number of Synchronizer Chains Found: 85
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 81, or 95.3%
    Info (332114): 
Worst Case Available Settling Time: 18.732 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
Info (332114): Report Metastability (Fast vid2a 0C Model): Found 85 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

    Info (332114): Number of Synchronizer Chains Found: 85
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 81, or 95.3%
    Info (332114): 
Worst Case Available Settling Time: 19.081 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3
Info (332114): Report Metastability (Fast vid2a 100C Model): Found 85 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

    Info (332114): Number of Synchronizer Chains Found: 85
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 81, or 95.3%
    Info (332114): 
Worst Case Available Settling Time: 19.038 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 3629.0
Info (332114): Report Metastability (Fast vid2 100C Model): Found 85 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): MTBF(design) = 1 / SUM(1 / MTBF(synchronizer chain))

    Info (332114): Number of Synchronizer Chains Found: 85
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 81, or 95.3%
    Info (332114): 
Worst Case Available Settling Time: 19.034 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 3629.0
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (21615): Running Design Assistant Rules for snapshot 'final'
Info: No waiver waived any violations
Info (22360): Design Assistant Results: 84 of 87 enabled rules passed, and 6 rules was disabled, in snapshot 'final'
Info (21661): Design Assistant Results: 0 of 36 High severity rules issued violations in snapshot 'final'
Info (21621): Design Assistant Results: 1 of 35 Medium severity rules issued violations in snapshot 'final'. Please refer to DRC report '/tmp/arc_1559748900/_0/regtest/exampledesigns/quartus_installer_designs/niosv_m/niosv_pio/hw/output_files/top.tq.drc.signoff.rpt' for more information
Info (21622): Design Assistant Results: 2 of 16 Low severity rules issued violations in snapshot 'final'. Please refer to DRC report '/tmp/arc_1559748900/_0/regtest/exampledesigns/quartus_installer_designs/niosv_m/niosv_pio/hw/output_files/top.tq.drc.signoff.rpt' for more information
Info (24095): Timing requirements were met
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 3421 megabytes
    Info: Processing ended: Mon Nov  6 08:59:34 2023
    Info: Elapsed time: 00:00:37
    Info: System process ID: 4581
Info (19538): Reading SDC files took 00:00:01 cumulatively in this process.


+------------------------------------------------------------------+
; Unconstrained Paths Summary                                      ;
+---------------------------------------------------+-------+------+
; Property                                          ; Setup ; Hold ;
+---------------------------------------------------+-------+------+
; Illegal Clocks                                    ; 0     ; 0    ;
; Unconstrained Clocks                              ; 0     ; 0    ;
; Unconstrained Input Ports                         ; 2     ; 2    ;
; Paths from Unconstrained Input Ports (Pairs-Only) ; 59    ; 59   ;
; Unconstrained Output Ports                        ; 5     ; 5    ;
; Paths to Unconstrained Output Ports (Pairs-Only)  ; 6     ; 6    ;
+---------------------------------------------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+-----------+-------------+
; Target                                                                                                                ; Clock                     ; Type      ; Status      ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+-----------+-------------+
; altera_reserved_tck                                                                                                   ; altera_reserved_tck       ; Base      ; Constrained ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock ; internal_clk              ; Base      ; Constrained ;
; clk_clk                                                                                                               ; clk_clk                   ; Base      ; Constrained ;
; iopll_0|iopll_0|tennm_pll|outclk[1]                                                                                   ; iopll_0|iopll_0_outclk0   ; Generated ; Constrained ;
; iopll_0|iopll_0|tennm_pll~mcntr_reg                                                                                   ; iopll_0|iopll_0_m_cnt_clk ; Generated ; Constrained ;
; iopll_0|iopll_0|tennm_pll~ncntr_reg                                                                                   ; iopll_0|iopll_0_n_cnt_clk ; Generated ; Constrained ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+-----------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                  ;
+---------------------+--------------------------------------------------------------------------------------+
; Input Port          ; Comment                                                                              ;
+---------------------+--------------------------------------------------------------------------------------+
; altera_reserved_tdi ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tms ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                                  ;
+-------------------------------------+---------------------------------------------------------------------------------------+
; Output Port                         ; Comment                                                                               ;
+-------------------------------------+---------------------------------------------------------------------------------------+
; pio_0_external_connection_export[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pio_0_external_connection_export[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pio_0_external_connection_export[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pio_0_external_connection_export[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tdo                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------------------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                  ;
+---------------------+--------------------------------------------------------------------------------------+
; Input Port          ; Comment                                                                              ;
+---------------------+--------------------------------------------------------------------------------------+
; altera_reserved_tdi ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tms ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                                  ;
+-------------------------------------+---------------------------------------------------------------------------------------+
; Output Port                         ; Comment                                                                               ;
+-------------------------------------+---------------------------------------------------------------------------------------+
; pio_0_external_connection_export[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pio_0_external_connection_export[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pio_0_external_connection_export[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pio_0_external_connection_export[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tdo                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+----------------------------+--------+-------+----------+---------+---------------------+
; Clock                      ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack           ; 4.171  ; 0.045 ; 7.711    ; 0.158   ; 2.346               ;
;  altera_reserved_tck       ; 22.426 ; 0.091 ; 61.585   ; 0.158   ; 28.401              ;
;  clk_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 9.537               ;
;  internal_clk              ; N/A    ; N/A   ; N/A      ; N/A     ; 2.346               ;
;  iopll_0|iopll_0_m_cnt_clk ; N/A    ; N/A   ; N/A      ; N/A     ; 279.921             ;
;  iopll_0|iopll_0_n_cnt_clk ; N/A    ; N/A   ; N/A      ; N/A     ; 9.934               ;
;  iopll_0|iopll_0_outclk0   ; 4.171  ; 0.045 ; 7.711    ; 0.171   ; 4.403               ;
; Design-wide TNS            ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck       ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  internal_clk              ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  iopll_0|iopll_0_m_cnt_clk ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  iopll_0|iopll_0_n_cnt_clk ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  iopll_0|iopll_0_outclk0   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant (Signoff) Results - 3 of 87 Rules Failed                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+
; Rule                                                                                                       ; Severity ; Violations ; Waived ; Tags                                           ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+
; TMC-20025 - Ignored or Overridden Constraints                                                              ; Medium   ; 4          ; 0      ; sdc                                            ;
; TMC-20602 - Registers with High Timing Path Endpoint Tension                                               ; Low      ; 44         ; 0      ; register-duplication, register-spread, place   ;
; CLK-30032 - Improper Clock Targets                                                                         ; Low      ; 1          ; 0      ; sdc                                            ;
; CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized                                                   ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints                                      ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints                                             ; High     ; 0          ; 0      ; cdc-bus                                        ;
; CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints                                            ; High     ; 0          ; 0      ; cdc-bus                                        ;
; CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths                    ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50006 - CDC Bus Constructed with Unsynchronized Registers                                              ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints           ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50011 - Combinational Logic Before Synchronizer Chain                                                  ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain                                            ; High     ; 0          ; 0      ; synchronizer                                   ;
; CLK-30026 - Missing Clock Assignment                                                                       ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30027 - Multiple Clock Assignments Found                                                               ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30028 - Invalid Generated Clock                                                                        ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30029 - Invalid Clock Assignments                                                                      ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30030 - PLL Setting Violation                                                                          ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30033 - Invalid Clock Group Assignment                                                                 ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment                                 ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment                                ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30042 - Incorrect Clock Group Type                                                                     ; High     ; 0          ; 0      ; sdc                                            ;
; RDC-50001 - Reconvergence of Multiple Asynchronous Reset Synchronizers in Different Reset Domains          ; High     ; 0          ; 0      ; reset-usage, reset-reachability                ;
; RDC-50002 - Reconvergence of Multiple Asynchronous Reset Synchronizers in a Common Reset Domain            ; High     ; 0          ; 0      ; reset-usage, reset-reachability                ;
; RES-50001 - Asynchronous Reset Is Not Synchronized                                                         ; High     ; 0          ; 0      ; synchronizer                                   ;
; RES-50002 - Asynchronous Reset is Insufficiently Synchronized                                              ; High     ; 0          ; 0      ; synchronizer                                   ;
; RES-50003 - Asynchronous Reset with Insufficient Constraints                                               ; High     ; 0          ; 0      ; synchronizer                                   ;
; RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain                                   ; High     ; 0          ; 0      ; synchronizer                                   ;
; TMC-20011 - Missing Input Delay Constraint                                                                 ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20012 - Missing Output Delay Constraint                                                                ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20013 - Partial Input Delay                                                                            ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20014 - Partial Output Delay                                                                           ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20015 - Inconsistent Min-Max Delay                                                                     ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20016 - Invalid Reference Pin                                                                          ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20017 - Loops Detected                                                                                 ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20019 - Partial Multicycle Assignment                                                                  ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20022 - I/O Delay Assignment Missing Parameters                                                        ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20023 - Invalid Set Net Delay Assignment                                                               ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20027 - Collection Filter Matching Multiple Types                                                      ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-30041 - Constraint with Invalid Clock Reference                                                        ; High     ; 0          ; 0      ; sdc                                            ;
; CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer                                                 ; Medium   ; 0          ; 0      ; synchronizer                                   ;
; CLK-30031 - Input Delay Assigned to Clock                                                                  ; Medium   ; 0          ; 0      ; sdc, system                                    ;
; FLP-10000 - Physical RAM with Utilization Below Threshold                                                  ; Medium   ; 0          ; 0      ; ram, resource-usage                            ;
; LNT-30023 - Reset Nets with Polarity Conflict                                                              ; Medium   ; 0          ; 0      ; reset-usage                                    ;
; TMC-20018 - Unsupported Latches Detected                                                                   ; Medium   ; 0          ; 0      ; latch                                          ;
; TMC-20021 - Partial Min-Max Delay Assignment                                                               ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20024 - Synchronous Data Delay Assignment                                                              ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20026 - Empty Collection Due To Unmatched Filter                                                       ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements                                      ; Medium   ; 0          ; 0      ; intrinsic-margin, impossible-requirements, sdc ;
; TMC-20201 - Paths Failing Setup Analysis with High Clock Skew                                              ; Medium   ; 0          ; 0      ; intrinsic-margin                               ;
; TMC-20202 - Paths Failing Setup Analysis with High Logic Delay                                             ; Medium   ; 0          ; 0      ; intrinsic-margin, logic-levels                 ;
; TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay                               ; Medium   ; 0          ; 0      ; intrinsic-margin                               ;
; TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions                           ; Medium   ; 0          ; 0      ; retime                                         ;
; TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming ; Medium   ; 0          ; 0      ; retime                                         ;
; TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ; Medium   ; 0          ; 0      ; dsp                                            ;
; TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis   ; Medium   ; 0          ; 0      ; dsp                                            ;
; TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ; Medium   ; 0          ; 0      ; ram                                            ;
; TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion                         ; Medium   ; 0          ; 0      ; route                                          ;
; TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold                            ; Medium   ; 0          ; 0      ; route                                          ;
; TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path                                  ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock                                         ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains         ; Medium   ; 0          ; 0      ; logic-levels                                   ;
; TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic         ; Medium   ; 0          ; 0      ; logic-levels, dsp                              ;
; TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints                        ; Medium   ; 0          ; 0      ; ram                                            ;
; TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data                                                ; Medium   ; 0          ; 0      ; nonstandard-timing                             ;
; TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax                                            ; Medium   ; 0          ; 0      ; dsp, minimum-pulse-width                       ;
; TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax                                            ; Medium   ; 0          ; 0      ; ram, minimum-pulse-width                       ;
; TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse                                  ; Medium   ; 0          ; 0      ; minimum-pulse-width                            ;
; TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path                                   ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock                                          ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path                               ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock                                      ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path                                ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock                                       ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains                                         ; Low      ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50101 - Intra-Clock False Path Synchronizer                                                            ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; CDC-50102 - Synchronizer after CDC Topology with Control Signal                                            ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; FLP-40006 - Pipelining Registers That Might Be Recoverable                                                 ; Low      ; 0          ; 0      ; resource-usage                                 ;
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals                                               ; Low      ; 0          ; 0      ; reset-usage                                    ;
; RES-50010 - Reset Synchronizer Chains with Constant Output                                                 ; Low      ; 0          ; 0      ; synchronizer                                   ;
; RES-50101 - Intra-Clock False Path Reset Synchronizer                                                      ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; TMC-20020 - Invalid Multicycle Assignment                                                                  ; Low      ; 0          ; 0      ; sdc                                            ;
; TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint                 ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication                  ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20552 - User Selected Duplication Candidate was Rejected                                               ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20601 - Registers with High Immediate Fan-Out Tension                                                  ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20603 - Registers with High Immediate Fan-Out Span                                                     ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20604 - Registers with High Timing Path Endpoint Span                                                  ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+


Status:		FAIL
Severity:		Medium
Number of violations: 	4
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20025 - Ignored or Overridden Constraints                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------+
; Ignored Constraint                                                                                                                                                        ; Location                                                  ; Reason                        ; Waived ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------+
; set_max_delay -to [get_registers {rst_controller_001|*alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]}] 100.000                                                   ; altera_reset_controller.sdc:31 (from IP)                  ; Exception is fully overridden ;        ;
; set_min_delay -to [get_registers {rst_controller_001|*alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]}] -100.000                                                  ; altera_reset_controller.sdc:32 (from IP)                  ; Exception is fully overridden ;        ;
; set_max_delay -from [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}] -to [get_registers {*altera_avalon_st_clock_crosser:*|out_data_buffer*}] 100.000  ; altera_avalon_st_handshake_clock_crosser.sdc:67 (from IP) ; Exception is fully overridden ;        ;
; set_min_delay -from [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}] -to [get_registers {*altera_avalon_st_clock_crosser:*|out_data_buffer*}] -100.000 ; altera_avalon_st_handshake_clock_crosser.sdc:68 (from IP) ; Exception is fully overridden ;        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------+


Status:		FAIL
Severity:		Low
Number of violations: 	44
Rule Parameters:      	
		max_violations = 5000
		minimum_tension = 100000
		ignore_high_fanout_tension = False
		minimum_sinks = 2
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20602 - Registers with High Timing Path Endpoint Tension                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------------------+-------------------+-------------------------------------------+---------------------------------------------------+--------+
; Register Name                                                                                              ; Register Location ; Number of Endpoints ; Endpoint Centroid ; Average Distance of Endpoints to Centroid ; Total Distance of Endpoints to Centroid (Tension) ; Waived ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------------------+-------------------+-------------------------------------------+---------------------------------------------------+--------+
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[6]                                          ; (78, 120)         ; 4633                ; (60, 117)         ; 34                                        ; 159878                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[7]                                          ; (78, 125)         ; 4633                ; (60, 117)         ; 34                                        ; 159869                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[8]                                          ; (78, 123)         ; 4632                ; (60, 117)         ; 34                                        ; 159857                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[18]                                         ; (78, 123)         ; 4630                ; (60, 117)         ; 34                                        ; 159837                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[9]                                          ; (78, 123)         ; 4630                ; (60, 117)         ; 34                                        ; 159837                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[11]                                         ; (78, 123)         ; 4630                ; (60, 117)         ; 34                                        ; 159837                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[14]                                         ; (78, 123)         ; 4630                ; (60, 117)         ; 34                                        ; 159837                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[19]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[12]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[13]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[16]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[15]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[10]~DUPLICATE                               ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[17]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[20]                                         ; (78, 125)         ; 4630                ; (60, 117)         ; 34                                        ; 159835                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|arvalid_q0                                            ; (82, 122)         ; 4630                ; (60, 117)         ; 34                                        ; 159834                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[4]                                          ; (78, 120)         ; 4557                ; (60, 117)         ; 34                                        ; 158488                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[5]                                          ; (78, 125)         ; 4462                ; (59, 117)         ; 34                                        ; 155536                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[2]~DUPLICATE                                ; (78, 120)         ; 4385                ; (59, 116)         ; 35                                        ; 154448                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_rd_limiter|has_pending_responses                     ; (72, 128)         ; 4359                ; (58, 117)         ; 35                                        ; 153873                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[16]                                  ; (77, 129)         ; 4359                ; (58, 117)         ; 35                                        ; 153868                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[19]                                  ; (77, 129)         ; 4359                ; (58, 117)         ; 35                                        ; 153868                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|arvalid_q0                                     ; (78, 129)         ; 4359                ; (58, 117)         ; 35                                        ; 153867                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[17]                                  ; (78, 130)         ; 4359                ; (58, 117)         ; 35                                        ; 153866                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[18]                                  ; (78, 130)         ; 4359                ; (58, 117)         ; 35                                        ; 153866                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[20]                                  ; (78, 130)         ; 4359                ; (58, 117)         ; 35                                        ; 153866                                            ;        ;
; mm_interconnect_0|intel_onchip_memory_0_axi_s1_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[0] ; (69, 129)         ; 4289                ; (58, 117)         ; 35                                        ; 153299                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_rd_limiter|last_dest_id[1]                           ; (72, 128)         ; 4263                ; (58, 117)         ; 35                                        ; 152669                                            ;        ;
; mm_interconnect_0|cmd_mux_002|saved_grant[1]                                                               ; (71, 128)         ; 4261                ; (58, 117)         ; 35                                        ; 152622                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[17]~DUPLICATE                               ; (78, 125)         ; 4316                ; (58, 117)         ; 35                                        ; 152348                                            ;        ;
; mm_interconnect_0|cmd_mux_002|saved_grant[0]                                                               ; (71, 128)         ; 4220                ; (58, 117)         ; 35                                        ; 151102                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[3]~DUPLICATE                                ; (78, 120)         ; 4241                ; (58, 117)         ; 35                                        ; 150806                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[3]                                   ; (78, 130)         ; 4195                ; (58, 116)         ; 35                                        ; 149707                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[4]                                   ; (77, 129)         ; 4194                ; (58, 116)         ; 35                                        ; 149686                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[5]                                   ; (77, 129)         ; 4194                ; (58, 116)         ; 35                                        ; 149685                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[6]                                   ; (77, 129)         ; 4192                ; (58, 116)         ; 35                                        ; 149649                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[8]                                   ; (77, 129)         ; 4188                ; (58, 116)         ; 35                                        ; 149567                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[9]                                   ; (78, 130)         ; 4173                ; (58, 116)         ; 35                                        ; 149371                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[10]                                  ; (77, 129)         ; 4172                ; (58, 116)         ; 35                                        ; 149350                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[11]                                  ; (77, 129)         ; 4171                ; (58, 116)         ; 35                                        ; 149329                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[2]                                   ; (78, 130)         ; 4161                ; (58, 116)         ; 35                                        ; 149207                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_data_manager_agent|araddr_q0[10]                                         ; (78, 125)         ; 4134                ; (58, 116)         ; 36                                        ; 149189                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[12]                                  ; (78, 130)         ; 4143                ; (58, 116)         ; 35                                        ; 149016                                            ;        ;
; mm_interconnect_0|intel_niosv_m_0_instruction_manager_agent|araddr_q0[7]~DUPLICATE                         ; (78, 130)         ; 4110                ; (58, 116)         ; 36                                        ; 148553                                            ;        ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------------------+-------------------+-------------------------------------------+---------------------------------------------------+--------+


Status:		FAIL
Severity:		Low
Number of violations: 	1
Rule Parameters:      	max_violations = 5000
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CLK-30032 - Improper Clock Targets                                                                                                                                                          ;
+-------------------------------------------------------------------------+--------------------------------------------------------+-------------------------------------------------+--------+
; Assignment                                                              ; Reason                                                 ; Location                                        ; Waived ;
+-------------------------------------------------------------------------+--------------------------------------------------------+-------------------------------------------------+--------+
; [get_nodes { auto_fab*|*|*sdm_gpo_out_user_reset~internal_ctrl_clock }] ; Target contains node other than top level input ports. ; altera_s10_user_rst_clkgate_fm.sdc:28 (from IP) ;        ;
+-------------------------------------------------------------------------+--------------------------------------------------------+-------------------------------------------------+--------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------------+
; CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized ;
+----------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------+
; CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------------------+
; CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints ;
+----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------------------------+
; CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths ;
+-----------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+---------------------------------------------------------------+
; CDC-50006 - CDC Bus Constructed with Unsynchronized Registers ;
+---------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------------------------------+
; CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints ;
+--------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------+
; CDC-50011 - Combinational Logic Before Synchronizer Chain ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------+
; CLK-30026 - Missing Clock Assignment ;
+--------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; CLK-30027 - Multiple Clock Assignments Found ;
+----------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------+
; CLK-30028 - Invalid Generated Clock ;
+-------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------+
; CLK-30029 - Invalid Clock Assignments ;
+---------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------+
; CLK-30030 - PLL Setting Violation ;
+-----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------+
; CLK-30033 - Invalid Clock Group Assignment ;
+--------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------------------------------------+
; CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment ;
+----------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------------------------------+
; CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment ;
+-----------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------+
; CLK-30042 - Incorrect Clock Group Type ;
+----------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------------------------------------------------------------------+
; RDC-50001 - Reconvergence of Multiple Asynchronous Reset Synchronizers in Different Reset Domains ;
+---------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------------------------------------------------+
; RDC-50002 - Reconvergence of Multiple Asynchronous Reset Synchronizers in a Common Reset Domain ;
+-------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------+
; RES-50001 - Asynchronous Reset Is Not Synchronized ;
+----------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+---------------------------------------------------------------+
; RES-50002 - Asynchronous Reset is Insufficiently Synchronized ;
+---------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------+
; RES-50003 - Asynchronous Reset with Insufficient Constraints ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------+
; RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain ;
+--------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------+
; TMC-20011 - Missing Input Delay Constraint ;
+--------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------------+
; TMC-20012 - Missing Output Delay Constraint ;
+---------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------+
; TMC-20013 - Partial Input Delay ;
+---------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------+
; TMC-20014 - Partial Output Delay ;
+----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------+
; TMC-20015 - Inconsistent Min-Max Delay ;
+----------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------+
; TMC-20016 - Invalid Reference Pin ;
+-----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------+
; TMC-20017 - Loops Detected ;
+----------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; TMC-20019 - Partial Multicycle Assignment ;
+-------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------+
; TMC-20022 - I/O Delay Assignment Missing Parameters ;
+-----------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; TMC-20023 - Invalid Set Net Delay Assignment ;
+----------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------+
; TMC-20027 - Collection Filter Matching Multiple Types ;
+-------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------+
; TMC-30041 - Constraint with Invalid Clock Reference ;
+-----------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------------+
; CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; CLK-30031 - Input Delay Assigned to Clock ;
+-------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		device_ram_occupation = 80
		low_utilization = 10
+-----------------------------------------------------------+
; FLP-10000 - Physical RAM with Utilization Below Threshold ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; LNT-30023 - Reset Nets with Polarity Conflict ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------+
; TMC-20018 - Unsupported Latches Detected ;
+------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; TMC-20021 - Partial Min-Max Delay Assignment ;
+----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; TMC-20024 - Synchronous Data Delay Assignment ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------+
; TMC-20026 - Empty Collection Due To Unmatched Filter ;
+------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------+
; TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------+
; TMC-20201 - Paths Failing Setup Analysis with High Clock Skew ;
+---------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------+
; TMC-20202 - Paths Failing Setup Analysis with High Logic Delay ;
+----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------+
; TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay ;
+------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------------------+
; TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions ;
+----------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------------+
; TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming ;
+------------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------+
; TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis ;
+------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------------------------------------------+
; TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis ;
+----------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------+
; TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis ;
+------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------+
; TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion ;
+------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------------+
; TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold ;
+---------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------+
; TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path ;
+---------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+--------------------------------------------------------------------+
; TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock ;
+--------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
		minimum_number_of_adders = 3
+----------------------------------------------------------------------------------------------------+
; TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains ;
+----------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
		minimum_number_of_soft_mult_chains = 2
+----------------------------------------------------------------------------------------------------+
; TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic ;
+----------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------------------------+
; TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints ;
+-------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------+
; TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data ;
+-------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+-----------------------------------------------------------------+
; TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+-----------------------------------------------------------------+
; TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+---------------------------------------------------------------------------+
; TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse ;
+---------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_hold_slack = 0
		to_clock_filter = "*"
+--------------------------------------------------------------------------+
; TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path ;
+--------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_hold_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------+
; TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock ;
+-------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_recovery_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------+
; TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path ;
+------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_recovery_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------+
; TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_removal_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------------+
; TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path ;
+-----------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_removal_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------+
; TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock ;
+----------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------+
; CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains ;
+--------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-------------------------------------------------+
; CDC-50101 - Intra-Clock False Path Synchronizer ;
+-------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50102 - Synchronizer after CDC Topology with Control Signal ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		max_stage_adjustment = -1
		min_width = 16
		min_depth = 3
+------------------------------------------------------------+
; FLP-40006 - Pipelining Registers That Might Be Recoverable ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+------------------------------------------------------------+
; RES-50010 - Reset Synchronizer Chains with Constant Output ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-------------------------------------------------------+
; RES-50101 - Intra-Clock False Path Reset Synchronizer ;
+-------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; TMC-20020 - Invalid Multicycle Assignment ;
+-------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------------------------------------+
; TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint ;
+--------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		avg_dup_fanout = 1000
+-------------------------------------------------------------------------------------------+
; TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication ;
+-------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; TMC-20552 - User Selected Duplication Candidate was Rejected ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_tension = 100000
		minimum_sinks = 2
+-----------------------------------------------------------+
; TMC-20601 - Registers with High Immediate Fan-Out Tension ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_span = 250
		minimum_sinks = 2
+--------------------------------------------------------+
; TMC-20603 - Registers with High Immediate Fan-Out Span ;
+--------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_span = 250
		ignore_high_fanout_span = False
		minimum_sinks = 2
+-----------------------------------------------------------+
; TMC-20604 - Registers with High Timing Path Endpoint Span ;
+-----------------------------------------------------------+


