---
title: "DDS_Chap08_Useful Modeling Techniques"
excerpt: "Chapter08_Useful Modeling Techniques"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter08_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 8: Useful Modeling Techniques

## 1. Procedural Continuous Assignments
- assign / deassign
- force / release
- DFF 예제
- 디버깅용 용도

## 2. Overriding Parameters
- defparam 방식 (비권장)
- module instance 파라미터 재정의 (권장)
- 예제: shift register, ripple-carry adder 등

## 3. Conditional Compilation and Execution
- `ifdef / `ifndef / `else / `endif
- $test$plusargs, $value$plusargs
- 조건부 실행 예제

## 4. Time Scales
- `timescale 문법
- 참조 시간 단위 / 정밀도
- 시뮬레이션 시간에 미치는 영향

## 5. Useful System Tasks
- 파일 입출력: $fopen, $fdisplay, $fscanf, $fread, $fclose 등
- 계층 출력: %m
- 랜덤: $random
- 메모리 초기화: $readmemb, $readmemh
- 시뮬레이션 덤프: $dumpfile, $dumpvars, $dumpon, $dumpoff, $dumpall
- 출력 함수: $display, $monitor, $strobe

## 6. Summary
- 유용한 모델링 문법 및 디버깅 기법 정리

---

# 1. Procedural Continuous Assignments – assign/deassign, force/release

## ✅ 개념 흐름 요약
Verilog에서 일반적인 `reg` 변수는 **절차적 할당문(`=` 또는 `<=`)**으로 값을 갖는다.  
하지만 **일정 시간 동안 강제로 값을 유지하거나 덮어쓰기** 위해 사용되는 것이  
**procedural continuous assignments**이다.

두 가지 방식이 있다:
- `assign` / `deassign`: register override
- `force` / `release`: register 또는 net override (디버깅에 유용)

---

## ✅ 1-1. assign / deassign

### 🎯 특징
- 특정 `reg` 변수에 **지속적으로 값을 덮어쓰기** 위해 사용
- **기존 procedural assignment의 효과를 무시하고 override**
- 오직 **register** 또는 **register concat**만 LHS로 허용
- 비추천 스타일로, 주로 학습 목적/특수 상황에만 사용

### 🎯 문법
```verilog
assign reg_var = value;   // procedural assign
deassign reg_var;         // release it back
```

### 🎯 예시 – D Flip-Flop with async reset
```verilog
module edge_dff(q, qbar, d, clk, reset);
  output q, qbar;
  input d, clk, reset;
  reg q, qbar;

  always @(negedge clk) begin
    q = d;
    qbar = ~d;
  end

  always @(reset)
    if (reset) begin
      assign q = 1'b0;
      assign qbar = 1'b1;
    end else begin
      deassign q;
      deassign qbar;
    end
endmodule
```

---

## ✅ 1-2. force / release

### 🎯 특징
- **register뿐 아니라 net에도 사용 가능**
- 강제로 값을 지정 → 원래 할당 무시
- `release` 되면 원래 값으로 복귀
- 주로 **테스트벤치, 디버깅용**, 회로 설계 블록에는 사용 ❌

### 🎯 문법
```verilog
force var = value;
release var;
```

---

## ✅ 예시 1: force on register
```verilog
initial begin
  #50 force dff.q = 1'b1;   // 50ns에 q를 1로 고정
  #50 release dff.q;        // 100ns에 q 해제
end
```

---

## ✅ 예시 2: force on net
```verilog
assign out = a & b & c;

initial begin
  #50 force out = a | (b & c); // 50~100ns 동안 out에 다른 수식 강제
  #50 release out;
end
```

---

## ✅ 비교 요약

| 키워드      | 적용 대상      | 합성 가능 여부 | 주요 용도       | LHS 제한 |
|-------------|----------------|----------------|------------------|----------|
| `assign`    | reg only       | ❌             | 강제 값 유지     | reg, reg concat만 |
| `deassign`  | reg only       | ❌             | 강제 해제        | –        |
| `force`     | reg + net 모두 | ❌             | 테스트벤치 디버깅 | 없음     |
| `release`   | reg + net 모두 | ❌             | 강제 해제        | 없음     |

---

## ✅ 정리 포인트

- `assign/deassign`은 **reg override**, `force/release`는 **reg + net override**
- 모두 **합성 불가능**, 시뮬레이션 또는 디버깅 용도
- 실제 회로 설계에서는 사용 자제, **테스트벤치에서만 사용 권장**

> ✅ Procedural Continuous Assignment는 **정상적인 할당 흐름을 임시로 차단하고 강제 조작하는 용도**로만 사용하자.

---

# 2. Overriding Parameters – 파라미터 재정의 기법

## ✅ 개념 흐름 요약
Verilog의 `parameter`는 **설계 유연성을 위한 상수 값**으로,  
모듈 인스턴스마다 **다르게 재정의(overriding)**할 수 있다.

파라미터 재정의 방법에는 다음과 같은 방식이 있다:
- `defparam` (비권장)
- **인스턴스 생성 시 명시적 값 전달** (권장)

---

## ✅ 1. defparam 방식 (비권장 스타일)

### 🎯 특징
- 인스턴스의 **계층적 경로**를 통해 값을 덮어씀
- 선언 위치와 무관하게 파라미터에 접근 가능
- **코드 추적 어려움 → 비권장 스타일**

### 🎯 예시
```verilog
module hello_world;
  parameter id_num = 0;
  initial $display("id = %d", id_num);
endmodule

module top;
  defparam w1.id_num = 1, w2.id_num = 2;
  hello_world w1(), w2();
endmodule
```

---

## ✅ 2. 인스턴스 생성 시 파라미터 전달 (권장)

### 🎯 방법 1: Ordered List
```verilog
hello_world #(1) w1;      // 첫 번째 파라미터만 설정
```

### 🎯 방법 2: Named Association
```verilog
hello_world #(.id_num(2)) w2;
```

### 🎯 예시 – 다수 파라미터 지정
```verilog
module bus_master;
  parameter delay1 = 2, delay2 = 3, delay3 = 7;
endmodule

module top;
  bus_master #(4, 5, 6) b1(); // delay1=4, delay2=5, delay3=6
  bus_master #(9, 4) b2();    // delay3는 default(7)
  bus_master #(.delay2(4), .delay3(7)) b3(); // delay1은 default(2)
endmodule
```

---

## ✅ 3. Instance Arrays와 파라미터

```verilog
module array_of_xor #(parameter SIZE=4)(output [SIZE-1:0] y, input [SIZE-1:0] a, b);
  xor G3[SIZE-1:0](y, a, b);
endmodule

module array_of_flops #(parameter BITWIDTH=8)(...);
  flip_flop M[BITWIDTH-1:0](...);
endmodule
```

- 파라미터로 인스턴스 배열 크기를 설정

---

## ✅ 4. Parameterized Ripple-Carry Adder 예시

```verilog
module RCA #(parameter BITS=8)(sum, c_out, a, b, c_in);
  input [BITS-1:0] a, b;
  output [BITS-1:0] sum;
  ...
  Add_full M[BITS-1:0](...);
endmodule

// 16비트 RCA 생성
RCA #(16) add_16(sum, carryout, a, b, carryin);
```

---

## ✅ 5. Shift Register 예시

```verilog
module shift #(parameter BITS=8)(out, in, clk, rst);
  output [BITS-1:0] out;
  input in, clk, rst;
  dff shiftreg[BITS-1:0](out, {out[BITS-2:0], in}, clk, rst);
endmodule

// 5비트 쉬프트 레지스터 생성
shift #(5) shift_5(shiftval, shiftin, clk, rst);
```

---

## ✅ 정리 포인트

| 방식             | 권장 여부 | 특징                                      |
|------------------|-----------|-------------------------------------------|
| `defparam`        | ❌ 비권장  | 코드 추적 어려움, 계층적 경로 필요        |
| ordered list      | ⭕ 권장     | 파라미터 순서에 맞게 지정                |
| named association | ⭕ 적극 권장 | 명확하고 가독성 좋음, 순서 상관 없음       |

> ✅ 파라미터 재정의는 **재사용 가능한 설계**를 위해 핵심적이며,  
> 가독성과 유지보수를 고려해 **named parameter 방식**을 쓰는 것이 가장 좋다.

---

# 3. Conditional Compilation and Execution – 조건부 컴파일 & 실행

## ✅ 개념 흐름 요약
Verilog에서는 특정 코드 블록을 **컴파일 여부 또는 실행 여부에 따라 선택적으로 포함하거나 제외**할 수 있다.

- **조건부 컴파일**: 컴파일 시점에 특정 코드 포함 여부 결정 (`ifdef`, `ifndef`, ...)
- **조건부 실행**: 시뮬레이션 실행 중 특정 조건에 따라 실행 여부 결정 (`$test$plusargs`, `$value$plusargs`)

---

## ✅ 1. Conditional Compilation – 컴파일 조건 분기

### 🎯 문법

```verilog
`define FLAG

`ifdef FLAG
  // FLAG가 정의된 경우에만 컴파일
`elsif OTHER
  // 다른 조건
`else
  // 아무것도 정의 안 됐을 경우
`endif
```

### 🎯 사용 가능한 지시문

| 지시문       | 설명                          |
|--------------|-------------------------------|
| `define`     | 매크로 정의                    |
| `ifdef`      | 정의되어 있으면 실행           |
| `ifndef`     | 정의되어 있지 않으면 실행      |
| `elsif`      | ifdef/ifndef와 함께 사용 가능   |
| `else`       | 위 조건 모두 아닐 경우 실행     |
| `endif`      | 조건부 컴파일 블록 종료        |

---

### 🎯 예제 1 – 기본 조건 분기
```verilog
`ifdef TEST
module test;
  ...
endmodule
`else
module stimulus;
  ...
endmodule
`endif
```

### 🎯 예제 2 – 다중 조건
```verilog
module top;

bus_master b1();

`ifdef ADD_B2
  bus_master b2();
`elsif ADD_B3
  bus_master b3();
`else
  bus_master b4();
`endif

`ifndef IGNORE_B5
  bus_master b5();
`endif

endmodule
```

---

## ✅ 2. Conditional Execution – 실행 조건 분기 (런타임)

### 🎯 사용 목적
- 시뮬레이션 실행 중 **+옵션으로 설정된 플래그**에 따라 동작 분기

### 🎯 시스템 함수
| 함수                 | 설명                                      |
|----------------------|-------------------------------------------|
| `$test$plusargs("FLAG")` | 실행 시 `+FLAG`가 포함되어 있으면 true 반환     |
| `$value$plusargs("param=%d", var)` | 실행 시 `+param=값` 형식에서 값을 추출 |

---

### 🎯 예제 1 – $test$plusargs
```verilog
initial begin
  if ($test$plusargs("DISPLAY_VAR"))
    $display("Display = %b", {a, b, c});
  else
    $display("No Display");
end
```

- 실행 시: `+DISPLAY_VAR` 옵션이 포함되어야 출력됨

---

### 🎯 예제 2 – $value$plusargs
```verilog
reg [8*128-1:0] test_string;
integer clk_period;

initial begin
  if ($value$plusargs("testname=%s", test_string))
    $readmemh(test_string, vectors);
  else
    $display("Test name option not specified");

  if ($value$plusargs("clk_t=%d", clk_period))
    forever #(clk_period/2) clk = ~clk;
  else
    $display("Clock period option not specified");
end
```

- 실행 시: `+testname=test.vec +clk_t=10` 옵션 사용

---

## ✅ 정리 포인트

| 구분                | 조건부 컴파일                         | 조건부 실행                                |
|---------------------|----------------------------------------|---------------------------------------------|
| 시점                | 컴파일 시                              | 시뮬레이션 런타임                           |
| 키워드/함수         | `ifdef`, `ifndef`, `else`, `endif`     | `$test$plusargs`, `$value$plusargs`         |
| 용도                | 모듈 포함/제외, 테스트 대상 전환 등     | 출력, 초기화, 동작 조건 분기                |
| 입력 방법           | `define` 또는 컴파일 플래그             | 시뮬레이터 실행 시 `+FLAG`, `+key=value` 사용 |

> ✅ 조건부 컴파일은 **코드 유연성 향상**, 조건부 실행은 **테스트 자동화 및 설정 분리**에 매우 유용하다.

---

# 4. Time Scales – `timescale` 문법과 시뮬레이션 단위 설정

## ✅ 개념 흐름 요약
Verilog에서 시간 단위를 설정하는 **`timescale` 디렉티브**는  
모듈 단위로 시뮬레이션 시간 해석 기준을 정의한다.

```verilog
`timescale <time_unit> / <time_precision>
```

- `<time_unit>`: `#`으로 표현되는 지연의 기본 단위
- `<time_precision>`: 시뮬레이션 시 연산 결과를 **얼마나 정밀하게 반올림할지**

---

## ✅ 유효한 숫자

- 1, 10, 100만 사용 가능
- 시간 단위: `s`, `ms`, `us`, `ns`, `ps`, `fs`

| 예시 | 의미 |
|------|------|
| `1 ns / 100 ps` | 지연 단위는 1ns, 정밀도는 100ps (소수점 첫째 자리까지) |
| `100 ps / 1 ps` | 지연 단위는 100ps, 정밀도는 1ps (소수점 세 자리까지) |

---

## ✅ 예제 1 – dummy1

```verilog
`timescale 100 ns / 1 ns

module dummy1;
  reg toggle;
  initial toggle = 1'b0;
  always #5 begin
    toggle = ~toggle;
    $display("%d, In %m toggle = %b", $time, toggle);
  end
endmodule
```

- `#5`는 500ns (100ns * 5)
- 출력 시간은 5, 10, 15, ... 이 아니라 500, 1000, 1500, ...

---

## ✅ 예제 2 – dummy2

```verilog
`timescale 1 us / 10 ns

module dummy2;
  reg toggle;
  initial toggle = 1'b0;
  always #5 begin
    toggle = ~toggle;
    $display("%d, In %m toggle = %b", $time, toggle);
  end
endmodule
```

- `#5`는 5μs = 5000ns
- 출력 시간 단위는 더 큼

---

## ✅ 시뮬레이션 출력 예 (요약)

```
dummy1:
  5, 10, 15, 20, ...

dummy2:
  5, 10, 15, 20, ...
```

→ 단, 실제 시간 해석 단위가 다르므로 의미가 완전히 다름!

---

## ✅ 정리 포인트

| 항목               | 의미                                    |
|--------------------|-----------------------------------------|
| `time_unit`         | `#` 지연의 기본 단위 (예: 100ns)        |
| `time_precision`    | 계산 시 반올림 정밀도 (예: 1ns, 10ps)   |
| 적용 범위           | 모듈 단위로 설정                        |
| 실제 시뮬레이션 영향 | 시간 계산, 출력, 지연 처리 모두에 영향 |

> ✅ `timescale`을 정확히 설정하지 않으면 **시뮬레이션 결과 해석 오류** 발생 가능  
> 특히 여러 모듈이 연결된 경우 **일관된 시간 단위 유지**가 중요하다.

---

# 5. Useful System Tasks – 디버깅, 입출력, 시뮬레이션 도구

## ✅ 개념 흐름 요약
Verilog는 시뮬레이션 디버깅 및 데이터 관찰을 위한 다양한 **시스템 태스크(System Task)**를 제공한다.  
이들은 대부분 `$`로 시작하며, **파일 입출력**, **랜덤 생성**, **메모리 초기화**, **출력 제어**, **변화 덤프** 등에 활용된다.

---

## ✅ 1. 파일 출력 – `$fopen`, `$fdisplay`, `$fclose`

### 🎯 파일 열기
```verilog
integer handle;
handle = $fopen("output.txt");
```

### 🎯 파일 쓰기
```verilog
$fdisplay(handle, "Value = %d", value);
```

- `desc = handle | 1`: stdout + 파일 동시 출력

### 🎯 파일 닫기
```verilog
$fclose(handle);
```

---

## ✅ 2. 계층 정보 출력 – `%m`

```verilog
$display("In %m");
```

- 출력 예: `In top.m1`

---

## ✅ 3. 스트로빙 – `$strobe`

```verilog
always @(posedge clk)
  $strobe("a = %b, c = %b", a, c);
```

- 같은 시간에 실행된 여러 `$display`보다 **늦게 실행됨**
- **non-blocking 결과까지 반영** 가능

---

## ✅ 4. 출력 함수 비교

| 함수       | 특징                                           |
|------------|------------------------------------------------|
| `$display` | 한 번만 출력 (non-blocking 결과 반영 X)        |
| `$strobe`  | 현재 시간 단위 종료 후 출력 (non-blocking 반영 O) |
| `$monitor` | 지정된 신호가 바뀔 때마다 출력됨               |

---

## ✅ 5. 랜덤 숫자 생성 – `$random`

```verilog
reg [7:0] rand;
rand = $random % 100;  // -99 ~ 99
```

- 시드 지정 가능: `$random(seed)`
- 양수로 만들기: `rand = { $random } % 60;`

---

## ✅ 6. 메모리 초기화 – `$readmemb`, `$readmemh`

```verilog
$readmemb("init.dat", memory);          // 바이너리
$readmemh("init.hex", memory);          // 헥사
$readmemh("file", mem, start, end);     // 주소 범위 설정
```

- 파일은 텍스트 형식
- `@address`로 주소 지정 가능

---

## ✅ 7. 메모리 예제

```verilog
reg [7:0] mem[0:7];
initial begin
  $readmemb("init.dat", mem);
  for (i = 0; i < 8; i = i + 1)
    $display("mem[%0d] = %b", i, mem[i]);
end
```

---

## ✅ 8. 메모리 + 덤프 예제

```verilog
// 메모리 로딩
$readmemb("data.txt", memory, 0, 15);
$readmemh("data_hex.txt", memory);

// VCD 덤프 설정
$dumpfile("wave.vcd");
$dumpvars(0, top);
$dumpon;
#1000 $dumpoff;
```

---

## ✅ 9. Value Change Dump (VCD)

| 시스템 태스크     | 설명                                                    |
|------------------|---------------------------------------------------------|
| `$dumpfile`      | 덤프 파일명 지정 (`.vcd`)                                |
| `$dumpvars`      | 신호 등록 (`$dumpvars(1, top)` 등으로 계층 설정 가능)   |
| `$dumpon/off`    | 덤프 시작/중지                                          |
| `$dumpall`       | 현재 시점 변수 상태 전부 덤프                             |

---

## ✅ 정리 포인트

| 기능           | 시스템 태스크                  |
|----------------|--------------------------------|
| 파일 쓰기       | `$fopen`, `$fdisplay`, `$fclose` |
| 계층 출력       | `%m`                           |
| 상태 출력       | `$display`, `$strobe`, `$monitor` |
| 랜덤값 생성     | `$random`                      |
| 메모리 로딩     | `$readmemb`, `$readmemh`       |
| 시뮬레이션 덤프 | `$dumpfile`, `$dumpvars` 등    |

> ✅ Verilog의 시스템 태스크는 **디버깅, 분석, 테스트 자동화**를 위한 필수 도구이며,  
> 특히 `$strobe`, `$random`, `$readmemh`, `$dumpvars`는 **시험 대비 필수 키워드**!

---

# 6. Summary – 유용한 모델링 기법 요약

## ✅ 전체 요약 개념
Chapter 8에서는 Verilog를 더 유연하고 강력하게 사용하기 위한  
**유용한 모델링 기법과 디버깅 도구**들을 소개한다.

주요 내용은 다음과 같다:

---

## ✅ 핵심 정리

### 🔹 Procedural Continuous Assignments
- `assign/deassign`: reg 값 강제 설정 및 해제
- `force/release`: reg/net에 대한 강제값 설정 및 해제
- 일반적인 할당을 무시하고 일시적으로 값을 덮어쓸 수 있음
- **합성 불가**, **디버깅 및 시뮬레이션 용도**

---

### 🔹 Overriding Parameters
- 모듈의 parameter 값을 인스턴스 별로 재정의
- `defparam`: 비권장 스타일
- **named parameter 인스턴스화** 방식이 가장 명확하고 권장됨
- 파라미터화된 모듈의 재사용성 극대화

---

### 🔹 Conditional Compilation & Execution
- `ifdef`, `ifndef` 등으로 **컴파일 시점 조건 분기**
- `$test$plusargs`, `$value$plusargs`로 **실행 시점 조건 분기**
- 테스트 자동화, 다양한 설정 분기 처리 가능

---

### 🔹 Time Scales
- `timescale` 디렉티브로 **지연 단위와 정밀도 설정**
- 모듈마다 시간 단위를 다르게 설정할 수 있음
- 시뮬레이션 지연 시간 해석과 출력 단위에 큰 영향

---

### 🔹 Useful System Tasks
| 기능                  | 대표 시스템 태스크                                          |
|-----------------------|-------------------------------------------------------------|
| 출력 및 디버깅         | `$display`, `$strobe`, `$monitor`                          |
| 파일 입출력            | `$fopen`, `$fdisplay`, `$fscanf`, `$fread`, `$fclose`       |
| 계층 이름 출력         | `%m`                                                       |
| 랜덤값 생성            | `$random`                                                  |
| 메모리 초기화          | `$readmemb`, `$readmemh`                                   |
| 변화 덤프(VCD)         | `$dumpfile`, `$dumpvars`, `$dumpon`, `$dumpoff`, `$dumpall`|

---

## ✅ 마무리 요약 문장

> ✅ 이번 장의 기법들은 Verilog를 단순한 RTL 언어에서  
> 더 **유연하고 테스트 가능한 시뮬레이션 언어로 확장**시켜주는 핵심 도구이다.  
> 실전 설계에서 **기능은 RTL로, 테스트는 Behavioral + System Task로 분리**하는 전략이 중요하다.