{
  "module_name": "mt8188-pm-domains.h",
  "hash_id": "9ad45f6083d065a584f5304ae92260af4c4b827e377a36bf9412a66d78eb1071",
  "original_prompt": "Ingested from linux-6.6.14/drivers/pmdomain/mediatek/mt8188-pm-domains.h",
  "human_readable_source": " \n \n\n#ifndef __SOC_MEDIATEK_MT8188_PM_DOMAINS_H\n#define __SOC_MEDIATEK_MT8188_PM_DOMAINS_H\n\n#include \"mtk-pm-domains.h\"\n#include <dt-bindings/power/mediatek,mt8188-power.h>\n\n \n\nstatic const struct scpsys_domain_data scpsys_domain_data_mt8188[] = {\n\t[MT8188_POWER_DOMAIN_MFG0] = {\n\t\t.name = \"mfg0\",\n\t\t.sta_mask = BIT(1),\n\t\t.ctl_offs = 0x300,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_DOMAIN_SUPPLY,\n\t},\n\t[MT8188_POWER_DOMAIN_MFG1] = {\n\t\t.name = \"mfg1\",\n\t\t.sta_mask = BIT(2),\n\t\t.ctl_offs = 0x304,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MFG1_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_1_MFG1_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_1_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_1_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_1_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP4,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MFG1_STEP5,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1_STEP6,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_DOMAIN_SUPPLY,\n\t},\n\t[MT8188_POWER_DOMAIN_MFG2] = {\n\t\t.name = \"mfg2\",\n\t\t.sta_mask = BIT(3),\n\t\t.ctl_offs = 0x308,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_MFG3] = {\n\t\t.name = \"mfg3\",\n\t\t.sta_mask = BIT(4),\n\t\t.ctl_offs = 0x30C,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_MFG4] = {\n\t\t.name = \"mfg4\",\n\t\t.sta_mask = BIT(5),\n\t\t.ctl_offs = 0x310,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_PEXTP_MAC_P0] = {\n\t\t.name = \"pextp_mac_p0\",\n\t\t.sta_mask = BIT(10),\n\t\t.ctl_offs = 0x324,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_PEXTP_MAC_P0_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_PEXTP_MAC_P0_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_PEXTP_PHY_TOP] = {\n\t\t.name = \"pextp_phy_top\",\n\t\t.sta_mask = BIT(12),\n\t\t.ctl_offs = 0x328,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_CSIRX_TOP] = {\n\t\t.name = \"pextp_csirx_top\",\n\t\t.sta_mask = BIT(17),\n\t\t.ctl_offs = 0x3C4,\n\t\t.pwr_sta_offs = 0x174,\n\t\t.pwr_sta2nd_offs = 0x178,\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_ETHER] = {\n\t\t.name = \"ether\",\n\t\t.sta_mask = BIT(1),\n\t\t.ctl_offs = 0x338,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_ETHER_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_ACTIVE_WAKEUP,\n\t},\n\t[MT8188_POWER_DOMAIN_HDMI_TX] = {\n\t\t.name = \"hdmi_tx\",\n\t\t.sta_mask = BIT(18),\n\t\t.ctl_offs = 0x37C,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_HDMI_TX_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_ACTIVE_WAKEUP,\n\t},\n\t[MT8188_POWER_DOMAIN_ADSP_AO] = {\n\t\t.name = \"adsp_ao\",\n\t\t.sta_mask = BIT(10),\n\t\t.ctl_offs = 0x35C,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_ALWAYS_ON,\n\t},\n\t[MT8188_POWER_DOMAIN_ADSP_INFRA] = {\n\t\t.name = \"adsp_infra\",\n\t\t.sta_mask = BIT(9),\n\t\t.ctl_offs = 0x358,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_SRAM_ISO | MTK_SCPD_ALWAYS_ON,\n\t},\n\t[MT8188_POWER_DOMAIN_ADSP] = {\n\t\t.name = \"adsp\",\n\t\t.sta_mask = BIT(8),\n\t\t.ctl_offs = 0x354,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_SRAM_ISO | MTK_SCPD_ACTIVE_WAKEUP,\n\t},\n\t[MT8188_POWER_DOMAIN_AUDIO] = {\n\t\t.name = \"audio\",\n\t\t.sta_mask = BIT(6),\n\t\t.ctl_offs = 0x34C,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_ACTIVE_WAKEUP,\n\t},\n\t[MT8188_POWER_DOMAIN_AUDIO_ASRC] = {\n\t\t.name = \"audio_asrc\",\n\t\t.sta_mask = BIT(7),\n\t\t.ctl_offs = 0x350,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_VPPSYS0] = {\n\t\t.name = \"vppsys0\",\n\t\t.sta_mask = BIT(11),\n\t\t.ctl_offs = 0x360,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP4,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0_STEP5,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA),\n\t\t},\n\t},\n\t[MT8188_POWER_DOMAIN_VDOSYS0] = {\n\t\t.name = \"vdosys0\",\n\t\t.sta_mask = BIT(13),\n\t\t.ctl_offs = 0x368,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VDOSYS0_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_VDOSYS0_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA),\n\t\t},\n\t},\n\t[MT8188_POWER_DOMAIN_VDOSYS1] = {\n\t\t.name = \"vdosys1\",\n\t\t.sta_mask = BIT(14),\n\t\t.ctl_offs = 0x36C,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_VDOSYS1_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t},\n\t[MT8188_POWER_DOMAIN_DP_TX] = {\n\t\t.name = \"dp_tx\",\n\t\t.sta_mask = BIT(16),\n\t\t.ctl_offs = 0x374,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_DP_TX_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_EDP_TX] = {\n\t\t.name = \"edp_tx\",\n\t\t.sta_mask = BIT(17),\n\t\t.ctl_offs = 0x378,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_EDP_TX_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_VPPSYS1] = {\n\t\t.name = \"vppsys1\",\n\t\t.sta_mask = BIT(12),\n\t\t.ctl_offs = 0x364,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS1_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t},\n\t[MT8188_POWER_DOMAIN_WPE] = {\n\t\t.name = \"wpe\",\n\t\t.sta_mask = BIT(15),\n\t\t.ctl_offs = 0x370,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_VDEC0] = {\n\t\t.name = \"vdec0\",\n\t\t.sta_mask = BIT(19),\n\t\t.ctl_offs = 0x380,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VDEC0_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_VDEC0_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_VDEC1] = {\n\t\t.name = \"vdec1\",\n\t\t.sta_mask = BIT(20),\n\t\t.ctl_offs = 0x384,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_VENC] = {\n\t\t.name = \"venc\",\n\t\t.sta_mask = BIT(22),\n\t\t.ctl_offs = 0x38C,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_VENC_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_IMG_VCORE] = {\n\t\t.name = \"vcore\",\n\t\t.sta_mask = BIT(28),\n\t\t.ctl_offs = 0x3A4,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_IMG_VCORE_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_DOMAIN_SUPPLY,\n\t},\n\t[MT8188_POWER_DOMAIN_IMG_MAIN] = {\n\t\t.name = \"img_main\",\n\t\t.sta_mask = BIT(29),\n\t\t.ctl_offs = 0x3A8,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_IMG_MAIN_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_IMG_MAIN_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_DIP] = {\n\t\t.name = \"dip\",\n\t\t.sta_mask = BIT(30),\n\t\t.ctl_offs = 0x3AC,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_IPE] = {\n\t\t.name = \"ipe\",\n\t\t.sta_mask = BIT(31),\n\t\t.ctl_offs = 0x3B0,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_CAM_VCORE] = {\n\t\t.name = \"cam_vcore\",\n\t\t.sta_mask = BIT(27),\n\t\t.ctl_offs = 0x3A0,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_CAM_VCORE_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_1_CAM_VCORE_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_1_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_1_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_1_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP4,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_CAM_VCORE_STEP5,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF | MTK_SCPD_DOMAIN_SUPPLY,\n\t},\n\t[MT8188_POWER_DOMAIN_CAM_MAIN] = {\n\t\t.name = \"cam_main\",\n\t\t.sta_mask = BIT(24),\n\t\t.ctl_offs = 0x394,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.bp_infracfg = {\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_CAM_MAIN_STEP1,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP2,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_MM_2_CAM_MAIN_STEP3,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_MM_2_STA),\n\t\t\tBUS_PROT_WR(MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP4,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_SET,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_CLR,\n\t\t\t\t    MT8188_TOP_AXI_PROT_EN_2_STA),\n\t\t},\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_CAM_SUBA] = {\n\t\t.name = \"cam_suba\",\n\t\t.sta_mask = BIT(25),\n\t\t.ctl_offs = 0x398,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n\t[MT8188_POWER_DOMAIN_CAM_SUBB] = {\n\t\t.name = \"cam_subb\",\n\t\t.sta_mask = BIT(26),\n\t\t.ctl_offs = 0x39C,\n\t\t.pwr_sta_offs = 0x16C,\n\t\t.pwr_sta2nd_offs = 0x170,\n\t\t.sram_pdn_bits = BIT(8),\n\t\t.sram_pdn_ack_bits = BIT(12),\n\t\t.caps = MTK_SCPD_KEEP_DEFAULT_OFF,\n\t},\n};\n\nstatic const struct scpsys_soc_data mt8188_scpsys_data = {\n\t.domains_data = scpsys_domain_data_mt8188,\n\t.num_domains = ARRAY_SIZE(scpsys_domain_data_mt8188),\n};\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}