---
layout : single
title: "[Paper Review] Device Design Guideline of 5-nm-Node FinFETs and Nanosheet FETs for Analog/RF Applications"
categories: 
  - Device Paper Review
toc: true
toc_sticky: true
use_math: true
---

아날로그/고주파(RF) 응용을 위한 5nm 노드 FinFET 및 Nanosheet FET의 Device Design Guideline     

[논문 링크](https://ieeexplore.ieee.org/document/9229056)  

- [IEEE Acess](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=6287639)   
- 19 October 2024  
- Department of Electrical Engineering, Pohang University of Science and Technology (POSTECH)
- [JUN-SIK YOON](https://orcid.org/0000-0002-3132-4556), [ROCK-HYUN BAEK](https://orcid.org/0000-0002-6175-8101)  
 
## 0. Abstract    

- 해당 논문에서는 5nm Node 기반의 Bulk-FinFET과 Nanosheet FET(NSFET)의 Analog/RF 특성을 분석  
- **Nanosheet FET(NSFET)의 장단점**  
  - 동일 면적에서 FinFET보다 뛰어난 전류 구동력과 게이트-채널 제어 능력을 보유함으로써 Intrinsic Gain 향상 가능   
  - **Cut-off Frequency**($$F_t$$)의 경우, FinFET과 NSFET에서 성능 차이가 별로 없음  
    - 이는 NSFET의 높은 Gate Capacitance($$C_{gg}$$)가 current 성능 향상을 저하시키기 때문  
  - **Maximum oscillation Frequency**($$F_{max}$$)의 경우, NSFET의 더 큰 Gate Resistance($$R_G$$)로 인해 FinFET보다 낮은 성능을 보임  

&nbsp;

- FinFET과 NSFET의 소자 설계는 Intrinsic Gain, $$F_t$$, $$F_{max}$$, 이 세 가지 특성의 향상을 중점으로 진행됨  
  - **Intrinsic Gain** : 정전기적 특성 향상에 비례  
  - $$F_t$$ : $$C_{gg}$$에 대한 전류 구동력 향상으로 증가  
  - $$F_{max}$$ : $$R_g$$, $$C_{gg}$$, $$R_{out}$$, $$F_t$$ 간의 최적점을 고려   

&nbsp;

> - NSFET이 FinFET보다 전류 구동력과 게이트-채널 제어 능력이 높음  
>   - 이는 Tri-Gate 구조인 FinFET보다 GAA 구조인 NSFET의 $$C_{ox}$$가 동일 Node에서 더 높기 때문이라고 생각  

&nbsp;

## 1. Introduction

- **Scaling에 있어 FinFET의 한계**   
  - 얇은 Fin 구조로 인한 Carrier Mobility의 저하와 $$V_T$$ Variation  
  - **Fin Depopulation**으로 인한 레이아웃 설계 유연성 저하  

&nbsp;

> - **Fin Depopulation** [[참고]](https://en.wikichip.org/wiki/scaling_booster)  
>   - Track Reduction과 동일한 의미  
>     - 여기서 Track이란 Standard Cell 내에서 수직 방향으로 배선을 할 수 있는 가상의 그리드 단위를 의미  
>   - Standard Cell Library의 density를 향상시키기 위해 FinFET의 Fin 갯수나 Active Region의 Height를 감소시키는 방식   
>     - 결과적으로 Standard Cell의 height를 감소시킴으로써 Chip 내의 Transistor Density를 향상시킴   
>     - Chip의 집적도는 향상시킬 수 있겠으나 결국, 성능을 저하될 수 밖에 없음  

&nbsp;

- **FinFET 대비 NSFET의 장점**  
  - Effective Channel Width($$W_{eff}$$)를 증가시킴으로써 동일 면적에서 더 높은 전류 구동력을 보여줄 수 있음 
  - GAA 구조를 통해 electrostatics 특성이 우수함  
  - Nanosheet Width($$W_{NS}$$)를 조절함으로써 드레인 전류를 비교적 손쉽게 제어 가능  

- **FinFET의 RF 특성 한계**  
  - 현재의 FinFET은 Planar MOSFET 대비 높은 Intrinsic gain과 함께 **Volume Inversion**에 의한 **1/f Noise** 저감 효과로 10nm 이하의 Logic Device 주류로 자리 잡음  
  - 다만, Fin Array 특유의 복잡한 구조와 Parasitic Capacitance($$C_{para}$$)로 인해 높은 $$_R_g$$를 가지고 있기 때문에 $$F_t$$와 $$F_{max}$$ 향상에 한계가 있음   

&nbsp; 

> **Volume Inversion** [[참고]](https://ebrary.net/193018/engineering/quantum_mechanical_effects#460781)  
>   - Planar MOSFET의 경우, Surface Inversion Layer에 전자가 응집되면서 Quantum-confinement effect가 발생, $$C_{ox}$$가 저감됨   
>   - FinFET의 경우, Si/SiO2 Interface가 아닌 Fin 중심부에서 Inversion Layer가 형성되는데, 이를 Volume Inversion이라고 함   

> **1/f Noise** [[참고]](https://doctorinformationgs.tistory.com/231)
>   - Flicker Noise라고하는 이는 주파수에 반비례하는 유형의 Noise를 의미  
>   - Carrier가 channel에서 이동하다가 Trap에 붙잡히고 다시 방출되는 그 순간동안에는 Drain 전류에 Noise가 형성되고 이를 1/f Noise라고 함  
>   - 1/f Noise = $$\frac{K}{WLC_{ox}}\frac{g_m}{4kT\gamma}$$   

&nbsp; 

## 2. Device Structure and Simulation Method   

> 실제 RF 특성에 연구될 GAA 소자의 경우, [ASRL](https://sites.google.com/view/asrlab/home)에서 제공되는 Device를 사용할 것이므로 본 논문의 Device Spec 설명은 생략  

&nbsp; 

## 3. Result and Discussion

<p align="center"><img src="/assets/images/rf/1.png" width="50%" height="50%"  title="" alt=""/></p>

- **FinFET과 NSFET의 Analog 성능 분석**   
  - Intrinsic Gain : Transconductance($$G_m$$) x Output Resistance($$R_o$$)  
  - NSFET은 더 높은 $$W_{eff}$$ 덕분에 FinFET 대비 향상된 Intrinsic gain을 보여주지만, $$I_{ds}$$ < $$10^{-7}$$[A/um]에서 FinFET보다 낮은 gain 성능을 보여줌  
    - 이는 NSFET에서 Phosphorus Dopant Penetration이 발생함에 따라 $$R_o$$가 저하되었기 때문   

- **FinFET과 NSFET의 RF 성능 분석**  
  - $$F_t$$ & $$F_{max}$$ : 각각 Current gain($$\vert H_{21} \vert$$)와 Power gain(MUG)가 1이 되는 지점에서 Linear Extrapolation을 통해 추출   
  - NSFET의 $$F_t$$는 FinFET과 거의 동일한 성능을 보이는 반면, $$F_{max}$$는 더 낮음    

&nbsp; 

<p align="center"><img src="/assets/images/rf/2.png" width="50%" height="50%"  title="" alt=""/></p>

- **FinFET과 NSFET의 $$G_m$$ 분석**  
  - $$G_m$$은 전달 곡선의 Slope로부터 추출  
  - $$C_{gg}$$는 특정 $$V_G$$에서의 C-V 커브에서 추출  
  - FinFET 대비 Nanosheet FET의 $$G_{m.max}$$는 28.5% 높지만, $$W_{NS}$$가 증가함에 따라 $$C_{gg}$$도 증가  
    - 이는 Nanosheet Width가 증가하면서 Gate와 S/D 간의 Overlap Capacitance($$C_{ox}$$)와 Outer-fringing Capacitance($$C_{of}$$)가 증가하기 때문  

- **FinFET과 NSFET의 $$R_g$$ 분석**  
  - $$R_g$$는 Y parameter를 사용하여 추출   
  - $$V_D$$ = 0V에서 $$\frac{Re(Y_{12})}{Im(Y_{11})Im(Y_{12})}$$로 계산   
  - NSFET의 특유의 복잡한 Metal Gate 구조와 Metal Gate Height 증가를 야기하는 Nanosheet Spacing region으로 인해 FinFET보다 더 큰 $$R_g$$를 보여줌   
  - 또한 높은 $$V_G$$에서 Bottom-Transistor가 turn-on되면서 $$R_g$$가 추가적으로 증가함  

&nbsp; 

> - Y Parameter에 대해서는 별도로 분석할 예정  
> - Metal Gate Height가 증가할 경우, 전류가 흐르는 방향으로 도선의 길이가 증가하는 것과 마찬가지이기 때문에 저항 성분이 증가하게 됨  

&nbsp; 

<p align="center"><img src="/assets/images/rf/3.png" width="50%" height="50%"  title="" alt=""/></p>

- **Fin Size에 따른 Intrinsic Gain 분석**  
  - Fin Width($$W_{fin}$$)와 Fin Height($$H_{fin}$$)에 따른 $$$G_mR_o$$, $$F_t$$ 그리고 $$F_{max}$$를 분석  
  - FinFET의 Effective Channel Width($$W_{eff}$$)는 $$W_{fin}$$+2x$$H_{fin}$$와 동일  
  - $$W_{eff}$$가 감소하면 $$G_m$$은 감소하지만, 이를 상회할정도로 $$R_o$$가 증가하기 때문에 Intrinsic Gain($$G_mR_o$$)는 증가   
    - $$W_{fin}$$가 감소하면 $$G_m$$은 줄어들지만, SCE가 완화되면서 $$R_o$$가 감소   


&nbsp;

<p align="center"><img src="/assets/images/rf/4.png" width="50%" height="50%"  title="" alt=""/></p>

- **Fin Size에 따른 $$F_t$$ 분석**  
  - $$F_t$$ = $$\frac{G_m}{2\pi C_{gg}}$$    
  - $$W_{eff}$$ 증가는 $$C_{gg}$$보다 $$G_{m}$$을 더 크게 증가시키기 때문에 $$F_t$$도 그에 비례하여 증가  
  - $$H_{fin}$$의 변화는 $$C_{gg}$$ 변화에 끼치는 영향이 크지만, $$W_{fin}$$은 그렇지 않기 때문에, $$W_{fin}$$에 따른 $$F_t$$의 변화량은 그리 크지 않음  
    - 이는 $$W_{fin}$$이 클수록 $$C_{ov}$$는 증가하지만, 그만큼 $$C_{inv}$$가 감소하기 때문에 $$C_{gg}$$가 거의 constant하게 유지됨  

- **Fin Size에 따른 $$F_{max}$$ 분석**  
  - $$F_{max}$$ = $$\frac{F_t}{\sqrt{4R_{g,int}(G_{ds} + 2\pi F_tC_{gd})}}$$  
    - $$R_{g,int}$$ = $$R_g$$ - $$\frac{1}{4}R_{sd}$$   
  - $$F_{max}$$는 $$W_{fin}$$에는 변화가 거의 없는 반면, $$H_{fin}$$에는 크게 변함  
    - $$H_{fin}$$이 증가함에 따라 Metal Gate Height가 증가하게 되고, 이로 인해 $$R_{g,int}$$가 증가하면서 $$F_{max}$$가 감소하게 됨  
    - 물론 $$W_{fin}$$이 증가해도 $$R_{g,int}$$가 증가하지만, $$F_t$$의 증가로 인해 상쇄되면서 $$F_{max}$$가 거의 constant함  

&nbsp;

<p align="center"><img src="/assets/images/rf/5.png" width="50%" height="50%"  title="" alt=""/></p>

- **Nanosheet Size에 따른 Intrinsic Gain 분석**  
  - FinFET과 유사하게 얇은 Nanosheet Thickness($$T_{NS}$$)와 작은 Nanosheet Width($$W_{NS}$$)는 Gate-channel 제어 능력 향상과 $$R_o$$ 증가와 함께 $$G_mR_o$$ 증가로 이어짐  
  - 반면, Number of Nanosheet($$N_{NS}$$)의 증가는 Short Channel Effect(SCE)를 유지하면서도 $$G_m$$을 증가시키기 때문에 더 높은 $$G_mR_o$$를 얻을 수 있다.  

- **Nanosheet Size에 따른 $$F_t$$ 분석**  
  - $$T_{NS}$$와 $$W_{NS}$$의 증가는 $$C_{gg}$$ 대비 $$G_m$$ 증가량이 더 큰 관계로 $$F_t$$의 증가로 이어짐  
  - $$N_{NS}$$의 증가 또한 $$G_m$$을 증가시키지만, Nanosheet Spacing region의 $$C_{para}$$ 또한 증가시키기 때문에 $$C_{gg}$$ 또한 크게 증가됨  
    - 그러나 $$N_{NS}$$가 증가할수록 $$I_D$$의 증가율(= $$G_m$$의 증가율)은 $$C_{gg}$$의 증가율 보다 낮아지는데, 이는 Bottom NS Channel로 carrier가 이동하기 위해 요구되는 경로의 길이가 더 길어지기 때문  

&nbsp;

<p align="center"><img src="/assets/images/rf/6.png" width="50%" height="50%"  title="" alt=""/></p>

- **$$T_{NS}$$에 따른 $$F_{max}$$ 분석**  
  - NSFET에서 $$W_{eff}$$는 2$$W_{NS}$$+$$T_{NS}$$x$$N_{NS}$$로 계산됨  
  - $$W_{eff}$$가 증가함에 따라 $$C_{gd}$$가 증가하고 Metal Gate Height 증가는 $$R_{g,int}$$와 $$C_{gd}$$의 증가로 이어짐  
    - 결국, $$T_{NS}$$ 증가에 의한 $$W_{eff}$$의 증가는 $$F_{max}$$의 감소로 귀결됨  
    - $$N_{NS}$$의 증가 또한 $$R_{g,int}$$와 $$C_{gd}$$ 증가를 야가히가에 $$F_{max}$$의 감소로 이어짐  

&nbsp;

<p align="center"><img src="/assets/images/rf/7.png" width="50%" height="50%"  title="" alt=""/></p>

- **$$W_{NS}$$에 따른 $$F_{max}$$ 분석**  
  - $$W_{NS}$$는 Metal Gate Height와는 관계가 없지만, Nanosheet의 Spacing Width와 직결됨  
  - $$W_{NS}$$ $$\leq$$ 20nm까지는 Nanosheet Fitch($$NP$$)와 NS Spacing Width의 확장에 의해 $$R_{g,int}$$가 거의 감소하지 않음   
  - 반면, $$W_{NS}$$가 증가함에 따라 $$C_{gd}$$와 $$G_{ds}$$는 Linear하게 증가함  
  - 결과적으로, 7nm $$\leq$$ $$W_{NS}$$ $$\leq$$ 30nm 구간에서는  $$F_{max}$$가 증가하지만, 이 이후로는 $$C_{gd}$$와 $$G_{ds}$$ 증가로 인해 $$F_{max}$$는 감소   

&nbsp;

<p align="center"><img src="/assets/images/rf/8.png" width="50%" height="50%"  title="" alt=""/></p>

- **$$T_{sp}$$에 따른 DC Performace$$ 분석** 
  - NS Spacing Thickness($$T_{sp}$$)가 얇아질수록 S/D Epitaxy의 Size가 감소하지만, Channel에 가해지는 Stress는 그만큼 감소하지 않음  
  - $$R_{sd}$$는 S/D Epitaxy보다는 S/D Extension에 더 크게 영향을 받기 때문에 S/D Epitaxy의 크기는 $$I_D$$에 영향을 주지 않음  
  - 따라서, $$T_{sp}$$가 변하더라도 $$G_m$$, $$R_o$$, $$G_{ds}$$와 같은 DC Performaxe 지표들은 거의 동일함  

- **$$T_{sp}$$에 따른 RF Performace$$ 분석** 
  - $$T_{sp}$$의 감소는 Metal Gate Height의 감소로 이어지고 이에 따라 $$R_{g,int}$$, $$C_{gd}$$, $$C_{gg}$$는 선형비례로 감소함, 이는 $$F_t$$와 $$F_{max}$$의 증가로 이어짐  
    - 단, $$T_{sp}$$가 너무 얇아지면, Metal Gate의 비저항($$\rho_{MG}$$)이 증가하고 이로 인해 $$R_{g,int}$$가 증가함, 따라서 일부 $$T_{sp}$$ spec에 대해 $$F_{max}$$에 대한 Bottleneck(병목) 현상이 발생 가능

&nbsp;

## 4. Conclusion  

- NSFET은 GAA를 통한 Gate-channel 제어 능력과 전류 구동력 증가로 FinFET 대비 향상된 $$G_mR_o$$를 보여줌  
- 다만, Nanosheet 구조에 의한 높은 $$R_{g,int}$$는 FinFET 대비 낮은 $$F_{max}$$ 성능으로 이어짐  
- NSFET의 RF 특성 향상안  
  - $$F_t$$ 향상안  
    - $$T_{NS}$$와 $$W_{NS}$$ 증가로 전류 구동력을 향상시켜야 함  
    - 다만, Nanosheet의 갯수($$N_{NS}$$)가 3개를 초과하면 $$I_D$$는 향상시킬 수 있어도 $$C_{gg}$$의 증가로 인해 RF 특성을 저하시킴   
  - $$F_{max}$$ 향상안  
    - $$N_{NS}$$를 줄임으로써 $$R_{g,int}$$를 향상시키되, $$F_t$$를 감소시키면 안됨  

> - **Trade-off**  
>   - $$T_{NS}$$와 $$W_{NS}$$의 감소는 $$F_{max}$$의 감소를 완화할 수 있겠지만, $$F_t$$의 감소로 직결되기 때문에 되도록 증가시키는 방향으로 설계를 진행해야 함  
>   - $$N_{NS}$$의 갯수는 $$F_t$$와 비례관계이지만, $$F_{max}$$와는 3개까지만 비례관계이기 때문에 $$F_{max}$$ Degradation 발생 지점을 파악하여 적절한 갯수를 지정해야 함  

&nbsp;