# digital-logic-design

```
.
├── 01-into-FPGA-programming-in-vivado
│   ├── README.md
│   ├── assets
│   │   ├── lab01-1.jpg
│   │   ├── lab01-2.jpg
│   │   ├── lab01-3.jpg
│   │   ├── lab01-4.jpg
│   │   ├── lab01-5.jpg
│   │   ├── lab01-6.jpg
│   │   └── lab01-7.jpg
│   ├── project_1.xpr
│   ├── vivado.jou
│   ├── vivado.log
│   ├── vivado_pid23744.str
│   └── vivado_pid23924.str
├── 02-vhdl
│   └── lab02
│       ├── Basys3_Master.txt
│       ├── Intro_VHDL.pdf
│       ├── and_not_gate.xdc
│       ├── and_not_gate.xdc 2
│       ├── bergen_lab2.vhd
│       ├── output.txt
│       └── view.png
├── 03-nuclear-control-circuit
│   ├── README.md
│   ├── and_or_gate.xdc
│   ├── main.vhd
│   ├── morgan-bergen-lab03-report.pdf
│   └── prelab03.pdf
├── 04-prototype-board
│   ├── info.md
│   └── lab04
│       ├── info
│       └── report
│           ├── assets
│           │   ├── lab04-5.HEIC
│           │   └── lab04-6.HEIC
│           └── final
├── 05-sop-expression
│   └── prelab05.pdf
├── 06-design-7-segment-display
│   ├── README.md
│   ├── Screenshot (1).png
│   ├── SevenSeg.vhd
│   ├── constraints.xdc
│   ├── lab
│   └── prelab-quiz
│       ├── prelab06.pages
│       └── prelab06.pdf
├── 07-intro-structural-vhdl
│   ├── EECS_140_modular_VHDL_Tutorial.pdf
│   ├── Introduction_to_Vivado.pdf
│   ├── README.md
│   ├── lab
│   │   ├── Untitled.pages
│   │   ├── assets
│   │   │   ├── Screenshot (1).png
│   │   │   ├── Screenshot (2).png
│   │   │   ├── Screenshot (3).png
│   │   │   ├── Screenshot (4).png
│   │   │   └── Screenshot (5).png
│   │   ├── file.pages
│   │   ├── lab07.pages
│   │   ├── lab07.pdf
│   │   ├── lab07.txt
│   │   ├── my_xor6_gate.xdc
│   │   └── xor6v_gate.xdc
│   └── prelab
│       └── prelab07.pdf
├── 08-four-bit-adder
│   ├── 4_bit_adder.xdc
│   ├── Capture.PNG
│   ├── Capture0.PNG
│   ├── Capture1.PNG
│   ├── Capture2.PNG
│   ├── bit_full_adder.vhd
│   ├── constraints.xdc
│   ├── lab08.pages
│   ├── lab08.pdf
│   ├── led_display.vhd
│   ├── prelab.txt
│   ├── prelab08.pages
│   ├── prelab08.pdf
│   └── toplevel.vhd~5d6c3a30818be48b0b9a8eb45bf0c0994312a765
├── 09-arithmetic-logic-unit
│   ├── assets
│   │   ├── lab09.pdf
│   │   └── prelab09.pdf
│   └── src
│       └── Lab_9
│           ├── Alvarado_Lab
│           │   ├── Alvarado_Lab.ip_user_files
│           │   └── Alvarado_Lab.sim
│           └── Alvarado_Lab_9
│               ├── Alvarado_Lab_9.cache
│               │   ├── compile_simlib
│               │   │   ├── activehdl
│               │   │   ├── ies
│               │   │   ├── modelsim
│               │   │   ├── questa
│               │   │   ├── riviera
│               │   │   ├── vcs
│               │   │   └── xcelium
│               │   └── ip
│               │       └── 2019.2
│               ├── Alvarado_Lab_9.hw
│               │   └── hw_1
│               │       └── wave
│               ├── Alvarado_Lab_9.ip_user_files
│               ├── Alvarado_Lab_9.runs
│               │   └── impl_1
│               └── Alvarado_Lab_9.sim
├── 10-scrolling-display
│   ├── README.md
│   ├── assets
│   │   ├── 00-scroll.png
│   │   ├── 01-scroll.png
│   │   ├── 02-scroll.png
│   │   ├── 03-scroll.png
│   │   ├── block-diagram.png
│   │   ├── code
│   │   │   ├── 00-clock_divider.png
│   │   │   ├── 00-counter.png
│   │   │   ├── 00-display_driver_1.png
│   │   │   ├── 00-display_driver_2.png
│   │   │   ├── 00-display_driver_3.png
│   │   │   ├── 00-display_driver_4.png
│   │   │   ├── 00-leddisplay.png
│   │   │   ├── 00-toplevel-constraints.png
│   │   │   ├── 00-toplevel.png
│   │   │   ├── 01-leddisplay.png
│   │   │   ├── 01-toplevel.png
│   │   │   ├── 02-leddisplay.png
│   │   │   ├── 02-toplevel.png
│   │   │   └── 03-leddisplay.png
│   │   ├── evaluation.png
│   │   ├── final.png
│   │   ├── lab10.pdf
│   │   ├── outline.pdf
│   │   └── prelab10.pdf
│   └── src
│       ├── LEDdisplay.vhd
│       ├── clock_divider.vhd
│       ├── counter.vhd
│       ├── display_driver_1.vhd
│       ├── display_driver_2.vhd
│       ├── display_driver_3.vhd
│       ├── display_driver_4.vhd
│       └── toplevel.vhd
├── 11-encoder-decoder
│   ├── README.md
│   ├── assets
│   │   ├── decoder.png
│   │   ├── encoder-decoder-uniform.png
│   │   ├── encoder-decoder.png
│   │   ├── encoder.png
│   │   ├── lab11.pages
│   │   ├── lab11.pdf
│   │   ├── outline.pdf
│   │   ├── truth-table-0.jpg
│   │   ├── truth-table-1.jpg
│   │   └── truth-table.png
│   └── src
│       ├── decoder.vhd
│       ├── decoder.xdc
│       ├── encoder.vhd
│       └── encoder.xdc
├── 12-latches-flipflops
│   ├── README.md
│   ├── assets
│   │   ├── 00-waveform.png
│   │   ├── 01-waveform.png
│   │   ├── diagram-d-latch.png
│   │   ├── diagram-rs-latch.png
│   │   ├── freq.gif
│   │   ├── lab12.pages
│   │   ├── outline.pdf
│   │   ├── prelab12.pdf
│   │   └── rs-latch-LUT.png
│   └── src
│       └── latch.vhd
├── README.md
└── info
    ├── README.md
    ├── notes
    │   ├── 00-demorgans-theorem
    │   │   └── README.md
    │   └── 01-circuit-diagram-universal-gates
    │       └── README.md
    └── syllabus.pdf

60 directories, 131 files
```

[home](https://resilinets.org/eecs_140_lab.html#Lab_9:_Arithmetic_Logic_Unit)

All material in this repo will cover the VHDL and CAD tools. Additional topics will include Boolean algebra, combinational logic circuits, minimization techniques, AND, OR, NOT, NAND, NOR gates, implementation of sequential circuits, and synthesis techniques of logic circuits using VHDL. The lab deliverables will consist of simple gate implementations and digital systems such as a simple processor.

Dr. McNaughton is the professor for this course.

<img src="https://user-images.githubusercontent.com/65584733/186497780-c5679577-0472-40c6-a35f-ca7a49abaac4.jpeg" width=50% height=50%>



