---
title: '[Paper] CGRA Express: Accelerating Execution using Dynamic Operation Fusion'
tags: [Operation Fusion, CGRA]
categories: [Reconfigurable Computing]
mathjax: false
date: 2019-07-13 21:06:36
---

## 简介

CGRA硬件是一组FU由某种风格的稀疏网络连接，并提供分布式寄存器组。FU提供通用整数操作，包括加减乘。相对于FPGA，其特性是提供门级别的可编程性，因此重构时间较短，且时延和能耗也较少。
因为CGRA可编程，对应的有效编译系统则很重要。编译的主要挑战是指令调度。其调度的挑战则是稀疏的网络连接和分布式的寄存器组。CGRA上没有专用的布线资源，而是由FU在某个给定时刻被选择实现计算或者布线资源二者之一的功能。
CGRA编译器大多集中在映射计算密集型最内层循环到计算阵列上。但对于latency-constrained code并不删除处理，包括非循环、外层循环和形成环的内层循环的代码。

<!-- more -->

## 团队

密歇根大学（University of Michigan）的Scott Mahlke组，论文当时是Advanced Computer Architecture Laboratory实验室，但现在似乎搜索不到该实验室了。

## 相关工作

CCA是类似的方法，但是不能覆盖所有的不可加速代码的情况。

## 贡献和动机

AAC Benchmark中线性代码相对于循环代码的运行时间，占用了60%以上。因此加速线性代码以及不能软件流水化的循环代码是很重要的。而之前的相关研究并不能覆盖所有的不能直接加速代码的情况。因此本文提出动态操作融合方法，并给出支持该方法的硬件，最后给出实验评估。

## 方法

假设在同一时钟周期中可以同时执行多个存储和计算操作，利用动态操作融合方法将操作通过旁路网络融合在同一个时钟周期内执行，从而缩短整个应用的执行时间。
因此该方法核心在于：

- 分析一个时钟周期内可以执行多少操作：
  - 通过测算实例内所有操作种类的时延，以及时钟周期。所有的操作的时延均不超过时钟周期的一半；
  - 依据结果，建立新的单元叫tick，每个tick时延为0.25ns，用于调度。（切分时钟周期）
- 设计FU中的旁路网络：
  - 在FU的输出寄存器后加一个二输入的多路器，能够从FU直接输出值和寄存器中选择值作为最终输出，从而降低融合时FU的时延；
  - 代价则是控制流的增加，但仅3%左右。（类似极细的存储优化吗？）
- 基于上述设计优化调度算法

结果是对于整体测试应用，有7%-17%的执行时间提升，15%的能耗减少。

<!-- writing here -->


<!-- ![Alt_text](site "Title") -->
<!-- {% img site 500 Title %} -->

## 实验

## 总结

## Reference

> [1] $Reference (Sites: [$Publisher][self]) [Back](#简介)

[self]: $site "[1] ${{ title }}"
