---
title: "System Verilog"
date: "2025-07-14"
thumbnail: "/assets/img/thumbnail/sv.jpg"
---

# 세팅
---
**Save Signal**
>![alt text](<../../../assets/img/system verilog/0714/스크린샷 2025-07-14 151412.png>)

<br/>

**Trace Setting**
>![alt text](<../../../assets/img/system verilog/0714/스크린샷 2025-07-14 151247.png>)
![alt text](<../../../assets/img/system verilog/0714/스크린샷 2025-07-14 151247.png>)

# 이론
---

## Delta Delay   

**#20 data_in <= 7'd3**

>![alt text](<../../../assets/img/system verilog/0714/abnormal_tb.png>)
![alt text](<../../../assets/img/system verilog/0714/abnormal_wave.png>)

Testbench의 input은 delta delay가 없음.
따라서 바로 1이 출력.
→ Abnormal

**#25 data_in <= 7'd3**

>![alt text](<../../../assets/img/system verilog/0714/normal_tb.png>)
![alt text](<../../../assets/img/system verilog/0714/normal_wave.png>)

Logic에서 생성되는 ouput은 눈에 보이지 않는 delta delay가 있음.
따라서 한 클럭 뒤에 1이 출력.
→ Normal

결론적으로 posedge에 딱 맞게 input signal을 넣으면 원하는 타이밍에 결과값이 나오지 않을 수 있다는 것을 알 수 있었다. 추후에 설계를 진행할 때 조심해야 될 것.

## Shift Register
>![alt text](<../../../assets/img/system verilog/0714/shift_reg.png>)