<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1641931737">
  <File Type="VDS-TIMING-PB" Name="FPGA_CPU_32_bits_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="FPGA_CPU_32_bits_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="FPGA_CPU_32_bits.dcp"/>
  <File Type="RDS-UTIL-PB" Name="FPGA_CPU_32_bits_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="FPGA_CPU_32_bits_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="FPGA_CPU_32_bits_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="FPGA_CPU_32_bits.vds"/>
  <File Type="REPORTS-TCL" Name="FPGA_CPU_32_bits_reports.tcl"/>
  <File Type="PA-TCL" Name="FPGA_CPU_32_bits.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0_1/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/LED_Display_Controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/LED_Display_Controller.v"/>
        <Attr Name="ImportTime" Val="1604603346"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/RGB_LED.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_CPU_32_bits/FPGA_CPU_32_bits.srcs/sources_1/new/RGB_LED.v"/>
        <Attr Name="ImportTime" Val="1620229833"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SPI_Master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/SPI_Master.v"/>
        <Attr Name="ImportTime" Val="1600977224"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SPI_Master_With_Single_CS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/SPI_Master_With_Single_CS.v"/>
        <Attr Name="ImportTime" Val="1601831796"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ddr2_control.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mem_read_write.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/stack.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/stack.v"/>
        <Attr Name="ImportTime" Val="1618573104"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1618863344"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_send_msg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/uart_send_msg.v"/>
        <Attr Name="ImportTime" Val="1618825070"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_transmit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/uart_transmit.v"/>
        <Attr Name="ImportTime" Val="1618676958"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/memory_tasks.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/uart_tasks.vh"/>
        <Attr Name="ImportTime" Val="1618678145"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/opcode_select.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/opcode_select.vh"/>
        <Attr Name="ImportTime" Val="1618835944"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seven_seg.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/led_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Verilog_projects/ram_lcd_spi_test/ram_lcd_spi_test.srcs/sources_1/new/led_tasks.vh"/>
        <Attr Name="ImportTime" Val="1601667570"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/register_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Verilog_projects/ram_lcd_spi_test/ram_lcd_spi_test.srcs/sources_1/new/register_tasks.vh"/>
        <Attr Name="ImportTime" Val="1601669105"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/timing_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Verilog_projects/ram_lcd_spi_test/ram_lcd_spi_test.srcs/sources_1/new/timing_tasks.vh"/>
        <Attr Name="ImportTime" Val="1601667706"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/stack_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/stack_tasks.vh"/>
        <Attr Name="ImportTime" Val="1618491562"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/control_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/control_tasks.vh"/>
        <Attr Name="ImportTime" Val="1617867652"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/LCD_tasks.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Verilog_projects/ram_lcd_spi_test/ram_lcd_spi_test.srcs/sources_1/new/LCD_tasks.vh"/>
        <Attr Name="ImportTime" Val="1601667674"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/functions.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LCD_SPI_controller_16_bit/LCD_SPI_controller_16_bit.srcs/sources_1/new/functions.vh"/>
        <Attr Name="ImportTime" Val="1604438668"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FPGA_CPU_32_bits.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_CPU_32_bits/FPGA_CPU_32_bits.srcs/sources_1/new/FPGA_CPU_32_bits.v"/>
        <Attr Name="ImportTime" Val="1620414241"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/ila_0/ila_0.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ram_sp.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_test_projects/ram_test/ram_test.srcs/sources_1/new/ram_sp.v"/>
        <Attr Name="ImportTime" Val="1601577664"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/mig_7series_0_1/mig_a.prj">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="mig_7series_0"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/mig_7series_0_1/mig_b.prj">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="mig_7series_0"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="FPGA_CPU_32_bits"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_2">
    <File Path="$PSRCDIR/constrs_2/new/nexys_ddr.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_CPU_32_bits/FPGA_CPU_32_bits.srcs/constrs_2/new/nexys_ddr.xdc"/>
        <Attr Name="ImportTime" Val="1620210465"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Flow_RuntimeOptimized" Flow="Vivado Synthesis 2020">
      <Desc>Trades off Performance and Area for better Runtime.</Desc>
    </StratHandle>
    <Step Id="synth_design">
      <Option Id="FsmExtraction">0</Option>
      <Option Id="Directive">0</Option>
      <Option Id="FlattenHierarchy">1</Option>
    </Step>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="mig_7series_0"/>
</GenRun>
