### 1. (名词解释, 10.0 分)

1. CPU  

2. CPI

3. CU

4. MAR

5. SRAM

6. MIPS

7. Cache

8. ALU

9. EEPROM

10. FLOPS


1. **CPU**（Central Processing Unit）
    
    - 中央处理器，是计算机的核心部件，负责解释和执行指令。
2. **CPI**（Cycles Per Instruction）
    
    - 每条指令的时钟周期数，是衡量计算机性能的一个指标。
    - ![[Pasted image 20240610165218.png]]
1. **CU**（Control Unit）
    
    - 控制单元，负责从内存中提取指令，解码并执行这些指令，协调CPU的各个部分。
    - ![[Pasted image 20240610165238.png]]
1. **MAR**（Memory Address Register）
    
    - 内存地址寄存器，用于存储当前正在被访问的内存地址。
5. **SRAM**（Static Random-Access Memory）
    
    - 静态随机存取存储器，一种高速的、用于缓存的存储器，数据在电源开启时保持不变。
6. **MIPS**（Million Instructions Per Second）
    
    - 每秒百万条指令，衡量计算机执行速度的指标。
7. **Cache**
    
    - 缓存，存储常用数据以加快访问速度，通常位于CPU与主内存之间。
8. **ALU**（Arithmetic Logic Unit）
    
    - 算术逻辑单元，负责执行基本的算术和逻辑运算。
9. **EEPROM**（Electrically Erasable Programmable Read-Only Memory）
    
    - 电可擦除可编程只读存储器，可以电擦除并重新编程，用于存储固件和其他数据。
10. **FLOPS**（Floating Point Operations Per Second）
    
    - 每秒浮点运算次数，衡量计算机处理浮点运算能力的指标。
# 2.常见的总线集中控制优先权仲裁方式有哪些？
### 1. 链式查询方式（Daisy Chain Arbitration）

**原理**：

- **设备按顺序连接成链条，优先级由设备在链条中的位置决定。链条的开头优先级最高，末尾优先级最低。**

**特点**：

- 简单易实现，硬件开销较低。
- 优先级固定，链条前面的设备优先级高，可能导致后面的设备长时间得不到服务。
- 如果链条中的某个设备发生故障，可能会影响后续设备的正常工作。

### 2. 计数器定时查询方式（Counter Timed Polling Arbitration）

**原理**：

- **通过一个计数器按顺序定时查询每个设备的总线请求，按顺序分配总线控制权。**

**特点**：

- 简单和较为公平，所有设备都有机会获得总线控制权。
- 响应时间可能较长，特别是当设备数量较多时。
- 实现较为复杂，需要精确的时间管理和计数器设计。

### 3. 独立请求方式（Independent Request Arbitration）

**原理**：

- **每个设备独立地通过各自的请求线向总线控制器发送总线请求信号，总线控制器根据预定优先级规则进行仲裁。**

**特点**：

- 灵活性高，可以设计多种优先级规则（如固定优先级、动态优先级等）。
- 中央化管理，易于控制和调整。
- 硬件实现复杂度较高，需要处理多个独立请求信号。
- 总线控制器可能成为性能瓶颈，特别是在设备数量较多或总线请求频繁的情况下。
# 3.常用的提高访存速度的措施有哪些
1. **缓存**：在CPU和主存之间引入一个或多个层次的高速缓存（L1、L2、L3等），用于存放经常访问的数据。

2. **内存分级存储**：采用分级存储体系结构，将存储器分为不同速度和容量的层次，如寄存器、缓存、主存和外存。

3. **内存并行技术**：双通道和多通道存储：通过双通道或多通道存储布局，使得CPU可以同时访问多个内存模块，提高数据传输带宽。

4. **内存访问优化**：确保数据在内存中的地址对齐，提高访问效率。

5. **高速内存技术**：采用速度更快的内存技术，提高整体存储器访问速度，如DDR3、DDR4、DDR5。
# 4，io设备与主机信息传送的控制方式有哪些


1. **程序控制I/O（Programmed I/O）**：由CPU直接控制I/O操作，通过执行I/O指令进行数据传输。
   - **方式**：
     - **轮询（Polling）**：CPU不断轮询I/O设备的状态寄存器，检查设备是否准备好进行数据传输。
     - **指令控制**：CPU执行特定的I/O指令来读取或写入数据。

2. **中断驱动I/O**：I/O设备在需要CPU处理时发出中断请求，CPU停止当前执行的任务，转去执行中断服务例程，处理I/O操作。
3. **直接存储器访问（DMA）**：DMA控制器（DMAC）直接在内存和I/O设备之间进行数据传输，而无需CPU的干预。

4. **通道I/O**：通过专用的I/O通道处理器或I/O通道（Channel）来管理复杂的I/O操作。


# 5.RISC 的主要特点有哪些？
![[Pasted image 20240611215501.png]]

# 6.组合逻辑方法设计CU 的步骤是什么？
1. 定义指令集架构（ISA）确定处理器支持的指令集，包括每条指令的格式和操作码。2. 构建状态图或状态表描述每条指令的执行步骤，每个状态表示一个微操作。3. 确定控制信号为每个状态确定需要激活的控制信号。4. 编码状态将状态进行二进制编码。5. 设计状态寄存器设计用于存储当前状态的寄存器。6. 设计状态转换逻辑使用组合逻辑电路，根据当前状态和输入条件确定下一个状态。7. 设计输出逻辑根据当前状态生成控制信号，通过组合逻辑电路实现。8. 实现控制单元将状态寄存器、状态转换逻辑和输出逻辑组合在一起，构成完整的控制单元。示例：简单的控制单元设计


# 磁盘组大题
![[Pasted image 20240610225025.png]]![[Pasted image 20240611171111.png]]




# 设某机配有基址寄存器和变址寄存器，采用一地址格式的指令系统，允许  

直接和间接寻址，且指令字长、机器字长和存储字长均为16 位。

（1）若采用单字长指令，能完成56 种操作，则指令可直接寻址的范围是多

少？一次间接寻址的寻址范围是多少？画出其指令格式并说明各字段

的含义。 

（2）若存储字长不变，可采用什么方法直接访问容量为32MB 的主存？
![[Pasted image 20240611215122.png]]
![[Pasted image 20240611215046.png]]

# 设某机配有A、B、C 3 台设备，其优先级按A -> B -> C 降序排列，为改  

变中断处理次序，它们的中断屏蔽字设置如下：

设备   屏蔽字

  A     1 1 1

  B     0 1 0

  C     0 1 1

现假设A、B、C 中断服务程序的执行时间均为20μS，A 于第10μS 时刻发出中断请求，B 于第20μS 时刻发出中断请求，C 于第40uS 时刻发出中断请求。请以时间为横轴，画出CPU 执行各服务程序的轨迹图。
![[Pasted image 20240611195523.png]]
![[Screenshot_2024-06-11-20-04-37-760_com.zmzx.colle.jpg]]![[Screenshot_2024-06-11-20-04-33-856_com.zmzx.colle.jpg]]
![[Screenshot_2024-06-11-20-05-11-236_com.zmzx.colle.jpg]]


# 现有64K×4 位的存储芯片若干，需要组成一个128K×8 位的存储器。
![[Pasted image 20240621145307.png]]
## 判断存储芯片的数据线和地址线
![[Pasted image 20240611194442.png]]

（1）该存储芯片的数据线和地址线各多少根？ 

（2）该存储器的数据线和地址线各多少根？   

（3）画出存储器扩容的完整连接图。
![[Pasted image 20240611213036.png]] ![[Pasted image 20240611214458.png]]
# 详见课本398 页。设CPU 中各部件及其连接关系如下图所示，图中W 是写控制标志，R 是读

控制标志，R1 和R2 是暂存器。

（1）假设要求再去之周期由ALU 完成（PC+1）→PC 的操作（即ALU 可以对它的一个源操作数完成加1 的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。

（2）写出指令“ADD #α”（#为立即寻址特征，隐含的操作数在ACC 中）在执行阶段所需要的微操作命令及节拍安排。![[1f1f4d93d659124e73bf122ad0f0ce24_d2377883d96434ba3dfd444e25452c01.png]]


# 模拟又模拟
![[d03ee6a38c7b50ed4d2de407abb11994_dfb5d2997a0863eb35b8a9f07ad75f08.jpg]]
![[9de203f8a67a48faa9cbf686275aeb66_9b42b3d27558eb531069532000c11080.jpg]]![[Pasted image 20240619170531.png]]
## 总线带宽 存储器带宽
![[Pasted image 20240619220034.png]]![[Pasted image 20240619220044.png]]





# 缓存
# 主存cache映射大题
![[Pasted image 20240610215241.png]]![[Pasted image 20240610215258.png]]
![[Pasted image 20240610220641.png]]
![[Pasted image 20240610220648.png]]![[Pasted image 20240610220654.png]]![[Pasted image 20240610220700.png]]![[Pasted image 20240610221328.png]]
说人话
直接相连 剩余位数+块数+块大小位数
全相连 剩余+块大小位数
组相连 剩余+组数+块大小位数

![[Pasted image 20240620011633.png]]
![[571cf14e5cc479d8e64c078153fbbcf5_067acf6503386643842336f327c84063.jpg]]




![[Pasted image 20240620011639.png]]
![[cd82503dd02b72043fd5613332433855_2958ef7eaa1542d593e3b314a0bf9dee.jpg]]
![[Pasted image 20240620021824.png]]
![[Pasted image 20240620021833.png]]![[Pasted image 20240620021842.png]]

![[Pasted image 20240621000249.png]]
![[82db837d7e7bad5197957a7c6633ed10_8d8227ae0f137660077a8ea36bcc1832.jpg]]
![[677c9be77825bf7e1aa61826193ff2c1_b0cf7466d53bc466751bc58bf336486c.jpg]]
![[10e37d592518db092286d20c585be6c2_fb8f268957fd14090072c10cad29e0e2.jpg]]



![[d1ded6705a6b81205a5f2aa06cc7fb4e_9e23180e6f4abdadea82853af4d87ed2.jpg]]

![[Pasted image 20240621152130.png]]
# 画图题
![[0905572cb632ed5621f18884dfe0b990_10f208df662ce9f3ee4ab117d52a98bf.jpg]]
![[Pasted image 20240621134422.png]]![[Pasted image 20240622195025.png]]

 



![[df956bb6d039a6ca0bad7c69125026d2_31d572892b7713ad0ef071c7e1ce1684.jpg]]



# 原码反码补码

![[Pasted image 20240621162059.png]]
**从右边往左填写！**
![[Pasted image 20240623171121.png]]
![[Pasted image 20240623194010.png]]![[Pasted image 20240623194141.png]]![[Pasted image 20240623171436.png]]
# **请按IEEE 754标准，将十进制数 178.125 转换成32位浮点数的二进制格式。
**

### 步骤1：将整数部分和小数部分转换为二进制

#### 1. 整数部分的转换

将178转换为二进制：

|步骤|除法结果|余数|
|---|---|---|
|178 ÷ 2|89|0|
|89 ÷ 2|44|1|
|44 ÷ 2|22|0|
|22 ÷ 2|11|0|
|11 ÷ 2|5|1|
|5 ÷ 2|2|1|
|2 ÷ 2|1|0|
|1 ÷ 2|0|1|

从下到上读取余数，得到：`10110010`

#### 2. 小数部分的转换

将0.125转换为二进制：

1. 0.125×2=0.250.125×2=0.25 取整数部分0
2. 0.25×2=0.50.25×2=0.5 取整数部分0
3. 0.5×2=1.00.5×2=1.0 取整数部分1

所以，0.125的二进制表示是：`0.001`

#### 3. 合并整数和小数部分

将整数部分和小数部分合并：

178.125=10110010.001178.125=10110010.001

### 步骤2：将二进制数规格化

将二进制数规格化为科学计数法形式：

10110010.001=1.0110010001×2710110010.001=1.0110010001×27

### 步骤3：计算S、E、M

#### 1. 符号位S

178.125是正数，所以符号位 𝑆=0S=0。

#### 2. 指数E

根据IEEE 754标准，单精度浮点数的指数偏移量为127。

𝐸=7+127=134E=7+127=134

将134转换为二进制：

|步骤|除法结果|余数|
|---|---|---|
|134 ÷ 2|67|0|
|67 ÷ 2|33|1|
|33 ÷ 2|16|1|
|16 ÷ 2|8|0|
|8 ÷ 2|4|0|
|4 ÷ 2|2|0|
|2 ÷ 2|1|0|
|1 ÷ 2|0|1|

从下到上读取余数，得到：`10000110`

#### 3. 尾数M

规格化后的尾数（小数部分）：`0110010001`

IEEE 754标准规定，尾数部分需要填满23位，不足部分用0补齐：

𝑀=01100100010000000000000M=01100100010000000000000

### 步骤4：组合成32位浮点数

将S、E、M组合成32位浮点数：

𝑆=0S=0  
𝐸=10000110E=10000110  
𝑀=01100100010000000000000M=01100100010000000000000

最终32位浮点数表示为：

0100001100110010001000000000000001000011001100100010000000000000

### 总结

十进制数178.125按照IEEE 754标准转换为32位浮点数的二进制格式如下：

0100001100110010001000000000000001000011001100100010000000000000

这就是178.125的IEEE 754单精度浮点数表示。

![[Pasted image 20240623174042.png]]

为了计算存储格式为 `C2370000` 的 IEEE 754 32 位浮点数的十进制值，我们需要按照 IEEE 754 标准将其解析为符号位、指数部分和尾数部分，然后计算其实际值。

### 步骤1：将十六进制转换为二进制

首先，将十六进制数 `C2370000` 转换为二进制：

|十六进制|二进制|
|---|---|
|C|1100|
|2|0010|
|3|0011|
|7|0111|
|0|0000|
|0|0000|
|0|0000|
|0|0000|

合并这些二进制数：

𝐶237000016=110000100011011100000000000000002C237000016​=110000100011011100000000000000002​

### 步骤2：解析 IEEE 754 32 位浮点数

根据 IEEE 754 标准，32 位浮点数由以下部分组成：

- 符号位（1 位）
- 指数部分（8 位）
- 尾数部分（23 位）

将二进制数划分为符号位、指数部分和尾数部分：

1∣10000100∣011011100000000000000001∣10000100∣01101110000000000000000

#### 1. 符号位（S）

符号位 𝑆S 是 1，表示负数。

#### 2. 指数部分（E）

指数部分是 `10000100`，转换为十进制：

100001002=128+4=132100001002​=128+4=132

根据 IEEE 754 标准，实际指数 𝑒e 需要减去偏移量 127：

𝑒=132−127=5e=132−127=5

#### 3. 尾数部分（M）

尾数部分是 `01101110000000000000000`，根据 IEEE 754 标准，尾数部分实际表示的值是：

1+0.0110111...1+0.0110111...

将小数部分转换为十进制：

0.0110111...=0×2−1+1×2−2+1×2−3+0×2−4+1×2−5+1×2−6+1×2−7+...0.0110111...=0×2−1+1×2−2+1×2−3+0×2−4+1×2−5+1×2−6+1×2−7+...

即：

0.0110111...=0.3750.0110111...=0.375

因此，尾数部分实际表示的值是：

𝑀=1+0.375=1.4375M=1+0.375=1.4375

### 步骤3：计算十进制值

根据 IEEE 754 标准，浮点数的实际值计算公式是：

(−1)𝑆×𝑀×2𝑒(−1)S×M×2e

将各部分代入公式：

(−1)1×1.4375×25(−1)1×1.4375×25

计算：

−1×1.4375×32=−46−1×1.4375×32=−46

### 结果

存储格式为 `C2370000` 的 IEEE 754 32 位浮点数的十进制值为：

−46−46

这就是通过解析 IEEE 754 标准的32位浮点数存储格式，计算其十进制值的过程。
# 海明码
![[Pasted image 20240621170911.png]]

![[Pasted image 20240623174532.png]]

为了将十进制数 25646425​ 表示成IEEE 754标准的32位浮点数格式，我们需要按照IEEE 754标准将其转换为二进制表示，并进一步解析为符号位、指数部分和尾数部分。

### 步骤1：将十进制数 25646425​ 转换为二进制

1. **将 25646425​ 转换为十进制小数**:
    
    2564=0.3906256425​=0.390625
    
2. **将0.390625转换为二进制**:
    
    - 0.390625 × 2 = 0.78125，取整数部分0
    - 0.78125 × 2 = 1.5625，取整数部分1
    - 1.5625 × 2 = 1.125，取整数部分1
    - 0.125 × 2 = 0.25，取整数部分0
    - 0.25 × 2 = 0.5，取整数部分0
    - 0.5 × 2 = 1.0，取整数部分1
    
    因此，0.390625的二进制表示为：
    
    0.0110010.011001
    

### 步骤2：将二进制数规格化

将二进制数规格化为科学计数法形式：

0.011001=1.1001×2−20.011001=1.1001×2−2

### 步骤3：计算S、E、M

#### 1. 符号位S

25646425​ 是正数，所以符号位 𝑆=0S=0。

#### 2. 指数部分E

根据IEEE 754标准，单精度浮点数的指数偏移量为127。

𝐸=−2+127=125E=−2+127=125

将125转换为二进制：

12510=01111101212510​=011111012​

#### 3. 尾数部分M

规格化后的小数部分是 `1001`。IEEE 754标准规定尾数部分需要填满23位，不足部分用0补齐：

𝑀=10010000000000000000000M=10010000000000000000000

### 步骤4：组合成32位浮点数

将S、E、M组合成32位浮点数：

𝑆=0S=0

𝐸=01111101E=01111101

𝑀=10010000000000000000000M=10010000000000000000000

最终32位浮点数表示为：

001111101100100000000000000000000001111101100100000000000000000000

### 总结

十进制数 25646425​ 按照IEEE 754标准转换为32位浮点数的二进制格式为：

0011111011001000000000000000000000111110110010000000000000000000

这就是 25646425​ 的IEEE 754单精度浮点数表示。




# 奇校验
![[Pasted image 20240621171013.png]]


# 简答题
### 1. I/O设备有哪些编址方式？各有何特点？

**正确答案：**

1. I/O设备的编址方式主要有两种：统一编址和不统一编址。  
    ……………(2分)
2. 统一编址的特点是将I/O地址看作是存储器地址的一部分，不需要安排专门的I/O指令。  
    ……………(1分)
3. 不统一编址的特点是I/O地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的I/O指令。  
    ……………(1分)

**解析：**

- **统一编址（Memory-mapped I/O）**：
    
    - **特点**：将I/O设备的地址映射到与存储器相同的地址空间中。CPU可以使用普通的读/写指令访问I/O设备，就像访问内存一样，无需专用的I/O指令。
    - **优点**：简化了指令集，程序员可以使用相同的指令访问内存和I/O设备。
    - **缺点**：可能占用部分内存地址空间。
- **不统一编址（Isolated I/O）**：
    
    - **特点**：I/O设备的地址和存储器地址是分开的，必须通过专用的I/O指令（如IN和OUT指令）访问I/O设备。
    - **优点**：I/O设备和存储器地址空间独立，不会相互干扰。
    - **缺点**：需要专门的指令集来处理I/O操作，增加了指令集的复杂性。

### 2. 简述采用CPU中控制器设计步骤（采用组合逻辑设计方法）

**正确答案：**

组合逻辑设计控制单元时，首先根据指令微操作的节拍安排，列出微操作命令的操作时间表，然后写出每一个微操作命令（控制信号）的逻辑表达式，最后根据逻辑表达式画出相应的组合逻辑电路图。

**解析：**

- **步骤1**：根据指令的微操作划分出周期和节拍，列出微操作命令的操作时间表。
- **步骤2**：为每一个微操作命令（控制信号）写出逻辑表达式。这些表达式通常基于当前的状态和指令的操作码。
- **步骤3**：根据逻辑表达式设计并绘制相应的组合逻辑电路图，确保每个微操作命令的控制信号在正确的时间产生。

### 3. 简述计算机组成和计算机体系结构的区别和联系。

**正确答案：**

- **计算机体系结构**：是指能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性。 …(2分)
- **计算机组成**：是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件组件。 …(2分)

**解析：**

- **计算机体系结构**：
    
    - **关注点**：抽象的功能特性和逻辑设计，如指令集架构（ISA）、地址空间、数据格式和处理模式。
    - **面向对象**：程序员和系统设计者，他们关心如何高效编写和执行程序。
- **计算机组成**：
    
    - **关注点**：实际的硬件实现，包括硬件电路设计、微架构、信号传输和物理布局。
    - **面向对象**：硬件工程师，他们关心如何实现体系结构中的功能和性能要求。
- **联系**：计算机组成是对计算机体系结构的具体实现。体系结构定义了计算机的功能规范，而组成实现了这些规范。
    

### 4. 简述I/O接口的功能。

**正确答案：**

I/O接口的功能包括：

1. 选址功能 …(1分)
2. 传送命令的功能 …(1分)
3. 传送数据的功能 …(1分)
4. 反映I/O设备工作状态的功能 …(1分)

**解析：**

- **选址功能**：识别和选择特定的I/O设备，确保数据和命令能够准确传递到目标设备。
- **传送命令的功能**：将CPU发出的命令传送到I/O设备，控制设备的操作。
- **传送数据的功能**：在CPU和I/O设备之间传输数据，实现输入和输出操作。
- **反映I/O设备工作状态的功能**：提供设备的状态信息，帮助CPU了解设备是否准备就绪或是否发生错误。

### 5. CPU主要由哪四个部分组成？各部分的作用是什么？

**正确答案：**

CPU由ALU、寄存器、中断系统和CU四部分组成。

- **ALU（算术逻辑单元）**：完成算术运算和逻辑操作。 …(1分)
- **寄存器**：存放操作数、中间结果和控制信息。 …(1分)
- **中断系统**：处理异常情况和特殊请求，协调中断处理。 …(1分)
- **CU（控制单元）**：取指令、分析指令、发出操作命令序列，控制其他部分工作。 …(1分)

**解析：**

- **算术逻辑单元（ALU）**：负责执行所有的算术和逻辑运算，如加减乘除和逻辑与或非操作。
- **寄存器**：高速存储单元，用于临时存储数据、地址、指令和控制信息。寄存器种类包括通用寄存器、专用寄存器（如程序计数器PC、指令寄存器IR）。
- **中断系统**：用于处理系统中断请求，包括外部设备中断、定时器中断和异常情况中断。中断系统确保CPU能够及时响应和处理重要事件。
- **控制单元（CU）**：负责从内存中取指令、解码指令、并根据指令控制CPU的其他部分执行相应操作。CU通过生成控制信号来协调各部分的操作。

通过这些详细的解释和解析，可以更好地理解计算机体系结构和相关概念。如果有更多问题或需要进一步的解释，请随时提问。
### 1. 如何理解计算机组成和计算机体系结构？
- **计算机组成**：指计算机**硬件系统**的各个**组成部分**及其相互**关系**。
- **计算机体系结构**：指计算机**系统**的**功能特性**和**性能表现**，关注的是计算机**硬件和软件之间的接口与交互**。
### 2. 冯诺依曼计算机的特点是什么？

- **存储程序概念**：程序和数据在**同一个存储器中存储**，计算机可以根据程序中的**指令顺序自动执行操作**。
- **顺序执行**：程序中的指令按顺序逐条执行，除非**遇到控制转移指令**（如**跳转**或**分支**指令）。
- **二进制编码**：数据和指令均采用**二进制**编码。
- **基本组成**：包括**运算器、控制器、存储器、输入设备和输出设备**五大部分。
### 3. 计算机的5大硬件组成及计算机硬件的3个主要技术指标。
- **计算机的5大硬件组成**：
    1. **运算器**：执行算术和逻辑运算。
    2. **控制器**：控制和协调计算机各部分的工作。
    3. **存储器**：存储程序和数据。
    4. **输入设备**：将数据和程序输入计算机。
    5. **输出设备**：将计算结果输出给用户。
- **计算机硬件的3个主要技术指标**：
    1. **速度**：主要包括时钟速度（如 GHz）和指令执行速度（如 MIPS）。
    2. **存储容量**：包括主存储器（如 RAM 大小）和辅助存储器（如硬盘容量）。
    3. **可靠性**：指硬件的故障率和平均无故障时间（MTBF）。
### 4. 常见的总线集中控制优先权仲裁方式有哪几种？（P57）
1. **链式查询法**（Daisy Chain）
   链式查询法是一种简单的仲裁方式，设备按优先级顺序连接成一个链，优先级高的设备放在链的前面。
3. **计数器定时查询法**（Counter Timing Polling）
计数器循环地轮询每个设备，按照一定的时间片分配总线控制权。
5. **独立请求法**（Independent Request）
每个设备提供独立的请求线和授予线，仲裁逻辑根据请求信号决定授予哪个设备总线控制权。
### 5. 总线周期的4个阶段分别是什么？（P59）
1. **仲裁阶段（Arbitration Phase）**：决定哪个设备可以使用总线。
2. **地址阶段（Address Phase）**：发送要访问的数据地址。
3. **数据阶段（Data Phase）**：进行实际的数据传输。
4. **结束阶段（Termination Phase）**：结束传输并释放总线控制权。

### 6. 存储系统层次结构主要体现在哪两个存储层次上？分别主要解决什么问题？（P71）
1. **主存与Cache之间的层次结构**:
    - **解决问题**: 提高数据访问速度。
    - **方法**: 利用Cache存储常用数据，增加缓存命中率，减少访问主存的延迟。
2. **主存与外存之间的层次结构**:
    - **解决问题**: 提供大容量数据存储。
    - **方法**: 使用虚拟内存技术，通过分页和分段将数据在主存和外存之间动态交换，支持运行大于主存容量的程序。

### 7. 动态RAM和静态RAM的区别。

-动态RAM（DRAM）和静态RAM（SRAM）的区别在于：DRAM需要定期刷新来维持数据，速度较慢但密度高、容量大，成本较低，主要用于主存；而SRAM不需要刷新，速度快但密度低、容量小，成本较高，主要用于高速缓存如CPU缓存。此外，DRAM的静态功耗较高，而SRAM的静态功耗较低。

### 8. 常用的提高访存速度的方法。
1. **缓存（Cache）**：在CPU和主存之间增加**高速缓存**，以减少访问主存的次数。
2. **存储器层次结构**：使用**多级缓存**（L1, L2, L3）和不同层次的存储器（如主存、辅存）提高访问效率。
3. **预取技术**：在需要数据之前**预先将数据从主存取到缓存中**。
4. **分布式存储**：将数据分布存储在**不同的存储器模块**中，实现**并行访问**。
### 9. 输入输出系统的发展大致分几个阶段？
输入输出系统的发展大致分为以下几个阶段：
1. **直接控制阶段**: 处理器直接控制I/O设备，必须等待I/O操作完成。
2. **中断驱动I/O阶段**: 引入中断机制，I/O设备完成操作时通知处理器，减少等待时间。
3. **直接存储器访问（DMA）阶段**: 引入DMA控制器，允许I/O设备直接与主存交换数据，无需处理器持续干预。
4. **通道I/O阶段**: 引入I/O通道或I/O处理器，管理复杂的I/O操作，提高系统并行性和效率。
5. **I/O接口标准化阶段**: 标准化I/O接口（如SCSI、USB），增强设备互操作性。
6. **智能I/O设备阶段**: I/O设备具备处理能力，执行复杂操作，减轻主机负担。
7. **虚拟化和云计算阶段**: 支持虚拟化和远程I/O操作，提高系统灵活性和资源利用率。
### 10. 简述I/O设备与主机信息传输的控制方式。

I/O设备与主机信息传输的控制方式主要有以下几种：

1. **程序控制方式**：由**CPU发出指令**，通过程序控制I/O设备进行数据传输。
2. **中断控制方式**：I/O设备在完成数据传输后，通过**中断信号通知CPU处理数据**。
3. **DMA（直接内存访问）方式**：I/O设备直接与内存进行数据传输，不需要CPU的干预。

### 11. 指令一般是由哪两部分组成的？各部分的作用分别是什么？（P300）

指令一般由以下两部分组成：

1. **操作码（Opcode）**：表示指令的**操作类型**，决定了CPU将执行什么操作。
2. **操作数（Operand）**：表示操作数的**地址或直接数值**，是操作对象的**数据或地址**。

### 12. 相比CISC机，RISC机的主要优点有哪些？（P333）
相比CISC机，RISC（精简指令集计算机）机的主要优点有：
1. **指令集简单**：**指令集小**，**指令格式统一**，**易于实现和优化。**
2. **指令执行速度快**：由于指令执行周期短，能够更快地完成指令执行。
3. **流水线效率高**：由于指令集简单，流水线设计更容易实现，效率更高。
4. **编译器优化**：RISC指令集更适合编译器优化，提高代码执行效率。

### 13. 构成CPU的主要四个部件分别是什么？（P338）
1. **算术逻辑单元（ALU）**：执行算术和逻辑运算。
2. **控制单元（CU）**：控制指令的执行过程。
3. **寄存器**：存储临时数据和指令。
4. **缓存（Cache）**：存储常用数据和指令，提高访问速度。
### 14. 影响流水线性能的因素有哪些？（P349）

1. **数据相关性**：指令之间的数据依赖会导致流水线停顿。
2. **控制相关性**：分支指令和跳转指令会导致流水线停顿。
3. **结构相关性**：硬件资源的竞争（如ALU、寄存器等）会导致流水线停顿。
4. **流水线深度**：流水线级数的增加会增加流水线的复杂性和停顿的可能性。

### 15. 简述组合逻辑设计控制单元的步骤。（P401）

1. **定义控制信号和状态**：明确控制信号和状态的定义。
2. **设计状态转换图**：画出状态转换图，定义各状态之间的转换关系。
3. **设计控制逻辑**：根据状态转换图设计控制逻辑电路。
4. **实现控制单元**：将设计好的控制逻辑电路实现为硬件电路。

### 16. 简述微程序设计控制单元的步骤。（P415）

1. **定义微指令格式**：确定微指令的格式和字段。
2. **编写微程序**：根据指令集编写对应的微程序。
3. **设计微程序控制存储器（MPCM）**：将微程序存储在控制存储器中。
4. **实现微程序控制单元**：将微程序控制存储器与执行单元连接，实现微程序控制单元。


# 翻译题
### 1. CMDR（Control Memory Data Register）
**正确答案：** 控存数据寄存器
**解析：** **存储当前正在执行的微指令。**
#### 1. **RAM（Random-Access Memory）**
随机存取存储器，用于临时存储数据和指令，断电后数据丢失。分为以下两类：

- **DRAM（Dynamic RAM）**  
    动态随机存取存储器，必须**定期刷新以保持数据**，常用作计算机**主内存**。
- **SRAM（Static RAM）**  
    静态随机存取存储器，**不需要刷新，速度快**，通常用于**缓存**（如 CPU 缓存）。
#### 2. **ROM（Read-Only Memory）**

只读存储器，数据在制造时写入，断电后数据不丢失。主要用于固件存储。常见类型包括：
- **PROM（Programmable ROM）**  
    可编程只读存储器，**一次性可编程**。
- **EPROM（Erasable Programmable ROM）**  
    可擦除编程只读存储器，可通过**紫外线擦除**并重新编程。
- **EEPROM（Electrically Erasable Programmable ROM）**  
    电可擦除可编程只读存储器，可通过**电信号擦除**并重新编程。
### 3. PC（Program Counter）
**正确答案：** 程序计数器
**解析：** 程序计数器是一个寄存器，用于**存储下一条将要执行的指令的地址。
### 4. RISC（Reduced Instruction Set Computer）
**正确答案：** **精简指令集计算机**
**解析：** RISC 是一种**计算机设计理念**，它的**指令集较小且简单**，指令执行**速度快**，易于实现**高效的流水线处理。
### 5. 总线周期（Bus Cycle）
**正确答案：** **完成一次总线操作的时间**
**解析：** 包括**地址传输、数据传输和控制信号传输等阶段。
### 6. 存储字长（Memory Word Length）
**正确答案：** 一个**存储单元所存储的二进制代码的位数**
**解析：**存储字长决定了系统一次可以处理的数据量。
### 7. 存取时间（Access Time）
**正确答案：** 指启动**一次存储器操作（读或写）到完成该操作所需要的全部时间**
### 8. 寻址方式（Addressing Mode）
**正确答案：** 确定**本条指令的数据地址以及下一条将要执行的指令地址**的方法
**解析：** **立即寻址、直接寻址、间接寻址、寄存器寻址、基址加偏移寻址**等。
### 9. 总线（Bus）
**正确答案：** 是**连接多个部件的信息传输线**，是**各部件共享的信息介质**
**解析：** 总线是计算机系统中用于连接多个部件的信息传输线，各部件通过总线共享信息。总线可以**传输数据、地址和控制信号**，是系统中各部件之间通信的桥梁。

### 10. 中断源（Interrupt Source）
**正确答案：** 凡是能向**CPU提出中断请求的各种因素统称中断源**
**解析：** 中断源是指能够向CPU提出中断请求的各种因素，如外部设备的输入/输出操作、定时器、硬件故障等。**当中断发生时，CPU暂停当前任务，转而执行中断服务程序以处理中断事件。**
### 主机（Host）

主机是**计算机系统的核心部分**，包括**中央处理器（CPU）、主存储器（主存）以及输入输出系统等。**主机负责执行操作系统和应用程序，处理数据和控制外围设备的操作。

### 中央处理器（CPU）

中央处理器（CPU，Central Processing Unit）是计算机的核心部件，负责**解释和执行计算机程序中的指令**。CPU 包括以下几个主要部件：

- **算术逻辑单元（ALU）**：执行算术和逻辑运算。
- **控制单元（CU）**：控制指令的执行过程，协调各部件的操作。
- **寄存器**：用于存储临时数据和指令。

### 主存（Main Memory）

主存储器（主存）是计算机系统中的主要存储设备，用于存储正在使用的程序和数据。主存通常由**随机存取存储器**（RAM）组成，具有高速访问特性，但**断电后数据会丢失**。主存的两个主要类型是：

- **动态随机存取存储器（DRAM）**：需要定期刷新以保持数据。
- **静态随机存取存储器（SRAM）**：不需要刷新，速度更快但成本较高。

### 存储单元（Storage Unit）

**存储单元是存储器中的基本存储单位**，每个存储单元可以存储一个固定大小的数据（通常是一个字节或一个字）。存储单元由唯一的地址标识，可以独立访问。

### 存储元件（Storage Element）

**存储元件是存储单元中的基本构成部分**，用于实际存储数据的物理设备。例如，在动态随机存取存储器（DRAM）中，存储元件是电容和晶体管的组合。

### 存储基元（Storage Primitive）

**存储基元是指存储器中最小的数据存储单位。**在大多数计算机系统中，存储基元是一个位（bit），即二进制的 0 或 1。

### 存储元（Storage Cell）

**存储元（又称存储单元）是存储器中的一个位置，用于存储一个存储基元或多个存储基元的组合。**在大多数情况下，存储元存储一个字节（8 位）或一个字（通常 16 位或 32 位）。

### 存储字（Memory Word）

**存储字是计算机存储器中的一个数据单位**，由多个存储基元组成。存储字的长度（即存储字长）是系统设计中一个重要的参数，**决定了系统一次可以处理的数据量。**

### 存储字长（Memory Word Length）

**存储字长是指一个存储字中包含的二进制位数**。例如，一个 32 位系统的存储字长为 32 位。存储字长决定了计算机一次能够处理的数据量。

### 存储容量（Memory Capacity）

**存储容量是指存储器能够存储的总数据量。**通常以字节（Byte）或其倍数（如 KB, MB, GB）为单位表示。例如，一个内存条的存储容量可能为 8 GB。

### 机器字长（Machine Word Length）

**机器字长是指计算机系统中基本数据单位的长度，即 CPU 一次能够处理的二进制数据的位数。**通常，机器字长为 8 位、16 位、32 位或 64 位。机器字长影响计算机的性能和数据处理能力。

### 指令字长（Instruction Word Length）

**指令字长是指一条指令的长度**，即指令中包含的二进制位数。指令字长通常与机器字长相关，但不一定相同。指令字长决定了指令的编码方式和复杂度。

### 总结

- **主机（Host）**：计算机系统的主要部分，包括 CPU、主存等。
- **中央处理器（CPU）**：负责解释和执行指令的核心部件。
- **主存（Main Memory）**：存储正在使用的程序和数据的主要存储设备。
- **存储单元（Storage Unit）**：存储器中的基本存储单位。
- **存储元件（Storage Element）**：存储单元中的基本构成部分。
- **存储基元（Storage Primitive）**：存储器中最小的数据存储单位。
- **存储元（Storage Cell）**：存储器中的一个位置，用于存储一个或多个存储基元。
- **存储字（Memory Word）**：存储器中的一个数据单位，由多个存储基元组成。
- **存储字长（Memory Word Length）**：一个存储字中包含的二进制位数。
- **存储容量（Memory Capacity）**：存储器能够存储的总数据量。
- **机器字长（Machine Word Length）**：计算机系统中基本数据单位的长度。
- **指令字长（Instruction Word Length）**：一条指令的长度。

### 3. **IR（Instruction Register）**：指令寄存器

**指令寄存器用于存储当前正在执行的指令**。当 CPU 从内存中取出一条指令后，会将其放入 IR 中进行解码和执行。

### 4. **CU（Control Unit）**：控制单元

控制单元负责从**内存中取指令、解码指令并执行指令。**CU 通过生成控制信号来协调 CPU 内部各部分以及与外部设备的操作。

### 5. **ALU（Arithmetic Logic Unit）**：算术逻辑单元

算术逻辑单元是 CPU 的核心部件之一，**负责执行所有的算术运算**（如加法、减法）**和逻辑运算（**如与、或、非）。ALU 是一个组合逻辑电路。

### 6. **ACC（Accumulator）**：累加器

累加器是一个寄存器，用于**临时存储运算的中间结果。**许多运算都涉及累加器的使用。

### 7. **MQ（Multiplier Quotient Register）**：乘商寄存器

乘商寄存器用于**存储乘法运算的乘积或除法运算的商。**它在一些计算机体系结构中用于复杂的算术运算。

### 8. **X**：通用寄存器

通用寄存器是 CPU 内部的一种寄存器，用于**存储临时数据和中间结果。**具体名称和数量取决于计算机的体系结构。

### 9. **MAR（Memory Address Register）**：**内存地址寄存器**

存储器地址寄存器用于存储当前访问的**内存单元的地址**。在 CPU 进行内存读取或写入操作时，地址信息会被放入 MAR 中。

### 10. **MDR（Memory Data Register）**：内存数据寄存器

存储器数据寄存器用于存储从**内存中读取的数据或即将写入内存的数据。**在内存操作过程中，数据会被暂时存放在 MDR 中。

### 11. **I/O（Input/Output）**：输入/输出

**输入/输出是计算机与外部设备进行数据交换的操作**。输入设备（如键盘、鼠标）将数据输入计算机，输出设备（如显示器、打印机）将计算结果输出给用户。

### 12. **MIPS（Million Instructions Per Second）**：每秒百万指令

MIPS 是衡量计算机性能的一个指标，**表示 CPU 每秒能够执行的指令数，以百万为单位。**虽然 MIPS 能反映计算机的处理能力，但它不适合作为唯一的性能指标，因为不同的指令集架构（ISA）可能会影响实际性能。

### 13. **CPI（Cycles Per Instruction）**：每条指令的周期数

CPI 是衡量 CPU 性能的一个关键指标，表示执行一条指令所需的时钟周期数。CPI 越低，表示 CPU 执行指令的效率越高。

### 14. **FLOPS（Floating Point Operations Per Second）**：每秒浮点运算次数

FLOPS 是衡量计算机浮点运算性能的指标，表示每秒能够进行的浮点运算次数。FLOPS 通常用于科学计算、图形处理等需要大量浮点运算的应用场景。

这些缩写和它们的详细解释可以帮助你更好地理解计算机体系结构和性能指标。希望这些信息对你有帮助！如果有更多问题，请随时提问。

# 选择选项汇总


### 1. 下列描述中是正确的。

**选项：**  
A. 控制器能理解、解释并执行所有的指令及存储结果  
B. 一台计算机包括输入、输出、控制、存储及算术逻辑运算 5个子系统  
C. 所有的数据运算都在CPU的控制中心中完成  
D. 所有的运算结果都在存储器中

**正确答案：B**

**知识点：计算机系统组成**

计算机系统通常包括五个子系统：输入、输出、控制、存储和算术逻辑运算。这些子系统共同工作来执行计算任务。

**举一反三：**

- 计算机系统的硬件组成还可以细分为更多组件，如内存（RAM）、硬盘（HDD/SSD）、显卡（GPU）等。
- 控制器负责指令的解码和执行，但具体的运算任务由算术逻辑单元（ALU）完成。

### 2. 通常计算机的更新换代以 为依据。

**选项：**  
A. 电子器件  
B. 电子管  
C. 半导体  
D. 延迟线

**正确答案：A**

**知识点：计算机的发展**

计算机的发展和更新换代通常以电子器件的技术进步为依据。电子器件的发展历程包括电子管、晶体管、集成电路和超大规模集成电路（VLSI）。

**举一反三：**

- 计算机的发展历程分为四个主要阶段：第一代（电子管）、第二代（晶体管）、第三代（集成电路）和第四代（超大规模集成电路）。
- 每一代计算机的性能和速度显著提高，体积和功耗显著降低。

### 3. 在集中式总线控制中, 方式响应时间最快。

**选项：**  
A. 链式查询  
B. 计数器定时查询  
C. 独立请求  
D. 分布式请求

**正确答案：C**

**知识点：总线仲裁**

独立请求方式提供每个设备独立的请求线和授予线，因此可以快速响应设备请求，响应时间最快。

**举一反三：**

- 链式查询法虽然实现简单，但优先级固定，低优先级设备可能长期得不到总线使用权。
- 计数器定时查询法每个设备使用总线的机会相等，但响应时间较慢。

### 4. 在计数器定时查询方式下，若计数从最大数开始，采用减法计数器，则 。

**选项：**  
A. 设备号小的优先级高  
B. 每个设备使用总线的机会相等  
C. 设备号大的优先级高  
D. 优先级不确定

**正确答案：C**

**知识点：总线仲裁**

计数器定时查询采用减法计数器，计数从最大数开始，因此设备号大的优先级高。

**举一反三：**

- 如果采用加法计数器，计数从最小数开始，则设备号小的优先级高。
- 计数器定时查询法的优点是简单实现，但可能存在优先级反转问题。

### 5. 总线的半同步通信方式 。

**选项：**  
A. 不采用时钟信号,只采用握手信号  
B. 既采用时钟信号,又采用握手信号  
C. 既不采用时钟信号,又不采用握手信号  
D. 采用时钟信号，不采用握手信号

**正确答案：B**

**知识点：总线通信方式**

半同步通信方式同时使用时钟信号和握手信号，确保数据传输的同步性和可靠性。

**举一反三：**

- 全同步通信方式只使用时钟信号，不使用握手信号。
- 全异步通信方式只使用握手信号，不使用时钟信号。

### 6. 存取周期是指 。

**选项：**  
A. 存储器的写入时间或读出时间  
B. 存储器进行连续读操作允许的最短间隔时间  
C. 存储器进行连续写操作允许的最短间隔时间  
D. 存储器进行连续读或写操作所允许的最短间隔时间

**正确答案：D**

**知识点：存储器性能**

存取周期是指存储器进行连续读或写操作所允许的最短间隔时间，表示存储器能够完成一次读或写操作所需的时间。

**举一反三：**

- 读写周期是存储器完成一次读或写操作所需的时间。
- 存储器的访问时间包括地址建立时间、数据传输时间和控制信号传输时间。

### 7. 某计算机字长是32位,它的存储容量是1MB,按字编址，它的寻址范围是 。

**选项：**  
A. 512K  
B. 256K  
C. 512KB  
D. 256KB

**正确答案：B**

**知识点：存储器编址**

字长为32位，存储容量为1MB（1024KB），按字编址，每个地址存储32位（4字节），因此寻址范围为1MB / 4 = 256K。

**举一反三：**

- 如果按字节编址，则存储容量为1MB，寻址范围为1M。
- 按半字编址时，每个地址存储16位（2字节），则寻址范围为1MB / 2 = 512K。

### 8. 下列说法中， 是正确的。

**选项：**  
A. 半导体RAM信息可读可写，且断电后仍能保持记忆  
B. 静态RAM信息可读可写，且存储信息是不易失的  
C. 半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的  
D. 半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的

**正确答案：D**

**知识点：存储器类型**

半导体RAM（包括DRAM和SRAM）是易失性存储器，存储信息在断电后会丢失。静态RAM（SRAM）在电源不断时，信息保持不变。

**举一反三：**

- 非易失性存储器（如闪存、EEPROM）在断电后仍能保持存储信息。
- 动态RAM（DRAM）需要定期刷新以保持数据，而静态RAM（SRAM）不需要刷新。

### 9. 假设数据位是10位，则利用汉明码校验，需要添加 位校验位。

**选项：**  
A. 1  
B. 2  
C. 3  
D. 4

**正确答案：D**

**知识点：汉明码**

汉明码的校验位数量可以通过公式 2𝑟≥𝑚+𝑟+12r≥m+r+1 计算，其中 m 是数据位数，r 是校验位数。对于10位数据，需要4位校验位（因为 24≥10+4+124≥10+4+1）。

**举一反三：**

- 对于7位数据，需要3位校验位（因为 23≥7+3+123≥7+3+1）。
- 汉明码可以检测并纠正单个比特错误，增加数据传输的可靠性。

### 10. 下列说法中正确的是 。

**选项：**  
A. 缓存与主存统一编址，缓存的地址空间是主存地址空间的一部分  
B. 主存储器只由易失性的随机读/写存储器构成  
C. 单体多字存储器主要解决访存容量的问题  
D. 多体并行系统中，高位交叉编址是顺序编址，低位交叉编址是各个体轮流编址。

**正确答案：D**

**知识点：存储器编址**

在多体并行系统中，高位交叉编址用于顺序编址，而低位交叉编址则是各个存储体轮流编址，这样可以提高存储访问效率。

**举一反三：**

- 高位交叉编址适用于需要顺序访问的存储操作。
- 低位交叉编址适用于需要并行访问的存储操作，提高并行访问效率。

### 11. 缓存的地址映射中， 比较多的采用“按内容寻址”的相联存储器来实现。

**选项：**  
A. 直接映射  
B. 全相联映射  
C. 组相联映射  
D. 间接映射

**正确答案：B**

**知识点：缓存地址映射**

全相联映射的缓存实现方式中，任何内存块都可以映射到缓存中的任何位置，通常采用“按内容寻址”的相联存储器实现，以便快速查找数据。

**举一反三：**

- 直接映射将每个内存块固定映射到缓存中的一个位置，简单但易发生冲突。
- 组相联映射将内存块映射到缓存中的一个组内的任意位置，结合了直接映射和全相联映射的优点。

### 12. 关于磁盘上的磁道，下列说法错误的是 。

**选项：**  
A. 最大位密度是指最内圈磁道上的位密度  
B. 记录密度相同的同心圆  
C. 磁道是半径不同的同心圆  
D. 在磁盘各磁道上所记录的信息量是相同的

**正确答案：B**

**知识点：磁盘存储结构**

磁道是磁盘上的同心圆，记录密度可能不同。最大位密度通常在最外圈磁道上。

**举一反三：**

- 磁盘上的扇区是磁道上划分的存储单位，每个扇区存储固定数量的数据。
- 磁盘的寻道时间是指磁头移动到目标磁道所需的时间。

### 13. 下列校验码中，奇校验正确的有 。

**选项：**  
A. 110100111  
B. 001000111  
C. 110110111  
D. 111000111

**正确答案：C**

**知识点：奇偶校验**

奇校验要求数据中1的数量为奇数。选项C中1的数量为5，是奇数。

**举一反三：**

- 偶校验要求数据中1的数量为偶数。
- 奇偶校验是一种简单的错误检测方法，可以检测单个比特错误，但不能纠正错误。

### 14. 动态RAM采用下列哪种刷新方式时，不存在死时间 。

**选项：**  
A. 集中刷新  
B. 分散刷新  
C. 异步刷新  
D. 同时刷新

**正确答案：B**

**知识点：DRAM刷新**

分散刷新将刷新操作分散到多个时钟周期内进行，因此不存在死时间。

**举一反三：**

- 集中刷新在特定时间段内刷新所有存储单元，存在死时间。
- 异步刷新不依赖系统时钟，随时进行刷新操作。

### 15. 下列叙述中 是正确的。

**选项：**  
A. 程序中断方式和DMA方式中实现数据传送都需要中断请求  
B. 程序中断中有中断请求，DMA方式中没有中断请求  
C. 程序中断方式和DMA方式中都有中断请求，但目的不同  
D. DMA要等指令周期结束时才可以进行周期窃取

**正确答案：C**

**知识点：中断和DMA**

程序中断和DMA方式都使用中断请求，但程序中断用于通知CPU处理，而DMA用于数据传输。

**举一反三：**

- 程序中断方式由CPU执行中断服务程序处理外部事件。
- DMA方式由DMA控制器直接进行数据传输，减少CPU负担。

### 16. 以下 是正确的。

**选项：**  
A. 中断向量就是中断服务程序的入口地址  
B. 中断服务程序可以是操作系统模块  
C. DMA的数据传送需要CPU控制  
D. 一个更高级的中断请求一定可以中断另一个中断处理程序的执行

**正确答案：B**

**知识点：中断处理**

中断服务程序可以是操作系统模块，用于处理特定的中断请求。

**举一反三：**

- 中断向量是中断服务程序的入口地址，但不一定是唯一的。
- DMA的数据传送由DMA控制器自主完成，不需要CPU直接控制。

### 17. (76.54)8= 。

**选项：**  
A. (3E.A)16  
B. (111110.101100)2  
C. (62.6835)10  
D. (110111.101100)2

**正确答案：B**

**知识点：数制转换**

将八进制数76.54转换为二进制数111110.101100。

**举一反三：**

- 将二进制数转换为十六进制数，通过每4位二进制数对应一位十六进制数。
- 将十进制数转换为二进制数，通过不断除以2取余数。

### 18. 在浮点机中，下列说法 是正确的。

**选项：**  
A. 尾数的第一数位为 1 时，即为规格化形式  
B. 尾数的第一数位与数符不同时 ，即为规格化形式  
C. 在不同的机器数有不同的规格化形式  
D. 尾数的第一数位为 0 时，即为规格化形式

**正确答案：C**

**知识点：浮点数表示**

不同机器可能有不同的规格化浮点数表示形式。

**举一反三：**

- 规格化形式的浮点数表示通常要求尾数的最高位为1，以确保精度。
- 浮点数由符号位、指数位和尾数组成，可以表示很大的数值范围。

### 19. 在补码定点加减运算器中，无论采用单符号位还是双符号位，必须有溢出判断电路，一般用 实现。

**选项：**  
A. 与非门  
B. 或非门  
C. 异或门  
D. 与或非门

**正确答案：C**

**知识点：溢出判断**

溢出判断电路通常使用异或门来判断符号位是否发生变化。

**举一反三：**

- 溢出发生在加法或减法运算中，结果超出了表示范围。
- 溢出判断还可以通过符号位和进位位的比较来实现。

### 20. 4片74181 和 1片74182相配合，具有如下 种进位传递功能。

**选项：**  
A. 串行进位  
B. 组（小组）内并行进位，组（小组）间并行进位  
C. 组（小组）内并行进位，组（小组）间串行进位  
D. 组（小组）内串行进位，组（小组）间并行进位

**正确答案：B**

**知识点：进位传递**

这种组合实现了组内并行进位和组间并行进位，提供了高效的加法运算。

**举一反三：**

- 串行进位方式进位速度较慢，但实现简单。
- 并行进位方式进位速度快，但硬件复杂度较高。

### 21. 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是 。

**选项：**  
A. 直接、立即、间接  
B. 直接、间接、立即  
C. 立即、直接、间接  
D. 立即、间接、直接

**正确答案：C**

**知识点：寻址方式**

立即寻址最快，因为操作数直接在指令中；直接寻址其次，操作数在内存中；间接寻址最慢，因为需要多次访问内存。

**举一反三：**

- 寄存器寻址速度较快，因为操作数在CPU内部寄存器中。
- 基址加偏移寻址方式用于访问数组和结构体中的元素。

### 22. 设机器字长为32位，存储器按字编址，对于单字长指令而言，读取该指令后，PC值自动加 。

**选项：**  
A. 1  
B. 2  
C. 4  
D. 8

**正确答案：C**

**知识点：指令计数器**

假设单字长指令的长度为32位，即4字节，读取指令后PC值应增加4个字节。

**举一反三：**

- 如果机器字长为16位，读取单字长指令后PC值应增加2个字节。
- 多字长指令可能需要多次读取，PC值根据指令长度变化。

### 23. 指令周期是指 。

**选项：**  
A. CPU从主存取出一条指令的时间  
B. CPU执行一条指令的时间  
C. CPU从主存取出一条指令加上执行这条指令的时间  
D. 时钟周期时间

**正确答案：C**

**知识点：指令周期**

指令周期是指CPU从主存取出一条指令并执行这条指令所需的总时间。

**举一反三：**

- 指令周期通常包括取指令周期（Fetch Cycle）和执行周期（Execution Cycle）。
- 有些复杂指令可能需要多个执行周期，例如多周期乘法指令。

### 24. 中断向量可提供 。

**选项：**  
A. 被选中设备的地址  
B. 传送数据的起始地址  
C. 中断服务程序入口地址  
D. 主程序的断点地址

**正确答案：C**

**知识点：中断向量**

中断向量是中断服务程序的入口地址，用于指示中断处理程序的起始位置。

**举一反三：**

- 中断向量表通常存储在固定内存区域，每个中断类型对应一个入口地址。
- 中断服务程序处理完成后，CPU会返回到被中断的主程序继续执行。

### 25. 在下列说法中是正确的 。

**选项：**  
A. 计算机的速度完全取决于主频  
B. 机器的运行速度和主存的运行速度、机器是否配有cache、总线的数据传输率、硬盘的运行速度等都无关。  
C. 计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关  
D. 机器周期所含时钟数多的机器，速度更快。

**正确答案：C**

**知识点：计算机性能**

计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关，而不仅仅取决于主频。

**举一反三：**

- 主频越高，意味着时钟周期越短，理论上执行指令越快。
- 缓存（Cache）可以显著提高数据访问速度，从而提高整体性能。

### 26. 下列叙述中正确的是 。

**选项：**  
A. 水平型微指令能充分利用数据通路的并行结构  
B. 微处理器的程序称为微程序  
C. 多字节指令可加快取指令的速度  
D. 采用微程序控制器的处理器称为微处理器

**正确答案：A**

**知识点：微指令**

水平型微指令能充分利用数据通路的并行结构，提供更高的并行性和效率。

**举一反三：**

- 垂直型微指令通常较短，每条微指令只控制少数几个操作。
- 水平型微指令较长，可以同时控制多个操作，提高并行处理能力。

### 27. 微程序控制器的速度比硬布线控制器慢，主要是因为 。

**选项：**  
A. 增加了从磁盘存储器读取微指令的时间  
B. 增加了从主存读取微指令的时间  
C. 增加了从指令寄存器读取微指令的时间  
D. 增加了从控制存储器读取微指令的时间

**正确答案：D**

**知识点：控制器类型**

微程序控制器的速度比硬布线控制器慢，主要是因为增加了从控制存储器读取微指令的时间。

**举一反三：**

- 硬布线控制器使用固定的硬件逻辑来执行指令，速度快但灵活性差。
- 微程序控制器使用存储在控制存储器中的微指令来执行指令，灵活性高但速度较慢。

### 28. 设置中断排队判优逻辑的目的是 。

**选项：**  
A. 产生中断源编码  
B. 使同时提出的请求中的优先级别最高者得到及时响应  
C. 使CPU能方便地转入中断服务子程序  
D. 提高中断响应速度

**正确答案：B**

**知识点：中断优先级**

中断排队判优逻辑的目的是在同时提出的中断请求中，优先级最高者得到及时响应。

**举一反三：**

- 中断优先级可以分为固定优先级和动态优先级。
- 固定优先级中断系统优先级不变，动态优先级中断系统优先级可以根据系统状态动态调整。

### 29. 下列叙述中， 不能反映RISC的特征。

**选项：**  
A. 指令执行采用流水方式  
B. 指令长度固定  
C. 控制器采用微程序设计  
D. 配置多个通用寄存器

**正确答案：C**

**知识点：RISC特征**

RISC的特征包括指令执行采用流水方式、指令长度固定和配置多个通用寄存器。控制器通常采用硬布线设计而非微程序设计。

**举一反三：**

- RISC指令集通常较小且简单，易于实现高效的流水线处理。
- RISC处理器通常具有大量通用寄存器，以减少对内存访问的依赖。

### 30. 下列说法中 是错误的。

**选项：**  
A. 中断标志触发器用于指示CPU是否进入中断周期  
B. 允许中断触发器用于开放或关闭中断系统  
C. CPU响应中断的时间是外部设备提出中断请求  
D. 响应中断的条件是外部设备工作完成和系统允许时

**正确答案：C**

**知识点：中断系统**

CPU响应中断的时间不是外部设备提出中断请求的时间，而是CPU检测到中断请求并决定响应的时间。

**举一反三：**

- 中断标志触发器用于指示CPU是否进入中断周期，可以通过软件设置或硬件信号触发。
- 允许中断触发器用于开放或关闭中断系统，控制是否响应中断请求。

