create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list {dbg_OBUF[6]}]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 2 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {adc0_fifo/state[0]} {adc0_fifo/state[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 3 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {adc3_fifo/adc_enb_sr[0]} {adc3_fifo/adc_enb_sr[1]} {adc3_fifo/adc_enb_sr[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 256 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {adc3_fifo/fifo_din[0]} {adc3_fifo/fifo_din[1]} {adc3_fifo/fifo_din[2]} {adc3_fifo/fifo_din[3]} {adc3_fifo/fifo_din[4]} {adc3_fifo/fifo_din[5]} {adc3_fifo/fifo_din[6]} {adc3_fifo/fifo_din[7]} {adc3_fifo/fifo_din[8]} {adc3_fifo/fifo_din[9]} {adc3_fifo/fifo_din[10]} {adc3_fifo/fifo_din[11]} {adc3_fifo/fifo_din[12]} {adc3_fifo/fifo_din[13]} {adc3_fifo/fifo_din[14]} {adc3_fifo/fifo_din[15]} {adc3_fifo/fifo_din[16]} {adc3_fifo/fifo_din[17]} {adc3_fifo/fifo_din[18]} {adc3_fifo/fifo_din[19]} {adc3_fifo/fifo_din[20]} {adc3_fifo/fifo_din[21]} {adc3_fifo/fifo_din[22]} {adc3_fifo/fifo_din[23]} {adc3_fifo/fifo_din[24]} {adc3_fifo/fifo_din[25]} {adc3_fifo/fifo_din[26]} {adc3_fifo/fifo_din[27]} {adc3_fifo/fifo_din[28]} {adc3_fifo/fifo_din[29]} {adc3_fifo/fifo_din[30]} {adc3_fifo/fifo_din[31]} {adc3_fifo/fifo_din[32]} {adc3_fifo/fifo_din[33]} {adc3_fifo/fifo_din[34]} {adc3_fifo/fifo_din[35]} {adc3_fifo/fifo_din[36]} {adc3_fifo/fifo_din[37]} {adc3_fifo/fifo_din[38]} {adc3_fifo/fifo_din[39]} {adc3_fifo/fifo_din[40]} {adc3_fifo/fifo_din[41]} {adc3_fifo/fifo_din[42]} {adc3_fifo/fifo_din[43]} {adc3_fifo/fifo_din[44]} {adc3_fifo/fifo_din[45]} {adc3_fifo/fifo_din[46]} {adc3_fifo/fifo_din[47]} {adc3_fifo/fifo_din[48]} {adc3_fifo/fifo_din[49]} {adc3_fifo/fifo_din[50]} {adc3_fifo/fifo_din[51]} {adc3_fifo/fifo_din[52]} {adc3_fifo/fifo_din[53]} {adc3_fifo/fifo_din[54]} {adc3_fifo/fifo_din[55]} {adc3_fifo/fifo_din[56]} {adc3_fifo/fifo_din[57]} {adc3_fifo/fifo_din[58]} {adc3_fifo/fifo_din[59]} {adc3_fifo/fifo_din[60]} {adc3_fifo/fifo_din[61]} {adc3_fifo/fifo_din[62]} {adc3_fifo/fifo_din[63]} {adc3_fifo/fifo_din[64]} {adc3_fifo/fifo_din[65]} {adc3_fifo/fifo_din[66]} {adc3_fifo/fifo_din[67]} {adc3_fifo/fifo_din[68]} {adc3_fifo/fifo_din[69]} {adc3_fifo/fifo_din[70]} {adc3_fifo/fifo_din[71]} {adc3_fifo/fifo_din[72]} {adc3_fifo/fifo_din[73]} {adc3_fifo/fifo_din[74]} {adc3_fifo/fifo_din[75]} {adc3_fifo/fifo_din[76]} {adc3_fifo/fifo_din[77]} {adc3_fifo/fifo_din[78]} {adc3_fifo/fifo_din[79]} {adc3_fifo/fifo_din[80]} {adc3_fifo/fifo_din[81]} {adc3_fifo/fifo_din[82]} {adc3_fifo/fifo_din[83]} {adc3_fifo/fifo_din[84]} {adc3_fifo/fifo_din[85]} {adc3_fifo/fifo_din[86]} {adc3_fifo/fifo_din[87]} {adc3_fifo/fifo_din[88]} {adc3_fifo/fifo_din[89]} {adc3_fifo/fifo_din[90]} {adc3_fifo/fifo_din[91]} {adc3_fifo/fifo_din[92]} {adc3_fifo/fifo_din[93]} {adc3_fifo/fifo_din[94]} {adc3_fifo/fifo_din[95]} {adc3_fifo/fifo_din[96]} {adc3_fifo/fifo_din[97]} {adc3_fifo/fifo_din[98]} {adc3_fifo/fifo_din[99]} {adc3_fifo/fifo_din[100]} {adc3_fifo/fifo_din[101]} {adc3_fifo/fifo_din[102]} {adc3_fifo/fifo_din[103]} {adc3_fifo/fifo_din[104]} {adc3_fifo/fifo_din[105]} {adc3_fifo/fifo_din[106]} {adc3_fifo/fifo_din[107]} {adc3_fifo/fifo_din[108]} {adc3_fifo/fifo_din[109]} {adc3_fifo/fifo_din[110]} {adc3_fifo/fifo_din[111]} {adc3_fifo/fifo_din[112]} {adc3_fifo/fifo_din[113]} {adc3_fifo/fifo_din[114]} {adc3_fifo/fifo_din[115]} {adc3_fifo/fifo_din[116]} {adc3_fifo/fifo_din[117]} {adc3_fifo/fifo_din[118]} {adc3_fifo/fifo_din[119]} {adc3_fifo/fifo_din[120]} {adc3_fifo/fifo_din[121]} {adc3_fifo/fifo_din[122]} {adc3_fifo/fifo_din[123]} {adc3_fifo/fifo_din[124]} {adc3_fifo/fifo_din[125]} {adc3_fifo/fifo_din[126]} {adc3_fifo/fifo_din[127]} {adc3_fifo/fifo_din[128]} {adc3_fifo/fifo_din[129]} {adc3_fifo/fifo_din[130]} {adc3_fifo/fifo_din[131]} {adc3_fifo/fifo_din[132]} {adc3_fifo/fifo_din[133]} {adc3_fifo/fifo_din[134]} {adc3_fifo/fifo_din[135]} {adc3_fifo/fifo_din[136]} {adc3_fifo/fifo_din[137]} {adc3_fifo/fifo_din[138]} {adc3_fifo/fifo_din[139]} {adc3_fifo/fifo_din[140]} {adc3_fifo/fifo_din[141]} {adc3_fifo/fifo_din[142]} {adc3_fifo/fifo_din[143]} {adc3_fifo/fifo_din[144]} {adc3_fifo/fifo_din[145]} {adc3_fifo/fifo_din[146]} {adc3_fifo/fifo_din[147]} {adc3_fifo/fifo_din[148]} {adc3_fifo/fifo_din[149]} {adc3_fifo/fifo_din[150]} {adc3_fifo/fifo_din[151]} {adc3_fifo/fifo_din[152]} {adc3_fifo/fifo_din[153]} {adc3_fifo/fifo_din[154]} {adc3_fifo/fifo_din[155]} {adc3_fifo/fifo_din[156]} {adc3_fifo/fifo_din[157]} {adc3_fifo/fifo_din[158]} {adc3_fifo/fifo_din[159]} {adc3_fifo/fifo_din[160]} {adc3_fifo/fifo_din[161]} {adc3_fifo/fifo_din[162]} {adc3_fifo/fifo_din[163]} {adc3_fifo/fifo_din[164]} {adc3_fifo/fifo_din[165]} {adc3_fifo/fifo_din[166]} {adc3_fifo/fifo_din[167]} {adc3_fifo/fifo_din[168]} {adc3_fifo/fifo_din[169]} {adc3_fifo/fifo_din[170]} {adc3_fifo/fifo_din[171]} {adc3_fifo/fifo_din[172]} {adc3_fifo/fifo_din[173]} {adc3_fifo/fifo_din[174]} {adc3_fifo/fifo_din[175]} {adc3_fifo/fifo_din[176]} {adc3_fifo/fifo_din[177]} {adc3_fifo/fifo_din[178]} {adc3_fifo/fifo_din[179]} {adc3_fifo/fifo_din[180]} {adc3_fifo/fifo_din[181]} {adc3_fifo/fifo_din[182]} {adc3_fifo/fifo_din[183]} {adc3_fifo/fifo_din[184]} {adc3_fifo/fifo_din[185]} {adc3_fifo/fifo_din[186]} {adc3_fifo/fifo_din[187]} {adc3_fifo/fifo_din[188]} {adc3_fifo/fifo_din[189]} {adc3_fifo/fifo_din[190]} {adc3_fifo/fifo_din[191]} {adc3_fifo/fifo_din[192]} {adc3_fifo/fifo_din[193]} {adc3_fifo/fifo_din[194]} {adc3_fifo/fifo_din[195]} {adc3_fifo/fifo_din[196]} {adc3_fifo/fifo_din[197]} {adc3_fifo/fifo_din[198]} {adc3_fifo/fifo_din[199]} {adc3_fifo/fifo_din[200]} {adc3_fifo/fifo_din[201]} {adc3_fifo/fifo_din[202]} {adc3_fifo/fifo_din[203]} {adc3_fifo/fifo_din[204]} {adc3_fifo/fifo_din[205]} {adc3_fifo/fifo_din[206]} {adc3_fifo/fifo_din[207]} {adc3_fifo/fifo_din[208]} {adc3_fifo/fifo_din[209]} {adc3_fifo/fifo_din[210]} {adc3_fifo/fifo_din[211]} {adc3_fifo/fifo_din[212]} {adc3_fifo/fifo_din[213]} {adc3_fifo/fifo_din[214]} {adc3_fifo/fifo_din[215]} {adc3_fifo/fifo_din[216]} {adc3_fifo/fifo_din[217]} {adc3_fifo/fifo_din[218]} {adc3_fifo/fifo_din[219]} {adc3_fifo/fifo_din[220]} {adc3_fifo/fifo_din[221]} {adc3_fifo/fifo_din[222]} {adc3_fifo/fifo_din[223]} {adc3_fifo/fifo_din[224]} {adc3_fifo/fifo_din[225]} {adc3_fifo/fifo_din[226]} {adc3_fifo/fifo_din[227]} {adc3_fifo/fifo_din[228]} {adc3_fifo/fifo_din[229]} {adc3_fifo/fifo_din[230]} {adc3_fifo/fifo_din[231]} {adc3_fifo/fifo_din[232]} {adc3_fifo/fifo_din[233]} {adc3_fifo/fifo_din[234]} {adc3_fifo/fifo_din[235]} {adc3_fifo/fifo_din[236]} {adc3_fifo/fifo_din[237]} {adc3_fifo/fifo_din[238]} {adc3_fifo/fifo_din[239]} {adc3_fifo/fifo_din[240]} {adc3_fifo/fifo_din[241]} {adc3_fifo/fifo_din[242]} {adc3_fifo/fifo_din[243]} {adc3_fifo/fifo_din[244]} {adc3_fifo/fifo_din[245]} {adc3_fifo/fifo_din[246]} {adc3_fifo/fifo_din[247]} {adc3_fifo/fifo_din[248]} {adc3_fifo/fifo_din[249]} {adc3_fifo/fifo_din[250]} {adc3_fifo/fifo_din[251]} {adc3_fifo/fifo_din[252]} {adc3_fifo/fifo_din[253]} {adc3_fifo/fifo_din[254]} {adc3_fifo/fifo_din[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 3 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {adc0_fifo/adc_enb_sr[0]} {adc0_fifo/adc_enb_sr[1]} {adc0_fifo/adc_enb_sr[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 2 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {adc3_fifo/state[0]} {adc3_fifo/state[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 16 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {adc1_fifo/sample_num[0]} {adc1_fifo/sample_num[1]} {adc1_fifo/sample_num[2]} {adc1_fifo/sample_num[3]} {adc1_fifo/sample_num[4]} {adc1_fifo/sample_num[5]} {adc1_fifo/sample_num[6]} {adc1_fifo/sample_num[7]} {adc1_fifo/sample_num[8]} {adc1_fifo/sample_num[9]} {adc1_fifo/sample_num[10]} {adc1_fifo/sample_num[11]} {adc1_fifo/sample_num[12]} {adc1_fifo/sample_num[13]} {adc1_fifo/sample_num[14]} {adc1_fifo/sample_num[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 2 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {adc2_fifo/state[0]} {adc2_fifo/state[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 16 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {adc0_fifo/sample_num[0]} {adc0_fifo/sample_num[1]} {adc0_fifo/sample_num[2]} {adc0_fifo/sample_num[3]} {adc0_fifo/sample_num[4]} {adc0_fifo/sample_num[5]} {adc0_fifo/sample_num[6]} {adc0_fifo/sample_num[7]} {adc0_fifo/sample_num[8]} {adc0_fifo/sample_num[9]} {adc0_fifo/sample_num[10]} {adc0_fifo/sample_num[11]} {adc0_fifo/sample_num[12]} {adc0_fifo/sample_num[13]} {adc0_fifo/sample_num[14]} {adc0_fifo/sample_num[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 256 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list {adc0_fifo/fifo_din[0]} {adc0_fifo/fifo_din[1]} {adc0_fifo/fifo_din[2]} {adc0_fifo/fifo_din[3]} {adc0_fifo/fifo_din[4]} {adc0_fifo/fifo_din[5]} {adc0_fifo/fifo_din[6]} {adc0_fifo/fifo_din[7]} {adc0_fifo/fifo_din[8]} {adc0_fifo/fifo_din[9]} {adc0_fifo/fifo_din[10]} {adc0_fifo/fifo_din[11]} {adc0_fifo/fifo_din[12]} {adc0_fifo/fifo_din[13]} {adc0_fifo/fifo_din[14]} {adc0_fifo/fifo_din[15]} {adc0_fifo/fifo_din[16]} {adc0_fifo/fifo_din[17]} {adc0_fifo/fifo_din[18]} {adc0_fifo/fifo_din[19]} {adc0_fifo/fifo_din[20]} {adc0_fifo/fifo_din[21]} {adc0_fifo/fifo_din[22]} {adc0_fifo/fifo_din[23]} {adc0_fifo/fifo_din[24]} {adc0_fifo/fifo_din[25]} {adc0_fifo/fifo_din[26]} {adc0_fifo/fifo_din[27]} {adc0_fifo/fifo_din[28]} {adc0_fifo/fifo_din[29]} {adc0_fifo/fifo_din[30]} {adc0_fifo/fifo_din[31]} {adc0_fifo/fifo_din[32]} {adc0_fifo/fifo_din[33]} {adc0_fifo/fifo_din[34]} {adc0_fifo/fifo_din[35]} {adc0_fifo/fifo_din[36]} {adc0_fifo/fifo_din[37]} {adc0_fifo/fifo_din[38]} {adc0_fifo/fifo_din[39]} {adc0_fifo/fifo_din[40]} {adc0_fifo/fifo_din[41]} {adc0_fifo/fifo_din[42]} {adc0_fifo/fifo_din[43]} {adc0_fifo/fifo_din[44]} {adc0_fifo/fifo_din[45]} {adc0_fifo/fifo_din[46]} {adc0_fifo/fifo_din[47]} {adc0_fifo/fifo_din[48]} {adc0_fifo/fifo_din[49]} {adc0_fifo/fifo_din[50]} {adc0_fifo/fifo_din[51]} {adc0_fifo/fifo_din[52]} {adc0_fifo/fifo_din[53]} {adc0_fifo/fifo_din[54]} {adc0_fifo/fifo_din[55]} {adc0_fifo/fifo_din[56]} {adc0_fifo/fifo_din[57]} {adc0_fifo/fifo_din[58]} {adc0_fifo/fifo_din[59]} {adc0_fifo/fifo_din[60]} {adc0_fifo/fifo_din[61]} {adc0_fifo/fifo_din[62]} {adc0_fifo/fifo_din[63]} {adc0_fifo/fifo_din[64]} {adc0_fifo/fifo_din[65]} {adc0_fifo/fifo_din[66]} {adc0_fifo/fifo_din[67]} {adc0_fifo/fifo_din[68]} {adc0_fifo/fifo_din[69]} {adc0_fifo/fifo_din[70]} {adc0_fifo/fifo_din[71]} {adc0_fifo/fifo_din[72]} {adc0_fifo/fifo_din[73]} {adc0_fifo/fifo_din[74]} {adc0_fifo/fifo_din[75]} {adc0_fifo/fifo_din[76]} {adc0_fifo/fifo_din[77]} {adc0_fifo/fifo_din[78]} {adc0_fifo/fifo_din[79]} {adc0_fifo/fifo_din[80]} {adc0_fifo/fifo_din[81]} {adc0_fifo/fifo_din[82]} {adc0_fifo/fifo_din[83]} {adc0_fifo/fifo_din[84]} {adc0_fifo/fifo_din[85]} {adc0_fifo/fifo_din[86]} {adc0_fifo/fifo_din[87]} {adc0_fifo/fifo_din[88]} {adc0_fifo/fifo_din[89]} {adc0_fifo/fifo_din[90]} {adc0_fifo/fifo_din[91]} {adc0_fifo/fifo_din[92]} {adc0_fifo/fifo_din[93]} {adc0_fifo/fifo_din[94]} {adc0_fifo/fifo_din[95]} {adc0_fifo/fifo_din[96]} {adc0_fifo/fifo_din[97]} {adc0_fifo/fifo_din[98]} {adc0_fifo/fifo_din[99]} {adc0_fifo/fifo_din[100]} {adc0_fifo/fifo_din[101]} {adc0_fifo/fifo_din[102]} {adc0_fifo/fifo_din[103]} {adc0_fifo/fifo_din[104]} {adc0_fifo/fifo_din[105]} {adc0_fifo/fifo_din[106]} {adc0_fifo/fifo_din[107]} {adc0_fifo/fifo_din[108]} {adc0_fifo/fifo_din[109]} {adc0_fifo/fifo_din[110]} {adc0_fifo/fifo_din[111]} {adc0_fifo/fifo_din[112]} {adc0_fifo/fifo_din[113]} {adc0_fifo/fifo_din[114]} {adc0_fifo/fifo_din[115]} {adc0_fifo/fifo_din[116]} {adc0_fifo/fifo_din[117]} {adc0_fifo/fifo_din[118]} {adc0_fifo/fifo_din[119]} {adc0_fifo/fifo_din[120]} {adc0_fifo/fifo_din[121]} {adc0_fifo/fifo_din[122]} {adc0_fifo/fifo_din[123]} {adc0_fifo/fifo_din[124]} {adc0_fifo/fifo_din[125]} {adc0_fifo/fifo_din[126]} {adc0_fifo/fifo_din[127]} {adc0_fifo/fifo_din[128]} {adc0_fifo/fifo_din[129]} {adc0_fifo/fifo_din[130]} {adc0_fifo/fifo_din[131]} {adc0_fifo/fifo_din[132]} {adc0_fifo/fifo_din[133]} {adc0_fifo/fifo_din[134]} {adc0_fifo/fifo_din[135]} {adc0_fifo/fifo_din[136]} {adc0_fifo/fifo_din[137]} {adc0_fifo/fifo_din[138]} {adc0_fifo/fifo_din[139]} {adc0_fifo/fifo_din[140]} {adc0_fifo/fifo_din[141]} {adc0_fifo/fifo_din[142]} {adc0_fifo/fifo_din[143]} {adc0_fifo/fifo_din[144]} {adc0_fifo/fifo_din[145]} {adc0_fifo/fifo_din[146]} {adc0_fifo/fifo_din[147]} {adc0_fifo/fifo_din[148]} {adc0_fifo/fifo_din[149]} {adc0_fifo/fifo_din[150]} {adc0_fifo/fifo_din[151]} {adc0_fifo/fifo_din[152]} {adc0_fifo/fifo_din[153]} {adc0_fifo/fifo_din[154]} {adc0_fifo/fifo_din[155]} {adc0_fifo/fifo_din[156]} {adc0_fifo/fifo_din[157]} {adc0_fifo/fifo_din[158]} {adc0_fifo/fifo_din[159]} {adc0_fifo/fifo_din[160]} {adc0_fifo/fifo_din[161]} {adc0_fifo/fifo_din[162]} {adc0_fifo/fifo_din[163]} {adc0_fifo/fifo_din[164]} {adc0_fifo/fifo_din[165]} {adc0_fifo/fifo_din[166]} {adc0_fifo/fifo_din[167]} {adc0_fifo/fifo_din[168]} {adc0_fifo/fifo_din[169]} {adc0_fifo/fifo_din[170]} {adc0_fifo/fifo_din[171]} {adc0_fifo/fifo_din[172]} {adc0_fifo/fifo_din[173]} {adc0_fifo/fifo_din[174]} {adc0_fifo/fifo_din[175]} {adc0_fifo/fifo_din[176]} {adc0_fifo/fifo_din[177]} {adc0_fifo/fifo_din[178]} {adc0_fifo/fifo_din[179]} {adc0_fifo/fifo_din[180]} {adc0_fifo/fifo_din[181]} {adc0_fifo/fifo_din[182]} {adc0_fifo/fifo_din[183]} {adc0_fifo/fifo_din[184]} {adc0_fifo/fifo_din[185]} {adc0_fifo/fifo_din[186]} {adc0_fifo/fifo_din[187]} {adc0_fifo/fifo_din[188]} {adc0_fifo/fifo_din[189]} {adc0_fifo/fifo_din[190]} {adc0_fifo/fifo_din[191]} {adc0_fifo/fifo_din[192]} {adc0_fifo/fifo_din[193]} {adc0_fifo/fifo_din[194]} {adc0_fifo/fifo_din[195]} {adc0_fifo/fifo_din[196]} {adc0_fifo/fifo_din[197]} {adc0_fifo/fifo_din[198]} {adc0_fifo/fifo_din[199]} {adc0_fifo/fifo_din[200]} {adc0_fifo/fifo_din[201]} {adc0_fifo/fifo_din[202]} {adc0_fifo/fifo_din[203]} {adc0_fifo/fifo_din[204]} {adc0_fifo/fifo_din[205]} {adc0_fifo/fifo_din[206]} {adc0_fifo/fifo_din[207]} {adc0_fifo/fifo_din[208]} {adc0_fifo/fifo_din[209]} {adc0_fifo/fifo_din[210]} {adc0_fifo/fifo_din[211]} {adc0_fifo/fifo_din[212]} {adc0_fifo/fifo_din[213]} {adc0_fifo/fifo_din[214]} {adc0_fifo/fifo_din[215]} {adc0_fifo/fifo_din[216]} {adc0_fifo/fifo_din[217]} {adc0_fifo/fifo_din[218]} {adc0_fifo/fifo_din[219]} {adc0_fifo/fifo_din[220]} {adc0_fifo/fifo_din[221]} {adc0_fifo/fifo_din[222]} {adc0_fifo/fifo_din[223]} {adc0_fifo/fifo_din[224]} {adc0_fifo/fifo_din[225]} {adc0_fifo/fifo_din[226]} {adc0_fifo/fifo_din[227]} {adc0_fifo/fifo_din[228]} {adc0_fifo/fifo_din[229]} {adc0_fifo/fifo_din[230]} {adc0_fifo/fifo_din[231]} {adc0_fifo/fifo_din[232]} {adc0_fifo/fifo_din[233]} {adc0_fifo/fifo_din[234]} {adc0_fifo/fifo_din[235]} {adc0_fifo/fifo_din[236]} {adc0_fifo/fifo_din[237]} {adc0_fifo/fifo_din[238]} {adc0_fifo/fifo_din[239]} {adc0_fifo/fifo_din[240]} {adc0_fifo/fifo_din[241]} {adc0_fifo/fifo_din[242]} {adc0_fifo/fifo_din[243]} {adc0_fifo/fifo_din[244]} {adc0_fifo/fifo_din[245]} {adc0_fifo/fifo_din[246]} {adc0_fifo/fifo_din[247]} {adc0_fifo/fifo_din[248]} {adc0_fifo/fifo_din[249]} {adc0_fifo/fifo_din[250]} {adc0_fifo/fifo_din[251]} {adc0_fifo/fifo_din[252]} {adc0_fifo/fifo_din[253]} {adc0_fifo/fifo_din[254]} {adc0_fifo/fifo_din[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 3 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list {adc2_fifo/adc_enb_sr[0]} {adc2_fifo/adc_enb_sr[1]} {adc2_fifo/adc_enb_sr[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 16 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list {adc2_fifo/sample_num[0]} {adc2_fifo/sample_num[1]} {adc2_fifo/sample_num[2]} {adc2_fifo/sample_num[3]} {adc2_fifo/sample_num[4]} {adc2_fifo/sample_num[5]} {adc2_fifo/sample_num[6]} {adc2_fifo/sample_num[7]} {adc2_fifo/sample_num[8]} {adc2_fifo/sample_num[9]} {adc2_fifo/sample_num[10]} {adc2_fifo/sample_num[11]} {adc2_fifo/sample_num[12]} {adc2_fifo/sample_num[13]} {adc2_fifo/sample_num[14]} {adc2_fifo/sample_num[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 2 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list {adc1_fifo/state[0]} {adc1_fifo/state[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 3 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list {adc1_fifo/adc_enb_sr[0]} {adc1_fifo/adc_enb_sr[1]} {adc1_fifo/adc_enb_sr[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 256 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list {adc1_fifo/fifo_din[0]} {adc1_fifo/fifo_din[1]} {adc1_fifo/fifo_din[2]} {adc1_fifo/fifo_din[3]} {adc1_fifo/fifo_din[4]} {adc1_fifo/fifo_din[5]} {adc1_fifo/fifo_din[6]} {adc1_fifo/fifo_din[7]} {adc1_fifo/fifo_din[8]} {adc1_fifo/fifo_din[9]} {adc1_fifo/fifo_din[10]} {adc1_fifo/fifo_din[11]} {adc1_fifo/fifo_din[12]} {adc1_fifo/fifo_din[13]} {adc1_fifo/fifo_din[14]} {adc1_fifo/fifo_din[15]} {adc1_fifo/fifo_din[16]} {adc1_fifo/fifo_din[17]} {adc1_fifo/fifo_din[18]} {adc1_fifo/fifo_din[19]} {adc1_fifo/fifo_din[20]} {adc1_fifo/fifo_din[21]} {adc1_fifo/fifo_din[22]} {adc1_fifo/fifo_din[23]} {adc1_fifo/fifo_din[24]} {adc1_fifo/fifo_din[25]} {adc1_fifo/fifo_din[26]} {adc1_fifo/fifo_din[27]} {adc1_fifo/fifo_din[28]} {adc1_fifo/fifo_din[29]} {adc1_fifo/fifo_din[30]} {adc1_fifo/fifo_din[31]} {adc1_fifo/fifo_din[32]} {adc1_fifo/fifo_din[33]} {adc1_fifo/fifo_din[34]} {adc1_fifo/fifo_din[35]} {adc1_fifo/fifo_din[36]} {adc1_fifo/fifo_din[37]} {adc1_fifo/fifo_din[38]} {adc1_fifo/fifo_din[39]} {adc1_fifo/fifo_din[40]} {adc1_fifo/fifo_din[41]} {adc1_fifo/fifo_din[42]} {adc1_fifo/fifo_din[43]} {adc1_fifo/fifo_din[44]} {adc1_fifo/fifo_din[45]} {adc1_fifo/fifo_din[46]} {adc1_fifo/fifo_din[47]} {adc1_fifo/fifo_din[48]} {adc1_fifo/fifo_din[49]} {adc1_fifo/fifo_din[50]} {adc1_fifo/fifo_din[51]} {adc1_fifo/fifo_din[52]} {adc1_fifo/fifo_din[53]} {adc1_fifo/fifo_din[54]} {adc1_fifo/fifo_din[55]} {adc1_fifo/fifo_din[56]} {adc1_fifo/fifo_din[57]} {adc1_fifo/fifo_din[58]} {adc1_fifo/fifo_din[59]} {adc1_fifo/fifo_din[60]} {adc1_fifo/fifo_din[61]} {adc1_fifo/fifo_din[62]} {adc1_fifo/fifo_din[63]} {adc1_fifo/fifo_din[64]} {adc1_fifo/fifo_din[65]} {adc1_fifo/fifo_din[66]} {adc1_fifo/fifo_din[67]} {adc1_fifo/fifo_din[68]} {adc1_fifo/fifo_din[69]} {adc1_fifo/fifo_din[70]} {adc1_fifo/fifo_din[71]} {adc1_fifo/fifo_din[72]} {adc1_fifo/fifo_din[73]} {adc1_fifo/fifo_din[74]} {adc1_fifo/fifo_din[75]} {adc1_fifo/fifo_din[76]} {adc1_fifo/fifo_din[77]} {adc1_fifo/fifo_din[78]} {adc1_fifo/fifo_din[79]} {adc1_fifo/fifo_din[80]} {adc1_fifo/fifo_din[81]} {adc1_fifo/fifo_din[82]} {adc1_fifo/fifo_din[83]} {adc1_fifo/fifo_din[84]} {adc1_fifo/fifo_din[85]} {adc1_fifo/fifo_din[86]} {adc1_fifo/fifo_din[87]} {adc1_fifo/fifo_din[88]} {adc1_fifo/fifo_din[89]} {adc1_fifo/fifo_din[90]} {adc1_fifo/fifo_din[91]} {adc1_fifo/fifo_din[92]} {adc1_fifo/fifo_din[93]} {adc1_fifo/fifo_din[94]} {adc1_fifo/fifo_din[95]} {adc1_fifo/fifo_din[96]} {adc1_fifo/fifo_din[97]} {adc1_fifo/fifo_din[98]} {adc1_fifo/fifo_din[99]} {adc1_fifo/fifo_din[100]} {adc1_fifo/fifo_din[101]} {adc1_fifo/fifo_din[102]} {adc1_fifo/fifo_din[103]} {adc1_fifo/fifo_din[104]} {adc1_fifo/fifo_din[105]} {adc1_fifo/fifo_din[106]} {adc1_fifo/fifo_din[107]} {adc1_fifo/fifo_din[108]} {adc1_fifo/fifo_din[109]} {adc1_fifo/fifo_din[110]} {adc1_fifo/fifo_din[111]} {adc1_fifo/fifo_din[112]} {adc1_fifo/fifo_din[113]} {adc1_fifo/fifo_din[114]} {adc1_fifo/fifo_din[115]} {adc1_fifo/fifo_din[116]} {adc1_fifo/fifo_din[117]} {adc1_fifo/fifo_din[118]} {adc1_fifo/fifo_din[119]} {adc1_fifo/fifo_din[120]} {adc1_fifo/fifo_din[121]} {adc1_fifo/fifo_din[122]} {adc1_fifo/fifo_din[123]} {adc1_fifo/fifo_din[124]} {adc1_fifo/fifo_din[125]} {adc1_fifo/fifo_din[126]} {adc1_fifo/fifo_din[127]} {adc1_fifo/fifo_din[128]} {adc1_fifo/fifo_din[129]} {adc1_fifo/fifo_din[130]} {adc1_fifo/fifo_din[131]} {adc1_fifo/fifo_din[132]} {adc1_fifo/fifo_din[133]} {adc1_fifo/fifo_din[134]} {adc1_fifo/fifo_din[135]} {adc1_fifo/fifo_din[136]} {adc1_fifo/fifo_din[137]} {adc1_fifo/fifo_din[138]} {adc1_fifo/fifo_din[139]} {adc1_fifo/fifo_din[140]} {adc1_fifo/fifo_din[141]} {adc1_fifo/fifo_din[142]} {adc1_fifo/fifo_din[143]} {adc1_fifo/fifo_din[144]} {adc1_fifo/fifo_din[145]} {adc1_fifo/fifo_din[146]} {adc1_fifo/fifo_din[147]} {adc1_fifo/fifo_din[148]} {adc1_fifo/fifo_din[149]} {adc1_fifo/fifo_din[150]} {adc1_fifo/fifo_din[151]} {adc1_fifo/fifo_din[152]} {adc1_fifo/fifo_din[153]} {adc1_fifo/fifo_din[154]} {adc1_fifo/fifo_din[155]} {adc1_fifo/fifo_din[156]} {adc1_fifo/fifo_din[157]} {adc1_fifo/fifo_din[158]} {adc1_fifo/fifo_din[159]} {adc1_fifo/fifo_din[160]} {adc1_fifo/fifo_din[161]} {adc1_fifo/fifo_din[162]} {adc1_fifo/fifo_din[163]} {adc1_fifo/fifo_din[164]} {adc1_fifo/fifo_din[165]} {adc1_fifo/fifo_din[166]} {adc1_fifo/fifo_din[167]} {adc1_fifo/fifo_din[168]} {adc1_fifo/fifo_din[169]} {adc1_fifo/fifo_din[170]} {adc1_fifo/fifo_din[171]} {adc1_fifo/fifo_din[172]} {adc1_fifo/fifo_din[173]} {adc1_fifo/fifo_din[174]} {adc1_fifo/fifo_din[175]} {adc1_fifo/fifo_din[176]} {adc1_fifo/fifo_din[177]} {adc1_fifo/fifo_din[178]} {adc1_fifo/fifo_din[179]} {adc1_fifo/fifo_din[180]} {adc1_fifo/fifo_din[181]} {adc1_fifo/fifo_din[182]} {adc1_fifo/fifo_din[183]} {adc1_fifo/fifo_din[184]} {adc1_fifo/fifo_din[185]} {adc1_fifo/fifo_din[186]} {adc1_fifo/fifo_din[187]} {adc1_fifo/fifo_din[188]} {adc1_fifo/fifo_din[189]} {adc1_fifo/fifo_din[190]} {adc1_fifo/fifo_din[191]} {adc1_fifo/fifo_din[192]} {adc1_fifo/fifo_din[193]} {adc1_fifo/fifo_din[194]} {adc1_fifo/fifo_din[195]} {adc1_fifo/fifo_din[196]} {adc1_fifo/fifo_din[197]} {adc1_fifo/fifo_din[198]} {adc1_fifo/fifo_din[199]} {adc1_fifo/fifo_din[200]} {adc1_fifo/fifo_din[201]} {adc1_fifo/fifo_din[202]} {adc1_fifo/fifo_din[203]} {adc1_fifo/fifo_din[204]} {adc1_fifo/fifo_din[205]} {adc1_fifo/fifo_din[206]} {adc1_fifo/fifo_din[207]} {adc1_fifo/fifo_din[208]} {adc1_fifo/fifo_din[209]} {adc1_fifo/fifo_din[210]} {adc1_fifo/fifo_din[211]} {adc1_fifo/fifo_din[212]} {adc1_fifo/fifo_din[213]} {adc1_fifo/fifo_din[214]} {adc1_fifo/fifo_din[215]} {adc1_fifo/fifo_din[216]} {adc1_fifo/fifo_din[217]} {adc1_fifo/fifo_din[218]} {adc1_fifo/fifo_din[219]} {adc1_fifo/fifo_din[220]} {adc1_fifo/fifo_din[221]} {adc1_fifo/fifo_din[222]} {adc1_fifo/fifo_din[223]} {adc1_fifo/fifo_din[224]} {adc1_fifo/fifo_din[225]} {adc1_fifo/fifo_din[226]} {adc1_fifo/fifo_din[227]} {adc1_fifo/fifo_din[228]} {adc1_fifo/fifo_din[229]} {adc1_fifo/fifo_din[230]} {adc1_fifo/fifo_din[231]} {adc1_fifo/fifo_din[232]} {adc1_fifo/fifo_din[233]} {adc1_fifo/fifo_din[234]} {adc1_fifo/fifo_din[235]} {adc1_fifo/fifo_din[236]} {adc1_fifo/fifo_din[237]} {adc1_fifo/fifo_din[238]} {adc1_fifo/fifo_din[239]} {adc1_fifo/fifo_din[240]} {adc1_fifo/fifo_din[241]} {adc1_fifo/fifo_din[242]} {adc1_fifo/fifo_din[243]} {adc1_fifo/fifo_din[244]} {adc1_fifo/fifo_din[245]} {adc1_fifo/fifo_din[246]} {adc1_fifo/fifo_din[247]} {adc1_fifo/fifo_din[248]} {adc1_fifo/fifo_din[249]} {adc1_fifo/fifo_din[250]} {adc1_fifo/fifo_din[251]} {adc1_fifo/fifo_din[252]} {adc1_fifo/fifo_din[253]} {adc1_fifo/fifo_din[254]} {adc1_fifo/fifo_din[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 256 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list {adc2_fifo/fifo_din[0]} {adc2_fifo/fifo_din[1]} {adc2_fifo/fifo_din[2]} {adc2_fifo/fifo_din[3]} {adc2_fifo/fifo_din[4]} {adc2_fifo/fifo_din[5]} {adc2_fifo/fifo_din[6]} {adc2_fifo/fifo_din[7]} {adc2_fifo/fifo_din[8]} {adc2_fifo/fifo_din[9]} {adc2_fifo/fifo_din[10]} {adc2_fifo/fifo_din[11]} {adc2_fifo/fifo_din[12]} {adc2_fifo/fifo_din[13]} {adc2_fifo/fifo_din[14]} {adc2_fifo/fifo_din[15]} {adc2_fifo/fifo_din[16]} {adc2_fifo/fifo_din[17]} {adc2_fifo/fifo_din[18]} {adc2_fifo/fifo_din[19]} {adc2_fifo/fifo_din[20]} {adc2_fifo/fifo_din[21]} {adc2_fifo/fifo_din[22]} {adc2_fifo/fifo_din[23]} {adc2_fifo/fifo_din[24]} {adc2_fifo/fifo_din[25]} {adc2_fifo/fifo_din[26]} {adc2_fifo/fifo_din[27]} {adc2_fifo/fifo_din[28]} {adc2_fifo/fifo_din[29]} {adc2_fifo/fifo_din[30]} {adc2_fifo/fifo_din[31]} {adc2_fifo/fifo_din[32]} {adc2_fifo/fifo_din[33]} {adc2_fifo/fifo_din[34]} {adc2_fifo/fifo_din[35]} {adc2_fifo/fifo_din[36]} {adc2_fifo/fifo_din[37]} {adc2_fifo/fifo_din[38]} {adc2_fifo/fifo_din[39]} {adc2_fifo/fifo_din[40]} {adc2_fifo/fifo_din[41]} {adc2_fifo/fifo_din[42]} {adc2_fifo/fifo_din[43]} {adc2_fifo/fifo_din[44]} {adc2_fifo/fifo_din[45]} {adc2_fifo/fifo_din[46]} {adc2_fifo/fifo_din[47]} {adc2_fifo/fifo_din[48]} {adc2_fifo/fifo_din[49]} {adc2_fifo/fifo_din[50]} {adc2_fifo/fifo_din[51]} {adc2_fifo/fifo_din[52]} {adc2_fifo/fifo_din[53]} {adc2_fifo/fifo_din[54]} {adc2_fifo/fifo_din[55]} {adc2_fifo/fifo_din[56]} {adc2_fifo/fifo_din[57]} {adc2_fifo/fifo_din[58]} {adc2_fifo/fifo_din[59]} {adc2_fifo/fifo_din[60]} {adc2_fifo/fifo_din[61]} {adc2_fifo/fifo_din[62]} {adc2_fifo/fifo_din[63]} {adc2_fifo/fifo_din[64]} {adc2_fifo/fifo_din[65]} {adc2_fifo/fifo_din[66]} {adc2_fifo/fifo_din[67]} {adc2_fifo/fifo_din[68]} {adc2_fifo/fifo_din[69]} {adc2_fifo/fifo_din[70]} {adc2_fifo/fifo_din[71]} {adc2_fifo/fifo_din[72]} {adc2_fifo/fifo_din[73]} {adc2_fifo/fifo_din[74]} {adc2_fifo/fifo_din[75]} {adc2_fifo/fifo_din[76]} {adc2_fifo/fifo_din[77]} {adc2_fifo/fifo_din[78]} {adc2_fifo/fifo_din[79]} {adc2_fifo/fifo_din[80]} {adc2_fifo/fifo_din[81]} {adc2_fifo/fifo_din[82]} {adc2_fifo/fifo_din[83]} {adc2_fifo/fifo_din[84]} {adc2_fifo/fifo_din[85]} {adc2_fifo/fifo_din[86]} {adc2_fifo/fifo_din[87]} {adc2_fifo/fifo_din[88]} {adc2_fifo/fifo_din[89]} {adc2_fifo/fifo_din[90]} {adc2_fifo/fifo_din[91]} {adc2_fifo/fifo_din[92]} {adc2_fifo/fifo_din[93]} {adc2_fifo/fifo_din[94]} {adc2_fifo/fifo_din[95]} {adc2_fifo/fifo_din[96]} {adc2_fifo/fifo_din[97]} {adc2_fifo/fifo_din[98]} {adc2_fifo/fifo_din[99]} {adc2_fifo/fifo_din[100]} {adc2_fifo/fifo_din[101]} {adc2_fifo/fifo_din[102]} {adc2_fifo/fifo_din[103]} {adc2_fifo/fifo_din[104]} {adc2_fifo/fifo_din[105]} {adc2_fifo/fifo_din[106]} {adc2_fifo/fifo_din[107]} {adc2_fifo/fifo_din[108]} {adc2_fifo/fifo_din[109]} {adc2_fifo/fifo_din[110]} {adc2_fifo/fifo_din[111]} {adc2_fifo/fifo_din[112]} {adc2_fifo/fifo_din[113]} {adc2_fifo/fifo_din[114]} {adc2_fifo/fifo_din[115]} {adc2_fifo/fifo_din[116]} {adc2_fifo/fifo_din[117]} {adc2_fifo/fifo_din[118]} {adc2_fifo/fifo_din[119]} {adc2_fifo/fifo_din[120]} {adc2_fifo/fifo_din[121]} {adc2_fifo/fifo_din[122]} {adc2_fifo/fifo_din[123]} {adc2_fifo/fifo_din[124]} {adc2_fifo/fifo_din[125]} {adc2_fifo/fifo_din[126]} {adc2_fifo/fifo_din[127]} {adc2_fifo/fifo_din[128]} {adc2_fifo/fifo_din[129]} {adc2_fifo/fifo_din[130]} {adc2_fifo/fifo_din[131]} {adc2_fifo/fifo_din[132]} {adc2_fifo/fifo_din[133]} {adc2_fifo/fifo_din[134]} {adc2_fifo/fifo_din[135]} {adc2_fifo/fifo_din[136]} {adc2_fifo/fifo_din[137]} {adc2_fifo/fifo_din[138]} {adc2_fifo/fifo_din[139]} {adc2_fifo/fifo_din[140]} {adc2_fifo/fifo_din[141]} {adc2_fifo/fifo_din[142]} {adc2_fifo/fifo_din[143]} {adc2_fifo/fifo_din[144]} {adc2_fifo/fifo_din[145]} {adc2_fifo/fifo_din[146]} {adc2_fifo/fifo_din[147]} {adc2_fifo/fifo_din[148]} {adc2_fifo/fifo_din[149]} {adc2_fifo/fifo_din[150]} {adc2_fifo/fifo_din[151]} {adc2_fifo/fifo_din[152]} {adc2_fifo/fifo_din[153]} {adc2_fifo/fifo_din[154]} {adc2_fifo/fifo_din[155]} {adc2_fifo/fifo_din[156]} {adc2_fifo/fifo_din[157]} {adc2_fifo/fifo_din[158]} {adc2_fifo/fifo_din[159]} {adc2_fifo/fifo_din[160]} {adc2_fifo/fifo_din[161]} {adc2_fifo/fifo_din[162]} {adc2_fifo/fifo_din[163]} {adc2_fifo/fifo_din[164]} {adc2_fifo/fifo_din[165]} {adc2_fifo/fifo_din[166]} {adc2_fifo/fifo_din[167]} {adc2_fifo/fifo_din[168]} {adc2_fifo/fifo_din[169]} {adc2_fifo/fifo_din[170]} {adc2_fifo/fifo_din[171]} {adc2_fifo/fifo_din[172]} {adc2_fifo/fifo_din[173]} {adc2_fifo/fifo_din[174]} {adc2_fifo/fifo_din[175]} {adc2_fifo/fifo_din[176]} {adc2_fifo/fifo_din[177]} {adc2_fifo/fifo_din[178]} {adc2_fifo/fifo_din[179]} {adc2_fifo/fifo_din[180]} {adc2_fifo/fifo_din[181]} {adc2_fifo/fifo_din[182]} {adc2_fifo/fifo_din[183]} {adc2_fifo/fifo_din[184]} {adc2_fifo/fifo_din[185]} {adc2_fifo/fifo_din[186]} {adc2_fifo/fifo_din[187]} {adc2_fifo/fifo_din[188]} {adc2_fifo/fifo_din[189]} {adc2_fifo/fifo_din[190]} {adc2_fifo/fifo_din[191]} {adc2_fifo/fifo_din[192]} {adc2_fifo/fifo_din[193]} {adc2_fifo/fifo_din[194]} {adc2_fifo/fifo_din[195]} {adc2_fifo/fifo_din[196]} {adc2_fifo/fifo_din[197]} {adc2_fifo/fifo_din[198]} {adc2_fifo/fifo_din[199]} {adc2_fifo/fifo_din[200]} {adc2_fifo/fifo_din[201]} {adc2_fifo/fifo_din[202]} {adc2_fifo/fifo_din[203]} {adc2_fifo/fifo_din[204]} {adc2_fifo/fifo_din[205]} {adc2_fifo/fifo_din[206]} {adc2_fifo/fifo_din[207]} {adc2_fifo/fifo_din[208]} {adc2_fifo/fifo_din[209]} {adc2_fifo/fifo_din[210]} {adc2_fifo/fifo_din[211]} {adc2_fifo/fifo_din[212]} {adc2_fifo/fifo_din[213]} {adc2_fifo/fifo_din[214]} {adc2_fifo/fifo_din[215]} {adc2_fifo/fifo_din[216]} {adc2_fifo/fifo_din[217]} {adc2_fifo/fifo_din[218]} {adc2_fifo/fifo_din[219]} {adc2_fifo/fifo_din[220]} {adc2_fifo/fifo_din[221]} {adc2_fifo/fifo_din[222]} {adc2_fifo/fifo_din[223]} {adc2_fifo/fifo_din[224]} {adc2_fifo/fifo_din[225]} {adc2_fifo/fifo_din[226]} {adc2_fifo/fifo_din[227]} {adc2_fifo/fifo_din[228]} {adc2_fifo/fifo_din[229]} {adc2_fifo/fifo_din[230]} {adc2_fifo/fifo_din[231]} {adc2_fifo/fifo_din[232]} {adc2_fifo/fifo_din[233]} {adc2_fifo/fifo_din[234]} {adc2_fifo/fifo_din[235]} {adc2_fifo/fifo_din[236]} {adc2_fifo/fifo_din[237]} {adc2_fifo/fifo_din[238]} {adc2_fifo/fifo_din[239]} {adc2_fifo/fifo_din[240]} {adc2_fifo/fifo_din[241]} {adc2_fifo/fifo_din[242]} {adc2_fifo/fifo_din[243]} {adc2_fifo/fifo_din[244]} {adc2_fifo/fifo_din[245]} {adc2_fifo/fifo_din[246]} {adc2_fifo/fifo_din[247]} {adc2_fifo/fifo_din[248]} {adc2_fifo/fifo_din[249]} {adc2_fifo/fifo_din[250]} {adc2_fifo/fifo_din[251]} {adc2_fifo/fifo_din[252]} {adc2_fifo/fifo_din[253]} {adc2_fifo/fifo_din[254]} {adc2_fifo/fifo_din[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 16 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list {adc3_fifo/sample_num[0]} {adc3_fifo/sample_num[1]} {adc3_fifo/sample_num[2]} {adc3_fifo/sample_num[3]} {adc3_fifo/sample_num[4]} {adc3_fifo/sample_num[5]} {adc3_fifo/sample_num[6]} {adc3_fifo/sample_num[7]} {adc3_fifo/sample_num[8]} {adc3_fifo/sample_num[9]} {adc3_fifo/sample_num[10]} {adc3_fifo/sample_num[11]} {adc3_fifo/sample_num[12]} {adc3_fifo/sample_num[13]} {adc3_fifo/sample_num[14]} {adc3_fifo/sample_num[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe16]
set_property port_width 1 [get_debug_ports u_ila_0/probe16]
connect_debug_port u_ila_0/probe16 [get_nets [list adc0_axis_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe17]
set_property port_width 1 [get_debug_ports u_ila_0/probe17]
connect_debug_port u_ila_0/probe17 [get_nets [list adc2_fifo/adc_enb_s]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe18]
set_property port_width 1 [get_debug_ports u_ila_0/probe18]
connect_debug_port u_ila_0/probe18 [get_nets [list adc1_fifo/adc_enb_s]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe19]
set_property port_width 1 [get_debug_ports u_ila_0/probe19]
connect_debug_port u_ila_0/probe19 [get_nets [list adc0_fifo/adc_enb_s]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe20]
set_property port_width 1 [get_debug_ports u_ila_0/probe20]
connect_debug_port u_ila_0/probe20 [get_nets [list adc3_fifo/adc_enb_s]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe21]
set_property port_width 1 [get_debug_ports u_ila_0/probe21]
connect_debug_port u_ila_0/probe21 [get_nets [list adc3_fifo/fifo_wren]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe22]
set_property port_width 1 [get_debug_ports u_ila_0/probe22]
connect_debug_port u_ila_0/probe22 [get_nets [list adc2_fifo/fifo_wren]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe23]
set_property port_width 1 [get_debug_ports u_ila_0/probe23]
connect_debug_port u_ila_0/probe23 [get_nets [list adc0_fifo/fifo_wren]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe24]
set_property port_width 1 [get_debug_ports u_ila_0/probe24]
connect_debug_port u_ila_0/probe24 [get_nets [list adc1_fifo/fifo_wren]]
create_debug_core u_ila_1 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_1]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_1]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_1]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_1]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_1]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_1]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_1]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_1]
set_property port_width 1 [get_debug_ports u_ila_1/clk]
connect_debug_port u_ila_1/clk [get_nets [list system_i/zynq_ultra_ps_e_0/U0/pl_clk0]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe0]
set_property port_width 18 [get_debug_ports u_ila_1/probe0]
connect_debug_port u_ila_1/probe0 [get_nets [list {adc0_fifo/fifo_rd_data_cnt[0]} {adc0_fifo/fifo_rd_data_cnt[1]} {adc0_fifo/fifo_rd_data_cnt[2]} {adc0_fifo/fifo_rd_data_cnt[3]} {adc0_fifo/fifo_rd_data_cnt[4]} {adc0_fifo/fifo_rd_data_cnt[5]} {adc0_fifo/fifo_rd_data_cnt[6]} {adc0_fifo/fifo_rd_data_cnt[7]} {adc0_fifo/fifo_rd_data_cnt[8]} {adc0_fifo/fifo_rd_data_cnt[9]} {adc0_fifo/fifo_rd_data_cnt[10]} {adc0_fifo/fifo_rd_data_cnt[11]} {adc0_fifo/fifo_rd_data_cnt[12]} {adc0_fifo/fifo_rd_data_cnt[13]} {adc0_fifo/fifo_rd_data_cnt[14]} {adc0_fifo/fifo_rd_data_cnt[15]} {adc0_fifo/fifo_rd_data_cnt[16]} {adc0_fifo/fifo_rd_data_cnt[17]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe1]
set_property port_width 18 [get_debug_ports u_ila_1/probe1]
connect_debug_port u_ila_1/probe1 [get_nets [list {adc3_fifo/fifo_rd_data_cnt[0]} {adc3_fifo/fifo_rd_data_cnt[1]} {adc3_fifo/fifo_rd_data_cnt[2]} {adc3_fifo/fifo_rd_data_cnt[3]} {adc3_fifo/fifo_rd_data_cnt[4]} {adc3_fifo/fifo_rd_data_cnt[5]} {adc3_fifo/fifo_rd_data_cnt[6]} {adc3_fifo/fifo_rd_data_cnt[7]} {adc3_fifo/fifo_rd_data_cnt[8]} {adc3_fifo/fifo_rd_data_cnt[9]} {adc3_fifo/fifo_rd_data_cnt[10]} {adc3_fifo/fifo_rd_data_cnt[11]} {adc3_fifo/fifo_rd_data_cnt[12]} {adc3_fifo/fifo_rd_data_cnt[13]} {adc3_fifo/fifo_rd_data_cnt[14]} {adc3_fifo/fifo_rd_data_cnt[15]} {adc3_fifo/fifo_rd_data_cnt[16]} {adc3_fifo/fifo_rd_data_cnt[17]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe2]
set_property port_width 18 [get_debug_ports u_ila_1/probe2]
connect_debug_port u_ila_1/probe2 [get_nets [list {adc1_fifo/fifo_rd_data_cnt[0]} {adc1_fifo/fifo_rd_data_cnt[1]} {adc1_fifo/fifo_rd_data_cnt[2]} {adc1_fifo/fifo_rd_data_cnt[3]} {adc1_fifo/fifo_rd_data_cnt[4]} {adc1_fifo/fifo_rd_data_cnt[5]} {adc1_fifo/fifo_rd_data_cnt[6]} {adc1_fifo/fifo_rd_data_cnt[7]} {adc1_fifo/fifo_rd_data_cnt[8]} {adc1_fifo/fifo_rd_data_cnt[9]} {adc1_fifo/fifo_rd_data_cnt[10]} {adc1_fifo/fifo_rd_data_cnt[11]} {adc1_fifo/fifo_rd_data_cnt[12]} {adc1_fifo/fifo_rd_data_cnt[13]} {adc1_fifo/fifo_rd_data_cnt[14]} {adc1_fifo/fifo_rd_data_cnt[15]} {adc1_fifo/fifo_rd_data_cnt[16]} {adc1_fifo/fifo_rd_data_cnt[17]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe3]
set_property port_width 18 [get_debug_ports u_ila_1/probe3]
connect_debug_port u_ila_1/probe3 [get_nets [list {adc2_fifo/fifo_rd_data_cnt[0]} {adc2_fifo/fifo_rd_data_cnt[1]} {adc2_fifo/fifo_rd_data_cnt[2]} {adc2_fifo/fifo_rd_data_cnt[3]} {adc2_fifo/fifo_rd_data_cnt[4]} {adc2_fifo/fifo_rd_data_cnt[5]} {adc2_fifo/fifo_rd_data_cnt[6]} {adc2_fifo/fifo_rd_data_cnt[7]} {adc2_fifo/fifo_rd_data_cnt[8]} {adc2_fifo/fifo_rd_data_cnt[9]} {adc2_fifo/fifo_rd_data_cnt[10]} {adc2_fifo/fifo_rd_data_cnt[11]} {adc2_fifo/fifo_rd_data_cnt[12]} {adc2_fifo/fifo_rd_data_cnt[13]} {adc2_fifo/fifo_rd_data_cnt[14]} {adc2_fifo/fifo_rd_data_cnt[15]} {adc2_fifo/fifo_rd_data_cnt[16]} {adc2_fifo/fifo_rd_data_cnt[17]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe4]
set_property port_width 1 [get_debug_ports u_ila_1/probe4]
connect_debug_port u_ila_1/probe4 [get_nets [list adc3_fifo/fifo_rdstr]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe5]
set_property port_width 1 [get_debug_ports u_ila_1/probe5]
connect_debug_port u_ila_1/probe5 [get_nets [list adc1_fifo/fifo_rdstr]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe6]
set_property port_width 1 [get_debug_ports u_ila_1/probe6]
connect_debug_port u_ila_1/probe6 [get_nets [list adc2_fifo/fifo_rdstr]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe7]
set_property port_width 1 [get_debug_ports u_ila_1/probe7]
connect_debug_port u_ila_1/probe7 [get_nets [list adc0_fifo/fifo_rdstr]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe8]
set_property port_width 1 [get_debug_ports u_ila_1/probe8]
connect_debug_port u_ila_1/probe8 [get_nets [list adc3_fifo/fifo_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe9]
set_property port_width 1 [get_debug_ports u_ila_1/probe9]
connect_debug_port u_ila_1/probe9 [get_nets [list adc2_fifo/fifo_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe10]
set_property port_width 1 [get_debug_ports u_ila_1/probe10]
connect_debug_port u_ila_1/probe10 [get_nets [list adc1_fifo/fifo_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe11]
set_property port_width 1 [get_debug_ports u_ila_1/probe11]
connect_debug_port u_ila_1/probe11 [get_nets [list adc0_fifo/fifo_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe12]
set_property port_width 1 [get_debug_ports u_ila_1/probe12]
connect_debug_port u_ila_1/probe12 [get_nets [list adc3_fifo/fifo_trig]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe13]
set_property port_width 1 [get_debug_ports u_ila_1/probe13]
connect_debug_port u_ila_1/probe13 [get_nets [list adc2_fifo/fifo_trig]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe14]
set_property port_width 1 [get_debug_ports u_ila_1/probe14]
connect_debug_port u_ila_1/probe14 [get_nets [list adc0_fifo/fifo_trig]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe15]
set_property port_width 1 [get_debug_ports u_ila_1/probe15]
connect_debug_port u_ila_1/probe15 [get_nets [list adc1_fifo/fifo_trig]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe16]
set_property port_width 1 [get_debug_ports u_ila_1/probe16]
connect_debug_port u_ila_1/probe16 [get_nets [list pl_reset]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe17]
set_property port_width 1 [get_debug_ports u_ila_1/probe17]
connect_debug_port u_ila_1/probe17 [get_nets [list adc0_fifo/sys_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe18]
set_property port_width 1 [get_debug_ports u_ila_1/probe18]
connect_debug_port u_ila_1/probe18 [get_nets [list adc1_fifo/sys_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe19]
set_property port_width 1 [get_debug_ports u_ila_1/probe19]
connect_debug_port u_ila_1/probe19 [get_nets [list adc3_fifo/sys_rst]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe20]
set_property port_width 1 [get_debug_ports u_ila_1/probe20]
connect_debug_port u_ila_1/probe20 [get_nets [list adc2_fifo/sys_rst]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets dbg_OBUF[0]]
