Fitter report for mips
Mon Dec 10 21:54:27 2012
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 10 21:54:27 2012         ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; mips                                          ;
; Top-level Entity Name              ; MIPS                                          ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 2,492 / 18,752 ( 13 % )                       ;
;     Total combinational functions  ; 2,198 / 18,752 ( 12 % )                       ;
;     Dedicated logic registers      ; 1,223 / 18,752 ( 7 % )                        ;
; Total registers                    ; 1223                                          ;
; Total pins                         ; 49 / 315 ( 16 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 16,384 / 239,616 ( 7 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3539 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3539 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3536    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/GUI/Desktop/cse430_project/single cycle/mips.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 2,492 / 18,752 ( 13 % )  ;
;     -- Combinational with no register       ; 1269                     ;
;     -- Register only                        ; 294                      ;
;     -- Combinational with a register        ; 929                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1816                     ;
;     -- 3 input functions                    ; 195                      ;
;     -- <=2 input functions                  ; 187                      ;
;     -- Register only                        ; 294                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 2122                     ;
;     -- arithmetic mode                      ; 76                       ;
;                                             ;                          ;
; Total registers*                            ; 1,223 / 19,649 ( 6 % )   ;
;     -- Dedicated logic registers            ; 1,223 / 18,752 ( 7 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 180 / 1,172 ( 15 % )     ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 49 / 315 ( 16 % )        ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )           ;
;                                             ;                          ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 4 / 52 ( 8 % )           ;
; Total block memory bits                     ; 16,384 / 239,616 ( 7 % ) ;
; Total block memory implementation bits      ; 18,432 / 239,616 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 7% / 8% / 7%             ;
; Peak interconnect usage (total/H/V)         ; 23% / 24% / 22%          ;
; Maximum fan-out node                        ; clock~clkctrl            ;
; Maximum fan-out                             ; 1227                     ;
; Highest non-global fan-out signal           ; reset                    ;
; Highest non-global fan-out                  ; 1164                     ;
; Total fan-out                               ; 12963                    ;
; Average fan-out                             ; 3.58                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2492 / 18752 ( 13 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1269                  ; 0                              ;
;     -- Register only                        ; 294                   ; 0                              ;
;     -- Combinational with a register        ; 929                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1816                  ; 0                              ;
;     -- 3 input functions                    ; 195                   ; 0                              ;
;     -- <=2 input functions                  ; 187                   ; 0                              ;
;     -- Register only                        ; 294                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2122                  ; 0                              ;
;     -- arithmetic mode                      ; 76                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1223                  ; 0                              ;
;     -- Dedicated logic registers            ; 1223 / 18752 ( 7 % )  ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 180 / 1172 ( 15 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 49                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 16384                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M4K                                         ; 4 / 52 ( 7 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 12963                 ; 0                              ;
;     -- Registered Connections               ; 5810                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 36                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock_27     ; D12   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock_manual ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset        ; R21   ; 6        ; 50           ; 10           ; 2           ; 1164                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BranchLessThanZeroOut      ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Branch_out                 ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LessThanZeroOut            ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zero_out                   ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clockOut                   ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flushP_out                 ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flush_out                  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; resetOut                   ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[0]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[10] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[11] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[12] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[13] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[14] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[15] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[16] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[17] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[18] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[19] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[1]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[20] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[21] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[22] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[23] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[24] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[25] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[26] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[27] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[2]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[3]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[4]  ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[5]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[6]  ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[7]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[8]  ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sevenSegmentVector4Out[9]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; sevenSegmentVector4Out[17]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; sevenSegmentVector4Out[18]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; sevenSegmentVector4Out[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; sevenSegmentVector4Out[8]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; sevenSegmentVector4Out[14]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; sevenSegmentVector4Out[21]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; sevenSegmentVector4Out[26]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; sevenSegmentVector4Out[25]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; clock_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; sevenSegmentVector4Out[13]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; sevenSegmentVector4Out[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; sevenSegmentVector4Out[16]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; sevenSegmentVector4Out[15]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; sevenSegmentVector4Out[1]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; sevenSegmentVector4Out[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; sevenSegmentVector4Out[22]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; sevenSegmentVector4Out[27]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; sevenSegmentVector4Out[9]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; sevenSegmentVector4Out[20]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; sevenSegmentVector4Out[19]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; sevenSegmentVector4Out[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; sevenSegmentVector4Out[4]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; sevenSegmentVector4Out[10]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; sevenSegmentVector4Out[11]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; sevenSegmentVector4Out[12]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; sevenSegmentVector4Out[5]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; sevenSegmentVector4Out[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; sevenSegmentVector4Out[24]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; switch[9]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; sevenSegmentVector4Out[23]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; switch[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; switch[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; switch[8]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; switch[7]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; switch[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; clock_manual                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; switch[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; switch[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; clockOut                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; resetOut                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; switch[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; flush_out                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; Branch_out                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; switch[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; Zero_out                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; flushP_out                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; BranchLessThanZeroOut                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LessThanZeroOut                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; |MIPS                                     ; 2492 (358)  ; 1223 (163)                ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 49   ; 0            ; 1269 (195)   ; 294 (5)           ; 929 (171)        ; |MIPS                                                                   ;              ;
;    |Execute:EXE|                          ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 0 (0)             ; 10 (10)          ; |MIPS|Execute:EXE                                                       ;              ;
;    |Idecode:ID|                           ; 1872 (1872) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 875 (875)    ; 289 (289)         ; 708 (708)        ; |MIPS|Idecode:ID                                                        ;              ;
;    |Ifetch:IFE|                           ; 51 (51)     ; 40 (40)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 40 (40)          ; |MIPS|Ifetch:IFE                                                        ;              ;
;       |altsyncram:inst_memory|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Ifetch:IFE|altsyncram:inst_memory                                 ;              ;
;          |altsyncram_75n3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Ifetch:IFE|altsyncram:inst_memory|altsyncram_75n3:auto_generated  ;              ;
;    |control:CTL|                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |MIPS|control:CTL                                                       ;              ;
;    |dmemory:MEM|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|dmemory:MEM                                                       ;              ;
;       |altsyncram:data_memory|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|dmemory:MEM|altsyncram:data_memory                                ;              ;
;          |altsyncram_2cp3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|dmemory:MEM|altsyncram:data_memory|altsyncram_2cp3:auto_generated ;              ;
;    |sevenSegment4:SEV4|                   ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |MIPS|sevenSegment4:SEV4                                                ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+
; Branch_out                 ; Output   ; --            ; --            ; --                    ; --  ;
; Zero_out                   ; Output   ; --            ; --            ; --                    ; --  ;
; LessThanZeroOut            ; Output   ; --            ; --            ; --                    ; --  ;
; BranchLessThanZeroOut      ; Output   ; --            ; --            ; --                    ; --  ;
; flush_out                  ; Output   ; --            ; --            ; --                    ; --  ;
; flushP_out                 ; Output   ; --            ; --            ; --                    ; --  ;
; resetOut                   ; Output   ; --            ; --            ; --                    ; --  ;
; clockOut                   ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; sevenSegmentVector4Out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; reset                      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clock_27                   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; clock_manual               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch[8]                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch[3]                  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch[5]                  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch[1]                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch[2]                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch[0]                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch[9]                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch[4]                  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch[6]                  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch[7]                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; reset                                    ;                   ;         ;
;      - Idecode:ID|register_array[31][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][5]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][6]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][7]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][8]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][9]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][10] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][11] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][12] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][13] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][14] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][15] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][16] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][17] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][18] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][19] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][20] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][21] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][22] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][23] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][24] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][25] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][26] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][27] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][28] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][29] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][30] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][31] ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][31]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][4]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][5]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][6]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][7]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][8]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][9]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][10]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][11]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][12]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][13]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][14]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][15]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][16]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][17]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][18]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][19]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][20]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][21]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][22]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][23]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][24]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][25]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][26]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][27]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][28]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][29]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][30]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][31]  ; 0                 ; 6       ;
;      - read_dataP[29]                    ; 0                 ; 6       ;
;      - read_dataP[0]                     ; 0                 ; 6       ;
;      - read_dataP[1]                     ; 0                 ; 6       ;
;      - read_dataP[2]                     ; 0                 ; 6       ;
;      - read_dataP[3]                     ; 0                 ; 6       ;
;      - read_dataP[4]                     ; 0                 ; 6       ;
;      - read_dataP[5]                     ; 0                 ; 6       ;
;      - read_dataP[6]                     ; 0                 ; 6       ;
;      - read_dataP[7]                     ; 0                 ; 6       ;
;      - read_dataP[8]                     ; 0                 ; 6       ;
;      - read_dataP[9]                     ; 0                 ; 6       ;
;      - read_dataP[10]                    ; 0                 ; 6       ;
;      - read_dataP[11]                    ; 0                 ; 6       ;
;      - read_dataP[12]                    ; 0                 ; 6       ;
;      - read_dataP[13]                    ; 0                 ; 6       ;
;      - read_dataP[14]                    ; 0                 ; 6       ;
;      - read_dataP[15]                    ; 0                 ; 6       ;
;      - read_dataP[16]                    ; 0                 ; 6       ;
;      - read_dataP[17]                    ; 0                 ; 6       ;
;      - read_dataP[18]                    ; 0                 ; 6       ;
;      - read_dataP[19]                    ; 0                 ; 6       ;
;      - read_dataP[20]                    ; 0                 ; 6       ;
;      - read_dataP[21]                    ; 0                 ; 6       ;
;      - read_dataP[22]                    ; 0                 ; 6       ;
;      - read_dataP[23]                    ; 0                 ; 6       ;
;      - read_dataP[24]                    ; 0                 ; 6       ;
;      - read_dataP[25]                    ; 0                 ; 6       ;
;      - read_dataP[26]                    ; 0                 ; 6       ;
;      - read_dataP[27]                    ; 0                 ; 6       ;
;      - read_dataP[28]                    ; 0                 ; 6       ;
;      - read_dataP[30]                    ; 0                 ; 6       ;
;      - read_dataP[31]                    ; 0                 ; 6       ;
;      - Add_resultP[0]                    ; 0                 ; 6       ;
;      - Add_resultP[1]                    ; 0                 ; 6       ;
;      - Add_resultP[2]                    ; 0                 ; 6       ;
;      - Add_resultP[3]                    ; 0                 ; 6       ;
;      - Add_resultP[4]                    ; 0                 ; 6       ;
;      - Add_resultP[5]                    ; 0                 ; 6       ;
;      - Add_resultP[6]                    ; 0                 ; 6       ;
;      - Add_resultP[7]                    ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[0]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[0]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[1]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[1]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[2]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[2]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[3]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[3]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[4]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[4]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[5]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[5]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[6]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[6]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[7]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[7]            ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[8]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[8]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[9]            ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[9]              ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[10]           ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[10]             ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[11]           ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[11]             ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[12]           ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[12]             ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[13]           ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[13]             ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[14]           ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[14]             ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[15]           ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[15]             ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[1][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][0]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][0]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[2][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[3][1]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][1]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[6][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[5][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[4][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[7][2]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][2]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[9][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[10][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[8][3]   ; 0                 ; 6       ;
;      - Idecode:ID|register_array[11][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[14][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[13][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[12][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[15][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][3]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[25][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[21][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[17][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[29][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[22][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[26][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[18][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[30][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[20][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[24][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[16][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[28][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[27][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[23][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[19][4]  ; 0                 ; 6       ;
;      - Idecode:ID|register_array[31][4]  ; 0                 ; 6       ;
;      - InstructionP~0                    ; 0                 ; 6       ;
;      - InstructionP[8]~1                 ; 0                 ; 6       ;
;      - InstructionP~2                    ; 0                 ; 6       ;
;      - InstructionP~3                    ; 0                 ; 6       ;
;      - InstructionP~4                    ; 0                 ; 6       ;
;      - InstructionP~5                    ; 0                 ; 6       ;
;      - InstructionP~6                    ; 0                 ; 6       ;
;      - branchP~2                         ; 0                 ; 6       ;
;      - InstructionP~7                    ; 0                 ; 6       ;
;      - InstructionP~8                    ; 0                 ; 6       ;
;      - InstructionP~9                    ; 0                 ; 6       ;
;      - InstructionP~10                   ; 0                 ; 6       ;
;      - ALU_resultP[25]~0                 ; 0                 ; 6       ;
;      - InstructionP~11                   ; 0                 ; 6       ;
;      - RegWriteP~2                       ; 0                 ; 6       ;
;      - InstructionP~12                   ; 0                 ; 6       ;
;      - InstructionP~13                   ; 0                 ; 6       ;
;      - InstructionP~14                   ; 0                 ; 6       ;
;      - InstructionP~15                   ; 0                 ; 6       ;
;      - write_register_addressPP~0        ; 0                 ; 6       ;
;      - write_register_addressPP~1        ; 0                 ; 6       ;
;      - write_register_addressPP~2        ; 0                 ; 6       ;
;      - write_register_addressPP~3        ; 0                 ; 6       ;
;      - write_register_addressPP~4        ; 0                 ; 6       ;
;      - RegWritePP~0                      ; 0                 ; 6       ;
;      - InstructionP~16                   ; 0                 ; 6       ;
;      - InstructionP~17                   ; 0                 ; 6       ;
;      - InstructionP~18                   ; 0                 ; 6       ;
;      - InstructionP~19                   ; 0                 ; 6       ;
;      - InstructionP~20                   ; 0                 ; 6       ;
;      - InstructionP~21                   ; 0                 ; 6       ;
;      - InstructionP~22                   ; 0                 ; 6       ;
;      - InstructionP~23                   ; 0                 ; 6       ;
;      - InstructionP~24                   ; 0                 ; 6       ;
;      - InstructionP~25                   ; 0                 ; 6       ;
;      - InstructionP~26                   ; 0                 ; 6       ;
;      - InstructionP~27                   ; 0                 ; 6       ;
;      - InstructionP~28                   ; 0                 ; 6       ;
;      - InstructionP~29                   ; 0                 ; 6       ;
;      - InstructionP~30                   ; 0                 ; 6       ;
;      - InstructionP~31                   ; 0                 ; 6       ;
;      - InstructionP~32                   ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[0]~0          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[1]~1          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[2]~2          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[3]~3          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[4]~4          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[5]~5          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[6]~6          ; 0                 ; 6       ;
;      - Ifetch:IFE|Mem_Addr[7]~7          ; 0                 ; 6       ;
;      - MemToRegP~0                       ; 0                 ; 6       ;
;      - Ifetch:IFE|wrongS[9]~18           ; 0                 ; 6       ;
;      - Ifetch:IFE|correctS[12]~18        ; 0                 ; 6       ;
;      - MemWriteP~1                       ; 0                 ; 6       ;
;      - PC_plus_4_outP~0                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~1                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~2                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~3                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~4                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~5                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~6                  ; 0                 ; 6       ;
;      - PC_plus_4_outP~7                  ; 0                 ; 6       ;
;      - flushP~11                         ; 0                 ; 6       ;
;      - ZeroP~2                           ; 0                 ; 6       ;
;      - branchP~3                         ; 0                 ; 6       ;
;      - LessThanZeroP~2                   ; 0                 ; 6       ;
;      - BranchLessThanZeroP~2             ; 0                 ; 6       ;
;      - read_data_2P~64                   ; 0                 ; 6       ;
;      - read_data_2P~65                   ; 0                 ; 6       ;
;      - read_data_2P~66                   ; 0                 ; 6       ;
;      - read_data_2P~67                   ; 0                 ; 6       ;
;      - read_data_2P~68                   ; 0                 ; 6       ;
;      - read_data_2P~69                   ; 0                 ; 6       ;
;      - read_data_2P~70                   ; 0                 ; 6       ;
;      - read_data_2P~71                   ; 0                 ; 6       ;
;      - read_data_2P~72                   ; 0                 ; 6       ;
;      - read_data_2P~73                   ; 0                 ; 6       ;
;      - read_data_2P~74                   ; 0                 ; 6       ;
;      - read_data_2P~75                   ; 0                 ; 6       ;
;      - read_data_2P~76                   ; 0                 ; 6       ;
;      - read_data_2P~77                   ; 0                 ; 6       ;
;      - read_data_2P~78                   ; 0                 ; 6       ;
;      - read_data_2P~79                   ; 0                 ; 6       ;
;      - read_data_2P~80                   ; 0                 ; 6       ;
;      - read_data_2P~81                   ; 0                 ; 6       ;
;      - read_data_2P~82                   ; 0                 ; 6       ;
;      - read_data_2P~83                   ; 0                 ; 6       ;
;      - read_data_2P~84                   ; 0                 ; 6       ;
;      - read_data_2P~85                   ; 0                 ; 6       ;
;      - read_data_2P~86                   ; 0                 ; 6       ;
;      - read_data_2P~87                   ; 0                 ; 6       ;
;      - read_data_2P~88                   ; 0                 ; 6       ;
;      - read_data_2P~89                   ; 0                 ; 6       ;
;      - read_data_2P~90                   ; 0                 ; 6       ;
;      - read_data_2P~91                   ; 0                 ; 6       ;
;      - read_data_2P~92                   ; 0                 ; 6       ;
;      - read_data_2P~93                   ; 0                 ; 6       ;
;      - read_data_2P~94                   ; 0                 ; 6       ;
;      - read_data_2P~95                   ; 0                 ; 6       ;
;      - resetOut                          ; 0                 ; 6       ;
; clock_27                                 ;                   ;         ;
; clock_manual                             ;                   ;         ;
;      - clock                             ; 1                 ; 6       ;
; switch[8]                                ;                   ;         ;
; switch[3]                                ;                   ;         ;
; switch[5]                                ;                   ;         ;
; switch[1]                                ;                   ;         ;
; switch[2]                                ;                   ;         ;
; switch[0]                                ;                   ;         ;
; switch[9]                                ;                   ;         ;
; switch[4]                                ;                   ;         ;
; switch[6]                                ;                   ;         ;
; switch[7]                                ;                   ;         ;
+------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+----------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Idecode:ID|Decoder0~33     ; LCCOMB_X26_Y15_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~36     ; LCCOMB_X26_Y15_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~37     ; LCCOMB_X38_Y13_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~41     ; LCCOMB_X38_Y15_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~42     ; LCCOMB_X38_Y15_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~44     ; LCCOMB_X34_Y16_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~46     ; LCCOMB_X38_Y15_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~47     ; LCCOMB_X34_Y16_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~49     ; LCCOMB_X26_Y15_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~51     ; LCCOMB_X25_Y11_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~52     ; LCCOMB_X26_Y11_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~53     ; LCCOMB_X25_Y11_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~55     ; LCCOMB_X26_Y15_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~56     ; LCCOMB_X26_Y11_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~57     ; LCCOMB_X26_Y11_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~58     ; LCCOMB_X26_Y15_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~59     ; LCCOMB_X26_Y11_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~60     ; LCCOMB_X26_Y15_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~61     ; LCCOMB_X36_Y13_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~62     ; LCCOMB_X38_Y15_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~63     ; LCCOMB_X38_Y15_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~64     ; LCCOMB_X36_Y13_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~65     ; LCCOMB_X38_Y15_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~66     ; LCCOMB_X36_Y13_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~67     ; LCCOMB_X38_Y15_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~68     ; LCCOMB_X26_Y15_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~69     ; LCCOMB_X26_Y15_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~70     ; LCCOMB_X26_Y15_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~71     ; LCCOMB_X38_Y15_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~72     ; LCCOMB_X29_Y15_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|Decoder0~73     ; LCCOMB_X26_Y15_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Ifetch:IFE|correctS[12]~18 ; LCCOMB_X20_Y14_N28 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Ifetch:IFE|wrongS[9]~18    ; LCCOMB_X20_Y14_N10 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; InstructionP[8]~1          ; LCCOMB_X18_Y14_N2  ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MemWriteP                  ; LCFF_X21_Y14_N3    ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; clock                      ; LCCOMB_X24_Y23_N24 ; 1227    ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; reset                      ; PIN_R21            ; 1164    ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+----------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+-------+--------------------+---------+----------------------+------------------+---------------------------+
; Name  ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+--------------------+---------+----------------------+------------------+---------------------------+
; clock ; LCCOMB_X24_Y23_N24 ; 1227    ; Global Clock         ; GCLK8            ; --                        ;
+-------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; reset                             ; 1164    ;
; InstructionP[16]                  ; 259     ;
; InstructionP[17]                  ; 259     ;
; InstructionP[21]                  ; 258     ;
; InstructionP[22]                  ; 258     ;
; InstructionP[19]                  ; 243     ;
; InstructionP[18]                  ; 243     ;
; InstructionP[24]                  ; 242     ;
; InstructionP[23]                  ; 242     ;
; control:CTL|ALUSrc~1              ; 64      ;
; switch[1]                         ; 60      ;
; Execute:EXE|Mux2~0                ; 60      ;
; Idecode:ID|stall~0                ; 51      ;
; Idecode:ID|read_data_1[0]~5       ; 49      ;
; Idecode:ID|read_data_2[0]~16      ; 48      ;
; Idecode:ID|read_data_2[0]~5       ; 48      ;
; Idecode:ID|read_data_1[0]~6       ; 48      ;
; switch[0]                         ; 40      ;
; InstructionP[8]~1                 ; 40      ;
; Execute:EXE|ALU_ctl[2]            ; 36      ;
; InstructionP[15]                  ; 35      ;
; MemToRegP                         ; 33      ;
; Execute:EXE|ALU_ctl[0]            ; 33      ;
; read_dataP[28]                    ; 33      ;
; read_dataP[29]                    ; 33      ;
; read_dataP[30]                    ; 33      ;
; read_dataP[31]                    ; 33      ;
; read_dataP[24]                    ; 33      ;
; read_dataP[25]                    ; 33      ;
; read_dataP[26]                    ; 33      ;
; read_dataP[27]                    ; 33      ;
; read_dataP[23]                    ; 33      ;
; read_dataP[22]                    ; 33      ;
; read_dataP[20]                    ; 33      ;
; read_dataP[21]                    ; 33      ;
; read_dataP[16]                    ; 33      ;
; read_dataP[17]                    ; 33      ;
; read_dataP[18]                    ; 33      ;
; read_dataP[19]                    ; 33      ;
; read_dataP[12]                    ; 33      ;
; read_dataP[13]                    ; 33      ;
; read_dataP[14]                    ; 33      ;
; read_dataP[15]                    ; 33      ;
; read_dataP[11]                    ; 33      ;
; read_dataP[8]                     ; 33      ;
; read_dataP[9]                     ; 33      ;
; read_dataP[10]                    ; 33      ;
; read_dataP[7]                     ; 33      ;
; read_dataP[4]                     ; 33      ;
; read_dataP[5]                     ; 33      ;
; read_dataP[6]                     ; 33      ;
; read_dataP[3]                     ; 33      ;
; read_dataP[1]                     ; 33      ;
; read_dataP[0]                     ; 33      ;
; read_dataP[2]                     ; 33      ;
; Idecode:ID|Decoder0~73            ; 32      ;
; Idecode:ID|Decoder0~72            ; 32      ;
; Idecode:ID|Decoder0~71            ; 32      ;
; Idecode:ID|Decoder0~70            ; 32      ;
; Idecode:ID|Decoder0~69            ; 32      ;
; Idecode:ID|Decoder0~68            ; 32      ;
; Idecode:ID|Decoder0~67            ; 32      ;
; Idecode:ID|Decoder0~66            ; 32      ;
; Idecode:ID|Decoder0~65            ; 32      ;
; Idecode:ID|Decoder0~64            ; 32      ;
; Idecode:ID|Decoder0~63            ; 32      ;
; Idecode:ID|Decoder0~62            ; 32      ;
; Idecode:ID|Decoder0~61            ; 32      ;
; Idecode:ID|Decoder0~60            ; 32      ;
; Idecode:ID|Decoder0~59            ; 32      ;
; Idecode:ID|Decoder0~58            ; 32      ;
; Idecode:ID|Decoder0~57            ; 32      ;
; Idecode:ID|Decoder0~56            ; 32      ;
; Idecode:ID|Decoder0~55            ; 32      ;
; Idecode:ID|Decoder0~53            ; 32      ;
; Idecode:ID|Decoder0~52            ; 32      ;
; Idecode:ID|Decoder0~51            ; 32      ;
; Idecode:ID|Decoder0~49            ; 32      ;
; Idecode:ID|Decoder0~47            ; 32      ;
; Idecode:ID|Decoder0~46            ; 32      ;
; Idecode:ID|Decoder0~44            ; 32      ;
; Idecode:ID|Decoder0~42            ; 32      ;
; Idecode:ID|Decoder0~41            ; 32      ;
; Idecode:ID|Decoder0~37            ; 32      ;
; Idecode:ID|Decoder0~36            ; 32      ;
; Idecode:ID|Decoder0~33            ; 32      ;
; Execute:EXE|Add1~1                ; 32      ;
; ALU_resultP[25]~0                 ; 31      ;
; write_register_addressPP[2]       ; 28      ;
; write_register_addressPP[3]       ; 26      ;
; write_register_addressPP[0]       ; 26      ;
; switch[3]                         ; 25      ;
; switch[2]                         ; 22      ;
; switch[5]                         ; 19      ;
; write_register_addressPP[4]       ; 17      ;
; Ifetch:IFE|correctS[12]~18        ; 16      ;
; Ifetch:IFE|wrongS[9]~18           ; 16      ;
; numberDesiredToDisplay[6]~64      ; 16      ;
; switch[4]                         ; 15      ;
; RegWritePP                        ; 15      ;
; write_register_addressPP[1]       ; 15      ;
; switch[6]                         ; 14      ;
; numberDesiredToDisplay[11]~155    ; 14      ;
; numberDesiredToDisplay[6]~79      ; 13      ;
; switch[7]                         ; 12      ;
; numberDesiredToDisplay[6]~68      ; 12      ;
; numberDesiredToDisplay[6]~65      ; 12      ;
; switch[9]                         ; 11      ;
; Execute:EXE|Equal1~0              ; 11      ;
; Ifetch:IFE|next_PC~0              ; 10      ;
; control:CTL|Equal0~0              ; 10      ;
; flushP                            ; 9       ;
; numberDesiredToDisplay[11]~264    ; 8       ;
; numberDesiredToDisplay[11]~161    ; 8       ;
; numberDesiredToDisplay[11]~160    ; 8       ;
; numberDesiredToDisplay[6]~80      ; 8       ;
; numberDesiredToDisplay[6]~73      ; 8       ;
; numberDesiredToDisplay[6]~72      ; 8       ;
; numberDesiredToDisplay[15]~263    ; 7       ;
; numberDesiredToDisplay[14]~261    ; 7       ;
; numberDesiredToDisplay[13]~259    ; 7       ;
; numberDesiredToDisplay[12]~257    ; 7       ;
; numberDesiredToDisplay[11]~255    ; 7       ;
; numberDesiredToDisplay[10]~253    ; 7       ;
; numberDesiredToDisplay[9]~181     ; 7       ;
; numberDesiredToDisplay[8]~169     ; 7       ;
; numberDesiredToDisplay[7]~151     ; 7       ;
; numberDesiredToDisplay[6]~142     ; 7       ;
; numberDesiredToDisplay[5]~133     ; 7       ;
; numberDesiredToDisplay[4]~124     ; 7       ;
; numberDesiredToDisplay[3]~115     ; 7       ;
; numberDesiredToDisplay[2]~106     ; 7       ;
; numberDesiredToDisplay[1]         ; 7       ;
; numberDesiredToDisplay[11]~93     ; 7       ;
; numberDesiredToDisplay[0]         ; 7       ;
; Idecode:ID|Decoder0~54            ; 7       ;
; InstructionP[28]                  ; 7       ;
; numberDesiredToDisplay[7]~105     ; 6       ;
; numberDesiredToDisplay[6]~102     ; 6       ;
; Idecode:ID|Decoder0~50            ; 6       ;
; Execute:EXE|Equal0~24             ; 6       ;
; InstructionP[2]                   ; 6       ;
; InstructionP[29]                  ; 6       ;
; InstructionP[27]                  ; 6       ;
; Idecode:ID|Decoder0~31            ; 5       ;
; RegWriteP~2                       ; 5       ;
; Execute:EXE|Add1~136              ; 5       ;
; ALU_resultP[7]                    ; 5       ;
; ALU_resultP[4]                    ; 5       ;
; ALU_resultP[5]                    ; 5       ;
; ALU_resultP[6]                    ; 5       ;
; ALU_resultP[3]                    ; 5       ;
; ALU_resultP[1]                    ; 5       ;
; ALU_resultP[0]                    ; 5       ;
; write_register_addressP[0]        ; 5       ;
; ALU_resultP[2]                    ; 5       ;
; InstructionP[3]                   ; 5       ;
; InstructionP[0]                   ; 5       ;
; numberDesiredToDisplay[0]~78      ; 4       ;
; Idecode:ID|Decoder0~35            ; 4       ;
; control:CTL|BranchLessThanZero~0  ; 4       ;
; Execute:EXE|Add1~132              ; 4       ;
; Idecode:ID|register_array[8][7]   ; 4       ;
; Idecode:ID|register_array[8][4]   ; 4       ;
; Idecode:ID|register_array[8][5]   ; 4       ;
; Idecode:ID|register_array[8][6]   ; 4       ;
; Idecode:ID|register_array[8][3]   ; 4       ;
; Idecode:ID|register_array[8][1]   ; 4       ;
; Idecode:ID|register_array[8][0]   ; 4       ;
; InstructionP[20]                  ; 4       ;
; Idecode:ID|register_array[8][2]   ; 4       ;
; Idecode:ID|read_data_1~0          ; 4       ;
; write_register_addressP[1]        ; 4       ;
; write_register_addressP[2]        ; 4       ;
; write_register_addressP[3]        ; 4       ;
; write_register_addressP[4]        ; 4       ;
; InstructionP[1]                   ; 4       ;
; control:CTL|Equal4~0              ; 4       ;
; InstructionP[30]                  ; 4       ;
; Execute:EXE|Add1~130              ; 4       ;
; Ifetch:IFE|Mem_Addr[7]~7          ; 3       ;
; Ifetch:IFE|Mem_Addr[6]~6          ; 3       ;
; Ifetch:IFE|Mem_Addr[5]~5          ; 3       ;
; Ifetch:IFE|Mem_Addr[4]~4          ; 3       ;
; Ifetch:IFE|Mem_Addr[3]~3          ; 3       ;
; Ifetch:IFE|Mem_Addr[2]~2          ; 3       ;
; Ifetch:IFE|Mem_Addr[1]~1          ; 3       ;
; Ifetch:IFE|Mem_Addr[0]~0          ; 3       ;
; Ifetch:IFE|PC[9]                  ; 3       ;
; Ifetch:IFE|PC[8]                  ; 3       ;
; Ifetch:IFE|PC[7]                  ; 3       ;
; Ifetch:IFE|PC[6]                  ; 3       ;
; Ifetch:IFE|PC[5]                  ; 3       ;
; Ifetch:IFE|PC[4]                  ; 3       ;
; Ifetch:IFE|PC[3]                  ; 3       ;
; Ifetch:IFE|PC[2]                  ; 3       ;
; numberDesiredToDisplay[11]~92     ; 3       ;
; numberDesiredToDisplay[0]~81      ; 3       ;
; Idecode:ID|Decoder0~40            ; 3       ;
; Idecode:ID|Decoder0~38            ; 3       ;
; Idecode:ID|Decoder0~32            ; 3       ;
; Idecode:ID|read_data_2[28]~710    ; 3       ;
; ALU_resultP[28]                   ; 3       ;
; Idecode:ID|read_data_2[29]~688    ; 3       ;
; ALU_resultP[29]                   ; 3       ;
; Idecode:ID|read_data_2[30]~666    ; 3       ;
; ALU_resultP[30]                   ; 3       ;
; Idecode:ID|read_data_2[31]~644    ; 3       ;
; ALU_resultP[31]                   ; 3       ;
; Idecode:ID|read_data_2[24]~622    ; 3       ;
; ALU_resultP[24]                   ; 3       ;
; Idecode:ID|read_data_2[25]~600    ; 3       ;
; ALU_resultP[25]                   ; 3       ;
; Idecode:ID|read_data_2[26]~578    ; 3       ;
; ALU_resultP[26]                   ; 3       ;
; Idecode:ID|read_data_2[27]~556    ; 3       ;
; ALU_resultP[27]                   ; 3       ;
; Idecode:ID|read_data_2[23]~534    ; 3       ;
; ALU_resultP[23]                   ; 3       ;
; Idecode:ID|read_data_2[22]~512    ; 3       ;
; ALU_resultP[22]                   ; 3       ;
; Idecode:ID|read_data_2[20]~490    ; 3       ;
; ALU_resultP[20]                   ; 3       ;
; Idecode:ID|read_data_2[21]~468    ; 3       ;
; ALU_resultP[21]                   ; 3       ;
; Idecode:ID|read_data_2[16]~446    ; 3       ;
; ALU_resultP[16]                   ; 3       ;
; Idecode:ID|read_data_2[17]~424    ; 3       ;
; ALU_resultP[17]                   ; 3       ;
; Idecode:ID|read_data_2[18]~402    ; 3       ;
; ALU_resultP[18]                   ; 3       ;
; Idecode:ID|read_data_2[19]~380    ; 3       ;
; ALU_resultP[19]                   ; 3       ;
; Execute:EXE|Add1~69               ; 3       ;
; Execute:EXE|Add1~68               ; 3       ;
; Execute:EXE|Add1~67               ; 3       ;
; Execute:EXE|Add1~66               ; 3       ;
; InstructionP[12]                  ; 3       ;
; Idecode:ID|read_data_2[12]~358    ; 3       ;
; Idecode:ID|register_array[24][12] ; 3       ;
; Idecode:ID|register_array[25][12] ; 3       ;
; Idecode:ID|register_array[15][12] ; 3       ;
; Idecode:ID|register_array[12][12] ; 3       ;
; Idecode:ID|register_array[13][12] ; 3       ;
; Idecode:ID|register_array[14][12] ; 3       ;
; Idecode:ID|register_array[11][12] ; 3       ;
; Idecode:ID|register_array[8][12]  ; 3       ;
; Idecode:ID|register_array[10][12] ; 3       ;
; Idecode:ID|register_array[9][12]  ; 3       ;
; ALU_resultP[12]                   ; 3       ;
; InstructionP[13]                  ; 3       ;
; Idecode:ID|read_data_2[13]~336    ; 3       ;
; Idecode:ID|register_array[24][13] ; 3       ;
; Idecode:ID|register_array[25][13] ; 3       ;
; ALU_resultP[13]                   ; 3       ;
; Idecode:ID|register_array[15][13] ; 3       ;
; Idecode:ID|register_array[12][13] ; 3       ;
; Idecode:ID|register_array[13][13] ; 3       ;
; Idecode:ID|register_array[14][13] ; 3       ;
; Idecode:ID|register_array[11][13] ; 3       ;
; Idecode:ID|register_array[8][13]  ; 3       ;
; Idecode:ID|register_array[10][13] ; 3       ;
; Idecode:ID|register_array[9][13]  ; 3       ;
; InstructionP[14]                  ; 3       ;
; Idecode:ID|read_data_2[14]~314    ; 3       ;
; Idecode:ID|register_array[24][14] ; 3       ;
; Idecode:ID|register_array[25][14] ; 3       ;
; Idecode:ID|register_array[15][14] ; 3       ;
; Idecode:ID|register_array[12][14] ; 3       ;
; Idecode:ID|register_array[13][14] ; 3       ;
; Idecode:ID|register_array[14][14] ; 3       ;
; Idecode:ID|register_array[11][14] ; 3       ;
; Idecode:ID|register_array[8][14]  ; 3       ;
; Idecode:ID|register_array[10][14] ; 3       ;
; Idecode:ID|register_array[9][14]  ; 3       ;
; ALU_resultP[14]                   ; 3       ;
; Idecode:ID|read_data_2[15]~292    ; 3       ;
; Idecode:ID|register_array[24][15] ; 3       ;
; Idecode:ID|register_array[25][15] ; 3       ;
; ALU_resultP[15]                   ; 3       ;
; Idecode:ID|register_array[15][15] ; 3       ;
; Idecode:ID|register_array[12][15] ; 3       ;
; Idecode:ID|register_array[13][15] ; 3       ;
; Idecode:ID|register_array[14][15] ; 3       ;
; Idecode:ID|register_array[11][15] ; 3       ;
; Idecode:ID|register_array[8][15]  ; 3       ;
; Idecode:ID|register_array[10][15] ; 3       ;
; Idecode:ID|register_array[9][15]  ; 3       ;
; Execute:EXE|Add1~53               ; 3       ;
; Execute:EXE|Add1~52               ; 3       ;
; Execute:EXE|Add1~51               ; 3       ;
; Execute:EXE|Add1~50               ; 3       ;
; InstructionP[11]                  ; 3       ;
; Idecode:ID|read_data_2[11]~270    ; 3       ;
; Idecode:ID|register_array[24][11] ; 3       ;
; Idecode:ID|register_array[25][11] ; 3       ;
; ALU_resultP[11]                   ; 3       ;
; Idecode:ID|register_array[15][11] ; 3       ;
; Idecode:ID|register_array[12][11] ; 3       ;
; Idecode:ID|register_array[13][11] ; 3       ;
; Idecode:ID|register_array[14][11] ; 3       ;
; Idecode:ID|register_array[11][11] ; 3       ;
; Idecode:ID|register_array[8][11]  ; 3       ;
; Idecode:ID|register_array[10][11] ; 3       ;
; Idecode:ID|register_array[9][11]  ; 3       ;
; Idecode:ID|read_data_2[8]~248     ; 3       ;
; Idecode:ID|register_array[24][8]  ; 3       ;
; Idecode:ID|register_array[25][8]  ; 3       ;
; Idecode:ID|register_array[15][8]  ; 3       ;
; Idecode:ID|register_array[12][8]  ; 3       ;
; Idecode:ID|register_array[13][8]  ; 3       ;
; Idecode:ID|register_array[14][8]  ; 3       ;
; Idecode:ID|register_array[11][8]  ; 3       ;
; Idecode:ID|register_array[8][8]   ; 3       ;
; Idecode:ID|register_array[10][8]  ; 3       ;
; Idecode:ID|register_array[9][8]   ; 3       ;
; ALU_resultP[8]                    ; 3       ;
; Idecode:ID|read_data_2[9]~226     ; 3       ;
; Idecode:ID|register_array[24][9]  ; 3       ;
; Idecode:ID|register_array[25][9]  ; 3       ;
; ALU_resultP[9]                    ; 3       ;
; Idecode:ID|register_array[15][9]  ; 3       ;
; Idecode:ID|register_array[12][9]  ; 3       ;
; Idecode:ID|register_array[13][9]  ; 3       ;
; Idecode:ID|register_array[14][9]  ; 3       ;
; Idecode:ID|register_array[11][9]  ; 3       ;
; Idecode:ID|register_array[8][9]   ; 3       ;
; Idecode:ID|register_array[10][9]  ; 3       ;
; Idecode:ID|register_array[9][9]   ; 3       ;
; Idecode:ID|read_data_2[10]~204    ; 3       ;
; Idecode:ID|register_array[24][10] ; 3       ;
; Idecode:ID|register_array[25][10] ; 3       ;
; Idecode:ID|register_array[15][10] ; 3       ;
; Idecode:ID|register_array[12][10] ; 3       ;
; Idecode:ID|register_array[13][10] ; 3       ;
; Idecode:ID|register_array[14][10] ; 3       ;
; Idecode:ID|register_array[11][10] ; 3       ;
; Idecode:ID|register_array[8][10]  ; 3       ;
; Idecode:ID|register_array[10][10] ; 3       ;
; Idecode:ID|register_array[9][10]  ; 3       ;
; ALU_resultP[10]                   ; 3       ;
; Execute:EXE|Add1~37               ; 3       ;
; Execute:EXE|Add1~36               ; 3       ;
; Execute:EXE|Add1~35               ; 3       ;
; Execute:EXE|Add1~34               ; 3       ;
; InstructionP[7]                   ; 3       ;
; Idecode:ID|read_data_2[7]~182     ; 3       ;
; Idecode:ID|register_array[24][7]  ; 3       ;
; Idecode:ID|register_array[25][7]  ; 3       ;
; Idecode:ID|register_array[15][7]  ; 3       ;
; Idecode:ID|register_array[12][7]  ; 3       ;
; Idecode:ID|register_array[13][7]  ; 3       ;
; Idecode:ID|register_array[14][7]  ; 3       ;
; Idecode:ID|register_array[11][7]  ; 3       ;
; Idecode:ID|register_array[10][7]  ; 3       ;
; Idecode:ID|register_array[9][7]   ; 3       ;
; InstructionP[4]                   ; 3       ;
; Idecode:ID|read_data_2[4]~160     ; 3       ;
; Idecode:ID|register_array[24][4]  ; 3       ;
; Idecode:ID|register_array[25][4]  ; 3       ;
; Idecode:ID|register_array[15][4]  ; 3       ;
; Idecode:ID|register_array[12][4]  ; 3       ;
; Idecode:ID|register_array[13][4]  ; 3       ;
; Idecode:ID|register_array[14][4]  ; 3       ;
; Idecode:ID|register_array[11][4]  ; 3       ;
; Idecode:ID|register_array[10][4]  ; 3       ;
; Idecode:ID|register_array[9][4]   ; 3       ;
; InstructionP[5]                   ; 3       ;
; Idecode:ID|read_data_2[5]~138     ; 3       ;
; Idecode:ID|register_array[24][5]  ; 3       ;
; Idecode:ID|register_array[25][5]  ; 3       ;
; Idecode:ID|register_array[15][5]  ; 3       ;
; Idecode:ID|register_array[12][5]  ; 3       ;
; Idecode:ID|register_array[13][5]  ; 3       ;
; Idecode:ID|register_array[14][5]  ; 3       ;
; Idecode:ID|register_array[11][5]  ; 3       ;
; Idecode:ID|register_array[10][5]  ; 3       ;
; Idecode:ID|register_array[9][5]   ; 3       ;
; InstructionP[6]                   ; 3       ;
; Idecode:ID|read_data_2[6]~116     ; 3       ;
; Idecode:ID|register_array[24][6]  ; 3       ;
; Idecode:ID|register_array[25][6]  ; 3       ;
; Idecode:ID|register_array[15][6]  ; 3       ;
; Idecode:ID|register_array[12][6]  ; 3       ;
; Idecode:ID|register_array[13][6]  ; 3       ;
; Idecode:ID|register_array[14][6]  ; 3       ;
; Idecode:ID|register_array[11][6]  ; 3       ;
; Idecode:ID|register_array[10][6]  ; 3       ;
; Idecode:ID|register_array[9][6]   ; 3       ;
; Execute:EXE|Add1~18               ; 3       ;
; Idecode:ID|read_data_2[3]~94      ; 3       ;
; Idecode:ID|register_array[24][3]  ; 3       ;
; Idecode:ID|register_array[25][3]  ; 3       ;
; Idecode:ID|register_array[15][3]  ; 3       ;
; Idecode:ID|register_array[12][3]  ; 3       ;
; Idecode:ID|register_array[13][3]  ; 3       ;
; Idecode:ID|register_array[14][3]  ; 3       ;
; Idecode:ID|register_array[11][3]  ; 3       ;
; Idecode:ID|register_array[10][3]  ; 3       ;
; Idecode:ID|register_array[9][3]   ; 3       ;
; Idecode:ID|read_data_2[1]~72      ; 3       ;
; Idecode:ID|register_array[24][1]  ; 3       ;
; Idecode:ID|register_array[25][1]  ; 3       ;
; Idecode:ID|register_array[15][1]  ; 3       ;
; Idecode:ID|register_array[12][1]  ; 3       ;
; Idecode:ID|register_array[13][1]  ; 3       ;
; Idecode:ID|register_array[14][1]  ; 3       ;
; Idecode:ID|register_array[11][1]  ; 3       ;
; Idecode:ID|register_array[10][1]  ; 3       ;
; Idecode:ID|register_array[9][1]   ; 3       ;
; Execute:EXE|Add1~9                ; 3       ;
; Idecode:ID|read_data_2[0]~50      ; 3       ;
; Idecode:ID|register_array[24][0]  ; 3       ;
; Idecode:ID|register_array[25][0]  ; 3       ;
; Idecode:ID|register_array[15][0]  ; 3       ;
; Idecode:ID|register_array[12][0]  ; 3       ;
; Idecode:ID|register_array[13][0]  ; 3       ;
; Idecode:ID|register_array[14][0]  ; 3       ;
; Idecode:ID|register_array[11][0]  ; 3       ;
; Idecode:ID|register_array[10][0]  ; 3       ;
; Idecode:ID|register_array[9][0]   ; 3       ;
; Execute:EXE|Add1~2                ; 3       ;
; Idecode:ID|read_data_2[2]~28      ; 3       ;
; Idecode:ID|Equal5~2               ; 3       ;
; Idecode:ID|register_array[24][2]  ; 3       ;
; Idecode:ID|register_array[25][2]  ; 3       ;
; Idecode:ID|register_array[15][2]  ; 3       ;
; Idecode:ID|register_array[12][2]  ; 3       ;
; Idecode:ID|register_array[13][2]  ; 3       ;
; Idecode:ID|register_array[14][2]  ; 3       ;
; Idecode:ID|register_array[11][2]  ; 3       ;
; Idecode:ID|register_array[10][2]  ; 3       ;
; Idecode:ID|register_array[9][2]   ; 3       ;
; Idecode:ID|Decoder0~30            ; 3       ;
; Idecode:ID|Equal3~2               ; 3       ;
; RegWriteP                         ; 3       ;
; InstructionP[25]                  ; 3       ;
; control:CTL|Equal4~1              ; 3       ;
; control:CTL|Branch~0              ; 3       ;
; control:CTL|Equal3~0              ; 3       ;
; InstructionP[31]                  ; 3       ;
; InstructionP[26]                  ; 3       ;
; Execute:EXE|Add1~64               ; 3       ;
; Execute:EXE|Add1~62               ; 3       ;
; Execute:EXE|Add1~60               ; 3       ;
; Execute:EXE|Add1~58               ; 3       ;
; Execute:EXE|Add1~48               ; 3       ;
; Execute:EXE|Add1~45               ; 3       ;
; Execute:EXE|Add1~43               ; 3       ;
; Execute:EXE|Add1~41               ; 3       ;
; Execute:EXE|Add1~32               ; 3       ;
; Execute:EXE|Add1~29               ; 3       ;
; Execute:EXE|Add1~27               ; 3       ;
; Execute:EXE|Add1~25               ; 3       ;
; Execute:EXE|Add1~20               ; 3       ;
; Execute:EXE|Add1~16               ; 3       ;
; MemWriteP                         ; 2       ;
; BranchLessThanZeroP               ; 2       ;
; branchP                           ; 2       ;
; numberDesiredToDisplay[8]~167     ; 2       ;
; numberDesiredToDisplay[8]~162     ; 2       ;
; numberDesiredToDisplay[0]~152     ; 2       ;
; numberDesiredToDisplay[0]~82      ; 2       ;
; numberDesiredToDisplay[0]~77      ; 2       ;
; numberDesiredToDisplay[6]~71      ; 2       ;
; Idecode:ID|Decoder0~45            ; 2       ;
; Idecode:ID|Decoder0~39            ; 2       ;
; Idecode:ID|Decoder0~34            ; 2       ;
; control:CTL|Equal1~0              ; 2       ;
; control:CTL|ALUSrc~2              ; 2       ;
; branchP~2                         ; 2       ;
; Execute:EXE|Add1~135              ; 2       ;
; Execute:EXE|Add1~134              ; 2       ;
; Execute:EXE|Add1~133              ; 2       ;
; Idecode:ID|read_data_1[28]~710    ; 2       ;
; Idecode:ID|register_array[31][28] ; 2       ;
; Idecode:ID|register_array[19][28] ; 2       ;
; Idecode:ID|register_array[23][28] ; 2       ;
; Idecode:ID|register_array[27][28] ; 2       ;
; Idecode:ID|register_array[28][28] ; 2       ;
; Idecode:ID|register_array[16][28] ; 2       ;
; Idecode:ID|register_array[24][28] ; 2       ;
; Idecode:ID|register_array[20][28] ; 2       ;
; Idecode:ID|register_array[30][28] ; 2       ;
; Idecode:ID|register_array[18][28] ; 2       ;
; Idecode:ID|register_array[26][28] ; 2       ;
; Idecode:ID|register_array[22][28] ; 2       ;
; Idecode:ID|register_array[29][28] ; 2       ;
; Idecode:ID|register_array[17][28] ; 2       ;
; Idecode:ID|register_array[21][28] ; 2       ;
; Idecode:ID|register_array[25][28] ; 2       ;
; Idecode:ID|register_array[15][28] ; 2       ;
; Idecode:ID|register_array[12][28] ; 2       ;
; Idecode:ID|register_array[13][28] ; 2       ;
; Idecode:ID|register_array[14][28] ; 2       ;
; Idecode:ID|register_array[2][28]  ; 2       ;
; Idecode:ID|register_array[1][28]  ; 2       ;
; Idecode:ID|register_array[3][28]  ; 2       ;
; Idecode:ID|register_array[7][28]  ; 2       ;
; Idecode:ID|register_array[4][28]  ; 2       ;
; Idecode:ID|register_array[5][28]  ; 2       ;
; Idecode:ID|register_array[6][28]  ; 2       ;
; Idecode:ID|register_array[11][28] ; 2       ;
; Idecode:ID|register_array[8][28]  ; 2       ;
; Idecode:ID|register_array[10][28] ; 2       ;
; Idecode:ID|register_array[9][28]  ; 2       ;
; Idecode:ID|read_data_1[29]~688    ; 2       ;
; Idecode:ID|register_array[31][29] ; 2       ;
; Idecode:ID|register_array[19][29] ; 2       ;
; Idecode:ID|register_array[27][29] ; 2       ;
; Idecode:ID|register_array[23][29] ; 2       ;
; Idecode:ID|register_array[28][29] ; 2       ;
; Idecode:ID|register_array[16][29] ; 2       ;
; Idecode:ID|register_array[20][29] ; 2       ;
; Idecode:ID|register_array[24][29] ; 2       ;
; Idecode:ID|register_array[30][29] ; 2       ;
; Idecode:ID|register_array[18][29] ; 2       ;
; Idecode:ID|register_array[22][29] ; 2       ;
; Idecode:ID|register_array[26][29] ; 2       ;
; Idecode:ID|register_array[29][29] ; 2       ;
; Idecode:ID|register_array[17][29] ; 2       ;
; Idecode:ID|register_array[25][29] ; 2       ;
; Idecode:ID|register_array[21][29] ; 2       ;
; Idecode:ID|register_array[15][29] ; 2       ;
; Idecode:ID|register_array[12][29] ; 2       ;
; Idecode:ID|register_array[13][29] ; 2       ;
; Idecode:ID|register_array[14][29] ; 2       ;
; Idecode:ID|register_array[2][29]  ; 2       ;
; Idecode:ID|register_array[1][29]  ; 2       ;
; Idecode:ID|register_array[3][29]  ; 2       ;
; Idecode:ID|register_array[11][29] ; 2       ;
; Idecode:ID|register_array[8][29]  ; 2       ;
; Idecode:ID|register_array[10][29] ; 2       ;
; Idecode:ID|register_array[9][29]  ; 2       ;
; Idecode:ID|register_array[7][29]  ; 2       ;
; Idecode:ID|register_array[4][29]  ; 2       ;
; Idecode:ID|register_array[5][29]  ; 2       ;
; Idecode:ID|register_array[6][29]  ; 2       ;
; Idecode:ID|read_data_1[30]~666    ; 2       ;
; Idecode:ID|register_array[31][30] ; 2       ;
; Idecode:ID|register_array[19][30] ; 2       ;
; Idecode:ID|register_array[23][30] ; 2       ;
; Idecode:ID|register_array[27][30] ; 2       ;
; Idecode:ID|register_array[28][30] ; 2       ;
; Idecode:ID|register_array[16][30] ; 2       ;
; Idecode:ID|register_array[24][30] ; 2       ;
; Idecode:ID|register_array[20][30] ; 2       ;
; Idecode:ID|register_array[30][30] ; 2       ;
; Idecode:ID|register_array[18][30] ; 2       ;
; Idecode:ID|register_array[26][30] ; 2       ;
; Idecode:ID|register_array[22][30] ; 2       ;
; Idecode:ID|register_array[29][30] ; 2       ;
; Idecode:ID|register_array[17][30] ; 2       ;
; Idecode:ID|register_array[21][30] ; 2       ;
; Idecode:ID|register_array[25][30] ; 2       ;
; Idecode:ID|register_array[15][30] ; 2       ;
; Idecode:ID|register_array[12][30] ; 2       ;
; Idecode:ID|register_array[13][30] ; 2       ;
; Idecode:ID|register_array[14][30] ; 2       ;
; Idecode:ID|register_array[2][30]  ; 2       ;
; Idecode:ID|register_array[1][30]  ; 2       ;
; Idecode:ID|register_array[3][30]  ; 2       ;
; Idecode:ID|register_array[7][30]  ; 2       ;
; Idecode:ID|register_array[4][30]  ; 2       ;
; Idecode:ID|register_array[5][30]  ; 2       ;
; Idecode:ID|register_array[6][30]  ; 2       ;
; Idecode:ID|register_array[11][30] ; 2       ;
; Idecode:ID|register_array[8][30]  ; 2       ;
; Idecode:ID|register_array[10][30] ; 2       ;
; Idecode:ID|register_array[9][30]  ; 2       ;
; Idecode:ID|read_data_1[31]~644    ; 2       ;
; Idecode:ID|register_array[31][31] ; 2       ;
; Idecode:ID|register_array[19][31] ; 2       ;
; Idecode:ID|register_array[27][31] ; 2       ;
; Idecode:ID|register_array[23][31] ; 2       ;
; Idecode:ID|register_array[28][31] ; 2       ;
; Idecode:ID|register_array[16][31] ; 2       ;
; Idecode:ID|register_array[20][31] ; 2       ;
; Idecode:ID|register_array[24][31] ; 2       ;
; Idecode:ID|register_array[30][31] ; 2       ;
; Idecode:ID|register_array[18][31] ; 2       ;
; Idecode:ID|register_array[22][31] ; 2       ;
; Idecode:ID|register_array[26][31] ; 2       ;
; Idecode:ID|register_array[29][31] ; 2       ;
; Idecode:ID|register_array[17][31] ; 2       ;
; Idecode:ID|register_array[25][31] ; 2       ;
; Idecode:ID|register_array[21][31] ; 2       ;
; Idecode:ID|register_array[15][31] ; 2       ;
; Idecode:ID|register_array[12][31] ; 2       ;
; Idecode:ID|register_array[13][31] ; 2       ;
; Idecode:ID|register_array[14][31] ; 2       ;
; Idecode:ID|register_array[2][31]  ; 2       ;
; Idecode:ID|register_array[1][31]  ; 2       ;
; Idecode:ID|register_array[3][31]  ; 2       ;
; Idecode:ID|register_array[11][31] ; 2       ;
; Idecode:ID|register_array[8][31]  ; 2       ;
; Idecode:ID|register_array[10][31] ; 2       ;
; Idecode:ID|register_array[9][31]  ; 2       ;
; Idecode:ID|register_array[7][31]  ; 2       ;
; Idecode:ID|register_array[4][31]  ; 2       ;
; Idecode:ID|register_array[5][31]  ; 2       ;
; Idecode:ID|register_array[6][31]  ; 2       ;
; Execute:EXE|Add1~119              ; 2       ;
; Execute:EXE|Add1~118              ; 2       ;
; Execute:EXE|Add1~117              ; 2       ;
; Execute:EXE|Add1~116              ; 2       ;
; Idecode:ID|read_data_1[24]~622    ; 2       ;
; Idecode:ID|register_array[31][24] ; 2       ;
; Idecode:ID|register_array[19][24] ; 2       ;
; Idecode:ID|register_array[23][24] ; 2       ;
; Idecode:ID|register_array[27][24] ; 2       ;
; Idecode:ID|register_array[28][24] ; 2       ;
; Idecode:ID|register_array[16][24] ; 2       ;
; Idecode:ID|register_array[24][24] ; 2       ;
; Idecode:ID|register_array[20][24] ; 2       ;
; Idecode:ID|register_array[30][24] ; 2       ;
; Idecode:ID|register_array[18][24] ; 2       ;
; Idecode:ID|register_array[26][24] ; 2       ;
; Idecode:ID|register_array[22][24] ; 2       ;
; Idecode:ID|register_array[29][24] ; 2       ;
; Idecode:ID|register_array[17][24] ; 2       ;
; Idecode:ID|register_array[21][24] ; 2       ;
; Idecode:ID|register_array[25][24] ; 2       ;
; Idecode:ID|register_array[15][24] ; 2       ;
; Idecode:ID|register_array[12][24] ; 2       ;
; Idecode:ID|register_array[13][24] ; 2       ;
; Idecode:ID|register_array[14][24] ; 2       ;
; Idecode:ID|register_array[2][24]  ; 2       ;
; Idecode:ID|register_array[1][24]  ; 2       ;
; Idecode:ID|register_array[3][24]  ; 2       ;
; Idecode:ID|register_array[7][24]  ; 2       ;
; Idecode:ID|register_array[4][24]  ; 2       ;
; Idecode:ID|register_array[5][24]  ; 2       ;
; Idecode:ID|register_array[6][24]  ; 2       ;
; Idecode:ID|register_array[11][24] ; 2       ;
; Idecode:ID|register_array[8][24]  ; 2       ;
; Idecode:ID|register_array[10][24] ; 2       ;
; Idecode:ID|register_array[9][24]  ; 2       ;
; Idecode:ID|read_data_1[25]~600    ; 2       ;
; Idecode:ID|register_array[31][25] ; 2       ;
; Idecode:ID|register_array[19][25] ; 2       ;
; Idecode:ID|register_array[27][25] ; 2       ;
; Idecode:ID|register_array[23][25] ; 2       ;
; Idecode:ID|register_array[28][25] ; 2       ;
; Idecode:ID|register_array[16][25] ; 2       ;
; Idecode:ID|register_array[20][25] ; 2       ;
; Idecode:ID|register_array[24][25] ; 2       ;
; Idecode:ID|register_array[30][25] ; 2       ;
; Idecode:ID|register_array[18][25] ; 2       ;
; Idecode:ID|register_array[22][25] ; 2       ;
; Idecode:ID|register_array[26][25] ; 2       ;
; Idecode:ID|register_array[29][25] ; 2       ;
; Idecode:ID|register_array[17][25] ; 2       ;
; Idecode:ID|register_array[25][25] ; 2       ;
; Idecode:ID|register_array[21][25] ; 2       ;
; Idecode:ID|register_array[15][25] ; 2       ;
; Idecode:ID|register_array[12][25] ; 2       ;
; Idecode:ID|register_array[13][25] ; 2       ;
; Idecode:ID|register_array[14][25] ; 2       ;
; Idecode:ID|register_array[2][25]  ; 2       ;
; Idecode:ID|register_array[1][25]  ; 2       ;
; Idecode:ID|register_array[3][25]  ; 2       ;
; Idecode:ID|register_array[11][25] ; 2       ;
; Idecode:ID|register_array[8][25]  ; 2       ;
; Idecode:ID|register_array[10][25] ; 2       ;
; Idecode:ID|register_array[9][25]  ; 2       ;
; Idecode:ID|register_array[7][25]  ; 2       ;
; Idecode:ID|register_array[4][25]  ; 2       ;
; Idecode:ID|register_array[5][25]  ; 2       ;
; Idecode:ID|register_array[6][25]  ; 2       ;
; Idecode:ID|read_data_1[26]~578    ; 2       ;
; Idecode:ID|register_array[31][26] ; 2       ;
; Idecode:ID|register_array[19][26] ; 2       ;
; Idecode:ID|register_array[23][26] ; 2       ;
; Idecode:ID|register_array[27][26] ; 2       ;
; Idecode:ID|register_array[28][26] ; 2       ;
; Idecode:ID|register_array[16][26] ; 2       ;
; Idecode:ID|register_array[24][26] ; 2       ;
; Idecode:ID|register_array[20][26] ; 2       ;
; Idecode:ID|register_array[30][26] ; 2       ;
; Idecode:ID|register_array[18][26] ; 2       ;
; Idecode:ID|register_array[26][26] ; 2       ;
; Idecode:ID|register_array[22][26] ; 2       ;
; Idecode:ID|register_array[29][26] ; 2       ;
; Idecode:ID|register_array[17][26] ; 2       ;
; Idecode:ID|register_array[21][26] ; 2       ;
; Idecode:ID|register_array[25][26] ; 2       ;
; Idecode:ID|register_array[15][26] ; 2       ;
; Idecode:ID|register_array[12][26] ; 2       ;
; Idecode:ID|register_array[13][26] ; 2       ;
; Idecode:ID|register_array[14][26] ; 2       ;
; Idecode:ID|register_array[2][26]  ; 2       ;
; Idecode:ID|register_array[1][26]  ; 2       ;
; Idecode:ID|register_array[3][26]  ; 2       ;
; Idecode:ID|register_array[7][26]  ; 2       ;
; Idecode:ID|register_array[4][26]  ; 2       ;
; Idecode:ID|register_array[5][26]  ; 2       ;
; Idecode:ID|register_array[6][26]  ; 2       ;
; Idecode:ID|register_array[11][26] ; 2       ;
; Idecode:ID|register_array[8][26]  ; 2       ;
; Idecode:ID|register_array[10][26] ; 2       ;
; Idecode:ID|register_array[9][26]  ; 2       ;
; Idecode:ID|read_data_1[27]~556    ; 2       ;
; Idecode:ID|register_array[31][27] ; 2       ;
; Idecode:ID|register_array[19][27] ; 2       ;
; Idecode:ID|register_array[27][27] ; 2       ;
; Idecode:ID|register_array[23][27] ; 2       ;
; Idecode:ID|register_array[28][27] ; 2       ;
; Idecode:ID|register_array[16][27] ; 2       ;
; Idecode:ID|register_array[20][27] ; 2       ;
; Idecode:ID|register_array[24][27] ; 2       ;
; Idecode:ID|register_array[30][27] ; 2       ;
; Idecode:ID|register_array[18][27] ; 2       ;
; Idecode:ID|register_array[22][27] ; 2       ;
; Idecode:ID|register_array[26][27] ; 2       ;
; Idecode:ID|register_array[29][27] ; 2       ;
; Idecode:ID|register_array[17][27] ; 2       ;
; Idecode:ID|register_array[25][27] ; 2       ;
; Idecode:ID|register_array[21][27] ; 2       ;
; Idecode:ID|register_array[15][27] ; 2       ;
; Idecode:ID|register_array[12][27] ; 2       ;
; Idecode:ID|register_array[13][27] ; 2       ;
; Idecode:ID|register_array[14][27] ; 2       ;
; Idecode:ID|register_array[2][27]  ; 2       ;
; Idecode:ID|register_array[1][27]  ; 2       ;
; Idecode:ID|register_array[3][27]  ; 2       ;
; Idecode:ID|register_array[11][27] ; 2       ;
; Idecode:ID|register_array[8][27]  ; 2       ;
; Idecode:ID|register_array[10][27] ; 2       ;
; Idecode:ID|register_array[9][27]  ; 2       ;
; Idecode:ID|register_array[7][27]  ; 2       ;
; Idecode:ID|register_array[4][27]  ; 2       ;
; Idecode:ID|register_array[5][27]  ; 2       ;
; Idecode:ID|register_array[6][27]  ; 2       ;
; Execute:EXE|Add1~99               ; 2       ;
; Idecode:ID|read_data_1[23]~534    ; 2       ;
; Idecode:ID|register_array[31][23] ; 2       ;
; Idecode:ID|register_array[19][23] ; 2       ;
; Idecode:ID|register_array[27][23] ; 2       ;
; Idecode:ID|register_array[23][23] ; 2       ;
; Idecode:ID|register_array[28][23] ; 2       ;
; Idecode:ID|register_array[16][23] ; 2       ;
; Idecode:ID|register_array[20][23] ; 2       ;
; Idecode:ID|register_array[24][23] ; 2       ;
; Idecode:ID|register_array[30][23] ; 2       ;
; Idecode:ID|register_array[18][23] ; 2       ;
; Idecode:ID|register_array[22][23] ; 2       ;
; Idecode:ID|register_array[26][23] ; 2       ;
; Idecode:ID|register_array[29][23] ; 2       ;
; Idecode:ID|register_array[17][23] ; 2       ;
; Idecode:ID|register_array[25][23] ; 2       ;
; Idecode:ID|register_array[21][23] ; 2       ;
; Idecode:ID|register_array[15][23] ; 2       ;
; Idecode:ID|register_array[12][23] ; 2       ;
; Idecode:ID|register_array[13][23] ; 2       ;
; Idecode:ID|register_array[14][23] ; 2       ;
; Idecode:ID|register_array[2][23]  ; 2       ;
; Idecode:ID|register_array[1][23]  ; 2       ;
; Idecode:ID|register_array[3][23]  ; 2       ;
; Idecode:ID|register_array[11][23] ; 2       ;
; Idecode:ID|register_array[8][23]  ; 2       ;
; Idecode:ID|register_array[10][23] ; 2       ;
; Idecode:ID|register_array[9][23]  ; 2       ;
; Idecode:ID|register_array[7][23]  ; 2       ;
; Idecode:ID|register_array[4][23]  ; 2       ;
; Idecode:ID|register_array[5][23]  ; 2       ;
; Idecode:ID|register_array[6][23]  ; 2       ;
; Execute:EXE|Add1~94               ; 2       ;
; Idecode:ID|read_data_1[22]~512    ; 2       ;
; Idecode:ID|register_array[31][22] ; 2       ;
; Idecode:ID|register_array[19][22] ; 2       ;
; Idecode:ID|register_array[23][22] ; 2       ;
; Idecode:ID|register_array[27][22] ; 2       ;
; Idecode:ID|register_array[28][22] ; 2       ;
; Idecode:ID|register_array[16][22] ; 2       ;
; Idecode:ID|register_array[24][22] ; 2       ;
; Idecode:ID|register_array[20][22] ; 2       ;
; Idecode:ID|register_array[30][22] ; 2       ;
; Idecode:ID|register_array[18][22] ; 2       ;
; Idecode:ID|register_array[26][22] ; 2       ;
; Idecode:ID|register_array[22][22] ; 2       ;
; Idecode:ID|register_array[29][22] ; 2       ;
; Idecode:ID|register_array[17][22] ; 2       ;
; Idecode:ID|register_array[21][22] ; 2       ;
; Idecode:ID|register_array[25][22] ; 2       ;
; Idecode:ID|register_array[15][22] ; 2       ;
; Idecode:ID|register_array[12][22] ; 2       ;
; Idecode:ID|register_array[13][22] ; 2       ;
; Idecode:ID|register_array[14][22] ; 2       ;
; Idecode:ID|register_array[2][22]  ; 2       ;
; Idecode:ID|register_array[1][22]  ; 2       ;
; Idecode:ID|register_array[3][22]  ; 2       ;
; Idecode:ID|register_array[7][22]  ; 2       ;
; Idecode:ID|register_array[4][22]  ; 2       ;
; Idecode:ID|register_array[5][22]  ; 2       ;
; Idecode:ID|register_array[6][22]  ; 2       ;
; Idecode:ID|register_array[11][22] ; 2       ;
; Idecode:ID|register_array[8][22]  ; 2       ;
; Idecode:ID|register_array[10][22] ; 2       ;
; Idecode:ID|register_array[9][22]  ; 2       ;
; Execute:EXE|Add1~93               ; 2       ;
; Execute:EXE|Add1~92               ; 2       ;
; Idecode:ID|read_data_1[20]~490    ; 2       ;
; Idecode:ID|register_array[31][20] ; 2       ;
; Idecode:ID|register_array[19][20] ; 2       ;
; Idecode:ID|register_array[23][20] ; 2       ;
; Idecode:ID|register_array[27][20] ; 2       ;
; Idecode:ID|register_array[28][20] ; 2       ;
; Idecode:ID|register_array[16][20] ; 2       ;
; Idecode:ID|register_array[24][20] ; 2       ;
; Idecode:ID|register_array[20][20] ; 2       ;
; Idecode:ID|register_array[30][20] ; 2       ;
; Idecode:ID|register_array[18][20] ; 2       ;
; Idecode:ID|register_array[26][20] ; 2       ;
; Idecode:ID|register_array[22][20] ; 2       ;
; Idecode:ID|register_array[29][20] ; 2       ;
; Idecode:ID|register_array[17][20] ; 2       ;
; Idecode:ID|register_array[21][20] ; 2       ;
; Idecode:ID|register_array[25][20] ; 2       ;
; Idecode:ID|register_array[15][20] ; 2       ;
; Idecode:ID|register_array[12][20] ; 2       ;
; Idecode:ID|register_array[13][20] ; 2       ;
; Idecode:ID|register_array[14][20] ; 2       ;
; Idecode:ID|register_array[2][20]  ; 2       ;
; Idecode:ID|register_array[1][20]  ; 2       ;
; Idecode:ID|register_array[3][20]  ; 2       ;
; Idecode:ID|register_array[7][20]  ; 2       ;
; Idecode:ID|register_array[4][20]  ; 2       ;
; Idecode:ID|register_array[5][20]  ; 2       ;
; Idecode:ID|register_array[6][20]  ; 2       ;
; Idecode:ID|register_array[11][20] ; 2       ;
; Idecode:ID|register_array[8][20]  ; 2       ;
; Idecode:ID|register_array[10][20] ; 2       ;
; Idecode:ID|register_array[9][20]  ; 2       ;
; Idecode:ID|read_data_1[21]~468    ; 2       ;
; Idecode:ID|register_array[31][21] ; 2       ;
; Idecode:ID|register_array[19][21] ; 2       ;
; Idecode:ID|register_array[27][21] ; 2       ;
; Idecode:ID|register_array[23][21] ; 2       ;
; Idecode:ID|register_array[28][21] ; 2       ;
; Idecode:ID|register_array[16][21] ; 2       ;
; Idecode:ID|register_array[20][21] ; 2       ;
; Idecode:ID|register_array[24][21] ; 2       ;
; Idecode:ID|register_array[30][21] ; 2       ;
; Idecode:ID|register_array[18][21] ; 2       ;
; Idecode:ID|register_array[22][21] ; 2       ;
; Idecode:ID|register_array[26][21] ; 2       ;
; Idecode:ID|register_array[29][21] ; 2       ;
; Idecode:ID|register_array[17][21] ; 2       ;
; Idecode:ID|register_array[25][21] ; 2       ;
; Idecode:ID|register_array[21][21] ; 2       ;
; Idecode:ID|register_array[15][21] ; 2       ;
; Idecode:ID|register_array[12][21] ; 2       ;
; Idecode:ID|register_array[13][21] ; 2       ;
; Idecode:ID|register_array[14][21] ; 2       ;
; Idecode:ID|register_array[2][21]  ; 2       ;
; Idecode:ID|register_array[1][21]  ; 2       ;
; Idecode:ID|register_array[3][21]  ; 2       ;
; Idecode:ID|register_array[11][21] ; 2       ;
; Idecode:ID|register_array[8][21]  ; 2       ;
; Idecode:ID|register_array[10][21] ; 2       ;
; Idecode:ID|register_array[9][21]  ; 2       ;
; Idecode:ID|register_array[7][21]  ; 2       ;
; Idecode:ID|register_array[4][21]  ; 2       ;
; Idecode:ID|register_array[5][21]  ; 2       ;
; Idecode:ID|register_array[6][21]  ; 2       ;
; Execute:EXE|Add1~85               ; 2       ;
; Execute:EXE|Add1~84               ; 2       ;
; Execute:EXE|Add1~83               ; 2       ;
; Execute:EXE|Add1~82               ; 2       ;
; Idecode:ID|read_data_1[16]~446    ; 2       ;
; Idecode:ID|register_array[31][16] ; 2       ;
; Idecode:ID|register_array[19][16] ; 2       ;
; Idecode:ID|register_array[23][16] ; 2       ;
; Idecode:ID|register_array[27][16] ; 2       ;
; Idecode:ID|register_array[28][16] ; 2       ;
; Idecode:ID|register_array[16][16] ; 2       ;
; Idecode:ID|register_array[24][16] ; 2       ;
; Idecode:ID|register_array[20][16] ; 2       ;
; Idecode:ID|register_array[30][16] ; 2       ;
; Idecode:ID|register_array[18][16] ; 2       ;
; Idecode:ID|register_array[26][16] ; 2       ;
; Idecode:ID|register_array[22][16] ; 2       ;
; Idecode:ID|register_array[29][16] ; 2       ;
; Idecode:ID|register_array[17][16] ; 2       ;
; Idecode:ID|register_array[21][16] ; 2       ;
; Idecode:ID|register_array[25][16] ; 2       ;
; Idecode:ID|register_array[15][16] ; 2       ;
; Idecode:ID|register_array[12][16] ; 2       ;
; Idecode:ID|register_array[13][16] ; 2       ;
; Idecode:ID|register_array[14][16] ; 2       ;
; Idecode:ID|register_array[2][16]  ; 2       ;
; Idecode:ID|register_array[1][16]  ; 2       ;
; Idecode:ID|register_array[3][16]  ; 2       ;
; Idecode:ID|register_array[7][16]  ; 2       ;
; Idecode:ID|register_array[4][16]  ; 2       ;
; Idecode:ID|register_array[5][16]  ; 2       ;
; Idecode:ID|register_array[6][16]  ; 2       ;
; Idecode:ID|register_array[11][16] ; 2       ;
; Idecode:ID|register_array[8][16]  ; 2       ;
; Idecode:ID|register_array[10][16] ; 2       ;
; Idecode:ID|register_array[9][16]  ; 2       ;
; Idecode:ID|read_data_1[17]~424    ; 2       ;
; Idecode:ID|register_array[31][17] ; 2       ;
; Idecode:ID|register_array[19][17] ; 2       ;
; Idecode:ID|register_array[27][17] ; 2       ;
; Idecode:ID|register_array[23][17] ; 2       ;
; Idecode:ID|register_array[28][17] ; 2       ;
; Idecode:ID|register_array[16][17] ; 2       ;
; Idecode:ID|register_array[20][17] ; 2       ;
; Idecode:ID|register_array[24][17] ; 2       ;
; Idecode:ID|register_array[30][17] ; 2       ;
; Idecode:ID|register_array[18][17] ; 2       ;
; Idecode:ID|register_array[22][17] ; 2       ;
; Idecode:ID|register_array[26][17] ; 2       ;
; Idecode:ID|register_array[29][17] ; 2       ;
; Idecode:ID|register_array[17][17] ; 2       ;
; Idecode:ID|register_array[25][17] ; 2       ;
; Idecode:ID|register_array[21][17] ; 2       ;
; Idecode:ID|register_array[15][17] ; 2       ;
; Idecode:ID|register_array[12][17] ; 2       ;
; Idecode:ID|register_array[13][17] ; 2       ;
; Idecode:ID|register_array[14][17] ; 2       ;
; Idecode:ID|register_array[2][17]  ; 2       ;
; Idecode:ID|register_array[1][17]  ; 2       ;
; Idecode:ID|register_array[3][17]  ; 2       ;
; Idecode:ID|register_array[11][17] ; 2       ;
; Idecode:ID|register_array[8][17]  ; 2       ;
; Idecode:ID|register_array[10][17] ; 2       ;
; Idecode:ID|register_array[9][17]  ; 2       ;
; Idecode:ID|register_array[7][17]  ; 2       ;
; Idecode:ID|register_array[4][17]  ; 2       ;
; Idecode:ID|register_array[5][17]  ; 2       ;
; Idecode:ID|register_array[6][17]  ; 2       ;
; Idecode:ID|read_data_1[18]~402    ; 2       ;
; Idecode:ID|register_array[31][18] ; 2       ;
; Idecode:ID|register_array[19][18] ; 2       ;
; Idecode:ID|register_array[23][18] ; 2       ;
; Idecode:ID|register_array[27][18] ; 2       ;
; Idecode:ID|register_array[28][18] ; 2       ;
; Idecode:ID|register_array[16][18] ; 2       ;
; Idecode:ID|register_array[24][18] ; 2       ;
; Idecode:ID|register_array[20][18] ; 2       ;
; Idecode:ID|register_array[30][18] ; 2       ;
; Idecode:ID|register_array[18][18] ; 2       ;
; Idecode:ID|register_array[26][18] ; 2       ;
; Idecode:ID|register_array[22][18] ; 2       ;
; Idecode:ID|register_array[29][18] ; 2       ;
; Idecode:ID|register_array[17][18] ; 2       ;
; Idecode:ID|register_array[21][18] ; 2       ;
; Idecode:ID|register_array[25][18] ; 2       ;
; Idecode:ID|register_array[15][18] ; 2       ;
; Idecode:ID|register_array[12][18] ; 2       ;
; Idecode:ID|register_array[13][18] ; 2       ;
; Idecode:ID|register_array[14][18] ; 2       ;
; Idecode:ID|register_array[2][18]  ; 2       ;
; Idecode:ID|register_array[1][18]  ; 2       ;
; Idecode:ID|register_array[3][18]  ; 2       ;
; Idecode:ID|register_array[7][18]  ; 2       ;
; Idecode:ID|register_array[4][18]  ; 2       ;
; Idecode:ID|register_array[5][18]  ; 2       ;
; Idecode:ID|register_array[6][18]  ; 2       ;
; Idecode:ID|register_array[11][18] ; 2       ;
; Idecode:ID|register_array[8][18]  ; 2       ;
; Idecode:ID|register_array[10][18] ; 2       ;
; Idecode:ID|register_array[9][18]  ; 2       ;
; Idecode:ID|read_data_1[19]~380    ; 2       ;
; Idecode:ID|register_array[31][19] ; 2       ;
; Idecode:ID|register_array[19][19] ; 2       ;
; Idecode:ID|register_array[27][19] ; 2       ;
; Idecode:ID|register_array[23][19] ; 2       ;
; Idecode:ID|register_array[28][19] ; 2       ;
; Idecode:ID|register_array[16][19] ; 2       ;
; Idecode:ID|register_array[20][19] ; 2       ;
; Idecode:ID|register_array[24][19] ; 2       ;
; Idecode:ID|register_array[30][19] ; 2       ;
; Idecode:ID|register_array[18][19] ; 2       ;
; Idecode:ID|register_array[22][19] ; 2       ;
; Idecode:ID|register_array[26][19] ; 2       ;
; Idecode:ID|register_array[29][19] ; 2       ;
; Idecode:ID|register_array[17][19] ; 2       ;
; Idecode:ID|register_array[25][19] ; 2       ;
; Idecode:ID|register_array[21][19] ; 2       ;
; Idecode:ID|register_array[15][19] ; 2       ;
; Idecode:ID|register_array[12][19] ; 2       ;
; Idecode:ID|register_array[13][19] ; 2       ;
; Idecode:ID|register_array[14][19] ; 2       ;
; Idecode:ID|register_array[2][19]  ; 2       ;
; Idecode:ID|register_array[1][19]  ; 2       ;
; Idecode:ID|register_array[3][19]  ; 2       ;
; Idecode:ID|register_array[11][19] ; 2       ;
; Idecode:ID|register_array[8][19]  ; 2       ;
; Idecode:ID|register_array[10][19] ; 2       ;
; Idecode:ID|register_array[9][19]  ; 2       ;
; Idecode:ID|register_array[7][19]  ; 2       ;
; Idecode:ID|register_array[4][19]  ; 2       ;
; Idecode:ID|register_array[5][19]  ; 2       ;
; Idecode:ID|register_array[6][19]  ; 2       ;
; Idecode:ID|read_data_1[12]~358    ; 2       ;
; Idecode:ID|register_array[31][12] ; 2       ;
+-----------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+--------------------------+
; Name                                                                         ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF      ; Location                 ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+--------------------------+
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_75n3:auto_generated|ALTSYNCRAM  ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; LCS.mif  ; M4K_X17_Y14, M4K_X17_Y13 ;
; dmemory:MEM|altsyncram:data_memory|altsyncram_2cp3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; MLCS.mif ; M4K_X17_Y18, M4K_X17_Y15 ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 4,776 / 54,004 ( 9 % ) ;
; C16 interconnects          ; 33 / 2,100 ( 2 % )     ;
; C4 interconnects           ; 2,660 / 36,000 ( 7 % ) ;
; Direct links               ; 566 / 54,004 ( 1 % )   ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 1,415 / 18,752 ( 8 % ) ;
; R24 interconnects          ; 114 / 1,900 ( 6 % )    ;
; R4 interconnects           ; 3,585 / 46,920 ( 8 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.84) ; Number of LABs  (Total = 180) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 6                             ;
; 6                                           ; 1                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 9                             ;
; 14                                          ; 8                             ;
; 15                                          ; 11                            ;
; 16                                          ; 118                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.52) ; Number of LABs  (Total = 180) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 131                           ;
; 1 Clock                            ; 171                           ;
; 1 Clock enable                     ; 21                            ;
; 1 Sync. clear                      ; 11                            ;
; 2 Clock enables                    ; 120                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.79) ; Number of LABs  (Total = 180) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 6                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 9                             ;
; 17                                           ; 2                             ;
; 18                                           ; 10                            ;
; 19                                           ; 10                            ;
; 20                                           ; 14                            ;
; 21                                           ; 11                            ;
; 22                                           ; 13                            ;
; 23                                           ; 6                             ;
; 24                                           ; 11                            ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 9                             ;
; 28                                           ; 4                             ;
; 29                                           ; 7                             ;
; 30                                           ; 7                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.96) ; Number of LABs  (Total = 180) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 3                             ;
; 2                                                ; 9                             ;
; 3                                                ; 2                             ;
; 4                                                ; 1                             ;
; 5                                                ; 15                            ;
; 6                                                ; 12                            ;
; 7                                                ; 17                            ;
; 8                                                ; 16                            ;
; 9                                                ; 16                            ;
; 10                                               ; 5                             ;
; 11                                               ; 8                             ;
; 12                                               ; 11                            ;
; 13                                               ; 5                             ;
; 14                                               ; 6                             ;
; 15                                               ; 6                             ;
; 16                                               ; 11                            ;
; 17                                               ; 7                             ;
; 18                                               ; 9                             ;
; 19                                               ; 7                             ;
; 20                                               ; 5                             ;
; 21                                               ; 3                             ;
; 22                                               ; 2                             ;
; 23                                               ; 1                             ;
; 24                                               ; 1                             ;
; 25                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.48) ; Number of LABs  (Total = 180) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 8                             ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 9                             ;
; 28                                           ; 19                            ;
; 29                                           ; 16                            ;
; 30                                           ; 23                            ;
; 31                                           ; 38                            ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Dec 10 21:53:44 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mips -c mips
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "mips"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clockOut
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 36 output pins without output pin load capacitance assignment
    Info (306007): Pin "Branch_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zero_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LessThanZeroOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BranchLessThanZeroOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flush_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flushP_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "resetOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clockOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sevenSegmentVector4Out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Mon Dec 10 21:54:28 2012
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:00:43


