{{Minuscule}}
{{Infobox
|image=Intel i486 sx 25mhz 2007 03 27b.jpg
|légende=Un processeur Intel 80486 SX 25
}}
La famille '''x86''' regroupe les [[microprocesseur]]s compatibles avec le [[jeu d'instructions]] de l'[[Intel 8086]]. Cette série est nommée ''IA-32'' (pour ''Intel architecture 32 bits'') par [[Intel]] pour ses processeurs à partir du [[Pentium (microprocesseur)|Pentium]].

Un constructeur de microprocesseur pour [[Compatible PC|PC]] doit maintenir une [[Compatibilité ascendante et descendante|compatibilité descendante]] avec ce jeu d'instructions s'il veut que les [[logiciel]]s déjà écrits fonctionnent sur les nouveaux microprocesseurs.

== Origine du nom ==
Le nom {{citation|x86}} est un terme générique pour la famille de processeurs Intel, le "x" correspondant à plusieurs valeurs, depuis le [[Intel 8086|8086]], en passant par [[Intel 80286|80286]], [[Intel 80386|80386]] ou [[Intel 80486|80486]]<ref>{{en}} https://techterms.com/definition/x86</ref>.

== Historique ==
À l'origine de conception [[Complex instruction set computer|CISC]], les nouvelles générations ont été de plus en plus conçues comme des [[processeurs]] [[Reduced instruction set computer|RISC]], les instructions complexes étant transformées dans le microprocesseur en instructions plus élémentaires depuis le [[Pentium Pro]].

Cette famille de processeurs, dont le [[Pentium (microprocesseur)|Pentium]] est emblématique, est passée au {{unité|64|[[bit (informatique)|bits]]}}. La gamme [[AMD64]] d'[[Advanced Micro Devices|AMD]] introduit des extensions [[Processeur 64 bits|{{unité|64|bits}}]], intégrées partiellement un an plus tard par [[Intel]] avec les instructions [[Intel 64]] ou EM64T. Intel propose également une architecture {{unité|64|bits}} [[IA-64]], différente et incompatible, pour ses processeurs [[Itanium]] et [[Itanium 2]].

== Chronologie ==
Le tableau ci-dessous dresse une liste non exhaustive des processeurs grand public<ref>{{lien web |langue=en|titre=''Microprocessor Hall of Fame'' |url=http://www.intel.com/museum/online/hist%5Fmicro/hof/ |éditeur=Intel |consulté le=11 août 2007}}.</ref> implémentant le [[jeu d'instructions x86]], regroupés par générations qui décrivent les évolutions importantes dans l'histoire du x86.

{| class="wikitable"
! Génération
! Date de parution
! Principaux modèles grand public
! Espace d'adressage linéaire/physique
! Principales évolutions
|-
| 1 || 1978 || [[Intel 8086]], [[Intel 8088]] || rowspan="2"|'''16-bit''' / 20-bit (''segmenté'')|| premiers processeurs x86
|-
| rowspan="2"|2 || rowspan="2"|1982 || [[Intel 80186]], [[Intel 80188]], [[NEC V20]]/[[NEC V30|V30]] || calcul rapide des [[Adressage mémoire|adresses]] en hardware, opérations rapides (division, multiplication, etc.)
|-
| [[Intel 80286]] ||'''16-bit''' (30-bit ''virtuel'') / 24-bit (''segmenté'')|| [[Unité_de_gestion_mémoire|MMU]] (Memory Management Unit), pour permettre le [[mode protégé]] et un plus grand espace d'[[Adressage mémoire|adressage]]
|-
| 3 (IA-32)|| 1985 || [[Intel 80386]], [[Am386|AMD Am386]] ||rowspan="4"|'''32-bit''' (46-bit ''virtuel'') / 32-bit|| [[jeu d'instructions]] 32-bit, MMU avec [[pagination (informatique)|pagination]]
|-
| 4 || 1989 || [[Intel 80486]], [[Am486|AMD Am486]] || [[pipeline (architecture des processeurs)|pipeline]] de type RISC, [[Unité de calcul en virgule flottante|FPU]] et [[Mémoire Cache]] intégrés
|-
| 5 || 1993 || [[Pentium (microprocesseur)|Pentium]], [[Pentium MMX]] || [[processeur superscalaire]], [[64-bit]] [[bus de données]], FPU plus rapide, [[MMX (processeur)|MMX]]
|-
| 5/6 || 1996 || [[Cyrix 6x86]], [[Cyrix MII]], [[Cyrix III]] (2000) / [[VIA C3]] (2001) || [[renommage de registres]], [[exécution spéculative]]
|-
| rowspan="2"|6 || 1995 || [[Pentium Pro]], [[AMD K5]], [[Nx586|Nx586 (1994)]], [[Rise Technology|Rise]] [[mP6]] ||rowspan="5"|''idem'' / '''36'''-bit ''physique'' (PAE)|| 

traduction des micro-instructions, [[Physical Address Extension|PAE]] (Pentium Pro), cache L2 intégré (Pentium Pro)
|-
| 1997 || [[AMD K6]]/[[AMD K6-2|-2/3]], [[Pentium II]]/[[Pentium III]], {{lien|lang=en|Integrated Device Technology|texte=IDT}}/[[Centaur Technology|Centaur]]-[[WinChip|C6]] || support du cache L3, [[3DNow!]], [[Streaming SIMD Extensions|SSE]]
|-
| rowspan="2"|7 || 1999 || [[Athlon]], [[Athlon XP]] || FPU superscalaire, meilleure conception (''jusqu'à 3 instructions x86 par top d'horloge'')
|-
| 2000 || [[Pentium 4]] || pipeline profond, haute fréquence, [[SSE2]], [[hyper-threading]]
|-
| 6-M/7-M || rowspan="2"|2003 || [[Pentium M]], [[VIA C7]] (2005), [[Core Solo]] et [[Core Duo]] (2006) || optimisé pour une faible consommation d'[[Thermal Design Power|énergie]] 
|-
| rowspan="2"|8 ([[x64|x86-64]]) || [[Athlon 64]], [[Opteron]] ||rowspan="3"|'''64-bit''' / ''40-bit physique dans la première implémentation AMD.''|| [[x64|jeu d'instructions x86-64]], contrôleur mémoire intégré, [[HyperTransport]]
|-
| 2004 || Pentium 4 [[Pentium 4|Prescott]] || pipeline très profond, très haute fréquence, [[SSE3]]
|-
| 9 || 2006 || [[Intel Core 2]] || faible consommation d'énergie, [[Microprocesseur multi-cœur|multi-cœur]], fréquence d'horloge plus faible, [[SSE4]] (Penryn)
|
|-
|
|
|Intel [[Geminilake]]
|64-bits / 64 bits physiques
|
|-
| 10 || 2007 || AMD [[Phenom]] ||rowspan="4"|''idem / 48-bit physique pour le Phenom d'AMD'' || quad-core monolithique, FPU 128-bit, [[SSE4]]a, HyperTransport 3, conception modulaire
|-
| rowspan="3"| 11 || rowspan="3"|2008 || [[Intel Atom]]  || ''[[in-order]]'', très faible consommation d'énergie
|-
| [[Intel Core i7]] || ''[[out-of-order]]'', superscalaire, bus [[Intel QuickPath Interconnect|QPI]], conception modulaire, contrôleur mémoire intégré, 3 niveau de cache
|-
| [[VIA Nano]] || ''out-of-order'', superscalaire, chiffrement matériel, très faible consommation d'énergie, gestion de l'énergie adaptative
|-
| 12 || 2010 || Intel [[Sandy Bridge]], AMD [[Bulldozer (processeur)|Bulldozer]] || ||[[SSE5]]/[[Advanced Vector Extensions|AVX]], conception hautement modulaire
|-
| 13 || 2013 || Intel [[Haswell (microarchitecture)|Haswell]]  || ||
|-
|14
|2015
|Intel [[Skylake]]
|-
|15
|2016-2017
|Intel [[Kaby Lake (microarchitecture)|Kaby Lake]], AMD [[Zen (microarchitecture)|Zen]]
|
|
|}

== Architecture ==
La conception de la gamme x86 a mis l'accent sur la compatibilité ascendante. Ainsi, les générations successives de processeurs admettent plusieurs modes de fonctionnement, qui diffèrent en particulier du point de vue de l'accès à la mémoire.

Les logiciels pensés en 32 bits (i386) fonctionnent donc sur une architecture 64 bits (AMD64).

=== Accès mémoire ===

Les possibilités d'adressage mémoire de la gamme x86 remontent au [[Intel 8080|8080]], qui avait {{unité|16|bits}} de bus d'adresse et pouvait donc accéder à {{unité|64|Ko}} de mémoire.

Le [[Intel 8086|8086]], pour faciliter le passage du 8080 au 8086, introduit l'adressage segmenté, où l'adresse référencée par {{lang|en|''segment:offset''}} est {{lang|en|''segment''}} · 0x10 + {{lang|en|''offset''}}, avec {{lang|en|''segment''}} et {{lang|en|''offset''}} tous deux sur {{unité|16|bits}}. Cela fournit {{unité|1|Mo}} de mémoire adressable, divisée en [[Segment de code|segment]]s de {{unité|64|Ko}}, un segment commençant tous les {{unité|16|octets}}.  Le processeur a 4 [[Registre (informatique)|registres]] de segment : un pour le code, un pour les données, un pour la pile et un supplémentaire (qui sert entre autres de destination dans les instructions de copie de chaînes de caractères).  Intel introduit des « modèles mémoire ». Dans le modèle {{lang|en|''tiny''}}, qui imite le modèle mémoire du 8080, tous les registres de segments ont la même valeur et on accède donc effectivement à {{unité|64|Ko}} de mémoire. C'est le modèle utilisé sous [[DOS]], par les exécutables [[.com (MS-DOS)|.com]].  Dans le modèle {{lang|en|''small''}}, les registres ont des valeurs différentes mais ne changent pas : on a donc {{unité|64|Ko}} pour le code, {{unité|64|Ko}} pour les données, {{unité|64|Ko}} pour la pile. Pour manipuler plus de mémoire, il faut faire des accès « {{lang|en|''far''}} », c'est-à-dire aller chercher le mot en mémoire en changeant d'abord la valeur du registre de segment, puis en lisant le segment à l'offset voulu. Le modèle « {{lang|en|''large''}} » fait des accès ''far'' dans le code et les données et donc utilise effectivement le mébioctet d'espace adressable. Les modèles {{lang|en|''medium''}} ({{unité|64|Ko}} de données, plusieurs segments de code) et ''compact'' (plusieurs segments de données, {{unité|64|Ko}} de code) sont des compromis.

Le [[Intel 80286|80286]] brise la barrière des {{unité|1024|Ko}} en introduisant le [[mode protégé]] : les segments ne se réfèrent plus à l'adresse {{lang|en|''segment''}}·0x10 mais à une table (la GDT ou la LDT) qui maintient en plus les informations de protection. L'espace adressable est de {{unité|16|Mo}}, l'espace virtuel est potentiellement de {{unité|1|Go}}, un segment ne peut pas dépasser {{unité|64|Ko}}. Avec le [[Intel 80386|80386]], Intel introduit un processeur {{unité|32|bits}}. Les segments peuvent être aussi gros que tout l'espace adressable, soit {{unité|4|Go}}. La [[pagination (informatique)|pagination]] vient s'ajouter à la [[segmentation (informatique)|segmentation]].

== Notes et références ==
{{Références}}

== Voir aussi ==
=== Articles connexes ===
* [[Jeu d'instruction x86]]
* [[AMD64]]
{{Palette|Microprocesseurs Intel|Microprocesseurs AMD}}

{{Portail|informatique}}

[[Catégorie:Microprocesseur]]
[[Catégorie:Architecture x86]]
