Fitter report for full
Tue Jul 26 10:48:32 2016
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 26 10:48:32 2016          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; full                                           ;
; Top-level Entity Name              ; top                                            ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C5T144C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 489 / 4,608 ( 11 % )                           ;
;     Total combinational functions  ; 483 / 4,608 ( 10 % )                           ;
;     Dedicated logic registers      ; 336 / 4,608 ( 7 % )                            ;
; Total registers                    ; 336                                            ;
; Total pins                         ; 8 / 89 ( 9 % )                                 ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 2.5 V                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; LED_OUT[0] ; PIN_73        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[1] ; PIN_75        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[2] ; PIN_79        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[3] ; PIN_81        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[4] ; PIN_87        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[5] ; PIN_93        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[6] ; PIN_96        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[7] ; PIN_99        ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[8] ; PIN_101       ; QSF Assignment ;
; Location ;                ;              ; LED_OUT[9] ; PIN_104       ; QSF Assignment ;
; Location ;                ;              ; LED_OUT_10 ; PIN_74        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 837 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 837 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 832     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/CPLD_FPGA/fullview/output_files/full.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+---------------------------------------------+----------------------------------------------+
; Resource                                    ; Usage                                        ;
+---------------------------------------------+----------------------------------------------+
; Total logic elements                        ; 489 / 4,608 ( 11 % )                         ;
;     -- Combinational with no register       ; 153                                          ;
;     -- Register only                        ; 6                                            ;
;     -- Combinational with a register        ; 330                                          ;
;                                             ;                                              ;
; Logic element usage by number of LUT inputs ;                                              ;
;     -- 4 input functions                    ; 133                                          ;
;     -- 3 input functions                    ; 161                                          ;
;     -- <=2 input functions                  ; 189                                          ;
;     -- Register only                        ; 6                                            ;
;                                             ;                                              ;
; Logic elements by mode                      ;                                              ;
;     -- normal mode                          ; 313                                          ;
;     -- arithmetic mode                      ; 170                                          ;
;                                             ;                                              ;
; Total registers*                            ; 336 / 4,851 ( 7 % )                          ;
;     -- Dedicated logic registers            ; 336 / 4,608 ( 7 % )                          ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )                              ;
;                                             ;                                              ;
; Total LABs:  partially or completely used   ; 70 / 288 ( 24 % )                            ;
; User inserted logic elements                ; 0                                            ;
; Virtual pins                                ; 0                                            ;
; I/O pins                                    ; 8 / 89 ( 9 % )                               ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                               ;
; Global signals                              ; 5                                            ;
; M4Ks                                        ; 0 / 26 ( 0 % )                               ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )                          ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )                          ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )                               ;
; PLLs                                        ; 1 / 2 ( 50 % )                               ;
; Global clocks                               ; 5 / 8 ( 63 % )                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                 ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%                                 ;
; Maximum fan-out node                        ; PLL:U3|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 168                                          ;
; Highest non-global fan-out signal           ; mesureFreq:U1|startCnt                       ;
; Highest non-global fan-out                  ; 67                                           ;
; Total fan-out                               ; 2290                                         ;
; Average fan-out                             ; 2.72                                         ;
+---------------------------------------------+----------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 489 / 4608 ( 10 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 153                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;     -- Combinational with a register        ; 330                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 133                 ; 0                              ;
;     -- 3 input functions                    ; 161                 ; 0                              ;
;     -- <=2 input functions                  ; 189                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 313                 ; 0                              ;
;     -- arithmetic mode                      ; 170                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 336                 ; 0                              ;
;     -- Dedicated logic registers            ; 336 / 4608 ( 7 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 70 / 288 ( 24 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 8                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )     ; 1 / 10 ( 10 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 168                 ; 1                              ;
;     -- Registered Input Connections         ; 168                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 168                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2289                ; 170                            ;
;     -- Registered Connections               ; 992                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 169                            ;
;     -- hard_block:auto_generated_inst       ; 169                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 1                              ;
;     -- Output Ports                         ; 3                   ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK       ; 17    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; RSTn      ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; fx        ; 44    ; 4        ; 3            ; 0            ; 1           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; fxb       ; 45    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; start_sig ; 51    ; 4        ; 7            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LED        ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1       ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TX_Pin_Out ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 19 ( 32 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 23 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 23 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; LED                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; LED1                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; CLK                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; RSTn                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; TX_Pin_Out                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; fx                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; fxb                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; start_sig                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 120        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+----------------------------------+------------------------------------+
; Name                             ; PLL:U3|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------+
; SDC pin name                     ; U3|altpll_component|pll            ;
; PLL mode                         ; Normal                             ;
; Compensate clock                 ; clock0                             ;
; Compensated input/output pins    ; --                                 ;
; Self reset on gated loss of lock ; Off                                ;
; Gate lock counter                ; --                                 ;
; Input frequency 0                ; 50.0 MHz                           ;
; Input frequency 1                ; --                                 ;
; Nominal PFD frequency            ; 50.0 MHz                           ;
; Nominal VCO frequency            ; 800.0 MHz                          ;
; VCO post scale                   ; --                                 ;
; VCO multiply                     ; --                                 ;
; VCO divide                       ; --                                 ;
; Freq min lock                    ; 31.25 MHz                          ;
; Freq max lock                    ; 62.5 MHz                           ;
; M VCO Tap                        ; 0                                  ;
; M Initial                        ; 1                                  ;
; M value                          ; 16                                 ;
; N value                          ; 1                                  ;
; Preserve PLL counter order       ; Off                                ;
; PLL location                     ; PLL_1                              ;
; Inclk0 signal                    ; CLK                                ;
; Inclk1 signal                    ; --                                 ;
; Inclk0 signal type               ; Dedicated Pin                      ;
; Inclk1 signal type               ; --                                 ;
+----------------------------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                  ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; PLL:U3|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 4             ; 2/2 Even   ; 1       ; 0       ; U3|altpll_component|pll|clk[0] ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                               ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------+--------------+
; |top                            ; 489 (7)     ; 336 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 8    ; 0            ; 153 (0)      ; 6 (4)             ; 330 (2)          ; |top                                               ;              ;
;    |PLL:U3|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PLL:U3                                        ;              ;
;       |altpll:altpll_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PLL:U3|altpll:altpll_component                ;              ;
;    |mesureFreq:U1|              ; 308 (308)   ; 293 (293)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 292 (292)        ; |top|mesureFreq:U1                                 ;              ;
;    |uartsent:U2|                ; 303 (246)   ; 36 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (104)    ; 0 (0)             ; 164 (142)        ; |top|uartsent:U2                                   ;              ;
;       |tx_module:U0|            ; 57 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 22 (0)           ; |top|uartsent:U2|tx_module:U0                      ;              ;
;          |tx_bps_module:U1|     ; 26 (26)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 16 (16)          ; |top|uartsent:U2|tx_module:U0|tx_bps_module:U1     ;              ;
;          |tx_control_module:U2| ; 31 (31)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 6 (6)            ; |top|uartsent:U2|tx_module:U0|tx_control_module:U2 ;              ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; LED        ; Output   ; --            ; --            ; --                    ; --  ;
; LED1       ; Output   ; --            ; --            ; --                    ; --  ;
; TX_Pin_Out ; Output   ; --            ; --            ; --                    ; --  ;
; RSTn       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CLK        ; Input    ; --            ; --            ; --                    ; --  ;
; start_sig  ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; fx         ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; fxb        ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; RSTn                               ;                   ;         ;
; CLK                                ;                   ;         ;
; start_sig                          ;                   ;         ;
;      - H2L_F3                      ; 0                 ; 6       ;
; fx                                 ;                   ;         ;
;      - mesureFreq:U1|fxCntTemp[29] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[21] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[13] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[5]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[22] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[30] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[14] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[6]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[31] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[23] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[15] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[7]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[20] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[28] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[12] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[4]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[25] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[17] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[9]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[1]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[18] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[26] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[10] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[2]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[27] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[19] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[11] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[3]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[16] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[24] ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[8]  ; 1                 ; 0       ;
;      - mesureFreq:U1|fxCntTemp[0]  ; 1                 ; 0       ;
;      - mesureFreq:U1|startCnt      ; 1                 ; 0       ;
;      - mesureFreq:U1|always2~0     ; 1                 ; 0       ;
;      - L2H_F1~feeder               ; 0                 ; 0       ;
; fxb                                ;                   ;         ;
;      - L2H_F3~feeder               ; 0                 ; 6       ;
+------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+-----------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                       ; PIN_17             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLK                                                       ; PIN_17             ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL:U3|altpll:altpll_component|_clk0                      ; PLL_1              ; 168     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; RSTn                                                      ; PIN_18             ; 22      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; fdelay                                                    ; LCFF_X19_Y9_N25    ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fx                                                        ; PIN_44             ; 35      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mesureFreq:U1|Equal0~10                                   ; LCCOMB_X19_Y9_N12  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mesureFreq:U1|always2~1                                   ; LCCOMB_X4_Y6_N18   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mesureFreq:U1|always3~1                                   ; LCCOMB_X19_Y9_N28  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mesureFreq:U1|done_sig                                    ; LCCOMB_X4_Y6_N24   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mesureFreq:U1|done_sig                                    ; LCCOMB_X4_Y6_N24   ; 133     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; mesureFreq:U1|startCnt                                    ; LCFF_X4_Y6_N11     ; 68      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mesureFreq:U1|startCnt                                    ; LCFF_X4_Y6_N11     ; 128     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; uartsent:U2|data[7]~7                                     ; LCCOMB_X12_Y8_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uartsent:U2|rEN                                           ; LCFF_X17_Y8_N1     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[9]~28 ; LCCOMB_X24_Y12_N18 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|isDone      ; LCFF_X17_Y8_N23    ; 3       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                 ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLK                                  ; PIN_17           ; 6       ; Global Clock         ; GCLK2            ; --                        ;
; PLL:U3|altpll:altpll_component|_clk0 ; PLL_1            ; 168     ; Global Clock         ; GCLK3            ; --                        ;
; RSTn                                 ; PIN_18           ; 22      ; Global Clock         ; GCLK1            ; --                        ;
; mesureFreq:U1|done_sig               ; LCCOMB_X4_Y6_N24 ; 133     ; Global Clock         ; GCLK0            ; --                        ;
; mesureFreq:U1|startCnt               ; LCFF_X4_Y6_N11   ; 128     ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; mesureFreq:U1|startCnt                                     ; 67      ;
; uartsent:U2|i[0]                                           ; 54      ;
; uartsent:U2|i[1]                                           ; 53      ;
; fx                                                         ; 35      ;
; mesureFreq:U1|always2~1                                    ; 32      ;
; mesureFreq:U1|always3~1                                    ; 32      ;
; mesureFreq:U1|Equal0~10                                    ; 32      ;
; uartsent:U2|i[4]                                           ; 17      ;
; uartsent:U2|data[0]~3                                      ; 16      ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[9]~28  ; 16      ;
; uartsent:U2|i[3]                                           ; 16      ;
; uartsent:U2|i[2]                                           ; 16      ;
; uartsent:U2|rEN                                            ; 16      ;
; uartsent:U2|data[0]~1                                      ; 14      ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|i[1]         ; 14      ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|i[0]         ; 14      ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|i[3]         ; 12      ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|i[2]         ; 11      ;
; uartsent:U2|data[0]~4                                      ; 10      ;
; uartsent:U2|data[7]~7                                      ; 8       ;
; mesureFreq:U1|rfgate                                       ; 7       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[14]    ; 7       ;
; uartsent:U2|data[0]~2                                      ; 6       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal1~2         ; 5       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal1~3         ; 4       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX          ; 4       ;
; fdelay                                                     ; 4       ;
; uartsent:U2|always0~0                                      ; 3       ;
; uartsent:U2|data[0]~5                                      ; 3       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|isDone       ; 3       ;
; uartsent:U2|rEN~0                                          ; 3       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Add1~1       ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[12]    ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[8]     ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[13]    ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[11]    ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[6]     ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[0]     ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[7]     ; 3       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[4]     ; 3       ;
; uartsent:U2|Data[1][0]                                     ; 2       ;
; uartsent:U2|Data[4][0]                                     ; 2       ;
; uartsent:U2|Data[2][0]                                     ; 2       ;
; uartsent:U2|Data[3][0]                                     ; 2       ;
; uartsent:U2|Data[13][0]                                    ; 2       ;
; uartsent:U2|Data[14][0]                                    ; 2       ;
; uartsent:U2|Data[0][0]                                     ; 2       ;
; uartsent:U2|Data[12][0]                                    ; 2       ;
; uartsent:U2|Data[10][0]                                    ; 2       ;
; uartsent:U2|Data[9][0]                                     ; 2       ;
; uartsent:U2|Data[11][0]                                    ; 2       ;
; uartsent:U2|Data[15][0]                                    ; 2       ;
; uartsent:U2|Data[5][0]                                     ; 2       ;
; uartsent:U2|Data[8][0]                                     ; 2       ;
; uartsent:U2|Data[7][0]                                     ; 2       ;
; uartsent:U2|Data[6][0]                                     ; 2       ;
; uartsent:U2|Data[1][2]                                     ; 2       ;
; uartsent:U2|Data[4][2]                                     ; 2       ;
; uartsent:U2|Data[2][2]                                     ; 2       ;
; uartsent:U2|Data[3][2]                                     ; 2       ;
; uartsent:U2|Data[13][2]                                    ; 2       ;
; uartsent:U2|Data[14][2]                                    ; 2       ;
; uartsent:U2|Data[0][2]                                     ; 2       ;
; uartsent:U2|Data[12][2]                                    ; 2       ;
; uartsent:U2|Data[10][2]                                    ; 2       ;
; uartsent:U2|Data[9][2]                                     ; 2       ;
; uartsent:U2|Data[11][2]                                    ; 2       ;
; uartsent:U2|Data[15][2]                                    ; 2       ;
; uartsent:U2|Data[5][2]                                     ; 2       ;
; uartsent:U2|Data[8][2]                                     ; 2       ;
; uartsent:U2|Data[7][2]                                     ; 2       ;
; uartsent:U2|Data[6][2]                                     ; 2       ;
; uartsent:U2|Data[1][3]                                     ; 2       ;
; uartsent:U2|Data[4][3]                                     ; 2       ;
; uartsent:U2|Data[3][3]                                     ; 2       ;
; uartsent:U2|Data[2][3]                                     ; 2       ;
; uartsent:U2|Data[13][3]                                    ; 2       ;
; uartsent:U2|Data[15][3]                                    ; 2       ;
; uartsent:U2|Data[14][3]                                    ; 2       ;
; uartsent:U2|Data[9][3]                                     ; 2       ;
; uartsent:U2|Data[12][3]                                    ; 2       ;
; uartsent:U2|Data[11][3]                                    ; 2       ;
; uartsent:U2|Data[10][3]                                    ; 2       ;
; uartsent:U2|Data[5][3]                                     ; 2       ;
; uartsent:U2|Data[8][3]                                     ; 2       ;
; uartsent:U2|Data[6][3]                                     ; 2       ;
; uartsent:U2|Data[7][3]                                     ; 2       ;
; uartsent:U2|Data[0][3]                                     ; 2       ;
; uartsent:U2|Data[1][1]                                     ; 2       ;
; uartsent:U2|Data[4][1]                                     ; 2       ;
; uartsent:U2|Data[3][1]                                     ; 2       ;
; uartsent:U2|Data[2][1]                                     ; 2       ;
; uartsent:U2|Data[13][1]                                    ; 2       ;
; uartsent:U2|Data[15][1]                                    ; 2       ;
; uartsent:U2|Data[14][1]                                    ; 2       ;
; uartsent:U2|Data[9][1]                                     ; 2       ;
; uartsent:U2|Data[12][1]                                    ; 2       ;
; uartsent:U2|Data[11][1]                                    ; 2       ;
; uartsent:U2|Data[10][1]                                    ; 2       ;
; uartsent:U2|Data[5][1]                                     ; 2       ;
; uartsent:U2|Data[8][1]                                     ; 2       ;
; uartsent:U2|Data[6][1]                                     ; 2       ;
; uartsent:U2|Data[7][1]                                     ; 2       ;
; uartsent:U2|Data[0][1]                                     ; 2       ;
; uartsent:U2|Data[9][4]                                     ; 2       ;
; uartsent:U2|Data[12][4]                                    ; 2       ;
; uartsent:U2|Data[10][4]                                    ; 2       ;
; uartsent:U2|Data[11][4]                                    ; 2       ;
; uartsent:U2|Data[14][4]                                    ; 2       ;
; uartsent:U2|Data[15][4]                                    ; 2       ;
; uartsent:U2|Data[13][4]                                    ; 2       ;
; uartsent:U2|Data[0][4]                                     ; 2       ;
; uartsent:U2|Data[5][4]                                     ; 2       ;
; uartsent:U2|Data[8][4]                                     ; 2       ;
; uartsent:U2|Data[7][4]                                     ; 2       ;
; uartsent:U2|Data[6][4]                                     ; 2       ;
; uartsent:U2|Data[1][4]                                     ; 2       ;
; uartsent:U2|Data[4][4]                                     ; 2       ;
; uartsent:U2|Data[2][4]                                     ; 2       ;
; uartsent:U2|Data[3][4]                                     ; 2       ;
; uartsent:U2|Data[9][6]                                     ; 2       ;
; uartsent:U2|Data[12][6]                                    ; 2       ;
; uartsent:U2|Data[10][6]                                    ; 2       ;
; uartsent:U2|Data[11][6]                                    ; 2       ;
; uartsent:U2|Data[14][6]                                    ; 2       ;
; uartsent:U2|Data[15][6]                                    ; 2       ;
; uartsent:U2|Data[13][6]                                    ; 2       ;
; uartsent:U2|Data[0][6]                                     ; 2       ;
; uartsent:U2|Data[5][6]                                     ; 2       ;
; uartsent:U2|Data[8][6]                                     ; 2       ;
; uartsent:U2|Data[7][6]                                     ; 2       ;
; uartsent:U2|Data[6][6]                                     ; 2       ;
; uartsent:U2|Data[1][6]                                     ; 2       ;
; uartsent:U2|Data[4][6]                                     ; 2       ;
; uartsent:U2|Data[2][6]                                     ; 2       ;
; uartsent:U2|Data[3][6]                                     ; 2       ;
; uartsent:U2|Data[1][7]                                     ; 2       ;
; uartsent:U2|Data[4][7]                                     ; 2       ;
; uartsent:U2|Data[2][7]                                     ; 2       ;
; uartsent:U2|Data[3][7]                                     ; 2       ;
; uartsent:U2|Data[13][7]                                    ; 2       ;
; uartsent:U2|Data[15][7]                                    ; 2       ;
; uartsent:U2|Data[14][7]                                    ; 2       ;
; uartsent:U2|Data[9][7]                                     ; 2       ;
; uartsent:U2|Data[12][7]                                    ; 2       ;
; uartsent:U2|Data[10][7]                                    ; 2       ;
; uartsent:U2|Data[11][7]                                    ; 2       ;
; uartsent:U2|Data[5][7]                                     ; 2       ;
; uartsent:U2|Data[8][7]                                     ; 2       ;
; uartsent:U2|Data[6][7]                                     ; 2       ;
; uartsent:U2|Data[7][7]                                     ; 2       ;
; uartsent:U2|Data[0][7]                                     ; 2       ;
; uartsent:U2|Data[1][5]                                     ; 2       ;
; uartsent:U2|Data[4][5]                                     ; 2       ;
; uartsent:U2|Data[3][5]                                     ; 2       ;
; uartsent:U2|Data[2][5]                                     ; 2       ;
; uartsent:U2|Data[13][5]                                    ; 2       ;
; uartsent:U2|Data[15][5]                                    ; 2       ;
; uartsent:U2|Data[14][5]                                    ; 2       ;
; uartsent:U2|Data[9][5]                                     ; 2       ;
; uartsent:U2|Data[12][5]                                    ; 2       ;
; uartsent:U2|Data[11][5]                                    ; 2       ;
; uartsent:U2|Data[10][5]                                    ; 2       ;
; uartsent:U2|Data[5][5]                                     ; 2       ;
; uartsent:U2|Data[8][5]                                     ; 2       ;
; uartsent:U2|Data[6][5]                                     ; 2       ;
; uartsent:U2|Data[7][5]                                     ; 2       ;
; uartsent:U2|Data[0][5]                                     ; 2       ;
; mesureFreq:U1|startit                                      ; 2       ;
; uartsent:U2|i[4]~2                                         ; 2       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Add0~0       ; 2       ;
; mesureFreq:U1|done_sig                                     ; 2       ;
; mesureFreq:U1|H2L_F1                                       ; 2       ;
; uartsent:U2|data[0]~0                                      ; 2       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Add1~0       ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal0~1         ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal0~0         ; 2       ;
; L2H_F3                                                     ; 2       ;
; L2H_F1                                                     ; 2       ;
; mesureFreq:U1|Equal0~9                                     ; 2       ;
; mesureFreq:U1|Equal0~4                                     ; 2       ;
; H2L_F3                                                     ; 2       ;
; mesureFreq:U1|fbaseCntTemp[8]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[0]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[16]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[24]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[8]                               ; 2       ;
; mesureFreq:U1|dutycntTemp[16]                              ; 2       ;
; mesureFreq:U1|fbaseCntTemp[0]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[0]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[16]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[8]                              ; 2       ;
; mesureFreq:U1|delaycntTemp[24]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[24]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[8]                                 ; 2       ;
; mesureFreq:U1|delaycntTemp[0]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[24]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[16]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[10]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[2]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[18]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[26]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[10]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[18]                              ; 2       ;
; mesureFreq:U1|fbaseCntTemp[2]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[2]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[18]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[10]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[26]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[26]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[10]                                ; 2       ;
; mesureFreq:U1|delaycntTemp[2]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[26]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[18]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[11]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[3]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[27]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[19]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[11]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[27]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[19]                              ; 2       ;
; mesureFreq:U1|delaycntTemp[11]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[3]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[27]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[19]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[11]                                ; 2       ;
; mesureFreq:U1|delaycntTemp[3]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[19]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[27]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[3]                              ; 2       ;
; mesureFreq:U1|fbaseCntTemp[9]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[1]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[25]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[17]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[9]                               ; 2       ;
; mesureFreq:U1|dutycntTemp[25]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[17]                              ; 2       ;
; mesureFreq:U1|delaycntTemp[9]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[1]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[25]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[17]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[9]                                 ; 2       ;
; mesureFreq:U1|delaycntTemp[1]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[17]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[25]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[1]                              ; 2       ;
; mesureFreq:U1|delaycntTemp[12]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[4]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[20]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[28]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[20]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[28]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[12]                              ; 2       ;
; mesureFreq:U1|fbaseCntTemp[4]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[12]                                ; 2       ;
; mesureFreq:U1|delaycntTemp[4]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[28]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[20]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[12]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[4]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[20]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[28]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[14]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[6]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[22]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[30]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[22]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[30]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[14]                              ; 2       ;
; mesureFreq:U1|fbaseCntTemp[6]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[14]                                ; 2       ;
; mesureFreq:U1|delaycntTemp[6]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[30]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[22]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[14]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[6]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[22]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[30]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[15]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[7]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[23]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[31]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[15]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[31]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[23]                              ; 2       ;
; mesureFreq:U1|delaycntTemp[15]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[7]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[23]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[31]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[15]                                ; 2       ;
; mesureFreq:U1|delaycntTemp[7]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[23]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[31]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[7]                              ; 2       ;
; mesureFreq:U1|fbaseCntTemp[13]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[5]                                 ; 2       ;
; mesureFreq:U1|fbaseCntTemp[29]                             ; 2       ;
; mesureFreq:U1|fbaseCntTemp[21]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[13]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[29]                              ; 2       ;
; mesureFreq:U1|dutycntTemp[21]                              ; 2       ;
; mesureFreq:U1|delaycntTemp[13]                             ; 2       ;
; mesureFreq:U1|dutycntTemp[5]                               ; 2       ;
; mesureFreq:U1|delaycntTemp[29]                             ; 2       ;
; mesureFreq:U1|delaycntTemp[21]                             ; 2       ;
; mesureFreq:U1|fxCntTemp[13]                                ; 2       ;
; mesureFreq:U1|delaycntTemp[5]                              ; 2       ;
; mesureFreq:U1|fxCntTemp[21]                                ; 2       ;
; mesureFreq:U1|fxCntTemp[29]                                ; 2       ;
; mesureFreq:U1|fbaseCntTemp[5]                              ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[15]    ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[10]    ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[9]     ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[3]     ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[2]     ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[1]     ; 2       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[5]     ; 2       ;
; mesureFreq:U1|Count1[31]                                   ; 2       ;
; mesureFreq:U1|Count1[30]                                   ; 2       ;
; mesureFreq:U1|Count1[29]                                   ; 2       ;
; mesureFreq:U1|Count1[28]                                   ; 2       ;
; mesureFreq:U1|Count1[26]                                   ; 2       ;
; mesureFreq:U1|Count1[27]                                   ; 2       ;
; mesureFreq:U1|Count1[25]                                   ; 2       ;
; mesureFreq:U1|Count1[24]                                   ; 2       ;
; mesureFreq:U1|Count1[20]                                   ; 2       ;
; mesureFreq:U1|Count1[23]                                   ; 2       ;
; mesureFreq:U1|Count1[22]                                   ; 2       ;
; mesureFreq:U1|Count1[21]                                   ; 2       ;
; mesureFreq:U1|Count1[18]                                   ; 2       ;
; mesureFreq:U1|Count1[19]                                   ; 2       ;
; mesureFreq:U1|Count1[17]                                   ; 2       ;
; mesureFreq:U1|Count1[16]                                   ; 2       ;
; mesureFreq:U1|Count1[13]                                   ; 2       ;
; mesureFreq:U1|Count1[12]                                   ; 2       ;
; mesureFreq:U1|Count1[15]                                   ; 2       ;
; mesureFreq:U1|Count1[14]                                   ; 2       ;
; mesureFreq:U1|Count1[11]                                   ; 2       ;
; mesureFreq:U1|Count1[10]                                   ; 2       ;
; mesureFreq:U1|Count1[9]                                    ; 2       ;
; mesureFreq:U1|Count1[8]                                    ; 2       ;
; mesureFreq:U1|Count1[7]                                    ; 2       ;
; mesureFreq:U1|Count1[6]                                    ; 2       ;
; mesureFreq:U1|Count1[5]                                    ; 2       ;
; mesureFreq:U1|Count1[4]                                    ; 2       ;
; mesureFreq:U1|Count1[3]                                    ; 2       ;
; mesureFreq:U1|Count1[2]                                    ; 2       ;
; mesureFreq:U1|Count1[1]                                    ; 2       ;
; mesureFreq:U1|Count1[0]                                    ; 2       ;
; fxb                                                        ; 1       ;
; start_sig                                                  ; 1       ;
; CLK                                                        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux4~3       ; 1       ;
; uartsent:U2|Mux12~18                                       ; 1       ;
; uartsent:U2|Mux10~18                                       ; 1       ;
; uartsent:U2|Mux12~17                                       ; 1       ;
; uartsent:U2|Mux10~17                                       ; 1       ;
; uartsent:U2|Mux8~13                                        ; 1       ;
; uartsent:U2|Mux6~13                                        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux2~4       ; 1       ;
; mesureFreq:U1|always2~0                                    ; 1       ;
; mesureFreq:U1|always3~0                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[8]                                  ; 1       ;
; mesureFreq:U1|fxCnt[0]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[16]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[24]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[8]                                   ; 1       ;
; mesureFreq:U1|dutyCnt[16]                                  ; 1       ;
; mesureFreq:U1|fbaseCnt[0]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[0]                                   ; 1       ;
; mesureFreq:U1|delayCnt[16]                                 ; 1       ;
; mesureFreq:U1|delayCnt[8]                                  ; 1       ;
; mesureFreq:U1|delayCnt[24]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[24]                                  ; 1       ;
; mesureFreq:U1|fxCnt[8]                                     ; 1       ;
; mesureFreq:U1|delayCnt[0]                                  ; 1       ;
; mesureFreq:U1|fxCnt[24]                                    ; 1       ;
; mesureFreq:U1|fxCnt[16]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[10]                                 ; 1       ;
; mesureFreq:U1|fxCnt[2]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[18]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[26]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[10]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[18]                                  ; 1       ;
; mesureFreq:U1|fbaseCnt[2]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[2]                                   ; 1       ;
; mesureFreq:U1|delayCnt[18]                                 ; 1       ;
; mesureFreq:U1|delayCnt[10]                                 ; 1       ;
; mesureFreq:U1|delayCnt[26]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[26]                                  ; 1       ;
; mesureFreq:U1|fxCnt[10]                                    ; 1       ;
; mesureFreq:U1|delayCnt[2]                                  ; 1       ;
; mesureFreq:U1|fxCnt[26]                                    ; 1       ;
; mesureFreq:U1|fxCnt[18]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[11]                                 ; 1       ;
; mesureFreq:U1|fxCnt[3]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[27]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[19]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[11]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[27]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[19]                                  ; 1       ;
; mesureFreq:U1|delayCnt[11]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[3]                                   ; 1       ;
; mesureFreq:U1|delayCnt[27]                                 ; 1       ;
; mesureFreq:U1|delayCnt[19]                                 ; 1       ;
; mesureFreq:U1|fxCnt[11]                                    ; 1       ;
; mesureFreq:U1|delayCnt[3]                                  ; 1       ;
; mesureFreq:U1|fxCnt[19]                                    ; 1       ;
; mesureFreq:U1|fxCnt[27]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[3]                                  ; 1       ;
; mesureFreq:U1|fbaseCnt[9]                                  ; 1       ;
; mesureFreq:U1|fxCnt[1]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[25]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[17]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[9]                                   ; 1       ;
; mesureFreq:U1|dutyCnt[25]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[17]                                  ; 1       ;
; mesureFreq:U1|delayCnt[9]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[1]                                   ; 1       ;
; mesureFreq:U1|delayCnt[25]                                 ; 1       ;
; mesureFreq:U1|delayCnt[17]                                 ; 1       ;
; mesureFreq:U1|fxCnt[9]                                     ; 1       ;
; mesureFreq:U1|delayCnt[1]                                  ; 1       ;
; mesureFreq:U1|fxCnt[17]                                    ; 1       ;
; mesureFreq:U1|fxCnt[25]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[1]                                  ; 1       ;
; mesureFreq:U1|delayCnt[12]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[4]                                   ; 1       ;
; mesureFreq:U1|delayCnt[20]                                 ; 1       ;
; mesureFreq:U1|delayCnt[28]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[20]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[28]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[12]                                  ; 1       ;
; mesureFreq:U1|fbaseCnt[4]                                  ; 1       ;
; mesureFreq:U1|fxCnt[12]                                    ; 1       ;
; mesureFreq:U1|delayCnt[4]                                  ; 1       ;
; mesureFreq:U1|fxCnt[28]                                    ; 1       ;
; mesureFreq:U1|fxCnt[20]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[12]                                 ; 1       ;
; mesureFreq:U1|fxCnt[4]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[20]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[28]                                 ; 1       ;
; mesureFreq:U1|delayCnt[14]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[6]                                   ; 1       ;
; mesureFreq:U1|delayCnt[22]                                 ; 1       ;
; mesureFreq:U1|delayCnt[30]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[22]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[30]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[14]                                  ; 1       ;
; mesureFreq:U1|fbaseCnt[6]                                  ; 1       ;
; mesureFreq:U1|fxCnt[14]                                    ; 1       ;
; mesureFreq:U1|delayCnt[6]                                  ; 1       ;
; mesureFreq:U1|fxCnt[30]                                    ; 1       ;
; mesureFreq:U1|fxCnt[22]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[14]                                 ; 1       ;
; mesureFreq:U1|fxCnt[6]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[22]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[30]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[15]                                 ; 1       ;
; mesureFreq:U1|fxCnt[7]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[23]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[31]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[15]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[31]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[23]                                  ; 1       ;
; mesureFreq:U1|delayCnt[15]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[7]                                   ; 1       ;
; mesureFreq:U1|delayCnt[23]                                 ; 1       ;
; mesureFreq:U1|delayCnt[31]                                 ; 1       ;
; mesureFreq:U1|fxCnt[15]                                    ; 1       ;
; mesureFreq:U1|delayCnt[7]                                  ; 1       ;
; mesureFreq:U1|fxCnt[23]                                    ; 1       ;
; mesureFreq:U1|fxCnt[31]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[7]                                  ; 1       ;
; mesureFreq:U1|fbaseCnt[13]                                 ; 1       ;
; mesureFreq:U1|fxCnt[5]                                     ; 1       ;
; mesureFreq:U1|fbaseCnt[29]                                 ; 1       ;
; mesureFreq:U1|fbaseCnt[21]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[13]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[29]                                  ; 1       ;
; mesureFreq:U1|dutyCnt[21]                                  ; 1       ;
; mesureFreq:U1|delayCnt[13]                                 ; 1       ;
; mesureFreq:U1|dutyCnt[5]                                   ; 1       ;
; mesureFreq:U1|delayCnt[29]                                 ; 1       ;
; mesureFreq:U1|delayCnt[21]                                 ; 1       ;
; mesureFreq:U1|fxCnt[13]                                    ; 1       ;
; mesureFreq:U1|delayCnt[5]                                  ; 1       ;
; mesureFreq:U1|fxCnt[21]                                    ; 1       ;
; mesureFreq:U1|fxCnt[29]                                    ; 1       ;
; mesureFreq:U1|fbaseCnt[5]                                  ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|isDone~2     ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|isDone~1     ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|isDone~0     ; 1       ;
; uartsent:U2|i[1]~8                                         ; 1       ;
; uartsent:U2|Mux3~0                                         ; 1       ;
; uartsent:U2|i[0]~7                                         ; 1       ;
; uartsent:U2|Mux4~0                                         ; 1       ;
; uartsent:U2|i[0]~6                                         ; 1       ;
; uartsent:U2|i[4]~5                                         ; 1       ;
; uartsent:U2|i[4]~4                                         ; 1       ;
; uartsent:U2|i[3]~3                                         ; 1       ;
; uartsent:U2|i[2]~1                                         ; 1       ;
; uartsent:U2|Mux2~1                                         ; 1       ;
; uartsent:U2|i[2]~0                                         ; 1       ;
; uartsent:U2|Mux2~0                                         ; 1       ;
; uartsent:U2|Mux12~16                                       ; 1       ;
; uartsent:U2|Mux12~15                                       ; 1       ;
; uartsent:U2|Mux12~14                                       ; 1       ;
; uartsent:U2|Mux12~13                                       ; 1       ;
; uartsent:U2|Mux12~12                                       ; 1       ;
; uartsent:U2|Mux12~11                                       ; 1       ;
; uartsent:U2|Mux12~10                                       ; 1       ;
; uartsent:U2|Mux12~9                                        ; 1       ;
; uartsent:U2|Mux12~8                                        ; 1       ;
; uartsent:U2|Mux12~7                                        ; 1       ;
; uartsent:U2|Mux12~6                                        ; 1       ;
; uartsent:U2|Mux10~16                                       ; 1       ;
; uartsent:U2|Mux10~15                                       ; 1       ;
; uartsent:U2|Mux10~14                                       ; 1       ;
; uartsent:U2|Mux10~13                                       ; 1       ;
; uartsent:U2|Mux10~12                                       ; 1       ;
; uartsent:U2|Mux10~11                                       ; 1       ;
; uartsent:U2|Mux10~10                                       ; 1       ;
; uartsent:U2|Mux10~9                                        ; 1       ;
; uartsent:U2|Mux10~8                                        ; 1       ;
; uartsent:U2|Mux10~7                                        ; 1       ;
; uartsent:U2|Mux10~6                                        ; 1       ;
; uartsent:U2|Mux9~10                                        ; 1       ;
; uartsent:U2|Mux9~9                                         ; 1       ;
; uartsent:U2|Mux9~8                                         ; 1       ;
; uartsent:U2|Mux9~7                                         ; 1       ;
; uartsent:U2|Mux9~6                                         ; 1       ;
; uartsent:U2|Mux9~5                                         ; 1       ;
; uartsent:U2|Mux9~4                                         ; 1       ;
; uartsent:U2|Mux9~3                                         ; 1       ;
; uartsent:U2|Mux9~2                                         ; 1       ;
; uartsent:U2|Mux9~1                                         ; 1       ;
; uartsent:U2|Mux9~0                                         ; 1       ;
; uartsent:U2|Mux11~10                                       ; 1       ;
; uartsent:U2|Mux11~9                                        ; 1       ;
; uartsent:U2|Mux11~8                                        ; 1       ;
; uartsent:U2|Mux11~7                                        ; 1       ;
; uartsent:U2|Mux11~6                                        ; 1       ;
; uartsent:U2|Mux11~5                                        ; 1       ;
; uartsent:U2|Mux11~4                                        ; 1       ;
; uartsent:U2|Mux11~3                                        ; 1       ;
; uartsent:U2|Mux11~2                                        ; 1       ;
; uartsent:U2|Mux11~1                                        ; 1       ;
; uartsent:U2|Mux11~0                                        ; 1       ;
; uartsent:U2|Mux8~12                                        ; 1       ;
; uartsent:U2|Mux8~11                                        ; 1       ;
; uartsent:U2|Mux8~10                                        ; 1       ;
; uartsent:U2|Mux8~9                                         ; 1       ;
; uartsent:U2|Mux8~8                                         ; 1       ;
; uartsent:U2|Mux8~7                                         ; 1       ;
; uartsent:U2|Mux8~6                                         ; 1       ;
; uartsent:U2|Mux8~5                                         ; 1       ;
; uartsent:U2|Mux8~4                                         ; 1       ;
; uartsent:U2|Mux8~3                                         ; 1       ;
; uartsent:U2|Mux8~2                                         ; 1       ;
; uartsent:U2|Mux6~12                                        ; 1       ;
; uartsent:U2|Mux6~11                                        ; 1       ;
; uartsent:U2|Mux6~10                                        ; 1       ;
; uartsent:U2|Mux6~9                                         ; 1       ;
; uartsent:U2|Mux6~8                                         ; 1       ;
; uartsent:U2|Mux6~7                                         ; 1       ;
; uartsent:U2|Mux6~6                                         ; 1       ;
; uartsent:U2|Mux6~5                                         ; 1       ;
; uartsent:U2|Mux6~4                                         ; 1       ;
; uartsent:U2|Mux6~3                                         ; 1       ;
; uartsent:U2|Mux6~2                                         ; 1       ;
; uartsent:U2|Mux5~10                                        ; 1       ;
; uartsent:U2|Mux5~9                                         ; 1       ;
; uartsent:U2|Mux5~8                                         ; 1       ;
; uartsent:U2|Mux5~7                                         ; 1       ;
; uartsent:U2|Mux5~6                                         ; 1       ;
; uartsent:U2|Mux5~5                                         ; 1       ;
; uartsent:U2|Mux5~4                                         ; 1       ;
; uartsent:U2|Mux5~3                                         ; 1       ;
; uartsent:U2|Mux5~2                                         ; 1       ;
; uartsent:U2|Mux5~1                                         ; 1       ;
; uartsent:U2|Mux5~0                                         ; 1       ;
; uartsent:U2|data[7]~6                                      ; 1       ;
; uartsent:U2|Mux7~10                                        ; 1       ;
; uartsent:U2|Mux7~9                                         ; 1       ;
; uartsent:U2|Mux7~8                                         ; 1       ;
; uartsent:U2|Mux7~7                                         ; 1       ;
; uartsent:U2|Mux7~6                                         ; 1       ;
; uartsent:U2|Mux7~5                                         ; 1       ;
; uartsent:U2|Mux7~4                                         ; 1       ;
; uartsent:U2|Mux7~3                                         ; 1       ;
; uartsent:U2|Mux7~2                                         ; 1       ;
; uartsent:U2|Mux7~1                                         ; 1       ;
; uartsent:U2|Mux7~0                                         ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux3~1       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux3~0       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux4~2       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux1~1       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux1~0       ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal0~4         ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal0~3         ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal0~2         ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux2~3       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux2~2       ; 1       ;
; mesureFreq:U1|H2L_F2                                       ; 1       ;
; uartsent:U2|rEN~1                                          ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~10       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~9        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~8        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~7        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux5~0       ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~6        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~5        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux0~3       ; 1       ;
; uartsent:U2|data[0]                                        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux0~2       ; 1       ;
; uartsent:U2|data[2]                                        ; 1       ;
; uartsent:U2|data[3]                                        ; 1       ;
; uartsent:U2|data[1]                                        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux0~1       ; 1       ;
; uartsent:U2|data[4]                                        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|Mux0~0       ; 1       ;
; uartsent:U2|data[6]                                        ; 1       ;
; uartsent:U2|data[7]                                        ; 1       ;
; uartsent:U2|data[5]                                        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~4        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~3        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~2        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~1        ; 1       ;
; uartsent:U2|tx_module:U0|tx_control_module:U2|rTX~0        ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal1~1         ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Equal1~0         ; 1       ;
; fdelay~0                                                   ; 1       ;
; L2H_F4                                                     ; 1       ;
; doneA_sig                                                  ; 1       ;
; L2H_F2                                                     ; 1       ;
; mesureFreq:U1|rfgate~1                                     ; 1       ;
; mesureFreq:U1|Equal0~8                                     ; 1       ;
; mesureFreq:U1|Equal0~7                                     ; 1       ;
; mesureFreq:U1|Equal0~6                                     ; 1       ;
; mesureFreq:U1|Equal0~5                                     ; 1       ;
; mesureFreq:U1|Equal0~3                                     ; 1       ;
; mesureFreq:U1|Equal0~2                                     ; 1       ;
; mesureFreq:U1|Equal0~1                                     ; 1       ;
; mesureFreq:U1|Equal0~0                                     ; 1       ;
; mesureFreq:U1|rfgate~0                                     ; 1       ;
; H2L_F4                                                     ; 1       ;
; mesureFreq:U1|fbaseCntTemp[31]~94                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[30]~93                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[30]~92                          ; 1       ;
; mesureFreq:U1|dutycntTemp[31]~94                           ; 1       ;
; mesureFreq:U1|dutycntTemp[30]~93                           ; 1       ;
; mesureFreq:U1|dutycntTemp[30]~92                           ; 1       ;
; mesureFreq:U1|delaycntTemp[31]~94                          ; 1       ;
; mesureFreq:U1|delaycntTemp[30]~93                          ; 1       ;
; mesureFreq:U1|delaycntTemp[30]~92                          ; 1       ;
; mesureFreq:U1|fxCntTemp[31]~94                             ; 1       ;
; mesureFreq:U1|fxCntTemp[30]~93                             ; 1       ;
; mesureFreq:U1|fxCntTemp[30]~92                             ; 1       ;
; mesureFreq:U1|fbaseCntTemp[29]~91                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[29]~90                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[28]~89                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[28]~88                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[27]~87                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[27]~86                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[26]~85                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[26]~84                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[25]~83                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[25]~82                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[24]~81                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[24]~80                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[23]~79                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[23]~78                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[22]~77                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[22]~76                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[21]~75                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[21]~74                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[20]~73                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[20]~72                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[19]~71                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[19]~70                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[18]~69                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[18]~68                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[17]~67                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[17]~66                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[16]~65                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[16]~64                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[15]~63                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[15]~62                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[14]~61                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[14]~60                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[13]~59                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[13]~58                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[12]~57                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[12]~56                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[11]~55                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[11]~54                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[10]~53                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[10]~52                          ; 1       ;
; mesureFreq:U1|fbaseCntTemp[9]~51                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[9]~50                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[8]~49                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[8]~48                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[7]~47                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[7]~46                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[6]~45                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[6]~44                           ; 1       ;
; mesureFreq:U1|dutycntTemp[29]~91                           ; 1       ;
; mesureFreq:U1|dutycntTemp[29]~90                           ; 1       ;
; mesureFreq:U1|dutycntTemp[28]~89                           ; 1       ;
; mesureFreq:U1|dutycntTemp[28]~88                           ; 1       ;
; mesureFreq:U1|dutycntTemp[27]~87                           ; 1       ;
; mesureFreq:U1|dutycntTemp[27]~86                           ; 1       ;
; mesureFreq:U1|dutycntTemp[26]~85                           ; 1       ;
; mesureFreq:U1|dutycntTemp[26]~84                           ; 1       ;
; mesureFreq:U1|dutycntTemp[25]~83                           ; 1       ;
; mesureFreq:U1|dutycntTemp[25]~82                           ; 1       ;
; mesureFreq:U1|dutycntTemp[24]~81                           ; 1       ;
; mesureFreq:U1|dutycntTemp[24]~80                           ; 1       ;
; mesureFreq:U1|dutycntTemp[23]~79                           ; 1       ;
; mesureFreq:U1|dutycntTemp[23]~78                           ; 1       ;
; mesureFreq:U1|dutycntTemp[22]~77                           ; 1       ;
; mesureFreq:U1|dutycntTemp[22]~76                           ; 1       ;
; mesureFreq:U1|dutycntTemp[21]~75                           ; 1       ;
; mesureFreq:U1|dutycntTemp[21]~74                           ; 1       ;
; mesureFreq:U1|dutycntTemp[20]~73                           ; 1       ;
; mesureFreq:U1|dutycntTemp[20]~72                           ; 1       ;
; mesureFreq:U1|dutycntTemp[19]~71                           ; 1       ;
; mesureFreq:U1|dutycntTemp[19]~70                           ; 1       ;
; mesureFreq:U1|dutycntTemp[18]~69                           ; 1       ;
; mesureFreq:U1|dutycntTemp[18]~68                           ; 1       ;
; mesureFreq:U1|dutycntTemp[17]~67                           ; 1       ;
; mesureFreq:U1|dutycntTemp[17]~66                           ; 1       ;
; mesureFreq:U1|dutycntTemp[16]~65                           ; 1       ;
; mesureFreq:U1|dutycntTemp[16]~64                           ; 1       ;
; mesureFreq:U1|dutycntTemp[15]~63                           ; 1       ;
; mesureFreq:U1|dutycntTemp[15]~62                           ; 1       ;
; mesureFreq:U1|dutycntTemp[14]~61                           ; 1       ;
; mesureFreq:U1|dutycntTemp[14]~60                           ; 1       ;
; mesureFreq:U1|dutycntTemp[13]~59                           ; 1       ;
; mesureFreq:U1|dutycntTemp[13]~58                           ; 1       ;
; mesureFreq:U1|dutycntTemp[12]~57                           ; 1       ;
; mesureFreq:U1|dutycntTemp[12]~56                           ; 1       ;
; mesureFreq:U1|dutycntTemp[11]~55                           ; 1       ;
; mesureFreq:U1|dutycntTemp[11]~54                           ; 1       ;
; mesureFreq:U1|dutycntTemp[10]~53                           ; 1       ;
; mesureFreq:U1|dutycntTemp[10]~52                           ; 1       ;
; mesureFreq:U1|dutycntTemp[9]~51                            ; 1       ;
; mesureFreq:U1|dutycntTemp[9]~50                            ; 1       ;
; mesureFreq:U1|dutycntTemp[8]~49                            ; 1       ;
; mesureFreq:U1|dutycntTemp[8]~48                            ; 1       ;
; mesureFreq:U1|dutycntTemp[7]~47                            ; 1       ;
; mesureFreq:U1|dutycntTemp[7]~46                            ; 1       ;
; mesureFreq:U1|dutycntTemp[6]~45                            ; 1       ;
; mesureFreq:U1|dutycntTemp[6]~44                            ; 1       ;
; mesureFreq:U1|dutycntTemp[5]~43                            ; 1       ;
; mesureFreq:U1|dutycntTemp[5]~42                            ; 1       ;
; mesureFreq:U1|dutycntTemp[4]~41                            ; 1       ;
; mesureFreq:U1|dutycntTemp[4]~40                            ; 1       ;
; mesureFreq:U1|dutycntTemp[3]~39                            ; 1       ;
; mesureFreq:U1|dutycntTemp[3]~38                            ; 1       ;
; mesureFreq:U1|dutycntTemp[2]~37                            ; 1       ;
; mesureFreq:U1|dutycntTemp[2]~36                            ; 1       ;
; mesureFreq:U1|dutycntTemp[1]~35                            ; 1       ;
; mesureFreq:U1|dutycntTemp[1]~34                            ; 1       ;
; mesureFreq:U1|dutycntTemp[0]~33                            ; 1       ;
; mesureFreq:U1|dutycntTemp[0]~32                            ; 1       ;
; mesureFreq:U1|delaycntTemp[29]~91                          ; 1       ;
; mesureFreq:U1|delaycntTemp[29]~90                          ; 1       ;
; mesureFreq:U1|delaycntTemp[28]~89                          ; 1       ;
; mesureFreq:U1|delaycntTemp[28]~88                          ; 1       ;
; mesureFreq:U1|delaycntTemp[27]~87                          ; 1       ;
; mesureFreq:U1|delaycntTemp[27]~86                          ; 1       ;
; mesureFreq:U1|delaycntTemp[26]~85                          ; 1       ;
; mesureFreq:U1|delaycntTemp[26]~84                          ; 1       ;
; mesureFreq:U1|delaycntTemp[25]~83                          ; 1       ;
; mesureFreq:U1|delaycntTemp[25]~82                          ; 1       ;
; mesureFreq:U1|delaycntTemp[24]~81                          ; 1       ;
; mesureFreq:U1|delaycntTemp[24]~80                          ; 1       ;
; mesureFreq:U1|delaycntTemp[23]~79                          ; 1       ;
; mesureFreq:U1|delaycntTemp[23]~78                          ; 1       ;
; mesureFreq:U1|delaycntTemp[22]~77                          ; 1       ;
; mesureFreq:U1|delaycntTemp[22]~76                          ; 1       ;
; mesureFreq:U1|delaycntTemp[21]~75                          ; 1       ;
; mesureFreq:U1|delaycntTemp[21]~74                          ; 1       ;
; mesureFreq:U1|delaycntTemp[20]~73                          ; 1       ;
; mesureFreq:U1|delaycntTemp[20]~72                          ; 1       ;
; mesureFreq:U1|delaycntTemp[19]~71                          ; 1       ;
; mesureFreq:U1|delaycntTemp[19]~70                          ; 1       ;
; mesureFreq:U1|delaycntTemp[18]~69                          ; 1       ;
; mesureFreq:U1|delaycntTemp[18]~68                          ; 1       ;
; mesureFreq:U1|delaycntTemp[17]~67                          ; 1       ;
; mesureFreq:U1|delaycntTemp[17]~66                          ; 1       ;
; mesureFreq:U1|delaycntTemp[16]~65                          ; 1       ;
; mesureFreq:U1|delaycntTemp[16]~64                          ; 1       ;
; mesureFreq:U1|delaycntTemp[15]~63                          ; 1       ;
; mesureFreq:U1|delaycntTemp[15]~62                          ; 1       ;
; mesureFreq:U1|delaycntTemp[14]~61                          ; 1       ;
; mesureFreq:U1|delaycntTemp[14]~60                          ; 1       ;
; mesureFreq:U1|delaycntTemp[13]~59                          ; 1       ;
; mesureFreq:U1|delaycntTemp[13]~58                          ; 1       ;
; mesureFreq:U1|delaycntTemp[12]~57                          ; 1       ;
; mesureFreq:U1|delaycntTemp[12]~56                          ; 1       ;
; mesureFreq:U1|delaycntTemp[11]~55                          ; 1       ;
; mesureFreq:U1|delaycntTemp[11]~54                          ; 1       ;
; mesureFreq:U1|delaycntTemp[10]~53                          ; 1       ;
; mesureFreq:U1|delaycntTemp[10]~52                          ; 1       ;
; mesureFreq:U1|delaycntTemp[9]~51                           ; 1       ;
; mesureFreq:U1|delaycntTemp[9]~50                           ; 1       ;
; mesureFreq:U1|delaycntTemp[8]~49                           ; 1       ;
; mesureFreq:U1|delaycntTemp[8]~48                           ; 1       ;
; mesureFreq:U1|delaycntTemp[7]~47                           ; 1       ;
; mesureFreq:U1|delaycntTemp[7]~46                           ; 1       ;
; mesureFreq:U1|delaycntTemp[6]~45                           ; 1       ;
; mesureFreq:U1|delaycntTemp[6]~44                           ; 1       ;
; mesureFreq:U1|delaycntTemp[5]~43                           ; 1       ;
; mesureFreq:U1|delaycntTemp[5]~42                           ; 1       ;
; mesureFreq:U1|delaycntTemp[4]~41                           ; 1       ;
; mesureFreq:U1|delaycntTemp[4]~40                           ; 1       ;
; mesureFreq:U1|delaycntTemp[3]~39                           ; 1       ;
; mesureFreq:U1|delaycntTemp[3]~38                           ; 1       ;
; mesureFreq:U1|delaycntTemp[2]~37                           ; 1       ;
; mesureFreq:U1|delaycntTemp[2]~36                           ; 1       ;
; mesureFreq:U1|delaycntTemp[1]~35                           ; 1       ;
; mesureFreq:U1|delaycntTemp[1]~34                           ; 1       ;
; mesureFreq:U1|delaycntTemp[0]~33                           ; 1       ;
; mesureFreq:U1|delaycntTemp[0]~32                           ; 1       ;
; mesureFreq:U1|fxCntTemp[29]~91                             ; 1       ;
; mesureFreq:U1|fxCntTemp[29]~90                             ; 1       ;
; mesureFreq:U1|fxCntTemp[28]~89                             ; 1       ;
; mesureFreq:U1|fxCntTemp[28]~88                             ; 1       ;
; mesureFreq:U1|fxCntTemp[27]~87                             ; 1       ;
; mesureFreq:U1|fxCntTemp[27]~86                             ; 1       ;
; mesureFreq:U1|fxCntTemp[26]~85                             ; 1       ;
; mesureFreq:U1|fxCntTemp[26]~84                             ; 1       ;
; mesureFreq:U1|fxCntTemp[25]~83                             ; 1       ;
; mesureFreq:U1|fxCntTemp[25]~82                             ; 1       ;
; mesureFreq:U1|fxCntTemp[24]~81                             ; 1       ;
; mesureFreq:U1|fxCntTemp[24]~80                             ; 1       ;
; mesureFreq:U1|fxCntTemp[23]~79                             ; 1       ;
; mesureFreq:U1|fxCntTemp[23]~78                             ; 1       ;
; mesureFreq:U1|fxCntTemp[22]~77                             ; 1       ;
; mesureFreq:U1|fxCntTemp[22]~76                             ; 1       ;
; mesureFreq:U1|fxCntTemp[21]~75                             ; 1       ;
; mesureFreq:U1|fxCntTemp[21]~74                             ; 1       ;
; mesureFreq:U1|fxCntTemp[20]~73                             ; 1       ;
; mesureFreq:U1|fxCntTemp[20]~72                             ; 1       ;
; mesureFreq:U1|fxCntTemp[19]~71                             ; 1       ;
; mesureFreq:U1|fxCntTemp[19]~70                             ; 1       ;
; mesureFreq:U1|fxCntTemp[18]~69                             ; 1       ;
; mesureFreq:U1|fxCntTemp[18]~68                             ; 1       ;
; mesureFreq:U1|fxCntTemp[17]~67                             ; 1       ;
; mesureFreq:U1|fxCntTemp[17]~66                             ; 1       ;
; mesureFreq:U1|fxCntTemp[16]~65                             ; 1       ;
; mesureFreq:U1|fxCntTemp[16]~64                             ; 1       ;
; mesureFreq:U1|fxCntTemp[15]~63                             ; 1       ;
; mesureFreq:U1|fxCntTemp[15]~62                             ; 1       ;
; mesureFreq:U1|fxCntTemp[14]~61                             ; 1       ;
; mesureFreq:U1|fxCntTemp[14]~60                             ; 1       ;
; mesureFreq:U1|fxCntTemp[13]~59                             ; 1       ;
; mesureFreq:U1|fxCntTemp[13]~58                             ; 1       ;
; mesureFreq:U1|fxCntTemp[12]~57                             ; 1       ;
; mesureFreq:U1|fxCntTemp[12]~56                             ; 1       ;
; mesureFreq:U1|fxCntTemp[11]~55                             ; 1       ;
; mesureFreq:U1|fxCntTemp[11]~54                             ; 1       ;
; mesureFreq:U1|fxCntTemp[10]~53                             ; 1       ;
; mesureFreq:U1|fxCntTemp[10]~52                             ; 1       ;
; mesureFreq:U1|fxCntTemp[9]~51                              ; 1       ;
; mesureFreq:U1|fxCntTemp[9]~50                              ; 1       ;
; mesureFreq:U1|fxCntTemp[8]~49                              ; 1       ;
; mesureFreq:U1|fxCntTemp[8]~48                              ; 1       ;
; mesureFreq:U1|fxCntTemp[7]~47                              ; 1       ;
; mesureFreq:U1|fxCntTemp[7]~46                              ; 1       ;
; mesureFreq:U1|fxCntTemp[6]~45                              ; 1       ;
; mesureFreq:U1|fxCntTemp[6]~44                              ; 1       ;
; mesureFreq:U1|fxCntTemp[5]~43                              ; 1       ;
; mesureFreq:U1|fxCntTemp[5]~42                              ; 1       ;
; mesureFreq:U1|fxCntTemp[4]~41                              ; 1       ;
; mesureFreq:U1|fxCntTemp[4]~40                              ; 1       ;
; mesureFreq:U1|fxCntTemp[3]~39                              ; 1       ;
; mesureFreq:U1|fxCntTemp[3]~38                              ; 1       ;
; mesureFreq:U1|fxCntTemp[2]~37                              ; 1       ;
; mesureFreq:U1|fxCntTemp[2]~36                              ; 1       ;
; mesureFreq:U1|fxCntTemp[1]~35                              ; 1       ;
; mesureFreq:U1|fxCntTemp[1]~34                              ; 1       ;
; mesureFreq:U1|fxCntTemp[0]~33                              ; 1       ;
; mesureFreq:U1|fxCntTemp[0]~32                              ; 1       ;
; mesureFreq:U1|fbaseCntTemp[5]~43                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[5]~42                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[4]~41                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[4]~40                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[3]~39                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[3]~38                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[2]~37                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[2]~36                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[1]~35                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[1]~34                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[0]~33                           ; 1       ;
; mesureFreq:U1|fbaseCntTemp[0]~32                           ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[15]~47 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[14]~46 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[14]~45 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[13]~44 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[13]~43 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[12]~42 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[12]~41 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[11]~40 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[11]~39 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[10]~38 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[10]~37 ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[9]~36  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[9]~35  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[8]~34  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[8]~33  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[7]~32  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[7]~31  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[6]~30  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[6]~29  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[5]~27  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[5]~26  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[4]~25  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[4]~24  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[3]~23  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[3]~22  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[2]~21  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[2]~20  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[1]~19  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[1]~18  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[0]~17  ; 1       ;
; uartsent:U2|tx_module:U0|tx_bps_module:U1|Count_BPS[0]~16  ; 1       ;
; mesureFreq:U1|Count1[31]~94                                ; 1       ;
; mesureFreq:U1|Count1[30]~93                                ; 1       ;
; mesureFreq:U1|Count1[30]~92                                ; 1       ;
; mesureFreq:U1|Count1[29]~91                                ; 1       ;
; mesureFreq:U1|Count1[29]~90                                ; 1       ;
; mesureFreq:U1|Count1[28]~89                                ; 1       ;
; mesureFreq:U1|Count1[28]~88                                ; 1       ;
; mesureFreq:U1|Count1[27]~87                                ; 1       ;
; mesureFreq:U1|Count1[27]~86                                ; 1       ;
; mesureFreq:U1|Count1[26]~85                                ; 1       ;
; mesureFreq:U1|Count1[26]~84                                ; 1       ;
; mesureFreq:U1|Count1[25]~83                                ; 1       ;
; mesureFreq:U1|Count1[25]~82                                ; 1       ;
; mesureFreq:U1|Count1[24]~81                                ; 1       ;
; mesureFreq:U1|Count1[24]~80                                ; 1       ;
; mesureFreq:U1|Count1[23]~79                                ; 1       ;
; mesureFreq:U1|Count1[23]~78                                ; 1       ;
; mesureFreq:U1|Count1[22]~77                                ; 1       ;
; mesureFreq:U1|Count1[22]~76                                ; 1       ;
; mesureFreq:U1|Count1[21]~75                                ; 1       ;
; mesureFreq:U1|Count1[21]~74                                ; 1       ;
; mesureFreq:U1|Count1[20]~73                                ; 1       ;
; mesureFreq:U1|Count1[20]~72                                ; 1       ;
; mesureFreq:U1|Count1[19]~71                                ; 1       ;
; mesureFreq:U1|Count1[19]~70                                ; 1       ;
; mesureFreq:U1|Count1[18]~69                                ; 1       ;
; mesureFreq:U1|Count1[18]~68                                ; 1       ;
; mesureFreq:U1|Count1[17]~67                                ; 1       ;
; mesureFreq:U1|Count1[17]~66                                ; 1       ;
; mesureFreq:U1|Count1[16]~65                                ; 1       ;
; mesureFreq:U1|Count1[16]~64                                ; 1       ;
; mesureFreq:U1|Count1[15]~63                                ; 1       ;
; mesureFreq:U1|Count1[15]~62                                ; 1       ;
; mesureFreq:U1|Count1[14]~61                                ; 1       ;
; mesureFreq:U1|Count1[14]~60                                ; 1       ;
; mesureFreq:U1|Count1[13]~59                                ; 1       ;
; mesureFreq:U1|Count1[13]~58                                ; 1       ;
; mesureFreq:U1|Count1[12]~57                                ; 1       ;
; mesureFreq:U1|Count1[12]~56                                ; 1       ;
; mesureFreq:U1|Count1[11]~55                                ; 1       ;
; mesureFreq:U1|Count1[11]~54                                ; 1       ;
; mesureFreq:U1|Count1[10]~53                                ; 1       ;
; mesureFreq:U1|Count1[10]~52                                ; 1       ;
; mesureFreq:U1|Count1[9]~51                                 ; 1       ;
; mesureFreq:U1|Count1[9]~50                                 ; 1       ;
; mesureFreq:U1|Count1[8]~49                                 ; 1       ;
; mesureFreq:U1|Count1[8]~48                                 ; 1       ;
; mesureFreq:U1|Count1[7]~47                                 ; 1       ;
; mesureFreq:U1|Count1[7]~46                                 ; 1       ;
; mesureFreq:U1|Count1[6]~45                                 ; 1       ;
; mesureFreq:U1|Count1[6]~44                                 ; 1       ;
; mesureFreq:U1|Count1[5]~43                                 ; 1       ;
; mesureFreq:U1|Count1[5]~42                                 ; 1       ;
; mesureFreq:U1|Count1[4]~41                                 ; 1       ;
; mesureFreq:U1|Count1[4]~40                                 ; 1       ;
; mesureFreq:U1|Count1[3]~39                                 ; 1       ;
; mesureFreq:U1|Count1[3]~38                                 ; 1       ;
; mesureFreq:U1|Count1[2]~37                                 ; 1       ;
; mesureFreq:U1|Count1[2]~36                                 ; 1       ;
; mesureFreq:U1|Count1[1]~35                                 ; 1       ;
; mesureFreq:U1|Count1[1]~34                                 ; 1       ;
; mesureFreq:U1|Count1[0]~33                                 ; 1       ;
; mesureFreq:U1|Count1[0]~32                                 ; 1       ;
+------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 474 / 15,666 ( 3 % )  ;
; C16 interconnects          ; 6 / 812 ( < 1 % )     ;
; C4 interconnects           ; 220 / 11,424 ( 2 % )  ;
; Direct links               ; 79 / 15,666 ( < 1 % ) ;
; Global clocks              ; 5 / 8 ( 63 % )        ;
; Local interconnects        ; 421 / 4,608 ( 9 % )   ;
; R24 interconnects          ; 3 / 652 ( < 1 % )     ;
; R4 interconnects           ; 307 / 13,328 ( 2 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.99) ; Number of LABs  (Total = 70) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 36                           ;
; 2                                          ; 4                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 1                            ;
; 11                                         ; 0                            ;
; 12                                         ; 0                            ;
; 13                                         ; 2                            ;
; 14                                         ; 0                            ;
; 15                                         ; 0                            ;
; 16                                         ; 25                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.30) ; Number of LABs  (Total = 70) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 57                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 11                           ;
; 2 Clocks                           ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 11.77) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 34                           ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 4                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 11                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.11) ; Number of LABs  (Total = 70) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 41                           ;
; 2                                               ; 4                            ;
; 3                                               ; 5                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 11                           ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.30) ; Number of LABs  (Total = 70) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 45                           ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 1                            ;
; 16                                          ; 2                            ;
; 17                                          ; 1                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 0                            ;
; 22                                          ; 2                            ;
; 23                                          ; 0                            ;
; 24                                          ; 1                            ;
; 25                                          ; 2                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jul 26 10:48:29 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off full -c full
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C5T144C8 for design "full"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL:U3|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:U3|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144C8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS41p/nCEO~ is reserved at location 76
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "U2|Data[0][5]|combout" is a latch
    Warning: Node "U2|Data[2][5]|combout" is a latch
    Warning: Node "U2|Data[1][5]|combout" is a latch
    Warning: Node "U2|Data[0][1]|combout" is a latch
    Warning: Node "U2|Data[2][1]|combout" is a latch
    Warning: Node "U2|Data[1][1]|combout" is a latch
    Warning: Node "U2|Data[6][0]|combout" is a latch
    Warning: Node "U2|Data[5][0]|combout" is a latch
    Warning: Node "U2|Data[3][0]|combout" is a latch
    Warning: Node "U2|Data[1][0]|combout" is a latch
    Warning: Node "U2|Data[7][5]|combout" is a latch
    Warning: Node "U2|Data[5][5]|combout" is a latch
    Warning: Node "U2|Data[13][5]|combout" is a latch
    Warning: Node "U2|Data[3][5]|combout" is a latch
    Warning: Node "U2|Data[4][5]|combout" is a latch
    Warning: Node "U2|Data[0][7]|combout" is a latch
    Warning: Node "U2|Data[3][7]|combout" is a latch
    Warning: Node "U2|Data[1][7]|combout" is a latch
    Warning: Node "U2|Data[3][4]|combout" is a latch
    Warning: Node "U2|Data[1][4]|combout" is a latch
    Warning: Node "U2|Data[6][4]|combout" is a latch
    Warning: Node "U2|Data[5][4]|combout" is a latch
    Warning: Node "U2|Data[0][4]|combout" is a latch
    Warning: Node "U2|Data[13][4]|combout" is a latch
    Warning: Node "U2|Data[15][4]|combout" is a latch
    Warning: Node "U2|Data[14][4]|combout" is a latch
    Warning: Node "U2|Data[7][1]|combout" is a latch
    Warning: Node "U2|Data[5][1]|combout" is a latch
    Warning: Node "U2|Data[13][1]|combout" is a latch
    Warning: Node "U2|Data[3][1]|combout" is a latch
    Warning: Node "U2|Data[4][1]|combout" is a latch
    Warning: Node "U2|Data[0][3]|combout" is a latch
    Warning: Node "U2|Data[2][3]|combout" is a latch
    Warning: Node "U2|Data[1][3]|combout" is a latch
    Warning: Node "U2|Data[6][2]|combout" is a latch
    Warning: Node "U2|Data[5][2]|combout" is a latch
    Warning: Node "U2|Data[3][2]|combout" is a latch
    Warning: Node "U2|Data[1][2]|combout" is a latch
    Warning: Node "U2|Data[7][0]|combout" is a latch
    Warning: Node "U2|Data[8][0]|combout" is a latch
    Warning: Node "U2|Data[15][0]|combout" is a latch
    Warning: Node "U2|Data[2][0]|combout" is a latch
    Warning: Node "U2|Data[4][0]|combout" is a latch
    Warning: Node "U2|Data[6][5]|combout" is a latch
    Warning: Node "U2|Data[8][5]|combout" is a latch
    Warning: Node "U2|Data[10][5]|combout" is a latch
    Warning: Node "U2|Data[9][5]|combout" is a latch
    Warning: Node "U2|Data[14][5]|combout" is a latch
    Warning: Node "U2|Data[15][5]|combout" is a latch
    Warning: Node "U2|Data[7][7]|combout" is a latch
    Warning: Node "U2|Data[5][7]|combout" is a latch
    Warning: Node "U2|Data[13][7]|combout" is a latch
    Warning: Node "U2|Data[2][7]|combout" is a latch
    Warning: Node "U2|Data[4][7]|combout" is a latch
    Warning: Node "U2|Data[3][6]|combout" is a latch
    Warning: Node "U2|Data[1][6]|combout" is a latch
    Warning: Node "U2|Data[6][6]|combout" is a latch
    Warning: Node "U2|Data[5][6]|combout" is a latch
    Warning: Node "U2|Data[0][6]|combout" is a latch
    Warning: Node "U2|Data[13][6]|combout" is a latch
    Warning: Node "U2|Data[15][6]|combout" is a latch
    Warning: Node "U2|Data[14][6]|combout" is a latch
    Warning: Node "U2|Data[2][4]|combout" is a latch
    Warning: Node "U2|Data[4][4]|combout" is a latch
    Warning: Node "U2|Data[7][4]|combout" is a latch
    Warning: Node "U2|Data[8][4]|combout" is a latch
    Warning: Node "U2|Data[11][4]|combout" is a latch
    Warning: Node "U2|Data[9][4]|combout" is a latch
    Warning: Node "U2|Data[6][1]|combout" is a latch
    Warning: Node "U2|Data[8][1]|combout" is a latch
    Warning: Node "U2|Data[10][1]|combout" is a latch
    Warning: Node "U2|Data[9][1]|combout" is a latch
    Warning: Node "U2|Data[14][1]|combout" is a latch
    Warning: Node "U2|Data[15][1]|combout" is a latch
    Warning: Node "U2|Data[7][3]|combout" is a latch
    Warning: Node "U2|Data[5][3]|combout" is a latch
    Warning: Node "U2|Data[13][3]|combout" is a latch
    Warning: Node "U2|Data[3][3]|combout" is a latch
    Warning: Node "U2|Data[4][3]|combout" is a latch
    Warning: Node "U2|Data[7][2]|combout" is a latch
    Warning: Node "U2|Data[8][2]|combout" is a latch
    Warning: Node "U2|Data[15][2]|combout" is a latch
    Warning: Node "U2|Data[2][2]|combout" is a latch
    Warning: Node "U2|Data[4][2]|combout" is a latch
    Warning: Node "U2|Data[11][0]|combout" is a latch
    Warning: Node "U2|Data[9][0]|combout" is a latch
    Warning: Node "U2|Data[0][0]|combout" is a latch
    Warning: Node "U2|Data[14][0]|combout" is a latch
    Warning: Node "U2|Data[13][0]|combout" is a latch
    Warning: Node "U2|Data[11][5]|combout" is a latch
    Warning: Node "U2|Data[12][5]|combout" is a latch
    Warning: Node "U2|Data[6][7]|combout" is a latch
    Warning: Node "U2|Data[8][7]|combout" is a latch
    Warning: Node "U2|Data[11][7]|combout" is a latch
    Warning: Node "U2|Data[9][7]|combout" is a latch
    Warning: Node "U2|Data[14][7]|combout" is a latch
    Warning: Node "U2|Data[15][7]|combout" is a latch
    Warning: Node "U2|Data[2][6]|combout" is a latch
    Warning: Node "U2|Data[4][6]|combout" is a latch
    Warning: Node "U2|Data[7][6]|combout" is a latch
    Warning: Node "U2|Data[8][6]|combout" is a latch
    Warning: Node "U2|Data[11][6]|combout" is a latch
    Warning: Node "U2|Data[9][6]|combout" is a latch
    Warning: Node "U2|Data[10][4]|combout" is a latch
    Warning: Node "U2|Data[12][4]|combout" is a latch
    Warning: Node "U2|Data[11][1]|combout" is a latch
    Warning: Node "U2|Data[12][1]|combout" is a latch
    Warning: Node "U2|Data[6][3]|combout" is a latch
    Warning: Node "U2|Data[8][3]|combout" is a latch
    Warning: Node "U2|Data[10][3]|combout" is a latch
    Warning: Node "U2|Data[9][3]|combout" is a latch
    Warning: Node "U2|Data[14][3]|combout" is a latch
    Warning: Node "U2|Data[15][3]|combout" is a latch
    Warning: Node "U2|Data[11][2]|combout" is a latch
    Warning: Node "U2|Data[9][2]|combout" is a latch
    Warning: Node "U2|Data[0][2]|combout" is a latch
    Warning: Node "U2|Data[14][2]|combout" is a latch
    Warning: Node "U2|Data[13][2]|combout" is a latch
    Warning: Node "U2|Data[10][0]|combout" is a latch
    Warning: Node "U2|Data[12][0]|combout" is a latch
    Warning: Node "U2|Data[10][7]|combout" is a latch
    Warning: Node "U2|Data[12][7]|combout" is a latch
    Warning: Node "U2|Data[10][6]|combout" is a latch
    Warning: Node "U2|Data[12][6]|combout" is a latch
    Warning: Node "U2|Data[11][3]|combout" is a latch
    Warning: Node "U2|Data[12][3]|combout" is a latch
    Warning: Node "U2|Data[10][2]|combout" is a latch
    Warning: Node "U2|Data[12][2]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'full.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLK (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node PLL:U3|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node mesureFreq:U1|done_sig 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node uartsent:U2|rEN
        Info: Destination node uartsent:U2|data[7]~7
Info: Automatically promoted node mesureFreq:U1|startCnt 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mesureFreq:U1|H2L_F1
        Info: Destination node mesureFreq:U1|fbaseCntTemp[5]
        Info: Destination node mesureFreq:U1|fxCntTemp[29]
        Info: Destination node mesureFreq:U1|fxCntTemp[21]
        Info: Destination node mesureFreq:U1|fxCntTemp[13]
        Info: Destination node mesureFreq:U1|fbaseCntTemp[21]
        Info: Destination node mesureFreq:U1|fbaseCntTemp[29]
        Info: Destination node mesureFreq:U1|fxCntTemp[5]
        Info: Destination node mesureFreq:U1|fbaseCntTemp[13]
        Info: Destination node mesureFreq:U1|fxCntTemp[22]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node RSTn (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "LED_OUT[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT[9]" is assigned to location or region, but does not exist in design
    Warning: Node "LED_OUT_10" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 3 output pins without output pin load capacitance assignment
    Info: Pin "LED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TX_Pin_Out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file G:/CPLD_FPGA/fullview/output_files/full.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 144 warnings
    Info: Peak virtual memory: 418 megabytes
    Info: Processing ended: Tue Jul 26 10:48:32 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/CPLD_FPGA/fullview/output_files/full.fit.smsg.


