VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {layout_lab_design}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {Operating Condition} {typical}
  {PVT Mode} {max}
  {Tree Type} {worst_case}
  {Process} {1.000}
  {Voltage} {5.000}
  {Temperature} {25.000}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {v16.12-s051_1 ((64bit) 08/17/2016 12:18 (Linux 2.6.18-194.el5))}
  {DATE} {April 02, 2024}
END_BANNER
PATH 1
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P)(osu05)*}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.126}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.824}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.058}
    {=} {Slack Time} {-0.234}
  END_SLK_CLC
  SLK -0.234
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {=} {Beginpoint Arrival Time} {1.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.003} {0.450} {1.000} {0.766} {} {1} {(1464.30, 1066.20) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.003} {0.450} {1.000} {0.766} {} {} {} 
    INST {U16} {YPAD} {v} {DI} {v} {} {PADINC} {0.109} {0.000} {0.044} {} {1.109} {0.875} {} {1} {(1464.30, 1066.20) (1200.30, 1031.55)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.001} {0.000} {0.044} {0.053} {1.110} {0.876} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {^} {} {INVX2} {0.111} {0.000} {0.126} {} {1.221} {0.987} {} {1} {(1138.80, 991.50) (1136.40, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n1} {} {0.005} {0.000} {0.126} {0.090} {1.226} {0.991} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U16} {B} {^} {Y} {v} {} {NOR2X1} {0.751} {0.000} {0.970} {} {1.976} {1.742} {} {6} {(1136.40, 694.50) (1138.80, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.006} {0.000} {0.970} {0.305} {1.982} {1.748} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {A} {v} {Y} {^} {} {NAND2X1} {0.550} {0.000} {0.444} {} {2.533} {2.298} {} {2} {(1138.80, 751.50) (1141.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.003} {0.000} {0.444} {0.099} {2.535} {2.301} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U18} {B} {^} {Y} {v} {} {NOR2X1} {0.364} {0.000} {0.344} {} {2.899} {2.665} {} {2} {(1134.00, 814.50) (1136.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n11} {} {0.003} {0.000} {0.344} {0.095} {2.903} {2.669} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.260} {0.000} {0.241} {} {3.163} {2.929} {} {1} {(1136.40, 844.50) (1138.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n10} {} {0.003} {0.000} {0.241} {0.068} {3.166} {2.932} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U13} {A} {^} {Y} {^} {} {XNOR2X1} {0.503} {0.000} {0.647} {} {3.669} {3.435} {} {5} {(1143.60, 910.50) (1134.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.009} {0.000} {0.647} {0.234} {3.678} {3.444} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {v} {} {XOR2X1} {0.383} {0.000} {0.279} {} {4.061} {3.827} {} {2} {(1105.20, 910.50) (1112.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.003} {0.000} {0.279} {0.100} {4.064} {3.830} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U20} {B} {v} {Y} {^} {} {XOR2X1} {0.387} {0.000} {0.412} {} {4.451} {4.217} {} {2} {(1095.60, 910.50) (1088.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/gray_wptr[2]} {} {0.006} {0.000} {0.412} {0.140} {4.457} {4.222} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U19} {B} {^} {Y} {v} {} {XOR2X1} {0.241} {0.000} {0.132} {} {4.697} {4.463} {} {1} {(1088.40, 850.50) (1081.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n21} {} {0.001} {0.000} {0.132} {0.025} {4.698} {4.464} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U18} {B} {v} {Y} {^} {} {NAND2X1} {0.147} {0.000} {0.162} {} {4.845} {4.611} {} {1} {(1095.60, 844.50) (1093.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n19} {} {0.002} {0.000} {0.162} {0.043} {4.847} {4.613} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U17} {B} {^} {Y} {v} {} {NOR2X1} {0.209} {0.000} {0.231} {} {5.056} {4.822} {} {1} {(1093.20, 814.50) (1090.80, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/N5} {} {0.002} {0.000} {0.231} {0.056} {5.058} {4.824} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.234} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.234} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.234} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.234} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1
PATH 2
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.221}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.729}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.937}
    {=} {Slack Time} {-0.209}
  END_SLK_CLC
  SLK -0.209
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.209} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.209} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.209} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.209} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {^} {} {DFFSR} {0.801} {0.000} {0.637} {} {0.801} {0.592} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.638} {0.228} {0.808} {0.600} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {^} {Y} {v} {} {INVX2} {0.250} {0.000} {0.292} {} {1.058} {0.849} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.292} {0.124} {1.060} {0.852} {} {} {} 
    INST {I0/LD/CTRL/U92} {B} {v} {Y} {^} {} {NAND3X1} {0.291} {0.000} {0.302} {} {1.352} {1.143} {} {2} {(500.40, 1027.50) (505.20, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n79} {} {0.003} {0.000} {0.302} {0.072} {1.355} {1.146} {} {} {} 
    INST {I0/LD/CTRL/U91} {B} {^} {Y} {v} {} {NOR2X1} {0.238} {0.000} {0.235} {} {1.593} {1.384} {} {1} {(534.00, 994.50) (536.40, 991.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n31} {} {0.003} {0.000} {0.235} {0.054} {1.595} {1.386} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC39_n31} {A} {v} {Y} {^} {} {INVX2} {0.183} {0.000} {0.178} {} {1.778} {1.570} {} {4} {(584.40, 931.50) (586.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.178} {0.111} {1.781} {1.572} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {^} {Y} {v} {} {NAND2X1} {0.190} {0.000} {0.251} {} {1.971} {1.762} {} {2} {(603.60, 931.50) (601.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.003} {0.000} {0.251} {0.103} {1.974} {1.765} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.109} {} {2.084} {1.875} {} {1} {(786.00, 931.50) (788.40, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n1} {} {0.001} {0.000} {0.109} {0.033} {2.085} {1.876} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U16} {B} {^} {Y} {v} {} {NOR2X1} {0.281} {0.000} {0.391} {} {2.366} {2.157} {} {2} {(817.20, 934.50) (819.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.002} {0.000} {0.391} {0.094} {2.368} {2.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U20} {A} {v} {Y} {^} {} {NAND2X1} {0.338} {0.000} {0.312} {} {2.705} {2.497} {} {2} {(836.40, 931.50) (838.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n12} {} {0.002} {0.000} {0.312} {0.092} {2.707} {2.499} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {B} {^} {Y} {v} {} {NOR2X1} {0.378} {0.000} {0.407} {} {3.085} {2.877} {} {2} {(860.40, 934.50) (862.80, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.003} {0.000} {0.407} {0.117} {3.089} {2.880} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.302} {0.000} {0.272} {} {3.391} {3.182} {} {2} {(939.60, 997.50) (937.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.003} {0.000} {0.272} {0.079} {3.394} {3.185} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_5_0} {A} {^} {Y} {v} {} {INVX2} {0.097} {0.000} {0.113} {} {3.491} {3.282} {} {1} {(920.40, 1030.50) (922.80, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_0_0} {} {0.001} {0.000} {0.113} {0.036} {3.492} {3.283} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_2_0} {D} {v} {Y} {^} {} {AOI22X1} {0.176} {0.000} {0.245} {} {3.668} {3.459} {} {1} {(934.80, 1030.50) (937.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_2_0} {} {0.002} {0.000} {0.245} {0.070} {3.670} {3.462} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_3_0} {A} {^} {Y} {v} {} {INVX4} {0.183} {0.000} {0.195} {} {3.853} {3.644} {} {5} {(951.60, 1030.50) (954.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.008} {0.000} {0.195} {0.237} {3.861} {3.652} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U12} {A} {v} {Y} {^} {} {XOR2X1} {0.289} {0.000} {0.314} {} {4.149} {3.941} {} {2} {(966.00, 991.50) (958.80, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.003} {0.000} {0.314} {0.101} {4.152} {3.943} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U20} {B} {^} {Y} {v} {} {XOR2X1} {0.384} {0.000} {0.349} {} {4.536} {4.328} {} {2} {(982.80, 991.50) (975.60, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/gray_rptr[2]} {} {0.006} {0.000} {0.349} {0.133} {4.542} {4.333} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U19} {B} {v} {Y} {^} {} {XOR2X1} {0.207} {0.000} {0.135} {} {4.748} {4.540} {} {1} {(973.20, 931.50) (980.40, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n21} {} {0.001} {0.000} {0.135} {0.025} {4.749} {4.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U18} {B} {^} {Y} {v} {} {NAND2X1} {0.095} {0.000} {0.114} {} {4.844} {4.635} {} {1} {(994.80, 937.50) (992.40, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n19} {} {0.001} {0.000} {0.114} {0.033} {4.845} {4.636} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U17} {B} {v} {Y} {^} {} {NOR2X1} {0.092} {0.000} {0.102} {} {4.936} {4.728} {} {1} {(990.00, 907.50) (987.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/N3} {} {0.001} {0.000} {0.102} {0.022} {4.937} {4.729} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.209} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.209} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.209} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.209} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 2
PATH 3
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/raddr_reg[2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/raddr_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.224}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.726}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.535}
    {=} {Slack Time} {0.192}
  END_SLK_CLC
  SLK 0.192
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.192} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.192} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.192} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.192} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {^} {} {DFFSR} {0.801} {0.000} {0.637} {} {0.801} {0.993} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.638} {0.228} {0.808} {1.000} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {^} {Y} {v} {} {INVX2} {0.250} {0.000} {0.292} {} {1.058} {1.250} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.292} {0.124} {1.060} {1.252} {} {} {} 
    INST {I0/LD/CTRL/U92} {B} {v} {Y} {^} {} {NAND3X1} {0.291} {0.000} {0.302} {} {1.352} {1.544} {} {2} {(500.40, 1027.50) (505.20, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n79} {} {0.003} {0.000} {0.302} {0.072} {1.355} {1.547} {} {} {} 
    INST {I0/LD/CTRL/U91} {B} {^} {Y} {v} {} {NOR2X1} {0.238} {0.000} {0.235} {} {1.593} {1.784} {} {1} {(534.00, 994.50) (536.40, 991.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n31} {} {0.003} {0.000} {0.235} {0.054} {1.595} {1.787} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC39_n31} {A} {v} {Y} {^} {} {INVX2} {0.183} {0.000} {0.178} {} {1.778} {1.970} {} {4} {(584.40, 931.50) (586.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.178} {0.111} {1.781} {1.973} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {^} {Y} {v} {} {NAND2X1} {0.190} {0.000} {0.251} {} {1.971} {2.163} {} {2} {(603.60, 931.50) (601.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.003} {0.000} {0.251} {0.103} {1.974} {2.165} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.109} {} {2.084} {2.275} {} {1} {(786.00, 931.50) (788.40, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n1} {} {0.001} {0.000} {0.109} {0.033} {2.085} {2.277} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U16} {B} {^} {Y} {v} {} {NOR2X1} {0.281} {0.000} {0.391} {} {2.366} {2.558} {} {2} {(817.20, 934.50) (819.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.002} {0.000} {0.391} {0.094} {2.368} {2.560} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U20} {A} {v} {Y} {^} {} {NAND2X1} {0.338} {0.000} {0.312} {} {2.705} {2.897} {} {2} {(836.40, 931.50) (838.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n12} {} {0.002} {0.000} {0.312} {0.092} {2.707} {2.899} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {B} {^} {Y} {v} {} {NOR2X1} {0.378} {0.000} {0.407} {} {3.085} {3.277} {} {2} {(860.40, 934.50) (862.80, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.003} {0.000} {0.407} {0.117} {3.089} {3.281} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.302} {0.000} {0.272} {} {3.391} {3.582} {} {2} {(939.60, 997.50) (937.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.003} {0.000} {0.272} {0.079} {3.394} {3.586} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_5_0} {A} {^} {Y} {v} {} {INVX2} {0.097} {0.000} {0.113} {} {3.491} {3.683} {} {1} {(920.40, 1030.50) (922.80, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_0_0} {} {0.001} {0.000} {0.113} {0.036} {3.492} {3.684} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_2_0} {D} {v} {Y} {^} {} {AOI22X1} {0.176} {0.000} {0.245} {} {3.668} {3.860} {} {1} {(934.80, 1030.50) (937.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_2_0} {} {0.002} {0.000} {0.245} {0.070} {3.670} {3.862} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_3_0} {A} {^} {Y} {v} {} {INVX4} {0.183} {0.000} {0.195} {} {3.853} {4.045} {} {5} {(951.60, 1030.50) (954.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.008} {0.000} {0.195} {0.237} {3.861} {4.052} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U12} {A} {v} {Y} {v} {} {XOR2X1} {0.292} {0.000} {0.281} {} {4.152} {4.344} {} {2} {(966.00, 991.50) (958.80, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.003} {0.000} {0.281} {0.101} {4.155} {4.347} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U20} {B} {v} {Y} {^} {} {XOR2X1} {0.374} {0.000} {0.394} {} {4.529} {4.721} {} {2} {(982.80, 991.50) (975.60, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/gray_rptr[2]} {} {0.005} {0.000} {0.394} {0.132} {4.535} {4.726} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.192} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.192} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.192} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.192} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 3
PATH 4
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P)(osu05)*}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.221}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.729}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.456}
    {=} {Slack Time} {0.273}
  END_SLK_CLC
  SLK 0.273
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {=} {Beginpoint Arrival Time} {1.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.003} {0.450} {1.000} {1.273} {} {1} {(1464.30, 1066.20) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.003} {0.450} {1.000} {1.273} {} {} {} 
    INST {U16} {YPAD} {v} {DI} {v} {} {PADINC} {0.109} {0.000} {0.044} {} {1.109} {1.382} {} {1} {(1464.30, 1066.20) (1200.30, 1031.55)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.001} {0.000} {0.044} {0.053} {1.110} {1.383} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {^} {} {INVX2} {0.111} {0.000} {0.126} {} {1.221} {1.494} {} {1} {(1138.80, 991.50) (1136.40, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n1} {} {0.005} {0.000} {0.126} {0.090} {1.226} {1.499} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U16} {B} {^} {Y} {v} {} {NOR2X1} {0.751} {0.000} {0.970} {} {1.976} {2.250} {} {6} {(1136.40, 694.50) (1138.80, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.006} {0.000} {0.970} {0.305} {1.982} {2.255} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {A} {v} {Y} {^} {} {NAND2X1} {0.550} {0.000} {0.444} {} {2.533} {2.806} {} {2} {(1138.80, 751.50) (1141.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.003} {0.000} {0.444} {0.099} {2.535} {2.809} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U18} {B} {^} {Y} {v} {} {NOR2X1} {0.364} {0.000} {0.344} {} {2.899} {3.173} {} {2} {(1134.00, 814.50) (1136.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n11} {} {0.003} {0.000} {0.344} {0.095} {2.903} {3.176} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.260} {0.000} {0.241} {} {3.163} {3.436} {} {1} {(1136.40, 844.50) (1138.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n10} {} {0.003} {0.000} {0.241} {0.068} {3.166} {3.439} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U13} {A} {^} {Y} {^} {} {XNOR2X1} {0.503} {0.000} {0.647} {} {3.669} {3.942} {} {5} {(1143.60, 910.50) (1134.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.009} {0.000} {0.647} {0.234} {3.678} {3.951} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {v} {} {XOR2X1} {0.383} {0.000} {0.279} {} {4.061} {4.334} {} {2} {(1105.20, 910.50) (1112.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.003} {0.000} {0.279} {0.100} {4.064} {4.337} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U20} {B} {v} {Y} {^} {} {XOR2X1} {0.387} {0.000} {0.412} {} {4.451} {4.724} {} {2} {(1095.60, 910.50) (1088.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/gray_wptr[2]} {} {0.005} {0.000} {0.412} {0.140} {4.456} {4.729} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.273} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.273} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.273} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.273} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 4
PATH 5
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[1]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[1]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.243}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.707}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.192}
    {=} {Slack Time} {0.515}
  END_SLK_CLC
  SLK 0.515
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.515} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.515} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.515} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.515} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.444} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.451} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.753} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.756} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.102} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.108} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.341} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.344} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.502} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.504} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.141} {2.657} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.657} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.165} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.182} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.726} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.732} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.826} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.827} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.311} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.025} {0.000} {0.504} {0.369} {3.820} {4.335} {} {} {} 
    INST {I0/LD/T_SR_0/U36} {D} {^} {Y} {v} {} {AOI22X1} {0.200} {0.000} {0.302} {} {4.020} {4.536} {} {1} {(447.60, 790.50) (450.00, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n27} {} {0.002} {0.000} {0.302} {0.052} {4.023} {4.538} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.213} {} {4.191} {4.706} {} {1} {(421.20, 904.50) (421.20, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n36} {} {0.001} {0.000} {0.213} {0.022} {4.192} {4.707} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.515} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.515} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.515} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.515} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 5
PATH 6
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[2]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.243}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.707}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.188}
    {=} {Slack Time} {0.518}
  END_SLK_CLC
  SLK 0.518
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.518} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.518} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.518} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.518} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.447} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.454} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.756} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.759} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.105} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.111} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.344} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.347} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.505} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.507} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.142} {2.660} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.660} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.168} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.185} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.729} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.735} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.829} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.830} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.314} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.024} {0.000} {0.504} {0.369} {3.820} {4.338} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {D} {^} {Y} {v} {} {AOI22X1} {0.168} {0.000} {0.280} {} {3.988} {4.507} {} {1} {(476.40, 790.50) (474.00, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n26} {} {0.001} {0.000} {0.280} {0.038} {3.990} {4.508} {} {} {} 
    INST {I0/LD/T_SR_0/U33} {C} {v} {Y} {^} {} {OAI21X1} {0.197} {0.000} {0.255} {} {4.187} {4.705} {} {1} {(421.20, 757.50) (421.20, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n35} {} {0.002} {0.000} {0.255} {0.040} {4.188} {4.707} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.518} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.518} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.518} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.518} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 6
PATH 7
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[7]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[7]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.245}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.705}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.172}
    {=} {Slack Time} {0.532}
  END_SLK_CLC
  SLK 0.532
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.532} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.532} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.532} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.532} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.461} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.468} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.770} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.773} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.119} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.125} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.359} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.361} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.519} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.521} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.141} {2.674} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.674} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.182} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.200} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.744} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.749} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.844} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.844} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.328} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.011} {0.000} {0.503} {0.369} {3.806} {4.339} {} {} {} 
    INST {I0/LD/T_SR_0/U24} {C} {^} {Y} {v} {} {AOI21X1} {0.209} {0.000} {0.207} {} {4.016} {4.548} {} {1} {(781.20, 868.50) (781.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n21} {} {0.001} {0.000} {0.207} {0.025} {4.017} {4.549} {} {} {} 
    INST {I0/LD/T_SR_0/U23} {C} {v} {Y} {^} {} {OAI21X1} {0.155} {0.000} {0.241} {} {4.171} {4.704} {} {1} {(769.20, 877.50) (769.20, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n30} {} {0.001} {0.000} {0.241} {0.030} {4.172} {4.705} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.532} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.532} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.532} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.532} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 7
PATH 8
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[5]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[5]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.245}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.705}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.164}
    {=} {Slack Time} {0.542}
  END_SLK_CLC
  SLK 0.542
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.542} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.542} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.542} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.542} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.470} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.477} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.779} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.782} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.129} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.135} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.368} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.370} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.528} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.530} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.142} {2.683} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.683} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.191} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.209} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.753} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.759} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.853} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.853} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.337} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.018} {0.000} {0.503} {0.369} {3.814} {4.355} {} {} {} 
    INST {I0/LD/T_SR_0/U28} {D} {^} {Y} {v} {} {AOI22X1} {0.179} {0.000} {0.287} {} {3.993} {4.534} {} {1} {(759.60, 811.50) (757.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n23} {} {0.001} {0.000} {0.287} {0.043} {3.994} {4.535} {} {} {} 
    INST {I0/LD/T_SR_0/U27} {C} {v} {Y} {^} {} {OAI21X1} {0.169} {0.000} {0.231} {} {4.163} {4.704} {} {1} {(680.40, 784.50) (680.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n32} {} {0.001} {0.000} {0.231} {0.025} {4.164} {4.705} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.542} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.542} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.542} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.542} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 8
PATH 9
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[3]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[3]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.245}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.705}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.151}
    {=} {Slack Time} {0.554}
  END_SLK_CLC
  SLK 0.554
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.554} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.554} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.554} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.482} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.490} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.792} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.795} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.141} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.147} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.380} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.382} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.541} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.543} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.141} {2.695} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.696} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.203} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.221} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.765} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.771} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.865} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.866} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.349} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.022} {0.000} {0.504} {0.369} {3.817} {4.371} {} {} {} 
    INST {I0/LD/T_SR_0/U32} {D} {^} {Y} {v} {} {AOI22X1} {0.161} {0.000} {0.274} {} {3.978} {4.531} {} {1} {(579.60, 811.50) (577.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n25} {} {0.001} {0.000} {0.274} {0.034} {3.979} {4.533} {} {} {} 
    INST {I0/LD/T_SR_0/U31} {C} {v} {Y} {^} {} {OAI21X1} {0.171} {0.000} {0.236} {} {4.150} {4.704} {} {1} {(548.40, 784.50) (548.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n34} {} {0.001} {0.000} {0.236} {0.028} {4.151} {4.705} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.554} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.554} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.554} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.554} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 9
PATH 10
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/gray_r_reg[2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/gray_r_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.235}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.715}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.152}
    {=} {Slack Time} {0.563}
  END_SLK_CLC
  SLK 0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.563} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.563} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.563} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {^} {} {DFFSR} {0.801} {0.000} {0.637} {} {0.801} {1.364} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.638} {0.228} {0.808} {1.371} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {^} {Y} {v} {} {INVX2} {0.250} {0.000} {0.292} {} {1.058} {1.621} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.292} {0.124} {1.060} {1.623} {} {} {} 
    INST {I0/LD/CTRL/U92} {B} {v} {Y} {^} {} {NAND3X1} {0.291} {0.000} {0.302} {} {1.352} {1.915} {} {2} {(500.40, 1027.50) (505.20, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n79} {} {0.003} {0.000} {0.302} {0.072} {1.355} {1.918} {} {} {} 
    INST {I0/LD/CTRL/U91} {B} {^} {Y} {v} {} {NOR2X1} {0.238} {0.000} {0.235} {} {1.592} {2.155} {} {1} {(534.00, 994.50) (536.40, 991.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n31} {} {0.003} {0.000} {0.235} {0.054} {1.595} {2.158} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC39_n31} {A} {v} {Y} {^} {} {INVX2} {0.183} {0.000} {0.178} {} {1.778} {2.341} {} {4} {(584.40, 931.50) (586.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.178} {0.111} {1.781} {2.344} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {^} {Y} {v} {} {NAND2X1} {0.190} {0.000} {0.251} {} {1.971} {2.534} {} {2} {(603.60, 931.50) (601.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.003} {0.000} {0.251} {0.103} {1.973} {2.536} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.109} {} {2.083} {2.646} {} {1} {(786.00, 931.50) (788.40, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n1} {} {0.001} {0.000} {0.109} {0.033} {2.085} {2.648} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U16} {B} {^} {Y} {v} {} {NOR2X1} {0.281} {0.000} {0.391} {} {2.366} {2.929} {} {2} {(817.20, 934.50) (819.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.002} {0.000} {0.391} {0.094} {2.368} {2.931} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U20} {A} {v} {Y} {^} {} {NAND2X1} {0.338} {0.000} {0.312} {} {2.705} {3.268} {} {2} {(836.40, 931.50) (838.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n12} {} {0.002} {0.000} {0.312} {0.092} {2.707} {3.270} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {B} {^} {Y} {v} {} {NOR2X1} {0.378} {0.000} {0.407} {} {3.085} {3.648} {} {2} {(860.40, 934.50) (862.80, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.003} {0.000} {0.407} {0.117} {3.089} {3.652} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.302} {0.000} {0.272} {} {3.390} {3.953} {} {2} {(939.60, 997.50) (937.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.003} {0.000} {0.272} {0.079} {3.394} {3.957} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_5_0} {A} {^} {Y} {v} {} {INVX2} {0.097} {0.000} {0.113} {} {3.491} {4.054} {} {1} {(920.40, 1030.50) (922.80, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_0_0} {} {0.001} {0.000} {0.113} {0.036} {3.492} {4.055} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_2_0} {D} {v} {Y} {^} {} {AOI22X1} {0.176} {0.000} {0.245} {} {3.668} {4.231} {} {1} {(934.80, 1030.50) (937.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_2_0} {} {0.002} {0.000} {0.245} {0.070} {3.670} {4.233} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_3_0} {A} {^} {Y} {v} {} {INVX4} {0.183} {0.000} {0.195} {} {3.853} {4.416} {} {5} {(951.60, 1030.50) (954.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.008} {0.000} {0.195} {0.237} {3.861} {4.423} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U12} {A} {v} {Y} {^} {} {XOR2X1} {0.289} {0.000} {0.314} {} {4.149} {4.712} {} {2} {(966.00, 991.50) (958.80, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.003} {0.000} {0.314} {0.101} {4.152} {4.715} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.563} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.563} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.563} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 10
PATH 11
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[6]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[6]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.245}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.705}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.134}
    {=} {Slack Time} {0.571}
  END_SLK_CLC
  SLK 0.571
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.571} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.571} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.571} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.571} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.500} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.507} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.809} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.812} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.158} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.164} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.397} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.400} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.558} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.560} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.141} {2.713} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.713} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.220} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.238} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.782} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.788} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.882} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.883} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.366} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.014} {0.000} {0.503} {0.369} {3.810} {4.381} {} {} {} 
    INST {I0/LD/T_SR_0/U26} {D} {^} {Y} {v} {} {AOI22X1} {0.158} {0.000} {0.272} {} {3.968} {4.539} {} {1} {(776.40, 850.50) (774.00, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n22} {} {0.001} {0.000} {0.272} {0.033} {3.969} {4.540} {} {} {} 
    INST {I0/LD/T_SR_0/U25} {C} {v} {Y} {^} {} {OAI21X1} {0.164} {0.000} {0.231} {} {4.133} {4.704} {} {1} {(802.80, 817.50) (802.80, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n31} {} {0.001} {0.000} {0.231} {0.025} {4.134} {4.705} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.571} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.571} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.571} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.571} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 11
PATH 12
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[0]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[0]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.245}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.705}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.133}
    {=} {Slack Time} {0.572}
  END_SLK_CLC
  SLK 0.572
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.572} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.572} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.572} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.572} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.500} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.507} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.810} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.812} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.159} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.165} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.398} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.400} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.558} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.560} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.141} {2.713} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.714} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.221} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.239} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.783} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.789} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.883} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.883} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.367} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.026} {0.000} {0.504} {0.369} {3.821} {4.393} {} {} {} 
    INST {I0/LD/T_SR_0/U22} {D} {^} {Y} {v} {} {AOI22X1} {0.145} {0.000} {0.264} {} {3.965} {4.537} {} {1} {(450.00, 850.50) (452.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n18} {} {0.000} {0.000} {0.264} {0.028} {3.966} {4.538} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {C} {v} {Y} {^} {} {OAI21X1} {0.166} {0.000} {0.234} {} {4.132} {4.704} {} {1} {(452.40, 877.50) (452.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n29} {} {0.001} {0.000} {0.234} {0.027} {4.133} {4.705} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.572} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.572} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.572} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.572} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 12
PATH 13
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/curr_val_reg[4]} {CLK}
  ENDPT {I0/LD/T_SR_0/curr_val_reg[4]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/CTRL/curr_state_reg[3]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.245}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.705}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.133}
    {=} {Slack Time} {0.572}
  END_SLK_CLC
  SLK 0.572
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.572} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.572} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.572} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.572} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/curr_state_reg[3]} {CLK} {^} {Q} {v} {} {DFFSR} {0.929} {0.000} {0.680} {} {0.929} {1.500} {} {6} {(471.60, 973.50) (495.60, 961.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.007} {0.000} {0.680} {0.229} {0.936} {1.508} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC37_curr_state_3} {A} {v} {Y} {^} {} {INVX2} {0.302} {0.000} {0.296} {} {1.238} {1.810} {} {4} {(486.00, 1030.50) (488.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN32_curr_state_3} {} {0.003} {0.000} {0.296} {0.124} {1.241} {1.813} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {^} {Y} {v} {} {NAND2X1} {0.346} {0.000} {0.423} {} {1.587} {2.159} {} {4} {(519.60, 1024.50) (522.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.006} {0.000} {0.423} {0.185} {1.593} {2.165} {} {} {} 
    INST {I0/LD/CTRL/U86} {A} {v} {Y} {^} {} {INVX2} {0.233} {0.000} {0.226} {} {1.826} {2.398} {} {3} {(586.80, 1030.50) (589.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n64} {} {0.002} {0.000} {0.226} {0.112} {1.829} {2.400} {} {} {} 
    INST {I0/LD/CTRL/U67} {C} {^} {Y} {v} {} {NAND3X1} {0.158} {0.000} {0.218} {} {1.987} {2.559} {} {2} {(591.60, 1000.50) (594.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n53} {} {0.002} {0.000} {0.218} {0.078} {1.989} {2.561} {} {} {} 
    INST {I0/LD/CTRL/U66} {A} {v} {Y} {^} {} {NAND2X1} {0.153} {0.000} {0.125} {} {2.141} {2.713} {} {1} {(622.80, 931.50) (625.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.000} {0.000} {0.125} {0.021} {2.142} {2.714} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC1_load_data_0_int} {A} {^} {Y} {^} {} {BUFX2} {0.507} {0.000} {0.547} {} {2.649} {3.221} {} {9} {(625.20, 907.50) (620.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN1_load_data_0_int} {} {0.018} {0.000} {0.548} {0.406} {2.667} {3.239} {} {} {} 
    INST {I0/LD/T_SR_0/U38} {A} {^} {Y} {v} {} {NOR2X1} {0.544} {0.000} {0.525} {} {3.211} {3.783} {} {4} {(776.40, 913.50) (778.80, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n20} {} {0.006} {0.000} {0.525} {0.148} {3.217} {3.789} {} {} {} 
    INST {I0/LD/T_SR_0/U37} {A} {v} {Y} {^} {} {NOR2X1} {0.094} {0.000} {0.184} {} {3.311} {3.883} {} {1} {(762.00, 913.50) (764.40, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.184} {0.019} {3.312} {3.884} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC12_n19} {A} {^} {Y} {^} {} {BUFX2} {0.484} {0.000} {0.503} {} {3.795} {4.367} {} {8} {(752.40, 907.50) (747.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN12_n19} {} {0.021} {0.000} {0.504} {0.369} {3.817} {4.389} {} {} {} 
    INST {I0/LD/T_SR_0/U30} {D} {^} {Y} {v} {} {AOI22X1} {0.151} {0.000} {0.268} {} {3.968} {4.540} {} {1} {(646.80, 811.50) (644.40, 814.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n24} {} {0.001} {0.000} {0.268} {0.030} {3.969} {4.541} {} {} {} 
    INST {I0/LD/T_SR_0/U29} {C} {v} {Y} {^} {} {OAI21X1} {0.163} {0.000} {0.231} {} {4.132} {4.704} {} {1} {(630.00, 844.50) (630.00, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n33} {} {0.001} {0.000} {0.231} {0.025} {4.133} {4.705} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.572} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.572} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.572} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.572} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 13
PATH 14
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.008}
    {=} {Slack Time} {0.575}
  END_SLK_CLC
  SLK 0.575
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.575} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.575} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.575} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.575} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.393} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.398} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.057} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.066} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.811} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.832} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.139} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.141} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.382} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.384} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.639} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.640} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.320} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.012} {0.000} {0.944} {0.398} {3.757} {4.332} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U49} {A} {v} {Y} {^} {} {OAI21X1} {0.250} {0.000} {0.355} {} {4.007} {4.582} {} {1} {(954.00, 391.50) (946.80, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n111} {} {0.001} {0.000} {0.355} {0.030} {4.008} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.575} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.575} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.575} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.575} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 14
PATH 15
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.005}
    {=} {Slack Time} {0.577}
  END_SLK_CLC
  SLK 0.577
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.577} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.577} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.577} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.577} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.395} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.400} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.059} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.068} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.812} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.834} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.141} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.143} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.383} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.386} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.640} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.642} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.322} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.021} {0.000} {0.944} {0.398} {3.766} {4.343} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U31} {A} {v} {Y} {^} {} {OAI21X1} {0.238} {0.000} {0.345} {} {4.004} {4.581} {} {1} {(939.60, 751.50) (932.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n103} {} {0.001} {0.000} {0.345} {0.025} {4.005} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.577} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.577} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.577} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.577} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 15
PATH 16
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.004}
    {=} {Slack Time} {0.579}
  END_SLK_CLC
  SLK 0.579
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.579} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.579} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.579} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.579} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.397} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.402} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.062} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.070} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.815} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.841} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.128} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.129} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.344} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.346} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.632} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.634} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.308} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.026} {0.000} {0.942} {0.396} {3.755} {4.334} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U141} {A} {v} {Y} {^} {} {OAI21X1} {0.248} {0.000} {0.353} {} {4.003} {4.582} {} {1} {(865.20, 571.50) (872.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n150} {} {0.001} {0.000} {0.353} {0.029} {4.004} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.579} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.579} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.579} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.579} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 16
PATH 17
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.002}
    {=} {Slack Time} {0.581}
  END_SLK_CLC
  SLK 0.581
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.581} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.581} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.581} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.581} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.399} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.404} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.063} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.072} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.816} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.848} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.134} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.135} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.369} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.371} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.645} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.647} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.311} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.020} {0.000} {0.919} {0.386} {3.749} {4.330} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U27} {A} {v} {Y} {^} {} {OAI21X1} {0.251} {0.000} {0.352} {} {4.000} {4.581} {} {1} {(790.80, 730.50) (798.00, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n101} {} {0.001} {0.000} {0.352} {0.032} {4.002} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.581} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.581} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.581} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.581} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 17
PATH 18
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.002}
    {=} {Slack Time} {0.581}
  END_SLK_CLC
  SLK 0.581
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.581} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.581} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.581} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.581} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.399} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.404} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.064} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.072} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.817} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.843} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.130} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.131} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.346} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.634} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.636} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.310} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.026} {0.000} {0.942} {0.396} {3.755} {4.336} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {A} {v} {Y} {^} {} {OAI21X1} {0.246} {0.000} {0.352} {} {4.001} {4.582} {} {1} {(836.40, 571.50) (843.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n134} {} {0.001} {0.000} {0.352} {0.028} {4.002} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.581} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.581} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.581} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.581} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 18
PATH 19
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.001}
    {=} {Slack Time} {0.581}
  END_SLK_CLC
  SLK 0.581
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.581} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.581} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.581} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.581} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.399} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.404} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.064} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.072} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.817} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.838} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.145} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.147} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.388} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.390} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.645} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.646} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.327} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.011} {0.000} {0.944} {0.398} {3.757} {4.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U85} {A} {v} {Y} {^} {} {OAI21X1} {0.244} {0.000} {0.350} {} {4.000} {4.582} {} {1} {(1064.40, 391.50) (1057.20, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n127} {} {0.001} {0.000} {0.350} {0.027} {4.001} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.581} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.581} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.581} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.581} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 19
PATH 20
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.000}
    {=} {Slack Time} {0.582}
  END_SLK_CLC
  SLK 0.582
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.582} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.582} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.582} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.400} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.405} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.065} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.073} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.818} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.844} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.131} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.132} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.347} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.349} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.635} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.637} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.311} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.027} {0.000} {0.942} {0.396} {3.756} {4.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U29} {A} {v} {Y} {^} {} {OAI21X1} {0.244} {0.000} {0.350} {} {3.999} {4.582} {} {1} {(822.00, 730.50) (829.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.001} {0.000} {0.350} {0.027} {4.000} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.582} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.582} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.582} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.582} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 20
PATH 21
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.998}
    {=} {Slack Time} {0.583}
  END_SLK_CLC
  SLK 0.583
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.583} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.583} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.583} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.583} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.401} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.406} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.065} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.074} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.818} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.840} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.147} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.149} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.389} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.392} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.646} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.648} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.328} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.020} {0.000} {0.944} {0.398} {3.765} {4.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U66} {A} {v} {Y} {^} {} {OAI21X1} {0.232} {0.000} {0.341} {} {3.998} {4.581} {} {1} {(961.20, 730.50) (968.40, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n119} {} {0.001} {0.000} {0.341} {0.022} {3.998} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.583} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.583} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.583} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.583} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 21
PATH 22
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.996}
    {=} {Slack Time} {0.586}
  END_SLK_CLC
  SLK 0.586
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.586} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.586} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.586} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.586} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.404} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.409} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.069} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.077} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.822} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.843} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.150} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.152} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.393} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.395} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.650} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.651} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.332} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.012} {0.000} {0.944} {0.398} {3.757} {4.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {v} {Y} {^} {} {OAI21X1} {0.238} {0.000} {0.345} {} {3.995} {4.581} {} {1} {(1086.00, 451.50) (1093.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n143} {} {0.001} {0.000} {0.345} {0.025} {3.996} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.586} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.586} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.586} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.586} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 22
PATH 23
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.994}
    {=} {Slack Time} {0.587}
  END_SLK_CLC
  SLK 0.587
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.587} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.587} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.587} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.587} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.405} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.410} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.069} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.078} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.822} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.843} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.151} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.153} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.393} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.396} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.650} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.652} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.332} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.018} {0.000} {0.944} {0.398} {3.763} {4.350} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U102} {A} {v} {Y} {^} {} {OAI21X1} {0.230} {0.000} {0.340} {} {3.994} {4.581} {} {1} {(1028.40, 691.50) (1021.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n135} {} {0.001} {0.000} {0.340} {0.021} {3.994} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.587} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.587} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.587} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.587} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 23
PATH 24
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.992}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.589} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.589} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.407} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.412} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.072} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.080} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.825} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.846} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.153} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.155} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.396} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.399} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.653} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.654} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.335} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.018} {0.000} {0.944} {0.398} {3.763} {4.353} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U144} {A} {v} {Y} {^} {} {OAI21X1} {0.228} {0.000} {0.338} {} {3.991} {4.581} {} {1} {(1078.80, 691.50) (1071.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n151} {} {0.000} {0.000} {0.338} {0.020} {3.992} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.589} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.589} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 24
PATH 25
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][6]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.992}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.590} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.590} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.590} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.408} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.413} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.072} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.081} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.825} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.021} {0.000} {0.775} {0.568} {2.257} {2.847} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {AOI22X1} {0.307} {0.000} {0.366} {} {2.564} {3.154} {} {1} {(970.80, 670.50) (968.40, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.002} {0.000} {0.366} {0.055} {2.566} {3.156} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {AOI21X1} {0.240} {0.000} {0.339} {} {2.806} {3.396} {} {1} {(1021.20, 607.50) (1028.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.003} {0.000} {0.339} {0.071} {2.809} {3.399} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {^} {Y} {^} {} {OR2X1} {0.254} {0.000} {0.131} {} {3.063} {3.653} {} {1} {(1071.60, 433.50) (1078.80, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.131} {0.039} {3.065} {3.655} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {A} {^} {Y} {v} {} {AOI22X1} {0.680} {0.000} {0.944} {} {3.745} {4.335} {} {8} {(1081.20, 394.50) (1086.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.012} {0.000} {0.944} {0.398} {3.757} {4.347} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U14} {A} {v} {Y} {^} {} {OAI21X1} {0.233} {0.000} {0.342} {} {3.991} {4.581} {} {1} {(951.60, 451.50) (958.80, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n95} {} {0.001} {0.000} {0.342} {0.023} {3.992} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.590} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.590} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 25
PATH 26
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.992}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.590} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.590} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.590} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.408} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.413} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.072} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.081} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.825} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.852} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.139} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.140} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.355} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.643} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.645} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.319} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.026} {0.000} {0.942} {0.396} {3.755} {4.345} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U64} {A} {v} {Y} {^} {} {OAI21X1} {0.235} {0.000} {0.343} {} {3.990} {4.580} {} {1} {(826.80, 751.50) (834.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n118} {} {0.001} {0.000} {0.343} {0.024} {3.992} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.590} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.590} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 26
PATH 27
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.989}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.593} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.593} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.593} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.411} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.416} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.075} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.084} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.828} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.855} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.141} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.143} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.358} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.359} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.646} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.648} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.322} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.021} {0.000} {0.942} {0.396} {3.750} {4.343} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U12} {A} {v} {Y} {^} {} {OAI21X1} {0.239} {0.000} {0.346} {} {3.988} {4.581} {} {1} {(762.00, 550.50) (754.80, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n94} {} {0.001} {0.000} {0.346} {0.025} {3.989} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.593} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.593} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 27
PATH 28
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.986}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.596} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.596} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.596} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.414} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.419} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.079} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.087} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.832} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.858} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.145} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.146} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.361} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.363} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.649} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.651} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.325} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.013} {0.000} {0.942} {0.396} {3.742} {4.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {A} {v} {Y} {^} {} {OAI21X1} {0.243} {0.000} {0.349} {} {3.985} {4.581} {} {1} {(790.80, 391.50) (798.00, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.001} {0.000} {0.349} {0.027} {3.986} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.596} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.596} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 28
PATH 29
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.986}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.597} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.597} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.597} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.415} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.420} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.079} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.088} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.832} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.863} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.149} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.151} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.385} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.387} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.661} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.663} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.326} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.007} {0.000} {0.919} {0.386} {3.737} {4.333} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U45} {A} {v} {Y} {^} {} {OAI21X1} {0.248} {0.000} {0.349} {} {3.985} {4.581} {} {1} {(822.00, 391.50) (829.20, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n109} {} {0.001} {0.000} {0.349} {0.030} {3.986} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.597} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.597} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 29
PATH 30
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.979}
    {=} {Slack Time} {0.602}
  END_SLK_CLC
  SLK 0.602
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.602} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.602} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.602} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.602} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.420} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.425} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.084} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.093} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.837} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.869} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.155} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.156} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.390} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.392} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.666} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.668} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.332} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.018} {0.000} {0.919} {0.386} {3.747} {4.349} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U138} {A} {v} {Y} {^} {} {OAI21X1} {0.230} {0.000} {0.335} {} {3.978} {4.580} {} {1} {(723.60, 631.50) (716.40, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n149} {} {0.001} {0.000} {0.335} {0.023} {3.979} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.602} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.602} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.602} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.602} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 30
PATH 31
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.979}
    {=} {Slack Time} {0.603}
  END_SLK_CLC
  SLK 0.603
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.603} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.603} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.603} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.603} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.421} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.426} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.085} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.094} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.838} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.865} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.151} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.153} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.368} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.369} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.656} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.658} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.332} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.012} {0.000} {0.942} {0.396} {3.741} {4.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {A} {v} {Y} {^} {} {OAI21X1} {0.237} {0.000} {0.345} {} {3.978} {4.581} {} {1} {(771.60, 370.50) (778.80, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n126} {} {0.001} {0.000} {0.345} {0.025} {3.979} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.603} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.603} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.603} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.603} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 31
PATH 32
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.978}
    {=} {Slack Time} {0.603}
  END_SLK_CLC
  SLK 0.603
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.603} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.603} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.603} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.603} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.421} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.426} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.085} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.094} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.838} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.869} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.155} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.157} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.391} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.393} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.667} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.669} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.333} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.016} {0.000} {0.919} {0.386} {3.746} {4.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U98} {A} {v} {Y} {^} {} {OAI21X1} {0.231} {0.000} {0.336} {} {3.977} {4.580} {} {1} {(735.60, 571.50) (742.80, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n133} {} {0.001} {0.000} {0.336} {0.023} {3.978} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.603} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.603} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.603} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.603} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 32
PATH 33
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.977}
    {=} {Slack Time} {0.603}
  END_SLK_CLC
  SLK 0.603
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.603} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.603} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.603} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.603} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.421} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.426} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.086} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.094} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.839} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.870} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.156} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.157} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.391} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.393} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.667} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.670} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.333} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.019} {0.000} {0.919} {0.386} {3.749} {4.352} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U62} {A} {v} {Y} {^} {} {OAI21X1} {0.227} {0.000} {0.333} {} {3.976} {4.580} {} {1} {(728.40, 730.50) (735.60, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n117} {} {0.001} {0.000} {0.333} {0.021} {3.977} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.603} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.603} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.603} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.603} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 33
PATH 34
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][5]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.977}
    {=} {Slack Time} {0.604}
  END_SLK_CLC
  SLK 0.604
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.604} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.604} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.604} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.604} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.422} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.427} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.087} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.095} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.840} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.027} {0.000} {0.775} {0.568} {2.262} {2.866} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.549} {3.153} {} {1} {(860.40, 670.50) (862.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.001} {0.000} {0.350} {0.045} {2.550} {3.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {v} {Y} {^} {} {AOI21X1} {0.215} {0.000} {0.311} {} {2.765} {3.369} {} {1} {(894.00, 634.50) (901.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.002} {0.000} {0.311} {0.057} {2.767} {3.371} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {A} {^} {Y} {^} {} {OR2X1} {0.286} {0.000} {0.178} {} {3.053} {3.657} {} {1} {(896.40, 493.50) (903.60, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.002} {0.000} {0.178} {0.060} {3.055} {3.659} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {A} {^} {Y} {v} {} {AOI22X1} {0.674} {0.000} {0.941} {} {3.729} {4.333} {} {8} {(922.80, 367.50) (927.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n12} {} {0.016} {0.000} {0.942} {0.396} {3.744} {4.349} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U47} {A} {v} {Y} {^} {} {OAI21X1} {0.232} {0.000} {0.341} {} {3.977} {4.581} {} {1} {(766.80, 391.50) (759.60, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n110} {} {0.001} {0.000} {0.341} {0.022} {3.977} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.604} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.604} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.604} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.604} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 34
PATH 35
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.974}
    {=} {Slack Time} {0.607}
  END_SLK_CLC
  SLK 0.607
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.607} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.607} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.607} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.607} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.425} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.430} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.089} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.098} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.842} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.873} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.159} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.161} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.395} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.397} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.671} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.673} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.337} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.013} {0.000} {0.919} {0.386} {3.743} {4.349} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U10} {A} {v} {Y} {^} {} {OAI21X1} {0.230} {0.000} {0.335} {} {3.973} {4.580} {} {1} {(846.00, 550.50) (853.20, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n93} {} {0.001} {0.000} {0.335} {0.023} {3.974} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.607} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.607} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.607} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.607} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 35
PATH 36
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.974}
    {=} {Slack Time} {0.608}
  END_SLK_CLC
  SLK 0.608
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.608} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.608} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.608} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.608} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.426} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.431} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.090} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.099} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.843} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.874} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.160} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.162} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.396} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.398} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.672} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.674} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.338} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.005} {0.000} {0.919} {0.386} {3.734} {4.342} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U81} {A} {v} {Y} {^} {} {OAI21X1} {0.238} {0.000} {0.342} {} {3.973} {4.581} {} {1} {(870.00, 370.50) (877.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n125} {} {0.001} {0.000} {0.342} {0.026} {3.974} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.608} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.608} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.608} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.608} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 36
PATH 37
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][4]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.965}
    {=} {Slack Time} {0.616}
  END_SLK_CLC
  SLK 0.616
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.616} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.616} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.616} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.616} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.434} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.439} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.098} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.107} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.851} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.031} {0.000} {0.775} {0.568} {2.267} {2.883} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U252} {B} {^} {Y} {v} {} {AOI22X1} {0.286} {0.000} {0.350} {} {2.553} {3.169} {} {1} {(771.60, 670.50) (774.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.001} {0.000} {0.350} {0.045} {2.554} {3.170} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U254} {A} {v} {Y} {^} {} {AOI21X1} {0.234} {0.000} {0.335} {} {2.788} {3.404} {} {1} {(776.40, 607.50) (783.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.002} {0.000} {0.335} {0.068} {2.790} {3.406} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {A} {^} {Y} {^} {} {OR2X1} {0.274} {0.000} {0.155} {} {3.064} {3.680} {} {1} {(824.40, 448.50) (831.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.002} {0.000} {0.155} {0.050} {3.066} {3.682} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {A} {^} {Y} {v} {} {AOI22X1} {0.664} {0.000} {0.919} {} {3.730} {4.346} {} {8} {(836.40, 367.50) (841.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n10} {} {0.005} {0.000} {0.919} {0.386} {3.735} {4.351} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {OAI21X1} {0.229} {0.000} {0.335} {} {3.964} {4.580} {} {1} {(884.40, 391.50) (891.60, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n141} {} {0.001} {0.000} {0.335} {0.022} {3.965} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.616} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.616} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.616} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.616} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 37
PATH 38
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.962}
    {=} {Slack Time} {0.621}
  END_SLK_CLC
  SLK 0.621
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.621} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.621} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.621} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.621} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.439} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.444} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.104} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.112} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.857} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.896} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.175} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.177} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.356} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.639} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.642} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.302} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.030} {0.000} {0.926} {0.387} {3.710} {4.332} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U25} {A} {v} {Y} {^} {} {OAI21X1} {0.250} {0.000} {0.352} {} {3.960} {4.582} {} {1} {(675.60, 691.50) (682.80, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n100} {} {0.001} {0.000} {0.352} {0.031} {3.962} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.621} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.621} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.621} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.621} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 38
PATH 39
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.956}
    {=} {Slack Time} {0.627}
  END_SLK_CLC
  SLK 0.627
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.627} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.627} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.627} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.627} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.445} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.450} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.110} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.118} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.863} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.903} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.181} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.183} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.362} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.363} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.645} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.648} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.308} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.021} {0.000} {0.926} {0.387} {3.701} {4.328} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U43} {A} {v} {Y} {^} {} {OAI21X1} {0.254} {0.000} {0.355} {} {3.955} {4.582} {} {1} {(680.40, 451.50) (687.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n108} {} {0.001} {0.000} {0.355} {0.033} {3.956} {4.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.627} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.627} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.627} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.627} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 39
PATH 40
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.952}
    {=} {Slack Time} {0.630}
  END_SLK_CLC
  SLK 0.630
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.630} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.630} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.630} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.630} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.448} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.453} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.112} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.121} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.865} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.905} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.184} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.186} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.364} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.366} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.648} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.651} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.310} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.026} {0.000} {0.926} {0.387} {3.707} {4.337} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {OAI21X1} {0.245} {0.000} {0.348} {} {3.951} {4.581} {} {1} {(654.00, 571.50) (661.20, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n132} {} {0.001} {0.000} {0.348} {0.029} {3.952} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.630} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.630} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.630} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.630} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 40
PATH 41
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.946}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.635} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.635} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.635} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.453} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.118} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.871} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.911} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.189} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.191} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.370} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.371} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.653} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.656} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.316} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.031} {0.000} {0.926} {0.387} {3.711} {4.347} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U60} {A} {v} {Y} {^} {} {OAI21X1} {0.233} {0.000} {0.339} {} {3.945} {4.580} {} {1} {(586.80, 730.50) (594.00, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n116} {} {0.001} {0.000} {0.339} {0.024} {3.946} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.635} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.635} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 41
PATH 42
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.944}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.637} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.637} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.637} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.455} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.460} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.120} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.128} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.873} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.913} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.191} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.193} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.372} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.373} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.655} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.658} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.318} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.029} {0.000} {0.926} {0.387} {3.709} {4.347} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U135} {A} {v} {Y} {^} {} {OAI21X1} {0.233} {0.000} {0.339} {} {3.943} {4.580} {} {1} {(644.40, 670.50) (651.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n148} {} {0.001} {0.000} {0.339} {0.024} {3.944} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.637} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.637} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 42
PATH 43
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.942}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.639} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.639} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.639} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.457} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.462} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.122} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.130} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.875} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.890} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.193} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.194} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.403} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.405} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.674} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.676} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.319} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.018} {0.000} {0.895} {0.372} {3.698} {4.337} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U147} {A} {v} {Y} {^} {} {OAI21X1} {0.243} {0.000} {0.341} {} {3.941} {4.580} {} {1} {(1110.00, 550.50) (1117.20, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n152} {} {0.001} {0.000} {0.341} {0.030} {3.942} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.639} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.639} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 43
PATH 44
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.938}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.643} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.643} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.643} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.461} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.466} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.126} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.134} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.879} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.894} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.197} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.198} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.407} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.409} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.678} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.680} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.323} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.021} {0.000} {0.895} {0.372} {3.701} {4.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U33} {A} {v} {Y} {^} {} {OAI21X1} {0.236} {0.000} {0.336} {} {3.937} {4.580} {} {1} {(963.60, 610.50) (956.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n104} {} {0.001} {0.000} {0.336} {0.027} {3.938} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.643} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.643} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 44
PATH 45
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.937}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.644} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.644} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.644} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.462} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.467} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.126} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.135} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.879} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.921} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.196} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.362} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.363} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.674} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.677} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.320} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.024} {0.000} {0.901} {0.374} {3.700} {4.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U58} {A} {v} {Y} {^} {} {OAI21X1} {0.236} {0.000} {0.336} {} {3.936} {4.579} {} {1} {(589.20, 610.50) (582.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n115} {} {0.001} {0.000} {0.336} {0.026} {3.937} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.644} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.644} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 45
PATH 46
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.936}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.644} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.644} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.644} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.462} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.467} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.127} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.135} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.880} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.921} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.196} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.198} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.362} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.363} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.675} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.677} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.320} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.027} {0.000} {0.901} {0.374} {3.703} {4.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {A} {v} {Y} {^} {} {OAI21X1} {0.231} {0.000} {0.333} {} {3.935} {4.579} {} {1} {(498.00, 691.50) (505.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n131} {} {0.001} {0.000} {0.333} {0.024} {3.936} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.644} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.644} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 46
PATH 47
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.936}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.644} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.644} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.644} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.462} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.467} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.127} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.135} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.880} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.921} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.196} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.198} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.362} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.363} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.675} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.677} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.320} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.027} {0.000} {0.901} {0.374} {3.703} {4.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {A} {v} {Y} {^} {} {OAI21X1} {0.231} {0.000} {0.333} {} {3.935} {4.579} {} {1} {(550.80, 691.50) (558.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n147} {} {0.001} {0.000} {0.333} {0.024} {3.936} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.644} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.644} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 47
PATH 48
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.934}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.647} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.647} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.647} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.465} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.470} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.130} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.138} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.883} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.923} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.201} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.382} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.383} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.665} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.668} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.328} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.011} {0.000} {0.925} {0.387} {3.691} {4.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {A} {v} {Y} {^} {} {OAI21X1} {0.242} {0.000} {0.345} {} {3.933} {4.581} {} {1} {(654.00, 370.50) (646.80, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n124} {} {0.001} {0.000} {0.345} {0.027} {3.934} {4.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.647} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.647} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 48
PATH 49
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.932}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.650} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.650} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.650} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.468} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.472} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.132} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.141} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.885} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.925} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.203} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.205} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.384} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.385} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.667} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.670} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.330} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.016} {0.000} {0.926} {0.387} {3.696} {4.346} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U8} {A} {v} {Y} {^} {} {OAI21X1} {0.234} {0.000} {0.340} {} {3.930} {4.580} {} {1} {(697.20, 430.50) (704.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n92} {} {0.001} {0.000} {0.340} {0.024} {3.932} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.650} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.650} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 49
PATH 50
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.926}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.654} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.654} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.654} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.472} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.477} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.136} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.145} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.890} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.931} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.206} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.372} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.373} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.684} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.687} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.330} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.026} {0.000} {0.901} {0.374} {3.702} {4.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U23} {A} {v} {Y} {^} {} {OAI21X1} {0.223} {0.000} {0.326} {} {3.925} {4.579} {} {1} {(514.80, 631.50) (522.00, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n99} {} {0.000} {0.000} {0.326} {0.020} {3.926} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.654} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.654} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 50
PATH 51
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.924}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.656} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.656} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.656} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.474} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.479} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.138} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.147} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.891} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.933} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.208} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.209} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.374} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.375} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.686} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.689} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.332} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.021} {0.000} {0.901} {0.374} {3.697} {4.353} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U6} {A} {v} {Y} {^} {} {OAI21X1} {0.226} {0.000} {0.329} {} {3.923} {4.579} {} {1} {(601.20, 550.50) (594.00, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n91} {} {0.001} {0.000} {0.329} {0.022} {3.924} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.656} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.656} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 51
PATH 52
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.923}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.656} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.656} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.656} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.474} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.479} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.139} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.147} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.892} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.907} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.210} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.211} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.420} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.422} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.691} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.693} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.336} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.021} {0.000} {0.895} {0.372} {3.701} {4.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U68} {A} {v} {Y} {^} {} {OAI21X1} {0.222} {0.000} {0.325} {} {3.923} {4.579} {} {1} {(985.20, 610.50) (992.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n120} {} {0.000} {0.000} {0.325} {0.020} {3.923} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.656} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.656} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 52
PATH 53
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.924}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.656} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.656} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.656} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.474} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.479} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.139} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.147} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.892} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.907} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.210} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.212} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.420} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.422} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.691} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.693} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.336} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.008} {0.000} {0.894} {0.372} {3.688} {4.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U16} {A} {v} {Y} {^} {} {OAI21X1} {0.235} {0.000} {0.335} {} {3.923} {4.579} {} {1} {(994.80, 430.50) (1002.00, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n96} {} {0.001} {0.000} {0.335} {0.026} {3.924} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.656} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.656} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 53
PATH 54
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.923}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.657} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.657} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.657} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.475} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.480} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.139} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.148} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.893} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.908} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.211} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.212} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.421} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.423} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.692} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.694} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.337} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.016} {0.000} {0.895} {0.372} {3.695} {4.352} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U123} {A} {v} {Y} {^} {} {OAI21X1} {0.227} {0.000} {0.328} {} {3.922} {4.579} {} {1} {(1122.00, 511.50) (1129.20, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n144} {} {0.001} {0.000} {0.328} {0.022} {3.923} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.657} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.657} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 54
PATH 55
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][3]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.923}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.657} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.657} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.657} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.475} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.480} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.140} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.148} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.893} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.040} {0.000} {0.775} {0.568} {2.275} {2.932} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {^} {Y} {v} {} {AOI22X1} {0.279} {0.000} {0.345} {} {2.554} {3.211} {} {1} {(618.00, 571.50) (620.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.002} {0.000} {0.345} {0.041} {2.556} {3.213} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {A} {v} {Y} {^} {} {AOI21X1} {0.179} {0.000} {0.266} {} {2.734} {3.392} {} {1} {(618.00, 547.50) (610.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.001} {0.000} {0.266} {0.036} {2.736} {3.393} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {^} {Y} {^} {} {OR2X1} {0.282} {0.000} {0.184} {} {3.018} {3.675} {} {1} {(613.20, 508.50) (606.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.003} {0.000} {0.184} {0.062} {3.021} {3.678} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {^} {Y} {v} {} {AOI22X1} {0.660} {0.000} {0.925} {} {3.680} {4.338} {} {8} {(610.80, 367.50) (606.00, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n8} {} {0.015} {0.000} {0.926} {0.387} {3.696} {4.353} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {A} {v} {Y} {^} {} {OAI21X1} {0.227} {0.000} {0.334} {} {3.923} {4.580} {} {1} {(634.80, 430.50) (642.00, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n140} {} {0.001} {0.000} {0.334} {0.021} {3.923} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.657} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.657} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 55
PATH 56
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.922}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.657} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.657} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.657} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.475} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.480} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.140} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.148} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.893} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.908} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.211} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.213} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.421} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.423} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.692} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.694} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.337} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.020} {0.000} {0.895} {0.372} {3.700} {4.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {A} {v} {Y} {^} {} {OAI21X1} {0.222} {0.000} {0.325} {} {3.922} {4.579} {} {1} {(1064.40, 610.50) (1071.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n136} {} {0.000} {0.000} {0.325} {0.020} {3.922} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.657} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.657} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 56
PATH 57
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.922}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.659} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.659} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.659} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.477} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.482} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.141} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.150} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.894} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.936} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.211} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.212} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.377} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.378} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.689} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.692} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.335} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.010} {0.000} {0.901} {0.374} {3.686} {4.345} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {A} {v} {Y} {^} {} {OAI21X1} {0.234} {0.000} {0.335} {} {3.920} {4.579} {} {1} {(558.00, 370.50) (565.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n123} {} {0.001} {0.000} {0.335} {0.026} {3.922} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.659} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.659} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 57
PATH 58
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.919}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.661} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.661} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.661} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.479} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.484} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.144} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.152} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.897} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.938} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.213} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.215} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.379} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.380} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.692} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.694} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.337} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.015} {0.000} {0.901} {0.374} {3.691} {4.352} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U113} {A} {v} {Y} {^} {} {OAI21X1} {0.227} {0.000} {0.330} {} {3.918} {4.579} {} {1} {(570.00, 430.50) (577.20, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n139} {} {0.001} {0.000} {0.330} {0.022} {3.919} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.661} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.661} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 58
PATH 59
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.918}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.663} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.663} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.663} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.481} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.486} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.145} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.898} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.042} {0.000} {0.775} {0.568} {2.277} {2.940} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U241} {B} {^} {Y} {v} {} {AOI22X1} {0.275} {0.000} {0.342} {} {2.552} {3.215} {} {1} {(526.80, 490.50) (529.20, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.001} {0.000} {0.342} {0.039} {2.553} {3.216} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {v} {Y} {^} {} {AOI21X1} {0.165} {0.000} {0.236} {} {2.718} {3.381} {} {1} {(531.60, 454.50) (524.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.001} {0.000} {0.236} {0.028} {2.719} {3.382} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U244} {B} {^} {Y} {^} {} {OR2X1} {0.312} {0.000} {0.157} {} {3.030} {3.693} {} {1} {(519.60, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.002} {0.000} {0.157} {0.051} {3.033} {3.696} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.900} {} {3.676} {4.339} {} {8} {(524.40, 367.50) (519.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n6} {} {0.007} {0.000} {0.900} {0.374} {3.683} {4.346} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U41} {A} {v} {Y} {^} {} {OAI21X1} {0.234} {0.000} {0.335} {} {3.916} {4.579} {} {1} {(524.40, 391.50) (531.60, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n107} {} {0.001} {0.000} {0.335} {0.025} {3.918} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.663} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.663} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 59
PATH 60
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.916}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.664} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.664} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.664} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.482} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.487} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.146} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.155} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.899} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.914} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.217} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.219} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.427} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.430} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.698} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.700} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.343} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.009} {0.000} {0.894} {0.372} {3.689} {4.353} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U51} {A} {v} {Y} {^} {} {OAI21X1} {0.227} {0.000} {0.328} {} {3.916} {4.579} {} {1} {(1006.80, 370.50) (1014.00, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n112} {} {0.001} {0.000} {0.328} {0.022} {3.916} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.664} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.664} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 60
PATH 61
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][7]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.913}
    {=} {Slack Time} {0.667}
  END_SLK_CLC
  SLK 0.667
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.667} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.667} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.667} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.667} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.485} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.490} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.149} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.902} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.015} {0.000} {0.774} {0.568} {2.251} {2.917} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U273} {B} {^} {Y} {v} {} {AOI22X1} {0.303} {0.000} {0.363} {} {2.554} {3.220} {} {1} {(968.40, 571.50) (966.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.001} {0.000} {0.363} {0.053} {2.555} {3.222} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {A} {v} {Y} {^} {} {AOI21X1} {0.208} {0.000} {0.301} {} {2.764} {3.430} {} {1} {(1074.00, 574.50) (1081.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.002} {0.000} {0.301} {0.051} {2.766} {3.433} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {A} {^} {Y} {^} {} {OR2X1} {0.269} {0.000} {0.157} {} {3.035} {3.701} {} {1} {(1107.60, 493.50) (1114.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.002} {0.000} {0.157} {0.051} {3.036} {3.703} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {A} {^} {Y} {v} {} {AOI22X1} {0.643} {0.000} {0.894} {} {3.680} {4.346} {} {8} {(1112.40, 394.50) (1117.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n16} {} {0.010} {0.000} {0.894} {0.372} {3.690} {4.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {A} {v} {Y} {^} {} {OAI21X1} {0.223} {0.000} {0.325} {} {3.912} {4.579} {} {1} {(1107.60, 430.50) (1114.80, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n128} {} {0.001} {0.000} {0.325} {0.020} {3.913} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.667} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.667} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.667} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.667} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 61
PATH 62
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.884}
    {=} {Slack Time} {0.696}
  END_SLK_CLC
  SLK 0.696
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.696} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.696} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.696} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.696} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.514} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.519} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.178} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.187} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.931} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.976} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.249} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.555} {3.250} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.745} {3.440} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.442} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.722} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.725} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.325} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.010} {0.000} {0.832} {0.341} {3.639} {4.335} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U2} {A} {v} {Y} {^} {} {OAI21X1} {0.243} {0.000} {0.330} {} {3.883} {4.579} {} {1} {(418.80, 511.50) (411.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n89} {} {0.001} {0.000} {0.330} {0.033} {3.884} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.696} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.696} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.696} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.696} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 62
PATH 63
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.879}
    {=} {Slack Time} {0.701}
  END_SLK_CLC
  SLK 0.701
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.701} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.701} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.701} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.701} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.519} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.524} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.183} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.192} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.937} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.981} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.254} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.554} {3.256} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.744} {3.446} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.448} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.727} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.730} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.330} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.010} {0.000} {0.832} {0.341} {3.639} {4.340} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U37} {A} {v} {Y} {^} {} {OAI21X1} {0.239} {0.000} {0.327} {} {3.877} {4.579} {} {1} {(411.60, 451.50) (404.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n105} {} {0.001} {0.000} {0.327} {0.031} {3.879} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.701} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.701} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.701} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.701} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 63
PATH 64
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/gray_r_reg[2]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/gray_r_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P)(osu05)*}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.236}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.714}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {4.012}
    {=} {Slack Time} {0.702}
  END_SLK_CLC
  SLK 0.702
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {=} {Beginpoint Arrival Time} {1.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.003} {0.450} {1.000} {1.702} {} {1} {(1464.30, 1066.20) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.003} {0.450} {1.000} {1.702} {} {} {} 
    INST {U16} {YPAD} {v} {DI} {v} {} {PADINC} {0.109} {0.000} {0.044} {} {1.109} {1.811} {} {1} {(1464.30, 1066.20) (1200.30, 1031.55)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.001} {0.000} {0.044} {0.053} {1.110} {1.812} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {^} {} {INVX2} {0.111} {0.000} {0.126} {} {1.221} {1.923} {} {1} {(1138.80, 991.50) (1136.40, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n1} {} {0.005} {0.000} {0.126} {0.090} {1.226} {1.928} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U16} {B} {^} {Y} {v} {} {NOR2X1} {0.751} {0.000} {0.970} {} {1.976} {2.679} {} {6} {(1136.40, 694.50) (1138.80, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.006} {0.000} {0.970} {0.305} {1.982} {2.684} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {A} {v} {Y} {^} {} {NAND2X1} {0.550} {0.000} {0.444} {} {2.533} {3.235} {} {2} {(1138.80, 751.50) (1141.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.003} {0.000} {0.444} {0.099} {2.535} {3.238} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U18} {B} {^} {Y} {v} {} {NOR2X1} {0.364} {0.000} {0.344} {} {2.900} {3.602} {} {2} {(1134.00, 814.50) (1136.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n11} {} {0.003} {0.000} {0.344} {0.095} {2.903} {3.605} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.260} {0.000} {0.241} {} {3.163} {3.865} {} {1} {(1136.40, 844.50) (1138.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n10} {} {0.003} {0.000} {0.241} {0.068} {3.166} {3.869} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U13} {A} {^} {Y} {^} {} {XNOR2X1} {0.503} {0.000} {0.647} {} {3.669} {4.371} {} {5} {(1143.60, 910.50) (1134.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.009} {0.000} {0.647} {0.234} {3.678} {4.380} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {^} {} {XOR2X1} {0.331} {0.000} {0.312} {} {4.009} {4.712} {} {2} {(1105.20, 910.50) (1112.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.003} {0.000} {0.312} {0.100} {4.012} {4.714} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.702} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.702} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.702} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.702} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 64
PATH 65
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.875}
    {=} {Slack Time} {0.706}
  END_SLK_CLC
  SLK 0.706
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.706} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.706} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.706} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.706} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.524} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.529} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.188} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.941} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {2.987} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.177} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.178} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.386} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.389} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.977} {3.682} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.979} {3.684} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.316} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.023} {0.000} {0.882} {0.365} {3.632} {4.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U56} {A} {v} {Y} {^} {} {OAI21X1} {0.242} {0.000} {0.338} {} {3.874} {4.580} {} {1} {(450.00, 730.50) (442.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n114} {} {0.001} {0.000} {0.338} {0.030} {3.875} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.706} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.706} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.706} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.706} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 65
PATH 66
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.868}
    {=} {Slack Time} {0.711}
  END_SLK_CLC
  SLK 0.711
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.711} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.711} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.711} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.711} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.529} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.534} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.194} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.202} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.947} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.991} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.264} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.555} {3.266} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.745} {3.456} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.737} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.740} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.340} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.006} {0.000} {0.832} {0.341} {3.635} {4.346} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U109} {A} {v} {Y} {^} {} {OAI21X1} {0.232} {0.000} {0.322} {} {3.867} {4.578} {} {1} {(392.40, 391.50) (385.20, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n137} {} {0.001} {0.000} {0.322} {0.028} {3.868} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.711} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.711} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.711} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.711} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 66
PATH 67
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.869}
    {=} {Slack Time} {0.712}
  END_SLK_CLC
  SLK 0.712
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.712} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.712} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.712} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.712} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.530} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.535} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.194} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.947} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {2.993} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.183} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.184} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.392} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.395} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.977} {3.688} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.979} {3.690} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.321} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.022} {0.000} {0.882} {0.365} {3.632} {4.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {A} {v} {Y} {^} {} {OAI21X1} {0.235} {0.000} {0.333} {} {3.867} {4.579} {} {1} {(366.00, 730.50) (358.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n146} {} {0.001} {0.000} {0.333} {0.027} {3.869} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.712} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.712} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.712} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.712} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 67
PATH 68
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.865}
    {=} {Slack Time} {0.714}
  END_SLK_CLC
  SLK 0.714
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.714} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.714} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.714} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.714} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.532} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.537} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.196} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.205} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.949} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.993} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.267} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.555} {3.268} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.745} {3.458} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.460} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.740} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.743} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.343} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.014} {0.000} {0.832} {0.341} {3.643} {4.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {v} {Y} {^} {} {OAI21X1} {0.221} {0.000} {0.313} {} {3.864} {4.578} {} {1} {(356.40, 631.50) (363.60, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n145} {} {0.001} {0.000} {0.313} {0.023} {3.865} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.714} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.714} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.714} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.714} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 68
PATH 69
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.864}
    {=} {Slack Time} {0.714}
  END_SLK_CLC
  SLK 0.714
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.714} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.714} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.714} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.714} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.532} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.537} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.197} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.205} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.950} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.994} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.268} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.555} {3.269} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.745} {3.459} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.740} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.743} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.343} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.013} {0.000} {0.832} {0.341} {3.642} {4.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {A} {v} {Y} {^} {} {OAI21X1} {0.221} {0.000} {0.313} {} {3.863} {4.578} {} {1} {(358.80, 610.50) (366.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n129} {} {0.001} {0.000} {0.313} {0.023} {3.864} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.714} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.714} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.714} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.714} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 69
PATH 70
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.863}
    {=} {Slack Time} {0.717}
  END_SLK_CLC
  SLK 0.717
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.717} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.717} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.717} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.717} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.535} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.200} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.208} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.953} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {2.998} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.188} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.190} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.397} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.400} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.976} {3.694} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.978} {3.696} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.327} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.023} {0.000} {0.882} {0.365} {3.632} {4.349} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U21} {A} {v} {Y} {^} {} {OAI21X1} {0.229} {0.000} {0.328} {} {3.861} {4.579} {} {1} {(428.40, 730.50) (421.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n98} {} {0.001} {0.000} {0.328} {0.024} {3.863} {4.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.717} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.717} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.717} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.717} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 70
PATH 71
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.863}
    {=} {Slack Time} {0.717}
  END_SLK_CLC
  SLK 0.717
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.717} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.717} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.717} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.717} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.535} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.200} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.208} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.953} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {2.999} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.189} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.190} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.397} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.400} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.976} {3.694} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.978} {3.696} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.327} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.011} {0.000} {0.882} {0.365} {3.620} {4.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {^} {} {OAI21X1} {0.242} {0.000} {0.338} {} {3.862} {4.580} {} {1} {(435.60, 391.50) (442.80, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n138} {} {0.001} {0.000} {0.338} {0.030} {3.863} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.717} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.717} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.717} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.717} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 71
PATH 72
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.372}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.578}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.860}
    {=} {Slack Time} {0.718}
  END_SLK_CLC
  SLK 0.718
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.718} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.718} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.718} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.718} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.536} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.541} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.200} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.209} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.954} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.998} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.271} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.554} {3.273} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.744} {3.463} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.465} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.744} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.747} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.347} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.013} {0.000} {0.832} {0.341} {3.642} {4.360} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U19} {A} {v} {Y} {^} {} {OAI21X1} {0.217} {0.000} {0.310} {} {3.859} {4.577} {} {1} {(411.60, 610.50) (404.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n97} {} {0.001} {0.000} {0.310} {0.021} {3.860} {4.578} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.718} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.718} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.718} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.718} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 72
PATH 73
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.372}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.578}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.860}
    {=} {Slack Time} {0.719}
  END_SLK_CLC
  SLK 0.719
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.719} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.719} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.719} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.719} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.537} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.541} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.201} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.210} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.954} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {2.998} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.272} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.554} {3.273} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.744} {3.463} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.747} {3.465} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.745} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.747} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.348} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.012} {0.000} {0.832} {0.341} {3.641} {4.359} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U54} {A} {v} {Y} {^} {} {OAI21X1} {0.218} {0.000} {0.311} {} {3.859} {4.578} {} {1} {(433.20, 571.50) (426.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n113} {} {0.001} {0.000} {0.311} {0.022} {3.860} {4.578} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.719} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.719} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.719} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.719} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 73
PATH 74
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.862}
    {=} {Slack Time} {0.719}
  END_SLK_CLC
  SLK 0.719
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.719} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.719} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.719} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.719} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.537} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.542} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.201} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.210} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.954} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {3.000} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.190} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.191} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.399} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.402} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.977} {3.695} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.979} {3.697} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.328} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.011} {0.000} {0.882} {0.365} {3.620} {4.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U75} {A} {v} {Y} {^} {} {OAI21X1} {0.241} {0.000} {0.337} {} {3.861} {4.580} {} {1} {(447.60, 370.50) (454.80, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.001} {0.000} {0.337} {0.029} {3.862} {4.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.719} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.719} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.719} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.719} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 74
PATH 75
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][0]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.855}
    {=} {Slack Time} {0.724}
  END_SLK_CLC
  SLK 0.724
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.724} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.724} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.724} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.724} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.542} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.547} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.206} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.215} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.959} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.044} {0.000} {0.775} {0.568} {2.280} {3.003} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.341} {} {2.553} {3.277} {} {1} {(483.60, 571.50) (486.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.001} {0.000} {0.341} {0.039} {2.554} {3.278} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {A} {v} {Y} {^} {} {AOI21X1} {0.190} {0.000} {0.282} {} {2.744} {3.468} {} {1} {(459.60, 574.50) (452.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.002} {0.000} {0.282} {0.043} {2.746} {3.470} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {A} {^} {Y} {^} {} {OR2X1} {0.280} {0.000} {0.177} {} {3.026} {3.750} {} {1} {(442.80, 508.50) (435.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.003} {0.000} {0.177} {0.059} {3.029} {3.753} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {^} {Y} {v} {} {AOI22X1} {0.600} {0.000} {0.832} {} {3.629} {4.353} {} {8} {(418.80, 394.50) (414.00, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n1} {} {0.004} {0.000} {0.832} {0.341} {3.633} {4.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {A} {v} {Y} {^} {} {OAI21X1} {0.221} {0.000} {0.313} {} {3.854} {4.578} {} {1} {(464.40, 391.50) (471.60, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n121} {} {0.001} {0.000} {0.313} {0.023} {3.855} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.724} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.724} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.724} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.724} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 75
PATH 76
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.855}
    {=} {Slack Time} {0.724}
  END_SLK_CLC
  SLK 0.724
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.724} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.724} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.724} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.724} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.542} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.547} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.206} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.215} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.959} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {3.005} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.195} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.196} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.404} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.407} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.976} {3.700} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.978} {3.702} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.334} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.021} {0.000} {0.882} {0.365} {3.631} {4.355} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U92} {A} {v} {Y} {^} {} {OAI21X1} {0.224} {0.000} {0.324} {} {3.855} {4.579} {} {1} {(397.20, 691.50) (390.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n130} {} {0.001} {0.000} {0.324} {0.022} {3.855} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.724} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.724} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.724} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.724} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 76
PATH 77
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.851}
    {=} {Slack Time} {0.728}
  END_SLK_CLC
  SLK 0.728
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.728} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.728} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.728} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.728} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.546} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.551} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.210} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.219} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.236} {2.964} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {3.009} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.199} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.200} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.408} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.411} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.977} {3.705} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.979} {3.707} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.338} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.018} {0.000} {0.882} {0.365} {3.628} {4.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U4} {A} {v} {Y} {^} {} {OAI21X1} {0.223} {0.000} {0.323} {} {3.851} {4.579} {} {1} {(397.20, 511.50) (390.00, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n90} {} {0.001} {0.000} {0.323} {0.021} {3.851} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.728} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.728} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.728} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.728} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 77
PATH 78
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][1]} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)}
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.848}
    {=} {Slack Time} {0.731}
  END_SLK_CLC
  SLK 0.731
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {0.731} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.731} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.731} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {0.731} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {0.818} {0.000} {0.529} {} {0.818} {1.549} {} {4} {(1119.60, 613.50) (1143.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.005} {0.000} {0.529} {0.177} {0.823} {1.554} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U71} {B} {v} {Y} {^} {} {NOR2X1} {0.659} {0.000} {0.814} {} {1.482} {2.213} {} {8} {(1009.20, 514.50) (1011.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n40} {} {0.009} {0.000} {0.814} {0.313} {1.491} {2.222} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC8_n29} {A} {^} {Y} {^} {} {BUFX2} {0.744} {0.000} {0.773} {} {2.235} {2.966} {} {11} {(925.20, 574.50) (930.00, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN8_n29} {} {0.046} {0.000} {0.775} {0.568} {2.281} {3.012} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U231} {A} {^} {Y} {v} {} {AOI22X1} {0.190} {0.000} {0.340} {} {2.471} {3.202} {} {1} {(469.20, 667.50) (474.00, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.001} {0.000} {0.340} {0.037} {2.472} {3.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U233} {B} {v} {Y} {^} {} {AOI21X1} {0.207} {0.000} {0.329} {} {2.680} {3.411} {} {1} {(464.40, 670.50) (459.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.003} {0.000} {0.329} {0.064} {2.683} {3.414} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U237} {A} {^} {Y} {^} {} {OR2X1} {0.293} {0.000} {0.183} {} {2.976} {3.707} {} {1} {(447.60, 493.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.002} {0.000} {0.183} {0.062} {2.978} {3.709} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {^} {Y} {v} {} {AOI22X1} {0.631} {0.000} {0.882} {} {3.610} {4.340} {} {8} {(416.40, 367.50) (411.60, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n4} {} {0.017} {0.000} {0.882} {0.365} {3.627} {4.358} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U39} {A} {v} {Y} {^} {} {OAI21X1} {0.221} {0.000} {0.322} {} {3.848} {4.579} {} {1} {(392.40, 451.50) (385.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n106} {} {0.001} {0.000} {0.322} {0.020} {3.848} {4.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.000} {0.000} {-0.731} {} {1} {(343.80, 1464.30) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.731} {} {} {} 
    INST {U5} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.731} {} {135} {(343.80, 1464.30) (378.45, 1200.30)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.000} {0.000} {-0.731} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 78

