Timing Analyzer report for LSTM_network
Thu May 09 14:43:33 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; LSTM_network                                        ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL010YM164C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  11.5%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Thu May 09 14:43:31 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 26.000 ; 38.46 MHz ; 0.000 ; 13.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.67 MHz ; 39.67 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.793 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 20.491 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.765 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; 12.518 ; 0.000                            ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                        ;
+-------+---------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.793 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.307      ; 25.529     ;
; 0.807 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.301      ; 25.509     ;
; 0.807 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.301      ; 25.509     ;
; 0.846 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.314      ; 25.483     ;
; 0.860 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.308      ; 25.463     ;
; 0.860 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.308      ; 25.463     ;
; 0.861 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.307      ; 25.461     ;
; 0.869 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.303      ; 25.449     ;
; 0.873 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.448     ;
; 0.875 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.301      ; 25.441     ;
; 0.875 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.301      ; 25.441     ;
; 0.877 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.444     ;
; 0.907 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.417     ;
; 0.909 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.415     ;
; 0.922 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.403     ;
; 0.926 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.313      ; 25.402     ;
; 0.930 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.313      ; 25.398     ;
; 0.937 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.303      ; 25.381     ;
; 0.941 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.380     ;
; 0.945 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.376     ;
; 0.960 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.316      ; 25.371     ;
; 0.962 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.316      ; 25.369     ;
; 0.970 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.301      ; 25.346     ;
; 0.975 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.349     ;
; 0.977 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.347     ;
; 1.023 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.308      ; 25.300     ;
; 1.024 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.300     ;
; 1.029 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.295     ;
; 1.038 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.301      ; 25.278     ;
; 1.048 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.266     ;
; 1.051 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.263     ;
; 1.051 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.263     ;
; 1.054 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.260     ;
; 1.055 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.305      ; 25.265     ;
; 1.057 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.251     ;
; 1.057 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.251     ;
; 1.059 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.307      ; 25.263     ;
; 1.068 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.246     ;
; 1.070 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.244     ;
; 1.073 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.301      ; 25.243     ;
; 1.073 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.301      ; 25.243     ;
; 1.077 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.316      ; 25.254     ;
; 1.082 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.316      ; 25.249     ;
; 1.092 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.232     ;
; 1.097 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.227     ;
; 1.101 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.220     ;
; 1.101 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.224     ;
; 1.103 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.222     ;
; 1.104 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.217     ;
; 1.104 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.217     ;
; 1.107 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.214     ;
; 1.108 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.312      ; 25.219     ;
; 1.110 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.205     ;
; 1.110 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.205     ;
; 1.116 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.198     ;
; 1.119 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.195     ;
; 1.119 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.195     ;
; 1.121 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.200     ;
; 1.122 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.192     ;
; 1.123 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.305      ; 25.197     ;
; 1.123 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.198     ;
; 1.125 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.183     ;
; 1.125 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.183     ;
; 1.134 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.sign_mul ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; 0.256      ; 25.137     ;
; 1.135 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.303      ; 25.183     ;
; 1.136 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.178     ;
; 1.138 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.176     ;
; 1.139 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.182     ;
; 1.143 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.306      ; 25.178     ;
; 1.147 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.314      ; 25.182     ;
; 1.154 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.317      ; 25.178     ;
; 1.156 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.317      ; 25.176     ;
; 1.161 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.308      ; 25.162     ;
; 1.161 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.308      ; 25.162     ;
; 1.169 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.156     ;
; 1.171 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.154     ;
; 1.173 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.151     ;
; 1.175 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.149     ;
; 1.188 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.136     ;
; 1.195 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.120     ;
; 1.196 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 26.000       ; 0.300      ; 25.119     ;
; 1.197 ; STATE.S17                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.316      ; 25.134     ;
; 1.199 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 26.000       ; 0.313      ; 25.129     ;
; 1.202 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 26.000       ; 0.313      ; 25.126     ;
; 1.208 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 26.000       ; 0.299      ; 25.106     ;
; 1.210 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.278      ; 25.083     ;
; 1.211 ; STATE.S17                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.114     ;
; 1.211 ; STATE.S17                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.114     ;
; 1.212 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.278      ; 25.081     ;
; 1.223 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.310      ; 25.102     ;
; 1.227 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.313      ; 25.101     ;
; 1.231 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.313      ; 25.097     ;
; 1.231 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 26.000       ; 0.293      ; 25.077     ;
; 1.235 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 26.000       ; 0.293      ; 25.073     ;
; 1.236 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.301      ; 25.080     ;
; 1.241 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.316      ; 25.090     ;
; 1.248 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 26.000       ; 0.307      ; 25.074     ;
; 1.249 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 26.000       ; 0.307      ; 25.073     ;
; 1.252 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 26.000       ; 0.320      ; 25.083     ;
; 1.254 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.309      ; 25.070     ;
+-------+---------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                         ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; STATE.IDLE                                    ; STATE.IDLE                                    ; clock        ; clock       ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; STATE.READIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.371 ; shiftReg:l0|reg[7][6]                         ; shiftReg:l0|reg[8][6]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.snan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; clock        ; clock       ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; shiftReg:l0|reg[7][7]                         ; shiftReg:l0|reg[8][7]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; shiftReg:l0|reg[7][21]                        ; shiftReg:l0|reg[8][21]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.373 ; STATE.S30                                     ; STATE.S31                                     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; shiftReg:l0|reg[4][21]                        ; shiftReg:l0|reg[5][21]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[1][11]                        ; shiftReg:l0|reg[2][11]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; STATE.S45                                     ; STATE.S46                                     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; shiftReg:l0|reg[7][4]                         ; shiftReg:l0|reg[8][4]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.377 ; shiftReg:l0|reg[3][14]                        ; shiftReg:l0|reg[4][14]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[7][22]                        ; shiftReg:l0|reg[8][22]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[6][25]                        ; shiftReg:l0|reg[7][25]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[7][27]                        ; shiftReg:l0|reg[8][27]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[6][22]                        ; shiftReg:l0|reg[7][22]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[1][22]                        ; shiftReg:l0|reg[2][22]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][10]                        ; shiftReg:l0|reg[6][10]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][9]                         ; shiftReg:l0|reg[6][9]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[6][15]                        ; shiftReg:l0|reg[7][15]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[3][15]                        ; shiftReg:l0|reg[4][15]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][0]                         ; shiftReg:l0|reg[6][0]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][28]                        ; shiftReg:l0|reg[6][28]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[2][4]                         ; shiftReg:l0|reg[3][4]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][25]                        ; shiftReg:l0|reg[6][25]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[1][24]                        ; shiftReg:l0|reg[2][24]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][3]                         ; shiftReg:l0|reg[6][3]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[4][22]                        ; shiftReg:l0|reg[5][22]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[0][22]                        ; shiftReg:l0|reg[1][22]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[1][27]                        ; shiftReg:l0|reg[2][27]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][20]                        ; shiftReg:l0|reg[6][20]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[6][27]                        ; shiftReg:l0|reg[7][27]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[7][31]                        ; shiftReg:l0|reg[8][31]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][15]                        ; shiftReg:l0|reg[3][15]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][30]                        ; shiftReg:l0|reg[6][30]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[6][23]                        ; shiftReg:l0|reg[7][23]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][7]                         ; shiftReg:l0|reg[6][7]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[2][24]                        ; shiftReg:l0|reg[3][24]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[7][25]                        ; shiftReg:l0|reg[8][25]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][18]                        ; shiftReg:l0|reg[6][18]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][16]                        ; shiftReg:l0|reg[6][16]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[4][20]                        ; shiftReg:l0|reg[5][20]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][27]                        ; shiftReg:l0|reg[6][27]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[2][31]                        ; shiftReg:l0|reg[3][31]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[2][14]                        ; shiftReg:l0|reg[3][14]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.602      ;
; 0.381 ; shiftReg:l0|reg[5][1]                         ; shiftReg:l0|reg[6][1]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[5][24]                        ; shiftReg:l0|reg[6][24]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[5][2]                         ; shiftReg:l0|reg[6][2]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[7][29]                        ; shiftReg:l0|reg[8][29]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.382 ; shiftReg:l0|reg[5][8]                         ; shiftReg:l0|reg[6][8]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.602      ;
; 0.382 ; shiftReg:l0|reg[5][12]                        ; shiftReg:l0|reg[6][12]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.602      ;
; 0.390 ; shiftReg:l0|reg[5][17]                        ; shiftReg:l0|reg[6][17]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.611      ;
; 0.393 ; shiftReg:l0|reg[6][14]                        ; shiftReg:l0|reg[7][14]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.614      ;
; 0.394 ; shiftReg:l0|reg[1][1]                         ; shiftReg:l0|reg[2][1]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.614      ;
; 0.405 ; STATE.WAITIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.625      ;
; 0.452 ; shiftReg:l0|reg[5][13]                        ; shiftReg:l0|reg[6][13]                        ; clock        ; clock       ; 0.000        ; 0.423      ; 1.032      ;
; 0.478 ; d_flip_flop:f0|q                              ; d_flip_flop:f1|q                              ; clock        ; clock       ; 0.000        ; 0.063      ; 0.698      ;
; 0.478 ; d_flip_flop:f1|q                              ; d_flip_flop:f2|q                              ; clock        ; clock       ; 0.000        ; 0.063      ; 0.698      ;
; 0.501 ; shiftReg:l0|reg[1][2]                         ; shiftReg:l0|reg[2][2]                         ; clock        ; clock       ; 0.000        ; 0.078      ; 0.736      ;
; 0.502 ; shiftReg:l0|reg[0][18]                        ; shiftReg:l0|reg[1][18]                        ; clock        ; clock       ; 0.000        ; 0.077      ; 0.736      ;
; 0.505 ; shiftReg:l0|reg[2][29]                        ; shiftReg:l0|reg[3][29]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.725      ;
; 0.507 ; shiftReg:l0|reg[2][20]                        ; shiftReg:l0|reg[3][20]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.728      ;
; 0.508 ; shiftReg:l0|reg[0][13]                        ; shiftReg:l0|reg[1][13]                        ; clock        ; clock       ; 0.000        ; 0.078      ; 0.743      ;
; 0.510 ; shiftReg:l0|reg[7][28]                        ; shiftReg:l0|reg[8][28]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.730      ;
; 0.510 ; shiftReg:l0|reg[4][0]                         ; shiftReg:l0|reg[5][0]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.731      ;
; 0.513 ; shiftReg:l0|reg[4][3]                         ; shiftReg:l0|reg[5][3]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.733      ;
; 0.513 ; shiftReg:l0|reg[3][22]                        ; shiftReg:l0|reg[4][22]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][30]                        ; shiftReg:l0|reg[4][30]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][25]                        ; shiftReg:l0|reg[4][25]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[4][24]                        ; shiftReg:l0|reg[5][24]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][18]                        ; shiftReg:l0|reg[4][18]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][19]                        ; shiftReg:l0|reg[4][19]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[1][16]                        ; shiftReg:l0|reg[2][16]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][10]                        ; shiftReg:l0|reg[4][10]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][6]                         ; shiftReg:l0|reg[4][6]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[5][31]                        ; shiftReg:l0|reg[6][31]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[4][31]                        ; shiftReg:l0|reg[5][31]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][2]                         ; shiftReg:l0|reg[4][2]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][17]                        ; shiftReg:l0|reg[4][17]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][20]                        ; shiftReg:l0|reg[4][20]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][8]                         ; shiftReg:l0|reg[4][8]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; STATE.S24                                     ; STATE.S25                                     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][13]                        ; shiftReg:l0|reg[4][13]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[1][5]                         ; shiftReg:l0|reg[2][5]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[4][30]                        ; shiftReg:l0|reg[5][30]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][5]                         ; shiftReg:l0|reg[4][5]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[0][28]                        ; shiftReg:l0|reg[1][28]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][1]                         ; shiftReg:l0|reg[4][1]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][24]                        ; shiftReg:l0|reg[4][24]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[4][18]                        ; shiftReg:l0|reg[5][18]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[7][17]                        ; shiftReg:l0|reg[8][17]                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.516 ; shiftReg:l0|reg[3][16]                        ; shiftReg:l0|reg[4][16]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][29]                        ; shiftReg:l0|reg[4][29]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[3][12]                        ; shiftReg:l0|reg[4][12]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[7][13]                        ; shiftReg:l0|reg[8][13]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; shiftReg:l0|reg[4][7]                         ; shiftReg:l0|reg[5][7]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.517 ; shiftReg:l0|reg[3][26]                        ; shiftReg:l0|reg[4][26]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.517 ; shiftReg:l0|reg[4][26]                        ; shiftReg:l0|reg[5][26]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                          ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.070     ; 5.454      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[17] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[12] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[0]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[19] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[4]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[1]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[2]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[5]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[11] ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[3]  ; clock        ; clock       ; 26.000       ; -0.069     ; 5.165      ;
; 20.949 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[27] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.987      ;
; 20.949 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[29] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.987      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[7]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[0]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[16] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[17] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[1]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.956 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[6]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.990      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.977 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.975      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 20.987 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.965      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[24] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.050 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[26] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.886      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.063     ; 4.894      ;
; 21.081 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[10] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.855      ;
; 21.081 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[13] ; clock        ; clock       ; 26.000       ; -0.079     ; 4.855      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[18] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[14] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[9]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[8]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[13] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[12] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[20] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.122 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[21] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.824      ;
; 21.133 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.078     ; 4.804      ;
; 21.133 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[25] ; clock        ; clock       ; 26.000       ; -0.078     ; 4.804      ;
; 21.151 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[7]  ; clock        ; clock       ; 26.000       ; -0.078     ; 4.786      ;
; 21.151 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[6]  ; clock        ; clock       ; 26.000       ; -0.078     ; 4.786      ;
; 21.152 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.794      ;
; 21.152 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.069     ; 4.794      ;
; 21.152 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.069     ; 4.794      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                  ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.765 ; STATE.S46 ; nReg:r9|Q[15] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.006      ;
; 1.769 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.010      ;
; 1.769 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.010      ;
; 1.784 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.013      ;
; 1.784 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.013      ;
; 1.784 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.013      ;
; 1.784 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.013      ;
; 1.784 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.013      ;
; 1.990 ; STATE.S37 ; nReg:r3|Q[26] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.211      ;
; 1.990 ; STATE.S37 ; nReg:r3|Q[31] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.211      ;
; 1.990 ; STATE.S37 ; nReg:r3|Q[30] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.211      ;
; 1.990 ; STATE.S37 ; nReg:r3|Q[24] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.211      ;
; 2.007 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.085      ; 2.249      ;
; 2.013 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.241      ;
; 2.013 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.241      ;
; 2.031 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.259      ;
; 2.031 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.259      ;
; 2.031 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.259      ;
; 2.031 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.259      ;
; 2.103 ; STATE.S46 ; nReg:r9|Q[5]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.329      ;
; 2.103 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.329      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[18] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.126 ; STATE.S35 ; nReg:r1|Q[21] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.346      ;
; 2.132 ; STATE.S46 ; nReg:r9|Q[20] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.358      ;
; 2.212 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.442      ;
; 2.212 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.442      ;
; 2.212 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.442      ;
; 2.231 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.456      ;
; 2.231 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.456      ;
; 2.242 ; STATE.S46 ; nReg:r9|Q[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.471      ;
; 2.270 ; STATE.S34 ; nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.492      ;
; 2.270 ; STATE.S34 ; nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.492      ;
; 2.270 ; STATE.S34 ; nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.492      ;
; 2.278 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.506      ;
; 2.278 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.506      ;
; 2.284 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.505      ;
; 2.284 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.505      ;
; 2.284 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.505      ;
; 2.284 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.505      ;
; 2.284 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.505      ;
; 2.318 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.543      ;
; 2.318 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.543      ;
; 2.318 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.543      ;
; 2.318 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.543      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[23] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[22] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[19] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[16] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[17] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.388 ; STATE.S35 ; nReg:r1|Q[20] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.610      ;
; 2.419 ; STATE.S35 ; nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.641      ;
; 2.421 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.646      ;
; 2.421 ; STATE.S46 ; nReg:r8|Q[14] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.646      ;
; 2.421 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.646      ;
; 2.421 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.646      ;
; 2.428 ; STATE.S37 ; nReg:r3|Q[9]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.650      ;
; 2.477 ; STATE.S46 ; nReg:r9|Q[29] ; clock        ; clock       ; 0.000        ; 0.070      ; 2.704      ;
; 2.477 ; STATE.S46 ; nReg:r9|Q[24] ; clock        ; clock       ; 0.000        ; 0.070      ; 2.704      ;
; 2.477 ; STATE.S46 ; nReg:r9|Q[27] ; clock        ; clock       ; 0.000        ; 0.070      ; 2.704      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[14] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[23] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[13] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[22] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[18] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[21] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[16] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[15] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[10] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[20] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[8]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.493 ; STATE.S36 ; nReg:r2|Q[9]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.716      ;
; 2.511 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.740      ;
; 2.511 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.740      ;
; 2.535 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.773      ;
; 2.535 ; STATE.S46 ; nReg:r9|Q[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.773      ;
; 2.535 ; STATE.S46 ; nReg:r9|Q[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.773      ;
; 2.535 ; STATE.S46 ; nReg:r9|Q[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.773      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[26] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[31] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[28] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[30] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[29] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[24] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.546 ; STATE.S35 ; nReg:r1|Q[27] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.765      ;
; 2.559 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.788      ;
; 2.559 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.788      ;
; 2.559 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.788      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.15 MHz ; 44.15 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 3.349 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 21.045 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.592 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.546 ; 0.000                           ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                         ;
+-------+---------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.349 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.282      ; 22.948     ;
; 3.372 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.920     ;
; 3.372 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.920     ;
; 3.375 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.288      ; 22.928     ;
; 3.390 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.282      ; 22.907     ;
; 3.398 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.283      ; 22.900     ;
; 3.398 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.283      ; 22.900     ;
; 3.413 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.879     ;
; 3.413 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.879     ;
; 3.456 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.281      ; 22.840     ;
; 3.458 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.278      ; 22.835     ;
; 3.459 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.281      ; 22.837     ;
; 3.470 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.277      ; 22.822     ;
; 3.482 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.287      ; 22.820     ;
; 3.482 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.817     ;
; 3.484 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.815     ;
; 3.484 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.815     ;
; 3.485 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.287      ; 22.817     ;
; 3.496 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.283      ; 22.802     ;
; 3.497 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.281      ; 22.799     ;
; 3.499 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.278      ; 22.794     ;
; 3.500 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.281      ; 22.796     ;
; 3.508 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.290      ; 22.797     ;
; 3.510 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.290      ; 22.795     ;
; 3.511 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.277      ; 22.781     ;
; 3.523 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.776     ;
; 3.525 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.774     ;
; 3.583 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.282      ; 22.714     ;
; 3.600 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.689     ;
; 3.602 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.687     ;
; 3.603 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.686     ;
; 3.606 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.686     ;
; 3.606 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.277      ; 22.686     ;
; 3.606 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.683     ;
; 3.607 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.692     ;
; 3.612 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.687     ;
; 3.613 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.682     ;
; 3.617 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.268      ; 22.666     ;
; 3.618 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.268      ; 22.665     ;
; 3.619 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.670     ;
; 3.620 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.669     ;
; 3.626 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.669     ;
; 3.628 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.667     ;
; 3.629 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.666     ;
; 3.632 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.663     ;
; 3.633 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.290      ; 22.672     ;
; 3.638 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.290      ; 22.667     ;
; 3.639 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.286      ; 22.662     ;
; 3.641 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.648     ;
; 3.643 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.646     ;
; 3.643 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.288      ; 22.660     ;
; 3.643 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.646     ;
; 3.644 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.645     ;
; 3.644 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.645     ;
; 3.645 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.650     ;
; 3.646 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.649     ;
; 3.647 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.642     ;
; 3.648 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.651     ;
; 3.653 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.646     ;
; 3.654 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.280      ; 22.641     ;
; 3.658 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.268      ; 22.625     ;
; 3.659 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.268      ; 22.624     ;
; 3.660 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.629     ;
; 3.661 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.628     ;
; 3.665 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.285      ; 22.635     ;
; 3.666 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.283      ; 22.632     ;
; 3.666 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.283      ; 22.632     ;
; 3.668 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.285      ; 22.632     ;
; 3.690 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.281      ; 22.606     ;
; 3.691 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.291      ; 22.615     ;
; 3.692 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.278      ; 22.601     ;
; 3.693 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.281      ; 22.603     ;
; 3.694 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.291      ; 22.612     ;
; 3.704 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.277      ; 22.588     ;
; 3.706 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.285      ; 22.594     ;
; 3.709 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.285      ; 22.591     ;
; 3.716 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.583     ;
; 3.718 ; STATE.S44                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.581     ;
; 3.728 ; STATE.S17                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.289      ; 22.576     ;
; 3.732 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.567     ;
; 3.739 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.sign_mul ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.grs[0]           ; clock        ; clock       ; 26.000       ; 0.240      ; 22.516     ;
; 3.743 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 26.000       ; 0.276      ; 22.548     ;
; 3.744 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 26.000       ; 0.276      ; 22.547     ;
; 3.747 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 26.000       ; 0.288      ; 22.556     ;
; 3.750 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.287      ; 22.552     ;
; 3.750 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 26.000       ; 0.288      ; 22.553     ;
; 3.751 ; STATE.S17                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.548     ;
; 3.751 ; STATE.S17                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.548     ;
; 3.752 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.547     ;
; 3.753 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.287      ; 22.549     ;
; 3.755 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.534     ;
; 3.758 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.290      ; 22.547     ;
; 3.764 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.283      ; 22.534     ;
; 3.769 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 26.000       ; 0.282      ; 22.528     ;
; 3.770 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 26.000       ; 0.282      ; 22.527     ;
; 3.773 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 26.000       ; 0.294      ; 22.536     ;
; 3.773 ; STATE.S34                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.284      ; 22.526     ;
; 3.774 ; STATE.S36                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.260      ; 22.501     ;
; 3.776 ; STATE.S33                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.290      ; 22.529     ;
; 3.776 ; STATE.S32                                         ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 26.000       ; 0.294      ; 22.533     ;
+-------+---------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                          ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; STATE.IDLE                                    ; STATE.IDLE                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.310 ; STATE.READIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.336 ; shiftReg:l0|reg[7][6]                         ; shiftReg:l0|reg[8][6]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; STATE.S30                                     ; STATE.S31                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[7][7]                         ; shiftReg:l0|reg[8][7]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.snan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; clock        ; clock       ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; shiftReg:l0|reg[7][21]                        ; shiftReg:l0|reg[8][21]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; shiftReg:l0|reg[4][21]                        ; shiftReg:l0|reg[5][21]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; STATE.S45                                     ; STATE.S46                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; shiftReg:l0|reg[7][4]                         ; shiftReg:l0|reg[8][4]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; shiftReg:l0|reg[1][11]                        ; shiftReg:l0|reg[2][11]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.341 ; shiftReg:l0|reg[3][14]                        ; shiftReg:l0|reg[4][14]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.541      ;
; 0.341 ; shiftReg:l0|reg[6][22]                        ; shiftReg:l0|reg[7][22]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.542      ;
; 0.341 ; shiftReg:l0|reg[7][22]                        ; shiftReg:l0|reg[8][22]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.542      ;
; 0.342 ; shiftReg:l0|reg[5][30]                        ; shiftReg:l0|reg[6][30]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][7]                         ; shiftReg:l0|reg[6][7]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[1][27]                        ; shiftReg:l0|reg[2][27]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.542      ;
; 0.343 ; shiftReg:l0|reg[6][25]                        ; shiftReg:l0|reg[7][25]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][2]                         ; shiftReg:l0|reg[6][2]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][16]                        ; shiftReg:l0|reg[6][16]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[7][27]                        ; shiftReg:l0|reg[8][27]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[4][22]                        ; shiftReg:l0|reg[5][22]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[1][22]                        ; shiftReg:l0|reg[2][22]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][20]                        ; shiftReg:l0|reg[6][20]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][9]                         ; shiftReg:l0|reg[6][9]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[6][15]                        ; shiftReg:l0|reg[7][15]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[3][15]                        ; shiftReg:l0|reg[4][15]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][0]                         ; shiftReg:l0|reg[6][0]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[6][23]                        ; shiftReg:l0|reg[7][23]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][28]                        ; shiftReg:l0|reg[6][28]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[7][25]                        ; shiftReg:l0|reg[8][25]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][1]                         ; shiftReg:l0|reg[6][1]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[1][24]                        ; shiftReg:l0|reg[2][24]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][3]                         ; shiftReg:l0|reg[6][3]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[0][22]                        ; shiftReg:l0|reg[1][22]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[6][27]                        ; shiftReg:l0|reg[7][27]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[7][31]                        ; shiftReg:l0|reg[8][31]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[7][29]                        ; shiftReg:l0|reg[8][29]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[2][15]                        ; shiftReg:l0|reg[3][15]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[2][4]                         ; shiftReg:l0|reg[3][4]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[2][14]                        ; shiftReg:l0|reg[3][14]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[5][25]                        ; shiftReg:l0|reg[6][25]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[2][24]                        ; shiftReg:l0|reg[3][24]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[5][18]                        ; shiftReg:l0|reg[6][18]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[4][20]                        ; shiftReg:l0|reg[5][20]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[5][27]                        ; shiftReg:l0|reg[6][27]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[5][10]                        ; shiftReg:l0|reg[6][10]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[2][31]                        ; shiftReg:l0|reg[3][31]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[5][24]                        ; shiftReg:l0|reg[6][24]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[5][8]                         ; shiftReg:l0|reg[6][8]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.547      ;
; 0.346 ; shiftReg:l0|reg[5][12]                        ; shiftReg:l0|reg[6][12]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.353 ; shiftReg:l0|reg[5][17]                        ; shiftReg:l0|reg[6][17]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.554      ;
; 0.357 ; shiftReg:l0|reg[1][1]                         ; shiftReg:l0|reg[2][1]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.557      ;
; 0.357 ; shiftReg:l0|reg[6][14]                        ; shiftReg:l0|reg[7][14]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.557      ;
; 0.367 ; STATE.WAITIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.568      ;
; 0.413 ; shiftReg:l0|reg[5][13]                        ; shiftReg:l0|reg[6][13]                        ; clock        ; clock       ; 0.000        ; 0.392      ; 0.949      ;
; 0.431 ; d_flip_flop:f0|q                              ; d_flip_flop:f1|q                              ; clock        ; clock       ; 0.000        ; 0.056      ; 0.631      ;
; 0.431 ; d_flip_flop:f1|q                              ; d_flip_flop:f2|q                              ; clock        ; clock       ; 0.000        ; 0.056      ; 0.631      ;
; 0.451 ; shiftReg:l0|reg[1][2]                         ; shiftReg:l0|reg[2][2]                         ; clock        ; clock       ; 0.000        ; 0.070      ; 0.665      ;
; 0.452 ; shiftReg:l0|reg[0][18]                        ; shiftReg:l0|reg[1][18]                        ; clock        ; clock       ; 0.000        ; 0.069      ; 0.665      ;
; 0.458 ; shiftReg:l0|reg[0][13]                        ; shiftReg:l0|reg[1][13]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.672      ;
; 0.460 ; shiftReg:l0|reg[2][29]                        ; shiftReg:l0|reg[3][29]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.661      ;
; 0.463 ; shiftReg:l0|reg[3][30]                        ; shiftReg:l0|reg[4][30]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][25]                        ; shiftReg:l0|reg[4][25]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][2]                         ; shiftReg:l0|reg[4][2]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[1][16]                        ; shiftReg:l0|reg[2][16]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.663      ;
; 0.463 ; shiftReg:l0|reg[3][22]                        ; shiftReg:l0|reg[4][22]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[2][20]                        ; shiftReg:l0|reg[3][20]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][8]                         ; shiftReg:l0|reg[4][8]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][6]                         ; shiftReg:l0|reg[4][6]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[1][5]                         ; shiftReg:l0|reg[2][5]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[5][31]                        ; shiftReg:l0|reg[6][31]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[4][31]                        ; shiftReg:l0|reg[5][31]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][18]                        ; shiftReg:l0|reg[4][18]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][19]                        ; shiftReg:l0|reg[4][19]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][17]                        ; shiftReg:l0|reg[4][17]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][20]                        ; shiftReg:l0|reg[4][20]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][10]                        ; shiftReg:l0|reg[4][10]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[7][13]                        ; shiftReg:l0|reg[8][13]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][5]                         ; shiftReg:l0|reg[4][5]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[0][28]                        ; shiftReg:l0|reg[1][28]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[4][7]                         ; shiftReg:l0|reg[5][7]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[4][0]                         ; shiftReg:l0|reg[5][0]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][24]                        ; shiftReg:l0|reg[4][24]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][16]                        ; shiftReg:l0|reg[4][16]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][29]                        ; shiftReg:l0|reg[4][29]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; STATE.S24                                     ; STATE.S25                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][12]                        ; shiftReg:l0|reg[4][12]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[3][13]                        ; shiftReg:l0|reg[4][13]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[3][26]                        ; shiftReg:l0|reg[4][26]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[3][1]                         ; shiftReg:l0|reg[4][1]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[3][3]                         ; shiftReg:l0|reg[4][3]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[7][17]                        ; shiftReg:l0|reg[8][17]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.667      ;
; 0.466 ; shiftReg:l0|reg[3][11]                        ; shiftReg:l0|reg[4][11]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.467 ; shiftReg:l0|reg[0][23]                        ; shiftReg:l0|reg[1][23]                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.667      ;
; 0.468 ; shiftReg:l0|reg[6][30]                        ; shiftReg:l0|reg[7][30]                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[1][25]                        ; shiftReg:l0|reg[2][25]                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.682      ;
; 0.468 ; shiftReg:l0|reg[4][3]                         ; shiftReg:l0|reg[5][3]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.668      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.045 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.912      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[17] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[12] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[0]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[19] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[4]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[1]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[2]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[5]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[11] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.314 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[3]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.644      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.419 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.541      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.428 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.532      ;
; 21.470 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[27] ; clock        ; clock       ; 26.000       ; -0.066     ; 4.479      ;
; 21.470 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[29] ; clock        ; clock       ; 26.000       ; -0.066     ; 4.479      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[7]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[0]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[16] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[17] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[1]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.491 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[6]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.467      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[24] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.550 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[26] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.398      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.567 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.055     ; 4.393      ;
; 21.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[10] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.360      ;
; 21.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[13] ; clock        ; clock       ; 26.000       ; -0.067     ; 4.360      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[18] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[14] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[9]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[8]  ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[13] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[12] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[20] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.618 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[21] ; clock        ; clock       ; 26.000       ; -0.058     ; 4.339      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.305      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.305      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[25] ; clock        ; clock       ; 26.000       ; -0.066     ; 4.296      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.305      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.305      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[17] ; clock        ; clock       ; 26.000       ; -0.057     ; 4.305      ;
; 21.653 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[7]  ; clock        ; clock       ; 26.000       ; -0.057     ; 4.305      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.592 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.076      ; 1.812      ;
; 1.592 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.076      ; 1.812      ;
; 1.594 ; STATE.S46 ; nReg:r9|Q[15] ; clock        ; clock       ; 0.000        ; 0.076      ; 1.814      ;
; 1.609 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.817      ;
; 1.609 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.817      ;
; 1.609 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.817      ;
; 1.609 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.817      ;
; 1.609 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.817      ;
; 1.810 ; STATE.S37 ; nReg:r3|Q[26] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.010      ;
; 1.810 ; STATE.S37 ; nReg:r3|Q[30] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.010      ;
; 1.810 ; STATE.S37 ; nReg:r3|Q[24] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.010      ;
; 1.810 ; STATE.S37 ; nReg:r3|Q[31] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.010      ;
; 1.811 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.076      ; 2.031      ;
; 1.822 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.029      ;
; 1.822 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.029      ;
; 1.838 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.045      ;
; 1.838 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.045      ;
; 1.838 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.045      ;
; 1.838 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.045      ;
; 1.913 ; STATE.S46 ; nReg:r9|Q[5]  ; clock        ; clock       ; 0.000        ; 0.061      ; 2.118      ;
; 1.913 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.118      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[18] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.935 ; STATE.S35 ; nReg:r1|Q[21] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.134      ;
; 1.936 ; STATE.S46 ; nReg:r9|Q[20] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.141      ;
; 2.012 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.220      ;
; 2.012 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.220      ;
; 2.012 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.220      ;
; 2.031 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.235      ;
; 2.031 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.235      ;
; 2.033 ; STATE.S46 ; nReg:r9|Q[16] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.241      ;
; 2.059 ; STATE.S34 ; nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.262      ;
; 2.059 ; STATE.S34 ; nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.262      ;
; 2.059 ; STATE.S34 ; nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.262      ;
; 2.072 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.279      ;
; 2.072 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.279      ;
; 2.077 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.277      ;
; 2.077 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.277      ;
; 2.077 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.277      ;
; 2.077 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.277      ;
; 2.077 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.277      ;
; 2.113 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.317      ;
; 2.113 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.317      ;
; 2.113 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.317      ;
; 2.113 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.317      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[23] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[22] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[19] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[16] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[17] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.175 ; STATE.S35 ; nReg:r1|Q[20] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.377      ;
; 2.199 ; STATE.S35 ; nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.058      ; 2.401      ;
; 2.203 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.407      ;
; 2.203 ; STATE.S46 ; nReg:r8|Q[14] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.407      ;
; 2.203 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.407      ;
; 2.203 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.407      ;
; 2.216 ; STATE.S37 ; nReg:r3|Q[9]  ; clock        ; clock       ; 0.000        ; 0.058      ; 2.418      ;
; 2.256 ; STATE.S46 ; nReg:r9|Q[29] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S46 ; nReg:r9|Q[24] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S46 ; nReg:r9|Q[27] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[14] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[23] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[13] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[22] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[18] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[21] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[16] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[15] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[10] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[20] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[8]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.275 ; STATE.S36 ; nReg:r2|Q[9]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.479      ;
; 2.290 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.495      ;
; 2.290 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.495      ;
; 2.302 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.518      ;
; 2.302 ; STATE.S46 ; nReg:r9|Q[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.518      ;
; 2.302 ; STATE.S46 ; nReg:r9|Q[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.518      ;
; 2.302 ; STATE.S46 ; nReg:r9|Q[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 2.518      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[31] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[26] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[28] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[30] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[29] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[24] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.314 ; STATE.S35 ; nReg:r1|Q[27] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.513      ;
; 2.324 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.532      ;
; 2.324 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.532      ;
; 2.324 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.532      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; 11.437 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 22.721 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.978 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.345 ; 0.000                           ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                  ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.437 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.735     ;
; 11.462 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.703     ;
; 11.462 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.703     ;
; 11.466 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.169      ; 14.710     ;
; 11.479 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.693     ;
; 11.479 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.687     ;
; 11.491 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.162      ; 14.678     ;
; 11.491 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.162      ; 14.678     ;
; 11.500 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.674     ;
; 11.502 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.672     ;
; 11.504 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.661     ;
; 11.504 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.661     ;
; 11.507 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.665     ;
; 11.508 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.163      ; 14.662     ;
; 11.510 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.662     ;
; 11.521 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.645     ;
; 11.529 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.649     ;
; 11.529 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.158      ; 14.636     ;
; 11.531 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.647     ;
; 11.536 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.169      ; 14.640     ;
; 11.539 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.169      ; 14.637     ;
; 11.542 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.632     ;
; 11.544 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.630     ;
; 11.549 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.623     ;
; 11.552 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.620     ;
; 11.558 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.162      ; 14.611     ;
; 11.571 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.158      ; 14.594     ;
; 11.581 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.594     ;
; 11.581 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.594     ;
; 11.583 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.589     ;
; 11.608 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.557     ;
; 11.608 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.158      ; 14.557     ;
; 11.608 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.156      ; 14.555     ;
; 11.608 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.156      ; 14.555     ;
; 11.610 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.172      ; 14.569     ;
; 11.610 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.172      ; 14.569     ;
; 11.612 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.550     ;
; 11.614 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.548     ;
; 11.614 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.548     ;
; 11.618 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.554     ;
; 11.618 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.544     ;
; 11.623 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[30] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.552     ;
; 11.623 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[30] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.552     ;
; 11.624 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.538     ;
; 11.625 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.541     ;
; 11.625 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.537     ;
; 11.631 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.544     ;
; 11.634 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.169      ; 14.542     ;
; 11.636 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.539     ;
; 11.637 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.160      ; 14.530     ;
; 11.637 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.160      ; 14.530     ;
; 11.641 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.525     ;
; 11.643 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.523     ;
; 11.643 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.523     ;
; 11.645 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.530     ;
; 11.646 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.528     ;
; 11.647 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.519     ;
; 11.647 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.169      ; 14.529     ;
; 11.648 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.526     ;
; 11.650 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.156      ; 14.513     ;
; 11.650 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[44] ; clock        ; clock       ; 26.000       ; 0.156      ; 14.513     ;
; 11.653 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.519     ;
; 11.653 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.513     ;
; 11.654 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.508     ;
; 11.654 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.159      ; 14.512     ;
; 11.655 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[62] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.519     ;
; 11.656 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.506     ;
; 11.656 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.506     ;
; 11.656 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.516     ;
; 11.659 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.162      ; 14.510     ;
; 11.659 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.162      ; 14.510     ;
; 11.660 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.502     ;
; 11.660 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.165      ; 14.512     ;
; 11.660 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.172      ; 14.519     ;
; 11.662 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.515     ;
; 11.665 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.172      ; 14.514     ;
; 11.666 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[27] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.496     ;
; 11.667 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[27] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.495     ;
; 11.668 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.507     ;
; 11.670 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[21] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.505     ;
; 11.673 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.502     ;
; 11.674 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.172      ; 14.505     ;
; 11.675 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[3]  ; clock        ; clock       ; 26.000       ; 0.158      ; 14.490     ;
; 11.676 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 26.000       ; 0.163      ; 14.494     ;
; 11.676 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[46] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.498     ;
; 11.678 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.497     ;
; 11.681 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[46] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.493     ;
; 11.683 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[14] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.491     ;
; 11.684 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[62] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.494     ;
; 11.687 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.163      ; 14.483     ;
; 11.687 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.163      ; 14.483     ;
; 11.687 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[63] ; clock        ; clock       ; 26.000       ; 0.168      ; 14.488     ;
; 11.690 ; STATE.S21 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.170      ; 14.487     ;
; 11.691 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.471     ;
; 11.695 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 26.000       ; 0.156      ; 14.468     ;
; 11.695 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 26.000       ; 0.156      ; 14.468     ;
; 11.697 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.481     ;
; 11.697 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[62] ; clock        ; clock       ; 26.000       ; 0.167      ; 14.477     ;
; 11.697 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[21] ; clock        ; clock       ; 26.000       ; 0.172      ; 14.482     ;
; 11.699 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 26.000       ; 0.171      ; 14.479     ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                          ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; STATE.IDLE                                    ; STATE.IDLE                                    ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; STATE.READIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; shiftReg:l0|reg[7][7]                         ; shiftReg:l0|reg[8][7]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[1][11]                        ; shiftReg:l0|reg[2][11]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; STATE.S45                                     ; STATE.S46                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.snan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; clock        ; clock       ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; STATE.S30                                     ; STATE.S31                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[7][6]                         ; shiftReg:l0|reg[8][6]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[7][21]                        ; shiftReg:l0|reg[8][21]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[7][4]                         ; shiftReg:l0|reg[8][4]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[4][21]                        ; shiftReg:l0|reg[5][21]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; shiftReg:l0|reg[2][4]                         ; shiftReg:l0|reg[3][4]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[3][14]                        ; shiftReg:l0|reg[4][14]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; shiftReg:l0|reg[6][22]                        ; shiftReg:l0|reg[7][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[7][22]                        ; shiftReg:l0|reg[8][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[1][22]                        ; shiftReg:l0|reg[2][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[3][15]                        ; shiftReg:l0|reg[4][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][7]                         ; shiftReg:l0|reg[6][7]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][28]                        ; shiftReg:l0|reg[6][28]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[6][25]                        ; shiftReg:l0|reg[7][25]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[1][24]                        ; shiftReg:l0|reg[2][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][3]                         ; shiftReg:l0|reg[6][3]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][18]                        ; shiftReg:l0|reg[6][18]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][16]                        ; shiftReg:l0|reg[6][16]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[7][27]                        ; shiftReg:l0|reg[8][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[0][22]                        ; shiftReg:l0|reg[1][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[1][27]                        ; shiftReg:l0|reg[2][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][9]                         ; shiftReg:l0|reg[6][9]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[6][15]                        ; shiftReg:l0|reg[7][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][0]                         ; shiftReg:l0|reg[6][0]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][1]                         ; shiftReg:l0|reg[6][1]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][24]                        ; shiftReg:l0|reg[6][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[4][22]                        ; shiftReg:l0|reg[5][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][20]                        ; shiftReg:l0|reg[6][20]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][27]                        ; shiftReg:l0|reg[6][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[7][29]                        ; shiftReg:l0|reg[8][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[2][15]                        ; shiftReg:l0|reg[3][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[6][23]                        ; shiftReg:l0|reg[7][23]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][25]                        ; shiftReg:l0|reg[6][25]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[2][24]                        ; shiftReg:l0|reg[3][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[6][27]                        ; shiftReg:l0|reg[7][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][10]                        ; shiftReg:l0|reg[6][10]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; shiftReg:l0|reg[5][30]                        ; shiftReg:l0|reg[6][30]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[7][25]                        ; shiftReg:l0|reg[8][25]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][2]                         ; shiftReg:l0|reg[6][2]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[4][20]                        ; shiftReg:l0|reg[5][20]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[7][31]                        ; shiftReg:l0|reg[8][31]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][8]                         ; shiftReg:l0|reg[6][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; shiftReg:l0|reg[2][31]                        ; shiftReg:l0|reg[3][31]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; shiftReg:l0|reg[2][14]                        ; shiftReg:l0|reg[3][14]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; shiftReg:l0|reg[5][12]                        ; shiftReg:l0|reg[6][12]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.203 ; shiftReg:l0|reg[5][17]                        ; shiftReg:l0|reg[6][17]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.324      ;
; 0.207 ; shiftReg:l0|reg[1][1]                         ; shiftReg:l0|reg[2][1]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; shiftReg:l0|reg[6][14]                        ; shiftReg:l0|reg[7][14]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.327      ;
; 0.213 ; STATE.WAITIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.333      ;
; 0.241 ; shiftReg:l0|reg[5][13]                        ; shiftReg:l0|reg[6][13]                        ; clock        ; clock       ; 0.000        ; 0.236      ; 0.561      ;
; 0.253 ; d_flip_flop:f1|q                              ; d_flip_flop:f2|q                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; d_flip_flop:f0|q                              ; d_flip_flop:f1|q                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.374      ;
; 0.259 ; shiftReg:l0|reg[2][29]                        ; shiftReg:l0|reg[3][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; shiftReg:l0|reg[1][2]                         ; shiftReg:l0|reg[2][2]                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.388      ;
; 0.260 ; shiftReg:l0|reg[0][18]                        ; shiftReg:l0|reg[1][18]                        ; clock        ; clock       ; 0.000        ; 0.044      ; 0.388      ;
; 0.261 ; shiftReg:l0|reg[7][28]                        ; shiftReg:l0|reg[8][28]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; shiftReg:l0|reg[2][20]                        ; shiftReg:l0|reg[3][20]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; shiftReg:l0|reg[4][0]                         ; shiftReg:l0|reg[5][0]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; shiftReg:l0|reg[4][24]                        ; shiftReg:l0|reg[5][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; shiftReg:l0|reg[4][18]                        ; shiftReg:l0|reg[5][18]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; shiftReg:l0|reg[4][30]                        ; shiftReg:l0|reg[5][30]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; shiftReg:l0|reg[1][16]                        ; shiftReg:l0|reg[2][16]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[0][13]                        ; shiftReg:l0|reg[1][13]                        ; clock        ; clock       ; 0.000        ; 0.045      ; 0.394      ;
; 0.266 ; shiftReg:l0|reg[0][28]                        ; shiftReg:l0|reg[1][28]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[4][26]                        ; shiftReg:l0|reg[5][26]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; shiftReg:l0|reg[4][3]                         ; shiftReg:l0|reg[5][3]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; shiftReg:l0|reg[3][18]                        ; shiftReg:l0|reg[4][18]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][19]                        ; shiftReg:l0|reg[4][19]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][16]                        ; shiftReg:l0|reg[4][16]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][22]                        ; shiftReg:l0|reg[4][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][8]                         ; shiftReg:l0|reg[4][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[1][5]                         ; shiftReg:l0|reg[2][5]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][30]                        ; shiftReg:l0|reg[4][30]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[4][7]                         ; shiftReg:l0|reg[5][7]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[4][31]                        ; shiftReg:l0|reg[5][31]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][25]                        ; shiftReg:l0|reg[4][25]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][24]                        ; shiftReg:l0|reg[4][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][2]                         ; shiftReg:l0|reg[4][2]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][17]                        ; shiftReg:l0|reg[4][17]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][10]                        ; shiftReg:l0|reg[4][10]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][29]                        ; shiftReg:l0|reg[4][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[4][8]                         ; shiftReg:l0|reg[5][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; STATE.S24                                     ; STATE.S25                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][13]                        ; shiftReg:l0|reg[4][13]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[7][13]                        ; shiftReg:l0|reg[8][13]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][6]                         ; shiftReg:l0|reg[4][6]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[5][31]                        ; shiftReg:l0|reg[6][31]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[7][17]                        ; shiftReg:l0|reg[8][17]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][11]                        ; shiftReg:l0|reg[4][11]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][12]                        ; shiftReg:l0|reg[4][12]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; shiftReg:l0|reg[0][23]                        ; shiftReg:l0|reg[1][23]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; shiftReg:l0|reg[3][5]                         ; shiftReg:l0|reg[4][5]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.721 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.037     ; 3.249      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[17] ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[12] ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[0]  ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[19] ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[4]  ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[1]  ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[2]  ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[5]  ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[11] ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 22.894 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[3]  ; clock        ; clock       ; 26.000       ; -0.036     ; 3.077      ;
; 23.000 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[27] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.963      ;
; 23.000 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[29] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.963      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[7]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[0]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[16] ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[17] ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[1]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.014 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[6]  ; clock        ; clock       ; 26.000       ; -0.036     ; 2.957      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[24] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.043 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[26] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.920      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.067 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.906      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.903      ;
; 23.073 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[10] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.890      ;
; 23.073 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[13] ; clock        ; clock       ; 26.000       ; -0.044     ; 2.890      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[21] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[4]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[20] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[5]  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.079 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[14] ; clock        ; clock       ; 26.000       ; -0.034     ; 2.894      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[11] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[9]  ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[8]  ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[20] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[18] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[14] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[21] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[13] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.106 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[12] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.864      ;
; 23.119 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 26.000       ; -0.043     ; 2.845      ;
; 23.119 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[25] ; clock        ; clock       ; 26.000       ; -0.043     ; 2.845      ;
; 23.127 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[2]  ; clock        ; clock       ; 26.000       ; -0.037     ; 2.843      ;
; 23.127 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.843      ;
; 23.127 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.843      ;
; 23.127 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.843      ;
; 23.127 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[17] ; clock        ; clock       ; 26.000       ; -0.037     ; 2.843      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.978 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.051      ; 1.113      ;
; 0.978 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.051      ; 1.113      ;
; 0.980 ; STATE.S46 ; nReg:r9|Q[15] ; clock        ; clock       ; 0.000        ; 0.050      ; 1.114      ;
; 0.997 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.126      ;
; 0.997 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.126      ;
; 0.997 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.126      ;
; 0.997 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.126      ;
; 0.997 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.126      ;
; 1.085 ; STATE.S37 ; nReg:r3|Q[26] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.206      ;
; 1.085 ; STATE.S37 ; nReg:r3|Q[30] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.206      ;
; 1.085 ; STATE.S37 ; nReg:r3|Q[31] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.206      ;
; 1.085 ; STATE.S37 ; nReg:r3|Q[24] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.206      ;
; 1.100 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.051      ; 1.235      ;
; 1.111 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.240      ;
; 1.111 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.240      ;
; 1.141 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.269      ;
; 1.141 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.269      ;
; 1.141 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.269      ;
; 1.141 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.269      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[18] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.154 ; STATE.S35 ; nReg:r1|Q[21] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.274      ;
; 1.173 ; STATE.S46 ; nReg:r9|Q[5]  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.298      ;
; 1.173 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 1.298      ;
; 1.183 ; STATE.S46 ; nReg:r9|Q[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 1.308      ;
; 1.215 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.344      ;
; 1.215 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.344      ;
; 1.215 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.344      ;
; 1.227 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.349      ;
; 1.227 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.349      ;
; 1.245 ; STATE.S46 ; nReg:r9|Q[16] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.374      ;
; 1.257 ; STATE.S34 ; nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.378      ;
; 1.257 ; STATE.S34 ; nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.378      ;
; 1.257 ; STATE.S34 ; nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.378      ;
; 1.265 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.393      ;
; 1.265 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.393      ;
; 1.269 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.391      ;
; 1.269 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.391      ;
; 1.269 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.391      ;
; 1.269 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.391      ;
; 1.269 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.391      ;
; 1.283 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.407      ;
; 1.283 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.407      ;
; 1.283 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.407      ;
; 1.283 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.407      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[23] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[22] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[19] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[16] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[17] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.313 ; STATE.S35 ; nReg:r1|Q[20] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.435      ;
; 1.323 ; STATE.S37 ; nReg:r3|Q[9]  ; clock        ; clock       ; 0.000        ; 0.038      ; 1.445      ;
; 1.326 ; STATE.S35 ; nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.449      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[14] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[23] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[13] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[22] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[21] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[18] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[16] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[15] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[10] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[20] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[8]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.351 ; STATE.S36 ; nReg:r2|Q[9]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.474      ;
; 1.356 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.479      ;
; 1.356 ; STATE.S46 ; nReg:r9|Q[29] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.478      ;
; 1.356 ; STATE.S46 ; nReg:r8|Q[14] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.479      ;
; 1.356 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.479      ;
; 1.356 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.479      ;
; 1.356 ; STATE.S46 ; nReg:r9|Q[24] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.478      ;
; 1.356 ; STATE.S46 ; nReg:r9|Q[27] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.478      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[26] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[31] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[28] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[30] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.500      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[29] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[24] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S35 ; nReg:r1|Q[27] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.497      ;
; 1.377 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.500      ;
; 1.393 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.524      ;
; 1.393 ; STATE.S46 ; nReg:r9|Q[19] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.524      ;
; 1.393 ; STATE.S46 ; nReg:r9|Q[17] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.524      ;
; 1.393 ; STATE.S46 ; nReg:r9|Q[21] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.524      ;
; 1.408 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.537      ;
; 1.408 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.537      ;
; 1.408 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.537      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.793 ; 0.179 ; 20.491   ; 0.978   ; 12.345              ;
;  clock           ; 0.793 ; 0.179 ; 20.491   ; 0.978   ; 12.345              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdone         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu May 09 14:43:29 2024
Info: Command: quartus_sta LSTM -c LSTM_network
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.793
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.793               0.000 clock 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clock 
Info (332146): Worst-case recovery slack is 20.491
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    20.491               0.000 clock 
Info (332146): Worst-case removal slack is 1.765
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.765               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.518               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.349               0.000 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332146): Worst-case recovery slack is 21.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    21.045               0.000 clock 
Info (332146): Worst-case removal slack is 1.592
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.592               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.546               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.437               0.000 clock 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clock 
Info (332146): Worst-case recovery slack is 22.721
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    22.721               0.000 clock 
Info (332146): Worst-case removal slack is 0.978
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.978               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.345               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4818 megabytes
    Info: Processing ended: Thu May 09 14:43:33 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


