A3XX_INT0_MASK,VAR_0
ADRENO_FW_PFP,VAR_1
ADRENO_FW_PM4,VAR_2
AXXX_CP_DEBUG_DYNAMIC_CLK_DISABLE,VAR_3
AXXX_CP_DEBUG_MIU_128BIT_WRITE_ENABLE,VAR_4
AXXX_CP_QUEUE_THRESHOLDS_CSQ_IB1_START,FUNC_0
AXXX_CP_QUEUE_THRESHOLDS_CSQ_IB2_START,FUNC_1
AXXX_CP_QUEUE_THRESHOLDS_CSQ_ST_START,FUNC_2
BUG,FUNC_3
DBG,FUNC_4
EINVAL,VAR_5
REG_A3XX_CP_PFP_UCODE_ADDR,VAR_6
REG_A3XX_CP_PFP_UCODE_DATA,VAR_7
REG_A3XX_CP_PROTECT,FUNC_5
REG_A3XX_CP_PROTECT_CTRL,VAR_8
REG_A3XX_RBBM_AHB_CTL0,VAR_9
REG_A3XX_RBBM_AHB_CTL1,VAR_10
REG_A3XX_RBBM_CLOCK_CTL,VAR_11
REG_A3XX_RBBM_GPR0_CTL,VAR_12
REG_A3XX_RBBM_GPU_BUSY_MASKED,VAR_13
REG_A3XX_RBBM_INTERFACE_HANG_INT_CTL,VAR_14
REG_A3XX_RBBM_INT_0_MASK,VAR_15
REG_A3XX_RBBM_PERFCTR_CTL,VAR_16
REG_A3XX_RBBM_RBBM_CTL,VAR_17
REG_A3XX_RBBM_SP_HYST_CNT,VAR_18
REG_A3XX_RBBM_WAIT_IDLE_CLOCKS_CTL,VAR_19
REG_A3XX_RB_GMEM_BASE_ADDR,VAR_20
REG_A3XX_UCHE_CACHE_MODE_CONTROL_REG,VAR_21
REG_A3XX_VBIF_ABIT_SORT,VAR_22
REG_A3XX_VBIF_ABIT_SORT_CONF,VAR_23
REG_A3XX_VBIF_ARB_CTL,VAR_24
REG_A3XX_VBIF_CLKON,VAR_25
REG_A3XX_VBIF_DDR_OUT_MAX_BURST,VAR_26
REG_A3XX_VBIF_GATE_OFF_WRREQ_EN,VAR_27
REG_A3XX_VBIF_IN_RD_LIM_CONF0,VAR_28
REG_A3XX_VBIF_IN_RD_LIM_CONF1,VAR_29
REG_A3XX_VBIF_IN_WR_LIM_CONF0,VAR_30
REG_A3XX_VBIF_IN_WR_LIM_CONF1,VAR_31
REG_A3XX_VBIF_OUT_AXI_AOOO,VAR_32
REG_A3XX_VBIF_OUT_AXI_AOOO_EN,VAR_33
REG_A3XX_VBIF_OUT_RD_LIM_CONF0,VAR_34
REG_A3XX_VBIF_OUT_WR_LIM_CONF0,VAR_35
REG_A3XX_VBIF_ROUND_ROBIN_QOS_ARB,VAR_36
REG_AXXX_CP_DEBUG,VAR_37
REG_AXXX_CP_ME_CNTL,VAR_38
REG_AXXX_CP_ME_RAM_DATA,VAR_39
REG_AXXX_CP_ME_RAM_WADDR,VAR_40
REG_AXXX_CP_QUEUE_THRESHOLDS,VAR_41
a3xx_me_init,FUNC_6
adreno_hw_init,FUNC_7
adreno_is_a305,FUNC_8
adreno_is_a306,FUNC_9
adreno_is_a320,FUNC_10
adreno_is_a330,FUNC_11
adreno_is_a330v2,FUNC_12
gpu_write,FUNC_13
to_a3xx_gpu,FUNC_14
to_adreno_gpu,FUNC_15
a3xx_hw_init,FUNC_16
gpu,VAR_42
adreno_gpu,VAR_43
a3xx_gpu,VAR_44
ptr,VAR_45
len,VAR_46
i,VAR_47
ret,VAR_48
perfcntr,VAR_49
