<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(370,210)" to="(370,290)"/>
    <wire from="(310,210)" to="(370,210)"/>
    <wire from="(480,80)" to="(480,120)"/>
    <wire from="(190,210)" to="(190,230)"/>
    <wire from="(150,40)" to="(150,190)"/>
    <wire from="(110,100)" to="(110,210)"/>
    <wire from="(140,290)" to="(370,290)"/>
    <wire from="(620,140)" to="(710,140)"/>
    <wire from="(710,130)" to="(710,140)"/>
    <wire from="(290,80)" to="(370,80)"/>
    <wire from="(230,40)" to="(230,60)"/>
    <wire from="(190,230)" to="(240,230)"/>
    <wire from="(110,100)" to="(230,100)"/>
    <wire from="(150,40)" to="(230,40)"/>
    <wire from="(80,210)" to="(110,210)"/>
    <wire from="(480,120)" to="(570,120)"/>
    <wire from="(370,80)" to="(370,210)"/>
    <wire from="(110,210)" to="(190,210)"/>
    <wire from="(150,190)" to="(240,190)"/>
    <wire from="(570,160)" to="(570,210)"/>
    <wire from="(370,210)" to="(430,210)"/>
    <wire from="(490,210)" to="(570,210)"/>
    <wire from="(370,80)" to="(430,80)"/>
    <wire from="(80,40)" to="(150,40)"/>
    <comp lib="0" loc="(720,120)" name="Pin">
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(310,210)" name="XNOR Gate"/>
    <comp lib="0" loc="(80,210)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(290,80)" name="XOR Gate"/>
    <comp lib="1" loc="(480,80)" name="OR Gate"/>
    <comp lib="1" loc="(490,210)" name="NOR Gate"/>
    <comp lib="1" loc="(620,140)" name="OR Gate"/>
    <comp lib="0" loc="(80,40)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(140,290)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
