<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:51.3651</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0034933</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 그 제조 방법</inventionTitle><inventionTitleEng>DISPLAY APPARATUS AND MANUFACTURING THE SAME</inventionTitleEng><openDate>2023.10.05</openDate><openNumber>10-2023-0137538</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예는, 채널영역과 상기 채널영역 양측의 소스영역 및 드레인영역을 포함하는 반도체층, 및 상기 채널영역과 중첩하는 게이트전극을 포함하는 박막 트랜지스터, 상기 반도체층 아래에 배치된 하부전극, 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 하부전극과 동일한 층 상에 배치되는 제1커패시터전극, 및 상기 제1커패시터전극 상의 제2커패시터전극을 포함하는 커패시터, 및 상기 하부전극과 상기 반도체층 사이의 제1부분 및 상기 제1커패시터전극과 상기 제2커패시터전극 사이의 제2부분을 포함하는 제1절연층을 포함하고, 상기 제1절연층의 상기 제2부분의 두께는 상기 제1절연층의 상기 제1부분의 두께보다 작은, 표시 장치 및 그 제조방법을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 채널영역과 상기 채널영역 양측의 소스영역 및 드레인영역을 포함하는 반도체층, 및 상기 채널영역과 중첩하는 게이트전극을 포함하는 박막 트랜지스터;상기 반도체층 아래에 배치된 하부전극;상기 박막 트랜지스터와 전기적으로 연결되고, 상기 하부전극과 동일한 층 상에 배치되는 제1커패시터전극, 및 상기 제1커패시터전극 상의 제2커패시터전극을 포함하는, 커패시터; 및상기 하부전극과 상기 반도체층 사이의 제1부분 및 상기 제1커패시터전극과 상기 제2커패시터전극 사이의 제2부분을 포함하는 제1절연층;을 포함하고,상기 제1절연층의 상기 제2부분의 두께는 상기 제1절연층의 상기 제1부분의 두께보다 작은, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1절연층은 상기 제1커패시터전극과 중첩하는 오목부를 포함하고, 상기 제2커패시터전극의 적어도 일부는 상기 오목부 내에 위치하는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1절연층 상의 제2절연층을 더 포함하되,상기 제2절연층은,상기 반도체층과 상기 게이트전극 사이의 제1부분; 및상기 오목부와 중첩하는 개구;를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2절연층의 일부는 상기 제2커패시터전극의 하면과 상기 제1절연층의 상면 사이에 위치하는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 제1절연층의 상기 제2부분은 상기 오목부 아래 위치하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제1절연층의 상기 오목부의 측면과 상기 제2절연층의 상기 개구의 측면은 동일한 경사면 상에 위치하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2커패시터전극은 복수의 서브층을 포함하고,상기 게이트전극은 복수의 서브층을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제2커패시터전극의 상기 복수의 서브층의 개수와 상기 게이트전극의 상기 복수의 서브층의 개수는 동일한, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 반도체층은 산화물 반도체 물질을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 게이트전극 및 상기 제2커패시터전극을 덮는 층간절연층; 및상기 층간절연층을 덮는 평탄화층; 및상기 평탄화층 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결되는 표시요소를 더 포함하며,상기 표시요소는 부화소전극, 상기 부화소전극 상의 대향전극, 및 상기 부화소전극과 상기 대향전극 사이에 개재되는 발광층을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 기판 상에 하부전극 및 제1커패시터전극을 각각 형성하는 단계;상기 하부전극 및 상기 제1커패시터전극 상에 제1절연층을 형성하는 단계;상기 제1절연층 상에 반도체층을 형성하는 단계;상기 제1절연층에서 상기 제1커패시터전극에 중첩하는 일부를 제거하는 단계;상기 반도체층과 중첩하는 게이트전극을 형성하는 단계; 및상기 제1커패시터전극과 중첩하는 제2커패시터전극을 형성하는 단계;를 포함하되,상기 제1절연층은 상기 하부전극과 상기 반도체층 사이의 제1부분 및 상기 제1커패시터전극과 상기 제2커패시터전극 사이의 제2부분을 포함하고,상기 제1절연층의 상기 제2부분의 두께는 상기 제1절연층의 상기 제1부분의 두께보다 작은, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1절연층의 일부를 제거하는 단계는 상기 제1커패시터전극에 중첩하는 상기 제1절연층의 오목부를 형성하는 단계를 포함하고,상기 제2커패시터전극의 적어도 일부는 상기 오목부 내에 위치하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 반도체층 상에 제2절연층을 형성하는 단계; 및상기 제2절연층의 일부를 제거하여 상기 제1절연층의 상기 오목부와 중첩하는 개구를 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제2절연층의 일부는 상기 제2커패시터전극의 하면과 상기 제1절연층의 상면 사이에 위치하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제2절연층의 상기 개구를 형성하는 단계와 상기 제1절연층의 상기 오목부를 형성하는 단계는 동일한 마스크를 이용하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 마스크는 하프톤 마스크 또는 슬릿 마스크인, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 제1절연층의 상기 제2부분은 상기 제1절연층의 상기 오목부 아래에 위치하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제13항에 있어서,상기 제1절연층의 상기 오목부의 측면과 상기 제2절연층의 상기 개구의 측면은 동일한 경사면 상에 위치하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제11항에 있어서,상기 제2커패시터전극을 형성하는 단계와 상기 게이트전극을 형성하는 단계는 동시에 이루어지는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제11항에 있어서,상기 반도체층은 산화물 반도체를 포함하는, 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Seul Ki</engName><name>김슬기</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KANG, Ye Eun</engName><name>강예은</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Sho Yeon</engName><name>김소연</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Seung Rae</engName><name>김승래</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>WON, Dong Hyun</engName><name>원동현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.03.21</receiptDate><receiptNumber>1-1-2022-0303557-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.22</receiptDate><receiptNumber>1-1-2025-0089125-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220034933.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9367e202351212a4204132a8b5e1b9e1c9f3a4373560fc1c9f6a1f7f5464de66eca79e9cf42ea9b181ca36857d1dde83ad7de1d4ec437dd573</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbd98389d5627f72138235c03acdeedc1debfd9e6bd377efc92f020c86189108f6358b4c545651865d7227a6ef8ae227698ace821fcc8ca69</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>