Projeto de hardware em HDL (systemc) para multiplicação de uma matriz 3x3 por um vetor 3x1 utilizando filas bloqueantes para garantir sincronização.
