摘要
目前半導體主流的封裝連結技術方式主要有打線接合(wire bonding)和覆晶接合(flip
chip)，由於近年來電子元件不段強調輕、薄、短、小及功能增加，為達到此目的，其元件
內部勢必要增加I/O 數、增加電路密度、降低電感，所以多晶片模組(Multi-Chip Module,
MCM)及三維晶片模組(3-Dimensional Package ) 為近幾年新開發且常被應用的新型IC 封
裝技術。但由於多晶片模組及三維晶片模組內各晶片的厚度、接合高度及接合跨距皆不同，
欲連結不同種類之晶片功能，經評估僅打線接合方法(wire bonding)適用於較為先進之多晶
片模組及三維模組封裝，所以未來打線接合仍將為先進之多晶片模組封裝主流技術，且以
高純度金線(pure gold wire)為主。
大部份研究皆著重於金線偏移與晶片封裝模流分析，但對金線基本機械性質及微觀時
機械行為尚未非常明瞭，本研究針對微金線的基本材料機械性質作一研究外，更針對多晶
片模組封裝及三維封裝過程可能遇到的微金線下陷性質做進一步探討，實驗主要包含金線
拉伸實驗及金線下陷實驗兩種，以瞭解金線接合時其金線下陷受幾何形狀影響情形。
將得到的下陷勁度實驗值與ANSYS數值分析結果進行比較，瞭解不同金線接合跨
距下的金線拖曳力及縱向位移下陷大小。相信對半導體封裝微金線設計分析時，其相對的
金線接合跨距，所能承受最大金線拖曳力及縱向位移下陷能有所預測與依循。
Abstract
Concerns about wire sweep and wire sag on the applications of the 3-dimensional packaging
technology in the multi-chip module systems have been highly raised recently. Because the
interconnection distance of the multi-chip modules is usually longer than that in single-chip
system. It had been proved by authors’ previous studies that the longer the bond length and the 
higher the bond height of a wire bond, the smaller the sweep stiffness of the bond system. The
lower sweep stiffness of the wire bond will always cause higher risk of wire sweep. Wire sweep
may induce device shorting and/or current leakage leading to IC failure. Therefore, most studies
in the literature focus on how to precisely predict the wire sweep for a specific profile of wire
bond.
For 3-dimensional and multi-chip packaging, excessive wire sag can lead to wire touch to the
lower layer and cause short circuit and failure of chips. This paper will mainly study the wire sag
problem for long wire bonds applied in 3-dimensional and/or multi-chip module packaging. A
definition of the sag stiffness of a wire bond will be proposed to represent the sag resistance of a
specific profile of wire bond. Furthermore, the wire sag experiments of wire bonds will be
conducted to verify with numerical analysis.
sagsagsag kfK  (4)
其中 sagf : 下陷勁度之形狀幾何因數，可由數值分析方法來求得。
若假設金線封裝為一橢圓形狀，則此橢圓形狀之下陷勁度(Sag stiffness)則可定義為
EI
H
L
H
f
EI
L
L
H
f
Spk
H
s
L
s
s
s
33
)()(
1 

  (5)
2-2 金線下陷勁度理論
為瞭解金線拖曳力對金線接合幾何形狀影響結果，本實驗採用ANSYS軟體(FEA)進行
數值分析研究，於ANSYS程式中輸入微金線材料彈性係數67.1GPa，浦松比0.42，填充材料
密度1880kg/m3，垂直金線方向速度分量2.25e-4m/sec，融膠黏度係數120poise，金線拖曳力
為0.074N/m，使用Pipe16元素來模擬金線偏移行為[11]。
3. 實驗結果
3.1 材料及試片
本研究過程是採用 Kulicke & Soffa co. 直徑為15μm，產品編號 AW99 type、FP2 type、
FORMAX type 等三種不同材質作為比較。對三種金線拉伸實驗中所使用的微拉力實驗機
HT-9006，荷重元 MKS 與位移輸出皆先經過校正才進行實驗，以確保在微小重量變化之下，
本實驗皆能獲得相當精確的實驗結果。
E-Loop 之金線接合幾何形狀， L：金線接合跨距，H：金線接合高度。在不同接合跨
距金線下陷實驗，以相同金線接合幾何形狀 E-Loop，在金線接合高度為H =250μm和五種
金線接合跨距條件之下，圖 1 所顯示為典型 E-loop 金線接合幾何形狀，表 1 列出 E-Loop
金線接合實驗試片參數。
圖 1. 金線接合幾何形狀和流動力下陷實驗說明。
表1. E-Loop金線接合實驗試片參數表
Type
Wire
Diameter
(μm)
Bond
Height
(μm)
Bond
Span
(mm)
Temperature
(℃)
2.25
3.25
4.25
5.25
AW99 ø 15 250
6.25
25
4. 結果與討論
4.1 金線應力應變曲線
在金線精製過程中其變形量是被要求的。金線材料性質與原始的材料很相近。在抽拉
與鍛鍊的過程其材料組織及微結構都有均質性[11]。因此在數值或統計分析上，為最好從實
驗上取得金線的材料性質。
圖 5 顯示在室溫中金線直徑15μm變化之力量與位移的曲線圖。在測試金線15μm直徑
中，以 FORMAX type 金線能承受拉力最小，圖 6 為金線彈性模數在測試過程受拉伸速率
只有輕微的減少，這結果可表明金線的彈性模數在任何流速下變化不大。
實驗上所得到金線彈性模數為分別是 AW99 type 為 67.07GPa、FP2 type 為 67.49GPa
和 FORMAX type 為 67.36Gpa，此實驗所得之彈性模數再這項研究過程中更進一步與數值
分析使用。表 2 由本研究微拉力試驗機量得最大抗拉強度，小於金線巨觀時的量測值，其
不確度都在誤差值內。表 3 是 Kulicke & Soffa Co.提供巨觀下金線機械性質[11]。兩者比較
之下其實驗值得到彈性模數都偏低。
0 1 2 3 4 5
Displacement (mm)
0
1
2
3
4
5
F
or
ce
(g
f)
AW99 type
FP2 type
FORMAX type
圖 4. 常溫不同編號金線之拉伸力量及位移變形圖。
0 10 20 30 40 50 60
Rate (mm/min)
0
10
20
30
40
50
60
70
80
E
la
st
ic
M
od
ul
us
(G
P
a)
AW99 type
FP2 type
FORMAX type
圖 5. 不同編號金線不同速率對彈性係數的影響。
4.2 金線下陷實驗
在金線下陷實驗，主要是模擬金線接合封裝中，金線在封裝製程時受模流曳引力
產生的縱向位移下陷。本文採用金線直徑為 15μm材料進行實驗。圖 6 顯示金線下陷
實驗之金線接合幾何形狀 E-Loop 在金線接合 L=2.25mm/H=250μm之力量下陷圖。其
0 1 2 3 4 5 6 7
Bond Span (mm)
0
2
4
6
8
10
12
14
16
18
20
S
ag
S
tif
fn
es
s
(N
/m
)
E-loop
D=15m
H=250m
FEA
Exp
圖 9.金線不同接合跨距與 H=250μm之數值分析與實驗值下陷勁度比較圖。
以 ANSYS 數值分析用來探討金線於橢圓形時下陷勁度幾何之形狀幾何因數，金線直
徑d =15 μm，不同接合高度和不同接合跨距。並依據橢圓形幾何形狀之集中力與分佈力之
下陷量，可由方程式 2 及 3 求得集中力及分佈力下陷勁度，其關係式為方程式 4。在相同
幾何形狀改變接合跨距，於較小接合跨距時，金線下陷量亦較小。圖 10 為從不同接合跨距
與相同接合高度相較之下，其下陷勁度形狀幾何因數值非常趨近，反之，圖 11 為於不同接
合高度與相同接合跨距相較之下，代表接合跨距對下陷勁度形狀幾何因數影響甚鉅。
0 1 2 3 4 5 6 7
Bond Span (mm)
0
0.1
0.2
0.3
0.4
0.5
f s
ag
Bond height
200m
250m
300m
400m
500m
圖 10. 金線接合橢圓形幾何形狀對不同接合跨距下陷幾何因數圖。
0 100 200 300 400 500 600
Bond Height (m)
0
0.1
0.2
0.3
0.4
0.5
f s
ag
Bond Span
1mm
2mm
3mm
4mm
5mm
6mm
圖 11. 金線接合橢圓形幾何形狀對不同接合高度下陷幾何因數圖
7. 計畫成果自評
項次 計畫成果目標 計畫成果目標達成情形
1 國內外有關微金線大跨距金線
偏移及金線下陷文獻收集及探
討，以確定採用之研究方法及
分析流程。
完成相關文獻收集
2 建立 3 維或多晶片模組之晶片
CAD 佈局及尺寸方法
由數值分析及實驗結果可提供3維或
多晶片模組之晶片CAD佈局及尺寸方
法
3 完成大跨距金線偏移勁度實驗
及金線下陷勁度實驗
已完成大跨距金線偏移勁度實驗及
金線下陷勁度實驗
4 建立大跨距金線偏移勁度及金
線下陷勁度數值分析流程
由本研究可建立大跨距金線偏移勁
度及金線下陷勁度數值分析流程
5 完成比較大跨距金線偏移勁度
及金線下陷勁度實驗、數值分
析與理論預測之比較。
已完成比較大跨距金線偏移勁度及
金線下陷勁度實驗、數值分析與理論
預測之比較。



行政院國家科學委員會補助專題研究計畫
■成 果 報 告
□期中進度報告
三維封裝及多晶片模組封裝大跨距之金線偏移及金線下陷問
題探討
計畫類別：■個別型計畫 □ 整合型計畫
計畫編號：NSC97－2221－E －230 －009－
執行期間：2008 年 08 月 01 日至 2009 年 07 月 31 日
計畫主持人：龔皇光
共同主持人：陳鴻雄
計畫參與人員：
成果報告類型(依經費核定清單規定繳交)：■精簡報告  □完整報告
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
■國際合作研究計畫國外研究報告書一份
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢
■涉及專利或其他智慧財產權，□一年□二年後可公開查詢
執行單位：正修科技大學機械工程系暨機電研究所
中 華 民 國 2009 年 08 月 30 日
1. 前言
從 20 世紀下半葉以來，以半導體為中心的電子工業，成長驚人且表現亮眼。綜觀近年
來的各項科技發展，電子工業與相關產業的蓬勃發展與長足進步，更是有目共睹。根據英
特爾公司創始人之一”哥登･摩爾”(Gordon Moore)在 1965 年曾經提出「摩爾定律」，預測未
來積體電路上可容納的電晶體數目，約每隔 18 個月便會增加一倍，且性能也會提升兩倍，
而價格下降一半[1]。
近年來 IC 電子產品的設計方向，多朝向大容量、小型化及高速化的需求下，半導體封
裝就必須具備上述的基本功能之外，對於新功能的需求亦不斷增加，為順應資訊傳遞速度
發展的潮流，IC 構裝技術亦朝向高密度、高功能需求的多腳化。高性能、大容量，意指 IC
封裝逐漸大型化示。因此多晶片模組封裝 (Multi-Chip Module, MCM)以及三維封裝
(3-Dimensional Package)為近幾年新開發且常被應用的新型 IC 封裝技術。
目前電子封裝構裝技術，可提高信號的傳送速度。因應不同電路特性之數位、類比、
射頻等整合體之封裝。高集積、窄腳距、大規模化之高散熱化等問題的改善，以期進一步
在提高 IC 封裝的密度、尺寸的輕薄短小而如何不影響其產品可靠度便成了現階段 IC 封裝
重要的研究課題。
大部分金線偏移研究論文皆偏向於封裝模流造成的金線變形[2-10]，甚少探討金線接合
幾何形狀對金線下陷的問題。本研究將朝向多晶片模組封裝及三維封裝深入了解其金線特
性，並將數值分析及實驗結果作比較，以瞭解金線接合跨距、金線接合幾何形狀對於金線
下陷拖曳力及下陷位移大小的影響。
2. 理論分析
2-1 金線下陷勁度理論
下陷勁度 (Sag Stiffness)為金線抵抗偏移的能力，可由金線下陷實驗的力量-下陷位移實
驗曲線圖之斜率值求得。
在金線下陷實驗中，金線下陷勁度定義為:
c
sag
sag
P
K  (1)
其中， sagK ：下陷勁度(sag stiffness)， P ：下陷拖曳力，
c
sag ：下陷位移。
在封膠製程中實際下陷拖曳力是為分佈負載，假設這分佈負載均相同，橫向拖曳力量
可定義為：
P p S  (2)
其中， p ：單位金線長度的下陷拖曳力， S ：金線長度。
在單位金線長度拖曳力，偏移勁度可表示為：
d
sag
sag
Sp
k 
                          (3)
其中 sagk ：單位長度下陷勁度，
d
sag ：單位長度下陷拖曳力最大下陷量。
則下陷勁度 sK 和 sk 關係式為：
3.2 金線下陷實驗
金線接合之下陷勁度抵抗能力已在上述定義。金線下陷勁度其定義由實驗得知，圖1
為金線接合幾何形狀和金線流動力之下陷實驗說明。縱向位移即是金線接合時Y軸方向遭
受一等效力，在金線下陷實驗，在y方向可能會發生縱向最大變形，其理論上由於垂直方向
位移的大小不會對積體電路產生影響，所以僅考慮平行方向位移與容許間距關係。
經由實驗室自行組裝研發的微金線下陷試驗機可得到金線接合時之下陷勁度(如圖2所
示)。在實驗過程中，一力量施加於金線打線接合處中央並移往縱向處，金線接合之力量和
縱向位移經計算其下陷勁度吻合，每項測試實驗數據，均有多次實驗且最少皆有三次重現
性，以確保實驗結果的準確。
金線下陷機的荷重元與位移指標分別經由標準重量和 LVDT 校驗，圖 3 顯示為荷重元的
準確校準結果高達 0.9 公克。
在半導體封裝過程中，填膠過程時間很短暫大約 10 秒鐘以內，因此，本實驗在
金線下陷機測試速率設定為5μm。
圖2. 微金線下陷試驗機結構圖。
0 100 200 300 400 500 600 700 800 900 1000
Standard weight ( 10-3 gm )
0
100
200
300
400
500
600
700
800
900
1000
L
o
ad
ce
ll
(

10
-3
g
m
)
圖 3. 微金線下陷試驗荷重元校驗。
力量與縱向位移曲線可觀察其重複性。金線接合之下陷勁度定義為力量與縱向位移曲
線之斜率。由金線下陷實驗結果顯示越高之下陷勁度，其封裝過程中金線下陷之抵抗
力就越大。
0 0.01 0.02 0.03 0.04
Sag Displacement (mm)
0
0.01
0.02
0.03
Lo
ad
(g
f)
E-Loop D=15m
L=2.25mm H=250m
1
2
3
圖 6. 金線接合幾何形狀 E-Loop 在金線接合 L=2.25mm/H=250μm之力量下陷圖。
在多層晶片模組封裝中，許多晶片模具整合，以增加電子產品的多功能設備比以往更
佳。許多接合跨距等級限制的 IC 封裝過程中，了解接合跨距影響金線接合之下陷勁度，所
以本實驗選擇五種接合跨距作為金線下陷實驗。圖 8 顯示金線接合幾何形狀 E-Loop 在金線
接合 H=250μm於不同接合跨距 L 的力量下陷圖。在這些曲線中，集中力量隨著接合跨距逐
漸成倍數下降。
0 0.01 0.02 0.03 0.04
Sag Displacement (mm)
0
0.01
0.02
0.03
Lo
ad
(g
f)
E-Loop
D=15m H=250m
L=2.25mm
L=3.25mm
L=4.25mm
L=5.25mm
L=6.25mm
圖 8. 金線接合幾何形狀 E-Loop 在金線不同接合跨距 H=250μm之力量下陷圖。
基於金線下陷實驗得到之結果，金線下陷勁度可經由負載力量及縱向位移曲線之斜率
計算得之。圖 9 顯示在金線接合幾何形狀 E-Loop 在金線不同接合跨下陷勁度比較圖，由實
驗值與數值分析解可觀察到，以金線接合橢圓形幾何形狀的實驗下陷勁度值在不同金線接
合跨距時，數值分析值及實驗值的金線下陷勁度值大小在跨距愈小時，有些許誤差，勁度
值隨著跨距愈大而變小，探究其原因在金線下陷實驗只要求接合跨距及接合高度準確，但
金線接合形狀接近橢圓形，可能造成下陷實驗刀具在進刀時，使集中力量不一致而導致該
誤差值。
5. 結論
總之，我們已經觀察金線之彈性模數可以隨拉伸速率而稍微下降。因此，在數值分析
之前，最好可以從實驗上得到金線的材料特性。於金線接合橢圓形中數值分析與下陷實驗
發現，在不同接合跨距，金線下陷勁度值大小依序為 2.25mm >3.25 mm >4.25mm >5.25mm
>6.25mm。而接合跨距愈大，其金線下陷勁度值愈小，由數值分析金線於橢圓形時下陷勁
度形狀幾何因數，發現不同接合跨距與相同接合高度相較之下，其下陷勁度形狀幾何因數
值非常趨近，反之，於不同接合高度與相同接合跨距相較之下，其下陷勁度形狀幾何因數
值明顯的下降趨勢，代表接合跨距對下陷勁度形狀幾何因數影響甚鉅。
6. 參考文獻
[1] 陳信文、陳立軒、林永森、陳志銘，"電子構裝技術與材料"，高立圖書公司。
[2] 龔皇光、黃柏文、陳鴻雄，"半導體封裝微金線之鬆弛及破斷性質分析與實證"，中華民
國第二十一屆機械工程研討會，台灣、高雄、國立中山大學，2004。
[3] Nguyen LT, Danker A, Santhiran N and Shervin CR. Flow molding of wire sweep during
molding of integrated circuits. ASME Winter Annual Meeting, ASME, New York, 1992; pp.
72-78.
[4] L. T. Nguyen, J. Jackson, C.H. Teo, S. Chillara, C. Asanasavest 1997 Electronic Components
and Technology Conference, 60
[5] A.A.O. Tay, K.S. Yeo, H.H. Wu and T.B. Lim, "Wire bond deformation during molding of IC
packages", Transactions of ASME, 177 (1995) 178-184.
[6] A.A.O. Tay, K.S. Yeo, J.H. Wu 1996 Microelectronics Reliability, 34 550-556
[7] J.H. Wu , A.A.O. Tay, K.S. Yeo, and T.B. Lim 1998 IEEE Transactions on Components
Package and Manufacturing Technology-Part B. 21 65
[8] S. Han, K.K. Wang 1995 Electronic Packaging, 117 178-184
[9] S. Han, K.K. Wang and D.L. Crouthamelm 1997 Journal of Electronic Packaging, 119
247-254
[10]Lo YL, Lai HY and Tsai MH. Mathematical modeling
of the wall effect on drag forces in molding flow using optical fiber sensing data. Journal of
Material Processing Technology, 2000; 97: pp. 174-179.
[11]龔皇光、黃柏文，陳鴻雄，”ANSYS與電腦輔助
工程分析”，全華科技圖書公司。
[12]H.-K. Kung, 2007/07, ”Evaluation of sweep resistance of Q Auto-Loop and Square-Loop
bonds for semiconductor packaging technology”, Microelectronics Reliability, Vol. 47, pp.
1103-1112.
[13] Kulicke & Soffa Co., material manual.
附件、出席國際學術會議心得報告及發表之論文各一份
參加國際學術會議之性質、預估經費、天數及地點:
(1) 出席人員-計劃主持人 龔皇光 (Huang-Kuang Kung)
(2) 國際學術會議名稱: The International Conference on Electronics
Packaging 2009 (ICEP 2009)
日本 JIEP 學會/IMAP Japan 學會所主辦的 The International Conference
on Electronics Packaging 2009 (ICEP 2009)系列半導體封裝技術研討會
為具世界規模之研討會，今年有約 170 篇之論文發表及訓練課程提供，
為了解此領域最新技術必參加之研討會。
(3)地點
Kyoto International Conference Center, Kyoto, Japan
(3)日期及天數
2009/04/14-2009/04/16 共計 3天
(4) 發表論文題目:
The Semi-experimental Analysis of the Wire Sweep of a Wire Bond
during the Transfer Molding Process
(5) 心得及感想
日本在半導體封裝及設計製造目前尚處於世界領先地位，但台灣
在製程方面是有相當優勢，若能在半導體封裝製程方面再持續努力，是
有機會突破日本技術封鎖，此次出席會議發表成員包含相當多世界知名
公司包含 SONY、IBM、ASE GROUP 在日本代表及材料知名公司 SEKISUI，
也了解這些世界知名公司目前研發成果狀況，此對計畫主持人可進一步
解目前之研究成果已達世界級之研究，感謝國科會能對計畫人持人研究
之經費支持，相信對國家科技世界領導地位能有一定之貢獻。


