TimeQuest Timing Analyzer report for g07_lab5
Tue Apr  4 21:08:09 2017
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'g07_dealerFSM:inst23|state.D'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'g07_dealerFSM:inst23|state.D'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock'
 31. Fast Model Setup: 'g07_dealerFSM:inst23|state.D'
 32. Fast Model Hold: 'clock'
 33. Fast Model Hold: 'g07_dealerFSM:inst23|state.D'
 34. Fast Model Recovery: 'clock'
 35. Fast Model Removal: 'clock'
 36. Fast Model Minimum Pulse Width: 'clock'
 37. Fast Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; g07_lab5                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clock                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                        ;
; g07_dealerFSM:inst23|state.D ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { g07_dealerFSM:inst23|state.D } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 65.57 MHz  ; 65.57 MHz       ; clock                        ;      ;
; 278.78 MHz ; 278.78 MHz      ; g07_dealerFSM:inst23|state.D ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clock                        ; -14.250 ; -5964.522     ;
; g07_dealerFSM:inst23|state.D ; -2.587  ; -15.522       ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -2.218 ; -21.356       ;
; g07_dealerFSM:inst23|state.D ; 0.972  ; 0.000         ;
+------------------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.254 ; -7.524        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.661 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -1.631 ; -960.901      ;
; g07_dealerFSM:inst23|state.D ; -0.611 ; -7.332        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                         ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -14.250 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 15.283     ;
; -14.240 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.274     ;
; -14.240 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.274     ;
; -14.235 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 15.273     ;
; -14.211 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 15.254     ;
; -14.211 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.005      ; 15.254     ;
; -14.146 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 15.179     ;
; -14.146 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.005     ; 15.179     ;
; -14.113 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 15.146     ;
; -14.103 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.137     ;
; -14.103 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.137     ;
; -14.098 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 15.136     ;
; -14.079 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.107     ;
; -14.074 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 15.117     ;
; -14.074 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.005      ; 15.117     ;
; -14.070 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.101     ;
; -14.060 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 15.092     ;
; -14.060 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.006     ; 15.092     ;
; -14.055 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.002     ; 15.091     ;
; -14.031 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.072     ;
; -14.031 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.072     ;
; -14.022 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 15.065     ;
; -14.022 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.005      ; 15.065     ;
; -14.009 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 15.042     ;
; -14.009 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.005     ; 15.042     ;
; -13.966 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.007     ; 14.997     ;
; -13.966 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.007     ; 14.997     ;
; -13.945 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][1]  ; clock        ; clock       ; 1.000        ; -0.010     ; 14.973     ;
; -13.942 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.010     ; 14.970     ;
; -13.938 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; 0.000      ; 14.976     ;
; -13.928 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 14.967     ;
; -13.928 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; 0.001      ; 14.967     ;
; -13.923 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.942     ;
; -13.923 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 14.966     ;
; -13.918 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 14.950     ;
; -13.908 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 14.941     ;
; -13.908 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 14.941     ;
; -13.903 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 14.940     ;
; -13.899 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.010      ; 14.947     ;
; -13.899 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.010      ; 14.947     ;
; -13.899 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.012     ; 14.925     ;
; -13.894 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 14.921     ;
; -13.885 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 14.928     ;
; -13.885 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.005      ; 14.928     ;
; -13.880 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[21][2] ; clock        ; clock       ; 1.000        ; 0.005      ; 14.923     ;
; -13.879 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 14.921     ;
; -13.879 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 14.921     ;
; -13.872 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 14.906     ;
; -13.872 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][1]  ; clock        ; clock       ; 1.000        ; -0.004     ; 14.906     ;
; -13.872 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][3]  ; clock        ; clock       ; 1.000        ; -0.004     ; 14.906     ;
; -13.872 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 14.906     ;
; -13.853 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 14.881     ;
; -13.843 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 14.872     ;
; -13.843 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.009     ; 14.872     ;
; -13.842 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; 0.003      ; 14.883     ;
; -13.842 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 14.883     ;
; -13.838 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.005     ; 14.871     ;
; -13.834 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.872     ;
; -13.834 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.872     ;
; -13.814 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 14.846     ;
; -13.814 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.006     ; 14.846     ;
; -13.814 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.852     ;
; -13.814 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.852     ;
; -13.808 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][1]  ; clock        ; clock       ; 1.000        ; -0.010     ; 14.836     ;
; -13.798 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 14.831     ;
; -13.792 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[22][0] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.811     ;
; -13.792 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[22][4] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.811     ;
; -13.792 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[22][1] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.811     ;
; -13.792 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[22][3] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.811     ;
; -13.792 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[22][2] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.811     ;
; -13.792 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[22][5] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.811     ;
; -13.788 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 14.822     ;
; -13.788 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 14.822     ;
; -13.786 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.019     ; 14.805     ;
; -13.784 ; bjt26:inst3|memory[9][1]                             ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 14.816     ;
; -13.783 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.821     ;
; -13.781 ; bjt26:inst11|memory[0][3]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.001     ; 14.818     ;
; -13.778 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.008     ; 14.808     ;
; -13.774 ; bjt26:inst3|memory[9][1]                             ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 14.807     ;
; -13.774 ; bjt26:inst3|memory[9][1]                             ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 14.807     ;
; -13.771 ; bjt26:inst11|memory[0][3]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.809     ;
; -13.771 ; bjt26:inst11|memory[0][3]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 14.809     ;
; -13.769 ; bjt26:inst3|memory[9][1]                             ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 14.806     ;
; -13.768 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 14.799     ;
; -13.768 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.007     ; 14.799     ;
; -13.768 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; 0.006      ; 14.812     ;
; -13.767 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 14.800     ;
; -13.766 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 14.797     ;
; -13.766 ; bjt26:inst11|memory[0][3]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 14.808     ;
; -13.765 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][1]  ; clock        ; clock       ; 1.000        ; -0.012     ; 14.791     ;
; -13.765 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 14.796     ;
; -13.763 ; bjt26:inst11|memory[11][3]                           ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.012     ; 14.789     ;
; -13.763 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.003     ; 14.798     ;
; -13.759 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 14.802     ;
; -13.759 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.005      ; 14.802     ;
; -13.758 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; 0.007      ; 14.803     ;
; -13.758 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; 0.007      ; 14.803     ;
; -13.757 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 14.784     ;
; -13.756 ; bjt26:inst3|memory[3][3]                             ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.008     ; 14.786     ;
; -13.756 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 14.788     ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.587 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.625      ;
; -2.587 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.625      ;
; -2.587 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.625      ;
; -2.587 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.625      ;
; -2.587 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.625      ;
; -2.587 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.625      ;
; -2.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.533      ;
; -2.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.533      ;
; -2.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.533      ;
; -2.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.533      ;
; -2.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.533      ;
; -2.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.533      ;
; -2.374 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.412      ;
; -2.374 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.412      ;
; -2.374 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.412      ;
; -2.374 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.412      ;
; -2.374 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.412      ;
; -2.374 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.412      ;
; -2.247 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.285      ;
; -2.124 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.162      ;
; -2.124 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.162      ;
; -2.124 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.162      ;
; -2.124 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.162      ;
; -2.124 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.162      ;
; -2.124 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.162      ;
; -2.088 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.126      ;
; -2.088 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.126      ;
; -2.088 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.126      ;
; -2.088 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.126      ;
; -2.088 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.126      ;
; -2.088 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.126      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                           ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.218 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 1.209      ;
; -2.216 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 1.211      ;
; -1.901 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 1.526      ;
; -1.718 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.864      ; 1.209      ;
; -1.716 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.864      ; 1.211      ;
; -1.401 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.864      ; 1.526      ;
; -0.906 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 2.521      ;
; -0.890 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.856      ; 2.529      ;
; -0.890 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.856      ; 2.529      ;
; -0.720 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 2.700      ;
; -0.720 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 2.700      ;
; -0.528 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.C             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.860      ; 2.895      ;
; -0.406 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.864      ; 2.521      ;
; -0.390 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.856      ; 2.529      ;
; -0.390 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.856      ; 2.529      ;
; -0.387 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.027      ;
; -0.387 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.027      ;
; -0.387 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.027      ;
; -0.387 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.027      ;
; -0.329 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.853      ; 3.087      ;
; -0.329 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.853      ; 3.087      ;
; -0.329 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.853      ; 3.087      ;
; -0.329 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.853      ; 3.087      ;
; -0.329 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.853      ; 3.087      ;
; -0.329 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.853      ; 3.087      ;
; -0.271 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.155      ;
; -0.253 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[20][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 3.171      ;
; -0.250 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.E             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 3.174      ;
; -0.248 ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.B         ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 3.176      ;
; -0.220 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.857      ; 2.700      ;
; -0.220 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.857      ; 2.700      ;
; -0.202 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.224      ;
; -0.202 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.224      ;
; -0.202 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.224      ;
; -0.202 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.224      ;
; -0.202 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.224      ;
; -0.113 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.302      ;
; -0.113 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.302      ;
; -0.113 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.302      ;
; -0.113 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.302      ;
; -0.113 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.302      ;
; -0.113 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.302      ;
; -0.108 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][0]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.312      ;
; -0.108 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][4]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.312      ;
; -0.108 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][1]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.312      ;
; -0.108 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.312      ;
; -0.108 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][5]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.312      ;
; -0.105 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.310      ;
; -0.105 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.310      ;
; -0.105 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.310      ;
; -0.105 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.852      ; 3.310      ;
; -0.102 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[17][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.318      ;
; -0.102 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[17][2]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.318      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.070 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.358      ;
; -0.058 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[46][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.865      ; 3.370      ;
; -0.044 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 3.383      ;
; -0.044 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 3.383      ;
; -0.044 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 3.383      ;
; -0.044 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 3.383      ;
; -0.044 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 3.383      ;
; -0.044 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.864      ; 3.383      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[19][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.381      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[19][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.381      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[0][4]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.382      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[19][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.381      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[19][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.381      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[0][3]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.382      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[19][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.381      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[0][2]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.382      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[19][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.381      ;
; -0.040 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[0][5]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.382      ;
; -0.037 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[18][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.384      ;
; -0.037 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[18][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.384      ;
; -0.037 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[18][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.384      ;
; -0.037 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[18][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.384      ;
; -0.037 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[18][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.384      ;
; -0.037 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[18][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.384      ;
; -0.034 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[44][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 3.390      ;
; -0.034 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[44][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 3.390      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.394      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[21][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.389      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.863      ; 3.394      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[21][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.389      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[21][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.389      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[21][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.389      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[21][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.389      ;
; -0.032 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[21][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.389      ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.972 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.258      ;
; 0.983 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.269      ;
; 1.019 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.305      ;
; 1.025 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.312      ;
; 1.034 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.320      ;
; 1.415 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.701      ;
; 1.452 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.738      ;
; 1.458 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.744      ;
; 1.464 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.750      ;
; 1.505 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.791      ;
; 1.538 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.824      ;
; 1.544 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.830      ;
; 1.585 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.871      ;
; 1.626 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.912      ;
; 1.665 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.951      ;
; 1.706 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.992      ;
; 1.718 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.004      ;
; 1.786 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.072      ;
; 1.798 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.084      ;
; 1.878 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.164      ;
; 1.895 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.181      ;
; 2.165 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.451      ;
; 2.165 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.451      ;
; 2.165 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.451      ;
; 2.165 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.451      ;
; 2.322 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.608      ;
; 2.322 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.608      ;
; 2.322 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.608      ;
; 2.322 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.608      ;
; 2.322 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.608      ;
; 2.392 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.678      ;
; 2.392 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.678      ;
; 2.465 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.751      ;
; 2.465 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.751      ;
; 2.465 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.751      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                     ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.254 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.254 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.254 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.254 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.254 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.254 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -0.909 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.947      ;
; -0.909 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.947      ;
; -0.909 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.947      ;
; -0.909 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.947      ;
; -0.909 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.947      ;
; -0.909 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.947      ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.661 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 1.661 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 1.661 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 1.661 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 1.661 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 1.661 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 2.006 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.292      ;
; 2.006 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.292      ;
; 2.006 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.292      ;
; 2.006 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.292      ;
; 2.006 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.292      ;
; 2.006 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.292      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|combout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|combout                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|datad                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|datad                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|inclk[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|inclk[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|outclk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|outclk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
; playp     ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
; resetp    ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
; upp       ; clock      ; 4.643 ; 4.643 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -4.026 ; -4.026 ; Rise       ; clock           ;
; playp     ; clock      ; -3.989 ; -3.989 ; Rise       ; clock           ;
; resetp    ; clock      ; -4.196 ; -4.196 ; Rise       ; clock           ;
; upp       ; clock      ; -4.395 ; -4.395 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 10.788 ; 10.788 ; Rise       ; clock           ;
; gg_led      ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
; invalid_led ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
; l_led       ; clock      ; 11.848 ; 11.848 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.999  ; 8.999  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 15.819 ; 15.819 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 15.620 ; 15.620 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 15.819 ; 15.819 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 15.638 ; 15.638 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 15.622 ; 15.622 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 15.277 ; 15.277 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 15.643 ; 15.643 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 18.649 ; 18.649 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 17.785 ; 17.785 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 18.285 ; 18.285 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 18.329 ; 18.329 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 18.327 ; 18.327 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 18.526 ; 18.526 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 18.634 ; 18.634 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 18.649 ; 18.649 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 21.777 ; 21.777 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 21.423 ; 21.423 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 21.725 ; 21.725 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 21.725 ; 21.725 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 21.731 ; 21.731 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 21.746 ; 21.746 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 21.777 ; 21.777 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 21.774 ; 21.774 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 19.247 ; 19.247 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 19.230 ; 19.230 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 18.904 ; 18.904 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 19.247 ; 19.247 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 18.922 ; 18.922 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 18.919 ; 18.919 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 18.910 ; 18.910 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
; w_led       ; clock      ; 12.269 ; 12.269 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 10.009 ; 10.009 ; Rise       ; clock           ;
; gg_led      ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
; invalid_led ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
; l_led       ; clock      ; 9.622  ; 9.622  ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.999  ; 8.999  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 11.492 ; 11.492 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 11.311 ; 11.311 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 11.316 ; 11.316 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 11.251 ; 11.251 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 11.490 ; 11.490 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 11.601 ; 11.601 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 11.618 ; 11.618 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 12.718 ; 12.718 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 12.718 ; 12.718 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 13.021 ; 13.021 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 13.021 ; 13.021 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 13.017 ; 13.017 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 13.031 ; 13.031 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 13.074 ; 13.074 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 13.074 ; 13.074 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 11.605 ; 11.605 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 11.952 ; 11.952 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 11.605 ; 11.605 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 11.969 ; 11.969 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 11.624 ; 11.624 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 11.643 ; 11.643 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 11.633 ; 11.633 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
; w_led       ; clock      ; 9.479  ; 9.479  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.861 ; 13.861 ; 13.861 ; 13.861 ;
; displaymode[0] ; svnll[2]    ; 14.060 ; 14.060 ; 14.060 ; 14.060 ;
; displaymode[0] ; svnll[3]    ; 13.879 ; 13.879 ; 13.879 ; 13.879 ;
; displaymode[0] ; svnll[4]    ; 13.863 ; 13.863 ; 13.863 ; 13.863 ;
; displaymode[0] ; svnll[5]    ; 13.518 ; 13.518 ; 13.518 ; 13.518 ;
; displaymode[0] ; svnll[6]    ; 13.884 ; 13.884 ; 13.884 ; 13.884 ;
; displaymode[0] ; svnlr[0]    ; 16.026 ; 16.026 ; 16.026 ; 16.026 ;
; displaymode[0] ; svnlr[1]    ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; displaymode[0] ; svnlr[2]    ; 16.570 ; 16.570 ; 16.570 ; 16.570 ;
; displaymode[0] ; svnlr[3]    ; 16.568 ; 16.568 ; 16.568 ; 16.568 ;
; displaymode[0] ; svnlr[4]    ; 16.767 ; 16.767 ; 16.767 ; 16.767 ;
; displaymode[0] ; svnlr[5]    ; 16.875 ; 16.875 ; 16.875 ; 16.875 ;
; displaymode[0] ; svnlr[6]    ; 16.890 ; 16.890 ; 16.890 ; 16.890 ;
; displaymode[0] ; svnrl[0]    ; 17.150 ; 17.150 ; 17.150 ; 17.150 ;
; displaymode[0] ; svnrl[1]    ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; displaymode[0] ; svnrl[2]    ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; displaymode[0] ; svnrl[3]    ; 17.458 ; 17.458 ; 17.458 ; 17.458 ;
; displaymode[0] ; svnrl[4]    ; 17.473 ; 17.473 ; 17.473 ; 17.473 ;
; displaymode[0] ; svnrl[5]    ; 17.504 ; 17.504 ; 17.504 ; 17.504 ;
; displaymode[0] ; svnrl[6]    ; 17.501 ; 17.501 ; 17.501 ; 17.501 ;
; displaymode[0] ; svnrr[0]    ; 14.957 ; 14.957 ; 14.957 ; 14.957 ;
; displaymode[0] ; svnrr[2]    ; 14.631 ; 14.631 ; 14.631 ; 14.631 ;
; displaymode[0] ; svnrr[3]    ; 14.974 ; 14.974 ; 14.974 ; 14.974 ;
; displaymode[0] ; svnrr[4]    ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; displaymode[0] ; svnrr[5]    ; 14.646 ; 14.646 ; 14.646 ; 14.646 ;
; displaymode[0] ; svnrr[6]    ; 13.104 ; 14.637 ; 14.637 ; 13.104 ;
; displaymode[1] ; svnll[0]    ; 13.656 ; 13.656 ; 13.656 ; 13.656 ;
; displaymode[1] ; svnll[2]    ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; displaymode[1] ; svnll[3]    ; 13.674 ; 13.674 ; 13.674 ; 13.674 ;
; displaymode[1] ; svnll[4]    ; 13.658 ; 13.658 ; 13.658 ; 13.658 ;
; displaymode[1] ; svnll[5]    ; 13.313 ; 13.313 ; 13.313 ; 13.313 ;
; displaymode[1] ; svnll[6]    ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; displaymode[1] ; svnlr[0]    ; 15.821 ; 15.821 ; 15.821 ; 15.821 ;
; displaymode[1] ; svnlr[1]    ; 16.321 ; 16.321 ; 16.321 ; 16.321 ;
; displaymode[1] ; svnlr[2]    ; 16.365 ; 16.365 ; 16.365 ; 16.365 ;
; displaymode[1] ; svnlr[3]    ; 16.363 ; 16.363 ; 16.363 ; 16.363 ;
; displaymode[1] ; svnlr[4]    ; 16.562 ; 16.562 ; 16.562 ; 16.562 ;
; displaymode[1] ; svnlr[5]    ; 16.670 ; 16.670 ; 16.670 ; 16.670 ;
; displaymode[1] ; svnlr[6]    ; 16.685 ; 16.685 ; 16.685 ; 16.685 ;
; displaymode[1] ; svnrl[0]    ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; displaymode[1] ; svnrl[1]    ; 17.635 ; 17.635 ; 17.635 ; 17.635 ;
; displaymode[1] ; svnrl[2]    ; 17.635 ; 17.635 ; 17.635 ; 17.635 ;
; displaymode[1] ; svnrl[3]    ; 17.641 ; 17.641 ; 17.641 ; 17.641 ;
; displaymode[1] ; svnrl[4]    ; 17.656 ; 17.656 ; 17.656 ; 17.656 ;
; displaymode[1] ; svnrl[5]    ; 17.687 ; 17.687 ; 17.687 ; 17.687 ;
; displaymode[1] ; svnrl[6]    ; 17.684 ; 17.684 ; 17.684 ; 17.684 ;
; displaymode[1] ; svnrr[0]    ; 15.140 ; 15.140 ; 15.140 ; 15.140 ;
; displaymode[1] ; svnrr[2]    ; 14.814 ; 14.814 ; 14.814 ; 14.814 ;
; displaymode[1] ; svnrr[3]    ; 15.157 ; 15.157 ; 15.157 ; 15.157 ;
; displaymode[1] ; svnrr[4]    ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; displaymode[1] ; svnrr[5]    ; 14.829 ; 14.829 ; 14.829 ; 14.829 ;
; displaymode[1] ; svnrr[6]    ; 11.851 ; 14.820 ; 14.820 ; 11.851 ;
+----------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 9.351  ; 9.351  ; 9.351  ; 9.351  ;
; displaymode[0] ; svnll[2]    ; 9.550  ; 9.550  ; 9.550  ; 9.550  ;
; displaymode[0] ; svnll[3]    ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; displaymode[0] ; svnll[4]    ; 9.353  ; 9.353  ; 9.353  ; 9.353  ;
; displaymode[0] ; svnll[5]    ; 9.008  ; 9.008  ; 9.008  ; 9.008  ;
; displaymode[0] ; svnll[6]    ; 10.441 ; 9.374  ; 9.374  ; 10.441 ;
; displaymode[0] ; svnlr[0]    ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; displaymode[0] ; svnlr[1]    ; 9.829  ; 9.829  ; 9.829  ; 9.829  ;
; displaymode[0] ; svnlr[2]    ; 9.873  ; 9.873  ; 9.873  ; 9.873  ;
; displaymode[0] ; svnlr[3]    ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; displaymode[0] ; svnlr[4]    ; 10.070 ; 10.070 ; 10.070 ; 10.070 ;
; displaymode[0] ; svnlr[5]    ; 10.178 ; 10.178 ; 10.178 ; 10.178 ;
; displaymode[0] ; svnlr[6]    ; 10.193 ; 10.193 ; 10.193 ; 10.193 ;
; displaymode[0] ; svnrl[0]    ; 10.802 ; 10.802 ; 10.802 ; 10.802 ;
; displaymode[0] ; svnrl[1]    ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; displaymode[0] ; svnrl[2]    ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; displaymode[0] ; svnrl[3]    ; 11.110 ; 11.110 ; 11.110 ; 11.110 ;
; displaymode[0] ; svnrl[4]    ; 11.125 ; 11.125 ; 11.125 ; 11.125 ;
; displaymode[0] ; svnrl[5]    ; 11.156 ; 11.156 ; 11.156 ; 11.156 ;
; displaymode[0] ; svnrl[6]    ; 11.153 ; 11.153 ; 11.153 ; 11.153 ;
; displaymode[0] ; svnrr[0]    ; 9.907  ; 9.907  ; 9.907  ; 9.907  ;
; displaymode[0] ; svnrr[2]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; displaymode[0] ; svnrr[3]    ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; displaymode[0] ; svnrr[4]    ; 10.059 ; 9.630  ; 9.630  ; 10.059 ;
; displaymode[0] ; svnrr[5]    ; 9.623  ; 9.623  ; 9.623  ; 9.623  ;
; displaymode[0] ; svnrr[6]    ; 9.527  ; 11.938 ; 11.938 ; 9.527  ;
; displaymode[1] ; svnll[0]    ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; displaymode[1] ; svnll[2]    ; 10.772 ; 10.772 ; 10.772 ; 10.772 ;
; displaymode[1] ; svnll[3]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; displaymode[1] ; svnll[4]    ; 10.879 ; 10.591 ; 10.591 ; 10.879 ;
; displaymode[1] ; svnll[5]    ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; displaymode[1] ; svnll[6]    ; 10.511 ; 10.881 ; 10.881 ; 10.511 ;
; displaymode[1] ; svnlr[0]    ; 11.101 ; 11.101 ; 11.101 ; 11.101 ;
; displaymode[1] ; svnlr[1]    ; 11.601 ; 11.601 ; 11.601 ; 11.601 ;
; displaymode[1] ; svnlr[2]    ; 11.645 ; 11.645 ; 11.645 ; 11.645 ;
; displaymode[1] ; svnlr[3]    ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; displaymode[1] ; svnlr[4]    ; 11.842 ; 11.842 ; 11.842 ; 11.842 ;
; displaymode[1] ; svnlr[5]    ; 11.950 ; 11.950 ; 11.950 ; 11.950 ;
; displaymode[1] ; svnlr[6]    ; 11.965 ; 11.965 ; 11.965 ; 11.965 ;
; displaymode[1] ; svnrl[0]    ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; displaymode[1] ; svnrl[1]    ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; displaymode[1] ; svnrl[2]    ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; displaymode[1] ; svnrl[3]    ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; displaymode[1] ; svnrl[4]    ; 10.564 ; 10.564 ; 10.564 ; 10.564 ;
; displaymode[1] ; svnrl[5]    ; 10.595 ; 10.595 ; 10.595 ; 10.595 ;
; displaymode[1] ; svnrl[6]    ; 10.592 ; 10.592 ; 10.592 ; 10.592 ;
; displaymode[1] ; svnrr[0]    ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; displaymode[1] ; svnrr[2]    ; 9.085  ; 9.085  ; 9.085  ; 9.085  ;
; displaymode[1] ; svnrr[3]    ; 9.400  ; 9.400  ; 9.400  ; 9.400  ;
; displaymode[1] ; svnrr[4]    ; 9.535  ; 9.106  ; 9.106  ; 9.535  ;
; displaymode[1] ; svnrr[5]    ; 9.099  ; 9.099  ; 9.099  ; 9.099  ;
; displaymode[1] ; svnrr[6]    ; 9.003  ; 11.615 ; 11.615 ; 9.003  ;
+----------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -4.610 ; -1790.495     ;
; g07_dealerFSM:inst23|state.D ; -0.439 ; -2.634        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -1.581 ; -345.053      ;
; g07_dealerFSM:inst23|state.D ; 0.361  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.002 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.778 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -1.380 ; -786.380      ;
; g07_dealerFSM:inst23|state.D ; -0.500 ; -6.000        ;
+------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.610 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.637      ;
; -4.598 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.625      ;
; -4.592 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.620      ;
; -4.592 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.620      ;
; -4.582 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.618      ;
; -4.582 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.618      ;
; -4.581 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.613      ;
; -4.580 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.608      ;
; -4.580 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.608      ;
; -4.570 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.606      ;
; -4.570 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.606      ;
; -4.569 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.601      ;
; -4.550 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.577      ;
; -4.548 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.575      ;
; -4.548 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.575      ;
; -4.536 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.563      ;
; -4.536 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.563      ;
; -4.533 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.559      ;
; -4.532 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.555      ;
; -4.532 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.560      ;
; -4.532 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.560      ;
; -4.522 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.558      ;
; -4.522 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.558      ;
; -4.521 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.553      ;
; -4.520 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.543      ;
; -4.515 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.542      ;
; -4.515 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.542      ;
; -4.509 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.532      ;
; -4.505 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.540      ;
; -4.505 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.540      ;
; -4.504 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.535      ;
; -4.491 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.527      ;
; -4.491 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.527      ;
; -4.491 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.008     ; 5.515      ;
; -4.491 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.008     ; 5.515      ;
; -4.489 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.516      ;
; -4.488 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.515      ;
; -4.488 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.515      ;
; -4.484 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[1][1]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.507      ;
; -4.482 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.015     ; 5.499      ;
; -4.481 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.513      ;
; -4.481 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.513      ;
; -4.480 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.508      ;
; -4.479 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[3] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.506      ;
; -4.479 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.515      ;
; -4.479 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.515      ;
; -4.477 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.509      ;
; -4.476 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.508      ;
; -4.474 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.500      ;
; -4.472 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 5.497      ;
; -4.472 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.495      ;
; -4.472 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[1][1]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.495      ;
; -4.471 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.499      ;
; -4.471 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.499      ;
; -4.471 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 5.497      ;
; -4.471 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.006     ; 5.497      ;
; -4.470 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.015     ; 5.487      ;
; -4.468 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.494      ;
; -4.461 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.483      ;
; -4.461 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[3] ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.489      ;
; -4.461 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[3] ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.489      ;
; -4.461 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.497      ;
; -4.461 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.497      ;
; -4.461 ; bjt26:inst11|memory[11][3]                           ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.483      ;
; -4.460 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.492      ;
; -4.460 ; bjt26:inst3|memory[9][1]                             ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.487      ;
; -4.459 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.492      ;
; -4.459 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.492      ;
; -4.458 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.491      ;
; -4.458 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.491      ;
; -4.458 ; bjt26:inst3|memory[22][1]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 5.483      ;
; -4.456 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.483      ;
; -4.456 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.483      ;
; -4.455 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.477      ;
; -4.454 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 5.480      ;
; -4.454 ; bjt26:inst3|memory[22][3]                            ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.006     ; 5.480      ;
; -4.453 ; bjt26:inst11|memory[3][0]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 5.478      ;
; -4.451 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[3] ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.487      ;
; -4.451 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[3] ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 5.487      ;
; -4.450 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[21][2] ; clock        ; clock       ; 1.000        ; 0.004      ; 5.486      ;
; -4.450 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[3] ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.482      ;
; -4.450 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[1][0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.477      ;
; -4.450 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[1][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 5.477      ;
; -4.449 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.009      ; 5.490      ;
; -4.449 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.009      ; 5.490      ;
; -4.449 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.471      ;
; -4.448 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][0]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.476      ;
; -4.448 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][1]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.476      ;
; -4.448 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][3]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.476      ;
; -4.448 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 5.476      ;
; -4.448 ; bjt26:inst11|memory[9][3]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 5.485      ;
; -4.448 ; bjt26:inst3|memory[17][4]                            ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; 0.003      ; 5.483      ;
; -4.448 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.009      ; 5.489      ;
; -4.448 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.009      ; 5.489      ;
; -4.447 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; 0.005      ; 5.484      ;
; -4.447 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[6][1]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.470      ;
; -4.447 ; bjt26:inst3|memory[20][1]                            ; bjt26:inst11|memory[6][2]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.470      ;
; -4.446 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[0][4]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.481      ;
; -4.446 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[0][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.481      ;
; -4.445 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[1][4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.476      ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.439 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.471      ;
; -0.400 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.432      ;
; -0.400 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.432      ;
; -0.400 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.432      ;
; -0.400 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.432      ;
; -0.400 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.432      ;
; -0.400 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.432      ;
; -0.344 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.376      ;
; -0.273 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.305      ;
; -0.221 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.253      ;
; -0.221 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.253      ;
; -0.221 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.253      ;
; -0.221 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.253      ;
; -0.221 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.253      ;
; -0.221 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.253      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                           ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.581 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 0.511      ;
; -1.579 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 0.513      ;
; -1.457 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 0.635      ;
; -1.081 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.011      ;
; -1.081 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.799      ; 0.511      ;
; -1.079 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.799      ; 0.513      ;
; -0.972 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.113      ;
; -0.972 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.113      ;
; -0.957 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.799      ; 0.635      ;
; -0.956 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.C             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.132      ;
; -0.900 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.186      ;
; -0.900 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.186      ;
; -0.792 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.E             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.298      ;
; -0.790 ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.B         ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.300      ;
; -0.787 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.293      ;
; -0.787 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.293      ;
; -0.787 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.293      ;
; -0.787 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[28][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.293      ;
; -0.765 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.789      ; 1.317      ;
; -0.765 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.789      ; 1.317      ;
; -0.765 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.789      ; 1.317      ;
; -0.765 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.789      ; 1.317      ;
; -0.765 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.789      ; 1.317      ;
; -0.765 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.789      ; 1.317      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.746 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.345      ;
; -0.746 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.345      ;
; -0.746 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.345      ;
; -0.746 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.345      ;
; -0.746 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[21][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.345      ;
; -0.745 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[51][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.345      ;
; -0.739 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[20][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.351      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][0]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][4]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][1]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[17][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[17][2]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.704 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[21][5]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.382      ;
; -0.701 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.380      ;
; -0.701 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.380      ;
; -0.701 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.380      ;
; -0.701 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.380      ;
; -0.701 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.380      ;
; -0.701 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[7][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.380      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[13][0]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.394      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.383      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[13][4]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.394      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.383      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[13][1]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.394      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[13][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.394      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.383      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[13][2]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.394      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[13][5]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.394      ;
; -0.698 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[6][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.383      ;
; -0.691 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[11][4]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.401      ;
; -0.691 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[11][1]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.401      ;
; -0.691 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[11][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.401      ;
; -0.691 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[11][2]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.401      ;
; -0.691 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[11][5]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.401      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.404      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.405      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.404      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.405      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.404      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.404      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.405      ;
; -0.688 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[45][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.404      ;
; -0.686 ; g07_dealerFSM:inst23|state.D ; g07_register6:inst9|data_out[0]      ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.404      ;
; -0.686 ; g07_dealerFSM:inst23|state.D ; g07_register6:inst9|data_out[2]      ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.404      ;
; -0.686 ; g07_dealerFSM:inst23|state.D ; g07_register6:inst9|data_out[4]      ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.404      ;
; -0.686 ; g07_dealerFSM:inst23|state.D ; g07_register6:inst9|data_out[1]      ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.404      ;
; -0.686 ; g07_dealerFSM:inst23|state.D ; g07_register6:inst9|data_out[3]      ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.404      ;
; -0.686 ; g07_dealerFSM:inst23|state.D ; g07_register6:inst9|data_out[5]      ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.404      ;
; -0.684 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.409      ;
; -0.684 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.409      ;
; -0.684 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.409      ;
; -0.684 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.409      ;
; -0.684 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.409      ;
; -0.684 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[43][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.409      ;
; -0.683 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[46][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.409      ;
; -0.668 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[4][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.421      ;
; -0.668 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[4][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.421      ;
; -0.668 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[4][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.421      ;
; -0.668 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[4][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.421      ;
; -0.668 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[4][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.421      ;
; -0.668 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[4][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.421      ;
; -0.666 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[38][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.427      ;
; -0.666 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[38][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.427      ;
; -0.666 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[38][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.427      ;
; -0.664 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.427      ;
; -0.664 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.427      ;
; -0.664 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.427      ;
; -0.664 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.427      ;
; -0.664 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.427      ;
; -0.664 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[34][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.427      ;
; -0.663 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.428      ;
; -0.663 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[37][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.430      ;
; -0.663 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.428      ;
; -0.663 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[37][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.800      ; 1.430      ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.515      ;
; 0.376 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.532      ;
; 0.501 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.653      ;
; 0.516 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.672      ;
; 0.553 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.707      ;
; 0.589 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.741      ;
; 0.610 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.762      ;
; 0.624 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.776      ;
; 0.645 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.797      ;
; 0.649 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.801      ;
; 0.680 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.832      ;
; 0.684 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.836      ;
; 0.719 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.871      ;
; 0.774 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.926      ;
; 0.863 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.015      ;
; 0.863 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.015      ;
; 0.863 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.015      ;
; 0.863 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.015      ;
; 0.920 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.072      ;
; 0.920 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.072      ;
; 0.920 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.072      ;
; 0.920 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.072      ;
; 0.920 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.072      ;
; 0.974 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.126      ;
; 0.974 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.126      ;
; 1.000 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.152      ;
; 1.000 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.152      ;
; 1.000 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.152      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                    ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.002 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.030      ;
; 0.102 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.930      ;
; 0.102 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.930      ;
; 0.102 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.930      ;
; 0.102 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.930      ;
; 0.102 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.930      ;
; 0.102 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.930      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.778 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.878 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|combout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|combout                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|datad                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13|datad                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|inclk[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|inclk[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|outclk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst13~clkctrl|outclk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 1.921 ; 1.921 ; Rise       ; clock           ;
; playp     ; clock      ; 1.941 ; 1.941 ; Rise       ; clock           ;
; resetp    ; clock      ; 2.643 ; 2.643 ; Rise       ; clock           ;
; upp       ; clock      ; 2.073 ; 2.073 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -1.801 ; -1.801 ; Rise       ; clock           ;
; playp     ; clock      ; -1.821 ; -1.821 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.934 ; -1.934 ; Rise       ; clock           ;
; upp       ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 5.215 ; 5.215 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.712 ; 5.712 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 7.201 ; 7.201 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 7.043 ; 7.043 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 7.201 ; 7.201 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 7.062 ; 7.062 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 7.048 ; 7.048 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 6.919 ; 6.919 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 7.071 ; 7.071 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 8.121 ; 8.121 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 7.777 ; 7.777 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 7.968 ; 7.968 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 8.012 ; 8.012 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 8.010 ; 8.010 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 8.061 ; 8.061 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 8.105 ; 8.105 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 8.121 ; 8.121 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 9.222 ; 9.222 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 9.075 ; 9.075 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 9.163 ; 9.163 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 9.164 ; 9.164 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 9.172 ; 9.172 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 9.184 ; 9.184 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 9.215 ; 9.215 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 9.222 ; 9.222 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 8.293 ; 8.293 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 8.276 ; 8.276 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 8.172 ; 8.172 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 8.293 ; 8.293 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 8.180 ; 8.180 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 8.177 ; 8.177 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 8.173 ; 8.173 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
; w_led       ; clock      ; 5.823 ; 5.823 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.924 ; 4.924 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
; l_led       ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 5.246 ; 5.246 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.370 ; 5.370 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.528 ; 5.528 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 5.389 ; 5.389 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.246 ; 5.246 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.398 ; 5.398 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.370 ; 5.370 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 5.460 ; 5.460 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 5.509 ; 5.509 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 5.522 ; 5.522 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 6.064 ; 6.064 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 6.115 ; 6.115 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 6.118 ; 6.118 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.650 ; 5.650 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.667 ; 5.667 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 5.543 ; 5.543 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.544 ; 5.544 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.541 ; 5.541 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; displaymode[0] ; svnll[2]    ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; displaymode[0] ; svnll[3]    ; 5.857 ; 5.857 ; 5.857 ; 5.857 ;
; displaymode[0] ; svnll[4]    ; 5.843 ; 5.843 ; 5.843 ; 5.843 ;
; displaymode[0] ; svnll[5]    ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; displaymode[0] ; svnll[6]    ; 5.866 ; 5.866 ; 5.866 ; 5.866 ;
; displaymode[0] ; svnlr[0]    ; 6.572 ; 6.572 ; 6.572 ; 6.572 ;
; displaymode[0] ; svnlr[1]    ; 6.763 ; 6.763 ; 6.763 ; 6.763 ;
; displaymode[0] ; svnlr[2]    ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; displaymode[0] ; svnlr[3]    ; 6.805 ; 6.805 ; 6.805 ; 6.805 ;
; displaymode[0] ; svnlr[4]    ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; displaymode[0] ; svnlr[5]    ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; displaymode[0] ; svnlr[6]    ; 6.916 ; 6.916 ; 6.916 ; 6.916 ;
; displaymode[0] ; svnrl[0]    ; 6.945 ; 6.945 ; 6.945 ; 6.945 ;
; displaymode[0] ; svnrl[1]    ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; displaymode[0] ; svnrl[2]    ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; displaymode[0] ; svnrl[3]    ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; displaymode[0] ; svnrl[4]    ; 7.054 ; 7.054 ; 7.054 ; 7.054 ;
; displaymode[0] ; svnrl[5]    ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; displaymode[0] ; svnrl[6]    ; 7.092 ; 7.092 ; 7.092 ; 7.092 ;
; displaymode[0] ; svnrr[0]    ; 6.146 ; 6.146 ; 6.146 ; 6.146 ;
; displaymode[0] ; svnrr[2]    ; 6.042 ; 6.042 ; 6.042 ; 6.042 ;
; displaymode[0] ; svnrr[3]    ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; displaymode[0] ; svnrr[4]    ; 6.050 ; 6.050 ; 6.050 ; 6.050 ;
; displaymode[0] ; svnrr[5]    ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; displaymode[0] ; svnrr[6]    ; 5.481 ; 6.043 ; 6.043 ; 5.481 ;
; displaymode[1] ; svnll[0]    ; 5.769 ; 5.769 ; 5.769 ; 5.769 ;
; displaymode[1] ; svnll[2]    ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; displaymode[1] ; svnll[3]    ; 5.788 ; 5.788 ; 5.788 ; 5.788 ;
; displaymode[1] ; svnll[4]    ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; displaymode[1] ; svnll[5]    ; 5.645 ; 5.645 ; 5.645 ; 5.645 ;
; displaymode[1] ; svnll[6]    ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; displaymode[1] ; svnlr[0]    ; 6.503 ; 6.503 ; 6.503 ; 6.503 ;
; displaymode[1] ; svnlr[1]    ; 6.694 ; 6.694 ; 6.694 ; 6.694 ;
; displaymode[1] ; svnlr[2]    ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; displaymode[1] ; svnlr[3]    ; 6.736 ; 6.736 ; 6.736 ; 6.736 ;
; displaymode[1] ; svnlr[4]    ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; displaymode[1] ; svnlr[5]    ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; displaymode[1] ; svnlr[6]    ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; displaymode[1] ; svnrl[0]    ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; displaymode[1] ; svnrl[1]    ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; displaymode[1] ; svnrl[2]    ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; displaymode[1] ; svnrl[3]    ; 7.226 ; 7.226 ; 7.226 ; 7.226 ;
; displaymode[1] ; svnrl[4]    ; 7.238 ; 7.238 ; 7.238 ; 7.238 ;
; displaymode[1] ; svnrl[5]    ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; displaymode[1] ; svnrl[6]    ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; displaymode[1] ; svnrr[0]    ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; displaymode[1] ; svnrr[2]    ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; displaymode[1] ; svnrr[3]    ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
; displaymode[1] ; svnrr[4]    ; 6.234 ; 6.234 ; 6.234 ; 6.234 ;
; displaymode[1] ; svnrr[5]    ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; displaymode[1] ; svnrr[6]    ; 5.047 ; 6.227 ; 6.227 ; 5.047 ;
+----------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 4.132 ; 4.132 ; 4.132 ; 4.132 ;
; displaymode[0] ; svnll[2]    ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; displaymode[0] ; svnll[3]    ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; displaymode[0] ; svnll[4]    ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; displaymode[0] ; svnll[5]    ; 4.008 ; 4.008 ; 4.008 ; 4.008 ;
; displaymode[0] ; svnll[6]    ; 4.540 ; 4.160 ; 4.160 ; 4.540 ;
; displaymode[0] ; svnlr[0]    ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; displaymode[0] ; svnlr[1]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; displaymode[0] ; svnlr[2]    ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; displaymode[0] ; svnlr[3]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; displaymode[0] ; svnlr[4]    ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; displaymode[0] ; svnlr[5]    ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; displaymode[0] ; svnlr[6]    ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; displaymode[0] ; svnrl[0]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; displaymode[0] ; svnrl[1]    ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; displaymode[0] ; svnrl[2]    ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; displaymode[0] ; svnrl[3]    ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; displaymode[0] ; svnrl[4]    ; 4.775 ; 4.775 ; 4.775 ; 4.775 ;
; displaymode[0] ; svnrl[5]    ; 4.806 ; 4.806 ; 4.806 ; 4.806 ;
; displaymode[0] ; svnrl[6]    ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; displaymode[0] ; svnrr[0]    ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; displaymode[0] ; svnrr[2]    ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; displaymode[0] ; svnrr[3]    ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; displaymode[0] ; svnrr[4]    ; 4.423 ; 4.258 ; 4.258 ; 4.423 ;
; displaymode[0] ; svnrr[5]    ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; displaymode[0] ; svnrr[6]    ; 4.246 ; 5.098 ; 5.098 ; 4.246 ;
; displaymode[1] ; svnll[0]    ; 4.618 ; 4.618 ; 4.618 ; 4.618 ;
; displaymode[1] ; svnll[2]    ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; displaymode[1] ; svnll[3]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; displaymode[1] ; svnll[4]    ; 4.737 ; 4.623 ; 4.623 ; 4.737 ;
; displaymode[1] ; svnll[5]    ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; displaymode[1] ; svnll[6]    ; 4.635 ; 4.744 ; 4.744 ; 4.635 ;
; displaymode[1] ; svnlr[0]    ; 4.790 ; 4.790 ; 4.790 ; 4.790 ;
; displaymode[1] ; svnlr[1]    ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; displaymode[1] ; svnlr[2]    ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; displaymode[1] ; svnlr[3]    ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; displaymode[1] ; svnlr[4]    ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; displaymode[1] ; svnlr[5]    ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; displaymode[1] ; svnlr[6]    ; 5.134 ; 5.134 ; 5.134 ; 5.134 ;
; displaymode[1] ; svnrl[0]    ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; displaymode[1] ; svnrl[1]    ; 4.559 ; 4.559 ; 4.559 ; 4.559 ;
; displaymode[1] ; svnrl[2]    ; 4.560 ; 4.560 ; 4.560 ; 4.560 ;
; displaymode[1] ; svnrl[3]    ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; displaymode[1] ; svnrl[4]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; displaymode[1] ; svnrl[5]    ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; displaymode[1] ; svnrl[6]    ; 4.618 ; 4.618 ; 4.618 ; 4.618 ;
; displaymode[1] ; svnrr[0]    ; 4.169 ; 4.169 ; 4.169 ; 4.169 ;
; displaymode[1] ; svnrr[2]    ; 4.060 ; 4.060 ; 4.060 ; 4.060 ;
; displaymode[1] ; svnrr[3]    ; 4.186 ; 4.186 ; 4.186 ; 4.186 ;
; displaymode[1] ; svnrr[4]    ; 4.237 ; 4.072 ; 4.072 ; 4.237 ;
; displaymode[1] ; svnrr[5]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; displaymode[1] ; svnrr[6]    ; 4.060 ; 5.037 ; 5.037 ; 4.060 ;
+----------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                         ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack              ; -14.250   ; -2.218   ; -1.254   ; 0.778   ; -1.631              ;
;  clock                        ; -14.250   ; -2.218   ; -1.254   ; 0.778   ; -1.631              ;
;  g07_dealerFSM:inst23|state.D ; -2.587    ; 0.361    ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS               ; -5980.044 ; -345.053 ; -7.524   ; 0.0     ; -968.233            ;
;  clock                        ; -5964.522 ; -345.053 ; -7.524   ; 0.000   ; -960.901            ;
;  g07_dealerFSM:inst23|state.D ; -15.522   ; 0.000    ; N/A      ; N/A     ; -7.332              ;
+-------------------------------+-----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
; playp     ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
; resetp    ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
; upp       ; clock      ; 4.643 ; 4.643 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -1.801 ; -1.801 ; Rise       ; clock           ;
; playp     ; clock      ; -1.821 ; -1.821 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.934 ; -1.934 ; Rise       ; clock           ;
; upp       ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 10.788 ; 10.788 ; Rise       ; clock           ;
; gg_led      ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
; invalid_led ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
; l_led       ; clock      ; 11.848 ; 11.848 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.999  ; 8.999  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 15.819 ; 15.819 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 15.620 ; 15.620 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 15.819 ; 15.819 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 15.638 ; 15.638 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 15.622 ; 15.622 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 15.277 ; 15.277 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 15.643 ; 15.643 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 18.649 ; 18.649 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 17.785 ; 17.785 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 18.285 ; 18.285 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 18.329 ; 18.329 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 18.327 ; 18.327 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 18.526 ; 18.526 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 18.634 ; 18.634 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 18.649 ; 18.649 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 21.777 ; 21.777 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 21.423 ; 21.423 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 21.725 ; 21.725 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 21.725 ; 21.725 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 21.731 ; 21.731 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 21.746 ; 21.746 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 21.777 ; 21.777 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 21.774 ; 21.774 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 19.247 ; 19.247 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 19.230 ; 19.230 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 18.904 ; 18.904 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 19.247 ; 19.247 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 18.922 ; 18.922 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 18.919 ; 18.919 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 18.910 ; 18.910 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
; w_led       ; clock      ; 12.269 ; 12.269 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.924 ; 4.924 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
; l_led       ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 5.246 ; 5.246 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.370 ; 5.370 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.528 ; 5.528 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 5.389 ; 5.389 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.375 ; 5.375 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.246 ; 5.246 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.398 ; 5.398 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.370 ; 5.370 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 5.460 ; 5.460 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 5.509 ; 5.509 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 5.522 ; 5.522 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 6.064 ; 6.064 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 6.115 ; 6.115 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 6.118 ; 6.118 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.650 ; 5.650 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.667 ; 5.667 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 5.543 ; 5.543 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.544 ; 5.544 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.541 ; 5.541 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.861 ; 13.861 ; 13.861 ; 13.861 ;
; displaymode[0] ; svnll[2]    ; 14.060 ; 14.060 ; 14.060 ; 14.060 ;
; displaymode[0] ; svnll[3]    ; 13.879 ; 13.879 ; 13.879 ; 13.879 ;
; displaymode[0] ; svnll[4]    ; 13.863 ; 13.863 ; 13.863 ; 13.863 ;
; displaymode[0] ; svnll[5]    ; 13.518 ; 13.518 ; 13.518 ; 13.518 ;
; displaymode[0] ; svnll[6]    ; 13.884 ; 13.884 ; 13.884 ; 13.884 ;
; displaymode[0] ; svnlr[0]    ; 16.026 ; 16.026 ; 16.026 ; 16.026 ;
; displaymode[0] ; svnlr[1]    ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; displaymode[0] ; svnlr[2]    ; 16.570 ; 16.570 ; 16.570 ; 16.570 ;
; displaymode[0] ; svnlr[3]    ; 16.568 ; 16.568 ; 16.568 ; 16.568 ;
; displaymode[0] ; svnlr[4]    ; 16.767 ; 16.767 ; 16.767 ; 16.767 ;
; displaymode[0] ; svnlr[5]    ; 16.875 ; 16.875 ; 16.875 ; 16.875 ;
; displaymode[0] ; svnlr[6]    ; 16.890 ; 16.890 ; 16.890 ; 16.890 ;
; displaymode[0] ; svnrl[0]    ; 17.150 ; 17.150 ; 17.150 ; 17.150 ;
; displaymode[0] ; svnrl[1]    ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; displaymode[0] ; svnrl[2]    ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; displaymode[0] ; svnrl[3]    ; 17.458 ; 17.458 ; 17.458 ; 17.458 ;
; displaymode[0] ; svnrl[4]    ; 17.473 ; 17.473 ; 17.473 ; 17.473 ;
; displaymode[0] ; svnrl[5]    ; 17.504 ; 17.504 ; 17.504 ; 17.504 ;
; displaymode[0] ; svnrl[6]    ; 17.501 ; 17.501 ; 17.501 ; 17.501 ;
; displaymode[0] ; svnrr[0]    ; 14.957 ; 14.957 ; 14.957 ; 14.957 ;
; displaymode[0] ; svnrr[2]    ; 14.631 ; 14.631 ; 14.631 ; 14.631 ;
; displaymode[0] ; svnrr[3]    ; 14.974 ; 14.974 ; 14.974 ; 14.974 ;
; displaymode[0] ; svnrr[4]    ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; displaymode[0] ; svnrr[5]    ; 14.646 ; 14.646 ; 14.646 ; 14.646 ;
; displaymode[0] ; svnrr[6]    ; 13.104 ; 14.637 ; 14.637 ; 13.104 ;
; displaymode[1] ; svnll[0]    ; 13.656 ; 13.656 ; 13.656 ; 13.656 ;
; displaymode[1] ; svnll[2]    ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; displaymode[1] ; svnll[3]    ; 13.674 ; 13.674 ; 13.674 ; 13.674 ;
; displaymode[1] ; svnll[4]    ; 13.658 ; 13.658 ; 13.658 ; 13.658 ;
; displaymode[1] ; svnll[5]    ; 13.313 ; 13.313 ; 13.313 ; 13.313 ;
; displaymode[1] ; svnll[6]    ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; displaymode[1] ; svnlr[0]    ; 15.821 ; 15.821 ; 15.821 ; 15.821 ;
; displaymode[1] ; svnlr[1]    ; 16.321 ; 16.321 ; 16.321 ; 16.321 ;
; displaymode[1] ; svnlr[2]    ; 16.365 ; 16.365 ; 16.365 ; 16.365 ;
; displaymode[1] ; svnlr[3]    ; 16.363 ; 16.363 ; 16.363 ; 16.363 ;
; displaymode[1] ; svnlr[4]    ; 16.562 ; 16.562 ; 16.562 ; 16.562 ;
; displaymode[1] ; svnlr[5]    ; 16.670 ; 16.670 ; 16.670 ; 16.670 ;
; displaymode[1] ; svnlr[6]    ; 16.685 ; 16.685 ; 16.685 ; 16.685 ;
; displaymode[1] ; svnrl[0]    ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; displaymode[1] ; svnrl[1]    ; 17.635 ; 17.635 ; 17.635 ; 17.635 ;
; displaymode[1] ; svnrl[2]    ; 17.635 ; 17.635 ; 17.635 ; 17.635 ;
; displaymode[1] ; svnrl[3]    ; 17.641 ; 17.641 ; 17.641 ; 17.641 ;
; displaymode[1] ; svnrl[4]    ; 17.656 ; 17.656 ; 17.656 ; 17.656 ;
; displaymode[1] ; svnrl[5]    ; 17.687 ; 17.687 ; 17.687 ; 17.687 ;
; displaymode[1] ; svnrl[6]    ; 17.684 ; 17.684 ; 17.684 ; 17.684 ;
; displaymode[1] ; svnrr[0]    ; 15.140 ; 15.140 ; 15.140 ; 15.140 ;
; displaymode[1] ; svnrr[2]    ; 14.814 ; 14.814 ; 14.814 ; 14.814 ;
; displaymode[1] ; svnrr[3]    ; 15.157 ; 15.157 ; 15.157 ; 15.157 ;
; displaymode[1] ; svnrr[4]    ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; displaymode[1] ; svnrr[5]    ; 14.829 ; 14.829 ; 14.829 ; 14.829 ;
; displaymode[1] ; svnrr[6]    ; 11.851 ; 14.820 ; 14.820 ; 11.851 ;
+----------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 4.132 ; 4.132 ; 4.132 ; 4.132 ;
; displaymode[0] ; svnll[2]    ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; displaymode[0] ; svnll[3]    ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; displaymode[0] ; svnll[4]    ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; displaymode[0] ; svnll[5]    ; 4.008 ; 4.008 ; 4.008 ; 4.008 ;
; displaymode[0] ; svnll[6]    ; 4.540 ; 4.160 ; 4.160 ; 4.540 ;
; displaymode[0] ; svnlr[0]    ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; displaymode[0] ; svnlr[1]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; displaymode[0] ; svnlr[2]    ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; displaymode[0] ; svnlr[3]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; displaymode[0] ; svnlr[4]    ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; displaymode[0] ; svnlr[5]    ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; displaymode[0] ; svnlr[6]    ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; displaymode[0] ; svnrl[0]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; displaymode[0] ; svnrl[1]    ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; displaymode[0] ; svnrl[2]    ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; displaymode[0] ; svnrl[3]    ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; displaymode[0] ; svnrl[4]    ; 4.775 ; 4.775 ; 4.775 ; 4.775 ;
; displaymode[0] ; svnrl[5]    ; 4.806 ; 4.806 ; 4.806 ; 4.806 ;
; displaymode[0] ; svnrl[6]    ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; displaymode[0] ; svnrr[0]    ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; displaymode[0] ; svnrr[2]    ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; displaymode[0] ; svnrr[3]    ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; displaymode[0] ; svnrr[4]    ; 4.423 ; 4.258 ; 4.258 ; 4.423 ;
; displaymode[0] ; svnrr[5]    ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; displaymode[0] ; svnrr[6]    ; 4.246 ; 5.098 ; 5.098 ; 4.246 ;
; displaymode[1] ; svnll[0]    ; 4.618 ; 4.618 ; 4.618 ; 4.618 ;
; displaymode[1] ; svnll[2]    ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; displaymode[1] ; svnll[3]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; displaymode[1] ; svnll[4]    ; 4.737 ; 4.623 ; 4.623 ; 4.737 ;
; displaymode[1] ; svnll[5]    ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; displaymode[1] ; svnll[6]    ; 4.635 ; 4.744 ; 4.744 ; 4.635 ;
; displaymode[1] ; svnlr[0]    ; 4.790 ; 4.790 ; 4.790 ; 4.790 ;
; displaymode[1] ; svnlr[1]    ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; displaymode[1] ; svnlr[2]    ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; displaymode[1] ; svnlr[3]    ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; displaymode[1] ; svnlr[4]    ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; displaymode[1] ; svnlr[5]    ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; displaymode[1] ; svnlr[6]    ; 5.134 ; 5.134 ; 5.134 ; 5.134 ;
; displaymode[1] ; svnrl[0]    ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; displaymode[1] ; svnrl[1]    ; 4.559 ; 4.559 ; 4.559 ; 4.559 ;
; displaymode[1] ; svnrl[2]    ; 4.560 ; 4.560 ; 4.560 ; 4.560 ;
; displaymode[1] ; svnrl[3]    ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; displaymode[1] ; svnrl[4]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; displaymode[1] ; svnrl[5]    ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; displaymode[1] ; svnrl[6]    ; 4.618 ; 4.618 ; 4.618 ; 4.618 ;
; displaymode[1] ; svnrr[0]    ; 4.169 ; 4.169 ; 4.169 ; 4.169 ;
; displaymode[1] ; svnrr[2]    ; 4.060 ; 4.060 ; 4.060 ; 4.060 ;
; displaymode[1] ; svnrr[3]    ; 4.186 ; 4.186 ; 4.186 ; 4.186 ;
; displaymode[1] ; svnrr[4]    ; 4.237 ; 4.072 ; 4.072 ; 4.237 ;
; displaymode[1] ; svnrr[5]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; displaymode[1] ; svnrr[6]    ; 4.060 ; 5.037 ; 5.037 ; 4.060 ;
+----------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock                        ; clock                        ; 43063473 ; 0        ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; clock                        ; 1012     ; 658      ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 93       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock                        ; clock                        ; 43063473 ; 0        ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; clock                        ; 1012     ; 658      ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 93       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 738   ; 738  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 4573  ; 4573 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Apr  4 21:08:07 2017
Info: Command: quartus_sta g07_lab5 -c g07_lab5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name g07_dealerFSM:inst23|state.D g07_dealerFSM:inst23|state.D
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.250     -5964.522 clock 
    Info (332119):    -2.587       -15.522 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case hold slack is -2.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.218       -21.356 clock 
    Info (332119):     0.972         0.000 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case recovery slack is -1.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.254        -7.524 clock 
Info (332146): Worst-case removal slack is 1.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.661         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -960.901 clock 
    Info (332119):    -0.611        -7.332 g07_dealerFSM:inst23|state.D 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.610     -1790.495 clock 
    Info (332119):    -0.439        -2.634 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case hold slack is -1.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.581      -345.053 clock 
    Info (332119):     0.361         0.000 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case recovery slack is 0.002
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.002         0.000 clock 
Info (332146): Worst-case removal slack is 0.778
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.778         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -786.380 clock 
    Info (332119):    -0.500        -6.000 g07_dealerFSM:inst23|state.D 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 358 megabytes
    Info: Processing ended: Tue Apr  4 21:08:09 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


