# Generated by Yosys 0.18+10 (git sha1 56342c003, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model and2
.inputs a b clk reset
.outputs c Q
.names $false
.names $true
1
.names $undef
.subckt dfFRe C=clk D=$abc$256$li0_li0 E=$true Q=a_reg R=$true
.subckt dffre C=clk D=$abc$256$li1_li1 E=$true Q=b_reg R=$true
.subckt dffre C=clk D=$abc$256$li2_li2 E=$true Q=c R=$true
.subckt LUT3 A[0]=reset A[1]=a_reg A[2]=b_reg Y=$abc$256$li2_li2
.param INIT_VALUE 01000000
.subckt LUT2 A[0]=reset A[1]=b Y=$abc$256$li1_li1
.param INIT_VALUE 0100
.subckt LUT2 A[0]=reset A[1]=a Y=$abc$256$li0_li0
.param INIT_VALUE 0100
.subckt LATCH  D=a G=b  Q=Q
.end
