+incdir+src
+incdir+src/model/verilog_TRIAL

src/tb_pkg.sv

src/mem_bfm.sv
src/mem_top.sv
src/cpu_intf.sv
src/cpu_bfm.sv
src/cpu_top.sv

src/tb_env.sv
src/tb_top.sv

