# bitシフト

<pre>
Note: サイクル数は<a href="../cycle.md#マシンサイクル">マシンサイクル</a>単位です。
</pre>

## RL r8

<pre>
r8の各bitとキャリー(C)を左に1だけ回転させる

    C <- [7 <- 0] <- C

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit7
</pre>

## RL [HL]

<pre>
HLが指すメモリアドレスの値の各bitと、キャリー(C)を左に1だけ回転させる

    C <- [7 <- 0] <- C

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit7
</pre>

## RLA

<pre>
Aレジスタの各bitとキャリー(C)を左に1だけ回転させる

    C <- [7 <- 0] <- C

サイクル: 1
バイト長: 1
フラグ:
    Z: 0
    N: 0
    H: 0
    C: 回転前のAレジスタのbit7
</pre>

## RLC r8

<pre>
r8の各bitを左に1だけ回転させる
溢れたbitはキャリーフラグに格納される

    C <- [7 <- 0] <- [7]

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit7
</pre>

## RLC [HL]

<pre>
HLが指すメモリアドレスの値の各bitを左に1だけ回転させる
溢れたbitはキャリーフラグに格納される

    C <- [7 <- 0] <- [7]

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit7
</pre>

## RLCA

<pre>
Aレジスタの各bitを左に1だけ回転させる
溢れたbitはキャリーフラグに格納される

    C <- [7 <- 0] <- [7]

サイクル: 1
バイト長: 1
フラグ:
    Z: 0
    N: 0
    H: 0
    C: 回転前のAレジスタのbit7
</pre>

## RR r8

<pre>
r8の各bitとキャリー(C)を右に1だけ回転させる

    C -> [7 -> 0] -> C

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit0
</pre>

## RR [HL]

<pre>
HLが指すメモリアドレスの値の各bitと、キャリー(C)を右に1だけ回転させる

    C -> [7 -> 0] -> C

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit0
</pre>

## RRA

<pre>
Aレジスタの各bitとキャリー(C)を右に1だけ回転させる

    C -> [7 -> 0] -> C

サイクル: 1
バイト長: 1
フラグ:
    Z: 0
    N: 0
    H: 0
    C: 回転前のAレジスタのbit0
</pre>

## RRC r8

<pre>
r8の各bitを右に1だけ回転させる
溢れたbitはキャリーフラグに格納される

    [0] -> [7 -> 0] -> C

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit0
</pre>

## RRC [HL]

<pre>
HLが指すメモリアドレスの値の各bitを右に1だけ回転させる
溢れたbitはキャリーフラグに格納される

    [0] -> [7 -> 0] -> C

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit0
</pre>

## RRCA

<pre>
Aレジスタの各bitを右に1だけ回転させる
溢れたbitはキャリーフラグに格納される

    [0] -> [7 -> 0] -> C

サイクル: 1
バイト長: 1
フラグ:
    Z: 0
    N: 0
    H: 0
    C: 回転前のAレジスタのbit0
</pre>

## SLA r8

<pre>
r8を左に1だけ算術シフトさせる
溢れたbitはキャリーに格納される

    C <- [7 <- 0] <- 0

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit7
</pre>

## SLA [HL]

<pre>
HLが指すメモリアドレスの値を左に1だけ算術シフトさせる
溢れたbitはキャリーに格納される

    C <- [7 <- 0] <- 0

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit7
</pre>

## SRA r8

<pre>
r8を右に1だけ算術シフトさせる
溢れたbitはキャリーに格納される

    [7] -> [7 -> 0] -> C

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit0
</pre>

## SRA [HL]

<pre>
HLが指すメモリアドレスの値を右に1だけ算術シフトさせる
溢れたbitはキャリーに格納される

    [7] -> [7 -> 0] -> C

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit0
</pre>

## SRL r8

<pre>
r8を右に1だけ論理シフトさせる
溢れたbitはキャリーに格納される

    0 -> [7 -> 0] -> C

サイクル: 2
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前のr8のbit0
</pre>

## SRL [HL]

<pre>
HLが指すメモリアドレスの値を右に1だけ論理シフトさせる
溢れたbitはキャリーに格納される

    0 -> [7 -> 0] -> C

サイクル: 4
バイト長: 2
フラグ:
    Z: 結果が0ならセット
    N: 0
    H: 0
    C: 回転前の[HL]のbit0
</pre>
