[Inputs]
clk
arst
write_i
read_i
=data_i[7:0]=
[Outputs]
error_o
full_o
empty_o
=data_o[7:0]=
=ocup_o[0:0]=
[BiDir]
[ATTRIBUTES]
VeriModel fifo

