Fitter report for Omdazz_CyclIV_Calcul
Tue Nov 05 22:55:29 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Fitter Device Options
 19. Operating Settings and Conditions
 20. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Failed - Tue Nov 05 22:55:29 2024               ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; Omdazz_CyclIV_Calcul                            ;
; Top-level Entity Name              ; Omdazz_calcul_top                               ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10E22C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 161 / 10,320 ( 2 % )                            ;
;     Total combinational functions  ; 161 / 10,320 ( 2 % )                            ;
;     Dedicated logic registers      ; 110 / 10,320 ( 1 % )                            ;
; Total registers                    ; 110                                             ;
; Total pins                         ; 90 / 92 ( 98 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10E22C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                   ;
+---------------------+------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------+----------------------------+--------------------------+
; Placement (by node) ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                     ;                  ;                            ;                          ;
; Routing (by net)    ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 161 / 10,320 ( 2 % ) ;
;     -- Combinational with no register       ; 51                   ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 110                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 30                   ;
;     -- 3 input functions                    ; 25                   ;
;     -- <=2 input functions                  ; 106                  ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 64                   ;
;     -- arithmetic mode                      ; 97                   ;
;                                             ;                      ;
; Total registers*                            ; 110 / 10,732 ( 1 % ) ;
;     -- Dedicated logic registers            ; 110 / 10,320 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs                                  ; Not available        ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 90 / 92 ( 98 % )     ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global signals                              ; 0                    ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Maximum fan-out                             ; 103                  ;
; Highest non-global fan-out                  ; 103                  ;
; Total fan-out                               ; 851                  ;
; Average fan-out                             ; 1.69                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                          ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; DATA_EPCS4 ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; FPGA_CLK   ; Unassigned ; --       ; 103                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY1       ; Unassigned ; --       ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY2       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY3       ; Unassigned ; --       ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY4       ; Unassigned ; --       ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; RESET_BUT  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; UART_RXD   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ASDO_EPCS4 ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DCLK_EPCS4 ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG_1      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG_2      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG_3      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG_4      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IR         ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD10_D6   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD11_D7   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1_RS    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2_RW    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3_E     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD4_D0    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD5_D1    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD6_D2    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD7_D3    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD8_D4    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD9_D5    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED1       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED3       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PS_CLOCK   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PS_DATA    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_0      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_1      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_2      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_3      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_4      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_5      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_6      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_7      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HSYNC  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VSYNC  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; beep       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nCSO_EPCS4 ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; I2C_SCL ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; I2C_SDA ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SCL     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SDA     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_BS0  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_BS1  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_CAS  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_CKE  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_CLK  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_CS   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_LDQM ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_RAS  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_UDQM ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SD_WE   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A0    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A1    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A10   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A11   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A2    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A3    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A4    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A5    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A6    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A7    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A8    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_A9    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ0   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ1   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ10  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ11  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ12  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ13  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ14  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ15  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ2   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ3   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ4   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ5   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ6   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ7   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ8   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; S_DQ9   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+---------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; 9        ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; 21       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 11 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 8 ( 0 % )  ; --            ; --           ;
; 3        ; 0 / 11 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 14 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 13 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 10 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 13 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 12 ( 0 % ) ; --            ; --           ;
; Unknown  ; 95             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; 13       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                   ;
+-------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                         ; Entity Name       ; Library Name ;
+-------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+-------------------+--------------+
; |Omdazz_calcul_top            ; 0 (0)       ; 110 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 90   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Omdazz_calcul_top                          ; Omdazz_calcul_top ; work         ;
;    |Buzzer:Buzzer_440Hz_inst| ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Omdazz_calcul_top|Buzzer:Buzzer_440Hz_inst ; Buzzer            ; work         ;
;    |CALCUL:CALCUL_inst|       ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Omdazz_calcul_top|CALCUL:CALCUL_inst       ; CALCUL            ; work         ;
;    |KEY_ADD:KEY_ADD_inst|     ; 0 (0)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Omdazz_calcul_top|KEY_ADD:KEY_ADD_inst     ; KEY_ADD           ; work         ;
;    |KEY_ADD:KEY_BUZZ_inst|    ; 0 (0)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Omdazz_calcul_top|KEY_ADD:KEY_BUZZ_inst    ; KEY_ADD           ; work         ;
;    |KEY_ADD:KEY_MINUS_inst|   ; 0 (0)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Omdazz_calcul_top|KEY_ADD:KEY_MINUS_inst   ; KEY_ADD           ; work         ;
+-------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY2       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RESET_BUT  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beep       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PS_CLOCK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PS_DATA    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HSYNC  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VSYNC  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_EPCS4 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ASDO_EPCS4 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nCSO_EPCS4 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DCLK_EPCS4 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG_1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG_2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG_3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG_4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_5      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_6      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_7      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1_RS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2_RW    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3_E     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD4_D0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD5_D1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD6_D2    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD7_D3    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD8_D4    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD9_D5    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD10_D6   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD11_D7   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCL        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDA        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCL    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDA    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ0      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ1      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ2      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ3      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ4      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ5      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ6      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ7      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ8      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ9      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ10     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ11     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ12     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ13     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ14     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ15     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A0       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A1       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A2       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A3       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A4       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A5       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A6       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A7       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A8       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A9       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A10      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; S_A11      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_BS0     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_BS1     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_LDQM    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_UDQM    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CKE     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CS      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_RAS     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CAS     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_WE      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_CLK   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY1       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY3       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY4       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY2                ;                   ;         ;
; RESET_BUT           ;                   ;         ;
; UART_RXD            ;                   ;         ;
; DATA_EPCS4          ;                   ;         ;
; SCL                 ;                   ;         ;
; SDA                 ;                   ;         ;
; I2C_SCL             ;                   ;         ;
; I2C_SDA             ;                   ;         ;
; S_DQ0               ;                   ;         ;
; S_DQ1               ;                   ;         ;
; S_DQ2               ;                   ;         ;
; S_DQ3               ;                   ;         ;
; S_DQ4               ;                   ;         ;
; S_DQ5               ;                   ;         ;
; S_DQ6               ;                   ;         ;
; S_DQ7               ;                   ;         ;
; S_DQ8               ;                   ;         ;
; S_DQ9               ;                   ;         ;
; S_DQ10              ;                   ;         ;
; S_DQ11              ;                   ;         ;
; S_DQ12              ;                   ;         ;
; S_DQ13              ;                   ;         ;
; S_DQ14              ;                   ;         ;
; S_DQ15              ;                   ;         ;
; S_A0                ;                   ;         ;
; S_A1                ;                   ;         ;
; S_A2                ;                   ;         ;
; S_A3                ;                   ;         ;
; S_A4                ;                   ;         ;
; S_A5                ;                   ;         ;
; S_A6                ;                   ;         ;
; S_A7                ;                   ;         ;
; S_A8                ;                   ;         ;
; S_A9                ;                   ;         ;
; S_A10               ;                   ;         ;
; S_A11               ;                   ;         ;
; SD_BS0              ;                   ;         ;
; SD_BS1              ;                   ;         ;
; SD_LDQM             ;                   ;         ;
; SD_UDQM             ;                   ;         ;
; SD_CKE              ;                   ;         ;
; SD_CLK              ;                   ;         ;
; SD_CS               ;                   ;         ;
; SD_RAS              ;                   ;         ;
; SD_CAS              ;                   ;         ;
; SD_WE               ;                   ;         ;
; FPGA_CLK            ;                   ;         ;
; KEY1                ;                   ;         ;
; KEY3                ;                   ;         ;
; KEY4                ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FPGA_CLK                            ; Unassigned ; 103     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY1                                ; Unassigned ; 29      ; Clock, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; KEY3                                ; Unassigned ; 29      ; Clock, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; KEY4                                ; Unassigned ; 29      ; Clock, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; KEY_ADD:KEY_ADD_inst|flag_light_1   ; Unassigned ; 12      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; KEY_ADD:KEY_MINUS_inst|flag_light_1 ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+-------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10E22C8 for design "Omdazz_CyclIV_Calcul"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Error (176310): Can't place multiple pins assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)
    Info (176311): Pin ASDO_EPCS4 is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21) File: C:/Progect/classroom/Wersall_Lione/Project_3/src/Omdazz_calcul_top.v Line: 33
    Info (176311): Pin ~ALTERA_ASDO_DATA1~ is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)
Error (176310): Can't place multiple pins assigned to pin location Pin_8 (IOPAD_X0_Y21_N14)
    Info (176311): Pin nCSO_EPCS4 is assigned to pin location Pin_8 (IOPAD_X0_Y21_N14) File: C:/Progect/classroom/Wersall_Lione/Project_3/src/Omdazz_calcul_top.v Line: 34
    Info (176311): Pin ~ALTERA_FLASH_nCE_nCSO~ is assigned to pin location Pin_8 (IOPAD_X0_Y21_N14)
Error (176310): Can't place multiple pins assigned to pin location Pin_12 (IOPAD_X0_Y17_N14)
    Info (176311): Pin DCLK_EPCS4 is assigned to pin location Pin_12 (IOPAD_X0_Y17_N14) File: C:/Progect/classroom/Wersall_Lione/Project_3/src/Omdazz_calcul_top.v Line: 35
    Info (176311): Pin ~ALTERA_DCLK~ is assigned to pin location Pin_12 (IOPAD_X0_Y17_N14)
Error (176310): Can't place multiple pins assigned to pin location Pin_13 (IOPAD_X0_Y17_N21)
    Info (176311): Pin DATA_EPCS4 is assigned to pin location Pin_13 (IOPAD_X0_Y17_N21) File: C:/Progect/classroom/Wersall_Lione/Project_3/src/Omdazz_calcul_top.v Line: 32
    Info (176311): Pin ~ALTERA_DATA0~ is assigned to pin location Pin_13 (IOPAD_X0_Y17_N21)
Error (176310): Can't place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)
    Info (176311): Pin VGA_HSYNC is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) File: C:/Progect/classroom/Wersall_Lione/Project_3/src/Omdazz_calcul_top.v Line: 26
    Info (176311): Pin ~ALTERA_nCEO~ is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 6 errors, 1 warning
    Error: Peak virtual memory: 4956 megabytes
    Error: Processing ended: Tue Nov 05 22:55:29 2024
    Error: Elapsed time: 00:00:02
    Error: Total CPU time (on all processors): 00:00:01


