digraph "CFG for '_Z10adamKerneliPiS_iPfS0_fffffffS0_S0_' function" {
	label="CFG for '_Z10adamKerneliPiS_iPfS0_fffffffS0_S0_' function";

	Node0x47399d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4c5ad70",label="{%15:\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %17 = sext i32 %16 to i64\l  %18 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %17\l  %19 = load i32, i32 addrspace(1)* %18, align 4, !tbaa !4, !amdgpu.noclobber\l... !8\l  %20 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %17\l  %21 = load i32, i32 addrspace(1)* %20, align 4, !tbaa !4, !amdgpu.noclobber\l... !8\l  %22 = icmp ne i32 %19, -1\l  %23 = icmp sgt i32 %21, 0\l  %24 = select i1 %22, i1 %23, i1 false\l  br i1 %24, label %25, label %461\l|{<s0>T|<s1>F}}"];
	Node0x47399d0:s0 -> Node0x473cd50;
	Node0x47399d0:s1 -> Node0x473cde0;
	Node0x473cd50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%25:\l25:                                               \l  %26 = sitofp i32 %21 to float\l  %27 = fdiv contract float 1.000000e+00, %26\l  %28 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %29 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %30 = getelementptr i8, i8 addrspace(4)* %29, i64 4\l  %31 = bitcast i8 addrspace(4)* %30 to i16 addrspace(4)*\l  %32 = load i16, i16 addrspace(4)* %31, align 4, !range !9, !invariant.load !8\l  %33 = zext i16 %32 to i32\l  %34 = mul i32 %28, %33\l  %35 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !10\l  %36 = add i32 %34, %35\l  %37 = mul i32 %36, %0\l  %38 = mul nsw i32 %19, %3\l  %39 = add nsw i32 %37, %38\l  %40 = add nsw i32 %39, %0\l  %41 = add nsw i32 %38, %3\l  %42 = tail call i32 @llvm.smin.i32(i32 %40, i32 %41)\l  %43 = icmp slt i32 %39, %42\l  br i1 %43, label %44, label %461\l|{<s0>T|<s1>F}}"];
	Node0x473cd50:s0 -> Node0x473ed30;
	Node0x473cd50:s1 -> Node0x473cde0;
	Node0x473ed30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%44:\l44:                                               \l  %45 = mul nsw i32 %16, %3\l  %46 = add nsw i32 %37, %45\l  %47 = tail call float @llvm.fabs.f32(float %7)\l  %48 = tail call float @llvm.amdgcn.frexp.mant.f32(float %47)\l  %49 = fcmp olt float %48, 0x3FE5555560000000\l  %50 = zext i1 %49 to i32\l  %51 = tail call float @llvm.amdgcn.ldexp.f32(float %48, i32 %50)\l  %52 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %47)\l  %53 = sub nsw i32 %52, %50\l  %54 = fadd float %51, -1.000000e+00\l  %55 = fadd float %51, 1.000000e+00\l  %56 = fadd float %55, -1.000000e+00\l  %57 = fsub float %51, %56\l  %58 = tail call float @llvm.amdgcn.rcp.f32(float %55)\l  %59 = fmul float %54, %58\l  %60 = fmul float %55, %59\l  %61 = fneg float %60\l  %62 = tail call float @llvm.fma.f32(float %59, float %55, float %61)\l  %63 = tail call float @llvm.fma.f32(float %59, float %57, float %62)\l  %64 = fadd float %60, %63\l  %65 = fsub float %64, %60\l  %66 = fsub float %63, %65\l  %67 = fsub float %54, %64\l  %68 = fsub float %54, %67\l  %69 = fsub float %68, %64\l  %70 = fsub float %69, %66\l  %71 = fadd float %67, %70\l  %72 = fmul float %58, %71\l  %73 = fadd float %59, %72\l  %74 = fsub float %73, %59\l  %75 = fsub float %72, %74\l  %76 = fmul float %73, %73\l  %77 = fneg float %76\l  %78 = tail call float @llvm.fma.f32(float %73, float %73, float %77)\l  %79 = fmul float %75, 2.000000e+00\l  %80 = tail call float @llvm.fma.f32(float %73, float %79, float %78)\l  %81 = fadd float %76, %80\l  %82 = fsub float %81, %76\l  %83 = fsub float %80, %82\l  %84 = tail call float @llvm.fmuladd.f32(float %81, float 0x3FCED89C20000000,\l... float 0x3FD23E9880000000)\l  %85 = tail call float @llvm.fmuladd.f32(float %81, float %84, float\l... 0x3FD999BDE0000000)\l  %86 = sitofp i32 %53 to float\l  %87 = fmul float %86, 0x3FE62E4300000000\l  %88 = fneg float %87\l  %89 = tail call float @llvm.fma.f32(float %86, float 0x3FE62E4300000000,\l... float %88)\l  %90 = tail call float @llvm.fma.f32(float %86, float 0xBE205C6100000000,\l... float %89)\l  %91 = fadd float %87, %90\l  %92 = fsub float %91, %87\l  %93 = fsub float %90, %92\l  %94 = tail call float @llvm.amdgcn.ldexp.f32(float %73, i32 1)\l  %95 = fmul float %73, %81\l  %96 = fneg float %95\l  %97 = tail call float @llvm.fma.f32(float %81, float %73, float %96)\l  %98 = tail call float @llvm.fma.f32(float %81, float %75, float %97)\l  %99 = tail call float @llvm.fma.f32(float %83, float %73, float %98)\l  %100 = fadd float %95, %99\l  %101 = fsub float %100, %95\l  %102 = fsub float %99, %101\l  %103 = fmul float %81, %85\l  %104 = fneg float %103\l  %105 = tail call float @llvm.fma.f32(float %81, float %85, float %104)\l  %106 = tail call float @llvm.fma.f32(float %83, float %85, float %105)\l  %107 = fadd float %103, %106\l  %108 = fsub float %107, %103\l  %109 = fsub float %106, %108\l  %110 = fadd float %107, 0x3FE5555540000000\l  %111 = fadd float %110, 0xBFE5555540000000\l  %112 = fsub float %107, %111\l  %113 = fadd float %109, 0x3E2E720200000000\l  %114 = fadd float %113, %112\l  %115 = fadd float %110, %114\l  %116 = fsub float %115, %110\l  %117 = fsub float %114, %116\l  %118 = fmul float %100, %115\l  %119 = fneg float %118\l  %120 = tail call float @llvm.fma.f32(float %100, float %115, float %119)\l  %121 = tail call float @llvm.fma.f32(float %100, float %117, float %120)\l  %122 = tail call float @llvm.fma.f32(float %102, float %115, float %121)\l  %123 = tail call float @llvm.amdgcn.ldexp.f32(float %75, i32 1)\l  %124 = fadd float %118, %122\l  %125 = fsub float %124, %118\l  %126 = fsub float %122, %125\l  %127 = fadd float %94, %124\l  %128 = fsub float %127, %94\l  %129 = fsub float %124, %128\l  %130 = fadd float %123, %126\l  %131 = fadd float %130, %129\l  %132 = fadd float %127, %131\l  %133 = fsub float %132, %127\l  %134 = fsub float %131, %133\l  %135 = fadd float %91, %132\l  %136 = fsub float %135, %91\l  %137 = fsub float %135, %136\l  %138 = fsub float %91, %137\l  %139 = fsub float %132, %136\l  %140 = fadd float %139, %138\l  %141 = fadd float %93, %134\l  %142 = fsub float %141, %93\l  %143 = fsub float %141, %142\l  %144 = fsub float %93, %143\l  %145 = fsub float %134, %142\l  %146 = fadd float %145, %144\l  %147 = fadd float %141, %140\l  %148 = fadd float %135, %147\l  %149 = fsub float %148, %135\l  %150 = fsub float %147, %149\l  %151 = fadd float %146, %150\l  %152 = fadd float %148, %151\l  %153 = fsub float %152, %148\l  %154 = fsub float %151, %153\l  %155 = fmul float %152, %12\l  %156 = fneg float %155\l  %157 = tail call float @llvm.fma.f32(float %12, float %152, float %156)\l  %158 = tail call float @llvm.fma.f32(float %12, float %154, float %157)\l  %159 = fadd float %155, %158\l  %160 = fsub float %159, %155\l  %161 = fsub float %158, %160\l  %162 = tail call float @llvm.fabs.f32(float %155) #3\l  %163 = fcmp oeq float %162, 0x7FF0000000000000\l  %164 = select i1 %163, float %155, float %159\l  %165 = tail call float @llvm.fabs.f32(float %164) #3\l  %166 = fcmp oeq float %165, 0x7FF0000000000000\l  %167 = select i1 %166, float 0.000000e+00, float %161\l  %168 = fcmp oeq float %164, 0x40562E4300000000\l  %169 = select i1 %168, float 0x3EE0000000000000, float 0.000000e+00\l  %170 = fsub float %164, %169\l  %171 = fadd float %169, %167\l  %172 = fmul float %170, 0x3FF7154760000000\l  %173 = tail call float @llvm.rint.f32(float %172)\l  %174 = fcmp ogt float %170, 0x40562E4300000000\l  %175 = fcmp olt float %170, 0xC059D1DA00000000\l  %176 = fneg float %172\l  %177 = tail call float @llvm.fma.f32(float %170, float 0x3FF7154760000000,\l... float %176)\l  %178 = tail call float @llvm.fma.f32(float %170, float 0x3E54AE0BE0000000,\l... float %177)\l  %179 = fsub float %172, %173\l  %180 = fadd float %178, %179\l  %181 = tail call float @llvm.exp2.f32(float %180)\l  %182 = fptosi float %173 to i32\l  %183 = tail call float @llvm.amdgcn.ldexp.f32(float %181, i32 %182)\l  %184 = select i1 %175, float 0.000000e+00, float %183\l  %185 = select i1 %174, float 0x7FF0000000000000, float %184\l  %186 = tail call float @llvm.fma.f32(float %185, float %171, float %185)\l  %187 = tail call float @llvm.fabs.f32(float %185) #3\l  %188 = fcmp oeq float %187, 0x7FF0000000000000\l  %189 = select i1 %188, float %185, float %186\l  %190 = tail call float @llvm.fabs.f32(float %12)\l  %191 = tail call float @llvm.trunc.f32(float %190)\l  %192 = fcmp oeq float %190, %191\l  %193 = zext i1 %192 to i32\l  %194 = fmul float %191, 5.000000e-01\l  %195 = tail call float @llvm.amdgcn.fract.f32(float %194)\l  %196 = tail call i1 @llvm.amdgcn.class.f32(float %194, i32 516)\l  %197 = select i1 %196, float 0.000000e+00, float %195\l  %198 = fcmp oeq float %197, 0.000000e+00\l  %199 = and i1 %192, %198\l  %200 = zext i1 %199 to i32\l  %201 = add nuw nsw i32 %200, %193\l  %202 = icmp eq i32 %201, 1\l  %203 = fcmp olt float %7, 0.000000e+00\l  %204 = and i1 %203, %202\l  %205 = select i1 %204, float -0.000000e+00, float 0.000000e+00\l  %206 = tail call float @llvm.copysign.f32(float %189, float %205)\l  %207 = fcmp uge float %7, 0.000000e+00\l  %208 = icmp ne i32 %201, 0\l  %209 = select i1 %207, i1 true, i1 %208\l  %210 = select i1 %209, float %206, float 0x7FF8000000000000\l  %211 = fcmp oeq float %190, 0x7FF0000000000000\l  %212 = fcmp oeq float %47, 1.000000e+00\l  %213 = fadd float %47, -1.000000e+00\l  %214 = bitcast float %12 to i32\l  %215 = bitcast float %213 to i32\l  %216 = xor i32 %214, %215\l  %217 = icmp sgt i32 %216, -1\l  %218 = select i1 %217, float 0x7FF0000000000000, float 0.000000e+00\l  %219 = select i1 %212, float %47, float %218\l  %220 = fcmp oeq float %47, 0x7FF0000000000000\l  %221 = fcmp oeq float %7, 0.000000e+00\l  %222 = or i1 %221, %220\l  %223 = fcmp olt float %12, 0.000000e+00\l  %224 = xor i1 %221, %223\l  %225 = select i1 %224, float 0.000000e+00, float 0x7FF0000000000000\l  %226 = select i1 %202, float %7, float 0.000000e+00\l  %227 = tail call float @llvm.copysign.f32(float %225, float %226)\l  %228 = fcmp uno float %7, %12\l  %229 = fcmp oeq float %7, 1.000000e+00\l  %230 = fcmp oeq float %12, 0.000000e+00\l  %231 = or i1 %229, %230\l  %232 = tail call float @llvm.fabs.f32(float %9)\l  %233 = tail call float @llvm.amdgcn.frexp.mant.f32(float %232)\l  %234 = fcmp olt float %233, 0x3FE5555560000000\l  %235 = zext i1 %234 to i32\l  %236 = tail call float @llvm.amdgcn.ldexp.f32(float %233, i32 %235)\l  %237 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %232)\l  %238 = sub nsw i32 %237, %235\l  %239 = fadd float %236, -1.000000e+00\l  %240 = fadd float %236, 1.000000e+00\l  %241 = fadd float %240, -1.000000e+00\l  %242 = fsub float %236, %241\l  %243 = tail call float @llvm.amdgcn.rcp.f32(float %240)\l  %244 = fmul float %239, %243\l  %245 = fmul float %240, %244\l  %246 = fneg float %245\l  %247 = tail call float @llvm.fma.f32(float %244, float %240, float %246)\l  %248 = tail call float @llvm.fma.f32(float %244, float %242, float %247)\l  %249 = fadd float %245, %248\l  %250 = fsub float %249, %245\l  %251 = fsub float %248, %250\l  %252 = fsub float %239, %249\l  %253 = fsub float %239, %252\l  %254 = fsub float %253, %249\l  %255 = fsub float %254, %251\l  %256 = fadd float %252, %255\l  %257 = fmul float %243, %256\l  %258 = fadd float %244, %257\l  %259 = fsub float %258, %244\l  %260 = fsub float %257, %259\l  %261 = fmul float %258, %258\l  %262 = fneg float %261\l  %263 = tail call float @llvm.fma.f32(float %258, float %258, float %262)\l  %264 = fmul float %260, 2.000000e+00\l  %265 = tail call float @llvm.fma.f32(float %258, float %264, float %263)\l  %266 = fadd float %261, %265\l  %267 = fsub float %266, %261\l  %268 = fsub float %265, %267\l  %269 = tail call float @llvm.fmuladd.f32(float %266, float\l... 0x3FCED89C20000000, float 0x3FD23E9880000000)\l  %270 = tail call float @llvm.fmuladd.f32(float %266, float %269, float\l... 0x3FD999BDE0000000)\l  %271 = sitofp i32 %238 to float\l  %272 = fmul float %271, 0x3FE62E4300000000\l  %273 = fneg float %272\l  %274 = tail call float @llvm.fma.f32(float %271, float 0x3FE62E4300000000,\l... float %273)\l  %275 = tail call float @llvm.fma.f32(float %271, float 0xBE205C6100000000,\l... float %274)\l  %276 = fadd float %272, %275\l  %277 = fsub float %276, %272\l  %278 = fsub float %275, %277\l  %279 = tail call float @llvm.amdgcn.ldexp.f32(float %258, i32 1)\l  %280 = fmul float %258, %266\l  %281 = fneg float %280\l  %282 = tail call float @llvm.fma.f32(float %266, float %258, float %281)\l  %283 = tail call float @llvm.fma.f32(float %266, float %260, float %282)\l  %284 = tail call float @llvm.fma.f32(float %268, float %258, float %283)\l  %285 = fadd float %280, %284\l  %286 = fsub float %285, %280\l  %287 = fsub float %284, %286\l  %288 = fmul float %266, %270\l  %289 = fneg float %288\l  %290 = tail call float @llvm.fma.f32(float %266, float %270, float %289)\l  %291 = tail call float @llvm.fma.f32(float %268, float %270, float %290)\l  %292 = fadd float %288, %291\l  %293 = fsub float %292, %288\l  %294 = fsub float %291, %293\l  %295 = fadd float %292, 0x3FE5555540000000\l  %296 = fadd float %295, 0xBFE5555540000000\l  %297 = fsub float %292, %296\l  %298 = fadd float %294, 0x3E2E720200000000\l  %299 = fadd float %298, %297\l  %300 = fadd float %295, %299\l  %301 = fsub float %300, %295\l  %302 = fsub float %299, %301\l  %303 = fmul float %285, %300\l  %304 = fneg float %303\l  %305 = tail call float @llvm.fma.f32(float %285, float %300, float %304)\l  %306 = tail call float @llvm.fma.f32(float %285, float %302, float %305)\l  %307 = tail call float @llvm.fma.f32(float %287, float %300, float %306)\l  %308 = tail call float @llvm.amdgcn.ldexp.f32(float %260, i32 1)\l  %309 = fadd float %303, %307\l  %310 = fsub float %309, %303\l  %311 = fsub float %307, %310\l  %312 = fadd float %279, %309\l  %313 = fsub float %312, %279\l  %314 = fsub float %309, %313\l  %315 = fadd float %308, %311\l  %316 = fadd float %315, %314\l  %317 = fadd float %312, %316\l  %318 = fsub float %317, %312\l  %319 = fsub float %316, %318\l  %320 = fadd float %276, %317\l  %321 = fsub float %320, %276\l  %322 = fsub float %320, %321\l  %323 = fsub float %276, %322\l  %324 = fsub float %317, %321\l  %325 = fadd float %324, %323\l  %326 = fadd float %278, %319\l  %327 = fsub float %326, %278\l  %328 = fsub float %326, %327\l  %329 = fsub float %278, %328\l  %330 = fsub float %319, %327\l  %331 = fadd float %330, %329\l  %332 = fadd float %326, %325\l  %333 = fadd float %320, %332\l  %334 = fsub float %333, %320\l  %335 = fsub float %332, %334\l  %336 = fadd float %331, %335\l  %337 = fadd float %333, %336\l  %338 = fsub float %337, %333\l  %339 = fsub float %336, %338\l  %340 = fmul float %337, %12\l  %341 = fneg float %340\l  %342 = tail call float @llvm.fma.f32(float %12, float %337, float %341)\l  %343 = tail call float @llvm.fma.f32(float %12, float %339, float %342)\l  %344 = fadd float %340, %343\l  %345 = fsub float %344, %340\l  %346 = fsub float %343, %345\l  %347 = tail call float @llvm.fabs.f32(float %340) #3\l  %348 = fcmp oeq float %347, 0x7FF0000000000000\l  %349 = select i1 %348, float %340, float %344\l  %350 = tail call float @llvm.fabs.f32(float %349) #3\l  %351 = fcmp oeq float %350, 0x7FF0000000000000\l  %352 = select i1 %351, float 0.000000e+00, float %346\l  %353 = fcmp oeq float %349, 0x40562E4300000000\l  %354 = select i1 %353, float 0x3EE0000000000000, float 0.000000e+00\l  %355 = fsub float %349, %354\l  %356 = fadd float %354, %352\l  %357 = fmul float %355, 0x3FF7154760000000\l  %358 = tail call float @llvm.rint.f32(float %357)\l  %359 = fcmp ogt float %355, 0x40562E4300000000\l  %360 = fcmp olt float %355, 0xC059D1DA00000000\l  %361 = fneg float %357\l  %362 = tail call float @llvm.fma.f32(float %355, float 0x3FF7154760000000,\l... float %361)\l  %363 = tail call float @llvm.fma.f32(float %355, float 0x3E54AE0BE0000000,\l... float %362)\l  %364 = fsub float %357, %358\l  %365 = fadd float %363, %364\l  %366 = tail call float @llvm.exp2.f32(float %365)\l  %367 = fptosi float %358 to i32\l  %368 = tail call float @llvm.amdgcn.ldexp.f32(float %366, i32 %367)\l  %369 = select i1 %360, float 0.000000e+00, float %368\l  %370 = select i1 %359, float 0x7FF0000000000000, float %369\l  %371 = tail call float @llvm.fma.f32(float %370, float %356, float %370)\l  %372 = tail call float @llvm.fabs.f32(float %370) #3\l  %373 = fcmp oeq float %372, 0x7FF0000000000000\l  %374 = select i1 %373, float %370, float %371\l  %375 = fcmp olt float %9, 0.000000e+00\l  %376 = and i1 %375, %202\l  %377 = select i1 %376, float -0.000000e+00, float 0.000000e+00\l  %378 = tail call float @llvm.copysign.f32(float %374, float %377)\l  %379 = fcmp uge float %9, 0.000000e+00\l  %380 = select i1 %379, i1 true, i1 %208\l  %381 = select i1 %380, float %378, float 0x7FF8000000000000\l  %382 = fcmp oeq float %232, 1.000000e+00\l  %383 = fadd float %232, -1.000000e+00\l  %384 = bitcast float %383 to i32\l  %385 = xor i32 %214, %384\l  %386 = icmp sgt i32 %385, -1\l  %387 = select i1 %386, float 0x7FF0000000000000, float 0.000000e+00\l  %388 = select i1 %382, float %232, float %387\l  %389 = fcmp oeq float %232, 0x7FF0000000000000\l  %390 = fcmp oeq float %9, 0.000000e+00\l  %391 = or i1 %390, %389\l  %392 = xor i1 %390, %223\l  %393 = select i1 %392, float 0.000000e+00, float 0x7FF0000000000000\l  %394 = select i1 %202, float %9, float 0.000000e+00\l  %395 = tail call float @llvm.copysign.f32(float %393, float %394)\l  %396 = fcmp uno float %9, %12\l  %397 = fcmp oeq float %9, 1.000000e+00\l  %398 = or i1 %397, %230\l  %399 = select i1 %211, float %219, float %210\l  %400 = select i1 %222, float %227, float %399\l  %401 = fsub contract float 1.000000e+00, %400\l  %402 = select i1 %228, float 0x7FF8000000000000, float %401\l  %403 = select i1 %231, float 0.000000e+00, float %402\l  %404 = select i1 %211, float %388, float %381\l  %405 = select i1 %391, float %395, float %404\l  %406 = fsub contract float 1.000000e+00, %405\l  %407 = select i1 %396, float 0x7FF8000000000000, float %406\l  %408 = select i1 %398, float 0.000000e+00, float %407\l  br label %409\l}"];
	Node0x473ed30 -> Node0x4750a60;
	Node0x4750a60 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%409:\l409:                                              \l  %410 = phi i32 [ %39, %44 ], [ %458, %409 ]\l  %411 = phi i32 [ %46, %44 ], [ %459, %409 ]\l  %412 = sext i32 %411 to i64\l  %413 = getelementptr inbounds float, float addrspace(1)* %5, i64 %412\l  %414 = load float, float addrspace(1)* %413, align 4, !tbaa !11\l  %415 = fmul contract float %27, %414\l  %416 = sext i32 %410 to i64\l  %417 = getelementptr inbounds float, float addrspace(1)* %13, i64 %416\l  %418 = load float, float addrspace(1)* %417, align 4, !tbaa !11\l  %419 = fmul contract float %418, %7\l  %420 = fmul contract float %415, %8\l  %421 = fadd contract float %419, %420\l  store float %421, float addrspace(1)* %417, align 4, !tbaa !11\l  %422 = getelementptr inbounds float, float addrspace(1)* %14, i64 %416\l  %423 = load float, float addrspace(1)* %422, align 4, !tbaa !11\l  %424 = fmul contract float %423, %9\l  %425 = fmul contract float %415, %10\l  %426 = fmul contract float %415, %425\l  %427 = fadd contract float %426, %424\l  store float %427, float addrspace(1)* %422, align 4, !tbaa !11\l  %428 = fdiv contract float %427, %408\l  %429 = fcmp olt float %428, 0x39F0000000000000\l  %430 = select i1 %429, float 0x41F0000000000000, float 1.000000e+00\l  %431 = fmul float %428, %430\l  %432 = tail call float @llvm.sqrt.f32(float %431)\l  %433 = bitcast float %432 to i32\l  %434 = add nsw i32 %433, -1\l  %435 = bitcast i32 %434 to float\l  %436 = add nsw i32 %433, 1\l  %437 = bitcast i32 %436 to float\l  %438 = tail call i1 @llvm.amdgcn.class.f32(float %431, i32 608)\l  %439 = select i1 %429, float 0x3EF0000000000000, float 1.000000e+00\l  %440 = fneg float %437\l  %441 = tail call float @llvm.fma.f32(float %440, float %432, float %431)\l  %442 = fcmp ogt float %441, 0.000000e+00\l  %443 = fneg float %435\l  %444 = tail call float @llvm.fma.f32(float %443, float %432, float %431)\l  %445 = fcmp ole float %444, 0.000000e+00\l  %446 = select i1 %445, float %435, float %432\l  %447 = select i1 %442, float %437, float %446\l  %448 = fmul float %439, %447\l  %449 = select i1 %438, float %431, float %448\l  %450 = fadd contract float %449, %11\l  %451 = fdiv contract float %6, %450\l  %452 = fneg contract float %421\l  %453 = fdiv contract float %452, %403\l  %454 = fmul contract float %453, %451\l  %455 = getelementptr inbounds float, float addrspace(1)* %4, i64 %416\l  %456 = load float, float addrspace(1)* %455, align 4, !tbaa !11\l  %457 = fadd contract float %456, %454\l  store float %457, float addrspace(1)* %455, align 4, !tbaa !11\l  %458 = add nsw i32 %410, 1\l  %459 = add nsw i32 %411, 1\l  %460 = icmp slt i32 %458, %42\l  br i1 %460, label %409, label %461, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x4750a60:s0 -> Node0x4750a60;
	Node0x4750a60:s1 -> Node0x473cde0;
	Node0x473cde0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4c5ad70",label="{%461:\l461:                                              \l  ret void\l}"];
}
