Timing Analyzer report for UART_DPRAM
Thu May 23 07:00:53 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'Clk'
 22. Slow 1200mV 0C Model Hold: 'Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'Clk'
 30. Fast 1200mV 0C Model Hold: 'Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; UART_DPRAM                                              ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.97 MHz ; 236.97 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -3.220 ; -318.520           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.201 ; -264.462                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.220 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.140      ;
; -3.201 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.118      ;
; -3.201 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.118      ;
; -3.201 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.118      ;
; -3.045 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.963      ;
; -3.045 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.963      ;
; -3.045 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.963      ;
; -3.041 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.961      ;
; -3.036 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.954      ;
; -3.036 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.954      ;
; -3.036 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.954      ;
; -3.025 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.945      ;
; -3.021 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.938      ;
; -3.021 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.938      ;
; -3.021 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.938      ;
; -3.006 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.923      ;
; -3.006 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.923      ;
; -3.006 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.923      ;
; -3.003 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.923      ;
; -2.983 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.900      ;
; -2.983 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.900      ;
; -2.983 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.900      ;
; -2.882 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.800      ;
; -2.882 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.800      ;
; -2.882 ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.800      ;
; -2.820 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.738      ;
; -2.820 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.738      ;
; -2.820 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.738      ;
; -2.818 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.737      ;
; -2.818 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.737      ;
; -2.818 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.737      ;
; -2.816 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.733      ;
; -2.816 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.733      ;
; -2.816 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.733      ;
; -2.809 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.728      ;
; -2.809 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.728      ;
; -2.809 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.728      ;
; -2.779 ; uart_byte_rx:uart_byte_rx|bps_clk                                                                           ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.697      ;
; -2.779 ; uart_byte_rx:uart_byte_rx|bps_clk                                                                           ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.697      ;
; -2.779 ; uart_byte_rx:uart_byte_rx|bps_clk                                                                           ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.697      ;
; -2.769 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.688      ;
; -2.769 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.688      ;
; -2.769 ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.688      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[6]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[4]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[5]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[6]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[0]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[1]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[2]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[4]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart_byte_rx:uart_byte_rx|bps_cnt[7]                                                                        ; uart_byte_rx:uart_byte_rx|bps_cnt[5]                                               ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[8]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[1]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[2]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[5]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[6]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[7]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[9]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[10]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[12]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[13]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[14]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.704 ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[15]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.700 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                        ; Clk          ; Clk         ; 1.000        ; 0.397      ; 4.098      ;
; -2.700 ; uart_byte_rx:uart_byte_rx|bps_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0]                                        ; Clk          ; Clk         ; 1.000        ; 0.397      ; 4.098      ;
; -2.693 ; uart_byte_rx:uart_byte_rx|bps_clk                                                                           ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.611      ;
; -2.693 ; uart_byte_rx:uart_byte_rx|bps_clk                                                                           ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.611      ;
; -2.693 ; uart_byte_rx:uart_byte_rx|bps_clk                                                                           ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                        ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.611      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[8]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[1]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[2]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[4]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[5]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[6]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[7]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[9]                                               ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[10]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[12]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[13]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[14]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; uart_byte_rx:uart_byte_rx|div_cnt[15]                                              ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[7] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[6] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[5] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[4] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[3] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[2] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[1] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
; -2.611 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[0] ; Clk          ; Clk         ; 1.000        ; -0.051     ; 3.476      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                                                       ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; CTRL:CTRL|wraddress[4]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.166      ;
; 0.434 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.441 ; CTRL:CTRL|wraddress[6]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.175      ;
; 0.452 ; CTRL:CTRL|wraddress[0]                      ; CTRL:CTRL|wraddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|START_BIT[1]      ; uart_byte_rx:uart_byte_rx|START_BIT[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|START_BIT[0]      ; uart_byte_rx:uart_byte_rx|START_BIT[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_rx:uart_byte_rx|uart_state        ; uart_byte_rx:uart_byte_rx|uart_state                                                                        ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_byte_tx:uart_byte_tx|uart_state        ; uart_byte_tx:uart_byte_tx|uart_state                                                                        ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; key_filter:key_filter|key_state             ; key_filter:key_filter|key_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; key_filter:key_filter|key_flag              ; key_filter:key_filter|key_flag                                                                              ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; key_filter:key_filter|en_cnt                ; key_filter:key_filter|en_cnt                                                                                ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; CTRL:CTRL|rdaddress[0]                      ; CTRL:CTRL|rdaddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; CTRL:CTRL|do_send                           ; CTRL:CTRL|do_send                                                                                           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.473 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.785      ;
; 0.473 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.785      ;
; 0.474 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.786      ;
; 0.475 ; CTRL:CTRL|wraddress[7]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.209      ;
; 0.475 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.787      ;
; 0.483 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.777      ;
; 0.483 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.777      ;
; 0.486 ; CTRL:CTRL|wraddress[5]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.220      ;
; 0.490 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.784      ;
; 0.491 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.492 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.786      ;
; 0.493 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.787      ;
; 0.507 ; CTRL:CTRL|wraddress[7]                      ; CTRL:CTRL|wraddress[7]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.509 ; CTRL:CTRL|rdaddress[7]                      ; CTRL:CTRL|rdaddress[7]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; key_filter:key_filter|state.IDEL            ; key_filter:key_filter|state.FILTER0                                                                         ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.804      ;
; 0.520 ; CTRL:CTRL|rdaddress[4]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.169      ;
; 0.531 ; CTRL:CTRL|rdaddress[2]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.180      ;
; 0.542 ; CTRL:CTRL|rdaddress[7]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.191      ;
; 0.556 ; CTRL:CTRL|rdaddress[0]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.205      ;
; 0.569 ; CTRL:CTRL|rdaddress[6]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.218      ;
; 0.573 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; uart_byte_rx:uart_byte_rx|data_byte[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.541      ; 1.326      ;
; 0.599 ; CTRL:CTRL|rdaddress[5]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.248      ;
; 0.604 ; CTRL:CTRL|rdaddress[3]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.253      ;
; 0.622 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; uart_byte_rx:uart_byte_rx|data_byte[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.542      ; 1.376      ;
; 0.630 ; uart_byte_rx:uart_byte_rx|div_cnt[10]       ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.578      ; 1.420      ;
; 0.643 ; CTRL:CTRL|r1_send_done                      ; CTRL:CTRL|Send_en                                                                                           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.689 ; uart_byte_tx:uart_byte_tx|Tx_Done           ; CTRL:CTRL|rdaddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.982      ;
; 0.706 ; uart_byte_rx:uart_byte_rx|tmp0_Rs232_Rx     ; uart_byte_rx:uart_byte_rx|tmp1_Rs232_Rx                                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.709 ; uart_byte_rx:uart_byte_rx|s0_Rs232_Rx       ; uart_byte_rx:uart_byte_rx|s1_Rs232_Rx                                                                       ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.723 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; uart_byte_rx:uart_byte_rx|data_byte[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.543      ; 1.478      ;
; 0.723 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 1.035      ;
; 0.726 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.102      ; 1.040      ;
; 0.739 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.742 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; uart_byte_rx:uart_byte_rx|div_cnt[11]       ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; key_filter:key_filter|cnt[7]                ; key_filter:key_filter|cnt[7]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; key_filter:key_filter|cnt[5]                ; key_filter:key_filter|cnt[5]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; key_filter:key_filter|cnt[13]               ; key_filter:key_filter|cnt[13]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; key_filter:key_filter|cnt[11]               ; key_filter:key_filter|cnt[11]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; key_filter:key_filter|cnt[15]               ; key_filter:key_filter|cnt[15]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; key_filter:key_filter|cnt[10]               ; key_filter:key_filter|cnt[10]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key_filter:key_filter|cnt[6]                ; key_filter:key_filter|cnt[6]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key_filter:key_filter|cnt[3]                ; key_filter:key_filter|cnt[3]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key_filter:key_filter|cnt[1]                ; key_filter:key_filter|cnt[1]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; key_filter:key_filter|cnt[17]               ; key_filter:key_filter|cnt[17]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key_filter:key_filter|cnt[16]               ; key_filter:key_filter|cnt[16]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key_filter:key_filter|cnt[14]               ; key_filter:key_filter|cnt[14]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key_filter:key_filter|cnt[12]               ; key_filter:key_filter|cnt[12]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; key_filter:key_filter|cnt[4]                ; key_filter:key_filter|cnt[4]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; key_filter:key_filter|cnt[2]                ; key_filter:key_filter|cnt[2]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.749 ; key_filter:key_filter|cnt[19]               ; key_filter:key_filter|cnt[19]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.043      ;
; 0.749 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.043      ;
; 0.749 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.043      ;
; 0.750 ; key_filter:key_filter|cnt[18]               ; key_filter:key_filter|cnt[18]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.043      ;
; 0.750 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.044      ;
; 0.752 ; uart_byte_rx:uart_byte_rx|div_cnt[9]        ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.578      ; 1.542      ;
; 0.756 ; uart_byte_rx:uart_byte_rx|START_BIT[0]      ; uart_byte_rx:uart_byte_rx|START_BIT[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.050      ;
; 0.758 ; uart_byte_tx:uart_byte_tx|bps_clk           ; uart_byte_tx:uart_byte_tx|bps_cnt[0]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.052      ;
; 0.760 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; uart_byte_rx:uart_byte_rx|data_byte[4]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.542      ; 1.514      ;
; 0.760 ; uart_byte_rx:uart_byte_rx|div_cnt[3]        ; uart_byte_rx:uart_byte_rx|div_cnt[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.054      ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 250.88 MHz ; 238.04 MHz      ; Clk        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.986 ; -283.686          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.201 ; -264.462                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                 ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.986 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.917      ;
; -2.962 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.889      ;
; -2.962 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.889      ;
; -2.962 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.889      ;
; -2.826 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.757      ;
; -2.819 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.746      ;
; -2.819 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.746      ;
; -2.819 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.746      ;
; -2.811 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.738      ;
; -2.811 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.738      ;
; -2.811 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.738      ;
; -2.801 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.728      ;
; -2.801 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.728      ;
; -2.801 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.728      ;
; -2.762 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.693      ;
; -2.753 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.684      ;
; -2.738 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.665      ;
; -2.738 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.665      ;
; -2.738 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.665      ;
; -2.729 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.656      ;
; -2.729 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.656      ;
; -2.729 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.656      ;
; -2.666 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.593      ;
; -2.666 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.593      ;
; -2.666 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.593      ;
; -2.577 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.505      ;
; -2.577 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.505      ;
; -2.577 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.505      ;
; -2.571 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.498      ;
; -2.571 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.498      ;
; -2.571 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.498      ;
; -2.533 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.461      ;
; -2.533 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.461      ;
; -2.533 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.461      ;
; -2.519 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.446      ;
; -2.519 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.446      ;
; -2.519 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 3.446      ;
; -2.513 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.497 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.425      ;
; -2.497 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.425      ;
; -2.497 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.425      ;
; -2.496 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.424      ;
; -2.496 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.424      ;
; -2.496 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.424      ;
; -2.491 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1] ; Clk          ; Clk         ; 1.000        ; 0.381      ; 3.874      ;
; -2.491 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; Clk          ; Clk         ; 1.000        ; 0.381      ; 3.874      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[0]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.487 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.416      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[0]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.402      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[8]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[9]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[10]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[12]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[13]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[14]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.444 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[15]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.373      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[8]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[9]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[10]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[12]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[13]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[14]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.424 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[15]       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.353      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[0]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|bps_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.301      ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                        ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.383 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|START_BIT[1]      ; uart_byte_rx:uart_byte_rx|START_BIT[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_byte_rx:uart_byte_rx|START_BIT[0]      ; uart_byte_rx:uart_byte_rx|START_BIT[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; CTRL:CTRL|wraddress[0]                      ; CTRL:CTRL|wraddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; CTRL:CTRL|rdaddress[0]                      ; CTRL:CTRL|rdaddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_rx:uart_byte_rx|uart_state        ; uart_byte_rx:uart_byte_rx|uart_state                                                                        ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_byte_tx:uart_byte_tx|uart_state        ; uart_byte_tx:uart_byte_tx|uart_state                                                                        ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; CTRL:CTRL|do_send                           ; CTRL:CTRL|do_send                                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_filter:key_filter|key_state             ; key_filter:key_filter|key_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_filter:key_filter|key_flag              ; key_filter:key_filter|key_flag                                                                              ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_filter:key_filter|en_cnt                ; key_filter:key_filter|en_cnt                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; CTRL:CTRL|wraddress[4]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.425      ; 1.065      ;
; 0.422 ; CTRL:CTRL|wraddress[6]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.425      ; 1.077      ;
; 0.436 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.722      ;
; 0.437 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.723      ;
; 0.437 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.722      ;
; 0.439 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.724      ;
; 0.447 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.716      ;
; 0.447 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.716      ;
; 0.451 ; CTRL:CTRL|wraddress[7]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.425      ; 1.106      ;
; 0.455 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.724      ;
; 0.456 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.457 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.726      ;
; 0.457 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.725      ;
; 0.460 ; CTRL:CTRL|wraddress[5]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.425      ; 1.115      ;
; 0.468 ; CTRL:CTRL|wraddress[7]                      ; CTRL:CTRL|wraddress[7]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; CTRL:CTRL|rdaddress[7]                      ; CTRL:CTRL|rdaddress[7]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.477 ; key_filter:key_filter|state.IDEL            ; key_filter:key_filter|state.FILTER0                                                                         ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.490 ; CTRL:CTRL|rdaddress[4]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.067      ;
; 0.496 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; uart_byte_rx:uart_byte_rx|data_byte[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.497      ; 1.188      ;
; 0.499 ; CTRL:CTRL|rdaddress[2]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.076      ;
; 0.509 ; CTRL:CTRL|rdaddress[7]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.086      ;
; 0.522 ; CTRL:CTRL|rdaddress[0]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.099      ;
; 0.535 ; CTRL:CTRL|rdaddress[6]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.112      ;
; 0.539 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; uart_byte_rx:uart_byte_rx|data_byte[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.500      ; 1.234      ;
; 0.561 ; CTRL:CTRL|rdaddress[5]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.138      ;
; 0.562 ; uart_byte_rx:uart_byte_rx|div_cnt[10]       ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.540      ; 1.297      ;
; 0.565 ; CTRL:CTRL|rdaddress[3]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.142      ;
; 0.600 ; CTRL:CTRL|r1_send_done                      ; CTRL:CTRL|Send_en                                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.616 ; uart_byte_tx:uart_byte_tx|Tx_Done           ; CTRL:CTRL|rdaddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.884      ;
; 0.626 ; uart_byte_rx:uart_byte_rx|s0_Rs232_Rx       ; uart_byte_rx:uart_byte_rx|s1_Rs232_Rx                                                                       ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.894      ;
; 0.635 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; uart_byte_rx:uart_byte_rx|data_byte[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.501      ; 1.331      ;
; 0.653 ; uart_byte_rx:uart_byte_rx|s1_Rs232_Rx       ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.547      ; 1.395      ;
; 0.654 ; uart_byte_rx:uart_byte_rx|tmp0_Rs232_Rx     ; uart_byte_rx:uart_byte_rx|tmp1_Rs232_Rx                                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.654 ; uart_byte_rx:uart_byte_rx|s1_Rs232_Rx       ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.547      ; 1.396      ;
; 0.660 ; uart_byte_rx:uart_byte_rx|div_cnt[9]        ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.540      ; 1.395      ;
; 0.664 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; uart_byte_rx:uart_byte_rx|data_byte[4]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.500      ; 1.359      ;
; 0.673 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.959      ;
; 0.675 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 0.963      ;
; 0.682 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; uart_byte_rx:uart_byte_rx|data_byte[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.501      ; 1.378      ;
; 0.685 ; uart_byte_rx:uart_byte_rx|div_cnt[8]        ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.540      ; 1.420      ;
; 0.687 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.956      ;
; 0.687 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; uart_byte_rx:uart_byte_rx|div_cnt[11]       ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.690 ; key_filter:key_filter|cnt[13]               ; key_filter:key_filter|cnt[13]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; key_filter:key_filter|cnt[7]                ; key_filter:key_filter|cnt[7]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; key_filter:key_filter|cnt[5]                ; key_filter:key_filter|cnt[5]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.693 ; key_filter:key_filter|cnt[15]               ; key_filter:key_filter|cnt[15]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; key_filter:key_filter|cnt[11]               ; key_filter:key_filter|cnt[11]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; key_filter:key_filter|cnt[3]                ; key_filter:key_filter|cnt[3]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; key_filter:key_filter|cnt[1]                ; key_filter:key_filter|cnt[1]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; key_filter:key_filter|cnt[10]               ; key_filter:key_filter|cnt[10]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; key_filter:key_filter|cnt[17]               ; key_filter:key_filter|cnt[17]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; key_filter:key_filter|cnt[16]               ; key_filter:key_filter|cnt[16]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; key_filter:key_filter|cnt[12]               ; key_filter:key_filter|cnt[12]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; key_filter:key_filter|cnt[6]                ; key_filter:key_filter|cnt[6]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; key_filter:key_filter|cnt[4]                ; key_filter:key_filter|cnt[4]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.965      ;
; 0.696 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.965      ;
; 0.696 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; key_filter:key_filter|cnt[14]               ; key_filter:key_filter|cnt[14]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.966      ;
; 0.697 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; key_filter:key_filter|cnt[19]               ; key_filter:key_filter|cnt[19]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; key_filter:key_filter|cnt[18]               ; key_filter:key_filter|cnt[18]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.966      ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.866 ; -49.425           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.146 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -176.376                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                 ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.866 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.815      ;
; -0.852 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.769 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.718      ;
; -0.764 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.712      ;
; -0.764 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.712      ;
; -0.764 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.712      ;
; -0.759 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.707      ;
; -0.759 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.707      ;
; -0.759 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.707      ;
; -0.755 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.702      ;
; -0.714 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.663      ;
; -0.700 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.647      ;
; -0.700 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.647      ;
; -0.700 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.647      ;
; -0.690 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.638      ;
; -0.690 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.638      ;
; -0.690 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.638      ;
; -0.659 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.608      ;
; -0.646 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 1.789      ;
; -0.646 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 1.789      ;
; -0.644 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.591      ;
; -0.644 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.591      ;
; -0.644 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.591      ;
; -0.632 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.581      ;
; -0.624 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.573      ;
; -0.614 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.561      ;
; -0.614 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.561      ;
; -0.614 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.561      ;
; -0.612 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.561      ;
; -0.612 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.561      ;
; -0.612 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.561      ;
; -0.585 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.713      ;
; -0.585 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.713      ;
; -0.585 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.713      ;
; -0.583 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.532      ;
; -0.583 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.532      ;
; -0.583 ; uart_byte_rx:uart_byte_rx|bps_cnt[3] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.532      ;
; -0.575 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.523      ;
; -0.575 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.523      ;
; -0.575 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.523      ;
; -0.563 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.512      ;
; -0.563 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.512      ;
; -0.563 ; uart_byte_rx:uart_byte_rx|bps_cnt[0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.512      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[0]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|bps_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.549 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 1.692      ;
; -0.549 ; uart_byte_rx:uart_byte_rx|bps_cnt[1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 1.692      ;
; -0.544 ; uart_byte_rx:uart_byte_rx|bps_clk    ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.495      ;
; -0.538 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.487      ;
; -0.538 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.487      ;
; -0.538 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[0]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.537 ; uart_byte_rx:uart_byte_rx|bps_cnt[7] ; uart_byte_rx:uart_byte_rx|bps_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[8]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[4]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[5]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[6]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[7]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[9]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[10]       ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[12]       ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[13]       ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[14]       ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; uart_byte_rx:uart_byte_rx|div_cnt[4] ; uart_byte_rx:uart_byte_rx|div_cnt[15]       ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.515 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.462      ;
; -0.515 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.462      ;
; -0.515 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.462      ;
; -0.511 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.639      ;
; -0.511 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.639      ;
; -0.511 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.639      ;
; -0.509 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|START_BIT[2]      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.457      ;
; -0.509 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|START_BIT[1]      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.457      ;
; -0.509 ; uart_byte_rx:uart_byte_rx|bps_cnt[2] ; uart_byte_rx:uart_byte_rx|START_BIT[0]      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.457      ;
; -0.507 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[8]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.457      ;
; -0.507 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[1]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.457      ;
; -0.507 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[2]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.457      ;
; -0.507 ; uart_byte_rx:uart_byte_rx|div_cnt[3] ; uart_byte_rx:uart_byte_rx|div_cnt[3]        ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.457      ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                        ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.146 ; CTRL:CTRL|wraddress[4]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.476      ;
; 0.149 ; CTRL:CTRL|wraddress[6]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.479      ;
; 0.163 ; CTRL:CTRL|wraddress[7]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.493      ;
; 0.168 ; CTRL:CTRL|wraddress[5]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.498      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CTRL:CTRL|rdaddress[0]                      ; CTRL:CTRL|rdaddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|START_BIT[1]      ; uart_byte_rx:uart_byte_rx|START_BIT[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|START_BIT[0]      ; uart_byte_rx:uart_byte_rx|START_BIT[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_byte_rx:uart_byte_rx|uart_state        ; uart_byte_rx:uart_byte_rx|uart_state                                                                        ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; CTRL:CTRL|wraddress[0]                      ; CTRL:CTRL|wraddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_tx:uart_byte_tx|uart_state        ; uart_byte_tx:uart_byte_tx|uart_state                                                                        ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CTRL:CTRL|do_send                           ; CTRL:CTRL|do_send                                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_filter:key_filter|key_state             ; key_filter:key_filter|key_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_filter:key_filter|key_flag              ; key_filter:key_filter|key_flag                                                                              ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_filter:key_filter|en_cnt                ; key_filter:key_filter|en_cnt                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.317      ;
; 0.188 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.317      ;
; 0.189 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.190 ; uart_byte_rx:uart_byte_rx|r_data_byte[6][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[6][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.319      ;
; 0.193 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; CTRL:CTRL|rdaddress[4]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.481      ;
; 0.200 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.204 ; CTRL:CTRL|wraddress[7]                      ; CTRL:CTRL|wraddress[7]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; CTRL:CTRL|rdaddress[7]                      ; CTRL:CTRL|rdaddress[7]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; CTRL:CTRL|rdaddress[2]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.487      ;
; 0.209 ; CTRL:CTRL|rdaddress[7]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.491      ;
; 0.213 ; CTRL:CTRL|rdaddress[0]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.495      ;
; 0.215 ; key_filter:key_filter|state.IDEL            ; key_filter:key_filter|state.FILTER0                                                                         ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.218 ; CTRL:CTRL|rdaddress[6]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.500      ;
; 0.232 ; CTRL:CTRL|rdaddress[3]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.514      ;
; 0.233 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][2] ; uart_byte_rx:uart_byte_rx|data_byte[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.222      ; 0.539      ;
; 0.233 ; CTRL:CTRL|rdaddress[5]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.515      ;
; 0.252 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2] ; uart_byte_rx:uart_byte_rx|data_byte[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.222      ; 0.558      ;
; 0.255 ; CTRL:CTRL|r1_send_done                      ; CTRL:CTRL|Send_en                                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.260 ; uart_byte_tx:uart_byte_tx|Tx_Done           ; CTRL:CTRL|rdaddress[0]                                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.381      ;
; 0.264 ; uart_byte_rx:uart_byte_rx|div_cnt[10]       ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.238      ; 0.586      ;
; 0.268 ; uart_byte_rx:uart_byte_rx|s0_Rs232_Rx       ; uart_byte_rx:uart_byte_rx|s1_Rs232_Rx                                                                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.272 ; uart_byte_rx:uart_byte_rx|tmp0_Rs232_Rx     ; uart_byte_rx:uart_byte_rx|tmp1_Rs232_Rx                                                                     ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.285 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2] ; uart_byte_rx:uart_byte_rx|data_byte[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.223      ; 0.592      ;
; 0.287 ; uart_byte_rx:uart_byte_rx|r_data_byte[7][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[7][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.416      ;
; 0.290 ; uart_byte_rx:uart_byte_rx|r_data_byte[0][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[0][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.293 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; uart_byte_rx:uart_byte_rx|div_cnt[11]       ; uart_byte_rx:uart_byte_rx|div_cnt[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2] ; uart_byte_rx:uart_byte_rx|data_byte[4]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.222      ; 0.603      ;
; 0.297 ; key_filter:key_filter|cnt[13]               ; key_filter:key_filter|cnt[13]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; key_filter:key_filter|cnt[7]                ; key_filter:key_filter|cnt[7]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; key_filter:key_filter|cnt[11]               ; key_filter:key_filter|cnt[11]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key_filter:key_filter|cnt[10]               ; key_filter:key_filter|cnt[10]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key_filter:key_filter|cnt[5]                ; key_filter:key_filter|cnt[5]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key_filter:key_filter|cnt[3]                ; key_filter:key_filter|cnt[3]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart_byte_rx:uart_byte_rx|r_data_byte[1][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[1][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; key_filter:key_filter|cnt[15]               ; key_filter:key_filter|cnt[15]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; key_filter:key_filter|cnt[1]                ; key_filter:key_filter|cnt[1]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_byte_rx:uart_byte_rx|r_data_byte[2][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[2][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_byte_rx:uart_byte_rx|r_data_byte[3][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[3][1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_byte_rx:uart_byte_rx|r_data_byte[4][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[4][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[19]               ; key_filter:key_filter|cnt[19]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[18]               ; key_filter:key_filter|cnt[18]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[17]               ; key_filter:key_filter|cnt[17]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[16]               ; key_filter:key_filter|cnt[16]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[14]               ; key_filter:key_filter|cnt[14]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[12]               ; key_filter:key_filter|cnt[12]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[6]                ; key_filter:key_filter|cnt[6]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[4]                ; key_filter:key_filter|cnt[4]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_filter:key_filter|cnt[2]                ; key_filter:key_filter|cnt[2]                                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; uart_byte_tx:uart_byte_tx|bps_clk           ; uart_byte_tx:uart_byte_tx|bps_cnt[0]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; uart_byte_rx:uart_byte_rx|r_data_byte[5][0] ; uart_byte_rx:uart_byte_rx|r_data_byte[5][2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; CTRL:CTRL|rdaddress[1]                      ; dpram:dpram0|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.584      ;
; 0.303 ; uart_byte_rx:uart_byte_rx|div_cnt[15]       ; uart_byte_rx:uart_byte_rx|div_cnt[15]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_byte_tx:uart_byte_tx|div_cnt[15]       ; uart_byte_tx:uart_byte_tx|div_cnt[15]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.424      ;
+-------+---------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.220   ; 0.146 ; N/A      ; N/A     ; -3.201              ;
;  Clk             ; -3.220   ; 0.146 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -318.52  ; 0.0   ; 0.0      ; 0.0     ; -264.462            ;
;  Clk             ; -318.520 ; 0.000 ; N/A      ; N/A     ; -264.462            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Rs232_Tx      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rs232_Rx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rs232_Tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rs232_Tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rs232_Tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 2134     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 2134     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 152   ; 152  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Key_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rs232_Rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Rs232_Tx    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Key_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rs232_Rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Rs232_Tx    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Thu May 23 07:00:48 2019
Info: Command: quartus_sta UART_DPRAM -c UART_DPRAM
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_DPRAM.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.220
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.220            -318.520 Clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -264.462 Clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.986
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.986            -283.686 Clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -264.462 Clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.866
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.866             -49.425 Clk 
Info (332146): Worst-case hold slack is 0.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.146               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -176.376 Clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 595 megabytes
    Info: Processing ended: Thu May 23 07:00:53 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


