|t1b_cd_fd
clk_1MHz => counter[0].CLK
clk_1MHz => counter[1].CLK
clk_1MHz => counter[2].CLK
clk_1MHz => counter[3].CLK
clk_1MHz => counter[4].CLK
clk_1MHz => counter[5].CLK
clk_1MHz => counter[6].CLK
clk_1MHz => counter[7].CLK
clk_1MHz => counter[8].CLK
clk_1MHz => counter[9].CLK
clk_1MHz => counter[10].CLK
clk_1MHz => color[0]~reg0.CLK
clk_1MHz => color[1]~reg0.CLK
clk_1MHz => filter[0]~reg0.CLK
clk_1MHz => filter[1]~reg0.CLK
cs_out => pulse[0].CLK
cs_out => pulse[1].CLK
cs_out => pulse[2].CLK
cs_out => pulse[3].CLK
cs_out => pulse[4].CLK
cs_out => pulse[5].CLK
cs_out => pulse[6].CLK
cs_out => pulse[7].CLK
cs_out => pulse[8].CLK
cs_out => pulse[9].CLK
cs_out => pulse[10].CLK
cs_out => pulse[11].CLK
cs_out => pulse[12].CLK
cs_out => pulse[13].CLK
cs_out => pulse[14].CLK
cs_out => pulse[15].CLK
cs_out => f_c[0].CLK
cs_out => f_c[1].CLK
cs_out => max[0].CLK
cs_out => max[1].CLK
cs_out => max[2].CLK
cs_out => max[3].CLK
cs_out => max[4].CLK
cs_out => max[5].CLK
cs_out => max[6].CLK
cs_out => max[7].CLK
cs_out => max[8].CLK
cs_out => max[9].CLK
cs_out => max[10].CLK
cs_out => max[11].CLK
cs_out => max[12].CLK
cs_out => max[13].CLK
cs_out => max[14].CLK
cs_out => max[15].CLK
filter[0] << filter[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
filter[1] << filter[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
color[0] << color[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
color[1] << color[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE


