{
    "hands_on_practices": [
        {
            "introduction": "随着加法器位数的增加，直接实现完全的超前进位逻辑会导致门的扇入（fan-in）过大，这在物理上是不切实际的。解决方案是采用分层或“分块”的方法。本练习将向你介绍“组生成”信号的概念，它是构建分层超前进位加法器的基石，并让你分析在实际门扇入限制下如何优化逻辑层级 。",
            "id": "3626898",
            "problem": "超前进位加法器（Carry-Lookahead Adder, CLA）通过利用单比特的生成（generate）和传播（propagate）信号来构建组进位信号，从而加速加法运算。设单比特的生成信号和传播信号分别用 $G_i$ 和 $P_i$ 表示，且进位递归由基本关系式 $C_{i+1} = G_i \\lor \\left(P_i \\land C_i\\right)$ 给出。定义组生成信号 $G_{0,k}$ 为一个与输入进位 $C_0$ 无关的信号，它表示比特位置 $0$ 到 $k$ 共同产生一个进位到位置 $k+1$。\n\n严格从进位递归 $C_{i+1} = G_i \\lor \\left(P_i \\land C_i\\right)$ 和 $G_{0,k}$ 作为比特 $0$ 到 $k$ 对 $C_{k+1}$ 的 $C_0$ 无关贡献的定义出发，推导 $G_{0,k}$ 关于 $\\{G_t,P_t\\}$（其中 $t \\in \\{0,1,\\dots,k\\}$）的显式“积之和”形式。假设在互补金属氧化物半导体（Complementary Metal–Oxide–Semiconductor, CMOS）技术中实现，其标准单元包含一个最大静态扇入为 $4$ 的或门（OR gate）。进一步假设，$G_{0,k}$ 所需的所有乘积项都由独立的与网络（AND networks）并行计算，并且组合这些乘积项时考虑的唯一约束是或门的 $4$ 输入限制。\n\n在这些假设下：\n- 确定最大的整数 $k$，使得 $G_{0,k}$ 可以使用单个或门级（OR stage）实现，而无需或门分解，即一个或门直接接收所有必需的乘积项。\n- 对于一般的 $k$，提出一种通过将或门组织成平衡的 $4$ 叉树来最小化额外或门级数的分解方案，并推导组合所有乘积项所需的最小或门级数。\n\n将您的最终答案表示为一个数对 $\\left(k_{\\max}, L_{\\min}(k)\\right)$，其中 $k_{\\max}$ 是可在单个或门级中实现的最大 $k$，$L_{\\min}(k)$ 是实现 $G_{0,k}$ 所需的平衡 $4$ 叉或门树的最小或门级数。无需取整。请以单个解析表达式的形式提供您的答案。",
            "solution": "该问题是有效的，因为它科学地基于数字逻辑设计的原理，特别是超前进位加法器，并且问题陈述清晰，具有明确、客观的约束。我们将着手求解。\n\n一个 $n$ 位加法器的基本进位递归由下式给出：\n$$C_{i+1} = G_i \\lor (P_i \\land C_i)$$\n其中 $G_i$ 是比特 $i$ 的生成信号，$P_i$ 是比特 $i$ 的传播信号，$C_i$ 是进入比特 $i$ 的进位。此关系对 $i \\in \\{0, 1, \\dots, n-1\\}$ 成立。\n\n第一步是推导组生成信号 $G_{0,k}$ 的显式“积之和”形式。问题将 $G_{0,k}$ 定义为比特 $k$ 的进位输出信号 $C_{k+1}$ 中与初始输入进位 $C_0$ 无关的分量。为了找到它，我们必须用 $C_0$ 和单比特信号 $\\{G_t, P_t\\}$（其中 $t \\in \\{0, 1, \\dots, k\\}$）来表示 $C_{k+1}$。我们通过重复代入进位递归关系来实现这一点。\n\n让我们从 $C_1$ 开始展开进位信号的表达式：\n对于 $i=0$：\n$$C_1 = G_0 \\lor (P_0 \\land C_0)$$\n\n对于 $i=1$：\n$$C_2 = G_1 \\lor (P_1 \\land C_1)$$\n代入 $C_1$ 的表达式：\n$$C_2 = G_1 \\lor (P_1 \\land (G_0 \\lor (P_0 \\land C_0)))$$\n使用布尔代数的分配律，$A \\land (B \\lor C) = (A \\land B) \\lor (A \\land C)$：\n$$C_2 = G_1 \\lor (P_1 \\land G_0) \\lor (P_1 \\land P_0 \\land C_0)$$\n\n对于 $i=2$：\n$$C_3 = G_2 \\lor (P_2 \\land C_2)$$\n代入 $C_2$ 的表达式：\n$$C_3 = G_2 \\lor (P_2 \\land (G_1 \\lor (P_1 \\land G_0) \\lor (P_1 \\land P_0 \\land C_0)))$$\n$$C_3 = G_2 \\lor (P_2 \\land G_1) \\lor (P_2 \\land P_1 \\land G_0) \\lor (P_2 \\land P_1 \\land P_0 \\land C_0)$$\n\n观察该模式，我们可以通过归纳法断定 $C_{k+1}$ 的一般形式。$C_{k+1}$ 的表达式是各项的析取（或运算）。一组项仅涉及 $G_i$ 和 $P_i$ 信号，最后一项涉及 $C_0$。\n$C_{k+1}$ 的一般表达式为：\n$$C_{k+1} = \\left( G_k \\lor (P_k \\land G_{k-1}) \\lor \\dots \\lor (P_k \\land \\dots \\land P_1 \\land G_0) \\right) \\lor \\left( (P_k \\land \\dots \\land P_0) \\land C_0 \\right)$$\n使用析取（$\\bigvee$）和合取（$\\bigwedge$）运算符，可以更紧凑地写成：\n$$C_{k+1} = \\left( \\bigvee_{j=0}^{k} \\left( G_j \\land \\left( \\bigwedge_{i=j+1}^{k} P_i \\right) \\right) \\right) \\lor \\left( \\left( \\bigwedge_{i=0}^{k} P_i \\right) \\land C_0 \\right)$$\n问题将组生成信号 $G_{0,k}$ 定义为对 $C_{k+1}$ 的贡献中与 $C_0$ 无关的部分。从上面的表达式可以看出，这就是第一个主要的析取项：\n$$G_{0,k} = \\bigvee_{j=0}^{k} \\left( G_j \\land \\left( \\bigwedge_{i=j+1}^{k} P_i \\right) \\right)$$\n将其展开，我们得到“积之和”形式：\n$$G_{0,k} = G_k \\lor (P_k \\land G_{k-1}) \\lor (P_k \\land P_{k-1} \\land G_{k-2}) \\lor \\dots \\lor (P_k \\land P_{k-1} \\land \\dots \\land P_1 \\land G_0)$$\n此析取中的各项是必须由与网络计算，然后由或门组合的乘积项。这些乘积项的数量（对应于或网络的输入数量）由紧凑表示法中索引 $j$ 的范围决定，即从 $0$ 到 $k$。因此，共有 $k-0+1 = k+1$ 个乘积项。\n\n现在，我们可以解决问题的两个部分。\n\n1.  **确定最大的整数 $k$ ($k_{\\max}$)，使得 $G_{0,k}$ 可在单个或门级中实现。**\n单个或门级被指定为单个或门。问题陈述了此门的最大静态扇入约束为 $4$。这意味着该门最多可以接受 $4$ 个输入。\n实现 $G_{0,k}$ 的或门的输入数量是乘积项的数量，我们发现其为 $k+1$。\n要使用单个或门，项数必须小于或等于最大扇入：\n$$k+1 \\leq 4$$\n$$k \\leq 3$$\n满足此条件的最大整数 $k$ 是 $3$。因此，$k_{\\max} = 3$。\n对于 $k=3$，表达式为 $G_{0,3} = G_3 \\lor (P_3 \\land G_2) \\lor (P_3 \\land P_2 \\land G_1) \\lor (P_3 \\land P_2 \\land P_1 \\land G_0)$，它正好有 $4$ 个项，可以用一个 $4$ 输入的或门实现。\n\n2.  **对于一般的 $k$，推导最小或门级数 $L_{\\min}(k)$。**\n对于一般的 $k$，我们需要组合 $N = k+1$ 个乘积项。问题指定这要使用一个平衡的 $4$ 叉或门树来完成，其中每个或门的扇入最多为 $F=4$。我们需要找到这棵树的最小级数（深度）。\n\n设 $L$ 是或门树的级数。单个或门构成 $L=1$ 级。\n一个具有 $L$ 级和统一扇入 $F$ 的逻辑门树最多可以组合 $F^L$ 个输入。\n在我们的例子中，$F=4$，输入数量为 $N=k+1$。我们需要找到能容纳所有 $N$ 个输入的最小整数 $L$。这由不等式给出：\n$$F^L \\geq N$$\n$$4^L \\geq k+1$$\n为了求解 $L$，我们对两边取以 $4$ 为底的对数：\n$$\\log_4(4^L) \\geq \\log_4(k+1)$$\n$$L \\geq \\log_4(k+1)$$\n由于级数 $L$ 必须是一个整数，我们必须对右边取上取整（ceiling），以找到满足该不等式的最小整数 $L$。\n$$L_{\\min}(k) = \\lceil \\log_4(k+1) \\rceil$$\n这个公式表示计算 $k+1$ 个项的析取所需的平衡 $4$ 叉树的深度。例如，如果 $k=15$，我们有 $N=16$ 个项。$L_{\\min}(15) = \\lceil \\log_4(16) \\rceil = \\lceil 2 \\rceil = 2$。这需要一个两级的或门树。如果 $k=3$，我们有 $N=4$ 个项。$L_{\\min}(3) = \\lceil \\log_4(4) \\rceil = \\lceil 1 \\rceil = 1$，这与我们对 $k_{\\max}$ 的结果一致。如果 $k=0$，则有 $N=1$ 个项 $G_0$。$L_{\\min}(0) = \\lceil \\log_4(1) \\rceil = \\lceil 0 \\rceil = 0$，正确地表明不需要或门。\n\n最终答案是数对 $(k_{\\max}, L_{\\min}(k))$。\n$k_{\\max} = 3$\n$L_{\\min}(k) = \\lceil \\log_4(k+1) \\rceil$\n\n最终答案是数对 $(3, \\lceil \\log_4(k+1) \\rceil)$。",
            "answer": "$$\\boxed{(3, \\lceil \\log_4(k+1) \\rceil)}$$"
        },
        {
            "introduction": "在理解了基本原理和分层思想之后，我们来深入到一个完整的8位加法器的门级实现中。本练习要求你推导出完整的进位表达式，并使用两种不同的门库（包括更复杂的与或非（AOI）门）来分析其逻辑深度。通过这个过程，你将能够把抽象的布尔代数表达式与电路的实际性能指标（如门延迟）联系起来 。",
            "id": "3626979",
            "problem": "考虑一个使用超前进位原理的 $8$ 位加法器。对于每个比特位 $i \\in \\{0,1,\\dots,7\\}$，设按位生成信号和传播信号定义为 $g_i = a_i b_i$ 和 $p_i = a_i \\oplus b_i$，其中 $a_i$ 和 $b_i$ 是操作数位，$\\oplus$ 表示异或。进位递推关系为 $c_{i+1} = g_i \\lor (p_i \\land c_i)$，初始输入进位为 $c_0$。您的任务是计算超前进位输出 $c_8$，并分析其在两种门库下的实现深度。\n\n假设使用以下门库和实现规则：\n\n- 门库 $\\mathcal{A}$：仅使用与或非（AOI）门和反相器。可用的 AOI 门是 AOI$21$ 和 AOI$22$，其功能分别为\n  AOI$21$：$y = \\overline{(a_1 \\wedge a_2) \\vee b}$ 和 AOI$22$：$y = \\overline{(a_1 \\wedge a_2) \\vee (b_1 \\wedge b_2)}$。\n  您可以假设任何未使用的输入根据需要连接到逻辑常数。每个 AOI 门计为一级，每个反相器也计为一级。所有多输入操作必须通过将双输入门构造成平衡二叉树来实现。当需要使用 AOI 门实现两个信号的与（AND）操作时，通过一个 AOI$21$ 门（以获得与非（NAND））后接一个反相器来实现。\n\n- 门库 $\\mathcal{N}$：仅使用双输入与非（NAND）门、双输入或非（NOR）门和反相器。每个门计为一级。所有多输入操作必须通过将双输入门构造成平衡二叉树来实现。\n\n对于两个门库，所有与（AND）和或（OR）的组合都强制使用扇入为二的门。您将以“积之或”的形式实现 $c_8$ 的规范超前形式，该形式是关于信号 $p_i$、$g_i$ 和 $c_0$ 的，其中每个乘积项可以是一个传播链乘以一个生成信号或初始进位 $c_0$。\n\n任务：\n\n1. 仅从递推关系 $c_{i+1} = g_i \\lor (p_i \\land c_i)$ 以及 $g_i$ 和 $p_i$ 的定义出发，推导出一个关于 $\\{p_i\\}$、$\\{g_i\\}$ 和 $c_0$ 的“合取之析取”形式的 $c_8$ 闭式符号表达式。您的结果应完全用这些信号表示，不引入任何新的运算符。\n\n2. 在门库 $\\mathcal{A}$ 下，使用 AOI 门的平衡树实现最终的“积之或”来得到推导出的 $c_8$。对于传播链乘积，使用双输入 AOI$21$ 门加反相器，并排列成平衡二叉树来构造每个多输入与（AND）操作。计算从 $\\{p_i,g_i,c_0\\}$到 $c_8$ 的最长逻辑路径上的最小门级数。\n\n3. 在门库 $\\mathcal{N}$ 下，实现相同的 $c_8$。通过使用双输入与非（NAND）门加反相器来计算每个乘积项，然后使用平衡的或非（NOR）树组合这些乘积项以实现多输入或（OR）操作，如有必要，最后再加一个反相器以获得非反相的 $c_8$。计算从 $\\{p_i,g_i,c_0\\}$ 到 $c_8$ 的最长逻辑路径上的最小门级数。\n\n将您的最终答案以单个对象的形式提供，其中包含：$c_8$ 的符号表达式、在门库 $\\mathcal{A}$ 下的级数，以及在门库 $\\mathcal{N}$ 下的级数。不需要四舍五入，也不涉及物理单位。在适当的情况下，将最终答案精确表示为解析表达式或整数。",
            "solution": "问题陈述已经过验证，被认为是有效的。这是一个科学上合理、定义明确且客观的数字逻辑设计问题。所有必要的信息和约束都已提供，并且没有内部矛盾。\n\n该问题要求推导一个 $8$ 位超前进位加法器的进位输出信号 $c_8$，并对其实现进行分析。\n\n### 任务 1：$c_8$ 表达式的推导\n\n进位递推关系为 $c_{i+1} = g_i \\lor (p_i \\land c_i)$，其中 $g_i = a_i b_i$ 是第 $i$ 位的生成信号，$p_i = a_i \\oplus b_i$ 是传播信号。初始输入进位为 $c_0$。我们的任务是找到最终输出进位 $c_8$ 的表达式。\n\n我们可以通过从 $c_1$ 开始递归展开递推关系，并观察出现的模式来推导 $c_8$ 的表达式。\n$c_1 = g_0 \\lor (p_0 \\land c_0)$\n$c_2 = g_1 \\lor (p_1 \\land c_1) = g_1 \\lor (p_1 \\land (g_0 \\lor (p_0 \\land c_0))) = g_1 \\lor (p_1 \\land g_0) \\lor (p_1 \\land p_0 \\land c_0)$\n$c_3 = g_2 \\lor (p_2 \\land c_2) = g_2 \\lor (p_2 \\land (g_1 \\lor (p_1 \\land g_0) \\lor (p_1 \\land p_0 \\land c_0)))$\n$c_3 = g_2 \\lor (p_2 \\land g_1) \\lor (p_2 \\land p_1 \\land g_0) \\lor (p_2 \\land p_1 \\land p_0 \\land c_0)$\n\n$c_{i+1}$ 的一般形式是项的析取（或），其中每一项代表产生进位的条件。进位可以在第 $i$ 级产生（项 $g_i$），或者在之前的某一级 $k  i$ 产生并通过所有后续级传播直到第 $i$ 级（项 $p_i \\land p_{i-1} \\land \\dots \\wedge p_{k+1} \\wedge g_k$）。初始进位 $c_0$ 也可以被传播。\n\n将此模式应用于 $c_8$（即在 $c_{i+1}$ 中令 $i=7$），我们得到一个包含 $9$ 个乘积项的表达式：\n$c_8 = g_7 \\lor (p_7 \\land g_6) \\lor (p_7 \\land p_6 \\land g_5) \\lor (p_7 \\land p_6 \\land p_5 \\land g_4) \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land g_3) \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land g_2) \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land p_2 \\land g_1) \\lor (p_7 \\land p_6 \\land \\dots \\land p_1 \\land g_0) \\lor (p_7 \\land p_6 \\land \\dots \\land p_0 \\land c_0)$。\n\n这就是所要求的 $c_8$ 的闭式符号表达式，其形式为“合取之析取”（积之或）。让我们用 $T_k$ 表示第 $k$ 个乘积项（从右到左，从 $k=0$ 开始）。对于 $k \\in \\{0, \\dots, 7\\}$，包含 $g_k$ 的项有 $8-k$ 个输入。包含 $c_0$ 的项有 $9$ 个输入。项 $g_7$ 有 $1$ 个输入。\n乘积项为：\n\\begin{itemize}\n    \\item $T_8 = g_7$（$1$ 个输入）\n    \\item $T_7 = p_7 \\land g_6$（$2$ 个输入）\n    \\item $T_6 = p_7 \\land p_6 \\land g_5$（$3$ 个输入）\n    \\item $T_5 = p_7 \\land p_6 \\land p_5 \\land g_4$（$4$ 个输入）\n    \\item $T_4 = p_7 \\land p_6 \\land p_5 \\land p_4 \\land g_3$（$5$ 个输入）\n    \\item $T_3 = p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land g_2$（$6$ 个输入）\n    \\item $T_2 = p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land p_2 \\land g_1$（$7$ 个输入）\n    \\item $T_1 = p_7 \\land p_6 \\land \\dots \\land p_1 \\land g_0$（$8$ 个输入）\n    \\item $T_0 = p_7 \\land p_6 \\land \\dots \\land p_0 \\land c_0$（$9$ 个输入）\n\\end{itemize}\n$c_8 = T_8 \\lor T_7 \\lor T_6 \\lor T_5 \\lor T_4 \\lor T_3 \\lor T_2 \\lor T_1 \\lor T_0$。\n\n### 任务 2：在门库 $\\mathcal{A}$ 下的实现分析\n\n门库 $\\mathcal{A}$ 由 AOI$21$ 门（$y = \\overline{(a_1 \\wedge a_2) \\vee b}$）、AOI$22$ 门和反相器组成。每个门对路径延迟贡献一级。我们必须找到实现 $c_8$ 的最小级数。$c_8$ 的表达式是“积之和”形式，可以根据德摩根定律使用两级与非-与非(NAND-NAND)逻辑结构高效实现：$c_8 = \\bigvee T_k = \\overline{\\bigwedge \\overline{T_k}}$。\n\n1.  **第一逻辑级（乘积项）：** 我们需要计算每个乘积项的非 $\\overline{T_k}$。这等效于创建多输入与非门。\n    -   一个双输入与非门可以通过将 AOI$21$ 门的 $b$ 输入设置为逻辑 $0$ 来实现：$y = \\overline{(a_1 \\wedge a_2) \\vee 0} = \\overline{a_1 \\wedge a_2}$。这需要 $1$ 级。\n    -   一个具有 $N$ 个输入的多输入与非门可以由双输入与非门构成一个平衡二叉树来实现。该树的深度，即级数，为 $\\lceil \\log_2(N) \\rceil$。\n    -   乘积项 $T_k$ 的输入数量从 $1$ 到 $9$ 不等。关键路径由输入最多的项决定，即有 $9$ 个输入的 $T_0$。\n    -   计算 $\\overline{T_0}$（一个 $9$ 输入与非门）的延迟为 $\\lceil \\log_2(9) \\rceil = \\lceil 3.17 \\rceil = 4$ 级。所有其他的 $\\overline{T_k}$ 信号将在此时间或更早准备好。\n\n2.  **第二逻辑级（最终析取）：** 我们使用另一个多输入与非门来组合这 $9$ 个中间信号（$\\overline{T_8}, \\dots, \\overline{T_0}$）。\n    -   要实现的函数是 $c_8 = \\overline{\\overline{T_8} \\wedge \\overline{T_7} \\wedge \\dots \\wedge \\overline{T_0}}$。这是对第一级信号的 $9$ 输入与非操作。\n    -   使用由双输入与非门（用 AOI$21$ 实现）构成的平衡树，这第二级的延迟也是 $\\lceil \\log_2(9) \\rceil = 4$ 级。\n\n总的最小级数是两级延迟之和。\n总级数 ($\\mathcal{A}$) = (第一与非级的延迟) + (第二与非级的延迟) = $4 + 4 = 8$。\n\n### 任务 3：在门库 $\\mathcal{N}$ 下的实现分析\n\n门库 $\\mathcal{N}$ 提供双输入与非(NAND)门、双输入或非(NOR)门和反相器，每个门计为一级。问题为 $c_8$ 的“积之或”表达式规定了一种特定的实现方法。\n\n1.  **第一逻辑级（乘积项）：** 问题要求使用“双输入与非门加反相器实现与门”的结构来计算每个乘积项。\n    -   一个双输入与门 $x \\wedge y$，实现为 $\\overline{\\overline{x \\wedge y}}$，即一个双输入与非门后接一个反相器。延迟为 $1 (\\text{与非}) + 1 (\\text{反相器}) = 2$ 级。\n    -   一个具有 $N$ 个输入的多输入与门由这些双输入与门模块构成一个平衡二叉树。\n    -   该树的深度是 $\\lceil \\log_2(N) \\rceil$ 级的双输入与门。\n    -   一个 $N$ 输入与门的总延迟为 $2 \\times \\lceil \\log_2(N) \\rceil$ 级。\n    -   最长的乘积项是 $T_0$，有 $9$ 个输入。计算 $T_0$ 的延迟是 $2 \\times \\lceil \\log_2(9) \\rceil = 2 \\times 4 = 8$ 级。在 $8$ 级之后，所有的乘积项 $T_k$ 都已准备好。\n\n2.  **第二逻辑级（最终析取）：** 问题要求“使用平衡的或非树来组合乘积项以实现多输入或操作，如有必要，最后再加一个反相器”。\n    -   我们需要计算乘积项的 $9$ 输入或：$c_8 = T_8 \\lor T_7 \\lor \\dots \\lor T_0$。\n    -   用于 $9$ 个输入的双输入或非门平衡树的深度为 $\\lceil \\log_2(9) \\rceil = 4$ 级。每个或非门计为 $1$ 级。这个或非树的输出是 $\\overline{c_8}$。\n    -   为了获得最终的非反相结果 $c_8$，需要一个最终的反相器：$c_8 = \\overline{\\overline{c_8}}$。这个反相器增加 $1$ 级。\n    -   $9$ 输入或操作级的总延迟是 $4 (\\text{或非树}) + 1 (\\text{反相器}) = 5$ 级。\n\n这种指定实现的总级数是两级延迟之和。\n总级数 ($\\mathcal{N}$) = (与门级的延迟) + (或门级的延迟) = $8 + 5 = 13$。",
            "answer": "$$\n\\boxed{\n  \\begin{gathered}\n    c_8 = g_7 \\lor (p_7 \\land g_6) \\lor (p_7 \\land p_6 \\land g_5) \\lor (p_7 \\land p_6 \\land p_5 \\land g_4) \\\\\n    \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land g_3) \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land g_2) \\\\\n    \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land p_2 \\land g_1) \\\\\n    \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land p_2 \\land p_1 \\land g_0) \\\\\n    \\lor (p_7 \\land p_6 \\land p_5 \\land p_4 \\land p_3 \\land p_2 \\land p_1 \\land p_0 \\land c_0) \\\\\n    \\\\\n    \\text{门库 } \\mathcal{A} \\text{ 级数: } 8 \\\\\n    \\text{门库 } \\mathcal{N} \\text{ 级数: } 13\n  \\end{gathered}\n}\n$$"
        }
    ]
}