[file:.\..\..\..\..\testbench\verilog\mipi_dsi_rx_rgb888_2lane.vo]
Enabled=1
[file:.\..\..\parallel2byte_24s_2s_62.vo]
Enabled=1
[file:.\..\..\packetheader_2s.vo]
Enabled=1
[file:.\..\..\crc16_2lane.vo]
Enabled=1
[file:.\..\..\..\..\source\verilog\ipexpress\xo2\simulation_fifo_24bit_to_24bit.v]
Enabled=1
[file:.\..\..\..\..\project\ecp5\verilog\ecp5_verilog\source\colorbar_gen.v]
Enabled=1
[file:.\..\..\..\..\project\ecp5\verilog\ecp5_verilog\source\dcs_encoder.v]
Enabled=1
[file:.\..\..\..\..\project\ecp5\verilog\ecp5_verilog\source\dcs_rom.v]
Enabled=1
[file:.\..\..\..\..\project\ecp5\verilog\ecp5_verilog\source\io_controller_tx.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\oddrx2.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\gearing_converter_fifo.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\oddrx4.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\pllx4.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\dphy_tx_inst.v]
Enabled=1
[file:.\..\..\..\..\project\ecp5\verilog\ecp5_verilog\source\lp_hs_dly_ctrl.v]
Enabled=1
[file:.\..\..\..\..\project\ecp5\verilog\ecp5_verilog\source\byte_packetizer.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\pll_pix2byte_RGB888_2lane.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\top.v]
Enabled=1
[file:.\..\..\..\..\testbench\verilog\Parallel2DSI_tb_2lane.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\compiler_directives.v]
Enabled=1
[View]
Entity=Parallel2DSI_tb
Architecture=
TopLevelType=3
[file:.\..\..\..\..\source\verilog\ecp5\clarity\pllx4\pll_x4\pll_x4.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\clarity\pllx4\pllx4.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\xo2\ipexpress\simulation_fifo_24bit_to_24bit.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\clarity\pll_pix2byte_RGB888_2lane\pll\pll.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\clarity\pll_pix2byte_RGB888_2lane\pll_pix2byte_RGB888_2lane.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\colorbar_gen.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\dcs_encoder.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\dcs_rom.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\io_controller_tx.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\lp_hs_dly_ctrl.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\byte_packetizer.v]
Enabled=1
[file:.\..\..\..\..\source\verilog\ecp5\io_controller_tx.v]
Enabled=1
