 2
低溫大面積製備奈米線電晶體(3/3) 
Low-Temperature and Large-Area Fabrication of Nanowire Transistor(3/3) 
計畫編號：NSC95-2221-E-492-013 
執行期間：93 年 8 月 1 日至 96 年 7 月 31 日 
主持人：戴寶通 國家奈米元件實驗室 
E-mail：btdai@mail.ndl.org.tw 
 
一、 中文摘要 
本計畫目標主要利用光阻熱回流(Thermal 
reflow)及氣-液-固(VLS)技術，以研發具定位及
大面積製作橫向式矽奈米線電晶體 (Lateral 
SiNWs FETs)技術。本研究採用(110)矽晶圓作
為基板與金奈米觸媒(Au nano-catalyst)作為
SiNWs 誘發成長之觸媒，配合微影、光阻熱回
流、剝離(Lift-off)及 PVD 等技術將 Au 奈米觸
媒沉積於定位點。再以 SiH4 作為反應氣體，
採用 VLS 方式成長 SiNWs，並對 SiNWs 進行
n-type channel 摻雜。最後，以鎳(Nickel)金屬
作為奈米線電晶體之源極 (Source)與汲極
(Drain)的接觸電極，橫向式矽奈米線電晶體即
完成製作。其他更多的研究結果將會在本文中
作詳細報告。 
關鍵詞：光阻熱回流、氣-液-固、大面積、定
位、橫向式矽奈米線電晶體 
英文摘要 
This work is to develop the orientation and 
large area growth techniques of lateral silicon 
nanowires (SiNWs) FETs by using the thermal 
reflow and vapor-liquid-solid (VLS) methods. In 
this study, first, the (110) silicon wafer and Au 
nanoparticles were used as the substrate and 
catalyst respectively for lateral SiNWs growth. 
Then, the photolithography, photoresist thermal 
reflow, lift-off and PVD techniques were used to 
pattern the orientation area of Au nano-catalyst. 
The SiH4 gas was used as the reaction gas to 
grow the lateral SiNWs by using VLS method. 
Then, the phosphorous ions doping process was 
done to treat the SiNWs as the n-type channels. 
Finally, the nickel metal was used as the contact 
electrodes of the source and drain areas and the 
SiNWs FETs were completed. The more detailed 
results will be proposed in this report. 
Keywords: orientation growth technique, large 
area growth technique, lateral SiNWs FETs, 
thermal reflow, VLS, 
二、 計畫的緣由與目的 
由於微影技術與製程成本的挑戰，摩爾定
律的終止已被許多報導所預測，為了克服此一
限制，分子元件被認為是取代傳統元件的候選
者之一。鑑於特殊的結構與性質，奈米線可為
下一世代奈米元件如奈米電子、奈米感測、奈
米光電等的組成單元。自然期刊(Nature)所作
的調查結果，以奈米技術最受注目，其中奈米
碳管及奈米線更分別排行前兩名。近幾年來，
世界各國對於奈米線的研究不下於奈米碳管
(Carbon nano tubes, CNTs)，CNTs 雖然有許多
 4
作具不同通道長度的 SiNWs FETs 元件。 
三、 研究方法及製程 
3-1 Lateral SiNWs FETs 元件設計： 
本元件之設計為一種 n-type 背面閘極電
晶體(n-type back gate FET)，其包含有：(1) 源
極(Source)與汲極(Drain)之矽基支撐島(如黑色
方框所示)，(2) 金奈米觸媒(Au nano-catalyst)
沉積之定位點(如紅色圓形所示)，(3) 矽奈米
線(Silicon nanowires, SiNWs)(如 Source/Drain
矽基支撐島之間距所示)，(4) Source/Drain 之
區域(如藍色框所示)，(5) n-type 通道(如黑色線
所示)，如 Figure 1 所示。本設計之詳細規格，
如 Table 1 所示。 
 
Figure 1: Diagram of lateral SiNW FET. 
 
Table 1: Specification of lateral SiNWs FETs. 
No. Item Specification 
1 Silicon trench width(S1) 3/5/8/12µm 
2 Silicon trench depth < 1µm 
3 Channel length (L1) < 1µm 
4 
Orientation area diameter 
(D1) before PR reflow 5µm 
5 Metal pad (P1) 200µm×200µm
3-2 製程步驟規劃： 
y Lateral SiNWs FETs 製程步驟簡述如下： 
1. 首先於(110)矽基板背面進行高濃度磷離
子佈植，離子佈植濃度為 1020 atoms/cm3，
作為電晶體背面閘極(Back gate)與矽基板
之間的歐姆接觸層(Ohm contact layer)。 
2. 將(110)矽基板兩面進行熱氧化，Dry oxide
厚度約為 5000A，作為 KOH 蝕刻製程的
保護層(Hard mask)。 
3. 於(110)矽基板上表面利用微影技術定義
SiNWs FETs所需之Source/Drain的支撐島
圖案。並以 RIE 技術蝕刻欲被 KOH 蝕刻
區域表面之氧化層。最後，再利用 KOH，
45wt%，40oC 蝕刻溶液蝕刻矽基板形成
Source/Drain的支撐島，如Figure 2(a)所示。 
4. 為了讓Au奈米觸媒僅於欲成長單根SiNW
的定位點作沉積，則可利用微影技術來製
作定位點，並經由光阻熱回流後，可再將
欲沉積 Au 奈米觸媒的圓形定位點直徑再
微縮至數百奈米級(~ few 100nm)。最後，
則利用 PVD Sputter 濺鍍入 Au 奈米觸媒
後，並以 Lift-off 技巧將絕大部分的 Au 奈
米觸媒剝離矽基板表面，即可完成少數 Au
奈米觸媒沉積於定位點內的目標，如圖
Figure 2(b), (c)所示。 
5. 完成 Au 奈米觸媒沉積於定位點後，即可
進行 VLS CVD 成長 SiNWs。於 Furnace
爐管同時通入 SiH4 及 N2 氣體作為反應氣
體，經數十分鐘的沉積時間即可成長出橫
向式 SiNWs。之後再利用磷板於 1000oC
對 SiNWs 進行 2 小時 n-type channel 摻雜，
如圖 Figure 2(d)所示。 
6. 繼續利用熱氧化技術(Thermal oxidation)將
SiNWs 表面熱氧化，成長數十奈米(~ few 
10nm)的閘極氧化層(Gate oxide)。 
 6
程的進行。為製作< 1µm 矽溝槽深度，必須使
用較低的蝕刻速率來進行，以較低的蝕刻溫度
應可達成此項要求。所以，45wt%，KOH 蝕刻
測試分別採用 40oC、50oC、60oC 三種蝕刻溫
度進行實驗，結果發現 40oC 的蝕刻溫度，其
蝕刻速率最慢，經由 5 分鐘的蝕刻時間即可達
成< 1µm 矽溝槽深度製作的要求。其測試結果
如 Figure 3 所示。 
 
KOH 45wt% for (110) Si Wafer
Etching Time (min)
0 5 10 15 20 25 30 35
E
tc
hi
ng
 D
ep
th
(n
m
)
0
5000
10000
15000
20000
25000
40oC
50oC
60oC
Figure 3: An etching rate test of (110) Si wafer 
by using 45wt%, KOH solution. 
4-2 Thermal reflow 測試： 
奈米材料的應用一直有其困難度，其中一
大因素就是奈米元件的定位不易，研究改善奈
米材料定位的方式一直也是許多研究人員的
研究方向。本測試乃利用光阻 Thermal reflow
技術製作次微米(Sub-micro)結構陣列，針對厚
度 7µm 的 AZ-4620 光阻進行 Thermal reflow
實驗，以此找出其縮小趨勢與極限，再將其應
用於 Lateral SiNWs FETs 的製程中。其方法先
以微影技術定義出微米孔洞陣列圖案，本測試
所設計的孔洞直徑為 5µm，微米孔洞陣列圖案
分為 Space 10µm 與 Space 15µm 兩種。Space 
10µm 的開孔率較高，光阻體積較小；Space 
15µm 的開孔率較低，光阻體積較大，如 Figure 
4 所示。Space 15µm 孔洞陣列圖案經 Thermal 
reflow 之後預期應可得到較小的孔徑大小。 
 
  
(a) Space: 10µm (b) Space: 15µm 
Figure 4: Test patterns of 7µm thick AZ-4620 
photoresist for thermal reflow test. 
厚度 7µm 的 AZ-4620 光阻經過顯影與軟
硬烤完後，再經過一次大於光阻的玻璃轉換溫
度(Tg)的熱烘烤過程，因為烘烤溫度高於光阻
的玻璃轉換溫度後，光阻即會膨脹並開始向孔
洞內部流動，孔洞受到膨脹光阻的擠壓之後就
會收縮變小，嚴重甚至會密合，此現象被稱為
熱回流，如 Figure 5 所示。本實驗也嘗試使用
過厚度 2µm 的 AZ-5214 光阻來進行烘烤實
驗，但由於其光阻厚度較薄，光阻體積小，經
由熱回流烘烤後，光阻受熱而膨脹的程度不
大，其結果不佳，因此本製程不採用。光阻受
熱而膨脹的程度絕對受到光阻開孔率、熱烘烤
溫度及熱烘烤時間所控制。結果發現低開孔
率、高熱烘烤溫度及長熱烘烤時間會得到較小
的孔徑，如 Figure 5, 6 所示。其中以光阻 5µm
孔徑大小、Space 15µm、150 oC 熱回流烘烤溫
度及 15 分鐘熱回流烘烤時間，最後可獲得約
0.8µm 的孔徑直徑。本設計之 Lateral SiNWs 
FETs 的開孔率更低，若能有效的控制熱回流
的烘烤溫度和時間，在相同的熱回流烘烤溫度
(150oC)和時間(15 分鐘)條件之下，應可製作出
更小的次微米定位點孔徑。 
 8
SiNWs 成長測試選用 Au thin film 厚度最
小的 5nm 及 10nm 兩組作為實驗組，目標欲製
造具均勻線徑及線長>3µm 之 SiNWs。通入氣
體混合比(Gas mixing ratio, SiH4/N2)為 100/100, 
100/200, 100/400, 20/200，反應氣體流量單位
為 sccm，製程時間為 60 分鐘。如 Figure 8 所
示，結果發現使用厚度 10nm Au thin film 成長
SiNWs，SiNWs 的成長長度較長，於 SiH4/N2
為 100/100, 100/200, 100/400 的實驗組，SiNWs
的長度均可達 10µm 以上，於反應氣體混合比
為 100/100 的實驗組，SiNWs 的長度甚至可達
15µm。然而，反應氣體混合比為 20/200 的實
驗組，其 SiNWs 的長度則最短。 
另外，以 SiNWs 線徑而言，無論於 Au thin 
film 厚度 5nm, 10nm 的實驗組，或是不同的氣
體混合比(SiH4/N2)100/100, 100/200, 100/400, 
20/200 的條件，似乎皆不太影響 SiNWs 的平
均線徑，大致皆約為 200nm，以目前結果顯示
SiNWs 平均線徑大小僅與製程成長溫度有
關。然而，SiNWs 密度(Density)高低就會受到
Au thin film 厚度或不同氣體混合比的影響。較
大的 Au thin film 厚度與氣體混合比，則會得
到較高的 SiNWs 密度，如 Figure 8 所示。 
 
 
(a) 5nm (S100/N100) (e) 10nm (S100/N100) 
 
(b) 5nm (S100/N200) (f) 10nm (S100/N200) 
 
(c) 5nm (S100/N400) (g) 10nm (S100/N400) 
 
(d) 5nm (S20/N200) (h) 10nm (S20/N200) 
Figure 8: SEM images of the SiNWs synthesized 
by using the 5nm and 10nm thick Au thin films 
at 620oC for 60 minutes with the different SiH4 
and N2 gas mixing ratios. 
以製程溫度為 620oC，SiH4/N2:100/400，
製程時間為 60 分鐘條件下所成長的 SiNWs
作材料結構分析，經由 TEM image 檢測結果
明顯發現 SiNW 為單晶結構(Single crystal)。以
此成長條件分別於(100), (110), (111)等三種矽
基板表面進行 SiNWs 的成長實驗，而後再以
Raman 光譜檢測樣品的結晶品質也發現皆為
單晶結構(Raman shift ~520cm-1)，因此以這個
成長條件製造的 SiNWs 材料十分適合用來作
為 SiNWs FETs 的材料，如 Figure 9, 10 所示。 
為了進一步測試更接近於實際 Lateral 
SiNWs FETs 結構的成長情形，採用(110)矽晶
圓作為基板，利用 KOH 蝕刻技術製作具有溝
槽寬度為 2µm, 5µm, 10µm 等三種溝槽結構進
行測試。此外，再以 Au thin film 厚度 2nm 及
5nm兩組作為成長單根Lateral SiNW的測試條
 10
Au thin films 作為誘發成長 SiNWs 的觸媒。其
中，SiH4/N2 為 100sccm/400sccm、製程壓力為
300mtorr、製程溫度為 620oC、製程時間為 60
分鐘。結果發現厚度 2nm 的 Au thin film，經
過 60 分鐘的沉積時間，SiNWs 可成功地成長
於(110)矽基支撐島的(111)垂直壁面，但由於
Au 奈米觸媒沉積數量過少，SiNWs 的長度太
短，未能成功地橫越過溝槽。隨著製程時間增
長，Au 奈米觸媒也會受 SiH4 氣體因熱分解後
所產生的 H2 氣體蝕刻而逐漸消失，因此當 Au
奈米觸媒完全消失時，SiNWs 即會停止成長，
如 Figure 13(c), (d)所示。以厚度 10nm Au thin 
film，經過 60 分鐘的沉積時間，SiNWs 同樣
的可成功地成長於(110)矽基支撐島的(111)垂
直壁面，成功地橫越過溝槽，但由於 Au 奈米
觸媒沉積數量較多，定位點的光阻 Lift-off 未
能去除其他不必要的 Au 奈米觸媒，因此雖然
有單根 SiNW 橫越成功，然而也有垂直於矽基
板的 SiNWs 成長出來，如 Figure 13(e), (f)所
示。推測此情形為光阻微影失敗造成的結果，
應該可作改善後成功地成長出單根 Lateral 
SiNW。此結果顯示成長單根或是數根 Lateral 
SiNW 的機率很高，相信在近期內應可以順利
突破並完成此項技術的研發。 
 
 
(a)  (b) close view 
 
(c) 2nm (d) 2nm-close view 
 
(e) 10nm (f) 10nm 
Figure 12: OM pictures of (a) the spacers of 
source/drain formed by 45wt%, KOH etching at 
40oC for 5 minutes and (b) the orientation point 
formed by lithography and photoresist reflow 
techniques. SEM images of the lateral SiNWs 
growth between the source and drain spacers by 
using (c) 2nm and (d) 10nm Au thin films with a 
gas mixing ratio (SiH4/N2) of 100sccn/400sccm 
and a process pressure of 300mtorr at 620oC for 
60 minutes. 
五、 計畫成果自評及未來工作： 
5-1 計畫成果自評： 
(1) 完成 Lateral SiNWs FETs 元件設計及製程
步驟規劃。 
(2) 完成 45wt%，KOH 蝕刻(110)矽基板技術。 
(3) 完成均勻粒徑小於40nm之Au奈米觸媒製
備技術。 
(4) 完成定位點孔徑 5µm、AZ-4620 光阻厚度
7µm 之光阻熱回流技術。 
(5) 完成以 VLS 方式大面積成長< 200nm 均勻
線徑之單晶矽奈米線(SiNWs)技術。 
