W tym folderze znajduje siê w³aœciwa czêœæ projektu , zaimplementowana w jêzyku Verilog / SystemVerilog