<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üçù ‚óÄÔ∏è üèπ Politische Korrektheit durchdringt Russland durch B√ºcher √ºber das Entwerfen von Chips auf SystemVerilog f√ºr Nicht-Anf√§nger ‚õèÔ∏è üîΩ üï∫</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Schlie√ülich wurde in Russland ein Lehrbuch √ºber SystemVerilog auf einem h√∂heren Niveau als f√ºr Anf√§nger ver√∂ffentlicht . Das Lehrbuch beschreibt die T...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Politische Korrektheit durchdringt Russland durch B√ºcher √ºber das Entwerfen von Chips auf SystemVerilog f√ºr Nicht-Anf√§nger</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/465969/">  Schlie√ülich wurde in Russland ein <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Lehrbuch √ºber SystemVerilog auf einem h√∂heren Niveau als f√ºr Anf√§nger ver√∂ffentlicht</a> .  Das Lehrbuch beschreibt die Technologien und Techniken, die f√ºr Interviews bei NVidia, Intel, AMD, Apple und anderen elektronischen Unternehmen ben√∂tigt werden: die Verwendung gleichzeitiger Behauptungen und funktionaler Abdeckung, f√ºr die jetzt nicht nur Verifizierungsingenieure, sondern auch Chipdesigner erforderlich sind;  der Algorithmus des Simulators mit Delta-Zyklen;  vern√ºnftige Erkl√§rung der statischen Timing-Analyse;  Kommunikationsdiagramme von Hardwareeinheiten √ºber Hardware-Warteschlangen;  die Implementierung dieser Kommunikation unter Verwendung von Finite-State-Maschinen mit Datenpfaden usw. <br><br>  In dem Kapitel √ºber Letzteres kann der russische Leser durch die Erw√§hnung eines ‚Äûpolitisch korrekten Systems‚Äú verwirrt sein.  Was w√ºrde das bedeuten?  Dies ist wahrscheinlich eine Anspielung auf den <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Vorfall, der sich 2003 in Los Angeles County ereignete</a> .  Beamte aus Los Angeles forderten Hersteller, Zulieferer und Auftragnehmer auf, die Verwendung der Begriffe "Master / Slave" f√ºr Computerausr√ºstung einzustellen, da einer der Mitarbeiter des Landkreises an die Sklavenvergangenheit erinnert wurde. <br><br>  Jetzt meiden Autoren der technischen Literatur die Begriffe Master / Slave.  Afroamerikanische Ingenieure arbeiten auch im modernen Amerika (zum Beispiel Sofia Mvokani aus Kamerun - auf dem Foto links), und die Verwendung alter Begriffe sieht archaisch aus, da beispielsweise die Begriffe ‚ÄûPan / Slave‚Äú in der ukrainischen Fachliteratur anstelle des akzeptierten ‚ÄûLead / Lead‚Äú aussehen w√ºrden ( Russischer "F√ºhrer / Sklave"). <br><br>  Dies ist nicht das erste Mal, dass das Thema des Kampfes der Afroamerikaner f√ºr B√ºrgerrechte in der russischen elektronischen Bildung auftaucht.  Zum Beispiel tr√§gt Tatyana Volkova, eine bekannte Spezialistin f√ºr Elektronikausbildung, ein T-Shirt mit dem Emblem von ‚ÄûBlack Panthers‚Äú, der kalifornischen Bewegung, die einst den friedlichen Protest f√ºr unzureichend hielt und sich auf bewaffneten Protest einlie√ü. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e44/fc8/a9b/e44fc8a9b5614dd32d1a56b95b59d0c0.png"><br><br>  Das vollst√§ndige Bild des Emblems unter der Haut von Tatyana Alexandrovna ist unter dem Schnitt, aber haupts√§chlich werde ich √ºber Delta-Zyklen und Zustandsmaschinen sprechen: <br><a name="habracut"></a><br>  Unten sehen Sie einen Screenshot des Artikels √ºber Master / Slave und das versprochene Black Panther-Emblem. Danach fahren wir mit dem Buch als solchem ‚Äã‚Äãfort. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/104/787/ae1/104787ae1b99067326d842310345408d.png"><br><br>  Zun√§chst ist Donald Thomas, Autor des Buches <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">‚ÄûLogisches Design und Verifizierung von Systemen auf SystemVerilog‚Äú</a> (2019 in russischer Sprache von DMK-Press, 2016 in englischer Sprache) derselbe Donald Thomas, der zusammen mit Philip Murbi 1991 ein Buch verfasst hat Die Verilog Hardware Description Language von Donald Thomas und Philip Moorby.  1991 entwarfen viele Elektronikunternehmen noch immer Mikrochips auf die alte Art und Weise und zeichneten sie mit der Maus auf den Bildschirm.  logische Synthesetechnologien haben gerade das Labor f√ºr die Produktion verlassen;  Hardwarebeschreibungssprachen wurden als zum Schreiben von Modellen und Tests gedacht angesehen und nicht als Quellcodes zum Erstellen endg√ºltiger Schaltkreise.  Zus√§tzlich zu VHDL und Verilog, die zu dieser Zeit geschlossen waren, gab es viele kleine und propriet√§re Sprachen wie Abel, CUPL, PALASM;  und Intel und MIPS hatten interne Hardwarebeschreibungssprachen. <br><br>  In dieser Situation erschien das Buch von Thomas und Murbi, das f√ºr die Designer digitaler Schaltungen der neunziger Jahre das gleiche war wie das Buch f√ºr Kernigan-Richie f√ºr die Programmierer f√ºr C und die B√ºcher von Bjarni Straustrup f√ºr die C ++ - Programmierer.  Das Buch hat f√ºnf Ausgaben √ºberlebt - von 1991 bis 2002, aber f√ºr die √Ñra der iPhones war es eindeutig unzureichend.  Und im Jahr 2016 beschloss Donald Thomas, ein neues Buch zu ver√∂ffentlichen, in dem er die wichtigsten Innovationen in Sprache und Methodik √ºber 25 Jahre beschrieb.  In den 25 Jahren, in denen Verilog zu einer gemeinsamen Basis f√ºr die gesamte Branche geworden ist, werden Pl√§ne f√ºr alles geschrieben, von den ber√ºchtigten iPhones und Steuercomputern in Tesla bis hin zu russischen Milit√§rhubschraubern. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ed9/5cf/d8c/ed95cfd8c3790757cd7d549273dd75a4.png"><br><br>  Als n√§chstes werde ich meine Kommentare mit blauem Text hervorheben, um sie von den Bildern aus dem Buch zu trennen. <br><br>  <font color="blue">Noch vor dem Haupttext des Buches gibt es das Vorkapitel ‚ÄûKontext: Design auf der Ebene der Register√ºbertragungen‚Äú, damit ein Programmierer, ein Schulkind oder beispielsweise ein Liebhaber von √úbungen mit Steckbrettern sofort versteht, worum es geht und wie er das Buch verwenden kann.</font>  <font color="blue">Es hei√üt:</font> <br><br><blockquote>  Digitale Systeme werden mit Milliarden von Transistoren auf einem Chip hergestellt.  Ein Amateur kann nat√ºrlich mehrere Logikgatter zeichnen und sie als Spezifikation mit Dr√§hten verbinden (f√ºr die Implementierung auf einem Steckbrett), aber f√ºr kommerzielle Projekte ist dies eine alte Geschichte ... Moderne Systeme werden in Hardwarebeschreibungssprachen wie SystemVerilog spezifiziert. <br></blockquote><br><br>  <font color="blue">Gleichzeitig ist hier ein so vereinfachtes Bild, um zu veranschaulichen, wie sich der Text auf der Veril in der Fabrik in Spuren und Transistoren der Mikroschaltung verwandelt:</font> <font color="blue"><br><br><img width="400" src="https://habrastorage.org/getpro/habr/post_images/da7/45e/179/da745e179c2d2239202a224fd8428d8d.png"><br><br></font>  <font color="blue">Das erste Wort im Buch nach dem Vorwort ist "Simulator".</font>  <font color="blue">Um die Hardwarebeschreibungssprachen zu verstehen, m√ºssen Sie sich dar√ºber im Klaren sein, dass die synthetisierte Teilmenge des Verilog keine Programmiersprache ist, sondern eine Sprache zur Beschreibung elektrischer Schaltkreise.</font>  <font color="blue">Angenommen, HTML ist keine Programmiersprache, sondern eine Sprache zur Beschreibung von Webseiten.</font>  <font color="blue">W√§hrend eine Programmiersprache in eine Kette von Prozessoranweisungen kompiliert werden soll, soll eine Hardwarebeschreibungssprache (insbesondere) in Prozessoreisen als solches umgewandelt werden.</font>  <font color="blue">In diesem Fall muss vor dem Gie√üen in Eisen der Code in der Hardwarebeschreibungssprache √ºberpr√ºft werden. Zu diesem Zweck dient ein spezialisierter Interpreter, der als Simulator bezeichnet wird.</font> <font color="blue"><br><br></font>  <font color="blue">Zu Beginn des Buches zeigt Donald Thomas ein vereinfachtes Bild des Simulators, und am Ende des Buches erkl√§rt und erg√§nzt er es:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9ae/c23/cce/9aec23cce03c84424f268adc5baf4742.png"><br><br></font>  <font color="blue">Der Simulator verf√ºgt √ºber Ereigniswarteschlangen und simulierte Zeit:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/d88/f4c/882/d88f4c88260895554e428c63d6bac46d.png"><br><br></font>  <font color="blue">Ein Ereignis kann sowohl zum aktuellen Zeitpunkt der Simulation (im aktuellen Delta-Zyklus) als auch in der Zukunftsform zu einem neuen Ereignis f√ºhren.</font>  <font color="blue">Im aktuellen Delta-Zyklus werden zuerst alle Ereignisse verarbeitet, die durch die sogenannten Blockierungszuweisungen erzeugt werden, und dann werden Ereignisse verarbeitet, die durch nicht blockierende Zuweisungen erzeugt werden.</font>  <font color="blue">Dies ist notwendig f√ºr die korrekte Simulation der parallelen Semantik der Ausbreitung elektrischer Signale in Eisen:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/4c7/d0b/26c/4c7d0b26c6be8b118d89daad8630164f.png"><br><br></font>  <font color="blue">Zus√§tzlich zu der synthetisierten Teilmenge des Verilog gibt es auch eine nicht synthetisierte Teilmenge.</font>  <font color="blue">Es soll die Testumgebung und die Tests beschreiben und kann nun als eine Art Programmiersprache betrachtet werden.</font>  <font color="blue">F√ºr Testumgebungsereignisse und -monitore werden zus√§tzliche Simulatorschritte eingef√ºhrt:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/364/724/1cb/3647241cbc77d4b796f323e41489bf81.png"><br><br></font>  <font color="blue">Eine genaue Kenntnis des Algorithmus des Simulators ist sehr n√ºtzlich, um eine Vielzahl von Fehlern zu vermeiden, die mit dem sogenannten Rennen (Race Condition) verbunden sind.</font>  <font color="blue">Wenn ich Ingenieure interveniere, bitte ich sie immer, ein Beispiel f√ºr die Rennbedingungen in Verilog zu geben.</font>  <font color="blue">Wenn f√ºr junge RTL Design- und Design Verification Engineers ein solches Wissen sehr w√ºnschenswert ist, aber nicht in allen Aspekten 100% notwendig, dh Berufe, in denen Geld direkt f√ºr dieses Wissen bezahlt wird.</font>  <font color="blue">Ich spreche von Programmierern, die in den Teams Synopsys VCS, Cadence IES und Mentor ModelSim arbeiten.</font> <font color="blue"><br><br></font>  <font color="blue">Synopsys und Cadence sind zwei Unternehmen in Kalifornien, die innerhalb von 15 Autominuten voneinander entfernt sind.</font>  <font color="blue">Sie besch√§ftigen nur wenige tausend Mitarbeiter, kontrollieren aber die Entwicklung von Mikroschaltungen auf der ganzen Welt - in Intel, Apple, Samsung, Huawei, sogar in geheimen russischen Instituten, die Chips f√ºr milit√§rische Ausr√ºstung herstellen.</font> <font color="blue"><br><br></font>  <font color="blue">Wenn die Genossen Putin, Rogozin und Vekselberg wirklich eine Importsubstitution in Russland einf√ºhren wollen, k√∂nnten sie die Entwicklung des russischen analogen Synopsys VCS (zur Simulation des Verilog), des Synopsys Design Compiler (zur logischen Synthese des Verilog) und des Synopsys IC Compiler (zur physischen Platzierung der Ergebnisse der logischen Synthese) finanzieren )</font>  <font color="blue">In Russland gibt es wahrscheinlich mehrere tausend mathematisch versierte Programmierer.</font> <font color="blue"><br><br></font>  <font color="blue">Obwohl Lizenzen f√ºr diese Softwareprodukte relativ leicht zu brechen sind, ist es schwierig, sie ohne Support zu verwenden.</font>  <font color="blue">Wenn Huawei von Synopsys und Cadence getrennt wird, sind sie in gewisser Weise schlechter als wenn sie von Android- und sogar ARM-Kernen getrennt werden.</font> <font color="blue"><br><br></font>  <font color="blue">Ja, hier ist der verfeinerte Algorithmus am Ende von Donald Thomas 'Buch.</font>  <font color="blue">Wenn Sie es nicht auswendig lernen, ist es sinnlos, in die Simulationsgruppen von Synopsys, Cadence, Siemens / Mentor, Xilinx einzugreifen. Dort werden Sie gebeten, es an die Tafel zu zeichnen und Vorschl√§ge zur Optimierung eines bestimmten Falls zu machen:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/eaa/35e/e8f/eaa35ee8f5df3ecc02cee34319b1ff4d.png"><br><br></font>  <font color="blue">Nachdem Donald Thomas die Simulation zu Beginn des Buches gekl√§rt hat, beschreibt er die SystemVerilog-Sprache als solche.</font>  <font color="blue">Diese Sprache entstand 2002 als Verilog-Obermenge, als Ergebnis der Zusammenf√ºhrung der Sprachen Verilog-2001, Vera und Superlog und unter Hinzuf√ºgung von Ideen aus der Property Specification Language (PSL), die in SystemVerilog Assertions (SVA) umgewandelt wurden.</font> <font color="blue"><br><br></font>  <font color="blue">Donald Thomas glaubt, dass Sie die Grundlagen des digitalen Designs bereits irgendwo gelernt haben, und verwebt daher verschiedene bekannte St√ºcke wie Carnot-Karten in den Erz√§hlstoff.</font>  <font color="blue">Carnot-Karten wurden in den 1960er Jahren f√ºr das manuelle Design von Schaltkreisen verwendet. Danach wurde diese Methode durch die automatische Optimierung der Logik unter Verwendung des Quine-McClusky-Algorithmus und des automatischen Logikoptimierers Espresso ersetzt.</font>  <font color="blue">Daher sind Carnot-Karten in allen Lehrb√ºchern der Universit√§t zum Design digitaler Logik vorhanden, aber sie scheinen in der Luft zu h√§ngen.</font>  <font color="blue">Und hier f√ºgt Donald Thomas Carnot-Karten dem Leben eines Designers auf einem Verilo des 21. Jahrhunderts hinzu:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/52c/9e1/21d/52c9e121d8f25d78b989c6f506220b30.png"><br><br></font>  <font color="blue">Au√üerdem schreibt Donald Thomas √ºber endliche Zustandsmaschinen und gibt 1) eine strenge mathematische Definition;</font>  <font color="blue">2) Diagramme;</font>  <font color="blue">3) Code;</font>  <font color="blue">4) danach beginnt es, sie zu endlichen Zustandsmaschinen mit einem Datenpfad zu erweitern - Hardwarefl√ºsse;</font>  <font color="blue">5) Danach beginnen diese Fl√ºsse mit ihm zu interagieren, sowohl nach einfachen "politisch korrekten" (siehe oben) Protokollen als auch unter Verwendung von Hardware-Warteschlangen.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/f15/fc4/f9e/f15fc4f9e341beb44e5dd43186d07e33.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/5a8/b9b/4d9/5a8b9b4d9804354d029d66ab0b93e55e.png"><br><br></font>  <font color="blue">Hier ist der Code f√ºr einen einfachen Automaten mit einem Datenpfad, den Thomas als erstes Beispiel nennt:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/64a/bc8/4d8/64abc84d89ea080b40877f71e258d5e7.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/a25/63b/052/a2563b052a3fc77a6d0f94f9bbfeb3b1.png"><br><br></font>  <font color="blue">Als n√§chstes hat Thomas ein Kapitel √ºber die statische Timing-Analyse.</font>  <font color="blue">Nichts Besonderes, aber sauberer als auf vielen beliebten indischen Websites: "Wie komme ich durch das VLSI-Interview?"</font>  <font color="blue">Und auch ausf√ºhrlicher als in einigen B√ºchern √ºber Veril, die m√ºhsam an der Syntax der Sprache kauen, aber nicht wirklich zeigen, wie man sie benutzt.</font> <font color="blue"><br><br></font>  <font color="blue">Warum brauchen wir eine statische Timing-Analyse?</font>  <font color="blue">In der realen Hardware durchl√§uft im Gegensatz zu der Illusion, dass der Prozessor dem Programmierer zeigt, jede Berechnung ein Zeitintervall, in dem sich der gesamte M√ºll auf den Dr√§hten befindet - nicht nur klar berechnete Nullen und Einsen, sondern auch zuf√§llige St√∂rungen, dh St√∂rungen und allgemein nicht digitale Werte in der verbotenen Zone.</font>  <font color="blue">Wenn Sie beispielsweise alle Spannungen √ºber 0,7 Volt als digitale Einheit und alle Spannungen unter 0,3 Volt als digitale Null betrachten, werden m√∂glicherweise 0,4 Volt am Kabel angezeigt.</font> <font color="blue"><br><br></font>  <font color="blue">Am Ende gehen alle Signale in der Schaltung ihren eigenen Weg und die Situation beruhigt sich, aber dies "am Ende" sollte kleiner sein als der Zyklus des Taktsignals (Takt).</font>  <font color="blue">Dieser Zyklus ist umgekehrt proportional zu der Frequenz, mit der die Schaltung arbeitet (Gigahertz, Megahertz).</font> <font color="blue"><br><br></font>  <font color="blue">Wenn das festgelegte Ergebnis von Berechnungen oder logischen Operationen zum Zeitpunkt der Apertur (dem Intervall um die √Ñnderung eines solchen Signals) nicht in das D-Flip-Flop (minimales Speicherelement) f√§llt, wird der Zustand der Schaltung zu M√ºll - der Satellit oder die Drossel explodieren, das iPhone beantwortet keine Anrufe mehr.</font>  <font color="blue">Der gesamte Ausr√ºstungsdesigner muss nicht weniger ironisch als logisch wissen.</font> <font color="blue"><br><br></font>  <font color="blue">Warum ist die Analyse statisch?</font>  <font color="blue">In den 1980er Jahren war es dynamisch - Verz√∂gerungen wurden durch Simulation gekl√§rt.</font>  <font color="blue">Dies erwies sich f√ºr Schaltungen mit Hunderttausenden, Millionen und Milliarden von Transistoren als unzuverl√§ssig, und jetzt werden alle Verz√∂gerungen statisch berechnet, basierend auf der Analyse der Signalpfade nach der Synthese.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/19f/88a/31a/19f88a31afeb1014b5ab54b08bb471ba.png"><br><br></font>  <font color="blue">Das Taktsignal kann auch mit einer gewissen Verz√∂gerung in verschiedenen Teilen der Mikroschaltung ankommen, was dieser K√ºche eine weitere Unsicherheit hinzuf√ºgt, die beseitigt werden muss (zum Gl√ºck nicht manuell, sondern mit Hilfe von Taktsynthesebaumprogrammen und anderen Methoden):</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/78e/928/0be/78e9280befef5b4d59ed2ab47cbe09e4.png"><br><br></font>  <font color="blue">In dem Kapitel √ºber Flows erl√§utert Thomas verschiedene grundlegende Optionen, wie parallele Betriebszustandsmaschinen mit Datenpfaden Informationen austauschen k√∂nnen, einschlie√ülich der Verwendung von Puffern und Warteschlangen.</font>  <font color="blue">Wie im Entwurf / in der Schaltung selbst, auf der Ebene der Register√ºbertragungen, so im Verhaltensmodell oder in der Testumgebung der Schaltung.</font>  <font color="blue">Wenn Sie Thomas lesen, ist es sch√∂n, selbst Beispiele f√ºr alle F√§lle der von ihm beschriebenen Protokolle zu schreiben und zu debuggen.</font>  <font color="blue">Tatsache ist, dass sie w√§hrend eines Interviews der zweiten Ebene in Elektronikunternehmen gerne Code zu solchen Themen schreiben (eine kleine steuernde Zustandsmaschine, ein Datenfluss zwischen zwei Modulen, Pipeline-Datenpfade oder nur ein Code f√ºr eine Hardware-Warteschlange).</font>  <font color="blue">Wenn Sie in 20 Minuten ein Beispiel f√ºr eine der von Thomas beschriebenen Kombinationen mit einem Code von 30-50 Zeilen schreiben k√∂nnen, machen Sie einen guten Eindruck.</font>  <font color="blue">Schwer zu lernen - einfach im Kampf.</font> <font color="blue"><br><br></font>  <font color="blue">Die Testumgebung f√ºr Router (Abb. 8.3) mit Warteschlangen f√ºr mehrere Ports ist ein beliebtes Beispiel zur Erl√§uterung der √úberpr√ºfungsmethoden.</font>  <font color="blue">Wahrscheinlich, weil einige dieser Methoden von Cisco und anderen Unternehmen erfunden wurden, die Chips f√ºr Netzwerkhardware entwickeln.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/2ac/dca/f87/2acdcaf87461f42dace506171a9b5b8d.png"><br><br></font>  <font color="blue">In Kapitel 6.2.2.</font>  <font color="blue">Thomas beschreibt eine der Optionen f√ºr das Zusammenspiel von Threads - die schrittweise Synchronisation (Lock-Step).</font>  <font color="blue">Eine der Lock-Step-Anwendungen sind hochzuverl√§ssige Systeme, beispielsweise in der Automobilelektronik.</font>  <font color="blue">Ein Sonderfall: Zwei Prozessoren k√∂nnen dasselbe Programm mit einer Verz√∂gerung von mehreren Zyklen ausf√ºhren, und w√§hrend dieser Ausf√ºhrung kann eine Sonderschaltung √ºberpr√ºfen, ob sie dieselben Ergebnisse erzielen.</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/025/8c4/9d4/0258c49d4062e138ba35c9b95ea22203.png"><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/71a/469/9a4/71a4699a4785bf19d020223cae755fd9.png"><br><br></font>  <font color="blue">Thomas war eindeutig um Zuverl√§ssigkeit bem√ºht, da er zus√§tzlich zum Sperrschritt die Verwendung von CRC zitiert, einem zyklisch redundanten Code zur Erkennung von Fehlern bei der Daten√ºbertragung.</font>  <font color="blue">Gleichzeitig erkl√§rt Thomas, wie CRC mit LFSR, einem linearen R√ºckkopplungsschieberegister, berechnet wird.</font>  <font color="blue">Sowohl das als auch ein anderer m√ºssen in der Lage sein, einen jungen Ingenieur zu finden.</font>  <font color="blue">Dies ist der Vorteil von Thomas 'Buch - obwohl es nicht immer tief greift, ber√ºhrt es viele Themen und zeigt, wo man graben muss:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/f09/6ce/00c/f096ce00c923d579fbf5248873633338.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/641/e42/c1c/641e42c1cea5c43b4f347ea571e1c497.png"><br><br></font>  <font color="blue">Bei der Beschreibung von CRC verweist Thomas auf ein sehr interessantes und missverstandenes Buch von <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Hacker's Delight</a> in Russland:</font> <font color="blue"><br><br><img width="600" src="https://habrastorage.org/getpro/habr/post_images/b74/43f/0ff/b7443f0ffb768250e141a6a62b272bcd.png"><br><br></font>  <font color="blue">Donald Thomas geht in seinem neuen Buch auf drei Technologien ein, die im alten Buch √ºberhaupt nicht enthalten waren:</font> <font color="blue"><br><br></font> <ol><li>  Automatische Generierung von Pseudozufallstransaktionen mit eingeschr√§nkten Regeln (eingeschr√§nkte Zufallstransaktionen / Einschr√§nkungsl√∂ser). </li><li>  Ber√ºcksichtigung der Abdeckung interessanter Szenarien, die w√§hrend der Bombardierung eines Entwurfs durch Transaktionen mit begrenzten Zuf√§llen entstehen, funktionale Abdeckung. </li><li>  Die Sprache der Aussagen der zeitlichen Logik (gleichzeitige Behauptungen) und ihre Verwendung sowohl in der Simulation als auch beim automatischen Nachweis von Entwurfseigenschaften unter Verwendung formaler Verifizierungsprogramme. </li></ol><br><br>  Diese drei Technologien sind erst im 21. Jahrhundert auf gute Weise in die Branche eingetreten, aber sie sind ziemlich fest eingetreten.  Anfangs wurden sie alle verwendet, um Testumgebungen von Verifizierungsingenieuren zu erstellen. Jetzt m√ºssen jedoch auch Designer √ºber die Funktionsabdeckung und die Sprache f√ºr die zeitliche Best√§tigung (SystemVerilog Assertions - SVA) informiert werden.  Thomas hat ein bestimmtes Minimum, das Ihnen hilft, nicht in einem Telefoninterview abgeschnitten zu werden, aber f√ºr echte Arbeit m√ºssen Sie viel mehr wissen.  Dar√ºber hinaus nicht nur die Sprache der zeitlichen Anweisungen als solche, sondern auch die Praxis des Debuggens der vom Simulator f√ºr jede Anweisung generierten parallelen Finite-State-Maschinen mit ihrer Hilfe sowie die Verwendung formaler Verifizierungsprogramme.  Die auf Behauptungen basierende formale √úberpr√ºfung wurde in den letzten Jahren in Apple, AMD und anderen derartigen Unternehmen stark implementiert. <br><br>  Ich habe einen Freund, der <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">dieses Buch √ºber die Sprache der zeitlichen Aussagen</a> heruntergeladen und alle Neujahrsferien studiert hat, anstatt mit M√§dchen nach Hawaii zu reisen.  Von hier aus k√∂nnen Sie verstehen, wie wichtig SystemVerilog Assertions (SVA) f√ºr Karriere und Industrie sind.  Der Vollst√§ndigkeit halber muss ich erw√§hnen, dass er der Sohn von Auswanderern aus Taiwan ist und sie eine strengere Einstellung zu solchen Dingen haben als Russen. <br><br>  So geht Thomas mit der Erzeugung pseudozuf√§lliger Transaktionen um (eine Transaktion mit Rand-Feldern und deren Einschr√§nkung mithilfe des Constraint-Konstrukts): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/efd/b59/285/efdb59285ac580a1153611e9b1aee3fd.png"><br><br>  Und so geht Thomas mit der funktionalen Abdeckung um - Deckungsgruppe / Deckungspunkt / Bins, wobei Kombinationen mehrerer variabler Bedeckungen (Kreuz) ber√ºcksichtigt werden, wobei Platzhalter, Wertebereiche sowie √úbergangsabdeckung in Zustandsautomaten verwendet werden: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2aa/85c/f2f/2aa85cf2f04b2dd2b90a386939b2032e.png"><br><br>  Hier ist ein Beispiel f√ºr die einfachste zeitliche Aussage: "Wenn q bei der positiven Flanke des Taktsignals wahr ist, muss die Sequenz s2 durch den Zyklus ausgef√ºhrt werden, in dem r zuerst wahr ist und s in drei weiteren Zyklen ist." <br><br><img width="350" src="https://habrastorage.org/getpro/habr/post_images/3af/a3e/a0d/3afa3ea0d3de0afc4d93a3a6ee6fb3b4.png"><br><br>  Was ist vor und nach dem Buch ‚ÄûLogisches Design und Verifizierung von Systemen auf SystemVerilog‚Äú von Donald Thomas zu lesen? <br><br><br>  Wenn Sie in meinem Beitrag √ºberhaupt nichts verstehen, k√∂nnen Sie versuchen, das Buch <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">‚ÄûDigitale Schaltkreise und Computerarchitektur‚Äú von David Harris und Sarah Harris zu</a> lesen.  Das Buch Harris &amp; Harris kann von allen verstanden werden, die lesen und z√§hlen k√∂nnen, vorausgesetzt, der Leser hat Motivation.  Das Buch beginnt auf der Highschool-Ebene - Spannungen, Bin√§rzahlen - und endet mit dem Entwurf eines eigenen Prozessors auf der Veril. <br><br>  Spoiler: David Harris und Sarah Harris sind nicht Ehemann und Ehefrau und nicht einmal Bruder und Schwester.  Sie sind nur Namensvetter, die versehentlich als Lehrer an derselben Universit√§t angefangen haben, w√§hrend der sie ein Buch geschrieben haben. <br><br>  Hier links auf dem Foto ist das M√§dchen Irina vom Nowosibirsk Academgorodok zu sehen, das die englische Ausgabe von Harris &amp; Harris h√§lt, und rechts ist ihre russische Ausgabe. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b26/a14/e77/b26a14e7736c027d09d48a32b98c2abd.png"><br><br>  Nach dem Buch von Donald Thomas empfehle ich, Artikel von Cliff Cummings herunterzuladen.  Er ist der bekannteste Veril-Trainer f√ºr Synthese und Verifikation.  W√§hrend ich das Buch von Donald Thomas las, kam mir der Gedanke, dass es der Vollst√§ndigkeit halber ‚Äûoft sch√∂n w√§re, so und so ein St√ºck von Cliff Cummings einzuf√ºgen‚Äú.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cliff nimmt je nach Dauer des Seminars (von Tag zu Woche) 1.000 bis 3.000 US-Dollar f√ºr jeden Studenten an den Seminaren ein, und Elektronikunternehmen zahlen, um die Qualit√§t ihrer Ingenieure zu verbessern, die an Universit√§ten nicht gut ausgebildet sind. Selbst in Stanford lernt das leider nicht jeder - ich hatte einen Praktikanten aus Stanford, das wei√ü ich von ihm. Wenn Sie nach dem Lesen von Donald Thomas alle kostenlosen Artikel von Cliff Cummings herunterladen, sparen Sie all dieses Geld. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Diese beiden Artikel sind erforderlich - sie fragen gerne √ºberall im Interview nach: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">CDC-Entwurfs- und Verifikationstechniken (Clock Domain Crossing) unter Verwendung von Systemverilog- </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Simulations- und Synthesetechniken f√ºr den asynchronen FIFO-Entwurf mit asynchronen Zeigervergleichen</font></font></a> <br><br>      ,     ,   FSM  c FSM ¬´case (1'b1) // synopsys parallel_case‚Ä¶ state[STATE_N]: ...¬ª,      ,   Sun Microsystems,    : <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Asynchronous &amp; Synchronous Reset Design Techniques ‚Äî Part Deux</a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Coding And Scripting Techniques For FSM Designs With Synthesis-Optimized, Glitch-Free Outputs</a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Synthesizable Finite State Machine Design Techniques Using the New SystemVerilog 3.0 Enhancements</a> <br><br>    ,     ,    1980- .  ,   static timing analysis,    ,  inertial  transport delays      ,   ,   : <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Correct Methods For Adding Delays To Verilog Behavioral Models</a> <br><br>     : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c8b/2a3/f34/c8b2a3f34b423c695917e5ded854127e.jpg"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de465969/">https://habr.com/ru/post/de465969/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de465953/index.html">Willkommen zum Wrike Open House Day</a></li>
<li><a href="../de465957/index.html">Sicherheitswoche 36: Lebensdauer der Sicherheitsanf√§lligkeit von Smartphones</a></li>
<li><a href="../de465959/index.html">Stammbaum in git</a></li>
<li><a href="../de465961/index.html">Lernen Sie selbst Internet-Marketing: √úber 50 kostenlose Kurse</a></li>
<li><a href="../de465963/index.html">Gehaltsbiographie in Deutschland 2019</a></li>
<li><a href="../de465973/index.html">10 beliebtesten Videoberichte vom 404fest 2018</a></li>
<li><a href="../de465975/index.html">SQL-Handbuch: Besseres Schreiben von Abfragen (Teil 2)</a></li>
<li><a href="../de465977/index.html">Schulung Cisco 200-125 CCNA v3.0. Tag 31. CDP, Syslog und NTP</a></li>
<li><a href="../de465979/index.html">Denken Sie daran, alles ^ W ist genau das, was Sie brauchen. Erfahrung mit Anki. Teil 1 (einleitend, vorletzt)</a></li>
<li><a href="../de465981/index.html">Meine IBM DB2 Express-C-Verwaltungserfahrung bei Verwendung mit 1C: Enterprise</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>