지연 모델의 유형
1. 분산 지연: 회로 구성요소별로 지연 부여
2. 집중지연: 가장 긴 지연시간을 출력게이트에 부여
3. 핀대핀 지연(경로 지연): 입력신호~출력신호 별 지연시간 존재

경로지연 모델링
-specify, endspecify로 선언
병렬 연결 : (출발지 => 목적지) = 지연시간 / 출발지와 목적지의 비트 수가 같아야 함, 한 비트씩 연결해 지정하는게 좋음
완전연결 : (출발지 *> 목적지) = 지연시간/ 출발지 각 비트를 목적지 전체 비트와 연결(비트 수 달라도 됨)

모서리 구동 경로 (posedge clock => (out+: in)) = (10-상승지연:8-하강지연)
 specparam: specify 블록 내부에서만 사용 가능, 상수 지정
조건 경로 지연: 신호값 기반 조건에 따라 지정 가능 if(조건)(x=>y) = 지연값 else로 못 묶음
상승/하강/턴오프 지연 1,2,3,6,12개 지연 값 사용 가능
1 => 전체에 대해, 2 => 상승/하강에 대해, 3 => 상승/하강/턴오프에 대해, 6=> 0to1, 1to0, 0toz, zto1, 1toz, zto0 순으로 지정
12 => 0to1, 1to0,0toz, zto1, 1toz, zto0, otox, xto1, 1tox, xto0, xtoz, ztox순 지정
x트랜지션 다루기 x ->0,1이면 가능한 최대값/ 0,1 -> x면 가능한 최솟값

타이밍 검사
1. $setup(data_event, reference_event, limit) => T(r) - T(d) < limit이면 위배
2. $hold(reference_event, data_event, limit) => T(d) - T(r) < limit 이면 위배
3. $width(reference_event, limie) => T(d) - T(r) < limit이면 위배 T(d)는 참조사건 반대 사건

지연 백 어노테이션: 합성-배치-배선 후에 얻은 실제 지연을 설계에 다시 주입해 실제 칩, FPGA 처럼 작동하는지 확인하는 과정
