// Sa Jul 03 22:04:00 1999
// EXT16OUT.LDF
// pcb-Version
// 256Bit->2 x 128Bit Umsetzung fuer Startrack DSP-Port (Play)
//
// fuer Startrack-DSP-Karte
//
LDF 1.00.00 DESIGNLDF;
DESIGN ext16out;
REVISION V1.0;
AUTHOR Stephan Wilhelm;
PROJECTNAME StarTrack;

PART ispLSI1016-60LJ;

DECLARE
END;  //DECLARE

SYM GLB  A0  1  pclk;
SIGTYPE VCH16      Reg ; // Erkennung Kanalformat 8/16
SIGTYPE PACLK      Out ; // Clock fuer Shiftregister A
SIGTYPE PBCLK      Out ; // Clock fuer Shiftregister B
SIGTYPE OUTCLK     Out ; // Clock fuer DSP-Port A & B

EQUATIONS

VCH16 = !INSYNC;
VCH16.PTCLK = !WPI3 & !WPI2 & !WPI1 & !WPI0 & BPI2;

OUTCLK = BPI0 & CH16
       # INCLK2 & !CH16;

PACLK = !WPI1 & !INCLK2
      # WPI1 & BPI0;

PBCLK = !WPI1 & BPI0
      # WPI1 & !INCLK2;


END;
END;

SYM GLB  A1  1  data;
SIGTYPE ADATA     Out ; // Datenausgang fuer DSP-Port A
SIGTYPE BDATA     Out ; // Datenausgang fuer DSP-Port B
SIGTYPE PCNTCLR   Reg ; // CounterClear durch pos FsyncImpuls

EQUATIONS

PCNTCLR = VCC;
PCNTCLR.PTCLK = DFSYNC;
PCNTCLR.RE = !WPI4 & !WPI3 & !WPI2 & !WPI1 & !WPI0 & !BPI2 & !BPI1 & !BPI0;

ADATA = WPI1 & SHAQ15 & CH16
      # !WPI1 & SHCQ7 & CH16
      # INDATA & !CH16;

BDATA = !WPI1 & SHBQ15 & CH16
      # WPI1 & SHCQ7 & CH16
      # INDATA & !CH16;


END;
END;

SYM GLB  A2  1  sync;
SIGTYPE SYNCA     Out ; // Fsync fuer DSP-Port A
SIGTYPE SYNCB     Out ; // Fsync fuer DSP-Port B
SIGTYPE CH16      Reg ; // Erkennung Kanalformat 8/16
SIGTYPE DFSYNC    Out ; // Counter-Framestart

EQUATIONS

SYNCA = !WPI4 & !WPI3 & !WPI2 & WPI1 & CH16
      # !WPI4 & !WPI3 & WPI2 & !WPI1 & CH16
      # INSYNC & !CH16;

SYNCB = !WPI4 & !WPI3 & WPI2 & !WPI1 & CH16
      # !WPI4 & !WPI3 & WPI2 & WPI1 & CH16
      # INSYNC & !CH16;

CH16 = VCH16;
CH16.PTCLK = DFSYNC.pin;

DFSYNC = INSYNC & INCLK2
       # INSYNC & DFSYNC.pin;

END;
END;


SYM GLB  A4  1  counter;
SIGTYPE BPI0      Reg ; // Play-SCLKzaehler und Synchro
SIGTYPE BPI1      Reg ; // Play-SCLKzaehler und Synchro
SIGTYPE BPI2      Reg ; // Play-SCLKzaehler und Synchro
SIGTYPE WPI0      Reg ; // Play-SWORDzaehler und Synchro
SIGTYPE WPI1      Reg ; // Play-SWORDzaehler und Synchro
SIGTYPE WPI2      Reg ; // Play-SWORDzaehler und Synchro
SIGTYPE WPI3      Reg ; // Play-SWORDzaehler und Synchro
SIGTYPE WPI4      Reg ; // Play-SWORDzaehler und Synchro
CBU18 (BPI0,BPI1,BPI2,WPI0,WPI1,WPI2,WPI3,WPI4,CAO1,VCC,INCLK,PCNTCLR) // 8Bit-Zaehler
END;

SYM GLB  A6  1  shiftc1;
SIGTYPE SHCQ0      Reg ; // 
SIGTYPE SHCQ1      Reg ; // 
SIGTYPE SHCQ2      Reg ; // 
SIGTYPE SHCQ3      Reg ; // 

EQUATIONS

SHCQ0 = SHBQ7 & !WPI1
      # SHAQ7 & WPI1;
SHCQ0.PTCLK = OUTCLK;

SHCQ1 = SHCQ0;
SHCQ1.PTCLK = OUTCLK;

SHCQ2 = SHCQ1;
SHCQ2.PTCLK = OUTCLK;

SHCQ3 = SHCQ2;
SHCQ3.PTCLK = OUTCLK;

END;
END;

SYM GLB  A7  1  shiftc2;
SIGTYPE SHCQ4      Reg ; // 
SIGTYPE SHCQ5      Reg ; // 
SIGTYPE SHCQ6      Reg ; // 
SIGTYPE SHCQ7      Reg ; // 

EQUATIONS

SHCQ4 = SHCQ3;
SHCQ4.PTCLK = OUTCLK;

SHCQ5 = SHCQ4;
SHCQ5.PTCLK = OUTCLK;

SHCQ6 = SHCQ5;
SHCQ6.PTCLK = OUTCLK;

SHCQ7 = SHCQ6;
SHCQ7.PTCLK = OUTCLK;

END;
END;

SYM GLB  B0  1  shifta1;
SIGTYPE SHAQ0      Reg ; // 
SIGTYPE SHAQ1      Reg ; // 
SIGTYPE SHAQ2      Reg ; // 
SIGTYPE SHAQ3      Reg ; // 
SRR14 ([SHAQ0..SHAQ3],INDATA,PACLK,GND) // 4Bit-Shifter
END;

SYM GLB  B1  1  shifta2;
SIGTYPE SHAQ4      Reg ; // 
SIGTYPE SHAQ5      Reg ; // 
SIGTYPE SHAQ6      Reg ; // 
SIGTYPE SHAQ7      Reg ; // 
SRR14 ([SHAQ4..SHAQ7],SHAQ3,PACLK,GND) // 4Bit-Shifter
END;

SYM GLB  B2  1  shifta3;
SIGTYPE SHAQ8      Reg ; // 
SIGTYPE SHAQ9      Reg ; // 
SIGTYPE SHAQ10     Reg ; // 
SIGTYPE SHAQ11     Reg ; // 
SRR14 ([SHAQ8..SHAQ11],SHAQ7,PACLK,GND) // 4Bit-Shifter
END;

SYM GLB  B3  1  shifta4;
SIGTYPE SHAQ12     Reg ; // 
SIGTYPE SHAQ13     Reg ; // 
SIGTYPE SHAQ14     Reg ; // 
SIGTYPE SHAQ15     Reg ; // 
SRR14 ([SHAQ12..SHAQ15],SHAQ11,PACLK,GND) // 4Bit-Shifter
END;

SYM GLB  B4  1  shiftb1;
SIGTYPE SHBQ0      Reg ; // 
SIGTYPE SHBQ1      Reg ; // 
SIGTYPE SHBQ2      Reg ; // 
SIGTYPE SHBQ3      Reg ; // 
SRR14 ([SHBQ0..SHBQ3],INDATA,PBCLK,GND) // 4Bit-Shifter
END;

SYM GLB  B5  1  shiftb2;
SIGTYPE SHBQ4      Reg ; // 
SIGTYPE SHBQ5      Reg ; // 
SIGTYPE SHBQ6      Reg ; // 
SIGTYPE SHBQ7      Reg ; // 
SRR14 ([SHBQ4..SHBQ7],SHBQ3,PBCLK,GND) // 4Bit-Shifter
END;

SYM GLB  B6  1  shiftb3;
SIGTYPE SHBQ8      Reg ; // 
SIGTYPE SHBQ9      Reg ; // 
SIGTYPE SHBQ10     Reg ; // 
SIGTYPE SHBQ11     Reg ; // 
SRR14 ([SHBQ8..SHBQ11],SHBQ7,PBCLK,GND) // 4Bit-Shifter
END;

SYM GLB  B7  1  shiftb4;
SIGTYPE SHBQ12     Reg ; // 
SIGTYPE SHBQ13     Reg ; // 
SIGTYPE SHBQ14     Reg ; // 
SIGTYPE SHBQ15     Reg ; // 
SRR14 ([SHBQ12..SHBQ15],SHBQ11,PBCLK,GND) // 4Bit-Shifter
END;



SYM IOC  Y0  1 INCLK;
XPIN CLK XINCLK LOCK 11;  // DSP-Port Clock-Source (CH 1-16)
IB11(INCLK,XINCLK)
END;

SYM IOC  IO0  1 INCLK2;
XPIN IO XINCLK2 LOCK 10;  // DSP-Port Clock-Source (CH 1-16)
IB11(INCLK2,XINCLK2)
END;

SYM IOC  IO1  1 INDATA;
XPIN IO XINDATA LOCK 43;  // DSP-Port Data-Source (CH 1-16)
IB11(INDATA,XINDATA)
END;

SYM IOC  IO2  1 INSYNC;
XPIN IO XINSYNC LOCK 42;  // DSP-Port Framesync-Source (CH 1-16)
IB11(INSYNC,XINSYNC)
END;

SYM IOC  IO3  1 ADATA;
XPIN IO XADATA LOCK 41;  // OutData Port A (CH 1-8)
OB11(XADATA,ADATA)
END;

SYM IOC  IO4  1 SYNCA;
XPIN IO XSYNCA LOCK 40;  // Framesync DSP-Port A
OB11(XSYNCA,SYNCA)
END;

SYM IOC  IO5  1 OUTCLK;
XPIN IO XOUTCLK LOCK 39;  // OutClk Port A & B
OB11(XOUTCLK,OUTCLK)
END;

SYM IOC  IO6  1 BDATA;
XPIN IO XBDATA LOCK 38;  // OutData Port B (CH 9-16)
OB11(XBDATA,BDATA)
END;

SYM IOC  IO7  1 SYNCB;
XPIN IO XSYNCB LOCK 37;  // Framesync DSP-Port B
OB11(XSYNCB,SYNCB)
END;

SYM IOC  IO8  1 DFSYNC;
XPIN IO XDFSYNC LOCK 7;  // Counter-Clear
OB11(XDFSYNC,DFSYNC)
END;
