 2
二、 計畫的緣由與目的 
時間是自然界的基本物理量之一。而由於
超大型積體電路製程技術持續發展與進步，使
得積體化的時距數位化電路(Time Digitizer)廣
泛應用於各項與時間相關的量測應用上，如原
子物理中的粒子壽命偵測、雷射測距儀、數位
示波器中的等效時間取樣、光碟機的轉速抖動
量測、磁碟機驅動器轉速量測、馬達轉速穩定
度測試、積體電路特性測試、時間間距分析器
(Time Interval Analyzer)、 晶片中的內建自我
測試系統(Built-In Self Test)…等等。 
在各種類型應用的時距數位化電路中，將
因需求使規格要求有所不同。如輸入信號種
類，可分為單擊(Single-Shot)信號與起始/停止
(Start/Stop)信號；時間解析度的高低，使得轉
換所需的時間亦有快慢；而單一或多組通道的
信號數量，亦影響其電路結構。如對於偵測單
擊波形或重複性高的信號，需要極高的時間解
析度(可低至數十 ps 甚至數 ps)[1]，但相對的
容許很長的轉換時間，亦使得取樣率因而大幅
降低。而在高速度下操作且必須作即時的連續
時間量測的應用裡，前類型電路將無法滿足所
需功能。本計劃即針對此即時的連續時間量測
需求，設計一連續時距數位化系統電路，可連
續量測單擊信號的上升/下降邊緣與參考時脈
之時距，並藉由降低轉換時間，使之具有高取
樣率，且時間解析度仍可達奈秒以下，可使用
於工業上連續信號的時間量測領域上。 
在本計劃中，將針對時間連續量測的問
題，以外部輸入的精確參考時脈供作系統同步
操作，使用延遲鎖定迴路(Delay-Locked Loop, 
DLL)產生的多相位時脈作為穩定的時序，結
合短時距數位化電路、參考時脈計數器、邊緣
轉態偵測器、時間編碼器…等，設計出適用於
連續時距數位化系統電路基本架構。類比部分
係主要處理系統內時脈分佈與時間數位化之
功能，而數位部分則用於轉換後的數位資料處
理與介面電路。以完成連續量測信號的上升與
下降邊緣之時距，達到高取樣率，且時間解析
度可達次奈秒，藉以實現與建構此連續時間量
測系統中的關鍵性組件的晶片。 
 
三、 研究方法及成果 
本計畫所採用的基本時間轉換操作時序
方式，如圖一所示，單擊輸入訊號可以經由邊
緣轉態偵測器(Edge Transition Detector)電路
轉換為“起始”與“停止”訊號。時間量測可分為
三個部份：(1).量測起始訊號與其下一個系統
參考時脈(CKREF)上升緣間的時距；(2).同(1)，
量測結束訊號與其下一個系統參考時脈上升
緣間的時距；(3).使用系統參考時脈計數，可
有效增加動態量測範圍。最後再將結果進行運
算(∆t1+T12-∆t2)可以得到此單擊訊號的時距。 
由上述可知，短時距轉換範圍可以限制在
一個參考時脈之內。傳統類比電路設計方式，
可採用如雙斜率(Dual Slope)法或時間轉換至
電壓(Time-to-Voltage)方式，但均需要較長的
轉換時間。本計畫的目的為高取樣率的連續時
間轉換，亟需要低轉換時間的電路結構。遂採
用延遲鎖定迴路來提供穩定時序，對系統參考
時脈進行時間內插，並產生多相位時脈取樣方
式，等同於快閃(Flash)轉換型式，以達到快速
轉換，並同時以降低製程、電壓與溫度等環境
參數變異的影響。 
以下分段敘述欲達到高取樣率時距轉換
系統電路的設計考量： 
I. 時間取樣方法： 
要得到輸入訊號與時脈的相對關係(領先/
落後)，最簡單的方式就是使用拴鎖 (Latch)或
正反器(Flip/Flop)電路。而在使用延遲線產生
多相位時脈來進行短時距取樣時，可分為兩種
型式：時間輸入延遲、資料輸入延遲；如圖二
(a)與(b)分別表示。A 與 B 均可互為時脈或是
訊號輸入(起始/結束)。使用圖二(a)型式時，完
整結果必須等 B 訊號傳送到最後一級時，才能
得到全部的轉換結果。在高取樣率的要求下，
由於需要最短的轉換時間，最適合的方式則為
採用圖二(b)資料輸入延遲，並將 A 訊號輸入
為系統參考時脈，且 B 訊號使用輸入(起始/結
束 )，其轉換時間僅為正反器的時間延遲
(tCK=>Q)。其中系統參考時脈因經由延遲單元
(td)，可利用延遲鎖定迴路直接產生多相位時
脈，亦可避免使用複製延遲線(Replica Delay 
Line)的對稱問題。也可以無須再另行設計停止
轉換(End of Conversion)電路。此為快閃(Flash)
轉換型式，可達最快的轉換速度。 
 4
100MHz。僅需要 16(=8+8)個取樣正反器即可
以達成對參考頻率 64(=82)級內插。 
本計劃的短時距數位化電路研究結果，將
於晶片送製並量測完成後，投稿至相關領域國
際會議與期刊中發表。所提的全系統化電路架
構亦將持續研究與實現。 
 
五、 計畫成果自評 
本計畫中，我們提出一個新型的連續數位
化系統電路架構，內含有兩級延遲鎖定迴路具
有倍頻功能，採用新型的邊緣合成邏輯電路以
進行時脈合成，具有創新的系統架構，可以有
效的減少電路面積與設計複雜度。並藉由理論
推導及模式建立，以期提升關鍵零組件設計技
術水準與達成人才培育目的。 
 
六、參考文獻 
[1] J.-P. Jansson, A. Mantyniemi and J. Kostamovaara, 
“A CMOS time-to-digital converter with better than 
10 ps single-shot precision”, IEEE Journal of 
Solid-State Circuits, Vol.41, No.6 pp.1286-1296, June 
2006. 
[2] C. Kim, I.-C. Hwang and S.-M. Kang, “A low-power 
small-area ±7.28-ps-jitter 1-GHz DLL-based clock 
generator”, IEEE Journal of Solid-State Circuits, 
Vol.37, No.11 pp.1414-1420, Nov. 2002. 
[3] H.-H. Chang, J.-Y. Chang, C.-Y. Kuo and S.-I. Liu, 
“A 0.7-2-GHz self-calibrated multiphase delay-locked 
loop”, IEEE Journal of Solid-State Circuits, Vol. 41, 
No.5, pp.1051-1061, May 2006. 
[4] R.L. Aguiar and D.M. Santos, “Oscillatorless clock 
multiplication”, 2001 IEEE Intl. Symp. on Cir. and 
Sys., Vol.4, 6-9 May 2001, pp.630-633.  
 
附圖與表 
CKREF
START
STOP
t1
t2
T12
INPUT
t1 +T12 t2  
圖一 時間轉換操作原理 
B
A
Q1 Q2 Qi
D Q D Q D Q
td td td
CK CK CK
 
(a) 時間輸入延遲 
 
(b) 資料輸入延遲 
圖二 時間取樣方式 
 
1st Delay-Locked LoopCKREF
Edge Combining Logic
CKDF[M:1]
2nd Delay-Locked Loop
CKDS[N:1]
CKMUL
2nd Stage Sampling DFFs1st Stage Sampling DFFs
CKDF[M:1]
START/
STOP
Encoder Encoder
QF[M:1] QS[N:1]
QELSBQEMSB
QE
(CKREFx M)
 
圖三 時距數位化電路 
 
 
圖四 各級取樣結果 
