Timing Analyzer report for fpga
Tue Apr 11 22:02:45 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Hold: 'altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Recovery: 'altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Removal: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 20. Slow 1200mV 85C Model Removal: 'altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 29. Slow 1200mV 0C Model Setup: 'altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 31. Slow 1200mV 0C Model Hold: 'altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Recovery: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 33. Slow 1200mV 0C Model Recovery: 'altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Removal: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 35. Slow 1200mV 0C Model Removal: 'altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 43. Fast 1200mV 0C Model Setup: 'altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Hold: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 45. Fast 1200mV 0C Model Hold: 'altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Recovery: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 47. Fast 1200mV 0C Model Recovery: 'altpll_component|auto_generated|pll1|clk[0]'
 48. Fast 1200mV 0C Model Removal: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'
 49. Fast 1200mV 0C Model Removal: 'altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Unconstrained Input Ports
 66. Unconstrained Output Ports
 67. Unconstrained Input Ports
 68. Unconstrained Output Ports
 69. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; fpga                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processors 3-6         ;   0.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------+
; SDC File List                                                                ;
+------------------------------------------+--------+--------------------------+
; SDC File Path                            ; Status ; Read at                  ;
+------------------------------------------+--------+--------------------------+
; lib/eth/syn/quartus/rgmii_phy_if.sdc     ; OK     ; Tue Apr 11 22:02:43 2023 ;
; lib/eth/syn/quartus/rgmii_io.sdc         ; OK     ; Tue Apr 11 22:02:43 2023 ;
; lib/eth/syn/quartus/mii_phy_if.sdc       ; OK     ; Tue Apr 11 22:02:43 2023 ;
; lib/eth/syn/quartus/gmii_phy_if.sdc      ; OK     ; Tue Apr 11 22:02:43 2023 ;
; lib/eth/syn/quartus/eth_mac_1g_rgmii.sdc ; OK     ; Tue Apr 11 22:02:43 2023 ;
; lib/eth/syn/quartus/eth_mac_1g_gmii.sdc  ; OK     ; Tue Apr 11 22:02:43 2023 ;
+------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------------------------------------+-----------------------------------------------------------------+
; Clock Name                                                  ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                        ; Targets                                                         ;
+-------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------------------------------------+-----------------------------------------------------------------+
; altpll_component|auto_generated|pll1|clk[0]                 ; Generated ; 8.000  ; 125.0 MHz  ; 0.000  ; 4.000  ; 50.00      ; 2         ; 5           ;        ;        ;           ;            ; false    ; CLOCK_50 ; altpll_component|auto_generated|pll1|inclk[0]                 ; { altpll_component|auto_generated|pll1|clk[0] }                 ;
; altplldram_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 7.516  ; 133.05 MHz ; 0.000  ; 3.758  ; 50.00      ; 56        ; 149         ;        ;        ;           ;            ; false    ; CLOCK_50 ; altplldram_inst|altpll_component|auto_generated|pll1|inclk[0] ; { altplldram_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 7.516  ; 133.05 MHz ; -3.170 ; 0.588  ; 50.00      ; 56        ; 149         ; -151.9 ;        ;           ;            ; false    ; CLOCK_50 ; altplldram_inst|altpll_component|auto_generated|pll1|inclk[0] ; { altplldram_inst|altpll_component|auto_generated|pll1|clk[1] } ;
; CLOCK_50                                                    ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                                               ; { CLOCK_50 }                                                    ;
+-------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------------------------------------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------+------+
; 213.27 MHz ; 213.27 MHz      ; altpll_component|auto_generated|pll1|clk[0]                 ;      ;
; 233.54 MHz ; 233.54 MHz      ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                  ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -3.609 ; -67.989       ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 3.311  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                  ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.385 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 0.401 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -5.143 ; -394.505      ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 4.112  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                               ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.050 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 3.329 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                   ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.457 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 3.700 ; 0.000         ;
; CLOCK_50                                                    ; 9.813 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -3.609 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.217     ; 2.278      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.460 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 2.128      ;
; -3.316 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.217     ; 1.985      ;
; -3.264 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0  ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 1.900      ;
; -3.264 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0  ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 1.900      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.164 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.832      ;
; -3.118 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.786      ;
; -2.976 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r           ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.644      ;
; -2.976 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.644      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.951 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.219     ; 1.618      ;
; -2.918 ; debounce_switch:debounce_switch_inst|state[10]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.209     ; 1.595      ;
; -2.832 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r           ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.217     ; 1.501      ;
; -2.798 ; debounce_switch:debounce_switch_inst|state[9]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.209     ; 1.475      ;
; -2.779 ; debounce_switch:debounce_switch_inst|state[8]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.209     ; 1.456      ;
; -2.722 ; debounce_switch:debounce_switch_inst|state[1]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.215     ; 1.393      ;
; -2.720 ; debounce_switch:debounce_switch_inst|state[14]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.215     ; 1.391      ;
; -2.701 ; debounce_switch:debounce_switch_inst|state[7]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.216     ; 1.371      ;
; -2.677 ; debounce_switch:debounce_switch_inst|state[17]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.214     ; 1.349      ;
; -2.652 ; debounce_switch:debounce_switch_inst|state[11]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.215     ; 1.323      ;
; -2.572 ; debounce_switch:debounce_switch_inst|state[3]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.216     ; 1.242      ;
; -2.555 ; debounce_switch:debounce_switch_inst|state[4]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.216     ; 1.225      ;
; -2.551 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r           ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.217     ; 1.220      ;
; -2.544 ; debounce_switch:debounce_switch_inst|state[2]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.216     ; 1.214      ;
; -2.529 ; debounce_switch:debounce_switch_inst|state[13]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.215     ; 1.200      ;
; -2.492 ; debounce_switch:debounce_switch_inst|state[12]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.215     ; 1.163      ;
; -2.489 ; debounce_switch:debounce_switch_inst|state[0]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.216     ; 1.159      ;
; -2.437 ; debounce_switch:debounce_switch_inst|state[5]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 1.105      ;
; -2.274 ; debounce_switch:debounce_switch_inst|state[6]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.218     ; 0.942      ;
; 3.234  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.070     ; 4.210      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.401  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.071     ; 4.042      ;
; 3.423  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.485     ; 3.606      ;
; 3.664  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.485     ; 3.365      ;
; 3.778  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.485     ; 3.251      ;
; 3.823  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.485     ; 3.206      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
; 3.836  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.097     ; 3.581      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                              ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.311 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.607      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.322 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.597      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.492 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.426      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.499 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.419      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.503 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.416      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.510 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.409      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.528 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.080     ; 4.390      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.539 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.380      ;
; 3.551 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.082     ; 4.365      ;
; 3.551 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.082     ; 4.365      ;
; 3.551 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.082     ; 4.365      ;
; 3.551 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.082     ; 4.365      ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.385 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.669      ;
; 0.390 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.098      ; 0.674      ;
; 0.402 ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh                ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh                ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dqm[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dqm[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.674      ;
; 0.428 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.695      ;
; 0.443 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.710      ;
; 0.453 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.720      ;
; 0.456 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.722      ;
; 0.460 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.726      ;
; 0.461 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.727      ;
; 0.473 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.739      ;
; 0.478 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[1]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.744      ;
; 0.488 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.754      ;
; 0.496 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.762      ;
; 0.498 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.764      ;
; 0.560 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.827      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.855      ;
; 0.602 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.868      ;
; 0.616 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.512      ; 1.314      ;
; 0.621 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.887      ;
; 0.623 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.889      ;
; 0.624 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.891      ;
; 0.631 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.897      ;
; 0.639 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.922      ;
; 0.641 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.924      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.925      ;
; 0.643 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.925      ;
; 0.644 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.926      ;
; 0.644 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.926      ;
; 0.645 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.512      ; 1.343      ;
; 0.646 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.928      ;
; 0.646 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.928      ;
; 0.648 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.914      ;
; 0.654 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_ras_n_r              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_we_n_r               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_addr_r[7]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_addr_r[4]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.921      ;
; 0.661 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.526      ; 1.373      ;
; 0.664 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.930      ;
; 0.666 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.932      ;
; 0.666 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.949      ;
; 0.666 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.932      ;
; 0.667 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.096      ; 0.949      ;
; 0.670 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.526      ; 1.382      ;
; 0.670 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.937      ;
; 0.670 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.937      ;
; 0.674 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.940      ;
; 0.675 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.941      ;
; 0.678 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.944      ;
; 0.683 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.950      ;
; 0.710 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.977      ;
; 0.714 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.981      ;
; 0.716 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.982      ;
; 0.718 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.985      ;
; 0.720 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.986      ;
; 0.722 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.989      ;
; 0.723 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.989      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                        ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.401 ; debounce_switch:debounce_switch_inst|state[14]           ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; debounce_switch:debounce_switch_inst|state[6]            ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; debounce_switch:debounce_switch_inst|state[5]            ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; debounce_switch:debounce_switch_inst|state[1]            ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; debounce_switch:debounce_switch_inst|state[17]           ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; debounce_switch:debounce_switch_inst|state[15]           ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; debounce_switch:debounce_switch_inst|state[16]           ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[13]           ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[12]           ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[11]           ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[10]           ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[9]            ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[8]            ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[7]            ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[4]            ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[3]            ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[2]            ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debounce_switch:debounce_switch_inst|state[0]            ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.427 ; debounce_switch:debounce_switch_inst|debounce_reg[9][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.694      ;
; 0.429 ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.697      ;
; 0.429 ; sync_reset:sync_reset_inst|sync_reg[1]                   ; sync_reset:sync_reset_inst|sync_reg[2]                   ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; debounce_switch:debounce_switch_inst|debounce_reg[10][0] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; debounce_switch:debounce_switch_inst|debounce_reg[13][0] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.698      ;
; 0.434 ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.701      ;
; 0.434 ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.701      ;
; 0.435 ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.703      ;
; 0.435 ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.703      ;
; 0.435 ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.703      ;
; 0.436 ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.703      ;
; 0.436 ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.703      ;
; 0.436 ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.703      ;
; 0.436 ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.703      ;
; 0.436 ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.704      ;
; 0.436 ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.704      ;
; 0.437 ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.704      ;
; 0.438 ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.705      ;
; 0.438 ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.706      ;
; 0.441 ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.709      ;
; 0.443 ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.710      ;
; 0.443 ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.710      ;
; 0.443 ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.711      ;
; 0.444 ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.711      ;
; 0.444 ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.711      ;
; 0.444 ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.711      ;
; 0.444 ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.712      ;
; 0.445 ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.712      ;
; 0.447 ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.714      ;
; 0.587 ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.855      ;
; 0.588 ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.855      ;
; 0.589 ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.857      ;
; 0.589 ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.856      ;
; 0.589 ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.856      ;
; 0.590 ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.858      ;
; 0.590 ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.858      ;
; 0.591 ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.859      ;
; 0.591 ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.859      ;
; 0.591 ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.859      ;
; 0.592 ; debounce_switch:debounce_switch_inst|debounce_reg[12][0] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.859      ;
; 0.592 ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.859      ;
; 0.592 ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.859      ;
; 0.593 ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.860      ;
; 0.594 ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.861      ;
; 0.596 ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.863      ;
; 0.599 ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; sync_reset:sync_reset_inst|sync_reg[0]                   ; sync_reset:sync_reset_inst|sync_reg[1]                   ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.867      ;
; 0.608 ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.875      ;
; 0.608 ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.876      ;
; 0.613 ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.881      ;
; 0.614 ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.881      ;
; 0.615 ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.883      ;
; 0.616 ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.883      ;
; 0.617 ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.884      ;
; 0.635 ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.903      ;
; 0.636 ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.903      ;
; 0.637 ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.904      ;
; 0.639 ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.908      ;
; 0.643 ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.913      ;
; 0.646 ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.914      ;
; 0.649 ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.916      ;
; 0.651 ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.918      ;
; 0.652 ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.919      ;
; 0.652 ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.920      ;
; 0.652 ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.920      ;
; 0.652 ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.919      ;
; 0.652 ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.919      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                   ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                  ; Launch Clock                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 3.779      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 3.779      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 3.779      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 3.779      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[3]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.250     ; 3.779      ;
; -5.143 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.778      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Refresh     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.251     ; 3.777      ;
; -5.142 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.252     ; 3.776      ;
; -5.139 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.238     ; 3.787      ;
; -5.139 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.238     ; 3.787      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.764 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.880     ; 3.770      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.754 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.854     ; 3.786      ;
; -4.729 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.837     ; 3.778      ;
; -4.725 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.824     ; 3.787      ;
; -4.725 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.824     ; 3.787      ;
; -4.725 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.824     ; 3.787      ;
; -4.724 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.832     ; 3.778      ;
; -4.724 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.832     ; 3.778      ;
; -4.724 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.826     ; 3.784      ;
; -4.719 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[0]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.821     ; 3.784      ;
; -4.719 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[1]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.821     ; 3.784      ;
; -4.719 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[2]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.821     ; 3.784      ;
; -4.719 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[3]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.821     ; 3.784      ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                  ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.802      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.803      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.086     ; 3.800      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.112 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.085     ; 3.800      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.091     ; 3.794      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.084     ; 3.801      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[22]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[23]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[21]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[20]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[19]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
; 4.113 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[18]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.802      ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                   ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                  ; Launch Clock                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 3.050 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[0]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.201      ; 3.577      ;
; 3.050 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[1]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.201      ; 3.577      ;
; 3.050 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[2]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.201      ; 3.577      ;
; 3.050 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[3]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.201      ; 3.577      ;
; 3.055 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.198      ; 3.579      ;
; 3.055 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.198      ; 3.579      ;
; 3.055 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.198      ; 3.579      ;
; 3.055 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.190      ; 3.571      ;
; 3.055 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.190      ; 3.571      ;
; 3.055 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.196      ; 3.577      ;
; 3.061 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.184      ; 3.571      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.086 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.167      ; 3.579      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.098 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.140      ; 3.564      ;
; 3.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.233     ; 3.579      ;
; 3.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.233     ; 3.579      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.247     ; 3.570      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.491 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.571      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.572      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.572      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Refresh     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.572      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.572      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.248     ; 3.570      ;
; 3.492 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[3]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.246     ; 3.572      ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                   ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[22]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[23]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[21]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[20]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[19]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[18]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[17]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.595      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.596      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.594      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.587      ;
; 3.329 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.593      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 3.595      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
; 3.330 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.594      ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                ;
+-----------+-----------------+-------------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                                  ; Note ;
+-----------+-----------------+-------------------------------------------------------------+------+
; 230.1 MHz ; 230.1 MHz       ; altpll_component|auto_generated|pll1|clk[0]                 ;      ;
; 255.1 MHz ; 255.1 MHz       ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+-----------+-----------------+-------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                   ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -3.254 ; -60.902       ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 3.654  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                   ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.337 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 0.353 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -4.611 ; -353.422      ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 4.485  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.663 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 2.962 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                    ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.444 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 3.702 ; 0.000         ;
; CLOCK_50                                                    ; 9.791 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -3.254 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 2.089      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.090 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.925      ;
; -3.016 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.851      ;
; -2.953 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0  ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 1.757      ;
; -2.953 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0  ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 1.757      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.850 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.685      ;
; -2.812 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.646      ;
; -2.696 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r           ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.530      ;
; -2.696 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.530      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.646 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.053     ; 1.480      ;
; -2.613 ; debounce_switch:debounce_switch_inst|state[10]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.043     ; 1.457      ;
; -2.535 ; debounce_switch:debounce_switch_inst|state[9]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.043     ; 1.379      ;
; -2.523 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r           ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.358      ;
; -2.509 ; debounce_switch:debounce_switch_inst|state[8]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.043     ; 1.353      ;
; -2.466 ; debounce_switch:debounce_switch_inst|state[14]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.048     ; 1.305      ;
; -2.466 ; debounce_switch:debounce_switch_inst|state[1]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.048     ; 1.305      ;
; -2.431 ; debounce_switch:debounce_switch_inst|state[17]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.048     ; 1.270      ;
; -2.409 ; debounce_switch:debounce_switch_inst|state[7]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.050     ; 1.246      ;
; -2.366 ; debounce_switch:debounce_switch_inst|state[11]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.049     ; 1.204      ;
; -2.306 ; debounce_switch:debounce_switch_inst|state[3]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.050     ; 1.143      ;
; -2.289 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r           ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 1.124      ;
; -2.286 ; debounce_switch:debounce_switch_inst|state[4]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.050     ; 1.123      ;
; -2.280 ; debounce_switch:debounce_switch_inst|state[2]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.050     ; 1.117      ;
; -2.274 ; debounce_switch:debounce_switch_inst|state[13]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.049     ; 1.112      ;
; -2.237 ; debounce_switch:debounce_switch_inst|state[12]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.049     ; 1.075      ;
; -2.237 ; debounce_switch:debounce_switch_inst|state[0]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.050     ; 1.074      ;
; -2.154 ; debounce_switch:debounce_switch_inst|state[5]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 0.989      ;
; -2.006 ; debounce_switch:debounce_switch_inst|state[6]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.052     ; 0.841      ;
; 3.596  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.858      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.746  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.061     ; 3.708      ;
; 3.759  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.439     ; 3.317      ;
; 3.974  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.439     ; 3.102      ;
; 4.109  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.439     ; 2.967      ;
; 4.123  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.439     ; 2.953      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
; 4.129  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]  ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.087     ; 3.299      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                               ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.654 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.273      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.666 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.263      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.824 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.103      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.831 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.096      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.836 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.093      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.839 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.072     ; 4.088      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.843 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.086      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.851 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.070     ; 4.078      ;
; 3.887 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.033      ;
; 3.887 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.033      ;
; 3.887 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.033      ;
; 3.887 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.079     ; 4.033      ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.337 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 0.597      ;
; 0.348 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.608      ;
; 0.352 ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh                ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh                ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dqm[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dqm[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.608      ;
; 0.395 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.638      ;
; 0.401 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.644      ;
; 0.418 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.661      ;
; 0.420 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.663      ;
; 0.423 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.666      ;
; 0.424 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.667      ;
; 0.435 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.678      ;
; 0.439 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.682      ;
; 0.440 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[1]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.683      ;
; 0.454 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.697      ;
; 0.456 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.699      ;
; 0.515 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.758      ;
; 0.533 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.776      ;
; 0.551 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.468      ; 1.190      ;
; 0.555 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.798      ;
; 0.570 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.470      ; 1.211      ;
; 0.574 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.817      ;
; 0.576 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.820      ;
; 0.582 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.825      ;
; 0.585 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.843      ;
; 0.586 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.843      ;
; 0.587 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.844      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.845      ;
; 0.589 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.846      ;
; 0.590 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.848      ;
; 0.591 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.848      ;
; 0.591 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.848      ;
; 0.594 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.481      ; 1.246      ;
; 0.598 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.841      ;
; 0.603 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_we_n_r               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_addr_r[7]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_addr_r[4]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_ras_n_r              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.847      ;
; 0.609 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.867      ;
; 0.610 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.867      ;
; 0.611 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.854      ;
; 0.612 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.855      ;
; 0.613 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.856      ;
; 0.614 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.481      ; 1.266      ;
; 0.615 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.858      ;
; 0.617 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.860      ;
; 0.618 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.861      ;
; 0.622 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.865      ;
; 0.627 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.870      ;
; 0.627 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.870      ;
; 0.645 ; debounce_switch:debounce_switch_inst|state[6]                            ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]                ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.163     ; 0.793      ;
; 0.648 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.891      ;
; 0.649 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.892      ;
; 0.655 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.898      ;
; 0.655 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.898      ;
; 0.657 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.900      ;
; 0.658 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.901      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                         ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.353 ; debounce_switch:debounce_switch_inst|state[14]           ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[13]           ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[12]           ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[11]           ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[10]           ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[9]            ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[8]            ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[7]            ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[6]            ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[5]            ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[4]            ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[3]            ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[2]            ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[1]            ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[0]            ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[17]           ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[15]           ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; debounce_switch:debounce_switch_inst|state[16]           ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.394 ; debounce_switch:debounce_switch_inst|debounce_reg[9][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.638      ;
; 0.395 ; sync_reset:sync_reset_inst|sync_reg[1]                   ; sync_reset:sync_reset_inst|sync_reg[2]                   ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.639      ;
; 0.396 ; debounce_switch:debounce_switch_inst|debounce_reg[10][0] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.640      ;
; 0.397 ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.641      ;
; 0.398 ; debounce_switch:debounce_switch_inst|debounce_reg[13][0] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.642      ;
; 0.400 ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.644      ;
; 0.400 ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.644      ;
; 0.401 ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.645      ;
; 0.401 ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.645      ;
; 0.401 ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.645      ;
; 0.402 ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.646      ;
; 0.403 ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.647      ;
; 0.404 ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.648      ;
; 0.404 ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.648      ;
; 0.405 ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.649      ;
; 0.407 ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.651      ;
; 0.407 ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.651      ;
; 0.408 ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.652      ;
; 0.408 ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.652      ;
; 0.409 ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.653      ;
; 0.409 ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.653      ;
; 0.409 ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.653      ;
; 0.411 ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.655      ;
; 0.411 ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.655      ;
; 0.411 ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.655      ;
; 0.541 ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.785      ;
; 0.543 ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.787      ;
; 0.543 ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.787      ;
; 0.544 ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.788      ;
; 0.544 ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.788      ;
; 0.544 ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.788      ;
; 0.544 ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.788      ;
; 0.545 ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.789      ;
; 0.546 ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.790      ;
; 0.547 ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; debounce_switch:debounce_switch_inst|debounce_reg[12][0] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; sync_reset:sync_reset_inst|sync_reg[0]                   ; sync_reset:sync_reset_inst|sync_reg[1]                   ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.792      ;
; 0.556 ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.800      ;
; 0.557 ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.801      ;
; 0.559 ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.803      ;
; 0.560 ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.804      ;
; 0.560 ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.804      ;
; 0.561 ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.805      ;
; 0.562 ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.806      ;
; 0.563 ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.807      ;
; 0.580 ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.824      ;
; 0.580 ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.824      ;
; 0.582 ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.826      ;
; 0.584 ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.828      ;
; 0.585 ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.829      ;
; 0.587 ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.834      ;
; 0.590 ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.834      ;
; 0.592 ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.836      ;
; 0.592 ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.836      ;
; 0.594 ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.838      ;
; 0.595 ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.839      ;
; 0.595 ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.839      ;
; 0.595 ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.839      ;
; 0.596 ; debounce_switch:debounce_switch_inst|cnt_reg[6]          ; debounce_switch:debounce_switch_inst|cnt_reg[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.840      ;
; 0.597 ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                    ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                  ; Launch Clock                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -4.611 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.415      ;
; -4.611 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.415      ;
; -4.611 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.415      ;
; -4.611 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.415      ;
; -4.611 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[3]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.415      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Refresh     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.084     ; 3.413      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.085     ; 3.412      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.610 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.083     ; 3.414      ;
; -4.609 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.072     ; 3.424      ;
; -4.609 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -1.072     ; 3.424      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.264 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.745     ; 3.406      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.258 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.722     ; 3.423      ;
; -4.230 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.703     ; 3.414      ;
; -4.230 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.693     ; 3.424      ;
; -4.230 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.693     ; 3.424      ;
; -4.230 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.693     ; 3.424      ;
; -4.229 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.695     ; 3.421      ;
; -4.228 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.700     ; 3.415      ;
; -4.228 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.700     ; 3.415      ;
; -4.223 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[0]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.689     ; 3.421      ;
; -4.223 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[1]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.689     ; 3.421      ;
; -4.223 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[2]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.689     ; 3.421      ;
; -4.223 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[3]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.689     ; 3.421      ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                   ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.485 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.078     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.076     ; 3.437      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.486 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.077     ; 3.436      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.083     ; 3.429      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.074     ; 3.438      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.075     ; 3.437      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.075     ; 3.437      ;
; 4.487 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[22]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.075     ; 3.437      ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                    ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                  ; Launch Clock                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 2.663 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[0]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.215      ; 3.189      ;
; 2.663 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[1]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.215      ; 3.189      ;
; 2.663 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[2]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.215      ; 3.189      ;
; 2.663 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[3]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.215      ; 3.189      ;
; 2.667 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.212      ; 3.190      ;
; 2.667 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.212      ; 3.190      ;
; 2.667 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.212      ; 3.190      ;
; 2.668 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.203      ; 3.182      ;
; 2.668 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.203      ; 3.182      ;
; 2.668 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.209      ; 3.188      ;
; 2.670 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.201      ; 3.182      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.697 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.181      ; 3.189      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 2.706 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.157      ; 3.174      ;
; 3.063 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.184     ; 3.190      ;
; 3.063 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.184     ; 3.190      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Refresh     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.196     ; 3.181      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.197     ; 3.180      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[3]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
; 3.066 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.195     ; 3.182      ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[22]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[23]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[21]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[20]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[19]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[18]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[17]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.204      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 3.202      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.201      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 3.205      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 3.203      ;
; 2.962 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.196      ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                   ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -1.928 ; -36.571       ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 5.710  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                   ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.173 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 0.180 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -2.837 ; -218.872      ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 5.928  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.566 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 1.713 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                    ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.538 ; 0.000         ;
; altpll_component|auto_generated|pll1|clk[0]                 ; 3.772 ; 0.000         ;
; CLOCK_50                                                    ; 9.400 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                              ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -1.928 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r                ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.112      ;
; -1.850 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0      ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.008      ;
; -1.850 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0      ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.008      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.847 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 1.031      ;
; -1.779 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r                ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.963      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.698 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.882      ;
; -1.663 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r                ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.847      ;
; -1.619 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r               ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.803      ;
; -1.619 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.803      ;
; -1.618 ; debounce_switch:debounce_switch_inst|state[10]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.687     ; 0.806      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.582 ; sync_reset:sync_reset_inst|sync_reg[3]                           ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.766      ;
; -1.564 ; debounce_switch:debounce_switch_inst|state[9]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.687     ; 0.752      ;
; -1.561 ; debounce_switch:debounce_switch_inst|state[15]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r               ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.745      ;
; -1.557 ; debounce_switch:debounce_switch_inst|state[8]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.687     ; 0.745      ;
; -1.516 ; debounce_switch:debounce_switch_inst|state[1]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.688     ; 0.703      ;
; -1.514 ; debounce_switch:debounce_switch_inst|state[14]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.688     ; 0.701      ;
; -1.487 ; debounce_switch:debounce_switch_inst|state[7]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.690     ; 0.672      ;
; -1.486 ; debounce_switch:debounce_switch_inst|state[17]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r                ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.688     ; 0.673      ;
; -1.461 ; debounce_switch:debounce_switch_inst|state[11]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.690     ; 0.646      ;
; -1.434 ; debounce_switch:debounce_switch_inst|state[3]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.688     ; 0.621      ;
; -1.427 ; debounce_switch:debounce_switch_inst|state[4]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.688     ; 0.614      ;
; -1.423 ; debounce_switch:debounce_switch_inst|state[16]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r               ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.607      ;
; -1.420 ; debounce_switch:debounce_switch_inst|state[2]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.688     ; 0.607      ;
; -1.406 ; debounce_switch:debounce_switch_inst|state[13]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.690     ; 0.591      ;
; -1.390 ; debounce_switch:debounce_switch_inst|state[12]                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.690     ; 0.575      ;
; -1.389 ; debounce_switch:debounce_switch_inst|state[0]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.690     ; 0.574      ;
; -1.344 ; debounce_switch:debounce_switch_inst|state[5]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.528      ;
; -1.270 ; debounce_switch:debounce_switch_inst|state[6]                    ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]            ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.691     ; 0.454      ;
; 5.411  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|we_i_r                ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 2.062      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[1]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[2]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_i_r[3]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[14]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[15]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[17]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[18]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[19]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[20]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[21]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[22]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[23]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.483  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[24]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.030     ; 1.990      ;
; 5.522  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.232     ; 1.749      ;
; 5.640  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.232     ; 1.631      ;
; 5.677  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.232     ; 1.594      ;
; 5.717  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15] ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.232     ; 1.554      ;
; 5.753  ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.224     ; 1.526      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]      ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]      ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
; 5.764  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]  ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]      ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.516        ; -0.050     ; 1.689      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                               ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.710 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.235      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.722 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.225      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.802 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.143      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.809 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.136      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.810 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.135      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.814 ; debounce_switch:debounce_switch_inst|cnt_reg[6] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.133      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.821 ; debounce_switch:debounce_switch_inst|cnt_reg[2] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.126      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.822 ; debounce_switch:debounce_switch_inst|cnt_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.040     ; 2.125      ;
; 5.832 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.113      ;
; 5.832 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.113      ;
; 5.832 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.042     ; 2.113      ;
; 5.832 ; debounce_switch:debounce_switch_inst|cnt_reg[5] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.112      ;
+-------+-------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.173 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.307      ;
; 0.180 ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh                ; fpga_core:core_inst|sdram_controller:sdram_ctl|do_refresh                ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|stb_i_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.314      ;
; 0.181 ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dqm[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dqm[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.202 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.327      ;
; 0.203 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.328      ;
; 0.205 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.331      ;
; 0.205 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.330      ;
; 0.211 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.337      ;
; 0.215 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[1]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.341      ;
; 0.223 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.348      ;
; 0.225 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.350      ;
; 0.227 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.352      ;
; 0.255 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.380      ;
; 0.266 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.392      ;
; 0.269 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.394      ;
; 0.273 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.398      ;
; 0.276 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.401      ;
; 0.278 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.245      ; 0.607      ;
; 0.279 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.404      ;
; 0.279 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.404      ;
; 0.291 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_ras_n_r              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_we_n_r               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.421      ;
; 0.296 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_addr_r[7]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.422      ;
; 0.296 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_addr_r[4]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.422      ;
; 0.297 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 0.638      ;
; 0.298 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.245      ; 0.628      ;
; 0.299 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.425      ;
; 0.301 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 0.642      ;
; 0.302 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 0.437      ;
; 0.304 ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.437      ;
; 0.304 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.429      ;
; 0.306 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.433      ;
; 0.309 ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.435      ;
; 0.312 ; debounce_switch:debounce_switch_inst|state[6]                            ; fpga_core:core_inst|sdram_controller:sdram_ctl|addr_r[16]                ; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.154     ; 0.382      ;
; 0.313 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.438      ;
; 0.326 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.452      ;
; 0.327 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.452      ;
; 0.328 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.453      ;
; 0.330 ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.455      ;
; 0.332 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.457      ;
; 0.332 ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_bank_r[0]            ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.458      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                         ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.180 ; debounce_switch:debounce_switch_inst|state[6]            ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; debounce_switch:debounce_switch_inst|state[5]            ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; debounce_switch:debounce_switch_inst|state[15]           ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; debounce_switch:debounce_switch_inst|state[16]           ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[14]           ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[13]           ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[12]           ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[11]           ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[10]           ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[9]            ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[8]            ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[7]            ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[4]            ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[3]            ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[2]            ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[1]            ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[0]            ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debounce_switch:debounce_switch_inst|state[17]           ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.187 ; debounce_switch:debounce_switch_inst|debounce_reg[9][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.315      ;
; 0.188 ; sync_reset:sync_reset_inst|sync_reg[1]                   ; sync_reset:sync_reset_inst|sync_reg[2]                   ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.315      ;
; 0.190 ; debounce_switch:debounce_switch_inst|debounce_reg[10][0] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.316      ;
; 0.191 ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.317      ;
; 0.191 ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.317      ;
; 0.191 ; debounce_switch:debounce_switch_inst|debounce_reg[13][0] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.317      ;
; 0.191 ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.317      ;
; 0.191 ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.318      ;
; 0.192 ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.318      ;
; 0.192 ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.318      ;
; 0.192 ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.319      ;
; 0.192 ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.318      ;
; 0.193 ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.319      ;
; 0.193 ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.319      ;
; 0.193 ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.319      ;
; 0.194 ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.321      ;
; 0.194 ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.320      ;
; 0.195 ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.322      ;
; 0.196 ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.322      ;
; 0.197 ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.323      ;
; 0.197 ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.323      ;
; 0.197 ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.323      ;
; 0.197 ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.323      ;
; 0.198 ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.325      ;
; 0.252 ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.379      ;
; 0.252 ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.379      ;
; 0.253 ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.379      ;
; 0.254 ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.381      ;
; 0.255 ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.381      ;
; 0.255 ; debounce_switch:debounce_switch_inst|debounce_reg[12][0] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.381      ;
; 0.255 ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.381      ;
; 0.255 ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.381      ;
; 0.255 ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.381      ;
; 0.256 ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.382      ;
; 0.256 ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.382      ;
; 0.256 ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.382      ;
; 0.256 ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.382      ;
; 0.256 ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.382      ;
; 0.257 ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.383      ;
; 0.258 ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.384      ;
; 0.261 ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; sync_reset:sync_reset_inst|sync_reg[0]                   ; sync_reset:sync_reset_inst|sync_reg[1]                   ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.388      ;
; 0.267 ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.394      ;
; 0.268 ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.395      ;
; 0.270 ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.396      ;
; 0.270 ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.397      ;
; 0.272 ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.398      ;
; 0.273 ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.399      ;
; 0.288 ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.415      ;
; 0.291 ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.421      ;
; 0.295 ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.421      ;
; 0.296 ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.422      ;
; 0.297 ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.423      ;
; 0.297 ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.423      ;
; 0.297 ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                    ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                  ; Launch Clock                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -2.837 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.995      ;
; -2.837 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.995      ;
; -2.837 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.995      ;
; -2.837 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.995      ;
; -2.837 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[3]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.995      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Refresh     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.718     ; 1.993      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.836 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.717     ; 1.994      ;
; -2.834 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.706     ; 2.003      ;
; -2.834 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.706     ; 2.003      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.657 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.542     ; 1.990      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.651 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.524     ; 2.002      ;
; -2.641 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.522     ; 1.994      ;
; -2.639 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.511     ; 2.003      ;
; -2.639 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.511     ; 2.003      ;
; -2.639 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.511     ; 2.003      ;
; -2.639 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.515     ; 1.999      ;
; -2.639 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.515     ; 1.999      ;
; -2.639 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.512     ; 2.002      ;
; -2.634 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[0]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.509     ; 2.000      ;
; -2.634 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[1]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.509     ; 2.000      ;
; -2.634 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[2]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.509     ; 2.000      ;
; -2.634 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[3]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.018        ; -0.509     ; 2.000      ;
+--------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                   ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.928 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.014      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[22]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[23]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[21]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[20]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[19]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[18]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[17]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.015      ;
; 5.929 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.045     ; 2.013      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.046     ; 2.011      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
; 5.930 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 8.000        ; -0.043     ; 2.014      ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'altplldram_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                    ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                  ; Launch Clock                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 1.566 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[0]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.035      ; 1.825      ;
; 1.566 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[1]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.035      ; 1.825      ;
; 1.566 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[2]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.035      ; 1.825      ;
; 1.566 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dat_o_r[3]                ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.035      ; 1.825      ;
; 1.571 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.033      ; 1.828      ;
; 1.571 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.033      ; 1.828      ;
; 1.571 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitModeReg ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.033      ; 1.828      ;
; 1.571 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.029      ; 1.824      ;
; 1.571 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[1]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.029      ; 1.824      ;
; 1.571 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.032      ; 1.827      ;
; 1.574 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Wait200     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.021      ; 1.819      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[4]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[5]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[6]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[7]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.584 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|rfsh_int_cntr[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.020      ; 1.828      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[0]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[1]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[2]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[3]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[4]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[5]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[6]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[7]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[8]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[9]           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[10]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[11]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[12]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[13]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[14]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.590 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|wait200_cntr[15]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; 0.001      ; 1.815      ;
; 1.774 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trcd_cntr[2]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.170     ; 1.828      ;
; 1.774 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Done        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.170     ; 1.828      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Init        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Refresh     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[0]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[1]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[2]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|init_pre_cntr[3]          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.776 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Act         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.818      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.W0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.181     ; 1.820      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R0          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.181     ; 1.820      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitRefresh ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trc_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitRef ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitInitPre ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.InitRef     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.ModeReg     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitAct     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.181     ; 1.820      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R1          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.181     ; 1.820      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R2          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.R3          ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.RPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WPre        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Pre         ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[0]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[1]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[2]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|trp_cntr[3]               ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.WaitPre     ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|current_state.Idle        ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[0]~en           ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|dram_dq_r[3]              ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.181     ; 1.820      ;
; 1.777 ; sync_reset:sync_reset_inst|sync_reg[3] ; fpga_core:core_inst|sdram_controller:sdram_ctl|ack_o_r                   ; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.010       ; -0.182     ; 1.819      ;
+-------+----------------------------------------+--------------------------------------------------------------------------+---------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[13]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[12]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[11]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[10]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[9]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[8]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[6]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[5]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[15]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[16]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[5][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[6][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.839      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[8][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[9][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[10][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.835      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[11][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[12][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.713 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[13][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.838      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[7]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[0]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[0][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[13]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[16]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[22]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[23]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[21]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[20]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[19]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[18]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[17]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[15]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[14]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[12]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[16][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[15][0] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.714 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[7][0]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.839      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[14]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[14][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[4]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[4][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[3]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[3][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[2]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[2][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[1]            ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][3]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][2]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[1][1]  ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|state[17]           ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][3] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][2] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|debounce_reg[17][1] ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[11]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[10]         ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[9]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
; 1.715 ; sync_reset:sync_reset_inst|sync_reg[3] ; debounce_switch:debounce_switch_inst|cnt_reg[8]          ; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.838      ;
+-------+----------------------------------------+----------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                       ;
+--------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                        ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                             ; -3.609  ; 0.173 ; -5.143   ; 1.566   ; 3.444               ;
;  CLOCK_50                                                    ; N/A     ; N/A   ; N/A      ; N/A     ; 9.400               ;
;  altpll_component|auto_generated|pll1|clk[0]                 ; 3.311   ; 0.180 ; 4.112    ; 1.713   ; 3.700               ;
;  altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -3.609  ; 0.173 ; -5.143   ; 1.566   ; 3.444               ;
; Design-wide TNS                                              ; -67.989 ; 0.0   ; -394.505 ; 0.0     ; 0.0                 ;
;  CLOCK_50                                                    ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  altpll_component|auto_generated|pll1|clk[0]                 ; 0.000   ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; -67.989 ; 0.000 ; -394.505 ; 0.000   ; 0.000               ;
+--------------------------------------------------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[8]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[9]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[10]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[11]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[12]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[13]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[14]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[15]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[16]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[17]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[18]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[19]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[20]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[21]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[22]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[23]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[24]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[25]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[26]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[27]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[28]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[29]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[30]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[31]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[32]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[33]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[34]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[35]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_GTX_CLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_TX_DATA[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_TX_DATA[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_TX_DATA[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_TX_DATA[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_TX_EN      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET0_RST_N      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_GTX_CLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_TX_DATA[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_TX_DATA[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_TX_DATA[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_TX_DATA[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_TX_EN      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENET1_RST_N      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[18]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[19]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[20]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[21]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[22]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[23]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[24]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[25]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[26]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[27]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[28]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[29]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[30]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[31]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[16]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[17]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[18]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[19]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[20]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[21]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[22]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[23]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[24]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[25]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[26]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[27]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[28]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[29]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[30]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[31]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX2[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; HEX3[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX3[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX3[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX3[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX5[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX5[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; HEX5[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX5[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX5[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX5[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX5[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; HEX6[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[8]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[9]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[10]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[11]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[12]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[13]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[14]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[15]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[16]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[17]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[18]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[19]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[20]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[21]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[22]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[23]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[24]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[25]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[26]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[27]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[28]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[29]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[30]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[31]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[32]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[33]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[34]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[35]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ENET0_GTX_CLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET0_TX_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET0_TX_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET0_TX_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET0_TX_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET0_TX_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET0_RST_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_GTX_CLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_TX_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_TX_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_TX_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_TX_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_TX_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ENET1_RST_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; UART_TXD         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; DRAM_ADDR[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[8]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[9]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[10]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[11]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[12]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_BA[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_BA[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_CAS_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_CKE         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_CLK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; DRAM_CS_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_RAS_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_WE_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX2[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; HEX3[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX5[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX5[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; HEX5[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX5[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX5[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX5[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX5[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; HEX6[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[8]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[9]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[10]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[11]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[12]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[13]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[14]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[15]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[16]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[17]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[18]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[19]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[20]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[21]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[22]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[23]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[24]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[25]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[26]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[27]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[28]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[29]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[30]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[31]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[32]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[33]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[34]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[35]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ENET0_GTX_CLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_RST_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_GTX_CLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_RST_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_ADDR[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_ADDR[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_ADDR[8]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[9]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[10]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_ADDR[11]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_ADDR[12]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_BA[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_BA[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_CAS_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_CKE         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_CLK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; DRAM_CS_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQM[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQM[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQM[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQM[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_RAS_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_WE_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; DRAM_DQ[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX2[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX3[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX3[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; HEX3[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX3[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX3[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX3[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX5[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX5[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; HEX5[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX5[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX5[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX5[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX5[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; HEX6[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[8]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[9]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[10]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[11]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[12]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[13]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[14]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[15]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[16]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[17]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[18]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[19]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[20]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[21]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[22]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[23]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[24]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[25]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[26]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[27]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[28]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[29]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[30]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[31]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[32]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[33]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[34]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[35]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ENET0_GTX_CLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_TX_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET0_RST_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_GTX_CLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_TX_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENET1_RST_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DRAM_ADDR[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[8]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[9]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[10]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[11]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[12]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_BA[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_BA[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_CAS_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_CKE         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_CLK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_CS_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQM[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_RAS_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_WE_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                       ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; altpll_component|auto_generated|pll1|clk[0]                 ; altpll_component|auto_generated|pll1|clk[0]                 ; 2697     ; 0        ; 0        ; 0        ;
; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 70       ; 0        ; 0        ; 0        ;
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 925      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; altpll_component|auto_generated|pll1|clk[0]                 ; altpll_component|auto_generated|pll1|clk[0]                 ; 2697     ; 0        ; 0        ; 0        ;
; altpll_component|auto_generated|pll1|clk[0]                 ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 70       ; 0        ; 0        ; 0        ;
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 925      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                    ;
+---------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0]                 ; 114      ; 0        ; 0        ; 0        ;
; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 80       ; 0        ; 0        ; 0        ;
+---------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; altpll_component|auto_generated|pll1|clk[0] ; altpll_component|auto_generated|pll1|clk[0]                 ; 114      ; 0        ; 0        ; 0        ;
; altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; 80       ; 0        ; 0        ; 0        ;
+---------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                ;
+-------------------------------------------------------------+-------------------------------------------------------------+-----------+-------------+
; Target                                                      ; Clock                                                       ; Type      ; Status      ;
+-------------------------------------------------------------+-------------------------------------------------------------+-----------+-------------+
; CLOCK_50                                                    ; CLOCK_50                                                    ; Base      ; Constrained ;
; altpll_component|auto_generated|pll1|clk[0]                 ; altpll_component|auto_generated|pll1|clk[0]                 ; Generated ; Constrained ;
; altplldram_inst|altpll_component|auto_generated|pll1|clk[0] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; Constrained ;
+-------------------------------------------------------------+-------------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DRAM_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; DRAM_ADDR[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_BA[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_BA[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CAS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CS_N     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_RAS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_WE_N     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ENET0_RST_N   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ENET1_RST_N   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DRAM_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; DRAM_ADDR[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_BA[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_BA[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CAS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CS_N     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQM[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_DQ[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_RAS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_WE_N     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ENET0_RST_N   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ENET1_RST_N   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Tue Apr 11 22:02:42 2023
Info: Command: quartus_sta fpga -c fpga
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/rgmii_phy_if.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/rgmii_io.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/mii_phy_if.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/gmii_phy_if.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/eth_mac_1g_rgmii.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/eth_mac_1g_gmii.sdc'
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {altplldram_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 56 -multiply_by 149 -duty_cycle 50.00 -name {altplldram_inst|altpll_component|auto_generated|pll1|clk[0]} {altplldram_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {altplldram_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 56 -multiply_by 149 -phase -151.88 -duty_cycle 50.00 -name {altplldram_inst|altpll_component|auto_generated|pll1|clk[1]} {altplldram_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {altpll_component|auto_generated|pll1|clk[0]} {altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.609             -67.989 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.311               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.401               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -5.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.143            -394.505 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.112               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 3.050
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.050               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.329               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.457               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.700               0.000 altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.813               0.000 CLOCK_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.254
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.254             -60.902 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.654               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.353               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -4.611
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.611            -353.422 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.485               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.663               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     2.962               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.444               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.702               0.000 altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.791               0.000 CLOCK_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.928             -36.571 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.710               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.180               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -2.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.837            -218.872 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.928               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.566               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.713               0.000 altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.538               0.000 altplldram_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.772               0.000 altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.400               0.000 CLOCK_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4901 megabytes
    Info: Processing ended: Tue Apr 11 22:02:45 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


