<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.14.6" version="1.0">
This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="appear" val="center"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0xff"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="NAND1"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="tickmain" val="half_period"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="NAND1">
    <a name="circuit" val="NAND1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(260,210)" to="(290,210)"/>
    <wire from="(390,190)" to="(440,190)"/>
    <wire from="(340,190)" to="(360,190)"/>
    <wire from="(440,200)" to="(460,200)"/>
    <wire from="(440,190)" to="(440,200)"/>
    <wire from="(240,170)" to="(290,170)"/>
    <wire from="(260,210)" to="(260,220)"/>
    <wire from="(240,220)" to="(260,220)"/>
    <comp lib="0" loc="(240,170)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(240,220)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(350,128)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(340,190)" name="AND Gate"/>
    <comp lib="1" loc="(390,190)" name="NOT Gate"/>
  </circuit>
  <circuit name="NOR1">
    <a name="circuit" val="NOR1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(380,220)" to="(410,220)"/>
    <wire from="(440,220)" to="(490,220)"/>
    <wire from="(290,200)" to="(330,200)"/>
    <wire from="(290,240)" to="(330,240)"/>
    <comp lib="0" loc="(290,200)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(290,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(490,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(394,148)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(380,220)" name="OR Gate"/>
    <comp lib="1" loc="(440,220)" name="NOT Gate"/>
  </circuit>
  <circuit name="XOR1">
    <a name="circuit" val="XOR1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(620,220)" to="(620,230)"/>
    <wire from="(260,260)" to="(280,260)"/>
    <wire from="(310,180)" to="(330,180)"/>
    <wire from="(280,220)" to="(330,220)"/>
    <wire from="(260,180)" to="(310,180)"/>
    <wire from="(430,250)" to="(450,250)"/>
    <wire from="(280,220)" to="(280,260)"/>
    <wire from="(380,200)" to="(380,210)"/>
    <wire from="(500,230)" to="(620,230)"/>
    <wire from="(430,250)" to="(430,270)"/>
    <wire from="(310,270)" to="(320,270)"/>
    <wire from="(280,260)" to="(280,290)"/>
    <wire from="(280,290)" to="(320,290)"/>
    <wire from="(310,180)" to="(310,270)"/>
    <wire from="(620,220)" to="(630,220)"/>
    <wire from="(380,210)" to="(450,210)"/>
    <comp lib="0" loc="(260,180)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(260,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(630,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(404,110)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(380,200)" name="OR Gate"/>
    <comp lib="1" loc="(500,230)" name="AND Gate"/>
    <comp loc="(430,270)" name="NAND1"/>
  </circuit>
  <circuit name="MUX2">
    <a name="circuit" val="MUX2"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(250,300)" to="(280,300)"/>
    <wire from="(770,230)" to="(770,240)"/>
    <wire from="(280,230)" to="(280,300)"/>
    <wire from="(280,230)" to="(300,230)"/>
    <wire from="(420,190)" to="(470,190)"/>
    <wire from="(270,250)" to="(320,250)"/>
    <wire from="(320,290)" to="(320,300)"/>
    <wire from="(270,250)" to="(270,260)"/>
    <wire from="(520,230)" to="(770,230)"/>
    <wire from="(250,190)" to="(270,190)"/>
    <wire from="(250,260)" to="(270,260)"/>
    <wire from="(270,170)" to="(270,190)"/>
    <wire from="(330,210)" to="(330,230)"/>
    <wire from="(370,250)" to="(370,270)"/>
    <wire from="(470,190)" to="(470,210)"/>
    <wire from="(270,170)" to="(370,170)"/>
    <wire from="(370,250)" to="(470,250)"/>
    <wire from="(280,300)" to="(320,300)"/>
    <wire from="(770,240)" to="(780,240)"/>
    <wire from="(330,210)" to="(370,210)"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(780,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(507,102)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="0" loc="(250,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,300)" name="Pin">
      <a name="label" val="Sel"/>
    </comp>
    <comp lib="1" loc="(370,270)" name="AND Gate"/>
    <comp lib="1" loc="(420,190)" name="AND Gate"/>
    <comp lib="1" loc="(330,230)" name="NOT Gate"/>
    <comp lib="1" loc="(520,230)" name="OR Gate"/>
  </circuit>
  <circuit name="MUX4">
    <a name="circuit" val="MUX4"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(270,180)" to="(450,180)"/>
    <wire from="(410,530)" to="(460,530)"/>
    <wire from="(250,340)" to="(430,340)"/>
    <wire from="(500,200)" to="(550,200)"/>
    <wire from="(430,290)" to="(430,300)"/>
    <wire from="(270,430)" to="(270,440)"/>
    <wire from="(270,370)" to="(270,390)"/>
    <wire from="(330,410)" to="(330,430)"/>
    <wire from="(480,440)" to="(480,590)"/>
    <wire from="(550,200)" to="(550,290)"/>
    <wire from="(560,330)" to="(560,420)"/>
    <wire from="(540,320)" to="(540,350)"/>
    <wire from="(410,220)" to="(450,220)"/>
    <wire from="(410,460)" to="(450,460)"/>
    <wire from="(270,480)" to="(360,480)"/>
    <wire from="(380,330)" to="(470,330)"/>
    <wire from="(520,350)" to="(540,350)"/>
    <wire from="(560,330)" to="(580,330)"/>
    <wire from="(270,430)" to="(300,430)"/>
    <wire from="(330,410)" to="(360,410)"/>
    <wire from="(330,550)" to="(360,550)"/>
    <wire from="(250,440)" to="(270,440)"/>
    <wire from="(280,370)" to="(300,370)"/>
    <wire from="(550,290)" to="(580,290)"/>
    <wire from="(500,270)" to="(520,270)"/>
    <wire from="(250,240)" to="(270,240)"/>
    <wire from="(270,370)" to="(280,370)"/>
    <wire from="(350,370)" to="(360,370)"/>
    <wire from="(250,290)" to="(380,290)"/>
    <wire from="(690,300)" to="(690,310)"/>
    <wire from="(350,370)" to="(350,440)"/>
    <wire from="(270,480)" to="(270,610)"/>
    <wire from="(270,250)" to="(450,250)"/>
    <wire from="(280,370)" to="(280,510)"/>
    <wire from="(430,400)" to="(480,400)"/>
    <wire from="(520,300)" to="(580,300)"/>
    <wire from="(630,310)" to="(690,310)"/>
    <wire from="(270,180)" to="(270,190)"/>
    <wire from="(270,240)" to="(270,250)"/>
    <wire from="(540,320)" to="(580,320)"/>
    <wire from="(520,270)" to="(520,300)"/>
    <wire from="(450,370)" to="(450,460)"/>
    <wire from="(460,300)" to="(460,530)"/>
    <wire from="(270,610)" to="(360,610)"/>
    <wire from="(430,300)" to="(460,300)"/>
    <wire from="(330,370)" to="(350,370)"/>
    <wire from="(530,420)" to="(560,420)"/>
    <wire from="(430,290)" to="(450,290)"/>
    <wire from="(450,370)" to="(470,370)"/>
    <wire from="(410,220)" to="(410,390)"/>
    <wire from="(270,440)" to="(270,480)"/>
    <wire from="(380,290)" to="(380,330)"/>
    <wire from="(250,190)" to="(270,190)"/>
    <wire from="(250,390)" to="(270,390)"/>
    <wire from="(350,440)" to="(360,440)"/>
    <wire from="(280,510)" to="(360,510)"/>
    <wire from="(280,570)" to="(360,570)"/>
    <wire from="(280,510)" to="(280,570)"/>
    <wire from="(430,340)" to="(430,400)"/>
    <wire from="(690,300)" to="(700,300)"/>
    <wire from="(410,590)" to="(480,590)"/>
    <wire from="(330,430)" to="(330,550)"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(250,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,290)" name="Pin">
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(250,440)" name="Pin">
      <a name="label" val="Sel2"/>
    </comp>
    <comp lib="0" loc="(700,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(470,108)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="0" loc="(250,390)" name="Pin">
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="1" loc="(330,370)" name="NOT Gate"/>
    <comp lib="1" loc="(330,430)" name="NOT Gate"/>
    <comp lib="1" loc="(410,390)" name="AND Gate"/>
    <comp lib="1" loc="(500,200)" name="AND Gate"/>
    <comp lib="1" loc="(410,460)" name="AND Gate"/>
    <comp lib="1" loc="(500,270)" name="AND Gate"/>
    <comp lib="1" loc="(410,530)" name="AND Gate"/>
    <comp lib="1" loc="(520,350)" name="AND Gate"/>
    <comp lib="1" loc="(410,590)" name="AND Gate"/>
    <comp lib="1" loc="(530,420)" name="AND Gate"/>
    <comp lib="1" loc="(630,310)" name="OR Gate">
      <a name="inputs" val="4"/>
    </comp>
  </circuit>
</project>
