/*
 -- ============================================================================
 -- FILE NAME	: ex_stage.v
 -- DESCRIPTION : EXステ`ジ
 -- ----------------------------------------------------------------------------
 -- Revision  Date		  Coding_by	 Comment
 -- 1.0.0	  2011/06/27  suito		 新作成
 -- ============================================================================
*/

/********** 共通ヘッダファイル **********/
`include "nettype.h"
`include "global_config.h"
`include "stddef.h"

/********** eヘッダファイル **********/
`include "isa.h"
`include "cpu.h"

/********** モジュ`ル **********/
module ex_stage (
	/********** クロック & リセット **********/
	input  wire				   clk,			   // クロック
	input  wire				   reset,		   // 非同期リセット
	/********** パイプライン制御信号 **********/
	input  wire				   stall,		   // スト`ル
	input  wire				   flush,		   // フラッシュ
	input  wire				   int_detect,	   // 割りzみ食
	/********** フォワ`ディング **********/
	output wire [`WordDataBus] fwd_data,	   // フォワ`ディングデ`タ
	/********** ID/EXパイプラインレジスタ **********/
	input  wire [`WordAddrBus] id_pc,		   // プログラムカウンタ
	input  wire				   id_en,		   // パイプラインデ`タの有
	input  wire [`AluOpBus]	   id_alu_op,	   // ALUオペレ`ション
	input  wire [`WordDataBus] id_alu_in_0,	   // ALU入力 0
	input  wire [`WordDataBus] id_alu_in_1,	   // ALU入力 1
	input  wire				   id_br_flag,	   // 分岐フラグ
	input  wire [`MemOpBus]	   id_mem_op,	   // メモリオペレ`ション
	input  wire [`WordDataBus] id_mem_wr_data, // メモリきzみデ`タ
	input  wire [`CtrlOpBus]   id_ctrl_op,	   // 制御レジスタオペレ`ション
	input  wire [`RegAddrBus]  id_dst_addr,	   // 用レジスタきzみアドレス
	input  wire				   id_gpr_we_,	   // 用レジスタきzみ有
	input  wire [`IsaExpBus]   id_exp_code,	   // 例外コ`ド
	/********** EX/MEMパイプラインレジスタ **********/
	output wire [`WordAddrBus] ex_pc,		   // プログラムカウンタ
	output wire				   ex_en,		   // パイプラインデ`タの有
	output wire				   ex_br_flag,	   // 分岐フラグ
	output wire [`MemOpBus]	   ex_mem_op,	   // メモリオペレ`ション
	output wire [`WordDataBus] ex_mem_wr_data, // メモリきzみデ`タ
	output wire [`CtrlOpBus]   ex_ctrl_op,	   // 制御レジスタオペレ`ション
	output wire [`RegAddrBus]  ex_dst_addr,	   // 用レジスタきzみアドレス
	output wire				   ex_gpr_we_,	   // 用レジスタきzみ有
	output wire [`IsaExpBus]   ex_exp_code,	   // 例外コ`ド
	output wire [`WordDataBus] ex_out		   // I理Y果
);

	/********** ALUの出力 **********/
	wire [`WordDataBus]		   alu_out;		   // 演算Y果
	wire					   alu_of;		   // オ`バフロ`

	/********** 演算Y果のフォワ`ディング **********/
	assign fwd_data = alu_out;

	/********** ALU **********/
	alu alu (
		.in_0			(id_alu_in_0),	  // 入力 0
		.in_1			(id_alu_in_1),	  // 入力 1
		.op				(id_alu_op),	  // オペレ`ション
		.out			(alu_out),		  // 出力
		.of				(alu_of)		  // オ`バフロ`
	);

	/********** パイプラインレジスタ **********/
	ex_reg ex_reg (
		/********** クロック & リセット **********/
		.clk			(clk),			  // クロック
		.reset			(reset),		  // 非同期リセット
		/********** ALUの出力 **********/
		.alu_out		(alu_out),		  // 演算Y果
		.alu_of			(alu_of),		  // オ`バフロ`
		/********** パイプライン制御信号 **********/
		.stall			(stall),		  // スト`ル
		.flush			(flush),		  // フラッシュ
		.int_detect		(int_detect),	  // 割りzみ食
		/********** ID/EXパイプラインレジスタ **********/
		.id_pc			(id_pc),		  // プログラムカウンタ
		.id_en			(id_en),		  // パイプラインデ`タの有
		.id_br_flag		(id_br_flag),	  // 分岐フラグ
		.id_mem_op		(id_mem_op),	  // メモリオペレ`ション
		.id_mem_wr_data (id_mem_wr_data), // メモリきzみデ`タ
		.id_ctrl_op		(id_ctrl_op),	  // 制御レジスタオペレ`ション
		.id_dst_addr	(id_dst_addr),	  // 用レジスタきzみアドレス
		.id_gpr_we_		(id_gpr_we_),	  // 用レジスタきzみ有
		.id_exp_code	(id_exp_code),	  // 例外コ`ド
		/********** EX/MEMパイプラインレジスタ **********/
		.ex_pc			(ex_pc),		  // プログラムカウンタ
		.ex_en			(ex_en),		  // パイプラインデ`タの有
		.ex_br_flag		(ex_br_flag),	  // 分岐フラグ
		.ex_mem_op		(ex_mem_op),	  // メモリオペレ`ション
		.ex_mem_wr_data (ex_mem_wr_data), // メモリきzみデ`タ
		.ex_ctrl_op		(ex_ctrl_op),	  // 制御レジスタオペレ`ション
		.ex_dst_addr	(ex_dst_addr),	  // 用レジスタきzみアドレス
		.ex_gpr_we_		(ex_gpr_we_),	  // 用レジスタきzみ有
		.ex_exp_code	(ex_exp_code),	  // 例外コ`ド
		.ex_out			(ex_out)		  // I理Y果
	);

endmodule
