标题title
存储器及其制造方法、读写控制方法
摘要abst
本申请实施例提供了一种存储器及其制造方法、读写控制方法。在本申请实施例提供的存储器中，通过设置一条源线电连接沿行方向任意相邻的两个存储单元中晶体管，从而通过一条源线能够同时控制两列存储单元，从而能够减小存储器中源线的数量，能够降低存储器中走线的排布难度，能够降低存储器的设计成本和制造成本。
权利要求书clms
1.一种存储器，其特征在于，包括：多行多列存储单元、多行字线、多列位线和多列源线；所述存储单元包括：晶体管和磁性隧道结；所述晶体管包括第一沟道和第二沟道；所述磁性隧道结的一端与所述晶体管的漏极电连接，另一端与所述位线电连接；同一行的各所述存储单元中所述晶体管的栅极与所述字线电连接；一列所述存储单元中各所述晶体管的源极同时与两条所述源线电连接，两条所述源线分别与所述第一沟道和所述第二沟道电连接；任意两列相邻的所述存储单元中，一条所述源线的一端与一列所述存储单元中各所述晶体管的所述源极电连接，该条所述源线的另一端与另一列所述存储单元中各所述晶体管的所述源极电连接。2.根据权利要求1所述的存储器，其特征在于，所述晶体管为垂直晶体管，所述晶体管和所述磁性隧道结沿垂直衬底的方向叠层设置。3.根据权利要求2所述的存储器，其特征在于，所述晶体管包括在衬底上依次叠层设置的源极、半导体层和漏极；所述半导体层包括第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层间隔设置于所述源极的同一侧分别与所述源极接触；所述第一半导体层在导通的情况下包括第一沟道，所述第二半导体层在导通的情况下包括第二沟道；至少部分所述栅极位于所述第一半导体层和所述第二半导体层的所述间隔的区域。4.根据权利要求3所述的存储器，其特征在于，所述第一半导体层和第二半导体层沿行方向间隔设置；所述源线的横截面为顶部具有豁口的弧形状，同一条所述源线中，靠近所述豁口的一端为第一部分，另一端为第二部分；所述第一部分与一列所述存储单元中至少部分所述存储单元中的所述第一半导体层连接，所述第二部分与另一列所述存储单元中至少部分所述存储单元中的所述第二半导体层连接。5.根据权利要求3所述的存储器，其特征在于，所述栅极包括相互连接的第一栅极和第二栅极；所述第一栅极为位于所述第一半导体层和所述第二半导体层的所述间隔的区域之间的栅极；所述第二栅极设置于所述第一半导体层和所述第二半导体层的外侧壁，且与所述第一半导体层、所述第二半导体层、所述源极和所述漏极相绝缘。6.根据权利要求5所述的存储器，其特征在于，所述字线包括多个依次交替连接的第一子段和第二子段；所述第一子段环绕所述第一栅极和所述第二栅极，与所述第一栅极和所述第二栅极均连接；所述第二子段的一端与一个所述第一子段连接，另一端与另一个所述第一子段连接。7.根据权利要求5所述的存储器，其特征在于，还包括：所述源极和所述漏极的外轮廓在所述衬底上的投影、围设所述第一半导体层、所述第二半导体层和所述第一栅极的外轮廓在所述衬底上的投影，使得所述源极、所述漏极相对于所述第一半导体层、所述第二半导体层和所述第一栅极向外凸出；所述源极和所述漏极的外轮廓在所述衬底上的投影，与所述第二栅极的外轮廓在所述衬底上的投影相重叠。8.根据权利要求1所述的存储器，其特征在于，所述存储单元还包括：连接结构，设置于所述漏极远离所述源极的一侧；所述磁性隧道结设置于所述连接结构远离所述漏极的一侧。9.一种存储器的读写控制方法，其特征在于，包括：在读取阶段，通过字线控制待读取存储单元中晶体管处于导通状态，通过位线或一条源线中的一个向所述待读取存储单元的磁性隧道结传输读取信号，以使得位线或一条源线中的另一个感测所述磁性隧道结的存储数据；在写入阶段，通过字线控制待写入存储单元中晶体管处于导通状态，通过位线和两条源线控制流经待写入存储单元中磁性隧道结的方向，以将所述位线或所述源线传输的存储信号写入所述磁性隧道结。10.一种存储器的制造方法，其特征在于，包括：基于图案化工艺在衬底的一侧形成多条源线和多个阵列排布的叠置结构；所述叠置结构包括叠层设置的源极、牺牲半导体结构和漏极，所述牺牲半导体结构的两外侧壁分别设置有第一半导体层和第二半导体层，沿行方向任意相邻的两个所述叠置结构的源极与同一条所述源线连接；去除所述牺牲半导体结构；形成字线和至少部分位于所述第一半导体层和所述第二半导体层之间的栅极，得到阵列排布的晶体管；位于同一行的各所述晶体管的所述栅极与同一条所述字线连接；在所述晶体管的源极远离所述衬底的一侧依次形成连接结构和磁性隧道结；在所述磁性隧道结远离所述衬底的一侧形成位线。
说明书desc
技术领域本申请涉及半导体技术领域，具体而言，本申请涉及一种存储器及其制造方法、读写控制方法。背景技术随着半导体器件集成化技术的发展，存储器的种类越来越多，MRAM作为一种非易失性存储器是行业的重要的研究方向之一。目前，MRAM中每个存储单元需设置位线、字线以及源线，导致MRAM中的布线较多，导致MRAM的设计成本和制造成本的增加。发明内容本申请提出一种存储器及其制造方法、读写控制方法，至少用以改善背景技术中的不足。本申请一些实施例提供了一种存储器，包括：多行多列存储单元、多行字线、多列位线和多列源线；存储单元包括：晶体管和磁性隧道结；晶体管包括第一沟道和第二沟道；磁性隧道结的一端与晶体管的漏极电连接，另一端与位线电连接；同一行的各存储单元中晶体管的栅极与字线电连接；一列存储单元中各晶体管的源极同时与两条源线电连接，两条源线分别与第一沟道和第二沟道电连接；任意两列相邻的存储单元中，一条源线的一端与一列存储单元中各晶体管的源极电连接，该条源线的另一端与另一列存储单元中各晶体管的源极电连接。本申请一些实施例提供了一种存储器的读写控制方法，包括：在读取阶段，通过字线控制待读取存储单元中晶体管处于导通状态，通过位线或一条源线中的一个向待读取存储单元的磁性隧道结传输读取信号，以使得位线或一条源线中的另一个感测磁性隧道结的存储数据；在写入阶段，通过字线控制待写入存储单元中晶体管处于导通状态，通过位线和两条源线控制流经待写入存储单元中磁性隧道结的方向，以将位线或源线传输的存储信号写入磁性隧道结。本申请一些实施例提供了一种存储器的制造方法，包括：基于图案化工艺在衬底的一侧形成多条源线和多个阵列排布的叠置结构；叠置结构包括叠层设置的源极、牺牲半导体结构和漏极，牺牲半导体结构的两外侧壁分别设置有第一半导体层和第二半导体层，沿行方向任意相邻的两个叠置结构的源极与同一条源线连接；去除牺牲半导体结构；形成字线和至少部分位于第一半导体层和第二半导体层之间的栅极，得到阵列排布的晶体管；位于同一行的各晶体管的栅极与同一条字线连接；在晶体管的源极远离衬底的一侧依次形成连接结构和磁性隧道结；在磁性隧道结远离衬底的一侧形成位线。本申请实施例提供的技术方案带来的有益技术效果包括：在本申请实施例所提供的存储器中，通过设置一条源线的一端与一列存储单元中各晶体管的源极电连接，源线的另一端与另一列存储单元中各晶体管的源极电连接，从而通过一条源线能够同时控制两列存储单元，从而能够减小存储器中源线的数量，能够降低存储器中走线的排布难度，能够降低存储器的设计成本和制造成本。本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。附图说明本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为本申请实施例提供的一种存储器的电路原理示意图；图2为本申请实施例提供的一种存储器的结构示意图；图3为本申请实施例提供的图2所示存储器的AA向剖视结构示意图；图4为本申请实施例提供的另一种存储器的结构示意图；图5为本申请实施例提供的一种存储器的制造方法的流程示意图；图6为本申请实施例提供存储器的制造方法中得到第一光刻胶结构和第一掩膜结构后的结构示意图；图7为本申请实施例提供存储器的制造方法中得到初始叠置结构行后的结构示意图；图8为本申请实施例提供存储器的制造方法中得到第一弧形槽后的结构示意图；图9为本申请实施例提供存储器的制造方法中得到金属层后的结构示意图；图10为本申请实施例提供存储器的制造方法中得到位线后的结构示意图；图11为本申请实施例提供存储器的制造方法中得到第一平坦层后的结构示意图；图12为本申请实施例提供存储器的制造方法中得到第一平坦结构后的结构示意图；图13为本申请实施例提供存储器的制造方法中得到叠置结构行后的结构示意图；图14为本申请实施例提供存储器的制造方法中得到半导体行后的结构示意图；图15为本申请实施例提供存储器的制造方法中得到第二平坦层后的结构示意图；图16为本申请实施例提供存储器的制造方法中在图14所示结构制作得到掩膜结构后的BB向剖面结构示意图；图17为本申请实施例提供存储器的制造方法中基于图15所示结构制作得到半导体层后的结构示意图；图18为本申请实施例提供存储器的制造方法中形成字线后的结构示意图；图19为本申请实施例提供存储器的制造方法中形成连接结构后的结构示意图；图20为本申请实施例提供存储器的制造方法中形成封装层后的结构示意图。附图标记说明：100-衬底；200-存储单元；201-字线；2011-第一子段；2012-第二子段；202-位线； 203-源线；2031-源线203的第一部分；2032-源线203的第二部分；10-晶体管；11-源极；12-半导体层；121-第一半导体层；122-第二半导体层；13- 栅极；131-第一栅极；132-第二栅极；14-漏极；15-栅极绝缘层；151-第一栅极绝缘层；152-第二栅极绝缘层；20-磁性隧道结；30-硬掩膜结构；40-连接结构；41-硅化物结构；42- 金属结构；50-介质结构；60-封装层；70-隔离层；101-第一导体层；102-牺牲半导体层；103-第二导体层；104-第一光刻胶结构；105-第一掩膜结构；106-初始叠置结构行；1011-源极行；1021-初始牺牲半导体行；1031- 漏极行；1071-保护结构；108-第一弧形槽；109-金属层；111-第一平坦层；1111-第一平坦结构；112-叠置结构行；1121-牺牲半导体行；113-半导体行；114-第二平坦层；1151-第一子掩膜结构；116-叠置结构。具体实施方式下面结合本申请中的附图描述本申请的实施例。应理解，下面结合附图所阐述的实施方式，是用于解释本申请实施例的技术方案的示例性描述，对本申请实施例的技术方案不构成限制。本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但不排除实现为本技术领域所支持其他特征、信息、数据、步骤、操作、元件、组件和/或它们的组合等。为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。本申请实施例涉及的存储器可以为MRAM，MRAM是一种非易失性的磁性随机存储器，MRAM中存储的数据以一种磁性状态存储，而不是电荷，磁场极性不像电荷那样会随着时间而泄漏，因此即使在断电的情况下，也能保持信息。目前，MRAM往往包括多个呈阵列排布的存储单元，每个存储单元需设置位线、字线和位线，存储单元往往呈阵列排布，这导致MRAM中的布线较多，导致MRAM的设计成本和制造成本的增加。而且，MRAM存储单元中垂直晶体管的半导体结构、栅极的制造精度较低，从而导致存储器中VGAA晶体管的性能存在差异，影响存储器的性能。而且，垂直晶体管面临驱动电流进一步提升的瓶颈。比如，随着垂直晶体管尺寸的减小，垂直晶体管的开态电流减小，进而晶体管的驱动性能降低、开启速度较慢，进而影响存储器的性能。本申请提供的存储器及其制造方法、读写控制方法，旨在解决现有技术的如上技术问题。下面以具体地实施例对本申请的技术方案进行详细说明。本申请实施例提供了一种存储器，该存储器的电路原理示意图如图1 所示，存储器包括：多行多列存储单元200、多行字线201、多列位线202 和多列源线203；存储单元200包括：晶体管10和磁性隧道结20；晶体管10包括第一沟道和第二沟道。磁性隧道结20的一端与晶体管10的漏极14电连接，另一端与位线 202电连接；沿行方向任意相邻的两个存储单元200中晶体管10的源极11与同一条源线203电连接，同一行的各存储单元200中晶体管10的栅极13与字线201电连接。磁性隧道结20的一端与晶体管10的漏极11电连接，另一端与位线 202电连接；同一行的各存储单元200中晶体管10的栅极13与字线201 电连接；一列存储单元200中各晶体管10的源极11同时与两条源线203 电连接，两条源线203分别与第一沟道和第二沟道电连接；任意两列相邻的存储单元200中，一条源线203的一端与一列存储单元200中各晶体管10的源极11电连接，该条源线203的另一端与另一列存储单元200中各晶体管10的源极11电连接。在本申请实施例所提供的存储器中，通过设置一条源线203的一端与一列存储单元200中各晶体管10的源极11电连接，源线203的另一端与另一列存储单元200中各晶体管10的源极11电连接，从而通过一条源线 203能够同时控制两列存储单元200，从而能够减小存储器中源线203的数量，能够降低存储器中走线的排布难度，能够降低存储器的设计成本和制造成本。本申请实施例中，多个存储单元200呈阵列排布，也即各个存储单元 200的晶体管10呈阵列排布。本文中定义，平行于字线201延伸的方向为行，平行于源线203延伸的方向为列。如图1所示，沿自左向右的方向为行，沿自上而下的方向为列，图1中示例性的示出了同一行的两个存储单元的晶体管10，也即分别示出了两列存储单元200中每一列存储单元的一个存储单元200。本申请实施例中，如图1所示，每个存储单元200均包括一个晶体管 10和一个磁性隧道结20，晶体管10和磁性隧道结20电连接。可选地，磁性隧道结20的一端与晶体管10的漏极14电连接。如图1所示，沿行方向任意相邻的两个存储单元200中晶体管10的源极11与同一条源线203电连接，从而使得任意相邻两行的存储单元200 配置三条源线203即可，相较于相关技术的存储器，能够大大减小存储器中源线203的数量，从而能够降低存储器中走线的排布难度，能够降低存储器的设计成本和制造成本。本申请实施例中，如图1所示，磁性隧道结20的另一端与位线202 电连接，同一行的各存储单元200中晶体管10的栅极13与字线201电连接。当通过字线201控制晶体管10开启后，通过与两列存储单元200电连接的同一条源线203，就可以控制两列存储单元200的数据读取，从而能够提高存储器的数据读取速度。通过三条源线203就可以控制两列存储单元200的数据写入。可选地，本申请实施例中，磁性隧道结20包括MTJ，MRAM通过检测MTJ电阻的高低来判断所存储的数据是“0”还是“1”具体的，MTJ包括依次叠置的自由层、隧穿层和固定层。自由层的磁场方向是可以改变的，而固定层的磁场方向是固定不变的，在电场作用下电子会通过隧穿层势垒而垂直穿过器件，当自由层的磁场方向与固定层的磁场方向相同时，MTJ呈现低阻态“0”，当自由层的磁场方向与固定层的磁场方向相反时，MTJ呈现高阻态“1”。本申请实施例中，通过设置晶体管10包括第一沟道和第二沟道，相较于单沟道晶体管而言，能够显著提高晶体管10的开态电流，能够提升晶体管10的驱动能力和开启速度，进而能够提升存储器的性能。在本申请的一个实施例中，晶体管10为垂直晶体管10，晶体管10 和磁性隧道结20沿垂直衬底100的方向叠层设置。本申请实施例中，如图2所示，为本申请实施例提供的一种存储器的结构示意图，如图2所示，存储单元200设置于源线203远离衬底100的一侧，存储器中每个存储单元200的晶体管10和磁性隧道结20沿垂直衬底100的方向叠层设置，沿行方向任意相邻的两个存储单元200中晶体管10的源极11与同一条源线203电连接。应该说明的是，图2为储存器的局部剖视结构示意图，因此，沿第一方向两侧的源线203均只是示意出了部分，这两条源线203未示出的部分可以参见位于中间的源线203。在本申请的一个实施例中，晶体管10包括在衬底100上依次叠层设置的源极11、半导体层12和漏极14；半导体层12包括第一半导体层121 和第二半导体层122，第一半导体层121和第二半导体层122间隔设置于源极11的同一侧分别与源极11接触；第一半导体层121在导通的情况下包括第一沟道，第二半导体层122在导通的情况下包括第二沟道；至少部分栅极13位于第一半导体层121和第二半导体层122的间隔的区域。本申请实施例中，如图2所示，沿垂直于衬底100的方向，源极11、半导体层12和漏极14依次叠层设置。栅极13也位于源极11和漏极14 之间，即栅极13与半导体层12同层设置。如图2所示，第一半导体层121和第二半导体层122间隔设置于源极 11的同一侧分别与源极11接触。第一半导体层121在导通的情况下包括第一沟道，第二半导体层122在导通的情况下包括第二沟道。在本申请的一个实施例中，第一半导体层121和第二半导体层122沿行方向间隔设置；源线203的横截面为顶部具有豁口的弧形状，同一条源线203中，靠近豁口的一端为第一部分2031，另一端为第二部分2032；第一部分2031与一列存储单元200中至少部分存储单元200中的第一半导体层121连接，第二部分2032与另一列存储单元200中至少部分存储单元200中的第二半导体层122连接。本申请实施例，如图2所示，晶体管10中第一半导体层121和第二半导体层122沿行方向间隔设置，即沿平行于衬底100的第一方向间隔设置。本申请实施例中，如图4所示，源线203的横截面为顶部具有豁口的弧形状，且同一条源线203中，靠近豁口的一端为第一部分2031，另一端为第二部分2032；第一部分2031与一列存储单元200中至少部分存储单元200中的第一半导体层121连接，第二部分2032与另一列存储单元 200中至少部分存储单元200中的第二半导体层122连接。可选地，本申请实施例中，源极11采用轻掺杂的半导体材料，使得源极11的导电率小于源线203的导电率。结合图1和图2所示，晶体管10中半导体层12包括间隔设置的第一半导体层121和第二半导体层122，在导通状态下，第一半导体层121包括第一沟道，第二半导体层122包括第二沟道，相当于每个晶体管10包括两个并联连接的子晶体管，从而在增大晶体管10的开态电流的同时，能够降低通过每个子晶体管的电流，从而能够降低晶体管10的损耗速度，能够延长晶体管10的使用寿命。同时，能够避免在物理上隔绝子晶体管的源极11，能够简化晶体管的制备工艺，降低晶体管的制造成本。在本申请的一个实施例中，源极11在衬底100的投影覆盖部分源线 203在衬底的投影；在源线203的径向平面内，源线203的截面形状为弧形，弧形源线203的一侧与一列存储单元200的各晶体管10的源极11连接，另一侧与另一列存储单元的各晶体管10的源极11连接。本申请实施例中，如图2所示，源线203位于衬底100和晶体管10 之间，晶体管10的源极11在衬底100的投影覆盖部分源线203在衬底 100的投影，即源极11覆盖部分源线203。本申请实施例中，如图2所示，在源线203的径向平面内，源线203 的截面形状为弧形，弧形源线203的一侧与一列存储单元200的各晶体管 10的源极11连接，另一侧与另一列存储单元200的各晶体管10的源极 11连接，从而通过一条源线203能够连接两列的存储单元200。本领域技术人员了解的是，相较于截面形状均为直线段的源线而言，采用截面形状为弧形的源线203，能够避免源线203出现直角的部分，从而能够避免尖端效应，能够保障存储器的性能。在本申请的一个实施例中，栅极13包括相互连接的第一栅极13和第二栅极13；第一栅极131为位于第一半导体层121和第二半导体层122 的间隔的区域之间的栅极；第二栅极132设置于第一半导体层121和第二半导体层122的外侧壁，且与第一半导体层121、第二半导体层122、源极11和漏极14相绝缘。在本申请的一个实施例中，栅极13包括第一栅极13和第二栅极13；第一栅极13设置于两个第一半导体层121和第二半导体层122之间，且与第一半导体层121、第二半导体层122、源极11和漏极14相绝缘；第二栅极13设置于半导体层12的外侧壁，且与半导体层12、源极11和漏极14相绝缘。本申请实施例中，如图2所示，晶体管11还包括栅极绝缘层15，可选地，本申请实施例中，栅极绝缘层15采用高k值介质材料制成。可选地，如图2所示，栅极绝缘层15包括一个第一栅极绝缘层151 和两个第二栅极绝缘层152。第一栅极绝缘层151与源极11、第一半导体层121和第二半导体层122的内侧壁以及漏极14围合形成的腔室的周壁随形；第二栅极绝缘层152与源极11、第一半导体层121和第二半导体层122的外侧壁以及漏极14围合形成的凹槽的周壁随形。本申请实施例中，如图2所示，栅极13的第一栅极131位于两个间隔设置的半导体层12之间，可选地，第一栅极131设置于第一栅极绝缘层151围合形成的腔室内，以使得第一栅极131与半导体层12、源极11 和漏极14相绝缘。如图2所示，栅极13的第二栅极132位于半导体层12的外侧壁，可选地，第二栅极132设置于第二栅极绝缘层152围合形成的凹槽内，以使得第二栅极132与半导体层12、源极11和漏极14相绝缘。在本申请的一个实施例中，第一栅极13和第二栅极13均与字线201 连接。本申请实施例中，如图2所示，字线201沿平行于衬底100的第一方向延伸，如图3所示，源线203沿平行于衬底100的第二方向延伸，第一方向垂直于第二方向。可选地，位线202的延伸方向平行于源线203的延伸方向。本申请实施例中，结合图3和图4可知，栅极13的第一栅极131和第二栅极132，均与字线201连接，从而通过字线201能够向第一栅极131 和第二栅极132同时施加电平，能够进一步增强栅极13的电场强度，从而能够有助于提高晶体管10的开态电流，进而有助于提升晶体管10的驱动能力和开启速度，有助于提升存储单元200的读写速度，有助于提升存储器的性能。在本申请的一个实施例中，字线201包括多个依次交替连接的第一子段2011和第二子段2012；第一子段2011环绕第一栅极13和第二栅极13，与第一栅极13和第二栅极13均连接；第二子段2012的一端与一个第一子段2011连接，另一端与另一个第一子段2011连接。本申请实施例中，如图2和图3所示，沿第一方向，也即字线201的延伸方向，第一子段2011和第二子段2012依次交替连接。本申请实施例中，结合图2和图3可知，第一子段2011环绕第一栅极131和第二栅极132设置，即第一子段2011包裹了第一栅极131的两个端面和第二栅极132的两个端面，从而与第一栅极131和第二栅极132 均连接。可选地，如图3所示，第一子段2011的上表面与第一栅极131的上表面平齐，从而能够避免第一子段2011与晶体管10的漏极14接触。本申请实施例中，如图2所示，第二子段2012位于相邻两个晶体管 10之间，用于连接环绕第一栅极131和第二栅极132的第一子段2011。第二子段2012的上表面与第一子段2011的上表面平齐，能够降低第二子段2012与晶体管10漏极14接触的几率，能够降低两者之间产生寄生电容的几率，进而能够保障存储器的性能。应该说明的是，为了便于清楚示意出字线201中第一子段2011和第二子段2012的结构，图2、图3和图4中用虚线表示出了第一子段2011 与第二子段2012之间的界面分界线、第一子段2011与第一栅极131之间的界面分界线，实际产品中，第一子段2011、第二子段2012和栅极13 是采用同种材料制作形成的，并不存在如图2、图3和图4中所展示的虚线。在本申请的一个实施例中，源极11和漏极14的外轮廓在衬底上的投影、围设第一半导体层121、第二半导体层122和第一栅极131的外轮廓在衬底上的投影，使得源极11、漏极14相对于第一半导体层121、第二半导体层122和第一栅极131向外凸出。可选地，如图2所示，晶体管10中，源极11的漏极14的外轮廓在衬底100上的正投影，围设第一半导体层121、第二半导体层122和第一栅极131的外轮廓在衬底100上的正投影。如图1所示，源极11、半导体层12、第一栅极131和漏极14组合形成的剖面图形为工字形。在本申请的一个实施例中，源极11和漏极14的外轮廓在衬底上的投影，与第二栅极13的外轮廓在衬底上的投影相重叠。可选地，如图2所示，极11和漏极14的外轮廓在衬底100上的正投影，与第二栅极132的外轮廓在衬底100上的正投影相重叠，使得源极 11、漏极14的外侧壁与第二栅极132的外侧壁相平齐。应该说明的是，本申请实施例中，所提及的外和内，均是相对于存储器的中心而言，相对靠近存储器的中心为内，相对远离存储器的中心为外。在本申请的一个实施例中，存储单元200还包括：连接结构40，设置于漏极14远离源极11的一侧；磁性隧道结20设置于连接结构远离漏极14的一侧。可选地，如图2所示，沿垂直于衬底100的方向，晶体管10和连接结构40叠层设置，连接结构40设置于晶体管10的漏极14远离源极11 的一侧。本申请实施例中，连接结构40用于实现晶体管10与磁性隧道结20 的电连接。从而便于晶体管10和磁性隧道结20的分别制作，例如，先采用一条产线在衬底100的一侧依次形成源线203、晶体管10、字线201以及连接结构40后，再采用另一条产线形成磁性隧道结20，从而能够提高存储器的生产效率。可选地，如图3所示，连接结构40包括硅化物结构41和金属结构 42。由于漏极14多采用掺杂的半导体材料制成，其与金属结构42的导电率存在明显的差异，通过设置硅化物结构41，能够降低金属结构42与漏极14之间的界面电阻，从而能够保障存储单元200的性能。本申请实施例中，如图2-图3所示，存储器还包括介质结构50，介质结构50可以与栅极绝缘层15采用同种介质材料制成。可选的，如图2 所示，连接结构40设置于介质结构50的开口内。可选地，如图2所示，磁性隧道结20远离衬底100的一侧设置有硬掩膜结构30，在形成磁性隧道结20的过程中，硬掩膜结构30可以起到保护磁性隧道结20的作用。可选地，硬掩膜结构30包括金属和介质材料，因此，硬掩膜结构30具有一定的导电性，硬掩膜结构30与位线202连接，从而实现位线202与磁性隧道结20的电连接。应该说明的是，硬掩膜结构30的硬度是相对于光刻胶的硬度而言的，硬掩膜结构30的材料包括氧化硅、氮化硅等。本申请实施例中，如图2所示，硬掩膜结构30远离衬底100的一侧设置有的封装层60，封装层60覆盖磁性隧道结20的侧壁，以避免外界水、氧等侵蚀磁性隧道结20。可选地，封装层60的材料包括氮化硅、氧化铝、氧化镁等致密材料。基于同一发明构思，本申请实施例提供了一种电子设备，包括：如上述各个实施例所提供的任一种存储器。本申请实施例中，由于电子设备采用了前述各实施例提供的任一种存储器，其原理和技术效果请参阅前述各实施例，在此不再赘述。可选地，电子设备包括智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。应该说明的是，电子设备并不局限于上述几种，本领域技术人员可以根据实际的应用需求，在不同的设备中设置本申请上述各个实施例所提供的任一种存储器，从而得到本申请实施例所提供的电子设备。基于同一发明构思，本申请实施例提供了一种存储器的读写控制方法，包括：在读取阶段，通过字线201控制待读取存储单元200中晶体管10处于导通状态，通过位线202或一条源线203中的一个向待读取存储单元 200的磁性隧道结20传输读取信号，以使得位线202或一条源线203中的另一个感测磁性隧道结20的存储数据。在写入阶段，通过字线201控制待写入存储单元200中晶体管10处于导通状态，通过位线202和两条源线203控制流经待写入存储单元200 中磁性隧道结20的方向，以将位线202或源线203传输的存储信号写入磁性隧道结20。本申请实施例提供了的存储器的读写控制方法，用于上述各个实施例所提供的任一存储器。可选地，在存储器的读取阶段，通过字线201向待读取存储单元200 中晶体管10的栅极13输入第一电平，使得该晶体管10处于导通状态，通过一条位线202或一条源线203感测电流或电压的变化以及变化程度，实现磁性隧道结20存储数据的读取。下面以通过源线203感测电流变化为例，来说明是如何实现磁性隧道结20存储数据读取的。具体的，当磁性隧道结20存储的数据是“1”时，此时MTJ呈现高阻态，当通过一条位线202向磁性隧道结20传输读取信号，也即通过位线 202向磁性隧道结20施加第二电平，一条源线203保持在参考电平，参考电平小于第二电平，由于MTJ呈现高阻态，电流难以通过磁性隧道结 20，即源线203难以测得较为明显的电流，此种情况判断读取的数据为“1”，也即通过一条源线203即可感测待读取存储单元200的磁性隧道结205存储的数据为“1”。当磁性隧道结20存储的数据是“0”时，此时MTJ呈现低阻态，当通过一条位线202向磁性隧道结20传输读取信号，也即通过位线202向磁性隧道结20施加第二电平，一条源线203保持在参考电平，参考电平小于第二电平，由于MTJ呈现低阻态，电流能够通过磁性隧道结20，即源线203可以测得较为明显的电流，此种情况判断读取的数据为“0”，也即通过一条源线203即可感测待读取存储单元200的磁性隧道结20存储的数据为“0”。本领域技术人员理解的是，通过控制位线202和源线203之间的电位差，能够控制电流的流向，进而实现待读取存储单元200中磁性隧道结 20存储数据的读取。可选地，在存储器的写入阶段，通过字线201向待读取存储单元200 中晶体管10的栅极13输入第一电平，使得该晶体管10处于导通状态，通过位线202和两条源线203控制流经待写入存储单元200中磁性隧道结 20的方向，以将位线202或源线203传输的存储信号写入磁性隧道结20。下面以通过源线203向待写入存储单元200传输存储信号为例，来说明是如何实现磁性隧道结20数据存储的。具体的，当存储信号为“1”时，通过源线203向待写入存储单元200 的晶体管10的源极11施加第三电平，位线202保持在参考电平，第三电平大于参考电平，由于两条源线203均施加第三电平，使得磁性隧道结20 两端的电位差足够大，电流从源线203流向位线202，且在电流流经磁性隧道结20的过程中，磁性隧道结20的自由层的磁场方向会改变并与固定层的磁场方向相反，使得磁性隧道结20呈现高阻态“1”，从而实现数据“1”的存储。反之，通过控制磁性隧道结20的自由层的磁场方向改变并与固定层的磁场方向相同，使得磁性隧道结20呈现低阻态“0”，从而实现数据“0”的存储。本领域技术人员了解的是，MRAM中写入电流通常是读取电流的十几倍，如果采用单沟道晶体管，在写入阶段，流经晶体管的电流较大，随着使用频率的增多，会大大加快单沟道晶体管的损耗速度，降低单沟道晶体管的使用寿命。因此，本申请实施例中，通过设置双沟道垂直晶体管 10，能够降低通过每个子晶体管的电流，从而能够降低晶体管10的损耗速度，能够延长晶体管10的使用寿命。基于同一发明构思，本申请实施例提供了一种存储器的制造方法，该方法的流程示意图如图5所示，该方法包括如下步骤S501-S503：S501，基于图案化工艺在衬底的一侧形成多条源线和多个阵列排布的叠置结构；叠置结构包括叠层设置的源极、牺牲半导体结构和漏极，牺牲半导体结构的两外侧壁分别设置有第一半导体层和第二半导体层，沿行方向任意相邻的两个叠置结构的源极与同一条源线连接。S502，去除牺牲半导体结构。S503，形成字线和至少部分位于第一半导体层和第二半导体层之间的栅极，得到阵列排布的晶体管；位于同一行的各晶体管的栅极与同一条字线连接。S504，在晶体管的源极远离衬底的一侧依次形成连接结构和磁性隧道结。S505，在磁性隧道结远离衬底的一侧形成位线。为了便于读者直观了解本申请实施例所提供的存储器的制造方法以及采用该方法制备得到的存储器的优点，下面将结合图6-图20进行具体说明。在本申请的一个实施例中，上述步骤S501中基于图案化工艺在衬底的一侧形成多条源线203和多个阵列排布的叠置结构，包括：基于图案化工艺在衬底的一侧依次形成多源线203和多个相互间隔设置的叠置结构行112，叠置结构行112包括叠层设置的源极行1011、牺牲半导体行1121 和漏极行1031；采用外延工艺在牺牲半导体行1121的两外侧壁形成半导体行113；图案化叠置结构行112和半导体行113，形成阵列排布的叠置结构116。在本申请的一个实施例中，上述步骤中基于图案化工艺在衬底的一侧依次形成多源线203和多个相互间隔设置的叠置结构行112，包括：基于图案化工艺在衬底100的一侧形成多个相互间隔设置的初始叠置结构行 106，初始叠置结构行106包括叠层设置的源极行1011、初始牺牲半导体行1021和漏极行1031；刻蚀相邻两个叠置结构行106之间的部分衬底100 和部分源极行1011，形成部分延伸至两个叠置结构行106下方的第一弧形槽108；采用金属硅化物工艺在第一弧形槽108内形成源线203，源线 203与第一弧形槽108的表面随形；侧向刻蚀初始牺牲半导体行1021，形成牺牲半导体行1121。可选地，具体包括以下步骤：首先，在衬底100的一侧依次形成第一导体层101、牺牲半导体层102 和第二导体层103，并在第二导体层103远离衬底100的一侧形成第一光刻胶结构104，在第一光刻胶结构104的两侧壁形成第一掩膜结构105，如图6所示。可选地，第一导体层101和第二导体层103为掺杂的半导体材料制成，可选地，第一导体层101和第二导体层103均为N型掺杂，掺杂程度可以根据具体的制造工艺或需求来确定；牺牲半导体层102为GeSi；第一掩膜结构105的制备材料可以是氧化硅。可选地，本申请实施例中，第一导体层101、牺牲半导体层102和第二导体层103采用外延生长工艺形成，从而便于精准控制各个膜层的厚度，特别是精准控制牺牲半导体层102厚度，便于精准控制后续制造得到的半导体层12和栅极13的尺寸，从而能够保障晶体管的制造精度，进而能够保障存储器中各个存储单元的晶体管性能的均一性，进而能够保障存储器的性能。可选地，本申请实施例中，可以采用CVD、PVD以及 ALD等沉积工艺制造各个膜层结构。本申请实施例中，去除第一光刻胶结构104，然后以第一掩膜结构105 刻蚀第二导体层103、牺牲半导体层102以及部分第一导体层101，形成多个相互间隔设置的初始叠置结构行106，如图7所示。本申请实施例中，第一掩膜结构105为硬掩膜，在刻蚀第二导体层 103、牺牲半导体层102、以及部分第一导体层101的过程中，能够起到自对准刻蚀的作用，从而保障刻蚀的精度。如图7所示，初始叠置结构行106沿第二方向延伸，第二方向平行于衬底100且垂直于第一方向，第一方向为源线203的延伸方向，多个初始叠置结构行106沿第一方向间隔设置。如图7所示，初始叠置结构行106 包括叠层设置的源极行1011、初始牺牲半导体行1021和漏极行1031。如图7所示，相邻两个初始叠置结构行106之间存在部分未被刻蚀的第一导体层101，防止后续形成源线203的过程中，出现过度刻蚀的情况。然后，形成覆盖初始叠置结构行106的顶壁和侧壁的保护层。在后续制造过程中，保护层能够起到保护初始叠置结构行106的作用，防止初始叠置结构行106被刻蚀或被掺杂。保护层为整层结构，还覆盖相邻两个初始叠置结构行106之间未被刻蚀的第一导体层101。可选地，保护层的制备材料包括氧化硅。接着，刻蚀相邻两个叠置结构行106之间的部分衬底100和部分源极行1011，形成部分延伸至两个叠置结构行106下方的第一弧形槽108，如图8所示。本申请实施例中，如图8所示，保护层经过刻蚀后，形成保护结构1071。然后，采用金属硅化物工艺在第一弧形槽108内形成源线203，包括：在第一弧形槽108以及相邻两个初始叠置结构行106之间填充金属材料，例如钛、钴等金属材料，形成金属层109，如图9所示，金属层109完全填充第一弧形槽108，且金属层109的上表面与初始叠置结构行106的初始牺牲半导体行1021的上表面平齐；采用退火工艺处理金属层109，使得金属层109与部分衬底100和部分源极行1011发生反应，形成包括金属硅化物的源线203，然后去除未反应的金属层109，如图10所示。如图10所示，源线203与第一弧形槽108的表面随形。一条源线203 与两个相邻的初始叠置结构行106的源极行1011均连接。接着，采用沉积工艺沉积介质材料，如氧化硅，并采用CMP工艺处理，形成第一平坦层111，如图11所示。可选地，保护结构1071和第一平坦层111的制造材料相同，因此图11中用第一平坦层111来表示两者，图11中没有表示出保护结构 1071。然后，通过刻蚀工艺去除部分第一平坦层111和第一掩膜结构105，形成第一平坦结构1111，第一平坦结构1111的上表面与源极行1021的上表面平齐，使得初始牺牲半导体行1021的两个侧壁暴露，如图12所示。接着，采用选择性刻蚀工艺侧向刻蚀初始牺牲半导体行1021，形成牺牲半导体行1121，使得牺牲半导体行1121的两侧壁均相对于源极行1011和漏极行1031缩进，得到叠置结构行112，如图13所示，叠置结构行112包括叠层设置源极行1011、牺牲半导体行1121和漏极行1031。在本申请的一个实施例中，上述步骤中采用外延工艺在牺牲半导体行 1121的两外侧壁形成半导体行113，具体包括以下步骤：首先，采用外延工艺在源极行1011、牺牲半导体行1121和漏极行1031 的出露面形成半导体层。由于源极行1011、牺牲半导体行1121和漏极行1031均是基于外延工艺形成，因此可以继续采用外延工艺形成与源极行1011、牺牲半导体行1121和漏极行1031出露的外表面随形的半导体层。然后，采用刻蚀工艺去除部分半导体层，形成位于牺牲半导体行1121 两外侧壁的半导体行113，如图14所示。在本申请的一个实施例中，上述步骤中图案化叠置结构行112和半导体行113，形成阵列排布的叠置结构116，具体包括以下步骤：在叠置结构行远离衬底的一侧形成掩膜结构；掩膜结构的延伸方向垂直于叠置结构行的延伸方向；基于掩膜结构，采用自对准刻蚀工艺刻蚀叠置结构行和半导体行，形成叠置结构和半导体层。可选地，首先，采用沉积工艺沉积如氧化硅的介质材料，并采用CMO 工艺处理，形成第二平坦层114，如图15所示。接着，在第二平坦层114 远离衬底100的一侧形成掩膜结构，掩膜结构包括间隔设置的第一子掩膜结构1151，如图16所示，第一子掩膜结构1151的延伸方向垂直于叠置结构行112的延伸方向。本申请实施例中，图5-图15为沿第一方向的剖视结构示意图，第二方向垂直于第一方向，图16为在图15所示结构制备得到掩膜结构后的 AA向剖面结构示意图，图16中用表示第一方向为垂直纸面向内的方向。然后，基于第一子掩膜结构1151，采用自对准刻蚀工艺刻蚀叠置结构行112和半导体行113，形成叠置结构116和半导体层12，叠置结构 116呈阵列排布，并去除未被刻蚀的第二平坦层114，如图17所示。本申请实施例中，第一子掩膜结构1151为硬掩膜，制作材料包括氧化硅，在刻蚀叠置结构行112和半导体行113的过程中，能够起到自对准刻蚀的作用，从而保障刻蚀的精度。如图17所示，叠置结构116包括源极11、漏极14，牺牲半导体行 1121刻蚀后形成牺牲半导体结构，半导体行113刻蚀后形成半导体层12，牺牲半导体结构由于半导体层12的遮挡而不可见，源极11与位线202连接。图17为沿第二方向的剖视结构示意图，图17中用表示第一方向为垂直纸面向内的方向。在本申请的一个实施例中，上述步骤S502中去除牺牲半导体结构，具体包括：采用选择性刻蚀工艺去除牺牲半导体结构。在本申请的一个实施例中，上述步骤S503中形成字线和至少部分位于半导体层中第一半导体层和第二半导体层之间的栅极，得到阵列排布的晶体管，具体包括以下步骤：首先，采用沉积工艺形成与源极11、两个半导体层12的内侧壁以及漏极14围合形成的腔室的周壁随形的第一栅极绝缘层151，以及形成与源极11、两个半导体层12的外侧壁以及漏极14围合形成的凹槽的周壁随形的第二栅极绝缘层152，得到栅极绝缘层15，以使得后续制备栅极 13与源极11、漏极14以及半导体层12相绝缘。然后，采用原子层沉积工艺沉积金属材料，使得金属材料填充第一栅极绝缘层151围合形成的腔室内，填充于第二栅极绝缘层152围合形成的凹槽内，形成初始字线层。接着，图案化初始字线层，形成字线201、第一栅极131和第二栅极 132，如图18所示。图18为沿第一方向的剖视结构示意图，图18中用⊙表示第二方向为垂直纸面向外的方向。可选地，图案化初始字线层，可以采用SOH工艺，在初始字线层的一侧形成自流平的平坦层，然后在平坦层的一侧之形成光刻胶结构，以光刻胶结构为掩膜刻蚀初始字线层。本申请实施例中，第一栅极131设置于第一栅极绝缘层151围合形成的腔室内，以使得第一栅极131与半导体层12、源极11和漏极14相绝缘。第二栅极132设置于第二栅极绝缘层152围合形成的凹槽内，以使得第二栅极132与半导体层12、源极11和漏极14相绝缘。本申请实施例中，两个半导体层12均相对于源极11和漏极14的外轮廓侧向缩进，由于源极11和漏极14是基于外延生长工艺制备得到的，沿垂直于衬底100的方向，源极11和漏极14之间的距离是能够精准控制的，栅极绝缘层15是通过ALD工艺形成的，栅极绝缘层15的厚度也是能够精准控制的，从而使得第一栅极绝缘层151围合形成的腔室的尺寸，以及第二栅极绝缘层152围合形成的凹槽的尺寸能够精准控制，从而能够精准控制形成的第一栅极131和第二栅极132的尺寸，特别是能够精准控制第一栅极131和第二栅极132的长度，从而能够提高栅极13的制备精度，能够保障存储单元的制备精度，进而能够保障存储器中各个存储单元性能的均一性，进而能够保障存储器的性能。在本申请的一个实施例中，上述步骤S504中在晶体管的源极远离衬底的一侧依次形成连接结构和磁性隧道结，具体包括以下步骤：首先，采用沉积工艺沉积介质材料，如氧化硅，磨平处理并图案化后形成包括开口的介质结构50，开口使得部分漏极14出露。然后，在开口内沉积金属材料，例如钛、钴等金属材料，并采用退火工艺处理形成硅化物结构41；硅化物结构41的厚度小于开口的深度。接着，在硅化物结构41远离衬底100的一侧积金属材料，覆盖硅化物结构41并填充开口，形成与介质结构50上表面齐平的金属结构42，得到连接结构40，如图19所示。然后，在介质结构50和金属结构42远离衬底100的一侧依次形成初始磁性隧道结层、硬掩膜层和第二光刻胶结构。接着，以第二光刻胶结构为掩膜图案化硬掩膜层，形成硬掩膜结构 30，继续以硬掩膜结构30为掩膜图案化初始磁性隧道结层，形成磁性隧道结20。在形成磁性隧道结20的过程中，硬掩膜结构30可以起到保护磁性隧道结20的作用。然后，在硬掩膜结构30远离衬底100的一侧沉积形成封装层60，封装层60覆盖磁性隧道结20的侧壁，如图20所示。在本申请的一个实施例中，上述步骤S405中在磁性隧道结远离衬底的一侧形成位线，具体包括以下步骤：首先，在封装层60远离衬底100的一侧形成包括开口的隔离层70，隔离层70的开口使得部分硬掩膜结构30出露。接着，在隔离层70的开口内沉积金属材料，形成位线202。应用本申请实施例，至少能够实现如下有益效果：在本申请实施例所提供的存储器中，通过设置一条源线203的一端与一列存储单元200中各晶体管10的源极11电连接，源线203的另一端与另一列存储单元200中各晶体管10的源极11电连接，从而通过一条源线 203能够同时控制两列存储单元200，从而能够减小存储器中源线203的数量，能够降低存储器中走线的排布难度，能够降低存储器的设计成本和制造成本。本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的方案技术构思的前提下，采用基于本申请技术思想的其他类似实施手段，同样属于本申请实施例的保护范畴。
