好的，没问题！这是一份为你精心整理的 “计算机组成原理考研背诵手册” ，它以知识点和考点为核心，语言精炼，直击要害，旨在让你抛开书本，直接进行复习和背诵。

---

🚀 考研计算机组成原理核心考点背诵手册

第一章 计算机系统概述

核心考点 核心知识点（背诵内容）
冯·诺依曼机 核心思想：存储程序、指令和数据以二进制表示。 五大部件：运算器、控制器（指挥中心）、存储器、输入设备、输出设备。 特点：以运算器为中心，指令顺序执行。
计算机层次结构 自上而下：高级语言 -> 汇编语言 -> 操作系统 -> 机器语言 -> 微程序 -> 硬件。 MIPS：每秒执行百万条指令。CPI：执行一条指令所需的时钟周期数。
性能指标 时钟周期：CPU最小时间单位。 CPU执行时间 = (指令条数 × CPI) / 主频。 MIPS = 指令条数 / (执行时间 × 10⁶) = 主频 / (CPI × 10⁶)。

第二章 数据的表示与运算

核心考点 核心知识点（背诵内容）
数制与编码 原码：符号位+真值。0有+0和-0两种表示。 反码：正数同原码；负数符号位不变，数值位取反。 补码：重点！ 正数同原码；负数符号位不变，数值位取反后+1。0的唯一表示是00000000。 移码：补码的符号位取反。用于表示浮点数的阶码。
定点数运算 补码加减法：符号位参与运算，结果仍为补码。[A+B]补 = [A]补 + [B]补。 溢出判断： 1. 符号位进位 Cs 与最高数值位进位 C1 相异，则溢出 (OVR=Cs⊕C1)。 2. 两个正数相加结果为负，或两个负数相加结果为正，则溢出。
IEEE 754标准 重点！ (-1)^S × 1.M × 2^(E-Bias) 单精度(32位)：S(1位) + E(8位) + M(23位)，偏置值127。 双精度(64位)：S(1位) + E(11位) + M(52位)，偏置值1023。 E全0：表示0或非规约数。 E全1：表示无穷大或NaN。
浮点数运算步骤 1. 对阶：小阶向大阶看齐。 2. 尾数求和：对阶后的尾数相加减。 3. 规格化：尾数绝对值≥1时右规；尾数最高位与符号位相同时左规。 4. 舍入：0舍1入法。 5. 溢出判断：阶码溢出。

第三章 存储系统

核心考点 核心知识点（背诵内容）
存储器分类 RAM(随机存取)：断电丢失。SRAM(快，作Cache)、DRAM(慢，作主存)。 ROM(只读)：断电不丢失。MROM、PROM、EPROM、Flash Memory。
Cache-主存结构 原理：程序访问的局部性原理（时间局部性、空间局部性）。 命中率H：访问Cache命中的概率。 平均访问时间：H × Tc + (1-H) × Tm (Tc:Cache时间，Tm:主存时间)。
Cache映射方式 重点！ 直接相联：主存字块只能映射到Cache的固定行。冲突率高，实现简单。 全相联：主存字块可以映射到Cache的任意行。冲突率低，实现复杂。 组相联：Cache分组，组内全相联，组间直接相联。折中方案，最常用。
Cache写策略 写命中： 1. 写直达：同时写入Cache和主存。数据一致性好，速度慢。 2. 写回法：只写入Cache，被替换时才写回主存。速度快，数据一致性风险。 写不命中： 1. 写分配法：将数据从主存调入Cache再写。通常与写回法搭配。 2. 非写分配法：直接写入主存。通常与写直达搭配。
虚拟存储器 核心：将辅存的一部分当作主存使用，对程序员透明。 页式虚拟存储器：重点！ 将程序与主存等分为固定大小的页。 页表：存放虚页号与实页号的映射关系。 TLB(快表)：存放频繁使用的页表项，加速地址变换。
段页式虚拟存储器 结合段式和页式优点：先分段，段内再分页。 地址结构：段号 + 段内页号 + 页内地址。 需要两次查表：先查段表，再查页表。

第四章 指令系统

核心考点 核心知识点（背诵内容）
指令格式 操作码OP + 地址码A。 零地址指令：空操作、停机等。 一地址指令：OP(A1)→A1 或 ACC OP A1 → ACC。 二地址指令：(A1) OP (A2) → A1。 三地址指令：(A1) OP (A2) → A3。
扩展操作码技术 指令操作码长度不固定。短操作码留给常用指令，长操作码留给不常用指令。 原则：短操作码不能是长操作码的前缀。
寻址方式 重点与难点！ 指令寻址：顺序寻址（PC+1）、跳跃寻址（由转移指令给出）。 数据寻址： - 立即寻址：操作数直接在指令中。快。 - 直接寻址：地址码即有效地址。访问一次主存。 - 间接寻址：地址码指向的单元存放的是有效地址的地址。至少访问两次主存。 - 寄存器寻址：操作数在寄存器中。最快。 - 基址寻址：EA = (BR) + A。面向系统，用于解决程序定位问题。BR内容由OS确定。 - 变址寻址：EA = (IX) + A。面向用户，用于处理数组。IX由用户设定。 - 相对寻址：EA = (PC) + A。用于转移指令和程序浮动。
CISC vs RISC CISC：指令系统复杂，指令数目多，寻址方式丰富。微程序控制器。 RISC：指令系统精简，指令数目少，寻址方式少。硬布线控制器。采用流水线技术，编译器优化支持好。

第五章 中央处理器(CPU)

核心考点 核心知识点（背诵内容）
CPU基本结构 ALU：算术逻辑运算单元。 寄存器： - MAR：内存地址寄存器。 - MDR：内存数据寄存器。 - PC：程序计数器，存放下一条指令地址。 - IR：指令寄存器，存放当前执行的指令。 - ACC：累加器。
指令执行过程 四个周期： 1. 取指周期：(PC)→MAR -> M(MAR)→MDR -> (MDR)→IR -> (PC)+1→PC。 2. 间址周期：取有效地址。 3. 执行周期：不同指令不同操作。 4. 中断周期：保存程序断点，转入中断服务程序。
控制器 CU，发出微操作命令序列。 微程序控制器：核心思想：将一条机器指令编写成一个微程序，每个微程序包含若干条微指令。易扩展，速度慢。 硬布线控制器：由组合逻辑电路直接产生控制信号。速度快，设计复杂，难修改。
指令流水线 重点！ 吞吐率TP：单位时间内完成的指令数量。TP = n / Tk (n:指令条数，Tk:总时间)。 加速比S：不使用流水线时间 / 使用流水线时间。S = T0 / Tk。 效率E：流水线设备的时间利用率。E = n个任务占用的时空区 / k段总的时空区。
流水线冒险 结构冒险：资源冲突。解决：资源重复（如数据存储器与指令存储器分开）。 数据冒险：数据相关性。解决：数据旁路技术(转发)、暂停流水线。 控制冒险：指令转移引起。解决：分支预测、预取转移成功和不成功两个方向的目标指令。

第六章 总线

核心考点 核心知识点（背诵内容）
总线分类 数据总线：传输数据，双向。 地址总线：指定源或目的地址，单向。 控制总线：传输控制信号，部分双向。
总线仲裁 解决多个主设备争用总线的问题。 集中仲裁： - 链式查询：优先级固定，电路简单，可靠性低。 - 计数器定时查询：优先级灵活。 - 独立请求：响应快，优先级灵活，控制线数量多。
总线定时 同步定时：由统一的时钟信号控制。规定简单，时间利用率低。 异步定时：采用握手信号（请求/回答）通信。时间利用率高，速度慢。

第七章 输入输出系统

核心考点 核心知识点（背诵内容）
I/O编址方式 统一编址：I/O端口和存储器单元共用地址空间。用访存指令访问I/O。 独立编址：I/O端口有独立的地址空间。需要专门的I/O指令（IN/OUT）。
程序查询方式 CPU不断轮询I/O设备状态，直至设备就绪。 特点：接口简单，CPU效率极低。
程序中断方式 重点！ 过程：中断请求 -> 中断判优 -> 中断响应 -> 中断处理。 中断响应条件：CPU开中断、有中断请求、一条指令执行完毕。 中断隐指令：硬件自动完成。关中断、保存断点(PC)、引出中断服务程序入口地址。 多重中断：在执行一个中断服务程序时，响应更高优先级的中断。实现：中断屏蔽技术。
DMA方式 重点！ 由DMA控制器直接在I/O设备和主存之间传输数据，解放CPU。 特点： - 数据传输的基本单位是数据块。 - 仅在传送一个或多个数据块的开始和结束时，才需要CPU干预。 - 数据传送不经由CPU，直接在I/O设备和主存之间进行。 与中断方式的区别： - 中断：程序切换，保护现场；处理异常事件；在一条指令执行完后响应。 - DMA：周期窃取，不改变程序；数据传输；在一个总线事务完成后响应。

---

使用说明：本手册已极度浓缩核心考点，建议反复翻阅背诵，尤其关注加粗和标为“重点！”的内容。结合真题练习，将手册中的知识点与具体题目对应，效果更佳。祝你成功！