SST_CLKCTL,VAR_0
SST_CLKCTL_MASK,VAR_1
SST_PMCS,VAR_2
SST_PMCS_PS_MASK,VAR_3
SST_VDRTCL0_D3PGD,VAR_4
SST_VDRTCL0_D3SRAMPGD,VAR_5
SST_VDRTCL0_DSRAMPGE_MASK,VAR_6
SST_VDRTCL0_ISRAMPGE_MASK,VAR_7
SST_VDRTCL2_APLLSE_MASK,VAR_8
SST_VDRTCL2_DCLCGE,VAR_9
SST_VDRTCL2_DTCGE,VAR_10
SST_VDRTCTL0,VAR_11
SST_VDRTCTL2,VAR_12
readl,FUNC_0
sst_dsp_shim_update_bits_unlocked,FUNC_1
udelay,FUNC_2
writel,FUNC_3
hsw_set_dsp_D3,FUNC_4
sst,VAR_13
val,VAR_14
reg,VAR_15
