

% NOTE: Autogenerated file, generated by: RTS_FEC_InterfaceGenerator in WorkSpace: GitHub/S-Port-Simula/Simuletta

lastusedtag:=31;
   regnewmodule("rt","cc",380);
   regnewmodule("sysr","cc",505);
   regnewmodule("knwn","cc",210);
   regnewmodule("util","cc",40);
   regnewmodule("strg","cc",16);
   regnewmodule("cent","cc",197);
   regnewmodule("cint","cc",30);
   regnewmodule("arr","cc",40);
   regnewmodule("form","cc",275);
   regnewmodule("libr","cc",199);
   regnewmodule("fil","cc",170);
   regnewmodule("smst","cc",49);
   regnewmodule("sml","cc",78);
   regnewmodule("edit","cc",226);
   regnewmodule("mntr","cc",15);
lastusedtag:=2461;