TimeQuest Timing Analyzer report for sumador_saldo
Thu Sep 25 10:40:02 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sumador_saldo                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 244.68 MHz ; 244.68 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.087 ; -35.061            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.982 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -15.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                           ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.087 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.020      ;
; -3.087 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.020      ;
; -3.050 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.983      ;
; -3.041 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.974      ;
; -3.033 ; saldo_reg[4]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.966      ;
; -3.030 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.964      ;
; -3.028 ; saldo_reg[4]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.961      ;
; -3.028 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.961      ;
; -3.028 ; saldo_reg[4]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.961      ;
; -3.025 ; saldo_reg[6]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.959      ;
; -2.991 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.924      ;
; -2.989 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.922      ;
; -2.989 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.922      ;
; -2.982 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.915      ;
; -2.952 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.885      ;
; -2.949 ; saldo_reg[3]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.882      ;
; -2.944 ; saldo_reg[3]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.877      ;
; -2.943 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.876      ;
; -2.941 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.875      ;
; -2.936 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.870      ;
; -2.919 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.852      ;
; -2.918 ; saldo_reg[4]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.851      ;
; -2.916 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.850      ;
; -2.915 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.849      ;
; -2.883 ; saldo_reg[4]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.816      ;
; -2.880 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.814      ;
; -2.880 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.814      ;
; -2.877 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.810      ;
; -2.876 ; saldo_reg[6]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.810      ;
; -2.875 ; saldo_reg[6]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.809      ;
; -2.874 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.808      ;
; -2.874 ; saldo_reg[6]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.808      ;
; -2.859 ; saldo_reg[2]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.793      ;
; -2.859 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.793      ;
; -2.850 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.783      ;
; -2.850 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.783      ;
; -2.842 ; saldo_reg[4]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.775      ;
; -2.839 ; saldo_reg[6]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.773      ;
; -2.835 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.768      ;
; -2.834 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.767      ;
; -2.834 ; saldo_reg[3]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.767      ;
; -2.829 ; saldo_reg[5]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.762      ;
; -2.827 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.761      ;
; -2.826 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.760      ;
; -2.822 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.756      ;
; -2.813 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.746      ;
; -2.813 ; saldo_reg[2]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.747      ;
; -2.804 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.737      ;
; -2.799 ; saldo_reg[3]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.732      ;
; -2.797 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.731      ;
; -2.793 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.726      ;
; -2.792 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.726      ;
; -2.791 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.725      ;
; -2.791 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.725      ;
; -2.787 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.721      ;
; -2.786 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.720      ;
; -2.785 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.719      ;
; -2.785 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.719      ;
; -2.760 ; saldo_reg[3]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.693      ;
; -2.750 ; saldo_reg[8]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.684      ;
; -2.742 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.676      ;
; -2.737 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.671      ;
; -2.721 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.654      ;
; -2.720 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.653      ;
; -2.719 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.652      ;
; -2.716 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.649      ;
; -2.684 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.617      ;
; -2.683 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.617      ;
; -2.682 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.616      ;
; -2.678 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.611      ;
; -2.662 ; saldo_reg[5]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.595      ;
; -2.649 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.583      ;
; -2.647 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.581      ;
; -2.647 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.581      ;
; -2.644 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.578      ;
; -2.643 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.577      ;
; -2.642 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.576      ;
; -2.641 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.575      ;
; -2.641 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.575      ;
; -2.628 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.562      ;
; -2.627 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.561      ;
; -2.607 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.540      ;
; -2.606 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.539      ;
; -2.606 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.540      ;
; -2.592 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.526      ;
; -2.592 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.526      ;
; -2.588 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.522      ;
; -2.587 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.521      ;
; -2.586 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.520      ;
; -2.586 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.520      ;
; -2.582 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.516      ;
; -2.577 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.511      ;
; -2.571 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.504      ;
; -2.565 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.498      ;
; -2.556 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.490      ;
; -2.551 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.485      ;
; -2.538 ; saldo_reg[2]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.472      ;
; -2.536 ; saldo_reg[2]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.470      ;
; -2.535 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.469      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.982 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.200      ;
; 1.623 ; saldo_reg[13] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.842      ;
; 1.635 ; saldo_reg[11] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.853      ;
; 1.655 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.873      ;
; 1.662 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.880      ;
; 1.665 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.884      ;
; 1.680 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.899      ;
; 1.724 ; saldo_reg[11] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.943      ;
; 1.737 ; saldo_reg[10] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.956      ;
; 1.770 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.989      ;
; 1.773 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.991      ;
; 1.775 ; saldo_reg[12] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.993      ;
; 1.778 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.996      ;
; 1.779 ; saldo_reg[12] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.997      ;
; 1.779 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.997      ;
; 1.780 ; saldo_reg[12] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.998      ;
; 1.780 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.998      ;
; 1.795 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.013      ;
; 1.838 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.057      ;
; 1.858 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.076      ;
; 1.860 ; saldo_reg[13] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.078      ;
; 1.863 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.081      ;
; 1.864 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.082      ;
; 1.864 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.082      ;
; 1.865 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.083      ;
; 1.865 ; saldo_reg[13] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.083      ;
; 1.867 ; saldo_reg[9]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.086      ;
; 1.873 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.091      ;
; 1.873 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.091      ;
; 1.874 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.093      ;
; 1.878 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.096      ;
; 1.879 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.097      ;
; 1.884 ; saldo_reg[8]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.103      ;
; 1.888 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.107      ;
; 1.890 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.109      ;
; 1.890 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.109      ;
; 1.890 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.109      ;
; 1.893 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.111      ;
; 1.908 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.126      ;
; 1.921 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.139      ;
; 1.959 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.178      ;
; 1.961 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.180      ;
; 1.961 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.180      ;
; 1.961 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.180      ;
; 1.962 ; saldo_reg[6]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.181      ;
; 1.972 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.191      ;
; 1.976 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.194      ;
; 1.979 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.197      ;
; 1.979 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.197      ;
; 1.984 ; saldo_reg[11] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.202      ;
; 1.985 ; saldo_reg[11] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.203      ;
; 1.985 ; saldo_reg[11] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.203      ;
; 1.986 ; saldo_reg[11] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.204      ;
; 1.986 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.204      ;
; 2.002 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.220      ;
; 2.003 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.221      ;
; 2.007 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.225      ;
; 2.009 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.227      ;
; 2.009 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.227      ;
; 2.014 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.232      ;
; 2.015 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.233      ;
; 2.017 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.236      ;
; 2.019 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.238      ;
; 2.019 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.238      ;
; 2.019 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.238      ;
; 2.020 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.238      ;
; 2.022 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.240      ;
; 2.024 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.243      ;
; 2.026 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.245      ;
; 2.026 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.245      ;
; 2.027 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.245      ;
; 2.029 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.247      ;
; 2.029 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.247      ;
; 2.057 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.275      ;
; 2.066 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.284      ;
; 2.067 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.286      ;
; 2.068 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.286      ;
; 2.069 ; saldo_reg[12] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.288      ;
; 2.077 ; saldo_reg[12] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.296      ;
; 2.078 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.297      ;
; 2.081 ; saldo_reg[12] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.300      ;
; 2.082 ; saldo_reg[12] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.301      ;
; 2.084 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.303      ;
; 2.112 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.330      ;
; 2.121 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.339      ;
; 2.122 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.340      ;
; 2.122 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.340      ;
; 2.122 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.340      ;
; 2.128 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.347      ;
; 2.128 ; saldo_reg[8]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.346      ;
; 2.128 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.346      ;
; 2.129 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.347      ;
; 2.136 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.355      ;
; 2.138 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.357      ;
; 2.138 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.357      ;
; 2.138 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.357      ;
; 2.139 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.358      ;
; 2.139 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.358      ;
; 2.142 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.360      ;
; 2.142 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.360      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw500     ; clk        ; 2.835 ; 3.316 ; Rise       ; clk             ;
; sw1000    ; clk        ; 2.701 ; 3.083 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw500     ; clk        ; -1.373 ; -1.846 ; Rise       ; clk             ;
; sw1000    ; clk        ; -1.828 ; -2.262 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 6.847 ; 6.990 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 6.847 ; 6.990 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 6.508 ; 6.555 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.833 ; 5.861 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 6.048 ; 6.038 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.805 ; 5.823 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.780 ; 5.793 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 5.824 ; 5.852 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 6.007 ; 6.043 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.776 ; 5.793 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.863 ; 5.873 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 6.107 ; 6.127 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.817 ; 5.838 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 5.649 ; 5.663 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 6.729 ; 6.869 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 6.351 ; 6.395 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.703 ; 5.728 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.910 ; 5.898 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.678 ; 5.693 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.652 ; 5.663 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 5.696 ; 5.721 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.878 ; 5.912 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.649 ; 5.664 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.736 ; 5.744 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.973 ; 5.992 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.688 ; 5.706 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 275.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.625 ; -29.787           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.888 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.625 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.566      ;
; -2.625 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.566      ;
; -2.622 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.563      ;
; -2.614 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.555      ;
; -2.603 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.544      ;
; -2.603 ; saldo_reg[4]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.544      ;
; -2.600 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.541      ;
; -2.592 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.533      ;
; -2.575 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.515      ;
; -2.573 ; saldo_reg[4]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.513      ;
; -2.571 ; saldo_reg[6]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.511      ;
; -2.569 ; saldo_reg[4]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.509      ;
; -2.540 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.481      ;
; -2.540 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.481      ;
; -2.537 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.478      ;
; -2.529 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.470      ;
; -2.503 ; saldo_reg[3]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.443      ;
; -2.499 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.439      ;
; -2.499 ; saldo_reg[3]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.439      ;
; -2.495 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.435      ;
; -2.473 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.413      ;
; -2.471 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.411      ;
; -2.471 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.411      ;
; -2.469 ; saldo_reg[4]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.409      ;
; -2.448 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.388      ;
; -2.446 ; saldo_reg[4]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.386      ;
; -2.445 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.386      ;
; -2.443 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.383      ;
; -2.442 ; saldo_reg[6]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.383      ;
; -2.441 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.381      ;
; -2.435 ; saldo_reg[2]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.376      ;
; -2.435 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.376      ;
; -2.433 ; saldo_reg[6]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.374      ;
; -2.432 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.373      ;
; -2.431 ; saldo_reg[6]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.372      ;
; -2.424 ; saldo_reg[2]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.365      ;
; -2.406 ; saldo_reg[6]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.346      ;
; -2.405 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.346      ;
; -2.405 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.346      ;
; -2.404 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.344      ;
; -2.404 ; saldo_reg[4]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.344      ;
; -2.402 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.343      ;
; -2.401 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.341      ;
; -2.400 ; saldo_reg[5]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.340      ;
; -2.399 ; saldo_reg[3]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.339      ;
; -2.397 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.337      ;
; -2.395 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.335      ;
; -2.394 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.335      ;
; -2.376 ; saldo_reg[3]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.316      ;
; -2.373 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.313      ;
; -2.372 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.312      ;
; -2.371 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.311      ;
; -2.369 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.309      ;
; -2.369 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.310      ;
; -2.367 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.307      ;
; -2.366 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.307      ;
; -2.357 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.298      ;
; -2.355 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.296      ;
; -2.343 ; saldo_reg[3]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.283      ;
; -2.332 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.272      ;
; -2.330 ; saldo_reg[8]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.270      ;
; -2.328 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.268      ;
; -2.309 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.249      ;
; -2.305 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.245      ;
; -2.302 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.242      ;
; -2.300 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.240      ;
; -2.277 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.217      ;
; -2.272 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.212      ;
; -2.271 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.211      ;
; -2.269 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.209      ;
; -2.258 ; saldo_reg[5]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.198      ;
; -2.246 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.186      ;
; -2.243 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.184      ;
; -2.241 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.181      ;
; -2.240 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.181      ;
; -2.239 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.179      ;
; -2.235 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.175      ;
; -2.231 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.172      ;
; -2.230 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.170      ;
; -2.229 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.170      ;
; -2.228 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.168      ;
; -2.207 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.147      ;
; -2.207 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.147      ;
; -2.206 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.146      ;
; -2.205 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.145      ;
; -2.205 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.145      ;
; -2.204 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.144      ;
; -2.202 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.142      ;
; -2.202 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.143      ;
; -2.200 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.140      ;
; -2.199 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.140      ;
; -2.190 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.131      ;
; -2.188 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.129      ;
; -2.182 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.122      ;
; -2.177 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.117      ;
; -2.169 ; saldo_reg[2]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.109      ;
; -2.163 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.103      ;
; -2.155 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.095      ;
; -2.154 ; saldo_reg[2]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.094      ;
; -2.153 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.093      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.888 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.087      ;
; 1.498 ; saldo_reg[11] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.697      ;
; 1.498 ; saldo_reg[13] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.697      ;
; 1.514 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.713      ;
; 1.520 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.719      ;
; 1.524 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.724      ;
; 1.536 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.734      ;
; 1.573 ; saldo_reg[11] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.773      ;
; 1.581 ; saldo_reg[10] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.781      ;
; 1.610 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.808      ;
; 1.612 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.811      ;
; 1.614 ; saldo_reg[12] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.813      ;
; 1.615 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.813      ;
; 1.619 ; saldo_reg[12] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.818      ;
; 1.619 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.818      ;
; 1.623 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.822      ;
; 1.624 ; saldo_reg[12] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.823      ;
; 1.625 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.824      ;
; 1.676 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.874      ;
; 1.698 ; saldo_reg[9]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.898      ;
; 1.699 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.897      ;
; 1.699 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.898      ;
; 1.701 ; saldo_reg[13] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.899      ;
; 1.702 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.901      ;
; 1.706 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.904      ;
; 1.706 ; saldo_reg[13] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.904      ;
; 1.709 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.907      ;
; 1.710 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.908      ;
; 1.711 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.909      ;
; 1.711 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.909      ;
; 1.712 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.911      ;
; 1.712 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.910      ;
; 1.712 ; saldo_reg[8]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.912      ;
; 1.713 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.912      ;
; 1.713 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.912      ;
; 1.714 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.913      ;
; 1.725 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.924      ;
; 1.728 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.927      ;
; 1.732 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.931      ;
; 1.736 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.935      ;
; 1.773 ; saldo_reg[6]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.973      ;
; 1.789 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.987      ;
; 1.790 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.988      ;
; 1.792 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.990      ;
; 1.798 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.996      ;
; 1.798 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.996      ;
; 1.799 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.998      ;
; 1.801 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.999      ;
; 1.802 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.001      ;
; 1.804 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.002      ;
; 1.805 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.004      ;
; 1.806 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.004      ;
; 1.809 ; saldo_reg[11] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.008      ;
; 1.809 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.008      ;
; 1.809 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.007      ;
; 1.813 ; saldo_reg[11] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.012      ;
; 1.814 ; saldo_reg[11] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.013      ;
; 1.815 ; saldo_reg[11] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.014      ;
; 1.816 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.015      ;
; 1.818 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.017      ;
; 1.819 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.017      ;
; 1.822 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.020      ;
; 1.823 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.021      ;
; 1.829 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.028      ;
; 1.832 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.031      ;
; 1.834 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.032      ;
; 1.836 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.034      ;
; 1.836 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.035      ;
; 1.841 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.040      ;
; 1.848 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.047      ;
; 1.851 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.050      ;
; 1.856 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.055      ;
; 1.857 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.056      ;
; 1.866 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.065      ;
; 1.867 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.066      ;
; 1.876 ; saldo_reg[12] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.075      ;
; 1.881 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.079      ;
; 1.884 ; saldo_reg[12] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.083      ;
; 1.890 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.089      ;
; 1.893 ; saldo_reg[12] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.092      ;
; 1.893 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.091      ;
; 1.894 ; saldo_reg[12] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.093      ;
; 1.905 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.104      ;
; 1.905 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.103      ;
; 1.906 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.104      ;
; 1.908 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.106      ;
; 1.918 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.116      ;
; 1.921 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.120      ;
; 1.921 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.119      ;
; 1.922 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.120      ;
; 1.927 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.126      ;
; 1.928 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.127      ;
; 1.932 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.130      ;
; 1.933 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.131      ;
; 1.938 ; saldo_reg[7]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.137      ;
; 1.941 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.140      ;
; 1.948 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.147      ;
; 1.951 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.150      ;
; 1.953 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.152      ;
; 1.953 ; saldo_reg[8]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.152      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw500     ; clk        ; 2.483 ; 2.871 ; Rise       ; clk             ;
; sw1000    ; clk        ; 2.379 ; 2.668 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw500     ; clk        ; -1.161 ; -1.540 ; Rise       ; clk             ;
; sw1000    ; clk        ; -1.572 ; -1.924 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 6.573 ; 6.663 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 6.573 ; 6.663 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 6.153 ; 6.163 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.529 ; 5.495 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.727 ; 5.679 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.509 ; 5.474 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.479 ; 5.440 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 5.525 ; 5.497 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.717 ; 5.706 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.480 ; 5.444 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.578 ; 5.535 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.824 ; 5.770 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.517 ; 5.481 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 5.365 ; 5.327 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 6.466 ; 6.555 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 6.013 ; 6.021 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.414 ; 5.379 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.604 ; 5.556 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.394 ; 5.359 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.366 ; 5.327 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 5.409 ; 5.380 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.600 ; 5.589 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.365 ; 5.329 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.462 ; 5.420 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.702 ; 5.650 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.402 ; 5.365 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.329 ; -14.573           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.528 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.671                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.329 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.281      ;
; -1.329 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.281      ;
; -1.303 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.255      ;
; -1.294 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.276 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.228      ;
; -1.276 ; saldo_reg[4]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.228      ;
; -1.269 ; saldo_reg[6]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.221      ;
; -1.269 ; saldo_reg[4]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.221      ;
; -1.267 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.219      ;
; -1.267 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.219      ;
; -1.241 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.193      ;
; -1.239 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.191      ;
; -1.239 ; saldo_reg[4]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.191      ;
; -1.232 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.184      ;
; -1.227 ; saldo_reg[3]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.179      ;
; -1.221 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.173      ;
; -1.220 ; saldo_reg[3]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.172      ;
; -1.214 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.166      ;
; -1.213 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.165      ;
; -1.205 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.157      ;
; -1.205 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.157      ;
; -1.204 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.156      ;
; -1.204 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.156      ;
; -1.204 ; saldo_reg[4]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.156      ;
; -1.189 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.141      ;
; -1.189 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.141      ;
; -1.188 ; saldo_reg[6]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.140      ;
; -1.188 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.140      ;
; -1.187 ; saldo_reg[6]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.139      ;
; -1.185 ; saldo_reg[6]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.137      ;
; -1.178 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.130      ;
; -1.178 ; saldo_reg[4]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.130      ;
; -1.175 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.127      ;
; -1.175 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.127      ;
; -1.163 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.115      ;
; -1.161 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.113      ;
; -1.159 ; saldo_reg[6]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.111      ;
; -1.159 ; saldo_reg[4]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.111      ;
; -1.158 ; saldo_reg[2]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.110      ;
; -1.158 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.110      ;
; -1.156 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.108      ;
; -1.155 ; saldo_reg[3]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.107      ;
; -1.154 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.106      ;
; -1.154 ; saldo_reg[5]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.106      ;
; -1.150 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.102      ;
; -1.149 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.101      ;
; -1.144 ; saldo_reg[3]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.096      ;
; -1.141 ; saldo_reg[3]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.093      ;
; -1.140 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.092      ;
; -1.137 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.089      ;
; -1.133 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.085      ;
; -1.133 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.085      ;
; -1.132 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.084      ;
; -1.132 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.084      ;
; -1.130 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.082      ;
; -1.130 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.082      ;
; -1.123 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.075      ;
; -1.123 ; saldo_reg[2]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.075      ;
; -1.120 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.072      ;
; -1.105 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.057      ;
; -1.104 ; saldo_reg[8]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.056      ;
; -1.098 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.050      ;
; -1.093 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.045      ;
; -1.090 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.089 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.041      ;
; -1.086 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.038      ;
; -1.082 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.034      ;
; -1.079 ; saldo_reg[5]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.031      ;
; -1.078 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.030      ;
; -1.066 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.018      ;
; -1.065 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.017      ;
; -1.051 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.003      ;
; -1.049 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.001      ;
; -1.049 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.001      ;
; -1.048 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.000      ;
; -1.046 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.998      ;
; -1.044 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.996      ;
; -1.039 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.991      ;
; -1.036 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.988      ;
; -1.034 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.986      ;
; -1.033 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.985      ;
; -1.022 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.974      ;
; -1.021 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.973      ;
; -1.020 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.972      ;
; -1.017 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.969      ;
; -1.017 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.969      ;
; -1.016 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.968      ;
; -1.016 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.968      ;
; -1.014 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.966      ;
; -1.007 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.959      ;
; -1.005 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.957      ;
; -1.004 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.956      ;
; -1.004 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.956      ;
; -1.001 ; saldo_reg[7]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.953      ;
; -1.000 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.952      ;
; -0.998 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.950      ;
; -0.988 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.940      ;
; -0.980 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.932      ;
; -0.979 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.931      ;
; -0.977 ; saldo_reg[2]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.929      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.864 ; saldo_reg[13] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.984      ;
; 0.865 ; saldo_reg[11] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.984      ;
; 0.872 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.991      ;
; 0.874 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.993      ;
; 0.883 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.003      ;
; 0.887 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.006      ;
; 0.919 ; saldo_reg[11] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.039      ;
; 0.929 ; saldo_reg[10] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.049      ;
; 0.940 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.059      ;
; 0.940 ; saldo_reg[12] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.059      ;
; 0.942 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.061      ;
; 0.944 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.063      ;
; 0.946 ; saldo_reg[12] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.065      ;
; 0.948 ; saldo_reg[12] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.067      ;
; 0.950 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.069      ;
; 0.959 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.078      ;
; 0.979 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.098      ;
; 0.990 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.109      ;
; 0.992 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.111      ;
; 0.992 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.111      ;
; 0.992 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.111      ;
; 0.992 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.111      ;
; 0.992 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.111      ;
; 0.994 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.113      ;
; 0.994 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.113      ;
; 0.994 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.113      ;
; 0.994 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.113      ;
; 0.995 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.114      ;
; 0.996 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.115      ;
; 0.996 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.115      ;
; 0.997 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.116      ;
; 0.997 ; saldo_reg[9]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.117      ;
; 0.998 ; saldo_reg[13] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.117      ;
; 0.999 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.118      ;
; 1.000 ; saldo_reg[13] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.119      ;
; 1.011 ; saldo_reg[8]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.131      ;
; 1.021 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.140      ;
; 1.026 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.145      ;
; 1.027 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.146      ;
; 1.032 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.151      ;
; 1.034 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.153      ;
; 1.049 ; saldo_reg[11] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.168      ;
; 1.049 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.168      ;
; 1.050 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.169      ;
; 1.051 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.170      ;
; 1.051 ; saldo_reg[11] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.170      ;
; 1.051 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.170      ;
; 1.053 ; saldo_reg[11] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.172      ;
; 1.055 ; saldo_reg[11] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.174      ;
; 1.059 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.178      ;
; 1.060 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.179      ;
; 1.060 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.179      ;
; 1.061 ; saldo_reg[6]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.181      ;
; 1.062 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.181      ;
; 1.063 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.182      ;
; 1.065 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.184      ;
; 1.067 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.070 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.189      ;
; 1.075 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.194      ;
; 1.077 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.196      ;
; 1.078 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.197      ;
; 1.082 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.201      ;
; 1.082 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.201      ;
; 1.084 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.203      ;
; 1.084 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.203      ;
; 1.084 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.203      ;
; 1.085 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.204      ;
; 1.086 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.205      ;
; 1.087 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.206      ;
; 1.088 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.207      ;
; 1.091 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.210      ;
; 1.094 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.213      ;
; 1.098 ; saldo_reg[12] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.217      ;
; 1.099 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.218      ;
; 1.102 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.221      ;
; 1.103 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.222      ;
; 1.106 ; saldo_reg[12] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.225      ;
; 1.106 ; saldo_reg[12] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.225      ;
; 1.107 ; saldo_reg[12] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.226      ;
; 1.111 ; saldo_reg[8]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.230      ;
; 1.113 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.232      ;
; 1.115 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.234      ;
; 1.117 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.236      ;
; 1.121 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.240      ;
; 1.122 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.241      ;
; 1.122 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.241      ;
; 1.127 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.246      ;
; 1.129 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.248      ;
; 1.134 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.253      ;
; 1.138 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.257      ;
; 1.140 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.259      ;
; 1.141 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.260      ;
; 1.149 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.268      ;
; 1.149 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.268      ;
; 1.151 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.270      ;
; 1.151 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.270      ;
; 1.151 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.270      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[9]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw500     ; clk        ; 1.574 ; 2.213 ; Rise       ; clk             ;
; sw1000    ; clk        ; 1.469 ; 2.078 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw500     ; clk        ; -0.778 ; -1.381 ; Rise       ; clk             ;
; sw1000    ; clk        ; -1.000 ; -1.605 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 4.246 ; 4.402 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 4.246 ; 4.402 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 3.902 ; 4.041 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 3.486 ; 3.546 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 3.583 ; 3.660 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 3.464 ; 3.535 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 3.438 ; 3.506 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 3.487 ; 3.551 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 3.611 ; 3.695 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 3.436 ; 3.507 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 3.470 ; 3.576 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 3.668 ; 3.735 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 3.463 ; 3.538 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 3.362 ; 3.429 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 4.177 ; 4.331 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 3.810 ; 3.943 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 3.410 ; 3.467 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 3.504 ; 3.578 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 3.390 ; 3.458 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 3.364 ; 3.429 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 3.412 ; 3.473 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 3.537 ; 3.617 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 3.362 ; 3.430 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 3.397 ; 3.499 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 3.591 ; 3.656 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 3.388 ; 3.459 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.087  ; 0.528 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.087  ; 0.528 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.061 ; 0.0   ; 0.0      ; 0.0     ; -15.671             ;
;  clk             ; -35.061 ; 0.000 ; N/A      ; N/A     ; -15.671             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw500     ; clk        ; 2.835 ; 3.316 ; Rise       ; clk             ;
; sw1000    ; clk        ; 2.701 ; 3.083 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw500     ; clk        ; -0.778 ; -1.381 ; Rise       ; clk             ;
; sw1000    ; clk        ; -1.000 ; -1.605 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 6.847 ; 6.990 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 6.847 ; 6.990 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 6.508 ; 6.555 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.833 ; 5.861 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 6.048 ; 6.038 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.805 ; 5.823 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.780 ; 5.793 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 5.824 ; 5.852 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 6.007 ; 6.043 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.776 ; 5.793 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.863 ; 5.873 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 6.107 ; 6.127 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.817 ; 5.838 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 3.362 ; 3.429 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 4.177 ; 4.331 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 3.810 ; 3.943 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 3.410 ; 3.467 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 3.504 ; 3.578 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 3.390 ; 3.458 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 3.364 ; 3.429 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 3.412 ; 3.473 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 3.537 ; 3.617 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 3.362 ; 3.430 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 3.397 ; 3.499 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 3.591 ; 3.656 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 3.388 ; 3.459 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; saldo[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw1000                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw500                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saldo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; saldo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; saldo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; saldo[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; saldo[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saldo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; saldo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; saldo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; saldo[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; saldo[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2027     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2027     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 25 10:40:01 2025
Info: Command: quartus_sta sumador_saldo -c sumador_saldo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sumador_saldo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.087             -35.061 clk 
Info (332146): Worst-case hold slack is 0.982
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.982               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.625
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.625             -29.787 clk 
Info (332146): Worst-case hold slack is 0.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.888               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.329             -14.573 clk 
Info (332146): Worst-case hold slack is 0.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.528               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.671 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4677 megabytes
    Info: Processing ended: Thu Sep 25 10:40:02 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


