<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7z020clg484-1" LaunchTime="1685031045">
  <File Type="BITSTR-BMM" Name="DUC_DAC_bd.bmm"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="DUC_DAC_methodology_drc_opted.rpt"/>
  <File Type="INIT-TIMING" Name="DUC_DAC_timing_summary_init.rpt"/>
  <File Type="ROUTE-PWR" Name="DUC_DAC_power_routed.rpt"/>
  <File Type="PA-TCL" Name="DUC_DAC.tcl"/>
  <File Type="OPT-TIMING" Name="DUC_DAC_timing_summary_opted.rpt"/>
  <File Type="OPT-DCP" Name="DUC_DAC_opt.dcp"/>
  <File Type="ROUTE-PWR-SUM" Name="DUC_DAC_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="DUC_DAC_reports.tcl"/>
  <File Type="OPT-DRC" Name="DUC_DAC_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="DUC_DAC.hwdef"/>
  <File Type="PWROPT-DCP" Name="DUC_DAC_pwropt.dcp"/>
  <File Type="PWROPT-DRC" Name="DUC_DAC_drc_pwropted.rpt"/>
  <File Type="PWROPT-TIMING" Name="DUC_DAC_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="DUC_DAC_placed.dcp"/>
  <File Type="PLACE-IO" Name="DUC_DAC_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="DUC_DAC_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="DUC_DAC_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="DUC_DAC_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="DUC_DAC_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="DUC_DAC_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="DUC_DAC_incremental_reuse_pre_placed.rpt"/>
  <File Type="BG-BGN" Name="DUC_DAC.bgn"/>
  <File Type="PLACE-TIMING" Name="DUC_DAC_timing_summary_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="DUC_DAC_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="DUC_DAC.bin"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="DUC_DAC_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="DUC_DAC_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="DUC_DAC_drc_physopted.rpt"/>
  <File Type="BITSTR-MSK" Name="DUC_DAC.msk"/>
  <File Type="PHYSOPT-TIMING" Name="DUC_DAC_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="DUC_DAC_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="DUC_DAC_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="DUC_DAC_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="DUC_DAC_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="DUC_DAC_drc_routed.pb"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="DUC_DAC.ltx"/>
  <File Type="ROUTE-DRC-RPX" Name="DUC_DAC_drc_routed.rpx"/>
  <File Type="BITSTR-MMI" Name="DUC_DAC.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="DUC_DAC_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="DUC_DAC_methodology_drc_routed.rpx"/>
  <File Type="BITSTR-SYSDEF" Name="DUC_DAC.sysdef"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="DUC_DAC_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="DUC_DAC_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="DUC_DAC_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="DUC_DAC_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="DUC_DAC_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="DUC_DAC_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="DUC_DAC_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="DUC_DAC_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="DUC_DAC_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="DUC_DAC_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="DUC_DAC_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="DUC_DAC_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="DUC_DAC_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="DUC_DAC_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="DUC_DAC_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="DUC_DAC_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="DUC_DAC_timing_summary_postroute_physopted.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW" Name="DUC_DAC_bus_skew_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-PB" Name="DUC_DAC_bus_skew_postroute_physopted.pb"/>
  <File Type="BG-BIT" Name="DUC_DAC.bit"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-RPX" Name="DUC_DAC_bus_skew_postroute_physopted.rpx"/>
  <File Type="BITSTR-RBT" Name="DUC_DAC.rbt"/>
  <File Type="BITSTR-NKY" Name="DUC_DAC.nky"/>
  <File Type="BG-DRC" Name="DUC_DAC.drc"/>
  <File Type="RDI-RDI" Name="DUC_DAC.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block10.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block11.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block12.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block13.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block14.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block15.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block16.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block17.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block18.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block3.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block4.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block5.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block6.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block7.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block8.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Addressable_Delay_Line_block9.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/CICInterpolator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/CIC_Compensation_Interpolator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/DitherGen.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Up_Conv/project_1/project_1.srcs/sources_1/new/Div_by_two.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FIRFilter1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FIRFilter1_block.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FIRFilter1_block1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FIRFilter2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FIRFilter2_block.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FIRFilter2_block1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolic.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolicPreAdd.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolicPreAdd_block.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolicPreAdd_block1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolicPreAdd_block2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolic_block.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolic_block1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolic_block2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolic_block3.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FilterTapSystolic_block4.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FirRdyLogic.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FirRdyLogic_block.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FirRdyLogic_block1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FirRdyLogic_block2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FirRdyLogic_block3.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/FirRdyLogic_block4.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Gain_Correction.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/HDL_DUC.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/HDL_DUC_tc.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Halfband_Interpolator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/LookUpTableGen.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Lowpass_Interpolator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/Mixer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/NCO.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/SimpleDualPortRAM_generic.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/WaveformGen.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/cSection.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/castSection.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/gcSection.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/iSection.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/rdySection.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../DUCforLTEHDL/usSection.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DAC_DUC.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="DUC_DAC"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/Zedboard.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019">
      <Desc>Default settings for Implementation.</Desc>
    </StratHandle>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
