Приложение А  
Входные и выходные порты, внутренние сигналы модуля __riscv_core__

Таблица 1 - Входные и выходные порты модуля riscv_core.    

| Сигнал                    | Направление | Размерность (биты) | Описание                                |
|---------------------------|-------------|--------------------|-----------------------------------------|
| **Тактирование и сброс**  |             |                    |                                         |
| clk_i                     | Вход        | 1                  | Тактовый сигнал                         |
| rst_i                     | Вход        | 1                  | Сигнал сброса                           |
| **Интерфейс памяти данных** |           |                    |                                         |
| mem_d_data_rd_i           | Вход        | 32                 | Данные чтения из памяти данных          |
| mem_d_accept_i            | Вход        | 1                  | Подтверждение приема запроса данных     |
| mem_d_ack_i               | Вход        | 1                  | Подтверждение выполнения запроса        |
| mem_d_error_i             | Вход        | 1                  | Ошибка доступа к данным                 |
| mem_d_resp_tag_i          | Вход        | 11                 | Тег ответа данных                       |
| mem_d_addr_o              | Выход       | 32                 | Адрес данных                            |
| mem_d_data_wr_o           | Выход       | 32                 | Данные для записи                       |
| mem_d_rd_o                | Выход       | 1                  | Сигнал чтения данных                    |
| mem_d_wr_o                | Выход       | 4                  | Сигналы записи данных (по байтам)       |
| **Интерфейс памяти инструкций** |       |                    |                                         |
| mem_i_inst_i              | Вход        | 64                 | Инструкции из памяти (2x32-битные)      |
| mem_i_accept_i            | Вход        | 1                  | Подтверждение приема запроса инструкций |
| mem_i_valid_i             | Вход        | 1                  | Действительные данные инструкций        |
| mem_i_error_i             | Вход        | 1                  | Ошибка доступа к инструкциям            |
| mem_i_rd_o                | Выход       | 1                  | Сигнал чтения инструкций                |
| mem_i_flush_o             | Выход       | 1                  | Сброс кэша инструкций                   |
| mem_i_invalidate_o        | Выход       | 1                  | Инвалидация кэша инструкций             |
| mem_i_pc_o                | Выход       | 32                 | Адрес инструкции                        |
| **Системные сигналы**     |             |                    |                                         |
| intr_i                    | Вход        | 1                  | Вход прерывания                         |
| reset_vector_i            | Вход        | 32                 | Вектор сброса                           |
| cpu_id_i                  | Вход        | 32                 | Идентификатор CPU                       |
| **Управление кэшем**      |             |                    |                                         |
| mem_d_cacheable_o         | Выход       | 1                  | Флаг кэшируемости                       |
| mem_d_req_tag_o           | Выход       | 11                 | Тег запроса данных                      |
| mem_d_invalidate_o        | Выход       | 1                  | Инвалидация кэша                        |
| mem_d_writeback_o         | Выход       | 1                  | Запись обратно                          |
| mem_d_flush_o             | Выход       | 1                  | Сброс кэша                              |


Таблица 2 - Основные внутренние сигналы модуля riscv_core.  

| Сигнал                    | Размерность | Описание                                |
|---------------------------|-------------|-----------------------------------------|
| mmu_ifetch_inst_w         | 64          | Выбранные инструкции от MMU             |
| fetch0_instr_w            | 32          | Инструкция 0-го потока                  |
| fetch1_instr_w            | 32          | Инструкция 1-го потока                  |
| opcode0_opcode_w          | 32          | Декодированная инструкция потока 0      |
| opcode1_opcode_w          | 32          | Декодированная инструкция потока 1      |
| writeback_exec0_value_w   | 32          | Результат выполнения ALU потока 0       |
| writeback_exec1_value_w   | 32          | Результат выполнения ALU потока 1       |
| branch_pc_w               | 32          | Адрес перехода                          | 
| mmu_satp_w                | 32          | Регистр управления MMU                  |

Таблица 3 - Входные и выходные порты подмодуля issue.    

| Сигнал                    | Направление | Размерность (биты) | Описание                                |
|---------------------------|-------------|--------------------|-----------------------------------------|
| **Тактирование и сброс**  |             |                    |                                         |
| clk_i                     | Вход        | 1                  | Тактовый сигнал                         |
| rst_i                     | Вход        | 1                  | Сигнал сброса (активный высокий уровень)|
| **Интерфейс выборки**     |             |                    |                                         |
| fetch0_valid_i            | Вход        | 1                  | Валидность инструкции 0                 |
| fetch0_instr_i            | Вход        | 32                 | Инструкция 0                            |
| fetch0_pc_i               | Вход        | 32                 | Адрес инструкции 0                      |
| fetch1_valid_i            | Вход        | 1                  | Валидность инструкции 1                 |
| fetch1_instr_i            | Вход        | 32                 | Инструкция 1                            |
| fetch1_pc_i               | Вход        | 32                 | Адрес инструкции 1                      |
| **Информация о ветвлениях** |           |                    |                                         |
| branch_exec0_request_i    | Вход        | 1                  | Запрос ветвления от потока 0            |
| branch_exec1_request_i    | Вход        | 1                  | Запрос ветвления от потока 1            |
| **Результаты выполнения** |             |                    |                                         |
| writeback_exec0_value_i   | Вход        | 32                 | Результат ALU потока 0                  |
| writeback_exec1_value_i   | Вход        | 32                 | Результат ALU потока 1                  |
| writeback_mem_value_i     | Вход        | 32                 | Результат LSU                           |
| writeback_mul_value_i     | Вход        | 32                 | Результат умножения                     |
| writeback_div_value_i     | Вход        | 32                 | Результат деления                       |
| **Управление выборкой**   |             |                    |                                         |
| fetch0_accept_o           | Выход       | 1                  | Подтверждение приема инструкции 0       |
| fetch1_accept_o           | Выход       | 1                  | Подтверждение приема инструкции 1       |
| **Интерфейс исполнительных устройств** | |                |                                         |
| exec0_opcode_valid_o      | Выход       | 1                  | Валидность инструкции для потока 0      |
| exec1_opcode_valid_o      | Выход       | 1                  | Валидность инструкции для потока 1      |
| lsu_opcode_valid_o        | Выход       | 1                  | Валидность инструкции для LSU           |
| **Декодированные инструкции** |         |                    |                                         |
| opcode0_opcode_o          | Выход       | 32                 | Декодированная инструкция потока 0      |
| opcode1_opcode_o          | Выход       | 32                 | Декодированная инструкция потока 1      |
| **Информация о регистрах** |            |                    |                                         |
| opcode0_rd_idx_o          | Выход       | 5                  | Индекс регистра назначения потока 0     |
| opcode0_ra_idx_o          | Выход       | 5                  | Индекс регистра источника A потока 0    |
| opcode0_rb_idx_o          | Выход       | 5                  | Индекс регистра источника B потока 0    |


Таблица 4 - Основные внутренние сигналы модуля issue.  

| Сигнал                    | Размерность | Описание                                      |
|---------------------------|-------------|-----------------------------------------------|
| **Управление конвейером** |             |                                               |
| pipe0_stall_raw_w         | 1           | Сигнал остановки потока 0                     |
| pipe1_stall_raw_w         | 1           | Сигнал остановки потока 1                     |
| **Регистровый файл**      |             |                                               |
| issue_a_ra_value_w        | 32          | Значение регистра A потока 0                  |
| issue_a_rb_value_w        | 32          | Значение регистра B потока 0                  |
| issue_b_ra_value_w        | 32          | Значение регистра A потока 1                  |
| issue_b_rb_value_w        | 32          | Значение регистра B потока 1                  |
| **Состояние выполнения**  |             |                                               |
| pipe0_load_e1_w           | 1           | Флаг операции загрузки в стадии E1 потока 0   |
| pipe0_mul_e1_w            | 1           | Флаг операции умножения в стадии E1 потока 0  |
| pipe1_load_e1_w           | 1           | Флаг операции загрузки в стадии E1 потока 1   |