#Lectura del archivo
read_verilog main.v 	
hierarchy -check -top serialParalelo

#Optimizaciones				
proc; opt; fsm; opt; memory; opt 	

#Mapeo a biblioteca interna de celdas
techmap; opt

#Mapeo logica a cmos_cells.lib
abc -liberty cmos_cells.lib

#Mapeo FFs a cmos_cells.lib
dfflibmap -liberty cmos_cells.lib

#Diagrama
show -lib cmos_cells.v

#Limpieza
clean

#Escritura archivo sintetizado								
write_verilog -noattr mainSynth.v
