<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1765384679">
  <File Type="PA-TCL" Name="FMC_LCD_test_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="FMC_LCD_test_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="FMC_LCD_test_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="FMC_LCD_test_top.vds"/>
  <File Type="RDS-UTIL" Name="FMC_LCD_test_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="FMC_LCD_test_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="FMC_LCD_test_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="FMC_LCD_test_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="FMC_LCD_test_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/AXI_to_FIFO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/AXI_to_FIFO.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/CAM_IF_to_FIFO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/CAM_IF_to_FIFO.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/CAM_rst_GEN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/CAM_rst_GEN.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/FIFO_to_AXI.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/FIFO_to_AXI.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/FIFO_to_PARALLEL.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/FIFO_to_PARALLEL.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/pattern_gen_lcd.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/pattern_gen_lcd.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/1.HDL_Design/FMC_LCD_test_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/1.HDL_Design/FMC_LCD_test_top.v"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/hdl/design_1_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/PS/PS.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="FMC_LCD_test_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/2.Pin_constraints/FMC_LCD_test.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/2.Pin_constraints/FMC_LCD_test.xdc"/>
        <Attr Name="ImportTime" Val="1765376676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="design_1_proc_sys_reset_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_axi_dma_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_xbar_0"/>
  <BlockFileSet Type="BlockSrcs" Name="PS_clk_wiz_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_rst_ps7_0_100M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_xbar_1"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_snn_ip_0_4"/>
  <BlockFileSet Type="BlockSrcs" Name="PS_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="PS_fifo_generator_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="PS_fifo_generator_0_1"/>
</GenRun>
