###############################################################################
# Created by write_sdc
# Fri May  7 11:36:37 2021
###############################################################################
current_design aes_cipher_top
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk -period 4.5 -waveform {0.0000 2.25} [get_ports {clk}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################
