\begin{table}[t]
  \centering
  \caption{CFET（Complementary FET）構造設計パラメータ}
  \label{tab:cfet_stack}
  \begin{tabular}{lccc}
    \toprule
    項目 & 記号 & 代表値 & 備考 \\
    \midrule
    n/p積層距離 & $d_{np}$ & 20–30\,nm & 熱干渉最小化に設計 \\
    上部チャネル厚 & $T_p$ & 5–7\,nm & pFET層 \\
    下部チャネル厚 & $T_n$ & 5–7\,nm & nFET層 \\
    絶縁層厚 & $T_\mathrm{ILD}$ & 10\,nm & 熱・電気分離層 \\
    BPR金属厚 & $T_\mathrm{BPR}$ & 100–150\,nm & 電源層再配置 \\
    電源分離効率 & $\eta_\mathrm{BPR}$ & $>$90\% & IRドロップ低減効果 \\
    面積削減率 & $A_\mathrm{red}$ & 35–40\% & FinFET比 \\
    \bottomrule
  \end{tabular}
\end{table}
