
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/rv_core_ibex/rtl/rv_core_ibex.sv Cov: 96% </h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">/**</pre>
<pre style="margin:0; padding:0 "> * Ibex RISC-V core</pre>
<pre style="margin:0; padding:0 "> *</pre>
<pre style="margin:0; padding:0 "> * 32 bit RISC-V core supporting the RV32I + optionally EMC instruction sets.</pre>
<pre style="margin:0; padding:0 "> * Instruction and data bus are 32 bit wide TileLink-UL (TL-UL).</pre>
<pre style="margin:0; padding:0 "> */</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">module rv_core_ibex #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          PMPEnable                = 1'b0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int unsigned PMPGranularity           = 0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int unsigned PMPNumRegions            = 4,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int unsigned MHPMCounterNum           = 8,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int unsigned MHPMCounterWidth         = 40,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          RV32E                    = 0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          RV32M                    = 1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          BranchTargetALU          = 1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          WritebackStage           = 1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter              MultiplierImplementation = "single-cycle",</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          ICache                   = 1'b0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          ICacheECC                = 1'b0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          DbgTriggerEn             = 1'b1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          SecureIbex               = 1'b0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int unsigned DmHaltAddr               = 32'h1A110800,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int unsigned DmExceptionAddr          = 32'h1A110808,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter bit          PipeLine                 = 0</pre>
<pre style="margin:0; padding:0 ">) (</pre>
<pre style="margin:0; padding:0 ">  // Clock and Reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        test_en_i,     // enable all clock gates for testing</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic [31:0] hart_id_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic [31:0] boot_addr_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Instruction memory interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output tlul_pkg::tl_h2d_t     tl_i_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  tlul_pkg::tl_d2h_t     tl_i_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Data memory interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output tlul_pkg::tl_h2d_t     tl_d_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  tlul_pkg::tl_d2h_t     tl_d_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Interrupt inputs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        irq_software_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        irq_timer_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        irq_external_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic [14:0] irq_fast_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        irq_nm_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Debug Interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        debug_req_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // CPU Control Signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  logic        fetch_enable_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic        core_sleep_o</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  import top_pkg::*;</pre>
<pre style="margin:0; padding:0 ">  import tlul_pkg::*;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // if pipeline=1, do not allow pass through and always break the path</pre>
<pre style="margin:0; padding:0 ">  // if pipeline is 0, passthrough the fifo completely</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  localparam int FifoPass = PipeLine ? 1'b0 : 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  localparam int FifoDepth = PipeLine ? 4'h2 : 4'h0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Instruction interface (internal)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        instr_req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        instr_gnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        instr_rvalid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] instr_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] instr_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        instr_err;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Data interface (internal)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        data_req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        data_gnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        data_rvalid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [3:0]  data_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] data_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] data_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] data_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic        data_err;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Pipeline interfaces</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tl_h2d_t tl_i_ibex2fifo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tl_d2h_t tl_i_fifo2ibex;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tl_h2d_t tl_d_ibex2fifo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tl_d2h_t tl_d_fifo2ibex;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">`ifdef RVFI</pre>
<pre style="margin:0; padding:0 ">  logic        rvfi_valid;</pre>
<pre style="margin:0; padding:0 ">  logic [63:0] rvfi_order;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_insn;</pre>
<pre style="margin:0; padding:0 ">  logic        rvfi_trap;</pre>
<pre style="margin:0; padding:0 ">  logic        rvfi_halt;</pre>
<pre style="margin:0; padding:0 ">  logic        rvfi_intr;</pre>
<pre style="margin:0; padding:0 ">  logic [ 1:0] rvfi_mode;</pre>
<pre style="margin:0; padding:0 ">  logic [ 1:0] rvfi_ixl;</pre>
<pre style="margin:0; padding:0 ">  logic [ 4:0] rvfi_rs1_addr;</pre>
<pre style="margin:0; padding:0 ">  logic [ 4:0] rvfi_rs2_addr;</pre>
<pre style="margin:0; padding:0 ">  logic [ 4:0] rvfi_rs3_addr;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_rs1_rdata;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_rs2_rdata;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_rs3_rdata;</pre>
<pre style="margin:0; padding:0 ">  logic [ 4:0] rvfi_rd_addr;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_rd_wdata;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_pc_rdata;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_pc_wdata;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_mem_addr;</pre>
<pre style="margin:0; padding:0 ">  logic [ 3:0] rvfi_mem_rmask;</pre>
<pre style="margin:0; padding:0 ">  logic [ 3:0] rvfi_mem_wmask;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_mem_rdata;</pre>
<pre style="margin:0; padding:0 ">  logic [31:0] rvfi_mem_wdata;</pre>
<pre style="margin:0; padding:0 ">`endif</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  ibex_core #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .PMPEnable                ( PMPEnable                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .PMPGranularity           ( PMPGranularity           ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .PMPNumRegions            ( PMPNumRegions            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .MHPMCounterNum           ( MHPMCounterNum           ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .MHPMCounterWidth         ( MHPMCounterWidth         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RV32E                    ( RV32E                    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RV32M                    ( RV32M                    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .BranchTargetALU          ( BranchTargetALU          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .WritebackStage           ( WritebackStage           ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .MultiplierImplementation ( MultiplierImplementation ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .ICache                   ( ICache                   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .ICacheECC                ( ICacheECC                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DbgTriggerEn             ( DbgTriggerEn             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .SecureIbex               ( SecureIbex               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DmHaltAddr               ( DmHaltAddr               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DmExceptionAddr          ( DmExceptionAddr          )</pre>
<pre id="id138" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_core (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .test_en_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .hart_id_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .boot_addr_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .instr_req_o    ( instr_req    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .instr_gnt_i    ( instr_gnt    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .instr_rvalid_i ( instr_rvalid ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .instr_addr_o   ( instr_addr   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .instr_rdata_i  ( instr_rdata  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .instr_err_i    ( instr_err    ),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_req_o     ( data_req     ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_gnt_i     ( data_gnt     ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_rvalid_i  ( data_rvalid  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_we_o      ( data_we      ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_be_o      ( data_be      ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_addr_o    ( data_addr    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_wdata_o   ( data_wdata   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_rdata_i   ( data_rdata   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .data_err_i     ( data_err     ),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .irq_software_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .irq_timer_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .irq_external_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .irq_fast_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .irq_nm_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .debug_req_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">`ifdef RVFI</pre>
<pre style="margin:0; padding:0 ">    .rvfi_valid,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_order,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_insn,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_trap,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_halt,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_intr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mode,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_ixl,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs1_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs2_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs3_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs1_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs2_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs3_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rd_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rd_wdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_pc_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_pc_wdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_rmask,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_wmask,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_wdata,</pre>
<pre style="margin:0; padding:0 ">`endif</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .fetch_enable_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .core_sleep_o</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  //</pre>
<pre style="margin:0; padding:0 ">  // Convert ibex data/instruction bus to TL-UL</pre>
<pre style="margin:0; padding:0 ">  //</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_adapter_host #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .MAX_REQS(2)</pre>
<pre id="id208" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) tl_adapter_host_i_ibex (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .req_i   (instr_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .gnt_o   (instr_gnt),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .addr_i  (instr_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we_i    (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wdata_i (32'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .be_i    (4'hF),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .valid_o (instr_rvalid),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rdata_o (instr_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .err_o   (instr_err),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_o    (tl_i_ibex2fifo),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_i    (tl_i_fifo2ibex)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .ReqPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RspPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .ReqDepth(FifoDepth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RspDepth(FifoDepth)</pre>
<pre id="id229" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) fifo_i (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_h_i      (tl_i_ibex2fifo),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_h_o      (tl_i_fifo2ibex),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_d_o      (tl_i_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_d_i      (tl_i_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_req_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_req_o (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_rsp_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_rsp_o ());</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_adapter_host #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .MAX_REQS(2)</pre>
<pre id="id243" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) tl_adapter_host_d_ibex (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .req_i   (data_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .gnt_o   (data_gnt),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .addr_i  (data_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we_i    (data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wdata_i (data_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .be_i    (data_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .valid_o (data_rvalid),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rdata_o (data_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .err_o   (data_err),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_o    (tl_d_ibex2fifo),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_i    (tl_d_fifo2ibex)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .ReqPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RspPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .ReqDepth(FifoDepth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RspDepth(FifoDepth)</pre>
<pre id="id264" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) fifo_d (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_h_i      (tl_d_ibex2fifo),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_h_o      (tl_d_fifo2ibex),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_d_o      (tl_d_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_d_i      (tl_d_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_req_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_req_o (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_rsp_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .spare_rsp_o ());</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">`ifdef RVFI</pre>
<pre style="margin:0; padding:0 ">  ibex_tracer ibex_tracer_i (</pre>
<pre style="margin:0; padding:0 ">    .clk_i,</pre>
<pre style="margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    .hart_id_i,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    .rvfi_valid,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_order,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_insn,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_trap,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_halt,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_intr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mode,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_ixl,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs1_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs2_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs3_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs1_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs2_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rs3_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rd_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_rd_wdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_pc_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_pc_wdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_addr,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_rmask,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_wmask,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_rdata,</pre>
<pre style="margin:0; padding:0 ">    .rvfi_mem_wdata</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 ">`endif</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
