* C:\Users\joaqu\Desktop\Circuit-Design\BUCK\BUCK_v2.asc
V1 N009 0 36
L1 VS1 VREG 67µ
C1 VREG 0 7.95µ
M1 N009 VG_1 VS1 VS1 IRF530
V2 VG1 0 PULSE(0 12 2p 1p 1p 910n 5u)
V4 VG2 0 PULSE(12 0 2p 1p 1p 910n 5u)
M2 VS1 VG_2 0 0 IRF530
C2 VREG 0 1n
RL VREG 0 4.3
D1 0 VS1 RF05VAM1S
D2 VS1 N009 D
A2 VG1 0 0 N007 0 N008 N006 0 AND
C3 N007 0 15p
R1 N007 VG1 10k
A1 VG2 0 0 N003 0 N004 N002 0 AND
C4 N003 0 15p
R2 N003 VG2 10k
S1 N001 VG_2 N002 0 SW_1
S2 VG_2 0 N004 0 SW_1
V3 N001 0 8
S3 N005 VG_1 N006 0 SW_1
S4 VG_1 VS1 N008 0 SW_1
C5 N005 VS1 100n
D3 N001 N005 1N4148
.model D D
.lib C:\Users\joaqu\Documents\LTspiceXVII\lib\cmp\standard.dio
.model NMOS NMOS
.model PMOS PMOS
.lib C:\Users\joaqu\Documents\LTspiceXVII\lib\cmp\standard.mos
.tran 0 500u 0
;step param C2 list 500n 600n 700n 800n 1u
* pongo un 1 y me genera un retardo ya que el capacitor se tiene que cargar  a diferencia del 0 que es automatico
* voy a agregarle la diferencia entre vg1 y vg2
.Model SW_1 SW(Ron=1 Roff=10Meg Vt=0.5V)
.Model SW_2 SW(Ron=10Meg Roff=1 Vt=0.5V)
* c5 en una fuente auxiliar para llegar a mis 8 volt para prender el mos
* diodo para que el capacitor no se descargue
* yo pongo el capacitor para generar vgs=8v igual que esten flotando los terminales
.backanno
.end
