标题title
测量测试样本的电性质的方法
摘要abst
本方法可用于测量用在嵌入式MRAM存储器中的磁隧道结的电性质。本方法使用具有用于接触测试样本的指定区域的多个探针尖端的多点探针，所述指定区域与测试样本的待测试的部分电绝缘。电连接件放置在所述磁隧道结下面且到达所述指定区域。
权利要求书clms
1.一种用于测量例如磁隧道结等多层测试样本的电性质的方法，所述方法包括：提供所述多层测试样本，其具有包含至少第一层及第二层的堆叠，所述堆叠位于电绝缘层上方，提供位于所述电绝缘层上方的第一测试样本端子，其用于与测量电路的第一连接，提供位于所述电绝缘层上方的第二测试样本端子，其用于与所述测量电路的第二连接，所述第一测试样本端子、所述第二测试样本端子及所述堆叠彼此电绝缘，提供嵌入所述电绝缘层中的第一导电路径，所述第一导电路径使所述第一测试样本端子及所述堆叠电互连，及提供嵌入所述电绝缘层中的第二导电路径，所述第二导电路径使所述第二测试样本端子及所述堆叠电互连，所述方法进一步包括：提供所述测量电路，其包含第一测量端子及第二测量端子，使所述第一测量端子与所述第一测试样本端子接触，使所述第二测量端子与所述第二测试样本端子接触，及通过所述测量电路测量所述堆叠的所述电性质。2.根据前述权利要求中任一权利要求所述的方法，所述多层测试样本是用于磁阻随机存取存储器的半导体晶片。3.根据前述权利要求中任一权利要求所述的方法，所述堆叠组成磁隧道结。4.根据前述权利要求中任一权利要求所述的方法，所述第一层为铁磁片。5.根据前述权利要求中任一权利要求所述的方法，所述第二层为铁磁片。6.根据前述权利要求中任一权利要求所述的方法，所述堆叠包含夹置在所述第一层与所述第二层之间的中间层。7.根据权利要求6所述的方法，所述中间层是用于使电子在所述第一层与所述第二层之间隧穿的电绝缘体。8.根据前述权利要求中任一权利要求所述的方法，所述第一测试样本具有至少三个层。9.根据前述权利要求中任一权利要求所述的方法，所述第二测试样本具有至少三个层。10.根据前述权利要求中任一权利要求所述的方法，所述第一导电路径在所述电绝缘层中平面地延伸。11.根据前述权利要求中任一权利要求所述的方法，其包括在所述第一测试样本与所述第一导电路径之间提供第一通孔。12.根据权利要求11所述的方法，其包括在所述堆叠与所述第一导电路径之间提供第二通孔。13.根据前述权利要求中任一权利要求所述的方法，其包括提供测试探针，所述测试探针包含组成所述第一测量端子的第一探针尖端及组成所述第二测量端子的第二探针尖端，使所述第一探针尖端与所述第一测试样本端子接触，及使所述第二探针尖端与所述第二测试样本端子接触。14.一种多层测试样本，其用于嵌入式测量所述多层测试样本的电性质，所述多层测试样本包括：堆叠，其包含至少第一层及第二层，所述堆叠位于电绝缘层上方，第一测试样本端子，其位于所述电绝缘层上方以用于与测量电路的第一连接，第二测试样本端子，其位于所述电绝缘层上方以用于与测量电路的第二连接，所述第一测试样本端子、所述第二测试样本端子及所述堆叠彼此电绝缘，所述多层测试样本进一步包括：第一导电路径，其嵌入所述电绝缘层中，所述第一导电路径使所述第一测试样本端子及所述堆叠电互连，及第二导电路径，其嵌入所述电绝缘层中，所述第二导电路径使所述第二测试样本端子及所述堆叠电互连，使得所述第一导电路径及所述第二导电路径与所述堆叠一起形成所述第一测试样本端子与所述第二测试样本端子之间的电路以测量所述电性质。
说明书desc
技术领域本发明涉及测量测试样本)构成的多层堆叠)的至少一个电性质。背景技术通常，微观多点探针用在磁阻随机存取存储器晶片上以用于平面内电流隧穿测量以确定测试样本的若干电性质，即用于测试晶片是否符合规范。电性质可为电阻面积乘积、隧穿势垒的顶部上的第一导电片的片电阻、隧穿势垒下方的第二片的片电阻及磁隧穿电阻。测试样本可含有沉积在彼此的顶部上的任何数目个隧穿势垒及导电片；在此类情况中，可定义多个电阻面积乘积。含有多于一个隧穿势垒的样本也可由单一势垒数学模型模型化。如果在单一隧穿势垒模型的情况中，顶部片的片电阻低于底部片的片电阻，那么将多点探针放置在晶片上方及使晶片的顶面与探针的电极的尖端接触的典型方法可导致错误的测量。发明内容本发明的目的是实现经改进的测量。以上目的及优点与将从本发明的描述变得明显的许多其它目的及优点一起根据本发明的第一方面通过以下获得：一种用于测量多层测试样本的电性质的方法，所述方法包括：提供所述多层测试样本，其具有包含至少第一层及第二层的堆叠，所述堆叠位于电绝缘层上方，提供位于所述电绝缘层上方的第一测试样本端子，其用于与测量电路的第一连接，提供位于所述电绝缘层上方的第二测试样本端子，其用于与所述测量电路的第二连接，所述第一测试样本端子、所述第二测试样本端子及所述堆叠彼此电绝缘，提供嵌入所述电绝缘层中的第一导电路径，所述第一导电路径使所述第一测试样本端子及所述堆叠电互连，及提供嵌入所述电绝缘层中的第二导电路径，所述第二导电路径使所述第二测试样本端子及所述堆叠电互连，所述方法进一步包括：提供所述测量电路，其包含第一测量端子及第二测量端子，使所述第一测量端子与所述第一测试样本端子接触，使所述第二测量端子与所述第二测试样本端子接触，及通过所述测量电路测量所述堆叠的所述电性质。术语电、电子、电力地应理解为可互换。可提供用于与测量电路的第三连接的位于所述电绝缘层上方的第三测试样本端子。且所述第三测量端子可与所述第三测试样本端子接触。可提供用于与测量电路的第四连接的位于所述电绝缘层上方的第四测试样本端子。且所述第四测量端子可与所述第四测试样本端子接触。嵌入式构件/特征可设置或嵌入在所述测试样本中以用于嵌入式测量电性质。嵌入式构件可由所述两个端子及所述堆叠及端子下方的所述导电路径组成。所述堆叠下方的所述电绝缘层可支撑所述堆叠。类似地，所述电绝缘层可支撑所述测试样本端子。所述第一层可由导电材料制成，且所述第二层也可由导电材料制成。替代地，所述两个层中的一者可由电绝缘体制成。所述第一层及/或所述第二层中的每一者可被细分为多个层/片。电绝缘体也可夹置在所述第一层与所述第二层之间使得所述堆叠为三层堆叠——所述电绝缘体组成隧穿势垒/层。所述多层测试样本可为具有多个导电层及隧穿层的半导体晶片。所述多层测试可为磁阻随机存取存储器，其中每一存储器单元可由磁隧道结组成——每一结可由支柱组成。所述第一层与所述第二层之间可存在高接触电阻势垒，例如肖特基势垒。所述堆叠可包括用于所述半导体晶片的裸片的期望目的的电子器件，即所述两个层可用于存储器目的或用于传感器目的。所述晶片应理解为用于在所述晶片的制造工艺期间内建的微电子装置的衬底。所述微电子器件可包括经导向期望目的的电子组件以及用于控制所述电子组件的电路或组件，即存储器单元及用于所述存储器单元的开关。所述晶片可通过蚀刻及/或层生长制造，所述蚀刻及/或层生长可在通常的晶片制造方法中的若干步骤中重复。所述测量电路可包含可移动探针，其用于将所述第一测量端子及所述第二测量端子移动到所述测试样本，使得可建立所述第一测量端子与所述第一测试样本端子之间及还有所述第二测量端子与所述第二测试样本端子之间的接触。所述第一测试样本端子及所述第二测试样本端子每一者可组成用于所述两个测量端子中的每一者的降落点，即使得测量端子可与测试样本接触以使测量端子降落。可在所述半导体晶片的制造期间通过将每一测试样本端子蚀刻为岛来制造所述第一测试样本端子及所述第二测试样本端子中的每一者。蚀刻可延伸穿过所述三层堆叠MTJ堆叠)使得所述测试样本自身具有与所述晶片的其中不存在蚀刻的剩余部分相同的三个层。替代地，可制造测试样本端子使得所述端子的材料仅沉积/生长在对于所述测试样本端子指定的所述区域中。所述测试样本端子可定位在所述测试样本的切割线中，即所述线将所述测试样本分成具有组成电子器件的集成电路的相应裸片。所述切割线通常布置为矩形网格以分割所述裸片，即其中网格线正交。切割线可具有20到200微米之间的宽度。所述测试样本端子可同时制造为所述裸片的电子器件/集成电路，即在一个步骤中用第一层的材料使所述裸片及所述切割线的区域暴露。在第二步骤中，可使所述测试样本端子绝缘。因此，测试样本端子的所述第一层及所述堆叠的所述第一层可位于相同平面中。若干测试样本端子可放置为彼此紧邻，例如四个测试样本端子。它们可具有与多点探针的节距匹配的节距，即第二测试样本端子可邻近于第一测试样本端子。第三测试样本端子可放置为邻近于所述第二测试样本端子，且第四测试样本端子可放置为邻近于所述第三测试样本端子。这四个测试样本端子可相对于彼此线性放置，即组成一行测试样本端子。所述电绝缘层支撑上层，且其也可用于嵌入电布线。可提供若干此类金属化层用于穿过所述晶片的电互连。可在晶片的制造期间，在所述第一导电路径及所述第二导电路径嵌入之前通过进一步沉积电绝缘层的材料而将所述电布线制造为沉积在所述电绝缘层上的铜线。所述层之间的电连接件可由垂直通孔延伸的通孔)制成。因此，第一通孔可使所述第一导电路径与所述第一测试样本端子互连。此类通孔可由钨、铜、氮化铜、钽、氮化钽、钴、钌制成。两个单独通孔或更多通孔可用于建立所述路径的垂直部分，其可使测试样本端子及待测试的堆叠互连——所述导电路径可具有所述路径的两个垂直部分及一个水平部分。所述垂直部分两者可由两个或更多个通孔而非仅一个通孔组成。所述电绝缘层可由电绝缘材料制成使得所述层中的电布线界定所述电路路径且其中电路可流动且所述电流局限于经界定的路径。引导到单独测试样本端子的两个导电路径可与MTJ堆叠一起组成电路以将供应电流从第一测试样本端子引导到所述MTJ堆叠及将返回电流引导回第二测试样本端子。根据本发明的第二方面，以上目的及优点通过以下获得：一种多层测试样本，其用于嵌入式测量所述多层测试样本的电性质，所述多层测试样本包括：堆叠，其包含至少第一层及第二层，所述堆叠位于电绝缘层上方，第一测试样本端子，其位于所述电绝缘层上方以用于与测量电路的第一连接，第二测试样本端子，其位于所述电绝缘层上方以用于与测量电路的第二连接，所述第一测试样本端子、所述第二测试样本端子及所述堆叠彼此电绝缘，所述多层测试样本进一步包括：第一导电路径，其嵌入所述电绝缘层中，所述第一导电路径使所述第一测试样本端子及所述堆叠电互连，及第二导电路径，其嵌入所述电绝缘层中，所述第二导电路径使所述第二测试样本端子及所述堆叠电互连，使得所述第一导电路径及所述第二导电路径与所述堆叠一起形成所述第一测试样本端子与所述第二测试样本端子之间的电路以测量所述电性质。附图说明现将在下文参考附图通过实例更详细阐释本发明，其中图1展示测试样本的分解图。图2展示测试样本。图3a展示测试样本。图3b展示图3a的部分的放大视图。图4a展示测试样本。图4b展示图4a的部分的放大视图。具体实施方式然而，本发明可以与下文所描绘不同的形式体现，且不应被解释为受限于本文所阐述的任何实例。确切来说，提供任何实例使得本发明将透彻及完整，且将本发明的范围完全传达给所属领域的技术人员。相同元件符号自始至终指相同元件。因此，将不相对于每一图的描述详细描述相同元件。图1展示测试样本的分解图。测试样本10具有五个层，其中顶部三个层组成磁隧道结，即MTJ堆叠。测试样本可组成包括至少两个导电层及夹置于中间的隧穿电绝缘层的半导体晶片。MTJ堆叠的顶层12可含有或可不含有铁磁材料，但其导电。顶层的磁化方向可改变。中间层14夹置在MTJ堆叠的顶层与底层16之间。中间层为薄电绝缘体——其厚度不太大使得电子可不隧穿通过它，即中间层为隧穿势垒层。底层16也可含有或可不含有铁磁材料，但其导电。替代地，顶层可具有永久磁化，且底层可具有磁矩的可变方向。两个层也可具有磁矩的可变方向。当跨堆叠施加电压电势时，堆叠的电阻可取决于顶层及底层的磁化是平行或反平行的，即如果顶层及底层的磁化是平行的，那么隧穿势垒低于磁化反平行情况下的隧穿势垒。顶层经说明具有平面顶面，且层大体上说明为彼此平行。堆叠还可具有多于两个导电层及具有待测量的若干电性质的一个势垒。替代地，测试样本的层可具有除用于MRAM单元之外的另一功能。例如，仅具有两个层的堆叠，其目的为传感器。堆叠的三个层在图1中展示为七个岛，即在一行上的紧邻彼此的六个较小岛及独自的一个较大岛。这是堆叠层中的蚀刻的结果使得这些岛变得彼此电绝缘，即岛不彼此电连接。层的经移除部分还可由氧化物材料或组成电绝缘体的另一材料组成，即，使得岛自身之间的空间及岛与MTJ堆叠之间的空间填充有电绝缘体材料。六个较小岛组成六个测试样本端子，它们可具有降落点的目的，例如第一降落点26在降落点的顶部上具有第一降落区域，即，未由其顶部上的另一层覆盖的暴露表面30——除可能的薄氧化物层之外。测试样本端子可具有任何平面内形状。图1展示矩形形状/区域，但形状可为圆形、卵形、椭圆形、多边形或随机形状。每一降落点的每一降落区域是用于降落探针尖端，即，使探针尖端与降落区域接触使得可在测量例程期间将电信号注入到降落点中，或替代地可拾取电测量信号。依此方式，在测试样本上提供用于探针及用于进行探针测量的端子。替代使用探针，测试样本可插入测量装置中，其中当测试样本正确地放置在测量装置中时，测量端子具有与测试样本端子的位置对准的固定位置。较大岛28可与需要测试的MRAM单元中的岛相同，具体来说MTJ堆叠的一或多个电性质。MTJ堆叠下方是组成第一电绝缘层18的第四层，即在不控制电流路径的情况下，不希望电流在所述层中自由流动。第四电绝缘层下方是组成第二电绝缘层20的第五层。第一电绝缘层及第二电绝缘层可制作成一个电绝缘层。第一电绝缘层具有在层的整个厚度中垂直延伸的通孔，例如第一通孔22。一个通孔经说明为在组成一行岛的六个岛中的每一者下方。六个通孔还展示为在较大岛下，其全部与MTJ堆叠的底层的底面接触。六个伙伴通道位于第二电绝缘层中，即在制造步骤中的一者期间沉积伙伴。伙伴通道组成导电路径，例如第一导电路径24。对于端子与需要测试的测试样本的特定部分之间的电连接，经考虑可省略通孔。例如，如果测试样本端子及测试岛紧邻彼此，使得仅需要在测试样本的隔离/蚀刻部分下面建立电连接。导电路径与层平行延伸且每一导电路径使用于一个降落点的通孔与接触MTJ堆叠的通孔中的一者互连。电绝缘层中的一者还可用于引导到控制电子器件的电连接件。开关自身可放置在第六层中，其可低于所述电绝缘层。降落点可不必由三个MTJ层组成。替代地，降落点可为在第一电绝缘层上沉积或以其它方式形成为岛的半导体材料，所述岛可将电信号从探针尖端传导到通孔，所述通孔从下方接触相应降落点。图2展示测试样本。图2中的测试样本与结合图1提及的测试样本对应，但其中探针已放置在测试样本上方。测试样本以非分解图展示。通孔及导电路径被说明为顶部三个层下方的虚线。探针具有与彼此平行延伸的六个悬臂。每一悬臂在探针尖端中终止。每一相应探针尖端已与每一相应降落点的降落区域接触，即第一探针尖端32接触第一降落点26，其中第一通孔22从下方接触第一降落点。对于电性质的测量，接触使得探针尖端与降落点之间存在电接触，即探针尖端可穿透降落点的顶部上的可能氧化物层使得可建立电接触。探针尖端可穿透降落点小距离使得其不仅抵靠在组成降落区域的表面上。第一导电路径从第一通孔延伸到MTJ堆叠28，即MTJ堆叠下方的点。通孔及导电路径使得能够完成从一个探针尖端到另一探针尖端的电路路径，使得电流可注入电路路径且到达MTJ堆叠及进一步到达第二探针尖端。所述悬臂中的四个悬臂可用于四点测量。这些悬臂中的两个悬臂用于注入电流，且另两个悬臂用于电压测量。第五悬臂可用于距离测量，使得可在探针尖端的降落期间控制探针尖端与降落点之间的距离。图3a展示测试样本。图3a中的测试样本与结合图1提及的测试样本对应，但其中已穿过连接到待测试的MTJ堆叠的通孔形成横截面。在图3b中，展示图3a中的通孔中的一者的放大视图。放大视图展示MTJ堆叠的顶层12、中间层14及底层16。第二通孔34从第一导电路径24垂直延伸到MTJ堆叠28的底层16。图4a展示测试样本。图4a中的测试样本与结合图1提及的测试样本对应，但其中已穿过导电路径中的一者形成横截面——所述横截面是正交于图3b的横截面的平面。在图4b中，展示图4a中的通孔中的一者的放大视图。放大视图展示MTJ堆叠的顶层12、中间层14及底层16。第二通孔34从第一导电路径24垂直延伸到MTJ堆叠28的底层16。导电路径24在第一通孔22与第二通孔34之间延伸。下面是在本发明的详细说明中及在本发明的详细说明中提及的附图中使用的元件符号的列表。10测试样本12顶层14中间层16底层18第一电绝缘层20第二电绝缘层22第一通孔24第一导电路径26第一降落点28MTJ堆叠30第一降落区域32探针尖端34第二通孔。
