### **5.1 計算機的基本組成**

在 RISC-V 架構中，計算機的基本組成可以分為五個主要部分：
1. **算術邏輯單元 (ALU)**：負責執行加法、減法、位邏輯運算等。
2. **寄存器檔案 (Register File)**：存儲處理器中運算所需的暫存數據。
3. **控制單元 (Control Unit)**：負責生成控制信號，指揮其他模組的操作。
4. **程序計數器 (PC)**：追蹤當前指令的位置。
5. **記憶體 (Memory)**：用來存儲程序指令和數據。

這些模組協同工作，構成了計算機的基本架構。

---

### **RISC-V CPU 設計**

在這一節中，我們將基於 RISC-V 指令集架構來設計一個簡單的處理器框架。以下的程式碼展示了這些基本組件的結合。

#### **基本 RISC-V CPU 範例程式碼 (Verilog)**

```verilog
// Basic RISC-V CPU skeleton
module RISC_V_CPU(
    input clk,                      // 時鐘信號
    input reset,                    // 重置信號
    input [31:0] instruction,       // 32位指令
    output [31:0] pc,               // 程序計數器的輸出
    output [31:0] data_out          // ALU 計算結果輸出
);
    // 程序計數器 (PC) 和 ALU 結果
    reg [31:0] PC, ALU_Result;
    wire [31:0] operand1, operand2; // 操作數
    wire Zero, carry_out;           // ALU 輸出標誌
    wire [1:0] ALUOp;               // ALU 操作類型

    // 註解：指令解碼，提取不同操作數和控制信號
    assign operand1 = instruction[19:15]; // rs1 寄存器
    assign operand2 = instruction[24:20]; // rs2 寄存器
    assign ALUOp = instruction[14:12];   // ALU 操作類型 (例如加法、邏輯運算等)

    // ALU 模組：執行算術和邏輯運算
    ALU alu1(
        .A(operand1), 
        .B(operand2), 
        .ALUOp(ALUOp), 
        .Result(ALU_Result), 
        .Zero(Zero)
    );

    // 程序計數器：基於時鐘信號增長
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            PC <= 32'b0; // 重置程序計數器
        end else begin
            PC <= PC + 4; // 每次時鐘邊緣增加 4，跳至下一條指令
        end
    end

    // 輸出設置
    assign pc = PC;          // 輸出當前程序計數器的值
    assign data_out = ALU_Result; // 輸出 ALU 的運算結果
endmodule

// ALU 模組設計
module ALU(
    input [31:0] A, B,       // 兩個 32 位操作數
    input [2:0] ALUOp,       // ALU 操作類型選擇
    output reg [31:0] Result, // ALU 計算結果
    output reg Zero          // Zero 標誌位
);
    always @(*) begin
        case(ALUOp)
            3'b000: Result = A + B;   // 加法
            3'b001: Result = A - B;   // 減法
            3'b010: Result = A & B;   // 位邏輯 AND
            3'b011: Result = A | B;   // 位邏輯 OR
            3'b100: Result = A ^ B;   // 位邏輯 XOR
            default: Result = 32'b0;
        endcase
        Zero = (Result == 32'b0); // 計算結果為零時，Zero 標誌位為 1
    end
endmodule
```

---

### **設計解釋**

1. **RISC-V CPU 主體設計**：
   - **Program Counter (PC)**：程序計數器 PC 每次時鐘周期增加 4，指向下一條指令。當接收到重置信號時，PC 被重設為 0。
   - **ALU**：算術邏輯單元（ALU）進行運算。根據指令中的操作碼（ALUOp），ALU 可以執行加法、減法、位邏輯 AND、OR 等基本運算。
   - **寄存器操作數**：指令中的 `rs1` 和 `rs2` 寄存器字段提供了 ALU 操作所需的兩個操作數。
   - **ALU 輸出結果**：ALU 計算結果輸出至 `ALU_Result`，並由 `data_out` 輸出。
   - **Zero 標誌位**：如果 ALU 的計算結果為零，則 Zero 標誌設置為 1，這在條件分支指令中很有用。

2. **ALU 模塊**：
   - **運算選擇**：根據 ALU 操作碼（`ALUOp`），ALU 模塊選擇相應的運算。例如，`3'b000` 表示加法，`3'b001` 表示減法，`3'b010` 表示位邏輯 AND 等。
   - **Zero 標誌位**：如果 ALU 結果為零，Zero 標誌會被設置為 1，這是分支指令（如 BEQ、BNE）判斷的依據。

---

### **總結**

這段程式碼提供了 RISC-V 處理器的基本組成部分：程序計數器、ALU 和指令解碼。這些組件是任何 RISC-V 處理器設計中的核心，並在執行指令時協同工作。這個簡單的框架為後續增加更多功能（如分支、跳轉、記憶體存取等）奠定了基礎。