m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim
vALU
Z1 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z2 !s110 1637824545
!i10b 1
!s100 OW4FNkQ:CLShhUKU7b_EW3
Z3 !s11b Dg1SIo80bB@j0V0VzS_@n1
I[P<_eIEkjOlzQk[bzfF]30
Z4 VDg1SIo80bB@j0V0VzS_@n1
S1
R0
w1637824514
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU.sv
!i122 14
L0 1 32
Z5 OV;L;2020.1;71
r1
!s85 0
31
Z6 !s108 1637824545.000000
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU.sv|
!i113 1
Z7 o-sv -work work
Z8 !s92 -sv -work work +incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador
Z9 tCvgOpt 0
n@a@l@u
vALU_adder1bit
R1
R2
!i10b 1
!s100 MM10Yzj_[4MTLdFgThA`Q1
R3
IP=mWbHdb_7j>BQ68blz;k2
R4
S1
R0
Z10 w1637814637
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_adder1bit.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_adder1bit.sv
!i122 13
L0 1 10
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_adder1bit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_adder1bit.sv|
!i113 1
R7
R8
R9
n@a@l@u_adder1bit
vALU_AND
R1
R2
!i10b 1
!s100 jTlO=J]N9?1d_fMn:?1Tf1
R3
IC@L6Nm8IHL?fSzJ;aM@Ac3
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_AND.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_AND.sv
!i122 12
Z11 L0 1 11
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_AND.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_AND.sv|
!i113 1
R7
R8
R9
n@a@l@u_@a@n@d
vALU_compA2
R1
R2
!i10b 1
!s100 Ke^elK8QgTe;Z]T0@R?>B3
R3
I2VKmCDzWLW_SE>aZ9fhcl0
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_compA2.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_compA2.sv
!i122 11
L0 4 8
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_compA2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_compA2.sv|
!i113 1
R7
R8
R9
n@a@l@u_comp@a2
vALU_flagMux
R1
R2
!i10b 1
!s100 mec5;bDT5KYaR`YjAmCYb1
R3
IP9Pk1b?^8]ZM]3Gd[AL091
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_flagMux.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_flagMux.sv
!i122 10
Z12 L0 1 24
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_flagMux.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_flagMux.sv|
!i113 1
R7
R8
R9
n@a@l@u_flag@mux
vALU_muxN
R1
R2
!i10b 1
!s100 7gK;L8m<6^e^l<BzXWQIK3
R3
I`EQU;;TQLITMmDU2DcDg<3
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_muxN.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_muxN.sv
!i122 9
Z13 L0 1 18
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_muxN.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_muxN.sv|
!i113 1
R7
R8
R9
n@a@l@u_mux@n
vALU_OR
R1
R2
!i10b 1
!s100 ?lmACVoPM@zeQmTG45T6=1
R3
IV4CRVAFlPJ6@cKQ5XA2G60
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_OR.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_OR.sv
!i122 8
R11
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_OR.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_OR.sv|
!i113 1
R7
R8
R9
n@a@l@u_@o@r
vALU_Resta
R1
R2
!i10b 1
!s100 Q<WXkc<mHi;TYI55gEJE32
R3
IVb9fSMKnHiJ:=;>f`dH<D3
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Resta.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Resta.sv
!i122 7
L0 1 31
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Resta.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Resta.sv|
!i113 1
R7
R8
R9
n@a@l@u_@resta
vALU_sl
R1
Z14 !s110 1637824544
!i10b 1
!s100 e;Y^nCUR^fMT@6`Lka;[=3
R3
I15B<l?EmDjO5S@<62J_T70
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sl.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sl.sv
!i122 6
R11
R5
r1
!s85 0
31
Z15 !s108 1637824544.000000
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sl.sv|
!i113 1
R7
R8
R9
n@a@l@u_sl
vALU_sr
R1
R14
!i10b 1
!s100 Ygmz3?UzJOilRb_SOAeT<0
R3
IXLBX>00?`oCmiSZFV88aY0
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sr.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sr.sv
!i122 5
R11
R5
r1
!s85 0
31
R15
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sr.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_sr.sv|
!i113 1
R7
R8
R9
n@a@l@u_sr
vALU_Suma
R1
R14
!i10b 1
!s100 h[dR`9d1^V`TdZbzC;d^j2
R3
IjDN<02M@W[FULAWJW[go`0
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Suma.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Suma.sv
!i122 4
L0 1 21
R5
r1
!s85 0
31
R15
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Suma.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_Suma.sv|
!i113 1
R7
R8
R9
n@a@l@u_@suma
vALU_XOR
R1
R14
!i10b 1
!s100 KZUTNYOYREMiJAMCHCPn`0
R3
IVm]?IR`FAAUh@Hh8lhn2A3
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_XOR.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_XOR.sv
!i122 3
R11
R5
r1
!s85 0
31
R15
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_XOR.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ALU_XOR.sv|
!i113 1
R7
R8
R9
n@a@l@u_@x@o@r
vControlUnit
R1
Z16 !s110 1637824546
!i10b 1
!s100 fH[<ek_a5mU8QlY^;Go`63
R3
I9Lj7ZlM^a^mEgR:eQ:zLL3
R4
S1
R0
w1637818901
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ControlUnit.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ControlUnit.sv
!i122 20
Z17 L0 1 25
R5
r1
!s85 0
31
Z18 !s108 1637824546.000000
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ControlUnit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/ControlUnit.sv|
!i113 1
R7
R8
R9
n@control@unit
vCU_ALUDecoder
R1
R16
!i10b 1
!s100 SV4VSVj6MlgYAiDOZ]RbD2
R3
I6B;bSR60A9J?Re@Z8B[]53
R4
S1
R0
w1637818960
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ALUDecoder.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ALUDecoder.sv
!i122 22
L0 1 99
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ALUDecoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ALUDecoder.sv|
!i113 1
R7
R8
R9
n@c@u_@a@l@u@decoder
vCU_AND
R1
Z19 !s110 1637824547
!i10b 1
!s100 5CbHYaDk[VoX`9Fa2fN[^1
R3
I2LQ]XPf^o8Nk3GlOSDc5V2
R4
S1
R0
w1637819028
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_AND.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_AND.sv
!i122 25
Z20 L0 1 17
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_AND.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_AND.sv|
!i113 1
R7
R8
R9
n@c@u_@a@n@d
vCU_ConditionCheck
R1
R16
!i10b 1
!s100 Qh1gMNeQRD:8IDNe4oiE33
R3
IOWY?C4ZeV[Cj<@RS026>72
R4
S1
R0
w1637819002
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ConditionCheck.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ConditionCheck.sv
!i122 24
R17
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ConditionCheck.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_ConditionCheck.sv|
!i113 1
R7
R8
R9
n@c@u_@condition@check
vCU_MainDecoder
R1
R16
!i10b 1
!s100 Dj=P6Eb9Z?OlA09TMnXLI0
R3
INPSEa;he0ghoe@egJA`Q03
R4
S1
R0
w1637818937
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_MainDecoder.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_MainDecoder.sv
!i122 21
L0 1 87
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_MainDecoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_MainDecoder.sv|
!i113 1
R7
R8
R9
n@c@u_@main@decoder
vCU_PCLogic
R1
R16
!i10b 1
!s100 b13g;VSk9fYSiPd]6C=_60
R3
IGz>KRB;YITK[c?]lJVi>Y0
R4
S1
R0
w1637818980
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_PCLogic.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_PCLogic.sv
!i122 23
L0 1 9
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_PCLogic.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/CU_PCLogic.sv|
!i113 1
R7
R8
R9
n@c@u_@p@c@logic
vDataMemory
R14
!i10b 1
!s100 U`Pk;bWh?20GTM:WC^Qgz1
R3
IBFnjM_V@5i`BIX9Hih=:<3
R4
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/DataMemory.v
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/DataMemory.v
!i122 1
L0 40 66
R5
r1
!s85 0
31
R15
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/DataMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/DataMemory.v|
!i113 1
Z21 o-vlog01compat -work work
Z22 !s92 -vlog01compat -work work +incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador
R9
n@data@memory
vInstructionDeco
R1
R16
!i10b 1
!s100 ICB4g=WdMll7jz<ZegM000
R3
ITIT4k^TgKWCO^RdB0A^V83
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv
!i122 18
L0 1 109
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv|
!i113 1
R7
R8
R9
n@instruction@deco
vInstructionMemory
!s110 1637824543
!i10b 1
!s100 z`CC@goGz5VGG]D:_P[h:2
R3
ID9Y8iIQOPizn`2AXKDVYN2
R4
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v
!i122 0
L0 40 61
R5
r1
!s85 0
31
!s108 1637824543.000000
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v|
!i113 1
R21
R22
R9
n@instruction@memory
vMux2to1
R1
R2
!i10b 1
!s100 le9I0L1V6_[5OVb9P8ZM>0
R3
Im@3[Y8c:j9jEe5zV_PNI00
R4
S1
R0
w1637742711
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv
!i122 15
L0 1 3
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv|
!i113 1
R7
R8
R9
n@mux2to1
vPC
R1
R16
!i10b 1
!s100 KSYaoimJ6gc6dmh4WmDiK3
R3
IYT_:dHYk=7m5Z5LHOEl4M2
R4
S1
R0
R10
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/PC.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/PC.sv
!i122 17
R20
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/PC.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/PC.sv|
!i113 1
R7
R8
R9
n@p@c
vProcesador
R1
R16
!i10b 1
!s100 5hc0bP^@:bHdPP?XM9PPQ1
R3
Ihk0CO>iTTjCZ^8?V4MZOG3
R4
S1
R0
w1637824322
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv
!i122 16
L0 1 65
R5
r1
!s85 0
31
R6
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv|
!i113 1
R7
R8
R9
n@procesador
vProcesador_tb
R1
R19
!i10b 1
!s100 flYPD2ze>LfQMon3<0M[`1
R3
Im2U3TESALWYJDW09ef@8X3
R4
S1
R0
w1637824379
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador_tb.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador_tb.sv
!i122 26
L0 2 54
R5
r1
!s85 0
31
!s108 1637824547.000000
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/Procesador_tb.sv|
!i113 1
R7
R8
R9
n@procesador_tb
vRegisterFile
R1
R16
!i10b 1
!s100 gb8lZT8h5;Nl=<nIKKR0?2
R3
IO^T`m2KhKP2R38nOdh<Hh0
R4
S1
R0
Z23 w1637818786
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv
!i122 19
R12
R5
r1
!s85 0
31
R18
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv|
!i113 1
R7
R8
R9
n@register@file
vSignExt
R1
R14
!i10b 1
!s100 =A5H:cz71S]hz?_:ThUIW3
R3
I1bQL1:`IJ=2K5d9VML`oL0
R4
S1
R0
R23
8C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/SignExt.sv
FC:/Github/TallerDigitales/Proyecto/ProyectoProcesador/SignExt.sv
!i122 2
R13
R5
r1
!s85 0
31
R15
!s107 C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/SignExt.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Github/TallerDigitales/Proyecto/ProyectoProcesador|C:/Github/TallerDigitales/Proyecto/ProyectoProcesador/SignExt.sv|
!i113 1
R7
R8
R9
n@sign@ext
