TimeQuest Timing Analyzer report for clk_count_0000_to_9999
Mon Nov 29 11:10:08 2021
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divided_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'divided_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'divided_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'divided_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'divided_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'divided_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'divided_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'divided_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'divided_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; clk_count_0000_to_9999                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; divided_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divided_clk } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 295.6 MHz  ; 250.0 MHz       ; clk         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 366.97 MHz ; 366.97 MHz      ; divided_clk ;                                                               ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.383 ; -37.210       ;
; divided_clk ; -1.725 ; -16.874       ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.144 ; -0.144        ;
; divided_clk ; 0.357  ; 0.000         ;
+-------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -30.000                    ;
; divided_clk ; -1.000 ; -16.000                    ;
+-------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                     ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -2.383 ; count[11] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.318      ;
; -2.316 ; count[7]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.251      ;
; -2.297 ; count[6]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.232      ;
; -2.246 ; count[8]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.181      ;
; -2.236 ; count[18] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.171      ;
; -2.236 ; count[21] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.171      ;
; -2.207 ; count[2]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.142      ;
; -2.200 ; count[10] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.135      ;
; -2.192 ; count[4]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.127      ;
; -2.156 ; count[5]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.091      ;
; -2.146 ; count[0]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.081      ;
; -2.140 ; count[22] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.075      ;
; -2.139 ; count[24] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.074      ;
; -2.137 ; count[14] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.061     ; 3.071      ;
; -2.128 ; count[23] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.063      ;
; -2.125 ; count[17] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.061     ; 3.059      ;
; -2.069 ; count[20] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 3.004      ;
; -2.042 ; count[13] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.977      ;
; -2.029 ; count[16] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.061     ; 2.963      ;
; -2.005 ; count[1]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.940      ;
; -2.005 ; count[15] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.940      ;
; -1.986 ; count[3]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.921      ;
; -1.983 ; count[9]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.918      ;
; -1.965 ; count[1]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.900      ;
; -1.963 ; count[19] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.898      ;
; -1.935 ; count[11] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.870      ;
; -1.926 ; count[12] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.061     ; 2.860      ;
; -1.885 ; count[11] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.819      ;
; -1.884 ; count[11] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.818      ;
; -1.884 ; count[0]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.819      ;
; -1.864 ; count[25] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.060     ; 2.799      ;
; -1.859 ; count[1]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.794      ;
; -1.854 ; count[0]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.789      ;
; -1.853 ; count[1]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.788      ;
; -1.842 ; count[7]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.777      ;
; -1.837 ; count[3]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.772      ;
; -1.833 ; count[6]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.768      ;
; -1.827 ; count[0]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.762      ;
; -1.822 ; count[1]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.757      ;
; -1.817 ; count[1]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.752      ;
; -1.813 ; count[8]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.748      ;
; -1.798 ; count[7]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.732      ;
; -1.797 ; count[7]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.731      ;
; -1.796 ; count[18] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.731      ;
; -1.786 ; count[21] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.721      ;
; -1.784 ; count[11] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.719      ;
; -1.783 ; count[6]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.717      ;
; -1.782 ; count[6]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.778 ; count[0]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.713      ;
; -1.776 ; count[10] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.711      ;
; -1.763 ; count[2]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.698      ;
; -1.763 ; count[8]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.697      ;
; -1.762 ; count[8]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.696      ;
; -1.746 ; count[18] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.680      ;
; -1.745 ; count[18] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.679      ;
; -1.743 ; count[1]  ; count[22]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.678      ;
; -1.738 ; count[0]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.673      ;
; -1.737 ; count[1]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.672      ;
; -1.736 ; count[1]  ; count[14]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.671      ;
; -1.736 ; count[0]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.671      ;
; -1.736 ; count[21] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.670      ;
; -1.735 ; count[5]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.670      ;
; -1.735 ; count[21] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.669      ;
; -1.733 ; count[2]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.668      ;
; -1.731 ; count[3]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.666      ;
; -1.727 ; count[2]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.662      ;
; -1.726 ; count[5]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.661      ;
; -1.726 ; count[10] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.660      ;
; -1.725 ; count[10] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.659      ;
; -1.725 ; count[3]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; count[4]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.724 ; count[0]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.659      ;
; -1.724 ; count[1]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.659      ;
; -1.710 ; count[7]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.645      ;
; -1.708 ; count[24] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.643      ;
; -1.701 ; count[22] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.636      ;
; -1.700 ; count[2]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.635      ;
; -1.694 ; count[3]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.629      ;
; -1.691 ; count[6]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.626      ;
; -1.689 ; count[2]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.623      ;
; -1.689 ; count[3]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.624      ;
; -1.688 ; count[2]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.622      ;
; -1.685 ; count[5]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.619      ;
; -1.684 ; count[5]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.618      ;
; -1.676 ; count[23] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.611      ;
; -1.675 ; count[4]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.609      ;
; -1.674 ; count[4]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.608      ;
; -1.663 ; count[14] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.597      ;
; -1.662 ; count[0]  ; count[22]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.597      ;
; -1.662 ; count[8]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.597      ;
; -1.658 ; count[24] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.657 ; count[24] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.591      ;
; -1.657 ; count[2]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.592      ;
; -1.655 ; count[0]  ; count[14]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.590      ;
; -1.651 ; count[4]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.586      ;
; -1.651 ; count[17] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.585      ;
; -1.651 ; count[22] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.585      ;
; -1.650 ; count[22] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.584      ;
; -1.645 ; count[18] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.580      ;
; -1.635 ; count[21] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.570      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divided_clk'                                                                                                                                 ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.725 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.647      ;
; -1.725 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.647      ;
; -1.725 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.647      ;
; -1.719 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.641      ;
; -1.719 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.641      ;
; -1.719 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.641      ;
; -1.630 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.553      ;
; -1.630 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.553      ;
; -1.630 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.553      ;
; -1.610 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.533      ;
; -1.610 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.533      ;
; -1.610 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.533      ;
; -1.482 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.404      ;
; -1.482 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.404      ;
; -1.482 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.404      ;
; -1.470 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.401      ;
; -1.470 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.401      ;
; -1.470 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.401      ;
; -1.464 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.395      ;
; -1.419 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.340      ;
; -1.419 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.340      ;
; -1.419 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.340      ;
; -1.417 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.340      ;
; -1.417 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.340      ;
; -1.417 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.340      ;
; -1.412 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.333      ;
; -1.412 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.333      ;
; -1.412 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.333      ;
; -1.384 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.306      ;
; -1.384 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.306      ;
; -1.384 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.306      ;
; -1.362 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.292      ;
; -1.362 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.292      ;
; -1.362 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.292      ;
; -1.355 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.285      ;
; -1.355 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.285      ;
; -1.355 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.285      ;
; -1.324 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.245      ;
; -1.324 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.245      ;
; -1.324 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.245      ;
; -1.315 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.238      ;
; -1.315 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.238      ;
; -1.315 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.238      ;
; -1.302 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.224      ;
; -1.296 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.218      ;
; -1.278 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.209      ;
; -1.272 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.203      ;
; -1.269 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.199      ;
; -1.269 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.199      ;
; -1.269 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.199      ;
; -1.210 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.141      ;
; -1.210 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.141      ;
; -1.210 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.141      ;
; -1.207 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.130      ;
; -1.187 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 2.110      ;
; -1.185 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.106      ;
; -1.185 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.106      ;
; -1.185 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 2.106      ;
; -1.163 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.093      ;
; -1.156 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.086      ;
; -1.130 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.060      ;
; -1.130 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.060      ;
; -1.130 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.060      ;
; -1.112 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.043      ;
; -1.112 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.043      ;
; -1.112 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.043      ;
; -1.077 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 2.007      ;
; -1.047 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.969      ;
; -1.011 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.942      ;
; -0.984 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.905      ;
; -0.982 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 1.905      ;
; -0.977 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.898      ;
; -0.949 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.871      ;
; -0.938 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.065     ; 1.868      ;
; -0.913 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.844      ;
; -0.905 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.836      ;
; -0.905 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.836      ;
; -0.905 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.836      ;
; -0.901 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.822      ;
; -0.898 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.829      ;
; -0.898 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.829      ;
; -0.898 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.829      ;
; -0.880 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.072     ; 1.803      ;
; -0.814 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.745      ;
; -0.814 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.745      ;
; -0.814 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.745      ;
; -0.762 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.683      ;
; -0.728 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.063     ; 1.660      ;
; -0.717 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.063     ; 1.649      ;
; -0.690 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.063     ; 1.622      ;
; -0.675 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.606      ;
; -0.675 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.606      ;
; -0.675 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.606      ;
; -0.473 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.404      ;
; -0.466 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.397      ;
; -0.383 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.314      ;
; -0.353 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.063     ; 1.285      ;
; -0.327 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.063     ; 1.259      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.144 ; divided_clk ; divided_clk ; divided_clk  ; clk         ; 0.000        ; 2.323      ; 2.565      ;
; 0.372  ; divided_clk ; divided_clk ; divided_clk  ; clk         ; -0.500       ; 2.323      ; 2.581      ;
; 0.379  ; count[25]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.596      ;
; 0.558  ; count[3]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; count[19]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.776      ;
; 0.559  ; count[2]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.561  ; count[24]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.778      ;
; 0.561  ; count[18]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.778      ;
; 0.561  ; count[5]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.563  ; count[21]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.780      ;
; 0.565  ; count[22]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.782      ;
; 0.565  ; count[20]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.782      ;
; 0.570  ; count[10]   ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; count[11]   ; count[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; count[13]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571  ; count[8]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; count[9]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; count[1]    ; count[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.574  ; count[6]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; count[23]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.588  ; count[0]    ; count[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.806      ;
; 0.834  ; count[19]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.051      ;
; 0.835  ; count[5]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.837  ; count[21]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.054      ;
; 0.846  ; count[1]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; count[9]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; count[2]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; count[7]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; count[24]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.849  ; count[23]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.849  ; count[18]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.851  ; count[18]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.068      ;
; 0.852  ; count[20]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.069      ;
; 0.852  ; count[22]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.069      ;
; 0.854  ; count[20]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.071      ;
; 0.854  ; count[22]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.071      ;
; 0.858  ; count[10]   ; count[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.858  ; count[0]    ; count[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; count[8]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; count[0]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; count[4]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; count[8]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.863  ; count[4]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; count[6]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.943  ; count[3]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944  ; count[19]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.161      ;
; 0.945  ; count[3]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946  ; count[19]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.163      ;
; 0.947  ; count[21]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.164      ;
; 0.947  ; count[5]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.949  ; count[21]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.166      ;
; 0.955  ; count[11]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; count[1]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; count[9]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.958  ; count[7]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; count[15]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; count[23]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; count[2]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.960  ; count[7]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.961  ; count[18]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.178      ;
; 0.961  ; count[2]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.963  ; count[18]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.180      ;
; 0.964  ; count[20]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.181      ;
; 0.964  ; count[22]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.181      ;
; 0.966  ; count[20]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.183      ;
; 0.970  ; count[10]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.188      ;
; 0.970  ; count[0]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.188      ;
; 0.971  ; count[15]   ; count[15]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.188      ;
; 0.971  ; count[8]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.189      ;
; 0.973  ; count[4]    ; count[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.973  ; count[6]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.975  ; count[4]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.975  ; count[6]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.984  ; count[17]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.201      ;
; 1.037  ; count[16]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.254      ;
; 1.056  ; count[19]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.273      ;
; 1.057  ; count[5]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.057  ; count[3]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.058  ; count[19]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.275      ;
; 1.059  ; count[21]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.276      ;
; 1.059  ; count[5]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.277      ;
; 1.068  ; count[1]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.286      ;
; 1.068  ; count[9]    ; count[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.286      ;
; 1.069  ; count[15]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.286      ;
; 1.069  ; count[13]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.286      ;
; 1.070  ; count[1]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.288      ;
; 1.070  ; count[7]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.288      ;
; 1.071  ; count[15]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.288      ;
; 1.073  ; count[18]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.290      ;
; 1.073  ; count[2]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.291      ;
; 1.075  ; count[18]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.292      ;
; 1.076  ; count[20]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.293      ;
; 1.082  ; count[0]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.300      ;
; 1.083  ; count[8]    ; count[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.301      ;
; 1.084  ; count[0]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.302      ;
; 1.085  ; count[7]    ; count[7]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; count[4]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; count[6]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.087  ; count[4]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.305      ;
; 1.094  ; count[17]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.311      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divided_clk'                                                                                                                                 ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; BCD_cascading_counter_4bit:counter4|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.404 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.624      ;
; 0.404 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.624      ;
; 0.570 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.790      ;
; 0.578 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.798      ;
; 0.580 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.800      ;
; 0.581 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.801      ;
; 0.584 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.804      ;
; 0.585 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.805      ;
; 0.588 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.808      ;
; 0.591 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.811      ;
; 0.595 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.815      ;
; 0.595 ; BCD_cascading_counter_4bit:counter4|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.815      ;
; 0.596 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.816      ;
; 0.598 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.818      ;
; 0.600 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.820      ;
; 0.621 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.841      ;
; 0.622 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.842      ;
; 0.627 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.847      ;
; 0.635 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.855      ;
; 0.686 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.906      ;
; 0.699 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.919      ;
; 0.773 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.993      ;
; 0.773 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.993      ;
; 0.774 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.994      ;
; 0.778 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 0.998      ;
; 0.803 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 1.023      ;
; 0.806 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 1.026      ;
; 0.841 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.060      ;
; 0.911 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 1.131      ;
; 0.945 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.164      ;
; 1.036 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.255      ;
; 1.041 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.260      ;
; 1.231 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 1.451      ;
; 1.240 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 1.460      ;
; 1.240 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.063      ; 1.460      ;
; 1.333 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 1.542      ;
; 1.387 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.606      ;
; 1.437 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 1.646      ;
; 1.458 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 1.676      ;
; 1.458 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.669      ;
; 1.491 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.710      ;
; 1.491 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.710      ;
; 1.491 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.710      ;
; 1.492 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.711      ;
; 1.528 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.053      ; 1.738      ;
; 1.532 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 1.741      ;
; 1.537 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 1.746      ;
; 1.551 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.762      ;
; 1.562 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 1.780      ;
; 1.581 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.800      ;
; 1.581 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.800      ;
; 1.581 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.800      ;
; 1.585 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.804      ;
; 1.586 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.805      ;
; 1.586 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.805      ;
; 1.586 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.805      ;
; 1.606 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.817      ;
; 1.629 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.840      ;
; 1.629 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.053      ; 1.839      ;
; 1.675 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.894      ;
; 1.680 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 1.899      ;
; 1.704 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 1.922      ;
; 1.709 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 1.927      ;
; 1.756 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.053      ; 1.966      ;
; 1.761 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.053      ; 1.971      ;
; 1.821 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 2.040      ;
; 1.821 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 2.040      ;
; 1.821 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 2.040      ;
; 1.826 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 2.044      ;
; 1.826 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 2.044      ;
; 1.826 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 2.044      ;
; 1.881 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 2.090      ;
; 1.881 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 2.090      ;
; 1.881 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 2.090      ;
; 1.922 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 2.141      ;
; 1.922 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 2.141      ;
; 1.922 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.062      ; 2.141      ;
; 1.930 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 2.148      ;
; 1.930 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 2.148      ;
; 1.930 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.061      ; 2.148      ;
; 1.985 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.052      ; 2.194      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[24]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[25]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divided_clk               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[13]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[15]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[18]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[19]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[20]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[21]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[22]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[23]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[24]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[25]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[0]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[10]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[11]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[12]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[14]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[16]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[17]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[1]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[2]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[3]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[4]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[5]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[6]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[7]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[8]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[9]                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[0]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[10]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[11]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[12]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[13]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[14]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[15]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[16]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[17]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[18]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[19]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[1]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[20]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[21]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[22]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[23]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[24]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[25]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[2]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[3]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[4]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[5]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[6]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[7]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[8]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[9]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk|clk           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[0]                  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[10]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[11]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[12]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[13]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[14]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[15]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[16]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[17]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[18]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[19]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[1]                  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[20]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[21]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[22]                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divided_clk'                                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[0]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[1]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[2]|clk                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[3]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[0]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[1]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[2]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[3]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[0]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[1]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[2]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[3]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[0]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[1]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[2]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[3]|clk                        ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0]                 ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk|q                                ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0]                 ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk                   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[0]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[1]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[2]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[3]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[0]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[1]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[2]|clk                        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[3]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[0]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[1]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[2]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[3]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[0]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[1]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[2]|clk                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[3]|clk                        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.417 ; 3.967 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -2.849 ; -3.343 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 9.339 ; 9.222 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 8.154 ; 8.145 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 8.281 ; 8.200 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 9.339 ; 9.222 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 8.092 ; 8.278 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 8.115 ; 8.081 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 7.727 ; 7.716 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 8.075 ; 8.100 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 7.834 ; 7.991 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 7.894 ; 7.953 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 7.971 ; 8.080 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 7.298 ; 7.176 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 7.298 ; 7.176 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 7.244 ; 7.172 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 6.714 ; 6.714 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 6.823 ; 6.691 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 6.798 ; 6.672 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 6.740 ; 6.689 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 6.739 ; 6.769 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 6.839 ; 6.802 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 6.839 ; 6.713 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 6.771 ; 6.748 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 6.750 ; 6.715 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 6.787 ; 6.691 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 6.795 ; 6.701 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 6.528 ; 6.447 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 6.708 ; 6.802 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 6.804 ; 6.829 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 6.658 ; 6.551 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 6.368 ; 6.459 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 6.360 ; 6.317 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 6.609 ; 6.517 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 6.642 ; 6.558 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 6.516 ; 6.438 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 6.804 ; 6.829 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 6.839 ; 6.868 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 6.549 ; 6.463 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 6.839 ; 6.762 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 6.587 ; 6.483 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 6.546 ; 6.466 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 6.744 ; 6.682 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 6.718 ; 6.645 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 6.797 ; 6.868 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 7.134 ; 7.227 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 7.548 ; 7.569 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 7.646 ; 7.619 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 8.768 ; 8.698 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 7.625 ; 7.710 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 7.528 ; 7.582 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 7.134 ; 7.227 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 7.524 ; 7.588 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 7.381 ; 7.456 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 7.416 ; 7.460 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 7.533 ; 7.600 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 5.754 ; 5.717 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 6.301 ; 6.209 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 6.295 ; 6.268 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 5.820 ; 5.748 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 5.832 ; 5.754 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 5.827 ; 5.756 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 5.793 ; 5.717 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 5.754 ; 5.827 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 5.873 ; 5.785 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 6.269 ; 6.196 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 6.249 ; 6.175 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 6.170 ; 6.188 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 6.173 ; 6.094 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 6.246 ; 6.103 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 5.873 ; 5.785 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 6.073 ; 6.096 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 5.792 ; 5.722 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 6.005 ; 5.909 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 5.868 ; 5.804 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 5.792 ; 5.722 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 5.960 ; 5.879 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 6.091 ; 5.924 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 5.886 ; 5.818 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 6.151 ; 6.219 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 6.140 ; 6.064 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 6.148 ; 6.072 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 6.458 ; 6.363 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 6.169 ; 6.092 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 6.140 ; 6.064 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 6.377 ; 6.259 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 6.321 ; 6.235 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 6.374 ; 6.466 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 328.73 MHz ; 250.0 MHz       ; clk         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 408.5 MHz  ; 408.5 MHz       ; divided_clk ;                                                               ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.042 ; -29.958       ;
; divided_clk ; -1.448 ; -13.604       ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.125 ; -0.125        ;
; divided_clk ; 0.311  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -30.000                   ;
; divided_clk ; -1.000 ; -16.000                   ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -2.042 ; count[11] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.984      ;
; -1.956 ; count[6]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.898      ;
; -1.954 ; count[7]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.896      ;
; -1.907 ; count[8]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.849      ;
; -1.889 ; count[10] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.831      ;
; -1.888 ; count[18] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.830      ;
; -1.886 ; count[21] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.828      ;
; -1.856 ; count[4]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.798      ;
; -1.852 ; count[2]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.794      ;
; -1.824 ; count[5]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.766      ;
; -1.806 ; count[24] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.748      ;
; -1.806 ; count[22] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.748      ;
; -1.805 ; count[23] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.747      ;
; -1.798 ; count[0]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.740      ;
; -1.790 ; count[14] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.054     ; 2.731      ;
; -1.779 ; count[17] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.054     ; 2.720      ;
; -1.742 ; count[20] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.684      ;
; -1.726 ; count[13] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.668      ;
; -1.700 ; count[16] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.054     ; 2.641      ;
; -1.676 ; count[15] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.618      ;
; -1.672 ; count[9]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.614      ;
; -1.670 ; count[1]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.612      ;
; -1.657 ; count[3]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.599      ;
; -1.651 ; count[11] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.592      ;
; -1.651 ; count[19] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.593      ;
; -1.620 ; count[1]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.562      ;
; -1.609 ; count[11] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.550      ;
; -1.609 ; count[11] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.550      ;
; -1.604 ; count[12] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.054     ; 2.545      ;
; -1.570 ; count[25] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.053     ; 2.512      ;
; -1.568 ; count[6]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.509      ;
; -1.554 ; count[0]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.496      ;
; -1.548 ; count[8]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.489      ;
; -1.534 ; count[18] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.475      ;
; -1.533 ; count[7]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.474      ;
; -1.526 ; count[6]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.467      ;
; -1.526 ; count[6]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.467      ;
; -1.524 ; count[21] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.465      ;
; -1.514 ; count[1]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.456      ;
; -1.509 ; count[3]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.451      ;
; -1.508 ; count[0]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.450      ;
; -1.506 ; count[1]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.447      ;
; -1.506 ; count[10] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.447      ;
; -1.506 ; count[8]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.447      ;
; -1.506 ; count[8]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.447      ;
; -1.505 ; count[11] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.447      ;
; -1.503 ; count[0]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.444      ;
; -1.495 ; count[7]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.436      ;
; -1.493 ; count[7]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.434      ;
; -1.492 ; count[18] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.433      ;
; -1.492 ; count[18] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.433      ;
; -1.488 ; count[1]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.429      ;
; -1.482 ; count[21] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.423      ;
; -1.482 ; count[21] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.423      ;
; -1.473 ; count[5]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; count[1]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.415      ;
; -1.468 ; count[4]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.409      ;
; -1.464 ; count[10] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count[10] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.455 ; count[24] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.396      ;
; -1.451 ; count[2]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.393      ;
; -1.449 ; count[22] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.390      ;
; -1.448 ; count[0]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.390      ;
; -1.440 ; count[0]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.381      ;
; -1.431 ; count[5]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.372      ;
; -1.431 ; count[5]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.372      ;
; -1.431 ; count[2]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.372      ;
; -1.430 ; count[23] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.371      ;
; -1.427 ; count[1]  ; count[14]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.369      ;
; -1.426 ; count[4]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.367      ;
; -1.426 ; count[4]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.367      ;
; -1.419 ; count[6]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.361      ;
; -1.417 ; count[7]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.359      ;
; -1.414 ; count[5]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.356      ;
; -1.413 ; count[24] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.354      ;
; -1.413 ; count[24] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.354      ;
; -1.407 ; count[22] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.348      ;
; -1.407 ; count[22] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.348      ;
; -1.406 ; count[1]  ; count[22]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.347      ;
; -1.403 ; count[0]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.344      ;
; -1.403 ; count[3]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.345      ;
; -1.399 ; count[0]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.340      ;
; -1.398 ; count[2]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.340      ;
; -1.395 ; count[3]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.336      ;
; -1.394 ; count[1]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.335      ;
; -1.393 ; count[2]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.334      ;
; -1.393 ; count[8]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.335      ;
; -1.393 ; count[2]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.334      ;
; -1.391 ; count[20] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.332      ;
; -1.391 ; count[2]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.332      ;
; -1.388 ; count[23] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.329      ;
; -1.388 ; count[23] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.329      ;
; -1.388 ; count[1]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.329      ;
; -1.379 ; count[18] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.321      ;
; -1.377 ; count[3]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.318      ;
; -1.369 ; count[14] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.309      ;
; -1.369 ; count[21] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.311      ;
; -1.362 ; count[3]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.304      ;
; -1.361 ; count[0]  ; count[14]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.303      ;
; -1.360 ; count[13] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.301      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divided_clk'                                                                                                                                  ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.448 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.379      ;
; -1.448 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.379      ;
; -1.448 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.379      ;
; -1.440 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.371      ;
; -1.440 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.371      ;
; -1.440 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.371      ;
; -1.359 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.290      ;
; -1.359 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.290      ;
; -1.359 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.290      ;
; -1.331 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.262      ;
; -1.331 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.262      ;
; -1.331 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.262      ;
; -1.259 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.190      ;
; -1.259 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.190      ;
; -1.259 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.190      ;
; -1.224 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 2.163      ;
; -1.224 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 2.163      ;
; -1.224 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 2.163      ;
; -1.216 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 2.155      ;
; -1.216 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 2.155      ;
; -1.216 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 2.155      ;
; -1.203 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.132      ;
; -1.203 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.132      ;
; -1.203 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.132      ;
; -1.198 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.127      ;
; -1.198 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.127      ;
; -1.198 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.127      ;
; -1.188 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.119      ;
; -1.188 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.119      ;
; -1.188 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.119      ;
; -1.168 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.099      ;
; -1.168 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.099      ;
; -1.168 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.099      ;
; -1.158 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 2.095      ;
; -1.158 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 2.095      ;
; -1.158 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 2.095      ;
; -1.153 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 2.090      ;
; -1.153 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 2.090      ;
; -1.153 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 2.090      ;
; -1.106 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.037      ;
; -1.106 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.037      ;
; -1.106 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 2.037      ;
; -1.091 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.020      ;
; -1.091 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.020      ;
; -1.091 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 2.020      ;
; -1.059 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.990      ;
; -1.051 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.982      ;
; -1.043 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.980      ;
; -1.043 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.980      ;
; -1.043 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.980      ;
; -1.038 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.977      ;
; -1.030 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.969      ;
; -1.012 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.951      ;
; -1.012 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.951      ;
; -1.012 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.951      ;
; -0.970 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.901      ;
; -0.963 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.892      ;
; -0.963 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.892      ;
; -0.963 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.892      ;
; -0.962 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.899      ;
; -0.957 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.894      ;
; -0.942 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.873      ;
; -0.921 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.860      ;
; -0.921 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.860      ;
; -0.921 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.860      ;
; -0.915 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.852      ;
; -0.915 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.852      ;
; -0.915 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.852      ;
; -0.860 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.791      ;
; -0.857 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.794      ;
; -0.816 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.755      ;
; -0.804 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.733      ;
; -0.799 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.728      ;
; -0.789 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.720      ;
; -0.769 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.700      ;
; -0.730 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.668      ;
; -0.730 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.668      ;
; -0.730 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.668      ;
; -0.729 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.058     ; 1.666      ;
; -0.725 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.664      ;
; -0.725 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.663      ;
; -0.725 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.663      ;
; -0.725 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.663      ;
; -0.707 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.064     ; 1.638      ;
; -0.702 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.631      ;
; -0.636 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.574      ;
; -0.636 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.574      ;
; -0.636 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.574      ;
; -0.574 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.066     ; 1.503      ;
; -0.525 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.055     ; 1.465      ;
; -0.509 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.448      ;
; -0.508 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.446      ;
; -0.508 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.446      ;
; -0.508 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.446      ;
; -0.500 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.055     ; 1.440      ;
; -0.331 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.269      ;
; -0.326 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.264      ;
; -0.243 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.057     ; 1.181      ;
; -0.200 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.139      ;
; -0.185 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.056     ; 1.124      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                         ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; divided_clk ; divided_clk ; divided_clk  ; clk         ; 0.000        ; 2.134      ; 2.363      ;
; 0.315  ; divided_clk ; divided_clk ; divided_clk  ; clk         ; -0.500       ; 2.134      ; 2.303      ;
; 0.337  ; count[25]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.535      ;
; 0.501  ; count[3]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502  ; count[19]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; count[18]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; count[5]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; count[2]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504  ; count[24]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; count[21]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.506  ; count[22]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.507  ; count[20]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.512  ; count[10]   ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; count[13]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; count[8]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; count[11]   ; count[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; count[9]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; count[1]    ; count[1]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.516  ; count[23]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; count[6]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.527  ; count[0]    ; count[0]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.746  ; count[19]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.748  ; count[5]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.749  ; count[21]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.752  ; count[2]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.752  ; count[18]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753  ; count[24]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.755  ; count[22]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.756  ; count[20]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.759  ; count[1]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; count[9]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; count[18]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.761  ; count[23]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; count[7]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; count[10]   ; count[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; count[0]    ; count[1]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; count[8]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; count[22]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; count[20]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.766  ; count[4]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.768  ; count[0]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.966      ;
; 0.769  ; count[8]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.773  ; count[4]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; count[6]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.834  ; count[3]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.032      ;
; 0.835  ; count[19]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.033      ;
; 0.838  ; count[21]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.841  ; count[3]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.039      ;
; 0.842  ; count[19]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.040      ;
; 0.844  ; count[5]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.845  ; count[21]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.848  ; count[11]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; count[1]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; count[9]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; count[2]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; count[18]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.850  ; count[23]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; count[7]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.851  ; count[22]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.049      ;
; 0.852  ; count[20]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.050      ;
; 0.853  ; count[15]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.855  ; count[2]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.855  ; count[18]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.857  ; count[7]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.857  ; count[10]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.857  ; count[0]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.858  ; count[8]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.056      ;
; 0.859  ; count[20]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.057      ;
; 0.862  ; count[6]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.060      ;
; 0.869  ; count[4]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.067      ;
; 0.869  ; count[6]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.067      ;
; 0.874  ; count[15]   ; count[15]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.072      ;
; 0.879  ; count[4]    ; count[4]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.077      ;
; 0.892  ; count[17]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.089      ;
; 0.931  ; count[19]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.129      ;
; 0.933  ; count[5]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.131      ;
; 0.934  ; count[21]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.132      ;
; 0.937  ; count[3]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.135      ;
; 0.938  ; count[19]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.136      ;
; 0.940  ; count[5]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.138      ;
; 0.942  ; count[15]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.140      ;
; 0.942  ; count[16]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.139      ;
; 0.944  ; count[1]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.142      ;
; 0.944  ; count[9]    ; count[13]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.142      ;
; 0.944  ; count[18]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.142      ;
; 0.946  ; count[7]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.144      ;
; 0.948  ; count[20]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.146      ;
; 0.949  ; count[15]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.147      ;
; 0.950  ; count[13]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.148      ;
; 0.951  ; count[1]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.149      ;
; 0.951  ; count[2]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.149      ;
; 0.951  ; count[18]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.149      ;
; 0.953  ; count[0]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.151      ;
; 0.954  ; count[8]    ; count[13]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.152      ;
; 0.958  ; count[4]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.156      ;
; 0.958  ; count[6]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.156      ;
; 0.960  ; count[0]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.158      ;
; 0.965  ; count[4]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.163      ;
; 0.977  ; count[7]    ; count[7]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.175      ;
; 0.979  ; count[17]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.176      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divided_clk'                                                                                                                                  ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; BCD_cascading_counter_4bit:counter4|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.360 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.559      ;
; 0.360 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.559      ;
; 0.513 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.713      ;
; 0.520 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.720      ;
; 0.528 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.728      ;
; 0.529 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.728      ;
; 0.532 ; BCD_cascading_counter_4bit:counter4|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.733      ;
; 0.534 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.733      ;
; 0.542 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.742      ;
; 0.543 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.743      ;
; 0.544 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.744      ;
; 0.551 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.751      ;
; 0.557 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.757      ;
; 0.580 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.780      ;
; 0.612 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.811      ;
; 0.614 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.814      ;
; 0.706 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.905      ;
; 0.709 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.909      ;
; 0.710 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.910      ;
; 0.716 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 0.915      ;
; 0.720 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.920      ;
; 0.738 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 0.938      ;
; 0.770 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.833 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 1.033      ;
; 0.863 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.061      ;
; 0.928 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.126      ;
; 0.933 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.131      ;
; 1.120 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.056      ; 1.320      ;
; 1.136 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.335      ;
; 1.137 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.336      ;
; 1.224 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.413      ;
; 1.270 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.468      ;
; 1.270 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.468      ;
; 1.270 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.468      ;
; 1.301 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.047      ; 1.492      ;
; 1.317 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.506      ;
; 1.343 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.541      ;
; 1.347 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.546      ;
; 1.363 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.561      ;
; 1.363 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.561      ;
; 1.363 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.561      ;
; 1.366 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.046      ; 1.556      ;
; 1.370 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.559      ;
; 1.375 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.564      ;
; 1.392 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.047      ; 1.583      ;
; 1.428 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.626      ;
; 1.428 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.626      ;
; 1.428 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.626      ;
; 1.433 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.631      ;
; 1.433 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.631      ;
; 1.433 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.631      ;
; 1.436 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.634      ;
; 1.437 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.636      ;
; 1.448 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.047      ; 1.639      ;
; 1.456 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.046      ; 1.646      ;
; 1.460 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.047      ; 1.651      ;
; 1.518 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.717      ;
; 1.518 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.717      ;
; 1.521 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.719      ;
; 1.526 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.724      ;
; 1.593 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.046      ; 1.783      ;
; 1.593 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.046      ; 1.783      ;
; 1.645 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.844      ;
; 1.645 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.844      ;
; 1.645 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.844      ;
; 1.680 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.878      ;
; 1.680 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.878      ;
; 1.680 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.878      ;
; 1.724 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.913      ;
; 1.724 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.913      ;
; 1.724 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.045      ; 1.913      ;
; 1.735 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.934      ;
; 1.735 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.934      ;
; 1.735 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.055      ; 1.934      ;
; 1.773 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.971      ;
; 1.773 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.971      ;
; 1.773 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.054      ; 1.971      ;
; 1.796 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.047      ; 1.987      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[24]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[25]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divided_clk               ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[13]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[15]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[18]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[19]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[20]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[21]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[22]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[23]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[24]                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[25]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[0]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[10]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[11]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[12]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[14]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[16]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[17]                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[1]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[2]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[3]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[4]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[5]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[6]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[7]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[8]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[9]                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[13]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[15]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[18]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[19]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[20]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[21]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[22]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[23]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[24]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[25]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[10]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[11]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[12]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[14]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[16]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[17]|clk             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[1]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[2]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[3]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[4]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[5]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[6]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[7]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[8]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[9]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[0]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[10]                 ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[11]                 ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[12]                 ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[14]                 ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[16]                 ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[17]                 ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[1]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[2]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[3]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[4]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[5]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[6]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[7]                  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[8]                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divided_clk'                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0]                 ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk                   ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[0]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[1]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[2]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[3]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[0]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[1]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[2]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[3]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[0]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[1]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[2]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[3]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[0]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[1]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[2]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk|q                                ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[0]|clk                        ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[1]|clk                        ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[2]|clk                        ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[3]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[0]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[1]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[2]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[3]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[0]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[1]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[2]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[3]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[0]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[1]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[2]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[3]|clk                        ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0]                 ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.005 ; 3.424 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -2.516 ; -2.902 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 8.748 ; 8.641 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 7.581 ; 7.532 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 7.618 ; 7.608 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 8.748 ; 8.641 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 7.590 ; 7.644 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 7.551 ; 7.473 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 7.180 ; 7.141 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 7.530 ; 7.472 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 7.347 ; 7.395 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 7.379 ; 7.348 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 7.491 ; 7.463 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 6.783 ; 6.645 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 6.783 ; 6.645 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 6.731 ; 6.628 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 6.275 ; 6.216 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 6.341 ; 6.226 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 6.310 ; 6.215 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 6.264 ; 6.194 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 6.231 ; 6.282 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 6.349 ; 6.340 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 6.349 ; 6.260 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 6.292 ; 6.248 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 6.281 ; 6.226 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 6.313 ; 6.224 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 6.320 ; 6.229 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 6.078 ; 5.981 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 6.215 ; 6.340 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 6.315 ; 6.377 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 6.214 ; 6.098 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 5.970 ; 6.010 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 5.940 ; 5.877 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 6.169 ; 6.053 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 6.201 ; 6.094 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 6.083 ; 5.997 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 6.315 ; 6.377 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 6.375 ; 6.395 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 6.112 ; 6.010 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 6.375 ; 6.277 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 6.140 ; 6.032 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 6.111 ; 6.008 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 6.300 ; 6.190 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 6.256 ; 6.165 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 6.314 ; 6.395 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 6.711 ; 6.700 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 7.101 ; 7.065 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 7.112 ; 7.150 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 8.280 ; 8.181 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 7.164 ; 7.146 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 7.090 ; 7.036 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 6.711 ; 6.700 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 7.078 ; 7.022 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 6.939 ; 6.924 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 6.996 ; 6.916 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 7.092 ; 7.042 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 5.391 ; 5.357 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 5.930 ; 5.803 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 5.922 ; 5.835 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 5.474 ; 5.386 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 5.492 ; 5.393 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 5.482 ; 5.393 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 5.451 ; 5.357 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 5.391 ; 5.481 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 5.507 ; 5.411 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 5.892 ; 5.802 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 5.877 ; 5.785 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 5.801 ; 5.745 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 5.806 ; 5.710 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 5.822 ; 5.718 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 5.507 ; 5.411 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 5.673 ; 5.722 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 5.431 ; 5.341 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 5.628 ; 5.521 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 5.500 ; 5.422 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 5.431 ; 5.341 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 5.586 ; 5.479 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 5.705 ; 5.525 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 5.519 ; 5.439 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 5.728 ; 5.828 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 5.765 ; 5.672 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 5.765 ; 5.672 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 6.054 ; 5.929 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 5.788 ; 5.693 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 5.765 ; 5.672 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 5.966 ; 5.834 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 5.930 ; 5.815 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 5.946 ; 6.064 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.881 ; -10.107       ;
; divided_clk ; -0.540 ; -3.488        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.195 ; -0.195        ;
; divided_clk ; 0.186  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -31.485                   ;
; divided_clk ; -1.000 ; -16.000                   ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.881 ; count[7]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.834      ;
; -0.867 ; count[11] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.820      ;
; -0.845 ; count[6]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.798      ;
; -0.824 ; count[8]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.777      ;
; -0.821 ; count[2]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.774      ;
; -0.808 ; count[18] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.760      ;
; -0.808 ; count[21] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.760      ;
; -0.799 ; count[4]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.752      ;
; -0.792 ; count[10] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.745      ;
; -0.787 ; count[5]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.740      ;
; -0.771 ; count[0]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.724      ;
; -0.757 ; count[14] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.709      ;
; -0.751 ; count[17] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.703      ;
; -0.747 ; count[24] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.699      ;
; -0.747 ; count[22] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.699      ;
; -0.737 ; count[23] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.689      ;
; -0.721 ; count[20] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.673      ;
; -0.698 ; count[3]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.651      ;
; -0.696 ; count[1]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.649      ;
; -0.689 ; count[16] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.641      ;
; -0.685 ; count[15] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.637      ;
; -0.680 ; count[13] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.632      ;
; -0.679 ; count[9]  ; divided_clk ; clk          ; clk         ; 1.000        ; -0.034     ; 1.632      ;
; -0.676 ; count[1]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.629      ;
; -0.664 ; count[19] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.616      ;
; -0.633 ; count[1]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.586      ;
; -0.631 ; count[12] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.583      ;
; -0.629 ; count[1]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.582      ;
; -0.628 ; count[0]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.581      ;
; -0.623 ; count[7]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.576      ;
; -0.620 ; count[0]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.573      ;
; -0.617 ; count[11] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.570      ;
; -0.612 ; count[7]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.564      ;
; -0.611 ; count[7]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.563      ;
; -0.606 ; count[1]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.559      ;
; -0.602 ; count[25] ; divided_clk ; clk          ; clk         ; 1.000        ; -0.035     ; 1.554      ;
; -0.600 ; count[3]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.553      ;
; -0.598 ; count[11] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.550      ;
; -0.598 ; count[11] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.550      ;
; -0.593 ; count[0]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.546      ;
; -0.591 ; count[1]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.544      ;
; -0.587 ; count[6]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.540      ;
; -0.581 ; count[0]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.534      ;
; -0.576 ; count[6]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.528      ;
; -0.575 ; count[6]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.527      ;
; -0.566 ; count[8]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.519      ;
; -0.565 ; count[1]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.518      ;
; -0.563 ; count[2]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.516      ;
; -0.561 ; count[1]  ; count[22]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.514      ;
; -0.557 ; count[2]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.510      ;
; -0.557 ; count[3]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.510      ;
; -0.555 ; count[8]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.554 ; count[8]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.553 ; count[3]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.506      ;
; -0.552 ; count[2]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; count[0]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.505      ;
; -0.551 ; count[2]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.503      ;
; -0.550 ; count[18] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.502      ;
; -0.550 ; count[21] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.502      ;
; -0.547 ; count[11] ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.500      ;
; -0.546 ; count[7]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.499      ;
; -0.546 ; count[2]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.499      ;
; -0.544 ; count[1]  ; count[14]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.497      ;
; -0.543 ; count[0]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.496      ;
; -0.542 ; count[10] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.495      ;
; -0.541 ; count[4]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.494      ;
; -0.540 ; count[1]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.493      ;
; -0.539 ; count[18] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.539 ; count[21] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.538 ; count[18] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; count[21] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.535 ; count[5]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.488      ;
; -0.530 ; count[3]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.483      ;
; -0.530 ; count[4]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.529 ; count[5]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.482      ;
; -0.529 ; count[4]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.481      ;
; -0.527 ; count[0]  ; count[15]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.523 ; count[10] ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.475      ;
; -0.523 ; count[10] ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.475      ;
; -0.519 ; count[2]  ; count[17]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.472      ;
; -0.518 ; count[5]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.470      ;
; -0.517 ; count[5]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.469      ;
; -0.515 ; count[3]  ; count[12]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.468      ;
; -0.513 ; count[0]  ; count[22]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.466      ;
; -0.510 ; count[2]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.463      ;
; -0.510 ; count[6]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.463      ;
; -0.502 ; count[0]  ; count[7]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.454      ;
; -0.501 ; count[0]  ; count[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.453      ;
; -0.499 ; count[14] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.451      ;
; -0.497 ; count[1]  ; count[21]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.450      ;
; -0.496 ; count[0]  ; count[14]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.449      ;
; -0.494 ; count[4]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.447      ;
; -0.493 ; count[1]  ; count[20]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.446      ;
; -0.493 ; count[17] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.445      ;
; -0.492 ; count[5]  ; count[25]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.445      ;
; -0.489 ; count[24] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.441      ;
; -0.489 ; count[3]  ; count[23]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.442      ;
; -0.489 ; count[8]  ; count[16]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.442      ;
; -0.489 ; count[22] ; count[15]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.441      ;
; -0.488 ; count[5]  ; count[24]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.441      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divided_clk'                                                                                                                                  ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.540 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.483      ;
; -0.540 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.483      ;
; -0.540 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.483      ;
; -0.538 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.481      ;
; -0.538 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.481      ;
; -0.538 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.481      ;
; -0.491 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.435      ;
; -0.491 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.435      ;
; -0.491 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.435      ;
; -0.478 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.422      ;
; -0.478 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.422      ;
; -0.478 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.422      ;
; -0.379 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.328      ;
; -0.379 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.328      ;
; -0.379 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.328      ;
; -0.377 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.326      ;
; -0.377 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.326      ;
; -0.372 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.315      ;
; -0.372 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.315      ;
; -0.372 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.315      ;
; -0.332 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.276      ;
; -0.332 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.276      ;
; -0.332 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.276      ;
; -0.321 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.264      ;
; -0.321 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.264      ;
; -0.321 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.264      ;
; -0.318 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.261      ;
; -0.318 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.261      ;
; -0.318 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.261      ;
; -0.316 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.259      ;
; -0.316 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.259      ;
; -0.316 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.259      ;
; -0.310 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.253      ;
; -0.310 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.253      ;
; -0.310 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.253      ;
; -0.306 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.249      ;
; -0.304 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.247      ;
; -0.286 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.235      ;
; -0.286 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.235      ;
; -0.286 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.235      ;
; -0.281 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.225      ;
; -0.281 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.225      ;
; -0.281 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.225      ;
; -0.278 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.227      ;
; -0.276 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.225      ;
; -0.267 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.216      ;
; -0.267 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.216      ;
; -0.267 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.216      ;
; -0.257 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.201      ;
; -0.244 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.188      ;
; -0.237 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.180      ;
; -0.237 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.180      ;
; -0.237 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.180      ;
; -0.211 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.160      ;
; -0.211 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.160      ;
; -0.211 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.160      ;
; -0.194 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.143      ;
; -0.194 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.143      ;
; -0.194 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.143      ;
; -0.177 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.126      ;
; -0.174 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.123      ;
; -0.166 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.115      ;
; -0.155 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.104      ;
; -0.155 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.104      ;
; -0.155 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.104      ;
; -0.138 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.081      ;
; -0.110 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.059      ;
; -0.097 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.041      ;
; -0.093 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.042      ;
; -0.086 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.029      ;
; -0.084 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.027      ;
; -0.082 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.025      ;
; -0.076 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 1.019      ;
; -0.054 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.038     ; 1.003      ;
; -0.049 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.999      ;
; -0.049 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.999      ;
; -0.049 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.999      ;
; -0.047 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 0.991      ;
; -0.041 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.991      ;
; -0.008 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.958      ;
; -0.003 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.044     ; 0.946      ;
; 0.010  ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.940      ;
; 0.014  ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.936      ;
; 0.029  ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.921      ;
; 0.065  ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.885      ;
; 0.065  ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.885      ;
; 0.065  ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.885      ;
; 0.186  ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.764      ;
; 0.194  ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.756      ;
; 0.228  ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.722      ;
; 0.236  ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.714      ;
; 0.240  ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.037     ; 0.710      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                         ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.195 ; divided_clk ; divided_clk ; divided_clk  ; clk         ; 0.000        ; 1.338      ; 1.362      ;
; 0.198  ; count[25]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.298  ; count[19]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; count[3]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; count[5]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; count[18]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; count[2]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; count[24]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; count[21]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; count[20]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302  ; count[22]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.306  ; count[10]   ; count[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; count[11]   ; count[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; count[13]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; count[9]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; count[8]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; count[1]    ; count[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; count[23]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; count[6]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.315  ; count[0]    ; count[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.434      ;
; 0.416  ; divided_clk ; divided_clk ; divided_clk  ; clk         ; -0.500       ; 1.338      ; 1.473      ;
; 0.447  ; count[19]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; count[5]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.450  ; count[21]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.456  ; count[1]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; count[9]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; count[23]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; count[18]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; count[2]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; count[7]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; count[24]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; count[20]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; count[22]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; count[18]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; count[20]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; count[22]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.464  ; count[10]   ; count[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; count[0]    ; count[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; count[8]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.467  ; count[4]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; count[0]    ; count[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; count[8]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; count[6]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; count[4]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.510  ; count[19]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.510  ; count[3]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.513  ; count[21]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.513  ; count[19]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.513  ; count[3]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514  ; count[5]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.516  ; count[21]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.635      ;
; 0.517  ; count[11]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.519  ; count[1]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; count[9]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; count[23]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; count[4]    ; count[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; count[7]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.523  ; count[15]   ; count[15]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; count[17]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524  ; count[7]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524  ; count[18]   ; count[21]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524  ; count[2]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524  ; count[15]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525  ; count[20]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526  ; count[22]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527  ; count[18]   ; count[22]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527  ; count[2]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528  ; count[20]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.529  ; count[10]   ; count[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530  ; count[0]    ; count[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.531  ; count[8]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.532  ; count[6]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.535  ; count[6]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.536  ; count[4]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.553  ; count[16]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.672      ;
; 0.576  ; count[19]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.695      ;
; 0.577  ; count[5]    ; count[9]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.696      ;
; 0.579  ; count[21]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.698      ;
; 0.579  ; count[19]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.698      ;
; 0.579  ; count[3]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.698      ;
; 0.580  ; count[5]    ; count[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.699      ;
; 0.584  ; count[9]    ; count[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; count[7]    ; count[7]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; count[1]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.704      ;
; 0.586  ; count[17]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.587  ; count[13]   ; count[18]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.587  ; count[7]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.587  ; count[15]   ; count[19]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.588  ; count[1]    ; count[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.707      ;
; 0.589  ; count[17]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.590  ; count[17]   ; count[17]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.590  ; count[18]   ; count[23]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.590  ; count[15]   ; count[20]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.591  ; count[20]   ; count[25]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.593  ; count[18]   ; count[24]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.593  ; count[2]    ; count[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.596  ; count[8]    ; count[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.596  ; count[0]    ; count[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.715      ;
; 0.598  ; count[6]    ; count[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.717      ;
; 0.599  ; count[14]   ; count[14]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.718      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divided_clk'                                                                                                                                  ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; BCD_cascading_counter_4bit:counter4|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.213 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.334      ;
; 0.296 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.417      ;
; 0.303 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.309 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; BCD_cascading_counter_4bit:counter4|count[1] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; BCD_cascading_counter_4bit:counter4|count[2] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.313 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; BCD_cascading_counter_4bit:counter4|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.435      ;
; 0.316 ; BCD_cascading_counter_4bit:counter4|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.442      ;
; 0.332 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.453      ;
; 0.333 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.454      ;
; 0.340 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.461      ;
; 0.345 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.466      ;
; 0.373 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.494      ;
; 0.376 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.497      ;
; 0.401 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.522      ;
; 0.401 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.522      ;
; 0.412 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.533      ;
; 0.416 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.537      ;
; 0.426 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter1|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.547      ;
; 0.438 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.559      ;
; 0.440 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.561      ;
; 0.479 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.600      ;
; 0.497 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.618      ;
; 0.570 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.691      ;
; 0.573 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.694      ;
; 0.645 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.766      ;
; 0.646 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter2|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.767      ;
; 0.652 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter1|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.773      ;
; 0.699 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 0.813      ;
; 0.738 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.859      ;
; 0.738 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.859      ;
; 0.738 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.859      ;
; 0.758 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 0.872      ;
; 0.764 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 0.884      ;
; 0.796 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 0.916      ;
; 0.797 ; BCD_cascading_counter_4bit:counter3|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.031      ; 0.912      ;
; 0.797 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.918      ;
; 0.797 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.918      ;
; 0.797 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.918      ;
; 0.823 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 0.943      ;
; 0.832 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 0.946      ;
; 0.843 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 0.963      ;
; 0.854 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 0.968      ;
; 0.858 ; BCD_cascading_counter_4bit:counter3|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.031      ; 0.973      ;
; 0.862 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 0.976      ;
; 0.866 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.987      ;
; 0.866 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.987      ;
; 0.866 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.987      ;
; 0.868 ; BCD_cascading_counter_4bit:counter3|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.031      ; 0.983      ;
; 0.869 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.990      ;
; 0.869 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.990      ;
; 0.869 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter2|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.037      ; 0.990      ;
; 0.879 ; BCD_cascading_counter_4bit:counter3|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.031      ; 0.994      ;
; 0.879 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 0.993      ;
; 0.902 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.022      ;
; 0.903 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.023      ;
; 0.919 ; BCD_cascading_counter_4bit:counter1|count[2] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.039      ;
; 0.927 ; BCD_cascading_counter_4bit:counter1|count[1] ; BCD_cascading_counter_4bit:counter3|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.047      ;
; 0.938 ; BCD_cascading_counter_4bit:counter2|count[3] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 1.052      ;
; 0.939 ; BCD_cascading_counter_4bit:counter2|count[0] ; BCD_cascading_counter_4bit:counter4|count[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 1.053      ;
; 0.965 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.085      ;
; 0.965 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.085      ;
; 0.965 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.085      ;
; 0.997 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.117      ;
; 0.997 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.117      ;
; 0.997 ; BCD_cascading_counter_4bit:counter2|count[2] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.117      ;
; 0.999 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 1.113      ;
; 0.999 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 1.113      ;
; 0.999 ; BCD_cascading_counter_4bit:counter1|count[3] ; BCD_cascading_counter_4bit:counter4|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 1.113      ;
; 1.024 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.144      ;
; 1.024 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.144      ;
; 1.024 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.144      ;
; 1.044 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.164      ;
; 1.044 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.164      ;
; 1.044 ; BCD_cascading_counter_4bit:counter2|count[1] ; BCD_cascading_counter_4bit:counter3|count[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.036      ; 1.164      ;
; 1.058 ; BCD_cascading_counter_4bit:counter1|count[0] ; BCD_cascading_counter_4bit:counter4|count[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.030      ; 1.172      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[24]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[25]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divided_clk               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[0]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[10]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[11]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[12]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[13]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[14]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[15]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[16]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[17]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[18]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[19]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[1]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[20]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[21]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[22]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[23]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[24]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[25]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[2]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[3]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[4]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[5]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[6]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[7]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[8]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; count[9]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[0]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[10]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[11]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[12]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[14]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[16]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[17]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[1]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[2]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[3]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[4]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[5]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[7]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[8]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[9]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[13]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[15]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[18]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[19]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[20]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[21]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[22]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[23]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[24]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[25]|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[13]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[15]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[18]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[19]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[20]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[21]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[22]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[23]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[24]                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[25]                 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[0]                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[10]                 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; count[11]                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divided_clk'                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[0] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[1] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[2] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter1|count[3] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[0] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[1] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[2] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter2|count[3] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[0] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[1] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[2] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter3|count[3] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[0] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[1] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[2] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; BCD_cascading_counter_4bit:counter4|count[3] ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[0]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[1]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[2]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter1|count[3]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[0]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[1]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[2]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter4|count[3]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[0]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[1]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[2]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter2|count[3]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[0]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[1]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[2]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; counter3|count[3]|clk                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0]                 ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk|q                                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0]                 ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[0]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[1]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[2]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter1|count[3]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[0]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[1]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[2]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter2|count[3]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[0]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[1]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[2]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter3|count[3]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[0]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[1]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[2]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; counter4|count[3]|clk                        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.956 ; 2.635 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.610 ; -2.254 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 5.812 ; 5.612 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 4.855 ; 4.913 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 4.994 ; 4.892 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 5.812 ; 5.612 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 4.848 ; 5.020 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 4.845 ; 4.901 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 4.655 ; 4.673 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 4.800 ; 4.890 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 4.625 ; 4.843 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 4.717 ; 4.817 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 4.693 ; 4.903 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 4.241 ; 4.260 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 4.241 ; 4.260 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 4.210 ; 4.259 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 3.878 ; 3.971 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 3.992 ; 3.962 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 3.975 ; 3.899 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 3.942 ; 3.955 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 3.983 ; 3.954 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 4.017 ; 4.009 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 4.017 ; 3.994 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 3.979 ; 4.009 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 3.968 ; 3.992 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 3.995 ; 3.980 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 4.000 ; 3.986 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 3.818 ; 3.825 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 3.988 ; 3.967 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 4.036 ; 3.978 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 3.884 ; 3.892 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 3.727 ; 3.850 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 3.731 ; 3.755 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 3.858 ; 3.860 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 3.884 ; 3.896 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 3.840 ; 3.840 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 4.036 ; 3.978 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 4.034 ; 4.024 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 3.848 ; 3.852 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 3.987 ; 4.024 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 3.866 ; 3.863 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 3.847 ; 3.849 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 3.951 ; 3.972 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 3.941 ; 3.956 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 4.034 ; 4.018 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 4.235 ; 4.390 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 4.442 ; 4.520 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 4.566 ; 4.486 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 5.418 ; 5.293 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 4.506 ; 4.679 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 4.438 ; 4.618 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 4.235 ; 4.390 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 4.414 ; 4.600 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 4.365 ; 4.542 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 4.378 ; 4.526 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 4.448 ; 4.635 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 3.369 ; 3.379 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 3.646 ; 3.689 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 3.646 ; 3.744 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 3.389 ; 3.402 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 3.395 ; 3.405 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 3.397 ; 3.408 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 3.369 ; 3.379 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 3.404 ; 3.392 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 3.427 ; 3.426 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 3.644 ; 3.656 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 3.634 ; 3.644 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 3.592 ; 3.645 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 3.598 ; 3.602 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 3.647 ; 3.608 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 3.427 ; 3.426 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 3.595 ; 3.552 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 3.391 ; 3.400 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 3.498 ; 3.518 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 3.445 ; 3.461 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 3.391 ; 3.400 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 3.473 ; 3.488 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 3.558 ; 3.527 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 3.463 ; 3.476 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 3.658 ; 3.620 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 3.573 ; 3.579 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 3.577 ; 3.583 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 3.725 ; 3.746 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 3.586 ; 3.593 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 3.573 ; 3.579 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 3.726 ; 3.694 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 3.663 ; 3.680 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 3.756 ; 3.738 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.383  ; -0.195 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.383  ; -0.195 ; N/A      ; N/A     ; -3.000              ;
;  divided_clk     ; -1.725  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS  ; -54.084 ; -0.195 ; 0.0      ; 0.0     ; -47.485             ;
;  clk             ; -37.210 ; -0.195 ; N/A      ; N/A     ; -31.485             ;
;  divided_clk     ; -16.874 ; 0.000  ; N/A      ; N/A     ; -16.000             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.417 ; 3.967 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.610 ; -2.254 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 9.339 ; 9.222 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 8.154 ; 8.145 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 8.281 ; 8.200 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 9.339 ; 9.222 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 8.092 ; 8.278 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 8.115 ; 8.081 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 7.727 ; 7.716 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 8.075 ; 8.100 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 7.834 ; 7.991 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 7.894 ; 7.953 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 7.971 ; 8.080 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 7.298 ; 7.176 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 7.298 ; 7.176 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 7.244 ; 7.172 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 6.714 ; 6.714 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 6.823 ; 6.691 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 6.798 ; 6.672 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 6.740 ; 6.689 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 6.739 ; 6.769 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 6.839 ; 6.802 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 6.839 ; 6.713 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 6.771 ; 6.748 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 6.750 ; 6.715 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 6.787 ; 6.691 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 6.795 ; 6.701 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 6.528 ; 6.447 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 6.708 ; 6.802 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 6.804 ; 6.829 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 6.658 ; 6.551 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 6.368 ; 6.459 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 6.360 ; 6.317 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 6.609 ; 6.517 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 6.642 ; 6.558 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 6.516 ; 6.438 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 6.804 ; 6.829 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 6.839 ; 6.868 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 6.549 ; 6.463 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 6.839 ; 6.762 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 6.587 ; 6.483 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 6.546 ; 6.466 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 6.744 ; 6.682 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 6.718 ; 6.645 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 6.797 ; 6.868 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; light[*]               ; divided_clk ; 4.235 ; 4.390 ; Rise       ; divided_clk     ;
;  light[0]              ; divided_clk ; 4.442 ; 4.520 ; Rise       ; divided_clk     ;
;  light[1]              ; divided_clk ; 4.566 ; 4.486 ; Rise       ; divided_clk     ;
;  light[2]              ; divided_clk ; 5.418 ; 5.293 ; Rise       ; divided_clk     ;
;  light[3]              ; divided_clk ; 4.506 ; 4.679 ; Rise       ; divided_clk     ;
;  light[4]              ; divided_clk ; 4.438 ; 4.618 ; Rise       ; divided_clk     ;
;  light[5]              ; divided_clk ; 4.235 ; 4.390 ; Rise       ; divided_clk     ;
;  light[6]              ; divided_clk ; 4.414 ; 4.600 ; Rise       ; divided_clk     ;
;  light[7]              ; divided_clk ; 4.365 ; 4.542 ; Rise       ; divided_clk     ;
;  light[8]              ; divided_clk ; 4.378 ; 4.526 ; Rise       ; divided_clk     ;
;  light[9]              ; divided_clk ; 4.448 ; 4.635 ; Rise       ; divided_clk     ;
; seven_seg_decoded1[*]  ; divided_clk ; 3.369 ; 3.379 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[0] ; divided_clk ; 3.646 ; 3.689 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[1] ; divided_clk ; 3.646 ; 3.744 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[2] ; divided_clk ; 3.389 ; 3.402 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[3] ; divided_clk ; 3.395 ; 3.405 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[4] ; divided_clk ; 3.397 ; 3.408 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[5] ; divided_clk ; 3.369 ; 3.379 ; Rise       ; divided_clk     ;
;  seven_seg_decoded1[6] ; divided_clk ; 3.404 ; 3.392 ; Rise       ; divided_clk     ;
; seven_seg_decoded2[*]  ; divided_clk ; 3.427 ; 3.426 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[0] ; divided_clk ; 3.644 ; 3.656 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[1] ; divided_clk ; 3.634 ; 3.644 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[2] ; divided_clk ; 3.592 ; 3.645 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[3] ; divided_clk ; 3.598 ; 3.602 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[4] ; divided_clk ; 3.647 ; 3.608 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[5] ; divided_clk ; 3.427 ; 3.426 ; Rise       ; divided_clk     ;
;  seven_seg_decoded2[6] ; divided_clk ; 3.595 ; 3.552 ; Rise       ; divided_clk     ;
; seven_seg_decoded3[*]  ; divided_clk ; 3.391 ; 3.400 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[0] ; divided_clk ; 3.498 ; 3.518 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[1] ; divided_clk ; 3.445 ; 3.461 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[2] ; divided_clk ; 3.391 ; 3.400 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[3] ; divided_clk ; 3.473 ; 3.488 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[4] ; divided_clk ; 3.558 ; 3.527 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[5] ; divided_clk ; 3.463 ; 3.476 ; Rise       ; divided_clk     ;
;  seven_seg_decoded3[6] ; divided_clk ; 3.658 ; 3.620 ; Rise       ; divided_clk     ;
; seven_seg_decoded4[*]  ; divided_clk ; 3.573 ; 3.579 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[0] ; divided_clk ; 3.577 ; 3.583 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[1] ; divided_clk ; 3.725 ; 3.746 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[2] ; divided_clk ; 3.586 ; 3.593 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[3] ; divided_clk ; 3.573 ; 3.579 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[4] ; divided_clk ; 3.726 ; 3.694 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[5] ; divided_clk ; 3.663 ; 3.680 ; Rise       ; divided_clk     ;
;  seven_seg_decoded4[6] ; divided_clk ; 3.756 ; 3.738 ; Rise       ; divided_clk     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                   ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seven_seg_decoded1[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded1[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded2[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded3[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_seg_decoded4[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seven_seg_decoded1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; light[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; light[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; light[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seven_seg_decoded1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded1[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded2[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded3[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seven_seg_decoded4[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; light[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; light[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; light[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 559      ; 0        ; 0        ; 0        ;
; divided_clk ; clk         ; 1        ; 1        ; 0        ; 0        ;
; divided_clk ; divided_clk ; 144      ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 559      ; 0        ; 0        ; 0        ;
; divided_clk ; clk         ; 1        ; 1        ; 0        ; 0        ;
; divided_clk ; divided_clk ; 144      ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 152   ; 152  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Mon Nov 29 11:10:05 2021
Info: Command: quartus_sta clk_count_0000_to_9999 -c clk_count_0000_to_9999
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'clk_count_0000_to_9999.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divided_clk divided_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.383             -37.210 clk 
    Info (332119):    -1.725             -16.874 divided_clk 
Info (332146): Worst-case hold slack is -0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.144              -0.144 clk 
    Info (332119):     0.357               0.000 divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
    Info (332119):    -1.000             -16.000 divided_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.042             -29.958 clk 
    Info (332119):    -1.448             -13.604 divided_clk 
Info (332146): Worst-case hold slack is -0.125
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.125              -0.125 clk 
    Info (332119):     0.311               0.000 divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
    Info (332119):    -1.000             -16.000 divided_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.881             -10.107 clk 
    Info (332119):    -0.540              -3.488 divided_clk 
Info (332146): Worst-case hold slack is -0.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.195              -0.195 clk 
    Info (332119):     0.186               0.000 divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.485 clk 
    Info (332119):    -1.000             -16.000 divided_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4627 megabytes
    Info: Processing ended: Mon Nov 29 11:10:08 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


