{
    "testbench": [
        "testbench",
        "iAVhC",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ],
    "abs_difference": [
        "abs_difference",
        "yfJhQ",
        "module"
    ]
}