<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèº‚Äçüíª üßñüèª üìØ La correcci√≥n pol√≠tica penetra a Rusia a trav√©s de libros sobre dise√±o de chips en SystemVerilog para no principiantes üå∞ ü§µüèª üôÖüèª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Finalmente, se lanz√≥ un libro de texto sobre SystemVerilog en Rusia a un nivel superior al de los principiantes . El libro de texto describe las tecno...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>La correcci√≥n pol√≠tica penetra a Rusia a trav√©s de libros sobre dise√±o de chips en SystemVerilog para no principiantes</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/465969/">  Finalmente, se lanz√≥ un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">libro de texto sobre SystemVerilog</a> en Rusia <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">a un nivel superior al de los principiantes</a> .  El libro de texto describe las tecnolog√≠as y t√©cnicas que se solicitan para entrevistas en NVidia, Intel, AMD, Apple y otras compa√±√≠as electr√≥nicas: el uso de afirmaciones concurrentes y cobertura funcional, que ahora requieren no solo ingenieros de verificaci√≥n, sino tambi√©n dise√±adores de chips;  el algoritmo del simulador con ciclos delta;  explicaci√≥n sensata del an√°lisis de tiempo est√°tico;  diagramas de comunicaci√≥n de unidades de hardware a trav√©s de colas de hardware;  la implementaci√≥n de estas comunicaciones utilizando m√°quinas de estados finitos con rutas de datos, etc. <br><br>  En el cap√≠tulo sobre este √∫ltimo, el lector ruso puede estar desconcertado por la menci√≥n de un "sistema pol√≠ticamente correcto".  ¬øQu√© significar√≠a eso?  Esto es probablemente una alusi√≥n al <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">incidente que ocurri√≥ en el condado de Los √Ångeles</a> en 2003.  Los funcionarios de Los √Ångeles pidieron a los fabricantes, proveedores y contratistas que dejen de usar los t√©rminos "maestro / esclavo" para equipos inform√°ticos, ya que uno de los empleados del condado record√≥ el pasado esclavo. <br><br>  Ahora los autores de literatura t√©cnica est√°n evitando los t√©rminos maestro / esclavo.  Los ingenieros afroamericanos tambi√©n trabajan en la Am√©rica moderna (por ejemplo, Sof√≠a Mvokani de Camer√∫n, en la foto de la izquierda), y el uso de t√©rminos antiguos parece arcaico, como los t√©rminos "pan / esclavo" en la literatura t√©cnica ucraniana se ver√≠an en lugar del "plomo / plomo" aceptado ( Ruso "l√≠der / esclavo"). <br><br>  Esta no es la primera vez que el tema de la lucha de los afroamericanos por los derechos civiles aparece en la educaci√≥n electr√≥nica rusa.  Por ejemplo, Tatyana Volkova, una reconocida especialista en educaci√≥n en electr√≥nica, usa una camiseta con el emblema de "Black Panthers", el movimiento de California, que en un momento consider√≥ insuficiente la protesta pac√≠fica y particip√≥ en una protesta armada. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e44/fc8/a9b/e44fc8a9b5614dd32d1a56b95b59d0c0.png"><br><br>  La imagen completa del emblema debajo de la piel de Tatyana Alexandrovna est√° debajo del corte, pero principalmente hablar√© sobre los ciclos delta y las m√°quinas de estado: <br><a name="habracut"></a><br>  A continuaci√≥n se muestra una captura de pantalla del art√≠culo sobre maestro / esclavo y el emblema prometido de Black Panther, despu√©s de lo cual pasamos al libro como tal. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/104/787/ae1/104787ae1b99067326d842310345408d.png"><br><br>  En primer lugar, Donald Thomas, autor del libro <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"Dise√±o l√≥gico y verificaci√≥n de sistemas en SystemVerilog"</a> (2019 en ruso de DMK-Press, 2016 en ingl√©s) es el mismo Donald Thomas, coautor con Philip Murbi, escribi√≥ un libro en 1991 El lenguaje de descripci√≥n de hardware Verilog por Donald Thomas y Philip Moorby.  Luego, en 1991, muchas compa√±√≠as electr√≥nicas todav√≠a dise√±aron microchips a la antigua usanza, dibuj√°ndolos con el mouse en la pantalla;  las tecnolog√≠as de s√≠ntesis l√≥gica acaban de abandonar el laboratorio para la producci√≥n;  los lenguajes de descripci√≥n de hardware se consideraron destinados a escribir modelos y pruebas, y no c√≥digos fuente para crear circuitos finales;  Adem√°s de VHDL y Verilog cerrados en ese momento, hab√≠a muchos lenguajes peque√±os y propietarios como Abel, CUPL, PALASM;  e Intel y MIPS ten√≠an lenguajes de descripci√≥n de hardware internos. <br><br>  En ese entorno, sali√≥ el libro de Thomas y Murbi, que se convirti√≥ en el mismo para los dise√±adores de circuitos digitales de la d√©cada de 1990 que el libro de Kernigan-Richie para los programadores de C, y los libros de Bjarni Straustrup para los programadores de C ++.  El libro ha sobrevivido a cinco ediciones, de 1991 a 2002, pero para la era de los iPhones fue claramente insuficiente.  Y en 2016, Donald Thomas decidi√≥ ponerse al d√≠a y lanz√≥ un nuevo libro en el que describ√≠a las innovaciones clave en el lenguaje y la metodolog√≠a a lo largo de 25 a√±os.  En los 25 a√±os durante los cuales Verilog se ha convertido en una base com√∫n para toda la industria, se han escrito esquemas para todo, desde los notorios iPhones y las computadoras de control en Tesla hasta los helic√≥pteros militares rusos. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ed9/5cf/d8c/ed95cfd8c3790757cd7d549273dd75a4.png"><br><br>  A continuaci√≥n, resaltar√© mis comentarios con texto azul para separarlos de las im√°genes del libro. <br><br>  <font color="blue">Incluso antes del texto principal del libro, est√° el cap√≠tulo anterior "Contexto: dise√±o a nivel de transferencias de registros", de modo que un programador, un alumno o, por ejemplo, un amante del ejercicio con tablas de prototipos, que saca este libro del estante, comprende de inmediato lo que se dice y c√≥mo puede usar el libro.</font>  <font color="blue">Dice:</font> <br><br><blockquote>  Los sistemas digitales se est√°n produciendo con miles de millones de transistores en un chip.  Un aficionado, por supuesto, puede dibujar varias puertas l√≥gicas y conectarlas con cables como una especificaci√≥n (para implementaci√≥n en una placa de pruebas), pero para proyectos comerciales esta es una historia antigua ... Los sistemas modernos se especifican en lenguajes de descripci√≥n de hardware como SystemVerilog. <br></blockquote><br><br>  <font color="blue">Al mismo tiempo, aqu√≠ hay una imagen tan simplificada para ilustrar c√≥mo el texto en el veril se convierte en pistas y transistores del microcircuito en la f√°brica:</font> <font color="blue"><br><br><img width="400" src="https://habrastorage.org/getpro/habr/post_images/da7/45e/179/da745e179c2d2239202a224fd8428d8d.png"><br><br></font>  <font color="blue">La primera palabra en el libro despu√©s del prefacio es "simulador".</font>  <font color="blue">Para comprender los lenguajes de descripci√≥n de hardware, debe tener claro que el subconjunto sintetizado del verilogue no es un lenguaje de programaci√≥n, sino un lenguaje para describir circuitos el√©ctricos.</font>  <font color="blue">Como digamos, HTML no es un lenguaje de programaci√≥n, sino un lenguaje para describir p√°ginas web.</font>  <font color="blue">Mientras que un lenguaje de programaci√≥n est√° destinado a ser compilado en una cadena de instrucciones de procesador, un lenguaje de descripci√≥n de hardware est√° destinado a convertirse (en particular) en hierro de procesador como tal.</font>  <font color="blue">En este caso, antes de convertirlo en hierro, se debe verificar el c√≥digo en el lenguaje de descripci√≥n del hardware, para lo cual sirve un int√©rprete especializado, llamado simulador.</font> <font color="blue"><br><br></font>  <font color="blue">Al principio del libro, Donald Thomas muestra una imagen simplificada del simulador, y al final del libro lo aclara y complementa:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9ae/c23/cce/9aec23cce03c84424f268adc5baf4742.png"><br><br></font>  <font color="blue">El simulador tiene colas de eventos y tiempo simulado:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/d88/f4c/882/d88f4c88260895554e428c63d6bac46d.png"><br><br></font>  <font color="blue">Un evento puede dar lugar a un nuevo evento, tanto en el momento actual de la simulaci√≥n (en el ciclo delta actual) como en el tiempo futuro.</font>  <font color="blue">En el ciclo delta actual, todos los eventos generados por las llamadas asignaciones de bloqueo se procesan primero, y luego se procesan los eventos generados por las asignaciones sin bloqueo.</font>  <font color="blue">Esto es necesario para la correcta simulaci√≥n de la sem√°ntica paralela de la propagaci√≥n de se√±ales el√©ctricas en hierro:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/4c7/d0b/26c/4c7d0b26c6be8b118d89daad8630164f.png"><br><br></font>  <font color="blue">Adem√°s del subconjunto sintetizado del verilog, tambi√©n hay un subconjunto no sintetizado.</font>  <font color="blue">Su objetivo es describir el entorno de prueba y las pruebas, y ahora puede considerarse como un tipo de lenguaje de programaci√≥n.</font>  <font color="blue">Para eventos y monitores de entorno de prueba, se introducen pasos adicionales del simulador:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/364/724/1cb/3647241cbc77d4b796f323e41489bf81.png"><br><br></font>  <font color="blue">El conocimiento exacto del algoritmo del simulador es muy √∫til para evitar una variedad de errores asociados con la llamada raza (condici√≥n de carrera).</font>  <font color="blue">Cuando intervengo ingenieros, siempre les pido que den un ejemplo de condici√≥n de carrera en Verilog.</font>  <font color="blue">Adem√°s, si para los j√≥venes ingenieros de dise√±o y verificaci√≥n de dise√±o de RTL dicho conocimiento es muy deseable, pero no en todos los aspectos 100% necesario, es decir, profesiones en las que se paga dinero directamente por este conocimiento.</font>  <font color="blue">Estoy hablando de programadores que trabajan en los equipos Synopsys VCS, Cadence IES y Mentor ModelSim.</font> <font color="blue"><br><br></font>  <font color="blue">Synopsys y Cadence son dos compa√±√≠as ubicadas en California dentro de una unidad de 15 minutos.</font>  <font color="blue">Emplean a unos pocos miles de personas, pero controlan el desarrollo de microcircuitos en todo el mundo: en Intel, Apple, Samsung, Huawei, incluso en institutos secretos de Rusia que fabrican chips para equipos militares.</font> <font color="blue"><br><br></font>  <font color="blue">Si los camaradas Putin, Rogozin y Vekselberg realmente quieren introducir la sustituci√≥n de importaciones en Rusia, entonces podr√≠an financiar el desarrollo del an√°logo ruso Synopsys VCS (para simular un verilogue), Synopsys Design Compiler (para la s√≠ntesis l√≥gica de un verilogue) y Synopsys IC Compiler (para publicar f√≠sicamente los resultados de la s√≠ntesis l√≥gica) )</font>  <font color="blue">Probablemente hay varios miles de programadores matem√°ticamente expertos en Rusia.</font> <font color="blue"><br><br></font>  <font color="blue">Aunque las licencias para estos productos de software son bastante f√°ciles de romper, es dif√≠cil usarlas sin soporte.</font>  <font color="blue">Si Huawei se desconecta de Synopsys y Cadence, tendr√°n, en cierto sentido, peor que cuando se desconecta de Android e incluso de los n√∫cleos ARM.</font> <font color="blue"><br><br></font>  <font color="blue">S√≠, as√≠ que aqu√≠ est√° el algoritmo refinado al final del libro de Donald Thomas.</font>  <font color="blue">Si no lo aprende de memoria, es in√∫til intervenir en los grupos de simulaci√≥n en Synopsys, Cadence, Siemens / Mentor, Xilinx, y le pedir√°n que lo dibuje en la pizarra y le sugiera c√≥mo optimizar un caso particular:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/eaa/35e/e8f/eaa35ee8f5df3ecc02cee34319b1ff4d.png"><br><br></font>  <font color="blue">Despu√©s de aclarar la simulaci√≥n al comienzo del libro, Donald Thomas describe el lenguaje SystemVerilog como tal.</font>  <font color="blue">Este lenguaje surgi√≥ como el superconjunto Verilog en 2002, como resultado de la fusi√≥n de los idiomas Verilog-2001, Vera y Superlog, y con la adici√≥n de ideas del Lenguaje de especificaci√≥n de propiedades (PSL), que se transformaron en Afirmaciones de SystemVerilog (SVA).</font> <font color="blue"><br><br></font>  <font color="blue">Donald Thomas cree que ya has aprendido los conceptos b√°sicos del dise√±o digital en alg√∫n lugar y, por lo tanto, teje en el tejido narrativo varias piezas conocidas como las tarjetas de Carnot.</font>  <font color="blue">Los mapas de Carnot se usaron para el dise√±o manual de circuitos en la d√©cada de 1960, despu√©s de lo cual este m√©todo fue reemplazado por la optimizaci√≥n autom√°tica de la l√≥gica utilizando el algoritmo Quine - McCluskey y el optimizador autom√°tico de l√≥gica Espresso.</font>  <font color="blue">Por lo tanto, las tarjetas de Carnot est√°n presentes en todos los libros de texto universitarios sobre el dise√±o de la l√≥gica digital, pero parecen estar suspendidas en el aire.</font>  <font color="blue">Y aqu√≠ Donald Thomas adjunta mapas de Carnot a la vida de un dise√±ador en un verilo del siglo XXI:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/52c/9e1/21d/52c9e121d8f25d78b989c6f506220b30.png"><br><br></font>  <font color="blue">Adem√°s, Donald Thomas escribe sobre m√°quinas de estados finitos, y da 1) una definici√≥n matem√°tica estricta;</font>  <font color="blue">2) diagramas;</font>  <font color="blue">3) c√≥digo;</font>  <font color="blue">4) despu√©s de lo cual comienza a expandirse a m√°quinas de estados finitos con una ruta de datos: flujos de hardware;</font>  <font color="blue">5) despu√©s de lo cual estos flujos comienzan a interactuar con √©l, tanto de acuerdo con protocolos simples "pol√≠ticamente correctos" (ver arriba) como usando colas de hardware.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/f15/fc4/f9e/f15fc4f9e341beb44e5dd43186d07e33.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/5a8/b9b/4d9/5a8b9b4d9804354d029d66ab0b93e55e.png"><br><br></font>  <font color="blue">Aqu√≠ est√° el c√≥digo para un aut√≥mata simple con una ruta de datos que Thomas cita como primer ejemplo:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/64a/bc8/4d8/64abc84d89ea080b40877f71e258d5e7.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/a25/63b/052/a2563b052a3fc77a6d0f94f9bbfeb3b1.png"><br><br></font>  <font color="blue">A continuaci√≥n, Thomas tiene un cap√≠tulo sobre an√°lisis de tiempo est√°tico.</font>  <font color="blue">Nada especial, pero m√°s limpio que en muchos sitios populares de la India, "C√≥mo superar la entrevista VLSI".</font>  <font color="blue">Y tambi√©n de manera m√°s completa que en algunos libros sobre veril, que mastican tediosamente la sintaxis del lenguaje, pero en realidad no muestran c√≥mo usarlo.</font> <font color="blue"><br><br></font>  <font color="blue">¬øPor qu√© necesitamos an√°lisis de tiempo est√°tico?</font>  <font color="blue">En el hardware real, en contraste con la ilusi√≥n de que el procesador muestra al programador, cada c√°lculo pasa por un intervalo de tiempo cuando toda la basura est√° en los cables, no solo ceros y unos calculados claramente, sino tambi√©n cualquier falla aleatoria, es decir, falla, y en general valores no digitales en la zona prohibida.</font>  <font color="blue">Por ejemplo, si tiene todos los voltajes por encima de 0.7 voltios considerados como una unidad digital, y todos los voltajes por debajo de 0.3 voltios como cero digital, entonces pueden aparecer 0.4 voltios en el cable.</font> <font color="blue"><br><br></font>  <font color="blue">Al final, todas las se√±ales en el circuito siguen su propio camino y la situaci√≥n se calma, pero esto "al final" deber√≠a ser menor que el ciclo de la se√±al del reloj (reloj).</font>  <font color="blue">Este ciclo es inversamente proporcional a la frecuencia a la que opera el circuito (gigahercios, megahercios).</font> <font color="blue"><br><br></font>  <font color="blue">Si el resultado establecido de los c√°lculos o las operaciones l√≥gicas no cae en el disparador D (elemento de memoria m√≠nimo) en el momento de la apertura (intervalo alrededor del cambio de dicha se√±al), el estado del circuito se convertir√° en basura: el sat√©lite o el reactor explotar√°n, el iPhone dejar√° de responder llamadas.</font>  <font color="blue">Todo el dise√±ador de equipos necesita saber no menos iron√≠a que la l√≥gica.</font> <font color="blue"><br><br></font>  <font color="blue">¬øPor qu√© el an√°lisis es est√°tico?</font>  <font color="blue">En la d√©cada de 1980, fue din√°mico: los retrasos se aclararon mediante la simulaci√≥n.</font>  <font color="blue">Esto result√≥ no ser confiable para circuitos con cientos de miles, millones y miles de millones de transistores, y ahora todos los retrasos se calculan est√°ticamente, en funci√≥n del an√°lisis de las rutas de se√±al despu√©s de la s√≠ntesis.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/19f/88a/31a/19f88a31afeb1014b5ab54b08bb471ba.png"><br><br></font>  <font color="blue">La se√±al del reloj tambi√©n puede llegar a diferentes partes del chip con cierto retraso, lo que agrega otra incertidumbre a esta cocina que debe eliminarse (afortunadamente, no manualmente, sino con la ayuda de programas de √°rbol de s√≠ntesis de reloj y otros m√©todos):</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/78e/928/0be/78e9280befef5b4d59ed2ab47cbe09e4.png"><br><br></font>  <font color="blue">En el cap√≠tulo sobre flujos, Thomas analiza varias opciones b√°sicas de c√≥mo las m√°quinas de estado de operaci√≥n paralelas con rutas de datos pueden intercambiar informaci√≥n, incluido el uso de buffers y colas.</font>  <font color="blue">Al igual que en el dise√±o / circuito en s√≠, a nivel de transferencias de registros, tambi√©n en el modelo de comportamiento o entorno de prueba del circuito.</font>  <font color="blue">Al leer a Thomas, es bueno escribir y depurar ejemplos usted mismo para todos los casos de los protocolos descritos por √©l.</font>  <font color="blue">El hecho es que les gusta escribir c√≥digo sobre estos temas (una peque√±a m√°quina de control de estado finito, flujo de datos entre dos m√≥dulos, rutas de datos canalizadas o simplemente c√≥digo para una cola de hardware) en una pizarra o en una computadora durante una entrevista de segundo nivel en compa√±√≠as electr√≥nicas.</font>  <font color="blue">Si puede escribir un ejemplo para cualquiera de las combinaciones descritas por Thomas en 20 minutos con un c√≥digo de 30-50 l√≠neas, causar√° una buena impresi√≥n.</font>  <font color="blue">Dif√≠cil de aprender, f√°cil en la batalla.</font> <font color="blue"><br><br></font>  <font color="blue">El entorno de prueba para enrutadores (Fig. 8.3) con colas para varios puertos es un ejemplo popular que se utiliza para explicar las metodolog√≠as de verificaci√≥n.</font>  <font color="blue">Probablemente porque algunas de estas metodolog√≠as fueron inventadas por Cisco y otras compa√±√≠as que dise√±aron chips para hardware de red.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/2ac/dca/f87/2acdcaf87461f42dace506171a9b5b8d.png"><br><br></font>  <font color="blue">En el cap√≠tulo 6.2.2.</font>  <font color="blue">Thomas describe una de las opciones para la interacci√≥n de subprocesos: sincronizaci√≥n paso a paso (Lock-step).</font>  <font color="blue">Una de las aplicaciones de paso de bloqueo son los sistemas de alta confiabilidad, por ejemplo en electr√≥nica automotriz.</font>  <font color="blue">Un caso especial: dos procesadores pueden ejecutar el mismo programa con un retraso de varios ciclos, y durante esta ejecuci√≥n un circuito especial puede verificar que tengan los mismos resultados.</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/025/8c4/9d4/0258c49d4062e138ba35c9b95ea22203.png"><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/71a/469/9a4/71a4699a4785bf19d020223cae755fd9.png"><br><br></font>  <font color="blue">Thomas estaba claramente preocupado por la confiabilidad, ya que adem√°s del paso de bloqueo, cita el uso de CRC, un c√≥digo c√≠clicamente redundante para detectar errores en la transferencia de datos.</font>  <font color="blue">Al mismo tiempo, Thomas le dice c√≥mo calcular CRC usando LFSR, un registro de desplazamiento de retroalimentaci√≥n lineal.</font>  <font color="blue">Tanto eso como otro necesitan poder ser un joven ingeniero.</font>  <font color="blue">Esta es la ventaja del libro de Thomas, aunque no siempre profundiza, toca muchos temas y muestra d√≥nde cavar:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/f09/6ce/00c/f096ce00c923d579fbf5248873633338.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/641/e42/c1c/641e42c1cea5c43b4f347ea571e1c497.png"><br><br></font>  <font color="blue">Al describir CRC, Thomas se refiere a un libro muy interesante e incomprendido en Rusia por <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Hacker's Delight</a> :</font> <font color="blue"><br><br><img width="600" src="https://habrastorage.org/getpro/habr/post_images/b74/43f/0ff/b7443f0ffb768250e141a6a62b272bcd.png"><br><br></font>  <font color="blue">Donald Thomas en su nuevo libro toca tres tecnolog√≠as que no estaban en el libro antiguo:</font> <font color="blue"><br><br></font> <ol><li>  Generaci√≥n autom√°tica de transacciones pseudoaleatorias con reglas restringidas (transacciones aleatorias restringidas / solucionadores de restricciones). </li><li>  Contabilizaci√≥n de la cobertura de escenarios interesantes que surgen durante el bombardeo de un dise√±o mediante transacciones aleatorias limitadas, cobertura funcional. </li><li>  El lenguaje de las declaraciones de l√≥gica temporal (aserciones concurrentes) y su uso tanto en simulaci√≥n como en pruebas autom√°ticas de propiedades de dise√±o utilizando programas formales de verificaci√≥n. </li></ol><br><br>  Estas tres tecnolog√≠as ingresaron a la industria en el buen sentido solo en el siglo XXI, pero entraron con bastante firmeza.  Al principio, todos los ingenieros de verificaci√≥n los utilizaron para crear entornos de prueba, pero ahora el conocimiento de la cobertura funcional y el Lenguaje de Afirmaci√≥n Temporal (Afirmaciones de SystemVerilog - SVA) tambi√©n requieren dise√±adores.  Thomas tiene un cierto m√≠nimo que lo ayudar√° a no ser interrumpido en una entrevista telef√≥nica, pero para un trabajo real necesita saber mucho m√°s.  Adem√°s, no solo el lenguaje de las declaraciones temporales como tales, sino tambi√©n la pr√°ctica de depurar con su ayuda las m√°quinas de estados finitos paralelos generados por el simulador para cada declaraci√≥n, as√≠ como el uso de programas formales de verificaci√≥n.  La verificaci√≥n formal basada en afirmaciones en los √∫ltimos a√±os se ha implementado en gran medida en Apple, AMD y otras compa√±√≠as similares. <br><br>  Tengo un amigo que descarg√≥ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">este libro sobre el lenguaje de las declaraciones temporales</a> y lo estudi√≥ todas las vacaciones de A√±o Nuevo en lugar de un viaje a Hawai con ni√±as.  Desde aqu√≠ puede comprender c√≥mo las verificaciones de SystemVerilog (SVA) son importantes para la carrera y la industria.  Es cierto que, en aras de la exhaustividad, debo mencionar que es hijo de emigrantes de Taiw√°n, y que tienen una actitud m√°s severa que los rusos. <br><br>  As√≠ es como Thomas se ocupa de generar transacciones pseudoaleatorias (una transacci√≥n con campos rand y su restricci√≥n utilizando la construcci√≥n de restricci√≥n): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/efd/b59/285/efdb59285ac580a1153611e9b1aee3fd.png"><br><br>  Y as√≠ es como Thomas se relaciona con la cobertura funcional: covergroup / coverpoint / bins, teniendo en cuenta las combinaciones de varias cubiertas variables (cruzadas), utilizando contenedores comod√≠n, rangos de valores, as√≠ como la cobertura de transici√≥n en m√°quinas de estado: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2aa/85c/f2f/2aa85cf2f04b2dd2b90a386939b2032e.png"><br><br>  Aqu√≠ hay un ejemplo de la declaraci√≥n temporal m√°s simple ‚Äúsi q es verdadero en el borde positivo de la se√±al de reloj, entonces la secuencia s2 debe ejecutarse a trav√©s del ciclo, en el cual r es primero verdadero, y s est√° en tres ciclos m√°s: <br><br><img width="350" src="https://habrastorage.org/getpro/habr/post_images/3af/a3e/a0d/3afa3ea0d3de0afc4d93a3a6ee6fb3b4.png"><br><br>  ¬øQu√© leer antes y despu√©s del libro "Dise√±o l√≥gico y verificaci√≥n de sistemas en SystemVerilog" de Donald Thomas? <br><br><br>  Si no entiendes nada en mi publicaci√≥n, puedes intentar leer el libro <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"Digital Circuitry and Computer Architecture" de David Harris y Sarah Harris</a> .  El libro Harris &amp; Harris puede ser entendido por todos los que pueden leer y contar, siempre que el lector tenga motivaci√≥n.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El libro comienza en el nivel secundario (voltajes, n√∫meros binarios) y termina con el dise√±o de su propio procesador en el veril. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Spoiler: David Harris y Sarah Harris no son marido y mujer, ni siquiera hermano y hermana. Son solo hom√≥nimos que accidentalmente comenzaron a trabajar como maestros en la misma universidad, durante la cual escribieron un libro. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Aqu√≠ a la izquierda en la foto est√° la ni√±a Irina del Novosibirsk Academgorodok sosteniendo la edici√≥n en ingl√©s de Harris &amp; Harris, y a la derecha est√° su edici√≥n en ruso.</font></font><br><br><img src="https://habrastorage.org/getpro/habr/post_images/b26/a14/e77/b26a14e7736c027d09d48a32b98c2abd.png"><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Despu√©s del libro de Donald Thomas, recomiendo descargar art√≠culos de Cliff Cummings. Es el entrenador de veril m√°s famoso tanto para s√≠ntesis como para verificaci√≥n. Mientras le√≠a el libro de Donald Thomas, tuve la idea de "muchas veces ser√≠a bueno insertar tal o cual pieza de Cliff Cummings" para completar. Cliff toma entre $ 1,000 y $ 3,000 por cada estudiante en los seminarios, dependiendo de la duraci√≥n del seminario (de d√≠a a semana), y las compa√±√≠as electr√≥nicas pagan para mejorar la calidad de sus ingenieros que no est√°n bien capacitados en las universidades. Incluso en Stanford, por desgracia, no todos aprenden esto: tuve un pasante de Stanford, lo s√© por √©l. Si descarga todos los art√≠culos gratuitos de Cliff Cummings despu√©s de leer a Donald Thomas, entonces ahorrar√° todo este dinero. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Estos dos art√≠culos son obligatorios: les gusta preguntar en todas partes de la entrevista:</font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">T√©cnicas de dise√±o y verificaci√≥n de Clock Domain Crossing (CDC) utilizando t√©cnicas de </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">simulaci√≥n y s√≠ntesis de </font></font></a> <font style="vertical-align: inherit;"><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;">Verilog del sistema </font></a><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;">para el dise√±o FIFO as√≠ncrono con comparaciones de puntero as√≠ncrono</font></a></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Estos tres art√≠culos son recomendables para leer, especialmente sobre la eliminaci√≥n de reinicios as√≠ncronos, recodificaci√≥n de estados FSM y caso de estilo FSM (1'b1) // synopsys parallel_case ... state [STATE_N]: ... ", que se ha utilizado durante mucho tiempo en chips de alta velocidad, en Sun Microsystems, y contin√∫a utiliz√°ndose ahora: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">T√©cnicas de dise√±o de reinicio as√≠ncrono y s√≠ncrono: t√©cnicas de </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">codificaci√≥n y scripting de </font></font></a> <font style="vertical-align: inherit;"><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;">parte Deux </font></a><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;">para dise√±os FSM con s√≠ntesis -Opciones optimizadas y sin fallas </font></a></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">T√©cnicas de dise√±o de m√°quinas de estados finitos sintetizables utilizando el nuevo sistema Mejoras Verilog 3.0</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Y aqu√≠ hay un art√≠culo curioso donde ver√°s la falta de pensamiento sobre el verilogue, que se ha mantenido desde la d√©cada de 1980. </font><font style="vertical-align: inherit;">Aunque ahora, en la era del an√°lisis de tiempo est√°tico, esto no es tan relevante, pero los retrasos de inercia y transporte a veces se mencionan en la literatura y el c√≥digo, y debe saber c√≥mo modelarlos: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">M√©todos correctos para agregar retrasos a los modelos de comportamiento Verilog</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Este soy yo con Cliff Cummings:</font></font><br><br><img src="https://habrastorage.org/getpro/habr/post_images/c8b/2a3/f34/c8b2a3f34b423c695917e5ded854127e.jpg"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/465969/">https://habr.com/ru/post/465969/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../465953/index.html">Bienvenido a Wrike Open House Day</a></li>
<li><a href="../465957/index.html">Semana de la seguridad 36: Vulnerabilidad de tel√©fonos inteligentes de por vida</a></li>
<li><a href="../465959/index.html">√Årbol geneal√≥gico dentro de git</a></li>
<li><a href="../465961/index.html">Aprenda marketing en Internet por su cuenta: m√°s de 50 cursos gratuitos</a></li>
<li><a href="../465963/index.html">Biograf√≠a Salarial en Alemania 2019</a></li>
<li><a href="../465973/index.html">Los 10 informes de video m√°s populares del 404fest 2018</a></li>
<li><a href="../465975/index.html">Gu√≠a SQL: C√≥mo escribir mejor las consultas (Parte 2)</a></li>
<li><a href="../465977/index.html">Entrenamiento Cisco 200-125 CCNA v3.0. D√≠a 31. CDP, Syslog y NTP</a></li>
<li><a href="../465979/index.html">Recuerde que todo ^ W es justo lo que necesita. Experiencia con Anki. Parte 1 (introductoria, pen√∫ltima)</a></li>
<li><a href="../465981/index.html">Mi experiencia de administraci√≥n de IBM DB2 Express-C cuando se usa con 1C: Enterprise</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>