============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.11-s111_1
  Generated on:           Oct 31 2022  12:31:42 pm
  Module:                 adderblock16bit
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

       Instance              Module       Cell Count  Cell Area  Net Area   Total Area   Wireload  
---------------------------------------------------------------------------------------------------
adderblock16bit                                  361      0.000     0.000        0.000 <none> (D)  
  ab16[0]              adderblock8bit_41         144      0.000     0.000        0.000 <none> (D)  
    ab8[0]             adderblock4bit_38          56      0.000     0.000        0.000 <none> (D)  
      ab2[0]           adderblock2bit_31          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_16           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_17           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_102                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_95                   4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_154               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_155               3      0.000     0.000        0.000 <none> (D)  
      ab2[1]           adderblock2bit_32          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_18           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_19           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_103                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_96                   4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_152               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_153               3      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu1   mux2_1_23_110               4      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu2   mux2_1_23_114               4      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu1   mux2_1_93_156               3      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu2   mux2_1_93_157               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu1   mux2_1_93_158               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu2   mux2_1_93_159               3      0.000     0.000        0.000 <none> (D)  
    ab8[1]             adderblock4bit_39          56      0.000     0.000        0.000 <none> (D)  
      ab2[0]           adderblock2bit_33          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_20           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_21           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_104                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_97                   4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_146               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_147               3      0.000     0.000        0.000 <none> (D)  
      ab2[1]           adderblock2bit_34          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_22           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_23           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_105                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_98                   4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_144               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_145               3      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu1   mux2_1_23_111               4      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu2   mux2_1_23_115               4      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu1   mux2_1_93_148               3      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu2   mux2_1_93_149               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu1   mux2_1_93_150               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu2   mux2_1_93_151               3      0.000     0.000        0.000 <none> (D)  
    genblk1[0].mu1     mux2_1_67_117               4      0.000     0.000        0.000 <none> (D)  
    genblk1[0].mu2     mux2_1_67                   4      0.000     0.000        0.000 <none> (D)  
    genblk1[1].mu1     mux2_1_93_160               3      0.000     0.000        0.000 <none> (D)  
    genblk1[1].mu2     mux2_1_93_161               3      0.000     0.000        0.000 <none> (D)  
    genblk1[2].mu1     mux2_1_93_162               3      0.000     0.000        0.000 <none> (D)  
    genblk1[2].mu2     mux2_1_93_163               3      0.000     0.000        0.000 <none> (D)  
    genblk1[3].mu1     mux2_1_93_164               3      0.000     0.000        0.000 <none> (D)  
    genblk1[3].mu2     mux2_1_93_165               3      0.000     0.000        0.000 <none> (D)  
    genblk1[4].mu1     mux2_1_93_166               3      0.000     0.000        0.000 <none> (D)  
    genblk1[4].mu2     mux2_1_93_167               3      0.000     0.000        0.000 <none> (D)  
  ab16[1]              adderblock8bit            144      0.000     0.000        0.000 <none> (D)  
    ab8[0]             adderblock4bit_40          56      0.000     0.000        0.000 <none> (D)  
      ab2[0]           adderblock2bit_35          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_24           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_25           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_106                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_99                   4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_130               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_131               3      0.000     0.000        0.000 <none> (D)  
      ab2[1]           adderblock2bit_36          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_26           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_27           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_107                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_100                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_128               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_129               3      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu1   mux2_1_23_112               4      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu2   mux2_1_23                   4      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu1   mux2_1_93_132               3      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu2   mux2_1_93_133               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu1   mux2_1_93_134               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu2   mux2_1_93_135               3      0.000     0.000        0.000 <none> (D)  
    ab8[1]             adderblock4bit             56      0.000     0.000        0.000 <none> (D)  
      ab2[0]           adderblock2bit_37          18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_28           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit_29           2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1_108                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_101                  4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_122               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_123               3      0.000     0.000        0.000 <none> (D)  
      ab2[1]           adderblock2bit             18      0.000     0.000        0.000 <none> (D)  
        ad2[0]         adderblock1bit_30           2      0.000     0.000        0.000 <none> (D)  
        ad2[1]         adderblock1bit              2      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu1 mux2_1                      4      0.000     0.000        0.000 <none> (D)  
        genblk1[0].mu2 mux2_1_94                   4      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu1 mux2_1_93_120               3      0.000     0.000        0.000 <none> (D)  
        genblk1[1].mu2 mux2_1_93_121               3      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu1   mux2_1_23_109               4      0.000     0.000        0.000 <none> (D)  
      genblk1[0].mu2   mux2_1_23_113               4      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu1   mux2_1_93_124               3      0.000     0.000        0.000 <none> (D)  
      genblk1[1].mu2   mux2_1_93_125               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu1   mux2_1_93_126               3      0.000     0.000        0.000 <none> (D)  
      genblk1[2].mu2   mux2_1_93_127               3      0.000     0.000        0.000 <none> (D)  
    genblk1[0].mu1     mux2_1_67_116               4      0.000     0.000        0.000 <none> (D)  
    genblk1[0].mu2     mux2_1_67_118               4      0.000     0.000        0.000 <none> (D)  
    genblk1[1].mu1     mux2_1_93_136               3      0.000     0.000        0.000 <none> (D)  
    genblk1[1].mu2     mux2_1_93_137               3      0.000     0.000        0.000 <none> (D)  
    genblk1[2].mu1     mux2_1_93_138               3      0.000     0.000        0.000 <none> (D)  
    genblk1[2].mu2     mux2_1_93_139               3      0.000     0.000        0.000 <none> (D)  
    genblk1[3].mu1     mux2_1_93_140               3      0.000     0.000        0.000 <none> (D)  
    genblk1[3].mu2     mux2_1_93_141               3      0.000     0.000        0.000 <none> (D)  
    genblk1[4].mu1     mux2_1_93_142               3      0.000     0.000        0.000 <none> (D)  
    genblk1[4].mu2     mux2_1_93_143               3      0.000     0.000        0.000 <none> (D)  
  genblk1[0].mu1       mux2_1_77_119               4      0.000     0.000        0.000 <none> (D)  
  genblk1[0].mu2       mux2_1_77                   4      0.000     0.000        0.000 <none> (D)  
  genblk1[1].mu1       mux2_1_93_168               3      0.000     0.000        0.000 <none> (D)  
  genblk1[1].mu2       mux2_1_93_169               3      0.000     0.000        0.000 <none> (D)  
  genblk1[2].mu1       mux2_1_93_170               3      0.000     0.000        0.000 <none> (D)  
  genblk1[2].mu2       mux2_1_93_171               3      0.000     0.000        0.000 <none> (D)  
  genblk1[3].mu1       mux2_1_93_172               3      0.000     0.000        0.000 <none> (D)  
  genblk1[3].mu2       mux2_1_93_173               3      0.000     0.000        0.000 <none> (D)  
  genblk1[4].mu1       mux2_1_93_174               3      0.000     0.000        0.000 <none> (D)  
  genblk1[4].mu2       mux2_1_93_175               3      0.000     0.000        0.000 <none> (D)  
  genblk1[5].mu1       mux2_1_93_176               3      0.000     0.000        0.000 <none> (D)  
  genblk1[5].mu2       mux2_1_93_177               3      0.000     0.000        0.000 <none> (D)  
  genblk1[6].mu1       mux2_1_93_178               3      0.000     0.000        0.000 <none> (D)  
  genblk1[6].mu2       mux2_1_93_179               3      0.000     0.000        0.000 <none> (D)  
  genblk1[7].mu1       mux2_1_93_180               3      0.000     0.000        0.000 <none> (D)  
  genblk1[7].mu2       mux2_1_93_181               3      0.000     0.000        0.000 <none> (D)  
  genblk1[8].mu1       mux2_1_93_182               3      0.000     0.000        0.000 <none> (D)  
  genblk1[8].mu2       mux2_1_93                   3      0.000     0.000        0.000 <none> (D)  
  (D) = wireload is default in technology library
