#UCiSW 2

### Schemat

![alt](http://i.imgur.com/flCPqKn.png)

### Nowe pomysły

 * Podłączenie do *DAC_WRITE*

### Dzielenie Częstotliwości

 ```vhd
FreqDiv: process( Clk, Clr, tmpFreqDiv )
begin
	if(Clr = '1') then 
		iFreqDiv <= 1;
		tmpFreqDiv <= '0';
	elsif rising_edge(Clk)  then
		if (iFreqDiv = Freq) then
			tmpFreqDiv <= NOT tmpFreqDiv;
			iFreqDiv <= 1;
         if (stCnt mod 2 = 0) then
            StartOUT <= '1';
            stCnt <= stCnt + 1;
         else
            stCnt <= stCnt + 1;
         end if;
      else
         iFreqDiv <= iFreqDiv + 1;
         StartOUT <= '0';
		end if;
	end if;
ClkSawTooth <= tmpFreqDiv;
end process;
 ```

Z ciekawych dodatków mamy sygnał *stCnt* który liczy nam Ilość pobudzeń startu i gdy liczba ta jest parzysta to pobudza wyjście *StartOUT*. Czemu coś takiego? Szczerze to mój start w poprzednich wersjach był aktywowany nie tylko na zmianie wartości sygnału piłokształtnego, ale też w środku. Tym samym moje *mod 2* pozbywa się środków. 

### Pila

Tutaj nic się nie zmieniło :)

```vhd
SawToothGen: process( ClkSawTooth, Clr )
begin
	if(Clr = '1') then
        iSawGen <= 0;
    elsif(rising_edge(ClkSawTooth)) then
        if(iSawGen = 63) then
            iSawGen <= 0;
        else
            iSawGen <= iSawGen + 1;
        end if;
    end if;
end process;
```