# Processador RISC 32-bits (Multiciclo) em FPGA

![Status](https://img.shields.io/badge/Status-ConcluÃ­do-success)
![Plataforma](https://img.shields.io/badge/FPGA-Altera%20DE2-blue)
![Chip](https://img.shields.io/badge/Cyclone%20II-EP2C35F672C6-red)
![Linguagem](https://img.shields.io/badge/Linguagem-Verilog%20HDL-green)
![LicenÃ§a](https://img.shields.io/badge/License-MIT-lightgrey)

ImplementaÃ§Ã£o de um processador RISC de 32 bits com arquitetura *Load/Store* personalizada (baseada em MIPS), sintetizado e validado na placa de desenvolvimento **Altera DE2**.

Este projeto foi desenvolvido como parte da disciplina **EGM0018 - Projeto e SÃ­ntese de Sistemas Digitais**.

---

## ğŸ“‹ Sobre o Projeto

O objetivo deste projeto foi projetar, codificar (RTL) e sintetizar um processador completo capaz de executar um conjunto de instruÃ§Ãµes prÃ©-definido. A arquitetura adotada foi a **Multiciclo**, onde cada instruÃ§Ã£o Ã© dividida em etapas menores (Fetch, Decode, Execute, Memory, WriteBack) para otimizar o uso de recursos.

O sistema utiliza **E/S Mapeada em MemÃ³ria (Memory Mapped I/O)** para interagir com os perifÃ©ricos da placa DE2 (Chaves e LEDs) sem a necessidade de instruÃ§Ãµes de I/O dedicadas.

## âš™ï¸ CaracterÃ­sticas TÃ©cnicas

* **Arquitetura:** RISC 32-bits (Harvard modificado internamente).
* **Datapath:** Multiciclo (5 estados).
* **Clock:** Sistema roda com *Clock Divider* (~3Hz) para visualizaÃ§Ã£o humana do fluxo de execuÃ§Ã£o nos LEDs.
* **MemÃ³ria:** RAM interna de 64 palavras de 32 bits.

### Conjunto de InstruÃ§Ãµes (ISA)
O processador suporta as seguintes instruÃ§Ãµes:
* **AritmÃ©ticas/LÃ³gicas:** `ADD`, `SUB`, `AND`, `OR`, `SLT` (Set Less Than).
* **Imediatos:** `ADDI`, `ANDI`.
* **Acesso Ã  MemÃ³ria:** `LW` (Load Word), `SW` (Store Word).
* **Controle de Fluxo:** `BEQ` (Branch Equal), `BNE` (Branch Not Equal), `J` (Jump), `JAL` (Jump and Link), `JR` (Jump Register).

### Mapa de MemÃ³ria e I/O
| EndereÃ§o (Decimal) | FunÃ§Ã£o | DescriÃ§Ã£o |
| :--- | :--- | :--- |
| `0 - 63` | RAM | MemÃ³ria de Dados e InstruÃ§Ãµes |
| `60` | **Entrada** | Leitura das Chaves (`SW[15:0]`) |
| `61` | **SaÃ­da** | Escrita nos LEDs Vermelhos (`LEDR[15:0]`) |

---

## ğŸ› ï¸ Hardware Utilizado

* **Placa:** Altera DE2 Development and Education Board.
* **FPGA:** Cyclone II EP2C35F672C6.
* **Ferramenta de SÃ­ntese:** Quartus II 13.0sp1 Web Edition.

---

## ğŸ“‚ Estrutura do RepositÃ³rio

```text
.
â”œâ”€â”€ src/                    # CÃ³digos Fonte (Verilog)
â”‚   â”œâ”€â”€ Processor.v         # NÃºcleo do processador (Datapath + Controlador)
â”‚   â””â”€â”€ TopLevel_DE2.v      # Interface com a placa, MemÃ³ria e Clock Divider
â”‚
â”œâ”€â”€ quartus_project/        # Arquivos de projeto do Quartus
â”‚   â”œâ”€â”€ Processador.qpf     # Arquivo principal do projeto
â”‚   â””â”€â”€ Processador.qsf     # AtribuiÃ§Ã£o de pinos (Pin Planner)
â”‚
â”œâ”€â”€ docs/                   # DocumentaÃ§Ã£o e Diagramas
â”‚   â”œâ”€â”€ datapath.png        # Diagrama do Caminho de Dados
â”‚   â””â”€â”€ fsm_chart.png       # Diagrama da MÃ¡quina de Estados
â”‚
â””â”€â”€ README.md               # Este arquivo
