analyze -format sverilog { \
   $design/adder.sv \
   $design/alu.sv \
   $design/arm.sv \
   $design/condcheck.sv \
   $design/condlogic.sv \
   $design/controller.sv \
   $design/datapath.sv \
   $design/decoder.sv \
   $design/extend.sv \
   $design/flopenr.sv \
   $design/flopr.sv \
   $design/mux2.sv \
   $design/regfile.sv \
   $design/top.sv \
}
