<!DOCTYPE html>
<html>
<head>
    <title>全文阅读--XML全文阅读--中国知网</title>
    <link rel="icon" href="/kxreader/favicon.ico" />
    <link rel="shortcut Icon" href="/kxreader/favicon.ico" />
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="keywords" content="文献 XML KBASE CNKI 中国知网" />
    <meta name="description" content="XML文献检索" />
    <link href="/kxreader/Content/css/detail?v=qX2z2KjRAEyQiNfAbKtl7dLnsqFoQ5Jdw3TZfDf0n1k1" rel="stylesheet"/>

    <script type="text/javascript">
        var APPPATH = '/kxreader';
    </script>
</head>

<body>
    
<script type="text/javascript" src="//login.cnki.net/TopLogin/api/loginapi/get?type=top&amp;localCSS=&amp;returnurl=%2f%2fkns.cnki.net%2f%2fKXReader%2fDetail%3fTIMESTAMP%3d637134009894162500%26DBCODE%3dCJFD%26TABLEName%3dCJFDLAST2019%26FileName%3dWXYJ201906018%26RESULT%3d1%26SIGN%3dALAf2NwXQLtShZldhPYHXExWd1M%253d"></script>

<div id="headerBox" class="header">
    <div class="topbar">
        <div class="textalign">
            <a href="/kxreader/Detail?dbcode=CJFD&amp;filename=WXYJ201906018&amp;align=md">
                <i class="icon-cen active" title="居中对齐"></i>
            </a>
            <a href="/kxreader/Detail?dbcode=CJFD&amp;filename=WXYJ201906018&amp;align=lt">
                <i class="icon-left " title="左对齐"></i>
            </a>
        </div>
        <h6 class="free-tip"><i class="icon"></i>HTML阅读开放试用阶段，欢迎体验！</h6>
    </div>
</div>

    



<div class="btn-link" style="display: none"><a target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201906018&amp;v=MDc2NDg2ajU0TzN6cXFCdEdGckNVUkxPZVplVnVGeTNoVkwzSk1qWFNaTEc0SDlqTXFZOUViSVFLREg4NHZSNFQ=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">知网节</a></div>

    <div class="main">

        

    <div class="sidebar-a">
        <!--sidebar start-->
        <div class="sidenav">
            <div class="arrow"><span></span></div>
            <!--sidebar_list start-->
            <dl class="sidenav-list">
                    <dt class="tit">目录结构</dt>
                            <dd class="guide">
                                    <p><a href="#19" data-title="1 &lt;b&gt;引言&lt;/b&gt; ">1 <b>引言</b></a><i></i></p>
                                                            </dd>
                            <dd class="guide">
                                    <p><a href="#21" data-title="2 &lt;b&gt;系统结构设计&lt;/b&gt; ">2 <b>系统结构设计</b></a><i></i></p>
                                                                    <ul class="contentbox">
                                                <li><a href="#25" data-title="2.1 DDR3&lt;b&gt;内存接口设计&lt;/b&gt;">2.1 DDR3<b>内存接口设计</b></a></li>
                                                <li><a href="#31" data-title="2.2 &lt;b&gt;高速串行接口设计&lt;/b&gt;">2.2 <b>高速串行接口设计</b></a></li>
                                    </ul>
                            </dd>
                            <dd class="guide">
                                    <p><a href="#46" data-title="3 &lt;b&gt;实验结果分析&lt;/b&gt; ">3 <b>实验结果分析</b></a><i></i></p>
                                                                    <ul class="contentbox">
                                                <li><a href="#48" data-title="3.1 &lt;b&gt;基于串行总线的&lt;/b&gt;DDR3&lt;b&gt;存储系统&lt;/b&gt;">3.1 <b>基于串行总线的</b>DDR3<b>存储系统</b></a></li>
                                                <li><a href="#54" data-title="3.2 &lt;b&gt;不同协议的实现结果对比&lt;/b&gt;">3.2 <b>不同协议的实现结果对比</b></a></li>
                                    </ul>
                            </dd>
                            <dd class="guide">
                                    <p><a href="#60" data-title="4 &lt;b&gt;结束语&lt;/b&gt; ">4 <b>结束语</b></a><i></i></p>
                                                            </dd>
                            <dd class="guide">
                                    <p><a href="#" data-title="文内图表 ">文内图表</a><i></i></p>
                                                                    <ul class="contentbox">
                                                <li><a href="#23" data-title="&lt;b&gt;图&lt;/b&gt;1 &lt;b&gt;整体系统结构图&lt;/b&gt;"><b>图</b>1 <b>整体系统结构图</b></a></li>
                                                <li><a href="#28" data-title="&lt;b&gt;图&lt;/b&gt;2 MIG&lt;b&gt;用户接口结构图&lt;/b&gt;"><b>图</b>2 MIG<b>用户接口结构图</b></a></li>
                                                <li><a href="#36" data-title="&lt;b&gt;图&lt;/b&gt;3 &lt;b&gt;收发器结构框图&lt;/b&gt;"><b>图</b>3 <b>收发器结构框图</b></a></li>
                                                <li><a href="#42" data-title="&lt;b&gt;图&lt;/b&gt;4 XAUI &lt;b&gt;结构图&lt;/b&gt;"><b>图</b>4 XAUI <b>结构图</b></a></li>
                                                <li><a href="#50" data-title="&lt;b&gt;表&lt;/b&gt;1 &lt;b&gt;总工程消耗的&lt;/b&gt;FPGA&lt;b&gt;资源&lt;/b&gt;"><b>表</b>1 <b>总工程消耗的</b>FPGA<b>资源</b></a></li>
                                                <li><a href="#59" data-title="&lt;b&gt;表&lt;/b&gt;2 &lt;b&gt;不同协议实现结果对比&lt;/b&gt;"><b>表</b>2 <b>不同协议实现结果对比</b></a></li>
                                    </ul>
                            </dd>
                                    <dd class="guide">
                                        <h6>
                                            <p><a href="#a_bibliography">参考文献</a> </p>
                                        </h6>
                                    </dd>

            </dl>
        </div>
        <!--sidebar end-->
        &nbsp;
        <!--此处有一空格符 勿删-->
    </div>

                <div class="sidebar-b three-collumn" style="width:0;">
            <div class="refer" style="width: 0;">
                <div class="arrow off" title="参考文献"><span></span></div>
                <div class="js-scrollbox" >
                    
                    <div class="subbox active">
                        <h4>
                            <span class="tit">参考文献</span>
                            <a class="close" href="javascript:void(0)">x</a>
                        </h4>
                        <div class="side-scroller">
                            <ul class="refer-list">
                                <li id="3">


                                    <a id="bibliography_1" title=" LI W, ZHAO Y Y, LIU Y H, et al.SMEFF:A scalable memory extension fabric for FPGA.[C]//International Conference on Field Programmable Technology (ICFPT) , 2017, :40-47." target="_blank"
                                       href="http://scholar.cnki.net/result.aspx?q=SMEFF:A scalable memory extension fabric for FPGA.">
                                        <b>[1]</b>
                                         LI W, ZHAO Y Y, LIU Y H, et al.SMEFF:A scalable memory extension fabric for FPGA.[C]//International Conference on Field Programmable Technology (ICFPT) , 2017, :40-47.
                                    </a>
                                </li>
                                <li id="5">


                                    <a id="bibliography_2" title=" Xilinx.Ug576-ultrascale -gth-transceivers[OL] (2018) [2018-9].https://www.xilinx.com/support/documentation/user_guides/ug576-ultrascale-gth-transceivers.pdf." target="_blank"
                                       href="http://scholar.cnki.net/result.aspx?q=Ug576-ultrascale -gth-transceivers[OL]">
                                        <b>[2]</b>
                                         Xilinx.Ug576-ultrascale -gth-transceivers[OL] (2018) [2018-9].https://www.xilinx.com/support/documentation/user_guides/ug576-ultrascale-gth-transceivers.pdf.
                                    </a>
                                </li>
                                <li id="7">


                                    <a id="bibliography_3" title=" Xilinx, UG586 - 7series - MIS[OL], (2018) .[2018-9].https://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v4_1/ug586_7Series_MIS.pdf." target="_blank"
                                       href="http://scholar.cnki.net/result.aspx?q=UG586 - 7series - MIS[OL]">
                                        <b>[3]</b>
                                         Xilinx, UG586 - 7series - MIS[OL], (2018) .[2018-9].https://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v4_1/ug586_7Series_MIS.pdf.
                                    </a>
                                </li>
                                <li id="9">


                                    <a id="bibliography_4" title=" IEEEStandards Association.IEEE 802.3ae-2002 IEEE Standard for Information technology [S].2002." target="_blank"
                                       href="http://scholar.cnki.net/result.aspx?q=3ae-2002 IEEE Standard for Information technology">
                                        <b>[4]</b>
                                         IEEEStandards Association.IEEE 802.3ae-2002 IEEE Standard for Information technology [S].2002.
                                    </a>
                                </li>
                                <li id="11">


                                    <a id="bibliography_5" title=" 刘军伟, 多种高速串行总线的对比研究与分析[J].电子测试.2016 (3) :43-45." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WDZC201603016&amp;v=MDAyNjFIODR2UjRUNmo1NE8zenFxQnRHRnJDVVJMT2VaZVZ1RnkzaFZMM0lNaW5SYmJHNEg5Zk1ySTlFWW9RS0Q=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[5]</b>
                                         刘军伟, 多种高速串行总线的对比研究与分析[J].电子测试.2016 (3) :43-45.
                                    </a>
                                </li>
                                <li id="13">


                                    <a id="bibliography_6" title=" Xilinx.PG053 - XAUI v12.3 Product Guide[OL], (2017) [2018-9].https://www.xilinx.com/support/documentation/ip_documentation/xaui/v12_3/pg053-xaui.pdf." target="_blank"
                                       href="http://scholar.cnki.net/result.aspx?q=PG053 - XAUI v12.3 Product Guide[OL]">
                                        <b>[6]</b>
                                         Xilinx.PG053 - XAUI v12.3 Product Guide[OL], (2017) [2018-9].https://www.xilinx.com/support/documentation/ip_documentation/xaui/v12_3/pg053-xaui.pdf.
                                    </a>
                                </li>
                                <li id="15">


                                    <a id="bibliography_7" title=" Xilinx, PG046 - Aurora 8B/10B v11.1 Product Guide[OL], (2018) .[2018-9].https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_1/pg046-aurora-8b10b.pdf." target="_blank"
                                       href="http://scholar.cnki.net/result.aspx?q=PG046 - Aurora 8B/10B v11.1 Product Guide[OL]">
                                        <b>[7]</b>
                                         Xilinx, PG046 - Aurora 8B/10B v11.1 Product Guide[OL], (2018) .[2018-9].https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_1/pg046-aurora-8b10b.pdf.
                                    </a>
                                </li>
                                <li id="17">


                                    <a id="bibliography_8" title=" 苏秀妮, 陈建春, 那彦.基于RocketIO自定义传输协议在高速串行通信中的设计与实现[J].微电子学与计算机, 2013, 30 (9) :93-90." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201309023&amp;v=MDcwOThRS0RIODR2UjRUNmo1NE8zenFxQnRHRnJDVVJMT2VaZVZ1RnkzaFZMM0lNalhTWkxHNEg5TE1wbzlIWjQ=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[8]</b>
                                         苏秀妮, 陈建春, 那彦.基于RocketIO自定义传输协议在高速串行通信中的设计与实现[J].微电子学与计算机, 2013, 30 (9) :93-90.
                                    </a>
                                </li>
                            </ul>
                            <div style='display: none;' class="zqscroller" >
                                <h4 class="">附加材料</h4>
                                <ul></ul>
                            </div>
                        </div>
                    </div>
                </div>
            </div>
            &nbsp;
            <!--此处有一空格符 勿删-->
        </div>

        
    <div class="content">



        <!--tips start-->
                            <div class="tips">
                    <a href="http://navi.cnki.net/KNavi/JournalDetail?pcode=CJFD&amp;pykm=WXYJ" target="_blank">微电子学与计算机</a>
                2019,36(06),84-87             </div>
        <!--tips end-->
            <div class="top-title">
                <h1 class="title">
                    <span class="vm"><b>基于Rocket-IO的串行DDR实现和评估</b></span>
                                    </h1>

            </div>
                        <h2>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E9%99%88%E9%9B%85%E6%B3%BD&amp;code=41927643&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">陈雅泽</a>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E6%99%AF%E4%B9%83%E9%94%8B&amp;code=17674987&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">景乃锋</a>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E7%8E%8B%E7%90%B4&amp;code=08538762&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">王琴</a>
                </h2>
                    <h2>
                    <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=in&amp;skey=%E4%B8%8A%E6%B5%B7%E4%BA%A4%E9%80%9A%E5%A4%A7%E5%AD%A6%E7%94%B5%E5%AD%90%E4%BF%A1%E6%81%AF%E4%B8%8E%E7%94%B5%E6%B0%94%E5%B7%A5%E7%A8%8B%E5%AD%A6%E9%99%A2&amp;code=0054402&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">上海交通大学电子信息与电气工程学院</a>
            </h2>

        
<div class="link">
    <a id="aexport" class="icon icon-output"  onclick="" href="javascript:void(0);"><i></i>导出/参考文献</a>
    
    <span class="shareBoard" onmouseover="$('#sharedet').show();$('#this').addClass('shareBoardCUR')" onmouseout="$('#sharedet').hide();$('#this').removeClass('shareBoardCUR')">
        <a class="icon icon-share" href="#"><i></i>分享<em></em></a>
        <ul class="shareHide" id="sharedet" style="display: none;">
            <li><a title="复制链接" class="copy" onclick="" href="#"><i></i>复制链接</a></li>
            <li><a title="分享到新浪微博" class="xl" onclick="" href="javascript:common.ShareAction('xl');"><i></i>新浪微博</a></li>
            <li>
                <a title="分享到微信" class="wx" onclick="" href="#"><i></i>微信扫一扫</a>
                <div class="qrcode"><img src='' alt='' /></div>
            </li>
        </ul>

    </span>
    
    <a id="RefTrack" title="创建引文跟踪" class="icon icon-track" onclick="" href="javascript:void(0);"> <i></i>创建引文跟踪 </a>
    <a id="ashoucang" title="收藏" class="icon icon-favor" onclick="" href="javascript:void(0);"><i></i>收藏</a>
    <a class="icon icon-print" onclick="window.print();" href="javascript:void(0);"><i></i>打印</a>
    
    <!--版本切换 end-->
</div>
                            <div class="data" id="a_abstract">
                <span class="keys">摘<span style="font-family: 'Times New Roman';">&nbsp;&nbsp;&nbsp;&nbsp;</span>要：</span>
                <p>由于FPGA的IO端口数量有限, 导致FPGA往往只能搭载少量DDR存储器, 限制了大数据应用的内存容量.本文通过对传统DDR存储器接口的改进, 利用多种串行接口协议实现了存储数据的高速传输, 有效地提升了存储容量.实验中, 我们利用少量的IO资源实现了4倍的容量扩展, 并且对比评估了不同高速串行接口协议的实现, 为基于串行接口的DDR设计实现提供了有益的参考.</p>
            </div>
                    <div class="data" id="a_keywords">
                <span class="keys">关键词：</span>
                <p>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=%E9%AB%98%E9%80%9F%E4%B8%B2%E8%A1%8C%E6%80%BB%E7%BA%BF&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">高速串行总线;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=DDR%E6%8E%A5%E5%8F%A3&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">DDR接口;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=FPGA%E8%AE%BE%E8%AE%A1&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">FPGA设计;</a>
                </p>
            </div>
        
        <!--brief start-->
        
            <div class="brief">
                    <p>
                            <b>作者简介：</b>
                                                        <span>
                                    陈雅泽, 女, (1991-) , 硕士研究生.研究方向为集成电路设计.E-mail:chenyaze1991@sitll.edu.cn.;
                                </span>
                                <span>
                                    景乃锋, 男, (1982-) , 博士, 副研究员.研究方向为计算机体系结构.;
                                </span>
                                <span>
                                    王琴, 女, (1975-) , 博士, 副教授.研究方向为大规模集成电路设计、先进集成电路设计方法.;
                                </span>
                    </p>
                                    <p><b>收稿日期：</b>2018-09-27</p>

            </div>
                    <h1><b>Implementation and evaluation of the rocket-IO based serial DDR memory</b></h1>
                    <h2>
                    <span>CHEN Ya-ze</span>
                    <span>JING Nai-feng</span>
                    <span>WANG Qin</span>
            </h2>
                    <h2>
                    <span>School of Electronic Information and Electrical Engineering, Shanghai Jiao Tong University</span>
            </h2>
                            <div class="data" id="a_abstractEN">
                <span class="keys">Abstract：</span>
                <p>Due to the amount limitation of FPGA IO, there is little DDR storage can be used. Furthermore, the memory capacity is the restriction in the big data application. In this paper, we modify the DDR interface design, using various protocols to accomplish the high speed data transaction, improving the memory capacity efficiently. In the experiment we get 4 times more storage capacity by using little IO resource, and compare several protocols implementation in the design, providing a useful reference for serial interface-based DDR design.</p>
            </div>
                    <div class="data" id="a_keywordsEN">
                <span class="keys">Keyword：</span>
                <p>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=High%20speed%20serial%20link&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">High speed serial link;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=DDR%20interface&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">DDR interface;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=FPGA%20evaluation%20board&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">FPGA evaluation board;</a>
                </p>
            </div>
                    <div class="brief">
                
                    <p>
                                            </p>
                                    <p><b>Received：</b> 2018-09-27</p>
                            </div>


        <!--brief start-->
                        <h3 id="19" name="19" class="anchor-tag">1 <b>引言</b></h3>
                <div class="p1">
                    <p id="20">FPGA开发板由于存储容量有限且受IO端口限制, 存在存储容量不易扩展等问题, 使其在面对大数据应用原型验证开发时存在着诸多的限制.Xilinx提出了FPGA和HBM (high bandwidth memory) 或者HMC (hybrid memory cube) 三维结构提高数据的吞吐量以及存储容量, 但是功耗和成本十分高昂<citation id="62" type="reference"><link href="3" rel="bibliography" /><sup>[<a class="sup">1</a>]</sup></citation>.本文在FPGA串行总线扩展基础上, 利用低成本的FPGA开发板, 搭建了一款DDR串行扩展系统, 并利用多种高速串行接口协议进行了实现, 分析了多种高速串行传输协议所消耗的面积、功耗和延时等指标.实验表明, 利用串行总线接口可以实现内存容量的大幅扩展, 增加的延时和一次内存读取或写入的时间接近.</p>
                </div>
                <h3 id="21" name="21" class="anchor-tag">2 <b>系统结构设计</b></h3>
                <div class="p1">
                    <p id="22">本文采用的整体系统如图1所示.使用的是Xilinx的KC705 开发板, 其开发板采用的是XC7K325T-2FFG900C, 它.具有一个DDR3的DIMM接口, 和16个GTX高速串行传输收发器, 通过配置可以实现不同的协议.其中16个GTX每一个通道可以提供10 Gbps的传输速度, 总共可以提供160 Gbps的传输速度, 完全可以满足DDR峰值传输速度的要求<citation id="63" type="reference"><link href="5" rel="bibliography" /><sup>[<a class="sup">2</a>]</sup></citation>.</p>
                </div>
                <div class="area_img" id="23">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201906018_023.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图1 整体系统结构图" src="Detail/GetImg?filename=images/WXYJ201906018_023.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>1 <b>整体系统结构图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201906018_023.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="24">由于KC705只有一个DDR3接口, 而为了实现内存容量的扩展, 我们选择了Xilinx Virtex6 XC6VLX240T-1FFG1156, 它有一个DDR3接口, 同时, 还有24个高速串行收发器, 每个收发器可以支持6.25 Gbps的传输速度, 在接收到由KC705高速串行收发器的数据后, 可以将数据存储在Virtex6的内存中, 从而实现DDR容量的扩展.</p>
                </div>
                <h4 class="anchor-tag" id="25" name="25">2.1 DDR3<b>内存接口设计</b></h4>
                <div class="p1">
                    <p id="26">本文的DDR3接口利用Xilinx的提供的IP核生成器CORE Generator中集成的存储器接口生成器 (MIG) 进行设计.DDR3的型号选择了Micron MT8JTF12864HZ的1 GB内存, 有1个RANK, 最高支持的时钟速度为800 MHz.MIG的IP提供了用户接口, 用于接收和发送数据, 在本实验中, 从DDR3读出来的数据会通过串行的收发器发送至接收端.写入DDR3的数据也是从收发器接收到的数据.由于串行收发器的参考时钟通常是156.25 MHz, MIG用户接口读取和写入数据的时钟是200 MHz, 在这中间需要加入FIFO进行数据的缓冲.</p>
                </div>
                <div class="p1">
                    <p id="27">MIG的结构图如下:</p>
                </div>
                <div class="area_img" id="28">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201906018_028.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图2 MIG用户接口结构图" src="Detail/GetImg?filename=images/WXYJ201906018_028.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>2 MIG<b>用户接口结构图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201906018_028.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="29">在用户接口中, app_addr用于传输DDR3 SDRAM的地址, 通常是bank地址+Row地址+column地址;app_cmd用于传输控制位, 为3位宽;当app_cmd为3比特001时, 表明当前是读指令, 当app_cmd为全零时, 表明当前是写指令;app_en为地址的使能信号;app_wdf_data和app_rd_data分别是写入和读出的数据;app_wdf_wren为写使能信号;app_rdy是标志位, 表示当前用户接口可以接收指令.读写的时序需要满足文献<citation id="64" type="reference">[<a class="sup">3</a>]</citation>中要求的时序.</p>
                </div>
                <div class="p1">
                    <p id="30">在本实验中, MIG的用户接口的数据会从串行总线传输过来, 在不同接口的实现中, DDR接口的设计是相同的.在接收端接收到字节同步位之后, 第一个时钟周期的数据会给app_addr, 第二个时钟周期的数据会给一个计数器实现用户接口地址的控制.第三个时钟周期的数据会给app_cmd, 用于读写的控制.</p>
                </div>
                <h4 class="anchor-tag" id="31" name="31">2.2 <b>高速串行接口设计</b></h4>
                <div class="p1">
                    <p id="32">本文选取的开发板KC705拥有16个10 Gbps串行传输的高速串行收发器.能够支持的高速串行协议包括:PCIe、XAUI、RapidIO以及Aurora等.</p>
                </div>
                <div class="p1">
                    <p id="33">XAUI、Rapid IO和Aurora是常用到的基于相似的SerDes高速串行总线, 具有一定的相似性, 通过在FPGA上实现这些高速串行接口, 评估其消耗的资源以及在串行内存中带来的传输延时<citation id="65" type="reference"><link href="9" rel="bibliography" /><link href="11" rel="bibliography" /><sup>[<a class="sup">4</a>,<a class="sup">5</a>]</sup></citation>.</p>
                </div>
                <h4 class="anchor-tag" id="34" name="34">2.2.1 基于Xilinx FPGA串行收发器设计</h4>
                <div class="p1">
                    <p id="35">一个收发器的结构如图3所示.它包含两层, 一层是物理编码层 (PCS) , 另一层是物理媒介层 (PMA) .PCS主要包含8b/10b编码、同步控制等等, 在PCS层, 可以选择PCS近端回环和远端回环的测试, 以及伪随机数发生器, 方便测试以及在发生问题时, 用于隔离问题.PMA主要包含并串转换和发送端驱动强度的控制, 比如预加重、去加重;以及接收端的PMA会包含时钟恢复模块等等.</p>
                </div>
                <div class="area_img" id="36">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201906018_036.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图3 收发器结构框图" src="Detail/GetImg?filename=images/WXYJ201906018_036.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>3 <b>收发器结构框图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201906018_036.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="37">在使用Xilinx的收发器的接口时, 用户定义的数据从FPGA发送端接口发出, 经过8 b/10 b编码, 通过发送端FIFO, 经过并串转换, 最后到差分数据的端口.在接收时, 从FPGA的差分接收端接收数据, 通过做时钟恢复, 得到用于接收端的串并转换、8 b/10 b解码以及通道同步等等功能<citation id="66" type="reference"><link href="13" rel="bibliography" /><sup>[<a class="sup">6</a>]</sup></citation>.</p>
                </div>
                <div class="p1">
                    <p id="38">在本文的设计中, 由于是采用的DMA的方式进行传输, 在串行传输的数据中, 首先发送的是8 b/10 b中的K28.5, 用于字节同步, 第二个时钟周期数据发送内存地址, 第三个时钟周期数据发送DMA需要读取或写入的数据容量, 第四个时钟周期数据发送其余数据, 在没有数据传输时, 会发送IDLE数据.</p>
                </div>
                <div class="p1">
                    <p id="39">在接收端, 收到字节同步的数据之后, 会根据地址、数据容量、以及读写指令对DDR进行操作.</p>
                </div>
                <h4 class="anchor-tag" id="40" name="40">2.2.2 基于Xilinx FPGA的协议接口设计</h4>
                <div class="p1">
                    <p id="41">以Xilinx提供的XAUI IP为例, 它包含了HSST的wrapper, 以及XAUI的core, 如下图所示.</p>
                </div>
                <div class="area_img" id="42">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201906018_042.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图4 XAUI 结构图" src="Detail/GetImg?filename=images/WXYJ201906018_042.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>4 XAUI <b>结构图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201906018_042.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="43">XAUI从用户逻辑接口处收到64位宽数据, 以及8位控制位, 通过core, 分给4个收发器, 并继续传输至PCB上, 在接收时, 首先从收发器接收, core接收到数据后, 对4个通道的数据进行同步, 再发给用户逻辑.用户可以通过mdio接口, 对IP进行配置.没有数据需要发送接收时, 由空闲数据发生器产生数据, 防止总线时钟丢失<citation id="67" type="reference"><link href="15" rel="bibliography" /><sup>[<a class="sup">7</a>]</sup></citation>.</p>
                </div>
                <div class="p1">
                    <p id="44">Aurora 8 b/10 b的实现与XAUI IP类似, 不同的是Aurora在发送起始和终止数据时, 需要一个低速的信号SOF/EOF进行控制.</p>
                </div>
                <div class="p1">
                    <p id="45">而RapidIO则在接收和发送之前需要发送读或者写事务请求.</p>
                </div>
                <h3 id="46" name="46" class="anchor-tag">3 <b>实验结果分析</b></h3>
                <div class="p1">
                    <p id="47">为了避免跨板传输时带来的传输衰减以及提高资源利用率, 本文将系统设计中的Xilinx V6 FPGA部分也放在主板的系统中.在选择协议时, 由于Xilinx提供的PCIe中采用了AXI接口, 会消耗额外的资源, 所以我们只选择了XAUI、RapidIO、Aurora 8b/10b以及可以自定义协议的RocketIO.在开发环境的选择上, 采用vivado 2016.4和Xilinx FPGA KC705开发板.</p>
                </div>
                <h4 class="anchor-tag" id="48" name="48">3.1 <b>基于串行总线的</b>DDR3<b>存储系统</b></h4>
                <div class="p1">
                    <p id="49">在资源消耗方面, 基于传串行总线的DDR3存储系统消耗的资源情况如表1所示.</p>
                </div>
                <div class="area_img" id="50">
                    <p class="img_tit"><b>表</b>1 <b>总工程消耗的</b>FPGA<b>资源</b> <a class="downexcel" onclick="DownLoadReportExcel(this)">导出到EXCEL</a></p>
                    <p class="img_tit"></p>
                    <p class="img_note"></p>
                    <table id="50" border="1"><tr><td><br />资源</td><td>使用</td><td>可用</td><td>百分比%</td></tr><tr><td><br />LUT</td><td>18 103</td><td>203 800</td><td>8.88</td></tr><tr><td><br />FF</td><td>20 615</td><td>407 600</td><td>5.06</td></tr><tr><td><br />IO</td><td>121</td><td>500</td><td>24.20</td></tr><tr><td><br />GT</td><td>4</td><td>16</td><td>25.00</td></tr></table>
                    <form name="form" action="/kxreader/Detail/DownloadReportExcel" method="POST" style="display:inline">
                        <input type="hidden" name="hidTable" value="" />
                        <input type="hidden" name="hidFileName" value="" />
                    </form>
                    <p class="img_note"></p>
                    <p class="img_note"></p>
                </div>
                <div class="p1">
                    <p id="51">由于既用到了MIG, 又用到高速串行总线接口, 所以在IO的使用率会比较高.XC7K325T的FPGA一共有16个高速传输接口, 每个通道可以支持最大10 Gbps的数据传输.在这里, 协议选择了多通道的RapidIO协议, 每个通道6.25 Gbps, 两个通道用于发送, 两个通道用于接收.所以在这里, 高速串行接口的资源利用率为25%.</p>
                </div>
                <div class="p1">
                    <p id="52">在使用XAUI协议时, 由于协议为每个通道的传输速度3.125 Gbps, 要实现与RapidIO同样的性能, 则需要四组通道发送数据, 以及四组通道接收数据.</p>
                </div>
                <div class="p1">
                    <p id="53">Aurora 8 b/10 b和RapidIO类似, 单个通道都可以实现6.25 Gbps速度的传输<citation id="68" type="reference"><link href="17" rel="bibliography" /><sup>[<a class="sup">8</a>]</sup></citation>.</p>
                </div>
                <h4 class="anchor-tag" id="54" name="54">3.2 <b>不同协议的实现结果对比</b></h4>
                <div class="p1">
                    <p id="55">在配置收发器的工作状态时, 可以选择数据位宽为32 bits或者64 bits, 但实验结果辨明, 不同参数实验结果影响不大, 资源以及功耗差别并不明显.</p>
                </div>
                <div class="p1">
                    <p id="56">通过在FPGA上实现不同的协议, 可以看到, 在资源消耗上, 由于XAUI协议的单个通道的速度只有其他协议的一半, 所以其消耗的高速传输收发器是其他协议的两倍, 在LUT和FF的资源中, 四种串行传输协议的资源利用率比较相似.</p>
                </div>
                <div class="p1">
                    <p id="57">针对不同协议的功耗, 我们采用功耗计测量收发器一直工作时的功耗.结果表明, 为收发器相同的传输速率, XAUI需要使用更多的收发器, 尽管收发器的工作频率没有其他三者高, 但是功耗最高.由于不同的协议在实现时, 其物理层主要是由收发器实现, 而这部分的功耗占协议实现消耗的功耗一半以上, 所以在不同的协议实现中, 功耗差别不明显, 如表2中功耗一行显示.</p>
                </div>
                <div class="p1">
                    <p id="58">对于延时, 我们利用接收端数据与发送端数据相差的时钟周期数得到.在MIG中, DDR3在读取数据时的延时是20 ns, 由高速串行收发器带来的延时也如下表2所示, XAUI、RapidIO和Aurora8b/10b由于有对应的core设计, 用于4个通道的同步, 以及收发器没有数据传输时, 发送IDLE数据, 所以这三个协议的延时比其他的延时大.</p>
                </div>
                <div class="area_img" id="59">
                    <p class="img_tit"><b>表</b>2 <b>不同协议实现结果对比</b> <a class="downexcel" onclick="DownLoadReportExcel(this)">导出到EXCEL</a></p>
                    <p class="img_tit"></p>
                    <p class="img_note"></p>
                    <table id="59" border="1"><tr><td><br /></td><td>XAUI</td><td>RapidIO</td><td>Aurora<br />8b/10b</td><td>Raw<br />data</td></tr><tr><td><br />LUT</td><td>3 462</td><td>2 067</td><td>2 245</td><td>2 055</td></tr><tr><td><br />FF</td><td>10 382</td><td>14 739</td><td>15 191</td><td>15 638</td></tr><tr><td><br />GT</td><td>8</td><td>4</td><td>4</td><td>4</td></tr><tr><td><br />功耗 (W) </td><td>2.76</td><td>1.64</td><td>1.63</td><td>1.63</td></tr><tr><td><br />延时 (ns) </td><td>59</td><td>55</td><td>52</td><td>25</td></tr></table>
                    <form name="form" action="/kxreader/Detail/DownloadReportExcel" method="POST" style="display:inline">
                        <input type="hidden" name="hidTable" value="" />
                        <input type="hidden" name="hidFileName" value="" />
                    </form>
                    <p class="img_note"></p>
                    <p class="img_note"></p>
                </div>
                <h3 id="60" name="60" class="anchor-tag">4 <b>结束语</b></h3>
                <div class="p1">
                    <p id="61">本文利用FPGA实现了基于高速串行总线的DDR存储系统扩展实现.本文以Xilinx KC705为例, 利用HSSI实现了4倍的内存容量的增加, 带来的延时也在可以接受的范围.实验结果表明, 选择不同的传输协议, 在同样的数据传输速度下, 消耗的资源, 增加的延时均有所不同.</p>
                </div>

        <!--brief end-->
        
        <!--conten left  end-->
        <!--增强附件-->
        

        <!--reference start-->
            <div class="reference anchor-tag" id="a_bibliography">
                    <h3>参考文献</h3>
                                        <p id="3">
                            <a id="bibliography_1" target="_blank" href="http://scholar.cnki.net/result.aspx?q=SMEFF:A scalable memory extension fabric for FPGA.">

                                <b>[1]</b> LI W, ZHAO Y Y, LIU Y H, et al.SMEFF:A scalable memory extension fabric for FPGA.[C]//International Conference on Field Programmable Technology (ICFPT) , 2017, :40-47.
                            </a>
                        </p>
                        <p id="5">
                            <a id="bibliography_2" target="_blank" href="http://scholar.cnki.net/result.aspx?q=Ug576-ultrascale -gth-transceivers[OL]">

                                <b>[2]</b> Xilinx.Ug576-ultrascale -gth-transceivers[OL] (2018) [2018-9].https://www.xilinx.com/support/documentation/user_guides/ug576-ultrascale-gth-transceivers.pdf.
                            </a>
                        </p>
                        <p id="7">
                            <a id="bibliography_3" target="_blank" href="http://scholar.cnki.net/result.aspx?q=UG586 - 7series - MIS[OL]">

                                <b>[3]</b> Xilinx, UG586 - 7series - MIS[OL], (2018) .[2018-9].https://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v4_1/ug586_7Series_MIS.pdf.
                            </a>
                        </p>
                        <p id="9">
                            <a id="bibliography_4" target="_blank" href="http://scholar.cnki.net/result.aspx?q=3ae-2002 IEEE Standard for Information technology">

                                <b>[4]</b> IEEEStandards Association.IEEE 802.3ae-2002 IEEE Standard for Information technology [S].2002.
                            </a>
                        </p>
                        <p id="11">
                            <a id="bibliography_5" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WDZC201603016&amp;v=MjcyOTVoVkwzSU1pblJiYkc0SDlmTXJJOUVZb1FLREg4NHZSNFQ2ajU0TzN6cXFCdEdGckNVUkxPZVplVnVGeTM=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[5]</b> 刘军伟, 多种高速串行总线的对比研究与分析[J].电子测试.2016 (3) :43-45.
                            </a>
                        </p>
                        <p id="13">
                            <a id="bibliography_6" target="_blank" href="http://scholar.cnki.net/result.aspx?q=PG053 - XAUI v12.3 Product Guide[OL]">

                                <b>[6]</b> Xilinx.PG053 - XAUI v12.3 Product Guide[OL], (2017) [2018-9].https://www.xilinx.com/support/documentation/ip_documentation/xaui/v12_3/pg053-xaui.pdf.
                            </a>
                        </p>
                        <p id="15">
                            <a id="bibliography_7" target="_blank" href="http://scholar.cnki.net/result.aspx?q=PG046 - Aurora 8B/10B v11.1 Product Guide[OL]">

                                <b>[7]</b> Xilinx, PG046 - Aurora 8B/10B v11.1 Product Guide[OL], (2018) .[2018-9].https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_1/pg046-aurora-8b10b.pdf.
                            </a>
                        </p>
                        <p id="17">
                            <a id="bibliography_8" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201309023&amp;v=MDc4Mjg2ajU0TzN6cXFCdEdGckNVUkxPZVplVnVGeTNoVkwzSU1qWFNaTEc0SDlMTXBvOUhaNFFLREg4NHZSNFQ=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[8]</b> 苏秀妮, 陈建春, 那彦.基于RocketIO自定义传输协议在高速串行通信中的设计与实现[J].微电子学与计算机, 2013, 30 (9) :93-90.
                            </a>
                        </p>
            </div>
        <!--reference end-->
        <!--footnote start-->
        <!--footnote end-->



    </div>

        <input id="fileid" type="hidden" value="WXYJ201906018" />
        <input id="dpi" type="hidden" value="800" />
    </div>

<script>
var _hmt = _hmt || [];
(function() {
  var hm = document.createElement("script");
  hm.src = "https://hm.baidu.com/hm.js?6e967eb120601ea41b9d312166416aa6";
  var s = document.getElementsByTagName("script")[0];
  s.parentNode.insertBefore(hm, s);
})();
</script>

    


<input id="hid_uid" name="hid_uid" type="hidden" value="WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
<input id="hid_kLogin_headerUrl" name="hid_kLogin_headerUrl" type="hidden" value="/KLogin/Request/GetKHeader.ashx%3Fcallback%3D%3F" />
<input id="hid_kLogin_footerUrl" name="hid_kLogin_footerUrl" type="hidden" value="/KLogin/Request/GetKFooter.ashx%3Fcallback%3D%3F" />
<div class="btn-link" style="display: none"><a target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201906018&amp;v=MDc2NDg2ajU0TzN6cXFCdEdGckNVUkxPZVplVnVGeTNoVkwzSk1qWFNaTEc0SDlqTXFZOUViSVFLREg4NHZSNFQ=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEZ1NGRMODlOanZuT1VLOEVOTT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">知网节</a></div>
<div class="popflow" id="popupTips" style="display: none;">
    <div class="popflowArr"></div>
    <div class="popflowCot">
        <div class="hd"><a href="javascript:void(0);" onclick="$('#popupTips').hide();$('#popupmsg').html('')" class="close">X</a></div>
        <div class="bd">
            <p class="mes" id="popupmsg" name="popupmsg"></p>
          
        </div>
    </div>
</div>
<input type="hidden" id="myexport" value="//kns.cnki.net" />

<input type="hidden" id="KPCAPIPATH" value="//ishufang.cnki.net" />
<input type="hidden" id="CitedTimes" value="" />
<div class="link" id="GLSearch" style="display: none;">
    <i class="icon-trangle"></i>
    <div class="inner">
        <a class="icon" id="copytext">复制</a>
        <a class="icon" target="_blank" onclick="searchCRFD(this)">工具书搜索</a>
    </div>
</div>




<input id="hidVirtualPath" name="hidVirtualPath" type="hidden" value="/kxreader" />
<script src="/kxreader/bundles/detail?v=-ULdk-c6FkZHtJA2KAXPgHnyA8mtgyPnBde_C2VZ2BY1"></script>

<script src="/kxreader/Scripts/layer.min.js" type="text/javascript"></script>

<div id="footerBox" class="rootw footer">
</div>
<script>
    if (typeof FlushLogin == 'function') {
        FlushLogin();
    }
    modifyEcpHeader(true);
</script>

<!--图片放大功能 start-->
<script src="/kxreader/bundles/imagebox?v=W4phPu9SNkGcuPeJclikuVE3PpRyIW_gnfjm_19nynI1"></script>

<script type="text/javascript">
    $(function () {
        var j = $.noConflict();
        j(function () {
            j(".zoom-in,.btn-zoomin").imgbox({
                'alignment': 'center',
                'allowMultiple': false,
                'overlayShow': true
            });
        })
    });
</script>
<!--图片放大功能 end-->
<div class="fixedbar">
    <div class="backtop hiddenV" id="backtop">
        <a id="backTopSide" href="javascript:scroll(0,0);" title=""></a>
    </div>
</div>
<script type="text/javascript" src="/kxreader/Scripts/MathJax-2.6-latest/MathJax.js?config=MML_HTMLorMML-full"></script>

</body>
</html>
