CG_VCEPLL_FUNC_CNTL,VAR_0
CG_VCEPLL_FUNC_CNTL_2,VAR_1
CG_VCEPLL_FUNC_CNTL_3,VAR_2
CG_VCEPLL_FUNC_CNTL_5,VAR_3
CG_VCEPLL_SPREAD_SPECTRUM,VAR_4
ECCLK_SRC_SEL,FUNC_0
ECCLK_SRC_SEL_MASK,VAR_5
EVCLK_SRC_SEL,FUNC_1
EVCLK_SRC_SEL_MASK,VAR_6
RESET_ANTI_MUX_MASK,VAR_7
SSEN_MASK,VAR_8
VCEPLL_BYPASS_EN_MASK,VAR_9
VCEPLL_FB_DIV,FUNC_2
VCEPLL_FB_DIV_MASK,VAR_10
VCEPLL_PDIV_A,FUNC_3
VCEPLL_PDIV_A_MASK,VAR_11
VCEPLL_PDIV_B,FUNC_4
VCEPLL_PDIV_B_MASK,VAR_12
VCEPLL_REF_DIV_MASK,VAR_13
VCEPLL_RESET_MASK,VAR_14
VCEPLL_SLEEP_MASK,VAR_15
VCEPLL_VCO_MODE_MASK,VAR_16
WREG32_SMC_P,FUNC_5
mdelay,FUNC_6
radeon_uvd_calc_upll_dividers,FUNC_7
si_vce_send_vcepll_ctlreq,FUNC_8
si_set_vce_clocks,FUNC_9
rdev,VAR_17
evclk,VAR_18
ecclk,VAR_19
fb_div,VAR_20
evclk_div,VAR_21
ecclk_div,VAR_22
r,VAR_23
