{
  "id": 47590,
  "회사이름": "a블루닷",
  "회사제목": "h2[3년이상] 반도체 회로 설계 개발자",
  "회사설명": "span데이터센터의 동영상 처리·압축 워크로드를 고속, 고화질로 처리하기 위한 반도체 IP블럭을 설계합니다. 설계 복잡도가 가장 높은 IP 중 하나입니다. (도전하세요!)\n\n설계팀은 C/C++를 사용한 High-Level Synthesis를 주력으로 사용하고 있습니다.\n\n해당 분야에서 최고의 실력을 가진 팀이라고 자신있게 말씀드릴 수 있습니다.\n\n도전적인 IP설계와 첨단의 개발플로우로 익히고 실무에 적용함으로써 성공적인 제품개발을 경험하고, 반도체 설계자로써의 차별화된 경쟁력을 키우실 수 있습니다.",
  "주요업무": "spanº 알고리즘 개발자와 협업\nㆍ AI엔지니어, 코덱엔지니어가 개발한 알고리즘을 반도체 IP블럭으로 구현하기 위해 함께 검토하고 최적화합니다.\nº 반도체 IP블럭 설계\nㆍ C/C++ 또는 Verilog HDL을 이용하여 반도체 IP블럭을 설계합니다.\nº 통합·검증\nㆍ 반도체 IP블럭들을 통합하고 검증합니다.\nº Validation\nㆍ 칩, 보드 수준의 검증 지원을 위해 소프트웨어 엔지니어를 지원합니다.",
  "자격요건": "spanº C/C++, Verilog HDL\nㆍ C/C++로 기술된 알고리즘을 주어진 설계사양을 만족하는 Verilog HDL로 옮길 수 있어야 합니다.\n- printf( ) 뿐만 아니라 디버거를 사용한 디버깅도 가능해야 합니다. :)\nㆍ 예를 들어, Motion Estimation(ME) 정도의 복잡도를 가지는 알고리즘을 이해하고 설계로 옮길 수 있는 역량을 기대합니다.\nㆍ 예로 든 알고리즘을 아무리 읽어보아도 이해가 되지 않지만, 설계 좀 한다는 소리를 듣는 분이라면 지원해주세요.\nº 자동화를 위한 스크립팅 가능\nㆍ Shell 또는 Python 프로그래밍 가능\nº 솔직하고 명확한 의사소통\nº 기본적인 EDA 툴은(합성툴, 시뮬레이터, 디버거) 무리없이 사용가능해야 합니다.\nº 설계 결과물의 PPA (Power, Performance, Area)를 분석하고 최적화할 수 있는 역량이 있어야 합니다.\nº AMBA, TileLink, Wishbone 중 적어도 하나의 버스 프로토콜에 대한 이해가 요구됩니다.\n\n자격요건 중에 한 두가지 부족하지만, 노력으로 충분히 캐치업할 수 있는 자신이 있다면 망설이지말고 지원해주세요!",
  "우대사항": "spanº High-Level Synthesis 경험자\nº 동영상코덱 또는 영상처리 관련 프로젝트 경험\nº 상용(양산)칩 설계 프로젝트 경험",
  "혜택 및 복지": "span• 지원금/보험 : 매년 종합건강검진 제공\n• 급여제도 : 퇴직연금, 4대보험\n• 선물 : 명절, 창립일, 크리스마스\n• 교육/생활 : 창립일 행사, 워크샵, 도서구입 지원, 교육 지원, 야근식대 지원, 스낵바(간식, 음료) 제공\n• 근무 환경 : 고성능 컴퓨터 지원, 유니폼 지급, 필요 소모품 한도 내 지원\n• 출퇴근 : 재택근무, 자율 근무제\n• 리프레시 : 자유로운 연차 사용(추가 연차 제공)\n• 조직문화 : 수평적 조직문화, 회식 및 야근 강요 안함, 자유복장, 닉네임 문화",
  "기술스택 ・ 툴": "divGit\nGithub\niOS\nPython\nAWS\nSpring Framework"
}