 I
 
中文摘要 
本計劃探討開發應用於視訊系統的全數位時脈產生器，其主要功能是接收顯示卡發出的
水平同步訊號 (HSYNC)，並依據使用者設定的螢幕解析度，產生高頻率像素時脈 (Pixel 
Clock) 來擷取視訊訊號資料。與傳統鎖相迴路相較，本論文提出電路在高頻率倍數鎖相迴
路應用上，有較佳的追蹤相位能力。此電路在大量的雜訊干擾時，仍然可以擁有快速追蹤
相位能力。並利用數位迴路的優點，可避免在先進製程因為電晶體漏電問題造成迴路不穩，
且可降低晶片面積並避免使用外接元件 (如外接電容，額外的石英震盪器)。並開發抵抗水
平同步訊號雜訊干擾的數位濾波器，以改善時脈產生器的輸出週期抖動。取樣時脈 (Pixel 
Clock) 的穩定度直接影響到顯示畫面的品質。因此，如何在高頻率倍數下，產生一個穩定
的時脈訊號，是此電路設計的重點。本計劃所提出的 ADPLL 將使標準元件庫 65nm 標準
CMOS 製程來製作晶片，驗證所提出的電路架構。 
 
關鍵詞：時脈產生器、全數位鎖相迴路電路、數位濾波器、時間對數位轉換器、Σ△調變 
 
Abstract 
An All-Digital Phase-Locked Loop (ADPLL) for video capture application is proposed in this 
project. The major function of this ADPLL is to generate the high speed pixel clock from the 
horizontal synchronization signal (HSYNC) of the Person Computer (PC) graphics card 
according to the user-defined video resolution. When it is compared with conventional 
Phase-Locked Loop (PLL), the proposed design have better phase tracking ability than 
conventional PLLs in high frequency multiplication factor applications. And it can accept large 
reference clock jitter and still have fast phase tracking ability. The advantages of digital design 
can overcome the leakage problem in advanced CMOS process, reduce chip area and avoid to use 
external components (such as external capacitor and oscillator). The digital loop filter was 
developed to resist the jitter effects of reference clock and to reduce the period jitter of pixel 
clock. The stability of sampling clock (pixel clock) will have large effects on video quality. Thus 
how to generate a very stable, and small phase drift pixel clock, is the major design challenge in 
this project. The proposed ADPLL was implemented with standard cells on a standard 65nm 
CMOS process to verify the performance of the proposed architecture. 
Keywords : clock generator, ADPLL, digital loop filter, TDC, sigma-delta modulator 
 2
 
圖一: The proposed All-Digital Video Capture Phase-Locked Loop 
圖二為本計畫所使用之 Sigma-Delta Modulator with DCO 的示意圖，由於 DCO 輸出的
時脈，由 Sigma-Delta Modulator 控制，利用不斷的在相鄰的週期中變換其週期，因此可以
造出一平均頻率解析度加強的效果，因而可以改善 PLL 在高頻率倍數下，追蹤參考相位
的能力，也能改善迴路最後輸出的 Phase Tracking Jitter。 
 
圖二: Sigma-Delta Modulator and DCO 
圖三為本計劃所使用之 DCO 架構。DCO 在 ADPLL 系統是非常重要的元件，因為 DCO
通常佔 ADPLL 約一半左右的面積和電力消耗。所以如何設計出面積小和高度解析率的
DCO 是非常重要。在本計畫中，DCO 採用串接方式來做設計，將 DCO 分為初調
(Coarse-Tuning Stage)和微調(Fine-Tuning Stage)兩部份。使用串接方式來設計 DCO，在 DCO
初調階段，可以決定出大範圍的 Delay，當決定初調的範圍之後，再進入微調階段，此階段
具有較高的解析率，可以精細的調整 DCO 的延遲。所以採用初調和微調串接的方式，可以
 4
 
表一: Performance of the proposed DCO 
 TT corner FF corner SS corner 
初調範圍 (ps) 550.129 435.619 891.884 
微調範圍 (ps) 517.520 406.500 846.494 
DCO 解析度 (ps) 17.205 13.617 27.907 
最大週期 (ns) 18.749 14.798 30.492 
最小週期 (ns) 1.131 0.854 1.916 
最大頻率 (MHz) 884.173 1171.235 522.030 
最小頻率 (MHz) 53.336 67.577 32.796 
表一詳列此 DCO 各項屬性：粗調範圍、微調範圍、DCO 解析度、最大週期、最小週
期、最大頻率和最小頻率。可見此 DCO 解析度在 TT corner、FF corner、SS corner 下為
17.205ps、13.617ps、27.907ps。此 DCO 輸出頻率範圍可符合視訊系統介面(XGA、SXGA、
UXGA、WUXGA)各種模式下之要求。 
圖五為本計劃所使用之 Phase and Frequency Detector (PFD) 示意圖。此 PFD 用來偵測
頻率誤差和相位誤差。當 HSOUT 訊號領先 HSYNC 訊號時，會在 flagU 訊號上產生一個 low 
pulse，相反的，若 HSOUT 落後 HSYNC 訊號，會在 flagD 訊號上產生一個 low pulse。且
為了提高此 PFD 的相差鑑別率，在此 PFD 中用 Digital Pulse Amplifier 去放大訊號寬度，增
加 PFD 的鑑別解析度。圖六為 PFD 中 Digital Pulse Amplifier 架構。 
 
圖五: The cell-based, three-state, bang-bang PFD architecture  
 
 6
 
 
 
圖八: The detailed structure of the sub-TDC 
 
圖九: The finite state machine of the ADPLL controller 
 8
 
 
圖十一: Different jitter models and its distribution 
 
 
圖十二:The comparison of the maximum phase error in different jitter models 
 10
 
 
圖十三: Maximum phase error of the proposed ADPLL with and without SDM 
 
圖十四: Maximum phase error of proposed ADPLL with and without TDC 
圖十五和圖十六為本計畫 ADPLL 電路在各種不同 Jitter 大小下，使用 TDC 和不使用
TDC 對整體電路的影響。由圖十五可見若參考時脈沒有 Jitter 干擾( 0ns HSYNC Jitter)，則
本計畫 ADPLL 不需要 TDC 即可把相差控制在 30% Pixel Clock 週期以下，但隨著 Jitter 的
變大，則可以清楚發現，若不採用 TDC 電路來補償即時的 Jitter 干擾，相差的累積會隨著
參考時脈 Jitter 的變大而呈現倍數的放大。如圖十六，若採用 TDC 去補償即時 Jitter 造成的
 12
 
表四: Maximum phase error with and without TDC in XGA to WUXGA 
(ns) TDC Jitter 1.2 ns Jitter 1.0 ns Jitter 0.2 ns Jitter 0.0 ns 
OFF 4.95 (46.78%) 3.99 (37.72%) 1.25 (11.80%) 0.85 (8.03%)
XGA 
ON 2.19 (20.69%) 1.45 (13.68%) 0.66 (6.24%) 0.54 (5.08%)
OFF 4.08 (55.04%) 3.95 (53.35%) 1.08 (14.61%) 0.70 (9.45%)
SXGA 
ON 1.90 (25.62%) 1.23 (16.58%) 0.43 (5.76%) 0.26 (3.51%)
OFF 3.67 (59.37%) 3.36 (54.43%) 1.73 (27.94%) 1.35 (21.89%)
UXGA 
ON 2.32 (37.53%) 1.86 (30.12%) 1.34 (21.63%) 0.89 (14.47%)
OFF 3.90 (75.29%) 3.18 (61.35%) 1.41 (27.23%) 0.81 (15.54%)
WUXGA 
ON 1.70 (32.89%) 1.30 (25.04%) 0.80 (15.48%) 0.35 (6.69%)
 
因為本計劃預計開發之鎖相迴路的參考時脈頻率很低(68.677kHz ~ 74.556kHz)，但是 
DCO 最高輸出頻率為 193.250MHz。因此在電路模擬時，為了遷就 DCO 模擬的準確度，
會讓整體鎖相迴路模擬時間拉的很長。因此有必要建立混合式訊號模擬流程 (Mixed-Signal 
Simulation Flow)，將數位電路以 Verilog 模擬，並同時與使用 SPICE 電路模擬的 DCO、
TDC和 PFD，進行混合訊號式模擬(Mixed-Signal Co-Simulation)。本計劃已採用 Cadence 的 
AMS-Ultra 混合訊號式模擬環境，結合  Fast-SPICE UltraSIM 和  NC-Verilog 進行 
Co-Simulation，以達到減少電路模擬時間，縮短電路開發所需時間的目標。圖十七為各種
視訊模式在 AMS-Ultra 混合訊號模擬結果。表五為實際的模擬資訊。 
 
 
圖十七: The maximum phase error in AMS simulation 
 14
 
 
圖十九: The locking procedure of the proposed ADPLL in 5600 multiplication factor 
 
圖二十為實際 Pixel Clock Jitter 量測情形，因為實際量測環境參考時脈的 Jitter 干擾是
非常大的，JitterRMS和 JitterPk-Pk 大約是 39.03ps 和 391.08ps。圖二十(a)為本計劃 ADPLL 在
WUXGA 模式下 (2592 倍) 的 Jitter 量測情形， JitterRMS 和 JitterPk-Pk 分別是 29.71ps 和 
628.89ps。圖二十(b)為測試模式下 (5600 倍) Jitter 量測情形。JitterRMS 和 JitterPk-Pk 分別是 
8.64ps 和 165.56ps。因為參考時脈的 JitterPk-Pk 非常大，才造成在此兩種模式下 JitterPk-Pk略
高。 
 
 
(a) The jitter histogram of the pixel clock in WUXGA mode (@193.26MHz) 
 16
 
表七為本計劃 ADPLL 和目前現有架構的比較表。在表七，[14]使用 bang-bang PFD 去
實現 ADPLL，此 ADPLL 只運用 PFD 的 “leading＂和 “lagging＂資訊去補償相差。且此
篇文獻，假設現有參考時脈是理想的，也就是沒有任何的 Jitter 干擾，但若是參考時脈發生
Jitter 干擾時，則此篇提出之 ADPLL 將不會具有相位追蹤的能力，也沒有抵抗 Jitter 干擾的
能力。 
本計劃提出 ADPLL 運用 PFD 的 “leading＂和 “lagging＂資訊再搭配 TDC 去實際量
化出相差的量，所以可以及時補償 Jitter 干擾所造成的相差。反觀本計劃 ADPLL 若沒有參
考時脈的干擾(0ns HSYNC Jitter)，且不使用 TDC，也可以達到頻率相位的追蹤和符合系統
規格。在表七，[11][12]雖然是高倍數的 ADPLL，但兩者只能倍出相對應頻率，並不具相
位追蹤能力。文獻[13][14] 所提出之 ADPLL 採用 TDC-Based PFD，雖然有用 TDC 去量化
相差，但兩者架構皆需額外的石英震盪器，去產生一個穩定的時脈源。這會造成設計上成
本的增加和負擔。因此本計劃所提出之 ADPLL 在參考時脈有 Jitter 干擾下，仍可以達到快
速相位追蹤的能力和非常小的相差。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 18
 
 
在本計畫中提出一個快速相位追蹤和高頻率倍數的 ADPLL。此 ADPLL 利用
Sigma-delta Modulator 大幅改善等效 DCO 解析度，並降低相差。當參考時脈有大量的 Jitter
干擾時，此 ADPLL 利用 TDC 和 SDM 去補償即時相差，且達到快速鎖定。 
對於本計畫，我們實際下線兩顆 65nm 晶片，驗證提出的方法和電路的技巧，經由量
測結果，證明此計畫所提出方法是可行的。以下分別為實際下線晶片： 
UMC-L65909 : A Built-in Self-Calibration Circuit Digital controlled oscillator.  
UMC-L65003 : Fast phase tracking and high frequency multiplication factor ADPLL. 
 
本計畫也將研究成果發表於國際研討會和國際期刊上，分別為： 
1. 投稿 2010, IEEE International Symposium on Circuits and Systems (ISCAS) (失敗) 
A Monotonic Digitally Controlled Oscillator with Self-Calibration in 65nm CMOS 
Technology 
2. 投稿 2011, IEEE Transaction on Circuits and System II: Express Brief (審查中) 
A Built-in Self Calibration Circuit for Monotonic Digitally Controlled Oscillator 
Design in 65nm CMOS Technology 
3. 投稿 2011, VLSI CAD (接受) 
A Monotonic Digitally Controlled Oscillator with Self-Calibration in 65nm CMOS 
Technology 
4. 投稿 2011, IEEE Journal of Solid-State Circuits (審查中) 
Fast Phase Tracking and High Frequency Multiplication Factor All-Digital 
Phase-Locked Loop and Its Applications in 65nm CMOS Technology 
 
References 
[1] Che-Fu Liang, Shin-Hua Chen, and Shen-Iuan Liu, “A Digital Calibration Technique for 
Charge Pumps in Phase-Locked Systems,” in IEEE Journal of Solid-State Circuits, Vol. 43, 
pp. 390-398, Feb. 2008. 
[2] Ashok Sqaminathan, Kevin J. Wang, and Ian Galton, “A Wide-Bandwidth 2.4GHz ISM 
Band Fractional-N PLL With Adaptive Phase Noise Cancellation,” in IEEE Journal of 
Solid-State Circuits, Vol. 42, pp. 2639-2650, Dec. 2007. 
[3] Kyoungho Woo, Yong Liu, Eunsoo Nam, and Donhee Ham, “Fast-Lock Hybrid PLL 
Combining Fractional-N and Integer-N Modes of Differing Bandwidths,” in IEEE Journal 
中正大學出席國際會議報告 
 
報告人姓名 鍾菁哲 報告日期 2010/06/24 
系所 資工系 核定文號  
連絡電話 05-2720411 ext.33129 電子信箱 wildwolf@cs.ccu.edu.tw 
會議期間 2010/05/30~06/02 會議地點 法國巴黎 
會議名稱 2010 IEEE International Symposium on Circuits and Systems 
 
報告內容包括下列各項： 
一、 參加會議經過： 
本次會議在法國巴黎 Disney’s Hotel New York – Convention Centre 舉辦， 
本屆研討會主題為 Nano-Bio Circuit Fabrics and Systems，囊括了以下相關論文： 
 
Analog Signal Processing and Biomedical Circuits and Systems, Cellular Neural 
Networks and Array Computing, Circuits and Systems for Communications, 
Computer-Aided Network Design, Digital Signal Processing, Education in Circuits 
and Systems, Life Demonstrations of Circuits and Systems, Life-Science Systems and 
Applications, Multimedia Systems and Applications, Nanoelectronics and Gigascale 
Systems, Neural Systems and Applications, Nonlinear Circuits and Systems, Power 
Systems and Power Electronic Circuits, Sensory Systems, Visual Signal Processing 
and Communications, VLSI Systems, Architectures and Applications, Circuits and 
Systems for Wearable Computing 
 
其中 Life Demonstrations of Circuits and Systems Session, 要求作者作實體現場展
示，覺得此種方式比起傳統海報展示方式更能夠深入與作者討論研究內容，應該
是可以學習應用在國內研討會舉辦時採用。 
 
Fig. 1 本次會議所發表的論文海報 
 
Fig. 2 會議進行間的情況 
 
Fig. 3 會場的情況 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
已經發表一篇會議論文，期刊論文投稿審查中。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本計畫所提出之 ADPLL 架構，經由 65nm 晶片下線實際驗證，可以確保所提出之架構對
高倍數鎖相應用如視訊系統的實用性。尤其當目前視訊系統走向 Full HD 和 QFHD 時，
此電路對視訊系統的重要性不可忽視。當製程走向 65nm 整合的 SOC 時，傳統類比電路
架構因為漏電問題都變成無法使用，因此本計畫所提出的 ADPLL 可以取代傳統類比電路
架構，數位電路架構也更易於作自我測試，可讓系統整合更加容易。 
