set allSynthModules {clk_mul.MOD router.MOD gen_sel_signals.MOD fpga_addr_out.MOD DAC.MOD priority_encoder.MOD myfd8ce.MOD dff_26bits.MOD cntr_registers.MOD cntr_reg_interface.MOD cc8ce1.MOD cc24ce.MOD counter32bit.MOD maincount4channel.MOD synclogic.MOD sel_vernier.MOD andline8.MOD andline16.MOD andline40.MOD ildceline8.MOD ildceline16.MOD ildceline40.MOD xorcy_dline8.MOD xorcy_dline16.MOD xorcy_dline40.MOD vernier_40_gates.MOD stop_channel.MOD four_stop_channels.MOD inst_decoder.MOD uart_baud.MOD uart_rx.MOD uart_tx.MOD start_channel.MOD chrono48_stop3.MOD}
