

================================================================
== Vivado HLS Report for 'dut_perform_conv_1'
================================================================
* Date:           Fri Nov  3 17:32:38 2017

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        cnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.47|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  95276|  95276|  95276|  95276|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------+-------+-------+----------+-----------+-----------+-------+----------+
        |              |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |   Loop Name  |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +--------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1      |    800|    800|         1|          -|          -|    800|    no    |
        |- L_L_LOOP1   |  92169|  92169|        15|          5|          1|  18432|    yes   |
        |- Loop 3      |   2304|   2304|        36|          -|          -|     64|    no    |
        | + LOOP2      |     33|     33|        11|          -|          -|      3|    no    |
        |  ++ LOOP2.1  |      9|      9|         3|          -|          -|      3|    no    |
        +--------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|   1720|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     36|       0|     64|
|Memory           |       61|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    394|
|Register         |        -|      -|    1495|     12|
+-----------------+---------+-------+--------+-------+
|Total            |       61|     36|    1495|   2190|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       21|     16|       1|      4|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +----------------------------+------------------------+---------+-------+---+----+
    |          Instance          |         Module         | BRAM_18K| DSP48E| FF| LUT|
    +----------------------------+------------------------+---------+-------+---+----+
    |dut_mul_32s_30s_61_6_U42    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U43    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U44    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U45    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U46    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U47    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U48    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U49    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mul_32s_30s_61_6_U50    |dut_mul_32s_30s_61_6    |        0|      4|  0|   0|
    |dut_mux_4to1_sel2_32_1_U51  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U52  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    +----------------------------+------------------------+---------+-------+---+----+
    |Total                       |                        |        0|     36|  0|  64|
    +----------------------------+------------------------+---------+-------+---+----+

    * DSP48: 
    N/A

    * Memory: 
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |   Memory  |           Module           | BRAM_18K| FF| LUT| Words | Bits| Banks| W*Bits*Banks|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |b_conv2_U  |dut_perform_conv_1_b_conv2  |        1|  0|   0|     64|   27|     1|         1728|
    |w_conv2_U  |dut_perform_conv_1_w_conv2  |       60|  0|   0|  18432|   30|     1|       552960|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |Total      |                            |       61|  0|   0|  18496|   57|     2|       554688|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |biased_V_fu_2093_p2                    |     +    |      0|  0|  32|          32|          32|
    |i_V_fu_592_p2                          |     +    |      0|  0|  10|          10|           1|
    |i_index_V_0_1_fu_1466_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_0_2_fu_1481_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_1_1_fu_1530_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_1_2_fu_1539_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_1_fu_1395_p2                 |     +    |      0|  0|  10|          10|          10|
    |i_index_V_2_1_fu_1553_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_2_2_fu_1558_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_2_fu_1548_p2                 |     +    |      0|  0|  10|          10|          10|
    |i_index_V_fu_1384_p2                   |     +    |      0|  0|  10|          10|          10|
    |index_V_fu_2049_p2                     |     +    |      0|  0|   4|          11|          11|
    |indvar_flatten38_op_fu_988_p2          |     +    |      0|  0|  10|          10|           1|
    |indvar_flatten_next2_fu_750_p2         |     +    |      0|  0|  15|           1|          15|
    |indvar_flatten_op_fu_974_p2            |     +    |      0|  0|   4|           4|           1|
    |m_V_fu_874_p2                          |     +    |      0|  0|   6|           1|           6|
    |n_V1_fu_770_p2                         |     +    |      0|  0|   7|           1|           7|
    |n_V_fu_1949_p2                         |     +    |      0|  0|   7|           7|           1|
    |o_index_V_fu_1433_p2                   |     +    |      0|  0|   4|          11|          11|
    |p_Val2_5_fu_1935_p2                    |     +    |      0|  0|  32|          32|          32|
    |p_Val2_8_0_1_fu_1709_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_0_2_fu_1736_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_1_fu_1789_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_2_fu_1815_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_fu_1762_p2                  |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_1_fu_1879_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_2_fu_1906_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_fu_1842_p2                  |     +    |      0|  0|  62|          62|          62|
    |tmp10_fu_1378_p2                       |     +    |      0|  0|  10|          10|          10|
    |tmp17_fu_830_p2                        |     +    |      0|  0|   7|           7|           7|
    |tmp1_0_1_fu_1461_p2                    |     +    |      0|  0|  10|           3|          10|
    |tmp1_0_2_fu_1476_p2                    |     +    |      0|  0|  10|           4|          10|
    |tmp1_fu_1360_p2                        |     +    |      0|  0|   8|           8|           8|
    |tmp3_fu_962_p2                         |     +    |      0|  0|   6|           6|           6|
    |tmp4_mid1_fu_1339_p2                   |     +    |      0|  0|   7|           7|           7|
    |tmp5_fu_1427_p2                        |     +    |      0|  0|   4|          11|          11|
    |tmp7_fu_1996_p2                        |     +    |      0|  0|   7|           7|           7|
    |tmp8_fu_2044_p2                        |     +    |      0|  0|   4|          11|          11|
    |tmp_15_2_fu_738_p2                     |     +    |      0|  0|   3|           2|           3|
    |tmp_15_2_mid1_fu_1326_p2               |     +    |      0|  0|   3|           2|           3|
    |tmp_6_fu_648_p2                        |     +    |      0|  0|  11|          11|          11|
    |tmp_6_mid1_fu_898_p2                   |     +    |      0|  0|  11|          11|          11|
    |tmp_7_fu_670_p2                        |     +    |      0|  0|  15|          15|          15|
    |tmp_7_mid1_fu_1148_p2                  |     +    |      0|  0|  15|          15|          15|
    |tmp_7_mid_fu_824_p2                    |     +    |      0|  0|  15|          15|          15|
    |w_index_V_0_1_fu_676_p2                |     +    |      0|  0|  15|           2|          15|
    |w_index_V_0_1_mid1_fu_1166_p2          |     +    |      0|  0|  15|           2|          15|
    |w_index_V_0_2_fu_682_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_0_2_mid1_fu_1184_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_1_fu_694_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_1_mid1_fu_1210_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_2_fu_700_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_2_mid1_fu_1223_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_fu_688_p2                  |     +    |      0|  0|  15|           1|          15|
    |w_index_V_1_mid1_fu_1197_p2            |     +    |      0|  0|  15|           1|          15|
    |w_index_V_2_1_fu_712_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_2_1_mid1_fu_1249_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_2_2_fu_718_p2                |     +    |      0|  0|  15|           4|          15|
    |w_index_V_2_2_mid1_fu_1262_p2          |     +    |      0|  0|  15|           4|          15|
    |w_index_V_2_fu_706_p2                  |     +    |      0|  0|  15|           2|          15|
    |w_index_V_2_mid1_fu_1236_p2            |     +    |      0|  0|  15|           2|          15|
    |x_V_1_dup_fu_1287_p2                   |     +    |      0|  0|   2|           1|           2|
    |x_V_1_fu_732_p2                        |     +    |      0|  0|   2|           1|           2|
    |x_V_fu_1990_p2                         |     +    |      0|  0|   2|           2|           1|
    |y_V_1_fu_968_p2                        |     +    |      0|  0|   2|           2|           1|
    |y_V_fu_2016_p2                         |     +    |      0|  0|   2|           2|           1|
    |p_4_fu_2034_p2                         |     -    |      0|  0|   5|           5|           5|
    |p_6_fu_1417_p2                         |     -    |      0|  0|   5|           5|           5|
    |exitcond7_mid1_fu_924_p2               |    and   |      0|  0|   1|           1|           1|
    |exitcond7_mid_fu_856_p2                |    and   |      0|  0|   1|           1|           1|
    |exitcond_flatten_mid_fu_868_p2         |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_586_p2                    |   icmp   |      0|  0|   4|          10|           9|
    |exitcond2_fu_850_p2                    |   icmp   |      0|  0|   1|           2|           2|
    |exitcond3_fu_1943_p2                   |   icmp   |      0|  0|   3|           7|           8|
    |exitcond5_fu_1984_p2                   |   icmp   |      0|  0|   1|           2|           2|
    |exitcond_flatten1_fu_862_p2            |   icmp   |      0|  0|   2|           4|           4|
    |exitcond_flatten2_fu_744_p2            |   icmp   |      0|  0|   6|          15|          15|
    |exitcond_flatten_fu_756_p2             |   icmp   |      0|  0|   4|          10|           9|
    |exitcond_fu_2010_p2                    |   icmp   |      0|  0|   1|           2|           2|
    |tmp_8_fu_2102_p2                       |   icmp   |      0|  0|  11|          32|           1|
    |not_exitcond_flatten_mid_fu_918_p2     |    or    |      0|  0|   1|           1|           1|
    |tmp_14_fu_880_p2                       |    or    |      0|  0|   1|           1|           1|
    |tmp_17_fu_938_p2                       |    or    |      0|  0|   1|           1|           1|
    |tmp_19_fu_944_p2                       |    or    |      0|  0|   1|           1|           1|
    |w_index_V_0_1_mid_fu_1024_p2           |    or    |      0|  0|  19|          15|           2|
    |w_index_V_0_2_mid_fu_1035_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_1_1_mid_fu_1057_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_1_2_mid_fu_1068_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_1_mid_fu_1046_p2             |    or    |      0|  0|  19|          15|           1|
    |w_index_V_2_1_mid_fu_1090_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_2_2_mid_fu_1101_p2           |    or    |      0|  0|  19|          15|           4|
    |w_index_V_2_mid_fu_1079_p2             |    or    |      0|  0|  19|          15|           2|
    |OP2_V_0_1_cast_mid2101_v_v_fu_1029_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_0_1_cast_mid2_v_v_fu_1172_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_0_2_cast_mid2109_v_v_fu_1040_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_0_2_cast_mid2_v_v_fu_1190_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_1_cast_mid2125_v_v_fu_1062_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_1_cast_mid2_v_v_fu_1216_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_2_cast_mid2133_v_v_fu_1073_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_2_cast_mid2_v_v_fu_1229_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_cast_mid2117_v_v_fu_1051_p3    |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_cast_mid2_v_v_fu_1203_p3       |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_1_cast_mid2149_v_v_fu_1095_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_1_cast_mid2_v_v_fu_1255_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_2_cast_mid2157_v_v_fu_1106_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_2_cast_mid2_v_v_fu_1268_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_cast_mid2141_v_v_fu_1084_p3    |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_cast_mid2_v_v_fu_1242_p3       |  select  |      0|  0|  15|           1|          15|
    |OP2_V_cast_mid293_v_v_fu_1019_p3       |  select  |      0|  0|  15|           1|          15|
    |OP2_V_cast_mid2_v_v_fu_1154_p3         |  select  |      0|  0|  15|           1|          15|
    |indvar_flatten_next1_fu_994_p3         |  select  |      0|  0|  10|           1|           1|
    |indvar_flatten_next_fu_980_p3          |  select  |      0|  0|   4|           1|           1|
    |p_Val2_2_s_fu_2107_p3                  |  select  |      0|  0|  31|           1|          31|
    |p_mid2_fu_788_p3                       |  select  |      0|  0|  11|           1|          11|
    |p_shl1_cast_mid2_v_v_v_fu_796_p3       |  select  |      0|  0|   7|           1|           7|
    |p_shl2_cast_mid2_fu_1123_p3            |  select  |      0|  0|   7|           1|           7|
    |p_shl2_cast_mid_fu_1013_p3             |  select  |      0|  0|   7|           1|           1|
    |t_V_3_mid2_fu_930_p3                   |  select  |      0|  0|   6|           1|           6|
    |t_V_3_mid_fu_762_p3                    |  select  |      0|  0|   6|           1|           1|
    |t_V_5_cast2_mid2_fu_1296_p3            |  select  |      0|  0|   2|           1|           2|
    |t_V_5_mid_fu_886_p3                    |  select  |      0|  0|   2|           1|           1|
    |t_V_7_mid2_fu_950_p3                   |  select  |      0|  0|   2|           1|           1|
    |tmp4_cast_mid2177_v_fu_836_p3          |  select  |      0|  0|   7|           1|           7|
    |tmp4_cast_mid235_v_fu_904_p3           |  select  |      0|  0|   7|           1|           7|
    |tmp4_cast_mid2_v_fu_1344_p3            |  select  |      0|  0|   7|           1|           7|
    |tmp_15_1_cast_mid2_fu_1315_p3          |  select  |      0|  0|   2|           1|           2|
    |tmp_15_1_cast_mid_fu_1275_p3           |  select  |      0|  0|   2|           1|           1|
    |tmp_15_2_cast_mid2_fu_1332_p3          |  select  |      0|  0|   3|           1|           3|
    |tmp_15_2_cast_mid_fu_1281_p3           |  select  |      0|  0|   3|           1|           2|
    |exitcond_flatten_not_fu_912_p2         |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_844_p2         |    xor   |      0|  0|   2|           1|           2|
    |x_V_1_mid1_fu_1310_p2                  |    xor   |      0|  0|   5|           2|           3|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0|1720|        1163|        1577|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |   6|         14|    1|         14|
    |ap_reg_ppiten_pp0_it2          |   1|          2|    1|          2|
    |indvar_flatten1_phi_fu_461_p4  |  15|          2|   15|         30|
    |indvar_flatten1_reg_457        |  15|          2|   15|         30|
    |indvar_flatten2_phi_fu_483_p4  |  10|          2|   10|         20|
    |indvar_flatten2_reg_479        |  10|          2|   10|         20|
    |indvar_flatten_phi_fu_505_p4   |   4|          2|    4|          8|
    |indvar_flatten_reg_501         |   4|          2|    4|          8|
    |input_V_address0               |  10|          6|   10|         60|
    |input_V_address1               |  10|          5|   10|         50|
    |output_0_V_address0            |   8|          6|    8|         48|
    |output_0_V_d0                  |  32|          4|   32|        128|
    |output_1_V_address0            |   8|          6|    8|         48|
    |output_1_V_d0                  |  32|          4|   32|        128|
    |output_2_V_address0            |   8|          6|    8|         48|
    |output_2_V_d0                  |  32|          4|   32|        128|
    |output_3_V_address0            |   8|          6|    8|         48|
    |output_3_V_d0                  |  32|          4|   32|        128|
    |reg_576                        |  32|          2|   32|         64|
    |reg_581                        |  32|          2|   32|         64|
    |t_V_1_phi_fu_472_p4            |   7|          2|    7|         14|
    |t_V_1_reg_468                  |   7|          2|    7|         14|
    |t_V_2_reg_534                  |   7|          2|    7|         14|
    |t_V_3_phi_fu_494_p4            |   6|          2|    6|         12|
    |t_V_3_reg_490                  |   6|          2|    6|         12|
    |t_V_4_reg_546                  |   2|          2|    2|          4|
    |t_V_5_phi_fu_516_p4            |   2|          2|    2|          4|
    |t_V_5_reg_512                  |   2|          2|    2|          4|
    |t_V_6_reg_557                  |   2|          2|    2|          4|
    |t_V_7_phi_fu_527_p4            |   2|          2|    2|          4|
    |t_V_7_reg_523                  |   2|          2|    2|          4|
    |t_V_reg_446                    |  10|          2|   10|         20|
    |w_conv2_address0               |  15|          6|   15|         90|
    |w_conv2_address1               |  15|          5|   15|         75|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 394|        118|  389|       1349|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |OP2_V_0_2_cast_mid2_v_v_reg_2333  |  15|   0|   15|          0|
    |OP2_V_1_1_cast_mid2_v_v_reg_2343  |  15|   0|   15|          0|
    |OP2_V_1_2_cast_mid2_v_v_reg_2348  |  15|   0|   15|          0|
    |OP2_V_1_cast_mid2_v_v_reg_2338    |  15|   0|   15|          0|
    |OP2_V_2_1_cast_mid2_v_v_reg_2358  |  15|   0|   15|          0|
    |OP2_V_2_2_cast_mid2_v_v_reg_2363  |  15|   0|   15|          0|
    |OP2_V_2_cast_mid2_v_v_reg_2353    |  15|   0|   15|          0|
    |ap_CS_fsm                         |  13|   0|   13|          0|
    |ap_reg_ppiten_pp0_it0             |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1             |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2             |   1|   0|    1|          0|
    |biased_V_reg_2763                 |  32|   0|   32|          0|
    |exitcond7_mid1_reg_2284           |   1|   0|    1|          0|
    |exitcond_flatten2_reg_2194        |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_2241     |   1|   0|    1|          0|
    |exitcond_flatten_reg_2203         |   1|   0|    1|          0|
    |i_index_V_2_1_reg_2494            |  10|   0|   10|          0|
    |i_index_V_2_2_reg_2499            |  10|   0|   10|          0|
    |i_index_V_2_reg_2489              |  10|   0|   10|          0|
    |indvar_flatten1_reg_457           |  15|   0|   15|          0|
    |indvar_flatten2_reg_479           |  10|   0|   10|          0|
    |indvar_flatten_next1_reg_2318     |  10|   0|   10|          0|
    |indvar_flatten_next2_reg_2198     |  15|   0|   15|          0|
    |indvar_flatten_next_reg_2313      |   4|   0|    4|          0|
    |indvar_flatten_reg_501            |   4|   0|    4|          0|
    |m_V_reg_2255                      |   6|   0|    6|          0|
    |n_V_reg_2697                      |   7|   0|    7|          0|
    |output_0_V_addr_1_reg_2743        |   8|   0|    8|          0|
    |output_0_V_addr_2_reg_2664        |   8|   0|    8|          0|
    |output_1_V_addr_1_reg_2748        |   8|   0|    8|          0|
    |output_1_V_addr_2_reg_2669        |   8|   0|    8|          0|
    |output_2_V_addr_1_reg_2753        |   8|   0|    8|          0|
    |output_2_V_addr_2_reg_2674        |   8|   0|    8|          0|
    |output_3_V_addr_1_reg_2758        |   8|   0|    8|          0|
    |output_3_V_addr_2_reg_2679        |   8|   0|    8|          0|
    |p_Val2_1_cast_reg_2712            |  27|   0|   32|          5|
    |p_Val2_1_reg_2689                 |  32|   0|   32|          0|
    |p_Val2_7_0_1_reg_2614             |  61|   0|   61|          0|
    |p_Val2_7_0_2_reg_2619             |  61|   0|   61|          0|
    |p_Val2_7_1_1_reg_2629             |  61|   0|   61|          0|
    |p_Val2_7_1_2_reg_2634             |  61|   0|   61|          0|
    |p_Val2_7_1_reg_2609               |  61|   0|   61|          0|
    |p_Val2_7_2_1_reg_2649             |  61|   0|   61|          0|
    |p_Val2_7_2_2_reg_2659             |  61|   0|   61|          0|
    |p_Val2_7_2_reg_2644               |  61|   0|   61|          0|
    |p_shl1_cast_mid2_v_v_v_reg_2217   |   7|   0|    7|          0|
    |p_shl2_reg_2134                   |   5|   0|    7|          2|
    |p_shl5_cast_reg_2707              |   6|   0|   11|          5|
    |reg_568                           |  30|   0|   30|          0|
    |reg_572                           |  30|   0|   30|          0|
    |reg_576                           |  32|   0|   32|          0|
    |reg_581                           |  32|   0|   32|          0|
    |sum_V_2_2_reg_2684                |  32|   0|   32|          0|
    |t_V_1_reg_468                     |   7|   0|    7|          0|
    |t_V_2_reg_534                     |   7|   0|    7|          0|
    |t_V_3_mid2_reg_2292               |   6|   0|    6|          0|
    |t_V_3_reg_490                     |   6|   0|    6|          0|
    |t_V_4_reg_546                     |   2|   0|    2|          0|
    |t_V_5_cast2_mid2_cast_reg_2373    |   2|   0|   10|          8|
    |t_V_5_cast2_mid2_reg_2368         |   2|   0|    2|          0|
    |t_V_5_mid_reg_2266                |   2|   0|    2|          0|
    |t_V_5_reg_512                     |   2|   0|    2|          0|
    |t_V_6_reg_557                     |   2|   0|    2|          0|
    |t_V_7_mid2_reg_2297               |   2|   0|    2|          0|
    |t_V_7_reg_523                     |   2|   0|    2|          0|
    |t_V_reg_446                       |  10|   0|   10|          0|
    |tmp10_reg_2390                    |  10|   0|   10|          0|
    |tmp1_0_1_reg_2427                 |  10|   0|   10|          0|
    |tmp1_0_2_reg_2438                 |  10|   0|   10|          0|
    |tmp3_reg_2303                     |   6|   0|    6|          0|
    |tmp4_cast_mid235_v_reg_2279       |   7|   0|    7|          0|
    |tmp7_cast_reg_2725                |   7|   0|   11|          4|
    |tmp_12_reg_2412                   |   9|   0|    9|          0|
    |tmp_14_reg_2260                   |   1|   0|    1|          0|
    |tmp_15_1_cast_mid2_cast_reg_2379  |   2|   0|   10|          8|
    |tmp_15_2_cast_mid2_reg_2385       |   3|   0|    3|          0|
    |tmp_15_2_reg_2189                 |   3|   0|    3|          0|
    |tmp_16_reg_2223                   |   6|   0|    6|          0|
    |tmp_22_reg_2624                   |  32|   0|   32|          0|
    |tmp_24_reg_2639                   |  32|   0|   32|          0|
    |tmp_26_reg_2654                   |  32|   0|   32|          0|
    |tmp_28_reg_2407                   |   2|   0|    2|          0|
    |tmp_30_reg_2738                   |   2|   0|    2|          0|
    |tmp_31_reg_2768                   |  31|   0|   31|          0|
    |tmp_6_mid1_reg_2273               |  11|   0|   11|          0|
    |tmp_7_mid_reg_2228                |  10|   0|   15|          5|
    |tmp_7_reg_2139                    |  15|   0|   15|          0|
    |tmp_s_reg_2604                    |  31|   0|   31|          0|
    |w_index_V_0_1_reg_2144            |  15|   0|   15|          0|
    |w_index_V_0_2_reg_2149            |  15|   0|   15|          0|
    |w_index_V_1_1_reg_2159            |  15|   0|   15|          0|
    |w_index_V_1_2_reg_2164            |  15|   0|   15|          0|
    |w_index_V_1_reg_2154              |  15|   0|   15|          0|
    |w_index_V_2_1_reg_2174            |  15|   0|   15|          0|
    |w_index_V_2_2_reg_2179            |  15|   0|   15|          0|
    |w_index_V_2_reg_2169              |  15|   0|   15|          0|
    |x_V_1_reg_2184                    |   2|   0|    2|          0|
    |x_V_reg_2720                      |   2|   0|    2|          0|
    |y_V_1_reg_2308                    |   2|   0|    2|          0|
    |y_V_reg_2733                      |   2|   0|    2|          0|
    |exitcond_flatten2_reg_2194        |   0|   1|    1|          0|
    |tmp_12_reg_2412                   |   0|   9|    9|          0|
    |tmp_28_reg_2407                   |   0|   2|    2|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |1495|  12| 1544|         37|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+---------------------+-----+-----+------------+--------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_rst               |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_start             |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_done              | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_idle              | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_ready             | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|input_V_address0     | out |   10|  ap_memory |       input_V      |     array    |
|input_V_ce0          | out |    1|  ap_memory |       input_V      |     array    |
|input_V_q0           |  in |   32|  ap_memory |       input_V      |     array    |
|input_V_address1     | out |   10|  ap_memory |       input_V      |     array    |
|input_V_ce1          | out |    1|  ap_memory |       input_V      |     array    |
|input_V_q1           |  in |   32|  ap_memory |       input_V      |     array    |
|output_0_V_address0  | out |    8|  ap_memory |     output_0_V     |     array    |
|output_0_V_ce0       | out |    1|  ap_memory |     output_0_V     |     array    |
|output_0_V_we0       | out |    1|  ap_memory |     output_0_V     |     array    |
|output_0_V_d0        | out |   32|  ap_memory |     output_0_V     |     array    |
|output_0_V_q0        |  in |   32|  ap_memory |     output_0_V     |     array    |
|output_1_V_address0  | out |    8|  ap_memory |     output_1_V     |     array    |
|output_1_V_ce0       | out |    1|  ap_memory |     output_1_V     |     array    |
|output_1_V_we0       | out |    1|  ap_memory |     output_1_V     |     array    |
|output_1_V_d0        | out |   32|  ap_memory |     output_1_V     |     array    |
|output_1_V_q0        |  in |   32|  ap_memory |     output_1_V     |     array    |
|output_2_V_address0  | out |    8|  ap_memory |     output_2_V     |     array    |
|output_2_V_ce0       | out |    1|  ap_memory |     output_2_V     |     array    |
|output_2_V_we0       | out |    1|  ap_memory |     output_2_V     |     array    |
|output_2_V_d0        | out |   32|  ap_memory |     output_2_V     |     array    |
|output_2_V_q0        |  in |   32|  ap_memory |     output_2_V     |     array    |
|output_3_V_address0  | out |    8|  ap_memory |     output_3_V     |     array    |
|output_3_V_ce0       | out |    1|  ap_memory |     output_3_V     |     array    |
|output_3_V_we0       | out |    1|  ap_memory |     output_3_V     |     array    |
|output_3_V_d0        | out |   32|  ap_memory |     output_3_V     |     array    |
|output_3_V_q0        |  in |   32|  ap_memory |     output_3_V     |     array    |
+---------------------+-----+-----+------------+--------------------+--------------+

