
"smart_sources:2. notes/Device controller.md": {"path":"2. notes/Device controller.md","last_embed":{"hash":null},"embeddings":{},"last_read":{"hash":"ra2red","at":1760976445688},"class_name":"SmartSource","last_import":{"mtime":1749748583000,"size":2305,"at":1760976445691,"hash":"ra2red"},"blocks":{"#---frontmatter---":[1,9],"#Device controller":[10,45],"#Device controller#{1}":[11,11],"#Device controller#Introduzione":[12,14],"#Device controller#Introduzione#{1}":[13,14],"#Device controller#Comunicazione con processore":[15,44],"#Device controller#Comunicazione con processore#{1}":[16,18],"#Device controller#Comunicazione con processore#{2}":[19,19],"#Device controller#Comunicazione con processore#{3}":[20,21],"#Device controller#Comunicazione con processore#{4}":[22,23],"#Device controller#Comunicazione con processore#Programmed I/O":[24,32],"#Device controller#Comunicazione con processore#Programmed I/O#{1}":[25,25],"#Device controller#Comunicazione con processore#Programmed I/O#{2}":[26,26],"#Device controller#Comunicazione con processore#Programmed I/O#{3}":[27,27],"#Device controller#Comunicazione con processore#Programmed I/O#{4}":[28,28],"#Device controller#Comunicazione con processore#Programmed I/O#{5}":[29,30],"#Device controller#Comunicazione con processore#Programmed I/O#{6}":[31,32],"#Device controller#Comunicazione con processore#Interrupt-driven I/O":[33,44],"#Device controller#Comunicazione con processore#Interrupt-driven I/O#{1}":[34,34],"#Device controller#Comunicazione con processore#Interrupt-driven I/O#{2}":[35,35],"#Device controller#Comunicazione con processore#Interrupt-driven I/O#{3}":[36,36],"#Device controller#Comunicazione con processore#Interrupt-driven I/O#{4}":[37,40],"#Device controller#Comunicazione con processore#Interrupt-driven I/O#{5}":[41,42],"#Device controller#Comunicazione con processore#Interrupt-driven I/O#{6}":[43,44],"#Device controller#Referenze":[45,45]},"outlinks":[{"title":"Lecture 21022025091223","target":"Lecture 21022025091223","line":8},{"title":"dispositivo","target":"Device","line":13},{"title":"processore","target":"CPU","line":16},{"title":"memoria","target":"Memorie","line":16},{"title":"RAM","target":"RAM","line":16},{"title":"DMA","target":"DMA","line":22},{"title":"bus","target":"Bus","line":26},{"title":"SO","target":"Sistema operativo","line":28},{"title":"processo","target":"Processo","line":36},{"title":"interrupt","target":"Interrupt","line":40}],"metadata":{"tags":["#category/note","#status/finished","#topic/sistemi-operativi"],"date":"06-03-2025 10:33:14","links":["[[Lecture 21022025091223]]"]},"task_lines":[]},