# MIPS 5-segment pipelined CPU

## 目录结构
* cpu_hardware/ : 五段流水CPU verilog 实现
* cpu_software/ : 五段流水CPU [logisim](http://www.cburch.com/logisim/)模拟实现
* report/ : 实验报告
* ref/ : 参考资料

## 说明
Verilog实现Logisim实现均测试可用，详见报告。


