the interference signal. A digital baseband modulator 
is employed to modulate the transmitter signal into a 
BPSK or a QPSK signal. The modulation signal is then 
converted to an analog signal by a digital-to-analog 
converter (DAC). The analog signal will be changed 
into a high frequency signal through a RF circuit and 
then transmitted. The reconstruction method of the 
receiver-side is that, the signal will first being 
received by a RF circuit, and then by using the 
baseband receiver circuit proposed in this 
subproject, as shown below: 
 
(a) Establishing the OFDM training frame format of 
Physical Layer 
(b) Channel Coding for Channel Coding 
(c) Digital modulation and demodulation design 
(d) IFFT and FFT circuits design 
(e) Using preamble to detect automatic Gain Control 
(f) IQ imbalance and carrier frequency offset 
compensation 
 
Those baseband receiver circuits will be integrated 
in the BIN SOC platform with the circuits developed 
in other subprojects. The main purpose of this 
subproject is to consider low power consumption and 
low hardware complexity, and to achieve the best 
efficiency and cost of the transmitter with finite 
resources. 
 
英文關鍵詞： Digital Baseband Circuits, OFDM, Synchronization, 
Carrier Recovery, IQ Imbalance, and Channel Coding 
 
2 
 
圖目錄 
 
圖 1. 總計畫整體分工架構 ...............................................................................................................4 
圖 2. 低功率無線傳輸機收基頻系統晶片方塊圖 ...........................................................................5 
圖 3. 線性區塊碼解碼運算架構 .......................................................................................................7 
圖 4. (10, 2, 4)正規矩陣 ......................................................................................................................8 
圖 5. Tanner graph .............................................................................................................................9 
圖 6. (20, 3, 4) Gallager LDPC ........................................................................................................10 
圖 7. Tanner QC-LDPC 架構 ..........................................................................................................10 
圖 8. Circulant matrix ...................................................................................................................... 11 
圖 9. Eleftheriou QC-LDPC 架構 ................................................................................................... 11 
圖 10. 近似於下三角矩陣 HP .........................................................................................................12 
圖 11. Circular block-type matrix HI .............................................................................................12 
圖 12. 不同 circulant matrix 大小比較 ..........................................................................................14 
圖 13. CB-LDPC 編碼矩陣 ..............................................................................................................14 
圖 14. CB-LDPC 編碼架構 ..............................................................................................................15 
圖 15. 位元節點到檢查節點 ...........................................................................................................17 
圖 16. 檢查節點到位元節點 ...........................................................................................................17 
圖 17. 疊代運算方塊圖 ...................................................................................................................18 
圖 18.  (x)函數圖 ...........................................................................................................................25 
圖 19. CB-LDPC 與其它文獻之矩陣效能的模擬 ..........................................................................26 
圖 20. 不同硬體資料長度的模擬 ...................................................................................................27 
圖 21. 不同疊代運算次數的模擬 ...................................................................................................28 
 
 
4 
 
系統模擬傳輸資料時，將資料輸入至錯誤更正編碼器，錯誤更正編碼器會在資料中加入一些多
餘位元用來保護資料，之後送到調變器進行訊號調變，接下來資料傳輸經過通道時，將會受到雜訊
干擾，導致原先傳輸資料造成錯誤，因此在接收端解調變後，利用多餘位元進行錯誤更正解碼器運
算，來解出正確的傳輸資料，錯誤更正碼就是利用錯誤更正編碼器與錯誤更正解碼器，把通道雜訊
的干擾導致位元錯誤率降到最低，達到傳輸資料與接收資料無誤。 
 
子計畫一：
低功率生理訊號無線
傳輸接收系統晶片
子計畫一：
低功率生理訊號無線
傳輸接收系統晶片
Local Sensor Network
Intelligent 
Healthcare Center
Power 
Management
RF Transceiver 
(Bluetooth)
Intelligent Healthcare
Healthcare 
Surveillance
子計畫一：
低功率生理訊號無線
傳輸接收系統晶片
子計畫二：
低功率無線傳輸接
收基頻系統晶片
Body Area Network (BAN)
Ethernet
Bluetooth
ECG Signal 
Processing
子計畫六：
嵌入式電源管理與訊
號處理軟體系統開發
子計畫五：
低電壓低功率直流電壓
轉換與數位電路設計
子計畫四：
低功率類比數位介面
系統晶片
Bio-Acquisition Nodes (BANs)
Bio-Information Node (BIN)
RF Transceiver (Bluetooth)
PDA(USB)
子計畫二：
低功率無線傳輸接
收基頻系統晶片
子計畫三：
低功率智慧型
通訊網路
子計畫三：
低功率智慧型通訊
網路
 
圖 1. 總計畫整體分工架構 
6 
 
3. 文獻探討 
面對錯誤更正碼的演進，錯誤更正碼可以分成代數碼(codes on algebra)、圖形碼(codes on graph)、
和幾何碼(codes on geometry)三大類。[1, 2] 
 代數碼：主要是架構於有限場(finite field)、數論(number theory)、和群理論(group theory)等
相關理論。應用方面計有循環碼(cyclic codes)、自對偶碼(self-dual codes)、QR 碼等等。 
 圖形碼：主要是架構於圖形理論(graph theory)、設計理論(design theory)、和結合方案
(association scheme)等相關理論。應用方面有 Hadamard 碼、低密度同位元檢查碼、和渦輪
碼以及碼的籬笆結構等等。 
 幾何碼：主要是架構於代數幾何(algebraic geometry)和有限幾何(finite geometry)等相關理
論。應用方面計有：Reed-Solomon 碼、Goppa 碼、和 AG 碼(algebraic geometry codes)等等。 
 
本計畫主要以圖型碼為研究導向，並針對低密度同位元檢查碼進行演算法與硬體架構之
設計。其中，低密度同位元檢查碼(Low Density Parity Check ,LDPC)屬於錯誤更正碼中線性區段碼
的一種，在 1962 年由 Gallager 首先提出[3]，直到近年來才被重新研究而開始受到注意，在過去文
獻中 LDPC 碼也被證實可以利用疊代解碼的方式將錯誤訊息更正，可以達到相當接近沈農(Shannon)
極限的效能，由於高傳輸率 high-throughput 應用的增加，對於可靠度的需求也越來越高，對於擁有
極佳的位元錯誤率(bit error rate, BER)的 LDPC 碼被應用在新一代高速率無線通訊網路系統，以提高
資料正確性。[4–7] 
對於實際應用上，由於 LDPC 碼的同位元檢查矩陣(Parity Check Matrix, PCM)在編碼時，需要相
當龐大的碼長度才能達到接近 Shannon 極限的效能，如此一來則會需要佔用相當大量的記憶體空間
來進行編碼，複雜度相對而言是非常高的，大部份的 PCM 設計都是利用隨機的編碼技術，這種編
碼技術規律性很低，缺乏結構性，對於實際應用上有一定的缺失，也會造成 LDPC 碼的性能分析不
易。所以若能利用具有結構性質的編碼方式，將使得實際應用上較容易控制，也能夠降低編碼複雜
度。 
除了傳統式的編碼方式，近年來對於擁有低編碼複雜度的 Quasi Cyclic (QC-LDPC)也逐漸受到
重視[8–11]，本計畫提出改良 QC-LDPC 之區塊型架構，稱為 Circular Block-Type(CB-LDPC)，
CB-LDPC 的 PCM 主要是以實現硬體為導向，因為 CB-LDPC 不僅具備低密度特性、硬體結構規則
性高、編碼複雜度低，這使得在硬體實現上變得非常容易，並使電路結構能有效率進行錯誤解碼。 
 
8 
 
其中 P 為係數矩陣，I 為單位矩陣，m 是傳送資料，G 為產生矩陣，m 代表傳送向量，H 是同
位元檢查矩陣，u 是接收向量，e 是誤差向量，msyn 是錯誤徵狀向量(syndrome)。 
LDPC 的編碼與解碼都透過 PCM 來完成，其中 PCM 是由多數個 0 及少數個 1 所組成，
此種形式的矩陣稱為稀疏矩陣(sparse matrix)，也稱為低密度(low density)，這種特性讓硬體
設計上僅須考慮 1 的數目，故可以大大的減少硬體的複雜度。 
PCM 可分為正規(regular)與非正規(irregular)矩陣，首先定義(n, ζ, ξ)這三變數，n 是行的
數目，也就是碼字(codeword)長度，ζ 和 ξ 分別代表，每一行有固定整數 ζ 個 1’s，和每一列
有固定整數 ξ 個 1’s，如圖 4 所示，非正規矩陣則無特別規定。一般而言，非正規矩陣的效
能比正規矩陣好，但非正規矩陣由於較無規則，故在平行化處理與控制訊號上較為複雜，但
是隨著超大型積體電路技術的進步，愈來愈多的標準都採用非正規矩陣以達到較好的效能。
[15, 16] 
 










1001100001
1010010100
0100110010
0101001100
0010001011
 
圖 4. (10, 2, 4)正規矩陣 
 
4.2 LDPC 碼 PCM (H) 表示法 
前一小節介紹了一些基本的 LDPC 概念，本節將介紹 LDPC 碼 PCM 表示法，PCM 表示法大略
有兩種方法比較常見，一種為 Tanner 所提出的 Tanner graph，另一種為矩陣表示法，包含 Gallager
碼、Quasi Cyclic (QC-LDPC)碼，最後本文根據 QC-LDPC 提出一套易於硬體實現且兼顧解碼效能的
循環區塊型同位元檢查矩陣(Circular Block-Type, CB-LDPC)。 
Tanner 提出了利用雙邊圖(bipartite graph)來表示 LDPC 碼 PCM，後來被稱為 Tanner 
graph，Tanner 所提出的雙邊圖概念，能夠將原先 PCM 轉換為圖形表示，如此一來不僅在 PCM
上能夠明瞭每一行有 ζ個 1’s，與每一列有 ξ個 1’s 之間關係，更能讓解碼系統在描述演算法
有明瞭的行與列之間連線。 
 假設已知一個 PCM H，以一行當作一個位元節點(bit node)，以一列當作一個檢查節
點(check node)，可以得到它的雙邊圖如圖 5 所示。 
 
10 
 


























10000100001000010000
00010010000100001000
01000001000010000100
00001000010001000010
00100000100000100001
10001000100010000000
01000100010000001000
00100010000001000100
00010000001000100010
00000001000100010001
11110000000000000000
00001111000000000000
00000000111100000000
00000000000011110000
00000000000000001111
 
圖 6. (20, 3, 4) Gallager LDPC 
 
現今 LDPC 碼的 PCM 建構方式大致上可分為兩類，一者為隨機式，二者為結構式。隨機式建
構的 PCM，在錯誤更正的效能方面它能夠非常趨近於沈農極限定理，但是 PCM 是利用隨機的方式
產生，因此複雜度相對性提高，在硬體實現方面有諸多困難。相較之下，結構式建構的 PCM 克服
了這問題，相對的在錯誤更正的能力就比隨機式略遜一籌，由於 PCM 易於硬體實現，因此結構式
建構的 PCM 在現今無線通訊系統已被廣泛使用。[17] 
在眾多種結構式的建構方式，QC-LDPC 碼是先進的通訊系統中最受歡迎的架構之一。QC-LDPC
碼與其它的 LDPC 碼相比較，提供了較佳的錯誤更正能力，且 PCM 結構規則性高，對記憶體存取
容易，如圖 7 所示為 Tanner 等人[18]提出 QC-LDPC 碼的 PCM 結構。 
 
nk
n-k-k-k-
n-
n-










)1)(1(2)1(1
)1(242
12
LLL
LLL
LLL




 
圖 7. Tanner QC-LDPC 架構 
 
12 
 
kk
p
















IOOOOI
IIOOOO
OII
OI
OOIIO
OOOIIO
OOOOII
H







 
圖 10. 近似於下三角矩陣 HP 
 
)()(,1,1,
10,101)),2()((
)()),1()((9,9
8,8
6,27,71)),2()((
)()),1()((5,26,6
4,25,5
3,23,24,4
2,22,23,3
1,21,22,2
,1,11,1
knkknksktk
tkn
kntkn
tskn
knsknt
t
st
st
st
st
I
OOO
OOO
OOOO
OOOO
OOOOO
OOOO
OOOO
OOOO
OOOO
OOOOO
OOOOO
OOOO
































αγβ
αβ
βα
α
βαγ
γβα
βα
γβα
γβα
γβα
γβα












H
s
t
 
圖 11. Circular block-type matrix HI 
 
參數 t 和 s 分別定義 β序列和 γ 序列的起始位置，α、β、γ 序列分佈表示如式(4.9)，演算法如表
1 所示。 
 


 
kst
st
k,s-)) ,((n-k)-(s-)) ,(n-k)((n-k)-(s-,s+,s+,s
k,t-)) ,((n-k)-(t-)) ,(n-k)((n-k)-(t-,t+,t+,t
k,(n-k),,,
<<}, ,..., , ,…, ,,{:
 <<},1 ,..., , ,…,,,{:
,,,,{:
112123121
112123121
332211
γγγγγγ
ββββββ
αααα
γ
β
α
    (4.9) 
 
 
 
 
14 
 
0 1 2 3 4 5 6
10
-8
10
-6
10
-4
10
-2
10
0
E
rr
or
 R
at
e
Eb/No
 
 
3x3
4x4
6x6
12x12
48x48
96x96
 
圖 12. 不同 circulant matrix 大小比較 
 
4.3 LDPC 編碼原理 
由於 LDPC 屬於線性區塊碼的一種，所以可以使用訊息向量乘上生成矩陣的方式來產生碼字，
假設現在有一個矩陣 H=[H1 H2]，所以可以找到一個反矩陣 H1-1，於是可以推得生成矩陣 G=[H2 
H1-1 I]，其中 I 為單位矩陣，然而 LDPC 碼所訴求的 PCM 是低密度特性，因此不見得生成矩陣 G
也會是低密度，如此一來當碼字變長時，編碼會變得非常複雜。 
因此本計畫將使用 2001 年 Richardson 與 Shokrollahi 等學者提出 LDPC 編碼方法做為此次
CB-LDPC 編碼，此方法將矩陣 H 劃分成 6 個區域其名稱分別為 A、B、T、C、D、E，如圖 13 所示
為 n=24、k=12、α1,1=2、β1,t =7、γ1,s =13、t=3、s=7 的 CB-LDPC 矩陣。[20] 
 
2 7 13 0 0
4 14 26 0 0
6 21 39 0 0
8 28 52 0 0
10 35 65 0 0
78 12 42 0 0 0
91 14 49 0 0
8 16 56 0 0
21 18 63 0 0
70 34 20 0 0
77 47 22 0 0
84 60 24 0 0
 
圖 13. CB-LDPC 編碼矩陣 
 
16 
 
4.4 LDPC 解碼原理 
 LDPC 解碼簡介 
在 1960 年 Gallager 除了提出 LDPC 碼理論之外，同時也提出相對應的解碼演算法，並
且此演算法能有效的達到最佳化的過程。到了 1981 年 Tanner 等學者，提出用 Tanner graph 來表
示LDPC碼，經過MacKay與Neal等學者重新研究，將Tanner graph使用於疊代解碼演算法(iterative 
decoding algorithm)上，並且證明了 LDPC 碼對於 girth 較長的碼字，使用信度傳播演算法(Belief 
propagation algorithm, BPA)解碼的錯誤更正能力能非常接近沈農極限。 
BPA 解碼採用軟式遞迴解碼(soft iterative decoding)，顧名思義在演算法過程中，通道資
料由位元節點傳至檢查節點，在經由檢查節點回傳至位元節點，互相反覆做和積(Sum Product)
運算來解碼，所以稱為信度傳播演算法或訊息傳遞解碼(Message passing algorithm, MPA)，由
於在運算過程中大量使用 Sum Product 運算，因此也被稱做為和積演算法(Sum-product 
algorithm, SPA)[22, 23]。 
 
 訊息傳遞演算法 
假設一個通道接收到的碼字(received codeword)為 u 的情況下，考慮其傳送向量 v=[v0, v1, …, 
vn-1, vn]內某個碼字 n 為 1 的後驗機率(A Posteriori Probability, APP)即式(4.15)。 
)|1(Pr unv          (4.15) 
或者計算後驗機率比(APP ratio)或稱概似比(likelihood ratio, LR) 即式(4.16)。 
)|1(P
)|0(P)(L
r
r
u
u


n
n
n v
vv         (4.16) 
後來為了能夠更可靠的計算，所以將概似比延伸為對數概似比(log-likelihood ratio, LLR) 即式(4.17)。 






)|1(P
)|0(Pln)(LLR
r
r
u
u
n
n
n v
vv       (4.17) 
訊息傳遞演算法是針對上述的對數概似比經過疊代運算之後，得到的結果，而演算法則
是基於 Tanner graph，來做運算。 
Tanner graph 由兩種不同的形狀的節點來代表，方形節點表示檢查節點(check node)，圓形節點
表示位元節點(bit node)。這兩種節點連接方式分別代表不同的處理型態，連接兩圖形的線，則代表
訊息傳遞路線。 
在每次的疊代運算中有兩個步驟，第一步將訊息由位元節點傳向檢查節點，通稱為位元
節點到檢查節點(bit node to check node)，如圖 15 所示，b1 傳送到 c3 的訊息，是由通道 u1 以及所
有影響 b1 的訊息所組成，箭頭方向代表訊息傳遞的方向，而圖中只表示出一組更新的動作，
實際運算上是所有位元節點對所有檢查節點做訊息更新。 
18 
 
 
圖 17. 疊代運算方塊圖 
 
訊息傳遞演算法是假設在所有機率值都是統計獨立的狀況下運算，而這前提是要在
Tanner graph 裡，不能存在小的 girth，也就是盡量使 girth 越長，因為小的 girth 代表在訊息傳
遞的過程中，節點的機率越容易傳遞回本身節點，因而產生相依的情狀況，導致解碼效能不
佳。 
接下來將介紹常見的解碼演算法，這些演算法也都屬於以上介紹的訊息傳遞演算法，包
含有機率域和積演算法(Probability domain SPA)、對數域和積演算法(Log domain SPA)、最小
和演算法(Min Sum Algorithm, MSA)。[24] 
 
 機率域 SPA 
和積演算法(SPA)在機率域是計算 APP，而在對數域是計算 LLR。在這ㄧ節先介紹機率
域和積演算法。 
考慮一長度為 n 且每一變數為獨立二位元值序列 a=(a1, a2, …, an-1, an)，其中每個位元機
率為 Pr(ai=-1)=pi，Pr(ai=+1)=1-pi則： 
 Pr(序列 a 包含有偶數個 1 之乘積為+1)= 


n
i
ip
1
)21(
2
1
2
1
      (4.18) 
且 
Pr(序列 a 包含有奇數個 1 之乘積為-1)= 


n
i
ip
1
)21(
2
1
2
1
         (4.19) 
設接收到 un = vn + en，其中 vn 為經過編碼後的傳送向量，en 為平均值為 0 變異數為σ2 的可加
性白色高斯雜訊，令 qb→c表示位元節點傳送到檢查節點的訊息，rc→b 表示檢查節點傳送到位元節點
的訊息，B(c)代表第 c 個檢查節點對應到所有位元節點的集合，C(b)代表第 b 個位元節點對應到所有
檢查節點的集合，B(c)\b 代表第 c 個檢查節點對應到所有位元節點的集合，但是排除第 b 個位元節
點，同理可知 C(b)\c 也是， 
依照式(4.18)與式(4.19)的結果，給定 vn=+1 的條件下，在第 c 個檢查節點中，其餘位元接收到
偶數個 1 的機率如式(4.20)。同理，在給定 vn=-1 的情況下，在第 c 個檢查節點中，其餘位元接收到
奇數個 1 的機率一併成立。 
20 
 


 
)(
)1()1()1(
bCc
bcibb rpKQ                     (4.29) 


 
)(
)1()()1(
bCc
bcibb rpKQ                        (4.30) 
其中 Kb 用來確保 Qb(+1)+ Qb(－1)=1。 

 
else,0
5.0)1(,1 b
b
Q
x                              (4.31) 
可產生一段有效碼字 x=[x1, x2,…, xn-1, xn]T，計算 x 是否滿足檢查方程式 Hx=0，假設滿足檢查
方程式 x 為正確解碼向量，否則重複步驟 2 至 4，直到解出碼字或達到最大疊代次數。 
 
 對數域 SPA 
由於在機率域 SPA 運算演算法下，需要用到許多乘法，在實際電路設計上使用乘法器複雜度較
高且成本相對較貴，實現起來也較困難，因此利用對數域 SPA，以減少電路實現複雜度。 
針對各運算參數做對數概似比(log-likelihood ratio, LLR)定義，首先從通道收到的數值為式
(4.32)，以及從檢查節點 c 傳遞至位元節點 b 的訊息為式(4.33)，從位元節點 b 傳遞至檢查節點 c 的
訊息為式(4.34)，在位元節點裡做硬判決時的值為式(4.35)。 






)|1(P
)|1(Pln)(L
r
r
nn
nn
n uv
uvv        (4.32) 








 )1(
)1(ln)(L
bc
bc
bc r
rr         (4.33) 








 )1(
)1(ln)L(
cb
cb
cb q
qq         (4.34) 






)1(
)1(ln)L(
b
b
b Q
QQ          (4.35) 
假設收到 1 的機率為 P1 收到 0 的機率為 P0，由於平均分佈中，0 與 1 出現的機率是一樣，因
此 P0=1－P1 或 P1=1－P0，接著可以將(1－2P1)推導為式(4.36)。 
10111 PPP)P1(P21         (4.36) 
又因 P0 +P1=1，所以可得式(4.37)，將式(4.37)同除上 P1 可得式(4.38)。 
10
1010
PP
PP
1
PP

         (4.37) 



 


 


 


  1
P
P1
P
P
P
P
P
P
P
P
P
P
1
0
1
0
1
1
1
0
1
1
1
0       (4.38) 
22 
 
將式(4.43)等號兩邊同取 tanh 反函數，可得式(4.44) 
   
   
    


 





 


















bcBb
cb
bc
bcBb
cb
bc
bcBb
cbbc
qr
qr
qr
\)('
'1
\)('
'1
\)('
'
2
Ltanhtanh2L
2
LtanhtanhL
2
1
2
Ltanh
2
Ltanh
     (4.44) 
利用上述參數與推導公式將機率域 SPA 化簡為以下步驟。 
步驟 1. 初始化： 
2
2)(L)L( 
n
ncb
uvq          (4.45) 
步驟 2. 利用下列式子將訊息從檢查節點傳送到位元節點： 
    


 

 



bcBb
cb
bc
qr
\)('
'1
2
Ltanhtanh2L     (4.46) 
步驟 3. 利用下列式子將訊息從位元節點傳送到檢查節點： 


 
cbCc
bcncb rvq
\)('
' )(L)(L)L(       (4.47) 
步驟 4. 計算其硬式判決 



)(
)(L)(L)L(
bCc
bcnb rvQ       (4.48) 

 
else,0
0)L( if,1 b
b
Q
x         (4.49) 
 
可產生一段有效碼字 x=[x1, x2,…, xn-1, xn]T，計算 x 是否滿足檢查方程式 Hx=0，假設滿足檢查
方程式 x 為正確解碼向量，否則重複步驟 2 至 4，直到解出碼字或達到最大疊代次數。 
 24
     
   
   
   
   
    


















 






 
































bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
bcBb
cb
cbbc
qqsign
qqsign
qqsign
qqsign
qqsign
qqsignr
\)('
'
\)('
'
\)('
'11
\)('
'
\)('
'11
\)('
'
\)('
'1
\)('
'
\)('
'
\)('
'
1
\)('
'
'
1
L)L(             
2
Ltanhlnlntanh2)L(             
2
Ltanhln)(lntanh2)L(             
2
Ltanhtanh2)L(             
2
Ltanh)L(tanh2             
2
L)L(tanhtanh2L

    (4.53) 
 
依據第一特性，可知  


bcBb
cbq
\)('
'L 會與最大的  cbq 'L 的數值近似，而最大  cbq 'L 又會被
最小  cbq 'L 所決定，故可以推得式(4.54)。 
     )(LminLmaxL '\)(''\)('\)(' ' cbbcBbcbbcBbbcBb cb qqq         (4.54) 
 
又依據式(4.42)特性，可將式(4.53)加以簡化，而得到式(4.55) 
  )(Lmin )(LminL '\)(''\)('\)(' ' cbbcBbcbbcBbbcBb cb qqq   

 




       (4.55) 
所以在運算步驟當中，只有步驟 2 與對數域 SPA 不同，達到演算法簡化，如式(4.56)。 
   )(LminL)(L '\)('\)(' ' cbbcBbbcBb cbbc qqsignr             (4.56) 
 
 26
5. 結果與討論 
本計畫使用 MATLAB 軟體進行 CB-LDPC 的 PCM 錯誤更正能力模擬，並針對在演算法硬體實
現的情況下，疊代運算次數的不同與 word-length 的長短可能產生錯誤更正的效能不同，因此在此章
節將加以模擬。 
首先編碼部分採用上節提出的編碼方式，並使用 QPSK 調變器進行訊號調變，加上白色高斯雜
訊通道作為干擾雜訊，在接收端的部分，由於 LDPC 解碼必須計算各運算參數的 LLR，因此運用
soft-demapping 技術進行訊號解調變，解碼演算法則使用 MSA 進行解碼運算。 
 
 錯誤更正能力 
首先進行 CB-LDPC 與其它文獻之錯誤更能力，經過模擬得到圖 19，當 BER 在 10-3 時本計畫
所提出 CB-LDPC 與參考文獻[24,26]相差不到 0.5dB，當 BER 在 10-5 與參考文獻[17]相較之下有較
好的 Eb/No，因此 CB-LDPC 可應用於無線通訊系統之錯誤更正碼。 
 
0 1 2 3 4 5
10
-8
10
-6
10
-4
10
-2
10
0
B
E
R
Eb/No(dB)
 
 
CB-LDPC
W. M. Tam[17]
X. Shih[24]
K. Zhang[26]
 
圖 19. CB-LDPC 與其它文獻之矩陣效能的模擬 
 
 硬體資料長度 
在解碼程序開始之前，解碼器必須收到 soft-demapping 所傳遞下來代表 0 或 1 機率的 LLR 值，
而這些數值的精確度將影響到往後的解碼效能，一般使用 MATLAB 軟體模擬時，其資料的表式通
常是單精度或是倍精度，要硬體電路針對如此精準的數值進行設計的可能性不高，因為位元數長，
 28
0 1 2 3 4 5 6
10
-8
10
-6
10
-4
10
-2
10
0
B
E
R
Eb/No(dB)
 
 
iteration4
iteration8
iteration12
iteration16
iteration64
 
圖 21. 不同疊代運算次數的模擬 
 
在硬體架構上，一個區塊矩陣對應到一個暫存器，區塊矩陣的大小將影響到暫存器存取
時間進而影響整體硬體吞吐量，當區塊矩陣的大小為 96×96，從 soft-demapping 資料寫入暫
存器加上疊代運算八次的時間，總運算時間約 96+192×8=1632 (clock) ，若將區塊矩陣縮小
成 12×12，總運算時間將變成 12+24×8=204 (clock)，為了提高硬體電路吞吐量，採用區塊矩
陣的大小縮小至 12×12，這對於本計畫提出硬體解碼電路架構上運算速度將會有明顯的提昇
進而提高硬體電路吞吐量。 
 
 30
[18] R. M. Tanner, D. Sridhara, A. Sridharan, T. E. Fuja, D. J. Costello, and Jr.,  “LDPC block and 
convolutional codes based on circulant matrices,＂ IEEE Transactions on Information Theory, vo. 50, 
pp. 2966–2984, Dec. 2004. 
[19] E. Eleftheriou, amd S. Olcer, “Low-density parity-check codes for multilevel modulation,＂ 2002 
IEEE International Symposium on Information Theory, 2002. Proceedings., pp. 442, Feb. 2002. 
[20] T. J. Richardson and R. L. Urbanke, “Efficient encoding of low-density parity-check codes,＂ IEEE 
Trans. Inform. Theory, vol. 47, pp. 638–656, Feb. 2001. 
[21] P. Palanisamy, R. Thilagavathy, M. R. Kumar, and A. Srihari, “Efficient Realization of CORDIC 
based LDPC Decoder for WiMax System,＂ International Conference on Signal Processing, 
Communications and Networking,( ICSCN '08), pp. 41–45, Jan. 2008. 
[22] 顏偉光, “Dedign of Low Density Parity Check Code Decoder,＂ 國立中興大學碩士論文, 中華民
國九十七年七月 
[23] C. Liu, S. Yen, C. Chen, H. Chang, C. Lee, Y. Hsu, and S. Jou, “An LDPC Decoder Chip Based on 
Self-Routing Network for IEEE 802.16e Applications,＂ IEEE Journal of Solid-State Circuits, vol. 43, 
pp. 684–694, Mar. 2008. 
[24] X. Shih, C. Zhan, C. Lin, and A. Wu, “An 8.29 mm2 52 mW Multi-Mode LDPC Decoder Design for 
Mobile WiMAX System in 0.13 μm CMOS Process,＂ IEEE Journal of Solid-State Circuits, vol. 43, 
pp. 672–683, Mar. 2008. 
[25] 詹慶達 , “Low Cost Low-Density Parity-Check Decoder Using AND Gate Based Min-Sum 
Algorithm,＂ 國立雲林科技大學碩士論文, 中華民國九十七年六月 
[26] K. Zhang, X. Huang, and Z. Wang, “High-Throughput Layered Decoder Implementation for 
Quasi-Cyclic LDPC Codes,＂ IEEE Journal on Selected Areas in Communications, vol. 27, pp. 
985–994, Aug. 2009. 
 
 
 2
 
Keynote Speech 2:  
Personal audio and active control of sound in the environment 
Professor Steve ELLIOTT 
Professor, Institute of Sound and Vibration Research, University of Southampton, United Kingdom 
 
第二天開始便是一連串的論文報告，連續三天的 Presentation，而此會議的 Technical Sessions 一
共有48 Sessions每個場次有六或七個題目的Presentation，本論文則被安排在12月14日 Session WP5
之 Coding and Modulation。 
近年來無線通訊系統快速進步，為了要提高傳輸速率及接收資料的正確性，尤其是在傳輸環境
中以無線傳輸的干擾為最多，因此確保資料在傳輸時的正確性極為重要，使得錯誤更正碼的應用不
可或缺。低密度同位元檢查碼具有接近沈農(Shannon)定理，能夠確保高速網路資料的正確性，因此
低密度同位元檢查碼被應用在新一代高速率無線通訊網路系統，如 MIMO-OFDM、Wi-Fi 與
WiMAX，以增加訊號可靠度。 
本論文提出改良 WiMAX LDPC 之架構，稱為改良型 WiMAX 低密度同位元矩陣(modified 
WiMAX LDPC)，藉由建構一個非正規的 CB-LDPC 矩陣，可以得到一個高效能硬體解碼設計及優越
的解碼性能。CB-LDPC 使用最小和演算法 (MSA)進行疊代解碼運算，硬體架構採用 BNU、CNU
與記憶體資料平行設計。最後使用 TSMC.18CMOS 製程實現晶片。 
 
二、與會心得 
參加此次研討會感受到學術交流的盛況，不論從會場外或會場內那種學術氣息讓人感覺到十分
莊嚴，會議開始第一天主要安排報到行程所以氣氛較輕鬆，而會議第二天以後就開始真正論文研討
會的探討，在大廳到處可看到每個演講者正在準備下一場的報告，而在演講廳內已經如火如荼的展
開一系列的論文探討，聽了幾個場次的論文報告覺得國外研究做的相當出色，而且各個領域的研究
都在此能看到，所以能讓我對其他研究有更近ㄧ步的啟發。 
    本論文報告就在會議的第二天，一早起來就再次準備要報告的內容，一直到下午才由我上台報
告，在報告過程中還蠻順利，所以對於參加國際研討會也有更深的體會，本論文報告結束後心情就
比較放鬆，所以接下來的會議行程也比較愉快的心情去參與。整個研討會會議結束後，也完成此次
 4
 
 6
 
Low-Complexity Architecture Design for Modified 
WiMAX Low-Density Parity-Check Codes 
Kuang-Hao Lin, Member, IEEE, Meng-Yi Lin, and Jan-Dong Tseng, Senior Member, IEEE 
Department of Electronic Engineering 
National Chin-Yi University of Technology 
Taichung, Taiwan (R.O.C.) 
khlin@ncut.edu.tw 
 
 
Abstract—In this paper, a modified WiMAX Low-Density Parity-
Check (LDPC) codes for realistic LDPC coding system 
architectures is presented. The LDPC code, which is a special 
class of quasi-cyclic LDPC (QC-LDPC), has an efficient encoding 
algorithm owing to the simple structure of their parity-check 
matrices. A proposed distribution of irregular parity-check 
matrix for the modified WiMAX LDPC is developed so that we 
can obtain a low-complexity architecture design, and achievable 
circuit implementation. The modified WiMAX LDPC code 
decoding employs the iterative min-sum algorithm (MSA) and its 
decoder architecture design uses the bit node unit (BNU) and 
check node unit (CNU). Different word-length of hardware 
design for LDPC decoder can be simulated. Therefore, the word-
length with 8-bit is enough for hardware implementation. 
Keywords-WiMAX; Low-Density Parity-Check (LDPC); coding; 
QC-LDPC;low-complexity;hardware architecture 
I.  INTRODUCTION 
Low-Density Parity-Check (LDPC) codes are linear block 
codes which were first found by Gallager [1] and they have 
better bit error rate (BER) performance. Recently, with an 
increase in algebraic and systematic construction approaches to 
the study of LDPC code based on finite geometries, we have 
seen a shift in patterns of research. Because the usage of high-
throughput data rate increase, reliability requirements for error 
correction have become critical. LDPC codes technology have 
been widely used for the wireless communication such as Wi-
Fi (IEEE 802.11n) [2],[3] and WiMAX (IEEE 802.16e) [4],[5]. 
Gallager’s theory and Richardson et al. [6] offered a 
sounder theoretical basis for noisy channel coding theorem. 
These codes can be decoded in various ways ranging from low 
to high decoding complexity and from reasonably good to very 
good error performance. Furthermore, these codes are either 
cyclic or quasi-cyclic (QC). The majority of research in 
hardware implementation has focused on QC. Myung et al. [7] 
provided an excellent review of the methods, results and 
instructional issues related to QC LDPC encoding and 
decoding. A special class of QC-LDPC codes, called Block-
LDPC, was presented for practical LDPC coding system 
implementations [7],[8]. The main idea is to construct LDPC 
codes subject to certain hardware-oriented constructs that 
ensure the effective encoder and decoder hardware 
implementations. The related works reported of decoding in the 
literature can be classified into two major categories of sum-
product algorithm (SPA) or min-sum algorithm (MSA). The 
readers are referred to good tutorials in [9] and [10] for an 
introduction to the above decoding algorithm approaches and 
their applications.  
In this paper, a special class of QC-LDPC codes, called the 
modified WiMAX LDPC codes, is presented. They are linearly 
encodable and have better memory efficiency as compared 
with the conventional LDPC codes. The modified WiMAX 
LDPC code is defined with a proposed irregular parity-check 
matrix. This restriction on the structure of its parity-check 
matrix guarantees a linear encoding complexity but, in general, 
it also results in some loss of performance. We will determine 
if the use of modified WiMAX LDPC matrix would improve 
the throughput and reduce hardware architecture. The decoder 
architecture in the receiver is also developed. Simulation 
results show the performances of modified WiMAX LDPC 
decoder with different iterations and the word-lengths 
requirement of the architecture. 
The paper is organized as follows. Section II discusses the 
modified WiMAX LDPC codes and the decoding construction. 
In section III, we present the low-complexity architecture 
design. We verify their performance by simulation in Section 
IV. Conclusion is drawn in Section V. 
II. THE MODIFIED WIMAX LDPC CODES 
Figure 1 illustrates a typical simplified model of the 
wireless communication system and the error correction codes 
are accomplished in the channel encoders and decoders. In the 
transmission, the transmitted data can be encoded through 
LDPC encoder then mapped to constellation. The transmitter 
constellation data suffer channel effect with additive white 
Gaussian noise (AWGN). Consequently, the contaminated 
constellation data is received and can be corrected via soft 
demapping and LDPC decoder, respectively. 
 
M
ap
pi
ng
So
ft
D
em
ap
pi
ng
Tr
an
sm
itt
ed
D
at
a
R
ec
ei
ve
d
D
at
a
 
Figure 1.  Wireless communication system. 
This work was supported in part by the National Science Council (NSC), 
Taiwan, R.O.C. under Grant NSC 100-2220-E-167-001. 
A. Bit Node Unit 
The architecture of BNU is shown in Fig. 6. The goal of 
this BNU architecture is to add the other input data in addition 
to itself, i.e. the output data out1=in2+in3+LLR, where the 
input data (in1~in3) is mapping to output data (out1~out3).The 
LLR data is transformed as 2’s complement for operation 
purpose due to its sign-magnitude format. The addition results 
will be transformed again to sign-magnitude before sending out 
data (out1~out3).  
In order to assure the precision after adder operation, we 
use an 8-bit adder. Before output, we use the Clipping to 
truncate the output word-length to 6 bits that avoids overflow 
in the next computing. Finally, the iteration results are the sum 
of all input data and then output to the H.D. port. 
 
 
Figure 6.  The BNU architecture. 
 
B. Check Node Unit 
The CNU structure is shown in Figure 7. The input data 
consist of two parts: sign bit and magnitude. We determine the 
sign bits from the six input data by using XOR operation. In 
other words, the sign bits of the output data (out1~out6) will be 
changed or kept when there are odd or even negative input data, 
respectively. 
For the magnitude part, the min and 2nd min will be 
obtained by comparing six input data with compare-6 (CMP-6) 
and exchange the value with minimum control function block: 
if the input is min, the output is 2nd min, otherwise the output 
is min. 
The schematic of CNU is shown in the figure. It is mainly 
used to identify whether the output signal is the minimum 
value and then divided the transmitting data into two parts: 
signs and magnitudes. 
For the signs part, the sign bits of the six inputs (in1~in6) 
use XOR gate for operation and then use these results for 
another XOR gate operation with the same input sign bits. That 
means, when the inputs are odd negatives, each input must 
change their signs. On the contrary, when the inputs are even 
negatives, the input signs remain unchanged. 
For the magnitudes part, use the architectures of CMP2 and 
CMP3 to compose CMP6 and CMP5. The architecture of 
CMP6 figures out the minimum and the second minimum input 
by comparing six inputs, as shown in Fig. 8, and the CMP5 
figures them out by comparing five inputs, as shown in Fig. 9. 
The CMP3, CMP5, CMP6, and CMP7 are composed of three, 
seven, nine, and eleven CMP2s, respectively. The WiMAX 
standard uses 8-CMP6 and 4-CMP7 which are equivalent to 
116 CMP2s. The proposed modified WiMAX LDPC uses 11-
CMP5 and a CMP6 which are equivalent to 86 CMP2s. Adding 
registers during the comparing process forms the pipeline mode 
and increases the operation frequency. After that, use minimum 
control for substitutions. If the minimum control function, as 
shown in Fig. 7, is minimum, output will be second minimum; 
else the output will be minimum. 
 
 
Figure 7.  The CNU architecture. 
 
Figure 8.  The CMP6 architecture. 
in1[6:0]
in2[6:0]
in3[6:0]
in4[6:0]
in5[6:0]
CMP3
2nd min
[6:0]
min
[6:0]
Reg
Reg
min [6:0]
2nd min [6:0]
CMP2
min
[6:0]
2nd min
[6:0]
CMP2
min
[6:0]
2nd min
[6:0]
Reg
CMP2
min
[6:0]
2nd min
[6:0]
CMP2
min
[6:0]
2nd min
[6:0]
 
Figure 9.  The CMP5 architecture. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/02/12
國科會補助計畫
計畫名稱: 子計畫二：低功率無線傳輸接收基頻系統晶片(1/3)
計畫主持人: 林光浩
計畫編號: 100-2220-E-167-001- 學門領域: 智慧電子科技計畫-整合型學術研
究計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 參加經濟部標準檢驗局 100 年度電磁相容(EMC)設計競賽，榮獲校園組 第一
名 
2. 參加經濟部標準檢驗局 100 年度電磁相容(EMC)設計競賽，榮獲校園組 第三
名 
3. 參加經濟部標準檢驗局 100 年度電磁相容(EMC)設計競賽，榮獲校園組 甲等
 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
