module adder (
    input a[16],
    input b[16],
    input alufn_signal[6],
    output out[16],
    output z,
    output v,
    output n
  ) {
  rca rca;
  sig xb[16];
  always {
    // default values to silence errors 
    xb[15:0] = b ^ 16x{alufn_signal[0]};
    rca.a = a;
    rca.b = xb;
    rca.ci = alufn_signal[0];
    
    out = rca.s[15:0];
    z = !rca.s;
    v= (a[15] & xb[15] & !rca.s[15]) | (!a[15] & !xb[15] & rca.s[15]);
    n= rca.s[15];
  }
}
