# FPGACompet.AxiLite

FPGA竞赛的IP配置模块代码，基于SpinalHDL 1.10.2a，使用[SpinalTemplateSbt](https://github.com/SpinalHDL/SpinalTemplateSbt)作为模板进行构建。

## 快速开始

### 生成Verilog

1. 安装sbt及make
2. 生成Verilog及其他相关文件：`make gen`

### 仿真

`make sim`

### 查看仿真波形

`make wave`
