# 电路复习

## chapter1

### 一些总结

1. **EDA**（Electronics Design Automation)电子设计自动化，**HDL**（hardware description language）硬件描述语言，**SRAM**（Static Random Access Memory）静态随机存储器

2. 对于相同功能的逻辑电路，CMOS电路比TTL电路的功耗（  低/小  ）

3. ==将十进制小数(0.39)D转换成二进制数,要求精度达到1%==

   将十进制小数每次去除上次所得积中的整数再乘以2，
   直到满足误差要求进行“四舍五入”为止

   由于精度要求达到1%，需要精确到二进制小数7位，即1/2^7^=1/128。

   计算时要多算1位，然后考虑“4舍5入”。 b~-8~=1产生进位。

   <img src="images\image-20200817093853412.png" alt="image-20200817093853412" style="zoom:50%;" /> 

4. 二-十六进制之间的转换：4位4位的看就行

5. 二-八进制之间的转换：3位看

6. 8421BCD码：从十进制看会更好，每个数字必定占4位，前置0和后置0均不能省略

7. 计算两个二进制数1010和111之商。

8. 当二进制数为正数时，其补码、反码与原码相同。
   当二进制数为负数时，将原码的数值位逐位求反，然后在最低位加1得到补码。

9. ==试用4位二进制补码计算5-2==。

   因为(5-2)补=(5)补+(-2) 补
   =0101+1110
   =0011
   所以  5-2=3 

10. 余3码循环码组成计数器时，每次转换过程只有一个触发器翻转，译码时不会发生**竞争－冒险**现象

11. 异或符号：$\oplus$

    同或符号：$\odot$

12. <img src="images\image-20200817114042131.png" alt="image-20200817114042131" style="zoom:50%;" />  同或图，其中右边是**异或**结构取非，异或可以去括号

13. <img src="images\image-20200821123112992.png" alt="image-20200821123112992" style="zoom:80%;" /> **常用的异或符号**

## chapter2

### 一些总结

1. 反演规则：将其中所有的与（• ）换成或（+），或（+）换成与（•）；

   ​					原变量换为反变量，反变量换为原变量；

   ​					将1换成0，0换成1

2. 对偶规则：将其中的与（• ）换成或（+），或（+）换成与（•）；

   ​					**并将1换成0，0换成1**

3. 最小项：对于任意一个最小项，只有一组变量取值使得它的值为1；

   ​				任意两个最小项的乘积为0；

   ​				全体最小项之和为1

   ​				通常用m~i~表示最小项

4. 最大项：对于任意一个最大项，只有一组变量取值使得它的值为0；

   ​				任意两个最大项的之和为1；

   ​				全体最大项之积为0；

   ​				通常用M~i~表示最大项

5. 两者之间为互补关系： m~i~ = $\neg$ M~i~，或者M~i~= $\neg$ m~i~
6. ==A+A $\neg$ B=A+B==
7. 无关项d：可0可1
8. 卡诺图：尽可能大，边缘相连，2的次方，**00,01,11,10**

## chapter4

### 一些总结

1. 竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。

2. 冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。

3. 消去竞争冒险的方法：发现并消除互补变量（比如特定情况下会出现A 非A，这时应该化简消除A 非A）

   ​									   增加乘积项,避免互补项相加（根据条件连接卡诺图的某些区域）

### 译码器

1. 编码器：普通编码器不能同时输入两个以上的有效编码信号
2. 优先编码器
3. 2线-4线译码器（74HC139）：使能端E低电平有效，输出端为低电平
4. **3线-8线译码器**（74HC138）：使能端E1、E2低电平有效，一般是接地的，E3是高电平有效，使能端为**与**结构，必须都有效才可以生效，所以E3有时也作为第四个输入端，138有三个输入端，8个输出端（低电平），因此实现目标函数（电路）时通常在末端用**与非门**合并
5. <img src="images\image-20200817123700202.png" alt="image-20200817123700202" style="zoom:50%;" /> 
6. <img src="images\image-20200817124105560.png" alt="image-20200817124105560" style="zoom:50%;" /> 
7. 二–十进制译码器：将8421BCD码译成为10个状态输出（低电平）。

### 选择器

1. 2选1数据选择器
2. 4选1数据选择器
3. 数据选择器一般步骤：==如果**变量数=选通端数**，则变量接选通端，数据段接01，如果**变量数＞选通端数**，则应考虑将一些变量接入数据端==
4. **8选1数据选择器74HC151**：使能端E低电平有效，3个选通端，8个数据端，两个输出端Y 非Y。其中，E为高电平时，Y始终为1
5. <img src="images\image-20200817125148164.png" alt="image-20200817125148164" style="zoom:50%;" /> 
6. <img src="images\image-20200817130849806.png" alt="image-20200817130849806" style="zoom:50%;" /> 
7. <img src="images\image-20200817130940517.png" alt="image-20200817130940517" style="zoom:50%;" /> 
8. ==两片151连接组成更大的数据选择器==

### 比较器

1. **集成数值比较器74HC85**：先比较AB系列，实质上是4位二进制数的比较，如果均相同，则比较I系列，F为输出端
2. <img src="images\image-20200817125834919.png" alt="image-20200817125834919" style="zoom:50%;" /> 

### 全加器（Full Adder）

1. S表示本位，C~0~表示进位，C~i~表示上一次的进位
2. ==用138（选择器）和151（分配器）设计全加器==
3. **集成4位超前进位加法器74HC283**

## chapter5

### 一些总结

1. 锁存器：对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态
2. 触发器：对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态
3. **RS锁存器**：R/S：00保持，01置1,10置0,11不稳定，约束条件: SR = 0
4. **D锁存器**：E为0，保持，E为1，Q=D
5. **74HC/HCT74**中的D触发器：上跳沿有效，Q^n+1^=D

<img src="images\image-20200818112157427.png" alt="image-20200818112157427" style="zoom:50%;" /> 

### 触发器

1. 特性表（状态表）、特征方程、驱动方程、输出方程、状态图
2. D触发器：Q^n+1^=D
3. JK触发器：Q^n+1^=J $\neg$Q^n^+$\neg$K Q^n^，JK（类似于SR）：00保持，01置0，10置1，11翻转
4. T触发器：Q^n+1^=T $\neg$Q^n^+$\neg$T Q^n^，T为0保持，T为1翻转
5. T^'^触发器：Q^n+1^=$\neg$Q^n^，触发一次翻转一次
6. SR触发器：Q^n+1^=S+$\neg$R Q^n^，类似SR锁存器，约束条件：SR=0
7. ==D触发器功能的转换==：写出Q^n+1^，用D触发器构成JK触发器，就把D单独表示出来，然后其他的字母通过组合接到D口



## chapter6

### 一些总结

1. ==分析同步时序逻辑电路的一般步骤==：注意异或，写出状态方程，激励方程，输出方程，**注意n与n+1的时态**，代入化简，写出状态表，画出状态图，注意判断自启动，判断功能
2. ==设计同步时序逻辑电路的一般步骤（ch6-03）==：**判断条件，写出状态表**，根据卡诺图，注意任意项，确定激励方程组，画出逻辑图和状态图，判断自启动
3. ==异步时序逻辑电路的分析==：**注意时钟**，具体我也不清楚

### 寄存器与计数器

1. 多功能双向移位寄存器：S~0~、S~1~控制移位，D控制补位值，CR是低电平有效的置零

2. <img src="images\image-20200819155031683.png" alt="image-20200819155031683" style="zoom:50%;" /> 

3. <img src="images\image-20200819155612835.png" alt="image-20200819155612835" style="zoom:50%;" /> 

4. <img src="images\image-20200819155632864.png" alt="image-20200819155632864" style="zoom:50%;" /> 

5. **74LVC161**：CP为上跳沿有效；CR低电平立即使结果置零；**PE预置，将四位输入D预置到四位输出Q端，需要CP生效**；使能端CEP、CET均为高电平才生效；TC为进位端，当输出为1111时是高电平；D为输入端，Q为输出端

6. ==计数器构成任意进制计数器的一般方法==：

   当需要构成的进制较小时：反馈清零法：利用CR清零的属性，完成从零开始的数字循环；反馈置数法：利用PE预置的属性，完成特定数字的循环，**二者均连接前一片的Q输出端**

   当较大时：串行进位法：利用使能端均为高电平有效的性质，构成异步计数器；并行进位法：利用CP上跳沿有效的性质，构成同步计数器，**二者均连接前一片的TC进位端**

7. <img src="images\image-20200819162202122.png" alt="image-20200819162202122" style="zoom:50%;" /> 
8. 模：指完成循环的数字个数

## chapter7

### 一些总结

1. <img src="images\image-20200818122724781.png" alt="image-20200818122724781" style="zoom:50%;" /> 
2. 横着的是地址线，也叫字线，是通过译码器翻译出来的线，似乎配合二极管，是低电平输出，这个输出与最终的输出端不同
3. 竖着的是数据线，也叫位线
4. 字线与位线交织构成了存储矩阵，一个交点就是一个存储单元，1K=2的10次方
5. ==字数与位数的拓展==