---
layout: default
title: 4.3 MOSトランジスタの信頼性劣化：BTIとHCI
---

---

# 📘 4.3 MOSトランジスタの信頼性劣化：BTIとHCI  
**4.3 Reliability Degradation in MOSFETs: BTI and HCI**

---

## 🎯 節の目的｜Objectives

| 🇯🇵 日本語                                                                                          | 🇺🇸 English                                                                                           |
|-----------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------------|
| MOSトランジスタの長期使用により発生する**信頼性劣化**（BTI, HCI）の物理的背景と影響を理解する      | Understand the **long-term reliability degradation mechanisms** in MOSFETs (BTI, HCI) and their impact. |
| 設計時に考慮すべき**時間依存性・劣化耐性**の視点を導入する                                           | Introduce **time-dependent reliability and design robustness** as critical aspects of CMOS design.    |

---

## 1. 🔌 BTI：バイアステンパラチャインスタビリティ  
## 1. 🔌 BTI: Bias Temperature Instability

### ▶ 概要｜Overview

- 高温下でゲートに **正負のバイアス**を印加し続けると、酸化膜・界面に**トラップ準位**が形成される  
- これにより、**Vth（しきい値電圧）が時間と共に変動**

### 🔹 NBTI / PBTI の比較｜NBTI vs. PBTI

| 効果｜Effect | 主な影響｜Main Effect      | 対象トランジスタ｜Target Device |
|-------------|----------------------------|------------------------------|
| NBTI（負バイアス） | Vth上昇 → 遅延増大             | PMOS（負Vgs時）              |
| PBTI（正バイアス） | Vth変化（主に高kで顕在化）      | NMOS（HKMG使用時）           |

📌 **NBTI劣化によるPMOSの遅延増大**は、SRAMやデジタル回路で重要な課題

---

## 2. ⚡ HCI：ホットキャリア注入  
## 2. ⚡ HCI: Hot Carrier Injection

### ▶ 概要｜Overview

- 高Vdsで動作すると、チャネル中のキャリアが加速されて、**高エネルギー状態（ホットキャリア）**になる  
- これが酸化膜に注入されて **トラップ電荷を形成** → 劣化を引き起こす

### 🔥 劣化の特徴｜Key Effects

| 劣化要素 | 結果 |
|----------|------|
| トラップ電荷の蓄積 | Vthシフト、Idの低下（gm劣化） |
| 遅延増大            | スイッチ速度の低下           |

📌 **NMOSの飽和領域（高Vds動作）**で特にHCIが顕著に発生

---

## 3. 📊 比較とモデル化｜Comparison and Modeling

| 特性項目 | BTI | HCI |
|----------|-----|-----|
| 主因｜Cause         | 高温 × バイアス      | 高電界 × 高周波スイッチング     |
| 主効果｜Primary Effect | Vth変動            | gm・Id低下、Vthシフト           |
| 回復性｜Recoverability | 部分的に回復（リラックス） | 基本的に不可逆                  |
| モデル式｜Model      | $\\Delta V_{th} \\propto t^n$（時間依存） | Vds依存 × スイッチ頻度で劣化進行 |

🧠 教育では、**劣化 → 測定 → 回復**の擬似シナリオが有効（SPICEで再現可能）

---

## 4. 🧪 教材プロセスにおける実践方法  
## 4. 🧪 Educational Implementation in sky130 / 0.18µm

| 教材内容｜Method | 概要｜Description |
|------------------|------------------|
| Vth変動のシミュレーション | SPICEで ΔVth を与え、回路の遅延・動作変化を可視化 |
| gm劣化の仮想実験 | Idの波形変化 → ロジック遅延への影響を観察         |
| 高温・高Vds条件による応答解析 | 温度・電圧Sweepで波形の変化を追跡               |

📌 sky130 や 0.18µm では正式な劣化モデルが無い場合もあるが、**設計的理解の導入教材**として非常に有効

---

## 5. 🧩 設計との接続｜Design Implications

- 信頼性劣化は「**時間依存の設計限界**」であり、初期設計時には見えにくい課題  
- 設計時に以下のような方針が重要：

| 対応方針 | 内容 |
|----------|------|
| セル選定 | High-Vthセル、Low-Vds設計の検討 |
| 動作条件制御 | バイアス・デューティ制御でストレスを緩和 |
| 冗長設計 | エージング補正回路、セルばらけ配置など |

---

## 🔄 次節への接続｜Transition to Next Section

| 🇯🇵 日本語 | 🇺🇸 English |
|----------|-----------|
| 次節では、こうしたMOS特性と劣化メカニズムを踏まえ、**デザインルールと寸法規則**の背景と意味を解説します。 | Next, we explore how these MOS characteristics and reliability constraints shape **design rules and physical dimensions**. |

👉 [4.4 デザインルールと寸法規則の意味](4.4_design_rules.md) に進む  
👉 [Go to 4.4: Meaning Behind Design Rules](4.4_design_rules.md)

---

🔙 [第4章トップに戻る｜Back to Chapter 4 README](README.md)

---
