TimeQuest Timing Analyzer report for DE2_CCD
Fri Dec 09 15:15:41 2011
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CCD_MCLK'
 12. Slow Model Setup: 'low_freq_clk'
 13. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 14. Slow Model Setup: 'GPIO_1[10]'
 15. Slow Model Setup: 'KEY[0]'
 16. Slow Model Setup: 'CLK_10001'
 17. Slow Model Setup: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'
 18. Slow Model Setup: 'm[0][0][0]'
 19. Slow Model Setup: 'AUDIO_DAC_ADC:audio|LRCK_1X'
 20. Slow Model Setup: 'sound'
 21. Slow Model Setup: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
 22. Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 23. Slow Model Setup: 'CLOCK_50'
 24. Slow Model Hold: 'm[0][0][0]'
 25. Slow Model Hold: 'low_freq_clk'
 26. Slow Model Hold: 'CLOCK_50'
 27. Slow Model Hold: 'CCD_MCLK'
 28. Slow Model Hold: 'CLK_10001'
 29. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 30. Slow Model Hold: 'KEY[0]'
 31. Slow Model Hold: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
 32. Slow Model Hold: 'GPIO_1[10]'
 33. Slow Model Hold: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'
 34. Slow Model Hold: 'sound'
 35. Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 36. Slow Model Hold: 'AUDIO_DAC_ADC:audio|LRCK_1X'
 37. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 38. Slow Model Recovery: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
 39. Slow Model Recovery: 'CCD_MCLK'
 40. Slow Model Recovery: 'GPIO_1[10]'
 41. Slow Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 42. Slow Model Recovery: 'low_freq_clk'
 43. Slow Model Recovery: 'sound'
 44. Slow Model Recovery: 'CLOCK_50'
 45. Slow Model Removal: 'CLOCK_50'
 46. Slow Model Removal: 'low_freq_clk'
 47. Slow Model Removal: 'sound'
 48. Slow Model Removal: 'CCD_MCLK'
 49. Slow Model Removal: 'GPIO_1[10]'
 50. Slow Model Removal: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
 51. Slow Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 52. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 53. Slow Model Minimum Pulse Width: 'CCD_MCLK'
 54. Slow Model Minimum Pulse Width: 'GPIO_1[10]'
 55. Slow Model Minimum Pulse Width: 'KEY[0]'
 56. Slow Model Minimum Pulse Width: 'low_freq_clk'
 57. Slow Model Minimum Pulse Width: 'CLK_10001'
 58. Slow Model Minimum Pulse Width: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'
 59. Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|LRCK_1X'
 60. Slow Model Minimum Pulse Width: 'sound'
 61. Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
 62. Slow Model Minimum Pulse Width: 'm[0][0][0]'
 63. Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 64. Slow Model Minimum Pulse Width: 'CLOCK_50'
 65. Slow Model Minimum Pulse Width: 'CLOCK_27'
 66. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Output Enable Times
 72. Minimum Output Enable Times
 73. Output Disable Times
 74. Minimum Output Disable Times
 75. Fast Model Setup Summary
 76. Fast Model Hold Summary
 77. Fast Model Recovery Summary
 78. Fast Model Removal Summary
 79. Fast Model Minimum Pulse Width Summary
 80. Fast Model Setup: 'CCD_MCLK'
 81. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 82. Fast Model Setup: 'low_freq_clk'
 83. Fast Model Setup: 'GPIO_1[10]'
 84. Fast Model Setup: 'KEY[0]'
 85. Fast Model Setup: 'CLK_10001'
 86. Fast Model Setup: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'
 87. Fast Model Setup: 'AUDIO_DAC_ADC:audio|LRCK_1X'
 88. Fast Model Setup: 'sound'
 89. Fast Model Setup: 'm[0][0][0]'
 90. Fast Model Setup: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
 91. Fast Model Setup: 'CLOCK_50'
 92. Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 93. Fast Model Hold: 'm[0][0][0]'
 94. Fast Model Hold: 'low_freq_clk'
 95. Fast Model Hold: 'CLOCK_50'
 96. Fast Model Hold: 'CCD_MCLK'
 97. Fast Model Hold: 'CLK_10001'
 98. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 99. Fast Model Hold: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
100. Fast Model Hold: 'GPIO_1[10]'
101. Fast Model Hold: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'
102. Fast Model Hold: 'sound'
103. Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
104. Fast Model Hold: 'KEY[0]'
105. Fast Model Hold: 'AUDIO_DAC_ADC:audio|LRCK_1X'
106. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
107. Fast Model Recovery: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
108. Fast Model Recovery: 'CCD_MCLK'
109. Fast Model Recovery: 'GPIO_1[10]'
110. Fast Model Recovery: 'low_freq_clk'
111. Fast Model Recovery: 'sound'
112. Fast Model Recovery: 'CLOCK_50'
113. Fast Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
114. Fast Model Removal: 'CLOCK_50'
115. Fast Model Removal: 'low_freq_clk'
116. Fast Model Removal: 'sound'
117. Fast Model Removal: 'CCD_MCLK'
118. Fast Model Removal: 'GPIO_1[10]'
119. Fast Model Removal: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
120. Fast Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
121. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
122. Fast Model Minimum Pulse Width: 'CCD_MCLK'
123. Fast Model Minimum Pulse Width: 'GPIO_1[10]'
124. Fast Model Minimum Pulse Width: 'KEY[0]'
125. Fast Model Minimum Pulse Width: 'low_freq_clk'
126. Fast Model Minimum Pulse Width: 'CLK_10001'
127. Fast Model Minimum Pulse Width: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'
128. Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|LRCK_1X'
129. Fast Model Minimum Pulse Width: 'sound'
130. Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|oAUD_BCK'
131. Fast Model Minimum Pulse Width: 'm[0][0][0]'
132. Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
133. Fast Model Minimum Pulse Width: 'CLOCK_50'
134. Fast Model Minimum Pulse Width: 'CLOCK_27'
135. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
136. Setup Times
137. Hold Times
138. Clock to Output Times
139. Minimum Clock to Output Times
140. Output Enable Times
141. Minimum Output Enable Times
142. Output Disable Times
143. Minimum Output Disable Times
144. Multicorner Timing Analysis Summary
145. Setup Times
146. Hold Times
147. Clock to Output Times
148. Minimum Clock to Output Times
149. Setup Transfers
150. Hold Transfers
151. Recovery Transfers
152. Removal Transfers
153. Report TCCS
154. Report RSKM
155. Unconstrained Paths
156. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; DE2_CCD                                           ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.82        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  15.4%      ;
;     3-4 processors         ;   7.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------------------+-----------------------------------------------+
; Clock Name                                ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                      ; Targets                                       ;
+-------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------------------+-----------------------------------------------+
; AUDIO_DAC_ADC:audio|LRCK_1X               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { AUDIO_DAC_ADC:audio|LRCK_1X }               ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { AUDIO_DAC_ADC:audio|oAUD_BCK }              ;
; CCD_MCLK                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { CCD_MCLK }                                  ;
; CLK_10001                                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { CLK_10001 }                                 ;
; CLOCK_27                                  ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { CLOCK_27 }                                  ;
; CLOCK_50                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { CLOCK_50 }                                  ;
; GPIO_1[10]                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { GPIO_1[10] }                                ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { I2C_CCD_Config:u7|mI2C_CTRL_CLK }           ;
; KEY[0]                                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { KEY[0] }                                    ;
; low_freq_clk                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { low_freq_clk }                              ;
; m[0][0][0]                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { m[0][0][0] }                                ;
; p1|altpll_component|pll|clk[1]            ; Generated ; 55.555 ; 18.0 MHz   ; 0.000  ; 27.777 ; 50.00      ; 3         ; 2           ;        ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0]            ; { p1|altpll_component|pll|clk[1] }            ;
; sound                                     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                             ; { sound }                                     ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;        ;        ;           ;            ; false    ; CLOCK_50 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[0] } ;
; u6|sdram_pll1|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz  ; -3.000 ; 2.000  ; 50.00      ; 1         ; 2           ; -108.0 ;        ;           ;            ; false    ; CLOCK_50 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[1] } ;
+-------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                 ;
+------------+-----------------+-------------------------------------------+------------------------------------------------------+
; INF MHz    ; 169.61 MHz      ; m[0][0][0]                                ; limit due to hold check                              ;
; 20.32 MHz  ; 20.32 MHz       ; CCD_MCLK                                  ;                                                      ;
; 72.36 MHz  ; 72.36 MHz       ; low_freq_clk                              ;                                                      ;
; 136.69 MHz ; 136.69 MHz      ; u6|sdram_pll1|altpll_component|pll|clk[0] ;                                                      ;
; 188.86 MHz ; 188.86 MHz      ; CLOCK_50                                  ;                                                      ;
; 198.14 MHz ; 198.14 MHz      ; GPIO_1[10]                                ;                                                      ;
; 202.22 MHz ; 202.22 MHz      ; p1|altpll_component|pll|clk[1]            ;                                                      ;
; 273.22 MHz ; 273.22 MHz      ; CLK_10001                                 ;                                                      ;
; 293.26 MHz ; 293.26 MHz      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;                                                      ;
; 468.16 MHz ; 468.16 MHz      ; sound                                     ;                                                      ;
; 920.81 MHz ; 500.0 MHz       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; CCD_MCLK                                  ; -48.209 ; -14839.318    ;
; low_freq_clk                              ; -13.465 ; -1100.264     ;
; p1|altpll_component|pll|clk[1]            ; -12.161 ; -264.548      ;
; GPIO_1[10]                                ; -4.047  ; -1723.451     ;
; KEY[0]                                    ; -3.988  ; -51.474       ;
; CLK_10001                                 ; -2.660  ; -129.181      ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; -2.410  ; -103.705      ;
; m[0][0][0]                                ; -1.408  ; -13.858       ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; -1.336  ; -18.798       ;
; sound                                     ; -1.136  ; -5.265        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; -0.086  ; -0.169        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.124   ; 0.000         ;
; CLOCK_50                                  ; 2.810   ; 0.000         ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; m[0][0][0]                                ; -5.102 ; -61.739       ;
; low_freq_clk                              ; -3.372 ; -3.372        ;
; CLOCK_50                                  ; -2.557 ; -5.097        ;
; CCD_MCLK                                  ; -2.197 ; -2.197        ;
; CLK_10001                                 ; -1.810 ; -29.021       ;
; p1|altpll_component|pll|clk[1]            ; -0.123 ; -0.359        ;
; KEY[0]                                    ; 0.346  ; 0.000         ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0.391  ; 0.000         ;
; GPIO_1[10]                                ; 0.391  ; 0.000         ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; 0.391  ; 0.000         ;
; sound                                     ; 0.391  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.391  ; 0.000         ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; 1.721  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1]            ; -5.371 ; -75.118       ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; -2.965 ; -11.860       ;
; CCD_MCLK                                  ; -2.800 ; -291.729      ;
; GPIO_1[10]                                ; -1.097 ; -177.977      ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -0.326 ; -0.652        ;
; low_freq_clk                              ; -0.227 ; -1.278        ;
; sound                                     ; -0.064 ; -0.576        ;
; CLOCK_50                                  ; 0.048  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CLOCK_50                                  ; -0.006 ; -0.006        ;
; low_freq_clk                              ; 0.282  ; 0.000         ;
; sound                                     ; 0.334  ; 0.000         ;
; CCD_MCLK                                  ; 0.998  ; 0.000         ;
; GPIO_1[10]                                ; 1.187  ; 0.000         ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 3.735  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.075  ; 0.000         ;
; p1|altpll_component|pll|clk[1]            ; 5.127  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CCD_MCLK                                  ; -2.000 ; -5251.944     ;
; GPIO_1[10]                                ; -1.880 ; -2366.469     ;
; KEY[0]                                    ; -1.222 ; -1.222        ;
; low_freq_clk                              ; -0.500 ; -96.000       ;
; CLK_10001                                 ; -0.500 ; -69.000       ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; -0.500 ; -50.000       ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; -0.500 ; -16.000       ;
; sound                                     ; -0.500 ; -9.000        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; -0.500 ; -4.000        ;
; m[0][0][0]                                ; 0.500  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.620  ; 0.000         ;
; CLOCK_50                                  ; 9.000  ; 0.000         ;
; CLOCK_27                                  ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]            ; 26.777 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CCD_MCLK'                                                                                    ;
+---------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -48.209 ; counter[7]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.025     ; 49.220     ;
; -48.056 ; counter[2]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 49.096     ;
; -47.914 ; counter[9]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.025     ; 48.925     ;
; -47.765 ; counter[5]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 48.805     ;
; -47.752 ; counter[3]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 48.792     ;
; -47.691 ; counter[6]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.025     ; 48.702     ;
; -47.681 ; counter[4]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 48.721     ;
; -47.587 ; counter[8]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 48.627     ;
; -47.566 ; counter[0]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 48.606     ;
; -46.903 ; counter[1]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 47.943     ;
; -46.565 ; Xaddr_sum[20] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 47.604     ;
; -46.428 ; counter[7]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 47.451     ;
; -46.211 ; counter[0]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 47.263     ;
; -46.201 ; Xaddr_sum[21] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 47.241     ;
; -46.133 ; counter[9]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 47.156     ;
; -46.100 ; Yaddr_sum[20] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 47.149     ;
; -45.920 ; counter[4]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 46.972     ;
; -45.910 ; counter[6]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 46.933     ;
; -45.810 ; Yaddr_sum[21] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 46.859     ;
; -45.806 ; counter[8]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 46.858     ;
; -45.754 ; counter[3]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 46.806     ;
; -45.716 ; counter[7]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.026     ; 46.726     ;
; -45.700 ; counter[5]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 46.752     ;
; -45.619 ; Xaddr_sum[19] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 46.659     ;
; -45.577 ; counter[2]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 46.629     ;
; -45.563 ; counter[2]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 46.602     ;
; -45.548 ; counter[1]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 46.600     ;
; -45.421 ; counter[9]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.026     ; 46.431     ;
; -45.272 ; counter[5]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 46.311     ;
; -45.259 ; counter[3]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 46.298     ;
; -45.198 ; counter[6]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.026     ; 46.208     ;
; -45.188 ; counter[4]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 46.227     ;
; -45.094 ; counter[8]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 46.133     ;
; -45.073 ; counter[0]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 46.112     ;
; -44.576 ; Xaddr_sum[18] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.002     ; 45.610     ;
; -44.410 ; counter[1]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 45.449     ;
; -44.072 ; Xaddr_sum[20] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.002      ; 45.110     ;
; -43.932 ; Yaddr_sum[19] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 44.981     ;
; -43.802 ; counter[7]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 44.825     ;
; -43.708 ; Xaddr_sum[21] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 44.747     ;
; -43.585 ; counter[0]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 44.637     ;
; -43.507 ; counter[9]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 44.530     ;
; -43.474 ; Yaddr_sum[20] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 44.523     ;
; -43.294 ; counter[4]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 44.346     ;
; -43.284 ; counter[6]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 44.307     ;
; -43.184 ; Yaddr_sum[21] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 44.233     ;
; -43.180 ; counter[8]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 44.232     ;
; -43.128 ; counter[3]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 44.180     ;
; -43.126 ; Xaddr_sum[19] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 44.165     ;
; -43.074 ; counter[5]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 44.126     ;
; -42.951 ; counter[2]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 44.003     ;
; -42.932 ; counter[7]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.016     ; 43.952     ;
; -42.922 ; counter[1]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 43.974     ;
; -42.779 ; counter[2]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 43.828     ;
; -42.637 ; counter[9]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.016     ; 43.657     ;
; -42.488 ; counter[5]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 43.537     ;
; -42.475 ; counter[3]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 43.524     ;
; -42.414 ; counter[6]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.016     ; 43.434     ;
; -42.404 ; counter[4]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 43.453     ;
; -42.310 ; counter[8]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 43.359     ;
; -42.289 ; counter[0]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 43.338     ;
; -42.248 ; Xaddr_sum[17] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.002     ; 43.282     ;
; -42.083 ; Xaddr_sum[18] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.003     ; 43.116     ;
; -41.626 ; counter[1]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 42.675     ;
; -41.379 ; Yaddr_sum[18] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 42.428     ;
; -41.306 ; Yaddr_sum[19] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 42.355     ;
; -41.288 ; Xaddr_sum[20] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 42.336     ;
; -41.130 ; counter[7]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 42.153     ;
; -40.924 ; Xaddr_sum[21] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 41.973     ;
; -40.913 ; counter[0]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.965     ;
; -40.835 ; counter[9]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 41.858     ;
; -40.802 ; Yaddr_sum[20] ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 41.851     ;
; -40.622 ; counter[4]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.674     ;
; -40.612 ; counter[6]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.013     ; 41.635     ;
; -40.512 ; Yaddr_sum[21] ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 41.561     ;
; -40.508 ; counter[8]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.560     ;
; -40.456 ; counter[3]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.508     ;
; -40.402 ; counter[5]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.454     ;
; -40.342 ; Xaddr_sum[19] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 41.391     ;
; -40.279 ; counter[2]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.331     ;
; -40.250 ; counter[1]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 41.302     ;
; -40.238 ; Xaddr_sum[16] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.002     ; 41.272     ;
; -39.765 ; counter[7]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.016     ; 40.785     ;
; -39.755 ; Xaddr_sum[17] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.003     ; 40.788     ;
; -39.734 ; Yaddr_sum[17] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.783     ;
; -39.612 ; counter[2]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.661     ;
; -39.470 ; counter[9]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.016     ; 40.490     ;
; -39.321 ; counter[5]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.370     ;
; -39.308 ; counter[3]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.357     ;
; -39.299 ; Xaddr_sum[18] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.007      ; 40.342     ;
; -39.247 ; counter[6]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.016     ; 40.267     ;
; -39.237 ; counter[4]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.286     ;
; -39.143 ; counter[8]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.192     ;
; -39.122 ; counter[0]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 40.171     ;
; -38.753 ; Yaddr_sum[18] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 39.802     ;
; -38.634 ; Yaddr_sum[19] ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 39.683     ;
; -38.459 ; counter[1]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.013      ; 39.508     ;
; -38.246 ; counter[7]    ; Yaddr_center[7] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.014     ; 39.268     ;
; -38.121 ; Xaddr_sum[20] ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 39.169     ;
; -38.029 ; counter[0]    ; Yaddr_center[7] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 39.080     ;
+---------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'low_freq_clk'                                                                                         ;
+---------+----------------------------+------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------+--------------+--------------+--------------+------------+------------+
; -13.465 ; match_the_brick:match|j[1] ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.023     ; 13.478     ;
; -13.465 ; match_the_brick:match|j[1] ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.023     ; 13.478     ;
; -13.448 ; match_the_brick:match|j[1] ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.734     ; 13.750     ;
; -13.448 ; match_the_brick:match|j[1] ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.734     ; 13.750     ;
; -13.448 ; match_the_brick:match|j[1] ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.734     ; 13.750     ;
; -13.444 ; match_the_brick:match|j[1] ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.706     ; 13.774     ;
; -13.444 ; match_the_brick:match|j[1] ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.706     ; 13.774     ;
; -13.428 ; match_the_brick:match|j[1] ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.726     ; 13.738     ;
; -13.428 ; match_the_brick:match|j[1] ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.726     ; 13.738     ;
; -13.428 ; match_the_brick:match|j[1] ; m[3][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.726     ; 13.738     ;
; -13.418 ; match_the_brick:match|j[1] ; m[1][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.773     ;
; -13.418 ; match_the_brick:match|j[1] ; m[1][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.773     ;
; -13.418 ; match_the_brick:match|j[1] ; m[1][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.773     ;
; -13.417 ; match_the_brick:match|j[1] ; m[0][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.194     ; 13.259     ;
; -13.417 ; match_the_brick:match|j[1] ; m[0][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.194     ; 13.259     ;
; -13.417 ; match_the_brick:match|j[1] ; m[0][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.194     ; 13.259     ;
; -13.396 ; match_the_brick:match|j[1] ; m[1][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.698     ; 13.734     ;
; -13.396 ; match_the_brick:match|j[1] ; m[1][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.698     ; 13.734     ;
; -13.396 ; match_the_brick:match|j[1] ; m[1][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.698     ; 13.734     ;
; -13.391 ; match_the_brick:match|j[1] ; m[1][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.746     ;
; -13.391 ; match_the_brick:match|j[1] ; m[1][2][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.746     ;
; -13.391 ; match_the_brick:match|j[1] ; m[1][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.746     ;
; -13.381 ; match_the_brick:match|j[1] ; m[3][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.008     ; 13.409     ;
; -13.381 ; match_the_brick:match|j[1] ; m[3][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.008     ; 13.409     ;
; -13.381 ; match_the_brick:match|j[1] ; m[3][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.008     ; 13.409     ;
; -13.250 ; match_the_brick:match|j[1] ; m[3][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.224     ; 14.062     ;
; -13.223 ; match_the_brick:match|j[1] ; m[2][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.768     ; 13.491     ;
; -13.223 ; match_the_brick:match|j[1] ; m[2][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.768     ; 13.491     ;
; -13.223 ; match_the_brick:match|j[1] ; m[2][2][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.768     ; 13.491     ;
; -13.190 ; match_the_brick:match|j[1] ; m[1][1][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.457     ; 13.769     ;
; -13.190 ; match_the_brick:match|j[1] ; m[1][1][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.457     ; 13.769     ;
; -13.190 ; match_the_brick:match|j[1] ; m[1][1][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.457     ; 13.769     ;
; -13.170 ; match_the_brick:match|j[1] ; m[3][1][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.758     ; 13.448     ;
; -13.170 ; match_the_brick:match|j[1] ; m[3][1][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.758     ; 13.448     ;
; -13.170 ; match_the_brick:match|j[1] ; m[3][1][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.758     ; 13.448     ;
; -13.116 ; match_the_brick:match|j[1] ; m[2][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.694     ; 13.458     ;
; -13.116 ; match_the_brick:match|j[1] ; m[2][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.694     ; 13.458     ;
; -13.113 ; match_the_brick:match|j[1] ; m[0][1][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.697     ; 13.452     ;
; -13.113 ; match_the_brick:match|j[1] ; m[0][1][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.697     ; 13.452     ;
; -13.113 ; match_the_brick:match|j[1] ; m[0][1][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.697     ; 13.452     ;
; -13.102 ; match_the_brick:match|j[1] ; m[1][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.671     ; 13.467     ;
; -13.102 ; match_the_brick:match|j[1] ; m[1][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.671     ; 13.467     ;
; -13.102 ; match_the_brick:match|j[1] ; m[1][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.671     ; 13.467     ;
; -13.077 ; match_the_brick:match|j[1] ; m[2][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.694     ; 13.419     ;
; -13.077 ; match_the_brick:match|j[1] ; m[2][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.694     ; 13.419     ;
; -13.012 ; match_the_brick:match|j[0] ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.023     ; 13.025     ;
; -13.012 ; match_the_brick:match|j[0] ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.023     ; 13.025     ;
; -12.995 ; match_the_brick:match|j[0] ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.734     ; 13.297     ;
; -12.995 ; match_the_brick:match|j[0] ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.734     ; 13.297     ;
; -12.995 ; match_the_brick:match|j[0] ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.734     ; 13.297     ;
; -12.991 ; match_the_brick:match|j[0] ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.706     ; 13.321     ;
; -12.991 ; match_the_brick:match|j[0] ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.706     ; 13.321     ;
; -12.975 ; match_the_brick:match|j[0] ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.726     ; 13.285     ;
; -12.975 ; match_the_brick:match|j[0] ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.726     ; 13.285     ;
; -12.975 ; match_the_brick:match|j[0] ; m[3][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.726     ; 13.285     ;
; -12.965 ; match_the_brick:match|j[0] ; m[1][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.320     ;
; -12.965 ; match_the_brick:match|j[0] ; m[1][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.320     ;
; -12.965 ; match_the_brick:match|j[0] ; m[1][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.320     ;
; -12.964 ; match_the_brick:match|j[0] ; m[0][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.194     ; 12.806     ;
; -12.964 ; match_the_brick:match|j[0] ; m[0][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.194     ; 12.806     ;
; -12.964 ; match_the_brick:match|j[0] ; m[0][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.194     ; 12.806     ;
; -12.948 ; match_the_brick:match|j[1] ; m[3][2][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.222     ; 13.762     ;
; -12.943 ; match_the_brick:match|j[0] ; m[1][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.698     ; 13.281     ;
; -12.943 ; match_the_brick:match|j[0] ; m[1][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.698     ; 13.281     ;
; -12.943 ; match_the_brick:match|j[0] ; m[1][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.698     ; 13.281     ;
; -12.938 ; match_the_brick:match|j[0] ; m[1][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.293     ;
; -12.938 ; match_the_brick:match|j[0] ; m[1][2][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.293     ;
; -12.938 ; match_the_brick:match|j[0] ; m[1][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.681     ; 13.293     ;
; -12.928 ; match_the_brick:match|j[0] ; m[3][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.008     ; 12.956     ;
; -12.928 ; match_the_brick:match|j[0] ; m[3][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.008     ; 12.956     ;
; -12.928 ; match_the_brick:match|j[0] ; m[3][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.008     ; 12.956     ;
; -12.894 ; match_the_brick:match|j[1] ; m[0][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.718     ; 13.212     ;
; -12.894 ; match_the_brick:match|j[1] ; m[0][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.718     ; 13.212     ;
; -12.894 ; match_the_brick:match|j[1] ; m[0][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.718     ; 13.212     ;
; -12.891 ; match_the_brick:match|j[1] ; m[0][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.690     ; 13.237     ;
; -12.891 ; match_the_brick:match|j[1] ; m[0][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.690     ; 13.237     ;
; -12.891 ; match_the_brick:match|j[1] ; m[0][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.690     ; 13.237     ;
; -12.853 ; match_the_brick:match|j[1] ; m[1][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.671     ; 13.218     ;
; -12.853 ; match_the_brick:match|j[1] ; m[1][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.671     ; 13.218     ;
; -12.853 ; match_the_brick:match|j[1] ; m[1][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.671     ; 13.218     ;
; -12.819 ; m[3][0][2]                 ; m[3][2][2] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.799     ; 13.056     ;
; -12.819 ; m[3][0][2]                 ; m[3][2][0] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.799     ; 13.056     ;
; -12.814 ; paddle_y_out[4]            ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.277     ; 12.573     ;
; -12.814 ; paddle_y_out[4]            ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -1.277     ; 12.573     ;
; -12.802 ; m[3][0][2]                 ; m[3][4][2] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.510     ; 13.328     ;
; -12.802 ; m[3][0][2]                 ; m[3][4][0] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.510     ; 13.328     ;
; -12.802 ; m[3][0][2]                 ; m[3][4][1] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.510     ; 13.328     ;
; -12.798 ; m[3][0][2]                 ; m[3][0][0] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.482     ; 13.352     ;
; -12.798 ; m[3][0][2]                 ; m[3][0][1] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.482     ; 13.352     ;
; -12.797 ; paddle_y_out[4]            ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.988     ; 12.845     ;
; -12.797 ; paddle_y_out[4]            ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.988     ; 12.845     ;
; -12.797 ; paddle_y_out[4]            ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.988     ; 12.845     ;
; -12.797 ; match_the_brick:match|j[0] ; m[3][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.224     ; 13.609     ;
; -12.793 ; paddle_y_out[4]            ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.960     ; 12.869     ;
; -12.793 ; paddle_y_out[4]            ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.960     ; 12.869     ;
; -12.782 ; m[3][0][2]                 ; m[3][5][2] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.502     ; 13.316     ;
; -12.782 ; m[3][0][2]                 ; m[3][5][0] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.502     ; 13.316     ;
; -12.782 ; m[3][0][2]                 ; m[3][5][1] ; low_freq_clk ; low_freq_clk ; 1.000        ; -0.502     ; 13.316     ;
; -12.777 ; paddle_y_out[4]            ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.980     ; 12.833     ;
; -12.777 ; paddle_y_out[4]            ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.980     ; 12.833     ;
+---------+----------------------------+------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                        ;
+---------+-----------+------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node    ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------+--------------+--------------------------------+--------------+------------+------------+
; -12.161 ; freq[0]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.161 ; freq[0]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.795      ;
; -12.006 ; freq[6]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -12.006 ; freq[6]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.545      ;
; -11.984 ; freq[12]  ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.609      ;
; -11.895 ; freq[10]  ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.433      ;
; -11.886 ; freq[0]   ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.520      ;
; -11.883 ; freq[5]   ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.423      ;
; -11.874 ; freq[12]  ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.874 ; freq[12]  ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.416     ; 3.499      ;
; -11.858 ; freq[0]   ; count1[1]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[0]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[7]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[6]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[3]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[2]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[5]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[4]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[9]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.858 ; freq[0]   ; count1[8]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.407     ; 3.492      ;
; -11.834 ; freq[3]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.834 ; freq[3]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.373      ;
; -11.785 ; freq[10]  ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.785 ; freq[10]  ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.323      ;
; -11.773 ; freq[5]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.773 ; freq[5]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.501     ; 3.313      ;
; -11.747 ; freq[8]   ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.503     ; 3.285      ;
; -11.731 ; freq[6]   ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.270      ;
; -11.703 ; freq[6]   ; count1[1]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[0]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[7]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[6]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[3]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[2]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[5]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[4]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[9]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.703 ; freq[6]   ; count1[8]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.502     ; 3.242      ;
; -11.700 ; freq[7]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
; -11.700 ; freq[7]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -8.306     ; 3.435      ;
+---------+-----------+------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'GPIO_1[10]'                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.047 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 5.096      ;
; -3.976 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 5.025      ;
; -3.905 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.954      ;
; -3.834 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.883      ;
; -3.767 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.814      ;
; -3.763 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.812      ;
; -3.696 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.743      ;
; -3.692 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[5]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.741      ;
; -3.687 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]         ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.019     ; 4.704      ;
; -3.625 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.672      ;
; -3.616 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]         ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.019     ; 4.633      ;
; -3.579 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[17]         ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.025     ; 4.590      ;
; -3.554 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.601      ;
; -3.548 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]          ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.015     ; 4.569      ;
; -3.547 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]         ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.527      ;
; -3.545 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]         ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.019     ; 4.562      ;
; -3.533 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[4]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.582      ;
; -3.517 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]          ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.497      ;
; -3.508 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[17]         ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.025     ; 4.519      ;
; -3.483 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.530      ;
; -3.477 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]          ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.015     ; 4.498      ;
; -3.476 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]         ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.456      ;
; -3.474 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]         ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.019     ; 4.491      ;
; -3.462 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[3]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.511      ;
; -3.447 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[3]          ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.045     ; 4.438      ;
; -3.446 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]          ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.426      ;
; -3.437 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[17]         ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.025     ; 4.448      ;
; -3.412 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[5]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.459      ;
; -3.406 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]          ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.015     ; 4.427      ;
; -3.405 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]         ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.385      ;
; -3.403 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]         ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.019     ; 4.420      ;
; -3.401 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.001     ; 4.436      ;
; -3.400 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.001     ; 4.435      ;
; -3.391 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[2]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.440      ;
; -3.376 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[3]          ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.045     ; 4.367      ;
; -3.375 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]          ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.355      ;
; -3.345 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.000      ; 4.381      ;
; -3.335 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]          ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.015     ; 4.356      ;
; -3.334 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]         ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.314      ;
; -3.332 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]         ; RAW2RGB:u4|mCCD_G[5]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.019     ; 4.349      ;
; -3.320 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_G[1]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.013      ; 4.369      ;
; -3.305 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[3]          ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.045     ; 4.296      ;
; -3.304 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]          ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.284      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.067      ; 4.324      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.067      ; 4.324      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_datain_reg0   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.091      ; 4.348      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg1  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg2  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg3  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg4  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg5  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg6  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg7  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg8  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg9  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_address_reg10 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.092      ; 4.349      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg1  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg2  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg3  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg4  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg5  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg6  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg7  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg8  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg9  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~portb_address_reg10 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.120      ; 4.377      ;
; -3.292 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_datain_reg1   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.091      ; 4.348      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[8]                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.060      ; 4.303      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[18]                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.060      ; 4.303      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_datain_reg0   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.084      ; 4.327      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg1  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg2  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg3  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg4  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg5  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg6  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg7  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg8  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg9  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_address_reg10 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.085      ; 4.328      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg1  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg2  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg3  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg4  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg5  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg6  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg7  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg8  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg9  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~portb_address_reg10 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.113      ; 4.356      ;
; -3.278 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_datain_reg1   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.084      ; 4.327      ;
; -3.275 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[12]         ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.040     ; 4.271      ;
; -3.272 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_R[2]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 4.319      ;
; -3.268 ; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; RAW2RGB:u4|mCCD_B[7]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.030      ; 4.334      ;
; -3.264 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]          ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.015     ; 4.285      ;
; -3.263 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]         ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.056     ; 4.243      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                           ;
+--------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.988 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 5.220      ;
; -3.966 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.300      ;
; -3.959 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 5.191      ;
; -3.937 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.271      ;
; -3.916 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 5.148      ;
; -3.894 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.228      ;
; -3.880 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 5.233      ;
; -3.871 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 5.103      ;
; -3.851 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 5.204      ;
; -3.849 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.183      ;
; -3.842 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 5.074      ;
; -3.820 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.154      ;
; -3.808 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 5.161      ;
; -3.763 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 5.116      ;
; -3.755 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 5.033      ;
; -3.734 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 5.087      ;
; -3.726 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 5.004      ;
; -3.708 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 4.940      ;
; -3.708 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 4.940      ;
; -3.697 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.909      ;
; -3.686 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.020      ;
; -3.686 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 5.020      ;
; -3.683 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.961      ;
; -3.668 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.880      ;
; -3.638 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.916      ;
; -3.625 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.837      ;
; -3.621 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 5.038      ;
; -3.609 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.887      ;
; -3.600 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 4.953      ;
; -3.600 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 4.953      ;
; -3.595 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 4.827      ;
; -3.580 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.792      ;
; -3.575 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.992      ;
; -3.573 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 4.907      ;
; -3.567 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.984      ;
; -3.551 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.763      ;
; -3.492 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.825      ;
; -3.487 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 4.840      ;
; -3.475 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.753      ;
; -3.475 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.753      ;
; -3.463 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.796      ;
; -3.462 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 4.694      ;
; -3.458 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.875      ;
; -3.448 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.296      ; 4.680      ;
; -3.442 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.859      ;
; -3.440 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 4.774      ;
; -3.429 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.846      ;
; -3.426 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.284      ; 4.760      ;
; -3.420 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.753      ;
; -3.417 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.629      ;
; -3.417 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.629      ;
; -3.401 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 5.096      ;
; -3.375 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.801      ;
; -3.375 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.708      ;
; -3.362 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.640      ;
; -3.355 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 5.050      ;
; -3.354 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 4.707      ;
; -3.347 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 5.042      ;
; -3.346 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.679      ;
; -3.346 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.772      ;
; -3.340 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.152      ; 4.693      ;
; -3.304 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.516      ;
; -3.303 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.729      ;
; -3.295 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.712      ;
; -3.258 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.684      ;
; -3.238 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.933      ;
; -3.229 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.507      ;
; -3.229 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.655      ;
; -3.222 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.917      ;
; -3.215 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.254      ; 4.493      ;
; -3.212 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.545      ;
; -3.212 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.545      ;
; -3.209 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.904      ;
; -3.182 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.599      ;
; -3.171 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.383      ;
; -3.157 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.178      ; 4.369      ;
; -3.099 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.432      ;
; -3.095 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.521      ;
; -3.095 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.521      ;
; -3.075 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.770      ;
; -3.049 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.466      ;
; -3.035 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.640      ;
; -3.035 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.248      ; 4.452      ;
; -2.989 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.594      ;
; -2.982 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.408      ;
; -2.981 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.586      ;
; -2.966 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.299      ;
; -2.962 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.657      ;
; -2.952 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.166      ; 4.285      ;
; -2.872 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.477      ;
; -2.856 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.461      ;
; -2.849 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.275      ;
; -2.843 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.448      ;
; -2.835 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.222      ; 4.261      ;
; -2.829 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.524      ;
; -2.815 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.366      ; 4.510      ;
; -2.709 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.314      ;
; -2.596 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.201      ;
; -2.463 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.068      ;
; -2.449 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 1.279      ; 4.054      ;
+--------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_10001'                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.660 ; ct[12]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.660 ; ct[12]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.696      ;
; -2.525 ; ct[11]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ct[11]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.561      ;
; -2.517 ; ct[8]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.517 ; ct[8]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.562      ;
; -2.478 ; ct[1]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.478 ; ct[1]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.523      ;
; -2.471 ; ct[14]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; ct[14]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.507      ;
; -2.447 ; ct[2]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.447 ; ct[2]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.492      ;
; -2.438 ; ct[6]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.438 ; ct[6]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.483      ;
; -2.435 ; ct[7]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.435 ; ct[7]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.480      ;
; -2.406 ; ct[5]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.406 ; ct[5]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.451      ;
; -2.391 ; ct[15]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.391 ; ct[15]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 3.427      ;
; -2.388 ; ct[12]    ; ct[1]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[2]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[0]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[3]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[6]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[5]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[7]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[4]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.388 ; ct[12]    ; ct[8]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 3.415      ;
; -2.375 ; ct[3]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 3.420      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.410 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.445      ;
; -2.375 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.410      ;
; -2.343 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.379      ;
; -2.340 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.009      ; 3.385      ;
; -2.332 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.367      ;
; -2.325 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.361      ;
; -2.322 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.009      ; 3.367      ;
; -2.284 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.320      ;
; -2.277 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.313      ;
; -2.223 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.259      ;
; -2.213 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.249      ;
; -2.206 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.242      ;
; -2.202 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.248      ;
; -2.161 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.197      ;
; -2.161 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.197      ;
; -2.161 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.197      ;
; -2.161 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.197      ;
; -2.161 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.197      ;
; -2.158 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.009      ; 3.203      ;
; -2.152 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.188      ;
; -2.144 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.177      ;
; -2.144 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.177      ;
; -2.144 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.177      ;
; -2.144 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.177      ;
; -2.144 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.182      ;
; -2.142 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.178      ;
; -2.137 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.171      ;
; -2.137 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.171      ;
; -2.135 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.171      ;
; -2.127 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.160      ;
; -2.127 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.160      ;
; -2.127 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.160      ;
; -2.127 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.160      ;
; -2.120 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.154      ;
; -2.120 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.154      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.100 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.146      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.094 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.129      ;
; -2.082 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.082 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 3.128      ;
; -2.081 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.112      ;
; -2.079 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.112      ;
; -2.079 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.112      ;
; -2.079 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.112      ;
; -2.072 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.106      ;
; -2.072 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.106      ;
; -2.071 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.107      ;
; -2.065 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.113      ;
; -2.065 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.113      ;
; -2.065 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.113      ;
; -2.065 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.113      ;
; -2.064 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.100      ;
; -2.063 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.099      ;
; -2.055 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.093      ;
; -2.047 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.095      ;
; -2.047 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.095      ;
; -2.047 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.095      ;
; -2.047 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 3.095      ;
; -2.037 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.074      ;
; -2.029 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.064      ;
; -2.029 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.064      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'm[0][0][0]'                                                                                       ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; -1.408 ; match_the_brick:match|j[1] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.629      ; 8.042      ;
; -1.333 ; match_the_brick:match|j[1] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.609      ; 7.959      ;
; -1.318 ; match_the_brick:match|j[0] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.629      ; 7.952      ;
; -1.161 ; match_the_brick:match|j[1] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.622      ; 7.829      ;
; -1.079 ; match_the_brick:match|j[1] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.613      ; 7.742      ;
; -1.001 ; match_the_brick:match|j[1] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 7.752      ;
; -0.998 ; match_the_brick:match|j[0] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.512      ; 7.810      ;
; -0.997 ; match_the_brick:match|j[1] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.707      ; 7.743      ;
; -0.994 ; match_the_brick:match|j[1] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 7.744      ;
; -0.994 ; match_the_brick:match|j[1] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.492      ; 7.800      ;
; -0.991 ; match_the_brick:match|j[1] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 7.749      ;
; -0.986 ; match_the_brick:match|j[1] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 7.749      ;
; -0.975 ; match_the_brick:match|j[1] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.491      ; 7.780      ;
; -0.941 ; match_the_brick:match|j[1] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.548      ; 7.671      ;
; -0.925 ; match_the_brick:match|j[1] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.512      ; 7.737      ;
; -0.879 ; match_the_brick:match|j[0] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.622      ; 7.547      ;
; -0.854 ; match_the_brick:match|j[0] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.609      ; 7.480      ;
; -0.852 ; match_the_brick:match|j[0] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.548      ; 7.582      ;
; -0.837 ; match_the_brick:match|j[0] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.613      ; 7.500      ;
; -0.802 ; match_the_brick:match|j[0] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.492      ; 7.608      ;
; -0.789 ; match_the_brick:match|j[0] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 7.540      ;
; -0.786 ; match_the_brick:match|j[0] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.707      ; 7.532      ;
; -0.783 ; match_the_brick:match|j[0] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.491      ; 7.588      ;
; -0.782 ; match_the_brick:match|j[0] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 7.532      ;
; -0.776 ; match_the_brick:match|j[0] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 7.539      ;
; -0.751 ; match_the_brick:match|j[0] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 7.509      ;
; -0.750 ; m[3][2][1]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.851      ; 7.606      ;
; -0.723 ; m[3][0][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.853      ; 7.581      ;
; -0.687 ; m[3][0][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.833      ; 7.537      ;
; -0.568 ; match_the_brick:match|i[0] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.629      ; 7.202      ;
; -0.550 ; m[3][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.387      ; 7.942      ;
; -0.515 ; m[3][0][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.846      ; 7.407      ;
; -0.460 ; m[2][1][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.856      ; 7.321      ;
; -0.433 ; m[3][0][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.837      ; 7.320      ;
; -0.424 ; m[2][1][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.836      ; 7.277      ;
; -0.415 ; match_the_brick:match|j[2] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.629      ; 7.049      ;
; -0.413 ; m[3][2][1]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.844      ; 7.303      ;
; -0.355 ; m[3][0][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.932      ; 7.330      ;
; -0.351 ; m[3][0][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.931      ; 7.321      ;
; -0.348 ; m[3][0][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.932      ; 7.322      ;
; -0.345 ; m[3][0][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.933      ; 7.327      ;
; -0.340 ; m[3][0][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.933      ; 7.327      ;
; -0.336 ; m[3][2][1]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.714      ; 7.364      ;
; -0.317 ; m[3][2][1]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.713      ; 7.344      ;
; -0.283 ; m[3][2][1]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.770      ; 7.235      ;
; -0.252 ; m[2][1][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.849      ; 7.147      ;
; -0.249 ; m[3][0][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.772      ; 7.203      ;
; -0.243 ; match_the_brick:match|i[0] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.512      ; 7.055      ;
; -0.242 ; m[2][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.090      ; 7.337      ;
; -0.231 ; match_the_brick:match|i[0] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.622      ; 6.899      ;
; -0.230 ; m[3][1][0]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.270      ; 7.800      ;
; -0.170 ; m[2][1][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.840      ; 7.060      ;
; -0.154 ; match_the_brick:match|i[0] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.492      ; 6.960      ;
; -0.140 ; match_the_brick:match|i[0] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.609      ; 6.766      ;
; -0.135 ; match_the_brick:match|i[0] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.491      ; 6.940      ;
; -0.101 ; match_the_brick:match|i[0] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.548      ; 6.831      ;
; -0.092 ; m[2][1][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.935      ; 7.070      ;
; -0.090 ; match_the_brick:match|j[2] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.512      ; 6.902      ;
; -0.088 ; m[2][1][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.934      ; 7.061      ;
; -0.086 ; m[3][1][0]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.367      ; 7.470      ;
; -0.085 ; m[2][1][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.935      ; 7.062      ;
; -0.084 ; m[3][1][0]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.306      ; 7.572      ;
; -0.082 ; m[2][1][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.936      ; 7.067      ;
; -0.082 ; match_the_brick:match|i[0] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.613      ; 6.745      ;
; -0.078 ; match_the_brick:match|j[2] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.622      ; 6.746      ;
; -0.077 ; m[2][1][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.936      ; 7.067      ;
; -0.069 ; m[3][1][0]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.371      ; 7.490      ;
; -0.064 ; m[3][0][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.715      ; 7.093      ;
; -0.039 ; m[3][0][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.716      ; 7.069      ;
; -0.034 ; match_the_brick:match|i[0] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 6.785      ;
; -0.031 ; match_the_brick:match|i[0] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.707      ; 6.777      ;
; -0.027 ; match_the_brick:match|i[0] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 6.777      ;
; -0.021 ; m[3][1][0]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.466      ; 7.530      ;
; -0.021 ; match_the_brick:match|i[0] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 6.784      ;
; -0.018 ; m[3][1][0]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.465      ; 7.522      ;
; -0.014 ; m[3][1][0]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.466      ; 7.522      ;
; -0.008 ; m[3][1][0]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.467      ; 7.529      ;
; -0.001 ; match_the_brick:match|j[2] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.492      ; 6.807      ;
; 0.004  ; match_the_brick:match|i[0] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 6.754      ;
; 0.013  ; match_the_brick:match|j[2] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.609      ; 6.613      ;
; 0.014  ; m[2][1][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.775      ; 6.943      ;
; 0.017  ; m[3][1][0]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.467      ; 7.499      ;
; 0.018  ; match_the_brick:match|j[2] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.491      ; 6.787      ;
; 0.034  ; m[0][1][1]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.326      ; 7.297      ;
; 0.052  ; match_the_brick:match|j[2] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.548      ; 6.678      ;
; 0.071  ; match_the_brick:match|j[2] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.613      ; 6.592      ;
; 0.078  ; m[3][1][0]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.249      ; 7.485      ;
; 0.078  ; m[2][1][0]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.973      ; 7.195      ;
; 0.082  ; m[1][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.086      ; 7.009      ;
; 0.119  ; match_the_brick:match|j[2] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 6.632      ;
; 0.122  ; match_the_brick:match|j[2] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.707      ; 6.624      ;
; 0.126  ; match_the_brick:match|j[2] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.708      ; 6.624      ;
; 0.132  ; match_the_brick:match|j[2] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 6.631      ;
; 0.157  ; match_the_brick:match|j[2] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.709      ; 6.601      ;
; 0.177  ; m[0][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.326      ; 7.154      ;
; 0.179  ; m[3][2][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.734      ; 6.855      ;
; 0.179  ; match_the_brick:match|i[1] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 6.629      ; 6.455      ;
; 0.191  ; m[2][3][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.085      ; 6.899      ;
; 0.199  ; m[2][1][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 6.718      ; 6.833      ;
; 0.200  ; m[2][1][1]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 7.090      ; 6.895      ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC_ADC:audio|LRCK_1X'                                                                                             ;
+--------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.336 ; now[5]    ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.362      ;
; -1.334 ; now[7]    ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.360      ;
; -1.323 ; now[11]   ; AUDIO_DAC_ADC:audio|AUD_outR[11] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.349      ;
; -1.320 ; now[6]    ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.346      ;
; -1.317 ; now[12]   ; AUDIO_DAC_ADC:audio|AUD_outR[12] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.343      ;
; -1.316 ; now[9]    ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.342      ;
; -1.255 ; now[15]   ; AUDIO_DAC_ADC:audio|AUD_outR[15] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.016     ; 1.275      ;
; -1.189 ; now[14]   ; AUDIO_DAC_ADC:audio|AUD_outR[14] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.009     ; 1.216      ;
; -1.181 ; now[2]    ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.009     ; 1.208      ;
; -1.097 ; now[10]   ; AUDIO_DAC_ADC:audio|AUD_outR[10] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.123      ;
; -1.090 ; now[8]    ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.016     ; 1.110      ;
; -1.090 ; now[4]    ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.016     ; 1.110      ;
; -1.090 ; now[0]    ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 1.116      ;
; -0.957 ; now[1]    ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 0.983      ;
; -0.952 ; now[3]    ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.016     ; 0.972      ;
; -0.951 ; now[13]   ; AUDIO_DAC_ADC:audio|AUD_outR[13] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -1.010     ; 0.977      ;
+--------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sound'                                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.136 ; score1[0] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.172      ;
; -1.127 ; score1[3] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.163      ;
; -1.126 ; score1[3] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.162      ;
; -1.060 ; score0[2] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.096      ;
; -1.059 ; score0[2] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.095      ;
; -0.984 ; score1[3] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.020      ;
; -0.981 ; score1[3] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 2.017      ;
; -0.963 ; score1[2] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.999      ;
; -0.958 ; score1[1] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.994      ;
; -0.957 ; score1[1] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.993      ;
; -0.923 ; score1[0] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.959      ;
; -0.922 ; score0[2] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.958      ;
; -0.921 ; score0[2] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.957      ;
; -0.899 ; score0[0] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.935      ;
; -0.898 ; score0[0] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.934      ;
; -0.859 ; score1[2] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.895      ;
; -0.815 ; score1[1] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.851      ;
; -0.812 ; score1[1] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.848      ;
; -0.761 ; score0[0] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.797      ;
; -0.760 ; score0[0] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.796      ;
; -0.757 ; score0[3] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.793      ;
; -0.756 ; score0[3] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.792      ;
; -0.717 ; score1[2] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.753      ;
; -0.714 ; score1[2] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.750      ;
; -0.664 ; score0[1] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.700      ;
; -0.663 ; score0[1] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.699      ;
; -0.652 ; score0[2] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.688      ;
; -0.619 ; score0[3] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.655      ;
; -0.618 ; score0[3] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.654      ;
; -0.526 ; score0[1] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.562      ;
; -0.525 ; score0[1] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.561      ;
; -0.491 ; score0[0] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.527      ;
; -0.349 ; score0[3] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.385      ;
; -0.256 ; score0[1] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.292      ;
; -0.250 ; score1[0] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.286      ;
; -0.249 ; score1[0] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.285      ;
; -0.240 ; score0[2] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.276      ;
; -0.077 ; score0[1] ; score0[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.113      ;
; -0.074 ; score0[1] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.110      ;
; -0.069 ; score0[3] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.105      ;
; -0.048 ; score0[2] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.084      ;
; -0.009 ; score0[0] ; score0[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.045      ;
; -0.007 ; score0[0] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.043      ;
; -0.003 ; score0[0] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 1.039      ;
; 0.379  ; score0[0] ; score0[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; score2[1] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; score1[0] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; score0[3] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; score0[2] ; score0[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; score0[1] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                                                  ;
+--------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.086 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 1.122      ;
; -0.083 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 1.119      ;
; -0.033 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 1.069      ;
; 0.218  ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.818      ;
; 0.221  ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.815      ;
; 0.221  ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.815      ;
; 0.379  ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.124 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                        ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 5.487      ;
; 2.124 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                        ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 5.487      ;
; 2.124 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mRD                                                                                                               ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 5.487      ;
; 2.130 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|WR_MASK[0]                                                                                                        ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 5.481      ;
; 2.130 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|WR_MASK[1]                                                                                                        ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 5.481      ;
; 2.130 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mWR                                                                                                               ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 5.481      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[8]                                                                                                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[17]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[15]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[12]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[9]                                                                                                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.217 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[10]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.415     ; 5.404      ;
; 2.219 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 5.428      ;
; 2.337 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                          ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.281      ;
; 2.337 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.281      ;
; 2.337 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.281      ;
; 2.337 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.281      ;
; 2.340 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.278      ;
; 2.340 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.278      ;
; 2.340 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.278      ;
; 2.340 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.278      ;
; 2.340 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.418     ; 5.278      ;
; 2.350 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.424     ; 5.262      ;
; 2.350 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.424     ; 5.262      ;
; 2.350 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.424     ; 5.262      ;
; 2.641 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.397     ; 4.998      ;
; 2.684 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 7.332      ;
; 2.804 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 7.214      ;
; 2.837 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                          ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.425     ; 4.774      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[18]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[21]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[16]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[17]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[19]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[20]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[11]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[10]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[9]                                                                                                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[14]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[13]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[15]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.872 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rWR1_ADDR[12]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 4.775      ;
; 2.883 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 7.140      ;
; 2.948 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 7.075      ;
; 2.970 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.021     ; 7.045      ;
; 3.009 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.021     ; 7.006      ;
; 3.054 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 6.962      ;
; 3.091 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.021     ; 6.924      ;
; 3.119 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 6.899      ;
; 3.123 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 6.891      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[16]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[12]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[10]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[11]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[15]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.132 ; Reset_Delay:u2|oRST_0                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.423     ; 4.481      ;
; 3.169 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.021     ; 6.846      ;
; 3.197 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 6.817      ;
; 3.201 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.021     ; 6.814      ;
; 3.235 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.814      ;
; 3.298 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 6.716      ;
; 3.323 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[2]           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.023      ; 6.736      ;
; 3.337 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 6.677      ;
; 3.369 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.012     ; 6.655      ;
; 3.378 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 6.636      ;
; 3.385 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 6.673      ;
; 3.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.658      ;
; 3.406 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.643      ;
; 3.432 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 6.589      ;
; 3.432 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 6.589      ;
; 3.432 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|mRD                                                                                                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 6.589      ;
; 3.438 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|WR_MASK[0]                                                                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 6.583      ;
; 3.438 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|WR_MASK[1]                                                                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 6.583      ;
; 3.438 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|mWR                                                                                                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 6.583      ;
; 3.476 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]           ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 6.552      ;
; 3.477 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 6.541      ;
; 3.488 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 6.544      ;
; 3.489 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]            ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 6.537      ;
; 3.494 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 6.538      ;
; 3.518 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 6.540      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 2.810  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 2.681      ; 0.657      ;
; 2.827  ; CCD_MCLK                          ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; 0.500        ; 2.698      ; 0.657      ;
; 3.310  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 2.681      ; 0.657      ;
; 3.327  ; CCD_MCLK                          ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; 1.000        ; 2.698      ; 0.657      ;
; 14.705 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.018      ; 5.349      ;
; 14.737 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.018      ; 5.317      ;
; 14.851 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.018      ; 5.203      ;
; 14.985 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.018      ; 5.069      ;
; 14.992 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.018      ; 5.062      ;
; 15.149 ; Reset_Delay:u2|Cont[7]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.913      ;
; 15.180 ; Reset_Delay:u2|Cont[6]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.882      ;
; 15.295 ; Reset_Delay:u2|Cont[5]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.767      ;
; 15.309 ; Reset_Delay:u2|Cont[1]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.753      ;
; 15.341 ; Reset_Delay:u2|Cont[2]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.721      ;
; 15.427 ; Reset_Delay:u2|Cont[4]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.635      ;
; 15.441 ; Reset_Delay:u2|Cont[3]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.621      ;
; 15.454 ; Reset_Delay:u2|Cont[10]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.608      ;
; 15.471 ; Reset_Delay:u2|Cont[9]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.591      ;
; 15.578 ; Reset_Delay:u2|Cont[0]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.484      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.642 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.386      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.674 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.354      ;
; 15.719 ; Reset_Delay:u2|Cont[8]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.026      ; 4.343      ;
; 15.776 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.252      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.788 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.240      ;
; 15.807 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|oRST_1              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.221      ;
; 15.808 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.220      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.829 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.207      ;
; 15.839 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|oRST_1              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.189      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.887 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 4.149      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.922 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.106      ;
; 15.929 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.099      ;
; 15.929 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.099      ;
; 15.929 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 4.099      ;
+--------+-----------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'm[0][0][0]'                                                                                        ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; -5.102 ; m[0][5][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.903      ; 2.801      ;
; -5.090 ; m[0][5][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.902      ; 2.812      ;
; -5.065 ; m[0][5][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.901      ; 2.836      ;
; -5.062 ; m[0][5][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.903      ; 2.841      ;
; -5.058 ; m[0][5][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.902      ; 2.844      ;
; -4.946 ; m[2][5][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.182      ; 2.236      ;
; -4.934 ; m[2][5][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.181      ; 2.247      ;
; -4.909 ; m[2][5][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.180      ; 2.271      ;
; -4.906 ; m[2][5][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.182      ; 2.276      ;
; -4.902 ; m[2][5][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.181      ; 2.279      ;
; -4.850 ; m[0][5][0]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.903      ; 3.053      ;
; -4.826 ; m[0][5][0]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.902      ; 3.076      ;
; -4.825 ; m[0][5][0]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.901      ; 3.076      ;
; -4.820 ; m[0][5][0]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.903      ; 3.083      ;
; -4.818 ; m[0][5][0]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.902      ; 3.084      ;
; -4.779 ; m[0][5][0]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.803      ; 3.024      ;
; -4.763 ; m[0][5][0]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.807      ; 3.044      ;
; -4.675 ; m[3][4][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.443      ; 2.768      ;
; -4.663 ; m[3][4][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.442      ; 2.779      ;
; -4.646 ; m[0][5][0]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.685      ; 3.039      ;
; -4.638 ; m[3][4][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.441      ; 2.803      ;
; -4.635 ; m[3][4][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.443      ; 2.808      ;
; -4.631 ; m[3][4][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.442      ; 2.811      ;
; -4.616 ; m[0][5][0]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.742      ; 3.126      ;
; -4.590 ; m[0][5][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.706      ; 3.116      ;
; -4.537 ; m[3][5][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.435      ; 2.898      ;
; -4.525 ; m[3][5][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.434      ; 2.909      ;
; -4.500 ; m[3][5][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.433      ; 2.933      ;
; -4.497 ; m[3][5][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.435      ; 2.938      ;
; -4.493 ; m[3][5][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.434      ; 2.941      ;
; -4.434 ; m[2][5][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 6.985      ; 2.551      ;
; -4.389 ; m[2][4][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.186      ; 2.797      ;
; -4.386 ; m[0][4][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.182      ; 2.796      ;
; -4.364 ; m[2][4][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.185      ; 2.821      ;
; -4.361 ; m[0][4][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.181      ; 2.820      ;
; -4.352 ; m[2][4][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.402      ; 3.050      ;
; -4.352 ; m[2][4][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.401      ; 3.049      ;
; -4.352 ; m[0][5][0]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.706      ; 3.354      ;
; -4.349 ; m[0][4][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.398      ; 3.049      ;
; -4.349 ; m[0][4][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.397      ; 3.048      ;
; -4.348 ; m[2][4][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.403      ; 3.055      ;
; -4.348 ; m[2][4][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.403      ; 3.055      ;
; -4.345 ; m[0][4][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.399      ; 3.054      ;
; -4.345 ; m[0][4][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.399      ; 3.054      ;
; -4.344 ; m[2][4][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.402      ; 3.058      ;
; -4.341 ; m[0][4][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.398      ; 3.057      ;
; -4.327 ; m[0][5][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.823      ; 3.496      ;
; -4.311 ; m[2][4][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.242      ; 2.931      ;
; -4.308 ; m[0][4][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.238      ; 2.930      ;
; -4.259 ; m[2][4][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.307      ; 3.048      ;
; -4.256 ; m[0][4][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.303      ; 3.047      ;
; -4.252 ; m[0][5][1]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.816      ; 3.564      ;
; -4.247 ; m[2][4][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.190      ; 2.943      ;
; -4.246 ; m[0][5][1]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.742      ; 3.496      ;
; -4.238 ; m[2][5][0]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.403      ; 3.165      ;
; -4.235 ; m[2][4][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.189      ; 2.954      ;
; -4.214 ; m[2][5][0]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.402      ; 3.188      ;
; -4.213 ; m[2][5][0]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.401      ; 3.188      ;
; -4.210 ; m[2][4][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.188      ; 2.978      ;
; -4.208 ; m[2][5][0]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.403      ; 3.195      ;
; -4.207 ; m[2][4][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.190      ; 2.983      ;
; -4.206 ; m[2][5][0]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.402      ; 3.196      ;
; -4.203 ; m[2][4][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.189      ; 2.986      ;
; -4.181 ; m[2][4][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.316      ; 3.135      ;
; -4.178 ; m[0][4][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.312      ; 3.134      ;
; -4.167 ; m[2][5][0]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.303      ; 3.136      ;
; -4.163 ; m[3][4][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.246      ; 3.083      ;
; -4.151 ; m[2][5][0]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.307      ; 3.156      ;
; -4.113 ; match_the_brick:match|j[2] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 6.709      ; 2.596      ;
; -4.101 ; match_the_brick:match|j[2] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 6.708      ; 2.607      ;
; -4.096 ; m[2][5][1]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.095      ; 2.999      ;
; -4.090 ; m[2][5][1]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.021      ; 2.931      ;
; -4.080 ; m[0][5][1]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.685      ; 3.605      ;
; -4.076 ; match_the_brick:match|j[2] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 6.707      ; 2.631      ;
; -4.073 ; match_the_brick:match|j[2] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 6.709      ; 2.636      ;
; -4.069 ; match_the_brick:match|j[2] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 6.708      ; 2.639      ;
; -4.061 ; m[0][5][1]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.686      ; 3.625      ;
; -4.038 ; m[2][4][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.303      ; 3.265      ;
; -4.035 ; m[0][4][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.299      ; 3.264      ;
; -4.034 ; m[2][5][0]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.185      ; 3.151      ;
; -4.025 ; m[3][5][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.238      ; 3.213      ;
; -4.014 ; m[2][4][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.323      ; 3.309      ;
; -4.011 ; m[0][4][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.319      ; 3.308      ;
; -4.004 ; m[2][5][0]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.242      ; 3.238      ;
; -3.996 ; m[0][5][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.686      ; 3.690      ;
; -3.980 ; m[0][4][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.399      ; 3.419      ;
; -3.971 ; m[0][5][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.685      ; 3.714      ;
; -3.968 ; m[0][4][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.398      ; 3.430      ;
; -3.960 ; m[2][5][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.186      ; 3.226      ;
; -3.959 ; m[0][5][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.902      ; 3.943      ;
; -3.959 ; m[0][5][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.901      ; 3.942      ;
; -3.956 ; m[0][5][1]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.823      ; 3.867      ;
; -3.955 ; m[0][5][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.903      ; 3.948      ;
; -3.955 ; m[0][5][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.903      ; 3.948      ;
; -3.951 ; m[0][5][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.902      ; 3.951      ;
; -3.943 ; m[0][4][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.397      ; 3.454      ;
; -3.940 ; m[0][4][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.399      ; 3.459      ;
; -3.936 ; m[0][4][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.398      ; 3.462      ;
; -3.935 ; m[2][5][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 7.185      ; 3.250      ;
; -3.924 ; m[2][5][1]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 6.964      ; 3.040      ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'low_freq_clk'                                                                                                                                                                   ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -3.372 ; sound                                                   ; sound                                                   ; sound        ; low_freq_clk ; 0.000        ; 3.513      ; 0.657      ;
; -2.872 ; sound                                                   ; sound                                                   ; sound        ; low_freq_clk ; -0.500       ; 3.513      ; 0.657      ;
; 0.140  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[9]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.200      ; 1.606      ;
; 0.192  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[8]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.209      ; 1.667      ;
; 0.303  ; ball_position_control:ball_position|ball_y[6]~latch     ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.078     ; 0.491      ;
; 0.309  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[8]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.209      ; 1.784      ;
; 0.384  ; ball_position_control:ball_position|ball_y[3]~latch     ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.160     ; 0.490      ;
; 0.391  ; ball_state[0]                                           ; ball_state[0]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ball_state[2]                                           ; ball_state[2]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.462  ; ball_position_control:ball_position|ball_x[9]~latch     ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.032      ; 0.760      ;
; 0.464  ; ball_position_control:ball_position|ball_y[0]~latch     ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.034      ; 0.764      ;
; 0.497  ; ball_position_control:ball_position|ball_x[7]~latch     ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.032      ; 0.795      ;
; 0.548  ; ball_position_control:ball_position|ball_y[2]~latch     ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.045     ; 0.769      ;
; 0.584  ; ball_position_control:ball_position|ball_x[8]~latch     ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.087     ; 0.763      ;
; 0.598  ; ball_position_control:ball_position|ball_x[5]~latch     ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.096     ; 0.768      ;
; 0.604  ; ball_position_control:ball_position|ball_y[1]~latch     ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.073     ; 0.797      ;
; 0.607  ; ball_position_control:ball_position|ball_y[7]~latch     ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.067     ; 0.806      ;
; 0.617  ; ball_position_control:ball_position|ball_x[4]~latch     ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.111      ; 0.994      ;
; 0.667  ; ball_position_control:ball_position|ball_x[6]~latch     ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.037      ; 0.970      ;
; 0.686  ; ball_position_control:ball_position|ball_y[8]~latch     ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.037      ; 0.989      ;
; 0.724  ; ball_position_control:ball_position|ball_y[5]~latch     ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.009      ; 0.999      ;
; 0.794  ; ball_position_control:ball_position|ball_x[2]~latch     ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.122      ; 1.182      ;
; 0.825  ; ball_position_control:ball_position|ball_y[4]~latch     ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.090     ; 1.001      ;
; 0.828  ; ball_state[0]                                           ; ball_state[1]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 1.094      ;
; 0.833  ; ball_position_control:ball_position|ball_x[0]~latch     ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.003     ; 1.096      ;
; 0.947  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.203      ; 2.416      ;
; 0.956  ; paddle_x_out[5]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.203      ; 2.425      ;
; 0.960  ; ball_position_control:ball_position|ball_x[3]~latch     ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.007     ; 1.219      ;
; 0.994  ; KEY[0]                                                  ; ball_state[2]                                           ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.516      ; 4.776      ;
; 1.074  ; paddle_x_out[3]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 2.542      ;
; 1.075  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.511      ; 4.852      ;
; 1.078  ; ball_state[2]                                           ; ball_state[1]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.013     ; 1.331      ;
; 1.127  ; m[0][5][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 2.656      ; 4.049      ;
; 1.226  ; KEY[0]                                                  ; ball_state[0]                                           ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.503      ; 4.995      ;
; 1.226  ; KEY[0]                                                  ; ball_state[1]                                           ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.503      ; 4.995      ;
; 1.281  ; paddle_x_out[5]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 2.749      ;
; 1.293  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 2.748      ;
; 1.304  ; ball_position_control:ball_position|ball_y[9]~latch     ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.033     ; 1.537      ;
; 1.383  ; paddle_x_out[4]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 2.851      ;
; 1.392  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 2.860      ;
; 1.400  ; ball_state[2]                                           ; sound                                                   ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.003     ; 1.663      ;
; 1.434  ; paddle_x_out[6]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 2.902      ;
; 1.448  ; KEY[0]                                                  ; sound                                                   ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.513      ; 5.227      ;
; 1.461  ; m[0][5][0]                                              ; m[0][2][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.729      ; 2.456      ;
; 1.494  ; KEY[0]                                                  ; ball_state[2]                                           ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.516      ; 4.776      ;
; 1.515  ; ball_state[1]                                           ; ball_state[1]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 1.781      ;
; 1.520  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 2.988      ;
; 1.538  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 2.993      ;
; 1.555  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.206      ; 3.027      ;
; 1.563  ; paddle_x_out[6]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 3.018      ;
; 1.575  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.511      ; 4.852      ;
; 1.593  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.202      ; 3.061      ;
; 1.622  ; m[0][5][0]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.970      ; 2.858      ;
; 1.650  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.187      ; 3.103      ;
; 1.705  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.194      ; 3.165      ;
; 1.708  ; paddle_x_out[0]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.199      ; 3.173      ;
; 1.715  ; ball_state[1]                                           ; sound                                                   ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.010      ; 1.991      ;
; 1.726  ; KEY[0]                                                  ; ball_state[0]                                           ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.503      ; 4.995      ;
; 1.726  ; KEY[0]                                                  ; ball_state[1]                                           ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.503      ; 4.995      ;
; 1.735  ; ball_state[1]                                           ; ball_state[2]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.013      ; 2.014      ;
; 1.737  ; ball_state[1]                                           ; ball_state[0]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 2.003      ;
; 1.739  ; m[2][5][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 2.156      ; 4.161      ;
; 1.741  ; m[0][5][1]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.970      ; 2.977      ;
; 1.743  ; paddle_y_out[0]                                         ; ball_position_control:ball_position|ball_y[0]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.200      ; 3.209      ;
; 1.782  ; paddle_x_out[6]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.203      ; 3.251      ;
; 1.799  ; ball_position_control:ball_position|ball_x[1]~latch     ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; -0.008     ; 2.057      ;
; 1.811  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 5.594      ;
; 1.840  ; match_the_brick:match|j[2]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.462      ; 3.568      ;
; 1.856  ; ball_state[2]                                           ; ball_state[0]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.013     ; 2.109      ;
; 1.867  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.514      ; 5.647      ;
; 1.886  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[9]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 3.341      ;
; 1.893  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 3.348      ;
; 1.897  ; m[2][5][1]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.249      ; 2.412      ;
; 1.903  ; ball_state[0]                                           ; ball_position_control:ball_position|ball_x[7]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.001     ; 2.168      ;
; 1.904  ; ball_state[2]                                           ; ball_position_control:ball_position|ball_x[7]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.014     ; 2.156      ;
; 1.909  ; ball_state[0]                                           ; sound                                                   ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.010      ; 2.185      ;
; 1.931  ; ball_state[0]                                           ; ball_position_control:ball_position|ball_y[0]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.008      ; 2.205      ;
; 1.932  ; ball_state[2]                                           ; ball_position_control:ball_position|ball_y[0]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.005     ; 2.193      ;
; 1.941  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.203      ; 3.410      ;
; 1.947  ; match_the_brick:match|i[1]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.462      ; 3.675      ;
; 1.948  ; KEY[0]                                                  ; sound                                                   ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.513      ; 5.227      ;
; 1.956  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[8]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 3.411      ;
; 1.969  ; ball_state[0]                                           ; ball_state[2]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.013      ; 2.248      ;
; 1.989  ; paddle_x_out[2]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.199      ; 3.454      ;
; 1.991  ; paddle_x_out[1]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.199      ; 3.456      ;
; 1.996  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.203      ; 3.465      ;
; 2.005  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.194      ; 3.465      ;
; 2.006  ; paddle_y_out[8]                                         ; ball_position_control:ball_position|ball_y[0]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.200      ; 3.472      ;
; 2.025  ; m[2][4][2]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.470      ; 2.761      ;
; 2.025  ; ball_state[1]                                           ; ball_position_control:ball_position|ball_x[7]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.001     ; 2.290      ;
; 2.028  ; ball_position_control:ball_position|ball_y[0]~_emulated ; ball_position_control:ball_position|ball_y[0]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 2.294      ;
; 2.028  ; m[0][4][2]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.466      ; 2.760      ;
; 2.053  ; ball_state[1]                                           ; ball_position_control:ball_position|ball_y[0]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.008      ; 2.327      ;
; 2.068  ; KEY[0]                                                  ; m[0][0][0]                                              ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.519      ; 5.853      ;
; 2.073  ; m[2][5][0]                                              ; m[0][2][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.229      ; 2.568      ;
; 2.084  ; paddle_x_out[3]                                         ; ball_position_control:ball_position|ball_x[4]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.189      ; 3.539      ;
; 2.085  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.502      ; 5.853      ;
; 2.100  ; match_the_brick:match|i[0]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 1.462      ; 3.828      ;
; 2.113  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 5.896      ;
; 2.114  ; m[0][5][0]                                              ; m[3][2][1]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.972      ; 3.352      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                               ;
+--------+------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.557 ; CCD_MCLK                           ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; 0.000        ; 2.698      ; 0.657      ;
; -2.540 ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.681      ; 0.657      ;
; -2.057 ; CCD_MCLK                           ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; -0.500       ; 2.698      ; 0.657      ;
; -2.040 ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.681      ; 0.657      ;
; 0.391  ; Reset_Delay:u2|oRST_1              ; Reset_Delay:u2|oRST_1              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reset_Delay:u2|Cont[0]             ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reset_Delay:u2|oRST_2              ; Reset_Delay:u2|oRST_2              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reset_Delay:u2|oRST_0              ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; Reset_Delay:u2|Cont[11]            ; Reset_Delay:u2|Cont[11]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.802  ; Reset_Delay:u2|Cont[2]             ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; Reset_Delay:u2|Cont[12]            ; Reset_Delay:u2|Cont[12]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; Reset_Delay:u2|Cont[9]             ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Reset_Delay:u2|Cont[8]             ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; Reset_Delay:u2|Cont[20]            ; Reset_Delay:u2|Cont[20]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.812  ; Reset_Delay:u2|Cont[4]             ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; Reset_Delay:u2|Cont[6]             ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; Reset_Delay:u2|Cont[13]            ; Reset_Delay:u2|Cont[13]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:u2|Cont[15]            ; Reset_Delay:u2|Cont[15]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:u2|Cont[10]            ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; Reset_Delay:u2|Cont[18]            ; Reset_Delay:u2|Cont[18]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.816  ; Reset_Delay:u2|Cont[0]             ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.834  ; Reset_Delay:u2|Cont[1]             ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.838  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.844  ; Reset_Delay:u2|Cont[3]             ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:u2|Cont[19]            ; Reset_Delay:u2|Cont[19]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:u2|Cont[5]             ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:u2|Cont[14]            ; Reset_Delay:u2|Cont[14]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:u2|Cont[16]            ; Reset_Delay:u2|Cont[16]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; Reset_Delay:u2|Cont[17]            ; Reset_Delay:u2|Cont[17]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; Reset_Delay:u2|Cont[7]             ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.853  ; Reset_Delay:u2|Cont[21]            ; Reset_Delay:u2|Cont[21]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.119      ;
; 0.975  ; Reset_Delay:u2|Cont[21]            ; Reset_Delay:u2|oRST_1              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.008     ; 1.233      ;
; 1.005  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.007      ; 1.278      ;
; 1.085  ; Reset_Delay:u2|Cont[21]            ; Reset_Delay:u2|oRST_2              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.171  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; Reset_Delay:u2|Cont[11]            ; Reset_Delay:u2|Cont[12]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.187  ; Reset_Delay:u2|Cont[12]            ; Reset_Delay:u2|Cont[13]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.189  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.193  ; Reset_Delay:u2|Cont[8]             ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; Reset_Delay:u2|Cont[9]             ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.195  ; Reset_Delay:u2|Cont[4]             ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.195  ; Reset_Delay:u2|Cont[20]            ; Reset_Delay:u2|Cont[21]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.196  ; Reset_Delay:u2|Cont[13]            ; Reset_Delay:u2|Cont[14]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; Reset_Delay:u2|Cont[6]             ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; Reset_Delay:u2|Cont[15]            ; Reset_Delay:u2|Cont[16]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.199  ; Reset_Delay:u2|Cont[0]             ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.219  ; Reset_Delay:u2|Cont[20]            ; Reset_Delay:u2|oRST_2              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.221  ; Reset_Delay:u2|Cont[1]             ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.230  ; Reset_Delay:u2|Cont[3]             ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; Reset_Delay:u2|Cont[19]            ; Reset_Delay:u2|Cont[20]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Reset_Delay:u2|Cont[5]             ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Reset_Delay:u2|Cont[14]            ; Reset_Delay:u2|Cont[15]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Reset_Delay:u2|Cont[7]             ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; Reset_Delay:u2|Cont[17]            ; Reset_Delay:u2|Cont[18]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; Reset_Delay:u2|Cont[16]            ; Reset_Delay:u2|Cont[17]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.249  ; Reset_Delay:u2|Cont[11]            ; Reset_Delay:u2|Cont[13]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.258  ; Reset_Delay:u2|Cont[12]            ; Reset_Delay:u2|Cont[14]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.260  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.264  ; Reset_Delay:u2|Cont[8]             ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.266  ; Reset_Delay:u2|Cont[4]             ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.532      ;
; 1.267  ; Reset_Delay:u2|Cont[13]            ; Reset_Delay:u2|Cont[15]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.267  ; Reset_Delay:u2|Cont[6]             ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; Reset_Delay:u2|Cont[15]            ; Reset_Delay:u2|Cont[17]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.277  ; Reset_Delay:u2|Cont[2]             ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.543      ;
; 1.281  ; Reset_Delay:u2|Cont[10]            ; Reset_Delay:u2|Cont[11]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.008      ; 1.555      ;
; 1.281  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.290  ; Reset_Delay:u2|Cont[18]            ; Reset_Delay:u2|Cont[19]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.556      ;
+--------+------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CCD_MCLK'                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.197 ; low_freq_clk                                                                                                                                                ; low_freq_clk                                                                                                                                                ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 2.338      ; 0.657      ;
; -1.697 ; low_freq_clk                                                                                                                                                ; low_freq_clk                                                                                                                                                ; low_freq_clk ; CCD_MCLK    ; -0.500       ; 2.338      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][1][0]                                                                                                                                              ; color[1][1][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][5][0]                                                                                                                                              ; color[1][5][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][4][0]                                                                                                                                              ; color[1][4][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][3][0]                                                                                                                                              ; color[1][3][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][2][0]                                                                                                                                              ; color[1][2][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][0][0]                                                                                                                                              ; color[1][0][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][1][0]                                                                                                                                              ; color[3][1][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][5][0]                                                                                                                                              ; color[3][5][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][4][0]                                                                                                                                              ; color[3][4][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][3][0]                                                                                                                                              ; color[3][3][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][2][0]                                                                                                                                              ; color[3][2][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][0][0]                                                                                                                                              ; color[3][0][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][5][4]                                                                                                                                              ; color[3][5][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][4][4]                                                                                                                                              ; color[3][4][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][3][4]                                                                                                                                              ; color[3][3][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][2][4]                                                                                                                                              ; color[3][2][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][0][4]                                                                                                                                              ; color[3][0][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][1][4]                                                                                                                                              ; color[3][1][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][4][4]                                                                                                                                              ; color[1][4][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][3][4]                                                                                                                                              ; color[1][3][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][5][4]                                                                                                                                              ; color[1][5][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][2][4]                                                                                                                                              ; color[1][2][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][0][4]                                                                                                                                              ; color[1][0][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][1][4]                                                                                                                                              ; color[1][1][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][1][5]                                                                                                                                              ; color[1][1][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][2][5]                                                                                                                                              ; color[1][2][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][3][5]                                                                                                                                              ; color[1][3][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][4][5]                                                                                                                                              ; color[1][4][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][5][5]                                                                                                                                              ; color[1][5][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[1][0][5]                                                                                                                                              ; color[1][0][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][1][5]                                                                                                                                              ; color[3][1][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][5][5]                                                                                                                                              ; color[3][5][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][4][5]                                                                                                                                              ; color[3][4][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][3][5]                                                                                                                                              ; color[3][3][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][2][5]                                                                                                                                              ; color[3][2][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[3][0][5]                                                                                                                                              ; color[3][0][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][1][0]                                                                                                                                              ; color[0][1][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][5][0]                                                                                                                                              ; color[0][5][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][4][0]                                                                                                                                              ; color[0][4][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][3][0]                                                                                                                                              ; color[0][3][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][2][0]                                                                                                                                              ; color[0][2][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][0][7]                                                                                                                                              ; color[0][0][7]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][0][4]                                                                                                                                              ; color[0][0][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][4][4]                                                                                                                                              ; color[0][4][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][3][4]                                                                                                                                              ; color[0][3][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][5][4]                                                                                                                                              ; color[0][5][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][2][4]                                                                                                                                              ; color[0][2][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][1][4]                                                                                                                                              ; color[0][1][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][1][5]                                                                                                                                              ; color[0][1][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][3][5]                                                                                                                                              ; color[0][3][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][2][5]                                                                                                                                              ; color[0][2][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][4][5]                                                                                                                                              ; color[0][4][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][5][5]                                                                                                                                              ; color[0][5][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[0][0][5]                                                                                                                                              ; color[0][0][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][1][0]                                                                                                                                              ; color[2][1][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][5][0]                                                                                                                                              ; color[2][5][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][4][0]                                                                                                                                              ; color[2][4][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][3][0]                                                                                                                                              ; color[2][3][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][2][0]                                                                                                                                              ; color[2][2][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][0][0]                                                                                                                                              ; color[2][0][0]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][4][4]                                                                                                                                              ; color[2][4][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][3][4]                                                                                                                                              ; color[2][3][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][5][4]                                                                                                                                              ; color[2][5][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][2][4]                                                                                                                                              ; color[2][2][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][0][4]                                                                                                                                              ; color[2][0][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][1][4]                                                                                                                                              ; color[2][1][4]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][3][5]                                                                                                                                              ; color[2][3][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][4][5]                                                                                                                                              ; color[2][4][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][5][5]                                                                                                                                              ; color[2][5][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][2][5]                                                                                                                                              ; color[2][2][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][0][5]                                                                                                                                              ; color[2][0][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; color[2][1][5]                                                                                                                                              ; color[2][1][5]                                                                                                                                              ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.657      ;
; 0.516  ; Yaddr_center[6]                                                                                                                                             ; paddle_y[6]                                                                                                                                                 ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.783      ;
; 0.518  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.784      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_10001'                                                                               ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.810 ; sound     ; state_sound.000 ; sound        ; CLK_10001   ; 0.000        ; 3.280      ; 1.986      ;
; -1.310 ; sound     ; state_sound.000 ; sound        ; CLK_10001   ; -0.500       ; 3.280      ; 1.986      ;
; -1.132 ; sound     ; state_sound.010 ; sound        ; CLK_10001   ; 0.000        ; 3.280      ; 2.664      ;
; -0.981 ; sound     ; pp[0]           ; sound        ; CLK_10001   ; 0.000        ; 3.280      ; 2.815      ;
; -0.981 ; sound     ; p[0]            ; sound        ; CLK_10001   ; 0.000        ; 3.280      ; 2.815      ;
; -0.914 ; sound     ; state_sound.001 ; sound        ; CLK_10001   ; 0.000        ; 3.280      ; 2.882      ;
; -0.632 ; sound     ; state_sound.010 ; sound        ; CLK_10001   ; -0.500       ; 3.280      ; 2.664      ;
; -0.521 ; sound     ; pp[4]           ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; p[4]            ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; pp[8]           ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; p[8]            ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; pp[2]           ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; pp[6]           ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; p[2]            ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; p[6]            ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; pp[12]          ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; pp[10]          ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; p[10]           ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; pp[14]          ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.521 ; sound     ; p[14]           ; sound        ; CLK_10001   ; 0.000        ; 3.310      ; 3.305      ;
; -0.512 ; sound     ; pp[7]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[3]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[7]            ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[3]            ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[1]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[5]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[5]            ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[11]          ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[11]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[9]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[9]            ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[15]          ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[15]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; pp[13]          ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.512 ; sound     ; p[13]           ; sound        ; CLK_10001   ; 0.000        ; 3.303      ; 3.307      ;
; -0.487 ; sound     ; p[1]            ; sound        ; CLK_10001   ; 0.000        ; 3.294      ; 3.323      ;
; -0.487 ; sound     ; p[12]           ; sound        ; CLK_10001   ; 0.000        ; 3.294      ; 3.323      ;
; -0.486 ; sound     ; now[0]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[4]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[8]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[7]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[3]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[2]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[6]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[1]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[5]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[12]         ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[11]         ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[10]         ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[9]          ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[15]         ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[14]         ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.486 ; sound     ; now[13]         ; sound        ; CLK_10001   ; 0.000        ; 3.305      ; 3.335      ;
; -0.481 ; sound     ; pp[0]           ; sound        ; CLK_10001   ; -0.500       ; 3.280      ; 2.815      ;
; -0.481 ; sound     ; p[0]            ; sound        ; CLK_10001   ; -0.500       ; 3.280      ; 2.815      ;
; -0.414 ; sound     ; state_sound.001 ; sound        ; CLK_10001   ; -0.500       ; 3.280      ; 2.882      ;
; -0.021 ; sound     ; pp[4]           ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; p[4]            ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; pp[8]           ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; p[8]            ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; pp[2]           ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; pp[6]           ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; p[2]            ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; p[6]            ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; pp[12]          ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; pp[10]          ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; p[10]           ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; pp[14]          ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.021 ; sound     ; p[14]           ; sound        ; CLK_10001   ; -0.500       ; 3.310      ; 3.305      ;
; -0.012 ; sound     ; pp[7]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[3]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[7]            ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[3]            ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[1]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[5]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[5]            ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[11]          ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[11]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[9]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[9]            ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[15]          ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[15]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; pp[13]          ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; -0.012 ; sound     ; p[13]           ; sound        ; CLK_10001   ; -0.500       ; 3.303      ; 3.307      ;
; 0.013  ; sound     ; p[1]            ; sound        ; CLK_10001   ; -0.500       ; 3.294      ; 3.323      ;
; 0.013  ; sound     ; p[12]           ; sound        ; CLK_10001   ; -0.500       ; 3.294      ; 3.323      ;
; 0.014  ; sound     ; now[0]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[4]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[8]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[7]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[3]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[2]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[6]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[1]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[5]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[12]         ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[11]         ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[10]         ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[9]          ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
; 0.014  ; sound     ; now[15]         ; sound        ; CLK_10001   ; -0.500       ; 3.305      ; 3.335      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+------------------------------------+------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.123 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X    ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.264      ; 0.657      ;
; -0.123 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X    ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.264      ; 0.657      ;
; -0.122 ; CLK_10001                          ; CLK_10001                          ; CLK_10001                      ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.263      ; 0.657      ;
; -0.122 ; CLK_10001                          ; CLK_10001                          ; CLK_10001                      ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.263      ; 0.657      ;
; -0.114 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK   ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.255      ; 0.657      ;
; -0.114 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK   ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.255      ; 0.657      ;
; 0.391  ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.536  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.803      ;
; 0.542  ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.542  ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.543  ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.543  ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.775  ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 0.795  ; count1[1]                          ; count1[1]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; count1[10]                         ; count1[10]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.063      ;
; 0.801  ; count1[19]                         ; count1[19]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; count1[3]                          ; count1[3]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; count1[11]                         ; count1[11]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; count1[7]                          ; count1[7]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count1[5]                          ; count1[5]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count1[9]                          ; count1[9]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count1[8]                          ; count1[8]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.073      ;
; 0.810  ; count1[17]                         ; count1[17]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; count1[14]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; count1[12]                         ; count1[12]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.081      ;
; 0.837  ; count1[2]                          ; count1[2]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.837  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.839  ; count1[0]                          ; count1[0]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:audio|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.105      ;
; 0.842  ; count1[6]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; count1[4]                          ; count1[4]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; count1[16]                         ; count1[16]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; count1[15]                         ; count1[15]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; count1[18]                         ; count1[18]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; count1[13]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; count1[20]                         ; count1[20]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.849  ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.851  ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.117      ;
; 1.180  ; count1[10]                         ; count1[11]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.446      ;
; 1.184  ; count1[19]                         ; count1[20]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; count1[3]                          ; count1[4]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.451      ;
; 1.187  ; count1[11]                         ; count1[12]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.453      ;
; 1.189  ; count1[8]                          ; count1[9]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; count1[7]                          ; count1[8]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; count1[5]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; count1[14]                         ; count1[15]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.196  ; count1[12]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.214  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.223  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.489      ;
; 1.223  ; count1[2]                          ; count1[3]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.489      ;
; 1.225  ; count1[0]                          ; count1[1]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.491      ;
; 1.228  ; count1[6]                          ; count1[7]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; count1[4]                          ; count1[5]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; count1[16]                         ; count1[17]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; count1[15]                         ; count1[16]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.231  ; count1[18]                         ; count1[19]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; count1[13]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.499      ;
; 1.251  ; count1[10]                         ; count1[12]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.517      ;
; 1.256  ; count1[3]                          ; count1[5]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.522      ;
; 1.258  ; count1[11]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.524      ;
; 1.260  ; count1[7]                          ; count1[9]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; count1[5]                          ; count1[7]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.264  ; count1[14]                         ; count1[16]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.530      ;
; 1.267  ; count1[12]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.270  ; count1[1]                          ; count1[2]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.281  ; count1[9]                          ; count1[10]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.547      ;
; 1.285  ; count1[17]                         ; count1[18]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.551      ;
; 1.290  ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.556      ;
; 1.294  ; count1[2]                          ; count1[4]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.560      ;
; 1.299  ; count1[6]                          ; count1[8]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.565      ;
; 1.299  ; count1[4]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.565      ;
+--------+------------------------------------+------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                           ;
+-------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.346 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.299      ; 1.645      ;
; 0.355 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.168      ; 1.523      ;
; 0.355 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.299      ; 1.654      ;
; 0.696 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.207      ; 1.903      ;
; 0.836 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.296      ; 2.132      ;
; 0.879 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.088      ;
; 0.886 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.089      ;
; 0.887 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.097      ;
; 0.921 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.124      ;
; 0.953 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.296      ; 2.249      ;
; 1.023 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.226      ;
; 1.086 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.295      ;
; 1.094 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.304      ;
; 1.144 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.222      ;
; 1.145 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.223      ;
; 1.160 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.363      ;
; 1.179 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.257      ;
; 1.181 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.299      ; 2.480      ;
; 1.188 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.397      ;
; 1.196 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.406      ;
; 1.196 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.274      ;
; 1.197 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.406      ;
; 1.211 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.421      ;
; 1.217 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.200      ; 2.417      ;
; 1.219 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.422      ;
; 1.239 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.448      ;
; 1.247 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.457      ;
; 1.281 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.359      ;
; 1.294 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 2.516      ;
; 1.325 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.534      ;
; 1.333 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.543      ;
; 1.340 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.299      ; 2.639      ;
; 1.342 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.162      ; 2.504      ;
; 1.355 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.433      ;
; 1.373 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.576      ;
; 1.391 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.284      ; 2.675      ;
; 1.395 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.299      ; 2.694      ;
; 1.398 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.209      ; 2.607      ;
; 1.405 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.203      ; 2.608      ;
; 1.406 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.210      ; 2.616      ;
; 1.418 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.496      ;
; 1.467 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.545      ;
; 1.477 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.555      ;
; 1.494 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.254      ; 2.748      ;
; 1.504 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.582      ;
; 1.513 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.206      ; 2.719      ;
; 1.521 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.207      ; 2.728      ;
; 1.594 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.672      ;
; 1.626 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 2.848      ;
; 1.629 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.707      ;
; 1.642 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.162      ; 2.804      ;
; 1.656 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 2.878      ;
; 1.663 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.741      ;
; 1.664 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.078      ; 2.742      ;
; 1.681 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.075      ; 2.756      ;
; 1.778 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.075      ; 2.853      ;
; 1.779 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.075      ; 2.854      ;
; 1.794 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.206      ; 3.000      ;
; 1.796 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 2.948      ;
; 1.796 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.206      ; 3.002      ;
; 1.801 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.200      ; 3.001      ;
; 1.802 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.207      ; 3.009      ;
; 1.803 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.200      ; 3.003      ;
; 1.821 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 2.973      ;
; 1.894 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 3.116      ;
; 1.956 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.166      ; 3.122      ;
; 1.970 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.254      ; 3.224      ;
; 2.000 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.254      ; 3.254      ;
; 2.035 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 3.257      ;
; 2.059 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.075      ; 3.134      ;
; 2.060 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.178      ; 3.238      ;
; 2.061 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.075      ; 3.136      ;
; 2.062 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.075      ; 3.137      ;
; 2.064 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.178      ; 3.242      ;
; 2.066 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 3.218      ;
; 2.091 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 3.243      ;
; 2.094 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.178      ; 3.272      ;
; 2.160 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 3.382      ;
; 2.173 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 3.325      ;
; 2.203 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 3.355      ;
; 2.214 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 3.436      ;
; 2.219 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.166      ; 3.385      ;
; 2.238 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.254      ; 3.492      ;
; 2.301 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.284      ; 3.585      ;
; 2.316 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 3.538      ;
; 2.377 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.166      ; 3.543      ;
; 2.379 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.254      ; 3.633      ;
; 2.382 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.248      ; 3.630      ;
; 2.386 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.296      ; 3.682      ;
; 2.394 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.296      ; 3.690      ;
; 2.404 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.279      ; 3.683      ;
; 2.416 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.296      ; 3.712      ;
; 2.421 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 3.573      ;
; 2.428 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.222      ; 3.650      ;
; 2.433 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.178      ; 3.611      ;
; 2.441 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.152      ; 3.593      ;
; 2.452 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.366      ; 3.818      ;
; 2.459 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.284      ; 3.743      ;
; 2.468 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.178      ; 3.646      ;
; 2.473 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 1.178      ; 3.651      ;
+-------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.549 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.815      ;
; 0.549 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.815      ;
; 0.552 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.818      ;
; 0.803 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 1.069      ;
; 0.853 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 1.122      ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'GPIO_1[10]'                                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:u3|Frame_Cont[0]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[0]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:u3|mSTART                                                                                                                                        ; CCD_Capture:u3|mSTART                                                                                                                                        ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.779      ;
; 0.518 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.784      ;
; 0.524 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.790      ;
; 0.528 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; CCD_Capture:u3|Frame_Cont[15]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[15]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.798      ;
; 0.535 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.801      ;
; 0.546 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.814      ;
; 0.549 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.816      ;
; 0.551 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.817      ;
; 0.556 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.822      ;
; 0.557 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.823      ;
; 0.560 ; Mirror_Col:u8|Z_Cont[9]                                                                                                                                      ; Mirror_Col:u8|Z_Cont[9]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.826      ;
; 0.648 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.906      ;
; 0.648 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[8]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.906      ;
; 0.651 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[1]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a1~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.909      ;
; 0.658 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a0~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[2]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a2~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[3]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a3~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[5]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a5~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[7]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a7~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[9]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a9~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.024      ; 0.916      ;
; 0.659 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.926      ;
; 0.667 ; RAW2RGB:u4|mDATAd_0[8]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[8]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; RAW2RGB:u4|mDATAd_0[6]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[6]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.934      ;
; 0.668 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.934      ;
; 0.671 ; RAW2RGB:u4|mDATAd_0[7]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[7]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.937      ;
; 0.701 ; Mirror_Col:u8|Z_Cont[3]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg3                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.056      ; 0.991      ;
; 0.706 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.972      ;
; 0.707 ; Mirror_Col:u8|Z_Cont[6]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg6                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.056      ; 0.997      ;
; 0.718 ; Mirror_Col:u8|Z_Cont[5]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg5                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.056      ; 1.008      ;
; 0.718 ; Mirror_Col:u8|Z_Cont[9]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg9                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.056      ; 1.008      ;
; 0.726 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; -0.007     ; 0.985      ;
; 0.734 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.001      ; 1.001      ;
; 0.735 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.001      ;
; 0.736 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.002      ;
; 0.738 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.004      ;
; 0.743 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; -0.011     ; 0.998      ;
; 0.754 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.020      ;
; 0.759 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.025      ;
; 0.762 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; -0.001     ; 1.027      ;
; 0.781 ; RAW2RGB:u4|mDATAd_0[4]                                                                                                                                       ; RAW2RGB:u4|mCCD_R[4]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.047      ;
; 0.784 ; RAW2RGB:u4|mDATAd_0[5]                                                                                                                                       ; RAW2RGB:u4|mCCD_R[5]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.050      ;
; 0.785 ; RAW2RGB:u4|mDATAd_0[3]                                                                                                                                       ; RAW2RGB:u4|mCCD_R[3]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.051      ;
; 0.795 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; RAW2RGB:u4|mDATAd_0[2]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[2]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; CCD_Capture:u3|Frame_Cont[1]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[1]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[2]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[2]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[4]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[4]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[7]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[7]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[9]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[9]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[11]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[11]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[13]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[13]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Frame_Cont[14]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[14]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|Y_Cont[2]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|Y_Cont[3]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|Y_Cont[5]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 1.072      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.788      ;
; 0.529 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.797      ;
; 0.616 ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.882      ;
; 0.660 ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.926      ;
; 0.714 ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.980      ;
; 0.719 ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.985      ;
; 0.793 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.059      ;
; 0.797 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.063      ;
; 0.801 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.072      ;
; 0.813 ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.078      ;
; 0.828 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.094      ;
; 0.837 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.103      ;
; 0.840 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.106      ;
; 0.852 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.864 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.130      ;
; 0.867 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.133      ;
; 0.871 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.137      ;
; 0.930 ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.198      ;
; 0.948 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.214      ;
; 0.961 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.229      ;
; 0.997 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.263      ;
; 0.998 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.264      ;
; 0.999 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.265      ;
; 1.036 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.311      ;
; 1.070 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.337      ;
; 1.073 ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.341      ;
; 1.117 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.384      ;
; 1.126 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.393      ;
; 1.142 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.409      ;
; 1.142 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.409      ;
; 1.142 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.409      ;
; 1.146 ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.414      ;
; 1.168 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.435      ;
; 1.174 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.441      ;
; 1.186 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.452      ;
; 1.189 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.455      ;
; 1.204 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.479      ;
; 1.207 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.473      ;
; 1.211 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.477      ;
; 1.214 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.480      ;
; 1.224 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.492      ;
; 1.235 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.503      ;
; 1.236 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 1.512      ;
; 1.240 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 1.516      ;
; 1.246 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 1.522      ;
; 1.246 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.515      ;
; 1.253 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.519      ;
; 1.256 ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.524      ;
; 1.257 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.523      ;
; 1.257 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.523      ;
; 1.260 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.530      ;
; 1.278 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.544      ;
; 1.285 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.551      ;
; 1.286 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.543      ;
; 1.299 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.568      ;
; 1.305 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.582      ;
; 1.314 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.591      ;
; 1.319 ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.596      ;
; 1.320 ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.597      ;
; 1.324 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.590      ;
; 1.328 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.594      ;
; 1.328 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.594      ;
; 1.349 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.615      ;
; 1.350 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.627      ;
; 1.352 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.627      ;
; 1.353 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.630      ;
; 1.356 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.622      ;
; 1.357 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.624      ;
; 1.357 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.624      ;
; 1.357 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.624      ;
; 1.357 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.624      ;
; 1.357 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.624      ;
; 1.357 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.624      ;
; 1.362 ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.629      ;
; 1.367 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.370 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.636      ;
; 1.376 ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.644      ;
; 1.377 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.652      ;
; 1.384 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.652      ;
; 1.384 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.652      ;
; 1.395 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.661      ;
; 1.399 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.665      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sound'                                                                            ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.391 ; score2[1] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score1[0] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score1[3] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score1[1] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score1[2] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score0[2] ; score0[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score0[0] ; score0[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score0[3] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score0[1] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.657      ;
; 0.773 ; score0[0] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.039      ;
; 0.777 ; score0[0] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.043      ;
; 0.779 ; score0[0] ; score0[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.045      ;
; 0.818 ; score0[2] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.084      ;
; 0.839 ; score0[3] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.105      ;
; 0.844 ; score0[1] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; score0[1] ; score0[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.113      ;
; 1.010 ; score0[2] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.276      ;
; 1.019 ; score1[0] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.285      ;
; 1.020 ; score1[0] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.286      ;
; 1.026 ; score0[1] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.292      ;
; 1.119 ; score0[3] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.385      ;
; 1.220 ; score1[0] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; score1[0] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.487      ;
; 1.261 ; score0[0] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.527      ;
; 1.268 ; score0[1] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.534      ;
; 1.295 ; score0[1] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; score0[1] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.562      ;
; 1.349 ; score1[1] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.615      ;
; 1.361 ; score0[3] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.627      ;
; 1.388 ; score0[3] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.654      ;
; 1.389 ; score0[3] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.655      ;
; 1.402 ; score0[1] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.668      ;
; 1.422 ; score0[2] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.688      ;
; 1.484 ; score1[2] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.750      ;
; 1.487 ; score1[2] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.753      ;
; 1.495 ; score0[3] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.761      ;
; 1.503 ; score0[0] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.769      ;
; 1.517 ; score1[2] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.783      ;
; 1.530 ; score0[0] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.796      ;
; 1.531 ; score0[0] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.797      ;
; 1.557 ; score1[1] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.823      ;
; 1.585 ; score1[1] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.851      ;
; 1.637 ; score0[0] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.903      ;
; 1.664 ; score0[2] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.930      ;
; 1.691 ; score0[2] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.957      ;
; 1.692 ; score0[2] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 1.958      ;
; 1.751 ; score1[3] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 2.017      ;
; 1.754 ; score1[3] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 2.020      ;
; 1.798 ; score0[2] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 2.064      ;
; 1.897 ; score1[3] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 2.163      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                             ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                              ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Read                                                                                                                                  ; Sdram_Control_4Port:u6|Read                                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                              ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                         ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                    ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                               ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                    ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                              ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                             ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                              ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                              ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.512 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.512 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.512 ; Sdram_Control_4Port:u6|command:command1|BA[1]                                                                                                                ; Sdram_Control_4Port:u6|BA[1]                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.514 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.516 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Sdram_Control_4Port:u6|command:command1|command_delay[5]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|command_delay[4]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Sdram_Control_4Port:u6|command:command1|command_delay[6]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|command_delay[5]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; Sdram_Control_4Port:u6|command:command1|BA[0]                                                                                                                ; Sdram_Control_4Port:u6|BA[0]                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                                             ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[14]                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                                             ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[21]                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sdram_Control_4Port:u6|command:command1|command_delay[4]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|command_delay[3]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.524 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                             ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                  ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rWR2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rWR2_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|command:command1|command_done                                                                                                         ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC_ADC:audio|LRCK_1X'                                                                                             ;
+-------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.721 ; now[13]   ; AUDIO_DAC_ADC:audio|AUD_outR[13] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 0.977      ;
; 1.722 ; now[3]    ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.016     ; 0.972      ;
; 1.727 ; now[1]    ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 0.983      ;
; 1.860 ; now[8]    ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.016     ; 1.110      ;
; 1.860 ; now[4]    ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.016     ; 1.110      ;
; 1.860 ; now[0]    ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.116      ;
; 1.867 ; now[10]   ; AUDIO_DAC_ADC:audio|AUD_outR[10] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.123      ;
; 1.951 ; now[2]    ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.009     ; 1.208      ;
; 1.959 ; now[14]   ; AUDIO_DAC_ADC:audio|AUD_outR[14] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.009     ; 1.216      ;
; 2.025 ; now[15]   ; AUDIO_DAC_ADC:audio|AUD_outR[15] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.016     ; 1.275      ;
; 2.086 ; now[9]    ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.342      ;
; 2.087 ; now[12]   ; AUDIO_DAC_ADC:audio|AUD_outR[12] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.343      ;
; 2.090 ; now[6]    ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.346      ;
; 2.093 ; now[11]   ; AUDIO_DAC_ADC:audio|AUD_outR[11] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.349      ;
; 2.104 ; now[7]    ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.360      ;
; 2.106 ; now[5]    ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -1.010     ; 1.362      ;
+-------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                        ;
+--------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.371 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.415     ; 2.997      ;
; -5.352 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.424     ; 2.969      ;
; -5.352 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.424     ; 2.969      ;
; -5.352 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.424     ; 2.969      ;
; -5.352 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.424     ; 2.969      ;
+--------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; -2.965 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.546     ; 2.955      ;
; -2.965 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.546     ; 2.955      ;
; -2.965 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.546     ; 2.955      ;
; -2.965 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.546     ; 2.955      ;
+--------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CCD_MCLK'                                                                                                                                                                                                                                      ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.800 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; CCD_MCLK    ; 0.500        ; -0.364     ; 2.972      ;
; -2.780 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; CCD_MCLK    ; 0.500        ; -0.355     ; 2.961      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.707 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.353      ;
; -2.706 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.322     ; 3.349      ;
; -2.706 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.322     ; 3.349      ;
; -2.706 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.322     ; 3.349      ;
; -2.706 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.322     ; 3.349      ;
; -2.706 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.322     ; 3.349      ;
; -2.706 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.322     ; 3.349      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.316     ; 3.336      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.333      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.333      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.333      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.333      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.333      ;
; -2.687 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.319     ; 3.333      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.352     ; 2.984      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.352     ; 2.984      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.352     ; 2.984      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.352     ; 2.984      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.979      ;
; -2.300 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.363     ; 2.973      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.351     ; 2.965      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.351     ; 2.965      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.351     ; 2.965      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.356     ; 2.960      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.959      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.358     ; 2.958      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.358     ; 2.958      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.959      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.959      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.354     ; 2.962      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.959      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.356     ; 2.960      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.351     ; 2.965      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.356     ; 2.960      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.358     ; 2.958      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.959      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.357     ; 2.959      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.356     ; 2.960      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.356     ; 2.960      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.358     ; 2.958      ;
; -2.280 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.356     ; 2.960      ;
; -1.313 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.367     ; 1.982      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
; -1.275 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.365     ; 1.946      ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[10]'                                                                                                                                                                                                                                   ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[7]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.097 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.848      ; 2.981      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.810      ; 2.931      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.810      ; 2.931      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.837      ; 2.958      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.801      ; 2.922      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.838      ; 2.959      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.831      ; 2.952      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.831      ; 2.952      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.810      ; 2.931      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.822      ; 2.943      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.831      ; 2.952      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.823      ; 2.944      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.811      ; 2.932      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.810      ; 2.931      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.800      ; 2.921      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.801      ; 2.922      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.831      ; 2.952      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.826      ; 2.947      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.826      ; 2.947      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.831      ; 2.952      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.810      ; 2.931      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.810      ; 2.931      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.821      ; 2.942      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.827      ; 2.948      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.834      ; 2.955      ;
; -1.085 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.831      ; 2.952      ;
; -1.072 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.850      ; 2.958      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.326 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -2.420     ; 2.942      ;
; -0.326 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -2.412     ; 2.950      ;
; 3.018  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 2.032      ;
; 3.018  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 2.032      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.067  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 1.960      ;
; 3.075  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 1.951      ;
; 3.075  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 1.951      ;
; 3.075  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 1.951      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 3.303  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 1.737      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.269  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 3.319      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.289  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.374     ; 3.302      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.381     ; 3.294      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.290  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.367     ; 3.308      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.383     ; 2.979      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.383     ; 2.979      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.383     ; 2.979      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.378     ; 2.984      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.383     ; 2.979      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.419     ; 2.943      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.378     ; 2.984      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.383     ; 2.979      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.389     ; 2.973      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.419     ; 2.943      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.377     ; 2.985      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.378     ; 2.984      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.373     ; 2.989      ;
; 4.674  ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -2.383     ; 2.979      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'low_freq_clk'                                                                                                                 ;
+--------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -0.227 ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.510      ; 4.273      ;
; -0.175 ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.500      ; 4.211      ;
; -0.175 ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.500      ; 4.211      ;
; -0.168 ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.498      ; 4.202      ;
; -0.168 ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.498      ; 4.202      ;
; -0.053 ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.502      ; 4.091      ;
; -0.038 ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.511      ; 4.085      ;
; -0.036 ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.514      ; 4.086      ;
; -0.023 ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.511      ; 4.070      ;
; -0.021 ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.508      ; 4.065      ;
; -0.021 ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.508      ; 4.065      ;
; -0.021 ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.508      ; 4.065      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.517      ; 4.073      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.517      ; 4.073      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.517      ; 4.073      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.497      ; 4.053      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.497      ; 4.053      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.517      ; 4.073      ;
; -0.020 ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.517      ; 4.073      ;
; -0.012 ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 3.510      ; 4.058      ;
; 0.273  ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.510      ; 4.273      ;
; 0.325  ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.500      ; 4.211      ;
; 0.325  ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.500      ; 4.211      ;
; 0.332  ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.498      ; 4.202      ;
; 0.332  ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.498      ; 4.202      ;
; 0.447  ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.502      ; 4.091      ;
; 0.462  ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.511      ; 4.085      ;
; 0.464  ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.514      ; 4.086      ;
; 0.477  ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.511      ; 4.070      ;
; 0.479  ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.508      ; 4.065      ;
; 0.479  ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.508      ; 4.065      ;
; 0.479  ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.508      ; 4.065      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.517      ; 4.073      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.517      ; 4.073      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.517      ; 4.073      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.497      ; 4.053      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.497      ; 4.053      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.517      ; 4.073      ;
; 0.480  ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.517      ; 4.073      ;
; 0.488  ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 3.510      ; 4.058      ;
+--------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sound'                                                                         ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.064 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; -0.064 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; 0.500        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
; 0.436  ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; 1.000        ; 3.279      ; 3.879      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                   ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.048 ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.661      ; 3.149      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.071 ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.653      ; 3.118      ;
; 0.276 ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; 0.500        ; 2.679      ; 2.939      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.548 ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.661      ; 3.149      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.571 ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.653      ; 3.118      ;
; 0.776 ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; 1.000        ; 2.679      ; 2.939      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                     ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.006 ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.679      ; 2.939      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.199  ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.653      ; 3.118      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.222  ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; 0.000        ; 2.661      ; 3.149      ;
; 0.494  ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.679      ; 2.939      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.699  ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.653      ; 3.118      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
; 0.722  ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; -0.500       ; 2.661      ; 3.149      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'low_freq_clk'                                                                                                                 ;
+-------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.282 ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.510      ; 4.058      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 4.073      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 4.073      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 4.073      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.497      ; 4.053      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.497      ; 4.053      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 4.073      ;
; 0.290 ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.517      ; 4.073      ;
; 0.291 ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.508      ; 4.065      ;
; 0.291 ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.508      ; 4.065      ;
; 0.291 ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.508      ; 4.065      ;
; 0.293 ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.511      ; 4.070      ;
; 0.306 ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.514      ; 4.086      ;
; 0.308 ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.511      ; 4.085      ;
; 0.323 ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.502      ; 4.091      ;
; 0.438 ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.498      ; 4.202      ;
; 0.438 ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.498      ; 4.202      ;
; 0.445 ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.500      ; 4.211      ;
; 0.445 ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.500      ; 4.211      ;
; 0.497 ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 3.510      ; 4.273      ;
; 0.782 ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.510      ; 4.058      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.517      ; 4.073      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.517      ; 4.073      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.517      ; 4.073      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.497      ; 4.053      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.497      ; 4.053      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.517      ; 4.073      ;
; 0.790 ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.517      ; 4.073      ;
; 0.791 ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.508      ; 4.065      ;
; 0.791 ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.508      ; 4.065      ;
; 0.791 ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.508      ; 4.065      ;
; 0.793 ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.511      ; 4.070      ;
; 0.806 ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.514      ; 4.086      ;
; 0.808 ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.511      ; 4.085      ;
; 0.823 ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.502      ; 4.091      ;
; 0.938 ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.498      ; 4.202      ;
; 0.938 ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.498      ; 4.202      ;
; 0.945 ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.500      ; 4.211      ;
; 0.945 ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.500      ; 4.211      ;
; 0.997 ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 3.510      ; 4.273      ;
+-------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sound'                                                                         ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.334 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.334 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; 0.000        ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
; 0.834 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; -0.500       ; 3.279      ; 3.879      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CCD_MCLK'                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 0.998 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.592      ;
; 1.015 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.327      ; 3.608      ;
; 1.016 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.610      ;
; 1.016 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.328      ; 3.610      ;
; 1.022 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.327      ; 3.615      ;
; 1.022 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.327      ; 3.615      ;
; 1.022 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.327      ; 3.615      ;
; 1.022 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.327      ; 3.615      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.062 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 2.299      ; 3.627      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.498 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.592      ;
; 1.515 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.327      ; 3.608      ;
; 1.516 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.610      ;
; 1.516 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.328      ; 3.610      ;
; 1.522 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.327      ; 3.615      ;
; 1.522 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.327      ; 3.615      ;
; 1.522 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.327      ; 3.615      ;
; 1.522 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.327      ; 3.615      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.536 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.302      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.554 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 1.320      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.562 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 2.299      ; 3.627      ;
; 1.721 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.488      ;
; 1.721 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.488      ;
; 1.721 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.488      ;
; 1.721 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.488      ;
; 1.721 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.488      ;
; 1.730 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.497      ;
; 1.730 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.497      ;
; 1.730 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.497      ;
; 1.730 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.497      ;
; 1.730 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 1.497      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[9]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[4]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 1.800 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.360     ; 1.706      ;
; 2.041 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oRequest                                                                                                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.361     ; 1.946      ;
; 2.041 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.361     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[7]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[8]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[9]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[1]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[3]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[0]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[4]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[6]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[5]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.045 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[2]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.365     ; 1.946      ;
; 2.083 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                               ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.367     ; 1.982      ;
; 3.050 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.354     ; 2.962      ;
; 3.050 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.351     ; 2.965      ;
; 3.050 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.351     ; 2.965      ;
; 3.050 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.354     ; 2.962      ;
; 3.050 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.351     ; 2.965      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[10]'                                                                                                    ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Pre_FVAL       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mSTART         ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_LVAL      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[0]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[1]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[2]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[3]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[4]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[5]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[6]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[7]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[8]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.187 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[9]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.851      ; 2.304      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[0]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[1]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[2]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[3]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[4]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[5]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[6]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[7]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[8]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.352 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[9]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.877      ; 2.495      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[6]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[7]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[6]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[7]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[8]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[6]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[7]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[8]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[6]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[7]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.360 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[8]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.878      ; 2.504      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[2]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[1]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[2]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[6]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[7]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[3]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[4]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[8]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[9]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[5]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[10]         ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[2]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.372 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[3]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.499      ;
; 1.373 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[8]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.884      ; 2.523      ;
; 1.373 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[9]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.884      ; 2.523      ;
; 1.373 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[9]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.884      ; 2.523      ;
; 1.373 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[9]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.884      ; 2.523      ;
; 1.373 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[9]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.884      ; 2.523      ;
; 1.378 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|mCCD_DVAL       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.863      ; 2.507      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDVAL              ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[0]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[1]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[0]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[1]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[3]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[2]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[3]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[4]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[5]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[4]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[5]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[0]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[1]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[2]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[3]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[4]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[5]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[0]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[1]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[4]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.381 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[5]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.861      ; 2.508      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[1]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[0]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[2]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[3]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[4]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[5]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[6]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[7]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[8]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[9]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[10] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[11] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[12] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[13] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[14] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.838 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[15] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.865      ; 2.969      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[0]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_FVAL      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[1]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[2]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[3]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[4]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[5]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[6]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
; 1.842 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[7]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.850      ; 2.958      ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; 3.735 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.546     ; 2.955      ;
; 3.735 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.546     ; 2.955      ;
; 3.735 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.546     ; 2.955      ;
; 3.735 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.546     ; 2.955      ;
+-------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                  ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 2.916      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.398     ; 2.943      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 2.931      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[2]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[1]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.075 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[0]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.944      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.377     ; 2.965      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.945      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.388     ; 2.954      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.388     ; 2.954      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.388     ; 2.954      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.377     ; 2.965      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.377     ; 2.965      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.945      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.388     ; 2.954      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.377     ; 2.965      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.382     ; 2.960      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.383     ; 2.959      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.382     ; 2.960      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.382     ; 2.960      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.945      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.379     ; 2.963      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.420     ; 2.922      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.382     ; 2.960      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.945      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.420     ; 2.922      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.394     ; 2.948      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.387     ; 2.955      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.945      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.397     ; 2.945      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.384     ; 2.958      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.421     ; 2.921      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.420     ; 2.922      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
; 5.076 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.390     ; 2.952      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                        ;
+-------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 5.127 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.424     ; 2.969      ;
; 5.127 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.424     ; 2.969      ;
; 5.127 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.424     ; 2.969      ;
; 5.127 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.424     ; 2.969      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
; 5.146 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.415     ; 2.997      ;
+-------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CCD_MCLK'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a1                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a1                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg10 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[10]'                                                                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[0]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[0]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[6]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[6]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[7]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[7]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[8]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[8]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[9]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[9]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[0]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[0]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[6]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[6]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[7]~latch|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[7]~latch|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[8]~latch|datab                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[8]~latch|datab                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[9]~latch|datab                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[9]~latch|datab                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'low_freq_clk'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_state[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_state[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_state[1]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_state[1]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_state[2]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_state[2]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][2][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][2][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][3][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][3][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][3][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][3][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][3][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][3][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][4][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][4][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][4][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][4][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][4][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][4][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][5][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][5][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][5][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][5][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][5][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][5][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][2][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][2][2]                                              ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_10001'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target  ;
+--------+--------------+----------------+------------------+-----------+------------+---------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[9]    ;
+--------+--------------+----------------+------------------+-----------+------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0010                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0010                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|LRCK_1X'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sound'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score2[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score2[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score2[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score2[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; sound|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; sound|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; sound~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; sound~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; sound~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; sound~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'm[0][0][0]'                                                                ;
+-------+--------------+----------------+------------------+------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~14|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~14|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~14|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~14|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~15|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~15|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~15|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~15|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~16|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~16|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~16|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~16|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~17|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~17|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~17|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~17|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~18|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~18|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~18|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~18|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~19|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~19|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~19|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~19|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~20|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~20|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~20|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~20|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[13]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[13]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; m[0][0][0]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; m[0][0][0]|regout      ;
+-------+--------------+----------------+------------------+------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CCD_MCLK                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CCD_MCLK                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[0]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[0]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[10]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[10]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[11]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[11]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[12]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[12]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[13]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[13]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[14]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[14]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[15]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[15]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[16]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[16]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[17]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[17]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[18]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[18]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[19]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[19]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[1]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[1]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[20]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[20]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[21]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[21]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[2]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[2]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[3]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[3]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[4]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[4]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[5]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[5]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[6]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[6]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[7]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[7]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[8]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[8]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[9]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[9]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_0              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_0              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_1              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_1              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_2              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_2              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CCD_MCLK|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CCD_MCLK|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; u2|Cont[0]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u2|Cont[0]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; u2|Cont[10]|clk                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u2|Cont[10]|clk                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; u2|Cont[11]|clk                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u2|Cont[11]|clk                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X        ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CLK_10001                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[0]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[10]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[11]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[12]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[13]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[14]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[15]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[16]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[17]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[18]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[19]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[1]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[20]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[2]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[3]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[4]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[5]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[6]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[7]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[8]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[9]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X        ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; CLK_10001                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[0]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[10]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[11]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[12]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[13]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[14]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[15]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[16]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[17]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[18]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[19]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[1]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[20]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[2]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[3]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[4]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[5]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[6]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[7]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[8]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[9]                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CLK_10001|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|BCK_DIV[0]|clk               ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|BCK_DIV[1]|clk               ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|BCK_DIV[2]|clk               ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[0]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[1]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[2]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[3]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[4]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[5]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[6]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[7]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[8]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X|clk                  ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|oAUD_BCK|clk                 ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[10]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[11]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[12]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[13]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[14]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[15]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[16]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[17]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[18]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[19]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[20]|clk                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; KEY[*]       ; CCD_MCLK                        ; 8.869  ; 8.869  ; Rise       ; CCD_MCLK                                  ;
;  KEY[0]      ; CCD_MCLK                        ; 8.869  ; 8.869  ; Rise       ; CCD_MCLK                                  ;
; KEY[*]       ; CLK_10001                       ; 1.765  ; 1.765  ; Rise       ; CLK_10001                                 ;
;  KEY[0]      ; CLK_10001                       ; 1.765  ; 1.765  ; Rise       ; CLK_10001                                 ;
; GPIO_1[*]    ; GPIO_1[10]                      ; -2.051 ; -2.051 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[0]   ; GPIO_1[10]                      ; -2.051 ; -2.051 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[1]   ; GPIO_1[10]                      ; -2.051 ; -2.051 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[2]   ; GPIO_1[10]                      ; -2.081 ; -2.081 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[3]   ; GPIO_1[10]                      ; -2.081 ; -2.081 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[4]   ; GPIO_1[10]                      ; -2.065 ; -2.065 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[5]   ; GPIO_1[10]                      ; -2.055 ; -2.055 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[6]   ; GPIO_1[10]                      ; -2.095 ; -2.095 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[7]   ; GPIO_1[10]                      ; -2.095 ; -2.095 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[8]   ; GPIO_1[10]                      ; -2.067 ; -2.067 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[9]   ; GPIO_1[10]                      ; -2.067 ; -2.067 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[12]  ; GPIO_1[10]                      ; -2.087 ; -2.087 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[13]  ; GPIO_1[10]                      ; -2.087 ; -2.087 ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; GPIO_1[10]                      ; 3.321  ; 3.321  ; Rise       ; GPIO_1[10]                                ;
;  KEY[2]      ; GPIO_1[10]                      ; 3.321  ; 3.321  ; Rise       ; GPIO_1[10]                                ;
; SW[*]        ; GPIO_1[10]                      ; 4.538  ; 4.538  ; Rise       ; GPIO_1[10]                                ;
;  SW[17]      ; GPIO_1[10]                      ; 4.538  ; 4.538  ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.504  ; 4.504  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  KEY[1]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.504  ; 4.504  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; SW[*]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.373  ; 5.373  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[0]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.455  ; 0.455  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[1]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -1.194 ; -1.194 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[2]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -1.406 ; -1.406 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[3]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.079  ; 1.079  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[4]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.278  ; 1.278  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[5]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.190  ; 1.190  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[6]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.310  ; 0.310  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[7]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.950  ; 0.950  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[8]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.531  ; 0.531  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[9]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.734 ; -0.734 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[10]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.360 ; -0.360 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[11]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.643  ; 0.643  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[12]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.992  ; 0.992  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[13]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.170  ; 5.170  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[14]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.246  ; 4.246  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[15]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.373  ; 5.373  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; KEY[*]       ; low_freq_clk                    ; 10.126 ; 10.126 ; Rise       ; low_freq_clk                              ;
;  KEY[0]      ; low_freq_clk                    ; 10.126 ; 10.126 ; Rise       ; low_freq_clk                              ;
;  KEY[1]      ; low_freq_clk                    ; 4.964  ; 4.964  ; Rise       ; low_freq_clk                              ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 6.816  ; 6.816  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 6.385  ; 6.385  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 6.631  ; 6.631  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 6.706  ; 6.706  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 6.559  ; 6.559  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 6.268  ; 6.268  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 6.427  ; 6.427  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.262  ; 6.262  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 6.816  ; 6.816  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 6.498  ; 6.498  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 6.305  ; 6.305  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 6.305  ; 6.305  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.791  ; 6.791  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 6.765  ; 6.765  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.382  ; 6.382  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 6.651  ; 6.651  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; KEY[*]       ; CCD_MCLK                        ; -1.116 ; -1.116 ; Rise       ; CCD_MCLK                                  ;
;  KEY[0]      ; CCD_MCLK                        ; -1.116 ; -1.116 ; Rise       ; CCD_MCLK                                  ;
; KEY[*]       ; CLK_10001                       ; -1.040 ; -1.040 ; Rise       ; CLK_10001                                 ;
;  KEY[0]      ; CLK_10001                       ; -1.040 ; -1.040 ; Rise       ; CLK_10001                                 ;
; GPIO_1[*]    ; GPIO_1[10]                      ; 2.259  ; 2.259  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[0]   ; GPIO_1[10]                      ; 2.215  ; 2.215  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[1]   ; GPIO_1[10]                      ; 2.215  ; 2.215  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[2]   ; GPIO_1[10]                      ; 2.245  ; 2.245  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[3]   ; GPIO_1[10]                      ; 2.245  ; 2.245  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[4]   ; GPIO_1[10]                      ; 2.229  ; 2.229  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[5]   ; GPIO_1[10]                      ; 2.219  ; 2.219  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[6]   ; GPIO_1[10]                      ; 2.259  ; 2.259  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[7]   ; GPIO_1[10]                      ; 2.259  ; 2.259  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[8]   ; GPIO_1[10]                      ; 2.231  ; 2.231  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[9]   ; GPIO_1[10]                      ; 2.231  ; 2.231  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[12]  ; GPIO_1[10]                      ; 2.251  ; 2.251  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[13]  ; GPIO_1[10]                      ; 2.251  ; 2.251  ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; GPIO_1[10]                      ; -3.091 ; -3.091 ; Rise       ; GPIO_1[10]                                ;
;  KEY[2]      ; GPIO_1[10]                      ; -3.091 ; -3.091 ; Rise       ; GPIO_1[10]                                ;
; SW[*]        ; GPIO_1[10]                      ; -4.308 ; -4.308 ; Rise       ; GPIO_1[10]                                ;
;  SW[17]      ; GPIO_1[10]                      ; -4.308 ; -4.308 ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -3.841 ; -3.841 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  KEY[1]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -3.841 ; -3.841 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; SW[*]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.636  ; 1.636  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[0]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.225 ; -0.225 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[1]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.424  ; 1.424  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[2]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.636  ; 1.636  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[3]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.849 ; -0.849 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[4]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -1.048 ; -1.048 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[5]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.960 ; -0.960 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[6]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.080 ; -0.080 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[7]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.720 ; -0.720 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[8]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.301 ; -0.301 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[9]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.964  ; 0.964  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[10]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.590  ; 0.590  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[11]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.413 ; -0.413 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[12]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.762 ; -0.762 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[13]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -4.940 ; -4.940 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[14]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -4.016 ; -4.016 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[15]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -5.143 ; -5.143 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; KEY[*]       ; low_freq_clk                    ; -0.994 ; -0.994 ; Rise       ; low_freq_clk                              ;
;  KEY[0]      ; low_freq_clk                    ; -0.994 ; -0.994 ; Rise       ; low_freq_clk                              ;
;  KEY[1]      ; low_freq_clk                    ; -4.734 ; -4.734 ; Rise       ; low_freq_clk                              ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -6.032 ; -6.032 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -6.155 ; -6.155 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -6.401 ; -6.401 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -6.476 ; -6.476 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -6.329 ; -6.329 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -6.038 ; -6.038 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -6.197 ; -6.197 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -6.032 ; -6.032 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -6.586 ; -6.586 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -6.268 ; -6.268 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -6.075 ; -6.075 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -6.075 ; -6.075 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -6.561 ; -6.561 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -6.535 ; -6.535 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -6.152 ; -6.152 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -6.421 ; -6.421 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.335  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 12.213 ; 12.213 ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.335  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 5.335  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 5.335  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 6.309  ;        ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ;        ; 6.309  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 11.604 ; 11.604 ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; GPIO_1[*]      ; CCD_MCLK                        ; 4.752  ;        ; Rise       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ; 4.752  ;        ; Rise       ; CCD_MCLK                                  ;
; VGA_B[*]       ; CCD_MCLK                        ; 17.500 ; 17.500 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[0]      ; CCD_MCLK                        ; 16.911 ; 16.911 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[1]      ; CCD_MCLK                        ; 16.911 ; 16.911 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[2]      ; CCD_MCLK                        ; 16.885 ; 16.885 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[3]      ; CCD_MCLK                        ; 16.875 ; 16.875 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[4]      ; CCD_MCLK                        ; 17.500 ; 17.500 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[5]      ; CCD_MCLK                        ; 16.739 ; 16.739 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[6]      ; CCD_MCLK                        ; 16.393 ; 16.393 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[7]      ; CCD_MCLK                        ; 16.563 ; 16.563 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[8]      ; CCD_MCLK                        ; 16.262 ; 16.262 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[9]      ; CCD_MCLK                        ; 16.666 ; 16.666 ; Rise       ; CCD_MCLK                                  ;
; VGA_BLANK      ; CCD_MCLK                        ; 9.193  ; 9.193  ; Rise       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ;        ; 4.431  ; Rise       ; CCD_MCLK                                  ;
; VGA_G[*]       ; CCD_MCLK                        ; 18.036 ; 18.036 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[0]      ; CCD_MCLK                        ; 17.981 ; 17.981 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[1]      ; CCD_MCLK                        ; 17.981 ; 17.981 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[2]      ; CCD_MCLK                        ; 17.963 ; 17.963 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[3]      ; CCD_MCLK                        ; 17.963 ; 17.963 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[4]      ; CCD_MCLK                        ; 18.036 ; 18.036 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[5]      ; CCD_MCLK                        ; 17.988 ; 17.988 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[6]      ; CCD_MCLK                        ; 17.674 ; 17.674 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[7]      ; CCD_MCLK                        ; 17.853 ; 17.853 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[8]      ; CCD_MCLK                        ; 17.718 ; 17.718 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[9]      ; CCD_MCLK                        ; 17.726 ; 17.726 ; Rise       ; CCD_MCLK                                  ;
; VGA_HS         ; CCD_MCLK                        ; 8.411  ; 8.411  ; Rise       ; CCD_MCLK                                  ;
; VGA_R[*]       ; CCD_MCLK                        ; 18.613 ; 18.613 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[0]      ; CCD_MCLK                        ; 18.613 ; 18.613 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[1]      ; CCD_MCLK                        ; 18.138 ; 18.138 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[2]      ; CCD_MCLK                        ; 18.138 ; 18.138 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[3]      ; CCD_MCLK                        ; 18.148 ; 18.148 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[4]      ; CCD_MCLK                        ; 18.224 ; 18.224 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[5]      ; CCD_MCLK                        ; 18.209 ; 18.209 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[6]      ; CCD_MCLK                        ; 18.165 ; 18.165 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[7]      ; CCD_MCLK                        ; 18.189 ; 18.189 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[8]      ; CCD_MCLK                        ; 17.987 ; 17.987 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[9]      ; CCD_MCLK                        ; 17.950 ; 17.950 ; Rise       ; CCD_MCLK                                  ;
; VGA_VS         ; CCD_MCLK                        ; 7.604  ; 7.604  ; Rise       ; CCD_MCLK                                  ;
; GPIO_1[*]      ; CCD_MCLK                        ;        ; 4.752  ; Fall       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ;        ; 4.752  ; Fall       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ; 4.431  ;        ; Fall       ; CCD_MCLK                                  ;
; LEDR[*]        ; CLK_10001                       ; 9.268  ; 9.268  ; Rise       ; CLK_10001                                 ;
;  LEDR[0]       ; CLK_10001                       ; 9.203  ; 9.203  ; Rise       ; CLK_10001                                 ;
;  LEDR[1]       ; CLK_10001                       ; 8.669  ; 8.669  ; Rise       ; CLK_10001                                 ;
;  LEDR[2]       ; CLK_10001                       ; 8.229  ; 8.229  ; Rise       ; CLK_10001                                 ;
;  LEDR[3]       ; CLK_10001                       ; 8.217  ; 8.217  ; Rise       ; CLK_10001                                 ;
;  LEDR[4]       ; CLK_10001                       ; 8.225  ; 8.225  ; Rise       ; CLK_10001                                 ;
;  LEDR[5]       ; CLK_10001                       ; 9.006  ; 9.006  ; Rise       ; CLK_10001                                 ;
;  LEDR[6]       ; CLK_10001                       ; 8.971  ; 8.971  ; Rise       ; CLK_10001                                 ;
;  LEDR[7]       ; CLK_10001                       ; 9.268  ; 9.268  ; Rise       ; CLK_10001                                 ;
;  LEDR[8]       ; CLK_10001                       ; 7.271  ; 7.271  ; Rise       ; CLK_10001                                 ;
;  LEDR[9]       ; CLK_10001                       ; 7.512  ; 7.512  ; Rise       ; CLK_10001                                 ;
;  LEDR[10]      ; CLK_10001                       ; 7.275  ; 7.275  ; Rise       ; CLK_10001                                 ;
;  LEDR[11]      ; CLK_10001                       ; 7.315  ; 7.315  ; Rise       ; CLK_10001                                 ;
;  LEDR[12]      ; CLK_10001                       ; 7.289  ; 7.289  ; Rise       ; CLK_10001                                 ;
;  LEDR[13]      ; CLK_10001                       ; 7.525  ; 7.525  ; Rise       ; CLK_10001                                 ;
;  LEDR[14]      ; CLK_10001                       ; 7.613  ; 7.613  ; Rise       ; CLK_10001                                 ;
;  LEDR[15]      ; CLK_10001                       ; 7.554  ; 7.554  ; Rise       ; CLK_10001                                 ;
; HEX0[*]        ; GPIO_1[10]                      ; 10.738 ; 10.738 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[0]       ; GPIO_1[10]                      ; 10.738 ; 10.738 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[1]       ; GPIO_1[10]                      ; 10.703 ; 10.703 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[2]       ; GPIO_1[10]                      ; 10.682 ; 10.682 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[3]       ; GPIO_1[10]                      ; 10.489 ; 10.489 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[4]       ; GPIO_1[10]                      ; 10.492 ; 10.492 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[5]       ; GPIO_1[10]                      ; 10.477 ; 10.477 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[6]       ; GPIO_1[10]                      ; 10.478 ; 10.478 ; Rise       ; GPIO_1[10]                                ;
; HEX1[*]        ; GPIO_1[10]                      ; 9.571  ; 9.571  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[0]       ; GPIO_1[10]                      ; 9.512  ; 9.512  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[1]       ; GPIO_1[10]                      ; 9.571  ; 9.571  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[2]       ; GPIO_1[10]                      ; 9.170  ; 9.170  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[3]       ; GPIO_1[10]                      ; 9.126  ; 9.126  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[4]       ; GPIO_1[10]                      ; 9.176  ; 9.176  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[5]       ; GPIO_1[10]                      ; 9.376  ; 9.376  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[6]       ; GPIO_1[10]                      ; 9.438  ; 9.438  ; Rise       ; GPIO_1[10]                                ;
; HEX2[*]        ; GPIO_1[10]                      ; 9.172  ; 9.172  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[0]       ; GPIO_1[10]                      ; 9.117  ; 9.117  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[1]       ; GPIO_1[10]                      ; 9.076  ; 9.076  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[2]       ; GPIO_1[10]                      ; 9.159  ; 9.159  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[3]       ; GPIO_1[10]                      ; 9.172  ; 9.172  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[4]       ; GPIO_1[10]                      ; 9.134  ; 9.134  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[5]       ; GPIO_1[10]                      ; 9.096  ; 9.096  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[6]       ; GPIO_1[10]                      ; 9.087  ; 9.087  ; Rise       ; GPIO_1[10]                                ;
; HEX3[*]        ; GPIO_1[10]                      ; 9.070  ; 9.070  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[0]       ; GPIO_1[10]                      ; 8.969  ; 8.969  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[1]       ; GPIO_1[10]                      ; 8.855  ; 8.855  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[2]       ; GPIO_1[10]                      ; 8.861  ; 8.861  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[3]       ; GPIO_1[10]                      ; 8.815  ; 8.815  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[4]       ; GPIO_1[10]                      ; 8.859  ; 8.859  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[5]       ; GPIO_1[10]                      ; 9.065  ; 9.065  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[6]       ; GPIO_1[10]                      ; 9.070  ; 9.070  ; Rise       ; GPIO_1[10]                                ;
; LEDG[*]        ; GPIO_1[10]                      ; 9.230  ; 9.230  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[0]       ; GPIO_1[10]                      ; 8.338  ; 8.338  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[1]       ; GPIO_1[10]                      ; 8.274  ; 8.274  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[2]       ; GPIO_1[10]                      ; 8.269  ; 8.269  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[3]       ; GPIO_1[10]                      ; 8.272  ; 8.272  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[4]       ; GPIO_1[10]                      ; 8.132  ; 8.132  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[5]       ; GPIO_1[10]                      ; 8.116  ; 8.116  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[6]       ; GPIO_1[10]                      ; 7.628  ; 7.628  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[7]       ; GPIO_1[10]                      ; 7.998  ; 7.998  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[8]       ; GPIO_1[10]                      ; 9.230  ; 9.230  ; Rise       ; GPIO_1[10]                                ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 10.624 ; 10.624 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 10.624 ; 10.624 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[15]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 8.283  ; 8.283  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.932  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.932  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; VGA_B[*]       ; low_freq_clk                    ; 13.305 ; 13.305 ; Rise       ; low_freq_clk                              ;
;  VGA_B[0]      ; low_freq_clk                    ; 12.716 ; 12.716 ; Rise       ; low_freq_clk                              ;
;  VGA_B[1]      ; low_freq_clk                    ; 12.716 ; 12.716 ; Rise       ; low_freq_clk                              ;
;  VGA_B[2]      ; low_freq_clk                    ; 12.690 ; 12.690 ; Rise       ; low_freq_clk                              ;
;  VGA_B[3]      ; low_freq_clk                    ; 12.680 ; 12.680 ; Rise       ; low_freq_clk                              ;
;  VGA_B[4]      ; low_freq_clk                    ; 13.305 ; 13.305 ; Rise       ; low_freq_clk                              ;
;  VGA_B[5]      ; low_freq_clk                    ; 12.544 ; 12.544 ; Rise       ; low_freq_clk                              ;
;  VGA_B[6]      ; low_freq_clk                    ; 12.198 ; 12.198 ; Rise       ; low_freq_clk                              ;
;  VGA_B[7]      ; low_freq_clk                    ; 12.368 ; 12.368 ; Rise       ; low_freq_clk                              ;
;  VGA_B[8]      ; low_freq_clk                    ; 12.067 ; 12.067 ; Rise       ; low_freq_clk                              ;
;  VGA_B[9]      ; low_freq_clk                    ; 12.471 ; 12.471 ; Rise       ; low_freq_clk                              ;
; VGA_G[*]       ; low_freq_clk                    ; 13.841 ; 13.841 ; Rise       ; low_freq_clk                              ;
;  VGA_G[0]      ; low_freq_clk                    ; 13.786 ; 13.786 ; Rise       ; low_freq_clk                              ;
;  VGA_G[1]      ; low_freq_clk                    ; 13.786 ; 13.786 ; Rise       ; low_freq_clk                              ;
;  VGA_G[2]      ; low_freq_clk                    ; 13.768 ; 13.768 ; Rise       ; low_freq_clk                              ;
;  VGA_G[3]      ; low_freq_clk                    ; 13.768 ; 13.768 ; Rise       ; low_freq_clk                              ;
;  VGA_G[4]      ; low_freq_clk                    ; 13.841 ; 13.841 ; Rise       ; low_freq_clk                              ;
;  VGA_G[5]      ; low_freq_clk                    ; 13.793 ; 13.793 ; Rise       ; low_freq_clk                              ;
;  VGA_G[6]      ; low_freq_clk                    ; 13.479 ; 13.479 ; Rise       ; low_freq_clk                              ;
;  VGA_G[7]      ; low_freq_clk                    ; 13.658 ; 13.658 ; Rise       ; low_freq_clk                              ;
;  VGA_G[8]      ; low_freq_clk                    ; 13.523 ; 13.523 ; Rise       ; low_freq_clk                              ;
;  VGA_G[9]      ; low_freq_clk                    ; 13.531 ; 13.531 ; Rise       ; low_freq_clk                              ;
; VGA_R[*]       ; low_freq_clk                    ; 14.418 ; 14.418 ; Rise       ; low_freq_clk                              ;
;  VGA_R[0]      ; low_freq_clk                    ; 14.418 ; 14.418 ; Rise       ; low_freq_clk                              ;
;  VGA_R[1]      ; low_freq_clk                    ; 13.943 ; 13.943 ; Rise       ; low_freq_clk                              ;
;  VGA_R[2]      ; low_freq_clk                    ; 13.943 ; 13.943 ; Rise       ; low_freq_clk                              ;
;  VGA_R[3]      ; low_freq_clk                    ; 13.953 ; 13.953 ; Rise       ; low_freq_clk                              ;
;  VGA_R[4]      ; low_freq_clk                    ; 14.029 ; 14.029 ; Rise       ; low_freq_clk                              ;
;  VGA_R[5]      ; low_freq_clk                    ; 14.014 ; 14.014 ; Rise       ; low_freq_clk                              ;
;  VGA_R[6]      ; low_freq_clk                    ; 13.970 ; 13.970 ; Rise       ; low_freq_clk                              ;
;  VGA_R[7]      ; low_freq_clk                    ; 13.994 ; 13.994 ; Rise       ; low_freq_clk                              ;
;  VGA_R[8]      ; low_freq_clk                    ; 13.792 ; 13.792 ; Rise       ; low_freq_clk                              ;
;  VGA_R[9]      ; low_freq_clk                    ; 13.755 ; 13.755 ; Rise       ; low_freq_clk                              ;
; AUD_XCK        ; CLOCK_27                        ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1]            ;
; AUD_XCK        ; CLOCK_27                        ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1]            ;
; HEX5[*]        ; sound                           ; 9.147  ; 9.147  ; Rise       ; sound                                     ;
;  HEX5[3]       ; sound                           ; 9.147  ; 9.147  ; Rise       ; sound                                     ;
;  HEX5[6]       ; sound                           ; 8.845  ; 8.845  ; Rise       ; sound                                     ;
; HEX6[*]        ; sound                           ; 9.715  ; 9.715  ; Rise       ; sound                                     ;
;  HEX6[0]       ; sound                           ; 9.533  ; 9.533  ; Rise       ; sound                                     ;
;  HEX6[1]       ; sound                           ; 9.078  ; 9.078  ; Rise       ; sound                                     ;
;  HEX6[2]       ; sound                           ; 9.715  ; 9.715  ; Rise       ; sound                                     ;
;  HEX6[3]       ; sound                           ; 9.049  ; 9.049  ; Rise       ; sound                                     ;
;  HEX6[4]       ; sound                           ; 9.055  ; 9.055  ; Rise       ; sound                                     ;
;  HEX6[5]       ; sound                           ; 8.998  ; 8.998  ; Rise       ; sound                                     ;
;  HEX6[6]       ; sound                           ; 9.033  ; 9.033  ; Rise       ; sound                                     ;
; HEX7[*]        ; sound                           ; 9.001  ; 9.001  ; Rise       ; sound                                     ;
;  HEX7[0]       ; sound                           ; 8.682  ; 8.682  ; Rise       ; sound                                     ;
;  HEX7[1]       ; sound                           ; 8.705  ; 8.705  ; Rise       ; sound                                     ;
;  HEX7[2]       ; sound                           ; 8.672  ; 8.672  ; Rise       ; sound                                     ;
;  HEX7[3]       ; sound                           ; 8.694  ; 8.694  ; Rise       ; sound                                     ;
;  HEX7[4]       ; sound                           ; 8.653  ; 8.653  ; Rise       ; sound                                     ;
;  HEX7[5]       ; sound                           ; 8.958  ; 8.958  ; Rise       ; sound                                     ;
;  HEX7[6]       ; sound                           ; 9.001  ; 9.001  ; Rise       ; sound                                     ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 7.284  ; 7.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.435  ; 5.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 6.179  ; 6.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.744  ; 5.744  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 6.357  ; 6.357  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 6.431  ; 6.431  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 6.864  ; 6.864  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 6.256  ; 6.256  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 6.797  ; 6.797  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 6.291  ; 6.291  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 7.068  ; 7.068  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 6.825  ; 6.825  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 7.284  ; 7.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 5.841  ; 5.841  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 6.638  ; 6.638  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 7.253  ; 7.253  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.030  ; 4.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 11.328 ; 11.328 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 9.171  ; 9.171  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 8.073  ; 8.073  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 8.047  ; 8.047  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 9.629  ; 9.629  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 7.899  ; 7.899  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 9.350  ; 9.350  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 7.636  ; 7.636  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 8.533  ; 8.533  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 8.214  ; 8.214  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 7.979  ; 7.979  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 8.322  ; 8.322  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 11.328 ; 11.328 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 8.659  ; 8.659  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 8.128  ; 8.128  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 8.429  ; 8.429  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 9.248  ; 9.248  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 6.789  ; 6.789  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 6.964  ; 6.964  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 6.398  ; 6.398  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 5.918  ; 5.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -2.132 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -2.132 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.335  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 9.521  ; 9.521  ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.335  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 5.335  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 5.335  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 6.309  ;        ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ;        ; 6.309  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 9.427  ; 9.427  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; GPIO_1[*]      ; CCD_MCLK                        ; 4.752  ;        ; Rise       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ; 4.752  ;        ; Rise       ; CCD_MCLK                                  ;
; VGA_B[*]       ; CCD_MCLK                        ; 7.065  ; 7.065  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[0]      ; CCD_MCLK                        ; 8.154  ; 8.154  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[1]      ; CCD_MCLK                        ; 8.154  ; 8.154  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[2]      ; CCD_MCLK                        ; 8.128  ; 8.128  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[3]      ; CCD_MCLK                        ; 8.118  ; 8.118  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[4]      ; CCD_MCLK                        ; 7.660  ; 7.660  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[5]      ; CCD_MCLK                        ; 7.368  ; 7.368  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[6]      ; CCD_MCLK                        ; 7.489  ; 7.489  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[7]      ; CCD_MCLK                        ; 7.806  ; 7.806  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[8]      ; CCD_MCLK                        ; 7.065  ; 7.065  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[9]      ; CCD_MCLK                        ; 7.570  ; 7.570  ; Rise       ; CCD_MCLK                                  ;
; VGA_BLANK      ; CCD_MCLK                        ; 8.433  ; 8.433  ; Rise       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ;        ; 4.431  ; Rise       ; CCD_MCLK                                  ;
; VGA_G[*]       ; CCD_MCLK                        ; 8.237  ; 8.237  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[0]      ; CCD_MCLK                        ; 8.785  ; 8.785  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[1]      ; CCD_MCLK                        ; 8.785  ; 8.785  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[2]      ; CCD_MCLK                        ; 8.767  ; 8.767  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[3]      ; CCD_MCLK                        ; 8.767  ; 8.767  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[4]      ; CCD_MCLK                        ; 8.587  ; 8.587  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[5]      ; CCD_MCLK                        ; 8.805  ; 8.805  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[6]      ; CCD_MCLK                        ; 8.237  ; 8.237  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[7]      ; CCD_MCLK                        ; 8.642  ; 8.642  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[8]      ; CCD_MCLK                        ; 8.320  ; 8.320  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[9]      ; CCD_MCLK                        ; 8.336  ; 8.336  ; Rise       ; CCD_MCLK                                  ;
; VGA_HS         ; CCD_MCLK                        ; 8.411  ; 8.411  ; Rise       ; CCD_MCLK                                  ;
; VGA_R[*]       ; CCD_MCLK                        ; 8.591  ; 8.591  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[0]      ; CCD_MCLK                        ; 9.421  ; 9.421  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[1]      ; CCD_MCLK                        ; 8.946  ; 8.946  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[2]      ; CCD_MCLK                        ; 8.946  ; 8.946  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[3]      ; CCD_MCLK                        ; 8.956  ; 8.956  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[4]      ; CCD_MCLK                        ; 8.822  ; 8.822  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[5]      ; CCD_MCLK                        ; 9.019  ; 9.019  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[6]      ; CCD_MCLK                        ; 8.791  ; 8.791  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[7]      ; CCD_MCLK                        ; 8.961  ; 8.961  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[8]      ; CCD_MCLK                        ; 8.591  ; 8.591  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[9]      ; CCD_MCLK                        ; 8.757  ; 8.757  ; Rise       ; CCD_MCLK                                  ;
; VGA_VS         ; CCD_MCLK                        ; 7.604  ; 7.604  ; Rise       ; CCD_MCLK                                  ;
; GPIO_1[*]      ; CCD_MCLK                        ;        ; 4.752  ; Fall       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ;        ; 4.752  ; Fall       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ; 4.431  ;        ; Fall       ; CCD_MCLK                                  ;
; LEDR[*]        ; CLK_10001                       ; 7.271  ; 7.271  ; Rise       ; CLK_10001                                 ;
;  LEDR[0]       ; CLK_10001                       ; 9.203  ; 9.203  ; Rise       ; CLK_10001                                 ;
;  LEDR[1]       ; CLK_10001                       ; 8.669  ; 8.669  ; Rise       ; CLK_10001                                 ;
;  LEDR[2]       ; CLK_10001                       ; 8.229  ; 8.229  ; Rise       ; CLK_10001                                 ;
;  LEDR[3]       ; CLK_10001                       ; 8.217  ; 8.217  ; Rise       ; CLK_10001                                 ;
;  LEDR[4]       ; CLK_10001                       ; 8.225  ; 8.225  ; Rise       ; CLK_10001                                 ;
;  LEDR[5]       ; CLK_10001                       ; 9.006  ; 9.006  ; Rise       ; CLK_10001                                 ;
;  LEDR[6]       ; CLK_10001                       ; 8.971  ; 8.971  ; Rise       ; CLK_10001                                 ;
;  LEDR[7]       ; CLK_10001                       ; 9.268  ; 9.268  ; Rise       ; CLK_10001                                 ;
;  LEDR[8]       ; CLK_10001                       ; 7.271  ; 7.271  ; Rise       ; CLK_10001                                 ;
;  LEDR[9]       ; CLK_10001                       ; 7.512  ; 7.512  ; Rise       ; CLK_10001                                 ;
;  LEDR[10]      ; CLK_10001                       ; 7.275  ; 7.275  ; Rise       ; CLK_10001                                 ;
;  LEDR[11]      ; CLK_10001                       ; 7.315  ; 7.315  ; Rise       ; CLK_10001                                 ;
;  LEDR[12]      ; CLK_10001                       ; 7.289  ; 7.289  ; Rise       ; CLK_10001                                 ;
;  LEDR[13]      ; CLK_10001                       ; 7.525  ; 7.525  ; Rise       ; CLK_10001                                 ;
;  LEDR[14]      ; CLK_10001                       ; 7.613  ; 7.613  ; Rise       ; CLK_10001                                 ;
;  LEDR[15]      ; CLK_10001                       ; 7.554  ; 7.554  ; Rise       ; CLK_10001                                 ;
; HEX0[*]        ; GPIO_1[10]                      ; 10.239 ; 10.239 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[0]       ; GPIO_1[10]                      ; 10.504 ; 10.504 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[1]       ; GPIO_1[10]                      ; 10.474 ; 10.474 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[2]       ; GPIO_1[10]                      ; 10.481 ; 10.481 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[3]       ; GPIO_1[10]                      ; 10.252 ; 10.252 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[4]       ; GPIO_1[10]                      ; 10.256 ; 10.256 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[5]       ; GPIO_1[10]                      ; 10.239 ; 10.239 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[6]       ; GPIO_1[10]                      ; 10.241 ; 10.241 ; Rise       ; GPIO_1[10]                                ;
; HEX1[*]        ; GPIO_1[10]                      ; 8.818  ; 8.818  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[0]       ; GPIO_1[10]                      ; 9.202  ; 9.202  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[1]       ; GPIO_1[10]                      ; 9.262  ; 9.262  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[2]       ; GPIO_1[10]                      ; 8.861  ; 8.861  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[3]       ; GPIO_1[10]                      ; 8.818  ; 8.818  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[4]       ; GPIO_1[10]                      ; 8.875  ; 8.875  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[5]       ; GPIO_1[10]                      ; 9.099  ; 9.099  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[6]       ; GPIO_1[10]                      ; 9.129  ; 9.129  ; Rise       ; GPIO_1[10]                                ;
; HEX2[*]        ; GPIO_1[10]                      ; 8.780  ; 8.780  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[0]       ; GPIO_1[10]                      ; 8.825  ; 8.825  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[1]       ; GPIO_1[10]                      ; 8.780  ; 8.780  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[2]       ; GPIO_1[10]                      ; 8.865  ; 8.865  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[3]       ; GPIO_1[10]                      ; 8.879  ; 8.879  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[4]       ; GPIO_1[10]                      ; 8.841  ; 8.841  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[5]       ; GPIO_1[10]                      ; 8.803  ; 8.803  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[6]       ; GPIO_1[10]                      ; 8.791  ; 8.791  ; Rise       ; GPIO_1[10]                                ;
; HEX3[*]        ; GPIO_1[10]                      ; 8.503  ; 8.503  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[0]       ; GPIO_1[10]                      ; 8.659  ; 8.659  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[1]       ; GPIO_1[10]                      ; 8.544  ; 8.544  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[2]       ; GPIO_1[10]                      ; 8.550  ; 8.550  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[3]       ; GPIO_1[10]                      ; 8.503  ; 8.503  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[4]       ; GPIO_1[10]                      ; 8.547  ; 8.547  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[5]       ; GPIO_1[10]                      ; 8.752  ; 8.752  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[6]       ; GPIO_1[10]                      ; 8.760  ; 8.760  ; Rise       ; GPIO_1[10]                                ;
; LEDG[*]        ; GPIO_1[10]                      ; 7.628  ; 7.628  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[0]       ; GPIO_1[10]                      ; 8.338  ; 8.338  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[1]       ; GPIO_1[10]                      ; 8.274  ; 8.274  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[2]       ; GPIO_1[10]                      ; 8.269  ; 8.269  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[3]       ; GPIO_1[10]                      ; 8.272  ; 8.272  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[4]       ; GPIO_1[10]                      ; 8.132  ; 8.132  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[5]       ; GPIO_1[10]                      ; 8.116  ; 8.116  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[6]       ; GPIO_1[10]                      ; 7.628  ; 7.628  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[7]       ; GPIO_1[10]                      ; 7.998  ; 7.998  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[8]       ; GPIO_1[10]                      ; 9.230  ; 9.230  ; Rise       ; GPIO_1[10]                                ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 8.283  ; 4.932  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 8.966  ; 4.932  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[15]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 8.283  ; 8.283  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.932  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.932  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; VGA_B[*]       ; low_freq_clk                    ; 11.109 ; 11.109 ; Rise       ; low_freq_clk                              ;
;  VGA_B[0]      ; low_freq_clk                    ; 11.649 ; 11.649 ; Rise       ; low_freq_clk                              ;
;  VGA_B[1]      ; low_freq_clk                    ; 11.649 ; 11.649 ; Rise       ; low_freq_clk                              ;
;  VGA_B[2]      ; low_freq_clk                    ; 11.623 ; 11.623 ; Rise       ; low_freq_clk                              ;
;  VGA_B[3]      ; low_freq_clk                    ; 11.613 ; 11.613 ; Rise       ; low_freq_clk                              ;
;  VGA_B[4]      ; low_freq_clk                    ; 11.619 ; 11.619 ; Rise       ; low_freq_clk                              ;
;  VGA_B[5]      ; low_freq_clk                    ; 11.450 ; 11.450 ; Rise       ; low_freq_clk                              ;
;  VGA_B[6]      ; low_freq_clk                    ; 11.412 ; 11.412 ; Rise       ; low_freq_clk                              ;
;  VGA_B[7]      ; low_freq_clk                    ; 11.569 ; 11.569 ; Rise       ; low_freq_clk                              ;
;  VGA_B[8]      ; low_freq_clk                    ; 11.109 ; 11.109 ; Rise       ; low_freq_clk                              ;
;  VGA_B[9]      ; low_freq_clk                    ; 11.413 ; 11.413 ; Rise       ; low_freq_clk                              ;
; VGA_G[*]       ; low_freq_clk                    ; 11.682 ; 11.682 ; Rise       ; low_freq_clk                              ;
;  VGA_G[0]      ; low_freq_clk                    ; 12.103 ; 12.103 ; Rise       ; low_freq_clk                              ;
;  VGA_G[1]      ; low_freq_clk                    ; 12.103 ; 12.103 ; Rise       ; low_freq_clk                              ;
;  VGA_G[2]      ; low_freq_clk                    ; 12.085 ; 12.085 ; Rise       ; low_freq_clk                              ;
;  VGA_G[3]      ; low_freq_clk                    ; 12.085 ; 12.085 ; Rise       ; low_freq_clk                              ;
;  VGA_G[4]      ; low_freq_clk                    ; 12.043 ; 12.043 ; Rise       ; low_freq_clk                              ;
;  VGA_G[5]      ; low_freq_clk                    ; 12.109 ; 12.109 ; Rise       ; low_freq_clk                              ;
;  VGA_G[6]      ; low_freq_clk                    ; 11.682 ; 11.682 ; Rise       ; low_freq_clk                              ;
;  VGA_G[7]      ; low_freq_clk                    ; 11.860 ; 11.860 ; Rise       ; low_freq_clk                              ;
;  VGA_G[8]      ; low_freq_clk                    ; 11.840 ; 11.840 ; Rise       ; low_freq_clk                              ;
;  VGA_G[9]      ; low_freq_clk                    ; 11.733 ; 11.733 ; Rise       ; low_freq_clk                              ;
; VGA_R[*]       ; low_freq_clk                    ; 12.072 ; 12.072 ; Rise       ; low_freq_clk                              ;
;  VGA_R[0]      ; low_freq_clk                    ; 12.624 ; 12.624 ; Rise       ; low_freq_clk                              ;
;  VGA_R[1]      ; low_freq_clk                    ; 12.149 ; 12.149 ; Rise       ; low_freq_clk                              ;
;  VGA_R[2]      ; low_freq_clk                    ; 12.149 ; 12.149 ; Rise       ; low_freq_clk                              ;
;  VGA_R[3]      ; low_freq_clk                    ; 12.159 ; 12.159 ; Rise       ; low_freq_clk                              ;
;  VGA_R[4]      ; low_freq_clk                    ; 12.348 ; 12.348 ; Rise       ; low_freq_clk                              ;
;  VGA_R[5]      ; low_freq_clk                    ; 12.331 ; 12.331 ; Rise       ; low_freq_clk                              ;
;  VGA_R[6]      ; low_freq_clk                    ; 12.172 ; 12.172 ; Rise       ; low_freq_clk                              ;
;  VGA_R[7]      ; low_freq_clk                    ; 12.198 ; 12.198 ; Rise       ; low_freq_clk                              ;
;  VGA_R[8]      ; low_freq_clk                    ; 12.108 ; 12.108 ; Rise       ; low_freq_clk                              ;
;  VGA_R[9]      ; low_freq_clk                    ; 12.072 ; 12.072 ; Rise       ; low_freq_clk                              ;
; AUD_XCK        ; CLOCK_27                        ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1]            ;
; AUD_XCK        ; CLOCK_27                        ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1]            ;
; HEX5[*]        ; sound                           ; 8.845  ; 8.845  ; Rise       ; sound                                     ;
;  HEX5[3]       ; sound                           ; 9.147  ; 9.147  ; Rise       ; sound                                     ;
;  HEX5[6]       ; sound                           ; 8.845  ; 8.845  ; Rise       ; sound                                     ;
; HEX6[*]        ; sound                           ; 8.509  ; 8.509  ; Rise       ; sound                                     ;
;  HEX6[0]       ; sound                           ; 9.083  ; 9.083  ; Rise       ; sound                                     ;
;  HEX6[1]       ; sound                           ; 8.601  ; 8.601  ; Rise       ; sound                                     ;
;  HEX6[2]       ; sound                           ; 9.196  ; 9.196  ; Rise       ; sound                                     ;
;  HEX6[3]       ; sound                           ; 8.544  ; 8.544  ; Rise       ; sound                                     ;
;  HEX6[4]       ; sound                           ; 8.549  ; 8.549  ; Rise       ; sound                                     ;
;  HEX6[5]       ; sound                           ; 8.509  ; 8.509  ; Rise       ; sound                                     ;
;  HEX6[6]       ; sound                           ; 8.525  ; 8.525  ; Rise       ; sound                                     ;
; HEX7[*]        ; sound                           ; 8.291  ; 8.291  ; Rise       ; sound                                     ;
;  HEX7[0]       ; sound                           ; 8.331  ; 8.331  ; Rise       ; sound                                     ;
;  HEX7[1]       ; sound                           ; 8.331  ; 8.331  ; Rise       ; sound                                     ;
;  HEX7[2]       ; sound                           ; 8.297  ; 8.297  ; Rise       ; sound                                     ;
;  HEX7[3]       ; sound                           ; 8.311  ; 8.311  ; Rise       ; sound                                     ;
;  HEX7[4]       ; sound                           ; 8.291  ; 8.291  ; Rise       ; sound                                     ;
;  HEX7[5]       ; sound                           ; 8.604  ; 8.604  ; Rise       ; sound                                     ;
;  HEX7[6]       ; sound                           ; 8.615  ; 8.615  ; Rise       ; sound                                     ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 5.435  ; 5.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.435  ; 5.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 6.179  ; 6.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.744  ; 5.744  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 6.357  ; 6.357  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 6.431  ; 6.431  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 6.864  ; 6.864  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 6.256  ; 6.256  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 6.797  ; 6.797  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 6.291  ; 6.291  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 7.068  ; 7.068  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 6.825  ; 6.825  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 7.284  ; 7.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 5.841  ; 5.841  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 6.638  ; 6.638  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 7.253  ; 7.253  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.030  ; 4.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 6.354  ; 6.354  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 7.809  ; 7.809  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 7.205  ; 7.205  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 6.797  ; 6.797  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 8.263  ; 8.263  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 6.364  ; 6.364  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 7.540  ; 7.540  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 6.354  ; 6.354  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 6.863  ; 6.863  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 6.655  ; 6.655  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 6.829  ; 6.829  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 7.016  ; 7.016  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 9.066  ; 9.066  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 6.876  ; 6.876  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 7.199  ; 7.199  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 6.759  ; 6.759  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 7.032  ; 7.032  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 6.789  ; 6.789  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 6.964  ; 6.964  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 6.398  ; 6.398  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 5.918  ; 5.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -2.132 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -2.132 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.639 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.669 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.639 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.669 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.669 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.954 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.954 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.939 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.639 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.669 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.639 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.669 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.669 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.954 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.954 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.939 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.639     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.669     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.639     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.669     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.669     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.954     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.954     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.939     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.639     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.669     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.639     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.669     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.669     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.954     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.954     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.939     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; CCD_MCLK                                  ; -20.489 ; -5977.946     ;
; p1|altpll_component|pll|clk[1]            ; -5.901  ; -128.672      ;
; low_freq_clk                              ; -5.612  ; -444.369      ;
; GPIO_1[10]                                ; -1.460  ; -543.372      ;
; KEY[0]                                    ; -1.347  ; -14.447       ;
; CLK_10001                                 ; -0.686  ; -24.949       ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; -0.624  ; -23.399       ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; -0.183  ; -1.635        ;
; sound                                     ; 0.034   ; 0.000         ;
; m[0][0][0]                                ; 0.124   ; 0.000         ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0.497   ; 0.000         ;
; CLOCK_50                                  ; 1.962   ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.813   ; 0.000         ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; m[0][0][0]                                ; -2.488 ; -30.271       ;
; low_freq_clk                              ; -1.946 ; -2.228        ;
; CLOCK_50                                  ; -1.597 ; -3.179        ;
; CCD_MCLK                                  ; -1.350 ; -1.350        ;
; CLK_10001                                 ; -1.254 ; -32.375       ;
; p1|altpll_component|pll|clk[1]            ; 0.048  ; 0.000         ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0.215  ; 0.000         ;
; GPIO_1[10]                                ; 0.215  ; 0.000         ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; 0.215  ; 0.000         ;
; sound                                     ; 0.215  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; KEY[0]                                    ; 0.263  ; 0.000         ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; 0.865  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1]            ; -3.397 ; -47.486       ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; -1.568 ; -6.272        ;
; CCD_MCLK                                  ; -1.504 ; -113.396      ;
; GPIO_1[10]                                ; -0.320 ; -31.793       ;
; low_freq_clk                              ; 0.274  ; 0.000         ;
; sound                                     ; 0.313  ; 0.000         ;
; CLOCK_50                                  ; 0.450  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 1.638  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CLOCK_50                                  ; -0.210 ; -2.034        ;
; low_freq_clk                              ; -0.005 ; -0.025        ;
; sound                                     ; 0.067  ; 0.000         ;
; CCD_MCLK                                  ; 0.402  ; 0.000         ;
; GPIO_1[10]                                ; 0.637  ; 0.000         ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 2.448  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 3.222  ; 0.000         ;
; p1|altpll_component|pll|clk[1]            ; 3.264  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CCD_MCLK                                  ; -2.000 ; -5251.944     ;
; GPIO_1[10]                                ; -1.880 ; -2366.469     ;
; KEY[0]                                    ; -1.222 ; -1.222        ;
; low_freq_clk                              ; -0.500 ; -96.000       ;
; CLK_10001                                 ; -0.500 ; -69.000       ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; -0.500 ; -50.000       ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; -0.500 ; -16.000       ;
; sound                                     ; -0.500 ; -9.000        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; -0.500 ; -4.000        ;
; m[0][0][0]                                ; 0.500  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.620  ; 0.000         ;
; CLOCK_50                                  ; 9.000  ; 0.000         ;
; CLOCK_27                                  ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]            ; 26.777 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CCD_MCLK'                                                                                    ;
+---------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -20.489 ; counter[7]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.020     ; 21.501     ;
; -20.370 ; counter[2]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 21.406     ;
; -20.359 ; counter[9]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.020     ; 21.371     ;
; -20.254 ; counter[4]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 21.290     ;
; -20.243 ; counter[3]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 21.279     ;
; -20.240 ; counter[5]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 21.276     ;
; -20.239 ; counter[6]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.020     ; 21.251     ;
; -20.190 ; counter[0]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 21.226     ;
; -20.173 ; counter[8]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 21.209     ;
; -19.916 ; counter[7]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.009     ; 20.939     ;
; -19.902 ; counter[1]    ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.937     ;
; -19.832 ; counter[0]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 20.879     ;
; -19.786 ; counter[9]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.009     ; 20.809     ;
; -19.770 ; Yaddr_sum[20] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 20.813     ;
; -19.721 ; Xaddr_sum[20] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.002      ; 20.755     ;
; -19.701 ; counter[4]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 20.748     ;
; -19.666 ; counter[6]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.009     ; 20.689     ;
; -19.635 ; Yaddr_sum[21] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 20.678     ;
; -19.611 ; counter[3]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 20.658     ;
; -19.600 ; counter[8]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 20.647     ;
; -19.596 ; counter[5]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 20.643     ;
; -19.580 ; Xaddr_sum[21] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 20.616     ;
; -19.544 ; counter[1]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.014      ; 20.590     ;
; -19.541 ; counter[2]    ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 20.588     ;
; -19.422 ; counter[7]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.021     ; 20.433     ;
; -19.327 ; Xaddr_sum[19] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.004      ; 20.363     ;
; -19.303 ; counter[2]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.338     ;
; -19.292 ; counter[9]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.021     ; 20.303     ;
; -19.187 ; counter[4]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.222     ;
; -19.176 ; counter[3]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.211     ;
; -19.173 ; counter[5]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.208     ;
; -19.172 ; counter[6]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.021     ; 20.183     ;
; -19.123 ; counter[0]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.158     ;
; -19.106 ; counter[8]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 20.141     ;
; -18.913 ; Xaddr_sum[18] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.000      ; 19.945     ;
; -18.835 ; counter[1]    ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.002      ; 19.869     ;
; -18.833 ; Yaddr_sum[19] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 19.876     ;
; -18.738 ; counter[7]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.008     ; 19.762     ;
; -18.654 ; counter[0]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 19.702     ;
; -18.654 ; Xaddr_sum[20] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.001      ; 19.687     ;
; -18.608 ; counter[9]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.008     ; 19.632     ;
; -18.592 ; Yaddr_sum[20] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 19.636     ;
; -18.523 ; counter[4]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 19.571     ;
; -18.513 ; Xaddr_sum[21] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 19.548     ;
; -18.488 ; counter[6]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.008     ; 19.512     ;
; -18.457 ; Yaddr_sum[21] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 19.501     ;
; -18.433 ; counter[3]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 19.481     ;
; -18.422 ; counter[8]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 19.470     ;
; -18.418 ; counter[5]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 19.466     ;
; -18.366 ; counter[1]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 19.413     ;
; -18.363 ; counter[2]    ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 19.411     ;
; -18.260 ; Xaddr_sum[19] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.003      ; 19.295     ;
; -18.209 ; counter[7]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.012     ; 19.229     ;
; -18.090 ; counter[2]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 19.134     ;
; -18.079 ; counter[9]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.012     ; 19.099     ;
; -17.974 ; counter[4]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 19.018     ;
; -17.963 ; counter[3]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 19.007     ;
; -17.960 ; counter[5]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 19.004     ;
; -17.959 ; counter[6]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.012     ; 18.979     ;
; -17.937 ; Xaddr_sum[17] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.000      ; 18.969     ;
; -17.910 ; counter[0]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.954     ;
; -17.893 ; counter[8]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.937     ;
; -17.846 ; Xaddr_sum[18] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.001     ; 18.877     ;
; -17.719 ; Yaddr_sum[18] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 18.762     ;
; -17.655 ; Yaddr_sum[19] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.699     ;
; -17.622 ; counter[1]    ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 18.665     ;
; -17.545 ; counter[7]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.008     ; 18.569     ;
; -17.461 ; counter[0]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 18.509     ;
; -17.441 ; Xaddr_sum[20] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.010      ; 18.483     ;
; -17.415 ; counter[9]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.008     ; 18.439     ;
; -17.399 ; Yaddr_sum[20] ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.443     ;
; -17.330 ; counter[4]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 18.378     ;
; -17.300 ; Xaddr_sum[21] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.344     ;
; -17.295 ; counter[6]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.008     ; 18.319     ;
; -17.264 ; Yaddr_sum[21] ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.308     ;
; -17.240 ; counter[3]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 18.288     ;
; -17.229 ; counter[8]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 18.277     ;
; -17.225 ; counter[5]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 18.273     ;
; -17.173 ; counter[1]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.015      ; 18.220     ;
; -17.170 ; counter[2]    ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.016      ; 18.218     ;
; -17.067 ; Xaddr_sum[16] ; Xaddr_center[3] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.000      ; 18.099     ;
; -17.047 ; Xaddr_sum[19] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 18.091     ;
; -17.033 ; Yaddr_sum[17] ; Yaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 18.076     ;
; -16.870 ; Xaddr_sum[17] ; Xaddr_center[4] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.001     ; 17.901     ;
; -16.818 ; counter[7]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.012     ; 17.838     ;
; -16.699 ; counter[2]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.743     ;
; -16.688 ; counter[9]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.012     ; 17.708     ;
; -16.633 ; Xaddr_sum[18] ; Xaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.008      ; 17.673     ;
; -16.583 ; counter[4]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.627     ;
; -16.572 ; counter[3]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.616     ;
; -16.569 ; counter[5]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.613     ;
; -16.568 ; counter[6]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.012     ; 17.588     ;
; -16.541 ; Yaddr_sum[18] ; Yaddr_center[5] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.585     ;
; -16.519 ; counter[0]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.563     ;
; -16.502 ; counter[8]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.546     ;
; -16.462 ; Yaddr_sum[19] ; Yaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.012      ; 17.506     ;
; -16.269 ; counter[7]    ; Yaddr_center[7] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.010     ; 17.291     ;
; -16.231 ; counter[1]    ; Xaddr_center[6] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.011      ; 17.274     ;
; -16.185 ; counter[0]    ; Yaddr_center[7] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; 0.014      ; 17.231     ;
; -16.139 ; counter[9]    ; Yaddr_center[7] ; CCD_MCLK     ; CCD_MCLK    ; 1.000        ; -0.010     ; 17.161     ;
+---------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                       ;
+--------+-----------+------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+--------------------------------+--------------+------------+------------+
; -5.901 ; freq[0]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.901 ; freq[0]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.760      ;
; -5.848 ; freq[6]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.848 ; freq[6]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.642      ;
; -5.777 ; freq[3]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.777 ; freq[3]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.245     ; 1.569      ;
; -5.769 ; freq[12]  ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[1]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[0]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[7]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[6]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[3]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[2]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[5]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[4]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[9]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.766 ; freq[0]   ; count1[8]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.179     ; 1.624      ;
; -5.757 ; freq[12]  ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.757 ; freq[12]  ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.182     ; 1.612      ;
; -5.744 ; freq[5]   ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.538      ;
; -5.732 ; freq[5]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.732 ; freq[5]   ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.243     ; 1.526      ;
; -5.723 ; freq[10]  ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.516      ;
; -5.713 ; freq[6]   ; count1[1]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[0]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[7]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[6]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[3]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[2]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[5]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[4]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[9]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.713 ; freq[6]   ; count1[8]  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.506      ;
; -5.711 ; freq[10]  ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.711 ; freq[10]  ; count1[10] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.244     ; 1.504      ;
; -5.707 ; freq[0]   ; CLK_10001  ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.178     ; 1.566      ;
; -5.704 ; freq[7]   ; count1[20] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[18] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[19] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[16] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[17] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[14] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[15] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[13] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[12] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
; -5.704 ; freq[7]   ; count1[11] ; m[0][0][0]   ; p1|altpll_component|pll|clk[1] ; 0.005        ; -4.154     ; 1.587      ;
+--------+-----------+------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'low_freq_clk'                                                                                        ;
+--------+----------------------------+------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node    ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------+--------------+--------------+--------------+------------+------------+
; -5.612 ; match_the_brick:match|j[1] ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.542     ; 6.102      ;
; -5.612 ; match_the_brick:match|j[1] ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.542     ; 6.102      ;
; -5.595 ; match_the_brick:match|j[1] ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.237      ;
; -5.595 ; match_the_brick:match|j[1] ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.237      ;
; -5.594 ; match_the_brick:match|j[1] ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.408     ; 6.218      ;
; -5.594 ; match_the_brick:match|j[1] ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.408     ; 6.218      ;
; -5.594 ; match_the_brick:match|j[1] ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.408     ; 6.218      ;
; -5.588 ; match_the_brick:match|j[1] ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.408     ; 6.212      ;
; -5.588 ; match_the_brick:match|j[1] ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.408     ; 6.212      ;
; -5.588 ; match_the_brick:match|j[1] ; m[3][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.408     ; 6.212      ;
; -5.586 ; match_the_brick:match|j[1] ; m[0][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.614     ; 6.004      ;
; -5.586 ; match_the_brick:match|j[1] ; m[0][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.614     ; 6.004      ;
; -5.586 ; match_the_brick:match|j[1] ; m[0][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.614     ; 6.004      ;
; -5.585 ; match_the_brick:match|j[1] ; m[1][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.374     ; 6.243      ;
; -5.585 ; match_the_brick:match|j[1] ; m[1][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.374     ; 6.243      ;
; -5.585 ; match_the_brick:match|j[1] ; m[1][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.374     ; 6.243      ;
; -5.576 ; match_the_brick:match|j[1] ; m[3][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.533     ; 6.075      ;
; -5.576 ; match_the_brick:match|j[1] ; m[3][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.533     ; 6.075      ;
; -5.576 ; match_the_brick:match|j[1] ; m[3][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.533     ; 6.075      ;
; -5.574 ; match_the_brick:match|j[1] ; m[1][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.216      ;
; -5.574 ; match_the_brick:match|j[1] ; m[1][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.216      ;
; -5.574 ; match_the_brick:match|j[1] ; m[1][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.216      ;
; -5.567 ; match_the_brick:match|j[1] ; m[1][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.373     ; 6.226      ;
; -5.567 ; match_the_brick:match|j[1] ; m[1][2][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.373     ; 6.226      ;
; -5.567 ; match_the_brick:match|j[1] ; m[1][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.373     ; 6.226      ;
; -5.515 ; match_the_brick:match|j[1] ; m[3][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.172     ; 6.375      ;
; -5.486 ; match_the_brick:match|j[1] ; m[2][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.422     ; 6.096      ;
; -5.486 ; match_the_brick:match|j[1] ; m[2][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.422     ; 6.096      ;
; -5.486 ; match_the_brick:match|j[1] ; m[2][2][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.422     ; 6.096      ;
; -5.483 ; match_the_brick:match|j[1] ; m[1][1][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.277     ; 6.238      ;
; -5.483 ; match_the_brick:match|j[1] ; m[1][1][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.277     ; 6.238      ;
; -5.483 ; match_the_brick:match|j[1] ; m[1][1][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.277     ; 6.238      ;
; -5.479 ; paddle_y_out[2]            ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.838     ; 5.673      ;
; -5.479 ; paddle_y_out[2]            ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.838     ; 5.673      ;
; -5.473 ; match_the_brick:match|j[1] ; m[3][1][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.421     ; 6.084      ;
; -5.473 ; match_the_brick:match|j[1] ; m[3][1][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.421     ; 6.084      ;
; -5.473 ; match_the_brick:match|j[1] ; m[3][1][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.421     ; 6.084      ;
; -5.471 ; paddle_y_out[4]            ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.838     ; 5.665      ;
; -5.471 ; paddle_y_out[4]            ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.838     ; 5.665      ;
; -5.470 ; paddle_y_out[3]            ; m[3][2][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.838     ; 5.664      ;
; -5.470 ; paddle_y_out[3]            ; m[3][2][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.838     ; 5.664      ;
; -5.462 ; paddle_y_out[2]            ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.808      ;
; -5.462 ; paddle_y_out[2]            ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.808      ;
; -5.461 ; paddle_y_out[2]            ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.789      ;
; -5.461 ; paddle_y_out[2]            ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.789      ;
; -5.461 ; paddle_y_out[2]            ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.789      ;
; -5.455 ; paddle_y_out[2]            ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.783      ;
; -5.455 ; paddle_y_out[2]            ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.783      ;
; -5.455 ; paddle_y_out[2]            ; m[3][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.783      ;
; -5.454 ; paddle_y_out[4]            ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.800      ;
; -5.454 ; paddle_y_out[4]            ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.800      ;
; -5.453 ; paddle_y_out[2]            ; m[0][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.575      ;
; -5.453 ; paddle_y_out[2]            ; m[0][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.575      ;
; -5.453 ; paddle_y_out[2]            ; m[0][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.575      ;
; -5.453 ; paddle_y_out[3]            ; m[3][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.799      ;
; -5.453 ; paddle_y_out[3]            ; m[3][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.799      ;
; -5.453 ; paddle_y_out[4]            ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.781      ;
; -5.453 ; paddle_y_out[4]            ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.781      ;
; -5.453 ; paddle_y_out[4]            ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.781      ;
; -5.452 ; paddle_y_out[2]            ; m[1][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.814      ;
; -5.452 ; paddle_y_out[2]            ; m[1][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.814      ;
; -5.452 ; paddle_y_out[2]            ; m[1][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.814      ;
; -5.452 ; paddle_y_out[3]            ; m[3][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.780      ;
; -5.452 ; paddle_y_out[3]            ; m[3][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.780      ;
; -5.452 ; paddle_y_out[3]            ; m[3][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.780      ;
; -5.449 ; match_the_brick:match|j[1] ; m[0][1][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.091      ;
; -5.449 ; match_the_brick:match|j[1] ; m[0][1][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.091      ;
; -5.449 ; match_the_brick:match|j[1] ; m[0][1][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.390     ; 6.091      ;
; -5.447 ; paddle_y_out[4]            ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.775      ;
; -5.447 ; paddle_y_out[4]            ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.775      ;
; -5.447 ; paddle_y_out[4]            ; m[3][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.775      ;
; -5.446 ; paddle_y_out[3]            ; m[3][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.774      ;
; -5.446 ; paddle_y_out[3]            ; m[3][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.774      ;
; -5.446 ; paddle_y_out[3]            ; m[3][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.704     ; 5.774      ;
; -5.445 ; paddle_y_out[4]            ; m[0][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.567      ;
; -5.445 ; paddle_y_out[4]            ; m[0][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.567      ;
; -5.445 ; paddle_y_out[4]            ; m[0][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.567      ;
; -5.444 ; paddle_y_out[3]            ; m[0][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.566      ;
; -5.444 ; paddle_y_out[3]            ; m[0][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.566      ;
; -5.444 ; paddle_y_out[3]            ; m[0][5][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.910     ; 5.566      ;
; -5.444 ; paddle_y_out[4]            ; m[1][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.806      ;
; -5.444 ; paddle_y_out[4]            ; m[1][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.806      ;
; -5.444 ; paddle_y_out[4]            ; m[1][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.806      ;
; -5.443 ; paddle_y_out[2]            ; m[3][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.829     ; 5.646      ;
; -5.443 ; paddle_y_out[2]            ; m[3][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.829     ; 5.646      ;
; -5.443 ; paddle_y_out[2]            ; m[3][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.829     ; 5.646      ;
; -5.443 ; paddle_y_out[3]            ; m[1][0][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.805      ;
; -5.443 ; paddle_y_out[3]            ; m[1][0][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.805      ;
; -5.443 ; paddle_y_out[3]            ; m[1][0][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.670     ; 5.805      ;
; -5.442 ; match_the_brick:match|j[1] ; m[1][4][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.377     ; 6.097      ;
; -5.442 ; match_the_brick:match|j[1] ; m[1][4][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.377     ; 6.097      ;
; -5.442 ; match_the_brick:match|j[1] ; m[1][4][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.377     ; 6.097      ;
; -5.442 ; match_the_brick:match|j[1] ; m[2][5][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.388     ; 6.086      ;
; -5.442 ; match_the_brick:match|j[1] ; m[2][5][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.388     ; 6.086      ;
; -5.441 ; paddle_y_out[2]            ; m[1][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.787      ;
; -5.441 ; paddle_y_out[2]            ; m[1][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.787      ;
; -5.441 ; paddle_y_out[2]            ; m[1][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.686     ; 5.787      ;
; -5.435 ; paddle_y_out[4]            ; m[3][3][2] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.829     ; 5.638      ;
; -5.435 ; paddle_y_out[4]            ; m[3][3][0] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.829     ; 5.638      ;
; -5.435 ; paddle_y_out[4]            ; m[3][3][1] ; CCD_MCLK     ; low_freq_clk ; 1.000        ; -0.829     ; 5.638      ;
+--------+----------------------------+------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'GPIO_1[10]'                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a1~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a1~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a3~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a3~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a5~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a5~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a7~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a7~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a9~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a9~porta_memory_reg0                                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a1~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a5~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a0~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a3~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg2                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a7~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a2~porta_datain_reg3                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a8~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_datain_reg0                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a4~porta_datain_reg1                                                          ; Mirror_Col:u8|Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a9~porta_memory_reg0                                                           ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a0~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a0~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a0~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a10~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a1~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a1~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a1~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a11~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a2~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a2~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a2~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a12~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a3~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a3~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a3~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a13~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a14~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a5~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a5~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a5~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a15~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a6~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a6~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a6~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a16~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a7~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a7~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a7~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a17~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a18~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a9~porta_datain_reg0                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a9~porta_memory_reg0                                ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a9~porta_datain_reg1                               ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a19~porta_memory_reg0                               ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.018     ; 2.438      ;
; -1.402 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 2.445      ;
; -1.367 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 2.410      ;
; -1.332 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 2.375      ;
; -1.297 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 2.340      ;
; -1.277 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.010      ; 2.319      ;
; -1.262 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 2.305      ;
; -1.242 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.010      ; 2.284      ;
; -1.227 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[5]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.011      ; 2.270      ;
; -1.207 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[8]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.010      ; 2.249      ;
; -1.200 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]                                                      ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.036     ; 2.196      ;
; -1.190 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]                                                       ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.071     ; 2.151      ;
; -1.185 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]                                                      ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.071     ; 2.146      ;
; -1.172 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[7]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.010      ; 2.214      ;
; -1.165 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[11]                                                      ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.036     ; 2.161      ;
; -1.155 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]                                                       ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.071     ; 2.116      ;
; -1.150 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[14]                                                      ; RAW2RGB:u4|mCCD_G[9]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.071     ; 2.111      ;
; -1.138 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[17]                                                      ; RAW2RGB:u4|mCCD_G[10]                                                                                                                                                                   ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; -0.042     ; 2.128      ;
; -1.137 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                               ; RAW2RGB:u4|mCCD_G[6]                                                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 1.000        ; 0.010      ; 2.179      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                           ;
+--------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.347 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.398      ;
; -1.338 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.389      ;
; -1.330 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.338      ;
; -1.321 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.329      ;
; -1.311 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.362      ;
; -1.307 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.348      ;
; -1.298 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.339      ;
; -1.294 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.302      ;
; -1.293 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.344      ;
; -1.290 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.341      ;
; -1.276 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.284      ;
; -1.273 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.281      ;
; -1.271 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.312      ;
; -1.253 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.294      ;
; -1.250 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.291      ;
; -1.246 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.263      ;
; -1.237 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.254      ;
; -1.231 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.282      ;
; -1.214 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.222      ;
; -1.212 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.263      ;
; -1.210 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.227      ;
; -1.197 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.204      ;
; -1.195 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.203      ;
; -1.192 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.209      ;
; -1.191 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.232      ;
; -1.189 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.206      ;
; -1.188 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.233      ;
; -1.188 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.195      ;
; -1.179 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.224      ;
; -1.174 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.225      ;
; -1.172 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.213      ;
; -1.161 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.168      ;
; -1.157 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.165      ;
; -1.152 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.197      ;
; -1.143 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.150      ;
; -1.140 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.147      ;
; -1.139 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.216      ;
; -1.134 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.185      ;
; -1.134 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.175      ;
; -1.134 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.179      ;
; -1.131 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.176      ;
; -1.131 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.208      ;
; -1.130 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.147      ;
; -1.130 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.207      ;
; -1.124 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.441      ; 2.175      ;
; -1.117 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.125      ;
; -1.111 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.128      ;
; -1.107 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.464      ; 2.115      ;
; -1.094 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.135      ;
; -1.085 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.162      ;
; -1.084 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.384      ; 2.125      ;
; -1.082 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.159      ;
; -1.081 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.088      ;
; -1.078 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.155      ;
; -1.073 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.090      ;
; -1.072 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.117      ;
; -1.069 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.148      ;
; -1.062 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.069      ;
; -1.060 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.139      ;
; -1.053 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.098      ;
; -1.051 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.256      ;
; -1.042 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.247      ;
; -1.036 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.241      ;
; -1.033 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.050      ;
; -1.033 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.112      ;
; -1.024 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 2.031      ;
; -1.023 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.417      ; 2.040      ;
; -1.015 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.060      ;
; -1.015 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.094      ;
; -1.012 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.091      ;
; -1.004 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.081      ;
; -0.997 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.202      ;
; -0.994 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.199      ;
; -0.984 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 1.991      ;
; -0.983 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.188      ;
; -0.975 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.020      ;
; -0.974 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.406      ; 1.981      ;
; -0.966 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.043      ;
; -0.965 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.398      ; 2.010      ;
; -0.953 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.032      ;
; -0.934 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 2.013      ;
; -0.926 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 2.003      ;
; -0.916 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.429      ; 1.993      ;
; -0.916 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.121      ;
; -0.912 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 2.076      ;
; -0.904 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 2.068      ;
; -0.903 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 2.067      ;
; -0.896 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 1.975      ;
; -0.878 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.083      ;
; -0.858 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 2.022      ;
; -0.856 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 1.935      ;
; -0.855 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 2.019      ;
; -0.851 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 2.015      ;
; -0.846 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.420      ; 1.925      ;
; -0.838 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.043      ;
; -0.828 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[3]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.477      ; 2.033      ;
; -0.777 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 1.941      ;
; -0.739 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 1.903      ;
; -0.699 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 1.863      ;
; -0.689 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 1.000        ; 0.439      ; 1.853      ;
+--------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_10001'                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.686 ; ct[12]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; ct[12]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.718      ;
; -0.627 ; ct[11]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; ct[11]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.618 ; ct[8]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.659      ;
; -0.596 ; ct[14]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; ct[14]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.628      ;
; -0.586 ; ct[1]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.586 ; ct[1]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.627      ;
; -0.579 ; ct[7]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.579 ; ct[7]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.620      ;
; -0.576 ; ct[2]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.576 ; ct[2]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.617      ;
; -0.571 ; ct[12]    ; ct[1]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[2]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[0]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[3]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[6]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[5]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[7]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[4]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[12]    ; ct[8]   ; CLK_10001    ; CLK_10001   ; 1.000        ; -0.009     ; 1.594      ;
; -0.571 ; ct[6]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.571 ; ct[6]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.612      ;
; -0.568 ; ct[15]    ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; ct[15]    ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.000      ; 1.600      ;
; -0.561 ; ct[5]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[16]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[11]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[10]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[9]   ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[14]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[12]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[13]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.561 ; ct[5]     ; ct[15]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.602      ;
; -0.559 ; ct[4]     ; ct[17]  ; CLK_10001    ; CLK_10001   ; 1.000        ; 0.009      ; 1.600      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.624 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.656      ;
; -0.624 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.656      ;
; -0.624 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.656      ;
; -0.624 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.656      ;
; -0.624 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.656      ;
; -0.620 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.652      ;
; -0.620 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.652      ;
; -0.620 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.652      ;
; -0.620 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.652      ;
; -0.620 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.652      ;
; -0.613 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.008      ; 1.653      ;
; -0.609 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.008      ; 1.649      ;
; -0.537 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.567      ;
; -0.537 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.567      ;
; -0.537 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.567      ;
; -0.537 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.567      ;
; -0.531 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.562      ;
; -0.531 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.562      ;
; -0.518 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.548      ;
; -0.518 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.548      ;
; -0.518 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.548      ;
; -0.518 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.548      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.545      ;
; -0.512 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.543      ;
; -0.512 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.543      ;
; -0.507 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.538      ;
; -0.506 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.538      ;
; -0.503 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.534      ;
; -0.502 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.534      ;
; -0.501 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.531      ;
; -0.501 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.531      ;
; -0.501 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.531      ;
; -0.501 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.531      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.500 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.542      ;
; -0.499 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.531      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.496 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.010      ; 1.538      ;
; -0.495 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.008      ; 1.535      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.495 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.526      ;
; -0.488 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.519      ;
; -0.481 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.525      ;
; -0.481 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.525      ;
; -0.481 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.525      ;
; -0.481 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.525      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.509      ;
; -0.477 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.521      ;
; -0.477 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.521      ;
; -0.477 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.521      ;
; -0.477 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.012      ; 1.521      ;
; -0.467 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.499      ;
; -0.464 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.496      ;
; -0.453 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.485      ;
; -0.447 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.471      ;
; -0.447 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.471      ;
; -0.447 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.471      ;
; -0.447 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.471      ;
; -0.447 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.471      ;
; -0.436 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.468      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC_ADC:audio|LRCK_1X'                                                                                             ;
+--------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.183 ; now[5]    ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.674      ;
; -0.182 ; now[7]    ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.673      ;
; -0.174 ; now[6]    ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.665      ;
; -0.173 ; now[11]   ; AUDIO_DAC_ADC:audio|AUD_outR[11] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.664      ;
; -0.171 ; now[9]    ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.662      ;
; -0.170 ; now[12]   ; AUDIO_DAC_ADC:audio|AUD_outR[12] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.661      ;
; -0.124 ; now[15]   ; AUDIO_DAC_ADC:audio|AUD_outR[15] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.546     ; 0.610      ;
; -0.091 ; now[14]   ; AUDIO_DAC_ADC:audio|AUD_outR[14] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.540     ; 0.583      ;
; -0.085 ; now[2]    ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.540     ; 0.577      ;
; -0.075 ; now[10]   ; AUDIO_DAC_ADC:audio|AUD_outR[10] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.566      ;
; -0.070 ; now[4]    ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.544     ; 0.558      ;
; -0.069 ; now[8]    ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.544     ; 0.557      ;
; -0.068 ; now[0]    ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.559      ;
; 0.012  ; now[1]    ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.479      ;
; 0.015  ; now[13]   ; AUDIO_DAC_ADC:audio|AUD_outR[13] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.541     ; 0.476      ;
; 0.015  ; now[3]    ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 1.000        ; -0.544     ; 0.473      ;
+--------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sound'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.034 ; score1[0] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.998      ;
; 0.042 ; score1[3] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.990      ;
; 0.044 ; score1[3] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.988      ;
; 0.049 ; score0[2] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.983      ;
; 0.051 ; score0[2] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.981      ;
; 0.106 ; score0[2] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.926      ;
; 0.107 ; score0[2] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.925      ;
; 0.112 ; score1[3] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.920      ;
; 0.115 ; score1[3] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.917      ;
; 0.120 ; score1[1] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.912      ;
; 0.121 ; score1[2] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.911      ;
; 0.122 ; score1[1] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.910      ;
; 0.123 ; score1[0] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.909      ;
; 0.141 ; score0[0] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.891      ;
; 0.143 ; score0[0] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.889      ;
; 0.156 ; score1[2] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.876      ;
; 0.188 ; score0[3] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.844      ;
; 0.190 ; score0[3] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.842      ;
; 0.190 ; score1[1] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.842      ;
; 0.193 ; score1[1] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.839      ;
; 0.198 ; score0[0] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.834      ;
; 0.199 ; score0[0] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.833      ;
; 0.222 ; score0[2] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.810      ;
; 0.224 ; score1[2] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.808      ;
; 0.227 ; score1[2] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.805      ;
; 0.245 ; score0[1] ; score1[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.787      ;
; 0.245 ; score0[3] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.787      ;
; 0.246 ; score0[3] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.786      ;
; 0.247 ; score0[1] ; score1[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.785      ;
; 0.302 ; score0[1] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.730      ;
; 0.303 ; score0[1] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.729      ;
; 0.314 ; score0[0] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.718      ;
; 0.361 ; score0[3] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.671      ;
; 0.408 ; score1[0] ; score1[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.624      ;
; 0.410 ; score1[0] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.622      ;
; 0.418 ; score0[1] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.614      ;
; 0.423 ; score0[2] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.609      ;
; 0.494 ; score0[1] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.538      ;
; 0.495 ; score0[1] ; score0[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.537      ;
; 0.507 ; score0[3] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.525      ;
; 0.512 ; score0[2] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.520      ;
; 0.514 ; score0[0] ; score0[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.518      ;
; 0.516 ; score0[0] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.516      ;
; 0.522 ; score0[0] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.510      ;
; 0.665 ; score0[0] ; score0[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; score2[1] ; score2[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; score1[0] ; score1[0] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; score0[3] ; score0[3] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; score0[2] ; score0[2] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; score0[1] ; score0[1] ; sound        ; sound       ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'm[0][0][0]'                                                                                      ;
+-------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; 0.124 ; match_the_brick:match|j[1] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.119      ; 3.575      ;
; 0.153 ; match_the_brick:match|j[0] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.119      ; 3.546      ;
; 0.160 ; match_the_brick:match|j[1] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.098      ; 3.535      ;
; 0.197 ; match_the_brick:match|j[1] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.104      ; 3.507      ;
; 0.256 ; match_the_brick:match|j[1] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.100      ; 3.447      ;
; 0.277 ; match_the_brick:match|j[0] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.076      ; 3.510      ;
; 0.309 ; match_the_brick:match|j[1] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 3.451      ;
; 0.314 ; match_the_brick:match|j[1] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.167      ; 3.451      ;
; 0.316 ; match_the_brick:match|j[1] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 3.455      ;
; 0.319 ; match_the_brick:match|j[1] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 3.454      ;
; 0.320 ; match_the_brick:match|j[1] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 3.454      ;
; 0.323 ; match_the_brick:match|j[1] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 3.455      ;
; 0.335 ; match_the_brick:match|j[1] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 3.438      ;
; 0.336 ; match_the_brick:match|j[1] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.076      ; 3.451      ;
; 0.339 ; match_the_brick:match|j[0] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.104      ; 3.365      ;
; 0.342 ; match_the_brick:match|j[0] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.098      ; 3.353      ;
; 0.359 ; match_the_brick:match|j[1] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.087      ; 3.385      ;
; 0.361 ; match_the_brick:match|j[0] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.100      ; 3.342      ;
; 0.383 ; match_the_brick:match|j[0] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.087      ; 3.361      ;
; 0.395 ; match_the_brick:match|j[0] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 3.365      ;
; 0.399 ; match_the_brick:match|j[0] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 3.374      ;
; 0.400 ; match_the_brick:match|j[0] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.167      ; 3.365      ;
; 0.401 ; match_the_brick:match|j[0] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 3.370      ;
; 0.406 ; match_the_brick:match|j[0] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 3.368      ;
; 0.409 ; match_the_brick:match|j[0] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 3.369      ;
; 0.415 ; match_the_brick:match|j[0] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 3.358      ;
; 0.485 ; m[3][2][1]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.294      ; 3.389      ;
; 0.502 ; m[3][0][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.291      ; 3.369      ;
; 0.503 ; match_the_brick:match|i[0] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.119      ; 3.196      ;
; 0.538 ; m[3][0][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.270      ; 3.329      ;
; 0.575 ; m[3][0][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.276      ; 3.301      ;
; 0.589 ; m[3][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.540      ; 3.531      ;
; 0.597 ; match_the_brick:match|j[2] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.119      ; 3.102      ;
; 0.613 ; m[3][2][1]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.279      ; 3.266      ;
; 0.627 ; match_the_brick:match|i[0] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.076      ; 3.160      ;
; 0.633 ; m[2][1][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.295      ; 3.242      ;
; 0.634 ; m[3][0][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.272      ; 3.241      ;
; 0.635 ; match_the_brick:match|i[0] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.104      ; 3.069      ;
; 0.669 ; m[2][1][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.274      ; 3.202      ;
; 0.673 ; m[3][2][1]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.232      ; 3.275      ;
; 0.687 ; m[3][0][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.337      ; 3.245      ;
; 0.689 ; m[3][2][1]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.232      ; 3.259      ;
; 0.692 ; m[3][0][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.339      ; 3.245      ;
; 0.692 ; match_the_brick:match|i[0] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.098      ; 3.003      ;
; 0.694 ; m[3][0][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.337      ; 3.249      ;
; 0.695 ; match_the_brick:match|i[0] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 3.078      ;
; 0.698 ; m[3][0][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.338      ; 3.248      ;
; 0.701 ; m[3][0][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.338      ; 3.249      ;
; 0.706 ; m[2][1][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.280      ; 3.174      ;
; 0.711 ; match_the_brick:match|i[0] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 3.062      ;
; 0.711 ; match_the_brick:match|i[0] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.100      ; 2.992      ;
; 0.713 ; m[3][1][0]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.497      ; 3.495      ;
; 0.715 ; m[3][2][1]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.262      ; 3.204      ;
; 0.721 ; match_the_brick:match|j[2] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.076      ; 3.066      ;
; 0.729 ; match_the_brick:match|j[2] ; freq[12] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.104      ; 2.975      ;
; 0.733 ; match_the_brick:match|i[0] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.087      ; 3.011      ;
; 0.737 ; m[3][0][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.259      ; 3.179      ;
; 0.745 ; match_the_brick:match|i[0] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 3.015      ;
; 0.747 ; m[2][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.393      ; 3.226      ;
; 0.750 ; match_the_brick:match|i[0] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.167      ; 3.015      ;
; 0.751 ; match_the_brick:match|i[0] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 3.020      ;
; 0.756 ; match_the_brick:match|i[0] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 3.018      ;
; 0.759 ; match_the_brick:match|i[0] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 3.019      ;
; 0.765 ; m[2][1][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.276      ; 3.114      ;
; 0.778 ; m[3][1][0]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.519      ; 3.338      ;
; 0.786 ; match_the_brick:match|j[2] ; freq[2]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.098      ; 2.909      ;
; 0.789 ; match_the_brick:match|j[2] ; freq[1]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 2.984      ;
; 0.797 ; m[3][1][0]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.521      ; 3.327      ;
; 0.803 ; match_the_brick:match|i[1] ; freq[11] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.119      ; 2.896      ;
; 0.805 ; match_the_brick:match|j[2] ; freq[13] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.057      ; 2.968      ;
; 0.805 ; match_the_brick:match|j[2] ; freq[0]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.100      ; 2.898      ;
; 0.818 ; m[2][1][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.341      ; 3.118      ;
; 0.819 ; m[3][1][0]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.508      ; 3.346      ;
; 0.820 ; m[3][0][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.229      ; 3.125      ;
; 0.823 ; m[2][1][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.343      ; 3.118      ;
; 0.825 ; m[2][1][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.341      ; 3.122      ;
; 0.827 ; match_the_brick:match|j[2] ; freq[4]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.087      ; 2.917      ;
; 0.829 ; m[2][1][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.342      ; 3.121      ;
; 0.831 ; m[3][1][0]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.586      ; 3.350      ;
; 0.832 ; m[2][1][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.342      ; 3.122      ;
; 0.833 ; m[3][0][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.229      ; 3.112      ;
; 0.836 ; m[3][1][0]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.588      ; 3.350      ;
; 0.837 ; m[3][1][0]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.586      ; 3.355      ;
; 0.839 ; match_the_brick:match|j[2] ; freq[5]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 2.921      ;
; 0.842 ; m[3][1][0]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.587      ; 3.353      ;
; 0.844 ; match_the_brick:match|j[2] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.167      ; 2.921      ;
; 0.845 ; m[3][1][0]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.587      ; 3.354      ;
; 0.845 ; match_the_brick:match|j[2] ; freq[6]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.165      ; 2.926      ;
; 0.850 ; match_the_brick:match|j[2] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 2.924      ;
; 0.853 ; match_the_brick:match|j[2] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.166      ; 2.925      ;
; 0.868 ; m[2][1][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.263      ; 3.052      ;
; 0.871 ; m[2][1][0]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.350      ; 3.190      ;
; 0.879 ; m[0][1][1]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.509      ; 3.210      ;
; 0.880 ; m[3][1][0]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.478      ; 3.314      ;
; 0.894 ; m[1][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.396      ; 3.082      ;
; 0.924 ; m[3][0][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.509      ; 3.165      ;
; 0.924 ; m[0][1][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.509      ; 3.165      ;
; 0.927 ; match_the_brick:match|i[1] ; freq[7]  ; CCD_MCLK     ; m[0][0][0]  ; 1.000        ; 3.076      ; 2.860      ;
; 0.933 ; m[2][3][2]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.405      ; 3.052      ;
; 0.933 ; m[3][2][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 1.000        ; 3.251      ; 3.029      ;
+-------+----------------------------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                                                 ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.497 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.535      ;
; 0.500 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.532      ;
; 0.520 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.512      ;
; 0.622 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.410      ;
; 0.626 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 1.962  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 1.656      ; 0.367      ;
; 1.977  ; CCD_MCLK                          ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; 0.500        ; 1.671      ; 0.367      ;
; 2.462  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 1.656      ; 0.367      ;
; 2.477  ; CCD_MCLK                          ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; 1.000        ; 1.671      ; 0.367      ;
; 17.597 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 2.451      ;
; 17.610 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 2.438      ;
; 17.656 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 2.392      ;
; 17.737 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 2.311      ;
; 17.743 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 2.305      ;
; 17.799 ; Reset_Delay:u2|Cont[7]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.257      ;
; 17.812 ; Reset_Delay:u2|Cont[6]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.244      ;
; 17.858 ; Reset_Delay:u2|Cont[5]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.198      ;
; 17.869 ; Reset_Delay:u2|Cont[1]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.187      ;
; 17.882 ; Reset_Delay:u2|Cont[2]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.174      ;
; 17.918 ; Reset_Delay:u2|Cont[3]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.138      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.930 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.094      ;
; 17.934 ; Reset_Delay:u2|Cont[4]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.122      ;
; 17.940 ; Reset_Delay:u2|Cont[10]           ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.116      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.943 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.081      ;
; 17.955 ; Reset_Delay:u2|Cont[9]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.101      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.989 ; Reset_Delay:u2|Cont[13]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.035      ;
; 17.999 ; Reset_Delay:u2|Cont[0]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 2.057      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.070 ; Reset_Delay:u2|Cont[12]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.954      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.076 ; Reset_Delay:u2|Cont[11]           ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.948      ;
; 18.078 ; Reset_Delay:u2|Cont[8]            ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.024      ; 1.978      ;
; 18.080 ; Reset_Delay:u2|Cont[14]           ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.944      ;
; 18.093 ; Reset_Delay:u2|Cont[15]           ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 1.931      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.096 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.936      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
; 18.108 ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 1.924      ;
+--------+-----------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                              ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 5.813 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|RD_MASK[0]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.577      ;
; 5.813 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|RD_MASK[1]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.577      ;
; 5.813 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mRD           ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.577      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[21] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[18] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[22] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[20] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[19] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[16] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[17] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.814 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD1_ADDR[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.632     ; 2.586      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|WR_MASK[0]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.574      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|WR_MASK[1]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.574      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mWR           ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.574      ;
; 5.858 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[18]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.563      ;
; 5.908 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[19]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.641     ; 2.483      ;
; 5.908 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[22]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.641     ; 2.483      ;
; 5.908 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[20]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.641     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[9]      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[10]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[11]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[12]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[13]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[14]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[15]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[16]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 5.914 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[17]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.635     ; 2.483      ;
; 6.054 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[21]     ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.618     ; 2.360      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[18] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[21] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[16] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[17] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[22] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[19] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[20] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.119 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR1_ADDR[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 2.302      ;
; 6.136 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|mADDR[8]      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.642     ; 2.254      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[20] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[19] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[21] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[22] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[18] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[16] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[17] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.271 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rRD2_ADDR[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 2.122      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[21] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[22] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[19] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[18] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[20] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[16] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[17] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|rWR2_ADDR[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.633     ; 1.901      ;
; 6.682 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 3.333      ;
; 6.757 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.016     ; 3.259      ;
; 6.783 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.011     ; 3.238      ;
; 6.794 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.019     ; 3.219      ;
; 6.809 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.019     ; 3.204      ;
; 6.813 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.011     ; 3.208      ;
; 6.853 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 3.162      ;
; 6.872 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.019     ; 3.141      ;
; 6.883 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.129      ;
; 6.897 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.019     ; 3.116      ;
; 6.898 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.016     ; 3.118      ;
; 6.917 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.019     ; 3.096      ;
; 6.919 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.093      ;
; 6.960 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]  ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.052      ;
; 6.963 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]  ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.042     ; 3.027      ;
; 6.963 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]  ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.042     ; 3.027      ;
; 6.963 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]  ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.042     ; 3.027      ;
; 6.963 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5] ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 3.079      ;
; 6.966 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]  ; Sdram_Control_4Port:u6|WR_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -0.042     ; 3.024      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'm[0][0][0]'                                                                                        ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+
; -2.488 ; m[0][5][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.781      ; 1.293      ;
; -2.484 ; m[0][5][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.780      ; 1.296      ;
; -2.483 ; m[0][5][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.780      ; 1.297      ;
; -2.482 ; m[0][5][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.779      ; 1.297      ;
; -2.479 ; m[0][5][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.779      ; 1.300      ;
; -2.421 ; m[2][5][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.459      ; 1.038      ;
; -2.417 ; m[2][5][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.458      ; 1.041      ;
; -2.416 ; m[2][5][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.458      ; 1.042      ;
; -2.415 ; m[2][5][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.457      ; 1.042      ;
; -2.412 ; m[2][5][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.457      ; 1.045      ;
; -2.366 ; m[0][5][0]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.781      ; 1.415      ;
; -2.364 ; m[0][5][0]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.779      ; 1.415      ;
; -2.362 ; m[0][5][0]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.780      ; 1.418      ;
; -2.361 ; m[0][5][0]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.780      ; 1.419      ;
; -2.359 ; m[0][5][0]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.779      ; 1.420      ;
; -2.322 ; m[0][5][0]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.714      ; 1.392      ;
; -2.309 ; m[0][5][0]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.712      ; 1.403      ;
; -2.306 ; m[3][4][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.575      ; 1.269      ;
; -2.302 ; m[3][4][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.574      ; 1.272      ;
; -2.301 ; m[3][4][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.574      ; 1.273      ;
; -2.300 ; m[3][4][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.573      ; 1.273      ;
; -2.297 ; m[3][4][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.573      ; 1.276      ;
; -2.292 ; m[0][5][0]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.671      ; 1.379      ;
; -2.290 ; m[0][5][0]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.701      ; 1.411      ;
; -2.281 ; m[3][5][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.575      ; 1.294      ;
; -2.277 ; m[3][5][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.574      ; 1.297      ;
; -2.276 ; m[3][5][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.574      ; 1.298      ;
; -2.275 ; m[3][5][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.573      ; 1.298      ;
; -2.272 ; m[3][5][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.573      ; 1.301      ;
; -2.271 ; m[0][5][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.690      ; 1.419      ;
; -2.204 ; m[2][5][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.368      ; 1.164      ;
; -2.172 ; m[0][4][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.438      ; 1.266      ;
; -2.161 ; m[2][4][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.445      ; 1.284      ;
; -2.159 ; m[0][4][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.438      ; 1.279      ;
; -2.149 ; m[0][4][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.548      ; 1.399      ;
; -2.148 ; m[2][4][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.445      ; 1.297      ;
; -2.147 ; m[0][4][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.546      ; 1.399      ;
; -2.145 ; m[0][4][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.547      ; 1.402      ;
; -2.144 ; m[0][4][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.547      ; 1.403      ;
; -2.143 ; m[0][4][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.546      ; 1.403      ;
; -2.138 ; m[2][4][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.555      ; 1.417      ;
; -2.137 ; m[0][5][0]                 ; freq[11] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.733      ; 1.596      ;
; -2.136 ; m[2][4][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.553      ; 1.417      ;
; -2.135 ; m[0][4][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.468      ; 1.333      ;
; -2.134 ; m[2][4][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.554      ; 1.420      ;
; -2.133 ; m[2][4][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.554      ; 1.421      ;
; -2.132 ; m[2][4][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.553      ; 1.421      ;
; -2.130 ; m[0][5][0]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.690      ; 1.560      ;
; -2.125 ; m[2][4][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.459      ; 1.334      ;
; -2.124 ; m[2][4][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.475      ; 1.351      ;
; -2.121 ; m[2][4][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.458      ; 1.337      ;
; -2.120 ; m[2][4][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.458      ; 1.338      ;
; -2.119 ; m[2][4][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.457      ; 1.338      ;
; -2.116 ; m[2][4][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.457      ; 1.341      ;
; -2.107 ; m[0][5][1]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.701      ; 1.594      ;
; -2.089 ; m[3][4][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.484      ; 1.395      ;
; -2.086 ; m[0][4][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.481      ; 1.395      ;
; -2.083 ; m[2][5][0]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.555      ; 1.472      ;
; -2.081 ; m[2][5][0]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.553      ; 1.472      ;
; -2.079 ; m[2][5][0]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.554      ; 1.475      ;
; -2.078 ; m[2][5][0]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.554      ; 1.476      ;
; -2.076 ; m[2][5][0]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.553      ; 1.477      ;
; -2.075 ; m[2][4][2]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.488      ; 1.413      ;
; -2.064 ; m[3][5][1]                 ; freq[7]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.484      ; 1.420      ;
; -2.062 ; m[0][5][1]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.718      ; 1.656      ;
; -2.040 ; m[2][5][1]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.379      ; 1.339      ;
; -2.039 ; m[2][5][0]                 ; freq[0]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.488      ; 1.449      ;
; -2.030 ; m[0][4][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.485      ; 1.455      ;
; -2.028 ; m[0][5][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.671      ; 1.643      ;
; -2.026 ; m[2][5][0]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.486      ; 1.460      ;
; -2.022 ; m[0][5][1]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.671      ; 1.649      ;
; -2.019 ; m[2][4][2]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.492      ; 1.473      ;
; -2.015 ; m[0][5][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.671      ; 1.656      ;
; -2.011 ; m[2][5][2]                 ; freq[13] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.445      ; 1.434      ;
; -2.009 ; m[2][5][0]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.445      ; 1.436      ;
; -2.007 ; m[2][5][0]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.475      ; 1.468      ;
; -2.006 ; m[0][5][1]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.671      ; 1.665      ;
; -2.005 ; m[0][5][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.781      ; 1.776      ;
; -2.004 ; m[0][4][1]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.548      ; 1.544      ;
; -2.003 ; m[0][5][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.779      ; 1.776      ;
; -2.001 ; m[0][5][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.780      ; 1.779      ;
; -2.000 ; m[0][4][1]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.547      ; 1.547      ;
; -2.000 ; m[0][5][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.780      ; 1.780      ;
; -1.999 ; m[0][4][1]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.547      ; 1.548      ;
; -1.999 ; m[0][5][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.779      ; 1.780      ;
; -1.998 ; m[0][4][1]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.546      ; 1.548      ;
; -1.998 ; m[2][5][2]                 ; freq[1]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.445      ; 1.447      ;
; -1.996 ; m[0][4][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.479      ; 1.483      ;
; -1.995 ; m[0][4][1]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.546      ; 1.551      ;
; -1.995 ; m[2][5][1]                 ; freq[12] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.396      ; 1.401      ;
; -1.991 ; m[0][5][2]                 ; freq[4]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.701      ; 1.710      ;
; -1.988 ; m[2][5][2]                 ; freq[3]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.555      ; 1.567      ;
; -1.988 ; match_the_brick:match|j[2] ; freq[3]  ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 3.167      ; 1.179      ;
; -1.986 ; m[2][5][2]                 ; freq[5]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.553      ; 1.567      ;
; -1.985 ; m[2][4][2]                 ; freq[2]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.486      ; 1.501      ;
; -1.984 ; m[2][5][2]                 ; freq[8]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.554      ; 1.570      ;
; -1.984 ; match_the_brick:match|j[2] ; freq[8]  ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 3.166      ; 1.182      ;
; -1.983 ; m[2][5][2]                 ; freq[10] ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.554      ; 1.571      ;
; -1.983 ; match_the_brick:match|j[2] ; freq[10] ; CCD_MCLK     ; m[0][0][0]  ; 0.000        ; 3.166      ; 1.183      ;
; -1.982 ; m[2][5][2]                 ; freq[6]  ; low_freq_clk ; m[0][0][0]  ; 0.000        ; 3.553      ; 1.571      ;
+--------+----------------------------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'low_freq_clk'                                                                                                                                                                   ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.946 ; sound                                                   ; sound                                                   ; sound        ; low_freq_clk ; 0.000        ; 2.020      ; 0.367      ;
; -1.446 ; sound                                                   ; sound                                                   ; sound        ; low_freq_clk ; -0.500       ; 2.020      ; 0.367      ;
; -0.123 ; ball_position_control:ball_position|ball_y[6]~latch     ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.183      ; 0.212      ;
; -0.086 ; ball_position_control:ball_position|ball_y[3]~latch     ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.147      ; 0.213      ;
; -0.041 ; ball_position_control:ball_position|ball_y[0]~latch     ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.221      ; 0.332      ;
; -0.022 ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[9]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.618      ; 0.748      ;
; -0.010 ; ball_position_control:ball_position|ball_y[2]~latch     ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.193      ; 0.335      ;
; 0.000  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[8]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.625      ; 0.777      ;
; 0.004  ; ball_position_control:ball_position|ball_y[7]~latch     ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.190      ; 0.346      ;
; 0.004  ; ball_position_control:ball_position|ball_y[1]~latch     ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.185      ; 0.341      ;
; 0.007  ; ball_position_control:ball_position|ball_x[9]~latch     ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.171      ; 0.330      ;
; 0.016  ; ball_position_control:ball_position|ball_x[8]~latch     ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.162      ; 0.330      ;
; 0.034  ; ball_position_control:ball_position|ball_x[5]~latch     ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.146      ; 0.332      ;
; 0.038  ; ball_position_control:ball_position|ball_x[7]~latch     ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.149      ; 0.339      ;
; 0.051  ; ball_position_control:ball_position|ball_y[8]~latch     ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.224      ; 0.427      ;
; 0.061  ; ball_position_control:ball_position|ball_x[4]~latch     ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.232      ; 0.445      ;
; 0.073  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[8]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.625      ; 0.850      ;
; 0.093  ; ball_position_control:ball_position|ball_y[5]~latch     ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.201      ; 0.446      ;
; 0.122  ; ball_position_control:ball_position|ball_x[2]~latch     ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.240      ; 0.514      ;
; 0.123  ; ball_position_control:ball_position|ball_y[4]~latch     ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.160      ; 0.435      ;
; 0.125  ; ball_position_control:ball_position|ball_x[6]~latch     ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.153      ; 0.430      ;
; 0.131  ; ball_position_control:ball_position|ball_x[0]~latch     ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.195      ; 0.478      ;
; 0.182  ; ball_position_control:ball_position|ball_x[3]~latch     ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.192      ; 0.526      ;
; 0.190  ; m[0][5][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 1.536      ; 1.878      ;
; 0.204  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.019      ; 2.375      ;
; 0.215  ; ball_state[0]                                           ; ball_state[0]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ball_state[2]                                           ; ball_state[2]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.287  ; KEY[0]                                                  ; ball_state[2]                                           ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.023      ; 2.462      ;
; 0.336  ; paddle_x_out[5]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.110      ;
; 0.338  ; ball_position_control:ball_position|ball_y[9]~latch     ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.188      ; 0.678      ;
; 0.340  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.114      ;
; 0.375  ; ball_state[0]                                           ; ball_state[1]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.527      ;
; 0.402  ; paddle_x_out[3]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.176      ;
; 0.435  ; KEY[0]                                                  ; sound                                                   ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.020      ; 2.607      ;
; 0.455  ; KEY[0]                                                  ; ball_state[0]                                           ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.012      ; 2.619      ;
; 0.455  ; KEY[0]                                                  ; ball_state[1]                                           ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.012      ; 2.619      ;
; 0.473  ; m[2][5][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 1.310      ; 1.935      ;
; 0.478  ; paddle_x_out[5]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.252      ;
; 0.510  ; ball_state[2]                                           ; ball_state[1]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.011     ; 0.651      ;
; 0.511  ; paddle_x_out[4]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.285      ;
; 0.512  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.688      ;
; 0.521  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.295      ;
; 0.531  ; paddle_x_out[6]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.305      ;
; 0.532  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.022      ; 2.706      ;
; 0.565  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.609      ; 1.326      ;
; 0.599  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.373      ;
; 0.601  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.375      ;
; 0.616  ; ball_position_control:ball_position|ball_x[1]~latch     ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.190      ; 0.958      ;
; 0.622  ; match_the_brick:match|j[2]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.922      ; 1.696      ;
; 0.628  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.607      ; 1.387      ;
; 0.635  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.624      ; 1.411      ;
; 0.637  ; ball_state[2]                                           ; sound                                                   ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.003     ; 0.786      ;
; 0.656  ; paddle_x_out[0]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.619      ; 1.427      ;
; 0.659  ; ball_state[1]                                           ; ball_state[1]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.811      ;
; 0.663  ; m[0][5][0]                                              ; m[0][2][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.328      ; 1.143      ;
; 0.675  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.609      ; 1.436      ;
; 0.677  ; paddle_x_out[6]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.609      ; 1.438      ;
; 0.681  ; match_the_brick:match|i[1]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.922      ; 1.755      ;
; 0.689  ; paddle_x_out[6]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.463      ;
; 0.695  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.871      ;
; 0.701  ; paddle_x_out[9]                                         ; ball_position_control:ball_position|ball_x[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.613      ; 1.466      ;
; 0.703  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.012      ; 2.867      ;
; 0.704  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.019      ; 2.375      ;
; 0.724  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.007      ; 2.883      ;
; 0.725  ; m[0][5][0]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.442      ; 1.319      ;
; 0.732  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[9]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.608      ; 1.492      ;
; 0.732  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.008      ; 2.892      ;
; 0.746  ; match_the_brick:match|i[0]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.922      ; 1.820      ;
; 0.750  ; paddle_y_out[0]                                         ; ball_position_control:ball_position|ball_y[0]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.619      ; 1.521      ;
; 0.753  ; ball_state[1]                                           ; ball_state[0]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 0.905      ;
; 0.757  ; m[2][4][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 1.310      ; 2.219      ;
; 0.759  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.533      ;
; 0.763  ; KEY[0]                                                  ; m[0][0][0]                                              ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.026      ; 2.941      ;
; 0.766  ; paddle_y_out[9]                                         ; ball_position_control:ball_position|ball_y[8]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.608      ; 1.526      ;
; 0.766  ; ball_position_control:ball_position|ball_y[0]~latch     ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.226      ; 1.144      ;
; 0.768  ; paddle_x_out[2]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.619      ; 1.539      ;
; 0.768  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.008      ; 2.928      ;
; 0.776  ; paddle_x_out[1]                                         ; ball_position_control:ball_position|ball_x[3]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.619      ; 1.547      ;
; 0.777  ; ball_state[1]                                           ; ball_state[2]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.011      ; 0.940      ;
; 0.783  ; ball_state[1]                                           ; sound                                                   ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.008      ; 0.943      ;
; 0.786  ; ball_position_control:ball_position|ball_y[0]~latch     ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 0.224      ; 1.162      ;
; 0.787  ; KEY[0]                                                  ; ball_state[2]                                           ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.023      ; 2.462      ;
; 0.788  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.964      ;
; 0.789  ; m[0][4][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 1.303      ; 2.244      ;
; 0.800  ; m[0][5][1]                                              ; m[3][0][2]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.442      ; 1.394      ;
; 0.801  ; KEY[0]                                                  ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.007      ; 2.960      ;
; 0.806  ; m[3][4][0]                                              ; m[0][0][0]                                              ; low_freq_clk ; low_freq_clk ; 0.000        ; 1.330      ; 2.288      ;
; 0.806  ; paddle_x_out[8]                                         ; ball_position_control:ball_position|ball_x[5]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.622      ; 1.580      ;
; 0.814  ; match_the_brick:match|j[0]                              ; m[0][0][0]                                              ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.922      ; 1.888      ;
; 0.822  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[6]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.609      ; 1.583      ;
; 0.841  ; ball_state[2]                                           ; ball_state[0]                                           ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.011     ; 0.982      ;
; 0.844  ; paddle_x_out[7]                                         ; ball_position_control:ball_position|ball_x[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.613      ; 1.609      ;
; 0.847  ; ball_state[0]                                           ; sound                                                   ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.008      ; 1.007      ;
; 0.850  ; ball_state[0]                                           ; ball_position_control:ball_position|ball_x[7]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 1.002      ;
; 0.850  ; paddle_y_out[7]                                         ; ball_position_control:ball_position|ball_y[7]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.607      ; 1.609      ;
; 0.853  ; paddle_y_out[8]                                         ; ball_position_control:ball_position|ball_y[0]~_emulated ; CCD_MCLK     ; low_freq_clk ; 0.000        ; 0.619      ; 1.624      ;
; 0.862  ; ball_position_control:ball_position|ball_y[0]~_emulated ; ball_position_control:ball_position|ball_y[0]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.000      ; 1.014      ;
; 0.862  ; ball_state[0]                                           ; ball_position_control:ball_position|ball_y[0]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; 0.007      ; 1.021      ;
; 0.864  ; ball_state[2]                                           ; ball_position_control:ball_position|ball_x[7]~_emulated ; low_freq_clk ; low_freq_clk ; 0.000        ; -0.011     ; 1.005      ;
; 0.864  ; m[0][0][0]                                              ; m[0][0][0]                                              ; m[0][0][0]   ; low_freq_clk ; 0.000        ; 2.026      ; 3.183      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                               ;
+--------+------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.597 ; CCD_MCLK                           ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; 0.000        ; 1.671      ; 0.367      ;
; -1.582 ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.656      ; 0.367      ;
; -1.097 ; CCD_MCLK                           ; CCD_MCLK                           ; CCD_MCLK                        ; CLOCK_50    ; -0.500       ; 1.671      ; 0.367      ;
; -1.082 ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.656      ; 0.367      ;
; 0.215  ; Reset_Delay:u2|oRST_1              ; Reset_Delay:u2|oRST_1              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reset_Delay:u2|Cont[0]             ; Reset_Delay:u2|Cont[0]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reset_Delay:u2|oRST_2              ; Reset_Delay:u2|oRST_2              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reset_Delay:u2|oRST_0              ; Reset_Delay:u2|oRST_0              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.353  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; Reset_Delay:u2|Cont[11]            ; Reset_Delay:u2|Cont[11]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.360  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; Reset_Delay:u2|Cont[12]            ; Reset_Delay:u2|Cont[12]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[2]             ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; Reset_Delay:u2|Cont[20]            ; Reset_Delay:u2|Cont[20]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; Reset_Delay:u2|Cont[9]             ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Reset_Delay:u2|Cont[10]            ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Reset_Delay:u2|Cont[8]             ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; Reset_Delay:u2|Cont[6]             ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:u2|Cont[4]             ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; Reset_Delay:u2|Cont[18]            ; Reset_Delay:u2|Cont[18]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:u2|Cont[15]            ; Reset_Delay:u2|Cont[15]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:u2|Cont[13]            ; Reset_Delay:u2|Cont[13]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.371  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; Reset_Delay:u2|Cont[1]             ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; Reset_Delay:u2|Cont[0]             ; Reset_Delay:u2|Cont[1]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.377  ; Reset_Delay:u2|Cont[14]            ; Reset_Delay:u2|Cont[14]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:u2|Cont[3]             ; Reset_Delay:u2|Cont[3]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:u2|Cont[16]            ; Reset_Delay:u2|Cont[16]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:u2|Cont[19]            ; Reset_Delay:u2|Cont[19]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:u2|Cont[17]            ; Reset_Delay:u2|Cont[17]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:u2|Cont[7]             ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:u2|Cont[5]             ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381  ; Reset_Delay:u2|Cont[21]            ; Reset_Delay:u2|Cont[21]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.455  ; Reset_Delay:u2|Cont[21]            ; Reset_Delay:u2|oRST_1              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.008     ; 0.599      ;
; 0.457  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.006      ; 0.615      ;
; 0.491  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.492  ; Reset_Delay:u2|Cont[21]            ; Reset_Delay:u2|oRST_2              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.493  ; Reset_Delay:u2|Cont[11]            ; Reset_Delay:u2|Cont[12]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.498  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:u2|Cont[12]            ; Reset_Delay:u2|Cont[13]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.502  ; Reset_Delay:u2|Cont[20]            ; Reset_Delay:u2|Cont[21]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; Reset_Delay:u2|Cont[8]             ; Reset_Delay:u2|Cont[9]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Reset_Delay:u2|Cont[9]             ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; Reset_Delay:u2|Cont[6]             ; Reset_Delay:u2|Cont[7]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; Reset_Delay:u2|Cont[4]             ; Reset_Delay:u2|Cont[5]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; Reset_Delay:u2|Cont[13]            ; Reset_Delay:u2|Cont[14]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:u2|Cont[15]            ; Reset_Delay:u2|Cont[16]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; Reset_Delay:u2|Cont[0]             ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.511  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Reset_Delay:u2|Cont[1]             ; Reset_Delay:u2|Cont[2]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.517  ; Reset_Delay:u2|Cont[3]             ; Reset_Delay:u2|Cont[4]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:u2|Cont[14]            ; Reset_Delay:u2|Cont[15]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; Reset_Delay:u2|Cont[19]            ; Reset_Delay:u2|Cont[20]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:u2|Cont[7]             ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:u2|Cont[5]             ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:u2|Cont[17]            ; Reset_Delay:u2|Cont[18]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:u2|Cont[16]            ; Reset_Delay:u2|Cont[17]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; Reset_Delay:u2|Cont[11]            ; Reset_Delay:u2|Cont[13]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.533  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; Reset_Delay:u2|Cont[12]            ; Reset_Delay:u2|Cont[14]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.538  ; Reset_Delay:u2|Cont[8]             ; Reset_Delay:u2|Cont[10]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; Reset_Delay:u2|Cont[6]             ; Reset_Delay:u2|Cont[8]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; Reset_Delay:u2|Cont[4]             ; Reset_Delay:u2|Cont[6]             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; Reset_Delay:u2|Cont[13]            ; Reset_Delay:u2|Cont[15]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; Reset_Delay:u2|Cont[15]            ; Reset_Delay:u2|Cont[17]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.542  ; Reset_Delay:u2|Cont[10]            ; Reset_Delay:u2|Cont[11]            ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.008      ; 0.702      ;
; 0.546  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
+--------+------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CCD_MCLK'                                                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.350 ; low_freq_clk                                                                                                                             ; low_freq_clk                                                                                                                             ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 1.424      ; 0.367      ;
; -0.850 ; low_freq_clk                                                                                                                             ; low_freq_clk                                                                                                                             ; low_freq_clk ; CCD_MCLK    ; -0.500       ; 1.424      ; 0.367      ;
; 0.110  ; m[0][5][0]                                                                                                                               ; color[3][1][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.932      ; 1.194      ;
; 0.113  ; m[0][5][0]                                                                                                                               ; color[1][3][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.932      ; 1.197      ;
; 0.121  ; m[0][5][0]                                                                                                                               ; color[1][0][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.931      ; 1.204      ;
; 0.123  ; m[0][5][0]                                                                                                                               ; color[0][0][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.934      ; 1.209      ;
; 0.129  ; m[0][5][0]                                                                                                                               ; color[1][5][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.930      ; 1.211      ;
; 0.131  ; m[0][5][0]                                                                                                                               ; color[1][4][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.930      ; 1.213      ;
; 0.140  ; m[0][5][1]                                                                                                                               ; color[2][4][0]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.933      ; 1.225      ;
; 0.178  ; m[0][4][2]                                                                                                                               ; color[0][0][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.701      ; 1.031      ;
; 0.189  ; m[2][4][2]                                                                                                                               ; color[0][0][5]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.708      ; 1.049      ;
; 0.194  ; m[0][5][0]                                                                                                                               ; color[3][5][8]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.928      ; 1.274      ;
; 0.207  ; m[2][5][1]                                                                                                                               ; color[2][4][0]                                                                                                                           ; low_freq_clk ; CCD_MCLK    ; 0.000        ; 0.611      ; 0.970      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][1][0]                                                                                                                           ; color[1][1][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][5][0]                                                                                                                           ; color[1][5][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][4][0]                                                                                                                           ; color[1][4][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][3][0]                                                                                                                           ; color[1][3][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][2][0]                                                                                                                           ; color[1][2][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][0][0]                                                                                                                           ; color[1][0][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][1][0]                                                                                                                           ; color[3][1][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][5][0]                                                                                                                           ; color[3][5][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][4][0]                                                                                                                           ; color[3][4][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][3][0]                                                                                                                           ; color[3][3][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][2][0]                                                                                                                           ; color[3][2][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][0][0]                                                                                                                           ; color[3][0][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][5][4]                                                                                                                           ; color[3][5][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][4][4]                                                                                                                           ; color[3][4][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][3][4]                                                                                                                           ; color[3][3][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][2][4]                                                                                                                           ; color[3][2][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][0][4]                                                                                                                           ; color[3][0][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][1][4]                                                                                                                           ; color[3][1][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][4][4]                                                                                                                           ; color[1][4][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][3][4]                                                                                                                           ; color[1][3][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][5][4]                                                                                                                           ; color[1][5][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][2][4]                                                                                                                           ; color[1][2][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][0][4]                                                                                                                           ; color[1][0][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][1][4]                                                                                                                           ; color[1][1][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][1][5]                                                                                                                           ; color[1][1][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][2][5]                                                                                                                           ; color[1][2][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][3][5]                                                                                                                           ; color[1][3][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][4][5]                                                                                                                           ; color[1][4][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][5][5]                                                                                                                           ; color[1][5][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[1][0][5]                                                                                                                           ; color[1][0][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][1][5]                                                                                                                           ; color[3][1][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][5][5]                                                                                                                           ; color[3][5][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][4][5]                                                                                                                           ; color[3][4][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][3][5]                                                                                                                           ; color[3][3][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][2][5]                                                                                                                           ; color[3][2][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[3][0][5]                                                                                                                           ; color[3][0][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][1][0]                                                                                                                           ; color[0][1][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][5][0]                                                                                                                           ; color[0][5][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][4][0]                                                                                                                           ; color[0][4][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][3][0]                                                                                                                           ; color[0][3][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][2][0]                                                                                                                           ; color[0][2][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][0][7]                                                                                                                           ; color[0][0][7]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][0][4]                                                                                                                           ; color[0][0][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][4][4]                                                                                                                           ; color[0][4][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][3][4]                                                                                                                           ; color[0][3][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][5][4]                                                                                                                           ; color[0][5][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][2][4]                                                                                                                           ; color[0][2][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][1][4]                                                                                                                           ; color[0][1][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][1][5]                                                                                                                           ; color[0][1][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][3][5]                                                                                                                           ; color[0][3][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][2][5]                                                                                                                           ; color[0][2][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][4][5]                                                                                                                           ; color[0][4][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][5][5]                                                                                                                           ; color[0][5][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[0][0][5]                                                                                                                           ; color[0][0][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][1][0]                                                                                                                           ; color[2][1][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][5][0]                                                                                                                           ; color[2][5][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][4][0]                                                                                                                           ; color[2][4][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][3][0]                                                                                                                           ; color[2][3][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][2][0]                                                                                                                           ; color[2][2][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][0][0]                                                                                                                           ; color[2][0][0]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][4][4]                                                                                                                           ; color[2][4][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][3][4]                                                                                                                           ; color[2][3][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][5][4]                                                                                                                           ; color[2][5][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][2][4]                                                                                                                           ; color[2][2][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][0][4]                                                                                                                           ; color[2][0][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][1][4]                                                                                                                           ; color[2][1][4]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; color[2][3][5]                                                                                                                           ; color[2][3][5]                                                                                                                           ; CCD_MCLK     ; CCD_MCLK    ; 0.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_10001'                                                                               ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.254 ; sound     ; state_sound.000 ; sound        ; CLK_10001   ; 0.000        ; 1.906      ; 0.945      ;
; -0.935 ; sound     ; state_sound.010 ; sound        ; CLK_10001   ; 0.000        ; 1.906      ; 1.264      ;
; -0.846 ; sound     ; state_sound.001 ; sound        ; CLK_10001   ; 0.000        ; 1.906      ; 1.353      ;
; -0.812 ; sound     ; pp[0]           ; sound        ; CLK_10001   ; 0.000        ; 1.906      ; 1.387      ;
; -0.812 ; sound     ; p[0]            ; sound        ; CLK_10001   ; 0.000        ; 1.906      ; 1.387      ;
; -0.754 ; sound     ; state_sound.000 ; sound        ; CLK_10001   ; -0.500       ; 1.906      ; 0.945      ;
; -0.613 ; sound     ; pp[4]           ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; p[4]            ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; pp[8]           ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; p[8]            ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; pp[2]           ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; pp[6]           ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; p[2]            ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; p[6]            ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; pp[12]          ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; pp[10]          ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; p[10]           ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; pp[14]          ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.613 ; sound     ; p[14]           ; sound        ; CLK_10001   ; 0.000        ; 1.934      ; 1.614      ;
; -0.605 ; sound     ; pp[7]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[3]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[7]            ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[3]            ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[1]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[5]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[5]            ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[11]          ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[11]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[9]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[9]            ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[15]          ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[15]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; pp[13]          ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.605 ; sound     ; p[13]           ; sound        ; CLK_10001   ; 0.000        ; 1.928      ; 1.616      ;
; -0.594 ; sound     ; now[0]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[4]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[8]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[7]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[3]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[2]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[6]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[1]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[5]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[12]         ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[11]         ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[10]         ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[9]          ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[15]         ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[14]         ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.594 ; sound     ; now[13]         ; sound        ; CLK_10001   ; 0.000        ; 1.931      ; 1.630      ;
; -0.584 ; sound     ; p[1]            ; sound        ; CLK_10001   ; 0.000        ; 1.919      ; 1.628      ;
; -0.584 ; sound     ; p[12]           ; sound        ; CLK_10001   ; 0.000        ; 1.919      ; 1.628      ;
; -0.435 ; sound     ; state_sound.010 ; sound        ; CLK_10001   ; -0.500       ; 1.906      ; 1.264      ;
; -0.346 ; sound     ; state_sound.001 ; sound        ; CLK_10001   ; -0.500       ; 1.906      ; 1.353      ;
; -0.312 ; sound     ; pp[0]           ; sound        ; CLK_10001   ; -0.500       ; 1.906      ; 1.387      ;
; -0.312 ; sound     ; p[0]            ; sound        ; CLK_10001   ; -0.500       ; 1.906      ; 1.387      ;
; -0.113 ; sound     ; pp[4]           ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; p[4]            ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; pp[8]           ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; p[8]            ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; pp[2]           ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; pp[6]           ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; p[2]            ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; p[6]            ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; pp[12]          ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; pp[10]          ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; p[10]           ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; pp[14]          ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.113 ; sound     ; p[14]           ; sound        ; CLK_10001   ; -0.500       ; 1.934      ; 1.614      ;
; -0.105 ; sound     ; pp[7]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[3]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[7]            ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[3]            ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[1]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[5]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[5]            ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[11]          ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[11]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[9]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[9]            ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[15]          ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[15]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; pp[13]          ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.105 ; sound     ; p[13]           ; sound        ; CLK_10001   ; -0.500       ; 1.928      ; 1.616      ;
; -0.094 ; sound     ; now[0]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[4]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[8]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[7]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[3]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[2]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[6]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[1]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[5]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[12]         ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[11]         ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[10]         ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[9]          ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[15]         ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[14]         ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
; -0.094 ; sound     ; now[13]         ; sound        ; CLK_10001   ; -0.500       ; 1.931      ; 1.630      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                          ;
+-------+------------------------------------+------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.048 ; CLK_10001                          ; CLK_10001                          ; CLK_10001                      ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 0.367      ;
; 0.048 ; CLK_10001                          ; CLK_10001                          ; CLK_10001                      ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 0.367      ;
; 0.048 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X    ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 0.367      ;
; 0.048 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X        ; AUDIO_DAC_ADC:audio|LRCK_1X    ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 0.367      ;
; 0.054 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK   ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 0.367      ;
; 0.054 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; AUDIO_DAC_ADC:audio|oAUD_BCK   ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:audio|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.356 ; count1[1]                          ; count1[1]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; count1[10]                         ; count1[10]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; count1[11]                         ; count1[11]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; count1[19]                         ; count1[19]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count1[3]                          ; count1[3]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count1[5]                          ; count1[5]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; count1[7]                          ; count1[7]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count1[9]                          ; count1[9]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count1[8]                          ; count1[8]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; count1[17]                         ; count1[17]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; count1[12]                         ; count1[12]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; count1[14]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; count1[0]                          ; count1[0]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; count1[2]                          ; count1[2]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; count1[6]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count1[4]                          ; count1[4]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; count1[13]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:audio|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; count1[16]                         ; count1[16]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count1[15]                         ; count1[15]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; count1[20]                         ; count1[20]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; count1[18]                         ; count1[18]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.534      ;
; 0.495 ; count1[10]                         ; count1[11]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; count1[11]                         ; count1[12]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; count1[5]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count1[3]                          ; count1[4]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count1[19]                         ; count1[20]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; count1[8]                          ; count1[9]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count1[7]                          ; count1[8]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; count1[12]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; count1[14]                         ; count1[15]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.512 ; count1[0]                          ; count1[1]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; count1[2]                          ; count1[3]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; count1[4]                          ; count1[5]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; count1[6]                          ; count1[7]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; count1[13]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; count1[16]                         ; count1[17]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; count1[15]                         ; count1[16]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; count1[18]                         ; count1[19]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.530 ; count1[10]                         ; count1[12]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; count1[11]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; count1[3]                          ; count1[5]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count1[5]                          ; count1[7]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; count1[7]                          ; count1[9]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; count1[12]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; count1[14]                         ; count1[16]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.545 ; count1[9]                          ; count1[10]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.698      ;
; 0.548 ; count1[2]                          ; count1[4]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; count1[1]                          ; count1[2]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; count1[4]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; count1[6]                          ; count1[8]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; count1[13]                         ; count1[15]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; count1[15]                         ; count1[17]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; count1[18]                         ; count1[20]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; count1[17]                         ; count1[18]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; count1[10]                         ; count1[13]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; count1[11]                         ; count1[14]                         ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; count1[3]                          ; count1[6]                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.720      ;
+-------+------------------------------------+------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.406      ;
; 0.258 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.410      ;
; 0.360 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.380 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; AUDIO_DAC_ADC:audio|oAUD_BCK ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.000        ; 0.000      ; 0.535      ;
+-------+---------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'GPIO_1[10]'                                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:u3|Frame_Cont[0]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[0]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:u3|mSTART                                                                                                                                        ; CCD_Capture:u3|mSTART                                                                                                                                        ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; CCD_Capture:u3|Frame_Cont[15]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[15]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.399      ;
; 0.253 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Mirror_Col:u8|Z_Cont[9]                                                                                                                                      ; Mirror_Col:u8|Z_Cont[9]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.411      ;
; 0.292 ; Mirror_Col:u8|Z_Cont[3]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg3                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.062      ; 0.492      ;
; 0.293 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.445      ;
; 0.297 ; Mirror_Col:u8|Z_Cont[6]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg6                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.062      ; 0.497      ;
; 0.299 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[4]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a4~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.452      ;
; 0.299 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[8]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a8~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.452      ;
; 0.301 ; RAW2RGB:u4|mDATAd_0[6]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[6]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.453      ;
; 0.301 ; RAW2RGB:u4|mDATAd_0[7]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[7]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.453      ;
; 0.301 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[1]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a1~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.454      ;
; 0.302 ; Mirror_Col:u8|Z_Cont[9]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg9                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.062      ; 0.502      ;
; 0.302 ; RAW2RGB:u4|mDATAd_0[8]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[8]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.454      ;
; 0.303 ; Mirror_Col:u8|Z_Cont[5]                                                                                                                                      ; Mirror_Col:u8|Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_9cn1:auto_generated|ram_block1a6~porta_address_reg5                               ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.062      ; 0.503      ;
; 0.304 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[0]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a0~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[2]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a2~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[5]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a5~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[7]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a7~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[9]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a9~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.457      ;
; 0.305 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|q_b[3]                             ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|altsyncram_4m81:altsyncram2|ram_block3a3~porta_datain_reg1     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.015      ; 0.458      ;
; 0.323 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; -0.006     ; 0.479      ;
; 0.337 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.489      ;
; 0.337 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.490      ;
; 0.340 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.492      ;
; 0.346 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; -0.013     ; 0.485      ;
; 0.346 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.503      ;
; 0.352 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.504      ;
; 0.356 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; RAW2RGB:u4|mDATAd_0[2]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[2]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CCD_Capture:u3|Frame_Cont[2]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[2]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:u3|Frame_Cont[9]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[9]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:u3|Frame_Cont[11]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[11]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CCD_Capture:u3|Frame_Cont[4]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[4]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|Frame_Cont[7]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[7]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|Frame_Cont[13]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[13]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|Frame_Cont[14]                                                                                                                                ; CCD_Capture:u3|Frame_Cont[14]                                                                                                                                ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; CCD_Capture:u3|Frame_Cont[1]                                                                                                                                 ; CCD_Capture:u3|Frame_Cont[1]                                                                                                                                 ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; RAW2RGB:u4|mDATAd_0[9]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[9]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[1]                                       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[1]                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[9]                                       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_gkn:auto_generated|cntr_3rf:cntr1|safe_q[9]                                       ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; RAW2RGB:u4|mDATAd_0[0]                                                                                                                                       ; RAW2RGB:u4|mCCD_B[0]                                                                                                                                         ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Mirror_Col:u8|Z_Cont[0]                                                                                                                                      ; Mirror_Col:u8|Z_Cont[0]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Mirror_Col:u8|Z_Cont[2]                                                                                                                                      ; Mirror_Col:u8|Z_Cont[2]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Mirror_Col:u8|Z_Cont[5]                                                                                                                                      ; Mirror_Col:u8|Z_Cont[5]                                                                                                                                      ; GPIO_1[10]   ; GPIO_1[10]  ; 0.000        ; 0.000      ; 0.520      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.396      ;
; 0.260 ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.412      ;
; 0.312 ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.464      ;
; 0.324 ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.477      ;
; 0.329 ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.481      ;
; 0.361 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.386 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.390 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.402 ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.553      ;
; 0.420 ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.575      ;
; 0.435 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.589      ;
; 0.451 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mSetup_ST.0010                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mI2C_GO                         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mSetup_ST.0001                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ; I2C_CCD_Config:u7|mSetup_ST.0000                  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.611      ;
; 0.480 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.008      ; 0.640      ;
; 0.491 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.644      ;
; 0.497 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.660      ;
; 0.507 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.661      ;
; 0.507 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.666      ;
; 0.518 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.672      ;
; 0.526 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.679      ;
; 0.526 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.678      ;
; 0.530 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.698      ;
; 0.545 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.699      ;
; 0.553 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.707      ;
; 0.554 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.709      ;
; 0.561 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.008      ; 0.721      ;
; 0.561 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.571 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.725      ;
; 0.571 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.725      ;
; 0.571 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.725      ;
; 0.575 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.728      ;
; 0.577 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 0.723      ;
; 0.582 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.744      ;
; 0.585 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.747      ;
; 0.586 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.748      ;
; 0.589 ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.742      ;
; 0.592 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.746      ;
; 0.596 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.616 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.771      ;
; 0.617 ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.772      ;
; 0.619 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.782      ;
; 0.622 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.785      ;
; 0.624 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.787      ;
; 0.624 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.775      ;
; 0.624 ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.008      ; 0.784      ;
; 0.631 ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.008      ; 0.791      ;
; 0.631 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.783      ;
; 0.632 ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.795      ;
; 0.633 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.785      ;
; 0.640 ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.806      ;
; 0.644 ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.807      ;
; 0.645 ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.798      ;
; 0.647 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.800      ;
; 0.647 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.800      ;
; 0.652 ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.805      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sound'                                                                            ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; score2[1] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score1[0] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score1[3] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score1[1] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score1[2] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score0[2] ; score0[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score0[0] ; score0[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score0[3] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score0[1] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; score0[0] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; score0[0] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; score0[0] ; score0[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; score0[2] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; score0[3] ; score0[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.525      ;
; 0.385 ; score0[1] ; score0[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; score0[1] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.538      ;
; 0.457 ; score0[2] ; score0[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.609      ;
; 0.462 ; score0[1] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.614      ;
; 0.470 ; score1[0] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.622      ;
; 0.472 ; score1[0] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.624      ;
; 0.519 ; score0[3] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.671      ;
; 0.543 ; score1[0] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; score1[0] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.697      ;
; 0.566 ; score0[0] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.718      ;
; 0.577 ; score0[1] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; score0[1] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; score0[1] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.730      ;
; 0.590 ; score1[1] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.742      ;
; 0.633 ; score0[1] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; score0[3] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.786      ;
; 0.634 ; score0[3] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; score0[3] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.787      ;
; 0.653 ; score1[2] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.805      ;
; 0.656 ; score1[2] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; score0[2] ; score1[0] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.810      ;
; 0.672 ; score1[1] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; score1[2] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.824      ;
; 0.681 ; score0[0] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; score0[0] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; score0[0] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.834      ;
; 0.690 ; score0[3] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; score1[1] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.842      ;
; 0.737 ; score0[0] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.889      ;
; 0.765 ; score1[3] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.917      ;
; 0.768 ; score1[3] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.920      ;
; 0.773 ; score0[2] ; score2[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.925      ;
; 0.773 ; score0[2] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.925      ;
; 0.774 ; score0[2] ; score1[1] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.926      ;
; 0.829 ; score0[2] ; score1[3] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.981      ;
; 0.838 ; score1[3] ; score1[2] ; sound        ; sound       ; 0.000        ; 0.000      ; 0.990      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                             ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                              ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Read                                                                                                                                  ; Sdram_Control_4Port:u6|Read                                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                              ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                         ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                    ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                               ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                    ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                              ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                             ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                              ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                              ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; Sdram_Control_4Port:u6|command:command1|BA[1]                                                                                                                ; Sdram_Control_4Port:u6|BA[1]                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|command:command1|command_delay[6]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|command_delay[5]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Sdram_Control_4Port:u6|command:command1|command_delay[5]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|command_delay[4]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u6|command:command1|BA[0]                                                                                                                ; Sdram_Control_4Port:u6|BA[0]                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                                             ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[14]                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                                             ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[21]                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|command:command1|command_delay[4]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|command_delay[3]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                             ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                  ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rWR2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u6|rWR2_ADDR[22]                                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Sdram_Control_4Port:u6|command:command1|command_done                                                                                                         ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Sdram_Control_4Port:u6|ST[1]                                                                                                                                 ; Sdram_Control_4Port:u6|CMD[1]                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Sdram_Control_4Port:u6|ST[1]                                                                                                                                 ; Sdram_Control_4Port:u6|CMD[0]                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                           ;
+-------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.263 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.447      ; 0.710      ;
; 0.287 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.476      ; 0.763      ;
; 0.291 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.476      ; 0.767      ;
; 0.446 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.427      ; 0.873      ;
; 0.506 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.463      ; 0.969      ;
; 0.541 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 0.971      ;
; 0.542 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 0.965      ;
; 0.543 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 0.973      ;
; 0.550 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 0.973      ;
; 0.575 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 0.998      ;
; 0.579 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.463      ; 1.042      ;
; 0.617 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.047      ;
; 0.620 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.050      ;
; 0.637 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.015      ;
; 0.640 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.476      ; 1.116      ;
; 0.643 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.020      ;
; 0.644 ; paddle_x_out[3] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.022      ;
; 0.649 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.026      ;
; 0.650 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.080      ;
; 0.653 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.083      ;
; 0.660 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.090      ;
; 0.663 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 1.086      ;
; 0.668 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 1.091      ;
; 0.669 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.099      ;
; 0.670 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.100      ;
; 0.670 ; paddle_x_out[4] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.048      ;
; 0.672 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.102      ;
; 0.688 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.108      ;
; 0.691 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.111      ;
; 0.707 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.464      ; 1.171      ;
; 0.710 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.476      ; 1.186      ;
; 0.711 ; paddle_x_out[5] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.088      ;
; 0.738 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.168      ;
; 0.740 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.170      ;
; 0.740 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.170      ;
; 0.742 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.430      ; 1.172      ;
; 0.749 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 1.172      ;
; 0.752 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.423      ; 1.175      ;
; 0.757 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.476      ; 1.233      ;
; 0.758 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.136      ;
; 0.763 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.141      ;
; 0.768 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.145      ;
; 0.772 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.149      ;
; 0.795 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.427      ; 1.222      ;
; 0.797 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.427      ; 1.224      ;
; 0.809 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.417      ; 1.226      ;
; 0.815 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.441      ; 1.256      ;
; 0.832 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.209      ;
; 0.842 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.377      ; 1.219      ;
; 0.843 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.221      ;
; 0.845 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.378      ; 1.223      ;
; 0.850 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.464      ; 1.314      ;
; 0.860 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.280      ;
; 0.869 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.375      ; 1.244      ;
; 0.869 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.289      ;
; 0.897 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.374      ; 1.271      ;
; 0.898 ; paddle_x_out[0] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.375      ; 1.273      ;
; 0.907 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.427      ; 1.334      ;
; 0.909 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.427      ; 1.336      ;
; 0.915 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[3]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.427      ; 1.342      ;
; 0.916 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.336      ;
; 0.924 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.344      ;
; 0.927 ; paddle_y_out[9] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.384      ; 1.311      ;
; 0.961 ; paddle_x_out[9] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.456      ; 1.417      ;
; 0.964 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.384      ;
; 1.009 ; paddle_x_out[2] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.374      ; 1.383      ;
; 1.017 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.374      ; 1.391      ;
; 1.018 ; paddle_x_out[1] ; ball_position_control:ball_position|ball_x[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.375      ; 1.393      ;
; 1.031 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.417      ; 1.448      ;
; 1.047 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.467      ;
; 1.058 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.417      ; 1.475      ;
; 1.066 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.472      ;
; 1.071 ; paddle_x_out[8] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.456      ; 1.527      ;
; 1.071 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.477      ;
; 1.073 ; paddle_x_out[6] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.456      ; 1.529      ;
; 1.076 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.496      ;
; 1.080 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.486      ;
; 1.081 ; paddle_y_out[0] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.398      ; 1.479      ;
; 1.100 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.520      ;
; 1.131 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.384      ; 1.515      ;
; 1.140 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.384      ; 1.524      ;
; 1.153 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.417      ; 1.570      ;
; 1.179 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.599      ;
; 1.184 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.398      ; 1.582      ;
; 1.195 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.601      ;
; 1.207 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.441      ; 1.648      ;
; 1.218 ; paddle_x_out[7] ; ball_position_control:ball_position|ball_x[6]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.456      ; 1.674      ;
; 1.218 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[9]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.420      ; 1.638      ;
; 1.223 ; paddle_y_out[4] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.464      ; 1.687      ;
; 1.232 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.638      ;
; 1.235 ; paddle_y_out[5] ; ball_position_control:ball_position|ball_y[8]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.384      ; 1.619      ;
; 1.236 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.417      ; 1.653      ;
; 1.237 ; paddle_y_out[1] ; ball_position_control:ball_position|ball_y[1]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.439      ; 1.676      ;
; 1.238 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.464      ; 1.702      ;
; 1.245 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[2]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.429      ; 1.674      ;
; 1.245 ; paddle_y_out[7] ; ball_position_control:ball_position|ball_y[0]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.398      ; 1.643      ;
; 1.247 ; paddle_y_out[8] ; ball_position_control:ball_position|ball_y[4]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.464      ; 1.711      ;
; 1.249 ; paddle_y_out[2] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.655      ;
; 1.258 ; paddle_y_out[6] ; ball_position_control:ball_position|ball_y[5]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.406      ; 1.664      ;
; 1.265 ; paddle_y_out[3] ; ball_position_control:ball_position|ball_y[7]~latch ; CCD_MCLK     ; KEY[0]      ; 0.000        ; 0.417      ; 1.682      ;
+-------+-----------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC_ADC:audio|LRCK_1X'                                                                                             ;
+-------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.865 ; now[13]   ; AUDIO_DAC_ADC:audio|AUD_outR[13] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.476      ;
; 0.865 ; now[3]    ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.544     ; 0.473      ;
; 0.868 ; now[1]    ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.479      ;
; 0.948 ; now[0]    ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.559      ;
; 0.949 ; now[8]    ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.544     ; 0.557      ;
; 0.950 ; now[4]    ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.544     ; 0.558      ;
; 0.955 ; now[10]   ; AUDIO_DAC_ADC:audio|AUD_outR[10] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.566      ;
; 0.965 ; now[2]    ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.540     ; 0.577      ;
; 0.971 ; now[14]   ; AUDIO_DAC_ADC:audio|AUD_outR[14] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.540     ; 0.583      ;
; 1.004 ; now[15]   ; AUDIO_DAC_ADC:audio|AUD_outR[15] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.546     ; 0.610      ;
; 1.050 ; now[12]   ; AUDIO_DAC_ADC:audio|AUD_outR[12] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.661      ;
; 1.051 ; now[9]    ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.662      ;
; 1.053 ; now[11]   ; AUDIO_DAC_ADC:audio|AUD_outR[11] ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.664      ;
; 1.054 ; now[6]    ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.665      ;
; 1.062 ; now[7]    ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.673      ;
; 1.063 ; now[5]    ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ; CLK_10001    ; AUDIO_DAC_ADC:audio|LRCK_1X ; 0.000        ; -0.541     ; 0.674      ;
+-------+-----------+----------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                        ;
+--------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.397 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 1.804      ;
; -3.379 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.636     ; 1.780      ;
; -3.379 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.636     ; 1.780      ;
; -3.379 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.636     ; 1.780      ;
; -3.379 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.636     ; 1.780      ;
+--------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; -1.568 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.333     ; 1.767      ;
; -1.568 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.333     ; 1.767      ;
; -1.568 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.333     ; 1.767      ;
; -1.568 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; 0.500        ; -0.333     ; 1.767      ;
+--------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CCD_MCLK'                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.504 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; CCD_MCLK    ; 0.500        ; -0.253     ; 1.783      ;
; -1.486 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; CCD_MCLK    ; 0.500        ; -0.247     ; 1.771      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.194     ; 2.090      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.198     ; 2.086      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.198     ; 2.086      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.198     ; 2.086      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.198     ; 2.086      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.198     ; 2.086      ;
; -1.285 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.198     ; 2.086      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.193     ; 2.074      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.195     ; 2.072      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.195     ; 2.072      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.195     ; 2.072      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.195     ; 2.072      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.195     ; 2.072      ;
; -1.268 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.195     ; 2.072      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.789      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.789      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.784      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.784      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.789      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.789      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.789      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.784      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.789      ;
; -1.004 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.784      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.242     ; 1.793      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.242     ; 1.793      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.242     ; 1.793      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.246     ; 1.789      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.246     ; 1.789      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.246     ; 1.789      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.246     ; 1.789      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.252     ; 1.783      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.242     ; 1.793      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.246     ; 1.789      ;
; -1.003 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.246     ; 1.789      ;
; -0.986 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.243     ; 1.775      ;
; -0.986 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.243     ; 1.775      ;
; -0.986 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.243     ; 1.775      ;
; -0.986 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.243     ; 1.775      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.770      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.248     ; 1.769      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.249     ; 1.768      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.249     ; 1.768      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.248     ; 1.769      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.248     ; 1.769      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.245     ; 1.772      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.248     ; 1.769      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.770      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.770      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.249     ; 1.768      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.248     ; 1.769      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.248     ; 1.769      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.770      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.770      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.249     ; 1.768      ;
; -0.985 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; CCD_MCLK    ; 1.000        ; -0.247     ; 1.770      ;
; -0.290 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                      ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.001      ; 0.823      ;
; -0.290 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                           ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.001      ; 0.823      ;
; -0.290 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                     ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.001      ; 0.823      ;
; -0.290 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                     ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.001      ; 0.823      ;
; -0.290 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                     ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.001      ; 0.823      ;
; -0.285 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                      ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.002      ; 0.819      ;
; -0.285 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                           ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.002      ; 0.819      ;
; -0.285 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                     ; CCD_MCLK     ; CCD_MCLK    ; 0.500        ; 0.002      ; 0.819      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[10]'                                                                                                                                                                                                                                   ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.383      ; 1.735      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.417      ; 1.769      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.411      ; 1.763      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.411      ; 1.763      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.405      ; 1.757      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.411      ; 1.763      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.394      ; 1.746      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.382      ; 1.734      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.383      ; 1.735      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.411      ; 1.763      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.406      ; 1.758      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.406      ; 1.758      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.411      ; 1.763      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.394      ; 1.746      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.395      ; 1.747      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.404      ; 1.756      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.407      ; 1.759      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.413      ; 1.765      ;
; -0.320 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.411      ; 1.763      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[7]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.115 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.428      ; 1.575      ;
; -0.104 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[10]  ; 1.000        ; 0.429      ; 1.565      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'low_freq_clk'                                                                                                                ;
+-------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.274 ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.019      ; 2.277      ;
; 0.291 ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.012      ; 2.253      ;
; 0.295 ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.008      ; 2.245      ;
; 0.295 ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.008      ; 2.245      ;
; 0.299 ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.007      ; 2.240      ;
; 0.299 ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.007      ; 2.240      ;
; 0.303 ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.008      ; 2.237      ;
; 0.303 ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.008      ; 2.237      ;
; 0.322 ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.017      ; 2.227      ;
; 0.322 ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.017      ; 2.227      ;
; 0.322 ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.017      ; 2.227      ;
; 0.331 ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.022      ; 2.223      ;
; 0.348 ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.021      ; 2.205      ;
; 0.349 ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.021      ; 2.204      ;
; 0.371 ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.019      ; 2.180      ;
; 0.385 ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.024      ; 2.171      ;
; 0.385 ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.024      ; 2.171      ;
; 0.385 ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.024      ; 2.171      ;
; 0.385 ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.024      ; 2.171      ;
; 0.385 ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.500        ; 2.024      ; 2.171      ;
; 0.774 ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.019      ; 2.277      ;
; 0.791 ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.012      ; 2.253      ;
; 0.795 ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.008      ; 2.245      ;
; 0.795 ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.008      ; 2.245      ;
; 0.799 ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.007      ; 2.240      ;
; 0.799 ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.007      ; 2.240      ;
; 0.803 ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.008      ; 2.237      ;
; 0.803 ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.008      ; 2.237      ;
; 0.822 ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.017      ; 2.227      ;
; 0.822 ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.017      ; 2.227      ;
; 0.822 ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.017      ; 2.227      ;
; 0.831 ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.022      ; 2.223      ;
; 0.848 ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.021      ; 2.205      ;
; 0.849 ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.021      ; 2.204      ;
; 0.871 ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.019      ; 2.180      ;
; 0.885 ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.024      ; 2.171      ;
; 0.885 ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.024      ; 2.171      ;
; 0.885 ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.024      ; 2.171      ;
; 0.885 ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.024      ; 2.171      ;
; 0.885 ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 1.000        ; 2.024      ; 2.171      ;
+-------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sound'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.313 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.313 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; 0.500        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
; 0.813 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; 1.000        ; 1.881      ; 2.100      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                   ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.450 ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.640      ; 1.722      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.462 ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.632      ; 1.702      ;
; 0.590 ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; 0.500        ; 1.656      ; 1.598      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.950 ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.640      ; 1.722      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 0.962 ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.632      ; 1.702      ;
; 1.090 ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; 1.000        ; 1.656      ; 1.598      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -1.633     ; 1.761      ;
; 1.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -1.637     ; 1.756      ;
; 3.975 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.071      ;
; 3.975 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.071      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.985 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 1.036      ;
; 3.988 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 1.031      ;
; 3.988 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 1.031      ;
; 3.988 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 1.031      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                        ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 4.097 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 0.940      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.356 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.584     ; 2.059      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.587     ; 2.038      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.374 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.580     ; 2.045      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.375 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.575     ; 2.049      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.610     ; 1.784      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.610     ; 1.784      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.650     ; 1.744      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.650     ; 1.744      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.605     ; 1.789      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.605     ; 1.789      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.605     ; 1.789      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.610     ; 1.784      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.650     ; 1.744      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.650     ; 1.744      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.650     ; 1.744      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.605     ; 1.789      ;
; 6.638 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.610     ; 1.784      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.604     ; 1.789      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.604     ; 1.789      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.604     ; 1.789      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.600     ; 1.793      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.604     ; 1.789      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.604     ; 1.789      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.636     ; 1.757      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.600     ; 1.793      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.595     ; 1.798      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.595     ; 1.798      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]    ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.604     ; 1.789      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                                 ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.636     ; 1.757      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.599     ; 1.794      ;
; 6.639 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                             ; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10.000       ; -1.600     ; 1.793      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                     ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.210 ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.656      ; 1.598      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.082 ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.632      ; 1.702      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; -0.070 ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; 0.000        ; 1.640      ; 1.722      ;
; 0.290  ; KEY[0]    ; Reset_Delay:u2|oRST_0   ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.656      ; 1.598      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|oRST_1   ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[7]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[6]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[5]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[4]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[1]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[2]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[3]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[0]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[9]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[10] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.418  ; KEY[0]    ; Reset_Delay:u2|Cont[8]  ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.632      ; 1.702      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[20] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[21] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[16] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[18] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[19] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[17] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[14] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[15] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[13] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[12] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|Cont[11] ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
; 0.430  ; KEY[0]    ; Reset_Delay:u2|oRST_2   ; KEY[0]       ; CLOCK_50    ; -0.500       ; 1.640      ; 1.722      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'low_freq_clk'                                                                                                                  ;
+--------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -0.005 ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.171      ;
; -0.005 ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.171      ;
; -0.005 ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.171      ;
; -0.005 ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.171      ;
; -0.005 ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.024      ; 2.171      ;
; 0.009  ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.019      ; 2.180      ;
; 0.031  ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.021      ; 2.204      ;
; 0.032  ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.021      ; 2.205      ;
; 0.049  ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.022      ; 2.223      ;
; 0.058  ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.017      ; 2.227      ;
; 0.058  ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.017      ; 2.227      ;
; 0.058  ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.017      ; 2.227      ;
; 0.077  ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.008      ; 2.237      ;
; 0.077  ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.008      ; 2.237      ;
; 0.081  ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.007      ; 2.240      ;
; 0.081  ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.007      ; 2.240      ;
; 0.085  ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.008      ; 2.245      ;
; 0.085  ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.008      ; 2.245      ;
; 0.089  ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.012      ; 2.253      ;
; 0.106  ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; 0.000        ; 2.019      ; 2.277      ;
; 0.495  ; KEY[0]    ; ball_position_control:ball_position|ball_y[6]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.024      ; 2.171      ;
; 0.495  ; KEY[0]    ; ball_position_control:ball_position|ball_y[3]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.024      ; 2.171      ;
; 0.495  ; KEY[0]    ; ball_position_control:ball_position|ball_y[1]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.024      ; 2.171      ;
; 0.495  ; KEY[0]    ; ball_position_control:ball_position|ball_y[4]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.024      ; 2.171      ;
; 0.495  ; KEY[0]    ; ball_position_control:ball_position|ball_x[8]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.024      ; 2.171      ;
; 0.509  ; KEY[0]    ; ball_position_control:ball_position|ball_y[0]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.019      ; 2.180      ;
; 0.531  ; KEY[0]    ; ball_position_control:ball_position|ball_x[3]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.021      ; 2.204      ;
; 0.532  ; KEY[0]    ; ball_position_control:ball_position|ball_x[5]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.021      ; 2.205      ;
; 0.549  ; KEY[0]    ; ball_position_control:ball_position|ball_y[2]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.022      ; 2.223      ;
; 0.558  ; KEY[0]    ; ball_position_control:ball_position|ball_x[0]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.017      ; 2.227      ;
; 0.558  ; KEY[0]    ; ball_position_control:ball_position|ball_x[2]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.017      ; 2.227      ;
; 0.558  ; KEY[0]    ; ball_position_control:ball_position|ball_x[9]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.017      ; 2.227      ;
; 0.577  ; KEY[0]    ; ball_position_control:ball_position|ball_x[6]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.008      ; 2.237      ;
; 0.577  ; KEY[0]    ; ball_position_control:ball_position|ball_x[4]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.008      ; 2.237      ;
; 0.581  ; KEY[0]    ; ball_position_control:ball_position|ball_y[5]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.007      ; 2.240      ;
; 0.581  ; KEY[0]    ; ball_position_control:ball_position|ball_y[7]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.007      ; 2.240      ;
; 0.585  ; KEY[0]    ; ball_position_control:ball_position|ball_y[8]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.008      ; 2.245      ;
; 0.585  ; KEY[0]    ; ball_position_control:ball_position|ball_y[9]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.008      ; 2.245      ;
; 0.589  ; KEY[0]    ; ball_position_control:ball_position|ball_x[7]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.012      ; 2.253      ;
; 0.606  ; KEY[0]    ; ball_position_control:ball_position|ball_x[1]~_emulated ; KEY[0]       ; low_freq_clk ; -0.500       ; 2.019      ; 2.277      ;
+--------+-----------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sound'                                                                         ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.067 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.067 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; 0.000        ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score2[1] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score1[0] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score1[3] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score1[1] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score1[2] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score0[2] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score0[0] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score0[3] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
; 0.567 ; KEY[0]    ; score0[1] ; KEY[0]       ; sound       ; -0.500       ; 1.881      ; 2.100      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CCD_MCLK'                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.402 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.968      ;
; 0.406 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.972      ;
; 0.406 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.972      ;
; 0.411 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.977      ;
; 0.412 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.978      ;
; 0.412 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.978      ;
; 0.412 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.978      ;
; 0.412 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.414      ; 1.978      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.437 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; 0.000        ; 1.390      ; 1.979      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.902 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.968      ;
; 0.906 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.972      ;
; 0.906 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.972      ;
; 0.911 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[4]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.977      ;
; 0.912 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.978      ;
; 0.912 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[6]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.978      ;
; 0.912 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[8]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.978      ;
; 0.912 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_b[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.414      ; 1.978      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_r[9]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[0]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[5]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 0.937 ; KEY[0]                                                                                                                        ; rgb:rgb_control|vga_g[7]                                                                                                                                    ; KEY[0]       ; CCD_MCLK    ; -0.500       ; 1.390      ; 1.979      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[9]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[4]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.015 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.250     ; 0.917      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.084 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.736      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.095 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.000      ; 0.747      ;
; 1.123 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oRequest                                                                                                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.251     ; 1.024      ;
; 1.123 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.251     ; 1.024      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[7]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[8]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[9]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[1]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[3]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[0]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[4]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[6]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[5]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.132 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[2]                                                                                                                                 ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.255     ; 1.029      ;
; 1.152 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                               ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.256     ; 1.048      ;
; 1.165 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.002      ; 0.819      ;
; 1.165 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.002      ; 0.819      ;
; 1.165 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.002      ; 0.819      ;
; 1.165 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.002      ; 0.819      ;
; 1.165 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.002      ; 0.819      ;
; 1.170 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 0.823      ;
; 1.170 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 0.823      ;
; 1.170 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 0.823      ;
; 1.170 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 0.823      ;
; 1.170 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; CCD_MCLK     ; CCD_MCLK    ; -0.500       ; 0.001      ; 0.823      ;
; 1.865 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.245     ; 1.772      ;
; 1.865 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.245     ; 1.772      ;
; 1.865 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.245     ; 1.772      ;
; 1.865 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.247     ; 1.770      ;
; 1.865 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; CCD_MCLK    ; 0.000        ; -0.248     ; 1.769      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[10]'                                                                                                    ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Pre_FVAL       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mSTART         ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_LVAL      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[0]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[1]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[2]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[3]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[4]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[5]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[6]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[7]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[8]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.637 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_DATA[9]   ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.218      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[0]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[1]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[2]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[3]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[4]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[5]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[6]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[7]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[8]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.716 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|Z_Cont[9]       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.453      ; 1.321      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[6]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[7]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[6]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[7]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[8]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[6]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[7]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[8]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[6]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[7]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.720 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[8]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.454      ; 1.326      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[2]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[1]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[2]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[6]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[7]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[3]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[4]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[8]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[9]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[5]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_G[10]         ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[2]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.723 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[3]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.314      ;
; 0.727 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[8]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.460      ; 1.339      ;
; 0.727 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[9]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.460      ; 1.339      ;
; 0.727 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[9]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.460      ; 1.339      ;
; 0.727 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[9]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.460      ; 1.339      ;
; 0.727 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[9]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.460      ; 1.339      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDVAL              ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[0]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[1]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[0]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[1]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[3]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[2]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[3]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[4]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_R[5]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[4]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mCCD_B[5]          ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[0]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[1]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[2]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[3]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[4]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_0[5]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[0]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[1]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.438      ; 1.320      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[4]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.730 ; Reset_Delay:u2|oRST_1 ; RAW2RGB:u4|mDATAd_1[5]        ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.439      ; 1.321      ;
; 0.732 ; Reset_Delay:u2|oRST_1 ; Mirror_Col:u8|mCCD_DVAL       ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.441      ; 1.325      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[1]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[0]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[2]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[3]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[4]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[5]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[6]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[7]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[8]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[9]  ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[10] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[11] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[12] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[13] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[14] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.963 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Frame_Cont[15] ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.443      ; 1.558      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[0]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|mCCD_FVAL      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[1]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[2]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[3]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[4]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[5]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[6]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
; 0.984 ; Reset_Delay:u2|oRST_1 ; CCD_Capture:u3|Y_Cont[7]      ; CLOCK_50     ; GPIO_1[10]  ; 0.000        ; 0.429      ; 1.565      ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+
; 2.448 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.333     ; 1.767      ;
; 2.448 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.333     ; 1.767      ;
; 2.448 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.333     ; 1.767      ;
; 2.448 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:audio|oAUD_BCK ; -0.500       ; -0.333     ; 1.767      ;
+-------+-----------------------+---------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                  ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 1.732      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.735      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.746      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.735      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.755      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.746      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.735      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.763      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.763      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.746      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.746      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.763      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[2]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[1]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.222 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[0]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.756      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.599     ; 1.776      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.599     ; 1.776      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.607     ; 1.768      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.763      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.747      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.764      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.764      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.764      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.607     ; 1.768      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.607     ; 1.768      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.763      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.747      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.764      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.607     ; 1.768      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.605     ; 1.770      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.606     ; 1.769      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.605     ; 1.770      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.605     ; 1.770      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.763      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.763      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.602     ; 1.773      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.747      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.747      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.605     ; 1.770      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.607     ; 1.768      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.763      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.763      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.607     ; 1.768      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.598     ; 1.777      ;
; 3.223 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 1.747      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                        ;
+-------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.264 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.636     ; 1.780      ;
; 3.264 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.636     ; 1.780      ;
; 3.264 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.636     ; 1.780      ;
; 3.264 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.636     ; 1.780      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
; 3.282 ; Reset_Delay:u2|oRST_0 ; AUDIO_DAC_ADC:audio|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 1.804      ;
+-------+-----------------------+------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CCD_MCLK'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a1                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a1                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CCD_MCLK ; Rise       ; m4k:m4k_block|altsyncram:altsyncram_component|altsyncram_0ud1:auto_generated|ram_block1a12~porta_address_reg10 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[10]'                                                                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; GPIO_1[10] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_x[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[0]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[1]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[2]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[3]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[4]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[5]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[6]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[7]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[8]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position_control:ball_position|ball_y[9]~latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[0]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[0]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[6]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[6]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[7]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[7]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[8]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[8]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_x[9]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_x[9]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[0]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[0]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[1]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[2]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[3]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[4]~latch|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[5]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[6]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[6]~latch|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[7]~latch|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[7]~latch|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[8]~latch|datab                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[8]~latch|datab                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; ball_position|ball_y[9]~latch|datab                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; ball_position|ball_y[9]~latch|datab                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'low_freq_clk'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_x[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_position_control:ball_position|ball_y[9]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_state[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_state[0]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_state[1]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_state[1]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; ball_state[2]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; ball_state[2]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][2][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][2][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][3][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][3][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][3][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][3][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][3][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][3][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][4][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][4][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][4][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][4][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][4][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][4][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][5][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][5][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][5][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][5][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[0][5][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[0][5][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][0][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][0][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][0][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][1][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][1][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][1][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][2][0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][2][1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; low_freq_clk ; Rise       ; m[1][2][2]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; low_freq_clk ; Rise       ; m[1][2][2]                                              ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_10001'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target  ;
+--------+--------------+----------------+------------------+-----------+------------+---------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; ct[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; ct[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; now[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; now[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10001 ; Rise       ; p[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10001 ; Rise       ; p[9]    ;
+--------+--------------+----------------+------------------+-----------+------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_CCD_Config:u7|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0010                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u7|mSetup_ST.0010                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|LRCK_1X'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:audio|AUD_outR[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|AUD_outR[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|LRCK_1X ; Rise       ; audio|LRCK_1X~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sound'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score1[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score1[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sound ; Rise       ; score2[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sound ; Rise       ; score2[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score1[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score1[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; score2[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; score2[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; sound|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; sound|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; sound~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; sound~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sound ; Rise       ; sound~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sound ; Rise       ; sound~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:audio|oAUD_BCK'                                                                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:audio|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:audio|oAUD_BCK ; Rise       ; audio|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'm[0][0][0]'                                                                ;
+-------+--------------+----------------+------------------+------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~14|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~14|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~14|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~14|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~15|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~15|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~15|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~15|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~16|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~16|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~16|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~16|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~17|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~17|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~17|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~17|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~18|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~18|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~18|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~18|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~19|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~19|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~19|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~19|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~20|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~20|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; Mux104~20|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; Mux104~20|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[10]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[11]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[12]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[13]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[13]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; freq[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; freq[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; m[0][0][0] ; Rise       ; m[0][0][0]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; m[0][0][0] ; Rise       ; m[0][0][0]|regout      ;
+-------+--------------+----------------+------------------+------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 2.620 ; 5.000        ; 2.380          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CCD_MCLK                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CCD_MCLK                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[0]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[0]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[10]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[10]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[11]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[11]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[12]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[12]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[13]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[13]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[14]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[14]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[15]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[15]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[16]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[16]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[17]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[17]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[18]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[18]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[19]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[19]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[1]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[1]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[20]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[20]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[21]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[21]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[2]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[2]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[3]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[3]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[4]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[4]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[5]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[5]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[6]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[6]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[7]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[7]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[8]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[8]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[9]             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|Cont[9]             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_0              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_0              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_1              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_1              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_2              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:u2|oRST_2              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CCD_MCLK|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CCD_MCLK|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; u2|Cont[0]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u2|Cont[0]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; u2|Cont[10]|clk                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u2|Cont[10]|clk                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; u2|Cont[11]|clk                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u2|Cont[11]|clk                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X        ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CLK_10001                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[0]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[10]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[11]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[12]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[13]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[14]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[15]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[16]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[17]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[18]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[19]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[1]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[20]                         ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[2]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[3]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[4]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[5]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[6]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[7]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[8]                          ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[9]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[0]     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[1]     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|BCK_DIV[2]     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X        ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[0] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[1] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[2] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[3] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[4] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[5] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[6] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[7] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X_DIV[8] ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; CLK_10001                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[0]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[10]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[11]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[12]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[13]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[14]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[15]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[16]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[17]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[18]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[19]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[1]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[20]                         ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[2]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[3]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[4]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[5]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[6]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[7]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[8]                          ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[9]                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CLK_10001|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|BCK_DIV[0]|clk               ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|BCK_DIV[1]|clk               ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|BCK_DIV[2]|clk               ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[0]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[1]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[2]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[3]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[4]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[5]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[6]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[7]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X_DIV[8]|clk           ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|LRCK_1X|clk                  ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio|oAUD_BCK|clk                 ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[10]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[11]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[12]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[13]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[14]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[15]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[16]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[17]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[18]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[19]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; count1[20]|clk                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; KEY[*]       ; CCD_MCLK                        ; 3.829  ; 3.829  ; Rise       ; CCD_MCLK                                  ;
;  KEY[0]      ; CCD_MCLK                        ; 3.829  ; 3.829  ; Rise       ; CCD_MCLK                                  ;
; KEY[*]       ; CLK_10001                       ; 0.708  ; 0.708  ; Rise       ; CLK_10001                                 ;
;  KEY[0]      ; CLK_10001                       ; 0.708  ; 0.708  ; Rise       ; CLK_10001                                 ;
; GPIO_1[*]    ; GPIO_1[10]                      ; -1.186 ; -1.186 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[0]   ; GPIO_1[10]                      ; -1.186 ; -1.186 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[1]   ; GPIO_1[10]                      ; -1.186 ; -1.186 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[2]   ; GPIO_1[10]                      ; -1.216 ; -1.216 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[3]   ; GPIO_1[10]                      ; -1.216 ; -1.216 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[4]   ; GPIO_1[10]                      ; -1.199 ; -1.199 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[5]   ; GPIO_1[10]                      ; -1.189 ; -1.189 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[6]   ; GPIO_1[10]                      ; -1.229 ; -1.229 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[7]   ; GPIO_1[10]                      ; -1.229 ; -1.229 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[8]   ; GPIO_1[10]                      ; -1.201 ; -1.201 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[9]   ; GPIO_1[10]                      ; -1.201 ; -1.201 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[12]  ; GPIO_1[10]                      ; -1.219 ; -1.219 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[13]  ; GPIO_1[10]                      ; -1.219 ; -1.219 ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; GPIO_1[10]                      ; 1.810  ; 1.810  ; Rise       ; GPIO_1[10]                                ;
;  KEY[2]      ; GPIO_1[10]                      ; 1.810  ; 1.810  ; Rise       ; GPIO_1[10]                                ;
; SW[*]        ; GPIO_1[10]                      ; 2.469  ; 2.469  ; Rise       ; GPIO_1[10]                                ;
;  SW[17]      ; GPIO_1[10]                      ; 2.469  ; 2.469  ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.413  ; 2.413  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  KEY[1]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.413  ; 2.413  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; SW[*]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.846  ; 2.846  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[0]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.185 ; -0.185 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[1]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.900 ; -0.900 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[2]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.974 ; -0.974 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[3]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.191  ; 0.191  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[4]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.305  ; 0.305  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[5]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.266  ; 0.266  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[6]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.031 ; -0.031 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[7]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.135  ; 0.135  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[8]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.005  ; 0.005  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[9]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.582 ; -0.582 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[10]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.399 ; -0.399 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[11]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.016  ; 0.016  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[12]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.170  ; 0.170  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[13]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.763  ; 2.763  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[14]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.349  ; 2.349  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[15]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.846  ; 2.846  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; KEY[*]       ; low_freq_clk                    ; 4.767  ; 4.767  ; Rise       ; low_freq_clk                              ;
;  KEY[0]      ; low_freq_clk                    ; 4.767  ; 4.767  ; Rise       ; low_freq_clk                              ;
;  KEY[1]      ; low_freq_clk                    ; 2.599  ; 2.599  ; Rise       ; low_freq_clk                              ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 4.023  ; 4.023  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 3.788  ; 3.788  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 3.913  ; 3.913  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 3.978  ; 3.978  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 3.869  ; 3.869  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 3.725  ; 3.725  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 3.840  ; 3.840  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 3.720  ; 3.720  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 4.023  ; 4.023  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 3.825  ; 3.825  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 3.761  ; 3.761  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 3.758  ; 3.758  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 4.009  ; 4.009  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 3.991  ; 3.991  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 3.815  ; 3.815  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 3.943  ; 3.943  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; KEY[*]       ; CCD_MCLK                        ; -0.392 ; -0.392 ; Rise       ; CCD_MCLK                                  ;
;  KEY[0]      ; CCD_MCLK                        ; -0.392 ; -0.392 ; Rise       ; CCD_MCLK                                  ;
; KEY[*]       ; CLK_10001                       ; -0.324 ; -0.324 ; Rise       ; CLK_10001                                 ;
;  KEY[0]      ; CLK_10001                       ; -0.324 ; -0.324 ; Rise       ; CLK_10001                                 ;
; GPIO_1[*]    ; GPIO_1[10]                      ; 1.315  ; 1.315  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[0]   ; GPIO_1[10]                      ; 1.272  ; 1.272  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[1]   ; GPIO_1[10]                      ; 1.272  ; 1.272  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[2]   ; GPIO_1[10]                      ; 1.302  ; 1.302  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[3]   ; GPIO_1[10]                      ; 1.302  ; 1.302  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[4]   ; GPIO_1[10]                      ; 1.285  ; 1.285  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[5]   ; GPIO_1[10]                      ; 1.275  ; 1.275  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[6]   ; GPIO_1[10]                      ; 1.315  ; 1.315  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[7]   ; GPIO_1[10]                      ; 1.315  ; 1.315  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[8]   ; GPIO_1[10]                      ; 1.287  ; 1.287  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[9]   ; GPIO_1[10]                      ; 1.287  ; 1.287  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[12]  ; GPIO_1[10]                      ; 1.305  ; 1.305  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[13]  ; GPIO_1[10]                      ; 1.305  ; 1.305  ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; GPIO_1[10]                      ; -1.690 ; -1.690 ; Rise       ; GPIO_1[10]                                ;
;  KEY[2]      ; GPIO_1[10]                      ; -1.690 ; -1.690 ; Rise       ; GPIO_1[10]                                ;
; SW[*]        ; GPIO_1[10]                      ; -2.349 ; -2.349 ; Rise       ; GPIO_1[10]                                ;
;  SW[17]      ; GPIO_1[10]                      ; -2.349 ; -2.349 ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.089 ; -2.089 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  KEY[1]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.089 ; -2.089 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; SW[*]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.094  ; 1.094  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[0]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.305  ; 0.305  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[1]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.020  ; 1.020  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[2]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.094  ; 1.094  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[3]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.071 ; -0.071 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[4]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.185 ; -0.185 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[5]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.146 ; -0.146 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[6]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.151  ; 0.151  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[7]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.015 ; -0.015 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[8]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.115  ; 0.115  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[9]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.702  ; 0.702  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[10]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.519  ; 0.519  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[11]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.104  ; 0.104  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[12]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.050 ; -0.050 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[13]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.643 ; -2.643 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[14]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.229 ; -2.229 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[15]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.726 ; -2.726 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; KEY[*]       ; low_freq_clk                    ; -0.204 ; -0.204 ; Rise       ; low_freq_clk                              ;
;  KEY[0]      ; low_freq_clk                    ; -0.204 ; -0.204 ; Rise       ; low_freq_clk                              ;
;  KEY[1]      ; low_freq_clk                    ; -2.479 ; -2.479 ; Rise       ; low_freq_clk                              ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -3.668 ; -3.668 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -3.793 ; -3.793 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -3.858 ; -3.858 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -3.749 ; -3.749 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -3.605 ; -3.605 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -3.720 ; -3.720 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -3.903 ; -3.903 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -3.705 ; -3.705 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -3.641 ; -3.641 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -3.638 ; -3.638 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.889 ; -3.889 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.871 ; -3.871 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.695 ; -3.695 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -3.823 ; -3.823 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 2.846  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 6.297  ; 6.297  ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 2.846  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 2.846  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 2.846  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 3.301  ;        ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ;        ; 3.301  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 6.018  ; 6.018  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; GPIO_1[*]      ; CCD_MCLK                        ; 2.514  ;        ; Rise       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ; 2.514  ;        ; Rise       ; CCD_MCLK                                  ;
; VGA_B[*]       ; CCD_MCLK                        ; 8.806  ; 8.806  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[0]      ; CCD_MCLK                        ; 8.516  ; 8.516  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[1]      ; CCD_MCLK                        ; 8.516  ; 8.516  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[2]      ; CCD_MCLK                        ; 8.493  ; 8.493  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[3]      ; CCD_MCLK                        ; 8.483  ; 8.483  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[4]      ; CCD_MCLK                        ; 8.806  ; 8.806  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[5]      ; CCD_MCLK                        ; 8.446  ; 8.446  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[6]      ; CCD_MCLK                        ; 8.288  ; 8.288  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[7]      ; CCD_MCLK                        ; 8.348  ; 8.348  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[8]      ; CCD_MCLK                        ; 8.238  ; 8.238  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[9]      ; CCD_MCLK                        ; 8.399  ; 8.399  ; Rise       ; CCD_MCLK                                  ;
; VGA_BLANK      ; CCD_MCLK                        ; 4.886  ; 4.886  ; Rise       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ;        ; 2.314  ; Rise       ; CCD_MCLK                                  ;
; VGA_G[*]       ; CCD_MCLK                        ; 9.056  ; 9.056  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[0]      ; CCD_MCLK                        ; 9.023  ; 9.023  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[1]      ; CCD_MCLK                        ; 9.023  ; 9.023  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[2]      ; CCD_MCLK                        ; 9.008  ; 9.008  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[3]      ; CCD_MCLK                        ; 9.008  ; 9.008  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[4]      ; CCD_MCLK                        ; 9.056  ; 9.056  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[5]      ; CCD_MCLK                        ; 9.027  ; 9.027  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[6]      ; CCD_MCLK                        ; 8.853  ; 8.853  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[7]      ; CCD_MCLK                        ; 8.953  ; 8.953  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[8]      ; CCD_MCLK                        ; 8.892  ; 8.892  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[9]      ; CCD_MCLK                        ; 8.899  ; 8.899  ; Rise       ; CCD_MCLK                                  ;
; VGA_HS         ; CCD_MCLK                        ; 4.538  ; 4.538  ; Rise       ; CCD_MCLK                                  ;
; VGA_R[*]       ; CCD_MCLK                        ; 9.328  ; 9.328  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[0]      ; CCD_MCLK                        ; 9.328  ; 9.328  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[1]      ; CCD_MCLK                        ; 9.107  ; 9.107  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[2]      ; CCD_MCLK                        ; 9.107  ; 9.107  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[3]      ; CCD_MCLK                        ; 9.117  ; 9.117  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[4]      ; CCD_MCLK                        ; 9.122  ; 9.122  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[5]      ; CCD_MCLK                        ; 9.124  ; 9.124  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[6]      ; CCD_MCLK                        ; 9.087  ; 9.087  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[7]      ; CCD_MCLK                        ; 9.107  ; 9.107  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[8]      ; CCD_MCLK                        ; 9.011  ; 9.011  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[9]      ; CCD_MCLK                        ; 8.992  ; 8.992  ; Rise       ; CCD_MCLK                                  ;
; VGA_VS         ; CCD_MCLK                        ; 4.182  ; 4.182  ; Rise       ; CCD_MCLK                                  ;
; GPIO_1[*]      ; CCD_MCLK                        ;        ; 2.514  ; Fall       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ;        ; 2.514  ; Fall       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ; 2.314  ;        ; Fall       ; CCD_MCLK                                  ;
; LEDR[*]        ; CLK_10001                       ; 4.963  ; 4.963  ; Rise       ; CLK_10001                                 ;
;  LEDR[0]       ; CLK_10001                       ; 4.944  ; 4.944  ; Rise       ; CLK_10001                                 ;
;  LEDR[1]       ; CLK_10001                       ; 4.721  ; 4.721  ; Rise       ; CLK_10001                                 ;
;  LEDR[2]       ; CLK_10001                       ; 4.522  ; 4.522  ; Rise       ; CLK_10001                                 ;
;  LEDR[3]       ; CLK_10001                       ; 4.515  ; 4.515  ; Rise       ; CLK_10001                                 ;
;  LEDR[4]       ; CLK_10001                       ; 4.530  ; 4.530  ; Rise       ; CLK_10001                                 ;
;  LEDR[5]       ; CLK_10001                       ; 4.855  ; 4.855  ; Rise       ; CLK_10001                                 ;
;  LEDR[6]       ; CLK_10001                       ; 4.826  ; 4.826  ; Rise       ; CLK_10001                                 ;
;  LEDR[7]       ; CLK_10001                       ; 4.963  ; 4.963  ; Rise       ; CLK_10001                                 ;
;  LEDR[8]       ; CLK_10001                       ; 4.043  ; 4.043  ; Rise       ; CLK_10001                                 ;
;  LEDR[9]       ; CLK_10001                       ; 4.152  ; 4.152  ; Rise       ; CLK_10001                                 ;
;  LEDR[10]      ; CLK_10001                       ; 4.047  ; 4.047  ; Rise       ; CLK_10001                                 ;
;  LEDR[11]      ; CLK_10001                       ; 4.066  ; 4.066  ; Rise       ; CLK_10001                                 ;
;  LEDR[12]      ; CLK_10001                       ; 4.060  ; 4.060  ; Rise       ; CLK_10001                                 ;
;  LEDR[13]      ; CLK_10001                       ; 4.162  ; 4.162  ; Rise       ; CLK_10001                                 ;
;  LEDR[14]      ; CLK_10001                       ; 4.219  ; 4.219  ; Rise       ; CLK_10001                                 ;
;  LEDR[15]      ; CLK_10001                       ; 4.186  ; 4.186  ; Rise       ; CLK_10001                                 ;
; HEX0[*]        ; GPIO_1[10]                      ; 5.731  ; 5.731  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[0]       ; GPIO_1[10]                      ; 5.731  ; 5.731  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[1]       ; GPIO_1[10]                      ; 5.693  ; 5.693  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[2]       ; GPIO_1[10]                      ; 5.699  ; 5.699  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[3]       ; GPIO_1[10]                      ; 5.607  ; 5.607  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[4]       ; GPIO_1[10]                      ; 5.615  ; 5.615  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[5]       ; GPIO_1[10]                      ; 5.595  ; 5.595  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[6]       ; GPIO_1[10]                      ; 5.596  ; 5.596  ; Rise       ; GPIO_1[10]                                ;
; HEX1[*]        ; GPIO_1[10]                      ; 5.128  ; 5.128  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[0]       ; GPIO_1[10]                      ; 5.105  ; 5.105  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[1]       ; GPIO_1[10]                      ; 5.128  ; 5.128  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[2]       ; GPIO_1[10]                      ; 4.905  ; 4.905  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[3]       ; GPIO_1[10]                      ; 4.873  ; 4.873  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[4]       ; GPIO_1[10]                      ; 4.906  ; 4.906  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[5]       ; GPIO_1[10]                      ; 4.995  ; 4.995  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[6]       ; GPIO_1[10]                      ; 5.030  ; 5.030  ; Rise       ; GPIO_1[10]                                ;
; HEX2[*]        ; GPIO_1[10]                      ; 4.928  ; 4.928  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[0]       ; GPIO_1[10]                      ; 4.889  ; 4.889  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[1]       ; GPIO_1[10]                      ; 4.852  ; 4.852  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[2]       ; GPIO_1[10]                      ; 4.919  ; 4.919  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[3]       ; GPIO_1[10]                      ; 4.928  ; 4.928  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[4]       ; GPIO_1[10]                      ; 4.898  ; 4.898  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[5]       ; GPIO_1[10]                      ; 4.869  ; 4.869  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[6]       ; GPIO_1[10]                      ; 4.863  ; 4.863  ; Rise       ; GPIO_1[10]                                ;
; HEX3[*]        ; GPIO_1[10]                      ; 4.836  ; 4.836  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[0]       ; GPIO_1[10]                      ; 4.791  ; 4.791  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[1]       ; GPIO_1[10]                      ; 4.755  ; 4.755  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[2]       ; GPIO_1[10]                      ; 4.760  ; 4.760  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[3]       ; GPIO_1[10]                      ; 4.735  ; 4.735  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[4]       ; GPIO_1[10]                      ; 4.761  ; 4.761  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[5]       ; GPIO_1[10]                      ; 4.831  ; 4.831  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[6]       ; GPIO_1[10]                      ; 4.836  ; 4.836  ; Rise       ; GPIO_1[10]                                ;
; LEDG[*]        ; GPIO_1[10]                      ; 4.981  ; 4.981  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[0]       ; GPIO_1[10]                      ; 4.602  ; 4.602  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[1]       ; GPIO_1[10]                      ; 4.564  ; 4.564  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[2]       ; GPIO_1[10]                      ; 4.556  ; 4.556  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[3]       ; GPIO_1[10]                      ; 4.555  ; 4.555  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[4]       ; GPIO_1[10]                      ; 4.520  ; 4.520  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[5]       ; GPIO_1[10]                      ; 4.510  ; 4.510  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[6]       ; GPIO_1[10]                      ; 4.291  ; 4.291  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[7]       ; GPIO_1[10]                      ; 4.413  ; 4.413  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[8]       ; GPIO_1[10]                      ; 4.981  ; 4.981  ; Rise       ; GPIO_1[10]                                ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.519  ; 5.519  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.519  ; 5.519  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[15]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.483  ; 4.483  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.451  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.451  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; VGA_B[*]       ; low_freq_clk                    ; 6.821  ; 6.821  ; Rise       ; low_freq_clk                              ;
;  VGA_B[0]      ; low_freq_clk                    ; 6.531  ; 6.531  ; Rise       ; low_freq_clk                              ;
;  VGA_B[1]      ; low_freq_clk                    ; 6.531  ; 6.531  ; Rise       ; low_freq_clk                              ;
;  VGA_B[2]      ; low_freq_clk                    ; 6.508  ; 6.508  ; Rise       ; low_freq_clk                              ;
;  VGA_B[3]      ; low_freq_clk                    ; 6.498  ; 6.498  ; Rise       ; low_freq_clk                              ;
;  VGA_B[4]      ; low_freq_clk                    ; 6.821  ; 6.821  ; Rise       ; low_freq_clk                              ;
;  VGA_B[5]      ; low_freq_clk                    ; 6.461  ; 6.461  ; Rise       ; low_freq_clk                              ;
;  VGA_B[6]      ; low_freq_clk                    ; 6.303  ; 6.303  ; Rise       ; low_freq_clk                              ;
;  VGA_B[7]      ; low_freq_clk                    ; 6.363  ; 6.363  ; Rise       ; low_freq_clk                              ;
;  VGA_B[8]      ; low_freq_clk                    ; 6.253  ; 6.253  ; Rise       ; low_freq_clk                              ;
;  VGA_B[9]      ; low_freq_clk                    ; 6.414  ; 6.414  ; Rise       ; low_freq_clk                              ;
; VGA_G[*]       ; low_freq_clk                    ; 7.071  ; 7.071  ; Rise       ; low_freq_clk                              ;
;  VGA_G[0]      ; low_freq_clk                    ; 7.038  ; 7.038  ; Rise       ; low_freq_clk                              ;
;  VGA_G[1]      ; low_freq_clk                    ; 7.038  ; 7.038  ; Rise       ; low_freq_clk                              ;
;  VGA_G[2]      ; low_freq_clk                    ; 7.023  ; 7.023  ; Rise       ; low_freq_clk                              ;
;  VGA_G[3]      ; low_freq_clk                    ; 7.023  ; 7.023  ; Rise       ; low_freq_clk                              ;
;  VGA_G[4]      ; low_freq_clk                    ; 7.071  ; 7.071  ; Rise       ; low_freq_clk                              ;
;  VGA_G[5]      ; low_freq_clk                    ; 7.042  ; 7.042  ; Rise       ; low_freq_clk                              ;
;  VGA_G[6]      ; low_freq_clk                    ; 6.868  ; 6.868  ; Rise       ; low_freq_clk                              ;
;  VGA_G[7]      ; low_freq_clk                    ; 6.968  ; 6.968  ; Rise       ; low_freq_clk                              ;
;  VGA_G[8]      ; low_freq_clk                    ; 6.907  ; 6.907  ; Rise       ; low_freq_clk                              ;
;  VGA_G[9]      ; low_freq_clk                    ; 6.914  ; 6.914  ; Rise       ; low_freq_clk                              ;
; VGA_R[*]       ; low_freq_clk                    ; 7.343  ; 7.343  ; Rise       ; low_freq_clk                              ;
;  VGA_R[0]      ; low_freq_clk                    ; 7.343  ; 7.343  ; Rise       ; low_freq_clk                              ;
;  VGA_R[1]      ; low_freq_clk                    ; 7.122  ; 7.122  ; Rise       ; low_freq_clk                              ;
;  VGA_R[2]      ; low_freq_clk                    ; 7.122  ; 7.122  ; Rise       ; low_freq_clk                              ;
;  VGA_R[3]      ; low_freq_clk                    ; 7.132  ; 7.132  ; Rise       ; low_freq_clk                              ;
;  VGA_R[4]      ; low_freq_clk                    ; 7.137  ; 7.137  ; Rise       ; low_freq_clk                              ;
;  VGA_R[5]      ; low_freq_clk                    ; 7.139  ; 7.139  ; Rise       ; low_freq_clk                              ;
;  VGA_R[6]      ; low_freq_clk                    ; 7.102  ; 7.102  ; Rise       ; low_freq_clk                              ;
;  VGA_R[7]      ; low_freq_clk                    ; 7.122  ; 7.122  ; Rise       ; low_freq_clk                              ;
;  VGA_R[8]      ; low_freq_clk                    ; 7.026  ; 7.026  ; Rise       ; low_freq_clk                              ;
;  VGA_R[9]      ; low_freq_clk                    ; 7.007  ; 7.007  ; Rise       ; low_freq_clk                              ;
; AUD_XCK        ; CLOCK_27                        ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1]            ;
; AUD_XCK        ; CLOCK_27                        ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1]            ;
; HEX5[*]        ; sound                           ; 4.954  ; 4.954  ; Rise       ; sound                                     ;
;  HEX5[3]       ; sound                           ; 4.954  ; 4.954  ; Rise       ; sound                                     ;
;  HEX5[6]       ; sound                           ; 4.815  ; 4.815  ; Rise       ; sound                                     ;
; HEX6[*]        ; sound                           ; 5.081  ; 5.081  ; Rise       ; sound                                     ;
;  HEX6[0]       ; sound                           ; 4.983  ; 4.983  ; Rise       ; sound                                     ;
;  HEX6[1]       ; sound                           ; 4.791  ; 4.791  ; Rise       ; sound                                     ;
;  HEX6[2]       ; sound                           ; 5.081  ; 5.081  ; Rise       ; sound                                     ;
;  HEX6[3]       ; sound                           ; 4.753  ; 4.753  ; Rise       ; sound                                     ;
;  HEX6[4]       ; sound                           ; 4.756  ; 4.756  ; Rise       ; sound                                     ;
;  HEX6[5]       ; sound                           ; 4.734  ; 4.734  ; Rise       ; sound                                     ;
;  HEX6[6]       ; sound                           ; 4.734  ; 4.734  ; Rise       ; sound                                     ;
; HEX7[*]        ; sound                           ; 4.756  ; 4.756  ; Rise       ; sound                                     ;
;  HEX7[0]       ; sound                           ; 4.622  ; 4.622  ; Rise       ; sound                                     ;
;  HEX7[1]       ; sound                           ; 4.622  ; 4.622  ; Rise       ; sound                                     ;
;  HEX7[2]       ; sound                           ; 4.598  ; 4.598  ; Rise       ; sound                                     ;
;  HEX7[3]       ; sound                           ; 4.601  ; 4.601  ; Rise       ; sound                                     ;
;  HEX7[4]       ; sound                           ; 4.599  ; 4.599  ; Rise       ; sound                                     ;
;  HEX7[5]       ; sound                           ; 4.753  ; 4.753  ; Rise       ; sound                                     ;
;  HEX7[6]       ; sound                           ; 4.756  ; 4.756  ; Rise       ; sound                                     ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 3.707  ; 3.707  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.732  ; 2.732  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 3.095  ; 3.095  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.893  ; 2.893  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 3.161  ; 3.161  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 3.218  ; 3.218  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 3.396  ; 3.396  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 3.122  ; 3.122  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 3.320  ; 3.320  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 3.117  ; 3.117  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 3.595  ; 3.595  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 3.355  ; 3.355  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 3.707  ; 3.707  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 2.990  ; 2.990  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 3.356  ; 3.356  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 3.688  ; 3.688  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 2.029  ; 2.029  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 5.688  ; 5.688  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.404  ; 4.404  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 3.991  ; 3.991  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 3.921  ; 3.921  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.649  ; 4.649  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 3.894  ; 3.894  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 4.610  ; 4.610  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 3.767  ; 3.767  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 4.165  ; 4.165  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.058  ; 4.058  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 3.974  ; 3.974  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.122  ; 4.122  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 5.688  ; 5.688  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.298  ; 4.298  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.012  ; 4.012  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.134  ; 4.134  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.487  ; 4.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 3.421  ; 3.421  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 3.415  ; 3.415  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 3.226  ; 3.226  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 2.980  ; 2.980  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -2.846 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -2.846 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 2.846  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.154  ; 5.154  ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 2.846  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 2.846  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 2.846  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 3.301  ;        ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ;        ; 3.301  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 5.088  ; 5.088  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; GPIO_1[*]      ; CCD_MCLK                        ; 2.514  ;        ; Rise       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ; 2.514  ;        ; Rise       ; CCD_MCLK                                  ;
; VGA_B[*]       ; CCD_MCLK                        ; 3.900  ; 3.900  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[0]      ; CCD_MCLK                        ; 4.412  ; 4.412  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[1]      ; CCD_MCLK                        ; 4.412  ; 4.412  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[2]      ; CCD_MCLK                        ; 4.389  ; 4.389  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[3]      ; CCD_MCLK                        ; 4.379  ; 4.379  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[4]      ; CCD_MCLK                        ; 4.168  ; 4.168  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[5]      ; CCD_MCLK                        ; 4.046  ; 4.046  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[6]      ; CCD_MCLK                        ; 4.106  ; 4.106  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[7]      ; CCD_MCLK                        ; 4.244  ; 4.244  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[8]      ; CCD_MCLK                        ; 3.900  ; 3.900  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[9]      ; CCD_MCLK                        ; 4.127  ; 4.127  ; Rise       ; CCD_MCLK                                  ;
; VGA_BLANK      ; CCD_MCLK                        ; 4.541  ; 4.541  ; Rise       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ;        ; 2.314  ; Rise       ; CCD_MCLK                                  ;
; VGA_G[*]       ; CCD_MCLK                        ; 4.405  ; 4.405  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[0]      ; CCD_MCLK                        ; 4.663  ; 4.663  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[1]      ; CCD_MCLK                        ; 4.663  ; 4.663  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[2]      ; CCD_MCLK                        ; 4.648  ; 4.648  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[3]      ; CCD_MCLK                        ; 4.648  ; 4.648  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[4]      ; CCD_MCLK                        ; 4.598  ; 4.598  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[5]      ; CCD_MCLK                        ; 4.671  ; 4.671  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[6]      ; CCD_MCLK                        ; 4.405  ; 4.405  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[7]      ; CCD_MCLK                        ; 4.594  ; 4.594  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[8]      ; CCD_MCLK                        ; 4.454  ; 4.454  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[9]      ; CCD_MCLK                        ; 4.491  ; 4.491  ; Rise       ; CCD_MCLK                                  ;
; VGA_HS         ; CCD_MCLK                        ; 4.538  ; 4.538  ; Rise       ; CCD_MCLK                                  ;
; VGA_R[*]       ; CCD_MCLK                        ; 4.572  ; 4.572  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[0]      ; CCD_MCLK                        ; 4.986  ; 4.986  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[1]      ; CCD_MCLK                        ; 4.765  ; 4.765  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[2]      ; CCD_MCLK                        ; 4.765  ; 4.765  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[3]      ; CCD_MCLK                        ; 4.775  ; 4.775  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[4]      ; CCD_MCLK                        ; 4.684  ; 4.684  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[5]      ; CCD_MCLK                        ; 4.767  ; 4.767  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[6]      ; CCD_MCLK                        ; 4.677  ; 4.677  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[7]      ; CCD_MCLK                        ; 4.737  ; 4.737  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[8]      ; CCD_MCLK                        ; 4.572  ; 4.572  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[9]      ; CCD_MCLK                        ; 4.632  ; 4.632  ; Rise       ; CCD_MCLK                                  ;
; VGA_VS         ; CCD_MCLK                        ; 4.182  ; 4.182  ; Rise       ; CCD_MCLK                                  ;
; GPIO_1[*]      ; CCD_MCLK                        ;        ; 2.514  ; Fall       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ;        ; 2.514  ; Fall       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ; 2.314  ;        ; Fall       ; CCD_MCLK                                  ;
; LEDR[*]        ; CLK_10001                       ; 4.043  ; 4.043  ; Rise       ; CLK_10001                                 ;
;  LEDR[0]       ; CLK_10001                       ; 4.944  ; 4.944  ; Rise       ; CLK_10001                                 ;
;  LEDR[1]       ; CLK_10001                       ; 4.721  ; 4.721  ; Rise       ; CLK_10001                                 ;
;  LEDR[2]       ; CLK_10001                       ; 4.522  ; 4.522  ; Rise       ; CLK_10001                                 ;
;  LEDR[3]       ; CLK_10001                       ; 4.515  ; 4.515  ; Rise       ; CLK_10001                                 ;
;  LEDR[4]       ; CLK_10001                       ; 4.530  ; 4.530  ; Rise       ; CLK_10001                                 ;
;  LEDR[5]       ; CLK_10001                       ; 4.855  ; 4.855  ; Rise       ; CLK_10001                                 ;
;  LEDR[6]       ; CLK_10001                       ; 4.826  ; 4.826  ; Rise       ; CLK_10001                                 ;
;  LEDR[7]       ; CLK_10001                       ; 4.963  ; 4.963  ; Rise       ; CLK_10001                                 ;
;  LEDR[8]       ; CLK_10001                       ; 4.043  ; 4.043  ; Rise       ; CLK_10001                                 ;
;  LEDR[9]       ; CLK_10001                       ; 4.152  ; 4.152  ; Rise       ; CLK_10001                                 ;
;  LEDR[10]      ; CLK_10001                       ; 4.047  ; 4.047  ; Rise       ; CLK_10001                                 ;
;  LEDR[11]      ; CLK_10001                       ; 4.066  ; 4.066  ; Rise       ; CLK_10001                                 ;
;  LEDR[12]      ; CLK_10001                       ; 4.060  ; 4.060  ; Rise       ; CLK_10001                                 ;
;  LEDR[13]      ; CLK_10001                       ; 4.162  ; 4.162  ; Rise       ; CLK_10001                                 ;
;  LEDR[14]      ; CLK_10001                       ; 4.219  ; 4.219  ; Rise       ; CLK_10001                                 ;
;  LEDR[15]      ; CLK_10001                       ; 4.186  ; 4.186  ; Rise       ; CLK_10001                                 ;
; HEX0[*]        ; GPIO_1[10]                      ; 5.460  ; 5.460  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[0]       ; GPIO_1[10]                      ; 5.592  ; 5.592  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[1]       ; GPIO_1[10]                      ; 5.559  ; 5.559  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[2]       ; GPIO_1[10]                      ; 5.564  ; 5.564  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[3]       ; GPIO_1[10]                      ; 5.472  ; 5.472  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[4]       ; GPIO_1[10]                      ; 5.474  ; 5.474  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[5]       ; GPIO_1[10]                      ; 5.460  ; 5.460  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[6]       ; GPIO_1[10]                      ; 5.461  ; 5.461  ; Rise       ; GPIO_1[10]                                ;
; HEX1[*]        ; GPIO_1[10]                      ; 4.745  ; 4.745  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[0]       ; GPIO_1[10]                      ; 4.977  ; 4.977  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[1]       ; GPIO_1[10]                      ; 4.999  ; 4.999  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[2]       ; GPIO_1[10]                      ; 4.770  ; 4.770  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[3]       ; GPIO_1[10]                      ; 4.745  ; 4.745  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[4]       ; GPIO_1[10]                      ; 4.785  ; 4.785  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[5]       ; GPIO_1[10]                      ; 4.874  ; 4.874  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[6]       ; GPIO_1[10]                      ; 4.902  ; 4.902  ; Rise       ; GPIO_1[10]                                ;
; HEX2[*]        ; GPIO_1[10]                      ; 4.722  ; 4.722  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[0]       ; GPIO_1[10]                      ; 4.756  ; 4.756  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[1]       ; GPIO_1[10]                      ; 4.722  ; 4.722  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[2]       ; GPIO_1[10]                      ; 4.789  ; 4.789  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[3]       ; GPIO_1[10]                      ; 4.798  ; 4.798  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[4]       ; GPIO_1[10]                      ; 4.765  ; 4.765  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[5]       ; GPIO_1[10]                      ; 4.739  ; 4.739  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[6]       ; GPIO_1[10]                      ; 4.733  ; 4.733  ; Rise       ; GPIO_1[10]                                ;
; HEX3[*]        ; GPIO_1[10]                      ; 4.605  ; 4.605  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[0]       ; GPIO_1[10]                      ; 4.655  ; 4.655  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[1]       ; GPIO_1[10]                      ; 4.626  ; 4.626  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[2]       ; GPIO_1[10]                      ; 4.629  ; 4.629  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[3]       ; GPIO_1[10]                      ; 4.605  ; 4.605  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[4]       ; GPIO_1[10]                      ; 4.630  ; 4.630  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[5]       ; GPIO_1[10]                      ; 4.700  ; 4.700  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[6]       ; GPIO_1[10]                      ; 4.705  ; 4.705  ; Rise       ; GPIO_1[10]                                ;
; LEDG[*]        ; GPIO_1[10]                      ; 4.291  ; 4.291  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[0]       ; GPIO_1[10]                      ; 4.602  ; 4.602  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[1]       ; GPIO_1[10]                      ; 4.564  ; 4.564  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[2]       ; GPIO_1[10]                      ; 4.556  ; 4.556  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[3]       ; GPIO_1[10]                      ; 4.555  ; 4.555  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[4]       ; GPIO_1[10]                      ; 4.520  ; 4.520  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[5]       ; GPIO_1[10]                      ; 4.510  ; 4.510  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[6]       ; GPIO_1[10]                      ; 4.291  ; 4.291  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[7]       ; GPIO_1[10]                      ; 4.413  ; 4.413  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[8]       ; GPIO_1[10]                      ; 4.981  ; 4.981  ; Rise       ; GPIO_1[10]                                ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.483  ; 2.451  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.761  ; 2.451  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[15]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.483  ; 4.483  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.451  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.451  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; VGA_B[*]       ; low_freq_clk                    ; 5.843  ; 5.843  ; Rise       ; low_freq_clk                              ;
;  VGA_B[0]      ; low_freq_clk                    ; 6.059  ; 6.059  ; Rise       ; low_freq_clk                              ;
;  VGA_B[1]      ; low_freq_clk                    ; 6.059  ; 6.059  ; Rise       ; low_freq_clk                              ;
;  VGA_B[2]      ; low_freq_clk                    ; 6.036  ; 6.036  ; Rise       ; low_freq_clk                              ;
;  VGA_B[3]      ; low_freq_clk                    ; 6.026  ; 6.026  ; Rise       ; low_freq_clk                              ;
;  VGA_B[4]      ; low_freq_clk                    ; 6.092  ; 6.092  ; Rise       ; low_freq_clk                              ;
;  VGA_B[5]      ; low_freq_clk                    ; 5.982  ; 5.982  ; Rise       ; low_freq_clk                              ;
;  VGA_B[6]      ; low_freq_clk                    ; 5.992  ; 5.992  ; Rise       ; low_freq_clk                              ;
;  VGA_B[7]      ; low_freq_clk                    ; 6.040  ; 6.040  ; Rise       ; low_freq_clk                              ;
;  VGA_B[8]      ; low_freq_clk                    ; 5.843  ; 5.843  ; Rise       ; low_freq_clk                              ;
;  VGA_B[9]      ; low_freq_clk                    ; 5.951  ; 5.951  ; Rise       ; low_freq_clk                              ;
; VGA_G[*]       ; low_freq_clk                    ; 6.072  ; 6.072  ; Rise       ; low_freq_clk                              ;
;  VGA_G[0]      ; low_freq_clk                    ; 6.311  ; 6.311  ; Rise       ; low_freq_clk                              ;
;  VGA_G[1]      ; low_freq_clk                    ; 6.311  ; 6.311  ; Rise       ; low_freq_clk                              ;
;  VGA_G[2]      ; low_freq_clk                    ; 6.296  ; 6.296  ; Rise       ; low_freq_clk                              ;
;  VGA_G[3]      ; low_freq_clk                    ; 6.296  ; 6.296  ; Rise       ; low_freq_clk                              ;
;  VGA_G[4]      ; low_freq_clk                    ; 6.275  ; 6.275  ; Rise       ; low_freq_clk                              ;
;  VGA_G[5]      ; low_freq_clk                    ; 6.314  ; 6.314  ; Rise       ; low_freq_clk                              ;
;  VGA_G[6]      ; low_freq_clk                    ; 6.072  ; 6.072  ; Rise       ; low_freq_clk                              ;
;  VGA_G[7]      ; low_freq_clk                    ; 6.171  ; 6.171  ; Rise       ; low_freq_clk                              ;
;  VGA_G[8]      ; low_freq_clk                    ; 6.179  ; 6.179  ; Rise       ; low_freq_clk                              ;
;  VGA_G[9]      ; low_freq_clk                    ; 6.116  ; 6.116  ; Rise       ; low_freq_clk                              ;
; VGA_R[*]       ; low_freq_clk                    ; 6.281  ; 6.281  ; Rise       ; low_freq_clk                              ;
;  VGA_R[0]      ; low_freq_clk                    ; 6.550  ; 6.550  ; Rise       ; low_freq_clk                              ;
;  VGA_R[1]      ; low_freq_clk                    ; 6.329  ; 6.329  ; Rise       ; low_freq_clk                              ;
;  VGA_R[2]      ; low_freq_clk                    ; 6.329  ; 6.329  ; Rise       ; low_freq_clk                              ;
;  VGA_R[3]      ; low_freq_clk                    ; 6.339  ; 6.339  ; Rise       ; low_freq_clk                              ;
;  VGA_R[4]      ; low_freq_clk                    ; 6.413  ; 6.413  ; Rise       ; low_freq_clk                              ;
;  VGA_R[5]      ; low_freq_clk                    ; 6.412  ; 6.412  ; Rise       ; low_freq_clk                              ;
;  VGA_R[6]      ; low_freq_clk                    ; 6.304  ; 6.304  ; Rise       ; low_freq_clk                              ;
;  VGA_R[7]      ; low_freq_clk                    ; 6.327  ; 6.327  ; Rise       ; low_freq_clk                              ;
;  VGA_R[8]      ; low_freq_clk                    ; 6.299  ; 6.299  ; Rise       ; low_freq_clk                              ;
;  VGA_R[9]      ; low_freq_clk                    ; 6.281  ; 6.281  ; Rise       ; low_freq_clk                              ;
; AUD_XCK        ; CLOCK_27                        ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1]            ;
; AUD_XCK        ; CLOCK_27                        ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1]            ;
; HEX5[*]        ; sound                           ; 4.815  ; 4.815  ; Rise       ; sound                                     ;
;  HEX5[3]       ; sound                           ; 4.954  ; 4.954  ; Rise       ; sound                                     ;
;  HEX5[6]       ; sound                           ; 4.815  ; 4.815  ; Rise       ; sound                                     ;
; HEX6[*]        ; sound                           ; 4.508  ; 4.508  ; Rise       ; sound                                     ;
;  HEX6[0]       ; sound                           ; 4.795  ; 4.795  ; Rise       ; sound                                     ;
;  HEX6[1]       ; sound                           ; 4.598  ; 4.598  ; Rise       ; sound                                     ;
;  HEX6[2]       ; sound                           ; 4.851  ; 4.851  ; Rise       ; sound                                     ;
;  HEX6[3]       ; sound                           ; 4.539  ; 4.539  ; Rise       ; sound                                     ;
;  HEX6[4]       ; sound                           ; 4.541  ; 4.541  ; Rise       ; sound                                     ;
;  HEX6[5]       ; sound                           ; 4.508  ; 4.508  ; Rise       ; sound                                     ;
;  HEX6[6]       ; sound                           ; 4.519  ; 4.519  ; Rise       ; sound                                     ;
; HEX7[*]        ; sound                           ; 4.414  ; 4.414  ; Rise       ; sound                                     ;
;  HEX7[0]       ; sound                           ; 4.456  ; 4.456  ; Rise       ; sound                                     ;
;  HEX7[1]       ; sound                           ; 4.456  ; 4.456  ; Rise       ; sound                                     ;
;  HEX7[2]       ; sound                           ; 4.427  ; 4.427  ; Rise       ; sound                                     ;
;  HEX7[3]       ; sound                           ; 4.425  ; 4.425  ; Rise       ; sound                                     ;
;  HEX7[4]       ; sound                           ; 4.414  ; 4.414  ; Rise       ; sound                                     ;
;  HEX7[5]       ; sound                           ; 4.574  ; 4.574  ; Rise       ; sound                                     ;
;  HEX7[6]       ; sound                           ; 4.578  ; 4.578  ; Rise       ; sound                                     ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 2.732  ; 2.732  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.732  ; 2.732  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 3.095  ; 3.095  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.893  ; 2.893  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 3.161  ; 3.161  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 3.218  ; 3.218  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 3.396  ; 3.396  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 3.122  ; 3.122  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 3.320  ; 3.320  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 3.117  ; 3.117  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 3.595  ; 3.595  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 3.355  ; 3.355  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 3.707  ; 3.707  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 2.990  ; 2.990  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 3.356  ; 3.356  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 3.688  ; 3.688  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 2.029  ; 2.029  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 3.168  ; 3.168  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 3.773  ; 3.773  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 3.556  ; 3.556  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 3.352  ; 3.352  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.027  ; 4.027  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 3.168  ; 3.168  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 3.754  ; 3.754  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 3.193  ; 3.193  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 3.416  ; 3.416  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 3.318  ; 3.318  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 3.402  ; 3.402  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 3.487  ; 3.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.490  ; 4.490  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 3.445  ; 3.445  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 3.574  ; 3.574  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 3.370  ; 3.370  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 3.459  ; 3.459  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 3.421  ; 3.421  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 3.415  ; 3.415  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 3.226  ; 3.226  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 2.980  ; 2.980  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -2.846 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -2.846 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.808 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.941 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.971 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.971 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.838 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.808 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.838 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.838 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.957 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.957 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.967 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.967 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.949 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.808 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.941 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.971 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.971 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.838 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.808 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.838 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.838 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.957 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.957 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.967 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.967 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.949 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.808     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.941     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.971     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.971     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.838     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.808     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.838     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.838     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.957     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.957     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.967     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.967     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.949     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.808     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.941     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.971     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.971     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.838     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.808     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.838     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.838     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.957     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.957     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.967     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.967     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.949     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+--------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                      ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                           ; -48.209    ; -5.102   ; -5.371   ; -0.210  ; -2.000              ;
;  AUDIO_DAC_ADC:audio|LRCK_1X               ; -1.336     ; 0.865    ; N/A      ; N/A     ; -0.500              ;
;  AUDIO_DAC_ADC:audio|oAUD_BCK              ; -0.086     ; 0.215    ; -2.965   ; 2.448   ; -0.500              ;
;  CCD_MCLK                                  ; -48.209    ; -2.197   ; -2.800   ; 0.402   ; -2.000              ;
;  CLK_10001                                 ; -2.660     ; -1.810   ; N/A      ; N/A     ; -0.500              ;
;  CLOCK_27                                  ; N/A        ; N/A      ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                                  ; 1.962      ; -2.557   ; 0.048    ; -0.210  ; 9.000               ;
;  GPIO_1[10]                                ; -4.047     ; 0.215    ; -1.097   ; 0.637   ; -1.880              ;
;  I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; -2.410     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  KEY[0]                                    ; -3.988     ; 0.263    ; N/A      ; N/A     ; -1.222              ;
;  low_freq_clk                              ; -13.465    ; -3.372   ; -0.227   ; -0.005  ; -0.500              ;
;  m[0][0][0]                                ; -1.408     ; -5.102   ; N/A      ; N/A     ; 0.500               ;
;  p1|altpll_component|pll|clk[1]            ; -12.161    ; -0.123   ; -5.371   ; 3.264   ; 26.777              ;
;  sound                                     ; -1.136     ; 0.215    ; -0.064   ; 0.067   ; -0.500              ;
;  u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.124      ; 0.215    ; -0.326   ; 3.222   ; 2.620               ;
; Design-wide TNS                            ; -18250.031 ; -101.785 ; -559.19  ; -2.059  ; -7863.635           ;
;  AUDIO_DAC_ADC:audio|LRCK_1X               ; -18.798    ; 0.000    ; N/A      ; N/A     ; -16.000             ;
;  AUDIO_DAC_ADC:audio|oAUD_BCK              ; -0.169     ; 0.000    ; -11.860  ; 0.000   ; -4.000              ;
;  CCD_MCLK                                  ; -14839.318 ; -2.197   ; -291.729 ; 0.000   ; -5251.944           ;
;  CLK_10001                                 ; -129.181   ; -32.375  ; N/A      ; N/A     ; -69.000             ;
;  CLOCK_27                                  ; N/A        ; N/A      ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                  ; 0.000      ; -5.097   ; 0.000    ; -2.034  ; 0.000               ;
;  GPIO_1[10]                                ; -1723.451  ; 0.000    ; -177.977 ; 0.000   ; -2366.469           ;
;  I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; -103.705   ; 0.000    ; N/A      ; N/A     ; -50.000             ;
;  KEY[0]                                    ; -51.474    ; 0.000    ; N/A      ; N/A     ; -1.222              ;
;  low_freq_clk                              ; -1100.264  ; -3.372   ; -1.278   ; -0.025  ; -96.000             ;
;  m[0][0][0]                                ; -13.858    ; -61.739  ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[1]            ; -264.548   ; -0.359   ; -75.118  ; 0.000   ; 0.000               ;
;  sound                                     ; -5.265     ; 0.000    ; -0.576   ; 0.000   ; -9.000              ;
;  u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000      ; 0.000    ; -0.652   ; 0.000   ; 0.000               ;
+--------------------------------------------+------------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; KEY[*]       ; CCD_MCLK                        ; 8.869  ; 8.869  ; Rise       ; CCD_MCLK                                  ;
;  KEY[0]      ; CCD_MCLK                        ; 8.869  ; 8.869  ; Rise       ; CCD_MCLK                                  ;
; KEY[*]       ; CLK_10001                       ; 1.765  ; 1.765  ; Rise       ; CLK_10001                                 ;
;  KEY[0]      ; CLK_10001                       ; 1.765  ; 1.765  ; Rise       ; CLK_10001                                 ;
; GPIO_1[*]    ; GPIO_1[10]                      ; -1.186 ; -1.186 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[0]   ; GPIO_1[10]                      ; -1.186 ; -1.186 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[1]   ; GPIO_1[10]                      ; -1.186 ; -1.186 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[2]   ; GPIO_1[10]                      ; -1.216 ; -1.216 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[3]   ; GPIO_1[10]                      ; -1.216 ; -1.216 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[4]   ; GPIO_1[10]                      ; -1.199 ; -1.199 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[5]   ; GPIO_1[10]                      ; -1.189 ; -1.189 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[6]   ; GPIO_1[10]                      ; -1.229 ; -1.229 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[7]   ; GPIO_1[10]                      ; -1.229 ; -1.229 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[8]   ; GPIO_1[10]                      ; -1.201 ; -1.201 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[9]   ; GPIO_1[10]                      ; -1.201 ; -1.201 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[12]  ; GPIO_1[10]                      ; -1.219 ; -1.219 ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[13]  ; GPIO_1[10]                      ; -1.219 ; -1.219 ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; GPIO_1[10]                      ; 3.321  ; 3.321  ; Rise       ; GPIO_1[10]                                ;
;  KEY[2]      ; GPIO_1[10]                      ; 3.321  ; 3.321  ; Rise       ; GPIO_1[10]                                ;
; SW[*]        ; GPIO_1[10]                      ; 4.538  ; 4.538  ; Rise       ; GPIO_1[10]                                ;
;  SW[17]      ; GPIO_1[10]                      ; 4.538  ; 4.538  ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.504  ; 4.504  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  KEY[1]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.504  ; 4.504  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; SW[*]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.373  ; 5.373  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[0]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.455  ; 0.455  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[1]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.900 ; -0.900 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[2]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.974 ; -0.974 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[3]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.079  ; 1.079  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[4]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.278  ; 1.278  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[5]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.190  ; 1.190  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[6]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.310  ; 0.310  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[7]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.950  ; 0.950  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[8]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.531  ; 0.531  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[9]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.582 ; -0.582 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[10]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.360 ; -0.360 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[11]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.643  ; 0.643  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[12]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.992  ; 0.992  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[13]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.170  ; 5.170  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[14]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.246  ; 4.246  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[15]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 5.373  ; 5.373  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; KEY[*]       ; low_freq_clk                    ; 10.126 ; 10.126 ; Rise       ; low_freq_clk                              ;
;  KEY[0]      ; low_freq_clk                    ; 10.126 ; 10.126 ; Rise       ; low_freq_clk                              ;
;  KEY[1]      ; low_freq_clk                    ; 4.964  ; 4.964  ; Rise       ; low_freq_clk                              ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 6.816  ; 6.816  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 6.385  ; 6.385  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 6.631  ; 6.631  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 6.706  ; 6.706  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 6.559  ; 6.559  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 6.268  ; 6.268  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 6.427  ; 6.427  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.262  ; 6.262  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 6.816  ; 6.816  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 6.498  ; 6.498  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 6.305  ; 6.305  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 6.305  ; 6.305  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.791  ; 6.791  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 6.765  ; 6.765  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.382  ; 6.382  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 6.651  ; 6.651  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; KEY[*]       ; CCD_MCLK                        ; -0.392 ; -0.392 ; Rise       ; CCD_MCLK                                  ;
;  KEY[0]      ; CCD_MCLK                        ; -0.392 ; -0.392 ; Rise       ; CCD_MCLK                                  ;
; KEY[*]       ; CLK_10001                       ; -0.324 ; -0.324 ; Rise       ; CLK_10001                                 ;
;  KEY[0]      ; CLK_10001                       ; -0.324 ; -0.324 ; Rise       ; CLK_10001                                 ;
; GPIO_1[*]    ; GPIO_1[10]                      ; 2.259  ; 2.259  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[0]   ; GPIO_1[10]                      ; 2.215  ; 2.215  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[1]   ; GPIO_1[10]                      ; 2.215  ; 2.215  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[2]   ; GPIO_1[10]                      ; 2.245  ; 2.245  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[3]   ; GPIO_1[10]                      ; 2.245  ; 2.245  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[4]   ; GPIO_1[10]                      ; 2.229  ; 2.229  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[5]   ; GPIO_1[10]                      ; 2.219  ; 2.219  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[6]   ; GPIO_1[10]                      ; 2.259  ; 2.259  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[7]   ; GPIO_1[10]                      ; 2.259  ; 2.259  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[8]   ; GPIO_1[10]                      ; 2.231  ; 2.231  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[9]   ; GPIO_1[10]                      ; 2.231  ; 2.231  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[12]  ; GPIO_1[10]                      ; 2.251  ; 2.251  ; Rise       ; GPIO_1[10]                                ;
;  GPIO_1[13]  ; GPIO_1[10]                      ; 2.251  ; 2.251  ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; GPIO_1[10]                      ; -1.690 ; -1.690 ; Rise       ; GPIO_1[10]                                ;
;  KEY[2]      ; GPIO_1[10]                      ; -1.690 ; -1.690 ; Rise       ; GPIO_1[10]                                ;
; SW[*]        ; GPIO_1[10]                      ; -2.349 ; -2.349 ; Rise       ; GPIO_1[10]                                ;
;  SW[17]      ; GPIO_1[10]                      ; -2.349 ; -2.349 ; Rise       ; GPIO_1[10]                                ;
; KEY[*]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.089 ; -2.089 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  KEY[1]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.089 ; -2.089 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; SW[*]        ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.636  ; 1.636  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[0]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.305  ; 0.305  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[1]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.424  ; 1.424  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[2]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 1.636  ; 1.636  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[3]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.071 ; -0.071 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[4]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.185 ; -0.185 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[5]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.146 ; -0.146 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[6]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.151  ; 0.151  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[7]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.015 ; -0.015 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[8]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.115  ; 0.115  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[9]       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.964  ; 0.964  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[10]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.590  ; 0.590  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[11]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 0.104  ; 0.104  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[12]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -0.050 ; -0.050 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[13]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.643 ; -2.643 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[14]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.229 ; -2.229 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  SW[15]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; -2.726 ; -2.726 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; KEY[*]       ; low_freq_clk                    ; -0.204 ; -0.204 ; Rise       ; low_freq_clk                              ;
;  KEY[0]      ; low_freq_clk                    ; -0.204 ; -0.204 ; Rise       ; low_freq_clk                              ;
;  KEY[1]      ; low_freq_clk                    ; -2.479 ; -2.479 ; Rise       ; low_freq_clk                              ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -3.668 ; -3.668 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -3.793 ; -3.793 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -3.858 ; -3.858 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -3.749 ; -3.749 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -3.605 ; -3.605 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -3.720 ; -3.720 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -3.903 ; -3.903 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -3.705 ; -3.705 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -3.641 ; -3.641 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -3.638 ; -3.638 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.889 ; -3.889 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.871 ; -3.871 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.695 ; -3.695 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -3.823 ; -3.823 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.335  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 12.213 ; 12.213 ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.335  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 5.335  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 5.335  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 6.309  ;        ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ;        ; 6.309  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 11.604 ; 11.604 ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; GPIO_1[*]      ; CCD_MCLK                        ; 4.752  ;        ; Rise       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ; 4.752  ;        ; Rise       ; CCD_MCLK                                  ;
; VGA_B[*]       ; CCD_MCLK                        ; 17.500 ; 17.500 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[0]      ; CCD_MCLK                        ; 16.911 ; 16.911 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[1]      ; CCD_MCLK                        ; 16.911 ; 16.911 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[2]      ; CCD_MCLK                        ; 16.885 ; 16.885 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[3]      ; CCD_MCLK                        ; 16.875 ; 16.875 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[4]      ; CCD_MCLK                        ; 17.500 ; 17.500 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[5]      ; CCD_MCLK                        ; 16.739 ; 16.739 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[6]      ; CCD_MCLK                        ; 16.393 ; 16.393 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[7]      ; CCD_MCLK                        ; 16.563 ; 16.563 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[8]      ; CCD_MCLK                        ; 16.262 ; 16.262 ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[9]      ; CCD_MCLK                        ; 16.666 ; 16.666 ; Rise       ; CCD_MCLK                                  ;
; VGA_BLANK      ; CCD_MCLK                        ; 9.193  ; 9.193  ; Rise       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ;        ; 4.431  ; Rise       ; CCD_MCLK                                  ;
; VGA_G[*]       ; CCD_MCLK                        ; 18.036 ; 18.036 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[0]      ; CCD_MCLK                        ; 17.981 ; 17.981 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[1]      ; CCD_MCLK                        ; 17.981 ; 17.981 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[2]      ; CCD_MCLK                        ; 17.963 ; 17.963 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[3]      ; CCD_MCLK                        ; 17.963 ; 17.963 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[4]      ; CCD_MCLK                        ; 18.036 ; 18.036 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[5]      ; CCD_MCLK                        ; 17.988 ; 17.988 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[6]      ; CCD_MCLK                        ; 17.674 ; 17.674 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[7]      ; CCD_MCLK                        ; 17.853 ; 17.853 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[8]      ; CCD_MCLK                        ; 17.718 ; 17.718 ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[9]      ; CCD_MCLK                        ; 17.726 ; 17.726 ; Rise       ; CCD_MCLK                                  ;
; VGA_HS         ; CCD_MCLK                        ; 8.411  ; 8.411  ; Rise       ; CCD_MCLK                                  ;
; VGA_R[*]       ; CCD_MCLK                        ; 18.613 ; 18.613 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[0]      ; CCD_MCLK                        ; 18.613 ; 18.613 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[1]      ; CCD_MCLK                        ; 18.138 ; 18.138 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[2]      ; CCD_MCLK                        ; 18.138 ; 18.138 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[3]      ; CCD_MCLK                        ; 18.148 ; 18.148 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[4]      ; CCD_MCLK                        ; 18.224 ; 18.224 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[5]      ; CCD_MCLK                        ; 18.209 ; 18.209 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[6]      ; CCD_MCLK                        ; 18.165 ; 18.165 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[7]      ; CCD_MCLK                        ; 18.189 ; 18.189 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[8]      ; CCD_MCLK                        ; 17.987 ; 17.987 ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[9]      ; CCD_MCLK                        ; 17.950 ; 17.950 ; Rise       ; CCD_MCLK                                  ;
; VGA_VS         ; CCD_MCLK                        ; 7.604  ; 7.604  ; Rise       ; CCD_MCLK                                  ;
; GPIO_1[*]      ; CCD_MCLK                        ;        ; 4.752  ; Fall       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ;        ; 4.752  ; Fall       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ; 4.431  ;        ; Fall       ; CCD_MCLK                                  ;
; LEDR[*]        ; CLK_10001                       ; 9.268  ; 9.268  ; Rise       ; CLK_10001                                 ;
;  LEDR[0]       ; CLK_10001                       ; 9.203  ; 9.203  ; Rise       ; CLK_10001                                 ;
;  LEDR[1]       ; CLK_10001                       ; 8.669  ; 8.669  ; Rise       ; CLK_10001                                 ;
;  LEDR[2]       ; CLK_10001                       ; 8.229  ; 8.229  ; Rise       ; CLK_10001                                 ;
;  LEDR[3]       ; CLK_10001                       ; 8.217  ; 8.217  ; Rise       ; CLK_10001                                 ;
;  LEDR[4]       ; CLK_10001                       ; 8.225  ; 8.225  ; Rise       ; CLK_10001                                 ;
;  LEDR[5]       ; CLK_10001                       ; 9.006  ; 9.006  ; Rise       ; CLK_10001                                 ;
;  LEDR[6]       ; CLK_10001                       ; 8.971  ; 8.971  ; Rise       ; CLK_10001                                 ;
;  LEDR[7]       ; CLK_10001                       ; 9.268  ; 9.268  ; Rise       ; CLK_10001                                 ;
;  LEDR[8]       ; CLK_10001                       ; 7.271  ; 7.271  ; Rise       ; CLK_10001                                 ;
;  LEDR[9]       ; CLK_10001                       ; 7.512  ; 7.512  ; Rise       ; CLK_10001                                 ;
;  LEDR[10]      ; CLK_10001                       ; 7.275  ; 7.275  ; Rise       ; CLK_10001                                 ;
;  LEDR[11]      ; CLK_10001                       ; 7.315  ; 7.315  ; Rise       ; CLK_10001                                 ;
;  LEDR[12]      ; CLK_10001                       ; 7.289  ; 7.289  ; Rise       ; CLK_10001                                 ;
;  LEDR[13]      ; CLK_10001                       ; 7.525  ; 7.525  ; Rise       ; CLK_10001                                 ;
;  LEDR[14]      ; CLK_10001                       ; 7.613  ; 7.613  ; Rise       ; CLK_10001                                 ;
;  LEDR[15]      ; CLK_10001                       ; 7.554  ; 7.554  ; Rise       ; CLK_10001                                 ;
; HEX0[*]        ; GPIO_1[10]                      ; 10.738 ; 10.738 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[0]       ; GPIO_1[10]                      ; 10.738 ; 10.738 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[1]       ; GPIO_1[10]                      ; 10.703 ; 10.703 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[2]       ; GPIO_1[10]                      ; 10.682 ; 10.682 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[3]       ; GPIO_1[10]                      ; 10.489 ; 10.489 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[4]       ; GPIO_1[10]                      ; 10.492 ; 10.492 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[5]       ; GPIO_1[10]                      ; 10.477 ; 10.477 ; Rise       ; GPIO_1[10]                                ;
;  HEX0[6]       ; GPIO_1[10]                      ; 10.478 ; 10.478 ; Rise       ; GPIO_1[10]                                ;
; HEX1[*]        ; GPIO_1[10]                      ; 9.571  ; 9.571  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[0]       ; GPIO_1[10]                      ; 9.512  ; 9.512  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[1]       ; GPIO_1[10]                      ; 9.571  ; 9.571  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[2]       ; GPIO_1[10]                      ; 9.170  ; 9.170  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[3]       ; GPIO_1[10]                      ; 9.126  ; 9.126  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[4]       ; GPIO_1[10]                      ; 9.176  ; 9.176  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[5]       ; GPIO_1[10]                      ; 9.376  ; 9.376  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[6]       ; GPIO_1[10]                      ; 9.438  ; 9.438  ; Rise       ; GPIO_1[10]                                ;
; HEX2[*]        ; GPIO_1[10]                      ; 9.172  ; 9.172  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[0]       ; GPIO_1[10]                      ; 9.117  ; 9.117  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[1]       ; GPIO_1[10]                      ; 9.076  ; 9.076  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[2]       ; GPIO_1[10]                      ; 9.159  ; 9.159  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[3]       ; GPIO_1[10]                      ; 9.172  ; 9.172  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[4]       ; GPIO_1[10]                      ; 9.134  ; 9.134  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[5]       ; GPIO_1[10]                      ; 9.096  ; 9.096  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[6]       ; GPIO_1[10]                      ; 9.087  ; 9.087  ; Rise       ; GPIO_1[10]                                ;
; HEX3[*]        ; GPIO_1[10]                      ; 9.070  ; 9.070  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[0]       ; GPIO_1[10]                      ; 8.969  ; 8.969  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[1]       ; GPIO_1[10]                      ; 8.855  ; 8.855  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[2]       ; GPIO_1[10]                      ; 8.861  ; 8.861  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[3]       ; GPIO_1[10]                      ; 8.815  ; 8.815  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[4]       ; GPIO_1[10]                      ; 8.859  ; 8.859  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[5]       ; GPIO_1[10]                      ; 9.065  ; 9.065  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[6]       ; GPIO_1[10]                      ; 9.070  ; 9.070  ; Rise       ; GPIO_1[10]                                ;
; LEDG[*]        ; GPIO_1[10]                      ; 9.230  ; 9.230  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[0]       ; GPIO_1[10]                      ; 8.338  ; 8.338  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[1]       ; GPIO_1[10]                      ; 8.274  ; 8.274  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[2]       ; GPIO_1[10]                      ; 8.269  ; 8.269  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[3]       ; GPIO_1[10]                      ; 8.272  ; 8.272  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[4]       ; GPIO_1[10]                      ; 8.132  ; 8.132  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[5]       ; GPIO_1[10]                      ; 8.116  ; 8.116  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[6]       ; GPIO_1[10]                      ; 7.628  ; 7.628  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[7]       ; GPIO_1[10]                      ; 7.998  ; 7.998  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[8]       ; GPIO_1[10]                      ; 9.230  ; 9.230  ; Rise       ; GPIO_1[10]                                ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 10.624 ; 10.624 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 10.624 ; 10.624 ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[15]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 8.283  ; 8.283  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.932  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.932  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; VGA_B[*]       ; low_freq_clk                    ; 13.305 ; 13.305 ; Rise       ; low_freq_clk                              ;
;  VGA_B[0]      ; low_freq_clk                    ; 12.716 ; 12.716 ; Rise       ; low_freq_clk                              ;
;  VGA_B[1]      ; low_freq_clk                    ; 12.716 ; 12.716 ; Rise       ; low_freq_clk                              ;
;  VGA_B[2]      ; low_freq_clk                    ; 12.690 ; 12.690 ; Rise       ; low_freq_clk                              ;
;  VGA_B[3]      ; low_freq_clk                    ; 12.680 ; 12.680 ; Rise       ; low_freq_clk                              ;
;  VGA_B[4]      ; low_freq_clk                    ; 13.305 ; 13.305 ; Rise       ; low_freq_clk                              ;
;  VGA_B[5]      ; low_freq_clk                    ; 12.544 ; 12.544 ; Rise       ; low_freq_clk                              ;
;  VGA_B[6]      ; low_freq_clk                    ; 12.198 ; 12.198 ; Rise       ; low_freq_clk                              ;
;  VGA_B[7]      ; low_freq_clk                    ; 12.368 ; 12.368 ; Rise       ; low_freq_clk                              ;
;  VGA_B[8]      ; low_freq_clk                    ; 12.067 ; 12.067 ; Rise       ; low_freq_clk                              ;
;  VGA_B[9]      ; low_freq_clk                    ; 12.471 ; 12.471 ; Rise       ; low_freq_clk                              ;
; VGA_G[*]       ; low_freq_clk                    ; 13.841 ; 13.841 ; Rise       ; low_freq_clk                              ;
;  VGA_G[0]      ; low_freq_clk                    ; 13.786 ; 13.786 ; Rise       ; low_freq_clk                              ;
;  VGA_G[1]      ; low_freq_clk                    ; 13.786 ; 13.786 ; Rise       ; low_freq_clk                              ;
;  VGA_G[2]      ; low_freq_clk                    ; 13.768 ; 13.768 ; Rise       ; low_freq_clk                              ;
;  VGA_G[3]      ; low_freq_clk                    ; 13.768 ; 13.768 ; Rise       ; low_freq_clk                              ;
;  VGA_G[4]      ; low_freq_clk                    ; 13.841 ; 13.841 ; Rise       ; low_freq_clk                              ;
;  VGA_G[5]      ; low_freq_clk                    ; 13.793 ; 13.793 ; Rise       ; low_freq_clk                              ;
;  VGA_G[6]      ; low_freq_clk                    ; 13.479 ; 13.479 ; Rise       ; low_freq_clk                              ;
;  VGA_G[7]      ; low_freq_clk                    ; 13.658 ; 13.658 ; Rise       ; low_freq_clk                              ;
;  VGA_G[8]      ; low_freq_clk                    ; 13.523 ; 13.523 ; Rise       ; low_freq_clk                              ;
;  VGA_G[9]      ; low_freq_clk                    ; 13.531 ; 13.531 ; Rise       ; low_freq_clk                              ;
; VGA_R[*]       ; low_freq_clk                    ; 14.418 ; 14.418 ; Rise       ; low_freq_clk                              ;
;  VGA_R[0]      ; low_freq_clk                    ; 14.418 ; 14.418 ; Rise       ; low_freq_clk                              ;
;  VGA_R[1]      ; low_freq_clk                    ; 13.943 ; 13.943 ; Rise       ; low_freq_clk                              ;
;  VGA_R[2]      ; low_freq_clk                    ; 13.943 ; 13.943 ; Rise       ; low_freq_clk                              ;
;  VGA_R[3]      ; low_freq_clk                    ; 13.953 ; 13.953 ; Rise       ; low_freq_clk                              ;
;  VGA_R[4]      ; low_freq_clk                    ; 14.029 ; 14.029 ; Rise       ; low_freq_clk                              ;
;  VGA_R[5]      ; low_freq_clk                    ; 14.014 ; 14.014 ; Rise       ; low_freq_clk                              ;
;  VGA_R[6]      ; low_freq_clk                    ; 13.970 ; 13.970 ; Rise       ; low_freq_clk                              ;
;  VGA_R[7]      ; low_freq_clk                    ; 13.994 ; 13.994 ; Rise       ; low_freq_clk                              ;
;  VGA_R[8]      ; low_freq_clk                    ; 13.792 ; 13.792 ; Rise       ; low_freq_clk                              ;
;  VGA_R[9]      ; low_freq_clk                    ; 13.755 ; 13.755 ; Rise       ; low_freq_clk                              ;
; AUD_XCK        ; CLOCK_27                        ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1]            ;
; AUD_XCK        ; CLOCK_27                        ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1]            ;
; HEX5[*]        ; sound                           ; 9.147  ; 9.147  ; Rise       ; sound                                     ;
;  HEX5[3]       ; sound                           ; 9.147  ; 9.147  ; Rise       ; sound                                     ;
;  HEX5[6]       ; sound                           ; 8.845  ; 8.845  ; Rise       ; sound                                     ;
; HEX6[*]        ; sound                           ; 9.715  ; 9.715  ; Rise       ; sound                                     ;
;  HEX6[0]       ; sound                           ; 9.533  ; 9.533  ; Rise       ; sound                                     ;
;  HEX6[1]       ; sound                           ; 9.078  ; 9.078  ; Rise       ; sound                                     ;
;  HEX6[2]       ; sound                           ; 9.715  ; 9.715  ; Rise       ; sound                                     ;
;  HEX6[3]       ; sound                           ; 9.049  ; 9.049  ; Rise       ; sound                                     ;
;  HEX6[4]       ; sound                           ; 9.055  ; 9.055  ; Rise       ; sound                                     ;
;  HEX6[5]       ; sound                           ; 8.998  ; 8.998  ; Rise       ; sound                                     ;
;  HEX6[6]       ; sound                           ; 9.033  ; 9.033  ; Rise       ; sound                                     ;
; HEX7[*]        ; sound                           ; 9.001  ; 9.001  ; Rise       ; sound                                     ;
;  HEX7[0]       ; sound                           ; 8.682  ; 8.682  ; Rise       ; sound                                     ;
;  HEX7[1]       ; sound                           ; 8.705  ; 8.705  ; Rise       ; sound                                     ;
;  HEX7[2]       ; sound                           ; 8.672  ; 8.672  ; Rise       ; sound                                     ;
;  HEX7[3]       ; sound                           ; 8.694  ; 8.694  ; Rise       ; sound                                     ;
;  HEX7[4]       ; sound                           ; 8.653  ; 8.653  ; Rise       ; sound                                     ;
;  HEX7[5]       ; sound                           ; 8.958  ; 8.958  ; Rise       ; sound                                     ;
;  HEX7[6]       ; sound                           ; 9.001  ; 9.001  ; Rise       ; sound                                     ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 7.284  ; 7.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.435  ; 5.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 6.179  ; 6.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.744  ; 5.744  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 6.357  ; 6.357  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 6.431  ; 6.431  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 6.864  ; 6.864  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 6.256  ; 6.256  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 6.797  ; 6.797  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 6.291  ; 6.291  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 7.068  ; 7.068  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 6.825  ; 6.825  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 7.284  ; 7.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 5.841  ; 5.841  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 6.638  ; 6.638  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 7.253  ; 7.253  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.030  ; 4.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 11.328 ; 11.328 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 9.171  ; 9.171  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 8.073  ; 8.073  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 8.047  ; 8.047  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 9.629  ; 9.629  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 7.899  ; 7.899  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 9.350  ; 9.350  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 7.636  ; 7.636  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 8.533  ; 8.533  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 8.214  ; 8.214  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 7.979  ; 7.979  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 8.322  ; 8.322  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 11.328 ; 11.328 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 8.659  ; 8.659  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 8.128  ; 8.128  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 8.429  ; 8.429  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 9.248  ; 9.248  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 6.789  ; 6.789  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 6.964  ; 6.964  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 6.398  ; 6.398  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 5.918  ; 5.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -2.132 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -2.132 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 2.846  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 5.154  ; 5.154  ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ; 2.846  ;        ; Rise       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_ADCLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 2.846  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_DACLRCK    ; AUDIO_DAC_ADC:audio|LRCK_1X     ;        ; 2.846  ; Fall       ; AUDIO_DAC_ADC:audio|LRCK_1X               ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 3.301  ;        ; Rise       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_BCLK       ; AUDIO_DAC_ADC:audio|oAUD_BCK    ;        ; 3.301  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; AUD_DACDAT     ; AUDIO_DAC_ADC:audio|oAUD_BCK    ; 5.088  ; 5.088  ; Fall       ; AUDIO_DAC_ADC:audio|oAUD_BCK              ;
; GPIO_1[*]      ; CCD_MCLK                        ; 2.514  ;        ; Rise       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ; 2.514  ;        ; Rise       ; CCD_MCLK                                  ;
; VGA_B[*]       ; CCD_MCLK                        ; 3.900  ; 3.900  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[0]      ; CCD_MCLK                        ; 4.412  ; 4.412  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[1]      ; CCD_MCLK                        ; 4.412  ; 4.412  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[2]      ; CCD_MCLK                        ; 4.389  ; 4.389  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[3]      ; CCD_MCLK                        ; 4.379  ; 4.379  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[4]      ; CCD_MCLK                        ; 4.168  ; 4.168  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[5]      ; CCD_MCLK                        ; 4.046  ; 4.046  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[6]      ; CCD_MCLK                        ; 4.106  ; 4.106  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[7]      ; CCD_MCLK                        ; 4.244  ; 4.244  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[8]      ; CCD_MCLK                        ; 3.900  ; 3.900  ; Rise       ; CCD_MCLK                                  ;
;  VGA_B[9]      ; CCD_MCLK                        ; 4.127  ; 4.127  ; Rise       ; CCD_MCLK                                  ;
; VGA_BLANK      ; CCD_MCLK                        ; 4.541  ; 4.541  ; Rise       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ;        ; 2.314  ; Rise       ; CCD_MCLK                                  ;
; VGA_G[*]       ; CCD_MCLK                        ; 4.405  ; 4.405  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[0]      ; CCD_MCLK                        ; 4.663  ; 4.663  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[1]      ; CCD_MCLK                        ; 4.663  ; 4.663  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[2]      ; CCD_MCLK                        ; 4.648  ; 4.648  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[3]      ; CCD_MCLK                        ; 4.648  ; 4.648  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[4]      ; CCD_MCLK                        ; 4.598  ; 4.598  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[5]      ; CCD_MCLK                        ; 4.671  ; 4.671  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[6]      ; CCD_MCLK                        ; 4.405  ; 4.405  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[7]      ; CCD_MCLK                        ; 4.594  ; 4.594  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[8]      ; CCD_MCLK                        ; 4.454  ; 4.454  ; Rise       ; CCD_MCLK                                  ;
;  VGA_G[9]      ; CCD_MCLK                        ; 4.491  ; 4.491  ; Rise       ; CCD_MCLK                                  ;
; VGA_HS         ; CCD_MCLK                        ; 4.538  ; 4.538  ; Rise       ; CCD_MCLK                                  ;
; VGA_R[*]       ; CCD_MCLK                        ; 4.572  ; 4.572  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[0]      ; CCD_MCLK                        ; 4.986  ; 4.986  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[1]      ; CCD_MCLK                        ; 4.765  ; 4.765  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[2]      ; CCD_MCLK                        ; 4.765  ; 4.765  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[3]      ; CCD_MCLK                        ; 4.775  ; 4.775  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[4]      ; CCD_MCLK                        ; 4.684  ; 4.684  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[5]      ; CCD_MCLK                        ; 4.767  ; 4.767  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[6]      ; CCD_MCLK                        ; 4.677  ; 4.677  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[7]      ; CCD_MCLK                        ; 4.737  ; 4.737  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[8]      ; CCD_MCLK                        ; 4.572  ; 4.572  ; Rise       ; CCD_MCLK                                  ;
;  VGA_R[9]      ; CCD_MCLK                        ; 4.632  ; 4.632  ; Rise       ; CCD_MCLK                                  ;
; VGA_VS         ; CCD_MCLK                        ; 4.182  ; 4.182  ; Rise       ; CCD_MCLK                                  ;
; GPIO_1[*]      ; CCD_MCLK                        ;        ; 2.514  ; Fall       ; CCD_MCLK                                  ;
;  GPIO_1[11]    ; CCD_MCLK                        ;        ; 2.514  ; Fall       ; CCD_MCLK                                  ;
; VGA_CLK        ; CCD_MCLK                        ; 2.314  ;        ; Fall       ; CCD_MCLK                                  ;
; LEDR[*]        ; CLK_10001                       ; 4.043  ; 4.043  ; Rise       ; CLK_10001                                 ;
;  LEDR[0]       ; CLK_10001                       ; 4.944  ; 4.944  ; Rise       ; CLK_10001                                 ;
;  LEDR[1]       ; CLK_10001                       ; 4.721  ; 4.721  ; Rise       ; CLK_10001                                 ;
;  LEDR[2]       ; CLK_10001                       ; 4.522  ; 4.522  ; Rise       ; CLK_10001                                 ;
;  LEDR[3]       ; CLK_10001                       ; 4.515  ; 4.515  ; Rise       ; CLK_10001                                 ;
;  LEDR[4]       ; CLK_10001                       ; 4.530  ; 4.530  ; Rise       ; CLK_10001                                 ;
;  LEDR[5]       ; CLK_10001                       ; 4.855  ; 4.855  ; Rise       ; CLK_10001                                 ;
;  LEDR[6]       ; CLK_10001                       ; 4.826  ; 4.826  ; Rise       ; CLK_10001                                 ;
;  LEDR[7]       ; CLK_10001                       ; 4.963  ; 4.963  ; Rise       ; CLK_10001                                 ;
;  LEDR[8]       ; CLK_10001                       ; 4.043  ; 4.043  ; Rise       ; CLK_10001                                 ;
;  LEDR[9]       ; CLK_10001                       ; 4.152  ; 4.152  ; Rise       ; CLK_10001                                 ;
;  LEDR[10]      ; CLK_10001                       ; 4.047  ; 4.047  ; Rise       ; CLK_10001                                 ;
;  LEDR[11]      ; CLK_10001                       ; 4.066  ; 4.066  ; Rise       ; CLK_10001                                 ;
;  LEDR[12]      ; CLK_10001                       ; 4.060  ; 4.060  ; Rise       ; CLK_10001                                 ;
;  LEDR[13]      ; CLK_10001                       ; 4.162  ; 4.162  ; Rise       ; CLK_10001                                 ;
;  LEDR[14]      ; CLK_10001                       ; 4.219  ; 4.219  ; Rise       ; CLK_10001                                 ;
;  LEDR[15]      ; CLK_10001                       ; 4.186  ; 4.186  ; Rise       ; CLK_10001                                 ;
; HEX0[*]        ; GPIO_1[10]                      ; 5.460  ; 5.460  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[0]       ; GPIO_1[10]                      ; 5.592  ; 5.592  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[1]       ; GPIO_1[10]                      ; 5.559  ; 5.559  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[2]       ; GPIO_1[10]                      ; 5.564  ; 5.564  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[3]       ; GPIO_1[10]                      ; 5.472  ; 5.472  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[4]       ; GPIO_1[10]                      ; 5.474  ; 5.474  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[5]       ; GPIO_1[10]                      ; 5.460  ; 5.460  ; Rise       ; GPIO_1[10]                                ;
;  HEX0[6]       ; GPIO_1[10]                      ; 5.461  ; 5.461  ; Rise       ; GPIO_1[10]                                ;
; HEX1[*]        ; GPIO_1[10]                      ; 4.745  ; 4.745  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[0]       ; GPIO_1[10]                      ; 4.977  ; 4.977  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[1]       ; GPIO_1[10]                      ; 4.999  ; 4.999  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[2]       ; GPIO_1[10]                      ; 4.770  ; 4.770  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[3]       ; GPIO_1[10]                      ; 4.745  ; 4.745  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[4]       ; GPIO_1[10]                      ; 4.785  ; 4.785  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[5]       ; GPIO_1[10]                      ; 4.874  ; 4.874  ; Rise       ; GPIO_1[10]                                ;
;  HEX1[6]       ; GPIO_1[10]                      ; 4.902  ; 4.902  ; Rise       ; GPIO_1[10]                                ;
; HEX2[*]        ; GPIO_1[10]                      ; 4.722  ; 4.722  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[0]       ; GPIO_1[10]                      ; 4.756  ; 4.756  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[1]       ; GPIO_1[10]                      ; 4.722  ; 4.722  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[2]       ; GPIO_1[10]                      ; 4.789  ; 4.789  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[3]       ; GPIO_1[10]                      ; 4.798  ; 4.798  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[4]       ; GPIO_1[10]                      ; 4.765  ; 4.765  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[5]       ; GPIO_1[10]                      ; 4.739  ; 4.739  ; Rise       ; GPIO_1[10]                                ;
;  HEX2[6]       ; GPIO_1[10]                      ; 4.733  ; 4.733  ; Rise       ; GPIO_1[10]                                ;
; HEX3[*]        ; GPIO_1[10]                      ; 4.605  ; 4.605  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[0]       ; GPIO_1[10]                      ; 4.655  ; 4.655  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[1]       ; GPIO_1[10]                      ; 4.626  ; 4.626  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[2]       ; GPIO_1[10]                      ; 4.629  ; 4.629  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[3]       ; GPIO_1[10]                      ; 4.605  ; 4.605  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[4]       ; GPIO_1[10]                      ; 4.630  ; 4.630  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[5]       ; GPIO_1[10]                      ; 4.700  ; 4.700  ; Rise       ; GPIO_1[10]                                ;
;  HEX3[6]       ; GPIO_1[10]                      ; 4.705  ; 4.705  ; Rise       ; GPIO_1[10]                                ;
; LEDG[*]        ; GPIO_1[10]                      ; 4.291  ; 4.291  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[0]       ; GPIO_1[10]                      ; 4.602  ; 4.602  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[1]       ; GPIO_1[10]                      ; 4.564  ; 4.564  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[2]       ; GPIO_1[10]                      ; 4.556  ; 4.556  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[3]       ; GPIO_1[10]                      ; 4.555  ; 4.555  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[4]       ; GPIO_1[10]                      ; 4.520  ; 4.520  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[5]       ; GPIO_1[10]                      ; 4.510  ; 4.510  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[6]       ; GPIO_1[10]                      ; 4.291  ; 4.291  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[7]       ; GPIO_1[10]                      ; 4.413  ; 4.413  ; Rise       ; GPIO_1[10]                                ;
;  LEDG[8]       ; GPIO_1[10]                      ; 4.981  ; 4.981  ; Rise       ; GPIO_1[10]                                ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.483  ; 2.451  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.761  ; 2.451  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[15]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 4.483  ; 4.483  ; Rise       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; GPIO_1[*]      ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.451  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
;  GPIO_1[14]    ; I2C_CCD_Config:u7|mI2C_CTRL_CLK ; 2.451  ;        ; Fall       ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ;
; VGA_B[*]       ; low_freq_clk                    ; 5.843  ; 5.843  ; Rise       ; low_freq_clk                              ;
;  VGA_B[0]      ; low_freq_clk                    ; 6.059  ; 6.059  ; Rise       ; low_freq_clk                              ;
;  VGA_B[1]      ; low_freq_clk                    ; 6.059  ; 6.059  ; Rise       ; low_freq_clk                              ;
;  VGA_B[2]      ; low_freq_clk                    ; 6.036  ; 6.036  ; Rise       ; low_freq_clk                              ;
;  VGA_B[3]      ; low_freq_clk                    ; 6.026  ; 6.026  ; Rise       ; low_freq_clk                              ;
;  VGA_B[4]      ; low_freq_clk                    ; 6.092  ; 6.092  ; Rise       ; low_freq_clk                              ;
;  VGA_B[5]      ; low_freq_clk                    ; 5.982  ; 5.982  ; Rise       ; low_freq_clk                              ;
;  VGA_B[6]      ; low_freq_clk                    ; 5.992  ; 5.992  ; Rise       ; low_freq_clk                              ;
;  VGA_B[7]      ; low_freq_clk                    ; 6.040  ; 6.040  ; Rise       ; low_freq_clk                              ;
;  VGA_B[8]      ; low_freq_clk                    ; 5.843  ; 5.843  ; Rise       ; low_freq_clk                              ;
;  VGA_B[9]      ; low_freq_clk                    ; 5.951  ; 5.951  ; Rise       ; low_freq_clk                              ;
; VGA_G[*]       ; low_freq_clk                    ; 6.072  ; 6.072  ; Rise       ; low_freq_clk                              ;
;  VGA_G[0]      ; low_freq_clk                    ; 6.311  ; 6.311  ; Rise       ; low_freq_clk                              ;
;  VGA_G[1]      ; low_freq_clk                    ; 6.311  ; 6.311  ; Rise       ; low_freq_clk                              ;
;  VGA_G[2]      ; low_freq_clk                    ; 6.296  ; 6.296  ; Rise       ; low_freq_clk                              ;
;  VGA_G[3]      ; low_freq_clk                    ; 6.296  ; 6.296  ; Rise       ; low_freq_clk                              ;
;  VGA_G[4]      ; low_freq_clk                    ; 6.275  ; 6.275  ; Rise       ; low_freq_clk                              ;
;  VGA_G[5]      ; low_freq_clk                    ; 6.314  ; 6.314  ; Rise       ; low_freq_clk                              ;
;  VGA_G[6]      ; low_freq_clk                    ; 6.072  ; 6.072  ; Rise       ; low_freq_clk                              ;
;  VGA_G[7]      ; low_freq_clk                    ; 6.171  ; 6.171  ; Rise       ; low_freq_clk                              ;
;  VGA_G[8]      ; low_freq_clk                    ; 6.179  ; 6.179  ; Rise       ; low_freq_clk                              ;
;  VGA_G[9]      ; low_freq_clk                    ; 6.116  ; 6.116  ; Rise       ; low_freq_clk                              ;
; VGA_R[*]       ; low_freq_clk                    ; 6.281  ; 6.281  ; Rise       ; low_freq_clk                              ;
;  VGA_R[0]      ; low_freq_clk                    ; 6.550  ; 6.550  ; Rise       ; low_freq_clk                              ;
;  VGA_R[1]      ; low_freq_clk                    ; 6.329  ; 6.329  ; Rise       ; low_freq_clk                              ;
;  VGA_R[2]      ; low_freq_clk                    ; 6.329  ; 6.329  ; Rise       ; low_freq_clk                              ;
;  VGA_R[3]      ; low_freq_clk                    ; 6.339  ; 6.339  ; Rise       ; low_freq_clk                              ;
;  VGA_R[4]      ; low_freq_clk                    ; 6.413  ; 6.413  ; Rise       ; low_freq_clk                              ;
;  VGA_R[5]      ; low_freq_clk                    ; 6.412  ; 6.412  ; Rise       ; low_freq_clk                              ;
;  VGA_R[6]      ; low_freq_clk                    ; 6.304  ; 6.304  ; Rise       ; low_freq_clk                              ;
;  VGA_R[7]      ; low_freq_clk                    ; 6.327  ; 6.327  ; Rise       ; low_freq_clk                              ;
;  VGA_R[8]      ; low_freq_clk                    ; 6.299  ; 6.299  ; Rise       ; low_freq_clk                              ;
;  VGA_R[9]      ; low_freq_clk                    ; 6.281  ; 6.281  ; Rise       ; low_freq_clk                              ;
; AUD_XCK        ; CLOCK_27                        ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1]            ;
; AUD_XCK        ; CLOCK_27                        ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1]            ;
; HEX5[*]        ; sound                           ; 4.815  ; 4.815  ; Rise       ; sound                                     ;
;  HEX5[3]       ; sound                           ; 4.954  ; 4.954  ; Rise       ; sound                                     ;
;  HEX5[6]       ; sound                           ; 4.815  ; 4.815  ; Rise       ; sound                                     ;
; HEX6[*]        ; sound                           ; 4.508  ; 4.508  ; Rise       ; sound                                     ;
;  HEX6[0]       ; sound                           ; 4.795  ; 4.795  ; Rise       ; sound                                     ;
;  HEX6[1]       ; sound                           ; 4.598  ; 4.598  ; Rise       ; sound                                     ;
;  HEX6[2]       ; sound                           ; 4.851  ; 4.851  ; Rise       ; sound                                     ;
;  HEX6[3]       ; sound                           ; 4.539  ; 4.539  ; Rise       ; sound                                     ;
;  HEX6[4]       ; sound                           ; 4.541  ; 4.541  ; Rise       ; sound                                     ;
;  HEX6[5]       ; sound                           ; 4.508  ; 4.508  ; Rise       ; sound                                     ;
;  HEX6[6]       ; sound                           ; 4.519  ; 4.519  ; Rise       ; sound                                     ;
; HEX7[*]        ; sound                           ; 4.414  ; 4.414  ; Rise       ; sound                                     ;
;  HEX7[0]       ; sound                           ; 4.456  ; 4.456  ; Rise       ; sound                                     ;
;  HEX7[1]       ; sound                           ; 4.456  ; 4.456  ; Rise       ; sound                                     ;
;  HEX7[2]       ; sound                           ; 4.427  ; 4.427  ; Rise       ; sound                                     ;
;  HEX7[3]       ; sound                           ; 4.425  ; 4.425  ; Rise       ; sound                                     ;
;  HEX7[4]       ; sound                           ; 4.414  ; 4.414  ; Rise       ; sound                                     ;
;  HEX7[5]       ; sound                           ; 4.574  ; 4.574  ; Rise       ; sound                                     ;
;  HEX7[6]       ; sound                           ; 4.578  ; 4.578  ; Rise       ; sound                                     ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 2.732  ; 2.732  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.732  ; 2.732  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 3.095  ; 3.095  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.893  ; 2.893  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 3.161  ; 3.161  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 3.218  ; 3.218  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 3.396  ; 3.396  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 3.122  ; 3.122  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 3.320  ; 3.320  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 3.117  ; 3.117  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 3.595  ; 3.595  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 3.355  ; 3.355  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 3.707  ; 3.707  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 2.990  ; 2.990  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 3.356  ; 3.356  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 3.688  ; 3.688  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 2.029  ; 2.029  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 3.168  ; 3.168  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 3.773  ; 3.773  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 3.556  ; 3.556  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 3.352  ; 3.352  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.027  ; 4.027  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 3.168  ; 3.168  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 3.754  ; 3.754  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 3.193  ; 3.193  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 3.416  ; 3.416  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 3.318  ; 3.318  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 3.402  ; 3.402  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 3.487  ; 3.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.490  ; 4.490  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 3.445  ; 3.445  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 3.574  ; 3.574  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 3.370  ; 3.370  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 3.459  ; 3.459  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 3.421  ; 3.421  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 3.415  ; 3.415  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 3.226  ; 3.226  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 2.980  ; 2.980  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -2.846 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -2.846 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+---------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+-------------------------------------------+-------------------------------------------+--------------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+--------------+----------+----------+----------+
; CLK_10001                                 ; AUDIO_DAC_ADC:audio|LRCK_1X               ; 16           ; 0        ; 0        ; 0        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0            ; 0        ; 0        ; 10       ;
; CCD_MCLK                                  ; CCD_MCLK                                  ; > 2147483647 ; 0        ; 874      ; 513      ;
; KEY[0]                                    ; CCD_MCLK                                  ; 12452        ; 6446     ; 0        ; 0        ;
; low_freq_clk                              ; CCD_MCLK                                  ; 12846        ; 0        ; 1        ; 1        ;
; m[0][0][0]                                ; CCD_MCLK                                  ; 72           ; 72       ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; CCD_MCLK                                  ; 20           ; 0        ; 0        ; 0        ;
; CLK_10001                                 ; CLK_10001                                 ; 1000         ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; CLK_10001                                 ; 135          ; 135      ; 0        ; 0        ;
; sound                                     ; CLK_10001                                 ; 51           ; 51       ; 0        ; 0        ;
; CCD_MCLK                                  ; CLOCK_50                                  ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                                  ; CLOCK_50                                  ; 1180         ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; CLOCK_50                                  ; 1            ; 1        ; 0        ; 0        ;
; GPIO_1[10]                                ; GPIO_1[10]                                ; 5726         ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; GPIO_1[10]                                ; 20           ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; 617          ; 0        ; 0        ; 0        ;
; CCD_MCLK                                  ; KEY[0]                                    ; 937          ; 0        ; 0        ; 0        ;
; CCD_MCLK                                  ; low_freq_clk                              ; 807739       ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; low_freq_clk                              ; 39938        ; 20033    ; 0        ; 0        ;
; low_freq_clk                              ; low_freq_clk                              ; 46640        ; 0        ; 0        ; 0        ;
; m[0][0][0]                                ; low_freq_clk                              ; 388          ; 388      ; 0        ; 0        ;
; sound                                     ; low_freq_clk                              ; 7            ; 7        ; 0        ; 0        ;
; CCD_MCLK                                  ; m[0][0][0]                                ; 1416         ; 0        ; 0        ; 0        ;
; low_freq_clk                              ; m[0][0][0]                                ; 805          ; 0        ; 0        ; 0        ;
; m[0][0][0]                                ; m[0][0][0]                                ; 11           ; 11       ; 0        ; 0        ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; p1|altpll_component|pll|clk[1]            ; 1            ; 1        ; 0        ; 0        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; p1|altpll_component|pll|clk[1]            ; 1            ; 1        ; 0        ; 0        ;
; CLK_10001                                 ; p1|altpll_component|pll|clk[1]            ; 1            ; 1        ; 0        ; 0        ;
; m[0][0][0]                                ; p1|altpll_component|pll|clk[1]            ; 308          ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]            ; p1|altpll_component|pll|clk[1]            ; 840          ; 0        ; 0        ; 0        ;
; sound                                     ; sound                                     ; 68           ; 0        ; 0        ; 0        ;
; CCD_MCLK                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20           ; 0        ; 0        ; 0        ;
; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 141          ; 0        ; 0        ; 0        ;
; GPIO_1[10]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20           ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 13845        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+-------------------------------------------+-------------------------------------------+--------------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+--------------+----------+----------+----------+
; CLK_10001                                 ; AUDIO_DAC_ADC:audio|LRCK_1X               ; 16           ; 0        ; 0        ; 0        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0            ; 0        ; 0        ; 10       ;
; CCD_MCLK                                  ; CCD_MCLK                                  ; > 2147483647 ; 0        ; 874      ; 513      ;
; KEY[0]                                    ; CCD_MCLK                                  ; 12452        ; 6446     ; 0        ; 0        ;
; low_freq_clk                              ; CCD_MCLK                                  ; 12846        ; 0        ; 1        ; 1        ;
; m[0][0][0]                                ; CCD_MCLK                                  ; 72           ; 72       ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; CCD_MCLK                                  ; 20           ; 0        ; 0        ; 0        ;
; CLK_10001                                 ; CLK_10001                                 ; 1000         ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; CLK_10001                                 ; 135          ; 135      ; 0        ; 0        ;
; sound                                     ; CLK_10001                                 ; 51           ; 51       ; 0        ; 0        ;
; CCD_MCLK                                  ; CLOCK_50                                  ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                                  ; CLOCK_50                                  ; 1180         ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; CLOCK_50                                  ; 1            ; 1        ; 0        ; 0        ;
; GPIO_1[10]                                ; GPIO_1[10]                                ; 5726         ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; GPIO_1[10]                                ; 20           ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; I2C_CCD_Config:u7|mI2C_CTRL_CLK           ; 617          ; 0        ; 0        ; 0        ;
; CCD_MCLK                                  ; KEY[0]                                    ; 937          ; 0        ; 0        ; 0        ;
; CCD_MCLK                                  ; low_freq_clk                              ; 807739       ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; low_freq_clk                              ; 39938        ; 20033    ; 0        ; 0        ;
; low_freq_clk                              ; low_freq_clk                              ; 46640        ; 0        ; 0        ; 0        ;
; m[0][0][0]                                ; low_freq_clk                              ; 388          ; 388      ; 0        ; 0        ;
; sound                                     ; low_freq_clk                              ; 7            ; 7        ; 0        ; 0        ;
; CCD_MCLK                                  ; m[0][0][0]                                ; 1416         ; 0        ; 0        ; 0        ;
; low_freq_clk                              ; m[0][0][0]                                ; 805          ; 0        ; 0        ; 0        ;
; m[0][0][0]                                ; m[0][0][0]                                ; 11           ; 11       ; 0        ; 0        ;
; AUDIO_DAC_ADC:audio|LRCK_1X               ; p1|altpll_component|pll|clk[1]            ; 1            ; 1        ; 0        ; 0        ;
; AUDIO_DAC_ADC:audio|oAUD_BCK              ; p1|altpll_component|pll|clk[1]            ; 1            ; 1        ; 0        ; 0        ;
; CLK_10001                                 ; p1|altpll_component|pll|clk[1]            ; 1            ; 1        ; 0        ; 0        ;
; m[0][0][0]                                ; p1|altpll_component|pll|clk[1]            ; 308          ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]            ; p1|altpll_component|pll|clk[1]            ; 840          ; 0        ; 0        ; 0        ;
; sound                                     ; sound                                     ; 68           ; 0        ; 0        ; 0        ;
; CCD_MCLK                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20           ; 0        ; 0        ; 0        ;
; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 141          ; 0        ; 0        ; 0        ;
; GPIO_1[10]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20           ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 13845        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                  ; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0        ; 0        ; 4        ; 0        ;
; CCD_MCLK                                  ; CCD_MCLK                                  ; 0        ; 30       ; 0        ; 0        ;
; CLOCK_50                                  ; CCD_MCLK                                  ; 113      ; 0        ; 2        ; 0        ;
; KEY[0]                                    ; CCD_MCLK                                  ; 21       ; 21       ; 0        ; 0        ;
; KEY[0]                                    ; CLOCK_50                                  ; 25       ; 25       ; 0        ; 0        ;
; CLOCK_50                                  ; GPIO_1[10]                                ; 200      ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; low_freq_clk                              ; 20       ; 20       ; 0        ; 0        ;
; CLOCK_50                                  ; p1|altpll_component|pll|clk[1]            ; 14       ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; sound                                     ; 9        ; 9        ; 0        ; 0        ;
; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 252      ; 0        ; 2        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                  ; AUDIO_DAC_ADC:audio|oAUD_BCK              ; 0        ; 0        ; 4        ; 0        ;
; CCD_MCLK                                  ; CCD_MCLK                                  ; 0        ; 30       ; 0        ; 0        ;
; CLOCK_50                                  ; CCD_MCLK                                  ; 113      ; 0        ; 2        ; 0        ;
; KEY[0]                                    ; CCD_MCLK                                  ; 21       ; 21       ; 0        ; 0        ;
; KEY[0]                                    ; CLOCK_50                                  ; 25       ; 25       ; 0        ; 0        ;
; CLOCK_50                                  ; GPIO_1[10]                                ; 200      ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; low_freq_clk                              ; 20       ; 20       ; 0        ; 0        ;
; CLOCK_50                                  ; p1|altpll_component|pll|clk[1]            ; 14       ; 0        ; 0        ; 0        ;
; KEY[0]                                    ; sound                                     ; 9        ; 9        ; 0        ; 0        ;
; CLOCK_50                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 252      ; 0        ; 2        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 113   ; 113  ;
; Unconstrained Output Ports      ; 148   ; 148  ;
; Unconstrained Output Port Paths ; 3379  ; 3379 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Fri Dec 09 15:15:31 2011
Info: Command: quartus_sta DE2_CCD -c DE2_CCD
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "freq[1]|combout" is a latch
    Warning: Node "freq[0]|combout" is a latch
    Warning: Node "freq[7]|combout" is a latch
    Warning: Node "freq[6]|combout" is a latch
    Warning: Node "freq[2]|combout" is a latch
    Warning: Node "freq[3]|combout" is a latch
    Warning: Node "freq[4]|combout" is a latch
    Warning: Node "freq[5]|combout" is a latch
    Warning: Node "freq[8]|combout" is a latch
    Warning: Node "freq[13]|combout" is a latch
    Warning: Node "freq[12]|combout" is a latch
    Warning: Node "freq[11]|combout" is a latch
    Warning: Node "freq[10]|combout" is a latch
    Warning: Node "ball_position|ball_x[0]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[6]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[5]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[7]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[3]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[1]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[0]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[6]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[4]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[5]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[1]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[2]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[3]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[9]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[4]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[8]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[9]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[8]~latch|combout" is a latch
    Warning: Node "ball_position|ball_x[7]~latch|combout" is a latch
    Warning: Node "ball_position|ball_y[2]~latch|combout" is a latch
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_m2o1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Critical Warning: Synopsys Design Constraints File file not found: 'DE2_CCD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info: create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info: create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
    Info: create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[0]} {u6|sdram_pll1|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 2 -phase -108.00 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[1]} {u6|sdram_pll1|altpll_component|pll|clk[1]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name GPIO_1[10] GPIO_1[10]
    Info: create_clock -period 1.000 -name CLK_10001 CLK_10001
    Info: create_clock -period 1.000 -name low_freq_clk low_freq_clk
    Info: create_clock -period 1.000 -name CCD_MCLK CCD_MCLK
    Info: create_clock -period 1.000 -name I2C_CCD_Config:u7|mI2C_CTRL_CLK I2C_CCD_Config:u7|mI2C_CTRL_CLK
    Info: create_clock -period 1.000 -name sound sound
    Info: create_clock -period 1.000 -name AUDIO_DAC_ADC:audio|LRCK_1X AUDIO_DAC_ADC:audio|LRCK_1X
    Info: create_clock -period 1.000 -name AUDIO_DAC_ADC:audio|oAUD_BCK AUDIO_DAC_ADC:audio|oAUD_BCK
    Info: create_clock -period 1.000 -name m[0][0][0] m[0][0][0]
    Info: create_clock -period 1.000 -name KEY[0] KEY[0]
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: Mux104~15  from: datad  to: combout
    Info: Cell: Mux104~17  from: datad  to: combout
    Info: Cell: Mux104~19  from: datab  to: combout
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -48.209
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -48.209    -14839.318 CCD_MCLK 
    Info:   -13.465     -1100.264 low_freq_clk 
    Info:   -12.161      -264.548 p1|altpll_component|pll|clk[1] 
    Info:    -4.047     -1723.451 GPIO_1[10] 
    Info:    -3.988       -51.474 KEY[0] 
    Info:    -2.660      -129.181 CLK_10001 
    Info:    -2.410      -103.705 I2C_CCD_Config:u7|mI2C_CTRL_CLK 
    Info:    -1.408       -13.858 m[0][0][0] 
    Info:    -1.336       -18.798 AUDIO_DAC_ADC:audio|LRCK_1X 
    Info:    -1.136        -5.265 sound 
    Info:    -0.086        -0.169 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     2.124         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     2.810         0.000 CLOCK_50 
Info: Worst-case hold slack is -5.102
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.102       -61.739 m[0][0][0] 
    Info:    -3.372        -3.372 low_freq_clk 
    Info:    -2.557        -5.097 CLOCK_50 
    Info:    -2.197        -2.197 CCD_MCLK 
    Info:    -1.810       -29.021 CLK_10001 
    Info:    -0.123        -0.359 p1|altpll_component|pll|clk[1] 
    Info:     0.346         0.000 KEY[0] 
    Info:     0.391         0.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     0.391         0.000 GPIO_1[10] 
    Info:     0.391         0.000 I2C_CCD_Config:u7|mI2C_CTRL_CLK 
    Info:     0.391         0.000 sound 
    Info:     0.391         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     1.721         0.000 AUDIO_DAC_ADC:audio|LRCK_1X 
Info: Worst-case recovery slack is -5.371
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.371       -75.118 p1|altpll_component|pll|clk[1] 
    Info:    -2.965       -11.860 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:    -2.800      -291.729 CCD_MCLK 
    Info:    -1.097      -177.977 GPIO_1[10] 
    Info:    -0.326        -0.652 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:    -0.227        -1.278 low_freq_clk 
    Info:    -0.064        -0.576 sound 
    Info:     0.048         0.000 CLOCK_50 
Info: Worst-case removal slack is -0.006
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.006        -0.006 CLOCK_50 
    Info:     0.282         0.000 low_freq_clk 
    Info:     0.334         0.000 sound 
    Info:     0.998         0.000 CCD_MCLK 
    Info:     1.187         0.000 GPIO_1[10] 
    Info:     3.735         0.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     5.075         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     5.127         0.000 p1|altpll_component|pll|clk[1] 
Info: Worst-case minimum pulse width slack is -2.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.000     -5251.944 CCD_MCLK 
    Info:    -1.880     -2366.469 GPIO_1[10] 
    Info:    -1.222        -1.222 KEY[0] 
    Info:    -0.500       -96.000 low_freq_clk 
    Info:    -0.500       -69.000 CLK_10001 
    Info:    -0.500       -50.000 I2C_CCD_Config:u7|mI2C_CTRL_CLK 
    Info:    -0.500       -16.000 AUDIO_DAC_ADC:audio|LRCK_1X 
    Info:    -0.500        -9.000 sound 
    Info:    -0.500        -4.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     0.500         0.000 m[0][0][0] 
    Info:     2.620         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     9.000         0.000 CLOCK_50 
    Info:    18.518         0.000 CLOCK_27 
    Info:    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: Mux104~15  from: datad  to: combout
    Info: Cell: Mux104~17  from: datad  to: combout
    Info: Cell: Mux104~19  from: datab  to: combout
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -20.489
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -20.489     -5977.946 CCD_MCLK 
    Info:    -5.901      -128.672 p1|altpll_component|pll|clk[1] 
    Info:    -5.612      -444.369 low_freq_clk 
    Info:    -1.460      -543.372 GPIO_1[10] 
    Info:    -1.347       -14.447 KEY[0] 
    Info:    -0.686       -24.949 CLK_10001 
    Info:    -0.624       -23.399 I2C_CCD_Config:u7|mI2C_CTRL_CLK 
    Info:    -0.183        -1.635 AUDIO_DAC_ADC:audio|LRCK_1X 
    Info:     0.034         0.000 sound 
    Info:     0.124         0.000 m[0][0][0] 
    Info:     0.497         0.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     1.962         0.000 CLOCK_50 
    Info:     5.813         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is -2.488
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.488       -30.271 m[0][0][0] 
    Info:    -1.946        -2.228 low_freq_clk 
    Info:    -1.597        -3.179 CLOCK_50 
    Info:    -1.350        -1.350 CCD_MCLK 
    Info:    -1.254       -32.375 CLK_10001 
    Info:     0.048         0.000 p1|altpll_component|pll|clk[1] 
    Info:     0.215         0.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     0.215         0.000 GPIO_1[10] 
    Info:     0.215         0.000 I2C_CCD_Config:u7|mI2C_CTRL_CLK 
    Info:     0.215         0.000 sound 
    Info:     0.215         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     0.263         0.000 KEY[0] 
    Info:     0.865         0.000 AUDIO_DAC_ADC:audio|LRCK_1X 
Info: Worst-case recovery slack is -3.397
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.397       -47.486 p1|altpll_component|pll|clk[1] 
    Info:    -1.568        -6.272 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:    -1.504      -113.396 CCD_MCLK 
    Info:    -0.320       -31.793 GPIO_1[10] 
    Info:     0.274         0.000 low_freq_clk 
    Info:     0.313         0.000 sound 
    Info:     0.450         0.000 CLOCK_50 
    Info:     1.638         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is -0.210
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.210        -2.034 CLOCK_50 
    Info:    -0.005        -0.025 low_freq_clk 
    Info:     0.067         0.000 sound 
    Info:     0.402         0.000 CCD_MCLK 
    Info:     0.637         0.000 GPIO_1[10] 
    Info:     2.448         0.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     3.222         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     3.264         0.000 p1|altpll_component|pll|clk[1] 
Info: Worst-case minimum pulse width slack is -2.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.000     -5251.944 CCD_MCLK 
    Info:    -1.880     -2366.469 GPIO_1[10] 
    Info:    -1.222        -1.222 KEY[0] 
    Info:    -0.500       -96.000 low_freq_clk 
    Info:    -0.500       -69.000 CLK_10001 
    Info:    -0.500       -50.000 I2C_CCD_Config:u7|mI2C_CTRL_CLK 
    Info:    -0.500       -16.000 AUDIO_DAC_ADC:audio|LRCK_1X 
    Info:    -0.500        -9.000 sound 
    Info:    -0.500        -4.000 AUDIO_DAC_ADC:audio|oAUD_BCK 
    Info:     0.500         0.000 m[0][0][0] 
    Info:     2.620         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info:     9.000         0.000 CLOCK_50 
    Info:    18.518         0.000 CLOCK_27 
    Info:    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 39 warnings
    Info: Peak virtual memory: 433 megabytes
    Info: Processing ended: Fri Dec 09 15:15:41 2011
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:12


