Fitter Place Stage Report for getTanh
Tue Apr 25 16:37:32 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter Duplication Summary
  8. Non-Global High Fan-Out Signals
  9. Fitter DSP Block Usage Summary
 10. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+-------------------------------------------------------------+-------------------+-------+
; Resource                                                    ; Usage             ; %     ;
+-------------------------------------------------------------+-------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 16,333 / 933,120  ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 16,333            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 17,890 / 933,120  ; 2 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 3,204             ;       ;
;         [b] ALMs used for LUT logic                         ; 13,780            ;       ;
;         [c] ALMs used for register circuitry                ; 906               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                 ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,631 / 933,120   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 74 / 933,120      ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                 ;       ;
;         [c] Due to LAB input limits                         ; 74                ;       ;
;         [d] Due to virtual I/Os                             ; 0                 ;       ;
;                                                             ;                   ;       ;
; Difficulty packing design                                   ; High              ;       ;
;                                                             ;                   ;       ;
; Total LABs:  partially or completely used                   ; 1,999 / 93,312    ; 2 %   ;
;     -- Logic LABs                                           ; 1,999             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                 ;       ;
;                                                             ;                   ;       ;
; Combinational ALUT usage for logic                          ; 22,400            ;       ;
;     -- 8 input functions                                    ; 1,324             ;       ;
;     -- 7 input functions                                    ; 85                ;       ;
;     -- 6 input functions                                    ; 5,940             ;       ;
;     -- 5 input functions                                    ; 5,403             ;       ;
;     -- 4 input functions                                    ; 7,097             ;       ;
;     -- <=3 input functions                                  ; 2,551             ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,486             ;       ;
;                                                             ;                   ;       ;
; Dedicated logic registers                                   ; 8,418             ;       ;
;     -- By type:                                             ;                   ;       ;
;         -- LAB logic registers:                             ;                   ;       ;
;             -- Primary logic registers                      ; 8,219 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 199 / 1,866,240   ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0                 ;       ;
;                                                             ;                   ;       ;
; Register control circuitry for power estimation             ; 0                 ;       ;
;                                                             ;                   ;       ;
; ALMs adjustment for power estimation                        ; 1,083             ;       ;
;                                                             ;                   ;       ;
; I/O pins                                                    ; 431 / 1,272       ; 34 %  ;
;     -- Clock pins                                           ; 37 / 104          ; 36 %  ;
;     -- Dedicated input pins                                 ; 3 / 54            ; 6 %   ;
;                                                             ;                   ;       ;
; Hard processor system peripheral utilization                ;                   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )     ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )     ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )     ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )     ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )     ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )     ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )     ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )     ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )     ;       ;
;                                                             ;                   ;       ;
; M20K blocks                                                 ; 0 / 11,721        ; 0 %   ;
; Total MLAB memory bits                                      ; 0                 ;       ;
; Total block memory bits                                     ; 0 / 240,046,080   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080   ; 0 %   ;
;                                                             ;                   ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 5 / 5,760         ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 6                 ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                 ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 1                 ;       ;
;                                                             ;                   ;       ;
; IOPLLs                                                      ; 0 / 24            ; 0 %   ;
; Global signals                                              ; 2                 ;       ;
; Impedance control blocks                                    ; 0 / 24            ; 0 %   ;
; Maximum fan-out                                             ; 8424              ;       ;
; Highest non-global fan-out                                  ; 1568              ;       ;
; Total fan-out                                               ; 131964            ;       ;
; Average fan-out                                             ; 4.11              ;       ;
+-------------------------------------------------------------+-------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                       ; Entity Name             ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
; |                                     ; 16331.1 (0.5)        ; 17887.5 (0.5)                    ; 1629.9 (0.0)                                      ; 73.5 (0.0)                       ; 0.0 (0.0)            ; 22400 (1)           ; 8418 (0)                  ; 0 (0)         ; 0                 ; 0     ; 6          ; 431  ; 0 (0)  ; |                                         ; getTanh                 ; altera_work  ;
;    |Buffer_1|                         ; 19.4 (0.0)           ; 20.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 5.2 (5.2)            ; 5.3 (5.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 14.3 (14.3)          ; 14.9 (14.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_10|                        ; 1.0 (0.0)            ; 2.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_11|                        ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11                                 ; TEHB                    ; altera_work  ;
;    |Buffer_12|                        ; 2.1 (0.0)            ; 3.7 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.8 (0.8)            ; 2.0 (2.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_13|                        ; 12.4 (4.1)           ; 12.8 (4.1)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (8)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13                                 ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 8.2 (8.2)            ; 8.7 (8.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|fifo                            ; elasticFifoInner        ; altera_work  ;
;    |Buffer_14|                        ; 2.7 (0.0)            ; 3.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_2|                         ; 19.4 (0.0)           ; 26.8 (0.0)                       ; 7.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 13.0 (13.0)          ; 19.5 (19.5)                      ; 6.6 (6.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 6.4 (6.4)            ; 7.3 (7.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_3|                         ; 42.1 (42.1)          ; 60.6 (60.6)                      ; 18.8 (18.8)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 117 (117)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                  ; TEHB                    ; altera_work  ;
;    |Buffer_4|                         ; 35.8 (35.8)          ; 38.7 (38.7)                      ; 3.0 (3.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 69 (69)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                  ; TEHB                    ; altera_work  ;
;    |Buffer_5|                         ; 47.8 (47.8)          ; 54.7 (54.7)                      ; 7.3 (7.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 69 (69)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                  ; TEHB                    ; altera_work  ;
;    |Buffer_6|                         ; 1.8 (0.0)            ; 3.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_7|                         ; 4.7 (1.0)            ; 5.7 (1.2)                        ; 1.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                  ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 3.7 (3.7)            ; 4.5 (4.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|fifo                             ; elasticFifoInner        ; altera_work  ;
;    |Buffer_8|                         ; 78.8 (0.0)           ; 98.3 (0.0)                       ; 19.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 141 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 23.7 (23.7)          ; 33.9 (33.9)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 55.1 (55.1)          ; 64.4 (64.4)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_9|                         ; 10.6 (1.0)           ; 10.8 (1.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (2)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                  ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 9.6 (9.6)            ; 9.8 (9.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|fifo                             ; elasticFifoInner        ; altera_work  ;
;    |MC_addr|                          ; 14.4 (0.0)           ; 14.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_addr                                   ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 14.4 (0.0)           ; 14.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_addr|read_arbiter                      ; read_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_addr|read_arbiter|addressing           ; read_address_mux        ; altera_work  ;
;          |data|                       ; 9.1 (9.1)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_addr|read_arbiter|data                 ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_addr|read_arbiter|priority             ; read_priority           ; altera_work  ;
;    |add_11|                           ; 11.6 (11.6)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_11                                    ; add_op                  ; altera_work  ;
;    |add_13|                           ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_13                                    ; add_op                  ; altera_work  ;
;    |add_19|                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_19                                    ; add_op                  ; altera_work  ;
;    |branchC_11|                       ; 4.3 (0.0)            ; 4.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_11                                ; branch                  ; altera_work  ;
;       |br|                            ; 3.0 (3.0)            ; 3.4 (3.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_11|br                             ; branchSimple            ; altera_work  ;
;       |j|                             ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_11|j                              ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_11|j|allPValidAndGate             ; andN                    ; altera_work  ;
;    |branchC_12|                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12                                ; branch                  ; altera_work  ;
;       |j|                             ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12|j                              ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12|j|allPValidAndGate             ; andN                    ; altera_work  ;
;    |branch_1|                         ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1|br                               ; branchSimple            ; altera_work  ;
;    |branch_2|                         ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|j                                ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|j|allPValidAndGate               ; andN                    ; altera_work  ;
;    |branch_3|                         ; 1.3 (0.0)            ; 2.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3|br                               ; branchSimple            ; altera_work  ;
;    |branch_4|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|br                               ; branchSimple            ; altera_work  ;
;    |branch_5|                         ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5                                  ; branch                  ; altera_work  ;
;       |j|                             ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|j                                ; join                    ; altera_work  ;
;    |branch_8|                         ; 3.1 (0.0)            ; 3.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8                                  ; branch                  ; altera_work  ;
;       |j|                             ; 3.1 (3.1)            ; 3.8 (3.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8|j                                ; join                    ; altera_work  ;
;    |branch_9|                         ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9|br                               ; branchSimple            ; altera_work  ;
;    |c_LSQ_A|                          ; 15456.9 (0.0)        ; 16869.5 (0.0)                    ; 1482.8 (0.0)                                      ; 70.3 (0.0)                       ; 0.0 (0.0)            ; 20974 (0)           ; 7350 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A                                   ; LSQ_A                   ; altera_work  ;
;       |GA|                            ; 25.3 (25.3)          ; 28.7 (28.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|GA                                ; GROUP_ALLOCATOR_LSQ_A   ; altera_work  ;
;       |LOAD_PORT_LSQ_A|               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|LOAD_PORT_LSQ_A                   ; LOAD_PORT_LSQ_A         ; altera_work  ;
;       |STORE_ADDR_PORT_LSQ_A|         ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|STORE_ADDR_PORT_LSQ_A             ; STORE_DATA_PORT_LSQ_A   ; altera_work  ;
;       |STORE_DATA_PORT_LSQ_A|         ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|STORE_DATA_PORT_LSQ_A             ; STORE_DATA_PORT_LSQ_A   ; altera_work  ;
;       |loadQ|                         ; 14026.9 (14026.9)    ; 15251.0 (15251.0)                ; 1283.9 (1283.9)                                   ; 59.8 (59.8)                      ; 0.0 (0.0)            ; 19435 (19435)       ; 6155 (6155)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|loadQ                             ; LOAD_QUEUE_LSQ_A        ; altera_work  ;
;       |storeQ|                        ; 1385.0 (1385.0)      ; 1570.4 (1570.4)                  ; 195.9 (195.9)                                     ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 1463 (1463)         ; 1180 (1180)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|storeQ                            ; STORE_QUEUE_LSQ_A       ; altera_work  ;
;    |end_0|                            ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0                                     ; end_node                ; altera_work  ;
;       |j|                             ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j                                   ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j|allPValidAndGate                  ; andN                    ; altera_work  ;
;    |forkC_11|                         ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_11|genericOr                        ; orN                     ; altera_work  ;
;    |forkC_13|                         ; 2.9 (0.0)            ; 4.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_13                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_13|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_13|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_13|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_13|genericOr                        ; orN                     ; altera_work  ;
;    |forkC_14|                         ; 4.1 (0.0)            ; 5.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 3.1 (3.1)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;    |forkC_15|                         ; 3.6 (0.0)            ; 4.7 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_15                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_15|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_15|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_0|                           ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_1|                           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_12|                          ; 1.8 (0.0)            ; 2.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|genericOr                         ; orN                     ; altera_work  ;
;    |fork_2|                           ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_3|                           ; 1.9 (0.0)            ; 2.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_4|                           ; 4.5 (0.0)            ; 5.9 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 3.2 (3.2)            ; 4.2 (4.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_5|                           ; 3.9 (0.0)            ; 5.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|genericOr                          ; orN                     ; altera_work  ;
;    |fork_7|                           ; 11.1 (0.0)           ; 11.8 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.9 (1.9)            ; 2.4 (2.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[4].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[4].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|genericOr                          ; orN                     ; altera_work  ;
;    |fork_8|                           ; 8.9 (0.0)            ; 9.9 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|genericOr                          ; orN                     ; altera_work  ;
;    |fork_9|                           ; 7.2 (0.0)            ; 8.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 3.7 (3.7)            ; 4.2 (4.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |icmp_20|                          ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_20                                   ; icmp_ult_op             ; altera_work  ;
;    |icmp_8|                           ; 10.8 (10.8)          ; 16.8 (16.8)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_8                                    ; icmp_sgt_op             ; altera_work  ;
;    |load_4|                           ; 17.7 (0.0)           ; 26.4 (0.0)                       ; 9.1 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_4                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 7.1 (7.1)            ; 7.8 (7.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_4|Buffer_1                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 10.6 (10.6)          ; 18.6 (18.6)                      ; 8.3 (8.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 17 (17)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_4|Buffer_2                           ; TEHB                    ; altera_work  ;
;    |mul_10|                           ; 16.9 (0.0)           ; 17.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_10                                    ; mul_op                  ; altera_work  ;
;       |buff|                          ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|buff                               ; delay_buffer            ; altera_work  ;
;       |join|                          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|join                               ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|join|allPValidAndGate              ; andN                    ; altera_work  ;
;       |multiply_unit|                 ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_10|multiply_unit                      ; mul_4_stage             ; altera_work  ;
;       |oehb|                          ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|oehb                               ; OEHB                    ; altera_work  ;
;    |mul_12|                           ; 17.3 (0.0)           ; 17.6 (0.0)                       ; 0.4 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_12                                    ; mul_op                  ; altera_work  ;
;       |buff|                          ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|buff                               ; delay_buffer            ; altera_work  ;
;       |join|                          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|join                               ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|join|allPValidAndGate              ; andN                    ; altera_work  ;
;       |multiply_unit|                 ; 11.6 (11.6)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_12|multiply_unit                      ; mul_4_stage             ; altera_work  ;
;       |oehb|                          ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|oehb                               ; OEHB                    ; altera_work  ;
;    |mul_14|                           ; 17.4 (0.0)           ; 20.2 (0.0)                       ; 3.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_14                                    ; mul_op                  ; altera_work  ;
;       |buff|                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_14|buff                               ; delay_buffer            ; altera_work  ;
;       |join|                          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_14|join                               ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_14|join|allPValidAndGate              ; andN                    ; altera_work  ;
;       |multiply_unit|                 ; 10.7 (10.7)          ; 13.8 (13.8)                      ; 3.3 (3.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 14 (14)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_14|multiply_unit                      ; mul_4_stage             ; altera_work  ;
;       |oehb|                          ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_14|oehb                               ; OEHB                    ; altera_work  ;
;    |phiC_6|                           ; 2.4 (0.0)            ; 4.0 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 1.2 (0.0)            ; 2.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_7|                           ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_7                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_7|tehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_8|                           ; 5.3 (0.0)            ; 5.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 3.5 (3.5)            ; 3.9 (3.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|oehb1                              ; TEHB                    ; altera_work  ;
;    |phi_1|                            ; 16.1 (4.5)           ; 19.2 (5.5)                       ; 3.1 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (15)             ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 11.6 (11.6)          ; 13.7 (13.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_16|                           ; 116.0 (41.3)         ; 130.2 (45.3)                     ; 14.2 (4.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 203 (72)            ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_16                                    ; mux                     ; altera_work  ;
;       |tehb1|                         ; 74.7 (74.7)          ; 84.9 (84.9)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (131)           ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_16|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n0|                           ; 83.9 (46.7)          ; 84.7 (46.7)                      ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (103)           ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 37.0 (37.0)          ; 38.0 (38.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n1|                           ; 25.4 (13.4)          ; 25.9 (13.3)                      ; 0.8 (0.0)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 34 (20)             ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 11.2 (11.2)          ; 12.6 (12.6)                      ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n2|                           ; 69.1 (0.0)           ; 87.8 (0.0)                       ; 19.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 69.1 (69.1)          ; 87.8 (87.8)                      ; 19.0 (19.0)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 70 (70)             ; 99 (99)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n3|                           ; 16.0 (0.0)           ; 15.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 16.0 (16.0)          ; 15.9 (15.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n4|                           ; 9.6 (0.0)            ; 13.9 (0.0)                       ; 4.7 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 9.6 (9.6)            ; 13.9 (13.9)                      ; 4.7 (4.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 15 (15)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n5|                           ; 26.1 (0.0)           ; 26.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n5                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 26.1 (26.1)          ; 26.6 (26.6)                      ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 66 (66)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n5|tehb1                              ; TEHB                    ; altera_work  ;
;    |ret_0|                            ; 21.8 (0.0)           ; 26.2 (0.0)                       ; 4.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                     ; ret_op                  ; altera_work  ;
;       |tehb|                          ; 21.8 (21.8)          ; 26.2 (26.2)                      ; 4.5 (4.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                ; TEHB                    ; altera_work  ;
;    |start_0|                          ; 2.0 (0.3)            ; 3.0 (1.0)                        ; 1.0 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                   ; start_node              ; altera_work  ;
;       |startBuff|                     ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                         ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                   ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                   ; TEHB                    ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 8357    ; Sectors (2, 2) to (4, 4) ;
; rst  ; PIN_V44  ; 915     ; Sectors (2, 3) to (4, 4) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 8357                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 2) to (4, 4)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 3 x 3 (9 total)                              ;
;     -- Clock Region Bounding Box                  ; (62, 73) to (163, 180)                       ;
;     -- Clock Region Constraint                    ; SX2 SY2 SX4 SY4                              ;
;     -- Terminating Spine Index                    ; 5                                            ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 1 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 3.0 clock sector wire(s) and 1 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 915                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 3) to (4, 4)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 3 x 2 (6 total)                              ;
;     -- Clock Region Bounding Box                  ; (62, 109) to (163, 180)                      ;
;     -- Clock Region Constraint                    ; SX2 SY3 SX4 SY4                              ;
;     -- Terminating Spine Index                    ; 22                                           ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                          ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; Node Name              ; Candidate Reason   ; Duplication Status                 ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; c_LSQ_A|storeQ|head[0] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1570          ; 1                    ; 1570.00                   ;
; c_LSQ_A|storeQ|head[1] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1555          ; 1                    ; 1555.00                   ;
; c_LSQ_A|storeQ|head[2] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1549          ; 1                    ; 1549.00                   ;
; c_LSQ_A|storeQ|head[3] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1559          ; 1                    ; 1559.00                   ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+----------------------------------+---------+------------------+
; Name                             ; Fan-Out ; Physical Fan-Out ;
+----------------------------------+---------+------------------+
; rst~input                        ; 2473    ; 608              ;
; c_LSQ_A|storeQ|head[0]           ; 1568    ; 1568             ;
; c_LSQ_A|storeQ|head[3]           ; 1557    ; 1557             ;
; c_LSQ_A|storeQ|head[1]           ; 1553    ; 1553             ;
; c_LSQ_A|storeQ|head[2]           ; 1547    ; 1547             ;
; c_LSQ_A|storeQ|reduce_nor_256~6  ; 1005    ; 1005             ;
; c_LSQ_A|storeQ|reduce_nor_256~1  ; 986     ; 986              ;
; c_LSQ_A|loadQ|shift_left_0~3     ; 977     ; 977              ;
; c_LSQ_A|storeQ|reduce_nor_256~2  ; 973     ; 973              ;
; c_LSQ_A|loadQ|shift_left_0~2     ; 959     ; 959              ;
; c_LSQ_A|loadQ|shift_left_0~4     ; 952     ; 952              ;
; c_LSQ_A|loadQ|shift_left_0~1xsyn ; 948     ; 948              ;
; c_LSQ_A|loadQ|shift_left_0~6     ; 938     ; 938              ;
; c_LSQ_A|loadQ|shift_left_0~7     ; 512     ; 512              ;
+----------------------------------+---------+------------------+


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 3           ;
; Sum of Two 18x18                  ; 3           ;
; Total number of DSP blocks        ; 6           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 3           ;
; Fixed Point Mixed Sign Multiplier ; 6           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Tue Apr 25 16:29:40 2023
    Info: System process ID: 91286
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off getTanh -c getTanh
Info: qfit2_default_script.tcl version: #1
Info: Project  = getTanh
Info: Revision = getTanh
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:46
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during Global Placement is 3.67 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:16
Info (11178): Promoted 2 clocks 
    Info (18386): clk (8357 fanout) drives clock sectors (2, 2) to (4, 4)
    Info (18386): rst (915 fanout) drives clock sectors (2, 3) to (4, 4)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:11
Info (11888): Total time spent on timing analysis during Global Placement is 3.43 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:01:19
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


