<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:55.2255</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0167672</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2023.06.07</openDate><openNumber>10-2023-0080184</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 및 상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치되고, 제1 캐비티를 포함하는 제2 절연층을 포함하고, 상기 제2 절연층은, 상기 제1 절연층을 향할수록 폭이 감소하는 상기 제1 캐비티의 제1 경사면을 포함하고, 상기 제1 경사면은, 상기 제1 캐비티의 일측에서 상기 제2 절연층의 상면에 인접하게 위치한 제1 단부와, 상기 제1 캐비티의 상기 일측에서 상기 제2 절연층의 하면에 인접하게 위치한 제2 단부를 포함하고, 상기 제1 단부와 상기 제2 단부 사이의 수평 거리는 0.1㎛ 내지 25㎛ 범위를 만족한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층; 및상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치되고, 제1 캐비티를 포함하는 제2 절연층을 포함하고,상기 제2 절연층은,상기 제1 절연층을 향할수록 폭이 감소하는 상기 제1 캐비티의 제1 경사면을 포함하고,상기 제1 경사면은,상기 제1 캐비티의 일측에서, 상기 제2 절연층의 상면에 인접하게 위치한 제1 단부와,상기 제1 캐비티의 상기 일측에서, 상기 제2 절연층의 하면에 인접한 제2 단부를 포함하고,상기 제1 단부와 상기 제2 단부 사이의 수평 거리는 0.1㎛ 내지 25㎛ 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 절연층 상에 배치되고, 상기 제1 캐비티와 수직으로 중첩되는 관통 홀을 포함하는 보호층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 보호층의 관통 홀의 폭은,상기 제1 캐비티의 전체 영역 중 상기 제2 절연층의 상면과 인접한 영역에서의 폭보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 절연층은,상기 제1 경사면의 상기 제1 단부와 인접하고, 상기 보호층의 관통 홀과 수직으로 중첩되는 제1 상면을 포함하고,상기 제1 상면의 폭은 상기 제1 단부 및 상기 제1 단부와 인접한 상기 보호층의 관통홀의 내벽 사이의 수평 거리이고, 50㎛ 내지 80㎛ 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 절연층 상에 배치된 제2 회로 패턴층을 포함하고,상기 제2 회로 패턴층 중 상기 제1 단부와 가장 인접하게 배치된 패턴은,상기 보호층의 관통 홀의 내벽으로부터 55㎛ 내지 95㎛ 범위의 간격만큼 이격된,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제2 절연층은,상기 제1 캐비티와 수평 방향으로 이격되고, 상기 제1 절연층을 향할수록 폭이 감소하는 제2 경사면의 제2 캐비티를 포함하고,상기 제2 경사면은, 상기 제2 절연층의 상면 및 상기 제1 경사면의 상기 제1 단부에 인접한 제3 단부를 포함하고,상기 제1 단부와 상기 제3 단부 사이의 간격은 100㎛ 내지 150㎛ 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 절연층은 프리프레그를 포함하고,상기 제2 절연층은 PID(Photoimageable dielectics)를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 절연층은 프리프레그를 포함하고,상기 제2 절연층은 ABF(Ajinomoto build-up film) 또는 RCC(Resin Coated Copper)를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 회로 패턴층은,상기 제1 캐비티와 수직으로 중첩되고, 칩이 실장되는 제1 패드부; 및상기 제1 패드부와 연결되는 연결부를 포함하고,상기 연결부는,상기 제1 캐비티의 상기 제1 경사면과 수직으로 중첩되고, 상면이 상기 제2 절연층에 접하는 제1 부분; 및상기 제1 부분으로부터 연장되고, 상면이 상기 제2 절연층에 접하지 않는 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 회로 패턴층은,상기 제1 캐비티와 수직으로 중첩되지 않고, 상면이 상기 제2 절연층에 접하는 제2 패드부를 포함하고,상기 연결부의 상기 제1 부분은 상기 제2 패드부와 직접 연결되고,상기 연결부의 상기 제2 부분은 상기 제2 패드부와 직접 연결되는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 절연층 및 상기 제2 절연층은 동일한 제1 절연 물질을 포함하고,상기 제1 절연 물질은 PID(Photoimageable dielectics)를 포함하고,상기 제1 캐비티의 바닥면은,상기 제1 회로 패턴층의 하면보다 높게 위치하고, 상기 제1 회로 패턴층의 상면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 절연층 아래에 배치된 제3 절연층을 포함하고,상기 제3 절연층은 상기 제1 및 제2 절연층과 다른 제2 절연물질을 포함하고,상기 제2 절연물질은 프리프레그를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1 캐비티를 포함하는 제1 회로 기판; 및상기 제1 캐비티와 수직으로 중첩되는 제2 캐비티를 포함하고, 상기 제1 회로 기판 상에 결합되는 제2 회로 기판;을 포함하고,상기 제1 회로 기판은,제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층;상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치되고, 제1 캐비티를 포함하는 제2 절연층; 및상기 제2 절연층 상에 배치된 제2 회로 패턴층;상기 제1 회로 패턴층 중 상기 제1 캐비티와 수직으로 중첩된 제1 회로 패턴층 상에 배치되는 제1 도전성 결합부;상기 제1 도전성 결합부 상에 배치된 프로세서 칩;상기 제2 회로 패턴층 상에 배치되고, 상기 제2 회로 기판과 결합되는 제2 도전성 결합부를 포함하고,상기 제2 절연층은,상기 제1 절연층을 향할수록 폭이 감소하는 상기 제1 캐비티의 제1 경사면을 포함하고,상기 제1 경사면은,상기 제1 캐비티의 일측에서, 상기 제2 절연층의 상면에 인접한 제1 단부와,상기 제1 캐비티의 상기 일측에서, 상기 제2 절연층의 하면에 인접한 제2 단부를 포함하고,상기 제1 단부와 상기 제2 단부 사이의 수평 거리는 0.1㎛ 내지 25㎛ 범위를 만족하고,패키지 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 회로 기판은,상기 제2 절연층 상에 배치되고, 상기 제1 캐비티와 수직으로 중첩되는 관통 홀을 포함하는 보호층을 포함하고,상기 보호층의 관통 홀의 폭은,상기 제1 캐비티의 전체 영역 중 상기 제2 절연층의 상면과 인접한 영역에서의 폭보다 크며,상기 제2 절연층은 상기 제1 경사면의 상기 제1 단부와 인접하고, 상기 보호층의 관통 홀과 수직으로 중첩되는 제1 상면을 포함하고,상기 제1 상면의 폭은 상기 제1 단부 및 상기 제1 단부와 인접한 상기 보호층의 관통 홀의 내벽 사이의 수평 거리이고, 50㎛ 내지 80㎛ 범위를 만족하는,패키지 기판.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제2 회로 패턴층 중 상기 제1 단부와 가장 인접하게 배치된 패턴은,상기 제1 단부로부터 55㎛ 내지 95㎛ 범위의 간격만큼 이격된,패키지 기판.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 프로세서 칩의 적어도 일부는 상기 제2 캐비티 내에 배치되고,상기 프로세서 칩의 최상단은, 상기 제2 도전성 결합부의 최상단보다 높게 위치하는,패키지 기판.</claim></claimInfo><claimInfo><claim>17. 제13항 내지 제16항 중 어느 한 항에 있어서,상기 제2 회로 기판 상에 배치되는 제3 회로 기판을 포함하고,상기 제3 회로 기판은 메모리 칩을 포함하며,상기 제2 회로 기판은,상기 제1 회로 기판과 상기 제3 회로 기판 사이를 연결하는 인터포져 기판인,패키지 기판.</claim></claimInfo><claimInfo><claim>18. 제13항 내지 제16항 중 어느 한 항에 있어서,상기 제2 회로 기판에 실장된 메모리 칩을 포함하고,상기 제2 회로 기판은 상기 제1 회로 기판과 연결되는 메모리 기판인,패키지 기판.</claim></claimInfo><claimInfo><claim>19. 제13항 내지 제16항 중 어느 한 항에 있어서,상기 제1 캐비티는 길이 방향 또는 폭 방향으로 이격되는 제1-1 캐비티 및 제1-2 캐비티를 포함하고,상기 프로세서 칩은,상기 제1-1 캐비티 내에 배치되는 제1 프로세서 칩과,상기 제1-2 캐비티 내에 배치되는 제2 프로세서 칩을 포함하고,상기 제1-1 캐비티 및 상기 제1-2 캐비티는 100㎛ 내지 150㎛ 범위의 간격만큼 이격된,패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOUH, SEOK JONG</engName><name>유석종</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.11.29</receiptDate><receiptNumber>1-1-2021-1382341-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.08</receiptDate><receiptNumber>1-1-2024-1228447-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.16</receiptDate><receiptNumber>9-5-2025-0568376-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0934923-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0934924-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210167672.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e581c55c90ffd26821ede75ead1e7045b5728b8b7f620b3584a1713589b5cd444a29b8e4152db19e28b61da272287fe07d0791e940f1946a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb4c1e48a651fb0d66780ee443a0d0222bf1ecedf74856cad6189e80871ff2e1578ff10436cf1651a86d7810efebf5468c7d30592c08d2add</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>