21p
Register File : registaer delay

beq sign extend 후 *4
회로 잘보기
    pc=pc+4 or pc

X=0 or 1 상관없다

24p,25p
control 진리표

26p ALU 진리표
(11은 없으므로 x1이나 1x로 표현해도 상관없다(오히려 좋다))
27p j instruction
회선을 연결해준다
28p
{
pc update delay
instruction delay
control delay, register delay
alu delay
memory delay
}
one cycle clock(rising edge 다음에 시간이 좀 지나야 instruction의 결과가 업데이트 된다)
29p 30p 8개의 instruction
전부 지나가는 길 확인 후 가장 긴 delay로 clock cycle를 지정
만약 pc의 adder가 비효율적이여서 delay가 가장 길면 이 adder로 인해 clock cycle이 정해진다

# Pipelining Analogy
## Pipeline의 5단계
5p
1. IF: Instruction fetch from memory
    * 메모리에서 instruction를 fetch
2. ID: Instruction decode & register read
    * 컨트롤 회로, 레지스터 읽기
3. EX: Execute operation or calculate address
    * 연산
4. MEM: Access memory operand
5. WB: Write result back to register

registers는 읽으면서 쓸수 있다?

## Pipeline register
읽은 값을 전달해주기 위해 클락 사이클이 끝날때 출력값을 저장하고
새로운 클락이 시작할 때 입력값으로 전달해주는 역할
ex> IF/ID => IF의 출력값을 저장후 한 사이클 이후 ID에 입력
각각의 pipeline register의 bit수는 다 다르다(계산해보자)

