# Projeto-MIPS_Arquitetura

Versão simplificada do núcleo do MIPS monociclo em hardware utilizando uma HDL (hardware description language) em linguagem verilog em 32 bits.

Modulos Implementados
- Unidade central (mips32)(com pc incluso)
- Memoria de Intrução (instruction_memory)
- Memoria de dados (d_mem)
- Banco de registradores (register)
- Unidade logica aritimetica (ula)
- Unidade de controle (control)
- Unidade de controle da ULA (ALUControl)

Instruções Implementadas e testadas
- sllv
- srlv
- jr
- add & addi
- sub 
- and & andi
- or & ori
- xor & xori
- nor 
- slt & slti
- sltu & sltiu
- beq
- lui
- jump
- jal

Instruções Implementadas mas não testadas
- lw
- sw

Instruções com implementação incompleta
- sll
- srl
- sra
- srav
- bne











