<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:28.1928</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0002950</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전자 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>ELECTRONIC DEVICE AND METHOD OF THE  MANUFACTURING OF THE SAME</inventionTitleEng><openDate>2024.07.17</openDate><openNumber>10-2024-0111364</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/041</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전자 장치는 복수의 화소들, 일 방향을 따라 배열되고 화소들에 각각 연결되는 패드부와 패드부에 접속된 도전성 부재를 각각 포함하는 복수의 제1 패드들을 포함하는 표시 패널과, 일 방향을 따라 배열되고, 제1 패드들에 각각 접속되는 복수의 제2 패드들을 포함하는 회로 기판, 및 표시 패널과 회로 기판 사이에 배치되는 접착층을 포함하고, 도전성 부재는 패드부에 배치되고 절연성을 가진 제1 부재와, 제1 부재를 커버하고 패드부와 접속된 제2 부재와, 제2 부재 상에 배치되되 제2 부재의 일부분을 노출시키고, 제2 부재와 상이한 물질을 포함하는 제3 부재를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 화소들, 일 방향을 따라 배열되고 상기 화소들에 각각 연결되는 패드부와 상기 패드부에 접속된 도전성 부재를 각각 포함하는 복수의 제1 패드들을 포함하는 표시 패널;상기 일 방향을 따라 배열되고, 상기 제1 패드들에 각각 접속되는 복수의 제2 패드들을 포함하는 회로 기판; 및상기 표시 패널과 상기 회로 기판 사이에 배치되는 접착층을 포함하고,상기 도전성 부재는상기 패드부에 배치되고 절연성을 가진 제1 부재와,상기 제1 부재를 커버하고 상기 패드부와 접속된 제2 부재와,상기 제2 부재 상에 배치되되 상기 제2 부재의 일부분을 노출시키고, 상기 제2 부재와 상이한 물질을 포함하는 제3 부재를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 부재는 상기 제3 부재에 의해 커버되는 제1 부분과, 상기 제3 부재로부터 노출되는 제2 부분을 포함하고,상기 제2 부분은 상기 제2 패드와 직접 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제3 부재는 상기 접착층과 상기 제2 부재 사이에 배치되는 전자 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제3 부재의 두께는 상기 제2 부재의 두께보다 작고,상기 제2 부재에 대한 상기 제3 부재의 두께 비는 1/6 이하인 전자 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제3 부재의 두께는 100 이상 400 이하인 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 도전성 부재는 상기 제2 부재와 상기 제3 부재 사이에 배치되는 서브 부재를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 제2 부분 상에 배치되는 적어도 하나의 패턴을 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>8. 복수의 화소들, 일 방향을 따라 배열되고 상기 화소들에 각각 연결되는 패드부와 상기 패드부에 접속된 도전성 부재를 각각 포함하는 복수의 제1 패드들을 포함하는 표시 패널;상기 일 방향을 따라 배열되고, 상기 제1 패드들에 각각 접속되는 복수의 제2 패드들을 포함하는 회로 기판; 및상기 표시 패널과 상기 회로 기판 사이에 배치되는 접착층을 포함하고,상기 도전성 부재는상기 패드부에 배치되고 절연성을 가진 제1 부재와,상기 제1 부재를 커버하고 상기 패드부와 접속된 제2 부재와,상기 제2 부재 상에 배치되고 상기 제2 부재와 상이한 물질을 포함하는 제3 부재와,상기 제3 부재와 평면 상에서 중첩하되, 상기 제2 패드와 상기 제2 부재를 전기적으로 연결하는 복수의 도전 입자들을 포함하고,상기 도전 입자들 중 적어도 어느 하나의 일부분은 상기 제3 부재를 관통하여 상기 제2 부재와 직접 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제2 패드를 커버하고, 상기 제2 패드와 상기 도전 입자에 각각 접하는 서브패드를 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 도전 입자들 중 적어도 어느 하나의 다른 부분은 상기 서브패드를 관통하는 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 서브패드는 경화물질을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 서브패드는 상기 도전 입자가 수용되는 함몰부가 정의되는 전자 장치.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 도전 입자들의 최소 직경은 상기 제3 부재의 두께보다 큰 전자 장치.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서,상기 제3 부재의 두께는 상기 제2 부재의 두께보다 작고,상기 제2 부재에 대한 상기 제3 부재의 두께 비는 1/6 이하인 전자 장치.</claim></claimInfo><claimInfo><claim>15. 제8항에 있어서,상기 제3 부재의 두께는 100 이상 400 이하인 전자 장치.</claim></claimInfo><claimInfo><claim>16. 제8항에 있어서,상기 도전성 부재는 상기 제2 부재와 상기 제3 부재 사이에 배치되는 서브 부재를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>17. 패드부와 상기 패드부 상에 배치되고 절연성을 가진 제1 부재, 상기 제1 부재를 커버하고 상기 패드부와 접속된 제2 부재, 및 상기 제2 부재 상에 배치되고 상기 제2 부재와 상이한 물질을 포함하는 제3 부재가 구비된 예비 도전성 부재를 포함하는 복수의 제1 패드들이 구비된 표시 패널을 준비하는 단계;상기 제3 부재의 일부분을 제거하여 상기 제2 부재의 일부분이 노출된 도전성 부재를 형성하는 단계;상기 도전성 부재에 레진을 분사하여 상기 레진으로 상기 도전성 부재를 커버하는 단계;상기 제1 패드들에 각각 접속되는 복수의 제2 패드들을 포함하는 회로 기판을 준비하고, 상기 도전성 부재를 커버하는 상기 레진을 제거하는 단계; 및상기 회로 기판 및 상기 표시 패널 중 어느 하나를 가압하여 상기 제1 패드들과 상기 제2 패드들을 전기적으로 연결시키는 단계를 포함하는 전자 장치 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 패드들과 상기 제2 패드들을 전기적으로 연결시키는 단계 이전에 상기 표시 패널 상에 접착층을 형성하는 단계를 더 포함하는 전자 장치 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제2 부재는상기 제3 부재에 의해 커버되는 제1 부분 및 상기 제3 부재로부터 노출되는 제2 부분을 포함하고,상기 제2 부분은 상기 제2 패드와 직접 접촉하는 전자 장치 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 도전성 부재는상기 제2 부분 상에 배치되는 적어도 하나의 패턴을 더 포함하는 전자 장치 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SEO, JEONGWEON</engName><name>서정원</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, MANSOO</engName><name>김만수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, MYUNGCHUL</engName><name>김명철</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>RYU, SEUNG-SOO</engName><name>류승수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YOON, SANGHYUCK</engName><name>윤상혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.01.09</receiptDate><receiptNumber>1-1-2023-0029823-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230002950.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d717d763041573985c4a7f2079046faf77a9781feba4181b83f33b35d9cf50987c3c77c55a9d786561f240ae4a0ca11b930a3e50d89c5b68</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf5c7ee8822f8116d0b657268ea1b903c5119175c6472ba52d0937d4e74434043935771cef2f649caecf1f5a524c7aab06646b8dd5d66d5105</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>