
// Verilog netlist produced by program backanno, Version Radiant Software (64-bit) 3.2.0.18.0

// backanno -o FFT_fft_vo.vo -sp High-Performance_1.2V -w -neg -gui -msgset C:/Users/bsimpkins/Documents/Harmonizer-main/fpga_code/promote.xml FFT_fft.udb 
// Netlist created on Sat Dec  3 22:01:21 2022
// Netlist written on Sat Dec  3 22:01:37 2022
// Design is for device iCE40UP5K
// Design is for package SG48
// Design is for performance grade High-Performance_1.2V

`timescale 1 ns / 1 ps

module fft ( reset, full_reset, sck, clk, sdi, done, sdo );
  input  reset, full_reset, sck, clk, sdi;
  output done, sdo;
  wire   \spi.n49[4] , \spi.n49[3] , \spi.n17863 , \spi.cnt[4]_2 , 
         \spi.n13405 , \spi.cnt[3]_2 , reset_c, sck_c, \spi.n13407 , 
         \spi.n49[2] , \spi.n49[1] , \spi.n17860 , \spi.cnt[2]_2 , 
         \spi.n13403 , \spi.cnt[1]_2 , \spi.n49[0] , \spi.n17818 , 
         \spi.cnt[0]_2 , VCC_net, \spi.n49[9] , \spi.n17872 , \cnt[10] , 
         \spi.n13411 , \spi.cnt[9]_2 , \spi.n49[10] , \spi.n49[8] , 
         \spi.n49[7] , \spi.n17869 , \spi.cnt[8]_2 , \spi.n13409 , 
         \spi.cnt[7]_2 , \spi.n49[6] , \spi.n49[5] , \spi.n17866 , 
         \spi.cnt[6]_2 , \spi.cnt[5]_2 , \fftinReg.n33[6] , \fftinReg.n33[5] , 
         \fftinReg.n17881 , \cnt[6] , \fftinReg.n13368 , \rd_adr[5] , 
         \fftinReg.n9497 , slow_clk, \fftinReg.n33[2] , \fftinReg.n33[1] , 
         \fftinReg.n17875 , \rd_adr[2] , \fftinReg.n13364 , \rd_adr[1] , 
         \fftinReg.n13366 , \fftinReg.n33[4] , \fftinReg.n33[3] , 
         \fftinReg.n17878 , \rd_adr[4] , \rd_adr[3] , \fftinReg.n33[0] , 
         \fftinReg.n17821 , \rd_adr[0] , \fftUnit.n37[5] , \fftUnit.n17848 , 
         \fftUnit.n13400 , \fftUnit.out_address[5] , processing_N_3141, 
         \fftUnit.n37[4] , \fftUnit.n37[3] , \fftUnit.n17845 , 
         \fftUnit.out_address[4] , \fftUnit.n13398 , \fftUnit.out_address[3] , 
         \fftUnit.n37[2] , \fftUnit.n37[1] , \fftUnit.n17842 , 
         \fftUnit.out_address[2] , \fftUnit.n13396 , \fftUnit.out_address[1] , 
         \fftUnit.n37[0] , \fftUnit.n17563 , \fftUnit.out_address[0] , 
         \fftUnit.counter.n37_c[5] , \fftUnit.counter.n17839 , 
         \fftUnit.counter.n13393 , \fftUnit.fft_level[5]_2 , \fftUnit.n12742 , 
         \fftUnit.counter.n37_c[4] , \fftUnit.counter.n37_c[3] , 
         \fftUnit.counter.n17836 , \fftUnit.fft_level[4]_2 , 
         \fftUnit.counter.n13391 , \fftUnit.fft_level[3]_2 , 
         \fftUnit.counter.n37_c[2] , \fftUnit.counter.n37_c[1] , 
         \fftUnit.counter.n17833 , \fftUnit.fft_level[2]_2 , 
         \fftUnit.counter.n13389 , \fftUnit.fft_level[1]_2 , 
         \fftUnit.counter.n37_c[0] , \fftUnit.counter.n17560 , \fft_level[0] , 
         \fftUnit.counter.n17854 , \fftUnit.butterfly_iter[4] , 
         \fftUnit.counter.n13359 , \fftUnit.butterfly_iter[3] , 
         \fftUnit.n37_adj_3342[3] , \fftUnit.n37_adj_3342[4] , 
         \fftUnit.counter.n13361 , \fftUnit.counter.n17851 , 
         \fftUnit.butterfly_iter[2] , \fftUnit.counter.n13357 , 
         \fftUnit.butterfly_iter[1] , \fftUnit.n37_adj_3342[1] , 
         \fftUnit.n37_adj_3342[2] , \fftUnit.counter.n17857 , 
         \fftUnit.butterfly_iter[5] , \fftUnit.n37_adj_3342[5] , 
         \fftUnit.counter.n17815 , \fftUnit.butterfly_iter[0] , 
         \fftUnit.n37_adj_3342[0] , \fftUnit.butt.n17710 , 
         \fftUnit.butt.n13203 , \fftUnit.butt.n13202 , \a_out[0] , 
         \fftUnit.butt.n13372 , \fftUnit.butt.n17812 , \fftUnit.butt.n13386 , 
         \fftUnit.butt.n13173 , \fftUnit.butt.n13172 , \a_out[15] , 
         \fftUnit.butt.n17800 , \fftUnit.butt.n13175 , \fftUnit.butt.n13174 , 
         \fftUnit.butt.n13384 , \fftUnit.butt.n13177 , \fftUnit.butt.n13176 , 
         \a_out[13] , \a_out[14] , \fftUnit.butt.n17788 , 
         \fftUnit.butt.n13179 , \fftUnit.butt.n13178 , \fftUnit.butt.n13382 , 
         \fftUnit.butt.n13181 , \fftUnit.butt.n13180 , \a_out[11] , 
         \a_out[12] , \fftUnit.butt.n17776 , \fftUnit.butt.n13183 , 
         \fftUnit.butt.n13182 , \fftUnit.butt.n13380 , \fftUnit.butt.n13185 , 
         \fftUnit.butt.n13184 , \a_out[9] , \a_out[10] , \fftUnit.butt.n17764 , 
         \fftUnit.butt.n13187 , \fftUnit.butt.n13186 , \fftUnit.butt.n13378 , 
         \fftUnit.butt.n13189 , \fftUnit.butt.n13188 , \a_out[7] , \a_out[8] , 
         \fftUnit.butt.n17752 , \fftUnit.butt.n13191 , \fftUnit.butt.n13190 , 
         \fftUnit.butt.n13376 , \fftUnit.butt.n13193 , \fftUnit.butt.n13192 , 
         \a_out[5] , \a_out[6] , \fftUnit.butt.n17740 , \fftUnit.butt.n13195 , 
         \fftUnit.butt.n13194 , \fftUnit.butt.n13374 , \fftUnit.butt.n13197 , 
         \fftUnit.butt.n13196 , \a_out[3] , \a_out[4] , \fftUnit.butt.n17728 , 
         \fftUnit.butt.n13199 , \fftUnit.butt.n13198 , \fftUnit.butt.n13201 , 
         \fftUnit.butt.n13200 , \a_out[1] , \a_out[2] , \fftUnit.butt.n17803 , 
         \fftUnit.butt.n1_adj_3320[15] , \fft_output32[15] , 
         \fftUnit.butt.n13493 , \fftUnit.butt.n1_adj_3320[14] , 
         \fft_output32[14] , \fftUnit.butt.b_out[14] , 
         \fftUnit.butt.b_out[15] , \fftUnit.butt.n17791 , 
         \fftUnit.butt.n1_adj_3320[13] , \fft_output32[13] , 
         \fftUnit.butt.n13491 , \fftUnit.butt.n1_adj_3320[12] , 
         \fft_output32[12] , \fftUnit.butt.b_out[12] , 
         \fftUnit.butt.b_out[13] , \fftUnit.butt.n17779 , 
         \fftUnit.butt.n1_adj_3320[11] , \fft_output32[11] , 
         \fftUnit.butt.n13489 , \fftUnit.butt.n1_adj_3320[10] , 
         \fft_output32[10] , \fftUnit.butt.b_out[10] , 
         \fftUnit.butt.b_out[11] , \fftUnit.butt.n17767 , 
         \fftUnit.butt.n1_adj_3320[9] , \fft_output32[9] , 
         \fftUnit.butt.n13487 , \fftUnit.butt.n1_adj_3320[8] , 
         \fft_output32[8] , \fftUnit.butt.b_out[8] , \fftUnit.butt.b_out[9] , 
         \fftUnit.butt.n17755 , \fftUnit.butt.n1_adj_3320[7] , 
         \fft_output32[7] , \fftUnit.butt.n13485 , 
         \fftUnit.butt.n1_adj_3320[6] , \fft_output32[6] , 
         \fftUnit.butt.b_out[6] , \fftUnit.butt.b_out[7] , 
         \fftUnit.butt.n17743 , \fftUnit.butt.n1_adj_3320[5] , 
         \fft_output32[5] , \fftUnit.butt.n13483 , 
         \fftUnit.butt.n1_adj_3320[4] , \fft_output32[4] , 
         \fftUnit.butt.b_out[4] , \fftUnit.butt.b_out[5] , 
         \fftUnit.butt.n17731 , \fftUnit.butt.n1_adj_3320[3] , 
         \fft_output32[3] , \fftUnit.butt.n13481 , 
         \fftUnit.butt.n1_adj_3320[2] , \fft_output32[2] , 
         \fftUnit.butt.b_out[2] , \fftUnit.butt.b_out[3] , 
         \fftUnit.butt.n17713 , \fftUnit.butt.n1_adj_3320[1] , 
         \fft_output32[1] , \fftUnit.butt.n1_adj_3320[0] , \fft_output32[0] , 
         \fftUnit.butt.b_out[0] , \fftUnit.butt.b_out[1] , 
         \fftUnit.butt.n17695 , \fftUnit.butt.n1[15] , \fft_output32[31] , 
         \fftUnit.butt.n13477 , \fftUnit.butt.n1[14] , \fft_output32[30] , 
         \fftUnit.butt.b_out[30] , \fftUnit.butt.b_out[31] , 
         \fftUnit.butt.n17680 , \fftUnit.butt.n1[13] , \fft_output32[29] , 
         \fftUnit.butt.n13475 , \fftUnit.butt.n1[12] , \fft_output32[28] , 
         \fftUnit.butt.b_out[28] , \fftUnit.butt.b_out[29] , 
         \fftUnit.butt.n17665 , \fftUnit.butt.n1[11] , \fft_output32[27] , 
         \fftUnit.butt.n13473 , \fftUnit.butt.n1[10] , \fft_output32[26] , 
         \fftUnit.butt.b_out[26] , \fftUnit.butt.b_out[27] , 
         \fftUnit.butt.n17650 , \fftUnit.butt.n1[9] , \fft_output32[25] , 
         \fftUnit.butt.n13471 , \fftUnit.butt.n1[8] , \fft_output32[24] , 
         \fftUnit.butt.b_out[24] , \fftUnit.butt.b_out[25] , 
         \fftUnit.butt.n17635 , \fftUnit.butt.n1[7] , \fft_output32[23] , 
         \fftUnit.butt.n13469 , \fftUnit.butt.n1[6] , \fft_output32[22] , 
         \fftUnit.butt.b_out[22] , \fftUnit.butt.b_out[23] , 
         \fftUnit.butt.n17620 , \fftUnit.butt.n1[5] , \fft_output32[21] , 
         \fftUnit.butt.n13467 , \fftUnit.butt.n1[4] , \fft_output32[20] , 
         \fftUnit.butt.b_out[20] , \fftUnit.butt.b_out[21] , 
         \fftUnit.butt.n17605 , \fftUnit.butt.n1[3] , \fft_output32[19] , 
         \fftUnit.butt.n13465 , \fftUnit.butt.n1[2] , \fft_output32[18] , 
         \fftUnit.butt.b_out[18] , \fftUnit.butt.b_out[19] , 
         \fftUnit.butt.n17581 , \fftUnit.butt.n1[1] , \fft_output32[17] , 
         \fftUnit.butt.n1[0] , \fft_output32[16] , \fftUnit.butt.b_out[16] , 
         \fftUnit.butt.b_out[17] , \fftUnit.butt.n17707 , 
         \fftUnit.butt.n13429 , \fftUnit.butt.n13206 , \fftUnit.butt.n13205 , 
         \fftUnit.a_out[31] , \fftUnit.butt.n17692 , \fftUnit.butt.n13208 , 
         \fftUnit.butt.n13207 , \fftUnit.butt.n13427 , \fftUnit.butt.n13210 , 
         \fftUnit.butt.n13209 , \fftUnit.a_out[29] , \fftUnit.a_out[30] , 
         \fftUnit.butt.n17677 , \fftUnit.butt.n13212 , \fftUnit.butt.n13211 , 
         \fftUnit.butt.n13425 , \fftUnit.butt.n13214 , \fftUnit.butt.n13213 , 
         \fftUnit.a_out[27] , \fftUnit.a_out[28] , \fftUnit.butt.n17662 , 
         \fftUnit.butt.n13216 , \fftUnit.butt.n13215 , \fftUnit.butt.n13423 , 
         \fftUnit.butt.n13218 , \fftUnit.butt.n13217 , \fftUnit.a_out[25] , 
         \fftUnit.a_out[26] , \fftUnit.butt.n17647 , \fftUnit.butt.n13220 , 
         \fftUnit.butt.n13219 , \fftUnit.butt.n13421 , \fftUnit.butt.n13222 , 
         \fftUnit.butt.n13221 , \fftUnit.a_out[23] , \fftUnit.a_out[24] , 
         \fftUnit.butt.n17632 , \fftUnit.butt.n13224 , \fftUnit.butt.n13223 , 
         \fftUnit.butt.n13419 , \fftUnit.butt.n13226 , \fftUnit.butt.n13225 , 
         \fftUnit.a_out[21] , \fftUnit.a_out[22] , \fftUnit.butt.n17617 , 
         \fftUnit.butt.n13228 , \fftUnit.butt.n13227 , \fftUnit.butt.n13417 , 
         \fftUnit.butt.n13230 , \fftUnit.butt.n13229 , \fftUnit.a_out[19] , 
         \fftUnit.a_out[20] , \fftUnit.butt.n17602 , \fftUnit.butt.n13232 , 
         \fftUnit.butt.n13231 , \fftUnit.butt.n13415 , \fftUnit.butt.n13234 , 
         \fftUnit.butt.n13233 , \fftUnit.a_out[17] , \fftUnit.a_out[18] , 
         \fftUnit.butt.n17578 , \fftUnit.butt.n13236 , \fftUnit.butt.n13235 , 
         \fftUnit.a_out[16] , \fftUnit.butt.mult.m_real_twiddle.n17806 , 
         \fftUnit.butt.mult.m_real_twiddle.n13562 , 
         \fftUnit.butt.mult.m_real_twiddle.result[30]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[15] , 
         \fftUnit.butt.imag_bmult[15] , 
         \fftUnit.butt.mult.m_real_twiddle.n17794 , 
         \fftUnit.butt.mult.m_real_twiddle.result[29]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[14] , 
         \fftUnit.butt.mult.m_real_twiddle.n13560 , 
         \fftUnit.butt.mult.m_real_twiddle.result[28]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[13] , 
         \fftUnit.butt.imag_bmult[13] , \fftUnit.butt.imag_bmult[14] , 
         \fftUnit.butt.mult.m_real_twiddle.n17782 , 
         \fftUnit.butt.mult.m_real_twiddle.result[27]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[12] , 
         \fftUnit.butt.mult.m_real_twiddle.n13558 , 
         \fftUnit.butt.mult.m_real_twiddle.result[26]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[11] , 
         \fftUnit.butt.imag_bmult[11] , \fftUnit.butt.imag_bmult[12] , 
         \fftUnit.butt.mult.m_real_twiddle.n17770 , 
         \fftUnit.butt.mult.m_real_twiddle.result[25]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[10] , 
         \fftUnit.butt.mult.m_real_twiddle.n13556 , 
         \fftUnit.butt.mult.m_real_twiddle.result[24]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[9] , 
         \fftUnit.butt.imag_bmult[9] , \fftUnit.butt.imag_bmult[10] , 
         \fftUnit.butt.mult.m_real_twiddle.n17758 , 
         \fftUnit.butt.mult.m_real_twiddle.result[23]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[8] , 
         \fftUnit.butt.mult.m_real_twiddle.n13554 , 
         \fftUnit.butt.mult.m_real_twiddle.result[22]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[7] , 
         \fftUnit.butt.imag_bmult[7] , \fftUnit.butt.imag_bmult[8] , 
         \fftUnit.butt.mult.m_real_twiddle.n17746 , 
         \fftUnit.butt.mult.m_real_twiddle.result[21]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[6] , 
         \fftUnit.butt.mult.m_real_twiddle.n13552 , 
         \fftUnit.butt.mult.m_real_twiddle.result[20]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[5] , 
         \fftUnit.butt.imag_bmult[5] , \fftUnit.butt.imag_bmult[6] , 
         \fftUnit.butt.mult.m_real_twiddle.n17734 , 
         \fftUnit.butt.mult.m_real_twiddle.result[19]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[4] , 
         \fftUnit.butt.mult.m_real_twiddle.n13550 , 
         \fftUnit.butt.mult.m_real_twiddle.result[18]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[3] , 
         \fftUnit.butt.imag_bmult[3] , \fftUnit.butt.imag_bmult[4] , 
         \fftUnit.butt.mult.m_real_twiddle.n17722 , 
         \fftUnit.butt.mult.m_real_twiddle.result[17]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[2] , 
         \fftUnit.butt.mult.m_real_twiddle.n13548 , 
         \fftUnit.butt.mult.m_real_twiddle.result[16]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[1] , 
         \fftUnit.butt.imag_bmult[1] , \fftUnit.butt.imag_bmult[2] , 
         \fftUnit.butt.mult.m_real_twiddle.n17716 , 
         \fftUnit.butt.mult.m_real_twiddle.result[15]_2 , 
         \fftUnit.butt.mult.m_real_twiddle.n2[0] , 
         \fftUnit.butt.imag_bmult[0] , 
         \fftUnit.butt.mult.m_real_twiddle.n17809 , 
         \fftUnit.butt.mult.m_real_twiddle.n13511 , 
         \fftUnit.butt.mult.result[30] , 
         \fftUnit.butt.mult.m_real_twiddle.n17797 , 
         \fftUnit.butt.mult.result[29] , 
         \fftUnit.butt.mult.m_real_twiddle.n13509 , 
         \fftUnit.butt.mult.result[28] , 
         \fftUnit.butt.mult.m_real_twiddle.n17785 , 
         \fftUnit.butt.mult.result[27] , 
         \fftUnit.butt.mult.m_real_twiddle.n13507 , 
         \fftUnit.butt.mult.result[26] , 
         \fftUnit.butt.mult.m_real_twiddle.n17773 , 
         \fftUnit.butt.mult.result[25] , 
         \fftUnit.butt.mult.m_real_twiddle.n13505 , 
         \fftUnit.butt.mult.result[24] , 
         \fftUnit.butt.mult.m_real_twiddle.n17761 , 
         \fftUnit.butt.mult.result[23] , 
         \fftUnit.butt.mult.m_real_twiddle.n13503 , 
         \fftUnit.butt.mult.result[22] , 
         \fftUnit.butt.mult.m_real_twiddle.n17749 , 
         \fftUnit.butt.mult.result[21] , 
         \fftUnit.butt.mult.m_real_twiddle.n13501 , 
         \fftUnit.butt.mult.result[20] , 
         \fftUnit.butt.mult.m_real_twiddle.n17737 , 
         \fftUnit.butt.mult.result[19] , 
         \fftUnit.butt.mult.m_real_twiddle.n13499 , 
         \fftUnit.butt.mult.result[18] , 
         \fftUnit.butt.mult.m_real_twiddle.n17725 , 
         \fftUnit.butt.mult.result[17] , 
         \fftUnit.butt.mult.m_real_twiddle.n13497 , 
         \fftUnit.butt.mult.result[16] , 
         \fftUnit.butt.mult.m_real_twiddle.n13343 , 
         \fftUnit.butt.mult.m_real_twiddle.n17719 , 
         \fftUnit.butt.mult.result[15] , 
         \fftUnit.butt.mult.m_real_twiddle.n3246[0] , 
         \fftUnit.butt.mult.m_real.n17698 , \fftUnit.butt.mult.m_real.n13545 , 
         \fftUnit.butt.mult.n1[15] , \fftUnit.butt.mult.m_real.n13270 , 
         \fftUnit.butt.real_bmult[15] , \fftUnit.butt.mult.m_real.n17683 , 
         \fftUnit.butt.mult.n1[14] , \fftUnit.butt.mult.m_real.n13269 , 
         \fftUnit.butt.mult.m_real.n13543 , \fftUnit.butt.mult.n1[13] , 
         \fftUnit.butt.mult.m_real.n13268 , \fftUnit.butt.real_bmult[13] , 
         \fftUnit.butt.real_bmult[14] , \fftUnit.butt.mult.m_real.n17668 , 
         \fftUnit.butt.mult.n1[12] , \fftUnit.butt.mult.m_real.n13267 , 
         \fftUnit.butt.mult.m_real.n13541 , \fftUnit.butt.mult.n1[11] , 
         \fftUnit.butt.mult.m_real.n13266 , \fftUnit.butt.real_bmult[11] , 
         \fftUnit.butt.real_bmult[12] , \fftUnit.butt.mult.m_real.n17653 , 
         \fftUnit.butt.mult.n1[10] , \fftUnit.butt.mult.m_real.n13265 , 
         \fftUnit.butt.mult.m_real.n13539 , \fftUnit.butt.mult.n1[9] , 
         \fftUnit.butt.mult.m_real.n13264 , \fftUnit.butt.real_bmult[9] , 
         \fftUnit.butt.real_bmult[10] , \fftUnit.butt.mult.m_real.n17638 , 
         \fftUnit.butt.mult.n1[8] , \fftUnit.butt.mult.m_real.n13263 , 
         \fftUnit.butt.mult.m_real.n13537 , \fftUnit.butt.mult.n1[7] , 
         \fftUnit.butt.mult.m_real.n13262 , \fftUnit.butt.real_bmult[7] , 
         \fftUnit.butt.real_bmult[8] , \fftUnit.butt.mult.m_real.n17623 , 
         \fftUnit.butt.mult.n1[6] , \fftUnit.butt.mult.m_real.n13261 , 
         \fftUnit.butt.mult.m_real.n13535 , \fftUnit.butt.mult.n1[5] , 
         \fftUnit.butt.mult.m_real.n13260 , \fftUnit.butt.real_bmult[5] , 
         \fftUnit.butt.real_bmult[6] , \fftUnit.butt.mult.m_real.n17608 , 
         \fftUnit.butt.mult.n1[4] , \fftUnit.butt.mult.m_real.n13259 , 
         \fftUnit.butt.mult.m_real.n13533 , \fftUnit.butt.mult.n1[3] , 
         \fftUnit.butt.mult.m_real.n13258 , \fftUnit.butt.real_bmult[3] , 
         \fftUnit.butt.real_bmult[4] , \fftUnit.butt.mult.m_real.n17593 , 
         \fftUnit.butt.mult.n1[2] , \fftUnit.butt.mult.m_real.n13257 , 
         \fftUnit.butt.mult.m_real.n13531 , \fftUnit.butt.mult.n1[1] , 
         \fftUnit.butt.mult.m_real.n13256 , \fftUnit.butt.real_bmult[1] , 
         \fftUnit.butt.real_bmult[2] , \fftUnit.butt.mult.m_real.n17584 , 
         \fftUnit.butt.mult.n1[0] , \fftUnit.butt.mult.m_real.n13255 , 
         \fftUnit.butt.real_bmult[0] , \fftUnit.butt.mult.m_real.n17701 , 
         \fftUnit.butt.mult.m_real.n13528 , 
         \fftUnit.butt.mult.m_real.result[30] , 
         \fftUnit.butt.mult.m_real.n17686 , 
         \fftUnit.butt.mult.m_real.result[29] , 
         \fftUnit.butt.mult.m_real.n13526 , 
         \fftUnit.butt.mult.m_real.result[28] , 
         \fftUnit.butt.mult.m_real.n17671 , 
         \fftUnit.butt.mult.m_real.result[27] , 
         \fftUnit.butt.mult.m_real.n13524 , 
         \fftUnit.butt.mult.m_real.result[26] , 
         \fftUnit.butt.mult.m_real.n17656 , 
         \fftUnit.butt.mult.m_real.result[25] , 
         \fftUnit.butt.mult.m_real.n13522 , 
         \fftUnit.butt.mult.m_real.result[24] , 
         \fftUnit.butt.mult.m_real.n17641 , 
         \fftUnit.butt.mult.m_real.result[23] , 
         \fftUnit.butt.mult.m_real.n13520 , 
         \fftUnit.butt.mult.m_real.result[22] , 
         \fftUnit.butt.mult.m_real.n17626 , 
         \fftUnit.butt.mult.m_real.result[21] , 
         \fftUnit.butt.mult.m_real.n13518 , 
         \fftUnit.butt.mult.m_real.result[20] , 
         \fftUnit.butt.mult.m_real.n17611 , 
         \fftUnit.butt.mult.m_real.result[19] , 
         \fftUnit.butt.mult.m_real.n13516 , 
         \fftUnit.butt.mult.m_real.result[18] , 
         \fftUnit.butt.mult.m_real.n17596 , 
         \fftUnit.butt.mult.m_real.result[17] , 
         \fftUnit.butt.mult.m_real.n13514 , 
         \fftUnit.butt.mult.m_real.result[16] , 
         \fftUnit.butt.mult.m_real.result[14] , 
         \fftUnit.butt.mult.m_real.n17587 , 
         \fftUnit.butt.mult.m_real.result[15] , 
         \fftUnit.butt.mult.m_real.n3249[0] , 
         \fftUnit.butt.mult.m_imag.n17704 , \fftUnit.butt.mult.m_imag.n13454 , 
         \fftUnit.butt.mult.m_imag.result[30] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[15] , 
         \fftUnit.butt.mult.m_imag.n17689 , 
         \fftUnit.butt.mult.m_imag.result[29] , 
         \fftUnit.butt.mult.m_imag.n13452 , 
         \fftUnit.butt.mult.m_imag.result[28] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[13] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[14] , 
         \fftUnit.butt.mult.m_imag.n17674 , 
         \fftUnit.butt.mult.m_imag.result[27] , 
         \fftUnit.butt.mult.m_imag.n13450 , 
         \fftUnit.butt.mult.m_imag.result[26] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[11] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[12] , 
         \fftUnit.butt.mult.m_imag.n17659 , 
         \fftUnit.butt.mult.m_imag.result[25] , 
         \fftUnit.butt.mult.m_imag.n13448 , 
         \fftUnit.butt.mult.m_imag.result[24] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[9] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[10] , 
         \fftUnit.butt.mult.m_imag.n17644 , 
         \fftUnit.butt.mult.m_imag.result[23] , 
         \fftUnit.butt.mult.m_imag.n13446 , 
         \fftUnit.butt.mult.m_imag.result[22] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[7] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[8] , 
         \fftUnit.butt.mult.m_imag.n17629 , 
         \fftUnit.butt.mult.m_imag.result[21] , 
         \fftUnit.butt.mult.m_imag.n13444 , 
         \fftUnit.butt.mult.m_imag.result[20] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[5] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[6] , 
         \fftUnit.butt.mult.m_imag.n17614 , 
         \fftUnit.butt.mult.m_imag.result[19] , 
         \fftUnit.butt.mult.m_imag.n13442 , 
         \fftUnit.butt.mult.m_imag.result[18] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[3] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[4] , 
         \fftUnit.butt.mult.m_imag.n17599 , 
         \fftUnit.butt.mult.m_imag.result[17] , 
         \fftUnit.butt.mult.m_imag.n13440 , 
         \fftUnit.butt.mult.m_imag.result[16] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[1] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[2] , 
         \fftUnit.butt.mult.m_imag.n17590 , 
         \fftUnit.butt.mult.m_imag.result[14] , 
         \fftUnit.butt.mult.m_imag.result[15] , 
         \fftUnit.butt.mult.imag_b_imag_twiddle[0] , 
         \fftUnit.address_generator.standard_logic.n17575 , 
         \fftUnit.address_generator.standard_logic.n13436 , 
         \fftUnit.address_generator.standard_logic.n1_c[5] , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3199[5] , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3199[6] , 
         \fftUnit.address_generator.standard_logic.n17572 , 
         \fftUnit.address_generator.standard_logic.n1_c[4] , 
         \fftUnit.address_generator.standard_logic.n13434 , 
         \fftUnit.address_generator.standard_logic.n1_c[3] , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3199[3] , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3199[4] , 
         \fftUnit.address_generator.standard_logic.n17569 , 
         \fftUnit.address_generator.standard_logic.n3_adj_3279 , 
         \fftUnit.address_generator.standard_logic.n13432 , 
         \fftUnit.address_generator.standard_logic.n2_adj_3280 , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3199[2] , 
         \fftUnit.address_generator.standard_logic.n17566 , 
         \fftUnit.fft_level_0__N_3144 , \fftUnit.address_a_5__N_3199[0] , 
         \fftoutReg.n42[6] , \fftoutReg.n42[5] , \fftoutReg.n17830 , 
         \fftoutReg.cnt[6] , \fftoutReg.n13461 , \fftoutReg.cnt[5] , n2320, 
         \fftoutReg.full_reset_c , \fftoutReg.n42[4] , \fftoutReg.n42[3] , 
         \fftoutReg.n17827 , \fftoutReg.cnt[4] , \fftoutReg.n13459 , 
         \fftoutReg.cnt[3] , \fftoutReg.n42[2] , \fftoutReg.n42[1] , 
         \fftoutReg.n17824 , \fftoutReg.cnt[2] , \fftoutReg.n13457 , 
         \fftoutReg.cnt[1] , \fftoutReg.n42[0] , \fftoutReg.n17557 , 
         \fftoutReg.cnt[0] , n15, n14, \clk_counter[0] , clk_c, 
         \spi.fft_in_1023__N_933 , \spi.fft_in_1023__N_934 , 
         \fft_output1024[93] , \fft_input1024[93] , n17, \fft_input1024[92] , 
         \fft_output1024[92] , \fft_input1024[94] , \spi.fft_in_1023__N_936 , 
         \spi.fft_in_1023__N_935 , \fft_output1024[90] , \fft_input1024[90] , 
         \fft_input1024[91] , \fft_output1024[91] , 
         \fft_input1024[1023].sig_000.FeedThruLUT , \fft_input1024[1023] , 
         \spi.qdelayed , \spi.fft_in_1023__N_938 , \spi.fft_in_1023__N_937 , 
         \fft_input1024[88] , \fft_output1024[88] , \fft_output1024[89] , 
         \fft_input1024[89] , \spi.fft_in_1023__N_940 , 
         \spi.fft_in_1023__N_939 , \fft_output1024[86] , \fft_input1024[86] , 
         \fft_input1024[87] , \fft_output1024[87] , \spi.fft_in_1023__N_942 , 
         \spi.fft_in_1023__N_941 , \fft_output1024[84] , \fft_input1024[84] , 
         \fft_output1024[85] , \fft_input1024[85] , \spi.fft_in_1023__N_944 , 
         \spi.fft_in_1023__N_943 , \fft_output1024[82] , \fft_input1024[82] , 
         \fft_output1024[83] , \fft_input1024[83] , \spi.fft_in_1023__N_946 , 
         \spi.fft_in_1023__N_945 , \fft_input1024[80] , \fft_output1024[80] , 
         \fft_input1024[81] , \fft_output1024[81] , \spi.fft_in_1023__N_948 , 
         \spi.fft_in_1023__N_947 , \fft_output1024[78] , \fft_input1024[78] , 
         \fft_output1024[79] , \fft_input1024[79] , \spi.fft_in_1023__N_950 , 
         \spi.fft_in_1023__N_949 , \fft_input1024[76] , \fft_output1024[76] , 
         \fft_input1024[77] , \fft_output1024[77] , \spi.fft_in_1023__N_952 , 
         \spi.fft_in_1023__N_951 , \fft_input1024[74] , \fft_output1024[74] , 
         \fft_input1024[75] , \fft_output1024[75] , \spi.fft_in_1023__N_954 , 
         \spi.fft_in_1023__N_953 , \fft_input1024[72] , \fft_output1024[72] , 
         \fft_output1024[73] , \fft_input1024[73] , \spi.fft_in_1023__N_956 , 
         \spi.fft_in_1023__N_955 , \fft_input1024[70] , \fft_output1024[70] , 
         \fft_input1024[71] , \fft_output1024[71] , \spi.fft_in_1023__N_958 , 
         \spi.fft_in_1023__N_957 , \fft_input1024[68] , \fft_output1024[68] , 
         \fft_output1024[69] , \fft_input1024[69] , \spi.fft_in_1023__N_927 , 
         \spi.fft_in_1023__N_928 , \fft_output1024[99] , \fft_input1024[99] , 
         \fft_input1024[98] , \fft_output1024[98] , \fft_input1024[100] , 
         \spi.fft_in_1023__N_930 , \spi.fft_in_1023__N_929 , 
         \fft_output1024[96] , \fft_input1024[96] , \fft_output1024[97] , 
         \fft_input1024[97] , \spi.fft_in_1023__N_932 , 
         \spi.fft_in_1023__N_931 , \spi.maxfan_replicated_net_25 , 
         \spi.maxfan_replicated_net_24 , \fft_output1024[94] , 
         \fft_input1024[95] , \fft_output1024[95] , \spi.fft_in_1023__N_960 , 
         \spi.fft_in_1023__N_959 , \fft_output1024[66] , \fft_input1024[66] , 
         \fft_output1024[67] , \fft_input1024[67] , \spi.fft_in_1023__N_962 , 
         \spi.fft_in_1023__N_961 , \fft_input1024[64] , \fft_output1024[64] , 
         \fft_input1024[65] , \fft_output1024[65] , \spi.fft_in_1023__N_964 , 
         \spi.fft_in_1023__N_963 , \fft_input1024[62] , \fft_output1024[62] , 
         \fft_output1024[63] , \fft_input1024[63] , \spi.fft_in_1023__N_966 , 
         \spi.fft_in_1023__N_965 , \fft_input1024[60] , \fft_output1024[60] , 
         \fft_output1024[61] , \fft_input1024[61] , \spi.fft_in_1023__N_968 , 
         \spi.fft_in_1023__N_967 , \fft_output1024[58] , \fft_input1024[58] , 
         \fft_input1024[59] , \fft_output1024[59] , \spi.fft_in_1023__N_970 , 
         \spi.fft_in_1023__N_969 , \fft_output1024[56] , \fft_input1024[56] , 
         \fft_input1024[57] , \fft_output1024[57] , \spi.fft_in_1023__N_972 , 
         \spi.fft_in_1023__N_971 , \fft_input1024[54] , \fft_output1024[54] , 
         \fft_input1024[55] , \fft_output1024[55] , \spi.fft_in_1023__N_974 , 
         \spi.fft_in_1023__N_973 , \fft_input1024[52] , \fft_output1024[52] , 
         \fft_output1024[53] , \fft_input1024[53] , \spi.fft_in_1023__N_976 , 
         \spi.fft_in_1023__N_975 , \fft_output1024[50] , \fft_input1024[50] , 
         \fft_output1024[51] , \fft_input1024[51] , \spi.fft_in_1023__N_978 , 
         \spi.fft_in_1023__N_977 , \fft_input1024[48] , \fft_output1024[48] , 
         \fft_output1024[49] , \fft_input1024[49] , \spi.fft_in_1023__N_980 , 
         \spi.fft_in_1023__N_979 , \fft_output1024[46] , \fft_input1024[46] , 
         \fft_output1024[47] , \fft_input1024[47] , \spi.fft_in_1023__N_982 , 
         \spi.fft_in_1023__N_981 , \fft_output1024[44] , \fft_input1024[44] , 
         \fft_output1024[45] , \fft_input1024[45] , \spi.fft_in_1023__N_984 , 
         \spi.fft_in_1023__N_983 , \fft_input1024[42] , \fft_output1024[42] , 
         \fft_output1024[43] , \fft_input1024[43] , \spi.fft_in_1023__N_986 , 
         \spi.fft_in_1023__N_985 , \fft_input1024[40] , \fft_output1024[40] , 
         \fft_output1024[41] , \fft_input1024[41] , \spi.fft_in_1023__N_988 , 
         \spi.fft_in_1023__N_987 , \fft_input1024[38] , \fft_output1024[38] , 
         \fft_output1024[39] , \fft_input1024[39] , \spi.fft_in_1023__N_1025 , 
         \spi.fft_in_1023__N_1026 , \fft_output1024[1] , \fft_input1024[1] , 
         \fft_output1024[0] , \fft_input1024[0] , \fft_input1024[2] , 
         \spi.fft_in_1023__N_990 , \spi.fft_in_1023__N_989 , 
         \fft_output1024[36] , \fft_input1024[36] , \fft_input1024[37] , 
         \fft_output1024[37] , \spi.fft_in_1023__N_992 , 
         \spi.fft_in_1023__N_991 , \fft_input1024[34] , \fft_output1024[34] , 
         \fft_output1024[35] , \fft_input1024[35] , \spi.fft_in_1023__N_994 , 
         \spi.fft_in_1023__N_993 , \fft_output1024[32] , \fft_input1024[32] , 
         \fft_output1024[33] , \fft_input1024[33] , \spi.fft_in_1023__N_996 , 
         \spi.fft_in_1023__N_995 , \fft_input1024[30] , \fft_output1024[30] , 
         \fft_input1024[31] , \fft_output1024[31] , \spi.fft_in_1023__N_998 , 
         \spi.fft_in_1023__N_997 , \fft_input1024[28] , \fft_output1024[28] , 
         \fft_output1024[29] , \fft_input1024[29] , \spi.fft_in_1023__N_1000 , 
         \spi.fft_in_1023__N_999 , \fft_output1024[26] , \fft_input1024[26] , 
         \fft_input1024[27] , \fft_output1024[27] , \spi.fft_in_1023__N_1002 , 
         \spi.fft_in_1023__N_1001 , \fft_output1024[24] , \fft_input1024[24] , 
         \fft_input1024[25] , \fft_output1024[25] , \spi.fft_in_1023__N_1004 , 
         \spi.fft_in_1023__N_1003 , \fft_output1024[22] , \fft_input1024[22] , 
         \fft_input1024[23] , \fft_output1024[23] , \spi.fft_in_1023__N_1006 , 
         \spi.fft_in_1023__N_1005 , \fft_input1024[20] , \fft_output1024[20] , 
         \fft_output1024[21] , \fft_input1024[21] , \spi.fft_in_1023__N_1008 , 
         \spi.fft_in_1023__N_1007 , \fft_input1024[18] , \fft_output1024[18] , 
         \fft_output1024[19] , \fft_input1024[19] , \spi.fft_in_1023__N_1010 , 
         \spi.fft_in_1023__N_1009 , \fft_output1024[16] , \fft_input1024[16] , 
         \fft_output1024[17] , \fft_input1024[17] , \spi.fft_in_1023__N_1012 , 
         \spi.fft_in_1023__N_1011 , \fft_output1024[14] , \fft_input1024[14] , 
         \fft_input1024[15] , \fft_output1024[15] , \spi.fft_in_1023__N_1014 , 
         \spi.fft_in_1023__N_1013 , \fft_input1024[12] , \fft_output1024[12] , 
         \fft_output1024[13] , \fft_input1024[13] , \spi.fft_in_1023__N_1016 , 
         \spi.fft_in_1023__N_1015 , \fft_input1024[10] , \fft_output1024[10] , 
         \fft_output1024[11] , \fft_input1024[11] , \spi.fft_in_1023__N_1018 , 
         \spi.fft_in_1023__N_1017 , \fft_input1024[8] , \fft_output1024[8] , 
         \fft_input1024[9] , \fft_output1024[9] , \spi.fft_in_1023__N_1020 , 
         \spi.fft_in_1023__N_1019 , \fft_input1024[6] , \fft_output1024[6] , 
         \fft_output1024[7] , \fft_input1024[7] , \spi.fft_in_1023__N_1022 , 
         \spi.fft_in_1023__N_1021 , \fft_output1024[4] , \fft_input1024[4] , 
         \fft_output1024[5] , \fft_input1024[5] , \spi.fft_in_1023__N_1024 , 
         \spi.fft_in_1023__N_1023 , \fft_output1024[2] , \fft_output1024[3] , 
         \fft_input1024[3] , \spi.fft_in_1023__N_925 , 
         \spi.fft_in_1023__N_926 , \fft_output1024[101] , \fft_input1024[101] , 
         \fft_output1024[100] , \fft_input1024[102] , \spi.fft_in_1023__N_923 , 
         \spi.fft_in_1023__N_924 , \fft_input1024[103] , \fft_output1024[103] , 
         \fft_output1024[102] , \fft_input1024[104] , \spi.fft_in_1023__N_921 , 
         \spi.fft_in_1023__N_922 , \fft_input1024[105] , \fft_output1024[105] , 
         \fft_output1024[104] , \fft_input1024[106] , \spi.fft_in_1023__N_919 , 
         \spi.fft_in_1023__N_920 , \fft_input1024[107] , \fft_output1024[107] , 
         \fft_output1024[106] , \fft_input1024[108] , \spi.fft_in_1023__N_917 , 
         \spi.fft_in_1023__N_918 , \fft_input1024[109] , \fft_output1024[109] , 
         \fft_output1024[108] , \fft_input1024[110] , \spi.fft_in_1023__N_915 , 
         \spi.fft_in_1023__N_916 , \fft_output1024[111] , \fft_input1024[111] , 
         \fft_output1024[110] , \fft_input1024[112] , \spi.fft_in_1023__N_913 , 
         \spi.fft_in_1023__N_914 , \fft_input1024[113] , \fft_output1024[113] , 
         \fft_output1024[112] , \fft_input1024[114] , \spi.fft_in_1023__N_911 , 
         \spi.fft_in_1023__N_912 , \fft_input1024[115] , \fft_output1024[115] , 
         \fft_output1024[114] , \fft_input1024[116] , \spi.fft_in_1023__N_909 , 
         \spi.fft_in_1023__N_910 , \fft_output1024[117] , \fft_input1024[117] , 
         \fft_output1024[116] , \fft_input1024[118] , \spi.fft_in_1023__N_907 , 
         \spi.fft_in_1023__N_908 , \fft_input1024[119] , \fft_output1024[119] , 
         \fft_output1024[118] , \fft_input1024[120] , \spi.fft_in_1023__N_905 , 
         \spi.fft_in_1023__N_906 , \fft_input1024[121] , \fft_output1024[121] , 
         \fft_output1024[120] , \fft_input1024[122] , \spi.fft_in_1023__N_903 , 
         \spi.fft_in_1023__N_904 , \fft_output1024[123] , \fft_input1024[123] , 
         \fft_output1024[122] , \fft_input1024[124] , \spi.fft_in_1023__N_901 , 
         \spi.fft_in_1023__N_902 , \fft_input1024[125] , \fft_output1024[125] , 
         \fft_output1024[124] , \fft_input1024[126] , \spi.fft_in_1023__N_899 , 
         \spi.fft_in_1023__N_900 , \fft_output1024[127] , \fft_input1024[127] , 
         \fft_output1024[126] , \fft_input1024[128] , \spi.fft_in_1023__N_897 , 
         \spi.fft_in_1023__N_898 , \fft_output1024[129] , \fft_input1024[129] , 
         \fft_output1024[128] , \fft_input1024[130] , \spi.fft_in_1023__N_895 , 
         \spi.fft_in_1023__N_896 , \fft_input1024[131] , \fft_output1024[131] , 
         \fft_output1024[130] , \fft_input1024[132] , \spi.fft_in_1023__N_893 , 
         \spi.fft_in_1023__N_894 , \fft_output1024[133] , \fft_input1024[133] , 
         \fft_output1024[132] , \fft_input1024[134] , \spi.fft_in_1023__N_891 , 
         \spi.fft_in_1023__N_892 , \fft_input1024[135] , \fft_output1024[135] , 
         \fft_output1024[134] , \fft_input1024[136] , \spi.fft_in_1023__N_889 , 
         \spi.fft_in_1023__N_890 , \fft_output1024[137] , \fft_input1024[137] , 
         \fft_output1024[136] , \fft_input1024[138] , \spi.fft_in_1023__N_887 , 
         \spi.fft_in_1023__N_888 , \fft_output1024[139] , \fft_input1024[139] , 
         \fft_output1024[138] , \fft_input1024[140] , \spi.fft_in_1023__N_885 , 
         \spi.fft_in_1023__N_886 , \fft_output1024[141] , \fft_input1024[141] , 
         \fft_output1024[140] , \fft_input1024[142] , \spi.fft_in_1023__N_883 , 
         \spi.fft_in_1023__N_884 , \fft_output1024[143] , \fft_input1024[143] , 
         \fft_output1024[142] , \fft_input1024[144] , \spi.fft_in_1023__N_881 , 
         \spi.fft_in_1023__N_882 , \fft_input1024[145] , \fft_output1024[145] , 
         \fft_output1024[144] , \fft_input1024[146] , \spi.fft_in_1023__N_879 , 
         \spi.fft_in_1023__N_880 , \fft_output1024[147] , \fft_input1024[147] , 
         \fft_output1024[146] , \fft_input1024[148] , \spi.fft_in_1023__N_877 , 
         \spi.fft_in_1023__N_878 , \fft_input1024[149] , \fft_output1024[149] , 
         \fft_output1024[148] , \fft_input1024[150] , \spi.fft_in_1023__N_875 , 
         \spi.fft_in_1023__N_876 , \fft_output1024[151] , \fft_input1024[151] , 
         \fft_output1024[150] , \fft_input1024[152] , \spi.fft_in_1023__N_873 , 
         \spi.fft_in_1023__N_874 , \fft_input1024[153] , \fft_output1024[153] , 
         \fft_output1024[152] , \fft_input1024[154] , \spi.fft_in_1023__N_871 , 
         \spi.fft_in_1023__N_872 , \fft_input1024[155] , \fft_output1024[155] , 
         \fft_output1024[154] , \fft_input1024[156] , \spi.fft_in_1023__N_869 , 
         \spi.fft_in_1023__N_870 , \fft_output1024[157] , \fft_input1024[157] , 
         \fft_output1024[156] , \fft_input1024[158] , \spi.fft_in_1023__N_867 , 
         \spi.fft_in_1023__N_868 , \fft_input1024[159] , \fft_output1024[159] , 
         \fft_output1024[158] , \fft_input1024[160] , \spi.fft_in_1023__N_865 , 
         \spi.fft_in_1023__N_866 , \fft_output1024[161] , \fft_input1024[161] , 
         \fft_output1024[160] , \fft_input1024[162] , \spi.fft_in_1023__N_863 , 
         \spi.fft_in_1023__N_864 , \fft_output1024[163] , \fft_input1024[163] , 
         \fft_output1024[162] , \fft_input1024[164] , \spi.fft_in_1023__N_861 , 
         \spi.fft_in_1023__N_862 , \fft_input1024[165] , \fft_output1024[165] , 
         \fft_output1024[164] , \fft_input1024[166] , \spi.fft_in_1023__N_859 , 
         \spi.fft_in_1023__N_860 , \fft_output1024[167] , \fft_input1024[167] , 
         \fft_output1024[166] , \fft_input1024[168] , \spi.fft_in_1023__N_857 , 
         \spi.fft_in_1023__N_858 , \fft_input1024[169] , \fft_output1024[169] , 
         \fft_output1024[168] , \fft_input1024[170] , \spi.fft_in_1023__N_855 , 
         \spi.fft_in_1023__N_856 , \fft_input1024[171] , \fft_output1024[171] , 
         \fft_output1024[170] , \fft_input1024[172] , \spi.fft_in_1023__N_853 , 
         \spi.fft_in_1023__N_854 , \fft_input1024[173] , \fft_output1024[173] , 
         \fft_output1024[172] , \fft_input1024[174] , \spi.fft_in_1023__N_851 , 
         \spi.fft_in_1023__N_852 , \fft_input1024[175] , \fft_output1024[175] , 
         \fft_output1024[174] , \fft_input1024[176] , \spi.fft_in_1023__N_849 , 
         \spi.fft_in_1023__N_850 , \fft_output1024[177] , \fft_input1024[177] , 
         \fft_output1024[176] , \fft_input1024[178] , \spi.fft_in_1023__N_847 , 
         \spi.fft_in_1023__N_848 , \fft_input1024[179] , \fft_output1024[179] , 
         \fft_output1024[178] , \fft_input1024[180] , \spi.fft_in_1023__N_845 , 
         \spi.fft_in_1023__N_846 , \fft_output1024[181] , \fft_input1024[181] , 
         \fft_output1024[180] , \fft_input1024[182] , \spi.fft_in_1023__N_843 , 
         \spi.fft_in_1023__N_844 , \fft_output1024[183] , \fft_input1024[183] , 
         \fft_output1024[182] , \fft_input1024[184] , \spi.fft_in_1023__N_841 , 
         \spi.fft_in_1023__N_842 , \fft_input1024[185] , \fft_output1024[185] , 
         \fft_output1024[184] , \fft_input1024[186] , \spi.fft_in_1023__N_839 , 
         \spi.fft_in_1023__N_840 , \fft_output1024[187] , \fft_input1024[187] , 
         \fft_output1024[186] , \fft_input1024[188] , \spi.fft_in_1023__N_837 , 
         \spi.fft_in_1023__N_838 , \fft_input1024[189] , \fft_output1024[189] , 
         \fft_output1024[188] , \fft_input1024[190] , \spi.fft_in_1023__N_835 , 
         \spi.fft_in_1023__N_836 , \fft_output1024[191] , \fft_input1024[191] , 
         \fft_output1024[190] , \fft_input1024[192] , \spi.fft_in_1023__N_833 , 
         \spi.fft_in_1023__N_834 , \fft_input1024[193] , \fft_output1024[193] , 
         \fft_output1024[192] , \fft_input1024[194] , \spi.fft_in_1023__N_831 , 
         \spi.fft_in_1023__N_832 , \fft_input1024[195] , \fft_output1024[195] , 
         \fft_output1024[194] , \fft_input1024[196] , \spi.fft_in_1023__N_829 , 
         \spi.fft_in_1023__N_830 , \fft_output1024[197] , \fft_input1024[197] , 
         \fft_output1024[196] , \fft_input1024[198] , \spi.fft_in_1023__N_827 , 
         \spi.fft_in_1023__N_828 , \fft_input1024[199] , \fft_output1024[199] , 
         \fft_output1024[198] , \fft_input1024[200] , \spi.fft_in_1023__N_825 , 
         \spi.fft_in_1023__N_826 , \fft_output1024[201] , \fft_input1024[201] , 
         \fft_output1024[200] , \fft_input1024[202] , \spi.fft_in_1023__N_823 , 
         \spi.fft_in_1023__N_824 , \fft_input1024[203] , \fft_output1024[203] , 
         \fft_output1024[202] , \fft_input1024[204] , \spi.fft_in_1023__N_821 , 
         \spi.fft_in_1023__N_822 , \fft_input1024[205] , \fft_output1024[205] , 
         \fft_output1024[204] , \fft_input1024[206] , \spi.fft_in_1023__N_819 , 
         \spi.fft_in_1023__N_820 , \fft_output1024[207] , \fft_input1024[207] , 
         \fft_output1024[206] , \fft_input1024[208] , \spi.fft_in_1023__N_817 , 
         \spi.fft_in_1023__N_818 , \fft_output1024[209] , \fft_input1024[209] , 
         \fft_output1024[208] , \fft_input1024[210] , \spi.fft_in_1023__N_815 , 
         \spi.fft_in_1023__N_816 , \fft_output1024[211] , \fft_input1024[211] , 
         \fft_output1024[210] , \fft_input1024[212] , \spi.fft_in_1023__N_813 , 
         \spi.fft_in_1023__N_814 , \fft_output1024[213] , \fft_input1024[213] , 
         \fft_output1024[212] , \fft_input1024[214] , \spi.fft_in_1023__N_811 , 
         \spi.fft_in_1023__N_812 , \fft_output1024[215] , \fft_input1024[215] , 
         \fft_output1024[214] , \fft_input1024[216] , \spi.fft_in_1023__N_809 , 
         \spi.fft_in_1023__N_810 , \fft_output1024[217] , \fft_input1024[217] , 
         \fft_output1024[216] , \fft_input1024[218] , \spi.fft_in_1023__N_807 , 
         \spi.fft_in_1023__N_808 , \fft_input1024[219] , \fft_output1024[219] , 
         \fft_output1024[218] , \fft_input1024[220] , \spi.fft_in_1023__N_805 , 
         \spi.fft_in_1023__N_806 , \fft_input1024[221] , \fft_output1024[221] , 
         \fft_output1024[220] , \fft_input1024[222] , \spi.fft_in_1023__N_803 , 
         \spi.fft_in_1023__N_804 , \fft_input1024[223] , \fft_output1024[223] , 
         \fft_output1024[222] , \fft_input1024[224] , \spi.fft_in_1023__N_801 , 
         \spi.fft_in_1023__N_802 , \fft_input1024[225] , \fft_output1024[225] , 
         \fft_output1024[224] , \fft_input1024[226] , \spi.fft_in_1023__N_799 , 
         \spi.fft_in_1023__N_800 , \fft_output1024[227] , \fft_input1024[227] , 
         \fft_output1024[226] , \fft_input1024[228] , \spi.fft_in_1023__N_797 , 
         \spi.fft_in_1023__N_798 , \fft_input1024[229] , \fft_output1024[229] , 
         \fft_output1024[228] , \fft_input1024[230] , \spi.fft_in_1023__N_795 , 
         \spi.fft_in_1023__N_796 , \fft_output1024[231] , \fft_input1024[231] , 
         \fft_output1024[230] , \fft_input1024[232] , \spi.fft_in_1023__N_793 , 
         \spi.fft_in_1023__N_794 , \fft_input1024[233] , \fft_output1024[233] , 
         \fft_output1024[232] , \fft_input1024[234] , \spi.fft_in_1023__N_791 , 
         \spi.fft_in_1023__N_792 , \fft_output1024[235] , \fft_input1024[235] , 
         \fft_output1024[234] , \fft_input1024[236] , \spi.fft_in_1023__N_789 , 
         \spi.fft_in_1023__N_790 , \fft_output1024[237] , \fft_input1024[237] , 
         \fft_output1024[236] , \fft_input1024[238] , \spi.fft_in_1023__N_787 , 
         \spi.fft_in_1023__N_788 , \fft_output1024[239] , \fft_input1024[239] , 
         \fft_output1024[238] , \fft_input1024[240] , \spi.fft_in_1023__N_785 , 
         \spi.fft_in_1023__N_786 , \fft_output1024[241] , \fft_input1024[241] , 
         \fft_output1024[240] , \fft_input1024[242] , \spi.fft_in_1023__N_783 , 
         \spi.fft_in_1023__N_784 , \fft_output1024[243] , \fft_input1024[243] , 
         \fft_output1024[242] , \fft_input1024[244] , \spi.fft_in_1023__N_781 , 
         \spi.fft_in_1023__N_782 , \fft_input1024[245] , \fft_output1024[245] , 
         \fft_output1024[244] , \fft_input1024[246] , \spi.fft_in_1023__N_779 , 
         \spi.fft_in_1023__N_780 , \fft_input1024[247] , \fft_output1024[247] , 
         \fft_output1024[246] , \fft_input1024[248] , \spi.fft_in_1023__N_777 , 
         \spi.fft_in_1023__N_778 , \fft_output1024[249] , \fft_input1024[249] , 
         \fft_output1024[248] , \fft_input1024[250] , \spi.fft_in_1023__N_775 , 
         \spi.fft_in_1023__N_776 , \fft_output1024[251] , \fft_input1024[251] , 
         \fft_output1024[250] , \fft_input1024[252] , \spi.fft_in_1023__N_773 , 
         \spi.fft_in_1023__N_774 , \fft_output1024[253] , \fft_input1024[253] , 
         \fft_output1024[252] , \fft_input1024[254] , \spi.fft_in_1023__N_771 , 
         \spi.fft_in_1023__N_772 , \fft_output1024[255] , \fft_input1024[255] , 
         \fft_output1024[254] , \fft_input1024[256] , \spi.fft_in_1023__N_769 , 
         \spi.fft_in_1023__N_770 , \fft_output1024[257] , \fft_input1024[257] , 
         \fft_output1024[256] , \fft_input1024[258] , \spi.fft_in_1023__N_767 , 
         \spi.fft_in_1023__N_768 , \fft_output1024[259] , \fft_input1024[259] , 
         \fft_output1024[258] , \fft_input1024[260] , \spi.fft_in_1023__N_765 , 
         \spi.fft_in_1023__N_766 , \fft_output1024[261] , \fft_input1024[261] , 
         \fft_output1024[260] , \fft_input1024[262] , \spi.fft_in_1023__N_763 , 
         \spi.fft_in_1023__N_764 , \fft_output1024[263] , \fft_input1024[263] , 
         \fft_output1024[262] , \fft_input1024[264] , \spi.fft_in_1023__N_761 , 
         \spi.fft_in_1023__N_762 , \fft_input1024[265] , \fft_output1024[265] , 
         \fft_output1024[264] , \fft_input1024[266] , \spi.fft_in_1023__N_759 , 
         \spi.fft_in_1023__N_760 , \fft_output1024[267] , \fft_input1024[267] , 
         \fft_output1024[266] , \fft_input1024[268] , \spi.fft_in_1023__N_757 , 
         \spi.fft_in_1023__N_758 , \fft_output1024[269] , \fft_input1024[269] , 
         \fft_output1024[268] , \fft_input1024[270] , \spi.fft_in_1023__N_755 , 
         \spi.fft_in_1023__N_756 , \fft_output1024[271] , \fft_input1024[271] , 
         \fft_output1024[270] , \fft_input1024[272] , \spi.fft_in_1023__N_753 , 
         \spi.fft_in_1023__N_754 , \fft_output1024[273] , \fft_input1024[273] , 
         \fft_output1024[272] , \fft_input1024[274] , \spi.fft_in_1023__N_751 , 
         \spi.fft_in_1023__N_752 , \fft_output1024[275] , \fft_input1024[275] , 
         \fft_output1024[274] , \fft_input1024[276] , \spi.fft_in_1023__N_749 , 
         \spi.fft_in_1023__N_750 , \fft_output1024[277] , \fft_input1024[277] , 
         \fft_output1024[276] , \fft_input1024[278] , \spi.fft_in_1023__N_747 , 
         \spi.fft_in_1023__N_748 , \fft_input1024[279] , \fft_output1024[279] , 
         \fft_output1024[278] , \fft_input1024[280] , \spi.fft_in_1023__N_745 , 
         \spi.fft_in_1023__N_746 , \fft_output1024[281] , \fft_input1024[281] , 
         \fft_output1024[280] , \fft_input1024[282] , \spi.fft_in_1023__N_743 , 
         \spi.fft_in_1023__N_744 , \fft_output1024[283] , \fft_input1024[283] , 
         \fft_output1024[282] , \fft_input1024[284] , \spi.fft_in_1023__N_741 , 
         \spi.fft_in_1023__N_742 , \fft_input1024[285] , \fft_output1024[285] , 
         \fft_output1024[284] , \fft_input1024[286] , \spi.fft_in_1023__N_739 , 
         \spi.fft_in_1023__N_740 , \fft_output1024[287] , \fft_input1024[287] , 
         \fft_output1024[286] , \fft_input1024[288] , \spi.fft_in_1023__N_737 , 
         \spi.fft_in_1023__N_738 , \fft_input1024[289] , \fft_output1024[289] , 
         \fft_output1024[288] , \fft_input1024[290] , \spi.fft_in_1023__N_735 , 
         \spi.fft_in_1023__N_736 , \fft_output1024[291] , \fft_input1024[291] , 
         \fft_output1024[290] , \fft_input1024[292] , \spi.fft_in_1023__N_733 , 
         \spi.fft_in_1023__N_734 , \fft_input1024[293] , \fft_output1024[293] , 
         \fft_output1024[292] , \fft_input1024[294] , \spi.fft_in_1023__N_731 , 
         \spi.fft_in_1023__N_732 , \fft_input1024[295] , \fft_output1024[295] , 
         \fft_output1024[294] , \fft_input1024[296] , \spi.fft_in_1023__N_729 , 
         \spi.fft_in_1023__N_730 , \fft_output1024[297] , \fft_input1024[297] , 
         \fft_output1024[296] , \fft_input1024[298] , \spi.fft_in_1023__N_727 , 
         \spi.fft_in_1023__N_728 , \fft_input1024[299] , \fft_output1024[299] , 
         \fft_output1024[298] , \fft_input1024[300] , \spi.fft_in_1023__N_725 , 
         \spi.fft_in_1023__N_726 , \fft_output1024[301] , \fft_input1024[301] , 
         \fft_output1024[300] , \fft_input1024[302] , \spi.fft_in_1023__N_723 , 
         \spi.fft_in_1023__N_724 , \fft_input1024[303] , \fft_output1024[303] , 
         \fft_output1024[302] , \fft_input1024[304] , \spi.fft_in_1023__N_721 , 
         \spi.fft_in_1023__N_722 , \fft_output1024[305] , \fft_input1024[305] , 
         \fft_output1024[304] , \fft_input1024[306] , \spi.fft_in_1023__N_719 , 
         \spi.fft_in_1023__N_720 , \fft_output1024[307] , \fft_input1024[307] , 
         \fft_output1024[306] , \fft_input1024[308] , \spi.fft_in_1023__N_717 , 
         \spi.fft_in_1023__N_718 , \fft_output1024[309] , \fft_input1024[309] , 
         \fft_output1024[308] , \fft_input1024[310] , \spi.fft_in_1023__N_715 , 
         \spi.fft_in_1023__N_716 , \fft_input1024[311] , \fft_output1024[311] , 
         \fft_output1024[310] , \fft_input1024[312] , \spi.fft_in_1023__N_713 , 
         \spi.fft_in_1023__N_714 , \fft_output1024[313] , \fft_input1024[313] , 
         \fft_output1024[312] , \fft_input1024[314] , \spi.fft_in_1023__N_711 , 
         \spi.fft_in_1023__N_712 , \fft_output1024[315] , \fft_input1024[315] , 
         \fft_output1024[314] , \fft_input1024[316] , \spi.fft_in_1023__N_709 , 
         \spi.fft_in_1023__N_710 , \fft_input1024[317] , \fft_output1024[317] , 
         \fft_output1024[316] , \fft_input1024[318] , \spi.fft_in_1023__N_707 , 
         \spi.fft_in_1023__N_708 , \fft_input1024[319] , \fft_output1024[319] , 
         \fft_output1024[318] , \fft_input1024[320] , \spi.fft_in_1023__N_705 , 
         \spi.fft_in_1023__N_706 , \fft_output1024[321] , \fft_input1024[321] , 
         \fft_output1024[320] , \fft_input1024[322] , \spi.fft_in_1023__N_703 , 
         \spi.fft_in_1023__N_704 , \fft_output1024[323] , \fft_input1024[323] , 
         \fft_output1024[322] , \fft_input1024[324] , \spi.fft_in_1023__N_701 , 
         \spi.fft_in_1023__N_702 , \fft_input1024[325] , \fft_output1024[325] , 
         \fft_output1024[324] , \fft_input1024[326] , \spi.fft_in_1023__N_699 , 
         \spi.fft_in_1023__N_700 , \fft_input1024[327] , \fft_output1024[327] , 
         \fft_output1024[326] , \fft_input1024[328] , \spi.fft_in_1023__N_697 , 
         \spi.fft_in_1023__N_698 , \fft_output1024[329] , \fft_input1024[329] , 
         \fft_output1024[328] , \fft_input1024[330] , \spi.fft_in_1023__N_695 , 
         \spi.fft_in_1023__N_696 , \fft_output1024[331] , \fft_input1024[331] , 
         \fft_output1024[330] , \fft_input1024[332] , \spi.fft_in_1023__N_693 , 
         \spi.fft_in_1023__N_694 , \fft_output1024[333] , \fft_input1024[333] , 
         \fft_output1024[332] , \fft_input1024[334] , \spi.fft_in_1023__N_691 , 
         \spi.fft_in_1023__N_692 , \fft_output1024[335] , \fft_input1024[335] , 
         \fft_output1024[334] , \fft_input1024[336] , \spi.fft_in_1023__N_689 , 
         \spi.fft_in_1023__N_690 , \fft_output1024[337] , \fft_input1024[337] , 
         \fft_output1024[336] , \fft_input1024[338] , \spi.fft_in_1023__N_687 , 
         \spi.fft_in_1023__N_688 , \fft_output1024[339] , \fft_input1024[339] , 
         \fft_output1024[338] , \fft_input1024[340] , \spi.fft_in_1023__N_685 , 
         \spi.fft_in_1023__N_686 , \fft_input1024[341] , \fft_output1024[341] , 
         \fft_output1024[340] , \fft_input1024[342] , \spi.fft_in_1023__N_683 , 
         \spi.fft_in_1023__N_684 , \fft_output1024[343] , \fft_input1024[343] , 
         \fft_output1024[342] , \fft_input1024[344] , \spi.fft_in_1023__N_681 , 
         \spi.fft_in_1023__N_682 , \fft_output1024[345] , \fft_input1024[345] , 
         \fft_output1024[344] , \fft_input1024[346] , \spi.fft_in_1023__N_679 , 
         \spi.fft_in_1023__N_680 , \fft_input1024[347] , \fft_output1024[347] , 
         \fft_output1024[346] , \fft_input1024[348] , \spi.fft_in_1023__N_677 , 
         \spi.fft_in_1023__N_678 , \fft_output1024[349] , \fft_input1024[349] , 
         \fft_output1024[348] , \fft_input1024[350] , \spi.fft_in_1023__N_675 , 
         \spi.fft_in_1023__N_676 , \fft_output1024[351] , \fft_input1024[351] , 
         \fft_output1024[350] , \fft_input1024[352] , \spi.fft_in_1023__N_673 , 
         \spi.fft_in_1023__N_674 , \fft_input1024[353] , \fft_output1024[353] , 
         \fft_output1024[352] , \fft_input1024[354] , \spi.fft_in_1023__N_671 , 
         \spi.fft_in_1023__N_672 , \fft_output1024[355] , \fft_input1024[355] , 
         \fft_output1024[354] , \fft_input1024[356] , \spi.fft_in_1023__N_669 , 
         \spi.fft_in_1023__N_670 , \fft_input1024[357] , \fft_output1024[357] , 
         \fft_output1024[356] , \fft_input1024[358] , \spi.fft_in_1023__N_667 , 
         \spi.fft_in_1023__N_668 , \fft_output1024[359] , \fft_input1024[359] , 
         \fft_output1024[358] , \fft_input1024[360] , \spi.fft_in_1023__N_665 , 
         \spi.fft_in_1023__N_666 , \fft_input1024[361] , \fft_output1024[361] , 
         \fft_output1024[360] , \fft_input1024[362] , \spi.fft_in_1023__N_663 , 
         \spi.fft_in_1023__N_664 , \fft_output1024[363] , \fft_input1024[363] , 
         \fft_output1024[362] , \fft_input1024[364] , \spi.fft_in_1023__N_661 , 
         \spi.fft_in_1023__N_662 , \fft_output1024[365] , \fft_input1024[365] , 
         \fft_output1024[364] , \fft_input1024[366] , \spi.fft_in_1023__N_659 , 
         \spi.fft_in_1023__N_660 , \fft_output1024[367] , \fft_input1024[367] , 
         \fft_output1024[366] , \fft_input1024[368] , \spi.fft_in_1023__N_657 , 
         \spi.fft_in_1023__N_658 , \fft_input1024[369] , \fft_output1024[369] , 
         \fft_output1024[368] , \fft_input1024[370] , \spi.fft_in_1023__N_655 , 
         \spi.fft_in_1023__N_656 , \fft_output1024[371] , \fft_input1024[371] , 
         \fft_output1024[370] , \fft_input1024[372] , \spi.fft_in_1023__N_653 , 
         \spi.fft_in_1023__N_654 , \fft_input1024[373] , \fft_output1024[373] , 
         \fft_output1024[372] , \fft_input1024[374] , \spi.fft_in_1023__N_651 , 
         \spi.fft_in_1023__N_652 , \fft_input1024[375] , \fft_output1024[375] , 
         \fft_output1024[374] , \fft_input1024[376] , \spi.fft_in_1023__N_649 , 
         \spi.fft_in_1023__N_650 , \fft_input1024[377] , \fft_output1024[377] , 
         \fft_output1024[376] , \fft_input1024[378] , \spi.fft_in_1023__N_647 , 
         \spi.fft_in_1023__N_648 , \fft_output1024[379] , \fft_input1024[379] , 
         \fft_output1024[378] , \fft_input1024[380] , \spi.fft_in_1023__N_645 , 
         \spi.fft_in_1023__N_646 , \fft_input1024[381] , \fft_output1024[381] , 
         \fft_output1024[380] , \fft_input1024[382] , \spi.fft_in_1023__N_643 , 
         \spi.fft_in_1023__N_644 , \fft_input1024[383] , \fft_output1024[383] , 
         \fft_output1024[382] , \fft_input1024[384] , \spi.fft_in_1023__N_641 , 
         \spi.fft_in_1023__N_642 , \fft_input1024[385] , \fft_output1024[385] , 
         \fft_output1024[384] , \fft_input1024[386] , \spi.fft_in_1023__N_639 , 
         \spi.fft_in_1023__N_640 , \fft_output1024[387] , \fft_input1024[387] , 
         \fft_output1024[386] , \fft_input1024[388] , \spi.fft_in_1023__N_637 , 
         \spi.fft_in_1023__N_638 , \fft_input1024[389] , \fft_output1024[389] , 
         \fft_output1024[388] , \fft_input1024[390] , \spi.fft_in_1023__N_635 , 
         \spi.fft_in_1023__N_636 , \fft_output1024[391] , \fft_input1024[391] , 
         \fft_output1024[390] , \fft_input1024[392] , \spi.fft_in_1023__N_633 , 
         \spi.fft_in_1023__N_634 , \fft_output1024[393] , \fft_input1024[393] , 
         \fft_output1024[392] , \fft_input1024[394] , \spi.fft_in_1023__N_631 , 
         \spi.fft_in_1023__N_632 , \fft_output1024[395] , \fft_input1024[395] , 
         \fft_output1024[394] , \fft_input1024[396] , \spi.fft_in_1023__N_629 , 
         \spi.fft_in_1023__N_630 , \fft_input1024[397] , \fft_output1024[397] , 
         \fft_output1024[396] , \fft_input1024[398] , \spi.fft_in_1023__N_627 , 
         \spi.fft_in_1023__N_628 , \fft_output1024[399] , \fft_input1024[399] , 
         \fft_output1024[398] , \fft_input1024[400] , \spi.fft_in_1023__N_625 , 
         \spi.fft_in_1023__N_626 , \fft_output1024[401] , \fft_input1024[401] , 
         \fft_output1024[400] , \fft_input1024[402] , \spi.fft_in_1023__N_623 , 
         \spi.fft_in_1023__N_624 , \fft_output1024[403] , \fft_input1024[403] , 
         \fft_output1024[402] , \fft_input1024[404] , \spi.fft_in_1023__N_621 , 
         \spi.fft_in_1023__N_622 , \fft_output1024[405] , \fft_input1024[405] , 
         \fft_output1024[404] , \fft_input1024[406] , \spi.fft_in_1023__N_619 , 
         \spi.fft_in_1023__N_620 , \fft_input1024[407] , \fft_output1024[407] , 
         \fft_output1024[406] , \fft_input1024[408] , \spi.fft_in_1023__N_617 , 
         \spi.fft_in_1023__N_618 , \fft_output1024[409] , \fft_input1024[409] , 
         \fft_output1024[408] , \fft_input1024[410] , \spi.fft_in_1023__N_615 , 
         \spi.fft_in_1023__N_616 , \fft_output1024[411] , \fft_input1024[411] , 
         \fft_output1024[410] , \fft_input1024[412] , \spi.fft_in_1023__N_613 , 
         \spi.fft_in_1023__N_614 , \fft_input1024[413] , \fft_output1024[413] , 
         \fft_output1024[412] , \fft_input1024[414] , \spi.fft_in_1023__N_611 , 
         \spi.fft_in_1023__N_612 , \fft_output1024[415] , \fft_input1024[415] , 
         \fft_output1024[414] , \fft_input1024[416] , \spi.fft_in_1023__N_609 , 
         \spi.fft_in_1023__N_610 , \fft_input1024[417] , \fft_output1024[417] , 
         \fft_output1024[416] , \fft_input1024[418] , \spi.fft_in_1023__N_607 , 
         \spi.fft_in_1023__N_608 , \fft_output1024[419] , \fft_input1024[419] , 
         \fft_output1024[418] , \fft_input1024[420] , \spi.fft_in_1023__N_605 , 
         \spi.fft_in_1023__N_606 , \fft_input1024[421] , \fft_output1024[421] , 
         \fft_output1024[420] , \fft_input1024[422] , \spi.fft_in_1023__N_603 , 
         \spi.fft_in_1023__N_604 , \fft_input1024[423] , \fft_output1024[423] , 
         \fft_output1024[422] , \fft_input1024[424] , \spi.fft_in_1023__N_601 , 
         \spi.fft_in_1023__N_602 , \fft_output1024[425] , \fft_input1024[425] , 
         \fft_output1024[424] , \fft_input1024[426] , \spi.fft_in_1023__N_599 , 
         \spi.fft_in_1023__N_600 , \fft_output1024[427] , \fft_input1024[427] , 
         \fft_output1024[426] , \fft_input1024[428] , \spi.fft_in_1023__N_597 , 
         \spi.fft_in_1023__N_598 , \fft_output1024[429] , \fft_input1024[429] , 
         \fft_output1024[428] , \fft_input1024[430] , \spi.fft_in_1023__N_595 , 
         \spi.fft_in_1023__N_596 , \fft_output1024[431] , \fft_input1024[431] , 
         \fft_output1024[430] , \fft_input1024[432] , \spi.fft_in_1023__N_593 , 
         \spi.fft_in_1023__N_594 , \fft_input1024[433] , \fft_output1024[433] , 
         \fft_output1024[432] , \fft_input1024[434] , \spi.fft_in_1023__N_591 , 
         \spi.fft_in_1023__N_592 , \fft_output1024[435] , \fft_input1024[435] , 
         \fft_output1024[434] , \fft_input1024[436] , \spi.fft_in_1023__N_589 , 
         \spi.fft_in_1023__N_590 , \fft_output1024[437] , \fft_input1024[437] , 
         \fft_output1024[436] , \fft_input1024[438] , \spi.fft_in_1023__N_587 , 
         \spi.fft_in_1023__N_588 , \fft_output1024[439] , \fft_input1024[439] , 
         \fft_output1024[438] , \fft_input1024[440] , \spi.fft_in_1023__N_585 , 
         \spi.fft_in_1023__N_586 , \fft_output1024[441] , \fft_input1024[441] , 
         \fft_output1024[440] , \fft_input1024[442] , \spi.fft_in_1023__N_583 , 
         \spi.fft_in_1023__N_584 , \fft_output1024[443] , \fft_input1024[443] , 
         \fft_output1024[442] , \fft_input1024[444] , \spi.fft_in_1023__N_581 , 
         \spi.fft_in_1023__N_582 , \fft_input1024[445] , \fft_output1024[445] , 
         \fft_output1024[444] , \fft_input1024[446] , \spi.fft_in_1023__N_579 , 
         \spi.fft_in_1023__N_580 , \fft_output1024[447] , \fft_input1024[447] , 
         \fft_output1024[446] , \fft_input1024[448] , \spi.fft_in_1023__N_577 , 
         \spi.fft_in_1023__N_578 , \fft_output1024[449] , \fft_input1024[449] , 
         \fft_output1024[448] , \fft_input1024[450] , \spi.fft_in_1023__N_575 , 
         \spi.fft_in_1023__N_576 , \fft_output1024[451] , \fft_input1024[451] , 
         \fft_output1024[450] , \fft_input1024[452] , \spi.fft_in_1023__N_573 , 
         \spi.fft_in_1023__N_574 , \fft_output1024[453] , \fft_input1024[453] , 
         \fft_output1024[452] , \fft_input1024[454] , \spi.fft_in_1023__N_571 , 
         \spi.fft_in_1023__N_572 , \fft_input1024[455] , \fft_output1024[455] , 
         \fft_output1024[454] , \fft_input1024[456] , \spi.fft_in_1023__N_569 , 
         \spi.fft_in_1023__N_570 , \fft_output1024[457] , \fft_input1024[457] , 
         \fft_output1024[456] , \fft_input1024[458] , \spi.fft_in_1023__N_567 , 
         \spi.fft_in_1023__N_568 , \fft_input1024[459] , \fft_output1024[459] , 
         \fft_output1024[458] , \fft_input1024[460] , \spi.fft_in_1023__N_565 , 
         \spi.fft_in_1023__N_566 , \fft_output1024[461] , \fft_input1024[461] , 
         \fft_output1024[460] , \fft_input1024[462] , \spi.fft_in_1023__N_563 , 
         \spi.fft_in_1023__N_564 , \fft_output1024[463] , \fft_input1024[463] , 
         \fft_output1024[462] , \fft_input1024[464] , \spi.fft_in_1023__N_561 , 
         \spi.fft_in_1023__N_562 , \fft_output1024[465] , \fft_input1024[465] , 
         \fft_output1024[464] , \fft_input1024[466] , \spi.fft_in_1023__N_559 , 
         \spi.fft_in_1023__N_560 , \fft_output1024[467] , \fft_input1024[467] , 
         \fft_output1024[466] , \fft_input1024[468] , \spi.fft_in_1023__N_557 , 
         \spi.fft_in_1023__N_558 , \fft_input1024[469] , \fft_output1024[469] , 
         \fft_output1024[468] , \fft_input1024[470] , \spi.fft_in_1023__N_555 , 
         \spi.fft_in_1023__N_556 , \fft_output1024[471] , \fft_input1024[471] , 
         \fft_output1024[470] , \fft_input1024[472] , \spi.fft_in_1023__N_553 , 
         \spi.fft_in_1023__N_554 , \fft_input1024[473] , \fft_output1024[473] , 
         \fft_output1024[472] , \fft_input1024[474] , \spi.fft_in_1023__N_551 , 
         \spi.fft_in_1023__N_552 , \fft_input1024[475] , \fft_output1024[475] , 
         \fft_output1024[474] , \fft_input1024[476] , \spi.fft_in_1023__N_549 , 
         \spi.fft_in_1023__N_550 , \fft_input1024[477] , \fft_output1024[477] , 
         \fft_output1024[476] , \fft_input1024[478] , \spi.fft_in_1023__N_547 , 
         \spi.fft_in_1023__N_548 , \fft_output1024[479] , \fft_input1024[479] , 
         \fft_output1024[478] , \fft_input1024[480] , \spi.fft_in_1023__N_545 , 
         \spi.fft_in_1023__N_546 , \fft_input1024[481] , \fft_output1024[481] , 
         \fft_output1024[480] , \fft_input1024[482] , \spi.fft_in_1023__N_543 , 
         \spi.fft_in_1023__N_544 , \fft_output1024[483] , \fft_input1024[483] , 
         \fft_output1024[482] , \fft_input1024[484] , \spi.fft_in_1023__N_541 , 
         \spi.fft_in_1023__N_542 , \fft_input1024[485] , \fft_output1024[485] , 
         \fft_output1024[484] , \fft_input1024[486] , \spi.fft_in_1023__N_539 , 
         \spi.fft_in_1023__N_540 , \fft_input1024[487] , \fft_output1024[487] , 
         \fft_output1024[486] , \fft_input1024[488] , \spi.fft_in_1023__N_537 , 
         \spi.fft_in_1023__N_538 , \fft_input1024[489] , \fft_output1024[489] , 
         \fft_output1024[488] , \fft_input1024[490] , \spi.fft_in_1023__N_535 , 
         \spi.fft_in_1023__N_536 , \fft_input1024[491] , \fft_output1024[491] , 
         \fft_output1024[490] , \fft_input1024[492] , \spi.fft_in_1023__N_533 , 
         \spi.fft_in_1023__N_534 , \fft_output1024[493] , \fft_input1024[493] , 
         \fft_output1024[492] , \fft_input1024[494] , \spi.fft_in_1023__N_531 , 
         \spi.fft_in_1023__N_532 , \fft_output1024[495] , \fft_input1024[495] , 
         \fft_output1024[494] , \fft_input1024[496] , \spi.fft_in_1023__N_529 , 
         \spi.fft_in_1023__N_530 , \fft_output1024[497] , \fft_input1024[497] , 
         \fft_output1024[496] , \fft_input1024[498] , \spi.fft_in_1023__N_527 , 
         \spi.fft_in_1023__N_528 , \fft_output1024[499] , \fft_input1024[499] , 
         \fft_output1024[498] , \fft_input1024[500] , \spi.fft_in_1023__N_525 , 
         \spi.fft_in_1023__N_526 , \fft_output1024[501] , \fft_input1024[501] , 
         \fft_output1024[500] , \fft_input1024[502] , \spi.fft_in_1023__N_523 , 
         \spi.fft_in_1023__N_524 , \fft_input1024[503] , \fft_output1024[503] , 
         \fft_output1024[502] , \fft_input1024[504] , \spi.fft_in_1023__N_521 , 
         \spi.fft_in_1023__N_522 , \fft_input1024[505] , \fft_output1024[505] , 
         \fft_output1024[504] , \fft_input1024[506] , \spi.fft_in_1023__N_519 , 
         \spi.fft_in_1023__N_520 , \fft_output1024[507] , \fft_input1024[507] , 
         \fft_output1024[506] , \fft_input1024[508] , \spi.fft_in_1023__N_517 , 
         \spi.fft_in_1023__N_518 , \fft_output1024[509] , \fft_input1024[509] , 
         \fft_output1024[508] , \fft_input1024[510] , \spi.fft_in_1023__N_515 , 
         \spi.fft_in_1023__N_516 , \fft_output1024[511] , \fft_input1024[511] , 
         \fft_output1024[510] , \fft_input1024[512] , \spi.fft_in_1023__N_513 , 
         \spi.fft_in_1023__N_514 , \fft_input1024[513] , \fft_output1024[513] , 
         \fft_output1024[512] , \fft_input1024[514] , \spi.fft_in_1023__N_511 , 
         \spi.fft_in_1023__N_512 , \fft_output1024[515] , \fft_input1024[515] , 
         \fft_output1024[514] , \fft_input1024[516] , \spi.fft_in_1023__N_509 , 
         \spi.fft_in_1023__N_510 , \fft_output1024[517] , \fft_input1024[517] , 
         \fft_output1024[516] , \fft_input1024[518] , \spi.fft_in_1023__N_507 , 
         \spi.fft_in_1023__N_508 , \fft_output1024[519] , \fft_input1024[519] , 
         \fft_output1024[518] , \fft_input1024[520] , \spi.fft_in_1023__N_505 , 
         \spi.fft_in_1023__N_506 , \fft_output1024[521] , \fft_input1024[521] , 
         \fft_output1024[520] , \fft_input1024[522] , \spi.fft_in_1023__N_503 , 
         \spi.fft_in_1023__N_504 , \fft_input1024[523] , \fft_output1024[523] , 
         \fft_output1024[522] , \fft_input1024[524] , \spi.fft_in_1023__N_501 , 
         \spi.fft_in_1023__N_502 , \fft_input1024[525] , \fft_output1024[525] , 
         \fft_output1024[524] , \fft_input1024[526] , \spi.fft_in_1023__N_499 , 
         \spi.fft_in_1023__N_500 , \fft_output1024[527] , \fft_input1024[527] , 
         \fft_output1024[526] , \fft_input1024[528] , \spi.fft_in_1023__N_497 , 
         \spi.fft_in_1023__N_498 , \fft_input1024[529] , \fft_output1024[529] , 
         \fft_output1024[528] , \fft_input1024[530] , \spi.fft_in_1023__N_495 , 
         \spi.fft_in_1023__N_496 , \fft_input1024[531] , \fft_output1024[531] , 
         \fft_output1024[530] , \fft_input1024[532] , \spi.fft_in_1023__N_493 , 
         \spi.fft_in_1023__N_494 , \fft_output1024[533] , \fft_input1024[533] , 
         \fft_output1024[532] , \fft_input1024[534] , \spi.fft_in_1023__N_491 , 
         \spi.fft_in_1023__N_492 , \fft_input1024[535] , \fft_output1024[535] , 
         \fft_output1024[534] , \fft_input1024[536] , \spi.fft_in_1023__N_489 , 
         \spi.fft_in_1023__N_490 , \fft_input1024[537] , \fft_output1024[537] , 
         \fft_output1024[536] , \fft_input1024[538] , \spi.fft_in_1023__N_487 , 
         \spi.fft_in_1023__N_488 , \fft_output1024[539] , \fft_input1024[539] , 
         \fft_output1024[538] , \fft_input1024[540] , \spi.fft_in_1023__N_485 , 
         \spi.fft_in_1023__N_486 , \fft_output1024[541] , \fft_input1024[541] , 
         \fft_output1024[540] , \fft_input1024[542] , \spi.fft_in_1023__N_483 , 
         \spi.fft_in_1023__N_484 , \fft_input1024[543] , \fft_output1024[543] , 
         \fft_output1024[542] , \fft_input1024[544] , \spi.fft_in_1023__N_481 , 
         \spi.fft_in_1023__N_482 , \fft_output1024[545] , \fft_input1024[545] , 
         \fft_output1024[544] , \fft_input1024[546] , \spi.fft_in_1023__N_479 , 
         \spi.fft_in_1023__N_480 , \fft_output1024[547] , \fft_input1024[547] , 
         \fft_output1024[546] , \fft_input1024[548] , \spi.fft_in_1023__N_477 , 
         \spi.fft_in_1023__N_478 , \fft_input1024[549] , \fft_output1024[549] , 
         \fft_output1024[548] , \fft_input1024[550] , \spi.fft_in_1023__N_475 , 
         \spi.fft_in_1023__N_476 , \fft_output1024[551] , \fft_input1024[551] , 
         \fft_output1024[550] , \fft_input1024[552] , \spi.fft_in_1023__N_473 , 
         \spi.fft_in_1023__N_474 , \fft_output1024[553] , \fft_input1024[553] , 
         \fft_output1024[552] , \fft_input1024[554] , \spi.fft_in_1023__N_471 , 
         \spi.fft_in_1023__N_472 , \fft_input1024[555] , \fft_output1024[555] , 
         \fft_output1024[554] , \fft_input1024[556] , \spi.fft_in_1023__N_469 , 
         \spi.fft_in_1023__N_470 , \fft_output1024[557] , \fft_input1024[557] , 
         \fft_output1024[556] , \fft_input1024[558] , \spi.fft_in_1023__N_467 , 
         \spi.fft_in_1023__N_468 , \fft_output1024[559] , \fft_input1024[559] , 
         \fft_output1024[558] , \fft_input1024[560] , \spi.fft_in_1023__N_465 , 
         \spi.fft_in_1023__N_466 , \fft_input1024[561] , \fft_output1024[561] , 
         \fft_output1024[560] , \fft_input1024[562] , \spi.fft_in_1023__N_463 , 
         \spi.fft_in_1023__N_464 , \fft_output1024[563] , \fft_input1024[563] , 
         \fft_output1024[562] , \fft_input1024[564] , \spi.fft_in_1023__N_461 , 
         \spi.fft_in_1023__N_462 , \fft_input1024[565] , \fft_output1024[565] , 
         \fft_output1024[564] , \fft_input1024[566] , \spi.fft_in_1023__N_459 , 
         \spi.fft_in_1023__N_460 , \fft_output1024[567] , \fft_input1024[567] , 
         \fft_output1024[566] , \fft_input1024[568] , \spi.fft_in_1023__N_457 , 
         \spi.fft_in_1023__N_458 , \fft_output1024[569] , \fft_input1024[569] , 
         \fft_output1024[568] , \fft_input1024[570] , \spi.fft_in_1023__N_455 , 
         \spi.fft_in_1023__N_456 , \fft_output1024[571] , \fft_input1024[571] , 
         \fft_output1024[570] , \fft_input1024[572] , \spi.fft_in_1023__N_453 , 
         \spi.fft_in_1023__N_454 , \fft_output1024[573] , \fft_input1024[573] , 
         \fft_output1024[572] , \fft_input1024[574] , \spi.fft_in_1023__N_451 , 
         \spi.fft_in_1023__N_452 , \fft_input1024[575] , \fft_output1024[575] , 
         \fft_output1024[574] , \fft_input1024[576] , \spi.fft_in_1023__N_449 , 
         \spi.fft_in_1023__N_450 , \fft_input1024[577] , \fft_output1024[577] , 
         \fft_output1024[576] , \fft_input1024[578] , \spi.fft_in_1023__N_447 , 
         \spi.fft_in_1023__N_448 , \fft_input1024[579] , \fft_output1024[579] , 
         \fft_output1024[578] , \fft_input1024[580] , \spi.fft_in_1023__N_445 , 
         \spi.fft_in_1023__N_446 , \fft_output1024[581] , \fft_input1024[581] , 
         \fft_output1024[580] , \fft_input1024[582] , \spi.fft_in_1023__N_443 , 
         \spi.fft_in_1023__N_444 , \fft_output1024[583] , \fft_input1024[583] , 
         \fft_output1024[582] , \fft_input1024[584] , \spi.fft_in_1023__N_441 , 
         \spi.fft_in_1023__N_442 , \fft_input1024[585] , \fft_output1024[585] , 
         \fft_output1024[584] , \fft_input1024[586] , \spi.fft_in_1023__N_439 , 
         \spi.fft_in_1023__N_440 , \fft_output1024[587] , \fft_input1024[587] , 
         \fft_output1024[586] , \fft_input1024[588] , \spi.fft_in_1023__N_437 , 
         \spi.fft_in_1023__N_438 , \fft_output1024[589] , \fft_input1024[589] , 
         \fft_output1024[588] , \fft_input1024[590] , \spi.fft_in_1023__N_435 , 
         \spi.fft_in_1023__N_436 , \fft_output1024[591] , \fft_input1024[591] , 
         \fft_output1024[590] , \fft_input1024[592] , \spi.fft_in_1023__N_433 , 
         \spi.fft_in_1023__N_434 , \fft_output1024[593] , \fft_input1024[593] , 
         \fft_output1024[592] , \fft_input1024[594] , \spi.fft_in_1023__N_431 , 
         \spi.fft_in_1023__N_432 , \fft_output1024[595] , \fft_input1024[595] , 
         \fft_output1024[594] , \fft_input1024[596] , \spi.fft_in_1023__N_429 , 
         \spi.fft_in_1023__N_430 , \fft_output1024[597] , \fft_input1024[597] , 
         \fft_output1024[596] , \fft_input1024[598] , \spi.fft_in_1023__N_427 , 
         \spi.fft_in_1023__N_428 , \fft_output1024[599] , \fft_input1024[599] , 
         \fft_output1024[598] , \fft_input1024[600] , \spi.fft_in_1023__N_425 , 
         \spi.fft_in_1023__N_426 , \fft_input1024[601] , \fft_output1024[601] , 
         \fft_output1024[600] , \fft_input1024[602] , \spi.fft_in_1023__N_423 , 
         \spi.fft_in_1023__N_424 , \fft_output1024[603] , \fft_input1024[603] , 
         \fft_output1024[602] , \fft_input1024[604] , \spi.fft_in_1023__N_421 , 
         \spi.fft_in_1023__N_422 , \fft_input1024[605] , \fft_output1024[605] , 
         \fft_output1024[604] , \fft_input1024[606] , \spi.fft_in_1023__N_419 , 
         \spi.fft_in_1023__N_420 , \fft_output1024[607] , \fft_input1024[607] , 
         \fft_output1024[606] , \fft_input1024[608] , \spi.fft_in_1023__N_417 , 
         \spi.fft_in_1023__N_418 , \fft_input1024[609] , \fft_output1024[609] , 
         \fft_output1024[608] , \fft_input1024[610] , \spi.fft_in_1023__N_415 , 
         \spi.fft_in_1023__N_416 , \fft_input1024[611] , \fft_output1024[611] , 
         \fft_output1024[610] , \fft_input1024[612] , \spi.fft_in_1023__N_413 , 
         \spi.fft_in_1023__N_414 , \fft_output1024[613] , \fft_input1024[613] , 
         \fft_output1024[612] , \fft_input1024[614] , \spi.fft_in_1023__N_411 , 
         \spi.fft_in_1023__N_412 , \fft_input1024[615] , \fft_output1024[615] , 
         \fft_output1024[614] , \fft_input1024[616] , \spi.fft_in_1023__N_409 , 
         \spi.fft_in_1023__N_410 , \fft_output1024[617] , \fft_input1024[617] , 
         \fft_output1024[616] , \fft_input1024[618] , \spi.fft_in_1023__N_407 , 
         \spi.fft_in_1023__N_408 , \fft_input1024[619] , \fft_output1024[619] , 
         \fft_output1024[618] , \fft_input1024[620] , \spi.fft_in_1023__N_405 , 
         \spi.fft_in_1023__N_406 , \fft_output1024[621] , \fft_input1024[621] , 
         \fft_output1024[620] , \fft_input1024[622] , \spi.fft_in_1023__N_403 , 
         \spi.fft_in_1023__N_404 , \fft_output1024[623] , \fft_input1024[623] , 
         \fft_output1024[622] , \fft_input1024[624] , \spi.fft_in_1023__N_401 , 
         \spi.fft_in_1023__N_402 , \fft_output1024[625] , \fft_input1024[625] , 
         \fft_output1024[624] , \fft_input1024[626] , \spi.fft_in_1023__N_399 , 
         \spi.fft_in_1023__N_400 , \fft_input1024[627] , \fft_output1024[627] , 
         \fft_output1024[626] , \fft_input1024[628] , \spi.fft_in_1023__N_397 , 
         \spi.fft_in_1023__N_398 , \fft_output1024[629] , \fft_input1024[629] , 
         \fft_output1024[628] , \fft_input1024[630] , \spi.fft_in_1023__N_395 , 
         \spi.fft_in_1023__N_396 , \fft_input1024[631] , \fft_output1024[631] , 
         \fft_output1024[630] , \fft_input1024[632] , \spi.fft_in_1023__N_393 , 
         \spi.fft_in_1023__N_394 , \fft_output1024[633] , \fft_input1024[633] , 
         \fft_output1024[632] , \fft_input1024[634] , \spi.fft_in_1023__N_391 , 
         \spi.fft_in_1023__N_392 , \fft_input1024[635] , \fft_output1024[635] , 
         \fft_output1024[634] , \fft_input1024[636] , \spi.fft_in_1023__N_389 , 
         \spi.fft_in_1023__N_390 , \fft_output1024[637] , \fft_input1024[637] , 
         \fft_output1024[636] , \fft_input1024[638] , \spi.fft_in_1023__N_387 , 
         \spi.fft_in_1023__N_388 , \fft_output1024[639] , \fft_input1024[639] , 
         \fft_output1024[638] , \fft_input1024[640] , \spi.fft_in_1023__N_385 , 
         \spi.fft_in_1023__N_386 , \fft_input1024[641] , \fft_output1024[641] , 
         \fft_output1024[640] , \fft_input1024[642] , \spi.fft_in_1023__N_383 , 
         \spi.fft_in_1023__N_384 , \fft_output1024[643] , \fft_input1024[643] , 
         \fft_output1024[642] , \fft_input1024[644] , \spi.fft_in_1023__N_381 , 
         \spi.fft_in_1023__N_382 , \fft_output1024[645] , \fft_input1024[645] , 
         \fft_output1024[644] , \fft_input1024[646] , \spi.fft_in_1023__N_379 , 
         \spi.fft_in_1023__N_380 , \fft_output1024[647] , \fft_input1024[647] , 
         \fft_output1024[646] , \fft_input1024[648] , \spi.fft_in_1023__N_377 , 
         \spi.fft_in_1023__N_378 , \fft_input1024[649] , \fft_output1024[649] , 
         \fft_output1024[648] , \fft_input1024[650] , \spi.fft_in_1023__N_375 , 
         \spi.fft_in_1023__N_376 , \fft_output1024[651] , \fft_input1024[651] , 
         \fft_output1024[650] , \fft_input1024[652] , \spi.fft_in_1023__N_373 , 
         \spi.fft_in_1023__N_374 , \fft_input1024[653] , \fft_output1024[653] , 
         \fft_output1024[652] , \fft_input1024[654] , \spi.fft_in_1023__N_371 , 
         \spi.fft_in_1023__N_372 , \fft_input1024[655] , \fft_output1024[655] , 
         \fft_output1024[654] , \fft_input1024[656] , \spi.fft_in_1023__N_369 , 
         \spi.fft_in_1023__N_370 , \fft_output1024[657] , \fft_input1024[657] , 
         \fft_output1024[656] , \fft_input1024[658] , \spi.fft_in_1023__N_367 , 
         \spi.fft_in_1023__N_368 , \fft_output1024[659] , \fft_input1024[659] , 
         \fft_output1024[658] , \fft_input1024[660] , \spi.fft_in_1023__N_365 , 
         \spi.fft_in_1023__N_366 , \fft_output1024[661] , \fft_input1024[661] , 
         \fft_output1024[660] , \fft_input1024[662] , \spi.fft_in_1023__N_363 , 
         \spi.fft_in_1023__N_364 , \fft_output1024[663] , \fft_input1024[663] , 
         \fft_output1024[662] , \fft_input1024[664] , \spi.fft_in_1023__N_361 , 
         \spi.fft_in_1023__N_362 , \fft_output1024[665] , \fft_input1024[665] , 
         \fft_output1024[664] , \fft_input1024[666] , \spi.fft_in_1023__N_359 , 
         \spi.fft_in_1023__N_360 , \fft_input1024[667] , \fft_output1024[667] , 
         \fft_output1024[666] , \fft_input1024[668] , \spi.fft_in_1023__N_357 , 
         \spi.fft_in_1023__N_358 , \fft_input1024[669] , \fft_output1024[669] , 
         \fft_output1024[668] , \fft_input1024[670] , \spi.fft_in_1023__N_355 , 
         \spi.fft_in_1023__N_356 , \fft_input1024[671] , \fft_output1024[671] , 
         \fft_output1024[670] , \fft_input1024[672] , \spi.fft_in_1023__N_353 , 
         \spi.fft_in_1023__N_354 , \fft_input1024[673] , \fft_output1024[673] , 
         \fft_output1024[672] , \fft_input1024[674] , \spi.fft_in_1023__N_351 , 
         \spi.fft_in_1023__N_352 , \fft_output1024[675] , \fft_input1024[675] , 
         \fft_output1024[674] , \fft_input1024[676] , \spi.fft_in_1023__N_349 , 
         \spi.fft_in_1023__N_350 , \fft_input1024[677] , \fft_output1024[677] , 
         \fft_output1024[676] , \fft_input1024[678] , \spi.fft_in_1023__N_347 , 
         \spi.fft_in_1023__N_348 , \fft_output1024[679] , \fft_input1024[679] , 
         \fft_output1024[678] , \fft_input1024[680] , \spi.fft_in_1023__N_345 , 
         \spi.fft_in_1023__N_346 , \fft_output1024[681] , \fft_input1024[681] , 
         \fft_output1024[680] , \fft_input1024[682] , \spi.fft_in_1023__N_343 , 
         \spi.fft_in_1023__N_344 , \fft_output1024[683] , \fft_input1024[683] , 
         \fft_output1024[682] , \fft_input1024[684] , \spi.fft_in_1023__N_341 , 
         \spi.fft_in_1023__N_342 , \fft_output1024[685] , \fft_input1024[685] , 
         \fft_output1024[684] , \fft_input1024[686] , \spi.fft_in_1023__N_339 , 
         \spi.fft_in_1023__N_340 , \fft_input1024[687] , \fft_output1024[687] , 
         \fft_output1024[686] , \fft_input1024[688] , \spi.fft_in_1023__N_337 , 
         \spi.fft_in_1023__N_338 , \fft_input1024[689] , \fft_output1024[689] , 
         \fft_output1024[688] , \fft_input1024[690] , \spi.fft_in_1023__N_335 , 
         \spi.fft_in_1023__N_336 , \fft_output1024[691] , \fft_input1024[691] , 
         \fft_output1024[690] , \fft_input1024[692] , \spi.fft_in_1023__N_333 , 
         \spi.fft_in_1023__N_334 , \fft_output1024[693] , \fft_input1024[693] , 
         \fft_output1024[692] , \fft_input1024[694] , \spi.fft_in_1023__N_331 , 
         \spi.fft_in_1023__N_332 , \fft_input1024[695] , \fft_output1024[695] , 
         \fft_output1024[694] , \fft_input1024[696] , \spi.fft_in_1023__N_329 , 
         \spi.fft_in_1023__N_330 , \fft_output1024[697] , \fft_input1024[697] , 
         \fft_output1024[696] , \fft_input1024[698] , \spi.fft_in_1023__N_327 , 
         \spi.fft_in_1023__N_328 , \fft_output1024[699] , \fft_input1024[699] , 
         \fft_output1024[698] , \fft_input1024[700] , \spi.fft_in_1023__N_325 , 
         \spi.fft_in_1023__N_326 , \fft_output1024[701] , \fft_input1024[701] , 
         \fft_output1024[700] , \fft_input1024[702] , \spi.fft_in_1023__N_323 , 
         \spi.fft_in_1023__N_324 , \fft_input1024[703] , \fft_output1024[703] , 
         \fft_output1024[702] , \fft_input1024[704] , \spi.fft_in_1023__N_321 , 
         \spi.fft_in_1023__N_322 , \fft_output1024[705] , \fft_input1024[705] , 
         \fft_output1024[704] , \fft_input1024[706] , \spi.fft_in_1023__N_319 , 
         \spi.fft_in_1023__N_320 , \fft_output1024[707] , \fft_input1024[707] , 
         \fft_output1024[706] , \fft_input1024[708] , \spi.fft_in_1023__N_317 , 
         \spi.fft_in_1023__N_318 , \fft_output1024[709] , \fft_input1024[709] , 
         \fft_output1024[708] , \fft_input1024[710] , \spi.fft_in_1023__N_315 , 
         \spi.fft_in_1023__N_316 , \fft_output1024[711] , \fft_input1024[711] , 
         \fft_output1024[710] , \fft_input1024[712] , \spi.fft_in_1023__N_313 , 
         \spi.fft_in_1023__N_314 , \fft_input1024[713] , \fft_output1024[713] , 
         \fft_output1024[712] , \fft_input1024[714] , \spi.fft_in_1023__N_311 , 
         \spi.fft_in_1023__N_312 , \fft_input1024[715] , \fft_output1024[715] , 
         \fft_output1024[714] , \fft_input1024[716] , \spi.fft_in_1023__N_309 , 
         \spi.fft_in_1023__N_310 , \fft_input1024[717] , \fft_output1024[717] , 
         \fft_output1024[716] , \fft_input1024[718] , \spi.fft_in_1023__N_307 , 
         \spi.fft_in_1023__N_308 , \fft_output1024[719] , \fft_input1024[719] , 
         \fft_output1024[718] , \fft_input1024[720] , \spi.fft_in_1023__N_305 , 
         \spi.fft_in_1023__N_306 , \fft_input1024[721] , \fft_output1024[721] , 
         \fft_output1024[720] , \fft_input1024[722] , \spi.fft_in_1023__N_303 , 
         \spi.fft_in_1023__N_304 , \fft_output1024[723] , \fft_input1024[723] , 
         \fft_output1024[722] , \fft_input1024[724] , \spi.fft_in_1023__N_301 , 
         \spi.fft_in_1023__N_302 , \fft_output1024[725] , \fft_input1024[725] , 
         \fft_output1024[724] , \fft_input1024[726] , \spi.fft_in_1023__N_299 , 
         \spi.fft_in_1023__N_300 , \fft_input1024[727] , \fft_output1024[727] , 
         \fft_output1024[726] , \fft_input1024[728] , \spi.fft_in_1023__N_297 , 
         \spi.fft_in_1023__N_298 , \fft_output1024[729] , \fft_input1024[729] , 
         \fft_output1024[728] , \fft_input1024[730] , \spi.fft_in_1023__N_295 , 
         \spi.fft_in_1023__N_296 , \fft_input1024[731] , \fft_output1024[731] , 
         \fft_output1024[730] , \fft_input1024[732] , \spi.fft_in_1023__N_293 , 
         \spi.fft_in_1023__N_294 , \fft_input1024[733] , \fft_output1024[733] , 
         \fft_output1024[732] , \fft_input1024[734] , \spi.fft_in_1023__N_291 , 
         \spi.fft_in_1023__N_292 , \fft_input1024[735] , \fft_output1024[735] , 
         \fft_output1024[734] , \fft_input1024[736] , \spi.fft_in_1023__N_289 , 
         \spi.fft_in_1023__N_290 , \fft_input1024[737] , \fft_output1024[737] , 
         \fft_output1024[736] , \fft_input1024[738] , \spi.fft_in_1023__N_287 , 
         \spi.fft_in_1023__N_288 , \fft_input1024[739] , \fft_output1024[739] , 
         \fft_output1024[738] , \fft_input1024[740] , \spi.fft_in_1023__N_285 , 
         \spi.fft_in_1023__N_286 , \fft_input1024[741] , \fft_output1024[741] , 
         \fft_output1024[740] , \fft_input1024[742] , \spi.fft_in_1023__N_283 , 
         \spi.fft_in_1023__N_284 , \fft_output1024[743] , \fft_input1024[743] , 
         \fft_output1024[742] , \fft_input1024[744] , \spi.fft_in_1023__N_281 , 
         \spi.fft_in_1023__N_282 , \fft_output1024[745] , \fft_input1024[745] , 
         \fft_output1024[744] , \fft_input1024[746] , \spi.fft_in_1023__N_279 , 
         \spi.fft_in_1023__N_280 , \fft_output1024[747] , \fft_input1024[747] , 
         \fft_output1024[746] , \fft_input1024[748] , \spi.fft_in_1023__N_277 , 
         \spi.fft_in_1023__N_278 , \fft_input1024[749] , \fft_output1024[749] , 
         \fft_output1024[748] , \fft_input1024[750] , \spi.fft_in_1023__N_275 , 
         \spi.fft_in_1023__N_276 , \fft_input1024[751] , \fft_output1024[751] , 
         \fft_output1024[750] , \fft_input1024[752] , \spi.fft_in_1023__N_273 , 
         \spi.fft_in_1023__N_274 , \fft_output1024[753] , \fft_input1024[753] , 
         \fft_output1024[752] , \fft_input1024[754] , \spi.fft_in_1023__N_271 , 
         \spi.fft_in_1023__N_272 , \fft_output1024[755] , \fft_input1024[755] , 
         \fft_output1024[754] , \fft_input1024[756] , \spi.fft_in_1023__N_269 , 
         \spi.fft_in_1023__N_270 , \fft_output1024[757] , \fft_input1024[757] , 
         \fft_output1024[756] , \fft_input1024[758] , \spi.fft_in_1023__N_267 , 
         \spi.fft_in_1023__N_268 , \fft_output1024[759] , \fft_input1024[759] , 
         \fft_output1024[758] , \fft_input1024[760] , \spi.fft_in_1023__N_265 , 
         \spi.fft_in_1023__N_266 , \fft_input1024[761] , \fft_output1024[761] , 
         \fft_output1024[760] , \fft_input1024[762] , \spi.fft_in_1023__N_263 , 
         \spi.fft_in_1023__N_264 , \fft_output1024[763] , \fft_input1024[763] , 
         \fft_output1024[762] , \fft_input1024[764] , \spi.fft_in_1023__N_261 , 
         \spi.fft_in_1023__N_262 , \fft_output1024[765] , \fft_input1024[765] , 
         \fft_output1024[764] , \fft_input1024[766] , \spi.fft_in_1023__N_259 , 
         \spi.fft_in_1023__N_260 , \fft_output1024[767] , \fft_input1024[767] , 
         \fft_output1024[766] , \fft_input1024[768] , \spi.fft_in_1023__N_257 , 
         \spi.fft_in_1023__N_258 , \fft_output1024[769] , \fft_input1024[769] , 
         \fft_output1024[768] , \fft_input1024[770] , \spi.fft_in_1023__N_255 , 
         \spi.fft_in_1023__N_256 , \fft_input1024[771] , \fft_output1024[771] , 
         \fft_output1024[770] , \fft_input1024[772] , \spi.fft_in_1023__N_253 , 
         \spi.fft_in_1023__N_254 , \fft_output1024[773] , \fft_input1024[773] , 
         \fft_output1024[772] , \fft_input1024[774] , \spi.fft_in_1023__N_251 , 
         \spi.fft_in_1023__N_252 , \fft_input1024[775] , \fft_output1024[775] , 
         \fft_output1024[774] , \fft_input1024[776] , \spi.fft_in_1023__N_249 , 
         \spi.fft_in_1023__N_250 , \fft_output1024[777] , \fft_input1024[777] , 
         \fft_output1024[776] , \fft_input1024[778] , \spi.fft_in_1023__N_247 , 
         \spi.fft_in_1023__N_248 , \fft_input1024[779] , \fft_output1024[779] , 
         \fft_output1024[778] , \fft_input1024[780] , \spi.fft_in_1023__N_245 , 
         \spi.fft_in_1023__N_246 , \fft_output1024[781] , \fft_input1024[781] , 
         \fft_output1024[780] , \fft_input1024[782] , \spi.fft_in_1023__N_243 , 
         \spi.fft_in_1023__N_244 , \fft_input1024[783] , \fft_output1024[783] , 
         \fft_output1024[782] , \fft_input1024[784] , \spi.fft_in_1023__N_241 , 
         \spi.fft_in_1023__N_242 , \fft_input1024[785] , \fft_output1024[785] , 
         \fft_output1024[784] , \fft_input1024[786] , \spi.fft_in_1023__N_239 , 
         \spi.fft_in_1023__N_240 , \fft_output1024[787] , \fft_input1024[787] , 
         \fft_output1024[786] , \fft_input1024[788] , \spi.fft_in_1023__N_237 , 
         \spi.fft_in_1023__N_238 , \fft_input1024[789] , \fft_output1024[789] , 
         \fft_output1024[788] , \fft_input1024[790] , \spi.fft_in_1023__N_235 , 
         \spi.fft_in_1023__N_236 , \fft_input1024[791] , \fft_output1024[791] , 
         \fft_output1024[790] , \fft_input1024[792] , \spi.fft_in_1023__N_233 , 
         \spi.fft_in_1023__N_234 , \fft_output1024[793] , \fft_input1024[793] , 
         \fft_output1024[792] , \fft_input1024[794] , \spi.fft_in_1023__N_231 , 
         \spi.fft_in_1023__N_232 , \fft_output1024[795] , \fft_input1024[795] , 
         \fft_output1024[794] , \fft_input1024[796] , \spi.fft_in_1023__N_229 , 
         \spi.fft_in_1023__N_230 , \fft_output1024[797] , \fft_input1024[797] , 
         \fft_output1024[796] , \fft_input1024[798] , \spi.fft_in_1023__N_227 , 
         \spi.fft_in_1023__N_228 , \fft_input1024[799] , \fft_output1024[799] , 
         \fft_output1024[798] , \fft_input1024[800] , \spi.fft_in_1023__N_225 , 
         \spi.fft_in_1023__N_226 , \fft_output1024[801] , \fft_input1024[801] , 
         \fft_output1024[800] , \fft_input1024[802] , \spi.fft_in_1023__N_223 , 
         \spi.fft_in_1023__N_224 , \fft_output1024[803] , \fft_input1024[803] , 
         \fft_output1024[802] , \fft_input1024[804] , \spi.fft_in_1023__N_221 , 
         \spi.fft_in_1023__N_222 , \fft_output1024[805] , \fft_input1024[805] , 
         \fft_output1024[804] , \fft_input1024[806] , \spi.fft_in_1023__N_219 , 
         \spi.fft_in_1023__N_220 , \fft_output1024[807] , \fft_input1024[807] , 
         \fft_output1024[806] , \fft_input1024[808] , \spi.fft_in_1023__N_217 , 
         \spi.fft_in_1023__N_218 , \fft_output1024[809] , \fft_input1024[809] , 
         \fft_output1024[808] , \fft_input1024[810] , \spi.fft_in_1023__N_215 , 
         \spi.fft_in_1023__N_216 , \fft_output1024[811] , \fft_input1024[811] , 
         \fft_output1024[810] , \fft_input1024[812] , \spi.fft_in_1023__N_213 , 
         \spi.fft_in_1023__N_214 , \fft_input1024[813] , \fft_output1024[813] , 
         \fft_output1024[812] , \fft_input1024[814] , \spi.fft_in_1023__N_211 , 
         \spi.fft_in_1023__N_212 , \fft_input1024[815] , \fft_output1024[815] , 
         \fft_output1024[814] , \fft_input1024[816] , \spi.fft_in_1023__N_209 , 
         \spi.fft_in_1023__N_210 , \fft_output1024[817] , \fft_input1024[817] , 
         \fft_output1024[816] , \fft_input1024[818] , \spi.fft_in_1023__N_207 , 
         \spi.fft_in_1023__N_208 , \fft_input1024[819] , \fft_output1024[819] , 
         \fft_output1024[818] , \fft_input1024[820] , \spi.fft_in_1023__N_205 , 
         \spi.fft_in_1023__N_206 , \fft_output1024[821] , \fft_input1024[821] , 
         \fft_output1024[820] , \fft_input1024[822] , \spi.fft_in_1023__N_203 , 
         \spi.fft_in_1023__N_204 , \fft_output1024[823] , \fft_input1024[823] , 
         \fft_output1024[822] , \fft_input1024[824] , \spi.fft_in_1023__N_201 , 
         \spi.fft_in_1023__N_202 , \fft_output1024[825] , \fft_input1024[825] , 
         \fft_output1024[824] , \fft_input1024[826] , \spi.fft_in_1023__N_199 , 
         \spi.fft_in_1023__N_200 , \fft_input1024[827] , \fft_output1024[827] , 
         \fft_output1024[826] , \fft_input1024[828] , \spi.fft_in_1023__N_197 , 
         \spi.fft_in_1023__N_198 , \fft_output1024[829] , \fft_input1024[829] , 
         \fft_output1024[828] , \fft_input1024[830] , \spi.fft_in_1023__N_195 , 
         \spi.fft_in_1023__N_196 , \fft_output1024[831] , \fft_input1024[831] , 
         \fft_output1024[830] , \fft_input1024[832] , \spi.fft_in_1023__N_193 , 
         \spi.fft_in_1023__N_194 , \fft_input1024[833] , \fft_output1024[833] , 
         \fft_output1024[832] , \fft_input1024[834] , \spi.fft_in_1023__N_191 , 
         \spi.fft_in_1023__N_192 , \fft_input1024[835] , \fft_output1024[835] , 
         \fft_output1024[834] , \fft_input1024[836] , \spi.fft_in_1023__N_189 , 
         \spi.fft_in_1023__N_190 , \fft_output1024[837] , \fft_input1024[837] , 
         \fft_output1024[836] , \fft_input1024[838] , \spi.fft_in_1023__N_187 , 
         \spi.fft_in_1023__N_188 , \fft_input1024[839] , \fft_output1024[839] , 
         \fft_output1024[838] , \fft_input1024[840] , \spi.fft_in_1023__N_185 , 
         \spi.fft_in_1023__N_186 , \fft_output1024[841] , \fft_input1024[841] , 
         \fft_output1024[840] , \fft_input1024[842] , \spi.fft_in_1023__N_183 , 
         \spi.fft_in_1023__N_184 , \fft_input1024[843] , \fft_output1024[843] , 
         \fft_output1024[842] , \fft_input1024[844] , \spi.fft_in_1023__N_181 , 
         \spi.fft_in_1023__N_182 , \fft_input1024[845] , \fft_output1024[845] , 
         \fft_output1024[844] , \fft_input1024[846] , \spi.fft_in_1023__N_179 , 
         \spi.fft_in_1023__N_180 , \fft_input1024[847] , \fft_output1024[847] , 
         \fft_output1024[846] , \fft_input1024[848] , \spi.fft_in_1023__N_177 , 
         \spi.fft_in_1023__N_178 , \fft_input1024[849] , \fft_output1024[849] , 
         \fft_output1024[848] , \fft_input1024[850] , \spi.fft_in_1023__N_175 , 
         \spi.fft_in_1023__N_176 , \fft_output1024[851] , \fft_input1024[851] , 
         \fft_output1024[850] , \fft_input1024[852] , \spi.fft_in_1023__N_173 , 
         \spi.fft_in_1023__N_174 , \fft_output1024[853] , \fft_input1024[853] , 
         \fft_output1024[852] , \fft_input1024[854] , \spi.fft_in_1023__N_171 , 
         \spi.fft_in_1023__N_172 , \fft_input1024[855] , \fft_output1024[855] , 
         \fft_output1024[854] , \fft_input1024[856] , \spi.fft_in_1023__N_169 , 
         \spi.fft_in_1023__N_170 , \fft_input1024[857] , \fft_output1024[857] , 
         \fft_output1024[856] , \fft_input1024[858] , \spi.fft_in_1023__N_167 , 
         \spi.fft_in_1023__N_168 , \fft_output1024[859] , \fft_input1024[859] , 
         \fft_output1024[858] , \fft_input1024[860] , \spi.fft_in_1023__N_165 , 
         \spi.fft_in_1023__N_166 , \fft_output1024[861] , \fft_input1024[861] , 
         \fft_output1024[860] , \fft_input1024[862] , \spi.fft_in_1023__N_163 , 
         \spi.fft_in_1023__N_164 , \fft_input1024[863] , \fft_output1024[863] , 
         \fft_output1024[862] , \fft_input1024[864] , \spi.fft_in_1023__N_161 , 
         \spi.fft_in_1023__N_162 , \fft_input1024[865] , \fft_output1024[865] , 
         \fft_output1024[864] , \fft_input1024[866] , \spi.fft_in_1023__N_159 , 
         \spi.fft_in_1023__N_160 , \fft_input1024[867] , \fft_output1024[867] , 
         \fft_output1024[866] , \fft_input1024[868] , \spi.fft_in_1023__N_157 , 
         \spi.fft_in_1023__N_158 , \fft_output1024[869] , \fft_input1024[869] , 
         \fft_output1024[868] , \fft_input1024[870] , \spi.fft_in_1023__N_155 , 
         \spi.fft_in_1023__N_156 , \fft_output1024[871] , \fft_input1024[871] , 
         \fft_output1024[870] , \fft_input1024[872] , \spi.fft_in_1023__N_153 , 
         \spi.fft_in_1023__N_154 , \fft_output1024[873] , \fft_input1024[873] , 
         \fft_output1024[872] , \fft_input1024[874] , \spi.fft_in_1023__N_151 , 
         \spi.fft_in_1023__N_152 , \fft_output1024[875] , \fft_input1024[875] , 
         \fft_output1024[874] , \fft_input1024[876] , \spi.fft_in_1023__N_149 , 
         \spi.fft_in_1023__N_150 , \fft_output1024[877] , \fft_input1024[877] , 
         \fft_output1024[876] , \fft_input1024[878] , \spi.fft_in_1023__N_147 , 
         \spi.fft_in_1023__N_148 , \fft_input1024[879] , \fft_output1024[879] , 
         \fft_output1024[878] , \fft_input1024[880] , \spi.fft_in_1023__N_145 , 
         \spi.fft_in_1023__N_146 , \fft_output1024[881] , \fft_input1024[881] , 
         \fft_output1024[880] , \fft_input1024[882] , \spi.fft_in_1023__N_143 , 
         \spi.fft_in_1023__N_144 , \fft_input1024[883] , \fft_output1024[883] , 
         \fft_output1024[882] , \fft_input1024[884] , \spi.fft_in_1023__N_141 , 
         \spi.fft_in_1023__N_142 , \fft_output1024[885] , \fft_input1024[885] , 
         \fft_output1024[884] , \fft_input1024[886] , \spi.fft_in_1023__N_139 , 
         \spi.fft_in_1023__N_140 , \fft_input1024[887] , \fft_output1024[887] , 
         \fft_output1024[886] , \fft_input1024[888] , \spi.fft_in_1023__N_137 , 
         \spi.fft_in_1023__N_138 , \fft_output1024[889] , \fft_input1024[889] , 
         \fft_output1024[888] , \fft_input1024[890] , \spi.fft_in_1023__N_135 , 
         \spi.fft_in_1023__N_136 , \fft_output1024[891] , \fft_input1024[891] , 
         \fft_output1024[890] , \fft_input1024[892] , \spi.fft_in_1023__N_133 , 
         \spi.fft_in_1023__N_134 , \fft_output1024[893] , \fft_input1024[893] , 
         \fft_output1024[892] , \fft_input1024[894] , \spi.fft_in_1023__N_131 , 
         \spi.fft_in_1023__N_132 , \fft_output1024[895] , \fft_input1024[895] , 
         \fft_output1024[894] , \fft_input1024[896] , \spi.fft_in_1023__N_129 , 
         \spi.fft_in_1023__N_130 , \fft_output1024[897] , \fft_input1024[897] , 
         \fft_output1024[896] , \fft_input1024[898] , \spi.fft_in_1023__N_127 , 
         \spi.fft_in_1023__N_128 , \fft_input1024[899] , \fft_output1024[899] , 
         \fft_output1024[898] , \fft_input1024[900] , \spi.fft_in_1023__N_125 , 
         \spi.fft_in_1023__N_126 , \fft_output1024[901] , \fft_input1024[901] , 
         \fft_output1024[900] , \fft_input1024[902] , \spi.fft_in_1023__N_123 , 
         \spi.fft_in_1023__N_124 , \fft_input1024[903] , \fft_output1024[903] , 
         \fft_output1024[902] , \fft_input1024[904] , \spi.fft_in_1023__N_121 , 
         \spi.fft_in_1023__N_122 , \fft_input1024[905] , \fft_output1024[905] , 
         \fft_output1024[904] , \fft_input1024[906] , \spi.fft_in_1023__N_119 , 
         \spi.fft_in_1023__N_120 , \fft_output1024[907] , \fft_input1024[907] , 
         \fft_output1024[906] , \fft_input1024[908] , \spi.fft_in_1023__N_117 , 
         \spi.fft_in_1023__N_118 , \fft_input1024[909] , \fft_output1024[909] , 
         \fft_output1024[908] , \fft_input1024[910] , \spi.fft_in_1023__N_115 , 
         \spi.fft_in_1023__N_116 , \fft_output1024[911] , \fft_input1024[911] , 
         \fft_output1024[910] , \fft_input1024[912] , \spi.fft_in_1023__N_113 , 
         \spi.fft_in_1023__N_114 , \fft_output1024[913] , \fft_input1024[913] , 
         \fft_output1024[912] , \fft_input1024[914] , \spi.fft_in_1023__N_111 , 
         \spi.fft_in_1023__N_112 , \fft_output1024[915] , \fft_input1024[915] , 
         \fft_output1024[914] , \fft_input1024[916] , \spi.fft_in_1023__N_109 , 
         \spi.fft_in_1023__N_110 , \fft_output1024[917] , \fft_input1024[917] , 
         \fft_output1024[916] , \fft_input1024[918] , \spi.fft_in_1023__N_107 , 
         \spi.fft_in_1023__N_108 , \fft_output1024[919] , \fft_input1024[919] , 
         \fft_output1024[918] , \fft_input1024[920] , \spi.fft_in_1023__N_105 , 
         \spi.fft_in_1023__N_106 , \fft_output1024[921] , \fft_input1024[921] , 
         \fft_output1024[920] , \fft_input1024[922] , \spi.fft_in_1023__N_103 , 
         \spi.fft_in_1023__N_104 , \fft_output1024[923] , \fft_input1024[923] , 
         \fft_output1024[922] , \fft_input1024[924] , \spi.fft_in_1023__N_101 , 
         \spi.fft_in_1023__N_102 , \fft_input1024[925] , \fft_output1024[925] , 
         \fft_output1024[924] , \fft_input1024[926] , \spi.fft_in_1023__N_99 , 
         \spi.fft_in_1023__N_100 , \fft_input1024[927] , \fft_output1024[927] , 
         \fft_output1024[926] , \fft_input1024[928] , \spi.fft_in_1023__N_97 , 
         \spi.fft_in_1023__N_98 , \fft_output1024[929] , \fft_input1024[929] , 
         \fft_output1024[928] , \fft_input1024[930] , \spi.fft_in_1023__N_95 , 
         \spi.fft_in_1023__N_96 , \fft_output1024[931] , \fft_input1024[931] , 
         \fft_output1024[930] , \fft_input1024[932] , \spi.fft_in_1023__N_93 , 
         \spi.fft_in_1023__N_94 , \fft_input1024[933] , \fft_output1024[933] , 
         \fft_output1024[932] , \fft_input1024[934] , \spi.fft_in_1023__N_91 , 
         \spi.fft_in_1023__N_92 , \fft_input1024[935] , \fft_output1024[935] , 
         \fft_output1024[934] , \fft_input1024[936] , \spi.fft_in_1023__N_89 , 
         \spi.fft_in_1023__N_90 , \fft_output1024[937] , \fft_input1024[937] , 
         \fft_output1024[936] , \fft_input1024[938] , \spi.fft_in_1023__N_87 , 
         \spi.fft_in_1023__N_88 , \fft_output1024[939] , \fft_input1024[939] , 
         \fft_output1024[938] , \fft_input1024[940] , \spi.fft_in_1023__N_85 , 
         \spi.fft_in_1023__N_86 , \fft_output1024[941] , \fft_input1024[941] , 
         \fft_output1024[940] , \fft_input1024[942] , \spi.fft_in_1023__N_83 , 
         \spi.fft_in_1023__N_84 , \fft_output1024[943] , \fft_input1024[943] , 
         \fft_output1024[942] , \fft_input1024[944] , \spi.fft_in_1023__N_81 , 
         \spi.fft_in_1023__N_82 , \fft_input1024[945] , \fft_output1024[945] , 
         \fft_output1024[944] , \fft_input1024[946] , \spi.fft_in_1023__N_79 , 
         \spi.fft_in_1023__N_80 , \fft_output1024[947] , \fft_input1024[947] , 
         \fft_output1024[946] , \fft_input1024[948] , \spi.fft_in_1023__N_77 , 
         \spi.fft_in_1023__N_78 , \fft_input1024[949] , \fft_output1024[949] , 
         \fft_output1024[948] , \fft_input1024[950] , \spi.fft_in_1023__N_75 , 
         \spi.fft_in_1023__N_76 , \fft_output1024[951] , \fft_input1024[951] , 
         \fft_output1024[950] , \fft_input1024[952] , \spi.fft_in_1023__N_73 , 
         \spi.fft_in_1023__N_74 , \fft_output1024[953] , \fft_input1024[953] , 
         \fft_output1024[952] , \fft_input1024[954] , \spi.fft_in_1023__N_71 , 
         \spi.fft_in_1023__N_72 , \fft_output1024[955] , \fft_input1024[955] , 
         \fft_output1024[954] , \fft_input1024[956] , \spi.fft_in_1023__N_69 , 
         \spi.fft_in_1023__N_70 , \fft_input1024[957] , \fft_output1024[957] , 
         \fft_output1024[956] , \fft_input1024[958] , \spi.fft_in_1023__N_67 , 
         \spi.fft_in_1023__N_68 , \fft_output1024[959] , \fft_input1024[959] , 
         \fft_output1024[958] , \fft_input1024[960] , \spi.fft_in_1023__N_65 , 
         \spi.fft_in_1023__N_66 , \fft_output1024[961] , \fft_input1024[961] , 
         \fft_output1024[960] , \fft_input1024[962] , \spi.fft_in_1023__N_63 , 
         \spi.fft_in_1023__N_64 , \fft_input1024[963] , \fft_output1024[963] , 
         \fft_output1024[962] , \fft_input1024[964] , \spi.fft_in_1023__N_61 , 
         \spi.fft_in_1023__N_62 , \fft_output1024[965] , \fft_input1024[965] , 
         \fft_output1024[964] , \fft_input1024[966] , \spi.fft_in_1023__N_59 , 
         \spi.fft_in_1023__N_60 , \fft_output1024[967] , \fft_input1024[967] , 
         \fft_output1024[966] , \fft_input1024[968] , \spi.fft_in_1023__N_57 , 
         \spi.fft_in_1023__N_58 , \fft_input1024[969] , \fft_output1024[969] , 
         \fft_output1024[968] , \fft_input1024[970] , \spi.fft_in_1023__N_55 , 
         \spi.fft_in_1023__N_56 , \fft_output1024[971] , \fft_input1024[971] , 
         \fft_output1024[970] , \fft_input1024[972] , \spi.fft_in_1023__N_53 , 
         \spi.fft_in_1023__N_54 , \fft_output1024[973] , \fft_input1024[973] , 
         \fft_output1024[972] , \fft_input1024[974] , \spi.fft_in_1023__N_51 , 
         \spi.fft_in_1023__N_52 , \fft_input1024[975] , \fft_output1024[975] , 
         \fft_output1024[974] , \fft_input1024[976] , \spi.fft_in_1023__N_49 , 
         \spi.fft_in_1023__N_50 , \fft_output1024[977] , \fft_input1024[977] , 
         \fft_output1024[976] , \fft_input1024[978] , \spi.fft_in_1023__N_47 , 
         \spi.fft_in_1023__N_48 , \fft_input1024[979] , \fft_output1024[979] , 
         \fft_output1024[978] , \fft_input1024[980] , \spi.fft_in_1023__N_45 , 
         \spi.fft_in_1023__N_46 , \fft_output1024[981] , \fft_input1024[981] , 
         \fft_output1024[980] , \fft_input1024[982] , \spi.fft_in_1023__N_43 , 
         \spi.fft_in_1023__N_44 , \fft_output1024[983] , \fft_input1024[983] , 
         \fft_output1024[982] , \fft_input1024[984] , \spi.fft_in_1023__N_41 , 
         \spi.fft_in_1023__N_42 , \fft_output1024[985] , \fft_input1024[985] , 
         \fft_output1024[984] , \fft_input1024[986] , \spi.fft_in_1023__N_39 , 
         \spi.fft_in_1023__N_40 , \fft_input1024[987] , \fft_output1024[987] , 
         \fft_output1024[986] , \fft_input1024[988] , \spi.fft_in_1023__N_37 , 
         \spi.fft_in_1023__N_38 , \fft_output1024[989] , \fft_input1024[989] , 
         \fft_output1024[988] , \fft_input1024[990] , \spi.fft_in_1023__N_35 , 
         \spi.fft_in_1023__N_36 , \fft_output1024[991] , \fft_input1024[991] , 
         \fft_output1024[990] , \fft_input1024[992] , \spi.fft_in_1023__N_33 , 
         \spi.fft_in_1023__N_34 , \fft_output1024[993] , \fft_input1024[993] , 
         \fft_output1024[992] , \fft_input1024[994] , \spi.fft_in_1023__N_31 , 
         \spi.fft_in_1023__N_32 , \fft_output1024[995] , \fft_input1024[995] , 
         \fft_output1024[994] , \fft_input1024[996] , \spi.fft_in_1023__N_29 , 
         \spi.fft_in_1023__N_30 , \fft_output1024[997] , \fft_input1024[997] , 
         \fft_output1024[996] , \fft_input1024[998] , \spi.fft_in_1023__N_27 , 
         \spi.fft_in_1023__N_28 , \fft_input1024[999] , \fft_output1024[999] , 
         \fft_output1024[998] , \fft_input1024[1000] , \spi.fft_in_1023__N_25 , 
         \spi.fft_in_1023__N_26 , \fft_output1024[1001] , 
         \fft_input1024[1001] , \fft_output1024[1000] , \fft_input1024[1002] , 
         \spi.fft_in_1023__N_23 , \spi.fft_in_1023__N_24 , 
         \fft_input1024[1003] , \fft_output1024[1003] , \fft_output1024[1002] , 
         \fft_input1024[1004] , \spi.fft_in_1023__N_21 , 
         \spi.fft_in_1023__N_22 , \fft_output1024[1005] , 
         \fft_input1024[1005] , \fft_output1024[1004] , \fft_input1024[1006] , 
         \spi.fft_in_1023__N_19 , \spi.fft_in_1023__N_20 , 
         \fft_input1024[1007] , \fft_output1024[1007] , \fft_output1024[1006] , 
         \fft_input1024[1008] , \spi.fft_in_1023__N_17 , 
         \spi.fft_in_1023__N_18 , \fft_output1024[1009] , 
         \fft_input1024[1009] , \fft_output1024[1008] , \fft_input1024[1010] , 
         \spi.fft_in_1023__N_15 , \spi.fft_in_1023__N_16 , 
         \fft_input1024[1011] , \fft_output1024[1011] , \fft_output1024[1010] , 
         \fft_input1024[1012] , \spi.fft_in_1023__N_13 , 
         \spi.fft_in_1023__N_14 , \fft_input1024[1013] , 
         \fft_output1024[1013] , \fft_output1024[1012] , \fft_input1024[1014] , 
         \spi.fft_in_1023__N_11 , \spi.fft_in_1023__N_12 , 
         \fft_input1024[1015] , \fft_output1024[1015] , \fft_output1024[1014] , 
         \fft_input1024[1016] , \spi.fft_in_1023__N_9 , 
         \spi.fft_in_1023__N_10 , \fft_input1024[1017] , 
         \fft_output1024[1017] , \fft_output1024[1016] , \fft_input1024[1018] , 
         \spi.fft_in_1023__N_7 , \spi.fft_in_1023__N_8 , \fft_input1024[1019] , 
         \fft_output1024[1019] , \fft_output1024[1018] , \fft_input1024[1020] , 
         \spi.fft_in_1023__N_5 , \spi.fft_in_1023__N_6 , \fft_input1024[1021] , 
         \fft_output1024[1021] , \fft_output1024[1020] , \fft_input1024[1022] , 
         \spi.fft_in_1023__N_3 , \fft_output1024[1022] , 
         \spi.n49[10].sig_002.FeedThruLUT , \spi.n49[10].sig_001.FeedThruLUT , 
         \fftinReg.q_1023__N_1046[17] , \fftinReg.q_1023__N_1046[16] , 
         \fftinReg.q[1] , currState, \fftinReg.q[0] , \fftinReg.n11547 , 
         \fftinReg.q[16] , \fftinReg.q[17] , \fftinReg.q_1023__N_1046[19] , 
         \fftinReg.q_1023__N_1046[18] , \fftinReg.q[3] , \fftinReg.q[2] , 
         \fftinReg.q[18] , \fftinReg.q[19] , \fftinReg.q_1023__N_1046[21] , 
         \fftinReg.q_1023__N_1046[20] , \fftinReg.q[5] , \fftinReg.q[4] , 
         \fftinReg.q[20] , \fftinReg.q[21] , \fftinReg.q_1023__N_1046[23] , 
         \fftinReg.q_1023__N_1046[22] , \fftinReg.q[7] , \fftinReg.q[6] , 
         \fftinReg.q[22] , \fftinReg.q[23] , \fftinReg.q_1023__N_1046[25] , 
         \fftinReg.q_1023__N_1046[24] , \fftinReg.q[9] , \fftinReg.q[8] , 
         \fftinReg.q[24] , \fftinReg.q[25] , \fftinReg.q_1023__N_1046[27] , 
         \fftinReg.q_1023__N_1046[26] , \fftinReg.q[11] , \fftinReg.q[10] , 
         \fftinReg.q[26] , \fftinReg.q[27] , \fftinReg.q_1023__N_1046[29] , 
         \fftinReg.q_1023__N_1046[28] , \fftinReg.q[13] , \fftinReg.q[12] , 
         \fftinReg.q[28] , \fftinReg.q[29] , \fftinReg.q_1023__N_1046[31] , 
         \fftinReg.q_1023__N_1046[30] , \fftinReg.q[15] , \fftinReg.q[14] , 
         \fftinReg.q[30] , \fftinReg.q[31] , \fftinReg.q_1023__N_1046[33] , 
         \fftinReg.q_1023__N_1046[32] , \fftinReg.q[32] , \fftinReg.q[33] , 
         \fftinReg.q_1023__N_1046[35] , \fftinReg.q_1023__N_1046[34] , 
         \fftinReg.q[34] , \fftinReg.q[35] , \fftinReg.q_1023__N_1046[37] , 
         \fftinReg.q_1023__N_1046[36] , \fftinReg.q[36] , \fftinReg.q[37] , 
         \fftinReg.q_1023__N_1046[39] , \fftinReg.q_1023__N_1046[38] , 
         \fftinReg.q[38] , \fftinReg.q[39] , \fftinReg.q_1023__N_1046[41] , 
         \fftinReg.q_1023__N_1046[40] , \fftinReg.q[40] , \fftinReg.q[41] , 
         \fftinReg.q_1023__N_1046[43] , \fftinReg.q_1023__N_1046[42] , 
         \fftinReg.q[42] , \fftinReg.q[43] , \fftinReg.q_1023__N_1046[45] , 
         \fftinReg.q_1023__N_1046[44] , \fftinReg.q[44] , \fftinReg.q[45] , 
         \fftinReg.q_1023__N_1046[47] , \fftinReg.q_1023__N_1046[46] , 
         \fftinReg.q[46] , \fftinReg.q[47] , \fftinReg.q_1023__N_1046[49] , 
         \fftinReg.q_1023__N_1046[48] , \fftinReg.q[48] , \fftinReg.q[49] , 
         \fftinReg.q_1023__N_1046[51] , \fftinReg.q_1023__N_1046[50] , 
         \fftinReg.q[50] , \fftinReg.q[51] , \fftinReg.q_1023__N_1046[53] , 
         \fftinReg.q_1023__N_1046[52] , \fftinReg.q[52] , \fftinReg.q[53] , 
         \fftinReg.q_1023__N_1046[55] , \fftinReg.q_1023__N_1046[54] , 
         \fftinReg.q[54] , \fftinReg.q[55] , \fftinReg.q_1023__N_1046[57] , 
         \fftinReg.q_1023__N_1046[56] , \fftinReg.q[56] , \fftinReg.q[57] , 
         \fftinReg.q_1023__N_1046[59] , \fftinReg.q_1023__N_1046[58] , 
         \fftinReg.q[58] , \fftinReg.q[59] , \fftinReg.q_1023__N_1046[61] , 
         \fftinReg.q_1023__N_1046[60] , \fftinReg.q[60] , \fftinReg.q[61] , 
         \fftinReg.q_1023__N_1046[63] , \fftinReg.q_1023__N_1046[62] , 
         \fftinReg.q[62] , \fftinReg.q[63] , \fftinReg.q_1023__N_1046[65] , 
         \fftinReg.q_1023__N_1046[64] , \fftinReg.q[64] , \fftinReg.q[65] , 
         \fftinReg.q_1023__N_1046[67] , \fftinReg.q_1023__N_1046[66] , 
         \fftinReg.q[66] , \fftinReg.q[67] , \fftinReg.q_1023__N_1046[69] , 
         \fftinReg.q_1023__N_1046[68] , \fftinReg.q[68] , \fftinReg.q[69] , 
         \fftinReg.q_1023__N_1046[71] , \fftinReg.q_1023__N_1046[70] , 
         \fftinReg.q[70] , \fftinReg.q[71] , \fftinReg.q_1023__N_1046[73] , 
         \fftinReg.q_1023__N_1046[72] , \fftinReg.q[72] , \fftinReg.q[73] , 
         \fftinReg.q_1023__N_1046[75] , \fftinReg.q_1023__N_1046[74] , 
         \fftinReg.q[74] , \fftinReg.q[75] , \fftinReg.q_1023__N_1046[77] , 
         \fftinReg.q_1023__N_1046[76] , \fftinReg.q[76] , \fftinReg.q[77] , 
         \fftinReg.q_1023__N_1046[79] , \fftinReg.q_1023__N_1046[78] , 
         \fftinReg.q[78] , \fftinReg.q[79] , \fftinReg.q_1023__N_1046[81] , 
         \fftinReg.q_1023__N_1046[80] , \fftinReg.q[80] , \fftinReg.q[81] , 
         \fftinReg.q_1023__N_1046[83] , \fftinReg.q_1023__N_1046[82] , 
         \fftinReg.q[82] , \fftinReg.q[83] , \fftinReg.q_1023__N_1046[85] , 
         \fftinReg.q_1023__N_1046[84] , \fftinReg.q[84] , \fftinReg.q[85] , 
         \fftinReg.q_1023__N_1046[87] , \fftinReg.q_1023__N_1046[86] , 
         \fftinReg.q[86] , \fftinReg.q[87] , \fftinReg.q_1023__N_1046[89] , 
         \fftinReg.q_1023__N_1046[88] , \fftinReg.q[88] , \fftinReg.q[89] , 
         \fftinReg.q_1023__N_1046[91] , \fftinReg.q_1023__N_1046[90] , 
         \fftinReg.q[90] , \fftinReg.q[91] , \fftinReg.q_1023__N_1046[93] , 
         \fftinReg.q_1023__N_1046[92] , \fftinReg.q[92] , \fftinReg.q[93] , 
         \fftinReg.q_1023__N_1046[95] , \fftinReg.q_1023__N_1046[94] , 
         \fftinReg.q[94] , \fftinReg.q[95] , \fftinReg.q_1023__N_1046[97] , 
         \fftinReg.q_1023__N_1046[96] , \fftinReg.q[96] , \fftinReg.q[97] , 
         \fftinReg.q_1023__N_1046[99] , \fftinReg.q_1023__N_1046[98] , 
         \fftinReg.q[98] , \fftinReg.q[99] , \fftinReg.q_1023__N_1046[101] , 
         \fftinReg.q_1023__N_1046[100] , \fftinReg.q[100] , \fftinReg.q[101] , 
         \fftinReg.q_1023__N_1046[103] , \fftinReg.q_1023__N_1046[102] , 
         \fftinReg.q[102] , \fftinReg.q[103] , \fftinReg.q_1023__N_1046[105] , 
         \fftinReg.q_1023__N_1046[104] , \fftinReg.q[104] , \fftinReg.q[105] , 
         \fftinReg.q_1023__N_1046[107] , \fftinReg.q_1023__N_1046[106] , 
         \fftinReg.q[106] , \fftinReg.q[107] , \fftinReg.q_1023__N_1046[109] , 
         \fftinReg.q_1023__N_1046[108] , \fftinReg.q[108] , \fftinReg.q[109] , 
         \fftinReg.q_1023__N_1046[111] , \fftinReg.q_1023__N_1046[110] , 
         \fftinReg.q[110] , \fftinReg.q[111] , \fftinReg.q_1023__N_1046[113] , 
         \fftinReg.q_1023__N_1046[112] , \fftinReg.q[112] , \fftinReg.q[113] , 
         \fftinReg.q_1023__N_1046[115] , \fftinReg.q_1023__N_1046[114] , 
         \fftinReg.q[114] , \fftinReg.q[115] , \fftinReg.q_1023__N_1046[117] , 
         \fftinReg.q_1023__N_1046[116] , \fftinReg.q[116] , \fftinReg.q[117] , 
         \fftinReg.q_1023__N_1046[119] , \fftinReg.q_1023__N_1046[118] , 
         \fftinReg.q[118] , \fftinReg.q[119] , \fftinReg.q_1023__N_1046[121] , 
         \fftinReg.q_1023__N_1046[120] , \fftinReg.q[120] , \fftinReg.q[121] , 
         \fftinReg.q_1023__N_1046[123] , \fftinReg.q_1023__N_1046[122] , 
         \fftinReg.q[122] , \fftinReg.q[123] , \fftinReg.q_1023__N_1046[125] , 
         \fftinReg.q_1023__N_1046[124] , \fftinReg.q[124] , \fftinReg.q[125] , 
         \fftinReg.q_1023__N_1046[127] , \fftinReg.q_1023__N_1046[126] , 
         \fftinReg.q[126] , \fftinReg.q[127] , \fftinReg.q_1023__N_1046[129] , 
         \fftinReg.q_1023__N_1046[128] , \fftinReg.q[128] , \fftinReg.q[129] , 
         \fftinReg.q_1023__N_1046[131] , \fftinReg.q_1023__N_1046[130] , 
         \fftinReg.q[130] , \fftinReg.q[131] , \fftinReg.q_1023__N_1046[133] , 
         \fftinReg.q_1023__N_1046[132] , \fftinReg.q[132] , \fftinReg.q[133] , 
         \fftinReg.q_1023__N_1046[135] , \fftinReg.q_1023__N_1046[134] , 
         \fftinReg.q[134] , \fftinReg.q[135] , \fftinReg.q_1023__N_1046[137] , 
         \fftinReg.q_1023__N_1046[136] , \fftinReg.q[136] , \fftinReg.q[137] , 
         \fftinReg.q_1023__N_1046[139] , \fftinReg.q_1023__N_1046[138] , 
         \fftinReg.q[138] , \fftinReg.q[139] , \fftinReg.q_1023__N_1046[141] , 
         \fftinReg.q_1023__N_1046[140] , \fftinReg.q[140] , \fftinReg.q[141] , 
         \fftinReg.q_1023__N_1046[143] , \fftinReg.q_1023__N_1046[142] , 
         \fftinReg.q[142] , \fftinReg.q[143] , \fftinReg.q_1023__N_1046[145] , 
         \fftinReg.q_1023__N_1046[144] , \fftinReg.q[144] , \fftinReg.q[145] , 
         \fftinReg.q_1023__N_1046[147] , \fftinReg.q_1023__N_1046[146] , 
         \fftinReg.q[146] , \fftinReg.q[147] , \fftinReg.q_1023__N_1046[149] , 
         \fftinReg.q_1023__N_1046[148] , \fftinReg.q[148] , \fftinReg.q[149] , 
         \fftinReg.q_1023__N_1046[151] , \fftinReg.q_1023__N_1046[150] , 
         \fftinReg.q[150] , \fftinReg.q[151] , \fftinReg.q_1023__N_1046[153] , 
         \fftinReg.q_1023__N_1046[152] , \fftinReg.q[152] , \fftinReg.q[153] , 
         \fftinReg.q_1023__N_1046[155] , \fftinReg.q_1023__N_1046[154] , 
         \fftinReg.q[154] , \fftinReg.q[155] , \fftinReg.q_1023__N_1046[157] , 
         \fftinReg.q_1023__N_1046[156] , \fftinReg.q[156] , \fftinReg.q[157] , 
         \fftinReg.q_1023__N_1046[159] , \fftinReg.q_1023__N_1046[158] , 
         \fftinReg.q[158] , \fftinReg.q[159] , \fftinReg.q_1023__N_1046[161] , 
         \fftinReg.q_1023__N_1046[160] , \fftinReg.q[160] , \fftinReg.q[161] , 
         \fftinReg.q_1023__N_1046[163] , \fftinReg.q_1023__N_1046[162] , 
         \fftinReg.q[162] , \fftinReg.q[163] , \fftinReg.q_1023__N_1046[165] , 
         \fftinReg.q_1023__N_1046[164] , \fftinReg.q[164] , \fftinReg.q[165] , 
         \fftinReg.q_1023__N_1046[167] , \fftinReg.q_1023__N_1046[166] , 
         \fftinReg.q[166] , \fftinReg.q[167] , \fftinReg.q_1023__N_1046[169] , 
         \fftinReg.q_1023__N_1046[168] , \fftinReg.q[168] , \fftinReg.q[169] , 
         \fftinReg.q_1023__N_1046[171] , \fftinReg.q_1023__N_1046[170] , 
         \fftinReg.q[170] , \fftinReg.q[171] , \fftinReg.q_1023__N_1046[173] , 
         \fftinReg.q_1023__N_1046[172] , \fftinReg.q[172] , \fftinReg.q[173] , 
         \fftinReg.q_1023__N_1046[175] , \fftinReg.q_1023__N_1046[174] , 
         \fftinReg.q[174] , \fftinReg.q[175] , \fftinReg.q_1023__N_1046[177] , 
         \fftinReg.q_1023__N_1046[176] , \fftinReg.q[176] , \fftinReg.q[177] , 
         \fftinReg.q_1023__N_1046[179] , \fftinReg.q_1023__N_1046[178] , 
         \fftinReg.q[178] , \fftinReg.q[179] , \fftinReg.q_1023__N_1046[181] , 
         \fftinReg.q_1023__N_1046[180] , \fftinReg.q[180] , \fftinReg.q[181] , 
         \fftinReg.q_1023__N_1046[183] , \fftinReg.q_1023__N_1046[182] , 
         \fftinReg.q[182] , \fftinReg.q[183] , \fftinReg.q_1023__N_1046[185] , 
         \fftinReg.q_1023__N_1046[184] , \fftinReg.q[184] , \fftinReg.q[185] , 
         \fftinReg.q_1023__N_1046[187] , \fftinReg.q_1023__N_1046[186] , 
         \fftinReg.q[186] , \fftinReg.q[187] , \fftinReg.q_1023__N_1046[189] , 
         \fftinReg.q_1023__N_1046[188] , \fftinReg.q[188] , \fftinReg.q[189] , 
         \fftinReg.q_1023__N_1046[191] , \fftinReg.q_1023__N_1046[190] , 
         \fftinReg.q[190] , \fftinReg.q[191] , \fftinReg.q_1023__N_1046[193] , 
         \fftinReg.q_1023__N_1046[192] , \fftinReg.q[192] , \fftinReg.q[193] , 
         \fftinReg.q_1023__N_1046[195] , \fftinReg.q_1023__N_1046[194] , 
         \fftinReg.q[194] , \fftinReg.q[195] , \fftinReg.q_1023__N_1046[197] , 
         \fftinReg.q_1023__N_1046[196] , \fftinReg.q[196] , \fftinReg.q[197] , 
         \fftinReg.q_1023__N_1046[199] , \fftinReg.q_1023__N_1046[198] , 
         \fftinReg.q[198] , \fftinReg.q[199] , \fftinReg.q_1023__N_1046[201] , 
         \fftinReg.q_1023__N_1046[200] , \fftinReg.q[200] , \fftinReg.q[201] , 
         \fftinReg.q_1023__N_1046[203] , \fftinReg.q_1023__N_1046[202] , 
         \fftinReg.q[202] , \fftinReg.q[203] , \fftinReg.q_1023__N_1046[205] , 
         \fftinReg.q_1023__N_1046[204] , \fftinReg.q[204] , \fftinReg.q[205] , 
         \fftinReg.q_1023__N_1046[207] , \fftinReg.q_1023__N_1046[206] , 
         \fftinReg.q[206] , \fftinReg.q[207] , \fftinReg.q_1023__N_1046[209] , 
         \fftinReg.q_1023__N_1046[208] , \fftinReg.q[208] , \fftinReg.q[209] , 
         \fftinReg.q_1023__N_1046[211] , \fftinReg.q_1023__N_1046[210] , 
         \fftinReg.q[210] , \fftinReg.q[211] , \fftinReg.q_1023__N_1046[213] , 
         \fftinReg.q_1023__N_1046[212] , \fftinReg.q[212] , \fftinReg.q[213] , 
         \fftinReg.q_1023__N_1046[215] , \fftinReg.q_1023__N_1046[214] , 
         \fftinReg.q[214] , \fftinReg.q[215] , \fftinReg.q_1023__N_1046[217] , 
         \fftinReg.q_1023__N_1046[216] , \fftinReg.q[216] , \fftinReg.q[217] , 
         \fftinReg.q_1023__N_1046[219] , \fftinReg.q_1023__N_1046[218] , 
         \fftinReg.q[218] , \fftinReg.q[219] , \fftinReg.q_1023__N_1046[221] , 
         \fftinReg.q_1023__N_1046[220] , \fftinReg.q[220] , \fftinReg.q[221] , 
         \fftinReg.q_1023__N_1046[223] , \fftinReg.q_1023__N_1046[222] , 
         \fftinReg.q[222] , \fftinReg.q[223] , \fftinReg.q_1023__N_1046[225] , 
         \fftinReg.q_1023__N_1046[224] , \fftinReg.q[224] , \fftinReg.q[225] , 
         \fftinReg.q_1023__N_1046[227] , \fftinReg.q_1023__N_1046[226] , 
         \fftinReg.q[226] , \fftinReg.q[227] , \fftinReg.q_1023__N_1046[229] , 
         \fftinReg.q_1023__N_1046[228] , \fftinReg.q[228] , \fftinReg.q[229] , 
         \fftinReg.q_1023__N_1046[231] , \fftinReg.q_1023__N_1046[230] , 
         \fftinReg.q[230] , \fftinReg.q[231] , \fftinReg.q_1023__N_1046[233] , 
         \fftinReg.q_1023__N_1046[232] , \fftinReg.q[232] , \fftinReg.q[233] , 
         \fftinReg.q_1023__N_1046[235] , \fftinReg.q_1023__N_1046[234] , 
         \fftinReg.q[234] , \fftinReg.q[235] , \fftinReg.q_1023__N_1046[237] , 
         \fftinReg.q_1023__N_1046[236] , \fftinReg.q[236] , \fftinReg.q[237] , 
         \fftinReg.q_1023__N_1046[239] , \fftinReg.q_1023__N_1046[238] , 
         \fftinReg.q[238] , \fftinReg.q[239] , \fftinReg.q_1023__N_1046[241] , 
         \fftinReg.q_1023__N_1046[240] , \fftinReg.q[240] , \fftinReg.q[241] , 
         \fftinReg.q_1023__N_1046[243] , \fftinReg.q_1023__N_1046[242] , 
         \fftinReg.q[242] , \fftinReg.q[243] , \fftinReg.q_1023__N_1046[245] , 
         \fftinReg.q_1023__N_1046[244] , \fftinReg.q[244] , \fftinReg.q[245] , 
         \fftinReg.q_1023__N_1046[247] , \fftinReg.q_1023__N_1046[246] , 
         \fftinReg.q[246] , \fftinReg.q[247] , \fftinReg.q_1023__N_1046[249] , 
         \fftinReg.q_1023__N_1046[248] , \fftinReg.q[248] , \fftinReg.q[249] , 
         \fftinReg.q_1023__N_1046[251] , \fftinReg.q_1023__N_1046[250] , 
         \fftinReg.q[250] , \fftinReg.q[251] , \fftinReg.q_1023__N_1046[253] , 
         \fftinReg.q_1023__N_1046[252] , \fftinReg.q[252] , \fftinReg.q[253] , 
         \fftinReg.q_1023__N_1046[255] , \fftinReg.q_1023__N_1046[254] , 
         \fftinReg.q[254] , \fftinReg.q[255] , \fftinReg.q_1023__N_1046[257] , 
         \fftinReg.q_1023__N_1046[256] , \fftinReg.q[256] , \fftinReg.q[257] , 
         \fftinReg.q_1023__N_1046[259] , \fftinReg.q_1023__N_1046[258] , 
         \fftinReg.q[258] , \fftinReg.q[259] , \fftinReg.q_1023__N_1046[261] , 
         \fftinReg.q_1023__N_1046[260] , \fftinReg.q[260] , \fftinReg.q[261] , 
         \fftinReg.q_1023__N_1046[263] , \fftinReg.q_1023__N_1046[262] , 
         \fftinReg.q[262] , \fftinReg.q[263] , \fftinReg.q_1023__N_1046[265] , 
         \fftinReg.q_1023__N_1046[264] , \fftinReg.q[264] , \fftinReg.q[265] , 
         \fftinReg.q_1023__N_1046[267] , \fftinReg.q_1023__N_1046[266] , 
         \fftinReg.q[266] , \fftinReg.q[267] , \fftinReg.q_1023__N_1046[269] , 
         \fftinReg.q_1023__N_1046[268] , \fftinReg.q[268] , \fftinReg.q[269] , 
         \fftinReg.q_1023__N_1046[271] , \fftinReg.q_1023__N_1046[270] , 
         \fftinReg.q[270] , \fftinReg.q[271] , \fftinReg.q_1023__N_1046[273] , 
         \fftinReg.q_1023__N_1046[272] , \fftinReg.q[272] , \fftinReg.q[273] , 
         \fftinReg.q_1023__N_1046[275] , \fftinReg.q_1023__N_1046[274] , 
         \fftinReg.q[274] , \fftinReg.q[275] , \fftinReg.q_1023__N_1046[277] , 
         \fftinReg.q_1023__N_1046[276] , \fftinReg.q[276] , \fftinReg.q[277] , 
         \fftinReg.q_1023__N_1046[279] , \fftinReg.q_1023__N_1046[278] , 
         \fftinReg.q[278] , \fftinReg.q[279] , \fftinReg.q_1023__N_1046[281] , 
         \fftinReg.q_1023__N_1046[280] , \fftinReg.q[280] , \fftinReg.q[281] , 
         \fftinReg.q_1023__N_1046[283] , \fftinReg.q_1023__N_1046[282] , 
         \fftinReg.q[282] , \fftinReg.q[283] , \fftinReg.q_1023__N_1046[285] , 
         \fftinReg.q_1023__N_1046[284] , \fftinReg.q[284] , \fftinReg.q[285] , 
         \fftinReg.q_1023__N_1046[287] , \fftinReg.q_1023__N_1046[286] , 
         \fftinReg.q[286] , \fftinReg.q[287] , \fftinReg.q_1023__N_1046[289] , 
         \fftinReg.q_1023__N_1046[288] , \fftinReg.q[288] , \fftinReg.q[289] , 
         \fftinReg.q_1023__N_1046[291] , \fftinReg.q_1023__N_1046[290] , 
         \fftinReg.q[290] , \fftinReg.q[291] , \fftinReg.q_1023__N_1046[293] , 
         \fftinReg.q_1023__N_1046[292] , \fftinReg.q[292] , \fftinReg.q[293] , 
         \fftinReg.q_1023__N_1046[295] , \fftinReg.q_1023__N_1046[294] , 
         \fftinReg.q[294] , \fftinReg.q[295] , \fftinReg.q_1023__N_1046[297] , 
         \fftinReg.q_1023__N_1046[296] , \fftinReg.q[296] , \fftinReg.q[297] , 
         \fftinReg.q_1023__N_1046[299] , \fftinReg.q_1023__N_1046[298] , 
         \fftinReg.q[298] , \fftinReg.q[299] , \fftinReg.q_1023__N_1046[301] , 
         \fftinReg.q_1023__N_1046[300] , \fftinReg.q[300] , \fftinReg.q[301] , 
         \fftinReg.q_1023__N_1046[303] , \fftinReg.q_1023__N_1046[302] , 
         \fftinReg.q[302] , \fftinReg.q[303] , \fftinReg.q_1023__N_1046[305] , 
         \fftinReg.q_1023__N_1046[304] , \fftinReg.q[304] , \fftinReg.q[305] , 
         \fftinReg.q_1023__N_1046[307] , \fftinReg.q_1023__N_1046[306] , 
         \fftinReg.q[306] , \fftinReg.q[307] , \fftinReg.q_1023__N_1046[309] , 
         \fftinReg.q_1023__N_1046[308] , \fftinReg.q[308] , \fftinReg.q[309] , 
         \fftinReg.q_1023__N_1046[311] , \fftinReg.q_1023__N_1046[310] , 
         \fftinReg.q[310] , \fftinReg.q[311] , \fftinReg.q_1023__N_1046[313] , 
         \fftinReg.q_1023__N_1046[312] , \fftinReg.q[312] , \fftinReg.q[313] , 
         \fftinReg.q_1023__N_1046[315] , \fftinReg.q_1023__N_1046[314] , 
         \fftinReg.q[314] , \fftinReg.q[315] , \fftinReg.q_1023__N_1046[317] , 
         \fftinReg.q_1023__N_1046[316] , \fftinReg.q[316] , \fftinReg.q[317] , 
         \fftinReg.q_1023__N_1046[319] , \fftinReg.q_1023__N_1046[318] , 
         \fftinReg.q[318] , \fftinReg.q[319] , \fftinReg.q_1023__N_1046[321] , 
         \fftinReg.q_1023__N_1046[320] , \fftinReg.q[320] , \fftinReg.q[321] , 
         \fftinReg.q_1023__N_1046[323] , \fftinReg.q_1023__N_1046[322] , 
         \fftinReg.q[322] , \fftinReg.q[323] , \fftinReg.q_1023__N_1046[325] , 
         \fftinReg.q_1023__N_1046[324] , \fftinReg.q[324] , \fftinReg.q[325] , 
         \fftinReg.q_1023__N_1046[327] , \fftinReg.q_1023__N_1046[326] , 
         \fftinReg.q[326] , \fftinReg.q[327] , \fftinReg.q_1023__N_1046[329] , 
         \fftinReg.q_1023__N_1046[328] , \fftinReg.q[328] , \fftinReg.q[329] , 
         \fftinReg.q_1023__N_1046[331] , \fftinReg.q_1023__N_1046[330] , 
         \fftinReg.q[330] , \fftinReg.q[331] , \fftinReg.q_1023__N_1046[333] , 
         \fftinReg.q_1023__N_1046[332] , \fftinReg.q[332] , \fftinReg.q[333] , 
         \fftinReg.q_1023__N_1046[335] , \fftinReg.q_1023__N_1046[334] , 
         \fftinReg.q[334] , \fftinReg.q[335] , \fftinReg.q_1023__N_1046[337] , 
         \fftinReg.q_1023__N_1046[336] , \fftinReg.q[336] , \fftinReg.q[337] , 
         \fftinReg.q_1023__N_1046[339] , \fftinReg.q_1023__N_1046[338] , 
         \fftinReg.q[338] , \fftinReg.q[339] , \fftinReg.q_1023__N_1046[341] , 
         \fftinReg.q_1023__N_1046[340] , \fftinReg.q[340] , \fftinReg.q[341] , 
         \fftinReg.q_1023__N_1046[343] , \fftinReg.q_1023__N_1046[342] , 
         \fftinReg.q[342] , \fftinReg.q[343] , \fftinReg.q_1023__N_1046[345] , 
         \fftinReg.q_1023__N_1046[344] , \fftinReg.q[344] , \fftinReg.q[345] , 
         \fftinReg.q_1023__N_1046[347] , \fftinReg.q_1023__N_1046[346] , 
         \fftinReg.q[346] , \fftinReg.q[347] , \fftinReg.q_1023__N_1046[349] , 
         \fftinReg.q_1023__N_1046[348] , \fftinReg.q[348] , \fftinReg.q[349] , 
         \fftinReg.q_1023__N_1046[351] , \fftinReg.q_1023__N_1046[350] , 
         \fftinReg.q[350] , \fftinReg.q[351] , \fftinReg.q_1023__N_1046[353] , 
         \fftinReg.q_1023__N_1046[352] , \fftinReg.q[352] , \fftinReg.q[353] , 
         \fftinReg.q_1023__N_1046[355] , \fftinReg.q_1023__N_1046[354] , 
         \fftinReg.q[354] , \fftinReg.q[355] , \fftinReg.q_1023__N_1046[357] , 
         \fftinReg.q_1023__N_1046[356] , \fftinReg.q[356] , \fftinReg.q[357] , 
         \fftinReg.q_1023__N_1046[359] , \fftinReg.q_1023__N_1046[358] , 
         \fftinReg.q[358] , \fftinReg.q[359] , \fftinReg.q_1023__N_1046[361] , 
         \fftinReg.q_1023__N_1046[360] , \fftinReg.q[360] , \fftinReg.q[361] , 
         \fftinReg.q_1023__N_1046[363] , \fftinReg.q_1023__N_1046[362] , 
         \fftinReg.q[362] , \fftinReg.q[363] , \fftinReg.q_1023__N_1046[365] , 
         \fftinReg.q_1023__N_1046[364] , \fftinReg.q[364] , \fftinReg.q[365] , 
         \fftinReg.q_1023__N_1046[367] , \fftinReg.q_1023__N_1046[366] , 
         \fftinReg.q[366] , \fftinReg.q[367] , \fftinReg.q_1023__N_1046[369] , 
         \fftinReg.q_1023__N_1046[368] , \fftinReg.q[368] , \fftinReg.q[369] , 
         \fftinReg.q_1023__N_1046[371] , \fftinReg.q_1023__N_1046[370] , 
         \fftinReg.q[370] , \fftinReg.q[371] , \fftinReg.q_1023__N_1046[373] , 
         \fftinReg.q_1023__N_1046[372] , \fftinReg.q[372] , \fftinReg.q[373] , 
         \fftinReg.q_1023__N_1046[375] , \fftinReg.q_1023__N_1046[374] , 
         \fftinReg.q[374] , \fftinReg.q[375] , \fftinReg.q_1023__N_1046[377] , 
         \fftinReg.q_1023__N_1046[376] , \fftinReg.q[376] , \fftinReg.q[377] , 
         \fftinReg.q_1023__N_1046[379] , \fftinReg.q_1023__N_1046[378] , 
         \fftinReg.q[378] , \fftinReg.q[379] , \fftinReg.q_1023__N_1046[381] , 
         \fftinReg.q_1023__N_1046[380] , \fftinReg.q[380] , \fftinReg.q[381] , 
         \fftinReg.q_1023__N_1046[383] , \fftinReg.q_1023__N_1046[382] , 
         \fftinReg.q[382] , \fftinReg.q[383] , \fftinReg.q_1023__N_1046[385] , 
         \fftinReg.q_1023__N_1046[384] , \fftinReg.q[384] , \fftinReg.q[385] , 
         \fftinReg.q_1023__N_1046[387] , \fftinReg.q_1023__N_1046[386] , 
         \fftinReg.q[386] , \fftinReg.q[387] , \fftinReg.q_1023__N_1046[389] , 
         \fftinReg.q_1023__N_1046[388] , \fftinReg.q[388] , \fftinReg.q[389] , 
         \fftinReg.q_1023__N_1046[391] , \fftinReg.q_1023__N_1046[390] , 
         \fftinReg.q[390] , \fftinReg.q[391] , \fftinReg.q_1023__N_1046[393] , 
         \fftinReg.q_1023__N_1046[392] , \fftinReg.q[392] , \fftinReg.q[393] , 
         \fftinReg.q_1023__N_1046[395] , \fftinReg.q_1023__N_1046[394] , 
         \fftinReg.q[394] , \fftinReg.q[395] , \fftinReg.q_1023__N_1046[397] , 
         \fftinReg.q_1023__N_1046[396] , \fftinReg.q[396] , \fftinReg.q[397] , 
         \fftinReg.q_1023__N_1046[399] , \fftinReg.q_1023__N_1046[398] , 
         \fftinReg.q[398] , \fftinReg.q[399] , \fftinReg.q_1023__N_1046[401] , 
         \fftinReg.q_1023__N_1046[400] , \fftinReg.q[400] , \fftinReg.q[401] , 
         \fftinReg.q_1023__N_1046[403] , \fftinReg.q_1023__N_1046[402] , 
         \fftinReg.q[402] , \fftinReg.q[403] , \fftinReg.q_1023__N_1046[405] , 
         \fftinReg.q_1023__N_1046[404] , \fftinReg.q[404] , \fftinReg.q[405] , 
         \fftinReg.q_1023__N_1046[407] , \fftinReg.q_1023__N_1046[406] , 
         \fftinReg.q[406] , \fftinReg.q[407] , \fftinReg.q_1023__N_1046[409] , 
         \fftinReg.q_1023__N_1046[408] , \fftinReg.q[408] , \fftinReg.q[409] , 
         \fftinReg.q_1023__N_1046[411] , \fftinReg.q_1023__N_1046[410] , 
         \fftinReg.q[410] , \fftinReg.q[411] , \fftinReg.q_1023__N_1046[413] , 
         \fftinReg.q_1023__N_1046[412] , \fftinReg.q[412] , \fftinReg.q[413] , 
         \fftinReg.q_1023__N_1046[415] , \fftinReg.q_1023__N_1046[414] , 
         \fftinReg.q[414] , \fftinReg.q[415] , \fftinReg.q_1023__N_1046[417] , 
         \fftinReg.q_1023__N_1046[416] , \fftinReg.q[416] , \fftinReg.q[417] , 
         \fftinReg.q_1023__N_1046[419] , \fftinReg.q_1023__N_1046[418] , 
         \fftinReg.q[418] , \fftinReg.q[419] , \fftinReg.q_1023__N_1046[421] , 
         \fftinReg.q_1023__N_1046[420] , \fftinReg.q[420] , \fftinReg.q[421] , 
         \fftinReg.q_1023__N_1046[423] , \fftinReg.q_1023__N_1046[422] , 
         \fftinReg.q[422] , \fftinReg.q[423] , \fftinReg.q_1023__N_1046[425] , 
         \fftinReg.q_1023__N_1046[424] , \fftinReg.q[424] , \fftinReg.q[425] , 
         \fftinReg.q_1023__N_1046[427] , \fftinReg.q_1023__N_1046[426] , 
         \fftinReg.q[426] , \fftinReg.q[427] , \fftinReg.q_1023__N_1046[429] , 
         \fftinReg.q_1023__N_1046[428] , \fftinReg.q[428] , \fftinReg.q[429] , 
         \fftinReg.q_1023__N_1046[431] , \fftinReg.q_1023__N_1046[430] , 
         \fftinReg.q[430] , \fftinReg.q[431] , \fftinReg.q_1023__N_1046[433] , 
         \fftinReg.q_1023__N_1046[432] , \fftinReg.q[432] , \fftinReg.q[433] , 
         \fftinReg.q_1023__N_1046[435] , \fftinReg.q_1023__N_1046[434] , 
         \fftinReg.q[434] , \fftinReg.q[435] , \fftinReg.q_1023__N_1046[437] , 
         \fftinReg.q_1023__N_1046[436] , \fftinReg.q[436] , \fftinReg.q[437] , 
         \fftinReg.q_1023__N_1046[439] , \fftinReg.q_1023__N_1046[438] , 
         \fftinReg.q[438] , \fftinReg.q[439] , \fftinReg.q_1023__N_1046[441] , 
         \fftinReg.q_1023__N_1046[440] , \fftinReg.q[440] , \fftinReg.q[441] , 
         \fftinReg.q_1023__N_1046[443] , \fftinReg.q_1023__N_1046[442] , 
         \fftinReg.q[442] , \fftinReg.q[443] , \fftinReg.q_1023__N_1046[445] , 
         \fftinReg.q_1023__N_1046[444] , \fftinReg.q[444] , \fftinReg.q[445] , 
         \fftinReg.q_1023__N_1046[447] , \fftinReg.q_1023__N_1046[446] , 
         \fftinReg.q[446] , \fftinReg.q[447] , \fftinReg.q_1023__N_1046[449] , 
         \fftinReg.q_1023__N_1046[448] , \fftinReg.q[448] , \fftinReg.q[449] , 
         \fftinReg.q_1023__N_1046[451] , \fftinReg.q_1023__N_1046[450] , 
         \fftinReg.maxfan_replicated_net_57 , \fftinReg.q[450] , 
         \fftinReg.q[451] , \fftinReg.q_1023__N_1046[453] , 
         \fftinReg.q_1023__N_1046[452] , \fftinReg.q[452] , \fftinReg.q[453] , 
         \fftinReg.q_1023__N_1046[455] , \fftinReg.q_1023__N_1046[454] , 
         \fftinReg.q[454] , \fftinReg.q[455] , \fftinReg.q_1023__N_1046[457] , 
         \fftinReg.q_1023__N_1046[456] , \fftinReg.q[456] , \fftinReg.q[457] , 
         \fftinReg.q_1023__N_1046[459] , \fftinReg.q_1023__N_1046[458] , 
         \fftinReg.q[458] , \fftinReg.q[459] , \fftinReg.q_1023__N_1046[461] , 
         \fftinReg.q_1023__N_1046[460] , \fftinReg.q[460] , \fftinReg.q[461] , 
         \fftinReg.q_1023__N_1046[463] , \fftinReg.q_1023__N_1046[462] , 
         \fftinReg.q[462] , \fftinReg.q[463] , \fftinReg.q_1023__N_1046[465] , 
         \fftinReg.q_1023__N_1046[464] , \fftinReg.q[464] , \fftinReg.q[465] , 
         \fftinReg.q_1023__N_1046[467] , \fftinReg.q_1023__N_1046[466] , 
         \fftinReg.q[466] , \fftinReg.q[467] , \fftinReg.q_1023__N_1046[469] , 
         \fftinReg.q_1023__N_1046[468] , \fftinReg.q[468] , \fftinReg.q[469] , 
         \fftinReg.q_1023__N_1046[471] , \fftinReg.q_1023__N_1046[470] , 
         \fftinReg.q[470] , \fftinReg.q[471] , \fftinReg.q_1023__N_1046[473] , 
         \fftinReg.q_1023__N_1046[472] , \fftinReg.q[472] , \fftinReg.q[473] , 
         \fftinReg.q_1023__N_1046[475] , \fftinReg.q_1023__N_1046[474] , 
         \fftinReg.q[474] , \fftinReg.q[475] , \fftinReg.q_1023__N_1046[477] , 
         \fftinReg.q_1023__N_1046[476] , \fftinReg.q[476] , \fftinReg.q[477] , 
         \fftinReg.q_1023__N_1046[479] , \fftinReg.q_1023__N_1046[478] , 
         \fftinReg.q[478] , \fftinReg.q[479] , \fftinReg.q_1023__N_1046[481] , 
         \fftinReg.q_1023__N_1046[480] , \fftinReg.q[480] , \fftinReg.q[481] , 
         \fftinReg.q_1023__N_1046[483] , \fftinReg.q_1023__N_1046[482] , 
         \fftinReg.q[482] , \fftinReg.q[483] , \fftinReg.q_1023__N_1046[485] , 
         \fftinReg.q_1023__N_1046[484] , \fftinReg.q[484] , \fftinReg.q[485] , 
         \fftinReg.q_1023__N_1046[487] , \fftinReg.q_1023__N_1046[486] , 
         \fftinReg.q[486] , \fftinReg.q[487] , \fftinReg.q_1023__N_1046[489] , 
         \fftinReg.q_1023__N_1046[488] , \fftinReg.q[488] , \fftinReg.q[489] , 
         \fftinReg.q_1023__N_1046[491] , \fftinReg.q_1023__N_1046[490] , 
         \fftinReg.q[490] , \fftinReg.q[491] , \fftinReg.q_1023__N_1046[493] , 
         \fftinReg.q_1023__N_1046[492] , \fftinReg.q[492] , \fftinReg.q[493] , 
         \fftinReg.q_1023__N_1046[495] , \fftinReg.q_1023__N_1046[494] , 
         \fftinReg.q[494] , \fftinReg.q[495] , \fftinReg.q_1023__N_1046[497] , 
         \fftinReg.q_1023__N_1046[496] , \fftinReg.q[496] , \fftinReg.q[497] , 
         \fftinReg.q_1023__N_1046[499] , \fftinReg.q_1023__N_1046[498] , 
         \fftinReg.q[498] , \fftinReg.q[499] , \fftinReg.q_1023__N_1046[501] , 
         \fftinReg.q_1023__N_1046[500] , \fftinReg.q[500] , \fftinReg.q[501] , 
         \fftinReg.q_1023__N_1046[503] , \fftinReg.q_1023__N_1046[502] , 
         \fftinReg.q[502] , \fftinReg.q[503] , \fftinReg.q_1023__N_1046[505] , 
         \fftinReg.q_1023__N_1046[504] , \fftinReg.q[504] , \fftinReg.q[505] , 
         \fftinReg.q_1023__N_1046[507] , \fftinReg.q_1023__N_1046[506] , 
         \fftinReg.q[506] , \fftinReg.q[507] , \fftinReg.q_1023__N_1046[509] , 
         \fftinReg.q_1023__N_1046[508] , \fftinReg.q[508] , \fftinReg.q[509] , 
         \fftinReg.q_1023__N_1046[511] , \fftinReg.q_1023__N_1046[510] , 
         \fftinReg.q[510] , \fftinReg.q[511] , \fftinReg.q_1023__N_1046[513] , 
         \fftinReg.q_1023__N_1046[512] , \fftinReg.q[512] , \fftinReg.q[513] , 
         \fftinReg.q_1023__N_1046[515] , \fftinReg.q_1023__N_1046[514] , 
         \fftinReg.q[514] , \fftinReg.q[515] , \fftinReg.q_1023__N_1046[517] , 
         \fftinReg.q_1023__N_1046[516] , \fftinReg.q[516] , \fftinReg.q[517] , 
         \fftinReg.q_1023__N_1046[519] , \fftinReg.q_1023__N_1046[518] , 
         \fftinReg.q[518] , \fftinReg.q[519] , \fftinReg.q_1023__N_1046[521] , 
         \fftinReg.q_1023__N_1046[520] , \fftinReg.q[520] , \fftinReg.q[521] , 
         \fftinReg.q_1023__N_1046[523] , \fftinReg.q_1023__N_1046[522] , 
         \fftinReg.q[522] , \fftinReg.q[523] , \fftinReg.q_1023__N_1046[525] , 
         \fftinReg.q_1023__N_1046[524] , \fftinReg.q[524] , \fftinReg.q[525] , 
         \fftinReg.q_1023__N_1046[527] , \fftinReg.q_1023__N_1046[526] , 
         \fftinReg.q[526] , \fftinReg.q[527] , \fftinReg.q_1023__N_1046[529] , 
         \fftinReg.q_1023__N_1046[528] , \fftinReg.q[528] , \fftinReg.q[529] , 
         \fftinReg.q_1023__N_1046[531] , \fftinReg.q_1023__N_1046[530] , 
         \fftinReg.q[530] , \fftinReg.q[531] , \fftinReg.q_1023__N_1046[533] , 
         \fftinReg.q_1023__N_1046[532] , \fftinReg.q[532] , \fftinReg.q[533] , 
         \fftinReg.q_1023__N_1046[535] , \fftinReg.q_1023__N_1046[534] , 
         \fftinReg.q[534] , \fftinReg.q[535] , \fftinReg.q_1023__N_1046[537] , 
         \fftinReg.q_1023__N_1046[536] , \fftinReg.q[536] , \fftinReg.q[537] , 
         \fftinReg.q_1023__N_1046[539] , \fftinReg.q_1023__N_1046[538] , 
         \fftinReg.q[538] , \fftinReg.q[539] , \fftinReg.q_1023__N_1046[541] , 
         \fftinReg.q_1023__N_1046[540] , \fftinReg.q[540] , \fftinReg.q[541] , 
         \fftinReg.q_1023__N_1046[543] , \fftinReg.q_1023__N_1046[542] , 
         \fftinReg.q[542] , \fftinReg.q[543] , \fftinReg.q_1023__N_1046[545] , 
         \fftinReg.q_1023__N_1046[544] , \fftinReg.q[544] , \fftinReg.q[545] , 
         \fftinReg.q_1023__N_1046[547] , \fftinReg.q_1023__N_1046[546] , 
         \fftinReg.q[546] , \fftinReg.q[547] , \fftinReg.q_1023__N_1046[549] , 
         \fftinReg.q_1023__N_1046[548] , \fftinReg.q[548] , \fftinReg.q[549] , 
         \fftinReg.q_1023__N_1046[551] , \fftinReg.q_1023__N_1046[550] , 
         \fftinReg.q[550] , \fftinReg.q[551] , \fftinReg.q_1023__N_1046[553] , 
         \fftinReg.q_1023__N_1046[552] , \fftinReg.q[552] , \fftinReg.q[553] , 
         \fftinReg.q_1023__N_1046[555] , \fftinReg.q_1023__N_1046[554] , 
         \fftinReg.q[554] , \fftinReg.q[555] , \fftinReg.q_1023__N_1046[557] , 
         \fftinReg.q_1023__N_1046[556] , \fftinReg.q[556] , \fftinReg.q[557] , 
         \fftinReg.q_1023__N_1046[559] , \fftinReg.q_1023__N_1046[558] , 
         \fftinReg.q[558] , \fftinReg.q[559] , \fftinReg.q_1023__N_1046[561] , 
         \fftinReg.q_1023__N_1046[560] , \fftinReg.q[560] , \fftinReg.q[561] , 
         \fftinReg.q_1023__N_1046[563] , \fftinReg.q_1023__N_1046[562] , 
         \fftinReg.q[562] , \fftinReg.q[563] , \fftinReg.q_1023__N_1046[565] , 
         \fftinReg.q_1023__N_1046[564] , \fftinReg.q[564] , \fftinReg.q[565] , 
         \fftinReg.q_1023__N_1046[567] , \fftinReg.q_1023__N_1046[566] , 
         \fftinReg.q[566] , \fftinReg.q[567] , \fftinReg.q_1023__N_1046[569] , 
         \fftinReg.q_1023__N_1046[568] , \fftinReg.q[568] , \fftinReg.q[569] , 
         \fftinReg.q_1023__N_1046[571] , \fftinReg.q_1023__N_1046[570] , 
         \fftinReg.q[570] , \fftinReg.q[571] , \fftinReg.q_1023__N_1046[573] , 
         \fftinReg.q_1023__N_1046[572] , \fftinReg.q[572] , \fftinReg.q[573] , 
         \fftinReg.q_1023__N_1046[575] , \fftinReg.q_1023__N_1046[574] , 
         \fftinReg.q[574] , \fftinReg.q[575] , \fftinReg.q_1023__N_1046[577] , 
         \fftinReg.q_1023__N_1046[576] , \fftinReg.q[576] , \fftinReg.q[577] , 
         \fftinReg.q_1023__N_1046[579] , \fftinReg.q_1023__N_1046[578] , 
         \fftinReg.q[578] , \fftinReg.q[579] , \fftinReg.q_1023__N_1046[581] , 
         \fftinReg.q_1023__N_1046[580] , \fftinReg.q[580] , \fftinReg.q[581] , 
         \fftinReg.q_1023__N_1046[583] , \fftinReg.q_1023__N_1046[582] , 
         \fftinReg.q[582] , \fftinReg.q[583] , \fftinReg.q_1023__N_1046[585] , 
         \fftinReg.q_1023__N_1046[584] , \fftinReg.q[584] , \fftinReg.q[585] , 
         \fftinReg.q_1023__N_1046[587] , \fftinReg.q_1023__N_1046[586] , 
         \fftinReg.q[586] , \fftinReg.q[587] , \fftinReg.q_1023__N_1046[589] , 
         \fftinReg.q_1023__N_1046[588] , \fftinReg.q[588] , \fftinReg.q[589] , 
         \fftinReg.q_1023__N_1046[591] , \fftinReg.q_1023__N_1046[590] , 
         \fftinReg.q[590] , \fftinReg.q[591] , \fftinReg.q_1023__N_1046[593] , 
         \fftinReg.q_1023__N_1046[592] , \fftinReg.q[592] , \fftinReg.q[593] , 
         \fftinReg.q_1023__N_1046[595] , \fftinReg.q_1023__N_1046[594] , 
         \fftinReg.q[594] , \fftinReg.q[595] , \fftinReg.q_1023__N_1046[597] , 
         \fftinReg.q_1023__N_1046[596] , \fftinReg.q[596] , \fftinReg.q[597] , 
         \fftinReg.q_1023__N_1046[599] , \fftinReg.q_1023__N_1046[598] , 
         \fftinReg.q[598] , \fftinReg.q[599] , \fftinReg.q_1023__N_1046[601] , 
         \fftinReg.q_1023__N_1046[600] , \fftinReg.q[600] , \fftinReg.q[601] , 
         \fftinReg.q_1023__N_1046[603] , \fftinReg.q_1023__N_1046[602] , 
         \fftinReg.q[602] , \fftinReg.q[603] , \fftinReg.q_1023__N_1046[605] , 
         \fftinReg.q_1023__N_1046[604] , \fftinReg.q[604] , \fftinReg.q[605] , 
         \fftinReg.q_1023__N_1046[607] , \fftinReg.q_1023__N_1046[606] , 
         \fftinReg.q[606] , \fftinReg.q[607] , \fftinReg.q_1023__N_1046[609] , 
         \fftinReg.q_1023__N_1046[608] , \fftinReg.q[608] , \fftinReg.q[609] , 
         \fftinReg.q_1023__N_1046[611] , \fftinReg.q_1023__N_1046[610] , 
         \fftinReg.q[610] , \fftinReg.q[611] , \fftinReg.q_1023__N_1046[613] , 
         \fftinReg.q_1023__N_1046[612] , \fftinReg.q[612] , \fftinReg.q[613] , 
         \fftinReg.q_1023__N_1046[615] , \fftinReg.q_1023__N_1046[614] , 
         \fftinReg.q[614] , \fftinReg.q[615] , \fftinReg.q_1023__N_1046[617] , 
         \fftinReg.q_1023__N_1046[616] , \fftinReg.q[616] , \fftinReg.q[617] , 
         \fftinReg.q_1023__N_1046[619] , \fftinReg.q_1023__N_1046[618] , 
         \fftinReg.q[618] , \fftinReg.q[619] , \fftinReg.q_1023__N_1046[621] , 
         \fftinReg.q_1023__N_1046[620] , \fftinReg.q[620] , \fftinReg.q[621] , 
         \fftinReg.q_1023__N_1046[623] , \fftinReg.q_1023__N_1046[622] , 
         \fftinReg.q[622] , \fftinReg.q[623] , \fftinReg.q_1023__N_1046[625] , 
         \fftinReg.q_1023__N_1046[624] , \fftinReg.q[624] , \fftinReg.q[625] , 
         \fftinReg.q_1023__N_1046[627] , \fftinReg.q_1023__N_1046[626] , 
         \fftinReg.q[626] , \fftinReg.q[627] , \fftinReg.q_1023__N_1046[629] , 
         \fftinReg.q_1023__N_1046[628] , \fftinReg.q[628] , \fftinReg.q[629] , 
         \fftinReg.q_1023__N_1046[631] , \fftinReg.q_1023__N_1046[630] , 
         \fftinReg.q[630] , \fftinReg.q[631] , \fftinReg.q_1023__N_1046[633] , 
         \fftinReg.q_1023__N_1046[632] , \fftinReg.q[632] , \fftinReg.q[633] , 
         \fftinReg.q_1023__N_1046[635] , \fftinReg.q_1023__N_1046[634] , 
         \fftinReg.q[634] , \fftinReg.q[635] , \fftinReg.q_1023__N_1046[637] , 
         \fftinReg.q_1023__N_1046[636] , \fftinReg.q[636] , \fftinReg.q[637] , 
         \fftinReg.q_1023__N_1046[639] , \fftinReg.q_1023__N_1046[638] , 
         \fftinReg.q[638] , \fftinReg.q[639] , \fftinReg.q_1023__N_1046[641] , 
         \fftinReg.q_1023__N_1046[640] , \fftinReg.q[640] , \fftinReg.q[641] , 
         \fftinReg.q_1023__N_1046[643] , \fftinReg.q_1023__N_1046[642] , 
         \fftinReg.q[642] , \fftinReg.q[643] , \fftinReg.q_1023__N_1046[645] , 
         \fftinReg.q_1023__N_1046[644] , \fftinReg.q[644] , \fftinReg.q[645] , 
         \fftinReg.q_1023__N_1046[647] , \fftinReg.q_1023__N_1046[646] , 
         \fftinReg.q[646] , \fftinReg.q[647] , \fftinReg.q_1023__N_1046[649] , 
         \fftinReg.q_1023__N_1046[648] , \fftinReg.q[648] , \fftinReg.q[649] , 
         \fftinReg.q_1023__N_1046[651] , \fftinReg.q_1023__N_1046[650] , 
         \fftinReg.q[650] , \fftinReg.q[651] , \fftinReg.q_1023__N_1046[653] , 
         \fftinReg.q_1023__N_1046[652] , \fftinReg.q[652] , \fftinReg.q[653] , 
         \fftinReg.q_1023__N_1046[655] , \fftinReg.q_1023__N_1046[654] , 
         \fftinReg.q[654] , \fftinReg.q[655] , \fftinReg.q_1023__N_1046[657] , 
         \fftinReg.q_1023__N_1046[656] , \fftinReg.q[656] , \fftinReg.q[657] , 
         \fftinReg.q_1023__N_1046[659] , \fftinReg.q_1023__N_1046[658] , 
         \fftinReg.q[658] , \fftinReg.q[659] , \fftinReg.q_1023__N_1046[661] , 
         \fftinReg.q_1023__N_1046[660] , \fftinReg.q[660] , \fftinReg.q[661] , 
         \fftinReg.q_1023__N_1046[663] , \fftinReg.q_1023__N_1046[662] , 
         \fftinReg.q[662] , \fftinReg.q[663] , \fftinReg.q_1023__N_1046[665] , 
         \fftinReg.q_1023__N_1046[664] , \fftinReg.q[664] , \fftinReg.q[665] , 
         \fftinReg.q_1023__N_1046[667] , \fftinReg.q_1023__N_1046[666] , 
         \fftinReg.q[666] , \fftinReg.q[667] , \fftinReg.q_1023__N_1046[669] , 
         \fftinReg.q_1023__N_1046[668] , \fftinReg.q[668] , \fftinReg.q[669] , 
         \fftinReg.q_1023__N_1046[671] , \fftinReg.q_1023__N_1046[670] , 
         \fftinReg.q[670] , \fftinReg.q[671] , \fftinReg.q_1023__N_1046[673] , 
         \fftinReg.q_1023__N_1046[672] , \fftinReg.q[672] , \fftinReg.q[673] , 
         \fftinReg.q_1023__N_1046[675] , \fftinReg.q_1023__N_1046[674] , 
         \fftinReg.q[674] , \fftinReg.q[675] , \fftinReg.q_1023__N_1046[677] , 
         \fftinReg.q_1023__N_1046[676] , \fftinReg.q[676] , \fftinReg.q[677] , 
         \fftinReg.q_1023__N_1046[679] , \fftinReg.q_1023__N_1046[678] , 
         \fftinReg.q[678] , \fftinReg.q[679] , \fftinReg.q_1023__N_1046[681] , 
         \fftinReg.q_1023__N_1046[680] , \fftinReg.q[680] , \fftinReg.q[681] , 
         \fftinReg.q_1023__N_1046[683] , \fftinReg.q_1023__N_1046[682] , 
         \fftinReg.q[682] , \fftinReg.q[683] , \fftinReg.q_1023__N_1046[685] , 
         \fftinReg.q_1023__N_1046[684] , \fftinReg.q[684] , \fftinReg.q[685] , 
         \fftinReg.q_1023__N_1046[687] , \fftinReg.q_1023__N_1046[686] , 
         \fftinReg.q[686] , \fftinReg.q[687] , \fftinReg.q_1023__N_1046[689] , 
         \fftinReg.q_1023__N_1046[688] , \fftinReg.q[688] , \fftinReg.q[689] , 
         \fftinReg.q_1023__N_1046[691] , \fftinReg.q_1023__N_1046[690] , 
         \fftinReg.q[690] , \fftinReg.q[691] , \fftinReg.q_1023__N_1046[693] , 
         \fftinReg.q_1023__N_1046[692] , \fftinReg.q[692] , \fftinReg.q[693] , 
         \fftinReg.q_1023__N_1046[695] , \fftinReg.q_1023__N_1046[694] , 
         \fftinReg.q[694] , \fftinReg.q[695] , \fftinReg.q_1023__N_1046[697] , 
         \fftinReg.q_1023__N_1046[696] , \fftinReg.q[696] , \fftinReg.q[697] , 
         \fftinReg.q_1023__N_1046[699] , \fftinReg.q_1023__N_1046[698] , 
         \fftinReg.q[698] , \fftinReg.q[699] , \fftinReg.q_1023__N_1046[701] , 
         \fftinReg.q_1023__N_1046[700] , \fftinReg.q[700] , \fftinReg.q[701] , 
         \fftinReg.q_1023__N_1046[703] , \fftinReg.q_1023__N_1046[702] , 
         \fftinReg.q[702] , \fftinReg.q[703] , \fftinReg.q_1023__N_1046[705] , 
         \fftinReg.q_1023__N_1046[704] , \fftinReg.q[704] , \fftinReg.q[705] , 
         \fftinReg.q_1023__N_1046[707] , \fftinReg.q_1023__N_1046[706] , 
         \fftinReg.q[706] , \fftinReg.q[707] , \fftinReg.q_1023__N_1046[709] , 
         \fftinReg.q_1023__N_1046[708] , \fftinReg.q[708] , \fftinReg.q[709] , 
         \fftinReg.q_1023__N_1046[711] , \fftinReg.q_1023__N_1046[710] , 
         \fftinReg.q[710] , \fftinReg.q[711] , \fftinReg.q_1023__N_1046[713] , 
         \fftinReg.q_1023__N_1046[712] , \fftinReg.q[712] , \fftinReg.q[713] , 
         \fftinReg.q_1023__N_1046[715] , \fftinReg.q_1023__N_1046[714] , 
         \fftinReg.q[714] , \fftinReg.q[715] , \fftinReg.q_1023__N_1046[717] , 
         \fftinReg.q_1023__N_1046[716] , \fftinReg.q[716] , \fftinReg.q[717] , 
         \fftinReg.q_1023__N_1046[719] , \fftinReg.q_1023__N_1046[718] , 
         \fftinReg.q[718] , \fftinReg.q[719] , \fftinReg.q_1023__N_1046[721] , 
         \fftinReg.q_1023__N_1046[720] , \fftinReg.q[720] , \fftinReg.q[721] , 
         \fftinReg.q_1023__N_1046[723] , \fftinReg.q_1023__N_1046[722] , 
         \fftinReg.q[722] , \fftinReg.q[723] , \fftinReg.q_1023__N_1046[725] , 
         \fftinReg.q_1023__N_1046[724] , \fftinReg.q[724] , \fftinReg.q[725] , 
         \fftinReg.q_1023__N_1046[727] , \fftinReg.q_1023__N_1046[726] , 
         \fftinReg.q[726] , \fftinReg.q[727] , \fftinReg.q_1023__N_1046[729] , 
         \fftinReg.q_1023__N_1046[728] , \fftinReg.q[728] , \fftinReg.q[729] , 
         \fftinReg.q_1023__N_1046[731] , \fftinReg.q_1023__N_1046[730] , 
         \fftinReg.q[730] , \fftinReg.q[731] , \fftinReg.q_1023__N_1046[733] , 
         \fftinReg.q_1023__N_1046[732] , \fftinReg.q[732] , \fftinReg.q[733] , 
         \fftinReg.q_1023__N_1046[735] , \fftinReg.q_1023__N_1046[734] , 
         \fftinReg.q[734] , \fftinReg.q[735] , \fftinReg.q_1023__N_1046[737] , 
         \fftinReg.q_1023__N_1046[736] , \fftinReg.q[736] , \fftinReg.q[737] , 
         \fftinReg.q_1023__N_1046[739] , \fftinReg.q_1023__N_1046[738] , 
         \fftinReg.q[738] , \fftinReg.q[739] , \fftinReg.q_1023__N_1046[741] , 
         \fftinReg.q_1023__N_1046[740] , \fftinReg.q[740] , \fftinReg.q[741] , 
         \fftinReg.q_1023__N_1046[743] , \fftinReg.q_1023__N_1046[742] , 
         \fftinReg.q[742] , \fftinReg.q[743] , \fftinReg.q_1023__N_1046[745] , 
         \fftinReg.q_1023__N_1046[744] , \fftinReg.q[744] , \fftinReg.q[745] , 
         \fftinReg.q_1023__N_1046[747] , \fftinReg.q_1023__N_1046[746] , 
         \fftinReg.q[746] , \fftinReg.q[747] , \fftinReg.q_1023__N_1046[749] , 
         \fftinReg.q_1023__N_1046[748] , \fftinReg.q[748] , \fftinReg.q[749] , 
         \fftinReg.q_1023__N_1046[751] , \fftinReg.q_1023__N_1046[750] , 
         \fftinReg.q[750] , \fftinReg.q[751] , \fftinReg.q_1023__N_1046[753] , 
         \fftinReg.q_1023__N_1046[752] , \fftinReg.q[752] , \fftinReg.q[753] , 
         \fftinReg.q_1023__N_1046[755] , \fftinReg.q_1023__N_1046[754] , 
         \fftinReg.q[754] , \fftinReg.q[755] , \fftinReg.q_1023__N_1046[757] , 
         \fftinReg.q_1023__N_1046[756] , \fftinReg.q[756] , \fftinReg.q[757] , 
         \fftinReg.q_1023__N_1046[759] , \fftinReg.q_1023__N_1046[758] , 
         \fftinReg.q[758] , \fftinReg.q[759] , \fftinReg.q_1023__N_1046[761] , 
         \fftinReg.q_1023__N_1046[760] , \fftinReg.q[760] , \fftinReg.q[761] , 
         \fftinReg.q_1023__N_1046[763] , \fftinReg.q_1023__N_1046[762] , 
         \fftinReg.q[762] , \fftinReg.q[763] , \fftinReg.q_1023__N_1046[765] , 
         \fftinReg.q_1023__N_1046[764] , \fftinReg.q[764] , \fftinReg.q[765] , 
         \fftinReg.q_1023__N_1046[767] , \fftinReg.q_1023__N_1046[766] , 
         \fftinReg.q[766] , \fftinReg.q[767] , \fftinReg.q_1023__N_1046[769] , 
         \fftinReg.q_1023__N_1046[768] , \fftinReg.q[768] , \fftinReg.q[769] , 
         \fftinReg.q_1023__N_1046[771] , \fftinReg.q_1023__N_1046[770] , 
         \fftinReg.q[770] , \fftinReg.q[771] , \fftinReg.q_1023__N_1046[773] , 
         \fftinReg.q_1023__N_1046[772] , \fftinReg.q[772] , \fftinReg.q[773] , 
         \fftinReg.q_1023__N_1046[775] , \fftinReg.q_1023__N_1046[774] , 
         \fftinReg.q[774] , \fftinReg.q[775] , \fftinReg.q_1023__N_1046[777] , 
         \fftinReg.q_1023__N_1046[776] , \fftinReg.q[776] , \fftinReg.q[777] , 
         \fftinReg.q_1023__N_1046[779] , \fftinReg.q_1023__N_1046[778] , 
         \fftinReg.q[778] , \fftinReg.q[779] , \fftinReg.q_1023__N_1046[781] , 
         \fftinReg.q_1023__N_1046[780] , \fftinReg.q[780] , \fftinReg.q[781] , 
         \fftinReg.q_1023__N_1046[783] , \fftinReg.q_1023__N_1046[782] , 
         \fftinReg.q[782] , \fftinReg.q[783] , \fftinReg.q_1023__N_1046[785] , 
         \fftinReg.q_1023__N_1046[784] , \fftinReg.q[784] , \fftinReg.q[785] , 
         \fftinReg.q_1023__N_1046[787] , \fftinReg.q_1023__N_1046[786] , 
         \fftinReg.q[786] , \fftinReg.q[787] , \fftinReg.q_1023__N_1046[789] , 
         \fftinReg.q_1023__N_1046[788] , \fftinReg.q[788] , \fftinReg.q[789] , 
         \fftinReg.q_1023__N_1046[791] , \fftinReg.q_1023__N_1046[790] , 
         \fftinReg.q[790] , \fftinReg.q[791] , \fftinReg.q_1023__N_1046[793] , 
         \fftinReg.q_1023__N_1046[792] , \fftinReg.q[792] , \fftinReg.q[793] , 
         \fftinReg.q_1023__N_1046[795] , \fftinReg.q_1023__N_1046[794] , 
         \fftinReg.q[794] , \fftinReg.q[795] , \fftinReg.q_1023__N_1046[797] , 
         \fftinReg.q_1023__N_1046[796] , \fftinReg.q[796] , \fftinReg.q[797] , 
         \fftinReg.q_1023__N_1046[799] , \fftinReg.q_1023__N_1046[798] , 
         \fftinReg.q[798] , \fftinReg.q[799] , \fftinReg.q_1023__N_1046[801] , 
         \fftinReg.q_1023__N_1046[800] , \fftinReg.q[800] , \fftinReg.q[801] , 
         \fftinReg.q_1023__N_1046[803] , \fftinReg.q_1023__N_1046[802] , 
         \fftinReg.q[802] , \fftinReg.q[803] , \fftinReg.q_1023__N_1046[805] , 
         \fftinReg.q_1023__N_1046[804] , \fftinReg.q[804] , \fftinReg.q[805] , 
         \fftinReg.q_1023__N_1046[807] , \fftinReg.q_1023__N_1046[806] , 
         \fftinReg.q[806] , \fftinReg.q[807] , \fftinReg.q_1023__N_1046[809] , 
         \fftinReg.q_1023__N_1046[808] , \fftinReg.q[808] , \fftinReg.q[809] , 
         \fftinReg.q_1023__N_1046[811] , \fftinReg.q_1023__N_1046[810] , 
         \fftinReg.q[810] , \fftinReg.q[811] , \fftinReg.q_1023__N_1046[813] , 
         \fftinReg.q_1023__N_1046[812] , \fftinReg.q[812] , \fftinReg.q[813] , 
         \fftinReg.q_1023__N_1046[815] , \fftinReg.q_1023__N_1046[814] , 
         \fftinReg.q[814] , \fftinReg.q[815] , \fftinReg.q_1023__N_1046[817] , 
         \fftinReg.q_1023__N_1046[816] , \fftinReg.q[816] , \fftinReg.q[817] , 
         \fftinReg.q_1023__N_1046[819] , \fftinReg.q_1023__N_1046[818] , 
         \fftinReg.q[818] , \fftinReg.q[819] , \fftinReg.q_1023__N_1046[821] , 
         \fftinReg.q_1023__N_1046[820] , \fftinReg.q[820] , \fftinReg.q[821] , 
         \fftinReg.q_1023__N_1046[823] , \fftinReg.q_1023__N_1046[822] , 
         \fftinReg.q[822] , \fftinReg.q[823] , \fftinReg.q_1023__N_1046[825] , 
         \fftinReg.q_1023__N_1046[824] , \fftinReg.q[824] , \fftinReg.q[825] , 
         \fftinReg.q_1023__N_1046[827] , \fftinReg.q_1023__N_1046[826] , 
         \fftinReg.q[826] , \fftinReg.q[827] , \fftinReg.q_1023__N_1046[829] , 
         \fftinReg.q_1023__N_1046[828] , \fftinReg.q[828] , \fftinReg.q[829] , 
         \fftinReg.q_1023__N_1046[831] , \fftinReg.q_1023__N_1046[830] , 
         \fftinReg.q[830] , \fftinReg.q[831] , \fftinReg.q_1023__N_1046[833] , 
         \fftinReg.q_1023__N_1046[832] , \fftinReg.q[832] , \fftinReg.q[833] , 
         \fftinReg.q_1023__N_1046[835] , \fftinReg.q_1023__N_1046[834] , 
         \fftinReg.q[834] , \fftinReg.q[835] , \fftinReg.q_1023__N_1046[837] , 
         \fftinReg.q_1023__N_1046[836] , \fftinReg.q[836] , \fftinReg.q[837] , 
         \fftinReg.q_1023__N_1046[839] , \fftinReg.q_1023__N_1046[838] , 
         \fftinReg.q[838] , \fftinReg.q[839] , \fftinReg.q_1023__N_1046[841] , 
         \fftinReg.q_1023__N_1046[840] , \fftinReg.q[840] , \fftinReg.q[841] , 
         \fftinReg.q_1023__N_1046[843] , \fftinReg.q_1023__N_1046[842] , 
         \fftinReg.q[842] , \fftinReg.q[843] , \fftinReg.q_1023__N_1046[845] , 
         \fftinReg.q_1023__N_1046[844] , \fftinReg.q[844] , \fftinReg.q[845] , 
         \fftinReg.q_1023__N_1046[847] , \fftinReg.q_1023__N_1046[846] , 
         \fftinReg.q[846] , \fftinReg.q[847] , \fftinReg.q_1023__N_1046[849] , 
         \fftinReg.q_1023__N_1046[848] , \fftinReg.q[848] , \fftinReg.q[849] , 
         \fftinReg.q_1023__N_1046[851] , \fftinReg.q_1023__N_1046[850] , 
         \fftinReg.q[850] , \fftinReg.q[851] , \fftinReg.q_1023__N_1046[853] , 
         \fftinReg.q_1023__N_1046[852] , \fftinReg.q[852] , \fftinReg.q[853] , 
         \fftinReg.q_1023__N_1046[855] , \fftinReg.q_1023__N_1046[854] , 
         \fftinReg.q[854] , \fftinReg.q[855] , \fftinReg.q_1023__N_1046[857] , 
         \fftinReg.q_1023__N_1046[856] , \fftinReg.q[856] , \fftinReg.q[857] , 
         \fftinReg.q_1023__N_1046[859] , \fftinReg.q_1023__N_1046[858] , 
         \fftinReg.q[858] , \fftinReg.q[859] , \fftinReg.q_1023__N_1046[861] , 
         \fftinReg.q_1023__N_1046[860] , \fftinReg.q[860] , \fftinReg.q[861] , 
         \fftinReg.q_1023__N_1046[863] , \fftinReg.q_1023__N_1046[862] , 
         \fftinReg.q[862] , \fftinReg.q[863] , \fftinReg.q_1023__N_1046[865] , 
         \fftinReg.q_1023__N_1046[864] , \fftinReg.q[864] , \fftinReg.q[865] , 
         \fftinReg.q_1023__N_1046[867] , \fftinReg.q_1023__N_1046[866] , 
         \fftinReg.q[866] , \fftinReg.q[867] , \fftinReg.q_1023__N_1046[869] , 
         \fftinReg.q_1023__N_1046[868] , \fftinReg.q[868] , \fftinReg.q[869] , 
         \fftinReg.q_1023__N_1046[871] , \fftinReg.q_1023__N_1046[870] , 
         \fftinReg.q[870] , \fftinReg.q[871] , \fftinReg.q_1023__N_1046[873] , 
         \fftinReg.q_1023__N_1046[872] , \fftinReg.q[872] , \fftinReg.q[873] , 
         \fftinReg.q_1023__N_1046[875] , \fftinReg.q_1023__N_1046[874] , 
         \fftinReg.q[874] , \fftinReg.q[875] , \fftinReg.q_1023__N_1046[877] , 
         \fftinReg.q_1023__N_1046[876] , \fftinReg.q[876] , \fftinReg.q[877] , 
         \fftinReg.q_1023__N_1046[879] , \fftinReg.q_1023__N_1046[878] , 
         \fftinReg.q[878] , \fftinReg.q[879] , \fftinReg.q_1023__N_1046[881] , 
         \fftinReg.q_1023__N_1046[880] , \fftinReg.q[880] , \fftinReg.q[881] , 
         \fftinReg.q_1023__N_1046[883] , \fftinReg.q_1023__N_1046[882] , 
         \fftinReg.q[882] , \fftinReg.q[883] , \fftinReg.q_1023__N_1046[885] , 
         \fftinReg.q_1023__N_1046[884] , \fftinReg.q[884] , \fftinReg.q[885] , 
         \fftinReg.q_1023__N_1046[887] , \fftinReg.q_1023__N_1046[886] , 
         \fftinReg.q[886] , \fftinReg.q[887] , \fftinReg.q_1023__N_1046[889] , 
         \fftinReg.q_1023__N_1046[888] , \fftinReg.q[888] , \fftinReg.q[889] , 
         \fftinReg.q_1023__N_1046[891] , \fftinReg.q_1023__N_1046[890] , 
         \fftinReg.q[890] , \fftinReg.q[891] , \fftinReg.q_1023__N_1046[893] , 
         \fftinReg.q_1023__N_1046[892] , \fftinReg.q[892] , \fftinReg.q[893] , 
         \fftinReg.q_1023__N_1046[895] , \fftinReg.q_1023__N_1046[894] , 
         \fftinReg.q[894] , \fftinReg.q[895] , \fftinReg.q_1023__N_1046[897] , 
         \fftinReg.q_1023__N_1046[896] , \fftinReg.q[896] , \fftinReg.q[897] , 
         \fftinReg.q_1023__N_1046[899] , \fftinReg.q_1023__N_1046[898] , 
         \fftinReg.q[898] , \fftinReg.q[899] , \fftinReg.q_1023__N_1046[901] , 
         \fftinReg.q_1023__N_1046[900] , \fftinReg.q[900] , \fftinReg.q[901] , 
         \fftinReg.q_1023__N_1046[903] , \fftinReg.q_1023__N_1046[902] , 
         \fftinReg.q[902] , \fftinReg.q[903] , \fftinReg.q_1023__N_1046[905] , 
         \fftinReg.q_1023__N_1046[904] , \fftinReg.q[904] , \fftinReg.q[905] , 
         \fftinReg.q_1023__N_1046[907] , \fftinReg.q_1023__N_1046[906] , 
         \fftinReg.q[906] , \fftinReg.q[907] , \fftinReg.q_1023__N_1046[909] , 
         \fftinReg.q_1023__N_1046[908] , \fftinReg.q[908] , \fftinReg.q[909] , 
         \fftinReg.q_1023__N_1046[911] , \fftinReg.q_1023__N_1046[910] , 
         \fftinReg.q[910] , \fftinReg.q[911] , \fftinReg.q_1023__N_1046[913] , 
         \fftinReg.q_1023__N_1046[912] , \fftinReg.q[912] , \fftinReg.q[913] , 
         \fftinReg.q_1023__N_1046[915] , \fftinReg.q_1023__N_1046[914] , 
         \fftinReg.q[914] , \fftinReg.q[915] , \fftinReg.q_1023__N_1046[917] , 
         \fftinReg.q_1023__N_1046[916] , \fftinReg.q[916] , \fftinReg.q[917] , 
         \fftinReg.q_1023__N_1046[919] , \fftinReg.q_1023__N_1046[918] , 
         \fftinReg.q[918] , \fftinReg.q[919] , \fftinReg.q_1023__N_1046[921] , 
         \fftinReg.q_1023__N_1046[920] , \fftinReg.q[920] , \fftinReg.q[921] , 
         \fftinReg.q_1023__N_1046[923] , \fftinReg.q_1023__N_1046[922] , 
         \fftinReg.q[922] , \fftinReg.q[923] , \fftinReg.q_1023__N_1046[925] , 
         \fftinReg.q_1023__N_1046[924] , \fftinReg.q[924] , \fftinReg.q[925] , 
         \fftinReg.q_1023__N_1046[927] , \fftinReg.q_1023__N_1046[926] , 
         \fftinReg.q[926] , \fftinReg.q[927] , \fftinReg.q_1023__N_1046[929] , 
         \fftinReg.q_1023__N_1046[928] , \fftinReg.q[928] , \fftinReg.q[929] , 
         \fftinReg.q_1023__N_1046[931] , \fftinReg.q_1023__N_1046[930] , 
         \fftinReg.q[930] , \fftinReg.q[931] , \fftinReg.q_1023__N_1046[933] , 
         \fftinReg.q_1023__N_1046[932] , \fftinReg.q[932] , \fftinReg.q[933] , 
         \fftinReg.q_1023__N_1046[935] , \fftinReg.q_1023__N_1046[934] , 
         \fftinReg.q[934] , \fftinReg.q[935] , \fftinReg.q_1023__N_1046[937] , 
         \fftinReg.q_1023__N_1046[936] , \fftinReg.q[936] , \fftinReg.q[937] , 
         \fftinReg.q_1023__N_1046[939] , \fftinReg.q_1023__N_1046[938] , 
         \fftinReg.q[938] , \fftinReg.q[939] , \fftinReg.q_1023__N_1046[941] , 
         \fftinReg.q_1023__N_1046[940] , \fftinReg.q[940] , \fftinReg.q[941] , 
         \fftinReg.q_1023__N_1046[943] , \fftinReg.q_1023__N_1046[942] , 
         \fftinReg.q[942] , \fftinReg.q[943] , \fftinReg.q_1023__N_1046[945] , 
         \fftinReg.q_1023__N_1046[944] , \fftinReg.q[944] , \fftinReg.q[945] , 
         \fftinReg.q_1023__N_1046[947] , \fftinReg.q_1023__N_1046[946] , 
         \fftinReg.q[946] , \fftinReg.q[947] , \fftinReg.q_1023__N_1046[949] , 
         \fftinReg.q_1023__N_1046[948] , \fftinReg.q[948] , \fftinReg.q[949] , 
         \fftinReg.q_1023__N_1046[951] , \fftinReg.q_1023__N_1046[950] , 
         \fftinReg.q[950] , \fftinReg.q[951] , \fftinReg.q_1023__N_1046[953] , 
         \fftinReg.q_1023__N_1046[952] , \fftinReg.q[952] , \fftinReg.q[953] , 
         \fftinReg.q_1023__N_1046[955] , \fftinReg.q_1023__N_1046[954] , 
         \fftinReg.q[954] , \fftinReg.q[955] , \fftinReg.q_1023__N_1046[957] , 
         \fftinReg.q_1023__N_1046[956] , \fftinReg.q[956] , \fftinReg.q[957] , 
         \fftinReg.q_1023__N_1046[959] , \fftinReg.q_1023__N_1046[958] , 
         \fftinReg.q[958] , \fftinReg.q[959] , \fftinReg.q_1023__N_1046[961] , 
         \fftinReg.q_1023__N_1046[960] , \fftinReg.q[960] , \fftinReg.q[961] , 
         \fftinReg.q_1023__N_1046[963] , \fftinReg.q_1023__N_1046[962] , 
         \fftinReg.q[962] , \fftinReg.q[963] , \fftinReg.q_1023__N_1046[965] , 
         \fftinReg.q_1023__N_1046[964] , \fftinReg.q[964] , \fftinReg.q[965] , 
         \fftinReg.q_1023__N_1046[967] , \fftinReg.q_1023__N_1046[966] , 
         \fftinReg.q[966] , \fftinReg.q[967] , \fftinReg.q_1023__N_1046[969] , 
         \fftinReg.q_1023__N_1046[968] , \fftinReg.q[968] , \fftinReg.q[969] , 
         \fftinReg.q_1023__N_1046[971] , \fftinReg.q_1023__N_1046[970] , 
         \fftinReg.q[970] , \fftinReg.q[971] , \fftinReg.q_1023__N_1046[973] , 
         \fftinReg.q_1023__N_1046[972] , \fftinReg.q[972] , \fftinReg.q[973] , 
         \fftinReg.q_1023__N_1046[975] , \fftinReg.q_1023__N_1046[974] , 
         \fftinReg.q[974] , \fftinReg.q[975] , \fftinReg.q_1023__N_1046[977] , 
         \fftinReg.q_1023__N_1046[976] , \fftinReg.q[976] , \fftinReg.q[977] , 
         \fftinReg.q_1023__N_1046[979] , \fftinReg.q_1023__N_1046[978] , 
         \fftinReg.q[978] , \fftinReg.q[979] , \fftinReg.q_1023__N_1046[981] , 
         \fftinReg.q_1023__N_1046[980] , \fftinReg.q[980] , \fftinReg.q[981] , 
         \fftinReg.q_1023__N_1046[983] , \fftinReg.q_1023__N_1046[982] , 
         \fftinReg.q[982] , \fftinReg.q[983] , \fftinReg.q_1023__N_1046[985] , 
         \fftinReg.q_1023__N_1046[984] , \fftinReg.q[984] , \fftinReg.q[985] , 
         \fftinReg.q_1023__N_1046[987] , \fftinReg.q_1023__N_1046[986] , 
         \fftinReg.q[986] , \fftinReg.q[987] , \fftinReg.q_1023__N_1046[989] , 
         \fftinReg.q_1023__N_1046[988] , \fftinReg.q[988] , \fftinReg.q[989] , 
         \fftinReg.q_1023__N_1046[991] , \fftinReg.q_1023__N_1046[990] , 
         \fftinReg.q[990] , \fftinReg.q[991] , \fftinReg.q_1023__N_1046[993] , 
         \fftinReg.q_1023__N_1046[992] , \fftinReg.q[992] , \fftinReg.q[993] , 
         \fftinReg.q_1023__N_1046[995] , \fftinReg.q_1023__N_1046[994] , 
         \fftinReg.q[994] , \fftinReg.q[995] , \fftinReg.q_1023__N_1046[997] , 
         \fftinReg.q_1023__N_1046[996] , \fftinReg.q[996] , \fftinReg.q[997] , 
         \fftinReg.q_1023__N_1046[999] , \fftinReg.q_1023__N_1046[998] , 
         \fftinReg.q[998] , \fftinReg.q[999] , \fftinReg.q_1023__N_1046[1000] , 
         \fftinReg.q[1000] , \fftinReg.q_1023__N_1046[1002] , 
         \fftinReg.q_1023__N_1046[1001] , \fftinReg.maxfan_replicated_net_23 , 
         \fftinReg.q[1001] , \fftinReg.q[1002] , 
         \fftinReg.q_1023__N_1046[1004] , \fftinReg.q_1023__N_1046[1003] , 
         \fftinReg.q[1003] , \fftinReg.q[1004] , 
         \fftinReg.q_1023__N_1046[1006] , \fftinReg.q_1023__N_1046[1005] , 
         \fftinReg.q[1005] , \fftinReg.q[1006] , 
         \fftinReg.q_1023__N_1046[1007] , \fftinReg.q[1007] , 
         \fftinReg.q_1023__N_1046[1009] , \fftinReg.q_1023__N_1046[1008] , 
         \fft_input32[16] , \fft_input32[17] , \fftinReg.q_1023__N_1046[1011] , 
         \fftinReg.q_1023__N_1046[1010] , \fft_input32[18] , \fft_input32[19] , 
         \fftinReg.q_1023__N_1046[1013] , \fftinReg.q_1023__N_1046[1012] , 
         \fft_input32[20] , \fft_input32[21] , \fftinReg.q_1023__N_1046[1015] , 
         \fftinReg.q_1023__N_1046[1014] , \fft_input32[22] , \fft_input32[23] , 
         \fftinReg.q_1023__N_1046[1017] , \fftinReg.q_1023__N_1046[1016] , 
         \fft_input32[24] , \fft_input32[25] , \fftinReg.q_1023__N_1046[1019] , 
         \fftinReg.q_1023__N_1046[1018] , \fft_input32[26] , \fft_input32[27] , 
         \fftinReg.q_1023__N_1046[1021] , \fftinReg.q_1023__N_1046[1020] , 
         \fft_input32[28] , \fft_input32[29] , \fftinReg.q_1023__N_1046[1023] , 
         \fftinReg.q_1023__N_1046[1022] , \fft_input32[30] , \fft_input32[31] , 
         \fft_input1024[15].sig_003.FeedThruLUT , \fftinReg.n11550 , 
         \nextState$n0 , \nextState$n1 , d_1023__N_2084, \fftUnit.n15072 , 
         \fftinReg.maxfan_replicated_net_0 , 
         \fft_input1024[14].sig_004.FeedThruLUT , 
         \fft_input1024[12].sig_006.FeedThruLUT , 
         \fft_input1024[13].sig_005.FeedThruLUT , 
         \fft_input1024[10].sig_008.FeedThruLUT , 
         \fft_input1024[11].sig_007.FeedThruLUT , 
         \fft_input1024[8].sig_010.FeedThruLUT , 
         \fft_input1024[9].sig_009.FeedThruLUT , 
         \fft_input1024[6].sig_012.FeedThruLUT , 
         \fft_input1024[7].sig_011.FeedThruLUT , 
         \fft_input1024[4].sig_014.FeedThruLUT , 
         \fft_input1024[5].sig_013.FeedThruLUT , 
         \fft_input1024[2].sig_016.FeedThruLUT , 
         \fft_input1024[3].sig_015.FeedThruLUT , 
         \fft_input1024[0].sig_018.FeedThruLUT , 
         \fft_input1024[1].sig_017.FeedThruLUT , \fftUnit.n31[1] , 
         \fftUnit.n31[0] , \fftUnit.n14251 , \fftUnit.n12755 , 
         \fftUnit.n31[3] , \fftUnit.n50 , \fftUnit.n31[5] , \fftUnit.n14269 , 
         \fft_output1024[1].sig_020.FeedThruLUT , 
         \fft_output1024[0].sig_019.FeedThruLUT , n12627, 
         \fft_output1024[3].sig_022.FeedThruLUT , 
         \fft_output1024[2].sig_021.FeedThruLUT , 
         \fft_output1024[5].sig_024.FeedThruLUT , 
         \fft_output1024[4].sig_023.FeedThruLUT , 
         \fft_output1024[7].sig_026.FeedThruLUT , 
         \fft_output1024[6].sig_025.FeedThruLUT , 
         \fft_output1024[9].sig_028.FeedThruLUT , 
         \fft_output1024[8].sig_027.FeedThruLUT , 
         \fft_output1024[11].sig_030.FeedThruLUT , 
         \fft_output1024[10].sig_029.FeedThruLUT , 
         \fft_output1024[13].sig_032.FeedThruLUT , 
         \fft_output1024[12].sig_031.FeedThruLUT , 
         \fft_output1024[15].sig_034.FeedThruLUT , 
         \fft_output1024[14].sig_033.FeedThruLUT , 
         \fft_output1024[17].sig_036.FeedThruLUT , 
         \fft_output1024[16].sig_035.FeedThruLUT , 
         \fft_output1024[19].sig_038.FeedThruLUT , 
         \fft_output1024[18].sig_037.FeedThruLUT , 
         \fft_output1024[21].sig_040.FeedThruLUT , 
         \fft_output1024[20].sig_039.FeedThruLUT , 
         \fft_output1024[23].sig_042.FeedThruLUT , 
         \fft_output1024[22].sig_041.FeedThruLUT , 
         \fft_output1024[25].sig_044.FeedThruLUT , 
         \fft_output1024[24].sig_043.FeedThruLUT , 
         \fft_output1024[27].sig_046.FeedThruLUT , 
         \fft_output1024[26].sig_045.FeedThruLUT , 
         \fft_output1024[29].sig_048.FeedThruLUT , 
         \fft_output1024[28].sig_047.FeedThruLUT , 
         \fft_output1024[31].sig_050.FeedThruLUT , 
         \fft_output1024[30].sig_049.FeedThruLUT , 
         \fft_output1024[33].sig_052.FeedThruLUT , 
         \fft_output1024[32].sig_051.FeedThruLUT , 
         \fft_output1024[35].sig_054.FeedThruLUT , 
         \fft_output1024[34].sig_053.FeedThruLUT , 
         \fft_output1024[37].sig_056.FeedThruLUT , 
         \fft_output1024[36].sig_055.FeedThruLUT , 
         \fft_output1024[39].sig_058.FeedThruLUT , 
         \fft_output1024[38].sig_057.FeedThruLUT , 
         \fft_output1024[41].sig_060.FeedThruLUT , 
         \fft_output1024[40].sig_059.FeedThruLUT , 
         \fft_output1024[43].sig_062.FeedThruLUT , 
         \fft_output1024[42].sig_061.FeedThruLUT , 
         \fft_output1024[45].sig_064.FeedThruLUT , 
         \fft_output1024[44].sig_063.FeedThruLUT , 
         \fft_output1024[47].sig_066.FeedThruLUT , 
         \fft_output1024[46].sig_065.FeedThruLUT , 
         \fft_output1024[49].sig_068.FeedThruLUT , 
         \fft_output1024[48].sig_067.FeedThruLUT , 
         \fft_output1024[51].sig_070.FeedThruLUT , 
         \fft_output1024[50].sig_069.FeedThruLUT , 
         \fft_output1024[53].sig_072.FeedThruLUT , 
         \fft_output1024[52].sig_071.FeedThruLUT , 
         \fft_output1024[55].sig_074.FeedThruLUT , 
         \fft_output1024[54].sig_073.FeedThruLUT , 
         \fft_output1024[57].sig_076.FeedThruLUT , 
         \fft_output1024[56].sig_075.FeedThruLUT , 
         \fft_output1024[59].sig_078.FeedThruLUT , 
         \fft_output1024[58].sig_077.FeedThruLUT , 
         \fft_output1024[61].sig_080.FeedThruLUT , 
         \fft_output1024[60].sig_079.FeedThruLUT , 
         \fft_output1024[63].sig_082.FeedThruLUT , 
         \fft_output1024[62].sig_081.FeedThruLUT , 
         \fft_output1024[65].sig_084.FeedThruLUT , 
         \fft_output1024[64].sig_083.FeedThruLUT , 
         \fft_output1024[67].sig_086.FeedThruLUT , 
         \fft_output1024[66].sig_085.FeedThruLUT , 
         \fft_output1024[69].sig_088.FeedThruLUT , 
         \fft_output1024[68].sig_087.FeedThruLUT , 
         \fft_output1024[71].sig_090.FeedThruLUT , 
         \fft_output1024[70].sig_089.FeedThruLUT , 
         \fft_output1024[73].sig_092.FeedThruLUT , 
         \fft_output1024[72].sig_091.FeedThruLUT , 
         \fft_output1024[75].sig_094.FeedThruLUT , 
         \fft_output1024[74].sig_093.FeedThruLUT , 
         \fft_output1024[77].sig_096.FeedThruLUT , 
         \fft_output1024[76].sig_095.FeedThruLUT , 
         \fft_output1024[79].sig_098.FeedThruLUT , 
         \fft_output1024[78].sig_097.FeedThruLUT , 
         \fft_output1024[81].sig_100.FeedThruLUT , 
         \fft_output1024[80].sig_099.FeedThruLUT , 
         \fft_output1024[83].sig_102.FeedThruLUT , 
         \fft_output1024[82].sig_101.FeedThruLUT , 
         \fft_output1024[85].sig_104.FeedThruLUT , 
         \fft_output1024[84].sig_103.FeedThruLUT , 
         \fft_output1024[87].sig_106.FeedThruLUT , 
         \fft_output1024[86].sig_105.FeedThruLUT , 
         \fft_output1024[89].sig_108.FeedThruLUT , 
         \fft_output1024[88].sig_107.FeedThruLUT , 
         \fft_output1024[91].sig_110.FeedThruLUT , 
         \fft_output1024[90].sig_109.FeedThruLUT , 
         \fft_output1024[93].sig_112.FeedThruLUT , 
         \fft_output1024[92].sig_111.FeedThruLUT , 
         \fft_output1024[95].sig_114.FeedThruLUT , 
         \fft_output1024[94].sig_113.FeedThruLUT , 
         \fft_output1024[97].sig_116.FeedThruLUT , 
         \fft_output1024[96].sig_115.FeedThruLUT , 
         \fft_output1024[99].sig_118.FeedThruLUT , 
         \fft_output1024[98].sig_117.FeedThruLUT , 
         \fft_output1024[101].sig_120.FeedThruLUT , 
         \fft_output1024[100].sig_119.FeedThruLUT , 
         \fft_output1024[103].sig_122.FeedThruLUT , 
         \fft_output1024[102].sig_121.FeedThruLUT , 
         \fft_output1024[105].sig_124.FeedThruLUT , 
         \fft_output1024[104].sig_123.FeedThruLUT , 
         \fft_output1024[107].sig_126.FeedThruLUT , 
         \fft_output1024[106].sig_125.FeedThruLUT , 
         \fft_output1024[109].sig_128.FeedThruLUT , 
         \fft_output1024[108].sig_127.FeedThruLUT , 
         \fft_output1024[111].sig_130.FeedThruLUT , 
         \fft_output1024[110].sig_129.FeedThruLUT , 
         \fft_output1024[113].sig_132.FeedThruLUT , 
         \fft_output1024[112].sig_131.FeedThruLUT , 
         \fft_output1024[115].sig_134.FeedThruLUT , 
         \fft_output1024[114].sig_133.FeedThruLUT , 
         \fft_output1024[117].sig_136.FeedThruLUT , 
         \fft_output1024[116].sig_135.FeedThruLUT , 
         \fft_output1024[119].sig_138.FeedThruLUT , 
         \fft_output1024[118].sig_137.FeedThruLUT , 
         \fft_output1024[121].sig_140.FeedThruLUT , 
         \fft_output1024[120].sig_139.FeedThruLUT , 
         \fft_output1024[123].sig_142.FeedThruLUT , 
         \fft_output1024[122].sig_141.FeedThruLUT , 
         \fft_output1024[125].sig_144.FeedThruLUT , 
         \fft_output1024[124].sig_143.FeedThruLUT , 
         \fft_output1024[127].sig_146.FeedThruLUT , 
         \fft_output1024[126].sig_145.FeedThruLUT , 
         \fft_output1024[129].sig_148.FeedThruLUT , 
         \fft_output1024[128].sig_147.FeedThruLUT , 
         \fft_output1024[131].sig_150.FeedThruLUT , 
         \fft_output1024[130].sig_149.FeedThruLUT , 
         \fft_output1024[133].sig_152.FeedThruLUT , 
         \fft_output1024[132].sig_151.FeedThruLUT , 
         \fft_output1024[135].sig_154.FeedThruLUT , 
         \fft_output1024[134].sig_153.FeedThruLUT , 
         \fft_output1024[137].sig_156.FeedThruLUT , 
         \fft_output1024[136].sig_155.FeedThruLUT , 
         \fft_output1024[139].sig_158.FeedThruLUT , 
         \fft_output1024[138].sig_157.FeedThruLUT , 
         \fft_output1024[141].sig_160.FeedThruLUT , 
         \fft_output1024[140].sig_159.FeedThruLUT , 
         \fft_output1024[143].sig_162.FeedThruLUT , 
         \fft_output1024[142].sig_161.FeedThruLUT , 
         \fft_output1024[145].sig_164.FeedThruLUT , 
         \fft_output1024[144].sig_163.FeedThruLUT , 
         \fft_output1024[147].sig_166.FeedThruLUT , 
         \fft_output1024[146].sig_165.FeedThruLUT , 
         \fft_output1024[149].sig_168.FeedThruLUT , 
         \fft_output1024[148].sig_167.FeedThruLUT , 
         \fft_output1024[151].sig_170.FeedThruLUT , 
         \fft_output1024[150].sig_169.FeedThruLUT , 
         \fft_output1024[153].sig_172.FeedThruLUT , 
         \fft_output1024[152].sig_171.FeedThruLUT , 
         \fft_output1024[155].sig_174.FeedThruLUT , 
         \fft_output1024[154].sig_173.FeedThruLUT , 
         \fft_output1024[157].sig_176.FeedThruLUT , 
         \fft_output1024[156].sig_175.FeedThruLUT , 
         \fft_output1024[159].sig_178.FeedThruLUT , 
         \fft_output1024[158].sig_177.FeedThruLUT , 
         \fft_output1024[161].sig_180.FeedThruLUT , 
         \fft_output1024[160].sig_179.FeedThruLUT , 
         \fft_output1024[163].sig_182.FeedThruLUT , 
         \fft_output1024[162].sig_181.FeedThruLUT , 
         \fft_output1024[165].sig_184.FeedThruLUT , 
         \fft_output1024[164].sig_183.FeedThruLUT , 
         \fft_output1024[167].sig_186.FeedThruLUT , 
         \fft_output1024[166].sig_185.FeedThruLUT , 
         \fft_output1024[169].sig_188.FeedThruLUT , 
         \fft_output1024[168].sig_187.FeedThruLUT , 
         \fft_output1024[171].sig_190.FeedThruLUT , 
         \fft_output1024[170].sig_189.FeedThruLUT , 
         \fft_output1024[173].sig_192.FeedThruLUT , 
         \fft_output1024[172].sig_191.FeedThruLUT , 
         \fft_output1024[175].sig_194.FeedThruLUT , 
         \fft_output1024[174].sig_193.FeedThruLUT , 
         \fft_output1024[177].sig_196.FeedThruLUT , 
         \fft_output1024[176].sig_195.FeedThruLUT , 
         \fft_output1024[179].sig_198.FeedThruLUT , 
         \fft_output1024[178].sig_197.FeedThruLUT , 
         \fft_output1024[181].sig_200.FeedThruLUT , 
         \fft_output1024[180].sig_199.FeedThruLUT , 
         \fft_output1024[183].sig_202.FeedThruLUT , 
         \fft_output1024[182].sig_201.FeedThruLUT , 
         \fft_output1024[185].sig_204.FeedThruLUT , 
         \fft_output1024[184].sig_203.FeedThruLUT , 
         \fft_output1024[187].sig_206.FeedThruLUT , 
         \fft_output1024[186].sig_205.FeedThruLUT , 
         \fft_output1024[189].sig_208.FeedThruLUT , 
         \fft_output1024[188].sig_207.FeedThruLUT , 
         \fft_output1024[191].sig_210.FeedThruLUT , 
         \fft_output1024[190].sig_209.FeedThruLUT , 
         \fft_output1024[193].sig_212.FeedThruLUT , 
         \fft_output1024[192].sig_211.FeedThruLUT , 
         \fft_output1024[195].sig_214.FeedThruLUT , 
         \fft_output1024[194].sig_213.FeedThruLUT , 
         \fft_output1024[197].sig_216.FeedThruLUT , 
         \fft_output1024[196].sig_215.FeedThruLUT , 
         \fft_output1024[199].sig_218.FeedThruLUT , 
         \fft_output1024[198].sig_217.FeedThruLUT , 
         \fft_output1024[201].sig_220.FeedThruLUT , 
         \fft_output1024[200].sig_219.FeedThruLUT , 
         \fft_output1024[203].sig_222.FeedThruLUT , 
         \fft_output1024[202].sig_221.FeedThruLUT , 
         \fft_output1024[205].sig_224.FeedThruLUT , 
         \fft_output1024[204].sig_223.FeedThruLUT , 
         \fft_output1024[207].sig_226.FeedThruLUT , 
         \fft_output1024[206].sig_225.FeedThruLUT , 
         \fft_output1024[209].sig_228.FeedThruLUT , 
         \fft_output1024[208].sig_227.FeedThruLUT , 
         \fft_output1024[211].sig_230.FeedThruLUT , 
         \fft_output1024[210].sig_229.FeedThruLUT , 
         \fft_output1024[213].sig_232.FeedThruLUT , 
         \fft_output1024[212].sig_231.FeedThruLUT , 
         \fft_output1024[215].sig_234.FeedThruLUT , 
         \fft_output1024[214].sig_233.FeedThruLUT , 
         \fft_output1024[217].sig_236.FeedThruLUT , 
         \fft_output1024[216].sig_235.FeedThruLUT , 
         \fft_output1024[219].sig_238.FeedThruLUT , 
         \fft_output1024[218].sig_237.FeedThruLUT , 
         \fft_output1024[221].sig_240.FeedThruLUT , 
         \fft_output1024[220].sig_239.FeedThruLUT , 
         \fft_output1024[223].sig_242.FeedThruLUT , 
         \fft_output1024[222].sig_241.FeedThruLUT , 
         \fft_output1024[225].sig_244.FeedThruLUT , 
         \fft_output1024[224].sig_243.FeedThruLUT , 
         \fft_output1024[227].sig_246.FeedThruLUT , 
         \fft_output1024[226].sig_245.FeedThruLUT , 
         \fft_output1024[229].sig_248.FeedThruLUT , 
         \fft_output1024[228].sig_247.FeedThruLUT , 
         \fft_output1024[231].sig_250.FeedThruLUT , 
         \fft_output1024[230].sig_249.FeedThruLUT , 
         \fft_output1024[233].sig_252.FeedThruLUT , 
         \fft_output1024[232].sig_251.FeedThruLUT , 
         \fft_output1024[235].sig_254.FeedThruLUT , 
         \fft_output1024[234].sig_253.FeedThruLUT , 
         \fft_output1024[237].sig_256.FeedThruLUT , 
         \fft_output1024[236].sig_255.FeedThruLUT , 
         \fft_output1024[239].sig_258.FeedThruLUT , 
         \fft_output1024[238].sig_257.FeedThruLUT , 
         \fft_output1024[241].sig_260.FeedThruLUT , 
         \fft_output1024[240].sig_259.FeedThruLUT , 
         \fft_output1024[243].sig_262.FeedThruLUT , 
         \fft_output1024[242].sig_261.FeedThruLUT , 
         \fft_output1024[245].sig_264.FeedThruLUT , 
         \fft_output1024[244].sig_263.FeedThruLUT , 
         \fft_output1024[247].sig_266.FeedThruLUT , 
         \fft_output1024[246].sig_265.FeedThruLUT , 
         \fft_output1024[249].sig_268.FeedThruLUT , 
         \fft_output1024[248].sig_267.FeedThruLUT , 
         \fft_output1024[251].sig_270.FeedThruLUT , 
         \fft_output1024[250].sig_269.FeedThruLUT , 
         \fft_output1024[253].sig_272.FeedThruLUT , 
         \fft_output1024[252].sig_271.FeedThruLUT , 
         \fft_output1024[255].sig_274.FeedThruLUT , 
         \fft_output1024[254].sig_273.FeedThruLUT , 
         \fft_output1024[257].sig_276.FeedThruLUT , 
         \fft_output1024[256].sig_275.FeedThruLUT , 
         \fft_output1024[259].sig_278.FeedThruLUT , 
         \fft_output1024[258].sig_277.FeedThruLUT , 
         \fft_output1024[261].sig_280.FeedThruLUT , 
         \fft_output1024[260].sig_279.FeedThruLUT , 
         \fft_output1024[263].sig_282.FeedThruLUT , 
         \fft_output1024[262].sig_281.FeedThruLUT , 
         \fft_output1024[265].sig_284.FeedThruLUT , 
         \fft_output1024[264].sig_283.FeedThruLUT , 
         \fft_output1024[267].sig_286.FeedThruLUT , 
         \fft_output1024[266].sig_285.FeedThruLUT , 
         \fft_output1024[269].sig_288.FeedThruLUT , 
         \fft_output1024[268].sig_287.FeedThruLUT , 
         \fft_output1024[271].sig_290.FeedThruLUT , 
         \fft_output1024[270].sig_289.FeedThruLUT , 
         \fft_output1024[273].sig_292.FeedThruLUT , 
         \fft_output1024[272].sig_291.FeedThruLUT , 
         \fft_output1024[275].sig_294.FeedThruLUT , 
         \fft_output1024[274].sig_293.FeedThruLUT , 
         \fft_output1024[277].sig_296.FeedThruLUT , 
         \fft_output1024[276].sig_295.FeedThruLUT , 
         \fft_output1024[279].sig_298.FeedThruLUT , 
         \fft_output1024[278].sig_297.FeedThruLUT , 
         \fft_output1024[281].sig_300.FeedThruLUT , 
         \fft_output1024[280].sig_299.FeedThruLUT , 
         \fft_output1024[283].sig_302.FeedThruLUT , 
         \fft_output1024[282].sig_301.FeedThruLUT , 
         \fft_output1024[285].sig_304.FeedThruLUT , 
         \fft_output1024[284].sig_303.FeedThruLUT , 
         \fft_output1024[287].sig_306.FeedThruLUT , 
         \fft_output1024[286].sig_305.FeedThruLUT , 
         \fft_output1024[289].sig_308.FeedThruLUT , 
         \fft_output1024[288].sig_307.FeedThruLUT , 
         \fft_output1024[291].sig_310.FeedThruLUT , 
         \fft_output1024[290].sig_309.FeedThruLUT , 
         \fft_output1024[293].sig_312.FeedThruLUT , 
         \fft_output1024[292].sig_311.FeedThruLUT , 
         \fft_output1024[295].sig_314.FeedThruLUT , 
         \fft_output1024[294].sig_313.FeedThruLUT , 
         \fft_output1024[297].sig_316.FeedThruLUT , 
         \fft_output1024[296].sig_315.FeedThruLUT , 
         \fft_output1024[299].sig_318.FeedThruLUT , 
         \fft_output1024[298].sig_317.FeedThruLUT , 
         \fft_output1024[301].sig_320.FeedThruLUT , 
         \fft_output1024[300].sig_319.FeedThruLUT , 
         \fft_output1024[303].sig_322.FeedThruLUT , 
         \fft_output1024[302].sig_321.FeedThruLUT , 
         \fft_output1024[305].sig_324.FeedThruLUT , 
         \fft_output1024[304].sig_323.FeedThruLUT , 
         \fft_output1024[307].sig_326.FeedThruLUT , 
         \fft_output1024[306].sig_325.FeedThruLUT , 
         \fft_output1024[309].sig_328.FeedThruLUT , 
         \fft_output1024[308].sig_327.FeedThruLUT , 
         \fft_output1024[311].sig_330.FeedThruLUT , 
         \fft_output1024[310].sig_329.FeedThruLUT , 
         \fft_output1024[313].sig_332.FeedThruLUT , 
         \fft_output1024[312].sig_331.FeedThruLUT , 
         \fft_output1024[315].sig_334.FeedThruLUT , 
         \fft_output1024[314].sig_333.FeedThruLUT , 
         \fft_output1024[317].sig_336.FeedThruLUT , 
         \fft_output1024[316].sig_335.FeedThruLUT , 
         \fft_output1024[319].sig_338.FeedThruLUT , 
         \fft_output1024[318].sig_337.FeedThruLUT , 
         \fft_output1024[321].sig_340.FeedThruLUT , 
         \fft_output1024[320].sig_339.FeedThruLUT , 
         \fft_output1024[323].sig_342.FeedThruLUT , 
         \fft_output1024[322].sig_341.FeedThruLUT , 
         \fft_output1024[325].sig_344.FeedThruLUT , 
         \fft_output1024[324].sig_343.FeedThruLUT , 
         \fft_output1024[327].sig_346.FeedThruLUT , 
         \fft_output1024[326].sig_345.FeedThruLUT , 
         \fft_output1024[329].sig_348.FeedThruLUT , 
         \fft_output1024[328].sig_347.FeedThruLUT , 
         \fft_output1024[331].sig_350.FeedThruLUT , 
         \fft_output1024[330].sig_349.FeedThruLUT , 
         \fft_output1024[333].sig_352.FeedThruLUT , 
         \fft_output1024[332].sig_351.FeedThruLUT , 
         \fft_output1024[335].sig_354.FeedThruLUT , 
         \fft_output1024[334].sig_353.FeedThruLUT , 
         \fft_output1024[337].sig_356.FeedThruLUT , 
         \fft_output1024[336].sig_355.FeedThruLUT , 
         \fft_output1024[339].sig_358.FeedThruLUT , 
         \fft_output1024[338].sig_357.FeedThruLUT , 
         \fft_output1024[341].sig_360.FeedThruLUT , 
         \fft_output1024[340].sig_359.FeedThruLUT , 
         \fft_output1024[343].sig_362.FeedThruLUT , 
         \fft_output1024[342].sig_361.FeedThruLUT , 
         \fft_output1024[345].sig_364.FeedThruLUT , 
         \fft_output1024[344].sig_363.FeedThruLUT , 
         \fft_output1024[347].sig_366.FeedThruLUT , 
         \fft_output1024[346].sig_365.FeedThruLUT , 
         \fft_output1024[349].sig_368.FeedThruLUT , 
         \fft_output1024[348].sig_367.FeedThruLUT , 
         \fft_output1024[351].sig_370.FeedThruLUT , 
         \fft_output1024[350].sig_369.FeedThruLUT , 
         \fft_output1024[353].sig_372.FeedThruLUT , 
         \fft_output1024[352].sig_371.FeedThruLUT , 
         \fft_output1024[355].sig_374.FeedThruLUT , 
         \fft_output1024[354].sig_373.FeedThruLUT , 
         \fft_output1024[357].sig_376.FeedThruLUT , 
         \fft_output1024[356].sig_375.FeedThruLUT , 
         \fft_output1024[359].sig_378.FeedThruLUT , 
         \fft_output1024[358].sig_377.FeedThruLUT , 
         \fft_output1024[361].sig_380.FeedThruLUT , 
         \fft_output1024[360].sig_379.FeedThruLUT , 
         \fft_output1024[363].sig_382.FeedThruLUT , 
         \fft_output1024[362].sig_381.FeedThruLUT , 
         \fft_output1024[365].sig_384.FeedThruLUT , 
         \fft_output1024[364].sig_383.FeedThruLUT , 
         \fft_output1024[367].sig_386.FeedThruLUT , 
         \fft_output1024[366].sig_385.FeedThruLUT , 
         \fft_output1024[369].sig_388.FeedThruLUT , 
         \fft_output1024[368].sig_387.FeedThruLUT , 
         \fft_output1024[371].sig_390.FeedThruLUT , 
         \fft_output1024[370].sig_389.FeedThruLUT , 
         \fft_output1024[373].sig_392.FeedThruLUT , 
         \fft_output1024[372].sig_391.FeedThruLUT , 
         \fft_output1024[375].sig_394.FeedThruLUT , 
         \fft_output1024[374].sig_393.FeedThruLUT , 
         \fft_output1024[377].sig_396.FeedThruLUT , 
         \fft_output1024[376].sig_395.FeedThruLUT , 
         \fft_output1024[379].sig_398.FeedThruLUT , 
         \fft_output1024[378].sig_397.FeedThruLUT , 
         \fft_output1024[381].sig_400.FeedThruLUT , 
         \fft_output1024[380].sig_399.FeedThruLUT , 
         \fft_output1024[383].sig_402.FeedThruLUT , 
         \fft_output1024[382].sig_401.FeedThruLUT , 
         \fft_output1024[385].sig_404.FeedThruLUT , 
         \fft_output1024[384].sig_403.FeedThruLUT , 
         \fft_output1024[387].sig_406.FeedThruLUT , 
         \fft_output1024[386].sig_405.FeedThruLUT , 
         \fft_output1024[389].sig_408.FeedThruLUT , 
         \fft_output1024[388].sig_407.FeedThruLUT , 
         \fft_output1024[391].sig_410.FeedThruLUT , 
         \fft_output1024[390].sig_409.FeedThruLUT , 
         \fft_output1024[393].sig_412.FeedThruLUT , 
         \fft_output1024[392].sig_411.FeedThruLUT , 
         \fft_output1024[395].sig_414.FeedThruLUT , 
         \fft_output1024[394].sig_413.FeedThruLUT , 
         \fft_output1024[397].sig_416.FeedThruLUT , 
         \fft_output1024[396].sig_415.FeedThruLUT , 
         \fft_output1024[399].sig_418.FeedThruLUT , 
         \fft_output1024[398].sig_417.FeedThruLUT , 
         \fft_output1024[401].sig_420.FeedThruLUT , 
         \fft_output1024[400].sig_419.FeedThruLUT , 
         \fft_output1024[403].sig_422.FeedThruLUT , 
         \fft_output1024[402].sig_421.FeedThruLUT , 
         \fft_output1024[405].sig_424.FeedThruLUT , 
         \fft_output1024[404].sig_423.FeedThruLUT , 
         \fft_output1024[407].sig_426.FeedThruLUT , 
         \fft_output1024[406].sig_425.FeedThruLUT , 
         \fft_output1024[409].sig_428.FeedThruLUT , 
         \fft_output1024[408].sig_427.FeedThruLUT , 
         \fft_output1024[411].sig_430.FeedThruLUT , 
         \fft_output1024[410].sig_429.FeedThruLUT , 
         \fft_output1024[413].sig_432.FeedThruLUT , 
         \fft_output1024[412].sig_431.FeedThruLUT , 
         \fft_output1024[415].sig_434.FeedThruLUT , 
         \fft_output1024[414].sig_433.FeedThruLUT , 
         \fft_output1024[417].sig_436.FeedThruLUT , 
         \fft_output1024[416].sig_435.FeedThruLUT , 
         \fft_output1024[419].sig_438.FeedThruLUT , 
         \fft_output1024[418].sig_437.FeedThruLUT , 
         \fft_output1024[421].sig_440.FeedThruLUT , 
         \fft_output1024[420].sig_439.FeedThruLUT , 
         \fft_output1024[423].sig_442.FeedThruLUT , 
         \fft_output1024[422].sig_441.FeedThruLUT , 
         \fft_output1024[425].sig_444.FeedThruLUT , 
         \fft_output1024[424].sig_443.FeedThruLUT , 
         \fft_output1024[427].sig_446.FeedThruLUT , 
         \fft_output1024[426].sig_445.FeedThruLUT , 
         \fft_output1024[429].sig_448.FeedThruLUT , 
         \fft_output1024[428].sig_447.FeedThruLUT , 
         \fft_output1024[431].sig_450.FeedThruLUT , 
         \fft_output1024[430].sig_449.FeedThruLUT , 
         \fft_output1024[433].sig_452.FeedThruLUT , 
         \fft_output1024[432].sig_451.FeedThruLUT , 
         \fft_output1024[435].sig_454.FeedThruLUT , 
         \fft_output1024[434].sig_453.FeedThruLUT , 
         \fft_output1024[437].sig_456.FeedThruLUT , 
         \fft_output1024[436].sig_455.FeedThruLUT , 
         \fft_output1024[439].sig_458.FeedThruLUT , 
         \fft_output1024[438].sig_457.FeedThruLUT , 
         \fft_output1024[441].sig_460.FeedThruLUT , 
         \fft_output1024[440].sig_459.FeedThruLUT , 
         \fft_output1024[443].sig_462.FeedThruLUT , 
         \fft_output1024[442].sig_461.FeedThruLUT , 
         \fft_output1024[445].sig_464.FeedThruLUT , 
         \fft_output1024[444].sig_463.FeedThruLUT , 
         \fft_output1024[447].sig_466.FeedThruLUT , 
         \fft_output1024[446].sig_465.FeedThruLUT , 
         \fft_output1024[449].sig_468.FeedThruLUT , 
         \fft_output1024[448].sig_467.FeedThruLUT , 
         \fft_output1024[451].sig_470.FeedThruLUT , 
         \fft_output1024[450].sig_469.FeedThruLUT , 
         \fft_output1024[453].sig_472.FeedThruLUT , 
         \fft_output1024[452].sig_471.FeedThruLUT , 
         \fft_output1024[455].sig_474.FeedThruLUT , 
         \fft_output1024[454].sig_473.FeedThruLUT , 
         \fft_output1024[457].sig_476.FeedThruLUT , 
         \fft_output1024[456].sig_475.FeedThruLUT , 
         \fft_output1024[459].sig_478.FeedThruLUT , 
         \fft_output1024[458].sig_477.FeedThruLUT , 
         \fft_output1024[461].sig_480.FeedThruLUT , 
         \fft_output1024[460].sig_479.FeedThruLUT , 
         \fft_output1024[463].sig_482.FeedThruLUT , 
         \fft_output1024[462].sig_481.FeedThruLUT , 
         \fft_output1024[465].sig_484.FeedThruLUT , 
         \fft_output1024[464].sig_483.FeedThruLUT , 
         \fft_output1024[467].sig_486.FeedThruLUT , 
         \fft_output1024[466].sig_485.FeedThruLUT , 
         \fft_output1024[469].sig_488.FeedThruLUT , 
         \fft_output1024[468].sig_487.FeedThruLUT , 
         \fft_output1024[471].sig_490.FeedThruLUT , 
         \fft_output1024[470].sig_489.FeedThruLUT , 
         \fft_output1024[473].sig_492.FeedThruLUT , 
         \fft_output1024[472].sig_491.FeedThruLUT , 
         \fft_output1024[475].sig_494.FeedThruLUT , 
         \fft_output1024[474].sig_493.FeedThruLUT , 
         \fft_output1024[477].sig_496.FeedThruLUT , 
         \fft_output1024[476].sig_495.FeedThruLUT , 
         \fft_output1024[479].sig_498.FeedThruLUT , 
         \fft_output1024[478].sig_497.FeedThruLUT , 
         \fft_output1024[481].sig_500.FeedThruLUT , 
         \fft_output1024[480].sig_499.FeedThruLUT , 
         \fft_output1024[483].sig_502.FeedThruLUT , 
         \fft_output1024[482].sig_501.FeedThruLUT , 
         \fft_output1024[485].sig_504.FeedThruLUT , 
         \fft_output1024[484].sig_503.FeedThruLUT , 
         \fft_output1024[487].sig_506.FeedThruLUT , 
         \fft_output1024[486].sig_505.FeedThruLUT , 
         \fft_output1024[489].sig_508.FeedThruLUT , 
         \fft_output1024[488].sig_507.FeedThruLUT , 
         \fft_output1024[491].sig_510.FeedThruLUT , 
         \fft_output1024[490].sig_509.FeedThruLUT , 
         \fft_output1024[493].sig_512.FeedThruLUT , 
         \fft_output1024[492].sig_511.FeedThruLUT , 
         \fft_output1024[495].sig_514.FeedThruLUT , 
         \fft_output1024[494].sig_513.FeedThruLUT , 
         \fft_output1024[497].sig_516.FeedThruLUT , 
         \fft_output1024[496].sig_515.FeedThruLUT , 
         \fft_output1024[499].sig_518.FeedThruLUT , 
         \fft_output1024[498].sig_517.FeedThruLUT , 
         \fft_output1024[501].sig_520.FeedThruLUT , 
         \fft_output1024[500].sig_519.FeedThruLUT , 
         \fft_output1024[503].sig_522.FeedThruLUT , 
         \fft_output1024[502].sig_521.FeedThruLUT , 
         \fft_output1024[505].sig_524.FeedThruLUT , 
         \fft_output1024[504].sig_523.FeedThruLUT , 
         \fft_output1024[507].sig_526.FeedThruLUT , 
         \fft_output1024[506].sig_525.FeedThruLUT , 
         \fft_output1024[509].sig_528.FeedThruLUT , 
         \fft_output1024[508].sig_527.FeedThruLUT , 
         \fft_output1024[511].sig_530.FeedThruLUT , 
         \fft_output1024[510].sig_529.FeedThruLUT , 
         \fft_output1024[513].sig_532.FeedThruLUT , 
         \fft_output1024[512].sig_531.FeedThruLUT , 
         \fft_output1024[515].sig_534.FeedThruLUT , 
         \fft_output1024[514].sig_533.FeedThruLUT , 
         \fft_output1024[517].sig_536.FeedThruLUT , 
         \fft_output1024[516].sig_535.FeedThruLUT , 
         \fft_output1024[519].sig_538.FeedThruLUT , 
         \fft_output1024[518].sig_537.FeedThruLUT , 
         \fft_output1024[521].sig_540.FeedThruLUT , 
         \fft_output1024[520].sig_539.FeedThruLUT , 
         \fft_output1024[523].sig_542.FeedThruLUT , 
         \fft_output1024[522].sig_541.FeedThruLUT , 
         \fft_output1024[525].sig_544.FeedThruLUT , 
         \fft_output1024[524].sig_543.FeedThruLUT , 
         \fft_output1024[527].sig_546.FeedThruLUT , 
         \fft_output1024[526].sig_545.FeedThruLUT , 
         \fft_output1024[529].sig_548.FeedThruLUT , 
         \fft_output1024[528].sig_547.FeedThruLUT , 
         \fft_output1024[531].sig_550.FeedThruLUT , 
         \fft_output1024[530].sig_549.FeedThruLUT , 
         \fft_output1024[533].sig_552.FeedThruLUT , 
         \fft_output1024[532].sig_551.FeedThruLUT , 
         \fft_output1024[535].sig_554.FeedThruLUT , 
         \fft_output1024[534].sig_553.FeedThruLUT , 
         \fft_output1024[537].sig_556.FeedThruLUT , 
         \fft_output1024[536].sig_555.FeedThruLUT , 
         \fft_output1024[539].sig_558.FeedThruLUT , 
         \fft_output1024[538].sig_557.FeedThruLUT , 
         \fft_output1024[541].sig_560.FeedThruLUT , 
         \fft_output1024[540].sig_559.FeedThruLUT , 
         \fft_output1024[543].sig_562.FeedThruLUT , 
         \fft_output1024[542].sig_561.FeedThruLUT , 
         \fft_output1024[545].sig_564.FeedThruLUT , 
         \fft_output1024[544].sig_563.FeedThruLUT , 
         \fft_output1024[547].sig_566.FeedThruLUT , 
         \fft_output1024[546].sig_565.FeedThruLUT , 
         \fft_output1024[549].sig_568.FeedThruLUT , 
         \fft_output1024[548].sig_567.FeedThruLUT , 
         \fft_output1024[551].sig_570.FeedThruLUT , 
         \fft_output1024[550].sig_569.FeedThruLUT , 
         \fft_output1024[553].sig_572.FeedThruLUT , 
         \fft_output1024[552].sig_571.FeedThruLUT , 
         \fft_output1024[555].sig_574.FeedThruLUT , 
         \fft_output1024[554].sig_573.FeedThruLUT , 
         \fft_output1024[557].sig_576.FeedThruLUT , 
         \fft_output1024[556].sig_575.FeedThruLUT , 
         \fft_output1024[559].sig_578.FeedThruLUT , 
         \fft_output1024[558].sig_577.FeedThruLUT , 
         \fft_output1024[561].sig_580.FeedThruLUT , 
         \fft_output1024[560].sig_579.FeedThruLUT , 
         \fft_output1024[563].sig_582.FeedThruLUT , 
         \fft_output1024[562].sig_581.FeedThruLUT , 
         \fft_output1024[565].sig_584.FeedThruLUT , 
         \fft_output1024[564].sig_583.FeedThruLUT , 
         \fft_output1024[567].sig_586.FeedThruLUT , 
         \fft_output1024[566].sig_585.FeedThruLUT , 
         \fft_output1024[569].sig_588.FeedThruLUT , 
         \fft_output1024[568].sig_587.FeedThruLUT , 
         \fft_output1024[571].sig_590.FeedThruLUT , 
         \fft_output1024[570].sig_589.FeedThruLUT , 
         \fft_output1024[573].sig_592.FeedThruLUT , 
         \fft_output1024[572].sig_591.FeedThruLUT , 
         \fft_output1024[575].sig_594.FeedThruLUT , 
         \fft_output1024[574].sig_593.FeedThruLUT , 
         \fft_output1024[577].sig_596.FeedThruLUT , 
         \fft_output1024[576].sig_595.FeedThruLUT , 
         \fft_output1024[579].sig_598.FeedThruLUT , 
         \fft_output1024[578].sig_597.FeedThruLUT , 
         \fft_output1024[581].sig_600.FeedThruLUT , 
         \fft_output1024[580].sig_599.FeedThruLUT , 
         \fft_output1024[583].sig_602.FeedThruLUT , 
         \fft_output1024[582].sig_601.FeedThruLUT , 
         \fft_output1024[585].sig_604.FeedThruLUT , 
         \fft_output1024[584].sig_603.FeedThruLUT , 
         \fft_output1024[587].sig_606.FeedThruLUT , 
         \fft_output1024[586].sig_605.FeedThruLUT , 
         \fft_output1024[589].sig_608.FeedThruLUT , 
         \fft_output1024[588].sig_607.FeedThruLUT , 
         \fft_output1024[591].sig_610.FeedThruLUT , 
         \fft_output1024[590].sig_609.FeedThruLUT , 
         \fft_output1024[593].sig_612.FeedThruLUT , 
         \fft_output1024[592].sig_611.FeedThruLUT , 
         \fft_output1024[595].sig_614.FeedThruLUT , 
         \fft_output1024[594].sig_613.FeedThruLUT , 
         \fft_output1024[597].sig_616.FeedThruLUT , 
         \fft_output1024[596].sig_615.FeedThruLUT , 
         \fft_output1024[599].sig_618.FeedThruLUT , 
         \fft_output1024[598].sig_617.FeedThruLUT , 
         \fft_output1024[601].sig_620.FeedThruLUT , 
         \fft_output1024[600].sig_619.FeedThruLUT , 
         \fft_output1024[603].sig_622.FeedThruLUT , 
         \fft_output1024[602].sig_621.FeedThruLUT , 
         \fft_output1024[605].sig_624.FeedThruLUT , 
         \fft_output1024[604].sig_623.FeedThruLUT , 
         \fft_output1024[607].sig_626.FeedThruLUT , 
         \fft_output1024[606].sig_625.FeedThruLUT , 
         \fft_output1024[609].sig_628.FeedThruLUT , 
         \fft_output1024[608].sig_627.FeedThruLUT , 
         \fft_output1024[611].sig_630.FeedThruLUT , 
         \fft_output1024[610].sig_629.FeedThruLUT , 
         \fft_output1024[613].sig_632.FeedThruLUT , 
         \fft_output1024[612].sig_631.FeedThruLUT , 
         \fft_output1024[615].sig_634.FeedThruLUT , 
         \fft_output1024[614].sig_633.FeedThruLUT , 
         \fft_output1024[617].sig_636.FeedThruLUT , 
         \fft_output1024[616].sig_635.FeedThruLUT , 
         \fft_output1024[619].sig_638.FeedThruLUT , 
         \fft_output1024[618].sig_637.FeedThruLUT , 
         \fft_output1024[621].sig_640.FeedThruLUT , 
         \fft_output1024[620].sig_639.FeedThruLUT , 
         \fft_output1024[623].sig_642.FeedThruLUT , 
         \fft_output1024[622].sig_641.FeedThruLUT , 
         \fft_output1024[625].sig_644.FeedThruLUT , 
         \fft_output1024[624].sig_643.FeedThruLUT , 
         \fft_output1024[627].sig_646.FeedThruLUT , 
         \fft_output1024[626].sig_645.FeedThruLUT , 
         \fft_output1024[629].sig_648.FeedThruLUT , 
         \fft_output1024[628].sig_647.FeedThruLUT , 
         \fft_output1024[631].sig_650.FeedThruLUT , 
         \fft_output1024[630].sig_649.FeedThruLUT , 
         \fft_output1024[633].sig_652.FeedThruLUT , 
         \fft_output1024[632].sig_651.FeedThruLUT , 
         \fft_output1024[635].sig_654.FeedThruLUT , 
         \fft_output1024[634].sig_653.FeedThruLUT , 
         \fft_output1024[637].sig_656.FeedThruLUT , 
         \fft_output1024[636].sig_655.FeedThruLUT , 
         \fft_output1024[639].sig_658.FeedThruLUT , 
         \fft_output1024[638].sig_657.FeedThruLUT , 
         \fft_output1024[641].sig_660.FeedThruLUT , 
         \fft_output1024[640].sig_659.FeedThruLUT , 
         \fft_output1024[643].sig_662.FeedThruLUT , 
         \fft_output1024[642].sig_661.FeedThruLUT , 
         \fft_output1024[645].sig_664.FeedThruLUT , 
         \fft_output1024[644].sig_663.FeedThruLUT , 
         \fft_output1024[647].sig_666.FeedThruLUT , 
         \fft_output1024[646].sig_665.FeedThruLUT , 
         \fft_output1024[649].sig_668.FeedThruLUT , 
         \fft_output1024[648].sig_667.FeedThruLUT , 
         \fft_output1024[651].sig_670.FeedThruLUT , 
         \fft_output1024[650].sig_669.FeedThruLUT , 
         \fft_output1024[653].sig_672.FeedThruLUT , 
         \fft_output1024[652].sig_671.FeedThruLUT , 
         \fft_output1024[655].sig_674.FeedThruLUT , 
         \fft_output1024[654].sig_673.FeedThruLUT , 
         \fft_output1024[657].sig_676.FeedThruLUT , 
         \fft_output1024[656].sig_675.FeedThruLUT , 
         \fft_output1024[659].sig_678.FeedThruLUT , 
         \fft_output1024[658].sig_677.FeedThruLUT , 
         \fft_output1024[661].sig_680.FeedThruLUT , 
         \fft_output1024[660].sig_679.FeedThruLUT , 
         \fft_output1024[663].sig_682.FeedThruLUT , 
         \fft_output1024[662].sig_681.FeedThruLUT , 
         \fft_output1024[665].sig_684.FeedThruLUT , 
         \fft_output1024[664].sig_683.FeedThruLUT , 
         \fft_output1024[667].sig_686.FeedThruLUT , 
         \fft_output1024[666].sig_685.FeedThruLUT , 
         \fft_output1024[669].sig_688.FeedThruLUT , 
         \fft_output1024[668].sig_687.FeedThruLUT , 
         \fft_output1024[671].sig_690.FeedThruLUT , 
         \fft_output1024[670].sig_689.FeedThruLUT , 
         \fft_output1024[673].sig_692.FeedThruLUT , 
         \fft_output1024[672].sig_691.FeedThruLUT , 
         \fft_output1024[675].sig_694.FeedThruLUT , 
         \fft_output1024[674].sig_693.FeedThruLUT , 
         \fft_output1024[677].sig_696.FeedThruLUT , 
         \fft_output1024[676].sig_695.FeedThruLUT , 
         \fft_output1024[679].sig_698.FeedThruLUT , 
         \fft_output1024[678].sig_697.FeedThruLUT , 
         \fft_output1024[681].sig_700.FeedThruLUT , 
         \fft_output1024[680].sig_699.FeedThruLUT , 
         \fft_output1024[683].sig_702.FeedThruLUT , 
         \fft_output1024[682].sig_701.FeedThruLUT , 
         \fft_output1024[685].sig_704.FeedThruLUT , 
         \fft_output1024[684].sig_703.FeedThruLUT , 
         \fft_output1024[687].sig_706.FeedThruLUT , 
         \fft_output1024[686].sig_705.FeedThruLUT , 
         \fft_output1024[689].sig_708.FeedThruLUT , 
         \fft_output1024[688].sig_707.FeedThruLUT , 
         \fft_output1024[691].sig_710.FeedThruLUT , 
         \fft_output1024[690].sig_709.FeedThruLUT , 
         \fft_output1024[693].sig_712.FeedThruLUT , 
         \fft_output1024[692].sig_711.FeedThruLUT , 
         \fft_output1024[695].sig_714.FeedThruLUT , 
         \fft_output1024[694].sig_713.FeedThruLUT , 
         \fft_output1024[697].sig_716.FeedThruLUT , 
         \fft_output1024[696].sig_715.FeedThruLUT , 
         \fft_output1024[699].sig_718.FeedThruLUT , 
         \fft_output1024[698].sig_717.FeedThruLUT , 
         \fft_output1024[701].sig_720.FeedThruLUT , 
         \fft_output1024[700].sig_719.FeedThruLUT , 
         \fft_output1024[703].sig_722.FeedThruLUT , 
         \fft_output1024[702].sig_721.FeedThruLUT , 
         \fft_output1024[705].sig_724.FeedThruLUT , 
         \fft_output1024[704].sig_723.FeedThruLUT , 
         \fft_output1024[707].sig_726.FeedThruLUT , 
         \fft_output1024[706].sig_725.FeedThruLUT , 
         \fft_output1024[709].sig_728.FeedThruLUT , 
         \fft_output1024[708].sig_727.FeedThruLUT , 
         \fft_output1024[711].sig_730.FeedThruLUT , 
         \fft_output1024[710].sig_729.FeedThruLUT , 
         \fft_output1024[713].sig_732.FeedThruLUT , 
         \fft_output1024[712].sig_731.FeedThruLUT , 
         \fft_output1024[715].sig_734.FeedThruLUT , 
         \fft_output1024[714].sig_733.FeedThruLUT , 
         \fft_output1024[717].sig_736.FeedThruLUT , 
         \fft_output1024[716].sig_735.FeedThruLUT , 
         \fft_output1024[719].sig_738.FeedThruLUT , 
         \fft_output1024[718].sig_737.FeedThruLUT , 
         \fft_output1024[721].sig_740.FeedThruLUT , 
         \fft_output1024[720].sig_739.FeedThruLUT , 
         \fft_output1024[723].sig_742.FeedThruLUT , 
         \fft_output1024[722].sig_741.FeedThruLUT , 
         \fft_output1024[725].sig_744.FeedThruLUT , 
         \fft_output1024[724].sig_743.FeedThruLUT , 
         \fft_output1024[727].sig_746.FeedThruLUT , 
         \fft_output1024[726].sig_745.FeedThruLUT , 
         \fft_output1024[729].sig_748.FeedThruLUT , 
         \fft_output1024[728].sig_747.FeedThruLUT , 
         \fft_output1024[731].sig_750.FeedThruLUT , 
         \fft_output1024[730].sig_749.FeedThruLUT , 
         \fft_output1024[733].sig_752.FeedThruLUT , 
         \fft_output1024[732].sig_751.FeedThruLUT , 
         \fft_output1024[735].sig_754.FeedThruLUT , 
         \fft_output1024[734].sig_753.FeedThruLUT , 
         \fft_output1024[737].sig_756.FeedThruLUT , 
         \fft_output1024[736].sig_755.FeedThruLUT , 
         \fft_output1024[739].sig_758.FeedThruLUT , 
         \fft_output1024[738].sig_757.FeedThruLUT , 
         \fft_output1024[741].sig_760.FeedThruLUT , 
         \fft_output1024[740].sig_759.FeedThruLUT , 
         \fft_output1024[743].sig_762.FeedThruLUT , 
         \fft_output1024[742].sig_761.FeedThruLUT , 
         \fft_output1024[745].sig_764.FeedThruLUT , 
         \fft_output1024[744].sig_763.FeedThruLUT , 
         \fft_output1024[747].sig_766.FeedThruLUT , 
         \fft_output1024[746].sig_765.FeedThruLUT , 
         \fft_output1024[749].sig_768.FeedThruLUT , 
         \fft_output1024[748].sig_767.FeedThruLUT , 
         \fft_output1024[751].sig_770.FeedThruLUT , 
         \fft_output1024[750].sig_769.FeedThruLUT , 
         \fft_output1024[753].sig_772.FeedThruLUT , 
         \fft_output1024[752].sig_771.FeedThruLUT , 
         \fft_output1024[755].sig_774.FeedThruLUT , 
         \fft_output1024[754].sig_773.FeedThruLUT , 
         \fft_output1024[757].sig_776.FeedThruLUT , 
         \fft_output1024[756].sig_775.FeedThruLUT , 
         \fft_output1024[759].sig_778.FeedThruLUT , 
         \fft_output1024[758].sig_777.FeedThruLUT , 
         \fft_output1024[761].sig_780.FeedThruLUT , 
         \fft_output1024[760].sig_779.FeedThruLUT , 
         \fft_output1024[763].sig_782.FeedThruLUT , 
         \fft_output1024[762].sig_781.FeedThruLUT , 
         \fft_output1024[765].sig_784.FeedThruLUT , 
         \fft_output1024[764].sig_783.FeedThruLUT , 
         \fft_output1024[767].sig_786.FeedThruLUT , 
         \fft_output1024[766].sig_785.FeedThruLUT , 
         \fft_output1024[769].sig_788.FeedThruLUT , 
         \fft_output1024[768].sig_787.FeedThruLUT , 
         \fft_output1024[771].sig_790.FeedThruLUT , 
         \fft_output1024[770].sig_789.FeedThruLUT , 
         \fft_output1024[773].sig_792.FeedThruLUT , 
         \fft_output1024[772].sig_791.FeedThruLUT , 
         \fft_output1024[775].sig_794.FeedThruLUT , 
         \fft_output1024[774].sig_793.FeedThruLUT , 
         \fft_output1024[777].sig_796.FeedThruLUT , 
         \fft_output1024[776].sig_795.FeedThruLUT , 
         \fft_output1024[779].sig_798.FeedThruLUT , 
         \fft_output1024[778].sig_797.FeedThruLUT , 
         \fft_output1024[781].sig_800.FeedThruLUT , 
         \fft_output1024[780].sig_799.FeedThruLUT , 
         \fft_output1024[783].sig_802.FeedThruLUT , 
         \fft_output1024[782].sig_801.FeedThruLUT , 
         \fft_output1024[785].sig_804.FeedThruLUT , 
         \fft_output1024[784].sig_803.FeedThruLUT , 
         \fft_output1024[787].sig_806.FeedThruLUT , 
         \fft_output1024[786].sig_805.FeedThruLUT , 
         \fft_output1024[789].sig_808.FeedThruLUT , 
         \fft_output1024[788].sig_807.FeedThruLUT , 
         \fft_output1024[791].sig_810.FeedThruLUT , 
         \fft_output1024[790].sig_809.FeedThruLUT , 
         \fft_output1024[793].sig_812.FeedThruLUT , 
         \fft_output1024[792].sig_811.FeedThruLUT , 
         \fft_output1024[795].sig_814.FeedThruLUT , 
         \fft_output1024[794].sig_813.FeedThruLUT , 
         \fft_output1024[797].sig_816.FeedThruLUT , 
         \fft_output1024[796].sig_815.FeedThruLUT , 
         \fft_output1024[799].sig_818.FeedThruLUT , 
         \fft_output1024[798].sig_817.FeedThruLUT , 
         \fft_output1024[801].sig_820.FeedThruLUT , 
         \fft_output1024[800].sig_819.FeedThruLUT , 
         \fft_output1024[803].sig_822.FeedThruLUT , 
         \fft_output1024[802].sig_821.FeedThruLUT , 
         \fft_output1024[805].sig_824.FeedThruLUT , 
         \fft_output1024[804].sig_823.FeedThruLUT , 
         \fft_output1024[807].sig_826.FeedThruLUT , 
         \fft_output1024[806].sig_825.FeedThruLUT , 
         \fft_output1024[809].sig_828.FeedThruLUT , 
         \fft_output1024[808].sig_827.FeedThruLUT , 
         \fft_output1024[811].sig_830.FeedThruLUT , 
         \fft_output1024[810].sig_829.FeedThruLUT , 
         \fft_output1024[813].sig_832.FeedThruLUT , 
         \fft_output1024[812].sig_831.FeedThruLUT , 
         \fft_output1024[815].sig_834.FeedThruLUT , 
         \fft_output1024[814].sig_833.FeedThruLUT , 
         \fft_output1024[817].sig_836.FeedThruLUT , 
         \fft_output1024[816].sig_835.FeedThruLUT , 
         \fft_output1024[819].sig_838.FeedThruLUT , 
         \fft_output1024[818].sig_837.FeedThruLUT , 
         \fft_output1024[821].sig_840.FeedThruLUT , 
         \fft_output1024[820].sig_839.FeedThruLUT , 
         \fft_output1024[823].sig_842.FeedThruLUT , 
         \fft_output1024[822].sig_841.FeedThruLUT , 
         \fft_output1024[825].sig_844.FeedThruLUT , 
         \fft_output1024[824].sig_843.FeedThruLUT , 
         \fft_output1024[827].sig_846.FeedThruLUT , 
         \fft_output1024[826].sig_845.FeedThruLUT , 
         \fft_output1024[829].sig_848.FeedThruLUT , 
         \fft_output1024[828].sig_847.FeedThruLUT , 
         \fft_output1024[831].sig_850.FeedThruLUT , 
         \fft_output1024[830].sig_849.FeedThruLUT , 
         \fft_output1024[833].sig_852.FeedThruLUT , 
         \fft_output1024[832].sig_851.FeedThruLUT , 
         \fft_output1024[835].sig_854.FeedThruLUT , 
         \fft_output1024[834].sig_853.FeedThruLUT , 
         \fft_output1024[837].sig_856.FeedThruLUT , 
         \fft_output1024[836].sig_855.FeedThruLUT , 
         \fft_output1024[839].sig_858.FeedThruLUT , 
         \fft_output1024[838].sig_857.FeedThruLUT , 
         \fft_output1024[841].sig_860.FeedThruLUT , 
         \fft_output1024[840].sig_859.FeedThruLUT , 
         \fft_output1024[843].sig_862.FeedThruLUT , 
         \fft_output1024[842].sig_861.FeedThruLUT , 
         \fft_output1024[845].sig_864.FeedThruLUT , 
         \fft_output1024[844].sig_863.FeedThruLUT , 
         \fft_output1024[847].sig_866.FeedThruLUT , 
         \fft_output1024[846].sig_865.FeedThruLUT , 
         \fft_output1024[849].sig_868.FeedThruLUT , 
         \fft_output1024[848].sig_867.FeedThruLUT , 
         \fft_output1024[851].sig_870.FeedThruLUT , 
         \fft_output1024[850].sig_869.FeedThruLUT , 
         \fft_output1024[853].sig_872.FeedThruLUT , 
         \fft_output1024[852].sig_871.FeedThruLUT , 
         \fft_output1024[855].sig_874.FeedThruLUT , 
         \fft_output1024[854].sig_873.FeedThruLUT , 
         \fft_output1024[857].sig_876.FeedThruLUT , 
         \fft_output1024[856].sig_875.FeedThruLUT , 
         \fft_output1024[859].sig_878.FeedThruLUT , 
         \fft_output1024[858].sig_877.FeedThruLUT , 
         \fft_output1024[861].sig_880.FeedThruLUT , 
         \fft_output1024[860].sig_879.FeedThruLUT , 
         \fft_output1024[863].sig_882.FeedThruLUT , 
         \fft_output1024[862].sig_881.FeedThruLUT , 
         \fft_output1024[865].sig_884.FeedThruLUT , 
         \fft_output1024[864].sig_883.FeedThruLUT , 
         \fft_output1024[867].sig_886.FeedThruLUT , 
         \fft_output1024[866].sig_885.FeedThruLUT , 
         \fft_output1024[869].sig_888.FeedThruLUT , 
         \fft_output1024[868].sig_887.FeedThruLUT , 
         \fft_output1024[871].sig_890.FeedThruLUT , 
         \fft_output1024[870].sig_889.FeedThruLUT , 
         \fft_output1024[873].sig_892.FeedThruLUT , 
         \fft_output1024[872].sig_891.FeedThruLUT , 
         \fft_output1024[875].sig_894.FeedThruLUT , 
         \fft_output1024[874].sig_893.FeedThruLUT , 
         \fft_output1024[877].sig_896.FeedThruLUT , 
         \fft_output1024[876].sig_895.FeedThruLUT , 
         \fft_output1024[879].sig_898.FeedThruLUT , 
         \fft_output1024[878].sig_897.FeedThruLUT , 
         \fft_output1024[881].sig_900.FeedThruLUT , 
         \fft_output1024[880].sig_899.FeedThruLUT , 
         \fft_output1024[883].sig_902.FeedThruLUT , 
         \fft_output1024[882].sig_901.FeedThruLUT , 
         \fft_output1024[885].sig_904.FeedThruLUT , 
         \fft_output1024[884].sig_903.FeedThruLUT , 
         \fft_output1024[887].sig_906.FeedThruLUT , 
         \fft_output1024[886].sig_905.FeedThruLUT , 
         \fft_output1024[889].sig_908.FeedThruLUT , 
         \fft_output1024[888].sig_907.FeedThruLUT , 
         \fft_output1024[891].sig_910.FeedThruLUT , 
         \fft_output1024[890].sig_909.FeedThruLUT , 
         \fft_output1024[893].sig_912.FeedThruLUT , 
         \fft_output1024[892].sig_911.FeedThruLUT , 
         \fft_output1024[895].sig_914.FeedThruLUT , 
         \fft_output1024[894].sig_913.FeedThruLUT , 
         \fft_output1024[897].sig_916.FeedThruLUT , 
         \fft_output1024[896].sig_915.FeedThruLUT , 
         \fft_output1024[899].sig_918.FeedThruLUT , 
         \fft_output1024[898].sig_917.FeedThruLUT , 
         \fft_output1024[901].sig_920.FeedThruLUT , 
         \fft_output1024[900].sig_919.FeedThruLUT , 
         \fft_output1024[903].sig_922.FeedThruLUT , 
         \fft_output1024[902].sig_921.FeedThruLUT , 
         \fft_output1024[905].sig_924.FeedThruLUT , 
         \fft_output1024[904].sig_923.FeedThruLUT , 
         \fft_output1024[907].sig_926.FeedThruLUT , 
         \fft_output1024[906].sig_925.FeedThruLUT , 
         \fft_output1024[909].sig_928.FeedThruLUT , 
         \fft_output1024[908].sig_927.FeedThruLUT , 
         \fft_output1024[911].sig_930.FeedThruLUT , 
         \fft_output1024[910].sig_929.FeedThruLUT , 
         \fft_output1024[913].sig_932.FeedThruLUT , 
         \fft_output1024[912].sig_931.FeedThruLUT , 
         \fft_output1024[915].sig_934.FeedThruLUT , 
         \fft_output1024[914].sig_933.FeedThruLUT , 
         \fft_output1024[917].sig_936.FeedThruLUT , 
         \fft_output1024[916].sig_935.FeedThruLUT , 
         \fft_output1024[919].sig_938.FeedThruLUT , 
         \fft_output1024[918].sig_937.FeedThruLUT , 
         \fft_output1024[921].sig_940.FeedThruLUT , 
         \fft_output1024[920].sig_939.FeedThruLUT , 
         \fft_output1024[923].sig_942.FeedThruLUT , 
         \fft_output1024[922].sig_941.FeedThruLUT , 
         \fft_output1024[925].sig_944.FeedThruLUT , 
         \fft_output1024[924].sig_943.FeedThruLUT , 
         \fft_output1024[927].sig_946.FeedThruLUT , 
         \fft_output1024[926].sig_945.FeedThruLUT , 
         \fft_output1024[929].sig_948.FeedThruLUT , 
         \fft_output1024[928].sig_947.FeedThruLUT , 
         \fft_output1024[931].sig_950.FeedThruLUT , 
         \fft_output1024[930].sig_949.FeedThruLUT , 
         \fft_output1024[933].sig_952.FeedThruLUT , 
         \fft_output1024[932].sig_951.FeedThruLUT , 
         \fft_output1024[935].sig_954.FeedThruLUT , 
         \fft_output1024[934].sig_953.FeedThruLUT , 
         \fft_output1024[937].sig_956.FeedThruLUT , 
         \fft_output1024[936].sig_955.FeedThruLUT , 
         \fft_output1024[939].sig_958.FeedThruLUT , 
         \fft_output1024[938].sig_957.FeedThruLUT , 
         \fft_output1024[941].sig_960.FeedThruLUT , 
         \fft_output1024[940].sig_959.FeedThruLUT , 
         \fft_output1024[943].sig_962.FeedThruLUT , 
         \fft_output1024[942].sig_961.FeedThruLUT , 
         \fft_output1024[945].sig_964.FeedThruLUT , 
         \fft_output1024[944].sig_963.FeedThruLUT , 
         \fft_output1024[947].sig_966.FeedThruLUT , 
         \fft_output1024[946].sig_965.FeedThruLUT , 
         \fft_output1024[949].sig_968.FeedThruLUT , 
         \fft_output1024[948].sig_967.FeedThruLUT , 
         \fft_output1024[951].sig_970.FeedThruLUT , 
         \fft_output1024[950].sig_969.FeedThruLUT , 
         \fft_output1024[953].sig_972.FeedThruLUT , 
         \fft_output1024[952].sig_971.FeedThruLUT , 
         \fft_output1024[955].sig_974.FeedThruLUT , 
         \fft_output1024[954].sig_973.FeedThruLUT , 
         \fft_output1024[957].sig_976.FeedThruLUT , 
         \fft_output1024[956].sig_975.FeedThruLUT , 
         \fft_output1024[959].sig_978.FeedThruLUT , 
         \fft_output1024[958].sig_977.FeedThruLUT , 
         \fft_output1024[961].sig_980.FeedThruLUT , 
         \fft_output1024[960].sig_979.FeedThruLUT , 
         \fft_output1024[963].sig_982.FeedThruLUT , 
         \fft_output1024[962].sig_981.FeedThruLUT , 
         \fft_output1024[965].sig_984.FeedThruLUT , 
         \fft_output1024[964].sig_983.FeedThruLUT , 
         \fft_output1024[967].sig_986.FeedThruLUT , 
         \fft_output1024[966].sig_985.FeedThruLUT , 
         \fft_output1024[969].sig_988.FeedThruLUT , 
         \fft_output1024[968].sig_987.FeedThruLUT , 
         \fft_output1024[971].sig_990.FeedThruLUT , 
         \fft_output1024[970].sig_989.FeedThruLUT , 
         \fft_output1024[973].sig_992.FeedThruLUT , 
         \fft_output1024[972].sig_991.FeedThruLUT , 
         \fft_output1024[975].sig_994.FeedThruLUT , 
         \fft_output1024[974].sig_993.FeedThruLUT , 
         \fft_output1024[977].sig_996.FeedThruLUT , 
         \fft_output1024[976].sig_995.FeedThruLUT , 
         \fft_output1024[979].sig_998.FeedThruLUT , 
         \fft_output1024[978].sig_997.FeedThruLUT , 
         \fft_output1024[981].sig_1000.FeedThruLUT , 
         \fft_output1024[980].sig_999.FeedThruLUT , 
         \fft_output1024[983].sig_1002.FeedThruLUT , 
         \fft_output1024[982].sig_1001.FeedThruLUT , 
         \fft_output1024[985].sig_1004.FeedThruLUT , 
         \fft_output1024[984].sig_1003.FeedThruLUT , 
         \fft_output1024[987].sig_1006.FeedThruLUT , 
         \fft_output1024[986].sig_1005.FeedThruLUT , 
         \fft_output1024[989].sig_1008.FeedThruLUT , 
         \fft_output1024[988].sig_1007.FeedThruLUT , 
         \fft_output1024[991].sig_1010.FeedThruLUT , 
         \fft_output1024[990].sig_1009.FeedThruLUT , \fft_output1024[1023] , 
         n11571, n11568, done_c, n11575, n11573, n11579, n11577, n11583, 
         n11581, n11587, n11585, n11591, n11589, n11595, n11593, n11599, 
         n11597, n11603, n11601, n11607, n11605, n11611, n11609, n11615, 
         n11613, n11619, n11617, n11623, n11621, n11627, n11625, n11631, 
         n11629, \fftUnit.n5 , 
         \fftUnit.address_generator.standard_logic.n3332 , \fftUnit.n3 , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3181[2] , 
         \fftUnit.address_generator.standard_logic.n11 , 
         \fftUnit.address_generator.standard_logic.n7_adj_3272 , 
         \fftUnit.address_generator.standard_logic.n75 , \address_a[0] , 
         \fftUnit.n3_adj_3332 , \fftUnit.address_generator.standard_logic.n9 , 
         \fftUnit.n23 , \fftUnit.address_generator.standard_logic.n9_adj_3271 , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3181[3] , 
         \address_1_b[3] , \fftUnit.n2 , \fftUnit.n4_adj_3331 , 
         \fftUnit.address_generator.standard_logic.n8_adj_3274 , 
         \fftUnit.address_generator.standard_logic.n14 , \address_1_b[4] , 
         \fftUnit.n1 , \fftUnit.address_generator.standard_logic.n7_adj_3277 , 
         \fftUnit.address_generator.standard_logic.n13_adj_3278 , 
         \fftUnit.address_generator.standard_logic.n12 , 
         \fftUnit.address_generator.standard_logic.n5_adj_3276 , 
         \address_1_b[5] , fft_done_N_2087, \fftoutReg.n12 , 
         \spi.n17_adj_3343 , \spi.n16 , \fftinReg.n14741 , \address_a[2] , 
         fft_processing, 
         \fftUnit.address_generator.standard_logic.mask_shift[1] , 
         \address_0_a_5__N_3169[2] , \address_0_a_5__N_3169[1] , 
         \address_a[1] , \fftUnit.address_0_a[1] , 
         \fftUnit.address_generator.standard_logic.n11_adj_3275 , 
         \fftUnit.address_generator.standard_logic.address_a_5__N_3181[1] , 
         \fftUnit.address_generator.standard_logic.n8 , \address_a[4] , 
         \address_0_a_5__N_3169[4] , \address_a[3] , 
         \address_0_a_5__N_3169[3] , \address_0_a_5__N_3169[0] , 
         \fftUnit.address_0_a[0] , \address_0_a_5__N_3169[5] , \address_a[5] , 
         \fftUnit.address_0_a[5] , 
         \fftUnit.address_generator.standard_logic.n13_adj_3284 , 
         \address_0_b[5] , \address_0_b[3] , \address_0_b[4] , n11, 
         \address_1_b[1] , \address_0_b[1] , \address_1_b[2] , 
         \fftUnit.address_generator.standard_logic.n10 , \address_0_b[2] , 
         \address_1_b[0] , \fftUnit.address_generator.standard_logic.n13 , 
         \fftUnit.address_generator.standard_logic.mask_shift[4] , 
         \address_0_b[0] , n2195, \write_data[9] , \fftUnit.read_data_1_a[15] , 
         \fftUnit.read_data_0_a[15] , \fftUnit.address_1_a[5] , 
         \fftUnit.write_address_1[5] , \fftUnit.address_1_a[4] , 
         \fftUnit.write_address_1[4] , \fftUnit.address_1_a[3] , 
         \fftUnit.write_address_1[3] , \fftUnit.address_1_a[2] , 
         \fftUnit.write_address_1[2] , \fftUnit.address_1_a[1] , 
         \fftUnit.write_address_1[1] , \fftUnit.address_1_a[0] , 
         \fftUnit.write_address_1[0] , \fftUnit.n14396 , \fftUnit.n4 , 
         \fftUnit.address_generator.standard_logic.n15076 , 
         \fftUnit.write_address_0[5] , \fftUnit.address_0_a[4] , 
         \fftUnit.write_address_0[4] , \fftUnit.address_0_a[3] , 
         \fftUnit.write_address_0[3] , \fftUnit.address_0_a[2] , 
         \fftUnit.write_address_0[2] , \fftUnit.write_address_0[1] , 
         \fftUnit.write_address_0[0] , \fftUnit.n66 , \fftUnit.n9 , 
         \fftUnit.read_data_0_a[31] , \fftUnit.read_data_1_a[31] , 
         \fftUnit.read_data_0_a[30] , \fftUnit.read_data_1_a[30] , 
         \fftUnit.read_data_1_a[29] , \fftUnit.read_data_0_a[29] , 
         \fftUnit.read_data_1_a[28] , \fftUnit.read_data_0_a[28] , 
         \fftUnit.read_data_1_a[27] , \fftUnit.read_data_0_a[27] , 
         \fftUnit.read_data_0_a[26] , \fftUnit.read_data_1_a[26] , 
         \fftUnit.read_data_0_a[25] , \fftUnit.read_data_1_a[25] , 
         \fftUnit.read_data_0_a[24] , \fftUnit.read_data_1_a[24] , 
         \fftUnit.read_data_1_a[23] , \fftUnit.read_data_0_a[23] , 
         \fftUnit.read_data_0_a[22] , \fftUnit.read_data_1_a[22] , 
         \fftUnit.read_data_1_a[21] , \fftUnit.read_data_0_a[21] , 
         \fftUnit.read_data_1_a[20] , \fftUnit.read_data_0_a[20] , 
         \fftUnit.read_data_0_a[19] , \fftUnit.read_data_1_a[19] , 
         \fftUnit.read_data_1_a[18] , \fftUnit.read_data_0_a[18] , 
         \fftUnit.read_data_1_a[17] , \fftUnit.read_data_0_a[17] , 
         \fftUnit.read_data_0_a[16] , \fftUnit.read_data_1_a[16] , 
         \fftUnit.read_data_1_a[0] , \fftUnit.read_data_0_a[0] , 
         \fftUnit.read_data_0_a[2] , \fftUnit.read_data_1_a[2] , 
         \fftUnit.read_data_0_a[1] , \fftUnit.read_data_1_a[1] , 
         \fftUnit.read_data_1_a[3] , \fftUnit.read_data_0_a[3] , 
         \fftUnit.read_data_1_a[4] , \fftUnit.read_data_0_a[4] , 
         \fftUnit.read_data_0_a[6] , \fftUnit.read_data_1_a[6] , 
         \fftUnit.read_data_0_a[5] , \fftUnit.read_data_1_a[5] , 
         \fftUnit.read_data_0_a[7] , \fftUnit.read_data_1_a[7] , 
         \fftUnit.read_data_1_a[8] , \fftUnit.read_data_0_a[8] , 
         \fftUnit.read_data_0_a[9] , \fftUnit.read_data_1_a[9] , 
         \fftUnit.read_data_1_a[10] , \fftUnit.read_data_0_a[10] , 
         \fftUnit.read_data_0_a[11] , \fftUnit.read_data_1_a[11] , 
         \fftUnit.read_data_0_a[12] , \fftUnit.read_data_1_a[12] , 
         \fftUnit.read_data_1_a[14] , \fftUnit.read_data_0_a[14] , 
         \fftUnit.read_data_0_a[13] , \fftUnit.read_data_1_a[13] , 
         \fftUnit.address_generator.standard_logic.n7 , 
         \fftUnit.twiddle_address[1] , \fftUnit.twiddle_address[0] , 
         \fftUnit.twiddle_address[2] , \fftUnit.twiddle_address[4] , 
         \fftUnit.twiddle_address[3] , n14368, n14743, 
         \fftUnit.write_data[18] , \fftUnit.write_data[16] , \write_data[15] , 
         \write_data[8] , \fftUnit.write_data[31] , \fftUnit.write_data[29] , 
         \write_data[14] , \write_data[7] , \fftUnit.write_data[30] , 
         \fftUnit.write_data[27] , \write_data[6] , \write_data[13] , 
         \fftUnit.write_data[28] , \fftUnit.write_data[25] , \write_data[5] , 
         \write_data[0] , \fftUnit.write_data[26] , \fftUnit.write_data[23] , 
         write_0, \write_data[2] , \fftUnit.write_1 , \write_data[1] , 
         \write_data[10] , \fftUnit.write_data[24] , \fftUnit.write_data[21] , 
         \write_data[11] , \write_data[3] , \fftUnit.write_data[22] , 
         \fftUnit.write_data[19] , \write_data[12] , \write_data[4] , 
         \fftUnit.write_data[20] , \fftUnit.write_data[17] , 
         \fftUnit.butt.mult.result[14] , 
         \fftUnit.butt.mult.m_real_twiddle.result[14]_2 , nextState, 
         \fftUnit.read_data_0_b[8] , \fftUnit.read_data_1_b[8] , 
         \fftUnit.read_data_1_b[9] , \fftUnit.read_data_0_b[9] , 
         \fftUnit.b[9] , \fftUnit.b[8] , \fftUnit.read_data_1_b[10] , 
         \fftUnit.read_data_0_b[10] , \fftUnit.read_data_0_b[7] , 
         \fftUnit.read_data_1_b[7] , \fftUnit.b[7] , \fftUnit.b[10] , 
         \fftUnit.read_data_0_b[11] , \fftUnit.read_data_1_b[11] , 
         \fftUnit.read_data_0_b[6] , \fftUnit.read_data_1_b[6] , 
         \fftUnit.b[6] , \fftUnit.b[11] , \fftUnit.read_data_1_b[12] , 
         \fftUnit.read_data_0_b[12] , \fftUnit.read_data_0_b[5] , 
         \fftUnit.read_data_1_b[5] , \fftUnit.b[5] , \fftUnit.b[12] , 
         \fftUnit.read_data_0_b[13] , \fftUnit.read_data_1_b[13] , 
         \fftUnit.read_data_1_b[4] , \fftUnit.read_data_0_b[4] , 
         \fftUnit.b[4] , \fftUnit.b[13] , \fftUnit.read_data_1_b[14] , 
         \fftUnit.read_data_0_b[14] , \fftUnit.read_data_1_b[3] , 
         \fftUnit.read_data_0_b[3] , \fftUnit.b[3] , \fftUnit.b[14] , 
         \fftUnit.read_data_0_b[15] , \fftUnit.read_data_1_b[15] , 
         \fftUnit.read_data_1_b[2] , \fftUnit.read_data_0_b[2] , 
         \fftUnit.b[2] , \fftUnit.b[15] , \fftUnit.read_data_1_b[0] , 
         \fftUnit.read_data_0_b[0] , \fftUnit.read_data_1_b[1] , 
         \fftUnit.read_data_0_b[1] , \fftUnit.b[1] , \fftUnit.b[0] , 
         \fftUnit.read_data_0_b[31] , \fftUnit.read_data_1_b[31] , 
         \fftUnit.read_data_0_b[16] , \fftUnit.read_data_1_b[16] , 
         \fftUnit.b[16] , \fftUnit.b[31] , \fftUnit.read_data_0_b[30] , 
         \fftUnit.read_data_1_b[30] , \fftUnit.read_data_1_b[17] , 
         \fftUnit.read_data_0_b[17] , \fftUnit.b[17] , \fftUnit.b[30] , 
         \fftUnit.read_data_0_b[29] , \fftUnit.read_data_1_b[29] , 
         \fftUnit.read_data_1_b[18] , \fftUnit.read_data_0_b[18] , 
         \fftUnit.b[18] , \fftUnit.b[29] , \fftUnit.read_data_0_b[28] , 
         \fftUnit.read_data_1_b[28] , \fftUnit.read_data_0_b[19] , 
         \fftUnit.read_data_1_b[19] , \fftUnit.b[19] , \fftUnit.b[28] , 
         \fftUnit.read_data_0_b[27] , \fftUnit.read_data_1_b[27] , 
         \fftUnit.read_data_0_b[20] , \fftUnit.read_data_1_b[20] , 
         \fftUnit.b[20] , \fftUnit.b[27] , \fftUnit.read_data_0_b[26] , 
         \fftUnit.read_data_1_b[26] , \fftUnit.read_data_1_b[21] , 
         \fftUnit.read_data_0_b[21] , \fftUnit.b[21] , \fftUnit.b[26] , 
         \fftUnit.read_data_0_b[25] , \fftUnit.read_data_1_b[25] , 
         \fftUnit.read_data_0_b[22] , \fftUnit.read_data_1_b[22] , 
         \fftUnit.b[22] , \fftUnit.b[25] , \fftUnit.read_data_1_b[24] , 
         \fftUnit.read_data_0_b[24] , \fftUnit.read_data_1_b[23] , 
         \fftUnit.read_data_0_b[23] , \fftUnit.b[23] , \fftUnit.b[24] , sdo_c, 
         sdi_c, \fftUnit.twiddle[31] , \fftUnit.twiddle[30] , 
         \fftUnit.twiddle[29] , \fftUnit.twiddle[28] , \fftUnit.twiddle[27] , 
         \fftUnit.twiddle[26] , \fftUnit.twiddle[25] , \fftUnit.twiddle[24] , 
         \fftUnit.twiddle[23] , \fftUnit.twiddle[22] , \fftUnit.twiddle[21] , 
         \fftUnit.twiddle[20] , \fftUnit.twiddle[19] , \fftUnit.twiddle[18] , 
         \fftUnit.twiddle[17] , \fftUnit.twiddle[16] , \fftUnit.twiddle[15] , 
         \fftUnit.twiddle[14] , \fftUnit.twiddle[13] , \fftUnit.twiddle[12] , 
         \fftUnit.twiddle[11] , \fftUnit.twiddle[10] , \fftUnit.twiddle[9] , 
         \fftUnit.twiddle[8] , \fftUnit.twiddle[7] , \fftUnit.twiddle[6] , 
         \fftUnit.twiddle[5] , \fftUnit.twiddle[4] , \fftUnit.twiddle[3] , 
         \fftUnit.twiddle[2] , \fftUnit.twiddle[1] , \fftUnit.twiddle[0] ;

  spi_SLICE_0 \spi.SLICE_0 ( .DI1(\spi.n49[4] ), .DI0(\spi.n49[3] ), 
    .D1(\spi.n17863 ), .C1(\spi.cnt[4]_2 ), .D0(\spi.n13405 ), 
    .C0(\spi.cnt[3]_2 ), .LSR(reset_c), .CLK(sck_c), .CIN0(\spi.n13405 ), 
    .CIN1(\spi.n17863 ), .Q0(\spi.cnt[3]_2 ), .Q1(\spi.cnt[4]_2 ), 
    .F0(\spi.n49[3] ), .F1(\spi.n49[4] ), .COUT1(\spi.n13407 ), 
    .COUT0(\spi.n17863 ));
  spi_SLICE_1 \spi.SLICE_1 ( .DI1(\spi.n49[2] ), .DI0(\spi.n49[1] ), 
    .D1(\spi.n17860 ), .C1(\spi.cnt[2]_2 ), .D0(\spi.n13403 ), 
    .C0(\spi.cnt[1]_2 ), .LSR(reset_c), .CLK(sck_c), .CIN0(\spi.n13403 ), 
    .CIN1(\spi.n17860 ), .Q0(\spi.cnt[1]_2 ), .Q1(\spi.cnt[2]_2 ), 
    .F0(\spi.n49[1] ), .F1(\spi.n49[2] ), .COUT1(\spi.n13405 ), 
    .COUT0(\spi.n17860 ));
  spi_SLICE_2 \spi.SLICE_2 ( .DI1(\spi.n49[0] ), .D1(\spi.n17818 ), 
    .C1(\spi.cnt[0]_2 ), .B1(VCC_net), .LSR(reset_c), .CLK(sck_c), 
    .CIN1(\spi.n17818 ), .Q1(\spi.cnt[0]_2 ), .F1(\spi.n49[0] ), 
    .COUT1(\spi.n13403 ), .COUT0(\spi.n17818 ));
  spi_SLICE_3 \spi.SLICE_3 ( .DI0(\spi.n49[9] ), .D1(\spi.n17872 ), 
    .C1(\cnt[10] ), .D0(\spi.n13411 ), .C0(\spi.cnt[9]_2 ), .LSR(reset_c), 
    .CLK(sck_c), .CIN0(\spi.n13411 ), .CIN1(\spi.n17872 ), .Q0(\spi.cnt[9]_2 ), 
    .F0(\spi.n49[9] ), .F1(\spi.n49[10] ), .COUT0(\spi.n17872 ));
  spi_SLICE_4 \spi.SLICE_4 ( .DI1(\spi.n49[8] ), .DI0(\spi.n49[7] ), 
    .D1(\spi.n17869 ), .C1(\spi.cnt[8]_2 ), .D0(\spi.n13409 ), 
    .C0(\spi.cnt[7]_2 ), .LSR(reset_c), .CLK(sck_c), .CIN0(\spi.n13409 ), 
    .CIN1(\spi.n17869 ), .Q0(\spi.cnt[7]_2 ), .Q1(\spi.cnt[8]_2 ), 
    .F0(\spi.n49[7] ), .F1(\spi.n49[8] ), .COUT1(\spi.n13411 ), 
    .COUT0(\spi.n17869 ));
  spi_SLICE_5 \spi.SLICE_5 ( .DI1(\spi.n49[6] ), .DI0(\spi.n49[5] ), 
    .D1(\spi.n17866 ), .C1(\spi.cnt[6]_2 ), .D0(\spi.n13407 ), 
    .C0(\spi.cnt[5]_2 ), .LSR(reset_c), .CLK(sck_c), .CIN0(\spi.n13407 ), 
    .CIN1(\spi.n17866 ), .Q0(\spi.cnt[5]_2 ), .Q1(\spi.cnt[6]_2 ), 
    .F0(\spi.n49[5] ), .F1(\spi.n49[6] ), .COUT1(\spi.n13409 ), 
    .COUT0(\spi.n17866 ));
  fftinReg_SLICE_6 \fftinReg.SLICE_6 ( .DI1(\fftinReg.n33[6] ), 
    .DI0(\fftinReg.n33[5] ), .D1(\fftinReg.n17881 ), .C1(\cnt[6] ), 
    .D0(\fftinReg.n13368 ), .C0(\rd_adr[5] ), .LSR(\fftinReg.n9497 ), 
    .CLK(slow_clk), .CIN0(\fftinReg.n13368 ), .CIN1(\fftinReg.n17881 ), 
    .Q0(\rd_adr[5] ), .Q1(\cnt[6] ), .F0(\fftinReg.n33[5] ), 
    .F1(\fftinReg.n33[6] ), .COUT0(\fftinReg.n17881 ));
  fftinReg_SLICE_7 \fftinReg.SLICE_7 ( .DI1(\fftinReg.n33[2] ), 
    .DI0(\fftinReg.n33[1] ), .D1(\fftinReg.n17875 ), .C1(\rd_adr[2] ), 
    .D0(\fftinReg.n13364 ), .C0(\rd_adr[1] ), .LSR(\fftinReg.n9497 ), 
    .CLK(slow_clk), .CIN0(\fftinReg.n13364 ), .CIN1(\fftinReg.n17875 ), 
    .Q0(\rd_adr[1] ), .Q1(\rd_adr[2] ), .F0(\fftinReg.n33[1] ), 
    .F1(\fftinReg.n33[2] ), .COUT1(\fftinReg.n13366 ), 
    .COUT0(\fftinReg.n17875 ));
  fftinReg_SLICE_8 \fftinReg.SLICE_8 ( .DI1(\fftinReg.n33[4] ), 
    .DI0(\fftinReg.n33[3] ), .D1(\fftinReg.n17878 ), .C1(\rd_adr[4] ), 
    .D0(\fftinReg.n13366 ), .C0(\rd_adr[3] ), .LSR(\fftinReg.n9497 ), 
    .CLK(slow_clk), .CIN0(\fftinReg.n13366 ), .CIN1(\fftinReg.n17878 ), 
    .Q0(\rd_adr[3] ), .Q1(\rd_adr[4] ), .F0(\fftinReg.n33[3] ), 
    .F1(\fftinReg.n33[4] ), .COUT1(\fftinReg.n13368 ), 
    .COUT0(\fftinReg.n17878 ));
  fftinReg_SLICE_9 \fftinReg.SLICE_9 ( .DI1(\fftinReg.n33[0] ), 
    .D1(\fftinReg.n17821 ), .C1(\rd_adr[0] ), .B1(VCC_net), 
    .LSR(\fftinReg.n9497 ), .CLK(slow_clk), .CIN1(\fftinReg.n17821 ), 
    .Q1(\rd_adr[0] ), .F1(\fftinReg.n33[0] ), .COUT1(\fftinReg.n13364 ), 
    .COUT0(\fftinReg.n17821 ));
  fftUnit_SLICE_10 \fftUnit.SLICE_10 ( .DI0(\fftUnit.n37[5] ), 
    .D1(\fftUnit.n17848 ), .D0(\fftUnit.n13400 ), 
    .B0(\fftUnit.out_address[5] ), .CE(processing_N_3141), .LSR(reset_c), 
    .CLK(slow_clk), .CIN0(\fftUnit.n13400 ), .CIN1(\fftUnit.n17848 ), 
    .Q0(\fftUnit.out_address[5] ), .F0(\fftUnit.n37[5] ), 
    .COUT0(\fftUnit.n17848 ));
  fftUnit_SLICE_11 \fftUnit.SLICE_11 ( .DI1(\fftUnit.n37[4] ), 
    .DI0(\fftUnit.n37[3] ), .D1(\fftUnit.n17845 ), 
    .B1(\fftUnit.out_address[4] ), .D0(\fftUnit.n13398 ), 
    .B0(\fftUnit.out_address[3] ), .CE(processing_N_3141), .LSR(reset_c), 
    .CLK(slow_clk), .CIN0(\fftUnit.n13398 ), .CIN1(\fftUnit.n17845 ), 
    .Q0(\fftUnit.out_address[3] ), .Q1(\fftUnit.out_address[4] ), 
    .F0(\fftUnit.n37[3] ), .F1(\fftUnit.n37[4] ), .COUT1(\fftUnit.n13400 ), 
    .COUT0(\fftUnit.n17845 ));
  fftUnit_SLICE_12 \fftUnit.SLICE_12 ( .DI1(\fftUnit.n37[2] ), 
    .DI0(\fftUnit.n37[1] ), .D1(\fftUnit.n17842 ), 
    .B1(\fftUnit.out_address[2] ), .D0(\fftUnit.n13396 ), 
    .B0(\fftUnit.out_address[1] ), .CE(processing_N_3141), .LSR(reset_c), 
    .CLK(slow_clk), .CIN0(\fftUnit.n13396 ), .CIN1(\fftUnit.n17842 ), 
    .Q0(\fftUnit.out_address[1] ), .Q1(\fftUnit.out_address[2] ), 
    .F0(\fftUnit.n37[1] ), .F1(\fftUnit.n37[2] ), .COUT1(\fftUnit.n13398 ), 
    .COUT0(\fftUnit.n17842 ));
  fftUnit_SLICE_13 \fftUnit.SLICE_13 ( .DI1(\fftUnit.n37[0] ), 
    .D1(\fftUnit.n17563 ), .C1(VCC_net), .B1(\fftUnit.out_address[0] ), 
    .CE(processing_N_3141), .LSR(reset_c), .CLK(slow_clk), 
    .CIN1(\fftUnit.n17563 ), .Q1(\fftUnit.out_address[0] ), 
    .F1(\fftUnit.n37[0] ), .COUT1(\fftUnit.n13396 ), .COUT0(\fftUnit.n17563 ));
  fftUnit_counter_SLICE_14 \fftUnit.counter.SLICE_14 ( 
    .DI0(\fftUnit.counter.n37_c[5] ), .D1(\fftUnit.counter.n17839 ), 
    .D0(\fftUnit.counter.n13393 ), .B0(\fftUnit.fft_level[5]_2 ), 
    .CE(\fftUnit.n12742 ), .LSR(reset_c), .CLK(slow_clk), 
    .CIN0(\fftUnit.counter.n13393 ), .CIN1(\fftUnit.counter.n17839 ), 
    .Q0(\fftUnit.fft_level[5]_2 ), .F0(\fftUnit.counter.n37_c[5] ), 
    .COUT0(\fftUnit.counter.n17839 ));
  fftUnit_counter_SLICE_15 \fftUnit.counter.SLICE_15 ( 
    .DI1(\fftUnit.counter.n37_c[4] ), .DI0(\fftUnit.counter.n37_c[3] ), 
    .D1(\fftUnit.counter.n17836 ), .B1(\fftUnit.fft_level[4]_2 ), 
    .D0(\fftUnit.counter.n13391 ), .B0(\fftUnit.fft_level[3]_2 ), 
    .CE(\fftUnit.n12742 ), .LSR(reset_c), .CLK(slow_clk), 
    .CIN0(\fftUnit.counter.n13391 ), .CIN1(\fftUnit.counter.n17836 ), 
    .Q0(\fftUnit.fft_level[3]_2 ), .Q1(\fftUnit.fft_level[4]_2 ), 
    .F0(\fftUnit.counter.n37_c[3] ), .F1(\fftUnit.counter.n37_c[4] ), 
    .COUT1(\fftUnit.counter.n13393 ), .COUT0(\fftUnit.counter.n17836 ));
  fftUnit_counter_SLICE_16 \fftUnit.counter.SLICE_16 ( 
    .DI1(\fftUnit.counter.n37_c[2] ), .DI0(\fftUnit.counter.n37_c[1] ), 
    .D1(\fftUnit.counter.n17833 ), .B1(\fftUnit.fft_level[2]_2 ), 
    .D0(\fftUnit.counter.n13389 ), .B0(\fftUnit.fft_level[1]_2 ), 
    .CE(\fftUnit.n12742 ), .LSR(reset_c), .CLK(slow_clk), 
    .CIN0(\fftUnit.counter.n13389 ), .CIN1(\fftUnit.counter.n17833 ), 
    .Q0(\fftUnit.fft_level[1]_2 ), .Q1(\fftUnit.fft_level[2]_2 ), 
    .F0(\fftUnit.counter.n37_c[1] ), .F1(\fftUnit.counter.n37_c[2] ), 
    .COUT1(\fftUnit.counter.n13391 ), .COUT0(\fftUnit.counter.n17833 ));
  fftUnit_counter_SLICE_17 \fftUnit.counter.SLICE_17 ( 
    .DI1(\fftUnit.counter.n37_c[0] ), .D1(\fftUnit.counter.n17560 ), 
    .C1(VCC_net), .B1(\fft_level[0] ), .CE(\fftUnit.n12742 ), .LSR(reset_c), 
    .CLK(slow_clk), .CIN1(\fftUnit.counter.n17560 ), .Q1(\fft_level[0] ), 
    .F1(\fftUnit.counter.n37_c[0] ), .COUT1(\fftUnit.counter.n13389 ), 
    .COUT0(\fftUnit.counter.n17560 ));
  fftUnit_counter_SLICE_18 \fftUnit.counter.SLICE_18 ( 
    .D1(\fftUnit.counter.n17854 ), .B1(\fftUnit.butterfly_iter[4] ), 
    .D0(\fftUnit.counter.n13359 ), .B0(\fftUnit.butterfly_iter[3] ), 
    .CIN0(\fftUnit.counter.n13359 ), .CIN1(\fftUnit.counter.n17854 ), 
    .F0(\fftUnit.n37_adj_3342[3] ), .F1(\fftUnit.n37_adj_3342[4] ), 
    .COUT1(\fftUnit.counter.n13361 ), .COUT0(\fftUnit.counter.n17854 ));
  fftUnit_counter_SLICE_19 \fftUnit.counter.SLICE_19 ( 
    .D1(\fftUnit.counter.n17851 ), .B1(\fftUnit.butterfly_iter[2] ), 
    .D0(\fftUnit.counter.n13357 ), .B0(\fftUnit.butterfly_iter[1] ), 
    .CIN0(\fftUnit.counter.n13357 ), .CIN1(\fftUnit.counter.n17851 ), 
    .F0(\fftUnit.n37_adj_3342[1] ), .F1(\fftUnit.n37_adj_3342[2] ), 
    .COUT1(\fftUnit.counter.n13359 ), .COUT0(\fftUnit.counter.n17851 ));
  fftUnit_counter_SLICE_20 \fftUnit.counter.SLICE_20 ( 
    .D1(\fftUnit.counter.n17857 ), .D0(\fftUnit.counter.n13361 ), 
    .B0(\fftUnit.butterfly_iter[5] ), .CIN0(\fftUnit.counter.n13361 ), 
    .CIN1(\fftUnit.counter.n17857 ), .F0(\fftUnit.n37_adj_3342[5] ), 
    .COUT0(\fftUnit.counter.n17857 ));
  fftUnit_counter_SLICE_21 \fftUnit.counter.SLICE_21 ( 
    .D1(\fftUnit.counter.n17815 ), .C1(VCC_net), 
    .B1(\fftUnit.butterfly_iter[0] ), .CIN1(\fftUnit.counter.n17815 ), 
    .F1(\fftUnit.n37_adj_3342[0] ), .COUT1(\fftUnit.counter.n13357 ), 
    .COUT0(\fftUnit.counter.n17815 ));
  fftUnit_butt_SLICE_22 \fftUnit.butt.SLICE_22 ( .D1(\fftUnit.butt.n17710 ), 
    .C1(\fftUnit.butt.n13203 ), .B1(\fftUnit.butt.n13202 ), 
    .CIN1(\fftUnit.butt.n17710 ), .F1(\a_out[0] ), 
    .COUT1(\fftUnit.butt.n13372 ), .COUT0(\fftUnit.butt.n17710 ));
  fftUnit_butt_SLICE_23 \fftUnit.butt.SLICE_23 ( .D1(\fftUnit.butt.n17812 ), 
    .D0(\fftUnit.butt.n13386 ), .C0(\fftUnit.butt.n13173 ), 
    .B0(\fftUnit.butt.n13172 ), .CIN0(\fftUnit.butt.n13386 ), 
    .CIN1(\fftUnit.butt.n17812 ), .F0(\a_out[15] ), 
    .COUT0(\fftUnit.butt.n17812 ));
  fftUnit_butt_SLICE_24 \fftUnit.butt.SLICE_24 ( .D1(\fftUnit.butt.n17800 ), 
    .C1(\fftUnit.butt.n13175 ), .B1(\fftUnit.butt.n13174 ), 
    .D0(\fftUnit.butt.n13384 ), .C0(\fftUnit.butt.n13177 ), 
    .B0(\fftUnit.butt.n13176 ), .CIN0(\fftUnit.butt.n13384 ), 
    .CIN1(\fftUnit.butt.n17800 ), .F0(\a_out[13] ), .F1(\a_out[14] ), 
    .COUT1(\fftUnit.butt.n13386 ), .COUT0(\fftUnit.butt.n17800 ));
  fftUnit_butt_SLICE_25 \fftUnit.butt.SLICE_25 ( .D1(\fftUnit.butt.n17788 ), 
    .C1(\fftUnit.butt.n13179 ), .B1(\fftUnit.butt.n13178 ), 
    .D0(\fftUnit.butt.n13382 ), .C0(\fftUnit.butt.n13181 ), 
    .B0(\fftUnit.butt.n13180 ), .CIN0(\fftUnit.butt.n13382 ), 
    .CIN1(\fftUnit.butt.n17788 ), .F0(\a_out[11] ), .F1(\a_out[12] ), 
    .COUT1(\fftUnit.butt.n13384 ), .COUT0(\fftUnit.butt.n17788 ));
  fftUnit_butt_SLICE_26 \fftUnit.butt.SLICE_26 ( .D1(\fftUnit.butt.n17776 ), 
    .C1(\fftUnit.butt.n13183 ), .B1(\fftUnit.butt.n13182 ), 
    .D0(\fftUnit.butt.n13380 ), .C0(\fftUnit.butt.n13185 ), 
    .B0(\fftUnit.butt.n13184 ), .CIN0(\fftUnit.butt.n13380 ), 
    .CIN1(\fftUnit.butt.n17776 ), .F0(\a_out[9] ), .F1(\a_out[10] ), 
    .COUT1(\fftUnit.butt.n13382 ), .COUT0(\fftUnit.butt.n17776 ));
  fftUnit_butt_SLICE_27 \fftUnit.butt.SLICE_27 ( .D1(\fftUnit.butt.n17764 ), 
    .C1(\fftUnit.butt.n13187 ), .B1(\fftUnit.butt.n13186 ), 
    .D0(\fftUnit.butt.n13378 ), .C0(\fftUnit.butt.n13189 ), 
    .B0(\fftUnit.butt.n13188 ), .CIN0(\fftUnit.butt.n13378 ), 
    .CIN1(\fftUnit.butt.n17764 ), .F0(\a_out[7] ), .F1(\a_out[8] ), 
    .COUT1(\fftUnit.butt.n13380 ), .COUT0(\fftUnit.butt.n17764 ));
  fftUnit_butt_SLICE_28 \fftUnit.butt.SLICE_28 ( .D1(\fftUnit.butt.n17752 ), 
    .C1(\fftUnit.butt.n13191 ), .B1(\fftUnit.butt.n13190 ), 
    .D0(\fftUnit.butt.n13376 ), .C0(\fftUnit.butt.n13193 ), 
    .B0(\fftUnit.butt.n13192 ), .CIN0(\fftUnit.butt.n13376 ), 
    .CIN1(\fftUnit.butt.n17752 ), .F0(\a_out[5] ), .F1(\a_out[6] ), 
    .COUT1(\fftUnit.butt.n13378 ), .COUT0(\fftUnit.butt.n17752 ));
  fftUnit_butt_SLICE_29 \fftUnit.butt.SLICE_29 ( .D1(\fftUnit.butt.n17740 ), 
    .C1(\fftUnit.butt.n13195 ), .B1(\fftUnit.butt.n13194 ), 
    .D0(\fftUnit.butt.n13374 ), .C0(\fftUnit.butt.n13197 ), 
    .B0(\fftUnit.butt.n13196 ), .CIN0(\fftUnit.butt.n13374 ), 
    .CIN1(\fftUnit.butt.n17740 ), .F0(\a_out[3] ), .F1(\a_out[4] ), 
    .COUT1(\fftUnit.butt.n13376 ), .COUT0(\fftUnit.butt.n17740 ));
  fftUnit_butt_SLICE_30 \fftUnit.butt.SLICE_30 ( .D1(\fftUnit.butt.n17728 ), 
    .C1(\fftUnit.butt.n13199 ), .B1(\fftUnit.butt.n13198 ), 
    .D0(\fftUnit.butt.n13372 ), .C0(\fftUnit.butt.n13201 ), 
    .B0(\fftUnit.butt.n13200 ), .CIN0(\fftUnit.butt.n13372 ), 
    .CIN1(\fftUnit.butt.n17728 ), .F0(\a_out[1] ), .F1(\a_out[2] ), 
    .COUT1(\fftUnit.butt.n13374 ), .COUT0(\fftUnit.butt.n17728 ));
  fftUnit_butt_SLICE_31 \fftUnit.butt.SLICE_31 ( .D1(\fftUnit.butt.n17803 ), 
    .C1(\fftUnit.butt.n1_adj_3320[15] ), .B1(\fft_output32[15] ), 
    .D0(\fftUnit.butt.n13493 ), .C0(\fftUnit.butt.n1_adj_3320[14] ), 
    .B0(\fft_output32[14] ), .CIN0(\fftUnit.butt.n13493 ), 
    .CIN1(\fftUnit.butt.n17803 ), .F0(\fftUnit.butt.b_out[14] ), 
    .F1(\fftUnit.butt.b_out[15] ), .COUT0(\fftUnit.butt.n17803 ));
  fftUnit_butt_SLICE_32 \fftUnit.butt.SLICE_32 ( .D1(\fftUnit.butt.n17791 ), 
    .C1(\fftUnit.butt.n1_adj_3320[13] ), .B1(\fft_output32[13] ), 
    .D0(\fftUnit.butt.n13491 ), .C0(\fftUnit.butt.n1_adj_3320[12] ), 
    .B0(\fft_output32[12] ), .CIN0(\fftUnit.butt.n13491 ), 
    .CIN1(\fftUnit.butt.n17791 ), .F0(\fftUnit.butt.b_out[12] ), 
    .F1(\fftUnit.butt.b_out[13] ), .COUT1(\fftUnit.butt.n13493 ), 
    .COUT0(\fftUnit.butt.n17791 ));
  fftUnit_butt_SLICE_33 \fftUnit.butt.SLICE_33 ( .D1(\fftUnit.butt.n17779 ), 
    .C1(\fftUnit.butt.n1_adj_3320[11] ), .B1(\fft_output32[11] ), 
    .D0(\fftUnit.butt.n13489 ), .C0(\fftUnit.butt.n1_adj_3320[10] ), 
    .B0(\fft_output32[10] ), .CIN0(\fftUnit.butt.n13489 ), 
    .CIN1(\fftUnit.butt.n17779 ), .F0(\fftUnit.butt.b_out[10] ), 
    .F1(\fftUnit.butt.b_out[11] ), .COUT1(\fftUnit.butt.n13491 ), 
    .COUT0(\fftUnit.butt.n17779 ));
  fftUnit_butt_SLICE_34 \fftUnit.butt.SLICE_34 ( .D1(\fftUnit.butt.n17767 ), 
    .C1(\fftUnit.butt.n1_adj_3320[9] ), .B1(\fft_output32[9] ), 
    .D0(\fftUnit.butt.n13487 ), .C0(\fftUnit.butt.n1_adj_3320[8] ), 
    .B0(\fft_output32[8] ), .CIN0(\fftUnit.butt.n13487 ), 
    .CIN1(\fftUnit.butt.n17767 ), .F0(\fftUnit.butt.b_out[8] ), 
    .F1(\fftUnit.butt.b_out[9] ), .COUT1(\fftUnit.butt.n13489 ), 
    .COUT0(\fftUnit.butt.n17767 ));
  fftUnit_butt_SLICE_35 \fftUnit.butt.SLICE_35 ( .D1(\fftUnit.butt.n17755 ), 
    .C1(\fftUnit.butt.n1_adj_3320[7] ), .B1(\fft_output32[7] ), 
    .D0(\fftUnit.butt.n13485 ), .C0(\fftUnit.butt.n1_adj_3320[6] ), 
    .B0(\fft_output32[6] ), .CIN0(\fftUnit.butt.n13485 ), 
    .CIN1(\fftUnit.butt.n17755 ), .F0(\fftUnit.butt.b_out[6] ), 
    .F1(\fftUnit.butt.b_out[7] ), .COUT1(\fftUnit.butt.n13487 ), 
    .COUT0(\fftUnit.butt.n17755 ));
  fftUnit_butt_SLICE_36 \fftUnit.butt.SLICE_36 ( .D1(\fftUnit.butt.n17743 ), 
    .C1(\fftUnit.butt.n1_adj_3320[5] ), .B1(\fft_output32[5] ), 
    .D0(\fftUnit.butt.n13483 ), .C0(\fftUnit.butt.n1_adj_3320[4] ), 
    .B0(\fft_output32[4] ), .CIN0(\fftUnit.butt.n13483 ), 
    .CIN1(\fftUnit.butt.n17743 ), .F0(\fftUnit.butt.b_out[4] ), 
    .F1(\fftUnit.butt.b_out[5] ), .COUT1(\fftUnit.butt.n13485 ), 
    .COUT0(\fftUnit.butt.n17743 ));
  fftUnit_butt_SLICE_37 \fftUnit.butt.SLICE_37 ( .D1(\fftUnit.butt.n17731 ), 
    .C1(\fftUnit.butt.n1_adj_3320[3] ), .B1(\fft_output32[3] ), 
    .D0(\fftUnit.butt.n13481 ), .C0(\fftUnit.butt.n1_adj_3320[2] ), 
    .B0(\fft_output32[2] ), .CIN0(\fftUnit.butt.n13481 ), 
    .CIN1(\fftUnit.butt.n17731 ), .F0(\fftUnit.butt.b_out[2] ), 
    .F1(\fftUnit.butt.b_out[3] ), .COUT1(\fftUnit.butt.n13483 ), 
    .COUT0(\fftUnit.butt.n17731 ));
  fftUnit_butt_SLICE_38 \fftUnit.butt.SLICE_38 ( .D1(\fftUnit.butt.n17713 ), 
    .C1(\fftUnit.butt.n1_adj_3320[1] ), .B1(\fft_output32[1] ), .D0(VCC_net), 
    .C0(\fftUnit.butt.n1_adj_3320[0] ), .B0(\fft_output32[0] ), 
    .CIN1(\fftUnit.butt.n17713 ), .F0(\fftUnit.butt.b_out[0] ), 
    .F1(\fftUnit.butt.b_out[1] ), .COUT1(\fftUnit.butt.n13481 ), 
    .COUT0(\fftUnit.butt.n17713 ));
  fftUnit_butt_SLICE_39 \fftUnit.butt.SLICE_39 ( .D1(\fftUnit.butt.n17695 ), 
    .C1(\fftUnit.butt.n1[15] ), .B1(\fft_output32[31] ), 
    .D0(\fftUnit.butt.n13477 ), .C0(\fftUnit.butt.n1[14] ), 
    .B0(\fft_output32[30] ), .CIN0(\fftUnit.butt.n13477 ), 
    .CIN1(\fftUnit.butt.n17695 ), .F0(\fftUnit.butt.b_out[30] ), 
    .F1(\fftUnit.butt.b_out[31] ), .COUT0(\fftUnit.butt.n17695 ));
  fftUnit_butt_SLICE_40 \fftUnit.butt.SLICE_40 ( .D1(\fftUnit.butt.n17680 ), 
    .C1(\fftUnit.butt.n1[13] ), .B1(\fft_output32[29] ), 
    .D0(\fftUnit.butt.n13475 ), .C0(\fftUnit.butt.n1[12] ), 
    .B0(\fft_output32[28] ), .CIN0(\fftUnit.butt.n13475 ), 
    .CIN1(\fftUnit.butt.n17680 ), .F0(\fftUnit.butt.b_out[28] ), 
    .F1(\fftUnit.butt.b_out[29] ), .COUT1(\fftUnit.butt.n13477 ), 
    .COUT0(\fftUnit.butt.n17680 ));
  fftUnit_butt_SLICE_41 \fftUnit.butt.SLICE_41 ( .D1(\fftUnit.butt.n17665 ), 
    .C1(\fftUnit.butt.n1[11] ), .B1(\fft_output32[27] ), 
    .D0(\fftUnit.butt.n13473 ), .C0(\fftUnit.butt.n1[10] ), 
    .B0(\fft_output32[26] ), .CIN0(\fftUnit.butt.n13473 ), 
    .CIN1(\fftUnit.butt.n17665 ), .F0(\fftUnit.butt.b_out[26] ), 
    .F1(\fftUnit.butt.b_out[27] ), .COUT1(\fftUnit.butt.n13475 ), 
    .COUT0(\fftUnit.butt.n17665 ));
  fftUnit_butt_SLICE_42 \fftUnit.butt.SLICE_42 ( .D1(\fftUnit.butt.n17650 ), 
    .C1(\fftUnit.butt.n1[9] ), .B1(\fft_output32[25] ), 
    .D0(\fftUnit.butt.n13471 ), .C0(\fftUnit.butt.n1[8] ), 
    .B0(\fft_output32[24] ), .CIN0(\fftUnit.butt.n13471 ), 
    .CIN1(\fftUnit.butt.n17650 ), .F0(\fftUnit.butt.b_out[24] ), 
    .F1(\fftUnit.butt.b_out[25] ), .COUT1(\fftUnit.butt.n13473 ), 
    .COUT0(\fftUnit.butt.n17650 ));
  fftUnit_butt_SLICE_43 \fftUnit.butt.SLICE_43 ( .D1(\fftUnit.butt.n17635 ), 
    .C1(\fftUnit.butt.n1[7] ), .B1(\fft_output32[23] ), 
    .D0(\fftUnit.butt.n13469 ), .C0(\fftUnit.butt.n1[6] ), 
    .B0(\fft_output32[22] ), .CIN0(\fftUnit.butt.n13469 ), 
    .CIN1(\fftUnit.butt.n17635 ), .F0(\fftUnit.butt.b_out[22] ), 
    .F1(\fftUnit.butt.b_out[23] ), .COUT1(\fftUnit.butt.n13471 ), 
    .COUT0(\fftUnit.butt.n17635 ));
  fftUnit_butt_SLICE_44 \fftUnit.butt.SLICE_44 ( .D1(\fftUnit.butt.n17620 ), 
    .C1(\fftUnit.butt.n1[5] ), .B1(\fft_output32[21] ), 
    .D0(\fftUnit.butt.n13467 ), .C0(\fftUnit.butt.n1[4] ), 
    .B0(\fft_output32[20] ), .CIN0(\fftUnit.butt.n13467 ), 
    .CIN1(\fftUnit.butt.n17620 ), .F0(\fftUnit.butt.b_out[20] ), 
    .F1(\fftUnit.butt.b_out[21] ), .COUT1(\fftUnit.butt.n13469 ), 
    .COUT0(\fftUnit.butt.n17620 ));
  fftUnit_butt_SLICE_45 \fftUnit.butt.SLICE_45 ( .D1(\fftUnit.butt.n17605 ), 
    .C1(\fftUnit.butt.n1[3] ), .B1(\fft_output32[19] ), 
    .D0(\fftUnit.butt.n13465 ), .C0(\fftUnit.butt.n1[2] ), 
    .B0(\fft_output32[18] ), .CIN0(\fftUnit.butt.n13465 ), 
    .CIN1(\fftUnit.butt.n17605 ), .F0(\fftUnit.butt.b_out[18] ), 
    .F1(\fftUnit.butt.b_out[19] ), .COUT1(\fftUnit.butt.n13467 ), 
    .COUT0(\fftUnit.butt.n17605 ));
  fftUnit_butt_SLICE_46 \fftUnit.butt.SLICE_46 ( .D1(\fftUnit.butt.n17581 ), 
    .C1(\fftUnit.butt.n1[1] ), .B1(\fft_output32[17] ), .D0(VCC_net), 
    .C0(\fftUnit.butt.n1[0] ), .B0(\fft_output32[16] ), 
    .CIN1(\fftUnit.butt.n17581 ), .F0(\fftUnit.butt.b_out[16] ), 
    .F1(\fftUnit.butt.b_out[17] ), .COUT1(\fftUnit.butt.n13465 ), 
    .COUT0(\fftUnit.butt.n17581 ));
  fftUnit_butt_SLICE_47 \fftUnit.butt.SLICE_47 ( .D1(\fftUnit.butt.n17707 ), 
    .D0(\fftUnit.butt.n13429 ), .C0(\fftUnit.butt.n13206 ), 
    .B0(\fftUnit.butt.n13205 ), .CIN0(\fftUnit.butt.n13429 ), 
    .CIN1(\fftUnit.butt.n17707 ), .F0(\fftUnit.a_out[31] ), 
    .COUT0(\fftUnit.butt.n17707 ));
  fftUnit_butt_SLICE_48 \fftUnit.butt.SLICE_48 ( .D1(\fftUnit.butt.n17692 ), 
    .C1(\fftUnit.butt.n13208 ), .B1(\fftUnit.butt.n13207 ), 
    .D0(\fftUnit.butt.n13427 ), .C0(\fftUnit.butt.n13210 ), 
    .B0(\fftUnit.butt.n13209 ), .CIN0(\fftUnit.butt.n13427 ), 
    .CIN1(\fftUnit.butt.n17692 ), .F0(\fftUnit.a_out[29] ), 
    .F1(\fftUnit.a_out[30] ), .COUT1(\fftUnit.butt.n13429 ), 
    .COUT0(\fftUnit.butt.n17692 ));
  fftUnit_butt_SLICE_49 \fftUnit.butt.SLICE_49 ( .D1(\fftUnit.butt.n17677 ), 
    .C1(\fftUnit.butt.n13212 ), .B1(\fftUnit.butt.n13211 ), 
    .D0(\fftUnit.butt.n13425 ), .C0(\fftUnit.butt.n13214 ), 
    .B0(\fftUnit.butt.n13213 ), .CIN0(\fftUnit.butt.n13425 ), 
    .CIN1(\fftUnit.butt.n17677 ), .F0(\fftUnit.a_out[27] ), 
    .F1(\fftUnit.a_out[28] ), .COUT1(\fftUnit.butt.n13427 ), 
    .COUT0(\fftUnit.butt.n17677 ));
  fftUnit_butt_SLICE_50 \fftUnit.butt.SLICE_50 ( .D1(\fftUnit.butt.n17662 ), 
    .C1(\fftUnit.butt.n13216 ), .B1(\fftUnit.butt.n13215 ), 
    .D0(\fftUnit.butt.n13423 ), .C0(\fftUnit.butt.n13218 ), 
    .B0(\fftUnit.butt.n13217 ), .CIN0(\fftUnit.butt.n13423 ), 
    .CIN1(\fftUnit.butt.n17662 ), .F0(\fftUnit.a_out[25] ), 
    .F1(\fftUnit.a_out[26] ), .COUT1(\fftUnit.butt.n13425 ), 
    .COUT0(\fftUnit.butt.n17662 ));
  fftUnit_butt_SLICE_51 \fftUnit.butt.SLICE_51 ( .D1(\fftUnit.butt.n17647 ), 
    .C1(\fftUnit.butt.n13220 ), .B1(\fftUnit.butt.n13219 ), 
    .D0(\fftUnit.butt.n13421 ), .C0(\fftUnit.butt.n13222 ), 
    .B0(\fftUnit.butt.n13221 ), .CIN0(\fftUnit.butt.n13421 ), 
    .CIN1(\fftUnit.butt.n17647 ), .F0(\fftUnit.a_out[23] ), 
    .F1(\fftUnit.a_out[24] ), .COUT1(\fftUnit.butt.n13423 ), 
    .COUT0(\fftUnit.butt.n17647 ));
  fftUnit_butt_SLICE_52 \fftUnit.butt.SLICE_52 ( .D1(\fftUnit.butt.n17632 ), 
    .C1(\fftUnit.butt.n13224 ), .B1(\fftUnit.butt.n13223 ), 
    .D0(\fftUnit.butt.n13419 ), .C0(\fftUnit.butt.n13226 ), 
    .B0(\fftUnit.butt.n13225 ), .CIN0(\fftUnit.butt.n13419 ), 
    .CIN1(\fftUnit.butt.n17632 ), .F0(\fftUnit.a_out[21] ), 
    .F1(\fftUnit.a_out[22] ), .COUT1(\fftUnit.butt.n13421 ), 
    .COUT0(\fftUnit.butt.n17632 ));
  fftUnit_butt_SLICE_53 \fftUnit.butt.SLICE_53 ( .D1(\fftUnit.butt.n17617 ), 
    .C1(\fftUnit.butt.n13228 ), .B1(\fftUnit.butt.n13227 ), 
    .D0(\fftUnit.butt.n13417 ), .C0(\fftUnit.butt.n13230 ), 
    .B0(\fftUnit.butt.n13229 ), .CIN0(\fftUnit.butt.n13417 ), 
    .CIN1(\fftUnit.butt.n17617 ), .F0(\fftUnit.a_out[19] ), 
    .F1(\fftUnit.a_out[20] ), .COUT1(\fftUnit.butt.n13419 ), 
    .COUT0(\fftUnit.butt.n17617 ));
  fftUnit_butt_SLICE_54 \fftUnit.butt.SLICE_54 ( .D1(\fftUnit.butt.n17602 ), 
    .C1(\fftUnit.butt.n13232 ), .B1(\fftUnit.butt.n13231 ), 
    .D0(\fftUnit.butt.n13415 ), .C0(\fftUnit.butt.n13234 ), 
    .B0(\fftUnit.butt.n13233 ), .CIN0(\fftUnit.butt.n13415 ), 
    .CIN1(\fftUnit.butt.n17602 ), .F0(\fftUnit.a_out[17] ), 
    .F1(\fftUnit.a_out[18] ), .COUT1(\fftUnit.butt.n13417 ), 
    .COUT0(\fftUnit.butt.n17602 ));
  fftUnit_butt_SLICE_55 \fftUnit.butt.SLICE_55 ( .D1(\fftUnit.butt.n17578 ), 
    .C1(\fftUnit.butt.n13236 ), .B1(\fftUnit.butt.n13235 ), 
    .CIN1(\fftUnit.butt.n17578 ), .F1(\fftUnit.a_out[16] ), 
    .COUT1(\fftUnit.butt.n13415 ), .COUT0(\fftUnit.butt.n17578 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_56 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_56 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17806 ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13562 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[30]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[15] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13562 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17806 ), 
    .F0(\fftUnit.butt.imag_bmult[15] ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17806 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_57 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_57 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17794 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[29]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[14] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13560 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[28]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[13] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13560 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17794 ), 
    .F0(\fftUnit.butt.imag_bmult[13] ), .F1(\fftUnit.butt.imag_bmult[14] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13562 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17794 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_58 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_58 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17782 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[27]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[12] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13558 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[26]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[11] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13558 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17782 ), 
    .F0(\fftUnit.butt.imag_bmult[11] ), .F1(\fftUnit.butt.imag_bmult[12] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13560 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17782 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_59 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_59 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17770 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[25]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[10] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13556 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[24]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[9] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13556 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17770 ), 
    .F0(\fftUnit.butt.imag_bmult[9] ), .F1(\fftUnit.butt.imag_bmult[10] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13558 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17770 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_60 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_60 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17758 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[23]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[8] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13554 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[22]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[7] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13554 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17758 ), 
    .F0(\fftUnit.butt.imag_bmult[7] ), .F1(\fftUnit.butt.imag_bmult[8] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13556 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17758 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_61 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_61 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17746 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[21]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[6] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13552 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[20]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[5] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13552 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17746 ), 
    .F0(\fftUnit.butt.imag_bmult[5] ), .F1(\fftUnit.butt.imag_bmult[6] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13554 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17746 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_62 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_62 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17734 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[19]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[4] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13550 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[18]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[3] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13550 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17734 ), 
    .F0(\fftUnit.butt.imag_bmult[3] ), .F1(\fftUnit.butt.imag_bmult[4] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13552 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17734 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_63 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_63 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17722 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[17]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[2] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13548 ), 
    .C0(\fftUnit.butt.mult.m_real_twiddle.result[16]_2 ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n2[1] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13548 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17722 ), 
    .F0(\fftUnit.butt.imag_bmult[1] ), .F1(\fftUnit.butt.imag_bmult[2] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13550 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17722 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_64 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_64 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17716 ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[15]_2 ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n2[0] ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17716 ), 
    .F1(\fftUnit.butt.imag_bmult[0] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13548 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17716 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_65 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_65 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17809 ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13511 ), 
    .C0(\fftUnit.butt.mult.result[30] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13511 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17809 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[15] ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17809 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_66 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_66 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17797 ), 
    .C1(\fftUnit.butt.mult.result[29] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13509 ), 
    .C0(\fftUnit.butt.mult.result[28] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13509 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17797 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[13] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[14] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13511 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17797 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_67 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_67 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17785 ), 
    .C1(\fftUnit.butt.mult.result[27] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13507 ), 
    .C0(\fftUnit.butt.mult.result[26] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13507 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17785 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[11] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[12] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13509 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17785 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_68 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_68 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17773 ), 
    .C1(\fftUnit.butt.mult.result[25] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13505 ), 
    .C0(\fftUnit.butt.mult.result[24] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13505 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17773 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[9] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[10] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13507 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17773 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_69 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_69 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17761 ), 
    .C1(\fftUnit.butt.mult.result[23] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13503 ), 
    .C0(\fftUnit.butt.mult.result[22] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13503 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17761 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[7] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[8] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13505 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17761 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_70 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_70 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17749 ), 
    .C1(\fftUnit.butt.mult.result[21] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13501 ), 
    .C0(\fftUnit.butt.mult.result[20] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13501 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17749 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[5] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[6] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13503 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17749 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_71 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_71 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17737 ), 
    .C1(\fftUnit.butt.mult.result[19] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13499 ), 
    .C0(\fftUnit.butt.mult.result[18] ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13499 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17737 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[3] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[4] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13501 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17737 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_72 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_72 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17725 ), 
    .C1(\fftUnit.butt.mult.result[17] ), 
    .D0(\fftUnit.butt.mult.m_real_twiddle.n13497 ), 
    .C0(\fftUnit.butt.mult.result[16] ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.n13343 ), 
    .CIN0(\fftUnit.butt.mult.m_real_twiddle.n13497 ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17725 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n2[1] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[2] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13499 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17725 ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_73 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_73 ( 
    .D1(\fftUnit.butt.mult.m_real_twiddle.n17719 ), 
    .C1(\fftUnit.butt.mult.result[15] ), 
    .B1(\fftUnit.butt.mult.m_real_twiddle.n3246[0] ), 
    .CIN1(\fftUnit.butt.mult.m_real_twiddle.n17719 ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n2[0] ), 
    .COUT1(\fftUnit.butt.mult.m_real_twiddle.n13497 ), 
    .COUT0(\fftUnit.butt.mult.m_real_twiddle.n17719 ));
  fftUnit_butt_mult_m_real_SLICE_74 \fftUnit.butt.mult.m_real.SLICE_74 ( 
    .D1(\fftUnit.butt.mult.m_real.n17698 ), 
    .D0(\fftUnit.butt.mult.m_real.n13545 ), .C0(\fftUnit.butt.mult.n1[15] ), 
    .B0(\fftUnit.butt.mult.m_real.n13270 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13545 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17698 ), 
    .F0(\fftUnit.butt.real_bmult[15] ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17698 ));
  fftUnit_butt_mult_m_real_SLICE_75 \fftUnit.butt.mult.m_real.SLICE_75 ( 
    .D1(\fftUnit.butt.mult.m_real.n17683 ), .C1(\fftUnit.butt.mult.n1[14] ), 
    .B1(\fftUnit.butt.mult.m_real.n13269 ), 
    .D0(\fftUnit.butt.mult.m_real.n13543 ), .C0(\fftUnit.butt.mult.n1[13] ), 
    .B0(\fftUnit.butt.mult.m_real.n13268 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13543 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17683 ), 
    .F0(\fftUnit.butt.real_bmult[13] ), .F1(\fftUnit.butt.real_bmult[14] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13545 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17683 ));
  fftUnit_butt_mult_m_real_SLICE_76 \fftUnit.butt.mult.m_real.SLICE_76 ( 
    .D1(\fftUnit.butt.mult.m_real.n17668 ), .C1(\fftUnit.butt.mult.n1[12] ), 
    .B1(\fftUnit.butt.mult.m_real.n13267 ), 
    .D0(\fftUnit.butt.mult.m_real.n13541 ), .C0(\fftUnit.butt.mult.n1[11] ), 
    .B0(\fftUnit.butt.mult.m_real.n13266 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13541 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17668 ), 
    .F0(\fftUnit.butt.real_bmult[11] ), .F1(\fftUnit.butt.real_bmult[12] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13543 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17668 ));
  fftUnit_butt_mult_m_real_SLICE_77 \fftUnit.butt.mult.m_real.SLICE_77 ( 
    .D1(\fftUnit.butt.mult.m_real.n17653 ), .C1(\fftUnit.butt.mult.n1[10] ), 
    .B1(\fftUnit.butt.mult.m_real.n13265 ), 
    .D0(\fftUnit.butt.mult.m_real.n13539 ), .C0(\fftUnit.butt.mult.n1[9] ), 
    .B0(\fftUnit.butt.mult.m_real.n13264 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13539 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17653 ), 
    .F0(\fftUnit.butt.real_bmult[9] ), .F1(\fftUnit.butt.real_bmult[10] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13541 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17653 ));
  fftUnit_butt_mult_m_real_SLICE_78 \fftUnit.butt.mult.m_real.SLICE_78 ( 
    .D1(\fftUnit.butt.mult.m_real.n17638 ), .C1(\fftUnit.butt.mult.n1[8] ), 
    .B1(\fftUnit.butt.mult.m_real.n13263 ), 
    .D0(\fftUnit.butt.mult.m_real.n13537 ), .C0(\fftUnit.butt.mult.n1[7] ), 
    .B0(\fftUnit.butt.mult.m_real.n13262 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13537 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17638 ), 
    .F0(\fftUnit.butt.real_bmult[7] ), .F1(\fftUnit.butt.real_bmult[8] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13539 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17638 ));
  fftUnit_butt_mult_m_real_SLICE_79 \fftUnit.butt.mult.m_real.SLICE_79 ( 
    .D1(\fftUnit.butt.mult.m_real.n17623 ), .C1(\fftUnit.butt.mult.n1[6] ), 
    .B1(\fftUnit.butt.mult.m_real.n13261 ), 
    .D0(\fftUnit.butt.mult.m_real.n13535 ), .C0(\fftUnit.butt.mult.n1[5] ), 
    .B0(\fftUnit.butt.mult.m_real.n13260 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13535 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17623 ), 
    .F0(\fftUnit.butt.real_bmult[5] ), .F1(\fftUnit.butt.real_bmult[6] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13537 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17623 ));
  fftUnit_butt_mult_m_real_SLICE_80 \fftUnit.butt.mult.m_real.SLICE_80 ( 
    .D1(\fftUnit.butt.mult.m_real.n17608 ), .C1(\fftUnit.butt.mult.n1[4] ), 
    .B1(\fftUnit.butt.mult.m_real.n13259 ), 
    .D0(\fftUnit.butt.mult.m_real.n13533 ), .C0(\fftUnit.butt.mult.n1[3] ), 
    .B0(\fftUnit.butt.mult.m_real.n13258 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13533 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17608 ), 
    .F0(\fftUnit.butt.real_bmult[3] ), .F1(\fftUnit.butt.real_bmult[4] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13535 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17608 ));
  fftUnit_butt_mult_m_real_SLICE_81 \fftUnit.butt.mult.m_real.SLICE_81 ( 
    .D1(\fftUnit.butt.mult.m_real.n17593 ), .C1(\fftUnit.butt.mult.n1[2] ), 
    .B1(\fftUnit.butt.mult.m_real.n13257 ), 
    .D0(\fftUnit.butt.mult.m_real.n13531 ), .C0(\fftUnit.butt.mult.n1[1] ), 
    .B0(\fftUnit.butt.mult.m_real.n13256 ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13531 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17593 ), 
    .F0(\fftUnit.butt.real_bmult[1] ), .F1(\fftUnit.butt.real_bmult[2] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13533 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17593 ));
  fftUnit_butt_mult_m_real_SLICE_82 \fftUnit.butt.mult.m_real.SLICE_82 ( 
    .D1(\fftUnit.butt.mult.m_real.n17584 ), .C1(\fftUnit.butt.mult.n1[0] ), 
    .B1(\fftUnit.butt.mult.m_real.n13255 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17584 ), 
    .F1(\fftUnit.butt.real_bmult[0] ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13531 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17584 ));
  fftUnit_butt_mult_m_real_SLICE_83 \fftUnit.butt.mult.m_real.SLICE_83 ( 
    .D1(\fftUnit.butt.mult.m_real.n17701 ), 
    .D0(\fftUnit.butt.mult.m_real.n13528 ), 
    .C0(\fftUnit.butt.mult.m_real.result[30] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13528 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17701 ), 
    .F0(\fftUnit.butt.mult.m_real.n13270 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17701 ));
  fftUnit_butt_mult_m_real_SLICE_84 \fftUnit.butt.mult.m_real.SLICE_84 ( 
    .D1(\fftUnit.butt.mult.m_real.n17686 ), 
    .C1(\fftUnit.butt.mult.m_real.result[29] ), 
    .D0(\fftUnit.butt.mult.m_real.n13526 ), 
    .C0(\fftUnit.butt.mult.m_real.result[28] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13526 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17686 ), 
    .F0(\fftUnit.butt.mult.m_real.n13268 ), 
    .F1(\fftUnit.butt.mult.m_real.n13269 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13528 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17686 ));
  fftUnit_butt_mult_m_real_SLICE_85 \fftUnit.butt.mult.m_real.SLICE_85 ( 
    .D1(\fftUnit.butt.mult.m_real.n17671 ), 
    .C1(\fftUnit.butt.mult.m_real.result[27] ), 
    .D0(\fftUnit.butt.mult.m_real.n13524 ), 
    .C0(\fftUnit.butt.mult.m_real.result[26] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13524 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17671 ), 
    .F0(\fftUnit.butt.mult.m_real.n13266 ), 
    .F1(\fftUnit.butt.mult.m_real.n13267 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13526 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17671 ));
  fftUnit_butt_mult_m_real_SLICE_86 \fftUnit.butt.mult.m_real.SLICE_86 ( 
    .D1(\fftUnit.butt.mult.m_real.n17656 ), 
    .C1(\fftUnit.butt.mult.m_real.result[25] ), 
    .D0(\fftUnit.butt.mult.m_real.n13522 ), 
    .C0(\fftUnit.butt.mult.m_real.result[24] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13522 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17656 ), 
    .F0(\fftUnit.butt.mult.m_real.n13264 ), 
    .F1(\fftUnit.butt.mult.m_real.n13265 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13524 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17656 ));
  fftUnit_butt_mult_m_real_SLICE_87 \fftUnit.butt.mult.m_real.SLICE_87 ( 
    .D1(\fftUnit.butt.mult.m_real.n17641 ), 
    .C1(\fftUnit.butt.mult.m_real.result[23] ), 
    .D0(\fftUnit.butt.mult.m_real.n13520 ), 
    .C0(\fftUnit.butt.mult.m_real.result[22] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13520 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17641 ), 
    .F0(\fftUnit.butt.mult.m_real.n13262 ), 
    .F1(\fftUnit.butt.mult.m_real.n13263 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13522 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17641 ));
  fftUnit_butt_mult_m_real_SLICE_88 \fftUnit.butt.mult.m_real.SLICE_88 ( 
    .D1(\fftUnit.butt.mult.m_real.n17626 ), 
    .C1(\fftUnit.butt.mult.m_real.result[21] ), 
    .D0(\fftUnit.butt.mult.m_real.n13518 ), 
    .C0(\fftUnit.butt.mult.m_real.result[20] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13518 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17626 ), 
    .F0(\fftUnit.butt.mult.m_real.n13260 ), 
    .F1(\fftUnit.butt.mult.m_real.n13261 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13520 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17626 ));
  fftUnit_butt_mult_m_real_SLICE_89 \fftUnit.butt.mult.m_real.SLICE_89 ( 
    .D1(\fftUnit.butt.mult.m_real.n17611 ), 
    .C1(\fftUnit.butt.mult.m_real.result[19] ), 
    .D0(\fftUnit.butt.mult.m_real.n13516 ), 
    .C0(\fftUnit.butt.mult.m_real.result[18] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13516 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17611 ), 
    .F0(\fftUnit.butt.mult.m_real.n13258 ), 
    .F1(\fftUnit.butt.mult.m_real.n13259 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13518 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17611 ));
  fftUnit_butt_mult_m_real_SLICE_90 \fftUnit.butt.mult.m_real.SLICE_90 ( 
    .D1(\fftUnit.butt.mult.m_real.n17596 ), 
    .C1(\fftUnit.butt.mult.m_real.result[17] ), 
    .D0(\fftUnit.butt.mult.m_real.n13514 ), 
    .C0(\fftUnit.butt.mult.m_real.result[16] ), 
    .B0(\fftUnit.butt.mult.m_real.result[14] ), 
    .CIN0(\fftUnit.butt.mult.m_real.n13514 ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17596 ), 
    .F0(\fftUnit.butt.mult.m_real.n13256 ), 
    .F1(\fftUnit.butt.mult.m_real.n13257 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13516 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17596 ));
  fftUnit_butt_mult_m_real_SLICE_91 \fftUnit.butt.mult.m_real.SLICE_91 ( 
    .D1(\fftUnit.butt.mult.m_real.n17587 ), 
    .C1(\fftUnit.butt.mult.m_real.result[15] ), 
    .B1(\fftUnit.butt.mult.m_real.n3249[0] ), 
    .CIN1(\fftUnit.butt.mult.m_real.n17587 ), 
    .F1(\fftUnit.butt.mult.m_real.n13255 ), 
    .COUT1(\fftUnit.butt.mult.m_real.n13514 ), 
    .COUT0(\fftUnit.butt.mult.m_real.n17587 ));
  fftUnit_butt_mult_m_imag_SLICE_92 \fftUnit.butt.mult.m_imag.SLICE_92 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17704 ), 
    .D0(\fftUnit.butt.mult.m_imag.n13454 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[30] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13454 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17704 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[15] ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17704 ));
  fftUnit_butt_mult_m_imag_SLICE_93 \fftUnit.butt.mult.m_imag.SLICE_93 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17689 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[29] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13452 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[28] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13452 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17689 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[13] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[14] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13454 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17689 ));
  fftUnit_butt_mult_m_imag_SLICE_94 \fftUnit.butt.mult.m_imag.SLICE_94 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17674 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[27] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13450 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[26] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13450 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17674 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[11] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[12] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13452 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17674 ));
  fftUnit_butt_mult_m_imag_SLICE_95 \fftUnit.butt.mult.m_imag.SLICE_95 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17659 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[25] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13448 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[24] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13448 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17659 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[9] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[10] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13450 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17659 ));
  fftUnit_butt_mult_m_imag_SLICE_96 \fftUnit.butt.mult.m_imag.SLICE_96 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17644 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[23] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13446 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[22] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13446 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17644 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[7] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[8] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13448 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17644 ));
  fftUnit_butt_mult_m_imag_SLICE_97 \fftUnit.butt.mult.m_imag.SLICE_97 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17629 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[21] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13444 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[20] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13444 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17629 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[5] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[6] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13446 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17629 ));
  fftUnit_butt_mult_m_imag_SLICE_98 \fftUnit.butt.mult.m_imag.SLICE_98 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17614 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[19] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13442 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[18] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13442 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17614 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[3] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[4] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13444 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17614 ));
  fftUnit_butt_mult_m_imag_SLICE_99 \fftUnit.butt.mult.m_imag.SLICE_99 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17599 ), 
    .B1(\fftUnit.butt.mult.m_imag.result[17] ), 
    .D0(\fftUnit.butt.mult.m_imag.n13440 ), 
    .B0(\fftUnit.butt.mult.m_imag.result[16] ), 
    .CIN0(\fftUnit.butt.mult.m_imag.n13440 ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17599 ), 
    .F0(\fftUnit.butt.mult.imag_b_imag_twiddle[1] ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[2] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13442 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17599 ));
  fftUnit_butt_mult_m_imag_SLICE_100 \fftUnit.butt.mult.m_imag.SLICE_100 ( 
    .D1(\fftUnit.butt.mult.m_imag.n17590 ), 
    .C1(\fftUnit.butt.mult.m_imag.result[14] ), 
    .B1(\fftUnit.butt.mult.m_imag.result[15] ), 
    .CIN1(\fftUnit.butt.mult.m_imag.n17590 ), 
    .F1(\fftUnit.butt.mult.imag_b_imag_twiddle[0] ), 
    .COUT1(\fftUnit.butt.mult.m_imag.n13440 ), 
    .COUT0(\fftUnit.butt.mult.m_imag.n17590 ));
  fftUnit_address_generator_standard_logic_SLICE_101 
    \fftUnit.address_generator.standard_logic.SLICE_101 ( 
    .D1(\fftUnit.address_generator.standard_logic.n17575 ), .C1(VCC_net), 
    .D0(\fftUnit.address_generator.standard_logic.n13436 ), 
    .C0(\fftUnit.address_generator.standard_logic.n1_c[5] ), 
    .CIN0(\fftUnit.address_generator.standard_logic.n13436 ), 
    .CIN1(\fftUnit.address_generator.standard_logic.n17575 ), 
    .F0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[5] ), 
    .F1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[6] ), 
    .COUT0(\fftUnit.address_generator.standard_logic.n17575 ));
  fftUnit_address_generator_standard_logic_SLICE_102 
    \fftUnit.address_generator.standard_logic.SLICE_102 ( 
    .D1(\fftUnit.address_generator.standard_logic.n17572 ), 
    .C1(\fftUnit.address_generator.standard_logic.n1_c[4] ), 
    .D0(\fftUnit.address_generator.standard_logic.n13434 ), 
    .C0(\fftUnit.address_generator.standard_logic.n1_c[3] ), 
    .CIN0(\fftUnit.address_generator.standard_logic.n13434 ), 
    .CIN1(\fftUnit.address_generator.standard_logic.n17572 ), 
    .F0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[3] ), 
    .F1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[4] ), 
    .COUT1(\fftUnit.address_generator.standard_logic.n13436 ), 
    .COUT0(\fftUnit.address_generator.standard_logic.n17572 ));
  fftUnit_address_generator_standard_logic_SLICE_103 
    \fftUnit.address_generator.standard_logic.SLICE_103 ( 
    .D1(\fftUnit.address_generator.standard_logic.n17569 ), 
    .C1(\fftUnit.address_generator.standard_logic.n3_adj_3279 ), .B1(VCC_net), 
    .D0(\fftUnit.address_generator.standard_logic.n13432 ), 
    .C0(\fftUnit.address_generator.standard_logic.n2_adj_3280 ), .B0(VCC_net), 
    .CIN0(\fftUnit.address_generator.standard_logic.n13432 ), 
    .CIN1(\fftUnit.address_generator.standard_logic.n17569 ), 
    .F0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .F1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[2] ), 
    .COUT1(\fftUnit.address_generator.standard_logic.n13434 ), 
    .COUT0(\fftUnit.address_generator.standard_logic.n17569 ));
  fftUnit_address_generator_standard_logic_SLICE_104 
    \fftUnit.address_generator.standard_logic.SLICE_104 ( 
    .D1(\fftUnit.address_generator.standard_logic.n17566 ), 
    .C1(\fftUnit.fft_level_0__N_3144 ), .B1(VCC_net), 
    .CIN1(\fftUnit.address_generator.standard_logic.n17566 ), 
    .F1(\fftUnit.address_a_5__N_3199[0] ), 
    .COUT1(\fftUnit.address_generator.standard_logic.n13432 ), 
    .COUT0(\fftUnit.address_generator.standard_logic.n17566 ));
  fftoutReg_SLICE_105 \fftoutReg.SLICE_105 ( .DI1(\fftoutReg.n42[6] ), 
    .DI0(\fftoutReg.n42[5] ), .D1(\fftoutReg.n17830 ), .B1(\fftoutReg.cnt[6] ), 
    .D0(\fftoutReg.n13461 ), .B0(\fftoutReg.cnt[5] ), .CE(n2320), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .CIN0(\fftoutReg.n13461 ), 
    .CIN1(\fftoutReg.n17830 ), .Q0(\fftoutReg.cnt[5] ), 
    .Q1(\fftoutReg.cnt[6] ), .F0(\fftoutReg.n42[5] ), .F1(\fftoutReg.n42[6] ), 
    .COUT0(\fftoutReg.n17830 ));
  fftoutReg_SLICE_106 \fftoutReg.SLICE_106 ( .DI1(\fftoutReg.n42[4] ), 
    .DI0(\fftoutReg.n42[3] ), .D1(\fftoutReg.n17827 ), .B1(\fftoutReg.cnt[4] ), 
    .D0(\fftoutReg.n13459 ), .B0(\fftoutReg.cnt[3] ), .CE(n2320), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .CIN0(\fftoutReg.n13459 ), 
    .CIN1(\fftoutReg.n17827 ), .Q0(\fftoutReg.cnt[3] ), 
    .Q1(\fftoutReg.cnt[4] ), .F0(\fftoutReg.n42[3] ), .F1(\fftoutReg.n42[4] ), 
    .COUT1(\fftoutReg.n13461 ), .COUT0(\fftoutReg.n17827 ));
  fftoutReg_SLICE_107 \fftoutReg.SLICE_107 ( .DI1(\fftoutReg.n42[2] ), 
    .DI0(\fftoutReg.n42[1] ), .D1(\fftoutReg.n17824 ), .B1(\fftoutReg.cnt[2] ), 
    .D0(\fftoutReg.n13457 ), .B0(\fftoutReg.cnt[1] ), .CE(n2320), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .CIN0(\fftoutReg.n13457 ), 
    .CIN1(\fftoutReg.n17824 ), .Q0(\fftoutReg.cnt[1] ), 
    .Q1(\fftoutReg.cnt[2] ), .F0(\fftoutReg.n42[1] ), .F1(\fftoutReg.n42[2] ), 
    .COUT1(\fftoutReg.n13459 ), .COUT0(\fftoutReg.n17824 ));
  fftoutReg_SLICE_108 \fftoutReg.SLICE_108 ( .DI1(\fftoutReg.n42[0] ), 
    .D1(\fftoutReg.n17557 ), .C1(VCC_net), .B1(\fftoutReg.cnt[0] ), .CE(n2320), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .CIN1(\fftoutReg.n17557 ), 
    .Q1(\fftoutReg.cnt[0] ), .F1(\fftoutReg.n42[0] ), 
    .COUT1(\fftoutReg.n13457 ), .COUT0(\fftoutReg.n17557 ));
  SLICE_109 SLICE_109( .DI1(n15), .DI0(n14), .B1(\clk_counter[0] ), 
    .D0(slow_clk), .C0(\clk_counter[0] ), .CLK(clk_c), .Q0(slow_clk), 
    .Q1(\clk_counter[0] ), .F0(n14), .F1(n15));
  spi_SLICE_110 \spi.SLICE_110 ( .DI1(\spi.fft_in_1023__N_933 ), 
    .DI0(\spi.fft_in_1023__N_934 ), .D1(\fft_output1024[93] ), 
    .C1(\fft_input1024[93] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[92] ), .C0(n17), .B0(\fft_output1024[92] ), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[93] ), 
    .Q1(\fft_input1024[94] ), .F0(\spi.fft_in_1023__N_934 ), 
    .F1(\spi.fft_in_1023__N_933 ));
  spi_SLICE_111 \spi.SLICE_111 ( .DI1(\spi.fft_in_1023__N_936 ), 
    .DI0(\spi.fft_in_1023__N_935 ), .D1(\fft_output1024[90] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[90] ), .D0(\fft_input1024[91] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[91] ), .CLK(sck_c), 
    .Q0(\fft_input1024[92] ), .Q1(\fft_input1024[91] ), 
    .F0(\spi.fft_in_1023__N_935 ), .F1(\spi.fft_in_1023__N_936 ));
  SLICE_113 SLICE_113( .DI0(\fft_input1024[1023].sig_000.FeedThruLUT ), 
    .C0(\fft_input1024[1023] ), .CLK(sck_c), .Q0(\spi.qdelayed ), 
    .F0(\fft_input1024[1023].sig_000.FeedThruLUT ));
  spi_SLICE_114 \spi.SLICE_114 ( .DI1(\spi.fft_in_1023__N_938 ), 
    .DI0(\spi.fft_in_1023__N_937 ), .D1(n17), .C1(\fft_input1024[88] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[88] ), .D0(\fft_output1024[89] ), 
    .C0(n17), .B0(\fft_input1024[89] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[90] ), .Q1(\fft_input1024[89] ), 
    .F0(\spi.fft_in_1023__N_937 ), .F1(\spi.fft_in_1023__N_938 ));
  spi_SLICE_116 \spi.SLICE_116 ( .DI1(\spi.fft_in_1023__N_940 ), 
    .DI0(\spi.fft_in_1023__N_939 ), .D1(\cnt[10] ), .C1(\fft_output1024[86] ), 
    .B1(\fft_input1024[86] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[87] ), .B0(n17), .A0(\fft_output1024[87] ), .CLK(sck_c), 
    .Q0(\fft_input1024[88] ), .Q1(\fft_input1024[87] ), 
    .F0(\spi.fft_in_1023__N_939 ), .F1(\spi.fft_in_1023__N_940 ));
  spi_SLICE_118 \spi.SLICE_118 ( .DI1(\spi.fft_in_1023__N_942 ), 
    .DI0(\spi.fft_in_1023__N_941 ), .D1(n17), .C1(\fft_output1024[84] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[84] ), .D0(\fft_output1024[85] ), 
    .C0(\fft_input1024[85] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[86] ), .Q1(\fft_input1024[85] ), 
    .F0(\spi.fft_in_1023__N_941 ), .F1(\spi.fft_in_1023__N_942 ));
  spi_SLICE_120 \spi.SLICE_120 ( .DI1(\spi.fft_in_1023__N_944 ), 
    .DI0(\spi.fft_in_1023__N_943 ), .D1(\cnt[10] ), .C1(\fft_output1024[82] ), 
    .B1(n17), .A1(\fft_input1024[82] ), .D0(\fft_output1024[83] ), 
    .C0(\fft_input1024[83] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[84] ), .Q1(\fft_input1024[83] ), 
    .F0(\spi.fft_in_1023__N_943 ), .F1(\spi.fft_in_1023__N_944 ));
  spi_SLICE_122 \spi.SLICE_122 ( .DI1(\spi.fft_in_1023__N_946 ), 
    .DI0(\spi.fft_in_1023__N_945 ), .D1(\fft_input1024[80] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[80] ), .A1(n17), .D0(n17), .C0(\fft_input1024[81] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[81] ), .CLK(sck_c), 
    .Q0(\fft_input1024[82] ), .Q1(\fft_input1024[81] ), 
    .F0(\spi.fft_in_1023__N_945 ), .F1(\spi.fft_in_1023__N_946 ));
  spi_SLICE_124 \spi.SLICE_124 ( .DI1(\spi.fft_in_1023__N_948 ), 
    .DI0(\spi.fft_in_1023__N_947 ), .D1(n17), .C1(\fft_output1024[78] ), 
    .B1(\fft_input1024[78] ), .A1(\cnt[10] ), .D0(\fft_output1024[79] ), 
    .C0(\fft_input1024[79] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[80] ), .Q1(\fft_input1024[79] ), 
    .F0(\spi.fft_in_1023__N_947 ), .F1(\spi.fft_in_1023__N_948 ));
  spi_SLICE_126 \spi.SLICE_126 ( .DI1(\spi.fft_in_1023__N_950 ), 
    .DI0(\spi.fft_in_1023__N_949 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[76] ), .A1(\fft_output1024[76] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[77] ), .B0(\fft_output1024[77] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[78] ), .Q1(\fft_input1024[77] ), 
    .F0(\spi.fft_in_1023__N_949 ), .F1(\spi.fft_in_1023__N_950 ));
  spi_SLICE_128 \spi.SLICE_128 ( .DI1(\spi.fft_in_1023__N_952 ), 
    .DI0(\spi.fft_in_1023__N_951 ), .D1(\fft_input1024[74] ), .C1(n17), 
    .B1(\fft_output1024[74] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[75] ), .B0(n17), .A0(\fft_output1024[75] ), .CLK(sck_c), 
    .Q0(\fft_input1024[76] ), .Q1(\fft_input1024[75] ), 
    .F0(\spi.fft_in_1023__N_951 ), .F1(\spi.fft_in_1023__N_952 ));
  spi_SLICE_130 \spi.SLICE_130 ( .DI1(\spi.fft_in_1023__N_954 ), 
    .DI0(\spi.fft_in_1023__N_953 ), .D1(\fft_input1024[72] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[72] ), .A1(n17), .D0(\fft_output1024[73] ), 
    .C0(\fft_input1024[73] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[74] ), .Q1(\fft_input1024[73] ), 
    .F0(\spi.fft_in_1023__N_953 ), .F1(\spi.fft_in_1023__N_954 ));
  spi_SLICE_132 \spi.SLICE_132 ( .DI1(\spi.fft_in_1023__N_956 ), 
    .DI0(\spi.fft_in_1023__N_955 ), .D1(\fft_input1024[70] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[70] ), .A1(n17), .D0(n17), .C0(\fft_input1024[71] ), 
    .B0(\fft_output1024[71] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[72] ), .Q1(\fft_input1024[71] ), 
    .F0(\spi.fft_in_1023__N_955 ), .F1(\spi.fft_in_1023__N_956 ));
  spi_SLICE_134 \spi.SLICE_134 ( .DI1(\spi.fft_in_1023__N_958 ), 
    .DI0(\spi.fft_in_1023__N_957 ), .D1(\cnt[10] ), .C1(\fft_input1024[68] ), 
    .B1(\fft_output1024[68] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[69] ), .B0(n17), .A0(\fft_input1024[69] ), .CLK(sck_c), 
    .Q0(\fft_input1024[70] ), .Q1(\fft_input1024[69] ), 
    .F0(\spi.fft_in_1023__N_957 ), .F1(\spi.fft_in_1023__N_958 ));
  spi_SLICE_135 \spi.SLICE_135 ( .DI1(\spi.fft_in_1023__N_927 ), 
    .DI0(\spi.fft_in_1023__N_928 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[99] ), .A1(\fft_input1024[99] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[98] ), .B0(n17), .A0(\fft_output1024[98] ), .CLK(sck_c), 
    .Q0(\fft_input1024[99] ), .Q1(\fft_input1024[100] ), 
    .F0(\spi.fft_in_1023__N_928 ), .F1(\spi.fft_in_1023__N_927 ));
  spi_SLICE_136 \spi.SLICE_136 ( .DI1(\spi.fft_in_1023__N_930 ), 
    .DI0(\spi.fft_in_1023__N_929 ), .D1(n17), .C1(\fft_output1024[96] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[96] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[97] ), .A0(\fft_input1024[97] ), .CLK(sck_c), 
    .Q0(\fft_input1024[98] ), .Q1(\fft_input1024[97] ), 
    .F0(\spi.fft_in_1023__N_929 ), .F1(\spi.fft_in_1023__N_930 ));
  spi_SLICE_138 \spi.SLICE_138 ( .DI1(\spi.fft_in_1023__N_932 ), 
    .DI0(\spi.fft_in_1023__N_931 ), .D1(\spi.maxfan_replicated_net_25 ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\fft_input1024[94] ), 
    .A1(\fft_output1024[94] ), .D0(\cnt[10] ), .C0(\fft_input1024[95] ), 
    .B0(\fft_output1024[95] ), .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[96] ), 
    .Q1(\fft_input1024[95] ), .F0(\spi.fft_in_1023__N_931 ), 
    .F1(\spi.fft_in_1023__N_932 ));
  spi_SLICE_140 \spi.SLICE_140 ( .DI1(\spi.fft_in_1023__N_960 ), 
    .DI0(\spi.fft_in_1023__N_959 ), .D1(\fft_output1024[66] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[66] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[67] ), .B0(n17), .A0(\fft_input1024[67] ), .CLK(sck_c), 
    .Q0(\fft_input1024[68] ), .Q1(\fft_input1024[67] ), 
    .F0(\spi.fft_in_1023__N_959 ), .F1(\spi.fft_in_1023__N_960 ));
  spi_SLICE_142 \spi.SLICE_142 ( .DI1(\spi.fft_in_1023__N_962 ), 
    .DI0(\spi.fft_in_1023__N_961 ), .D1(\fft_input1024[64] ), .C1(n17), 
    .B1(\fft_output1024[64] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[65] ), .B0(n17), .A0(\fft_output1024[65] ), .CLK(sck_c), 
    .Q0(\fft_input1024[66] ), .Q1(\fft_input1024[65] ), 
    .F0(\spi.fft_in_1023__N_961 ), .F1(\spi.fft_in_1023__N_962 ));
  spi_SLICE_144 \spi.SLICE_144 ( .DI1(\spi.fft_in_1023__N_964 ), 
    .DI0(\spi.fft_in_1023__N_963 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[62] ), .A1(\fft_output1024[62] ), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_output1024[63] ), .A0(\fft_input1024[63] ), 
    .CLK(sck_c), .Q0(\fft_input1024[64] ), .Q1(\fft_input1024[63] ), 
    .F0(\spi.fft_in_1023__N_963 ), .F1(\spi.fft_in_1023__N_964 ));
  spi_SLICE_146 \spi.SLICE_146 ( .DI1(\spi.fft_in_1023__N_966 ), 
    .DI0(\spi.fft_in_1023__N_965 ), .D1(\cnt[10] ), .C1(\fft_input1024[60] ), 
    .B1(\fft_output1024[60] ), .A1(n17), .D0(n17), .C0(\fft_output1024[61] ), 
    .B0(\cnt[10] ), .A0(\fft_input1024[61] ), .CLK(sck_c), 
    .Q0(\fft_input1024[62] ), .Q1(\fft_input1024[61] ), 
    .F0(\spi.fft_in_1023__N_965 ), .F1(\spi.fft_in_1023__N_966 ));
  spi_SLICE_148 \spi.SLICE_148 ( .DI1(\spi.fft_in_1023__N_968 ), 
    .DI0(\spi.fft_in_1023__N_967 ), .D1(\cnt[10] ), .C1(\fft_output1024[58] ), 
    .B1(n17), .A1(\fft_input1024[58] ), .D0(\fft_input1024[59] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[59] ), .CLK(sck_c), 
    .Q0(\fft_input1024[60] ), .Q1(\fft_input1024[59] ), 
    .F0(\spi.fft_in_1023__N_967 ), .F1(\spi.fft_in_1023__N_968 ));
  spi_SLICE_150 \spi.SLICE_150 ( .DI1(\spi.fft_in_1023__N_970 ), 
    .DI0(\spi.fft_in_1023__N_969 ), .D1(\fft_output1024[56] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[56] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[57] ), .B0(n17), .A0(\fft_output1024[57] ), .CLK(sck_c), 
    .Q0(\fft_input1024[58] ), .Q1(\fft_input1024[57] ), 
    .F0(\spi.fft_in_1023__N_969 ), .F1(\spi.fft_in_1023__N_970 ));
  spi_SLICE_152 \spi.SLICE_152 ( .DI1(\spi.fft_in_1023__N_972 ), 
    .DI0(\spi.fft_in_1023__N_971 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[54] ), .A1(\fft_output1024[54] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[55] ), .A0(\fft_output1024[55] ), .CLK(sck_c), 
    .Q0(\fft_input1024[56] ), .Q1(\fft_input1024[55] ), 
    .F0(\spi.fft_in_1023__N_971 ), .F1(\spi.fft_in_1023__N_972 ));
  spi_SLICE_154 \spi.SLICE_154 ( .DI1(\spi.fft_in_1023__N_974 ), 
    .DI0(\spi.fft_in_1023__N_973 ), .D1(\fft_input1024[52] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_output1024[52] ), .D0(\fft_output1024[53] ), 
    .C0(\fft_input1024[53] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[54] ), .Q1(\fft_input1024[53] ), 
    .F0(\spi.fft_in_1023__N_973 ), .F1(\spi.fft_in_1023__N_974 ));
  spi_SLICE_156 \spi.SLICE_156 ( .DI1(\spi.fft_in_1023__N_976 ), 
    .DI0(\spi.fft_in_1023__N_975 ), .D1(\cnt[10] ), .C1(\fft_output1024[50] ), 
    .B1(\fft_input1024[50] ), .A1(n17), .D0(\fft_output1024[51] ), 
    .C0(\fft_input1024[51] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[52] ), .Q1(\fft_input1024[51] ), 
    .F0(\spi.fft_in_1023__N_975 ), .F1(\spi.fft_in_1023__N_976 ));
  spi_SLICE_158 \spi.SLICE_158 ( .DI1(\spi.fft_in_1023__N_978 ), 
    .DI0(\spi.fft_in_1023__N_977 ), .D1(\fft_input1024[48] ), 
    .C1(\fft_output1024[48] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_output1024[49] ), .B0(\cnt[10] ), .A0(\fft_input1024[49] ), 
    .CLK(sck_c), .Q0(\fft_input1024[50] ), .Q1(\fft_input1024[49] ), 
    .F0(\spi.fft_in_1023__N_977 ), .F1(\spi.fft_in_1023__N_978 ));
  spi_SLICE_160 \spi.SLICE_160 ( .DI1(\spi.fft_in_1023__N_980 ), 
    .DI0(\spi.fft_in_1023__N_979 ), .D1(n17), .C1(\fft_output1024[46] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[46] ), .D0(\fft_output1024[47] ), 
    .C0(n17), .B0(\fft_input1024[47] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[48] ), .Q1(\fft_input1024[47] ), 
    .F0(\spi.fft_in_1023__N_979 ), .F1(\spi.fft_in_1023__N_980 ));
  spi_SLICE_162 \spi.SLICE_162 ( .DI1(\spi.fft_in_1023__N_982 ), 
    .DI0(\spi.fft_in_1023__N_981 ), .D1(\fft_output1024[44] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[44] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[45] ), .A0(\fft_input1024[45] ), .CLK(sck_c), 
    .Q0(\fft_input1024[46] ), .Q1(\fft_input1024[45] ), 
    .F0(\spi.fft_in_1023__N_981 ), .F1(\spi.fft_in_1023__N_982 ));
  spi_SLICE_164 \spi.SLICE_164 ( .DI1(\spi.fft_in_1023__N_984 ), 
    .DI0(\spi.fft_in_1023__N_983 ), .D1(\fft_input1024[42] ), 
    .C1(\fft_output1024[42] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[43] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[43] ), .CLK(sck_c), .Q0(\fft_input1024[44] ), 
    .Q1(\fft_input1024[43] ), .F0(\spi.fft_in_1023__N_983 ), 
    .F1(\spi.fft_in_1023__N_984 ));
  spi_SLICE_166 \spi.SLICE_166 ( .DI1(\spi.fft_in_1023__N_986 ), 
    .DI0(\spi.fft_in_1023__N_985 ), .D1(\fft_input1024[40] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_output1024[40] ), .D0(\fft_output1024[41] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[41] ), .CLK(sck_c), 
    .Q0(\fft_input1024[42] ), .Q1(\fft_input1024[41] ), 
    .F0(\spi.fft_in_1023__N_985 ), .F1(\spi.fft_in_1023__N_986 ));
  spi_SLICE_168 \spi.SLICE_168 ( .DI1(\spi.fft_in_1023__N_988 ), 
    .DI0(\spi.fft_in_1023__N_987 ), .D1(n17), .C1(\fft_input1024[38] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[38] ), .D0(n17), 
    .C0(\fft_output1024[39] ), .B0(\cnt[10] ), .A0(\fft_input1024[39] ), 
    .CLK(sck_c), .Q0(\fft_input1024[40] ), .Q1(\fft_input1024[39] ), 
    .F0(\spi.fft_in_1023__N_987 ), .F1(\spi.fft_in_1023__N_988 ));
  spi_SLICE_169 \spi.SLICE_169 ( .DI1(\spi.fft_in_1023__N_1025 ), 
    .DI0(\spi.fft_in_1023__N_1026 ), .D1(\fft_output1024[1] ), 
    .C1(\fft_input1024[1] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_output1024[0] ), .A0(\fft_input1024[0] ), 
    .CLK(sck_c), .Q0(\fft_input1024[1] ), .Q1(\fft_input1024[2] ), 
    .F0(\spi.fft_in_1023__N_1026 ), .F1(\spi.fft_in_1023__N_1025 ));
  spi_SLICE_171 \spi.SLICE_171 ( .DI1(\spi.fft_in_1023__N_990 ), 
    .DI0(\spi.fft_in_1023__N_989 ), .D1(\fft_output1024[36] ), .C1(n17), 
    .B1(\fft_input1024[36] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[37] ), .B0(\fft_output1024[37] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[38] ), .Q1(\fft_input1024[37] ), 
    .F0(\spi.fft_in_1023__N_989 ), .F1(\spi.fft_in_1023__N_990 ));
  spi_SLICE_173 \spi.SLICE_173 ( .DI1(\spi.fft_in_1023__N_992 ), 
    .DI0(\spi.fft_in_1023__N_991 ), .D1(\cnt[10] ), .C1(\fft_input1024[34] ), 
    .B1(n17), .A1(\fft_output1024[34] ), .D0(n17), .C0(\fft_output1024[35] ), 
    .B0(\fft_input1024[35] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[36] ), .Q1(\fft_input1024[35] ), 
    .F0(\spi.fft_in_1023__N_991 ), .F1(\spi.fft_in_1023__N_992 ));
  spi_SLICE_175 \spi.SLICE_175 ( .DI1(\spi.fft_in_1023__N_994 ), 
    .DI0(\spi.fft_in_1023__N_993 ), .D1(\cnt[10] ), .C1(\fft_output1024[32] ), 
    .B1(n17), .A1(\fft_input1024[32] ), .D0(\fft_output1024[33] ), .C0(n17), 
    .B0(\fft_input1024[33] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[34] ), .Q1(\fft_input1024[33] ), 
    .F0(\spi.fft_in_1023__N_993 ), .F1(\spi.fft_in_1023__N_994 ));
  spi_SLICE_177 \spi.SLICE_177 ( .DI1(\spi.fft_in_1023__N_996 ), 
    .DI0(\spi.fft_in_1023__N_995 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[30] ), .A1(\fft_output1024[30] ), .D0(n17), 
    .C0(\fft_input1024[31] ), .B0(\fft_output1024[31] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[32] ), .Q1(\fft_input1024[31] ), 
    .F0(\spi.fft_in_1023__N_995 ), .F1(\spi.fft_in_1023__N_996 ));
  spi_SLICE_179 \spi.SLICE_179 ( .DI1(\spi.fft_in_1023__N_998 ), 
    .DI0(\spi.fft_in_1023__N_997 ), .D1(\cnt[10] ), .C1(\fft_input1024[28] ), 
    .B1(\fft_output1024[28] ), .A1(n17), .D0(\fft_output1024[29] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[29] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[30] ), .Q1(\fft_input1024[29] ), 
    .F0(\spi.fft_in_1023__N_997 ), .F1(\spi.fft_in_1023__N_998 ));
  spi_SLICE_181 \spi.SLICE_181 ( .DI1(\spi.fft_in_1023__N_1000 ), 
    .DI0(\spi.fft_in_1023__N_999 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[26] ), .A1(\fft_input1024[26] ), .D0(n17), 
    .C0(\fft_input1024[27] ), .B0(\cnt[10] ), .A0(\fft_output1024[27] ), 
    .CLK(sck_c), .Q0(\fft_input1024[28] ), .Q1(\fft_input1024[27] ), 
    .F0(\spi.fft_in_1023__N_999 ), .F1(\spi.fft_in_1023__N_1000 ));
  spi_SLICE_183 \spi.SLICE_183 ( .DI1(\spi.fft_in_1023__N_1002 ), 
    .DI0(\spi.fft_in_1023__N_1001 ), .D1(n17), .C1(\fft_output1024[24] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[24] ), .D0(\fft_input1024[25] ), 
    .C0(\fft_output1024[25] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[26] ), .Q1(\fft_input1024[25] ), 
    .F0(\spi.fft_in_1023__N_1001 ), .F1(\spi.fft_in_1023__N_1002 ));
  spi_SLICE_185 \spi.SLICE_185 ( .DI1(\spi.fft_in_1023__N_1004 ), 
    .DI0(\spi.fft_in_1023__N_1003 ), .D1(\fft_output1024[22] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[22] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[23] ), .A0(\fft_output1024[23] ), .CLK(sck_c), 
    .Q0(\fft_input1024[24] ), .Q1(\fft_input1024[23] ), 
    .F0(\spi.fft_in_1023__N_1003 ), .F1(\spi.fft_in_1023__N_1004 ));
  spi_SLICE_187 \spi.SLICE_187 ( .DI1(\spi.fft_in_1023__N_1006 ), 
    .DI0(\spi.fft_in_1023__N_1005 ), .D1(\cnt[10] ), .C1(\fft_input1024[20] ), 
    .B1(n17), .A1(\fft_output1024[20] ), .D0(\fft_output1024[21] ), .C0(n17), 
    .B0(\fft_input1024[21] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[22] ), .Q1(\fft_input1024[21] ), 
    .F0(\spi.fft_in_1023__N_1005 ), .F1(\spi.fft_in_1023__N_1006 ));
  spi_SLICE_189 \spi.SLICE_189 ( .DI1(\spi.fft_in_1023__N_1008 ), 
    .DI0(\spi.fft_in_1023__N_1007 ), .D1(\fft_input1024[18] ), 
    .C1(\fft_output1024[18] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_output1024[19] ), .C0(\fft_input1024[19] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[20] ), .Q1(\fft_input1024[19] ), 
    .F0(\spi.fft_in_1023__N_1007 ), .F1(\spi.fft_in_1023__N_1008 ));
  spi_SLICE_191 \spi.SLICE_191 ( .DI1(\spi.fft_in_1023__N_1010 ), 
    .DI0(\spi.fft_in_1023__N_1009 ), .D1(n17), .C1(\fft_output1024[16] ), 
    .B1(\fft_input1024[16] ), .A1(\cnt[10] ), .D0(\fft_output1024[17] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[17] ), .CLK(sck_c), 
    .Q0(\fft_input1024[18] ), .Q1(\fft_input1024[17] ), 
    .F0(\spi.fft_in_1023__N_1009 ), .F1(\spi.fft_in_1023__N_1010 ));
  spi_SLICE_193 \spi.SLICE_193 ( .DI1(\spi.fft_in_1023__N_1012 ), 
    .DI0(\spi.fft_in_1023__N_1011 ), .D1(\fft_output1024[14] ), 
    .C1(\fft_input1024[14] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_input1024[15] ), .B0(\cnt[10] ), .A0(\fft_output1024[15] ), 
    .CLK(sck_c), .Q0(\fft_input1024[16] ), .Q1(\fft_input1024[15] ), 
    .F0(\spi.fft_in_1023__N_1011 ), .F1(\spi.fft_in_1023__N_1012 ));
  spi_SLICE_195 \spi.SLICE_195 ( .DI1(\spi.fft_in_1023__N_1014 ), 
    .DI0(\spi.fft_in_1023__N_1013 ), .D1(n17), .C1(\fft_input1024[12] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[12] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[13] ), .A0(\fft_input1024[13] ), .CLK(sck_c), 
    .Q0(\fft_input1024[14] ), .Q1(\fft_input1024[13] ), 
    .F0(\spi.fft_in_1023__N_1013 ), .F1(\spi.fft_in_1023__N_1014 ));
  spi_SLICE_197 \spi.SLICE_197 ( .DI1(\spi.fft_in_1023__N_1016 ), 
    .DI0(\spi.fft_in_1023__N_1015 ), .D1(\cnt[10] ), .C1(\fft_input1024[10] ), 
    .B1(\fft_output1024[10] ), .A1(n17), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[11] ), .A0(\fft_input1024[11] ), .CLK(sck_c), 
    .Q0(\fft_input1024[12] ), .Q1(\fft_input1024[11] ), 
    .F0(\spi.fft_in_1023__N_1015 ), .F1(\spi.fft_in_1023__N_1016 ));
  spi_SLICE_199 \spi.SLICE_199 ( .DI1(\spi.fft_in_1023__N_1018 ), 
    .DI0(\spi.fft_in_1023__N_1017 ), .D1(\cnt[10] ), .C1(\fft_input1024[8] ), 
    .B1(\fft_output1024[8] ), .A1(n17), .D0(n17), .C0(\fft_input1024[9] ), 
    .B0(\fft_output1024[9] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[10] ), .Q1(\fft_input1024[9] ), 
    .F0(\spi.fft_in_1023__N_1017 ), .F1(\spi.fft_in_1023__N_1018 ));
  spi_SLICE_201 \spi.SLICE_201 ( .DI1(\spi.fft_in_1023__N_1020 ), 
    .DI0(\spi.fft_in_1023__N_1019 ), .D1(\fft_input1024[6] ), 
    .C1(\fft_output1024[6] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[7] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[7] ), .CLK(sck_c), .Q0(\fft_input1024[8] ), 
    .Q1(\fft_input1024[7] ), .F0(\spi.fft_in_1023__N_1019 ), 
    .F1(\spi.fft_in_1023__N_1020 ));
  spi_SLICE_203 \spi.SLICE_203 ( .DI1(\spi.fft_in_1023__N_1022 ), 
    .DI0(\spi.fft_in_1023__N_1021 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[4] ), .A1(\fft_input1024[4] ), 
    .D0(\fft_output1024[5] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[5] ), .CLK(sck_c), .Q0(\fft_input1024[6] ), 
    .Q1(\fft_input1024[5] ), .F0(\spi.fft_in_1023__N_1021 ), 
    .F1(\spi.fft_in_1023__N_1022 ));
  spi_SLICE_205 \spi.SLICE_205 ( .DI1(\spi.fft_in_1023__N_1024 ), 
    .DI0(\spi.fft_in_1023__N_1023 ), .D1(\cnt[10] ), .C1(\fft_output1024[2] ), 
    .B1(\fft_input1024[2] ), .A1(n17), .D0(\fft_output1024[3] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_input1024[3] ), .CLK(sck_c), 
    .Q0(\fft_input1024[4] ), .Q1(\fft_input1024[3] ), 
    .F0(\spi.fft_in_1023__N_1023 ), .F1(\spi.fft_in_1023__N_1024 ));
  spi_SLICE_209 \spi.SLICE_209 ( .DI1(\spi.fft_in_1023__N_925 ), 
    .DI0(\spi.fft_in_1023__N_926 ), .D1(\fft_output1024[101] ), 
    .C1(\fft_input1024[101] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_output1024[100] ), .B0(\cnt[10] ), .A0(\fft_input1024[100] ), 
    .CLK(sck_c), .Q0(\fft_input1024[101] ), .Q1(\fft_input1024[102] ), 
    .F0(\spi.fft_in_1023__N_926 ), .F1(\spi.fft_in_1023__N_925 ));
  spi_SLICE_211 \spi.SLICE_211 ( .DI1(\spi.fft_in_1023__N_923 ), 
    .DI0(\spi.fft_in_1023__N_924 ), .D1(\cnt[10] ), .C1(\fft_input1024[103] ), 
    .B1(n17), .A1(\fft_output1024[103] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[102] ), .A0(\fft_input1024[102] ), .CLK(sck_c), 
    .Q0(\fft_input1024[103] ), .Q1(\fft_input1024[104] ), 
    .F0(\spi.fft_in_1023__N_924 ), .F1(\spi.fft_in_1023__N_923 ));
  spi_SLICE_213 \spi.SLICE_213 ( .DI1(\spi.fft_in_1023__N_921 ), 
    .DI0(\spi.fft_in_1023__N_922 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[105] ), .A1(\fft_output1024[105] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[104] ), .A0(\fft_output1024[104] ), 
    .CLK(sck_c), .Q0(\fft_input1024[105] ), .Q1(\fft_input1024[106] ), 
    .F0(\spi.fft_in_1023__N_922 ), .F1(\spi.fft_in_1023__N_921 ));
  spi_SLICE_215 \spi.SLICE_215 ( .DI1(\spi.fft_in_1023__N_919 ), 
    .DI0(\spi.fft_in_1023__N_920 ), .D1(\cnt[10] ), .C1(\fft_input1024[107] ), 
    .B1(\fft_output1024[107] ), .A1(n17), .D0(\fft_input1024[106] ), 
    .C0(\fft_output1024[106] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[107] ), .Q1(\fft_input1024[108] ), 
    .F0(\spi.fft_in_1023__N_920 ), .F1(\spi.fft_in_1023__N_919 ));
  spi_SLICE_217 \spi.SLICE_217 ( .DI1(\spi.fft_in_1023__N_917 ), 
    .DI0(\spi.fft_in_1023__N_918 ), .D1(\cnt[10] ), .C1(\fft_input1024[109] ), 
    .B1(\fft_output1024[109] ), .A1(n17), .D0(n17), .C0(\fft_input1024[108] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[108] ), .CLK(sck_c), 
    .Q0(\fft_input1024[109] ), .Q1(\fft_input1024[110] ), 
    .F0(\spi.fft_in_1023__N_918 ), .F1(\spi.fft_in_1023__N_917 ));
  spi_SLICE_219 \spi.SLICE_219 ( .DI1(\spi.fft_in_1023__N_915 ), 
    .DI0(\spi.fft_in_1023__N_916 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[111] ), .A1(\fft_input1024[111] ), 
    .D0(\fft_input1024[110] ), .C0(\fft_output1024[110] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[111] ), 
    .Q1(\fft_input1024[112] ), .F0(\spi.fft_in_1023__N_916 ), 
    .F1(\spi.fft_in_1023__N_915 ));
  spi_SLICE_221 \spi.SLICE_221 ( .DI1(\spi.fft_in_1023__N_913 ), 
    .DI0(\spi.fft_in_1023__N_914 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[113] ), .A1(\fft_output1024[113] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_output1024[112] ), .A0(\fft_input1024[112] ), 
    .CLK(sck_c), .Q0(\fft_input1024[113] ), .Q1(\fft_input1024[114] ), 
    .F0(\spi.fft_in_1023__N_914 ), .F1(\spi.fft_in_1023__N_913 ));
  spi_SLICE_223 \spi.SLICE_223 ( .DI1(\spi.fft_in_1023__N_911 ), 
    .DI0(\spi.fft_in_1023__N_912 ), .D1(\cnt[10] ), .C1(\fft_input1024[115] ), 
    .B1(n17), .A1(\fft_output1024[115] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[114] ), .A0(\fft_input1024[114] ), .CLK(sck_c), 
    .Q0(\fft_input1024[115] ), .Q1(\fft_input1024[116] ), 
    .F0(\spi.fft_in_1023__N_912 ), .F1(\spi.fft_in_1023__N_911 ));
  spi_SLICE_225 \spi.SLICE_225 ( .DI1(\spi.fft_in_1023__N_909 ), 
    .DI0(\spi.fft_in_1023__N_910 ), .D1(n17), .C1(\fft_output1024[117] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[117] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[116] ), .A0(\fft_input1024[116] ), .CLK(sck_c), 
    .Q0(\fft_input1024[117] ), .Q1(\fft_input1024[118] ), 
    .F0(\spi.fft_in_1023__N_910 ), .F1(\spi.fft_in_1023__N_909 ));
  spi_SLICE_227 \spi.SLICE_227 ( .DI1(\spi.fft_in_1023__N_907 ), 
    .DI0(\spi.fft_in_1023__N_908 ), .D1(n17), .C1(\fft_input1024[119] ), 
    .B1(\fft_output1024[119] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[118] ), .B0(n17), .A0(\fft_input1024[118] ), 
    .CLK(sck_c), .Q0(\fft_input1024[119] ), .Q1(\fft_input1024[120] ), 
    .F0(\spi.fft_in_1023__N_908 ), .F1(\spi.fft_in_1023__N_907 ));
  spi_SLICE_229 \spi.SLICE_229 ( .DI1(\spi.fft_in_1023__N_905 ), 
    .DI0(\spi.fft_in_1023__N_906 ), .D1(n17), .C1(\fft_input1024[121] ), 
    .B1(\fft_output1024[121] ), .A1(\cnt[10] ), .D0(\fft_input1024[120] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[120] ), .CLK(sck_c), 
    .Q0(\fft_input1024[121] ), .Q1(\fft_input1024[122] ), 
    .F0(\spi.fft_in_1023__N_906 ), .F1(\spi.fft_in_1023__N_905 ));
  spi_SLICE_231 \spi.SLICE_231 ( .DI1(\spi.fft_in_1023__N_903 ), 
    .DI0(\spi.fft_in_1023__N_904 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[123] ), .A1(\fft_input1024[123] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[122] ), .B0(\fft_output1024[122] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[123] ), .Q1(\fft_input1024[124] ), 
    .F0(\spi.fft_in_1023__N_904 ), .F1(\spi.fft_in_1023__N_903 ));
  spi_SLICE_233 \spi.SLICE_233 ( .DI1(\spi.fft_in_1023__N_901 ), 
    .DI0(\spi.fft_in_1023__N_902 ), .D1(\cnt[10] ), .C1(\fft_input1024[125] ), 
    .B1(\fft_output1024[125] ), .A1(n17), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[124] ), .A0(\fft_output1024[124] ), .CLK(sck_c), 
    .Q0(\fft_input1024[125] ), .Q1(\fft_input1024[126] ), 
    .F0(\spi.fft_in_1023__N_902 ), .F1(\spi.fft_in_1023__N_901 ));
  spi_SLICE_235 \spi.SLICE_235 ( .DI1(\spi.fft_in_1023__N_899 ), 
    .DI0(\spi.fft_in_1023__N_900 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[127] ), .A1(\fft_input1024[127] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[126] ), .B0(\fft_input1024[126] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[127] ), .Q1(\fft_input1024[128] ), 
    .F0(\spi.fft_in_1023__N_900 ), .F1(\spi.fft_in_1023__N_899 ));
  spi_SLICE_237 \spi.SLICE_237 ( .DI1(\spi.fft_in_1023__N_897 ), 
    .DI0(\spi.fft_in_1023__N_898 ), .D1(\cnt[10] ), .C1(\fft_output1024[129] ), 
    .B1(n17), .A1(\fft_input1024[129] ), .D0(\fft_output1024[128] ), .C0(n17), 
    .B0(\fft_input1024[128] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[129] ), .Q1(\fft_input1024[130] ), 
    .F0(\spi.fft_in_1023__N_898 ), .F1(\spi.fft_in_1023__N_897 ));
  spi_SLICE_239 \spi.SLICE_239 ( .DI1(\spi.fft_in_1023__N_895 ), 
    .DI0(\spi.fft_in_1023__N_896 ), .D1(\fft_input1024[131] ), 
    .C1(\fft_output1024[131] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[130] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[130] ), .CLK(sck_c), .Q0(\fft_input1024[131] ), 
    .Q1(\fft_input1024[132] ), .F0(\spi.fft_in_1023__N_896 ), 
    .F1(\spi.fft_in_1023__N_895 ));
  spi_SLICE_241 \spi.SLICE_241 ( .DI1(\spi.fft_in_1023__N_893 ), 
    .DI0(\spi.fft_in_1023__N_894 ), .D1(\cnt[10] ), .C1(\fft_output1024[133] ), 
    .B1(n17), .A1(\fft_input1024[133] ), .D0(\fft_output1024[132] ), 
    .C0(\fft_input1024[132] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[133] ), .Q1(\fft_input1024[134] ), 
    .F0(\spi.fft_in_1023__N_894 ), .F1(\spi.fft_in_1023__N_893 ));
  spi_SLICE_243 \spi.SLICE_243 ( .DI1(\spi.fft_in_1023__N_891 ), 
    .DI0(\spi.fft_in_1023__N_892 ), .D1(n17), .C1(\fft_input1024[135] ), 
    .B1(\fft_output1024[135] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[134] ), .B0(\fft_output1024[134] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[135] ), .Q1(\fft_input1024[136] ), 
    .F0(\spi.fft_in_1023__N_892 ), .F1(\spi.fft_in_1023__N_891 ));
  spi_SLICE_245 \spi.SLICE_245 ( .DI1(\spi.fft_in_1023__N_889 ), 
    .DI0(\spi.fft_in_1023__N_890 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[137] ), .A1(\fft_input1024[137] ), .D0(n17), 
    .C0(\fft_input1024[136] ), .B0(\cnt[10] ), .A0(\fft_output1024[136] ), 
    .CLK(sck_c), .Q0(\fft_input1024[137] ), .Q1(\fft_input1024[138] ), 
    .F0(\spi.fft_in_1023__N_890 ), .F1(\spi.fft_in_1023__N_889 ));
  spi_SLICE_247 \spi.SLICE_247 ( .DI1(\spi.fft_in_1023__N_887 ), 
    .DI0(\spi.fft_in_1023__N_888 ), .D1(\cnt[10] ), .C1(\fft_output1024[139] ), 
    .B1(n17), .A1(\fft_input1024[139] ), .D0(\fft_output1024[138] ), .C0(n17), 
    .B0(\fft_input1024[138] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[139] ), .Q1(\fft_input1024[140] ), 
    .F0(\spi.fft_in_1023__N_888 ), .F1(\spi.fft_in_1023__N_887 ));
  spi_SLICE_249 \spi.SLICE_249 ( .DI1(\spi.fft_in_1023__N_885 ), 
    .DI0(\spi.fft_in_1023__N_886 ), .D1(\fft_output1024[141] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[141] ), .D0(\fft_input1024[140] ), 
    .C0(\fft_output1024[140] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[141] ), .Q1(\fft_input1024[142] ), 
    .F0(\spi.fft_in_1023__N_886 ), .F1(\spi.fft_in_1023__N_885 ));
  spi_SLICE_251 \spi.SLICE_251 ( .DI1(\spi.fft_in_1023__N_883 ), 
    .DI0(\spi.fft_in_1023__N_884 ), .D1(\cnt[10] ), .C1(\fft_output1024[143] ), 
    .B1(n17), .A1(\fft_input1024[143] ), .D0(\fft_output1024[142] ), .C0(n17), 
    .B0(\fft_input1024[142] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[143] ), .Q1(\fft_input1024[144] ), 
    .F0(\spi.fft_in_1023__N_884 ), .F1(\spi.fft_in_1023__N_883 ));
  spi_SLICE_253 \spi.SLICE_253 ( .DI1(\spi.fft_in_1023__N_881 ), 
    .DI0(\spi.fft_in_1023__N_882 ), .D1(\cnt[10] ), .C1(\fft_input1024[145] ), 
    .B1(n17), .A1(\fft_output1024[145] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[144] ), .A0(\fft_output1024[144] ), .CLK(sck_c), 
    .Q0(\fft_input1024[145] ), .Q1(\fft_input1024[146] ), 
    .F0(\spi.fft_in_1023__N_882 ), .F1(\spi.fft_in_1023__N_881 ));
  spi_SLICE_255 \spi.SLICE_255 ( .DI1(\spi.fft_in_1023__N_879 ), 
    .DI0(\spi.fft_in_1023__N_880 ), .D1(\fft_output1024[147] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[147] ), .D0(\fft_input1024[146] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[146] ), .CLK(sck_c), 
    .Q0(\fft_input1024[147] ), .Q1(\fft_input1024[148] ), 
    .F0(\spi.fft_in_1023__N_880 ), .F1(\spi.fft_in_1023__N_879 ));
  spi_SLICE_257 \spi.SLICE_257 ( .DI1(\spi.fft_in_1023__N_877 ), 
    .DI0(\spi.fft_in_1023__N_878 ), .D1(n17), .C1(\fft_input1024[149] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[149] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[148] ), .A0(\fft_input1024[148] ), .CLK(sck_c), 
    .Q0(\fft_input1024[149] ), .Q1(\fft_input1024[150] ), 
    .F0(\spi.fft_in_1023__N_878 ), .F1(\spi.fft_in_1023__N_877 ));
  spi_SLICE_259 \spi.SLICE_259 ( .DI1(\spi.fft_in_1023__N_875 ), 
    .DI0(\spi.fft_in_1023__N_876 ), .D1(n17), .C1(\fft_output1024[151] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[151] ), .D0(\fft_input1024[150] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[150] ), .CLK(sck_c), 
    .Q0(\fft_input1024[151] ), .Q1(\fft_input1024[152] ), 
    .F0(\spi.fft_in_1023__N_876 ), .F1(\spi.fft_in_1023__N_875 ));
  spi_SLICE_261 \spi.SLICE_261 ( .DI1(\spi.fft_in_1023__N_873 ), 
    .DI0(\spi.fft_in_1023__N_874 ), .D1(\fft_input1024[153] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[153] ), .A1(n17), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[152] ), .A0(\fft_output1024[152] ), .CLK(sck_c), 
    .Q0(\fft_input1024[153] ), .Q1(\fft_input1024[154] ), 
    .F0(\spi.fft_in_1023__N_874 ), .F1(\spi.fft_in_1023__N_873 ));
  spi_SLICE_263 \spi.SLICE_263 ( .DI1(\spi.fft_in_1023__N_871 ), 
    .DI0(\spi.fft_in_1023__N_872 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[155] ), .A1(\fft_output1024[155] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[154] ), .B0(n17), .A0(\fft_input1024[154] ), 
    .CLK(sck_c), .Q0(\fft_input1024[155] ), .Q1(\fft_input1024[156] ), 
    .F0(\spi.fft_in_1023__N_872 ), .F1(\spi.fft_in_1023__N_871 ));
  spi_SLICE_265 \spi.SLICE_265 ( .DI1(\spi.fft_in_1023__N_869 ), 
    .DI0(\spi.fft_in_1023__N_870 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[157] ), .A1(\fft_input1024[157] ), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_input1024[156] ), .A0(\fft_output1024[156] ), 
    .CLK(sck_c), .Q0(\fft_input1024[157] ), .Q1(\fft_input1024[158] ), 
    .F0(\spi.fft_in_1023__N_870 ), .F1(\spi.fft_in_1023__N_869 ));
  spi_SLICE_267 \spi.SLICE_267 ( .DI1(\spi.fft_in_1023__N_867 ), 
    .DI0(\spi.fft_in_1023__N_868 ), .D1(\cnt[10] ), .C1(\fft_input1024[159] ), 
    .B1(\fft_output1024[159] ), .A1(n17), .D0(\fft_output1024[158] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_input1024[158] ), .CLK(sck_c), 
    .Q0(\fft_input1024[159] ), .Q1(\fft_input1024[160] ), 
    .F0(\spi.fft_in_1023__N_868 ), .F1(\spi.fft_in_1023__N_867 ));
  spi_SLICE_269 \spi.SLICE_269 ( .DI1(\spi.fft_in_1023__N_865 ), 
    .DI0(\spi.fft_in_1023__N_866 ), .D1(\cnt[10] ), .C1(\fft_output1024[161] ), 
    .B1(n17), .A1(\fft_input1024[161] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[160] ), .B0(\fft_output1024[160] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[161] ), .Q1(\fft_input1024[162] ), 
    .F0(\spi.fft_in_1023__N_866 ), .F1(\spi.fft_in_1023__N_865 ));
  spi_SLICE_271 \spi.SLICE_271 ( .DI1(\spi.fft_in_1023__N_863 ), 
    .DI0(\spi.fft_in_1023__N_864 ), .D1(\fft_output1024[163] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[163] ), .D0(\fft_input1024[162] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[162] ), .CLK(sck_c), 
    .Q0(\fft_input1024[163] ), .Q1(\fft_input1024[164] ), 
    .F0(\spi.fft_in_1023__N_864 ), .F1(\spi.fft_in_1023__N_863 ));
  spi_SLICE_273 \spi.SLICE_273 ( .DI1(\spi.fft_in_1023__N_861 ), 
    .DI0(\spi.fft_in_1023__N_862 ), .D1(\cnt[10] ), .C1(\fft_input1024[165] ), 
    .B1(n17), .A1(\fft_output1024[165] ), .D0(\fft_output1024[164] ), .C0(n17), 
    .B0(\fft_input1024[164] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[165] ), .Q1(\fft_input1024[166] ), 
    .F0(\spi.fft_in_1023__N_862 ), .F1(\spi.fft_in_1023__N_861 ));
  spi_SLICE_275 \spi.SLICE_275 ( .DI1(\spi.fft_in_1023__N_859 ), 
    .DI0(\spi.fft_in_1023__N_860 ), .D1(\cnt[10] ), .C1(\fft_output1024[167] ), 
    .B1(n17), .A1(\fft_input1024[167] ), .D0(\fft_input1024[166] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[166] ), .CLK(sck_c), 
    .Q0(\fft_input1024[167] ), .Q1(\fft_input1024[168] ), 
    .F0(\spi.fft_in_1023__N_860 ), .F1(\spi.fft_in_1023__N_859 ));
  spi_SLICE_277 \spi.SLICE_277 ( .DI1(\spi.fft_in_1023__N_857 ), 
    .DI0(\spi.fft_in_1023__N_858 ), .D1(\cnt[10] ), .C1(\fft_input1024[169] ), 
    .B1(\fft_output1024[169] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[168] ), .B0(n17), .A0(\fft_input1024[168] ), 
    .CLK(sck_c), .Q0(\fft_input1024[169] ), .Q1(\fft_input1024[170] ), 
    .F0(\spi.fft_in_1023__N_858 ), .F1(\spi.fft_in_1023__N_857 ));
  spi_SLICE_279 \spi.SLICE_279 ( .DI1(\spi.fft_in_1023__N_855 ), 
    .DI0(\spi.fft_in_1023__N_856 ), .D1(n17), .C1(\fft_input1024[171] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[171] ), .D0(\fft_output1024[170] ), 
    .C0(\fft_input1024[170] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[171] ), .Q1(\fft_input1024[172] ), 
    .F0(\spi.fft_in_1023__N_856 ), .F1(\spi.fft_in_1023__N_855 ));
  spi_SLICE_281 \spi.SLICE_281 ( .DI1(\spi.fft_in_1023__N_853 ), 
    .DI0(\spi.fft_in_1023__N_854 ), .D1(\fft_input1024[173] ), .C1(n17), 
    .B1(\fft_output1024[173] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[172] ), .B0(\fft_input1024[172] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[173] ), .Q1(\fft_input1024[174] ), 
    .F0(\spi.fft_in_1023__N_854 ), .F1(\spi.fft_in_1023__N_853 ));
  spi_SLICE_283 \spi.SLICE_283 ( .DI1(\spi.fft_in_1023__N_851 ), 
    .DI0(\spi.fft_in_1023__N_852 ), .D1(n17), .C1(\fft_input1024[175] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[175] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[174] ), .A0(\fft_input1024[174] ), .CLK(sck_c), 
    .Q0(\fft_input1024[175] ), .Q1(\fft_input1024[176] ), 
    .F0(\spi.fft_in_1023__N_852 ), .F1(\spi.fft_in_1023__N_851 ));
  spi_SLICE_285 \spi.SLICE_285 ( .DI1(\spi.fft_in_1023__N_849 ), 
    .DI0(\spi.fft_in_1023__N_850 ), .D1(\fft_output1024[177] ), 
    .C1(\fft_input1024[177] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[176] ), .A0(\fft_output1024[176] ), 
    .CLK(sck_c), .Q0(\fft_input1024[177] ), .Q1(\fft_input1024[178] ), 
    .F0(\spi.fft_in_1023__N_850 ), .F1(\spi.fft_in_1023__N_849 ));
  spi_SLICE_287 \spi.SLICE_287 ( .DI1(\spi.fft_in_1023__N_847 ), 
    .DI0(\spi.fft_in_1023__N_848 ), .D1(\cnt[10] ), .C1(\fft_input1024[179] ), 
    .B1(\fft_output1024[179] ), .A1(n17), .D0(n17), .C0(\fft_output1024[178] ), 
    .B0(\fft_input1024[178] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[179] ), .Q1(\fft_input1024[180] ), 
    .F0(\spi.fft_in_1023__N_848 ), .F1(\spi.fft_in_1023__N_847 ));
  spi_SLICE_289 \spi.SLICE_289 ( .DI1(\spi.fft_in_1023__N_845 ), 
    .DI0(\spi.fft_in_1023__N_846 ), .D1(\cnt[10] ), .C1(\fft_output1024[181] ), 
    .B1(n17), .A1(\fft_input1024[181] ), .D0(n17), .C0(\fft_output1024[180] ), 
    .B0(\fft_input1024[180] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[181] ), .Q1(\fft_input1024[182] ), 
    .F0(\spi.fft_in_1023__N_846 ), .F1(\spi.fft_in_1023__N_845 ));
  spi_SLICE_291 \spi.SLICE_291 ( .DI1(\spi.fft_in_1023__N_843 ), 
    .DI0(\spi.fft_in_1023__N_844 ), .D1(\fft_output1024[183] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[183] ), .D0(\fft_input1024[182] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[182] ), .CLK(sck_c), 
    .Q0(\fft_input1024[183] ), .Q1(\fft_input1024[184] ), 
    .F0(\spi.fft_in_1023__N_844 ), .F1(\spi.fft_in_1023__N_843 ));
  spi_SLICE_293 \spi.SLICE_293 ( .DI1(\spi.fft_in_1023__N_841 ), 
    .DI0(\spi.fft_in_1023__N_842 ), .D1(\fft_input1024[185] ), 
    .C1(\fft_output1024[185] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[184] ), .B0(n17), .A0(\fft_output1024[184] ), 
    .CLK(sck_c), .Q0(\fft_input1024[185] ), .Q1(\fft_input1024[186] ), 
    .F0(\spi.fft_in_1023__N_842 ), .F1(\spi.fft_in_1023__N_841 ));
  spi_SLICE_295 \spi.SLICE_295 ( .DI1(\spi.fft_in_1023__N_839 ), 
    .DI0(\spi.fft_in_1023__N_840 ), .D1(\fft_output1024[187] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[187] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[186] ), .A0(\fft_output1024[186] ), .CLK(sck_c), 
    .Q0(\fft_input1024[187] ), .Q1(\fft_input1024[188] ), 
    .F0(\spi.fft_in_1023__N_840 ), .F1(\spi.fft_in_1023__N_839 ));
  spi_SLICE_297 \spi.SLICE_297 ( .DI1(\spi.fft_in_1023__N_837 ), 
    .DI0(\spi.fft_in_1023__N_838 ), .D1(n17), .C1(\fft_input1024[189] ), 
    .B1(\fft_output1024[189] ), .A1(\cnt[10] ), .D0(\fft_input1024[188] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[188] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[189] ), .Q1(\fft_input1024[190] ), 
    .F0(\spi.fft_in_1023__N_838 ), .F1(\spi.fft_in_1023__N_837 ));
  spi_SLICE_299 \spi.SLICE_299 ( .DI1(\spi.fft_in_1023__N_835 ), 
    .DI0(\spi.fft_in_1023__N_836 ), .D1(\fft_output1024[191] ), 
    .C1(\fft_input1024[191] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[190] ), .B0(\fft_output1024[190] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[191] ), .Q1(\fft_input1024[192] ), 
    .F0(\spi.fft_in_1023__N_836 ), .F1(\spi.fft_in_1023__N_835 ));
  spi_SLICE_301 \spi.SLICE_301 ( .DI1(\spi.fft_in_1023__N_833 ), 
    .DI0(\spi.fft_in_1023__N_834 ), .D1(\fft_input1024[193] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[193] ), .A1(n17), .D0(n17), .C0(\fft_input1024[192] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[192] ), .CLK(sck_c), 
    .Q0(\fft_input1024[193] ), .Q1(\fft_input1024[194] ), 
    .F0(\spi.fft_in_1023__N_834 ), .F1(\spi.fft_in_1023__N_833 ));
  spi_SLICE_303 \spi.SLICE_303 ( .DI1(\spi.fft_in_1023__N_831 ), 
    .DI0(\spi.fft_in_1023__N_832 ), .D1(\fft_input1024[195] ), 
    .C1(\fft_output1024[195] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_output1024[194] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_input1024[194] ), .CLK(sck_c), .Q0(\fft_input1024[195] ), 
    .Q1(\fft_input1024[196] ), .F0(\spi.fft_in_1023__N_832 ), 
    .F1(\spi.fft_in_1023__N_831 ));
  spi_SLICE_305 \spi.SLICE_305 ( .DI1(\spi.fft_in_1023__N_829 ), 
    .DI0(\spi.fft_in_1023__N_830 ), .D1(\fft_output1024[197] ), 
    .C1(\fft_input1024[197] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[196] ), .B0(n17), .A0(\fft_output1024[196] ), 
    .CLK(sck_c), .Q0(\fft_input1024[197] ), .Q1(\fft_input1024[198] ), 
    .F0(\spi.fft_in_1023__N_830 ), .F1(\spi.fft_in_1023__N_829 ));
  spi_SLICE_307 \spi.SLICE_307 ( .DI1(\spi.fft_in_1023__N_827 ), 
    .DI0(\spi.fft_in_1023__N_828 ), .D1(\cnt[10] ), .C1(\fft_input1024[199] ), 
    .B1(\fft_output1024[199] ), .A1(n17), .D0(\fft_output1024[198] ), 
    .C0(\fft_input1024[198] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[199] ), .Q1(\fft_input1024[200] ), 
    .F0(\spi.fft_in_1023__N_828 ), .F1(\spi.fft_in_1023__N_827 ));
  spi_SLICE_309 \spi.SLICE_309 ( .DI1(\spi.fft_in_1023__N_825 ), 
    .DI0(\spi.fft_in_1023__N_826 ), .D1(\fft_output1024[201] ), 
    .C1(\fft_input1024[201] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[200] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[200] ), .CLK(sck_c), .Q0(\fft_input1024[201] ), 
    .Q1(\fft_input1024[202] ), .F0(\spi.fft_in_1023__N_826 ), 
    .F1(\spi.fft_in_1023__N_825 ));
  spi_SLICE_311 \spi.SLICE_311 ( .DI1(\spi.fft_in_1023__N_823 ), 
    .DI0(\spi.fft_in_1023__N_824 ), .D1(n17), .C1(\fft_input1024[203] ), 
    .B1(\fft_output1024[203] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[202] ), .B0(n17), .A0(\fft_output1024[202] ), 
    .CLK(sck_c), .Q0(\fft_input1024[203] ), .Q1(\fft_input1024[204] ), 
    .F0(\spi.fft_in_1023__N_824 ), .F1(\spi.fft_in_1023__N_823 ));
  spi_SLICE_313 \spi.SLICE_313 ( .DI1(\spi.fft_in_1023__N_821 ), 
    .DI0(\spi.fft_in_1023__N_822 ), .D1(\cnt[10] ), .C1(\fft_input1024[205] ), 
    .B1(\fft_output1024[205] ), .A1(n17), .D0(\fft_input1024[204] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[204] ), .CLK(sck_c), 
    .Q0(\fft_input1024[205] ), .Q1(\fft_input1024[206] ), 
    .F0(\spi.fft_in_1023__N_822 ), .F1(\spi.fft_in_1023__N_821 ));
  spi_SLICE_315 \spi.SLICE_315 ( .DI1(\spi.fft_in_1023__N_819 ), 
    .DI0(\spi.fft_in_1023__N_820 ), .D1(\fft_output1024[207] ), 
    .C1(\fft_input1024[207] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[206] ), .C0(\cnt[10] ), .B0(\fft_output1024[206] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[207] ), 
    .Q1(\fft_input1024[208] ), .F0(\spi.fft_in_1023__N_820 ), 
    .F1(\spi.fft_in_1023__N_819 ));
  spi_SLICE_317 \spi.SLICE_317 ( .DI1(\spi.fft_in_1023__N_817 ), 
    .DI0(\spi.fft_in_1023__N_818 ), .D1(\cnt[10] ), .C1(\fft_output1024[209] ), 
    .B1(n17), .A1(\fft_input1024[209] ), .D0(\fft_output1024[208] ), .C0(n17), 
    .B0(\fft_input1024[208] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[209] ), .Q1(\fft_input1024[210] ), 
    .F0(\spi.fft_in_1023__N_818 ), .F1(\spi.fft_in_1023__N_817 ));
  spi_SLICE_319 \spi.SLICE_319 ( .DI1(\spi.fft_in_1023__N_815 ), 
    .DI0(\spi.fft_in_1023__N_816 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[211] ), .A1(\fft_input1024[211] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[210] ), .B0(n17), .A0(\fft_output1024[210] ), 
    .CLK(sck_c), .Q0(\fft_input1024[211] ), .Q1(\fft_input1024[212] ), 
    .F0(\spi.fft_in_1023__N_816 ), .F1(\spi.fft_in_1023__N_815 ));
  spi_SLICE_321 \spi.SLICE_321 ( .DI1(\spi.fft_in_1023__N_813 ), 
    .DI0(\spi.fft_in_1023__N_814 ), .D1(n17), .C1(\fft_output1024[213] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[213] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[212] ), .A0(\fft_output1024[212] ), .CLK(sck_c), 
    .Q0(\fft_input1024[213] ), .Q1(\fft_input1024[214] ), 
    .F0(\spi.fft_in_1023__N_814 ), .F1(\spi.fft_in_1023__N_813 ));
  spi_SLICE_323 \spi.SLICE_323 ( .DI1(\spi.fft_in_1023__N_811 ), 
    .DI0(\spi.fft_in_1023__N_812 ), .D1(n17), .C1(\fft_output1024[215] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[215] ), .D0(\fft_output1024[214] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[214] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[215] ), .Q1(\fft_input1024[216] ), 
    .F0(\spi.fft_in_1023__N_812 ), .F1(\spi.fft_in_1023__N_811 ));
  spi_SLICE_325 \spi.SLICE_325 ( .DI1(\spi.fft_in_1023__N_809 ), 
    .DI0(\spi.fft_in_1023__N_810 ), .D1(n17), .C1(\fft_output1024[217] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[217] ), .D0(n17), 
    .C0(\fft_input1024[216] ), .B0(\fft_output1024[216] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[217] ), .Q1(\fft_input1024[218] ), 
    .F0(\spi.fft_in_1023__N_810 ), .F1(\spi.fft_in_1023__N_809 ));
  spi_SLICE_327 \spi.SLICE_327 ( .DI1(\spi.fft_in_1023__N_807 ), 
    .DI0(\spi.fft_in_1023__N_808 ), .D1(\fft_input1024[219] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_output1024[219] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[218] ), .B0(\fft_output1024[218] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[219] ), .Q1(\fft_input1024[220] ), 
    .F0(\spi.fft_in_1023__N_808 ), .F1(\spi.fft_in_1023__N_807 ));
  spi_SLICE_329 \spi.SLICE_329 ( .DI1(\spi.fft_in_1023__N_805 ), 
    .DI0(\spi.fft_in_1023__N_806 ), .D1(\cnt[10] ), .C1(\fft_input1024[221] ), 
    .B1(\fft_output1024[221] ), .A1(n17), .D0(n17), .C0(\fft_output1024[220] ), 
    .B0(\cnt[10] ), .A0(\fft_input1024[220] ), .CLK(sck_c), 
    .Q0(\fft_input1024[221] ), .Q1(\fft_input1024[222] ), 
    .F0(\spi.fft_in_1023__N_806 ), .F1(\spi.fft_in_1023__N_805 ));
  spi_SLICE_331 \spi.SLICE_331 ( .DI1(\spi.fft_in_1023__N_803 ), 
    .DI0(\spi.fft_in_1023__N_804 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[223] ), .A1(\fft_output1024[223] ), 
    .D0(\fft_input1024[222] ), .C0(\fft_output1024[222] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[223] ), 
    .Q1(\fft_input1024[224] ), .F0(\spi.fft_in_1023__N_804 ), 
    .F1(\spi.fft_in_1023__N_803 ));
  spi_SLICE_333 \spi.SLICE_333 ( .DI1(\spi.fft_in_1023__N_801 ), 
    .DI0(\spi.fft_in_1023__N_802 ), .D1(n17), .C1(\fft_input1024[225] ), 
    .B1(\fft_output1024[225] ), .A1(\cnt[10] ), .D0(\fft_input1024[224] ), 
    .C0(n17), .B0(\fft_output1024[224] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[225] ), .Q1(\fft_input1024[226] ), 
    .F0(\spi.fft_in_1023__N_802 ), .F1(\spi.fft_in_1023__N_801 ));
  spi_SLICE_335 \spi.SLICE_335 ( .DI1(\spi.fft_in_1023__N_799 ), 
    .DI0(\spi.fft_in_1023__N_800 ), .D1(n17), .C1(\fft_output1024[227] ), 
    .B1(\fft_input1024[227] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[226] ), .B0(n17), .A0(\fft_output1024[226] ), 
    .CLK(sck_c), .Q0(\fft_input1024[227] ), .Q1(\fft_input1024[228] ), 
    .F0(\spi.fft_in_1023__N_800 ), .F1(\spi.fft_in_1023__N_799 ));
  spi_SLICE_337 \spi.SLICE_337 ( .DI1(\spi.fft_in_1023__N_797 ), 
    .DI0(\spi.fft_in_1023__N_798 ), .D1(\fft_input1024[229] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[229] ), .A1(n17), .D0(\fft_input1024[228] ), 
    .C0(\fft_output1024[228] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[229] ), .Q1(\fft_input1024[230] ), 
    .F0(\spi.fft_in_1023__N_798 ), .F1(\spi.fft_in_1023__N_797 ));
  spi_SLICE_339 \spi.SLICE_339 ( .DI1(\spi.fft_in_1023__N_795 ), 
    .DI0(\spi.fft_in_1023__N_796 ), .D1(\fft_output1024[231] ), 
    .C1(\fft_input1024[231] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_output1024[230] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_input1024[230] ), .CLK(sck_c), .Q0(\fft_input1024[231] ), 
    .Q1(\fft_input1024[232] ), .F0(\spi.fft_in_1023__N_796 ), 
    .F1(\spi.fft_in_1023__N_795 ));
  spi_SLICE_341 \spi.SLICE_341 ( .DI1(\spi.fft_in_1023__N_793 ), 
    .DI0(\spi.fft_in_1023__N_794 ), .D1(\fft_input1024[233] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[233] ), .A1(n17), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[232] ), .A0(\fft_input1024[232] ), .CLK(sck_c), 
    .Q0(\fft_input1024[233] ), .Q1(\fft_input1024[234] ), 
    .F0(\spi.fft_in_1023__N_794 ), .F1(\spi.fft_in_1023__N_793 ));
  spi_SLICE_343 \spi.SLICE_343 ( .DI1(\spi.fft_in_1023__N_791 ), 
    .DI0(\spi.fft_in_1023__N_792 ), .D1(\cnt[10] ), .C1(\fft_output1024[235] ), 
    .B1(n17), .A1(\fft_input1024[235] ), .D0(\fft_output1024[234] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[234] ), .CLK(sck_c), 
    .Q0(\fft_input1024[235] ), .Q1(\fft_input1024[236] ), 
    .F0(\spi.fft_in_1023__N_792 ), .F1(\spi.fft_in_1023__N_791 ));
  spi_SLICE_345 \spi.SLICE_345 ( .DI1(\spi.fft_in_1023__N_789 ), 
    .DI0(\spi.fft_in_1023__N_790 ), .D1(\fft_output1024[237] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[237] ), .D0(\fft_input1024[236] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[236] ), .CLK(sck_c), 
    .Q0(\fft_input1024[237] ), .Q1(\fft_input1024[238] ), 
    .F0(\spi.fft_in_1023__N_790 ), .F1(\spi.fft_in_1023__N_789 ));
  spi_SLICE_347 \spi.SLICE_347 ( .DI1(\spi.fft_in_1023__N_787 ), 
    .DI0(\spi.fft_in_1023__N_788 ), .D1(\fft_output1024[239] ), .C1(n17), 
    .B1(\fft_input1024[239] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[238] ), .B0(\cnt[10] ), .A0(\fft_output1024[238] ), 
    .CLK(sck_c), .Q0(\fft_input1024[239] ), .Q1(\fft_input1024[240] ), 
    .F0(\spi.fft_in_1023__N_788 ), .F1(\spi.fft_in_1023__N_787 ));
  spi_SLICE_349 \spi.SLICE_349 ( .DI1(\spi.fft_in_1023__N_785 ), 
    .DI0(\spi.fft_in_1023__N_786 ), .D1(\fft_output1024[241] ), 
    .C1(\fft_input1024[241] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[240] ), .B0(n17), .A0(\fft_input1024[240] ), 
    .CLK(sck_c), .Q0(\fft_input1024[241] ), .Q1(\fft_input1024[242] ), 
    .F0(\spi.fft_in_1023__N_786 ), .F1(\spi.fft_in_1023__N_785 ));
  spi_SLICE_351 \spi.SLICE_351 ( .DI1(\spi.fft_in_1023__N_783 ), 
    .DI0(\spi.fft_in_1023__N_784 ), .D1(\fft_output1024[243] ), 
    .C1(\fft_input1024[243] ), .B1(n17), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[242] ), .B0(\cnt[10] ), .A0(\fft_output1024[242] ), 
    .CLK(sck_c), .Q0(\fft_input1024[243] ), .Q1(\fft_input1024[244] ), 
    .F0(\spi.fft_in_1023__N_784 ), .F1(\spi.fft_in_1023__N_783 ));
  spi_SLICE_353 \spi.SLICE_353 ( .DI1(\spi.fft_in_1023__N_781 ), 
    .DI0(\spi.fft_in_1023__N_782 ), .D1(n17), .C1(\fft_input1024[245] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[245] ), .D0(\fft_output1024[244] ), 
    .C0(n17), .B0(\fft_input1024[244] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[245] ), .Q1(\fft_input1024[246] ), 
    .F0(\spi.fft_in_1023__N_782 ), .F1(\spi.fft_in_1023__N_781 ));
  spi_SLICE_355 \spi.SLICE_355 ( .DI1(\spi.fft_in_1023__N_779 ), 
    .DI0(\spi.fft_in_1023__N_780 ), .D1(n17), .C1(\fft_input1024[247] ), 
    .B1(\fft_output1024[247] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[246] ), .B0(\fft_input1024[246] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[247] ), .Q1(\fft_input1024[248] ), 
    .F0(\spi.fft_in_1023__N_780 ), .F1(\spi.fft_in_1023__N_779 ));
  spi_SLICE_357 \spi.SLICE_357 ( .DI1(\spi.fft_in_1023__N_777 ), 
    .DI0(\spi.fft_in_1023__N_778 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[249] ), .A1(\fft_input1024[249] ), 
    .D0(\fft_output1024[248] ), .C0(\fft_input1024[248] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[249] ), 
    .Q1(\fft_input1024[250] ), .F0(\spi.fft_in_1023__N_778 ), 
    .F1(\spi.fft_in_1023__N_777 ));
  spi_SLICE_359 \spi.SLICE_359 ( .DI1(\spi.fft_in_1023__N_775 ), 
    .DI0(\spi.fft_in_1023__N_776 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[251] ), .A1(\fft_input1024[251] ), 
    .D0(\fft_input1024[250] ), .C0(\fft_output1024[250] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[251] ), 
    .Q1(\fft_input1024[252] ), .F0(\spi.fft_in_1023__N_776 ), 
    .F1(\spi.fft_in_1023__N_775 ));
  spi_SLICE_361 \spi.SLICE_361 ( .DI1(\spi.fft_in_1023__N_773 ), 
    .DI0(\spi.fft_in_1023__N_774 ), .D1(\cnt[10] ), .C1(\fft_output1024[253] ), 
    .B1(n17), .A1(\fft_input1024[253] ), .D0(\fft_input1024[252] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[252] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[253] ), .Q1(\fft_input1024[254] ), 
    .F0(\spi.fft_in_1023__N_774 ), .F1(\spi.fft_in_1023__N_773 ));
  spi_SLICE_363 \spi.SLICE_363 ( .DI1(\spi.fft_in_1023__N_771 ), 
    .DI0(\spi.fft_in_1023__N_772 ), .D1(\fft_output1024[255] ), .C1(n17), 
    .B1(\fft_input1024[255] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[254] ), .B0(\cnt[10] ), .A0(\fft_input1024[254] ), 
    .CLK(sck_c), .Q0(\fft_input1024[255] ), .Q1(\fft_input1024[256] ), 
    .F0(\spi.fft_in_1023__N_772 ), .F1(\spi.fft_in_1023__N_771 ));
  spi_SLICE_365 \spi.SLICE_365 ( .DI1(\spi.fft_in_1023__N_769 ), 
    .DI0(\spi.fft_in_1023__N_770 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[257] ), .A1(\fft_input1024[257] ), 
    .D0(\fft_output1024[256] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_input1024[256] ), .CLK(sck_c), .Q0(\fft_input1024[257] ), 
    .Q1(\fft_input1024[258] ), .F0(\spi.fft_in_1023__N_770 ), 
    .F1(\spi.fft_in_1023__N_769 ));
  spi_SLICE_367 \spi.SLICE_367 ( .DI1(\spi.fft_in_1023__N_767 ), 
    .DI0(\spi.fft_in_1023__N_768 ), .D1(\fft_output1024[259] ), 
    .C1(\fft_input1024[259] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[258] ), .B0(n17), .A0(\fft_input1024[258] ), 
    .CLK(sck_c), .Q0(\fft_input1024[259] ), .Q1(\fft_input1024[260] ), 
    .F0(\spi.fft_in_1023__N_768 ), .F1(\spi.fft_in_1023__N_767 ));
  spi_SLICE_369 \spi.SLICE_369 ( .DI1(\spi.fft_in_1023__N_765 ), 
    .DI0(\spi.fft_in_1023__N_766 ), .D1(\fft_output1024[261] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[261] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[260] ), .B0(n17), .A0(\fft_output1024[260] ), 
    .CLK(sck_c), .Q0(\fft_input1024[261] ), .Q1(\fft_input1024[262] ), 
    .F0(\spi.fft_in_1023__N_766 ), .F1(\spi.fft_in_1023__N_765 ));
  spi_SLICE_371 \spi.SLICE_371 ( .DI1(\spi.fft_in_1023__N_763 ), 
    .DI0(\spi.fft_in_1023__N_764 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[263] ), .A1(\fft_input1024[263] ), 
    .D0(\fft_input1024[262] ), .C0(\fft_output1024[262] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[263] ), 
    .Q1(\fft_input1024[264] ), .F0(\spi.fft_in_1023__N_764 ), 
    .F1(\spi.fft_in_1023__N_763 ));
  spi_SLICE_373 \spi.SLICE_373 ( .DI1(\spi.fft_in_1023__N_761 ), 
    .DI0(\spi.fft_in_1023__N_762 ), .D1(\cnt[10] ), .C1(\fft_input1024[265] ), 
    .B1(n17), .A1(\fft_output1024[265] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[264] ), .B0(\fft_output1024[264] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[265] ), .Q1(\fft_input1024[266] ), 
    .F0(\spi.fft_in_1023__N_762 ), .F1(\spi.fft_in_1023__N_761 ));
  spi_SLICE_375 \spi.SLICE_375 ( .DI1(\spi.fft_in_1023__N_759 ), 
    .DI0(\spi.fft_in_1023__N_760 ), .D1(\fft_output1024[267] ), 
    .C1(\fft_input1024[267] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[266] ), .B0(n17), .A0(\fft_input1024[266] ), 
    .CLK(sck_c), .Q0(\fft_input1024[267] ), .Q1(\fft_input1024[268] ), 
    .F0(\spi.fft_in_1023__N_760 ), .F1(\spi.fft_in_1023__N_759 ));
  spi_SLICE_377 \spi.SLICE_377 ( .DI1(\spi.fft_in_1023__N_757 ), 
    .DI0(\spi.fft_in_1023__N_758 ), .D1(\fft_output1024[269] ), 
    .C1(\fft_input1024[269] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[268] ), .C0(\fft_output1024[268] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[269] ), 
    .Q1(\fft_input1024[270] ), .F0(\spi.fft_in_1023__N_758 ), 
    .F1(\spi.fft_in_1023__N_757 ));
  spi_SLICE_379 \spi.SLICE_379 ( .DI1(\spi.fft_in_1023__N_755 ), 
    .DI0(\spi.fft_in_1023__N_756 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[271] ), .A1(\fft_input1024[271] ), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_output1024[270] ), .A0(\fft_input1024[270] ), 
    .CLK(sck_c), .Q0(\fft_input1024[271] ), .Q1(\fft_input1024[272] ), 
    .F0(\spi.fft_in_1023__N_756 ), .F1(\spi.fft_in_1023__N_755 ));
  spi_SLICE_381 \spi.SLICE_381 ( .DI1(\spi.fft_in_1023__N_753 ), 
    .DI0(\spi.fft_in_1023__N_754 ), .D1(\fft_output1024[273] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[273] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[272] ), .A0(\fft_output1024[272] ), .CLK(sck_c), 
    .Q0(\fft_input1024[273] ), .Q1(\fft_input1024[274] ), 
    .F0(\spi.fft_in_1023__N_754 ), .F1(\spi.fft_in_1023__N_753 ));
  spi_SLICE_383 \spi.SLICE_383 ( .DI1(\spi.fft_in_1023__N_751 ), 
    .DI0(\spi.fft_in_1023__N_752 ), .D1(\fft_output1024[275] ), 
    .C1(\fft_input1024[275] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[274] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[274] ), .CLK(sck_c), .Q0(\fft_input1024[275] ), 
    .Q1(\fft_input1024[276] ), .F0(\spi.fft_in_1023__N_752 ), 
    .F1(\spi.fft_in_1023__N_751 ));
  spi_SLICE_385 \spi.SLICE_385 ( .DI1(\spi.fft_in_1023__N_749 ), 
    .DI0(\spi.fft_in_1023__N_750 ), .D1(\cnt[10] ), .C1(\fft_output1024[277] ), 
    .B1(n17), .A1(\fft_input1024[277] ), .D0(\fft_output1024[276] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[276] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[277] ), .Q1(\fft_input1024[278] ), 
    .F0(\spi.fft_in_1023__N_750 ), .F1(\spi.fft_in_1023__N_749 ));
  spi_SLICE_387 \spi.SLICE_387 ( .DI1(\spi.fft_in_1023__N_747 ), 
    .DI0(\spi.fft_in_1023__N_748 ), .D1(n17), .C1(\fft_input1024[279] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[279] ), .D0(\fft_output1024[278] ), 
    .C0(\fft_input1024[278] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[279] ), .Q1(\fft_input1024[280] ), 
    .F0(\spi.fft_in_1023__N_748 ), .F1(\spi.fft_in_1023__N_747 ));
  spi_SLICE_389 \spi.SLICE_389 ( .DI1(\spi.fft_in_1023__N_745 ), 
    .DI0(\spi.fft_in_1023__N_746 ), .D1(\cnt[10] ), .C1(\fft_output1024[281] ), 
    .B1(n17), .A1(\fft_input1024[281] ), .D0(n17), .C0(\fft_input1024[280] ), 
    .B0(\fft_output1024[280] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[281] ), .Q1(\fft_input1024[282] ), 
    .F0(\spi.fft_in_1023__N_746 ), .F1(\spi.fft_in_1023__N_745 ));
  spi_SLICE_391 \spi.SLICE_391 ( .DI1(\spi.fft_in_1023__N_743 ), 
    .DI0(\spi.fft_in_1023__N_744 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[283] ), .A1(\fft_input1024[283] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[282] ), .A0(\fft_output1024[282] ), 
    .CLK(sck_c), .Q0(\fft_input1024[283] ), .Q1(\fft_input1024[284] ), 
    .F0(\spi.fft_in_1023__N_744 ), .F1(\spi.fft_in_1023__N_743 ));
  spi_SLICE_393 \spi.SLICE_393 ( .DI1(\spi.fft_in_1023__N_741 ), 
    .DI0(\spi.fft_in_1023__N_742 ), .D1(n17), .C1(\fft_input1024[285] ), 
    .B1(\fft_output1024[285] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[284] ), .B0(n17), .A0(\fft_output1024[284] ), 
    .CLK(sck_c), .Q0(\fft_input1024[285] ), .Q1(\fft_input1024[286] ), 
    .F0(\spi.fft_in_1023__N_742 ), .F1(\spi.fft_in_1023__N_741 ));
  spi_SLICE_395 \spi.SLICE_395 ( .DI1(\spi.fft_in_1023__N_739 ), 
    .DI0(\spi.fft_in_1023__N_740 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[287] ), .A1(\fft_input1024[287] ), 
    .D0(\fft_input1024[286] ), .C0(\fft_output1024[286] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[287] ), 
    .Q1(\fft_input1024[288] ), .F0(\spi.fft_in_1023__N_740 ), 
    .F1(\spi.fft_in_1023__N_739 ));
  spi_SLICE_397 \spi.SLICE_397 ( .DI1(\spi.fft_in_1023__N_737 ), 
    .DI0(\spi.fft_in_1023__N_738 ), .D1(\cnt[10] ), .C1(\fft_input1024[289] ), 
    .B1(n17), .A1(\fft_output1024[289] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[288] ), .A0(\fft_input1024[288] ), .CLK(sck_c), 
    .Q0(\fft_input1024[289] ), .Q1(\fft_input1024[290] ), 
    .F0(\spi.fft_in_1023__N_738 ), .F1(\spi.fft_in_1023__N_737 ));
  spi_SLICE_399 \spi.SLICE_399 ( .DI1(\spi.fft_in_1023__N_735 ), 
    .DI0(\spi.fft_in_1023__N_736 ), .D1(\cnt[10] ), .C1(\fft_output1024[291] ), 
    .B1(n17), .A1(\fft_input1024[291] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[290] ), .A0(\fft_input1024[290] ), .CLK(sck_c), 
    .Q0(\fft_input1024[291] ), .Q1(\fft_input1024[292] ), 
    .F0(\spi.fft_in_1023__N_736 ), .F1(\spi.fft_in_1023__N_735 ));
  spi_SLICE_401 \spi.SLICE_401 ( .DI1(\spi.fft_in_1023__N_733 ), 
    .DI0(\spi.fft_in_1023__N_734 ), .D1(\cnt[10] ), .C1(\fft_input1024[293] ), 
    .B1(n17), .A1(\fft_output1024[293] ), .D0(\fft_output1024[292] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[292] ), .CLK(sck_c), 
    .Q0(\fft_input1024[293] ), .Q1(\fft_input1024[294] ), 
    .F0(\spi.fft_in_1023__N_734 ), .F1(\spi.fft_in_1023__N_733 ));
  spi_SLICE_403 \spi.SLICE_403 ( .DI1(\spi.fft_in_1023__N_731 ), 
    .DI0(\spi.fft_in_1023__N_732 ), .D1(\cnt[10] ), .C1(\fft_input1024[295] ), 
    .B1(n17), .A1(\fft_output1024[295] ), .D0(\fft_output1024[294] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[294] ), .CLK(sck_c), 
    .Q0(\fft_input1024[295] ), .Q1(\fft_input1024[296] ), 
    .F0(\spi.fft_in_1023__N_732 ), .F1(\spi.fft_in_1023__N_731 ));
  spi_SLICE_405 \spi.SLICE_405 ( .DI1(\spi.fft_in_1023__N_729 ), 
    .DI0(\spi.fft_in_1023__N_730 ), .D1(\fft_output1024[297] ), 
    .C1(\fft_input1024[297] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[296] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[296] ), .CLK(sck_c), .Q0(\fft_input1024[297] ), 
    .Q1(\fft_input1024[298] ), .F0(\spi.fft_in_1023__N_730 ), 
    .F1(\spi.fft_in_1023__N_729 ));
  spi_SLICE_407 \spi.SLICE_407 ( .DI1(\spi.fft_in_1023__N_727 ), 
    .DI0(\spi.fft_in_1023__N_728 ), .D1(\cnt[10] ), .C1(\fft_input1024[299] ), 
    .B1(n17), .A1(\fft_output1024[299] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[298] ), .A0(\fft_input1024[298] ), .CLK(sck_c), 
    .Q0(\fft_input1024[299] ), .Q1(\fft_input1024[300] ), 
    .F0(\spi.fft_in_1023__N_728 ), .F1(\spi.fft_in_1023__N_727 ));
  spi_SLICE_409 \spi.SLICE_409 ( .DI1(\spi.fft_in_1023__N_725 ), 
    .DI0(\spi.fft_in_1023__N_726 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[301] ), .A1(\fft_input1024[301] ), 
    .D0(\fft_output1024[300] ), .C0(n17), .B0(\fft_input1024[300] ), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[301] ), 
    .Q1(\fft_input1024[302] ), .F0(\spi.fft_in_1023__N_726 ), 
    .F1(\spi.fft_in_1023__N_725 ));
  spi_SLICE_411 \spi.SLICE_411 ( .DI1(\spi.fft_in_1023__N_723 ), 
    .DI0(\spi.fft_in_1023__N_724 ), .D1(n17), .C1(\fft_input1024[303] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[303] ), .D0(\fft_input1024[302] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[302] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[303] ), .Q1(\fft_input1024[304] ), 
    .F0(\spi.fft_in_1023__N_724 ), .F1(\spi.fft_in_1023__N_723 ));
  spi_SLICE_413 \spi.SLICE_413 ( .DI1(\spi.fft_in_1023__N_721 ), 
    .DI0(\spi.fft_in_1023__N_722 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[305] ), .A1(\fft_input1024[305] ), 
    .D0(\fft_input1024[304] ), .C0(\fft_output1024[304] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[305] ), 
    .Q1(\fft_input1024[306] ), .F0(\spi.fft_in_1023__N_722 ), 
    .F1(\spi.fft_in_1023__N_721 ));
  spi_SLICE_415 \spi.SLICE_415 ( .DI1(\spi.fft_in_1023__N_719 ), 
    .DI0(\spi.fft_in_1023__N_720 ), .D1(\fft_output1024[307] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[307] ), .D0(n17), .C0(\fft_input1024[306] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[306] ), .CLK(sck_c), 
    .Q0(\fft_input1024[307] ), .Q1(\fft_input1024[308] ), 
    .F0(\spi.fft_in_1023__N_720 ), .F1(\spi.fft_in_1023__N_719 ));
  spi_SLICE_417 \spi.SLICE_417 ( .DI1(\spi.fft_in_1023__N_717 ), 
    .DI0(\spi.fft_in_1023__N_718 ), .D1(n17), .C1(\fft_output1024[309] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[309] ), .D0(\fft_output1024[308] ), 
    .C0(\fft_input1024[308] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[309] ), .Q1(\fft_input1024[310] ), 
    .F0(\spi.fft_in_1023__N_718 ), .F1(\spi.fft_in_1023__N_717 ));
  spi_SLICE_419 \spi.SLICE_419 ( .DI1(\spi.fft_in_1023__N_715 ), 
    .DI0(\spi.fft_in_1023__N_716 ), .D1(\fft_input1024[311] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[311] ), .A1(n17), .D0(\fft_input1024[310] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[310] ), .CLK(sck_c), 
    .Q0(\fft_input1024[311] ), .Q1(\fft_input1024[312] ), 
    .F0(\spi.fft_in_1023__N_716 ), .F1(\spi.fft_in_1023__N_715 ));
  spi_SLICE_421 \spi.SLICE_421 ( .DI1(\spi.fft_in_1023__N_713 ), 
    .DI0(\spi.fft_in_1023__N_714 ), .D1(\cnt[10] ), .C1(\fft_output1024[313] ), 
    .B1(n17), .A1(\fft_input1024[313] ), .D0(\fft_input1024[312] ), 
    .C0(\fft_output1024[312] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[313] ), .Q1(\fft_input1024[314] ), 
    .F0(\spi.fft_in_1023__N_714 ), .F1(\spi.fft_in_1023__N_713 ));
  spi_SLICE_423 \spi.SLICE_423 ( .DI1(\spi.fft_in_1023__N_711 ), 
    .DI0(\spi.fft_in_1023__N_712 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[315] ), .A1(\fft_input1024[315] ), 
    .D0(\fft_input1024[314] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[314] ), .CLK(sck_c), .Q0(\fft_input1024[315] ), 
    .Q1(\fft_input1024[316] ), .F0(\spi.fft_in_1023__N_712 ), 
    .F1(\spi.fft_in_1023__N_711 ));
  spi_SLICE_425 \spi.SLICE_425 ( .DI1(\spi.fft_in_1023__N_709 ), 
    .DI0(\spi.fft_in_1023__N_710 ), .D1(n17), .C1(\fft_input1024[317] ), 
    .B1(\fft_output1024[317] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[316] ), .B0(\fft_input1024[316] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[317] ), .Q1(\fft_input1024[318] ), 
    .F0(\spi.fft_in_1023__N_710 ), .F1(\spi.fft_in_1023__N_709 ));
  spi_SLICE_427 \spi.SLICE_427 ( .DI1(\spi.fft_in_1023__N_707 ), 
    .DI0(\spi.fft_in_1023__N_708 ), .D1(n17), .C1(\fft_input1024[319] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[319] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[318] ), .A0(\fft_input1024[318] ), .CLK(sck_c), 
    .Q0(\fft_input1024[319] ), .Q1(\fft_input1024[320] ), 
    .F0(\spi.fft_in_1023__N_708 ), .F1(\spi.fft_in_1023__N_707 ));
  spi_SLICE_429 \spi.SLICE_429 ( .DI1(\spi.fft_in_1023__N_705 ), 
    .DI0(\spi.fft_in_1023__N_706 ), .D1(\fft_output1024[321] ), 
    .C1(\fft_input1024[321] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[320] ), .C0(\fft_input1024[320] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[321] ), 
    .Q1(\fft_input1024[322] ), .F0(\spi.fft_in_1023__N_706 ), 
    .F1(\spi.fft_in_1023__N_705 ));
  spi_SLICE_431 \spi.SLICE_431 ( .DI1(\spi.fft_in_1023__N_703 ), 
    .DI0(\spi.fft_in_1023__N_704 ), .D1(\cnt[10] ), .C1(\fft_output1024[323] ), 
    .B1(n17), .A1(\fft_input1024[323] ), .D0(\fft_input1024[322] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[322] ), .CLK(sck_c), 
    .Q0(\fft_input1024[323] ), .Q1(\fft_input1024[324] ), 
    .F0(\spi.fft_in_1023__N_704 ), .F1(\spi.fft_in_1023__N_703 ));
  spi_SLICE_433 \spi.SLICE_433 ( .DI1(\spi.fft_in_1023__N_701 ), 
    .DI0(\spi.fft_in_1023__N_702 ), .D1(\fft_input1024[325] ), .C1(n17), 
    .B1(\fft_output1024[325] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[324] ), .B0(\fft_input1024[324] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[325] ), .Q1(\fft_input1024[326] ), 
    .F0(\spi.fft_in_1023__N_702 ), .F1(\spi.fft_in_1023__N_701 ));
  spi_SLICE_435 \spi.SLICE_435 ( .DI1(\spi.fft_in_1023__N_699 ), 
    .DI0(\spi.fft_in_1023__N_700 ), .D1(\fft_input1024[327] ), .C1(n17), 
    .B1(\fft_output1024[327] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[326] ), .B0(n17), .A0(\fft_output1024[326] ), 
    .CLK(sck_c), .Q0(\fft_input1024[327] ), .Q1(\fft_input1024[328] ), 
    .F0(\spi.fft_in_1023__N_700 ), .F1(\spi.fft_in_1023__N_699 ));
  spi_SLICE_437 \spi.SLICE_437 ( .DI1(\spi.fft_in_1023__N_697 ), 
    .DI0(\spi.fft_in_1023__N_698 ), .D1(n17), .C1(\fft_output1024[329] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[329] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[328] ), .B0(\fft_output1024[328] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[329] ), .Q1(\fft_input1024[330] ), 
    .F0(\spi.fft_in_1023__N_698 ), .F1(\spi.fft_in_1023__N_697 ));
  spi_SLICE_439 \spi.SLICE_439 ( .DI1(\spi.fft_in_1023__N_695 ), 
    .DI0(\spi.fft_in_1023__N_696 ), .D1(\cnt[10] ), .C1(\fft_output1024[331] ), 
    .B1(n17), .A1(\fft_input1024[331] ), .D0(n17), .C0(\fft_output1024[330] ), 
    .B0(\fft_input1024[330] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[331] ), .Q1(\fft_input1024[332] ), 
    .F0(\spi.fft_in_1023__N_696 ), .F1(\spi.fft_in_1023__N_695 ));
  spi_SLICE_441 \spi.SLICE_441 ( .DI1(\spi.fft_in_1023__N_693 ), 
    .DI0(\spi.fft_in_1023__N_694 ), .D1(\fft_output1024[333] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[333] ), .D0(\fft_input1024[332] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[332] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[333] ), .Q1(\fft_input1024[334] ), 
    .F0(\spi.fft_in_1023__N_694 ), .F1(\spi.fft_in_1023__N_693 ));
  spi_SLICE_443 \spi.SLICE_443 ( .DI1(\spi.fft_in_1023__N_691 ), 
    .DI0(\spi.fft_in_1023__N_692 ), .D1(\fft_output1024[335] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[335] ), .D0(n17), 
    .C0(\fft_output1024[334] ), .B0(\cnt[10] ), .A0(\fft_input1024[334] ), 
    .CLK(sck_c), .Q0(\fft_input1024[335] ), .Q1(\fft_input1024[336] ), 
    .F0(\spi.fft_in_1023__N_692 ), .F1(\spi.fft_in_1023__N_691 ));
  spi_SLICE_445 \spi.SLICE_445 ( .DI1(\spi.fft_in_1023__N_689 ), 
    .DI0(\spi.fft_in_1023__N_690 ), .D1(\fft_output1024[337] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[337] ), .A1(n17), .D0(\fft_input1024[336] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[336] ), .CLK(sck_c), 
    .Q0(\fft_input1024[337] ), .Q1(\fft_input1024[338] ), 
    .F0(\spi.fft_in_1023__N_690 ), .F1(\spi.fft_in_1023__N_689 ));
  spi_SLICE_447 \spi.SLICE_447 ( .DI1(\spi.fft_in_1023__N_687 ), 
    .DI0(\spi.fft_in_1023__N_688 ), .D1(n17), .C1(\fft_output1024[339] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[339] ), .D0(\fft_input1024[338] ), 
    .C0(\fft_output1024[338] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[339] ), .Q1(\fft_input1024[340] ), 
    .F0(\spi.fft_in_1023__N_688 ), .F1(\spi.fft_in_1023__N_687 ));
  spi_SLICE_449 \spi.SLICE_449 ( .DI1(\spi.fft_in_1023__N_685 ), 
    .DI0(\spi.fft_in_1023__N_686 ), .D1(n17), .C1(\fft_input1024[341] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[341] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[340] ), .B0(n17), .A0(\fft_input1024[340] ), 
    .CLK(sck_c), .Q0(\fft_input1024[341] ), .Q1(\fft_input1024[342] ), 
    .F0(\spi.fft_in_1023__N_686 ), .F1(\spi.fft_in_1023__N_685 ));
  spi_SLICE_451 \spi.SLICE_451 ( .DI1(\spi.fft_in_1023__N_683 ), 
    .DI0(\spi.fft_in_1023__N_684 ), .D1(\fft_output1024[343] ), 
    .C1(\fft_input1024[343] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[342] ), .C0(\cnt[10] ), .B0(\fft_output1024[342] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[343] ), 
    .Q1(\fft_input1024[344] ), .F0(\spi.fft_in_1023__N_684 ), 
    .F1(\spi.fft_in_1023__N_683 ));
  spi_SLICE_453 \spi.SLICE_453 ( .DI1(\spi.fft_in_1023__N_681 ), 
    .DI0(\spi.fft_in_1023__N_682 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[345] ), .A1(\fft_input1024[345] ), .D0(n17), 
    .C0(\fft_output1024[344] ), .B0(\cnt[10] ), .A0(\fft_input1024[344] ), 
    .CLK(sck_c), .Q0(\fft_input1024[345] ), .Q1(\fft_input1024[346] ), 
    .F0(\spi.fft_in_1023__N_682 ), .F1(\spi.fft_in_1023__N_681 ));
  spi_SLICE_455 \spi.SLICE_455 ( .DI1(\spi.fft_in_1023__N_679 ), 
    .DI0(\spi.fft_in_1023__N_680 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[347] ), .A1(\fft_output1024[347] ), 
    .D0(\fft_output1024[346] ), .C0(\fft_input1024[346] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[347] ), 
    .Q1(\fft_input1024[348] ), .F0(\spi.fft_in_1023__N_680 ), 
    .F1(\spi.fft_in_1023__N_679 ));
  spi_SLICE_457 \spi.SLICE_457 ( .DI1(\spi.fft_in_1023__N_677 ), 
    .DI0(\spi.fft_in_1023__N_678 ), .D1(\fft_output1024[349] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[349] ), .D0(\fft_input1024[348] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[348] ), .CLK(sck_c), 
    .Q0(\fft_input1024[349] ), .Q1(\fft_input1024[350] ), 
    .F0(\spi.fft_in_1023__N_678 ), .F1(\spi.fft_in_1023__N_677 ));
  spi_SLICE_459 \spi.SLICE_459 ( .DI1(\spi.fft_in_1023__N_675 ), 
    .DI0(\spi.fft_in_1023__N_676 ), .D1(\fft_output1024[351] ), 
    .C1(\fft_input1024[351] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[350] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[350] ), .CLK(sck_c), .Q0(\fft_input1024[351] ), 
    .Q1(\fft_input1024[352] ), .F0(\spi.fft_in_1023__N_676 ), 
    .F1(\spi.fft_in_1023__N_675 ));
  spi_SLICE_461 \spi.SLICE_461 ( .DI1(\spi.fft_in_1023__N_673 ), 
    .DI0(\spi.fft_in_1023__N_674 ), .D1(\cnt[10] ), .C1(\fft_input1024[353] ), 
    .B1(n17), .A1(\fft_output1024[353] ), .D0(\fft_output1024[352] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[352] ), .CLK(sck_c), 
    .Q0(\fft_input1024[353] ), .Q1(\fft_input1024[354] ), 
    .F0(\spi.fft_in_1023__N_674 ), .F1(\spi.fft_in_1023__N_673 ));
  spi_SLICE_463 \spi.SLICE_463 ( .DI1(\spi.fft_in_1023__N_671 ), 
    .DI0(\spi.fft_in_1023__N_672 ), .D1(\fft_output1024[355] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[355] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[354] ), .A0(\fft_output1024[354] ), .CLK(sck_c), 
    .Q0(\fft_input1024[355] ), .Q1(\fft_input1024[356] ), 
    .F0(\spi.fft_in_1023__N_672 ), .F1(\spi.fft_in_1023__N_671 ));
  spi_SLICE_465 \spi.SLICE_465 ( .DI1(\spi.fft_in_1023__N_669 ), 
    .DI0(\spi.fft_in_1023__N_670 ), .D1(n17), .C1(\fft_input1024[357] ), 
    .B1(\fft_output1024[357] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[356] ), .B0(n17), .A0(\fft_input1024[356] ), 
    .CLK(sck_c), .Q0(\fft_input1024[357] ), .Q1(\fft_input1024[358] ), 
    .F0(\spi.fft_in_1023__N_670 ), .F1(\spi.fft_in_1023__N_669 ));
  spi_SLICE_467 \spi.SLICE_467 ( .DI1(\spi.fft_in_1023__N_667 ), 
    .DI0(\spi.fft_in_1023__N_668 ), .D1(n17), .C1(\fft_output1024[359] ), 
    .B1(\fft_input1024[359] ), .A1(\cnt[10] ), .D0(\fft_output1024[358] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[358] ), .CLK(sck_c), 
    .Q0(\fft_input1024[359] ), .Q1(\fft_input1024[360] ), 
    .F0(\spi.fft_in_1023__N_668 ), .F1(\spi.fft_in_1023__N_667 ));
  spi_SLICE_469 \spi.SLICE_469 ( .DI1(\spi.fft_in_1023__N_665 ), 
    .DI0(\spi.fft_in_1023__N_666 ), .D1(\cnt[10] ), .C1(\fft_input1024[361] ), 
    .B1(\fft_output1024[361] ), .A1(n17), .D0(n17), .C0(\fft_input1024[360] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[360] ), .CLK(sck_c), 
    .Q0(\fft_input1024[361] ), .Q1(\fft_input1024[362] ), 
    .F0(\spi.fft_in_1023__N_666 ), .F1(\spi.fft_in_1023__N_665 ));
  spi_SLICE_471 \spi.SLICE_471 ( .DI1(\spi.fft_in_1023__N_663 ), 
    .DI0(\spi.fft_in_1023__N_664 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[363] ), .A1(\fft_input1024[363] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[362] ), .B0(\fft_input1024[362] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[363] ), .Q1(\fft_input1024[364] ), 
    .F0(\spi.fft_in_1023__N_664 ), .F1(\spi.fft_in_1023__N_663 ));
  spi_SLICE_473 \spi.SLICE_473 ( .DI1(\spi.fft_in_1023__N_661 ), 
    .DI0(\spi.fft_in_1023__N_662 ), .D1(\fft_output1024[365] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[365] ), .D0(\fft_input1024[364] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[364] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[365] ), .Q1(\fft_input1024[366] ), 
    .F0(\spi.fft_in_1023__N_662 ), .F1(\spi.fft_in_1023__N_661 ));
  spi_SLICE_475 \spi.SLICE_475 ( .DI1(\spi.fft_in_1023__N_659 ), 
    .DI0(\spi.fft_in_1023__N_660 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[367] ), .A1(\fft_input1024[367] ), 
    .D0(\fft_output1024[366] ), .C0(\fft_input1024[366] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[367] ), 
    .Q1(\fft_input1024[368] ), .F0(\spi.fft_in_1023__N_660 ), 
    .F1(\spi.fft_in_1023__N_659 ));
  spi_SLICE_477 \spi.SLICE_477 ( .DI1(\spi.fft_in_1023__N_657 ), 
    .DI0(\spi.fft_in_1023__N_658 ), .D1(\cnt[10] ), .C1(\fft_input1024[369] ), 
    .B1(n17), .A1(\fft_output1024[369] ), .D0(\fft_input1024[368] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[368] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[369] ), .Q1(\fft_input1024[370] ), 
    .F0(\spi.fft_in_1023__N_658 ), .F1(\spi.fft_in_1023__N_657 ));
  spi_SLICE_479 \spi.SLICE_479 ( .DI1(\spi.fft_in_1023__N_655 ), 
    .DI0(\spi.fft_in_1023__N_656 ), .D1(\fft_output1024[371] ), .C1(n17), 
    .B1(\fft_input1024[371] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[370] ), .B0(n17), .A0(\fft_output1024[370] ), 
    .CLK(sck_c), .Q0(\fft_input1024[371] ), .Q1(\fft_input1024[372] ), 
    .F0(\spi.fft_in_1023__N_656 ), .F1(\spi.fft_in_1023__N_655 ));
  spi_SLICE_481 \spi.SLICE_481 ( .DI1(\spi.fft_in_1023__N_653 ), 
    .DI0(\spi.fft_in_1023__N_654 ), .D1(n17), .C1(\fft_input1024[373] ), 
    .B1(\fft_output1024[373] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[372] ), .B0(\cnt[10] ), .A0(\fft_input1024[372] ), 
    .CLK(sck_c), .Q0(\fft_input1024[373] ), .Q1(\fft_input1024[374] ), 
    .F0(\spi.fft_in_1023__N_654 ), .F1(\spi.fft_in_1023__N_653 ));
  spi_SLICE_483 \spi.SLICE_483 ( .DI1(\spi.fft_in_1023__N_651 ), 
    .DI0(\spi.fft_in_1023__N_652 ), .D1(n17), .C1(\fft_input1024[375] ), 
    .B1(\fft_output1024[375] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[374] ), .B0(\fft_input1024[374] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[375] ), .Q1(\fft_input1024[376] ), 
    .F0(\spi.fft_in_1023__N_652 ), .F1(\spi.fft_in_1023__N_651 ));
  spi_SLICE_485 \spi.SLICE_485 ( .DI1(\spi.fft_in_1023__N_649 ), 
    .DI0(\spi.fft_in_1023__N_650 ), .D1(n17), .C1(\fft_input1024[377] ), 
    .B1(\fft_output1024[377] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[376] ), .B0(\fft_input1024[376] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[377] ), .Q1(\fft_input1024[378] ), 
    .F0(\spi.fft_in_1023__N_650 ), .F1(\spi.fft_in_1023__N_649 ));
  spi_SLICE_487 \spi.SLICE_487 ( .DI1(\spi.fft_in_1023__N_647 ), 
    .DI0(\spi.fft_in_1023__N_648 ), .D1(\fft_output1024[379] ), 
    .C1(\fft_input1024[379] ), .B1(n17), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[378] ), .B0(\cnt[10] ), .A0(\fft_output1024[378] ), 
    .CLK(sck_c), .Q0(\fft_input1024[379] ), .Q1(\fft_input1024[380] ), 
    .F0(\spi.fft_in_1023__N_648 ), .F1(\spi.fft_in_1023__N_647 ));
  spi_SLICE_489 \spi.SLICE_489 ( .DI1(\spi.fft_in_1023__N_645 ), 
    .DI0(\spi.fft_in_1023__N_646 ), .D1(n17), .C1(\fft_input1024[381] ), 
    .B1(\fft_output1024[381] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[380] ), .B0(\fft_input1024[380] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[381] ), .Q1(\fft_input1024[382] ), 
    .F0(\spi.fft_in_1023__N_646 ), .F1(\spi.fft_in_1023__N_645 ));
  spi_SLICE_491 \spi.SLICE_491 ( .DI1(\spi.fft_in_1023__N_643 ), 
    .DI0(\spi.fft_in_1023__N_644 ), .D1(\fft_input1024[383] ), .C1(n17), 
    .B1(\fft_output1024[383] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[382] ), .B0(n17), .A0(\fft_input1024[382] ), 
    .CLK(sck_c), .Q0(\fft_input1024[383] ), .Q1(\fft_input1024[384] ), 
    .F0(\spi.fft_in_1023__N_644 ), .F1(\spi.fft_in_1023__N_643 ));
  spi_SLICE_493 \spi.SLICE_493 ( .DI1(\spi.fft_in_1023__N_641 ), 
    .DI0(\spi.fft_in_1023__N_642 ), .D1(n17), .C1(\fft_input1024[385] ), 
    .B1(\fft_output1024[385] ), .A1(\cnt[10] ), .D0(\fft_input1024[384] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[384] ), .CLK(sck_c), 
    .Q0(\fft_input1024[385] ), .Q1(\fft_input1024[386] ), 
    .F0(\spi.fft_in_1023__N_642 ), .F1(\spi.fft_in_1023__N_641 ));
  spi_SLICE_495 \spi.SLICE_495 ( .DI1(\spi.fft_in_1023__N_639 ), 
    .DI0(\spi.fft_in_1023__N_640 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[387] ), .A1(\fft_input1024[387] ), 
    .D0(\fft_input1024[386] ), .C0(\fft_output1024[386] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[387] ), 
    .Q1(\fft_input1024[388] ), .F0(\spi.fft_in_1023__N_640 ), 
    .F1(\spi.fft_in_1023__N_639 ));
  spi_SLICE_497 \spi.SLICE_497 ( .DI1(\spi.fft_in_1023__N_637 ), 
    .DI0(\spi.fft_in_1023__N_638 ), .D1(\cnt[10] ), .C1(\fft_input1024[389] ), 
    .B1(n17), .A1(\fft_output1024[389] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[388] ), .B0(\fft_output1024[388] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[389] ), .Q1(\fft_input1024[390] ), 
    .F0(\spi.fft_in_1023__N_638 ), .F1(\spi.fft_in_1023__N_637 ));
  spi_SLICE_499 \spi.SLICE_499 ( .DI1(\spi.fft_in_1023__N_635 ), 
    .DI0(\spi.fft_in_1023__N_636 ), .D1(n17), .C1(\fft_output1024[391] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[391] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[390] ), .B0(n17), .A0(\fft_output1024[390] ), 
    .CLK(sck_c), .Q0(\fft_input1024[391] ), .Q1(\fft_input1024[392] ), 
    .F0(\spi.fft_in_1023__N_636 ), .F1(\spi.fft_in_1023__N_635 ));
  spi_SLICE_501 \spi.SLICE_501 ( .DI1(\spi.fft_in_1023__N_633 ), 
    .DI0(\spi.fft_in_1023__N_634 ), .D1(\fft_output1024[393] ), .C1(n17), 
    .B1(\fft_input1024[393] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[392] ), .B0(n17), .A0(\fft_output1024[392] ), 
    .CLK(sck_c), .Q0(\fft_input1024[393] ), .Q1(\fft_input1024[394] ), 
    .F0(\spi.fft_in_1023__N_634 ), .F1(\spi.fft_in_1023__N_633 ));
  spi_SLICE_503 \spi.SLICE_503 ( .DI1(\spi.fft_in_1023__N_631 ), 
    .DI0(\spi.fft_in_1023__N_632 ), .D1(\fft_output1024[395] ), 
    .C1(\fft_input1024[395] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[394] ), .C0(n17), .B0(\fft_output1024[394] ), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[395] ), 
    .Q1(\fft_input1024[396] ), .F0(\spi.fft_in_1023__N_632 ), 
    .F1(\spi.fft_in_1023__N_631 ));
  spi_SLICE_505 \spi.SLICE_505 ( .DI1(\spi.fft_in_1023__N_629 ), 
    .DI0(\spi.fft_in_1023__N_630 ), .D1(n17), .C1(\fft_input1024[397] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[397] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[396] ), .B0(\fft_output1024[396] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[397] ), .Q1(\fft_input1024[398] ), 
    .F0(\spi.fft_in_1023__N_630 ), .F1(\spi.fft_in_1023__N_629 ));
  spi_SLICE_507 \spi.SLICE_507 ( .DI1(\spi.fft_in_1023__N_627 ), 
    .DI0(\spi.fft_in_1023__N_628 ), .D1(\fft_output1024[399] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[399] ), .D0(\fft_input1024[398] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[398] ), .CLK(sck_c), 
    .Q0(\fft_input1024[399] ), .Q1(\fft_input1024[400] ), 
    .F0(\spi.fft_in_1023__N_628 ), .F1(\spi.fft_in_1023__N_627 ));
  spi_SLICE_509 \spi.SLICE_509 ( .DI1(\spi.fft_in_1023__N_625 ), 
    .DI0(\spi.fft_in_1023__N_626 ), .D1(n17), .C1(\fft_output1024[401] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[401] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[400] ), .A0(\fft_input1024[400] ), .CLK(sck_c), 
    .Q0(\fft_input1024[401] ), .Q1(\fft_input1024[402] ), 
    .F0(\spi.fft_in_1023__N_626 ), .F1(\spi.fft_in_1023__N_625 ));
  spi_SLICE_511 \spi.SLICE_511 ( .DI1(\spi.fft_in_1023__N_623 ), 
    .DI0(\spi.fft_in_1023__N_624 ), .D1(\fft_output1024[403] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[403] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[402] ), .A0(\fft_output1024[402] ), .CLK(sck_c), 
    .Q0(\fft_input1024[403] ), .Q1(\fft_input1024[404] ), 
    .F0(\spi.fft_in_1023__N_624 ), .F1(\spi.fft_in_1023__N_623 ));
  spi_SLICE_513 \spi.SLICE_513 ( .DI1(\spi.fft_in_1023__N_621 ), 
    .DI0(\spi.fft_in_1023__N_622 ), .D1(\fft_output1024[405] ), 
    .C1(\fft_input1024[405] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[404] ), .B0(\fft_output1024[404] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[405] ), .Q1(\fft_input1024[406] ), 
    .F0(\spi.fft_in_1023__N_622 ), .F1(\spi.fft_in_1023__N_621 ));
  spi_SLICE_515 \spi.SLICE_515 ( .DI1(\spi.fft_in_1023__N_619 ), 
    .DI0(\spi.fft_in_1023__N_620 ), .D1(n17), .C1(\fft_input1024[407] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[407] ), .D0(\fft_input1024[406] ), 
    .C0(\fft_output1024[406] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[407] ), .Q1(\fft_input1024[408] ), 
    .F0(\spi.fft_in_1023__N_620 ), .F1(\spi.fft_in_1023__N_619 ));
  spi_SLICE_517 \spi.SLICE_517 ( .DI1(\spi.fft_in_1023__N_617 ), 
    .DI0(\spi.fft_in_1023__N_618 ), .D1(\fft_output1024[409] ), .C1(n17), 
    .B1(\fft_input1024[409] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[408] ), .B0(n17), .A0(\fft_input1024[408] ), 
    .CLK(sck_c), .Q0(\fft_input1024[409] ), .Q1(\fft_input1024[410] ), 
    .F0(\spi.fft_in_1023__N_618 ), .F1(\spi.fft_in_1023__N_617 ));
  spi_SLICE_519 \spi.SLICE_519 ( .DI1(\spi.fft_in_1023__N_615 ), 
    .DI0(\spi.fft_in_1023__N_616 ), .D1(n17), .C1(\fft_output1024[411] ), 
    .B1(\fft_input1024[411] ), .A1(\cnt[10] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[410] ), .A0(\fft_input1024[410] ), .CLK(sck_c), 
    .Q0(\fft_input1024[411] ), .Q1(\fft_input1024[412] ), 
    .F0(\spi.fft_in_1023__N_616 ), .F1(\spi.fft_in_1023__N_615 ));
  spi_SLICE_521 \spi.SLICE_521 ( .DI1(\spi.fft_in_1023__N_613 ), 
    .DI0(\spi.fft_in_1023__N_614 ), .D1(n17), .C1(\fft_input1024[413] ), 
    .B1(\fft_output1024[413] ), .A1(\cnt[10] ), .D0(\fft_output1024[412] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[412] ), .CLK(sck_c), 
    .Q0(\fft_input1024[413] ), .Q1(\fft_input1024[414] ), 
    .F0(\spi.fft_in_1023__N_614 ), .F1(\spi.fft_in_1023__N_613 ));
  spi_SLICE_523 \spi.SLICE_523 ( .DI1(\spi.fft_in_1023__N_611 ), 
    .DI0(\spi.fft_in_1023__N_612 ), .D1(\fft_output1024[415] ), .C1(n17), 
    .B1(\fft_input1024[415] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[414] ), .B0(\cnt[10] ), .A0(\fft_input1024[414] ), 
    .CLK(sck_c), .Q0(\fft_input1024[415] ), .Q1(\fft_input1024[416] ), 
    .F0(\spi.fft_in_1023__N_612 ), .F1(\spi.fft_in_1023__N_611 ));
  spi_SLICE_525 \spi.SLICE_525 ( .DI1(\spi.fft_in_1023__N_609 ), 
    .DI0(\spi.fft_in_1023__N_610 ), .D1(n17), .C1(\fft_input1024[417] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[417] ), .D0(\fft_output1024[416] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_input1024[416] ), .CLK(sck_c), 
    .Q0(\fft_input1024[417] ), .Q1(\fft_input1024[418] ), 
    .F0(\spi.fft_in_1023__N_610 ), .F1(\spi.fft_in_1023__N_609 ));
  spi_SLICE_527 \spi.SLICE_527 ( .DI1(\spi.fft_in_1023__N_607 ), 
    .DI0(\spi.fft_in_1023__N_608 ), .D1(\fft_output1024[419] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[419] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[418] ), .A0(\fft_output1024[418] ), .CLK(sck_c), 
    .Q0(\fft_input1024[419] ), .Q1(\fft_input1024[420] ), 
    .F0(\spi.fft_in_1023__N_608 ), .F1(\spi.fft_in_1023__N_607 ));
  spi_SLICE_529 \spi.SLICE_529 ( .DI1(\spi.fft_in_1023__N_605 ), 
    .DI0(\spi.fft_in_1023__N_606 ), .D1(\fft_input1024[421] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_output1024[421] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[420] ), .B0(n17), .A0(\fft_output1024[420] ), 
    .CLK(sck_c), .Q0(\fft_input1024[421] ), .Q1(\fft_input1024[422] ), 
    .F0(\spi.fft_in_1023__N_606 ), .F1(\spi.fft_in_1023__N_605 ));
  spi_SLICE_531 \spi.SLICE_531 ( .DI1(\spi.fft_in_1023__N_603 ), 
    .DI0(\spi.fft_in_1023__N_604 ), .D1(n17), .C1(\fft_input1024[423] ), 
    .B1(\fft_output1024[423] ), .A1(\cnt[10] ), .D0(\fft_input1024[422] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[422] ), .CLK(sck_c), 
    .Q0(\fft_input1024[423] ), .Q1(\fft_input1024[424] ), 
    .F0(\spi.fft_in_1023__N_604 ), .F1(\spi.fft_in_1023__N_603 ));
  spi_SLICE_533 \spi.SLICE_533 ( .DI1(\spi.fft_in_1023__N_601 ), 
    .DI0(\spi.fft_in_1023__N_602 ), .D1(\fft_output1024[425] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[425] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[424] ), .B0(n17), .A0(\fft_input1024[424] ), 
    .CLK(sck_c), .Q0(\fft_input1024[425] ), .Q1(\fft_input1024[426] ), 
    .F0(\spi.fft_in_1023__N_602 ), .F1(\spi.fft_in_1023__N_601 ));
  spi_SLICE_535 \spi.SLICE_535 ( .DI1(\spi.fft_in_1023__N_599 ), 
    .DI0(\spi.fft_in_1023__N_600 ), .D1(n17), .C1(\fft_output1024[427] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[427] ), .D0(\fft_input1024[426] ), 
    .C0(n17), .B0(\fft_output1024[426] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[427] ), .Q1(\fft_input1024[428] ), 
    .F0(\spi.fft_in_1023__N_600 ), .F1(\spi.fft_in_1023__N_599 ));
  spi_SLICE_537 \spi.SLICE_537 ( .DI1(\spi.fft_in_1023__N_597 ), 
    .DI0(\spi.fft_in_1023__N_598 ), .D1(n17), .C1(\fft_output1024[429] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[429] ), .D0(\fft_output1024[428] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[428] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[429] ), .Q1(\fft_input1024[430] ), 
    .F0(\spi.fft_in_1023__N_598 ), .F1(\spi.fft_in_1023__N_597 ));
  spi_SLICE_539 \spi.SLICE_539 ( .DI1(\spi.fft_in_1023__N_595 ), 
    .DI0(\spi.fft_in_1023__N_596 ), .D1(\fft_output1024[431] ), 
    .C1(\fft_input1024[431] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_output1024[430] ), .B0(\fft_input1024[430] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[431] ), .Q1(\fft_input1024[432] ), 
    .F0(\spi.fft_in_1023__N_596 ), .F1(\spi.fft_in_1023__N_595 ));
  spi_SLICE_541 \spi.SLICE_541 ( .DI1(\spi.fft_in_1023__N_593 ), 
    .DI0(\spi.fft_in_1023__N_594 ), .D1(n17), .C1(\fft_input1024[433] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[433] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[432] ), .A0(\fft_input1024[432] ), .CLK(sck_c), 
    .Q0(\fft_input1024[433] ), .Q1(\fft_input1024[434] ), 
    .F0(\spi.fft_in_1023__N_594 ), .F1(\spi.fft_in_1023__N_593 ));
  spi_SLICE_543 \spi.SLICE_543 ( .DI1(\spi.fft_in_1023__N_591 ), 
    .DI0(\spi.fft_in_1023__N_592 ), .D1(\fft_output1024[435] ), 
    .C1(\fft_input1024[435] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[434] ), .B0(n17), .A0(\fft_input1024[434] ), 
    .CLK(sck_c), .Q0(\fft_input1024[435] ), .Q1(\fft_input1024[436] ), 
    .F0(\spi.fft_in_1023__N_592 ), .F1(\spi.fft_in_1023__N_591 ));
  spi_SLICE_545 \spi.SLICE_545 ( .DI1(\spi.fft_in_1023__N_589 ), 
    .DI0(\spi.fft_in_1023__N_590 ), .D1(\fft_output1024[437] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[437] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[436] ), .A0(\fft_input1024[436] ), .CLK(sck_c), 
    .Q0(\fft_input1024[437] ), .Q1(\fft_input1024[438] ), 
    .F0(\spi.fft_in_1023__N_590 ), .F1(\spi.fft_in_1023__N_589 ));
  spi_SLICE_547 \spi.SLICE_547 ( .DI1(\spi.fft_in_1023__N_587 ), 
    .DI0(\spi.fft_in_1023__N_588 ), .D1(\fft_output1024[439] ), .C1(n17), 
    .B1(\fft_input1024[439] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[438] ), .B0(\cnt[10] ), .A0(\fft_output1024[438] ), 
    .CLK(sck_c), .Q0(\fft_input1024[439] ), .Q1(\fft_input1024[440] ), 
    .F0(\spi.fft_in_1023__N_588 ), .F1(\spi.fft_in_1023__N_587 ));
  spi_SLICE_549 \spi.SLICE_549 ( .DI1(\spi.fft_in_1023__N_585 ), 
    .DI0(\spi.fft_in_1023__N_586 ), .D1(\fft_output1024[441] ), 
    .C1(\fft_input1024[441] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[440] ), .A0(\fft_output1024[440] ), 
    .CLK(sck_c), .Q0(\fft_input1024[441] ), .Q1(\fft_input1024[442] ), 
    .F0(\spi.fft_in_1023__N_586 ), .F1(\spi.fft_in_1023__N_585 ));
  spi_SLICE_551 \spi.SLICE_551 ( .DI1(\spi.fft_in_1023__N_583 ), 
    .DI0(\spi.fft_in_1023__N_584 ), .D1(\fft_output1024[443] ), 
    .C1(\fft_input1024[443] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[442] ), .B0(\fft_output1024[442] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[443] ), .Q1(\fft_input1024[444] ), 
    .F0(\spi.fft_in_1023__N_584 ), .F1(\spi.fft_in_1023__N_583 ));
  spi_SLICE_553 \spi.SLICE_553 ( .DI1(\spi.fft_in_1023__N_581 ), 
    .DI0(\spi.fft_in_1023__N_582 ), .D1(n17), .C1(\fft_input1024[445] ), 
    .B1(\fft_output1024[445] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[444] ), .B0(\cnt[10] ), .A0(\fft_input1024[444] ), 
    .CLK(sck_c), .Q0(\fft_input1024[445] ), .Q1(\fft_input1024[446] ), 
    .F0(\spi.fft_in_1023__N_582 ), .F1(\spi.fft_in_1023__N_581 ));
  spi_SLICE_555 \spi.SLICE_555 ( .DI1(\spi.fft_in_1023__N_579 ), 
    .DI0(\spi.fft_in_1023__N_580 ), .D1(\fft_output1024[447] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[447] ), .D0(n17), .C0(\fft_output1024[446] ), 
    .B0(\cnt[10] ), .A0(\fft_input1024[446] ), .CLK(sck_c), 
    .Q0(\fft_input1024[447] ), .Q1(\fft_input1024[448] ), 
    .F0(\spi.fft_in_1023__N_580 ), .F1(\spi.fft_in_1023__N_579 ));
  spi_SLICE_557 \spi.SLICE_557 ( .DI1(\spi.fft_in_1023__N_577 ), 
    .DI0(\spi.fft_in_1023__N_578 ), .D1(\fft_output1024[449] ), 
    .C1(\fft_input1024[449] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[448] ), .C0(\fft_output1024[448] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[449] ), 
    .Q1(\fft_input1024[450] ), .F0(\spi.fft_in_1023__N_578 ), 
    .F1(\spi.fft_in_1023__N_577 ));
  spi_SLICE_559 \spi.SLICE_559 ( .DI1(\spi.fft_in_1023__N_575 ), 
    .DI0(\spi.fft_in_1023__N_576 ), .D1(n17), .C1(\fft_output1024[451] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[451] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[450] ), .B0(n17), .A0(\fft_input1024[450] ), 
    .CLK(sck_c), .Q0(\fft_input1024[451] ), .Q1(\fft_input1024[452] ), 
    .F0(\spi.fft_in_1023__N_576 ), .F1(\spi.fft_in_1023__N_575 ));
  spi_SLICE_561 \spi.SLICE_561 ( .DI1(\spi.fft_in_1023__N_573 ), 
    .DI0(\spi.fft_in_1023__N_574 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[453] ), .A1(\fft_input1024[453] ), .D0(n17), 
    .C0(\fft_input1024[452] ), .B0(\cnt[10] ), .A0(\fft_output1024[452] ), 
    .CLK(sck_c), .Q0(\fft_input1024[453] ), .Q1(\fft_input1024[454] ), 
    .F0(\spi.fft_in_1023__N_574 ), .F1(\spi.fft_in_1023__N_573 ));
  spi_SLICE_563 \spi.SLICE_563 ( .DI1(\spi.fft_in_1023__N_571 ), 
    .DI0(\spi.fft_in_1023__N_572 ), .D1(n17), .C1(\fft_input1024[455] ), 
    .B1(\fft_output1024[455] ), .A1(\cnt[10] ), .D0(\fft_input1024[454] ), 
    .C0(\fft_output1024[454] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[455] ), .Q1(\fft_input1024[456] ), 
    .F0(\spi.fft_in_1023__N_572 ), .F1(\spi.fft_in_1023__N_571 ));
  spi_SLICE_565 \spi.SLICE_565 ( .DI1(\spi.fft_in_1023__N_569 ), 
    .DI0(\spi.fft_in_1023__N_570 ), .D1(n17), .C1(\fft_output1024[457] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[457] ), .D0(\fft_output1024[456] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[456] ), .CLK(sck_c), 
    .Q0(\fft_input1024[457] ), .Q1(\fft_input1024[458] ), 
    .F0(\spi.fft_in_1023__N_570 ), .F1(\spi.fft_in_1023__N_569 ));
  spi_SLICE_567 \spi.SLICE_567 ( .DI1(\spi.fft_in_1023__N_567 ), 
    .DI0(\spi.fft_in_1023__N_568 ), .D1(\fft_input1024[459] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_output1024[459] ), .D0(\fft_output1024[458] ), 
    .C0(\fft_input1024[458] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[459] ), .Q1(\fft_input1024[460] ), 
    .F0(\spi.fft_in_1023__N_568 ), .F1(\spi.fft_in_1023__N_567 ));
  spi_SLICE_569 \spi.SLICE_569 ( .DI1(\spi.fft_in_1023__N_565 ), 
    .DI0(\spi.fft_in_1023__N_566 ), .D1(\fft_output1024[461] ), 
    .C1(\fft_input1024[461] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[460] ), .C0(n17), .B0(\fft_output1024[460] ), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[461] ), 
    .Q1(\fft_input1024[462] ), .F0(\spi.fft_in_1023__N_566 ), 
    .F1(\spi.fft_in_1023__N_565 ));
  spi_SLICE_571 \spi.SLICE_571 ( .DI1(\spi.fft_in_1023__N_563 ), 
    .DI0(\spi.fft_in_1023__N_564 ), .D1(\fft_output1024[463] ), 
    .C1(\fft_input1024[463] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[462] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[462] ), .CLK(sck_c), .Q0(\fft_input1024[463] ), 
    .Q1(\fft_input1024[464] ), .F0(\spi.fft_in_1023__N_564 ), 
    .F1(\spi.fft_in_1023__N_563 ));
  spi_SLICE_573 \spi.SLICE_573 ( .DI1(\spi.fft_in_1023__N_561 ), 
    .DI0(\spi.fft_in_1023__N_562 ), .D1(n17), .C1(\fft_output1024[465] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[465] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[464] ), .B0(\fft_output1024[464] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[465] ), .Q1(\fft_input1024[466] ), 
    .F0(\spi.fft_in_1023__N_562 ), .F1(\spi.fft_in_1023__N_561 ));
  spi_SLICE_575 \spi.SLICE_575 ( .DI1(\spi.fft_in_1023__N_559 ), 
    .DI0(\spi.fft_in_1023__N_560 ), .D1(\cnt[10] ), .C1(\fft_output1024[467] ), 
    .B1(n17), .A1(\fft_input1024[467] ), .D0(\fft_output1024[466] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[466] ), .CLK(sck_c), 
    .Q0(\fft_input1024[467] ), .Q1(\fft_input1024[468] ), 
    .F0(\spi.fft_in_1023__N_560 ), .F1(\spi.fft_in_1023__N_559 ));
  spi_SLICE_577 \spi.SLICE_577 ( .DI1(\spi.fft_in_1023__N_557 ), 
    .DI0(\spi.fft_in_1023__N_558 ), .D1(n17), .C1(\fft_input1024[469] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[469] ), .D0(\fft_output1024[468] ), 
    .C0(\fft_input1024[468] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[469] ), .Q1(\fft_input1024[470] ), 
    .F0(\spi.fft_in_1023__N_558 ), .F1(\spi.fft_in_1023__N_557 ));
  spi_SLICE_579 \spi.SLICE_579 ( .DI1(\spi.fft_in_1023__N_555 ), 
    .DI0(\spi.fft_in_1023__N_556 ), .D1(\fft_output1024[471] ), 
    .C1(\fft_input1024[471] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_output1024[470] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_input1024[470] ), .CLK(sck_c), .Q0(\fft_input1024[471] ), 
    .Q1(\fft_input1024[472] ), .F0(\spi.fft_in_1023__N_556 ), 
    .F1(\spi.fft_in_1023__N_555 ));
  spi_SLICE_581 \spi.SLICE_581 ( .DI1(\spi.fft_in_1023__N_553 ), 
    .DI0(\spi.fft_in_1023__N_554 ), .D1(n17), .C1(\fft_input1024[473] ), 
    .B1(\fft_output1024[473] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[472] ), .B0(\cnt[10] ), .A0(\fft_output1024[472] ), 
    .CLK(sck_c), .Q0(\fft_input1024[473] ), .Q1(\fft_input1024[474] ), 
    .F0(\spi.fft_in_1023__N_554 ), .F1(\spi.fft_in_1023__N_553 ));
  spi_SLICE_583 \spi.SLICE_583 ( .DI1(\spi.fft_in_1023__N_551 ), 
    .DI0(\spi.fft_in_1023__N_552 ), .D1(\fft_input1024[475] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[475] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[474] ), .B0(n17), .A0(\fft_output1024[474] ), 
    .CLK(sck_c), .Q0(\fft_input1024[475] ), .Q1(\fft_input1024[476] ), 
    .F0(\spi.fft_in_1023__N_552 ), .F1(\spi.fft_in_1023__N_551 ));
  spi_SLICE_585 \spi.SLICE_585 ( .DI1(\spi.fft_in_1023__N_549 ), 
    .DI0(\spi.fft_in_1023__N_550 ), .D1(\cnt[10] ), .C1(\fft_input1024[477] ), 
    .B1(\fft_output1024[477] ), .A1(n17), .D0(\fft_output1024[476] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_input1024[476] ), .CLK(sck_c), 
    .Q0(\fft_input1024[477] ), .Q1(\fft_input1024[478] ), 
    .F0(\spi.fft_in_1023__N_550 ), .F1(\spi.fft_in_1023__N_549 ));
  spi_SLICE_587 \spi.SLICE_587 ( .DI1(\spi.fft_in_1023__N_547 ), 
    .DI0(\spi.fft_in_1023__N_548 ), .D1(n17), .C1(\fft_output1024[479] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[479] ), .D0(\fft_input1024[478] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[478] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[479] ), .Q1(\fft_input1024[480] ), 
    .F0(\spi.fft_in_1023__N_548 ), .F1(\spi.fft_in_1023__N_547 ));
  spi_SLICE_589 \spi.SLICE_589 ( .DI1(\spi.fft_in_1023__N_545 ), 
    .DI0(\spi.fft_in_1023__N_546 ), .D1(\cnt[10] ), .C1(\fft_input1024[481] ), 
    .B1(\fft_output1024[481] ), .A1(n17), .D0(\fft_output1024[480] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[480] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[481] ), .Q1(\fft_input1024[482] ), 
    .F0(\spi.fft_in_1023__N_546 ), .F1(\spi.fft_in_1023__N_545 ));
  spi_SLICE_591 \spi.SLICE_591 ( .DI1(\spi.fft_in_1023__N_543 ), 
    .DI0(\spi.fft_in_1023__N_544 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[483] ), .A1(\fft_input1024[483] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[482] ), .B0(n17), .A0(\fft_output1024[482] ), 
    .CLK(sck_c), .Q0(\fft_input1024[483] ), .Q1(\fft_input1024[484] ), 
    .F0(\spi.fft_in_1023__N_544 ), .F1(\spi.fft_in_1023__N_543 ));
  spi_SLICE_593 \spi.SLICE_593 ( .DI1(\spi.fft_in_1023__N_541 ), 
    .DI0(\spi.fft_in_1023__N_542 ), .D1(n17), .C1(\fft_input1024[485] ), 
    .B1(\fft_output1024[485] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[484] ), .B0(n17), .A0(\fft_output1024[484] ), 
    .CLK(sck_c), .Q0(\fft_input1024[485] ), .Q1(\fft_input1024[486] ), 
    .F0(\spi.fft_in_1023__N_542 ), .F1(\spi.fft_in_1023__N_541 ));
  spi_SLICE_595 \spi.SLICE_595 ( .DI1(\spi.fft_in_1023__N_539 ), 
    .DI0(\spi.fft_in_1023__N_540 ), .D1(\cnt[10] ), .C1(\fft_input1024[487] ), 
    .B1(n17), .A1(\fft_output1024[487] ), .D0(\fft_output1024[486] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[486] ), .CLK(sck_c), 
    .Q0(\fft_input1024[487] ), .Q1(\fft_input1024[488] ), 
    .F0(\spi.fft_in_1023__N_540 ), .F1(\spi.fft_in_1023__N_539 ));
  spi_SLICE_597 \spi.SLICE_597 ( .DI1(\spi.fft_in_1023__N_537 ), 
    .DI0(\spi.fft_in_1023__N_538 ), .D1(\cnt[10] ), .C1(\fft_input1024[489] ), 
    .B1(\fft_output1024[489] ), .A1(n17), .D0(n17), .C0(\fft_output1024[488] ), 
    .B0(\cnt[10] ), .A0(\fft_input1024[488] ), .CLK(sck_c), 
    .Q0(\fft_input1024[489] ), .Q1(\fft_input1024[490] ), 
    .F0(\spi.fft_in_1023__N_538 ), .F1(\spi.fft_in_1023__N_537 ));
  spi_SLICE_599 \spi.SLICE_599 ( .DI1(\spi.fft_in_1023__N_535 ), 
    .DI0(\spi.fft_in_1023__N_536 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[491] ), .A1(\fft_output1024[491] ), 
    .D0(\fft_output1024[490] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[490] ), .CLK(sck_c), .Q0(\fft_input1024[491] ), 
    .Q1(\fft_input1024[492] ), .F0(\spi.fft_in_1023__N_536 ), 
    .F1(\spi.fft_in_1023__N_535 ));
  spi_SLICE_601 \spi.SLICE_601 ( .DI1(\spi.fft_in_1023__N_533 ), 
    .DI0(\spi.fft_in_1023__N_534 ), .D1(n17), .C1(\fft_output1024[493] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[493] ), .D0(\fft_output1024[492] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[492] ), .CLK(sck_c), 
    .Q0(\fft_input1024[493] ), .Q1(\fft_input1024[494] ), 
    .F0(\spi.fft_in_1023__N_534 ), .F1(\spi.fft_in_1023__N_533 ));
  spi_SLICE_603 \spi.SLICE_603 ( .DI1(\spi.fft_in_1023__N_531 ), 
    .DI0(\spi.fft_in_1023__N_532 ), .D1(n17), .C1(\fft_output1024[495] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[495] ), .D0(\fft_output1024[494] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[494] ), .CLK(sck_c), 
    .Q0(\fft_input1024[495] ), .Q1(\fft_input1024[496] ), 
    .F0(\spi.fft_in_1023__N_532 ), .F1(\spi.fft_in_1023__N_531 ));
  spi_SLICE_605 \spi.SLICE_605 ( .DI1(\spi.fft_in_1023__N_529 ), 
    .DI0(\spi.fft_in_1023__N_530 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[497] ), .A1(\fft_input1024[497] ), .D0(n17), 
    .C0(\fft_input1024[496] ), .B0(\cnt[10] ), .A0(\fft_output1024[496] ), 
    .CLK(sck_c), .Q0(\fft_input1024[497] ), .Q1(\fft_input1024[498] ), 
    .F0(\spi.fft_in_1023__N_530 ), .F1(\spi.fft_in_1023__N_529 ));
  spi_SLICE_607 \spi.SLICE_607 ( .DI1(\spi.fft_in_1023__N_527 ), 
    .DI0(\spi.fft_in_1023__N_528 ), .D1(\fft_output1024[499] ), 
    .C1(\fft_input1024[499] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[498] ), .C0(\fft_output1024[498] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[499] ), 
    .Q1(\fft_input1024[500] ), .F0(\spi.fft_in_1023__N_528 ), 
    .F1(\spi.fft_in_1023__N_527 ));
  spi_SLICE_609 \spi.SLICE_609 ( .DI1(\spi.fft_in_1023__N_525 ), 
    .DI0(\spi.fft_in_1023__N_526 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[501] ), .A1(\fft_input1024[501] ), 
    .D0(\fft_input1024[500] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[500] ), .CLK(sck_c), .Q0(\fft_input1024[501] ), 
    .Q1(\fft_input1024[502] ), .F0(\spi.fft_in_1023__N_526 ), 
    .F1(\spi.fft_in_1023__N_525 ));
  spi_SLICE_611 \spi.SLICE_611 ( .DI1(\spi.fft_in_1023__N_523 ), 
    .DI0(\spi.fft_in_1023__N_524 ), .D1(\cnt[10] ), .C1(\fft_input1024[503] ), 
    .B1(n17), .A1(\fft_output1024[503] ), .D0(\fft_output1024[502] ), 
    .C0(\fft_input1024[502] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[503] ), .Q1(\fft_input1024[504] ), 
    .F0(\spi.fft_in_1023__N_524 ), .F1(\spi.fft_in_1023__N_523 ));
  spi_SLICE_613 \spi.SLICE_613 ( .DI1(\spi.fft_in_1023__N_521 ), 
    .DI0(\spi.fft_in_1023__N_522 ), .D1(\cnt[10] ), .C1(\fft_input1024[505] ), 
    .B1(n17), .A1(\fft_output1024[505] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[504] ), .B0(\fft_output1024[504] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[505] ), .Q1(\fft_input1024[506] ), 
    .F0(\spi.fft_in_1023__N_522 ), .F1(\spi.fft_in_1023__N_521 ));
  spi_SLICE_615 \spi.SLICE_615 ( .DI1(\spi.fft_in_1023__N_519 ), 
    .DI0(\spi.fft_in_1023__N_520 ), .D1(\fft_output1024[507] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[507] ), .D0(\fft_input1024[506] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[506] ), .CLK(sck_c), 
    .Q0(\fft_input1024[507] ), .Q1(\fft_input1024[508] ), 
    .F0(\spi.fft_in_1023__N_520 ), .F1(\spi.fft_in_1023__N_519 ));
  spi_SLICE_617 \spi.SLICE_617 ( .DI1(\spi.fft_in_1023__N_517 ), 
    .DI0(\spi.fft_in_1023__N_518 ), .D1(\cnt[10] ), .C1(\fft_output1024[509] ), 
    .B1(n17), .A1(\fft_input1024[509] ), .D0(\fft_input1024[508] ), .C0(n17), 
    .B0(\fft_output1024[508] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[509] ), .Q1(\fft_input1024[510] ), 
    .F0(\spi.fft_in_1023__N_518 ), .F1(\spi.fft_in_1023__N_517 ));
  spi_SLICE_619 \spi.SLICE_619 ( .DI1(\spi.fft_in_1023__N_515 ), 
    .DI0(\spi.fft_in_1023__N_516 ), .D1(\fft_output1024[511] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[511] ), .D0(\fft_output1024[510] ), 
    .C0(n17), .B0(\fft_input1024[510] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[511] ), .Q1(\fft_input1024[512] ), 
    .F0(\spi.fft_in_1023__N_516 ), .F1(\spi.fft_in_1023__N_515 ));
  spi_SLICE_621 \spi.SLICE_621 ( .DI1(\spi.fft_in_1023__N_513 ), 
    .DI0(\spi.fft_in_1023__N_514 ), .D1(n17), .C1(\fft_input1024[513] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[513] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[512] ), .B0(\fft_output1024[512] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[513] ), .Q1(\fft_input1024[514] ), 
    .F0(\spi.fft_in_1023__N_514 ), .F1(\spi.fft_in_1023__N_513 ));
  spi_SLICE_623 \spi.SLICE_623 ( .DI1(\spi.fft_in_1023__N_511 ), 
    .DI0(\spi.fft_in_1023__N_512 ), .D1(n17), .C1(\fft_output1024[515] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[515] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[514] ), .A0(\fft_input1024[514] ), .CLK(sck_c), 
    .Q0(\fft_input1024[515] ), .Q1(\fft_input1024[516] ), 
    .F0(\spi.fft_in_1023__N_512 ), .F1(\spi.fft_in_1023__N_511 ));
  spi_SLICE_625 \spi.SLICE_625 ( .DI1(\spi.fft_in_1023__N_509 ), 
    .DI0(\spi.fft_in_1023__N_510 ), .D1(\fft_output1024[517] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[517] ), .D0(\fft_input1024[516] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[516] ), .CLK(sck_c), 
    .Q0(\fft_input1024[517] ), .Q1(\fft_input1024[518] ), 
    .F0(\spi.fft_in_1023__N_510 ), .F1(\spi.fft_in_1023__N_509 ));
  spi_SLICE_627 \spi.SLICE_627 ( .DI1(\spi.fft_in_1023__N_507 ), 
    .DI0(\spi.fft_in_1023__N_508 ), .D1(\cnt[10] ), .C1(\fft_output1024[519] ), 
    .B1(n17), .A1(\fft_input1024[519] ), .D0(\fft_output1024[518] ), 
    .C0(\fft_input1024[518] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[519] ), .Q1(\fft_input1024[520] ), 
    .F0(\spi.fft_in_1023__N_508 ), .F1(\spi.fft_in_1023__N_507 ));
  spi_SLICE_629 \spi.SLICE_629 ( .DI1(\spi.fft_in_1023__N_505 ), 
    .DI0(\spi.fft_in_1023__N_506 ), .D1(\fft_output1024[521] ), 
    .C1(\fft_input1024[521] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_output1024[520] ), .B0(\cnt[10] ), .A0(\fft_input1024[520] ), 
    .CLK(sck_c), .Q0(\fft_input1024[521] ), .Q1(\fft_input1024[522] ), 
    .F0(\spi.fft_in_1023__N_506 ), .F1(\spi.fft_in_1023__N_505 ));
  spi_SLICE_631 \spi.SLICE_631 ( .DI1(\spi.fft_in_1023__N_503 ), 
    .DI0(\spi.fft_in_1023__N_504 ), .D1(\fft_input1024[523] ), 
    .C1(\fft_output1024[523] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[522] ), .B0(\fft_output1024[522] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[523] ), .Q1(\fft_input1024[524] ), 
    .F0(\spi.fft_in_1023__N_504 ), .F1(\spi.fft_in_1023__N_503 ));
  spi_SLICE_633 \spi.SLICE_633 ( .DI1(\spi.fft_in_1023__N_501 ), 
    .DI0(\spi.fft_in_1023__N_502 ), .D1(\cnt[10] ), .C1(\fft_input1024[525] ), 
    .B1(\fft_output1024[525] ), .A1(n17), .D0(n17), .C0(\fft_input1024[524] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[524] ), .CLK(sck_c), 
    .Q0(\fft_input1024[525] ), .Q1(\fft_input1024[526] ), 
    .F0(\spi.fft_in_1023__N_502 ), .F1(\spi.fft_in_1023__N_501 ));
  spi_SLICE_635 \spi.SLICE_635 ( .DI1(\spi.fft_in_1023__N_499 ), 
    .DI0(\spi.fft_in_1023__N_500 ), .D1(\fft_output1024[527] ), 
    .C1(\fft_input1024[527] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[526] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[526] ), .CLK(sck_c), .Q0(\fft_input1024[527] ), 
    .Q1(\fft_input1024[528] ), .F0(\spi.fft_in_1023__N_500 ), 
    .F1(\spi.fft_in_1023__N_499 ));
  spi_SLICE_637 \spi.SLICE_637 ( .DI1(\spi.fft_in_1023__N_497 ), 
    .DI0(\spi.fft_in_1023__N_498 ), .D1(\cnt[10] ), .C1(\fft_input1024[529] ), 
    .B1(\fft_output1024[529] ), .A1(n17), .D0(\fft_input1024[528] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[528] ), .CLK(sck_c), 
    .Q0(\fft_input1024[529] ), .Q1(\fft_input1024[530] ), 
    .F0(\spi.fft_in_1023__N_498 ), .F1(\spi.fft_in_1023__N_497 ));
  spi_SLICE_639 \spi.SLICE_639 ( .DI1(\spi.fft_in_1023__N_495 ), 
    .DI0(\spi.fft_in_1023__N_496 ), .D1(\cnt[10] ), .C1(\fft_input1024[531] ), 
    .B1(\fft_output1024[531] ), .A1(n17), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[530] ), .A0(\fft_output1024[530] ), .CLK(sck_c), 
    .Q0(\fft_input1024[531] ), .Q1(\fft_input1024[532] ), 
    .F0(\spi.fft_in_1023__N_496 ), .F1(\spi.fft_in_1023__N_495 ));
  spi_SLICE_641 \spi.SLICE_641 ( .DI1(\spi.fft_in_1023__N_493 ), 
    .DI0(\spi.fft_in_1023__N_494 ), .D1(\fft_output1024[533] ), 
    .C1(\fft_input1024[533] ), .B1(n17), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[532] ), .B0(\cnt[10] ), .A0(\fft_output1024[532] ), 
    .CLK(sck_c), .Q0(\fft_input1024[533] ), .Q1(\fft_input1024[534] ), 
    .F0(\spi.fft_in_1023__N_494 ), .F1(\spi.fft_in_1023__N_493 ));
  spi_SLICE_643 \spi.SLICE_643 ( .DI1(\spi.fft_in_1023__N_491 ), 
    .DI0(\spi.fft_in_1023__N_492 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[535] ), .A1(\fft_output1024[535] ), .D0(n17), 
    .C0(\fft_input1024[534] ), .B0(\cnt[10] ), .A0(\fft_output1024[534] ), 
    .CLK(sck_c), .Q0(\fft_input1024[535] ), .Q1(\fft_input1024[536] ), 
    .F0(\spi.fft_in_1023__N_492 ), .F1(\spi.fft_in_1023__N_491 ));
  spi_SLICE_645 \spi.SLICE_645 ( .DI1(\spi.fft_in_1023__N_489 ), 
    .DI0(\spi.fft_in_1023__N_490 ), .D1(\cnt[10] ), .C1(\fft_input1024[537] ), 
    .B1(n17), .A1(\fft_output1024[537] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[536] ), .A0(\fft_input1024[536] ), .CLK(sck_c), 
    .Q0(\fft_input1024[537] ), .Q1(\fft_input1024[538] ), 
    .F0(\spi.fft_in_1023__N_490 ), .F1(\spi.fft_in_1023__N_489 ));
  spi_SLICE_647 \spi.SLICE_647 ( .DI1(\spi.fft_in_1023__N_487 ), 
    .DI0(\spi.fft_in_1023__N_488 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[539] ), .A1(\fft_input1024[539] ), .D0(n17), 
    .C0(\fft_output1024[538] ), .B0(\fft_input1024[538] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[539] ), .Q1(\fft_input1024[540] ), 
    .F0(\spi.fft_in_1023__N_488 ), .F1(\spi.fft_in_1023__N_487 ));
  spi_SLICE_649 \spi.SLICE_649 ( .DI1(\spi.fft_in_1023__N_485 ), 
    .DI0(\spi.fft_in_1023__N_486 ), .D1(\cnt[10] ), .C1(\fft_output1024[541] ), 
    .B1(n17), .A1(\fft_input1024[541] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[540] ), .B0(\fft_output1024[540] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[541] ), .Q1(\fft_input1024[542] ), 
    .F0(\spi.fft_in_1023__N_486 ), .F1(\spi.fft_in_1023__N_485 ));
  spi_SLICE_651 \spi.SLICE_651 ( .DI1(\spi.fft_in_1023__N_483 ), 
    .DI0(\spi.fft_in_1023__N_484 ), .D1(\cnt[10] ), .C1(\fft_input1024[543] ), 
    .B1(\fft_output1024[543] ), .A1(n17), .D0(n17), .C0(\fft_output1024[542] ), 
    .B0(\fft_input1024[542] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[543] ), .Q1(\fft_input1024[544] ), 
    .F0(\spi.fft_in_1023__N_484 ), .F1(\spi.fft_in_1023__N_483 ));
  spi_SLICE_653 \spi.SLICE_653 ( .DI1(\spi.fft_in_1023__N_481 ), 
    .DI0(\spi.fft_in_1023__N_482 ), .D1(n17), .C1(\fft_output1024[545] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[545] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[544] ), .A0(\fft_output1024[544] ), .CLK(sck_c), 
    .Q0(\fft_input1024[545] ), .Q1(\fft_input1024[546] ), 
    .F0(\spi.fft_in_1023__N_482 ), .F1(\spi.fft_in_1023__N_481 ));
  spi_SLICE_655 \spi.SLICE_655 ( .DI1(\spi.fft_in_1023__N_479 ), 
    .DI0(\spi.fft_in_1023__N_480 ), .D1(\fft_output1024[547] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[547] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[546] ), .B0(n17), .A0(\fft_output1024[546] ), 
    .CLK(sck_c), .Q0(\fft_input1024[547] ), .Q1(\fft_input1024[548] ), 
    .F0(\spi.fft_in_1023__N_480 ), .F1(\spi.fft_in_1023__N_479 ));
  spi_SLICE_657 \spi.SLICE_657 ( .DI1(\spi.fft_in_1023__N_477 ), 
    .DI0(\spi.fft_in_1023__N_478 ), .D1(n17), .C1(\fft_input1024[549] ), 
    .B1(\fft_output1024[549] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[548] ), .B0(\fft_output1024[548] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[549] ), .Q1(\fft_input1024[550] ), 
    .F0(\spi.fft_in_1023__N_478 ), .F1(\spi.fft_in_1023__N_477 ));
  spi_SLICE_659 \spi.SLICE_659 ( .DI1(\spi.fft_in_1023__N_475 ), 
    .DI0(\spi.fft_in_1023__N_476 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[551] ), .A1(\fft_input1024[551] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[550] ), .B0(n17), .A0(\fft_output1024[550] ), 
    .CLK(sck_c), .Q0(\fft_input1024[551] ), .Q1(\fft_input1024[552] ), 
    .F0(\spi.fft_in_1023__N_476 ), .F1(\spi.fft_in_1023__N_475 ));
  spi_SLICE_661 \spi.SLICE_661 ( .DI1(\spi.fft_in_1023__N_473 ), 
    .DI0(\spi.fft_in_1023__N_474 ), .D1(n17), .C1(\fft_output1024[553] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[553] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[552] ), .B0(n17), .A0(\fft_input1024[552] ), 
    .CLK(sck_c), .Q0(\fft_input1024[553] ), .Q1(\fft_input1024[554] ), 
    .F0(\spi.fft_in_1023__N_474 ), .F1(\spi.fft_in_1023__N_473 ));
  spi_SLICE_663 \spi.SLICE_663 ( .DI1(\spi.fft_in_1023__N_471 ), 
    .DI0(\spi.fft_in_1023__N_472 ), .D1(\cnt[10] ), .C1(\fft_input1024[555] ), 
    .B1(\fft_output1024[555] ), .A1(n17), .D0(\fft_input1024[554] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[554] ), .CLK(sck_c), 
    .Q0(\fft_input1024[555] ), .Q1(\fft_input1024[556] ), 
    .F0(\spi.fft_in_1023__N_472 ), .F1(\spi.fft_in_1023__N_471 ));
  spi_SLICE_665 \spi.SLICE_665 ( .DI1(\spi.fft_in_1023__N_469 ), 
    .DI0(\spi.fft_in_1023__N_470 ), .D1(\fft_output1024[557] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[557] ), .D0(n17), .C0(\fft_input1024[556] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[556] ), .CLK(sck_c), 
    .Q0(\fft_input1024[557] ), .Q1(\fft_input1024[558] ), 
    .F0(\spi.fft_in_1023__N_470 ), .F1(\spi.fft_in_1023__N_469 ));
  spi_SLICE_667 \spi.SLICE_667 ( .DI1(\spi.fft_in_1023__N_467 ), 
    .DI0(\spi.fft_in_1023__N_468 ), .D1(n17), .C1(\fft_output1024[559] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[559] ), .D0(\fft_output1024[558] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[558] ), .CLK(sck_c), 
    .Q0(\fft_input1024[559] ), .Q1(\fft_input1024[560] ), 
    .F0(\spi.fft_in_1023__N_468 ), .F1(\spi.fft_in_1023__N_467 ));
  spi_SLICE_669 \spi.SLICE_669 ( .DI1(\spi.fft_in_1023__N_465 ), 
    .DI0(\spi.fft_in_1023__N_466 ), .D1(n17), .C1(\fft_input1024[561] ), 
    .B1(\fft_output1024[561] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[560] ), .B0(\cnt[10] ), .A0(\fft_output1024[560] ), 
    .CLK(sck_c), .Q0(\fft_input1024[561] ), .Q1(\fft_input1024[562] ), 
    .F0(\spi.fft_in_1023__N_466 ), .F1(\spi.fft_in_1023__N_465 ));
  spi_SLICE_671 \spi.SLICE_671 ( .DI1(\spi.fft_in_1023__N_463 ), 
    .DI0(\spi.fft_in_1023__N_464 ), .D1(n17), .C1(\fft_output1024[563] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[563] ), .D0(\fft_output1024[562] ), 
    .C0(n17), .B0(\fft_input1024[562] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[563] ), .Q1(\fft_input1024[564] ), 
    .F0(\spi.fft_in_1023__N_464 ), .F1(\spi.fft_in_1023__N_463 ));
  spi_SLICE_673 \spi.SLICE_673 ( .DI1(\spi.fft_in_1023__N_461 ), 
    .DI0(\spi.fft_in_1023__N_462 ), .D1(\cnt[10] ), .C1(\fft_input1024[565] ), 
    .B1(\fft_output1024[565] ), .A1(n17), .D0(n17), .C0(\fft_output1024[564] ), 
    .B0(\fft_input1024[564] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[565] ), .Q1(\fft_input1024[566] ), 
    .F0(\spi.fft_in_1023__N_462 ), .F1(\spi.fft_in_1023__N_461 ));
  spi_SLICE_675 \spi.SLICE_675 ( .DI1(\spi.fft_in_1023__N_459 ), 
    .DI0(\spi.fft_in_1023__N_460 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[567] ), .A1(\fft_input1024[567] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[566] ), .B0(n17), .A0(\fft_input1024[566] ), 
    .CLK(sck_c), .Q0(\fft_input1024[567] ), .Q1(\fft_input1024[568] ), 
    .F0(\spi.fft_in_1023__N_460 ), .F1(\spi.fft_in_1023__N_459 ));
  spi_SLICE_677 \spi.SLICE_677 ( .DI1(\spi.fft_in_1023__N_457 ), 
    .DI0(\spi.fft_in_1023__N_458 ), .D1(\cnt[10] ), .C1(\fft_output1024[569] ), 
    .B1(n17), .A1(\fft_input1024[569] ), .D0(\fft_output1024[568] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_input1024[568] ), .CLK(sck_c), 
    .Q0(\fft_input1024[569] ), .Q1(\fft_input1024[570] ), 
    .F0(\spi.fft_in_1023__N_458 ), .F1(\spi.fft_in_1023__N_457 ));
  spi_SLICE_679 \spi.SLICE_679 ( .DI1(\spi.fft_in_1023__N_455 ), 
    .DI0(\spi.fft_in_1023__N_456 ), .D1(\fft_output1024[571] ), 
    .C1(\fft_input1024[571] ), .B1(n17), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[570] ), .B0(\cnt[10] ), .A0(\fft_output1024[570] ), 
    .CLK(sck_c), .Q0(\fft_input1024[571] ), .Q1(\fft_input1024[572] ), 
    .F0(\spi.fft_in_1023__N_456 ), .F1(\spi.fft_in_1023__N_455 ));
  spi_SLICE_681 \spi.SLICE_681 ( .DI1(\spi.fft_in_1023__N_453 ), 
    .DI0(\spi.fft_in_1023__N_454 ), .D1(\cnt[10] ), .C1(\fft_output1024[573] ), 
    .B1(n17), .A1(\fft_input1024[573] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[572] ), .A0(\fft_input1024[572] ), .CLK(sck_c), 
    .Q0(\fft_input1024[573] ), .Q1(\fft_input1024[574] ), 
    .F0(\spi.fft_in_1023__N_454 ), .F1(\spi.fft_in_1023__N_453 ));
  spi_SLICE_683 \spi.SLICE_683 ( .DI1(\spi.fft_in_1023__N_451 ), 
    .DI0(\spi.fft_in_1023__N_452 ), .D1(\cnt[10] ), .C1(\fft_input1024[575] ), 
    .B1(n17), .A1(\fft_output1024[575] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[574] ), .A0(\fft_input1024[574] ), .CLK(sck_c), 
    .Q0(\fft_input1024[575] ), .Q1(\fft_input1024[576] ), 
    .F0(\spi.fft_in_1023__N_452 ), .F1(\spi.fft_in_1023__N_451 ));
  spi_SLICE_685 \spi.SLICE_685 ( .DI1(\spi.fft_in_1023__N_449 ), 
    .DI0(\spi.fft_in_1023__N_450 ), .D1(\cnt[10] ), .C1(\fft_input1024[577] ), 
    .B1(\fft_output1024[577] ), .A1(n17), .D0(\fft_output1024[576] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[576] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[577] ), .Q1(\fft_input1024[578] ), 
    .F0(\spi.fft_in_1023__N_450 ), .F1(\spi.fft_in_1023__N_449 ));
  spi_SLICE_687 \spi.SLICE_687 ( .DI1(\spi.fft_in_1023__N_447 ), 
    .DI0(\spi.fft_in_1023__N_448 ), .D1(\cnt[10] ), .C1(\fft_input1024[579] ), 
    .B1(\fft_output1024[579] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[578] ), .B0(n17), .A0(\fft_input1024[578] ), 
    .CLK(sck_c), .Q0(\fft_input1024[579] ), .Q1(\fft_input1024[580] ), 
    .F0(\spi.fft_in_1023__N_448 ), .F1(\spi.fft_in_1023__N_447 ));
  spi_SLICE_689 \spi.SLICE_689 ( .DI1(\spi.fft_in_1023__N_445 ), 
    .DI0(\spi.fft_in_1023__N_446 ), .D1(\fft_output1024[581] ), 
    .C1(\fft_input1024[581] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[580] ), .B0(n17), .A0(\fft_input1024[580] ), 
    .CLK(sck_c), .Q0(\fft_input1024[581] ), .Q1(\fft_input1024[582] ), 
    .F0(\spi.fft_in_1023__N_446 ), .F1(\spi.fft_in_1023__N_445 ));
  spi_SLICE_691 \spi.SLICE_691 ( .DI1(\spi.fft_in_1023__N_443 ), 
    .DI0(\spi.fft_in_1023__N_444 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[583] ), .A1(\fft_input1024[583] ), 
    .D0(\fft_input1024[582] ), .C0(\fft_output1024[582] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[583] ), 
    .Q1(\fft_input1024[584] ), .F0(\spi.fft_in_1023__N_444 ), 
    .F1(\spi.fft_in_1023__N_443 ));
  spi_SLICE_693 \spi.SLICE_693 ( .DI1(\spi.fft_in_1023__N_441 ), 
    .DI0(\spi.fft_in_1023__N_442 ), .D1(\fft_input1024[585] ), .C1(n17), 
    .B1(\fft_output1024[585] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[584] ), .B0(\cnt[10] ), .A0(\fft_input1024[584] ), 
    .CLK(sck_c), .Q0(\fft_input1024[585] ), .Q1(\fft_input1024[586] ), 
    .F0(\spi.fft_in_1023__N_442 ), .F1(\spi.fft_in_1023__N_441 ));
  spi_SLICE_695 \spi.SLICE_695 ( .DI1(\spi.fft_in_1023__N_439 ), 
    .DI0(\spi.fft_in_1023__N_440 ), .D1(\fft_output1024[587] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[587] ), .A1(n17), .D0(\fft_input1024[586] ), 
    .C0(\fft_output1024[586] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[587] ), .Q1(\fft_input1024[588] ), 
    .F0(\spi.fft_in_1023__N_440 ), .F1(\spi.fft_in_1023__N_439 ));
  spi_SLICE_697 \spi.SLICE_697 ( .DI1(\spi.fft_in_1023__N_437 ), 
    .DI0(\spi.fft_in_1023__N_438 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[589] ), .A1(\fft_input1024[589] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[588] ), .A0(\fft_output1024[588] ), 
    .CLK(sck_c), .Q0(\fft_input1024[589] ), .Q1(\fft_input1024[590] ), 
    .F0(\spi.fft_in_1023__N_438 ), .F1(\spi.fft_in_1023__N_437 ));
  spi_SLICE_699 \spi.SLICE_699 ( .DI1(\spi.fft_in_1023__N_435 ), 
    .DI0(\spi.fft_in_1023__N_436 ), .D1(n17), .C1(\fft_output1024[591] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[591] ), .D0(n17), 
    .C0(\fft_output1024[590] ), .B0(\cnt[10] ), .A0(\fft_input1024[590] ), 
    .CLK(sck_c), .Q0(\fft_input1024[591] ), .Q1(\fft_input1024[592] ), 
    .F0(\spi.fft_in_1023__N_436 ), .F1(\spi.fft_in_1023__N_435 ));
  spi_SLICE_701 \spi.SLICE_701 ( .DI1(\spi.fft_in_1023__N_433 ), 
    .DI0(\spi.fft_in_1023__N_434 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[593] ), .A1(\fft_input1024[593] ), 
    .D0(\fft_input1024[592] ), .C0(\fft_output1024[592] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[593] ), 
    .Q1(\fft_input1024[594] ), .F0(\spi.fft_in_1023__N_434 ), 
    .F1(\spi.fft_in_1023__N_433 ));
  spi_SLICE_703 \spi.SLICE_703 ( .DI1(\spi.fft_in_1023__N_431 ), 
    .DI0(\spi.fft_in_1023__N_432 ), .D1(\fft_output1024[595] ), 
    .C1(\fft_input1024[595] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[594] ), .C0(\fft_input1024[594] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[595] ), 
    .Q1(\fft_input1024[596] ), .F0(\spi.fft_in_1023__N_432 ), 
    .F1(\spi.fft_in_1023__N_431 ));
  spi_SLICE_705 \spi.SLICE_705 ( .DI1(\spi.fft_in_1023__N_429 ), 
    .DI0(\spi.fft_in_1023__N_430 ), .D1(\fft_output1024[597] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[597] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[596] ), .A0(\fft_output1024[596] ), .CLK(sck_c), 
    .Q0(\fft_input1024[597] ), .Q1(\fft_input1024[598] ), 
    .F0(\spi.fft_in_1023__N_430 ), .F1(\spi.fft_in_1023__N_429 ));
  spi_SLICE_707 \spi.SLICE_707 ( .DI1(\spi.fft_in_1023__N_427 ), 
    .DI0(\spi.fft_in_1023__N_428 ), .D1(\fft_output1024[599] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[599] ), .D0(\fft_input1024[598] ), 
    .C0(\fft_output1024[598] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[599] ), .Q1(\fft_input1024[600] ), 
    .F0(\spi.fft_in_1023__N_428 ), .F1(\spi.fft_in_1023__N_427 ));
  spi_SLICE_709 \spi.SLICE_709 ( .DI1(\spi.fft_in_1023__N_425 ), 
    .DI0(\spi.fft_in_1023__N_426 ), .D1(\cnt[10] ), .C1(\fft_input1024[601] ), 
    .B1(n17), .A1(\fft_output1024[601] ), .D0(\fft_input1024[600] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[600] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[601] ), .Q1(\fft_input1024[602] ), 
    .F0(\spi.fft_in_1023__N_426 ), .F1(\spi.fft_in_1023__N_425 ));
  spi_SLICE_711 \spi.SLICE_711 ( .DI1(\spi.fft_in_1023__N_423 ), 
    .DI0(\spi.fft_in_1023__N_424 ), .D1(\fft_output1024[603] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[603] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[602] ), .A0(\fft_output1024[602] ), .CLK(sck_c), 
    .Q0(\fft_input1024[603] ), .Q1(\fft_input1024[604] ), 
    .F0(\spi.fft_in_1023__N_424 ), .F1(\spi.fft_in_1023__N_423 ));
  spi_SLICE_713 \spi.SLICE_713 ( .DI1(\spi.fft_in_1023__N_421 ), 
    .DI0(\spi.fft_in_1023__N_422 ), .D1(\cnt[10] ), .C1(\fft_input1024[605] ), 
    .B1(n17), .A1(\fft_output1024[605] ), .D0(n17), .C0(\fft_input1024[604] ), 
    .B0(\fft_output1024[604] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[605] ), .Q1(\fft_input1024[606] ), 
    .F0(\spi.fft_in_1023__N_422 ), .F1(\spi.fft_in_1023__N_421 ));
  spi_SLICE_715 \spi.SLICE_715 ( .DI1(\spi.fft_in_1023__N_419 ), 
    .DI0(\spi.fft_in_1023__N_420 ), .D1(n17), .C1(\fft_output1024[607] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[607] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[606] ), .A0(\fft_input1024[606] ), .CLK(sck_c), 
    .Q0(\fft_input1024[607] ), .Q1(\fft_input1024[608] ), 
    .F0(\spi.fft_in_1023__N_420 ), .F1(\spi.fft_in_1023__N_419 ));
  spi_SLICE_717 \spi.SLICE_717 ( .DI1(\spi.fft_in_1023__N_417 ), 
    .DI0(\spi.fft_in_1023__N_418 ), .D1(n17), .C1(\fft_input1024[609] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[609] ), .D0(\fft_output1024[608] ), 
    .C0(n17), .B0(\fft_input1024[608] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[609] ), .Q1(\fft_input1024[610] ), 
    .F0(\spi.fft_in_1023__N_418 ), .F1(\spi.fft_in_1023__N_417 ));
  spi_SLICE_719 \spi.SLICE_719 ( .DI1(\spi.fft_in_1023__N_415 ), 
    .DI0(\spi.fft_in_1023__N_416 ), .D1(\fft_input1024[611] ), 
    .C1(\fft_output1024[611] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[610] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[610] ), .CLK(sck_c), .Q0(\fft_input1024[611] ), 
    .Q1(\fft_input1024[612] ), .F0(\spi.fft_in_1023__N_416 ), 
    .F1(\spi.fft_in_1023__N_415 ));
  spi_SLICE_721 \spi.SLICE_721 ( .DI1(\spi.fft_in_1023__N_413 ), 
    .DI0(\spi.fft_in_1023__N_414 ), .D1(\cnt[10] ), .C1(\fft_output1024[613] ), 
    .B1(n17), .A1(\fft_input1024[613] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[612] ), .B0(\fft_output1024[612] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[613] ), .Q1(\fft_input1024[614] ), 
    .F0(\spi.fft_in_1023__N_414 ), .F1(\spi.fft_in_1023__N_413 ));
  spi_SLICE_723 \spi.SLICE_723 ( .DI1(\spi.fft_in_1023__N_411 ), 
    .DI0(\spi.fft_in_1023__N_412 ), .D1(\fft_input1024[615] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_output1024[615] ), .D0(\fft_output1024[614] ), 
    .C0(\fft_input1024[614] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[615] ), .Q1(\fft_input1024[616] ), 
    .F0(\spi.fft_in_1023__N_412 ), .F1(\spi.fft_in_1023__N_411 ));
  spi_SLICE_725 \spi.SLICE_725 ( .DI1(\spi.fft_in_1023__N_409 ), 
    .DI0(\spi.fft_in_1023__N_410 ), .D1(\fft_output1024[617] ), 
    .C1(\fft_input1024[617] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_input1024[616] ), .B0(\cnt[10] ), .A0(\fft_output1024[616] ), 
    .CLK(sck_c), .Q0(\fft_input1024[617] ), .Q1(\fft_input1024[618] ), 
    .F0(\spi.fft_in_1023__N_410 ), .F1(\spi.fft_in_1023__N_409 ));
  spi_SLICE_727 \spi.SLICE_727 ( .DI1(\spi.fft_in_1023__N_407 ), 
    .DI0(\spi.fft_in_1023__N_408 ), .D1(\cnt[10] ), .C1(\fft_input1024[619] ), 
    .B1(\fft_output1024[619] ), .A1(n17), .D0(n17), .C0(\fft_output1024[618] ), 
    .B0(\fft_input1024[618] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[619] ), .Q1(\fft_input1024[620] ), 
    .F0(\spi.fft_in_1023__N_408 ), .F1(\spi.fft_in_1023__N_407 ));
  spi_SLICE_729 \spi.SLICE_729 ( .DI1(\spi.fft_in_1023__N_405 ), 
    .DI0(\spi.fft_in_1023__N_406 ), .D1(\fft_output1024[621] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[621] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[620] ), .A0(\fft_output1024[620] ), .CLK(sck_c), 
    .Q0(\fft_input1024[621] ), .Q1(\fft_input1024[622] ), 
    .F0(\spi.fft_in_1023__N_406 ), .F1(\spi.fft_in_1023__N_405 ));
  spi_SLICE_731 \spi.SLICE_731 ( .DI1(\spi.fft_in_1023__N_403 ), 
    .DI0(\spi.fft_in_1023__N_404 ), .D1(\fft_output1024[623] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[623] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[622] ), .B0(n17), .A0(\fft_input1024[622] ), 
    .CLK(sck_c), .Q0(\fft_input1024[623] ), .Q1(\fft_input1024[624] ), 
    .F0(\spi.fft_in_1023__N_404 ), .F1(\spi.fft_in_1023__N_403 ));
  spi_SLICE_733 \spi.SLICE_733 ( .DI1(\spi.fft_in_1023__N_401 ), 
    .DI0(\spi.fft_in_1023__N_402 ), .D1(\fft_output1024[625] ), .C1(n17), 
    .B1(\fft_input1024[625] ), .A1(\cnt[10] ), .D0(\fft_input1024[624] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[624] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[625] ), .Q1(\fft_input1024[626] ), 
    .F0(\spi.fft_in_1023__N_402 ), .F1(\spi.fft_in_1023__N_401 ));
  spi_SLICE_735 \spi.SLICE_735 ( .DI1(\spi.fft_in_1023__N_399 ), 
    .DI0(\spi.fft_in_1023__N_400 ), .D1(n17), .C1(\fft_input1024[627] ), 
    .B1(\fft_output1024[627] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[626] ), .B0(\cnt[10] ), .A0(\fft_output1024[626] ), 
    .CLK(sck_c), .Q0(\fft_input1024[627] ), .Q1(\fft_input1024[628] ), 
    .F0(\spi.fft_in_1023__N_400 ), .F1(\spi.fft_in_1023__N_399 ));
  spi_SLICE_737 \spi.SLICE_737 ( .DI1(\spi.fft_in_1023__N_397 ), 
    .DI0(\spi.fft_in_1023__N_398 ), .D1(\fft_output1024[629] ), 
    .C1(\fft_input1024[629] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_input1024[628] ), .A0(\fft_output1024[628] ), 
    .CLK(sck_c), .Q0(\fft_input1024[629] ), .Q1(\fft_input1024[630] ), 
    .F0(\spi.fft_in_1023__N_398 ), .F1(\spi.fft_in_1023__N_397 ));
  spi_SLICE_739 \spi.SLICE_739 ( .DI1(\spi.fft_in_1023__N_395 ), 
    .DI0(\spi.fft_in_1023__N_396 ), .D1(n17), .C1(\fft_input1024[631] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[631] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[630] ), .A0(\fft_input1024[630] ), .CLK(sck_c), 
    .Q0(\fft_input1024[631] ), .Q1(\fft_input1024[632] ), 
    .F0(\spi.fft_in_1023__N_396 ), .F1(\spi.fft_in_1023__N_395 ));
  spi_SLICE_741 \spi.SLICE_741 ( .DI1(\spi.fft_in_1023__N_393 ), 
    .DI0(\spi.fft_in_1023__N_394 ), .D1(\fft_output1024[633] ), 
    .C1(\fft_input1024[633] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_input1024[632] ), .B0(\cnt[10] ), .A0(\fft_output1024[632] ), 
    .CLK(sck_c), .Q0(\fft_input1024[633] ), .Q1(\fft_input1024[634] ), 
    .F0(\spi.fft_in_1023__N_394 ), .F1(\spi.fft_in_1023__N_393 ));
  spi_SLICE_743 \spi.SLICE_743 ( .DI1(\spi.fft_in_1023__N_391 ), 
    .DI0(\spi.fft_in_1023__N_392 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[635] ), .A1(\fft_output1024[635] ), 
    .D0(\fft_output1024[634] ), .C0(\fft_input1024[634] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[635] ), 
    .Q1(\fft_input1024[636] ), .F0(\spi.fft_in_1023__N_392 ), 
    .F1(\spi.fft_in_1023__N_391 ));
  spi_SLICE_745 \spi.SLICE_745 ( .DI1(\spi.fft_in_1023__N_389 ), 
    .DI0(\spi.fft_in_1023__N_390 ), .D1(\cnt[10] ), .C1(\fft_output1024[637] ), 
    .B1(n17), .A1(\fft_input1024[637] ), .D0(\fft_output1024[636] ), 
    .C0(\fft_input1024[636] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[637] ), .Q1(\fft_input1024[638] ), 
    .F0(\spi.fft_in_1023__N_390 ), .F1(\spi.fft_in_1023__N_389 ));
  spi_SLICE_747 \spi.SLICE_747 ( .DI1(\spi.fft_in_1023__N_387 ), 
    .DI0(\spi.fft_in_1023__N_388 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[639] ), .A1(\fft_input1024[639] ), 
    .D0(\fft_output1024[638] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[638] ), .CLK(sck_c), .Q0(\fft_input1024[639] ), 
    .Q1(\fft_input1024[640] ), .F0(\spi.fft_in_1023__N_388 ), 
    .F1(\spi.fft_in_1023__N_387 ));
  spi_SLICE_749 \spi.SLICE_749 ( .DI1(\spi.fft_in_1023__N_385 ), 
    .DI0(\spi.fft_in_1023__N_386 ), .D1(\cnt[10] ), .C1(\fft_input1024[641] ), 
    .B1(n17), .A1(\fft_output1024[641] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[640] ), .A0(\fft_input1024[640] ), .CLK(sck_c), 
    .Q0(\fft_input1024[641] ), .Q1(\fft_input1024[642] ), 
    .F0(\spi.fft_in_1023__N_386 ), .F1(\spi.fft_in_1023__N_385 ));
  spi_SLICE_751 \spi.SLICE_751 ( .DI1(\spi.fft_in_1023__N_383 ), 
    .DI0(\spi.fft_in_1023__N_384 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[643] ), .A1(\fft_input1024[643] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[642] ), .B0(\fft_output1024[642] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[643] ), .Q1(\fft_input1024[644] ), 
    .F0(\spi.fft_in_1023__N_384 ), .F1(\spi.fft_in_1023__N_383 ));
  spi_SLICE_753 \spi.SLICE_753 ( .DI1(\spi.fft_in_1023__N_381 ), 
    .DI0(\spi.fft_in_1023__N_382 ), .D1(\fft_output1024[645] ), .C1(n17), 
    .B1(\fft_input1024[645] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[644] ), .B0(n17), .A0(\fft_input1024[644] ), 
    .CLK(sck_c), .Q0(\fft_input1024[645] ), .Q1(\fft_input1024[646] ), 
    .F0(\spi.fft_in_1023__N_382 ), .F1(\spi.fft_in_1023__N_381 ));
  spi_SLICE_755 \spi.SLICE_755 ( .DI1(\spi.fft_in_1023__N_379 ), 
    .DI0(\spi.fft_in_1023__N_380 ), .D1(\fft_output1024[647] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[647] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[646] ), .B0(\fft_input1024[646] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[647] ), .Q1(\fft_input1024[648] ), 
    .F0(\spi.fft_in_1023__N_380 ), .F1(\spi.fft_in_1023__N_379 ));
  spi_SLICE_757 \spi.SLICE_757 ( .DI1(\spi.fft_in_1023__N_377 ), 
    .DI0(\spi.fft_in_1023__N_378 ), .D1(\cnt[10] ), .C1(\fft_input1024[649] ), 
    .B1(n17), .A1(\fft_output1024[649] ), .D0(\fft_output1024[648] ), .C0(n17), 
    .B0(\fft_input1024[648] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[649] ), .Q1(\fft_input1024[650] ), 
    .F0(\spi.fft_in_1023__N_378 ), .F1(\spi.fft_in_1023__N_377 ));
  spi_SLICE_759 \spi.SLICE_759 ( .DI1(\spi.fft_in_1023__N_375 ), 
    .DI0(\spi.fft_in_1023__N_376 ), .D1(\cnt[10] ), .C1(\fft_output1024[651] ), 
    .B1(n17), .A1(\fft_input1024[651] ), .D0(\fft_output1024[650] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[650] ), .CLK(sck_c), 
    .Q0(\fft_input1024[651] ), .Q1(\fft_input1024[652] ), 
    .F0(\spi.fft_in_1023__N_376 ), .F1(\spi.fft_in_1023__N_375 ));
  spi_SLICE_761 \spi.SLICE_761 ( .DI1(\spi.fft_in_1023__N_373 ), 
    .DI0(\spi.fft_in_1023__N_374 ), .D1(n17), .C1(\fft_input1024[653] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[653] ), .D0(\fft_output1024[652] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[652] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[653] ), .Q1(\fft_input1024[654] ), 
    .F0(\spi.fft_in_1023__N_374 ), .F1(\spi.fft_in_1023__N_373 ));
  spi_SLICE_763 \spi.SLICE_763 ( .DI1(\spi.fft_in_1023__N_371 ), 
    .DI0(\spi.fft_in_1023__N_372 ), .D1(\cnt[10] ), .C1(\fft_input1024[655] ), 
    .B1(n17), .A1(\fft_output1024[655] ), .D0(\fft_output1024[654] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[654] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[655] ), .Q1(\fft_input1024[656] ), 
    .F0(\spi.fft_in_1023__N_372 ), .F1(\spi.fft_in_1023__N_371 ));
  spi_SLICE_765 \spi.SLICE_765 ( .DI1(\spi.fft_in_1023__N_369 ), 
    .DI0(\spi.fft_in_1023__N_370 ), .D1(\fft_output1024[657] ), 
    .C1(\fft_input1024[657] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[656] ), .B0(\fft_input1024[656] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[657] ), .Q1(\fft_input1024[658] ), 
    .F0(\spi.fft_in_1023__N_370 ), .F1(\spi.fft_in_1023__N_369 ));
  spi_SLICE_767 \spi.SLICE_767 ( .DI1(\spi.fft_in_1023__N_367 ), 
    .DI0(\spi.fft_in_1023__N_368 ), .D1(\fft_output1024[659] ), .C1(n17), 
    .B1(\fft_input1024[659] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[658] ), .B0(\cnt[10] ), .A0(\fft_input1024[658] ), 
    .CLK(sck_c), .Q0(\fft_input1024[659] ), .Q1(\fft_input1024[660] ), 
    .F0(\spi.fft_in_1023__N_368 ), .F1(\spi.fft_in_1023__N_367 ));
  spi_SLICE_769 \spi.SLICE_769 ( .DI1(\spi.fft_in_1023__N_365 ), 
    .DI0(\spi.fft_in_1023__N_366 ), .D1(\fft_output1024[661] ), 
    .C1(\fft_input1024[661] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[660] ), .C0(\fft_output1024[660] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[661] ), 
    .Q1(\fft_input1024[662] ), .F0(\spi.fft_in_1023__N_366 ), 
    .F1(\spi.fft_in_1023__N_365 ));
  spi_SLICE_771 \spi.SLICE_771 ( .DI1(\spi.fft_in_1023__N_363 ), 
    .DI0(\spi.fft_in_1023__N_364 ), .D1(\fft_output1024[663] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[663] ), .D0(n17), .C0(\fft_input1024[662] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[662] ), .CLK(sck_c), 
    .Q0(\fft_input1024[663] ), .Q1(\fft_input1024[664] ), 
    .F0(\spi.fft_in_1023__N_364 ), .F1(\spi.fft_in_1023__N_363 ));
  spi_SLICE_773 \spi.SLICE_773 ( .DI1(\spi.fft_in_1023__N_361 ), 
    .DI0(\spi.fft_in_1023__N_362 ), .D1(\fft_output1024[665] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[665] ), .D0(\fft_input1024[664] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[664] ), .CLK(sck_c), 
    .Q0(\fft_input1024[665] ), .Q1(\fft_input1024[666] ), 
    .F0(\spi.fft_in_1023__N_362 ), .F1(\spi.fft_in_1023__N_361 ));
  spi_SLICE_775 \spi.SLICE_775 ( .DI1(\spi.fft_in_1023__N_359 ), 
    .DI0(\spi.fft_in_1023__N_360 ), .D1(n17), .C1(\fft_input1024[667] ), 
    .B1(\fft_output1024[667] ), .A1(\cnt[10] ), .D0(\fft_input1024[666] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[666] ), .CLK(sck_c), 
    .Q0(\fft_input1024[667] ), .Q1(\fft_input1024[668] ), 
    .F0(\spi.fft_in_1023__N_360 ), .F1(\spi.fft_in_1023__N_359 ));
  spi_SLICE_777 \spi.SLICE_777 ( .DI1(\spi.fft_in_1023__N_357 ), 
    .DI0(\spi.fft_in_1023__N_358 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[669] ), .A1(\fft_output1024[669] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_output1024[668] ), .A0(\fft_input1024[668] ), 
    .CLK(sck_c), .Q0(\fft_input1024[669] ), .Q1(\fft_input1024[670] ), 
    .F0(\spi.fft_in_1023__N_358 ), .F1(\spi.fft_in_1023__N_357 ));
  spi_SLICE_779 \spi.SLICE_779 ( .DI1(\spi.fft_in_1023__N_355 ), 
    .DI0(\spi.fft_in_1023__N_356 ), .D1(\cnt[10] ), .C1(\fft_input1024[671] ), 
    .B1(n17), .A1(\fft_output1024[671] ), .D0(\fft_output1024[670] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[670] ), .CLK(sck_c), 
    .Q0(\fft_input1024[671] ), .Q1(\fft_input1024[672] ), 
    .F0(\spi.fft_in_1023__N_356 ), .F1(\spi.fft_in_1023__N_355 ));
  spi_SLICE_781 \spi.SLICE_781 ( .DI1(\spi.fft_in_1023__N_353 ), 
    .DI0(\spi.fft_in_1023__N_354 ), .D1(n17), .C1(\fft_input1024[673] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[673] ), .D0(\fft_input1024[672] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[672] ), .CLK(sck_c), 
    .Q0(\fft_input1024[673] ), .Q1(\fft_input1024[674] ), 
    .F0(\spi.fft_in_1023__N_354 ), .F1(\spi.fft_in_1023__N_353 ));
  spi_SLICE_783 \spi.SLICE_783 ( .DI1(\spi.fft_in_1023__N_351 ), 
    .DI0(\spi.fft_in_1023__N_352 ), .D1(\fft_output1024[675] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[675] ), .A1(n17), .D0(n17), .C0(\fft_input1024[674] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[674] ), .CLK(sck_c), 
    .Q0(\fft_input1024[675] ), .Q1(\fft_input1024[676] ), 
    .F0(\spi.fft_in_1023__N_352 ), .F1(\spi.fft_in_1023__N_351 ));
  spi_SLICE_785 \spi.SLICE_785 ( .DI1(\spi.fft_in_1023__N_349 ), 
    .DI0(\spi.fft_in_1023__N_350 ), .D1(\fft_input1024[677] ), .C1(n17), 
    .B1(\fft_output1024[677] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[676] ), .B0(n17), .A0(\fft_output1024[676] ), 
    .CLK(sck_c), .Q0(\fft_input1024[677] ), .Q1(\fft_input1024[678] ), 
    .F0(\spi.fft_in_1023__N_350 ), .F1(\spi.fft_in_1023__N_349 ));
  spi_SLICE_787 \spi.SLICE_787 ( .DI1(\spi.fft_in_1023__N_347 ), 
    .DI0(\spi.fft_in_1023__N_348 ), .D1(n17), .C1(\fft_output1024[679] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[679] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[678] ), .A0(\fft_input1024[678] ), .CLK(sck_c), 
    .Q0(\fft_input1024[679] ), .Q1(\fft_input1024[680] ), 
    .F0(\spi.fft_in_1023__N_348 ), .F1(\spi.fft_in_1023__N_347 ));
  spi_SLICE_789 \spi.SLICE_789 ( .DI1(\spi.fft_in_1023__N_345 ), 
    .DI0(\spi.fft_in_1023__N_346 ), .D1(n17), .C1(\fft_output1024[681] ), 
    .B1(\fft_input1024[681] ), .A1(\cnt[10] ), .D0(\fft_output1024[680] ), 
    .C0(\fft_input1024[680] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[681] ), .Q1(\fft_input1024[682] ), 
    .F0(\spi.fft_in_1023__N_346 ), .F1(\spi.fft_in_1023__N_345 ));
  spi_SLICE_791 \spi.SLICE_791 ( .DI1(\spi.fft_in_1023__N_343 ), 
    .DI0(\spi.fft_in_1023__N_344 ), .D1(n17), .C1(\fft_output1024[683] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[683] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[682] ), .A0(\fft_input1024[682] ), .CLK(sck_c), 
    .Q0(\fft_input1024[683] ), .Q1(\fft_input1024[684] ), 
    .F0(\spi.fft_in_1023__N_344 ), .F1(\spi.fft_in_1023__N_343 ));
  spi_SLICE_793 \spi.SLICE_793 ( .DI1(\spi.fft_in_1023__N_341 ), 
    .DI0(\spi.fft_in_1023__N_342 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[685] ), .A1(\fft_input1024[685] ), 
    .D0(\fft_input1024[684] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[684] ), .CLK(sck_c), .Q0(\fft_input1024[685] ), 
    .Q1(\fft_input1024[686] ), .F0(\spi.fft_in_1023__N_342 ), 
    .F1(\spi.fft_in_1023__N_341 ));
  spi_SLICE_795 \spi.SLICE_795 ( .DI1(\spi.fft_in_1023__N_339 ), 
    .DI0(\spi.fft_in_1023__N_340 ), .D1(n17), .C1(\fft_input1024[687] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[687] ), .D0(n17), 
    .C0(\fft_output1024[686] ), .B0(\cnt[10] ), .A0(\fft_input1024[686] ), 
    .CLK(sck_c), .Q0(\fft_input1024[687] ), .Q1(\fft_input1024[688] ), 
    .F0(\spi.fft_in_1023__N_340 ), .F1(\spi.fft_in_1023__N_339 ));
  spi_SLICE_797 \spi.SLICE_797 ( .DI1(\spi.fft_in_1023__N_337 ), 
    .DI0(\spi.fft_in_1023__N_338 ), .D1(\fft_input1024[689] ), .C1(\cnt[10] ), 
    .B1(\fft_output1024[689] ), .A1(n17), .D0(n17), .C0(\fft_output1024[688] ), 
    .B0(\cnt[10] ), .A0(\fft_input1024[688] ), .CLK(sck_c), 
    .Q0(\fft_input1024[689] ), .Q1(\fft_input1024[690] ), 
    .F0(\spi.fft_in_1023__N_338 ), .F1(\spi.fft_in_1023__N_337 ));
  spi_SLICE_799 \spi.SLICE_799 ( .DI1(\spi.fft_in_1023__N_335 ), 
    .DI0(\spi.fft_in_1023__N_336 ), .D1(\fft_output1024[691] ), 
    .C1(\fft_input1024[691] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_input1024[690] ), .A0(\fft_output1024[690] ), 
    .CLK(sck_c), .Q0(\fft_input1024[691] ), .Q1(\fft_input1024[692] ), 
    .F0(\spi.fft_in_1023__N_336 ), .F1(\spi.fft_in_1023__N_335 ));
  spi_SLICE_801 \spi.SLICE_801 ( .DI1(\spi.fft_in_1023__N_333 ), 
    .DI0(\spi.fft_in_1023__N_334 ), .D1(n17), .C1(\fft_output1024[693] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[693] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[692] ), .A0(\fft_input1024[692] ), .CLK(sck_c), 
    .Q0(\fft_input1024[693] ), .Q1(\fft_input1024[694] ), 
    .F0(\spi.fft_in_1023__N_334 ), .F1(\spi.fft_in_1023__N_333 ));
  spi_SLICE_803 \spi.SLICE_803 ( .DI1(\spi.fft_in_1023__N_331 ), 
    .DI0(\spi.fft_in_1023__N_332 ), .D1(\cnt[10] ), .C1(\fft_input1024[695] ), 
    .B1(n17), .A1(\fft_output1024[695] ), .D0(\fft_input1024[694] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[694] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[695] ), .Q1(\fft_input1024[696] ), 
    .F0(\spi.fft_in_1023__N_332 ), .F1(\spi.fft_in_1023__N_331 ));
  spi_SLICE_805 \spi.SLICE_805 ( .DI1(\spi.fft_in_1023__N_329 ), 
    .DI0(\spi.fft_in_1023__N_330 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[697] ), .A1(\fft_input1024[697] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[696] ), .A0(\fft_output1024[696] ), 
    .CLK(sck_c), .Q0(\fft_input1024[697] ), .Q1(\fft_input1024[698] ), 
    .F0(\spi.fft_in_1023__N_330 ), .F1(\spi.fft_in_1023__N_329 ));
  spi_SLICE_807 \spi.SLICE_807 ( .DI1(\spi.fft_in_1023__N_327 ), 
    .DI0(\spi.fft_in_1023__N_328 ), .D1(\fft_output1024[699] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[699] ), .D0(n17), .C0(\fft_input1024[698] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[698] ), .CLK(sck_c), 
    .Q0(\fft_input1024[699] ), .Q1(\fft_input1024[700] ), 
    .F0(\spi.fft_in_1023__N_328 ), .F1(\spi.fft_in_1023__N_327 ));
  spi_SLICE_809 \spi.SLICE_809 ( .DI1(\spi.fft_in_1023__N_325 ), 
    .DI0(\spi.fft_in_1023__N_326 ), .D1(n17), .C1(\fft_output1024[701] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[701] ), .D0(\fft_input1024[700] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[700] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[701] ), .Q1(\fft_input1024[702] ), 
    .F0(\spi.fft_in_1023__N_326 ), .F1(\spi.fft_in_1023__N_325 ));
  spi_SLICE_811 \spi.SLICE_811 ( .DI1(\spi.fft_in_1023__N_323 ), 
    .DI0(\spi.fft_in_1023__N_324 ), .D1(n17), .C1(\fft_input1024[703] ), 
    .B1(\fft_output1024[703] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[702] ), .B0(\cnt[10] ), .A0(\fft_output1024[702] ), 
    .CLK(sck_c), .Q0(\fft_input1024[703] ), .Q1(\fft_input1024[704] ), 
    .F0(\spi.fft_in_1023__N_324 ), .F1(\spi.fft_in_1023__N_323 ));
  spi_SLICE_813 \spi.SLICE_813 ( .DI1(\spi.fft_in_1023__N_321 ), 
    .DI0(\spi.fft_in_1023__N_322 ), .D1(\fft_output1024[705] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[705] ), .A1(n17), .D0(n17), .C0(\fft_input1024[704] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[704] ), .CLK(sck_c), 
    .Q0(\fft_input1024[705] ), .Q1(\fft_input1024[706] ), 
    .F0(\spi.fft_in_1023__N_322 ), .F1(\spi.fft_in_1023__N_321 ));
  spi_SLICE_815 \spi.SLICE_815 ( .DI1(\spi.fft_in_1023__N_319 ), 
    .DI0(\spi.fft_in_1023__N_320 ), .D1(n17), .C1(\fft_output1024[707] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[707] ), .D0(\fft_output1024[706] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[706] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[707] ), .Q1(\fft_input1024[708] ), 
    .F0(\spi.fft_in_1023__N_320 ), .F1(\spi.fft_in_1023__N_319 ));
  spi_SLICE_817 \spi.SLICE_817 ( .DI1(\spi.fft_in_1023__N_317 ), 
    .DI0(\spi.fft_in_1023__N_318 ), .D1(n17), .C1(\fft_output1024[709] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[709] ), .D0(n17), 
    .C0(\fft_input1024[708] ), .B0(\cnt[10] ), .A0(\fft_output1024[708] ), 
    .CLK(sck_c), .Q0(\fft_input1024[709] ), .Q1(\fft_input1024[710] ), 
    .F0(\spi.fft_in_1023__N_318 ), .F1(\spi.fft_in_1023__N_317 ));
  spi_SLICE_819 \spi.SLICE_819 ( .DI1(\spi.fft_in_1023__N_315 ), 
    .DI0(\spi.fft_in_1023__N_316 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[711] ), .A1(\fft_input1024[711] ), 
    .D0(\fft_input1024[710] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[710] ), .CLK(sck_c), .Q0(\fft_input1024[711] ), 
    .Q1(\fft_input1024[712] ), .F0(\spi.fft_in_1023__N_316 ), 
    .F1(\spi.fft_in_1023__N_315 ));
  spi_SLICE_821 \spi.SLICE_821 ( .DI1(\spi.fft_in_1023__N_313 ), 
    .DI0(\spi.fft_in_1023__N_314 ), .D1(n17), .C1(\fft_input1024[713] ), 
    .B1(\fft_output1024[713] ), .A1(\cnt[10] ), .D0(\fft_input1024[712] ), 
    .C0(\fft_output1024[712] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[713] ), .Q1(\fft_input1024[714] ), 
    .F0(\spi.fft_in_1023__N_314 ), .F1(\spi.fft_in_1023__N_313 ));
  spi_SLICE_823 \spi.SLICE_823 ( .DI1(\spi.fft_in_1023__N_311 ), 
    .DI0(\spi.fft_in_1023__N_312 ), .D1(n17), .C1(\fft_input1024[715] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[715] ), .D0(\fft_input1024[714] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[714] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[715] ), .Q1(\fft_input1024[716] ), 
    .F0(\spi.fft_in_1023__N_312 ), .F1(\spi.fft_in_1023__N_311 ));
  spi_SLICE_825 \spi.SLICE_825 ( .DI1(\spi.fft_in_1023__N_309 ), 
    .DI0(\spi.fft_in_1023__N_310 ), .D1(\cnt[10] ), .C1(\fft_input1024[717] ), 
    .B1(n17), .A1(\fft_output1024[717] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[716] ), .B0(n17), .A0(\fft_output1024[716] ), 
    .CLK(sck_c), .Q0(\fft_input1024[717] ), .Q1(\fft_input1024[718] ), 
    .F0(\spi.fft_in_1023__N_310 ), .F1(\spi.fft_in_1023__N_309 ));
  spi_SLICE_827 \spi.SLICE_827 ( .DI1(\spi.fft_in_1023__N_307 ), 
    .DI0(\spi.fft_in_1023__N_308 ), .D1(\fft_output1024[719] ), 
    .C1(\fft_input1024[719] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\fft_output1024[718] ), .B0(\fft_input1024[718] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[719] ), .Q1(\fft_input1024[720] ), 
    .F0(\spi.fft_in_1023__N_308 ), .F1(\spi.fft_in_1023__N_307 ));
  spi_SLICE_829 \spi.SLICE_829 ( .DI1(\spi.fft_in_1023__N_305 ), 
    .DI0(\spi.fft_in_1023__N_306 ), .D1(n17), .C1(\fft_input1024[721] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[721] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[720] ), .A0(\fft_input1024[720] ), .CLK(sck_c), 
    .Q0(\fft_input1024[721] ), .Q1(\fft_input1024[722] ), 
    .F0(\spi.fft_in_1023__N_306 ), .F1(\spi.fft_in_1023__N_305 ));
  spi_SLICE_831 \spi.SLICE_831 ( .DI1(\spi.fft_in_1023__N_303 ), 
    .DI0(\spi.fft_in_1023__N_304 ), .D1(\fft_output1024[723] ), 
    .C1(\fft_input1024[723] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[722] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[722] ), .CLK(sck_c), .Q0(\fft_input1024[723] ), 
    .Q1(\fft_input1024[724] ), .F0(\spi.fft_in_1023__N_304 ), 
    .F1(\spi.fft_in_1023__N_303 ));
  spi_SLICE_833 \spi.SLICE_833 ( .DI1(\spi.fft_in_1023__N_301 ), 
    .DI0(\spi.fft_in_1023__N_302 ), .D1(\fft_output1024[725] ), 
    .C1(\fft_input1024[725] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[724] ), .C0(\fft_input1024[724] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[725] ), 
    .Q1(\fft_input1024[726] ), .F0(\spi.fft_in_1023__N_302 ), 
    .F1(\spi.fft_in_1023__N_301 ));
  spi_SLICE_835 \spi.SLICE_835 ( .DI1(\spi.fft_in_1023__N_299 ), 
    .DI0(\spi.fft_in_1023__N_300 ), .D1(n17), .C1(\fft_input1024[727] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[727] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[726] ), .B0(n17), .A0(\fft_output1024[726] ), 
    .CLK(sck_c), .Q0(\fft_input1024[727] ), .Q1(\fft_input1024[728] ), 
    .F0(\spi.fft_in_1023__N_300 ), .F1(\spi.fft_in_1023__N_299 ));
  spi_SLICE_837 \spi.SLICE_837 ( .DI1(\spi.fft_in_1023__N_297 ), 
    .DI0(\spi.fft_in_1023__N_298 ), .D1(\fft_output1024[729] ), 
    .C1(\fft_input1024[729] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[728] ), .B0(n17), .A0(\fft_output1024[728] ), 
    .CLK(sck_c), .Q0(\fft_input1024[729] ), .Q1(\fft_input1024[730] ), 
    .F0(\spi.fft_in_1023__N_298 ), .F1(\spi.fft_in_1023__N_297 ));
  spi_SLICE_839 \spi.SLICE_839 ( .DI1(\spi.fft_in_1023__N_295 ), 
    .DI0(\spi.fft_in_1023__N_296 ), .D1(\fft_input1024[731] ), 
    .C1(\fft_output1024[731] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[730] ), .C0(\cnt[10] ), .B0(\fft_output1024[730] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[731] ), 
    .Q1(\fft_input1024[732] ), .F0(\spi.fft_in_1023__N_296 ), 
    .F1(\spi.fft_in_1023__N_295 ));
  spi_SLICE_841 \spi.SLICE_841 ( .DI1(\spi.fft_in_1023__N_293 ), 
    .DI0(\spi.fft_in_1023__N_294 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[733] ), .A1(\fft_output1024[733] ), 
    .D0(\fft_output1024[732] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[732] ), .CLK(sck_c), .Q0(\fft_input1024[733] ), 
    .Q1(\fft_input1024[734] ), .F0(\spi.fft_in_1023__N_294 ), 
    .F1(\spi.fft_in_1023__N_293 ));
  spi_SLICE_843 \spi.SLICE_843 ( .DI1(\spi.fft_in_1023__N_291 ), 
    .DI0(\spi.fft_in_1023__N_292 ), .D1(n17), .C1(\fft_input1024[735] ), 
    .B1(\fft_output1024[735] ), .A1(\cnt[10] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[734] ), .A0(\fft_output1024[734] ), .CLK(sck_c), 
    .Q0(\fft_input1024[735] ), .Q1(\fft_input1024[736] ), 
    .F0(\spi.fft_in_1023__N_292 ), .F1(\spi.fft_in_1023__N_291 ));
  spi_SLICE_845 \spi.SLICE_845 ( .DI1(\spi.fft_in_1023__N_289 ), 
    .DI0(\spi.fft_in_1023__N_290 ), .D1(n17), .C1(\fft_input1024[737] ), 
    .B1(\fft_output1024[737] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[736] ), .B0(\fft_output1024[736] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[737] ), .Q1(\fft_input1024[738] ), 
    .F0(\spi.fft_in_1023__N_290 ), .F1(\spi.fft_in_1023__N_289 ));
  spi_SLICE_847 \spi.SLICE_847 ( .DI1(\spi.fft_in_1023__N_287 ), 
    .DI0(\spi.fft_in_1023__N_288 ), .D1(n17), .C1(\fft_input1024[739] ), 
    .B1(\fft_output1024[739] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[738] ), .B0(n17), .A0(\fft_output1024[738] ), 
    .CLK(sck_c), .Q0(\fft_input1024[739] ), .Q1(\fft_input1024[740] ), 
    .F0(\spi.fft_in_1023__N_288 ), .F1(\spi.fft_in_1023__N_287 ));
  spi_SLICE_849 \spi.SLICE_849 ( .DI1(\spi.fft_in_1023__N_285 ), 
    .DI0(\spi.fft_in_1023__N_286 ), .D1(\fft_input1024[741] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_output1024[741] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[740] ), .A0(\fft_input1024[740] ), .CLK(sck_c), 
    .Q0(\fft_input1024[741] ), .Q1(\fft_input1024[742] ), 
    .F0(\spi.fft_in_1023__N_286 ), .F1(\spi.fft_in_1023__N_285 ));
  spi_SLICE_851 \spi.SLICE_851 ( .DI1(\spi.fft_in_1023__N_283 ), 
    .DI0(\spi.fft_in_1023__N_284 ), .D1(\fft_output1024[743] ), 
    .C1(\fft_input1024[743] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[742] ), .C0(n17), .B0(\fft_output1024[742] ), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[743] ), 
    .Q1(\fft_input1024[744] ), .F0(\spi.fft_in_1023__N_284 ), 
    .F1(\spi.fft_in_1023__N_283 ));
  spi_SLICE_853 \spi.SLICE_853 ( .DI1(\spi.fft_in_1023__N_281 ), 
    .DI0(\spi.fft_in_1023__N_282 ), .D1(\fft_output1024[745] ), 
    .C1(\fft_input1024[745] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[744] ), .C0(\fft_output1024[744] ), .B0(\cnt[10] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[745] ), 
    .Q1(\fft_input1024[746] ), .F0(\spi.fft_in_1023__N_282 ), 
    .F1(\spi.fft_in_1023__N_281 ));
  spi_SLICE_855 \spi.SLICE_855 ( .DI1(\spi.fft_in_1023__N_279 ), 
    .DI0(\spi.fft_in_1023__N_280 ), .D1(\fft_output1024[747] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[747] ), .D0(\fft_input1024[746] ), 
    .C0(\fft_output1024[746] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[747] ), .Q1(\fft_input1024[748] ), 
    .F0(\spi.fft_in_1023__N_280 ), .F1(\spi.fft_in_1023__N_279 ));
  spi_SLICE_857 \spi.SLICE_857 ( .DI1(\spi.fft_in_1023__N_277 ), 
    .DI0(\spi.fft_in_1023__N_278 ), .D1(n17), .C1(\fft_input1024[749] ), 
    .B1(\fft_output1024[749] ), .A1(\cnt[10] ), .D0(\fft_input1024[748] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[748] ), .CLK(sck_c), 
    .Q0(\fft_input1024[749] ), .Q1(\fft_input1024[750] ), 
    .F0(\spi.fft_in_1023__N_278 ), .F1(\spi.fft_in_1023__N_277 ));
  spi_SLICE_859 \spi.SLICE_859 ( .DI1(\spi.fft_in_1023__N_275 ), 
    .DI0(\spi.fft_in_1023__N_276 ), .D1(n17), .C1(\fft_input1024[751] ), 
    .B1(\fft_output1024[751] ), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[750] ), .B0(n17), .A0(\fft_input1024[750] ), 
    .CLK(sck_c), .Q0(\fft_input1024[751] ), .Q1(\fft_input1024[752] ), 
    .F0(\spi.fft_in_1023__N_276 ), .F1(\spi.fft_in_1023__N_275 ));
  spi_SLICE_861 \spi.SLICE_861 ( .DI1(\spi.fft_in_1023__N_273 ), 
    .DI0(\spi.fft_in_1023__N_274 ), .D1(\fft_output1024[753] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[753] ), .D0(\fft_input1024[752] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[752] ), .CLK(sck_c), 
    .Q0(\fft_input1024[753] ), .Q1(\fft_input1024[754] ), 
    .F0(\spi.fft_in_1023__N_274 ), .F1(\spi.fft_in_1023__N_273 ));
  spi_SLICE_863 \spi.SLICE_863 ( .DI1(\spi.fft_in_1023__N_271 ), 
    .DI0(\spi.fft_in_1023__N_272 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[755] ), .A1(\fft_input1024[755] ), .D0(n17), 
    .C0(\fft_output1024[754] ), .B0(\cnt[10] ), .A0(\fft_input1024[754] ), 
    .CLK(sck_c), .Q0(\fft_input1024[755] ), .Q1(\fft_input1024[756] ), 
    .F0(\spi.fft_in_1023__N_272 ), .F1(\spi.fft_in_1023__N_271 ));
  spi_SLICE_865 \spi.SLICE_865 ( .DI1(\spi.fft_in_1023__N_269 ), 
    .DI0(\spi.fft_in_1023__N_270 ), .D1(\fft_output1024[757] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[757] ), .D0(\fft_input1024[756] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[756] ), .CLK(sck_c), 
    .Q0(\fft_input1024[757] ), .Q1(\fft_input1024[758] ), 
    .F0(\spi.fft_in_1023__N_270 ), .F1(\spi.fft_in_1023__N_269 ));
  spi_SLICE_867 \spi.SLICE_867 ( .DI1(\spi.fft_in_1023__N_267 ), 
    .DI0(\spi.fft_in_1023__N_268 ), .D1(\fft_output1024[759] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[759] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[758] ), .B0(\fft_input1024[758] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[759] ), .Q1(\fft_input1024[760] ), 
    .F0(\spi.fft_in_1023__N_268 ), .F1(\spi.fft_in_1023__N_267 ));
  spi_SLICE_869 \spi.SLICE_869 ( .DI1(\spi.fft_in_1023__N_265 ), 
    .DI0(\spi.fft_in_1023__N_266 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[761] ), .A1(\fft_output1024[761] ), 
    .D0(\fft_output1024[760] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[760] ), .CLK(sck_c), .Q0(\fft_input1024[761] ), 
    .Q1(\fft_input1024[762] ), .F0(\spi.fft_in_1023__N_266 ), 
    .F1(\spi.fft_in_1023__N_265 ));
  spi_SLICE_871 \spi.SLICE_871 ( .DI1(\spi.fft_in_1023__N_263 ), 
    .DI0(\spi.fft_in_1023__N_264 ), .D1(n17), .C1(\fft_output1024[763] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[763] ), .D0(\fft_input1024[762] ), 
    .C0(n17), .B0(\fft_output1024[762] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[763] ), .Q1(\fft_input1024[764] ), 
    .F0(\spi.fft_in_1023__N_264 ), .F1(\spi.fft_in_1023__N_263 ));
  spi_SLICE_873 \spi.SLICE_873 ( .DI1(\spi.fft_in_1023__N_261 ), 
    .DI0(\spi.fft_in_1023__N_262 ), .D1(n17), .C1(\fft_output1024[765] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[765] ), .D0(\fft_input1024[764] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[764] ), .CLK(sck_c), 
    .Q0(\fft_input1024[765] ), .Q1(\fft_input1024[766] ), 
    .F0(\spi.fft_in_1023__N_262 ), .F1(\spi.fft_in_1023__N_261 ));
  spi_SLICE_875 \spi.SLICE_875 ( .DI1(\spi.fft_in_1023__N_259 ), 
    .DI0(\spi.fft_in_1023__N_260 ), .D1(\fft_output1024[767] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[767] ), .D0(\fft_input1024[766] ), 
    .C0(\fft_output1024[766] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[767] ), .Q1(\fft_input1024[768] ), 
    .F0(\spi.fft_in_1023__N_260 ), .F1(\spi.fft_in_1023__N_259 ));
  spi_SLICE_877 \spi.SLICE_877 ( .DI1(\spi.fft_in_1023__N_257 ), 
    .DI0(\spi.fft_in_1023__N_258 ), .D1(\fft_output1024[769] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[769] ), .A1(n17), .D0(\fft_input1024[768] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[768] ), .CLK(sck_c), 
    .Q0(\fft_input1024[769] ), .Q1(\fft_input1024[770] ), 
    .F0(\spi.fft_in_1023__N_258 ), .F1(\spi.fft_in_1023__N_257 ));
  spi_SLICE_879 \spi.SLICE_879 ( .DI1(\spi.fft_in_1023__N_255 ), 
    .DI0(\spi.fft_in_1023__N_256 ), .D1(n17), .C1(\fft_input1024[771] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[771] ), .D0(\fft_output1024[770] ), 
    .C0(n17), .B0(\fft_input1024[770] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[771] ), .Q1(\fft_input1024[772] ), 
    .F0(\spi.fft_in_1023__N_256 ), .F1(\spi.fft_in_1023__N_255 ));
  spi_SLICE_881 \spi.SLICE_881 ( .DI1(\spi.fft_in_1023__N_253 ), 
    .DI0(\spi.fft_in_1023__N_254 ), .D1(n17), .C1(\fft_output1024[773] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[773] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[772] ), .A0(\fft_output1024[772] ), .CLK(sck_c), 
    .Q0(\fft_input1024[773] ), .Q1(\fft_input1024[774] ), 
    .F0(\spi.fft_in_1023__N_254 ), .F1(\spi.fft_in_1023__N_253 ));
  spi_SLICE_883 \spi.SLICE_883 ( .DI1(\spi.fft_in_1023__N_251 ), 
    .DI0(\spi.fft_in_1023__N_252 ), .D1(n17), .C1(\fft_input1024[775] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[775] ), .D0(\fft_output1024[774] ), 
    .C0(n17), .B0(\fft_input1024[774] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[775] ), .Q1(\fft_input1024[776] ), 
    .F0(\spi.fft_in_1023__N_252 ), .F1(\spi.fft_in_1023__N_251 ));
  spi_SLICE_885 \spi.SLICE_885 ( .DI1(\spi.fft_in_1023__N_249 ), 
    .DI0(\spi.fft_in_1023__N_250 ), .D1(\cnt[10] ), .C1(\fft_output1024[777] ), 
    .B1(n17), .A1(\fft_input1024[777] ), .D0(\fft_output1024[776] ), 
    .C0(\fft_input1024[776] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[777] ), .Q1(\fft_input1024[778] ), 
    .F0(\spi.fft_in_1023__N_250 ), .F1(\spi.fft_in_1023__N_249 ));
  spi_SLICE_887 \spi.SLICE_887 ( .DI1(\spi.fft_in_1023__N_247 ), 
    .DI0(\spi.fft_in_1023__N_248 ), .D1(n17), .C1(\fft_input1024[779] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[779] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[778] ), .B0(\fft_output1024[778] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[779] ), .Q1(\fft_input1024[780] ), 
    .F0(\spi.fft_in_1023__N_248 ), .F1(\spi.fft_in_1023__N_247 ));
  spi_SLICE_889 \spi.SLICE_889 ( .DI1(\spi.fft_in_1023__N_245 ), 
    .DI0(\spi.fft_in_1023__N_246 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[781] ), .A1(\fft_input1024[781] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_output1024[780] ), .A0(\fft_input1024[780] ), 
    .CLK(sck_c), .Q0(\fft_input1024[781] ), .Q1(\fft_input1024[782] ), 
    .F0(\spi.fft_in_1023__N_246 ), .F1(\spi.fft_in_1023__N_245 ));
  spi_SLICE_891 \spi.SLICE_891 ( .DI1(\spi.fft_in_1023__N_243 ), 
    .DI0(\spi.fft_in_1023__N_244 ), .D1(\cnt[10] ), .C1(\fft_input1024[783] ), 
    .B1(n17), .A1(\fft_output1024[783] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[782] ), .B0(\fft_input1024[782] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[783] ), .Q1(\fft_input1024[784] ), 
    .F0(\spi.fft_in_1023__N_244 ), .F1(\spi.fft_in_1023__N_243 ));
  spi_SLICE_893 \spi.SLICE_893 ( .DI1(\spi.fft_in_1023__N_241 ), 
    .DI0(\spi.fft_in_1023__N_242 ), .D1(\cnt[10] ), .C1(\fft_input1024[785] ), 
    .B1(n17), .A1(\fft_output1024[785] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[784] ), .B0(n17), .A0(\fft_input1024[784] ), 
    .CLK(sck_c), .Q0(\fft_input1024[785] ), .Q1(\fft_input1024[786] ), 
    .F0(\spi.fft_in_1023__N_242 ), .F1(\spi.fft_in_1023__N_241 ));
  spi_SLICE_895 \spi.SLICE_895 ( .DI1(\spi.fft_in_1023__N_239 ), 
    .DI0(\spi.fft_in_1023__N_240 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[787] ), .A1(\fft_input1024[787] ), 
    .D0(\fft_output1024[786] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[786] ), .CLK(sck_c), .Q0(\fft_input1024[787] ), 
    .Q1(\fft_input1024[788] ), .F0(\spi.fft_in_1023__N_240 ), 
    .F1(\spi.fft_in_1023__N_239 ));
  spi_SLICE_897 \spi.SLICE_897 ( .DI1(\spi.fft_in_1023__N_237 ), 
    .DI0(\spi.fft_in_1023__N_238 ), .D1(n17), .C1(\fft_input1024[789] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[789] ), .D0(\fft_input1024[788] ), 
    .C0(\fft_output1024[788] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[789] ), .Q1(\fft_input1024[790] ), 
    .F0(\spi.fft_in_1023__N_238 ), .F1(\spi.fft_in_1023__N_237 ));
  spi_SLICE_899 \spi.SLICE_899 ( .DI1(\spi.fft_in_1023__N_235 ), 
    .DI0(\spi.fft_in_1023__N_236 ), .D1(n17), .C1(\fft_input1024[791] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[791] ), .D0(\fft_output1024[790] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[790] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[791] ), .Q1(\fft_input1024[792] ), 
    .F0(\spi.fft_in_1023__N_236 ), .F1(\spi.fft_in_1023__N_235 ));
  spi_SLICE_901 \spi.SLICE_901 ( .DI1(\spi.fft_in_1023__N_233 ), 
    .DI0(\spi.fft_in_1023__N_234 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[793] ), .A1(\fft_input1024[793] ), 
    .D0(\fft_input1024[792] ), .C0(\cnt[10] ), .B0(\fft_output1024[792] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[793] ), 
    .Q1(\fft_input1024[794] ), .F0(\spi.fft_in_1023__N_234 ), 
    .F1(\spi.fft_in_1023__N_233 ));
  spi_SLICE_903 \spi.SLICE_903 ( .DI1(\spi.fft_in_1023__N_231 ), 
    .DI0(\spi.fft_in_1023__N_232 ), .D1(\cnt[10] ), .C1(\fft_output1024[795] ), 
    .B1(n17), .A1(\fft_input1024[795] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[794] ), .A0(\fft_input1024[794] ), .CLK(sck_c), 
    .Q0(\fft_input1024[795] ), .Q1(\fft_input1024[796] ), 
    .F0(\spi.fft_in_1023__N_232 ), .F1(\spi.fft_in_1023__N_231 ));
  spi_SLICE_905 \spi.SLICE_905 ( .DI1(\spi.fft_in_1023__N_229 ), 
    .DI0(\spi.fft_in_1023__N_230 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[797] ), .A1(\fft_input1024[797] ), 
    .D0(\fft_input1024[796] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[796] ), .CLK(sck_c), .Q0(\fft_input1024[797] ), 
    .Q1(\fft_input1024[798] ), .F0(\spi.fft_in_1023__N_230 ), 
    .F1(\spi.fft_in_1023__N_229 ));
  spi_SLICE_907 \spi.SLICE_907 ( .DI1(\spi.fft_in_1023__N_227 ), 
    .DI0(\spi.fft_in_1023__N_228 ), .D1(n17), .C1(\fft_input1024[799] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[799] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[798] ), .A0(\fft_input1024[798] ), .CLK(sck_c), 
    .Q0(\fft_input1024[799] ), .Q1(\fft_input1024[800] ), 
    .F0(\spi.fft_in_1023__N_228 ), .F1(\spi.fft_in_1023__N_227 ));
  spi_SLICE_909 \spi.SLICE_909 ( .DI1(\spi.fft_in_1023__N_225 ), 
    .DI0(\spi.fft_in_1023__N_226 ), .D1(\fft_output1024[801] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[801] ), .D0(\fft_input1024[800] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[800] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[801] ), .Q1(\fft_input1024[802] ), 
    .F0(\spi.fft_in_1023__N_226 ), .F1(\spi.fft_in_1023__N_225 ));
  spi_SLICE_911 \spi.SLICE_911 ( .DI1(\spi.fft_in_1023__N_223 ), 
    .DI0(\spi.fft_in_1023__N_224 ), .D1(\fft_output1024[803] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[803] ), .D0(\fft_output1024[802] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[802] ), .CLK(sck_c), 
    .Q0(\fft_input1024[803] ), .Q1(\fft_input1024[804] ), 
    .F0(\spi.fft_in_1023__N_224 ), .F1(\spi.fft_in_1023__N_223 ));
  spi_SLICE_913 \spi.SLICE_913 ( .DI1(\spi.fft_in_1023__N_221 ), 
    .DI0(\spi.fft_in_1023__N_222 ), .D1(\cnt[10] ), .C1(\fft_output1024[805] ), 
    .B1(n17), .A1(\fft_input1024[805] ), .D0(\fft_output1024[804] ), 
    .C0(\fft_input1024[804] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[805] ), .Q1(\fft_input1024[806] ), 
    .F0(\spi.fft_in_1023__N_222 ), .F1(\spi.fft_in_1023__N_221 ));
  spi_SLICE_915 \spi.SLICE_915 ( .DI1(\spi.fft_in_1023__N_219 ), 
    .DI0(\spi.fft_in_1023__N_220 ), .D1(\cnt[10] ), .C1(\fft_output1024[807] ), 
    .B1(n17), .A1(\fft_input1024[807] ), .D0(\fft_output1024[806] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[806] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[807] ), .Q1(\fft_input1024[808] ), 
    .F0(\spi.fft_in_1023__N_220 ), .F1(\spi.fft_in_1023__N_219 ));
  spi_SLICE_917 \spi.SLICE_917 ( .DI1(\spi.fft_in_1023__N_217 ), 
    .DI0(\spi.fft_in_1023__N_218 ), .D1(\cnt[10] ), .C1(\fft_output1024[809] ), 
    .B1(\fft_input1024[809] ), .A1(n17), .D0(\fft_output1024[808] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_input1024[808] ), .CLK(sck_c), 
    .Q0(\fft_input1024[809] ), .Q1(\fft_input1024[810] ), 
    .F0(\spi.fft_in_1023__N_218 ), .F1(\spi.fft_in_1023__N_217 ));
  spi_SLICE_919 \spi.SLICE_919 ( .DI1(\spi.fft_in_1023__N_215 ), 
    .DI0(\spi.fft_in_1023__N_216 ), .D1(\fft_output1024[811] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[811] ), .D0(\fft_input1024[810] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[810] ), .CLK(sck_c), 
    .Q0(\fft_input1024[811] ), .Q1(\fft_input1024[812] ), 
    .F0(\spi.fft_in_1023__N_216 ), .F1(\spi.fft_in_1023__N_215 ));
  spi_SLICE_921 \spi.SLICE_921 ( .DI1(\spi.fft_in_1023__N_213 ), 
    .DI0(\spi.fft_in_1023__N_214 ), .D1(n17), .C1(\fft_input1024[813] ), 
    .B1(\fft_output1024[813] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[812] ), .B0(\cnt[10] ), .A0(\fft_output1024[812] ), 
    .CLK(sck_c), .Q0(\fft_input1024[813] ), .Q1(\fft_input1024[814] ), 
    .F0(\spi.fft_in_1023__N_214 ), .F1(\spi.fft_in_1023__N_213 ));
  spi_SLICE_923 \spi.SLICE_923 ( .DI1(\spi.fft_in_1023__N_211 ), 
    .DI0(\spi.fft_in_1023__N_212 ), .D1(n17), .C1(\fft_input1024[815] ), 
    .B1(\fft_output1024[815] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_output1024[814] ), .B0(\cnt[10] ), .A0(\fft_input1024[814] ), 
    .CLK(sck_c), .Q0(\fft_input1024[815] ), .Q1(\fft_input1024[816] ), 
    .F0(\spi.fft_in_1023__N_212 ), .F1(\spi.fft_in_1023__N_211 ));
  spi_SLICE_925 \spi.SLICE_925 ( .DI1(\spi.fft_in_1023__N_209 ), 
    .DI0(\spi.fft_in_1023__N_210 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[817] ), .A1(\fft_input1024[817] ), .D0(n17), 
    .C0(\fft_output1024[816] ), .B0(\fft_input1024[816] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[817] ), .Q1(\fft_input1024[818] ), 
    .F0(\spi.fft_in_1023__N_210 ), .F1(\spi.fft_in_1023__N_209 ));
  spi_SLICE_927 \spi.SLICE_927 ( .DI1(\spi.fft_in_1023__N_207 ), 
    .DI0(\spi.fft_in_1023__N_208 ), .D1(\cnt[10] ), .C1(\fft_input1024[819] ), 
    .B1(\fft_output1024[819] ), .A1(n17), .D0(n17), .C0(\fft_output1024[818] ), 
    .B0(\fft_input1024[818] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[819] ), .Q1(\fft_input1024[820] ), 
    .F0(\spi.fft_in_1023__N_208 ), .F1(\spi.fft_in_1023__N_207 ));
  spi_SLICE_929 \spi.SLICE_929 ( .DI1(\spi.fft_in_1023__N_205 ), 
    .DI0(\spi.fft_in_1023__N_206 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[821] ), .A1(\fft_input1024[821] ), .D0(n17), 
    .C0(\fft_output1024[820] ), .B0(\cnt[10] ), .A0(\fft_input1024[820] ), 
    .CLK(sck_c), .Q0(\fft_input1024[821] ), .Q1(\fft_input1024[822] ), 
    .F0(\spi.fft_in_1023__N_206 ), .F1(\spi.fft_in_1023__N_205 ));
  spi_SLICE_931 \spi.SLICE_931 ( .DI1(\spi.fft_in_1023__N_203 ), 
    .DI0(\spi.fft_in_1023__N_204 ), .D1(\fft_output1024[823] ), 
    .C1(\fft_input1024[823] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[822] ), .A0(\fft_output1024[822] ), 
    .CLK(sck_c), .Q0(\fft_input1024[823] ), .Q1(\fft_input1024[824] ), 
    .F0(\spi.fft_in_1023__N_204 ), .F1(\spi.fft_in_1023__N_203 ));
  spi_SLICE_933 \spi.SLICE_933 ( .DI1(\spi.fft_in_1023__N_201 ), 
    .DI0(\spi.fft_in_1023__N_202 ), .D1(\fft_output1024[825] ), .C1(n17), 
    .B1(\fft_input1024[825] ), .A1(\cnt[10] ), .D0(\fft_input1024[824] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[824] ), .CLK(sck_c), 
    .Q0(\fft_input1024[825] ), .Q1(\fft_input1024[826] ), 
    .F0(\spi.fft_in_1023__N_202 ), .F1(\spi.fft_in_1023__N_201 ));
  spi_SLICE_935 \spi.SLICE_935 ( .DI1(\spi.fft_in_1023__N_199 ), 
    .DI0(\spi.fft_in_1023__N_200 ), .D1(\cnt[10] ), .C1(\fft_input1024[827] ), 
    .B1(\fft_output1024[827] ), .A1(n17), .D0(\fft_input1024[826] ), 
    .C0(\cnt[10] ), .B0(n17), .A0(\fft_output1024[826] ), .CLK(sck_c), 
    .Q0(\fft_input1024[827] ), .Q1(\fft_input1024[828] ), 
    .F0(\spi.fft_in_1023__N_200 ), .F1(\spi.fft_in_1023__N_199 ));
  spi_SLICE_937 \spi.SLICE_937 ( .DI1(\spi.fft_in_1023__N_197 ), 
    .DI0(\spi.fft_in_1023__N_198 ), .D1(\fft_output1024[829] ), 
    .C1(\fft_input1024[829] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[828] ), .C0(\fft_output1024[828] ), .B0(n17), 
    .A0(\cnt[10] ), .CLK(sck_c), .Q0(\fft_input1024[829] ), 
    .Q1(\fft_input1024[830] ), .F0(\spi.fft_in_1023__N_198 ), 
    .F1(\spi.fft_in_1023__N_197 ));
  spi_SLICE_939 \spi.SLICE_939 ( .DI1(\spi.fft_in_1023__N_195 ), 
    .DI0(\spi.fft_in_1023__N_196 ), .D1(n17), .C1(\fft_output1024[831] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[831] ), .D0(\fft_input1024[830] ), 
    .C0(n17), .B0(\fft_output1024[830] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[831] ), .Q1(\fft_input1024[832] ), 
    .F0(\spi.fft_in_1023__N_196 ), .F1(\spi.fft_in_1023__N_195 ));
  spi_SLICE_941 \spi.SLICE_941 ( .DI1(\spi.fft_in_1023__N_193 ), 
    .DI0(\spi.fft_in_1023__N_194 ), .D1(\cnt[10] ), .C1(\fft_input1024[833] ), 
    .B1(n17), .A1(\fft_output1024[833] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[832] ), .A0(\fft_input1024[832] ), .CLK(sck_c), 
    .Q0(\fft_input1024[833] ), .Q1(\fft_input1024[834] ), 
    .F0(\spi.fft_in_1023__N_194 ), .F1(\spi.fft_in_1023__N_193 ));
  spi_SLICE_943 \spi.SLICE_943 ( .DI1(\spi.fft_in_1023__N_191 ), 
    .DI0(\spi.fft_in_1023__N_192 ), .D1(n17), .C1(\fft_input1024[835] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[835] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[834] ), .B0(\fft_output1024[834] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[835] ), .Q1(\fft_input1024[836] ), 
    .F0(\spi.fft_in_1023__N_192 ), .F1(\spi.fft_in_1023__N_191 ));
  spi_SLICE_945 \spi.SLICE_945 ( .DI1(\spi.fft_in_1023__N_189 ), 
    .DI0(\spi.fft_in_1023__N_190 ), .D1(\fft_output1024[837] ), .C1(\cnt[10] ), 
    .B1(\fft_input1024[837] ), .A1(n17), .D0(\fft_input1024[836] ), 
    .C0(\fft_output1024[836] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[837] ), .Q1(\fft_input1024[838] ), 
    .F0(\spi.fft_in_1023__N_190 ), .F1(\spi.fft_in_1023__N_189 ));
  spi_SLICE_947 \spi.SLICE_947 ( .DI1(\spi.fft_in_1023__N_187 ), 
    .DI0(\spi.fft_in_1023__N_188 ), .D1(\cnt[10] ), .C1(\fft_input1024[839] ), 
    .B1(n17), .A1(\fft_output1024[839] ), .D0(\fft_output1024[838] ), 
    .C0(\fft_input1024[838] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[839] ), .Q1(\fft_input1024[840] ), 
    .F0(\spi.fft_in_1023__N_188 ), .F1(\spi.fft_in_1023__N_187 ));
  spi_SLICE_949 \spi.SLICE_949 ( .DI1(\spi.fft_in_1023__N_185 ), 
    .DI0(\spi.fft_in_1023__N_186 ), .D1(\fft_output1024[841] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[841] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[840] ), .A0(\fft_input1024[840] ), .CLK(sck_c), 
    .Q0(\fft_input1024[841] ), .Q1(\fft_input1024[842] ), 
    .F0(\spi.fft_in_1023__N_186 ), .F1(\spi.fft_in_1023__N_185 ));
  spi_SLICE_951 \spi.SLICE_951 ( .DI1(\spi.fft_in_1023__N_183 ), 
    .DI0(\spi.fft_in_1023__N_184 ), .D1(n17), .C1(\fft_input1024[843] ), 
    .B1(\fft_output1024[843] ), .A1(\cnt[10] ), .D0(\fft_input1024[842] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[842] ), .CLK(sck_c), 
    .Q0(\fft_input1024[843] ), .Q1(\fft_input1024[844] ), 
    .F0(\spi.fft_in_1023__N_184 ), .F1(\spi.fft_in_1023__N_183 ));
  spi_SLICE_953 \spi.SLICE_953 ( .DI1(\spi.fft_in_1023__N_181 ), 
    .DI0(\spi.fft_in_1023__N_182 ), .D1(\cnt[10] ), .C1(\fft_input1024[845] ), 
    .B1(\fft_output1024[845] ), .A1(n17), .D0(n17), .C0(\fft_output1024[844] ), 
    .B0(\fft_input1024[844] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[845] ), .Q1(\fft_input1024[846] ), 
    .F0(\spi.fft_in_1023__N_182 ), .F1(\spi.fft_in_1023__N_181 ));
  spi_SLICE_955 \spi.SLICE_955 ( .DI1(\spi.fft_in_1023__N_179 ), 
    .DI0(\spi.fft_in_1023__N_180 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_input1024[847] ), .A1(\fft_output1024[847] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_output1024[846] ), .A0(\fft_input1024[846] ), 
    .CLK(sck_c), .Q0(\fft_input1024[847] ), .Q1(\fft_input1024[848] ), 
    .F0(\spi.fft_in_1023__N_180 ), .F1(\spi.fft_in_1023__N_179 ));
  spi_SLICE_957 \spi.SLICE_957 ( .DI1(\spi.fft_in_1023__N_177 ), 
    .DI0(\spi.fft_in_1023__N_178 ), .D1(n17), .C1(\fft_input1024[849] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[849] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[848] ), .A0(\fft_output1024[848] ), .CLK(sck_c), 
    .Q0(\fft_input1024[849] ), .Q1(\fft_input1024[850] ), 
    .F0(\spi.fft_in_1023__N_178 ), .F1(\spi.fft_in_1023__N_177 ));
  spi_SLICE_959 \spi.SLICE_959 ( .DI1(\spi.fft_in_1023__N_175 ), 
    .DI0(\spi.fft_in_1023__N_176 ), .D1(\fft_output1024[851] ), 
    .C1(\fft_input1024[851] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[850] ), .B0(\fft_input1024[850] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[851] ), .Q1(\fft_input1024[852] ), 
    .F0(\spi.fft_in_1023__N_176 ), .F1(\spi.fft_in_1023__N_175 ));
  spi_SLICE_961 \spi.SLICE_961 ( .DI1(\spi.fft_in_1023__N_173 ), 
    .DI0(\spi.fft_in_1023__N_174 ), .D1(\fft_output1024[853] ), 
    .C1(\fft_input1024[853] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[852] ), .A0(\fft_output1024[852] ), 
    .CLK(sck_c), .Q0(\fft_input1024[853] ), .Q1(\fft_input1024[854] ), 
    .F0(\spi.fft_in_1023__N_174 ), .F1(\spi.fft_in_1023__N_173 ));
  spi_SLICE_963 \spi.SLICE_963 ( .DI1(\spi.fft_in_1023__N_171 ), 
    .DI0(\spi.fft_in_1023__N_172 ), .D1(\cnt[10] ), .C1(\fft_input1024[855] ), 
    .B1(\fft_output1024[855] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[854] ), .B0(n17), .A0(\fft_output1024[854] ), 
    .CLK(sck_c), .Q0(\fft_input1024[855] ), .Q1(\fft_input1024[856] ), 
    .F0(\spi.fft_in_1023__N_172 ), .F1(\spi.fft_in_1023__N_171 ));
  spi_SLICE_965 \spi.SLICE_965 ( .DI1(\spi.fft_in_1023__N_169 ), 
    .DI0(\spi.fft_in_1023__N_170 ), .D1(n17), .C1(\fft_input1024[857] ), 
    .B1(\fft_output1024[857] ), .A1(\cnt[10] ), .D0(\fft_input1024[856] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_output1024[856] ), .CLK(sck_c), 
    .Q0(\fft_input1024[857] ), .Q1(\fft_input1024[858] ), 
    .F0(\spi.fft_in_1023__N_170 ), .F1(\spi.fft_in_1023__N_169 ));
  spi_SLICE_967 \spi.SLICE_967 ( .DI1(\spi.fft_in_1023__N_167 ), 
    .DI0(\spi.fft_in_1023__N_168 ), .D1(\fft_output1024[859] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[859] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[858] ), .B0(\fft_input1024[858] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[859] ), .Q1(\fft_input1024[860] ), 
    .F0(\spi.fft_in_1023__N_168 ), .F1(\spi.fft_in_1023__N_167 ));
  spi_SLICE_969 \spi.SLICE_969 ( .DI1(\spi.fft_in_1023__N_165 ), 
    .DI0(\spi.fft_in_1023__N_166 ), .D1(\cnt[10] ), .C1(\fft_output1024[861] ), 
    .B1(n17), .A1(\fft_input1024[861] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_output1024[860] ), .A0(\fft_input1024[860] ), .CLK(sck_c), 
    .Q0(\fft_input1024[861] ), .Q1(\fft_input1024[862] ), 
    .F0(\spi.fft_in_1023__N_166 ), .F1(\spi.fft_in_1023__N_165 ));
  spi_SLICE_971 \spi.SLICE_971 ( .DI1(\spi.fft_in_1023__N_163 ), 
    .DI0(\spi.fft_in_1023__N_164 ), .D1(n17), .C1(\fft_input1024[863] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[863] ), .D0(\fft_output1024[862] ), 
    .C0(n17), .B0(\fft_input1024[862] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[863] ), .Q1(\fft_input1024[864] ), 
    .F0(\spi.fft_in_1023__N_164 ), .F1(\spi.fft_in_1023__N_163 ));
  spi_SLICE_973 \spi.SLICE_973 ( .DI1(\spi.fft_in_1023__N_161 ), 
    .DI0(\spi.fft_in_1023__N_162 ), .D1(\cnt[10] ), .C1(\fft_input1024[865] ), 
    .B1(n17), .A1(\fft_output1024[865] ), .D0(\fft_input1024[864] ), .C0(n17), 
    .B0(\fft_output1024[864] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[865] ), .Q1(\fft_input1024[866] ), 
    .F0(\spi.fft_in_1023__N_162 ), .F1(\spi.fft_in_1023__N_161 ));
  spi_SLICE_975 \spi.SLICE_975 ( .DI1(\spi.fft_in_1023__N_159 ), 
    .DI0(\spi.fft_in_1023__N_160 ), .D1(\cnt[10] ), .C1(\fft_input1024[867] ), 
    .B1(n17), .A1(\fft_output1024[867] ), .D0(\cnt[10] ), .C0(n17), 
    .B0(\fft_input1024[866] ), .A0(\fft_output1024[866] ), .CLK(sck_c), 
    .Q0(\fft_input1024[867] ), .Q1(\fft_input1024[868] ), 
    .F0(\spi.fft_in_1023__N_160 ), .F1(\spi.fft_in_1023__N_159 ));
  spi_SLICE_977 \spi.SLICE_977 ( .DI1(\spi.fft_in_1023__N_157 ), 
    .DI0(\spi.fft_in_1023__N_158 ), .D1(\fft_output1024[869] ), 
    .C1(\fft_input1024[869] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[868] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[868] ), .CLK(sck_c), .Q0(\fft_input1024[869] ), 
    .Q1(\fft_input1024[870] ), .F0(\spi.fft_in_1023__N_158 ), 
    .F1(\spi.fft_in_1023__N_157 ));
  spi_SLICE_979 \spi.SLICE_979 ( .DI1(\spi.fft_in_1023__N_155 ), 
    .DI0(\spi.fft_in_1023__N_156 ), .D1(\fft_output1024[871] ), 
    .C1(\fft_input1024[871] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[870] ), .B0(\fft_input1024[870] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[871] ), .Q1(\fft_input1024[872] ), 
    .F0(\spi.fft_in_1023__N_156 ), .F1(\spi.fft_in_1023__N_155 ));
  spi_SLICE_981 \spi.SLICE_981 ( .DI1(\spi.fft_in_1023__N_153 ), 
    .DI0(\spi.fft_in_1023__N_154 ), .D1(\fft_output1024[873] ), 
    .C1(\fft_input1024[873] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[872] ), .B0(n17), .A0(\fft_input1024[872] ), 
    .CLK(sck_c), .Q0(\fft_input1024[873] ), .Q1(\fft_input1024[874] ), 
    .F0(\spi.fft_in_1023__N_154 ), .F1(\spi.fft_in_1023__N_153 ));
  spi_SLICE_983 \spi.SLICE_983 ( .DI1(\spi.fft_in_1023__N_151 ), 
    .DI0(\spi.fft_in_1023__N_152 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[875] ), .A1(\fft_input1024[875] ), .D0(n17), 
    .C0(\fft_input1024[874] ), .B0(\cnt[10] ), .A0(\fft_output1024[874] ), 
    .CLK(sck_c), .Q0(\fft_input1024[875] ), .Q1(\fft_input1024[876] ), 
    .F0(\spi.fft_in_1023__N_152 ), .F1(\spi.fft_in_1023__N_151 ));
  spi_SLICE_985 \spi.SLICE_985 ( .DI1(\spi.fft_in_1023__N_149 ), 
    .DI0(\spi.fft_in_1023__N_150 ), .D1(n17), .C1(\fft_output1024[877] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[877] ), .D0(n17), 
    .C0(\fft_input1024[876] ), .B0(\cnt[10] ), .A0(\fft_output1024[876] ), 
    .CLK(sck_c), .Q0(\fft_input1024[877] ), .Q1(\fft_input1024[878] ), 
    .F0(\spi.fft_in_1023__N_150 ), .F1(\spi.fft_in_1023__N_149 ));
  spi_SLICE_987 \spi.SLICE_987 ( .DI1(\spi.fft_in_1023__N_147 ), 
    .DI0(\spi.fft_in_1023__N_148 ), .D1(n17), .C1(\fft_input1024[879] ), 
    .B1(\fft_output1024[879] ), .A1(\cnt[10] ), .D0(\fft_input1024[878] ), 
    .C0(\fft_output1024[878] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[879] ), .Q1(\fft_input1024[880] ), 
    .F0(\spi.fft_in_1023__N_148 ), .F1(\spi.fft_in_1023__N_147 ));
  spi_SLICE_989 \spi.SLICE_989 ( .DI1(\spi.fft_in_1023__N_145 ), 
    .DI0(\spi.fft_in_1023__N_146 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[881] ), .A1(\fft_input1024[881] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[880] ), .B0(\fft_input1024[880] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[881] ), .Q1(\fft_input1024[882] ), 
    .F0(\spi.fft_in_1023__N_146 ), .F1(\spi.fft_in_1023__N_145 ));
  spi_SLICE_991 \spi.SLICE_991 ( .DI1(\spi.fft_in_1023__N_143 ), 
    .DI0(\spi.fft_in_1023__N_144 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[883] ), .A1(\fft_output1024[883] ), 
    .D0(\fft_input1024[882] ), .C0(\cnt[10] ), .B0(\fft_output1024[882] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[883] ), 
    .Q1(\fft_input1024[884] ), .F0(\spi.fft_in_1023__N_144 ), 
    .F1(\spi.fft_in_1023__N_143 ));
  spi_SLICE_993 \spi.SLICE_993 ( .DI1(\spi.fft_in_1023__N_141 ), 
    .DI0(\spi.fft_in_1023__N_142 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[885] ), .A1(\fft_input1024[885] ), .D0(n17), 
    .C0(\fft_input1024[884] ), .B0(\cnt[10] ), .A0(\fft_output1024[884] ), 
    .CLK(sck_c), .Q0(\fft_input1024[885] ), .Q1(\fft_input1024[886] ), 
    .F0(\spi.fft_in_1023__N_142 ), .F1(\spi.fft_in_1023__N_141 ));
  spi_SLICE_995 \spi.SLICE_995 ( .DI1(\spi.fft_in_1023__N_139 ), 
    .DI0(\spi.fft_in_1023__N_140 ), .D1(\cnt[10] ), .C1(\fft_input1024[887] ), 
    .B1(n17), .A1(\fft_output1024[887] ), .D0(\fft_input1024[886] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[886] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[887] ), .Q1(\fft_input1024[888] ), 
    .F0(\spi.fft_in_1023__N_140 ), .F1(\spi.fft_in_1023__N_139 ));
  spi_SLICE_997 \spi.SLICE_997 ( .DI1(\spi.fft_in_1023__N_137 ), 
    .DI0(\spi.fft_in_1023__N_138 ), .D1(\fft_output1024[889] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[889] ), .D0(\fft_output1024[888] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[888] ), .CLK(sck_c), 
    .Q0(\fft_input1024[889] ), .Q1(\fft_input1024[890] ), 
    .F0(\spi.fft_in_1023__N_138 ), .F1(\spi.fft_in_1023__N_137 ));
  spi_SLICE_999 \spi.SLICE_999 ( .DI1(\spi.fft_in_1023__N_135 ), 
    .DI0(\spi.fft_in_1023__N_136 ), .D1(\cnt[10] ), .C1(\fft_output1024[891] ), 
    .B1(n17), .A1(\fft_input1024[891] ), .D0(n17), .C0(\fft_output1024[890] ), 
    .B0(\cnt[10] ), .A0(\fft_input1024[890] ), .CLK(sck_c), 
    .Q0(\fft_input1024[891] ), .Q1(\fft_input1024[892] ), 
    .F0(\spi.fft_in_1023__N_136 ), .F1(\spi.fft_in_1023__N_135 ));
  spi_SLICE_1001 \spi.SLICE_1001 ( .DI1(\spi.fft_in_1023__N_133 ), 
    .DI0(\spi.fft_in_1023__N_134 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[893] ), .A1(\fft_input1024[893] ), .D0(n17), 
    .C0(\fft_output1024[892] ), .B0(\fft_input1024[892] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[893] ), .Q1(\fft_input1024[894] ), 
    .F0(\spi.fft_in_1023__N_134 ), .F1(\spi.fft_in_1023__N_133 ));
  spi_SLICE_1003 \spi.SLICE_1003 ( .DI1(\spi.fft_in_1023__N_131 ), 
    .DI0(\spi.fft_in_1023__N_132 ), .D1(\fft_output1024[895] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[895] ), .D0(\fft_output1024[894] ), 
    .C0(\fft_input1024[894] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[895] ), .Q1(\fft_input1024[896] ), 
    .F0(\spi.fft_in_1023__N_132 ), .F1(\spi.fft_in_1023__N_131 ));
  spi_SLICE_1005 \spi.SLICE_1005 ( .DI1(\spi.fft_in_1023__N_129 ), 
    .DI0(\spi.fft_in_1023__N_130 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[897] ), .A1(\fft_input1024[897] ), .D0(n17), 
    .C0(\fft_input1024[896] ), .B0(\fft_output1024[896] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[897] ), .Q1(\fft_input1024[898] ), 
    .F0(\spi.fft_in_1023__N_130 ), .F1(\spi.fft_in_1023__N_129 ));
  spi_SLICE_1007 \spi.SLICE_1007 ( .DI1(\spi.fft_in_1023__N_127 ), 
    .DI0(\spi.fft_in_1023__N_128 ), .D1(n17), .C1(\fft_input1024[899] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[899] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_output1024[898] ), .A0(\fft_input1024[898] ), .CLK(sck_c), 
    .Q0(\fft_input1024[899] ), .Q1(\fft_input1024[900] ), 
    .F0(\spi.fft_in_1023__N_128 ), .F1(\spi.fft_in_1023__N_127 ));
  spi_SLICE_1009 \spi.SLICE_1009 ( .DI1(\spi.fft_in_1023__N_125 ), 
    .DI0(\spi.fft_in_1023__N_126 ), .D1(\cnt[10] ), .C1(\fft_output1024[901] ), 
    .B1(\fft_input1024[901] ), .A1(n17), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[900] ), .A0(\fft_output1024[900] ), .CLK(sck_c), 
    .Q0(\fft_input1024[901] ), .Q1(\fft_input1024[902] ), 
    .F0(\spi.fft_in_1023__N_126 ), .F1(\spi.fft_in_1023__N_125 ));
  spi_SLICE_1011 \spi.SLICE_1011 ( .DI1(\spi.fft_in_1023__N_123 ), 
    .DI0(\spi.fft_in_1023__N_124 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_input1024[903] ), .A1(\fft_output1024[903] ), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_output1024[902] ), .A0(\fft_input1024[902] ), 
    .CLK(sck_c), .Q0(\fft_input1024[903] ), .Q1(\fft_input1024[904] ), 
    .F0(\spi.fft_in_1023__N_124 ), .F1(\spi.fft_in_1023__N_123 ));
  spi_SLICE_1013 \spi.SLICE_1013 ( .DI1(\spi.fft_in_1023__N_121 ), 
    .DI0(\spi.fft_in_1023__N_122 ), .D1(n17), .C1(\fft_input1024[905] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[905] ), .D0(\fft_input1024[904] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[904] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[905] ), .Q1(\fft_input1024[906] ), 
    .F0(\spi.fft_in_1023__N_122 ), .F1(\spi.fft_in_1023__N_121 ));
  spi_SLICE_1015 \spi.SLICE_1015 ( .DI1(\spi.fft_in_1023__N_119 ), 
    .DI0(\spi.fft_in_1023__N_120 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[907] ), .A1(\fft_input1024[907] ), 
    .D0(\fft_input1024[906] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[906] ), .CLK(sck_c), .Q0(\fft_input1024[907] ), 
    .Q1(\fft_input1024[908] ), .F0(\spi.fft_in_1023__N_120 ), 
    .F1(\spi.fft_in_1023__N_119 ));
  spi_SLICE_1017 \spi.SLICE_1017 ( .DI1(\spi.fft_in_1023__N_117 ), 
    .DI0(\spi.fft_in_1023__N_118 ), .D1(\cnt[10] ), .C1(\fft_input1024[909] ), 
    .B1(\fft_output1024[909] ), .A1(n17), .D0(\fft_input1024[908] ), 
    .C0(\fft_output1024[908] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[909] ), .Q1(\fft_input1024[910] ), 
    .F0(\spi.fft_in_1023__N_118 ), .F1(\spi.fft_in_1023__N_117 ));
  spi_SLICE_1019 \spi.SLICE_1019 ( .DI1(\spi.fft_in_1023__N_115 ), 
    .DI0(\spi.fft_in_1023__N_116 ), .D1(\fft_output1024[911] ), 
    .C1(\fft_input1024[911] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_output1024[910] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_input1024[910] ), .CLK(sck_c), .Q0(\fft_input1024[911] ), 
    .Q1(\fft_input1024[912] ), .F0(\spi.fft_in_1023__N_116 ), 
    .F1(\spi.fft_in_1023__N_115 ));
  spi_SLICE_1021 \spi.SLICE_1021 ( .DI1(\spi.fft_in_1023__N_113 ), 
    .DI0(\spi.fft_in_1023__N_114 ), .D1(\cnt[10] ), .C1(\fft_output1024[913] ), 
    .B1(n17), .A1(\fft_input1024[913] ), .D0(\fft_output1024[912] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[912] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[913] ), .Q1(\fft_input1024[914] ), 
    .F0(\spi.fft_in_1023__N_114 ), .F1(\spi.fft_in_1023__N_113 ));
  spi_SLICE_1023 \spi.SLICE_1023 ( .DI1(\spi.fft_in_1023__N_111 ), 
    .DI0(\spi.fft_in_1023__N_112 ), .D1(\fft_output1024[915] ), 
    .C1(\fft_input1024[915] ), .B1(\cnt[10] ), .A1(n17), 
    .D0(\fft_input1024[914] ), .C0(\cnt[10] ), .B0(\fft_output1024[914] ), 
    .A0(n17), .CLK(sck_c), .Q0(\fft_input1024[915] ), 
    .Q1(\fft_input1024[916] ), .F0(\spi.fft_in_1023__N_112 ), 
    .F1(\spi.fft_in_1023__N_111 ));
  spi_SLICE_1025 \spi.SLICE_1025 ( .DI1(\spi.fft_in_1023__N_109 ), 
    .DI0(\spi.fft_in_1023__N_110 ), .D1(\fft_output1024[917] ), 
    .C1(\fft_input1024[917] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_output1024[916] ), .B0(n17), .A0(\fft_input1024[916] ), 
    .CLK(sck_c), .Q0(\fft_input1024[917] ), .Q1(\fft_input1024[918] ), 
    .F0(\spi.fft_in_1023__N_110 ), .F1(\spi.fft_in_1023__N_109 ));
  spi_SLICE_1027 \spi.SLICE_1027 ( .DI1(\spi.fft_in_1023__N_107 ), 
    .DI0(\spi.fft_in_1023__N_108 ), .D1(\fft_output1024[919] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[919] ), .D0(\fft_input1024[918] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[918] ), .CLK(sck_c), 
    .Q0(\fft_input1024[919] ), .Q1(\fft_input1024[920] ), 
    .F0(\spi.fft_in_1023__N_108 ), .F1(\spi.fft_in_1023__N_107 ));
  spi_SLICE_1029 \spi.SLICE_1029 ( .DI1(\spi.fft_in_1023__N_105 ), 
    .DI0(\spi.fft_in_1023__N_106 ), .D1(\cnt[10] ), .C1(\fft_output1024[921] ), 
    .B1(n17), .A1(\fft_input1024[921] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[920] ), .B0(n17), .A0(\fft_input1024[920] ), 
    .CLK(sck_c), .Q0(\fft_input1024[921] ), .Q1(\fft_input1024[922] ), 
    .F0(\spi.fft_in_1023__N_106 ), .F1(\spi.fft_in_1023__N_105 ));
  spi_SLICE_1031 \spi.SLICE_1031 ( .DI1(\spi.fft_in_1023__N_103 ), 
    .DI0(\spi.fft_in_1023__N_104 ), .D1(\fft_output1024[923] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[923] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[922] ), .B0(\fft_input1024[922] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[923] ), .Q1(\fft_input1024[924] ), 
    .F0(\spi.fft_in_1023__N_104 ), .F1(\spi.fft_in_1023__N_103 ));
  spi_SLICE_1033 \spi.SLICE_1033 ( .DI1(\spi.fft_in_1023__N_101 ), 
    .DI0(\spi.fft_in_1023__N_102 ), .D1(\cnt[10] ), .C1(\fft_input1024[925] ), 
    .B1(n17), .A1(\fft_output1024[925] ), .D0(\fft_input1024[924] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_output1024[924] ), .CLK(sck_c), 
    .Q0(\fft_input1024[925] ), .Q1(\fft_input1024[926] ), 
    .F0(\spi.fft_in_1023__N_102 ), .F1(\spi.fft_in_1023__N_101 ));
  spi_SLICE_1035 \spi.SLICE_1035 ( .DI1(\spi.fft_in_1023__N_99 ), 
    .DI0(\spi.fft_in_1023__N_100 ), .D1(n17), .C1(\fft_input1024[927] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[927] ), .D0(\fft_input1024[926] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[926] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[927] ), .Q1(\fft_input1024[928] ), 
    .F0(\spi.fft_in_1023__N_100 ), .F1(\spi.fft_in_1023__N_99 ));
  spi_SLICE_1037 \spi.SLICE_1037 ( .DI1(\spi.fft_in_1023__N_97 ), 
    .DI0(\spi.fft_in_1023__N_98 ), .D1(\fft_output1024[929] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[929] ), .D0(n17), .C0(\fft_input1024[928] ), 
    .B0(\cnt[10] ), .A0(\fft_output1024[928] ), .CLK(sck_c), 
    .Q0(\fft_input1024[929] ), .Q1(\fft_input1024[930] ), 
    .F0(\spi.fft_in_1023__N_98 ), .F1(\spi.fft_in_1023__N_97 ));
  spi_SLICE_1039 \spi.SLICE_1039 ( .DI1(\spi.fft_in_1023__N_95 ), 
    .DI0(\spi.fft_in_1023__N_96 ), .D1(\fft_output1024[931] ), 
    .C1(\fft_input1024[931] ), .B1(\cnt[10] ), .A1(n17), .D0(\cnt[10] ), 
    .C0(\fft_input1024[930] ), .B0(n17), .A0(\fft_output1024[930] ), 
    .CLK(sck_c), .Q0(\fft_input1024[931] ), .Q1(\fft_input1024[932] ), 
    .F0(\spi.fft_in_1023__N_96 ), .F1(\spi.fft_in_1023__N_95 ));
  spi_SLICE_1041 \spi.SLICE_1041 ( .DI1(\spi.fft_in_1023__N_93 ), 
    .DI0(\spi.fft_in_1023__N_94 ), .D1(\cnt[10] ), .C1(\fft_input1024[933] ), 
    .B1(\fft_output1024[933] ), .A1(n17), .D0(n17), .C0(\fft_output1024[932] ), 
    .B0(\fft_input1024[932] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[933] ), .Q1(\fft_input1024[934] ), 
    .F0(\spi.fft_in_1023__N_94 ), .F1(\spi.fft_in_1023__N_93 ));
  spi_SLICE_1043 \spi.SLICE_1043 ( .DI1(\spi.fft_in_1023__N_91 ), 
    .DI0(\spi.fft_in_1023__N_92 ), .D1(n17), .C1(\fft_input1024[935] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[935] ), .D0(\fft_output1024[934] ), 
    .C0(\fft_input1024[934] ), .B0(n17), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[935] ), .Q1(\fft_input1024[936] ), 
    .F0(\spi.fft_in_1023__N_92 ), .F1(\spi.fft_in_1023__N_91 ));
  spi_SLICE_1045 \spi.SLICE_1045 ( .DI1(\spi.fft_in_1023__N_89 ), 
    .DI0(\spi.fft_in_1023__N_90 ), .D1(\cnt[10] ), .C1(\fft_output1024[937] ), 
    .B1(n17), .A1(\fft_input1024[937] ), .D0(\fft_output1024[936] ), 
    .C0(\fft_input1024[936] ), .B0(\cnt[10] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[937] ), .Q1(\fft_input1024[938] ), 
    .F0(\spi.fft_in_1023__N_90 ), .F1(\spi.fft_in_1023__N_89 ));
  spi_SLICE_1047 \spi.SLICE_1047 ( .DI1(\spi.fft_in_1023__N_87 ), 
    .DI0(\spi.fft_in_1023__N_88 ), .D1(\fft_output1024[939] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_input1024[939] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[938] ), .B0(n17), .A0(\fft_input1024[938] ), 
    .CLK(sck_c), .Q0(\fft_input1024[939] ), .Q1(\fft_input1024[940] ), 
    .F0(\spi.fft_in_1023__N_88 ), .F1(\spi.fft_in_1023__N_87 ));
  spi_SLICE_1049 \spi.SLICE_1049 ( .DI1(\spi.fft_in_1023__N_85 ), 
    .DI0(\spi.fft_in_1023__N_86 ), .D1(n17), .C1(\fft_output1024[941] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[941] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[940] ), .B0(n17), .A0(\fft_output1024[940] ), 
    .CLK(sck_c), .Q0(\fft_input1024[941] ), .Q1(\fft_input1024[942] ), 
    .F0(\spi.fft_in_1023__N_86 ), .F1(\spi.fft_in_1023__N_85 ));
  spi_SLICE_1051 \spi.SLICE_1051 ( .DI1(\spi.fft_in_1023__N_83 ), 
    .DI0(\spi.fft_in_1023__N_84 ), .D1(n17), .C1(\fft_output1024[943] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[943] ), .D0(n17), 
    .C0(\fft_output1024[942] ), .B0(\fft_input1024[942] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[943] ), .Q1(\fft_input1024[944] ), 
    .F0(\spi.fft_in_1023__N_84 ), .F1(\spi.fft_in_1023__N_83 ));
  spi_SLICE_1053 \spi.SLICE_1053 ( .DI1(\spi.fft_in_1023__N_81 ), 
    .DI0(\spi.fft_in_1023__N_82 ), .D1(n17), .C1(\fft_input1024[945] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[945] ), .D0(\fft_output1024[944] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[944] ), .CLK(sck_c), 
    .Q0(\fft_input1024[945] ), .Q1(\fft_input1024[946] ), 
    .F0(\spi.fft_in_1023__N_82 ), .F1(\spi.fft_in_1023__N_81 ));
  spi_SLICE_1055 \spi.SLICE_1055 ( .DI1(\spi.fft_in_1023__N_79 ), 
    .DI0(\spi.fft_in_1023__N_80 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[947] ), .A1(\fft_input1024[947] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[946] ), .B0(\fft_output1024[946] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[947] ), .Q1(\fft_input1024[948] ), 
    .F0(\spi.fft_in_1023__N_80 ), .F1(\spi.fft_in_1023__N_79 ));
  spi_SLICE_1057 \spi.SLICE_1057 ( .DI1(\spi.fft_in_1023__N_77 ), 
    .DI0(\spi.fft_in_1023__N_78 ), .D1(\cnt[10] ), .C1(\fft_input1024[949] ), 
    .B1(n17), .A1(\fft_output1024[949] ), .D0(\fft_input1024[948] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[948] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[949] ), .Q1(\fft_input1024[950] ), 
    .F0(\spi.fft_in_1023__N_78 ), .F1(\spi.fft_in_1023__N_77 ));
  spi_SLICE_1059 \spi.SLICE_1059 ( .DI1(\spi.fft_in_1023__N_75 ), 
    .DI0(\spi.fft_in_1023__N_76 ), .D1(\fft_output1024[951] ), 
    .C1(\fft_input1024[951] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_output1024[950] ), .A0(\fft_input1024[950] ), 
    .CLK(sck_c), .Q0(\fft_input1024[951] ), .Q1(\fft_input1024[952] ), 
    .F0(\spi.fft_in_1023__N_76 ), .F1(\spi.fft_in_1023__N_75 ));
  spi_SLICE_1061 \spi.SLICE_1061 ( .DI1(\spi.fft_in_1023__N_73 ), 
    .DI0(\spi.fft_in_1023__N_74 ), .D1(\fft_output1024[953] ), .C1(n17), 
    .B1(\cnt[10] ), .A1(\fft_input1024[953] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[952] ), .A0(\fft_output1024[952] ), .CLK(sck_c), 
    .Q0(\fft_input1024[953] ), .Q1(\fft_input1024[954] ), 
    .F0(\spi.fft_in_1023__N_74 ), .F1(\spi.fft_in_1023__N_73 ));
  spi_SLICE_1063 \spi.SLICE_1063 ( .DI1(\spi.fft_in_1023__N_71 ), 
    .DI0(\spi.fft_in_1023__N_72 ), .D1(\cnt[10] ), .C1(\fft_output1024[955] ), 
    .B1(n17), .A1(\fft_input1024[955] ), .D0(\fft_output1024[954] ), 
    .C0(\cnt[10] ), .B0(\fft_input1024[954] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[955] ), .Q1(\fft_input1024[956] ), 
    .F0(\spi.fft_in_1023__N_72 ), .F1(\spi.fft_in_1023__N_71 ));
  spi_SLICE_1065 \spi.SLICE_1065 ( .DI1(\spi.fft_in_1023__N_69 ), 
    .DI0(\spi.fft_in_1023__N_70 ), .D1(n17), .C1(\fft_input1024[957] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[957] ), .D0(n17), 
    .C0(\fft_input1024[956] ), .B0(\cnt[10] ), .A0(\fft_output1024[956] ), 
    .CLK(sck_c), .Q0(\fft_input1024[957] ), .Q1(\fft_input1024[958] ), 
    .F0(\spi.fft_in_1023__N_70 ), .F1(\spi.fft_in_1023__N_69 ));
  spi_SLICE_1067 \spi.SLICE_1067 ( .DI1(\spi.fft_in_1023__N_67 ), 
    .DI0(\spi.fft_in_1023__N_68 ), .D1(\fft_output1024[959] ), 
    .C1(\fft_input1024[959] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[958] ), .B0(n17), .A0(\fft_input1024[958] ), 
    .CLK(sck_c), .Q0(\fft_input1024[959] ), .Q1(\fft_input1024[960] ), 
    .F0(\spi.fft_in_1023__N_68 ), .F1(\spi.fft_in_1023__N_67 ));
  spi_SLICE_1069 \spi.SLICE_1069 ( .DI1(\spi.fft_in_1023__N_65 ), 
    .DI0(\spi.fft_in_1023__N_66 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[961] ), .A1(\fft_input1024[961] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[960] ), .B0(n17), .A0(\fft_input1024[960] ), 
    .CLK(sck_c), .Q0(\fft_input1024[961] ), .Q1(\fft_input1024[962] ), 
    .F0(\spi.fft_in_1023__N_66 ), .F1(\spi.fft_in_1023__N_65 ));
  spi_SLICE_1071 \spi.SLICE_1071 ( .DI1(\spi.fft_in_1023__N_63 ), 
    .DI0(\spi.fft_in_1023__N_64 ), .D1(\fft_input1024[963] ), .C1(\cnt[10] ), 
    .B1(n17), .A1(\fft_output1024[963] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[962] ), .B0(\fft_input1024[962] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[963] ), .Q1(\fft_input1024[964] ), 
    .F0(\spi.fft_in_1023__N_64 ), .F1(\spi.fft_in_1023__N_63 ));
  spi_SLICE_1073 \spi.SLICE_1073 ( .DI1(\spi.fft_in_1023__N_61 ), 
    .DI0(\spi.fft_in_1023__N_62 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[965] ), .A1(\fft_input1024[965] ), .D0(n17), 
    .C0(\fft_output1024[964] ), .B0(\fft_input1024[964] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[965] ), .Q1(\fft_input1024[966] ), 
    .F0(\spi.fft_in_1023__N_62 ), .F1(\spi.fft_in_1023__N_61 ));
  spi_SLICE_1075 \spi.SLICE_1075 ( .DI1(\spi.fft_in_1023__N_59 ), 
    .DI0(\spi.fft_in_1023__N_60 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[967] ), .A1(\fft_input1024[967] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[966] ), .B0(n17), .A0(\fft_input1024[966] ), 
    .CLK(sck_c), .Q0(\fft_input1024[967] ), .Q1(\fft_input1024[968] ), 
    .F0(\spi.fft_in_1023__N_60 ), .F1(\spi.fft_in_1023__N_59 ));
  spi_SLICE_1077 \spi.SLICE_1077 ( .DI1(\spi.fft_in_1023__N_57 ), 
    .DI0(\spi.fft_in_1023__N_58 ), .D1(\cnt[10] ), .C1(\fft_input1024[969] ), 
    .B1(n17), .A1(\fft_output1024[969] ), .D0(n17), .C0(\cnt[10] ), 
    .B0(\fft_input1024[968] ), .A0(\fft_output1024[968] ), .CLK(sck_c), 
    .Q0(\fft_input1024[969] ), .Q1(\fft_input1024[970] ), 
    .F0(\spi.fft_in_1023__N_58 ), .F1(\spi.fft_in_1023__N_57 ));
  spi_SLICE_1079 \spi.SLICE_1079 ( .DI1(\spi.fft_in_1023__N_55 ), 
    .DI0(\spi.fft_in_1023__N_56 ), .D1(\cnt[10] ), .C1(\fft_output1024[971] ), 
    .B1(n17), .A1(\fft_input1024[971] ), .D0(\fft_input1024[970] ), 
    .C0(\cnt[10] ), .B0(\fft_output1024[970] ), .A0(n17), .CLK(sck_c), 
    .Q0(\fft_input1024[971] ), .Q1(\fft_input1024[972] ), 
    .F0(\spi.fft_in_1023__N_56 ), .F1(\spi.fft_in_1023__N_55 ));
  spi_SLICE_1081 \spi.SLICE_1081 ( .DI1(\spi.fft_in_1023__N_53 ), 
    .DI0(\spi.fft_in_1023__N_54 ), .D1(n17), .C1(\fft_output1024[973] ), 
    .B1(\cnt[10] ), .A1(\fft_input1024[973] ), .D0(n17), 
    .C0(\fft_output1024[972] ), .B0(\fft_input1024[972] ), .A0(\cnt[10] ), 
    .CLK(sck_c), .Q0(\fft_input1024[973] ), .Q1(\fft_input1024[974] ), 
    .F0(\spi.fft_in_1023__N_54 ), .F1(\spi.fft_in_1023__N_53 ));
  spi_SLICE_1083 \spi.SLICE_1083 ( .DI1(\spi.fft_in_1023__N_51 ), 
    .DI0(\spi.fft_in_1023__N_52 ), .D1(n17), .C1(\fft_input1024[975] ), 
    .B1(\cnt[10] ), .A1(\fft_output1024[975] ), .D0(\fft_input1024[974] ), 
    .C0(n17), .B0(\fft_output1024[974] ), .A0(\cnt[10] ), .CLK(sck_c), 
    .Q0(\fft_input1024[975] ), .Q1(\fft_input1024[976] ), 
    .F0(\spi.fft_in_1023__N_52 ), .F1(\spi.fft_in_1023__N_51 ));
  spi_SLICE_1085 \spi.SLICE_1085 ( .DI1(\spi.fft_in_1023__N_49 ), 
    .DI0(\spi.fft_in_1023__N_50 ), .D1(\fft_output1024[977] ), 
    .C1(\fft_input1024[977] ), .B1(n17), .A1(\cnt[10] ), 
    .D0(\fft_input1024[976] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_output1024[976] ), .CLK(sck_c), .Q0(\fft_input1024[977] ), 
    .Q1(\fft_input1024[978] ), .F0(\spi.fft_in_1023__N_50 ), 
    .F1(\spi.fft_in_1023__N_49 ));
  spi_SLICE_1087 \spi.SLICE_1087 ( .DI1(\spi.fft_in_1023__N_47 ), 
    .DI0(\spi.fft_in_1023__N_48 ), .D1(\cnt[10] ), .C1(\fft_input1024[979] ), 
    .B1(n17), .A1(\fft_output1024[979] ), .D0(\fft_output1024[978] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\fft_input1024[978] ), .CLK(sck_c), 
    .Q0(\fft_input1024[979] ), .Q1(\fft_input1024[980] ), 
    .F0(\spi.fft_in_1023__N_48 ), .F1(\spi.fft_in_1023__N_47 ));
  spi_SLICE_1089 \spi.SLICE_1089 ( .DI1(\spi.fft_in_1023__N_45 ), 
    .DI0(\spi.fft_in_1023__N_46 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[981] ), .A1(\fft_input1024[981] ), .D0(\cnt[10] ), 
    .C0(\fft_output1024[980] ), .B0(n17), .A0(\fft_input1024[980] ), 
    .CLK(sck_c), .Q0(\fft_input1024[981] ), .Q1(\fft_input1024[982] ), 
    .F0(\spi.fft_in_1023__N_46 ), .F1(\spi.fft_in_1023__N_45 ));
  spi_SLICE_1091 \spi.SLICE_1091 ( .DI1(\spi.fft_in_1023__N_43 ), 
    .DI0(\spi.fft_in_1023__N_44 ), .D1(\fft_output1024[983] ), .C1(n17), 
    .B1(\fft_input1024[983] ), .A1(\cnt[10] ), .D0(n17), 
    .C0(\fft_input1024[982] ), .B0(\cnt[10] ), .A0(\fft_output1024[982] ), 
    .CLK(sck_c), .Q0(\fft_input1024[983] ), .Q1(\fft_input1024[984] ), 
    .F0(\spi.fft_in_1023__N_44 ), .F1(\spi.fft_in_1023__N_43 ));
  spi_SLICE_1093 \spi.SLICE_1093 ( .DI1(\spi.fft_in_1023__N_41 ), 
    .DI0(\spi.fft_in_1023__N_42 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[985] ), .A1(\fft_input1024[985] ), 
    .D0(\fft_output1024[984] ), .C0(n17), .B0(\cnt[10] ), 
    .A0(\fft_input1024[984] ), .CLK(sck_c), .Q0(\fft_input1024[985] ), 
    .Q1(\fft_input1024[986] ), .F0(\spi.fft_in_1023__N_42 ), 
    .F1(\spi.fft_in_1023__N_41 ));
  spi_SLICE_1095 \spi.SLICE_1095 ( .DI1(\spi.fft_in_1023__N_39 ), 
    .DI0(\spi.fft_in_1023__N_40 ), .D1(\fft_input1024[987] ), 
    .C1(\fft_output1024[987] ), .B1(n17), .A1(\cnt[10] ), .D0(\cnt[10] ), 
    .C0(\fft_input1024[986] ), .B0(\fft_output1024[986] ), .A0(n17), 
    .CLK(sck_c), .Q0(\fft_input1024[987] ), .Q1(\fft_input1024[988] ), 
    .F0(\spi.fft_in_1023__N_40 ), .F1(\spi.fft_in_1023__N_39 ));
  spi_SLICE_1097 \spi.SLICE_1097 ( .DI1(\spi.fft_in_1023__N_37 ), 
    .DI0(\spi.fft_in_1023__N_38 ), .D1(\cnt[10] ), .C1(n17), 
    .B1(\fft_output1024[989] ), .A1(\fft_input1024[989] ), 
    .D0(\fft_input1024[988] ), .C0(\cnt[10] ), .B0(n17), 
    .A0(\fft_output1024[988] ), .CLK(sck_c), .Q0(\fft_input1024[989] ), 
    .Q1(\fft_input1024[990] ), .F0(\spi.fft_in_1023__N_38 ), 
    .F1(\spi.fft_in_1023__N_37 ));
  spi_SLICE_1099 \spi.SLICE_1099 ( .DI1(\spi.fft_in_1023__N_35 ), 
    .DI0(\spi.fft_in_1023__N_36 ), .D1(n17), .C1(\cnt[10] ), 
    .B1(\fft_output1024[991] ), .A1(\fft_input1024[991] ), .D0(\cnt[10] ), 
    .C0(n17), .B0(\fft_input1024[990] ), .A0(\fft_output1024[990] ), 
    .CLK(sck_c), .Q0(\fft_input1024[991] ), .Q1(\fft_input1024[992] ), 
    .F0(\spi.fft_in_1023__N_36 ), .F1(\spi.fft_in_1023__N_35 ));
  spi_SLICE_1101 \spi.SLICE_1101 ( .DI1(\spi.fft_in_1023__N_33 ), 
    .DI0(\spi.fft_in_1023__N_34 ), .D1(\fft_output1024[993] ), 
    .C1(\fft_input1024[993] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_input1024[992] ), .A0(\fft_output1024[992] ), 
    .CLK(sck_c), .Q0(\fft_input1024[993] ), .Q1(\fft_input1024[994] ), 
    .F0(\spi.fft_in_1023__N_34 ), .F1(\spi.fft_in_1023__N_33 ));
  spi_SLICE_1103 \spi.SLICE_1103 ( .DI1(\spi.fft_in_1023__N_31 ), 
    .DI0(\spi.fft_in_1023__N_32 ), .D1(n17), .C1(\fft_output1024[995] ), 
    .B1(\fft_input1024[995] ), .A1(\cnt[10] ), .D0(\fft_output1024[994] ), 
    .C0(n17), .B0(\cnt[10] ), .A0(\fft_input1024[994] ), .CLK(sck_c), 
    .Q0(\fft_input1024[995] ), .Q1(\fft_input1024[996] ), 
    .F0(\spi.fft_in_1023__N_32 ), .F1(\spi.fft_in_1023__N_31 ));
  spi_SLICE_1105 \spi.SLICE_1105 ( .DI1(\spi.fft_in_1023__N_29 ), 
    .DI0(\spi.fft_in_1023__N_30 ), .D1(\fft_output1024[997] ), 
    .C1(\fft_input1024[997] ), .B1(\cnt[10] ), .A1(n17), .D0(n17), 
    .C0(\cnt[10] ), .B0(\fft_input1024[996] ), .A0(\fft_output1024[996] ), 
    .CLK(sck_c), .Q0(\fft_input1024[997] ), .Q1(\fft_input1024[998] ), 
    .F0(\spi.fft_in_1023__N_30 ), .F1(\spi.fft_in_1023__N_29 ));
  spi_SLICE_1107 \spi.SLICE_1107 ( .DI1(\spi.fft_in_1023__N_27 ), 
    .DI0(\spi.fft_in_1023__N_28 ), .D1(\fft_input1024[999] ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\spi.maxfan_replicated_net_25 ), 
    .A1(\fft_output1024[999] ), .D0(n17), .C0(\fft_input1024[998] ), 
    .B0(\fft_output1024[998] ), .A0(\spi.maxfan_replicated_net_25 ), 
    .CLK(sck_c), .Q0(\fft_input1024[999] ), .Q1(\fft_input1024[1000] ), 
    .F0(\spi.fft_in_1023__N_28 ), .F1(\spi.fft_in_1023__N_27 ));
  spi_SLICE_1109 \spi.SLICE_1109 ( .DI1(\spi.fft_in_1023__N_25 ), 
    .DI0(\spi.fft_in_1023__N_26 ), .D1(\fft_output1024[1001] ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\spi.maxfan_replicated_net_25 ), 
    .A1(\fft_input1024[1001] ), .D0(\fft_input1024[1000] ), 
    .C0(\fft_output1024[1000] ), .B0(\spi.maxfan_replicated_net_24 ), 
    .A0(\spi.maxfan_replicated_net_25 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1001] ), .Q1(\fft_input1024[1002] ), 
    .F0(\spi.fft_in_1023__N_26 ), .F1(\spi.fft_in_1023__N_25 ));
  spi_SLICE_1111 \spi.SLICE_1111 ( .DI1(\spi.fft_in_1023__N_23 ), 
    .DI0(\spi.fft_in_1023__N_24 ), .D1(\fft_input1024[1003] ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\spi.maxfan_replicated_net_25 ), 
    .A1(\fft_output1024[1003] ), .D0(\spi.maxfan_replicated_net_24 ), 
    .C0(\spi.maxfan_replicated_net_25 ), .B0(\fft_output1024[1002] ), 
    .A0(\fft_input1024[1002] ), .CLK(sck_c), .Q0(\fft_input1024[1003] ), 
    .Q1(\fft_input1024[1004] ), .F0(\spi.fft_in_1023__N_24 ), 
    .F1(\spi.fft_in_1023__N_23 ));
  spi_SLICE_1113 \spi.SLICE_1113 ( .DI1(\spi.fft_in_1023__N_21 ), 
    .DI0(\spi.fft_in_1023__N_22 ), .D1(\spi.maxfan_replicated_net_25 ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\fft_output1024[1005] ), 
    .A1(\fft_input1024[1005] ), .D0(\spi.maxfan_replicated_net_24 ), 
    .C0(\fft_input1024[1004] ), .B0(\fft_output1024[1004] ), 
    .A0(\spi.maxfan_replicated_net_25 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1005] ), .Q1(\fft_input1024[1006] ), 
    .F0(\spi.fft_in_1023__N_22 ), .F1(\spi.fft_in_1023__N_21 ));
  spi_SLICE_1115 \spi.SLICE_1115 ( .DI1(\spi.fft_in_1023__N_19 ), 
    .DI0(\spi.fft_in_1023__N_20 ), .D1(\spi.maxfan_replicated_net_25 ), 
    .C1(\fft_input1024[1007] ), .B1(\fft_output1024[1007] ), 
    .A1(\spi.maxfan_replicated_net_24 ), .D0(\spi.maxfan_replicated_net_24 ), 
    .C0(\spi.maxfan_replicated_net_25 ), .B0(\fft_input1024[1006] ), 
    .A0(\fft_output1024[1006] ), .CLK(sck_c), .Q0(\fft_input1024[1007] ), 
    .Q1(\fft_input1024[1008] ), .F0(\spi.fft_in_1023__N_20 ), 
    .F1(\spi.fft_in_1023__N_19 ));
  spi_SLICE_1117 \spi.SLICE_1117 ( .DI1(\spi.fft_in_1023__N_17 ), 
    .DI0(\spi.fft_in_1023__N_18 ), .D1(\spi.maxfan_replicated_net_25 ), 
    .C1(\fft_output1024[1009] ), .B1(\fft_input1024[1009] ), 
    .A1(\spi.maxfan_replicated_net_24 ), .D0(\spi.maxfan_replicated_net_24 ), 
    .C0(\fft_input1024[1008] ), .B0(\fft_output1024[1008] ), 
    .A0(\spi.maxfan_replicated_net_25 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1009] ), .Q1(\fft_input1024[1010] ), 
    .F0(\spi.fft_in_1023__N_18 ), .F1(\spi.fft_in_1023__N_17 ));
  spi_SLICE_1119 \spi.SLICE_1119 ( .DI1(\spi.fft_in_1023__N_15 ), 
    .DI0(\spi.fft_in_1023__N_16 ), .D1(\spi.maxfan_replicated_net_25 ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\fft_input1024[1011] ), 
    .A1(\fft_output1024[1011] ), .D0(\spi.maxfan_replicated_net_24 ), 
    .C0(\fft_input1024[1010] ), .B0(\fft_output1024[1010] ), 
    .A0(\spi.maxfan_replicated_net_25 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1011] ), .Q1(\fft_input1024[1012] ), 
    .F0(\spi.fft_in_1023__N_16 ), .F1(\spi.fft_in_1023__N_15 ));
  spi_SLICE_1121 \spi.SLICE_1121 ( .DI1(\spi.fft_in_1023__N_13 ), 
    .DI0(\spi.fft_in_1023__N_14 ), .D1(\fft_input1024[1013] ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\fft_output1024[1013] ), 
    .A1(\spi.maxfan_replicated_net_25 ), .D0(\spi.maxfan_replicated_net_25 ), 
    .C0(\fft_input1024[1012] ), .B0(\spi.maxfan_replicated_net_24 ), 
    .A0(\fft_output1024[1012] ), .CLK(sck_c), .Q0(\fft_input1024[1013] ), 
    .Q1(\fft_input1024[1014] ), .F0(\spi.fft_in_1023__N_14 ), 
    .F1(\spi.fft_in_1023__N_13 ));
  spi_SLICE_1123 \spi.SLICE_1123 ( .DI1(\spi.fft_in_1023__N_11 ), 
    .DI0(\spi.fft_in_1023__N_12 ), .D1(\fft_input1024[1015] ), 
    .C1(\spi.maxfan_replicated_net_25 ), .B1(\fft_output1024[1015] ), 
    .A1(\spi.maxfan_replicated_net_24 ), .D0(\spi.maxfan_replicated_net_24 ), 
    .C0(\fft_input1024[1014] ), .B0(\spi.maxfan_replicated_net_25 ), 
    .A0(\fft_output1024[1014] ), .CLK(sck_c), .Q0(\fft_input1024[1015] ), 
    .Q1(\fft_input1024[1016] ), .F0(\spi.fft_in_1023__N_12 ), 
    .F1(\spi.fft_in_1023__N_11 ));
  spi_SLICE_1125 \spi.SLICE_1125 ( .DI1(\spi.fft_in_1023__N_9 ), 
    .DI0(\spi.fft_in_1023__N_10 ), .D1(\spi.maxfan_replicated_net_24 ), 
    .C1(\fft_input1024[1017] ), .B1(\spi.maxfan_replicated_net_25 ), 
    .A1(\fft_output1024[1017] ), .D0(\fft_input1024[1016] ), 
    .C0(\spi.maxfan_replicated_net_25 ), .B0(\fft_output1024[1016] ), 
    .A0(\spi.maxfan_replicated_net_24 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1017] ), .Q1(\fft_input1024[1018] ), 
    .F0(\spi.fft_in_1023__N_10 ), .F1(\spi.fft_in_1023__N_9 ));
  spi_SLICE_1127 \spi.SLICE_1127 ( .DI1(\spi.fft_in_1023__N_7 ), 
    .DI0(\spi.fft_in_1023__N_8 ), .D1(\spi.maxfan_replicated_net_24 ), 
    .C1(\fft_input1024[1019] ), .B1(\fft_output1024[1019] ), 
    .A1(\spi.maxfan_replicated_net_25 ), .D0(\fft_input1024[1018] ), 
    .C0(\spi.maxfan_replicated_net_25 ), .B0(\fft_output1024[1018] ), 
    .A0(\spi.maxfan_replicated_net_24 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1019] ), .Q1(\fft_input1024[1020] ), 
    .F0(\spi.fft_in_1023__N_8 ), .F1(\spi.fft_in_1023__N_7 ));
  spi_SLICE_1129 \spi.SLICE_1129 ( .DI1(\spi.fft_in_1023__N_5 ), 
    .DI0(\spi.fft_in_1023__N_6 ), .D1(\fft_input1024[1021] ), 
    .C1(\spi.maxfan_replicated_net_24 ), .B1(\spi.maxfan_replicated_net_25 ), 
    .A1(\fft_output1024[1021] ), .D0(\fft_output1024[1020] ), 
    .C0(\fft_input1024[1020] ), .B0(\spi.maxfan_replicated_net_24 ), 
    .A0(\spi.maxfan_replicated_net_25 ), .CLK(sck_c), 
    .Q0(\fft_input1024[1021] ), .Q1(\fft_input1024[1022] ), 
    .F0(\spi.fft_in_1023__N_6 ), .F1(\spi.fft_in_1023__N_5 ));
  spi_SLICE_1131 \spi.SLICE_1131 ( .DI0(\spi.fft_in_1023__N_3 ), 
    .D0(\fft_input1024[1022] ), .C0(\spi.maxfan_replicated_net_25 ), 
    .B0(\spi.maxfan_replicated_net_24 ), .A0(\fft_output1024[1022] ), 
    .CLK(sck_c), .Q0(\fft_input1024[1023] ), .F0(\spi.fft_in_1023__N_3 ));
  spi_SLICE_1132 \spi.SLICE_1132 ( .DI1(\spi.n49[10].sig_002.FeedThruLUT ), 
    .DI0(\spi.n49[10].sig_001.FeedThruLUT ), .D1(\spi.n49[10] ), 
    .C0(\spi.n49[10] ), .LSR(reset_c), .CLK(sck_c), .Q0(\cnt[10] ), 
    .Q1(\spi.maxfan_replicated_net_25 ), 
    .F0(\spi.n49[10].sig_001.FeedThruLUT ), 
    .F1(\spi.n49[10].sig_002.FeedThruLUT ));
  fftinReg_SLICE_1138 \fftinReg.SLICE_1138 ( 
    .DI1(\fftinReg.q_1023__N_1046[17] ), .DI0(\fftinReg.q_1023__N_1046[16] ), 
    .D1(\fftinReg.q[1] ), .C1(currState), .A1(\fft_input1024[17] ), 
    .D0(currState), .C0(\fftinReg.q[0] ), .B0(\fft_input1024[16] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[16] ), 
    .Q1(\fftinReg.q[17] ), .F0(\fftinReg.q_1023__N_1046[16] ), 
    .F1(\fftinReg.q_1023__N_1046[17] ));
  fftinReg_SLICE_1140 \fftinReg.SLICE_1140 ( 
    .DI1(\fftinReg.q_1023__N_1046[19] ), .DI0(\fftinReg.q_1023__N_1046[18] ), 
    .D1(\fftinReg.q[3] ), .B1(\fft_input1024[19] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[18] ), .A0(\fftinReg.q[2] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[18] ), 
    .Q1(\fftinReg.q[19] ), .F0(\fftinReg.q_1023__N_1046[18] ), 
    .F1(\fftinReg.q_1023__N_1046[19] ));
  fftinReg_SLICE_1142 \fftinReg.SLICE_1142 ( 
    .DI1(\fftinReg.q_1023__N_1046[21] ), .DI0(\fftinReg.q_1023__N_1046[20] ), 
    .D1(\fft_input1024[21] ), .C1(currState), .B1(\fftinReg.q[5] ), 
    .D0(\fft_input1024[20] ), .C0(\fftinReg.q[4] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[20] ), 
    .Q1(\fftinReg.q[21] ), .F0(\fftinReg.q_1023__N_1046[20] ), 
    .F1(\fftinReg.q_1023__N_1046[21] ));
  fftinReg_SLICE_1144 \fftinReg.SLICE_1144 ( 
    .DI1(\fftinReg.q_1023__N_1046[23] ), .DI0(\fftinReg.q_1023__N_1046[22] ), 
    .C1(currState), .B1(\fftinReg.q[7] ), .A1(\fft_input1024[23] ), 
    .D0(currState), .C0(\fftinReg.q[6] ), .B0(\fft_input1024[22] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[22] ), 
    .Q1(\fftinReg.q[23] ), .F0(\fftinReg.q_1023__N_1046[22] ), 
    .F1(\fftinReg.q_1023__N_1046[23] ));
  fftinReg_SLICE_1146 \fftinReg.SLICE_1146 ( 
    .DI1(\fftinReg.q_1023__N_1046[25] ), .DI0(\fftinReg.q_1023__N_1046[24] ), 
    .D1(currState), .C1(\fft_input1024[25] ), .A1(\fftinReg.q[9] ), 
    .C0(currState), .B0(\fft_input1024[24] ), .A0(\fftinReg.q[8] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[24] ), 
    .Q1(\fftinReg.q[25] ), .F0(\fftinReg.q_1023__N_1046[24] ), 
    .F1(\fftinReg.q_1023__N_1046[25] ));
  fftinReg_SLICE_1148 \fftinReg.SLICE_1148 ( 
    .DI1(\fftinReg.q_1023__N_1046[27] ), .DI0(\fftinReg.q_1023__N_1046[26] ), 
    .D1(\fftinReg.q[11] ), .B1(\fft_input1024[27] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[26] ), .A0(\fftinReg.q[10] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[26] ), 
    .Q1(\fftinReg.q[27] ), .F0(\fftinReg.q_1023__N_1046[26] ), 
    .F1(\fftinReg.q_1023__N_1046[27] ));
  fftinReg_SLICE_1150 \fftinReg.SLICE_1150 ( 
    .DI1(\fftinReg.q_1023__N_1046[29] ), .DI0(\fftinReg.q_1023__N_1046[28] ), 
    .D1(currState), .C1(\fft_input1024[29] ), .B1(\fftinReg.q[13] ), 
    .D0(\fftinReg.q[12] ), .C0(currState), .A0(\fft_input1024[28] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[28] ), 
    .Q1(\fftinReg.q[29] ), .F0(\fftinReg.q_1023__N_1046[28] ), 
    .F1(\fftinReg.q_1023__N_1046[29] ));
  fftinReg_SLICE_1152 \fftinReg.SLICE_1152 ( 
    .DI1(\fftinReg.q_1023__N_1046[31] ), .DI0(\fftinReg.q_1023__N_1046[30] ), 
    .D1(currState), .C1(\fft_input1024[31] ), .B1(\fftinReg.q[15] ), 
    .D0(\fft_input1024[30] ), .C0(\fftinReg.q[14] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[30] ), 
    .Q1(\fftinReg.q[31] ), .F0(\fftinReg.q_1023__N_1046[30] ), 
    .F1(\fftinReg.q_1023__N_1046[31] ));
  fftinReg_SLICE_1154 \fftinReg.SLICE_1154 ( 
    .DI1(\fftinReg.q_1023__N_1046[33] ), .DI0(\fftinReg.q_1023__N_1046[32] ), 
    .D1(\fft_input1024[33] ), .C1(currState), .A1(\fftinReg.q[17] ), 
    .D0(\fft_input1024[32] ), .C0(\fftinReg.q[16] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[32] ), 
    .Q1(\fftinReg.q[33] ), .F0(\fftinReg.q_1023__N_1046[32] ), 
    .F1(\fftinReg.q_1023__N_1046[33] ));
  fftinReg_SLICE_1156 \fftinReg.SLICE_1156 ( 
    .DI1(\fftinReg.q_1023__N_1046[35] ), .DI0(\fftinReg.q_1023__N_1046[34] ), 
    .C1(currState), .B1(\fft_input1024[35] ), .A1(\fftinReg.q[19] ), 
    .D0(currState), .B0(\fftinReg.q[18] ), .A0(\fft_input1024[34] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[34] ), 
    .Q1(\fftinReg.q[35] ), .F0(\fftinReg.q_1023__N_1046[34] ), 
    .F1(\fftinReg.q_1023__N_1046[35] ));
  fftinReg_SLICE_1158 \fftinReg.SLICE_1158 ( 
    .DI1(\fftinReg.q_1023__N_1046[37] ), .DI0(\fftinReg.q_1023__N_1046[36] ), 
    .D1(currState), .B1(\fftinReg.q[21] ), .A1(\fft_input1024[37] ), 
    .C0(currState), .B0(\fftinReg.q[20] ), .A0(\fft_input1024[36] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[36] ), 
    .Q1(\fftinReg.q[37] ), .F0(\fftinReg.q_1023__N_1046[36] ), 
    .F1(\fftinReg.q_1023__N_1046[37] ));
  fftinReg_SLICE_1160 \fftinReg.SLICE_1160 ( 
    .DI1(\fftinReg.q_1023__N_1046[39] ), .DI0(\fftinReg.q_1023__N_1046[38] ), 
    .D1(\fft_input1024[39] ), .C1(currState), .B1(\fftinReg.q[23] ), 
    .D0(currState), .B0(\fftinReg.q[22] ), .A0(\fft_input1024[38] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[38] ), 
    .Q1(\fftinReg.q[39] ), .F0(\fftinReg.q_1023__N_1046[38] ), 
    .F1(\fftinReg.q_1023__N_1046[39] ));
  fftinReg_SLICE_1162 \fftinReg.SLICE_1162 ( 
    .DI1(\fftinReg.q_1023__N_1046[41] ), .DI0(\fftinReg.q_1023__N_1046[40] ), 
    .D1(currState), .B1(\fftinReg.q[25] ), .A1(\fft_input1024[41] ), 
    .D0(\fft_input1024[40] ), .B0(\fftinReg.q[24] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[40] ), 
    .Q1(\fftinReg.q[41] ), .F0(\fftinReg.q_1023__N_1046[40] ), 
    .F1(\fftinReg.q_1023__N_1046[41] ));
  fftinReg_SLICE_1164 \fftinReg.SLICE_1164 ( 
    .DI1(\fftinReg.q_1023__N_1046[43] ), .DI0(\fftinReg.q_1023__N_1046[42] ), 
    .D1(currState), .C1(\fftinReg.q[27] ), .A1(\fft_input1024[43] ), 
    .D0(\fft_input1024[42] ), .B0(\fftinReg.q[26] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[42] ), 
    .Q1(\fftinReg.q[43] ), .F0(\fftinReg.q_1023__N_1046[42] ), 
    .F1(\fftinReg.q_1023__N_1046[43] ));
  fftinReg_SLICE_1166 \fftinReg.SLICE_1166 ( 
    .DI1(\fftinReg.q_1023__N_1046[45] ), .DI0(\fftinReg.q_1023__N_1046[44] ), 
    .D1(\fft_input1024[45] ), .C1(\fftinReg.q[29] ), .B1(currState), 
    .D0(\fftinReg.q[28] ), .C0(\fft_input1024[44] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[44] ), 
    .Q1(\fftinReg.q[45] ), .F0(\fftinReg.q_1023__N_1046[44] ), 
    .F1(\fftinReg.q_1023__N_1046[45] ));
  fftinReg_SLICE_1168 \fftinReg.SLICE_1168 ( 
    .DI1(\fftinReg.q_1023__N_1046[47] ), .DI0(\fftinReg.q_1023__N_1046[46] ), 
    .D1(\fftinReg.q[31] ), .C1(currState), .A1(\fft_input1024[47] ), 
    .D0(\fft_input1024[46] ), .C0(\fftinReg.q[30] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[46] ), 
    .Q1(\fftinReg.q[47] ), .F0(\fftinReg.q_1023__N_1046[46] ), 
    .F1(\fftinReg.q_1023__N_1046[47] ));
  fftinReg_SLICE_1170 \fftinReg.SLICE_1170 ( 
    .DI1(\fftinReg.q_1023__N_1046[49] ), .DI0(\fftinReg.q_1023__N_1046[48] ), 
    .D1(currState), .C1(\fft_input1024[49] ), .A1(\fftinReg.q[33] ), 
    .D0(\fftinReg.q[32] ), .C0(currState), .A0(\fft_input1024[48] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[48] ), 
    .Q1(\fftinReg.q[49] ), .F0(\fftinReg.q_1023__N_1046[48] ), 
    .F1(\fftinReg.q_1023__N_1046[49] ));
  fftinReg_SLICE_1172 \fftinReg.SLICE_1172 ( 
    .DI1(\fftinReg.q_1023__N_1046[51] ), .DI0(\fftinReg.q_1023__N_1046[50] ), 
    .D1(\fft_input1024[51] ), .C1(\fftinReg.q[35] ), .A1(currState), 
    .D0(\fft_input1024[50] ), .B0(currState), .A0(\fftinReg.q[34] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[50] ), 
    .Q1(\fftinReg.q[51] ), .F0(\fftinReg.q_1023__N_1046[50] ), 
    .F1(\fftinReg.q_1023__N_1046[51] ));
  fftinReg_SLICE_1174 \fftinReg.SLICE_1174 ( 
    .DI1(\fftinReg.q_1023__N_1046[53] ), .DI0(\fftinReg.q_1023__N_1046[52] ), 
    .C1(currState), .B1(\fft_input1024[53] ), .A1(\fftinReg.q[37] ), 
    .D0(\fftinReg.q[36] ), .B0(\fft_input1024[52] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[52] ), 
    .Q1(\fftinReg.q[53] ), .F0(\fftinReg.q_1023__N_1046[52] ), 
    .F1(\fftinReg.q_1023__N_1046[53] ));
  fftinReg_SLICE_1176 \fftinReg.SLICE_1176 ( 
    .DI1(\fftinReg.q_1023__N_1046[55] ), .DI0(\fftinReg.q_1023__N_1046[54] ), 
    .D1(\fftinReg.q[39] ), .B1(\fft_input1024[55] ), .A1(currState), 
    .D0(\fftinReg.q[38] ), .B0(currState), .A0(\fft_input1024[54] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[54] ), 
    .Q1(\fftinReg.q[55] ), .F0(\fftinReg.q_1023__N_1046[54] ), 
    .F1(\fftinReg.q_1023__N_1046[55] ));
  fftinReg_SLICE_1178 \fftinReg.SLICE_1178 ( 
    .DI1(\fftinReg.q_1023__N_1046[57] ), .DI0(\fftinReg.q_1023__N_1046[56] ), 
    .D1(currState), .C1(\fft_input1024[57] ), .B1(\fftinReg.q[41] ), 
    .D0(\fftinReg.q[40] ), .C0(\fft_input1024[56] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[56] ), 
    .Q1(\fftinReg.q[57] ), .F0(\fftinReg.q_1023__N_1046[56] ), 
    .F1(\fftinReg.q_1023__N_1046[57] ));
  fftinReg_SLICE_1180 \fftinReg.SLICE_1180 ( 
    .DI1(\fftinReg.q_1023__N_1046[59] ), .DI0(\fftinReg.q_1023__N_1046[58] ), 
    .C1(currState), .B1(\fftinReg.q[43] ), .A1(\fft_input1024[59] ), 
    .D0(\fftinReg.q[42] ), .C0(\fft_input1024[58] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[58] ), 
    .Q1(\fftinReg.q[59] ), .F0(\fftinReg.q_1023__N_1046[58] ), 
    .F1(\fftinReg.q_1023__N_1046[59] ));
  fftinReg_SLICE_1182 \fftinReg.SLICE_1182 ( 
    .DI1(\fftinReg.q_1023__N_1046[61] ), .DI0(\fftinReg.q_1023__N_1046[60] ), 
    .D1(currState), .B1(\fftinReg.q[45] ), .A1(\fft_input1024[61] ), 
    .C0(\fft_input1024[60] ), .B0(\fftinReg.q[44] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[60] ), 
    .Q1(\fftinReg.q[61] ), .F0(\fftinReg.q_1023__N_1046[60] ), 
    .F1(\fftinReg.q_1023__N_1046[61] ));
  fftinReg_SLICE_1184 \fftinReg.SLICE_1184 ( 
    .DI1(\fftinReg.q_1023__N_1046[63] ), .DI0(\fftinReg.q_1023__N_1046[62] ), 
    .D1(\fftinReg.q[47] ), .C1(currState), .A1(\fft_input1024[63] ), 
    .D0(\fftinReg.q[46] ), .B0(currState), .A0(\fft_input1024[62] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[62] ), 
    .Q1(\fftinReg.q[63] ), .F0(\fftinReg.q_1023__N_1046[62] ), 
    .F1(\fftinReg.q_1023__N_1046[63] ));
  fftinReg_SLICE_1186 \fftinReg.SLICE_1186 ( 
    .DI1(\fftinReg.q_1023__N_1046[65] ), .DI0(\fftinReg.q_1023__N_1046[64] ), 
    .C1(\fft_input1024[65] ), .B1(currState), .A1(\fftinReg.q[49] ), 
    .D0(\fft_input1024[64] ), .C0(currState), .B0(\fftinReg.q[48] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[64] ), 
    .Q1(\fftinReg.q[65] ), .F0(\fftinReg.q_1023__N_1046[64] ), 
    .F1(\fftinReg.q_1023__N_1046[65] ));
  fftinReg_SLICE_1188 \fftinReg.SLICE_1188 ( 
    .DI1(\fftinReg.q_1023__N_1046[67] ), .DI0(\fftinReg.q_1023__N_1046[66] ), 
    .D1(currState), .C1(\fft_input1024[67] ), .B1(\fftinReg.q[51] ), 
    .C0(currState), .B0(\fft_input1024[66] ), .A0(\fftinReg.q[50] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[66] ), 
    .Q1(\fftinReg.q[67] ), .F0(\fftinReg.q_1023__N_1046[66] ), 
    .F1(\fftinReg.q_1023__N_1046[67] ));
  fftinReg_SLICE_1190 \fftinReg.SLICE_1190 ( 
    .DI1(\fftinReg.q_1023__N_1046[69] ), .DI0(\fftinReg.q_1023__N_1046[68] ), 
    .D1(currState), .C1(\fftinReg.q[53] ), .B1(\fft_input1024[69] ), 
    .C0(\fft_input1024[68] ), .B0(\fftinReg.q[52] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[68] ), 
    .Q1(\fftinReg.q[69] ), .F0(\fftinReg.q_1023__N_1046[68] ), 
    .F1(\fftinReg.q_1023__N_1046[69] ));
  fftinReg_SLICE_1192 \fftinReg.SLICE_1192 ( 
    .DI1(\fftinReg.q_1023__N_1046[71] ), .DI0(\fftinReg.q_1023__N_1046[70] ), 
    .D1(\fftinReg.q[55] ), .C1(currState), .A1(\fft_input1024[71] ), 
    .C0(\fftinReg.q[54] ), .B0(currState), .A0(\fft_input1024[70] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[70] ), 
    .Q1(\fftinReg.q[71] ), .F0(\fftinReg.q_1023__N_1046[70] ), 
    .F1(\fftinReg.q_1023__N_1046[71] ));
  fftinReg_SLICE_1194 \fftinReg.SLICE_1194 ( 
    .DI1(\fftinReg.q_1023__N_1046[73] ), .DI0(\fftinReg.q_1023__N_1046[72] ), 
    .D1(\fft_input1024[73] ), .C1(currState), .A1(\fftinReg.q[57] ), 
    .D0(currState), .B0(\fft_input1024[72] ), .A0(\fftinReg.q[56] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[72] ), 
    .Q1(\fftinReg.q[73] ), .F0(\fftinReg.q_1023__N_1046[72] ), 
    .F1(\fftinReg.q_1023__N_1046[73] ));
  fftinReg_SLICE_1196 \fftinReg.SLICE_1196 ( 
    .DI1(\fftinReg.q_1023__N_1046[75] ), .DI0(\fftinReg.q_1023__N_1046[74] ), 
    .C1(currState), .B1(\fftinReg.q[59] ), .A1(\fft_input1024[75] ), 
    .C0(\fftinReg.q[58] ), .B0(currState), .A0(\fft_input1024[74] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[74] ), 
    .Q1(\fftinReg.q[75] ), .F0(\fftinReg.q_1023__N_1046[74] ), 
    .F1(\fftinReg.q_1023__N_1046[75] ));
  fftinReg_SLICE_1198 \fftinReg.SLICE_1198 ( 
    .DI1(\fftinReg.q_1023__N_1046[77] ), .DI0(\fftinReg.q_1023__N_1046[76] ), 
    .D1(\fftinReg.q[61] ), .C1(currState), .B1(\fft_input1024[77] ), 
    .C0(\fft_input1024[76] ), .B0(currState), .A0(\fftinReg.q[60] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[76] ), 
    .Q1(\fftinReg.q[77] ), .F0(\fftinReg.q_1023__N_1046[76] ), 
    .F1(\fftinReg.q_1023__N_1046[77] ));
  fftinReg_SLICE_1200 \fftinReg.SLICE_1200 ( 
    .DI1(\fftinReg.q_1023__N_1046[79] ), .DI0(\fftinReg.q_1023__N_1046[78] ), 
    .D1(\fft_input1024[79] ), .B1(\fftinReg.q[63] ), .A1(currState), 
    .C0(\fft_input1024[78] ), .B0(currState), .A0(\fftinReg.q[62] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[78] ), 
    .Q1(\fftinReg.q[79] ), .F0(\fftinReg.q_1023__N_1046[78] ), 
    .F1(\fftinReg.q_1023__N_1046[79] ));
  fftinReg_SLICE_1202 \fftinReg.SLICE_1202 ( 
    .DI1(\fftinReg.q_1023__N_1046[81] ), .DI0(\fftinReg.q_1023__N_1046[80] ), 
    .D1(\fftinReg.q[65] ), .C1(\fft_input1024[81] ), .B1(currState), 
    .D0(\fftinReg.q[64] ), .C0(currState), .B0(\fft_input1024[80] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[80] ), 
    .Q1(\fftinReg.q[81] ), .F0(\fftinReg.q_1023__N_1046[80] ), 
    .F1(\fftinReg.q_1023__N_1046[81] ));
  fftinReg_SLICE_1204 \fftinReg.SLICE_1204 ( 
    .DI1(\fftinReg.q_1023__N_1046[83] ), .DI0(\fftinReg.q_1023__N_1046[82] ), 
    .D1(\fft_input1024[83] ), .C1(currState), .A1(\fftinReg.q[67] ), 
    .D0(currState), .C0(\fft_input1024[82] ), .A0(\fftinReg.q[66] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[82] ), 
    .Q1(\fftinReg.q[83] ), .F0(\fftinReg.q_1023__N_1046[82] ), 
    .F1(\fftinReg.q_1023__N_1046[83] ));
  fftinReg_SLICE_1206 \fftinReg.SLICE_1206 ( 
    .DI1(\fftinReg.q_1023__N_1046[85] ), .DI0(\fftinReg.q_1023__N_1046[84] ), 
    .D1(\fft_input1024[85] ), .C1(currState), .B1(\fftinReg.q[69] ), 
    .C0(currState), .B0(\fftinReg.q[68] ), .A0(\fft_input1024[84] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[84] ), 
    .Q1(\fftinReg.q[85] ), .F0(\fftinReg.q_1023__N_1046[84] ), 
    .F1(\fftinReg.q_1023__N_1046[85] ));
  fftinReg_SLICE_1208 \fftinReg.SLICE_1208 ( 
    .DI1(\fftinReg.q_1023__N_1046[87] ), .DI0(\fftinReg.q_1023__N_1046[86] ), 
    .D1(\fftinReg.q[71] ), .C1(\fft_input1024[87] ), .B1(currState), 
    .D0(currState), .C0(\fft_input1024[86] ), .A0(\fftinReg.q[70] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[86] ), 
    .Q1(\fftinReg.q[87] ), .F0(\fftinReg.q_1023__N_1046[86] ), 
    .F1(\fftinReg.q_1023__N_1046[87] ));
  fftinReg_SLICE_1210 \fftinReg.SLICE_1210 ( 
    .DI1(\fftinReg.q_1023__N_1046[89] ), .DI0(\fftinReg.q_1023__N_1046[88] ), 
    .C1(currState), .B1(\fftinReg.q[73] ), .A1(\fft_input1024[89] ), 
    .C0(\fft_input1024[88] ), .B0(currState), .A0(\fftinReg.q[72] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[88] ), 
    .Q1(\fftinReg.q[89] ), .F0(\fftinReg.q_1023__N_1046[88] ), 
    .F1(\fftinReg.q_1023__N_1046[89] ));
  fftinReg_SLICE_1212 \fftinReg.SLICE_1212 ( 
    .DI1(\fftinReg.q_1023__N_1046[91] ), .DI0(\fftinReg.q_1023__N_1046[90] ), 
    .D1(\fft_input1024[91] ), .C1(currState), .B1(\fftinReg.q[75] ), 
    .D0(currState), .C0(\fft_input1024[90] ), .B0(\fftinReg.q[74] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[90] ), 
    .Q1(\fftinReg.q[91] ), .F0(\fftinReg.q_1023__N_1046[90] ), 
    .F1(\fftinReg.q_1023__N_1046[91] ));
  fftinReg_SLICE_1214 \fftinReg.SLICE_1214 ( 
    .DI1(\fftinReg.q_1023__N_1046[93] ), .DI0(\fftinReg.q_1023__N_1046[92] ), 
    .D1(\fft_input1024[93] ), .C1(currState), .B1(\fftinReg.q[77] ), 
    .D0(\fftinReg.q[76] ), .B0(currState), .A0(\fft_input1024[92] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[92] ), 
    .Q1(\fftinReg.q[93] ), .F0(\fftinReg.q_1023__N_1046[92] ), 
    .F1(\fftinReg.q_1023__N_1046[93] ));
  fftinReg_SLICE_1216 \fftinReg.SLICE_1216 ( 
    .DI1(\fftinReg.q_1023__N_1046[95] ), .DI0(\fftinReg.q_1023__N_1046[94] ), 
    .C1(currState), .B1(\fft_input1024[95] ), .A1(\fftinReg.q[79] ), 
    .D0(currState), .B0(\fftinReg.q[78] ), .A0(\fft_input1024[94] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[94] ), 
    .Q1(\fftinReg.q[95] ), .F0(\fftinReg.q_1023__N_1046[94] ), 
    .F1(\fftinReg.q_1023__N_1046[95] ));
  fftinReg_SLICE_1218 \fftinReg.SLICE_1218 ( 
    .DI1(\fftinReg.q_1023__N_1046[97] ), .DI0(\fftinReg.q_1023__N_1046[96] ), 
    .D1(\fft_input1024[97] ), .C1(\fftinReg.q[81] ), .A1(currState), 
    .D0(\fftinReg.q[80] ), .B0(currState), .A0(\fft_input1024[96] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[96] ), 
    .Q1(\fftinReg.q[97] ), .F0(\fftinReg.q_1023__N_1046[96] ), 
    .F1(\fftinReg.q_1023__N_1046[97] ));
  fftinReg_SLICE_1220 \fftinReg.SLICE_1220 ( 
    .DI1(\fftinReg.q_1023__N_1046[99] ), .DI0(\fftinReg.q_1023__N_1046[98] ), 
    .D1(\fftinReg.q[83] ), .B1(currState), .A1(\fft_input1024[99] ), 
    .C0(\fft_input1024[98] ), .B0(\fftinReg.q[82] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[98] ), 
    .Q1(\fftinReg.q[99] ), .F0(\fftinReg.q_1023__N_1046[98] ), 
    .F1(\fftinReg.q_1023__N_1046[99] ));
  fftinReg_SLICE_1222 \fftinReg.SLICE_1222 ( 
    .DI1(\fftinReg.q_1023__N_1046[101] ), .DI0(\fftinReg.q_1023__N_1046[100] ), 
    .D1(\fftinReg.q[85] ), .B1(currState), .A1(\fft_input1024[101] ), 
    .C0(\fftinReg.q[84] ), .B0(\fft_input1024[100] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[100] ), 
    .Q1(\fftinReg.q[101] ), .F0(\fftinReg.q_1023__N_1046[100] ), 
    .F1(\fftinReg.q_1023__N_1046[101] ));
  fftinReg_SLICE_1224 \fftinReg.SLICE_1224 ( 
    .DI1(\fftinReg.q_1023__N_1046[103] ), .DI0(\fftinReg.q_1023__N_1046[102] ), 
    .D1(\fftinReg.q[87] ), .C1(currState), .B1(\fft_input1024[103] ), 
    .D0(\fftinReg.q[86] ), .C0(currState), .A0(\fft_input1024[102] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[102] ), 
    .Q1(\fftinReg.q[103] ), .F0(\fftinReg.q_1023__N_1046[102] ), 
    .F1(\fftinReg.q_1023__N_1046[103] ));
  fftinReg_SLICE_1226 \fftinReg.SLICE_1226 ( 
    .DI1(\fftinReg.q_1023__N_1046[105] ), .DI0(\fftinReg.q_1023__N_1046[104] ), 
    .C1(currState), .B1(\fftinReg.q[89] ), .A1(\fft_input1024[105] ), 
    .D0(\fft_input1024[104] ), .B0(currState), .A0(\fftinReg.q[88] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[104] ), 
    .Q1(\fftinReg.q[105] ), .F0(\fftinReg.q_1023__N_1046[104] ), 
    .F1(\fftinReg.q_1023__N_1046[105] ));
  fftinReg_SLICE_1228 \fftinReg.SLICE_1228 ( 
    .DI1(\fftinReg.q_1023__N_1046[107] ), .DI0(\fftinReg.q_1023__N_1046[106] ), 
    .C1(currState), .B1(\fftinReg.q[91] ), .A1(\fft_input1024[107] ), 
    .D0(\fft_input1024[106] ), .B0(currState), .A0(\fftinReg.q[90] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[106] ), 
    .Q1(\fftinReg.q[107] ), .F0(\fftinReg.q_1023__N_1046[106] ), 
    .F1(\fftinReg.q_1023__N_1046[107] ));
  fftinReg_SLICE_1230 \fftinReg.SLICE_1230 ( 
    .DI1(\fftinReg.q_1023__N_1046[109] ), .DI0(\fftinReg.q_1023__N_1046[108] ), 
    .D1(\fftinReg.q[93] ), .B1(currState), .A1(\fft_input1024[109] ), 
    .C0(currState), .B0(\fftinReg.q[92] ), .A0(\fft_input1024[108] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[108] ), 
    .Q1(\fftinReg.q[109] ), .F0(\fftinReg.q_1023__N_1046[108] ), 
    .F1(\fftinReg.q_1023__N_1046[109] ));
  fftinReg_SLICE_1232 \fftinReg.SLICE_1232 ( 
    .DI1(\fftinReg.q_1023__N_1046[111] ), .DI0(\fftinReg.q_1023__N_1046[110] ), 
    .D1(\fft_input1024[111] ), .C1(currState), .B1(\fftinReg.q[95] ), 
    .D0(\fftinReg.q[94] ), .B0(currState), .A0(\fft_input1024[110] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[110] ), 
    .Q1(\fftinReg.q[111] ), .F0(\fftinReg.q_1023__N_1046[110] ), 
    .F1(\fftinReg.q_1023__N_1046[111] ));
  fftinReg_SLICE_1234 \fftinReg.SLICE_1234 ( 
    .DI1(\fftinReg.q_1023__N_1046[113] ), .DI0(\fftinReg.q_1023__N_1046[112] ), 
    .D1(\fft_input1024[113] ), .C1(\fftinReg.q[97] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[96] ), .B0(\fft_input1024[112] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[112] ), 
    .Q1(\fftinReg.q[113] ), .F0(\fftinReg.q_1023__N_1046[112] ), 
    .F1(\fftinReg.q_1023__N_1046[113] ));
  fftinReg_SLICE_1236 \fftinReg.SLICE_1236 ( 
    .DI1(\fftinReg.q_1023__N_1046[115] ), .DI0(\fftinReg.q_1023__N_1046[114] ), 
    .D1(\fftinReg.q[99] ), .C1(\fft_input1024[115] ), .B1(currState), 
    .D0(\fftinReg.q[98] ), .C0(\fft_input1024[114] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[114] ), 
    .Q1(\fftinReg.q[115] ), .F0(\fftinReg.q_1023__N_1046[114] ), 
    .F1(\fftinReg.q_1023__N_1046[115] ));
  fftinReg_SLICE_1238 \fftinReg.SLICE_1238 ( 
    .DI1(\fftinReg.q_1023__N_1046[117] ), .DI0(\fftinReg.q_1023__N_1046[116] ), 
    .D1(\fftinReg.q[101] ), .B1(\fft_input1024[117] ), .A1(currState), 
    .C0(currState), .B0(\fftinReg.q[100] ), .A0(\fft_input1024[116] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[116] ), 
    .Q1(\fftinReg.q[117] ), .F0(\fftinReg.q_1023__N_1046[116] ), 
    .F1(\fftinReg.q_1023__N_1046[117] ));
  fftinReg_SLICE_1240 \fftinReg.SLICE_1240 ( 
    .DI1(\fftinReg.q_1023__N_1046[119] ), .DI0(\fftinReg.q_1023__N_1046[118] ), 
    .D1(\fft_input1024[119] ), .B1(\fftinReg.q[103] ), .A1(currState), 
    .D0(\fft_input1024[118] ), .B0(currState), .A0(\fftinReg.q[102] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[118] ), 
    .Q1(\fftinReg.q[119] ), .F0(\fftinReg.q_1023__N_1046[118] ), 
    .F1(\fftinReg.q_1023__N_1046[119] ));
  fftinReg_SLICE_1242 \fftinReg.SLICE_1242 ( 
    .DI1(\fftinReg.q_1023__N_1046[121] ), .DI0(\fftinReg.q_1023__N_1046[120] ), 
    .D1(currState), .B1(\fftinReg.q[105] ), .A1(\fft_input1024[121] ), 
    .C0(\fftinReg.q[104] ), .B0(\fft_input1024[120] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[120] ), 
    .Q1(\fftinReg.q[121] ), .F0(\fftinReg.q_1023__N_1046[120] ), 
    .F1(\fftinReg.q_1023__N_1046[121] ));
  fftinReg_SLICE_1244 \fftinReg.SLICE_1244 ( 
    .DI1(\fftinReg.q_1023__N_1046[123] ), .DI0(\fftinReg.q_1023__N_1046[122] ), 
    .D1(\fftinReg.q[107] ), .C1(\fft_input1024[123] ), .A1(currState), 
    .C0(\fft_input1024[122] ), .B0(\fftinReg.q[106] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[122] ), 
    .Q1(\fftinReg.q[123] ), .F0(\fftinReg.q_1023__N_1046[122] ), 
    .F1(\fftinReg.q_1023__N_1046[123] ));
  fftinReg_SLICE_1246 \fftinReg.SLICE_1246 ( 
    .DI1(\fftinReg.q_1023__N_1046[125] ), .DI0(\fftinReg.q_1023__N_1046[124] ), 
    .D1(currState), .C1(\fft_input1024[125] ), .B1(\fftinReg.q[109] ), 
    .D0(\fftinReg.q[108] ), .C0(currState), .B0(\fft_input1024[124] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[124] ), 
    .Q1(\fftinReg.q[125] ), .F0(\fftinReg.q_1023__N_1046[124] ), 
    .F1(\fftinReg.q_1023__N_1046[125] ));
  fftinReg_SLICE_1248 \fftinReg.SLICE_1248 ( 
    .DI1(\fftinReg.q_1023__N_1046[127] ), .DI0(\fftinReg.q_1023__N_1046[126] ), 
    .D1(\fftinReg.q[111] ), .B1(\fft_input1024[127] ), .A1(currState), 
    .D0(\fftinReg.q[110] ), .B0(currState), .A0(\fft_input1024[126] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[126] ), 
    .Q1(\fftinReg.q[127] ), .F0(\fftinReg.q_1023__N_1046[126] ), 
    .F1(\fftinReg.q_1023__N_1046[127] ));
  fftinReg_SLICE_1250 \fftinReg.SLICE_1250 ( 
    .DI1(\fftinReg.q_1023__N_1046[129] ), .DI0(\fftinReg.q_1023__N_1046[128] ), 
    .D1(\fft_input1024[129] ), .B1(\fftinReg.q[113] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[128] ), .B0(\fftinReg.q[112] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[128] ), 
    .Q1(\fftinReg.q[129] ), .F0(\fftinReg.q_1023__N_1046[128] ), 
    .F1(\fftinReg.q_1023__N_1046[129] ));
  fftinReg_SLICE_1252 \fftinReg.SLICE_1252 ( 
    .DI1(\fftinReg.q_1023__N_1046[131] ), .DI0(\fftinReg.q_1023__N_1046[130] ), 
    .D1(\fftinReg.q[115] ), .B1(currState), .A1(\fft_input1024[131] ), 
    .C0(\fft_input1024[130] ), .B0(\fftinReg.q[114] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[130] ), 
    .Q1(\fftinReg.q[131] ), .F0(\fftinReg.q_1023__N_1046[130] ), 
    .F1(\fftinReg.q_1023__N_1046[131] ));
  fftinReg_SLICE_1254 \fftinReg.SLICE_1254 ( 
    .DI1(\fftinReg.q_1023__N_1046[133] ), .DI0(\fftinReg.q_1023__N_1046[132] ), 
    .D1(\fft_input1024[133] ), .C1(\fftinReg.q[117] ), .A1(currState), 
    .D0(\fftinReg.q[116] ), .C0(\fft_input1024[132] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[132] ), 
    .Q1(\fftinReg.q[133] ), .F0(\fftinReg.q_1023__N_1046[132] ), 
    .F1(\fftinReg.q_1023__N_1046[133] ));
  fftinReg_SLICE_1256 \fftinReg.SLICE_1256 ( 
    .DI1(\fftinReg.q_1023__N_1046[135] ), .DI0(\fftinReg.q_1023__N_1046[134] ), 
    .D1(\fft_input1024[135] ), .B1(currState), .A1(\fftinReg.q[119] ), 
    .D0(\fft_input1024[134] ), .C0(currState), .A0(\fftinReg.q[118] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[134] ), 
    .Q1(\fftinReg.q[135] ), .F0(\fftinReg.q_1023__N_1046[134] ), 
    .F1(\fftinReg.q_1023__N_1046[135] ));
  fftinReg_SLICE_1258 \fftinReg.SLICE_1258 ( 
    .DI1(\fftinReg.q_1023__N_1046[137] ), .DI0(\fftinReg.q_1023__N_1046[136] ), 
    .D1(currState), .C1(\fft_input1024[137] ), .A1(\fftinReg.q[121] ), 
    .C0(currState), .B0(\fftinReg.q[120] ), .A0(\fft_input1024[136] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[136] ), 
    .Q1(\fftinReg.q[137] ), .F0(\fftinReg.q_1023__N_1046[136] ), 
    .F1(\fftinReg.q_1023__N_1046[137] ));
  fftinReg_SLICE_1260 \fftinReg.SLICE_1260 ( 
    .DI1(\fftinReg.q_1023__N_1046[139] ), .DI0(\fftinReg.q_1023__N_1046[138] ), 
    .D1(\fftinReg.q[123] ), .C1(\fft_input1024[139] ), .B1(currState), 
    .D0(currState), .C0(\fft_input1024[138] ), .A0(\fftinReg.q[122] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[138] ), 
    .Q1(\fftinReg.q[139] ), .F0(\fftinReg.q_1023__N_1046[138] ), 
    .F1(\fftinReg.q_1023__N_1046[139] ));
  fftinReg_SLICE_1262 \fftinReg.SLICE_1262 ( 
    .DI1(\fftinReg.q_1023__N_1046[141] ), .DI0(\fftinReg.q_1023__N_1046[140] ), 
    .C1(\fftinReg.q[125] ), .B1(\fft_input1024[141] ), .A1(currState), 
    .C0(\fftinReg.q[124] ), .B0(\fft_input1024[140] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[140] ), 
    .Q1(\fftinReg.q[141] ), .F0(\fftinReg.q_1023__N_1046[140] ), 
    .F1(\fftinReg.q_1023__N_1046[141] ));
  fftinReg_SLICE_1264 \fftinReg.SLICE_1264 ( 
    .DI1(\fftinReg.q_1023__N_1046[143] ), .DI0(\fftinReg.q_1023__N_1046[142] ), 
    .D1(\fftinReg.q[127] ), .C1(\fft_input1024[143] ), .A1(currState), 
    .D0(\fftinReg.q[126] ), .C0(\fft_input1024[142] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[142] ), 
    .Q1(\fftinReg.q[143] ), .F0(\fftinReg.q_1023__N_1046[142] ), 
    .F1(\fftinReg.q_1023__N_1046[143] ));
  fftinReg_SLICE_1266 \fftinReg.SLICE_1266 ( 
    .DI1(\fftinReg.q_1023__N_1046[145] ), .DI0(\fftinReg.q_1023__N_1046[144] ), 
    .D1(\fft_input1024[145] ), .C1(\fftinReg.q[129] ), .B1(currState), 
    .D0(\fft_input1024[144] ), .C0(currState), .B0(\fftinReg.q[128] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[144] ), 
    .Q1(\fftinReg.q[145] ), .F0(\fftinReg.q_1023__N_1046[144] ), 
    .F1(\fftinReg.q_1023__N_1046[145] ));
  fftinReg_SLICE_1268 \fftinReg.SLICE_1268 ( 
    .DI1(\fftinReg.q_1023__N_1046[147] ), .DI0(\fftinReg.q_1023__N_1046[146] ), 
    .D1(\fft_input1024[147] ), .C1(\fftinReg.q[131] ), .B1(currState), 
    .D0(\fft_input1024[146] ), .C0(\fftinReg.q[130] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[146] ), 
    .Q1(\fftinReg.q[147] ), .F0(\fftinReg.q_1023__N_1046[146] ), 
    .F1(\fftinReg.q_1023__N_1046[147] ));
  fftinReg_SLICE_1270 \fftinReg.SLICE_1270 ( 
    .DI1(\fftinReg.q_1023__N_1046[149] ), .DI0(\fftinReg.q_1023__N_1046[148] ), 
    .C1(\fftinReg.q[133] ), .B1(\fft_input1024[149] ), .A1(currState), 
    .C0(\fft_input1024[148] ), .B0(currState), .A0(\fftinReg.q[132] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[148] ), 
    .Q1(\fftinReg.q[149] ), .F0(\fftinReg.q_1023__N_1046[148] ), 
    .F1(\fftinReg.q_1023__N_1046[149] ));
  fftinReg_SLICE_1272 \fftinReg.SLICE_1272 ( 
    .DI1(\fftinReg.q_1023__N_1046[151] ), .DI0(\fftinReg.q_1023__N_1046[150] ), 
    .D1(currState), .B1(\fftinReg.q[135] ), .A1(\fft_input1024[151] ), 
    .C0(currState), .B0(\fft_input1024[150] ), .A0(\fftinReg.q[134] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[150] ), 
    .Q1(\fftinReg.q[151] ), .F0(\fftinReg.q_1023__N_1046[150] ), 
    .F1(\fftinReg.q_1023__N_1046[151] ));
  fftinReg_SLICE_1274 \fftinReg.SLICE_1274 ( 
    .DI1(\fftinReg.q_1023__N_1046[153] ), .DI0(\fftinReg.q_1023__N_1046[152] ), 
    .D1(\fft_input1024[153] ), .C1(currState), .B1(\fftinReg.q[137] ), 
    .D0(currState), .B0(\fftinReg.q[136] ), .A0(\fft_input1024[152] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[152] ), 
    .Q1(\fftinReg.q[153] ), .F0(\fftinReg.q_1023__N_1046[152] ), 
    .F1(\fftinReg.q_1023__N_1046[153] ));
  fftinReg_SLICE_1276 \fftinReg.SLICE_1276 ( 
    .DI1(\fftinReg.q_1023__N_1046[155] ), .DI0(\fftinReg.q_1023__N_1046[154] ), 
    .D1(currState), .C1(\fft_input1024[155] ), .B1(\fftinReg.q[139] ), 
    .D0(\fftinReg.q[138] ), .C0(\fft_input1024[154] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[154] ), 
    .Q1(\fftinReg.q[155] ), .F0(\fftinReg.q_1023__N_1046[154] ), 
    .F1(\fftinReg.q_1023__N_1046[155] ));
  fftinReg_SLICE_1278 \fftinReg.SLICE_1278 ( 
    .DI1(\fftinReg.q_1023__N_1046[157] ), .DI0(\fftinReg.q_1023__N_1046[156] ), 
    .D1(currState), .C1(\fft_input1024[157] ), .B1(\fftinReg.q[141] ), 
    .C0(\fftinReg.q[140] ), .B0(\fft_input1024[156] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[156] ), 
    .Q1(\fftinReg.q[157] ), .F0(\fftinReg.q_1023__N_1046[156] ), 
    .F1(\fftinReg.q_1023__N_1046[157] ));
  fftinReg_SLICE_1280 \fftinReg.SLICE_1280 ( 
    .DI1(\fftinReg.q_1023__N_1046[159] ), .DI0(\fftinReg.q_1023__N_1046[158] ), 
    .D1(\fftinReg.q[143] ), .C1(currState), .A1(\fft_input1024[159] ), 
    .D0(\fft_input1024[158] ), .C0(\fftinReg.q[142] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[158] ), 
    .Q1(\fftinReg.q[159] ), .F0(\fftinReg.q_1023__N_1046[158] ), 
    .F1(\fftinReg.q_1023__N_1046[159] ));
  fftinReg_SLICE_1282 \fftinReg.SLICE_1282 ( 
    .DI1(\fftinReg.q_1023__N_1046[161] ), .DI0(\fftinReg.q_1023__N_1046[160] ), 
    .D1(currState), .B1(\fft_input1024[161] ), .A1(\fftinReg.q[145] ), 
    .D0(\fftinReg.q[144] ), .C0(\fft_input1024[160] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[160] ), 
    .Q1(\fftinReg.q[161] ), .F0(\fftinReg.q_1023__N_1046[160] ), 
    .F1(\fftinReg.q_1023__N_1046[161] ));
  fftinReg_SLICE_1284 \fftinReg.SLICE_1284 ( 
    .DI1(\fftinReg.q_1023__N_1046[163] ), .DI0(\fftinReg.q_1023__N_1046[162] ), 
    .C1(\fftinReg.q[147] ), .B1(currState), .A1(\fft_input1024[163] ), 
    .D0(\fft_input1024[162] ), .C0(\fftinReg.q[146] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[162] ), 
    .Q1(\fftinReg.q[163] ), .F0(\fftinReg.q_1023__N_1046[162] ), 
    .F1(\fftinReg.q_1023__N_1046[163] ));
  fftinReg_SLICE_1286 \fftinReg.SLICE_1286 ( 
    .DI1(\fftinReg.q_1023__N_1046[165] ), .DI0(\fftinReg.q_1023__N_1046[164] ), 
    .D1(\fftinReg.q[149] ), .C1(currState), .A1(\fft_input1024[165] ), 
    .D0(currState), .B0(\fft_input1024[164] ), .A0(\fftinReg.q[148] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[164] ), 
    .Q1(\fftinReg.q[165] ), .F0(\fftinReg.q_1023__N_1046[164] ), 
    .F1(\fftinReg.q_1023__N_1046[165] ));
  fftinReg_SLICE_1288 \fftinReg.SLICE_1288 ( 
    .DI1(\fftinReg.q_1023__N_1046[167] ), .DI0(\fftinReg.q_1023__N_1046[166] ), 
    .C1(\fftinReg.q[151] ), .B1(\fft_input1024[167] ), .A1(currState), 
    .D0(\fft_input1024[166] ), .C0(\fftinReg.q[150] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[166] ), 
    .Q1(\fftinReg.q[167] ), .F0(\fftinReg.q_1023__N_1046[166] ), 
    .F1(\fftinReg.q_1023__N_1046[167] ));
  fftinReg_SLICE_1290 \fftinReg.SLICE_1290 ( 
    .DI1(\fftinReg.q_1023__N_1046[169] ), .DI0(\fftinReg.q_1023__N_1046[168] ), 
    .C1(currState), .B1(\fft_input1024[169] ), .A1(\fftinReg.q[153] ), 
    .D0(\fftinReg.q[152] ), .C0(currState), .B0(\fft_input1024[168] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[168] ), 
    .Q1(\fftinReg.q[169] ), .F0(\fftinReg.q_1023__N_1046[168] ), 
    .F1(\fftinReg.q_1023__N_1046[169] ));
  fftinReg_SLICE_1292 \fftinReg.SLICE_1292 ( 
    .DI1(\fftinReg.q_1023__N_1046[171] ), .DI0(\fftinReg.q_1023__N_1046[170] ), 
    .C1(\fftinReg.q[155] ), .B1(\fft_input1024[171] ), .A1(currState), 
    .C0(currState), .B0(\fftinReg.q[154] ), .A0(\fft_input1024[170] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[170] ), 
    .Q1(\fftinReg.q[171] ), .F0(\fftinReg.q_1023__N_1046[170] ), 
    .F1(\fftinReg.q_1023__N_1046[171] ));
  fftinReg_SLICE_1294 \fftinReg.SLICE_1294 ( 
    .DI1(\fftinReg.q_1023__N_1046[173] ), .DI0(\fftinReg.q_1023__N_1046[172] ), 
    .D1(currState), .B1(\fft_input1024[173] ), .A1(\fftinReg.q[157] ), 
    .D0(\fft_input1024[172] ), .C0(currState), .A0(\fftinReg.q[156] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[172] ), 
    .Q1(\fftinReg.q[173] ), .F0(\fftinReg.q_1023__N_1046[172] ), 
    .F1(\fftinReg.q_1023__N_1046[173] ));
  fftinReg_SLICE_1296 \fftinReg.SLICE_1296 ( 
    .DI1(\fftinReg.q_1023__N_1046[175] ), .DI0(\fftinReg.q_1023__N_1046[174] ), 
    .C1(currState), .B1(\fftinReg.q[159] ), .A1(\fft_input1024[175] ), 
    .D0(\fftinReg.q[158] ), .B0(currState), .A0(\fft_input1024[174] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[174] ), 
    .Q1(\fftinReg.q[175] ), .F0(\fftinReg.q_1023__N_1046[174] ), 
    .F1(\fftinReg.q_1023__N_1046[175] ));
  fftinReg_SLICE_1298 \fftinReg.SLICE_1298 ( 
    .DI1(\fftinReg.q_1023__N_1046[177] ), .DI0(\fftinReg.q_1023__N_1046[176] ), 
    .D1(\fft_input1024[177] ), .B1(currState), .A1(\fftinReg.q[161] ), 
    .D0(\fftinReg.q[160] ), .C0(currState), .A0(\fft_input1024[176] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[176] ), 
    .Q1(\fftinReg.q[177] ), .F0(\fftinReg.q_1023__N_1046[176] ), 
    .F1(\fftinReg.q_1023__N_1046[177] ));
  fftinReg_SLICE_1300 \fftinReg.SLICE_1300 ( 
    .DI1(\fftinReg.q_1023__N_1046[179] ), .DI0(\fftinReg.q_1023__N_1046[178] ), 
    .C1(currState), .B1(\fft_input1024[179] ), .A1(\fftinReg.q[163] ), 
    .D0(currState), .C0(\fft_input1024[178] ), .A0(\fftinReg.q[162] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[178] ), 
    .Q1(\fftinReg.q[179] ), .F0(\fftinReg.q_1023__N_1046[178] ), 
    .F1(\fftinReg.q_1023__N_1046[179] ));
  fftinReg_SLICE_1302 \fftinReg.SLICE_1302 ( 
    .DI1(\fftinReg.q_1023__N_1046[181] ), .DI0(\fftinReg.q_1023__N_1046[180] ), 
    .C1(\fftinReg.q[165] ), .B1(\fft_input1024[181] ), .A1(currState), 
    .D0(\fftinReg.q[164] ), .C0(\fft_input1024[180] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[180] ), 
    .Q1(\fftinReg.q[181] ), .F0(\fftinReg.q_1023__N_1046[180] ), 
    .F1(\fftinReg.q_1023__N_1046[181] ));
  fftinReg_SLICE_1304 \fftinReg.SLICE_1304 ( 
    .DI1(\fftinReg.q_1023__N_1046[183] ), .DI0(\fftinReg.q_1023__N_1046[182] ), 
    .D1(\fftinReg.q[167] ), .C1(\fft_input1024[183] ), .B1(currState), 
    .C0(\fftinReg.q[166] ), .B0(\fft_input1024[182] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[182] ), 
    .Q1(\fftinReg.q[183] ), .F0(\fftinReg.q_1023__N_1046[182] ), 
    .F1(\fftinReg.q_1023__N_1046[183] ));
  fftinReg_SLICE_1306 \fftinReg.SLICE_1306 ( 
    .DI1(\fftinReg.q_1023__N_1046[185] ), .DI0(\fftinReg.q_1023__N_1046[184] ), 
    .D1(\fft_input1024[185] ), .C1(currState), .B1(\fftinReg.q[169] ), 
    .D0(\fft_input1024[184] ), .B0(currState), .A0(\fftinReg.q[168] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[184] ), 
    .Q1(\fftinReg.q[185] ), .F0(\fftinReg.q_1023__N_1046[184] ), 
    .F1(\fftinReg.q_1023__N_1046[185] ));
  fftinReg_SLICE_1308 \fftinReg.SLICE_1308 ( 
    .DI1(\fftinReg.q_1023__N_1046[187] ), .DI0(\fftinReg.q_1023__N_1046[186] ), 
    .D1(currState), .C1(\fft_input1024[187] ), .B1(\fftinReg.q[171] ), 
    .C0(currState), .B0(\fftinReg.q[170] ), .A0(\fft_input1024[186] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[186] ), 
    .Q1(\fftinReg.q[187] ), .F0(\fftinReg.q_1023__N_1046[186] ), 
    .F1(\fftinReg.q_1023__N_1046[187] ));
  fftinReg_SLICE_1310 \fftinReg.SLICE_1310 ( 
    .DI1(\fftinReg.q_1023__N_1046[189] ), .DI0(\fftinReg.q_1023__N_1046[188] ), 
    .D1(\fft_input1024[189] ), .B1(currState), .A1(\fftinReg.q[173] ), 
    .D0(\fftinReg.q[172] ), .C0(\fft_input1024[188] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[188] ), 
    .Q1(\fftinReg.q[189] ), .F0(\fftinReg.q_1023__N_1046[188] ), 
    .F1(\fftinReg.q_1023__N_1046[189] ));
  fftinReg_SLICE_1312 \fftinReg.SLICE_1312 ( 
    .DI1(\fftinReg.q_1023__N_1046[191] ), .DI0(\fftinReg.q_1023__N_1046[190] ), 
    .C1(\fft_input1024[191] ), .B1(\fftinReg.q[175] ), .A1(currState), 
    .D0(\fft_input1024[190] ), .B0(currState), .A0(\fftinReg.q[174] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[190] ), 
    .Q1(\fftinReg.q[191] ), .F0(\fftinReg.q_1023__N_1046[190] ), 
    .F1(\fftinReg.q_1023__N_1046[191] ));
  fftinReg_SLICE_1314 \fftinReg.SLICE_1314 ( 
    .DI1(\fftinReg.q_1023__N_1046[193] ), .DI0(\fftinReg.q_1023__N_1046[192] ), 
    .D1(\fft_input1024[193] ), .B1(currState), .A1(\fftinReg.q[177] ), 
    .D0(\fftinReg.q[176] ), .C0(\fft_input1024[192] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[192] ), 
    .Q1(\fftinReg.q[193] ), .F0(\fftinReg.q_1023__N_1046[192] ), 
    .F1(\fftinReg.q_1023__N_1046[193] ));
  fftinReg_SLICE_1316 \fftinReg.SLICE_1316 ( 
    .DI1(\fftinReg.q_1023__N_1046[195] ), .DI0(\fftinReg.q_1023__N_1046[194] ), 
    .D1(\fft_input1024[195] ), .B1(currState), .A1(\fftinReg.q[179] ), 
    .D0(\fftinReg.q[178] ), .C0(currState), .A0(\fft_input1024[194] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[194] ), 
    .Q1(\fftinReg.q[195] ), .F0(\fftinReg.q_1023__N_1046[194] ), 
    .F1(\fftinReg.q_1023__N_1046[195] ));
  fftinReg_SLICE_1318 \fftinReg.SLICE_1318 ( 
    .DI1(\fftinReg.q_1023__N_1046[197] ), .DI0(\fftinReg.q_1023__N_1046[196] ), 
    .D1(\fftinReg.q[181] ), .B1(currState), .A1(\fft_input1024[197] ), 
    .D0(\fft_input1024[196] ), .C0(\fftinReg.q[180] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[196] ), 
    .Q1(\fftinReg.q[197] ), .F0(\fftinReg.q_1023__N_1046[196] ), 
    .F1(\fftinReg.q_1023__N_1046[197] ));
  fftinReg_SLICE_1320 \fftinReg.SLICE_1320 ( 
    .DI1(\fftinReg.q_1023__N_1046[199] ), .DI0(\fftinReg.q_1023__N_1046[198] ), 
    .D1(currState), .B1(\fft_input1024[199] ), .A1(\fftinReg.q[183] ), 
    .D0(currState), .C0(\fft_input1024[198] ), .A0(\fftinReg.q[182] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[198] ), 
    .Q1(\fftinReg.q[199] ), .F0(\fftinReg.q_1023__N_1046[198] ), 
    .F1(\fftinReg.q_1023__N_1046[199] ));
  fftinReg_SLICE_1322 \fftinReg.SLICE_1322 ( 
    .DI1(\fftinReg.q_1023__N_1046[201] ), .DI0(\fftinReg.q_1023__N_1046[200] ), 
    .D1(\fft_input1024[201] ), .C1(\fftinReg.q[185] ), .B1(currState), 
    .D0(\fftinReg.q[184] ), .C0(\fft_input1024[200] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[200] ), 
    .Q1(\fftinReg.q[201] ), .F0(\fftinReg.q_1023__N_1046[200] ), 
    .F1(\fftinReg.q_1023__N_1046[201] ));
  fftinReg_SLICE_1324 \fftinReg.SLICE_1324 ( 
    .DI1(\fftinReg.q_1023__N_1046[203] ), .DI0(\fftinReg.q_1023__N_1046[202] ), 
    .D1(currState), .B1(\fftinReg.q[187] ), .A1(\fft_input1024[203] ), 
    .D0(\fftinReg.q[186] ), .C0(currState), .A0(\fft_input1024[202] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[202] ), 
    .Q1(\fftinReg.q[203] ), .F0(\fftinReg.q_1023__N_1046[202] ), 
    .F1(\fftinReg.q_1023__N_1046[203] ));
  fftinReg_SLICE_1326 \fftinReg.SLICE_1326 ( 
    .DI1(\fftinReg.q_1023__N_1046[205] ), .DI0(\fftinReg.q_1023__N_1046[204] ), 
    .C1(currState), .B1(\fftinReg.q[189] ), .A1(\fft_input1024[205] ), 
    .D0(\fftinReg.q[188] ), .B0(currState), .A0(\fft_input1024[204] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[204] ), 
    .Q1(\fftinReg.q[205] ), .F0(\fftinReg.q_1023__N_1046[204] ), 
    .F1(\fftinReg.q_1023__N_1046[205] ));
  fftinReg_SLICE_1328 \fftinReg.SLICE_1328 ( 
    .DI1(\fftinReg.q_1023__N_1046[207] ), .DI0(\fftinReg.q_1023__N_1046[206] ), 
    .C1(currState), .B1(\fftinReg.q[191] ), .A1(\fft_input1024[207] ), 
    .D0(\fftinReg.q[190] ), .B0(currState), .A0(\fft_input1024[206] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[206] ), 
    .Q1(\fftinReg.q[207] ), .F0(\fftinReg.q_1023__N_1046[206] ), 
    .F1(\fftinReg.q_1023__N_1046[207] ));
  fftinReg_SLICE_1330 \fftinReg.SLICE_1330 ( 
    .DI1(\fftinReg.q_1023__N_1046[209] ), .DI0(\fftinReg.q_1023__N_1046[208] ), 
    .C1(\fftinReg.q[193] ), .B1(\fft_input1024[209] ), .A1(currState), 
    .D0(\fft_input1024[208] ), .B0(currState), .A0(\fftinReg.q[192] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[208] ), 
    .Q1(\fftinReg.q[209] ), .F0(\fftinReg.q_1023__N_1046[208] ), 
    .F1(\fftinReg.q_1023__N_1046[209] ));
  fftinReg_SLICE_1332 \fftinReg.SLICE_1332 ( 
    .DI1(\fftinReg.q_1023__N_1046[211] ), .DI0(\fftinReg.q_1023__N_1046[210] ), 
    .D1(\fft_input1024[211] ), .C1(\fftinReg.q[195] ), .B1(currState), 
    .D0(currState), .C0(\fft_input1024[210] ), .A0(\fftinReg.q[194] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[210] ), 
    .Q1(\fftinReg.q[211] ), .F0(\fftinReg.q_1023__N_1046[210] ), 
    .F1(\fftinReg.q_1023__N_1046[211] ));
  fftinReg_SLICE_1334 \fftinReg.SLICE_1334 ( 
    .DI1(\fftinReg.q_1023__N_1046[213] ), .DI0(\fftinReg.q_1023__N_1046[212] ), 
    .D1(currState), .B1(\fftinReg.q[197] ), .A1(\fft_input1024[213] ), 
    .C0(currState), .B0(\fftinReg.q[196] ), .A0(\fft_input1024[212] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[212] ), 
    .Q1(\fftinReg.q[213] ), .F0(\fftinReg.q_1023__N_1046[212] ), 
    .F1(\fftinReg.q_1023__N_1046[213] ));
  fftinReg_SLICE_1336 \fftinReg.SLICE_1336 ( 
    .DI1(\fftinReg.q_1023__N_1046[215] ), .DI0(\fftinReg.q_1023__N_1046[214] ), 
    .C1(\fft_input1024[215] ), .B1(\fftinReg.q[199] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[198] ), .A0(\fft_input1024[214] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[214] ), 
    .Q1(\fftinReg.q[215] ), .F0(\fftinReg.q_1023__N_1046[214] ), 
    .F1(\fftinReg.q_1023__N_1046[215] ));
  fftinReg_SLICE_1338 \fftinReg.SLICE_1338 ( 
    .DI1(\fftinReg.q_1023__N_1046[217] ), .DI0(\fftinReg.q_1023__N_1046[216] ), 
    .D1(\fftinReg.q[201] ), .C1(\fft_input1024[217] ), .B1(currState), 
    .D0(\fft_input1024[216] ), .C0(\fftinReg.q[200] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[216] ), 
    .Q1(\fftinReg.q[217] ), .F0(\fftinReg.q_1023__N_1046[216] ), 
    .F1(\fftinReg.q_1023__N_1046[217] ));
  fftinReg_SLICE_1340 \fftinReg.SLICE_1340 ( 
    .DI1(\fftinReg.q_1023__N_1046[219] ), .DI0(\fftinReg.q_1023__N_1046[218] ), 
    .D1(currState), .B1(\fftinReg.q[203] ), .A1(\fft_input1024[219] ), 
    .C0(\fft_input1024[218] ), .B0(\fftinReg.q[202] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[218] ), 
    .Q1(\fftinReg.q[219] ), .F0(\fftinReg.q_1023__N_1046[218] ), 
    .F1(\fftinReg.q_1023__N_1046[219] ));
  fftinReg_SLICE_1342 \fftinReg.SLICE_1342 ( 
    .DI1(\fftinReg.q_1023__N_1046[221] ), .DI0(\fftinReg.q_1023__N_1046[220] ), 
    .D1(\fftinReg.q[205] ), .C1(\fft_input1024[221] ), .A1(currState), 
    .D0(\fft_input1024[220] ), .C0(currState), .B0(\fftinReg.q[204] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[220] ), 
    .Q1(\fftinReg.q[221] ), .F0(\fftinReg.q_1023__N_1046[220] ), 
    .F1(\fftinReg.q_1023__N_1046[221] ));
  fftinReg_SLICE_1344 \fftinReg.SLICE_1344 ( 
    .DI1(\fftinReg.q_1023__N_1046[223] ), .DI0(\fftinReg.q_1023__N_1046[222] ), 
    .D1(\fft_input1024[223] ), .C1(\fftinReg.q[207] ), .B1(currState), 
    .C0(currState), .B0(\fft_input1024[222] ), .A0(\fftinReg.q[206] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[222] ), 
    .Q1(\fftinReg.q[223] ), .F0(\fftinReg.q_1023__N_1046[222] ), 
    .F1(\fftinReg.q_1023__N_1046[223] ));
  fftinReg_SLICE_1346 \fftinReg.SLICE_1346 ( 
    .DI1(\fftinReg.q_1023__N_1046[225] ), .DI0(\fftinReg.q_1023__N_1046[224] ), 
    .C1(currState), .B1(\fftinReg.q[209] ), .A1(\fft_input1024[225] ), 
    .D0(\fft_input1024[224] ), .C0(currState), .B0(\fftinReg.q[208] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[224] ), 
    .Q1(\fftinReg.q[225] ), .F0(\fftinReg.q_1023__N_1046[224] ), 
    .F1(\fftinReg.q_1023__N_1046[225] ));
  fftinReg_SLICE_1348 \fftinReg.SLICE_1348 ( 
    .DI1(\fftinReg.q_1023__N_1046[227] ), .DI0(\fftinReg.q_1023__N_1046[226] ), 
    .D1(currState), .B1(\fftinReg.q[211] ), .A1(\fft_input1024[227] ), 
    .D0(\fftinReg.q[210] ), .C0(currState), .B0(\fft_input1024[226] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[226] ), 
    .Q1(\fftinReg.q[227] ), .F0(\fftinReg.q_1023__N_1046[226] ), 
    .F1(\fftinReg.q_1023__N_1046[227] ));
  fftinReg_SLICE_1350 \fftinReg.SLICE_1350 ( 
    .DI1(\fftinReg.q_1023__N_1046[229] ), .DI0(\fftinReg.q_1023__N_1046[228] ), 
    .C1(currState), .B1(\fftinReg.q[213] ), .A1(\fft_input1024[229] ), 
    .D0(currState), .C0(\fft_input1024[228] ), .A0(\fftinReg.q[212] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[228] ), 
    .Q1(\fftinReg.q[229] ), .F0(\fftinReg.q_1023__N_1046[228] ), 
    .F1(\fftinReg.q_1023__N_1046[229] ));
  fftinReg_SLICE_1352 \fftinReg.SLICE_1352 ( 
    .DI1(\fftinReg.q_1023__N_1046[231] ), .DI0(\fftinReg.q_1023__N_1046[230] ), 
    .D1(\fftinReg.q[215] ), .C1(currState), .A1(\fft_input1024[231] ), 
    .D0(\fftinReg.q[214] ), .C0(\fft_input1024[230] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[230] ), 
    .Q1(\fftinReg.q[231] ), .F0(\fftinReg.q_1023__N_1046[230] ), 
    .F1(\fftinReg.q_1023__N_1046[231] ));
  fftinReg_SLICE_1354 \fftinReg.SLICE_1354 ( 
    .DI1(\fftinReg.q_1023__N_1046[233] ), .DI0(\fftinReg.q_1023__N_1046[232] ), 
    .D1(currState), .B1(\fftinReg.q[217] ), .A1(\fft_input1024[233] ), 
    .D0(\fft_input1024[232] ), .C0(currState), .A0(\fftinReg.q[216] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[232] ), 
    .Q1(\fftinReg.q[233] ), .F0(\fftinReg.q_1023__N_1046[232] ), 
    .F1(\fftinReg.q_1023__N_1046[233] ));
  fftinReg_SLICE_1356 \fftinReg.SLICE_1356 ( 
    .DI1(\fftinReg.q_1023__N_1046[235] ), .DI0(\fftinReg.q_1023__N_1046[234] ), 
    .D1(\fftinReg.q[219] ), .C1(currState), .B1(\fft_input1024[235] ), 
    .D0(\fft_input1024[234] ), .B0(\fftinReg.q[218] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[234] ), 
    .Q1(\fftinReg.q[235] ), .F0(\fftinReg.q_1023__N_1046[234] ), 
    .F1(\fftinReg.q_1023__N_1046[235] ));
  fftinReg_SLICE_1358 \fftinReg.SLICE_1358 ( 
    .DI1(\fftinReg.q_1023__N_1046[237] ), .DI0(\fftinReg.q_1023__N_1046[236] ), 
    .D1(currState), .C1(\fft_input1024[237] ), .A1(\fftinReg.q[221] ), 
    .C0(currState), .B0(\fftinReg.q[220] ), .A0(\fft_input1024[236] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[236] ), 
    .Q1(\fftinReg.q[237] ), .F0(\fftinReg.q_1023__N_1046[236] ), 
    .F1(\fftinReg.q_1023__N_1046[237] ));
  fftinReg_SLICE_1360 \fftinReg.SLICE_1360 ( 
    .DI1(\fftinReg.q_1023__N_1046[239] ), .DI0(\fftinReg.q_1023__N_1046[238] ), 
    .D1(\fft_input1024[239] ), .C1(\fftinReg.q[223] ), .B1(currState), 
    .C0(\fft_input1024[238] ), .B0(\fftinReg.q[222] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[238] ), 
    .Q1(\fftinReg.q[239] ), .F0(\fftinReg.q_1023__N_1046[238] ), 
    .F1(\fftinReg.q_1023__N_1046[239] ));
  fftinReg_SLICE_1362 \fftinReg.SLICE_1362 ( 
    .DI1(\fftinReg.q_1023__N_1046[241] ), .DI0(\fftinReg.q_1023__N_1046[240] ), 
    .D1(currState), .C1(\fft_input1024[241] ), .B1(\fftinReg.q[225] ), 
    .C0(\fft_input1024[240] ), .B0(\fftinReg.q[224] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[240] ), 
    .Q1(\fftinReg.q[241] ), .F0(\fftinReg.q_1023__N_1046[240] ), 
    .F1(\fftinReg.q_1023__N_1046[241] ));
  fftinReg_SLICE_1364 \fftinReg.SLICE_1364 ( 
    .DI1(\fftinReg.q_1023__N_1046[243] ), .DI0(\fftinReg.q_1023__N_1046[242] ), 
    .D1(\fftinReg.q[227] ), .B1(currState), .A1(\fft_input1024[243] ), 
    .D0(\fftinReg.q[226] ), .C0(\fft_input1024[242] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[242] ), 
    .Q1(\fftinReg.q[243] ), .F0(\fftinReg.q_1023__N_1046[242] ), 
    .F1(\fftinReg.q_1023__N_1046[243] ));
  fftinReg_SLICE_1366 \fftinReg.SLICE_1366 ( 
    .DI1(\fftinReg.q_1023__N_1046[245] ), .DI0(\fftinReg.q_1023__N_1046[244] ), 
    .D1(\fftinReg.q[229] ), .B1(\fft_input1024[245] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[228] ), .A0(\fft_input1024[244] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[244] ), 
    .Q1(\fftinReg.q[245] ), .F0(\fftinReg.q_1023__N_1046[244] ), 
    .F1(\fftinReg.q_1023__N_1046[245] ));
  fftinReg_SLICE_1368 \fftinReg.SLICE_1368 ( 
    .DI1(\fftinReg.q_1023__N_1046[247] ), .DI0(\fftinReg.q_1023__N_1046[246] ), 
    .D1(currState), .C1(\fftinReg.q[231] ), .B1(\fft_input1024[247] ), 
    .C0(currState), .B0(\fftinReg.q[230] ), .A0(\fft_input1024[246] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[246] ), 
    .Q1(\fftinReg.q[247] ), .F0(\fftinReg.q_1023__N_1046[246] ), 
    .F1(\fftinReg.q_1023__N_1046[247] ));
  fftinReg_SLICE_1370 \fftinReg.SLICE_1370 ( 
    .DI1(\fftinReg.q_1023__N_1046[249] ), .DI0(\fftinReg.q_1023__N_1046[248] ), 
    .D1(\fftinReg.q[233] ), .B1(currState), .A1(\fft_input1024[249] ), 
    .C0(\fft_input1024[248] ), .B0(\fftinReg.q[232] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[248] ), 
    .Q1(\fftinReg.q[249] ), .F0(\fftinReg.q_1023__N_1046[248] ), 
    .F1(\fftinReg.q_1023__N_1046[249] ));
  fftinReg_SLICE_1372 \fftinReg.SLICE_1372 ( 
    .DI1(\fftinReg.q_1023__N_1046[251] ), .DI0(\fftinReg.q_1023__N_1046[250] ), 
    .D1(\fftinReg.q[235] ), .C1(\fft_input1024[251] ), .B1(currState), 
    .D0(\fft_input1024[250] ), .C0(\fftinReg.q[234] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[250] ), 
    .Q1(\fftinReg.q[251] ), .F0(\fftinReg.q_1023__N_1046[250] ), 
    .F1(\fftinReg.q_1023__N_1046[251] ));
  fftinReg_SLICE_1374 \fftinReg.SLICE_1374 ( 
    .DI1(\fftinReg.q_1023__N_1046[253] ), .DI0(\fftinReg.q_1023__N_1046[252] ), 
    .D1(\fftinReg.q[237] ), .B1(currState), .A1(\fft_input1024[253] ), 
    .D0(\fft_input1024[252] ), .C0(currState), .B0(\fftinReg.q[236] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[252] ), 
    .Q1(\fftinReg.q[253] ), .F0(\fftinReg.q_1023__N_1046[252] ), 
    .F1(\fftinReg.q_1023__N_1046[253] ));
  fftinReg_SLICE_1376 \fftinReg.SLICE_1376 ( 
    .DI1(\fftinReg.q_1023__N_1046[255] ), .DI0(\fftinReg.q_1023__N_1046[254] ), 
    .D1(\fftinReg.q[239] ), .B1(currState), .A1(\fft_input1024[255] ), 
    .C0(\fft_input1024[254] ), .B0(\fftinReg.q[238] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[254] ), 
    .Q1(\fftinReg.q[255] ), .F0(\fftinReg.q_1023__N_1046[254] ), 
    .F1(\fftinReg.q_1023__N_1046[255] ));
  fftinReg_SLICE_1378 \fftinReg.SLICE_1378 ( 
    .DI1(\fftinReg.q_1023__N_1046[257] ), .DI0(\fftinReg.q_1023__N_1046[256] ), 
    .D1(currState), .B1(\fftinReg.q[241] ), .A1(\fft_input1024[257] ), 
    .D0(\fftinReg.q[240] ), .C0(\fft_input1024[256] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[256] ), 
    .Q1(\fftinReg.q[257] ), .F0(\fftinReg.q_1023__N_1046[256] ), 
    .F1(\fftinReg.q_1023__N_1046[257] ));
  fftinReg_SLICE_1380 \fftinReg.SLICE_1380 ( 
    .DI1(\fftinReg.q_1023__N_1046[259] ), .DI0(\fftinReg.q_1023__N_1046[258] ), 
    .D1(currState), .C1(\fft_input1024[259] ), .A1(\fftinReg.q[243] ), 
    .C0(\fft_input1024[258] ), .B0(\fftinReg.q[242] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[258] ), 
    .Q1(\fftinReg.q[259] ), .F0(\fftinReg.q_1023__N_1046[258] ), 
    .F1(\fftinReg.q_1023__N_1046[259] ));
  fftinReg_SLICE_1382 \fftinReg.SLICE_1382 ( 
    .DI1(\fftinReg.q_1023__N_1046[261] ), .DI0(\fftinReg.q_1023__N_1046[260] ), 
    .D1(\fftinReg.q[245] ), .C1(currState), .A1(\fft_input1024[261] ), 
    .D0(\fftinReg.q[244] ), .B0(currState), .A0(\fft_input1024[260] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[260] ), 
    .Q1(\fftinReg.q[261] ), .F0(\fftinReg.q_1023__N_1046[260] ), 
    .F1(\fftinReg.q_1023__N_1046[261] ));
  fftinReg_SLICE_1384 \fftinReg.SLICE_1384 ( 
    .DI1(\fftinReg.q_1023__N_1046[263] ), .DI0(\fftinReg.q_1023__N_1046[262] ), 
    .D1(\fft_input1024[263] ), .C1(currState), .B1(\fftinReg.q[247] ), 
    .D0(currState), .C0(\fftinReg.q[246] ), .B0(\fft_input1024[262] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[262] ), 
    .Q1(\fftinReg.q[263] ), .F0(\fftinReg.q_1023__N_1046[262] ), 
    .F1(\fftinReg.q_1023__N_1046[263] ));
  fftinReg_SLICE_1386 \fftinReg.SLICE_1386 ( 
    .DI1(\fftinReg.q_1023__N_1046[265] ), .DI0(\fftinReg.q_1023__N_1046[264] ), 
    .C1(\fftinReg.q[249] ), .B1(\fft_input1024[265] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[248] ), .A0(\fft_input1024[264] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[264] ), 
    .Q1(\fftinReg.q[265] ), .F0(\fftinReg.q_1023__N_1046[264] ), 
    .F1(\fftinReg.q_1023__N_1046[265] ));
  fftinReg_SLICE_1388 \fftinReg.SLICE_1388 ( 
    .DI1(\fftinReg.q_1023__N_1046[267] ), .DI0(\fftinReg.q_1023__N_1046[266] ), 
    .C1(\fft_input1024[267] ), .B1(currState), .A1(\fftinReg.q[251] ), 
    .C0(\fft_input1024[266] ), .B0(currState), .A0(\fftinReg.q[250] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[266] ), 
    .Q1(\fftinReg.q[267] ), .F0(\fftinReg.q_1023__N_1046[266] ), 
    .F1(\fftinReg.q_1023__N_1046[267] ));
  fftinReg_SLICE_1390 \fftinReg.SLICE_1390 ( 
    .DI1(\fftinReg.q_1023__N_1046[269] ), .DI0(\fftinReg.q_1023__N_1046[268] ), 
    .D1(currState), .B1(\fftinReg.q[253] ), .A1(\fft_input1024[269] ), 
    .C0(\fftinReg.q[252] ), .B0(currState), .A0(\fft_input1024[268] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[268] ), 
    .Q1(\fftinReg.q[269] ), .F0(\fftinReg.q_1023__N_1046[268] ), 
    .F1(\fftinReg.q_1023__N_1046[269] ));
  fftinReg_SLICE_1392 \fftinReg.SLICE_1392 ( 
    .DI1(\fftinReg.q_1023__N_1046[271] ), .DI0(\fftinReg.q_1023__N_1046[270] ), 
    .D1(\fft_input1024[271] ), .B1(currState), .A1(\fftinReg.q[255] ), 
    .D0(\fftinReg.q[254] ), .C0(currState), .A0(\fft_input1024[270] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[270] ), 
    .Q1(\fftinReg.q[271] ), .F0(\fftinReg.q_1023__N_1046[270] ), 
    .F1(\fftinReg.q_1023__N_1046[271] ));
  fftinReg_SLICE_1394 \fftinReg.SLICE_1394 ( 
    .DI1(\fftinReg.q_1023__N_1046[273] ), .DI0(\fftinReg.q_1023__N_1046[272] ), 
    .D1(currState), .B1(\fftinReg.q[257] ), .A1(\fft_input1024[273] ), 
    .D0(\fft_input1024[272] ), .C0(currState), .B0(\fftinReg.q[256] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[272] ), 
    .Q1(\fftinReg.q[273] ), .F0(\fftinReg.q_1023__N_1046[272] ), 
    .F1(\fftinReg.q_1023__N_1046[273] ));
  fftinReg_SLICE_1396 \fftinReg.SLICE_1396 ( 
    .DI1(\fftinReg.q_1023__N_1046[275] ), .DI0(\fftinReg.q_1023__N_1046[274] ), 
    .D1(\fftinReg.q[259] ), .C1(\fft_input1024[275] ), .B1(currState), 
    .D0(\fft_input1024[274] ), .B0(\fftinReg.q[258] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[274] ), 
    .Q1(\fftinReg.q[275] ), .F0(\fftinReg.q_1023__N_1046[274] ), 
    .F1(\fftinReg.q_1023__N_1046[275] ));
  fftinReg_SLICE_1398 \fftinReg.SLICE_1398 ( 
    .DI1(\fftinReg.q_1023__N_1046[277] ), .DI0(\fftinReg.q_1023__N_1046[276] ), 
    .D1(currState), .C1(\fftinReg.q[261] ), .B1(\fft_input1024[277] ), 
    .D0(\fftinReg.q[260] ), .B0(\fft_input1024[276] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[276] ), 
    .Q1(\fftinReg.q[277] ), .F0(\fftinReg.q_1023__N_1046[276] ), 
    .F1(\fftinReg.q_1023__N_1046[277] ));
  fftinReg_SLICE_1400 \fftinReg.SLICE_1400 ( 
    .DI1(\fftinReg.q_1023__N_1046[279] ), .DI0(\fftinReg.q_1023__N_1046[278] ), 
    .D1(currState), .C1(\fft_input1024[279] ), .A1(\fftinReg.q[263] ), 
    .C0(\fftinReg.q[262] ), .B0(\fft_input1024[278] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[278] ), 
    .Q1(\fftinReg.q[279] ), .F0(\fftinReg.q_1023__N_1046[278] ), 
    .F1(\fftinReg.q_1023__N_1046[279] ));
  fftinReg_SLICE_1402 \fftinReg.SLICE_1402 ( 
    .DI1(\fftinReg.q_1023__N_1046[281] ), .DI0(\fftinReg.q_1023__N_1046[280] ), 
    .C1(\fft_input1024[281] ), .B1(\fftinReg.q[265] ), .A1(currState), 
    .D0(\fft_input1024[280] ), .C0(\fftinReg.q[264] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[280] ), 
    .Q1(\fftinReg.q[281] ), .F0(\fftinReg.q_1023__N_1046[280] ), 
    .F1(\fftinReg.q_1023__N_1046[281] ));
  fftinReg_SLICE_1404 \fftinReg.SLICE_1404 ( 
    .DI1(\fftinReg.q_1023__N_1046[283] ), .DI0(\fftinReg.q_1023__N_1046[282] ), 
    .D1(currState), .B1(\fftinReg.q[267] ), .A1(\fft_input1024[283] ), 
    .D0(\fftinReg.q[266] ), .C0(\fft_input1024[282] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[282] ), 
    .Q1(\fftinReg.q[283] ), .F0(\fftinReg.q_1023__N_1046[282] ), 
    .F1(\fftinReg.q_1023__N_1046[283] ));
  fftinReg_SLICE_1406 \fftinReg.SLICE_1406 ( 
    .DI1(\fftinReg.q_1023__N_1046[285] ), .DI0(\fftinReg.q_1023__N_1046[284] ), 
    .C1(\fft_input1024[285] ), .B1(\fftinReg.q[269] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[284] ), .B0(\fftinReg.q[268] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[284] ), 
    .Q1(\fftinReg.q[285] ), .F0(\fftinReg.q_1023__N_1046[284] ), 
    .F1(\fftinReg.q_1023__N_1046[285] ));
  fftinReg_SLICE_1408 \fftinReg.SLICE_1408 ( 
    .DI1(\fftinReg.q_1023__N_1046[287] ), .DI0(\fftinReg.q_1023__N_1046[286] ), 
    .D1(\fftinReg.q[271] ), .B1(currState), .A1(\fft_input1024[287] ), 
    .C0(\fft_input1024[286] ), .B0(\fftinReg.q[270] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[286] ), 
    .Q1(\fftinReg.q[287] ), .F0(\fftinReg.q_1023__N_1046[286] ), 
    .F1(\fftinReg.q_1023__N_1046[287] ));
  fftinReg_SLICE_1410 \fftinReg.SLICE_1410 ( 
    .DI1(\fftinReg.q_1023__N_1046[289] ), .DI0(\fftinReg.q_1023__N_1046[288] ), 
    .D1(currState), .C1(\fft_input1024[289] ), .B1(\fftinReg.q[273] ), 
    .D0(\fft_input1024[288] ), .C0(currState), .A0(\fftinReg.q[272] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[288] ), 
    .Q1(\fftinReg.q[289] ), .F0(\fftinReg.q_1023__N_1046[288] ), 
    .F1(\fftinReg.q_1023__N_1046[289] ));
  fftinReg_SLICE_1412 \fftinReg.SLICE_1412 ( 
    .DI1(\fftinReg.q_1023__N_1046[291] ), .DI0(\fftinReg.q_1023__N_1046[290] ), 
    .D1(\fftinReg.q[275] ), .C1(\fft_input1024[291] ), .B1(currState), 
    .D0(\fftinReg.q[274] ), .C0(\fft_input1024[290] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[290] ), 
    .Q1(\fftinReg.q[291] ), .F0(\fftinReg.q_1023__N_1046[290] ), 
    .F1(\fftinReg.q_1023__N_1046[291] ));
  fftinReg_SLICE_1414 \fftinReg.SLICE_1414 ( 
    .DI1(\fftinReg.q_1023__N_1046[293] ), .DI0(\fftinReg.q_1023__N_1046[292] ), 
    .D1(\fftinReg.q[277] ), .C1(currState), .A1(\fft_input1024[293] ), 
    .D0(currState), .B0(\fft_input1024[292] ), .A0(\fftinReg.q[276] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[292] ), 
    .Q1(\fftinReg.q[293] ), .F0(\fftinReg.q_1023__N_1046[292] ), 
    .F1(\fftinReg.q_1023__N_1046[293] ));
  fftinReg_SLICE_1416 \fftinReg.SLICE_1416 ( 
    .DI1(\fftinReg.q_1023__N_1046[295] ), .DI0(\fftinReg.q_1023__N_1046[294] ), 
    .D1(\fft_input1024[295] ), .C1(currState), .A1(\fftinReg.q[279] ), 
    .D0(\fftinReg.q[278] ), .B0(currState), .A0(\fft_input1024[294] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[294] ), 
    .Q1(\fftinReg.q[295] ), .F0(\fftinReg.q_1023__N_1046[294] ), 
    .F1(\fftinReg.q_1023__N_1046[295] ));
  fftinReg_SLICE_1418 \fftinReg.SLICE_1418 ( 
    .DI1(\fftinReg.q_1023__N_1046[297] ), .DI0(\fftinReg.q_1023__N_1046[296] ), 
    .D1(currState), .B1(\fft_input1024[297] ), .A1(\fftinReg.q[281] ), 
    .D0(\fftinReg.q[280] ), .C0(currState), .A0(\fft_input1024[296] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[296] ), 
    .Q1(\fftinReg.q[297] ), .F0(\fftinReg.q_1023__N_1046[296] ), 
    .F1(\fftinReg.q_1023__N_1046[297] ));
  fftinReg_SLICE_1420 \fftinReg.SLICE_1420 ( 
    .DI1(\fftinReg.q_1023__N_1046[299] ), .DI0(\fftinReg.q_1023__N_1046[298] ), 
    .C1(currState), .B1(\fft_input1024[299] ), .A1(\fftinReg.q[283] ), 
    .D0(currState), .B0(\fft_input1024[298] ), .A0(\fftinReg.q[282] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[298] ), 
    .Q1(\fftinReg.q[299] ), .F0(\fftinReg.q_1023__N_1046[298] ), 
    .F1(\fftinReg.q_1023__N_1046[299] ));
  fftinReg_SLICE_1422 \fftinReg.SLICE_1422 ( 
    .DI1(\fftinReg.q_1023__N_1046[301] ), .DI0(\fftinReg.q_1023__N_1046[300] ), 
    .D1(currState), .B1(\fftinReg.q[285] ), .A1(\fft_input1024[301] ), 
    .D0(\fft_input1024[300] ), .C0(\fftinReg.q[284] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[300] ), 
    .Q1(\fftinReg.q[301] ), .F0(\fftinReg.q_1023__N_1046[300] ), 
    .F1(\fftinReg.q_1023__N_1046[301] ));
  fftinReg_SLICE_1424 \fftinReg.SLICE_1424 ( 
    .DI1(\fftinReg.q_1023__N_1046[303] ), .DI0(\fftinReg.q_1023__N_1046[302] ), 
    .D1(currState), .C1(\fft_input1024[303] ), .B1(\fftinReg.q[287] ), 
    .D0(\fftinReg.q[286] ), .C0(currState), .B0(\fft_input1024[302] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[302] ), 
    .Q1(\fftinReg.q[303] ), .F0(\fftinReg.q_1023__N_1046[302] ), 
    .F1(\fftinReg.q_1023__N_1046[303] ));
  fftinReg_SLICE_1426 \fftinReg.SLICE_1426 ( 
    .DI1(\fftinReg.q_1023__N_1046[305] ), .DI0(\fftinReg.q_1023__N_1046[304] ), 
    .D1(\fftinReg.q[289] ), .B1(currState), .A1(\fft_input1024[305] ), 
    .D0(\fftinReg.q[288] ), .C0(currState), .B0(\fft_input1024[304] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[304] ), 
    .Q1(\fftinReg.q[305] ), .F0(\fftinReg.q_1023__N_1046[304] ), 
    .F1(\fftinReg.q_1023__N_1046[305] ));
  fftinReg_SLICE_1428 \fftinReg.SLICE_1428 ( 
    .DI1(\fftinReg.q_1023__N_1046[307] ), .DI0(\fftinReg.q_1023__N_1046[306] ), 
    .C1(\fft_input1024[307] ), .B1(currState), .A1(\fftinReg.q[291] ), 
    .D0(\fftinReg.q[290] ), .C0(\fft_input1024[306] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[306] ), 
    .Q1(\fftinReg.q[307] ), .F0(\fftinReg.q_1023__N_1046[306] ), 
    .F1(\fftinReg.q_1023__N_1046[307] ));
  fftinReg_SLICE_1430 \fftinReg.SLICE_1430 ( 
    .DI1(\fftinReg.q_1023__N_1046[309] ), .DI0(\fftinReg.q_1023__N_1046[308] ), 
    .C1(currState), .B1(\fftinReg.q[293] ), .A1(\fft_input1024[309] ), 
    .D0(\fftinReg.q[292] ), .B0(currState), .A0(\fft_input1024[308] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[308] ), 
    .Q1(\fftinReg.q[309] ), .F0(\fftinReg.q_1023__N_1046[308] ), 
    .F1(\fftinReg.q_1023__N_1046[309] ));
  fftinReg_SLICE_1432 \fftinReg.SLICE_1432 ( 
    .DI1(\fftinReg.q_1023__N_1046[311] ), .DI0(\fftinReg.q_1023__N_1046[310] ), 
    .C1(\fftinReg.q[295] ), .B1(\fft_input1024[311] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[294] ), .B0(\fft_input1024[310] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[310] ), 
    .Q1(\fftinReg.q[311] ), .F0(\fftinReg.q_1023__N_1046[310] ), 
    .F1(\fftinReg.q_1023__N_1046[311] ));
  fftinReg_SLICE_1434 \fftinReg.SLICE_1434 ( 
    .DI1(\fftinReg.q_1023__N_1046[313] ), .DI0(\fftinReg.q_1023__N_1046[312] ), 
    .D1(\fft_input1024[313] ), .C1(\fftinReg.q[297] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[312] ), .A0(\fftinReg.q[296] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[312] ), 
    .Q1(\fftinReg.q[313] ), .F0(\fftinReg.q_1023__N_1046[312] ), 
    .F1(\fftinReg.q_1023__N_1046[313] ));
  fftinReg_SLICE_1436 \fftinReg.SLICE_1436 ( 
    .DI1(\fftinReg.q_1023__N_1046[315] ), .DI0(\fftinReg.q_1023__N_1046[314] ), 
    .D1(\fftinReg.q[299] ), .C1(\fft_input1024[315] ), .A1(currState), 
    .D0(\fftinReg.q[298] ), .C0(\fft_input1024[314] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[314] ), 
    .Q1(\fftinReg.q[315] ), .F0(\fftinReg.q_1023__N_1046[314] ), 
    .F1(\fftinReg.q_1023__N_1046[315] ));
  fftinReg_SLICE_1438 \fftinReg.SLICE_1438 ( 
    .DI1(\fftinReg.q_1023__N_1046[317] ), .DI0(\fftinReg.q_1023__N_1046[316] ), 
    .D1(currState), .C1(\fft_input1024[317] ), .B1(\fftinReg.q[301] ), 
    .C0(\fft_input1024[316] ), .B0(\fftinReg.q[300] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[316] ), 
    .Q1(\fftinReg.q[317] ), .F0(\fftinReg.q_1023__N_1046[316] ), 
    .F1(\fftinReg.q_1023__N_1046[317] ));
  fftinReg_SLICE_1440 \fftinReg.SLICE_1440 ( 
    .DI1(\fftinReg.q_1023__N_1046[319] ), .DI0(\fftinReg.q_1023__N_1046[318] ), 
    .D1(currState), .B1(\fftinReg.q[303] ), .A1(\fft_input1024[319] ), 
    .C0(currState), .B0(\fftinReg.q[302] ), .A0(\fft_input1024[318] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[318] ), 
    .Q1(\fftinReg.q[319] ), .F0(\fftinReg.q_1023__N_1046[318] ), 
    .F1(\fftinReg.q_1023__N_1046[319] ));
  fftinReg_SLICE_1442 \fftinReg.SLICE_1442 ( 
    .DI1(\fftinReg.q_1023__N_1046[321] ), .DI0(\fftinReg.q_1023__N_1046[320] ), 
    .C1(\fft_input1024[321] ), .B1(\fftinReg.q[305] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[320] ), .A0(\fftinReg.q[304] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[320] ), 
    .Q1(\fftinReg.q[321] ), .F0(\fftinReg.q_1023__N_1046[320] ), 
    .F1(\fftinReg.q_1023__N_1046[321] ));
  fftinReg_SLICE_1444 \fftinReg.SLICE_1444 ( 
    .DI1(\fftinReg.q_1023__N_1046[323] ), .DI0(\fftinReg.q_1023__N_1046[322] ), 
    .D1(\fftinReg.q[307] ), .B1(currState), .A1(\fft_input1024[323] ), 
    .D0(\fft_input1024[322] ), .B0(\fftinReg.q[306] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[322] ), 
    .Q1(\fftinReg.q[323] ), .F0(\fftinReg.q_1023__N_1046[322] ), 
    .F1(\fftinReg.q_1023__N_1046[323] ));
  fftinReg_SLICE_1446 \fftinReg.SLICE_1446 ( 
    .DI1(\fftinReg.q_1023__N_1046[325] ), .DI0(\fftinReg.q_1023__N_1046[324] ), 
    .D1(\fft_input1024[325] ), .C1(currState), .A1(\fftinReg.q[309] ), 
    .D0(currState), .C0(\fft_input1024[324] ), .B0(\fftinReg.q[308] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[324] ), 
    .Q1(\fftinReg.q[325] ), .F0(\fftinReg.q_1023__N_1046[324] ), 
    .F1(\fftinReg.q_1023__N_1046[325] ));
  fftinReg_SLICE_1448 \fftinReg.SLICE_1448 ( 
    .DI1(\fftinReg.q_1023__N_1046[327] ), .DI0(\fftinReg.q_1023__N_1046[326] ), 
    .D1(\fftinReg.q[311] ), .C1(currState), .B1(\fft_input1024[327] ), 
    .D0(\fftinReg.q[310] ), .B0(currState), .A0(\fft_input1024[326] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[326] ), 
    .Q1(\fftinReg.q[327] ), .F0(\fftinReg.q_1023__N_1046[326] ), 
    .F1(\fftinReg.q_1023__N_1046[327] ));
  fftinReg_SLICE_1450 \fftinReg.SLICE_1450 ( 
    .DI1(\fftinReg.q_1023__N_1046[329] ), .DI0(\fftinReg.q_1023__N_1046[328] ), 
    .C1(\fft_input1024[329] ), .B1(\fftinReg.q[313] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[312] ), .A0(\fft_input1024[328] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[328] ), 
    .Q1(\fftinReg.q[329] ), .F0(\fftinReg.q_1023__N_1046[328] ), 
    .F1(\fftinReg.q_1023__N_1046[329] ));
  fftinReg_SLICE_1452 \fftinReg.SLICE_1452 ( 
    .DI1(\fftinReg.q_1023__N_1046[331] ), .DI0(\fftinReg.q_1023__N_1046[330] ), 
    .D1(\fft_input1024[331] ), .C1(\fftinReg.q[315] ), .B1(currState), 
    .C0(currState), .B0(\fft_input1024[330] ), .A0(\fftinReg.q[314] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[330] ), 
    .Q1(\fftinReg.q[331] ), .F0(\fftinReg.q_1023__N_1046[330] ), 
    .F1(\fftinReg.q_1023__N_1046[331] ));
  fftinReg_SLICE_1454 \fftinReg.SLICE_1454 ( 
    .DI1(\fftinReg.q_1023__N_1046[333] ), .DI0(\fftinReg.q_1023__N_1046[332] ), 
    .D1(currState), .C1(\fft_input1024[333] ), .B1(\fftinReg.q[317] ), 
    .C0(currState), .B0(\fftinReg.q[316] ), .A0(\fft_input1024[332] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[332] ), 
    .Q1(\fftinReg.q[333] ), .F0(\fftinReg.q_1023__N_1046[332] ), 
    .F1(\fftinReg.q_1023__N_1046[333] ));
  fftinReg_SLICE_1456 \fftinReg.SLICE_1456 ( 
    .DI1(\fftinReg.q_1023__N_1046[335] ), .DI0(\fftinReg.q_1023__N_1046[334] ), 
    .D1(\fft_input1024[335] ), .C1(\fftinReg.q[319] ), .B1(currState), 
    .D0(\fftinReg.q[318] ), .C0(currState), .B0(\fft_input1024[334] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[334] ), 
    .Q1(\fftinReg.q[335] ), .F0(\fftinReg.q_1023__N_1046[334] ), 
    .F1(\fftinReg.q_1023__N_1046[335] ));
  fftinReg_SLICE_1458 \fftinReg.SLICE_1458 ( 
    .DI1(\fftinReg.q_1023__N_1046[337] ), .DI0(\fftinReg.q_1023__N_1046[336] ), 
    .C1(currState), .B1(\fftinReg.q[321] ), .A1(\fft_input1024[337] ), 
    .D0(currState), .C0(\fft_input1024[336] ), .B0(\fftinReg.q[320] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[336] ), 
    .Q1(\fftinReg.q[337] ), .F0(\fftinReg.q_1023__N_1046[336] ), 
    .F1(\fftinReg.q_1023__N_1046[337] ));
  fftinReg_SLICE_1460 \fftinReg.SLICE_1460 ( 
    .DI1(\fftinReg.q_1023__N_1046[339] ), .DI0(\fftinReg.q_1023__N_1046[338] ), 
    .D1(\fft_input1024[339] ), .B1(currState), .A1(\fftinReg.q[323] ), 
    .D0(\fft_input1024[338] ), .C0(currState), .A0(\fftinReg.q[322] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[338] ), 
    .Q1(\fftinReg.q[339] ), .F0(\fftinReg.q_1023__N_1046[338] ), 
    .F1(\fftinReg.q_1023__N_1046[339] ));
  fftinReg_SLICE_1462 \fftinReg.SLICE_1462 ( 
    .DI1(\fftinReg.q_1023__N_1046[341] ), .DI0(\fftinReg.q_1023__N_1046[340] ), 
    .C1(\fft_input1024[341] ), .B1(\fftinReg.q[325] ), .A1(currState), 
    .D0(\fftinReg.q[324] ), .C0(\fft_input1024[340] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[340] ), 
    .Q1(\fftinReg.q[341] ), .F0(\fftinReg.q_1023__N_1046[340] ), 
    .F1(\fftinReg.q_1023__N_1046[341] ));
  fftinReg_SLICE_1464 \fftinReg.SLICE_1464 ( 
    .DI1(\fftinReg.q_1023__N_1046[343] ), .DI0(\fftinReg.q_1023__N_1046[342] ), 
    .D1(\fftinReg.q[327] ), .C1(currState), .A1(\fft_input1024[343] ), 
    .D0(\fftinReg.q[326] ), .C0(\fft_input1024[342] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[342] ), 
    .Q1(\fftinReg.q[343] ), .F0(\fftinReg.q_1023__N_1046[342] ), 
    .F1(\fftinReg.q_1023__N_1046[343] ));
  fftinReg_SLICE_1466 \fftinReg.SLICE_1466 ( 
    .DI1(\fftinReg.q_1023__N_1046[345] ), .DI0(\fftinReg.q_1023__N_1046[344] ), 
    .D1(currState), .B1(\fft_input1024[345] ), .A1(\fftinReg.q[329] ), 
    .C0(currState), .B0(\fftinReg.q[328] ), .A0(\fft_input1024[344] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[344] ), 
    .Q1(\fftinReg.q[345] ), .F0(\fftinReg.q_1023__N_1046[344] ), 
    .F1(\fftinReg.q_1023__N_1046[345] ));
  fftinReg_SLICE_1468 \fftinReg.SLICE_1468 ( 
    .DI1(\fftinReg.q_1023__N_1046[347] ), .DI0(\fftinReg.q_1023__N_1046[346] ), 
    .D1(\fftinReg.q[331] ), .B1(currState), .A1(\fft_input1024[347] ), 
    .D0(\fftinReg.q[330] ), .C0(currState), .A0(\fft_input1024[346] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[346] ), 
    .Q1(\fftinReg.q[347] ), .F0(\fftinReg.q_1023__N_1046[346] ), 
    .F1(\fftinReg.q_1023__N_1046[347] ));
  fftinReg_SLICE_1470 \fftinReg.SLICE_1470 ( 
    .DI1(\fftinReg.q_1023__N_1046[349] ), .DI0(\fftinReg.q_1023__N_1046[348] ), 
    .D1(currState), .B1(\fftinReg.q[333] ), .A1(\fft_input1024[349] ), 
    .D0(\fftinReg.q[332] ), .B0(\fft_input1024[348] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[348] ), 
    .Q1(\fftinReg.q[349] ), .F0(\fftinReg.q_1023__N_1046[348] ), 
    .F1(\fftinReg.q_1023__N_1046[349] ));
  fftinReg_SLICE_1472 \fftinReg.SLICE_1472 ( 
    .DI1(\fftinReg.q_1023__N_1046[351] ), .DI0(\fftinReg.q_1023__N_1046[350] ), 
    .C1(\fft_input1024[351] ), .B1(\fftinReg.q[335] ), .A1(currState), 
    .D0(\fft_input1024[350] ), .C0(\fftinReg.q[334] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[350] ), 
    .Q1(\fftinReg.q[351] ), .F0(\fftinReg.q_1023__N_1046[350] ), 
    .F1(\fftinReg.q_1023__N_1046[351] ));
  fftinReg_SLICE_1474 \fftinReg.SLICE_1474 ( 
    .DI1(\fftinReg.q_1023__N_1046[353] ), .DI0(\fftinReg.q_1023__N_1046[352] ), 
    .D1(\fft_input1024[353] ), .C1(currState), .B1(\fftinReg.q[337] ), 
    .D0(\fftinReg.q[336] ), .C0(\fft_input1024[352] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[352] ), 
    .Q1(\fftinReg.q[353] ), .F0(\fftinReg.q_1023__N_1046[352] ), 
    .F1(\fftinReg.q_1023__N_1046[353] ));
  fftinReg_SLICE_1476 \fftinReg.SLICE_1476 ( 
    .DI1(\fftinReg.q_1023__N_1046[355] ), .DI0(\fftinReg.q_1023__N_1046[354] ), 
    .D1(\fft_input1024[355] ), .C1(\fftinReg.q[339] ), .B1(currState), 
    .D0(\fft_input1024[354] ), .C0(currState), .B0(\fftinReg.q[338] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[354] ), 
    .Q1(\fftinReg.q[355] ), .F0(\fftinReg.q_1023__N_1046[354] ), 
    .F1(\fftinReg.q_1023__N_1046[355] ));
  fftinReg_SLICE_1478 \fftinReg.SLICE_1478 ( 
    .DI1(\fftinReg.q_1023__N_1046[357] ), .DI0(\fftinReg.q_1023__N_1046[356] ), 
    .D1(\fftinReg.q[341] ), .C1(\fft_input1024[357] ), .A1(currState), 
    .D0(\fftinReg.q[340] ), .B0(\fft_input1024[356] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[356] ), 
    .Q1(\fftinReg.q[357] ), .F0(\fftinReg.q_1023__N_1046[356] ), 
    .F1(\fftinReg.q_1023__N_1046[357] ));
  fftinReg_SLICE_1480 \fftinReg.SLICE_1480 ( 
    .DI1(\fftinReg.q_1023__N_1046[359] ), .DI0(\fftinReg.q_1023__N_1046[358] ), 
    .D1(\fftinReg.q[343] ), .B1(currState), .A1(\fft_input1024[359] ), 
    .D0(\fft_input1024[358] ), .C0(\fftinReg.q[342] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[358] ), 
    .Q1(\fftinReg.q[359] ), .F0(\fftinReg.q_1023__N_1046[358] ), 
    .F1(\fftinReg.q_1023__N_1046[359] ));
  fftinReg_SLICE_1482 \fftinReg.SLICE_1482 ( 
    .DI1(\fftinReg.q_1023__N_1046[361] ), .DI0(\fftinReg.q_1023__N_1046[360] ), 
    .D1(\fftinReg.q[345] ), .C1(\fft_input1024[361] ), .B1(currState), 
    .D0(\fftinReg.q[344] ), .C0(\fft_input1024[360] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[360] ), 
    .Q1(\fftinReg.q[361] ), .F0(\fftinReg.q_1023__N_1046[360] ), 
    .F1(\fftinReg.q_1023__N_1046[361] ));
  fftinReg_SLICE_1484 \fftinReg.SLICE_1484 ( 
    .DI1(\fftinReg.q_1023__N_1046[363] ), .DI0(\fftinReg.q_1023__N_1046[362] ), 
    .C1(\fftinReg.q[347] ), .B1(\fft_input1024[363] ), .A1(currState), 
    .C0(\fftinReg.q[346] ), .B0(currState), .A0(\fft_input1024[362] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[362] ), 
    .Q1(\fftinReg.q[363] ), .F0(\fftinReg.q_1023__N_1046[362] ), 
    .F1(\fftinReg.q_1023__N_1046[363] ));
  fftinReg_SLICE_1486 \fftinReg.SLICE_1486 ( 
    .DI1(\fftinReg.q_1023__N_1046[365] ), .DI0(\fftinReg.q_1023__N_1046[364] ), 
    .D1(currState), .C1(\fftinReg.q[349] ), .A1(\fft_input1024[365] ), 
    .D0(\fftinReg.q[348] ), .C0(currState), .A0(\fft_input1024[364] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[364] ), 
    .Q1(\fftinReg.q[365] ), .F0(\fftinReg.q_1023__N_1046[364] ), 
    .F1(\fftinReg.q_1023__N_1046[365] ));
  fftinReg_SLICE_1488 \fftinReg.SLICE_1488 ( 
    .DI1(\fftinReg.q_1023__N_1046[367] ), .DI0(\fftinReg.q_1023__N_1046[366] ), 
    .D1(\fftinReg.q[351] ), .C1(\fft_input1024[367] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[350] ), .A0(\fft_input1024[366] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[366] ), 
    .Q1(\fftinReg.q[367] ), .F0(\fftinReg.q_1023__N_1046[366] ), 
    .F1(\fftinReg.q_1023__N_1046[367] ));
  fftinReg_SLICE_1490 \fftinReg.SLICE_1490 ( 
    .DI1(\fftinReg.q_1023__N_1046[369] ), .DI0(\fftinReg.q_1023__N_1046[368] ), 
    .D1(\fft_input1024[369] ), .C1(currState), .B1(\fftinReg.q[353] ), 
    .D0(\fftinReg.q[352] ), .C0(\fft_input1024[368] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[368] ), 
    .Q1(\fftinReg.q[369] ), .F0(\fftinReg.q_1023__N_1046[368] ), 
    .F1(\fftinReg.q_1023__N_1046[369] ));
  fftinReg_SLICE_1492 \fftinReg.SLICE_1492 ( 
    .DI1(\fftinReg.q_1023__N_1046[371] ), .DI0(\fftinReg.q_1023__N_1046[370] ), 
    .D1(\fftinReg.q[355] ), .C1(\fft_input1024[371] ), .A1(currState), 
    .D0(\fft_input1024[370] ), .B0(currState), .A0(\fftinReg.q[354] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[370] ), 
    .Q1(\fftinReg.q[371] ), .F0(\fftinReg.q_1023__N_1046[370] ), 
    .F1(\fftinReg.q_1023__N_1046[371] ));
  fftinReg_SLICE_1494 \fftinReg.SLICE_1494 ( 
    .DI1(\fftinReg.q_1023__N_1046[373] ), .DI0(\fftinReg.q_1023__N_1046[372] ), 
    .D1(\fftinReg.q[357] ), .C1(\fft_input1024[373] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[356] ), .A0(\fft_input1024[372] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[372] ), 
    .Q1(\fftinReg.q[373] ), .F0(\fftinReg.q_1023__N_1046[372] ), 
    .F1(\fftinReg.q_1023__N_1046[373] ));
  fftinReg_SLICE_1496 \fftinReg.SLICE_1496 ( 
    .DI1(\fftinReg.q_1023__N_1046[375] ), .DI0(\fftinReg.q_1023__N_1046[374] ), 
    .D1(\fftinReg.q[359] ), .B1(currState), .A1(\fft_input1024[375] ), 
    .D0(\fft_input1024[374] ), .C0(currState), .B0(\fftinReg.q[358] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[374] ), 
    .Q1(\fftinReg.q[375] ), .F0(\fftinReg.q_1023__N_1046[374] ), 
    .F1(\fftinReg.q_1023__N_1046[375] ));
  fftinReg_SLICE_1498 \fftinReg.SLICE_1498 ( 
    .DI1(\fftinReg.q_1023__N_1046[377] ), .DI0(\fftinReg.q_1023__N_1046[376] ), 
    .C1(currState), .B1(\fftinReg.q[361] ), .A1(\fft_input1024[377] ), 
    .D0(currState), .C0(\fftinReg.q[360] ), .A0(\fft_input1024[376] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[376] ), 
    .Q1(\fftinReg.q[377] ), .F0(\fftinReg.q_1023__N_1046[376] ), 
    .F1(\fftinReg.q_1023__N_1046[377] ));
  fftinReg_SLICE_1500 \fftinReg.SLICE_1500 ( 
    .DI1(\fftinReg.q_1023__N_1046[379] ), .DI0(\fftinReg.q_1023__N_1046[378] ), 
    .D1(\fft_input1024[379] ), .C1(currState), .B1(\fftinReg.q[363] ), 
    .D0(\fftinReg.q[362] ), .B0(currState), .A0(\fft_input1024[378] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[378] ), 
    .Q1(\fftinReg.q[379] ), .F0(\fftinReg.q_1023__N_1046[378] ), 
    .F1(\fftinReg.q_1023__N_1046[379] ));
  fftinReg_SLICE_1502 \fftinReg.SLICE_1502 ( 
    .DI1(\fftinReg.q_1023__N_1046[381] ), .DI0(\fftinReg.q_1023__N_1046[380] ), 
    .D1(\fftinReg.q[365] ), .C1(\fft_input1024[381] ), .B1(currState), 
    .D0(\fft_input1024[380] ), .B0(\fftinReg.q[364] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[380] ), 
    .Q1(\fftinReg.q[381] ), .F0(\fftinReg.q_1023__N_1046[380] ), 
    .F1(\fftinReg.q_1023__N_1046[381] ));
  fftinReg_SLICE_1504 \fftinReg.SLICE_1504 ( 
    .DI1(\fftinReg.q_1023__N_1046[383] ), .DI0(\fftinReg.q_1023__N_1046[382] ), 
    .C1(currState), .B1(\fftinReg.q[367] ), .A1(\fft_input1024[383] ), 
    .D0(\fftinReg.q[366] ), .B0(currState), .A0(\fft_input1024[382] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[382] ), 
    .Q1(\fftinReg.q[383] ), .F0(\fftinReg.q_1023__N_1046[382] ), 
    .F1(\fftinReg.q_1023__N_1046[383] ));
  fftinReg_SLICE_1506 \fftinReg.SLICE_1506 ( 
    .DI1(\fftinReg.q_1023__N_1046[385] ), .DI0(\fftinReg.q_1023__N_1046[384] ), 
    .D1(\fftinReg.q[369] ), .C1(currState), .A1(\fft_input1024[385] ), 
    .D0(\fft_input1024[384] ), .B0(currState), .A0(\fftinReg.q[368] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[384] ), 
    .Q1(\fftinReg.q[385] ), .F0(\fftinReg.q_1023__N_1046[384] ), 
    .F1(\fftinReg.q_1023__N_1046[385] ));
  fftinReg_SLICE_1508 \fftinReg.SLICE_1508 ( 
    .DI1(\fftinReg.q_1023__N_1046[387] ), .DI0(\fftinReg.q_1023__N_1046[386] ), 
    .D1(\fftinReg.q[371] ), .C1(currState), .A1(\fft_input1024[387] ), 
    .D0(\fftinReg.q[370] ), .C0(currState), .B0(\fft_input1024[386] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[386] ), 
    .Q1(\fftinReg.q[387] ), .F0(\fftinReg.q_1023__N_1046[386] ), 
    .F1(\fftinReg.q_1023__N_1046[387] ));
  fftinReg_SLICE_1510 \fftinReg.SLICE_1510 ( 
    .DI1(\fftinReg.q_1023__N_1046[389] ), .DI0(\fftinReg.q_1023__N_1046[388] ), 
    .C1(currState), .B1(\fftinReg.q[373] ), .A1(\fft_input1024[389] ), 
    .D0(currState), .C0(\fftinReg.q[372] ), .B0(\fft_input1024[388] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[388] ), 
    .Q1(\fftinReg.q[389] ), .F0(\fftinReg.q_1023__N_1046[388] ), 
    .F1(\fftinReg.q_1023__N_1046[389] ));
  fftinReg_SLICE_1512 \fftinReg.SLICE_1512 ( 
    .DI1(\fftinReg.q_1023__N_1046[391] ), .DI0(\fftinReg.q_1023__N_1046[390] ), 
    .D1(currState), .C1(\fftinReg.q[375] ), .B1(\fft_input1024[391] ), 
    .D0(\fftinReg.q[374] ), .B0(\fft_input1024[390] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[390] ), 
    .Q1(\fftinReg.q[391] ), .F0(\fftinReg.q_1023__N_1046[390] ), 
    .F1(\fftinReg.q_1023__N_1046[391] ));
  fftinReg_SLICE_1514 \fftinReg.SLICE_1514 ( 
    .DI1(\fftinReg.q_1023__N_1046[393] ), .DI0(\fftinReg.q_1023__N_1046[392] ), 
    .D1(\fftinReg.q[377] ), .C1(\fft_input1024[393] ), .B1(currState), 
    .D0(\fft_input1024[392] ), .C0(\fftinReg.q[376] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[392] ), 
    .Q1(\fftinReg.q[393] ), .F0(\fftinReg.q_1023__N_1046[392] ), 
    .F1(\fftinReg.q_1023__N_1046[393] ));
  fftinReg_SLICE_1516 \fftinReg.SLICE_1516 ( 
    .DI1(\fftinReg.q_1023__N_1046[395] ), .DI0(\fftinReg.q_1023__N_1046[394] ), 
    .D1(\fftinReg.q[379] ), .C1(\fft_input1024[395] ), .A1(currState), 
    .D0(\fftinReg.q[378] ), .B0(currState), .A0(\fft_input1024[394] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[394] ), 
    .Q1(\fftinReg.q[395] ), .F0(\fftinReg.q_1023__N_1046[394] ), 
    .F1(\fftinReg.q_1023__N_1046[395] ));
  fftinReg_SLICE_1518 \fftinReg.SLICE_1518 ( 
    .DI1(\fftinReg.q_1023__N_1046[397] ), .DI0(\fftinReg.q_1023__N_1046[396] ), 
    .D1(\fftinReg.q[381] ), .C1(\fft_input1024[397] ), .B1(currState), 
    .D0(\fftinReg.q[380] ), .C0(\fft_input1024[396] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[396] ), 
    .Q1(\fftinReg.q[397] ), .F0(\fftinReg.q_1023__N_1046[396] ), 
    .F1(\fftinReg.q_1023__N_1046[397] ));
  fftinReg_SLICE_1520 \fftinReg.SLICE_1520 ( 
    .DI1(\fftinReg.q_1023__N_1046[399] ), .DI0(\fftinReg.q_1023__N_1046[398] ), 
    .D1(\fft_input1024[399] ), .C1(\fftinReg.q[383] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[382] ), .A0(\fft_input1024[398] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[398] ), 
    .Q1(\fftinReg.q[399] ), .F0(\fftinReg.q_1023__N_1046[398] ), 
    .F1(\fftinReg.q_1023__N_1046[399] ));
  fftinReg_SLICE_1522 \fftinReg.SLICE_1522 ( 
    .DI1(\fftinReg.q_1023__N_1046[401] ), .DI0(\fftinReg.q_1023__N_1046[400] ), 
    .D1(\fftinReg.q[385] ), .C1(currState), .A1(\fft_input1024[401] ), 
    .D0(currState), .C0(\fft_input1024[400] ), .B0(\fftinReg.q[384] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[400] ), 
    .Q1(\fftinReg.q[401] ), .F0(\fftinReg.q_1023__N_1046[400] ), 
    .F1(\fftinReg.q_1023__N_1046[401] ));
  fftinReg_SLICE_1524 \fftinReg.SLICE_1524 ( 
    .DI1(\fftinReg.q_1023__N_1046[403] ), .DI0(\fftinReg.q_1023__N_1046[402] ), 
    .C1(\fft_input1024[403] ), .B1(\fftinReg.q[387] ), .A1(currState), 
    .D0(\fftinReg.q[386] ), .C0(\fft_input1024[402] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[402] ), 
    .Q1(\fftinReg.q[403] ), .F0(\fftinReg.q_1023__N_1046[402] ), 
    .F1(\fftinReg.q_1023__N_1046[403] ));
  fftinReg_SLICE_1526 \fftinReg.SLICE_1526 ( 
    .DI1(\fftinReg.q_1023__N_1046[405] ), .DI0(\fftinReg.q_1023__N_1046[404] ), 
    .D1(\fftinReg.q[389] ), .C1(\fft_input1024[405] ), .B1(currState), 
    .C0(\fftinReg.q[388] ), .B0(\fft_input1024[404] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[404] ), 
    .Q1(\fftinReg.q[405] ), .F0(\fftinReg.q_1023__N_1046[404] ), 
    .F1(\fftinReg.q_1023__N_1046[405] ));
  fftinReg_SLICE_1528 \fftinReg.SLICE_1528 ( 
    .DI1(\fftinReg.q_1023__N_1046[407] ), .DI0(\fftinReg.q_1023__N_1046[406] ), 
    .D1(\fftinReg.q[391] ), .C1(\fft_input1024[407] ), .B1(currState), 
    .D0(\fftinReg.q[390] ), .C0(\fft_input1024[406] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[406] ), 
    .Q1(\fftinReg.q[407] ), .F0(\fftinReg.q_1023__N_1046[406] ), 
    .F1(\fftinReg.q_1023__N_1046[407] ));
  fftinReg_SLICE_1530 \fftinReg.SLICE_1530 ( 
    .DI1(\fftinReg.q_1023__N_1046[409] ), .DI0(\fftinReg.q_1023__N_1046[408] ), 
    .D1(\fftinReg.q[393] ), .C1(\fft_input1024[409] ), .B1(currState), 
    .C0(\fft_input1024[408] ), .B0(\fftinReg.q[392] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[408] ), 
    .Q1(\fftinReg.q[409] ), .F0(\fftinReg.q_1023__N_1046[408] ), 
    .F1(\fftinReg.q_1023__N_1046[409] ));
  fftinReg_SLICE_1532 \fftinReg.SLICE_1532 ( 
    .DI1(\fftinReg.q_1023__N_1046[411] ), .DI0(\fftinReg.q_1023__N_1046[410] ), 
    .D1(\fft_input1024[411] ), .C1(\fftinReg.q[395] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[410] ), .A0(\fftinReg.q[394] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[410] ), 
    .Q1(\fftinReg.q[411] ), .F0(\fftinReg.q_1023__N_1046[410] ), 
    .F1(\fftinReg.q_1023__N_1046[411] ));
  fftinReg_SLICE_1534 \fftinReg.SLICE_1534 ( 
    .DI1(\fftinReg.q_1023__N_1046[413] ), .DI0(\fftinReg.q_1023__N_1046[412] ), 
    .D1(\fft_input1024[413] ), .C1(currState), .A1(\fftinReg.q[397] ), 
    .C0(\fftinReg.q[396] ), .B0(currState), .A0(\fft_input1024[412] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[412] ), 
    .Q1(\fftinReg.q[413] ), .F0(\fftinReg.q_1023__N_1046[412] ), 
    .F1(\fftinReg.q_1023__N_1046[413] ));
  fftinReg_SLICE_1536 \fftinReg.SLICE_1536 ( 
    .DI1(\fftinReg.q_1023__N_1046[415] ), .DI0(\fftinReg.q_1023__N_1046[414] ), 
    .D1(\fft_input1024[415] ), .B1(\fftinReg.q[399] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[398] ), .A0(\fft_input1024[414] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[414] ), 
    .Q1(\fftinReg.q[415] ), .F0(\fftinReg.q_1023__N_1046[414] ), 
    .F1(\fftinReg.q_1023__N_1046[415] ));
  fftinReg_SLICE_1538 \fftinReg.SLICE_1538 ( 
    .DI1(\fftinReg.q_1023__N_1046[417] ), .DI0(\fftinReg.q_1023__N_1046[416] ), 
    .D1(\fft_input1024[417] ), .C1(currState), .B1(\fftinReg.q[401] ), 
    .D0(currState), .B0(\fft_input1024[416] ), .A0(\fftinReg.q[400] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[416] ), 
    .Q1(\fftinReg.q[417] ), .F0(\fftinReg.q_1023__N_1046[416] ), 
    .F1(\fftinReg.q_1023__N_1046[417] ));
  fftinReg_SLICE_1540 \fftinReg.SLICE_1540 ( 
    .DI1(\fftinReg.q_1023__N_1046[419] ), .DI0(\fftinReg.q_1023__N_1046[418] ), 
    .C1(\fft_input1024[419] ), .B1(\fftinReg.q[403] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[418] ), .B0(\fftinReg.q[402] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[418] ), 
    .Q1(\fftinReg.q[419] ), .F0(\fftinReg.q_1023__N_1046[418] ), 
    .F1(\fftinReg.q_1023__N_1046[419] ));
  fftinReg_SLICE_1542 \fftinReg.SLICE_1542 ( 
    .DI1(\fftinReg.q_1023__N_1046[421] ), .DI0(\fftinReg.q_1023__N_1046[420] ), 
    .D1(\fftinReg.q[405] ), .C1(\fft_input1024[421] ), .B1(currState), 
    .D0(\fftinReg.q[404] ), .B0(\fft_input1024[420] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[420] ), 
    .Q1(\fftinReg.q[421] ), .F0(\fftinReg.q_1023__N_1046[420] ), 
    .F1(\fftinReg.q_1023__N_1046[421] ));
  fftinReg_SLICE_1544 \fftinReg.SLICE_1544 ( 
    .DI1(\fftinReg.q_1023__N_1046[423] ), .DI0(\fftinReg.q_1023__N_1046[422] ), 
    .D1(\fftinReg.q[407] ), .C1(\fft_input1024[423] ), .B1(currState), 
    .D0(\fftinReg.q[406] ), .C0(\fft_input1024[422] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[422] ), 
    .Q1(\fftinReg.q[423] ), .F0(\fftinReg.q_1023__N_1046[422] ), 
    .F1(\fftinReg.q_1023__N_1046[423] ));
  fftinReg_SLICE_1546 \fftinReg.SLICE_1546 ( 
    .DI1(\fftinReg.q_1023__N_1046[425] ), .DI0(\fftinReg.q_1023__N_1046[424] ), 
    .D1(currState), .B1(\fftinReg.q[409] ), .A1(\fft_input1024[425] ), 
    .D0(\fftinReg.q[408] ), .C0(currState), .B0(\fft_input1024[424] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[424] ), 
    .Q1(\fftinReg.q[425] ), .F0(\fftinReg.q_1023__N_1046[424] ), 
    .F1(\fftinReg.q_1023__N_1046[425] ));
  fftinReg_SLICE_1548 \fftinReg.SLICE_1548 ( 
    .DI1(\fftinReg.q_1023__N_1046[427] ), .DI0(\fftinReg.q_1023__N_1046[426] ), 
    .D1(\fftinReg.q[411] ), .C1(currState), .B1(\fft_input1024[427] ), 
    .D0(\fftinReg.q[410] ), .B0(currState), .A0(\fft_input1024[426] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[426] ), 
    .Q1(\fftinReg.q[427] ), .F0(\fftinReg.q_1023__N_1046[426] ), 
    .F1(\fftinReg.q_1023__N_1046[427] ));
  fftinReg_SLICE_1550 \fftinReg.SLICE_1550 ( 
    .DI1(\fftinReg.q_1023__N_1046[429] ), .DI0(\fftinReg.q_1023__N_1046[428] ), 
    .C1(\fft_input1024[429] ), .B1(\fftinReg.q[413] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[428] ), .B0(\fftinReg.q[412] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[428] ), 
    .Q1(\fftinReg.q[429] ), .F0(\fftinReg.q_1023__N_1046[428] ), 
    .F1(\fftinReg.q_1023__N_1046[429] ));
  fftinReg_SLICE_1552 \fftinReg.SLICE_1552 ( 
    .DI1(\fftinReg.q_1023__N_1046[431] ), .DI0(\fftinReg.q_1023__N_1046[430] ), 
    .D1(\fftinReg.q[415] ), .C1(currState), .B1(\fft_input1024[431] ), 
    .D0(\fftinReg.q[414] ), .C0(\fft_input1024[430] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[430] ), 
    .Q1(\fftinReg.q[431] ), .F0(\fftinReg.q_1023__N_1046[430] ), 
    .F1(\fftinReg.q_1023__N_1046[431] ));
  fftinReg_SLICE_1554 \fftinReg.SLICE_1554 ( 
    .DI1(\fftinReg.q_1023__N_1046[433] ), .DI0(\fftinReg.q_1023__N_1046[432] ), 
    .D1(\fftinReg.q[417] ), .B1(\fft_input1024[433] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[416] ), .A0(\fft_input1024[432] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[432] ), 
    .Q1(\fftinReg.q[433] ), .F0(\fftinReg.q_1023__N_1046[432] ), 
    .F1(\fftinReg.q_1023__N_1046[433] ));
  fftinReg_SLICE_1556 \fftinReg.SLICE_1556 ( 
    .DI1(\fftinReg.q_1023__N_1046[435] ), .DI0(\fftinReg.q_1023__N_1046[434] ), 
    .D1(\fft_input1024[435] ), .C1(\fftinReg.q[419] ), .B1(currState), 
    .C0(\fft_input1024[434] ), .B0(\fftinReg.q[418] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[434] ), 
    .Q1(\fftinReg.q[435] ), .F0(\fftinReg.q_1023__N_1046[434] ), 
    .F1(\fftinReg.q_1023__N_1046[435] ));
  fftinReg_SLICE_1558 \fftinReg.SLICE_1558 ( 
    .DI1(\fftinReg.q_1023__N_1046[437] ), .DI0(\fftinReg.q_1023__N_1046[436] ), 
    .D1(\fft_input1024[437] ), .B1(currState), .A1(\fftinReg.q[421] ), 
    .D0(\fftinReg.q[420] ), .B0(\fft_input1024[436] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[436] ), 
    .Q1(\fftinReg.q[437] ), .F0(\fftinReg.q_1023__N_1046[436] ), 
    .F1(\fftinReg.q_1023__N_1046[437] ));
  fftinReg_SLICE_1560 \fftinReg.SLICE_1560 ( 
    .DI1(\fftinReg.q_1023__N_1046[439] ), .DI0(\fftinReg.q_1023__N_1046[438] ), 
    .D1(\fftinReg.q[423] ), .B1(currState), .A1(\fft_input1024[439] ), 
    .D0(\fft_input1024[438] ), .B0(\fftinReg.q[422] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[438] ), 
    .Q1(\fftinReg.q[439] ), .F0(\fftinReg.q_1023__N_1046[438] ), 
    .F1(\fftinReg.q_1023__N_1046[439] ));
  fftinReg_SLICE_1562 \fftinReg.SLICE_1562 ( 
    .DI1(\fftinReg.q_1023__N_1046[441] ), .DI0(\fftinReg.q_1023__N_1046[440] ), 
    .D1(currState), .C1(\fftinReg.q[425] ), .A1(\fft_input1024[441] ), 
    .D0(\fft_input1024[440] ), .C0(\fftinReg.q[424] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[440] ), 
    .Q1(\fftinReg.q[441] ), .F0(\fftinReg.q_1023__N_1046[440] ), 
    .F1(\fftinReg.q_1023__N_1046[441] ));
  fftinReg_SLICE_1564 \fftinReg.SLICE_1564 ( 
    .DI1(\fftinReg.q_1023__N_1046[443] ), .DI0(\fftinReg.q_1023__N_1046[442] ), 
    .D1(\fftinReg.q[427] ), .C1(\fft_input1024[443] ), .B1(currState), 
    .D0(\fft_input1024[442] ), .C0(\fftinReg.q[426] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[442] ), 
    .Q1(\fftinReg.q[443] ), .F0(\fftinReg.q_1023__N_1046[442] ), 
    .F1(\fftinReg.q_1023__N_1046[443] ));
  fftinReg_SLICE_1566 \fftinReg.SLICE_1566 ( 
    .DI1(\fftinReg.q_1023__N_1046[445] ), .DI0(\fftinReg.q_1023__N_1046[444] ), 
    .C1(\fft_input1024[445] ), .B1(\fftinReg.q[429] ), .A1(currState), 
    .D0(\fftinReg.q[428] ), .C0(\fft_input1024[444] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[444] ), 
    .Q1(\fftinReg.q[445] ), .F0(\fftinReg.q_1023__N_1046[444] ), 
    .F1(\fftinReg.q_1023__N_1046[445] ));
  fftinReg_SLICE_1568 \fftinReg.SLICE_1568 ( 
    .DI1(\fftinReg.q_1023__N_1046[447] ), .DI0(\fftinReg.q_1023__N_1046[446] ), 
    .D1(\fftinReg.q[431] ), .B1(currState), .A1(\fft_input1024[447] ), 
    .D0(\fft_input1024[446] ), .C0(\fftinReg.q[430] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[446] ), 
    .Q1(\fftinReg.q[447] ), .F0(\fftinReg.q_1023__N_1046[446] ), 
    .F1(\fftinReg.q_1023__N_1046[447] ));
  fftinReg_SLICE_1570 \fftinReg.SLICE_1570 ( 
    .DI1(\fftinReg.q_1023__N_1046[449] ), .DI0(\fftinReg.q_1023__N_1046[448] ), 
    .D1(\fftinReg.q[433] ), .B1(\fft_input1024[449] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[432] ), .A0(\fft_input1024[448] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[448] ), 
    .Q1(\fftinReg.q[449] ), .F0(\fftinReg.q_1023__N_1046[448] ), 
    .F1(\fftinReg.q_1023__N_1046[449] ));
  fftinReg_SLICE_1572 \fftinReg.SLICE_1572 ( 
    .DI1(\fftinReg.q_1023__N_1046[451] ), .DI0(\fftinReg.q_1023__N_1046[450] ), 
    .D1(\fftinReg.q[435] ), .B1(\fftinReg.maxfan_replicated_net_57 ), 
    .A1(\fft_input1024[451] ), .D0(\fft_input1024[450] ), 
    .B0(\fftinReg.q[434] ), .A0(\fftinReg.maxfan_replicated_net_57 ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[450] ), 
    .Q1(\fftinReg.q[451] ), .F0(\fftinReg.q_1023__N_1046[450] ), 
    .F1(\fftinReg.q_1023__N_1046[451] ));
  fftinReg_SLICE_1574 \fftinReg.SLICE_1574 ( 
    .DI1(\fftinReg.q_1023__N_1046[453] ), .DI0(\fftinReg.q_1023__N_1046[452] ), 
    .D1(\fftinReg.q[437] ), .C1(\fft_input1024[453] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fft_input1024[452] ), 
    .C0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fftinReg.q[436] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[452] ), 
    .Q1(\fftinReg.q[453] ), .F0(\fftinReg.q_1023__N_1046[452] ), 
    .F1(\fftinReg.q_1023__N_1046[453] ));
  fftinReg_SLICE_1576 \fftinReg.SLICE_1576 ( 
    .DI1(\fftinReg.q_1023__N_1046[455] ), .DI0(\fftinReg.q_1023__N_1046[454] ), 
    .C1(\fft_input1024[455] ), .B1(\fftinReg.q[439] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), 
    .D0(\fftinReg.maxfan_replicated_net_57 ), .B0(\fftinReg.q[438] ), 
    .A0(\fft_input1024[454] ), .CE(\fftinReg.n11547 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[454] ), .Q1(\fftinReg.q[455] ), 
    .F0(\fftinReg.q_1023__N_1046[454] ), .F1(\fftinReg.q_1023__N_1046[455] ));
  fftinReg_SLICE_1578 \fftinReg.SLICE_1578 ( 
    .DI1(\fftinReg.q_1023__N_1046[457] ), .DI0(\fftinReg.q_1023__N_1046[456] ), 
    .C1(\fft_input1024[457] ), .B1(\fftinReg.q[441] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fft_input1024[456] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fftinReg.q[440] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[456] ), 
    .Q1(\fftinReg.q[457] ), .F0(\fftinReg.q_1023__N_1046[456] ), 
    .F1(\fftinReg.q_1023__N_1046[457] ));
  fftinReg_SLICE_1580 \fftinReg.SLICE_1580 ( 
    .DI1(\fftinReg.q_1023__N_1046[459] ), .DI0(\fftinReg.q_1023__N_1046[458] ), 
    .D1(\fftinReg.q[443] ), .C1(\fft_input1024[459] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fft_input1024[458] ), 
    .B0(\fftinReg.q[442] ), .A0(\fftinReg.maxfan_replicated_net_57 ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[458] ), 
    .Q1(\fftinReg.q[459] ), .F0(\fftinReg.q_1023__N_1046[458] ), 
    .F1(\fftinReg.q_1023__N_1046[459] ));
  fftinReg_SLICE_1582 \fftinReg.SLICE_1582 ( 
    .DI1(\fftinReg.q_1023__N_1046[461] ), .DI0(\fftinReg.q_1023__N_1046[460] ), 
    .D1(\fftinReg.q[445] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .A1(\fft_input1024[461] ), .D0(\fftinReg.q[444] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[460] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[460] ), 
    .Q1(\fftinReg.q[461] ), .F0(\fftinReg.q_1023__N_1046[460] ), 
    .F1(\fftinReg.q_1023__N_1046[461] ));
  fftinReg_SLICE_1584 \fftinReg.SLICE_1584 ( 
    .DI1(\fftinReg.q_1023__N_1046[463] ), .DI0(\fftinReg.q_1023__N_1046[462] ), 
    .D1(\fftinReg.q[447] ), .C1(\fft_input1024[463] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), .C0(\fftinReg.q[446] ), 
    .B0(\fft_input1024[462] ), .A0(\fftinReg.maxfan_replicated_net_57 ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[462] ), 
    .Q1(\fftinReg.q[463] ), .F0(\fftinReg.q_1023__N_1046[462] ), 
    .F1(\fftinReg.q_1023__N_1046[463] ));
  fftinReg_SLICE_1586 \fftinReg.SLICE_1586 ( 
    .DI1(\fftinReg.q_1023__N_1046[465] ), .DI0(\fftinReg.q_1023__N_1046[464] ), 
    .D1(\fft_input1024[465] ), .C1(\fftinReg.q[449] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), 
    .C0(\fftinReg.maxfan_replicated_net_57 ), .B0(\fft_input1024[464] ), 
    .A0(\fftinReg.q[448] ), .CE(\fftinReg.n11547 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[464] ), .Q1(\fftinReg.q[465] ), 
    .F0(\fftinReg.q_1023__N_1046[464] ), .F1(\fftinReg.q_1023__N_1046[465] ));
  fftinReg_SLICE_1588 \fftinReg.SLICE_1588 ( 
    .DI1(\fftinReg.q_1023__N_1046[467] ), .DI0(\fftinReg.q_1023__N_1046[466] ), 
    .D1(\fft_input1024[467] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .B1(\fftinReg.q[451] ), .C0(\fft_input1024[466] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fftinReg.q[450] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[466] ), 
    .Q1(\fftinReg.q[467] ), .F0(\fftinReg.q_1023__N_1046[466] ), 
    .F1(\fftinReg.q_1023__N_1046[467] ));
  fftinReg_SLICE_1590 \fftinReg.SLICE_1590 ( 
    .DI1(\fftinReg.q_1023__N_1046[469] ), .DI0(\fftinReg.q_1023__N_1046[468] ), 
    .D1(\fftinReg.q[453] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .B1(\fft_input1024[469] ), .D0(\fftinReg.q[452] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[468] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[468] ), 
    .Q1(\fftinReg.q[469] ), .F0(\fftinReg.q_1023__N_1046[468] ), 
    .F1(\fftinReg.q_1023__N_1046[469] ));
  fftinReg_SLICE_1592 \fftinReg.SLICE_1592 ( 
    .DI1(\fftinReg.q_1023__N_1046[471] ), .DI0(\fftinReg.q_1023__N_1046[470] ), 
    .D1(\fftinReg.q[455] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .A1(\fft_input1024[471] ), .D0(\fftinReg.q[454] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[470] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[470] ), 
    .Q1(\fftinReg.q[471] ), .F0(\fftinReg.q_1023__N_1046[470] ), 
    .F1(\fftinReg.q_1023__N_1046[471] ));
  fftinReg_SLICE_1594 \fftinReg.SLICE_1594 ( 
    .DI1(\fftinReg.q_1023__N_1046[473] ), .DI0(\fftinReg.q_1023__N_1046[472] ), 
    .C1(\fftinReg.maxfan_replicated_net_57 ), .B1(\fftinReg.q[457] ), 
    .A1(\fft_input1024[473] ), .D0(\fft_input1024[472] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fftinReg.q[456] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[472] ), 
    .Q1(\fftinReg.q[473] ), .F0(\fftinReg.q_1023__N_1046[472] ), 
    .F1(\fftinReg.q_1023__N_1046[473] ));
  fftinReg_SLICE_1596 \fftinReg.SLICE_1596 ( 
    .DI1(\fftinReg.q_1023__N_1046[475] ), .DI0(\fftinReg.q_1023__N_1046[474] ), 
    .C1(\fft_input1024[475] ), .B1(\fftinReg.q[459] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fft_input1024[474] ), 
    .C0(\fftinReg.q[458] ), .B0(\fftinReg.maxfan_replicated_net_57 ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[474] ), 
    .Q1(\fftinReg.q[475] ), .F0(\fftinReg.q_1023__N_1046[474] ), 
    .F1(\fftinReg.q_1023__N_1046[475] ));
  fftinReg_SLICE_1598 \fftinReg.SLICE_1598 ( 
    .DI1(\fftinReg.q_1023__N_1046[477] ), .DI0(\fftinReg.q_1023__N_1046[476] ), 
    .C1(\fftinReg.maxfan_replicated_net_57 ), .B1(\fftinReg.q[461] ), 
    .A1(\fft_input1024[477] ), .D0(\fftinReg.maxfan_replicated_net_57 ), 
    .C0(\fft_input1024[476] ), .B0(\fftinReg.q[460] ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[476] ), .Q1(\fftinReg.q[477] ), 
    .F0(\fftinReg.q_1023__N_1046[476] ), .F1(\fftinReg.q_1023__N_1046[477] ));
  fftinReg_SLICE_1600 \fftinReg.SLICE_1600 ( 
    .DI1(\fftinReg.q_1023__N_1046[479] ), .DI0(\fftinReg.q_1023__N_1046[478] ), 
    .D1(\fftinReg.maxfan_replicated_net_57 ), .C1(\fft_input1024[479] ), 
    .B1(\fftinReg.q[463] ), .D0(\fftinReg.q[462] ), .B0(\fft_input1024[478] ), 
    .A0(\fftinReg.maxfan_replicated_net_57 ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[478] ), .Q1(\fftinReg.q[479] ), 
    .F0(\fftinReg.q_1023__N_1046[478] ), .F1(\fftinReg.q_1023__N_1046[479] ));
  fftinReg_SLICE_1602 \fftinReg.SLICE_1602 ( 
    .DI1(\fftinReg.q_1023__N_1046[481] ), .DI0(\fftinReg.q_1023__N_1046[480] ), 
    .D1(\fft_input1024[481] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .B1(\fftinReg.q[465] ), .D0(\fftinReg.maxfan_replicated_net_57 ), 
    .C0(\fftinReg.q[464] ), .B0(\fft_input1024[480] ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[480] ), .Q1(\fftinReg.q[481] ), 
    .F0(\fftinReg.q_1023__N_1046[480] ), .F1(\fftinReg.q_1023__N_1046[481] ));
  fftinReg_SLICE_1604 \fftinReg.SLICE_1604 ( 
    .DI1(\fftinReg.q_1023__N_1046[483] ), .DI0(\fftinReg.q_1023__N_1046[482] ), 
    .C1(\fft_input1024[483] ), .B1(\fftinReg.q[467] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fftinReg.q[466] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[482] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[482] ), 
    .Q1(\fftinReg.q[483] ), .F0(\fftinReg.q_1023__N_1046[482] ), 
    .F1(\fftinReg.q_1023__N_1046[483] ));
  fftinReg_SLICE_1606 \fftinReg.SLICE_1606 ( 
    .DI1(\fftinReg.q_1023__N_1046[485] ), .DI0(\fftinReg.q_1023__N_1046[484] ), 
    .D1(\fftinReg.q[469] ), .C1(\fft_input1024[485] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), 
    .D0(\fftinReg.maxfan_replicated_net_57 ), .C0(\fft_input1024[484] ), 
    .B0(\fftinReg.q[468] ), .CE(\fftinReg.n11547 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[484] ), .Q1(\fftinReg.q[485] ), 
    .F0(\fftinReg.q_1023__N_1046[484] ), .F1(\fftinReg.q_1023__N_1046[485] ));
  fftinReg_SLICE_1608 \fftinReg.SLICE_1608 ( 
    .DI1(\fftinReg.q_1023__N_1046[487] ), .DI0(\fftinReg.q_1023__N_1046[486] ), 
    .C1(\fftinReg.maxfan_replicated_net_57 ), .B1(\fftinReg.q[471] ), 
    .A1(\fft_input1024[487] ), .D0(\fft_input1024[486] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fftinReg.q[470] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[486] ), 
    .Q1(\fftinReg.q[487] ), .F0(\fftinReg.q_1023__N_1046[486] ), 
    .F1(\fftinReg.q_1023__N_1046[487] ));
  fftinReg_SLICE_1610 \fftinReg.SLICE_1610 ( 
    .DI1(\fftinReg.q_1023__N_1046[489] ), .DI0(\fftinReg.q_1023__N_1046[488] ), 
    .D1(\fftinReg.q[473] ), .C1(\fft_input1024[489] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), 
    .C0(\fftinReg.maxfan_replicated_net_57 ), .B0(\fft_input1024[488] ), 
    .A0(\fftinReg.q[472] ), .CE(\fftinReg.n11547 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[488] ), .Q1(\fftinReg.q[489] ), 
    .F0(\fftinReg.q_1023__N_1046[488] ), .F1(\fftinReg.q_1023__N_1046[489] ));
  fftinReg_SLICE_1612 \fftinReg.SLICE_1612 ( 
    .DI1(\fftinReg.q_1023__N_1046[491] ), .DI0(\fftinReg.q_1023__N_1046[490] ), 
    .D1(\fftinReg.maxfan_replicated_net_57 ), .B1(\fftinReg.q[475] ), 
    .A1(\fft_input1024[491] ), .D0(\fftinReg.q[474] ), 
    .C0(\fft_input1024[490] ), .A0(\fftinReg.maxfan_replicated_net_57 ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[490] ), 
    .Q1(\fftinReg.q[491] ), .F0(\fftinReg.q_1023__N_1046[490] ), 
    .F1(\fftinReg.q_1023__N_1046[491] ));
  fftinReg_SLICE_1614 \fftinReg.SLICE_1614 ( 
    .DI1(\fftinReg.q_1023__N_1046[493] ), .DI0(\fftinReg.q_1023__N_1046[492] ), 
    .D1(\fftinReg.q[477] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .A1(\fft_input1024[493] ), .D0(\fftinReg.maxfan_replicated_net_57 ), 
    .C0(\fftinReg.q[476] ), .B0(\fft_input1024[492] ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[492] ), .Q1(\fftinReg.q[493] ), 
    .F0(\fftinReg.q_1023__N_1046[492] ), .F1(\fftinReg.q_1023__N_1046[493] ));
  fftinReg_SLICE_1616 \fftinReg.SLICE_1616 ( 
    .DI1(\fftinReg.q_1023__N_1046[495] ), .DI0(\fftinReg.q_1023__N_1046[494] ), 
    .D1(\fft_input1024[495] ), .C1(\fftinReg.maxfan_replicated_net_57 ), 
    .B1(\fftinReg.q[479] ), .D0(\fftinReg.maxfan_replicated_net_57 ), 
    .C0(\fft_input1024[494] ), .B0(\fftinReg.q[478] ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[494] ), .Q1(\fftinReg.q[495] ), 
    .F0(\fftinReg.q_1023__N_1046[494] ), .F1(\fftinReg.q_1023__N_1046[495] ));
  fftinReg_SLICE_1618 \fftinReg.SLICE_1618 ( 
    .DI1(\fftinReg.q_1023__N_1046[497] ), .DI0(\fftinReg.q_1023__N_1046[496] ), 
    .C1(\fftinReg.maxfan_replicated_net_57 ), .B1(\fftinReg.q[481] ), 
    .A1(\fft_input1024[497] ), .D0(\fftinReg.maxfan_replicated_net_57 ), 
    .B0(\fftinReg.q[480] ), .A0(\fft_input1024[496] ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[496] ), .Q1(\fftinReg.q[497] ), 
    .F0(\fftinReg.q_1023__N_1046[496] ), .F1(\fftinReg.q_1023__N_1046[497] ));
  fftinReg_SLICE_1620 \fftinReg.SLICE_1620 ( 
    .DI1(\fftinReg.q_1023__N_1046[499] ), .DI0(\fftinReg.q_1023__N_1046[498] ), 
    .D1(\fftinReg.q[483] ), .C1(\fft_input1024[499] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), 
    .D0(\fftinReg.maxfan_replicated_net_57 ), .B0(\fftinReg.q[482] ), 
    .A0(\fft_input1024[498] ), .CE(\fftinReg.n11547 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[498] ), .Q1(\fftinReg.q[499] ), 
    .F0(\fftinReg.q_1023__N_1046[498] ), .F1(\fftinReg.q_1023__N_1046[499] ));
  fftinReg_SLICE_1622 \fftinReg.SLICE_1622 ( 
    .DI1(\fftinReg.q_1023__N_1046[501] ), .DI0(\fftinReg.q_1023__N_1046[500] ), 
    .D1(\fftinReg.q[485] ), .B1(\fft_input1024[501] ), 
    .A1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fftinReg.q[484] ), 
    .C0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[500] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[500] ), 
    .Q1(\fftinReg.q[501] ), .F0(\fftinReg.q_1023__N_1046[500] ), 
    .F1(\fftinReg.q_1023__N_1046[501] ));
  fftinReg_SLICE_1624 \fftinReg.SLICE_1624 ( 
    .DI1(\fftinReg.q_1023__N_1046[503] ), .DI0(\fftinReg.q_1023__N_1046[502] ), 
    .C1(\fftinReg.maxfan_replicated_net_57 ), .B1(\fftinReg.q[487] ), 
    .A1(\fft_input1024[503] ), .D0(\fftinReg.q[486] ), 
    .B0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[502] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[502] ), 
    .Q1(\fftinReg.q[503] ), .F0(\fftinReg.q_1023__N_1046[502] ), 
    .F1(\fftinReg.q_1023__N_1046[503] ));
  fftinReg_SLICE_1626 \fftinReg.SLICE_1626 ( 
    .DI1(\fftinReg.q_1023__N_1046[505] ), .DI0(\fftinReg.q_1023__N_1046[504] ), 
    .D1(\fftinReg.q[489] ), .C1(\fft_input1024[505] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fftinReg.q[488] ), 
    .C0(\fft_input1024[504] ), .A0(\fftinReg.maxfan_replicated_net_57 ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[504] ), 
    .Q1(\fftinReg.q[505] ), .F0(\fftinReg.q_1023__N_1046[504] ), 
    .F1(\fftinReg.q_1023__N_1046[505] ));
  fftinReg_SLICE_1628 \fftinReg.SLICE_1628 ( 
    .DI1(\fftinReg.q_1023__N_1046[507] ), .DI0(\fftinReg.q_1023__N_1046[506] ), 
    .D1(\fft_input1024[507] ), .C1(\fftinReg.q[491] ), 
    .B1(\fftinReg.maxfan_replicated_net_57 ), .D0(\fftinReg.q[490] ), 
    .C0(\fftinReg.maxfan_replicated_net_57 ), .A0(\fft_input1024[506] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[506] ), 
    .Q1(\fftinReg.q[507] ), .F0(\fftinReg.q_1023__N_1046[506] ), 
    .F1(\fftinReg.q_1023__N_1046[507] ));
  fftinReg_SLICE_1630 \fftinReg.SLICE_1630 ( 
    .DI1(\fftinReg.q_1023__N_1046[509] ), .DI0(\fftinReg.q_1023__N_1046[508] ), 
    .D1(currState), .B1(\fft_input1024[509] ), .A1(\fftinReg.q[493] ), 
    .C0(\fft_input1024[508] ), .B0(\fftinReg.q[492] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[508] ), 
    .Q1(\fftinReg.q[509] ), .F0(\fftinReg.q_1023__N_1046[508] ), 
    .F1(\fftinReg.q_1023__N_1046[509] ));
  fftinReg_SLICE_1632 \fftinReg.SLICE_1632 ( 
    .DI1(\fftinReg.q_1023__N_1046[511] ), .DI0(\fftinReg.q_1023__N_1046[510] ), 
    .D1(\fft_input1024[511] ), .C1(\fftinReg.q[495] ), .B1(currState), 
    .D0(\fftinReg.q[494] ), .C0(\fft_input1024[510] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[510] ), 
    .Q1(\fftinReg.q[511] ), .F0(\fftinReg.q_1023__N_1046[510] ), 
    .F1(\fftinReg.q_1023__N_1046[511] ));
  fftinReg_SLICE_1634 \fftinReg.SLICE_1634 ( 
    .DI1(\fftinReg.q_1023__N_1046[513] ), .DI0(\fftinReg.q_1023__N_1046[512] ), 
    .D1(\fftinReg.q[497] ), .B1(currState), .A1(\fft_input1024[513] ), 
    .C0(currState), .B0(\fft_input1024[512] ), .A0(\fftinReg.q[496] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[512] ), 
    .Q1(\fftinReg.q[513] ), .F0(\fftinReg.q_1023__N_1046[512] ), 
    .F1(\fftinReg.q_1023__N_1046[513] ));
  fftinReg_SLICE_1636 \fftinReg.SLICE_1636 ( 
    .DI1(\fftinReg.q_1023__N_1046[515] ), .DI0(\fftinReg.q_1023__N_1046[514] ), 
    .D1(\fft_input1024[515] ), .B1(\fftinReg.q[499] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[514] ), .B0(\fftinReg.q[498] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[514] ), 
    .Q1(\fftinReg.q[515] ), .F0(\fftinReg.q_1023__N_1046[514] ), 
    .F1(\fftinReg.q_1023__N_1046[515] ));
  fftinReg_SLICE_1638 \fftinReg.SLICE_1638 ( 
    .DI1(\fftinReg.q_1023__N_1046[517] ), .DI0(\fftinReg.q_1023__N_1046[516] ), 
    .D1(\fftinReg.q[501] ), .B1(\fft_input1024[517] ), .A1(currState), 
    .D0(\fftinReg.q[500] ), .B0(currState), .A0(\fft_input1024[516] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[516] ), 
    .Q1(\fftinReg.q[517] ), .F0(\fftinReg.q_1023__N_1046[516] ), 
    .F1(\fftinReg.q_1023__N_1046[517] ));
  fftinReg_SLICE_1640 \fftinReg.SLICE_1640 ( 
    .DI1(\fftinReg.q_1023__N_1046[519] ), .DI0(\fftinReg.q_1023__N_1046[518] ), 
    .D1(currState), .C1(\fft_input1024[519] ), .B1(\fftinReg.q[503] ), 
    .C0(\fft_input1024[518] ), .B0(\fftinReg.q[502] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[518] ), 
    .Q1(\fftinReg.q[519] ), .F0(\fftinReg.q_1023__N_1046[518] ), 
    .F1(\fftinReg.q_1023__N_1046[519] ));
  fftinReg_SLICE_1642 \fftinReg.SLICE_1642 ( 
    .DI1(\fftinReg.q_1023__N_1046[521] ), .DI0(\fftinReg.q_1023__N_1046[520] ), 
    .C1(\fft_input1024[521] ), .B1(\fftinReg.q[505] ), .A1(currState), 
    .D0(\fft_input1024[520] ), .B0(currState), .A0(\fftinReg.q[504] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[520] ), 
    .Q1(\fftinReg.q[521] ), .F0(\fftinReg.q_1023__N_1046[520] ), 
    .F1(\fftinReg.q_1023__N_1046[521] ));
  fftinReg_SLICE_1644 \fftinReg.SLICE_1644 ( 
    .DI1(\fftinReg.q_1023__N_1046[523] ), .DI0(\fftinReg.q_1023__N_1046[522] ), 
    .D1(\fft_input1024[523] ), .C1(currState), .B1(\fftinReg.q[507] ), 
    .C0(currState), .B0(\fftinReg.q[506] ), .A0(\fft_input1024[522] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[522] ), 
    .Q1(\fftinReg.q[523] ), .F0(\fftinReg.q_1023__N_1046[522] ), 
    .F1(\fftinReg.q_1023__N_1046[523] ));
  fftinReg_SLICE_1646 \fftinReg.SLICE_1646 ( 
    .DI1(\fftinReg.q_1023__N_1046[525] ), .DI0(\fftinReg.q_1023__N_1046[524] ), 
    .D1(\fft_input1024[525] ), .B1(currState), .A1(\fftinReg.q[509] ), 
    .D0(\fftinReg.q[508] ), .C0(currState), .A0(\fft_input1024[524] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[524] ), 
    .Q1(\fftinReg.q[525] ), .F0(\fftinReg.q_1023__N_1046[524] ), 
    .F1(\fftinReg.q_1023__N_1046[525] ));
  fftinReg_SLICE_1648 \fftinReg.SLICE_1648 ( 
    .DI1(\fftinReg.q_1023__N_1046[527] ), .DI0(\fftinReg.q_1023__N_1046[526] ), 
    .D1(\fft_input1024[527] ), .B1(\fftinReg.q[511] ), .A1(currState), 
    .C0(\fft_input1024[526] ), .B0(currState), .A0(\fftinReg.q[510] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[526] ), 
    .Q1(\fftinReg.q[527] ), .F0(\fftinReg.q_1023__N_1046[526] ), 
    .F1(\fftinReg.q_1023__N_1046[527] ));
  fftinReg_SLICE_1650 \fftinReg.SLICE_1650 ( 
    .DI1(\fftinReg.q_1023__N_1046[529] ), .DI0(\fftinReg.q_1023__N_1046[528] ), 
    .D1(\fftinReg.q[513] ), .C1(\fft_input1024[529] ), .B1(currState), 
    .D0(\fft_input1024[528] ), .C0(\fftinReg.q[512] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[528] ), 
    .Q1(\fftinReg.q[529] ), .F0(\fftinReg.q_1023__N_1046[528] ), 
    .F1(\fftinReg.q_1023__N_1046[529] ));
  fftinReg_SLICE_1652 \fftinReg.SLICE_1652 ( 
    .DI1(\fftinReg.q_1023__N_1046[531] ), .DI0(\fftinReg.q_1023__N_1046[530] ), 
    .C1(\fft_input1024[531] ), .B1(\fftinReg.q[515] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[514] ), .B0(\fft_input1024[530] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[530] ), 
    .Q1(\fftinReg.q[531] ), .F0(\fftinReg.q_1023__N_1046[530] ), 
    .F1(\fftinReg.q_1023__N_1046[531] ));
  fftinReg_SLICE_1654 \fftinReg.SLICE_1654 ( 
    .DI1(\fftinReg.q_1023__N_1046[533] ), .DI0(\fftinReg.q_1023__N_1046[532] ), 
    .C1(\fft_input1024[533] ), .B1(\fftinReg.q[517] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[516] ), .A0(\fft_input1024[532] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[532] ), 
    .Q1(\fftinReg.q[533] ), .F0(\fftinReg.q_1023__N_1046[532] ), 
    .F1(\fftinReg.q_1023__N_1046[533] ));
  fftinReg_SLICE_1656 \fftinReg.SLICE_1656 ( 
    .DI1(\fftinReg.q_1023__N_1046[535] ), .DI0(\fftinReg.q_1023__N_1046[534] ), 
    .D1(currState), .B1(\fftinReg.q[519] ), .A1(\fft_input1024[535] ), 
    .D0(\fft_input1024[534] ), .C0(currState), .A0(\fftinReg.q[518] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[534] ), 
    .Q1(\fftinReg.q[535] ), .F0(\fftinReg.q_1023__N_1046[534] ), 
    .F1(\fftinReg.q_1023__N_1046[535] ));
  fftinReg_SLICE_1658 \fftinReg.SLICE_1658 ( 
    .DI1(\fftinReg.q_1023__N_1046[537] ), .DI0(\fftinReg.q_1023__N_1046[536] ), 
    .D1(\fftinReg.q[521] ), .C1(currState), .B1(\fft_input1024[537] ), 
    .D0(\fftinReg.q[520] ), .C0(\fft_input1024[536] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[536] ), 
    .Q1(\fftinReg.q[537] ), .F0(\fftinReg.q_1023__N_1046[536] ), 
    .F1(\fftinReg.q_1023__N_1046[537] ));
  fftinReg_SLICE_1660 \fftinReg.SLICE_1660 ( 
    .DI1(\fftinReg.q_1023__N_1046[539] ), .DI0(\fftinReg.q_1023__N_1046[538] ), 
    .D1(\fft_input1024[539] ), .B1(\fftinReg.q[523] ), .A1(currState), 
    .C0(\fft_input1024[538] ), .B0(\fftinReg.q[522] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[538] ), 
    .Q1(\fftinReg.q[539] ), .F0(\fftinReg.q_1023__N_1046[538] ), 
    .F1(\fftinReg.q_1023__N_1046[539] ));
  fftinReg_SLICE_1662 \fftinReg.SLICE_1662 ( 
    .DI1(\fftinReg.q_1023__N_1046[541] ), .DI0(\fftinReg.q_1023__N_1046[540] ), 
    .C1(\fftinReg.q[525] ), .B1(\fft_input1024[541] ), .A1(currState), 
    .D0(\fftinReg.q[524] ), .C0(\fft_input1024[540] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[540] ), 
    .Q1(\fftinReg.q[541] ), .F0(\fftinReg.q_1023__N_1046[540] ), 
    .F1(\fftinReg.q_1023__N_1046[541] ));
  fftinReg_SLICE_1664 \fftinReg.SLICE_1664 ( 
    .DI1(\fftinReg.q_1023__N_1046[543] ), .DI0(\fftinReg.q_1023__N_1046[542] ), 
    .D1(\fft_input1024[543] ), .B1(currState), .A1(\fftinReg.q[527] ), 
    .C0(\fft_input1024[542] ), .B0(\fftinReg.q[526] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[542] ), 
    .Q1(\fftinReg.q[543] ), .F0(\fftinReg.q_1023__N_1046[542] ), 
    .F1(\fftinReg.q_1023__N_1046[543] ));
  fftinReg_SLICE_1666 \fftinReg.SLICE_1666 ( 
    .DI1(\fftinReg.q_1023__N_1046[545] ), .DI0(\fftinReg.q_1023__N_1046[544] ), 
    .D1(\fftinReg.q[529] ), .B1(currState), .A1(\fft_input1024[545] ), 
    .D0(\fftinReg.q[528] ), .B0(\fft_input1024[544] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[544] ), 
    .Q1(\fftinReg.q[545] ), .F0(\fftinReg.q_1023__N_1046[544] ), 
    .F1(\fftinReg.q_1023__N_1046[545] ));
  fftinReg_SLICE_1668 \fftinReg.SLICE_1668 ( 
    .DI1(\fftinReg.q_1023__N_1046[547] ), .DI0(\fftinReg.q_1023__N_1046[546] ), 
    .D1(\fft_input1024[547] ), .C1(currState), .B1(\fftinReg.q[531] ), 
    .C0(\fft_input1024[546] ), .B0(currState), .A0(\fftinReg.q[530] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[546] ), 
    .Q1(\fftinReg.q[547] ), .F0(\fftinReg.q_1023__N_1046[546] ), 
    .F1(\fftinReg.q_1023__N_1046[547] ));
  fftinReg_SLICE_1670 \fftinReg.SLICE_1670 ( 
    .DI1(\fftinReg.q_1023__N_1046[549] ), .DI0(\fftinReg.q_1023__N_1046[548] ), 
    .C1(\fftinReg.q[533] ), .B1(\fft_input1024[549] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[532] ), .A0(\fft_input1024[548] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[548] ), 
    .Q1(\fftinReg.q[549] ), .F0(\fftinReg.q_1023__N_1046[548] ), 
    .F1(\fftinReg.q_1023__N_1046[549] ));
  fftinReg_SLICE_1672 \fftinReg.SLICE_1672 ( 
    .DI1(\fftinReg.q_1023__N_1046[551] ), .DI0(\fftinReg.q_1023__N_1046[550] ), 
    .D1(currState), .C1(\fftinReg.q[535] ), .B1(\fft_input1024[551] ), 
    .D0(currState), .C0(\fft_input1024[550] ), .A0(\fftinReg.q[534] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[550] ), 
    .Q1(\fftinReg.q[551] ), .F0(\fftinReg.q_1023__N_1046[550] ), 
    .F1(\fftinReg.q_1023__N_1046[551] ));
  fftinReg_SLICE_1674 \fftinReg.SLICE_1674 ( 
    .DI1(\fftinReg.q_1023__N_1046[553] ), .DI0(\fftinReg.q_1023__N_1046[552] ), 
    .D1(\fftinReg.q[537] ), .C1(currState), .A1(\fft_input1024[553] ), 
    .D0(\fftinReg.q[536] ), .B0(currState), .A0(\fft_input1024[552] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[552] ), 
    .Q1(\fftinReg.q[553] ), .F0(\fftinReg.q_1023__N_1046[552] ), 
    .F1(\fftinReg.q_1023__N_1046[553] ));
  fftinReg_SLICE_1676 \fftinReg.SLICE_1676 ( 
    .DI1(\fftinReg.q_1023__N_1046[555] ), .DI0(\fftinReg.q_1023__N_1046[554] ), 
    .D1(currState), .C1(\fftinReg.q[539] ), .A1(\fft_input1024[555] ), 
    .D0(\fft_input1024[554] ), .C0(currState), .B0(\fftinReg.q[538] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[554] ), 
    .Q1(\fftinReg.q[555] ), .F0(\fftinReg.q_1023__N_1046[554] ), 
    .F1(\fftinReg.q_1023__N_1046[555] ));
  fftinReg_SLICE_1678 \fftinReg.SLICE_1678 ( 
    .DI1(\fftinReg.q_1023__N_1046[557] ), .DI0(\fftinReg.q_1023__N_1046[556] ), 
    .D1(\fftinReg.q[541] ), .C1(currState), .A1(\fft_input1024[557] ), 
    .D0(\fftinReg.q[540] ), .B0(currState), .A0(\fft_input1024[556] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[556] ), 
    .Q1(\fftinReg.q[557] ), .F0(\fftinReg.q_1023__N_1046[556] ), 
    .F1(\fftinReg.q_1023__N_1046[557] ));
  fftinReg_SLICE_1680 \fftinReg.SLICE_1680 ( 
    .DI1(\fftinReg.q_1023__N_1046[559] ), .DI0(\fftinReg.q_1023__N_1046[558] ), 
    .D1(currState), .C1(\fft_input1024[559] ), .B1(\fftinReg.q[543] ), 
    .C0(\fft_input1024[558] ), .B0(\fftinReg.q[542] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[558] ), 
    .Q1(\fftinReg.q[559] ), .F0(\fftinReg.q_1023__N_1046[558] ), 
    .F1(\fftinReg.q_1023__N_1046[559] ));
  fftinReg_SLICE_1682 \fftinReg.SLICE_1682 ( 
    .DI1(\fftinReg.q_1023__N_1046[561] ), .DI0(\fftinReg.q_1023__N_1046[560] ), 
    .D1(\fft_input1024[561] ), .C1(currState), .A1(\fftinReg.q[545] ), 
    .D0(\fftinReg.q[544] ), .B0(currState), .A0(\fft_input1024[560] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[560] ), 
    .Q1(\fftinReg.q[561] ), .F0(\fftinReg.q_1023__N_1046[560] ), 
    .F1(\fftinReg.q_1023__N_1046[561] ));
  fftinReg_SLICE_1684 \fftinReg.SLICE_1684 ( 
    .DI1(\fftinReg.q_1023__N_1046[563] ), .DI0(\fftinReg.q_1023__N_1046[562] ), 
    .D1(\fftinReg.q[547] ), .C1(currState), .A1(\fft_input1024[563] ), 
    .D0(currState), .C0(\fftinReg.q[546] ), .A0(\fft_input1024[562] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[562] ), 
    .Q1(\fftinReg.q[563] ), .F0(\fftinReg.q_1023__N_1046[562] ), 
    .F1(\fftinReg.q_1023__N_1046[563] ));
  fftinReg_SLICE_1686 \fftinReg.SLICE_1686 ( 
    .DI1(\fftinReg.q_1023__N_1046[565] ), .DI0(\fftinReg.q_1023__N_1046[564] ), 
    .C1(\fft_input1024[565] ), .B1(\fftinReg.q[549] ), .A1(currState), 
    .D0(\fftinReg.q[548] ), .C0(currState), .B0(\fft_input1024[564] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[564] ), 
    .Q1(\fftinReg.q[565] ), .F0(\fftinReg.q_1023__N_1046[564] ), 
    .F1(\fftinReg.q_1023__N_1046[565] ));
  fftinReg_SLICE_1688 \fftinReg.SLICE_1688 ( 
    .DI1(\fftinReg.q_1023__N_1046[567] ), .DI0(\fftinReg.q_1023__N_1046[566] ), 
    .C1(\fftinReg.q[551] ), .B1(\fft_input1024[567] ), .A1(currState), 
    .D0(\fftinReg.q[550] ), .C0(\fft_input1024[566] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[566] ), 
    .Q1(\fftinReg.q[567] ), .F0(\fftinReg.q_1023__N_1046[566] ), 
    .F1(\fftinReg.q_1023__N_1046[567] ));
  fftinReg_SLICE_1690 \fftinReg.SLICE_1690 ( 
    .DI1(\fftinReg.q_1023__N_1046[569] ), .DI0(\fftinReg.q_1023__N_1046[568] ), 
    .C1(\fft_input1024[569] ), .B1(\fftinReg.q[553] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[568] ), .A0(\fftinReg.q[552] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[568] ), 
    .Q1(\fftinReg.q[569] ), .F0(\fftinReg.q_1023__N_1046[568] ), 
    .F1(\fftinReg.q_1023__N_1046[569] ));
  fftinReg_SLICE_1692 \fftinReg.SLICE_1692 ( 
    .DI1(\fftinReg.q_1023__N_1046[571] ), .DI0(\fftinReg.q_1023__N_1046[570] ), 
    .D1(currState), .B1(\fft_input1024[571] ), .A1(\fftinReg.q[555] ), 
    .D0(\fft_input1024[570] ), .B0(\fftinReg.q[554] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[570] ), 
    .Q1(\fftinReg.q[571] ), .F0(\fftinReg.q_1023__N_1046[570] ), 
    .F1(\fftinReg.q_1023__N_1046[571] ));
  fftinReg_SLICE_1694 \fftinReg.SLICE_1694 ( 
    .DI1(\fftinReg.q_1023__N_1046[573] ), .DI0(\fftinReg.q_1023__N_1046[572] ), 
    .D1(\fft_input1024[573] ), .B1(\fftinReg.q[557] ), .A1(currState), 
    .D0(\fftinReg.q[556] ), .C0(\fft_input1024[572] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[572] ), 
    .Q1(\fftinReg.q[573] ), .F0(\fftinReg.q_1023__N_1046[572] ), 
    .F1(\fftinReg.q_1023__N_1046[573] ));
  fftinReg_SLICE_1696 \fftinReg.SLICE_1696 ( 
    .DI1(\fftinReg.q_1023__N_1046[575] ), .DI0(\fftinReg.q_1023__N_1046[574] ), 
    .D1(\fft_input1024[575] ), .B1(\fftinReg.q[559] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[574] ), .A0(\fftinReg.q[558] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[574] ), 
    .Q1(\fftinReg.q[575] ), .F0(\fftinReg.q_1023__N_1046[574] ), 
    .F1(\fftinReg.q_1023__N_1046[575] ));
  fftinReg_SLICE_1698 \fftinReg.SLICE_1698 ( 
    .DI1(\fftinReg.q_1023__N_1046[577] ), .DI0(\fftinReg.q_1023__N_1046[576] ), 
    .D1(\fftinReg.q[561] ), .C1(currState), .B1(\fft_input1024[577] ), 
    .D0(currState), .B0(\fftinReg.q[560] ), .A0(\fft_input1024[576] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[576] ), 
    .Q1(\fftinReg.q[577] ), .F0(\fftinReg.q_1023__N_1046[576] ), 
    .F1(\fftinReg.q_1023__N_1046[577] ));
  fftinReg_SLICE_1700 \fftinReg.SLICE_1700 ( 
    .DI1(\fftinReg.q_1023__N_1046[579] ), .DI0(\fftinReg.q_1023__N_1046[578] ), 
    .D1(\fftinReg.q[563] ), .C1(currState), .A1(\fft_input1024[579] ), 
    .D0(currState), .C0(\fftinReg.q[562] ), .B0(\fft_input1024[578] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[578] ), 
    .Q1(\fftinReg.q[579] ), .F0(\fftinReg.q_1023__N_1046[578] ), 
    .F1(\fftinReg.q_1023__N_1046[579] ));
  fftinReg_SLICE_1702 \fftinReg.SLICE_1702 ( 
    .DI1(\fftinReg.q_1023__N_1046[581] ), .DI0(\fftinReg.q_1023__N_1046[580] ), 
    .D1(\fftinReg.q[565] ), .C1(\fft_input1024[581] ), .A1(currState), 
    .D0(\fftinReg.q[564] ), .B0(currState), .A0(\fft_input1024[580] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[580] ), 
    .Q1(\fftinReg.q[581] ), .F0(\fftinReg.q_1023__N_1046[580] ), 
    .F1(\fftinReg.q_1023__N_1046[581] ));
  fftinReg_SLICE_1704 \fftinReg.SLICE_1704 ( 
    .DI1(\fftinReg.q_1023__N_1046[583] ), .DI0(\fftinReg.q_1023__N_1046[582] ), 
    .D1(\fftinReg.q[567] ), .C1(\fft_input1024[583] ), .A1(currState), 
    .D0(\fftinReg.q[566] ), .B0(\fft_input1024[582] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[582] ), 
    .Q1(\fftinReg.q[583] ), .F0(\fftinReg.q_1023__N_1046[582] ), 
    .F1(\fftinReg.q_1023__N_1046[583] ));
  fftinReg_SLICE_1706 \fftinReg.SLICE_1706 ( 
    .DI1(\fftinReg.q_1023__N_1046[585] ), .DI0(\fftinReg.q_1023__N_1046[584] ), 
    .C1(currState), .B1(\fft_input1024[585] ), .A1(\fftinReg.q[569] ), 
    .D0(\fftinReg.q[568] ), .B0(currState), .A0(\fft_input1024[584] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[584] ), 
    .Q1(\fftinReg.q[585] ), .F0(\fftinReg.q_1023__N_1046[584] ), 
    .F1(\fftinReg.q_1023__N_1046[585] ));
  fftinReg_SLICE_1708 \fftinReg.SLICE_1708 ( 
    .DI1(\fftinReg.q_1023__N_1046[587] ), .DI0(\fftinReg.q_1023__N_1046[586] ), 
    .D1(\fftinReg.q[571] ), .B1(currState), .A1(\fft_input1024[587] ), 
    .D0(\fftinReg.q[570] ), .C0(currState), .A0(\fft_input1024[586] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[586] ), 
    .Q1(\fftinReg.q[587] ), .F0(\fftinReg.q_1023__N_1046[586] ), 
    .F1(\fftinReg.q_1023__N_1046[587] ));
  fftinReg_SLICE_1710 \fftinReg.SLICE_1710 ( 
    .DI1(\fftinReg.q_1023__N_1046[589] ), .DI0(\fftinReg.q_1023__N_1046[588] ), 
    .D1(\fftinReg.q[573] ), .B1(\fft_input1024[589] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[588] ), .A0(\fftinReg.q[572] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[588] ), 
    .Q1(\fftinReg.q[589] ), .F0(\fftinReg.q_1023__N_1046[588] ), 
    .F1(\fftinReg.q_1023__N_1046[589] ));
  fftinReg_SLICE_1712 \fftinReg.SLICE_1712 ( 
    .DI1(\fftinReg.q_1023__N_1046[591] ), .DI0(\fftinReg.q_1023__N_1046[590] ), 
    .C1(\fft_input1024[591] ), .B1(\fftinReg.q[575] ), .A1(currState), 
    .D0(\fftinReg.q[574] ), .B0(currState), .A0(\fft_input1024[590] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[590] ), 
    .Q1(\fftinReg.q[591] ), .F0(\fftinReg.q_1023__N_1046[590] ), 
    .F1(\fftinReg.q_1023__N_1046[591] ));
  fftinReg_SLICE_1714 \fftinReg.SLICE_1714 ( 
    .DI1(\fftinReg.q_1023__N_1046[593] ), .DI0(\fftinReg.q_1023__N_1046[592] ), 
    .D1(\fftinReg.q[577] ), .C1(\fft_input1024[593] ), .B1(currState), 
    .D0(\fft_input1024[592] ), .C0(\fftinReg.q[576] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[592] ), 
    .Q1(\fftinReg.q[593] ), .F0(\fftinReg.q_1023__N_1046[592] ), 
    .F1(\fftinReg.q_1023__N_1046[593] ));
  fftinReg_SLICE_1716 \fftinReg.SLICE_1716 ( 
    .DI1(\fftinReg.q_1023__N_1046[595] ), .DI0(\fftinReg.q_1023__N_1046[594] ), 
    .C1(currState), .B1(\fftinReg.q[579] ), .A1(\fft_input1024[595] ), 
    .D0(\fft_input1024[594] ), .C0(\fftinReg.q[578] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[594] ), 
    .Q1(\fftinReg.q[595] ), .F0(\fftinReg.q_1023__N_1046[594] ), 
    .F1(\fftinReg.q_1023__N_1046[595] ));
  fftinReg_SLICE_1718 \fftinReg.SLICE_1718 ( 
    .DI1(\fftinReg.q_1023__N_1046[597] ), .DI0(\fftinReg.q_1023__N_1046[596] ), 
    .D1(\fftinReg.q[581] ), .C1(\fft_input1024[597] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[580] ), .A0(\fft_input1024[596] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[596] ), 
    .Q1(\fftinReg.q[597] ), .F0(\fftinReg.q_1023__N_1046[596] ), 
    .F1(\fftinReg.q_1023__N_1046[597] ));
  fftinReg_SLICE_1720 \fftinReg.SLICE_1720 ( 
    .DI1(\fftinReg.q_1023__N_1046[599] ), .DI0(\fftinReg.q_1023__N_1046[598] ), 
    .C1(\fft_input1024[599] ), .B1(\fftinReg.q[583] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[598] ), .B0(\fftinReg.q[582] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[598] ), 
    .Q1(\fftinReg.q[599] ), .F0(\fftinReg.q_1023__N_1046[598] ), 
    .F1(\fftinReg.q_1023__N_1046[599] ));
  fftinReg_SLICE_1722 \fftinReg.SLICE_1722 ( 
    .DI1(\fftinReg.q_1023__N_1046[601] ), .DI0(\fftinReg.q_1023__N_1046[600] ), 
    .D1(\fftinReg.q[585] ), .C1(\fft_input1024[601] ), .A1(currState), 
    .D0(\fftinReg.q[584] ), .C0(\fft_input1024[600] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[600] ), 
    .Q1(\fftinReg.q[601] ), .F0(\fftinReg.q_1023__N_1046[600] ), 
    .F1(\fftinReg.q_1023__N_1046[601] ));
  fftinReg_SLICE_1724 \fftinReg.SLICE_1724 ( 
    .DI1(\fftinReg.q_1023__N_1046[603] ), .DI0(\fftinReg.q_1023__N_1046[602] ), 
    .D1(\fftinReg.q[587] ), .C1(currState), .B1(\fft_input1024[603] ), 
    .C0(\fft_input1024[602] ), .B0(\fftinReg.q[586] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[602] ), 
    .Q1(\fftinReg.q[603] ), .F0(\fftinReg.q_1023__N_1046[602] ), 
    .F1(\fftinReg.q_1023__N_1046[603] ));
  fftinReg_SLICE_1726 \fftinReg.SLICE_1726 ( 
    .DI1(\fftinReg.q_1023__N_1046[605] ), .DI0(\fftinReg.q_1023__N_1046[604] ), 
    .D1(\fftinReg.q[589] ), .B1(\fft_input1024[605] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[588] ), .A0(\fft_input1024[604] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[604] ), 
    .Q1(\fftinReg.q[605] ), .F0(\fftinReg.q_1023__N_1046[604] ), 
    .F1(\fftinReg.q_1023__N_1046[605] ));
  fftinReg_SLICE_1728 \fftinReg.SLICE_1728 ( 
    .DI1(\fftinReg.q_1023__N_1046[607] ), .DI0(\fftinReg.q_1023__N_1046[606] ), 
    .D1(\fftinReg.q[591] ), .C1(\fft_input1024[607] ), .B1(currState), 
    .C0(currState), .B0(\fft_input1024[606] ), .A0(\fftinReg.q[590] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[606] ), 
    .Q1(\fftinReg.q[607] ), .F0(\fftinReg.q_1023__N_1046[606] ), 
    .F1(\fftinReg.q_1023__N_1046[607] ));
  fftinReg_SLICE_1730 \fftinReg.SLICE_1730 ( 
    .DI1(\fftinReg.q_1023__N_1046[609] ), .DI0(\fftinReg.q_1023__N_1046[608] ), 
    .D1(currState), .B1(\fft_input1024[609] ), .A1(\fftinReg.q[593] ), 
    .D0(\fftinReg.q[592] ), .C0(currState), .B0(\fft_input1024[608] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[608] ), 
    .Q1(\fftinReg.q[609] ), .F0(\fftinReg.q_1023__N_1046[608] ), 
    .F1(\fftinReg.q_1023__N_1046[609] ));
  fftinReg_SLICE_1732 \fftinReg.SLICE_1732 ( 
    .DI1(\fftinReg.q_1023__N_1046[611] ), .DI0(\fftinReg.q_1023__N_1046[610] ), 
    .C1(currState), .B1(\fftinReg.q[595] ), .A1(\fft_input1024[611] ), 
    .D0(\fft_input1024[610] ), .B0(currState), .A0(\fftinReg.q[594] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[610] ), 
    .Q1(\fftinReg.q[611] ), .F0(\fftinReg.q_1023__N_1046[610] ), 
    .F1(\fftinReg.q_1023__N_1046[611] ));
  fftinReg_SLICE_1734 \fftinReg.SLICE_1734 ( 
    .DI1(\fftinReg.q_1023__N_1046[613] ), .DI0(\fftinReg.q_1023__N_1046[612] ), 
    .D1(currState), .B1(\fft_input1024[613] ), .A1(\fftinReg.q[597] ), 
    .D0(\fft_input1024[612] ), .C0(currState), .B0(\fftinReg.q[596] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[612] ), 
    .Q1(\fftinReg.q[613] ), .F0(\fftinReg.q_1023__N_1046[612] ), 
    .F1(\fftinReg.q_1023__N_1046[613] ));
  fftinReg_SLICE_1736 \fftinReg.SLICE_1736 ( 
    .DI1(\fftinReg.q_1023__N_1046[615] ), .DI0(\fftinReg.q_1023__N_1046[614] ), 
    .D1(\fftinReg.q[599] ), .C1(\fft_input1024[615] ), .B1(currState), 
    .D0(\fftinReg.q[598] ), .C0(currState), .A0(\fft_input1024[614] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[614] ), 
    .Q1(\fftinReg.q[615] ), .F0(\fftinReg.q_1023__N_1046[614] ), 
    .F1(\fftinReg.q_1023__N_1046[615] ));
  fftinReg_SLICE_1738 \fftinReg.SLICE_1738 ( 
    .DI1(\fftinReg.q_1023__N_1046[617] ), .DI0(\fftinReg.q_1023__N_1046[616] ), 
    .D1(\fft_input1024[617] ), .B1(\fftinReg.q[601] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[600] ), .A0(\fft_input1024[616] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[616] ), 
    .Q1(\fftinReg.q[617] ), .F0(\fftinReg.q_1023__N_1046[616] ), 
    .F1(\fftinReg.q_1023__N_1046[617] ));
  fftinReg_SLICE_1740 \fftinReg.SLICE_1740 ( 
    .DI1(\fftinReg.q_1023__N_1046[619] ), .DI0(\fftinReg.q_1023__N_1046[618] ), 
    .D1(\fftinReg.q[603] ), .C1(currState), .B1(\fft_input1024[619] ), 
    .D0(\fftinReg.q[602] ), .C0(currState), .B0(\fft_input1024[618] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[618] ), 
    .Q1(\fftinReg.q[619] ), .F0(\fftinReg.q_1023__N_1046[618] ), 
    .F1(\fftinReg.q_1023__N_1046[619] ));
  fftinReg_SLICE_1742 \fftinReg.SLICE_1742 ( 
    .DI1(\fftinReg.q_1023__N_1046[621] ), .DI0(\fftinReg.q_1023__N_1046[620] ), 
    .D1(\fft_input1024[621] ), .C1(\fftinReg.q[605] ), .B1(currState), 
    .C0(\fft_input1024[620] ), .B0(\fftinReg.q[604] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[620] ), 
    .Q1(\fftinReg.q[621] ), .F0(\fftinReg.q_1023__N_1046[620] ), 
    .F1(\fftinReg.q_1023__N_1046[621] ));
  fftinReg_SLICE_1744 \fftinReg.SLICE_1744 ( 
    .DI1(\fftinReg.q_1023__N_1046[623] ), .DI0(\fftinReg.q_1023__N_1046[622] ), 
    .D1(\fftinReg.q[607] ), .B1(currState), .A1(\fft_input1024[623] ), 
    .D0(\fftinReg.q[606] ), .C0(currState), .A0(\fft_input1024[622] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[622] ), 
    .Q1(\fftinReg.q[623] ), .F0(\fftinReg.q_1023__N_1046[622] ), 
    .F1(\fftinReg.q_1023__N_1046[623] ));
  fftinReg_SLICE_1746 \fftinReg.SLICE_1746 ( 
    .DI1(\fftinReg.q_1023__N_1046[625] ), .DI0(\fftinReg.q_1023__N_1046[624] ), 
    .D1(\fftinReg.q[609] ), .C1(\fft_input1024[625] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[608] ), .B0(\fft_input1024[624] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[624] ), 
    .Q1(\fftinReg.q[625] ), .F0(\fftinReg.q_1023__N_1046[624] ), 
    .F1(\fftinReg.q_1023__N_1046[625] ));
  fftinReg_SLICE_1748 \fftinReg.SLICE_1748 ( 
    .DI1(\fftinReg.q_1023__N_1046[627] ), .DI0(\fftinReg.q_1023__N_1046[626] ), 
    .D1(\fft_input1024[627] ), .B1(\fftinReg.q[611] ), .A1(currState), 
    .C0(\fft_input1024[626] ), .B0(\fftinReg.q[610] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[626] ), 
    .Q1(\fftinReg.q[627] ), .F0(\fftinReg.q_1023__N_1046[626] ), 
    .F1(\fftinReg.q_1023__N_1046[627] ));
  fftinReg_SLICE_1750 \fftinReg.SLICE_1750 ( 
    .DI1(\fftinReg.q_1023__N_1046[629] ), .DI0(\fftinReg.q_1023__N_1046[628] ), 
    .D1(\fftinReg.q[613] ), .B1(currState), .A1(\fft_input1024[629] ), 
    .C0(\fft_input1024[628] ), .B0(\fftinReg.q[612] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[628] ), 
    .Q1(\fftinReg.q[629] ), .F0(\fftinReg.q_1023__N_1046[628] ), 
    .F1(\fftinReg.q_1023__N_1046[629] ));
  fftinReg_SLICE_1752 \fftinReg.SLICE_1752 ( 
    .DI1(\fftinReg.q_1023__N_1046[631] ), .DI0(\fftinReg.q_1023__N_1046[630] ), 
    .D1(currState), .C1(\fft_input1024[631] ), .B1(\fftinReg.q[615] ), 
    .C0(\fft_input1024[630] ), .B0(\fftinReg.q[614] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[630] ), 
    .Q1(\fftinReg.q[631] ), .F0(\fftinReg.q_1023__N_1046[630] ), 
    .F1(\fftinReg.q_1023__N_1046[631] ));
  fftinReg_SLICE_1754 \fftinReg.SLICE_1754 ( 
    .DI1(\fftinReg.q_1023__N_1046[633] ), .DI0(\fftinReg.q_1023__N_1046[632] ), 
    .D1(currState), .B1(\fft_input1024[633] ), .A1(\fftinReg.q[617] ), 
    .D0(currState), .C0(\fft_input1024[632] ), .A0(\fftinReg.q[616] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[632] ), 
    .Q1(\fftinReg.q[633] ), .F0(\fftinReg.q_1023__N_1046[632] ), 
    .F1(\fftinReg.q_1023__N_1046[633] ));
  fftinReg_SLICE_1756 \fftinReg.SLICE_1756 ( 
    .DI1(\fftinReg.q_1023__N_1046[635] ), .DI0(\fftinReg.q_1023__N_1046[634] ), 
    .C1(\fftinReg.q[619] ), .B1(\fft_input1024[635] ), .A1(currState), 
    .D0(\fftinReg.q[618] ), .C0(currState), .B0(\fft_input1024[634] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[634] ), 
    .Q1(\fftinReg.q[635] ), .F0(\fftinReg.q_1023__N_1046[634] ), 
    .F1(\fftinReg.q_1023__N_1046[635] ));
  fftinReg_SLICE_1758 \fftinReg.SLICE_1758 ( 
    .DI1(\fftinReg.q_1023__N_1046[637] ), .DI0(\fftinReg.q_1023__N_1046[636] ), 
    .D1(\fftinReg.q[621] ), .B1(currState), .A1(\fft_input1024[637] ), 
    .D0(\fftinReg.q[620] ), .B0(\fft_input1024[636] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[636] ), 
    .Q1(\fftinReg.q[637] ), .F0(\fftinReg.q_1023__N_1046[636] ), 
    .F1(\fftinReg.q_1023__N_1046[637] ));
  fftinReg_SLICE_1760 \fftinReg.SLICE_1760 ( 
    .DI1(\fftinReg.q_1023__N_1046[639] ), .DI0(\fftinReg.q_1023__N_1046[638] ), 
    .D1(\fftinReg.q[623] ), .C1(currState), .B1(\fft_input1024[639] ), 
    .D0(\fftinReg.q[622] ), .C0(\fft_input1024[638] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[638] ), 
    .Q1(\fftinReg.q[639] ), .F0(\fftinReg.q_1023__N_1046[638] ), 
    .F1(\fftinReg.q_1023__N_1046[639] ));
  fftinReg_SLICE_1762 \fftinReg.SLICE_1762 ( 
    .DI1(\fftinReg.q_1023__N_1046[641] ), .DI0(\fftinReg.q_1023__N_1046[640] ), 
    .D1(\fft_input1024[641] ), .C1(currState), .B1(\fftinReg.q[625] ), 
    .D0(\fft_input1024[640] ), .B0(currState), .A0(\fftinReg.q[624] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[640] ), 
    .Q1(\fftinReg.q[641] ), .F0(\fftinReg.q_1023__N_1046[640] ), 
    .F1(\fftinReg.q_1023__N_1046[641] ));
  fftinReg_SLICE_1764 \fftinReg.SLICE_1764 ( 
    .DI1(\fftinReg.q_1023__N_1046[643] ), .DI0(\fftinReg.q_1023__N_1046[642] ), 
    .D1(\fft_input1024[643] ), .B1(currState), .A1(\fftinReg.q[627] ), 
    .D0(\fft_input1024[642] ), .C0(\fftinReg.q[626] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[642] ), 
    .Q1(\fftinReg.q[643] ), .F0(\fftinReg.q_1023__N_1046[642] ), 
    .F1(\fftinReg.q_1023__N_1046[643] ));
  fftinReg_SLICE_1766 \fftinReg.SLICE_1766 ( 
    .DI1(\fftinReg.q_1023__N_1046[645] ), .DI0(\fftinReg.q_1023__N_1046[644] ), 
    .D1(\fftinReg.q[629] ), .C1(\fft_input1024[645] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[628] ), .A0(\fft_input1024[644] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[644] ), 
    .Q1(\fftinReg.q[645] ), .F0(\fftinReg.q_1023__N_1046[644] ), 
    .F1(\fftinReg.q_1023__N_1046[645] ));
  fftinReg_SLICE_1768 \fftinReg.SLICE_1768 ( 
    .DI1(\fftinReg.q_1023__N_1046[647] ), .DI0(\fftinReg.q_1023__N_1046[646] ), 
    .D1(currState), .B1(\fftinReg.q[631] ), .A1(\fft_input1024[647] ), 
    .D0(\fftinReg.q[630] ), .B0(\fft_input1024[646] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[646] ), 
    .Q1(\fftinReg.q[647] ), .F0(\fftinReg.q_1023__N_1046[646] ), 
    .F1(\fftinReg.q_1023__N_1046[647] ));
  fftinReg_SLICE_1770 \fftinReg.SLICE_1770 ( 
    .DI1(\fftinReg.q_1023__N_1046[649] ), .DI0(\fftinReg.q_1023__N_1046[648] ), 
    .D1(currState), .B1(\fftinReg.q[633] ), .A1(\fft_input1024[649] ), 
    .D0(\fftinReg.q[632] ), .C0(\fft_input1024[648] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[648] ), 
    .Q1(\fftinReg.q[649] ), .F0(\fftinReg.q_1023__N_1046[648] ), 
    .F1(\fftinReg.q_1023__N_1046[649] ));
  fftinReg_SLICE_1772 \fftinReg.SLICE_1772 ( 
    .DI1(\fftinReg.q_1023__N_1046[651] ), .DI0(\fftinReg.q_1023__N_1046[650] ), 
    .D1(currState), .B1(\fftinReg.q[635] ), .A1(\fft_input1024[651] ), 
    .C0(currState), .B0(\fft_input1024[650] ), .A0(\fftinReg.q[634] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[650] ), 
    .Q1(\fftinReg.q[651] ), .F0(\fftinReg.q_1023__N_1046[650] ), 
    .F1(\fftinReg.q_1023__N_1046[651] ));
  fftinReg_SLICE_1774 \fftinReg.SLICE_1774 ( 
    .DI1(\fftinReg.q_1023__N_1046[653] ), .DI0(\fftinReg.q_1023__N_1046[652] ), 
    .D1(\fftinReg.q[637] ), .C1(\fft_input1024[653] ), .B1(currState), 
    .D0(\fftinReg.q[636] ), .C0(currState), .A0(\fft_input1024[652] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[652] ), 
    .Q1(\fftinReg.q[653] ), .F0(\fftinReg.q_1023__N_1046[652] ), 
    .F1(\fftinReg.q_1023__N_1046[653] ));
  fftinReg_SLICE_1776 \fftinReg.SLICE_1776 ( 
    .DI1(\fftinReg.q_1023__N_1046[655] ), .DI0(\fftinReg.q_1023__N_1046[654] ), 
    .D1(currState), .C1(\fft_input1024[655] ), .A1(\fftinReg.q[639] ), 
    .D0(\fft_input1024[654] ), .C0(currState), .A0(\fftinReg.q[638] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[654] ), 
    .Q1(\fftinReg.q[655] ), .F0(\fftinReg.q_1023__N_1046[654] ), 
    .F1(\fftinReg.q_1023__N_1046[655] ));
  fftinReg_SLICE_1778 \fftinReg.SLICE_1778 ( 
    .DI1(\fftinReg.q_1023__N_1046[657] ), .DI0(\fftinReg.q_1023__N_1046[656] ), 
    .C1(currState), .B1(\fft_input1024[657] ), .A1(\fftinReg.q[641] ), 
    .D0(currState), .C0(\fft_input1024[656] ), .B0(\fftinReg.q[640] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[656] ), 
    .Q1(\fftinReg.q[657] ), .F0(\fftinReg.q_1023__N_1046[656] ), 
    .F1(\fftinReg.q_1023__N_1046[657] ));
  fftinReg_SLICE_1780 \fftinReg.SLICE_1780 ( 
    .DI1(\fftinReg.q_1023__N_1046[659] ), .DI0(\fftinReg.q_1023__N_1046[658] ), 
    .C1(\fftinReg.q[643] ), .B1(\fft_input1024[659] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[658] ), .A0(\fftinReg.q[642] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[658] ), 
    .Q1(\fftinReg.q[659] ), .F0(\fftinReg.q_1023__N_1046[658] ), 
    .F1(\fftinReg.q_1023__N_1046[659] ));
  fftinReg_SLICE_1782 \fftinReg.SLICE_1782 ( 
    .DI1(\fftinReg.q_1023__N_1046[661] ), .DI0(\fftinReg.q_1023__N_1046[660] ), 
    .D1(\fftinReg.q[645] ), .B1(\fft_input1024[661] ), .A1(currState), 
    .D0(\fftinReg.q[644] ), .B0(\fft_input1024[660] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[660] ), 
    .Q1(\fftinReg.q[661] ), .F0(\fftinReg.q_1023__N_1046[660] ), 
    .F1(\fftinReg.q_1023__N_1046[661] ));
  fftinReg_SLICE_1784 \fftinReg.SLICE_1784 ( 
    .DI1(\fftinReg.q_1023__N_1046[663] ), .DI0(\fftinReg.q_1023__N_1046[662] ), 
    .C1(\fftinReg.q[647] ), .B1(currState), .A1(\fft_input1024[663] ), 
    .D0(\fft_input1024[662] ), .C0(currState), .A0(\fftinReg.q[646] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[662] ), 
    .Q1(\fftinReg.q[663] ), .F0(\fftinReg.q_1023__N_1046[662] ), 
    .F1(\fftinReg.q_1023__N_1046[663] ));
  fftinReg_SLICE_1786 \fftinReg.SLICE_1786 ( 
    .DI1(\fftinReg.q_1023__N_1046[665] ), .DI0(\fftinReg.q_1023__N_1046[664] ), 
    .D1(\fftinReg.q[649] ), .B1(currState), .A1(\fft_input1024[665] ), 
    .C0(currState), .B0(\fftinReg.q[648] ), .A0(\fft_input1024[664] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[664] ), 
    .Q1(\fftinReg.q[665] ), .F0(\fftinReg.q_1023__N_1046[664] ), 
    .F1(\fftinReg.q_1023__N_1046[665] ));
  fftinReg_SLICE_1788 \fftinReg.SLICE_1788 ( 
    .DI1(\fftinReg.q_1023__N_1046[667] ), .DI0(\fftinReg.q_1023__N_1046[666] ), 
    .D1(\fftinReg.q[651] ), .C1(currState), .A1(\fft_input1024[667] ), 
    .D0(\fft_input1024[666] ), .C0(\fftinReg.q[650] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[666] ), 
    .Q1(\fftinReg.q[667] ), .F0(\fftinReg.q_1023__N_1046[666] ), 
    .F1(\fftinReg.q_1023__N_1046[667] ));
  fftinReg_SLICE_1790 \fftinReg.SLICE_1790 ( 
    .DI1(\fftinReg.q_1023__N_1046[669] ), .DI0(\fftinReg.q_1023__N_1046[668] ), 
    .D1(\fft_input1024[669] ), .B1(currState), .A1(\fftinReg.q[653] ), 
    .C0(currState), .B0(\fft_input1024[668] ), .A0(\fftinReg.q[652] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[668] ), 
    .Q1(\fftinReg.q[669] ), .F0(\fftinReg.q_1023__N_1046[668] ), 
    .F1(\fftinReg.q_1023__N_1046[669] ));
  fftinReg_SLICE_1792 \fftinReg.SLICE_1792 ( 
    .DI1(\fftinReg.q_1023__N_1046[671] ), .DI0(\fftinReg.q_1023__N_1046[670] ), 
    .D1(\fftinReg.q[655] ), .C1(\fft_input1024[671] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[654] ), .A0(\fft_input1024[670] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[670] ), 
    .Q1(\fftinReg.q[671] ), .F0(\fftinReg.q_1023__N_1046[670] ), 
    .F1(\fftinReg.q_1023__N_1046[671] ));
  fftinReg_SLICE_1794 \fftinReg.SLICE_1794 ( 
    .DI1(\fftinReg.q_1023__N_1046[673] ), .DI0(\fftinReg.q_1023__N_1046[672] ), 
    .D1(\fftinReg.q[657] ), .B1(\fft_input1024[673] ), .A1(currState), 
    .D0(\fft_input1024[672] ), .B0(currState), .A0(\fftinReg.q[656] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[672] ), 
    .Q1(\fftinReg.q[673] ), .F0(\fftinReg.q_1023__N_1046[672] ), 
    .F1(\fftinReg.q_1023__N_1046[673] ));
  fftinReg_SLICE_1796 \fftinReg.SLICE_1796 ( 
    .DI1(\fftinReg.q_1023__N_1046[675] ), .DI0(\fftinReg.q_1023__N_1046[674] ), 
    .C1(currState), .B1(\fftinReg.q[659] ), .A1(\fft_input1024[675] ), 
    .D0(\fftinReg.q[658] ), .B0(\fft_input1024[674] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[674] ), 
    .Q1(\fftinReg.q[675] ), .F0(\fftinReg.q_1023__N_1046[674] ), 
    .F1(\fftinReg.q_1023__N_1046[675] ));
  fftinReg_SLICE_1798 \fftinReg.SLICE_1798 ( 
    .DI1(\fftinReg.q_1023__N_1046[677] ), .DI0(\fftinReg.q_1023__N_1046[676] ), 
    .D1(\fftinReg.q[661] ), .C1(currState), .A1(\fft_input1024[677] ), 
    .D0(currState), .B0(\fftinReg.q[660] ), .A0(\fft_input1024[676] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[676] ), 
    .Q1(\fftinReg.q[677] ), .F0(\fftinReg.q_1023__N_1046[676] ), 
    .F1(\fftinReg.q_1023__N_1046[677] ));
  fftinReg_SLICE_1800 \fftinReg.SLICE_1800 ( 
    .DI1(\fftinReg.q_1023__N_1046[679] ), .DI0(\fftinReg.q_1023__N_1046[678] ), 
    .D1(\fftinReg.q[663] ), .C1(\fft_input1024[679] ), .B1(currState), 
    .D0(\fft_input1024[678] ), .B0(\fftinReg.q[662] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[678] ), 
    .Q1(\fftinReg.q[679] ), .F0(\fftinReg.q_1023__N_1046[678] ), 
    .F1(\fftinReg.q_1023__N_1046[679] ));
  fftinReg_SLICE_1802 \fftinReg.SLICE_1802 ( 
    .DI1(\fftinReg.q_1023__N_1046[681] ), .DI0(\fftinReg.q_1023__N_1046[680] ), 
    .D1(\fftinReg.q[665] ), .C1(currState), .B1(\fft_input1024[681] ), 
    .C0(currState), .B0(\fftinReg.q[664] ), .A0(\fft_input1024[680] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[680] ), 
    .Q1(\fftinReg.q[681] ), .F0(\fftinReg.q_1023__N_1046[680] ), 
    .F1(\fftinReg.q_1023__N_1046[681] ));
  fftinReg_SLICE_1804 \fftinReg.SLICE_1804 ( 
    .DI1(\fftinReg.q_1023__N_1046[683] ), .DI0(\fftinReg.q_1023__N_1046[682] ), 
    .D1(\fft_input1024[683] ), .B1(\fftinReg.q[667] ), .A1(currState), 
    .D0(\fft_input1024[682] ), .C0(\fftinReg.q[666] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[682] ), 
    .Q1(\fftinReg.q[683] ), .F0(\fftinReg.q_1023__N_1046[682] ), 
    .F1(\fftinReg.q_1023__N_1046[683] ));
  fftinReg_SLICE_1806 \fftinReg.SLICE_1806 ( 
    .DI1(\fftinReg.q_1023__N_1046[685] ), .DI0(\fftinReg.q_1023__N_1046[684] ), 
    .D1(\fft_input1024[685] ), .C1(currState), .B1(\fftinReg.q[669] ), 
    .D0(currState), .B0(\fft_input1024[684] ), .A0(\fftinReg.q[668] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[684] ), 
    .Q1(\fftinReg.q[685] ), .F0(\fftinReg.q_1023__N_1046[684] ), 
    .F1(\fftinReg.q_1023__N_1046[685] ));
  fftinReg_SLICE_1808 \fftinReg.SLICE_1808 ( 
    .DI1(\fftinReg.q_1023__N_1046[687] ), .DI0(\fftinReg.q_1023__N_1046[686] ), 
    .C1(currState), .B1(\fftinReg.q[671] ), .A1(\fft_input1024[687] ), 
    .D0(currState), .C0(\fft_input1024[686] ), .B0(\fftinReg.q[670] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[686] ), 
    .Q1(\fftinReg.q[687] ), .F0(\fftinReg.q_1023__N_1046[686] ), 
    .F1(\fftinReg.q_1023__N_1046[687] ));
  fftinReg_SLICE_1810 \fftinReg.SLICE_1810 ( 
    .DI1(\fftinReg.q_1023__N_1046[689] ), .DI0(\fftinReg.q_1023__N_1046[688] ), 
    .C1(\fftinReg.q[673] ), .B1(currState), .A1(\fft_input1024[689] ), 
    .D0(currState), .B0(\fftinReg.q[672] ), .A0(\fft_input1024[688] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[688] ), 
    .Q1(\fftinReg.q[689] ), .F0(\fftinReg.q_1023__N_1046[688] ), 
    .F1(\fftinReg.q_1023__N_1046[689] ));
  fftinReg_SLICE_1812 \fftinReg.SLICE_1812 ( 
    .DI1(\fftinReg.q_1023__N_1046[691] ), .DI0(\fftinReg.q_1023__N_1046[690] ), 
    .D1(currState), .C1(\fft_input1024[691] ), .B1(\fftinReg.q[675] ), 
    .C0(currState), .B0(\fft_input1024[690] ), .A0(\fftinReg.q[674] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[690] ), 
    .Q1(\fftinReg.q[691] ), .F0(\fftinReg.q_1023__N_1046[690] ), 
    .F1(\fftinReg.q_1023__N_1046[691] ));
  fftinReg_SLICE_1814 \fftinReg.SLICE_1814 ( 
    .DI1(\fftinReg.q_1023__N_1046[693] ), .DI0(\fftinReg.q_1023__N_1046[692] ), 
    .D1(\fftinReg.q[677] ), .C1(\fft_input1024[693] ), .B1(currState), 
    .D0(\fft_input1024[692] ), .C0(\fftinReg.q[676] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[692] ), 
    .Q1(\fftinReg.q[693] ), .F0(\fftinReg.q_1023__N_1046[692] ), 
    .F1(\fftinReg.q_1023__N_1046[693] ));
  fftinReg_SLICE_1816 \fftinReg.SLICE_1816 ( 
    .DI1(\fftinReg.q_1023__N_1046[695] ), .DI0(\fftinReg.q_1023__N_1046[694] ), 
    .D1(\fftinReg.q[679] ), .C1(\fft_input1024[695] ), .B1(currState), 
    .D0(\fft_input1024[694] ), .C0(currState), .B0(\fftinReg.q[678] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[694] ), 
    .Q1(\fftinReg.q[695] ), .F0(\fftinReg.q_1023__N_1046[694] ), 
    .F1(\fftinReg.q_1023__N_1046[695] ));
  fftinReg_SLICE_1818 \fftinReg.SLICE_1818 ( 
    .DI1(\fftinReg.q_1023__N_1046[697] ), .DI0(\fftinReg.q_1023__N_1046[696] ), 
    .D1(currState), .C1(\fftinReg.q[681] ), .B1(\fft_input1024[697] ), 
    .D0(\fftinReg.q[680] ), .C0(currState), .A0(\fft_input1024[696] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[696] ), 
    .Q1(\fftinReg.q[697] ), .F0(\fftinReg.q_1023__N_1046[696] ), 
    .F1(\fftinReg.q_1023__N_1046[697] ));
  fftinReg_SLICE_1820 \fftinReg.SLICE_1820 ( 
    .DI1(\fftinReg.q_1023__N_1046[699] ), .DI0(\fftinReg.q_1023__N_1046[698] ), 
    .D1(\fftinReg.q[683] ), .B1(\fft_input1024[699] ), .A1(currState), 
    .D0(\fftinReg.q[682] ), .C0(\fft_input1024[698] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[698] ), 
    .Q1(\fftinReg.q[699] ), .F0(\fftinReg.q_1023__N_1046[698] ), 
    .F1(\fftinReg.q_1023__N_1046[699] ));
  fftinReg_SLICE_1822 \fftinReg.SLICE_1822 ( 
    .DI1(\fftinReg.q_1023__N_1046[701] ), .DI0(\fftinReg.q_1023__N_1046[700] ), 
    .D1(\fftinReg.q[685] ), .C1(\fft_input1024[701] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[700] ), .A0(\fftinReg.q[684] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[700] ), 
    .Q1(\fftinReg.q[701] ), .F0(\fftinReg.q_1023__N_1046[700] ), 
    .F1(\fftinReg.q_1023__N_1046[701] ));
  fftinReg_SLICE_1824 \fftinReg.SLICE_1824 ( 
    .DI1(\fftinReg.q_1023__N_1046[703] ), .DI0(\fftinReg.q_1023__N_1046[702] ), 
    .D1(currState), .C1(\fftinReg.q[687] ), .B1(\fft_input1024[703] ), 
    .C0(currState), .B0(\fft_input1024[702] ), .A0(\fftinReg.q[686] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[702] ), 
    .Q1(\fftinReg.q[703] ), .F0(\fftinReg.q_1023__N_1046[702] ), 
    .F1(\fftinReg.q_1023__N_1046[703] ));
  fftinReg_SLICE_1826 \fftinReg.SLICE_1826 ( 
    .DI1(\fftinReg.q_1023__N_1046[705] ), .DI0(\fftinReg.q_1023__N_1046[704] ), 
    .D1(\fft_input1024[705] ), .B1(\fftinReg.q[689] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[688] ), .A0(\fft_input1024[704] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[704] ), 
    .Q1(\fftinReg.q[705] ), .F0(\fftinReg.q_1023__N_1046[704] ), 
    .F1(\fftinReg.q_1023__N_1046[705] ));
  fftinReg_SLICE_1828 \fftinReg.SLICE_1828 ( 
    .DI1(\fftinReg.q_1023__N_1046[707] ), .DI0(\fftinReg.q_1023__N_1046[706] ), 
    .D1(currState), .C1(\fft_input1024[707] ), .A1(\fftinReg.q[691] ), 
    .C0(currState), .B0(\fftinReg.q[690] ), .A0(\fft_input1024[706] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[706] ), 
    .Q1(\fftinReg.q[707] ), .F0(\fftinReg.q_1023__N_1046[706] ), 
    .F1(\fftinReg.q_1023__N_1046[707] ));
  fftinReg_SLICE_1830 \fftinReg.SLICE_1830 ( 
    .DI1(\fftinReg.q_1023__N_1046[709] ), .DI0(\fftinReg.q_1023__N_1046[708] ), 
    .D1(\fftinReg.q[693] ), .B1(currState), .A1(\fft_input1024[709] ), 
    .D0(\fft_input1024[708] ), .C0(currState), .A0(\fftinReg.q[692] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[708] ), 
    .Q1(\fftinReg.q[709] ), .F0(\fftinReg.q_1023__N_1046[708] ), 
    .F1(\fftinReg.q_1023__N_1046[709] ));
  fftinReg_SLICE_1832 \fftinReg.SLICE_1832 ( 
    .DI1(\fftinReg.q_1023__N_1046[711] ), .DI0(\fftinReg.q_1023__N_1046[710] ), 
    .D1(currState), .B1(\fftinReg.q[695] ), .A1(\fft_input1024[711] ), 
    .C0(currState), .B0(\fft_input1024[710] ), .A0(\fftinReg.q[694] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[710] ), 
    .Q1(\fftinReg.q[711] ), .F0(\fftinReg.q_1023__N_1046[710] ), 
    .F1(\fftinReg.q_1023__N_1046[711] ));
  fftinReg_SLICE_1834 \fftinReg.SLICE_1834 ( 
    .DI1(\fftinReg.q_1023__N_1046[713] ), .DI0(\fftinReg.q_1023__N_1046[712] ), 
    .D1(\fftinReg.q[697] ), .C1(currState), .B1(\fft_input1024[713] ), 
    .D0(currState), .C0(\fft_input1024[712] ), .B0(\fftinReg.q[696] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[712] ), 
    .Q1(\fftinReg.q[713] ), .F0(\fftinReg.q_1023__N_1046[712] ), 
    .F1(\fftinReg.q_1023__N_1046[713] ));
  fftinReg_SLICE_1836 \fftinReg.SLICE_1836 ( 
    .DI1(\fftinReg.q_1023__N_1046[715] ), .DI0(\fftinReg.q_1023__N_1046[714] ), 
    .D1(\fftinReg.q[699] ), .C1(currState), .B1(\fft_input1024[715] ), 
    .D0(currState), .B0(\fft_input1024[714] ), .A0(\fftinReg.q[698] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[714] ), 
    .Q1(\fftinReg.q[715] ), .F0(\fftinReg.q_1023__N_1046[714] ), 
    .F1(\fftinReg.q_1023__N_1046[715] ));
  fftinReg_SLICE_1838 \fftinReg.SLICE_1838 ( 
    .DI1(\fftinReg.q_1023__N_1046[717] ), .DI0(\fftinReg.q_1023__N_1046[716] ), 
    .D1(currState), .C1(\fftinReg.q[701] ), .A1(\fft_input1024[717] ), 
    .C0(currState), .B0(\fftinReg.q[700] ), .A0(\fft_input1024[716] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[716] ), 
    .Q1(\fftinReg.q[717] ), .F0(\fftinReg.q_1023__N_1046[716] ), 
    .F1(\fftinReg.q_1023__N_1046[717] ));
  fftinReg_SLICE_1840 \fftinReg.SLICE_1840 ( 
    .DI1(\fftinReg.q_1023__N_1046[719] ), .DI0(\fftinReg.q_1023__N_1046[718] ), 
    .D1(currState), .B1(\fftinReg.q[703] ), .A1(\fft_input1024[719] ), 
    .C0(\fft_input1024[718] ), .B0(\fftinReg.q[702] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[718] ), 
    .Q1(\fftinReg.q[719] ), .F0(\fftinReg.q_1023__N_1046[718] ), 
    .F1(\fftinReg.q_1023__N_1046[719] ));
  fftinReg_SLICE_1842 \fftinReg.SLICE_1842 ( 
    .DI1(\fftinReg.q_1023__N_1046[721] ), .DI0(\fftinReg.q_1023__N_1046[720] ), 
    .D1(\fft_input1024[721] ), .C1(currState), .A1(\fftinReg.q[705] ), 
    .D0(\fftinReg.q[704] ), .B0(currState), .A0(\fft_input1024[720] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[720] ), 
    .Q1(\fftinReg.q[721] ), .F0(\fftinReg.q_1023__N_1046[720] ), 
    .F1(\fftinReg.q_1023__N_1046[721] ));
  fftinReg_SLICE_1844 \fftinReg.SLICE_1844 ( 
    .DI1(\fftinReg.q_1023__N_1046[723] ), .DI0(\fftinReg.q_1023__N_1046[722] ), 
    .C1(\fftinReg.q[707] ), .B1(currState), .A1(\fft_input1024[723] ), 
    .C0(\fft_input1024[722] ), .B0(\fftinReg.q[706] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[722] ), 
    .Q1(\fftinReg.q[723] ), .F0(\fftinReg.q_1023__N_1046[722] ), 
    .F1(\fftinReg.q_1023__N_1046[723] ));
  fftinReg_SLICE_1846 \fftinReg.SLICE_1846 ( 
    .DI1(\fftinReg.q_1023__N_1046[725] ), .DI0(\fftinReg.q_1023__N_1046[724] ), 
    .D1(currState), .B1(\fftinReg.q[709] ), .A1(\fft_input1024[725] ), 
    .C0(currState), .B0(\fftinReg.q[708] ), .A0(\fft_input1024[724] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[724] ), 
    .Q1(\fftinReg.q[725] ), .F0(\fftinReg.q_1023__N_1046[724] ), 
    .F1(\fftinReg.q_1023__N_1046[725] ));
  fftinReg_SLICE_1848 \fftinReg.SLICE_1848 ( 
    .DI1(\fftinReg.q_1023__N_1046[727] ), .DI0(\fftinReg.q_1023__N_1046[726] ), 
    .D1(\fftinReg.q[711] ), .C1(\fft_input1024[727] ), .B1(currState), 
    .D0(\fftinReg.q[710] ), .C0(\fft_input1024[726] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[726] ), 
    .Q1(\fftinReg.q[727] ), .F0(\fftinReg.q_1023__N_1046[726] ), 
    .F1(\fftinReg.q_1023__N_1046[727] ));
  fftinReg_SLICE_1850 \fftinReg.SLICE_1850 ( 
    .DI1(\fftinReg.q_1023__N_1046[729] ), .DI0(\fftinReg.q_1023__N_1046[728] ), 
    .D1(currState), .C1(\fftinReg.q[713] ), .A1(\fft_input1024[729] ), 
    .C0(\fft_input1024[728] ), .B0(currState), .A0(\fftinReg.q[712] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[728] ), 
    .Q1(\fftinReg.q[729] ), .F0(\fftinReg.q_1023__N_1046[728] ), 
    .F1(\fftinReg.q_1023__N_1046[729] ));
  fftinReg_SLICE_1852 \fftinReg.SLICE_1852 ( 
    .DI1(\fftinReg.q_1023__N_1046[731] ), .DI0(\fftinReg.q_1023__N_1046[730] ), 
    .D1(\fft_input1024[731] ), .C1(\fftinReg.q[715] ), .B1(currState), 
    .C0(\fft_input1024[730] ), .B0(\fftinReg.q[714] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[730] ), 
    .Q1(\fftinReg.q[731] ), .F0(\fftinReg.q_1023__N_1046[730] ), 
    .F1(\fftinReg.q_1023__N_1046[731] ));
  fftinReg_SLICE_1854 \fftinReg.SLICE_1854 ( 
    .DI1(\fftinReg.q_1023__N_1046[733] ), .DI0(\fftinReg.q_1023__N_1046[732] ), 
    .C1(\fft_input1024[733] ), .B1(\fftinReg.q[717] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[732] ), .A0(\fftinReg.q[716] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[732] ), 
    .Q1(\fftinReg.q[733] ), .F0(\fftinReg.q_1023__N_1046[732] ), 
    .F1(\fftinReg.q_1023__N_1046[733] ));
  fftinReg_SLICE_1856 \fftinReg.SLICE_1856 ( 
    .DI1(\fftinReg.q_1023__N_1046[735] ), .DI0(\fftinReg.q_1023__N_1046[734] ), 
    .D1(\fftinReg.q[719] ), .C1(\fft_input1024[735] ), .B1(currState), 
    .D0(\fftinReg.q[718] ), .C0(currState), .B0(\fft_input1024[734] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[734] ), 
    .Q1(\fftinReg.q[735] ), .F0(\fftinReg.q_1023__N_1046[734] ), 
    .F1(\fftinReg.q_1023__N_1046[735] ));
  fftinReg_SLICE_1858 \fftinReg.SLICE_1858 ( 
    .DI1(\fftinReg.q_1023__N_1046[737] ), .DI0(\fftinReg.q_1023__N_1046[736] ), 
    .D1(\fft_input1024[737] ), .B1(\fftinReg.q[721] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[720] ), .A0(\fft_input1024[736] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[736] ), 
    .Q1(\fftinReg.q[737] ), .F0(\fftinReg.q_1023__N_1046[736] ), 
    .F1(\fftinReg.q_1023__N_1046[737] ));
  fftinReg_SLICE_1860 \fftinReg.SLICE_1860 ( 
    .DI1(\fftinReg.q_1023__N_1046[739] ), .DI0(\fftinReg.q_1023__N_1046[738] ), 
    .D1(\fftinReg.q[723] ), .B1(currState), .A1(\fft_input1024[739] ), 
    .D0(\fftinReg.q[722] ), .B0(\fft_input1024[738] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[738] ), 
    .Q1(\fftinReg.q[739] ), .F0(\fftinReg.q_1023__N_1046[738] ), 
    .F1(\fftinReg.q_1023__N_1046[739] ));
  fftinReg_SLICE_1862 \fftinReg.SLICE_1862 ( 
    .DI1(\fftinReg.q_1023__N_1046[741] ), .DI0(\fftinReg.q_1023__N_1046[740] ), 
    .D1(\fftinReg.q[725] ), .C1(\fft_input1024[741] ), .B1(currState), 
    .D0(\fftinReg.q[724] ), .C0(currState), .A0(\fft_input1024[740] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[740] ), 
    .Q1(\fftinReg.q[741] ), .F0(\fftinReg.q_1023__N_1046[740] ), 
    .F1(\fftinReg.q_1023__N_1046[741] ));
  fftinReg_SLICE_1864 \fftinReg.SLICE_1864 ( 
    .DI1(\fftinReg.q_1023__N_1046[743] ), .DI0(\fftinReg.q_1023__N_1046[742] ), 
    .D1(currState), .B1(\fftinReg.q[727] ), .A1(\fft_input1024[743] ), 
    .C0(\fft_input1024[742] ), .B0(\fftinReg.q[726] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[742] ), 
    .Q1(\fftinReg.q[743] ), .F0(\fftinReg.q_1023__N_1046[742] ), 
    .F1(\fftinReg.q_1023__N_1046[743] ));
  fftinReg_SLICE_1866 \fftinReg.SLICE_1866 ( 
    .DI1(\fftinReg.q_1023__N_1046[745] ), .DI0(\fftinReg.q_1023__N_1046[744] ), 
    .D1(\fftinReg.q[729] ), .C1(currState), .A1(\fft_input1024[745] ), 
    .D0(\fft_input1024[744] ), .B0(\fftinReg.q[728] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[744] ), 
    .Q1(\fftinReg.q[745] ), .F0(\fftinReg.q_1023__N_1046[744] ), 
    .F1(\fftinReg.q_1023__N_1046[745] ));
  fftinReg_SLICE_1868 \fftinReg.SLICE_1868 ( 
    .DI1(\fftinReg.q_1023__N_1046[747] ), .DI0(\fftinReg.q_1023__N_1046[746] ), 
    .D1(\fft_input1024[747] ), .C1(\fftinReg.q[731] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[730] ), .A0(\fft_input1024[746] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[746] ), 
    .Q1(\fftinReg.q[747] ), .F0(\fftinReg.q_1023__N_1046[746] ), 
    .F1(\fftinReg.q_1023__N_1046[747] ));
  fftinReg_SLICE_1870 \fftinReg.SLICE_1870 ( 
    .DI1(\fftinReg.q_1023__N_1046[749] ), .DI0(\fftinReg.q_1023__N_1046[748] ), 
    .D1(currState), .C1(\fft_input1024[749] ), .B1(\fftinReg.q[733] ), 
    .C0(currState), .B0(\fftinReg.q[732] ), .A0(\fft_input1024[748] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[748] ), 
    .Q1(\fftinReg.q[749] ), .F0(\fftinReg.q_1023__N_1046[748] ), 
    .F1(\fftinReg.q_1023__N_1046[749] ));
  fftinReg_SLICE_1872 \fftinReg.SLICE_1872 ( 
    .DI1(\fftinReg.q_1023__N_1046[751] ), .DI0(\fftinReg.q_1023__N_1046[750] ), 
    .C1(\fft_input1024[751] ), .B1(\fftinReg.q[735] ), .A1(currState), 
    .D0(\fft_input1024[750] ), .B0(currState), .A0(\fftinReg.q[734] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[750] ), 
    .Q1(\fftinReg.q[751] ), .F0(\fftinReg.q_1023__N_1046[750] ), 
    .F1(\fftinReg.q_1023__N_1046[751] ));
  fftinReg_SLICE_1874 \fftinReg.SLICE_1874 ( 
    .DI1(\fftinReg.q_1023__N_1046[753] ), .DI0(\fftinReg.q_1023__N_1046[752] ), 
    .D1(\fftinReg.q[737] ), .B1(\fft_input1024[753] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[752] ), .B0(\fftinReg.q[736] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[752] ), 
    .Q1(\fftinReg.q[753] ), .F0(\fftinReg.q_1023__N_1046[752] ), 
    .F1(\fftinReg.q_1023__N_1046[753] ));
  fftinReg_SLICE_1876 \fftinReg.SLICE_1876 ( 
    .DI1(\fftinReg.q_1023__N_1046[755] ), .DI0(\fftinReg.q_1023__N_1046[754] ), 
    .D1(currState), .C1(\fft_input1024[755] ), .B1(\fftinReg.q[739] ), 
    .D0(\fft_input1024[754] ), .C0(\fftinReg.q[738] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[754] ), 
    .Q1(\fftinReg.q[755] ), .F0(\fftinReg.q_1023__N_1046[754] ), 
    .F1(\fftinReg.q_1023__N_1046[755] ));
  fftinReg_SLICE_1878 \fftinReg.SLICE_1878 ( 
    .DI1(\fftinReg.q_1023__N_1046[757] ), .DI0(\fftinReg.q_1023__N_1046[756] ), 
    .C1(\fftinReg.q[741] ), .B1(currState), .A1(\fft_input1024[757] ), 
    .D0(currState), .C0(\fftinReg.q[740] ), .B0(\fft_input1024[756] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[756] ), 
    .Q1(\fftinReg.q[757] ), .F0(\fftinReg.q_1023__N_1046[756] ), 
    .F1(\fftinReg.q_1023__N_1046[757] ));
  fftinReg_SLICE_1880 \fftinReg.SLICE_1880 ( 
    .DI1(\fftinReg.q_1023__N_1046[759] ), .DI0(\fftinReg.q_1023__N_1046[758] ), 
    .C1(\fft_input1024[759] ), .B1(\fftinReg.q[743] ), .A1(currState), 
    .C0(\fftinReg.q[742] ), .B0(currState), .A0(\fft_input1024[758] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[758] ), 
    .Q1(\fftinReg.q[759] ), .F0(\fftinReg.q_1023__N_1046[758] ), 
    .F1(\fftinReg.q_1023__N_1046[759] ));
  fftinReg_SLICE_1882 \fftinReg.SLICE_1882 ( 
    .DI1(\fftinReg.q_1023__N_1046[761] ), .DI0(\fftinReg.q_1023__N_1046[760] ), 
    .D1(\fft_input1024[761] ), .B1(currState), .A1(\fftinReg.q[745] ), 
    .C0(currState), .B0(\fftinReg.q[744] ), .A0(\fft_input1024[760] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[760] ), 
    .Q1(\fftinReg.q[761] ), .F0(\fftinReg.q_1023__N_1046[760] ), 
    .F1(\fftinReg.q_1023__N_1046[761] ));
  fftinReg_SLICE_1884 \fftinReg.SLICE_1884 ( 
    .DI1(\fftinReg.q_1023__N_1046[763] ), .DI0(\fftinReg.q_1023__N_1046[762] ), 
    .D1(\fftinReg.q[747] ), .C1(\fft_input1024[763] ), .B1(currState), 
    .D0(\fftinReg.q[746] ), .B0(\fft_input1024[762] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[762] ), 
    .Q1(\fftinReg.q[763] ), .F0(\fftinReg.q_1023__N_1046[762] ), 
    .F1(\fftinReg.q_1023__N_1046[763] ));
  fftinReg_SLICE_1886 \fftinReg.SLICE_1886 ( 
    .DI1(\fftinReg.q_1023__N_1046[765] ), .DI0(\fftinReg.q_1023__N_1046[764] ), 
    .D1(currState), .C1(\fftinReg.q[749] ), .B1(\fft_input1024[765] ), 
    .D0(\fftinReg.q[748] ), .C0(currState), .A0(\fft_input1024[764] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[764] ), 
    .Q1(\fftinReg.q[765] ), .F0(\fftinReg.q_1023__N_1046[764] ), 
    .F1(\fftinReg.q_1023__N_1046[765] ));
  fftinReg_SLICE_1888 \fftinReg.SLICE_1888 ( 
    .DI1(\fftinReg.q_1023__N_1046[767] ), .DI0(\fftinReg.q_1023__N_1046[766] ), 
    .D1(\fftinReg.q[751] ), .C1(currState), .A1(\fft_input1024[767] ), 
    .D0(\fft_input1024[766] ), .C0(currState), .B0(\fftinReg.q[750] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[766] ), 
    .Q1(\fftinReg.q[767] ), .F0(\fftinReg.q_1023__N_1046[766] ), 
    .F1(\fftinReg.q_1023__N_1046[767] ));
  fftinReg_SLICE_1890 \fftinReg.SLICE_1890 ( 
    .DI1(\fftinReg.q_1023__N_1046[769] ), .DI0(\fftinReg.q_1023__N_1046[768] ), 
    .D1(\fft_input1024[769] ), .C1(\fftinReg.q[753] ), .B1(currState), 
    .D0(\fft_input1024[768] ), .C0(\fftinReg.q[752] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[768] ), 
    .Q1(\fftinReg.q[769] ), .F0(\fftinReg.q_1023__N_1046[768] ), 
    .F1(\fftinReg.q_1023__N_1046[769] ));
  fftinReg_SLICE_1892 \fftinReg.SLICE_1892 ( 
    .DI1(\fftinReg.q_1023__N_1046[771] ), .DI0(\fftinReg.q_1023__N_1046[770] ), 
    .D1(currState), .C1(\fft_input1024[771] ), .B1(\fftinReg.q[755] ), 
    .D0(\fftinReg.q[754] ), .B0(\fft_input1024[770] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[770] ), 
    .Q1(\fftinReg.q[771] ), .F0(\fftinReg.q_1023__N_1046[770] ), 
    .F1(\fftinReg.q_1023__N_1046[771] ));
  fftinReg_SLICE_1894 \fftinReg.SLICE_1894 ( 
    .DI1(\fftinReg.q_1023__N_1046[773] ), .DI0(\fftinReg.q_1023__N_1046[772] ), 
    .C1(currState), .B1(\fftinReg.q[757] ), .A1(\fft_input1024[773] ), 
    .D0(\fftinReg.q[756] ), .C0(\fft_input1024[772] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[772] ), 
    .Q1(\fftinReg.q[773] ), .F0(\fftinReg.q_1023__N_1046[772] ), 
    .F1(\fftinReg.q_1023__N_1046[773] ));
  fftinReg_SLICE_1896 \fftinReg.SLICE_1896 ( 
    .DI1(\fftinReg.q_1023__N_1046[775] ), .DI0(\fftinReg.q_1023__N_1046[774] ), 
    .C1(\fft_input1024[775] ), .B1(\fftinReg.q[759] ), .A1(currState), 
    .D0(\fftinReg.q[758] ), .C0(\fft_input1024[774] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[774] ), 
    .Q1(\fftinReg.q[775] ), .F0(\fftinReg.q_1023__N_1046[774] ), 
    .F1(\fftinReg.q_1023__N_1046[775] ));
  fftinReg_SLICE_1898 \fftinReg.SLICE_1898 ( 
    .DI1(\fftinReg.q_1023__N_1046[777] ), .DI0(\fftinReg.q_1023__N_1046[776] ), 
    .D1(\fftinReg.q[761] ), .C1(\fft_input1024[777] ), .B1(currState), 
    .D0(\fftinReg.q[760] ), .C0(currState), .A0(\fft_input1024[776] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[776] ), 
    .Q1(\fftinReg.q[777] ), .F0(\fftinReg.q_1023__N_1046[776] ), 
    .F1(\fftinReg.q_1023__N_1046[777] ));
  fftinReg_SLICE_1900 \fftinReg.SLICE_1900 ( 
    .DI1(\fftinReg.q_1023__N_1046[779] ), .DI0(\fftinReg.q_1023__N_1046[778] ), 
    .D1(\fftinReg.q[763] ), .C1(\fft_input1024[779] ), .B1(currState), 
    .D0(\fft_input1024[778] ), .B0(\fftinReg.q[762] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[778] ), 
    .Q1(\fftinReg.q[779] ), .F0(\fftinReg.q_1023__N_1046[778] ), 
    .F1(\fftinReg.q_1023__N_1046[779] ));
  fftinReg_SLICE_1902 \fftinReg.SLICE_1902 ( 
    .DI1(\fftinReg.q_1023__N_1046[781] ), .DI0(\fftinReg.q_1023__N_1046[780] ), 
    .C1(\fftinReg.q[765] ), .B1(\fft_input1024[781] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[764] ), .A0(\fft_input1024[780] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[780] ), 
    .Q1(\fftinReg.q[781] ), .F0(\fftinReg.q_1023__N_1046[780] ), 
    .F1(\fftinReg.q_1023__N_1046[781] ));
  fftinReg_SLICE_1904 \fftinReg.SLICE_1904 ( 
    .DI1(\fftinReg.q_1023__N_1046[783] ), .DI0(\fftinReg.q_1023__N_1046[782] ), 
    .C1(currState), .B1(\fftinReg.q[767] ), .A1(\fft_input1024[783] ), 
    .D0(\fftinReg.q[766] ), .C0(currState), .B0(\fft_input1024[782] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[782] ), 
    .Q1(\fftinReg.q[783] ), .F0(\fftinReg.q_1023__N_1046[782] ), 
    .F1(\fftinReg.q_1023__N_1046[783] ));
  fftinReg_SLICE_1906 \fftinReg.SLICE_1906 ( 
    .DI1(\fftinReg.q_1023__N_1046[785] ), .DI0(\fftinReg.q_1023__N_1046[784] ), 
    .D1(\fftinReg.q[769] ), .C1(\fft_input1024[785] ), .B1(currState), 
    .D0(\fft_input1024[784] ), .C0(currState), .B0(\fftinReg.q[768] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[784] ), 
    .Q1(\fftinReg.q[785] ), .F0(\fftinReg.q_1023__N_1046[784] ), 
    .F1(\fftinReg.q_1023__N_1046[785] ));
  fftinReg_SLICE_1908 \fftinReg.SLICE_1908 ( 
    .DI1(\fftinReg.q_1023__N_1046[787] ), .DI0(\fftinReg.q_1023__N_1046[786] ), 
    .D1(\fftinReg.q[771] ), .C1(\fft_input1024[787] ), .B1(currState), 
    .D0(\fftinReg.q[770] ), .B0(\fft_input1024[786] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[786] ), 
    .Q1(\fftinReg.q[787] ), .F0(\fftinReg.q_1023__N_1046[786] ), 
    .F1(\fftinReg.q_1023__N_1046[787] ));
  fftinReg_SLICE_1910 \fftinReg.SLICE_1910 ( 
    .DI1(\fftinReg.q_1023__N_1046[789] ), .DI0(\fftinReg.q_1023__N_1046[788] ), 
    .D1(currState), .C1(\fft_input1024[789] ), .B1(\fftinReg.q[773] ), 
    .C0(currState), .B0(\fft_input1024[788] ), .A0(\fftinReg.q[772] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[788] ), 
    .Q1(\fftinReg.q[789] ), .F0(\fftinReg.q_1023__N_1046[788] ), 
    .F1(\fftinReg.q_1023__N_1046[789] ));
  fftinReg_SLICE_1912 \fftinReg.SLICE_1912 ( 
    .DI1(\fftinReg.q_1023__N_1046[791] ), .DI0(\fftinReg.q_1023__N_1046[790] ), 
    .C1(currState), .B1(\fftinReg.q[775] ), .A1(\fft_input1024[791] ), 
    .D0(\fftinReg.q[774] ), .C0(currState), .B0(\fft_input1024[790] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[790] ), 
    .Q1(\fftinReg.q[791] ), .F0(\fftinReg.q_1023__N_1046[790] ), 
    .F1(\fftinReg.q_1023__N_1046[791] ));
  fftinReg_SLICE_1914 \fftinReg.SLICE_1914 ( 
    .DI1(\fftinReg.q_1023__N_1046[793] ), .DI0(\fftinReg.q_1023__N_1046[792] ), 
    .D1(\fftinReg.q[777] ), .B1(currState), .A1(\fft_input1024[793] ), 
    .D0(\fft_input1024[792] ), .B0(\fftinReg.q[776] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[792] ), 
    .Q1(\fftinReg.q[793] ), .F0(\fftinReg.q_1023__N_1046[792] ), 
    .F1(\fftinReg.q_1023__N_1046[793] ));
  fftinReg_SLICE_1916 \fftinReg.SLICE_1916 ( 
    .DI1(\fftinReg.q_1023__N_1046[795] ), .DI0(\fftinReg.q_1023__N_1046[794] ), 
    .D1(\fft_input1024[795] ), .C1(\fftinReg.q[779] ), .B1(currState), 
    .D0(\fftinReg.q[778] ), .C0(currState), .A0(\fft_input1024[794] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[794] ), 
    .Q1(\fftinReg.q[795] ), .F0(\fftinReg.q_1023__N_1046[794] ), 
    .F1(\fftinReg.q_1023__N_1046[795] ));
  fftinReg_SLICE_1918 \fftinReg.SLICE_1918 ( 
    .DI1(\fftinReg.q_1023__N_1046[797] ), .DI0(\fftinReg.q_1023__N_1046[796] ), 
    .C1(\fft_input1024[797] ), .B1(\fftinReg.q[781] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[780] ), .A0(\fft_input1024[796] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[796] ), 
    .Q1(\fftinReg.q[797] ), .F0(\fftinReg.q_1023__N_1046[796] ), 
    .F1(\fftinReg.q_1023__N_1046[797] ));
  fftinReg_SLICE_1920 \fftinReg.SLICE_1920 ( 
    .DI1(\fftinReg.q_1023__N_1046[799] ), .DI0(\fftinReg.q_1023__N_1046[798] ), 
    .D1(\fftinReg.q[783] ), .C1(currState), .B1(\fft_input1024[799] ), 
    .D0(currState), .B0(\fft_input1024[798] ), .A0(\fftinReg.q[782] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[798] ), 
    .Q1(\fftinReg.q[799] ), .F0(\fftinReg.q_1023__N_1046[798] ), 
    .F1(\fftinReg.q_1023__N_1046[799] ));
  fftinReg_SLICE_1922 \fftinReg.SLICE_1922 ( 
    .DI1(\fftinReg.q_1023__N_1046[801] ), .DI0(\fftinReg.q_1023__N_1046[800] ), 
    .D1(currState), .C1(\fft_input1024[801] ), .B1(\fftinReg.q[785] ), 
    .D0(\fftinReg.q[784] ), .C0(\fft_input1024[800] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[800] ), 
    .Q1(\fftinReg.q[801] ), .F0(\fftinReg.q_1023__N_1046[800] ), 
    .F1(\fftinReg.q_1023__N_1046[801] ));
  fftinReg_SLICE_1924 \fftinReg.SLICE_1924 ( 
    .DI1(\fftinReg.q_1023__N_1046[803] ), .DI0(\fftinReg.q_1023__N_1046[802] ), 
    .D1(currState), .B1(\fftinReg.q[787] ), .A1(\fft_input1024[803] ), 
    .D0(\fft_input1024[802] ), .C0(currState), .B0(\fftinReg.q[786] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[802] ), 
    .Q1(\fftinReg.q[803] ), .F0(\fftinReg.q_1023__N_1046[802] ), 
    .F1(\fftinReg.q_1023__N_1046[803] ));
  fftinReg_SLICE_1926 \fftinReg.SLICE_1926 ( 
    .DI1(\fftinReg.q_1023__N_1046[805] ), .DI0(\fftinReg.q_1023__N_1046[804] ), 
    .D1(currState), .B1(\fft_input1024[805] ), .A1(\fftinReg.q[789] ), 
    .C0(currState), .B0(\fftinReg.q[788] ), .A0(\fft_input1024[804] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[804] ), 
    .Q1(\fftinReg.q[805] ), .F0(\fftinReg.q_1023__N_1046[804] ), 
    .F1(\fftinReg.q_1023__N_1046[805] ));
  fftinReg_SLICE_1928 \fftinReg.SLICE_1928 ( 
    .DI1(\fftinReg.q_1023__N_1046[807] ), .DI0(\fftinReg.q_1023__N_1046[806] ), 
    .D1(\fftinReg.q[791] ), .C1(currState), .A1(\fft_input1024[807] ), 
    .D0(\fft_input1024[806] ), .B0(currState), .A0(\fftinReg.q[790] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[806] ), 
    .Q1(\fftinReg.q[807] ), .F0(\fftinReg.q_1023__N_1046[806] ), 
    .F1(\fftinReg.q_1023__N_1046[807] ));
  fftinReg_SLICE_1930 \fftinReg.SLICE_1930 ( 
    .DI1(\fftinReg.q_1023__N_1046[809] ), .DI0(\fftinReg.q_1023__N_1046[808] ), 
    .D1(\fft_input1024[809] ), .C1(currState), .A1(\fftinReg.q[793] ), 
    .D0(\fft_input1024[808] ), .C0(\fftinReg.q[792] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[808] ), 
    .Q1(\fftinReg.q[809] ), .F0(\fftinReg.q_1023__N_1046[808] ), 
    .F1(\fftinReg.q_1023__N_1046[809] ));
  fftinReg_SLICE_1932 \fftinReg.SLICE_1932 ( 
    .DI1(\fftinReg.q_1023__N_1046[811] ), .DI0(\fftinReg.q_1023__N_1046[810] ), 
    .D1(\fftinReg.q[795] ), .B1(\fft_input1024[811] ), .A1(currState), 
    .C0(currState), .B0(\fftinReg.q[794] ), .A0(\fft_input1024[810] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[810] ), 
    .Q1(\fftinReg.q[811] ), .F0(\fftinReg.q_1023__N_1046[810] ), 
    .F1(\fftinReg.q_1023__N_1046[811] ));
  fftinReg_SLICE_1934 \fftinReg.SLICE_1934 ( 
    .DI1(\fftinReg.q_1023__N_1046[813] ), .DI0(\fftinReg.q_1023__N_1046[812] ), 
    .D1(\fftinReg.q[797] ), .C1(currState), .B1(\fft_input1024[813] ), 
    .D0(currState), .C0(\fft_input1024[812] ), .B0(\fftinReg.q[796] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[812] ), 
    .Q1(\fftinReg.q[813] ), .F0(\fftinReg.q_1023__N_1046[812] ), 
    .F1(\fftinReg.q_1023__N_1046[813] ));
  fftinReg_SLICE_1936 \fftinReg.SLICE_1936 ( 
    .DI1(\fftinReg.q_1023__N_1046[815] ), .DI0(\fftinReg.q_1023__N_1046[814] ), 
    .D1(\fft_input1024[815] ), .B1(\fftinReg.q[799] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[814] ), .B0(\fftinReg.q[798] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[814] ), 
    .Q1(\fftinReg.q[815] ), .F0(\fftinReg.q_1023__N_1046[814] ), 
    .F1(\fftinReg.q_1023__N_1046[815] ));
  fftinReg_SLICE_1938 \fftinReg.SLICE_1938 ( 
    .DI1(\fftinReg.q_1023__N_1046[817] ), .DI0(\fftinReg.q_1023__N_1046[816] ), 
    .D1(currState), .B1(\fftinReg.q[801] ), .A1(\fft_input1024[817] ), 
    .C0(currState), .B0(\fft_input1024[816] ), .A0(\fftinReg.q[800] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[816] ), 
    .Q1(\fftinReg.q[817] ), .F0(\fftinReg.q_1023__N_1046[816] ), 
    .F1(\fftinReg.q_1023__N_1046[817] ));
  fftinReg_SLICE_1940 \fftinReg.SLICE_1940 ( 
    .DI1(\fftinReg.q_1023__N_1046[819] ), .DI0(\fftinReg.q_1023__N_1046[818] ), 
    .D1(currState), .C1(\fft_input1024[819] ), .B1(\fftinReg.q[803] ), 
    .D0(\fft_input1024[818] ), .C0(\fftinReg.q[802] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[818] ), 
    .Q1(\fftinReg.q[819] ), .F0(\fftinReg.q_1023__N_1046[818] ), 
    .F1(\fftinReg.q_1023__N_1046[819] ));
  fftinReg_SLICE_1942 \fftinReg.SLICE_1942 ( 
    .DI1(\fftinReg.q_1023__N_1046[821] ), .DI0(\fftinReg.q_1023__N_1046[820] ), 
    .D1(\fftinReg.q[805] ), .B1(\fft_input1024[821] ), .A1(currState), 
    .D0(\fftinReg.q[804] ), .B0(currState), .A0(\fft_input1024[820] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[820] ), 
    .Q1(\fftinReg.q[821] ), .F0(\fftinReg.q_1023__N_1046[820] ), 
    .F1(\fftinReg.q_1023__N_1046[821] ));
  fftinReg_SLICE_1944 \fftinReg.SLICE_1944 ( 
    .DI1(\fftinReg.q_1023__N_1046[823] ), .DI0(\fftinReg.q_1023__N_1046[822] ), 
    .D1(\fft_input1024[823] ), .C1(currState), .B1(\fftinReg.q[807] ), 
    .D0(currState), .C0(\fftinReg.q[806] ), .B0(\fft_input1024[822] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[822] ), 
    .Q1(\fftinReg.q[823] ), .F0(\fftinReg.q_1023__N_1046[822] ), 
    .F1(\fftinReg.q_1023__N_1046[823] ));
  fftinReg_SLICE_1946 \fftinReg.SLICE_1946 ( 
    .DI1(\fftinReg.q_1023__N_1046[825] ), .DI0(\fftinReg.q_1023__N_1046[824] ), 
    .D1(\fftinReg.q[809] ), .B1(\fft_input1024[825] ), .A1(currState), 
    .D0(\fft_input1024[824] ), .C0(\fftinReg.q[808] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[824] ), 
    .Q1(\fftinReg.q[825] ), .F0(\fftinReg.q_1023__N_1046[824] ), 
    .F1(\fftinReg.q_1023__N_1046[825] ));
  fftinReg_SLICE_1948 \fftinReg.SLICE_1948 ( 
    .DI1(\fftinReg.q_1023__N_1046[827] ), .DI0(\fftinReg.q_1023__N_1046[826] ), 
    .D1(currState), .B1(\fftinReg.q[811] ), .A1(\fft_input1024[827] ), 
    .D0(\fftinReg.q[810] ), .B0(\fft_input1024[826] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[826] ), 
    .Q1(\fftinReg.q[827] ), .F0(\fftinReg.q_1023__N_1046[826] ), 
    .F1(\fftinReg.q_1023__N_1046[827] ));
  fftinReg_SLICE_1950 \fftinReg.SLICE_1950 ( 
    .DI1(\fftinReg.q_1023__N_1046[829] ), .DI0(\fftinReg.q_1023__N_1046[828] ), 
    .D1(\fftinReg.q[813] ), .B1(\fft_input1024[829] ), .A1(currState), 
    .D0(\fftinReg.q[812] ), .C0(\fft_input1024[828] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[828] ), 
    .Q1(\fftinReg.q[829] ), .F0(\fftinReg.q_1023__N_1046[828] ), 
    .F1(\fftinReg.q_1023__N_1046[829] ));
  fftinReg_SLICE_1952 \fftinReg.SLICE_1952 ( 
    .DI1(\fftinReg.q_1023__N_1046[831] ), .DI0(\fftinReg.q_1023__N_1046[830] ), 
    .D1(\fftinReg.q[815] ), .C1(currState), .B1(\fft_input1024[831] ), 
    .D0(\fftinReg.q[814] ), .B0(currState), .A0(\fft_input1024[830] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[830] ), 
    .Q1(\fftinReg.q[831] ), .F0(\fftinReg.q_1023__N_1046[830] ), 
    .F1(\fftinReg.q_1023__N_1046[831] ));
  fftinReg_SLICE_1954 \fftinReg.SLICE_1954 ( 
    .DI1(\fftinReg.q_1023__N_1046[833] ), .DI0(\fftinReg.q_1023__N_1046[832] ), 
    .C1(\fftinReg.q[817] ), .B1(currState), .A1(\fft_input1024[833] ), 
    .D0(currState), .B0(\fftinReg.q[816] ), .A0(\fft_input1024[832] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[832] ), 
    .Q1(\fftinReg.q[833] ), .F0(\fftinReg.q_1023__N_1046[832] ), 
    .F1(\fftinReg.q_1023__N_1046[833] ));
  fftinReg_SLICE_1956 \fftinReg.SLICE_1956 ( 
    .DI1(\fftinReg.q_1023__N_1046[835] ), .DI0(\fftinReg.q_1023__N_1046[834] ), 
    .D1(currState), .C1(\fft_input1024[835] ), .B1(\fftinReg.q[819] ), 
    .C0(currState), .B0(\fft_input1024[834] ), .A0(\fftinReg.q[818] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[834] ), 
    .Q1(\fftinReg.q[835] ), .F0(\fftinReg.q_1023__N_1046[834] ), 
    .F1(\fftinReg.q_1023__N_1046[835] ));
  fftinReg_SLICE_1958 \fftinReg.SLICE_1958 ( 
    .DI1(\fftinReg.q_1023__N_1046[837] ), .DI0(\fftinReg.q_1023__N_1046[836] ), 
    .C1(\fft_input1024[837] ), .B1(currState), .A1(\fftinReg.q[821] ), 
    .C0(currState), .B0(\fft_input1024[836] ), .A0(\fftinReg.q[820] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[836] ), 
    .Q1(\fftinReg.q[837] ), .F0(\fftinReg.q_1023__N_1046[836] ), 
    .F1(\fftinReg.q_1023__N_1046[837] ));
  fftinReg_SLICE_1960 \fftinReg.SLICE_1960 ( 
    .DI1(\fftinReg.q_1023__N_1046[839] ), .DI0(\fftinReg.q_1023__N_1046[838] ), 
    .D1(\fft_input1024[839] ), .C1(\fftinReg.q[823] ), .A1(currState), 
    .C0(currState), .B0(\fftinReg.q[822] ), .A0(\fft_input1024[838] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[838] ), 
    .Q1(\fftinReg.q[839] ), .F0(\fftinReg.q_1023__N_1046[838] ), 
    .F1(\fftinReg.q_1023__N_1046[839] ));
  fftinReg_SLICE_1962 \fftinReg.SLICE_1962 ( 
    .DI1(\fftinReg.q_1023__N_1046[841] ), .DI0(\fftinReg.q_1023__N_1046[840] ), 
    .D1(\fftinReg.q[825] ), .C1(\fft_input1024[841] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[824] ), .B0(\fft_input1024[840] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[840] ), 
    .Q1(\fftinReg.q[841] ), .F0(\fftinReg.q_1023__N_1046[840] ), 
    .F1(\fftinReg.q_1023__N_1046[841] ));
  fftinReg_SLICE_1964 \fftinReg.SLICE_1964 ( 
    .DI1(\fftinReg.q_1023__N_1046[843] ), .DI0(\fftinReg.q_1023__N_1046[842] ), 
    .D1(\fftinReg.q[827] ), .B1(currState), .A1(\fft_input1024[843] ), 
    .C0(currState), .B0(\fftinReg.q[826] ), .A0(\fft_input1024[842] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[842] ), 
    .Q1(\fftinReg.q[843] ), .F0(\fftinReg.q_1023__N_1046[842] ), 
    .F1(\fftinReg.q_1023__N_1046[843] ));
  fftinReg_SLICE_1966 \fftinReg.SLICE_1966 ( 
    .DI1(\fftinReg.q_1023__N_1046[845] ), .DI0(\fftinReg.q_1023__N_1046[844] ), 
    .C1(currState), .B1(\fftinReg.q[829] ), .A1(\fft_input1024[845] ), 
    .C0(\fft_input1024[844] ), .B0(currState), .A0(\fftinReg.q[828] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[844] ), 
    .Q1(\fftinReg.q[845] ), .F0(\fftinReg.q_1023__N_1046[844] ), 
    .F1(\fftinReg.q_1023__N_1046[845] ));
  fftinReg_SLICE_1968 \fftinReg.SLICE_1968 ( 
    .DI1(\fftinReg.q_1023__N_1046[847] ), .DI0(\fftinReg.q_1023__N_1046[846] ), 
    .D1(\fft_input1024[847] ), .B1(\fftinReg.q[831] ), .A1(currState), 
    .D0(\fft_input1024[846] ), .B0(currState), .A0(\fftinReg.q[830] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[846] ), 
    .Q1(\fftinReg.q[847] ), .F0(\fftinReg.q_1023__N_1046[846] ), 
    .F1(\fftinReg.q_1023__N_1046[847] ));
  fftinReg_SLICE_1970 \fftinReg.SLICE_1970 ( 
    .DI1(\fftinReg.q_1023__N_1046[849] ), .DI0(\fftinReg.q_1023__N_1046[848] ), 
    .C1(\fftinReg.q[833] ), .B1(currState), .A1(\fft_input1024[849] ), 
    .C0(\fft_input1024[848] ), .B0(\fftinReg.q[832] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[848] ), 
    .Q1(\fftinReg.q[849] ), .F0(\fftinReg.q_1023__N_1046[848] ), 
    .F1(\fftinReg.q_1023__N_1046[849] ));
  fftinReg_SLICE_1972 \fftinReg.SLICE_1972 ( 
    .DI1(\fftinReg.q_1023__N_1046[851] ), .DI0(\fftinReg.q_1023__N_1046[850] ), 
    .D1(\fftinReg.q[835] ), .C1(currState), .B1(\fft_input1024[851] ), 
    .C0(currState), .B0(\fftinReg.q[834] ), .A0(\fft_input1024[850] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[850] ), 
    .Q1(\fftinReg.q[851] ), .F0(\fftinReg.q_1023__N_1046[850] ), 
    .F1(\fftinReg.q_1023__N_1046[851] ));
  fftinReg_SLICE_1974 \fftinReg.SLICE_1974 ( 
    .DI1(\fftinReg.q_1023__N_1046[853] ), .DI0(\fftinReg.q_1023__N_1046[852] ), 
    .D1(\fftinReg.q[837] ), .C1(\fft_input1024[853] ), .B1(currState), 
    .D0(\fftinReg.q[836] ), .C0(\fft_input1024[852] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[852] ), 
    .Q1(\fftinReg.q[853] ), .F0(\fftinReg.q_1023__N_1046[852] ), 
    .F1(\fftinReg.q_1023__N_1046[853] ));
  fftinReg_SLICE_1976 \fftinReg.SLICE_1976 ( 
    .DI1(\fftinReg.q_1023__N_1046[855] ), .DI0(\fftinReg.q_1023__N_1046[854] ), 
    .D1(\fftinReg.q[839] ), .C1(currState), .B1(\fft_input1024[855] ), 
    .C0(\fft_input1024[854] ), .B0(\fftinReg.q[838] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[854] ), 
    .Q1(\fftinReg.q[855] ), .F0(\fftinReg.q_1023__N_1046[854] ), 
    .F1(\fftinReg.q_1023__N_1046[855] ));
  fftinReg_SLICE_1978 \fftinReg.SLICE_1978 ( 
    .DI1(\fftinReg.q_1023__N_1046[857] ), .DI0(\fftinReg.q_1023__N_1046[856] ), 
    .D1(currState), .C1(\fftinReg.q[841] ), .B1(\fft_input1024[857] ), 
    .D0(\fftinReg.q[840] ), .C0(currState), .A0(\fft_input1024[856] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[856] ), 
    .Q1(\fftinReg.q[857] ), .F0(\fftinReg.q_1023__N_1046[856] ), 
    .F1(\fftinReg.q_1023__N_1046[857] ));
  fftinReg_SLICE_1980 \fftinReg.SLICE_1980 ( 
    .DI1(\fftinReg.q_1023__N_1046[859] ), .DI0(\fftinReg.q_1023__N_1046[858] ), 
    .D1(currState), .C1(\fftinReg.q[843] ), .A1(\fft_input1024[859] ), 
    .D0(\fftinReg.q[842] ), .B0(\fft_input1024[858] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[858] ), 
    .Q1(\fftinReg.q[859] ), .F0(\fftinReg.q_1023__N_1046[858] ), 
    .F1(\fftinReg.q_1023__N_1046[859] ));
  fftinReg_SLICE_1982 \fftinReg.SLICE_1982 ( 
    .DI1(\fftinReg.q_1023__N_1046[861] ), .DI0(\fftinReg.q_1023__N_1046[860] ), 
    .D1(\fftinReg.q[845] ), .C1(currState), .A1(\fft_input1024[861] ), 
    .D0(\fftinReg.q[844] ), .C0(currState), .B0(\fft_input1024[860] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[860] ), 
    .Q1(\fftinReg.q[861] ), .F0(\fftinReg.q_1023__N_1046[860] ), 
    .F1(\fftinReg.q_1023__N_1046[861] ));
  fftinReg_SLICE_1984 \fftinReg.SLICE_1984 ( 
    .DI1(\fftinReg.q_1023__N_1046[863] ), .DI0(\fftinReg.q_1023__N_1046[862] ), 
    .D1(\fftinReg.q[847] ), .C1(\fft_input1024[863] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[846] ), .A0(\fft_input1024[862] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[862] ), 
    .Q1(\fftinReg.q[863] ), .F0(\fftinReg.q_1023__N_1046[862] ), 
    .F1(\fftinReg.q_1023__N_1046[863] ));
  fftinReg_SLICE_1986 \fftinReg.SLICE_1986 ( 
    .DI1(\fftinReg.q_1023__N_1046[865] ), .DI0(\fftinReg.q_1023__N_1046[864] ), 
    .D1(\fft_input1024[865] ), .C1(currState), .A1(\fftinReg.q[849] ), 
    .D0(\fftinReg.q[848] ), .B0(currState), .A0(\fft_input1024[864] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[864] ), 
    .Q1(\fftinReg.q[865] ), .F0(\fftinReg.q_1023__N_1046[864] ), 
    .F1(\fftinReg.q_1023__N_1046[865] ));
  fftinReg_SLICE_1988 \fftinReg.SLICE_1988 ( 
    .DI1(\fftinReg.q_1023__N_1046[867] ), .DI0(\fftinReg.q_1023__N_1046[866] ), 
    .D1(currState), .C1(\fft_input1024[867] ), .B1(\fftinReg.q[851] ), 
    .C0(\fft_input1024[866] ), .B0(\fftinReg.q[850] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[866] ), 
    .Q1(\fftinReg.q[867] ), .F0(\fftinReg.q_1023__N_1046[866] ), 
    .F1(\fftinReg.q_1023__N_1046[867] ));
  fftinReg_SLICE_1990 \fftinReg.SLICE_1990 ( 
    .DI1(\fftinReg.q_1023__N_1046[869] ), .DI0(\fftinReg.q_1023__N_1046[868] ), 
    .D1(\fft_input1024[869] ), .C1(currState), .A1(\fftinReg.q[853] ), 
    .D0(\fft_input1024[868] ), .B0(currState), .A0(\fftinReg.q[852] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[868] ), 
    .Q1(\fftinReg.q[869] ), .F0(\fftinReg.q_1023__N_1046[868] ), 
    .F1(\fftinReg.q_1023__N_1046[869] ));
  fftinReg_SLICE_1992 \fftinReg.SLICE_1992 ( 
    .DI1(\fftinReg.q_1023__N_1046[871] ), .DI0(\fftinReg.q_1023__N_1046[870] ), 
    .D1(currState), .B1(\fftinReg.q[855] ), .A1(\fft_input1024[871] ), 
    .D0(\fftinReg.q[854] ), .C0(currState), .A0(\fft_input1024[870] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[870] ), 
    .Q1(\fftinReg.q[871] ), .F0(\fftinReg.q_1023__N_1046[870] ), 
    .F1(\fftinReg.q_1023__N_1046[871] ));
  fftinReg_SLICE_1994 \fftinReg.SLICE_1994 ( 
    .DI1(\fftinReg.q_1023__N_1046[873] ), .DI0(\fftinReg.q_1023__N_1046[872] ), 
    .D1(\fftinReg.q[857] ), .B1(\fft_input1024[873] ), .A1(currState), 
    .D0(\fftinReg.q[856] ), .C0(\fft_input1024[872] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[872] ), 
    .Q1(\fftinReg.q[873] ), .F0(\fftinReg.q_1023__N_1046[872] ), 
    .F1(\fftinReg.q_1023__N_1046[873] ));
  fftinReg_SLICE_1996 \fftinReg.SLICE_1996 ( 
    .DI1(\fftinReg.q_1023__N_1046[875] ), .DI0(\fftinReg.q_1023__N_1046[874] ), 
    .D1(\fftinReg.q[859] ), .B1(currState), .A1(\fft_input1024[875] ), 
    .C0(currState), .B0(\fftinReg.q[858] ), .A0(\fft_input1024[874] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[874] ), 
    .Q1(\fftinReg.q[875] ), .F0(\fftinReg.q_1023__N_1046[874] ), 
    .F1(\fftinReg.q_1023__N_1046[875] ));
  fftinReg_SLICE_1998 \fftinReg.SLICE_1998 ( 
    .DI1(\fftinReg.q_1023__N_1046[877] ), .DI0(\fftinReg.q_1023__N_1046[876] ), 
    .D1(\fft_input1024[877] ), .B1(currState), .A1(\fftinReg.q[861] ), 
    .C0(currState), .B0(\fftinReg.q[860] ), .A0(\fft_input1024[876] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[876] ), 
    .Q1(\fftinReg.q[877] ), .F0(\fftinReg.q_1023__N_1046[876] ), 
    .F1(\fftinReg.q_1023__N_1046[877] ));
  fftinReg_SLICE_2000 \fftinReg.SLICE_2000 ( 
    .DI1(\fftinReg.q_1023__N_1046[879] ), .DI0(\fftinReg.q_1023__N_1046[878] ), 
    .C1(currState), .B1(\fftinReg.q[863] ), .A1(\fft_input1024[879] ), 
    .D0(\fftinReg.q[862] ), .C0(\fft_input1024[878] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[878] ), 
    .Q1(\fftinReg.q[879] ), .F0(\fftinReg.q_1023__N_1046[878] ), 
    .F1(\fftinReg.q_1023__N_1046[879] ));
  fftinReg_SLICE_2002 \fftinReg.SLICE_2002 ( 
    .DI1(\fftinReg.q_1023__N_1046[881] ), .DI0(\fftinReg.q_1023__N_1046[880] ), 
    .D1(\fftinReg.q[865] ), .C1(\fft_input1024[881] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[880] ), .A0(\fftinReg.q[864] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[880] ), 
    .Q1(\fftinReg.q[881] ), .F0(\fftinReg.q_1023__N_1046[880] ), 
    .F1(\fftinReg.q_1023__N_1046[881] ));
  fftinReg_SLICE_2004 \fftinReg.SLICE_2004 ( 
    .DI1(\fftinReg.q_1023__N_1046[883] ), .DI0(\fftinReg.q_1023__N_1046[882] ), 
    .D1(currState), .B1(\fftinReg.q[867] ), .A1(\fft_input1024[883] ), 
    .D0(\fft_input1024[882] ), .C0(\fftinReg.q[866] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[882] ), 
    .Q1(\fftinReg.q[883] ), .F0(\fftinReg.q_1023__N_1046[882] ), 
    .F1(\fftinReg.q_1023__N_1046[883] ));
  fftinReg_SLICE_2006 \fftinReg.SLICE_2006 ( 
    .DI1(\fftinReg.q_1023__N_1046[885] ), .DI0(\fftinReg.q_1023__N_1046[884] ), 
    .D1(\fftinReg.q[869] ), .C1(currState), .A1(\fft_input1024[885] ), 
    .D0(\fftinReg.q[868] ), .C0(\fft_input1024[884] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[884] ), 
    .Q1(\fftinReg.q[885] ), .F0(\fftinReg.q_1023__N_1046[884] ), 
    .F1(\fftinReg.q_1023__N_1046[885] ));
  fftinReg_SLICE_2008 \fftinReg.SLICE_2008 ( 
    .DI1(\fftinReg.q_1023__N_1046[887] ), .DI0(\fftinReg.q_1023__N_1046[886] ), 
    .D1(currState), .B1(\fftinReg.q[871] ), .A1(\fft_input1024[887] ), 
    .D0(\fftinReg.q[870] ), .C0(currState), .A0(\fft_input1024[886] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[886] ), 
    .Q1(\fftinReg.q[887] ), .F0(\fftinReg.q_1023__N_1046[886] ), 
    .F1(\fftinReg.q_1023__N_1046[887] ));
  fftinReg_SLICE_2010 \fftinReg.SLICE_2010 ( 
    .DI1(\fftinReg.q_1023__N_1046[889] ), .DI0(\fftinReg.q_1023__N_1046[888] ), 
    .C1(\fft_input1024[889] ), .B1(\fftinReg.q[873] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[888] ), .A0(\fftinReg.q[872] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[888] ), 
    .Q1(\fftinReg.q[889] ), .F0(\fftinReg.q_1023__N_1046[888] ), 
    .F1(\fftinReg.q_1023__N_1046[889] ));
  fftinReg_SLICE_2012 \fftinReg.SLICE_2012 ( 
    .DI1(\fftinReg.q_1023__N_1046[891] ), .DI0(\fftinReg.q_1023__N_1046[890] ), 
    .D1(currState), .C1(\fft_input1024[891] ), .A1(\fftinReg.q[875] ), 
    .D0(\fftinReg.q[874] ), .C0(currState), .A0(\fft_input1024[890] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[890] ), 
    .Q1(\fftinReg.q[891] ), .F0(\fftinReg.q_1023__N_1046[890] ), 
    .F1(\fftinReg.q_1023__N_1046[891] ));
  fftinReg_SLICE_2014 \fftinReg.SLICE_2014 ( 
    .DI1(\fftinReg.q_1023__N_1046[893] ), .DI0(\fftinReg.q_1023__N_1046[892] ), 
    .D1(\fftinReg.q[877] ), .C1(\fft_input1024[893] ), .B1(currState), 
    .D0(\fft_input1024[892] ), .B0(\fftinReg.q[876] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[892] ), 
    .Q1(\fftinReg.q[893] ), .F0(\fftinReg.q_1023__N_1046[892] ), 
    .F1(\fftinReg.q_1023__N_1046[893] ));
  fftinReg_SLICE_2016 \fftinReg.SLICE_2016 ( 
    .DI1(\fftinReg.q_1023__N_1046[895] ), .DI0(\fftinReg.q_1023__N_1046[894] ), 
    .D1(currState), .C1(\fft_input1024[895] ), .B1(\fftinReg.q[879] ), 
    .C0(currState), .B0(\fft_input1024[894] ), .A0(\fftinReg.q[878] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[894] ), 
    .Q1(\fftinReg.q[895] ), .F0(\fftinReg.q_1023__N_1046[894] ), 
    .F1(\fftinReg.q_1023__N_1046[895] ));
  fftinReg_SLICE_2018 \fftinReg.SLICE_2018 ( 
    .DI1(\fftinReg.q_1023__N_1046[897] ), .DI0(\fftinReg.q_1023__N_1046[896] ), 
    .D1(\fftinReg.q[881] ), .C1(currState), .A1(\fft_input1024[897] ), 
    .D0(currState), .B0(\fftinReg.q[880] ), .A0(\fft_input1024[896] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[896] ), 
    .Q1(\fftinReg.q[897] ), .F0(\fftinReg.q_1023__N_1046[896] ), 
    .F1(\fftinReg.q_1023__N_1046[897] ));
  fftinReg_SLICE_2020 \fftinReg.SLICE_2020 ( 
    .DI1(\fftinReg.q_1023__N_1046[899] ), .DI0(\fftinReg.q_1023__N_1046[898] ), 
    .D1(\fft_input1024[899] ), .C1(currState), .B1(\fftinReg.q[883] ), 
    .D0(currState), .C0(\fftinReg.q[882] ), .B0(\fft_input1024[898] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[898] ), 
    .Q1(\fftinReg.q[899] ), .F0(\fftinReg.q_1023__N_1046[898] ), 
    .F1(\fftinReg.q_1023__N_1046[899] ));
  fftinReg_SLICE_2022 \fftinReg.SLICE_2022 ( 
    .DI1(\fftinReg.q_1023__N_1046[901] ), .DI0(\fftinReg.q_1023__N_1046[900] ), 
    .D1(\fftinReg.q[885] ), .B1(currState), .A1(\fft_input1024[901] ), 
    .C0(\fftinReg.q[884] ), .B0(\fft_input1024[900] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[900] ), 
    .Q1(\fftinReg.q[901] ), .F0(\fftinReg.q_1023__N_1046[900] ), 
    .F1(\fftinReg.q_1023__N_1046[901] ));
  fftinReg_SLICE_2024 \fftinReg.SLICE_2024 ( 
    .DI1(\fftinReg.q_1023__N_1046[903] ), .DI0(\fftinReg.q_1023__N_1046[902] ), 
    .D1(\fft_input1024[903] ), .B1(\fftinReg.q[887] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[886] ), .A0(\fft_input1024[902] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[902] ), 
    .Q1(\fftinReg.q[903] ), .F0(\fftinReg.q_1023__N_1046[902] ), 
    .F1(\fftinReg.q_1023__N_1046[903] ));
  fftinReg_SLICE_2026 \fftinReg.SLICE_2026 ( 
    .DI1(\fftinReg.q_1023__N_1046[905] ), .DI0(\fftinReg.q_1023__N_1046[904] ), 
    .D1(\fftinReg.q[889] ), .C1(currState), .A1(\fft_input1024[905] ), 
    .D0(\fftinReg.q[888] ), .C0(currState), .B0(\fft_input1024[904] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[904] ), 
    .Q1(\fftinReg.q[905] ), .F0(\fftinReg.q_1023__N_1046[904] ), 
    .F1(\fftinReg.q_1023__N_1046[905] ));
  fftinReg_SLICE_2028 \fftinReg.SLICE_2028 ( 
    .DI1(\fftinReg.q_1023__N_1046[907] ), .DI0(\fftinReg.q_1023__N_1046[906] ), 
    .D1(\fftinReg.q[891] ), .B1(\fft_input1024[907] ), .A1(currState), 
    .C0(\fft_input1024[906] ), .B0(currState), .A0(\fftinReg.q[890] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[906] ), 
    .Q1(\fftinReg.q[907] ), .F0(\fftinReg.q_1023__N_1046[906] ), 
    .F1(\fftinReg.q_1023__N_1046[907] ));
  fftinReg_SLICE_2030 \fftinReg.SLICE_2030 ( 
    .DI1(\fftinReg.q_1023__N_1046[909] ), .DI0(\fftinReg.q_1023__N_1046[908] ), 
    .D1(\fftinReg.q[893] ), .C1(\fft_input1024[909] ), .A1(currState), 
    .D0(\fftinReg.q[892] ), .C0(currState), .B0(\fft_input1024[908] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[908] ), 
    .Q1(\fftinReg.q[909] ), .F0(\fftinReg.q_1023__N_1046[908] ), 
    .F1(\fftinReg.q_1023__N_1046[909] ));
  fftinReg_SLICE_2032 \fftinReg.SLICE_2032 ( 
    .DI1(\fftinReg.q_1023__N_1046[911] ), .DI0(\fftinReg.q_1023__N_1046[910] ), 
    .D1(currState), .B1(\fftinReg.q[895] ), .A1(\fft_input1024[911] ), 
    .C0(currState), .B0(\fftinReg.q[894] ), .A0(\fft_input1024[910] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[910] ), 
    .Q1(\fftinReg.q[911] ), .F0(\fftinReg.q_1023__N_1046[910] ), 
    .F1(\fftinReg.q_1023__N_1046[911] ));
  fftinReg_SLICE_2034 \fftinReg.SLICE_2034 ( 
    .DI1(\fftinReg.q_1023__N_1046[913] ), .DI0(\fftinReg.q_1023__N_1046[912] ), 
    .D1(currState), .C1(\fft_input1024[913] ), .B1(\fftinReg.q[897] ), 
    .D0(currState), .B0(\fft_input1024[912] ), .A0(\fftinReg.q[896] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[912] ), 
    .Q1(\fftinReg.q[913] ), .F0(\fftinReg.q_1023__N_1046[912] ), 
    .F1(\fftinReg.q_1023__N_1046[913] ));
  fftinReg_SLICE_2036 \fftinReg.SLICE_2036 ( 
    .DI1(\fftinReg.q_1023__N_1046[915] ), .DI0(\fftinReg.q_1023__N_1046[914] ), 
    .C1(\fft_input1024[915] ), .B1(\fftinReg.q[899] ), .A1(currState), 
    .D0(currState), .C0(\fftinReg.q[898] ), .B0(\fft_input1024[914] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[914] ), 
    .Q1(\fftinReg.q[915] ), .F0(\fftinReg.q_1023__N_1046[914] ), 
    .F1(\fftinReg.q_1023__N_1046[915] ));
  fftinReg_SLICE_2038 \fftinReg.SLICE_2038 ( 
    .DI1(\fftinReg.q_1023__N_1046[917] ), .DI0(\fftinReg.q_1023__N_1046[916] ), 
    .C1(\fft_input1024[917] ), .B1(currState), .A1(\fftinReg.q[901] ), 
    .D0(\fftinReg.q[900] ), .C0(currState), .B0(\fft_input1024[916] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[916] ), 
    .Q1(\fftinReg.q[917] ), .F0(\fftinReg.q_1023__N_1046[916] ), 
    .F1(\fftinReg.q_1023__N_1046[917] ));
  fftinReg_SLICE_2040 \fftinReg.SLICE_2040 ( 
    .DI1(\fftinReg.q_1023__N_1046[919] ), .DI0(\fftinReg.q_1023__N_1046[918] ), 
    .D1(\fftinReg.q[903] ), .C1(currState), .B1(\fft_input1024[919] ), 
    .D0(currState), .C0(\fft_input1024[918] ), .B0(\fftinReg.q[902] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[918] ), 
    .Q1(\fftinReg.q[919] ), .F0(\fftinReg.q_1023__N_1046[918] ), 
    .F1(\fftinReg.q_1023__N_1046[919] ));
  fftinReg_SLICE_2042 \fftinReg.SLICE_2042 ( 
    .DI1(\fftinReg.q_1023__N_1046[921] ), .DI0(\fftinReg.q_1023__N_1046[920] ), 
    .D1(\fftinReg.q[905] ), .B1(currState), .A1(\fft_input1024[921] ), 
    .D0(\fftinReg.q[904] ), .C0(currState), .A0(\fft_input1024[920] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[920] ), 
    .Q1(\fftinReg.q[921] ), .F0(\fftinReg.q_1023__N_1046[920] ), 
    .F1(\fftinReg.q_1023__N_1046[921] ));
  fftinReg_SLICE_2044 \fftinReg.SLICE_2044 ( 
    .DI1(\fftinReg.q_1023__N_1046[923] ), .DI0(\fftinReg.q_1023__N_1046[922] ), 
    .D1(\fftinReg.q[907] ), .C1(currState), .B1(\fft_input1024[923] ), 
    .C0(\fftinReg.q[906] ), .B0(currState), .A0(\fft_input1024[922] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[922] ), 
    .Q1(\fftinReg.q[923] ), .F0(\fftinReg.q_1023__N_1046[922] ), 
    .F1(\fftinReg.q_1023__N_1046[923] ));
  fftinReg_SLICE_2046 \fftinReg.SLICE_2046 ( 
    .DI1(\fftinReg.q_1023__N_1046[925] ), .DI0(\fftinReg.q_1023__N_1046[924] ), 
    .D1(\fftinReg.q[909] ), .C1(\fft_input1024[925] ), .A1(currState), 
    .D0(currState), .B0(\fftinReg.q[908] ), .A0(\fft_input1024[924] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[924] ), 
    .Q1(\fftinReg.q[925] ), .F0(\fftinReg.q_1023__N_1046[924] ), 
    .F1(\fftinReg.q_1023__N_1046[925] ));
  fftinReg_SLICE_2048 \fftinReg.SLICE_2048 ( 
    .DI1(\fftinReg.q_1023__N_1046[927] ), .DI0(\fftinReg.q_1023__N_1046[926] ), 
    .D1(\fft_input1024[927] ), .C1(\fftinReg.q[911] ), .A1(currState), 
    .D0(\fftinReg.q[910] ), .C0(\fft_input1024[926] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[926] ), 
    .Q1(\fftinReg.q[927] ), .F0(\fftinReg.q_1023__N_1046[926] ), 
    .F1(\fftinReg.q_1023__N_1046[927] ));
  fftinReg_SLICE_2050 \fftinReg.SLICE_2050 ( 
    .DI1(\fftinReg.q_1023__N_1046[929] ), .DI0(\fftinReg.q_1023__N_1046[928] ), 
    .C1(\fft_input1024[929] ), .B1(\fftinReg.q[913] ), .A1(currState), 
    .D0(\fft_input1024[928] ), .C0(\fftinReg.q[912] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[928] ), 
    .Q1(\fftinReg.q[929] ), .F0(\fftinReg.q_1023__N_1046[928] ), 
    .F1(\fftinReg.q_1023__N_1046[929] ));
  fftinReg_SLICE_2052 \fftinReg.SLICE_2052 ( 
    .DI1(\fftinReg.q_1023__N_1046[931] ), .DI0(\fftinReg.q_1023__N_1046[930] ), 
    .C1(\fft_input1024[931] ), .B1(\fftinReg.q[915] ), .A1(currState), 
    .D0(\fft_input1024[930] ), .B0(currState), .A0(\fftinReg.q[914] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[930] ), 
    .Q1(\fftinReg.q[931] ), .F0(\fftinReg.q_1023__N_1046[930] ), 
    .F1(\fftinReg.q_1023__N_1046[931] ));
  fftinReg_SLICE_2054 \fftinReg.SLICE_2054 ( 
    .DI1(\fftinReg.q_1023__N_1046[933] ), .DI0(\fftinReg.q_1023__N_1046[932] ), 
    .C1(\fftinReg.q[917] ), .B1(currState), .A1(\fft_input1024[933] ), 
    .C0(currState), .B0(\fftinReg.q[916] ), .A0(\fft_input1024[932] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[932] ), 
    .Q1(\fftinReg.q[933] ), .F0(\fftinReg.q_1023__N_1046[932] ), 
    .F1(\fftinReg.q_1023__N_1046[933] ));
  fftinReg_SLICE_2056 \fftinReg.SLICE_2056 ( 
    .DI1(\fftinReg.q_1023__N_1046[935] ), .DI0(\fftinReg.q_1023__N_1046[934] ), 
    .D1(currState), .B1(\fftinReg.q[919] ), .A1(\fft_input1024[935] ), 
    .C0(currState), .B0(\fft_input1024[934] ), .A0(\fftinReg.q[918] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[934] ), 
    .Q1(\fftinReg.q[935] ), .F0(\fftinReg.q_1023__N_1046[934] ), 
    .F1(\fftinReg.q_1023__N_1046[935] ));
  fftinReg_SLICE_2058 \fftinReg.SLICE_2058 ( 
    .DI1(\fftinReg.q_1023__N_1046[937] ), .DI0(\fftinReg.q_1023__N_1046[936] ), 
    .D1(currState), .C1(\fft_input1024[937] ), .B1(\fftinReg.q[921] ), 
    .D0(\fft_input1024[936] ), .C0(currState), .A0(\fftinReg.q[920] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[936] ), 
    .Q1(\fftinReg.q[937] ), .F0(\fftinReg.q_1023__N_1046[936] ), 
    .F1(\fftinReg.q_1023__N_1046[937] ));
  fftinReg_SLICE_2060 \fftinReg.SLICE_2060 ( 
    .DI1(\fftinReg.q_1023__N_1046[939] ), .DI0(\fftinReg.q_1023__N_1046[938] ), 
    .C1(\fftinReg.q[923] ), .B1(currState), .A1(\fft_input1024[939] ), 
    .D0(\fftinReg.q[922] ), .C0(currState), .B0(\fft_input1024[938] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[938] ), 
    .Q1(\fftinReg.q[939] ), .F0(\fftinReg.q_1023__N_1046[938] ), 
    .F1(\fftinReg.q_1023__N_1046[939] ));
  fftinReg_SLICE_2062 \fftinReg.SLICE_2062 ( 
    .DI1(\fftinReg.q_1023__N_1046[941] ), .DI0(\fftinReg.q_1023__N_1046[940] ), 
    .C1(\fftinReg.q[925] ), .B1(\fft_input1024[941] ), .A1(currState), 
    .D0(\fftinReg.q[924] ), .B0(currState), .A0(\fft_input1024[940] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[940] ), 
    .Q1(\fftinReg.q[941] ), .F0(\fftinReg.q_1023__N_1046[940] ), 
    .F1(\fftinReg.q_1023__N_1046[941] ));
  fftinReg_SLICE_2064 \fftinReg.SLICE_2064 ( 
    .DI1(\fftinReg.q_1023__N_1046[943] ), .DI0(\fftinReg.q_1023__N_1046[942] ), 
    .D1(\fft_input1024[943] ), .B1(currState), .A1(\fftinReg.q[927] ), 
    .C0(\fft_input1024[942] ), .B0(\fftinReg.q[926] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[942] ), 
    .Q1(\fftinReg.q[943] ), .F0(\fftinReg.q_1023__N_1046[942] ), 
    .F1(\fftinReg.q_1023__N_1046[943] ));
  fftinReg_SLICE_2066 \fftinReg.SLICE_2066 ( 
    .DI1(\fftinReg.q_1023__N_1046[945] ), .DI0(\fftinReg.q_1023__N_1046[944] ), 
    .C1(\fft_input1024[945] ), .B1(\fftinReg.q[929] ), .A1(currState), 
    .D0(\fft_input1024[944] ), .C0(currState), .B0(\fftinReg.q[928] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[944] ), 
    .Q1(\fftinReg.q[945] ), .F0(\fftinReg.q_1023__N_1046[944] ), 
    .F1(\fftinReg.q_1023__N_1046[945] ));
  fftinReg_SLICE_2068 \fftinReg.SLICE_2068 ( 
    .DI1(\fftinReg.q_1023__N_1046[947] ), .DI0(\fftinReg.q_1023__N_1046[946] ), 
    .C1(\fftinReg.q[931] ), .B1(currState), .A1(\fft_input1024[947] ), 
    .D0(\fftinReg.q[930] ), .C0(\fft_input1024[946] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[946] ), 
    .Q1(\fftinReg.q[947] ), .F0(\fftinReg.q_1023__N_1046[946] ), 
    .F1(\fftinReg.q_1023__N_1046[947] ));
  fftinReg_SLICE_2070 \fftinReg.SLICE_2070 ( 
    .DI1(\fftinReg.q_1023__N_1046[949] ), .DI0(\fftinReg.q_1023__N_1046[948] ), 
    .C1(\fft_input1024[949] ), .B1(\fftinReg.q[933] ), .A1(currState), 
    .D0(currState), .B0(\fft_input1024[948] ), .A0(\fftinReg.q[932] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[948] ), 
    .Q1(\fftinReg.q[949] ), .F0(\fftinReg.q_1023__N_1046[948] ), 
    .F1(\fftinReg.q_1023__N_1046[949] ));
  fftinReg_SLICE_2072 \fftinReg.SLICE_2072 ( 
    .DI1(\fftinReg.q_1023__N_1046[951] ), .DI0(\fftinReg.q_1023__N_1046[950] ), 
    .D1(currState), .B1(\fftinReg.q[935] ), .A1(\fft_input1024[951] ), 
    .C0(currState), .B0(\fft_input1024[950] ), .A0(\fftinReg.q[934] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[950] ), 
    .Q1(\fftinReg.q[951] ), .F0(\fftinReg.q_1023__N_1046[950] ), 
    .F1(\fftinReg.q_1023__N_1046[951] ));
  fftinReg_SLICE_2074 \fftinReg.SLICE_2074 ( 
    .DI1(\fftinReg.q_1023__N_1046[953] ), .DI0(\fftinReg.q_1023__N_1046[952] ), 
    .D1(currState), .B1(\fftinReg.q[937] ), .A1(\fft_input1024[953] ), 
    .D0(\fft_input1024[952] ), .C0(\fftinReg.q[936] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[952] ), 
    .Q1(\fftinReg.q[953] ), .F0(\fftinReg.q_1023__N_1046[952] ), 
    .F1(\fftinReg.q_1023__N_1046[953] ));
  fftinReg_SLICE_2076 \fftinReg.SLICE_2076 ( 
    .DI1(\fftinReg.q_1023__N_1046[955] ), .DI0(\fftinReg.q_1023__N_1046[954] ), 
    .D1(\fft_input1024[955] ), .C1(\fftinReg.q[939] ), .B1(currState), 
    .C0(\fft_input1024[954] ), .B0(\fftinReg.q[938] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[954] ), 
    .Q1(\fftinReg.q[955] ), .F0(\fftinReg.q_1023__N_1046[954] ), 
    .F1(\fftinReg.q_1023__N_1046[955] ));
  fftinReg_SLICE_2078 \fftinReg.SLICE_2078 ( 
    .DI1(\fftinReg.q_1023__N_1046[957] ), .DI0(\fftinReg.q_1023__N_1046[956] ), 
    .D1(\fftinReg.q[941] ), .C1(\fft_input1024[957] ), .B1(currState), 
    .D0(\fft_input1024[956] ), .C0(currState), .A0(\fftinReg.q[940] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[956] ), 
    .Q1(\fftinReg.q[957] ), .F0(\fftinReg.q_1023__N_1046[956] ), 
    .F1(\fftinReg.q_1023__N_1046[957] ));
  fftinReg_SLICE_2080 \fftinReg.SLICE_2080 ( 
    .DI1(\fftinReg.q_1023__N_1046[959] ), .DI0(\fftinReg.q_1023__N_1046[958] ), 
    .C1(\fftinReg.q[943] ), .B1(currState), .A1(\fft_input1024[959] ), 
    .C0(\fftinReg.q[942] ), .B0(\fft_input1024[958] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[958] ), 
    .Q1(\fftinReg.q[959] ), .F0(\fftinReg.q_1023__N_1046[958] ), 
    .F1(\fftinReg.q_1023__N_1046[959] ));
  fftinReg_SLICE_2082 \fftinReg.SLICE_2082 ( 
    .DI1(\fftinReg.q_1023__N_1046[961] ), .DI0(\fftinReg.q_1023__N_1046[960] ), 
    .D1(currState), .B1(\fftinReg.q[945] ), .A1(\fft_input1024[961] ), 
    .D0(\fft_input1024[960] ), .C0(currState), .A0(\fftinReg.q[944] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[960] ), 
    .Q1(\fftinReg.q[961] ), .F0(\fftinReg.q_1023__N_1046[960] ), 
    .F1(\fftinReg.q_1023__N_1046[961] ));
  fftinReg_SLICE_2084 \fftinReg.SLICE_2084 ( 
    .DI1(\fftinReg.q_1023__N_1046[963] ), .DI0(\fftinReg.q_1023__N_1046[962] ), 
    .D1(\fftinReg.q[947] ), .C1(\fft_input1024[963] ), .A1(currState), 
    .C0(\fftinReg.q[946] ), .B0(currState), .A0(\fft_input1024[962] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[962] ), 
    .Q1(\fftinReg.q[963] ), .F0(\fftinReg.q_1023__N_1046[962] ), 
    .F1(\fftinReg.q_1023__N_1046[963] ));
  fftinReg_SLICE_2086 \fftinReg.SLICE_2086 ( 
    .DI1(\fftinReg.q_1023__N_1046[965] ), .DI0(\fftinReg.q_1023__N_1046[964] ), 
    .D1(currState), .B1(\fftinReg.q[949] ), .A1(\fft_input1024[965] ), 
    .D0(\fft_input1024[964] ), .C0(currState), .A0(\fftinReg.q[948] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[964] ), 
    .Q1(\fftinReg.q[965] ), .F0(\fftinReg.q_1023__N_1046[964] ), 
    .F1(\fftinReg.q_1023__N_1046[965] ));
  fftinReg_SLICE_2088 \fftinReg.SLICE_2088 ( 
    .DI1(\fftinReg.q_1023__N_1046[967] ), .DI0(\fftinReg.q_1023__N_1046[966] ), 
    .D1(currState), .C1(\fftinReg.q[951] ), .B1(\fft_input1024[967] ), 
    .D0(\fft_input1024[966] ), .B0(\fftinReg.q[950] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[966] ), 
    .Q1(\fftinReg.q[967] ), .F0(\fftinReg.q_1023__N_1046[966] ), 
    .F1(\fftinReg.q_1023__N_1046[967] ));
  fftinReg_SLICE_2090 \fftinReg.SLICE_2090 ( 
    .DI1(\fftinReg.q_1023__N_1046[969] ), .DI0(\fftinReg.q_1023__N_1046[968] ), 
    .D1(currState), .C1(\fft_input1024[969] ), .B1(\fftinReg.q[953] ), 
    .D0(\fftinReg.q[952] ), .C0(currState), .B0(\fft_input1024[968] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[968] ), 
    .Q1(\fftinReg.q[969] ), .F0(\fftinReg.q_1023__N_1046[968] ), 
    .F1(\fftinReg.q_1023__N_1046[969] ));
  fftinReg_SLICE_2092 \fftinReg.SLICE_2092 ( 
    .DI1(\fftinReg.q_1023__N_1046[971] ), .DI0(\fftinReg.q_1023__N_1046[970] ), 
    .D1(currState), .C1(\fftinReg.q[955] ), .B1(\fft_input1024[971] ), 
    .D0(\fftinReg.q[954] ), .C0(\fft_input1024[970] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[970] ), 
    .Q1(\fftinReg.q[971] ), .F0(\fftinReg.q_1023__N_1046[970] ), 
    .F1(\fftinReg.q_1023__N_1046[971] ));
  fftinReg_SLICE_2094 \fftinReg.SLICE_2094 ( 
    .DI1(\fftinReg.q_1023__N_1046[973] ), .DI0(\fftinReg.q_1023__N_1046[972] ), 
    .D1(currState), .B1(\fftinReg.q[957] ), .A1(\fft_input1024[973] ), 
    .D0(\fftinReg.q[956] ), .C0(\fft_input1024[972] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[972] ), 
    .Q1(\fftinReg.q[973] ), .F0(\fftinReg.q_1023__N_1046[972] ), 
    .F1(\fftinReg.q_1023__N_1046[973] ));
  fftinReg_SLICE_2096 \fftinReg.SLICE_2096 ( 
    .DI1(\fftinReg.q_1023__N_1046[975] ), .DI0(\fftinReg.q_1023__N_1046[974] ), 
    .D1(currState), .B1(\fftinReg.q[959] ), .A1(\fft_input1024[975] ), 
    .D0(\fft_input1024[974] ), .C0(currState), .B0(\fftinReg.q[958] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[974] ), 
    .Q1(\fftinReg.q[975] ), .F0(\fftinReg.q_1023__N_1046[974] ), 
    .F1(\fftinReg.q_1023__N_1046[975] ));
  fftinReg_SLICE_2098 \fftinReg.SLICE_2098 ( 
    .DI1(\fftinReg.q_1023__N_1046[977] ), .DI0(\fftinReg.q_1023__N_1046[976] ), 
    .D1(currState), .C1(\fft_input1024[977] ), .B1(\fftinReg.q[961] ), 
    .C0(currState), .B0(\fft_input1024[976] ), .A0(\fftinReg.q[960] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[976] ), 
    .Q1(\fftinReg.q[977] ), .F0(\fftinReg.q_1023__N_1046[976] ), 
    .F1(\fftinReg.q_1023__N_1046[977] ));
  fftinReg_SLICE_2100 \fftinReg.SLICE_2100 ( 
    .DI1(\fftinReg.q_1023__N_1046[979] ), .DI0(\fftinReg.q_1023__N_1046[978] ), 
    .C1(\fftinReg.q[963] ), .B1(currState), .A1(\fft_input1024[979] ), 
    .D0(\fft_input1024[978] ), .C0(\fftinReg.q[962] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[978] ), 
    .Q1(\fftinReg.q[979] ), .F0(\fftinReg.q_1023__N_1046[978] ), 
    .F1(\fftinReg.q_1023__N_1046[979] ));
  fftinReg_SLICE_2102 \fftinReg.SLICE_2102 ( 
    .DI1(\fftinReg.q_1023__N_1046[981] ), .DI0(\fftinReg.q_1023__N_1046[980] ), 
    .D1(currState), .B1(\fftinReg.q[965] ), .A1(\fft_input1024[981] ), 
    .C0(currState), .B0(\fft_input1024[980] ), .A0(\fftinReg.q[964] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[980] ), 
    .Q1(\fftinReg.q[981] ), .F0(\fftinReg.q_1023__N_1046[980] ), 
    .F1(\fftinReg.q_1023__N_1046[981] ));
  fftinReg_SLICE_2104 \fftinReg.SLICE_2104 ( 
    .DI1(\fftinReg.q_1023__N_1046[983] ), .DI0(\fftinReg.q_1023__N_1046[982] ), 
    .D1(\fft_input1024[983] ), .B1(\fftinReg.q[967] ), .A1(currState), 
    .C0(\fft_input1024[982] ), .B0(currState), .A0(\fftinReg.q[966] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[982] ), 
    .Q1(\fftinReg.q[983] ), .F0(\fftinReg.q_1023__N_1046[982] ), 
    .F1(\fftinReg.q_1023__N_1046[983] ));
  fftinReg_SLICE_2106 \fftinReg.SLICE_2106 ( 
    .DI1(\fftinReg.q_1023__N_1046[985] ), .DI0(\fftinReg.q_1023__N_1046[984] ), 
    .D1(\fftinReg.q[969] ), .C1(currState), .B1(\fft_input1024[985] ), 
    .D0(currState), .B0(\fftinReg.q[968] ), .A0(\fft_input1024[984] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[984] ), 
    .Q1(\fftinReg.q[985] ), .F0(\fftinReg.q_1023__N_1046[984] ), 
    .F1(\fftinReg.q_1023__N_1046[985] ));
  fftinReg_SLICE_2108 \fftinReg.SLICE_2108 ( 
    .DI1(\fftinReg.q_1023__N_1046[987] ), .DI0(\fftinReg.q_1023__N_1046[986] ), 
    .D1(\fft_input1024[987] ), .C1(currState), .B1(\fftinReg.q[971] ), 
    .D0(currState), .C0(\fft_input1024[986] ), .A0(\fftinReg.q[970] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[986] ), 
    .Q1(\fftinReg.q[987] ), .F0(\fftinReg.q_1023__N_1046[986] ), 
    .F1(\fftinReg.q_1023__N_1046[987] ));
  fftinReg_SLICE_2110 \fftinReg.SLICE_2110 ( 
    .DI1(\fftinReg.q_1023__N_1046[989] ), .DI0(\fftinReg.q_1023__N_1046[988] ), 
    .D1(\fft_input1024[989] ), .C1(\fftinReg.q[973] ), .B1(currState), 
    .C0(\fft_input1024[988] ), .B0(\fftinReg.q[972] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[988] ), 
    .Q1(\fftinReg.q[989] ), .F0(\fftinReg.q_1023__N_1046[988] ), 
    .F1(\fftinReg.q_1023__N_1046[989] ));
  fftinReg_SLICE_2112 \fftinReg.SLICE_2112 ( 
    .DI1(\fftinReg.q_1023__N_1046[991] ), .DI0(\fftinReg.q_1023__N_1046[990] ), 
    .D1(\fft_input1024[991] ), .C1(\fftinReg.q[975] ), .A1(currState), 
    .D0(currState), .C0(\fft_input1024[990] ), .B0(\fftinReg.q[974] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[990] ), 
    .Q1(\fftinReg.q[991] ), .F0(\fftinReg.q_1023__N_1046[990] ), 
    .F1(\fftinReg.q_1023__N_1046[991] ));
  fftinReg_SLICE_2114 \fftinReg.SLICE_2114 ( 
    .DI1(\fftinReg.q_1023__N_1046[993] ), .DI0(\fftinReg.q_1023__N_1046[992] ), 
    .D1(currState), .C1(\fft_input1024[993] ), .B1(\fftinReg.q[977] ), 
    .D0(\fft_input1024[992] ), .C0(currState), .B0(\fftinReg.q[976] ), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[992] ), 
    .Q1(\fftinReg.q[993] ), .F0(\fftinReg.q_1023__N_1046[992] ), 
    .F1(\fftinReg.q_1023__N_1046[993] ));
  fftinReg_SLICE_2116 \fftinReg.SLICE_2116 ( 
    .DI1(\fftinReg.q_1023__N_1046[995] ), .DI0(\fftinReg.q_1023__N_1046[994] ), 
    .D1(\fftinReg.q[979] ), .B1(currState), .A1(\fft_input1024[995] ), 
    .D0(\fftinReg.q[978] ), .B0(\fft_input1024[994] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[994] ), 
    .Q1(\fftinReg.q[995] ), .F0(\fftinReg.q_1023__N_1046[994] ), 
    .F1(\fftinReg.q_1023__N_1046[995] ));
  fftinReg_SLICE_2118 \fftinReg.SLICE_2118 ( 
    .DI1(\fftinReg.q_1023__N_1046[997] ), .DI0(\fftinReg.q_1023__N_1046[996] ), 
    .D1(currState), .B1(\fftinReg.q[981] ), .A1(\fft_input1024[997] ), 
    .C0(\fft_input1024[996] ), .B0(\fftinReg.q[980] ), .A0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[996] ), 
    .Q1(\fftinReg.q[997] ), .F0(\fftinReg.q_1023__N_1046[996] ), 
    .F1(\fftinReg.q_1023__N_1046[997] ));
  fftinReg_SLICE_2120 \fftinReg.SLICE_2120 ( 
    .DI1(\fftinReg.q_1023__N_1046[999] ), .DI0(\fftinReg.q_1023__N_1046[998] ), 
    .C1(currState), .B1(\fftinReg.q[983] ), .A1(\fft_input1024[999] ), 
    .D0(\fftinReg.q[982] ), .C0(\fft_input1024[998] ), .B0(currState), 
    .CE(\fftinReg.n11547 ), .CLK(slow_clk), .Q0(\fftinReg.q[998] ), 
    .Q1(\fftinReg.q[999] ), .F0(\fftinReg.q_1023__N_1046[998] ), 
    .F1(\fftinReg.q_1023__N_1046[999] ));
  fftinReg_SLICE_2122 \fftinReg.SLICE_2122 ( 
    .DI0(\fftinReg.q_1023__N_1046[1000] ), .D0(currState), 
    .B0(\fftinReg.q[984] ), .A0(\fft_input1024[1000] ), .CE(\fftinReg.n11547 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[1000] ), 
    .F0(\fftinReg.q_1023__N_1046[1000] ));
  fftinReg_SLICE_2123 \fftinReg.SLICE_2123 ( 
    .DI1(\fftinReg.q_1023__N_1046[1002] ), 
    .DI0(\fftinReg.q_1023__N_1046[1001] ), .C1(\fftinReg.q[986] ), 
    .B1(\fft_input1024[1002] ), .A1(currState), .D0(\fft_input1024[1001] ), 
    .C0(\fftinReg.q[985] ), .B0(currState), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[1001] ), .Q1(\fftinReg.q[1002] ), 
    .F0(\fftinReg.q_1023__N_1046[1001] ), .F1(\fftinReg.q_1023__N_1046[1002] ));
  fftinReg_SLICE_2125 \fftinReg.SLICE_2125 ( 
    .DI1(\fftinReg.q_1023__N_1046[1004] ), 
    .DI0(\fftinReg.q_1023__N_1046[1003] ), .D1(\fftinReg.q[988] ), 
    .B1(\fft_input1024[1004] ), .A1(currState), .D0(\fftinReg.q[987] ), 
    .B0(currState), .A0(\fft_input1024[1003] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[1003] ), .Q1(\fftinReg.q[1004] ), 
    .F0(\fftinReg.q_1023__N_1046[1003] ), .F1(\fftinReg.q_1023__N_1046[1004] ));
  fftinReg_SLICE_2127 \fftinReg.SLICE_2127 ( 
    .DI1(\fftinReg.q_1023__N_1046[1006] ), 
    .DI0(\fftinReg.q_1023__N_1046[1005] ), .D1(currState), 
    .C1(\fftinReg.q[990] ), .B1(\fft_input1024[1006] ), .D0(\fftinReg.q[989] ), 
    .C0(\fft_input1024[1005] ), .A0(currState), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[1005] ), .Q1(\fftinReg.q[1006] ), 
    .F0(\fftinReg.q_1023__N_1046[1005] ), .F1(\fftinReg.q_1023__N_1046[1006] ));
  fftinReg_SLICE_2129 \fftinReg.SLICE_2129 ( 
    .DI0(\fftinReg.q_1023__N_1046[1007] ), .C0(\fft_input1024[1007] ), 
    .B0(\fftinReg.q[991] ), .A0(currState), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fftinReg.q[1007] ), .F0(\fftinReg.q_1023__N_1046[1007] ));
  fftinReg_SLICE_2130 \fftinReg.SLICE_2130 ( 
    .DI1(\fftinReg.q_1023__N_1046[1009] ), 
    .DI0(\fftinReg.q_1023__N_1046[1008] ), .D1(currState), 
    .C1(\fftinReg.q[993] ), .B1(\fft_input1024[1009] ), 
    .D0(\fft_input1024[1008] ), .C0(currState), .A0(\fftinReg.q[992] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[16] ), .Q1(\fft_input32[17] ), 
    .F0(\fftinReg.q_1023__N_1046[1008] ), .F1(\fftinReg.q_1023__N_1046[1009] ));
  fftinReg_SLICE_2132 \fftinReg.SLICE_2132 ( 
    .DI1(\fftinReg.q_1023__N_1046[1011] ), 
    .DI0(\fftinReg.q_1023__N_1046[1010] ), .D1(\fft_input1024[1011] ), 
    .C1(currState), .A1(\fftinReg.q[995] ), .D0(currState), 
    .B0(\fftinReg.q[994] ), .A0(\fft_input1024[1010] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[18] ), .Q1(\fft_input32[19] ), 
    .F0(\fftinReg.q_1023__N_1046[1010] ), .F1(\fftinReg.q_1023__N_1046[1011] ));
  fftinReg_SLICE_2134 \fftinReg.SLICE_2134 ( 
    .DI1(\fftinReg.q_1023__N_1046[1013] ), 
    .DI0(\fftinReg.q_1023__N_1046[1012] ), .C1(\fft_input1024[1013] ), 
    .B1(\fftinReg.q[997] ), .A1(currState), .D0(currState), 
    .C0(\fft_input1024[1012] ), .B0(\fftinReg.q[996] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[20] ), .Q1(\fft_input32[21] ), 
    .F0(\fftinReg.q_1023__N_1046[1012] ), .F1(\fftinReg.q_1023__N_1046[1013] ));
  fftinReg_SLICE_2136 \fftinReg.SLICE_2136 ( 
    .DI1(\fftinReg.q_1023__N_1046[1015] ), 
    .DI0(\fftinReg.q_1023__N_1046[1014] ), .C1(\fftinReg.q[999] ), 
    .B1(currState), .A1(\fft_input1024[1015] ), .D0(\fft_input1024[1014] ), 
    .C0(currState), .A0(\fftinReg.q[998] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[22] ), .Q1(\fft_input32[23] ), 
    .F0(\fftinReg.q_1023__N_1046[1014] ), .F1(\fftinReg.q_1023__N_1046[1015] ));
  fftinReg_SLICE_2138 \fftinReg.SLICE_2138 ( 
    .DI1(\fftinReg.q_1023__N_1046[1017] ), 
    .DI0(\fftinReg.q_1023__N_1046[1016] ), .C1(currState), 
    .B1(\fft_input1024[1017] ), .A1(\fftinReg.q[1001] ), .D0(currState), 
    .B0(\fft_input1024[1016] ), .A0(\fftinReg.q[1000] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[24] ), .Q1(\fft_input32[25] ), 
    .F0(\fftinReg.q_1023__N_1046[1016] ), .F1(\fftinReg.q_1023__N_1046[1017] ));
  fftinReg_SLICE_2140 \fftinReg.SLICE_2140 ( 
    .DI1(\fftinReg.q_1023__N_1046[1019] ), 
    .DI0(\fftinReg.q_1023__N_1046[1018] ), .D1(\fftinReg.q[1003] ), 
    .C1(currState), .B1(\fft_input1024[1019] ), .D0(currState), 
    .C0(\fftinReg.q[1002] ), .B0(\fft_input1024[1018] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[26] ), .Q1(\fft_input32[27] ), 
    .F0(\fftinReg.q_1023__N_1046[1018] ), .F1(\fftinReg.q_1023__N_1046[1019] ));
  fftinReg_SLICE_2142 \fftinReg.SLICE_2142 ( 
    .DI1(\fftinReg.q_1023__N_1046[1021] ), 
    .DI0(\fftinReg.q_1023__N_1046[1020] ), .D1(currState), 
    .B1(\fft_input1024[1021] ), .A1(\fftinReg.q[1005] ), 
    .D0(\fft_input1024[1020] ), .C0(\fftinReg.q[1004] ), .A0(currState), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[28] ), .Q1(\fft_input32[29] ), 
    .F0(\fftinReg.q_1023__N_1046[1020] ), .F1(\fftinReg.q_1023__N_1046[1021] ));
  fftinReg_SLICE_2144 \fftinReg.SLICE_2144 ( 
    .DI1(\fftinReg.q_1023__N_1046[1023] ), 
    .DI0(\fftinReg.q_1023__N_1046[1022] ), .D1(\fft_input1024[1023] ), 
    .B1(currState), .A1(\fftinReg.q[1007] ), .D0(\fft_input1024[1022] ), 
    .C0(currState), .A0(\fftinReg.q[1006] ), 
    .CE(\fftinReg.maxfan_replicated_net_23 ), .CLK(slow_clk), 
    .Q0(\fft_input32[30] ), .Q1(\fft_input32[31] ), 
    .F0(\fftinReg.q_1023__N_1046[1022] ), .F1(\fftinReg.q_1023__N_1046[1023] ));
  SLICE_2146 SLICE_2146( .DI0(\fft_input1024[15].sig_003.FeedThruLUT ), 
    .A0(\fft_input1024[15] ), .CE(\fftinReg.maxfan_replicated_net_23 ), 
    .LSR(\fftinReg.n11550 ), .CLK(slow_clk), .Q0(\fftinReg.q[15] ), 
    .F0(\fft_input1024[15].sig_003.FeedThruLUT ));
  SLICE_2147 SLICE_2147( .DI1(\nextState$n0 ), .DI0(\nextState$n1 ), 
    .D1(currState), .C1(d_1023__N_2084), .B1(\fftUnit.n15072 ), .C0(currState), 
    .B0(d_1023__N_2084), .A0(\fftUnit.n15072 ), .LSR(reset_c), .CLK(slow_clk), 
    .Q0(\fftinReg.maxfan_replicated_net_0 ), 
    .Q1(\fftinReg.maxfan_replicated_net_57 ), .F0(\nextState$n1 ), 
    .F1(\nextState$n0 ));
  SLICE_2148 SLICE_2148( .DI0(\fft_input1024[14].sig_004.FeedThruLUT ), 
    .C0(\fft_input1024[14] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[14] ), 
    .F0(\fft_input1024[14].sig_004.FeedThruLUT ));
  SLICE_2149 SLICE_2149( .DI1(\fft_input1024[12].sig_006.FeedThruLUT ), 
    .DI0(\fft_input1024[13].sig_005.FeedThruLUT ), .C1(\fft_input1024[12] ), 
    .A0(\fft_input1024[13] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[13] ), .Q1(\fftinReg.q[12] ), 
    .F0(\fft_input1024[13].sig_005.FeedThruLUT ), 
    .F1(\fft_input1024[12].sig_006.FeedThruLUT ));
  SLICE_2151 SLICE_2151( .DI1(\fft_input1024[10].sig_008.FeedThruLUT ), 
    .DI0(\fft_input1024[11].sig_007.FeedThruLUT ), .B1(\fft_input1024[10] ), 
    .C0(\fft_input1024[11] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[11] ), .Q1(\fftinReg.q[10] ), 
    .F0(\fft_input1024[11].sig_007.FeedThruLUT ), 
    .F1(\fft_input1024[10].sig_008.FeedThruLUT ));
  SLICE_2153 SLICE_2153( .DI1(\fft_input1024[8].sig_010.FeedThruLUT ), 
    .DI0(\fft_input1024[9].sig_009.FeedThruLUT ), .A1(\fft_input1024[8] ), 
    .C0(\fft_input1024[9] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[9] ), .Q1(\fftinReg.q[8] ), 
    .F0(\fft_input1024[9].sig_009.FeedThruLUT ), 
    .F1(\fft_input1024[8].sig_010.FeedThruLUT ));
  SLICE_2155 SLICE_2155( .DI1(\fft_input1024[6].sig_012.FeedThruLUT ), 
    .DI0(\fft_input1024[7].sig_011.FeedThruLUT ), .B1(\fft_input1024[6] ), 
    .B0(\fft_input1024[7] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[7] ), .Q1(\fftinReg.q[6] ), 
    .F0(\fft_input1024[7].sig_011.FeedThruLUT ), 
    .F1(\fft_input1024[6].sig_012.FeedThruLUT ));
  SLICE_2157 SLICE_2157( .DI1(\fft_input1024[4].sig_014.FeedThruLUT ), 
    .DI0(\fft_input1024[5].sig_013.FeedThruLUT ), .A1(\fft_input1024[4] ), 
    .C0(\fft_input1024[5] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[5] ), .Q1(\fftinReg.q[4] ), 
    .F0(\fft_input1024[5].sig_013.FeedThruLUT ), 
    .F1(\fft_input1024[4].sig_014.FeedThruLUT ));
  SLICE_2159 SLICE_2159( .DI1(\fft_input1024[2].sig_016.FeedThruLUT ), 
    .DI0(\fft_input1024[3].sig_015.FeedThruLUT ), .C1(\fft_input1024[2] ), 
    .D0(\fft_input1024[3] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[3] ), .Q1(\fftinReg.q[2] ), 
    .F0(\fft_input1024[3].sig_015.FeedThruLUT ), 
    .F1(\fft_input1024[2].sig_016.FeedThruLUT ));
  SLICE_2161 SLICE_2161( .DI1(\fft_input1024[0].sig_018.FeedThruLUT ), 
    .DI0(\fft_input1024[1].sig_017.FeedThruLUT ), .A1(\fft_input1024[0] ), 
    .D0(\fft_input1024[1] ), .CE(\fftinReg.n11547 ), .LSR(\fftinReg.n11550 ), 
    .CLK(slow_clk), .Q0(\fftinReg.q[1] ), .Q1(\fftinReg.q[0] ), 
    .F0(\fft_input1024[1].sig_017.FeedThruLUT ), 
    .F1(\fft_input1024[0].sig_018.FeedThruLUT ));
  fftUnit_SLICE_2165 \fftUnit.SLICE_2165 ( .DI1(\fftUnit.n31[1] ), 
    .DI0(\fftUnit.n31[0] ), .D1(\fftUnit.n14251 ), 
    .B1(\fftUnit.n37_adj_3342[1] ), .A1(\fftUnit.butterfly_iter[5] ), 
    .D0(\fftUnit.n37_adj_3342[0] ), .C0(\fftUnit.n14251 ), 
    .A0(\fftUnit.butterfly_iter[5] ), .CE(\fftUnit.n12755 ), .LSR(reset_c), 
    .CLK(slow_clk), .Q0(\fftUnit.butterfly_iter[0] ), 
    .Q1(\fftUnit.butterfly_iter[1] ), .F0(\fftUnit.n31[0] ), 
    .F1(\fftUnit.n31[1] ));
  fftUnit_SLICE_2167 \fftUnit.SLICE_2167 ( .DI1(\fftUnit.n31[3] ), 
    .DI0(\fftUnit.n50 ), .D1(\fftUnit.n37_adj_3342[3] ), 
    .C1(\fftUnit.butterfly_iter[5] ), .B1(\fftUnit.n14251 ), 
    .D0(\fftUnit.n37_adj_3342[2] ), .C0(\fftUnit.butterfly_iter[5] ), 
    .A0(\fftUnit.n14251 ), .CE(\fftUnit.n12755 ), .LSR(reset_c), 
    .CLK(slow_clk), .Q0(\fftUnit.butterfly_iter[2] ), 
    .Q1(\fftUnit.butterfly_iter[3] ), .F0(\fftUnit.n50 ), 
    .F1(\fftUnit.n31[3] ));
  fftUnit_SLICE_2169 \fftUnit.SLICE_2169 ( .DI1(\fftUnit.n31[5] ), 
    .DI0(\fftUnit.n14269 ), .D1(\fftUnit.n14251 ), 
    .C1(\fftUnit.n37_adj_3342[5] ), .B1(\fftUnit.butterfly_iter[5] ), 
    .C0(\fftUnit.butterfly_iter[5] ), .B0(\fftUnit.n37_adj_3342[4] ), 
    .A0(\fftUnit.n14251 ), .CE(\fftUnit.n12755 ), .LSR(reset_c), 
    .CLK(slow_clk), .Q0(\fftUnit.butterfly_iter[4] ), 
    .Q1(\fftUnit.butterfly_iter[5] ), .F0(\fftUnit.n14269 ), 
    .F1(\fftUnit.n31[5] ));
  SLICE_2171 SLICE_2171( .DI1(\fft_output1024[1].sig_020.FeedThruLUT ), 
    .DI0(\fft_output1024[0].sig_019.FeedThruLUT ), .D1(\fft_output1024[1] ), 
    .B0(\fft_output1024[0] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[32] ), .Q1(\fft_output1024[33] ), 
    .F0(\fft_output1024[0].sig_019.FeedThruLUT ), 
    .F1(\fft_output1024[1].sig_020.FeedThruLUT ));
  SLICE_2173 SLICE_2173( .DI1(\fft_output1024[3].sig_022.FeedThruLUT ), 
    .DI0(\fft_output1024[2].sig_021.FeedThruLUT ), .A1(\fft_output1024[3] ), 
    .C0(\fft_output1024[2] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[34] ), .Q1(\fft_output1024[35] ), 
    .F0(\fft_output1024[2].sig_021.FeedThruLUT ), 
    .F1(\fft_output1024[3].sig_022.FeedThruLUT ));
  SLICE_2175 SLICE_2175( .DI1(\fft_output1024[5].sig_024.FeedThruLUT ), 
    .DI0(\fft_output1024[4].sig_023.FeedThruLUT ), .B1(\fft_output1024[5] ), 
    .A0(\fft_output1024[4] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[36] ), .Q1(\fft_output1024[37] ), 
    .F0(\fft_output1024[4].sig_023.FeedThruLUT ), 
    .F1(\fft_output1024[5].sig_024.FeedThruLUT ));
  SLICE_2177 SLICE_2177( .DI1(\fft_output1024[7].sig_026.FeedThruLUT ), 
    .DI0(\fft_output1024[6].sig_025.FeedThruLUT ), .B1(\fft_output1024[7] ), 
    .A0(\fft_output1024[6] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[38] ), .Q1(\fft_output1024[39] ), 
    .F0(\fft_output1024[6].sig_025.FeedThruLUT ), 
    .F1(\fft_output1024[7].sig_026.FeedThruLUT ));
  SLICE_2179 SLICE_2179( .DI1(\fft_output1024[9].sig_028.FeedThruLUT ), 
    .DI0(\fft_output1024[8].sig_027.FeedThruLUT ), .D1(\fft_output1024[9] ), 
    .A0(\fft_output1024[8] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[40] ), .Q1(\fft_output1024[41] ), 
    .F0(\fft_output1024[8].sig_027.FeedThruLUT ), 
    .F1(\fft_output1024[9].sig_028.FeedThruLUT ));
  SLICE_2181 SLICE_2181( .DI1(\fft_output1024[11].sig_030.FeedThruLUT ), 
    .DI0(\fft_output1024[10].sig_029.FeedThruLUT ), .A1(\fft_output1024[11] ), 
    .C0(\fft_output1024[10] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[42] ), .Q1(\fft_output1024[43] ), 
    .F0(\fft_output1024[10].sig_029.FeedThruLUT ), 
    .F1(\fft_output1024[11].sig_030.FeedThruLUT ));
  SLICE_2183 SLICE_2183( .DI1(\fft_output1024[13].sig_032.FeedThruLUT ), 
    .DI0(\fft_output1024[12].sig_031.FeedThruLUT ), .B1(\fft_output1024[13] ), 
    .D0(\fft_output1024[12] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[44] ), .Q1(\fft_output1024[45] ), 
    .F0(\fft_output1024[12].sig_031.FeedThruLUT ), 
    .F1(\fft_output1024[13].sig_032.FeedThruLUT ));
  SLICE_2185 SLICE_2185( .DI1(\fft_output1024[15].sig_034.FeedThruLUT ), 
    .DI0(\fft_output1024[14].sig_033.FeedThruLUT ), .C1(\fft_output1024[15] ), 
    .B0(\fft_output1024[14] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[46] ), .Q1(\fft_output1024[47] ), 
    .F0(\fft_output1024[14].sig_033.FeedThruLUT ), 
    .F1(\fft_output1024[15].sig_034.FeedThruLUT ));
  SLICE_2187 SLICE_2187( .DI1(\fft_output1024[17].sig_036.FeedThruLUT ), 
    .DI0(\fft_output1024[16].sig_035.FeedThruLUT ), .D1(\fft_output1024[17] ), 
    .A0(\fft_output1024[16] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[48] ), .Q1(\fft_output1024[49] ), 
    .F0(\fft_output1024[16].sig_035.FeedThruLUT ), 
    .F1(\fft_output1024[17].sig_036.FeedThruLUT ));
  SLICE_2189 SLICE_2189( .DI1(\fft_output1024[19].sig_038.FeedThruLUT ), 
    .DI0(\fft_output1024[18].sig_037.FeedThruLUT ), .C1(\fft_output1024[19] ), 
    .D0(\fft_output1024[18] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[50] ), .Q1(\fft_output1024[51] ), 
    .F0(\fft_output1024[18].sig_037.FeedThruLUT ), 
    .F1(\fft_output1024[19].sig_038.FeedThruLUT ));
  SLICE_2191 SLICE_2191( .DI1(\fft_output1024[21].sig_040.FeedThruLUT ), 
    .DI0(\fft_output1024[20].sig_039.FeedThruLUT ), .B1(\fft_output1024[21] ), 
    .A0(\fft_output1024[20] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[52] ), .Q1(\fft_output1024[53] ), 
    .F0(\fft_output1024[20].sig_039.FeedThruLUT ), 
    .F1(\fft_output1024[21].sig_040.FeedThruLUT ));
  SLICE_2193 SLICE_2193( .DI1(\fft_output1024[23].sig_042.FeedThruLUT ), 
    .DI0(\fft_output1024[22].sig_041.FeedThruLUT ), .B1(\fft_output1024[23] ), 
    .B0(\fft_output1024[22] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[54] ), .Q1(\fft_output1024[55] ), 
    .F0(\fft_output1024[22].sig_041.FeedThruLUT ), 
    .F1(\fft_output1024[23].sig_042.FeedThruLUT ));
  SLICE_2195 SLICE_2195( .DI1(\fft_output1024[25].sig_044.FeedThruLUT ), 
    .DI0(\fft_output1024[24].sig_043.FeedThruLUT ), .B1(\fft_output1024[25] ), 
    .D0(\fft_output1024[24] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[56] ), .Q1(\fft_output1024[57] ), 
    .F0(\fft_output1024[24].sig_043.FeedThruLUT ), 
    .F1(\fft_output1024[25].sig_044.FeedThruLUT ));
  SLICE_2197 SLICE_2197( .DI1(\fft_output1024[27].sig_046.FeedThruLUT ), 
    .DI0(\fft_output1024[26].sig_045.FeedThruLUT ), .C1(\fft_output1024[27] ), 
    .A0(\fft_output1024[26] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[58] ), .Q1(\fft_output1024[59] ), 
    .F0(\fft_output1024[26].sig_045.FeedThruLUT ), 
    .F1(\fft_output1024[27].sig_046.FeedThruLUT ));
  SLICE_2199 SLICE_2199( .DI1(\fft_output1024[29].sig_048.FeedThruLUT ), 
    .DI0(\fft_output1024[28].sig_047.FeedThruLUT ), .B1(\fft_output1024[29] ), 
    .B0(\fft_output1024[28] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[60] ), .Q1(\fft_output1024[61] ), 
    .F0(\fft_output1024[28].sig_047.FeedThruLUT ), 
    .F1(\fft_output1024[29].sig_048.FeedThruLUT ));
  SLICE_2201 SLICE_2201( .DI1(\fft_output1024[31].sig_050.FeedThruLUT ), 
    .DI0(\fft_output1024[30].sig_049.FeedThruLUT ), .B1(\fft_output1024[31] ), 
    .D0(\fft_output1024[30] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[62] ), .Q1(\fft_output1024[63] ), 
    .F0(\fft_output1024[30].sig_049.FeedThruLUT ), 
    .F1(\fft_output1024[31].sig_050.FeedThruLUT ));
  SLICE_2203 SLICE_2203( .DI1(\fft_output1024[33].sig_052.FeedThruLUT ), 
    .DI0(\fft_output1024[32].sig_051.FeedThruLUT ), .C1(\fft_output1024[33] ), 
    .D0(\fft_output1024[32] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[64] ), .Q1(\fft_output1024[65] ), 
    .F0(\fft_output1024[32].sig_051.FeedThruLUT ), 
    .F1(\fft_output1024[33].sig_052.FeedThruLUT ));
  SLICE_2205 SLICE_2205( .DI1(\fft_output1024[35].sig_054.FeedThruLUT ), 
    .DI0(\fft_output1024[34].sig_053.FeedThruLUT ), .A1(\fft_output1024[35] ), 
    .D0(\fft_output1024[34] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[66] ), .Q1(\fft_output1024[67] ), 
    .F0(\fft_output1024[34].sig_053.FeedThruLUT ), 
    .F1(\fft_output1024[35].sig_054.FeedThruLUT ));
  SLICE_2207 SLICE_2207( .DI1(\fft_output1024[37].sig_056.FeedThruLUT ), 
    .DI0(\fft_output1024[36].sig_055.FeedThruLUT ), .B1(\fft_output1024[37] ), 
    .B0(\fft_output1024[36] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[68] ), .Q1(\fft_output1024[69] ), 
    .F0(\fft_output1024[36].sig_055.FeedThruLUT ), 
    .F1(\fft_output1024[37].sig_056.FeedThruLUT ));
  SLICE_2209 SLICE_2209( .DI1(\fft_output1024[39].sig_058.FeedThruLUT ), 
    .DI0(\fft_output1024[38].sig_057.FeedThruLUT ), .C1(\fft_output1024[39] ), 
    .B0(\fft_output1024[38] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[70] ), .Q1(\fft_output1024[71] ), 
    .F0(\fft_output1024[38].sig_057.FeedThruLUT ), 
    .F1(\fft_output1024[39].sig_058.FeedThruLUT ));
  SLICE_2211 SLICE_2211( .DI1(\fft_output1024[41].sig_060.FeedThruLUT ), 
    .DI0(\fft_output1024[40].sig_059.FeedThruLUT ), .B1(\fft_output1024[41] ), 
    .C0(\fft_output1024[40] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[72] ), .Q1(\fft_output1024[73] ), 
    .F0(\fft_output1024[40].sig_059.FeedThruLUT ), 
    .F1(\fft_output1024[41].sig_060.FeedThruLUT ));
  SLICE_2213 SLICE_2213( .DI1(\fft_output1024[43].sig_062.FeedThruLUT ), 
    .DI0(\fft_output1024[42].sig_061.FeedThruLUT ), .C1(\fft_output1024[43] ), 
    .A0(\fft_output1024[42] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[74] ), .Q1(\fft_output1024[75] ), 
    .F0(\fft_output1024[42].sig_061.FeedThruLUT ), 
    .F1(\fft_output1024[43].sig_062.FeedThruLUT ));
  SLICE_2215 SLICE_2215( .DI1(\fft_output1024[45].sig_064.FeedThruLUT ), 
    .DI0(\fft_output1024[44].sig_063.FeedThruLUT ), .C1(\fft_output1024[45] ), 
    .D0(\fft_output1024[44] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[76] ), .Q1(\fft_output1024[77] ), 
    .F0(\fft_output1024[44].sig_063.FeedThruLUT ), 
    .F1(\fft_output1024[45].sig_064.FeedThruLUT ));
  SLICE_2217 SLICE_2217( .DI1(\fft_output1024[47].sig_066.FeedThruLUT ), 
    .DI0(\fft_output1024[46].sig_065.FeedThruLUT ), .D1(\fft_output1024[47] ), 
    .A0(\fft_output1024[46] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[78] ), .Q1(\fft_output1024[79] ), 
    .F0(\fft_output1024[46].sig_065.FeedThruLUT ), 
    .F1(\fft_output1024[47].sig_066.FeedThruLUT ));
  SLICE_2219 SLICE_2219( .DI1(\fft_output1024[49].sig_068.FeedThruLUT ), 
    .DI0(\fft_output1024[48].sig_067.FeedThruLUT ), .C1(\fft_output1024[49] ), 
    .D0(\fft_output1024[48] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[80] ), .Q1(\fft_output1024[81] ), 
    .F0(\fft_output1024[48].sig_067.FeedThruLUT ), 
    .F1(\fft_output1024[49].sig_068.FeedThruLUT ));
  SLICE_2221 SLICE_2221( .DI1(\fft_output1024[51].sig_070.FeedThruLUT ), 
    .DI0(\fft_output1024[50].sig_069.FeedThruLUT ), .B1(\fft_output1024[51] ), 
    .C0(\fft_output1024[50] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[82] ), .Q1(\fft_output1024[83] ), 
    .F0(\fft_output1024[50].sig_069.FeedThruLUT ), 
    .F1(\fft_output1024[51].sig_070.FeedThruLUT ));
  SLICE_2223 SLICE_2223( .DI1(\fft_output1024[53].sig_072.FeedThruLUT ), 
    .DI0(\fft_output1024[52].sig_071.FeedThruLUT ), .D1(\fft_output1024[53] ), 
    .A0(\fft_output1024[52] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[84] ), .Q1(\fft_output1024[85] ), 
    .F0(\fft_output1024[52].sig_071.FeedThruLUT ), 
    .F1(\fft_output1024[53].sig_072.FeedThruLUT ));
  SLICE_2225 SLICE_2225( .DI1(\fft_output1024[55].sig_074.FeedThruLUT ), 
    .DI0(\fft_output1024[54].sig_073.FeedThruLUT ), .D1(\fft_output1024[55] ), 
    .B0(\fft_output1024[54] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[86] ), .Q1(\fft_output1024[87] ), 
    .F0(\fft_output1024[54].sig_073.FeedThruLUT ), 
    .F1(\fft_output1024[55].sig_074.FeedThruLUT ));
  SLICE_2227 SLICE_2227( .DI1(\fft_output1024[57].sig_076.FeedThruLUT ), 
    .DI0(\fft_output1024[56].sig_075.FeedThruLUT ), .B1(\fft_output1024[57] ), 
    .B0(\fft_output1024[56] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[88] ), .Q1(\fft_output1024[89] ), 
    .F0(\fft_output1024[56].sig_075.FeedThruLUT ), 
    .F1(\fft_output1024[57].sig_076.FeedThruLUT ));
  SLICE_2229 SLICE_2229( .DI1(\fft_output1024[59].sig_078.FeedThruLUT ), 
    .DI0(\fft_output1024[58].sig_077.FeedThruLUT ), .C1(\fft_output1024[59] ), 
    .C0(\fft_output1024[58] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[90] ), .Q1(\fft_output1024[91] ), 
    .F0(\fft_output1024[58].sig_077.FeedThruLUT ), 
    .F1(\fft_output1024[59].sig_078.FeedThruLUT ));
  SLICE_2231 SLICE_2231( .DI1(\fft_output1024[61].sig_080.FeedThruLUT ), 
    .DI0(\fft_output1024[60].sig_079.FeedThruLUT ), .D1(\fft_output1024[61] ), 
    .B0(\fft_output1024[60] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[92] ), .Q1(\fft_output1024[93] ), 
    .F0(\fft_output1024[60].sig_079.FeedThruLUT ), 
    .F1(\fft_output1024[61].sig_080.FeedThruLUT ));
  SLICE_2233 SLICE_2233( .DI1(\fft_output1024[63].sig_082.FeedThruLUT ), 
    .DI0(\fft_output1024[62].sig_081.FeedThruLUT ), .B1(\fft_output1024[63] ), 
    .C0(\fft_output1024[62] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[94] ), .Q1(\fft_output1024[95] ), 
    .F0(\fft_output1024[62].sig_081.FeedThruLUT ), 
    .F1(\fft_output1024[63].sig_082.FeedThruLUT ));
  SLICE_2235 SLICE_2235( .DI1(\fft_output1024[65].sig_084.FeedThruLUT ), 
    .DI0(\fft_output1024[64].sig_083.FeedThruLUT ), .B1(\fft_output1024[65] ), 
    .A0(\fft_output1024[64] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[96] ), .Q1(\fft_output1024[97] ), 
    .F0(\fft_output1024[64].sig_083.FeedThruLUT ), 
    .F1(\fft_output1024[65].sig_084.FeedThruLUT ));
  SLICE_2237 SLICE_2237( .DI1(\fft_output1024[67].sig_086.FeedThruLUT ), 
    .DI0(\fft_output1024[66].sig_085.FeedThruLUT ), .A1(\fft_output1024[67] ), 
    .C0(\fft_output1024[66] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[98] ), .Q1(\fft_output1024[99] ), 
    .F0(\fft_output1024[66].sig_085.FeedThruLUT ), 
    .F1(\fft_output1024[67].sig_086.FeedThruLUT ));
  SLICE_2239 SLICE_2239( .DI1(\fft_output1024[69].sig_088.FeedThruLUT ), 
    .DI0(\fft_output1024[68].sig_087.FeedThruLUT ), .C1(\fft_output1024[69] ), 
    .D0(\fft_output1024[68] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[100] ), .Q1(\fft_output1024[101] ), 
    .F0(\fft_output1024[68].sig_087.FeedThruLUT ), 
    .F1(\fft_output1024[69].sig_088.FeedThruLUT ));
  SLICE_2241 SLICE_2241( .DI1(\fft_output1024[71].sig_090.FeedThruLUT ), 
    .DI0(\fft_output1024[70].sig_089.FeedThruLUT ), .B1(\fft_output1024[71] ), 
    .A0(\fft_output1024[70] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[102] ), .Q1(\fft_output1024[103] ), 
    .F0(\fft_output1024[70].sig_089.FeedThruLUT ), 
    .F1(\fft_output1024[71].sig_090.FeedThruLUT ));
  SLICE_2243 SLICE_2243( .DI1(\fft_output1024[73].sig_092.FeedThruLUT ), 
    .DI0(\fft_output1024[72].sig_091.FeedThruLUT ), .B1(\fft_output1024[73] ), 
    .D0(\fft_output1024[72] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[104] ), .Q1(\fft_output1024[105] ), 
    .F0(\fft_output1024[72].sig_091.FeedThruLUT ), 
    .F1(\fft_output1024[73].sig_092.FeedThruLUT ));
  SLICE_2245 SLICE_2245( .DI1(\fft_output1024[75].sig_094.FeedThruLUT ), 
    .DI0(\fft_output1024[74].sig_093.FeedThruLUT ), .B1(\fft_output1024[75] ), 
    .D0(\fft_output1024[74] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[106] ), .Q1(\fft_output1024[107] ), 
    .F0(\fft_output1024[74].sig_093.FeedThruLUT ), 
    .F1(\fft_output1024[75].sig_094.FeedThruLUT ));
  SLICE_2247 SLICE_2247( .DI1(\fft_output1024[77].sig_096.FeedThruLUT ), 
    .DI0(\fft_output1024[76].sig_095.FeedThruLUT ), .D1(\fft_output1024[77] ), 
    .B0(\fft_output1024[76] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[108] ), .Q1(\fft_output1024[109] ), 
    .F0(\fft_output1024[76].sig_095.FeedThruLUT ), 
    .F1(\fft_output1024[77].sig_096.FeedThruLUT ));
  SLICE_2249 SLICE_2249( .DI1(\fft_output1024[79].sig_098.FeedThruLUT ), 
    .DI0(\fft_output1024[78].sig_097.FeedThruLUT ), .B1(\fft_output1024[79] ), 
    .A0(\fft_output1024[78] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[110] ), .Q1(\fft_output1024[111] ), 
    .F0(\fft_output1024[78].sig_097.FeedThruLUT ), 
    .F1(\fft_output1024[79].sig_098.FeedThruLUT ));
  SLICE_2251 SLICE_2251( .DI1(\fft_output1024[81].sig_100.FeedThruLUT ), 
    .DI0(\fft_output1024[80].sig_099.FeedThruLUT ), .B1(\fft_output1024[81] ), 
    .D0(\fft_output1024[80] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[112] ), .Q1(\fft_output1024[113] ), 
    .F0(\fft_output1024[80].sig_099.FeedThruLUT ), 
    .F1(\fft_output1024[81].sig_100.FeedThruLUT ));
  SLICE_2253 SLICE_2253( .DI1(\fft_output1024[83].sig_102.FeedThruLUT ), 
    .DI0(\fft_output1024[82].sig_101.FeedThruLUT ), .B1(\fft_output1024[83] ), 
    .A0(\fft_output1024[82] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[114] ), .Q1(\fft_output1024[115] ), 
    .F0(\fft_output1024[82].sig_101.FeedThruLUT ), 
    .F1(\fft_output1024[83].sig_102.FeedThruLUT ));
  SLICE_2255 SLICE_2255( .DI1(\fft_output1024[85].sig_104.FeedThruLUT ), 
    .DI0(\fft_output1024[84].sig_103.FeedThruLUT ), .D1(\fft_output1024[85] ), 
    .B0(\fft_output1024[84] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[116] ), .Q1(\fft_output1024[117] ), 
    .F0(\fft_output1024[84].sig_103.FeedThruLUT ), 
    .F1(\fft_output1024[85].sig_104.FeedThruLUT ));
  SLICE_2257 SLICE_2257( .DI1(\fft_output1024[87].sig_106.FeedThruLUT ), 
    .DI0(\fft_output1024[86].sig_105.FeedThruLUT ), .A1(\fft_output1024[87] ), 
    .B0(\fft_output1024[86] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[118] ), .Q1(\fft_output1024[119] ), 
    .F0(\fft_output1024[86].sig_105.FeedThruLUT ), 
    .F1(\fft_output1024[87].sig_106.FeedThruLUT ));
  SLICE_2259 SLICE_2259( .DI1(\fft_output1024[89].sig_108.FeedThruLUT ), 
    .DI0(\fft_output1024[88].sig_107.FeedThruLUT ), .B1(\fft_output1024[89] ), 
    .C0(\fft_output1024[88] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[120] ), .Q1(\fft_output1024[121] ), 
    .F0(\fft_output1024[88].sig_107.FeedThruLUT ), 
    .F1(\fft_output1024[89].sig_108.FeedThruLUT ));
  SLICE_2261 SLICE_2261( .DI1(\fft_output1024[91].sig_110.FeedThruLUT ), 
    .DI0(\fft_output1024[90].sig_109.FeedThruLUT ), .A1(\fft_output1024[91] ), 
    .A0(\fft_output1024[90] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[122] ), .Q1(\fft_output1024[123] ), 
    .F0(\fft_output1024[90].sig_109.FeedThruLUT ), 
    .F1(\fft_output1024[91].sig_110.FeedThruLUT ));
  SLICE_2263 SLICE_2263( .DI1(\fft_output1024[93].sig_112.FeedThruLUT ), 
    .DI0(\fft_output1024[92].sig_111.FeedThruLUT ), .A1(\fft_output1024[93] ), 
    .D0(\fft_output1024[92] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[124] ), .Q1(\fft_output1024[125] ), 
    .F0(\fft_output1024[92].sig_111.FeedThruLUT ), 
    .F1(\fft_output1024[93].sig_112.FeedThruLUT ));
  SLICE_2265 SLICE_2265( .DI1(\fft_output1024[95].sig_114.FeedThruLUT ), 
    .DI0(\fft_output1024[94].sig_113.FeedThruLUT ), .B1(\fft_output1024[95] ), 
    .D0(\fft_output1024[94] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[126] ), .Q1(\fft_output1024[127] ), 
    .F0(\fft_output1024[94].sig_113.FeedThruLUT ), 
    .F1(\fft_output1024[95].sig_114.FeedThruLUT ));
  SLICE_2267 SLICE_2267( .DI1(\fft_output1024[97].sig_116.FeedThruLUT ), 
    .DI0(\fft_output1024[96].sig_115.FeedThruLUT ), .C1(\fft_output1024[97] ), 
    .D0(\fft_output1024[96] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[128] ), .Q1(\fft_output1024[129] ), 
    .F0(\fft_output1024[96].sig_115.FeedThruLUT ), 
    .F1(\fft_output1024[97].sig_116.FeedThruLUT ));
  SLICE_2269 SLICE_2269( .DI1(\fft_output1024[99].sig_118.FeedThruLUT ), 
    .DI0(\fft_output1024[98].sig_117.FeedThruLUT ), .C1(\fft_output1024[99] ), 
    .A0(\fft_output1024[98] ), .CE(n12627), .LSR(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[130] ), .Q1(\fft_output1024[131] ), 
    .F0(\fft_output1024[98].sig_117.FeedThruLUT ), 
    .F1(\fft_output1024[99].sig_118.FeedThruLUT ));
  SLICE_2271 SLICE_2271( .DI1(\fft_output1024[101].sig_120.FeedThruLUT ), 
    .DI0(\fft_output1024[100].sig_119.FeedThruLUT ), 
    .D1(\fft_output1024[101] ), .C0(\fft_output1024[100] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[132] ), 
    .Q1(\fft_output1024[133] ), .F0(\fft_output1024[100].sig_119.FeedThruLUT ), 
    .F1(\fft_output1024[101].sig_120.FeedThruLUT ));
  SLICE_2273 SLICE_2273( .DI1(\fft_output1024[103].sig_122.FeedThruLUT ), 
    .DI0(\fft_output1024[102].sig_121.FeedThruLUT ), 
    .D1(\fft_output1024[103] ), .A0(\fft_output1024[102] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[134] ), 
    .Q1(\fft_output1024[135] ), .F0(\fft_output1024[102].sig_121.FeedThruLUT ), 
    .F1(\fft_output1024[103].sig_122.FeedThruLUT ));
  SLICE_2275 SLICE_2275( .DI1(\fft_output1024[105].sig_124.FeedThruLUT ), 
    .DI0(\fft_output1024[104].sig_123.FeedThruLUT ), 
    .A1(\fft_output1024[105] ), .A0(\fft_output1024[104] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[136] ), 
    .Q1(\fft_output1024[137] ), .F0(\fft_output1024[104].sig_123.FeedThruLUT ), 
    .F1(\fft_output1024[105].sig_124.FeedThruLUT ));
  SLICE_2277 SLICE_2277( .DI1(\fft_output1024[107].sig_126.FeedThruLUT ), 
    .DI0(\fft_output1024[106].sig_125.FeedThruLUT ), 
    .D1(\fft_output1024[107] ), .D0(\fft_output1024[106] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[138] ), 
    .Q1(\fft_output1024[139] ), .F0(\fft_output1024[106].sig_125.FeedThruLUT ), 
    .F1(\fft_output1024[107].sig_126.FeedThruLUT ));
  SLICE_2279 SLICE_2279( .DI1(\fft_output1024[109].sig_128.FeedThruLUT ), 
    .DI0(\fft_output1024[108].sig_127.FeedThruLUT ), 
    .B1(\fft_output1024[109] ), .A0(\fft_output1024[108] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[140] ), 
    .Q1(\fft_output1024[141] ), .F0(\fft_output1024[108].sig_127.FeedThruLUT ), 
    .F1(\fft_output1024[109].sig_128.FeedThruLUT ));
  SLICE_2281 SLICE_2281( .DI1(\fft_output1024[111].sig_130.FeedThruLUT ), 
    .DI0(\fft_output1024[110].sig_129.FeedThruLUT ), 
    .D1(\fft_output1024[111] ), .A0(\fft_output1024[110] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[142] ), 
    .Q1(\fft_output1024[143] ), .F0(\fft_output1024[110].sig_129.FeedThruLUT ), 
    .F1(\fft_output1024[111].sig_130.FeedThruLUT ));
  SLICE_2283 SLICE_2283( .DI1(\fft_output1024[113].sig_132.FeedThruLUT ), 
    .DI0(\fft_output1024[112].sig_131.FeedThruLUT ), 
    .C1(\fft_output1024[113] ), .D0(\fft_output1024[112] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[144] ), 
    .Q1(\fft_output1024[145] ), .F0(\fft_output1024[112].sig_131.FeedThruLUT ), 
    .F1(\fft_output1024[113].sig_132.FeedThruLUT ));
  SLICE_2285 SLICE_2285( .DI1(\fft_output1024[115].sig_134.FeedThruLUT ), 
    .DI0(\fft_output1024[114].sig_133.FeedThruLUT ), 
    .A1(\fft_output1024[115] ), .D0(\fft_output1024[114] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[146] ), 
    .Q1(\fft_output1024[147] ), .F0(\fft_output1024[114].sig_133.FeedThruLUT ), 
    .F1(\fft_output1024[115].sig_134.FeedThruLUT ));
  SLICE_2287 SLICE_2287( .DI1(\fft_output1024[117].sig_136.FeedThruLUT ), 
    .DI0(\fft_output1024[116].sig_135.FeedThruLUT ), 
    .A1(\fft_output1024[117] ), .D0(\fft_output1024[116] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[148] ), 
    .Q1(\fft_output1024[149] ), .F0(\fft_output1024[116].sig_135.FeedThruLUT ), 
    .F1(\fft_output1024[117].sig_136.FeedThruLUT ));
  SLICE_2289 SLICE_2289( .DI1(\fft_output1024[119].sig_138.FeedThruLUT ), 
    .DI0(\fft_output1024[118].sig_137.FeedThruLUT ), 
    .C1(\fft_output1024[119] ), .D0(\fft_output1024[118] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[150] ), 
    .Q1(\fft_output1024[151] ), .F0(\fft_output1024[118].sig_137.FeedThruLUT ), 
    .F1(\fft_output1024[119].sig_138.FeedThruLUT ));
  SLICE_2291 SLICE_2291( .DI1(\fft_output1024[121].sig_140.FeedThruLUT ), 
    .DI0(\fft_output1024[120].sig_139.FeedThruLUT ), 
    .D1(\fft_output1024[121] ), .B0(\fft_output1024[120] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[152] ), 
    .Q1(\fft_output1024[153] ), .F0(\fft_output1024[120].sig_139.FeedThruLUT ), 
    .F1(\fft_output1024[121].sig_140.FeedThruLUT ));
  SLICE_2293 SLICE_2293( .DI1(\fft_output1024[123].sig_142.FeedThruLUT ), 
    .DI0(\fft_output1024[122].sig_141.FeedThruLUT ), 
    .B1(\fft_output1024[123] ), .C0(\fft_output1024[122] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[154] ), 
    .Q1(\fft_output1024[155] ), .F0(\fft_output1024[122].sig_141.FeedThruLUT ), 
    .F1(\fft_output1024[123].sig_142.FeedThruLUT ));
  SLICE_2295 SLICE_2295( .DI1(\fft_output1024[125].sig_144.FeedThruLUT ), 
    .DI0(\fft_output1024[124].sig_143.FeedThruLUT ), 
    .B1(\fft_output1024[125] ), .D0(\fft_output1024[124] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[156] ), 
    .Q1(\fft_output1024[157] ), .F0(\fft_output1024[124].sig_143.FeedThruLUT ), 
    .F1(\fft_output1024[125].sig_144.FeedThruLUT ));
  SLICE_2297 SLICE_2297( .DI1(\fft_output1024[127].sig_146.FeedThruLUT ), 
    .DI0(\fft_output1024[126].sig_145.FeedThruLUT ), 
    .D1(\fft_output1024[127] ), .A0(\fft_output1024[126] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[158] ), 
    .Q1(\fft_output1024[159] ), .F0(\fft_output1024[126].sig_145.FeedThruLUT ), 
    .F1(\fft_output1024[127].sig_146.FeedThruLUT ));
  SLICE_2299 SLICE_2299( .DI1(\fft_output1024[129].sig_148.FeedThruLUT ), 
    .DI0(\fft_output1024[128].sig_147.FeedThruLUT ), 
    .B1(\fft_output1024[129] ), .B0(\fft_output1024[128] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[160] ), 
    .Q1(\fft_output1024[161] ), .F0(\fft_output1024[128].sig_147.FeedThruLUT ), 
    .F1(\fft_output1024[129].sig_148.FeedThruLUT ));
  SLICE_2301 SLICE_2301( .DI1(\fft_output1024[131].sig_150.FeedThruLUT ), 
    .DI0(\fft_output1024[130].sig_149.FeedThruLUT ), 
    .A1(\fft_output1024[131] ), .B0(\fft_output1024[130] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[162] ), 
    .Q1(\fft_output1024[163] ), .F0(\fft_output1024[130].sig_149.FeedThruLUT ), 
    .F1(\fft_output1024[131].sig_150.FeedThruLUT ));
  SLICE_2303 SLICE_2303( .DI1(\fft_output1024[133].sig_152.FeedThruLUT ), 
    .DI0(\fft_output1024[132].sig_151.FeedThruLUT ), 
    .B1(\fft_output1024[133] ), .C0(\fft_output1024[132] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[164] ), 
    .Q1(\fft_output1024[165] ), .F0(\fft_output1024[132].sig_151.FeedThruLUT ), 
    .F1(\fft_output1024[133].sig_152.FeedThruLUT ));
  SLICE_2305 SLICE_2305( .DI1(\fft_output1024[135].sig_154.FeedThruLUT ), 
    .DI0(\fft_output1024[134].sig_153.FeedThruLUT ), 
    .B1(\fft_output1024[135] ), .A0(\fft_output1024[134] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[166] ), 
    .Q1(\fft_output1024[167] ), .F0(\fft_output1024[134].sig_153.FeedThruLUT ), 
    .F1(\fft_output1024[135].sig_154.FeedThruLUT ));
  SLICE_2307 SLICE_2307( .DI1(\fft_output1024[137].sig_156.FeedThruLUT ), 
    .DI0(\fft_output1024[136].sig_155.FeedThruLUT ), 
    .D1(\fft_output1024[137] ), .D0(\fft_output1024[136] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[168] ), 
    .Q1(\fft_output1024[169] ), .F0(\fft_output1024[136].sig_155.FeedThruLUT ), 
    .F1(\fft_output1024[137].sig_156.FeedThruLUT ));
  SLICE_2309 SLICE_2309( .DI1(\fft_output1024[139].sig_158.FeedThruLUT ), 
    .DI0(\fft_output1024[138].sig_157.FeedThruLUT ), 
    .A1(\fft_output1024[139] ), .B0(\fft_output1024[138] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[170] ), 
    .Q1(\fft_output1024[171] ), .F0(\fft_output1024[138].sig_157.FeedThruLUT ), 
    .F1(\fft_output1024[139].sig_158.FeedThruLUT ));
  SLICE_2311 SLICE_2311( .DI1(\fft_output1024[141].sig_160.FeedThruLUT ), 
    .DI0(\fft_output1024[140].sig_159.FeedThruLUT ), 
    .A1(\fft_output1024[141] ), .D0(\fft_output1024[140] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[172] ), 
    .Q1(\fft_output1024[173] ), .F0(\fft_output1024[140].sig_159.FeedThruLUT ), 
    .F1(\fft_output1024[141].sig_160.FeedThruLUT ));
  SLICE_2313 SLICE_2313( .DI1(\fft_output1024[143].sig_162.FeedThruLUT ), 
    .DI0(\fft_output1024[142].sig_161.FeedThruLUT ), 
    .D1(\fft_output1024[143] ), .D0(\fft_output1024[142] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[174] ), 
    .Q1(\fft_output1024[175] ), .F0(\fft_output1024[142].sig_161.FeedThruLUT ), 
    .F1(\fft_output1024[143].sig_162.FeedThruLUT ));
  SLICE_2315 SLICE_2315( .DI1(\fft_output1024[145].sig_164.FeedThruLUT ), 
    .DI0(\fft_output1024[144].sig_163.FeedThruLUT ), 
    .C1(\fft_output1024[145] ), .D0(\fft_output1024[144] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[176] ), 
    .Q1(\fft_output1024[177] ), .F0(\fft_output1024[144].sig_163.FeedThruLUT ), 
    .F1(\fft_output1024[145].sig_164.FeedThruLUT ));
  SLICE_2317 SLICE_2317( .DI1(\fft_output1024[147].sig_166.FeedThruLUT ), 
    .DI0(\fft_output1024[146].sig_165.FeedThruLUT ), 
    .D1(\fft_output1024[147] ), .C0(\fft_output1024[146] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[178] ), 
    .Q1(\fft_output1024[179] ), .F0(\fft_output1024[146].sig_165.FeedThruLUT ), 
    .F1(\fft_output1024[147].sig_166.FeedThruLUT ));
  SLICE_2319 SLICE_2319( .DI1(\fft_output1024[149].sig_168.FeedThruLUT ), 
    .DI0(\fft_output1024[148].sig_167.FeedThruLUT ), 
    .B1(\fft_output1024[149] ), .D0(\fft_output1024[148] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[180] ), 
    .Q1(\fft_output1024[181] ), .F0(\fft_output1024[148].sig_167.FeedThruLUT ), 
    .F1(\fft_output1024[149].sig_168.FeedThruLUT ));
  SLICE_2321 SLICE_2321( .DI1(\fft_output1024[151].sig_170.FeedThruLUT ), 
    .DI0(\fft_output1024[150].sig_169.FeedThruLUT ), 
    .A1(\fft_output1024[151] ), .D0(\fft_output1024[150] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[182] ), 
    .Q1(\fft_output1024[183] ), .F0(\fft_output1024[150].sig_169.FeedThruLUT ), 
    .F1(\fft_output1024[151].sig_170.FeedThruLUT ));
  SLICE_2323 SLICE_2323( .DI1(\fft_output1024[153].sig_172.FeedThruLUT ), 
    .DI0(\fft_output1024[152].sig_171.FeedThruLUT ), 
    .B1(\fft_output1024[153] ), .A0(\fft_output1024[152] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[184] ), 
    .Q1(\fft_output1024[185] ), .F0(\fft_output1024[152].sig_171.FeedThruLUT ), 
    .F1(\fft_output1024[153].sig_172.FeedThruLUT ));
  SLICE_2325 SLICE_2325( .DI1(\fft_output1024[155].sig_174.FeedThruLUT ), 
    .DI0(\fft_output1024[154].sig_173.FeedThruLUT ), 
    .B1(\fft_output1024[155] ), .B0(\fft_output1024[154] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[186] ), 
    .Q1(\fft_output1024[187] ), .F0(\fft_output1024[154].sig_173.FeedThruLUT ), 
    .F1(\fft_output1024[155].sig_174.FeedThruLUT ));
  SLICE_2327 SLICE_2327( .DI1(\fft_output1024[157].sig_176.FeedThruLUT ), 
    .DI0(\fft_output1024[156].sig_175.FeedThruLUT ), 
    .D1(\fft_output1024[157] ), .A0(\fft_output1024[156] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[188] ), 
    .Q1(\fft_output1024[189] ), .F0(\fft_output1024[156].sig_175.FeedThruLUT ), 
    .F1(\fft_output1024[157].sig_176.FeedThruLUT ));
  SLICE_2329 SLICE_2329( .DI1(\fft_output1024[159].sig_178.FeedThruLUT ), 
    .DI0(\fft_output1024[158].sig_177.FeedThruLUT ), 
    .C1(\fft_output1024[159] ), .B0(\fft_output1024[158] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[190] ), 
    .Q1(\fft_output1024[191] ), .F0(\fft_output1024[158].sig_177.FeedThruLUT ), 
    .F1(\fft_output1024[159].sig_178.FeedThruLUT ));
  SLICE_2331 SLICE_2331( .DI1(\fft_output1024[161].sig_180.FeedThruLUT ), 
    .DI0(\fft_output1024[160].sig_179.FeedThruLUT ), 
    .D1(\fft_output1024[161] ), .A0(\fft_output1024[160] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[192] ), 
    .Q1(\fft_output1024[193] ), .F0(\fft_output1024[160].sig_179.FeedThruLUT ), 
    .F1(\fft_output1024[161].sig_180.FeedThruLUT ));
  SLICE_2333 SLICE_2333( .DI1(\fft_output1024[163].sig_182.FeedThruLUT ), 
    .DI0(\fft_output1024[162].sig_181.FeedThruLUT ), 
    .D1(\fft_output1024[163] ), .D0(\fft_output1024[162] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[194] ), 
    .Q1(\fft_output1024[195] ), .F0(\fft_output1024[162].sig_181.FeedThruLUT ), 
    .F1(\fft_output1024[163].sig_182.FeedThruLUT ));
  SLICE_2335 SLICE_2335( .DI1(\fft_output1024[165].sig_184.FeedThruLUT ), 
    .DI0(\fft_output1024[164].sig_183.FeedThruLUT ), 
    .A1(\fft_output1024[165] ), .A0(\fft_output1024[164] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[196] ), 
    .Q1(\fft_output1024[197] ), .F0(\fft_output1024[164].sig_183.FeedThruLUT ), 
    .F1(\fft_output1024[165].sig_184.FeedThruLUT ));
  SLICE_2337 SLICE_2337( .DI1(\fft_output1024[167].sig_186.FeedThruLUT ), 
    .DI0(\fft_output1024[166].sig_185.FeedThruLUT ), 
    .A1(\fft_output1024[167] ), .D0(\fft_output1024[166] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[198] ), 
    .Q1(\fft_output1024[199] ), .F0(\fft_output1024[166].sig_185.FeedThruLUT ), 
    .F1(\fft_output1024[167].sig_186.FeedThruLUT ));
  SLICE_2339 SLICE_2339( .DI1(\fft_output1024[169].sig_188.FeedThruLUT ), 
    .DI0(\fft_output1024[168].sig_187.FeedThruLUT ), 
    .B1(\fft_output1024[169] ), .C0(\fft_output1024[168] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[200] ), 
    .Q1(\fft_output1024[201] ), .F0(\fft_output1024[168].sig_187.FeedThruLUT ), 
    .F1(\fft_output1024[169].sig_188.FeedThruLUT ));
  SLICE_2341 SLICE_2341( .DI1(\fft_output1024[171].sig_190.FeedThruLUT ), 
    .DI0(\fft_output1024[170].sig_189.FeedThruLUT ), 
    .B1(\fft_output1024[171] ), .C0(\fft_output1024[170] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[202] ), 
    .Q1(\fft_output1024[203] ), .F0(\fft_output1024[170].sig_189.FeedThruLUT ), 
    .F1(\fft_output1024[171].sig_190.FeedThruLUT ));
  SLICE_2343 SLICE_2343( .DI1(\fft_output1024[173].sig_192.FeedThruLUT ), 
    .DI0(\fft_output1024[172].sig_191.FeedThruLUT ), 
    .D1(\fft_output1024[173] ), .C0(\fft_output1024[172] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[204] ), 
    .Q1(\fft_output1024[205] ), .F0(\fft_output1024[172].sig_191.FeedThruLUT ), 
    .F1(\fft_output1024[173].sig_192.FeedThruLUT ));
  SLICE_2345 SLICE_2345( .DI1(\fft_output1024[175].sig_194.FeedThruLUT ), 
    .DI0(\fft_output1024[174].sig_193.FeedThruLUT ), 
    .D1(\fft_output1024[175] ), .D0(\fft_output1024[174] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[206] ), 
    .Q1(\fft_output1024[207] ), .F0(\fft_output1024[174].sig_193.FeedThruLUT ), 
    .F1(\fft_output1024[175].sig_194.FeedThruLUT ));
  SLICE_2347 SLICE_2347( .DI1(\fft_output1024[177].sig_196.FeedThruLUT ), 
    .DI0(\fft_output1024[176].sig_195.FeedThruLUT ), 
    .B1(\fft_output1024[177] ), .D0(\fft_output1024[176] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[208] ), 
    .Q1(\fft_output1024[209] ), .F0(\fft_output1024[176].sig_195.FeedThruLUT ), 
    .F1(\fft_output1024[177].sig_196.FeedThruLUT ));
  SLICE_2349 SLICE_2349( .DI1(\fft_output1024[179].sig_198.FeedThruLUT ), 
    .DI0(\fft_output1024[178].sig_197.FeedThruLUT ), 
    .D1(\fft_output1024[179] ), .C0(\fft_output1024[178] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[210] ), 
    .Q1(\fft_output1024[211] ), .F0(\fft_output1024[178].sig_197.FeedThruLUT ), 
    .F1(\fft_output1024[179].sig_198.FeedThruLUT ));
  SLICE_2351 SLICE_2351( .DI1(\fft_output1024[181].sig_200.FeedThruLUT ), 
    .DI0(\fft_output1024[180].sig_199.FeedThruLUT ), 
    .A1(\fft_output1024[181] ), .A0(\fft_output1024[180] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[212] ), 
    .Q1(\fft_output1024[213] ), .F0(\fft_output1024[180].sig_199.FeedThruLUT ), 
    .F1(\fft_output1024[181].sig_200.FeedThruLUT ));
  SLICE_2353 SLICE_2353( .DI1(\fft_output1024[183].sig_202.FeedThruLUT ), 
    .DI0(\fft_output1024[182].sig_201.FeedThruLUT ), 
    .B1(\fft_output1024[183] ), .B0(\fft_output1024[182] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[214] ), 
    .Q1(\fft_output1024[215] ), .F0(\fft_output1024[182].sig_201.FeedThruLUT ), 
    .F1(\fft_output1024[183].sig_202.FeedThruLUT ));
  SLICE_2355 SLICE_2355( .DI1(\fft_output1024[185].sig_204.FeedThruLUT ), 
    .DI0(\fft_output1024[184].sig_203.FeedThruLUT ), 
    .B1(\fft_output1024[185] ), .B0(\fft_output1024[184] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[216] ), 
    .Q1(\fft_output1024[217] ), .F0(\fft_output1024[184].sig_203.FeedThruLUT ), 
    .F1(\fft_output1024[185].sig_204.FeedThruLUT ));
  SLICE_2357 SLICE_2357( .DI1(\fft_output1024[187].sig_206.FeedThruLUT ), 
    .DI0(\fft_output1024[186].sig_205.FeedThruLUT ), 
    .C1(\fft_output1024[187] ), .D0(\fft_output1024[186] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[218] ), 
    .Q1(\fft_output1024[219] ), .F0(\fft_output1024[186].sig_205.FeedThruLUT ), 
    .F1(\fft_output1024[187].sig_206.FeedThruLUT ));
  SLICE_2359 SLICE_2359( .DI1(\fft_output1024[189].sig_208.FeedThruLUT ), 
    .DI0(\fft_output1024[188].sig_207.FeedThruLUT ), 
    .B1(\fft_output1024[189] ), .C0(\fft_output1024[188] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[220] ), 
    .Q1(\fft_output1024[221] ), .F0(\fft_output1024[188].sig_207.FeedThruLUT ), 
    .F1(\fft_output1024[189].sig_208.FeedThruLUT ));
  SLICE_2361 SLICE_2361( .DI1(\fft_output1024[191].sig_210.FeedThruLUT ), 
    .DI0(\fft_output1024[190].sig_209.FeedThruLUT ), 
    .D1(\fft_output1024[191] ), .D0(\fft_output1024[190] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[222] ), 
    .Q1(\fft_output1024[223] ), .F0(\fft_output1024[190].sig_209.FeedThruLUT ), 
    .F1(\fft_output1024[191].sig_210.FeedThruLUT ));
  SLICE_2363 SLICE_2363( .DI1(\fft_output1024[193].sig_212.FeedThruLUT ), 
    .DI0(\fft_output1024[192].sig_211.FeedThruLUT ), 
    .A1(\fft_output1024[193] ), .D0(\fft_output1024[192] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[224] ), 
    .Q1(\fft_output1024[225] ), .F0(\fft_output1024[192].sig_211.FeedThruLUT ), 
    .F1(\fft_output1024[193].sig_212.FeedThruLUT ));
  SLICE_2365 SLICE_2365( .DI1(\fft_output1024[195].sig_214.FeedThruLUT ), 
    .DI0(\fft_output1024[194].sig_213.FeedThruLUT ), 
    .C1(\fft_output1024[195] ), .B0(\fft_output1024[194] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[226] ), 
    .Q1(\fft_output1024[227] ), .F0(\fft_output1024[194].sig_213.FeedThruLUT ), 
    .F1(\fft_output1024[195].sig_214.FeedThruLUT ));
  SLICE_2367 SLICE_2367( .DI1(\fft_output1024[197].sig_216.FeedThruLUT ), 
    .DI0(\fft_output1024[196].sig_215.FeedThruLUT ), 
    .A1(\fft_output1024[197] ), .D0(\fft_output1024[196] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[228] ), 
    .Q1(\fft_output1024[229] ), .F0(\fft_output1024[196].sig_215.FeedThruLUT ), 
    .F1(\fft_output1024[197].sig_216.FeedThruLUT ));
  SLICE_2369 SLICE_2369( .DI1(\fft_output1024[199].sig_218.FeedThruLUT ), 
    .DI0(\fft_output1024[198].sig_217.FeedThruLUT ), 
    .B1(\fft_output1024[199] ), .A0(\fft_output1024[198] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[230] ), 
    .Q1(\fft_output1024[231] ), .F0(\fft_output1024[198].sig_217.FeedThruLUT ), 
    .F1(\fft_output1024[199].sig_218.FeedThruLUT ));
  SLICE_2371 SLICE_2371( .DI1(\fft_output1024[201].sig_220.FeedThruLUT ), 
    .DI0(\fft_output1024[200].sig_219.FeedThruLUT ), 
    .D1(\fft_output1024[201] ), .D0(\fft_output1024[200] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[232] ), 
    .Q1(\fft_output1024[233] ), .F0(\fft_output1024[200].sig_219.FeedThruLUT ), 
    .F1(\fft_output1024[201].sig_220.FeedThruLUT ));
  SLICE_2373 SLICE_2373( .DI1(\fft_output1024[203].sig_222.FeedThruLUT ), 
    .DI0(\fft_output1024[202].sig_221.FeedThruLUT ), 
    .B1(\fft_output1024[203] ), .D0(\fft_output1024[202] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[234] ), 
    .Q1(\fft_output1024[235] ), .F0(\fft_output1024[202].sig_221.FeedThruLUT ), 
    .F1(\fft_output1024[203].sig_222.FeedThruLUT ));
  SLICE_2375 SLICE_2375( .DI1(\fft_output1024[205].sig_224.FeedThruLUT ), 
    .DI0(\fft_output1024[204].sig_223.FeedThruLUT ), 
    .D1(\fft_output1024[205] ), .B0(\fft_output1024[204] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[236] ), 
    .Q1(\fft_output1024[237] ), .F0(\fft_output1024[204].sig_223.FeedThruLUT ), 
    .F1(\fft_output1024[205].sig_224.FeedThruLUT ));
  SLICE_2377 SLICE_2377( .DI1(\fft_output1024[207].sig_226.FeedThruLUT ), 
    .DI0(\fft_output1024[206].sig_225.FeedThruLUT ), 
    .B1(\fft_output1024[207] ), .C0(\fft_output1024[206] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[238] ), 
    .Q1(\fft_output1024[239] ), .F0(\fft_output1024[206].sig_225.FeedThruLUT ), 
    .F1(\fft_output1024[207].sig_226.FeedThruLUT ));
  SLICE_2379 SLICE_2379( .DI1(\fft_output1024[209].sig_228.FeedThruLUT ), 
    .DI0(\fft_output1024[208].sig_227.FeedThruLUT ), 
    .A1(\fft_output1024[209] ), .B0(\fft_output1024[208] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[240] ), 
    .Q1(\fft_output1024[241] ), .F0(\fft_output1024[208].sig_227.FeedThruLUT ), 
    .F1(\fft_output1024[209].sig_228.FeedThruLUT ));
  SLICE_2381 SLICE_2381( .DI1(\fft_output1024[211].sig_230.FeedThruLUT ), 
    .DI0(\fft_output1024[210].sig_229.FeedThruLUT ), 
    .C1(\fft_output1024[211] ), .D0(\fft_output1024[210] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[242] ), 
    .Q1(\fft_output1024[243] ), .F0(\fft_output1024[210].sig_229.FeedThruLUT ), 
    .F1(\fft_output1024[211].sig_230.FeedThruLUT ));
  SLICE_2383 SLICE_2383( .DI1(\fft_output1024[213].sig_232.FeedThruLUT ), 
    .DI0(\fft_output1024[212].sig_231.FeedThruLUT ), 
    .A1(\fft_output1024[213] ), .D0(\fft_output1024[212] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[244] ), 
    .Q1(\fft_output1024[245] ), .F0(\fft_output1024[212].sig_231.FeedThruLUT ), 
    .F1(\fft_output1024[213].sig_232.FeedThruLUT ));
  SLICE_2385 SLICE_2385( .DI1(\fft_output1024[215].sig_234.FeedThruLUT ), 
    .DI0(\fft_output1024[214].sig_233.FeedThruLUT ), 
    .D1(\fft_output1024[215] ), .D0(\fft_output1024[214] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[246] ), 
    .Q1(\fft_output1024[247] ), .F0(\fft_output1024[214].sig_233.FeedThruLUT ), 
    .F1(\fft_output1024[215].sig_234.FeedThruLUT ));
  SLICE_2387 SLICE_2387( .DI1(\fft_output1024[217].sig_236.FeedThruLUT ), 
    .DI0(\fft_output1024[216].sig_235.FeedThruLUT ), 
    .D1(\fft_output1024[217] ), .D0(\fft_output1024[216] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[248] ), 
    .Q1(\fft_output1024[249] ), .F0(\fft_output1024[216].sig_235.FeedThruLUT ), 
    .F1(\fft_output1024[217].sig_236.FeedThruLUT ));
  SLICE_2389 SLICE_2389( .DI1(\fft_output1024[219].sig_238.FeedThruLUT ), 
    .DI0(\fft_output1024[218].sig_237.FeedThruLUT ), 
    .B1(\fft_output1024[219] ), .B0(\fft_output1024[218] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[250] ), 
    .Q1(\fft_output1024[251] ), .F0(\fft_output1024[218].sig_237.FeedThruLUT ), 
    .F1(\fft_output1024[219].sig_238.FeedThruLUT ));
  SLICE_2391 SLICE_2391( .DI1(\fft_output1024[221].sig_240.FeedThruLUT ), 
    .DI0(\fft_output1024[220].sig_239.FeedThruLUT ), 
    .C1(\fft_output1024[221] ), .B0(\fft_output1024[220] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[252] ), 
    .Q1(\fft_output1024[253] ), .F0(\fft_output1024[220].sig_239.FeedThruLUT ), 
    .F1(\fft_output1024[221].sig_240.FeedThruLUT ));
  SLICE_2393 SLICE_2393( .DI1(\fft_output1024[223].sig_242.FeedThruLUT ), 
    .DI0(\fft_output1024[222].sig_241.FeedThruLUT ), 
    .C1(\fft_output1024[223] ), .C0(\fft_output1024[222] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[254] ), 
    .Q1(\fft_output1024[255] ), .F0(\fft_output1024[222].sig_241.FeedThruLUT ), 
    .F1(\fft_output1024[223].sig_242.FeedThruLUT ));
  SLICE_2395 SLICE_2395( .DI1(\fft_output1024[225].sig_244.FeedThruLUT ), 
    .DI0(\fft_output1024[224].sig_243.FeedThruLUT ), 
    .D1(\fft_output1024[225] ), .A0(\fft_output1024[224] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[256] ), 
    .Q1(\fft_output1024[257] ), .F0(\fft_output1024[224].sig_243.FeedThruLUT ), 
    .F1(\fft_output1024[225].sig_244.FeedThruLUT ));
  SLICE_2397 SLICE_2397( .DI1(\fft_output1024[227].sig_246.FeedThruLUT ), 
    .DI0(\fft_output1024[226].sig_245.FeedThruLUT ), 
    .B1(\fft_output1024[227] ), .A0(\fft_output1024[226] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[258] ), 
    .Q1(\fft_output1024[259] ), .F0(\fft_output1024[226].sig_245.FeedThruLUT ), 
    .F1(\fft_output1024[227].sig_246.FeedThruLUT ));
  SLICE_2399 SLICE_2399( .DI1(\fft_output1024[229].sig_248.FeedThruLUT ), 
    .DI0(\fft_output1024[228].sig_247.FeedThruLUT ), 
    .D1(\fft_output1024[229] ), .D0(\fft_output1024[228] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[260] ), 
    .Q1(\fft_output1024[261] ), .F0(\fft_output1024[228].sig_247.FeedThruLUT ), 
    .F1(\fft_output1024[229].sig_248.FeedThruLUT ));
  SLICE_2401 SLICE_2401( .DI1(\fft_output1024[231].sig_250.FeedThruLUT ), 
    .DI0(\fft_output1024[230].sig_249.FeedThruLUT ), 
    .B1(\fft_output1024[231] ), .B0(\fft_output1024[230] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[262] ), 
    .Q1(\fft_output1024[263] ), .F0(\fft_output1024[230].sig_249.FeedThruLUT ), 
    .F1(\fft_output1024[231].sig_250.FeedThruLUT ));
  SLICE_2403 SLICE_2403( .DI1(\fft_output1024[233].sig_252.FeedThruLUT ), 
    .DI0(\fft_output1024[232].sig_251.FeedThruLUT ), 
    .C1(\fft_output1024[233] ), .A0(\fft_output1024[232] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[264] ), 
    .Q1(\fft_output1024[265] ), .F0(\fft_output1024[232].sig_251.FeedThruLUT ), 
    .F1(\fft_output1024[233].sig_252.FeedThruLUT ));
  SLICE_2405 SLICE_2405( .DI1(\fft_output1024[235].sig_254.FeedThruLUT ), 
    .DI0(\fft_output1024[234].sig_253.FeedThruLUT ), 
    .C1(\fft_output1024[235] ), .C0(\fft_output1024[234] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[266] ), 
    .Q1(\fft_output1024[267] ), .F0(\fft_output1024[234].sig_253.FeedThruLUT ), 
    .F1(\fft_output1024[235].sig_254.FeedThruLUT ));
  SLICE_2407 SLICE_2407( .DI1(\fft_output1024[237].sig_256.FeedThruLUT ), 
    .DI0(\fft_output1024[236].sig_255.FeedThruLUT ), 
    .B1(\fft_output1024[237] ), .A0(\fft_output1024[236] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[268] ), 
    .Q1(\fft_output1024[269] ), .F0(\fft_output1024[236].sig_255.FeedThruLUT ), 
    .F1(\fft_output1024[237].sig_256.FeedThruLUT ));
  SLICE_2409 SLICE_2409( .DI1(\fft_output1024[239].sig_258.FeedThruLUT ), 
    .DI0(\fft_output1024[238].sig_257.FeedThruLUT ), 
    .B1(\fft_output1024[239] ), .B0(\fft_output1024[238] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[270] ), 
    .Q1(\fft_output1024[271] ), .F0(\fft_output1024[238].sig_257.FeedThruLUT ), 
    .F1(\fft_output1024[239].sig_258.FeedThruLUT ));
  SLICE_2411 SLICE_2411( .DI1(\fft_output1024[241].sig_260.FeedThruLUT ), 
    .DI0(\fft_output1024[240].sig_259.FeedThruLUT ), 
    .C1(\fft_output1024[241] ), .B0(\fft_output1024[240] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[272] ), 
    .Q1(\fft_output1024[273] ), .F0(\fft_output1024[240].sig_259.FeedThruLUT ), 
    .F1(\fft_output1024[241].sig_260.FeedThruLUT ));
  SLICE_2413 SLICE_2413( .DI1(\fft_output1024[243].sig_262.FeedThruLUT ), 
    .DI0(\fft_output1024[242].sig_261.FeedThruLUT ), 
    .C1(\fft_output1024[243] ), .B0(\fft_output1024[242] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[274] ), 
    .Q1(\fft_output1024[275] ), .F0(\fft_output1024[242].sig_261.FeedThruLUT ), 
    .F1(\fft_output1024[243].sig_262.FeedThruLUT ));
  SLICE_2415 SLICE_2415( .DI1(\fft_output1024[245].sig_264.FeedThruLUT ), 
    .DI0(\fft_output1024[244].sig_263.FeedThruLUT ), 
    .D1(\fft_output1024[245] ), .D0(\fft_output1024[244] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[276] ), 
    .Q1(\fft_output1024[277] ), .F0(\fft_output1024[244].sig_263.FeedThruLUT ), 
    .F1(\fft_output1024[245].sig_264.FeedThruLUT ));
  SLICE_2417 SLICE_2417( .DI1(\fft_output1024[247].sig_266.FeedThruLUT ), 
    .DI0(\fft_output1024[246].sig_265.FeedThruLUT ), 
    .A1(\fft_output1024[247] ), .D0(\fft_output1024[246] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[278] ), 
    .Q1(\fft_output1024[279] ), .F0(\fft_output1024[246].sig_265.FeedThruLUT ), 
    .F1(\fft_output1024[247].sig_266.FeedThruLUT ));
  SLICE_2419 SLICE_2419( .DI1(\fft_output1024[249].sig_268.FeedThruLUT ), 
    .DI0(\fft_output1024[248].sig_267.FeedThruLUT ), 
    .B1(\fft_output1024[249] ), .A0(\fft_output1024[248] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[280] ), 
    .Q1(\fft_output1024[281] ), .F0(\fft_output1024[248].sig_267.FeedThruLUT ), 
    .F1(\fft_output1024[249].sig_268.FeedThruLUT ));
  SLICE_2421 SLICE_2421( .DI1(\fft_output1024[251].sig_270.FeedThruLUT ), 
    .DI0(\fft_output1024[250].sig_269.FeedThruLUT ), 
    .B1(\fft_output1024[251] ), .A0(\fft_output1024[250] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[282] ), 
    .Q1(\fft_output1024[283] ), .F0(\fft_output1024[250].sig_269.FeedThruLUT ), 
    .F1(\fft_output1024[251].sig_270.FeedThruLUT ));
  SLICE_2423 SLICE_2423( .DI1(\fft_output1024[253].sig_272.FeedThruLUT ), 
    .DI0(\fft_output1024[252].sig_271.FeedThruLUT ), 
    .B1(\fft_output1024[253] ), .B0(\fft_output1024[252] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[284] ), 
    .Q1(\fft_output1024[285] ), .F0(\fft_output1024[252].sig_271.FeedThruLUT ), 
    .F1(\fft_output1024[253].sig_272.FeedThruLUT ));
  SLICE_2425 SLICE_2425( .DI1(\fft_output1024[255].sig_274.FeedThruLUT ), 
    .DI0(\fft_output1024[254].sig_273.FeedThruLUT ), 
    .B1(\fft_output1024[255] ), .B0(\fft_output1024[254] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[286] ), 
    .Q1(\fft_output1024[287] ), .F0(\fft_output1024[254].sig_273.FeedThruLUT ), 
    .F1(\fft_output1024[255].sig_274.FeedThruLUT ));
  SLICE_2427 SLICE_2427( .DI1(\fft_output1024[257].sig_276.FeedThruLUT ), 
    .DI0(\fft_output1024[256].sig_275.FeedThruLUT ), 
    .B1(\fft_output1024[257] ), .D0(\fft_output1024[256] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[288] ), 
    .Q1(\fft_output1024[289] ), .F0(\fft_output1024[256].sig_275.FeedThruLUT ), 
    .F1(\fft_output1024[257].sig_276.FeedThruLUT ));
  SLICE_2429 SLICE_2429( .DI1(\fft_output1024[259].sig_278.FeedThruLUT ), 
    .DI0(\fft_output1024[258].sig_277.FeedThruLUT ), 
    .D1(\fft_output1024[259] ), .D0(\fft_output1024[258] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[290] ), 
    .Q1(\fft_output1024[291] ), .F0(\fft_output1024[258].sig_277.FeedThruLUT ), 
    .F1(\fft_output1024[259].sig_278.FeedThruLUT ));
  SLICE_2431 SLICE_2431( .DI1(\fft_output1024[261].sig_280.FeedThruLUT ), 
    .DI0(\fft_output1024[260].sig_279.FeedThruLUT ), 
    .B1(\fft_output1024[261] ), .A0(\fft_output1024[260] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[292] ), 
    .Q1(\fft_output1024[293] ), .F0(\fft_output1024[260].sig_279.FeedThruLUT ), 
    .F1(\fft_output1024[261].sig_280.FeedThruLUT ));
  SLICE_2433 SLICE_2433( .DI1(\fft_output1024[263].sig_282.FeedThruLUT ), 
    .DI0(\fft_output1024[262].sig_281.FeedThruLUT ), 
    .D1(\fft_output1024[263] ), .C0(\fft_output1024[262] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[294] ), 
    .Q1(\fft_output1024[295] ), .F0(\fft_output1024[262].sig_281.FeedThruLUT ), 
    .F1(\fft_output1024[263].sig_282.FeedThruLUT ));
  SLICE_2435 SLICE_2435( .DI1(\fft_output1024[265].sig_284.FeedThruLUT ), 
    .DI0(\fft_output1024[264].sig_283.FeedThruLUT ), 
    .B1(\fft_output1024[265] ), .D0(\fft_output1024[264] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[296] ), 
    .Q1(\fft_output1024[297] ), .F0(\fft_output1024[264].sig_283.FeedThruLUT ), 
    .F1(\fft_output1024[265].sig_284.FeedThruLUT ));
  SLICE_2437 SLICE_2437( .DI1(\fft_output1024[267].sig_286.FeedThruLUT ), 
    .DI0(\fft_output1024[266].sig_285.FeedThruLUT ), 
    .B1(\fft_output1024[267] ), .A0(\fft_output1024[266] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[298] ), 
    .Q1(\fft_output1024[299] ), .F0(\fft_output1024[266].sig_285.FeedThruLUT ), 
    .F1(\fft_output1024[267].sig_286.FeedThruLUT ));
  SLICE_2439 SLICE_2439( .DI1(\fft_output1024[269].sig_288.FeedThruLUT ), 
    .DI0(\fft_output1024[268].sig_287.FeedThruLUT ), 
    .A1(\fft_output1024[269] ), .D0(\fft_output1024[268] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[300] ), 
    .Q1(\fft_output1024[301] ), .F0(\fft_output1024[268].sig_287.FeedThruLUT ), 
    .F1(\fft_output1024[269].sig_288.FeedThruLUT ));
  SLICE_2441 SLICE_2441( .DI1(\fft_output1024[271].sig_290.FeedThruLUT ), 
    .DI0(\fft_output1024[270].sig_289.FeedThruLUT ), 
    .D1(\fft_output1024[271] ), .D0(\fft_output1024[270] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[302] ), 
    .Q1(\fft_output1024[303] ), .F0(\fft_output1024[270].sig_289.FeedThruLUT ), 
    .F1(\fft_output1024[271].sig_290.FeedThruLUT ));
  SLICE_2443 SLICE_2443( .DI1(\fft_output1024[273].sig_292.FeedThruLUT ), 
    .DI0(\fft_output1024[272].sig_291.FeedThruLUT ), 
    .B1(\fft_output1024[273] ), .B0(\fft_output1024[272] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[304] ), 
    .Q1(\fft_output1024[305] ), .F0(\fft_output1024[272].sig_291.FeedThruLUT ), 
    .F1(\fft_output1024[273].sig_292.FeedThruLUT ));
  SLICE_2445 SLICE_2445( .DI1(\fft_output1024[275].sig_294.FeedThruLUT ), 
    .DI0(\fft_output1024[274].sig_293.FeedThruLUT ), 
    .D1(\fft_output1024[275] ), .D0(\fft_output1024[274] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[306] ), 
    .Q1(\fft_output1024[307] ), .F0(\fft_output1024[274].sig_293.FeedThruLUT ), 
    .F1(\fft_output1024[275].sig_294.FeedThruLUT ));
  SLICE_2447 SLICE_2447( .DI1(\fft_output1024[277].sig_296.FeedThruLUT ), 
    .DI0(\fft_output1024[276].sig_295.FeedThruLUT ), 
    .C1(\fft_output1024[277] ), .A0(\fft_output1024[276] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[308] ), 
    .Q1(\fft_output1024[309] ), .F0(\fft_output1024[276].sig_295.FeedThruLUT ), 
    .F1(\fft_output1024[277].sig_296.FeedThruLUT ));
  SLICE_2449 SLICE_2449( .DI1(\fft_output1024[279].sig_298.FeedThruLUT ), 
    .DI0(\fft_output1024[278].sig_297.FeedThruLUT ), 
    .D1(\fft_output1024[279] ), .C0(\fft_output1024[278] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[310] ), 
    .Q1(\fft_output1024[311] ), .F0(\fft_output1024[278].sig_297.FeedThruLUT ), 
    .F1(\fft_output1024[279].sig_298.FeedThruLUT ));
  SLICE_2451 SLICE_2451( .DI1(\fft_output1024[281].sig_300.FeedThruLUT ), 
    .DI0(\fft_output1024[280].sig_299.FeedThruLUT ), 
    .A1(\fft_output1024[281] ), .B0(\fft_output1024[280] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[312] ), 
    .Q1(\fft_output1024[313] ), .F0(\fft_output1024[280].sig_299.FeedThruLUT ), 
    .F1(\fft_output1024[281].sig_300.FeedThruLUT ));
  SLICE_2453 SLICE_2453( .DI1(\fft_output1024[283].sig_302.FeedThruLUT ), 
    .DI0(\fft_output1024[282].sig_301.FeedThruLUT ), 
    .D1(\fft_output1024[283] ), .D0(\fft_output1024[282] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[314] ), 
    .Q1(\fft_output1024[315] ), .F0(\fft_output1024[282].sig_301.FeedThruLUT ), 
    .F1(\fft_output1024[283].sig_302.FeedThruLUT ));
  SLICE_2455 SLICE_2455( .DI1(\fft_output1024[285].sig_304.FeedThruLUT ), 
    .DI0(\fft_output1024[284].sig_303.FeedThruLUT ), 
    .D1(\fft_output1024[285] ), .D0(\fft_output1024[284] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[316] ), 
    .Q1(\fft_output1024[317] ), .F0(\fft_output1024[284].sig_303.FeedThruLUT ), 
    .F1(\fft_output1024[285].sig_304.FeedThruLUT ));
  SLICE_2457 SLICE_2457( .DI1(\fft_output1024[287].sig_306.FeedThruLUT ), 
    .DI0(\fft_output1024[286].sig_305.FeedThruLUT ), 
    .D1(\fft_output1024[287] ), .B0(\fft_output1024[286] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[318] ), 
    .Q1(\fft_output1024[319] ), .F0(\fft_output1024[286].sig_305.FeedThruLUT ), 
    .F1(\fft_output1024[287].sig_306.FeedThruLUT ));
  SLICE_2459 SLICE_2459( .DI1(\fft_output1024[289].sig_308.FeedThruLUT ), 
    .DI0(\fft_output1024[288].sig_307.FeedThruLUT ), 
    .D1(\fft_output1024[289] ), .C0(\fft_output1024[288] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[320] ), 
    .Q1(\fft_output1024[321] ), .F0(\fft_output1024[288].sig_307.FeedThruLUT ), 
    .F1(\fft_output1024[289].sig_308.FeedThruLUT ));
  SLICE_2461 SLICE_2461( .DI1(\fft_output1024[291].sig_310.FeedThruLUT ), 
    .DI0(\fft_output1024[290].sig_309.FeedThruLUT ), 
    .B1(\fft_output1024[291] ), .A0(\fft_output1024[290] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[322] ), 
    .Q1(\fft_output1024[323] ), .F0(\fft_output1024[290].sig_309.FeedThruLUT ), 
    .F1(\fft_output1024[291].sig_310.FeedThruLUT ));
  SLICE_2463 SLICE_2463( .DI1(\fft_output1024[293].sig_312.FeedThruLUT ), 
    .DI0(\fft_output1024[292].sig_311.FeedThruLUT ), 
    .D1(\fft_output1024[293] ), .A0(\fft_output1024[292] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[324] ), 
    .Q1(\fft_output1024[325] ), .F0(\fft_output1024[292].sig_311.FeedThruLUT ), 
    .F1(\fft_output1024[293].sig_312.FeedThruLUT ));
  SLICE_2465 SLICE_2465( .DI1(\fft_output1024[295].sig_314.FeedThruLUT ), 
    .DI0(\fft_output1024[294].sig_313.FeedThruLUT ), 
    .C1(\fft_output1024[295] ), .D0(\fft_output1024[294] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[326] ), 
    .Q1(\fft_output1024[327] ), .F0(\fft_output1024[294].sig_313.FeedThruLUT ), 
    .F1(\fft_output1024[295].sig_314.FeedThruLUT ));
  SLICE_2467 SLICE_2467( .DI1(\fft_output1024[297].sig_316.FeedThruLUT ), 
    .DI0(\fft_output1024[296].sig_315.FeedThruLUT ), 
    .D1(\fft_output1024[297] ), .C0(\fft_output1024[296] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[328] ), 
    .Q1(\fft_output1024[329] ), .F0(\fft_output1024[296].sig_315.FeedThruLUT ), 
    .F1(\fft_output1024[297].sig_316.FeedThruLUT ));
  SLICE_2469 SLICE_2469( .DI1(\fft_output1024[299].sig_318.FeedThruLUT ), 
    .DI0(\fft_output1024[298].sig_317.FeedThruLUT ), 
    .A1(\fft_output1024[299] ), .B0(\fft_output1024[298] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[330] ), 
    .Q1(\fft_output1024[331] ), .F0(\fft_output1024[298].sig_317.FeedThruLUT ), 
    .F1(\fft_output1024[299].sig_318.FeedThruLUT ));
  SLICE_2471 SLICE_2471( .DI1(\fft_output1024[301].sig_320.FeedThruLUT ), 
    .DI0(\fft_output1024[300].sig_319.FeedThruLUT ), 
    .B1(\fft_output1024[301] ), .B0(\fft_output1024[300] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[332] ), 
    .Q1(\fft_output1024[333] ), .F0(\fft_output1024[300].sig_319.FeedThruLUT ), 
    .F1(\fft_output1024[301].sig_320.FeedThruLUT ));
  SLICE_2473 SLICE_2473( .DI1(\fft_output1024[303].sig_322.FeedThruLUT ), 
    .DI0(\fft_output1024[302].sig_321.FeedThruLUT ), 
    .D1(\fft_output1024[303] ), .D0(\fft_output1024[302] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[334] ), 
    .Q1(\fft_output1024[335] ), .F0(\fft_output1024[302].sig_321.FeedThruLUT ), 
    .F1(\fft_output1024[303].sig_322.FeedThruLUT ));
  SLICE_2475 SLICE_2475( .DI1(\fft_output1024[305].sig_324.FeedThruLUT ), 
    .DI0(\fft_output1024[304].sig_323.FeedThruLUT ), 
    .A1(\fft_output1024[305] ), .B0(\fft_output1024[304] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[336] ), 
    .Q1(\fft_output1024[337] ), .F0(\fft_output1024[304].sig_323.FeedThruLUT ), 
    .F1(\fft_output1024[305].sig_324.FeedThruLUT ));
  SLICE_2477 SLICE_2477( .DI1(\fft_output1024[307].sig_326.FeedThruLUT ), 
    .DI0(\fft_output1024[306].sig_325.FeedThruLUT ), 
    .C1(\fft_output1024[307] ), .C0(\fft_output1024[306] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[338] ), 
    .Q1(\fft_output1024[339] ), .F0(\fft_output1024[306].sig_325.FeedThruLUT ), 
    .F1(\fft_output1024[307].sig_326.FeedThruLUT ));
  SLICE_2479 SLICE_2479( .DI1(\fft_output1024[309].sig_328.FeedThruLUT ), 
    .DI0(\fft_output1024[308].sig_327.FeedThruLUT ), 
    .B1(\fft_output1024[309] ), .B0(\fft_output1024[308] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[340] ), 
    .Q1(\fft_output1024[341] ), .F0(\fft_output1024[308].sig_327.FeedThruLUT ), 
    .F1(\fft_output1024[309].sig_328.FeedThruLUT ));
  SLICE_2481 SLICE_2481( .DI1(\fft_output1024[311].sig_330.FeedThruLUT ), 
    .DI0(\fft_output1024[310].sig_329.FeedThruLUT ), 
    .B1(\fft_output1024[311] ), .A0(\fft_output1024[310] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[342] ), 
    .Q1(\fft_output1024[343] ), .F0(\fft_output1024[310].sig_329.FeedThruLUT ), 
    .F1(\fft_output1024[311].sig_330.FeedThruLUT ));
  SLICE_2483 SLICE_2483( .DI1(\fft_output1024[313].sig_332.FeedThruLUT ), 
    .DI0(\fft_output1024[312].sig_331.FeedThruLUT ), 
    .B1(\fft_output1024[313] ), .A0(\fft_output1024[312] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[344] ), 
    .Q1(\fft_output1024[345] ), .F0(\fft_output1024[312].sig_331.FeedThruLUT ), 
    .F1(\fft_output1024[313].sig_332.FeedThruLUT ));
  SLICE_2485 SLICE_2485( .DI1(\fft_output1024[315].sig_334.FeedThruLUT ), 
    .DI0(\fft_output1024[314].sig_333.FeedThruLUT ), 
    .D1(\fft_output1024[315] ), .C0(\fft_output1024[314] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[346] ), 
    .Q1(\fft_output1024[347] ), .F0(\fft_output1024[314].sig_333.FeedThruLUT ), 
    .F1(\fft_output1024[315].sig_334.FeedThruLUT ));
  SLICE_2487 SLICE_2487( .DI1(\fft_output1024[317].sig_336.FeedThruLUT ), 
    .DI0(\fft_output1024[316].sig_335.FeedThruLUT ), 
    .D1(\fft_output1024[317] ), .B0(\fft_output1024[316] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[348] ), 
    .Q1(\fft_output1024[349] ), .F0(\fft_output1024[316].sig_335.FeedThruLUT ), 
    .F1(\fft_output1024[317].sig_336.FeedThruLUT ));
  SLICE_2489 SLICE_2489( .DI1(\fft_output1024[319].sig_338.FeedThruLUT ), 
    .DI0(\fft_output1024[318].sig_337.FeedThruLUT ), 
    .D1(\fft_output1024[319] ), .D0(\fft_output1024[318] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[350] ), 
    .Q1(\fft_output1024[351] ), .F0(\fft_output1024[318].sig_337.FeedThruLUT ), 
    .F1(\fft_output1024[319].sig_338.FeedThruLUT ));
  SLICE_2491 SLICE_2491( .DI1(\fft_output1024[321].sig_340.FeedThruLUT ), 
    .DI0(\fft_output1024[320].sig_339.FeedThruLUT ), 
    .A1(\fft_output1024[321] ), .B0(\fft_output1024[320] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[352] ), 
    .Q1(\fft_output1024[353] ), .F0(\fft_output1024[320].sig_339.FeedThruLUT ), 
    .F1(\fft_output1024[321].sig_340.FeedThruLUT ));
  SLICE_2493 SLICE_2493( .DI1(\fft_output1024[323].sig_342.FeedThruLUT ), 
    .DI0(\fft_output1024[322].sig_341.FeedThruLUT ), 
    .D1(\fft_output1024[323] ), .A0(\fft_output1024[322] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[354] ), 
    .Q1(\fft_output1024[355] ), .F0(\fft_output1024[322].sig_341.FeedThruLUT ), 
    .F1(\fft_output1024[323].sig_342.FeedThruLUT ));
  SLICE_2495 SLICE_2495( .DI1(\fft_output1024[325].sig_344.FeedThruLUT ), 
    .DI0(\fft_output1024[324].sig_343.FeedThruLUT ), 
    .D1(\fft_output1024[325] ), .D0(\fft_output1024[324] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[356] ), 
    .Q1(\fft_output1024[357] ), .F0(\fft_output1024[324].sig_343.FeedThruLUT ), 
    .F1(\fft_output1024[325].sig_344.FeedThruLUT ));
  SLICE_2497 SLICE_2497( .DI1(\fft_output1024[327].sig_346.FeedThruLUT ), 
    .DI0(\fft_output1024[326].sig_345.FeedThruLUT ), 
    .C1(\fft_output1024[327] ), .C0(\fft_output1024[326] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[358] ), 
    .Q1(\fft_output1024[359] ), .F0(\fft_output1024[326].sig_345.FeedThruLUT ), 
    .F1(\fft_output1024[327].sig_346.FeedThruLUT ));
  SLICE_2499 SLICE_2499( .DI1(\fft_output1024[329].sig_348.FeedThruLUT ), 
    .DI0(\fft_output1024[328].sig_347.FeedThruLUT ), 
    .D1(\fft_output1024[329] ), .D0(\fft_output1024[328] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[360] ), 
    .Q1(\fft_output1024[361] ), .F0(\fft_output1024[328].sig_347.FeedThruLUT ), 
    .F1(\fft_output1024[329].sig_348.FeedThruLUT ));
  SLICE_2501 SLICE_2501( .DI1(\fft_output1024[331].sig_350.FeedThruLUT ), 
    .DI0(\fft_output1024[330].sig_349.FeedThruLUT ), 
    .D1(\fft_output1024[331] ), .D0(\fft_output1024[330] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[362] ), 
    .Q1(\fft_output1024[363] ), .F0(\fft_output1024[330].sig_349.FeedThruLUT ), 
    .F1(\fft_output1024[331].sig_350.FeedThruLUT ));
  SLICE_2503 SLICE_2503( .DI1(\fft_output1024[333].sig_352.FeedThruLUT ), 
    .DI0(\fft_output1024[332].sig_351.FeedThruLUT ), 
    .B1(\fft_output1024[333] ), .D0(\fft_output1024[332] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[364] ), 
    .Q1(\fft_output1024[365] ), .F0(\fft_output1024[332].sig_351.FeedThruLUT ), 
    .F1(\fft_output1024[333].sig_352.FeedThruLUT ));
  SLICE_2505 SLICE_2505( .DI1(\fft_output1024[335].sig_354.FeedThruLUT ), 
    .DI0(\fft_output1024[334].sig_353.FeedThruLUT ), 
    .A1(\fft_output1024[335] ), .D0(\fft_output1024[334] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[366] ), 
    .Q1(\fft_output1024[367] ), .F0(\fft_output1024[334].sig_353.FeedThruLUT ), 
    .F1(\fft_output1024[335].sig_354.FeedThruLUT ));
  SLICE_2507 SLICE_2507( .DI1(\fft_output1024[337].sig_356.FeedThruLUT ), 
    .DI0(\fft_output1024[336].sig_355.FeedThruLUT ), 
    .B1(\fft_output1024[337] ), .A0(\fft_output1024[336] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[368] ), 
    .Q1(\fft_output1024[369] ), .F0(\fft_output1024[336].sig_355.FeedThruLUT ), 
    .F1(\fft_output1024[337].sig_356.FeedThruLUT ));
  SLICE_2509 SLICE_2509( .DI1(\fft_output1024[339].sig_358.FeedThruLUT ), 
    .DI0(\fft_output1024[338].sig_357.FeedThruLUT ), 
    .D1(\fft_output1024[339] ), .C0(\fft_output1024[338] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[370] ), 
    .Q1(\fft_output1024[371] ), .F0(\fft_output1024[338].sig_357.FeedThruLUT ), 
    .F1(\fft_output1024[339].sig_358.FeedThruLUT ));
  SLICE_2511 SLICE_2511( .DI1(\fft_output1024[341].sig_360.FeedThruLUT ), 
    .DI0(\fft_output1024[340].sig_359.FeedThruLUT ), 
    .D1(\fft_output1024[341] ), .A0(\fft_output1024[340] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[372] ), 
    .Q1(\fft_output1024[373] ), .F0(\fft_output1024[340].sig_359.FeedThruLUT ), 
    .F1(\fft_output1024[341].sig_360.FeedThruLUT ));
  SLICE_2513 SLICE_2513( .DI1(\fft_output1024[343].sig_362.FeedThruLUT ), 
    .DI0(\fft_output1024[342].sig_361.FeedThruLUT ), 
    .B1(\fft_output1024[343] ), .D0(\fft_output1024[342] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[374] ), 
    .Q1(\fft_output1024[375] ), .F0(\fft_output1024[342].sig_361.FeedThruLUT ), 
    .F1(\fft_output1024[343].sig_362.FeedThruLUT ));
  SLICE_2515 SLICE_2515( .DI1(\fft_output1024[345].sig_364.FeedThruLUT ), 
    .DI0(\fft_output1024[344].sig_363.FeedThruLUT ), 
    .B1(\fft_output1024[345] ), .A0(\fft_output1024[344] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[376] ), 
    .Q1(\fft_output1024[377] ), .F0(\fft_output1024[344].sig_363.FeedThruLUT ), 
    .F1(\fft_output1024[345].sig_364.FeedThruLUT ));
  SLICE_2517 SLICE_2517( .DI1(\fft_output1024[347].sig_366.FeedThruLUT ), 
    .DI0(\fft_output1024[346].sig_365.FeedThruLUT ), 
    .D1(\fft_output1024[347] ), .D0(\fft_output1024[346] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[378] ), 
    .Q1(\fft_output1024[379] ), .F0(\fft_output1024[346].sig_365.FeedThruLUT ), 
    .F1(\fft_output1024[347].sig_366.FeedThruLUT ));
  SLICE_2519 SLICE_2519( .DI1(\fft_output1024[349].sig_368.FeedThruLUT ), 
    .DI0(\fft_output1024[348].sig_367.FeedThruLUT ), 
    .C1(\fft_output1024[349] ), .A0(\fft_output1024[348] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[380] ), 
    .Q1(\fft_output1024[381] ), .F0(\fft_output1024[348].sig_367.FeedThruLUT ), 
    .F1(\fft_output1024[349].sig_368.FeedThruLUT ));
  SLICE_2521 SLICE_2521( .DI1(\fft_output1024[351].sig_370.FeedThruLUT ), 
    .DI0(\fft_output1024[350].sig_369.FeedThruLUT ), 
    .B1(\fft_output1024[351] ), .A0(\fft_output1024[350] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[382] ), 
    .Q1(\fft_output1024[383] ), .F0(\fft_output1024[350].sig_369.FeedThruLUT ), 
    .F1(\fft_output1024[351].sig_370.FeedThruLUT ));
  SLICE_2523 SLICE_2523( .DI1(\fft_output1024[353].sig_372.FeedThruLUT ), 
    .DI0(\fft_output1024[352].sig_371.FeedThruLUT ), 
    .D1(\fft_output1024[353] ), .A0(\fft_output1024[352] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[384] ), 
    .Q1(\fft_output1024[385] ), .F0(\fft_output1024[352].sig_371.FeedThruLUT ), 
    .F1(\fft_output1024[353].sig_372.FeedThruLUT ));
  SLICE_2525 SLICE_2525( .DI1(\fft_output1024[355].sig_374.FeedThruLUT ), 
    .DI0(\fft_output1024[354].sig_373.FeedThruLUT ), 
    .D1(\fft_output1024[355] ), .A0(\fft_output1024[354] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[386] ), 
    .Q1(\fft_output1024[387] ), .F0(\fft_output1024[354].sig_373.FeedThruLUT ), 
    .F1(\fft_output1024[355].sig_374.FeedThruLUT ));
  SLICE_2527 SLICE_2527( .DI1(\fft_output1024[357].sig_376.FeedThruLUT ), 
    .DI0(\fft_output1024[356].sig_375.FeedThruLUT ), 
    .D1(\fft_output1024[357] ), .B0(\fft_output1024[356] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[388] ), 
    .Q1(\fft_output1024[389] ), .F0(\fft_output1024[356].sig_375.FeedThruLUT ), 
    .F1(\fft_output1024[357].sig_376.FeedThruLUT ));
  SLICE_2529 SLICE_2529( .DI1(\fft_output1024[359].sig_378.FeedThruLUT ), 
    .DI0(\fft_output1024[358].sig_377.FeedThruLUT ), 
    .B1(\fft_output1024[359] ), .D0(\fft_output1024[358] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[390] ), 
    .Q1(\fft_output1024[391] ), .F0(\fft_output1024[358].sig_377.FeedThruLUT ), 
    .F1(\fft_output1024[359].sig_378.FeedThruLUT ));
  SLICE_2531 SLICE_2531( .DI1(\fft_output1024[361].sig_380.FeedThruLUT ), 
    .DI0(\fft_output1024[360].sig_379.FeedThruLUT ), 
    .D1(\fft_output1024[361] ), .A0(\fft_output1024[360] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[392] ), 
    .Q1(\fft_output1024[393] ), .F0(\fft_output1024[360].sig_379.FeedThruLUT ), 
    .F1(\fft_output1024[361].sig_380.FeedThruLUT ));
  SLICE_2533 SLICE_2533( .DI1(\fft_output1024[363].sig_382.FeedThruLUT ), 
    .DI0(\fft_output1024[362].sig_381.FeedThruLUT ), 
    .A1(\fft_output1024[363] ), .B0(\fft_output1024[362] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[394] ), 
    .Q1(\fft_output1024[395] ), .F0(\fft_output1024[362].sig_381.FeedThruLUT ), 
    .F1(\fft_output1024[363].sig_382.FeedThruLUT ));
  SLICE_2535 SLICE_2535( .DI1(\fft_output1024[365].sig_384.FeedThruLUT ), 
    .DI0(\fft_output1024[364].sig_383.FeedThruLUT ), 
    .B1(\fft_output1024[365] ), .B0(\fft_output1024[364] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[396] ), 
    .Q1(\fft_output1024[397] ), .F0(\fft_output1024[364].sig_383.FeedThruLUT ), 
    .F1(\fft_output1024[365].sig_384.FeedThruLUT ));
  SLICE_2537 SLICE_2537( .DI1(\fft_output1024[367].sig_386.FeedThruLUT ), 
    .DI0(\fft_output1024[366].sig_385.FeedThruLUT ), 
    .B1(\fft_output1024[367] ), .A0(\fft_output1024[366] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[398] ), 
    .Q1(\fft_output1024[399] ), .F0(\fft_output1024[366].sig_385.FeedThruLUT ), 
    .F1(\fft_output1024[367].sig_386.FeedThruLUT ));
  SLICE_2539 SLICE_2539( .DI1(\fft_output1024[369].sig_388.FeedThruLUT ), 
    .DI0(\fft_output1024[368].sig_387.FeedThruLUT ), 
    .C1(\fft_output1024[369] ), .B0(\fft_output1024[368] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[400] ), 
    .Q1(\fft_output1024[401] ), .F0(\fft_output1024[368].sig_387.FeedThruLUT ), 
    .F1(\fft_output1024[369].sig_388.FeedThruLUT ));
  SLICE_2541 SLICE_2541( .DI1(\fft_output1024[371].sig_390.FeedThruLUT ), 
    .DI0(\fft_output1024[370].sig_389.FeedThruLUT ), 
    .A1(\fft_output1024[371] ), .A0(\fft_output1024[370] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[402] ), 
    .Q1(\fft_output1024[403] ), .F0(\fft_output1024[370].sig_389.FeedThruLUT ), 
    .F1(\fft_output1024[371].sig_390.FeedThruLUT ));
  SLICE_2543 SLICE_2543( .DI1(\fft_output1024[373].sig_392.FeedThruLUT ), 
    .DI0(\fft_output1024[372].sig_391.FeedThruLUT ), 
    .D1(\fft_output1024[373] ), .D0(\fft_output1024[372] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[404] ), 
    .Q1(\fft_output1024[405] ), .F0(\fft_output1024[372].sig_391.FeedThruLUT ), 
    .F1(\fft_output1024[373].sig_392.FeedThruLUT ));
  SLICE_2545 SLICE_2545( .DI1(\fft_output1024[375].sig_394.FeedThruLUT ), 
    .DI0(\fft_output1024[374].sig_393.FeedThruLUT ), 
    .B1(\fft_output1024[375] ), .D0(\fft_output1024[374] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[406] ), 
    .Q1(\fft_output1024[407] ), .F0(\fft_output1024[374].sig_393.FeedThruLUT ), 
    .F1(\fft_output1024[375].sig_394.FeedThruLUT ));
  SLICE_2547 SLICE_2547( .DI1(\fft_output1024[377].sig_396.FeedThruLUT ), 
    .DI0(\fft_output1024[376].sig_395.FeedThruLUT ), 
    .D1(\fft_output1024[377] ), .B0(\fft_output1024[376] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[408] ), 
    .Q1(\fft_output1024[409] ), .F0(\fft_output1024[376].sig_395.FeedThruLUT ), 
    .F1(\fft_output1024[377].sig_396.FeedThruLUT ));
  SLICE_2549 SLICE_2549( .DI1(\fft_output1024[379].sig_398.FeedThruLUT ), 
    .DI0(\fft_output1024[378].sig_397.FeedThruLUT ), 
    .C1(\fft_output1024[379] ), .D0(\fft_output1024[378] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[410] ), 
    .Q1(\fft_output1024[411] ), .F0(\fft_output1024[378].sig_397.FeedThruLUT ), 
    .F1(\fft_output1024[379].sig_398.FeedThruLUT ));
  SLICE_2551 SLICE_2551( .DI1(\fft_output1024[381].sig_400.FeedThruLUT ), 
    .DI0(\fft_output1024[380].sig_399.FeedThruLUT ), 
    .B1(\fft_output1024[381] ), .B0(\fft_output1024[380] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[412] ), 
    .Q1(\fft_output1024[413] ), .F0(\fft_output1024[380].sig_399.FeedThruLUT ), 
    .F1(\fft_output1024[381].sig_400.FeedThruLUT ));
  SLICE_2553 SLICE_2553( .DI1(\fft_output1024[383].sig_402.FeedThruLUT ), 
    .DI0(\fft_output1024[382].sig_401.FeedThruLUT ), 
    .B1(\fft_output1024[383] ), .B0(\fft_output1024[382] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[414] ), 
    .Q1(\fft_output1024[415] ), .F0(\fft_output1024[382].sig_401.FeedThruLUT ), 
    .F1(\fft_output1024[383].sig_402.FeedThruLUT ));
  SLICE_2555 SLICE_2555( .DI1(\fft_output1024[385].sig_404.FeedThruLUT ), 
    .DI0(\fft_output1024[384].sig_403.FeedThruLUT ), 
    .C1(\fft_output1024[385] ), .A0(\fft_output1024[384] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[416] ), 
    .Q1(\fft_output1024[417] ), .F0(\fft_output1024[384].sig_403.FeedThruLUT ), 
    .F1(\fft_output1024[385].sig_404.FeedThruLUT ));
  SLICE_2557 SLICE_2557( .DI1(\fft_output1024[387].sig_406.FeedThruLUT ), 
    .DI0(\fft_output1024[386].sig_405.FeedThruLUT ), 
    .B1(\fft_output1024[387] ), .B0(\fft_output1024[386] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[418] ), 
    .Q1(\fft_output1024[419] ), .F0(\fft_output1024[386].sig_405.FeedThruLUT ), 
    .F1(\fft_output1024[387].sig_406.FeedThruLUT ));
  SLICE_2559 SLICE_2559( .DI1(\fft_output1024[389].sig_408.FeedThruLUT ), 
    .DI0(\fft_output1024[388].sig_407.FeedThruLUT ), 
    .D1(\fft_output1024[389] ), .D0(\fft_output1024[388] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[420] ), 
    .Q1(\fft_output1024[421] ), .F0(\fft_output1024[388].sig_407.FeedThruLUT ), 
    .F1(\fft_output1024[389].sig_408.FeedThruLUT ));
  SLICE_2561 SLICE_2561( .DI1(\fft_output1024[391].sig_410.FeedThruLUT ), 
    .DI0(\fft_output1024[390].sig_409.FeedThruLUT ), 
    .D1(\fft_output1024[391] ), .B0(\fft_output1024[390] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[422] ), 
    .Q1(\fft_output1024[423] ), .F0(\fft_output1024[390].sig_409.FeedThruLUT ), 
    .F1(\fft_output1024[391].sig_410.FeedThruLUT ));
  SLICE_2563 SLICE_2563( .DI1(\fft_output1024[393].sig_412.FeedThruLUT ), 
    .DI0(\fft_output1024[392].sig_411.FeedThruLUT ), 
    .A1(\fft_output1024[393] ), .B0(\fft_output1024[392] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[424] ), 
    .Q1(\fft_output1024[425] ), .F0(\fft_output1024[392].sig_411.FeedThruLUT ), 
    .F1(\fft_output1024[393].sig_412.FeedThruLUT ));
  SLICE_2565 SLICE_2565( .DI1(\fft_output1024[395].sig_414.FeedThruLUT ), 
    .DI0(\fft_output1024[394].sig_413.FeedThruLUT ), 
    .A1(\fft_output1024[395] ), .D0(\fft_output1024[394] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[426] ), 
    .Q1(\fft_output1024[427] ), .F0(\fft_output1024[394].sig_413.FeedThruLUT ), 
    .F1(\fft_output1024[395].sig_414.FeedThruLUT ));
  SLICE_2567 SLICE_2567( .DI1(\fft_output1024[397].sig_416.FeedThruLUT ), 
    .DI0(\fft_output1024[396].sig_415.FeedThruLUT ), 
    .D1(\fft_output1024[397] ), .D0(\fft_output1024[396] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[428] ), 
    .Q1(\fft_output1024[429] ), .F0(\fft_output1024[396].sig_415.FeedThruLUT ), 
    .F1(\fft_output1024[397].sig_416.FeedThruLUT ));
  SLICE_2569 SLICE_2569( .DI1(\fft_output1024[399].sig_418.FeedThruLUT ), 
    .DI0(\fft_output1024[398].sig_417.FeedThruLUT ), 
    .B1(\fft_output1024[399] ), .A0(\fft_output1024[398] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[430] ), 
    .Q1(\fft_output1024[431] ), .F0(\fft_output1024[398].sig_417.FeedThruLUT ), 
    .F1(\fft_output1024[399].sig_418.FeedThruLUT ));
  SLICE_2571 SLICE_2571( .DI1(\fft_output1024[401].sig_420.FeedThruLUT ), 
    .DI0(\fft_output1024[400].sig_419.FeedThruLUT ), 
    .D1(\fft_output1024[401] ), .A0(\fft_output1024[400] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[432] ), 
    .Q1(\fft_output1024[433] ), .F0(\fft_output1024[400].sig_419.FeedThruLUT ), 
    .F1(\fft_output1024[401].sig_420.FeedThruLUT ));
  SLICE_2573 SLICE_2573( .DI1(\fft_output1024[403].sig_422.FeedThruLUT ), 
    .DI0(\fft_output1024[402].sig_421.FeedThruLUT ), 
    .C1(\fft_output1024[403] ), .B0(\fft_output1024[402] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[434] ), 
    .Q1(\fft_output1024[435] ), .F0(\fft_output1024[402].sig_421.FeedThruLUT ), 
    .F1(\fft_output1024[403].sig_422.FeedThruLUT ));
  SLICE_2575 SLICE_2575( .DI1(\fft_output1024[405].sig_424.FeedThruLUT ), 
    .DI0(\fft_output1024[404].sig_423.FeedThruLUT ), 
    .B1(\fft_output1024[405] ), .A0(\fft_output1024[404] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[436] ), 
    .Q1(\fft_output1024[437] ), .F0(\fft_output1024[404].sig_423.FeedThruLUT ), 
    .F1(\fft_output1024[405].sig_424.FeedThruLUT ));
  SLICE_2577 SLICE_2577( .DI1(\fft_output1024[407].sig_426.FeedThruLUT ), 
    .DI0(\fft_output1024[406].sig_425.FeedThruLUT ), 
    .D1(\fft_output1024[407] ), .A0(\fft_output1024[406] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[438] ), 
    .Q1(\fft_output1024[439] ), .F0(\fft_output1024[406].sig_425.FeedThruLUT ), 
    .F1(\fft_output1024[407].sig_426.FeedThruLUT ));
  SLICE_2579 SLICE_2579( .DI1(\fft_output1024[409].sig_428.FeedThruLUT ), 
    .DI0(\fft_output1024[408].sig_427.FeedThruLUT ), 
    .B1(\fft_output1024[409] ), .C0(\fft_output1024[408] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[440] ), 
    .Q1(\fft_output1024[441] ), .F0(\fft_output1024[408].sig_427.FeedThruLUT ), 
    .F1(\fft_output1024[409].sig_428.FeedThruLUT ));
  SLICE_2581 SLICE_2581( .DI1(\fft_output1024[411].sig_430.FeedThruLUT ), 
    .DI0(\fft_output1024[410].sig_429.FeedThruLUT ), 
    .C1(\fft_output1024[411] ), .A0(\fft_output1024[410] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[442] ), 
    .Q1(\fft_output1024[443] ), .F0(\fft_output1024[410].sig_429.FeedThruLUT ), 
    .F1(\fft_output1024[411].sig_430.FeedThruLUT ));
  SLICE_2583 SLICE_2583( .DI1(\fft_output1024[413].sig_432.FeedThruLUT ), 
    .DI0(\fft_output1024[412].sig_431.FeedThruLUT ), 
    .B1(\fft_output1024[413] ), .D0(\fft_output1024[412] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[444] ), 
    .Q1(\fft_output1024[445] ), .F0(\fft_output1024[412].sig_431.FeedThruLUT ), 
    .F1(\fft_output1024[413].sig_432.FeedThruLUT ));
  SLICE_2585 SLICE_2585( .DI1(\fft_output1024[415].sig_434.FeedThruLUT ), 
    .DI0(\fft_output1024[414].sig_433.FeedThruLUT ), 
    .D1(\fft_output1024[415] ), .B0(\fft_output1024[414] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[446] ), 
    .Q1(\fft_output1024[447] ), .F0(\fft_output1024[414].sig_433.FeedThruLUT ), 
    .F1(\fft_output1024[415].sig_434.FeedThruLUT ));
  SLICE_2587 SLICE_2587( .DI1(\fft_output1024[417].sig_436.FeedThruLUT ), 
    .DI0(\fft_output1024[416].sig_435.FeedThruLUT ), 
    .B1(\fft_output1024[417] ), .C0(\fft_output1024[416] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[448] ), 
    .Q1(\fft_output1024[449] ), .F0(\fft_output1024[416].sig_435.FeedThruLUT ), 
    .F1(\fft_output1024[417].sig_436.FeedThruLUT ));
  SLICE_2589 SLICE_2589( .DI1(\fft_output1024[419].sig_438.FeedThruLUT ), 
    .DI0(\fft_output1024[418].sig_437.FeedThruLUT ), 
    .B1(\fft_output1024[419] ), .B0(\fft_output1024[418] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[450] ), 
    .Q1(\fft_output1024[451] ), .F0(\fft_output1024[418].sig_437.FeedThruLUT ), 
    .F1(\fft_output1024[419].sig_438.FeedThruLUT ));
  SLICE_2591 SLICE_2591( .DI1(\fft_output1024[421].sig_440.FeedThruLUT ), 
    .DI0(\fft_output1024[420].sig_439.FeedThruLUT ), 
    .D1(\fft_output1024[421] ), .B0(\fft_output1024[420] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[452] ), 
    .Q1(\fft_output1024[453] ), .F0(\fft_output1024[420].sig_439.FeedThruLUT ), 
    .F1(\fft_output1024[421].sig_440.FeedThruLUT ));
  SLICE_2593 SLICE_2593( .DI1(\fft_output1024[423].sig_442.FeedThruLUT ), 
    .DI0(\fft_output1024[422].sig_441.FeedThruLUT ), 
    .B1(\fft_output1024[423] ), .C0(\fft_output1024[422] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[454] ), 
    .Q1(\fft_output1024[455] ), .F0(\fft_output1024[422].sig_441.FeedThruLUT ), 
    .F1(\fft_output1024[423].sig_442.FeedThruLUT ));
  SLICE_2595 SLICE_2595( .DI1(\fft_output1024[425].sig_444.FeedThruLUT ), 
    .DI0(\fft_output1024[424].sig_443.FeedThruLUT ), 
    .C1(\fft_output1024[425] ), .D0(\fft_output1024[424] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[456] ), 
    .Q1(\fft_output1024[457] ), .F0(\fft_output1024[424].sig_443.FeedThruLUT ), 
    .F1(\fft_output1024[425].sig_444.FeedThruLUT ));
  SLICE_2597 SLICE_2597( .DI1(\fft_output1024[427].sig_446.FeedThruLUT ), 
    .DI0(\fft_output1024[426].sig_445.FeedThruLUT ), 
    .C1(\fft_output1024[427] ), .A0(\fft_output1024[426] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[458] ), 
    .Q1(\fft_output1024[459] ), .F0(\fft_output1024[426].sig_445.FeedThruLUT ), 
    .F1(\fft_output1024[427].sig_446.FeedThruLUT ));
  SLICE_2599 SLICE_2599( .DI1(\fft_output1024[429].sig_448.FeedThruLUT ), 
    .DI0(\fft_output1024[428].sig_447.FeedThruLUT ), 
    .B1(\fft_output1024[429] ), .B0(\fft_output1024[428] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[460] ), 
    .Q1(\fft_output1024[461] ), .F0(\fft_output1024[428].sig_447.FeedThruLUT ), 
    .F1(\fft_output1024[429].sig_448.FeedThruLUT ));
  SLICE_2601 SLICE_2601( .DI1(\fft_output1024[431].sig_450.FeedThruLUT ), 
    .DI0(\fft_output1024[430].sig_449.FeedThruLUT ), 
    .B1(\fft_output1024[431] ), .D0(\fft_output1024[430] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[462] ), 
    .Q1(\fft_output1024[463] ), .F0(\fft_output1024[430].sig_449.FeedThruLUT ), 
    .F1(\fft_output1024[431].sig_450.FeedThruLUT ));
  SLICE_2603 SLICE_2603( .DI1(\fft_output1024[433].sig_452.FeedThruLUT ), 
    .DI0(\fft_output1024[432].sig_451.FeedThruLUT ), 
    .D1(\fft_output1024[433] ), .C0(\fft_output1024[432] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[464] ), 
    .Q1(\fft_output1024[465] ), .F0(\fft_output1024[432].sig_451.FeedThruLUT ), 
    .F1(\fft_output1024[433].sig_452.FeedThruLUT ));
  SLICE_2605 SLICE_2605( .DI1(\fft_output1024[435].sig_454.FeedThruLUT ), 
    .DI0(\fft_output1024[434].sig_453.FeedThruLUT ), 
    .B1(\fft_output1024[435] ), .B0(\fft_output1024[434] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[466] ), 
    .Q1(\fft_output1024[467] ), .F0(\fft_output1024[434].sig_453.FeedThruLUT ), 
    .F1(\fft_output1024[435].sig_454.FeedThruLUT ));
  SLICE_2607 SLICE_2607( .DI1(\fft_output1024[437].sig_456.FeedThruLUT ), 
    .DI0(\fft_output1024[436].sig_455.FeedThruLUT ), 
    .B1(\fft_output1024[437] ), .B0(\fft_output1024[436] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[468] ), 
    .Q1(\fft_output1024[469] ), .F0(\fft_output1024[436].sig_455.FeedThruLUT ), 
    .F1(\fft_output1024[437].sig_456.FeedThruLUT ));
  SLICE_2609 SLICE_2609( .DI1(\fft_output1024[439].sig_458.FeedThruLUT ), 
    .DI0(\fft_output1024[438].sig_457.FeedThruLUT ), 
    .D1(\fft_output1024[439] ), .D0(\fft_output1024[438] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[470] ), 
    .Q1(\fft_output1024[471] ), .F0(\fft_output1024[438].sig_457.FeedThruLUT ), 
    .F1(\fft_output1024[439].sig_458.FeedThruLUT ));
  SLICE_2611 SLICE_2611( .DI1(\fft_output1024[441].sig_460.FeedThruLUT ), 
    .DI0(\fft_output1024[440].sig_459.FeedThruLUT ), 
    .A1(\fft_output1024[441] ), .A0(\fft_output1024[440] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[472] ), 
    .Q1(\fft_output1024[473] ), .F0(\fft_output1024[440].sig_459.FeedThruLUT ), 
    .F1(\fft_output1024[441].sig_460.FeedThruLUT ));
  SLICE_2613 SLICE_2613( .DI1(\fft_output1024[443].sig_462.FeedThruLUT ), 
    .DI0(\fft_output1024[442].sig_461.FeedThruLUT ), 
    .C1(\fft_output1024[443] ), .A0(\fft_output1024[442] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[474] ), 
    .Q1(\fft_output1024[475] ), .F0(\fft_output1024[442].sig_461.FeedThruLUT ), 
    .F1(\fft_output1024[443].sig_462.FeedThruLUT ));
  SLICE_2615 SLICE_2615( .DI1(\fft_output1024[445].sig_464.FeedThruLUT ), 
    .DI0(\fft_output1024[444].sig_463.FeedThruLUT ), 
    .B1(\fft_output1024[445] ), .D0(\fft_output1024[444] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[476] ), 
    .Q1(\fft_output1024[477] ), .F0(\fft_output1024[444].sig_463.FeedThruLUT ), 
    .F1(\fft_output1024[445].sig_464.FeedThruLUT ));
  SLICE_2617 SLICE_2617( .DI1(\fft_output1024[447].sig_466.FeedThruLUT ), 
    .DI0(\fft_output1024[446].sig_465.FeedThruLUT ), 
    .D1(\fft_output1024[447] ), .D0(\fft_output1024[446] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[478] ), 
    .Q1(\fft_output1024[479] ), .F0(\fft_output1024[446].sig_465.FeedThruLUT ), 
    .F1(\fft_output1024[447].sig_466.FeedThruLUT ));
  SLICE_2619 SLICE_2619( .DI1(\fft_output1024[449].sig_468.FeedThruLUT ), 
    .DI0(\fft_output1024[448].sig_467.FeedThruLUT ), 
    .D1(\fft_output1024[449] ), .C0(\fft_output1024[448] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[480] ), 
    .Q1(\fft_output1024[481] ), .F0(\fft_output1024[448].sig_467.FeedThruLUT ), 
    .F1(\fft_output1024[449].sig_468.FeedThruLUT ));
  SLICE_2621 SLICE_2621( .DI1(\fft_output1024[451].sig_470.FeedThruLUT ), 
    .DI0(\fft_output1024[450].sig_469.FeedThruLUT ), 
    .C1(\fft_output1024[451] ), .A0(\fft_output1024[450] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[482] ), 
    .Q1(\fft_output1024[483] ), .F0(\fft_output1024[450].sig_469.FeedThruLUT ), 
    .F1(\fft_output1024[451].sig_470.FeedThruLUT ));
  SLICE_2623 SLICE_2623( .DI1(\fft_output1024[453].sig_472.FeedThruLUT ), 
    .DI0(\fft_output1024[452].sig_471.FeedThruLUT ), 
    .C1(\fft_output1024[453] ), .A0(\fft_output1024[452] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[484] ), 
    .Q1(\fft_output1024[485] ), .F0(\fft_output1024[452].sig_471.FeedThruLUT ), 
    .F1(\fft_output1024[453].sig_472.FeedThruLUT ));
  SLICE_2625 SLICE_2625( .DI1(\fft_output1024[455].sig_474.FeedThruLUT ), 
    .DI0(\fft_output1024[454].sig_473.FeedThruLUT ), 
    .D1(\fft_output1024[455] ), .D0(\fft_output1024[454] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[486] ), 
    .Q1(\fft_output1024[487] ), .F0(\fft_output1024[454].sig_473.FeedThruLUT ), 
    .F1(\fft_output1024[455].sig_474.FeedThruLUT ));
  SLICE_2627 SLICE_2627( .DI1(\fft_output1024[457].sig_476.FeedThruLUT ), 
    .DI0(\fft_output1024[456].sig_475.FeedThruLUT ), 
    .D1(\fft_output1024[457] ), .D0(\fft_output1024[456] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[488] ), 
    .Q1(\fft_output1024[489] ), .F0(\fft_output1024[456].sig_475.FeedThruLUT ), 
    .F1(\fft_output1024[457].sig_476.FeedThruLUT ));
  SLICE_2629 SLICE_2629( .DI1(\fft_output1024[459].sig_478.FeedThruLUT ), 
    .DI0(\fft_output1024[458].sig_477.FeedThruLUT ), 
    .B1(\fft_output1024[459] ), .D0(\fft_output1024[458] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[490] ), 
    .Q1(\fft_output1024[491] ), .F0(\fft_output1024[458].sig_477.FeedThruLUT ), 
    .F1(\fft_output1024[459].sig_478.FeedThruLUT ));
  SLICE_2631 SLICE_2631( .DI1(\fft_output1024[461].sig_480.FeedThruLUT ), 
    .DI0(\fft_output1024[460].sig_479.FeedThruLUT ), 
    .D1(\fft_output1024[461] ), .A0(\fft_output1024[460] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[492] ), 
    .Q1(\fft_output1024[493] ), .F0(\fft_output1024[460].sig_479.FeedThruLUT ), 
    .F1(\fft_output1024[461].sig_480.FeedThruLUT ));
  SLICE_2633 SLICE_2633( .DI1(\fft_output1024[463].sig_482.FeedThruLUT ), 
    .DI0(\fft_output1024[462].sig_481.FeedThruLUT ), 
    .A1(\fft_output1024[463] ), .C0(\fft_output1024[462] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[494] ), 
    .Q1(\fft_output1024[495] ), .F0(\fft_output1024[462].sig_481.FeedThruLUT ), 
    .F1(\fft_output1024[463].sig_482.FeedThruLUT ));
  SLICE_2635 SLICE_2635( .DI1(\fft_output1024[465].sig_484.FeedThruLUT ), 
    .DI0(\fft_output1024[464].sig_483.FeedThruLUT ), 
    .D1(\fft_output1024[465] ), .B0(\fft_output1024[464] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[496] ), 
    .Q1(\fft_output1024[497] ), .F0(\fft_output1024[464].sig_483.FeedThruLUT ), 
    .F1(\fft_output1024[465].sig_484.FeedThruLUT ));
  SLICE_2637 SLICE_2637( .DI1(\fft_output1024[467].sig_486.FeedThruLUT ), 
    .DI0(\fft_output1024[466].sig_485.FeedThruLUT ), 
    .C1(\fft_output1024[467] ), .C0(\fft_output1024[466] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[498] ), 
    .Q1(\fft_output1024[499] ), .F0(\fft_output1024[466].sig_485.FeedThruLUT ), 
    .F1(\fft_output1024[467].sig_486.FeedThruLUT ));
  SLICE_2639 SLICE_2639( .DI1(\fft_output1024[469].sig_488.FeedThruLUT ), 
    .DI0(\fft_output1024[468].sig_487.FeedThruLUT ), 
    .B1(\fft_output1024[469] ), .D0(\fft_output1024[468] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[500] ), 
    .Q1(\fft_output1024[501] ), .F0(\fft_output1024[468].sig_487.FeedThruLUT ), 
    .F1(\fft_output1024[469].sig_488.FeedThruLUT ));
  SLICE_2641 SLICE_2641( .DI1(\fft_output1024[471].sig_490.FeedThruLUT ), 
    .DI0(\fft_output1024[470].sig_489.FeedThruLUT ), 
    .B1(\fft_output1024[471] ), .C0(\fft_output1024[470] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[502] ), 
    .Q1(\fft_output1024[503] ), .F0(\fft_output1024[470].sig_489.FeedThruLUT ), 
    .F1(\fft_output1024[471].sig_490.FeedThruLUT ));
  SLICE_2643 SLICE_2643( .DI1(\fft_output1024[473].sig_492.FeedThruLUT ), 
    .DI0(\fft_output1024[472].sig_491.FeedThruLUT ), 
    .C1(\fft_output1024[473] ), .B0(\fft_output1024[472] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[504] ), 
    .Q1(\fft_output1024[505] ), .F0(\fft_output1024[472].sig_491.FeedThruLUT ), 
    .F1(\fft_output1024[473].sig_492.FeedThruLUT ));
  SLICE_2645 SLICE_2645( .DI1(\fft_output1024[475].sig_494.FeedThruLUT ), 
    .DI0(\fft_output1024[474].sig_493.FeedThruLUT ), 
    .D1(\fft_output1024[475] ), .A0(\fft_output1024[474] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[506] ), 
    .Q1(\fft_output1024[507] ), .F0(\fft_output1024[474].sig_493.FeedThruLUT ), 
    .F1(\fft_output1024[475].sig_494.FeedThruLUT ));
  SLICE_2647 SLICE_2647( .DI1(\fft_output1024[477].sig_496.FeedThruLUT ), 
    .DI0(\fft_output1024[476].sig_495.FeedThruLUT ), 
    .C1(\fft_output1024[477] ), .B0(\fft_output1024[476] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[508] ), 
    .Q1(\fft_output1024[509] ), .F0(\fft_output1024[476].sig_495.FeedThruLUT ), 
    .F1(\fft_output1024[477].sig_496.FeedThruLUT ));
  SLICE_2649 SLICE_2649( .DI1(\fft_output1024[479].sig_498.FeedThruLUT ), 
    .DI0(\fft_output1024[478].sig_497.FeedThruLUT ), 
    .C1(\fft_output1024[479] ), .B0(\fft_output1024[478] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[510] ), 
    .Q1(\fft_output1024[511] ), .F0(\fft_output1024[478].sig_497.FeedThruLUT ), 
    .F1(\fft_output1024[479].sig_498.FeedThruLUT ));
  SLICE_2651 SLICE_2651( .DI1(\fft_output1024[481].sig_500.FeedThruLUT ), 
    .DI0(\fft_output1024[480].sig_499.FeedThruLUT ), 
    .B1(\fft_output1024[481] ), .B0(\fft_output1024[480] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[512] ), 
    .Q1(\fft_output1024[513] ), .F0(\fft_output1024[480].sig_499.FeedThruLUT ), 
    .F1(\fft_output1024[481].sig_500.FeedThruLUT ));
  SLICE_2653 SLICE_2653( .DI1(\fft_output1024[483].sig_502.FeedThruLUT ), 
    .DI0(\fft_output1024[482].sig_501.FeedThruLUT ), 
    .C1(\fft_output1024[483] ), .D0(\fft_output1024[482] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[514] ), 
    .Q1(\fft_output1024[515] ), .F0(\fft_output1024[482].sig_501.FeedThruLUT ), 
    .F1(\fft_output1024[483].sig_502.FeedThruLUT ));
  SLICE_2655 SLICE_2655( .DI1(\fft_output1024[485].sig_504.FeedThruLUT ), 
    .DI0(\fft_output1024[484].sig_503.FeedThruLUT ), 
    .D1(\fft_output1024[485] ), .B0(\fft_output1024[484] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[516] ), 
    .Q1(\fft_output1024[517] ), .F0(\fft_output1024[484].sig_503.FeedThruLUT ), 
    .F1(\fft_output1024[485].sig_504.FeedThruLUT ));
  SLICE_2657 SLICE_2657( .DI1(\fft_output1024[487].sig_506.FeedThruLUT ), 
    .DI0(\fft_output1024[486].sig_505.FeedThruLUT ), 
    .B1(\fft_output1024[487] ), .C0(\fft_output1024[486] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[518] ), 
    .Q1(\fft_output1024[519] ), .F0(\fft_output1024[486].sig_505.FeedThruLUT ), 
    .F1(\fft_output1024[487].sig_506.FeedThruLUT ));
  SLICE_2659 SLICE_2659( .DI1(\fft_output1024[489].sig_508.FeedThruLUT ), 
    .DI0(\fft_output1024[488].sig_507.FeedThruLUT ), 
    .B1(\fft_output1024[489] ), .D0(\fft_output1024[488] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[520] ), 
    .Q1(\fft_output1024[521] ), .F0(\fft_output1024[488].sig_507.FeedThruLUT ), 
    .F1(\fft_output1024[489].sig_508.FeedThruLUT ));
  SLICE_2661 SLICE_2661( .DI1(\fft_output1024[491].sig_510.FeedThruLUT ), 
    .DI0(\fft_output1024[490].sig_509.FeedThruLUT ), 
    .D1(\fft_output1024[491] ), .C0(\fft_output1024[490] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[522] ), 
    .Q1(\fft_output1024[523] ), .F0(\fft_output1024[490].sig_509.FeedThruLUT ), 
    .F1(\fft_output1024[491].sig_510.FeedThruLUT ));
  SLICE_2663 SLICE_2663( .DI1(\fft_output1024[493].sig_512.FeedThruLUT ), 
    .DI0(\fft_output1024[492].sig_511.FeedThruLUT ), 
    .B1(\fft_output1024[493] ), .A0(\fft_output1024[492] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[524] ), 
    .Q1(\fft_output1024[525] ), .F0(\fft_output1024[492].sig_511.FeedThruLUT ), 
    .F1(\fft_output1024[493].sig_512.FeedThruLUT ));
  SLICE_2665 SLICE_2665( .DI1(\fft_output1024[495].sig_514.FeedThruLUT ), 
    .DI0(\fft_output1024[494].sig_513.FeedThruLUT ), 
    .B1(\fft_output1024[495] ), .A0(\fft_output1024[494] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[526] ), 
    .Q1(\fft_output1024[527] ), .F0(\fft_output1024[494].sig_513.FeedThruLUT ), 
    .F1(\fft_output1024[495].sig_514.FeedThruLUT ));
  SLICE_2667 SLICE_2667( .DI1(\fft_output1024[497].sig_516.FeedThruLUT ), 
    .DI0(\fft_output1024[496].sig_515.FeedThruLUT ), 
    .A1(\fft_output1024[497] ), .D0(\fft_output1024[496] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[528] ), 
    .Q1(\fft_output1024[529] ), .F0(\fft_output1024[496].sig_515.FeedThruLUT ), 
    .F1(\fft_output1024[497].sig_516.FeedThruLUT ));
  SLICE_2669 SLICE_2669( .DI1(\fft_output1024[499].sig_518.FeedThruLUT ), 
    .DI0(\fft_output1024[498].sig_517.FeedThruLUT ), 
    .D1(\fft_output1024[499] ), .D0(\fft_output1024[498] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[530] ), 
    .Q1(\fft_output1024[531] ), .F0(\fft_output1024[498].sig_517.FeedThruLUT ), 
    .F1(\fft_output1024[499].sig_518.FeedThruLUT ));
  SLICE_2671 SLICE_2671( .DI1(\fft_output1024[501].sig_520.FeedThruLUT ), 
    .DI0(\fft_output1024[500].sig_519.FeedThruLUT ), 
    .A1(\fft_output1024[501] ), .D0(\fft_output1024[500] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[532] ), 
    .Q1(\fft_output1024[533] ), .F0(\fft_output1024[500].sig_519.FeedThruLUT ), 
    .F1(\fft_output1024[501].sig_520.FeedThruLUT ));
  SLICE_2673 SLICE_2673( .DI1(\fft_output1024[503].sig_522.FeedThruLUT ), 
    .DI0(\fft_output1024[502].sig_521.FeedThruLUT ), 
    .B1(\fft_output1024[503] ), .A0(\fft_output1024[502] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[534] ), 
    .Q1(\fft_output1024[535] ), .F0(\fft_output1024[502].sig_521.FeedThruLUT ), 
    .F1(\fft_output1024[503].sig_522.FeedThruLUT ));
  SLICE_2675 SLICE_2675( .DI1(\fft_output1024[505].sig_524.FeedThruLUT ), 
    .DI0(\fft_output1024[504].sig_523.FeedThruLUT ), 
    .B1(\fft_output1024[505] ), .B0(\fft_output1024[504] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[536] ), 
    .Q1(\fft_output1024[537] ), .F0(\fft_output1024[504].sig_523.FeedThruLUT ), 
    .F1(\fft_output1024[505].sig_524.FeedThruLUT ));
  SLICE_2677 SLICE_2677( .DI1(\fft_output1024[507].sig_526.FeedThruLUT ), 
    .DI0(\fft_output1024[506].sig_525.FeedThruLUT ), 
    .C1(\fft_output1024[507] ), .B0(\fft_output1024[506] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[538] ), 
    .Q1(\fft_output1024[539] ), .F0(\fft_output1024[506].sig_525.FeedThruLUT ), 
    .F1(\fft_output1024[507].sig_526.FeedThruLUT ));
  SLICE_2679 SLICE_2679( .DI1(\fft_output1024[509].sig_528.FeedThruLUT ), 
    .DI0(\fft_output1024[508].sig_527.FeedThruLUT ), 
    .D1(\fft_output1024[509] ), .D0(\fft_output1024[508] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[540] ), 
    .Q1(\fft_output1024[541] ), .F0(\fft_output1024[508].sig_527.FeedThruLUT ), 
    .F1(\fft_output1024[509].sig_528.FeedThruLUT ));
  SLICE_2681 SLICE_2681( .DI1(\fft_output1024[511].sig_530.FeedThruLUT ), 
    .DI0(\fft_output1024[510].sig_529.FeedThruLUT ), 
    .B1(\fft_output1024[511] ), .C0(\fft_output1024[510] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[542] ), 
    .Q1(\fft_output1024[543] ), .F0(\fft_output1024[510].sig_529.FeedThruLUT ), 
    .F1(\fft_output1024[511].sig_530.FeedThruLUT ));
  SLICE_2683 SLICE_2683( .DI1(\fft_output1024[513].sig_532.FeedThruLUT ), 
    .DI0(\fft_output1024[512].sig_531.FeedThruLUT ), 
    .D1(\fft_output1024[513] ), .A0(\fft_output1024[512] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[544] ), 
    .Q1(\fft_output1024[545] ), .F0(\fft_output1024[512].sig_531.FeedThruLUT ), 
    .F1(\fft_output1024[513].sig_532.FeedThruLUT ));
  SLICE_2685 SLICE_2685( .DI1(\fft_output1024[515].sig_534.FeedThruLUT ), 
    .DI0(\fft_output1024[514].sig_533.FeedThruLUT ), 
    .D1(\fft_output1024[515] ), .B0(\fft_output1024[514] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[546] ), 
    .Q1(\fft_output1024[547] ), .F0(\fft_output1024[514].sig_533.FeedThruLUT ), 
    .F1(\fft_output1024[515].sig_534.FeedThruLUT ));
  SLICE_2687 SLICE_2687( .DI1(\fft_output1024[517].sig_536.FeedThruLUT ), 
    .DI0(\fft_output1024[516].sig_535.FeedThruLUT ), 
    .D1(\fft_output1024[517] ), .A0(\fft_output1024[516] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[548] ), 
    .Q1(\fft_output1024[549] ), .F0(\fft_output1024[516].sig_535.FeedThruLUT ), 
    .F1(\fft_output1024[517].sig_536.FeedThruLUT ));
  SLICE_2689 SLICE_2689( .DI1(\fft_output1024[519].sig_538.FeedThruLUT ), 
    .DI0(\fft_output1024[518].sig_537.FeedThruLUT ), 
    .A1(\fft_output1024[519] ), .C0(\fft_output1024[518] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[550] ), 
    .Q1(\fft_output1024[551] ), .F0(\fft_output1024[518].sig_537.FeedThruLUT ), 
    .F1(\fft_output1024[519].sig_538.FeedThruLUT ));
  SLICE_2691 SLICE_2691( .DI1(\fft_output1024[521].sig_540.FeedThruLUT ), 
    .DI0(\fft_output1024[520].sig_539.FeedThruLUT ), 
    .D1(\fft_output1024[521] ), .D0(\fft_output1024[520] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[552] ), 
    .Q1(\fft_output1024[553] ), .F0(\fft_output1024[520].sig_539.FeedThruLUT ), 
    .F1(\fft_output1024[521].sig_540.FeedThruLUT ));
  SLICE_2693 SLICE_2693( .DI1(\fft_output1024[523].sig_542.FeedThruLUT ), 
    .DI0(\fft_output1024[522].sig_541.FeedThruLUT ), 
    .C1(\fft_output1024[523] ), .D0(\fft_output1024[522] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[554] ), 
    .Q1(\fft_output1024[555] ), .F0(\fft_output1024[522].sig_541.FeedThruLUT ), 
    .F1(\fft_output1024[523].sig_542.FeedThruLUT ));
  SLICE_2695 SLICE_2695( .DI1(\fft_output1024[525].sig_544.FeedThruLUT ), 
    .DI0(\fft_output1024[524].sig_543.FeedThruLUT ), 
    .B1(\fft_output1024[525] ), .A0(\fft_output1024[524] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[556] ), 
    .Q1(\fft_output1024[557] ), .F0(\fft_output1024[524].sig_543.FeedThruLUT ), 
    .F1(\fft_output1024[525].sig_544.FeedThruLUT ));
  SLICE_2697 SLICE_2697( .DI1(\fft_output1024[527].sig_546.FeedThruLUT ), 
    .DI0(\fft_output1024[526].sig_545.FeedThruLUT ), 
    .A1(\fft_output1024[527] ), .B0(\fft_output1024[526] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[558] ), 
    .Q1(\fft_output1024[559] ), .F0(\fft_output1024[526].sig_545.FeedThruLUT ), 
    .F1(\fft_output1024[527].sig_546.FeedThruLUT ));
  SLICE_2699 SLICE_2699( .DI1(\fft_output1024[529].sig_548.FeedThruLUT ), 
    .DI0(\fft_output1024[528].sig_547.FeedThruLUT ), 
    .D1(\fft_output1024[529] ), .D0(\fft_output1024[528] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[560] ), 
    .Q1(\fft_output1024[561] ), .F0(\fft_output1024[528].sig_547.FeedThruLUT ), 
    .F1(\fft_output1024[529].sig_548.FeedThruLUT ));
  SLICE_2701 SLICE_2701( .DI1(\fft_output1024[531].sig_550.FeedThruLUT ), 
    .DI0(\fft_output1024[530].sig_549.FeedThruLUT ), 
    .B1(\fft_output1024[531] ), .B0(\fft_output1024[530] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[562] ), 
    .Q1(\fft_output1024[563] ), .F0(\fft_output1024[530].sig_549.FeedThruLUT ), 
    .F1(\fft_output1024[531].sig_550.FeedThruLUT ));
  SLICE_2703 SLICE_2703( .DI1(\fft_output1024[533].sig_552.FeedThruLUT ), 
    .DI0(\fft_output1024[532].sig_551.FeedThruLUT ), 
    .B1(\fft_output1024[533] ), .B0(\fft_output1024[532] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[564] ), 
    .Q1(\fft_output1024[565] ), .F0(\fft_output1024[532].sig_551.FeedThruLUT ), 
    .F1(\fft_output1024[533].sig_552.FeedThruLUT ));
  SLICE_2705 SLICE_2705( .DI1(\fft_output1024[535].sig_554.FeedThruLUT ), 
    .DI0(\fft_output1024[534].sig_553.FeedThruLUT ), 
    .D1(\fft_output1024[535] ), .A0(\fft_output1024[534] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[566] ), 
    .Q1(\fft_output1024[567] ), .F0(\fft_output1024[534].sig_553.FeedThruLUT ), 
    .F1(\fft_output1024[535].sig_554.FeedThruLUT ));
  SLICE_2707 SLICE_2707( .DI1(\fft_output1024[537].sig_556.FeedThruLUT ), 
    .DI0(\fft_output1024[536].sig_555.FeedThruLUT ), 
    .B1(\fft_output1024[537] ), .B0(\fft_output1024[536] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[568] ), 
    .Q1(\fft_output1024[569] ), .F0(\fft_output1024[536].sig_555.FeedThruLUT ), 
    .F1(\fft_output1024[537].sig_556.FeedThruLUT ));
  SLICE_2709 SLICE_2709( .DI1(\fft_output1024[539].sig_558.FeedThruLUT ), 
    .DI0(\fft_output1024[538].sig_557.FeedThruLUT ), 
    .B1(\fft_output1024[539] ), .C0(\fft_output1024[538] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[570] ), 
    .Q1(\fft_output1024[571] ), .F0(\fft_output1024[538].sig_557.FeedThruLUT ), 
    .F1(\fft_output1024[539].sig_558.FeedThruLUT ));
  SLICE_2711 SLICE_2711( .DI1(\fft_output1024[541].sig_560.FeedThruLUT ), 
    .DI0(\fft_output1024[540].sig_559.FeedThruLUT ), 
    .D1(\fft_output1024[541] ), .C0(\fft_output1024[540] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[572] ), 
    .Q1(\fft_output1024[573] ), .F0(\fft_output1024[540].sig_559.FeedThruLUT ), 
    .F1(\fft_output1024[541].sig_560.FeedThruLUT ));
  SLICE_2713 SLICE_2713( .DI1(\fft_output1024[543].sig_562.FeedThruLUT ), 
    .DI0(\fft_output1024[542].sig_561.FeedThruLUT ), 
    .A1(\fft_output1024[543] ), .C0(\fft_output1024[542] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[574] ), 
    .Q1(\fft_output1024[575] ), .F0(\fft_output1024[542].sig_561.FeedThruLUT ), 
    .F1(\fft_output1024[543].sig_562.FeedThruLUT ));
  SLICE_2715 SLICE_2715( .DI1(\fft_output1024[545].sig_564.FeedThruLUT ), 
    .DI0(\fft_output1024[544].sig_563.FeedThruLUT ), 
    .D1(\fft_output1024[545] ), .B0(\fft_output1024[544] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[576] ), 
    .Q1(\fft_output1024[577] ), .F0(\fft_output1024[544].sig_563.FeedThruLUT ), 
    .F1(\fft_output1024[545].sig_564.FeedThruLUT ));
  SLICE_2717 SLICE_2717( .DI1(\fft_output1024[547].sig_566.FeedThruLUT ), 
    .DI0(\fft_output1024[546].sig_565.FeedThruLUT ), 
    .D1(\fft_output1024[547] ), .C0(\fft_output1024[546] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[578] ), 
    .Q1(\fft_output1024[579] ), .F0(\fft_output1024[546].sig_565.FeedThruLUT ), 
    .F1(\fft_output1024[547].sig_566.FeedThruLUT ));
  SLICE_2719 SLICE_2719( .DI1(\fft_output1024[549].sig_568.FeedThruLUT ), 
    .DI0(\fft_output1024[548].sig_567.FeedThruLUT ), 
    .B1(\fft_output1024[549] ), .A0(\fft_output1024[548] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[580] ), 
    .Q1(\fft_output1024[581] ), .F0(\fft_output1024[548].sig_567.FeedThruLUT ), 
    .F1(\fft_output1024[549].sig_568.FeedThruLUT ));
  SLICE_2721 SLICE_2721( .DI1(\fft_output1024[551].sig_570.FeedThruLUT ), 
    .DI0(\fft_output1024[550].sig_569.FeedThruLUT ), 
    .A1(\fft_output1024[551] ), .D0(\fft_output1024[550] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[582] ), 
    .Q1(\fft_output1024[583] ), .F0(\fft_output1024[550].sig_569.FeedThruLUT ), 
    .F1(\fft_output1024[551].sig_570.FeedThruLUT ));
  SLICE_2723 SLICE_2723( .DI1(\fft_output1024[553].sig_572.FeedThruLUT ), 
    .DI0(\fft_output1024[552].sig_571.FeedThruLUT ), 
    .A1(\fft_output1024[553] ), .B0(\fft_output1024[552] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[584] ), 
    .Q1(\fft_output1024[585] ), .F0(\fft_output1024[552].sig_571.FeedThruLUT ), 
    .F1(\fft_output1024[553].sig_572.FeedThruLUT ));
  SLICE_2725 SLICE_2725( .DI1(\fft_output1024[555].sig_574.FeedThruLUT ), 
    .DI0(\fft_output1024[554].sig_573.FeedThruLUT ), 
    .B1(\fft_output1024[555] ), .D0(\fft_output1024[554] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[586] ), 
    .Q1(\fft_output1024[587] ), .F0(\fft_output1024[554].sig_573.FeedThruLUT ), 
    .F1(\fft_output1024[555].sig_574.FeedThruLUT ));
  SLICE_2727 SLICE_2727( .DI1(\fft_output1024[557].sig_576.FeedThruLUT ), 
    .DI0(\fft_output1024[556].sig_575.FeedThruLUT ), 
    .B1(\fft_output1024[557] ), .D0(\fft_output1024[556] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[588] ), 
    .Q1(\fft_output1024[589] ), .F0(\fft_output1024[556].sig_575.FeedThruLUT ), 
    .F1(\fft_output1024[557].sig_576.FeedThruLUT ));
  SLICE_2729 SLICE_2729( .DI1(\fft_output1024[559].sig_578.FeedThruLUT ), 
    .DI0(\fft_output1024[558].sig_577.FeedThruLUT ), 
    .B1(\fft_output1024[559] ), .C0(\fft_output1024[558] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[590] ), 
    .Q1(\fft_output1024[591] ), .F0(\fft_output1024[558].sig_577.FeedThruLUT ), 
    .F1(\fft_output1024[559].sig_578.FeedThruLUT ));
  SLICE_2731 SLICE_2731( .DI1(\fft_output1024[561].sig_580.FeedThruLUT ), 
    .DI0(\fft_output1024[560].sig_579.FeedThruLUT ), 
    .D1(\fft_output1024[561] ), .B0(\fft_output1024[560] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[592] ), 
    .Q1(\fft_output1024[593] ), .F0(\fft_output1024[560].sig_579.FeedThruLUT ), 
    .F1(\fft_output1024[561].sig_580.FeedThruLUT ));
  SLICE_2733 SLICE_2733( .DI1(\fft_output1024[563].sig_582.FeedThruLUT ), 
    .DI0(\fft_output1024[562].sig_581.FeedThruLUT ), 
    .A1(\fft_output1024[563] ), .C0(\fft_output1024[562] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[594] ), 
    .Q1(\fft_output1024[595] ), .F0(\fft_output1024[562].sig_581.FeedThruLUT ), 
    .F1(\fft_output1024[563].sig_582.FeedThruLUT ));
  SLICE_2735 SLICE_2735( .DI1(\fft_output1024[565].sig_584.FeedThruLUT ), 
    .DI0(\fft_output1024[564].sig_583.FeedThruLUT ), 
    .D1(\fft_output1024[565] ), .B0(\fft_output1024[564] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[596] ), 
    .Q1(\fft_output1024[597] ), .F0(\fft_output1024[564].sig_583.FeedThruLUT ), 
    .F1(\fft_output1024[565].sig_584.FeedThruLUT ));
  SLICE_2737 SLICE_2737( .DI1(\fft_output1024[567].sig_586.FeedThruLUT ), 
    .DI0(\fft_output1024[566].sig_585.FeedThruLUT ), 
    .B1(\fft_output1024[567] ), .B0(\fft_output1024[566] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[598] ), 
    .Q1(\fft_output1024[599] ), .F0(\fft_output1024[566].sig_585.FeedThruLUT ), 
    .F1(\fft_output1024[567].sig_586.FeedThruLUT ));
  SLICE_2739 SLICE_2739( .DI1(\fft_output1024[569].sig_588.FeedThruLUT ), 
    .DI0(\fft_output1024[568].sig_587.FeedThruLUT ), 
    .C1(\fft_output1024[569] ), .B0(\fft_output1024[568] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[600] ), 
    .Q1(\fft_output1024[601] ), .F0(\fft_output1024[568].sig_587.FeedThruLUT ), 
    .F1(\fft_output1024[569].sig_588.FeedThruLUT ));
  SLICE_2741 SLICE_2741( .DI1(\fft_output1024[571].sig_590.FeedThruLUT ), 
    .DI0(\fft_output1024[570].sig_589.FeedThruLUT ), 
    .B1(\fft_output1024[571] ), .D0(\fft_output1024[570] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[602] ), 
    .Q1(\fft_output1024[603] ), .F0(\fft_output1024[570].sig_589.FeedThruLUT ), 
    .F1(\fft_output1024[571].sig_590.FeedThruLUT ));
  SLICE_2743 SLICE_2743( .DI1(\fft_output1024[573].sig_592.FeedThruLUT ), 
    .DI0(\fft_output1024[572].sig_591.FeedThruLUT ), 
    .B1(\fft_output1024[573] ), .D0(\fft_output1024[572] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[604] ), 
    .Q1(\fft_output1024[605] ), .F0(\fft_output1024[572].sig_591.FeedThruLUT ), 
    .F1(\fft_output1024[573].sig_592.FeedThruLUT ));
  SLICE_2745 SLICE_2745( .DI1(\fft_output1024[575].sig_594.FeedThruLUT ), 
    .DI0(\fft_output1024[574].sig_593.FeedThruLUT ), 
    .A1(\fft_output1024[575] ), .C0(\fft_output1024[574] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[606] ), 
    .Q1(\fft_output1024[607] ), .F0(\fft_output1024[574].sig_593.FeedThruLUT ), 
    .F1(\fft_output1024[575].sig_594.FeedThruLUT ));
  SLICE_2747 SLICE_2747( .DI1(\fft_output1024[577].sig_596.FeedThruLUT ), 
    .DI0(\fft_output1024[576].sig_595.FeedThruLUT ), 
    .D1(\fft_output1024[577] ), .B0(\fft_output1024[576] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[608] ), 
    .Q1(\fft_output1024[609] ), .F0(\fft_output1024[576].sig_595.FeedThruLUT ), 
    .F1(\fft_output1024[577].sig_596.FeedThruLUT ));
  SLICE_2749 SLICE_2749( .DI1(\fft_output1024[579].sig_598.FeedThruLUT ), 
    .DI0(\fft_output1024[578].sig_597.FeedThruLUT ), 
    .D1(\fft_output1024[579] ), .A0(\fft_output1024[578] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[610] ), 
    .Q1(\fft_output1024[611] ), .F0(\fft_output1024[578].sig_597.FeedThruLUT ), 
    .F1(\fft_output1024[579].sig_598.FeedThruLUT ));
  SLICE_2751 SLICE_2751( .DI1(\fft_output1024[581].sig_600.FeedThruLUT ), 
    .DI0(\fft_output1024[580].sig_599.FeedThruLUT ), 
    .D1(\fft_output1024[581] ), .D0(\fft_output1024[580] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[612] ), 
    .Q1(\fft_output1024[613] ), .F0(\fft_output1024[580].sig_599.FeedThruLUT ), 
    .F1(\fft_output1024[581].sig_600.FeedThruLUT ));
  SLICE_2753 SLICE_2753( .DI1(\fft_output1024[583].sig_602.FeedThruLUT ), 
    .DI0(\fft_output1024[582].sig_601.FeedThruLUT ), 
    .D1(\fft_output1024[583] ), .C0(\fft_output1024[582] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[614] ), 
    .Q1(\fft_output1024[615] ), .F0(\fft_output1024[582].sig_601.FeedThruLUT ), 
    .F1(\fft_output1024[583].sig_602.FeedThruLUT ));
  SLICE_2755 SLICE_2755( .DI1(\fft_output1024[585].sig_604.FeedThruLUT ), 
    .DI0(\fft_output1024[584].sig_603.FeedThruLUT ), 
    .B1(\fft_output1024[585] ), .A0(\fft_output1024[584] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[616] ), 
    .Q1(\fft_output1024[617] ), .F0(\fft_output1024[584].sig_603.FeedThruLUT ), 
    .F1(\fft_output1024[585].sig_604.FeedThruLUT ));
  SLICE_2757 SLICE_2757( .DI1(\fft_output1024[587].sig_606.FeedThruLUT ), 
    .DI0(\fft_output1024[586].sig_605.FeedThruLUT ), 
    .B1(\fft_output1024[587] ), .B0(\fft_output1024[586] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[618] ), 
    .Q1(\fft_output1024[619] ), .F0(\fft_output1024[586].sig_605.FeedThruLUT ), 
    .F1(\fft_output1024[587].sig_606.FeedThruLUT ));
  SLICE_2759 SLICE_2759( .DI1(\fft_output1024[589].sig_608.FeedThruLUT ), 
    .DI0(\fft_output1024[588].sig_607.FeedThruLUT ), 
    .A1(\fft_output1024[589] ), .D0(\fft_output1024[588] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[620] ), 
    .Q1(\fft_output1024[621] ), .F0(\fft_output1024[588].sig_607.FeedThruLUT ), 
    .F1(\fft_output1024[589].sig_608.FeedThruLUT ));
  SLICE_2761 SLICE_2761( .DI1(\fft_output1024[591].sig_610.FeedThruLUT ), 
    .DI0(\fft_output1024[590].sig_609.FeedThruLUT ), 
    .A1(\fft_output1024[591] ), .D0(\fft_output1024[590] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[622] ), 
    .Q1(\fft_output1024[623] ), .F0(\fft_output1024[590].sig_609.FeedThruLUT ), 
    .F1(\fft_output1024[591].sig_610.FeedThruLUT ));
  SLICE_2763 SLICE_2763( .DI1(\fft_output1024[593].sig_612.FeedThruLUT ), 
    .DI0(\fft_output1024[592].sig_611.FeedThruLUT ), 
    .D1(\fft_output1024[593] ), .B0(\fft_output1024[592] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[624] ), 
    .Q1(\fft_output1024[625] ), .F0(\fft_output1024[592].sig_611.FeedThruLUT ), 
    .F1(\fft_output1024[593].sig_612.FeedThruLUT ));
  SLICE_2765 SLICE_2765( .DI1(\fft_output1024[595].sig_614.FeedThruLUT ), 
    .DI0(\fft_output1024[594].sig_613.FeedThruLUT ), 
    .D1(\fft_output1024[595] ), .C0(\fft_output1024[594] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[626] ), 
    .Q1(\fft_output1024[627] ), .F0(\fft_output1024[594].sig_613.FeedThruLUT ), 
    .F1(\fft_output1024[595].sig_614.FeedThruLUT ));
  SLICE_2767 SLICE_2767( .DI1(\fft_output1024[597].sig_616.FeedThruLUT ), 
    .DI0(\fft_output1024[596].sig_615.FeedThruLUT ), 
    .B1(\fft_output1024[597] ), .B0(\fft_output1024[596] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[628] ), 
    .Q1(\fft_output1024[629] ), .F0(\fft_output1024[596].sig_615.FeedThruLUT ), 
    .F1(\fft_output1024[597].sig_616.FeedThruLUT ));
  SLICE_2769 SLICE_2769( .DI1(\fft_output1024[599].sig_618.FeedThruLUT ), 
    .DI0(\fft_output1024[598].sig_617.FeedThruLUT ), 
    .C1(\fft_output1024[599] ), .D0(\fft_output1024[598] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[630] ), 
    .Q1(\fft_output1024[631] ), .F0(\fft_output1024[598].sig_617.FeedThruLUT ), 
    .F1(\fft_output1024[599].sig_618.FeedThruLUT ));
  SLICE_2771 SLICE_2771( .DI1(\fft_output1024[601].sig_620.FeedThruLUT ), 
    .DI0(\fft_output1024[600].sig_619.FeedThruLUT ), 
    .B1(\fft_output1024[601] ), .A0(\fft_output1024[600] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[632] ), 
    .Q1(\fft_output1024[633] ), .F0(\fft_output1024[600].sig_619.FeedThruLUT ), 
    .F1(\fft_output1024[601].sig_620.FeedThruLUT ));
  SLICE_2773 SLICE_2773( .DI1(\fft_output1024[603].sig_622.FeedThruLUT ), 
    .DI0(\fft_output1024[602].sig_621.FeedThruLUT ), 
    .D1(\fft_output1024[603] ), .B0(\fft_output1024[602] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[634] ), 
    .Q1(\fft_output1024[635] ), .F0(\fft_output1024[602].sig_621.FeedThruLUT ), 
    .F1(\fft_output1024[603].sig_622.FeedThruLUT ));
  SLICE_2775 SLICE_2775( .DI1(\fft_output1024[605].sig_624.FeedThruLUT ), 
    .DI0(\fft_output1024[604].sig_623.FeedThruLUT ), 
    .B1(\fft_output1024[605] ), .C0(\fft_output1024[604] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[636] ), 
    .Q1(\fft_output1024[637] ), .F0(\fft_output1024[604].sig_623.FeedThruLUT ), 
    .F1(\fft_output1024[605].sig_624.FeedThruLUT ));
  SLICE_2777 SLICE_2777( .DI1(\fft_output1024[607].sig_626.FeedThruLUT ), 
    .DI0(\fft_output1024[606].sig_625.FeedThruLUT ), 
    .D1(\fft_output1024[607] ), .C0(\fft_output1024[606] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[638] ), 
    .Q1(\fft_output1024[639] ), .F0(\fft_output1024[606].sig_625.FeedThruLUT ), 
    .F1(\fft_output1024[607].sig_626.FeedThruLUT ));
  SLICE_2779 SLICE_2779( .DI1(\fft_output1024[609].sig_628.FeedThruLUT ), 
    .DI0(\fft_output1024[608].sig_627.FeedThruLUT ), 
    .A1(\fft_output1024[609] ), .A0(\fft_output1024[608] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[640] ), 
    .Q1(\fft_output1024[641] ), .F0(\fft_output1024[608].sig_627.FeedThruLUT ), 
    .F1(\fft_output1024[609].sig_628.FeedThruLUT ));
  SLICE_2781 SLICE_2781( .DI1(\fft_output1024[611].sig_630.FeedThruLUT ), 
    .DI0(\fft_output1024[610].sig_629.FeedThruLUT ), 
    .C1(\fft_output1024[611] ), .D0(\fft_output1024[610] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[642] ), 
    .Q1(\fft_output1024[643] ), .F0(\fft_output1024[610].sig_629.FeedThruLUT ), 
    .F1(\fft_output1024[611].sig_630.FeedThruLUT ));
  SLICE_2783 SLICE_2783( .DI1(\fft_output1024[613].sig_632.FeedThruLUT ), 
    .DI0(\fft_output1024[612].sig_631.FeedThruLUT ), 
    .C1(\fft_output1024[613] ), .B0(\fft_output1024[612] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[644] ), 
    .Q1(\fft_output1024[645] ), .F0(\fft_output1024[612].sig_631.FeedThruLUT ), 
    .F1(\fft_output1024[613].sig_632.FeedThruLUT ));
  SLICE_2785 SLICE_2785( .DI1(\fft_output1024[615].sig_634.FeedThruLUT ), 
    .DI0(\fft_output1024[614].sig_633.FeedThruLUT ), 
    .D1(\fft_output1024[615] ), .B0(\fft_output1024[614] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[646] ), 
    .Q1(\fft_output1024[647] ), .F0(\fft_output1024[614].sig_633.FeedThruLUT ), 
    .F1(\fft_output1024[615].sig_634.FeedThruLUT ));
  SLICE_2787 SLICE_2787( .DI1(\fft_output1024[617].sig_636.FeedThruLUT ), 
    .DI0(\fft_output1024[616].sig_635.FeedThruLUT ), 
    .D1(\fft_output1024[617] ), .C0(\fft_output1024[616] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[648] ), 
    .Q1(\fft_output1024[649] ), .F0(\fft_output1024[616].sig_635.FeedThruLUT ), 
    .F1(\fft_output1024[617].sig_636.FeedThruLUT ));
  SLICE_2789 SLICE_2789( .DI1(\fft_output1024[619].sig_638.FeedThruLUT ), 
    .DI0(\fft_output1024[618].sig_637.FeedThruLUT ), 
    .C1(\fft_output1024[619] ), .B0(\fft_output1024[618] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[650] ), 
    .Q1(\fft_output1024[651] ), .F0(\fft_output1024[618].sig_637.FeedThruLUT ), 
    .F1(\fft_output1024[619].sig_638.FeedThruLUT ));
  SLICE_2791 SLICE_2791( .DI1(\fft_output1024[621].sig_640.FeedThruLUT ), 
    .DI0(\fft_output1024[620].sig_639.FeedThruLUT ), 
    .A1(\fft_output1024[621] ), .B0(\fft_output1024[620] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[652] ), 
    .Q1(\fft_output1024[653] ), .F0(\fft_output1024[620].sig_639.FeedThruLUT ), 
    .F1(\fft_output1024[621].sig_640.FeedThruLUT ));
  SLICE_2793 SLICE_2793( .DI1(\fft_output1024[623].sig_642.FeedThruLUT ), 
    .DI0(\fft_output1024[622].sig_641.FeedThruLUT ), 
    .B1(\fft_output1024[623] ), .B0(\fft_output1024[622] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[654] ), 
    .Q1(\fft_output1024[655] ), .F0(\fft_output1024[622].sig_641.FeedThruLUT ), 
    .F1(\fft_output1024[623].sig_642.FeedThruLUT ));
  SLICE_2795 SLICE_2795( .DI1(\fft_output1024[625].sig_644.FeedThruLUT ), 
    .DI0(\fft_output1024[624].sig_643.FeedThruLUT ), 
    .B1(\fft_output1024[625] ), .A0(\fft_output1024[624] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[656] ), 
    .Q1(\fft_output1024[657] ), .F0(\fft_output1024[624].sig_643.FeedThruLUT ), 
    .F1(\fft_output1024[625].sig_644.FeedThruLUT ));
  SLICE_2797 SLICE_2797( .DI1(\fft_output1024[627].sig_646.FeedThruLUT ), 
    .DI0(\fft_output1024[626].sig_645.FeedThruLUT ), 
    .C1(\fft_output1024[627] ), .D0(\fft_output1024[626] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[658] ), 
    .Q1(\fft_output1024[659] ), .F0(\fft_output1024[626].sig_645.FeedThruLUT ), 
    .F1(\fft_output1024[627].sig_646.FeedThruLUT ));
  SLICE_2799 SLICE_2799( .DI1(\fft_output1024[629].sig_648.FeedThruLUT ), 
    .DI0(\fft_output1024[628].sig_647.FeedThruLUT ), 
    .D1(\fft_output1024[629] ), .D0(\fft_output1024[628] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[660] ), 
    .Q1(\fft_output1024[661] ), .F0(\fft_output1024[628].sig_647.FeedThruLUT ), 
    .F1(\fft_output1024[629].sig_648.FeedThruLUT ));
  SLICE_2801 SLICE_2801( .DI1(\fft_output1024[631].sig_650.FeedThruLUT ), 
    .DI0(\fft_output1024[630].sig_649.FeedThruLUT ), 
    .C1(\fft_output1024[631] ), .A0(\fft_output1024[630] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[662] ), 
    .Q1(\fft_output1024[663] ), .F0(\fft_output1024[630].sig_649.FeedThruLUT ), 
    .F1(\fft_output1024[631].sig_650.FeedThruLUT ));
  SLICE_2803 SLICE_2803( .DI1(\fft_output1024[633].sig_652.FeedThruLUT ), 
    .DI0(\fft_output1024[632].sig_651.FeedThruLUT ), 
    .A1(\fft_output1024[633] ), .B0(\fft_output1024[632] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[664] ), 
    .Q1(\fft_output1024[665] ), .F0(\fft_output1024[632].sig_651.FeedThruLUT ), 
    .F1(\fft_output1024[633].sig_652.FeedThruLUT ));
  SLICE_2805 SLICE_2805( .DI1(\fft_output1024[635].sig_654.FeedThruLUT ), 
    .DI0(\fft_output1024[634].sig_653.FeedThruLUT ), 
    .C1(\fft_output1024[635] ), .B0(\fft_output1024[634] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[666] ), 
    .Q1(\fft_output1024[667] ), .F0(\fft_output1024[634].sig_653.FeedThruLUT ), 
    .F1(\fft_output1024[635].sig_654.FeedThruLUT ));
  SLICE_2807 SLICE_2807( .DI1(\fft_output1024[637].sig_656.FeedThruLUT ), 
    .DI0(\fft_output1024[636].sig_655.FeedThruLUT ), 
    .B1(\fft_output1024[637] ), .D0(\fft_output1024[636] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[668] ), 
    .Q1(\fft_output1024[669] ), .F0(\fft_output1024[636].sig_655.FeedThruLUT ), 
    .F1(\fft_output1024[637].sig_656.FeedThruLUT ));
  SLICE_2809 SLICE_2809( .DI1(\fft_output1024[639].sig_658.FeedThruLUT ), 
    .DI0(\fft_output1024[638].sig_657.FeedThruLUT ), 
    .B1(\fft_output1024[639] ), .D0(\fft_output1024[638] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[670] ), 
    .Q1(\fft_output1024[671] ), .F0(\fft_output1024[638].sig_657.FeedThruLUT ), 
    .F1(\fft_output1024[639].sig_658.FeedThruLUT ));
  SLICE_2811 SLICE_2811( .DI1(\fft_output1024[641].sig_660.FeedThruLUT ), 
    .DI0(\fft_output1024[640].sig_659.FeedThruLUT ), 
    .B1(\fft_output1024[641] ), .D0(\fft_output1024[640] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[672] ), 
    .Q1(\fft_output1024[673] ), .F0(\fft_output1024[640].sig_659.FeedThruLUT ), 
    .F1(\fft_output1024[641].sig_660.FeedThruLUT ));
  SLICE_2813 SLICE_2813( .DI1(\fft_output1024[643].sig_662.FeedThruLUT ), 
    .DI0(\fft_output1024[642].sig_661.FeedThruLUT ), 
    .D1(\fft_output1024[643] ), .B0(\fft_output1024[642] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[674] ), 
    .Q1(\fft_output1024[675] ), .F0(\fft_output1024[642].sig_661.FeedThruLUT ), 
    .F1(\fft_output1024[643].sig_662.FeedThruLUT ));
  SLICE_2815 SLICE_2815( .DI1(\fft_output1024[645].sig_664.FeedThruLUT ), 
    .DI0(\fft_output1024[644].sig_663.FeedThruLUT ), 
    .B1(\fft_output1024[645] ), .A0(\fft_output1024[644] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[676] ), 
    .Q1(\fft_output1024[677] ), .F0(\fft_output1024[644].sig_663.FeedThruLUT ), 
    .F1(\fft_output1024[645].sig_664.FeedThruLUT ));
  SLICE_2817 SLICE_2817( .DI1(\fft_output1024[647].sig_666.FeedThruLUT ), 
    .DI0(\fft_output1024[646].sig_665.FeedThruLUT ), 
    .D1(\fft_output1024[647] ), .C0(\fft_output1024[646] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[678] ), 
    .Q1(\fft_output1024[679] ), .F0(\fft_output1024[646].sig_665.FeedThruLUT ), 
    .F1(\fft_output1024[647].sig_666.FeedThruLUT ));
  SLICE_2819 SLICE_2819( .DI1(\fft_output1024[649].sig_668.FeedThruLUT ), 
    .DI0(\fft_output1024[648].sig_667.FeedThruLUT ), 
    .B1(\fft_output1024[649] ), .C0(\fft_output1024[648] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[680] ), 
    .Q1(\fft_output1024[681] ), .F0(\fft_output1024[648].sig_667.FeedThruLUT ), 
    .F1(\fft_output1024[649].sig_668.FeedThruLUT ));
  SLICE_2821 SLICE_2821( .DI1(\fft_output1024[651].sig_670.FeedThruLUT ), 
    .DI0(\fft_output1024[650].sig_669.FeedThruLUT ), 
    .C1(\fft_output1024[651] ), .A0(\fft_output1024[650] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[682] ), 
    .Q1(\fft_output1024[683] ), .F0(\fft_output1024[650].sig_669.FeedThruLUT ), 
    .F1(\fft_output1024[651].sig_670.FeedThruLUT ));
  SLICE_2823 SLICE_2823( .DI1(\fft_output1024[653].sig_672.FeedThruLUT ), 
    .DI0(\fft_output1024[652].sig_671.FeedThruLUT ), 
    .A1(\fft_output1024[653] ), .D0(\fft_output1024[652] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[684] ), 
    .Q1(\fft_output1024[685] ), .F0(\fft_output1024[652].sig_671.FeedThruLUT ), 
    .F1(\fft_output1024[653].sig_672.FeedThruLUT ));
  SLICE_2825 SLICE_2825( .DI1(\fft_output1024[655].sig_674.FeedThruLUT ), 
    .DI0(\fft_output1024[654].sig_673.FeedThruLUT ), 
    .A1(\fft_output1024[655] ), .B0(\fft_output1024[654] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[686] ), 
    .Q1(\fft_output1024[687] ), .F0(\fft_output1024[654].sig_673.FeedThruLUT ), 
    .F1(\fft_output1024[655].sig_674.FeedThruLUT ));
  SLICE_2827 SLICE_2827( .DI1(\fft_output1024[657].sig_676.FeedThruLUT ), 
    .DI0(\fft_output1024[656].sig_675.FeedThruLUT ), 
    .A1(\fft_output1024[657] ), .D0(\fft_output1024[656] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[688] ), 
    .Q1(\fft_output1024[689] ), .F0(\fft_output1024[656].sig_675.FeedThruLUT ), 
    .F1(\fft_output1024[657].sig_676.FeedThruLUT ));
  SLICE_2829 SLICE_2829( .DI1(\fft_output1024[659].sig_678.FeedThruLUT ), 
    .DI0(\fft_output1024[658].sig_677.FeedThruLUT ), 
    .C1(\fft_output1024[659] ), .B0(\fft_output1024[658] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[690] ), 
    .Q1(\fft_output1024[691] ), .F0(\fft_output1024[658].sig_677.FeedThruLUT ), 
    .F1(\fft_output1024[659].sig_678.FeedThruLUT ));
  SLICE_2831 SLICE_2831( .DI1(\fft_output1024[661].sig_680.FeedThruLUT ), 
    .DI0(\fft_output1024[660].sig_679.FeedThruLUT ), 
    .D1(\fft_output1024[661] ), .D0(\fft_output1024[660] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[692] ), 
    .Q1(\fft_output1024[693] ), .F0(\fft_output1024[660].sig_679.FeedThruLUT ), 
    .F1(\fft_output1024[661].sig_680.FeedThruLUT ));
  SLICE_2833 SLICE_2833( .DI1(\fft_output1024[663].sig_682.FeedThruLUT ), 
    .DI0(\fft_output1024[662].sig_681.FeedThruLUT ), 
    .B1(\fft_output1024[663] ), .B0(\fft_output1024[662] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[694] ), 
    .Q1(\fft_output1024[695] ), .F0(\fft_output1024[662].sig_681.FeedThruLUT ), 
    .F1(\fft_output1024[663].sig_682.FeedThruLUT ));
  SLICE_2835 SLICE_2835( .DI1(\fft_output1024[665].sig_684.FeedThruLUT ), 
    .DI0(\fft_output1024[664].sig_683.FeedThruLUT ), 
    .B1(\fft_output1024[665] ), .C0(\fft_output1024[664] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[696] ), 
    .Q1(\fft_output1024[697] ), .F0(\fft_output1024[664].sig_683.FeedThruLUT ), 
    .F1(\fft_output1024[665].sig_684.FeedThruLUT ));
  SLICE_2837 SLICE_2837( .DI1(\fft_output1024[667].sig_686.FeedThruLUT ), 
    .DI0(\fft_output1024[666].sig_685.FeedThruLUT ), 
    .D1(\fft_output1024[667] ), .C0(\fft_output1024[666] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[698] ), 
    .Q1(\fft_output1024[699] ), .F0(\fft_output1024[666].sig_685.FeedThruLUT ), 
    .F1(\fft_output1024[667].sig_686.FeedThruLUT ));
  SLICE_2839 SLICE_2839( .DI1(\fft_output1024[669].sig_688.FeedThruLUT ), 
    .DI0(\fft_output1024[668].sig_687.FeedThruLUT ), 
    .D1(\fft_output1024[669] ), .C0(\fft_output1024[668] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[700] ), 
    .Q1(\fft_output1024[701] ), .F0(\fft_output1024[668].sig_687.FeedThruLUT ), 
    .F1(\fft_output1024[669].sig_688.FeedThruLUT ));
  SLICE_2841 SLICE_2841( .DI1(\fft_output1024[671].sig_690.FeedThruLUT ), 
    .DI0(\fft_output1024[670].sig_689.FeedThruLUT ), 
    .B1(\fft_output1024[671] ), .B0(\fft_output1024[670] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[702] ), 
    .Q1(\fft_output1024[703] ), .F0(\fft_output1024[670].sig_689.FeedThruLUT ), 
    .F1(\fft_output1024[671].sig_690.FeedThruLUT ));
  SLICE_2843 SLICE_2843( .DI1(\fft_output1024[673].sig_692.FeedThruLUT ), 
    .DI0(\fft_output1024[672].sig_691.FeedThruLUT ), 
    .B1(\fft_output1024[673] ), .B0(\fft_output1024[672] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[704] ), 
    .Q1(\fft_output1024[705] ), .F0(\fft_output1024[672].sig_691.FeedThruLUT ), 
    .F1(\fft_output1024[673].sig_692.FeedThruLUT ));
  SLICE_2845 SLICE_2845( .DI1(\fft_output1024[675].sig_694.FeedThruLUT ), 
    .DI0(\fft_output1024[674].sig_693.FeedThruLUT ), 
    .D1(\fft_output1024[675] ), .A0(\fft_output1024[674] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[706] ), 
    .Q1(\fft_output1024[707] ), .F0(\fft_output1024[674].sig_693.FeedThruLUT ), 
    .F1(\fft_output1024[675].sig_694.FeedThruLUT ));
  SLICE_2847 SLICE_2847( .DI1(\fft_output1024[677].sig_696.FeedThruLUT ), 
    .DI0(\fft_output1024[676].sig_695.FeedThruLUT ), 
    .D1(\fft_output1024[677] ), .A0(\fft_output1024[676] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[708] ), 
    .Q1(\fft_output1024[709] ), .F0(\fft_output1024[676].sig_695.FeedThruLUT ), 
    .F1(\fft_output1024[677].sig_696.FeedThruLUT ));
  SLICE_2849 SLICE_2849( .DI1(\fft_output1024[679].sig_698.FeedThruLUT ), 
    .DI0(\fft_output1024[678].sig_697.FeedThruLUT ), 
    .B1(\fft_output1024[679] ), .A0(\fft_output1024[678] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[710] ), 
    .Q1(\fft_output1024[711] ), .F0(\fft_output1024[678].sig_697.FeedThruLUT ), 
    .F1(\fft_output1024[679].sig_698.FeedThruLUT ));
  SLICE_2851 SLICE_2851( .DI1(\fft_output1024[681].sig_700.FeedThruLUT ), 
    .DI0(\fft_output1024[680].sig_699.FeedThruLUT ), 
    .A1(\fft_output1024[681] ), .B0(\fft_output1024[680] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[712] ), 
    .Q1(\fft_output1024[713] ), .F0(\fft_output1024[680].sig_699.FeedThruLUT ), 
    .F1(\fft_output1024[681].sig_700.FeedThruLUT ));
  SLICE_2853 SLICE_2853( .DI1(\fft_output1024[683].sig_702.FeedThruLUT ), 
    .DI0(\fft_output1024[682].sig_701.FeedThruLUT ), 
    .D1(\fft_output1024[683] ), .A0(\fft_output1024[682] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[714] ), 
    .Q1(\fft_output1024[715] ), .F0(\fft_output1024[682].sig_701.FeedThruLUT ), 
    .F1(\fft_output1024[683].sig_702.FeedThruLUT ));
  SLICE_2855 SLICE_2855( .DI1(\fft_output1024[685].sig_704.FeedThruLUT ), 
    .DI0(\fft_output1024[684].sig_703.FeedThruLUT ), 
    .A1(\fft_output1024[685] ), .B0(\fft_output1024[684] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[716] ), 
    .Q1(\fft_output1024[717] ), .F0(\fft_output1024[684].sig_703.FeedThruLUT ), 
    .F1(\fft_output1024[685].sig_704.FeedThruLUT ));
  SLICE_2857 SLICE_2857( .DI1(\fft_output1024[687].sig_706.FeedThruLUT ), 
    .DI0(\fft_output1024[686].sig_705.FeedThruLUT ), 
    .D1(\fft_output1024[687] ), .D0(\fft_output1024[686] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[718] ), 
    .Q1(\fft_output1024[719] ), .F0(\fft_output1024[686].sig_705.FeedThruLUT ), 
    .F1(\fft_output1024[687].sig_706.FeedThruLUT ));
  SLICE_2859 SLICE_2859( .DI1(\fft_output1024[689].sig_708.FeedThruLUT ), 
    .DI0(\fft_output1024[688].sig_707.FeedThruLUT ), 
    .B1(\fft_output1024[689] ), .D0(\fft_output1024[688] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[720] ), 
    .Q1(\fft_output1024[721] ), .F0(\fft_output1024[688].sig_707.FeedThruLUT ), 
    .F1(\fft_output1024[689].sig_708.FeedThruLUT ));
  SLICE_2861 SLICE_2861( .DI1(\fft_output1024[691].sig_710.FeedThruLUT ), 
    .DI0(\fft_output1024[690].sig_709.FeedThruLUT ), 
    .C1(\fft_output1024[691] ), .B0(\fft_output1024[690] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[722] ), 
    .Q1(\fft_output1024[723] ), .F0(\fft_output1024[690].sig_709.FeedThruLUT ), 
    .F1(\fft_output1024[691].sig_710.FeedThruLUT ));
  SLICE_2863 SLICE_2863( .DI1(\fft_output1024[693].sig_712.FeedThruLUT ), 
    .DI0(\fft_output1024[692].sig_711.FeedThruLUT ), 
    .B1(\fft_output1024[693] ), .C0(\fft_output1024[692] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[724] ), 
    .Q1(\fft_output1024[725] ), .F0(\fft_output1024[692].sig_711.FeedThruLUT ), 
    .F1(\fft_output1024[693].sig_712.FeedThruLUT ));
  SLICE_2865 SLICE_2865( .DI1(\fft_output1024[695].sig_714.FeedThruLUT ), 
    .DI0(\fft_output1024[694].sig_713.FeedThruLUT ), 
    .C1(\fft_output1024[695] ), .A0(\fft_output1024[694] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[726] ), 
    .Q1(\fft_output1024[727] ), .F0(\fft_output1024[694].sig_713.FeedThruLUT ), 
    .F1(\fft_output1024[695].sig_714.FeedThruLUT ));
  SLICE_2867 SLICE_2867( .DI1(\fft_output1024[697].sig_716.FeedThruLUT ), 
    .DI0(\fft_output1024[696].sig_715.FeedThruLUT ), 
    .A1(\fft_output1024[697] ), .B0(\fft_output1024[696] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[728] ), 
    .Q1(\fft_output1024[729] ), .F0(\fft_output1024[696].sig_715.FeedThruLUT ), 
    .F1(\fft_output1024[697].sig_716.FeedThruLUT ));
  SLICE_2869 SLICE_2869( .DI1(\fft_output1024[699].sig_718.FeedThruLUT ), 
    .DI0(\fft_output1024[698].sig_717.FeedThruLUT ), 
    .D1(\fft_output1024[699] ), .B0(\fft_output1024[698] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[730] ), 
    .Q1(\fft_output1024[731] ), .F0(\fft_output1024[698].sig_717.FeedThruLUT ), 
    .F1(\fft_output1024[699].sig_718.FeedThruLUT ));
  SLICE_2871 SLICE_2871( .DI1(\fft_output1024[701].sig_720.FeedThruLUT ), 
    .DI0(\fft_output1024[700].sig_719.FeedThruLUT ), 
    .B1(\fft_output1024[701] ), .D0(\fft_output1024[700] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[732] ), 
    .Q1(\fft_output1024[733] ), .F0(\fft_output1024[700].sig_719.FeedThruLUT ), 
    .F1(\fft_output1024[701].sig_720.FeedThruLUT ));
  SLICE_2873 SLICE_2873( .DI1(\fft_output1024[703].sig_722.FeedThruLUT ), 
    .DI0(\fft_output1024[702].sig_721.FeedThruLUT ), 
    .C1(\fft_output1024[703] ), .D0(\fft_output1024[702] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[734] ), 
    .Q1(\fft_output1024[735] ), .F0(\fft_output1024[702].sig_721.FeedThruLUT ), 
    .F1(\fft_output1024[703].sig_722.FeedThruLUT ));
  SLICE_2875 SLICE_2875( .DI1(\fft_output1024[705].sig_724.FeedThruLUT ), 
    .DI0(\fft_output1024[704].sig_723.FeedThruLUT ), 
    .C1(\fft_output1024[705] ), .A0(\fft_output1024[704] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[736] ), 
    .Q1(\fft_output1024[737] ), .F0(\fft_output1024[704].sig_723.FeedThruLUT ), 
    .F1(\fft_output1024[705].sig_724.FeedThruLUT ));
  SLICE_2877 SLICE_2877( .DI1(\fft_output1024[707].sig_726.FeedThruLUT ), 
    .DI0(\fft_output1024[706].sig_725.FeedThruLUT ), 
    .B1(\fft_output1024[707] ), .A0(\fft_output1024[706] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[738] ), 
    .Q1(\fft_output1024[739] ), .F0(\fft_output1024[706].sig_725.FeedThruLUT ), 
    .F1(\fft_output1024[707].sig_726.FeedThruLUT ));
  SLICE_2879 SLICE_2879( .DI1(\fft_output1024[709].sig_728.FeedThruLUT ), 
    .DI0(\fft_output1024[708].sig_727.FeedThruLUT ), 
    .D1(\fft_output1024[709] ), .C0(\fft_output1024[708] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[740] ), 
    .Q1(\fft_output1024[741] ), .F0(\fft_output1024[708].sig_727.FeedThruLUT ), 
    .F1(\fft_output1024[709].sig_728.FeedThruLUT ));
  SLICE_2881 SLICE_2881( .DI1(\fft_output1024[711].sig_730.FeedThruLUT ), 
    .DI0(\fft_output1024[710].sig_729.FeedThruLUT ), 
    .C1(\fft_output1024[711] ), .B0(\fft_output1024[710] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[742] ), 
    .Q1(\fft_output1024[743] ), .F0(\fft_output1024[710].sig_729.FeedThruLUT ), 
    .F1(\fft_output1024[711].sig_730.FeedThruLUT ));
  SLICE_2883 SLICE_2883( .DI1(\fft_output1024[713].sig_732.FeedThruLUT ), 
    .DI0(\fft_output1024[712].sig_731.FeedThruLUT ), 
    .B1(\fft_output1024[713] ), .D0(\fft_output1024[712] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[744] ), 
    .Q1(\fft_output1024[745] ), .F0(\fft_output1024[712].sig_731.FeedThruLUT ), 
    .F1(\fft_output1024[713].sig_732.FeedThruLUT ));
  SLICE_2885 SLICE_2885( .DI1(\fft_output1024[715].sig_734.FeedThruLUT ), 
    .DI0(\fft_output1024[714].sig_733.FeedThruLUT ), 
    .A1(\fft_output1024[715] ), .C0(\fft_output1024[714] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[746] ), 
    .Q1(\fft_output1024[747] ), .F0(\fft_output1024[714].sig_733.FeedThruLUT ), 
    .F1(\fft_output1024[715].sig_734.FeedThruLUT ));
  SLICE_2887 SLICE_2887( .DI1(\fft_output1024[717].sig_736.FeedThruLUT ), 
    .DI0(\fft_output1024[716].sig_735.FeedThruLUT ), 
    .A1(\fft_output1024[717] ), .D0(\fft_output1024[716] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[748] ), 
    .Q1(\fft_output1024[749] ), .F0(\fft_output1024[716].sig_735.FeedThruLUT ), 
    .F1(\fft_output1024[717].sig_736.FeedThruLUT ));
  SLICE_2889 SLICE_2889( .DI1(\fft_output1024[719].sig_738.FeedThruLUT ), 
    .DI0(\fft_output1024[718].sig_737.FeedThruLUT ), 
    .A1(\fft_output1024[719] ), .A0(\fft_output1024[718] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[750] ), 
    .Q1(\fft_output1024[751] ), .F0(\fft_output1024[718].sig_737.FeedThruLUT ), 
    .F1(\fft_output1024[719].sig_738.FeedThruLUT ));
  SLICE_2891 SLICE_2891( .DI1(\fft_output1024[721].sig_740.FeedThruLUT ), 
    .DI0(\fft_output1024[720].sig_739.FeedThruLUT ), 
    .B1(\fft_output1024[721] ), .D0(\fft_output1024[720] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[752] ), 
    .Q1(\fft_output1024[753] ), .F0(\fft_output1024[720].sig_739.FeedThruLUT ), 
    .F1(\fft_output1024[721].sig_740.FeedThruLUT ));
  SLICE_2893 SLICE_2893( .DI1(\fft_output1024[723].sig_742.FeedThruLUT ), 
    .DI0(\fft_output1024[722].sig_741.FeedThruLUT ), 
    .D1(\fft_output1024[723] ), .D0(\fft_output1024[722] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[754] ), 
    .Q1(\fft_output1024[755] ), .F0(\fft_output1024[722].sig_741.FeedThruLUT ), 
    .F1(\fft_output1024[723].sig_742.FeedThruLUT ));
  SLICE_2895 SLICE_2895( .DI1(\fft_output1024[725].sig_744.FeedThruLUT ), 
    .DI0(\fft_output1024[724].sig_743.FeedThruLUT ), 
    .D1(\fft_output1024[725] ), .B0(\fft_output1024[724] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[756] ), 
    .Q1(\fft_output1024[757] ), .F0(\fft_output1024[724].sig_743.FeedThruLUT ), 
    .F1(\fft_output1024[725].sig_744.FeedThruLUT ));
  SLICE_2897 SLICE_2897( .DI1(\fft_output1024[727].sig_746.FeedThruLUT ), 
    .DI0(\fft_output1024[726].sig_745.FeedThruLUT ), 
    .D1(\fft_output1024[727] ), .B0(\fft_output1024[726] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[758] ), 
    .Q1(\fft_output1024[759] ), .F0(\fft_output1024[726].sig_745.FeedThruLUT ), 
    .F1(\fft_output1024[727].sig_746.FeedThruLUT ));
  SLICE_2899 SLICE_2899( .DI1(\fft_output1024[729].sig_748.FeedThruLUT ), 
    .DI0(\fft_output1024[728].sig_747.FeedThruLUT ), 
    .A1(\fft_output1024[729] ), .C0(\fft_output1024[728] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[760] ), 
    .Q1(\fft_output1024[761] ), .F0(\fft_output1024[728].sig_747.FeedThruLUT ), 
    .F1(\fft_output1024[729].sig_748.FeedThruLUT ));
  SLICE_2901 SLICE_2901( .DI1(\fft_output1024[731].sig_750.FeedThruLUT ), 
    .DI0(\fft_output1024[730].sig_749.FeedThruLUT ), 
    .C1(\fft_output1024[731] ), .A0(\fft_output1024[730] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[762] ), 
    .Q1(\fft_output1024[763] ), .F0(\fft_output1024[730].sig_749.FeedThruLUT ), 
    .F1(\fft_output1024[731].sig_750.FeedThruLUT ));
  SLICE_2903 SLICE_2903( .DI1(\fft_output1024[733].sig_752.FeedThruLUT ), 
    .DI0(\fft_output1024[732].sig_751.FeedThruLUT ), 
    .D1(\fft_output1024[733] ), .C0(\fft_output1024[732] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[764] ), 
    .Q1(\fft_output1024[765] ), .F0(\fft_output1024[732].sig_751.FeedThruLUT ), 
    .F1(\fft_output1024[733].sig_752.FeedThruLUT ));
  SLICE_2905 SLICE_2905( .DI1(\fft_output1024[735].sig_754.FeedThruLUT ), 
    .DI0(\fft_output1024[734].sig_753.FeedThruLUT ), 
    .C1(\fft_output1024[735] ), .B0(\fft_output1024[734] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[766] ), 
    .Q1(\fft_output1024[767] ), .F0(\fft_output1024[734].sig_753.FeedThruLUT ), 
    .F1(\fft_output1024[735].sig_754.FeedThruLUT ));
  SLICE_2907 SLICE_2907( .DI1(\fft_output1024[737].sig_756.FeedThruLUT ), 
    .DI0(\fft_output1024[736].sig_755.FeedThruLUT ), 
    .B1(\fft_output1024[737] ), .B0(\fft_output1024[736] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[768] ), 
    .Q1(\fft_output1024[769] ), .F0(\fft_output1024[736].sig_755.FeedThruLUT ), 
    .F1(\fft_output1024[737].sig_756.FeedThruLUT ));
  SLICE_2909 SLICE_2909( .DI1(\fft_output1024[739].sig_758.FeedThruLUT ), 
    .DI0(\fft_output1024[738].sig_757.FeedThruLUT ), 
    .D1(\fft_output1024[739] ), .C0(\fft_output1024[738] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[770] ), 
    .Q1(\fft_output1024[771] ), .F0(\fft_output1024[738].sig_757.FeedThruLUT ), 
    .F1(\fft_output1024[739].sig_758.FeedThruLUT ));
  SLICE_2911 SLICE_2911( .DI1(\fft_output1024[741].sig_760.FeedThruLUT ), 
    .DI0(\fft_output1024[740].sig_759.FeedThruLUT ), 
    .A1(\fft_output1024[741] ), .B0(\fft_output1024[740] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[772] ), 
    .Q1(\fft_output1024[773] ), .F0(\fft_output1024[740].sig_759.FeedThruLUT ), 
    .F1(\fft_output1024[741].sig_760.FeedThruLUT ));
  SLICE_2913 SLICE_2913( .DI1(\fft_output1024[743].sig_762.FeedThruLUT ), 
    .DI0(\fft_output1024[742].sig_761.FeedThruLUT ), 
    .D1(\fft_output1024[743] ), .B0(\fft_output1024[742] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[774] ), 
    .Q1(\fft_output1024[775] ), .F0(\fft_output1024[742].sig_761.FeedThruLUT ), 
    .F1(\fft_output1024[743].sig_762.FeedThruLUT ));
  SLICE_2915 SLICE_2915( .DI1(\fft_output1024[745].sig_764.FeedThruLUT ), 
    .DI0(\fft_output1024[744].sig_763.FeedThruLUT ), 
    .D1(\fft_output1024[745] ), .A0(\fft_output1024[744] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[776] ), 
    .Q1(\fft_output1024[777] ), .F0(\fft_output1024[744].sig_763.FeedThruLUT ), 
    .F1(\fft_output1024[745].sig_764.FeedThruLUT ));
  SLICE_2917 SLICE_2917( .DI1(\fft_output1024[747].sig_766.FeedThruLUT ), 
    .DI0(\fft_output1024[746].sig_765.FeedThruLUT ), 
    .D1(\fft_output1024[747] ), .D0(\fft_output1024[746] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[778] ), 
    .Q1(\fft_output1024[779] ), .F0(\fft_output1024[746].sig_765.FeedThruLUT ), 
    .F1(\fft_output1024[747].sig_766.FeedThruLUT ));
  SLICE_2919 SLICE_2919( .DI1(\fft_output1024[749].sig_768.FeedThruLUT ), 
    .DI0(\fft_output1024[748].sig_767.FeedThruLUT ), 
    .B1(\fft_output1024[749] ), .D0(\fft_output1024[748] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[780] ), 
    .Q1(\fft_output1024[781] ), .F0(\fft_output1024[748].sig_767.FeedThruLUT ), 
    .F1(\fft_output1024[749].sig_768.FeedThruLUT ));
  SLICE_2921 SLICE_2921( .DI1(\fft_output1024[751].sig_770.FeedThruLUT ), 
    .DI0(\fft_output1024[750].sig_769.FeedThruLUT ), 
    .A1(\fft_output1024[751] ), .A0(\fft_output1024[750] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[782] ), 
    .Q1(\fft_output1024[783] ), .F0(\fft_output1024[750].sig_769.FeedThruLUT ), 
    .F1(\fft_output1024[751].sig_770.FeedThruLUT ));
  SLICE_2923 SLICE_2923( .DI1(\fft_output1024[753].sig_772.FeedThruLUT ), 
    .DI0(\fft_output1024[752].sig_771.FeedThruLUT ), 
    .D1(\fft_output1024[753] ), .A0(\fft_output1024[752] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[784] ), 
    .Q1(\fft_output1024[785] ), .F0(\fft_output1024[752].sig_771.FeedThruLUT ), 
    .F1(\fft_output1024[753].sig_772.FeedThruLUT ));
  SLICE_2925 SLICE_2925( .DI1(\fft_output1024[755].sig_774.FeedThruLUT ), 
    .DI0(\fft_output1024[754].sig_773.FeedThruLUT ), 
    .A1(\fft_output1024[755] ), .C0(\fft_output1024[754] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[786] ), 
    .Q1(\fft_output1024[787] ), .F0(\fft_output1024[754].sig_773.FeedThruLUT ), 
    .F1(\fft_output1024[755].sig_774.FeedThruLUT ));
  SLICE_2927 SLICE_2927( .DI1(\fft_output1024[757].sig_776.FeedThruLUT ), 
    .DI0(\fft_output1024[756].sig_775.FeedThruLUT ), 
    .B1(\fft_output1024[757] ), .D0(\fft_output1024[756] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[788] ), 
    .Q1(\fft_output1024[789] ), .F0(\fft_output1024[756].sig_775.FeedThruLUT ), 
    .F1(\fft_output1024[757].sig_776.FeedThruLUT ));
  SLICE_2929 SLICE_2929( .DI1(\fft_output1024[759].sig_778.FeedThruLUT ), 
    .DI0(\fft_output1024[758].sig_777.FeedThruLUT ), 
    .D1(\fft_output1024[759] ), .C0(\fft_output1024[758] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[790] ), 
    .Q1(\fft_output1024[791] ), .F0(\fft_output1024[758].sig_777.FeedThruLUT ), 
    .F1(\fft_output1024[759].sig_778.FeedThruLUT ));
  SLICE_2931 SLICE_2931( .DI1(\fft_output1024[761].sig_780.FeedThruLUT ), 
    .DI0(\fft_output1024[760].sig_779.FeedThruLUT ), 
    .D1(\fft_output1024[761] ), .B0(\fft_output1024[760] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[792] ), 
    .Q1(\fft_output1024[793] ), .F0(\fft_output1024[760].sig_779.FeedThruLUT ), 
    .F1(\fft_output1024[761].sig_780.FeedThruLUT ));
  SLICE_2933 SLICE_2933( .DI1(\fft_output1024[763].sig_782.FeedThruLUT ), 
    .DI0(\fft_output1024[762].sig_781.FeedThruLUT ), 
    .A1(\fft_output1024[763] ), .D0(\fft_output1024[762] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[794] ), 
    .Q1(\fft_output1024[795] ), .F0(\fft_output1024[762].sig_781.FeedThruLUT ), 
    .F1(\fft_output1024[763].sig_782.FeedThruLUT ));
  SLICE_2935 SLICE_2935( .DI1(\fft_output1024[765].sig_784.FeedThruLUT ), 
    .DI0(\fft_output1024[764].sig_783.FeedThruLUT ), 
    .B1(\fft_output1024[765] ), .B0(\fft_output1024[764] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[796] ), 
    .Q1(\fft_output1024[797] ), .F0(\fft_output1024[764].sig_783.FeedThruLUT ), 
    .F1(\fft_output1024[765].sig_784.FeedThruLUT ));
  SLICE_2937 SLICE_2937( .DI1(\fft_output1024[767].sig_786.FeedThruLUT ), 
    .DI0(\fft_output1024[766].sig_785.FeedThruLUT ), 
    .B1(\fft_output1024[767] ), .B0(\fft_output1024[766] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[798] ), 
    .Q1(\fft_output1024[799] ), .F0(\fft_output1024[766].sig_785.FeedThruLUT ), 
    .F1(\fft_output1024[767].sig_786.FeedThruLUT ));
  SLICE_2939 SLICE_2939( .DI1(\fft_output1024[769].sig_788.FeedThruLUT ), 
    .DI0(\fft_output1024[768].sig_787.FeedThruLUT ), 
    .D1(\fft_output1024[769] ), .C0(\fft_output1024[768] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[800] ), 
    .Q1(\fft_output1024[801] ), .F0(\fft_output1024[768].sig_787.FeedThruLUT ), 
    .F1(\fft_output1024[769].sig_788.FeedThruLUT ));
  SLICE_2941 SLICE_2941( .DI1(\fft_output1024[771].sig_790.FeedThruLUT ), 
    .DI0(\fft_output1024[770].sig_789.FeedThruLUT ), 
    .A1(\fft_output1024[771] ), .D0(\fft_output1024[770] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[802] ), 
    .Q1(\fft_output1024[803] ), .F0(\fft_output1024[770].sig_789.FeedThruLUT ), 
    .F1(\fft_output1024[771].sig_790.FeedThruLUT ));
  SLICE_2943 SLICE_2943( .DI1(\fft_output1024[773].sig_792.FeedThruLUT ), 
    .DI0(\fft_output1024[772].sig_791.FeedThruLUT ), 
    .A1(\fft_output1024[773] ), .A0(\fft_output1024[772] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[804] ), 
    .Q1(\fft_output1024[805] ), .F0(\fft_output1024[772].sig_791.FeedThruLUT ), 
    .F1(\fft_output1024[773].sig_792.FeedThruLUT ));
  SLICE_2945 SLICE_2945( .DI1(\fft_output1024[775].sig_794.FeedThruLUT ), 
    .DI0(\fft_output1024[774].sig_793.FeedThruLUT ), 
    .D1(\fft_output1024[775] ), .B0(\fft_output1024[774] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[806] ), 
    .Q1(\fft_output1024[807] ), .F0(\fft_output1024[774].sig_793.FeedThruLUT ), 
    .F1(\fft_output1024[775].sig_794.FeedThruLUT ));
  SLICE_2947 SLICE_2947( .DI1(\fft_output1024[777].sig_796.FeedThruLUT ), 
    .DI0(\fft_output1024[776].sig_795.FeedThruLUT ), 
    .A1(\fft_output1024[777] ), .D0(\fft_output1024[776] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[808] ), 
    .Q1(\fft_output1024[809] ), .F0(\fft_output1024[776].sig_795.FeedThruLUT ), 
    .F1(\fft_output1024[777].sig_796.FeedThruLUT ));
  SLICE_2949 SLICE_2949( .DI1(\fft_output1024[779].sig_798.FeedThruLUT ), 
    .DI0(\fft_output1024[778].sig_797.FeedThruLUT ), 
    .D1(\fft_output1024[779] ), .C0(\fft_output1024[778] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[810] ), 
    .Q1(\fft_output1024[811] ), .F0(\fft_output1024[778].sig_797.FeedThruLUT ), 
    .F1(\fft_output1024[779].sig_798.FeedThruLUT ));
  SLICE_2951 SLICE_2951( .DI1(\fft_output1024[781].sig_800.FeedThruLUT ), 
    .DI0(\fft_output1024[780].sig_799.FeedThruLUT ), 
    .B1(\fft_output1024[781] ), .A0(\fft_output1024[780] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[812] ), 
    .Q1(\fft_output1024[813] ), .F0(\fft_output1024[780].sig_799.FeedThruLUT ), 
    .F1(\fft_output1024[781].sig_800.FeedThruLUT ));
  SLICE_2953 SLICE_2953( .DI1(\fft_output1024[783].sig_802.FeedThruLUT ), 
    .DI0(\fft_output1024[782].sig_801.FeedThruLUT ), 
    .D1(\fft_output1024[783] ), .D0(\fft_output1024[782] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[814] ), 
    .Q1(\fft_output1024[815] ), .F0(\fft_output1024[782].sig_801.FeedThruLUT ), 
    .F1(\fft_output1024[783].sig_802.FeedThruLUT ));
  SLICE_2955 SLICE_2955( .DI1(\fft_output1024[785].sig_804.FeedThruLUT ), 
    .DI0(\fft_output1024[784].sig_803.FeedThruLUT ), 
    .A1(\fft_output1024[785] ), .D0(\fft_output1024[784] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[816] ), 
    .Q1(\fft_output1024[817] ), .F0(\fft_output1024[784].sig_803.FeedThruLUT ), 
    .F1(\fft_output1024[785].sig_804.FeedThruLUT ));
  SLICE_2957 SLICE_2957( .DI1(\fft_output1024[787].sig_806.FeedThruLUT ), 
    .DI0(\fft_output1024[786].sig_805.FeedThruLUT ), 
    .B1(\fft_output1024[787] ), .B0(\fft_output1024[786] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[818] ), 
    .Q1(\fft_output1024[819] ), .F0(\fft_output1024[786].sig_805.FeedThruLUT ), 
    .F1(\fft_output1024[787].sig_806.FeedThruLUT ));
  SLICE_2959 SLICE_2959( .DI1(\fft_output1024[789].sig_808.FeedThruLUT ), 
    .DI0(\fft_output1024[788].sig_807.FeedThruLUT ), 
    .A1(\fft_output1024[789] ), .B0(\fft_output1024[788] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[820] ), 
    .Q1(\fft_output1024[821] ), .F0(\fft_output1024[788].sig_807.FeedThruLUT ), 
    .F1(\fft_output1024[789].sig_808.FeedThruLUT ));
  SLICE_2961 SLICE_2961( .DI1(\fft_output1024[791].sig_810.FeedThruLUT ), 
    .DI0(\fft_output1024[790].sig_809.FeedThruLUT ), 
    .A1(\fft_output1024[791] ), .B0(\fft_output1024[790] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[822] ), 
    .Q1(\fft_output1024[823] ), .F0(\fft_output1024[790].sig_809.FeedThruLUT ), 
    .F1(\fft_output1024[791].sig_810.FeedThruLUT ));
  SLICE_2963 SLICE_2963( .DI1(\fft_output1024[793].sig_812.FeedThruLUT ), 
    .DI0(\fft_output1024[792].sig_811.FeedThruLUT ), 
    .B1(\fft_output1024[793] ), .A0(\fft_output1024[792] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[824] ), 
    .Q1(\fft_output1024[825] ), .F0(\fft_output1024[792].sig_811.FeedThruLUT ), 
    .F1(\fft_output1024[793].sig_812.FeedThruLUT ));
  SLICE_2965 SLICE_2965( .DI1(\fft_output1024[795].sig_814.FeedThruLUT ), 
    .DI0(\fft_output1024[794].sig_813.FeedThruLUT ), 
    .C1(\fft_output1024[795] ), .C0(\fft_output1024[794] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[826] ), 
    .Q1(\fft_output1024[827] ), .F0(\fft_output1024[794].sig_813.FeedThruLUT ), 
    .F1(\fft_output1024[795].sig_814.FeedThruLUT ));
  SLICE_2967 SLICE_2967( .DI1(\fft_output1024[797].sig_816.FeedThruLUT ), 
    .DI0(\fft_output1024[796].sig_815.FeedThruLUT ), 
    .B1(\fft_output1024[797] ), .B0(\fft_output1024[796] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[828] ), 
    .Q1(\fft_output1024[829] ), .F0(\fft_output1024[796].sig_815.FeedThruLUT ), 
    .F1(\fft_output1024[797].sig_816.FeedThruLUT ));
  SLICE_2969 SLICE_2969( .DI1(\fft_output1024[799].sig_818.FeedThruLUT ), 
    .DI0(\fft_output1024[798].sig_817.FeedThruLUT ), 
    .B1(\fft_output1024[799] ), .A0(\fft_output1024[798] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[830] ), 
    .Q1(\fft_output1024[831] ), .F0(\fft_output1024[798].sig_817.FeedThruLUT ), 
    .F1(\fft_output1024[799].sig_818.FeedThruLUT ));
  SLICE_2971 SLICE_2971( .DI1(\fft_output1024[801].sig_820.FeedThruLUT ), 
    .DI0(\fft_output1024[800].sig_819.FeedThruLUT ), 
    .C1(\fft_output1024[801] ), .D0(\fft_output1024[800] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[832] ), 
    .Q1(\fft_output1024[833] ), .F0(\fft_output1024[800].sig_819.FeedThruLUT ), 
    .F1(\fft_output1024[801].sig_820.FeedThruLUT ));
  SLICE_2973 SLICE_2973( .DI1(\fft_output1024[803].sig_822.FeedThruLUT ), 
    .DI0(\fft_output1024[802].sig_821.FeedThruLUT ), 
    .D1(\fft_output1024[803] ), .B0(\fft_output1024[802] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[834] ), 
    .Q1(\fft_output1024[835] ), .F0(\fft_output1024[802].sig_821.FeedThruLUT ), 
    .F1(\fft_output1024[803].sig_822.FeedThruLUT ));
  SLICE_2975 SLICE_2975( .DI1(\fft_output1024[805].sig_824.FeedThruLUT ), 
    .DI0(\fft_output1024[804].sig_823.FeedThruLUT ), 
    .B1(\fft_output1024[805] ), .A0(\fft_output1024[804] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[836] ), 
    .Q1(\fft_output1024[837] ), .F0(\fft_output1024[804].sig_823.FeedThruLUT ), 
    .F1(\fft_output1024[805].sig_824.FeedThruLUT ));
  SLICE_2977 SLICE_2977( .DI1(\fft_output1024[807].sig_826.FeedThruLUT ), 
    .DI0(\fft_output1024[806].sig_825.FeedThruLUT ), 
    .A1(\fft_output1024[807] ), .B0(\fft_output1024[806] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[838] ), 
    .Q1(\fft_output1024[839] ), .F0(\fft_output1024[806].sig_825.FeedThruLUT ), 
    .F1(\fft_output1024[807].sig_826.FeedThruLUT ));
  SLICE_2979 SLICE_2979( .DI1(\fft_output1024[809].sig_828.FeedThruLUT ), 
    .DI0(\fft_output1024[808].sig_827.FeedThruLUT ), 
    .D1(\fft_output1024[809] ), .D0(\fft_output1024[808] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[840] ), 
    .Q1(\fft_output1024[841] ), .F0(\fft_output1024[808].sig_827.FeedThruLUT ), 
    .F1(\fft_output1024[809].sig_828.FeedThruLUT ));
  SLICE_2981 SLICE_2981( .DI1(\fft_output1024[811].sig_830.FeedThruLUT ), 
    .DI0(\fft_output1024[810].sig_829.FeedThruLUT ), 
    .C1(\fft_output1024[811] ), .D0(\fft_output1024[810] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[842] ), 
    .Q1(\fft_output1024[843] ), .F0(\fft_output1024[810].sig_829.FeedThruLUT ), 
    .F1(\fft_output1024[811].sig_830.FeedThruLUT ));
  SLICE_2983 SLICE_2983( .DI1(\fft_output1024[813].sig_832.FeedThruLUT ), 
    .DI0(\fft_output1024[812].sig_831.FeedThruLUT ), 
    .A1(\fft_output1024[813] ), .A0(\fft_output1024[812] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[844] ), 
    .Q1(\fft_output1024[845] ), .F0(\fft_output1024[812].sig_831.FeedThruLUT ), 
    .F1(\fft_output1024[813].sig_832.FeedThruLUT ));
  SLICE_2985 SLICE_2985( .DI1(\fft_output1024[815].sig_834.FeedThruLUT ), 
    .DI0(\fft_output1024[814].sig_833.FeedThruLUT ), 
    .D1(\fft_output1024[815] ), .D0(\fft_output1024[814] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[846] ), 
    .Q1(\fft_output1024[847] ), .F0(\fft_output1024[814].sig_833.FeedThruLUT ), 
    .F1(\fft_output1024[815].sig_834.FeedThruLUT ));
  SLICE_2987 SLICE_2987( .DI1(\fft_output1024[817].sig_836.FeedThruLUT ), 
    .DI0(\fft_output1024[816].sig_835.FeedThruLUT ), 
    .D1(\fft_output1024[817] ), .C0(\fft_output1024[816] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[848] ), 
    .Q1(\fft_output1024[849] ), .F0(\fft_output1024[816].sig_835.FeedThruLUT ), 
    .F1(\fft_output1024[817].sig_836.FeedThruLUT ));
  SLICE_2989 SLICE_2989( .DI1(\fft_output1024[819].sig_838.FeedThruLUT ), 
    .DI0(\fft_output1024[818].sig_837.FeedThruLUT ), 
    .C1(\fft_output1024[819] ), .D0(\fft_output1024[818] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[850] ), 
    .Q1(\fft_output1024[851] ), .F0(\fft_output1024[818].sig_837.FeedThruLUT ), 
    .F1(\fft_output1024[819].sig_838.FeedThruLUT ));
  SLICE_2991 SLICE_2991( .DI1(\fft_output1024[821].sig_840.FeedThruLUT ), 
    .DI0(\fft_output1024[820].sig_839.FeedThruLUT ), 
    .C1(\fft_output1024[821] ), .D0(\fft_output1024[820] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[852] ), 
    .Q1(\fft_output1024[853] ), .F0(\fft_output1024[820].sig_839.FeedThruLUT ), 
    .F1(\fft_output1024[821].sig_840.FeedThruLUT ));
  SLICE_2993 SLICE_2993( .DI1(\fft_output1024[823].sig_842.FeedThruLUT ), 
    .DI0(\fft_output1024[822].sig_841.FeedThruLUT ), 
    .B1(\fft_output1024[823] ), .C0(\fft_output1024[822] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[854] ), 
    .Q1(\fft_output1024[855] ), .F0(\fft_output1024[822].sig_841.FeedThruLUT ), 
    .F1(\fft_output1024[823].sig_842.FeedThruLUT ));
  SLICE_2995 SLICE_2995( .DI1(\fft_output1024[825].sig_844.FeedThruLUT ), 
    .DI0(\fft_output1024[824].sig_843.FeedThruLUT ), 
    .A1(\fft_output1024[825] ), .D0(\fft_output1024[824] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[856] ), 
    .Q1(\fft_output1024[857] ), .F0(\fft_output1024[824].sig_843.FeedThruLUT ), 
    .F1(\fft_output1024[825].sig_844.FeedThruLUT ));
  SLICE_2997 SLICE_2997( .DI1(\fft_output1024[827].sig_846.FeedThruLUT ), 
    .DI0(\fft_output1024[826].sig_845.FeedThruLUT ), 
    .A1(\fft_output1024[827] ), .B0(\fft_output1024[826] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[858] ), 
    .Q1(\fft_output1024[859] ), .F0(\fft_output1024[826].sig_845.FeedThruLUT ), 
    .F1(\fft_output1024[827].sig_846.FeedThruLUT ));
  SLICE_2999 SLICE_2999( .DI1(\fft_output1024[829].sig_848.FeedThruLUT ), 
    .DI0(\fft_output1024[828].sig_847.FeedThruLUT ), 
    .B1(\fft_output1024[829] ), .B0(\fft_output1024[828] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[860] ), 
    .Q1(\fft_output1024[861] ), .F0(\fft_output1024[828].sig_847.FeedThruLUT ), 
    .F1(\fft_output1024[829].sig_848.FeedThruLUT ));
  SLICE_3001 SLICE_3001( .DI1(\fft_output1024[831].sig_850.FeedThruLUT ), 
    .DI0(\fft_output1024[830].sig_849.FeedThruLUT ), 
    .D1(\fft_output1024[831] ), .D0(\fft_output1024[830] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[862] ), 
    .Q1(\fft_output1024[863] ), .F0(\fft_output1024[830].sig_849.FeedThruLUT ), 
    .F1(\fft_output1024[831].sig_850.FeedThruLUT ));
  SLICE_3003 SLICE_3003( .DI1(\fft_output1024[833].sig_852.FeedThruLUT ), 
    .DI0(\fft_output1024[832].sig_851.FeedThruLUT ), 
    .B1(\fft_output1024[833] ), .D0(\fft_output1024[832] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[864] ), 
    .Q1(\fft_output1024[865] ), .F0(\fft_output1024[832].sig_851.FeedThruLUT ), 
    .F1(\fft_output1024[833].sig_852.FeedThruLUT ));
  SLICE_3005 SLICE_3005( .DI1(\fft_output1024[835].sig_854.FeedThruLUT ), 
    .DI0(\fft_output1024[834].sig_853.FeedThruLUT ), 
    .D1(\fft_output1024[835] ), .C0(\fft_output1024[834] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[866] ), 
    .Q1(\fft_output1024[867] ), .F0(\fft_output1024[834].sig_853.FeedThruLUT ), 
    .F1(\fft_output1024[835].sig_854.FeedThruLUT ));
  SLICE_3007 SLICE_3007( .DI1(\fft_output1024[837].sig_856.FeedThruLUT ), 
    .DI0(\fft_output1024[836].sig_855.FeedThruLUT ), 
    .C1(\fft_output1024[837] ), .D0(\fft_output1024[836] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[868] ), 
    .Q1(\fft_output1024[869] ), .F0(\fft_output1024[836].sig_855.FeedThruLUT ), 
    .F1(\fft_output1024[837].sig_856.FeedThruLUT ));
  SLICE_3009 SLICE_3009( .DI1(\fft_output1024[839].sig_858.FeedThruLUT ), 
    .DI0(\fft_output1024[838].sig_857.FeedThruLUT ), 
    .B1(\fft_output1024[839] ), .A0(\fft_output1024[838] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[870] ), 
    .Q1(\fft_output1024[871] ), .F0(\fft_output1024[838].sig_857.FeedThruLUT ), 
    .F1(\fft_output1024[839].sig_858.FeedThruLUT ));
  SLICE_3011 SLICE_3011( .DI1(\fft_output1024[841].sig_860.FeedThruLUT ), 
    .DI0(\fft_output1024[840].sig_859.FeedThruLUT ), 
    .C1(\fft_output1024[841] ), .D0(\fft_output1024[840] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[872] ), 
    .Q1(\fft_output1024[873] ), .F0(\fft_output1024[840].sig_859.FeedThruLUT ), 
    .F1(\fft_output1024[841].sig_860.FeedThruLUT ));
  SLICE_3013 SLICE_3013( .DI1(\fft_output1024[843].sig_862.FeedThruLUT ), 
    .DI0(\fft_output1024[842].sig_861.FeedThruLUT ), 
    .C1(\fft_output1024[843] ), .D0(\fft_output1024[842] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[874] ), 
    .Q1(\fft_output1024[875] ), .F0(\fft_output1024[842].sig_861.FeedThruLUT ), 
    .F1(\fft_output1024[843].sig_862.FeedThruLUT ));
  SLICE_3015 SLICE_3015( .DI1(\fft_output1024[845].sig_864.FeedThruLUT ), 
    .DI0(\fft_output1024[844].sig_863.FeedThruLUT ), 
    .C1(\fft_output1024[845] ), .D0(\fft_output1024[844] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[876] ), 
    .Q1(\fft_output1024[877] ), .F0(\fft_output1024[844].sig_863.FeedThruLUT ), 
    .F1(\fft_output1024[845].sig_864.FeedThruLUT ));
  SLICE_3017 SLICE_3017( .DI1(\fft_output1024[847].sig_866.FeedThruLUT ), 
    .DI0(\fft_output1024[846].sig_865.FeedThruLUT ), 
    .A1(\fft_output1024[847] ), .D0(\fft_output1024[846] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[878] ), 
    .Q1(\fft_output1024[879] ), .F0(\fft_output1024[846].sig_865.FeedThruLUT ), 
    .F1(\fft_output1024[847].sig_866.FeedThruLUT ));
  SLICE_3019 SLICE_3019( .DI1(\fft_output1024[849].sig_868.FeedThruLUT ), 
    .DI0(\fft_output1024[848].sig_867.FeedThruLUT ), 
    .B1(\fft_output1024[849] ), .D0(\fft_output1024[848] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[880] ), 
    .Q1(\fft_output1024[881] ), .F0(\fft_output1024[848].sig_867.FeedThruLUT ), 
    .F1(\fft_output1024[849].sig_868.FeedThruLUT ));
  SLICE_3021 SLICE_3021( .DI1(\fft_output1024[851].sig_870.FeedThruLUT ), 
    .DI0(\fft_output1024[850].sig_869.FeedThruLUT ), 
    .B1(\fft_output1024[851] ), .B0(\fft_output1024[850] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[882] ), 
    .Q1(\fft_output1024[883] ), .F0(\fft_output1024[850].sig_869.FeedThruLUT ), 
    .F1(\fft_output1024[851].sig_870.FeedThruLUT ));
  SLICE_3023 SLICE_3023( .DI1(\fft_output1024[853].sig_872.FeedThruLUT ), 
    .DI0(\fft_output1024[852].sig_871.FeedThruLUT ), 
    .D1(\fft_output1024[853] ), .D0(\fft_output1024[852] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[884] ), 
    .Q1(\fft_output1024[885] ), .F0(\fft_output1024[852].sig_871.FeedThruLUT ), 
    .F1(\fft_output1024[853].sig_872.FeedThruLUT ));
  SLICE_3025 SLICE_3025( .DI1(\fft_output1024[855].sig_874.FeedThruLUT ), 
    .DI0(\fft_output1024[854].sig_873.FeedThruLUT ), 
    .B1(\fft_output1024[855] ), .D0(\fft_output1024[854] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[886] ), 
    .Q1(\fft_output1024[887] ), .F0(\fft_output1024[854].sig_873.FeedThruLUT ), 
    .F1(\fft_output1024[855].sig_874.FeedThruLUT ));
  SLICE_3027 SLICE_3027( .DI1(\fft_output1024[857].sig_876.FeedThruLUT ), 
    .DI0(\fft_output1024[856].sig_875.FeedThruLUT ), 
    .D1(\fft_output1024[857] ), .D0(\fft_output1024[856] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[888] ), 
    .Q1(\fft_output1024[889] ), .F0(\fft_output1024[856].sig_875.FeedThruLUT ), 
    .F1(\fft_output1024[857].sig_876.FeedThruLUT ));
  SLICE_3029 SLICE_3029( .DI1(\fft_output1024[859].sig_878.FeedThruLUT ), 
    .DI0(\fft_output1024[858].sig_877.FeedThruLUT ), 
    .D1(\fft_output1024[859] ), .B0(\fft_output1024[858] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[890] ), 
    .Q1(\fft_output1024[891] ), .F0(\fft_output1024[858].sig_877.FeedThruLUT ), 
    .F1(\fft_output1024[859].sig_878.FeedThruLUT ));
  SLICE_3031 SLICE_3031( .DI1(\fft_output1024[861].sig_880.FeedThruLUT ), 
    .DI0(\fft_output1024[860].sig_879.FeedThruLUT ), 
    .B1(\fft_output1024[861] ), .B0(\fft_output1024[860] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[892] ), 
    .Q1(\fft_output1024[893] ), .F0(\fft_output1024[860].sig_879.FeedThruLUT ), 
    .F1(\fft_output1024[861].sig_880.FeedThruLUT ));
  SLICE_3033 SLICE_3033( .DI1(\fft_output1024[863].sig_882.FeedThruLUT ), 
    .DI0(\fft_output1024[862].sig_881.FeedThruLUT ), 
    .B1(\fft_output1024[863] ), .B0(\fft_output1024[862] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[894] ), 
    .Q1(\fft_output1024[895] ), .F0(\fft_output1024[862].sig_881.FeedThruLUT ), 
    .F1(\fft_output1024[863].sig_882.FeedThruLUT ));
  SLICE_3035 SLICE_3035( .DI1(\fft_output1024[865].sig_884.FeedThruLUT ), 
    .DI0(\fft_output1024[864].sig_883.FeedThruLUT ), 
    .D1(\fft_output1024[865] ), .B0(\fft_output1024[864] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[896] ), 
    .Q1(\fft_output1024[897] ), .F0(\fft_output1024[864].sig_883.FeedThruLUT ), 
    .F1(\fft_output1024[865].sig_884.FeedThruLUT ));
  SLICE_3037 SLICE_3037( .DI1(\fft_output1024[867].sig_886.FeedThruLUT ), 
    .DI0(\fft_output1024[866].sig_885.FeedThruLUT ), 
    .B1(\fft_output1024[867] ), .B0(\fft_output1024[866] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[898] ), 
    .Q1(\fft_output1024[899] ), .F0(\fft_output1024[866].sig_885.FeedThruLUT ), 
    .F1(\fft_output1024[867].sig_886.FeedThruLUT ));
  SLICE_3039 SLICE_3039( .DI1(\fft_output1024[869].sig_888.FeedThruLUT ), 
    .DI0(\fft_output1024[868].sig_887.FeedThruLUT ), 
    .D1(\fft_output1024[869] ), .C0(\fft_output1024[868] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[900] ), 
    .Q1(\fft_output1024[901] ), .F0(\fft_output1024[868].sig_887.FeedThruLUT ), 
    .F1(\fft_output1024[869].sig_888.FeedThruLUT ));
  SLICE_3041 SLICE_3041( .DI1(\fft_output1024[871].sig_890.FeedThruLUT ), 
    .DI0(\fft_output1024[870].sig_889.FeedThruLUT ), 
    .B1(\fft_output1024[871] ), .D0(\fft_output1024[870] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[902] ), 
    .Q1(\fft_output1024[903] ), .F0(\fft_output1024[870].sig_889.FeedThruLUT ), 
    .F1(\fft_output1024[871].sig_890.FeedThruLUT ));
  SLICE_3043 SLICE_3043( .DI1(\fft_output1024[873].sig_892.FeedThruLUT ), 
    .DI0(\fft_output1024[872].sig_891.FeedThruLUT ), 
    .C1(\fft_output1024[873] ), .D0(\fft_output1024[872] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[904] ), 
    .Q1(\fft_output1024[905] ), .F0(\fft_output1024[872].sig_891.FeedThruLUT ), 
    .F1(\fft_output1024[873].sig_892.FeedThruLUT ));
  SLICE_3045 SLICE_3045( .DI1(\fft_output1024[875].sig_894.FeedThruLUT ), 
    .DI0(\fft_output1024[874].sig_893.FeedThruLUT ), 
    .B1(\fft_output1024[875] ), .D0(\fft_output1024[874] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[906] ), 
    .Q1(\fft_output1024[907] ), .F0(\fft_output1024[874].sig_893.FeedThruLUT ), 
    .F1(\fft_output1024[875].sig_894.FeedThruLUT ));
  SLICE_3047 SLICE_3047( .DI1(\fft_output1024[877].sig_896.FeedThruLUT ), 
    .DI0(\fft_output1024[876].sig_895.FeedThruLUT ), 
    .B1(\fft_output1024[877] ), .A0(\fft_output1024[876] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[908] ), 
    .Q1(\fft_output1024[909] ), .F0(\fft_output1024[876].sig_895.FeedThruLUT ), 
    .F1(\fft_output1024[877].sig_896.FeedThruLUT ));
  SLICE_3049 SLICE_3049( .DI1(\fft_output1024[879].sig_898.FeedThruLUT ), 
    .DI0(\fft_output1024[878].sig_897.FeedThruLUT ), 
    .B1(\fft_output1024[879] ), .B0(\fft_output1024[878] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[910] ), 
    .Q1(\fft_output1024[911] ), .F0(\fft_output1024[878].sig_897.FeedThruLUT ), 
    .F1(\fft_output1024[879].sig_898.FeedThruLUT ));
  SLICE_3051 SLICE_3051( .DI1(\fft_output1024[881].sig_900.FeedThruLUT ), 
    .DI0(\fft_output1024[880].sig_899.FeedThruLUT ), 
    .D1(\fft_output1024[881] ), .B0(\fft_output1024[880] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[912] ), 
    .Q1(\fft_output1024[913] ), .F0(\fft_output1024[880].sig_899.FeedThruLUT ), 
    .F1(\fft_output1024[881].sig_900.FeedThruLUT ));
  SLICE_3053 SLICE_3053( .DI1(\fft_output1024[883].sig_902.FeedThruLUT ), 
    .DI0(\fft_output1024[882].sig_901.FeedThruLUT ), 
    .C1(\fft_output1024[883] ), .D0(\fft_output1024[882] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[914] ), 
    .Q1(\fft_output1024[915] ), .F0(\fft_output1024[882].sig_901.FeedThruLUT ), 
    .F1(\fft_output1024[883].sig_902.FeedThruLUT ));
  SLICE_3055 SLICE_3055( .DI1(\fft_output1024[885].sig_904.FeedThruLUT ), 
    .DI0(\fft_output1024[884].sig_903.FeedThruLUT ), 
    .D1(\fft_output1024[885] ), .B0(\fft_output1024[884] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[916] ), 
    .Q1(\fft_output1024[917] ), .F0(\fft_output1024[884].sig_903.FeedThruLUT ), 
    .F1(\fft_output1024[885].sig_904.FeedThruLUT ));
  SLICE_3057 SLICE_3057( .DI1(\fft_output1024[887].sig_906.FeedThruLUT ), 
    .DI0(\fft_output1024[886].sig_905.FeedThruLUT ), 
    .D1(\fft_output1024[887] ), .A0(\fft_output1024[886] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[918] ), 
    .Q1(\fft_output1024[919] ), .F0(\fft_output1024[886].sig_905.FeedThruLUT ), 
    .F1(\fft_output1024[887].sig_906.FeedThruLUT ));
  SLICE_3059 SLICE_3059( .DI1(\fft_output1024[889].sig_908.FeedThruLUT ), 
    .DI0(\fft_output1024[888].sig_907.FeedThruLUT ), 
    .B1(\fft_output1024[889] ), .D0(\fft_output1024[888] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[920] ), 
    .Q1(\fft_output1024[921] ), .F0(\fft_output1024[888].sig_907.FeedThruLUT ), 
    .F1(\fft_output1024[889].sig_908.FeedThruLUT ));
  SLICE_3061 SLICE_3061( .DI1(\fft_output1024[891].sig_910.FeedThruLUT ), 
    .DI0(\fft_output1024[890].sig_909.FeedThruLUT ), 
    .C1(\fft_output1024[891] ), .D0(\fft_output1024[890] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[922] ), 
    .Q1(\fft_output1024[923] ), .F0(\fft_output1024[890].sig_909.FeedThruLUT ), 
    .F1(\fft_output1024[891].sig_910.FeedThruLUT ));
  SLICE_3063 SLICE_3063( .DI1(\fft_output1024[893].sig_912.FeedThruLUT ), 
    .DI0(\fft_output1024[892].sig_911.FeedThruLUT ), 
    .C1(\fft_output1024[893] ), .C0(\fft_output1024[892] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[924] ), 
    .Q1(\fft_output1024[925] ), .F0(\fft_output1024[892].sig_911.FeedThruLUT ), 
    .F1(\fft_output1024[893].sig_912.FeedThruLUT ));
  SLICE_3065 SLICE_3065( .DI1(\fft_output1024[895].sig_914.FeedThruLUT ), 
    .DI0(\fft_output1024[894].sig_913.FeedThruLUT ), 
    .B1(\fft_output1024[895] ), .B0(\fft_output1024[894] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[926] ), 
    .Q1(\fft_output1024[927] ), .F0(\fft_output1024[894].sig_913.FeedThruLUT ), 
    .F1(\fft_output1024[895].sig_914.FeedThruLUT ));
  SLICE_3067 SLICE_3067( .DI1(\fft_output1024[897].sig_916.FeedThruLUT ), 
    .DI0(\fft_output1024[896].sig_915.FeedThruLUT ), 
    .B1(\fft_output1024[897] ), .A0(\fft_output1024[896] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[928] ), 
    .Q1(\fft_output1024[929] ), .F0(\fft_output1024[896].sig_915.FeedThruLUT ), 
    .F1(\fft_output1024[897].sig_916.FeedThruLUT ));
  SLICE_3069 SLICE_3069( .DI1(\fft_output1024[899].sig_918.FeedThruLUT ), 
    .DI0(\fft_output1024[898].sig_917.FeedThruLUT ), 
    .D1(\fft_output1024[899] ), .B0(\fft_output1024[898] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[930] ), 
    .Q1(\fft_output1024[931] ), .F0(\fft_output1024[898].sig_917.FeedThruLUT ), 
    .F1(\fft_output1024[899].sig_918.FeedThruLUT ));
  SLICE_3071 SLICE_3071( .DI1(\fft_output1024[901].sig_920.FeedThruLUT ), 
    .DI0(\fft_output1024[900].sig_919.FeedThruLUT ), 
    .D1(\fft_output1024[901] ), .B0(\fft_output1024[900] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[932] ), 
    .Q1(\fft_output1024[933] ), .F0(\fft_output1024[900].sig_919.FeedThruLUT ), 
    .F1(\fft_output1024[901].sig_920.FeedThruLUT ));
  SLICE_3073 SLICE_3073( .DI1(\fft_output1024[903].sig_922.FeedThruLUT ), 
    .DI0(\fft_output1024[902].sig_921.FeedThruLUT ), 
    .B1(\fft_output1024[903] ), .D0(\fft_output1024[902] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[934] ), 
    .Q1(\fft_output1024[935] ), .F0(\fft_output1024[902].sig_921.FeedThruLUT ), 
    .F1(\fft_output1024[903].sig_922.FeedThruLUT ));
  SLICE_3075 SLICE_3075( .DI1(\fft_output1024[905].sig_924.FeedThruLUT ), 
    .DI0(\fft_output1024[904].sig_923.FeedThruLUT ), 
    .D1(\fft_output1024[905] ), .B0(\fft_output1024[904] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[936] ), 
    .Q1(\fft_output1024[937] ), .F0(\fft_output1024[904].sig_923.FeedThruLUT ), 
    .F1(\fft_output1024[905].sig_924.FeedThruLUT ));
  SLICE_3077 SLICE_3077( .DI1(\fft_output1024[907].sig_926.FeedThruLUT ), 
    .DI0(\fft_output1024[906].sig_925.FeedThruLUT ), 
    .A1(\fft_output1024[907] ), .B0(\fft_output1024[906] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[938] ), 
    .Q1(\fft_output1024[939] ), .F0(\fft_output1024[906].sig_925.FeedThruLUT ), 
    .F1(\fft_output1024[907].sig_926.FeedThruLUT ));
  SLICE_3079 SLICE_3079( .DI1(\fft_output1024[909].sig_928.FeedThruLUT ), 
    .DI0(\fft_output1024[908].sig_927.FeedThruLUT ), 
    .B1(\fft_output1024[909] ), .A0(\fft_output1024[908] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[940] ), 
    .Q1(\fft_output1024[941] ), .F0(\fft_output1024[908].sig_927.FeedThruLUT ), 
    .F1(\fft_output1024[909].sig_928.FeedThruLUT ));
  SLICE_3081 SLICE_3081( .DI1(\fft_output1024[911].sig_930.FeedThruLUT ), 
    .DI0(\fft_output1024[910].sig_929.FeedThruLUT ), 
    .A1(\fft_output1024[911] ), .C0(\fft_output1024[910] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[942] ), 
    .Q1(\fft_output1024[943] ), .F0(\fft_output1024[910].sig_929.FeedThruLUT ), 
    .F1(\fft_output1024[911].sig_930.FeedThruLUT ));
  SLICE_3083 SLICE_3083( .DI1(\fft_output1024[913].sig_932.FeedThruLUT ), 
    .DI0(\fft_output1024[912].sig_931.FeedThruLUT ), 
    .B1(\fft_output1024[913] ), .A0(\fft_output1024[912] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[944] ), 
    .Q1(\fft_output1024[945] ), .F0(\fft_output1024[912].sig_931.FeedThruLUT ), 
    .F1(\fft_output1024[913].sig_932.FeedThruLUT ));
  SLICE_3085 SLICE_3085( .DI1(\fft_output1024[915].sig_934.FeedThruLUT ), 
    .DI0(\fft_output1024[914].sig_933.FeedThruLUT ), 
    .B1(\fft_output1024[915] ), .C0(\fft_output1024[914] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[946] ), 
    .Q1(\fft_output1024[947] ), .F0(\fft_output1024[914].sig_933.FeedThruLUT ), 
    .F1(\fft_output1024[915].sig_934.FeedThruLUT ));
  SLICE_3087 SLICE_3087( .DI1(\fft_output1024[917].sig_936.FeedThruLUT ), 
    .DI0(\fft_output1024[916].sig_935.FeedThruLUT ), 
    .C1(\fft_output1024[917] ), .B0(\fft_output1024[916] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[948] ), 
    .Q1(\fft_output1024[949] ), .F0(\fft_output1024[916].sig_935.FeedThruLUT ), 
    .F1(\fft_output1024[917].sig_936.FeedThruLUT ));
  SLICE_3089 SLICE_3089( .DI1(\fft_output1024[919].sig_938.FeedThruLUT ), 
    .DI0(\fft_output1024[918].sig_937.FeedThruLUT ), 
    .D1(\fft_output1024[919] ), .B0(\fft_output1024[918] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[950] ), 
    .Q1(\fft_output1024[951] ), .F0(\fft_output1024[918].sig_937.FeedThruLUT ), 
    .F1(\fft_output1024[919].sig_938.FeedThruLUT ));
  SLICE_3091 SLICE_3091( .DI1(\fft_output1024[921].sig_940.FeedThruLUT ), 
    .DI0(\fft_output1024[920].sig_939.FeedThruLUT ), 
    .D1(\fft_output1024[921] ), .D0(\fft_output1024[920] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[952] ), 
    .Q1(\fft_output1024[953] ), .F0(\fft_output1024[920].sig_939.FeedThruLUT ), 
    .F1(\fft_output1024[921].sig_940.FeedThruLUT ));
  SLICE_3093 SLICE_3093( .DI1(\fft_output1024[923].sig_942.FeedThruLUT ), 
    .DI0(\fft_output1024[922].sig_941.FeedThruLUT ), 
    .D1(\fft_output1024[923] ), .A0(\fft_output1024[922] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[954] ), 
    .Q1(\fft_output1024[955] ), .F0(\fft_output1024[922].sig_941.FeedThruLUT ), 
    .F1(\fft_output1024[923].sig_942.FeedThruLUT ));
  SLICE_3095 SLICE_3095( .DI1(\fft_output1024[925].sig_944.FeedThruLUT ), 
    .DI0(\fft_output1024[924].sig_943.FeedThruLUT ), 
    .C1(\fft_output1024[925] ), .D0(\fft_output1024[924] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[956] ), 
    .Q1(\fft_output1024[957] ), .F0(\fft_output1024[924].sig_943.FeedThruLUT ), 
    .F1(\fft_output1024[925].sig_944.FeedThruLUT ));
  SLICE_3097 SLICE_3097( .DI1(\fft_output1024[927].sig_946.FeedThruLUT ), 
    .DI0(\fft_output1024[926].sig_945.FeedThruLUT ), 
    .B1(\fft_output1024[927] ), .A0(\fft_output1024[926] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[958] ), 
    .Q1(\fft_output1024[959] ), .F0(\fft_output1024[926].sig_945.FeedThruLUT ), 
    .F1(\fft_output1024[927].sig_946.FeedThruLUT ));
  SLICE_3099 SLICE_3099( .DI1(\fft_output1024[929].sig_948.FeedThruLUT ), 
    .DI0(\fft_output1024[928].sig_947.FeedThruLUT ), 
    .C1(\fft_output1024[929] ), .B0(\fft_output1024[928] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[960] ), 
    .Q1(\fft_output1024[961] ), .F0(\fft_output1024[928].sig_947.FeedThruLUT ), 
    .F1(\fft_output1024[929].sig_948.FeedThruLUT ));
  SLICE_3101 SLICE_3101( .DI1(\fft_output1024[931].sig_950.FeedThruLUT ), 
    .DI0(\fft_output1024[930].sig_949.FeedThruLUT ), 
    .B1(\fft_output1024[931] ), .D0(\fft_output1024[930] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[962] ), 
    .Q1(\fft_output1024[963] ), .F0(\fft_output1024[930].sig_949.FeedThruLUT ), 
    .F1(\fft_output1024[931].sig_950.FeedThruLUT ));
  SLICE_3103 SLICE_3103( .DI1(\fft_output1024[933].sig_952.FeedThruLUT ), 
    .DI0(\fft_output1024[932].sig_951.FeedThruLUT ), 
    .D1(\fft_output1024[933] ), .D0(\fft_output1024[932] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[964] ), 
    .Q1(\fft_output1024[965] ), .F0(\fft_output1024[932].sig_951.FeedThruLUT ), 
    .F1(\fft_output1024[933].sig_952.FeedThruLUT ));
  SLICE_3105 SLICE_3105( .DI1(\fft_output1024[935].sig_954.FeedThruLUT ), 
    .DI0(\fft_output1024[934].sig_953.FeedThruLUT ), 
    .C1(\fft_output1024[935] ), .A0(\fft_output1024[934] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[966] ), 
    .Q1(\fft_output1024[967] ), .F0(\fft_output1024[934].sig_953.FeedThruLUT ), 
    .F1(\fft_output1024[935].sig_954.FeedThruLUT ));
  SLICE_3107 SLICE_3107( .DI1(\fft_output1024[937].sig_956.FeedThruLUT ), 
    .DI0(\fft_output1024[936].sig_955.FeedThruLUT ), 
    .B1(\fft_output1024[937] ), .A0(\fft_output1024[936] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[968] ), 
    .Q1(\fft_output1024[969] ), .F0(\fft_output1024[936].sig_955.FeedThruLUT ), 
    .F1(\fft_output1024[937].sig_956.FeedThruLUT ));
  SLICE_3109 SLICE_3109( .DI1(\fft_output1024[939].sig_958.FeedThruLUT ), 
    .DI0(\fft_output1024[938].sig_957.FeedThruLUT ), 
    .A1(\fft_output1024[939] ), .D0(\fft_output1024[938] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[970] ), 
    .Q1(\fft_output1024[971] ), .F0(\fft_output1024[938].sig_957.FeedThruLUT ), 
    .F1(\fft_output1024[939].sig_958.FeedThruLUT ));
  SLICE_3111 SLICE_3111( .DI1(\fft_output1024[941].sig_960.FeedThruLUT ), 
    .DI0(\fft_output1024[940].sig_959.FeedThruLUT ), 
    .B1(\fft_output1024[941] ), .A0(\fft_output1024[940] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[972] ), 
    .Q1(\fft_output1024[973] ), .F0(\fft_output1024[940].sig_959.FeedThruLUT ), 
    .F1(\fft_output1024[941].sig_960.FeedThruLUT ));
  SLICE_3113 SLICE_3113( .DI1(\fft_output1024[943].sig_962.FeedThruLUT ), 
    .DI0(\fft_output1024[942].sig_961.FeedThruLUT ), 
    .D1(\fft_output1024[943] ), .A0(\fft_output1024[942] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[974] ), 
    .Q1(\fft_output1024[975] ), .F0(\fft_output1024[942].sig_961.FeedThruLUT ), 
    .F1(\fft_output1024[943].sig_962.FeedThruLUT ));
  SLICE_3115 SLICE_3115( .DI1(\fft_output1024[945].sig_964.FeedThruLUT ), 
    .DI0(\fft_output1024[944].sig_963.FeedThruLUT ), 
    .D1(\fft_output1024[945] ), .C0(\fft_output1024[944] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[976] ), 
    .Q1(\fft_output1024[977] ), .F0(\fft_output1024[944].sig_963.FeedThruLUT ), 
    .F1(\fft_output1024[945].sig_964.FeedThruLUT ));
  SLICE_3117 SLICE_3117( .DI1(\fft_output1024[947].sig_966.FeedThruLUT ), 
    .DI0(\fft_output1024[946].sig_965.FeedThruLUT ), 
    .D1(\fft_output1024[947] ), .A0(\fft_output1024[946] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[978] ), 
    .Q1(\fft_output1024[979] ), .F0(\fft_output1024[946].sig_965.FeedThruLUT ), 
    .F1(\fft_output1024[947].sig_966.FeedThruLUT ));
  SLICE_3119 SLICE_3119( .DI1(\fft_output1024[949].sig_968.FeedThruLUT ), 
    .DI0(\fft_output1024[948].sig_967.FeedThruLUT ), 
    .C1(\fft_output1024[949] ), .B0(\fft_output1024[948] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[980] ), 
    .Q1(\fft_output1024[981] ), .F0(\fft_output1024[948].sig_967.FeedThruLUT ), 
    .F1(\fft_output1024[949].sig_968.FeedThruLUT ));
  SLICE_3121 SLICE_3121( .DI1(\fft_output1024[951].sig_970.FeedThruLUT ), 
    .DI0(\fft_output1024[950].sig_969.FeedThruLUT ), 
    .C1(\fft_output1024[951] ), .B0(\fft_output1024[950] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[982] ), 
    .Q1(\fft_output1024[983] ), .F0(\fft_output1024[950].sig_969.FeedThruLUT ), 
    .F1(\fft_output1024[951].sig_970.FeedThruLUT ));
  SLICE_3123 SLICE_3123( .DI1(\fft_output1024[953].sig_972.FeedThruLUT ), 
    .DI0(\fft_output1024[952].sig_971.FeedThruLUT ), 
    .C1(\fft_output1024[953] ), .D0(\fft_output1024[952] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[984] ), 
    .Q1(\fft_output1024[985] ), .F0(\fft_output1024[952].sig_971.FeedThruLUT ), 
    .F1(\fft_output1024[953].sig_972.FeedThruLUT ));
  SLICE_3125 SLICE_3125( .DI1(\fft_output1024[955].sig_974.FeedThruLUT ), 
    .DI0(\fft_output1024[954].sig_973.FeedThruLUT ), 
    .D1(\fft_output1024[955] ), .A0(\fft_output1024[954] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[986] ), 
    .Q1(\fft_output1024[987] ), .F0(\fft_output1024[954].sig_973.FeedThruLUT ), 
    .F1(\fft_output1024[955].sig_974.FeedThruLUT ));
  SLICE_3127 SLICE_3127( .DI1(\fft_output1024[957].sig_976.FeedThruLUT ), 
    .DI0(\fft_output1024[956].sig_975.FeedThruLUT ), 
    .D1(\fft_output1024[957] ), .B0(\fft_output1024[956] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[988] ), 
    .Q1(\fft_output1024[989] ), .F0(\fft_output1024[956].sig_975.FeedThruLUT ), 
    .F1(\fft_output1024[957].sig_976.FeedThruLUT ));
  SLICE_3129 SLICE_3129( .DI1(\fft_output1024[959].sig_978.FeedThruLUT ), 
    .DI0(\fft_output1024[958].sig_977.FeedThruLUT ), 
    .B1(\fft_output1024[959] ), .C0(\fft_output1024[958] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[990] ), 
    .Q1(\fft_output1024[991] ), .F0(\fft_output1024[958].sig_977.FeedThruLUT ), 
    .F1(\fft_output1024[959].sig_978.FeedThruLUT ));
  SLICE_3131 SLICE_3131( .DI1(\fft_output1024[961].sig_980.FeedThruLUT ), 
    .DI0(\fft_output1024[960].sig_979.FeedThruLUT ), 
    .D1(\fft_output1024[961] ), .B0(\fft_output1024[960] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[992] ), 
    .Q1(\fft_output1024[993] ), .F0(\fft_output1024[960].sig_979.FeedThruLUT ), 
    .F1(\fft_output1024[961].sig_980.FeedThruLUT ));
  SLICE_3133 SLICE_3133( .DI1(\fft_output1024[963].sig_982.FeedThruLUT ), 
    .DI0(\fft_output1024[962].sig_981.FeedThruLUT ), 
    .A1(\fft_output1024[963] ), .B0(\fft_output1024[962] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[994] ), 
    .Q1(\fft_output1024[995] ), .F0(\fft_output1024[962].sig_981.FeedThruLUT ), 
    .F1(\fft_output1024[963].sig_982.FeedThruLUT ));
  SLICE_3135 SLICE_3135( .DI1(\fft_output1024[965].sig_984.FeedThruLUT ), 
    .DI0(\fft_output1024[964].sig_983.FeedThruLUT ), 
    .A1(\fft_output1024[965] ), .D0(\fft_output1024[964] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[996] ), 
    .Q1(\fft_output1024[997] ), .F0(\fft_output1024[964].sig_983.FeedThruLUT ), 
    .F1(\fft_output1024[965].sig_984.FeedThruLUT ));
  SLICE_3137 SLICE_3137( .DI1(\fft_output1024[967].sig_986.FeedThruLUT ), 
    .DI0(\fft_output1024[966].sig_985.FeedThruLUT ), 
    .D1(\fft_output1024[967] ), .D0(\fft_output1024[966] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[998] ), 
    .Q1(\fft_output1024[999] ), .F0(\fft_output1024[966].sig_985.FeedThruLUT ), 
    .F1(\fft_output1024[967].sig_986.FeedThruLUT ));
  SLICE_3139 SLICE_3139( .DI1(\fft_output1024[969].sig_988.FeedThruLUT ), 
    .DI0(\fft_output1024[968].sig_987.FeedThruLUT ), 
    .B1(\fft_output1024[969] ), .B0(\fft_output1024[968] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1000] ), .Q1(\fft_output1024[1001] ), 
    .F0(\fft_output1024[968].sig_987.FeedThruLUT ), 
    .F1(\fft_output1024[969].sig_988.FeedThruLUT ));
  SLICE_3141 SLICE_3141( .DI1(\fft_output1024[971].sig_990.FeedThruLUT ), 
    .DI0(\fft_output1024[970].sig_989.FeedThruLUT ), 
    .B1(\fft_output1024[971] ), .D0(\fft_output1024[970] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1002] ), .Q1(\fft_output1024[1003] ), 
    .F0(\fft_output1024[970].sig_989.FeedThruLUT ), 
    .F1(\fft_output1024[971].sig_990.FeedThruLUT ));
  SLICE_3143 SLICE_3143( .DI1(\fft_output1024[973].sig_992.FeedThruLUT ), 
    .DI0(\fft_output1024[972].sig_991.FeedThruLUT ), 
    .C1(\fft_output1024[973] ), .A0(\fft_output1024[972] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1004] ), .Q1(\fft_output1024[1005] ), 
    .F0(\fft_output1024[972].sig_991.FeedThruLUT ), 
    .F1(\fft_output1024[973].sig_992.FeedThruLUT ));
  SLICE_3145 SLICE_3145( .DI1(\fft_output1024[975].sig_994.FeedThruLUT ), 
    .DI0(\fft_output1024[974].sig_993.FeedThruLUT ), 
    .C1(\fft_output1024[975] ), .B0(\fft_output1024[974] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1006] ), .Q1(\fft_output1024[1007] ), 
    .F0(\fft_output1024[974].sig_993.FeedThruLUT ), 
    .F1(\fft_output1024[975].sig_994.FeedThruLUT ));
  SLICE_3147 SLICE_3147( .DI1(\fft_output1024[977].sig_996.FeedThruLUT ), 
    .DI0(\fft_output1024[976].sig_995.FeedThruLUT ), 
    .C1(\fft_output1024[977] ), .B0(\fft_output1024[976] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1008] ), .Q1(\fft_output1024[1009] ), 
    .F0(\fft_output1024[976].sig_995.FeedThruLUT ), 
    .F1(\fft_output1024[977].sig_996.FeedThruLUT ));
  SLICE_3149 SLICE_3149( .DI1(\fft_output1024[979].sig_998.FeedThruLUT ), 
    .DI0(\fft_output1024[978].sig_997.FeedThruLUT ), 
    .D1(\fft_output1024[979] ), .A0(\fft_output1024[978] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1010] ), .Q1(\fft_output1024[1011] ), 
    .F0(\fft_output1024[978].sig_997.FeedThruLUT ), 
    .F1(\fft_output1024[979].sig_998.FeedThruLUT ));
  SLICE_3151 SLICE_3151( .DI1(\fft_output1024[981].sig_1000.FeedThruLUT ), 
    .DI0(\fft_output1024[980].sig_999.FeedThruLUT ), 
    .D1(\fft_output1024[981] ), .D0(\fft_output1024[980] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1012] ), .Q1(\fft_output1024[1013] ), 
    .F0(\fft_output1024[980].sig_999.FeedThruLUT ), 
    .F1(\fft_output1024[981].sig_1000.FeedThruLUT ));
  SLICE_3153 SLICE_3153( .DI1(\fft_output1024[983].sig_1002.FeedThruLUT ), 
    .DI0(\fft_output1024[982].sig_1001.FeedThruLUT ), 
    .B1(\fft_output1024[983] ), .A0(\fft_output1024[982] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1014] ), .Q1(\fft_output1024[1015] ), 
    .F0(\fft_output1024[982].sig_1001.FeedThruLUT ), 
    .F1(\fft_output1024[983].sig_1002.FeedThruLUT ));
  SLICE_3155 SLICE_3155( .DI1(\fft_output1024[985].sig_1004.FeedThruLUT ), 
    .DI0(\fft_output1024[984].sig_1003.FeedThruLUT ), 
    .C1(\fft_output1024[985] ), .D0(\fft_output1024[984] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1016] ), .Q1(\fft_output1024[1017] ), 
    .F0(\fft_output1024[984].sig_1003.FeedThruLUT ), 
    .F1(\fft_output1024[985].sig_1004.FeedThruLUT ));
  SLICE_3157 SLICE_3157( .DI1(\fft_output1024[987].sig_1006.FeedThruLUT ), 
    .DI0(\fft_output1024[986].sig_1005.FeedThruLUT ), 
    .D1(\fft_output1024[987] ), .D0(\fft_output1024[986] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1018] ), .Q1(\fft_output1024[1019] ), 
    .F0(\fft_output1024[986].sig_1005.FeedThruLUT ), 
    .F1(\fft_output1024[987].sig_1006.FeedThruLUT ));
  SLICE_3159 SLICE_3159( .DI1(\fft_output1024[989].sig_1008.FeedThruLUT ), 
    .DI0(\fft_output1024[988].sig_1007.FeedThruLUT ), 
    .A1(\fft_output1024[989] ), .A0(\fft_output1024[988] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1020] ), .Q1(\fft_output1024[1021] ), 
    .F0(\fft_output1024[988].sig_1007.FeedThruLUT ), 
    .F1(\fft_output1024[989].sig_1008.FeedThruLUT ));
  SLICE_3161 SLICE_3161( .DI1(\fft_output1024[991].sig_1010.FeedThruLUT ), 
    .DI0(\fft_output1024[990].sig_1009.FeedThruLUT ), 
    .C1(\fft_output1024[991] ), .A0(\fft_output1024[990] ), .CE(n12627), 
    .LSR(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[1022] ), .Q1(\fft_output1024[1023] ), 
    .F0(\fft_output1024[990].sig_1009.FeedThruLUT ), 
    .F1(\fft_output1024[991].sig_1010.FeedThruLUT ));
  SLICE_3163 SLICE_3163( .DI1(n11571), .DI0(n11568), 
    .D1(\fftoutReg.full_reset_c ), .C1(done_c), .B1(\fft_output32[1] ), 
    .A1(\fft_output1024[1] ), .D0(\fft_output32[0] ), .C0(done_c), 
    .B0(\fft_output1024[0] ), .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[0] ), .Q1(\fft_output1024[1] ), .F0(n11568), 
    .F1(n11571));
  SLICE_3165 SLICE_3165( .DI1(n11575), .DI0(n11573), .D1(\fft_output32[3] ), 
    .C1(\fft_output1024[3] ), .B1(\fftoutReg.full_reset_c ), .A1(done_c), 
    .D0(done_c), .C0(\fft_output1024[2] ), .B0(\fft_output32[2] ), 
    .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[2] ), 
    .Q1(\fft_output1024[3] ), .F0(n11573), .F1(n11575));
  SLICE_3167 SLICE_3167( .DI1(n11579), .DI0(n11577), 
    .D1(\fftoutReg.full_reset_c ), .C1(\fft_output32[5] ), 
    .B1(\fft_output1024[5] ), .A1(done_c), .D0(\fft_output1024[4] ), 
    .C0(\fft_output32[4] ), .B0(done_c), .A0(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[4] ), .Q1(\fft_output1024[5] ), 
    .F0(n11577), .F1(n11579));
  SLICE_3169 SLICE_3169( .DI1(n11583), .DI0(n11581), 
    .D1(\fftoutReg.full_reset_c ), .C1(\fft_output32[7] ), 
    .B1(\fft_output1024[7] ), .A1(done_c), .D0(done_c), .C0(\fft_output32[6] ), 
    .B0(\fft_output1024[6] ), .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[6] ), .Q1(\fft_output1024[7] ), .F0(n11581), 
    .F1(n11583));
  SLICE_3171 SLICE_3171( .DI1(n11587), .DI0(n11585), .D1(\fft_output1024[9] ), 
    .C1(\fft_output32[9] ), .B1(\fftoutReg.full_reset_c ), .A1(done_c), 
    .D0(\fft_output32[8] ), .C0(done_c), .B0(\fft_output1024[8] ), 
    .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[8] ), 
    .Q1(\fft_output1024[9] ), .F0(n11585), .F1(n11587));
  SLICE_3173 SLICE_3173( .DI1(n11591), .DI0(n11589), 
    .D1(\fftoutReg.full_reset_c ), .C1(done_c), .B1(\fft_output32[11] ), 
    .A1(\fft_output1024[11] ), .D0(done_c), .C0(\fft_output32[10] ), 
    .B0(\fft_output1024[10] ), .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[10] ), .Q1(\fft_output1024[11] ), .F0(n11589), 
    .F1(n11591));
  SLICE_3175 SLICE_3175( .DI1(n11595), .DI0(n11593), .D1(\fft_output1024[13] ), 
    .C1(done_c), .B1(\fft_output32[13] ), .A1(\fftoutReg.full_reset_c ), 
    .D0(\fftoutReg.full_reset_c ), .C0(done_c), .B0(\fft_output1024[12] ), 
    .A0(\fft_output32[12] ), .CLK(slow_clk), .Q0(\fft_output1024[12] ), 
    .Q1(\fft_output1024[13] ), .F0(n11593), .F1(n11595));
  SLICE_3177 SLICE_3177( .DI1(n11599), .DI0(n11597), 
    .D1(\fftoutReg.full_reset_c ), .C1(done_c), .B1(\fft_output32[15] ), 
    .A1(\fft_output1024[15] ), .D0(\fft_output1024[14] ), 
    .C0(\fftoutReg.full_reset_c ), .B0(\fft_output32[14] ), .A0(done_c), 
    .CLK(slow_clk), .Q0(\fft_output1024[14] ), .Q1(\fft_output1024[15] ), 
    .F0(n11597), .F1(n11599));
  SLICE_3179 SLICE_3179( .DI1(n11603), .DI0(n11601), 
    .D1(\fftoutReg.full_reset_c ), .C1(\fft_output1024[17] ), .B1(done_c), 
    .A1(\fft_output32[17] ), .D0(\fft_output1024[16] ), 
    .C0(\fftoutReg.full_reset_c ), .B0(\fft_output32[16] ), .A0(done_c), 
    .CLK(slow_clk), .Q0(\fft_output1024[16] ), .Q1(\fft_output1024[17] ), 
    .F0(n11601), .F1(n11603));
  SLICE_3181 SLICE_3181( .DI1(n11607), .DI0(n11605), 
    .D1(\fftoutReg.full_reset_c ), .C1(done_c), .B1(\fft_output32[19] ), 
    .A1(\fft_output1024[19] ), .D0(done_c), .C0(\fftoutReg.full_reset_c ), 
    .B0(\fft_output1024[18] ), .A0(\fft_output32[18] ), .CLK(slow_clk), 
    .Q0(\fft_output1024[18] ), .Q1(\fft_output1024[19] ), .F0(n11605), 
    .F1(n11607));
  SLICE_3183 SLICE_3183( .DI1(n11611), .DI0(n11609), .D1(\fft_output1024[21] ), 
    .C1(done_c), .B1(\fftoutReg.full_reset_c ), .A1(\fft_output32[21] ), 
    .D0(\fft_output1024[20] ), .C0(\fft_output32[20] ), .B0(done_c), 
    .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[20] ), 
    .Q1(\fft_output1024[21] ), .F0(n11609), .F1(n11611));
  SLICE_3185 SLICE_3185( .DI1(n11615), .DI0(n11613), 
    .D1(\fftoutReg.full_reset_c ), .C1(\fft_output32[23] ), .B1(done_c), 
    .A1(\fft_output1024[23] ), .D0(\fft_output1024[22] ), 
    .C0(\fft_output32[22] ), .B0(done_c), .A0(\fftoutReg.full_reset_c ), 
    .CLK(slow_clk), .Q0(\fft_output1024[22] ), .Q1(\fft_output1024[23] ), 
    .F0(n11613), .F1(n11615));
  SLICE_3187 SLICE_3187( .DI1(n11619), .DI0(n11617), 
    .D1(\fftoutReg.full_reset_c ), .C1(done_c), .B1(\fft_output1024[25] ), 
    .A1(\fft_output32[25] ), .D0(\fft_output1024[24] ), .C0(done_c), 
    .B0(\fft_output32[24] ), .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[24] ), .Q1(\fft_output1024[25] ), .F0(n11617), 
    .F1(n11619));
  SLICE_3189 SLICE_3189( .DI1(n11623), .DI0(n11621), 
    .D1(\fftoutReg.full_reset_c ), .C1(\fft_output1024[27] ), .B1(done_c), 
    .A1(\fft_output32[27] ), .D0(\fft_output32[26] ), .C0(done_c), 
    .B0(\fft_output1024[26] ), .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[26] ), .Q1(\fft_output1024[27] ), .F0(n11621), 
    .F1(n11623));
  SLICE_3191 SLICE_3191( .DI1(n11627), .DI0(n11625), 
    .D1(\fftoutReg.full_reset_c ), .C1(done_c), .B1(\fft_output32[29] ), 
    .A1(\fft_output1024[29] ), .D0(done_c), .C0(\fft_output32[28] ), 
    .B0(\fft_output1024[28] ), .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), 
    .Q0(\fft_output1024[28] ), .Q1(\fft_output1024[29] ), .F0(n11625), 
    .F1(n11627));
  SLICE_3193 SLICE_3193( .DI1(n11631), .DI0(n11629), .D1(\fft_output32[31] ), 
    .C1(done_c), .B1(\fftoutReg.full_reset_c ), .A1(\fft_output1024[31] ), 
    .D0(done_c), .C0(\fft_output1024[30] ), .B0(\fft_output32[30] ), 
    .A0(\fftoutReg.full_reset_c ), .CLK(slow_clk), .Q0(\fft_output1024[30] ), 
    .Q1(\fft_output1024[31] ), .F0(n11629), .F1(n11631));
  fftUnit_SLICE_3195 \fftUnit.SLICE_3195 ( .D1(\fftUnit.n5 ), 
    .C1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .B1(\fftUnit.address_generator.standard_logic.n3332 ), .A1(\fftUnit.n3 ), 
    .D0(\fftUnit.butterfly_iter[2] ), .C0(\fftUnit.address_a_5__N_3199[0] ), 
    .A0(\fftUnit.butterfly_iter[1] ), .F0(\fftUnit.n3 ), 
    .F1(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[2] ));
  fftUnit_address_generator_standard_logic_SLICE_3196 
    \fftUnit.address_generator.standard_logic.SLICE_3196 ( 
    .D1(\fftUnit.address_generator.standard_logic.n11 ), 
    .C1(\fftUnit.address_generator.standard_logic.n7_adj_3272 ), 
    .B1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[2] ), 
    .A1(\fftUnit.address_generator.standard_logic.n75 ), 
    .D0(\fftUnit.butterfly_iter[0] ), .C0(\fftUnit.address_a_5__N_3199[0] ), 
    .B0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .A0(\fftUnit.n3 ), 
    .F0(\fftUnit.address_generator.standard_logic.n7_adj_3272 ), 
    .F1(\address_a[0] ));
  fftUnit_SLICE_3197 \fftUnit.SLICE_3197 ( .D1(\fftUnit.butterfly_iter[0] ), 
    .C1(\fftUnit.n3_adj_3332 ), .B1(\fft_level[0] ), 
    .A1(\fftUnit.fft_level[1]_2 ), .D0(\fftUnit.butterfly_iter[2] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.butterfly_iter[1] ), 
    .F0(\fftUnit.n3_adj_3332 ), 
    .F1(\fftUnit.address_generator.standard_logic.n9 ));
  fftUnit_address_generator_standard_logic_SLICE_3198 
    \fftUnit.address_generator.standard_logic.SLICE_3198 ( .D1(\fftUnit.n23 ), 
    .C1(\fftUnit.address_generator.standard_logic.n9_adj_3271 ), 
    .B1(\fftUnit.fft_level[2]_2 ), 
    .A1(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[3] ), 
    .D0(\fftUnit.n3_adj_3332 ), .C0(\fftUnit.butterfly_iter[0] ), 
    .B0(\fftUnit.fft_level[1]_2 ), .A0(\fft_level[0] ), 
    .F0(\fftUnit.address_generator.standard_logic.n9_adj_3271 ), 
    .F1(\address_1_b[3] ));
  fftUnit_address_generator_standard_logic_SLICE_3199 
    \fftUnit.address_generator.standard_logic.SLICE_3199 ( 
    .D1(\fftUnit.fft_level[1]_2 ), .C1(\fftUnit.n2 ), 
    .B1(\fftUnit.n4_adj_3331 ), .D0(\fft_level[0] ), 
    .B0(\fftUnit.butterfly_iter[3] ), .A0(\fftUnit.butterfly_iter[2] ), 
    .F0(\fftUnit.n2 ), 
    .F1(\fftUnit.address_generator.standard_logic.n8_adj_3274 ));
  fftUnit_address_generator_standard_logic_SLICE_3200 
    \fftUnit.address_generator.standard_logic.SLICE_3200 ( 
    .D1(\fftUnit.address_generator.standard_logic.n11 ), .C1(\fftUnit.n23 ), 
    .B1(\fftUnit.address_generator.standard_logic.n14 ), 
    .A1(\fftUnit.address_generator.standard_logic.n3332 ), 
    .D0(\fftUnit.fft_level[1]_2 ), 
    .C0(\fftUnit.address_generator.standard_logic.n8_adj_3274 ), 
    .B0(\fftUnit.fft_level[2]_2 ), .A0(\fft_level[0] ), 
    .F0(\fftUnit.address_generator.standard_logic.n14 ), .F1(\address_1_b[4] ));
  fftUnit_address_generator_standard_logic_SLICE_3201 
    \fftUnit.address_generator.standard_logic.SLICE_3201 ( 
    .C1(\fftUnit.fft_level[1]_2 ), .B1(\fftUnit.n3_adj_3332 ), 
    .A1(\fftUnit.n1 ), .C0(\fftUnit.butterfly_iter[3] ), .B0(\fft_level[0] ), 
    .A0(\fftUnit.butterfly_iter[4] ), .F0(\fftUnit.n1 ), 
    .F1(\fftUnit.address_generator.standard_logic.n7_adj_3277 ));
  fftUnit_address_generator_standard_logic_SLICE_3202 
    \fftUnit.address_generator.standard_logic.SLICE_3202 ( 
    .D1(\fftUnit.address_generator.standard_logic.n3332 ), 
    .C1(\fftUnit.address_generator.standard_logic.n13_adj_3278 ), 
    .B1(\fftUnit.n23 ), .A1(\fftUnit.address_generator.standard_logic.n12 ), 
    .D0(\fftUnit.fft_level[2]_2 ), 
    .C0(\fftUnit.address_generator.standard_logic.n7_adj_3277 ), 
    .B0(\fftUnit.fft_level[1]_2 ), 
    .A0(\fftUnit.address_generator.standard_logic.n5_adj_3276 ), 
    .F0(\fftUnit.address_generator.standard_logic.n13_adj_3278 ), 
    .F1(\address_1_b[5] ));
  SLICE_3203 SLICE_3203( .D0(reset_c), .C0(fft_done_N_2087), 
    .F0(processing_N_3141));
  fftUnit_SLICE_3204 \fftUnit.SLICE_3204 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.fft_level[2]_2 ), .B1(\fftUnit.n23 ), 
    .A1(\fftUnit.fft_level[1]_2 ), .D0(\fftUnit.fft_level[5]_2 ), 
    .B0(\fftUnit.fft_level[4]_2 ), .A0(\fftUnit.fft_level[3]_2 ), 
    .F0(\fftUnit.n23 ), .F1(fft_done_N_2087));
  SLICE_3205 SLICE_3205( .D1(\fftoutReg.full_reset_c ), .B1(done_c), 
    .D0(fft_done_N_2087), .C0(done_c), .A0(\fftoutReg.full_reset_c ), 
    .F0(n2320), .F1(n12627));
  fftoutReg_SLICE_3206 \fftoutReg.SLICE_3206 ( .D1(\fftoutReg.cnt[1] ), 
    .C1(\fftoutReg.n12 ), .B1(\fftoutReg.cnt[6] ), .A1(\fftoutReg.cnt[2] ), 
    .D0(\fftoutReg.cnt[5] ), .C0(\fftoutReg.cnt[0] ), .B0(\fftoutReg.cnt[3] ), 
    .A0(\fftoutReg.cnt[4] ), .F0(\fftoutReg.n12 ), .F1(done_c));
  spi_SLICE_3207 \spi.SLICE_3207 ( .D1(\spi.cnt[8]_2 ), 
    .C1(\spi.n17_adj_3343 ), .B1(\spi.cnt[2]_2 ), .A1(\spi.n16 ), 
    .D0(\spi.cnt[7]_2 ), .C0(\spi.cnt[6]_2 ), .B0(\spi.cnt[1]_2 ), 
    .A0(\spi.cnt[4]_2 ), .F0(\spi.n16 ), .F1(\spi.maxfan_replicated_net_24 ));
  spi_SLICE_3209 \spi.SLICE_3209 ( .D1(\spi.cnt[8]_2 ), 
    .C1(\spi.n17_adj_3343 ), .B1(\spi.cnt[2]_2 ), .A1(\spi.n16 ), 
    .D0(\spi.cnt[9]_2 ), .C0(\spi.cnt[3]_2 ), .B0(\spi.cnt[5]_2 ), 
    .A0(\spi.cnt[0]_2 ), .F0(\spi.n17_adj_3343 ), .F1(n17));
  fftinReg_SLICE_3211 \fftinReg.SLICE_3211 ( .C1(currState), 
    .B1(d_1023__N_2084), .D0(currState), .C0(d_1023__N_2084), 
    .F0(\fftinReg.n11550 ), .F1(\fftinReg.n11547 ));
  fftinReg_SLICE_3212 \fftinReg.SLICE_3212 ( .D1(\cnt[6] ), 
    .C1(\fftinReg.n14741 ), .B1(\rd_adr[5] ), .A1(\rd_adr[4] ), 
    .D0(\rd_adr[3] ), .C0(\rd_adr[2] ), .B0(\rd_adr[1] ), .A0(\rd_adr[0] ), 
    .F0(\fftinReg.n14741 ), .F1(d_1023__N_2084));
  fftinReg_SLICE_3213 \fftinReg.SLICE_3213 ( .D1(currState), 
    .C1(\address_a[2] ), .B1(fft_processing), .A1(\rd_adr[3] ), 
    .D0(\fftUnit.fft_level[1]_2 ), 
    .C0(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .B0(\fftUnit.n4_adj_3331 ), 
    .A0(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[2] ), 
    .F0(\address_a[2] ), .F1(\address_0_a_5__N_3169[2] ));
  fftinReg_SLICE_3215 \fftinReg.SLICE_3215 ( .D1(\fftUnit.out_address[1] ), 
    .C1(\address_0_a_5__N_3169[1] ), .B1(fft_done_N_2087), .D0(fft_processing), 
    .C0(\address_a[1] ), .B0(\rd_adr[4] ), .A0(currState), 
    .F0(\address_0_a_5__N_3169[1] ), .F1(\fftUnit.address_0_a[1] ));
  fftUnit_address_generator_standard_logic_SLICE_3216 
    \fftUnit.address_generator.standard_logic.SLICE_3216 ( 
    .D1(\fftUnit.butterfly_iter[0] ), 
    .C1(\fftUnit.address_generator.standard_logic.n11_adj_3275 ), 
    .B1(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .A1(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[1] ), 
    .D0(\fftUnit.address_generator.standard_logic.n75 ), 
    .C0(\fftUnit.address_generator.standard_logic.n8 ), 
    .B0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[2] ), 
    .A0(\fftUnit.address_generator.standard_logic.n12 ), 
    .F0(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[1] ), 
    .F1(\address_a[1] ));
  fftinReg_SLICE_3217 \fftinReg.SLICE_3217 ( .D1(currState), 
    .C1(\address_a[4] ), .B1(\rd_adr[1] ), .A1(fft_processing), 
    .D0(\fftUnit.address_generator.standard_logic.n3332 ), 
    .C0(\fftUnit.address_generator.standard_logic.n8_adj_3274 ), 
    .B0(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .A0(\fftUnit.address_generator.standard_logic.n11 ), .F0(\address_a[4] ), 
    .F1(\address_0_a_5__N_3169[4] ));
  fftinReg_SLICE_3219 \fftinReg.SLICE_3219 ( .D1(\rd_adr[2] ), 
    .C1(\address_a[3] ), .B1(currState), .A1(fft_processing), 
    .D0(\fftUnit.n23 ), 
    .C0(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[3] ), 
    .B0(\fftUnit.fft_level[2]_2 ), 
    .A0(\fftUnit.address_generator.standard_logic.n9 ), .F0(\address_a[3] ), 
    .F1(\address_0_a_5__N_3169[3] ));
  fftinReg_SLICE_3221 \fftinReg.SLICE_3221 ( .D1(fft_done_N_2087), 
    .C1(\address_0_a_5__N_3169[0] ), .A1(\fftUnit.out_address[0] ), 
    .D0(fft_processing), .C0(\address_a[0] ), .B0(currState), .A0(\rd_adr[5] ), 
    .F0(\address_0_a_5__N_3169[0] ), .F1(\fftUnit.address_0_a[0] ));
  fftinReg_SLICE_3223 \fftinReg.SLICE_3223 ( .D1(fft_done_N_2087), 
    .C1(\address_0_a_5__N_3169[5] ), .A1(\fftUnit.out_address[5] ), 
    .D0(\address_a[5] ), .C0(currState), .B0(fft_processing), .A0(\rd_adr[0] ), 
    .F0(\address_0_a_5__N_3169[5] ), .F1(\fftUnit.address_0_a[5] ));
  fftUnit_address_generator_standard_logic_SLICE_3224 
    \fftUnit.address_generator.standard_logic.SLICE_3224 ( 
    .D1(\fftUnit.address_generator.standard_logic.n13_adj_3284 ), 
    .C1(\fftUnit.n23 ), .B1(\fftUnit.address_generator.standard_logic.n3332 ), 
    .A1(\fftUnit.address_generator.standard_logic.n12 ), 
    .D0(\fftUnit.butterfly_iter[0] ), 
    .C0(\fftUnit.address_generator.standard_logic.n11_adj_3275 ), 
    .B0(\fftUnit.address_generator.standard_logic.n7_adj_3277 ), 
    .A0(\fftUnit.fft_level[2]_2 ), 
    .F0(\fftUnit.address_generator.standard_logic.n13_adj_3284 ), 
    .F1(\address_a[5] ));
  fftinReg_SLICE_3225 \fftinReg.SLICE_3225 ( .D0(currState), 
    .C0(\address_1_b[5] ), .B0(fft_processing), .A0(\rd_adr[0] ), 
    .F0(\address_0_b[5] ));
  fftinReg_SLICE_3227 \fftinReg.SLICE_3227 ( .D0(\rd_adr[2] ), 
    .C0(\address_1_b[3] ), .B0(currState), .A0(fft_processing), 
    .F0(\address_0_b[3] ));
  fftinReg_SLICE_3229 \fftinReg.SLICE_3229 ( .D1(\cnt[6] ), .B1(\rd_adr[1] ), 
    .A1(\rd_adr[2] ), .D0(fft_processing), .C0(\address_1_b[4] ), 
    .B0(\rd_adr[1] ), .A0(currState), .F0(\address_0_b[4] ), .F1(n11));
  fftinReg_SLICE_3231 \fftinReg.SLICE_3231 ( .C1(currState), 
    .D0(fft_processing), .C0(\address_1_b[1] ), .B0(\rd_adr[4] ), 
    .A0(currState), .F0(\address_0_b[1] ), .F1(\fftinReg.n9497 ));
  fftUnit_address_generator_standard_logic_SLICE_3232 
    \fftUnit.address_generator.standard_logic.SLICE_3232 ( 
    .D1(\fftUnit.fft_level[1]_2 ), 
    .C1(\fftUnit.address_generator.standard_logic.n5_adj_3276 ), 
    .B1(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .A1(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[1] ), 
    .D0(\fftUnit.fft_level[3]_2 ), .C0(\fftUnit.fft_level[4]_2 ), 
    .B0(\fftUnit.fft_level[2]_2 ), .A0(\fftUnit.fft_level[5]_2 ), 
    .F0(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .F1(\address_1_b[1] ));
  fftinReg_SLICE_3233 \fftinReg.SLICE_3233 ( .D1(\rd_adr[3] ), 
    .C1(\address_1_b[2] ), .B1(fft_processing), .A1(currState), 
    .D0(\fftUnit.address_generator.standard_logic.n10 ), 
    .C0(\fftUnit.fft_level[2]_2 ), .B0(\fftUnit.n23 ), 
    .A0(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[2] ), 
    .F0(\address_1_b[2] ), .F1(\address_0_b[2] ));
  fftinReg_SLICE_3235 \fftinReg.SLICE_3235 ( .D1(fft_processing), 
    .C1(\address_1_b[0] ), .B1(currState), .A1(\rd_adr[5] ), 
    .C0(\fftUnit.address_generator.standard_logic.n13 ), 
    .B0(\fftUnit.address_generator.standard_logic.n75 ), 
    .A0(\fftUnit.address_generator.standard_logic.mask_shift[4] ), 
    .F0(\address_1_b[0] ), .F1(\address_0_b[0] ));
  fftinReg_SLICE_3237 \fftinReg.SLICE_3237 ( .C1(\a_out[9] ), .B1(currState), 
    .A1(fft_processing), .D0(fft_processing), .C0(currState), 
    .B0(\clk_counter[0] ), .F0(n2195), .F1(\write_data[9] ));
  fftUnit_butt_SLICE_3238 \fftUnit.butt.SLICE_3238 ( .D1(n2195), 
    .C1(\fft_output32[15] ), .A1(\fftUnit.butt.b_out[15] ), 
    .D0(\fftUnit.read_data_1_a[15] ), .C0(\fftUnit.read_data_0_a[15] ), 
    .A0(\fft_level[0] ), .F0(\fft_output32[15] ), .F1(\fftUnit.butt.n13172 ));
  fftUnit_SLICE_3239 \fftUnit.SLICE_3239 ( .D1(\clk_counter[0] ), 
    .C1(\fftUnit.address_1_a[5] ), .A1(\address_1_b[5] ), .D0(fft_done_N_2087), 
    .C0(\address_a[5] ), .B0(\fftUnit.out_address[5] ), 
    .F0(\fftUnit.address_1_a[5] ), .F1(\fftUnit.write_address_1[5] ));
  fftUnit_SLICE_3241 \fftUnit.SLICE_3241 ( .D1(\address_1_b[4] ), 
    .C1(\fftUnit.address_1_a[4] ), .A1(\clk_counter[0] ), 
    .D0(\fftUnit.out_address[4] ), .C0(\address_a[4] ), .A0(fft_done_N_2087), 
    .F0(\fftUnit.address_1_a[4] ), .F1(\fftUnit.write_address_1[4] ));
  fftUnit_SLICE_3243 \fftUnit.SLICE_3243 ( .C1(\fftUnit.address_1_a[3] ), 
    .B1(\clk_counter[0] ), .A1(\address_1_b[3] ), 
    .D0(\fftUnit.out_address[3] ), .C0(\address_a[3] ), .B0(fft_done_N_2087), 
    .F0(\fftUnit.address_1_a[3] ), .F1(\fftUnit.write_address_1[3] ));
  fftUnit_SLICE_3245 \fftUnit.SLICE_3245 ( .C1(\fftUnit.address_1_a[2] ), 
    .B1(\address_1_b[2] ), .A1(\clk_counter[0] ), 
    .D0(\fftUnit.out_address[2] ), .C0(fft_done_N_2087), .A0(\address_a[2] ), 
    .F0(\fftUnit.address_1_a[2] ), .F1(\fftUnit.write_address_1[2] ));
  fftUnit_SLICE_3247 \fftUnit.SLICE_3247 ( .C1(\fftUnit.address_1_a[1] ), 
    .B1(\clk_counter[0] ), .A1(\address_1_b[1] ), .D0(fft_done_N_2087), 
    .C0(\address_a[1] ), .B0(\fftUnit.out_address[1] ), 
    .F0(\fftUnit.address_1_a[1] ), .F1(\fftUnit.write_address_1[1] ));
  fftUnit_SLICE_3249 \fftUnit.SLICE_3249 ( .D1(\clk_counter[0] ), 
    .C1(\fftUnit.address_1_a[0] ), .B1(\address_1_b[0] ), 
    .D0(\fftUnit.out_address[0] ), .C0(\address_a[0] ), .B0(fft_done_N_2087), 
    .F0(\fftUnit.address_1_a[0] ), .F1(\fftUnit.write_address_1[0] ));
  fftUnit_SLICE_3251 \fftUnit.SLICE_3251 ( 
    .D1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .C1(\fftUnit.n14396 ), .A1(\fftUnit.n4 ), 
    .D0(\fftUnit.address_a_5__N_3199[0] ), .C0(\fftUnit.butterfly_iter[0] ), 
    .B0(\fftUnit.butterfly_iter[1] ), .F0(\fftUnit.n14396 ), 
    .F1(\fftUnit.address_generator.standard_logic.n8 ));
  fftUnit_SLICE_3253 \fftUnit.SLICE_3253 ( 
    .D1(\fftUnit.address_generator.standard_logic.n15076 ), 
    .C1(\fftUnit.address_generator.standard_logic.n3332 ), 
    .B1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .A1(\fftUnit.n4 ), .D0(\fftUnit.address_a_5__N_3199[0] ), 
    .B0(\fftUnit.butterfly_iter[3] ), .A0(\fftUnit.butterfly_iter[2] ), 
    .F0(\fftUnit.n4 ), 
    .F1(\fftUnit.address_generator.standard_logic.address_a_5__N_3181[3] ));
  fftUnit_SLICE_3255 \fftUnit.SLICE_3255 ( 
    .C1(\fftUnit.address_a_5__N_3199[0] ), .A1(\fftUnit.butterfly_iter[4] ), 
    .D0(\fftUnit.butterfly_iter[4] ), .B0(\fftUnit.butterfly_iter[3] ), 
    .A0(\fftUnit.address_a_5__N_3199[0] ), .F0(\fftUnit.n5 ), 
    .F1(\fftUnit.address_generator.standard_logic.n15076 ));
  fftUnit_SLICE_3257 \fftUnit.SLICE_3257 ( .D0(\clk_counter[0] ), 
    .C0(\fftUnit.address_0_a[5] ), .B0(\address_0_b[5] ), 
    .F0(\fftUnit.write_address_0[5] ));
  fftUnit_SLICE_3259 \fftUnit.SLICE_3259 ( .D1(\clk_counter[0] ), 
    .C1(\fftUnit.address_0_a[4] ), .B1(\address_0_b[4] ), .D0(fft_done_N_2087), 
    .C0(\address_0_a_5__N_3169[4] ), .B0(\fftUnit.out_address[4] ), 
    .F0(\fftUnit.address_0_a[4] ), .F1(\fftUnit.write_address_0[4] ));
  fftUnit_SLICE_3261 \fftUnit.SLICE_3261 ( .C1(\fftUnit.address_0_a[3] ), 
    .B1(\address_0_b[3] ), .A1(\clk_counter[0] ), 
    .C0(\address_0_a_5__N_3169[3] ), .B0(\fftUnit.out_address[3] ), 
    .A0(fft_done_N_2087), .F0(\fftUnit.address_0_a[3] ), 
    .F1(\fftUnit.write_address_0[3] ));
  fftUnit_SLICE_3263 \fftUnit.SLICE_3263 ( .C1(\fftUnit.address_0_a[2] ), 
    .B1(\clk_counter[0] ), .A1(\address_0_b[2] ), 
    .D0(\fftUnit.out_address[2] ), .C0(\address_0_a_5__N_3169[2] ), 
    .B0(fft_done_N_2087), .F0(\fftUnit.address_0_a[2] ), 
    .F1(\fftUnit.write_address_0[2] ));
  fftUnit_SLICE_3265 \fftUnit.SLICE_3265 ( .C0(\fftUnit.address_0_a[1] ), 
    .B0(\clk_counter[0] ), .A0(\address_0_b[1] ), 
    .F0(\fftUnit.write_address_0[1] ));
  fftUnit_SLICE_3267 \fftUnit.SLICE_3267 ( .C0(\fftUnit.address_0_a[0] ), 
    .B0(\clk_counter[0] ), .A0(\address_0_b[0] ), 
    .F0(\fftUnit.write_address_0[0] ));
  fftUnit_SLICE_3269 \fftUnit.SLICE_3269 ( .D1(\fftUnit.butterfly_iter[2] ), 
    .C1(\fftUnit.n66 ), .B1(\fftUnit.butterfly_iter[0] ), 
    .A1(\fftUnit.butterfly_iter[4] ), .D0(\fftUnit.butterfly_iter[1] ), 
    .B0(\fftUnit.butterfly_iter[3] ), .F0(\fftUnit.n66 ), 
    .F1(\fftUnit.n14251 ));
  fftUnit_SLICE_3271 \fftUnit.SLICE_3271 ( .D1(fft_done_N_2087), 
    .C1(\fftUnit.n9 ), .B1(fft_processing), .A1(reset_c), 
    .C0(\fftUnit.butterfly_iter[5] ), .A0(\fftUnit.n14251 ), .F0(\fftUnit.n9 ), 
    .F1(\fftUnit.n12742 ));
  fftUnit_SLICE_3273 \fftUnit.SLICE_3273 ( .C1(\fft_output32[31] ), .B1(n2195), 
    .A1(\fftUnit.butt.b_out[31] ), .C0(\fftUnit.read_data_0_a[31] ), 
    .B0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[31] ), 
    .F0(\fft_output32[31] ), .F1(\fftUnit.butt.n13205 ));
  fftUnit_SLICE_3275 \fftUnit.SLICE_3275 ( .D1(n2195), .C1(\fft_output32[30] ), 
    .B1(\fftUnit.butt.b_out[30] ), .D0(\fftUnit.read_data_0_a[30] ), 
    .B0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[30] ), 
    .F0(\fft_output32[30] ), .F1(\fftUnit.butt.n13207 ));
  fftUnit_SLICE_3277 \fftUnit.SLICE_3277 ( .C1(\fft_output32[29] ), 
    .B1(\fftUnit.butt.b_out[29] ), .A1(n2195), 
    .D0(\fftUnit.read_data_1_a[29] ), .C0(\fftUnit.read_data_0_a[29] ), 
    .A0(\fft_level[0] ), .F0(\fft_output32[29] ), .F1(\fftUnit.butt.n13209 ));
  fftUnit_SLICE_3279 \fftUnit.SLICE_3279 ( .D1(\fft_output32[28] ), 
    .B1(\fftUnit.butt.b_out[28] ), .A1(n2195), 
    .D0(\fftUnit.read_data_1_a[28] ), .C0(\fft_level[0] ), 
    .A0(\fftUnit.read_data_0_a[28] ), .F0(\fft_output32[28] ), 
    .F1(\fftUnit.butt.n13211 ));
  fftUnit_SLICE_3281 \fftUnit.SLICE_3281 ( .D1(\fftUnit.butt.b_out[27] ), 
    .C1(\fft_output32[27] ), .B1(n2195), .D0(\fftUnit.read_data_1_a[27] ), 
    .B0(\fftUnit.read_data_0_a[27] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[27] ), .F1(\fftUnit.butt.n13213 ));
  fftUnit_SLICE_3283 \fftUnit.SLICE_3283 ( .D1(n2195), .C1(\fft_output32[26] ), 
    .B1(\fftUnit.butt.b_out[26] ), .D0(\fftUnit.read_data_0_a[26] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_1_a[26] ), 
    .F0(\fft_output32[26] ), .F1(\fftUnit.butt.n13215 ));
  fftUnit_SLICE_3285 \fftUnit.SLICE_3285 ( .D1(\fft_output32[25] ), .C1(n2195), 
    .B1(\fftUnit.butt.b_out[25] ), .D0(\fftUnit.read_data_0_a[25] ), 
    .B0(\fftUnit.read_data_1_a[25] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[25] ), .F1(\fftUnit.butt.n13217 ));
  fftUnit_SLICE_3287 \fftUnit.SLICE_3287 ( .C1(n2195), .B1(\fft_output32[24] ), 
    .A1(\fftUnit.butt.b_out[24] ), .D0(\fftUnit.read_data_0_a[24] ), 
    .C0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[24] ), 
    .F0(\fft_output32[24] ), .F1(\fftUnit.butt.n13219 ));
  fftUnit_SLICE_3289 \fftUnit.SLICE_3289 ( .D1(\fftUnit.butt.b_out[23] ), 
    .C1(\fft_output32[23] ), .B1(n2195), .D0(\fftUnit.read_data_1_a[23] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_0_a[23] ), 
    .F0(\fft_output32[23] ), .F1(\fftUnit.butt.n13221 ));
  fftUnit_SLICE_3291 \fftUnit.SLICE_3291 ( .C1(\fft_output32[22] ), 
    .B1(\fftUnit.butt.b_out[22] ), .A1(n2195), 
    .D0(\fftUnit.read_data_0_a[22] ), .C0(\fft_level[0] ), 
    .A0(\fftUnit.read_data_1_a[22] ), .F0(\fft_output32[22] ), 
    .F1(\fftUnit.butt.n13223 ));
  fftUnit_SLICE_3293 \fftUnit.SLICE_3293 ( .C1(n2195), 
    .B1(\fftUnit.butt.b_out[21] ), .A1(\fft_output32[21] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_1_a[21] ), 
    .A0(\fftUnit.read_data_0_a[21] ), .F0(\fft_output32[21] ), 
    .F1(\fftUnit.butt.n13225 ));
  fftUnit_SLICE_3295 \fftUnit.SLICE_3295 ( .D1(n2195), .C1(\fft_output32[20] ), 
    .A1(\fftUnit.butt.b_out[20] ), .D0(\fftUnit.read_data_1_a[20] ), 
    .C0(\fftUnit.read_data_0_a[20] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[20] ), .F1(\fftUnit.butt.n13227 ));
  fftUnit_SLICE_3297 \fftUnit.SLICE_3297 ( .C1(n2195), 
    .B1(\fftUnit.butt.b_out[19] ), .A1(\fft_output32[19] ), 
    .D0(\fftUnit.read_data_0_a[19] ), .C0(\fftUnit.read_data_1_a[19] ), 
    .A0(\fft_level[0] ), .F0(\fft_output32[19] ), .F1(\fftUnit.butt.n13229 ));
  fftUnit_SLICE_3299 \fftUnit.SLICE_3299 ( .D1(n2195), .C1(\fft_output32[18] ), 
    .A1(\fftUnit.butt.b_out[18] ), .D0(\fftUnit.read_data_1_a[18] ), 
    .C0(\fft_level[0] ), .A0(\fftUnit.read_data_0_a[18] ), 
    .F0(\fft_output32[18] ), .F1(\fftUnit.butt.n13231 ));
  fftUnit_SLICE_3301 \fftUnit.SLICE_3301 ( .D1(\fft_output32[17] ), 
    .B1(\fftUnit.butt.b_out[17] ), .A1(n2195), .D0(\fft_level[0] ), 
    .C0(\fftUnit.read_data_1_a[17] ), .A0(\fftUnit.read_data_0_a[17] ), 
    .F0(\fft_output32[17] ), .F1(\fftUnit.butt.n13233 ));
  fftUnit_SLICE_3303 \fftUnit.SLICE_3303 ( .C1(n2195), 
    .B1(\fftUnit.butt.b_out[16] ), .A1(\fft_output32[16] ), 
    .D0(\fft_level[0] ), .C0(\fftUnit.read_data_0_a[16] ), 
    .A0(\fftUnit.read_data_1_a[16] ), .F0(\fft_output32[16] ), 
    .F1(\fftUnit.butt.n13235 ));
  fftUnit_SLICE_3305 \fftUnit.SLICE_3305 ( .C1(n2195), .B1(\fft_output32[0] ), 
    .A1(\fftUnit.butt.b_out[0] ), .D0(\fftUnit.read_data_1_a[0] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_0_a[0] ), 
    .F0(\fft_output32[0] ), .F1(\fftUnit.butt.n13202 ));
  fftUnit_SLICE_3307 \fftUnit.SLICE_3307 ( .D1(\fftUnit.butt.b_out[2] ), 
    .C1(n2195), .B1(\fft_output32[2] ), .C0(\fftUnit.read_data_0_a[2] ), 
    .B0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[2] ), 
    .F0(\fft_output32[2] ), .F1(\fftUnit.butt.n13198 ));
  fftUnit_SLICE_3309 \fftUnit.SLICE_3309 ( .D1(n2195), 
    .C1(\fftUnit.butt.b_out[1] ), .B1(\fft_output32[1] ), 
    .D0(\fftUnit.read_data_0_a[1] ), .C0(\fft_level[0] ), 
    .A0(\fftUnit.read_data_1_a[1] ), .F0(\fft_output32[1] ), 
    .F1(\fftUnit.butt.n13200 ));
  fftUnit_SLICE_3311 \fftUnit.SLICE_3311 ( .C1(n2195), 
    .B1(\fftUnit.butt.b_out[3] ), .A1(\fft_output32[3] ), 
    .C0(\fftUnit.read_data_1_a[3] ), .B0(\fftUnit.read_data_0_a[3] ), 
    .A0(\fft_level[0] ), .F0(\fft_output32[3] ), .F1(\fftUnit.butt.n13196 ));
  fftUnit_SLICE_3313 \fftUnit.SLICE_3313 ( .D1(\fftUnit.butt.b_out[4] ), 
    .C1(\fft_output32[4] ), .A1(n2195), .D0(\fftUnit.read_data_1_a[4] ), 
    .C0(\fftUnit.read_data_0_a[4] ), .B0(\fft_level[0] ), 
    .F0(\fft_output32[4] ), .F1(\fftUnit.butt.n13194 ));
  fftUnit_SLICE_3315 \fftUnit.SLICE_3315 ( .D1(\fftUnit.butt.b_out[6] ), 
    .C1(n2195), .A1(\fft_output32[6] ), .C0(\fftUnit.read_data_0_a[6] ), 
    .B0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[6] ), 
    .F0(\fft_output32[6] ), .F1(\fftUnit.butt.n13190 ));
  fftUnit_SLICE_3317 \fftUnit.SLICE_3317 ( .D1(\fftUnit.butt.b_out[5] ), 
    .C1(n2195), .A1(\fft_output32[5] ), .D0(\fftUnit.read_data_0_a[5] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_1_a[5] ), 
    .F0(\fft_output32[5] ), .F1(\fftUnit.butt.n13192 ));
  fftUnit_SLICE_3319 \fftUnit.SLICE_3319 ( .C1(\fft_output32[7] ), 
    .B1(\fftUnit.butt.b_out[7] ), .A1(n2195), .C0(\fftUnit.read_data_0_a[7] ), 
    .B0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[7] ), 
    .F0(\fft_output32[7] ), .F1(\fftUnit.butt.n13188 ));
  fftUnit_SLICE_3321 \fftUnit.SLICE_3321 ( .D1(\fft_output32[8] ), .C1(n2195), 
    .A1(\fftUnit.butt.b_out[8] ), .D0(\fftUnit.read_data_1_a[8] ), 
    .B0(\fftUnit.read_data_0_a[8] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[8] ), .F1(\fftUnit.butt.n13186 ));
  fftUnit_SLICE_3323 \fftUnit.SLICE_3323 ( .C1(\fft_output32[9] ), 
    .B1(\fftUnit.butt.b_out[9] ), .A1(n2195), .D0(\fft_level[0] ), 
    .C0(\fftUnit.read_data_0_a[9] ), .B0(\fftUnit.read_data_1_a[9] ), 
    .F0(\fft_output32[9] ), .F1(\fftUnit.butt.n13184 ));
  fftUnit_SLICE_3325 \fftUnit.SLICE_3325 ( .D1(\fft_output32[10] ), .C1(n2195), 
    .A1(\fftUnit.butt.b_out[10] ), .C0(\fftUnit.read_data_1_a[10] ), 
    .B0(\fftUnit.read_data_0_a[10] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[10] ), .F1(\fftUnit.butt.n13182 ));
  fftUnit_SLICE_3327 \fftUnit.SLICE_3327 ( .C1(n2195), .B1(\fft_output32[11] ), 
    .A1(\fftUnit.butt.b_out[11] ), .D0(\fftUnit.read_data_0_a[11] ), 
    .B0(\fft_level[0] ), .A0(\fftUnit.read_data_1_a[11] ), 
    .F0(\fft_output32[11] ), .F1(\fftUnit.butt.n13180 ));
  fftUnit_SLICE_3329 \fftUnit.SLICE_3329 ( .D1(\fftUnit.butt.b_out[12] ), 
    .C1(n2195), .B1(\fft_output32[12] ), .D0(\fftUnit.read_data_0_a[12] ), 
    .C0(\fftUnit.read_data_1_a[12] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[12] ), .F1(\fftUnit.butt.n13178 ));
  fftUnit_SLICE_3331 \fftUnit.SLICE_3331 ( .D1(\fftUnit.butt.b_out[14] ), 
    .C1(\fft_output32[14] ), .A1(n2195), .C0(\fftUnit.read_data_1_a[14] ), 
    .B0(\fftUnit.read_data_0_a[14] ), .A0(\fft_level[0] ), 
    .F0(\fft_output32[14] ), .F1(\fftUnit.butt.n13174 ));
  fftUnit_SLICE_3333 \fftUnit.SLICE_3333 ( .D1(\fftUnit.butt.b_out[13] ), 
    .B1(n2195), .A1(\fft_output32[13] ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.read_data_0_a[13] ), .A0(\fftUnit.read_data_1_a[13] ), 
    .F0(\fft_output32[13] ), .F1(\fftUnit.butt.n13176 ));
  fftUnit_address_generator_standard_logic_SLICE_3335 
    \fftUnit.address_generator.standard_logic.SLICE_3335 ( 
    .C1(\fftUnit.address_generator.standard_logic.n11 ), 
    .B1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[2] ), 
    .A1(\fftUnit.address_generator.standard_logic.n7 ), .D0(\fftUnit.n3 ), 
    .C0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .B0(\fftUnit.butterfly_iter[0] ), .A0(\fftUnit.address_a_5__N_3199[0] ), 
    .F0(\fftUnit.address_generator.standard_logic.n7 ), 
    .F1(\fftUnit.address_generator.standard_logic.n13 ));
  fftUnit_address_generator_standard_logic_SLICE_3338 
    \fftUnit.address_generator.standard_logic.SLICE_3338 ( 
    .D1(\fftUnit.butterfly_iter[3] ), 
    .C1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .B1(\fftUnit.butterfly_iter[4] ), .A1(\fftUnit.address_a_5__N_3199[0] ), 
    .C0(\fftUnit.address_a_5__N_3199[0] ), 
    .B0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[1] ), 
    .A0(\fftUnit.butterfly_iter[4] ), 
    .F0(\fftUnit.address_generator.standard_logic.n12 ), 
    .F1(\fftUnit.address_generator.standard_logic.n11 ));
  fftUnit_address_generator_standard_logic_SLICE_3339 
    \fftUnit.address_generator.standard_logic.SLICE_3339 ( 
    .C1(\fftUnit.address_generator.standard_logic.n75 ), 
    .B1(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[2] ), 
    .D0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[3] ), 
    .C0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[4] ), 
    .B0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[6] ), 
    .A0(\fftUnit.address_generator.standard_logic.address_a_5__N_3199[5] ), 
    .F0(\fftUnit.address_generator.standard_logic.n75 ), 
    .F1(\fftUnit.address_generator.standard_logic.n3332 ));
  fftUnit_address_generator_standard_logic_SLICE_3342 
    \fftUnit.address_generator.standard_logic.SLICE_3342 ( 
    .C1(\fftUnit.fft_level[2]_2 ), .D0(\fftUnit.butterfly_iter[1] ), 
    .B0(\fftUnit.fft_level[2]_2 ), .A0(\fftUnit.n23 ), 
    .F0(\fftUnit.twiddle_address[1] ), 
    .F1(\fftUnit.address_generator.standard_logic.n3_adj_3279 ));
  fftUnit_address_generator_standard_logic_SLICE_3343 
    \fftUnit.address_generator.standard_logic.SLICE_3343 ( 
    .D1(\fftUnit.fft_level[2]_2 ), 
    .C1(\fftUnit.address_generator.standard_logic.n11_adj_3275 ), 
    .B1(\fftUnit.butterfly_iter[0] ), .A1(\fftUnit.n23 ), .C0(\fft_level[0] ), 
    .A0(\fftUnit.fft_level[1]_2 ), 
    .F0(\fftUnit.address_generator.standard_logic.n11_adj_3275 ), 
    .F1(\fftUnit.twiddle_address[0] ));
  fftUnit_address_generator_standard_logic_SLICE_3345 
    \fftUnit.address_generator.standard_logic.SLICE_3345 ( 
    .D1(\fftUnit.butterfly_iter[4] ), .C1(\fftUnit.fft_level[1]_2 ), 
    .B1(\fft_level[0] ), 
    .A1(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .D0(\fftUnit.fft_level[1]_2 ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.address_generator.standard_logic.mask_shift[1] ), 
    .A0(\fftUnit.butterfly_iter[2] ), .F0(\fftUnit.twiddle_address[2] ), 
    .F1(\fftUnit.twiddle_address[4] ));
  fftUnit_SLICE_3347 \fftUnit.SLICE_3347 ( .D1(\fftUnit.butterfly_iter[0] ), 
    .C1(\fftUnit.butterfly_iter[1] ), .B1(\fft_level[0] ), 
    .A1(\fftUnit.fft_level[1]_2 ), .D0(\fftUnit.butterfly_iter[1] ), 
    .C0(\fftUnit.butterfly_iter[0] ), .A0(\fft_level[0] ), 
    .F0(\fftUnit.n4_adj_3331 ), 
    .F1(\fftUnit.address_generator.standard_logic.n10 ));
  fftUnit_address_generator_standard_logic_SLICE_3349 
    \fftUnit.address_generator.standard_logic.SLICE_3349 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.fft_level[2]_2 ), .B1(\fftUnit.n23 ), 
    .A1(\fftUnit.fft_level[1]_2 ), .D0(\fftUnit.fft_level[1]_2 ), 
    .C0(\fftUnit.butterfly_iter[3] ), .B0(\fftUnit.fft_level[2]_2 ), 
    .A0(\fftUnit.n23 ), .F0(\fftUnit.twiddle_address[3] ), 
    .F1(\fftUnit.address_generator.standard_logic.mask_shift[4] ));
  fftUnit_butt_SLICE_3351 \fftUnit.butt.SLICE_3351 ( .D1(fft_processing), 
    .C1(currState), .B1(\fftUnit.butt.real_bmult[0] ), .A1(\clk_counter[0] ), 
    .D0(currState), .C0(\fftUnit.butt.imag_bmult[15] ), .B0(\clk_counter[0] ), 
    .A0(fft_processing), .F0(\fftUnit.butt.n13173 ), 
    .F1(\fftUnit.butt.n13236 ));
  fftUnit_butt_SLICE_3353 \fftUnit.butt.SLICE_3353 ( .D1(currState), 
    .C1(\fftUnit.butt.real_bmult[2] ), .B1(fft_processing), 
    .A1(\clk_counter[0] ), .D0(\clk_counter[0] ), .C0(currState), 
    .B0(\fftUnit.butt.imag_bmult[13] ), .A0(fft_processing), 
    .F0(\fftUnit.butt.n13177 ), .F1(\fftUnit.butt.n13232 ));
  fftUnit_butt_SLICE_3355 \fftUnit.butt.SLICE_3355 ( .D1(\clk_counter[0] ), 
    .C1(currState), .B1(fft_processing), .A1(\fftUnit.butt.real_bmult[1] ), 
    .D0(currState), .C0(\clk_counter[0] ), .B0(\fftUnit.butt.imag_bmult[14] ), 
    .A0(fft_processing), .F0(\fftUnit.butt.n13175 ), 
    .F1(\fftUnit.butt.n13234 ));
  fftUnit_butt_SLICE_3357 \fftUnit.butt.SLICE_3357 ( .D1(fft_processing), 
    .C1(\clk_counter[0] ), .B1(\fftUnit.butt.real_bmult[4] ), .A1(currState), 
    .D0(\clk_counter[0] ), .C0(fft_processing), .B0(currState), 
    .A0(\fftUnit.butt.imag_bmult[11] ), .F0(\fftUnit.butt.n13181 ), 
    .F1(\fftUnit.butt.n13228 ));
  fftUnit_butt_SLICE_3359 \fftUnit.butt.SLICE_3359 ( .D1(fft_processing), 
    .C1(\fftUnit.butt.real_bmult[3] ), .B1(currState), .A1(\clk_counter[0] ), 
    .D0(\fftUnit.butt.imag_bmult[12] ), .C0(currState), .B0(\clk_counter[0] ), 
    .A0(fft_processing), .F0(\fftUnit.butt.n13179 ), 
    .F1(\fftUnit.butt.n13230 ));
  fftUnit_butt_SLICE_3361 \fftUnit.butt.SLICE_3361 ( .D1(\clk_counter[0] ), 
    .C1(currState), .B1(fft_processing), .A1(\fftUnit.butt.real_bmult[6] ), 
    .D0(\clk_counter[0] ), .C0(\fftUnit.butt.imag_bmult[9] ), .B0(currState), 
    .A0(fft_processing), .F0(\fftUnit.butt.n13185 ), 
    .F1(\fftUnit.butt.n13224 ));
  fftUnit_butt_SLICE_3363 \fftUnit.butt.SLICE_3363 ( .D1(fft_processing), 
    .C1(currState), .B1(\clk_counter[0] ), .A1(\fftUnit.butt.real_bmult[5] ), 
    .D0(currState), .C0(\fftUnit.butt.imag_bmult[10] ), .B0(\clk_counter[0] ), 
    .A0(fft_processing), .F0(\fftUnit.butt.n13183 ), 
    .F1(\fftUnit.butt.n13226 ));
  fftUnit_butt_SLICE_3365 \fftUnit.butt.SLICE_3365 ( 
    .D1(\fftUnit.butt.real_bmult[8] ), .C1(fft_processing), .B1(currState), 
    .A1(\clk_counter[0] ), .D0(fft_processing), .C0(currState), 
    .B0(\clk_counter[0] ), .A0(\fftUnit.butt.imag_bmult[7] ), 
    .F0(\fftUnit.butt.n13189 ), .F1(\fftUnit.butt.n13220 ));
  fftUnit_butt_SLICE_3367 \fftUnit.butt.SLICE_3367 ( .D1(currState), 
    .C1(\fftUnit.butt.real_bmult[7] ), .B1(fft_processing), 
    .A1(\clk_counter[0] ), .D0(\fftUnit.butt.imag_bmult[8] ), .C0(currState), 
    .B0(\clk_counter[0] ), .A0(fft_processing), .F0(\fftUnit.butt.n13187 ), 
    .F1(\fftUnit.butt.n13222 ));
  fftUnit_butt_SLICE_3369 \fftUnit.butt.SLICE_3369 ( .D1(currState), 
    .C1(\clk_counter[0] ), .B1(\fftUnit.butt.real_bmult[10] ), 
    .A1(fft_processing), .D0(fft_processing), 
    .C0(\fftUnit.butt.imag_bmult[5] ), .B0(\clk_counter[0] ), .A0(currState), 
    .F0(\fftUnit.butt.n13193 ), .F1(\fftUnit.butt.n13216 ));
  fftUnit_butt_SLICE_3371 \fftUnit.butt.SLICE_3371 ( .D1(currState), 
    .C1(\fftUnit.butt.real_bmult[9] ), .B1(fft_processing), 
    .A1(\clk_counter[0] ), .D0(\clk_counter[0] ), .C0(fft_processing), 
    .B0(\fftUnit.butt.imag_bmult[6] ), .A0(currState), 
    .F0(\fftUnit.butt.n13191 ), .F1(\fftUnit.butt.n13218 ));
  fftUnit_butt_SLICE_3373 \fftUnit.butt.SLICE_3373 ( 
    .D1(\fftUnit.butt.real_bmult[12] ), .C1(currState), .B1(fft_processing), 
    .A1(\clk_counter[0] ), .D0(\clk_counter[0] ), .C0(fft_processing), 
    .B0(\fftUnit.butt.imag_bmult[3] ), .A0(currState), 
    .F0(\fftUnit.butt.n13197 ), .F1(\fftUnit.butt.n13212 ));
  fftUnit_butt_SLICE_3375 \fftUnit.butt.SLICE_3375 ( .D1(\clk_counter[0] ), 
    .C1(currState), .B1(fft_processing), .A1(\fftUnit.butt.real_bmult[11] ), 
    .D0(currState), .C0(fft_processing), .B0(\clk_counter[0] ), 
    .A0(\fftUnit.butt.imag_bmult[4] ), .F0(\fftUnit.butt.n13195 ), 
    .F1(\fftUnit.butt.n13214 ));
  fftUnit_butt_SLICE_3377 \fftUnit.butt.SLICE_3377 ( .D1(\clk_counter[0] ), 
    .C1(\fftUnit.butt.real_bmult[14] ), .B1(fft_processing), .A1(currState), 
    .D0(currState), .C0(\fftUnit.butt.imag_bmult[1] ), .B0(\clk_counter[0] ), 
    .A0(fft_processing), .F0(\fftUnit.butt.n13201 ), 
    .F1(\fftUnit.butt.n13208 ));
  fftUnit_butt_SLICE_3379 \fftUnit.butt.SLICE_3379 ( 
    .D1(\fftUnit.butt.real_bmult[13] ), .C1(\clk_counter[0] ), .B1(currState), 
    .A1(fft_processing), .D0(fft_processing), .C0(currState), 
    .B0(\clk_counter[0] ), .A0(\fftUnit.butt.imag_bmult[2] ), 
    .F0(\fftUnit.butt.n13199 ), .F1(\fftUnit.butt.n13210 ));
  fftUnit_butt_SLICE_3381 \fftUnit.butt.SLICE_3381 ( .D1(currState), 
    .C1(\fftUnit.butt.real_bmult[15] ), .B1(fft_processing), 
    .A1(\clk_counter[0] ), .D0(\clk_counter[0] ), .C0(currState), 
    .B0(\fftUnit.butt.imag_bmult[0] ), .A0(fft_processing), 
    .F0(\fftUnit.butt.n13203 ), .F1(\fftUnit.butt.n13206 ));
  SLICE_3383 SLICE_3383( .DI1(n14368), .D1(n14743), .C1(n11), 
    .B1(fft_processing), .A1(processing_N_3141), .D0(\rd_adr[4] ), 
    .C0(\rd_adr[3] ), .B0(\rd_adr[0] ), .A0(\rd_adr[5] ), .CLK(slow_clk), 
    .Q1(fft_processing), .F0(n14743), .F1(n14368));
  fftUnit_SLICE_3386 \fftUnit.SLICE_3386 ( .D1(\fftUnit.a_out[16] ), 
    .C1(fft_processing), .B1(\fft_input32[16] ), .A1(currState), 
    .D0(\fftUnit.a_out[18] ), .C0(fft_processing), .B0(\fft_input32[18] ), 
    .A0(currState), .F0(\fftUnit.write_data[18] ), 
    .F1(\fftUnit.write_data[16] ));
  fftinReg_SLICE_3387 \fftinReg.SLICE_3387 ( .D1(fft_processing), 
    .C1(\a_out[8] ), .A1(currState), .C0(\a_out[15] ), .B0(currState), 
    .A0(fft_processing), .F0(\write_data[15] ), .F1(\write_data[8] ));
  fftUnit_SLICE_3390 \fftUnit.SLICE_3390 ( .D1(\fft_input32[29] ), 
    .C1(fft_processing), .B1(\fftUnit.a_out[29] ), .A1(currState), 
    .D0(fft_processing), .C0(\fft_input32[31] ), .B0(\fftUnit.a_out[31] ), 
    .A0(currState), .F0(\fftUnit.write_data[31] ), 
    .F1(\fftUnit.write_data[29] ));
  fftinReg_SLICE_3391 \fftinReg.SLICE_3391 ( .D1(fft_processing), 
    .C1(currState), .A1(\a_out[7] ), .D0(currState), .B0(\a_out[14] ), 
    .A0(fft_processing), .F0(\write_data[14] ), .F1(\write_data[7] ));
  fftUnit_SLICE_3394 \fftUnit.SLICE_3394 ( .D1(currState), .C1(fft_processing), 
    .B1(\fft_input32[27] ), .A1(\fftUnit.a_out[27] ), .D0(\fftUnit.a_out[30] ), 
    .C0(currState), .B0(\fft_input32[30] ), .A0(fft_processing), 
    .F0(\fftUnit.write_data[30] ), .F1(\fftUnit.write_data[27] ));
  fftinReg_SLICE_3395 \fftinReg.SLICE_3395 ( .D1(fft_processing), 
    .C1(currState), .A1(\a_out[13] ), .D0(currState), .C0(fft_processing), 
    .B0(\a_out[6] ), .F0(\write_data[6] ), .F1(\write_data[13] ));
  fftUnit_SLICE_3398 \fftUnit.SLICE_3398 ( .D1(currState), 
    .C1(\fftUnit.a_out[25] ), .B1(fft_processing), .A1(\fft_input32[25] ), 
    .D0(\fftUnit.a_out[28] ), .C0(\fft_input32[28] ), .B0(fft_processing), 
    .A0(currState), .F0(\fftUnit.write_data[28] ), 
    .F1(\fftUnit.write_data[25] ));
  fftinReg_SLICE_3399 \fftinReg.SLICE_3399 ( .D1(currState), 
    .C1(fft_processing), .A1(\a_out[0] ), .D0(fft_processing), .C0(currState), 
    .B0(\a_out[5] ), .F0(\write_data[5] ), .F1(\write_data[0] ));
  fftUnit_SLICE_3402 \fftUnit.SLICE_3402 ( .D1(currState), 
    .C1(\fftUnit.a_out[23] ), .B1(fft_processing), .A1(\fft_input32[23] ), 
    .D0(currState), .C0(\fftUnit.a_out[26] ), .B0(fft_processing), 
    .A0(\fft_input32[26] ), .F0(\fftUnit.write_data[26] ), 
    .F1(\fftUnit.write_data[23] ));
  fftinReg_SLICE_3403 \fftinReg.SLICE_3403 ( .D1(currState), .C1(\a_out[2] ), 
    .A1(fft_processing), .D0(fft_processing), .B0(\fft_level[0] ), 
    .A0(currState), .F0(write_0), .F1(\write_data[2] ));
  fftUnit_counter_SLICE_3404 \fftUnit.counter.SLICE_3404 ( .C1(\fft_level[0] ), 
    .C0(fft_processing), .B0(\fft_level[0] ), .F0(\fftUnit.write_1 ), 
    .F1(\fftUnit.fft_level_0__N_3144 ));
  fftinReg_SLICE_3407 \fftinReg.SLICE_3407 ( .C1(currState), 
    .B1(fft_processing), .A1(\a_out[10] ), .D0(currState), .B0(\a_out[1] ), 
    .A0(fft_processing), .F0(\write_data[1] ), .F1(\write_data[10] ));
  fftUnit_SLICE_3408 \fftUnit.SLICE_3408 ( .D1(\fft_input32[21] ), 
    .C1(currState), .B1(\fftUnit.a_out[21] ), .A1(fft_processing), 
    .D0(fft_processing), .C0(\fft_input32[24] ), .B0(currState), 
    .A0(\fftUnit.a_out[24] ), .F0(\fftUnit.write_data[24] ), 
    .F1(\fftUnit.write_data[21] ));
  fftinReg_SLICE_3411 \fftinReg.SLICE_3411 ( .D1(fft_processing), 
    .C1(currState), .A1(\a_out[3] ), .D0(currState), .B0(\a_out[11] ), 
    .A0(fft_processing), .F0(\write_data[11] ), .F1(\write_data[3] ));
  fftUnit_SLICE_3412 \fftUnit.SLICE_3412 ( .D1(fft_processing), 
    .C1(\fft_input32[19] ), .B1(currState), .A1(\fftUnit.a_out[19] ), 
    .D0(\fftUnit.a_out[22] ), .C0(currState), .B0(fft_processing), 
    .A0(\fft_input32[22] ), .F0(\fftUnit.write_data[22] ), 
    .F1(\fftUnit.write_data[19] ));
  fftinReg_SLICE_3415 \fftinReg.SLICE_3415 ( .C1(\a_out[4] ), 
    .B1(fft_processing), .A1(currState), .D0(currState), .C0(fft_processing), 
    .A0(\a_out[12] ), .F0(\write_data[12] ), .F1(\write_data[4] ));
  fftUnit_SLICE_3416 \fftUnit.SLICE_3416 ( .D1(currState), 
    .C1(\fftUnit.a_out[17] ), .B1(\fft_input32[17] ), .A1(fft_processing), 
    .D0(\fftUnit.a_out[20] ), .C0(fft_processing), .B0(\fft_input32[20] ), 
    .A0(currState), .F0(\fftUnit.write_data[20] ), 
    .F1(\fftUnit.write_data[17] ));
  fftUnit_butt_mult_m_real_twiddle_SLICE_3421 
    \fftUnit.butt.mult.m_real_twiddle.SLICE_3421 ( 
    .D1(\fftUnit.butt.mult.result[14] ), 
    .C1(\fftUnit.butt.mult.m_real_twiddle.result[14]_2 ), 
    .C0(\fftUnit.butt.mult.result[14] ), 
    .B0(\fftUnit.butt.mult.m_real_twiddle.result[14]_2 ), 
    .F0(\fftUnit.butt.mult.m_real_twiddle.n3246[0] ), 
    .F1(\fftUnit.butt.mult.m_real_twiddle.n13343 ));
  fftinReg_SLICE_3427 \fftinReg.SLICE_3427 ( .DI1(nextState), .D1(currState), 
    .B1(\fftUnit.n15072 ), .A1(d_1023__N_2084), .D0(d_1023__N_2084), 
    .B0(\fftinReg.maxfan_replicated_net_0 ), .LSR(reset_c), .CLK(slow_clk), 
    .Q1(currState), .F0(\fftinReg.maxfan_replicated_net_23 ), .F1(nextState));
  fftUnit_SLICE_3429 \fftUnit.SLICE_3429 ( .D1(\fftUnit.read_data_0_b[8] ), 
    .C1(\fftUnit.read_data_1_b[8] ), .B1(\fft_level[0] ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.read_data_1_b[9] ), .A0(\fftUnit.read_data_0_b[9] ), 
    .F0(\fftUnit.b[9] ), .F1(\fftUnit.b[8] ));
  fftUnit_address_generator_standard_logic_SLICE_3430 
    \fftUnit.address_generator.standard_logic.SLICE_3430 ( 
    .C0(\fftUnit.butterfly_iter[0] ), .A0(\fft_level[0] ), 
    .F0(\fftUnit.address_generator.standard_logic.n5_adj_3276 ));
  fftUnit_SLICE_3433 \fftUnit.SLICE_3433 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.read_data_1_b[10] ), .B1(\fftUnit.read_data_0_b[10] ), 
    .D0(\fftUnit.read_data_0_b[7] ), .B0(\fftUnit.read_data_1_b[7] ), 
    .A0(\fft_level[0] ), .F0(\fftUnit.b[7] ), .F1(\fftUnit.b[10] ));
  fftUnit_SLICE_3435 \fftUnit.SLICE_3435 ( .C1(\fft_level[0] ), 
    .B1(\fftUnit.read_data_0_b[11] ), .A1(\fftUnit.read_data_1_b[11] ), 
    .D0(\fft_level[0] ), .B0(\fftUnit.read_data_0_b[6] ), 
    .A0(\fftUnit.read_data_1_b[6] ), .F0(\fftUnit.b[6] ), .F1(\fftUnit.b[11] ));
  fftUnit_SLICE_3437 \fftUnit.SLICE_3437 ( .D1(\fftUnit.read_data_1_b[12] ), 
    .C1(\fft_level[0] ), .B1(\fftUnit.read_data_0_b[12] ), 
    .D0(\fftUnit.read_data_0_b[5] ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.read_data_1_b[5] ), .F0(\fftUnit.b[5] ), .F1(\fftUnit.b[12] ));
  fftUnit_SLICE_3439 \fftUnit.SLICE_3439 ( .D1(\fftUnit.read_data_0_b[13] ), 
    .C1(\fft_level[0] ), .B1(\fftUnit.read_data_1_b[13] ), .D0(\fft_level[0] ), 
    .C0(\fftUnit.read_data_1_b[4] ), .B0(\fftUnit.read_data_0_b[4] ), 
    .F0(\fftUnit.b[4] ), .F1(\fftUnit.b[13] ));
  fftUnit_SLICE_3441 \fftUnit.SLICE_3441 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.read_data_1_b[14] ), .B1(\fftUnit.read_data_0_b[14] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_1_b[3] ), 
    .A0(\fftUnit.read_data_0_b[3] ), .F0(\fftUnit.b[3] ), .F1(\fftUnit.b[14] ));
  fftUnit_SLICE_3443 \fftUnit.SLICE_3443 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.read_data_0_b[15] ), .A1(\fftUnit.read_data_1_b[15] ), 
    .C0(\fftUnit.read_data_1_b[2] ), .B0(\fft_level[0] ), 
    .A0(\fftUnit.read_data_0_b[2] ), .F0(\fftUnit.b[2] ), .F1(\fftUnit.b[15] ));
  fftUnit_SLICE_3445 \fftUnit.SLICE_3445 ( .D1(\fftUnit.read_data_1_b[0] ), 
    .B1(\fft_level[0] ), .A1(\fftUnit.read_data_0_b[0] ), 
    .D0(\fftUnit.read_data_1_b[1] ), .B0(\fftUnit.read_data_0_b[1] ), 
    .A0(\fft_level[0] ), .F0(\fftUnit.b[1] ), .F1(\fftUnit.b[0] ));
  fftUnit_SLICE_3448 \fftUnit.SLICE_3448 ( .D1(\fft_level[0] ), 
    .B1(\fftUnit.read_data_0_b[31] ), .A1(\fftUnit.read_data_1_b[31] ), 
    .C0(\fftUnit.read_data_0_b[16] ), .B0(\fftUnit.read_data_1_b[16] ), 
    .A0(\fft_level[0] ), .F0(\fftUnit.b[16] ), .F1(\fftUnit.b[31] ));
  fftUnit_SLICE_3450 \fftUnit.SLICE_3450 ( .D1(\fftUnit.read_data_0_b[30] ), 
    .B1(\fftUnit.read_data_1_b[30] ), .A1(\fft_level[0] ), 
    .D0(\fftUnit.read_data_1_b[17] ), .B0(\fft_level[0] ), 
    .A0(\fftUnit.read_data_0_b[17] ), .F0(\fftUnit.b[17] ), 
    .F1(\fftUnit.b[30] ));
  fftUnit_SLICE_3452 \fftUnit.SLICE_3452 ( .D1(\fftUnit.read_data_0_b[29] ), 
    .C1(\fftUnit.read_data_1_b[29] ), .B1(\fft_level[0] ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.read_data_1_b[18] ), .A0(\fftUnit.read_data_0_b[18] ), 
    .F0(\fftUnit.b[18] ), .F1(\fftUnit.b[29] ));
  fftUnit_SLICE_3454 \fftUnit.SLICE_3454 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.read_data_0_b[28] ), .B1(\fftUnit.read_data_1_b[28] ), 
    .D0(\fftUnit.read_data_0_b[19] ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.read_data_1_b[19] ), .F0(\fftUnit.b[19] ), 
    .F1(\fftUnit.b[28] ));
  fftUnit_SLICE_3456 \fftUnit.SLICE_3456 ( .D1(\fft_level[0] ), 
    .B1(\fftUnit.read_data_0_b[27] ), .A1(\fftUnit.read_data_1_b[27] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_0_b[20] ), 
    .A0(\fftUnit.read_data_1_b[20] ), .F0(\fftUnit.b[20] ), 
    .F1(\fftUnit.b[27] ));
  fftUnit_SLICE_3458 \fftUnit.SLICE_3458 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.read_data_0_b[26] ), .B1(\fftUnit.read_data_1_b[26] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_1_b[21] ), 
    .A0(\fftUnit.read_data_0_b[21] ), .F0(\fftUnit.b[21] ), 
    .F1(\fftUnit.b[26] ));
  fftUnit_SLICE_3460 \fftUnit.SLICE_3460 ( .D1(\fft_level[0] ), 
    .C1(\fftUnit.read_data_0_b[25] ), .A1(\fftUnit.read_data_1_b[25] ), 
    .C0(\fft_level[0] ), .B0(\fftUnit.read_data_0_b[22] ), 
    .A0(\fftUnit.read_data_1_b[22] ), .F0(\fftUnit.b[22] ), 
    .F1(\fftUnit.b[25] ));
  fftUnit_SLICE_3462 \fftUnit.SLICE_3462 ( .D1(\fftUnit.read_data_1_b[24] ), 
    .B1(\fft_level[0] ), .A1(\fftUnit.read_data_0_b[24] ), 
    .D0(\fftUnit.read_data_1_b[23] ), .C0(\fft_level[0] ), 
    .B0(\fftUnit.read_data_0_b[23] ), .F0(\fftUnit.b[23] ), 
    .F1(\fftUnit.b[24] ));
  fftUnit_SLICE_3467 \fftUnit.SLICE_3467 ( .D1(fft_done_N_2087), .B1(reset_c), 
    .A1(fft_processing), .D0(fft_processing), .C0(fft_done_N_2087), 
    .B0(\cnt[10] ), .A0(n17), .F0(\fftUnit.n15072 ), .F1(\fftUnit.n12755 ));
  fftUnit_address_generator_standard_logic_SLICE_3469 
    \fftUnit.address_generator.standard_logic.SLICE_3469 ( 
    .B1(\fftUnit.fft_level[3]_2 ), .A0(\fftUnit.fft_level[5]_2 ), 
    .F0(\fftUnit.address_generator.standard_logic.n1_c[5] ), 
    .F1(\fftUnit.address_generator.standard_logic.n1_c[3] ));
  fftUnit_address_generator_standard_logic_SLICE_3471 
    \fftUnit.address_generator.standard_logic.SLICE_3471 ( 
    .A0(\fftUnit.fft_level[1]_2 ), 
    .F0(\fftUnit.address_generator.standard_logic.n2_adj_3280 ));
  SLICE_3473 SLICE_3473( .F0(VCC_net));
  spi_SLICE_3475 \spi.SLICE_3475 ( .D0(\fft_output1024[1023] ), .C0(n17), 
    .B0(\cnt[10] ), .A0(\spi.qdelayed ), .F0(sdo_c));
  fftUnit_butt_SLICE_3477 \fftUnit.butt.SLICE_3477 ( 
    .D1(\fftUnit.butt.imag_bmult[2] ), .B0(\fftUnit.butt.real_bmult[1] ), 
    .F0(\fftUnit.butt.n1[1] ), .F1(\fftUnit.butt.n1_adj_3320[2] ));
  fftUnit_butt_SLICE_3478 \fftUnit.butt.SLICE_3478 ( 
    .A1(\fftUnit.butt.real_bmult[6] ), .B0(\fftUnit.butt.real_bmult[0] ), 
    .F0(\fftUnit.butt.n1[0] ), .F1(\fftUnit.butt.n1[6] ));
  fftUnit_butt_SLICE_3479 \fftUnit.butt.SLICE_3479 ( 
    .C1(\fftUnit.butt.real_bmult[2] ), .A0(\fftUnit.butt.real_bmult[3] ), 
    .F0(\fftUnit.butt.n1[3] ), .F1(\fftUnit.butt.n1[2] ));
  fftUnit_butt_SLICE_3481 \fftUnit.butt.SLICE_3481 ( 
    .A0(\fftUnit.butt.real_bmult[5] ), .F0(\fftUnit.butt.n1[5] ));
  fftUnit_butt_SLICE_3482 \fftUnit.butt.SLICE_3482 ( 
    .C1(\fftUnit.butt.real_bmult[7] ), .A0(\fftUnit.butt.real_bmult[4] ), 
    .F0(\fftUnit.butt.n1[4] ), .F1(\fftUnit.butt.n1[7] ));
  fftUnit_butt_SLICE_3485 \fftUnit.butt.SLICE_3485 ( 
    .D0(\fftUnit.butt.real_bmult[9] ), .F0(\fftUnit.butt.n1[9] ));
  fftUnit_butt_SLICE_3486 \fftUnit.butt.SLICE_3486 ( 
    .D0(\fftUnit.butt.real_bmult[8] ), .F0(\fftUnit.butt.n1[8] ));
  fftUnit_butt_SLICE_3487 \fftUnit.butt.SLICE_3487 ( 
    .C0(\fftUnit.butt.real_bmult[11] ), .F0(\fftUnit.butt.n1[11] ));
  fftUnit_butt_SLICE_3488 \fftUnit.butt.SLICE_3488 ( 
    .D1(\fftUnit.butt.real_bmult[12] ), .A0(\fftUnit.butt.real_bmult[10] ), 
    .F0(\fftUnit.butt.n1[10] ), .F1(\fftUnit.butt.n1[12] ));
  fftUnit_butt_SLICE_3489 \fftUnit.butt.SLICE_3489 ( 
    .B0(\fftUnit.butt.real_bmult[13] ), .F0(\fftUnit.butt.n1[13] ));
  fftUnit_butt_SLICE_3491 \fftUnit.butt.SLICE_3491 ( 
    .C0(\fftUnit.butt.real_bmult[15] ), .F0(\fftUnit.butt.n1[15] ));
  fftUnit_butt_SLICE_3492 \fftUnit.butt.SLICE_3492 ( 
    .C0(\fftUnit.butt.real_bmult[14] ), .F0(\fftUnit.butt.n1[14] ));
  fftUnit_butt_SLICE_3493 \fftUnit.butt.SLICE_3493 ( 
    .B0(\fftUnit.butt.imag_bmult[1] ), .F0(\fftUnit.butt.n1_adj_3320[1] ));
  fftUnit_butt_SLICE_3494 \fftUnit.butt.SLICE_3494 ( 
    .C1(\fftUnit.butt.imag_bmult[3] ), .D0(\fftUnit.butt.imag_bmult[0] ), 
    .F0(\fftUnit.butt.n1_adj_3320[0] ), .F1(\fftUnit.butt.n1_adj_3320[3] ));
  fftUnit_butt_SLICE_3497 \fftUnit.butt.SLICE_3497 ( 
    .D0(\fftUnit.butt.imag_bmult[5] ), .F0(\fftUnit.butt.n1_adj_3320[5] ));
  fftUnit_butt_SLICE_3498 \fftUnit.butt.SLICE_3498 ( 
    .D0(\fftUnit.butt.imag_bmult[4] ), .F0(\fftUnit.butt.n1_adj_3320[4] ));
  fftUnit_butt_SLICE_3499 \fftUnit.butt.SLICE_3499 ( 
    .A0(\fftUnit.butt.imag_bmult[7] ), .F0(\fftUnit.butt.n1_adj_3320[7] ));
  fftUnit_butt_SLICE_3500 \fftUnit.butt.SLICE_3500 ( 
    .D0(\fftUnit.butt.imag_bmult[6] ), .F0(\fftUnit.butt.n1_adj_3320[6] ));
  fftUnit_butt_SLICE_3501 \fftUnit.butt.SLICE_3501 ( 
    .B0(\fftUnit.butt.imag_bmult[9] ), .F0(\fftUnit.butt.n1_adj_3320[9] ));
  fftUnit_butt_SLICE_3502 \fftUnit.butt.SLICE_3502 ( 
    .B1(\fftUnit.butt.mult.imag_b_imag_twiddle[7] ), 
    .B0(\fftUnit.butt.imag_bmult[8] ), .F0(\fftUnit.butt.n1_adj_3320[8] ), 
    .F1(\fftUnit.butt.mult.n1[7] ));
  fftUnit_butt_SLICE_3503 \fftUnit.butt.SLICE_3503 ( 
    .D1(\fftUnit.butt.mult.imag_b_imag_twiddle[4] ), 
    .D0(\fftUnit.butt.imag_bmult[11] ), .F0(\fftUnit.butt.n1_adj_3320[11] ), 
    .F1(\fftUnit.butt.mult.n1[4] ));
  fftUnit_butt_SLICE_3504 \fftUnit.butt.SLICE_3504 ( 
    .D0(\fftUnit.butt.imag_bmult[10] ), .F0(\fftUnit.butt.n1_adj_3320[10] ));
  fftUnit_butt_SLICE_3505 \fftUnit.butt.SLICE_3505 ( 
    .B0(\fftUnit.butt.imag_bmult[13] ), .F0(\fftUnit.butt.n1_adj_3320[13] ));
  fftUnit_butt_SLICE_3506 \fftUnit.butt.SLICE_3506 ( 
    .D1(\fftUnit.butt.mult.imag_b_imag_twiddle[14] ), 
    .B0(\fftUnit.butt.imag_bmult[12] ), .F0(\fftUnit.butt.n1_adj_3320[12] ), 
    .F1(\fftUnit.butt.mult.n1[14] ));
  fftUnit_butt_SLICE_3507 \fftUnit.butt.SLICE_3507 ( 
    .A0(\fftUnit.butt.imag_bmult[15] ), .F0(\fftUnit.butt.n1_adj_3320[15] ));
  fftUnit_butt_SLICE_3508 \fftUnit.butt.SLICE_3508 ( 
    .D1(\fftUnit.butt.mult.imag_b_imag_twiddle[5] ), 
    .A0(\fftUnit.butt.imag_bmult[14] ), .F0(\fftUnit.butt.n1_adj_3320[14] ), 
    .F1(\fftUnit.butt.mult.n1[5] ));
  fftUnit_butt_mult_SLICE_3509 \fftUnit.butt.mult.SLICE_3509 ( 
    .B0(\fftUnit.butt.mult.imag_b_imag_twiddle[0] ), 
    .F0(\fftUnit.butt.mult.n1[0] ));
  fftUnit_butt_mult_SLICE_3510 \fftUnit.butt.mult.SLICE_3510 ( 
    .A1(\fftUnit.butt.mult.imag_b_imag_twiddle[13] ), 
    .B0(\fftUnit.butt.mult.imag_b_imag_twiddle[2] ), 
    .F0(\fftUnit.butt.mult.n1[2] ), .F1(\fftUnit.butt.mult.n1[13] ));
  fftUnit_butt_mult_SLICE_3511 \fftUnit.butt.mult.SLICE_3511 ( 
    .C0(\fftUnit.butt.mult.imag_b_imag_twiddle[1] ), 
    .F0(\fftUnit.butt.mult.n1[1] ));
  fftUnit_butt_mult_SLICE_3513 \fftUnit.butt.mult.SLICE_3513 ( 
    .D0(\fftUnit.butt.mult.imag_b_imag_twiddle[3] ), 
    .F0(\fftUnit.butt.mult.n1[3] ));
  fftUnit_butt_mult_SLICE_3514 \fftUnit.butt.mult.SLICE_3514 ( 
    .C0(\fftUnit.butt.mult.imag_b_imag_twiddle[6] ), 
    .F0(\fftUnit.butt.mult.n1[6] ));
  fftUnit_butt_mult_SLICE_3516 \fftUnit.butt.mult.SLICE_3516 ( 
    .A1(\fftUnit.butt.mult.imag_b_imag_twiddle[11] ), 
    .B0(\fftUnit.butt.mult.imag_b_imag_twiddle[8] ), 
    .F0(\fftUnit.butt.mult.n1[8] ), .F1(\fftUnit.butt.mult.n1[11] ));
  fftUnit_butt_mult_SLICE_3518 \fftUnit.butt.mult.SLICE_3518 ( 
    .D1(\fftUnit.butt.mult.imag_b_imag_twiddle[12] ), 
    .C0(\fftUnit.butt.mult.imag_b_imag_twiddle[10] ), 
    .F0(\fftUnit.butt.mult.n1[10] ), .F1(\fftUnit.butt.mult.n1[12] ));
  fftUnit_butt_mult_SLICE_3519 \fftUnit.butt.mult.SLICE_3519 ( 
    .B0(\fftUnit.butt.mult.imag_b_imag_twiddle[9] ), 
    .F0(\fftUnit.butt.mult.n1[9] ));
  fftUnit_butt_mult_SLICE_3524 \fftUnit.butt.mult.SLICE_3524 ( 
    .D0(\fftUnit.butt.mult.imag_b_imag_twiddle[15] ), 
    .F0(\fftUnit.butt.mult.n1[15] ));
  fftUnit_butt_mult_m_real_SLICE_3525 \fftUnit.butt.mult.m_real.SLICE_3525 ( 
    .B0(\fftUnit.butt.mult.m_real.result[14] ), 
    .F0(\fftUnit.butt.mult.m_real.n3249[0] ));
  fftUnit_address_generator_standard_logic_SLICE_3526 
    \fftUnit.address_generator.standard_logic.SLICE_3526 ( 
    .D0(\fftUnit.fft_level[4]_2 ), 
    .F0(\fftUnit.address_generator.standard_logic.n1_c[4] ));
  spi_fft_in_i0 \spi.fft_in_i0 ( .PADDI(sdi_c), .INCLK(sck_c), 
    .DI0(\fft_input1024[0] ));
  fftUnit_twiddle_gen_mux_10 \fftUnit.twiddle_gen.mux_10 ( 
    .RADDR4(\fftUnit.twiddle_address[4] ), 
    .RADDR3(\fftUnit.twiddle_address[3] ), 
    .RADDR2(\fftUnit.twiddle_address[2] ), 
    .RADDR1(\fftUnit.twiddle_address[1] ), 
    .RADDR0(\fftUnit.twiddle_address[0] ), .RCLKE(VCC_net), 
    .RCLK(\clk_counter[0] ), .RE(VCC_net), .WCLKE(VCC_net), 
    .RDATA15(\fftUnit.twiddle[31] ), .RDATA14(\fftUnit.twiddle[30] ), 
    .RDATA13(\fftUnit.twiddle[29] ), .RDATA12(\fftUnit.twiddle[28] ), 
    .RDATA11(\fftUnit.twiddle[27] ), .RDATA10(\fftUnit.twiddle[26] ), 
    .RDATA9(\fftUnit.twiddle[25] ), .RDATA8(\fftUnit.twiddle[24] ), 
    .RDATA7(\fftUnit.twiddle[23] ), .RDATA6(\fftUnit.twiddle[22] ), 
    .RDATA5(\fftUnit.twiddle[21] ), .RDATA4(\fftUnit.twiddle[20] ), 
    .RDATA3(\fftUnit.twiddle[19] ), .RDATA2(\fftUnit.twiddle[18] ), 
    .RDATA1(\fftUnit.twiddle[17] ), .RDATA0(\fftUnit.twiddle[16] ));
  fftUnit_twiddle_gen_mux_9 \fftUnit.twiddle_gen.mux_9 ( 
    .RADDR4(\fftUnit.twiddle_address[4] ), 
    .RADDR3(\fftUnit.twiddle_address[3] ), 
    .RADDR2(\fftUnit.twiddle_address[2] ), 
    .RADDR1(\fftUnit.twiddle_address[1] ), 
    .RADDR0(\fftUnit.twiddle_address[0] ), .RCLKE(VCC_net), 
    .RCLK(\clk_counter[0] ), .RE(VCC_net), .WCLKE(VCC_net), 
    .RDATA15(\fftUnit.twiddle[15] ), .RDATA14(\fftUnit.twiddle[14] ), 
    .RDATA13(\fftUnit.twiddle[13] ), .RDATA12(\fftUnit.twiddle[12] ), 
    .RDATA11(\fftUnit.twiddle[11] ), .RDATA10(\fftUnit.twiddle[10] ), 
    .RDATA9(\fftUnit.twiddle[9] ), .RDATA8(\fftUnit.twiddle[8] ), 
    .RDATA7(\fftUnit.twiddle[7] ), .RDATA6(\fftUnit.twiddle[6] ), 
    .RDATA5(\fftUnit.twiddle[5] ), .RDATA4(\fftUnit.twiddle[4] ), 
    .RDATA3(\fftUnit.twiddle[3] ), .RDATA2(\fftUnit.twiddle[2] ), 
    .RDATA1(\fftUnit.twiddle[1] ), .RDATA0(\fftUnit.twiddle[0] ));
  fftUnit_ram1_b_mem1 \fftUnit.ram1_b.mem1 ( .RADDR5(\address_1_b[5] ), 
    .RADDR4(\address_1_b[4] ), .RADDR3(\address_1_b[3] ), 
    .RADDR2(\address_1_b[2] ), .RADDR1(\address_1_b[1] ), 
    .RADDR0(\address_1_b[0] ), .WADDR5(\fftUnit.write_address_1[5] ), 
    .WADDR4(\fftUnit.write_address_1[4] ), 
    .WADDR3(\fftUnit.write_address_1[3] ), 
    .WADDR2(\fftUnit.write_address_1[2] ), 
    .WADDR1(\fftUnit.write_address_1[1] ), 
    .WADDR0(\fftUnit.write_address_1[0] ), .WDATA15(\fftUnit.write_data[31] ), 
    .WDATA14(\fftUnit.write_data[30] ), .WDATA13(\fftUnit.write_data[29] ), 
    .WDATA12(\fftUnit.write_data[28] ), .WDATA11(\fftUnit.write_data[27] ), 
    .WDATA10(\fftUnit.write_data[26] ), .WDATA9(\fftUnit.write_data[25] ), 
    .WDATA8(\fftUnit.write_data[24] ), .WDATA7(\fftUnit.write_data[23] ), 
    .WDATA6(\fftUnit.write_data[22] ), .WDATA5(\fftUnit.write_data[21] ), 
    .WDATA4(\fftUnit.write_data[20] ), .WDATA3(\fftUnit.write_data[19] ), 
    .WDATA2(\fftUnit.write_data[18] ), .WDATA1(\fftUnit.write_data[17] ), 
    .WDATA0(\fftUnit.write_data[16] ), .RCLKE(VCC_net), .RCLK(clk_c), 
    .RE(VCC_net), .WCLKE(VCC_net), .WCLK(clk_c), .WE(\fftUnit.write_1 ), 
    .RDATA15(\fftUnit.read_data_1_b[31] ), 
    .RDATA14(\fftUnit.read_data_1_b[30] ), 
    .RDATA13(\fftUnit.read_data_1_b[29] ), 
    .RDATA12(\fftUnit.read_data_1_b[28] ), 
    .RDATA11(\fftUnit.read_data_1_b[27] ), 
    .RDATA10(\fftUnit.read_data_1_b[26] ), 
    .RDATA9(\fftUnit.read_data_1_b[25] ), .RDATA8(\fftUnit.read_data_1_b[24] ), 
    .RDATA7(\fftUnit.read_data_1_b[23] ), .RDATA6(\fftUnit.read_data_1_b[22] ), 
    .RDATA5(\fftUnit.read_data_1_b[21] ), .RDATA4(\fftUnit.read_data_1_b[20] ), 
    .RDATA3(\fftUnit.read_data_1_b[19] ), .RDATA2(\fftUnit.read_data_1_b[18] ), 
    .RDATA1(\fftUnit.read_data_1_b[17] ), .RDATA0(\fftUnit.read_data_1_b[16] ));
  fftUnit_ram1_b_mem0 \fftUnit.ram1_b.mem0 ( .RADDR5(\address_1_b[5] ), 
    .RADDR4(\address_1_b[4] ), .RADDR3(\address_1_b[3] ), 
    .RADDR2(\address_1_b[2] ), .RADDR1(\address_1_b[1] ), 
    .RADDR0(\address_1_b[0] ), .WADDR5(\fftUnit.write_address_1[5] ), 
    .WADDR4(\fftUnit.write_address_1[4] ), 
    .WADDR3(\fftUnit.write_address_1[3] ), 
    .WADDR2(\fftUnit.write_address_1[2] ), 
    .WADDR1(\fftUnit.write_address_1[1] ), 
    .WADDR0(\fftUnit.write_address_1[0] ), .WDATA15(\write_data[15] ), 
    .WDATA14(\write_data[14] ), .WDATA13(\write_data[13] ), 
    .WDATA12(\write_data[12] ), .WDATA11(\write_data[11] ), 
    .WDATA10(\write_data[10] ), .WDATA9(\write_data[9] ), 
    .WDATA8(\write_data[8] ), .WDATA7(\write_data[7] ), 
    .WDATA6(\write_data[6] ), .WDATA5(\write_data[5] ), 
    .WDATA4(\write_data[4] ), .WDATA3(\write_data[3] ), 
    .WDATA2(\write_data[2] ), .WDATA1(\write_data[1] ), 
    .WDATA0(\write_data[0] ), .RCLKE(VCC_net), .RCLK(clk_c), .RE(VCC_net), 
    .WCLKE(VCC_net), .WCLK(clk_c), .WE(\fftUnit.write_1 ), 
    .RDATA15(\fftUnit.read_data_1_b[15] ), 
    .RDATA14(\fftUnit.read_data_1_b[14] ), 
    .RDATA13(\fftUnit.read_data_1_b[13] ), 
    .RDATA12(\fftUnit.read_data_1_b[12] ), 
    .RDATA11(\fftUnit.read_data_1_b[11] ), 
    .RDATA10(\fftUnit.read_data_1_b[10] ), .RDATA9(\fftUnit.read_data_1_b[9] ), 
    .RDATA8(\fftUnit.read_data_1_b[8] ), .RDATA7(\fftUnit.read_data_1_b[7] ), 
    .RDATA6(\fftUnit.read_data_1_b[6] ), .RDATA5(\fftUnit.read_data_1_b[5] ), 
    .RDATA4(\fftUnit.read_data_1_b[4] ), .RDATA3(\fftUnit.read_data_1_b[3] ), 
    .RDATA2(\fftUnit.read_data_1_b[2] ), .RDATA1(\fftUnit.read_data_1_b[1] ), 
    .RDATA0(\fftUnit.read_data_1_b[0] ));
  fftUnit_ram1_a_mem1 \fftUnit.ram1_a.mem1 ( .RADDR5(\fftUnit.address_1_a[5] ), 
    .RADDR4(\fftUnit.address_1_a[4] ), .RADDR3(\fftUnit.address_1_a[3] ), 
    .RADDR2(\fftUnit.address_1_a[2] ), .RADDR1(\fftUnit.address_1_a[1] ), 
    .RADDR0(\fftUnit.address_1_a[0] ), .WADDR5(\fftUnit.write_address_1[5] ), 
    .WADDR4(\fftUnit.write_address_1[4] ), 
    .WADDR3(\fftUnit.write_address_1[3] ), 
    .WADDR2(\fftUnit.write_address_1[2] ), 
    .WADDR1(\fftUnit.write_address_1[1] ), 
    .WADDR0(\fftUnit.write_address_1[0] ), .WDATA15(\fftUnit.write_data[31] ), 
    .WDATA14(\fftUnit.write_data[30] ), .WDATA13(\fftUnit.write_data[29] ), 
    .WDATA12(\fftUnit.write_data[28] ), .WDATA11(\fftUnit.write_data[27] ), 
    .WDATA10(\fftUnit.write_data[26] ), .WDATA9(\fftUnit.write_data[25] ), 
    .WDATA8(\fftUnit.write_data[24] ), .WDATA7(\fftUnit.write_data[23] ), 
    .WDATA6(\fftUnit.write_data[22] ), .WDATA5(\fftUnit.write_data[21] ), 
    .WDATA4(\fftUnit.write_data[20] ), .WDATA3(\fftUnit.write_data[19] ), 
    .WDATA2(\fftUnit.write_data[18] ), .WDATA1(\fftUnit.write_data[17] ), 
    .WDATA0(\fftUnit.write_data[16] ), .RCLKE(VCC_net), .RCLK(clk_c), 
    .RE(VCC_net), .WCLKE(VCC_net), .WCLK(clk_c), .WE(\fftUnit.write_1 ), 
    .RDATA15(\fftUnit.read_data_1_a[31] ), 
    .RDATA14(\fftUnit.read_data_1_a[30] ), 
    .RDATA13(\fftUnit.read_data_1_a[29] ), 
    .RDATA12(\fftUnit.read_data_1_a[28] ), 
    .RDATA11(\fftUnit.read_data_1_a[27] ), 
    .RDATA10(\fftUnit.read_data_1_a[26] ), 
    .RDATA9(\fftUnit.read_data_1_a[25] ), .RDATA8(\fftUnit.read_data_1_a[24] ), 
    .RDATA7(\fftUnit.read_data_1_a[23] ), .RDATA6(\fftUnit.read_data_1_a[22] ), 
    .RDATA5(\fftUnit.read_data_1_a[21] ), .RDATA4(\fftUnit.read_data_1_a[20] ), 
    .RDATA3(\fftUnit.read_data_1_a[19] ), .RDATA2(\fftUnit.read_data_1_a[18] ), 
    .RDATA1(\fftUnit.read_data_1_a[17] ), .RDATA0(\fftUnit.read_data_1_a[16] ));
  fftUnit_ram1_a_mem0 \fftUnit.ram1_a.mem0 ( .RADDR5(\fftUnit.address_1_a[5] ), 
    .RADDR4(\fftUnit.address_1_a[4] ), .RADDR3(\fftUnit.address_1_a[3] ), 
    .RADDR2(\fftUnit.address_1_a[2] ), .RADDR1(\fftUnit.address_1_a[1] ), 
    .RADDR0(\fftUnit.address_1_a[0] ), .WADDR5(\fftUnit.write_address_1[5] ), 
    .WADDR4(\fftUnit.write_address_1[4] ), 
    .WADDR3(\fftUnit.write_address_1[3] ), 
    .WADDR2(\fftUnit.write_address_1[2] ), 
    .WADDR1(\fftUnit.write_address_1[1] ), 
    .WADDR0(\fftUnit.write_address_1[0] ), .WDATA15(\write_data[15] ), 
    .WDATA14(\write_data[14] ), .WDATA13(\write_data[13] ), 
    .WDATA12(\write_data[12] ), .WDATA11(\write_data[11] ), 
    .WDATA10(\write_data[10] ), .WDATA9(\write_data[9] ), 
    .WDATA8(\write_data[8] ), .WDATA7(\write_data[7] ), 
    .WDATA6(\write_data[6] ), .WDATA5(\write_data[5] ), 
    .WDATA4(\write_data[4] ), .WDATA3(\write_data[3] ), 
    .WDATA2(\write_data[2] ), .WDATA1(\write_data[1] ), 
    .WDATA0(\write_data[0] ), .RCLKE(VCC_net), .RCLK(clk_c), .RE(VCC_net), 
    .WCLKE(VCC_net), .WCLK(clk_c), .WE(\fftUnit.write_1 ), 
    .RDATA15(\fftUnit.read_data_1_a[15] ), 
    .RDATA14(\fftUnit.read_data_1_a[14] ), 
    .RDATA13(\fftUnit.read_data_1_a[13] ), 
    .RDATA12(\fftUnit.read_data_1_a[12] ), 
    .RDATA11(\fftUnit.read_data_1_a[11] ), 
    .RDATA10(\fftUnit.read_data_1_a[10] ), .RDATA9(\fftUnit.read_data_1_a[9] ), 
    .RDATA8(\fftUnit.read_data_1_a[8] ), .RDATA7(\fftUnit.read_data_1_a[7] ), 
    .RDATA6(\fftUnit.read_data_1_a[6] ), .RDATA5(\fftUnit.read_data_1_a[5] ), 
    .RDATA4(\fftUnit.read_data_1_a[4] ), .RDATA3(\fftUnit.read_data_1_a[3] ), 
    .RDATA2(\fftUnit.read_data_1_a[2] ), .RDATA1(\fftUnit.read_data_1_a[1] ), 
    .RDATA0(\fftUnit.read_data_1_a[0] ));
  fftUnit_ram0_b_mem0 \fftUnit.ram0_b.mem0 ( .RADDR5(\address_0_b[5] ), 
    .RADDR4(\address_0_b[4] ), .RADDR3(\address_0_b[3] ), 
    .RADDR2(\address_0_b[2] ), .RADDR1(\address_0_b[1] ), 
    .RADDR0(\address_0_b[0] ), .WADDR5(\fftUnit.write_address_0[5] ), 
    .WADDR4(\fftUnit.write_address_0[4] ), 
    .WADDR3(\fftUnit.write_address_0[3] ), 
    .WADDR2(\fftUnit.write_address_0[2] ), 
    .WADDR1(\fftUnit.write_address_0[1] ), 
    .WADDR0(\fftUnit.write_address_0[0] ), .WDATA15(\write_data[15] ), 
    .WDATA14(\write_data[14] ), .WDATA13(\write_data[13] ), 
    .WDATA12(\write_data[12] ), .WDATA11(\write_data[11] ), 
    .WDATA10(\write_data[10] ), .WDATA9(\write_data[9] ), 
    .WDATA8(\write_data[8] ), .WDATA7(\write_data[7] ), 
    .WDATA6(\write_data[6] ), .WDATA5(\write_data[5] ), 
    .WDATA4(\write_data[4] ), .WDATA3(\write_data[3] ), 
    .WDATA2(\write_data[2] ), .WDATA1(\write_data[1] ), 
    .WDATA0(\write_data[0] ), .RCLKE(VCC_net), .RCLK(clk_c), .RE(VCC_net), 
    .WCLKE(VCC_net), .WCLK(clk_c), .WE(write_0), 
    .RDATA15(\fftUnit.read_data_0_b[15] ), 
    .RDATA14(\fftUnit.read_data_0_b[14] ), 
    .RDATA13(\fftUnit.read_data_0_b[13] ), 
    .RDATA12(\fftUnit.read_data_0_b[12] ), 
    .RDATA11(\fftUnit.read_data_0_b[11] ), 
    .RDATA10(\fftUnit.read_data_0_b[10] ), .RDATA9(\fftUnit.read_data_0_b[9] ), 
    .RDATA8(\fftUnit.read_data_0_b[8] ), .RDATA7(\fftUnit.read_data_0_b[7] ), 
    .RDATA6(\fftUnit.read_data_0_b[6] ), .RDATA5(\fftUnit.read_data_0_b[5] ), 
    .RDATA4(\fftUnit.read_data_0_b[4] ), .RDATA3(\fftUnit.read_data_0_b[3] ), 
    .RDATA2(\fftUnit.read_data_0_b[2] ), .RDATA1(\fftUnit.read_data_0_b[1] ), 
    .RDATA0(\fftUnit.read_data_0_b[0] ));
  fftUnit_ram0_b_mem1 \fftUnit.ram0_b.mem1 ( .RADDR5(\address_0_b[5] ), 
    .RADDR4(\address_0_b[4] ), .RADDR3(\address_0_b[3] ), 
    .RADDR2(\address_0_b[2] ), .RADDR1(\address_0_b[1] ), 
    .RADDR0(\address_0_b[0] ), .WADDR5(\fftUnit.write_address_0[5] ), 
    .WADDR4(\fftUnit.write_address_0[4] ), 
    .WADDR3(\fftUnit.write_address_0[3] ), 
    .WADDR2(\fftUnit.write_address_0[2] ), 
    .WADDR1(\fftUnit.write_address_0[1] ), 
    .WADDR0(\fftUnit.write_address_0[0] ), .WDATA15(\fftUnit.write_data[31] ), 
    .WDATA14(\fftUnit.write_data[30] ), .WDATA13(\fftUnit.write_data[29] ), 
    .WDATA12(\fftUnit.write_data[28] ), .WDATA11(\fftUnit.write_data[27] ), 
    .WDATA10(\fftUnit.write_data[26] ), .WDATA9(\fftUnit.write_data[25] ), 
    .WDATA8(\fftUnit.write_data[24] ), .WDATA7(\fftUnit.write_data[23] ), 
    .WDATA6(\fftUnit.write_data[22] ), .WDATA5(\fftUnit.write_data[21] ), 
    .WDATA4(\fftUnit.write_data[20] ), .WDATA3(\fftUnit.write_data[19] ), 
    .WDATA2(\fftUnit.write_data[18] ), .WDATA1(\fftUnit.write_data[17] ), 
    .WDATA0(\fftUnit.write_data[16] ), .RCLKE(VCC_net), .RCLK(clk_c), 
    .RE(VCC_net), .WCLKE(VCC_net), .WCLK(clk_c), .WE(write_0), 
    .RDATA15(\fftUnit.read_data_0_b[31] ), 
    .RDATA14(\fftUnit.read_data_0_b[30] ), 
    .RDATA13(\fftUnit.read_data_0_b[29] ), 
    .RDATA12(\fftUnit.read_data_0_b[28] ), 
    .RDATA11(\fftUnit.read_data_0_b[27] ), 
    .RDATA10(\fftUnit.read_data_0_b[26] ), 
    .RDATA9(\fftUnit.read_data_0_b[25] ), .RDATA8(\fftUnit.read_data_0_b[24] ), 
    .RDATA7(\fftUnit.read_data_0_b[23] ), .RDATA6(\fftUnit.read_data_0_b[22] ), 
    .RDATA5(\fftUnit.read_data_0_b[21] ), .RDATA4(\fftUnit.read_data_0_b[20] ), 
    .RDATA3(\fftUnit.read_data_0_b[19] ), .RDATA2(\fftUnit.read_data_0_b[18] ), 
    .RDATA1(\fftUnit.read_data_0_b[17] ), .RDATA0(\fftUnit.read_data_0_b[16] ));
  fftUnit_ram0_a_mem1 \fftUnit.ram0_a.mem1 ( .RADDR5(\fftUnit.address_0_a[5] ), 
    .RADDR4(\fftUnit.address_0_a[4] ), .RADDR3(\fftUnit.address_0_a[3] ), 
    .RADDR2(\fftUnit.address_0_a[2] ), .RADDR1(\fftUnit.address_0_a[1] ), 
    .RADDR0(\fftUnit.address_0_a[0] ), .WADDR5(\fftUnit.write_address_0[5] ), 
    .WADDR4(\fftUnit.write_address_0[4] ), 
    .WADDR3(\fftUnit.write_address_0[3] ), 
    .WADDR2(\fftUnit.write_address_0[2] ), 
    .WADDR1(\fftUnit.write_address_0[1] ), 
    .WADDR0(\fftUnit.write_address_0[0] ), .WDATA15(\fftUnit.write_data[31] ), 
    .WDATA14(\fftUnit.write_data[30] ), .WDATA13(\fftUnit.write_data[29] ), 
    .WDATA12(\fftUnit.write_data[28] ), .WDATA11(\fftUnit.write_data[27] ), 
    .WDATA10(\fftUnit.write_data[26] ), .WDATA9(\fftUnit.write_data[25] ), 
    .WDATA8(\fftUnit.write_data[24] ), .WDATA7(\fftUnit.write_data[23] ), 
    .WDATA6(\fftUnit.write_data[22] ), .WDATA5(\fftUnit.write_data[21] ), 
    .WDATA4(\fftUnit.write_data[20] ), .WDATA3(\fftUnit.write_data[19] ), 
    .WDATA2(\fftUnit.write_data[18] ), .WDATA1(\fftUnit.write_data[17] ), 
    .WDATA0(\fftUnit.write_data[16] ), .RCLKE(VCC_net), .RCLK(clk_c), 
    .RE(VCC_net), .WCLKE(VCC_net), .WCLK(clk_c), .WE(write_0), 
    .RDATA15(\fftUnit.read_data_0_a[31] ), 
    .RDATA14(\fftUnit.read_data_0_a[30] ), 
    .RDATA13(\fftUnit.read_data_0_a[29] ), 
    .RDATA12(\fftUnit.read_data_0_a[28] ), 
    .RDATA11(\fftUnit.read_data_0_a[27] ), 
    .RDATA10(\fftUnit.read_data_0_a[26] ), 
    .RDATA9(\fftUnit.read_data_0_a[25] ), .RDATA8(\fftUnit.read_data_0_a[24] ), 
    .RDATA7(\fftUnit.read_data_0_a[23] ), .RDATA6(\fftUnit.read_data_0_a[22] ), 
    .RDATA5(\fftUnit.read_data_0_a[21] ), .RDATA4(\fftUnit.read_data_0_a[20] ), 
    .RDATA3(\fftUnit.read_data_0_a[19] ), .RDATA2(\fftUnit.read_data_0_a[18] ), 
    .RDATA1(\fftUnit.read_data_0_a[17] ), .RDATA0(\fftUnit.read_data_0_a[16] ));
  fftUnit_ram0_a_mem0 \fftUnit.ram0_a.mem0 ( .RADDR5(\fftUnit.address_0_a[5] ), 
    .RADDR4(\fftUnit.address_0_a[4] ), .RADDR3(\fftUnit.address_0_a[3] ), 
    .RADDR2(\fftUnit.address_0_a[2] ), .RADDR1(\fftUnit.address_0_a[1] ), 
    .RADDR0(\fftUnit.address_0_a[0] ), .WADDR5(\fftUnit.write_address_0[5] ), 
    .WADDR4(\fftUnit.write_address_0[4] ), 
    .WADDR3(\fftUnit.write_address_0[3] ), 
    .WADDR2(\fftUnit.write_address_0[2] ), 
    .WADDR1(\fftUnit.write_address_0[1] ), 
    .WADDR0(\fftUnit.write_address_0[0] ), .WDATA15(\write_data[15] ), 
    .WDATA14(\write_data[14] ), .WDATA13(\write_data[13] ), 
    .WDATA12(\write_data[12] ), .WDATA11(\write_data[11] ), 
    .WDATA10(\write_data[10] ), .WDATA9(\write_data[9] ), 
    .WDATA8(\write_data[8] ), .WDATA7(\write_data[7] ), 
    .WDATA6(\write_data[6] ), .WDATA5(\write_data[5] ), 
    .WDATA4(\write_data[4] ), .WDATA3(\write_data[3] ), 
    .WDATA2(\write_data[2] ), .WDATA1(\write_data[1] ), 
    .WDATA0(\write_data[0] ), .RCLKE(VCC_net), .RCLK(clk_c), .RE(VCC_net), 
    .WCLKE(VCC_net), .WCLK(clk_c), .WE(write_0), 
    .RDATA15(\fftUnit.read_data_0_a[15] ), 
    .RDATA14(\fftUnit.read_data_0_a[14] ), 
    .RDATA13(\fftUnit.read_data_0_a[13] ), 
    .RDATA12(\fftUnit.read_data_0_a[12] ), 
    .RDATA11(\fftUnit.read_data_0_a[11] ), 
    .RDATA10(\fftUnit.read_data_0_a[10] ), .RDATA9(\fftUnit.read_data_0_a[9] ), 
    .RDATA8(\fftUnit.read_data_0_a[8] ), .RDATA7(\fftUnit.read_data_0_a[7] ), 
    .RDATA6(\fftUnit.read_data_0_a[6] ), .RDATA5(\fftUnit.read_data_0_a[5] ), 
    .RDATA4(\fftUnit.read_data_0_a[4] ), .RDATA3(\fftUnit.read_data_0_a[3] ), 
    .RDATA2(\fftUnit.read_data_0_a[2] ), .RDATA1(\fftUnit.read_data_0_a[1] ), 
    .RDATA0(\fftUnit.read_data_0_a[0] ));
  reset reset_I( .PADDI(reset_c), .reset(reset));
  fftUnit_butt_mult_m_real_twiddle_in1_15__I_0 
    \fftUnit.butt.mult.m_real_twiddle.in1_15__I_0 ( .A15(\fftUnit.b[15] ), 
    .A14(\fftUnit.b[14] ), .A13(\fftUnit.b[13] ), .A12(\fftUnit.b[12] ), 
    .A11(\fftUnit.b[11] ), .A10(\fftUnit.b[10] ), .A9(\fftUnit.b[9] ), 
    .A8(\fftUnit.b[8] ), .A7(\fftUnit.b[7] ), .A6(\fftUnit.b[6] ), 
    .A5(\fftUnit.b[5] ), .A4(\fftUnit.b[4] ), .A3(\fftUnit.b[3] ), 
    .A2(\fftUnit.b[2] ), .A1(\fftUnit.b[1] ), .A0(\fftUnit.b[0] ), 
    .B15(\fftUnit.twiddle[31] ), .B14(\fftUnit.twiddle[30] ), 
    .B13(\fftUnit.twiddle[29] ), .B12(\fftUnit.twiddle[28] ), 
    .B11(\fftUnit.twiddle[27] ), .B10(\fftUnit.twiddle[26] ), 
    .B9(\fftUnit.twiddle[25] ), .B8(\fftUnit.twiddle[24] ), 
    .B7(\fftUnit.twiddle[23] ), .B6(\fftUnit.twiddle[22] ), 
    .B5(\fftUnit.twiddle[21] ), .B4(\fftUnit.twiddle[20] ), 
    .B3(\fftUnit.twiddle[19] ), .B2(\fftUnit.twiddle[18] ), 
    .B1(\fftUnit.twiddle[17] ), .B0(\fftUnit.twiddle[16] ), 
    .O30(\fftUnit.butt.mult.m_real_twiddle.result[30]_2 ), 
    .O29(\fftUnit.butt.mult.m_real_twiddle.result[29]_2 ), 
    .O28(\fftUnit.butt.mult.m_real_twiddle.result[28]_2 ), 
    .O27(\fftUnit.butt.mult.m_real_twiddle.result[27]_2 ), 
    .O26(\fftUnit.butt.mult.m_real_twiddle.result[26]_2 ), 
    .O25(\fftUnit.butt.mult.m_real_twiddle.result[25]_2 ), 
    .O24(\fftUnit.butt.mult.m_real_twiddle.result[24]_2 ), 
    .O23(\fftUnit.butt.mult.m_real_twiddle.result[23]_2 ), 
    .O22(\fftUnit.butt.mult.m_real_twiddle.result[22]_2 ), 
    .O21(\fftUnit.butt.mult.m_real_twiddle.result[21]_2 ), 
    .O20(\fftUnit.butt.mult.m_real_twiddle.result[20]_2 ), 
    .O19(\fftUnit.butt.mult.m_real_twiddle.result[19]_2 ), 
    .O18(\fftUnit.butt.mult.m_real_twiddle.result[18]_2 ), 
    .O17(\fftUnit.butt.mult.m_real_twiddle.result[17]_2 ), 
    .O16(\fftUnit.butt.mult.m_real_twiddle.result[16]_2 ), 
    .O15(\fftUnit.butt.mult.m_real_twiddle.result[15]_2 ), 
    .O14(\fftUnit.butt.mult.m_real_twiddle.result[14]_2 ));
  fftUnit_butt_mult_m_real_b_in1_15__I_0 
    \fftUnit.butt.mult.m_real_b.in1_15__I_0 ( .A15(\fftUnit.b[31] ), 
    .A14(\fftUnit.b[30] ), .A13(\fftUnit.b[29] ), .A12(\fftUnit.b[28] ), 
    .A11(\fftUnit.b[27] ), .A10(\fftUnit.b[26] ), .A9(\fftUnit.b[25] ), 
    .A8(\fftUnit.b[24] ), .A7(\fftUnit.b[23] ), .A6(\fftUnit.b[22] ), 
    .A5(\fftUnit.b[21] ), .A4(\fftUnit.b[20] ), .A3(\fftUnit.b[19] ), 
    .A2(\fftUnit.b[18] ), .A1(\fftUnit.b[17] ), .A0(\fftUnit.b[16] ), 
    .B15(\fftUnit.twiddle[15] ), .B14(\fftUnit.twiddle[14] ), 
    .B13(\fftUnit.twiddle[13] ), .B12(\fftUnit.twiddle[12] ), 
    .B11(\fftUnit.twiddle[11] ), .B10(\fftUnit.twiddle[10] ), 
    .B9(\fftUnit.twiddle[9] ), .B8(\fftUnit.twiddle[8] ), 
    .B7(\fftUnit.twiddle[7] ), .B6(\fftUnit.twiddle[6] ), 
    .B5(\fftUnit.twiddle[5] ), .B4(\fftUnit.twiddle[4] ), 
    .B3(\fftUnit.twiddle[3] ), .B2(\fftUnit.twiddle[2] ), 
    .B1(\fftUnit.twiddle[1] ), .B0(\fftUnit.twiddle[0] ), 
    .O30(\fftUnit.butt.mult.result[30] ), .O29(\fftUnit.butt.mult.result[29] ), 
    .O28(\fftUnit.butt.mult.result[28] ), .O27(\fftUnit.butt.mult.result[27] ), 
    .O26(\fftUnit.butt.mult.result[26] ), .O25(\fftUnit.butt.mult.result[25] ), 
    .O24(\fftUnit.butt.mult.result[24] ), .O23(\fftUnit.butt.mult.result[23] ), 
    .O22(\fftUnit.butt.mult.result[22] ), .O21(\fftUnit.butt.mult.result[21] ), 
    .O20(\fftUnit.butt.mult.result[20] ), .O19(\fftUnit.butt.mult.result[19] ), 
    .O18(\fftUnit.butt.mult.result[18] ), .O17(\fftUnit.butt.mult.result[17] ), 
    .O16(\fftUnit.butt.mult.result[16] ), .O15(\fftUnit.butt.mult.result[15] ), 
    .O14(\fftUnit.butt.mult.result[14] ));
  fftUnit_butt_mult_m_real_in1_15__I_0 \fftUnit.butt.mult.m_real.in1_15__I_0 
    ( .A15(\fftUnit.b[31] ), .A14(\fftUnit.b[30] ), .A13(\fftUnit.b[29] ), 
    .A12(\fftUnit.b[28] ), .A11(\fftUnit.b[27] ), .A10(\fftUnit.b[26] ), 
    .A9(\fftUnit.b[25] ), .A8(\fftUnit.b[24] ), .A7(\fftUnit.b[23] ), 
    .A6(\fftUnit.b[22] ), .A5(\fftUnit.b[21] ), .A4(\fftUnit.b[20] ), 
    .A3(\fftUnit.b[19] ), .A2(\fftUnit.b[18] ), .A1(\fftUnit.b[17] ), 
    .A0(\fftUnit.b[16] ), .B15(\fftUnit.twiddle[31] ), 
    .B14(\fftUnit.twiddle[30] ), .B13(\fftUnit.twiddle[29] ), 
    .B12(\fftUnit.twiddle[28] ), .B11(\fftUnit.twiddle[27] ), 
    .B10(\fftUnit.twiddle[26] ), .B9(\fftUnit.twiddle[25] ), 
    .B8(\fftUnit.twiddle[24] ), .B7(\fftUnit.twiddle[23] ), 
    .B6(\fftUnit.twiddle[22] ), .B5(\fftUnit.twiddle[21] ), 
    .B4(\fftUnit.twiddle[20] ), .B3(\fftUnit.twiddle[19] ), 
    .B2(\fftUnit.twiddle[18] ), .B1(\fftUnit.twiddle[17] ), 
    .B0(\fftUnit.twiddle[16] ), .O30(\fftUnit.butt.mult.m_real.result[30] ), 
    .O29(\fftUnit.butt.mult.m_real.result[29] ), 
    .O28(\fftUnit.butt.mult.m_real.result[28] ), 
    .O27(\fftUnit.butt.mult.m_real.result[27] ), 
    .O26(\fftUnit.butt.mult.m_real.result[26] ), 
    .O25(\fftUnit.butt.mult.m_real.result[25] ), 
    .O24(\fftUnit.butt.mult.m_real.result[24] ), 
    .O23(\fftUnit.butt.mult.m_real.result[23] ), 
    .O22(\fftUnit.butt.mult.m_real.result[22] ), 
    .O21(\fftUnit.butt.mult.m_real.result[21] ), 
    .O20(\fftUnit.butt.mult.m_real.result[20] ), 
    .O19(\fftUnit.butt.mult.m_real.result[19] ), 
    .O18(\fftUnit.butt.mult.m_real.result[18] ), 
    .O17(\fftUnit.butt.mult.m_real.result[17] ), 
    .O16(\fftUnit.butt.mult.m_real.result[16] ), 
    .O15(\fftUnit.butt.mult.m_real.result[15] ), 
    .O14(\fftUnit.butt.mult.m_real.result[14] ));
  fftUnit_butt_mult_m_imag_in1_15__I_0 \fftUnit.butt.mult.m_imag.in1_15__I_0 
    ( .A15(\fftUnit.b[15] ), .A14(\fftUnit.b[14] ), .A13(\fftUnit.b[13] ), 
    .A12(\fftUnit.b[12] ), .A11(\fftUnit.b[11] ), .A10(\fftUnit.b[10] ), 
    .A9(\fftUnit.b[9] ), .A8(\fftUnit.b[8] ), .A7(\fftUnit.b[7] ), 
    .A6(\fftUnit.b[6] ), .A5(\fftUnit.b[5] ), .A4(\fftUnit.b[4] ), 
    .A3(\fftUnit.b[3] ), .A2(\fftUnit.b[2] ), .A1(\fftUnit.b[1] ), 
    .A0(\fftUnit.b[0] ), .B15(\fftUnit.twiddle[15] ), 
    .B14(\fftUnit.twiddle[14] ), .B13(\fftUnit.twiddle[13] ), 
    .B12(\fftUnit.twiddle[12] ), .B11(\fftUnit.twiddle[11] ), 
    .B10(\fftUnit.twiddle[10] ), .B9(\fftUnit.twiddle[9] ), 
    .B8(\fftUnit.twiddle[8] ), .B7(\fftUnit.twiddle[7] ), 
    .B6(\fftUnit.twiddle[6] ), .B5(\fftUnit.twiddle[5] ), 
    .B4(\fftUnit.twiddle[4] ), .B3(\fftUnit.twiddle[3] ), 
    .B2(\fftUnit.twiddle[2] ), .B1(\fftUnit.twiddle[1] ), 
    .B0(\fftUnit.twiddle[0] ), .O30(\fftUnit.butt.mult.m_imag.result[30] ), 
    .O29(\fftUnit.butt.mult.m_imag.result[29] ), 
    .O28(\fftUnit.butt.mult.m_imag.result[28] ), 
    .O27(\fftUnit.butt.mult.m_imag.result[27] ), 
    .O26(\fftUnit.butt.mult.m_imag.result[26] ), 
    .O25(\fftUnit.butt.mult.m_imag.result[25] ), 
    .O24(\fftUnit.butt.mult.m_imag.result[24] ), 
    .O23(\fftUnit.butt.mult.m_imag.result[23] ), 
    .O22(\fftUnit.butt.mult.m_imag.result[22] ), 
    .O21(\fftUnit.butt.mult.m_imag.result[21] ), 
    .O20(\fftUnit.butt.mult.m_imag.result[20] ), 
    .O19(\fftUnit.butt.mult.m_imag.result[19] ), 
    .O18(\fftUnit.butt.mult.m_imag.result[18] ), 
    .O17(\fftUnit.butt.mult.m_imag.result[17] ), 
    .O16(\fftUnit.butt.mult.m_imag.result[16] ), 
    .O15(\fftUnit.butt.mult.m_imag.result[15] ), 
    .O14(\fftUnit.butt.mult.m_imag.result[14] ));
  full_reset full_reset_I( .PADDI(\fftoutReg.full_reset_c ), 
    .full_reset(full_reset));
  sck sck_I( .PADDI(sck_c), .sck(sck));
  clk clk_I( .PADDI(clk_c), .clk(clk));
  sdi sdi_I( .PADDI(sdi_c), .sdi(sdi));
  done done_I( .PADDO(done_c), .done(done));
  sdo sdo_I( .PADDO(sdo_c), .sdo(sdo));
endmodule

module spi_SLICE_0 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \spi/cnt_69_add_4_5 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), 
    .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), 
    .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre2 \spi/cnt_69__i3 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre2 \spi/cnt_69__i4 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (LSR => Q0) = (0:0:0,0:0:0);
    (LSR => Q1) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fa2 ( input A0, B0, C0, D0, A1, B1, C1, D1, CI0, CI1, output S0, S1, 
    CO0, CO1 );

  FA2 inst1( .A0(A0), .B0(B0), .C0(C0), .D0(D0), .CI0(CI0), .A1(A1), .B1(B1), 
    .C1(C1), .D1(D1), .CI1(CI1), .CO0(CO0), .CO1(CO1), .S0(S0), .S1(S1));
  defparam inst1.INIT0 = "0xc33c";
  defparam inst1.INIT1 = "0xc33c";
endmodule

module gnd ( output PWR0 );

  VLO INST1( .Z(PWR0));
endmodule

module ffsre2 ( input D0, SP, CK, LSR, output Q );

  FD1P3XZ INST01( .D(D0), .SP(SP), .CK(CK), .SR(LSR), .Q(Q));
  defparam INST01.REGSET = "RESET";
  defparam INST01.SRMODE = "ASYNC";
endmodule

module vcc ( output PWR1 );

  VHI INST1( .Z(PWR1));
endmodule

module inverter ( input I, output Z );

  INV INST1( .A(I), .Z(Z));
endmodule

module spi_SLICE_1 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \spi/cnt_69_add_4_3 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), 
    .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), 
    .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre2 \spi/cnt_69__i1 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre2 \spi/cnt_69__i2 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (LSR => Q0) = (0:0:0,0:0:0);
    (LSR => Q1) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module spi_SLICE_2 ( input DI1, D1, C1, B1, LSR, CLK, CIN1, output Q1, F1, 
    COUT1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, LSR_dly;

  fa2 \spi/cnt_69_add_4_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), .D0(VCCI), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre2 \spi/cnt_69__i0 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (LSR => Q1) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module spi_SLICE_3 ( input DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, output 
    Q0, F0, F1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI0_dly, CLK_dly, LSR_dly;

  fa2 \spi/cnt_69_add_4_11 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), 
    .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), 
    .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre2 \spi/cnt_69__i9 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (LSR => Q0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module spi_SLICE_4 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \spi/cnt_69_add_4_9 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), 
    .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), 
    .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre2 \spi/cnt_69__i7 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre2 \spi/cnt_69__i8 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (LSR => Q0) = (0:0:0,0:0:0);
    (LSR => Q1) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module spi_SLICE_5 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \spi/cnt_69_add_4_7 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), 
    .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), 
    .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre2 \spi/cnt_69__i5 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre2 \spi/cnt_69__i6 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (LSR => Q0) = (0:0:0,0:0:0);
    (LSR => Q1) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftinReg_SLICE_6 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT0 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \fftinReg/cnt_71_add_4_7 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/cnt_71__i6 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftinReg/cnt_71__i7 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module ffsre20001 ( input D0, SP, CK, LSR, output Q );

  FD1P3XZ INST01( .D(D0), .SP(SP), .CK(CK), .SR(LSR), .Q(Q));
  defparam INST01.REGSET = "RESET";
  defparam INST01.SRMODE = "CE_OVER_LSR";
endmodule

module fftinReg_SLICE_7 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \fftinReg/cnt_71_add_4_3 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/cnt_71__i2 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftinReg/cnt_71__i3 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftinReg_SLICE_8 ( input DI1, DI0, D1, C1, D0, C0, LSR, CLK, CIN0, CIN1, 
    output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  fa2 \fftinReg/cnt_71_add_4_5 ( .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/cnt_71__i4 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftinReg/cnt_71__i5 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftinReg_SLICE_9 ( input DI1, D1, C1, B1, LSR, CLK, CIN1, output Q1, F1, 
    COUT1, COUT0 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, LSR_dly;

  fa2 \fftinReg/cnt_71_add_4_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), .D0(VCCI), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftinReg/cnt_71__i1 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_SLICE_10 ( input DI0, D1, D0, B0, CE, LSR, CLK, CIN0, CIN1, 
    output Q0, F0, COUT0 );
  wire   GNDI, DI0_dly, CLK_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/add_10_add_5_7 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftUnit/out_address__i5 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_SLICE_11 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, CIN0, 
    CIN1, output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/add_10_add_5_5 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftUnit/out_address__i3 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));
  ffsre20001 \fftUnit/out_address__i4 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_SLICE_12 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, CIN0, 
    CIN1, output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/add_10_add_5_3 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftUnit/out_address__i1 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));
  ffsre20001 \fftUnit/out_address__i2 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_SLICE_13 ( input DI1, D1, C1, B1, CE, LSR, CLK, CIN1, output Q1, 
    F1, COUT1, COUT0 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/add_10_add_5_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), .D0(VCCI), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftUnit/out_address__i0 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_counter_SLICE_14 ( input DI0, D1, D0, B0, CE, LSR, CLK, CIN0, 
    CIN1, output Q0, F0, COUT0 );
  wire   GNDI, DI0_dly, CLK_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/counter/add_10_add_5_7 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftUnit/counter/fft_level__i5 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_counter_SLICE_15 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, 
    CIN0, CIN1, output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/counter/add_10_add_5_5 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftUnit/counter/fft_level__i3 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));
  ffsre20001 \fftUnit/counter/fft_level__i4 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_counter_SLICE_16 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, 
    CIN0, CIN1, output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/counter/add_10_add_5_3 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftUnit/counter/fft_level__i1 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));
  ffsre20001 \fftUnit/counter/fft_level__i2 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_counter_SLICE_17 ( input DI1, D1, C1, B1, CE, LSR, CLK, CIN1, 
    output Q1, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, CE_dly, LSR_dly;

  fa2 \fftUnit/counter/add_10_add_5_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), 
    .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), 
    .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftUnit/counter/fft_level__i0 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_counter_SLICE_18 ( input D1, B1, D0, B0, CIN0, CIN1, output F0, 
    F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/counter/add_8_add_5_5 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_counter_SLICE_19 ( input D1, B1, D0, B0, CIN0, CIN1, output F0, 
    F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/counter/add_8_add_5_3 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_counter_SLICE_20 ( input D1, D0, B0, CIN0, CIN1, output F0, 
    COUT0 );
  wire   GNDI;

  fa2 \fftUnit/counter/add_8_add_5_7 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_counter_SLICE_21 ( input D1, C1, B1, CIN1, output F1, COUT1, 
    COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/counter/add_8_add_5_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), 
    .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), 
    .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_22 ( input D1, C1, B1, CIN1, output F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), 
    .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), 
    .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_23 ( input D1, D0, C0, B0, CIN0, CIN1, output F0, 
    COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_17 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_24 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_15 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_25 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_13 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_26 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_11 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_27 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_9 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_28 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_7 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_29 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_5 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_30 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/imag_a_15__I_0_2_add_5_3 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_31 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_16 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_32 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_14 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_33 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_12 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_34 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_10 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_35 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_8 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_36 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_6 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_37 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_108_4 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_38 ( input D1, C1, B1, D0, C0, B0, CIN1, output F0, 
    F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/add_108_2 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_39 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_16 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_40 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_14 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_41 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_12 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_42 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_10 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_43 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_8 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_44 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_6 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_45 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/add_109_4 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_46 ( input D1, C1, B1, D0, C0, B0, CIN1, output F0, 
    F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/add_109_2 ( .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_47 ( input D1, D0, C0, B0, CIN0, CIN1, output F0, 
    COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_17 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_48 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_15 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_49 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_13 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_50 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_11 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_51 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_9 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_52 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_7 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_53 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_5 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_54 ( input D1, C1, B1, D0, C0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_3 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_55 ( input D1, C1, B1, CIN1, output F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/real_a_15__I_0_2_add_5_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), 
    .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), 
    .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_56 ( input D1, D0, C0, B0, CIN0, 
    CIN1, output F0, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_17 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_57 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_15 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_58 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_13 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_59 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_11 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_60 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_9 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_61 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_7 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_62 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_5 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_63 ( input D1, C1, B1, D0, C0, 
    B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_3 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_64 ( input D1, C1, B1, CIN1, 
    output F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_10015_1 ( .A0(GNDI), .B0(GNDI), 
    .C0(GNDI), .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), 
    .CI1(CIN1), .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_65 ( input D1, D0, C0, CIN0, 
    CIN1, output F0, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_17 ( .A0(GNDI), 
    .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), 
    .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_66 ( input D1, C1, D0, C0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_15 ( .A0(GNDI), 
    .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), 
    .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_67 ( input D1, C1, D0, C0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_13 ( .A0(GNDI), 
    .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), 
    .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_68 ( input D1, C1, D0, C0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_11 ( .A0(GNDI), 
    .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), 
    .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_69 ( input D1, C1, D0, C0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_9 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_70 ( input D1, C1, D0, C0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_7 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_71 ( input D1, C1, D0, C0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_5 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_72 ( input D1, C1, D0, C0, B0, 
    CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_3 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_73 ( input D1, C1, B1, CIN1, 
    output F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/mult/m_real_twiddle/add_114_add_1_1 ( .A0(GNDI), .B0(GNDI), 
    .C0(GNDI), .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), 
    .CI1(CIN1), .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_74 ( input D1, D0, C0, B0, CIN0, CIN1, 
    output F0, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_17 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_75 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_15 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_76 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_13 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_77 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_11 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_78 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_9 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_79 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_7 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_80 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_5 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_81 ( input D1, C1, B1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_3 ( .A0(GNDI), .B0(B0), .C0(C0), 
    .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(CIN0), .CI1(CIN1), 
    .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_82 ( input D1, C1, B1, CIN1, output F1, 
    COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/mult/m_real/add_10014_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), 
    .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), 
    .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_83 ( input D1, D0, C0, CIN0, CIN1, 
    output F0, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_17 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_84 ( input D1, C1, D0, C0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_15 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_85 ( input D1, C1, D0, C0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_13 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_86 ( input D1, C1, D0, C0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_11 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_87 ( input D1, C1, D0, C0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_9 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_88 ( input D1, C1, D0, C0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_7 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_89 ( input D1, C1, D0, C0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_5 ( .A0(GNDI), .B0(GNDI), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_90 ( input D1, C1, D0, C0, B0, CIN0, 
    CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_3 ( .A0(GNDI), .B0(B0), 
    .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_91 ( input D1, C1, B1, CIN1, output F1, 
    COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/mult/m_real/add_115_2_add_1_1 ( .A0(GNDI), .B0(GNDI), 
    .C0(GNDI), .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), 
    .CI1(CIN1), .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_92 ( input D1, D0, B0, CIN0, CIN1, 
    output F0, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_17 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_93 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_15 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_94 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_13 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_95 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_11 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_96 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_9 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_97 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_7 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_98 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_5 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_99 ( input D1, B1, D0, B0, CIN0, CIN1, 
    output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_3 ( .A0(GNDI), .B0(B0), 
    .C0(GNDI), .D0(D0), .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), 
    .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_SLICE_100 ( input D1, C1, B1, CIN1, output F1, 
    COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/butt/mult/m_imag/result_30__I_0_1 ( .A0(GNDI), .B0(GNDI), 
    .C0(GNDI), .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), 
    .CI1(CIN1), .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_101 ( input D1, C1, D0, 
    C0, CIN0, CIN1, output F0, F1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/address_generator/standard_logic/sub_4_add_2_add_5_7 ( 
    .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), 
    .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_102 ( input D1, C1, D0, 
    C0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/address_generator/standard_logic/sub_4_add_2_add_5_5 ( 
    .A0(GNDI), .B0(GNDI), .C0(C0), .D0(D0), .A1(GNDI), .B1(GNDI), .C1(C1), 
    .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), 
    .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_103 ( input D1, C1, B1, 
    D0, C0, B0, CIN0, CIN1, output F0, F1, COUT1, COUT0 );
  wire   GNDI;

  fa2 \fftUnit/address_generator/standard_logic/sub_4_add_2_add_5_3 ( 
    .A0(GNDI), .B0(B0), .C0(C0), .D0(D0), .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), 
    .CI0(CIN0), .CI1(CIN1), .S0(F0), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (C0 => COUT0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_104 ( input D1, C1, B1, 
    CIN1, output F1, COUT1, COUT0 );
  wire   GNDI, VCCI;

  fa2 \fftUnit/address_generator/standard_logic/sub_4_add_2_add_5_1 ( 
    .A0(GNDI), .B0(GNDI), .C0(GNDI), .D0(VCCI), .A1(GNDI), .B1(B1), .C1(C1), 
    .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(), .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftoutReg_SLICE_105 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, 
    CIN0, CIN1, output Q0, Q1, F0, F1, COUT0 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftoutReg/add_6_add_5_7 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1());
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/cnt__i5 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/cnt__i6 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftoutReg_SLICE_106 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, 
    CIN0, CIN1, output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftoutReg/add_6_add_5_5 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/cnt__i3 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/cnt__i4 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftoutReg_SLICE_107 ( input DI1, DI0, D1, B1, D0, B0, CE, LSR, CLK, 
    CIN0, CIN1, output Q0, Q1, F0, F1, COUT1, COUT0 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  fa2 \fftoutReg/add_6_add_5_3 ( .A0(GNDI), .B0(B0), .C0(GNDI), .D0(D0), 
    .A1(GNDI), .B1(B1), .C1(GNDI), .D1(D1), .CI0(CIN0), .CI1(CIN1), .S0(F0), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/cnt__i1 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/cnt__i2 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (B0 => COUT0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN0 => COUT0) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftoutReg_SLICE_108 ( input DI1, D1, C1, B1, CE, LSR, CLK, CIN1, 
    output Q1, F1, COUT1, COUT0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, CE_dly, LSR_dly;

  fa2 \fftoutReg/add_6_add_5_1 ( .A0(GNDI), .B0(GNDI), .C0(GNDI), .D0(VCCI), 
    .A1(GNDI), .B1(B1), .C1(C1), .D1(D1), .CI0(VCCI), .CI1(CIN1), .S0(), 
    .S1(F1), .CO0(COUT0), .CO1(COUT1));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftoutReg/cnt__i0 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C1 => COUT1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (B1 => COUT1) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    (CIN1 => COUT1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_109 ( input DI1, DI0, B1, D0, C0, CLK, output Q0, Q1, F0, F1 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, DI0_dly;

  lut4 i10024_1_lut( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40002 i10026_2_lut( .A(GNDI), .B(GNDI), .C(C0), .D(D0), .Z(F0));
  ffsre20001 clk_counter_68__i0( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 clk_counter_68__i1( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut4 ( input A, B, C, D, output Z );

  LUT4 #("0x3333") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40002 ( input A, B, C, D, output Z );

  LUT4 #("0x0FF0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_110 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_93__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_92__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i94 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i93 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40003 ( input A, B, C, D, output Z );

  LUT4 #("0xF1E0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40004 ( input A, B, C, D, output Z );

  LUT4 #("0xFE04") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_111 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_90__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_91__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i91 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i92 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40005 ( input A, B, C, D, output Z );

  LUT4 #("0xABA8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40006 ( input A, B, C, D, output Z );

  LUT4 #("0xFE02") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_113 ( input DI0, C0, CLK, output Q0, F0 );
  wire   GNDI, VCCI, CLK_NOTIN, DI0_dly, CLK_dly;

  lut40007 SLICE_113_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/qdelayed_c ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40007 ( input A, B, C, D, output Z );

  LUT4 #("0xF0F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_114 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_88__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_89__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i89 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i90 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40008 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40009 ( input A, B, C, D, output Z );

  LUT4 #("0xCDC8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_116 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40010 \spi/fft_in_86__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_87__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i87 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i88 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40010 ( input A, B, C, D, output Z );

  LUT4 #("0xCCD8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40011 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_118 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_84__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_85__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i85 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i86 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40012 ( input A, B, C, D, output Z );

  LUT4 #("0xAAB8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40013 ( input A, B, C, D, output Z );

  LUT4 #("0xF1E0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_120 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_82__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_83__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i83 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i84 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40014 ( input A, B, C, D, output Z );

  LUT4 #("0xAAB8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_122 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_80__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_81__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i81 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i82 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40015 ( input A, B, C, D, output Z );

  LUT4 #("0xFE04") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40016 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_124 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_78__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_79__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i79 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i80 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40017 ( input A, B, C, D, output Z );

  LUT4 #("0xCCD8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40018 ( input A, B, C, D, output Z );

  LUT4 #("0xF1E0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_126 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_76__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_77__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i77 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i78 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40019 ( input A, B, C, D, output Z );

  LUT4 #("0xCCCA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40020 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_128 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_74__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_75__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i75 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i76 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40021 ( input A, B, C, D, output Z );

  LUT4 #("0xFE04") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_130 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_72__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_73__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i73 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i74 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_132 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_70__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_71__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i71 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i72 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40022 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_134 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_68__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_69__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i69 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i70 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40023 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40024 ( input A, B, C, D, output Z );

  LUT4 #("0xAAB8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_135 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_99__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_98__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i100 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i99 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40025 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_136 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_96__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_97__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i97 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i98 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40026 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_138 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_94__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_95__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i95 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i96 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40027 ( input A, B, C, D, output Z );

  LUT4 #("0xCCCA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_140 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_66__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_67__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i67 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i68 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_142 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_64__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_65__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i65 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i66 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_144 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_62__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_63__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i63 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i64 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40028 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_146 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_60__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_61__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i61 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i62 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40029 ( input A, B, C, D, output Z );

  LUT4 #("0xAAB8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_148 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_58__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_59__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i59 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i60 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40030 ( input A, B, C, D, output Z );

  LUT4 #("0xFE02") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_150 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_56__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_57__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i57 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i58 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40031 ( input A, B, C, D, output Z );

  LUT4 #("0xCDC8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_152 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_54__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_55__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i55 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i56 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40032 ( input A, B, C, D, output Z );

  LUT4 #("0xCCCA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_154 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40033 \spi/fft_in_52__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_53__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i53 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i54 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40033 ( input A, B, C, D, output Z );

  LUT4 #("0xFE02") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_156 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40010 \spi/fft_in_50__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_51__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i51 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i52 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_158 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40034 \spi/fft_in_48__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_49__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i49 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i50 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40034 ( input A, B, C, D, output Z );

  LUT4 #("0xFE10") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_160 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_46__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_47__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i47 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i48 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_162 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_44__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_45__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i45 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i46 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40035 ( input A, B, C, D, output Z );

  LUT4 #("0xABA8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_164 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40034 \spi/fft_in_42__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_43__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i43 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i44 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40036 ( input A, B, C, D, output Z );

  LUT4 #("0xABA8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_166 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40033 \spi/fft_in_40__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_41__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i41 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i42 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40037 ( input A, B, C, D, output Z );

  LUT4 #("0xABA8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_168 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_38__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_39__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i39 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i40 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_169 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_1__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_0__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i2 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_171 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_36__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_37__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i37 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i38 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40038 ( input A, B, C, D, output Z );

  LUT4 #("0xCDC8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_173 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_34__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_35__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i35 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i36 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40039 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40040 ( input A, B, C, D, output Z );

  LUT4 #("0xCCD8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_175 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_32__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_33__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i33 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i34 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_177 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_30__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_31__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i31 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i32 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_179 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_28__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_29__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i29 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i30 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40041 ( input A, B, C, D, output Z );

  LUT4 #("0xCDC8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_181 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_26__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_27__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i27 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i28 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40042 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_183 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_24__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_25__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i25 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i26 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40043 ( input A, B, C, D, output Z );

  LUT4 #("0xFE10") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_185 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_22__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_23__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i23 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i24 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40044 ( input A, B, C, D, output Z );

  LUT4 #("0xCCCA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_187 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_20__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_21__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i21 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i22 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_189 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40045 \spi/fft_in_18__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_19__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i19 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i20 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40045 ( input A, B, C, D, output Z );

  LUT4 #("0xFE10") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_191 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_16__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_17__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i17 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i18 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_193 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_14__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_15__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i15 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i16 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_195 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_12__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_13__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i13 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i14 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_197 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_10__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_11__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i11 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i12 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_199 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_8__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_9__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i9 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i10 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_201 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40034 \spi/fft_in_6__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_7__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i7 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i8 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_203 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_4__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_5__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i5 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i6 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_205 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40010 \spi/fft_in_2__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_3__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i3 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i4 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_209 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_101__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_100__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i102 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i101 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_211 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_103__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_102__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i104 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i103 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_213 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_105__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_104__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i106 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i105 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_215 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_107__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_106__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i108 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i107 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_217 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_109__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_108__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i110 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i109 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_219 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_111__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_110__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i112 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i111 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40046 ( input A, B, C, D, output Z );

  LUT4 #("0xFE10") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_221 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_113__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_112__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i114 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i113 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_223 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_115__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_114__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i116 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i115 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_225 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_117__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_116__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i118 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i117 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_227 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_119__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_118__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i120 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i119 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40047 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_229 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_121__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_120__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i122 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i121 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_231 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_123__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_122__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i124 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i123 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_233 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_125__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_124__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i126 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i125 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_235 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_127__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_126__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i128 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i127 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40048 ( input A, B, C, D, output Z );

  LUT4 #("0xCCD8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_237 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_129__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_128__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i130 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i129 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_239 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40045 \spi/fft_in_131__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_130__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i132 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i131 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_241 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_133__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_132__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i134 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i133 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_243 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_135__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_134__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i136 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i135 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_245 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_137__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_136__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i138 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i137 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_247 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_139__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_138__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i140 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i139 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_249 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_141__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_140__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i142 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i141 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_251 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_143__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_142__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i144 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i143 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_253 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_145__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_144__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i146 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i145 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_255 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_147__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_146__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i148 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i147 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_257 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_149__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_148__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i150 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i149 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_259 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_151__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_150__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i152 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i151 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_261 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_153__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_152__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i154 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i153 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_263 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_155__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_154__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i156 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i155 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_265 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_157__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_156__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i158 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i157 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_267 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_159__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_158__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i160 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i159 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_269 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_161__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_160__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i162 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i161 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_271 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_163__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_162__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i164 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i163 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_273 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_165__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_164__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i166 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i165 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_275 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_167__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_166__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i168 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i167 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_277 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_169__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_168__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i170 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i169 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_279 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_171__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_170__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i172 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i171 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_281 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_173__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_172__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i174 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i173 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_283 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_175__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_174__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i176 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i175 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_285 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_177__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_176__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i178 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i177 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40049 ( input A, B, C, D, output Z );

  LUT4 #("0xF1E0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_287 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_179__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_178__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i180 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i179 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_289 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_181__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_180__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i182 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i181 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_291 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_183__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_182__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i184 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i183 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_293 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40045 \spi/fft_in_185__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_184__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i186 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i185 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_295 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_187__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_186__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i188 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i187 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_297 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_189__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_188__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i190 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i189 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40050 ( input A, B, C, D, output Z );

  LUT4 #("0xFE04") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_299 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_191__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_190__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i192 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i191 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_301 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_193__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_192__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i194 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i193 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_303 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40045 \spi/fft_in_195__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_194__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i196 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i195 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_305 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_197__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_196__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i198 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i197 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_307 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_199__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_198__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i200 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i199 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_309 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_201__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_200__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i202 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i201 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_311 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_203__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_202__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i204 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i203 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_313 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_205__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_204__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i206 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i205 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_315 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_207__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_206__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i208 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i207 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_317 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_209__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_208__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i210 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i209 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_319 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_211__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_210__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i212 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i211 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_321 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_213__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_212__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i214 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i213 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_323 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_215__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_214__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i216 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i215 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_325 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_217__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_216__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i218 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i217 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_327 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40033 \spi/fft_in_219__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_218__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i220 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i219 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_329 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_221__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_220__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i222 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i221 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_331 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_223__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_222__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i224 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i223 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_333 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_225__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_224__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i226 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i225 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_335 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_227__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_226__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i228 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i227 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_337 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_229__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_228__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i230 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i229 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_339 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_231__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_230__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i232 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i231 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_341 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_233__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_232__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i234 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i233 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_343 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_235__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_234__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i236 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i235 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_345 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_237__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_236__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i238 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i237 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_347 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_239__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_238__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i240 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i239 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_349 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_241__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_240__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i242 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i241 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_351 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_243__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_242__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i244 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i243 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_353 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_245__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_244__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i246 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i245 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_355 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_247__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_246__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i248 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i247 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_357 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_249__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_248__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i250 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i249 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_359 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_251__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_250__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i252 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i251 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_361 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_253__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_252__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i254 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i253 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_363 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_255__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_254__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i256 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i255 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_365 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_257__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_256__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i258 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i257 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_367 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_259__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_258__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i260 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i259 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_369 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_261__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_260__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i262 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i261 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_371 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_263__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_262__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i264 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i263 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_373 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_265__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_264__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i266 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i265 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_375 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_267__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_266__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i268 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i267 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_377 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_269__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_268__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i270 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i269 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_379 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_271__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_270__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i272 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i271 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_381 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_273__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_272__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i274 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i273 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_383 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_275__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_274__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i276 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i275 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_385 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_277__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_276__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i278 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i277 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_387 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_279__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_278__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i280 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i279 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_389 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_281__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_280__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i282 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i281 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_391 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_283__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_282__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i284 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i283 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_393 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_285__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_284__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i286 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i285 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_395 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_287__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_286__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i288 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i287 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_397 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_289__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_288__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i290 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i289 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_399 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_291__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_290__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i292 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i291 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_401 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_293__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_292__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i294 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i293 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_403 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_295__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_294__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i296 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i295 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_405 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_297__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_296__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i298 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i297 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_407 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_299__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_298__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i300 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i299 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_409 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_301__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_300__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i302 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i301 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_411 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_303__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_302__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i304 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i303 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_413 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_305__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_304__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i306 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i305 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_415 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_307__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_306__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i308 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i307 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_417 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_309__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_308__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i310 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i309 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_419 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_311__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_310__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i312 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i311 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_421 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_313__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_312__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i314 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i313 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_423 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_315__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_314__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i316 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i315 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_425 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_317__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_316__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i318 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i317 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_427 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_319__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_318__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i320 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i319 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_429 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_321__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_320__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i322 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i321 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_431 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_323__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_322__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i324 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i323 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_433 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_325__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_324__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i326 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i325 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_435 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_327__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_326__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i328 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i327 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_437 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_329__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_328__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i330 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i329 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_439 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_331__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_330__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i332 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i331 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_441 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_333__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_332__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i334 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i333 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_443 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_335__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_334__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i336 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i335 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_445 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_337__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_336__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i338 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i337 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_447 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_339__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_338__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i340 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i339 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_449 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_341__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_340__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i342 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i341 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_451 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_343__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_342__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i344 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i343 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_453 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_345__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_344__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i346 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i345 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_455 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_347__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_346__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i348 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i347 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_457 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_349__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_348__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i350 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i349 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_459 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_351__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_350__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i352 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i351 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_461 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_353__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_352__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i354 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i353 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_463 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_355__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_354__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i356 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i355 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_465 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_357__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_356__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i358 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i357 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_467 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_359__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_358__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i360 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i359 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_469 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_361__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_360__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i362 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i361 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_471 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_363__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_362__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i364 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i363 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_473 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_365__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_364__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i366 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i365 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_475 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_367__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_366__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i368 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i367 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_477 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_369__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_368__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i370 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i369 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_479 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_371__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_370__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i372 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i371 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_481 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_373__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_372__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i374 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i373 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_483 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_375__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_374__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i376 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i375 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_485 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_377__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_376__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i378 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i377 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_487 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_379__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_378__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i380 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i379 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_489 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_381__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_380__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i382 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i381 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_491 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_383__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_382__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i384 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i383 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_493 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_385__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_384__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i386 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i385 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_495 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_387__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_386__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i388 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i387 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_497 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_389__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_388__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i390 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i389 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_499 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_391__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_390__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i392 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i391 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_501 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_393__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_392__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i394 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i393 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_503 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_395__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_394__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i396 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i395 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_505 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_397__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_396__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i398 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i397 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_507 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_399__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_398__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i400 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i399 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_509 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_401__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_400__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i402 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i401 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_511 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_403__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_402__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i404 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i403 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_513 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_405__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_404__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i406 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i405 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_515 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_407__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_406__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i408 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i407 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_517 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_409__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_408__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i410 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i409 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_519 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_411__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_410__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i412 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i411 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_521 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_413__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_412__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i414 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i413 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_523 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_415__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_414__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i416 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i415 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_525 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_417__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_416__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i418 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i417 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_527 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_419__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_418__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i420 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i419 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_529 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40051 \spi/fft_in_421__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_420__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i422 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i421 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40051 ( input A, B, C, D, output Z );

  LUT4 #("0xFE02") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_531 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_423__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_422__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i424 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i423 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_533 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_425__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_424__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i426 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i425 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_535 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_427__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_426__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i428 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i427 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_537 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_429__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_428__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i430 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i429 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_539 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_431__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_430__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i432 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i431 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_541 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_433__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_432__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i434 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i433 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_543 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_435__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_434__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i436 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i435 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_545 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_437__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_436__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i438 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i437 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_547 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_439__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_438__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i440 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i439 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_549 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_441__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_440__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i442 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i441 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_551 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_443__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_442__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i444 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i443 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_553 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_445__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_444__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i446 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i445 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_555 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_447__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_446__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i448 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i447 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_557 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_449__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_448__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i450 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i449 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_559 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_451__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_450__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i452 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i451 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_561 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_453__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_452__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i454 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i453 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_563 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_455__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_454__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i456 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i455 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_565 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_457__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_456__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i458 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i457 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_567 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40033 \spi/fft_in_459__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_458__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i460 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i459 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_569 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_461__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_460__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i462 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i461 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_571 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_463__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_462__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i464 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i463 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_573 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_465__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_464__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i466 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i465 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_575 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_467__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_466__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i468 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i467 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_577 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_469__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_468__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i470 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i469 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_579 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_471__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_470__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i472 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i471 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_581 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_473__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_472__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i474 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i473 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_583 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_475__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_474__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i476 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i475 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_585 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_477__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_476__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i478 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i477 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_587 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_479__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_478__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i480 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i479 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_589 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_481__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_480__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i482 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i481 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_591 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_483__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_482__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i484 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i483 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_593 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_485__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_484__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i486 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i485 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_595 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_487__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_486__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i488 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i487 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_597 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_489__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_488__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i490 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i489 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_599 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_491__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_490__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i492 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i491 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_601 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_493__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_492__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i494 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i493 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_603 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_495__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_494__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i496 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i495 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_605 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_497__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_496__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i498 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i497 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_607 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_499__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_498__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i500 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i499 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_609 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_501__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_500__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i502 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i501 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_611 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_503__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_502__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i504 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i503 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_613 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_505__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_504__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i506 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i505 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_615 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_507__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_506__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i508 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i507 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_617 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_509__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_508__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i510 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i509 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_619 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_511__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_510__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i512 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i511 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_621 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_513__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_512__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i514 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i513 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_623 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_515__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_514__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i516 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i515 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_625 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_517__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_516__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i518 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i517 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_627 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_519__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_518__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i520 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i519 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_629 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_521__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_520__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i522 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i521 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_631 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40045 \spi/fft_in_523__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_522__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i524 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i523 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_633 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_525__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_524__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i526 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i525 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_635 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_527__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_526__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i528 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i527 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_637 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_529__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_528__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i530 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i529 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_639 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_531__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_530__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i532 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i531 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_641 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_533__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_532__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i534 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i533 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_643 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_535__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_534__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i536 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i535 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_645 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_537__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_536__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i538 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i537 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_647 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_539__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_538__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i540 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i539 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_649 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_541__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_540__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i542 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i541 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_651 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_543__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_542__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i544 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i543 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_653 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_545__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_544__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i546 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i545 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_655 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_547__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_546__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i548 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i547 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_657 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_549__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_548__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i550 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i549 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_659 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_551__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_550__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i552 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i551 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_661 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_553__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_552__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i554 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i553 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_663 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_555__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_554__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i556 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i555 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_665 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_557__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_556__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i558 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i557 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_667 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_559__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_558__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i560 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i559 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_669 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_561__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_560__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i562 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i561 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_671 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_563__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_562__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i564 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i563 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_673 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_565__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_564__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i566 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i565 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_675 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_567__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_566__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i568 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i567 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_677 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_569__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_568__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i570 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i569 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_679 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_571__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_570__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i572 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i571 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_681 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_573__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_572__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i574 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i573 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_683 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_575__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_574__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i576 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i575 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_685 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_577__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_576__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i578 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i577 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_687 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_579__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_578__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i580 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i579 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_689 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_581__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_580__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i582 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i581 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_691 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_583__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_582__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i584 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i583 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_693 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_585__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_584__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i586 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i585 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_695 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_587__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_586__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i588 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i587 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_697 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_589__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_588__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i590 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i589 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_699 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_591__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_590__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i592 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i591 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_701 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_593__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_592__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i594 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i593 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_703 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_595__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_594__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i596 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i595 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_705 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_597__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_596__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i598 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i597 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_707 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_599__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_598__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i600 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i599 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_709 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_601__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_600__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i602 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i601 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_711 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_603__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_602__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i604 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i603 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_713 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_605__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_604__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i606 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i605 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_715 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_607__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_606__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i608 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i607 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_717 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_609__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_608__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i610 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i609 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_719 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40034 \spi/fft_in_611__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_610__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i612 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i611 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_721 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_613__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_612__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i614 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i613 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_723 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40033 \spi/fft_in_615__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_614__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i616 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i615 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_725 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_617__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_616__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i618 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i617 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_727 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_619__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_618__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i620 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i619 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_729 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_621__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_620__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i622 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i621 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_731 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_623__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_622__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i624 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i623 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_733 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_625__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_624__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i626 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i625 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_735 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_627__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_626__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i628 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i627 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_737 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_629__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_628__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i630 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i629 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_739 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_631__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_630__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i632 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i631 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_741 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_633__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_632__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i634 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i633 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_743 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_635__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_634__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i636 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i635 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_745 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_637__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_636__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i638 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i637 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_747 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_639__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_638__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i640 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i639 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_749 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_641__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_640__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i642 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i641 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_751 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_643__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_642__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i644 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i643 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_753 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_645__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_644__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i646 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i645 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_755 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_647__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_646__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i648 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i647 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_757 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_649__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_648__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i650 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i649 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_759 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_651__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_650__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i652 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i651 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_761 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_653__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_652__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i654 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i653 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_763 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_655__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_654__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i656 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i655 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_765 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_657__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_656__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i658 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i657 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_767 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_659__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_658__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i660 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i659 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_769 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_661__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_660__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i662 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i661 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_771 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_663__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_662__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i664 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i663 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_773 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_665__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_664__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i666 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i665 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_775 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_667__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_666__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i668 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i667 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_777 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_669__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_668__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i670 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i669 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_779 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_671__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_670__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i672 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i671 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_781 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_673__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_672__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i674 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i673 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_783 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_675__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_674__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i676 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i675 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_785 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_677__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_676__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i678 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i677 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_787 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_679__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_678__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i680 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i679 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_789 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_681__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_680__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i682 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i681 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_791 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_683__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_682__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i684 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i683 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_793 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_685__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_684__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i686 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i685 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_795 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_687__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_686__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i688 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i687 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_797 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_689__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_688__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i690 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i689 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_799 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_691__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_690__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i692 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i691 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_801 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_693__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_692__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i694 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i693 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_803 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_695__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_694__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i696 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i695 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_805 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_697__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_696__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i698 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i697 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_807 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_699__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_698__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i700 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i699 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_809 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_701__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_700__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i702 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i701 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_811 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_703__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_702__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i704 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i703 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_813 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_705__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_704__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i706 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i705 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_815 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_707__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_706__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i708 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i707 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_817 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_709__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_708__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i710 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i709 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_819 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_711__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_710__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i712 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i711 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_821 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_713__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_712__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i714 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i713 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_823 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_715__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_714__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i716 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i715 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_825 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_717__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_716__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i718 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i717 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_827 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_719__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_718__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i720 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i719 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_829 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_721__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_720__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i722 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i721 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_831 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_723__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_722__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i724 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i723 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_833 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_725__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_724__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i726 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i725 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_835 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_727__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_726__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i728 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i727 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_837 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_729__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_728__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i730 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i729 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_839 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40034 \spi/fft_in_731__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_730__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i732 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i731 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_841 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_733__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_732__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i734 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i733 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_843 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_735__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_734__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i736 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i735 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_845 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_737__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_736__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i738 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i737 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_847 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_739__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_738__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i740 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i739 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_849 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40051 \spi/fft_in_741__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_740__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i742 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i741 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_851 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_743__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_742__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i744 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i743 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_853 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_745__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_744__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i746 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i745 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_855 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_747__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_746__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i748 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i747 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_857 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_749__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_748__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i750 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i749 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_859 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_751__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_750__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i752 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i751 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_861 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_753__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_752__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i754 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i753 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_863 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_755__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_754__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i756 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i755 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_865 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_757__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_756__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i758 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i757 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_867 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_759__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_758__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i760 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i759 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_869 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_761__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_760__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i762 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i761 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_871 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_763__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_762__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i764 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i763 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_873 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_765__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_764__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i766 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i765 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_875 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_767__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_766__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i768 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i767 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_877 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_769__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_768__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i770 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i769 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_879 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_771__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_770__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i772 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i771 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_881 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_773__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_772__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i774 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i773 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_883 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_775__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_774__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i776 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i775 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_885 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_777__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_776__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i778 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i777 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_887 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_779__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_778__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i780 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i779 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_889 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_781__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_780__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i782 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i781 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_891 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_783__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_782__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i784 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i783 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_893 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_785__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_784__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i786 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i785 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_895 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_787__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_786__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i788 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i787 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_897 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_789__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_788__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i790 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i789 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_899 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_791__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_790__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i792 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i791 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_901 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_793__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_792__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i794 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i793 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_903 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_795__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_794__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i796 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i795 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_905 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_797__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_796__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i798 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i797 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_907 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_799__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_798__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i800 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i799 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_909 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_801__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_800__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i802 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i801 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_911 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_803__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_802__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i804 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i803 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_913 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_805__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_804__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i806 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i805 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_915 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_807__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_806__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i808 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i807 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_917 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40010 \spi/fft_in_809__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_808__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i810 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i809 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_919 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_811__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_810__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i812 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i811 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_921 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_813__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_812__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i814 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i813 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_923 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_815__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_814__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i816 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i815 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_925 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_817__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_816__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i818 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i817 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_927 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_819__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_818__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i820 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i819 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_929 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_821__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_820__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i822 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i821 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_931 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_823__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_822__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i824 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i823 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_933 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_825__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_824__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i826 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i825 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_935 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_827__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_826__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i828 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i827 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_937 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_829__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_828__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i830 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i829 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_939 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_831__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_830__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i832 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i831 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_941 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_833__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_832__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i834 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i833 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_943 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_835__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_834__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i836 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i835 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_945 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40031 \spi/fft_in_837__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_836__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i838 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i837 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_947 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_839__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_838__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i840 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i839 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_949 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_841__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_840__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i842 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i841 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_951 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_843__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_842__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i844 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i843 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_953 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_845__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_844__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i846 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i845 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_955 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40019 \spi/fft_in_847__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_846__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i848 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i847 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_957 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_849__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_848__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i850 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i849 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_959 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_851__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_850__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i852 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i851 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_961 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_853__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_852__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i854 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i853 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_963 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_855__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_854__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i856 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i855 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_965 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_857__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_856__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i858 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i857 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_967 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_859__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_858__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i860 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i859 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_969 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_861__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_860__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i862 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i861 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_971 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_863__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40009 \spi/fft_in_862__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i864 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i863 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_973 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_865__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_864__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i866 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i865 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_975 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_867__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_866__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i868 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i867 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_977 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_869__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_868__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i870 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i869 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_979 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_871__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_870__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i872 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i871 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_981 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_873__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_872__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i874 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i873 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_983 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_875__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_874__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i876 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i875 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_985 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_877__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_876__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i878 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i877 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_987 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_879__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40046 \spi/fft_in_878__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i880 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i879 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_989 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_881__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_880__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i882 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i881 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_991 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_883__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_882__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i884 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i883 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_993 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_885__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_884__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i886 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i885 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_995 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_887__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_886__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i888 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i887 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_997 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_889__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_888__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i890 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i889 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_999 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_891__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40029 \spi/fft_in_890__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i892 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i891 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1001 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_893__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_892__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i894 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i893 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1003 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_895__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_894__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i896 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i895 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1005 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_897__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_896__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i898 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i897 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1007 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_899__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_898__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i900 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i899 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1009 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40010 \spi/fft_in_901__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_900__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i902 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i901 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1011 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_903__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_902__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i904 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i903 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1013 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_905__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_904__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i906 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i905 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1015 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_907__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_906__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i908 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i907 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1017 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_909__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_908__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i910 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i909 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1019 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_911__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40036 \spi/fft_in_910__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i912 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i911 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1021 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_913__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_912__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i914 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i913 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1023 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_915__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_914__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i916 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i915 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1025 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_917__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_916__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i918 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i917 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1027 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_919__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_918__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i920 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i919 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1029 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_921__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_920__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i922 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i921 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1031 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_923__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_922__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i924 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i923 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1033 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_925__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_924__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i926 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i925 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1035 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_927__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_926__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i928 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i927 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1037 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_929__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_928__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i930 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i929 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1039 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_931__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_930__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i932 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i931 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1041 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_933__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_932__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i934 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i933 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1043 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_935__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_934__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i936 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i935 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1045 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_937__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40018 \spi/fft_in_936__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i938 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i937 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1047 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40005 \spi/fft_in_939__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_938__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i940 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i939 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1049 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_941__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_940__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i942 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i941 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1051 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_943__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_942__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i944 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i943 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1053 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_945__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_944__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i946 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i945 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1055 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_947__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_946__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i948 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i947 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1057 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_949__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_948__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i950 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i949 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1059 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_951__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40026 \spi/fft_in_950__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i952 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i951 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1061 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_953__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_952__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i954 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i953 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1063 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_955__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40041 \spi/fft_in_954__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i956 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i955 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1065 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_957__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_956__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i958 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i957 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1067 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_959__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_958__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i960 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i959 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1069 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_961__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_960__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i962 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i961 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1071 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40033 \spi/fft_in_963__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40048 \spi/fft_in_962__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i964 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i963 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1073 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_965__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_964__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i966 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i965 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1075 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_967__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_966__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i968 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i967 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1077 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_969__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_968__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i970 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i969 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1079 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40014 \spi/fft_in_971__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_970__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i972 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i971 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1081 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40012 \spi/fft_in_973__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40040 \spi/fft_in_972__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i974 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i973 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1083 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_975__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40004 \spi/fft_in_974__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i976 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i975 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1085 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40049 \spi/fft_in_977__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40006 \spi/fft_in_976__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i978 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i977 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1087 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40039 \spi/fft_in_979__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_978__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i980 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i979 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1089 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_981__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40024 \spi/fft_in_980__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i982 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i981 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1091 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40038 \spi/fft_in_983__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_982__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i984 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i983 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1093 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_985__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_984__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i986 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i985 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1095 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40045 \spi/fft_in_987__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40020 \spi/fft_in_986__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i988 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i987 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1097 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_989__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40030 \spi/fft_in_988__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i990 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i989 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1099 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40025 \spi/fft_in_991__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40032 \spi/fft_in_990__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i992 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i991 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1101 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_993__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_992__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i994 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i993 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1103 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40017 \spi/fft_in_995__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40037 \spi/fft_in_994__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i996 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i995 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1105 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40003 \spi/fft_in_997__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_996__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i998 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i997 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1107 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40051 \spi/fft_in_999__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_998__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1000 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i999 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1109 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40035 \spi/fft_in_1001__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40043 \spi/fft_in_1000__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1002 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1001 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1111 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40051 \spi/fft_in_1003__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40028 \spi/fft_in_1002__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1004 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1003 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1113 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40042 \spi/fft_in_1005__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_1004__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1006 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1005 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1115 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40023 \spi/fft_in_1007__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40044 \spi/fft_in_1006__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1008 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1007 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1117 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40010 \spi/fft_in_1009__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_1008__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1010 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1009 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1119 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40027 \spi/fft_in_1011__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40022 \spi/fft_in_1010__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1012 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1011 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1121 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40021 \spi/fft_in_1013__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40011 \spi/fft_in_1012__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1014 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1013 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1123 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40015 \spi/fft_in_1015__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40016 \spi/fft_in_1014__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1016 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1015 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1125 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40008 \spi/fft_in_1017__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_1016__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1018 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1017 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1127 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40047 \spi/fft_in_1019__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40050 \spi/fft_in_1018__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1020 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1019 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1129 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40051 \spi/fft_in_1021__I_0_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  lut40013 \spi/fft_in_1020__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1022 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \spi/fft_in_i1021 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1131 ( input DI0, D0, C0, B0, A0, CLK, output Q0, F0 );
  wire   VCCI, GNDI, DI0_dly, CLK_dly;

  lut40030 \spi/fft_in_1022__I_0_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \spi/fft_in_i1023 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module spi_SLICE_1132 ( input DI1, DI0, D1, C0, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, VCCI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  lut40052 \spi.SLICE_1132_K1 ( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 \spi.SLICE_1132_K0 ( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre2 \spi/cnt_69__i10_rep_1160 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre2 \spi/cnt_69__i10 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (LSR => Q0) = (0:0:0,0:0:0);
    (LSR => Q1) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40052 ( input A, B, C, D, output Z );

  LUT4 #("0xFF00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1138 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i18_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i17_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i17 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i16 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40053 ( input A, B, C, D, output Z );

  LUT4 #("0xFA0A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40054 ( input A, B, C, D, output Z );

  LUT4 #("0xF0CC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1140 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i20_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i19_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i19 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i18 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40055 ( input A, B, C, D, output Z );

  LUT4 #("0xEE44") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40056 ( input A, B, C, D, output Z );

  LUT4 #("0xAACC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1142 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i22_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i21_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i21 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i20 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40057 ( input A, B, C, D, output Z );

  LUT4 #("0xCFC0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40058 ( input A, B, C, D, output Z );

  LUT4 #("0xF3C0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1144 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i24_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i23_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i23 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i22 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40059 ( input A, B, C, D, output Z );

  LUT4 #("0xCACA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1146 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i26_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i25_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i25 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i24 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40060 ( input A, B, C, D, output Z );

  LUT4 #("0xAAF0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40061 ( input A, B, C, D, output Z );

  LUT4 #("0xACAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1148 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i28_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i27_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i27 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i26 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1150 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i30_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i29_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i29 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i28 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40062 ( input A, B, C, D, output Z );

  LUT4 #("0xCCF0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40063 ( input A, B, C, D, output Z );

  LUT4 #("0xFA0A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1152 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i32_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i31_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i31 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i30 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40064 ( input A, B, C, D, output Z );

  LUT4 #("0xF5A0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1154 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i34_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i33_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i33 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i32 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40065 ( input A, B, C, D, output Z );

  LUT4 #("0xAFA0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1156 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i36_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i35_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i35 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i34 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40066 ( input A, B, C, D, output Z );

  LUT4 #("0xACAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40067 ( input A, B, C, D, output Z );

  LUT4 #("0xCCAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1158 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i38_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i37_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i37 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i36 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40068 ( input A, B, C, D, output Z );

  LUT4 #("0xCCAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40069 ( input A, B, C, D, output Z );

  LUT4 #("0xCACA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1160 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i40_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i39_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i39 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i38 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1162 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i42_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i41_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i41 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i40 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40070 ( input A, B, C, D, output Z );

  LUT4 #("0xDD88") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1164 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i44_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i43_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i43 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i42 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40071 ( input A, B, C, D, output Z );

  LUT4 #("0xF0AA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1166 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i46_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i45_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i45 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i44 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40072 ( input A, B, C, D, output Z );

  LUT4 #("0xF3C0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40073 ( input A, B, C, D, output Z );

  LUT4 #("0xFA50") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1168 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i48_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i47_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i47 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i46 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1170 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i50_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i49_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i49 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i48 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1172 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i52_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i51_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i51 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i50 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40074 ( input A, B, C, D, output Z );

  LUT4 #("0xF5A0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40075 ( input A, B, C, D, output Z );

  LUT4 #("0xBB88") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1174 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i54_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i53_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i53 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i52 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40076 ( input A, B, C, D, output Z );

  LUT4 #("0xEE44") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1176 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i56_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i55_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i55 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i54 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40077 ( input A, B, C, D, output Z );

  LUT4 #("0xEE22") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1178 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i58_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i57_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i57 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i56 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1180 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i60_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i59_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i59 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i58 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40078 ( input A, B, C, D, output Z );

  LUT4 #("0xFC30") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1182 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i62_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i61_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i61 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i60 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40079 ( input A, B, C, D, output Z );

  LUT4 #("0xD8D8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1184 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i64_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i63_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i63 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i62 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1186 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40080 \fftinReg/d_1023__I_0_i66_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i65_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i65 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i64 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40080 ( input A, B, C, D, output Z );

  LUT4 #("0xB8B8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40081 ( input A, B, C, D, output Z );

  LUT4 #("0xCFC0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1188 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i68_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i67_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i67 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i66 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1190 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i70_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i69_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i69 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i68 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40082 ( input A, B, C, D, output Z );

  LUT4 #("0xF0CC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1192 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i72_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i71_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i71 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i70 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40083 ( input A, B, C, D, output Z );

  LUT4 #("0xE2E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1194 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i74_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i73_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i73 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i72 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1196 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i76_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i75_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i75 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i74 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1198 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i78_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i77_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i77 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i76 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40084 ( input A, B, C, D, output Z );

  LUT4 #("0xFC0C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40085 ( input A, B, C, D, output Z );

  LUT4 #("0xB8B8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1200 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i80_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i79_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i79 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i78 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40086 ( input A, B, C, D, output Z );

  LUT4 #("0xDD88") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1202 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i82_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i81_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i81 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i80 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40087 ( input A, B, C, D, output Z );

  LUT4 #("0xFC30") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40088 ( input A, B, C, D, output Z );

  LUT4 #("0xFC0C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1204 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i84_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i83_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i83 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i82 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40089 ( input A, B, C, D, output Z );

  LUT4 #("0xAAF0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1206 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i86_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i85_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i85 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i84 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1208 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i88_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i87_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i87 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i86 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1210 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i90_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i89_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i89 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i88 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1212 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i92_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i91_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i91 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i90 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40090 ( input A, B, C, D, output Z );

  LUT4 #("0xCCF0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1214 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i94_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i93_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i93 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i92 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1216 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i96_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i95_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i95 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i94 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1218 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i98_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i97_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i97 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i96 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1220 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i100_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i99_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i99 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i98 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40091 ( input A, B, C, D, output Z );

  LUT4 #("0xEE22") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1222 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i102_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i101_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i101 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i100 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40092 ( input A, B, C, D, output Z );

  LUT4 #("0xE4E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1224 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i104_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i103_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i103 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i102 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1226 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i106_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i105_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i105 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i104 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1228 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i108_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i107_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i107 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i106 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1230 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i110_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i109_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i109 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i108 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1232 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i112_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i111_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i111 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i110 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1234 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i114_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i113_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i113 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i112 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1236 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i116_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i115_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i115 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i114 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1238 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i118_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i117_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i117 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i116 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1240 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i120_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i119_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i119 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i118 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1242 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i122_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i121_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i121 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i120 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1244 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i124_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i123_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i123 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i122 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40093 ( input A, B, C, D, output Z );

  LUT4 #("0xFA50") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1246 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i126_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i125_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i125 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i124 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1248 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i128_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i127_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i127 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i126 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1250 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i130_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i129_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i129 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i128 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1252 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i132_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i131_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i131 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i130 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1254 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i134_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i133_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i133 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i132 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1256 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i136_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i135_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i135 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i134 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40094 ( input A, B, C, D, output Z );

  LUT4 #("0xBB88") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40095 ( input A, B, C, D, output Z );

  LUT4 #("0xAFA0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1258 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i138_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i137_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i137 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i136 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1260 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i140_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i139_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i139 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i138 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1262 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i142_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i141_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i141 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i140 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40096 ( input A, B, C, D, output Z );

  LUT4 #("0xE4E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1264 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i144_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i143_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i143 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i142 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1266 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i146_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i145_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i145 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i144 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1268 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i148_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i147_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i147 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i146 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1270 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i150_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i149_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i149 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i148 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1272 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i152_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i151_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i151 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i150 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1274 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i154_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i153_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i153 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i152 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1276 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i156_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i155_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i155 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i154 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1278 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i158_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i157_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i157 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i156 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1280 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i160_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i159_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i159 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i158 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1282 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i162_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i161_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i161 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i160 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40097 ( input A, B, C, D, output Z );

  LUT4 #("0xAACC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1284 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i164_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i163_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i163 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i162 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40098 ( input A, B, C, D, output Z );

  LUT4 #("0xE2E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1286 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i166_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i165_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i165 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i164 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1288 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i168_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i167_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i167 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i166 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1290 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i170_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i169_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i169 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i168 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1292 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i172_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i171_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i171 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i170 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1294 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i174_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i173_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i173 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i172 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1296 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i176_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i175_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i175 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i174 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1298 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i178_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i177_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i177 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i176 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1300 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i180_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i179_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i179 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i178 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1302 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i182_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i181_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i181 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i180 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1304 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i184_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i183_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i183 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i182 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1306 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i186_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i185_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i185 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i184 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1308 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i188_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i187_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i187 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i186 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1310 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i190_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i189_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i189 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i188 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1312 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i192_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i191_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i191 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i190 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40099 ( input A, B, C, D, output Z );

  LUT4 #("0xD8D8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1314 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i194_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i193_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i193 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i192 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1316 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i196_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i195_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i195 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i194 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1318 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i198_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i197_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i197 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i196 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1320 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i200_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i199_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i199 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i198 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1322 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i202_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i201_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i201 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i200 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1324 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i204_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i203_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i203 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i202 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1326 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i206_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i205_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i205 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i204 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1328 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i208_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i207_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i207 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i206 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1330 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i210_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i209_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i209 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i208 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1332 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i212_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i211_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i211 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i210 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1334 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i214_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i213_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i213 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i212 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1336 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i216_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i215_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i215 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i214 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1338 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i218_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i217_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i217 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i216 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1340 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i220_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i219_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i219 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i218 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1342 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i222_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i221_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i221 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i220 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1344 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i224_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i223_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i223 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i222 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1346 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i226_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i225_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i225 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i224 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1348 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i228_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i227_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i227 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i226 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1350 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i230_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i229_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i229 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i228 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1352 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i232_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i231_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i231 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i230 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1354 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i234_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i233_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i233 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i232 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1356 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i236_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i235_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i235 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i234 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1358 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i238_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i237_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i237 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i236 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1360 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i240_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i239_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i239 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i238 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1362 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i242_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i241_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i241 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i240 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1364 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i244_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i243_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i243 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i242 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1366 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i246_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i245_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i245 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i244 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1368 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i248_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i247_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i247 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i246 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1370 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i250_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i249_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i249 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i248 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1372 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i252_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i251_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i251 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i250 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1374 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i254_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i253_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i253 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i252 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1376 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i256_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i255_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i255 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i254 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1378 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i258_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i257_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i257 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i256 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1380 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i260_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i259_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i259 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i258 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1382 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i262_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i261_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i261 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i260 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1384 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i264_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i263_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i263 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i262 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1386 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i266_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i265_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i265 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i264 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1388 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40080 \fftinReg/d_1023__I_0_i268_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i267_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i267 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i266 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1390 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i270_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i269_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i269 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i268 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1392 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i272_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i271_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i271 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i270 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1394 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i274_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i273_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i273 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i272 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1396 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i276_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i275_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i275 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i274 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1398 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i278_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i277_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i277 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i276 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1400 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i280_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i279_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i279 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i278 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1402 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i282_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i281_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i281 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i280 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1404 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i284_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i283_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i283 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i282 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1406 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i286_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i285_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i285 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i284 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1408 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i288_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i287_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i287 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i286 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1410 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i290_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i289_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i289 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i288 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1412 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i292_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i291_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i291 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i290 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1414 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i294_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i293_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i293 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i292 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1416 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i296_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i295_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i295 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i294 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1418 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i298_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i297_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i297 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i296 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1420 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i300_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i299_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i299 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i298 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1422 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i302_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i301_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i301 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i300 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1424 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i304_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i303_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i303 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i302 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1426 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i306_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i305_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i305 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i304 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1428 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40080 \fftinReg/d_1023__I_0_i308_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i307_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i307 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i306 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1430 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i310_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i309_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i309 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i308 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1432 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i312_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i311_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i311 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i310 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1434 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i314_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i313_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i313 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i312 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1436 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i316_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i315_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i315 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i314 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1438 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i318_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i317_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i317 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i316 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1440 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i320_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i319_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i319 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i318 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1442 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i322_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i321_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i321 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i320 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1444 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i324_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i323_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i323 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i322 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1446 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i326_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i325_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i325 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i324 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1448 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i328_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i327_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i327 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i326 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1450 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i330_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i329_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i329 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i328 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module lut40100 ( input A, B, C, D, output Z );

  LUT4 #("0xF0AA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_1452 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i332_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i331_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i331 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i330 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1454 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i334_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i333_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i333 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i332 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1456 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i336_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i335_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i335 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i334 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1458 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i338_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i337_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i337 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i336 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1460 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i340_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i339_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i339 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i338 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1462 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i342_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i341_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i341 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i340 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1464 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i344_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i343_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i343 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i342 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1466 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i346_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i345_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i345 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i344 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1468 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i348_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i347_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i347 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i346 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1470 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i350_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i349_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i349 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i348 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1472 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i352_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i351_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i351 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i350 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1474 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i354_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i353_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i353 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i352 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1476 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i356_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i355_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i355 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i354 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1478 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i358_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i357_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i357 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i356 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1480 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i360_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i359_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i359 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i358 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1482 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i362_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i361_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i361 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i360 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1484 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i364_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i363_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i363 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i362 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1486 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i366_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i365_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i365 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i364 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1488 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i368_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i367_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i367 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i366 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1490 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i370_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i369_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i369 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i368 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1492 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i372_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i371_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i371 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i370 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1494 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i374_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i373_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i373 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i372 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1496 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i376_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i375_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i375 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i374 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1498 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i378_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i377_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i377 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i376 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1500 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i380_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i379_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i379 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i378 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1502 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i382_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i381_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i381 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i380 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1504 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i384_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i383_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i383 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i382 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1506 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i386_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i385_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i385 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i384 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1508 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i388_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i387_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i387 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i386 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1510 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i390_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i389_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i389 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i388 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1512 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i392_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i391_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i391 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i390 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1514 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i394_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i393_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i393 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i392 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1516 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i396_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i395_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i395 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i394 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1518 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i398_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i397_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i397 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i396 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1520 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i400_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i399_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i399 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i398 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1522 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i402_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i401_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i401 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i400 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1524 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i404_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i403_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i403 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i402 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1526 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i406_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i405_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i405 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i404 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1528 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i408_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i407_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i407 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i406 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1530 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i410_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i409_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i409 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i408 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1532 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i412_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i411_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i411 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i410 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1534 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i414_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i413_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i413 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i412 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1536 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i416_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i415_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i415 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i414 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1538 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i418_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i417_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i417 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i416 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1540 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i420_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i419_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i419 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i418 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1542 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i422_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i421_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i421 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i420 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1544 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i424_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i423_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i423 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i422 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1546 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i426_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i425_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i425 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i424 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1548 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i428_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i427_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i427 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i426 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1550 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i430_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i429_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i429 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i428 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1552 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i432_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i431_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i431 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i430 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1554 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i434_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i433_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i433 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i432 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1556 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i436_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i435_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i435 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i434 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1558 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i438_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i437_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i437 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i436 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1560 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i440_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i439_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i439 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i438 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1562 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i442_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i441_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i441 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i440 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1564 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i444_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i443_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i443 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i442 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1566 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i446_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i445_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i445 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i444 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1568 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i448_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i447_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i447 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i446 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1570 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i450_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i449_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i449 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i448 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1572 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i452_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i451_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i451 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i450 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1574 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i454_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i453_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i453 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i452 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1576 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i456_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i455_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i455 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i454 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1578 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i458_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i457_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i457 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i456 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1580 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i460_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i459_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i459 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i458 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1582 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i462_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i461_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i461 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i460 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1584 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i464_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i463_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i463 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i462 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1586 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i466_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i465_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i465 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i464 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1588 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i468_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i467_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i467 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i466 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1590 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i470_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i469_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i469 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i468 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1592 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i472_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i471_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i471 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i470 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1594 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i474_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i473_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i473 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i472 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1596 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i476_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i475_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i475 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i474 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1598 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i478_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i477_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i477 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i476 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1600 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i480_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i479_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i479 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i478 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1602 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i482_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i481_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i481 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i480 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1604 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i484_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i483_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i483 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i482 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1606 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i486_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i485_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i485 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i484 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1608 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i488_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i487_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i487 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i486 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1610 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i490_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i489_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i489 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i488 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1612 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i492_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i491_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i491 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i490 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1614 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i494_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i493_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i493 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i492 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1616 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i496_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i495_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i495 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i494 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1618 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i498_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i497_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i497 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i496 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1620 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i500_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i499_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i499 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i498 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1622 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i502_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i501_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i501 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i500 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1624 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i504_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i503_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i503 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i502 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1626 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i506_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i505_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i505 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i504 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1628 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i508_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i507_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i507 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i506 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1630 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i510_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i509_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i509 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i508 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1632 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i512_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i511_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i511 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i510 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1634 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i514_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i513_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i513 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i512 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1636 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i516_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i515_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i515 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i514 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1638 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i518_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i517_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i517 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i516 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1640 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i520_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i519_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i519 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i518 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1642 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i522_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i521_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i521 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i520 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1644 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i524_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i523_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i523 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i522 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1646 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i526_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i525_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i525 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i524 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1648 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i528_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i527_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i527 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i526 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1650 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i530_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i529_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i529 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i528 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1652 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i532_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i531_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i531 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i530 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1654 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i534_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i533_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i533 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i532 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1656 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i536_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i535_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i535 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i534 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1658 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i538_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i537_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i537 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i536 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1660 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i540_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i539_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i539 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i538 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1662 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i542_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i541_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i541 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i540 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1664 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i544_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i543_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i543 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i542 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1666 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i546_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i545_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i545 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i544 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1668 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i548_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i547_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i547 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i546 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1670 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i550_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i549_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i549 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i548 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1672 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i552_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i551_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i551 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i550 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1674 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i554_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i553_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i553 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i552 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1676 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i556_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i555_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i555 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i554 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1678 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i558_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i557_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i557 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i556 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1680 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i560_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i559_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i559 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i558 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1682 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i562_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i561_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i561 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i560 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1684 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i564_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i563_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i563 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i562 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1686 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i566_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i565_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i565 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i564 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1688 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i568_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i567_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i567 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i566 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1690 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i570_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i569_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i569 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i568 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1692 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i572_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i571_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i571 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i570 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1694 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i574_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i573_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i573 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i572 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1696 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i576_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i575_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i575 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i574 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1698 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i578_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i577_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i577 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i576 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1700 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i580_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i579_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i579 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i578 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1702 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i582_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i581_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i581 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i580 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1704 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i584_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i583_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i583 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i582 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1706 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i586_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i585_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i585 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i584 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1708 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i588_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i587_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i587 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i586 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1710 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i590_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i589_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i589 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i588 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1712 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i592_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i591_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i591 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i590 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1714 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i594_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i593_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i593 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i592 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1716 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i596_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i595_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i595 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i594 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1718 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i598_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i597_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i597 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i596 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1720 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i600_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i599_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i599 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i598 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1722 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i602_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i601_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i601 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i600 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1724 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i604_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i603_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i603 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i602 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1726 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i606_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i605_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i605 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i604 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1728 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i608_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i607_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i607 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i606 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1730 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i610_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i609_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i609 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i608 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1732 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i612_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i611_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i611 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i610 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1734 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i614_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i613_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i613 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i612 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1736 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i616_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i615_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i615 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i614 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1738 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i618_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i617_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i617 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i616 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1740 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i620_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i619_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i619 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i618 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1742 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i622_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i621_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i621 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i620 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1744 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i624_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i623_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i623 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i622 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1746 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i626_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i625_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i625 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i624 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1748 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i628_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i627_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i627 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i626 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1750 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i630_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i629_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i629 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i628 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1752 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i632_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i631_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i631 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i630 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1754 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i634_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i633_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i633 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i632 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1756 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i636_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i635_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i635 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i634 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1758 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i638_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i637_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i637 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i636 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1760 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i640_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i639_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i639 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i638 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1762 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i642_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i641_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i641 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i640 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1764 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i644_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i643_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i643 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i642 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1766 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i646_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i645_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i645 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i644 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1768 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i648_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i647_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i647 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i646 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1770 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i650_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i649_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i649 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i648 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1772 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i652_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i651_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i651 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i650 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1774 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i654_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i653_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i653 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i652 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1776 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i656_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i655_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i655 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i654 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1778 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i658_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i657_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i657 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i656 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1780 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i660_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i659_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i659 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i658 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1782 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i662_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i661_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i661 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i660 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1784 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i664_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i663_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i663 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i662 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1786 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i666_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i665_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i665 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i664 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1788 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i668_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i667_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i667 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i666 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1790 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i670_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i669_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i669 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i668 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1792 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i672_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i671_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i671 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i670 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1794 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i674_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i673_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i673 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i672 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1796 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i676_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i675_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i675 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i674 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1798 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i678_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i677_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i677 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i676 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1800 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i680_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i679_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i679 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i678 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1802 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i682_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i681_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i681 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i680 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1804 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i684_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i683_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i683 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i682 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1806 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i686_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i685_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i685 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i684 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1808 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i688_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i687_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i687 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i686 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1810 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i690_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i689_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i689 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i688 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1812 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i692_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i691_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i691 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i690 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1814 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i694_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i693_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i693 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i692 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1816 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i696_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i695_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i695 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i694 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1818 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i698_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i697_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i697 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i696 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1820 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i700_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i699_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i699 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i698 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1822 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i702_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i701_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i701 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i700 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1824 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i704_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i703_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i703 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i702 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1826 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i706_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i705_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i705 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i704 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1828 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i708_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i707_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i707 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i706 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1830 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i710_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i709_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i709 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i708 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1832 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i712_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i711_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i711 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i710 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1834 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i714_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i713_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i713 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i712 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1836 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i716_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i715_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i715 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i714 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1838 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i718_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i717_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i717 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i716 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1840 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i720_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i719_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i719 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i718 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1842 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i722_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i721_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i721 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i720 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1844 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i724_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i723_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i723 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i722 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1846 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i726_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i725_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i725 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i724 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1848 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i728_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i727_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i727 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i726 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1850 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i730_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i729_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i729 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i728 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1852 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i732_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i731_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i731 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i730 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1854 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i734_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i733_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i733 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i732 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1856 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i736_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i735_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i735 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i734 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1858 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i738_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i737_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i737 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i736 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1860 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i740_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i739_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i739 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i738 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1862 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i742_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i741_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i741 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i740 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1864 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i744_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i743_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i743 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i742 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1866 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i746_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i745_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i745 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i744 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1868 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i748_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i747_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i747 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i746 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1870 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i750_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i749_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i749 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i748 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1872 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i752_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i751_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i751 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i750 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1874 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i754_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i753_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i753 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i752 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1876 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i756_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i755_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i755 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i754 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1878 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i758_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i757_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i757 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i756 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1880 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i760_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i759_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i759 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i758 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1882 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i762_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i761_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i761 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i760 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1884 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i764_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i763_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i763 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i762 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1886 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i766_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i765_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i765 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i764 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1888 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i768_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i767_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i767 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i766 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1890 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i770_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i769_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i769 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i768 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1892 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i772_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i771_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i771 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i770 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1894 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i774_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i773_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i773 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i772 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1896 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i776_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i775_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i775 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i774 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1898 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i778_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i777_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i777 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i776 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1900 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i780_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i779_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i779 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i778 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1902 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i782_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i781_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i781 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i780 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1904 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i784_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i783_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i783 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i782 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1906 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i786_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i785_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i785 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i784 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1908 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i788_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i787_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i787 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i786 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1910 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i790_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i789_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i789 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i788 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1912 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i792_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i791_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i791 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i790 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1914 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i794_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i793_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i793 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i792 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1916 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i796_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i795_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i795 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i794 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1918 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i798_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i797_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i797 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i796 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1920 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i800_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i799_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i799 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i798 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1922 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i802_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i801_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i801 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i800 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1924 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i804_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i803_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i803 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i802 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1926 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i806_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i805_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i805 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i804 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1928 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i808_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i807_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i807 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i806 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1930 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i810_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i809_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i809 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i808 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1932 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i812_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i811_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i811 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i810 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1934 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i814_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i813_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i813 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i812 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1936 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i816_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i815_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i815 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i814 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1938 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i818_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i817_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i817 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i816 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1940 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i820_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i819_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i819 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i818 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1942 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i822_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i821_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i821 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i820 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1944 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i824_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i823_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i823 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i822 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1946 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i826_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i825_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i825 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i824 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1948 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i828_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i827_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i827 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i826 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1950 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i830_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i829_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i829 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i828 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1952 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i832_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i831_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i831 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i830 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1954 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i834_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i833_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i833 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i832 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1956 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i836_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i835_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i835 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i834 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1958 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40080 \fftinReg/d_1023__I_0_i838_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i837_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i837 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i836 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1960 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i840_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i839_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i839 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i838 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1962 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i842_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i841_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i841 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i840 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1964 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i844_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i843_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i843 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i842 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1966 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i846_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i845_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i845 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i844 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1968 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i848_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i847_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i847 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i846 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1970 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i850_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i849_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i849 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i848 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1972 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i852_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i851_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i851 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i850 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1974 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i854_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i853_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i853 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i852 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1976 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i856_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i855_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i855 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i854 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1978 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i858_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i857_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i857 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i856 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1980 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40071 \fftinReg/d_1023__I_0_i860_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i859_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i859 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i858 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1982 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i862_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i861_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i861 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i860 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1984 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i864_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i863_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i863 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i862 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1986 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i866_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i865_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i865 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i864 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1988 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i868_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i867_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i867 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i866 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1990 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i870_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i869_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i869 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i868 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1992 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i872_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i871_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i871 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i870 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1994 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i874_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i873_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i873 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i872 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1996 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i876_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i875_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i875 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i874 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_1998 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i878_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i877_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i877 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i876 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2000 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i880_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i879_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i879 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i878 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2002 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i882_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i881_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i881 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i880 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2004 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i884_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i883_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i883 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i882 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2006 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i886_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i885_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i885 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i884 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2008 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i888_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i887_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i887 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i886 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2010 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i890_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i889_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i889 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i888 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2012 ( input DI1, DI0, D1, C1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40060 \fftinReg/d_1023__I_0_i892_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i891_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i891 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i890 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2014 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i894_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i893_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i893 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i892 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2016 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i896_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i895_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i895 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i894 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2018 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i898_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i897_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i897 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i896 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2020 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i900_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i899_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i899 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i898 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2022 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i902_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i901_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i901 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i900 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2024 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i904_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftinReg/d_1023__I_0_i903_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i903 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i902 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2026 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40053 \fftinReg/d_1023__I_0_i906_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i905_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i905 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i904 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2028 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i908_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i907_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i907 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i906 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2030 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i910_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i909_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i909 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i908 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2032 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i912_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i911_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i911 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i910 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2034 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i914_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i913_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i913 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i912 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2036 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i916_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i915_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i915 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i914 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2038 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40080 \fftinReg/d_1023__I_0_i918_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i917_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i917 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i916 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2040 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i920_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i919_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i919 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i918 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2042 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i922_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftinReg/d_1023__I_0_i921_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i921 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i920 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2044 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i924_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i923_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i923 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i922 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2046 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i926_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i925_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i925 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i924 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2048 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i928_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i927_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i927 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i926 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2050 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i930_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i929_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i929 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i928 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2052 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i932_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftinReg/d_1023__I_0_i931_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i931 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i930 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2054 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i934_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftinReg/d_1023__I_0_i933_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i933 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i932 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2056 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i936_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i935_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i935 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i934 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2058 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i938_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i937_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i937 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i936 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2060 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i940_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i939_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i939 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i938 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2062 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i942_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i941_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i941 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i940 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2064 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i944_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i943_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i943 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i942 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2066 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i946_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i945_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i945 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i944 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2068 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i948_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i947_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i947 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i946 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2070 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i950_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i949_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i949 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i948 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2072 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i952_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i951_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i951 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i950 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2074 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i954_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i953_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i953 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i952 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2076 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i956_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i955_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i955 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i954 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2078 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40087 \fftinReg/d_1023__I_0_i958_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i957_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i957 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i956 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2080 ( input DI1, DI0, C1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i960_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftinReg/d_1023__I_0_i959_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i959 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i958 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2082 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i962_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i961_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i961 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i960 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2084 ( input DI1, DI0, D1, C1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40093 \fftinReg/d_1023__I_0_i964_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftinReg/d_1023__I_0_i963_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i963 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i962 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2086 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i966_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i965_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i965 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i964 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2088 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i968_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftinReg/d_1023__I_0_i967_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i967 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i966 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2090 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i970_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftinReg/d_1023__I_0_i969_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i969 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i968 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2092 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i972_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i971_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i971 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i970 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2094 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i974_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i973_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i973 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i972 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2096 ( input DI1, DI0, D1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i976_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i975_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i975 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i974 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2098 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i978_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i977_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i977 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i976 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2100 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i980_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i979_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i979 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i978 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2102 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i982_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftinReg/d_1023__I_0_i981_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i981 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i980 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2104 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40086 \fftinReg/d_1023__I_0_i984_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftinReg/d_1023__I_0_i983_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i983 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i982 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2106 ( input DI1, DI0, D1, C1, B1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i986_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i985_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i985 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i984 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2108 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40057 \fftinReg/d_1023__I_0_i988_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftinReg/d_1023__I_0_i987_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i987 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i986 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2110 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40072 \fftinReg/d_1023__I_0_i990_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i989_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i989 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i988 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2112 ( input DI1, DI0, D1, C1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40074 \fftinReg/d_1023__I_0_i992_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i991_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i991 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i990 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2114 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40062 \fftinReg/d_1023__I_0_i994_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftinReg/d_1023__I_0_i993_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i993 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i992 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2116 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40091 \fftinReg/d_1023__I_0_i996_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftinReg/d_1023__I_0_i995_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i995 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i994 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2118 ( input DI1, DI0, D1, B1, A1, C0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40068 \fftinReg/d_1023__I_0_i998_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftinReg/d_1023__I_0_i997_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i997 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i996 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2120 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40059 \fftinReg/d_1023__I_0_i1000_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftinReg/d_1023__I_0_i999_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftinReg/q_i999 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i998 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2122 ( input DI0, D0, B0, A0, CE, CLK, output Q0, F0 );
  wire   GNDI, DI0_dly, CLK_dly, CE_dly;

  lut40067 \fftinReg/d_1023__I_0_i1001_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/q_i1000 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2123 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40096 \fftinReg/d_1023__I_0_i1003_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftinReg/d_1023__I_0_i1002_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1002 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1001 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2125 ( input DI1, DI0, D1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40055 \fftinReg/d_1023__I_0_i1005_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftinReg/d_1023__I_0_i1004_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1004 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1003 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2127 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i1007_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftinReg/d_1023__I_0_i1006_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1006 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1005 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2129 ( input DI0, C0, B0, A0, CE, CLK, output Q0, F0 );
  wire   GNDI, DI0_dly, CLK_dly, CE_dly;

  lut40079 \fftinReg/d_1023__I_0_i1008_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/q_i1007 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2130 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40082 \fftinReg/d_1023__I_0_i1010_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i1009_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1009 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1008 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2132 ( input DI1, DI0, D1, C1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40065 \fftinReg/d_1023__I_0_i1012_3_lut ( .A(A1), .B(GNDI), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40067 \fftinReg/d_1023__I_0_i1011_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1011 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1010 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2134 ( input DI1, DI0, C1, B1, A1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40099 \fftinReg/d_1023__I_0_i1014_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftinReg/d_1023__I_0_i1013_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1013 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1012 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2136 ( input DI1, DI0, C1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40098 \fftinReg/d_1023__I_0_i1016_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i1015_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1015 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1014 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2138 ( input DI1, DI0, C1, B1, A1, D0, B0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40066 \fftinReg/d_1023__I_0_i1018_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftinReg/d_1023__I_0_i1017_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1017 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1016 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2140 ( input DI1, DI0, D1, C1, B1, D0, C0, B0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40084 \fftinReg/d_1023__I_0_i1020_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftinReg/d_1023__I_0_i1019_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1019 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1018 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2142 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40097 \fftinReg/d_1023__I_0_i1022_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftinReg/d_1023__I_0_i1021_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1021 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1020 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module fftinReg_SLICE_2144 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, CLK, 
    output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly;

  lut40094 \fftinReg/d_1023__I_0_i1024_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftinReg/d_1023__I_0_i1023_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i1023 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  ffsre20001 \fftinReg/q_i1022 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
  endspecify

endmodule

module SLICE_2146 ( input DI0, A0, CE, LSR, CLK, output Q0, F0 );
  wire   GNDI, DI0_dly, CLK_dly, CE_dly, LSR_dly;

  lut40101 SLICE_2146_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/q_i15 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40101 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2147 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, LSR, CLK, output 
    Q0, Q1, F0, F1 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, DI0_dly, LSR_dly;

  lut40082 SLICE_2147_K1( .A(GNDI), .B(B1), .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 SLICE_2147_K0( .A(A0), .B(B0), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftinReg/currState_rep_1159 ( .D0(DI1_dly), .SP(VCCI), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  ffsre20001 \fftinReg/currState_rep_1163 ( .D0(DI0_dly), .SP(VCCI), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2148 ( input DI0, C0, CE, LSR, CLK, output Q0, F0 );
  wire   GNDI, DI0_dly, CLK_dly, CE_dly, LSR_dly;

  lut40007 SLICE_2148_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftinReg/q_i14 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2149 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2149_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2149_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftinReg/q_i12 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i13 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40102 ( input A, B, C, D, output Z );

  LUT4 #("0xF0F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2151 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2151_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2151_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftinReg/q_i10 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i11 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40103 ( input A, B, C, D, output Z );

  LUT4 #("0xCCCC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2153 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2153_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2153_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftinReg/q_i8 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i9 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40104 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2155 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2155_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2155_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftinReg/q_i6 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i7 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40105 ( input A, B, C, D, output Z );

  LUT4 #("0xCCCC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2157 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2157_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2157_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftinReg/q_i4 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i5 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2159 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2159_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2159_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i2 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i3 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40106 ( input A, B, C, D, output Z );

  LUT4 #("0xFF00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2161 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2161_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2161_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftinReg/q_i0 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftinReg/q_i1 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module fftUnit_SLICE_2165 ( input DI1, DI0, D1, B1, A1, D0, C0, A0, CE, LSR, 
    CLK, output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40107 \fftUnit/i1_2_lut_3_lut_adj_52 ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40108 \fftUnit/i1_2_lut_3_lut_adj_56 ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftUnit/counter/butterfly_iter__i1 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftUnit/counter/butterfly_iter__i0 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40107 ( input A, B, C, D, output Z );

  LUT4 #("0x0044") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40108 ( input A, B, C, D, output Z );

  LUT4 #("0x0500") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_2167 ( input DI1, DI0, D1, C1, B1, D0, C0, A0, CE, LSR, 
    CLK, output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40109 \fftUnit/i1_2_lut_3_lut_adj_54 ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40110 \fftUnit/i1_2_lut_3_lut_adj_53 ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));
  ffsre20001 \fftUnit/counter/butterfly_iter__i3 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftUnit/counter/butterfly_iter__i2 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40109 ( input A, B, C, D, output Z );

  LUT4 #("0x0300") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40110 ( input A, B, C, D, output Z );

  LUT4 #("0x0500") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_2169 ( input DI1, DI0, D1, C1, B1, C0, B0, A0, CE, LSR, 
    CLK, output Q0, Q1, F0, F1 );
  wire   GNDI, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40111 \fftUnit/i1_2_lut_3_lut_adj_55 ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40112 \fftUnit/i2_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftUnit/counter/butterfly_iter__i5 ( .D0(DI1_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q1));
  ffsre20001 \fftUnit/counter/butterfly_iter__i4 ( .D0(DI0_dly), .SP(CE_dly), 
    .CK(CLK_dly), .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (posedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40111 ( input A, B, C, D, output Z );

  LUT4 #("0x0030") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40112 ( input A, B, C, D, output Z );

  LUT4 #("0x0404") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_2171 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2171_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2171_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i33 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i32 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2173 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2173_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2173_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i35 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i34 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2175 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2175_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2175_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i37 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i36 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2177 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2177_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2177_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i39 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i38 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2179 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2179_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2179_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i41 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i40 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2181 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2181_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2181_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i43 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i42 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2183 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2183_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2183_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i45 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i44 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2185 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2185_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2185_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i47 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i46 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2187 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2187_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2187_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i49 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i48 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2189 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2189_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2189_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i51 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i50 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2191 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2191_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2191_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i53 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i52 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2193 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2193_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2193_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i55 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i54 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2195 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2195_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2195_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i57 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i56 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2197 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2197_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2197_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i59 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i58 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2199 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2199_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2199_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i61 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i60 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2201 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2201_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2201_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i63 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i62 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2203 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2203_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2203_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i65 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i64 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2205 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2205_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2205_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i67 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i66 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2207 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2207_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2207_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i69 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i68 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2209 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2209_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2209_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i71 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i70 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2211 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2211_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2211_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i73 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i72 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2213 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2213_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2213_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i75 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i74 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2215 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2215_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2215_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i77 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i76 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2217 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2217_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2217_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i79 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i78 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2219 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2219_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2219_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i81 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i80 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2221 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2221_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2221_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i83 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i82 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2223 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2223_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2223_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i85 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i84 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2225 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2225_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2225_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i87 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i86 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2227 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2227_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2227_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i89 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i88 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2229 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2229_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2229_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i91 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i90 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2231 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2231_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2231_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i93 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i92 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2233 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2233_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2233_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i95 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i94 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2235 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2235_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2235_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i97 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i96 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2237 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2237_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2237_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i99 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i98 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2239 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2239_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2239_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i101 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i100 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2241 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2241_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2241_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i103 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i102 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2243 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2243_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2243_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i105 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i104 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2245 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2245_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2245_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i107 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i106 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2247 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2247_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2247_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i109 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i108 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2249 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2249_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2249_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i111 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i110 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2251 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2251_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2251_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i113 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i112 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2253 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2253_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2253_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i115 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i114 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2255 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2255_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2255_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i117 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i116 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2257 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2257_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2257_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i119 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i118 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2259 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2259_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2259_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i121 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i120 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2261 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2261_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2261_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i123 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i122 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2263 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2263_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2263_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i125 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i124 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2265 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2265_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2265_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i127 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i126 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2267 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2267_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2267_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i129 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i128 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2269 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2269_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2269_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i131 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i130 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2271 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2271_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2271_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i133 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i132 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2273 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2273_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2273_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i135 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i134 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2275 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2275_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2275_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i137 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i136 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2277 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2277_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2277_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i139 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i138 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2279 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2279_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2279_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i141 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i140 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2281 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2281_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2281_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i143 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i142 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2283 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2283_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2283_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i145 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i144 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2285 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2285_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2285_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i147 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i146 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2287 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2287_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2287_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i149 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i148 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2289 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2289_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2289_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i151 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i150 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2291 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2291_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2291_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i153 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i152 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2293 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2293_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2293_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i155 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i154 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2295 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2295_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2295_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i157 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i156 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2297 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2297_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2297_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i159 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i158 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2299 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2299_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2299_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i161 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i160 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2301 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2301_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2301_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i163 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i162 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2303 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2303_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2303_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i165 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i164 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2305 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2305_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2305_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i167 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i166 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2307 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2307_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2307_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i169 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i168 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2309 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2309_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2309_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i171 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i170 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2311 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2311_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2311_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i173 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i172 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2313 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2313_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2313_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i175 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i174 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2315 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2315_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2315_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i177 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i176 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2317 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2317_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2317_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i179 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i178 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2319 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2319_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2319_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i181 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i180 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2321 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2321_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2321_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i183 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i182 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2323 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2323_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2323_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i185 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i184 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2325 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2325_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2325_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i187 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i186 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2327 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2327_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2327_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i189 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i188 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2329 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2329_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2329_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i191 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i190 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2331 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2331_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2331_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i193 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i192 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2333 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2333_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2333_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i195 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i194 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2335 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2335_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2335_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i197 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i196 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2337 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2337_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2337_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i199 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i198 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2339 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2339_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2339_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i201 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i200 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2341 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2341_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2341_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i203 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i202 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2343 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2343_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2343_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i205 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i204 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2345 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2345_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2345_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i207 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i206 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2347 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2347_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2347_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i209 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i208 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2349 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2349_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2349_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i211 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i210 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2351 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2351_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2351_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i213 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i212 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2353 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2353_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2353_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i215 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i214 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2355 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2355_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2355_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i217 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i216 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2357 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2357_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2357_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i219 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i218 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2359 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2359_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2359_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i221 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i220 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2361 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2361_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2361_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i223 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i222 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2363 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2363_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2363_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i225 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i224 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2365 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2365_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2365_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i227 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i226 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2367 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2367_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2367_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i229 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i228 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2369 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2369_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2369_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i231 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i230 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2371 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2371_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2371_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i233 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i232 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2373 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2373_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2373_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i235 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i234 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2375 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2375_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2375_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i237 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i236 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2377 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2377_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2377_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i239 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i238 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2379 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2379_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2379_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i241 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i240 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2381 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2381_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2381_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i243 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i242 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2383 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2383_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2383_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i245 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i244 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2385 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2385_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2385_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i247 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i246 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2387 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2387_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2387_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i249 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i248 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2389 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2389_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2389_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i251 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i250 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2391 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2391_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2391_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i253 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i252 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2393 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2393_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2393_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i255 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i254 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2395 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2395_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2395_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i257 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i256 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2397 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2397_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2397_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i259 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i258 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2399 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2399_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2399_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i261 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i260 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2401 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2401_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2401_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i263 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i262 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2403 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2403_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2403_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i265 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i264 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2405 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2405_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2405_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i267 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i266 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2407 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2407_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2407_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i269 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i268 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2409 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2409_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2409_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i271 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i270 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2411 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2411_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2411_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i273 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i272 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2413 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2413_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2413_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i275 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i274 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2415 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2415_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2415_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i277 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i276 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2417 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2417_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2417_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i279 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i278 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2419 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2419_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2419_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i281 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i280 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2421 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2421_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2421_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i283 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i282 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2423 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2423_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2423_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i285 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i284 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2425 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2425_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2425_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i287 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i286 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2427 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2427_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2427_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i289 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i288 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2429 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2429_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2429_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i291 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i290 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2431 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2431_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2431_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i293 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i292 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2433 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2433_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2433_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i295 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i294 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2435 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2435_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2435_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i297 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i296 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2437 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2437_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2437_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i299 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i298 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2439 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2439_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2439_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i301 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i300 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2441 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2441_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2441_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i303 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i302 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2443 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2443_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2443_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i305 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i304 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2445 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2445_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2445_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i307 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i306 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2447 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2447_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2447_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i309 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i308 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2449 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2449_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2449_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i311 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i310 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2451 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2451_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2451_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i313 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i312 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2453 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2453_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2453_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i315 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i314 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2455 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2455_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2455_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i317 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i316 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2457 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2457_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2457_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i319 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i318 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2459 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2459_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2459_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i321 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i320 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2461 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2461_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2461_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i323 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i322 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2463 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2463_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2463_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i325 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i324 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2465 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2465_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2465_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i327 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i326 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2467 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2467_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2467_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i329 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i328 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2469 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2469_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2469_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i331 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i330 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2471 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2471_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2471_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i333 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i332 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2473 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2473_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2473_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i335 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i334 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2475 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2475_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2475_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i337 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i336 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2477 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2477_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2477_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i339 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i338 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2479 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2479_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2479_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i341 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i340 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2481 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2481_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2481_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i343 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i342 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2483 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2483_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2483_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i345 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i344 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2485 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2485_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2485_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i347 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i346 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2487 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2487_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2487_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i349 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i348 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2489 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2489_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2489_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i351 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i350 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2491 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2491_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2491_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i353 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i352 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2493 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2493_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2493_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i355 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i354 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2495 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2495_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2495_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i357 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i356 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2497 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2497_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2497_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i359 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i358 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2499 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2499_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2499_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i361 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i360 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2501 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2501_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2501_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i363 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i362 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2503 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2503_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2503_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i365 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i364 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2505 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2505_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2505_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i367 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i366 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2507 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2507_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2507_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i369 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i368 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2509 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2509_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2509_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i371 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i370 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2511 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2511_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2511_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i373 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i372 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2513 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2513_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2513_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i375 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i374 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2515 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2515_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2515_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i377 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i376 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2517 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2517_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2517_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i379 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i378 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2519 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2519_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2519_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i381 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i380 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2521 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2521_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2521_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i383 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i382 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2523 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2523_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2523_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i385 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i384 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2525 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2525_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2525_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i387 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i386 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2527 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2527_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2527_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i389 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i388 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2529 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2529_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2529_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i391 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i390 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2531 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2531_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2531_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i393 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i392 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2533 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2533_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2533_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i395 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i394 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2535 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2535_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2535_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i397 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i396 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2537 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2537_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2537_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i399 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i398 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2539 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2539_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2539_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i401 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i400 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2541 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2541_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2541_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i403 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i402 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2543 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2543_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2543_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i405 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i404 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2545 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2545_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2545_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i407 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i406 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2547 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2547_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2547_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i409 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i408 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2549 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2549_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2549_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i411 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i410 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2551 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2551_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2551_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i413 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i412 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2553 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2553_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2553_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i415 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i414 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2555 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2555_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2555_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i417 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i416 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2557 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2557_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2557_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i419 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i418 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2559 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2559_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2559_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i421 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i420 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2561 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2561_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2561_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i423 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i422 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2563 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2563_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2563_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i425 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i424 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2565 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2565_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2565_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i427 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i426 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2567 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2567_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2567_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i429 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i428 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2569 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2569_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2569_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i431 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i430 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2571 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2571_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2571_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i433 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i432 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2573 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2573_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2573_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i435 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i434 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2575 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2575_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2575_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i437 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i436 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2577 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2577_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2577_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i439 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i438 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2579 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2579_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2579_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i441 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i440 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2581 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2581_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2581_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i443 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i442 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2583 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2583_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2583_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i445 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i444 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2585 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2585_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2585_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i447 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i446 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2587 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2587_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2587_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i449 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i448 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2589 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2589_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2589_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i451 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i450 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2591 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2591_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2591_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i453 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i452 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2593 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2593_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2593_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i455 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i454 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2595 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2595_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2595_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i457 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i456 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2597 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2597_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2597_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i459 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i458 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2599 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2599_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2599_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i461 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i460 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2601 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2601_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2601_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i463 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i462 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2603 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2603_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2603_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i465 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i464 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2605 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2605_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2605_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i467 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i466 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2607 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2607_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2607_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i469 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i468 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2609 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2609_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2609_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i471 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i470 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2611 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2611_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2611_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i473 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i472 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2613 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2613_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2613_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i475 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i474 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2615 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2615_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2615_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i477 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i476 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2617 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2617_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2617_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i479 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i478 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2619 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2619_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2619_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i481 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i480 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2621 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2621_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2621_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i483 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i482 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2623 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2623_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2623_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i485 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i484 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2625 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2625_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2625_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i487 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i486 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2627 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2627_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2627_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i489 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i488 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2629 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2629_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2629_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i491 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i490 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2631 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2631_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2631_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i493 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i492 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2633 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2633_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2633_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i495 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i494 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2635 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2635_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2635_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i497 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i496 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2637 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2637_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2637_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i499 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i498 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2639 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2639_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2639_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i501 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i500 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2641 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2641_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2641_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i503 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i502 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2643 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2643_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2643_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i505 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i504 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2645 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2645_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2645_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i507 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i506 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2647 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2647_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2647_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i509 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i508 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2649 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2649_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2649_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i511 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i510 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2651 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2651_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2651_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i513 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i512 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2653 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2653_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2653_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i515 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i514 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2655 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2655_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2655_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i517 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i516 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2657 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2657_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2657_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i519 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i518 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2659 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2659_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2659_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i521 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i520 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2661 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2661_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2661_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i523 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i522 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2663 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2663_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2663_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i525 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i524 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2665 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2665_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2665_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i527 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i526 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2667 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2667_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2667_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i529 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i528 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2669 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2669_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2669_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i531 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i530 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2671 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2671_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2671_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i533 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i532 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2673 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2673_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2673_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i535 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i534 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2675 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2675_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2675_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i537 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i536 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2677 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2677_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2677_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i539 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i538 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2679 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2679_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2679_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i541 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i540 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2681 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2681_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2681_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i543 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i542 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2683 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2683_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2683_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i545 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i544 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2685 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2685_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2685_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i547 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i546 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2687 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2687_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2687_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i549 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i548 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2689 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2689_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2689_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i551 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i550 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2691 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2691_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2691_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i553 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i552 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2693 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2693_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2693_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i555 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i554 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2695 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2695_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2695_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i557 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i556 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2697 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2697_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2697_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i559 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i558 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2699 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2699_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2699_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i561 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i560 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2701 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2701_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2701_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i563 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i562 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2703 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2703_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2703_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i565 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i564 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2705 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2705_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2705_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i567 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i566 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2707 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2707_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2707_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i569 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i568 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2709 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2709_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2709_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i571 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i570 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2711 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2711_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2711_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i573 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i572 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2713 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2713_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2713_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i575 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i574 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2715 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2715_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2715_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i577 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i576 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2717 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2717_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2717_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i579 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i578 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2719 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2719_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2719_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i581 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i580 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2721 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2721_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2721_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i583 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i582 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2723 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2723_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2723_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i585 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i584 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2725 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2725_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2725_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i587 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i586 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2727 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2727_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2727_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i589 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i588 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2729 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2729_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2729_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i591 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i590 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2731 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2731_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2731_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i593 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i592 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2733 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2733_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2733_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i595 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i594 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2735 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2735_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2735_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i597 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i596 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2737 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2737_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2737_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i599 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i598 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2739 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2739_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2739_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i601 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i600 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2741 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2741_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2741_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i603 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i602 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2743 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2743_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2743_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i605 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i604 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2745 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2745_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2745_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i607 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i606 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2747 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2747_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2747_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i609 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i608 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2749 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2749_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2749_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i611 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i610 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2751 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2751_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2751_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i613 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i612 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2753 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2753_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2753_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i615 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i614 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2755 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2755_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2755_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i617 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i616 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2757 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2757_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2757_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i619 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i618 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2759 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2759_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2759_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i621 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i620 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2761 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2761_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2761_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i623 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i622 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2763 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2763_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2763_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i625 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i624 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2765 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2765_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2765_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i627 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i626 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2767 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2767_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2767_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i629 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i628 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2769 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2769_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2769_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i631 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i630 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2771 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2771_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2771_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i633 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i632 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2773 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2773_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2773_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i635 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i634 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2775 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2775_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2775_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i637 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i636 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2777 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2777_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2777_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i639 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i638 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2779 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2779_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2779_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i641 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i640 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2781 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2781_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2781_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i643 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i642 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2783 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2783_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2783_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i645 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i644 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2785 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2785_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2785_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i647 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i646 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2787 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2787_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2787_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i649 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i648 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2789 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2789_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2789_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i651 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i650 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2791 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2791_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2791_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i653 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i652 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2793 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2793_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2793_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i655 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i654 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2795 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2795_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2795_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i657 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i656 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2797 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2797_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2797_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i659 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i658 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2799 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2799_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2799_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i661 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i660 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2801 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2801_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2801_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i663 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i662 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2803 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2803_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2803_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i665 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i664 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2805 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2805_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2805_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i667 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i666 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2807 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2807_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2807_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i669 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i668 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2809 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2809_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2809_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i671 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i670 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2811 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2811_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2811_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i673 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i672 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2813 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2813_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2813_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i675 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i674 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2815 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2815_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2815_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i677 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i676 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2817 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2817_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2817_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i679 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i678 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2819 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2819_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2819_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i681 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i680 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2821 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2821_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2821_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i683 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i682 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2823 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2823_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2823_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i685 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i684 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2825 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2825_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2825_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i687 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i686 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2827 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2827_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2827_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i689 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i688 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2829 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2829_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2829_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i691 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i690 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2831 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2831_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2831_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i693 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i692 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2833 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2833_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2833_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i695 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i694 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2835 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2835_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2835_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i697 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i696 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2837 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2837_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2837_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i699 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i698 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2839 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2839_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2839_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i701 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i700 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2841 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2841_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2841_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i703 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i702 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2843 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2843_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2843_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i705 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i704 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2845 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2845_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2845_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i707 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i706 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2847 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2847_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2847_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i709 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i708 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2849 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2849_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2849_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i711 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i710 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2851 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2851_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2851_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i713 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i712 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2853 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2853_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2853_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i715 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i714 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2855 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2855_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2855_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i717 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i716 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2857 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2857_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2857_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i719 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i718 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2859 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2859_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2859_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i721 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i720 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2861 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2861_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2861_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i723 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i722 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2863 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2863_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2863_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i725 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i724 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2865 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2865_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2865_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i727 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i726 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2867 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2867_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2867_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i729 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i728 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2869 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2869_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2869_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i731 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i730 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2871 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2871_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2871_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i733 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i732 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2873 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2873_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2873_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i735 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i734 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2875 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2875_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2875_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i737 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i736 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2877 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2877_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2877_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i739 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i738 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2879 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2879_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2879_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i741 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i740 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2881 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2881_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2881_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i743 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i742 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2883 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2883_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2883_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i745 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i744 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2885 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2885_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2885_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i747 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i746 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2887 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2887_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2887_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i749 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i748 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2889 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2889_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2889_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i751 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i750 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2891 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2891_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2891_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i753 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i752 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2893 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2893_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2893_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i755 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i754 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2895 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2895_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2895_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i757 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i756 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2897 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2897_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2897_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i759 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i758 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2899 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2899_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2899_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i761 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i760 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2901 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2901_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2901_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i763 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i762 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2903 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2903_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2903_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i765 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i764 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2905 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2905_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2905_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i767 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i766 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2907 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2907_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2907_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i769 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i768 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2909 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2909_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2909_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i771 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i770 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2911 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2911_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2911_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i773 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i772 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2913 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2913_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2913_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i775 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i774 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2915 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2915_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2915_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i777 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i776 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2917 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2917_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2917_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i779 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i778 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2919 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2919_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2919_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i781 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i780 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2921 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2921_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2921_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i783 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i782 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2923 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2923_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2923_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i785 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i784 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2925 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2925_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2925_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i787 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i786 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2927 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2927_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2927_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i789 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i788 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2929 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2929_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2929_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i791 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i790 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2931 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2931_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2931_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i793 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i792 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2933 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2933_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2933_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i795 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i794 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2935 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2935_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2935_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i797 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i796 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2937 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2937_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2937_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i799 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i798 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2939 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2939_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2939_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i801 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i800 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2941 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2941_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2941_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i803 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i802 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2943 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2943_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2943_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i805 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i804 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2945 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2945_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2945_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i807 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i806 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2947 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2947_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2947_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i809 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i808 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2949 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2949_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2949_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i811 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i810 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2951 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2951_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2951_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i813 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i812 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2953 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2953_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2953_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i815 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i814 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2955 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2955_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2955_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i817 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i816 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2957 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2957_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2957_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i819 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i818 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2959 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2959_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2959_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i821 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i820 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2961 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2961_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2961_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i823 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i822 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2963 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2963_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2963_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i825 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i824 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2965 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2965_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2965_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i827 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i826 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2967 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2967_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2967_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i829 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i828 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2969 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2969_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2969_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i831 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i830 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2971 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2971_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2971_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i833 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i832 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2973 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2973_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2973_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i835 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i834 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2975 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2975_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2975_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i837 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i836 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2977 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2977_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2977_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i839 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i838 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2979 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2979_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2979_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i841 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i840 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2981 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2981_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2981_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i843 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i842 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2983 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2983_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_2983_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i845 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i844 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2985 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2985_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2985_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i847 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i846 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2987 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_2987_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2987_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i849 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i848 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2989 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2989_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2989_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i851 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i850 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2991 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_2991_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2991_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i853 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i852 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2993 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2993_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_2993_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i855 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i854 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2995 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2995_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_2995_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i857 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i856 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2997 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_2997_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2997_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i859 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i858 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_2999 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_2999_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_2999_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i861 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i860 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3001 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3001_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3001_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i863 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i862 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3003 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3003_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3003_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i865 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i864 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3005 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3005_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3005_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i867 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i866 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3007 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3007_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3007_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i869 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i868 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3009 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3009_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3009_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i871 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i870 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3011 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3011_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3011_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i873 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i872 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3013 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3013_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3013_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i875 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i874 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3015 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3015_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3015_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i877 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i876 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3017 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3017_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3017_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i879 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i878 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3019 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3019_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3019_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i881 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i880 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3021 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3021_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3021_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i883 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i882 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3023 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3023_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3023_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i885 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i884 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3025 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3025_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3025_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i887 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i886 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3027 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3027_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3027_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i889 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i888 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3029 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3029_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3029_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i891 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i890 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3031 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3031_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3031_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i893 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i892 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3033 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3033_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3033_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i895 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i894 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3035 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3035_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3035_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i897 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i896 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3037 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3037_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3037_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i899 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i898 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3039 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3039_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3039_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i901 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i900 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3041 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3041_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3041_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i903 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i902 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3043 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3043_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3043_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i905 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i904 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3045 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3045_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3045_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i907 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i906 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3047 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3047_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3047_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i909 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i908 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3049 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3049_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3049_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i911 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i910 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3051 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3051_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3051_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i913 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i912 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3053 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3053_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3053_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i915 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i914 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3055 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3055_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3055_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i917 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i916 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3057 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3057_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3057_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i919 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i918 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3059 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3059_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3059_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i921 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i920 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3061 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3061_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3061_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i923 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i922 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3063 ( input DI1, DI0, C1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3063_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3063_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i925 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i924 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3065 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3065_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3065_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i927 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i926 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3067 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3067_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3067_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i929 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i928 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3069 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3069_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3069_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i931 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i930 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3071 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3071_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3071_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i933 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i932 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3073 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3073_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3073_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i935 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i934 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3075 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3075_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3075_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i937 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i936 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3077 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3077_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3077_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i939 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i938 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3079 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3079_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3079_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i941 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i940 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3081 ( input DI1, DI0, A1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3081_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3081_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i943 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i942 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3083 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3083_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3083_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i945 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i944 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3085 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3085_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3085_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i947 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i946 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3087 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3087_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3087_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i949 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i948 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3089 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3089_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3089_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i951 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i950 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3091 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3091_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3091_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i953 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i952 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3093 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3093_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3093_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i955 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i954 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3095 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3095_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3095_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i957 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i956 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3097 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3097_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3097_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i959 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i958 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3099 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3099_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3099_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i961 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i960 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3101 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3101_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3101_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i963 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i962 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3103 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3103_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3103_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i965 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i964 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3105 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3105_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3105_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i967 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i966 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3107 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3107_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3107_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i969 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i968 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3109 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3109_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3109_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i971 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i970 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3111 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3111_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3111_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i973 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i972 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3113 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3113_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3113_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i975 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i974 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3115 ( input DI1, DI0, D1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3115_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3115_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i977 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i976 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3117 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3117_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3117_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i979 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i978 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3119 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3119_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3119_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i981 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i980 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3121 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3121_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3121_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i983 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i982 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3123 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3123_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3123_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i985 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i984 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3125 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3125_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3125_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i987 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i986 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3127 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3127_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3127_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i989 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i988 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3129 ( input DI1, DI0, B1, C0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3129_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40007 SLICE_3129_K0( .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i991 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i990 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3131 ( input DI1, DI0, D1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3131_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3131_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i993 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i992 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3133 ( input DI1, DI0, A1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3133_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3133_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i995 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i994 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3135 ( input DI1, DI0, A1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3135_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3135_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i997 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i996 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3137 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3137_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3137_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i999 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i998 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3139 ( input DI1, DI0, B1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3139_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3139_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1001 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1000 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3141 ( input DI1, DI0, B1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3141_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3141_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i1003 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1002 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3143 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3143_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3143_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1005 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1004 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3145 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3145_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3145_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1007 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1006 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3147 ( input DI1, DI0, C1, B0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3147_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40105 SLICE_3147_K0( .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1009 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1008 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3149 ( input DI1, DI0, D1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3149_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3149_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1011 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1010 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3151 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3151_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3151_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i1013 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1012 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3153 ( input DI1, DI0, B1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40103 SLICE_3153_K1( .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3153_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1015 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1014 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3155 ( input DI1, DI0, C1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3155_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3155_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i1017 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1016 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3157 ( input DI1, DI0, D1, D0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40052 SLICE_3157_K1( .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40106 SLICE_3157_K0( .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i1019 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1018 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3159 ( input DI1, DI0, A1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40104 SLICE_3159_K1( .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3159_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1021 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1020 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3161 ( input DI1, DI0, C1, A0, CE, LSR, CLK, output Q0, Q1, F0, 
    F1 );
  wire   GNDI, CLK_NOTIN, DI1_dly, CLK_dly, DI0_dly, CE_dly, LSR_dly;

  lut40102 SLICE_3161_K1( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40101 SLICE_3161_K0( .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  ffsre20001 \fftoutReg/q__i1023 ( .D0(DI1_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q1));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  ffsre20001 \fftoutReg/q__i1022 ( .D0(DI0_dly), .SP(CE_dly), .CK(CLK_NOTIN), 
    .LSR(LSR_dly), .Q(Q0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
    $setuphold (negedge CLK, CE, 0:0:0, 0:0:0,,,, CLK_dly, CE_dly);
    $setuphold (negedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module SLICE_3163 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40113 i8382_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40114 i8379_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i1 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i0 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40113 ( input A, B, C, D, output Z );

  LUT4 #("0x00AC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40114 ( input A, B, C, D, output Z );

  LUT4 #("0x4540") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3165 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40115 i8386_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40116 i8384_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i3 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i2 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40115 ( input A, B, C, D, output Z );

  LUT4 #("0x3120") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40116 ( input A, B, C, D, output Z );

  LUT4 #("0x5044") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3167 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40117 i8390_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40118 i8388_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i5 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i4 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40117 ( input A, B, C, D, output Z );

  LUT4 #("0x00D8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40118 ( input A, B, C, D, output Z );

  LUT4 #("0x5410") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3169 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40117 i8394_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40119 i8392_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i7 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i6 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40119 ( input A, B, C, D, output Z );

  LUT4 #("0x4450") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3171 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40120 i8398_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40114 i8396_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i9 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i8 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40120 ( input A, B, C, D, output Z );

  LUT4 #("0x3210") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3173 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40113 i8402_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40119 i8400_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i11 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i10 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module SLICE_3175 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40121 i8406_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40122 i8404_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i13 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i12 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40121 ( input A, B, C, D, output Z );

  LUT4 #("0x5404") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40122 ( input A, B, C, D, output Z );

  LUT4 #("0x00CA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3177 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40113 i8410_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40123 i8408_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i15 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i14 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40123 ( input A, B, C, D, output Z );

  LUT4 #("0x0E04") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3179 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40124 i8414_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40123 i8412_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i17 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i16 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40124 ( input A, B, C, D, output Z );

  LUT4 #("0x00E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3181 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40113 i8418_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40125 i8416_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i19 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i18 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40125 ( input A, B, C, D, output Z );

  LUT4 #("0x0C0A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3183 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40126 i8422_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40118 i8420_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i21 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i20 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40126 ( input A, B, C, D, output Z );

  LUT4 #("0x3202") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3185 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40127 i8426_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40118 i8424_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i23 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i22 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40127 ( input A, B, C, D, output Z );

  LUT4 #("0x00B8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3187 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40128 i8430_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40129 i8428_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i25 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i24 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40128 ( input A, B, C, D, output Z );

  LUT4 #("0x00CA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40129 ( input A, B, C, D, output Z );

  LUT4 #("0x5404") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3189 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40124 i8434_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40114 i8432_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i27 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i26 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module SLICE_3191 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40113 i8438_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40119 i8436_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i29 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i28 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module SLICE_3193 ( input DI1, DI0, D1, C1, B1, A1, D0, C0, B0, A0, CLK, 
    output Q0, Q1, F0, F1 );
  wire   VCCI, CLK_NOTIN, GNDI, DI1_dly, CLK_dly, DI0_dly;

  lut40130 i8442_4_lut_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40116 i8440_4_lut_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftoutReg/q__i31 ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  inverter CLK_INVERTERIN( .I(CLK_dly), .Z(CLK_NOTIN));
  gnd DRIVEGND( .PWR0(GNDI));
  ffsre20001 \fftoutReg/q__i30 ( .D0(DI0_dly), .SP(VCCI), .CK(CLK_NOTIN), 
    .LSR(GNDI), .Q(Q0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (negedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (negedge CLK, DI0, 0:0:0, 0:0:0,,,, CLK_dly, DI0_dly);
  endspecify

endmodule

module lut40130 ( input A, B, C, D, output Z );

  LUT4 #("0x2320") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3195 ( input D1, C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40131 \fftUnit/address_generator/standard_logic/i9662_4_lut ( .A(A1), 
    .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40063 \fftUnit/i9580_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40131 ( input A, B, C, D, output Z );

  LUT4 #("0x3202") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3196 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40132 \fftUnit/address_generator/standard_logic/i9664_4_lut ( .A(A1), 
    .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40133 
    \fftUnit/address_generator/standard_logic/butterfly_iter_4__I_0_i7_4_lut 
    ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40132 ( input A, B, C, D, output Z );

  LUT4 #("0x5410") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40133 ( input A, B, C, D, output Z );

  LUT4 #("0xB888") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3197 ( input D1, C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40134 
    \fftUnit/address_generator/standard_logic/butterfly_iter_4__I_0_3_i9_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40081 \fftUnit/i9581_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40134 ( input A, B, C, D, output Z );

  LUT4 #("0x7250") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3198 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40135 
    \fftUnit.address_generator.standard_logic.address_b_5__I_0_i4_3_lut ( 
    .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40136 
    \fftUnit/address_generator/standard_logic/temp_b_5__I_0_2_i9_3_lut_4_lut 
    ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40135 ( input A, B, C, D, output Z );

  LUT4 #("0xAABA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40136 ( input A, B, C, D, output Z );

  LUT4 #("0xFBC8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3199 ( input D1, C1, B1, 
    D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40062 
    \fftUnit/address_generator/standard_logic/butterfly_iter_4__I_0_3_i8_3_lut 
    ( .A(GNDI), .B(B1), .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftUnit/i9583_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_3200 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40137 
    \fftUnit/address_generator/standard_logic/address_b_5__I_0_i5_3_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40138 
    \fftUnit.address_generator.standard_logic.temp_b_5__I_0_2_i14_3_lut ( 
    .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40137 ( input A, B, C, D, output Z );

  LUT4 #("0x5D0C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40138 ( input A, B, C, D, output Z );

  LUT4 #("0x3074") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3201 ( input C1, B1, A1, 
    C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40059 
    \fftUnit/address_generator/standard_logic/butterfly_iter_4__I_0_3_i7_3_lut 
    ( .A(A1), .B(B1), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftUnit/i9593_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_3202 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40139 
    \fftUnit/address_generator/standard_logic/address_b_5__I_0_i6_3_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40140 
    \fftUnit/address_generator/standard_logic/temp_b_5__I_0_2_i13_4_lut ( 
    .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40139 ( input A, B, C, D, output Z );

  LUT4 #("0x30BA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40140 ( input A, B, C, D, output Z );

  LUT4 #("0x22F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3203 ( input D0, C0, output F0 );
  wire   GNDI;

  lut40141 i76_2_lut( .A(GNDI), .B(GNDI), .C(C0), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40141 ( input A, B, C, D, output Z );

  LUT4 #("0xFF0F") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3204 ( input D1, C1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40142 \fftUnit/i3_4_lut_adj_51 ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40143 \fftUnit/address_generator/standard_logic/i2_3_lut ( .A(A0), .B(B0), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40142 ( input A, B, C, D, output Z );

  LUT4 #("0xFFDF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40143 ( input A, B, C, D, output Z );

  LUT4 #("0xFFEE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module SLICE_3205 ( input D1, B1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40144 i9439_2_lut( .A(GNDI), .B(B1), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40145 i75_3_lut( .A(A0), .B(GNDI), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40144 ( input A, B, C, D, output Z );

  LUT4 #("0xFF33") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40145 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftoutReg_SLICE_3206 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40146 \fftoutReg/i11354_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40147 \fftoutReg/i5_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40146 ( input A, B, C, D, output Z );

  LUT4 #("0x0001") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40147 ( input A, B, C, D, output Z );

  LUT4 #("0xFEFF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_3207 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, F1 );

  lut40148 \spi/i9_4_lut_rep_1161 ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40149 \spi/i6_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40148 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40149 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_3209 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, F1 );

  lut40148 \spi/i9_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40150 \spi/i7_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40150 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3211 ( input C1, B1, D0, C0, output F0, F1 );
  wire   GNDI;

  lut40151 \fftinReg/i1_2_lut_2_lut ( .A(GNDI), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40152 \fftinReg/i8361_2_lut ( .A(GNDI), .B(GNDI), .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40151 ( input A, B, C, D, output Z );

  LUT4 #("0xCFCF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40152 ( input A, B, C, D, output Z );

  LUT4 #("0xF000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3212 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40153 \fftinReg/i6_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40154 \fftinReg/i10897_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40153 ( input A, B, C, D, output Z );

  LUT4 #("0xFF7F") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40154 ( input A, B, C, D, output Z );

  LUT4 #("0x8000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3213 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40155 \fftinReg/address_a_5__I_0_i3_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40156 
    \fftUnit/address_generator/standard_logic/address_a_5__I_0_i3_3_lut_4_lut 
    ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40155 ( input A, B, C, D, output Z );

  LUT4 #("0xE2F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40156 ( input A, B, C, D, output Z );

  LUT4 #("0xAAAE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3215 ( input D1, C1, B1, D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40072 \fftUnit/address_generator/address_0_a_5__I_0_i2_3_lut ( .A(GNDI), 
    .B(B1), .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40157 \fftinReg/address_a_5__I_0_i2_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40157 ( input A, B, C, D, output Z );

  LUT4 #("0xF0D8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3216 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40158 
    \fftUnit/address_generator/standard_logic/address_a_5__I_0_i2_3_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40159 \fftUnit/address_generator/standard_logic/i9665_4_lut ( .A(A0), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40158 ( input A, B, C, D, output Z );

  LUT4 #("0xABAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40159 ( input A, B, C, D, output Z );

  LUT4 #("0x00B8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3217 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40160 \fftinReg/address_a_5__I_0_i5_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40161 
    \fftUnit/address_generator/standard_logic/address_a_5__I_0_i5_3_lut_4_lut 
    ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40160 ( input A, B, C, D, output Z );

  LUT4 #("0xE4F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40161 ( input A, B, C, D, output Z );

  LUT4 #("0x30BA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3219 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40162 \fftinReg/address_a_5__I_0_i4_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40163 
    \fftUnit.address_generator.standard_logic.address_a_5__I_0_i4_3_lut ( 
    .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40162 ( input A, B, C, D, output Z );

  LUT4 #("0xF4B0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40163 ( input A, B, C, D, output Z );

  LUT4 #("0xF0F2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3221 ( input D1, C1, A1, D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40071 \fftUnit/address_generator/address_0_a_5__I_0_i1_3_lut ( .A(A1), 
    .B(GNDI), .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40164 \fftinReg/address_a_5__I_0_i1_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40164 ( input A, B, C, D, output Z );

  LUT4 #("0xF0B8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3223 ( input D1, C1, A1, D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40071 \fftUnit/address_generator/address_0_a_5__I_0_i6_3_lut ( .A(A1), 
    .B(GNDI), .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40165 \fftinReg/address_a_5__I_0_i6_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40165 ( input A, B, C, D, output Z );

  LUT4 #("0xEF20") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3224 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40166 
    \fftUnit/address_generator/standard_logic/address_a_5__I_0_i6_3_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40167 
    \fftUnit/address_generator/standard_logic/butterfly_iter_4__I_0_3_i13_3_lut_4_lut 
    ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40166 ( input A, B, C, D, output Z );

  LUT4 #("0x2F22") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40167 ( input A, B, C, D, output Z );

  LUT4 #("0x4E44") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3225 ( input D0, C0, B0, A0, output F0 );

  lut40168 \fftinReg/address_b_5__I_0_i6_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40168 ( input A, B, C, D, output Z );

  LUT4 #("0xE2F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3227 ( input D0, C0, B0, A0, output F0 );

  lut40169 \fftinReg/address_b_5__I_0_i4_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40169 ( input A, B, C, D, output Z );

  LUT4 #("0xF4B0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3229 ( input D1, B1, A1, D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40170 i4_3_lut( .A(A1), .B(B1), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40157 \fftinReg/address_b_5__I_0_i5_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40170 ( input A, B, C, D, output Z );

  LUT4 #("0x1100") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3231 ( input C1, D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40171 \fftinReg/i6308_1_lut ( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40157 \fftinReg/address_b_5__I_0_i2_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40171 ( input A, B, C, D, output Z );

  LUT4 #("0x0F0F") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3232 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40172 
    \fftUnit/address_generator/standard_logic/address_b_5__I_0_i2_3_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40173 \fftUnit.address_generator.standard_logic.i9678_2_lut ( .A(A0), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40172 ( input A, B, C, D, output Z );

  LUT4 #("0xAABA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40173 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3233 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40174 \fftinReg/address_b_5__I_0_i3_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40175 
    \fftUnit.address_generator.standard_logic.address_b_5__I_0_i3_3_lut ( 
    .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40174 ( input A, B, C, D, output Z );

  LUT4 #("0xF2D0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40175 ( input A, B, C, D, output Z );

  LUT4 #("0xABAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3235 ( input D1, C1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40176 \fftinReg/address_b_5__I_0_i1_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40177 
    \fftUnit/address_generator/standard_logic/address_b_5__I_0_i1_3_lut ( 
    .A(A0), .B(B0), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40176 ( input A, B, C, D, output Z );

  LUT4 #("0xF0B8") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40177 ( input A, B, C, D, output Z );

  LUT4 #("0x7575") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3237 ( input C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40178 \fftinReg/i9687_2_lut_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40179 \fftinReg/i33_2_lut_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40178 ( input A, B, C, D, output Z );

  LUT4 #("0xB0B0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40179 ( input A, B, C, D, output Z );

  LUT4 #("0xCC0C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3238 ( input D1, C1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40180 \fftUnit/butt/i9950_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftUnit/read_data_0_a_31__I_0_i16_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40180 ( input A, B, C, D, output Z );

  LUT4 #("0xF0AA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3239 ( input D1, C1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40071 \fftUnit/address_1_b_5__I_0_i6_3_lut ( .A(A1), .B(GNDI), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftUnit/address_generator/address_a_5__I_0_2_i6_3_lut ( .A(GNDI), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3241 ( input D1, C1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40074 \fftUnit/address_1_b_5__I_0_i5_3_lut ( .A(A1), .B(GNDI), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftUnit/address_generator/address_a_5__I_0_2_i5_3_lut ( .A(A0), 
    .B(GNDI), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3243 ( input C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40098 \fftUnit/address_1_b_5__I_0_i4_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftUnit/address_generator/address_a_5__I_0_2_i4_3_lut ( .A(GNDI), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3245 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40096 \fftUnit/address_1_b_5__I_0_i3_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftUnit/address_generator/address_a_5__I_0_2_i3_3_lut ( .A(A0), 
    .B(GNDI), .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3247 ( input C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40098 \fftUnit/address_1_b_5__I_0_i2_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftUnit/address_generator/address_a_5__I_0_2_i2_3_lut ( .A(GNDI), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3249 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40082 \fftUnit/address_1_b_5__I_0_i1_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftUnit/address_generator/address_a_5__I_0_2_i1_3_lut ( .A(GNDI), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3251 ( input D1, C1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40060 
    \fftUnit/address_generator/standard_logic/butterfly_iter_4__I_0_i8_3_lut 
    ( .A(A1), .B(GNDI), .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftUnit/i11_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3253 ( input D1, C1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40181 \fftUnit/address_generator/standard_logic/i9705_4_lut ( .A(A1), 
    .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40067 \fftUnit/i9582_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40181 ( input A, B, C, D, output Z );

  LUT4 #("0x0E02") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3255 ( input C1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40182 \fftUnit/address_generator/standard_logic/i11126_2_lut ( .A(A1), 
    .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftUnit/i9591_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40182 ( input A, B, C, D, output Z );

  LUT4 #("0x0A0A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3257 ( input D0, C0, B0, output F0 );
  wire   GNDI;

  lut40054 \fftUnit/address_0_b_5__I_0_i6_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3259 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40082 \fftUnit/address_0_b_5__I_0_i5_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftUnit/address_generator/address_0_a_5__I_0_i5_3_lut ( .A(GNDI), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3261 ( input C1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40096 \fftUnit/address_0_b_5__I_0_i4_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftUnit/address_generator/address_0_a_5__I_0_i4_3_lut ( .A(A0), 
    .B(B0), .C(C0), .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3263 ( input C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40098 \fftUnit/address_0_b_5__I_0_i3_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40058 \fftUnit/address_generator/address_0_a_5__I_0_i3_3_lut ( .A(GNDI), 
    .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3265 ( input C0, B0, A0, output F0 );
  wire   GNDI;

  lut40083 \fftUnit/address_0_b_5__I_0_i2_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3267 ( input C0, B0, A0, output F0 );
  wire   GNDI;

  lut40083 \fftUnit/address_0_b_5__I_0_i1_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3269 ( input D1, C1, B1, A1, D0, B0, output F0, F1 );
  wire   GNDI;

  lut40183 \fftUnit/i3_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40184 \fftUnit/i1_2_lut ( .A(GNDI), .B(B0), .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40183 ( input A, B, C, D, output Z );

  LUT4 #("0x8000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40184 ( input A, B, C, D, output Z );

  LUT4 #("0xCC00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3271 ( input D1, C1, B1, A1, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40185 \fftUnit/i1_3_lut_4_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40186 \fftUnit/i92_2_lut ( .A(A0), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40185 ( input A, B, C, D, output Z );

  LUT4 #("0xEAAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40186 ( input A, B, C, D, output Z );

  LUT4 #("0xFAFA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3273 ( input C1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40187 \fftUnit/butt/i9983_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftUnit/read_data_0_a_31__I_0_i32_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40187 ( input A, B, C, D, output Z );

  LUT4 #("0xE2E2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3275 ( input D1, C1, B1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40188 \fftUnit/butt/i9985_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftUnit/read_data_0_a_31__I_0_i31_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40188 ( input A, B, C, D, output Z );

  LUT4 #("0xF0CC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3277 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40189 \fftUnit/butt/i9987_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftUnit/read_data_0_a_31__I_0_i30_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40189 ( input A, B, C, D, output Z );

  LUT4 #("0xE4E4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3279 ( input D1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40190 \fftUnit/butt/i9989_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftUnit/read_data_0_a_31__I_0_i29_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40190 ( input A, B, C, D, output Z );

  LUT4 #("0xEE44") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3281 ( input D1, C1, B1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40191 \fftUnit/butt/i9991_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftUnit/read_data_0_a_31__I_0_i28_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40191 ( input A, B, C, D, output Z );

  LUT4 #("0xF3C0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3283 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40188 \fftUnit/butt/i9993_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftUnit/read_data_0_a_31__I_0_i27_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3285 ( input D1, C1, B1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40192 \fftUnit/butt/i9995_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftUnit/read_data_0_a_31__I_0_i26_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40192 ( input A, B, C, D, output Z );

  LUT4 #("0xFC0C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3287 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40193 \fftUnit/butt/i9997_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftUnit/read_data_0_a_31__I_0_i25_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40193 ( input A, B, C, D, output Z );

  LUT4 #("0xCACA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3289 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40191 \fftUnit/butt/i9999_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftUnit/read_data_0_a_31__I_0_i24_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3291 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40189 \fftUnit/butt/i10001_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftUnit/read_data_0_a_31__I_0_i23_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3293 ( input C1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40194 \fftUnit/butt/i10003_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftUnit/read_data_0_a_31__I_0_i22_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40194 ( input A, B, C, D, output Z );

  LUT4 #("0xACAC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3295 ( input D1, C1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40180 \fftUnit/butt/i10005_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40073 \fftUnit/read_data_0_a_31__I_0_i21_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3297 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40194 \fftUnit/butt/i10007_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftUnit/read_data_0_a_31__I_0_i20_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3299 ( input D1, C1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40180 \fftUnit/butt/i10009_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40063 \fftUnit/read_data_0_a_31__I_0_i19_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3301 ( input D1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40190 \fftUnit/butt/i10011_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40100 \fftUnit/read_data_0_a_31__I_0_i18_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3303 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40194 \fftUnit/butt/i10013_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40089 \fftUnit/read_data_0_a_31__I_0_i17_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3305 ( input C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40193 \fftUnit/butt/i9980_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftUnit/read_data_0_a_31__I_0_i1_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3307 ( input D1, C1, B1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40195 \fftUnit/butt/i9976_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftUnit/read_data_0_a_31__I_0_i3_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40195 ( input A, B, C, D, output Z );

  LUT4 #("0xCFC0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3309 ( input D1, C1, B1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40196 \fftUnit/butt/i9978_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40095 \fftUnit/read_data_0_a_31__I_0_i2_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40196 ( input A, B, C, D, output Z );

  LUT4 #("0xCCF0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3311 ( input C1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40194 \fftUnit/butt/i9974_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftUnit/read_data_0_a_31__I_0_i4_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3313 ( input D1, C1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40197 \fftUnit/butt/i9972_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40078 \fftUnit/read_data_0_a_31__I_0_i5_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40197 ( input A, B, C, D, output Z );

  LUT4 #("0xF5A0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3315 ( input D1, C1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40198 \fftUnit/butt/i9968_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftUnit/read_data_0_a_31__I_0_i7_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40198 ( input A, B, C, D, output Z );

  LUT4 #("0xAFA0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3317 ( input D1, C1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40198 \fftUnit/butt/i9970_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftUnit/read_data_0_a_31__I_0_i6_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3319 ( input C1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40189 \fftUnit/butt/i9966_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40085 \fftUnit/read_data_0_a_31__I_0_i8_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3321 ( input D1, C1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40199 \fftUnit/butt/i9964_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftUnit/read_data_0_a_31__I_0_i9_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40199 ( input A, B, C, D, output Z );

  LUT4 #("0xFA0A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3323 ( input C1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40189 \fftUnit/butt/i9962_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40090 \fftUnit/read_data_0_a_31__I_0_i10_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3325 ( input D1, C1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40199 \fftUnit/butt/i9960_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftUnit/read_data_0_a_31__I_0_i11_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3327 ( input C1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40193 \fftUnit/butt/i9958_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40075 \fftUnit/read_data_0_a_31__I_0_i12_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3329 ( input D1, C1, B1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40195 \fftUnit/butt/i9956_3_lut ( .A(GNDI), .B(B1), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40064 \fftUnit/read_data_0_a_31__I_0_i13_3_lut ( .A(A0), .B(GNDI), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3331 ( input D1, C1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40197 \fftUnit/butt/i9952_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40092 \fftUnit/read_data_0_a_31__I_0_i15_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3333 ( input D1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40200 \fftUnit/butt/i9954_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftUnit/read_data_0_a_31__I_0_i14_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40200 ( input A, B, C, D, output Z );

  LUT4 #("0xBB88") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3335 ( input C1, B1, A1, 
    D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40098 \fftUnit/address_generator/standard_logic/temp_b_5__I_0_i13_3_lut 
    ( .A(A1), .B(B1), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40201 \fftUnit/address_generator/standard_logic/temp_b_5__I_0_i7_4_lut ( 
    .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40201 ( input A, B, C, D, output Z );

  LUT4 #("0xFD0D") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3338 ( input D1, C1, B1, 
    A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40202 \fftUnit/address_generator/standard_logic/i9660_2_lut_4_lut ( 
    .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40203 \fftUnit/address_generator/standard_logic/i9704_3_lut ( .A(A0), 
    .B(B0), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40202 ( input A, B, C, D, output Z );

  LUT4 #("0x0D08") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40203 ( input A, B, C, D, output Z );

  LUT4 #("0x0202") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3339 ( input C1, B1, D0, 
    C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40204 \fftUnit/address_generator/standard_logic/i143_2_lut ( .A(GNDI), 
    .B(B1), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40205 \fftUnit/address_generator/standard_logic/i3_4_lut ( .A(A0), .B(B0), 
    .C(C0), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40204 ( input A, B, C, D, output Z );

  LUT4 #("0xFCFC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40205 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3342 ( input C1, D0, B0, 
    A0, output F0, F1 );
  wire   GNDI;

  lut40171 \fftUnit/address_generator/standard_logic/i97_1_lut ( .A(GNDI), 
    .B(GNDI), .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40206 
    \fftUnit/address_generator/standard_logic/mask_shift_4__I_0_i2_2_lut_3_lut 
    ( .A(A0), .B(B0), .C(GNDI), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40206 ( input A, B, C, D, output Z );

  LUT4 #("0xEE00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3343 ( input D1, C1, B1, 
    A1, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40207 
    \fftUnit/address_generator/standard_logic/mask_shift_4__I_0_i1_4_lut ( 
    .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40208 \fftUnit/address_generator/standard_logic/i9675_2_lut ( .A(A0), 
    .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40207 ( input A, B, C, D, output Z );

  LUT4 #("0xC888") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40208 ( input A, B, C, D, output Z );

  LUT4 #("0xFAFA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3345 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40209 
    \fftUnit/address_generator/standard_logic/mask_shift_4__I_0_i5_2_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40210 
    \fftUnit/address_generator/standard_logic/mask_shift_4__I_0_i3_4_lut ( 
    .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40209 ( input A, B, C, D, output Z );

  LUT4 #("0xFE00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40210 ( input A, B, C, D, output Z );

  LUT4 #("0xA888") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3347 ( input D1, C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40211 
    \fftUnit/address_generator/standard_logic/temp_b_5__I_0_2_i10_4_lut ( 
    .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40064 \fftUnit/i9592_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40211 ( input A, B, C, D, output Z );

  LUT4 #("0x7632") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3349 ( input D1, C1, B1, 
    A1, D0, C0, B0, A0, output F0, F1 );

  lut40212 \fftUnit/address_generator/standard_logic/i9716_2_lut_3_lut_4_lut 
    ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40213 
    \fftUnit/address_generator/standard_logic/mask_shift_4__I_0_i4_2_lut_3_lut_4_lut 
    ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40212 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40213 ( input A, B, C, D, output Z );

  LUT4 #("0xF0E0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3351 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40214 \fftUnit.butt.i10265_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40215 \fftUnit.butt.i10269_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40214 ( input A, B, C, D, output Z );

  LUT4 #("0x8808") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40215 ( input A, B, C, D, output Z );

  LUT4 #("0x80C0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3353 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40216 \fftUnit.butt.i10281_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40217 \fftUnit.butt.i10280_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40216 ( input A, B, C, D, output Z );

  LUT4 #("0x80A0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40217 ( input A, B, C, D, output Z );

  LUT4 #("0x8C00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3355 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40218 \fftUnit.butt.i10271_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40219 \fftUnit.butt.i10268_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40218 ( input A, B, C, D, output Z );

  LUT4 #("0x8A00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40219 ( input A, B, C, D, output Z );

  LUT4 #("0x80C0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3357 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40220 \fftUnit.butt.i10286_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40221 \fftUnit.butt.i10293_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40220 ( input A, B, C, D, output Z );

  LUT4 #("0xC040") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40221 ( input A, B, C, D, output Z );

  LUT4 #("0xA200") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3359 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40222 \fftUnit.butt.i10285_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40223 \fftUnit.butt.i10267_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40222 ( input A, B, C, D, output Z );

  LUT4 #("0xA020") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40223 ( input A, B, C, D, output Z );

  LUT4 #("0x8C00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3361 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40218 \fftUnit.butt.i10289_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40224 \fftUnit.butt.i10292_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40224 ( input A, B, C, D, output Z );

  LUT4 #("0xB000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3363 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40225 \fftUnit.butt.i10287_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40215 \fftUnit.butt.i10277_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40225 ( input A, B, C, D, output Z );

  LUT4 #("0x8808") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3365 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40226 \fftUnit.butt.i10295_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40227 \fftUnit.butt.i10273_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40226 ( input A, B, C, D, output Z );

  LUT4 #("0xA200") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40227 ( input A, B, C, D, output Z );

  LUT4 #("0x8808") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3367 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40216 \fftUnit.butt.i10290_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40223 \fftUnit.butt.i10274_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3369 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40228 \fftUnit.butt.i10282_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40229 \fftUnit.butt.i10279_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40228 ( input A, B, C, D, output Z );

  LUT4 #("0x80C0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40229 ( input A, B, C, D, output Z );

  LUT4 #("0xC040") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3371 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40216 \fftUnit.butt.i10276_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40230 \fftUnit.butt.i10266_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40230 ( input A, B, C, D, output Z );

  LUT4 #("0xC400") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3373 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40231 \fftUnit.butt.i10291_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40230 \fftUnit.butt.i10272_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40231 ( input A, B, C, D, output Z );

  LUT4 #("0x8A00") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3375 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40218 \fftUnit.butt.i10284_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40232 \fftUnit.butt.i10278_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40232 ( input A, B, C, D, output Z );

  LUT4 #("0x8088") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3377 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40233 \fftUnit.butt.i10270_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40215 \fftUnit.butt.i10288_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40233 ( input A, B, C, D, output Z );

  LUT4 #("0xD000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3379 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40234 \fftUnit.butt.i10296_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40227 \fftUnit.butt.i10294_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40234 ( input A, B, C, D, output Z );

  LUT4 #("0xB000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3381 ( input D1, C1, B1, A1, D0, C0, B0, A0, output 
    F0, F1 );

  lut40216 \fftUnit.butt.i10275_2_lut ( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40217 \fftUnit.butt.i10283_2_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module SLICE_3383 ( input DI1, D1, C1, B1, A1, D0, C0, B0, A0, CLK, output Q1, 
    F0, F1 );
  wire   VCCI, GNDI, DI1_dly, CLK_dly;

  lut40235 i1_4_lut( .A(A1), .B(B1), .C(C1), .D(D1), .Z(F1));
  lut40236 i10899_4_lut( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));
  ffsre20001 \fftUnit/processing ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(GNDI), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
  endspecify

endmodule

module lut40235 ( input A, B, C, D, output Z );

  LUT4 #("0x44F4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40236 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFE") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3386 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40237 \fftUnit/write_data_b_31__I_0_i17_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40238 \fftUnit/write_data_b_31__I_0_i19_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40237 ( input A, B, C, D, output Z );

  LUT4 #("0xFD08") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40238 ( input A, B, C, D, output Z );

  LUT4 #("0xFD08") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3387 ( input D1, C1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40239 \fftinReg/i9686_2_lut_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40240 \fftinReg/i9693_2_lut_3_lut ( .A(A0), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40239 ( input A, B, C, D, output Z );

  LUT4 #("0xF050") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40240 ( input A, B, C, D, output Z );

  LUT4 #("0xB0B0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3390 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40241 \fftUnit/write_data_b_31__I_0_i30_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40242 \fftUnit/write_data_b_31__I_0_i32_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40241 ( input A, B, C, D, output Z );

  LUT4 #("0xCEC4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40242 ( input A, B, C, D, output Z );

  LUT4 #("0xCCE4") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3391 ( input D1, C1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40243 \fftinReg/i9685_2_lut_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40244 \fftinReg/i9692_2_lut_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40243 ( input A, B, C, D, output Z );

  LUT4 #("0xAA0A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40244 ( input A, B, C, D, output Z );

  LUT4 #("0x88CC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3394 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40245 \fftUnit/write_data_b_31__I_0_i28_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40246 \fftUnit/write_data_b_31__I_0_i31_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40245 ( input A, B, C, D, output Z );

  LUT4 #("0xACAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40246 ( input A, B, C, D, output Z );

  LUT4 #("0xEF40") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3395 ( input D1, C1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40243 \fftinReg/i9691_2_lut_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40247 \fftinReg/i9684_2_lut_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40247 ( input A, B, C, D, output Z );

  LUT4 #("0xC0CC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3398 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40248 \fftUnit/write_data_b_31__I_0_i26_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40249 \fftUnit/write_data_b_31__I_0_i29_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40248 ( input A, B, C, D, output Z );

  LUT4 #("0xE2F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40249 ( input A, B, C, D, output Z );

  LUT4 #("0xFD20") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3399 ( input D1, C1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40250 \fftinReg/i9652_2_lut_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40179 \fftinReg/i9683_2_lut_3_lut ( .A(GNDI), .B(B0), .C(C0), .D(D0), 
    .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40250 ( input A, B, C, D, output Z );

  LUT4 #("0xA0AA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3402 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40248 \fftUnit/write_data_b_31__I_0_i24_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40251 \fftUnit/write_data_b_31__I_0_i27_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40251 ( input A, B, C, D, output Z );

  LUT4 #("0xE2F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3403 ( input D1, C1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40252 \fftinReg/i9680_2_lut_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40253 \fftinReg/write_0_I_0_3_lut_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40252 ( input A, B, C, D, output Z );

  LUT4 #("0xA0F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40253 ( input A, B, C, D, output Z );

  LUT4 #("0xCCAA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_counter_SLICE_3404 ( input C1, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40171 \fftUnit/counter/i9912_1_lut ( .A(GNDI), .B(GNDI), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40254 \fftUnit/counter/i1_2_lut ( .A(GNDI), .B(B0), .C(C0), .D(GNDI), 
    .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40254 ( input A, B, C, D, output Z );

  LUT4 #("0x3030") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3407 ( input C1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40255 \fftinReg/i9688_2_lut_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40244 \fftinReg/i9679_2_lut_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40255 ( input A, B, C, D, output Z );

  LUT4 #("0x8A8A") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3408 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40256 \fftUnit/write_data_b_31__I_0_i22_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40257 \fftUnit/write_data_b_31__I_0_i25_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40256 ( input A, B, C, D, output Z );

  LUT4 #("0xDC8C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40257 ( input A, B, C, D, output Z );

  LUT4 #("0xAAE2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3411 ( input D1, C1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40243 \fftinReg/i9681_2_lut_3_lut ( .A(A1), .B(GNDI), .C(C1), .D(D1), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40244 \fftinReg/i9689_2_lut_3_lut ( .A(A0), .B(B0), .C(GNDI), .D(D0), 
    .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3412 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40258 \fftUnit/write_data_b_31__I_0_i20_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40259 \fftUnit/write_data_b_31__I_0_i23_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40258 ( input A, B, C, D, output Z );

  LUT4 #("0xAAE2") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40259 ( input A, B, C, D, output Z );

  LUT4 #("0xEF20") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3415 ( input C1, B1, A1, D0, C0, A0, output F0, F1 );
  wire   GNDI;

  lut40260 \fftinReg/i9682_2_lut_3_lut ( .A(A1), .B(B1), .C(C1), .D(GNDI), 
    .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40261 \fftinReg/i9690_2_lut_3_lut ( .A(A0), .B(GNDI), .C(C0), .D(D0), 
    .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40260 ( input A, B, C, D, output Z );

  LUT4 #("0xD0D0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40261 ( input A, B, C, D, output Z );

  LUT4 #("0xA0AA") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3416 ( input D1, C1, B1, A1, D0, C0, B0, A0, output F0, 
    F1 );

  lut40262 \fftUnit/write_data_b_31__I_0_i18_4_lut ( .A(A1), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  lut40238 \fftUnit/write_data_b_31__I_0_i21_4_lut ( .A(A0), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40262 ( input A, B, C, D, output Z );

  LUT4 #("0xE4F0") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_mult_m_real_twiddle_SLICE_3421 ( input D1, C1, C0, B0, 
    output F0, F1 );
  wire   GNDI;

  lut40263 \fftUnit/butt/mult/m_real_twiddle/i10034_2_lut ( .A(GNDI), .B(GNDI), 
    .C(C1), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40264 \fftUnit/butt/mult/m_real_twiddle/i10032_2_lut ( .A(GNDI), .B(B0), 
    .C(C0), .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40263 ( input A, B, C, D, output Z );

  LUT4 #("0xF000") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40264 ( input A, B, C, D, output Z );

  LUT4 #("0x3C3C") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftinReg_SLICE_3427 ( input DI1, D1, B1, A1, D0, B0, LSR, CLK, output 
    Q1, F0, F1 );
  wire   GNDI, VCCI, DI1_dly, CLK_dly, LSR_dly;

  lut40097 \fftUnit/i9907_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40265 \fftinReg/i1_2_lut_2_lut_rep_1162 ( .A(GNDI), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));
  ffsre20001 \fftinReg/currState_c ( .D0(DI1_dly), .SP(VCCI), .CK(CLK_dly), 
    .LSR(LSR_dly), .Q(Q1));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (CLK => Q1) = (0:0:0,0:0:0);
    $setuphold (posedge CLK, DI1, 0:0:0, 0:0:0,,,, CLK_dly, DI1_dly);
    $setuphold (posedge CLK, LSR, 0:0:0, 0:0:0,,,, CLK_dly, LSR_dly);
  endspecify

endmodule

module lut40265 ( input A, B, C, D, output Z );

  LUT4 #("0xFF33") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_SLICE_3429 ( input D1, C1, B1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40072 \fftUnit/read_data_0_b_31__I_0_i9_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftUnit/read_data_0_b_31__I_0_i10_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_3430 ( input C0, A0, 
    output F0 );
  wire   GNDI;

  lut40208 \fftUnit/address_generator/standard_logic/i9666_2_lut ( .A(A0), 
    .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3433 ( input D1, C1, B1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40082 \fftUnit/read_data_0_b_31__I_0_i11_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40070 \fftUnit/read_data_0_b_31__I_0_i8_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3435 ( input C1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40066 \fftUnit/read_data_0_b_31__I_0_i12_3_lut ( .A(A1), .B(B1), .C(C1), 
    .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40056 \fftUnit/read_data_0_b_31__I_0_i7_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3437 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40084 \fftUnit/read_data_0_b_31__I_0_i13_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftUnit/read_data_0_b_31__I_0_i6_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3439 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40057 \fftUnit/read_data_0_b_31__I_0_i14_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40054 \fftUnit/read_data_0_b_31__I_0_i5_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3441 ( input D1, C1, B1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40082 \fftUnit/read_data_0_b_31__I_0_i15_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftUnit/read_data_0_b_31__I_0_i4_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3443 ( input D1, C1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40060 \fftUnit/read_data_0_b_31__I_0_i16_3_lut ( .A(A1), .B(GNDI), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40083 \fftUnit/read_data_0_b_31__I_0_i3_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3445 ( input D1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40091 \fftUnit/read_data_0_b_31__I_0_i1_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40076 \fftUnit/read_data_0_b_31__I_0_i2_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3448 ( input D1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40097 \fftUnit/read_data_0_b_31__I_0_i32_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40079 \fftUnit/read_data_0_b_31__I_0_i17_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3450 ( input D1, B1, A1, D0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40086 \fftUnit/read_data_0_b_31__I_0_i31_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40077 \fftUnit/read_data_0_b_31__I_0_i18_3_lut ( .A(A0), .B(B0), .C(GNDI), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3452 ( input D1, C1, B1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40072 \fftUnit/read_data_0_b_31__I_0_i30_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftUnit/read_data_0_b_31__I_0_i19_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3454 ( input D1, C1, B1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40062 \fftUnit/read_data_0_b_31__I_0_i29_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40081 \fftUnit/read_data_0_b_31__I_0_i20_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3456 ( input D1, B1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40097 \fftUnit/read_data_0_b_31__I_0_i28_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftUnit/read_data_0_b_31__I_0_i21_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3458 ( input D1, C1, B1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40062 \fftUnit/read_data_0_b_31__I_0_i27_3_lut ( .A(GNDI), .B(B1), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40069 \fftUnit/read_data_0_b_31__I_0_i22_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3460 ( input D1, C1, A1, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40060 \fftUnit/read_data_0_b_31__I_0_i26_3_lut ( .A(A1), .B(GNDI), .C(C1), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40061 \fftUnit/read_data_0_b_31__I_0_i23_3_lut ( .A(A0), .B(B0), .C(C0), 
    .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3462 ( input D1, B1, A1, D0, C0, B0, output F0, F1 );
  wire   GNDI;

  lut40091 \fftUnit/read_data_0_b_31__I_0_i25_3_lut ( .A(A1), .B(B1), .C(GNDI), 
    .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40088 \fftUnit/read_data_0_b_31__I_0_i24_3_lut ( .A(GNDI), .B(B0), .C(C0), 
    .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_SLICE_3467 ( input D1, B1, A1, D0, C0, B0, A0, output F0, F1 );
  wire   GNDI;

  lut40266 \fftUnit/i1_2_lut_3_lut ( .A(A1), .B(B1), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40267 \fftUnit/i11132_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B1 => F1) = (0:0:0,0:0:0);
    (A1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40266 ( input A, B, C, D, output Z );

  LUT4 #("0xEECC") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40267 ( input A, B, C, D, output Z );

  LUT4 #("0x0040") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3469 ( input B1, A0, 
    output F0, F1 );
  wire   GNDI;

  lut4 \fftUnit/address_generator/standard_logic/sub_4_inv_0_i4_1_lut ( 
    .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40268 \fftUnit/address_generator/standard_logic/sub_4_inv_0_i6_1_lut ( 
    .A(A0), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40268 ( input A, B, C, D, output Z );

  LUT4 #("0x5555") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_address_generator_standard_logic_SLICE_3471 ( input A0, output 
    F0 );
  wire   GNDI;

  lut40268 \fftUnit/address_generator/standard_logic/i98_1_lut ( .A(A0), 
    .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module SLICE_3473 ( output F0 );
  wire   GNDI;

  lut40269 i2( .A(GNDI), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
  endspecify

endmodule

module lut40269 ( input A, B, C, D, output Z );

  LUT4 #("0xFFFF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module spi_SLICE_3475 ( input D0, C0, B0, A0, output F0 );

  lut40037 \spi/qdelayed_I_1_3_lut_4_lut ( .A(A0), .B(B0), .C(C0), .D(D0), 
    .Z(F0));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3477 ( input D1, B0, output F0, F1 );
  wire   GNDI;

  lut40270 \fftUnit/butt/imag_a_15__I_0_inv_0_i3_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40271 \fftUnit/butt/real_a_15__I_0_inv_0_i2_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40270 ( input A, B, C, D, output Z );

  LUT4 #("0x00FF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module lut40271 ( input A, B, C, D, output Z );

  LUT4 #("0x3333") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3478 ( input A1, B0, output F0, F1 );
  wire   GNDI;

  lut40272 \fftUnit/butt/real_a_15__I_0_inv_0_i7_1_lut ( .A(A1), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40271 \fftUnit/butt/real_a_15__I_0_inv_0_i1_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40272 ( input A, B, C, D, output Z );

  LUT4 #("0x5555") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3479 ( input C1, A0, output F0, F1 );
  wire   GNDI;

  lut40171 \fftUnit/butt/real_a_15__I_0_inv_0_i3_1_lut ( .A(GNDI), .B(GNDI), 
    .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40268 \fftUnit/butt/real_a_15__I_0_inv_0_i4_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3481 ( input A0, output F0 );
  wire   GNDI;

  lut40268 \fftUnit/butt/real_a_15__I_0_inv_0_i6_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3482 ( input C1, A0, output F0, F1 );
  wire   GNDI;

  lut40171 \fftUnit/butt/real_a_15__I_0_inv_0_i8_1_lut ( .A(GNDI), .B(GNDI), 
    .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40268 \fftUnit/butt/real_a_15__I_0_inv_0_i5_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3485 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/real_a_15__I_0_inv_0_i10_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40273 ( input A, B, C, D, output Z );

  LUT4 #("0x00FF") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3486 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/real_a_15__I_0_inv_0_i9_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3487 ( input C0, output F0 );
  wire   GNDI;

  lut40274 \fftUnit/butt/real_a_15__I_0_inv_0_i12_1_lut ( .A(GNDI), .B(GNDI), 
    .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module lut40274 ( input A, B, C, D, output Z );

  LUT4 #("0x0F0F") INST10( .A(A), .B(B), .C(C), .D(D), .Z(Z));
endmodule

module fftUnit_butt_SLICE_3488 ( input D1, A0, output F0, F1 );
  wire   GNDI;

  lut40270 \fftUnit/butt/real_a_15__I_0_inv_0_i13_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40268 \fftUnit/butt/real_a_15__I_0_inv_0_i11_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3489 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/real_a_15__I_0_inv_0_i14_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3491 ( input C0, output F0 );
  wire   GNDI;

  lut40274 \fftUnit/butt/real_a_15__I_0_inv_0_i16_1_lut ( .A(GNDI), .B(GNDI), 
    .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3492 ( input C0, output F0 );
  wire   GNDI;

  lut40274 \fftUnit/butt/real_a_15__I_0_inv_0_i15_1_lut ( .A(GNDI), .B(GNDI), 
    .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3493 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/imag_a_15__I_0_inv_0_i2_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3494 ( input C1, D0, output F0, F1 );
  wire   GNDI;

  lut40171 \fftUnit/butt/imag_a_15__I_0_inv_0_i4_1_lut ( .A(GNDI), .B(GNDI), 
    .C(C1), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40273 \fftUnit/butt/imag_a_15__I_0_inv_0_i1_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));

  specify
    (C1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3497 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/imag_a_15__I_0_inv_0_i6_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3498 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/imag_a_15__I_0_inv_0_i5_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3499 ( input A0, output F0 );
  wire   GNDI;

  lut40268 \fftUnit/butt/imag_a_15__I_0_inv_0_i8_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3500 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/imag_a_15__I_0_inv_0_i7_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3501 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/imag_a_15__I_0_inv_0_i10_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3502 ( input B1, B0, output F0, F1 );
  wire   GNDI;

  lut4 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i8_1_lut ( 
    .A(GNDI), .B(B1), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40271 \fftUnit/butt/imag_a_15__I_0_inv_0_i9_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (B1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3503 ( input D1, D0, output F0, F1 );
  wire   GNDI;

  lut40270 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i5_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40273 \fftUnit/butt/imag_a_15__I_0_inv_0_i12_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3504 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/imag_a_15__I_0_inv_0_i11_1_lut ( .A(GNDI), .B(GNDI), 
    .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3505 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/imag_a_15__I_0_inv_0_i14_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3506 ( input D1, B0, output F0, F1 );
  wire   GNDI;

  lut40270 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i15_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40271 \fftUnit/butt/imag_a_15__I_0_inv_0_i13_1_lut ( .A(GNDI), .B(B0), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3507 ( input A0, output F0 );
  wire   GNDI;

  lut40268 \fftUnit/butt/imag_a_15__I_0_inv_0_i16_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_SLICE_3508 ( input D1, A0, output F0, F1 );
  wire   GNDI;

  lut40270 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i6_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40268 \fftUnit/butt/imag_a_15__I_0_inv_0_i15_1_lut ( .A(A0), .B(GNDI), 
    .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (A0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3509 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i1_1_lut ( 
    .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3510 ( input A1, B0, output F0, F1 );
  wire   GNDI;

  lut40272 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i14_1_lut ( 
    .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40271 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i3_1_lut ( 
    .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3511 ( input C0, output F0 );
  wire   GNDI;

  lut40274 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i2_1_lut ( 
    .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3513 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i4_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3514 ( input C0, output F0 );
  wire   GNDI;

  lut40274 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i7_1_lut ( 
    .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3516 ( input A1, B0, output F0, F1 );
  wire   GNDI;

  lut40272 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i12_1_lut ( 
    .A(A1), .B(GNDI), .C(GNDI), .D(GNDI), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40271 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i9_1_lut ( 
    .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));

  specify
    (A1 => F1) = (0:0:0,0:0:0);
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3518 ( input D1, C0, output F0, F1 );
  wire   GNDI;

  lut40270 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i13_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D1), .Z(F1));
  gnd DRIVEGND( .PWR0(GNDI));
  lut40274 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i11_1_lut ( 
    .A(GNDI), .B(GNDI), .C(C0), .D(GNDI), .Z(F0));

  specify
    (D1 => F1) = (0:0:0,0:0:0);
    (C0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3519 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i10_1_lut ( 
    .A(GNDI), .B(B0), .C(GNDI), .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_SLICE_3524 ( input D0, output F0 );
  wire   GNDI;

  lut40273 \fftUnit/butt/mult/real_b_real_twiddle_15__I_0_inv_0_i16_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_SLICE_3525 ( input B0, output F0 );
  wire   GNDI;

  lut40271 \fftUnit/butt/mult/m_real/i10046_1_lut ( .A(GNDI), .B(B0), .C(GNDI), 
    .D(GNDI), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (B0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_address_generator_standard_logic_SLICE_3526 ( input D0, output 
    F0 );
  wire   GNDI;

  lut40273 \fftUnit/address_generator/standard_logic/sub_4_inv_0_i5_1_lut ( 
    .A(GNDI), .B(GNDI), .C(GNDI), .D(D0), .Z(F0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (D0 => F0) = (0:0:0,0:0:0);
  endspecify

endmodule

module spi_fft_in_i0 ( input PADDI, INCLK, output DI0 );
  wire   GNDI, VCCI, PADDI_dly, INCLK_dly;

  IOL_B_B \spi/fft_in_i0 ( .PADDI(PADDI_dly), .DO1(GNDI), .DO0(GNDI), 
    .CE(VCCI), .IOLTO(GNDI), .HOLD(GNDI), .INCLK(INCLK_dly), .OUTCLK(GNDI), 
    .PADDO(), .PADDT(), .DI1(), .DI0(DI0));
  gnd DRIVEGND( .PWR0(GNDI));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (INCLK => DI0) = (0:0:0,0:0:0);
    $setuphold (posedge INCLK, PADDI, 0:0:0, 0:0:0,,,, INCLK_dly, PADDI_dly);
  endspecify

endmodule

module IOL_B_B ( input PADDI, DO1, DO0, CE, IOLTO, HOLD, INCLK, OUTCLK, 
    output PADDO, PADDT, DI1, DI0 );

  IOL_B INST10( .PADDI(PADDI), .DO1(DO1), .DO0(DO0), .CE(CE), .IOLTO(IOLTO), 
    .HOLD(HOLD), .INCLK(INCLK), .OUTCLK(OUTCLK), .PADDO(PADDO), .PADDT(PADDT), 
    .DI1(DI1), .DI0(DI0));
  defparam INST10.LATCHIN = "NONE_REG";
  defparam INST10.DDROUT = "NO";
endmodule

module fftUnit_twiddle_gen_mux_10 ( input RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, RCLKE, RCLK, RE, WCLKE, output RDATA15, RDATA14, RDATA13, RDATA12, 
    RDATA11, RDATA10, RDATA9, RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, 
    RDATA2, RDATA1, RDATA0 );
  wire   GNDI;

  EBR_B_B \fftUnit/twiddle_gen/mux_10 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(GNDI), 
    .RADDR4(RADDR4), .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), 
    .RADDR0(RADDR0), .WADDR10(GNDI), .WADDR9(GNDI), .WADDR8(GNDI), 
    .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(GNDI), .WADDR4(GNDI), .WADDR3(GNDI), 
    .WADDR2(GNDI), .WADDR1(GNDI), .WADDR0(GNDI), .MASK_N15(GNDI), 
    .MASK_N14(GNDI), .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), 
    .MASK_N10(GNDI), .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), 
    .MASK_N6(GNDI), .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), 
    .MASK_N2(GNDI), .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(GNDI), 
    .WDATA14(GNDI), .WDATA13(GNDI), .WDATA12(GNDI), .WDATA11(GNDI), 
    .WDATA10(GNDI), .WDATA9(GNDI), .WDATA8(GNDI), .WDATA7(GNDI), .WDATA6(GNDI), 
    .WDATA5(GNDI), .WDATA4(GNDI), .WDATA3(GNDI), .WDATA2(GNDI), .WDATA1(GNDI), 
    .WDATA0(GNDI), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(GNDI), .WE(GNDI), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));
endmodule

module EBR_B_B ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, RADDR4, 
    RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, WADDR6, 
    WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0C8B18F8252730FB3C56471C51335A8162F16A6C70E176407A7C7D897F617FFF";

    defparam INST10.INIT_1 = "0x809F8277858489C08F1F95949D0FA57FAECDB8E4C3AACF05DAD9E708F3750000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_twiddle_gen_mux_9 ( input RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, RCLKE, RCLK, RE, WCLKE, output RDATA15, RDATA14, RDATA13, RDATA12, 
    RDATA11, RDATA10, RDATA9, RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, 
    RDATA2, RDATA1, RDATA0 );
  wire   GNDI;

  EBR_B0275 \fftUnit/twiddle_gen/mux_9 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(GNDI), 
    .RADDR4(RADDR4), .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), 
    .RADDR0(RADDR0), .WADDR10(GNDI), .WADDR9(GNDI), .WADDR8(GNDI), 
    .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(GNDI), .WADDR4(GNDI), .WADDR3(GNDI), 
    .WADDR2(GNDI), .WADDR1(GNDI), .WADDR0(GNDI), .MASK_N15(GNDI), 
    .MASK_N14(GNDI), .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), 
    .MASK_N10(GNDI), .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), 
    .MASK_N6(GNDI), .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), 
    .MASK_N2(GNDI), .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(GNDI), 
    .WDATA14(GNDI), .WDATA13(GNDI), .WDATA12(GNDI), .WDATA11(GNDI), 
    .WDATA10(GNDI), .WDATA9(GNDI), .WDATA8(GNDI), .WDATA7(GNDI), .WDATA6(GNDI), 
    .WDATA5(GNDI), .WDATA4(GNDI), .WDATA3(GNDI), .WDATA2(GNDI), .WDATA1(GNDI), 
    .WDATA0(GNDI), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(GNDI), .WE(GNDI), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));
endmodule

module EBR_B0275 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x809F8277858489C08F1F95949D0FA57FAECDB8E4C3AACF05DAD9E708F3750000";

    defparam INST10.INIT_1 = "0xF375E708DAD9CF05C3AAB8E4AECDA57F9D0F95948F1F89C085848277809F8001";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram1_b_mem1 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0276 \fftUnit/ram1_b/mem1 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0276 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram1_b_mem0 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0277 \fftUnit/ram1_b/mem0 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0277 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram1_a_mem1 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0278 \fftUnit/ram1_a/mem1 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0278 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram1_a_mem0 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0279 \fftUnit/ram1_a/mem0 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0279 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram0_b_mem0 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0280 \fftUnit/ram0_b/mem0 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0280 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram0_b_mem1 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0281 \fftUnit/ram0_b/mem1 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0281 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram0_a_mem1 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0282 \fftUnit/ram0_a/mem1 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0282 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module fftUnit_ram0_a_mem0 ( input RADDR5, RADDR4, RADDR3, RADDR2, RADDR1, 
    RADDR0, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );
  wire   GNDI, RADDR5_dly, RCLK_dly, RADDR4_dly, RADDR3_dly, RADDR2_dly, 
         RADDR1_dly, RADDR0_dly, WADDR5_dly, WCLK_dly, WADDR4_dly, WADDR3_dly, 
         WADDR2_dly, WADDR1_dly, WADDR0_dly, WDATA15_dly, WDATA14_dly, 
         WDATA13_dly, WDATA12_dly, WDATA11_dly, WDATA10_dly, WDATA9_dly, 
         WDATA8_dly, WDATA7_dly, WDATA6_dly, WDATA5_dly, WDATA4_dly, 
         WDATA3_dly, WDATA2_dly, WDATA1_dly, WDATA0_dly, RCLKE_dly, RE_dly, 
         WCLKE_dly, WE_dly;

  EBR_B0283 \fftUnit/ram0_a/mem0 ( .RADDR10(GNDI), .RADDR9(GNDI), 
    .RADDR8(GNDI), .RADDR7(GNDI), .RADDR6(GNDI), .RADDR5(RADDR5_dly), 
    .RADDR4(RADDR4_dly), .RADDR3(RADDR3_dly), .RADDR2(RADDR2_dly), 
    .RADDR1(RADDR1_dly), .RADDR0(RADDR0_dly), .WADDR10(GNDI), .WADDR9(GNDI), 
    .WADDR8(GNDI), .WADDR7(GNDI), .WADDR6(GNDI), .WADDR5(WADDR5_dly), 
    .WADDR4(WADDR4_dly), .WADDR3(WADDR3_dly), .WADDR2(WADDR2_dly), 
    .WADDR1(WADDR1_dly), .WADDR0(WADDR0_dly), .MASK_N15(GNDI), .MASK_N14(GNDI), 
    .MASK_N13(GNDI), .MASK_N12(GNDI), .MASK_N11(GNDI), .MASK_N10(GNDI), 
    .MASK_N9(GNDI), .MASK_N8(GNDI), .MASK_N7(GNDI), .MASK_N6(GNDI), 
    .MASK_N5(GNDI), .MASK_N4(GNDI), .MASK_N3(GNDI), .MASK_N2(GNDI), 
    .MASK_N1(GNDI), .MASK_N0(GNDI), .WDATA15(WDATA15_dly), 
    .WDATA14(WDATA14_dly), .WDATA13(WDATA13_dly), .WDATA12(WDATA12_dly), 
    .WDATA11(WDATA11_dly), .WDATA10(WDATA10_dly), .WDATA9(WDATA9_dly), 
    .WDATA8(WDATA8_dly), .WDATA7(WDATA7_dly), .WDATA6(WDATA6_dly), 
    .WDATA5(WDATA5_dly), .WDATA4(WDATA4_dly), .WDATA3(WDATA3_dly), 
    .WDATA2(WDATA2_dly), .WDATA1(WDATA1_dly), .WDATA0(WDATA0_dly), 
    .RCLKE(RCLKE_dly), .RCLK(RCLK_dly), .RE(RE_dly), .WCLKE(WCLKE_dly), 
    .WCLK(WCLK_dly), .WE(WE_dly), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (RCLK => RDATA15) = (0:0:0,0:0:0);
    (RCLK => RDATA14) = (0:0:0,0:0:0);
    (RCLK => RDATA13) = (0:0:0,0:0:0);
    (RCLK => RDATA12) = (0:0:0,0:0:0);
    (RCLK => RDATA11) = (0:0:0,0:0:0);
    (RCLK => RDATA10) = (0:0:0,0:0:0);
    (RCLK => RDATA9) = (0:0:0,0:0:0);
    (RCLK => RDATA8) = (0:0:0,0:0:0);
    (RCLK => RDATA7) = (0:0:0,0:0:0);
    (RCLK => RDATA6) = (0:0:0,0:0:0);
    (RCLK => RDATA5) = (0:0:0,0:0:0);
    (RCLK => RDATA4) = (0:0:0,0:0:0);
    (RCLK => RDATA3) = (0:0:0,0:0:0);
    (RCLK => RDATA2) = (0:0:0,0:0:0);
    (RCLK => RDATA1) = (0:0:0,0:0:0);
    (RCLK => RDATA0) = (0:0:0,0:0:0);
    $setuphold (posedge RCLK, RADDR5, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR5_dly);
    $setuphold (posedge RCLK, RADDR4, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR4_dly);
    $setuphold (posedge RCLK, RADDR3, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR3_dly);
    $setuphold (posedge RCLK, RADDR2, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR2_dly);
    $setuphold (posedge RCLK, RADDR1, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR1_dly);
    $setuphold (posedge RCLK, RADDR0, 0:0:0, 0:0:0,,,, RCLK_dly, RADDR0_dly);
    $setuphold (posedge WCLK, WADDR5, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR5_dly);
    $setuphold (posedge WCLK, WADDR4, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR4_dly);
    $setuphold (posedge WCLK, WADDR3, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR3_dly);
    $setuphold (posedge WCLK, WADDR2, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR2_dly);
    $setuphold (posedge WCLK, WADDR1, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR1_dly);
    $setuphold (posedge WCLK, WADDR0, 0:0:0, 0:0:0,,,, WCLK_dly, WADDR0_dly);
    $setuphold 
      (posedge WCLK, WDATA15, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA15_dly);
    $setuphold 
      (posedge WCLK, WDATA14, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA14_dly);
    $setuphold 
      (posedge WCLK, WDATA13, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA13_dly);
    $setuphold 
      (posedge WCLK, WDATA12, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA12_dly);
    $setuphold 
      (posedge WCLK, WDATA11, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA11_dly);
    $setuphold 
      (posedge WCLK, WDATA10, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA10_dly);
    $setuphold (posedge WCLK, WDATA9, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA9_dly);
    $setuphold (posedge WCLK, WDATA8, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA8_dly);
    $setuphold (posedge WCLK, WDATA7, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA7_dly);
    $setuphold (posedge WCLK, WDATA6, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA6_dly);
    $setuphold (posedge WCLK, WDATA5, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA5_dly);
    $setuphold (posedge WCLK, WDATA4, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA4_dly);
    $setuphold (posedge WCLK, WDATA3, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA3_dly);
    $setuphold (posedge WCLK, WDATA2, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA2_dly);
    $setuphold (posedge WCLK, WDATA1, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA1_dly);
    $setuphold (posedge WCLK, WDATA0, 0:0:0, 0:0:0,,,, WCLK_dly, WDATA0_dly);
    $setuphold (posedge RCLK, RCLKE, 0:0:0, 0:0:0,,,, RCLK_dly, RCLKE_dly);
    $setuphold (posedge RCLK, RE, 0:0:0, 0:0:0,,,, RCLK_dly, RE_dly);
    $setuphold (posedge WCLK, WCLKE, 0:0:0, 0:0:0,,,, WCLK_dly, WCLKE_dly);
    $setuphold (posedge WCLK, WE, 0:0:0, 0:0:0,,,, WCLK_dly, WE_dly);
    $width (posedge RCLK, 0:0:0);
    $width (negedge RCLK, 0:0:0);
    $width (posedge WCLK, 0:0:0);
    $width (negedge WCLK, 0:0:0);
  endspecify

endmodule

module EBR_B0283 ( input RADDR10, RADDR9, RADDR8, RADDR7, RADDR6, RADDR5, 
    RADDR4, RADDR3, RADDR2, RADDR1, RADDR0, WADDR10, WADDR9, WADDR8, WADDR7, 
    WADDR6, WADDR5, WADDR4, WADDR3, WADDR2, WADDR1, WADDR0, MASK_N15, MASK_N14, 
    MASK_N13, MASK_N12, MASK_N11, MASK_N10, MASK_N9, MASK_N8, MASK_N7, MASK_N6, 
    MASK_N5, MASK_N4, MASK_N3, MASK_N2, MASK_N1, MASK_N0, WDATA15, WDATA14, 
    WDATA13, WDATA12, WDATA11, WDATA10, WDATA9, WDATA8, WDATA7, WDATA6, WDATA5, 
    WDATA4, WDATA3, WDATA2, WDATA1, WDATA0, RCLKE, RCLK, RE, WCLKE, WCLK, WE, 
    output RDATA15, RDATA14, RDATA13, RDATA12, RDATA11, RDATA10, RDATA9, 
    RDATA8, RDATA7, RDATA6, RDATA5, RDATA4, RDATA3, RDATA2, RDATA1, RDATA0 );

  EBR_B INST10( .RADDR10(RADDR10), .RADDR9(RADDR9), .RADDR8(RADDR8), 
    .RADDR7(RADDR7), .RADDR6(RADDR6), .RADDR5(RADDR5), .RADDR4(RADDR4), 
    .RADDR3(RADDR3), .RADDR2(RADDR2), .RADDR1(RADDR1), .RADDR0(RADDR0), 
    .WADDR10(WADDR10), .WADDR9(WADDR9), .WADDR8(WADDR8), .WADDR7(WADDR7), 
    .WADDR6(WADDR6), .WADDR5(WADDR5), .WADDR4(WADDR4), .WADDR3(WADDR3), 
    .WADDR2(WADDR2), .WADDR1(WADDR1), .WADDR0(WADDR0), .MASK_N15(MASK_N15), 
    .MASK_N14(MASK_N14), .MASK_N13(MASK_N13), .MASK_N12(MASK_N12), 
    .MASK_N11(MASK_N11), .MASK_N10(MASK_N10), .MASK_N9(MASK_N9), 
    .MASK_N8(MASK_N8), .MASK_N7(MASK_N7), .MASK_N6(MASK_N6), .MASK_N5(MASK_N5), 
    .MASK_N4(MASK_N4), .MASK_N3(MASK_N3), .MASK_N2(MASK_N2), .MASK_N1(MASK_N1), 
    .MASK_N0(MASK_N0), .WDATA15(WDATA15), .WDATA14(WDATA14), .WDATA13(WDATA13), 
    .WDATA12(WDATA12), .WDATA11(WDATA11), .WDATA10(WDATA10), .WDATA9(WDATA9), 
    .WDATA8(WDATA8), .WDATA7(WDATA7), .WDATA6(WDATA6), .WDATA5(WDATA5), 
    .WDATA4(WDATA4), .WDATA3(WDATA3), .WDATA2(WDATA2), .WDATA1(WDATA1), 
    .WDATA0(WDATA0), .RCLKE(RCLKE), .RCLK(RCLK), .RE(RE), .WCLKE(WCLKE), 
    .WCLK(WCLK), .WE(WE), .RDATA15(RDATA15), .RDATA14(RDATA14), 
    .RDATA13(RDATA13), .RDATA12(RDATA12), .RDATA11(RDATA11), .RDATA10(RDATA10), 
    .RDATA9(RDATA9), .RDATA8(RDATA8), .RDATA7(RDATA7), .RDATA6(RDATA6), 
    .RDATA5(RDATA5), .RDATA4(RDATA4), .RDATA3(RDATA3), .RDATA2(RDATA2), 
    .RDATA1(RDATA1), .RDATA0(RDATA0));
  defparam INST10.DATA_WIDTH_W = "16";
  defparam INST10.DATA_WIDTH_R = "16";

    defparam INST10.INIT_0 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_1 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_2 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_3 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_4 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_5 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_6 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_7 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_8 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_9 = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_A = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_B = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_C = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_D = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_E = "0x0000000000000000000000000000000000000000000000000000000000000000";

    defparam INST10.INIT_F = "0x0000000000000000000000000000000000000000000000000000000000000000";
endmodule

module reset ( output PADDI, input reset );
  wire   GNDI;

  BB_B_B \fftUnit/counter/reset_pad.bb_inst ( .T_N(GNDI), .I(GNDI), .O(PADDI), 
    .B(reset));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (reset => PADDI) = (0:0:0,0:0:0);
  endspecify

endmodule

module BB_B_B ( input T_N, I, output O, inout B );

  BB_B INST10( .T_N(T_N), .I(I), .O(O), .B(B));
endmodule

module fftUnit_butt_mult_m_real_twiddle_in1_15__I_0 ( input A15, A14, A13, A12, 
    A11, A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0, B15, B14, B13, B12, B11, 
    B10, B9, B8, B7, B6, B5, B4, B3, B2, B1, B0, output O30, O29, O28, O27, 
    O26, O25, O24, O23, O22, O21, O20, O19, O18, O17, O16, O15, O14 );
  wire   GNDI;

  MAC16_B \fftUnit/butt/mult/m_real_twiddle/in1_15__I_0 ( .CLK(GNDI), 
    .CE(GNDI), .C15(GNDI), .C14(GNDI), .C13(GNDI), .C12(GNDI), .C11(GNDI), 
    .C10(GNDI), .C9(GNDI), .C8(GNDI), .C7(GNDI), .C6(GNDI), .C5(GNDI), 
    .C4(GNDI), .C3(GNDI), .C2(GNDI), .C1(GNDI), .C0(GNDI), .A15(A15), 
    .A14(A14), .A13(A13), .A12(A12), .A11(A11), .A10(A10), .A9(A9), .A8(A8), 
    .A7(A7), .A6(A6), .A5(A5), .A4(A4), .A3(A3), .A2(A2), .A1(A1), .A0(A0), 
    .B15(B15), .B14(B14), .B13(B13), .B12(B12), .B11(B11), .B10(B10), .B9(B9), 
    .B8(B8), .B7(B7), .B6(B6), .B5(B5), .B4(B4), .B3(B3), .B2(B2), .B1(B1), 
    .B0(B0), .D15(GNDI), .D14(GNDI), .D13(GNDI), .D12(GNDI), .D11(GNDI), 
    .D10(GNDI), .D9(GNDI), .D8(GNDI), .D7(GNDI), .D6(GNDI), .D5(GNDI), 
    .D4(GNDI), .D3(GNDI), .D2(GNDI), .D1(GNDI), .D0(GNDI), .AHOLD(GNDI), 
    .BHOLD(GNDI), .CHOLD(GNDI), .DHOLD(GNDI), .IRSTTOP(GNDI), .IRSTBOT(GNDI), 
    .ORSTTOP(GNDI), .ORSTBOT(GNDI), .OLOADTOP(GNDI), .OLOADBOT(GNDI), 
    .ADDSUBTOP(GNDI), .ADDSUBBOT(GNDI), .OHOLDTOP(GNDI), .OHOLDBOT(GNDI), 
    .CI(GNDI), .ACCUMCI(GNDI), .SIGNEXTIN(GNDI), .O31(), .O30(O30), .O29(O29), 
    .O28(O28), .O27(O27), .O26(O26), .O25(O25), .O24(O24), .O23(O23), 
    .O22(O22), .O21(O21), .O20(O20), .O19(O19), .O18(O18), .O17(O17), 
    .O16(O16), .O15(O15), .O14(O14), .O13(), .O12(), .O11(), .O10(), .O9(), 
    .O8(), .O7(), .O6(), .O5(), .O4(), .O3(), .O2(), .O1(), .O0(), .CO(), 
    .ACCUMCO(), .SIGNEXTOUT());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A15 => O30) = (0:0:0,0:0:0);
    (A15 => O29) = (0:0:0,0:0:0);
    (A15 => O28) = (0:0:0,0:0:0);
    (A15 => O27) = (0:0:0,0:0:0);
    (A15 => O26) = (0:0:0,0:0:0);
    (A15 => O25) = (0:0:0,0:0:0);
    (A15 => O24) = (0:0:0,0:0:0);
    (A15 => O23) = (0:0:0,0:0:0);
    (A15 => O22) = (0:0:0,0:0:0);
    (A15 => O21) = (0:0:0,0:0:0);
    (A15 => O20) = (0:0:0,0:0:0);
    (A15 => O19) = (0:0:0,0:0:0);
    (A15 => O18) = (0:0:0,0:0:0);
    (A15 => O17) = (0:0:0,0:0:0);
    (A15 => O16) = (0:0:0,0:0:0);
    (A15 => O15) = (0:0:0,0:0:0);
    (A14 => O30) = (0:0:0,0:0:0);
    (A14 => O29) = (0:0:0,0:0:0);
    (A14 => O28) = (0:0:0,0:0:0);
    (A14 => O27) = (0:0:0,0:0:0);
    (A14 => O26) = (0:0:0,0:0:0);
    (A14 => O25) = (0:0:0,0:0:0);
    (A14 => O24) = (0:0:0,0:0:0);
    (A14 => O23) = (0:0:0,0:0:0);
    (A14 => O22) = (0:0:0,0:0:0);
    (A14 => O21) = (0:0:0,0:0:0);
    (A14 => O20) = (0:0:0,0:0:0);
    (A14 => O19) = (0:0:0,0:0:0);
    (A14 => O18) = (0:0:0,0:0:0);
    (A14 => O17) = (0:0:0,0:0:0);
    (A14 => O16) = (0:0:0,0:0:0);
    (A14 => O15) = (0:0:0,0:0:0);
    (A14 => O14) = (0:0:0,0:0:0);
    (A13 => O30) = (0:0:0,0:0:0);
    (A13 => O29) = (0:0:0,0:0:0);
    (A13 => O28) = (0:0:0,0:0:0);
    (A13 => O27) = (0:0:0,0:0:0);
    (A13 => O26) = (0:0:0,0:0:0);
    (A13 => O25) = (0:0:0,0:0:0);
    (A13 => O24) = (0:0:0,0:0:0);
    (A13 => O23) = (0:0:0,0:0:0);
    (A13 => O22) = (0:0:0,0:0:0);
    (A13 => O21) = (0:0:0,0:0:0);
    (A13 => O20) = (0:0:0,0:0:0);
    (A13 => O19) = (0:0:0,0:0:0);
    (A13 => O18) = (0:0:0,0:0:0);
    (A13 => O17) = (0:0:0,0:0:0);
    (A13 => O16) = (0:0:0,0:0:0);
    (A13 => O15) = (0:0:0,0:0:0);
    (A13 => O14) = (0:0:0,0:0:0);
    (A12 => O30) = (0:0:0,0:0:0);
    (A12 => O29) = (0:0:0,0:0:0);
    (A12 => O28) = (0:0:0,0:0:0);
    (A12 => O27) = (0:0:0,0:0:0);
    (A12 => O26) = (0:0:0,0:0:0);
    (A12 => O25) = (0:0:0,0:0:0);
    (A12 => O24) = (0:0:0,0:0:0);
    (A12 => O23) = (0:0:0,0:0:0);
    (A12 => O22) = (0:0:0,0:0:0);
    (A12 => O21) = (0:0:0,0:0:0);
    (A12 => O20) = (0:0:0,0:0:0);
    (A12 => O19) = (0:0:0,0:0:0);
    (A12 => O18) = (0:0:0,0:0:0);
    (A12 => O17) = (0:0:0,0:0:0);
    (A12 => O16) = (0:0:0,0:0:0);
    (A12 => O15) = (0:0:0,0:0:0);
    (A12 => O14) = (0:0:0,0:0:0);
    (A11 => O30) = (0:0:0,0:0:0);
    (A11 => O29) = (0:0:0,0:0:0);
    (A11 => O28) = (0:0:0,0:0:0);
    (A11 => O27) = (0:0:0,0:0:0);
    (A11 => O26) = (0:0:0,0:0:0);
    (A11 => O25) = (0:0:0,0:0:0);
    (A11 => O24) = (0:0:0,0:0:0);
    (A11 => O23) = (0:0:0,0:0:0);
    (A11 => O22) = (0:0:0,0:0:0);
    (A11 => O21) = (0:0:0,0:0:0);
    (A11 => O20) = (0:0:0,0:0:0);
    (A11 => O19) = (0:0:0,0:0:0);
    (A11 => O18) = (0:0:0,0:0:0);
    (A11 => O17) = (0:0:0,0:0:0);
    (A11 => O16) = (0:0:0,0:0:0);
    (A11 => O15) = (0:0:0,0:0:0);
    (A11 => O14) = (0:0:0,0:0:0);
    (A10 => O30) = (0:0:0,0:0:0);
    (A10 => O29) = (0:0:0,0:0:0);
    (A10 => O28) = (0:0:0,0:0:0);
    (A10 => O27) = (0:0:0,0:0:0);
    (A10 => O26) = (0:0:0,0:0:0);
    (A10 => O25) = (0:0:0,0:0:0);
    (A10 => O24) = (0:0:0,0:0:0);
    (A10 => O23) = (0:0:0,0:0:0);
    (A10 => O22) = (0:0:0,0:0:0);
    (A10 => O21) = (0:0:0,0:0:0);
    (A10 => O20) = (0:0:0,0:0:0);
    (A10 => O19) = (0:0:0,0:0:0);
    (A10 => O18) = (0:0:0,0:0:0);
    (A10 => O17) = (0:0:0,0:0:0);
    (A10 => O16) = (0:0:0,0:0:0);
    (A10 => O15) = (0:0:0,0:0:0);
    (A10 => O14) = (0:0:0,0:0:0);
    (A9 => O30) = (0:0:0,0:0:0);
    (A9 => O29) = (0:0:0,0:0:0);
    (A9 => O28) = (0:0:0,0:0:0);
    (A9 => O27) = (0:0:0,0:0:0);
    (A9 => O26) = (0:0:0,0:0:0);
    (A9 => O25) = (0:0:0,0:0:0);
    (A9 => O24) = (0:0:0,0:0:0);
    (A9 => O23) = (0:0:0,0:0:0);
    (A9 => O22) = (0:0:0,0:0:0);
    (A9 => O21) = (0:0:0,0:0:0);
    (A9 => O20) = (0:0:0,0:0:0);
    (A9 => O19) = (0:0:0,0:0:0);
    (A9 => O18) = (0:0:0,0:0:0);
    (A9 => O17) = (0:0:0,0:0:0);
    (A9 => O16) = (0:0:0,0:0:0);
    (A9 => O15) = (0:0:0,0:0:0);
    (A9 => O14) = (0:0:0,0:0:0);
    (A8 => O30) = (0:0:0,0:0:0);
    (A8 => O29) = (0:0:0,0:0:0);
    (A8 => O28) = (0:0:0,0:0:0);
    (A8 => O27) = (0:0:0,0:0:0);
    (A8 => O26) = (0:0:0,0:0:0);
    (A8 => O25) = (0:0:0,0:0:0);
    (A8 => O24) = (0:0:0,0:0:0);
    (A8 => O23) = (0:0:0,0:0:0);
    (A8 => O22) = (0:0:0,0:0:0);
    (A8 => O21) = (0:0:0,0:0:0);
    (A8 => O20) = (0:0:0,0:0:0);
    (A8 => O19) = (0:0:0,0:0:0);
    (A8 => O18) = (0:0:0,0:0:0);
    (A8 => O17) = (0:0:0,0:0:0);
    (A8 => O16) = (0:0:0,0:0:0);
    (A8 => O15) = (0:0:0,0:0:0);
    (A8 => O14) = (0:0:0,0:0:0);
    (A7 => O30) = (0:0:0,0:0:0);
    (A7 => O29) = (0:0:0,0:0:0);
    (A7 => O28) = (0:0:0,0:0:0);
    (A7 => O27) = (0:0:0,0:0:0);
    (A7 => O26) = (0:0:0,0:0:0);
    (A7 => O25) = (0:0:0,0:0:0);
    (A7 => O24) = (0:0:0,0:0:0);
    (A7 => O23) = (0:0:0,0:0:0);
    (A7 => O22) = (0:0:0,0:0:0);
    (A7 => O21) = (0:0:0,0:0:0);
    (A7 => O20) = (0:0:0,0:0:0);
    (A7 => O19) = (0:0:0,0:0:0);
    (A7 => O18) = (0:0:0,0:0:0);
    (A7 => O17) = (0:0:0,0:0:0);
    (A7 => O16) = (0:0:0,0:0:0);
    (A7 => O15) = (0:0:0,0:0:0);
    (A7 => O14) = (0:0:0,0:0:0);
    (A6 => O30) = (0:0:0,0:0:0);
    (A6 => O29) = (0:0:0,0:0:0);
    (A6 => O28) = (0:0:0,0:0:0);
    (A6 => O27) = (0:0:0,0:0:0);
    (A6 => O26) = (0:0:0,0:0:0);
    (A6 => O25) = (0:0:0,0:0:0);
    (A6 => O24) = (0:0:0,0:0:0);
    (A6 => O23) = (0:0:0,0:0:0);
    (A6 => O22) = (0:0:0,0:0:0);
    (A6 => O21) = (0:0:0,0:0:0);
    (A6 => O20) = (0:0:0,0:0:0);
    (A6 => O19) = (0:0:0,0:0:0);
    (A6 => O18) = (0:0:0,0:0:0);
    (A6 => O17) = (0:0:0,0:0:0);
    (A6 => O16) = (0:0:0,0:0:0);
    (A6 => O15) = (0:0:0,0:0:0);
    (A6 => O14) = (0:0:0,0:0:0);
    (A5 => O30) = (0:0:0,0:0:0);
    (A5 => O29) = (0:0:0,0:0:0);
    (A5 => O28) = (0:0:0,0:0:0);
    (A5 => O27) = (0:0:0,0:0:0);
    (A5 => O26) = (0:0:0,0:0:0);
    (A5 => O25) = (0:0:0,0:0:0);
    (A5 => O24) = (0:0:0,0:0:0);
    (A5 => O23) = (0:0:0,0:0:0);
    (A5 => O22) = (0:0:0,0:0:0);
    (A5 => O21) = (0:0:0,0:0:0);
    (A5 => O20) = (0:0:0,0:0:0);
    (A5 => O19) = (0:0:0,0:0:0);
    (A5 => O18) = (0:0:0,0:0:0);
    (A5 => O17) = (0:0:0,0:0:0);
    (A5 => O16) = (0:0:0,0:0:0);
    (A5 => O15) = (0:0:0,0:0:0);
    (A5 => O14) = (0:0:0,0:0:0);
    (A4 => O30) = (0:0:0,0:0:0);
    (A4 => O29) = (0:0:0,0:0:0);
    (A4 => O28) = (0:0:0,0:0:0);
    (A4 => O27) = (0:0:0,0:0:0);
    (A4 => O26) = (0:0:0,0:0:0);
    (A4 => O25) = (0:0:0,0:0:0);
    (A4 => O24) = (0:0:0,0:0:0);
    (A4 => O23) = (0:0:0,0:0:0);
    (A4 => O22) = (0:0:0,0:0:0);
    (A4 => O21) = (0:0:0,0:0:0);
    (A4 => O20) = (0:0:0,0:0:0);
    (A4 => O19) = (0:0:0,0:0:0);
    (A4 => O18) = (0:0:0,0:0:0);
    (A4 => O17) = (0:0:0,0:0:0);
    (A4 => O16) = (0:0:0,0:0:0);
    (A4 => O15) = (0:0:0,0:0:0);
    (A4 => O14) = (0:0:0,0:0:0);
    (A3 => O30) = (0:0:0,0:0:0);
    (A3 => O29) = (0:0:0,0:0:0);
    (A3 => O28) = (0:0:0,0:0:0);
    (A3 => O27) = (0:0:0,0:0:0);
    (A3 => O26) = (0:0:0,0:0:0);
    (A3 => O25) = (0:0:0,0:0:0);
    (A3 => O24) = (0:0:0,0:0:0);
    (A3 => O23) = (0:0:0,0:0:0);
    (A3 => O22) = (0:0:0,0:0:0);
    (A3 => O21) = (0:0:0,0:0:0);
    (A3 => O20) = (0:0:0,0:0:0);
    (A3 => O19) = (0:0:0,0:0:0);
    (A3 => O18) = (0:0:0,0:0:0);
    (A3 => O17) = (0:0:0,0:0:0);
    (A3 => O16) = (0:0:0,0:0:0);
    (A3 => O15) = (0:0:0,0:0:0);
    (A3 => O14) = (0:0:0,0:0:0);
    (A2 => O30) = (0:0:0,0:0:0);
    (A2 => O29) = (0:0:0,0:0:0);
    (A2 => O28) = (0:0:0,0:0:0);
    (A2 => O27) = (0:0:0,0:0:0);
    (A2 => O26) = (0:0:0,0:0:0);
    (A2 => O25) = (0:0:0,0:0:0);
    (A2 => O24) = (0:0:0,0:0:0);
    (A2 => O23) = (0:0:0,0:0:0);
    (A2 => O22) = (0:0:0,0:0:0);
    (A2 => O21) = (0:0:0,0:0:0);
    (A2 => O20) = (0:0:0,0:0:0);
    (A2 => O19) = (0:0:0,0:0:0);
    (A2 => O18) = (0:0:0,0:0:0);
    (A2 => O17) = (0:0:0,0:0:0);
    (A2 => O16) = (0:0:0,0:0:0);
    (A2 => O15) = (0:0:0,0:0:0);
    (A2 => O14) = (0:0:0,0:0:0);
    (A1 => O30) = (0:0:0,0:0:0);
    (A1 => O29) = (0:0:0,0:0:0);
    (A1 => O28) = (0:0:0,0:0:0);
    (A1 => O27) = (0:0:0,0:0:0);
    (A1 => O26) = (0:0:0,0:0:0);
    (A1 => O25) = (0:0:0,0:0:0);
    (A1 => O24) = (0:0:0,0:0:0);
    (A1 => O23) = (0:0:0,0:0:0);
    (A1 => O22) = (0:0:0,0:0:0);
    (A1 => O21) = (0:0:0,0:0:0);
    (A1 => O20) = (0:0:0,0:0:0);
    (A1 => O19) = (0:0:0,0:0:0);
    (A1 => O18) = (0:0:0,0:0:0);
    (A1 => O17) = (0:0:0,0:0:0);
    (A1 => O16) = (0:0:0,0:0:0);
    (A1 => O15) = (0:0:0,0:0:0);
    (A1 => O14) = (0:0:0,0:0:0);
    (A0 => O30) = (0:0:0,0:0:0);
    (A0 => O29) = (0:0:0,0:0:0);
    (A0 => O28) = (0:0:0,0:0:0);
    (A0 => O27) = (0:0:0,0:0:0);
    (A0 => O26) = (0:0:0,0:0:0);
    (A0 => O25) = (0:0:0,0:0:0);
    (A0 => O24) = (0:0:0,0:0:0);
    (A0 => O23) = (0:0:0,0:0:0);
    (A0 => O22) = (0:0:0,0:0:0);
    (A0 => O21) = (0:0:0,0:0:0);
    (A0 => O20) = (0:0:0,0:0:0);
    (A0 => O19) = (0:0:0,0:0:0);
    (A0 => O18) = (0:0:0,0:0:0);
    (A0 => O17) = (0:0:0,0:0:0);
    (A0 => O16) = (0:0:0,0:0:0);
    (A0 => O15) = (0:0:0,0:0:0);
    (A0 => O14) = (0:0:0,0:0:0);
    (B15 => O30) = (0:0:0,0:0:0);
    (B15 => O29) = (0:0:0,0:0:0);
    (B15 => O28) = (0:0:0,0:0:0);
    (B15 => O27) = (0:0:0,0:0:0);
    (B15 => O26) = (0:0:0,0:0:0);
    (B15 => O25) = (0:0:0,0:0:0);
    (B15 => O24) = (0:0:0,0:0:0);
    (B15 => O23) = (0:0:0,0:0:0);
    (B15 => O22) = (0:0:0,0:0:0);
    (B15 => O21) = (0:0:0,0:0:0);
    (B15 => O20) = (0:0:0,0:0:0);
    (B15 => O19) = (0:0:0,0:0:0);
    (B15 => O18) = (0:0:0,0:0:0);
    (B15 => O17) = (0:0:0,0:0:0);
    (B15 => O16) = (0:0:0,0:0:0);
    (B15 => O15) = (0:0:0,0:0:0);
    (B14 => O30) = (0:0:0,0:0:0);
    (B14 => O29) = (0:0:0,0:0:0);
    (B14 => O28) = (0:0:0,0:0:0);
    (B14 => O27) = (0:0:0,0:0:0);
    (B14 => O26) = (0:0:0,0:0:0);
    (B14 => O25) = (0:0:0,0:0:0);
    (B14 => O24) = (0:0:0,0:0:0);
    (B14 => O23) = (0:0:0,0:0:0);
    (B14 => O22) = (0:0:0,0:0:0);
    (B14 => O21) = (0:0:0,0:0:0);
    (B14 => O20) = (0:0:0,0:0:0);
    (B14 => O19) = (0:0:0,0:0:0);
    (B14 => O18) = (0:0:0,0:0:0);
    (B14 => O17) = (0:0:0,0:0:0);
    (B14 => O16) = (0:0:0,0:0:0);
    (B14 => O15) = (0:0:0,0:0:0);
    (B14 => O14) = (0:0:0,0:0:0);
    (B13 => O30) = (0:0:0,0:0:0);
    (B13 => O29) = (0:0:0,0:0:0);
    (B13 => O28) = (0:0:0,0:0:0);
    (B13 => O27) = (0:0:0,0:0:0);
    (B13 => O26) = (0:0:0,0:0:0);
    (B13 => O25) = (0:0:0,0:0:0);
    (B13 => O24) = (0:0:0,0:0:0);
    (B13 => O23) = (0:0:0,0:0:0);
    (B13 => O22) = (0:0:0,0:0:0);
    (B13 => O21) = (0:0:0,0:0:0);
    (B13 => O20) = (0:0:0,0:0:0);
    (B13 => O19) = (0:0:0,0:0:0);
    (B13 => O18) = (0:0:0,0:0:0);
    (B13 => O17) = (0:0:0,0:0:0);
    (B13 => O16) = (0:0:0,0:0:0);
    (B13 => O15) = (0:0:0,0:0:0);
    (B13 => O14) = (0:0:0,0:0:0);
    (B12 => O30) = (0:0:0,0:0:0);
    (B12 => O29) = (0:0:0,0:0:0);
    (B12 => O28) = (0:0:0,0:0:0);
    (B12 => O27) = (0:0:0,0:0:0);
    (B12 => O26) = (0:0:0,0:0:0);
    (B12 => O25) = (0:0:0,0:0:0);
    (B12 => O24) = (0:0:0,0:0:0);
    (B12 => O23) = (0:0:0,0:0:0);
    (B12 => O22) = (0:0:0,0:0:0);
    (B12 => O21) = (0:0:0,0:0:0);
    (B12 => O20) = (0:0:0,0:0:0);
    (B12 => O19) = (0:0:0,0:0:0);
    (B12 => O18) = (0:0:0,0:0:0);
    (B12 => O17) = (0:0:0,0:0:0);
    (B12 => O16) = (0:0:0,0:0:0);
    (B12 => O15) = (0:0:0,0:0:0);
    (B12 => O14) = (0:0:0,0:0:0);
    (B11 => O30) = (0:0:0,0:0:0);
    (B11 => O29) = (0:0:0,0:0:0);
    (B11 => O28) = (0:0:0,0:0:0);
    (B11 => O27) = (0:0:0,0:0:0);
    (B11 => O26) = (0:0:0,0:0:0);
    (B11 => O25) = (0:0:0,0:0:0);
    (B11 => O24) = (0:0:0,0:0:0);
    (B11 => O23) = (0:0:0,0:0:0);
    (B11 => O22) = (0:0:0,0:0:0);
    (B11 => O21) = (0:0:0,0:0:0);
    (B11 => O20) = (0:0:0,0:0:0);
    (B11 => O19) = (0:0:0,0:0:0);
    (B11 => O18) = (0:0:0,0:0:0);
    (B11 => O17) = (0:0:0,0:0:0);
    (B11 => O16) = (0:0:0,0:0:0);
    (B11 => O15) = (0:0:0,0:0:0);
    (B11 => O14) = (0:0:0,0:0:0);
    (B10 => O30) = (0:0:0,0:0:0);
    (B10 => O29) = (0:0:0,0:0:0);
    (B10 => O28) = (0:0:0,0:0:0);
    (B10 => O27) = (0:0:0,0:0:0);
    (B10 => O26) = (0:0:0,0:0:0);
    (B10 => O25) = (0:0:0,0:0:0);
    (B10 => O24) = (0:0:0,0:0:0);
    (B10 => O23) = (0:0:0,0:0:0);
    (B10 => O22) = (0:0:0,0:0:0);
    (B10 => O21) = (0:0:0,0:0:0);
    (B10 => O20) = (0:0:0,0:0:0);
    (B10 => O19) = (0:0:0,0:0:0);
    (B10 => O18) = (0:0:0,0:0:0);
    (B10 => O17) = (0:0:0,0:0:0);
    (B10 => O16) = (0:0:0,0:0:0);
    (B10 => O15) = (0:0:0,0:0:0);
    (B10 => O14) = (0:0:0,0:0:0);
    (B9 => O30) = (0:0:0,0:0:0);
    (B9 => O29) = (0:0:0,0:0:0);
    (B9 => O28) = (0:0:0,0:0:0);
    (B9 => O27) = (0:0:0,0:0:0);
    (B9 => O26) = (0:0:0,0:0:0);
    (B9 => O25) = (0:0:0,0:0:0);
    (B9 => O24) = (0:0:0,0:0:0);
    (B9 => O23) = (0:0:0,0:0:0);
    (B9 => O22) = (0:0:0,0:0:0);
    (B9 => O21) = (0:0:0,0:0:0);
    (B9 => O20) = (0:0:0,0:0:0);
    (B9 => O19) = (0:0:0,0:0:0);
    (B9 => O18) = (0:0:0,0:0:0);
    (B9 => O17) = (0:0:0,0:0:0);
    (B9 => O16) = (0:0:0,0:0:0);
    (B9 => O15) = (0:0:0,0:0:0);
    (B9 => O14) = (0:0:0,0:0:0);
    (B8 => O30) = (0:0:0,0:0:0);
    (B8 => O29) = (0:0:0,0:0:0);
    (B8 => O28) = (0:0:0,0:0:0);
    (B8 => O27) = (0:0:0,0:0:0);
    (B8 => O26) = (0:0:0,0:0:0);
    (B8 => O25) = (0:0:0,0:0:0);
    (B8 => O24) = (0:0:0,0:0:0);
    (B8 => O23) = (0:0:0,0:0:0);
    (B8 => O22) = (0:0:0,0:0:0);
    (B8 => O21) = (0:0:0,0:0:0);
    (B8 => O20) = (0:0:0,0:0:0);
    (B8 => O19) = (0:0:0,0:0:0);
    (B8 => O18) = (0:0:0,0:0:0);
    (B8 => O17) = (0:0:0,0:0:0);
    (B8 => O16) = (0:0:0,0:0:0);
    (B8 => O15) = (0:0:0,0:0:0);
    (B8 => O14) = (0:0:0,0:0:0);
    (B7 => O30) = (0:0:0,0:0:0);
    (B7 => O29) = (0:0:0,0:0:0);
    (B7 => O28) = (0:0:0,0:0:0);
    (B7 => O27) = (0:0:0,0:0:0);
    (B7 => O26) = (0:0:0,0:0:0);
    (B7 => O25) = (0:0:0,0:0:0);
    (B7 => O24) = (0:0:0,0:0:0);
    (B7 => O23) = (0:0:0,0:0:0);
    (B7 => O22) = (0:0:0,0:0:0);
    (B7 => O21) = (0:0:0,0:0:0);
    (B7 => O20) = (0:0:0,0:0:0);
    (B7 => O19) = (0:0:0,0:0:0);
    (B7 => O18) = (0:0:0,0:0:0);
    (B7 => O17) = (0:0:0,0:0:0);
    (B7 => O16) = (0:0:0,0:0:0);
    (B7 => O15) = (0:0:0,0:0:0);
    (B7 => O14) = (0:0:0,0:0:0);
    (B6 => O30) = (0:0:0,0:0:0);
    (B6 => O29) = (0:0:0,0:0:0);
    (B6 => O28) = (0:0:0,0:0:0);
    (B6 => O27) = (0:0:0,0:0:0);
    (B6 => O26) = (0:0:0,0:0:0);
    (B6 => O25) = (0:0:0,0:0:0);
    (B6 => O24) = (0:0:0,0:0:0);
    (B6 => O23) = (0:0:0,0:0:0);
    (B6 => O22) = (0:0:0,0:0:0);
    (B6 => O21) = (0:0:0,0:0:0);
    (B6 => O20) = (0:0:0,0:0:0);
    (B6 => O19) = (0:0:0,0:0:0);
    (B6 => O18) = (0:0:0,0:0:0);
    (B6 => O17) = (0:0:0,0:0:0);
    (B6 => O16) = (0:0:0,0:0:0);
    (B6 => O15) = (0:0:0,0:0:0);
    (B6 => O14) = (0:0:0,0:0:0);
    (B5 => O30) = (0:0:0,0:0:0);
    (B5 => O29) = (0:0:0,0:0:0);
    (B5 => O28) = (0:0:0,0:0:0);
    (B5 => O27) = (0:0:0,0:0:0);
    (B5 => O26) = (0:0:0,0:0:0);
    (B5 => O25) = (0:0:0,0:0:0);
    (B5 => O24) = (0:0:0,0:0:0);
    (B5 => O23) = (0:0:0,0:0:0);
    (B5 => O22) = (0:0:0,0:0:0);
    (B5 => O21) = (0:0:0,0:0:0);
    (B5 => O20) = (0:0:0,0:0:0);
    (B5 => O19) = (0:0:0,0:0:0);
    (B5 => O18) = (0:0:0,0:0:0);
    (B5 => O17) = (0:0:0,0:0:0);
    (B5 => O16) = (0:0:0,0:0:0);
    (B5 => O15) = (0:0:0,0:0:0);
    (B5 => O14) = (0:0:0,0:0:0);
    (B4 => O30) = (0:0:0,0:0:0);
    (B4 => O29) = (0:0:0,0:0:0);
    (B4 => O28) = (0:0:0,0:0:0);
    (B4 => O27) = (0:0:0,0:0:0);
    (B4 => O26) = (0:0:0,0:0:0);
    (B4 => O25) = (0:0:0,0:0:0);
    (B4 => O24) = (0:0:0,0:0:0);
    (B4 => O23) = (0:0:0,0:0:0);
    (B4 => O22) = (0:0:0,0:0:0);
    (B4 => O21) = (0:0:0,0:0:0);
    (B4 => O20) = (0:0:0,0:0:0);
    (B4 => O19) = (0:0:0,0:0:0);
    (B4 => O18) = (0:0:0,0:0:0);
    (B4 => O17) = (0:0:0,0:0:0);
    (B4 => O16) = (0:0:0,0:0:0);
    (B4 => O15) = (0:0:0,0:0:0);
    (B4 => O14) = (0:0:0,0:0:0);
    (B3 => O30) = (0:0:0,0:0:0);
    (B3 => O29) = (0:0:0,0:0:0);
    (B3 => O28) = (0:0:0,0:0:0);
    (B3 => O27) = (0:0:0,0:0:0);
    (B3 => O26) = (0:0:0,0:0:0);
    (B3 => O25) = (0:0:0,0:0:0);
    (B3 => O24) = (0:0:0,0:0:0);
    (B3 => O23) = (0:0:0,0:0:0);
    (B3 => O22) = (0:0:0,0:0:0);
    (B3 => O21) = (0:0:0,0:0:0);
    (B3 => O20) = (0:0:0,0:0:0);
    (B3 => O19) = (0:0:0,0:0:0);
    (B3 => O18) = (0:0:0,0:0:0);
    (B3 => O17) = (0:0:0,0:0:0);
    (B3 => O16) = (0:0:0,0:0:0);
    (B3 => O15) = (0:0:0,0:0:0);
    (B3 => O14) = (0:0:0,0:0:0);
    (B2 => O30) = (0:0:0,0:0:0);
    (B2 => O29) = (0:0:0,0:0:0);
    (B2 => O28) = (0:0:0,0:0:0);
    (B2 => O27) = (0:0:0,0:0:0);
    (B2 => O26) = (0:0:0,0:0:0);
    (B2 => O25) = (0:0:0,0:0:0);
    (B2 => O24) = (0:0:0,0:0:0);
    (B2 => O23) = (0:0:0,0:0:0);
    (B2 => O22) = (0:0:0,0:0:0);
    (B2 => O21) = (0:0:0,0:0:0);
    (B2 => O20) = (0:0:0,0:0:0);
    (B2 => O19) = (0:0:0,0:0:0);
    (B2 => O18) = (0:0:0,0:0:0);
    (B2 => O17) = (0:0:0,0:0:0);
    (B2 => O16) = (0:0:0,0:0:0);
    (B2 => O15) = (0:0:0,0:0:0);
    (B2 => O14) = (0:0:0,0:0:0);
    (B1 => O30) = (0:0:0,0:0:0);
    (B1 => O29) = (0:0:0,0:0:0);
    (B1 => O28) = (0:0:0,0:0:0);
    (B1 => O27) = (0:0:0,0:0:0);
    (B1 => O26) = (0:0:0,0:0:0);
    (B1 => O25) = (0:0:0,0:0:0);
    (B1 => O24) = (0:0:0,0:0:0);
    (B1 => O23) = (0:0:0,0:0:0);
    (B1 => O22) = (0:0:0,0:0:0);
    (B1 => O21) = (0:0:0,0:0:0);
    (B1 => O20) = (0:0:0,0:0:0);
    (B1 => O19) = (0:0:0,0:0:0);
    (B1 => O18) = (0:0:0,0:0:0);
    (B1 => O17) = (0:0:0,0:0:0);
    (B1 => O16) = (0:0:0,0:0:0);
    (B1 => O15) = (0:0:0,0:0:0);
    (B1 => O14) = (0:0:0,0:0:0);
    (B0 => O30) = (0:0:0,0:0:0);
    (B0 => O29) = (0:0:0,0:0:0);
    (B0 => O28) = (0:0:0,0:0:0);
    (B0 => O27) = (0:0:0,0:0:0);
    (B0 => O26) = (0:0:0,0:0:0);
    (B0 => O25) = (0:0:0,0:0:0);
    (B0 => O24) = (0:0:0,0:0:0);
    (B0 => O23) = (0:0:0,0:0:0);
    (B0 => O22) = (0:0:0,0:0:0);
    (B0 => O21) = (0:0:0,0:0:0);
    (B0 => O20) = (0:0:0,0:0:0);
    (B0 => O19) = (0:0:0,0:0:0);
    (B0 => O18) = (0:0:0,0:0:0);
    (B0 => O17) = (0:0:0,0:0:0);
    (B0 => O16) = (0:0:0,0:0:0);
    (B0 => O15) = (0:0:0,0:0:0);
    (B0 => O14) = (0:0:0,0:0:0);
  endspecify

endmodule

module MAC16_B ( input CLK, CE, C15, C14, C13, C12, C11, C10, C9, C8, C7, C6, 
    C5, C4, C3, C2, C1, C0, A15, A14, A13, A12, A11, A10, A9, A8, A7, A6, A5, 
    A4, A3, A2, A1, A0, B15, B14, B13, B12, B11, B10, B9, B8, B7, B6, B5, B4, 
    B3, B2, B1, B0, D15, D14, D13, D12, D11, D10, D9, D8, D7, D6, D5, D4, D3, 
    D2, D1, D0, AHOLD, BHOLD, CHOLD, DHOLD, IRSTTOP, IRSTBOT, ORSTTOP, ORSTBOT, 
    OLOADTOP, OLOADBOT, ADDSUBTOP, ADDSUBBOT, OHOLDTOP, OHOLDBOT, CI, ACCUMCI, 
    SIGNEXTIN, output O31, O30, O29, O28, O27, O26, O25, O24, O23, O22, O21, 
    O20, O19, O18, O17, O16, O15, O14, O13, O12, O11, O10, O9, O8, O7, O6, O5, 
    O4, O3, O2, O1, O0, CO, ACCUMCO, SIGNEXTOUT );

  MAC16 INST10( .CLK(CLK), .CE(CE), .C15(C15), .C14(C14), .C13(C13), .C12(C12), 
    .C11(C11), .C10(C10), .C9(C9), .C8(C8), .C7(C7), .C6(C6), .C5(C5), .C4(C4), 
    .C3(C3), .C2(C2), .C1(C1), .C0(C0), .A15(A15), .A14(A14), .A13(A13), 
    .A12(A12), .A11(A11), .A10(A10), .A9(A9), .A8(A8), .A7(A7), .A6(A6), 
    .A5(A5), .A4(A4), .A3(A3), .A2(A2), .A1(A1), .A0(A0), .B15(B15), .B14(B14), 
    .B13(B13), .B12(B12), .B11(B11), .B10(B10), .B9(B9), .B8(B8), .B7(B7), 
    .B6(B6), .B5(B5), .B4(B4), .B3(B3), .B2(B2), .B1(B1), .B0(B0), .D15(D15), 
    .D14(D14), .D13(D13), .D12(D12), .D11(D11), .D10(D10), .D9(D9), .D8(D8), 
    .D7(D7), .D6(D6), .D5(D5), .D4(D4), .D3(D3), .D2(D2), .D1(D1), .D0(D0), 
    .AHOLD(AHOLD), .BHOLD(BHOLD), .CHOLD(CHOLD), .DHOLD(DHOLD), 
    .IRSTTOP(IRSTTOP), .IRSTBOT(IRSTBOT), .ORSTTOP(ORSTTOP), .ORSTBOT(ORSTBOT), 
    .OLOADTOP(OLOADTOP), .OLOADBOT(OLOADBOT), .ADDSUBTOP(ADDSUBTOP), 
    .ADDSUBBOT(ADDSUBBOT), .OHOLDTOP(OHOLDTOP), .OHOLDBOT(OHOLDBOT), .CI(CI), 
    .ACCUMCI(ACCUMCI), .SIGNEXTIN(SIGNEXTIN), .O31(O31), .O30(O30), .O29(O29), 
    .O28(O28), .O27(O27), .O26(O26), .O25(O25), .O24(O24), .O23(O23), 
    .O22(O22), .O21(O21), .O20(O20), .O19(O19), .O18(O18), .O17(O17), 
    .O16(O16), .O15(O15), .O14(O14), .O13(O13), .O12(O12), .O11(O11), 
    .O10(O10), .O9(O9), .O8(O8), .O7(O7), .O6(O6), .O5(O5), .O4(O4), .O3(O3), 
    .O2(O2), .O1(O1), .O0(O0), .CO(CO), .ACCUMCO(ACCUMCO), 
    .SIGNEXTOUT(SIGNEXTOUT));
  defparam INST10.NEG_TRIGGER = "0b0";
  defparam INST10.A_REG = "0b0";
  defparam INST10.B_REG = "0b0";
  defparam INST10.C_REG = "0b0";
  defparam INST10.D_REG = "0b0";
  defparam INST10.TOP_8x8_MULT_REG = "0b0";
  defparam INST10.BOT_8x8_MULT_REG = "0b0";
  defparam INST10.PIPELINE_16x16_MULT_REG1 = "0b0";
  defparam INST10.PIPELINE_16x16_MULT_REG2 = "0b0";
  defparam INST10.TOPOUTPUT_SELECT = "0b11";
  defparam INST10.TOPADDSUB_LOWERINPUT = "0b00";
  defparam INST10.TOPADDSUB_UPPERINPUT = "0b0";
  defparam INST10.TOPADDSUB_CARRYSELECT = "0b00";
  defparam INST10.BOTOUTPUT_SELECT = "0b11";
  defparam INST10.BOTADDSUB_LOWERINPUT = "0b00";
  defparam INST10.BOTADDSUB_UPPERINPUT = "0b0";
  defparam INST10.BOTADDSUB_CARRYSELECT = "0b00";
  defparam INST10.MODE_8x8 = "0b0";
  defparam INST10.A_SIGNED = "0b1";
  defparam INST10.B_SIGNED = "0b1";
endmodule

module fftUnit_butt_mult_m_real_b_in1_15__I_0 ( input A15, A14, A13, A12, A11, 
    A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0, B15, B14, B13, B12, B11, B10, 
    B9, B8, B7, B6, B5, B4, B3, B2, B1, B0, output O30, O29, O28, O27, O26, 
    O25, O24, O23, O22, O21, O20, O19, O18, O17, O16, O15, O14 );
  wire   GNDI;

  MAC16_B \fftUnit/butt/mult/m_real_b/in1_15__I_0 ( .CLK(GNDI), .CE(GNDI), 
    .C15(GNDI), .C14(GNDI), .C13(GNDI), .C12(GNDI), .C11(GNDI), .C10(GNDI), 
    .C9(GNDI), .C8(GNDI), .C7(GNDI), .C6(GNDI), .C5(GNDI), .C4(GNDI), 
    .C3(GNDI), .C2(GNDI), .C1(GNDI), .C0(GNDI), .A15(A15), .A14(A14), 
    .A13(A13), .A12(A12), .A11(A11), .A10(A10), .A9(A9), .A8(A8), .A7(A7), 
    .A6(A6), .A5(A5), .A4(A4), .A3(A3), .A2(A2), .A1(A1), .A0(A0), .B15(B15), 
    .B14(B14), .B13(B13), .B12(B12), .B11(B11), .B10(B10), .B9(B9), .B8(B8), 
    .B7(B7), .B6(B6), .B5(B5), .B4(B4), .B3(B3), .B2(B2), .B1(B1), .B0(B0), 
    .D15(GNDI), .D14(GNDI), .D13(GNDI), .D12(GNDI), .D11(GNDI), .D10(GNDI), 
    .D9(GNDI), .D8(GNDI), .D7(GNDI), .D6(GNDI), .D5(GNDI), .D4(GNDI), 
    .D3(GNDI), .D2(GNDI), .D1(GNDI), .D0(GNDI), .AHOLD(GNDI), .BHOLD(GNDI), 
    .CHOLD(GNDI), .DHOLD(GNDI), .IRSTTOP(GNDI), .IRSTBOT(GNDI), .ORSTTOP(GNDI), 
    .ORSTBOT(GNDI), .OLOADTOP(GNDI), .OLOADBOT(GNDI), .ADDSUBTOP(GNDI), 
    .ADDSUBBOT(GNDI), .OHOLDTOP(GNDI), .OHOLDBOT(GNDI), .CI(GNDI), 
    .ACCUMCI(GNDI), .SIGNEXTIN(GNDI), .O31(), .O30(O30), .O29(O29), .O28(O28), 
    .O27(O27), .O26(O26), .O25(O25), .O24(O24), .O23(O23), .O22(O22), 
    .O21(O21), .O20(O20), .O19(O19), .O18(O18), .O17(O17), .O16(O16), 
    .O15(O15), .O14(O14), .O13(), .O12(), .O11(), .O10(), .O9(), .O8(), .O7(), 
    .O6(), .O5(), .O4(), .O3(), .O2(), .O1(), .O0(), .CO(), .ACCUMCO(), 
    .SIGNEXTOUT());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A15 => O30) = (0:0:0,0:0:0);
    (A15 => O29) = (0:0:0,0:0:0);
    (A15 => O28) = (0:0:0,0:0:0);
    (A15 => O27) = (0:0:0,0:0:0);
    (A15 => O26) = (0:0:0,0:0:0);
    (A15 => O25) = (0:0:0,0:0:0);
    (A15 => O24) = (0:0:0,0:0:0);
    (A15 => O23) = (0:0:0,0:0:0);
    (A15 => O22) = (0:0:0,0:0:0);
    (A15 => O21) = (0:0:0,0:0:0);
    (A15 => O20) = (0:0:0,0:0:0);
    (A15 => O19) = (0:0:0,0:0:0);
    (A15 => O18) = (0:0:0,0:0:0);
    (A15 => O17) = (0:0:0,0:0:0);
    (A15 => O16) = (0:0:0,0:0:0);
    (A15 => O15) = (0:0:0,0:0:0);
    (A14 => O30) = (0:0:0,0:0:0);
    (A14 => O29) = (0:0:0,0:0:0);
    (A14 => O28) = (0:0:0,0:0:0);
    (A14 => O27) = (0:0:0,0:0:0);
    (A14 => O26) = (0:0:0,0:0:0);
    (A14 => O25) = (0:0:0,0:0:0);
    (A14 => O24) = (0:0:0,0:0:0);
    (A14 => O23) = (0:0:0,0:0:0);
    (A14 => O22) = (0:0:0,0:0:0);
    (A14 => O21) = (0:0:0,0:0:0);
    (A14 => O20) = (0:0:0,0:0:0);
    (A14 => O19) = (0:0:0,0:0:0);
    (A14 => O18) = (0:0:0,0:0:0);
    (A14 => O17) = (0:0:0,0:0:0);
    (A14 => O16) = (0:0:0,0:0:0);
    (A14 => O15) = (0:0:0,0:0:0);
    (A14 => O14) = (0:0:0,0:0:0);
    (A13 => O30) = (0:0:0,0:0:0);
    (A13 => O29) = (0:0:0,0:0:0);
    (A13 => O28) = (0:0:0,0:0:0);
    (A13 => O27) = (0:0:0,0:0:0);
    (A13 => O26) = (0:0:0,0:0:0);
    (A13 => O25) = (0:0:0,0:0:0);
    (A13 => O24) = (0:0:0,0:0:0);
    (A13 => O23) = (0:0:0,0:0:0);
    (A13 => O22) = (0:0:0,0:0:0);
    (A13 => O21) = (0:0:0,0:0:0);
    (A13 => O20) = (0:0:0,0:0:0);
    (A13 => O19) = (0:0:0,0:0:0);
    (A13 => O18) = (0:0:0,0:0:0);
    (A13 => O17) = (0:0:0,0:0:0);
    (A13 => O16) = (0:0:0,0:0:0);
    (A13 => O15) = (0:0:0,0:0:0);
    (A13 => O14) = (0:0:0,0:0:0);
    (A12 => O30) = (0:0:0,0:0:0);
    (A12 => O29) = (0:0:0,0:0:0);
    (A12 => O28) = (0:0:0,0:0:0);
    (A12 => O27) = (0:0:0,0:0:0);
    (A12 => O26) = (0:0:0,0:0:0);
    (A12 => O25) = (0:0:0,0:0:0);
    (A12 => O24) = (0:0:0,0:0:0);
    (A12 => O23) = (0:0:0,0:0:0);
    (A12 => O22) = (0:0:0,0:0:0);
    (A12 => O21) = (0:0:0,0:0:0);
    (A12 => O20) = (0:0:0,0:0:0);
    (A12 => O19) = (0:0:0,0:0:0);
    (A12 => O18) = (0:0:0,0:0:0);
    (A12 => O17) = (0:0:0,0:0:0);
    (A12 => O16) = (0:0:0,0:0:0);
    (A12 => O15) = (0:0:0,0:0:0);
    (A12 => O14) = (0:0:0,0:0:0);
    (A11 => O30) = (0:0:0,0:0:0);
    (A11 => O29) = (0:0:0,0:0:0);
    (A11 => O28) = (0:0:0,0:0:0);
    (A11 => O27) = (0:0:0,0:0:0);
    (A11 => O26) = (0:0:0,0:0:0);
    (A11 => O25) = (0:0:0,0:0:0);
    (A11 => O24) = (0:0:0,0:0:0);
    (A11 => O23) = (0:0:0,0:0:0);
    (A11 => O22) = (0:0:0,0:0:0);
    (A11 => O21) = (0:0:0,0:0:0);
    (A11 => O20) = (0:0:0,0:0:0);
    (A11 => O19) = (0:0:0,0:0:0);
    (A11 => O18) = (0:0:0,0:0:0);
    (A11 => O17) = (0:0:0,0:0:0);
    (A11 => O16) = (0:0:0,0:0:0);
    (A11 => O15) = (0:0:0,0:0:0);
    (A11 => O14) = (0:0:0,0:0:0);
    (A10 => O30) = (0:0:0,0:0:0);
    (A10 => O29) = (0:0:0,0:0:0);
    (A10 => O28) = (0:0:0,0:0:0);
    (A10 => O27) = (0:0:0,0:0:0);
    (A10 => O26) = (0:0:0,0:0:0);
    (A10 => O25) = (0:0:0,0:0:0);
    (A10 => O24) = (0:0:0,0:0:0);
    (A10 => O23) = (0:0:0,0:0:0);
    (A10 => O22) = (0:0:0,0:0:0);
    (A10 => O21) = (0:0:0,0:0:0);
    (A10 => O20) = (0:0:0,0:0:0);
    (A10 => O19) = (0:0:0,0:0:0);
    (A10 => O18) = (0:0:0,0:0:0);
    (A10 => O17) = (0:0:0,0:0:0);
    (A10 => O16) = (0:0:0,0:0:0);
    (A10 => O15) = (0:0:0,0:0:0);
    (A10 => O14) = (0:0:0,0:0:0);
    (A9 => O30) = (0:0:0,0:0:0);
    (A9 => O29) = (0:0:0,0:0:0);
    (A9 => O28) = (0:0:0,0:0:0);
    (A9 => O27) = (0:0:0,0:0:0);
    (A9 => O26) = (0:0:0,0:0:0);
    (A9 => O25) = (0:0:0,0:0:0);
    (A9 => O24) = (0:0:0,0:0:0);
    (A9 => O23) = (0:0:0,0:0:0);
    (A9 => O22) = (0:0:0,0:0:0);
    (A9 => O21) = (0:0:0,0:0:0);
    (A9 => O20) = (0:0:0,0:0:0);
    (A9 => O19) = (0:0:0,0:0:0);
    (A9 => O18) = (0:0:0,0:0:0);
    (A9 => O17) = (0:0:0,0:0:0);
    (A9 => O16) = (0:0:0,0:0:0);
    (A9 => O15) = (0:0:0,0:0:0);
    (A9 => O14) = (0:0:0,0:0:0);
    (A8 => O30) = (0:0:0,0:0:0);
    (A8 => O29) = (0:0:0,0:0:0);
    (A8 => O28) = (0:0:0,0:0:0);
    (A8 => O27) = (0:0:0,0:0:0);
    (A8 => O26) = (0:0:0,0:0:0);
    (A8 => O25) = (0:0:0,0:0:0);
    (A8 => O24) = (0:0:0,0:0:0);
    (A8 => O23) = (0:0:0,0:0:0);
    (A8 => O22) = (0:0:0,0:0:0);
    (A8 => O21) = (0:0:0,0:0:0);
    (A8 => O20) = (0:0:0,0:0:0);
    (A8 => O19) = (0:0:0,0:0:0);
    (A8 => O18) = (0:0:0,0:0:0);
    (A8 => O17) = (0:0:0,0:0:0);
    (A8 => O16) = (0:0:0,0:0:0);
    (A8 => O15) = (0:0:0,0:0:0);
    (A8 => O14) = (0:0:0,0:0:0);
    (A7 => O30) = (0:0:0,0:0:0);
    (A7 => O29) = (0:0:0,0:0:0);
    (A7 => O28) = (0:0:0,0:0:0);
    (A7 => O27) = (0:0:0,0:0:0);
    (A7 => O26) = (0:0:0,0:0:0);
    (A7 => O25) = (0:0:0,0:0:0);
    (A7 => O24) = (0:0:0,0:0:0);
    (A7 => O23) = (0:0:0,0:0:0);
    (A7 => O22) = (0:0:0,0:0:0);
    (A7 => O21) = (0:0:0,0:0:0);
    (A7 => O20) = (0:0:0,0:0:0);
    (A7 => O19) = (0:0:0,0:0:0);
    (A7 => O18) = (0:0:0,0:0:0);
    (A7 => O17) = (0:0:0,0:0:0);
    (A7 => O16) = (0:0:0,0:0:0);
    (A7 => O15) = (0:0:0,0:0:0);
    (A7 => O14) = (0:0:0,0:0:0);
    (A6 => O30) = (0:0:0,0:0:0);
    (A6 => O29) = (0:0:0,0:0:0);
    (A6 => O28) = (0:0:0,0:0:0);
    (A6 => O27) = (0:0:0,0:0:0);
    (A6 => O26) = (0:0:0,0:0:0);
    (A6 => O25) = (0:0:0,0:0:0);
    (A6 => O24) = (0:0:0,0:0:0);
    (A6 => O23) = (0:0:0,0:0:0);
    (A6 => O22) = (0:0:0,0:0:0);
    (A6 => O21) = (0:0:0,0:0:0);
    (A6 => O20) = (0:0:0,0:0:0);
    (A6 => O19) = (0:0:0,0:0:0);
    (A6 => O18) = (0:0:0,0:0:0);
    (A6 => O17) = (0:0:0,0:0:0);
    (A6 => O16) = (0:0:0,0:0:0);
    (A6 => O15) = (0:0:0,0:0:0);
    (A6 => O14) = (0:0:0,0:0:0);
    (A5 => O30) = (0:0:0,0:0:0);
    (A5 => O29) = (0:0:0,0:0:0);
    (A5 => O28) = (0:0:0,0:0:0);
    (A5 => O27) = (0:0:0,0:0:0);
    (A5 => O26) = (0:0:0,0:0:0);
    (A5 => O25) = (0:0:0,0:0:0);
    (A5 => O24) = (0:0:0,0:0:0);
    (A5 => O23) = (0:0:0,0:0:0);
    (A5 => O22) = (0:0:0,0:0:0);
    (A5 => O21) = (0:0:0,0:0:0);
    (A5 => O20) = (0:0:0,0:0:0);
    (A5 => O19) = (0:0:0,0:0:0);
    (A5 => O18) = (0:0:0,0:0:0);
    (A5 => O17) = (0:0:0,0:0:0);
    (A5 => O16) = (0:0:0,0:0:0);
    (A5 => O15) = (0:0:0,0:0:0);
    (A5 => O14) = (0:0:0,0:0:0);
    (A4 => O30) = (0:0:0,0:0:0);
    (A4 => O29) = (0:0:0,0:0:0);
    (A4 => O28) = (0:0:0,0:0:0);
    (A4 => O27) = (0:0:0,0:0:0);
    (A4 => O26) = (0:0:0,0:0:0);
    (A4 => O25) = (0:0:0,0:0:0);
    (A4 => O24) = (0:0:0,0:0:0);
    (A4 => O23) = (0:0:0,0:0:0);
    (A4 => O22) = (0:0:0,0:0:0);
    (A4 => O21) = (0:0:0,0:0:0);
    (A4 => O20) = (0:0:0,0:0:0);
    (A4 => O19) = (0:0:0,0:0:0);
    (A4 => O18) = (0:0:0,0:0:0);
    (A4 => O17) = (0:0:0,0:0:0);
    (A4 => O16) = (0:0:0,0:0:0);
    (A4 => O15) = (0:0:0,0:0:0);
    (A4 => O14) = (0:0:0,0:0:0);
    (A3 => O30) = (0:0:0,0:0:0);
    (A3 => O29) = (0:0:0,0:0:0);
    (A3 => O28) = (0:0:0,0:0:0);
    (A3 => O27) = (0:0:0,0:0:0);
    (A3 => O26) = (0:0:0,0:0:0);
    (A3 => O25) = (0:0:0,0:0:0);
    (A3 => O24) = (0:0:0,0:0:0);
    (A3 => O23) = (0:0:0,0:0:0);
    (A3 => O22) = (0:0:0,0:0:0);
    (A3 => O21) = (0:0:0,0:0:0);
    (A3 => O20) = (0:0:0,0:0:0);
    (A3 => O19) = (0:0:0,0:0:0);
    (A3 => O18) = (0:0:0,0:0:0);
    (A3 => O17) = (0:0:0,0:0:0);
    (A3 => O16) = (0:0:0,0:0:0);
    (A3 => O15) = (0:0:0,0:0:0);
    (A3 => O14) = (0:0:0,0:0:0);
    (A2 => O30) = (0:0:0,0:0:0);
    (A2 => O29) = (0:0:0,0:0:0);
    (A2 => O28) = (0:0:0,0:0:0);
    (A2 => O27) = (0:0:0,0:0:0);
    (A2 => O26) = (0:0:0,0:0:0);
    (A2 => O25) = (0:0:0,0:0:0);
    (A2 => O24) = (0:0:0,0:0:0);
    (A2 => O23) = (0:0:0,0:0:0);
    (A2 => O22) = (0:0:0,0:0:0);
    (A2 => O21) = (0:0:0,0:0:0);
    (A2 => O20) = (0:0:0,0:0:0);
    (A2 => O19) = (0:0:0,0:0:0);
    (A2 => O18) = (0:0:0,0:0:0);
    (A2 => O17) = (0:0:0,0:0:0);
    (A2 => O16) = (0:0:0,0:0:0);
    (A2 => O15) = (0:0:0,0:0:0);
    (A2 => O14) = (0:0:0,0:0:0);
    (A1 => O30) = (0:0:0,0:0:0);
    (A1 => O29) = (0:0:0,0:0:0);
    (A1 => O28) = (0:0:0,0:0:0);
    (A1 => O27) = (0:0:0,0:0:0);
    (A1 => O26) = (0:0:0,0:0:0);
    (A1 => O25) = (0:0:0,0:0:0);
    (A1 => O24) = (0:0:0,0:0:0);
    (A1 => O23) = (0:0:0,0:0:0);
    (A1 => O22) = (0:0:0,0:0:0);
    (A1 => O21) = (0:0:0,0:0:0);
    (A1 => O20) = (0:0:0,0:0:0);
    (A1 => O19) = (0:0:0,0:0:0);
    (A1 => O18) = (0:0:0,0:0:0);
    (A1 => O17) = (0:0:0,0:0:0);
    (A1 => O16) = (0:0:0,0:0:0);
    (A1 => O15) = (0:0:0,0:0:0);
    (A1 => O14) = (0:0:0,0:0:0);
    (A0 => O30) = (0:0:0,0:0:0);
    (A0 => O29) = (0:0:0,0:0:0);
    (A0 => O28) = (0:0:0,0:0:0);
    (A0 => O27) = (0:0:0,0:0:0);
    (A0 => O26) = (0:0:0,0:0:0);
    (A0 => O25) = (0:0:0,0:0:0);
    (A0 => O24) = (0:0:0,0:0:0);
    (A0 => O23) = (0:0:0,0:0:0);
    (A0 => O22) = (0:0:0,0:0:0);
    (A0 => O21) = (0:0:0,0:0:0);
    (A0 => O20) = (0:0:0,0:0:0);
    (A0 => O19) = (0:0:0,0:0:0);
    (A0 => O18) = (0:0:0,0:0:0);
    (A0 => O17) = (0:0:0,0:0:0);
    (A0 => O16) = (0:0:0,0:0:0);
    (A0 => O15) = (0:0:0,0:0:0);
    (A0 => O14) = (0:0:0,0:0:0);
    (B15 => O30) = (0:0:0,0:0:0);
    (B15 => O29) = (0:0:0,0:0:0);
    (B15 => O28) = (0:0:0,0:0:0);
    (B15 => O27) = (0:0:0,0:0:0);
    (B15 => O26) = (0:0:0,0:0:0);
    (B15 => O25) = (0:0:0,0:0:0);
    (B15 => O24) = (0:0:0,0:0:0);
    (B15 => O23) = (0:0:0,0:0:0);
    (B15 => O22) = (0:0:0,0:0:0);
    (B15 => O21) = (0:0:0,0:0:0);
    (B15 => O20) = (0:0:0,0:0:0);
    (B15 => O19) = (0:0:0,0:0:0);
    (B15 => O18) = (0:0:0,0:0:0);
    (B15 => O17) = (0:0:0,0:0:0);
    (B15 => O16) = (0:0:0,0:0:0);
    (B15 => O15) = (0:0:0,0:0:0);
    (B14 => O30) = (0:0:0,0:0:0);
    (B14 => O29) = (0:0:0,0:0:0);
    (B14 => O28) = (0:0:0,0:0:0);
    (B14 => O27) = (0:0:0,0:0:0);
    (B14 => O26) = (0:0:0,0:0:0);
    (B14 => O25) = (0:0:0,0:0:0);
    (B14 => O24) = (0:0:0,0:0:0);
    (B14 => O23) = (0:0:0,0:0:0);
    (B14 => O22) = (0:0:0,0:0:0);
    (B14 => O21) = (0:0:0,0:0:0);
    (B14 => O20) = (0:0:0,0:0:0);
    (B14 => O19) = (0:0:0,0:0:0);
    (B14 => O18) = (0:0:0,0:0:0);
    (B14 => O17) = (0:0:0,0:0:0);
    (B14 => O16) = (0:0:0,0:0:0);
    (B14 => O15) = (0:0:0,0:0:0);
    (B14 => O14) = (0:0:0,0:0:0);
    (B13 => O30) = (0:0:0,0:0:0);
    (B13 => O29) = (0:0:0,0:0:0);
    (B13 => O28) = (0:0:0,0:0:0);
    (B13 => O27) = (0:0:0,0:0:0);
    (B13 => O26) = (0:0:0,0:0:0);
    (B13 => O25) = (0:0:0,0:0:0);
    (B13 => O24) = (0:0:0,0:0:0);
    (B13 => O23) = (0:0:0,0:0:0);
    (B13 => O22) = (0:0:0,0:0:0);
    (B13 => O21) = (0:0:0,0:0:0);
    (B13 => O20) = (0:0:0,0:0:0);
    (B13 => O19) = (0:0:0,0:0:0);
    (B13 => O18) = (0:0:0,0:0:0);
    (B13 => O17) = (0:0:0,0:0:0);
    (B13 => O16) = (0:0:0,0:0:0);
    (B13 => O15) = (0:0:0,0:0:0);
    (B13 => O14) = (0:0:0,0:0:0);
    (B12 => O30) = (0:0:0,0:0:0);
    (B12 => O29) = (0:0:0,0:0:0);
    (B12 => O28) = (0:0:0,0:0:0);
    (B12 => O27) = (0:0:0,0:0:0);
    (B12 => O26) = (0:0:0,0:0:0);
    (B12 => O25) = (0:0:0,0:0:0);
    (B12 => O24) = (0:0:0,0:0:0);
    (B12 => O23) = (0:0:0,0:0:0);
    (B12 => O22) = (0:0:0,0:0:0);
    (B12 => O21) = (0:0:0,0:0:0);
    (B12 => O20) = (0:0:0,0:0:0);
    (B12 => O19) = (0:0:0,0:0:0);
    (B12 => O18) = (0:0:0,0:0:0);
    (B12 => O17) = (0:0:0,0:0:0);
    (B12 => O16) = (0:0:0,0:0:0);
    (B12 => O15) = (0:0:0,0:0:0);
    (B12 => O14) = (0:0:0,0:0:0);
    (B11 => O30) = (0:0:0,0:0:0);
    (B11 => O29) = (0:0:0,0:0:0);
    (B11 => O28) = (0:0:0,0:0:0);
    (B11 => O27) = (0:0:0,0:0:0);
    (B11 => O26) = (0:0:0,0:0:0);
    (B11 => O25) = (0:0:0,0:0:0);
    (B11 => O24) = (0:0:0,0:0:0);
    (B11 => O23) = (0:0:0,0:0:0);
    (B11 => O22) = (0:0:0,0:0:0);
    (B11 => O21) = (0:0:0,0:0:0);
    (B11 => O20) = (0:0:0,0:0:0);
    (B11 => O19) = (0:0:0,0:0:0);
    (B11 => O18) = (0:0:0,0:0:0);
    (B11 => O17) = (0:0:0,0:0:0);
    (B11 => O16) = (0:0:0,0:0:0);
    (B11 => O15) = (0:0:0,0:0:0);
    (B11 => O14) = (0:0:0,0:0:0);
    (B10 => O30) = (0:0:0,0:0:0);
    (B10 => O29) = (0:0:0,0:0:0);
    (B10 => O28) = (0:0:0,0:0:0);
    (B10 => O27) = (0:0:0,0:0:0);
    (B10 => O26) = (0:0:0,0:0:0);
    (B10 => O25) = (0:0:0,0:0:0);
    (B10 => O24) = (0:0:0,0:0:0);
    (B10 => O23) = (0:0:0,0:0:0);
    (B10 => O22) = (0:0:0,0:0:0);
    (B10 => O21) = (0:0:0,0:0:0);
    (B10 => O20) = (0:0:0,0:0:0);
    (B10 => O19) = (0:0:0,0:0:0);
    (B10 => O18) = (0:0:0,0:0:0);
    (B10 => O17) = (0:0:0,0:0:0);
    (B10 => O16) = (0:0:0,0:0:0);
    (B10 => O15) = (0:0:0,0:0:0);
    (B10 => O14) = (0:0:0,0:0:0);
    (B9 => O30) = (0:0:0,0:0:0);
    (B9 => O29) = (0:0:0,0:0:0);
    (B9 => O28) = (0:0:0,0:0:0);
    (B9 => O27) = (0:0:0,0:0:0);
    (B9 => O26) = (0:0:0,0:0:0);
    (B9 => O25) = (0:0:0,0:0:0);
    (B9 => O24) = (0:0:0,0:0:0);
    (B9 => O23) = (0:0:0,0:0:0);
    (B9 => O22) = (0:0:0,0:0:0);
    (B9 => O21) = (0:0:0,0:0:0);
    (B9 => O20) = (0:0:0,0:0:0);
    (B9 => O19) = (0:0:0,0:0:0);
    (B9 => O18) = (0:0:0,0:0:0);
    (B9 => O17) = (0:0:0,0:0:0);
    (B9 => O16) = (0:0:0,0:0:0);
    (B9 => O15) = (0:0:0,0:0:0);
    (B9 => O14) = (0:0:0,0:0:0);
    (B8 => O30) = (0:0:0,0:0:0);
    (B8 => O29) = (0:0:0,0:0:0);
    (B8 => O28) = (0:0:0,0:0:0);
    (B8 => O27) = (0:0:0,0:0:0);
    (B8 => O26) = (0:0:0,0:0:0);
    (B8 => O25) = (0:0:0,0:0:0);
    (B8 => O24) = (0:0:0,0:0:0);
    (B8 => O23) = (0:0:0,0:0:0);
    (B8 => O22) = (0:0:0,0:0:0);
    (B8 => O21) = (0:0:0,0:0:0);
    (B8 => O20) = (0:0:0,0:0:0);
    (B8 => O19) = (0:0:0,0:0:0);
    (B8 => O18) = (0:0:0,0:0:0);
    (B8 => O17) = (0:0:0,0:0:0);
    (B8 => O16) = (0:0:0,0:0:0);
    (B8 => O15) = (0:0:0,0:0:0);
    (B8 => O14) = (0:0:0,0:0:0);
    (B7 => O30) = (0:0:0,0:0:0);
    (B7 => O29) = (0:0:0,0:0:0);
    (B7 => O28) = (0:0:0,0:0:0);
    (B7 => O27) = (0:0:0,0:0:0);
    (B7 => O26) = (0:0:0,0:0:0);
    (B7 => O25) = (0:0:0,0:0:0);
    (B7 => O24) = (0:0:0,0:0:0);
    (B7 => O23) = (0:0:0,0:0:0);
    (B7 => O22) = (0:0:0,0:0:0);
    (B7 => O21) = (0:0:0,0:0:0);
    (B7 => O20) = (0:0:0,0:0:0);
    (B7 => O19) = (0:0:0,0:0:0);
    (B7 => O18) = (0:0:0,0:0:0);
    (B7 => O17) = (0:0:0,0:0:0);
    (B7 => O16) = (0:0:0,0:0:0);
    (B7 => O15) = (0:0:0,0:0:0);
    (B7 => O14) = (0:0:0,0:0:0);
    (B6 => O30) = (0:0:0,0:0:0);
    (B6 => O29) = (0:0:0,0:0:0);
    (B6 => O28) = (0:0:0,0:0:0);
    (B6 => O27) = (0:0:0,0:0:0);
    (B6 => O26) = (0:0:0,0:0:0);
    (B6 => O25) = (0:0:0,0:0:0);
    (B6 => O24) = (0:0:0,0:0:0);
    (B6 => O23) = (0:0:0,0:0:0);
    (B6 => O22) = (0:0:0,0:0:0);
    (B6 => O21) = (0:0:0,0:0:0);
    (B6 => O20) = (0:0:0,0:0:0);
    (B6 => O19) = (0:0:0,0:0:0);
    (B6 => O18) = (0:0:0,0:0:0);
    (B6 => O17) = (0:0:0,0:0:0);
    (B6 => O16) = (0:0:0,0:0:0);
    (B6 => O15) = (0:0:0,0:0:0);
    (B6 => O14) = (0:0:0,0:0:0);
    (B5 => O30) = (0:0:0,0:0:0);
    (B5 => O29) = (0:0:0,0:0:0);
    (B5 => O28) = (0:0:0,0:0:0);
    (B5 => O27) = (0:0:0,0:0:0);
    (B5 => O26) = (0:0:0,0:0:0);
    (B5 => O25) = (0:0:0,0:0:0);
    (B5 => O24) = (0:0:0,0:0:0);
    (B5 => O23) = (0:0:0,0:0:0);
    (B5 => O22) = (0:0:0,0:0:0);
    (B5 => O21) = (0:0:0,0:0:0);
    (B5 => O20) = (0:0:0,0:0:0);
    (B5 => O19) = (0:0:0,0:0:0);
    (B5 => O18) = (0:0:0,0:0:0);
    (B5 => O17) = (0:0:0,0:0:0);
    (B5 => O16) = (0:0:0,0:0:0);
    (B5 => O15) = (0:0:0,0:0:0);
    (B5 => O14) = (0:0:0,0:0:0);
    (B4 => O30) = (0:0:0,0:0:0);
    (B4 => O29) = (0:0:0,0:0:0);
    (B4 => O28) = (0:0:0,0:0:0);
    (B4 => O27) = (0:0:0,0:0:0);
    (B4 => O26) = (0:0:0,0:0:0);
    (B4 => O25) = (0:0:0,0:0:0);
    (B4 => O24) = (0:0:0,0:0:0);
    (B4 => O23) = (0:0:0,0:0:0);
    (B4 => O22) = (0:0:0,0:0:0);
    (B4 => O21) = (0:0:0,0:0:0);
    (B4 => O20) = (0:0:0,0:0:0);
    (B4 => O19) = (0:0:0,0:0:0);
    (B4 => O18) = (0:0:0,0:0:0);
    (B4 => O17) = (0:0:0,0:0:0);
    (B4 => O16) = (0:0:0,0:0:0);
    (B4 => O15) = (0:0:0,0:0:0);
    (B4 => O14) = (0:0:0,0:0:0);
    (B3 => O30) = (0:0:0,0:0:0);
    (B3 => O29) = (0:0:0,0:0:0);
    (B3 => O28) = (0:0:0,0:0:0);
    (B3 => O27) = (0:0:0,0:0:0);
    (B3 => O26) = (0:0:0,0:0:0);
    (B3 => O25) = (0:0:0,0:0:0);
    (B3 => O24) = (0:0:0,0:0:0);
    (B3 => O23) = (0:0:0,0:0:0);
    (B3 => O22) = (0:0:0,0:0:0);
    (B3 => O21) = (0:0:0,0:0:0);
    (B3 => O20) = (0:0:0,0:0:0);
    (B3 => O19) = (0:0:0,0:0:0);
    (B3 => O18) = (0:0:0,0:0:0);
    (B3 => O17) = (0:0:0,0:0:0);
    (B3 => O16) = (0:0:0,0:0:0);
    (B3 => O15) = (0:0:0,0:0:0);
    (B3 => O14) = (0:0:0,0:0:0);
    (B2 => O30) = (0:0:0,0:0:0);
    (B2 => O29) = (0:0:0,0:0:0);
    (B2 => O28) = (0:0:0,0:0:0);
    (B2 => O27) = (0:0:0,0:0:0);
    (B2 => O26) = (0:0:0,0:0:0);
    (B2 => O25) = (0:0:0,0:0:0);
    (B2 => O24) = (0:0:0,0:0:0);
    (B2 => O23) = (0:0:0,0:0:0);
    (B2 => O22) = (0:0:0,0:0:0);
    (B2 => O21) = (0:0:0,0:0:0);
    (B2 => O20) = (0:0:0,0:0:0);
    (B2 => O19) = (0:0:0,0:0:0);
    (B2 => O18) = (0:0:0,0:0:0);
    (B2 => O17) = (0:0:0,0:0:0);
    (B2 => O16) = (0:0:0,0:0:0);
    (B2 => O15) = (0:0:0,0:0:0);
    (B2 => O14) = (0:0:0,0:0:0);
    (B1 => O30) = (0:0:0,0:0:0);
    (B1 => O29) = (0:0:0,0:0:0);
    (B1 => O28) = (0:0:0,0:0:0);
    (B1 => O27) = (0:0:0,0:0:0);
    (B1 => O26) = (0:0:0,0:0:0);
    (B1 => O25) = (0:0:0,0:0:0);
    (B1 => O24) = (0:0:0,0:0:0);
    (B1 => O23) = (0:0:0,0:0:0);
    (B1 => O22) = (0:0:0,0:0:0);
    (B1 => O21) = (0:0:0,0:0:0);
    (B1 => O20) = (0:0:0,0:0:0);
    (B1 => O19) = (0:0:0,0:0:0);
    (B1 => O18) = (0:0:0,0:0:0);
    (B1 => O17) = (0:0:0,0:0:0);
    (B1 => O16) = (0:0:0,0:0:0);
    (B1 => O15) = (0:0:0,0:0:0);
    (B1 => O14) = (0:0:0,0:0:0);
    (B0 => O30) = (0:0:0,0:0:0);
    (B0 => O29) = (0:0:0,0:0:0);
    (B0 => O28) = (0:0:0,0:0:0);
    (B0 => O27) = (0:0:0,0:0:0);
    (B0 => O26) = (0:0:0,0:0:0);
    (B0 => O25) = (0:0:0,0:0:0);
    (B0 => O24) = (0:0:0,0:0:0);
    (B0 => O23) = (0:0:0,0:0:0);
    (B0 => O22) = (0:0:0,0:0:0);
    (B0 => O21) = (0:0:0,0:0:0);
    (B0 => O20) = (0:0:0,0:0:0);
    (B0 => O19) = (0:0:0,0:0:0);
    (B0 => O18) = (0:0:0,0:0:0);
    (B0 => O17) = (0:0:0,0:0:0);
    (B0 => O16) = (0:0:0,0:0:0);
    (B0 => O15) = (0:0:0,0:0:0);
    (B0 => O14) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_real_in1_15__I_0 ( input A15, A14, A13, A12, A11, 
    A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0, B15, B14, B13, B12, B11, B10, 
    B9, B8, B7, B6, B5, B4, B3, B2, B1, B0, output O30, O29, O28, O27, O26, 
    O25, O24, O23, O22, O21, O20, O19, O18, O17, O16, O15, O14 );
  wire   GNDI;

  MAC16_B \fftUnit/butt/mult/m_real/in1_15__I_0 ( .CLK(GNDI), .CE(GNDI), 
    .C15(GNDI), .C14(GNDI), .C13(GNDI), .C12(GNDI), .C11(GNDI), .C10(GNDI), 
    .C9(GNDI), .C8(GNDI), .C7(GNDI), .C6(GNDI), .C5(GNDI), .C4(GNDI), 
    .C3(GNDI), .C2(GNDI), .C1(GNDI), .C0(GNDI), .A15(A15), .A14(A14), 
    .A13(A13), .A12(A12), .A11(A11), .A10(A10), .A9(A9), .A8(A8), .A7(A7), 
    .A6(A6), .A5(A5), .A4(A4), .A3(A3), .A2(A2), .A1(A1), .A0(A0), .B15(B15), 
    .B14(B14), .B13(B13), .B12(B12), .B11(B11), .B10(B10), .B9(B9), .B8(B8), 
    .B7(B7), .B6(B6), .B5(B5), .B4(B4), .B3(B3), .B2(B2), .B1(B1), .B0(B0), 
    .D15(GNDI), .D14(GNDI), .D13(GNDI), .D12(GNDI), .D11(GNDI), .D10(GNDI), 
    .D9(GNDI), .D8(GNDI), .D7(GNDI), .D6(GNDI), .D5(GNDI), .D4(GNDI), 
    .D3(GNDI), .D2(GNDI), .D1(GNDI), .D0(GNDI), .AHOLD(GNDI), .BHOLD(GNDI), 
    .CHOLD(GNDI), .DHOLD(GNDI), .IRSTTOP(GNDI), .IRSTBOT(GNDI), .ORSTTOP(GNDI), 
    .ORSTBOT(GNDI), .OLOADTOP(GNDI), .OLOADBOT(GNDI), .ADDSUBTOP(GNDI), 
    .ADDSUBBOT(GNDI), .OHOLDTOP(GNDI), .OHOLDBOT(GNDI), .CI(GNDI), 
    .ACCUMCI(GNDI), .SIGNEXTIN(GNDI), .O31(), .O30(O30), .O29(O29), .O28(O28), 
    .O27(O27), .O26(O26), .O25(O25), .O24(O24), .O23(O23), .O22(O22), 
    .O21(O21), .O20(O20), .O19(O19), .O18(O18), .O17(O17), .O16(O16), 
    .O15(O15), .O14(O14), .O13(), .O12(), .O11(), .O10(), .O9(), .O8(), .O7(), 
    .O6(), .O5(), .O4(), .O3(), .O2(), .O1(), .O0(), .CO(), .ACCUMCO(), 
    .SIGNEXTOUT());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A15 => O30) = (0:0:0,0:0:0);
    (A15 => O29) = (0:0:0,0:0:0);
    (A15 => O28) = (0:0:0,0:0:0);
    (A15 => O27) = (0:0:0,0:0:0);
    (A15 => O26) = (0:0:0,0:0:0);
    (A15 => O25) = (0:0:0,0:0:0);
    (A15 => O24) = (0:0:0,0:0:0);
    (A15 => O23) = (0:0:0,0:0:0);
    (A15 => O22) = (0:0:0,0:0:0);
    (A15 => O21) = (0:0:0,0:0:0);
    (A15 => O20) = (0:0:0,0:0:0);
    (A15 => O19) = (0:0:0,0:0:0);
    (A15 => O18) = (0:0:0,0:0:0);
    (A15 => O17) = (0:0:0,0:0:0);
    (A15 => O16) = (0:0:0,0:0:0);
    (A15 => O15) = (0:0:0,0:0:0);
    (A14 => O30) = (0:0:0,0:0:0);
    (A14 => O29) = (0:0:0,0:0:0);
    (A14 => O28) = (0:0:0,0:0:0);
    (A14 => O27) = (0:0:0,0:0:0);
    (A14 => O26) = (0:0:0,0:0:0);
    (A14 => O25) = (0:0:0,0:0:0);
    (A14 => O24) = (0:0:0,0:0:0);
    (A14 => O23) = (0:0:0,0:0:0);
    (A14 => O22) = (0:0:0,0:0:0);
    (A14 => O21) = (0:0:0,0:0:0);
    (A14 => O20) = (0:0:0,0:0:0);
    (A14 => O19) = (0:0:0,0:0:0);
    (A14 => O18) = (0:0:0,0:0:0);
    (A14 => O17) = (0:0:0,0:0:0);
    (A14 => O16) = (0:0:0,0:0:0);
    (A14 => O15) = (0:0:0,0:0:0);
    (A14 => O14) = (0:0:0,0:0:0);
    (A13 => O30) = (0:0:0,0:0:0);
    (A13 => O29) = (0:0:0,0:0:0);
    (A13 => O28) = (0:0:0,0:0:0);
    (A13 => O27) = (0:0:0,0:0:0);
    (A13 => O26) = (0:0:0,0:0:0);
    (A13 => O25) = (0:0:0,0:0:0);
    (A13 => O24) = (0:0:0,0:0:0);
    (A13 => O23) = (0:0:0,0:0:0);
    (A13 => O22) = (0:0:0,0:0:0);
    (A13 => O21) = (0:0:0,0:0:0);
    (A13 => O20) = (0:0:0,0:0:0);
    (A13 => O19) = (0:0:0,0:0:0);
    (A13 => O18) = (0:0:0,0:0:0);
    (A13 => O17) = (0:0:0,0:0:0);
    (A13 => O16) = (0:0:0,0:0:0);
    (A13 => O15) = (0:0:0,0:0:0);
    (A13 => O14) = (0:0:0,0:0:0);
    (A12 => O30) = (0:0:0,0:0:0);
    (A12 => O29) = (0:0:0,0:0:0);
    (A12 => O28) = (0:0:0,0:0:0);
    (A12 => O27) = (0:0:0,0:0:0);
    (A12 => O26) = (0:0:0,0:0:0);
    (A12 => O25) = (0:0:0,0:0:0);
    (A12 => O24) = (0:0:0,0:0:0);
    (A12 => O23) = (0:0:0,0:0:0);
    (A12 => O22) = (0:0:0,0:0:0);
    (A12 => O21) = (0:0:0,0:0:0);
    (A12 => O20) = (0:0:0,0:0:0);
    (A12 => O19) = (0:0:0,0:0:0);
    (A12 => O18) = (0:0:0,0:0:0);
    (A12 => O17) = (0:0:0,0:0:0);
    (A12 => O16) = (0:0:0,0:0:0);
    (A12 => O15) = (0:0:0,0:0:0);
    (A12 => O14) = (0:0:0,0:0:0);
    (A11 => O30) = (0:0:0,0:0:0);
    (A11 => O29) = (0:0:0,0:0:0);
    (A11 => O28) = (0:0:0,0:0:0);
    (A11 => O27) = (0:0:0,0:0:0);
    (A11 => O26) = (0:0:0,0:0:0);
    (A11 => O25) = (0:0:0,0:0:0);
    (A11 => O24) = (0:0:0,0:0:0);
    (A11 => O23) = (0:0:0,0:0:0);
    (A11 => O22) = (0:0:0,0:0:0);
    (A11 => O21) = (0:0:0,0:0:0);
    (A11 => O20) = (0:0:0,0:0:0);
    (A11 => O19) = (0:0:0,0:0:0);
    (A11 => O18) = (0:0:0,0:0:0);
    (A11 => O17) = (0:0:0,0:0:0);
    (A11 => O16) = (0:0:0,0:0:0);
    (A11 => O15) = (0:0:0,0:0:0);
    (A11 => O14) = (0:0:0,0:0:0);
    (A10 => O30) = (0:0:0,0:0:0);
    (A10 => O29) = (0:0:0,0:0:0);
    (A10 => O28) = (0:0:0,0:0:0);
    (A10 => O27) = (0:0:0,0:0:0);
    (A10 => O26) = (0:0:0,0:0:0);
    (A10 => O25) = (0:0:0,0:0:0);
    (A10 => O24) = (0:0:0,0:0:0);
    (A10 => O23) = (0:0:0,0:0:0);
    (A10 => O22) = (0:0:0,0:0:0);
    (A10 => O21) = (0:0:0,0:0:0);
    (A10 => O20) = (0:0:0,0:0:0);
    (A10 => O19) = (0:0:0,0:0:0);
    (A10 => O18) = (0:0:0,0:0:0);
    (A10 => O17) = (0:0:0,0:0:0);
    (A10 => O16) = (0:0:0,0:0:0);
    (A10 => O15) = (0:0:0,0:0:0);
    (A10 => O14) = (0:0:0,0:0:0);
    (A9 => O30) = (0:0:0,0:0:0);
    (A9 => O29) = (0:0:0,0:0:0);
    (A9 => O28) = (0:0:0,0:0:0);
    (A9 => O27) = (0:0:0,0:0:0);
    (A9 => O26) = (0:0:0,0:0:0);
    (A9 => O25) = (0:0:0,0:0:0);
    (A9 => O24) = (0:0:0,0:0:0);
    (A9 => O23) = (0:0:0,0:0:0);
    (A9 => O22) = (0:0:0,0:0:0);
    (A9 => O21) = (0:0:0,0:0:0);
    (A9 => O20) = (0:0:0,0:0:0);
    (A9 => O19) = (0:0:0,0:0:0);
    (A9 => O18) = (0:0:0,0:0:0);
    (A9 => O17) = (0:0:0,0:0:0);
    (A9 => O16) = (0:0:0,0:0:0);
    (A9 => O15) = (0:0:0,0:0:0);
    (A9 => O14) = (0:0:0,0:0:0);
    (A8 => O30) = (0:0:0,0:0:0);
    (A8 => O29) = (0:0:0,0:0:0);
    (A8 => O28) = (0:0:0,0:0:0);
    (A8 => O27) = (0:0:0,0:0:0);
    (A8 => O26) = (0:0:0,0:0:0);
    (A8 => O25) = (0:0:0,0:0:0);
    (A8 => O24) = (0:0:0,0:0:0);
    (A8 => O23) = (0:0:0,0:0:0);
    (A8 => O22) = (0:0:0,0:0:0);
    (A8 => O21) = (0:0:0,0:0:0);
    (A8 => O20) = (0:0:0,0:0:0);
    (A8 => O19) = (0:0:0,0:0:0);
    (A8 => O18) = (0:0:0,0:0:0);
    (A8 => O17) = (0:0:0,0:0:0);
    (A8 => O16) = (0:0:0,0:0:0);
    (A8 => O15) = (0:0:0,0:0:0);
    (A8 => O14) = (0:0:0,0:0:0);
    (A7 => O30) = (0:0:0,0:0:0);
    (A7 => O29) = (0:0:0,0:0:0);
    (A7 => O28) = (0:0:0,0:0:0);
    (A7 => O27) = (0:0:0,0:0:0);
    (A7 => O26) = (0:0:0,0:0:0);
    (A7 => O25) = (0:0:0,0:0:0);
    (A7 => O24) = (0:0:0,0:0:0);
    (A7 => O23) = (0:0:0,0:0:0);
    (A7 => O22) = (0:0:0,0:0:0);
    (A7 => O21) = (0:0:0,0:0:0);
    (A7 => O20) = (0:0:0,0:0:0);
    (A7 => O19) = (0:0:0,0:0:0);
    (A7 => O18) = (0:0:0,0:0:0);
    (A7 => O17) = (0:0:0,0:0:0);
    (A7 => O16) = (0:0:0,0:0:0);
    (A7 => O15) = (0:0:0,0:0:0);
    (A7 => O14) = (0:0:0,0:0:0);
    (A6 => O30) = (0:0:0,0:0:0);
    (A6 => O29) = (0:0:0,0:0:0);
    (A6 => O28) = (0:0:0,0:0:0);
    (A6 => O27) = (0:0:0,0:0:0);
    (A6 => O26) = (0:0:0,0:0:0);
    (A6 => O25) = (0:0:0,0:0:0);
    (A6 => O24) = (0:0:0,0:0:0);
    (A6 => O23) = (0:0:0,0:0:0);
    (A6 => O22) = (0:0:0,0:0:0);
    (A6 => O21) = (0:0:0,0:0:0);
    (A6 => O20) = (0:0:0,0:0:0);
    (A6 => O19) = (0:0:0,0:0:0);
    (A6 => O18) = (0:0:0,0:0:0);
    (A6 => O17) = (0:0:0,0:0:0);
    (A6 => O16) = (0:0:0,0:0:0);
    (A6 => O15) = (0:0:0,0:0:0);
    (A6 => O14) = (0:0:0,0:0:0);
    (A5 => O30) = (0:0:0,0:0:0);
    (A5 => O29) = (0:0:0,0:0:0);
    (A5 => O28) = (0:0:0,0:0:0);
    (A5 => O27) = (0:0:0,0:0:0);
    (A5 => O26) = (0:0:0,0:0:0);
    (A5 => O25) = (0:0:0,0:0:0);
    (A5 => O24) = (0:0:0,0:0:0);
    (A5 => O23) = (0:0:0,0:0:0);
    (A5 => O22) = (0:0:0,0:0:0);
    (A5 => O21) = (0:0:0,0:0:0);
    (A5 => O20) = (0:0:0,0:0:0);
    (A5 => O19) = (0:0:0,0:0:0);
    (A5 => O18) = (0:0:0,0:0:0);
    (A5 => O17) = (0:0:0,0:0:0);
    (A5 => O16) = (0:0:0,0:0:0);
    (A5 => O15) = (0:0:0,0:0:0);
    (A5 => O14) = (0:0:0,0:0:0);
    (A4 => O30) = (0:0:0,0:0:0);
    (A4 => O29) = (0:0:0,0:0:0);
    (A4 => O28) = (0:0:0,0:0:0);
    (A4 => O27) = (0:0:0,0:0:0);
    (A4 => O26) = (0:0:0,0:0:0);
    (A4 => O25) = (0:0:0,0:0:0);
    (A4 => O24) = (0:0:0,0:0:0);
    (A4 => O23) = (0:0:0,0:0:0);
    (A4 => O22) = (0:0:0,0:0:0);
    (A4 => O21) = (0:0:0,0:0:0);
    (A4 => O20) = (0:0:0,0:0:0);
    (A4 => O19) = (0:0:0,0:0:0);
    (A4 => O18) = (0:0:0,0:0:0);
    (A4 => O17) = (0:0:0,0:0:0);
    (A4 => O16) = (0:0:0,0:0:0);
    (A4 => O15) = (0:0:0,0:0:0);
    (A4 => O14) = (0:0:0,0:0:0);
    (A3 => O30) = (0:0:0,0:0:0);
    (A3 => O29) = (0:0:0,0:0:0);
    (A3 => O28) = (0:0:0,0:0:0);
    (A3 => O27) = (0:0:0,0:0:0);
    (A3 => O26) = (0:0:0,0:0:0);
    (A3 => O25) = (0:0:0,0:0:0);
    (A3 => O24) = (0:0:0,0:0:0);
    (A3 => O23) = (0:0:0,0:0:0);
    (A3 => O22) = (0:0:0,0:0:0);
    (A3 => O21) = (0:0:0,0:0:0);
    (A3 => O20) = (0:0:0,0:0:0);
    (A3 => O19) = (0:0:0,0:0:0);
    (A3 => O18) = (0:0:0,0:0:0);
    (A3 => O17) = (0:0:0,0:0:0);
    (A3 => O16) = (0:0:0,0:0:0);
    (A3 => O15) = (0:0:0,0:0:0);
    (A3 => O14) = (0:0:0,0:0:0);
    (A2 => O30) = (0:0:0,0:0:0);
    (A2 => O29) = (0:0:0,0:0:0);
    (A2 => O28) = (0:0:0,0:0:0);
    (A2 => O27) = (0:0:0,0:0:0);
    (A2 => O26) = (0:0:0,0:0:0);
    (A2 => O25) = (0:0:0,0:0:0);
    (A2 => O24) = (0:0:0,0:0:0);
    (A2 => O23) = (0:0:0,0:0:0);
    (A2 => O22) = (0:0:0,0:0:0);
    (A2 => O21) = (0:0:0,0:0:0);
    (A2 => O20) = (0:0:0,0:0:0);
    (A2 => O19) = (0:0:0,0:0:0);
    (A2 => O18) = (0:0:0,0:0:0);
    (A2 => O17) = (0:0:0,0:0:0);
    (A2 => O16) = (0:0:0,0:0:0);
    (A2 => O15) = (0:0:0,0:0:0);
    (A2 => O14) = (0:0:0,0:0:0);
    (A1 => O30) = (0:0:0,0:0:0);
    (A1 => O29) = (0:0:0,0:0:0);
    (A1 => O28) = (0:0:0,0:0:0);
    (A1 => O27) = (0:0:0,0:0:0);
    (A1 => O26) = (0:0:0,0:0:0);
    (A1 => O25) = (0:0:0,0:0:0);
    (A1 => O24) = (0:0:0,0:0:0);
    (A1 => O23) = (0:0:0,0:0:0);
    (A1 => O22) = (0:0:0,0:0:0);
    (A1 => O21) = (0:0:0,0:0:0);
    (A1 => O20) = (0:0:0,0:0:0);
    (A1 => O19) = (0:0:0,0:0:0);
    (A1 => O18) = (0:0:0,0:0:0);
    (A1 => O17) = (0:0:0,0:0:0);
    (A1 => O16) = (0:0:0,0:0:0);
    (A1 => O15) = (0:0:0,0:0:0);
    (A1 => O14) = (0:0:0,0:0:0);
    (A0 => O30) = (0:0:0,0:0:0);
    (A0 => O29) = (0:0:0,0:0:0);
    (A0 => O28) = (0:0:0,0:0:0);
    (A0 => O27) = (0:0:0,0:0:0);
    (A0 => O26) = (0:0:0,0:0:0);
    (A0 => O25) = (0:0:0,0:0:0);
    (A0 => O24) = (0:0:0,0:0:0);
    (A0 => O23) = (0:0:0,0:0:0);
    (A0 => O22) = (0:0:0,0:0:0);
    (A0 => O21) = (0:0:0,0:0:0);
    (A0 => O20) = (0:0:0,0:0:0);
    (A0 => O19) = (0:0:0,0:0:0);
    (A0 => O18) = (0:0:0,0:0:0);
    (A0 => O17) = (0:0:0,0:0:0);
    (A0 => O16) = (0:0:0,0:0:0);
    (A0 => O15) = (0:0:0,0:0:0);
    (A0 => O14) = (0:0:0,0:0:0);
    (B15 => O30) = (0:0:0,0:0:0);
    (B15 => O29) = (0:0:0,0:0:0);
    (B15 => O28) = (0:0:0,0:0:0);
    (B15 => O27) = (0:0:0,0:0:0);
    (B15 => O26) = (0:0:0,0:0:0);
    (B15 => O25) = (0:0:0,0:0:0);
    (B15 => O24) = (0:0:0,0:0:0);
    (B15 => O23) = (0:0:0,0:0:0);
    (B15 => O22) = (0:0:0,0:0:0);
    (B15 => O21) = (0:0:0,0:0:0);
    (B15 => O20) = (0:0:0,0:0:0);
    (B15 => O19) = (0:0:0,0:0:0);
    (B15 => O18) = (0:0:0,0:0:0);
    (B15 => O17) = (0:0:0,0:0:0);
    (B15 => O16) = (0:0:0,0:0:0);
    (B15 => O15) = (0:0:0,0:0:0);
    (B14 => O30) = (0:0:0,0:0:0);
    (B14 => O29) = (0:0:0,0:0:0);
    (B14 => O28) = (0:0:0,0:0:0);
    (B14 => O27) = (0:0:0,0:0:0);
    (B14 => O26) = (0:0:0,0:0:0);
    (B14 => O25) = (0:0:0,0:0:0);
    (B14 => O24) = (0:0:0,0:0:0);
    (B14 => O23) = (0:0:0,0:0:0);
    (B14 => O22) = (0:0:0,0:0:0);
    (B14 => O21) = (0:0:0,0:0:0);
    (B14 => O20) = (0:0:0,0:0:0);
    (B14 => O19) = (0:0:0,0:0:0);
    (B14 => O18) = (0:0:0,0:0:0);
    (B14 => O17) = (0:0:0,0:0:0);
    (B14 => O16) = (0:0:0,0:0:0);
    (B14 => O15) = (0:0:0,0:0:0);
    (B14 => O14) = (0:0:0,0:0:0);
    (B13 => O30) = (0:0:0,0:0:0);
    (B13 => O29) = (0:0:0,0:0:0);
    (B13 => O28) = (0:0:0,0:0:0);
    (B13 => O27) = (0:0:0,0:0:0);
    (B13 => O26) = (0:0:0,0:0:0);
    (B13 => O25) = (0:0:0,0:0:0);
    (B13 => O24) = (0:0:0,0:0:0);
    (B13 => O23) = (0:0:0,0:0:0);
    (B13 => O22) = (0:0:0,0:0:0);
    (B13 => O21) = (0:0:0,0:0:0);
    (B13 => O20) = (0:0:0,0:0:0);
    (B13 => O19) = (0:0:0,0:0:0);
    (B13 => O18) = (0:0:0,0:0:0);
    (B13 => O17) = (0:0:0,0:0:0);
    (B13 => O16) = (0:0:0,0:0:0);
    (B13 => O15) = (0:0:0,0:0:0);
    (B13 => O14) = (0:0:0,0:0:0);
    (B12 => O30) = (0:0:0,0:0:0);
    (B12 => O29) = (0:0:0,0:0:0);
    (B12 => O28) = (0:0:0,0:0:0);
    (B12 => O27) = (0:0:0,0:0:0);
    (B12 => O26) = (0:0:0,0:0:0);
    (B12 => O25) = (0:0:0,0:0:0);
    (B12 => O24) = (0:0:0,0:0:0);
    (B12 => O23) = (0:0:0,0:0:0);
    (B12 => O22) = (0:0:0,0:0:0);
    (B12 => O21) = (0:0:0,0:0:0);
    (B12 => O20) = (0:0:0,0:0:0);
    (B12 => O19) = (0:0:0,0:0:0);
    (B12 => O18) = (0:0:0,0:0:0);
    (B12 => O17) = (0:0:0,0:0:0);
    (B12 => O16) = (0:0:0,0:0:0);
    (B12 => O15) = (0:0:0,0:0:0);
    (B12 => O14) = (0:0:0,0:0:0);
    (B11 => O30) = (0:0:0,0:0:0);
    (B11 => O29) = (0:0:0,0:0:0);
    (B11 => O28) = (0:0:0,0:0:0);
    (B11 => O27) = (0:0:0,0:0:0);
    (B11 => O26) = (0:0:0,0:0:0);
    (B11 => O25) = (0:0:0,0:0:0);
    (B11 => O24) = (0:0:0,0:0:0);
    (B11 => O23) = (0:0:0,0:0:0);
    (B11 => O22) = (0:0:0,0:0:0);
    (B11 => O21) = (0:0:0,0:0:0);
    (B11 => O20) = (0:0:0,0:0:0);
    (B11 => O19) = (0:0:0,0:0:0);
    (B11 => O18) = (0:0:0,0:0:0);
    (B11 => O17) = (0:0:0,0:0:0);
    (B11 => O16) = (0:0:0,0:0:0);
    (B11 => O15) = (0:0:0,0:0:0);
    (B11 => O14) = (0:0:0,0:0:0);
    (B10 => O30) = (0:0:0,0:0:0);
    (B10 => O29) = (0:0:0,0:0:0);
    (B10 => O28) = (0:0:0,0:0:0);
    (B10 => O27) = (0:0:0,0:0:0);
    (B10 => O26) = (0:0:0,0:0:0);
    (B10 => O25) = (0:0:0,0:0:0);
    (B10 => O24) = (0:0:0,0:0:0);
    (B10 => O23) = (0:0:0,0:0:0);
    (B10 => O22) = (0:0:0,0:0:0);
    (B10 => O21) = (0:0:0,0:0:0);
    (B10 => O20) = (0:0:0,0:0:0);
    (B10 => O19) = (0:0:0,0:0:0);
    (B10 => O18) = (0:0:0,0:0:0);
    (B10 => O17) = (0:0:0,0:0:0);
    (B10 => O16) = (0:0:0,0:0:0);
    (B10 => O15) = (0:0:0,0:0:0);
    (B10 => O14) = (0:0:0,0:0:0);
    (B9 => O30) = (0:0:0,0:0:0);
    (B9 => O29) = (0:0:0,0:0:0);
    (B9 => O28) = (0:0:0,0:0:0);
    (B9 => O27) = (0:0:0,0:0:0);
    (B9 => O26) = (0:0:0,0:0:0);
    (B9 => O25) = (0:0:0,0:0:0);
    (B9 => O24) = (0:0:0,0:0:0);
    (B9 => O23) = (0:0:0,0:0:0);
    (B9 => O22) = (0:0:0,0:0:0);
    (B9 => O21) = (0:0:0,0:0:0);
    (B9 => O20) = (0:0:0,0:0:0);
    (B9 => O19) = (0:0:0,0:0:0);
    (B9 => O18) = (0:0:0,0:0:0);
    (B9 => O17) = (0:0:0,0:0:0);
    (B9 => O16) = (0:0:0,0:0:0);
    (B9 => O15) = (0:0:0,0:0:0);
    (B9 => O14) = (0:0:0,0:0:0);
    (B8 => O30) = (0:0:0,0:0:0);
    (B8 => O29) = (0:0:0,0:0:0);
    (B8 => O28) = (0:0:0,0:0:0);
    (B8 => O27) = (0:0:0,0:0:0);
    (B8 => O26) = (0:0:0,0:0:0);
    (B8 => O25) = (0:0:0,0:0:0);
    (B8 => O24) = (0:0:0,0:0:0);
    (B8 => O23) = (0:0:0,0:0:0);
    (B8 => O22) = (0:0:0,0:0:0);
    (B8 => O21) = (0:0:0,0:0:0);
    (B8 => O20) = (0:0:0,0:0:0);
    (B8 => O19) = (0:0:0,0:0:0);
    (B8 => O18) = (0:0:0,0:0:0);
    (B8 => O17) = (0:0:0,0:0:0);
    (B8 => O16) = (0:0:0,0:0:0);
    (B8 => O15) = (0:0:0,0:0:0);
    (B8 => O14) = (0:0:0,0:0:0);
    (B7 => O30) = (0:0:0,0:0:0);
    (B7 => O29) = (0:0:0,0:0:0);
    (B7 => O28) = (0:0:0,0:0:0);
    (B7 => O27) = (0:0:0,0:0:0);
    (B7 => O26) = (0:0:0,0:0:0);
    (B7 => O25) = (0:0:0,0:0:0);
    (B7 => O24) = (0:0:0,0:0:0);
    (B7 => O23) = (0:0:0,0:0:0);
    (B7 => O22) = (0:0:0,0:0:0);
    (B7 => O21) = (0:0:0,0:0:0);
    (B7 => O20) = (0:0:0,0:0:0);
    (B7 => O19) = (0:0:0,0:0:0);
    (B7 => O18) = (0:0:0,0:0:0);
    (B7 => O17) = (0:0:0,0:0:0);
    (B7 => O16) = (0:0:0,0:0:0);
    (B7 => O15) = (0:0:0,0:0:0);
    (B7 => O14) = (0:0:0,0:0:0);
    (B6 => O30) = (0:0:0,0:0:0);
    (B6 => O29) = (0:0:0,0:0:0);
    (B6 => O28) = (0:0:0,0:0:0);
    (B6 => O27) = (0:0:0,0:0:0);
    (B6 => O26) = (0:0:0,0:0:0);
    (B6 => O25) = (0:0:0,0:0:0);
    (B6 => O24) = (0:0:0,0:0:0);
    (B6 => O23) = (0:0:0,0:0:0);
    (B6 => O22) = (0:0:0,0:0:0);
    (B6 => O21) = (0:0:0,0:0:0);
    (B6 => O20) = (0:0:0,0:0:0);
    (B6 => O19) = (0:0:0,0:0:0);
    (B6 => O18) = (0:0:0,0:0:0);
    (B6 => O17) = (0:0:0,0:0:0);
    (B6 => O16) = (0:0:0,0:0:0);
    (B6 => O15) = (0:0:0,0:0:0);
    (B6 => O14) = (0:0:0,0:0:0);
    (B5 => O30) = (0:0:0,0:0:0);
    (B5 => O29) = (0:0:0,0:0:0);
    (B5 => O28) = (0:0:0,0:0:0);
    (B5 => O27) = (0:0:0,0:0:0);
    (B5 => O26) = (0:0:0,0:0:0);
    (B5 => O25) = (0:0:0,0:0:0);
    (B5 => O24) = (0:0:0,0:0:0);
    (B5 => O23) = (0:0:0,0:0:0);
    (B5 => O22) = (0:0:0,0:0:0);
    (B5 => O21) = (0:0:0,0:0:0);
    (B5 => O20) = (0:0:0,0:0:0);
    (B5 => O19) = (0:0:0,0:0:0);
    (B5 => O18) = (0:0:0,0:0:0);
    (B5 => O17) = (0:0:0,0:0:0);
    (B5 => O16) = (0:0:0,0:0:0);
    (B5 => O15) = (0:0:0,0:0:0);
    (B5 => O14) = (0:0:0,0:0:0);
    (B4 => O30) = (0:0:0,0:0:0);
    (B4 => O29) = (0:0:0,0:0:0);
    (B4 => O28) = (0:0:0,0:0:0);
    (B4 => O27) = (0:0:0,0:0:0);
    (B4 => O26) = (0:0:0,0:0:0);
    (B4 => O25) = (0:0:0,0:0:0);
    (B4 => O24) = (0:0:0,0:0:0);
    (B4 => O23) = (0:0:0,0:0:0);
    (B4 => O22) = (0:0:0,0:0:0);
    (B4 => O21) = (0:0:0,0:0:0);
    (B4 => O20) = (0:0:0,0:0:0);
    (B4 => O19) = (0:0:0,0:0:0);
    (B4 => O18) = (0:0:0,0:0:0);
    (B4 => O17) = (0:0:0,0:0:0);
    (B4 => O16) = (0:0:0,0:0:0);
    (B4 => O15) = (0:0:0,0:0:0);
    (B4 => O14) = (0:0:0,0:0:0);
    (B3 => O30) = (0:0:0,0:0:0);
    (B3 => O29) = (0:0:0,0:0:0);
    (B3 => O28) = (0:0:0,0:0:0);
    (B3 => O27) = (0:0:0,0:0:0);
    (B3 => O26) = (0:0:0,0:0:0);
    (B3 => O25) = (0:0:0,0:0:0);
    (B3 => O24) = (0:0:0,0:0:0);
    (B3 => O23) = (0:0:0,0:0:0);
    (B3 => O22) = (0:0:0,0:0:0);
    (B3 => O21) = (0:0:0,0:0:0);
    (B3 => O20) = (0:0:0,0:0:0);
    (B3 => O19) = (0:0:0,0:0:0);
    (B3 => O18) = (0:0:0,0:0:0);
    (B3 => O17) = (0:0:0,0:0:0);
    (B3 => O16) = (0:0:0,0:0:0);
    (B3 => O15) = (0:0:0,0:0:0);
    (B3 => O14) = (0:0:0,0:0:0);
    (B2 => O30) = (0:0:0,0:0:0);
    (B2 => O29) = (0:0:0,0:0:0);
    (B2 => O28) = (0:0:0,0:0:0);
    (B2 => O27) = (0:0:0,0:0:0);
    (B2 => O26) = (0:0:0,0:0:0);
    (B2 => O25) = (0:0:0,0:0:0);
    (B2 => O24) = (0:0:0,0:0:0);
    (B2 => O23) = (0:0:0,0:0:0);
    (B2 => O22) = (0:0:0,0:0:0);
    (B2 => O21) = (0:0:0,0:0:0);
    (B2 => O20) = (0:0:0,0:0:0);
    (B2 => O19) = (0:0:0,0:0:0);
    (B2 => O18) = (0:0:0,0:0:0);
    (B2 => O17) = (0:0:0,0:0:0);
    (B2 => O16) = (0:0:0,0:0:0);
    (B2 => O15) = (0:0:0,0:0:0);
    (B2 => O14) = (0:0:0,0:0:0);
    (B1 => O30) = (0:0:0,0:0:0);
    (B1 => O29) = (0:0:0,0:0:0);
    (B1 => O28) = (0:0:0,0:0:0);
    (B1 => O27) = (0:0:0,0:0:0);
    (B1 => O26) = (0:0:0,0:0:0);
    (B1 => O25) = (0:0:0,0:0:0);
    (B1 => O24) = (0:0:0,0:0:0);
    (B1 => O23) = (0:0:0,0:0:0);
    (B1 => O22) = (0:0:0,0:0:0);
    (B1 => O21) = (0:0:0,0:0:0);
    (B1 => O20) = (0:0:0,0:0:0);
    (B1 => O19) = (0:0:0,0:0:0);
    (B1 => O18) = (0:0:0,0:0:0);
    (B1 => O17) = (0:0:0,0:0:0);
    (B1 => O16) = (0:0:0,0:0:0);
    (B1 => O15) = (0:0:0,0:0:0);
    (B1 => O14) = (0:0:0,0:0:0);
    (B0 => O30) = (0:0:0,0:0:0);
    (B0 => O29) = (0:0:0,0:0:0);
    (B0 => O28) = (0:0:0,0:0:0);
    (B0 => O27) = (0:0:0,0:0:0);
    (B0 => O26) = (0:0:0,0:0:0);
    (B0 => O25) = (0:0:0,0:0:0);
    (B0 => O24) = (0:0:0,0:0:0);
    (B0 => O23) = (0:0:0,0:0:0);
    (B0 => O22) = (0:0:0,0:0:0);
    (B0 => O21) = (0:0:0,0:0:0);
    (B0 => O20) = (0:0:0,0:0:0);
    (B0 => O19) = (0:0:0,0:0:0);
    (B0 => O18) = (0:0:0,0:0:0);
    (B0 => O17) = (0:0:0,0:0:0);
    (B0 => O16) = (0:0:0,0:0:0);
    (B0 => O15) = (0:0:0,0:0:0);
    (B0 => O14) = (0:0:0,0:0:0);
  endspecify

endmodule

module fftUnit_butt_mult_m_imag_in1_15__I_0 ( input A15, A14, A13, A12, A11, 
    A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0, B15, B14, B13, B12, B11, B10, 
    B9, B8, B7, B6, B5, B4, B3, B2, B1, B0, output O30, O29, O28, O27, O26, 
    O25, O24, O23, O22, O21, O20, O19, O18, O17, O16, O15, O14 );
  wire   GNDI;

  MAC16_B \fftUnit/butt/mult/m_imag/in1_15__I_0 ( .CLK(GNDI), .CE(GNDI), 
    .C15(GNDI), .C14(GNDI), .C13(GNDI), .C12(GNDI), .C11(GNDI), .C10(GNDI), 
    .C9(GNDI), .C8(GNDI), .C7(GNDI), .C6(GNDI), .C5(GNDI), .C4(GNDI), 
    .C3(GNDI), .C2(GNDI), .C1(GNDI), .C0(GNDI), .A15(A15), .A14(A14), 
    .A13(A13), .A12(A12), .A11(A11), .A10(A10), .A9(A9), .A8(A8), .A7(A7), 
    .A6(A6), .A5(A5), .A4(A4), .A3(A3), .A2(A2), .A1(A1), .A0(A0), .B15(B15), 
    .B14(B14), .B13(B13), .B12(B12), .B11(B11), .B10(B10), .B9(B9), .B8(B8), 
    .B7(B7), .B6(B6), .B5(B5), .B4(B4), .B3(B3), .B2(B2), .B1(B1), .B0(B0), 
    .D15(GNDI), .D14(GNDI), .D13(GNDI), .D12(GNDI), .D11(GNDI), .D10(GNDI), 
    .D9(GNDI), .D8(GNDI), .D7(GNDI), .D6(GNDI), .D5(GNDI), .D4(GNDI), 
    .D3(GNDI), .D2(GNDI), .D1(GNDI), .D0(GNDI), .AHOLD(GNDI), .BHOLD(GNDI), 
    .CHOLD(GNDI), .DHOLD(GNDI), .IRSTTOP(GNDI), .IRSTBOT(GNDI), .ORSTTOP(GNDI), 
    .ORSTBOT(GNDI), .OLOADTOP(GNDI), .OLOADBOT(GNDI), .ADDSUBTOP(GNDI), 
    .ADDSUBBOT(GNDI), .OHOLDTOP(GNDI), .OHOLDBOT(GNDI), .CI(GNDI), 
    .ACCUMCI(GNDI), .SIGNEXTIN(GNDI), .O31(), .O30(O30), .O29(O29), .O28(O28), 
    .O27(O27), .O26(O26), .O25(O25), .O24(O24), .O23(O23), .O22(O22), 
    .O21(O21), .O20(O20), .O19(O19), .O18(O18), .O17(O17), .O16(O16), 
    .O15(O15), .O14(O14), .O13(), .O12(), .O11(), .O10(), .O9(), .O8(), .O7(), 
    .O6(), .O5(), .O4(), .O3(), .O2(), .O1(), .O0(), .CO(), .ACCUMCO(), 
    .SIGNEXTOUT());
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (A15 => O30) = (0:0:0,0:0:0);
    (A15 => O29) = (0:0:0,0:0:0);
    (A15 => O28) = (0:0:0,0:0:0);
    (A15 => O27) = (0:0:0,0:0:0);
    (A15 => O26) = (0:0:0,0:0:0);
    (A15 => O25) = (0:0:0,0:0:0);
    (A15 => O24) = (0:0:0,0:0:0);
    (A15 => O23) = (0:0:0,0:0:0);
    (A15 => O22) = (0:0:0,0:0:0);
    (A15 => O21) = (0:0:0,0:0:0);
    (A15 => O20) = (0:0:0,0:0:0);
    (A15 => O19) = (0:0:0,0:0:0);
    (A15 => O18) = (0:0:0,0:0:0);
    (A15 => O17) = (0:0:0,0:0:0);
    (A15 => O16) = (0:0:0,0:0:0);
    (A15 => O15) = (0:0:0,0:0:0);
    (A14 => O30) = (0:0:0,0:0:0);
    (A14 => O29) = (0:0:0,0:0:0);
    (A14 => O28) = (0:0:0,0:0:0);
    (A14 => O27) = (0:0:0,0:0:0);
    (A14 => O26) = (0:0:0,0:0:0);
    (A14 => O25) = (0:0:0,0:0:0);
    (A14 => O24) = (0:0:0,0:0:0);
    (A14 => O23) = (0:0:0,0:0:0);
    (A14 => O22) = (0:0:0,0:0:0);
    (A14 => O21) = (0:0:0,0:0:0);
    (A14 => O20) = (0:0:0,0:0:0);
    (A14 => O19) = (0:0:0,0:0:0);
    (A14 => O18) = (0:0:0,0:0:0);
    (A14 => O17) = (0:0:0,0:0:0);
    (A14 => O16) = (0:0:0,0:0:0);
    (A14 => O15) = (0:0:0,0:0:0);
    (A14 => O14) = (0:0:0,0:0:0);
    (A13 => O30) = (0:0:0,0:0:0);
    (A13 => O29) = (0:0:0,0:0:0);
    (A13 => O28) = (0:0:0,0:0:0);
    (A13 => O27) = (0:0:0,0:0:0);
    (A13 => O26) = (0:0:0,0:0:0);
    (A13 => O25) = (0:0:0,0:0:0);
    (A13 => O24) = (0:0:0,0:0:0);
    (A13 => O23) = (0:0:0,0:0:0);
    (A13 => O22) = (0:0:0,0:0:0);
    (A13 => O21) = (0:0:0,0:0:0);
    (A13 => O20) = (0:0:0,0:0:0);
    (A13 => O19) = (0:0:0,0:0:0);
    (A13 => O18) = (0:0:0,0:0:0);
    (A13 => O17) = (0:0:0,0:0:0);
    (A13 => O16) = (0:0:0,0:0:0);
    (A13 => O15) = (0:0:0,0:0:0);
    (A13 => O14) = (0:0:0,0:0:0);
    (A12 => O30) = (0:0:0,0:0:0);
    (A12 => O29) = (0:0:0,0:0:0);
    (A12 => O28) = (0:0:0,0:0:0);
    (A12 => O27) = (0:0:0,0:0:0);
    (A12 => O26) = (0:0:0,0:0:0);
    (A12 => O25) = (0:0:0,0:0:0);
    (A12 => O24) = (0:0:0,0:0:0);
    (A12 => O23) = (0:0:0,0:0:0);
    (A12 => O22) = (0:0:0,0:0:0);
    (A12 => O21) = (0:0:0,0:0:0);
    (A12 => O20) = (0:0:0,0:0:0);
    (A12 => O19) = (0:0:0,0:0:0);
    (A12 => O18) = (0:0:0,0:0:0);
    (A12 => O17) = (0:0:0,0:0:0);
    (A12 => O16) = (0:0:0,0:0:0);
    (A12 => O15) = (0:0:0,0:0:0);
    (A12 => O14) = (0:0:0,0:0:0);
    (A11 => O30) = (0:0:0,0:0:0);
    (A11 => O29) = (0:0:0,0:0:0);
    (A11 => O28) = (0:0:0,0:0:0);
    (A11 => O27) = (0:0:0,0:0:0);
    (A11 => O26) = (0:0:0,0:0:0);
    (A11 => O25) = (0:0:0,0:0:0);
    (A11 => O24) = (0:0:0,0:0:0);
    (A11 => O23) = (0:0:0,0:0:0);
    (A11 => O22) = (0:0:0,0:0:0);
    (A11 => O21) = (0:0:0,0:0:0);
    (A11 => O20) = (0:0:0,0:0:0);
    (A11 => O19) = (0:0:0,0:0:0);
    (A11 => O18) = (0:0:0,0:0:0);
    (A11 => O17) = (0:0:0,0:0:0);
    (A11 => O16) = (0:0:0,0:0:0);
    (A11 => O15) = (0:0:0,0:0:0);
    (A11 => O14) = (0:0:0,0:0:0);
    (A10 => O30) = (0:0:0,0:0:0);
    (A10 => O29) = (0:0:0,0:0:0);
    (A10 => O28) = (0:0:0,0:0:0);
    (A10 => O27) = (0:0:0,0:0:0);
    (A10 => O26) = (0:0:0,0:0:0);
    (A10 => O25) = (0:0:0,0:0:0);
    (A10 => O24) = (0:0:0,0:0:0);
    (A10 => O23) = (0:0:0,0:0:0);
    (A10 => O22) = (0:0:0,0:0:0);
    (A10 => O21) = (0:0:0,0:0:0);
    (A10 => O20) = (0:0:0,0:0:0);
    (A10 => O19) = (0:0:0,0:0:0);
    (A10 => O18) = (0:0:0,0:0:0);
    (A10 => O17) = (0:0:0,0:0:0);
    (A10 => O16) = (0:0:0,0:0:0);
    (A10 => O15) = (0:0:0,0:0:0);
    (A10 => O14) = (0:0:0,0:0:0);
    (A9 => O30) = (0:0:0,0:0:0);
    (A9 => O29) = (0:0:0,0:0:0);
    (A9 => O28) = (0:0:0,0:0:0);
    (A9 => O27) = (0:0:0,0:0:0);
    (A9 => O26) = (0:0:0,0:0:0);
    (A9 => O25) = (0:0:0,0:0:0);
    (A9 => O24) = (0:0:0,0:0:0);
    (A9 => O23) = (0:0:0,0:0:0);
    (A9 => O22) = (0:0:0,0:0:0);
    (A9 => O21) = (0:0:0,0:0:0);
    (A9 => O20) = (0:0:0,0:0:0);
    (A9 => O19) = (0:0:0,0:0:0);
    (A9 => O18) = (0:0:0,0:0:0);
    (A9 => O17) = (0:0:0,0:0:0);
    (A9 => O16) = (0:0:0,0:0:0);
    (A9 => O15) = (0:0:0,0:0:0);
    (A9 => O14) = (0:0:0,0:0:0);
    (A8 => O30) = (0:0:0,0:0:0);
    (A8 => O29) = (0:0:0,0:0:0);
    (A8 => O28) = (0:0:0,0:0:0);
    (A8 => O27) = (0:0:0,0:0:0);
    (A8 => O26) = (0:0:0,0:0:0);
    (A8 => O25) = (0:0:0,0:0:0);
    (A8 => O24) = (0:0:0,0:0:0);
    (A8 => O23) = (0:0:0,0:0:0);
    (A8 => O22) = (0:0:0,0:0:0);
    (A8 => O21) = (0:0:0,0:0:0);
    (A8 => O20) = (0:0:0,0:0:0);
    (A8 => O19) = (0:0:0,0:0:0);
    (A8 => O18) = (0:0:0,0:0:0);
    (A8 => O17) = (0:0:0,0:0:0);
    (A8 => O16) = (0:0:0,0:0:0);
    (A8 => O15) = (0:0:0,0:0:0);
    (A8 => O14) = (0:0:0,0:0:0);
    (A7 => O30) = (0:0:0,0:0:0);
    (A7 => O29) = (0:0:0,0:0:0);
    (A7 => O28) = (0:0:0,0:0:0);
    (A7 => O27) = (0:0:0,0:0:0);
    (A7 => O26) = (0:0:0,0:0:0);
    (A7 => O25) = (0:0:0,0:0:0);
    (A7 => O24) = (0:0:0,0:0:0);
    (A7 => O23) = (0:0:0,0:0:0);
    (A7 => O22) = (0:0:0,0:0:0);
    (A7 => O21) = (0:0:0,0:0:0);
    (A7 => O20) = (0:0:0,0:0:0);
    (A7 => O19) = (0:0:0,0:0:0);
    (A7 => O18) = (0:0:0,0:0:0);
    (A7 => O17) = (0:0:0,0:0:0);
    (A7 => O16) = (0:0:0,0:0:0);
    (A7 => O15) = (0:0:0,0:0:0);
    (A7 => O14) = (0:0:0,0:0:0);
    (A6 => O30) = (0:0:0,0:0:0);
    (A6 => O29) = (0:0:0,0:0:0);
    (A6 => O28) = (0:0:0,0:0:0);
    (A6 => O27) = (0:0:0,0:0:0);
    (A6 => O26) = (0:0:0,0:0:0);
    (A6 => O25) = (0:0:0,0:0:0);
    (A6 => O24) = (0:0:0,0:0:0);
    (A6 => O23) = (0:0:0,0:0:0);
    (A6 => O22) = (0:0:0,0:0:0);
    (A6 => O21) = (0:0:0,0:0:0);
    (A6 => O20) = (0:0:0,0:0:0);
    (A6 => O19) = (0:0:0,0:0:0);
    (A6 => O18) = (0:0:0,0:0:0);
    (A6 => O17) = (0:0:0,0:0:0);
    (A6 => O16) = (0:0:0,0:0:0);
    (A6 => O15) = (0:0:0,0:0:0);
    (A6 => O14) = (0:0:0,0:0:0);
    (A5 => O30) = (0:0:0,0:0:0);
    (A5 => O29) = (0:0:0,0:0:0);
    (A5 => O28) = (0:0:0,0:0:0);
    (A5 => O27) = (0:0:0,0:0:0);
    (A5 => O26) = (0:0:0,0:0:0);
    (A5 => O25) = (0:0:0,0:0:0);
    (A5 => O24) = (0:0:0,0:0:0);
    (A5 => O23) = (0:0:0,0:0:0);
    (A5 => O22) = (0:0:0,0:0:0);
    (A5 => O21) = (0:0:0,0:0:0);
    (A5 => O20) = (0:0:0,0:0:0);
    (A5 => O19) = (0:0:0,0:0:0);
    (A5 => O18) = (0:0:0,0:0:0);
    (A5 => O17) = (0:0:0,0:0:0);
    (A5 => O16) = (0:0:0,0:0:0);
    (A5 => O15) = (0:0:0,0:0:0);
    (A5 => O14) = (0:0:0,0:0:0);
    (A4 => O30) = (0:0:0,0:0:0);
    (A4 => O29) = (0:0:0,0:0:0);
    (A4 => O28) = (0:0:0,0:0:0);
    (A4 => O27) = (0:0:0,0:0:0);
    (A4 => O26) = (0:0:0,0:0:0);
    (A4 => O25) = (0:0:0,0:0:0);
    (A4 => O24) = (0:0:0,0:0:0);
    (A4 => O23) = (0:0:0,0:0:0);
    (A4 => O22) = (0:0:0,0:0:0);
    (A4 => O21) = (0:0:0,0:0:0);
    (A4 => O20) = (0:0:0,0:0:0);
    (A4 => O19) = (0:0:0,0:0:0);
    (A4 => O18) = (0:0:0,0:0:0);
    (A4 => O17) = (0:0:0,0:0:0);
    (A4 => O16) = (0:0:0,0:0:0);
    (A4 => O15) = (0:0:0,0:0:0);
    (A4 => O14) = (0:0:0,0:0:0);
    (A3 => O30) = (0:0:0,0:0:0);
    (A3 => O29) = (0:0:0,0:0:0);
    (A3 => O28) = (0:0:0,0:0:0);
    (A3 => O27) = (0:0:0,0:0:0);
    (A3 => O26) = (0:0:0,0:0:0);
    (A3 => O25) = (0:0:0,0:0:0);
    (A3 => O24) = (0:0:0,0:0:0);
    (A3 => O23) = (0:0:0,0:0:0);
    (A3 => O22) = (0:0:0,0:0:0);
    (A3 => O21) = (0:0:0,0:0:0);
    (A3 => O20) = (0:0:0,0:0:0);
    (A3 => O19) = (0:0:0,0:0:0);
    (A3 => O18) = (0:0:0,0:0:0);
    (A3 => O17) = (0:0:0,0:0:0);
    (A3 => O16) = (0:0:0,0:0:0);
    (A3 => O15) = (0:0:0,0:0:0);
    (A3 => O14) = (0:0:0,0:0:0);
    (A2 => O30) = (0:0:0,0:0:0);
    (A2 => O29) = (0:0:0,0:0:0);
    (A2 => O28) = (0:0:0,0:0:0);
    (A2 => O27) = (0:0:0,0:0:0);
    (A2 => O26) = (0:0:0,0:0:0);
    (A2 => O25) = (0:0:0,0:0:0);
    (A2 => O24) = (0:0:0,0:0:0);
    (A2 => O23) = (0:0:0,0:0:0);
    (A2 => O22) = (0:0:0,0:0:0);
    (A2 => O21) = (0:0:0,0:0:0);
    (A2 => O20) = (0:0:0,0:0:0);
    (A2 => O19) = (0:0:0,0:0:0);
    (A2 => O18) = (0:0:0,0:0:0);
    (A2 => O17) = (0:0:0,0:0:0);
    (A2 => O16) = (0:0:0,0:0:0);
    (A2 => O15) = (0:0:0,0:0:0);
    (A2 => O14) = (0:0:0,0:0:0);
    (A1 => O30) = (0:0:0,0:0:0);
    (A1 => O29) = (0:0:0,0:0:0);
    (A1 => O28) = (0:0:0,0:0:0);
    (A1 => O27) = (0:0:0,0:0:0);
    (A1 => O26) = (0:0:0,0:0:0);
    (A1 => O25) = (0:0:0,0:0:0);
    (A1 => O24) = (0:0:0,0:0:0);
    (A1 => O23) = (0:0:0,0:0:0);
    (A1 => O22) = (0:0:0,0:0:0);
    (A1 => O21) = (0:0:0,0:0:0);
    (A1 => O20) = (0:0:0,0:0:0);
    (A1 => O19) = (0:0:0,0:0:0);
    (A1 => O18) = (0:0:0,0:0:0);
    (A1 => O17) = (0:0:0,0:0:0);
    (A1 => O16) = (0:0:0,0:0:0);
    (A1 => O15) = (0:0:0,0:0:0);
    (A1 => O14) = (0:0:0,0:0:0);
    (A0 => O30) = (0:0:0,0:0:0);
    (A0 => O29) = (0:0:0,0:0:0);
    (A0 => O28) = (0:0:0,0:0:0);
    (A0 => O27) = (0:0:0,0:0:0);
    (A0 => O26) = (0:0:0,0:0:0);
    (A0 => O25) = (0:0:0,0:0:0);
    (A0 => O24) = (0:0:0,0:0:0);
    (A0 => O23) = (0:0:0,0:0:0);
    (A0 => O22) = (0:0:0,0:0:0);
    (A0 => O21) = (0:0:0,0:0:0);
    (A0 => O20) = (0:0:0,0:0:0);
    (A0 => O19) = (0:0:0,0:0:0);
    (A0 => O18) = (0:0:0,0:0:0);
    (A0 => O17) = (0:0:0,0:0:0);
    (A0 => O16) = (0:0:0,0:0:0);
    (A0 => O15) = (0:0:0,0:0:0);
    (A0 => O14) = (0:0:0,0:0:0);
    (B15 => O30) = (0:0:0,0:0:0);
    (B15 => O29) = (0:0:0,0:0:0);
    (B15 => O28) = (0:0:0,0:0:0);
    (B15 => O27) = (0:0:0,0:0:0);
    (B15 => O26) = (0:0:0,0:0:0);
    (B15 => O25) = (0:0:0,0:0:0);
    (B15 => O24) = (0:0:0,0:0:0);
    (B15 => O23) = (0:0:0,0:0:0);
    (B15 => O22) = (0:0:0,0:0:0);
    (B15 => O21) = (0:0:0,0:0:0);
    (B15 => O20) = (0:0:0,0:0:0);
    (B15 => O19) = (0:0:0,0:0:0);
    (B15 => O18) = (0:0:0,0:0:0);
    (B15 => O17) = (0:0:0,0:0:0);
    (B15 => O16) = (0:0:0,0:0:0);
    (B15 => O15) = (0:0:0,0:0:0);
    (B14 => O30) = (0:0:0,0:0:0);
    (B14 => O29) = (0:0:0,0:0:0);
    (B14 => O28) = (0:0:0,0:0:0);
    (B14 => O27) = (0:0:0,0:0:0);
    (B14 => O26) = (0:0:0,0:0:0);
    (B14 => O25) = (0:0:0,0:0:0);
    (B14 => O24) = (0:0:0,0:0:0);
    (B14 => O23) = (0:0:0,0:0:0);
    (B14 => O22) = (0:0:0,0:0:0);
    (B14 => O21) = (0:0:0,0:0:0);
    (B14 => O20) = (0:0:0,0:0:0);
    (B14 => O19) = (0:0:0,0:0:0);
    (B14 => O18) = (0:0:0,0:0:0);
    (B14 => O17) = (0:0:0,0:0:0);
    (B14 => O16) = (0:0:0,0:0:0);
    (B14 => O15) = (0:0:0,0:0:0);
    (B14 => O14) = (0:0:0,0:0:0);
    (B13 => O30) = (0:0:0,0:0:0);
    (B13 => O29) = (0:0:0,0:0:0);
    (B13 => O28) = (0:0:0,0:0:0);
    (B13 => O27) = (0:0:0,0:0:0);
    (B13 => O26) = (0:0:0,0:0:0);
    (B13 => O25) = (0:0:0,0:0:0);
    (B13 => O24) = (0:0:0,0:0:0);
    (B13 => O23) = (0:0:0,0:0:0);
    (B13 => O22) = (0:0:0,0:0:0);
    (B13 => O21) = (0:0:0,0:0:0);
    (B13 => O20) = (0:0:0,0:0:0);
    (B13 => O19) = (0:0:0,0:0:0);
    (B13 => O18) = (0:0:0,0:0:0);
    (B13 => O17) = (0:0:0,0:0:0);
    (B13 => O16) = (0:0:0,0:0:0);
    (B13 => O15) = (0:0:0,0:0:0);
    (B13 => O14) = (0:0:0,0:0:0);
    (B12 => O30) = (0:0:0,0:0:0);
    (B12 => O29) = (0:0:0,0:0:0);
    (B12 => O28) = (0:0:0,0:0:0);
    (B12 => O27) = (0:0:0,0:0:0);
    (B12 => O26) = (0:0:0,0:0:0);
    (B12 => O25) = (0:0:0,0:0:0);
    (B12 => O24) = (0:0:0,0:0:0);
    (B12 => O23) = (0:0:0,0:0:0);
    (B12 => O22) = (0:0:0,0:0:0);
    (B12 => O21) = (0:0:0,0:0:0);
    (B12 => O20) = (0:0:0,0:0:0);
    (B12 => O19) = (0:0:0,0:0:0);
    (B12 => O18) = (0:0:0,0:0:0);
    (B12 => O17) = (0:0:0,0:0:0);
    (B12 => O16) = (0:0:0,0:0:0);
    (B12 => O15) = (0:0:0,0:0:0);
    (B12 => O14) = (0:0:0,0:0:0);
    (B11 => O30) = (0:0:0,0:0:0);
    (B11 => O29) = (0:0:0,0:0:0);
    (B11 => O28) = (0:0:0,0:0:0);
    (B11 => O27) = (0:0:0,0:0:0);
    (B11 => O26) = (0:0:0,0:0:0);
    (B11 => O25) = (0:0:0,0:0:0);
    (B11 => O24) = (0:0:0,0:0:0);
    (B11 => O23) = (0:0:0,0:0:0);
    (B11 => O22) = (0:0:0,0:0:0);
    (B11 => O21) = (0:0:0,0:0:0);
    (B11 => O20) = (0:0:0,0:0:0);
    (B11 => O19) = (0:0:0,0:0:0);
    (B11 => O18) = (0:0:0,0:0:0);
    (B11 => O17) = (0:0:0,0:0:0);
    (B11 => O16) = (0:0:0,0:0:0);
    (B11 => O15) = (0:0:0,0:0:0);
    (B11 => O14) = (0:0:0,0:0:0);
    (B10 => O30) = (0:0:0,0:0:0);
    (B10 => O29) = (0:0:0,0:0:0);
    (B10 => O28) = (0:0:0,0:0:0);
    (B10 => O27) = (0:0:0,0:0:0);
    (B10 => O26) = (0:0:0,0:0:0);
    (B10 => O25) = (0:0:0,0:0:0);
    (B10 => O24) = (0:0:0,0:0:0);
    (B10 => O23) = (0:0:0,0:0:0);
    (B10 => O22) = (0:0:0,0:0:0);
    (B10 => O21) = (0:0:0,0:0:0);
    (B10 => O20) = (0:0:0,0:0:0);
    (B10 => O19) = (0:0:0,0:0:0);
    (B10 => O18) = (0:0:0,0:0:0);
    (B10 => O17) = (0:0:0,0:0:0);
    (B10 => O16) = (0:0:0,0:0:0);
    (B10 => O15) = (0:0:0,0:0:0);
    (B10 => O14) = (0:0:0,0:0:0);
    (B9 => O30) = (0:0:0,0:0:0);
    (B9 => O29) = (0:0:0,0:0:0);
    (B9 => O28) = (0:0:0,0:0:0);
    (B9 => O27) = (0:0:0,0:0:0);
    (B9 => O26) = (0:0:0,0:0:0);
    (B9 => O25) = (0:0:0,0:0:0);
    (B9 => O24) = (0:0:0,0:0:0);
    (B9 => O23) = (0:0:0,0:0:0);
    (B9 => O22) = (0:0:0,0:0:0);
    (B9 => O21) = (0:0:0,0:0:0);
    (B9 => O20) = (0:0:0,0:0:0);
    (B9 => O19) = (0:0:0,0:0:0);
    (B9 => O18) = (0:0:0,0:0:0);
    (B9 => O17) = (0:0:0,0:0:0);
    (B9 => O16) = (0:0:0,0:0:0);
    (B9 => O15) = (0:0:0,0:0:0);
    (B9 => O14) = (0:0:0,0:0:0);
    (B8 => O30) = (0:0:0,0:0:0);
    (B8 => O29) = (0:0:0,0:0:0);
    (B8 => O28) = (0:0:0,0:0:0);
    (B8 => O27) = (0:0:0,0:0:0);
    (B8 => O26) = (0:0:0,0:0:0);
    (B8 => O25) = (0:0:0,0:0:0);
    (B8 => O24) = (0:0:0,0:0:0);
    (B8 => O23) = (0:0:0,0:0:0);
    (B8 => O22) = (0:0:0,0:0:0);
    (B8 => O21) = (0:0:0,0:0:0);
    (B8 => O20) = (0:0:0,0:0:0);
    (B8 => O19) = (0:0:0,0:0:0);
    (B8 => O18) = (0:0:0,0:0:0);
    (B8 => O17) = (0:0:0,0:0:0);
    (B8 => O16) = (0:0:0,0:0:0);
    (B8 => O15) = (0:0:0,0:0:0);
    (B8 => O14) = (0:0:0,0:0:0);
    (B7 => O30) = (0:0:0,0:0:0);
    (B7 => O29) = (0:0:0,0:0:0);
    (B7 => O28) = (0:0:0,0:0:0);
    (B7 => O27) = (0:0:0,0:0:0);
    (B7 => O26) = (0:0:0,0:0:0);
    (B7 => O25) = (0:0:0,0:0:0);
    (B7 => O24) = (0:0:0,0:0:0);
    (B7 => O23) = (0:0:0,0:0:0);
    (B7 => O22) = (0:0:0,0:0:0);
    (B7 => O21) = (0:0:0,0:0:0);
    (B7 => O20) = (0:0:0,0:0:0);
    (B7 => O19) = (0:0:0,0:0:0);
    (B7 => O18) = (0:0:0,0:0:0);
    (B7 => O17) = (0:0:0,0:0:0);
    (B7 => O16) = (0:0:0,0:0:0);
    (B7 => O15) = (0:0:0,0:0:0);
    (B7 => O14) = (0:0:0,0:0:0);
    (B6 => O30) = (0:0:0,0:0:0);
    (B6 => O29) = (0:0:0,0:0:0);
    (B6 => O28) = (0:0:0,0:0:0);
    (B6 => O27) = (0:0:0,0:0:0);
    (B6 => O26) = (0:0:0,0:0:0);
    (B6 => O25) = (0:0:0,0:0:0);
    (B6 => O24) = (0:0:0,0:0:0);
    (B6 => O23) = (0:0:0,0:0:0);
    (B6 => O22) = (0:0:0,0:0:0);
    (B6 => O21) = (0:0:0,0:0:0);
    (B6 => O20) = (0:0:0,0:0:0);
    (B6 => O19) = (0:0:0,0:0:0);
    (B6 => O18) = (0:0:0,0:0:0);
    (B6 => O17) = (0:0:0,0:0:0);
    (B6 => O16) = (0:0:0,0:0:0);
    (B6 => O15) = (0:0:0,0:0:0);
    (B6 => O14) = (0:0:0,0:0:0);
    (B5 => O30) = (0:0:0,0:0:0);
    (B5 => O29) = (0:0:0,0:0:0);
    (B5 => O28) = (0:0:0,0:0:0);
    (B5 => O27) = (0:0:0,0:0:0);
    (B5 => O26) = (0:0:0,0:0:0);
    (B5 => O25) = (0:0:0,0:0:0);
    (B5 => O24) = (0:0:0,0:0:0);
    (B5 => O23) = (0:0:0,0:0:0);
    (B5 => O22) = (0:0:0,0:0:0);
    (B5 => O21) = (0:0:0,0:0:0);
    (B5 => O20) = (0:0:0,0:0:0);
    (B5 => O19) = (0:0:0,0:0:0);
    (B5 => O18) = (0:0:0,0:0:0);
    (B5 => O17) = (0:0:0,0:0:0);
    (B5 => O16) = (0:0:0,0:0:0);
    (B5 => O15) = (0:0:0,0:0:0);
    (B5 => O14) = (0:0:0,0:0:0);
    (B4 => O30) = (0:0:0,0:0:0);
    (B4 => O29) = (0:0:0,0:0:0);
    (B4 => O28) = (0:0:0,0:0:0);
    (B4 => O27) = (0:0:0,0:0:0);
    (B4 => O26) = (0:0:0,0:0:0);
    (B4 => O25) = (0:0:0,0:0:0);
    (B4 => O24) = (0:0:0,0:0:0);
    (B4 => O23) = (0:0:0,0:0:0);
    (B4 => O22) = (0:0:0,0:0:0);
    (B4 => O21) = (0:0:0,0:0:0);
    (B4 => O20) = (0:0:0,0:0:0);
    (B4 => O19) = (0:0:0,0:0:0);
    (B4 => O18) = (0:0:0,0:0:0);
    (B4 => O17) = (0:0:0,0:0:0);
    (B4 => O16) = (0:0:0,0:0:0);
    (B4 => O15) = (0:0:0,0:0:0);
    (B4 => O14) = (0:0:0,0:0:0);
    (B3 => O30) = (0:0:0,0:0:0);
    (B3 => O29) = (0:0:0,0:0:0);
    (B3 => O28) = (0:0:0,0:0:0);
    (B3 => O27) = (0:0:0,0:0:0);
    (B3 => O26) = (0:0:0,0:0:0);
    (B3 => O25) = (0:0:0,0:0:0);
    (B3 => O24) = (0:0:0,0:0:0);
    (B3 => O23) = (0:0:0,0:0:0);
    (B3 => O22) = (0:0:0,0:0:0);
    (B3 => O21) = (0:0:0,0:0:0);
    (B3 => O20) = (0:0:0,0:0:0);
    (B3 => O19) = (0:0:0,0:0:0);
    (B3 => O18) = (0:0:0,0:0:0);
    (B3 => O17) = (0:0:0,0:0:0);
    (B3 => O16) = (0:0:0,0:0:0);
    (B3 => O15) = (0:0:0,0:0:0);
    (B3 => O14) = (0:0:0,0:0:0);
    (B2 => O30) = (0:0:0,0:0:0);
    (B2 => O29) = (0:0:0,0:0:0);
    (B2 => O28) = (0:0:0,0:0:0);
    (B2 => O27) = (0:0:0,0:0:0);
    (B2 => O26) = (0:0:0,0:0:0);
    (B2 => O25) = (0:0:0,0:0:0);
    (B2 => O24) = (0:0:0,0:0:0);
    (B2 => O23) = (0:0:0,0:0:0);
    (B2 => O22) = (0:0:0,0:0:0);
    (B2 => O21) = (0:0:0,0:0:0);
    (B2 => O20) = (0:0:0,0:0:0);
    (B2 => O19) = (0:0:0,0:0:0);
    (B2 => O18) = (0:0:0,0:0:0);
    (B2 => O17) = (0:0:0,0:0:0);
    (B2 => O16) = (0:0:0,0:0:0);
    (B2 => O15) = (0:0:0,0:0:0);
    (B2 => O14) = (0:0:0,0:0:0);
    (B1 => O30) = (0:0:0,0:0:0);
    (B1 => O29) = (0:0:0,0:0:0);
    (B1 => O28) = (0:0:0,0:0:0);
    (B1 => O27) = (0:0:0,0:0:0);
    (B1 => O26) = (0:0:0,0:0:0);
    (B1 => O25) = (0:0:0,0:0:0);
    (B1 => O24) = (0:0:0,0:0:0);
    (B1 => O23) = (0:0:0,0:0:0);
    (B1 => O22) = (0:0:0,0:0:0);
    (B1 => O21) = (0:0:0,0:0:0);
    (B1 => O20) = (0:0:0,0:0:0);
    (B1 => O19) = (0:0:0,0:0:0);
    (B1 => O18) = (0:0:0,0:0:0);
    (B1 => O17) = (0:0:0,0:0:0);
    (B1 => O16) = (0:0:0,0:0:0);
    (B1 => O15) = (0:0:0,0:0:0);
    (B1 => O14) = (0:0:0,0:0:0);
    (B0 => O30) = (0:0:0,0:0:0);
    (B0 => O29) = (0:0:0,0:0:0);
    (B0 => O28) = (0:0:0,0:0:0);
    (B0 => O27) = (0:0:0,0:0:0);
    (B0 => O26) = (0:0:0,0:0:0);
    (B0 => O25) = (0:0:0,0:0:0);
    (B0 => O24) = (0:0:0,0:0:0);
    (B0 => O23) = (0:0:0,0:0:0);
    (B0 => O22) = (0:0:0,0:0:0);
    (B0 => O21) = (0:0:0,0:0:0);
    (B0 => O20) = (0:0:0,0:0:0);
    (B0 => O19) = (0:0:0,0:0:0);
    (B0 => O18) = (0:0:0,0:0:0);
    (B0 => O17) = (0:0:0,0:0:0);
    (B0 => O16) = (0:0:0,0:0:0);
    (B0 => O15) = (0:0:0,0:0:0);
    (B0 => O14) = (0:0:0,0:0:0);
  endspecify

endmodule

module full_reset ( output PADDI, input full_reset );
  wire   GNDI;

  BB_B_B \fftoutReg/full_reset_pad.bb_inst ( .T_N(GNDI), .I(GNDI), .O(PADDI), 
    .B(full_reset));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (full_reset => PADDI) = (0:0:0,0:0:0);
  endspecify

endmodule

module sck ( output PADDI, input sck );
  wire   GNDI;

  BB_B_B \sck_pad.bb_inst ( .T_N(GNDI), .I(GNDI), .O(PADDI), .B(sck));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (sck => PADDI) = (0:0:0,0:0:0);
  endspecify

endmodule

module clk ( output PADDI, input clk );
  wire   GNDI;

  BB_B_B \clk_pad.bb_inst ( .T_N(GNDI), .I(GNDI), .O(PADDI), .B(clk));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (clk => PADDI) = (0:0:0,0:0:0);
  endspecify

endmodule

module sdi ( output PADDI, input sdi );
  wire   GNDI;

  BB_B_B \sdi_pad.bb_inst ( .T_N(GNDI), .I(GNDI), .O(PADDI), .B(sdi));
  gnd DRIVEGND( .PWR0(GNDI));

  specify
    (sdi => PADDI) = (0:0:0,0:0:0);
  endspecify

endmodule

module done ( input PADDO, output done );
  wire   VCCI;

  BB_B_B \done_pad.bb_inst ( .T_N(VCCI), .I(PADDO), .O(), .B(done));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (PADDO => done) = (0:0:0,0:0:0);
  endspecify

endmodule

module sdo ( input PADDO, output sdo );
  wire   VCCI;

  BB_B_B \sdo_pad.bb_inst ( .T_N(VCCI), .I(PADDO), .O(), .B(sdo));
  vcc DRIVEVCC( .PWR1(VCCI));

  specify
    (PADDO => sdo) = (0:0:0,0:0:0);
  endspecify

endmodule
