## Лабы за первый семестр
Все лабораторные выполнены в среде quartus 7.2 на языке verilog.
#### Первая лаба
Входные данные - число от нуля до девяти.
Выходные - последовательность из семи бит, соответствующая семи сегментам семисегментного индикатора.
Выполнение с использованием схем и на verilog'е мало отличается, разве что гораздо проще писать формулы для каждого отдельного сегмента.
Сами формулы всё также надо сначала вывести.
#### Вторая лаба
Входные данные - два шестнадцатибитных числа, выход - шестнадцатибитное число - их сумма. Также на вход подаётся бит переноса, на выходе тоже есть бит переноса.
На verilog'е эту лабу можно написать и в одну строчку, просто используя оператор +.
Но это удобный случай разобрать использование модулей, поэтому лаба реализована также как и при помощи схем - сначала сумматор двух бит, потом на его основе четырёхбитный сумматор, потом на их основе шестнадцатибитный сумматор. 
#### Третья лаба
Входные данные - шестнадцать различных восьмибитных чисел и число от нуля до пятнадцати - номер числа, которое следует подать на выход.
Тут всё просто, массивы решают все проблемы.
#### Четвёртая лаба
Регистр с параллельной и последовательной загрузкой.
#### Пятая лаба
Шестнадцатиразрядный счётчик. Оператор + решает все проблемы.
#### Шестая лаба
Делитель частоты на 3 и на 5.
Сложение снова решает все проблемы.