 2 
具漏電流控制之高速低功率多埠暫存器檔案電路設計 
“Leakage Controlled High Speed Low Power Multiport Register File Circuit Design” 
計畫編號：NSC94-2215-E-224-009 
執行期間：94年 8月 1日 至 95年 7月 31日 
主持人：楊博惠 雲林科技大學 電子工程 助理教授 
 
一、中文摘要 
暫存器檔案是微處理器的基本元件，扮演
著相當重要的角色。一個卓越的微處理器需要
一個好的暫存器檔案，以達到平行及高速處理
的功能。高速的資料傳輸需要快速的讀寫埠，
有別於目前文獻記載的暫存器檔案多在加速
讀取的速度與漏電流的控制，本論文將對於資
料寫入與記憶體細胞提出改善。為了降低功耗
與縮小面積，高積集密度的多埠暫存器檔案，
改傳統的雙端位元線結構，採單端讀寫埠的讀
寫記憶體單元。然而，以單端讀寫的結構完成
高效能的暫存器檔案，具有一定的困難度。本
論文提出了應用 C2MOS電路的概念於記憶體
細胞單元，改善寫入的速度，並降低讀寫功率
損耗，且不影響讀取的速度。除了記憶體細胞
單元外，我們也使用了動態的讀取與寫入解碼
器，並使用脈波控制訊號與自我重置電路，以
減少功率損耗。 
在使用 TSMC 0.35μm的製程技術下，實
現 16w × 16b，二讀一寫的暫存器檔案，核心
操作頻率在 600 MHz，功率損耗為 75 mW。
與 JSSC’99傳統暫存器檔案比較，同功率損
耗下操作速度約能提昇 20%。而將製程移至
TSMC 0.18μm 1P6M，容量擴大為 32w × 
32b，核心操作頻率為 800MHz，功率消耗為
34 mW。 
 
英文摘要 
Register file is the basic device, playing an 
important role, in the microprocessors or DSPs. 
In order to accomplish the goal of high-speed 
processing, a high performance microprocessor 
needs an excellent register file. There were many 
previous register-file researches focused on 
accelerating reading speed and leakage control. 
Actually, the speed of writing is the same 
importance of reading operation in a register file. 
This thesis, therefore, trying to improve the 
writing and storing speed without extra layout 
area and power consumptions. Because of the 
power consumption and the chip area, the 
traditional differential bit-line style has been 
changed into single-ended bit-line. In fact, the 
single-ended structure is difficult to be designed. 
In this thesis, we utilized the C2MOS circuit 
style in the new memory cell to improve the 
speed of writing without penalties of slowdown 
read-out speed and extra layout area. 
We implemented a 16w × 16b 
two-read-one-write register file using TSMC 
0.35μm 2P4M technology. The operating 
frequency is 600 MHz, and the power 
consumption is 75 mW. Compare with JSSC ‘99 
traditional register file, the writing operate speed 
is improved 20% while both are under the same 
power consumption. As move the technology to 
TSMC 0.18μm 1P6M, for two-read-one-write 
32w ×  32b register file, the core operates 
frequency promotes to 800 MHz, and the power 
 4 
三、研究方法及成果 
由於早期的演算法與系統架構對於平行
處理及速度並沒有很高的要求，所以並沒有暫
存器檔案的元件，大多數微處理器的儲存元件
皆為靜態隨機存取記憶體（Static Random 
Access Memory）或正反器（Flip-Flop），早
在 1960 年代，以相互耦合（Cross-Coupled）
的兩個反相器（Inverter）為結構的儲存元件就
已經被使用在各個電路中。雖然之後出現了以
一個電晶體組成的動態隨機存取記憶體
（Dynamic Random Access Memory），但是靜
態記憶體仍然擁有穩定儲存資料的優勢。但隨
著使用者的需求、演算法複雜度提高與處理器
平行度和速度的提昇，傳統的單埠記憶體已經
不足以應付所要的功能。所以開始有所謂雙埠
的記憶體出現。這種記憶體有多條的位元線
（Bit-Line），可以同時提供不同的設備讀取
資料。但是此種記憶體仍有資料寫入與資料讀
取位元線共同使用的缺點，造成讀寫會相互干
擾，所以讀寫時序的安排在此架構中顯得格外
重要，也會增加設計上的考量與困難。 
 
A、 暫存器檔案架構與應用 
 
 
圖3  暫存器檔案架構圖-1 
 
Local
Register File
Local
Register File
Local
Register File
Unit 
A
Unit 
B
Unit 
C
Shared Bus
 
圖4  暫存器檔案架構圖-2 
 
 
圖5  暫存器檔案架構圖-3 
圖 3、圖 4、圖 5是一般運用在系統的暫存
器檔案架構圖，第一種架構，是利用一條匯流
排來共用記憶體，這種架構主要的缺點是匯流
排的頻寬限制，為了彌補這種限制，不同功能
單元（Unit）的運作上，必須做管線（Pipeline）
處理或者是序列（Sequential）處理，以達到對
匯流排做有效率的使用。第二種架構，則是在
區域（Local）做儲存的動作，這可以減輕匯
流排的負擔，但必須增加不必要的儲存元件及
功率消耗，而且會有新的問題，當功能單元完
成運算，必須透過程式或是硬體，將計算出的
資料複製到其他的暫存器內，這會使軟體或硬
體設計複雜度提高。而第三種架構，是經過多
埠的暫存器檔案來共用儲存元件，這種架構似
乎是最符合高效能的架構，但其最大的缺點，
乃在於設計的困難度與符合系統速度的目
標。圖 4中虛線箭頭是旁通（Bypass）電路，
當 Unit A、B、C間有資料傳輸，此電路可以
直接把資料在 Unit A、B、C間傳輸，而不需
要經過暫存器，以增加速度與節省功率消耗。
而圖 5則說明採用了多埠的記憶體單元，可以
使不同的設備同時讀取相同的資料或寫入資
料到不同的記憶體。 
一般的暫存器檔案設計與記憶體相當類
 6 
N1，N2各是記憶體細胞元之內部節點而 Trip 
Point 為一轉態點，因為記憶體基本上是個相
互栓鎖的元件，所以當資料位元線（Data Bit 
Line）想要改變細胞元裡的資料，需要克服互
鎖的阻力，也就是逆向反相器的保持（Hold）
資料的強度，這也是需要時間與損耗功率的，
一旦過了轉態點，記憶體便會越鎖越緊，把資
料存在節點上。所以傳統雙端記憶細胞元的暫
存器檔案，面積比單端構成來的大，對於相同
的輸入樣本（Input pattern）功率消耗也來的
大。隨著半導體製程進步，會發現類似記憶體
架構的雙端暫存器檔案，佈局面積實在太龐
大，且功率損耗也大，可參考表 1[9]。 
 
表1 差動結構與單端結構的記憶體細胞比較 
Cell Type Interconnect Area（μm2） Rules（μm） Reference 
Depletion NMOS 8T 
2 port / differential 1 metal / 1 poly 4148 3 Kodata[2] 
Depletion NMOS 6T 
2 port / single ended 1 metal / 1 poly 1677 3 Sherburne[10] 
CMOS 6T 1 port / differential 1 metal / 2 poly 418 1.75 O'Connor[9] 
CMOS 6T 2 port / single ended 1 metal / 2 poly 549 1.75 O'Connor[9] 
CMOS 6T 1 port / differential 1 metal / 1 poly 807 1.75 O'Connor[9] 
CMOS 6T 2 port / single ended 1 metal / 1 poly 896 1.75 O'Connor[9] 
T = transistor         
 
B、 低功率消耗策略 
而對於減低功率消耗方面，低功率消耗的
超大型積體電路設計技術，在不同的設計層次
中，有各種不同的方法，如圖 9，為了達到設
計上最大的效果，系統設計者往往會採用跨層
次的設計方案，例如：電路層次與製程層次合
作設計，或是演算法與架構上合作設計。 
 
 
圖9 不同設計層次減少功率消耗的技術 
對於動態功率，有一種方法可以有效的控
制降低功率消耗，動態電壓變動（Dynamic 
 8 
統六顆電晶體的靜態記憶體，假設 NM2 與
NM3工作在飽和區，PM1與 NM4工作在線性
區，則我們可推出式(1)： 
 
圖12 SNM圖解法示意圖 
( )
2
2 1
21 1SNM
1 1 1 1 21
DD T
DD T
T
rV V V VrV rk r r rk k kk r q q q
ì ü
+ï ï- -ï ïæ ö += - -í ýç ÷+è ø æ öï ï+ + + + +ç ÷+ï ïè øî þ
   (1) 
其中 
3 1
3 1
2 2
2 2
2
2
ratio
1 1
1 1
1
NM PM
n ox p oxp
NM PM
NM NM
n ox n oxn
NM NM
s
r
s DD T
r s T
W WC C
L Lr qW WC C
L L
r rk
Vr r V
V V V
rV V V
r
m m
m m
= = =
æ ö
ç ÷+ç ÷= -
+ ç ÷+ -ç ÷
è ø
= -
= -
+
 ， 
 
 
D、 新型暫存器架構 
接著，先介紹我們所提出的暫存器檔案架
構，大致電路方塊如圖 13、圖 14。圖 13為具
有漏電流控制的暫存器檔案，我們利用較基本
的 Power Gated 方法來控制漏電流，利用
Stand-by控制訊號來控制整個電路的漏電流，
當 Stand-by mode 時，會利用圖中 PMOS、
NMOS 把電壓源斷路，減少待機時功率的消
耗。 
Register File
Stand-by
……
 
圖13 具有漏電流控制的暫存器檔案 
 
 
圖14 暫存器檔案架構方塊圖 
圖 14 是我們主要的暫存器檔案設計，包
含了下列幾個部份：時序控制電路（Timing 
Control Circuits）、寫入解碼器（Write 
Decoder）、讀取解碼器（Read Decoder）、記
憶體細胞元陣列（Memory Array）和輸出級
（Output Stage）等部份。圖中顯示的是一 16 
word × 16 bit 的暫存器檔案，寫入部份包含
了：一組 4 對 16 寫入解碼器、一組由寫入許
 10 
讀取埠是由傳導電晶體（Pass transistor）所組
成，在讀取動作執行時，會有大量電流通過記
憶體內的 N型電晶體（N-transistor），而將汲
極（Drain）電壓稍微提高，這樣會降低記憶
體的靜態雜訊邊界（SNM）。所以在多讀取埠
的暫存器檔案中，對於源級電流（Source 
current）與記憶體細胞本身的隔絕（Isolation）
是非常必須的，如圖 16。 
 
圖16 讀取埠的架構電路圖 
 
接著將對整個電路的架構做一個介紹：圖
17為自我重置（Self-Resetting）讀取埠的區塊
圖，包含了上半部的求值路徑邏輯（Evaluation 
Path Logic）部份與下半部的重置脈波訊號產
生器（Reset Pulse Generator）與時序控制電路
（Timing Control Circuits）部分。 
 
 
圖17 自我重置讀取埠的區塊示意圖 
其中求值路徑邏輯電路包含有：位址緩衝
電路（Address buffer）、解碼器、Cell Multiplexer
與資料輸出級。 
這裡我們使用動態電路（ Dynamic 
Circuits）來做為讀取的位址解碼器，圖 24-1
為方塊圖，而圖 24-2 為電路圖，其中紅線的
部份為動態節點。對於每一個讀取埠，會有 16
條讀取線（Read-Word-Line）經由 4條位址線
（Address Line）解碼得到。在圖 24-2中，標
示 R的元件是重置元件（Reset device），標有
S 的元件則為保持元件（Stand-by device），
與後面的反相器聯接成一個半閘鎖器
（Half-latch），此元件必須夠小，而不影響電
路正常的動作。 
圖 18是讀取多工器（Read-Multiplexer）
的電路圖，讀取位址線和細胞元（Cells）的輸
出連結成一個四輸入具有 SRCMOS 功能的多
工器結構，並用 pre2 來重置（Reset）A 點。
虛線部分是一個動態的 OR電路，pre1重置訊
號用來重置 B點。我們這裡做的類多工器，其
實是做一個區域位元線（Local bit line）與全
域位元線（Global bit line）的架構，讓記憶體
細胞不要有過大的位元線負載。最後的輸出已
經是經過邏輯電路之後的強訊號，而不是記憶
體內所讀出訊號，這種電路也被許多人所使
用。而有的設計為了達到高速的讀取時間，採
用了單獨的位元線的設計，如圖 19[13]。 
 
 
 
圖18 讀取-多工-或閘的電路圖 
 
 
圖19 單級的讀取位元線架構 
 
 12 
 
圖24 讀取緩衝、解碼器與字元線推動電路架構圖 
 
F、 資料寫入路徑電路 
資料寫入路徑的設計，與讀取路徑類似，
整個寫入路徑電路（Write-Path circuits）都使用
單訊號輸入，圖 25為寫入解碼器的電路圖，寫
入解碼器與讀取解碼器雷同，一樣是使用動態
電路的架構，所以也有重置元件、保持元件，
不同的是，寫入解碼器是用單級即完成解碼的
動作，第二級加入了一控制訊號 we_i，用來抑
止（ Disable）或致能（ Enable）寫入線
（Write-Word-Line）。 
 
 
圖25 資料寫入解碼器與字元線推動電路圖 
 
圖26 寫入時序控制電路示意圖 
圖 26是一個寫入的時序控制電路（Write 
Timing Control Circuit），此電路由一個 WEN
訊號驅動，當WEN有負緣訊號時，下半的震盪
器便會產生控制訊號，注意其中重置訊號可以
自行重置這個電路，而不需要外部的訊號來控
制。圖 27則是模擬WTC的 reset波形圖，波形
完全對應圖 26的節點，為一 1ns 的脈波。當中
要需要注意的地方是，從延遲級（Delay line）
回拉與WEN做或運算的級數，會限制到這個時
序控制電路的最高操作頻率，故需要小心的設
計，以免發生問題。 
 
 14 
Delay versus W/L ratio
0
0.1
0.2
0.3
0.4
0.5
0.6
1 2 3 4 5 6 7 8 9 10 11
W/L ratio
D
el
ay
 (
ns
)
0
0.2
0.4
0.6
0.8
1
1.2
1.4
1.6
Pa
vg
 (
m
W
)
propagation delay (ns) Pavg (mW)
 
圖30 反相器串列中傳遞延遲與功率對W/L比
例曲線圖 
Gate Capacitance Size
0
0.5
1
1.5
2
1 1.5 2 2.5 3 3.5 4
L(W) Size (um)
D
el
ay
 (
ns
)
0
0.5
1
1.5
2
P
av
g 
(m
W
)
Pavg (mW) propagation delay (ns)
 
圖31 傳遞延遲與功率對閘級電容大小曲線圖 
 
由上兩圖可以得知，閘級電容所構成的延
遲級，可以在功率消耗較小下，製造出比較長
的時間延遲，所以在我們的電路中，採用此種
架構的延遲級。 
 
四、硬體實現 
在暫存器的設計當中，除了一般的設計考
量，佈局的擺放設計其實也是一種重要的考
量，因為讀寫位址線的複雜度，讓位址線的佈
局繞線（Routing）更加錯綜複雜，因此採用單
端讀寫埠的設計也可以讓佈局繞線變得稍微容
易。 
這章我們把之前所提出的暫存器檔案實現
在 TSMC 0.35μm 2P4M的製程下，圖 32是整個
暫存器檔案核心部份的佈局圖，我們把讀寫路
徑的電路放在兩旁，以讓讀寫的字元線（Word 
Line ） 盡 量 等 長 ， 寄 生 電 容 （ Parasitic 
Capacitance）差不多大，然後把多工器與輸出
級放在中間，讓記憶體讀出的資料到輸出級也
是相同的距離，增加佈局的可靠性。 
 
圖32 16w × 16b暫存器檔案的佈局圖 
整個暫存器檔案的佈局圖如圖 32，使用
TSMC 0.35μm 2P4M的製程，包含了寫值路徑
（Write Path）、讀取路徑（Read Path）、記憶
體陣列（Memory Array）、多工器與輸出級
（Multiplexer and output stage）。整個暫存器檔
案的規格列於表 2。圖 33則是 HSPICE 的
Post-Layout 模擬波形圖， 圖 34是將製程降至
0.18μm，記憶體容量擴大至 32w × 32b 的模擬
波形。 
 
圖33 HSPICE模擬波形圖 
 16 
消耗約為 120mW，核心的佈局面積為 345 × 
390 μm2。將製程移至 TSMC 0.18μm 1P6M，並
將容量擴大為 32w × 32b，核心操作頻率提昇
至 800MHz，功率消耗為 34.37mW。 
高速低功率的暫存器檔案是未來著重發展
的方向，但除了核心記憶體之外，週邊的解碼
器也可以是一個設計的重點，在大容量的暫存
器檔案之中，解碼電路的字元線繞線面積仍然
是貫穿整個暫存器檔案，而顯得複雜，若能簡
化週邊的讀寫解碼器，相信對於整個暫存器而
言，是有正面的助益。 
 
表3 近年的暫存器檔案比較 
  Voltage Technology xRxW 
Read Access 
Time 
Power Dissipation 
(normalized) 
Freq. Write Delay Time 
ISSCC’02[14] 1.2V 
0.11 mm 
CMOS 
10R6W 1.4ns 5.1mW 
500 
MHz 
N.A. 
JSSC’02 [15] 1.2V 
0.13 mm 
CMOS 
4R4W 0.165ns N.A. 6 GHz N.A. 
JSSC’97 [16] 2.5V 
0.25 mm 
CMOS 
2R1W 0.64ns 168mW 
625 
MHz 
*0.18ns 
JSSC’99 [18] 2.5V 
0.5 mm IBM 
CMOS 
6R2W 1.1ns 57mW 
500 
MHz 
N.A. 
ASP-DAC’03 
[17] 
3.3V 
0.35 mm 
CMOS 
3R2W 1.85ns 96mW 
500 
MHz 
1.75ns 
JSSC’99 [18] 
(repeat) 
3.3V 
0.35 mm 
CMOS 
2R1W 1.7ns 80mW 
500 
MHz 
2.0ns 
Proposed 3.3V 
0.35 mm 
CMOS 
2R1W 1.8ns 75mW 
600 
MHz 
1.6ns (*0.11ns) 
Proposed 1.8V 
0.18 mm 
CMOS 
2R1W 0.94ns 34mW 
800 
MHz 
0.98ns 
*from the write-word-line to the latch cell output 
 
六、參考文獻 
[1]. K. Ochii, K. Hashimoto, H. Yasuda, M. Masuda, T. 
Kondo, H. Nozawa, and S. Kohyama, “An ultralow 
power 8k × 8-bits full CMOS RAM with a six-transistor 
cell,” IEEE J. Solid-State Circuits, vol. SC-17, pp. 
798–803, Oct. 1982. 
[2]. H. Kadota, S. Ozawa, K. Kawakami, and E. 
Ichinohe,“A new register file structure for the 
high-speed microprocessor,” IEEE J. Solid-State 
Circuits, vol. SC-17, pp. 892–897, Oct. 1982. 
[3]. M. Nomura, M. Yamashina, K. Suzuki, M. Izumikawa, 
H. Igura, H. Abiko, K. Okabe, A. Ono, T. Nakayama, 
and H. Yamada, “A 500 MHz, 0.4μm CMOS, 32-word 
by 32-bit 3-port register file,” in Proc. IEEE 1995 
Custom Integrated Circuits Conf., 1995, pp. 151–154. 
[4]. H. Hara, T. Sakurai, T. Nagamatsu, K. Seta, H. Momose, 
Y. Niitsu, H. Miyakawa, K. Matsuda, Y. Watanabe, F. 
Sano, and A. Chiba, “0.5μm 3.3 V BiCMOS standard 
cells with 32-kilobyte cache and ten-port register file,” 
IEEE J. Solid-State Circuits, vol. 27, pp. 1579–1583, 
Nov. 1992. 
[5]. C. Asato, “A 14-Port 3.8 ns 116 word 64-b read 
renaming register file,” IEEE J. Solid-State Circuits, 
vol. 30, pp. 1254–1258, Nov. 1995. 
[6]. Sejun kim, Ilkwon Chang, Seungyoung Seo, and Kaedal 
Kwack,“A folded bit-line architecture for high speed 
CMOS SRAM,” ICVC'99, Oct. 1999, pp. 553-556. 
