TimeQuest Timing Analyzer report for VGA
Mon Aug 20 21:57:53 2018
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'C|altpll_0|sd1|pll7|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'C|altpll_0|sd1|pll7|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_24[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[0]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[0]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[0]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+----------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------+--------------------------------+
; Clock Name                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                       ; Targets                        ;
+----------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------+--------------------------------+
; CLOCK_24[0]                ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                              ; { CLOCK_24[0] }                ;
; C|altpll_0|sd1|pll7|clk[0] ; Generated ; 39.729 ; 25.17 MHz ; 0.000 ; 19.864 ; 50.00      ; 147       ; 74          ;       ;        ;           ;            ; false    ; CLOCK_24[0] ; C|altpll_0|sd1|pll7|inclk[0] ; { C|altpll_0|sd1|pll7|clk[0] } ;
+----------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------+--------------------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                               ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 130.51 MHz ; 130.51 MHz      ; C|altpll_0|sd1|pll7|clk[0] ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; C|altpll_0|sd1|pll7|clk[0] ; 32.067 ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[0] ; 0.418 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_24[0]                ; 9.740  ; 0.000         ;
; C|altpll_0|sd1|pll7|clk[0] ; 19.619 ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'C|altpll_0|sd1|pll7|clk[0]'                                                                                       ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; 32.067 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.595      ;
; 32.262 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.400      ;
; 32.273 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.389      ;
; 32.369 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.293      ;
; 32.431 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.231      ;
; 32.463 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.199      ;
; 32.468 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.194      ;
; 32.564 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.098      ;
; 32.575 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 7.087      ;
; 32.733 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.929      ;
; 32.765 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.897      ;
; 32.770 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.892      ;
; 33.035 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.627      ;
; 33.253 ; SYNC:C1|HPOS[0]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.416      ;
; 33.294 ; SYNC:C1|HPOS[2]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.375      ;
; 33.315 ; SYNC:C1|HPOS[1]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.354      ;
; 33.337 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.325      ;
; 33.351 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.311      ;
; 33.438 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.224      ;
; 33.471 ; SYNC:C1|HPOS[3]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.198      ;
; 33.492 ; SYNC:C1|HPOS[0]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.177      ;
; 33.508 ; SYNC:C1|HPOS[4]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.161      ;
; 33.533 ; SYNC:C1|HPOS[2]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.136      ;
; 33.577 ; SYNC:C1|HPOS[5]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.092      ;
; 33.577 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.085      ;
; 33.581 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 6.080      ;
; 33.596 ; SYNC:C1|HPOS[6]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.073      ;
; 33.613 ; SYNC:C1|HPOS[8]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.056      ;
; 33.617 ; SYNC:C1|HPOS[1]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.052      ;
; 33.653 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 6.009      ;
; 33.669 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.992      ;
; 33.677 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.984      ;
; 33.705 ; SYNC:C1|HPOS[7]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.964      ;
; 33.733 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.928      ;
; 33.740 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 5.922      ;
; 33.747 ; SYNC:C1|HPOS[4]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.922      ;
; 33.773 ; SYNC:C1|HPOS[3]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.896      ;
; 33.774 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.887      ;
; 33.831 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.832      ;
; 33.831 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.832      ;
; 33.835 ; SYNC:C1|HPOS[6]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.834      ;
; 33.852 ; SYNC:C1|HPOS[8]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.817      ;
; 33.879 ; SYNC:C1|HPOS[5]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.790      ;
; 33.879 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.062     ; 5.783      ;
; 33.883 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.778      ;
; 33.908 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.753      ;
; 33.916 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.745      ;
; 33.972 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.689      ;
; 34.007 ; SYNC:C1|HPOS[7]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.662      ;
; 34.013 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.648      ;
; 34.015 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.646      ;
; 34.124 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.539      ;
; 34.124 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.539      ;
; 34.154 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.509      ;
; 34.154 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.509      ;
; 34.184 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.479      ;
; 34.184 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.479      ;
; 34.254 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 5.407      ;
; 34.292 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.371      ;
; 34.292 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.371      ;
; 34.317 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.346      ;
; 34.317 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.346      ;
; 34.404 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.259      ;
; 34.404 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.259      ;
; 34.405 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.258      ;
; 34.405 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.258      ;
; 34.472 ; SYNC:C1|HPOS[9]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.197      ;
; 34.548 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.115      ;
; 34.548 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 5.115      ;
; 34.700 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.963      ;
; 34.700 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.963      ;
; 34.774 ; SYNC:C1|HPOS[9]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 4.895      ;
; 34.780 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 4.881      ;
; 34.844 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.050     ; 4.830      ;
; 34.844 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.050     ; 4.830      ;
; 34.847 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.050     ; 4.827      ;
; 34.847 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.050     ; 4.827      ;
; 34.921 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 4.740      ;
; 34.943 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.050     ; 4.731      ;
; 34.943 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.050     ; 4.731      ;
; 35.074 ; SYNC:C1|VPOS[0]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.589      ;
; 35.082 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 4.579      ;
; 35.088 ; SYNC:C1|VPOS[5]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.575      ;
; 35.088 ; SYNC:C1|VPOS[5]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.575      ;
; 35.119 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 4.542      ;
; 35.131 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 4.530      ;
; 35.144 ; SYNC:C1|VPOS[2]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.519      ;
; 35.151 ; SYNC:C1|VPOS[1]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.512      ;
; 35.151 ; SYNC:C1|VPOS[1]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.512      ;
; 35.156 ; SYNC:C1|VPOS[2]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.507      ;
; 35.223 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.063     ; 4.438      ;
; 35.230 ; SYNC:C1|VPOS[0]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.433      ;
; 35.232 ; SYNC:C1|VPOS[4]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.431      ;
; 35.245 ; SYNC:C1|VPOS[3]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.418      ;
; 35.268 ; SYNC:C1|VPOS[3]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.061     ; 4.395      ;
; 35.269 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 4.400      ;
; 35.269 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 4.400      ;
; 35.269 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 4.400      ;
; 35.269 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 4.400      ;
; 35.269 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 4.400      ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'C|altpll_0|sd1|pll7|clk[0]'                                                                                       ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.418 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.636      ;
; 0.517 ; SYNC:C1|SQ_Y1[9] ; SYNC:C1|SQ_Y1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.735      ;
; 0.526 ; SYNC:C1|HPOS[9]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.744      ;
; 0.539 ; SYNC:C1|SQ_X1[9] ; SYNC:C1|SQ_X1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.757      ;
; 0.572 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|SQ_X2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|SQ_X2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|SQ_X2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|SQ_Y1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SYNC:C1|HPOS[3]  ; SYNC:C1|HPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|SQ_X2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|SQ_Y2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|SQ_Y2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|SQ_Y2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|SQ_X1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|SQ_Y1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.580 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.798      ;
; 0.582 ; SYNC:C1|VPOS[8]  ; SYNC:C1|VPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.800      ;
; 0.587 ; SYNC:C1|VPOS[9]  ; SYNC:C1|VPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.805      ;
; 0.589 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.807      ;
; 0.590 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.808      ;
; 0.590 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.808      ;
; 0.590 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.808      ;
; 0.590 ; SYNC:C1|HPOS[1]  ; SYNC:C1|HPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.808      ;
; 0.593 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.811      ;
; 0.593 ; SYNC:C1|SQ_Y1[0] ; SYNC:C1|SQ_Y1[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.811      ;
; 0.594 ; SYNC:C1|SQ_X1[0] ; SYNC:C1|SQ_X1[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.812      ;
; 0.595 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.813      ;
; 0.595 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[0]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.813      ;
; 0.597 ; SYNC:C1|VPOS[1]  ; SYNC:C1|VPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.815      ;
; 0.597 ; SYNC:C1|VPOS[7]  ; SYNC:C1|VPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.815      ;
; 0.597 ; SYNC:C1|HPOS[9]  ; SYNC:C1|HPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.815      ;
; 0.599 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.817      ;
; 0.601 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.819      ;
; 0.602 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.820      ;
; 0.602 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[0]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.820      ;
; 0.609 ; SYNC:C1|HPOS[4]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.827      ;
; 0.655 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.873      ;
; 0.693 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|SQ_Y2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.911      ;
; 0.697 ; SYNC:C1|SQ_X1[1] ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.915      ;
; 0.698 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.916      ;
; 0.698 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.916      ;
; 0.700 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|SQ_Y2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.918      ;
; 0.707 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|SQ_Y1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.925      ;
; 0.711 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|SQ_X2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.929      ;
; 0.717 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|SQ_X2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.935      ;
; 0.726 ; SYNC:C1|HPOS[5]  ; SYNC:C1|HPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.944      ;
; 0.732 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|SQ_Y1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.950      ;
; 0.757 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 0.975      ;
; 0.805 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.023      ;
; 0.828 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.046      ;
; 0.847 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|SQ_X2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; SYNC:C1|HPOS[3]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|SQ_Y2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|SQ_Y1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|SQ_Y2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|SQ_X2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.068      ;
; 0.859 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; SYNC:C1|SQ_Y1[0] ; SYNC:C1|SQ_Y1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; SYNC:C1|SQ_X1[0] ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|SQ_X2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|SQ_Y2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|SQ_Y1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|SQ_X2[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|SQ_Y2[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|SQ_Y1[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; SYNC:C1|HPOS[1]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.083      ;
; 0.866 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|SQ_Y2[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.084      ;
; 0.866 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.084      ;
; 0.867 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|SQ_X2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; SYNC:C1|VPOS[8]  ; SYNC:C1|VPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.087      ;
; 0.869 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.087      ;
; 0.870 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.089      ;
; 0.872 ; SYNC:C1|VPOS[7]  ; SYNC:C1|VPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.090      ;
; 0.872 ; SYNC:C1|VPOS[1]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.090      ;
; 0.876 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.094      ;
; 0.877 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.095      ;
; 0.879 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.097      ;
; 0.880 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|SQ_Y1[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.098      ;
; 0.880 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|SQ_Y1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.098      ;
; 0.882 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.100      ;
; 0.883 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|SQ_X2[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.101      ;
; 0.886 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.104      ;
; 0.888 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.106      ;
; 0.889 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.061      ; 1.107      ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                  ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                  ;
; 10.234 ; 10.234       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                  ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                          ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[0]'                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9] ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[0]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[1]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[2]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[3]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[4]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[5]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[6]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[7]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[8]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[9]  ;
; 19.619 ; 19.835       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VSYNC    ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|B[0]     ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[0]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[1]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[2]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[3]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[4]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[5]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[6]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[7]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[8]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[9]  ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HSYNC    ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|R[0]     ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8] ;
; 19.620 ; 19.836       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[0]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[1]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[2]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[3]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[4]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[5]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[6]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[7]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[8]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[9]  ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HSYNC    ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3] ;
; 19.708 ; 19.892       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4] ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; 6.759 ; 7.333 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 6.239 ; 6.746 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 6.759 ; 7.333 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 6.371 ; 6.951 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 6.291 ; 6.984 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 6.884 ; 7.467 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 6.884 ; 7.467 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 5.849 ; 6.370 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+-------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+-------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; -4.020 ; -4.585 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -4.676 ; -5.171 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -4.020 ; -4.585 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -5.254 ; -5.809 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -4.248 ; -4.876 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -4.152 ; -4.717 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -4.152 ; -4.717 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -4.996 ; -5.550 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 4.378 ; 4.335 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 4.384 ; 4.343 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.384 ; 4.343 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 4.063 ; 4.018 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 4.378 ; 4.335 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 4.374 ; 4.333 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.923 ; 3.844 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 4.417 ; 4.402 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 4.405 ; 4.361 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 4.097 ; 4.061 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 4.409 ; 4.391 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 4.417 ; 4.402 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.815 ; 3.719 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 3.911 ; 3.865 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.914 ; 3.887 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 3.914 ; 3.887 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 3.914 ; 3.887 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 3.911 ; 3.865 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 3.608 ; 3.560 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 3.917 ; 3.873 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.608 ; 3.560 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 3.911 ; 3.865 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 3.907 ; 3.863 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.476 ; 3.394 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 3.640 ; 3.601 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.937 ; 3.890 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.640 ; 3.601 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.940 ; 3.918 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 3.949 ; 3.930 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.372 ; 3.275 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 146.41 MHz ; 146.41 MHz      ; C|altpll_0|sd1|pll7|clk[0] ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; C|altpll_0|sd1|pll7|clk[0] ; 32.899 ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[0] ; 0.378 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_24[0]                ; 9.713  ; 0.000         ;
; C|altpll_0|sd1|pll7|clk[0] ; 19.612 ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[0]'                                                                                        ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; 32.899 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.770      ;
; 33.067 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.602      ;
; 33.080 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.589      ;
; 33.109 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.560      ;
; 33.194 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.475      ;
; 33.207 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.462      ;
; 33.253 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.416      ;
; 33.290 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.379      ;
; 33.334 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.335      ;
; 33.404 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.265      ;
; 33.417 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.252      ;
; 33.480 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 6.189      ;
; 33.748 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.921      ;
; 33.929 ; SYNC:C1|HPOS[0]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.746      ;
; 33.948 ; SYNC:C1|HPOS[2]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.727      ;
; 33.953 ; SYNC:C1|HPOS[1]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.722      ;
; 33.961 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.708      ;
; 34.010 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.659      ;
; 34.097 ; SYNC:C1|HPOS[3]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.578      ;
; 34.139 ; SYNC:C1|HPOS[0]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.536      ;
; 34.143 ; SYNC:C1|HPOS[4]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.532      ;
; 34.151 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.518      ;
; 34.158 ; SYNC:C1|HPOS[2]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.517      ;
; 34.181 ; SYNC:C1|HPOS[5]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.494      ;
; 34.211 ; SYNC:C1|HPOS[8]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.464      ;
; 34.220 ; SYNC:C1|HPOS[1]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.455      ;
; 34.226 ; SYNC:C1|HPOS[6]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.449      ;
; 34.238 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.431      ;
; 34.246 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.423      ;
; 34.247 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.421      ;
; 34.252 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.416      ;
; 34.300 ; SYNC:C1|HPOS[7]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.375      ;
; 34.307 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.361      ;
; 34.332 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.336      ;
; 34.342 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.326      ;
; 34.353 ; SYNC:C1|HPOS[4]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.322      ;
; 34.364 ; SYNC:C1|HPOS[3]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.311      ;
; 34.414 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 5.256      ;
; 34.415 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 5.255      ;
; 34.418 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.251      ;
; 34.421 ; SYNC:C1|HPOS[8]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.254      ;
; 34.436 ; SYNC:C1|HPOS[6]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.239      ;
; 34.448 ; SYNC:C1|HPOS[5]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.227      ;
; 34.457 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.211      ;
; 34.462 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.206      ;
; 34.513 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.055     ; 5.156      ;
; 34.542 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.126      ;
; 34.552 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.116      ;
; 34.567 ; SYNC:C1|HPOS[7]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 5.108      ;
; 34.574 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.094      ;
; 34.590 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 5.078      ;
; 34.658 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 5.012      ;
; 34.659 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 5.011      ;
; 34.672 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.998      ;
; 34.673 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.997      ;
; 34.727 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.943      ;
; 34.728 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.942      ;
; 34.800 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 4.868      ;
; 34.829 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.841      ;
; 34.830 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.840      ;
; 34.926 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.744      ;
; 34.927 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.743      ;
; 34.953 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.717      ;
; 34.953 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.717      ;
; 34.964 ; SYNC:C1|HPOS[9]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 4.711      ;
; 35.028 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.642      ;
; 35.028 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.642      ;
; 35.031 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.639      ;
; 35.032 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.638      ;
; 35.179 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.491      ;
; 35.180 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.490      ;
; 35.231 ; SYNC:C1|HPOS[9]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 4.444      ;
; 35.305 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 4.363      ;
; 35.331 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.043     ; 4.350      ;
; 35.332 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.043     ; 4.349      ;
; 35.334 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.043     ; 4.347      ;
; 35.335 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.043     ; 4.346      ;
; 35.417 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.043     ; 4.264      ;
; 35.418 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.043     ; 4.263      ;
; 35.451 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 4.217      ;
; 35.544 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 4.124      ;
; 35.556 ; SYNC:C1|VPOS[0]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.114      ;
; 35.572 ; SYNC:C1|VPOS[2]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.098      ;
; 35.580 ; SYNC:C1|VPOS[2]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.090      ;
; 35.601 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 4.067      ;
; 35.609 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.056     ; 4.059      ;
; 35.613 ; SYNC:C1|VPOS[5]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.057      ;
; 35.613 ; SYNC:C1|VPOS[5]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.057      ;
; 35.653 ; SYNC:C1|VPOS[0]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 4.017      ;
; 35.684 ; SYNC:C1|VPOS[1]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 3.986      ;
; 35.684 ; SYNC:C1|VPOS[1]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 3.986      ;
; 35.708 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.060     ; 3.956      ;
; 35.708 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.060     ; 3.956      ;
; 35.708 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.060     ; 3.956      ;
; 35.708 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.060     ; 3.956      ;
; 35.710 ; SYNC:C1|VPOS[4]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.054     ; 3.960      ;
; 35.712 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 3.963      ;
; 35.712 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 3.963      ;
; 35.712 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 3.963      ;
; 35.712 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.049     ; 3.963      ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[0]'                                                                                        ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.378 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.576      ;
; 0.465 ; SYNC:C1|SQ_Y1[9] ; SYNC:C1|SQ_Y1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.663      ;
; 0.473 ; SYNC:C1|HPOS[9]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.671      ;
; 0.495 ; SYNC:C1|SQ_X1[9] ; SYNC:C1|SQ_X1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.514 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|SQ_X2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|SQ_X2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|SQ_X2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|SQ_Y2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|SQ_Y2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|SQ_Y1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; SYNC:C1|HPOS[3]  ; SYNC:C1|HPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|SQ_Y2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|SQ_X1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|SQ_X2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|SQ_Y1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; SYNC:C1|VPOS[8]  ; SYNC:C1|VPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.720      ;
; 0.526 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.725      ;
; 0.527 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; SYNC:C1|VPOS[9]  ; SYNC:C1|VPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.727      ;
; 0.530 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; SYNC:C1|HPOS[1]  ; SYNC:C1|HPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.728      ;
; 0.532 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.532 ; SYNC:C1|SQ_X1[0] ; SYNC:C1|SQ_X1[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.532 ; SYNC:C1|SQ_Y1[0] ; SYNC:C1|SQ_Y1[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.532 ; SYNC:C1|HPOS[9]  ; SYNC:C1|HPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.533 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[0]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.731      ;
; 0.535 ; SYNC:C1|VPOS[7]  ; SYNC:C1|VPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.734      ;
; 0.536 ; SYNC:C1|VPOS[1]  ; SYNC:C1|VPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.735      ;
; 0.536 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.734      ;
; 0.536 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.734      ;
; 0.538 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[0]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.737      ;
; 0.540 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.738      ;
; 0.541 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.740      ;
; 0.548 ; SYNC:C1|HPOS[4]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.746      ;
; 0.587 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.785      ;
; 0.625 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|SQ_Y2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.824      ;
; 0.630 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.828      ;
; 0.633 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.832      ;
; 0.635 ; SYNC:C1|SQ_X1[1] ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.833      ;
; 0.641 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|SQ_Y2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.840      ;
; 0.643 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|SQ_Y1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.841      ;
; 0.649 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|SQ_X2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.847      ;
; 0.654 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|SQ_X2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.852      ;
; 0.662 ; SYNC:C1|HPOS[5]  ; SYNC:C1|HPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.860      ;
; 0.671 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|SQ_Y1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.869      ;
; 0.691 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.890      ;
; 0.727 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.926      ;
; 0.746 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.945      ;
; 0.759 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|SQ_Y2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|SQ_Y2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|SQ_Y1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|SQ_X2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; SYNC:C1|HPOS[3]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|SQ_X2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.961      ;
; 0.765 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|SQ_Y2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; SYNC:C1|SQ_X1[0] ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; SYNC:C1|SQ_Y1[0] ; SYNC:C1|SQ_Y1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|SQ_X2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|SQ_Y1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; SYNC:C1|VPOS[8]  ; SYNC:C1|VPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.774 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.973      ;
; 0.774 ; SYNC:C1|HPOS[1]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|SQ_Y2[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|SQ_Y2[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|SQ_Y1[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.974      ;
; 0.776 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.975      ;
; 0.778 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|SQ_X2[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.976      ;
; 0.778 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|SQ_X2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.977      ;
; 0.779 ; SYNC:C1|VPOS[7]  ; SYNC:C1|VPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.978      ;
; 0.780 ; SYNC:C1|VPOS[1]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.979      ;
; 0.783 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|SQ_Y1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.981      ;
; 0.784 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.982      ;
; 0.785 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.983      ;
; 0.785 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.983      ;
; 0.786 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.985      ;
; 0.790 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|SQ_Y1[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.988      ;
; 0.790 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.055      ; 0.989      ;
; 0.792 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.990      ;
; 0.793 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|SQ_X2[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.054      ; 0.991      ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                     ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                  ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                  ;
; 10.233 ; 10.233       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                  ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                          ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[0]'                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[0]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[1]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[2]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[3]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[4]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[5]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[6]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[7]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[8]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[9]  ;
; 19.612 ; 19.828       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HSYNC    ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8] ;
; 19.613 ; 19.829       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|B[0]     ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|R[0]     ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9] ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[0]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[1]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[2]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[3]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[4]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[5]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[6]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[7]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[8]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[9]  ;
; 19.614 ; 19.830       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VSYNC    ;
; 19.615 ; 19.831       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2] ;
; 19.615 ; 19.831       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3] ;
; 19.615 ; 19.831       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5] ;
; 19.615 ; 19.831       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8] ;
; 19.713 ; 19.897       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2] ;
; 19.713 ; 19.897       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3] ;
; 19.713 ; 19.897       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5] ;
; 19.713 ; 19.897       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|B[0]     ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|R[0]     ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9] ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[0]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[1]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[2]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[3]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[4]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[5]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[6]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[7]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[8]  ;
; 19.714 ; 19.898       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[9]  ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; 5.893 ; 6.452 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 5.437 ; 5.924 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 5.893 ; 6.452 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 5.589 ; 6.080 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 5.530 ; 6.065 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 6.093 ; 6.518 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 6.093 ; 6.518 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 5.106 ; 5.538 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+-------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+-------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; -3.449 ; -3.938 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -4.062 ; -4.495 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -3.449 ; -3.938 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -4.595 ; -5.055 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -3.695 ; -4.200 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -3.600 ; -4.070 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -3.600 ; -4.070 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -4.368 ; -4.816 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 4.328 ; 4.232 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 4.328 ; 4.231 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 4.328 ; 4.231 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.328 ; 4.231 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 4.325 ; 4.232 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 4.333 ; 4.241 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.333 ; 4.241 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 4.036 ; 3.932 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 4.325 ; 4.232 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 4.323 ; 4.231 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.916 ; 3.774 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 4.364 ; 4.283 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 4.349 ; 4.247 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 4.067 ; 3.975 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 4.354 ; 4.269 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 4.364 ; 4.283 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.810 ; 3.677 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 3.912 ; 3.817 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.915 ; 3.817 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 3.915 ; 3.817 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 3.915 ; 3.817 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 3.912 ; 3.818 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 3.634 ; 3.529 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 3.920 ; 3.827 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.634 ; 3.529 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 3.912 ; 3.818 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 3.910 ; 3.817 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.520 ; 3.378 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 3.664 ; 3.571 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.936 ; 3.832 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.664 ; 3.571 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.940 ; 3.853 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 3.950 ; 3.868 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.417 ; 3.284 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; C|altpll_0|sd1|pll7|clk[0] ; 35.213 ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; C|altpll_0|sd1|pll7|clk[0] ; 0.222 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_24[0]                ; 9.425  ; 0.000         ;
; C|altpll_0|sd1|pll7|clk[0] ; 19.649 ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll7|clk[0]'                                                                                        ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; 35.213 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.467      ;
; 35.336 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.344      ;
; 35.378 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.302      ;
; 35.388 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.292      ;
; 35.419 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.261      ;
; 35.431 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.249      ;
; 35.483 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.197      ;
; 35.511 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.169      ;
; 35.553 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.127      ;
; 35.594 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.086      ;
; 35.606 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.074      ;
; 35.658 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 4.022      ;
; 35.753 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.927      ;
; 35.909 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.771      ;
; 35.928 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.752      ;
; 35.968 ; SYNC:C1|HPOS[1]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.719      ;
; 35.984 ; SYNC:C1|HPOS[0]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.703      ;
; 35.992 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.688      ;
; 36.017 ; SYNC:C1|HPOS[2]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.670      ;
; 36.078 ; SYNC:C1|HPOS[3]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.609      ;
; 36.084 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.596      ;
; 36.085 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.595      ;
; 36.121 ; SYNC:C1|HPOS[0]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.566      ;
; 36.132 ; SYNC:C1|HPOS[4]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.555      ;
; 36.143 ; SYNC:C1|HPOS[1]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.544      ;
; 36.145 ; SYNC:C1|HPOS[5]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.542      ;
; 36.154 ; SYNC:C1|HPOS[2]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.533      ;
; 36.167 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.513      ;
; 36.169 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.509      ;
; 36.185 ; SYNC:C1|HPOS[8]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.502      ;
; 36.187 ; SYNC:C1|HPOS[6]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.500      ;
; 36.209 ; SYNC:C1|HPOS[7]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.478      ;
; 36.253 ; SYNC:C1|HPOS[3]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.434      ;
; 36.260 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.420      ;
; 36.269 ; SYNC:C1|HPOS[4]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.418      ;
; 36.297 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.381      ;
; 36.297 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.381      ;
; 36.303 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.375      ;
; 36.320 ; SYNC:C1|HPOS[5]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.367      ;
; 36.322 ; SYNC:C1|HPOS[8]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.365      ;
; 36.324 ; SYNC:C1|HPOS[6]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.363      ;
; 36.344 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.334      ;
; 36.361 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.317      ;
; 36.384 ; SYNC:C1|HPOS[7]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.303      ;
; 36.386 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.294      ;
; 36.387 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.293      ;
; 36.459 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.219      ;
; 36.472 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.206      ;
; 36.472 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.206      ;
; 36.478 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.200      ;
; 36.536 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.142      ;
; 36.563 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.117      ;
; 36.564 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.116      ;
; 36.595 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.085      ;
; 36.596 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.084      ;
; 36.610 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.070      ;
; 36.611 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.069      ;
; 36.624 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.056      ;
; 36.625 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.055      ;
; 36.628 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.052      ;
; 36.629 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.051      ;
; 36.634 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 3.044      ;
; 36.644 ; SYNC:C1|HPOS[9]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 3.043      ;
; 36.657 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.023      ;
; 36.658 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 3.022      ;
; 36.690 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.990      ;
; 36.691 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.989      ;
; 36.819 ; SYNC:C1|HPOS[9]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.029     ; 2.868      ;
; 36.860 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.820      ;
; 36.861 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.819      ;
; 36.861 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.819      ;
; 36.862 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.818      ;
; 36.901 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.777      ;
; 36.904 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.774      ;
; 36.952 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.028     ; 2.736      ;
; 36.953 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.028     ; 2.735      ;
; 36.955 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.028     ; 2.733      ;
; 36.956 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.028     ; 2.732      ;
; 37.031 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.028     ; 2.657      ;
; 37.032 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.028     ; 2.656      ;
; 37.035 ; SYNC:C1|VPOS[5]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.646      ;
; 37.036 ; SYNC:C1|VPOS[5]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.645      ;
; 37.071 ; SYNC:C1|VPOS[1]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.610      ;
; 37.072 ; SYNC:C1|VPOS[2]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.609      ;
; 37.076 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.602      ;
; 37.079 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.599      ;
; 37.084 ; SYNC:C1|VPOS[3]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.597      ;
; 37.091 ; SYNC:C1|VPOS[1]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.590      ;
; 37.092 ; SYNC:C1|VPOS[0]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.589      ;
; 37.100 ; SYNC:C1|VPOS[2]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.581      ;
; 37.112 ; SYNC:C1|VPOS[3]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.569      ;
; 37.117 ; SYNC:C1|VPOS[0]  ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.564      ;
; 37.119 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.559      ;
; 37.136 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.542      ;
; 37.200 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.478      ;
; 37.202 ; SYNC:C1|VPOS[4]  ; SYNC:C1|B[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.035     ; 2.479      ;
; 37.202 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|R[0]     ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.038     ; 2.476      ;
; 37.210 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.470      ;
; 37.210 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.470      ;
; 37.210 ; SYNC:C1|HPOS[5]  ; SYNC:C1|SQ_X1[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 39.729       ; -0.036     ; 2.470      ;
+--------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll7|clk[0]'                                                                                        ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.222 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.341      ;
; 0.269 ; SYNC:C1|SQ_Y1[9] ; SYNC:C1|SQ_Y1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.388      ;
; 0.283 ; SYNC:C1|SQ_X1[9] ; SYNC:C1|SQ_X1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.402      ;
; 0.283 ; SYNC:C1|HPOS[9]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.402      ;
; 0.306 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|SQ_X2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|SQ_X2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|SQ_X2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|SQ_X2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|SQ_Y2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|SQ_Y2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|SQ_Y2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|SQ_X1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|SQ_Y1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SYNC:C1|HPOS[3]  ; SYNC:C1|HPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|SQ_Y1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.312 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; SYNC:C1|VPOS[8]  ; SYNC:C1|VPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.432      ;
; 0.315 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; SYNC:C1|VPOS[9]  ; SYNC:C1|VPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; SYNC:C1|SQ_Y1[0] ; SYNC:C1|SQ_Y1[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
; 0.318 ; SYNC:C1|HPOS[1]  ; SYNC:C1|HPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; SYNC:C1|SQ_X1[0] ; SYNC:C1|SQ_X1[0] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[0]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.320 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.320 ; SYNC:C1|HPOS[9]  ; SYNC:C1|HPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.321 ; SYNC:C1|VPOS[1]  ; SYNC:C1|VPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.440      ;
; 0.322 ; SYNC:C1|VPOS[7]  ; SYNC:C1|VPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.441      ;
; 0.322 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.441      ;
; 0.324 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.443      ;
; 0.324 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[0]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.443      ;
; 0.326 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.445      ;
; 0.327 ; SYNC:C1|HPOS[4]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.446      ;
; 0.360 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.479      ;
; 0.365 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.484      ;
; 0.366 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|SQ_Y2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.486      ;
; 0.367 ; SYNC:C1|SQ_X1[1] ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.486      ;
; 0.369 ; SYNC:C1|SQ_X1[7] ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.488      ;
; 0.370 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|SQ_Y2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.372 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|SQ_Y1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.491      ;
; 0.374 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|SQ_X2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.494      ;
; 0.378 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|SQ_X2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.498      ;
; 0.385 ; SYNC:C1|HPOS[5]  ; SYNC:C1|HPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.504      ;
; 0.388 ; SYNC:C1|SQ_Y2[9] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.508      ;
; 0.392 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|SQ_Y1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.511      ;
; 0.425 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.544      ;
; 0.449 ; SYNC:C1|VPOS[6]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.568      ;
; 0.455 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|SQ_X2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|SQ_Y2[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; SYNC:C1|HPOS[3]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|SQ_Y1[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|SQ_Y2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|SQ_X2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.464 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|SQ_Y1[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|SQ_Y2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SYNC:C1|SQ_Y1[0] ; SYNC:C1|SQ_Y1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|SQ_X2[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|SQ_Y2[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|SQ_Y1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SYNC:C1|VPOS[3]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SYNC:C1|SQ_X1[0] ; SYNC:C1|SQ_X1[1] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|SQ_X1[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; SYNC:C1|SQ_X2[8] ; SYNC:C1|SQ_X2[8] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|SQ_Y2[7] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SYNC:C1|SQ_X2[0] ; SYNC:C1|SQ_X2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SYNC:C1|SQ_Y2[0] ; SYNC:C1|SQ_Y2[2] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SYNC:C1|HPOS[1]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|SQ_X2[5] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|SQ_X1[6] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; SYNC:C1|HPOS[2]  ; SYNC:C1|HPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; SYNC:C1|HPOS[0]  ; SYNC:C1|HPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; SYNC:C1|VPOS[1]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[3]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.589      ;
; 0.471 ; SYNC:C1|VPOS[7]  ; SYNC:C1|VPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; SYNC:C1|VPOS[8]  ; SYNC:C1|VPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[1]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|SQ_Y2[9] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; SYNC:C1|VPOS[5]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; SYNC:C1|VPOS[2]  ; SYNC:C1|VPOS[4]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[5]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; SYNC:C1|VPOS[0]  ; SYNC:C1|VPOS[2]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.593      ;
; 0.475 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|SQ_Y1[3] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.594      ;
; 0.475 ; SYNC:C1|HPOS[7]  ; SYNC:C1|HPOS[8]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.594      ;
; 0.476 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|SQ_X2[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; SYNC:C1|VPOS[9]  ; SYNC:C1|VSYNC    ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.596      ;
; 0.477 ; SYNC:C1|VPOS[4]  ; SYNC:C1|VPOS[6]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.596      ;
; 0.478 ; SYNC:C1|HPOS[8]  ; SYNC:C1|HPOS[9]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.597      ;
; 0.478 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|SQ_Y1[4] ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.597      ;
; 0.480 ; SYNC:C1|HPOS[6]  ; SYNC:C1|HPOS[7]  ; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 0.000        ; 0.035      ; 0.599      ;
+-------+------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                     ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                  ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                  ;
; 10.548 ; 10.548       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|inclk[0]         ;
; 10.559 ; 10.559       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                  ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|clk[0]           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                          ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll7|clk[0]'                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|B[0]     ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|R[0]     ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8] ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[0]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[1]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[2]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[3]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[4]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[5]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[6]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[7]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[8]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VPOS[9]  ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|VSYNC    ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[0]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[1]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[2]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[3]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[4]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[5]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[6]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[7]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[8]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[9]  ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HSYNC    ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8] ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|B[0]     ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[0]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[1]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[2]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[3]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[4]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[5]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[6]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[7]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[8]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HPOS[9]  ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|HSYNC    ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|R[0]     ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5] ;
; 19.677 ; 19.861       ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll7|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6] ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; 3.883 ; 4.669 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 3.617 ; 4.303 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 3.883 ; 4.669 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 3.655 ; 4.441 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 3.643 ; 4.516 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 3.914 ; 4.845 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 3.914 ; 4.845 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 3.355 ; 4.150 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+-------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+-------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; -2.287 ; -3.117 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -2.666 ; -3.403 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -2.287 ; -3.117 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -3.000 ; -3.797 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -2.475 ; -3.317 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -2.373 ; -3.197 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -2.373 ; -3.197 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -2.845 ; -3.665 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.638 ; 2.674 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.638 ; 2.674 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.638 ; 2.674 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.638 ; 2.674 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.620 ; 2.665 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.633 ; 2.677 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.633 ; 2.677 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.437 ; 2.459 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.620 ; 2.665 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.623 ; 2.667 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.348 ; 2.347 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.671 ; 2.723 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.644 ; 2.691 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.459 ; 2.492 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.649 ; 2.705 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.671 ; 2.723 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.289 ; 2.299 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.343 ; 2.383 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.361 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.361 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.361 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.343 ; 2.383 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.168 ; 2.185 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.356 ; 2.396 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.168 ; 2.185 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.343 ; 2.383 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.346 ; 2.386 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.082 ; 2.078 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.188 ; 2.217 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.366 ; 2.409 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.188 ; 2.217 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.371 ; 2.422 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.393 ; 2.440 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.026 ; 2.032 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-----------------------------+--------+-------+----------+---------+---------------------+
; Clock                       ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack            ; 32.067 ; 0.222 ; N/A      ; N/A     ; 9.425               ;
;  CLOCK_24[0]                ; N/A    ; N/A   ; N/A      ; N/A     ; 9.425               ;
;  C|altpll_0|sd1|pll7|clk[0] ; 32.067 ; 0.222 ; N/A      ; N/A     ; 19.612              ;
; Design-wide TNS             ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_24[0]                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  C|altpll_0|sd1|pll7|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; 6.759 ; 7.333 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 6.239 ; 6.746 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 6.759 ; 7.333 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 6.371 ; 6.951 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 6.291 ; 6.984 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 6.884 ; 7.467 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 6.884 ; 7.467 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 5.849 ; 6.370 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------+-------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+-------------+--------+--------+------------+----------------------------+
; KEY[*]    ; CLOCK_24[0] ; -2.287 ; -3.117 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -2.666 ; -3.403 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -2.287 ; -3.117 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -3.000 ; -3.797 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -2.475 ; -3.317 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -2.373 ; -3.197 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -2.373 ; -3.197 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -2.845 ; -3.665 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.380 ; 4.358 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 4.378 ; 4.335 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 4.384 ; 4.343 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.384 ; 4.343 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 4.063 ; 4.018 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 4.378 ; 4.335 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 4.374 ; 4.333 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.923 ; 3.844 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 4.417 ; 4.402 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 4.405 ; 4.361 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 4.097 ; 4.061 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 4.409 ; 4.391 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 4.417 ; 4.402 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.815 ; 3.719 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------+-------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+-------------+-------+-------+------------+----------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.343 ; 2.383 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.361 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.361 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.361 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.343 ; 2.383 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.168 ; 2.185 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.356 ; 2.396 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.168 ; 2.185 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.343 ; 2.383 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.346 ; 2.386 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.082 ; 2.078 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.188 ; 2.217 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.366 ; 2.409 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.188 ; 2.217 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.371 ; 2.422 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.393 ; 2.440 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.026 ; 2.032 ; Rise       ; C|altpll_0|sd1|pll7|clk[0] ;
+-----------+-------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_24[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_24[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.0651 V           ; 0.234 V                              ; 0.087 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.0651 V          ; 0.234 V                             ; 0.087 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 1815     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll7|clk[0] ; C|altpll_0|sd1|pll7|clk[0] ; 1815     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 122   ; 122  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Aug 20 21:57:44 2018
Info: Command: quartus_sta VGA -c VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_24[0] CLOCK_24[0]
    Info (332110): create_generated_clock -source {C|altpll_0|sd1|pll7|inclk[0]} -divide_by 147 -multiply_by 74 -duty_cycle 50.00 -name {C|altpll_0|sd1|pll7|clk[0]} {C|altpll_0|sd1|pll7|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 32.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.067               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332146): Worst-case hold slack is 0.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.418               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.740
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.740               0.000 CLOCK_24[0] 
    Info (332119):    19.619               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 32.899
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.899               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332146): Worst-case hold slack is 0.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.378               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.713
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.713               0.000 CLOCK_24[0] 
    Info (332119):    19.612               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 35.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.213               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332146): Worst-case hold slack is 0.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.222               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.425               0.000 CLOCK_24[0] 
    Info (332119):    19.649               0.000 C|altpll_0|sd1|pll7|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Mon Aug 20 21:57:53 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:04


