autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 32 \wire7
  wire width 8 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000000
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 8 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000001
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 8 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000010
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 8 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000011
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 16 \wire21

  cell $eq $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 16'0000000100111000
    connect \Y \wire21
  end

  wire width 1 \wire23
  connect \wire23 \wire21 [0]
  wire width 1 \wire24

  cell $logic_and $cell25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire23
    connect \B \wire14
    connect \Y \wire24
  end

  wire width 16 \wire26

  cell $eq $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 16'0000001001110000
    connect \Y \wire26
  end

  wire width 1 \wire28
  connect \wire28 \wire26 [0]
  wire width 1 \wire29

  cell $logic_and $cell30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire28
    connect \B \wire17
    connect \Y \wire29
  end

  wire width 3 \wire31
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $eq $cell36
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 3'111
    connect \Y \wire35
  end

  wire width 1 \wire37
  connect \wire37 \wire35 [0]
  wire width 3 \wire38

  cell $mux $cell39
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire37
    connect \Y \wire38
  end

  wire width 1 \wire40

  cell $eq $cell41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire29 \rx } [1:1]
    connect \B 1'1
    connect \Y \wire40
  end

  wire width 1 \wire42
  connect \wire42 \wire40 [0]
  wire width 3 \wire43

  cell $mux $cell44
    parameter \WIDTH 3
    connect \A \wire31
    connect \B \wire38
    connect \S \wire42
    connect \Y \wire43
  end


  process $proc32
    


    sync posedge \clk
      update \wire31 \wire43
  end

  wire width 3 \wire45

  cell $eq $cell46
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 3'111
    connect \Y \wire45
  end

  wire width 1 \wire47
  connect \wire47 \wire45 [0]
  wire width 8 \wire48
  wire width 8 \wire50

  cell $shr $cell51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire48
    connect \B 8'00000001
    connect \Y \wire50
  end

  wire width 8 \wire52

  cell $and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire50
    connect \B 8'01111111
    connect \Y \wire52
  end

  wire width 8 \wire54

  cell $or $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { { \wire29 \rx } [0:0] 7'0000000 }
    connect \B \wire52
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $eq $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire29 \rx } [1:1]
    connect \B 1'1
    connect \Y \wire56
  end

  wire width 1 \wire58
  connect \wire58 \wire56 [0]
  wire width 8 \wire59

  cell $mux $cell60
    parameter \WIDTH 8
    connect \A \wire48
    connect \B \wire54
    connect \S \wire58
    connect \Y \wire59
  end


  process $proc49
    


    sync posedge \clk
      update \wire48 \wire59
  end

  wire width 1 \wire61
  wire width 1 \wire63

  cell $logic_and $cell64
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire47
    connect \B { \wire29 \rx } [1:1]
    connect \Y \wire63
  end


  process $proc62
    


    sync posedge \clk
      update \wire61 \wire63
  end

  wire width 1 \wire65

  cell $logic_and $cell66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire65
  end

  wire width 1 \wire67

  cell $logic_and $cell68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire24
    connect \Y \wire67
  end

  wire width 1 \wire69

  cell $logic_and $cell70
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire61 \wire48 } [8:8]
    connect \B \wire17
    connect \Y \wire69
  end

  wire width 1 \wire71

  cell $logic_and $cell72
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire24
    connect \Y \wire71
  end

  wire width 1 \wire73

  cell $logic_and $cell74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire28
    connect \B \wire20
    connect \Y \wire73
  end

  wire width 1 \wire75

  cell $logic_or $cell76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire71
    connect \B \wire73
    connect \Y \wire75
  end

  wire width 8 \wire77

  cell $mux $cell78
    parameter \WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000000
    connect \S \wire75
    connect \Y \wire77
  end

  wire width 8 \wire79

  cell $mux $cell80
    parameter \WIDTH 8
    connect \A \wire77
    connect \B 8'00000011
    connect \S \wire69
    connect \Y \wire79
  end

  wire width 8 \wire81

  cell $mux $cell82
    parameter \WIDTH 8
    connect \A \wire79
    connect \B 8'00000010
    connect \S \wire67
    connect \Y \wire81
  end

  wire width 8 \wire83

  cell $mux $cell84
    parameter \WIDTH 8
    connect \A \wire81
    connect \B 8'00000001
    connect \S \wire65
    connect \Y \wire83
  end

  wire width 16 \wire85

  cell $add $cell86
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 1'1
    connect \Y \wire85
  end

  wire width 16 \wire87

  cell $mux $cell88
    parameter \WIDTH 16
    connect \A \wire85
    connect \B 16'0000000000000000
    connect \S \wire28
    connect \Y \wire87
  end

  wire width 16 \wire89

  cell $mux $cell90
    parameter \WIDTH 16
    connect \A \wire87
    connect \B 16'0000000000000000
    connect \S \wire24
    connect \Y \wire89
  end

  wire width 16 \wire91

  cell $mux $cell92
    parameter \WIDTH 16
    connect \A \wire89
    connect \B 16'0000000000000000
    connect \S \wire11
    connect \Y \wire91
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { 8'00000000 \wire91 \wire83 }
  end

  wire width 1 \wire93
  wire width 1 \wire95

  cell $eq $cell96
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire93
    connect \B 1'0
    connect \Y \wire95
  end

  wire width 1 \wire97
  connect \wire97 \wire95 [0]
  wire width 16 \wire98
  wire width 16 \wire100

  cell $eq $cell101
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire98
    connect \B 16'0000001001110000
    connect \Y \wire100
  end

  wire width 1 \wire102
  connect \wire102 \wire100 [0]
  wire width 16 \wire103

  cell $add $cell104
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire98
    connect \B 1'1
    connect \Y \wire103
  end

  wire width 16 \wire105

  cell $mux $cell106
    parameter \WIDTH 16
    connect \A \wire103
    connect \B 16'0000000000000000
    connect \S \wire102
    connect \Y \wire105
  end

  wire width 16 \wire107

  cell $mux $cell108
    parameter \WIDTH 16
    connect \A \wire105
    connect \B 16'0000000000000000
    connect \S \wire97
    connect \Y \wire107
  end


  process $proc99
    


    sync posedge \clk
      update \wire98 \wire107
  end

  wire width 16 \wire109

  cell $eq $cell110
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire98
    connect \B 16'0000001001110000
    connect \Y \wire109
  end

  wire width 1 \wire111
  connect \wire111 \wire109 [0]
  wire width 1 \wire112

  cell $logic_not $cell113
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire111
    connect \Y \wire112
  end

  wire width 8 \wire114
  wire width 8 \wire116

  cell $eq $cell117
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire114
    connect \B 8'00001001
    connect \Y \wire116
  end

  wire width 1 \wire118
  connect \wire118 \wire116 [0]
  wire width 8 \wire119

  cell $add $cell120
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire114
    connect \B 1'1
    connect \Y \wire119
  end

  wire width 8 \wire121

  cell $mux $cell122
    parameter \WIDTH 8
    connect \A \wire119
    connect \B 8'00000000
    connect \S \wire118
    connect \Y \wire121
  end

  wire width 8 \wire123

  cell $mux $cell124
    parameter \WIDTH 8
    connect \A \wire121
    connect \B \wire114
    connect \S \wire112
    connect \Y \wire123
  end


  process $proc115
    


    sync posedge \clk
      update \wire114 \wire123
  end

  wire width 8 \wire125

  cell $eq $cell126
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire114
    connect \B 8'00000000
    connect \Y \wire125
  end

  wire width 1 \wire127
  connect \wire127 \wire125 [0]
  wire width 8 \wire128

  cell $eq $cell129
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire114
    connect \B 8'00001001
    connect \Y \wire128
  end

  wire width 1 \wire130
  connect \wire130 \wire128 [0]
  wire width 8 \wire131
  wire width 8 \wire133

  cell $shr $cell134
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire131
    connect \B 1'1
    connect \Y \wire133
  end

  wire width 8 \wire135

  cell $mux $cell136
    parameter \WIDTH 8
    connect \A \wire133
    connect \B \wire131
    connect \S \wire112
    connect \Y \wire135
  end

  wire width 8 \wire137

  cell $mux $cell138
    parameter \WIDTH 8
    connect \A \wire135
    connect \B \wire131
    connect \S \wire127
    connect \Y \wire137
  end

  wire width 8 \wire139

  cell $mux $cell140
    parameter \WIDTH 8
    connect \A \wire137
    connect \B { \wire61 \wire48 } [7:0]
    connect \S \wire97
    connect \Y \wire139
  end


  process $proc132
    


    sync posedge \clk
      update \wire131 \wire139
  end

  wire width 1 \wire141
  connect \wire141 \wire131 [0]
  wire width 1 \wire142

  cell $mux $cell143
    parameter \WIDTH 1
    connect \A \wire141
    connect \B 1'1
    connect \S \wire130
    connect \Y \wire142
  end

  wire width 1 \wire144

  cell $mux $cell145
    parameter \WIDTH 1
    connect \A \wire142
    connect \B 1'0
    connect \S \wire127
    connect \Y \wire144
  end

  wire width 1 \wire146

  cell $mux $cell147
    parameter \WIDTH 1
    connect \A \wire144
    connect \B 1'1
    connect \S \wire97
    connect \Y \wire146
  end

  wire output 148 \tx
  connect \tx \wire146
  wire width 1 \wire149

  cell $logic_and $cell150
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire111
    connect \B \wire130
    connect \Y \wire149
  end

  wire width 1 \wire151

  cell $logic_not $cell152
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire149
    connect \Y \wire151
  end

  wire width 1 \wire153

  cell $mux $cell154
    parameter \WIDTH 1
    connect \A \wire151
    connect \B { \wire61 \wire48 } [8:8]
    connect \S \wire97
    connect \Y \wire153
  end


  process $proc94
    


    sync posedge \clk
      update \wire93 \wire153
  end

end
