\documentclass[dvipsnames, svgnames, x11names, a4paper, 11pt]{article}

% URLs and hyperlinks ------------------------------
\usepackage{hyperref}
\hypersetup{
    colorlinks=true,
    linkcolor=NavyBlue,
    filecolor=magenta,      
    urlcolor=blue,
}
\usepackage{xurl}
%---------------------------------------------------

\usepackage{float}
\usepackage{graphicx}
\usepackage{listings}
\usepackage{color}
\usepackage{xcolor}
\usepackage{subfigure}

\definecolor{dkgreen}{rgb}{0,0.6,0}
\definecolor{gray}{rgb}{0.5,0.5,0.5}
\definecolor{mauve}{rgb}{0.58,0,0.82}

\lstset{frame=tb,
    language=vhdl,
    aboveskip=3mm,
    belowskip=3mm,
    showstringspaces=false,
    columns=flexible,
    basicstyle=\ttfamily,
    numbers=left,
    numberstyle=\small\color{gray},
    keywordstyle=\bfseries\color{Green4},
    commentstyle=\color{gray},
    stringstyle=\color{mauve},
    breaklines=true,
    breakatwhitespace=true,
    tabsize=4,
    identifierstyle=\color{black}
}

\usepackage{xepersian}
\settextfont{Yas}

\renewcommand{\abstractname}{توضیحات سایت\LTRfootnote{\url{https://posedge.ir/1399/07/21/connect-7segment-to-fpga/}}:
}
\title{تمرین \lr{7-Segement}}
\author{
فاطمه علی‌ملکی \\
مهدی حق‌وردی
}

\begin{document}
\maketitle
\tableofcontents
\newpage
\section{اتصال چهار \lr{7-Segment} به برد \lr{FPGA}}
\begin{abstract}
آیا ما از 4 عدد \lr{7-Segment} استفاده کنیم و هر \lr{7-Segment}، ۹ پایه احتیاج داشته باشد باید برای نمایش مقدار مورد نظر از 36 پایه fpga استفاده کنیم؟ \\

خیر این‌گونه نیست. باید گفت که پایه های
\lr{enable}
هر کدام به یک پورت متصل شود ولی بر فرض مثال پایه \lr{a} هر چهار \lr{7-Segment} باید تنها به یک پورت متصل شود.

باید به این نکته توجه کرد که چشم انسان توانایی دیدن روشن خاموش شدن مداوم یک \lr{LED} را تا فرکانس (سرعت) مشخصی دارد و اگر سرعت خاموش و روشن شدن آن بر فرض مثال به 8 میلی ثانیه برسد چشم انسان  قادر به تشخیص دقیق آن نخواهد بود .

حال فرض کنیم عبارت 2020 قرار است توسط 4 عدد \lr{7-Segment} نمایش داده شود ابتدا در لحظه صفر پایه \lr{enable} اولی وصل میشود  و بقیه \lr{enable} ها قطع میشوند و پورت های 
\lr{a}،
\lr{b}،
\lr{c}،
\lr{d}، 
\lr{e}،
\lr{f} و
\lr{g}
مقدار صفر را نمایش میدهند و بعد از 8 میلی ثانیه (دلخواه) \lr{enable} دوم فعال و بقیه غیر فعال میشوند و پورتها مقدار دو را نمایش میدهند ، اگر همینگونه این کار ادامه یابد و تکرار شود چشم ما تنها مقادیر 2020 را خواهد دید تنها با تعداد پورت مصرفی کمتر.
\end{abstract}\label{abstract}
''به طور خلاصه در یک لحظه تنها یکی از \lr{7-Segment}ها، روشن است اما چون تعویض به سرعت اتفاق میوفتد، چشم ما توانایی دیدن روشن و خاموش شدن آنها را ندارد.``

\section{توضیح فایل‌های \lr{VHDL}}
\subsection{فایل \lr{\texttt{clock\_divide.vhd}}}\label{sec:cd}
این فایل مانند 
\lr{\texttt{clock\_divide.vhd}}
آزمایش قبلی‌ست.

\subsection{فایل \lr{\texttt{decodeSevenSeg.vhd}}}\label{sec:dss}
این فایل طبق جدولی که برای 
\lr{7-Segment}های
برد پازج، در وبسایت
\LTRfootnote{\url{https://posedge.ir/1399/07/21/connect-7segment-to-fpga/}}
آورده شده‌ است، ۱۶ مقدار ۰ تا ۹ و حروف
\lr{a}
تا 
\lr{f}
را توسط یک دیکودر ۴ به ۷ در خروجی قرار می‌دهد.

\subsection{فایل \lr{\texttt{sevenSegment.vhd}}}\label{sec:ss}
این فایل، فایل اصلی ماست. فایل از دو 
\lr{component}
عه 
\lr{\texttt{clock\_divide}}
و
\lr{\texttt{decodeSevenSeg}}
استفاده می‌کند.

فایل ۳ فرایند دارد.
\begin{itemize}
\item 
یک فلیپ فلاپ \lr{D}
\item 
بلوک \lr{next state}
\item 
بلوک \lr{output logic}

این بلوک، بلوک مهم در این معماری‌ست.
بر اساس خروجی فلیپ فلاپ، این بلوک تصمیم می‌گیرد که کدام یک از \lr{7-Segment}ها روشن شود. که از مقدار ۰۰ تا ۱۰ گرفته و قسمت \lr{else} آن، چهارمین \lr{7-Segment} را روشن می‌کند.

در هر بلاک \lr{if}، \lr{elsif} و یا \lr{else} ابتدا آدرس \lr{7-Segement} روی سیگنال خروجی \lr{\texttt{an}} قرار می‌گیرد و سپس ۴ بیت از عددی که طبق 
\lr{\texttt{decoderSevenSeg}}
کد شده است را روی 
\lr{\texttt{snum}}
قرار می‌دهد و در نهایت خروجی 
\lr{\texttt{decodesevenseg}}
را روی سیگنال 
\lr{\texttt{sseg}}
قرار می‌دهد.
\end{itemize}



\section{چالش‌ها}
در این قسمت به توضیح چالش‌های مطرح شده، می‌پردازیم.

\subsection{چالش اول}
طبق توضیحاتی که در 
(\ref{abstract})
آمد، ما باید در فایل 
\lr{\texttt{clock\_divide.vhd}}
تغییراتی را اعمال کنیم که تعداد بار روشن شدن هر یک از 
\lr{7-Segment}ها
آنقدری زیاد بشود، که چشم انسان قابلیت تشخیص روشن خاموش شدن آنها را نداشته باشد.
\textbf{این یعنی عدد‌هایی که در این فایل‌ هستند باید کوچک‌تر شوند تا سرعت خاموش روشن شدن افزایش یابد.}
چون در زمان نوشتن این گزارش هنوز آزمایش را انجام نداده‌ایم عدد دقیق آن را نمیدانیم\RTLfootnote{در زمان آزمایش عدد آنها را روی فایل گزارش با خودکار می‌شود.} اما مکان‌ کد‌هایی که باید تغییر کنند در تصویر
\ref{fig:cd}
آمده‌اند.\RTLfootnote{پرانتز‌ها}
\subsection{چالش دوم}\label{subsec:sec-chal}
همانطور که در قسمت‌های
\ref{sec:dss}
و
\ref{sec:ss}،
نحوه‌ی عملکرد توضیح داده شد، پس باید طبق تصویر 
\ref{fig:135c}
تغییراتی را اعمال کنیم. 
\subsection{چالش سوم}
برای خاموش کردن 
\lr{7-Segment}ها
(چون طبق کدی که به ما دادید، \lr{Common Cathode} هستند) باید تمامی ورودی‌های آنها را ۱ کنیم. پس همانطور که در تصویر 
\ref{fig:dss-changes}
مشخص است، یک شرط دیگر با مقدار ۱۱۱۱ اضافه می‌کنیم و خروجی را ۱۱۱۱۱۱۱ قرار می‌دهیم.

سپس مقداری که در 
\ref{subsec:sec-chal}
تغییر دادیم با دوباره تغییر می‌دهیم و مانند تصویر
\ref{fig:sseg-changes}
بجای مقادیری که می‌خواهیم، ۱۱۱۱ می‌گذاریم تا خروجی آنها ۱۱۱۱۱۱۱ شود و خاموش شوند.
\begin{figure}[b]
\begin{center}
\subfigure
[تغییرات کلاک]
{\label{fig:cd}\includegraphics[width=0.90\textheight, height=0.43\textwidth, angle=90]{./images/cd}
}
\hspace{3mm}
\subfigure
[عدد \lr{135C}]
{\label{fig:135c}\includegraphics[width=0.90\textheight, height=0.143\textwidth, angle=90]{./images/135c}
}
\hspace{3mm}
\subfigure
[دیکودر]
{\label{fig:dss-changes}\includegraphics[width=0.90\textheight, height=0.143\textwidth, angle=90]{./images/dss-changes}
}
\end{center}
\caption{تغییرات \lr{\texttt{clock\_divide}}، \lr{\texttt{decodeSevenSeg}} و \lr{\texttt{sevenSegment}}}
\end{figure}

\begin{figure}[b]
\begin{center}
\includegraphics[width=0.90\textheight, height=0.148\textwidth, angle=90]{./images/sseg-changes}
\end{center}
\caption{تغییرات در \lr{\texttt{sevenSegment.vhd}}}
\label{fig:sseg-changes}
\end{figure}
\listoffigures
\end{document}
