module reg32(rst, clk, en, d[31..0] : q[31..0])
  auxq[31..0]=en*d[31..0]+/en*q[31..0];
  q[31..0] := auxq[31..0];
  q[31..0].rst=rst;
  q[31..0].clk=clk;
  
end module