TimeQuest Timing Analyzer report for CPU
Fri Aug 05 19:38:58 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.06 MHz ; 198.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.049 ; -94.022       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -96.917               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.049 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.088      ;
; -3.963 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.002      ;
; -3.877 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.916      ;
; -3.791 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.830      ;
; -3.712 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.751      ;
; -3.705 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.744      ;
; -3.627 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.666      ;
; -3.626 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.665      ;
; -3.619 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.658      ;
; -3.591 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.630      ;
; -3.541 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.580      ;
; -3.540 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.579      ;
; -3.533 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.572      ;
; -3.505 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.544      ;
; -3.456 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.495      ;
; -3.455 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.494      ;
; -3.454 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.493      ;
; -3.447 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.486      ;
; -3.420 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.459      ;
; -3.419 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.458      ;
; -3.370 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.409      ;
; -3.369 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.408      ;
; -3.368 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.407      ;
; -3.334 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.373      ;
; -3.334 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.373      ;
; -3.333 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.372      ;
; -3.284 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.323      ;
; -3.283 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.322      ;
; -3.282 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.321      ;
; -3.257 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.296      ;
; -3.248 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.287      ;
; -3.248 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.287      ;
; -3.247 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.286      ;
; -3.204 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.243      ;
; -3.198 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.237      ;
; -3.197 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.236      ;
; -3.196 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.235      ;
; -3.171 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.210      ;
; -3.162 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.201      ;
; -3.162 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.201      ;
; -3.161 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.200      ;
; -3.118 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.157      ;
; -3.112 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.151      ;
; -3.111 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.150      ;
; -3.110 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.149      ;
; -3.085 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
; -3.076 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.115      ;
; -3.076 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.115      ;
; -3.075 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.114      ;
; -3.052 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.091      ;
; -3.032 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.071      ;
; -3.026 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.065      ;
; -3.025 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.064      ;
; -2.999 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.038      ;
; -2.990 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.029      ;
; -2.990 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.029      ;
; -2.989 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.028      ;
; -2.966 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.005      ;
; -2.952 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.991      ;
; -2.946 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.985      ;
; -2.940 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.979      ;
; -2.921 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.960      ;
; -2.920 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.959      ;
; -2.913 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.952      ;
; -2.904 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.943      ;
; -2.904 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.943      ;
; -2.881 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.920      ;
; -2.880 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.919      ;
; -2.866 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.905      ;
; -2.860 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.899      ;
; -2.854 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.893      ;
; -2.835 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.874      ;
; -2.835 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.874      ;
; -2.834 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.873      ;
; -2.827 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.866      ;
; -2.818 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.857      ;
; -2.818 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.857      ;
; -2.799 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.838      ;
; -2.795 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.834      ;
; -2.794 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.833      ;
; -2.780 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.819      ;
; -2.774 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.813      ;
; -2.750 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.789      ;
; -2.749 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.788      ;
; -2.749 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.788      ;
; -2.748 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.787      ;
; -2.741 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.780      ;
; -2.732 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.771      ;
; -2.713 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.752      ;
; -2.709 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.748      ;
; -2.708 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.747      ;
; -2.694 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.733      ;
; -2.688 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.727      ;
; -2.664 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.703      ;
; -2.664 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.703      ;
; -2.663 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.663 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.702      ;
; -2.662 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.701      ;
; -2.655 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[16] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.694      ;
; -2.628 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.667      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; IF_BLOCK:IF_BLOCK|pc[31] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.965 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|adr_out[7]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.273      ;
; 0.973 ; IF_BLOCK:IF_BLOCK|pc[31] ; IF_BLOCK:IF_BLOCK|adr_out[31] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.277      ;
; 1.039 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|adr_out[8]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.347      ;
; 1.042 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|adr_out[12] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.350      ;
; 1.050 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|adr_out[11] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.051 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|adr_out[6]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.359      ;
; 1.051 ; IF_BLOCK:IF_BLOCK|pc[14] ; IF_BLOCK:IF_BLOCK|adr_out[14] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.359      ;
; 1.052 ; IF_BLOCK:IF_BLOCK|pc[30] ; IF_BLOCK:IF_BLOCK|adr_out[30] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.356      ;
; 1.059 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|adr_out[4]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.367      ;
; 1.059 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|adr_out[5]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.367      ;
; 1.060 ; IF_BLOCK:IF_BLOCK|pc[27] ; IF_BLOCK:IF_BLOCK|adr_out[27] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.364      ;
; 1.061 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|adr_out[1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.369      ;
; 1.061 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|adr_out[25] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.365      ;
; 1.062 ; IF_BLOCK:IF_BLOCK|pc[19] ; IF_BLOCK:IF_BLOCK|adr_out[19] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.366      ;
; 1.062 ; IF_BLOCK:IF_BLOCK|pc[28] ; IF_BLOCK:IF_BLOCK|adr_out[28] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.366      ;
; 1.063 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|adr_out[18] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.367      ;
; 1.064 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|adr_out[17] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.368      ;
; 1.114 ; IF_BLOCK:IF_BLOCK|pc[15] ; IF_BLOCK:IF_BLOCK|adr_out[15] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.422      ;
; 1.129 ; IF_BLOCK:IF_BLOCK|pc[23] ; IF_BLOCK:IF_BLOCK|adr_out[23] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.433      ;
; 1.166 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|pc[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.175 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[14] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[15] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[20] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[23] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[27] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_BLOCK:IF_BLOCK|pc[30] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.196 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|adr_out[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.504      ;
; 1.199 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|adr_out[3]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.507      ;
; 1.200 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|adr_out[10] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.508      ;
; 1.207 ; IF_BLOCK:IF_BLOCK|pc[22] ; IF_BLOCK:IF_BLOCK|adr_out[22] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.511      ;
; 1.210 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|adr_out[29] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.514      ;
; 1.213 ; IF_BLOCK:IF_BLOCK|pc[24] ; IF_BLOCK:IF_BLOCK|adr_out[24] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.517      ;
; 1.216 ; IF_BLOCK:IF_BLOCK|pc[21] ; IF_BLOCK:IF_BLOCK|adr_out[21] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.520      ;
; 1.218 ; IF_BLOCK:IF_BLOCK|pc[20] ; IF_BLOCK:IF_BLOCK|adr_out[20] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.522      ;
; 1.220 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|adr_out[16] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.524      ;
; 1.221 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_BLOCK:IF_BLOCK|pc[19] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_BLOCK:IF_BLOCK|pc[24] ; IF_BLOCK:IF_BLOCK|pc[24]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_BLOCK:IF_BLOCK|pc[26] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_BLOCK:IF_BLOCK|pc[21] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_BLOCK:IF_BLOCK|pc[22] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_BLOCK:IF_BLOCK|pc[28] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.398 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|adr_out[2]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.698      ;
; 1.403 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|adr_out[9]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.703      ;
; 1.403 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|adr_out[13] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.703      ;
; 1.465 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.771      ;
; 1.514 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.820      ;
; 1.645 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.654 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[30] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[14] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[20] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[27] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.700 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.006      ;
; 1.701 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.705 ; IF_BLOCK:IF_BLOCK|pc[24] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; IF_BLOCK:IF_BLOCK|pc[19] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; IF_BLOCK:IF_BLOCK|pc[26] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; IF_BLOCK:IF_BLOCK|pc[22] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; IF_BLOCK:IF_BLOCK|pc[28] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; IF_BLOCK:IF_BLOCK|pc[21] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.731 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.740 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.740 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; IF_BLOCK:IF_BLOCK|pc[26] ; IF_BLOCK:IF_BLOCK|adr_out[26] ; clk          ; clk         ; 0.000        ; 0.015      ; 2.063      ;
; 1.742 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[25]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 8.803 ; 8.803 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 8.140 ; 8.140 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 7.765 ; 7.765 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 8.803 ; 8.803 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.509 ; 8.509 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 7.773 ; 7.773 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 8.215 ; 8.215 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 8.478 ; 8.478 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.504 ; 8.504 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 7.733 ; 7.733 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.137 ; 8.137 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.184 ; 8.184 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.498 ; 8.498 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 8.520 ; 8.520 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 8.511 ; 8.511 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.140 ; 8.140 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 8.492 ; 8.492 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.476 ; 8.476 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 7.784 ; 7.784 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 7.831 ; 7.831 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.145 ; 8.145 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 7.808 ; 7.808 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 7.733 ; 7.733 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 8.140 ; 8.140 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 7.765 ; 7.765 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 8.803 ; 8.803 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.509 ; 8.509 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 7.773 ; 7.773 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 8.215 ; 8.215 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 8.478 ; 8.478 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.504 ; 8.504 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 7.733 ; 7.733 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.137 ; 8.137 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.184 ; 8.184 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.498 ; 8.498 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 8.520 ; 8.520 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 8.511 ; 8.511 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.140 ; 8.140 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 8.492 ; 8.492 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.476 ; 8.476 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 7.784 ; 7.784 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 7.831 ; 7.831 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.145 ; 8.145 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 7.808 ; 7.808 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.825 ; -9.186        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -65.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.825 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.853      ;
; -0.791 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.819      ;
; -0.757 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.785      ;
; -0.742 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.770      ;
; -0.723 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.751      ;
; -0.709 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.737      ;
; -0.708 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.736      ;
; -0.689 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.717      ;
; -0.686 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.714      ;
; -0.675 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.703      ;
; -0.674 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.702      ;
; -0.655 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.683      ;
; -0.652 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.680      ;
; -0.641 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.669      ;
; -0.641 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.669      ;
; -0.640 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.668      ;
; -0.621 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.647      ;
; -0.618 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.646      ;
; -0.607 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.635      ;
; -0.607 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.635      ;
; -0.606 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.634      ;
; -0.587 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.615      ;
; -0.585 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.613      ;
; -0.585 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.613      ;
; -0.584 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.612      ;
; -0.573 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.601      ;
; -0.573 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.601      ;
; -0.572 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.600      ;
; -0.551 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.579      ;
; -0.551 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.579      ;
; -0.550 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.578      ;
; -0.539 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.567      ;
; -0.539 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.567      ;
; -0.538 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.566      ;
; -0.534 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.562      ;
; -0.517 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.545      ;
; -0.517 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.545      ;
; -0.516 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.544      ;
; -0.505 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.533      ;
; -0.505 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.533      ;
; -0.504 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.532      ;
; -0.500 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.528      ;
; -0.496 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.524      ;
; -0.483 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.511      ;
; -0.483 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.511      ;
; -0.482 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.510      ;
; -0.471 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.499      ;
; -0.471 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.499      ;
; -0.466 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.494      ;
; -0.462 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.490      ;
; -0.457 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.485      ;
; -0.449 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.477      ;
; -0.449 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.477      ;
; -0.448 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.476      ;
; -0.437 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.465      ;
; -0.432 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.460      ;
; -0.428 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.456      ;
; -0.423 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.451      ;
; -0.415 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.443      ;
; -0.415 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.443      ;
; -0.414 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.442      ;
; -0.413 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.441      ;
; -0.403 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.431      ;
; -0.398 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.426      ;
; -0.394 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.422      ;
; -0.389 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.417      ;
; -0.389 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.417      ;
; -0.384 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.412      ;
; -0.381 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.409      ;
; -0.381 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.409      ;
; -0.380 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.408      ;
; -0.380 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.408      ;
; -0.379 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.407      ;
; -0.364 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.392      ;
; -0.360 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[19] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.388      ;
; -0.357 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.385      ;
; -0.355 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.383      ;
; -0.355 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.383      ;
; -0.350 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.378      ;
; -0.347 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.375      ;
; -0.346 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.374      ;
; -0.346 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.374      ;
; -0.346 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.374      ;
; -0.345 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.373      ;
; -0.330 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.358      ;
; -0.326 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.354      ;
; -0.323 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.351      ;
; -0.321 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.349      ;
; -0.321 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.349      ;
; -0.316 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.344      ;
; -0.312 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.340      ;
; -0.312 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.340      ;
; -0.312 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.340      ;
; -0.312 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.340      ;
; -0.311 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.339      ;
; -0.296 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.324      ;
; -0.292 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[17] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.320      ;
; -0.290 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.318      ;
; -0.289 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.317      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.230 ; IF_BLOCK:IF_BLOCK|pc[31] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.292 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|adr_out[7]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.443      ;
; 0.299 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|adr_out[8]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.450      ;
; 0.299 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|adr_out[12] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.450      ;
; 0.300 ; IF_BLOCK:IF_BLOCK|pc[31] ; IF_BLOCK:IF_BLOCK|adr_out[31] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.446      ;
; 0.302 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|adr_out[11] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.453      ;
; 0.302 ; IF_BLOCK:IF_BLOCK|pc[14] ; IF_BLOCK:IF_BLOCK|adr_out[14] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.453      ;
; 0.303 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|adr_out[6]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.454      ;
; 0.305 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|adr_out[4]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.456      ;
; 0.307 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|adr_out[5]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.458      ;
; 0.307 ; IF_BLOCK:IF_BLOCK|pc[30] ; IF_BLOCK:IF_BLOCK|adr_out[30] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.453      ;
; 0.308 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|adr_out[1]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.459      ;
; 0.310 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|adr_out[25] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.456      ;
; 0.310 ; IF_BLOCK:IF_BLOCK|pc[27] ; IF_BLOCK:IF_BLOCK|adr_out[27] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.456      ;
; 0.311 ; IF_BLOCK:IF_BLOCK|pc[19] ; IF_BLOCK:IF_BLOCK|adr_out[19] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.457      ;
; 0.311 ; IF_BLOCK:IF_BLOCK|pc[28] ; IF_BLOCK:IF_BLOCK|adr_out[28] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.457      ;
; 0.312 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|adr_out[18] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.458      ;
; 0.313 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|adr_out[17] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.459      ;
; 0.336 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|pc[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.340 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[20] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[23] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[27] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; IF_BLOCK:IF_BLOCK|pc[14] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; IF_BLOCK:IF_BLOCK|pc[15] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; IF_BLOCK:IF_BLOCK|pc[30] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.349 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.351 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_BLOCK:IF_BLOCK|pc[19] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_BLOCK:IF_BLOCK|pc[24] ; IF_BLOCK:IF_BLOCK|pc[24]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_BLOCK:IF_BLOCK|pc[26] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_BLOCK:IF_BLOCK|pc[21] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_BLOCK:IF_BLOCK|pc[22] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_BLOCK:IF_BLOCK|pc[28] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.371 ; IF_BLOCK:IF_BLOCK|pc[15] ; IF_BLOCK:IF_BLOCK|adr_out[15] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.522      ;
; 0.382 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|adr_out[0]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.533      ;
; 0.382 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|adr_out[10] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.533      ;
; 0.383 ; IF_BLOCK:IF_BLOCK|pc[23] ; IF_BLOCK:IF_BLOCK|adr_out[23] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.529      ;
; 0.384 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|adr_out[3]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.535      ;
; 0.389 ; IF_BLOCK:IF_BLOCK|pc[22] ; IF_BLOCK:IF_BLOCK|adr_out[22] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.535      ;
; 0.390 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|adr_out[29] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.536      ;
; 0.392 ; IF_BLOCK:IF_BLOCK|pc[21] ; IF_BLOCK:IF_BLOCK|adr_out[21] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.538      ;
; 0.393 ; IF_BLOCK:IF_BLOCK|pc[24] ; IF_BLOCK:IF_BLOCK|adr_out[24] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.539      ;
; 0.395 ; IF_BLOCK:IF_BLOCK|pc[20] ; IF_BLOCK:IF_BLOCK|adr_out[20] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.541      ;
; 0.396 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|adr_out[16] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.542      ;
; 0.404 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|adr_out[2]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.547      ;
; 0.407 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|adr_out[9]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.550      ;
; 0.407 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|adr_out[13] ; clk          ; clk         ; 0.000        ; -0.005     ; 0.550      ;
; 0.413 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.422 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.468 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.472 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.472 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[25] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[20] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[27] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.474 ; IF_BLOCK:IF_BLOCK|pc[30] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.474 ; IF_BLOCK:IF_BLOCK|pc[14] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.482 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.482 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.484 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; IF_BLOCK:IF_BLOCK|pc[19] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; IF_BLOCK:IF_BLOCK|pc[24] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; IF_BLOCK:IF_BLOCK|pc[26] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; IF_BLOCK:IF_BLOCK|pc[22] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; IF_BLOCK:IF_BLOCK|pc[28] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; IF_BLOCK:IF_BLOCK|pc[21] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.490 ; IF_BLOCK:IF_BLOCK|pc[26] ; IF_BLOCK:IF_BLOCK|adr_out[26] ; clk          ; clk         ; 0.000        ; 0.015      ; 0.653      ;
; 0.502 ; IF_BLOCK:IF_BLOCK|pc[16] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.506 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; IF_BLOCK:IF_BLOCK|pc[17] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; IF_BLOCK:IF_BLOCK|pc[29] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; IF_BLOCK:IF_BLOCK|pc[18] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|pc[25]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.560 ; 3.560 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.590 ; 3.590 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.560 ; 3.560 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.560 ; 3.560 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.590 ; 3.590 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.049  ; 0.203 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -4.049  ; 0.203 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -94.022 ; 0.0   ; 0.0      ; 0.0     ; -96.917             ;
;  clk             ; -94.022 ; 0.000 ; N/A      ; N/A     ; -96.917             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 8.803 ; 8.803 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 8.140 ; 8.140 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 7.765 ; 7.765 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 8.803 ; 8.803 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.509 ; 8.509 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 7.773 ; 7.773 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 8.215 ; 8.215 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 8.478 ; 8.478 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.504 ; 8.504 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 7.733 ; 7.733 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.137 ; 8.137 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.184 ; 8.184 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.498 ; 8.498 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 8.520 ; 8.520 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 8.511 ; 8.511 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.140 ; 8.140 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 8.492 ; 8.492 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.476 ; 8.476 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 7.784 ; 7.784 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 7.831 ; 7.831 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.145 ; 8.145 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 7.808 ; 7.808 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.560 ; 3.560 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.560 ; 3.560 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.590 ; 3.590 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 560      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 560      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug 05 19:38:56 2016
Info: Command: quartus_sta VLSI_Projekat -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.049       -94.022 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -96.917 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.825
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.825        -9.186 clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 404 megabytes
    Info: Processing ended: Fri Aug 05 19:38:58 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


