\section{Risultati}\label{sec:risultati}
Le misure sono state svolte sotto le condizioni riportate in tabella \ref{tab:livelli-logici}.
I risultati dei test delle porte logiche sono riportati di seguente, nelle tabelle \ref{tab:and-fulladder}, \ref{tab:exor-fulladder} e \ref{tab:or-fulladder}.
I risultati delle misure dello 1-bit fulla dder sono riportati in tabella \ref{tab:fulladder}.
I risultati delle misure delle porte \textsc{and} e \textsc{or} sono riportati rispettivamente in tabella \ref{tab:and-logicapositiva} e \ref{tab:or-logicapositiva}.

\begin{table}[H]
  \centering
  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.10 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}

  \vspace{.5cm}

  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.070 \pm 0.012$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.071 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.09 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}

  \vspace{.5mm}

  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.10 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}

  \vspace{.5cm}

  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.10 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}
  \caption{\emph{Tavole di verità delle porte \textsc{and} corrispondenti ai pin 1-2-3, 4-5-6, 13-12-11, 10-9-8 dell'integrato 7408. I valori di $V_{0}$ e $V_{1}$ sono quelli riportati in tabella \ref{tab:livelli-logici}} sotto la dicitura "F.A.".}
  \label{tab:and1-multiplexer}
\end{table}

\begin{table}[H]
  \centering
  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.10 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}

  \vspace{.5cm}

  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.070 \pm 0.012$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.071 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.09 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}

  \vspace{.5mm}

  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.10 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}

  \vspace{.5cm}
  
  \begin{subtable}[H]{0.5\textwidth}
    \centering
    \begin{tabular}[t]{c  c | c  c | c  c}
      \hline
      A & B & V(A) & V(B) & Out & V(Out) (V)\\
      \hline
      0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      0 & 1 & $V_{0}$ & $V_{1}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 0 & $V_{1}$ & $V_{0}$ & 0 & $0.068 \pm 0.010$ \\
      1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.10 \pm 0.02$ \\
      \hline
    \end{tabular}
  \end{subtable}
  \caption{\emph{Tavole di verità delle porte \textsc{and} corrispondenti ai pin 1-2-3, 4-5-6, 13-12-11, 10-9-8 dell'integrato 7408. I valori di $V_{0}$ e $V_{1}$ sono quelli riportati in tabella \ref{tab:livelli-logici}} sotto la dicitura "F.A.".}
  \label{tab:and2-multiplexer}
\end{table}

\begin{table}[H]
  \centering
  \begin{tabular}[t]{c  c | c  c | c  c}
    \hline
    A & B & V(A) & V(B) & Out & V(Out) (V)\\
    \hline
    0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.081 \pm 0.010$ \\
    0 & 1 & $V_{0}$ & $V_{1}$ & 1 & $4.14 \pm 0.02$ \\
    1 & 0 & $V_{1}$ & $V_{0}$ & 1 & $4.14 \pm 0.02$ \\
    1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.15 \pm 0.02$ \\
    \hline
  \end{tabular}
  \vspace{.5mm}
  \begin{tabular}[t]{c  c | c  c | c  c}
    \hline
    A & B & V(A) & V(B) & Out & V(Out) (V)\\
    \hline
    0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.081 \pm 0.010$ \\
    0 & 1 & $V_{0}$ & $V_{1}$ & 1 & $4.14 \pm 0.02$ \\
    1 & 0 & $V_{1}$ & $V_{0}$ & 1 & $4.14 \pm 0.02$ \\
    1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.15 \pm 0.02$ \\
    \hline
  \end{tabular}
  \vspace{.5mm}
  \begin{tabular}[t]{c  c | c  c | c  c}
    \hline
    A & B & V(A) & V(B) & Out & V(Out) (V)\\
    \hline
    0 & 0 & $V_{0}$ & $V_{0}$ & 0 & $0.081 \pm 0.010$ \\
    0 & 1 & $V_{0}$ & $V_{1}$ & 1 & $4.14 \pm 0.02$ \\
    1 & 0 & $V_{1}$ & $V_{0}$ & 1 & $4.14 \pm 0.02$ \\
    1 & 1 & $V_{1}$ & $V_{1}$ & 1 & $4.15 \pm 0.02$ \\
    \hline
  \end{tabular}
  \caption{\emph{Tavole di verità della porta \textsc{or} corrispondenti ai pin 1-2-3, 4-5-6, 13-12-11 dell'integrato 7408. I valori di $V_{0}$ e $V_{1}$ sono quelli riportati in tabella \ref{tab:livelli-logici}} sotto la dicitura "F.A.".}
  \label{tab:or-multiplexer}
\end{table}

\begin{table}[H]
  \centering
  \begin{subtable}
    \centering
    \begin{tabular}[t]{c  c | c  c }
      \hline
      A & V(A) & Out & V(Out) (V) \\
      \hline
      0 & $V_{0}$ & 1 & $0.372 \pm 0.011$ \\
      1& $V_{1}$ & 0 & $5.03 \pm 0.03$ \\
      \hline
    \end{tabular}
  \end{subtable}
  \vspace{.5mm}
  \begin{subtable}
    \centering
    \begin{tabular}[t]{c  c | c  c }
      \hline
      A & V(A) & Out & V(Out) (V) \\
      \hline
      0 & $V_{0}$ & 1 & $0.372 \pm 0.011$ \\
      1& $V_{1}$ & 0 & $5.03 \pm 0.03$ \\
      \hline
    \end{tabular}
  \end{subtable}
  \caption{\emph{Tavole di verità delle porte \emph{not} corrisponenti ai pin 1-2-3, 4-5-6 dell'integrato 7408. I valori di $V_{0}$ e $V_{1}$ sono quelli riportati in tabella \ref{tab:livelli-logici}} sotto la dicitura "F.A.".}
  \label{tab:not-multiplexer}
\end{table}

\begin{table}[H]
  \centering
  \begin{tabular}{c c | c c | c c }
    \hline
    $I_{1}$ & $I_{0}$ & $S_{1}$ & $S_{0}$ & Out & V(Out) (V) \\
    \hline
    1 & 0 & 0 & 0 & 0 & $0.07763$ \\
    0 & 1 & 0 & 0 & 1 & $0.07763$ \\
    0 & 1 & 0 & 1 & 0 & $0.07763$ \\
    1 & 0 & 0 & 1 & 1 & $0.07763$ \\
    1 & 1 & 1 & 0 & 0 & $0.07763$ \\
    0 & 0 & 1 & 0 & 1 & $0.07763$ \\
    1 & 1 & 1 & 1 & 0 & $0.07763$ \\
    0 & 0 & 1 & 1 & 1 & $0.07763$ \\
  \end{tabular}
\end{table}
