+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; altplldram_inst|altpll_component|auto_generated                                                                                ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altplldram_inst                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_rx_inst|edge_detect_inst                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_rx_inst|prescaler_inst                                                                                ; 19    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_rx_inst|fifo_sync_inst                                                                                ; 21    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_rx_inst                                                                                               ; 29    ; 2              ; 1            ; 2              ; 20     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_tx_inst|prescaler_inst                                                                                ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_tx_inst|fifo_sync_inst                                                                                ; 20    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart|uart_tx_inst                                                                                               ; 45    ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_uart                                                                                                            ; 19    ; 8              ; 0            ; 8              ; 2      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|udp1_ip_rx_inst                                                                                                      ; 288   ; 2              ; 0            ; 2              ; 350    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|udp0_ip_rx_inst                                                                                                      ; 288   ; 0              ; 0            ; 0              ; 350    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|ip1_eth_rx_inst                                                                                                      ; 128   ; 0              ; 0            ; 0              ; 286    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|ip0_eth_rx_inst                                                                                                      ; 128   ; 0              ; 0            ; 0              ; 286    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_axis_rx1_inst                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_axis_rx0_inst                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_tap1                                                                                                            ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|axis_tap0                                                                                                            ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|rx_fifo|fifo_inst                                                                                      ; 33    ; 17             ; 17           ; 17             ; 35     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|rx_fifo                                                                                                ; 33    ; 17             ; 0            ; 17             ; 15     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|tx_fifo|fifo_inst                                                                                      ; 33    ; 17             ; 17           ; 17             ; 35     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|tx_fifo                                                                                                ; 33    ; 16             ; 0            ; 16             ; 15     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_tx_inst|eth_crc_8                                      ; 40    ; 8              ; 0            ; 8              ; 40     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_tx_inst                                                ; 119   ; 113            ; 96           ; 113            ; 126    ; 113             ; 113           ; 113             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_rx_inst|eth_crc_8                                      ; 40    ; 8              ; 0            ; 8              ; 40     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_rx_inst                                                ; 110   ; 0              ; 96           ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|eth_mac_1g_inst                                                                  ; 229   ; 308            ; 0            ; 308            ; 140    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|data_oddr_inst|altddio_out_inst|auto_generated                 ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|data_oddr_inst                                                 ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|clk_oddr_inst|altddio_out_inst|auto_generated                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|clk_oddr_inst                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|rx_ssio_ddr_inst|data_iddr_inst|altddio_in_inst|auto_generated ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|rx_ssio_ddr_inst|data_iddr_inst                                ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|rx_ssio_ddr_inst                                               ; 6     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst                                                                ; 21    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1|eth_mac_1g_rgmii_inst                                                                                  ; 28    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst1                                                                                                        ; 31    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|rx_fifo|fifo_inst                                                                                      ; 33    ; 17             ; 17           ; 17             ; 35     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|rx_fifo                                                                                                ; 33    ; 17             ; 0            ; 17             ; 15     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|tx_fifo|fifo_inst                                                                                      ; 33    ; 17             ; 17           ; 17             ; 35     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|tx_fifo                                                                                                ; 33    ; 16             ; 0            ; 16             ; 15     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_tx_inst|eth_crc_8                                      ; 40    ; 8              ; 0            ; 8              ; 40     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_tx_inst                                                ; 119   ; 113            ; 96           ; 113            ; 126    ; 113             ; 113           ; 113             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_rx_inst|eth_crc_8                                      ; 40    ; 8              ; 0            ; 8              ; 40     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|eth_mac_1g_inst|axis_gmii_rx_inst                                                ; 110   ; 0              ; 96           ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|eth_mac_1g_inst                                                                  ; 229   ; 308            ; 0            ; 308            ; 140    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|data_oddr_inst|altddio_out_inst|auto_generated                 ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|data_oddr_inst                                                 ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|clk_oddr_inst|altddio_out_inst|auto_generated                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|clk_oddr_inst                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|rx_ssio_ddr_inst|data_iddr_inst|altddio_in_inst|auto_generated ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|rx_ssio_ddr_inst|data_iddr_inst                                ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst|rx_ssio_ddr_inst                                               ; 6     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst|rgmii_phy_if_inst                                                                ; 21    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0|eth_mac_1g_rgmii_inst                                                                                  ; 28    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|eth_mac_inst0                                                                                                        ; 31    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst                                                                                                                      ; 44    ; 138            ; 29           ; 138            ; 159    ; 138             ; 138           ; 138             ; 32    ; 0              ; 32           ; 0                ; 32                ;
; debounce_switch_inst                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_reset_inst                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_component|auto_generated                                                                                                ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
