# Microarchitettura
Il livello di Microarchitettura, che riceve informazioni al Digital logic level, fornisce informazioni al livello ISA. 
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423130029.png]]

>[!tip]- Definizione: Microarchitettura
La microarchitettura svolge il compito di definire istruzioni per la gestione della CPU, come:
>- istruzioni della chace
>- gestione della memoria


# Data path
Il percorso dati è quella parte della CPU che contiene la ALU, i suoi input e i suoi output.
![450](https://lh7-us.googleusercontent.com/docsz/AD_4nXeDjyOba55DxtlzTLqrntWFhjXiJZedkt1E3OZH0iZRPuPW9z1Z5RdJoIq6MmtKQ_X2IEUfqwxKPtxf9edDqLiGQmnuSJKyrareIw_-M3RNQ01Ov6fhhFD7bDGjcpJ9j5RN_rzFhZ18RRpGB7f8AKswTw?key=B5KOlzf14NB8hCk5dxdEOg)
- I registri ***MAR, MDR, PC, MBR*** si occupano di controllare e gestire l'accesso in memoria.
	
- Si compone di due bus 
	1. ***B***, posta l'operando ***B***
	2. ***C***, porta l'operando ***A*** (che passa prima in un registro H)
	
- Esistono due segnali di controllo
	1. abilita la scrittura del registro sul bus B
	2. scrive il contenuto del bus C sul registro
	
- Alla base dell'ALU troviamo uno shifter
	
- Elenco dei registri
	- Memory Address Register (***MAR***)
	- Memory Data Register (***MDR***)
	- Program Counter (***PC***)
	- Memory Byte Register (***MBR***), contiene il dato (byte) letto durante il fatch
	- Stack Pointer (***SP***), punta ad uno stack
	- Local Variabile (***LV***), il riferimento delle variabili locali all'interno dello stack  
	- Constant Poll (***CPP***), raccolta di costanti che include vari tipi, dai numeri alle stringhe
	- Top word On the Stack (***TOS***)
	- Op Code register (***OPC***), registro temporaneo, può contenere l'ultima istruzione eseguita prima di un branch
	- Holding (***H***), riceve i dati dal bus C e invia i dati all'operando A


# Arithmetic Logic Unit 
La ALU ha sei linee di controllo, ovvero può eseguire $2^6$ operazioni differenti
- $F_0$ e $F_1$  selezionano il tipo di funzione
- ENA abilita il valore della variabile A, altrimenti lo annulla
- ENB abilita il valore della variabile B, altrimenti lo annulla
- INVA esegue una sottrazione della variabile A (credo di poter avere anche INVB)
- INC, incrementa
![](https://lh7-us.googleusercontent.com/docsz/AD_4nXdpBLIEiUbA0SoBDvswiTT0g6D1TfC1p1Hzit8dyhKsCcOo-EGPpt93w6GyZdPi8_DXX8HlWJGtZRULlYY8WQLPWkrO8MqN50Vb1UDBbQ1KF14xtpvvsERseP56qFSQ5yxYXL13h7jmhtAfCyWq1Roohw?key=B5KOlzf14NB8hCk5dxdEOg)


# Componenti delle microistruzioni
Le microistruzioni hanno delle funzioni di base che permettono di facilitare il lavoro in un microprogramma
- Addr, permette di ricevere l'indirizzo della potenziale microistruzione
- JAM, determina come viene selezionata la prossima microistruzione
- ALU, sceglie cosa far fare all'ALU
- C, selezione quali registri sono scritti dal bus C
- Mem, seleziona eventuali funzioni da svolgere sulla memoria
- B, seleziona quali registri sono scritti dal bus B PASSANDO DAL DECODER.
![](https://lh7-us.googleusercontent.com/docsz/AD_4nXdJA5ze67iMLxkCMxKPUR1OHpHc2zMc33Uz1KET-pLGltYIxHCeVFinFhVPkBYM8fPiakEZIQp-YSidki8V8jF3RCeyWdnIH3QQTDKZk62fqWyIssjEYzTye944PSUeTmONfWNFMlI0D1luGhR7ESGiML0?key=B5KOlzf14NB8hCk5dxdEOg)


# Microarchitettura MIC-1
È un microprocessore che possiede:
- una ***data path***, quello visto in precedenza;
- una ***memoria di controllo***, che memorizza le microistruzioni da eseguire;
- un ***decoder***, decodifica, partendo da un OP code, il tipo di istruzione da eseguire;

Le istruzioni presenti in memoria centrale sono eseguite nell'ordine in cui vengono memorizzate (a meno di salti) e ciascuna microistruzione determina la successiva istruzione.

La memoria di controllo ha:
- registro indirizzo (MicroProgram Counter, **MPC**)
- dati (MicroInstruction Register, ***MIR***)

![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423171352.png]]

## Funzionamento del Mic-1
È scandito da un clock, che inizia con un ***fronte di discesa*** (da 1 a 0). 
	Il MIR viene caricato con il contenuto della parola indirizzata da MPC. 
	Ora il data path inizia il suo ciclo: H e uno dei registri (attraverso il bus B) vengono inviati alla ALU che calcola la funzione richiesta e produce sul bus C il risultato.
	Una volta raggiunto il fronte in salita i registri vengono caricati.

Durante il ***fronte di salita*** (da 0 a 1)
	I registri vengono caricati delle informazioni che abbiamo ottenuto e i bit di stato vengono memorizzati

![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423172710.png]]


# Livello di Macroarchitettura
Stiamo parlando del livello ISA, che rappresenta il livello di interfaccia tra software e hardware.
Definisce COSA fa una CPU ma non il COME viene fatto dal punto di vista fisico e logico.

L'ISA si compone:
- Modello di memoria
- Insieme dei registri
- Tipi di dati possibili
- Insieme delle istruzioni

L'ISA comunica solo con il livello superiore, non con il livello di microarchitettura.
Deve essere retrocompatibile, ossia deve far girare anche vecchi programmi.
Normalmente ha due modalità operative:
- Modalità Kernel, per eseguire il SO e tutte le istruzioni
- Modalità Utente, per eseguire i programmi utente e non le operazioni "sensibili"


## Modelli di memoria
Modo in cui viene suddivisa la memoria, in celle adiacenti di un byte raggruppate in gruppi da 4 (32 bit) o 8 (64 bit).
Le parole possono essere storate (salvate) allineate o disallineate
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423185511.png]]

I processori a livello ISA possono avere processori con uno spazio lineare ($2^{32}$ o $2^{64}$) o suddivisi tra dati e istruzioni.


## I registri
Tutti i registri del livello ISA sono visibili, mentre alcuni dei livelli inferiori no (es. TOS e MAR).
I registri ISA si possono suddividere in due categorie:
- ***Specializzati***: PC, SP e quelli visibili solo in modalità Kernel (controllo della chace, memoria, dispositivi di I/O e altre funzionalità hardware)
- ***Di uso generale***: utilizzati per memorizzare risultati temporanei delle variabili locali

Il **registro dei Flag** (***PSW***, Program Status Word) è un registro ibrido poiché è tra la modalità kernel e quella utente.
In base al risultato di diverse operazioni avremmo diversi comportamenti dei flag:
- ***N***, si asserisce quando il risultato è negativo
- **Z****, si asserisce quando il risultato è zero
- ***V***, si asserisce quando il risultato causa un overflow
- ***C***, si asserisce quando il risultato  causa un riporto sul bit più significativo
- ***A***, si asserisce quando c'è un riporto oltre il terzo bit (riporto ausiliario)
- ***P***, si asserisce quando il risultato è pari

Questo ISA è compatibile con la versione 8086 e 8088 (altri modelli di processori, addirittura degli anni '70). Nel corso di queste evoluzioni ci sono state modifiche al bus indirizzi, alla microarchitettura, alle istruzioni. Il momento più importante lo si ritrova nel momento in cui il bus è stato aumentato a 64 bit.


# Esempio di ISA: IJVM
Ogni macroarchitettura rappresenta un caso a sé stante e per questo analizzeremo la Java Virtual Machine, in quanto è un esempio pratico molto semplice che opera solo su numeri interi. 
La chiameremo, per questa sua caratteristica, IJVM. 
- Il microprogramma si compone di una sequenza di ***microistruzioni***, con l'uso di variabili
- Il ***program*** ***counter*** (PC) contiene il riferimento della prossima istruzione da eseguire
- Ogni microistruzione si compone di:
	- Codice operativo (Opcode) che identifica il tipo di istruzione
	- Operandi su cui si applica l'istruzione

## Modello di esecuzione
Si basa su tre fasi:
- ***Fetch***: caricamento dell'istruzione
- ***Decode***: decodifica in binario per identificare il tipo di istruzione da eseguire
- ***Execute***: esecuzione, svolgimento del compito

Questo modello di esecuzione, chiamato fetch-decode-execute, è utile a livello astratto e può anche costituire la base per l’implementazione di ISA complessi come IJVM. L’insieme delle microistruzioni compone il microprogramma e ciascuna di loro ha il controllo del percorso dati durante un ciclo. Nel corso del capitolo presenteremo e tratteremo in modo dettagliato il microprogramma.
Per maggiore approfondimento guada [[content/Cartella_utile/Uni/Anno 1/Architettura/Lezioni/2. Organizzazione dei sistemi di calcolo|qui]]

Utilizza la memoria in modo particolare e fa largo uso dello ***Stack***
## Lo stack
È una struttura dati, presente nelle istruzioni ISA, utilizzata per memorizzare (impilare) dati, che possono essere inseriti o prelevati solo dalla cima (LIFO, Last-In-First-Out):
- Push, scrittura sullo stack (causa la crescita in altezza della pila di dati)
- Pop, prelievo dallo stack (causa un accorciamento)
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423173912.png]]
Ecco cosa accade:
- 0, nulla
- 1, ```Push j```
- 2, ```Push k```
- 3, ```Pop k```
- 4, ```Pop j```

Lo stack può essere utilizzato per memorizzare variabili locali e risultati di operazioni aritmetiche.
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423175144.png| 700]]

# Modello memoria IJVM
Oltre allo stack, la IJVM utilizza altre quattro aree della memoria:
- ***Constant pool*** (***CPP***), dove vengono memorizzate le costanti
	
- ***Blocco delle variabili locali***, dove vengono salvate le variabili locali utilizzati nei metodi (una funzione in C o in Python su Java si chiamano metodi)
	
- ***Stack degli operandi***
	
- ***Method Area***, dove sono presenti le funzioni (metodi) del programma

## Istruzioni della IJVM
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423182720.png| 500]]


# Intel Core i7
Ha tre diverse modalità:
- **Modalità Reale**, si comporta come un 8088 ma se vengono eseguite istruzioni con errore va in blocco
	
- **Modalità virtuale**, permette l'esecuzione di programmi basati su 8088 in modo protetto e con un vero SO
	
- **Modalità protetta**, si comporta come un core i7 con 4 privilegi controllati dai bit del PSW

## Registri di Intel Core i7
Il core i7 ha 4 registri di uso generale (tutti a 32 bit):
- ***EAX***, per le operazioni aritmetiche
- ***EBX***, usato come puntatore a indirizzi di memoria
- ***ECX***, utilizzato come contatore nei cicli
- ***EDX***, utilizzato nelle moltiplicazioni/divisioni durante le quali contiene, con EAX, prodotti/dividendi.
Tutti i registri possono essere a 8 o a 16 bit (quelli a 16 con i prefisso E di Esteso).

Sono presenti altri 4 registri a 32 bit con caratteristiche specifiche:
- ***ESI*** e ***EDI***, usati per operazioni su stringhe
- ***EBP***, stesso lavoro che svolte LV in IJVM
- ***ESP***, puntatore alla stack (come SP in IJVM)

##### I registri segmento
I registri segmento consentono la compatibilità con i registri indirizzamento dell'8088.
Il PC ***EIP*** (Extended Instruction Pointer) e dall'insieme dei bit dei flag della PSW, ***EFLAGS***
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423193938.png]]

## Tipi di dato
- Numerici
	- Interi (con e senza segno), possiamo rappresentali con io complemento a due (vedi logica)
	- Reali (in virgola mobile), con notazione scientifica, mantissa e esponente
	- Booleani (0-1, True-False)
- Non numerici
	- Caratteri (ASCII e UNICODE)
	- BitMap (mappa di bit per le immagini)
	- Puntatore (es. SP, PC, LV, CPP della Mic-1)

## Formati di istruzioni
Le istruzioni sono formate da:
- Codice operativo (**Opcode**)
- Indirizzi degli operandi (opzionali)
![[content/Uni/Anno 1/Architettura/IMMAGINI/Pasted image 20240423194632.png| 500]]


## Criteri per le istruzioni
- Sono preferibili istruzioni corte, poiché:
	- a parità di istruzioni il programma sarà più piccolo
	- si possono memorizzare più istruzioni sulla chace (NON POI RIEMPIRLA TUTTA)
	MA ATTENTO A MINIMIZZARLE TROPPO, potrebbe causare difficoltà nella decodifica.
	
- Avere una memoria sufficiente per memorizzare tutte le istruzioni
	
- Definire il numero di bit da utilizzare nell'indirizzamento della memoria, più bit utilizzi più le istruzioni saranno lunghe (es. se i bit sono 32mila allora l'istruzione sarà lunga 32mila bit).

## Formati delle istruzioni del Core i7
Una istruzione del Core i7 è formata da:
- 6 campi (di cui 5 opzionali) di lunghezza variabile
>[!tip] Il campo è come una colonna in una tabella, da riempire
- Un operando è SEMPRE un registro, l'altro è o un registro o in memoria
	
- MODE stabiliste la modalità di indirizzamento
	
- l'indirizzo di memoria è dato da un'offset del segmento selezionato (tipo nella lezione scorsa quando passavamo da Ox04 e 0x08)
	
- SIB (Scale, Index e Base) è un bit supplementare




