```
            ________________               ________________
       s -> | s       y    | -> y ---------| s          y |--->
ck -------> |>             |          _____|>             |
    |  r -> | r   not y (z)| -> z ----|----| r      not y |--->
    |       |______________|          |    |______________|
    |_________________________________|
```
Consente di dimezzare la frequenza di clock rispetto al latch normale perch√© appena l'$\overline y$ dell'ultimo latch si stabilizza viene passato immediatamente senza dover aspettare che il clock valga 1.
