# 依托「一生一芯」计划，实现一套完整的基于RISC-V的计算机系统作为本科毕业设计

## 参与人

none

## 项目背景

从嵌入式裸机开发开始，一直以来对计算机系统结构就比较感兴趣，逐渐接触到了包老师发起的「一生一芯」计划，遂决定毕业设计依托其实现一套完整的打通全栈的RISC-V计算机系统

## 项目目标

实现一个可以运行RTOS的RISC-V Core（如果进展顺利则挑战Linux）

## 预期成果

* 一套RISC-V ISA模拟器
* 一个至少可运行RTOS的RISC-V Core
* 一份计算机系统结构向的实验教学文档

## 预期时间表

现在还在准备考研，所以一切得等到年底考完再说，年前如果进展顺利的话实现出来RISC-V ISA模拟器应该没什么问题，年后就专心做RTL设计，能赶上流片最好，赶不上就在FPGA上跑。

不过一切肯定都得在来年6月份之前做完，不然就毕不了业了。

## 成果展示
