== SCARIV RISC-V CPUコア外観

SCARIVはRISC-V互換のアウトオブオーダ実行可能なCPUです。

以下のRISC-V命令セットをサポートしています。

* RISC-V RV32 / RV64の両方をサポート
** RV32IMABFDC_Zicond (RV32IMAFDC)をサポート
** RV64IMABFDC_Zicond (RV64IMAFDC)をサポート
* アウトオブオーダ実行可能なパイプライン

実装の特徴は以下の通りです。

* SystemVerilog記述
* パラメタライズされた柔軟なコア構成
** コア内の多くのパラメータが変更可能で、面積・性能を調整した最適なコアを生成可能

=== 基本用語について


図 <<scariv_pipeline>> に、パイプラインの概要を示します。

[[scariv_pipeline]]
.SCARIV CPUコア・パイプライン全体の概略図
image::scariv_pipeline.svg[]

==== 命令の実行単位

SCARIVの実行パイプラインを理解するために基本的な概念について説明します。

フロントエンド・パイプラインでデコードされた命令は複数の命令をまとめてディスパッチします。
ROB内では、この複数の命令の単位でエントリが確保され、管理が行われます。
この複数の命令のことを**ディスパッチ・グループ**と呼びます。
命令のコミットはディスパッチ・グループ単位で行われ、グループ内の命令がすべてコミット可能になるとコミット信号が通知されます。

コア実装では、各命令はディスパッチ・グループにつけられるIDと、ディスパッチ・グループ内の命令の順序が割り当てられます。
これを**ディスパッチ・グループID**もしくは**コミットID**と呼びます。
ディスパッチ・グループ内の命令の位置は、**グループID**と呼びます。

実装では、ディスパッチ・グループが格納されるROBのエントリIDに相当します。
また、ディスパッチ・グループ内のグループIDはワンホット信号として管理されます。
