---
layout: default
---

# RISC-V 双周简报 (2017-08-17)

## RV新闻

### Sodor更新至Priv spec 1.10

用于教学用的RISC-V简单核Sodor被更新至Priv spec 1.10, Chisel 3和Debug spec 0.13。感谢FOSSi Fundation的GSoC学生kritik bhimani。

##### [Sodor的地址](https://github.com/ucb-bar/riscv-sodor): https://git.io/v7Kld


## 技术讨论

### 基于gp寄存器的链接时优化机制

由于RISC-V跳转指令中立即数的长度限制，超过4K距离的长跳转需要由两条指令完成。
针对这种长跳转，可以将gp寄存器指向使用比较频繁的4k代码空间，然后用基于gp的间接跳转替换基于PC的跳转，仍然使用1条指令。
更好的是，这种替换可以在链接时自动完成。对于使用newlib的程序，gp一般设为`.sdata + 0x800`.

具体讨论参见
##### [Relaxation](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/60IdaZj27dY/5MydPLnHAQAJ): https://goo.gl/YCiXuh
##### [Global Pointer](https://gnu-mcu-eclipse.github.io/arch/riscv/programmer/#the-gp-global-pointer-register): https://git.io/v7VqV


## 代码更新

### Rocket流水线识别RVC指令

在现在的Rocket流水线，RVC指令在进入EX级之前被扩展为正常32位指令（因为RISC-V的RVC指令和正常指令是一一对应的）。
最近的两个代码更新：
一个是将RVC指令格式加入到ID级的指令列表（Rocket-chip PR [#889](https://github.com/freechipsproject/rocket-chip/pull/889)）;
另一个是将RVC的原始指令引入流水线（Rocket-chip PR [#993](https://github.com/freechipsproject/rocket-chip/pull/933)）。
让小编不禁猜想，也许他们要开始在Rocket里实现micro-op fusion了吧。

### lowRISC修复Tag缓存并行错误

lowRISC6月份发布的新版本在频繁使用tag的情况下可能会导致tag缓存的数据丢失。其原因是多个相关的内存操作同时进行时，tag缓存未能有效线性化相关操作，导致出现了数据不一致错误，进而导致数据丢失。现在这个错误被修复。

具体参见lowRISC的PR [#56](https://github.com/lowRISC/lowrisc-chip/pull/56): https://git.io/v7Kt1

### Rocket-chip 支持对ROM使用$readmem()

一直以来，Rocket-chip生成的Verilog都不使用Verilog自带的$readmem()方法读取内存初始内容。现在终于支持对ROM使用了。仿真时参数应该是`+maskromhex=%s`其中`%s`为ROM的hex文件。

具体参见Rocket-chip的PR [#912](https://github.com/freechipsproject/rocket-chip/pull/912): https://git.io/v7apV

### coreboot for HiFive1( Hello RISC-V world!)

[coreboot](https://www.coreboot.org/)的前生是LinuxBIOS，是一个自由固件的实现，目前主要支持x86，对ARM也有一定的支持，对于RISC-V的支持社区还在努力（可参见[coreboot代码分析](https://github.com/hardenedlinux/embedded-iot_profile/blob/master/docs/riscv/coreboot%E5%88%86%E6%9E%90.md)），近日[HardenedLinux社区](https://github.com/hardenedlinux)公开了一个针对[HiFive1的coreboot示例](https://github.com/hardenedlinux/coreboot4HiFive1)，由于RAM资源限制目前只能[开发一些简单的功能](https://github.com/hardenedlinux/coreboot4HiFive1/blob/master/coreboot4HiFive-README.md)，coreboot框架并不适合microcontroller甚至小型GNU/Linux嵌入式平台，或许RV64才是其未来的归宿。

## 安全点评


## 微群热点


## 行业视角
	

## 市场相关


## 暴走事件

### 八月
+ RISC-V at [HotChips](https://www.hotchips.org/), 20-22 August 2017 at Cupertino, California.

### 十月
+ [OSDT开源开发工具大会2017](http://www.hellogcc.org/?p=34315)（也就是原HelloGCC会议）将在10月下旬在北京举办，话题和赞助征集已经开始。话题内容包括“面向RISCV等新硬件的基础软件支持”，各位不要错过。
+ [开源经济学研究-2017年年会邀请函](http://www.open-source-economics.org/open_source_economics_2017.html)
+ RISC-V at the [Linley Processor Conference](http://www.linleygroup.com/events/event.php?num=43), 4-5 October 2017 at Santa Clara, California.
+ [First Workshop on Computer Architecture Research with RISC-V (CARRV 2017)](https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017), 14 October at Boston, Massachusetts, co-located with MICRO 2017.


## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威，郭雄飞，黄柏玮

贡献者: Shawn

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
