Xilinx Zynq FPGA Manager

Required properties:
- compatible:		should contain "xlnx,zynq-devcfg-1.0"
- reg:			base address and size for memory mapped io
- interrupts:		interrupt for the FPGA manager device
- clocks:		phandle for clocks required operation
- clock-names:		name for the clock, should be "ref_clk"
- syscon:		phandle for access to SLCR registers

필수 속성 :
- compatible : "xlnx, zynq-devcfg-1.0"을 포함해야합니다.
- reg : 메모리 매핑 된 기본 주소 및 크기
- 인터럽트 : FPGA 매니저 디바이스에 대한 인터럽트
- clocks : clocks 작동에 필요한 phandle
- clock-names : clock의 name이고, "ref_clk"여야합니다.
- syscon : SLCR 레지스터에 액세스하기위한 phandle



Example:
	devcfg: devcfg@f8007000 {
		compatible = "xlnx,zynq-devcfg-1.0";
		reg = <0xf8007000 0x100>;
		interrupts = <0 8 4>;
		clocks = <&clkc 12>;
		clock-names = "ref_clk";
		syscon = <&slcr>;
	};