0. $F_{out}=\frac{Mf_{clk}}{2^N}$
   其中$F_{out}$为实际输出频率，$M$为查表步长，$2^N$为表内采样点数。
1. 由于相位累加器的存在，应对公式进行修正。以9位DAC、512点正弦波表、提高7位相位累加器为例：$F_{out}=\frac{\frac{M}{2^k}f_{clk}}{2^N}$，其中k=7，N=9。
   计算可得$F_{out}=\frac{\frac{1}{128}100MHz}{512}=1.525kHz$，与实验结果一致。



---

## 总结

1. 考虑到综合、烧录流程耗时较长且系统运行不透明，在实际测试之前应尽可能充分利用仿真工具测试。
2. 检查接线应当仔细；难以发现原因时从系统结构角度细心地分析信号传递链路与所有可能的出错点。
3. 避免在没有条件测试的情况下直接未经验证地编写大量代码。
4. 对Verilog的掌握能极大地影响项目编写效率；应当善于利用工具书。
5. 处理串口硬件相关问题时应当检查主板跳线；此外应当利用设备手册。
6. 制作项目之前应对核心功能的理论原理有充分的认识，否则开发中一知半解难以完成好的算法和结构。

## 不足与改进方向

1. 查表地址位数较低，波形精度尚有提升余地。
2. *DAC输出位数利用（？）*
3. 更完善的串口系统