0.6
2018.2
Jun 14 2018
20:41:02
C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sim_1/new/alu_tb.sv,1760029579,systemVerilog,,,,ALU_tb,,,,,,,,
C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sources_1/new/ALU_pkg.sv,1760032950,systemVerilog,C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sim_1/new/alu_tb.sv;C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sources_1/new/alu.sv,C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sources_1/new/alu.sv,,$unit_ALU_pkg_sv;ALU_pkg,,,,,,,,
C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sources_1/new/alu.sv,1760029572,systemVerilog,,C:/Users/student.CISCPL44.001/ALU_RV32I/ALU_RV32I.srcs/sim_1/new/alu_tb.sv,,ALU,,,,,,,,
