<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="incoming" val="16"/>
      <a name="appear" val="center"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="1"/>
      <a name="bit9" val="1"/>
      <a name="bit10" val="1"/>
      <a name="bit11" val="1"/>
      <a name="bit12" val="1"/>
      <a name="bit13" val="1"/>
      <a name="bit14" val="1"/>
      <a name="bit15" val="1"/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Demultiplexer">
      <a name="select" val="3"/>
    </tool>
    <tool name="Decoder">
      <a name="select" val="3"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(200,360)" to="(390,360)"/>
    <wire from="(540,180)" to="(540,190)"/>
    <wire from="(160,180)" to="(540,180)"/>
    <wire from="(200,300)" to="(200,310)"/>
    <wire from="(200,240)" to="(200,250)"/>
    <wire from="(170,190)" to="(540,190)"/>
    <wire from="(540,190)" to="(540,280)"/>
    <wire from="(220,220)" to="(260,220)"/>
    <wire from="(260,270)" to="(300,270)"/>
    <wire from="(170,190)" to="(170,220)"/>
    <wire from="(100,360)" to="(200,360)"/>
    <wire from="(160,280)" to="(190,280)"/>
    <wire from="(160,180)" to="(160,280)"/>
    <wire from="(540,280)" to="(540,570)"/>
    <wire from="(390,320)" to="(390,360)"/>
    <wire from="(180,310)" to="(200,310)"/>
    <wire from="(180,250)" to="(200,250)"/>
    <wire from="(170,220)" to="(190,220)"/>
    <wire from="(170,230)" to="(190,230)"/>
    <wire from="(170,290)" to="(190,290)"/>
    <wire from="(200,310)" to="(200,360)"/>
    <wire from="(220,280)" to="(300,280)"/>
    <wire from="(260,220)" to="(260,270)"/>
    <wire from="(460,280)" to="(540,280)"/>
    <wire from="(540,570)" to="(550,570)"/>
    <wire from="(180,250)" to="(180,310)"/>
    <wire from="(170,230)" to="(170,290)"/>
    <comp lib="4" loc="(460,280)" name="RAM">
      <a name="addrWidth" val="16"/>
    </comp>
    <comp lib="4" loc="(220,220)" name="Register"/>
    <comp lib="2" loc="(320,600)" name="Decoder">
      <a name="select" val="3"/>
    </comp>
    <comp lib="4" loc="(250,560)" name="ROM">
      <a name="addrWidth" val="16"/>
      <a name="contents">addr/data: 16 8
0
</a>
    </comp>
    <comp lib="4" loc="(220,280)" name="Register"/>
    <comp lib="0" loc="(100,360)" name="Clock"/>
    <comp lib="0" loc="(320,280)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="incoming" val="16"/>
      <a name="appear" val="center"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="1"/>
      <a name="bit9" val="1"/>
      <a name="bit10" val="1"/>
      <a name="bit11" val="1"/>
      <a name="bit12" val="1"/>
      <a name="bit13" val="1"/>
      <a name="bit14" val="1"/>
      <a name="bit15" val="1"/>
    </comp>
    <comp lib="6" loc="(206,318)" name="Text">
      <a name="text" val="ram address register"/>
    </comp>
  </circuit>
</project>
