PROVA FINALE DI RETI LOGICE A.A. 2020/2021
Lo scopo del progetto è quello di sviluppare in linguaggio VHDL un equalizzatore di immagini in scala di grigi, la cui specifica completa è disponibile nel file corrispondente.
Nella cartella [Deliverables](https://github.com/DavideFoini/PROGETTO-RETI-2020-2021/tree/main/Deliverables) sono presenti il file contenente il codice e il report del progetto.
