0.6
2018.2
Jun 14 2018
20:07:38
/home/wymt/code/system2018/Arch2018/riscv/RTL/RTL.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/sim/testbench.v,1545061522,verilog,,,,testbench,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/block_ram/block_ram.v,1545408981,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/core.v,,dual_port_ram_sync;single_port_ram_sync,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/fifo/fifo.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/hci.v,,fifo,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart_baud_clk.v,,uart,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart_baud_clk.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart_rx.v,,uart_baud_clk,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart_rx.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart_tx.v,,uart_rx,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart_tx.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/sim/testbench.v,,uart_tx,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/core.v,1545231635,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ctrl.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,cpu,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ctrl.v,1545144173,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ctrl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,1545317469,verilog,,,,,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,1545144416,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/common/fifo/fifo.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ex_mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/hci.v,1545119660,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,,hci,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,1545269702,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,id_ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,1545324311,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mcu.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,if_id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mcu.v,1545268782,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mcu,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,1545134191,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mem_wb,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,1544516294,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ram.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,pc_reg,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ram.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,,ram,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,1543654584,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/riscv_top.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,regfile,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/riscv_top.v,1543305811,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_ex.v,,riscv_top,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_ex.v,1545406563,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_id.v,1545406874,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_if.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_if.v,1545377928,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_if,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_mem.v,1545272508,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/common/uart/uart.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_mem,,,,,,,,
