Datové typy v jazyce VHDL, příklady, rozdíly mezi std_logic a std_ulogic, std_logic_vector, číselné typy, deklarace vlastních typů. 
Datové objekty v jazyce VHDL – signál, proměnná, konstanta, rozdíly a použití. Porty v jazyce VHDL – druhy portů, vlastnosti, použití.

Logické typy:
- std_logic - rozhodnutá logická proměnná '1' nebo '0'
- std_ulogic - nerozhodnutá logická proměnná (není vyřešena kolize od různých výstupů na sběrnici)
- std_logic_vector - pole std_logic = "1111"
	- std_logic_vector(3 downto 0) pořadí zleva doprava downto (zprava doleva to)
Číselné typy:
- real - reálná čísla 
- integer - 32 bitové celé číslo
- natural - 32 bitové kladné číslo a 0

Vlastní typy:
- Pro stavové automaty - stavy, vyjmenujeme všechny možné hodnoty, které typ může nabývat
- Př.: type state_type is (cervena,cervena_zluta,zelena,zluta);
- Deklarujeme v architecture

Datové objekty:
Signal:
- tím propojujeme jednotlivé komponenty
- Př.: signal test : std_logic :='1';

Proměnná/=variable:
- Dočasná buňka v paměti (není fyzicky zadrátovaná) pro uložení nějaké hodnoty
- může být lokální nebo sdílená
- Má jméno a datový typ.
- Př.: variable test : std_logic := '1';

Konstanta = constant:
- Proměnná do které jen přiřadíme hodnotu při deklaraci

Porty:
- Rozhraní, pomocí kterého entita komunikuje
- Typy: port in, port out, port buffer, port inout
- Port in - vstupní port, pouze pro čtení - Např.: vstupní hodnoty komponenty
- Port out - výstupní port, pouze zápis - Např.: výstup do segementu 7 seg. displeje 
- Port buffer - Můžeme do ní zapsat výstupní hodnotu a nadále ji používat 
	- Např.: Výstup, který dále používáme pro danou funkci
- Port inout - Obousměrný port, můžeme zapisovat i číst (může být přečten/zapsat zvenku)
	- HW i SW problém
	- HW implementace je složitá
	- SW - tři stavy - 1, 0, vysoká impedance
	- Využití: Sběrnice I2C, 1-Wire, ...
- Port map 
	- mapování portů komponenty v nadřazené entitě (jaký signál tam pošleme)
	- port map (komponenta port1 => entita port1/signál1);

