module Music (
    input wire CLK,        // 主时钟信号
    input wire CLK_1,      // 音频时钟信号
    input wire allFull,    // 全满信号
    output reg SPEAKER       // 输出警报信号
);

    reg [7:0] counter;     // 8位计数器，计数至151

    always @(posedge CLK) begin
        if (1) begin
            counter <= counter + 1;
            if (counter >= 152) begin  // 100 kHz / 152 ≈ 657.89 Hz
                counter <= 0;
                SPEAKER <= ~SPEAKER;  // 翻转输出，产生方波
            end
        end else begin
            SPEAKER <= 0;  // 当 ENABLE 为低时，关闭扬声器输出
        end
    end

endmodule
