## Wymień 3 główne elementy modelu komputera z programem przechowywanym

Wykład „WdWK – komputer.pdf” slajd 11

---

- Pamięć,
- Procesor,
- Magistrala

## Wymień elementy składające się na stan programu

Wykład „WdWK – komputer.pdf” slajd 8

---

- zawartość rejestrów
- zawartość pamięci

## Wymień rejestry które, zgodnie z ABI Systemu V dla architektury x86, „należą” do funkcji wywołującej

Wykład „WdWK – komputer.pdf” slajd 144

---

- Wywołująca: %ebx, %edi, %esi, %ebp, %esp
- Wywoływana: %eax, %ecx, %edx

## W jaki sposób określa się szczytową (maksymalną) moc obliczeniową komputera?

Wykład „WdWK – wydajność.pdf” slajdy 27, 28
Wykład „WdWK – równoległość drobnoziarnista.pdf” slajdy 81-83

---

Maksymalna liczba działań arytmetycznych wykonywanych w jednostce czasu.

Przykładowe jednostki:

- IPS (instructions per second)
- FLOPS (floating-point operations per second),
- BLOPS (byte operations per second),

## Jakiemu parametrowi odpowiada oś odciętych (pozioma, x) w modelu sufitowym (ang. roofline)?

Wykład „WdWK – wydajność.pdf” slajdy 35-38

---

x (intensywność obliczeniowa): FLOP (floating-point operations)/B (Byte)
y (wydajność): FLOPS (floating-point operations per second)

## Wymień cechy architektury RISC ułatwiające jej realizację potokową

Wykład „WdWK – równoległość drobnoziarnista.pdf” slajdy 13-19

---

- W przybliżeniu identyczne czasy wykonania instrukcji
- Zredukowana różnorodność instrukcji
- Wiele rejestrów uniwersalnych

## Wymień etapy wykonania instrukcji w algorytmie Tomasulo

Wykład „WdWK – równoległość drobnoziarnista.pdf” slajdy 55, 56

---

- pobranie i dekodowanie instrukcji w kolejności
- wysłanie instrukcji do stacji rezerwacyjnej
- wydanie do wykonania po uzyskaniu wszystkich argumentów
- po wykonaniu wystawienie wyniku na CDB (Common Data Bus) wraz z etykietą stacji rezerwacyjnej
- ewentualne rozszerzenia algorytmu (ROB, MOB, równoległy dekoder instrukcji, wiele magistral CDB)

### Rozwinięcie pojęć

- stacja rezerwacyjna: Jest to struktura danych przypisana do każdego funkcjonalnego jednostki wykonawczej (np. ALU - Arithmetic Logic Unit, FPU - Floating Point Unit) w architekturze Tomasulo. Stacja rezerwacyjna przechowuje instrukcje, które są gotowe do wykonania, ale czekają na spełnienie warunków, aby rozpocząć przetwarzanie. Warunki te mogą obejmować dostępność danych (wartości operacyjnych) oraz zasoby wykonawcze (np. ALU).
- CDB (Common Data Bus - wspólna magistrala): Jest to centralny kanał komunikacyjny w architekturze Tomasulo. Służy do przesyłania wyników obliczeń (danych) z jednostek wykonawczych (stacji rezerwacyjnych) do kolejnych etapów przetwarzania lub do innych jednostek funkcjonalnych. Pozwala na przesyłanie danych w sposób asynchroniczny, co jest kluczowe dla sprawnego potokowego przetwarzania.
- ROB (Re-order Buffer): Jest to bufor używany w architekturze Tomasulo do zarządzania kolejnością wykonywania i zapisywania wyników instrukcji. ROB umożliwia wykonywanie instrukcji w różnej kolejności (out-of-order execution) i zapewnia, że wyniki są zapisywane zgodnie z oryginalnym porządkiem programu. Każda stacja rezerwacyjna może wysyłać wyniki do ROB, który następnie przekazuje je na CDB.
- MOB (Memory Order Buffer): Jest to specjalizowany bufor w architekturze Tomasulo, który zarządza kolejnością dostępu do pamięci. MOB kontroluje dostęp do pamięci podręcznej i zarządza transakcjami pamięciowymi, takimi jak odczyty i zapisy. Podobnie jak ROB, MOB zapewnia, że operacje dostępu do pamięci są wykonywane zgodnie z wymaganiami programu, mimo że mogą być realizowane w różnej kolejności w potokowym przetwarzaniu.
- równoległy dekoder instrukcji: Jest to element architektury Tomasulo, który zajmuje się dekodowaniem i przetwarzaniem instrukcji programowych. Równoległy dekoder instrukcji może obsługiwać jednocześnie wiele instrukcji i rozdzielać je do odpowiednich stacji rezerwacyjnych w zależności od wymagań dotyczących zasobów (np. ALU, FPU, pamięć). Jest kluczowy dla efektywnego wykorzystania zasobów jednostek wykonawczych i sprawnego potokowego przetwarzania.

## Podaj rozmiar rejestru SSE

Wykład „WdWK – równoległość drobnoziarnista.pdf” slajdy 72, 73

---

W SSE mamy XMM (128b)

## Krótko opisz wstępne ładowanie (ang. precharge) podczas użycia pamięci dynamicznych DRAM

Wykład „WdWK – pamięć” slajdy 25, 35, 36

---

Precharge - jest to stan pośredni między deaktywacją wiersza a aktywacją innego

## Wymień tryby pracy DMA

Wykład „WdWK – pamięć” slajd 55

---

- blokowy (burst mode)
- podkradanie cykli (cycle stealing mode)
- przezroczysty (transparent mode)

## Na czym polega lokalność przestrzenna

Wykład „WdWK – pamięć podręczna” slajd 8

---

jest prawdopodobne użycie informacji z sąsiednich lokacji pamięci

- kody rozkazów
- struktury danych

## Co oznacza stan E w modelu MESI

Wykład „WdWK – pamięć podręczna” slajdy 55-60

---

E - Exclusive (Wyłączony)
Dana znajduje się tylko w pamięci oraz w żadnej pamięci cache

## Ile poziomów uprzywilejowania (ang. protection rings) definiuje architektura x86

Wykład „WdWK – wieloprocesowość” slajd 11

---

## Podaj definicję zbioru roboczego procesu

Wykład „WdWK – wieloprocesowość” slajdy 26-28

---

## Wymień informacje przechowywane we wpisach tablicy stron w architekturze x86

Wykład „WdWK – wieloprocesowość” slajd 42

---

## Opisz krótko ideę architektury równoległej SMP

Wykład „WdWK – wieloprocesorowość” slajdy 9-10

---

## Wymień etapy wykonywania rozkazu w architekturze CISC

Wykład „WdWK – komputer.pdf” slajdy 14-19

---

## Wymień klasy argumentów instrukcji w architekturze x86

Wykład „WdWK – komputer.pdf” slajd 59

---

## Wymień elementy składające się na ramkę stosu zgodną z ABI Systemu V dla architektury x86

Wykład „WdWK – komputer.pdf” slajdy 141, 142, 146, 147

---

## Podaj podstawowy wzór pozwalający określić czas wykonania programu, krótko opisz symbole

Wykład „WdWK – wydajność.pdf” slajdy 10-26

---

## Podaj definicję zrównoważenia maszyny (ang. machine balance)

Wykład „WdWK – wydajność.pdf” slajdy 31, 32

---

## Na czym polega przetwarzanie superskalarne

Wykład „WdWK – równoległość drobnoziarnista.pdf” slajd 20

---

## Wymień techniki łagodzenia konfliktów sterowania

Wykład „WdWK – równoległość drobnoziarnista.pdf” slajdy 40-46

---

## Podaj przykładowe nazwy rejestrów SSE

Wykład „WdWK – równoległość drobnoziarnista.pdf” slajdy 72, 73

---

## W jaki sposób przechowywane są dane w komórkach pamięci dynamicznych (DRAM)

Wykład „WdWK – pamięć” slajdy 11, 15-17, 19, 20

---

## Na czym polega tryb AOW (ang. allocate on write)

Wykład „WdWK – pamięć podręczna” slajdy 28-32

---

## Jakie operacje w pamięci podręcznej mogą wystąpić wskutek chybienia przy odczycie

Wykład „WdWK – pamięć podręczna” slajd 28

---

## Jakie stany modelu MESI może przyjąć linia pamięci podręcznej w trybie zapisu skrośnego (WT)

Wykład „WdWK – pamięć podręczna” slajdy 55-58

---

## Wymień metody zapewniania atomowości instrukcji w architekturze x86

Wykład „WdWK – wieloprocesowość” slajdy 85-88

---

## Z jakich elementów składa się kontekst procesu

Wykład „WdWK – wieloprocesowość” slajdy 66-69, 71-73

---

## Wymień techniki zmniejszania zajętości pamięci przez struktury danych konieczne w stronicowaniu

Wykład „WdWK – wieloprocesowość” slajdy (brak numeracji)

---

## Opisz krótko konfigurację macierzy RAID poziomu 1

Wykład „WdWK – wieloprocesorowość” slajdy 43, 45, 49
