module Start ( input [5:0]	addr,
						output [63:0]	data
					 );

	parameter ADDR_WIDTH = 6;
   parameter DATA_WIDTH =  64;
	logic [ADDR_WIDTH-1:0] addr_reg;
				
	// ROM definition				
	parameter [0:63][35:0] ROM = {

64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111000001111111111111111111111111111111111
64'b1111111111111111111111110010000111111111111111111111111111111111
64'b1111111111111111111111100010000111111111111111111111111111111111
64'b1111111111111111111111100000011111111111111111111111111111111111
64'b1111111111111111111111100000111010101111111111111111111111111111
64'b1111111111111111111111100000011111111111111111111111111111111111
64'b1111111111111111111111100000000111111111111111111111111111111111
64'b1111111111111111111111100000000111111111111111111111111111111111
64'b1111111111111111111111110000001111111111111111111111111111111111
64'b1111111111111111111111111100011111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111100011011101100000110001100011111111111111111111111111
64'b1111111111101111001101111011110111101011111111111111111111111111
64'b1111111111100111010101111011110011100011111111111111111111111111
64'b1111111111101111011001111011110111100111111111111111111111111111
64'b1111111111100011011101111011110001101011111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
64'b1111111111111111111111111111111111111111111111111111111111111111
}

assign data = ROM[addr];

endmodule  
