{"files":[{"patch":"@@ -4274,1 +4274,1 @@\n-pipe_class lmul_reg_reg(iRegI dst, iRegI src1, iRegI src2)\n+pipe_class lmul_reg_reg(iRegL dst, iRegL src1, iRegL src2)\n@@ -4300,1 +4300,1 @@\n-pipe_class ldiv_reg_reg(iRegI dst, iRegI src1, iRegI src2)\n+pipe_class ldiv_reg_reg(iRegL dst, iRegL src1, iRegL src2)\n@@ -7440,1 +7440,1 @@\n-  ins_pipe(ialu_reg_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7459,1 +7459,1 @@\n-  ins_pipe(ialu_reg_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7716,1 +7716,1 @@\n-  effect(TEMP cr);\n+  effect(KILL cr);\n@@ -7725,1 +7725,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7730,1 +7730,1 @@\n-  effect(TEMP cr);\n+  effect(KILL cr);\n@@ -7739,1 +7739,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7752,1 +7752,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7765,1 +7765,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8296,1 +8296,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8311,1 +8311,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8326,1 +8326,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8342,1 +8342,1 @@\n-   ins_pipe(ialu_reg);\n+   ins_pipe(pipe_class_default);\n@@ -8360,1 +8360,1 @@\n-   ins_pipe(ialu_reg);\n+   ins_pipe(pipe_class_default);\n@@ -8397,1 +8397,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_load_mem_s);\n@@ -8433,1 +8433,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_load_mem_d);\n@@ -8451,1 +8451,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_store_reg_s);\n@@ -8487,1 +8487,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_store_reg_d);\n@@ -8578,0 +8578,1 @@\n+\n","filename":"src\/hotspot\/cpu\/riscv\/riscv.ad","additions":20,"deletions":19,"binary":false,"changes":39,"status":"modified"}]}