# 職務経歴書

|key|value|
|---|-----|
|Name|中林智之|
|GitHub|[tomoyuki-nakabayashi](https://github.com/tomoyuki-nakabayashi)|
|Speaker Deck|[tomoyuki](https://speakerdeck.com/tomoyuki)|
|Qiita|[tomoyuki-nakabayashi \- Qiita](https://qiita.com/tomoyuki-nakabayashi)|
|Blog|[低レイヤ強くなりたい組込み屋さんのブログ](https://tomo-wait-for-it-yuki.hatenablog.com/)|
|Twitter|[@LDScell](https://twitter.com/LDScell)|

## 学歴

### 計算機アーキテクチャ研究室所属生 (2008 - 2014)

三重大学工学研究科システム工学専攻　博士後期課程修了

[博士論文 \[Reserches on fabrication of low-energy heterogeneous multi-core processors\]](http://www.arch.info.mie-u.ac.jp/project/GradThesis//db/100003.pdf)

低電力プロセッサの設計と実装を主軸とした研究に従事。

- 研究テーマ
  - 低消費電力プロセッサアーキテクチャ (可変段数パイプラインアーキテクチャ)
  - 低電力D-flip-flop
  - Single-ISA Heterogeneous Multi-core Processor
  - プロセッサ向けRTL/C co-simulation framework

- 技術
  - プロセッサアーキテクチャ (パイプライン、スーパースカラ)
  - Verilog/SystemVerilog
  - RTL/C協調シミュレーション
  - LSI設計 (論理合成、配置配線、各工程ごとのシミュレーション)
  - LSIのテスト
  - 電子回路設計 (SPICEシミュレーション、スタンダードセルの物理レイアウト設計)
  - MIPS64, Alpha 21264アセンブラ

研究成果で見ると、あまり冴えない博士課程であった。
これは、偏に、LSI実装に拘り、アイデアを短期間で実証する、という、過度に実装に重きを置いたためであると考えている。
Verilog/SystemVerilog、配置配線ツール、回路シミュレータ、トランジスタのレイアウト設計を相手に、根気強く取り組む経験ができた。

試作したLSIをLSIテスターでテストしたり、テスト用のボードを自作したり、ロジックアナライザを利用する経験もできた。

## 職務履歴

某中堅SIer 組込み事業部 (2014/4 - )
