# Οργάνωση Υπολογιστών – ΗΡΥ302

Αυτό το repository περιέχει τις υλοποιήσεις των τριών βασικών αρχιτεκτονικών επεξεργαστή σε VHDL, 
στο πλαίσιο του μαθήματος **ΗΡΥ302 – Οργάνωση Υπολογιστών** της Σχολής ΗΜΜΥ, Πολυτεχνείο Κρήτης.

## Περιγραφή Ασκήσεων

### Άσκηση 1 – Single-Cycle Processor
Υλοποίηση ενός απλού επεξεργαστή βασισμένου στο CHARIS ISA σε αρχιτεκτονική ενός κύκλου.  
Περιλαμβάνονται:
- Μονάδα ALU
- Register File
- Control Unit
- Datapath με τις βασικές βαθμίδες IF, ID, EX, MEM, WB
- Προσομοίωση εντολών (add, sub, lw, sw, beq, κ.λπ.)

### Άσκηση 2 – Multi-Cycle Processor
Επέκταση της αρχιτεκτονικής σε επεξεργαστή πολλαπλών κύκλων, με στόχο τη μείωση του κόστους ανά κύκλο.  
Περιλαμβάνονται:
- FSM-based control unit
- Pipeline καταχωρητές μεταξύ βαθμίδων
- Ανάλυση κύκλων ανά εντολή
- Υλοποίηση memory access και branching με πολλαπλά στάδια

### Άσκηση 3 – Pipeline Processor
Pipeline εκδοχή του επεξεργαστή για παράλληλη εκτέλεση εντολών.  
Περιλαμβάνονται:
- Πλήρες datapath με pipeline registers ανά βαθμίδα
- Forwarding logic
- Hazard detection unit (data hazards)
- Βελτιστοποίηση ροής και απόδοσης



Κάθε φάκελος περιέχει:
- VHDL πηγαίο κώδικα (`source/`)
- PDF αναφορά με σχεδιαστικά διαγράμματα και περιγραφή

## Τεχνολογίες
- VHDL
- Xilinx ISE / Vivado
- FSM σχεδίαση
- CHARIS ISA (custom MIPS-like)
- Testbenches & Simulation
  


