Fitter report for top
Sun Aug 10 09:52:33 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun Aug 10 09:52:33 2014      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; top                                        ;
; Top-level Entity Name           ; top                                        ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 8,529 / 9,430 ( 90 % )                     ;
; Total registers                 ; 5699                                       ;
; Total pins                      ; 42 / 224 ( 19 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 655,360 / 1,802,240 ( 36 % )               ;
; Total DSP Blocks                ; 0 / 25 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 1 / 4 ( 25 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; ledg[0]  ; Missing drive strength and slew rate ;
; ledg[1]  ; Missing drive strength and slew rate ;
; ledg[2]  ; Missing drive strength and slew rate ;
; ledg[3]  ; Missing drive strength and slew rate ;
; ledg[4]  ; Missing drive strength and slew rate ;
; ledg[5]  ; Missing drive strength and slew rate ;
; ledg[6]  ; Missing drive strength and slew rate ;
; ledg[7]  ; Missing drive strength and slew rate ;
; io[0]    ; Missing slew rate                    ;
; io[1]    ; Missing slew rate                    ;
; io[2]    ; Missing slew rate                    ;
; io[3]    ; Missing slew rate                    ;
; io[4]    ; Missing slew rate                    ;
; io[5]    ; Missing slew rate                    ;
; io[6]    ; Missing slew rate                    ;
; io[7]    ; Missing slew rate                    ;
; io[8]    ; Missing slew rate                    ;
; io[9]    ; Missing slew rate                    ;
; io[10]   ; Missing slew rate                    ;
; io[11]   ; Missing slew rate                    ;
; io[12]   ; Missing slew rate                    ;
; io[13]   ; Missing slew rate                    ;
; io[14]   ; Missing slew rate                    ;
; io[15]   ; Missing slew rate                    ;
; io[16]   ; Missing slew rate                    ;
; io[17]   ; Missing slew rate                    ;
; io[18]   ; Missing slew rate                    ;
; io[19]   ; Missing slew rate                    ;
; io[20]   ; Missing slew rate                    ;
; io[21]   ; Missing slew rate                    ;
; io[22]   ; Missing slew rate                    ;
; io[23]   ; Missing slew rate                    ;
; io[24]   ; Missing slew rate                    ;
; io[25]   ; Missing slew rate                    ;
; io[26]   ; Missing slew rate                    ;
; io[27]   ; Missing slew rate                    ;
; io[28]   ; Missing slew rate                    ;
; io[29]   ; Missing slew rate                    ;
; io[30]   ; Missing slew rate                    ;
; io[31]   ; Missing slew rate                    ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+
; Node                                                  ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+
; altpll:pll|altpll_0cp:auto_generated|clk[0]~CLKENA0   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                 ;                  ;                       ;
; tim:clkgen|divide[12]~CLKENA0                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                 ;                  ;                       ;
; dig:core|bus_sel[1]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|bus_sel[1]~DUPLICATE                                   ;                  ;                       ;
; dig:core|bus_sel[7]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|bus_sel[7]~DUPLICATE                                   ;                  ;                       ;
; dig:core|cnt[0]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[0]~DUPLICATE                                       ;                  ;                       ;
; dig:core|cnt[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[3]~DUPLICATE                                       ;                  ;                       ;
; dig:core|cnt[10]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[10]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cnt[11]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[11]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cnt[15]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[15]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cnt[18]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[18]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cnt[21]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[21]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cnt[24]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[24]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cnt[28]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cnt[28]~DUPLICATE                                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[10]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[14]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|frq[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[27]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[18]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[24]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[24]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|frq[25]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|phs[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|phs[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|phs[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|phs[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[2]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[2]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[3]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[4]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[4]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[7]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[9]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[14]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[14]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[17]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[17]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[18]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[18]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[23]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[23]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[24]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[24]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[25]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[25]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[26]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[26]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|d[31]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|d[31]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|ix[17]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|ix[17]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|ix[27]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|ix[27]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|ix[28]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|ix[28]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|ix[30]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|ix[30]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|ix[31]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|ix[31]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|m[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|m[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[0].cog_|z                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[0].cog_|z~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[14]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[17]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|frq[18]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|phs[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|phs[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[27]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[29]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[29]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[18]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[20]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[21]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[26]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[29]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|frq[29]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|phase[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|phase[0]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vid[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[1]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[5]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[5]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[7]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[8]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[8]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[9]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[10]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[10]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[14]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[14]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[19]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[19]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[21]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[21]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[23]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[23]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[24]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[24]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[25]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[25]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|d[31]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|d[31]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[3]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[5]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[5]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[7]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[7]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[15]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[15]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[27]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[27]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|ix[28]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|ix[28]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[1].cog_|m[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[1].cog_|m[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[26]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|frq[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|frq[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|frq[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|frq[17]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[10]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[19]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[22]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[22]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[25]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[29]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[29]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[31]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|frq[31]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|phs[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|phs[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[2]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[2]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[3]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[4]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[4]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[6]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[6]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[7]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[8]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[8]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[9]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[13]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[13]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[14]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[14]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[17]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[17]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[18]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[18]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[20]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[20]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[22]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[22]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[23]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[23]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[25]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[25]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[28]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[28]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[30]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[30]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|d[31]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|d[31]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|dira[0]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|dira[0]~DUPLICATE                   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|dira[4]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|dira[4]~DUPLICATE                   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|dira[9]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|dira[9]~DUPLICATE                   ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|ix[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|ix[1]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|ix[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|ix[3]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|ix[13]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|ix[13]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|ix[22]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|ix[22]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|ix[30]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|ix[30]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[2].cog_|z                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[2].cog_|z~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|phs[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|phs[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[10]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[10]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[14]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[17]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|frq[20]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|phs[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|phase[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|phase[1]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|phase[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|phase[2]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[3]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[4]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[4]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[7]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[9]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[10]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[10]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[11]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[11]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[13]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[13]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[14]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[14]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[15]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[15]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[16]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[16]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[19]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[19]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[20]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[20]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[22]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[22]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[25]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[25]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[26]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[26]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|d[28]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|d[28]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|dira[9]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|dira[9]~DUPLICATE                   ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|dira[10]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|dira[10]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|dira[19]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|dira[19]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|dira[27]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|dira[27]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[6]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[6]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[7]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[7]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[8]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[8]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[9]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[9]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[28]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[28]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|ix[30]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|ix[30]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[3].cog_|z                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[3].cog_|z~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|frq[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|phs[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|phs[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[26]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[10]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[12]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[14]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[16]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[22]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[22]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[26]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[31]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|frq[31]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|phs[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|phs[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vid[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[1]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[3]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[5]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[5]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[9]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[10]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[10]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[12]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[12]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[17]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[17]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[22]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[22]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|d[30]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|d[30]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|ix[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|ix[1]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|ix[5]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|ix[5]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|ix[29]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|ix[29]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|ix[30]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|ix[30]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|ix[31]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|ix[31]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[4].cog_|m[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[4].cog_|m[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[18]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|frq[25]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|phs[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|phs[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[18]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[20]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[24]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[24]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[25]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|frq[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|phs[15]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|phase[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|phase[0]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|vid[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[1]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[6]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[6]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[7]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[13]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[13]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[19]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[19]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[22]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[22]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[23]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[23]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[24]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[24]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[26]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[26]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[28]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[28]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[29]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[29]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[30]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[30]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|d[31]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|d[31]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|dira[13]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|dira[13]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|dira[14]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|dira[14]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|dira[22]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|dira[22]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[1]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[7]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[7]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[11]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[11]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[22]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[22]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[23]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[23]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[25]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[25]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[27]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[27]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[28]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[28]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[5].cog_|ix[29]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[5].cog_|ix[29]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[10]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[19]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|frq[20]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|phs[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|phs[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[27]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[31]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|frq[31]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|phs[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|phs[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|phs[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|phs[14]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|phs[15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|phs[15]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|phase[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|phase[0]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vid[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[1]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[3]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[4]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[4]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[5]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[5]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[6]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[6]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[7]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[9]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[12]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[12]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[13]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[13]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[15]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[15]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[16]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[16]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[18]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[18]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[21]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[21]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|d[25]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|d[25]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|dira[23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|dira[23]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[4]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[4]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[5]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[5]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[8]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[8]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[23]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[23]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[26]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[27]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[27]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[28]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[28]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[6].cog_|ix[31]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[6].cog_|ix[31]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|c                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|c~DUPLICATE                         ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[11]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[8]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[20]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[23]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|frq[23]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|phs[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|phs[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[28]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[30]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[2]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[4]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[5]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[6]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[7]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|frq[21]~DUPLICATE  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|phs[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|phs[3]~DUPLICATE   ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|phase[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|phase[1]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|phase[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|phase[3]~DUPLICATE ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[0]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[1]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[3]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[8]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[8]~DUPLICATE                      ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[12]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[12]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[13]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[13]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[15]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[15]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[16]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[16]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[18]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[18]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[20]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[20]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[21]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[21]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[24]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[24]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[26]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[26]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[28]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[28]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|d[30]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|d[30]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|dira[17]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|dira[17]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|dira[18]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|dira[18]~DUPLICATE                  ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|ix[9]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|ix[9]~DUPLICATE                     ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|ix[23]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|ix[23]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|ix[27]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|ix[27]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|ix[28]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|ix[28]~DUPLICATE                    ;                  ;                       ;
; dig:core|cog:coggen[7].cog_|ix[30]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|cog:coggen[7].cog_|ix[30]~DUPLICATE                    ;                  ;                       ;
; dig:core|hub:hub_|bus_q[3]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|bus_q[3]~DUPLICATE                            ;                  ;                       ;
; dig:core|hub:hub_|bus_q[16]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|bus_q[16]~DUPLICATE                           ;                  ;                       ;
; dig:core|hub:hub_|bus_q[18]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|bus_q[18]~DUPLICATE                           ;                  ;                       ;
; dig:core|hub:hub_|bus_q[28]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|bus_q[28]~DUPLICATE                           ;                  ;                       ;
; dig:core|hub:hub_|cog_e[0]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|cog_e[0]~DUPLICATE                            ;                  ;                       ;
; dig:core|hub:hub_|cog_e[1]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|cog_e[1]~DUPLICATE                            ;                  ;                       ;
; dig:core|hub:hub_|cog_e[6]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|cog_e[6]~DUPLICATE                            ;                  ;                       ;
; dig:core|hub:hub_|dc[21]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|dc[21]~DUPLICATE                              ;                  ;                       ;
; dig:core|hub:hub_|dc[22]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|dc[22]~DUPLICATE                              ;                  ;                       ;
; dig:core|hub:hub_|ed                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|ed~DUPLICATE                                  ;                  ;                       ;
; dig:core|hub:hub_|lock_e[6]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dig:core|hub:hub_|lock_e[6]~DUPLICATE                           ;                  ;                       ;
+-------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16444 ) ; 0.00 % ( 0 / 16444 )       ; 0.00 % ( 0 / 16444 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16444 ) ; 0.00 % ( 0 / 16444 )       ; 0.00 % ( 0 / 16444 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16437 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 7 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/MyCode/GitHub/P8X32A_Emulation/P8X32A_BeMicroCV_patch/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,529 / 9,430         ; 90 %  ;
; ALMs needed [=A-B+C]                                        ; 8,529                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8,905 / 9,430         ; 94 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,076                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,286                 ;       ;
;         [c] ALMs used for registers                         ; 1,543                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 504 / 9,430           ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 128 / 9,430           ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 128                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 943 / 943             ; 100 % ;
;     -- Logic LABs                                           ; 943                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 10,719                ;       ;
;     -- 7 input functions                                    ; 352                   ;       ;
;     -- 6 input functions                                    ; 4,059                 ;       ;
;     -- 5 input functions                                    ; 2,051                 ;       ;
;     -- 4 input functions                                    ; 1,322                 ;       ;
;     -- <=3 input functions                                  ; 2,935                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,322                 ;       ;
; Dedicated logic registers                                   ; 5,699                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,237 / 18,860        ; 28 %  ;
;         -- Secondary logic registers                        ; 462 / 18,860          ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,259                 ;       ;
;         -- Routing optimization registers                   ; 440                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 42 / 224              ; 19 %  ;
;     -- Clock pins                                           ; 2 / 9                 ; 22 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 3                     ;       ;
; M10K blocks                                                 ; 80 / 176              ; 45 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 655,360 / 1,802,240   ; 36 %  ;
; Total block memory implementation bits                      ; 819,200 / 1,802,240   ; 45 %  ;
; Total DSP Blocks                                            ; 0 / 25                ; 0 %   ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 32.8% / 31.8% / 35.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 60.6% / 60.8% / 65.3% ;       ;
; Maximum fan-out                                             ; 4282                  ;       ;
; Highest non-global fan-out                                  ; 576                   ;       ;
; Total fan-out                                               ; 77517                 ;       ;
; Average fan-out                                             ; 4.09                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8529 / 9430 ( 90 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 8529                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8905 / 9430 ( 94 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 1076                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 6286                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1543                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 504 / 9430 ( 5 % )    ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 128 / 9430 ( 1 % )    ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 128                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 943 / 943 ( 100 % )   ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 943                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 10719                 ; 0                              ;
;     -- 7 input functions                                    ; 352                   ; 0                              ;
;     -- 6 input functions                                    ; 4059                  ; 0                              ;
;     -- 5 input functions                                    ; 2051                  ; 0                              ;
;     -- 4 input functions                                    ; 1322                  ; 0                              ;
;     -- <=3 input functions                                  ; 2935                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2322                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 5237 / 18860 ( 28 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 462 / 18860 ( 2 % )   ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 5259                  ; 0                              ;
;         -- Routing optimization registers                   ; 440                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 41                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 655360                ; 0                              ;
; Total block memory implementation bits                      ; 819200                ; 0                              ;
; M10K block                                                  ; 80 / 176 ( 45 % )     ; 0 / 176 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 51                    ; 0                              ;
;     -- Registered Input Connections                         ; 18                    ; 0                              ;
;     -- Output Connections                                   ; 32                    ; 19                             ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 78548                 ; 51                             ;
;     -- Registered Connections                               ; 27912                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 64                    ; 19                             ;
;     -- hard_block:auto_generated_inst                       ; 19                    ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 2                     ; 1                              ;
;     -- Output Ports                                         ; 8                     ; 1                              ;
;     -- Bidir Ports                                          ; 32                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clock_50 ; H13   ; 7A       ; 38           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
; inp_resn ; M16   ; 5B       ; 54           ; 18           ; 60           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ledg[0] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[1] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[2] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[3] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[4] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[5] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[6] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledg[7] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------+
; io[0]  ; T22   ; 5A       ; 54           ; 15           ; 37           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[0] (inverted)  ;
; io[10] ; M22   ; 5B       ; 54           ; 19           ; 37           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[10] (inverted) ;
; io[11] ; L22   ; 5B       ; 54           ; 19           ; 54           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[11] (inverted) ;
; io[12] ; M20   ; 5B       ; 54           ; 20           ; 37           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[12] (inverted) ;
; io[13] ; M21   ; 5B       ; 54           ; 20           ; 54           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[13] (inverted) ;
; io[14] ; K21   ; 5B       ; 54           ; 21           ; 37           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[14] (inverted) ;
; io[15] ; K22   ; 5B       ; 54           ; 21           ; 54           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[15] (inverted) ;
; io[16] ; T19   ; 5A       ; 54           ; 14           ; 77           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[16] (inverted) ;
; io[17] ; T20   ; 5A       ; 54           ; 14           ; 94           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[17] (inverted) ;
; io[18] ; T18   ; 5A       ; 54           ; 14           ; 43           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[18] (inverted) ;
; io[19] ; T17   ; 5A       ; 54           ; 14           ; 60           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[19] (inverted) ;
; io[1]  ; T15   ; 5A       ; 54           ; 15           ; 3            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[1] (inverted)  ;
; io[20] ; L19   ; 5B       ; 54           ; 21           ; 3            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[20] (inverted) ;
; io[21] ; L18   ; 5B       ; 54           ; 21           ; 20           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[21] (inverted) ;
; io[22] ; K17   ; 5B       ; 54           ; 20           ; 3            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[22] (inverted) ;
; io[23] ; L17   ; 5B       ; 54           ; 20           ; 20           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[23] (inverted) ;
; io[24] ; N19   ; 5B       ; 54           ; 19           ; 3            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[24] (inverted) ;
; io[25] ; M18   ; 5B       ; 54           ; 19           ; 20           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[25] (inverted) ;
; io[26] ; N16   ; 5B       ; 54           ; 18           ; 43           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[26] (inverted) ;
; io[27] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[27] (inverted) ;
; io[28] ; R9    ; 3B       ; 23           ; 0            ; 40           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[28] (inverted) ;
; io[29] ; U12   ; 3B       ; 24           ; 0            ; 0            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[29] (inverted) ;
; io[2]  ; R22   ; 5A       ; 54           ; 15           ; 54           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[2] (inverted)  ;
; io[30] ; T10   ; 3B       ; 23           ; 0            ; 57           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[30] (inverted) ;
; io[31] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[31] (inverted) ;
; io[3]  ; R15   ; 5A       ; 54           ; 15           ; 20           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[3] (inverted)  ;
; io[4]  ; R21   ; 5A       ; 54           ; 16           ; 37           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[4] (inverted)  ;
; io[5]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[5] (inverted)  ;
; io[6]  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[6] (inverted)  ;
; io[7]  ; R17   ; 5A       ; 54           ; 16           ; 20           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[7] (inverted)  ;
; io[8]  ; N20   ; 5B       ; 54           ; 18           ; 77           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[8] (inverted)  ;
; io[9]  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; dig:core|pin_dir[9] (inverted)  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 8 / 16 ( 50 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 0 / 16 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 48 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 12 / 16 ( 75 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 1 / 48 ( 2 % )    ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; ledg[4]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; ledg[6]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clock_50                        ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; io[22]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; io[14]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; io[15]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; io[23]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; io[21]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; io[20]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; io[11]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; inp_resn                        ; input  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; io[25]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; io[12]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; io[13]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; io[10]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; ledg[7]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; ledg[1]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; io[26]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; io[24]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; io[8]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; io[9]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; io[6]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; io[28]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; io[3]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; io[5]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; io[7]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; io[4]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; io[2]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; io[31]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; io[30]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; io[1]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; io[19]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; io[18]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; io[16]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; io[17]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; io[0]                           ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; ledg[0]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; ledg[2]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; io[27]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; io[29]                          ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; ledg[3]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; ledg[5]                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                             ;
+---------------------------------------------------------------------------------+-----------------------------+
;                                                                                 ;                             ;
+---------------------------------------------------------------------------------+-----------------------------+
; altpll:pll|altpll_0cp:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                 ; Integer PLL                 ;
;     -- PLL Location                                                             ; FRACTIONALPLL_X54_Y38_N0    ;
;     -- PLL Feedback clock type                                                  ; Global Clock                ;
;     -- PLL Bandwidth                                                            ; Auto (Low)                  ;
;         -- PLL Bandwidth Range                                                  ; 1200000 to 600000 Hz        ;
;     -- Reference Clock Frequency                                                ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                               ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                        ; 320.0 MHz                   ;
;     -- PLL Operation Mode                                                       ; Normal                      ;
;     -- PLL Freq Min Lock                                                        ; 46.875000 MHz               ;
;     -- PLL Freq Max Lock                                                        ; 101.562500 MHz              ;
;     -- PLL Enable                                                               ; On                          ;
;     -- PLL Fractional Division                                                  ; N/A                         ;
;     -- M Counter                                                                ; 32                          ;
;     -- N Counter                                                                ; 5                           ;
;     -- PLL Refclk Select                                                        ;                             ;
;             -- PLL Refclk Select Location                                       ; PLLREFCLKSELECT_X54_Y44_N0  ;
;             -- PLL Reference Clock Input 0 source                               ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                               ; ref_clk1                    ;
;             -- ADJPLLIN source                                                  ; N/A                         ;
;             -- CORECLKIN source                                                 ; N/A                         ;
;             -- IQTXRXCLKIN source                                               ; N/A                         ;
;             -- PLLIQCLKIN source                                                ; N/A                         ;
;             -- RXIQCLKIN source                                                 ; N/A                         ;
;             -- CLKIN(0) source                                                  ; clock_50~input              ;
;             -- CLKIN(1) source                                                  ; N/A                         ;
;             -- CLKIN(2) source                                                  ; N/A                         ;
;             -- CLKIN(3) source                                                  ; N/A                         ;
;     -- PLL Output Counter                                                       ;                             ;
;         -- altpll:pll|altpll_0cp:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                           ; 160.0 MHz                   ;
;             -- Output Clock Location                                            ; PLLOUTPUTCOUNTER_X54_Y39_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                           ; Off                         ;
;             -- Duty Cycle                                                       ; 50.0000                     ;
;             -- Phase Shift                                                      ; 0.000000 degrees            ;
;             -- C Counter                                                        ; 2                           ;
;             -- C Counter PH Mux PRST                                            ; 0                           ;
;             -- C Counter PRST                                                   ; 1                           ;
;                                                                                 ;                             ;
+---------------------------------------------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                     ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+--------------+
; |top                                            ; 8528.5 (910.3)       ; 8904.5 (909.3)                   ; 504.0 (0.0)                                       ; 128.0 (1.0)                      ; 0.0 (0.0)            ; 10719 (1146)        ; 5699 (1)                  ; 0 (0)         ; 655360            ; 80    ; 0          ; 42   ; 0            ; |top                                                                                                    ; work         ;
;    |altpll:pll|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altpll:pll                                                                                         ; work         ;
;       |altpll_0cp:auto_generated|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altpll:pll|altpll_0cp:auto_generated                                                               ; work         ;
;    |dig:core|                                   ; 7574.5 (1466.7)      ; 7983.0 (1481.3)                  ; 535.5 (64.6)                                      ; 127.0 (49.9)                     ; 0.0 (0.0)            ; 9553 (2104)         ; 5680 (52)                 ; 0 (0)         ; 655360            ; 80    ; 0          ; 0    ; 0            ; |top|dig:core                                                                                           ; work         ;
;       |cog:coggen[0].cog_|                      ; 746.0 (212.2)        ; 800.2 (234.3)                    ; 60.9 (26.8)                                       ; 6.7 (4.7)                        ; 0.0 (0.0)            ; 912 (239)           ; 683 (262)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 209.4 (209.4)        ; 232.0 (232.0)                    ; 22.8 (22.8)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 351 (351)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 97.7 (97.7)          ; 105.5 (105.5)                    ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (106)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 106.4 (106.4)        ; 105.8 (105.8)                    ; 0.8 (0.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 102 (102)           ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 119.4 (119.4)        ; 121.1 (121.1)                    ; 2.1 (2.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 112 (112)           ; 152 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[1].cog_|                      ; 748.9 (217.1)        ; 795.2 (240.8)                    ; 58.5 (32.8)                                       ; 12.2 (9.1)                       ; 0.0 (0.0)            ; 907 (234)           ; 684 (261)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 208.0 (208.0)        ; 223.1 (223.1)                    ; 16.3 (16.3)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 350 (350)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 98.0 (98.0)          ; 100.7 (100.7)                    ; 3.3 (3.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 106 (106)           ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 105.8 (105.8)        ; 106.3 (106.3)                    ; 1.5 (1.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 103 (103)           ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 118.9 (118.9)        ; 122.8 (122.8)                    ; 4.1 (4.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 112 (112)           ; 154 (154)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[2].cog_|                      ; 748.6 (220.6)        ; 804.7 (244.3)                    ; 64.1 (30.8)                                       ; 8.1 (7.0)                        ; 0.0 (0.0)            ; 908 (238)           ; 690 (269)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 205.9 (205.9)        ; 225.3 (225.3)                    ; 19.5 (19.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 351 (351)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 98.8 (98.8)          ; 106.5 (106.5)                    ; 8.2 (8.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 106 (106)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 104.4 (104.4)        ; 107.5 (107.5)                    ; 3.2 (3.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 101 (101)           ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 117.9 (117.9)        ; 119.5 (119.5)                    ; 2.0 (2.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 110 (110)           ; 153 (153)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[3].cog_|                      ; 745.5 (218.3)        ; 797.6 (240.2)                    ; 61.7 (28.9)                                       ; 9.7 (7.0)                        ; 0.0 (0.0)            ; 907 (239)           ; 693 (268)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 207.7 (207.7)        ; 229.6 (229.6)                    ; 23.1 (23.1)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 351 (351)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 98.4 (98.4)          ; 104.2 (104.2)                    ; 6.5 (6.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 105 (105)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 103.0 (103.0)        ; 104.8 (104.8)                    ; 2.2 (2.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 101 (101)           ; 139 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 117.1 (117.1)        ; 117.6 (117.6)                    ; 0.9 (0.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 109 (109)           ; 155 (155)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[4].cog_|                      ; 741.4 (214.5)        ; 782.7 (230.2)                    ; 48.6 (21.7)                                       ; 7.2 (6.0)                        ; 0.0 (0.0)            ; 905 (238)           ; 677 (257)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 206.6 (206.6)        ; 221.5 (221.5)                    ; 15.2 (15.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 351 (351)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 99.2 (99.2)          ; 104.5 (104.5)                    ; 5.8 (5.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 105 (105)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 103.0 (103.0)        ; 104.2 (104.2)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 117.1 (117.1)        ; 121.1 (121.1)                    ; 4.4 (4.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 108 (108)           ; 153 (153)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[5].cog_|                      ; 747.2 (220.1)        ; 786.1 (236.1)                    ; 48.8 (23.8)                                       ; 9.8 (7.7)                        ; 0.0 (0.0)            ; 906 (240)           ; 689 (266)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 209.4 (209.4)        ; 218.6 (218.6)                    ; 10.5 (10.5)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 350 (350)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 97.7 (97.7)          ; 103.3 (103.3)                    ; 6.2 (6.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 105 (105)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 102.9 (102.9)        ; 105.3 (105.3)                    ; 2.8 (2.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 101 (101)           ; 141 (141)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 116.2 (116.2)        ; 121.2 (121.2)                    ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (108)           ; 154 (154)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[6].cog_|                      ; 759.2 (226.4)        ; 815.3 (250.4)                    ; 66.8 (32.0)                                       ; 10.7 (8.1)                       ; 0.0 (0.0)            ; 929 (255)           ; 683 (263)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 208.6 (208.6)        ; 230.9 (230.9)                    ; 23.4 (23.4)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 351 (351)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 98.0 (98.0)          ; 103.2 (103.2)                    ; 5.7 (5.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 105 (105)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 104.4 (104.4)        ; 106.8 (106.8)                    ; 2.8 (2.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 103 (103)           ; 134 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 120.8 (120.8)        ; 122.6 (122.6)                    ; 2.4 (2.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 113 (113)           ; 154 (154)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[7].cog_|                      ; 750.6 (221.0)        ; 796.9 (241.5)                    ; 53.6 (25.9)                                       ; 7.2 (5.3)                        ; 0.0 (0.0)            ; 918 (247)           ; 683 (262)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 206.1 (206.1)        ; 225.1 (225.1)                    ; 19.7 (19.7)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 350 (350)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 98.4 (98.4)          ; 100.8 (100.8)                    ; 3.0 (3.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 105 (105)           ; 134 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 105.5 (105.5)        ; 106.7 (106.7)                    ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 103 (103)           ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_83q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 118.6 (118.6)        ; 121.3 (121.3)                    ; 3.2 (3.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 111 (111)           ; 154 (154)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |hub:hub_|                                ; 120.4 (99.8)         ; 122.9 (102.9)                    ; 7.9 (8.1)                                         ; 5.4 (4.9)                        ; 0.0 (0.0)            ; 157 (117)           ; 146 (144)                 ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_                                                                                  ; work         ;
;          |hub_mem:hub_mem_|                     ; 20.4 (20.4)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 40 (40)             ; 2 (2)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_                                                                 ; work         ;
;             |altsyncram:ram0_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0                                           ; work         ;
;                |altsyncram_s6q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0|altsyncram_s6q1:auto_generated            ; work         ;
;             |altsyncram:ram1_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0                                           ; work         ;
;                |altsyncram_s6q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0|altsyncram_s6q1:auto_generated            ; work         ;
;             |altsyncram:ram2_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0                                           ; work         ;
;                |altsyncram_s6q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0|altsyncram_s6q1:auto_generated            ; work         ;
;             |altsyncram:ram3_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0                                           ; work         ;
;                |altsyncram_s6q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0|altsyncram_s6q1:auto_generated            ; work         ;
;             |altsyncram:rom_high_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0                                       ; work         ;
;                |altsyncram_g4c1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0|altsyncram_g4c1:auto_generated        ; work         ;
;             |altsyncram:rom_low_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_low_rtl_0                                        ; work         ;
;                |altsyncram_22c1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_low_rtl_0|altsyncram_22c1:auto_generated         ; work         ;
;    |tim:clkgen|                                 ; 11.8 (11.8)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|tim:clkgen                                                                                         ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ledg[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledg[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[0]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[1]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[2]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[3]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[4]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[5]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[7]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[8]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[9]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[10]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[11]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[12]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[13]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[14]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[15]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[16]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[17]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[18]   ; Bidir    ; -- ; (0)  ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[19]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[20]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[21]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[22]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[23]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[24]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[25]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[26]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[27]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[28]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[29]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[30]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io[31]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; inp_resn ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; io[0]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[5].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[0]~3                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~22               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
; io[1]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[1]~19                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[1]~20                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[1]~18                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[1]~20                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[1]~19                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[1]~17                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[1]~18                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~23               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[1]~59                 ; 1                 ; 0       ;
; io[2]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[3].cog_|sx[2]~16                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[2]~22                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[2]~20                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[2]~12                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[2]~14                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[2]~13                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[2]~19                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[2]~17                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~24               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~17 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 1                 ; 0       ;
; io[3]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~17 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[3]~23                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[3]~18                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[3]~23                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[3]~22                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[3]~9                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[3]~19                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[3]~16                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[3]~12                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~25               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~25               ; 0                 ; 0       ;
; io[4]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[3].cog_|sx[4]~21                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[4]~12                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[4]~14                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[4]~24                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[4]~17                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[4]~17                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[4]~12                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[4]~9                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~26               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
; io[5]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[5]~9                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[5]~9                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[5]~16                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[5]~18                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[5]~12                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[5]~14                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[5]~10                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[5]~22                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~19               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~19               ; 1                 ; 0       ;
; io[6]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[3].cog_|sx[6]~17                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[6]~16                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[6]~9                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[6]~14                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[6]~23                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[6]~15                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[6]~9                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[6]~20                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~28               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~0  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 1                 ; 0       ;
; io[7]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~0  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[7]~12                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[7]~14                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[7]~21                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[7]~16                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[7]~21                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[7]~8                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[7]~14                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[7]~15                 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|match~4                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|match~4                  ; 0                 ; 0       ;
; io[8]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[3].cog_|sx[8]~14                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[8]~24                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[8]~12                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[8]~9                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[8]~15                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[8]~11                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[8]~20                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[8]~13                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~29               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
; io[9]                                                       ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~30               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[9]~28                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[9]~28                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[9]~30                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[9]~29                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[9]~29                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[9]~38                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[9]~39                 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[9]~42                 ; 1                 ; 0       ;
; io[10]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~20               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[10]~31                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[10]~26                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[10]~28                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[10]~27                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[10]~27                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[10]~36                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[10]~37                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[10]~40                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
; io[11]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~21 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~21               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[11]~41                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[11]~39                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[11]~41                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[11]~40                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[11]~43                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[11]~34                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[11]~35                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[11]~38                ; 1                 ; 0       ;
; io[12]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~13               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[12]~39                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[12]~37                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[12]~39                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[12]~38                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[12]~41                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[12]~32                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[12]~33                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[12]~36                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
; io[13]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~14               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[13]~33                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[13]~30                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[13]~32                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[13]~31                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[13]~31                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[13]~22                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[13]~23                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[13]~26                ; 1                 ; 0       ;
; io[14]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~15               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[14]~46                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[14]~44                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[14]~46                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[14]~45                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[14]~45                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[14]~40                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[14]~41                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[14]~44                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
; io[15]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~4  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~16               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[15]~47                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[15]~42                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[15]~48                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[15]~47                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[15]~43                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[15]~46                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[15]~48                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[15]~46                ; 1                 ; 0       ;
; io[16]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~17               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[16]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[16]~48                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[16]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[16]~49                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[16]~49                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[16]~44                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[16]~45                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[16]~48                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
; io[17]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~7                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[17]~51                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[17]~51                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[17]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[17]~46                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[17]~49                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[17]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[17]~45                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[17]~49                ; 1                 ; 0       ;
; io[18]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~8                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[18]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[18]~52                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[18]~51                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[18]~47                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[18]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[18]~51                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[18]~46                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[18]~52                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~25 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 1                 ; 0       ;
; io[19]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~25 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~9                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[19]~53                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[19]~51                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[19]~53                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[19]~52                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[19]~48                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[19]~51                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[19]~52                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[19]~47                ; 0                 ; 0       ;
; io[20]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~10               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[20]~54                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[20]~52                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[20]~54                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[20]~53                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[20]~53                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[20]~48                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[20]~49                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[20]~52                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
; io[21]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~11               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[21]~55                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[21]~53                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[21]~55                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[21]~54                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[21]~54                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[21]~49                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[21]~50                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[21]~53                ; 0                 ; 0       ;
; io[22]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~12               ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[22]~54                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[22]~56                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[22]~55                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[22]~51                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[22]~54                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[22]~55                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[22]~50                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[22]~56                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~8  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 1                 ; 0       ;
; io[23]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~8  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[23]~43                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[23]~41                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[23]~43                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[23]~42                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[23]~37                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[23]~28                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[23]~29                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[23]~32                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~34               ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~34               ; 0                 ; 0       ;
; io[24]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|match~2                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[24]~44                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[24]~42                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[24]~44                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[24]~43                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[24]~38                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[24]~29                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[24]~30                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[24]~33                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
; io[25]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|match~3                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[25]~45                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[25]~43                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[25]~45                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[25]~44                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[25]~39                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[25]~30                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[25]~31                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[25]~34                ; 0                 ; 0       ;
; io[26]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~1                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[26]~35                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[26]~32                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[26]~34                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[26]~33                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[26]~40                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[26]~31                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[26]~32                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[26]~35                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
; io[27]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~29 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~2                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[27]~37                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[27]~35                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[27]~37                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[27]~36                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[27]~35                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[27]~26                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[27]~27                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[27]~30                ; 1                 ; 0       ;
; io[28]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~3                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[28]~36                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[28]~34                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[28]~36                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[28]~35                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[28]~34                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[28]~25                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[28]~26                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[28]~29                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
; io[29]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|Equal21~4                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[29]~30                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[29]~33                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[29]~35                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[29]~34                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[29]~33                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[29]~24                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[29]~25                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[29]~28                ; 0                 ; 0       ;
; io[30]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[7].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|match~0                  ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[30]~27                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[30]~25                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[30]~27                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[30]~26                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[30]~26                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[30]~21                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[30]~22                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[30]~25                ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~12 ; 1                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 1                 ; 0       ;
; io[31]                                                      ;                   ;         ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux1~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux0~12 ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|match~1                  ; 0                 ; 0       ;
;      - dig:core|cog:coggen[2].cog_|sx[31]~38                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[3].cog_|sx[31]~36                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[4].cog_|sx[31]~38                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[5].cog_|sx[31]~37                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[0].cog_|sx[31]~36                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[1].cog_|sx[31]~27                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[6].cog_|sx[31]~28                ; 0                 ; 0       ;
;      - dig:core|cog:coggen[7].cog_|sx[31]~31                ; 0                 ; 0       ;
; inp_resn                                                    ;                   ;         ;
;      - tim:clkgen|op_1~1                                    ; 0                 ; 0       ;
;      - nres~0                                               ; 0                 ; 0       ;
;      - tim:clkgen|_~1                                       ; 0                 ; 0       ;
;      - tim:clkgen|_~2                                       ; 0                 ; 0       ;
;      - tim:clkgen|_~3                                       ; 0                 ; 0       ;
;      - tim:clkgen|_~4                                       ; 0                 ; 0       ;
;      - tim:clkgen|_~5                                       ; 0                 ; 0       ;
; clock_50                                                    ;                   ;         ;
+-------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+--------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location                    ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altpll:pll|altpll_0cp:auto_generated|clk[0]            ; PLLOUTPUTCOUNTER_X54_Y39_N1 ; 19      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; dig:core|cog:coggen[0].cog_|Equal11~0                  ; LABCELL_X25_Y35_N6          ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|always0~1                  ; LABCELL_X24_Y25_N57         ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|always3~1                  ; LABCELL_X14_Y36_N51         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|WideOr0   ; LABCELL_X25_Y31_N6          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X20_Y41_N0          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|always4~0 ; MLABCELL_X28_Y38_N12        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|WideOr0   ; MLABCELL_X18_Y30_N27        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|always2~1 ; LABCELL_X21_Y39_N12         ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|always4~0 ; LABCELL_X19_Y30_N9          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|always0~1 ; LABCELL_X19_Y38_N42         ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|Equal0~2  ; MLABCELL_X18_Y36_N12        ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|WideOr0   ; LABCELL_X21_Y32_N39         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|always5~0 ; MLABCELL_X18_Y36_N24        ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X23_Y34_N40              ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|vclk      ; LABCELL_X19_Y36_N6          ; 112     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|i[31]~3                    ; MLABCELL_X18_Y39_N12        ; 306     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|m[1]                       ; FF_X20_Y33_N32              ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|m[2]                       ; FF_X24_Y36_N29              ; 95      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|m[3]                       ; FF_X24_Y36_N23              ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|ram_ena                    ; LABCELL_X26_Y39_N3          ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setctra                    ; LABCELL_X21_Y39_N21         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setctrb                    ; LABCELL_X21_Y39_N57         ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setdira                    ; LABCELL_X21_Y39_N36         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setfrqa                    ; LABCELL_X21_Y39_N9          ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setfrqb                    ; LABCELL_X21_Y39_N0          ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setouta                    ; LABCELL_X16_Y39_N57         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setphsa                    ; LABCELL_X20_Y41_N30         ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setphsb                    ; LABCELL_X21_Y39_N42         ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setscl                     ; LABCELL_X20_Y39_N42         ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|setvid                     ; LABCELL_X20_Y41_N57         ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[0].cog_|sx[7]~10                   ; LABCELL_X25_Y35_N39         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|Equal11~0                  ; LABCELL_X35_Y34_N21         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|always0~0                  ; LABCELL_X25_Y25_N9          ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|always3~1                  ; MLABCELL_X34_Y31_N54        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|WideOr0   ; LABCELL_X47_Y31_N39         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X36_Y36_N0          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|always4~0 ; LABCELL_X43_Y33_N3          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|WideOr0   ; LABCELL_X41_Y30_N33         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|always2~1 ; MLABCELL_X37_Y36_N9         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|always4~0 ; LABCELL_X41_Y29_N9          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|always0~1 ; MLABCELL_X37_Y31_N54        ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|Equal0~2  ; LABCELL_X32_Y35_N21         ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|WideOr0   ; LABCELL_X44_Y34_N6          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|always5~0 ; LABCELL_X31_Y33_N51         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X29_Y35_N40              ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vclk      ; LABCELL_X32_Y33_N12         ; 113     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|i[31]~1                    ; LABCELL_X39_Y32_N51         ; 308     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|m[1]                       ; FF_X36_Y32_N11              ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|m[2]                       ; FF_X36_Y32_N38              ; 92      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|m[3]                       ; FF_X36_Y32_N17              ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|ram_ena                    ; MLABCELL_X34_Y30_N0         ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setctra                    ; MLABCELL_X34_Y30_N30        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setctrb                    ; MLABCELL_X34_Y30_N33        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setdira                    ; MLABCELL_X34_Y30_N12        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setfrqa                    ; MLABCELL_X34_Y34_N6         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setfrqb                    ; LABCELL_X32_Y31_N12         ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setouta                    ; MLABCELL_X34_Y30_N51        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setphsa                    ; MLABCELL_X34_Y30_N36        ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setphsb                    ; MLABCELL_X34_Y30_N57        ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setscl                     ; MLABCELL_X34_Y34_N36        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|setvid                     ; MLABCELL_X34_Y30_N39        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[1].cog_|sx[3]~9                    ; LABCELL_X35_Y34_N30         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|Equal11~0                  ; MLABCELL_X9_Y33_N12         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|always0~1                  ; LABCELL_X24_Y25_N0          ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|always3~1                  ; MLABCELL_X9_Y25_N6          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|WideOr0   ; LABCELL_X2_Y26_N0           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X2_Y26_N42          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|always4~0 ; LABCELL_X14_Y25_N6          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|WideOr0   ; MLABCELL_X18_Y27_N51        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|always2~1 ; LABCELL_X6_Y23_N39          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|always4~0 ; LABCELL_X12_Y23_N27         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|always0~1 ; LABCELL_X6_Y26_N54          ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|Equal0~2  ; LABCELL_X5_Y31_N39          ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|WideOr0   ; MLABCELL_X13_Y31_N6         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|always5~0 ; LABCELL_X5_Y31_N42          ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X4_Y31_N17               ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vclk      ; MLABCELL_X4_Y31_N57         ; 112     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|i[31]~3                    ; LABCELL_X7_Y29_N15          ; 310     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|m[1]                       ; FF_X9_Y33_N11               ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|m[2]                       ; FF_X9_Y33_N17               ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|m[3]                       ; FF_X9_Y33_N35               ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|ram_ena                    ; LABCELL_X6_Y33_N48          ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setctra                    ; LABCELL_X7_Y32_N27          ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setctrb                    ; LABCELL_X7_Y32_N15          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setdira                    ; LABCELL_X7_Y32_N33          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setfrqa                    ; LABCELL_X12_Y26_N15         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setfrqb                    ; LABCELL_X7_Y32_N9           ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setouta                    ; LABCELL_X7_Y32_N39          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setphsa                    ; MLABCELL_X4_Y26_N42         ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setphsb                    ; LABCELL_X6_Y23_N9           ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setscl                     ; LABCELL_X7_Y32_N48          ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|setvid                     ; LABCELL_X7_Y32_N3           ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[2].cog_|sx[6]~10                   ; MLABCELL_X9_Y33_N27         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|Equal11~0                  ; LABCELL_X19_Y10_N30         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|always0~1                  ; LABCELL_X24_Y25_N36         ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|always3~1                  ; LABCELL_X10_Y12_N3          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|WideOr0   ; MLABCELL_X18_Y11_N30        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X16_Y7_N48          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|always4~0 ; MLABCELL_X23_Y7_N54         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|WideOr0   ; MLABCELL_X18_Y15_N57        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|always2~1 ; MLABCELL_X18_Y11_N0         ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|always4~0 ; MLABCELL_X18_Y11_N33        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|always0~1 ; LABCELL_X12_Y11_N39         ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|Equal0~2  ; LABCELL_X6_Y13_N36          ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|WideOr0   ; LABCELL_X16_Y13_N0          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|always5~0 ; LABCELL_X5_Y13_N27          ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X6_Y15_N55               ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vclk      ; LABCELL_X7_Y13_N27          ; 114     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|i[31]~1                    ; MLABCELL_X13_Y10_N51        ; 308     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|m[1]                       ; FF_X12_Y8_N5                ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|m[2]                       ; FF_X12_Y8_N20               ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|m[3]                       ; FF_X12_Y8_N53               ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|ram_ena                    ; MLABCELL_X9_Y14_N42         ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setctra                    ; LABCELL_X12_Y14_N3          ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setctrb                    ; MLABCELL_X13_Y14_N15        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setdira                    ; LABCELL_X12_Y14_N57         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setfrqa                    ; LABCELL_X16_Y14_N51         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setfrqb                    ; LABCELL_X16_Y14_N0          ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setouta                    ; LABCELL_X12_Y14_N48         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setphsa                    ; MLABCELL_X13_Y7_N39         ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setphsb                    ; MLABCELL_X13_Y14_N45        ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setscl                     ; LABCELL_X16_Y14_N33         ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|setvid                     ; LABCELL_X16_Y14_N42         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[3].cog_|sx[2]~10                   ; LABCELL_X19_Y10_N51         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|Equal11~0                  ; LABCELL_X41_Y17_N33         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|always0~1                  ; LABCELL_X24_Y25_N48         ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|always3~1                  ; LABCELL_X39_Y14_N27         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|WideOr0   ; MLABCELL_X37_Y11_N24        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|always2~1 ; MLABCELL_X42_Y15_N54        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|always4~0 ; MLABCELL_X37_Y11_N48        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|WideOr0   ; LABCELL_X39_Y16_N39         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|always2~1 ; LABCELL_X48_Y12_N12         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|always4~0 ; LABCELL_X39_Y13_N9          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|always0~1 ; LABCELL_X41_Y14_N42         ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|Equal0~2  ; MLABCELL_X49_Y16_N45        ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|WideOr0   ; LABCELL_X41_Y13_N39         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|always5~0 ; MLABCELL_X49_Y16_N12        ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X47_Y16_N11              ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vclk      ; LABCELL_X47_Y16_N21         ; 112     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|i[31]~1                    ; LABCELL_X39_Y14_N24         ; 305     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|m[1]                       ; FF_X35_Y14_N56              ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|m[2]                       ; FF_X35_Y14_N17              ; 92      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|m[3]                       ; FF_X35_Y14_N59              ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|ram_ena                    ; LABCELL_X35_Y14_N54         ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setctra                    ; MLABCELL_X42_Y15_N36        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setctrb                    ; MLABCELL_X42_Y15_N3         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setdira                    ; MLABCELL_X42_Y15_N27        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setfrqa                    ; MLABCELL_X42_Y15_N39        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setfrqb                    ; MLABCELL_X42_Y15_N30        ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setouta                    ; MLABCELL_X42_Y15_N6         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setphsa                    ; LABCELL_X48_Y12_N3          ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setphsb                    ; LABCELL_X48_Y12_N33         ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setscl                     ; MLABCELL_X42_Y15_N57        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|setvid                     ; MLABCELL_X42_Y15_N0         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[4].cog_|sx[5]~10                   ; LABCELL_X41_Y17_N24         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|Equal11~0                  ; LABCELL_X31_Y5_N39          ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|always0~0                  ; LABCELL_X24_Y25_N18         ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|always3~1                  ; LABCELL_X31_Y7_N51          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|WideOr0   ; LABCELL_X31_Y17_N18         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X32_Y5_N30          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|always4~0 ; LABCELL_X29_Y16_N3          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|WideOr0   ; LABCELL_X24_Y11_N45         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|always2~1 ; LABCELL_X32_Y5_N0           ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|always4~0 ; MLABCELL_X42_Y21_N33        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|always0~1 ; LABCELL_X29_Y8_N54          ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|Equal0~2  ; LABCELL_X35_Y8_N45          ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|WideOr0   ; LABCELL_X35_Y8_N42          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|always5~0 ; LABCELL_X36_Y8_N18          ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X26_Y6_N34               ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|vclk      ; LABCELL_X35_Y8_N54          ; 113     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|i[31]~1                    ; MLABCELL_X28_Y7_N21         ; 305     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|m[1]                       ; FF_X29_Y5_N59               ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|m[2]                       ; FF_X29_Y5_N56               ; 94      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|m[3]                       ; FF_X29_Y5_N41               ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|ram_ena                    ; LABCELL_X35_Y5_N30          ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setctra                    ; LABCELL_X32_Y5_N9           ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setctrb                    ; MLABCELL_X28_Y8_N15         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setdira                    ; LABCELL_X35_Y5_N27          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setfrqa                    ; LABCELL_X35_Y5_N57          ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setfrqb                    ; LABCELL_X35_Y5_N39          ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setouta                    ; LABCELL_X35_Y5_N0           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setphsa                    ; LABCELL_X32_Y5_N36          ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setphsb                    ; LABCELL_X32_Y5_N18          ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setscl                     ; LABCELL_X35_Y5_N48          ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|setvid                     ; LABCELL_X35_Y5_N21          ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[5].cog_|sx[8]~10                   ; LABCELL_X29_Y5_N54          ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|Equal11~0                  ; LABCELL_X52_Y28_N42         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|always0~1                  ; LABCELL_X24_Y25_N12         ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|always3~1                  ; LABCELL_X50_Y26_N12         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|WideOr0   ; LABCELL_X44_Y21_N9          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X44_Y21_N12         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|always4~0 ; LABCELL_X44_Y21_N0          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|WideOr0   ; LABCELL_X35_Y22_N21         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|always2~1 ; MLABCELL_X42_Y24_N45        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|always4~0 ; LABCELL_X25_Y9_N54          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|always0~1 ; LABCELL_X47_Y25_N54         ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|Equal0~2  ; LABCELL_X43_Y29_N33         ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|WideOr0   ; MLABCELL_X37_Y25_N30        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|always5~0 ; LABCELL_X44_Y31_N30         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X41_Y28_N22              ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vclk      ; LABCELL_X43_Y30_N3          ; 113     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|i[31]~3                    ; LABCELL_X47_Y28_N39         ; 303     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|m[1]                       ; FF_X48_Y26_N5               ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|m[2]                       ; FF_X49_Y26_N59              ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|m[3]                       ; FF_X48_Y26_N47              ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|ram_ena                    ; LABCELL_X48_Y27_N30         ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setctra                    ; LABCELL_X41_Y27_N24         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setctrb                    ; LABCELL_X41_Y25_N42         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setdira                    ; LABCELL_X39_Y26_N48         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setfrqa                    ; LABCELL_X50_Y26_N57         ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setfrqb                    ; LABCELL_X50_Y26_N24         ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setouta                    ; LABCELL_X39_Y26_N15         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setphsa                    ; LABCELL_X50_Y26_N21         ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setphsb                    ; LABCELL_X50_Y26_N51         ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setscl                     ; LABCELL_X50_Y26_N0          ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|setvid                     ; LABCELL_X50_Y26_N27         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[6].cog_|sx[2]~8                    ; LABCELL_X53_Y28_N30         ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|Equal11~0                  ; LABCELL_X21_Y16_N54         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|always0~1                  ; LABCELL_X24_Y25_N42         ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|always3~1                  ; LABCELL_X14_Y18_N45         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|WideOr0   ; MLABCELL_X34_Y19_N3         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|always2~1 ; LABCELL_X17_Y19_N30         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|always4~0 ; LABCELL_X32_Y20_N30         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|WideOr0   ; MLABCELL_X28_Y22_N33        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|always2~1 ; MLABCELL_X28_Y19_N24        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|always4~0 ; LABCELL_X25_Y22_N45         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|always0~1 ; MLABCELL_X23_Y17_N54        ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|Equal0~2  ; MLABCELL_X18_Y22_N18        ; 54      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|WideOr0   ; LABCELL_X24_Y22_N51         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|always5~0 ; LABCELL_X17_Y22_N42         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|snc[1]    ; FF_X13_Y22_N53              ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|vclk      ; MLABCELL_X18_Y22_N21        ; 114     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|i[31]~1                    ; LABCELL_X20_Y18_N3          ; 306     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|m[1]                       ; FF_X23_Y15_N53              ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|m[2]                       ; FF_X23_Y15_N44              ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|m[3]                       ; FF_X23_Y15_N41              ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|ram_ena                    ; MLABCELL_X13_Y17_N12        ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setctra                    ; MLABCELL_X13_Y20_N9         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setctrb                    ; MLABCELL_X13_Y20_N3         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setdira                    ; MLABCELL_X13_Y20_N6         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setfrqa                    ; MLABCELL_X13_Y20_N15        ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setfrqb                    ; MLABCELL_X13_Y20_N24        ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setouta                    ; MLABCELL_X13_Y20_N36        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setphsa                    ; MLABCELL_X13_Y20_N45        ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setphsb                    ; MLABCELL_X28_Y19_N21        ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setscl                     ; MLABCELL_X13_Y20_N18        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|setvid                     ; MLABCELL_X13_Y20_N57        ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|cog:coggen[7].cog_|sx[6]~10                   ; LABCELL_X21_Y16_N48         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|ena_bus                                       ; FF_X17_Y28_N26              ; 95      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|always11~0                           ; LABCELL_X26_Y25_N42         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|always17~0                           ; LABCELL_X26_Y25_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|bus_q[13]~8                          ; LABCELL_X29_Y25_N3          ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|bus_q[13]~9                          ; LABCELL_X29_Y25_N0          ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|bus_q[29]~7                          ; LABCELL_X29_Y25_N30         ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[0]                           ; FF_X18_Y28_N50              ; 147     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[1]                           ; FF_X36_Y32_N26              ; 148     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[2]                           ; FF_X7_Y26_N5                ; 154     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[3]                           ; FF_X12_Y15_N8               ; 148     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[4]                           ; FF_X35_Y14_N26              ; 148     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[5]                           ; FF_X35_Y14_N29              ; 147     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[6]                           ; FF_X37_Y23_N14              ; 149     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|cog_ena[7]                           ; FF_X23_Y15_N17              ; 148     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always0~0           ; LABCELL_X26_Y25_N18         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always1~0           ; LABCELL_X25_Y26_N9          ; 33      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always1~1           ; LABCELL_X26_Y25_N21         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always2~0           ; LABCELL_X26_Y25_N15         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always3~1           ; LABCELL_X26_Y25_N12         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always4~0           ; LABCELL_X25_Y26_N57         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always5~0           ; LABCELL_X25_Y26_N51         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[0]                                    ; LABCELL_X31_Y27_N24         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[10]                                   ; MLABCELL_X28_Y30_N12        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[11]                                   ; LABCELL_X19_Y9_N27          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[12]                                   ; LABCELL_X35_Y29_N48         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[13]                                   ; LABCELL_X39_Y18_N30         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[14]                                   ; LABCELL_X25_Y21_N9          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[15]                                   ; LABCELL_X17_Y27_N39         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[16]                                   ; LABCELL_X31_Y24_N54         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[17]                                   ; LABCELL_X47_Y32_N36         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[18]                                   ; LABCELL_X36_Y19_N18         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[19]                                   ; LABCELL_X48_Y22_N27         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[1]                                    ; LABCELL_X36_Y13_N24         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[20]                                   ; MLABCELL_X23_Y28_N54        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[21]                                   ; LABCELL_X14_Y23_N6          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[22]                                   ; MLABCELL_X28_Y31_N27        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[23]                                   ; LABCELL_X24_Y26_N42         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[24]                                   ; MLABCELL_X9_Y22_N54         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[25]                                   ; LABCELL_X35_Y25_N0          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[26]                                   ; LABCELL_X32_Y29_N21         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[27]                                   ; LABCELL_X36_Y17_N0          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[28]                                   ; LABCELL_X25_Y16_N57         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[29]                                   ; MLABCELL_X28_Y15_N6         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[2]                                    ; LABCELL_X12_Y21_N24         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[30]                                   ; LABCELL_X21_Y14_N57         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[31]                                   ; LABCELL_X20_Y11_N27         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[3]                                    ; LABCELL_X17_Y15_N18         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[4]                                    ; MLABCELL_X34_Y25_N15        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[5]                                    ; MLABCELL_X23_Y24_N36        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[6]                                    ; LABCELL_X19_Y24_N39         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[7]                                    ; LABCELL_X25_Y15_N30         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[8]                                    ; LABCELL_X29_Y20_N36         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dig:core|pin_dir[9]                                    ; MLABCELL_X9_Y23_N57         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nres                                                   ; FF_X29_Y22_N26              ; 313     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; tim:clkgen|clk_pll                                     ; LABCELL_X26_Y21_N54         ; 576     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tim:clkgen|divide[12]                                  ; FF_X28_Y24_N37              ; 4282    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                 ;
+-----------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                          ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; altpll:pll|altpll_0cp:auto_generated|clk[0]   ; PLLOUTPUTCOUNTER_X54_Y39_N1 ; 19      ; Global Clock         ; GCLK14           ; --                        ;
; altpll:pll|altpll_0cp:auto_generated|fb_clkin ; FRACTIONALPLL_X54_Y38_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; tim:clkgen|divide[12]                         ; FF_X28_Y24_N37              ; 4282    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                          ;
+----------------------------------------------------------------+---------+
; Name                                                           ; Fan-Out ;
+----------------------------------------------------------------+---------+
; tim:clkgen|clk_pll                                             ; 576     ;
; nres                                                           ; 313     ;
; dig:core|cog:coggen[2].cog_|i[31]~3                            ; 310     ;
; dig:core|cog:coggen[3].cog_|i[31]~1                            ; 308     ;
; dig:core|cog:coggen[1].cog_|i[31]~1                            ; 308     ;
; dig:core|cog:coggen[0].cog_|i[31]~3                            ; 306     ;
; dig:core|cog:coggen[7].cog_|i[31]~1                            ; 306     ;
; dig:core|cog:coggen[4].cog_|i[31]~1                            ; 305     ;
; dig:core|cog:coggen[5].cog_|i[31]~1                            ; 305     ;
; dig:core|cog:coggen[6].cog_|i[31]~3                            ; 303     ;
; dig:core|cog:coggen[6].cog_|run                                ; 157     ;
; dig:core|cog:coggen[3].cog_|run                                ; 156     ;
; dig:core|cog:coggen[7].cog_|run                                ; 155     ;
; dig:core|cog:coggen[1].cog_|run                                ; 155     ;
; dig:core|cog:coggen[5].cog_|run                                ; 154     ;
; dig:core|hub:hub_|cog_ena[2]                                   ; 154     ;
; dig:core|cog:coggen[0].cog_|run                                ; 152     ;
; dig:core|cog:coggen[4].cog_|run                                ; 150     ;
; dig:core|cog:coggen[2].cog_|run                                ; 149     ;
; dig:core|hub:hub_|cog_ena[6]                                   ; 149     ;
; dig:core|hub:hub_|cog_ena[7]                                   ; 148     ;
; dig:core|hub:hub_|cog_ena[4]                                   ; 148     ;
; dig:core|hub:hub_|cog_ena[3]                                   ; 148     ;
; dig:core|hub:hub_|cog_ena[1]                                   ; 148     ;
; dig:core|hub:hub_|cog_ena[5]                                   ; 147     ;
; dig:core|hub:hub_|cog_ena[0]                                   ; 147     ;
; dig:core|hub:hub_|ac[2]                                        ; 115     ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|vclk              ; 114     ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vclk              ; 114     ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vclk              ; 113     ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vclk              ; 113     ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|vclk              ; 113     ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|vclk              ; 112     ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vclk              ; 112     ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vclk              ; 112     ;
; dig:core|cog:coggen[1].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[0].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[3].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[2].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[5].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[4].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[7].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[6].cog_|i[27]~4                            ; 105     ;
; dig:core|cog:coggen[2].cog_|m[2]                               ; 101     ;
; dig:core|cog:coggen[3].cog_|m[2]                               ; 99      ;
; dig:core|cog:coggen[7].cog_|m[2]                               ; 97      ;
; dig:core|cog:coggen[6].cog_|m[2]                               ; 97      ;
; dig:core|hub:hub_|ac[13]                                       ; 96      ;
; dig:core|hub:hub_|ac[12]                                       ; 96      ;
; dig:core|hub:hub_|ac[11]                                       ; 96      ;
; dig:core|hub:hub_|ac[10]                                       ; 96      ;
; dig:core|hub:hub_|ac[9]                                        ; 96      ;
; dig:core|hub:hub_|ac[8]                                        ; 96      ;
; dig:core|hub:hub_|ac[7]                                        ; 96      ;
; dig:core|hub:hub_|ac[6]                                        ; 96      ;
; dig:core|hub:hub_|ac[5]                                        ; 96      ;
; dig:core|hub:hub_|ac[4]                                        ; 96      ;
; dig:core|hub:hub_|ac[3]                                        ; 96      ;
; dig:core|cog:coggen[0].cog_|m[2]                               ; 95      ;
; dig:core|ena_bus                                               ; 95      ;
; dig:core|cog:coggen[5].cog_|m[2]                               ; 94      ;
; dig:core|cog:coggen[4].cog_|m[2]                               ; 92      ;
; dig:core|cog:coggen[1].cog_|m[2]                               ; 92      ;
; dig:core|cog:coggen[3].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[4].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[0].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[1].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[2].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[5].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[6].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[7].cog_|i[28]~0                            ; 92      ;
; dig:core|cog:coggen[7].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[6].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[4].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[3].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[2].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[1].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[0].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[5].cog_|s[1]                               ; 68      ;
; dig:core|cog:coggen[7].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[6].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[4].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[3].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[2].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[1].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[0].cog_|s[0]                               ; 68      ;
; dig:core|cog:coggen[5].cog_|s[0]                               ; 68      ;
; dig:core|hub:hub_|ac[14]                                       ; 67      ;
; dig:core|bus_sel[6]                                            ; 58      ;
; dig:core|bus_sel[0]                                            ; 58      ;
; dig:core|bus_sel[4]                                            ; 57      ;
; dig:core|bus_sel[3]                                            ; 57      ;
; dig:core|bus_sel[5]                                            ; 57      ;
; dig:core|cog:coggen[7].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[6].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[1].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[0].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[5].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[4].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[3].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[2].cog_|s[3]                               ; 56      ;
; dig:core|cog:coggen[7].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[6].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[1].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[0].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[2].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[5].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[4].cog_|s[2]                               ; 56      ;
; dig:core|cog:coggen[3].cog_|s[2]                               ; 56      ;
; dig:core|bus_sel[2]                                            ; 55      ;
; dig:core|bus_sel[1]~DUPLICATE                                  ; 54      ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|Equal0~2          ; 54      ;
; dig:core|cog:coggen[5].cog_|m[3]                               ; 51      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[31]~3           ; 49      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[30]~3           ; 49      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[18]~3           ; 49      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[25]~3           ; 49      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[0]~3            ; 49      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|r[23]~3           ; 49      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[30]~3           ; 49      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[2]~3            ; 49      ;
; dig:core|cog:coggen[6].cog_|m[3]                               ; 49      ;
; io[31]~input                                                   ; 48      ;
; io[30]~input                                                   ; 48      ;
; io[29]~input                                                   ; 48      ;
; io[28]~input                                                   ; 48      ;
; io[27]~input                                                   ; 48      ;
; io[26]~input                                                   ; 48      ;
; io[25]~input                                                   ; 48      ;
; io[24]~input                                                   ; 48      ;
; io[23]~input                                                   ; 48      ;
; io[22]~input                                                   ; 48      ;
; io[21]~input                                                   ; 48      ;
; io[20]~input                                                   ; 48      ;
; io[19]~input                                                   ; 48      ;
; io[18]~input                                                   ; 48      ;
; io[17]~input                                                   ; 48      ;
; io[16]~input                                                   ; 48      ;
; io[15]~input                                                   ; 48      ;
; io[14]~input                                                   ; 48      ;
; io[13]~input                                                   ; 48      ;
; io[12]~input                                                   ; 48      ;
; io[11]~input                                                   ; 48      ;
; io[10]~input                                                   ; 48      ;
; io[9]~input                                                    ; 48      ;
; io[8]~input                                                    ; 48      ;
; io[7]~input                                                    ; 48      ;
; io[6]~input                                                    ; 48      ;
; io[5]~input                                                    ; 48      ;
; io[4]~input                                                    ; 48      ;
; io[3]~input                                                    ; 48      ;
; io[2]~input                                                    ; 48      ;
; io[1]~input                                                    ; 48      ;
; io[0]~input                                                    ; 48      ;
; dig:core|cog:coggen[3].cog_|m[3]                               ; 48      ;
; dig:core|cog:coggen[1].cog_|m[3]                               ; 47      ;
; dig:core|cog:coggen[7].cog_|ix[26]                             ; 47      ;
; dig:core|cog:coggen[0].cog_|m[3]                               ; 46      ;
; dig:core|cog:coggen[2].cog_|m[3]                               ; 46      ;
; dig:core|cog:coggen[4].cog_|m[3]                               ; 46      ;
; dig:core|cog:coggen[3].cog_|ix[29]                             ; 46      ;
; dig:core|cog:coggen[0].cog_|ix[29]                             ; 46      ;
; dig:core|cog:coggen[1].cog_|ix[29]                             ; 46      ;
; dig:core|cog:coggen[1].cog_|ix[30]                             ; 46      ;
; dig:core|cog:coggen[2].cog_|ix[29]                             ; 46      ;
; dig:core|cog:coggen[5].cog_|ix[30]                             ; 46      ;
; dig:core|cog:coggen[6].cog_|ix[29]                             ; 46      ;
; dig:core|cog:coggen[6].cog_|ix[30]                             ; 46      ;
; dig:core|cog:coggen[7].cog_|ix[29]                             ; 46      ;
; dig:core|cog:coggen[4].cog_|ix[26]~DUPLICATE                   ; 45      ;
; dig:core|cog:coggen[2].cog_|ix[30]~DUPLICATE                   ; 45      ;
; dig:core|cog:coggen[7].cog_|m[3]                               ; 45      ;
; dig:core|cog:coggen[2].cog_|setfrqb                            ; 44      ;
; dig:core|cog:coggen[1].cog_|setfrqb                            ; 43      ;
; dig:core|cog:coggen[7].cog_|ix[30]~DUPLICATE                   ; 42      ;
; dig:core|cog:coggen[0].cog_|setfrqa                            ; 42      ;
; dig:core|cog:coggen[5].cog_|setfrqb                            ; 42      ;
; dig:core|cog:coggen[4].cog_|setfrqb                            ; 42      ;
; dig:core|cog:coggen[3].cog_|setfrqb                            ; 42      ;
; dig:core|cog:coggen[7].cog_|setfrqa                            ; 41      ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|Equal0~1          ; 41      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|Equal0~0          ; 41      ;
; dig:core|cog:coggen[0].cog_|setfrqb                            ; 40      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[7].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[6].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[1].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[0].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[5].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[4].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[3].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[0]~1            ; 40      ;
; dig:core|cog:coggen[2].cog_|s[4]                               ; 40      ;
; dig:core|cog:coggen[1].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[0].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[3].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[2].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[5].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[4].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[7].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[6].cog_|bus_s[0]~0                         ; 40      ;
; dig:core|cog:coggen[0].cog_|ix[30]                             ; 40      ;
; dig:core|cog:coggen[1].cog_|setfrqa                            ; 39      ;
; dig:core|cog:coggen[3].cog_|setfrqa                            ; 39      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|always2~1         ; 39      ;
; dig:core|cog:coggen[5].cog_|setphsb                            ; 39      ;
; dig:core|cog:coggen[7].cog_|setfrqb                            ; 38      ;
; dig:core|cog:coggen[6].cog_|setfrqb                            ; 38      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|always2~1         ; 38      ;
; dig:core|cog:coggen[3].cog_|setphsb                            ; 38      ;
; dig:core|cog:coggen[6].cog_|sx[2]~2                            ; 38      ;
; dig:core|cog:coggen[5].cog_|ix[29]                             ; 38      ;
; dig:core|cog:coggen[6].cog_|setfrqa                            ; 37      ;
; dig:core|cog:coggen[5].cog_|setfrqa                            ; 37      ;
; dig:core|cog:coggen[4].cog_|setfrqa                            ; 37      ;
; dig:core|cog:coggen[1].cog_|sx[3]~2                            ; 37      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 37      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 37      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|always4~0         ; 36      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|always2~1         ; 36      ;
; dig:core|cog:coggen[6].cog_|setphsb                            ; 36      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[3].cog_|setdira                            ; 36      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|always4~0         ; 36      ;
; dig:core|cog:coggen[7].cog_|sx[6]~2                            ; 36      ;
; dig:core|cog:coggen[3].cog_|sx[2]~2                            ; 36      ;
; dig:core|cog:coggen[1].cog_|sx[3]~1                            ; 36      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[30]           ; 36      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[30]           ; 36      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[30]           ; 36      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[30]           ; 36      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 36      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[30]           ; 36      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 36      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[30]           ; 36      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 36      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[30]~DUPLICATE ; 35      ;
; dig:core|cog:coggen[7].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[6].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[4].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[3].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[2].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[1].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[0].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[5].cog_|m[1]                               ; 35      ;
; dig:core|cog:coggen[1].cog_|setphsa                            ; 35      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|always2~1         ; 35      ;
; dig:core|cog:coggen[0].cog_|setphsb                            ; 35      ;
; dig:core|cog:coggen[5].cog_|setdira                            ; 35      ;
; dig:core|cog:coggen[2].cog_|setdira                            ; 35      ;
; dig:core|cog:coggen[6].cog_|sx[2]~1                            ; 35      ;
; dig:core|hub:hub_|ac[0]                                        ; 35      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 35      ;
; dig:core|cog:coggen[2].cog_|setfrqa                            ; 34      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|always2~1         ; 34      ;
; dig:core|cog:coggen[7].cog_|setphsb                            ; 34      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|always2~1         ; 34      ;
; dig:core|cog:coggen[7].cog_|setphsa                            ; 34      ;
; dig:core|cog:coggen[7].cog_|setdira                            ; 34      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|always2~1         ; 34      ;
; dig:core|cog:coggen[6].cog_|setphsa                            ; 34      ;
; dig:core|cog:coggen[1].cog_|setphsb                            ; 34      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|always2~1         ; 34      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|always2~1         ; 34      ;
; dig:core|cog:coggen[5].cog_|setphsa                            ; 34      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|always2~1         ; 34      ;
; dig:core|cog:coggen[4].cog_|setphsa                            ; 34      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|always2~1         ; 34      ;
; dig:core|cog:coggen[4].cog_|setphsb                            ; 34      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|always2~1         ; 34      ;
; dig:core|cog:coggen[3].cog_|setphsa                            ; 34      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|always2~1         ; 34      ;
; dig:core|cog:coggen[2].cog_|setphsb                            ; 34      ;
; dig:core|cog:coggen[7].cog_|sx[6]~1                            ; 34      ;
; dig:core|cog:coggen[3].cog_|sx[2]~1                            ; 34      ;
; dig:core|cog:coggen[0].cog_|sx[7]~2                            ; 34      ;
; dig:core|cog:coggen[5].cog_|sx[1]~2                            ; 34      ;
; dig:core|cog:coggen[2].cog_|ix[26]                             ; 34      ;
; dig:core|cog:coggen[1].cog_|ix[26]~DUPLICATE                   ; 33      ;
; dig:core|cog:coggen[4].cog_|ix[30]~DUPLICATE                   ; 33      ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always1~0                   ; 33      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[6].cog_|setdira                            ; 33      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|always2~1         ; 33      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|always2~1         ; 33      ;
; dig:core|cog:coggen[0].cog_|setphsa                            ; 33      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|always2~1         ; 33      ;
; dig:core|cog:coggen[2].cog_|setphsa                            ; 33      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|comb~0            ; 33      ;
; dig:core|cog:coggen[6].cog_|sx[2]~8                            ; 33      ;
; dig:core|cog:coggen[0].cog_|sx[7]~1                            ; 33      ;
; dig:core|cog:coggen[5].cog_|sx[1]~1                            ; 33      ;
; dig:core|hub:hub_|rd                                           ; 32      ;
; dig:core|hub:hub_|hub_mem:hub_mem_|mem[1]                      ; 32      ;
; dig:core|hub:hub_|hub_mem:hub_mem_|mem[0]                      ; 32      ;
; dig:core|cog:coggen[7].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[6].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[1].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[1].cog_|setdira                            ; 32      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[0].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[0].cog_|setdira                            ; 32      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[5].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[4].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[4].cog_|setdira                            ; 32      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[3].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|comb~5            ; 32      ;
; dig:core|cog:coggen[2].cog_|setouta                            ; 32      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|comb~4            ; 32      ;
; dig:core|cog:coggen[4].cog_|sx[5]~2                            ; 32      ;
; dig:core|cog:coggen[4].cog_|sx[5]~1                            ; 32      ;
; dig:core|cog:coggen[2].cog_|sx[6]~2                            ; 32      ;
; dig:core|cog:coggen[2].cog_|sx[6]~1                            ; 32      ;
; dig:core|hub:hub_|sc[1]                                        ; 32      ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|vid[28]           ; 32      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|vid[28]           ; 32      ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[28]           ; 32      ;
; dig:core|bus_sel[7]~DUPLICATE                                  ; 31      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE ; 31      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE ; 31      ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE ; 31      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE ; 31      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[30]~DUPLICATE ; 31      ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|always5~0         ; 31      ;
; rtl~1431                                                       ; 31      ;
; rtl~1430                                                       ; 31      ;
; rtl~1429                                                       ; 31      ;
; rtl~1428                                                       ; 31      ;
; rtl~1427                                                       ; 31      ;
; rtl~1426                                                       ; 31      ;
; rtl~1425                                                       ; 31      ;
; rtl~1424                                                       ; 31      ;
; dig:core|cog:coggen[7].cog_|sx[6]~10                           ; 31      ;
; dig:core|cog:coggen[1].cog_|sx[3]~9                            ; 31      ;
; dig:core|cog:coggen[0].cog_|sx[7]~10                           ; 31      ;
; dig:core|cog:coggen[2].cog_|sx[6]~10                           ; 31      ;
; dig:core|cog:coggen[5].cog_|sx[8]~10                           ; 31      ;
; dig:core|cog:coggen[4].cog_|sx[5]~10                           ; 31      ;
; dig:core|cog:coggen[3].cog_|sx[2]~10                           ; 31      ;
; dig:core|cog:coggen[6].cog_|sx[2]~5                            ; 31      ;
; dig:core|cog:coggen[5].cog_|ix[26]~DUPLICATE                   ; 30      ;
; dig:core|cog:coggen[4].cog_|ix[29]~DUPLICATE                   ; 30      ;
; dig:core|cog:coggen[3].cog_|ix[26]                             ; 30      ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|vid[28]~DUPLICATE ; 29      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|add_sub~4         ; 29      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|add_sub~2         ; 29      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|add_sub~1         ; 29      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[29]           ; 29      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[29]           ; 29      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[2]            ; 29      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE  ; 28      ;
; dig:core|hub:hub_|dc[5]                                        ; 28      ;
; dig:core|hub:hub_|dc[6]                                        ; 28      ;
; dig:core|cog:coggen[7].cog_|always0~1                          ; 28      ;
; dig:core|cog:coggen[6].cog_|always0~1                          ; 28      ;
; dig:core|cog:coggen[1].cog_|always0~0                          ; 28      ;
; dig:core|cog:coggen[0].cog_|always0~1                          ; 28      ;
; dig:core|cog:coggen[2].cog_|always0~1                          ; 28      ;
; dig:core|cog:coggen[5].cog_|always0~0                          ; 28      ;
; dig:core|cog:coggen[4].cog_|always0~1                          ; 28      ;
; dig:core|cog:coggen[3].cog_|always0~1                          ; 28      ;
; dig:core|hub:hub_|dc[7]                                        ; 28      ;
; dig:core|cog:coggen[0].cog_|ix[26]                             ; 28      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[1]            ; 28      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[11]           ; 28      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[2]~DUPLICATE  ; 27      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[30]~DUPLICATE ; 27      ;
; dig:core|hub:hub_|dc[4]                                        ; 27      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|comb~1            ; 27      ;
; dig:core|cog:coggen[1].cog_|sx[3]~5                            ; 27      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[29]           ; 27      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[11]           ; 27      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[28]           ; 27      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[2]            ; 27      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[11]           ; 27      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[2]            ; 27      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[11]           ; 27      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[1]~DUPLICATE  ; 26      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux6              ; 26      ;
; dig:core|cog:coggen[6].cog_|ix[26]                             ; 26      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[1]            ; 26      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[1]            ; 26      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[11]~DUPLICATE ; 25      ;
; dig:core|cnt[7]                                                ; 25      ;
; dig:core|cog:coggen[7].cog_|sx[6]~5                            ; 25      ;
; dig:core|cog:coggen[4].cog_|sx[5]~5                            ; 25      ;
; dig:core|cog:coggen[3].cog_|sx[2]~5                            ; 25      ;
; dig:core|cog:coggen[2].cog_|sx[6]~5                            ; 25      ;
; dig:core|cog:coggen[0].cog_|sx[7]~5                            ; 25      ;
; dig:core|cog:coggen[5].cog_|sx[1]~5                            ; 25      ;
; dig:core|hub:hub_|dc[1]                                        ; 25      ;
; dig:core|hub:hub_|dc[2]                                        ; 25      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[28]           ; 25      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[4]            ; 25      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[29]           ; 25      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[1]            ; 25      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 25      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[10]           ; 25      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[2]            ; 25      ;
; dig:core|cog:coggen[3].cog_|ix[30]~DUPLICATE                   ; 24      ;
; dig:core|cog:coggen[0].cog_|setctrb                            ; 24      ;
; dig:core|cog:coggen[2].cog_|setctrb                            ; 24      ;
; dig:core|cnt[5]                                                ; 24      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux6              ; 24      ;
; dig:core|bus_sel[7]                                            ; 24      ;
; dig:core|hub:hub_|sc[0]                                        ; 24      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[3]            ; 24      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[10]           ; 24      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 24      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[10]           ; 24      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[10]           ; 24      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[28]~DUPLICATE ; 23      ;
; dig:core|cog:coggen[7].cog_|setctrb                            ; 23      ;
; dig:core|cog:coggen[6].cog_|setctra                            ; 23      ;
; dig:core|cog:coggen[2].cog_|setctra                            ; 23      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux6              ; 23      ;
; dig:core|hub:hub_|dc[3]                                        ; 23      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[2]            ; 23      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[10]           ; 23      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[4]            ; 23      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE ; 22      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[30]~DUPLICATE ; 22      ;
; dig:core|cog:coggen[6].cog_|setctrb                            ; 22      ;
; dig:core|cog:coggen[1].cog_|setctrb                            ; 22      ;
; dig:core|cog:coggen[1].cog_|setctra                            ; 22      ;
; dig:core|cog:coggen[5].cog_|setctrb                            ; 22      ;
; dig:core|cog:coggen[4].cog_|setctra                            ; 22      ;
; dig:core|cog:coggen[4].cog_|setctrb                            ; 22      ;
; dig:core|cog:coggen[3].cog_|ix[30]                             ; 22      ;
; dig:core|hub:hub_|dc[0]                                        ; 22      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[4]            ; 22      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[4]            ; 22      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[10]           ; 22      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[28]           ; 22      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[2]            ; 22      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 22      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[4]            ; 22      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 22      ;
; dig:core|cog:coggen[6].cog_|ix[26]~DUPLICATE                   ; 21      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[1]~DUPLICATE  ; 21      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE  ; 21      ;
; dig:core|cog:coggen[7].cog_|setctra                            ; 21      ;
; dig:core|cog:coggen[3].cog_|setctrb                            ; 21      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux4~2            ; 21      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux6              ; 21      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux3~1            ; 21      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 21      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[0]            ; 21      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 21      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 21      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[1]            ; 21      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[4]            ; 21      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 21      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[13]           ; 21      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[13]           ; 21      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[2]            ; 21      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[2]~DUPLICATE  ; 20      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE  ; 20      ;
; dig:core|cog:coggen[7].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[6].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[1].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[0].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[5].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[4].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[3].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[2].cog_|setscl                             ; 20      ;
; dig:core|cog:coggen[3].cog_|setctra                            ; 20      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux4~2            ; 20      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux3~1            ; 20      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux3~0            ; 20      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux3~0            ; 20      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux3~1            ; 20      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux6              ; 20      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[3]            ; 20      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[11]           ; 20      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[9]            ; 20      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[4]            ; 20      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[4]            ; 20      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[11]           ; 20      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[0]            ; 20      ;
; dig:core|cog:coggen[0].cog_|ix[26]~DUPLICATE                   ; 19      ;
; dig:core|hub:hub_|bus_q[29]~7                                  ; 19      ;
; dig:core|cog:coggen[6].cog_|setvid                             ; 19      ;
; dig:core|cog:coggen[1].cog_|setvid                             ; 19      ;
; dig:core|cog:coggen[0].cog_|setctra                            ; 19      ;
; dig:core|cog:coggen[5].cog_|setvid                             ; 19      ;
; dig:core|cog:coggen[5].cog_|setctra                            ; 19      ;
; dig:core|cog:coggen[4].cog_|setvid                             ; 19      ;
; dig:core|cog:coggen[3].cog_|setvid                             ; 19      ;
; dig:core|cog:coggen[2].cog_|setvid                             ; 19      ;
; dig:core|cnt[2]                                                ; 19      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[13]           ; 19      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 19      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[0]            ; 19      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[4]            ; 19      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[0]            ; 19      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[2]            ; 19      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[3]            ; 19      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[3]            ; 19      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[4]            ; 19      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[28]           ; 19      ;
; dig:core|cnt[3]~DUPLICATE                                      ; 18      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE  ; 18      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[3]~DUPLICATE  ; 18      ;
; dig:core|cog:coggen[7].cog_|setvid                             ; 18      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[0].cog_|setvid                             ; 18      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[10]~5           ; 18      ;
; dig:core|cog:coggen[7].cog_|comb~0                             ; 18      ;
; dig:core|cog:coggen[2].cog_|comb~0                             ; 18      ;
; dig:core|cog:coggen[4].cog_|comb~0                             ; 18      ;
; dig:core|cnt[1]                                                ; 18      ;
; dig:core|cog:coggen[3].cog_|comb~0                             ; 18      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux3~0            ; 18      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux6              ; 18      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux4~0            ; 18      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[29]           ; 18      ;
; dig:core|cog:coggen[3].cog_|ix[26]~DUPLICATE                   ; 17      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[4]~DUPLICATE  ; 17      ;
; dig:core|cnt[9]                                                ; 17      ;
; dig:core|cnt[16]                                               ; 17      ;
; dig:core|cnt[14]                                               ; 17      ;
; dig:core|cnt[13]                                               ; 17      ;
; dig:core|cnt[12]                                               ; 17      ;
; dig:core|cnt[22]                                               ; 17      ;
; dig:core|cnt[20]                                               ; 17      ;
; dig:core|cnt[19]                                               ; 17      ;
; dig:core|cnt[23]                                               ; 17      ;
; dig:core|cnt[17]                                               ; 17      ;
; dig:core|cnt[25]                                               ; 17      ;
; dig:core|cnt[29]                                               ; 17      ;
; dig:core|cnt[27]                                               ; 17      ;
; dig:core|cnt[26]                                               ; 17      ;
; dig:core|cnt[31]                                               ; 17      ;
; dig:core|cnt[30]                                               ; 17      ;
; dig:core|cog:coggen[6].cog_|comb~0                             ; 17      ;
; dig:core|cog:coggen[0].cog_|comb~0                             ; 17      ;
; dig:core|cog:coggen[5].cog_|comb~0                             ; 17      ;
; dig:core|cnt[4]                                                ; 17      ;
; dig:core|cnt[6]                                                ; 17      ;
; dig:core|cnt[8]                                                ; 17      ;
; dig:core|cog:coggen[7].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[6].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[4].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[3].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[2].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[1].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[0].cog_|Equal11~0                          ; 17      ;
; dig:core|cnt[0]                                                ; 17      ;
; dig:core|cog:coggen[5].cog_|Equal11~0                          ; 17      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux4~2            ; 17      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux4~0            ; 17      ;
; dig:core|cog:coggen[5].cog_|ix[26]                             ; 17      ;
; dig:core|hub:hub_|num[0]~4                                     ; 17      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[3]            ; 17      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 17      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 17      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[13]           ; 17      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 17      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 17      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 17      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[27]           ; 17      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 17      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[11]           ; 17      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[27]           ; 17      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[28]           ; 17      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 17      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 17      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE ; 16      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE  ; 16      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[9]~DUPLICATE  ; 16      ;
; dig:core|hub:hub_|mem_d[15]~23                                 ; 16      ;
; dig:core|hub:hub_|mem_d[22]~22                                 ; 16      ;
; dig:core|hub:hub_|mem_d[23]~21                                 ; 16      ;
; dig:core|hub:hub_|mem_d[14]~20                                 ; 16      ;
; dig:core|hub:hub_|mem_d[20]~19                                 ; 16      ;
; dig:core|hub:hub_|mem_d[11]~18                                 ; 16      ;
; dig:core|hub:hub_|mem_d[31]~17                                 ; 16      ;
; dig:core|hub:hub_|mem_d[27]~16                                 ; 16      ;
; dig:core|hub:hub_|mem_d[12]~15                                 ; 16      ;
; dig:core|hub:hub_|mem_d[28]~14                                 ; 16      ;
; dig:core|hub:hub_|mem_d[13]~13                                 ; 16      ;
; dig:core|hub:hub_|mem_d[19]~12                                 ; 16      ;
; dig:core|hub:hub_|mem_d[26]~11                                 ; 16      ;
; dig:core|hub:hub_|mem_d[18]~10                                 ; 16      ;
; dig:core|hub:hub_|mem_d[21]~9                                  ; 16      ;
; dig:core|hub:hub_|mem_d[29]~8                                  ; 16      ;
; dig:core|hub:hub_|mem_d[25]~7                                  ; 16      ;
; dig:core|hub:hub_|mem_d[9]~6                                   ; 16      ;
; dig:core|hub:hub_|mem_d[30]~5                                  ; 16      ;
; dig:core|hub:hub_|mem_d[16]~4                                  ; 16      ;
; dig:core|hub:hub_|mem_d[17]~3                                  ; 16      ;
; dig:core|hub:hub_|mem_d[24]~2                                  ; 16      ;
; dig:core|hub:hub_|mem_d[8]~1                                   ; 16      ;
; dig:core|hub:hub_|mem_d[10]~0                                  ; 16      ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always4~0                   ; 16      ;
; dig:core|hub:hub_|hub_mem:hub_mem_|always5~0                   ; 16      ;
; dig:core|cog:coggen[6].cog_|cond                               ; 16      ;
; dig:core|cog:coggen[3].cog_|cond                               ; 16      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux3~1            ; 16      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux3~1            ; 16      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 16      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux4~0            ; 16      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux6              ; 16      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux4~0            ; 16      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux6              ; 16      ;
; dig:core|cog:coggen[4].cog_|ix[29]                             ; 16      ;
; dig:core|cog:coggen[4].cog_|ix[28]                             ; 16      ;
; dig:core|cog:coggen[2].cog_|ix[28]                             ; 16      ;
; dig:core|hub:hub_|cog_start~1                                  ; 16      ;
; dig:core|hub:hub_|bus_q[15]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[14]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[8]                                     ; 16      ;
; dig:core|hub:hub_|bus_q[25]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[11]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[12]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[27]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[26]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[13]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[10]                                    ; 16      ;
; dig:core|hub:hub_|bus_q[9]                                     ; 16      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 16      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[12]           ; 16      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[4]            ; 16      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[12]           ; 16      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[13]           ; 16      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 16      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[2]            ; 16      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[3]            ; 16      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[9]            ; 16      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 16      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[1]            ; 16      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[10]           ; 16      ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[30]           ; 16      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[9]            ; 16      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[1]            ; 16      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 16      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 16      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[13]           ; 16      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[30]           ; 16      ;
; dig:core|cog:coggen[3].cog_|ix[28]~DUPLICATE                   ; 15      ;
; dig:core|cog:coggen[1].cog_|ix[28]~DUPLICATE                   ; 15      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE  ; 15      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE ; 15      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE  ; 15      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE  ; 15      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE  ; 15      ;
; dig:core|cog:coggen[1].cog_|comb~0                             ; 15      ;
; dig:core|cog:coggen[5].cog_|cond                               ; 15      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux3~1            ; 15      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 15      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|Mux4~0            ; 15      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux3~1            ; 15      ;
; dig:core|cog:coggen[3].cog_|ix[27]                             ; 15      ;
; dig:core|cog:coggen[2].cog_|ix[27]                             ; 15      ;
; dig:core|cog:coggen[4].cog_|ix[27]                             ; 15      ;
; dig:core|hub:hub_|ac[1]                                        ; 15      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 15      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[3]            ; 15      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[0]            ; 15      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[2]            ; 15      ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|vid[30]           ; 15      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 15      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 15      ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vid[30]           ; 15      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[4]            ; 15      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux6~0            ; 15      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 15      ;
; dig:core|cnt[15]~DUPLICATE                                     ; 14      ;
; dig:core|cog:coggen[0].cog_|ix[27]~DUPLICATE                   ; 14      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE  ; 14      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[28]~DUPLICATE ; 14      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[4]~DUPLICATE  ; 14      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[2]~DUPLICATE  ; 14      ;
; dig:core|cnt[18]                                               ; 14      ;
; dig:core|cog:coggen[6].cog_|m[0]                               ; 14      ;
; dig:core|cog:coggen[7].cog_|cond                               ; 14      ;
; dig:core|cog:coggen[1].cog_|cond                               ; 14      ;
; dig:core|cog:coggen[0].cog_|cond                               ; 14      ;
; dig:core|cog:coggen[2].cog_|cond                               ; 14      ;
; dig:core|cog:coggen[4].cog_|cond                               ; 14      ;
; dig:core|cog:coggen[6].cog_|sx[1]~4                            ; 14      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux4~0            ; 14      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|Mux3~1            ; 14      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux3~1            ; 14      ;
; dig:core|cog:coggen[1].cog_|ix[26]                             ; 14      ;
; dig:core|cog:coggen[5].cog_|ix[28]                             ; 14      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|Add0~13           ; 14      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 14      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vid[30]           ; 14      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vid[29]           ; 14      ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|vid[30]           ; 14      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[13]           ; 14      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 14      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[1]            ; 14      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[10]           ; 14      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[12]           ; 14      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 14      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[30]           ; 14      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[12]           ; 14      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[11]           ; 14      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[12]           ; 14      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[29]           ; 14      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[13]           ; 14      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[3]            ; 14      ;
; dig:core|cog:coggen[6].cog_|ix[27]~DUPLICATE                   ; 13      ;
; dig:core|cog:coggen[2].cog_|ix[26]~DUPLICATE                   ; 13      ;
; dig:core|hub:hub_|bus_q[28]~DUPLICATE                          ; 13      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[1]~DUPLICATE  ; 13      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE  ; 13      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[13]~DUPLICATE ; 13      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[1]~DUPLICATE  ; 13      ;
; dig:core|cnt[10]                                               ; 13      ;
; dig:core|cog:coggen[7].cog_|m[0]                               ; 13      ;
; dig:core|cog:coggen[3].cog_|m[0]                               ; 13      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[31]~9           ; 13      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[30]~9           ; 13      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[18]~9           ; 13      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[25]~9           ; 13      ;
; dig:core|cog:coggen[0].cog_|i[10]~13                           ; 13      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[0]~9            ; 13      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|r[23]~9           ; 13      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[9]~23           ; 13      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[30]~9           ; 13      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[2]~9            ; 13      ;
; dig:core|cog:coggen[0].cog_|p[2]                               ; 13      ;
; dig:core|cog:coggen[1].cog_|sx[1]~4                            ; 13      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux3~1            ; 13      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux3~1            ; 13      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 13      ;
; dig:core|cog:coggen[3].cog_|i[29]~3                            ; 13      ;
; dig:core|cog:coggen[3].cog_|i[30]~2                            ; 13      ;
; dig:core|cog:coggen[4].cog_|i[29]~3                            ; 13      ;
; dig:core|cog:coggen[4].cog_|i[30]~2                            ; 13      ;
; dig:core|cog:coggen[4].cog_|ix[30]                             ; 13      ;
; dig:core|cog:coggen[0].cog_|i[29]~2                            ; 13      ;
; dig:core|cog:coggen[0].cog_|i[30]~1                            ; 13      ;
; dig:core|cog:coggen[1].cog_|i[29]~3                            ; 13      ;
; dig:core|cog:coggen[1].cog_|i[30]~2                            ; 13      ;
; dig:core|cog:coggen[2].cog_|i[29]~2                            ; 13      ;
; dig:core|cog:coggen[2].cog_|i[30]~1                            ; 13      ;
; dig:core|cog:coggen[5].cog_|i[29]~3                            ; 13      ;
; dig:core|cog:coggen[5].cog_|i[30]~2                            ; 13      ;
; dig:core|cog:coggen[6].cog_|i[29]~2                            ; 13      ;
; dig:core|cog:coggen[6].cog_|i[30]~1                            ; 13      ;
; dig:core|cog:coggen[7].cog_|i[29]~3                            ; 13      ;
; dig:core|cog:coggen[7].cog_|i[30]~2                            ; 13      ;
; dig:core|hub:hub_|num[0]~3                                     ; 13      ;
; dig:core|hub:hub_|num[0]~0                                     ; 13      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|Add0~69           ; 13      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~9            ; 13      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[12]           ; 13      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[27]           ; 13      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[12]           ; 13      ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|vid[29]           ; 13      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ctr[12]           ; 13      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|phs[31]           ; 13      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[13]           ; 13      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[28]           ; 13      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[3]            ; 13      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[1]            ; 13      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[13]           ; 13      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[28]           ; 13      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[3]            ; 13      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[4]            ; 13      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[27]           ; 13      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[10]           ; 13      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[26]           ; 13      ;
; dig:core|cnt[28]~DUPLICATE                                     ; 12      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE  ; 12      ;
; dig:core|cnt[21]                                               ; 12      ;
; dig:core|cog:coggen[2].cog_|m[0]                               ; 12      ;
; dig:core|cog:coggen[5].cog_|m[0]                               ; 12      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[2]~80           ; 12      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[31]~8           ; 12      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[30]~8           ; 12      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[18]~8           ; 12      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[25]~8           ; 12      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[0]~8            ; 12      ;
; dig:core|cog:coggen[5].cog_|i[9]~12                            ; 12      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|r[23]~8           ; 12      ;
; dig:core|cog:coggen[4].cog_|i[9]~15                            ; 12      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[30]~8           ; 12      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[9]~17           ; 12      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[2]~8            ; 12      ;
; dig:core|cog:coggen[2].cog_|i[9]~15                            ; 12      ;
; dig:core|cog:coggen[7].cog_|p[0]                               ; 12      ;
; dig:core|cog:coggen[1].cog_|p[2]                               ; 12      ;
; dig:core|cog:coggen[3].cog_|p[0]                               ; 12      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux4~1            ; 12      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 12      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|phs[32]           ; 12      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux3~1            ; 12      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 12      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux3~1            ; 12      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 12      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|Add0~57           ; 12      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Add0~1            ; 12      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|Add0~1            ; 12      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|Add0~9            ; 12      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~53           ; 12      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~49           ; 12      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~1            ; 12      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[0]            ; 12      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|phs[31]           ; 12      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ctr[0]            ; 12      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[27]           ; 12      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|vid[29]           ; 12      ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|vid[30]           ; 12      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[0]            ; 12      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 12      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 12      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 12      ;
; dig:core|cog:coggen[0].cog_|ix[28]~DUPLICATE                   ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[3]~DUPLICATE  ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[9]~DUPLICATE  ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[0]~DUPLICATE  ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[13]~DUPLICATE ; 11      ;
; dig:core|cog:coggen[7].cog_|d[31]                              ; 11      ;
; dig:core|cog:coggen[6].cog_|d[31]                              ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[9]~68           ; 11      ;
; dig:core|cog:coggen[4].cog_|d[31]                              ; 11      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[10]~17          ; 11      ;
; dig:core|cog:coggen[3].cog_|d[31]                              ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[4]~64           ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[1]~60           ; 11      ;
; dig:core|cog:coggen[6].cog_|p[0]                               ; 11      ;
; dig:core|cog:coggen[5].cog_|p[2]                               ; 11      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|Mux3~0            ; 11      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux3~0            ; 11      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|phs[32]           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|Mux3~1            ; 11      ;
; dig:core|cog:coggen[6].cog_|ix[28]                             ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[30]~187         ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[30]~187         ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[29]~183         ; 11      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|Add0~73           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|Add0~73           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|Add0~69           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|Add0~65           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|Add0~17           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|Add0~1            ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|Add0~69           ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|Add0~17           ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|Add0~13           ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|Add0~1            ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Add0~65           ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Add0~61           ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Add0~53           ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Add0~13           ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Add0~5            ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Add0~1            ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Add0~73           ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Add0~61           ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Add0~57           ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Add0~49           ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Add0~5            ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|Add0~53           ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|Add0~41           ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|Add0~13           ; 11      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|Add0~61           ; 11      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|Add0~49           ; 11      ;
; dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|Add0~1            ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~57           ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~41           ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Add0~29           ; 11      ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ctr[28]           ; 11      ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|vid[30]           ; 11      ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|phs[31]           ; 11      ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[3]            ; 11      ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|phs[31]           ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[29]           ; 11      ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ctr[28]           ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[0]            ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[29]           ; 11      ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ctr[28]           ; 11      ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ctr[3]            ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[29]           ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ctr[13]           ; 11      ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[29]           ; 11      ;
; dig:core|cnt[11]~DUPLICATE                                     ; 10      ;
; dig:core|cog:coggen[4].cog_|m[0]~DUPLICATE                     ; 10      ;
; dig:core|cog:coggen[1].cog_|m[0]~DUPLICATE                     ; 10      ;
; dig:core|cog:coggen[0].cog_|d[31]~DUPLICATE                    ; 10      ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[0]~DUPLICATE  ; 10      ;
; dig:core|hub:hub_|dc[15]                                       ; 10      ;
; dig:core|hub:hub_|dc[11]                                       ; 10      ;
; dig:core|hub:hub_|dc[12]                                       ; 10      ;
; dig:core|hub:hub_|dc[13]                                       ; 10      ;
; dig:core|hub:hub_|dc[9]                                        ; 10      ;
; dig:core|hub:hub_|dc[14]                                       ; 10      ;
; dig:core|hub:hub_|dc[8]                                        ; 10      ;
; dig:core|hub:hub_|dc[10]                                       ; 10      ;
; dig:core|cog:coggen[0].cog_|m[0]                               ; 10      ;
; dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[1]~84           ; 10      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[1]~84           ; 10      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[2]~80           ; 10      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[3]~76           ; 10      ;
; dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[28]~23          ; 10      ;
; dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[2]~80           ; 10      ;
+----------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF              ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X22_Y38_N0, M10K_X22_Y37_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X38_Y33_N0, M10K_X38_Y31_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X3_Y26_N0, M10K_X3_Y27_N0                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X11_Y11_N0, M10K_X11_Y10_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X38_Y14_N0, M10K_X46_Y14_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X30_Y8_N0, M10K_X30_Y9_N0                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X46_Y25_N0, M10K_X46_Y26_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_83q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None             ; M10K_X22_Y17_N0, M10K_X22_Y18_N0                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0|altsyncram_s6q1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None             ; M10K_X11_Y20_N0, M10K_X30_Y22_N0, M10K_X30_Y20_N0, M10K_X30_Y21_N0, M10K_X22_Y21_N0, M10K_X22_Y20_N0, M10K_X30_Y25_N0, M10K_X22_Y22_N0                                                                                                                                         ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0|altsyncram_s6q1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None             ; M10K_X38_Y25_N0, M10K_X11_Y27_N0, M10K_X22_Y30_N0, M10K_X22_Y25_N0, M10K_X22_Y26_N0, M10K_X22_Y27_N0, M10K_X38_Y26_N0, M10K_X11_Y26_N0                                                                                                                                         ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0|altsyncram_s6q1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None             ; M10K_X22_Y24_N0, M10K_X38_Y23_N0, M10K_X11_Y24_N0, M10K_X30_Y23_N0, M10K_X30_Y31_N0, M10K_X22_Y31_N0, M10K_X30_Y24_N0, M10K_X11_Y31_N0                                                                                                                                         ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0|altsyncram_s6q1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None             ; M10K_X22_Y29_N0, M10K_X11_Y25_N0, M10K_X38_Y27_N0, M10K_X11_Y29_N0, M10K_X22_Y23_N0, M10K_X11_Y28_N0, M10K_X11_Y23_N0, M10K_X30_Y27_N0                                                                                                                                         ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0|altsyncram_g4c1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0          ; hub_rom_high.hex ; M10K_X38_Y19_N0, M10K_X46_Y21_N0, M10K_X30_Y26_N0, M10K_X38_Y20_N0, M10K_X30_Y29_N0, M10K_X46_Y23_N0, M10K_X46_Y24_N0, M10K_X30_Y32_N0, M10K_X51_Y20_N0, M10K_X38_Y21_N0, M10K_X30_Y30_N0, M10K_X46_Y19_N0, M10K_X51_Y25_N0, M10K_X38_Y32_N0, M10K_X38_Y30_N0, M10K_X38_Y28_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_low_rtl_0|altsyncram_22c1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0          ; hub_rom_low.hex  ; M10K_X46_Y20_N0, M10K_X46_Y18_N0, M10K_X30_Y19_N0, M10K_X38_Y17_N0, M10K_X38_Y24_N0, M10K_X22_Y19_N0, M10K_X30_Y28_N0, M10K_X46_Y29_N0, M10K_X30_Y18_N0, M10K_X46_Y28_N0, M10K_X46_Y27_N0, M10K_X38_Y18_N0, M10K_X22_Y28_N0, M10K_X38_Y22_N0, M10K_X51_Y26_N0, M10K_X38_Y29_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 35,260 / 140,056 ( 25 % ) ;
; C12 interconnects            ; 1,797 / 6,048 ( 30 % )    ;
; C2 interconnects             ; 17,356 / 54,648 ( 32 % )  ;
; C4 interconnects             ; 9,510 / 25,920 ( 37 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,685 / 140,056 ( 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Local interconnects          ; 4,655 / 36,960 ( 13 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 2,121 / 5,984 ( 35 % )    ;
; R14/C12 interconnect drivers ; 3,527 / 9,504 ( 37 % )    ;
; R3 interconnects             ; 20,098 / 60,192 ( 33 % )  ;
; R6 interconnects             ; 32,845 / 127,072 ( 26 % ) ;
; Spine clocks                 ; 7 / 120 ( 6 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.             ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 42        ; 0            ; 42        ; 0            ; 0            ; 42        ; 42        ; 0            ; 42        ; 42        ; 32           ; 0            ; 0            ; 1            ; 0            ; 32           ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 42           ; 0         ; 42           ; 42           ; 0         ; 0         ; 42           ; 0         ; 0         ; 10           ; 42           ; 42           ; 41           ; 42           ; 10           ; 42           ; 42           ; 41           ; 42           ; 42           ; 42           ; 42           ; 42           ; 42           ; 42           ; 42           ; 42           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ledg[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ledg[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[18]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[19]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[20]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[21]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[22]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[23]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[24]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[25]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[26]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[27]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[28]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[29]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[30]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io[31]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inp_resn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                   ;
+---------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; tim:clkgen|divide[12]                                                           ; tim:clkgen|divide[12]                                     ; 728.0             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[23]      ; 618.6             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[23]      ; 469.6             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[23]      ; 430.0             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[23]      ; 411.1             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[23]      ; 408.0             ;
; tim:clkgen|divide[12]                                                           ; pll|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 373.9             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[23]      ; 328.3             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[23]      ; 300.5             ;
; tim:clkgen|divide[12]                                                           ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[23]      ; 269.9             ;
; pll|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,tim:clkgen|divide[12] ; pll|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 251.1             ;
; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ctr[23]      ; 217.3             ;
; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ctr[23]      ; 210.6             ;
; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ctr[23]      ; 200.8             ;
; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ctr[23]      ; 194.9             ;
; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ctr[23]      ; 194.9             ;
; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ctr[23]      ; 188.4             ;
; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ctr[23]      ; 184.3             ;
; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[23]                            ; dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ctr[23]      ; 179.6             ;
+---------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                        ;
+------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Register                                      ; Destination Register                                      ; Delay Added in ns ;
+------------------------------------------------------+-----------------------------------------------------------+-------------------+
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[27] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|composite[1] ; 5.991             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[26] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|baseband[1]  ; 5.971             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[28] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|discrete[6]  ; 5.590             ;
; dig:core|cog:coggen[3].cog_|d[22]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[22]   ; 5.385             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|snc[1]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cap          ; 5.384             ;
; dig:core|cog:coggen[3].cog_|s[23]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[23]   ; 5.364             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[16] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[4]       ; 5.282             ;
; dig:core|cog:coggen[3].cog_|s[16]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[16]   ; 5.265             ;
; dig:core|cog:coggen[3].cog_|s[17]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[17]   ; 5.265             ;
; dig:core|cog:coggen[3].cog_|s[25]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[25]   ; 5.257             ;
; dig:core|cog:coggen[3].cog_|d[30]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|vid[26]      ; 5.254             ;
; dig:core|cog:coggen[3].cog_|s[24]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[24]   ; 5.244             ;
; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|snc[0]       ; 5.224             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[8]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|set[8]       ; 5.215             ;
; dig:core|cog:coggen[3].cog_|s[19]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[19]   ; 5.211             ;
; dig:core|cog:coggen[3].cog_|s[13]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[13]   ; 5.167             ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|snc[0]       ; 5.141             ;
; dig:core|cog:coggen[3].cog_|s[1]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[1]    ; 5.119             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[13] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[1]       ; 5.095             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[17] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[5]       ; 5.060             ;
; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|snc[0]       ; 5.053             ;
; dig:core|cog:coggen[3].cog_|s[29]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[29]   ; 5.022             ;
; dig:core|cog:coggen[3].cog_|s[0]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[0]    ; 4.998             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[15] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[3]       ; 4.993             ;
; dig:core|cog:coggen[3].cog_|s[22]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[22]   ; 4.960             ;
; dig:core|cog:coggen[3].cog_|s[20]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[20]   ; 4.960             ;
; dig:core|cog:coggen[3].cog_|s[21]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[21]   ; 4.960             ;
; dig:core|cog:coggen[3].cog_|s[18]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[18]   ; 4.959             ;
; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|snc[0]       ; 4.938             ;
; dig:core|cog:coggen[3].cog_|s[15]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[15]   ; 4.915             ;
; dig:core|cog:coggen[3].cog_|s[12]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[12]   ; 4.915             ;
; dig:core|cog:coggen[3].cog_|s[11]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[11]   ; 4.915             ;
; dig:core|cog:coggen[3].cog_|s[10]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[10]   ; 4.915             ;
; dig:core|cog:coggen[3].cog_|s[9]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[9]    ; 4.915             ;
; dig:core|cog:coggen[3].cog_|d[17]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[17]   ; 4.880             ;
; dig:core|cog:coggen[3].cog_|d[13]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[13]   ; 4.876             ;
; dig:core|cog:coggen[3].cog_|d[8]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[8]    ; 4.870             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[14] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnts[2]      ; 4.823             ;
; dig:core|cog:coggen[3].cog_|d[31]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[31]   ; 4.811             ;
; dig:core|cog:coggen[3].cog_|s[6]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[6]    ; 4.809             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[19] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[7]       ; 4.805             ;
; dig:core|cog:coggen[3].cog_|d[25]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[25]   ; 4.799             ;
; dig:core|cog:coggen[3].cog_|d[26]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[26]   ; 4.794             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[4]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|set[4]       ; 4.779             ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|snc[0]       ; 4.772             ;
; dig:core|cog:coggen[3].cog_|d[10]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[10]   ; 4.771             ;
; dig:core|cog:coggen[3].cog_|d[11]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[11]   ; 4.751             ;
; dig:core|cog:coggen[3].cog_|s[14]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[14]   ; 4.671             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[9]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|set[9]       ; 4.666             ;
; dig:core|cog:coggen[3].cog_|s[28]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[28]   ; 4.651             ;
; dig:core|cog:coggen[3].cog_|s[8]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[8]    ; 4.651             ;
; dig:core|cog:coggen[3].cog_|d[9]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[9]    ; 4.607             ;
; dig:core|cog:coggen[3].cog_|d[23]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[23]   ; 4.602             ;
; dig:core|cog:coggen[3].cog_|s[26]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[26]   ; 4.597             ;
; dig:core|cog:coggen[3].cog_|d[15]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[15]   ; 4.574             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[7]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|set[7]       ; 4.573             ;
; dig:core|cog:coggen[3].cog_|d[18]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[18]   ; 4.559             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[1]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|set[1]       ; 4.544             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[18] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[6]       ; 4.540             ;
; dig:core|cog:coggen[3].cog_|s[5]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[5]    ; 4.533             ;
; dig:core|cog:coggen[3].cog_|s[4]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[4]    ; 4.533             ;
; dig:core|cog:coggen[3].cog_|d[29]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[29]   ; 4.480             ;
; dig:core|cog:coggen[3].cog_|d[3]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[3]    ; 4.479             ;
; dig:core|cog:coggen[3].cog_|d[2]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[2]    ; 4.477             ;
; dig:core|cog:coggen[3].cog_|d[21]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[21]   ; 4.477             ;
; dig:core|cog:coggen[3].cog_|s[2]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[2]    ; 4.477             ;
; dig:core|cog:coggen[3].cog_|d[27]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[27]   ; 4.473             ;
; dig:core|cog:coggen[3].cog_|d[4]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[4]    ; 4.473             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[12] ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[0]       ; 4.471             ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|snc[0]       ; 4.462             ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|scl[13] ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cnt[1]       ; 4.461             ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|scl[18] ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cnt[6]       ; 4.461             ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|scl[16] ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cnt[4]       ; 4.456             ;
; dig:core|cog:coggen[3].cog_|d[14]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[14]   ; 4.452             ;
; dig:core|cog:coggen[3].cog_|s[7]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[7]    ; 4.450             ;
; dig:core|cog:coggen[3].cog_|d[5]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[5]    ; 4.443             ;
; dig:core|cog:coggen[3].cog_|d[20]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[20]   ; 4.403             ;
; dig:core|cog:coggen[3].cog_|d[1]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[1]    ; 4.379             ;
; dig:core|cog:coggen[3].cog_|d[19]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[19]   ; 4.376             ;
; dig:core|cog:coggen[3].cog_|d[7]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[7]    ; 4.374             ;
; dig:core|cog:coggen[3].cog_|d[12]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[12]   ; 4.370             ;
; dig:core|cog:coggen[3].cog_|s[3]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[3]    ; 4.365             ;
; dig:core|cog:coggen[3].cog_|d[16]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[16]   ; 4.350             ;
; dig:core|cog:coggen[3].cog_|d[0]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[0]    ; 4.350             ;
; dig:core|cog:coggen[3].cog_|d[28]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[28]   ; 4.332             ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|cap     ; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|snc[0]       ; 4.274             ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[27] ; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|composite[1] ; 4.266             ;
; dig:core|cog:coggen[3].cog_|s[27]                    ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[27]   ; 4.253             ;
; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|vid[26] ; dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|baseband[1]  ; 4.247             ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|vid[27] ; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|composite[0] ; 4.246             ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|scl[14] ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|cnt[2]       ; 4.236             ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|scl[13] ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|cnt[1]       ; 4.236             ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|scl[19] ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|cnt[7]       ; 4.236             ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|scl[12] ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|cnt[0]       ; 4.236             ;
; dig:core|cog:coggen[3].cog_|d[6]                     ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|colors[6]    ; 4.236             ;
; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|vid[26] ; dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|baseband[0]  ; 4.234             ;
; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|vid[26] ; dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|baseband[0]  ; 4.201             ;
; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|scl[3]  ; dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|set[3]       ; 4.190             ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|scl[19] ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cnt[7]       ; 4.179             ;
; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|scl[17] ; dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cnt[5]       ; 4.179             ;
+------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEFA2F23C8 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance altpll:pll|altpll_0cp:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "altpll:pll|altpll_0cp:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X54_Y38_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL altpll:pll|altpll_0cp:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): altpll:pll|altpll_0cp:auto_generated|clk[0]~CLKENA0 with 19 fanout uses global clock CLKCTRL_G14
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): tim:clkgen|divide[12]~CLKENA0 with 4121 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: core|coggen[0].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[0].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[0].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[0].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[1].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[1].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[1].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[1].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[2].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[2].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[2].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[2].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[3].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[3].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[3].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[3].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[4].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[4].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[4].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[4].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[5].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[5].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[5].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[5].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[6].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[6].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[6].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[6].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: core|coggen[7].cog_|cog_ctra|Mux6~0  from: datac  to: combout
    Info (332098): Cell: core|coggen[7].cog_|cog_ctra|Mux6~1  from: datac  to: combout
    Info (332098): Cell: core|coggen[7].cog_|cog_ctra|Mux6~3  from: datac  to: combout
    Info (332098): Cell: core|coggen[7].cog_|cog_ctra|Mux6~4  from: datac  to: combout
    Info (332098): Cell: pll|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:22
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:41
Info (170193): Fitter routing operations beginning
Info (170089): 5e+03 ns of routing delay (approximately 4.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 26% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 52% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:04:55
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 42.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:28
Info (144001): Generated suppressed messages file C:/MyCode/GitHub/P8X32A_Emulation/P8X32A_BeMicroCV_patch/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1651 megabytes
    Info: Processing ended: Sun Aug 10 09:52:41 2014
    Info: Elapsed time: 00:10:51
    Info: Total CPU time (on all processors): 00:10:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/MyCode/GitHub/P8X32A_Emulation/P8X32A_BeMicroCV_patch/top.fit.smsg.


