<!DOCTYPE html PUBLIC "-//W3C//dtD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/dtD/xhtml1-transitional.dtd">
<!-- saved from url=(0041)http://www.2cto.com/kf/201304/205936.html -->
<html xmlns="http://www.w3.org/1999/xhtml"><head><meta http-equiv="Content-Type" content="text/html; charset=GBK"><link type="text/css" rel="stylesheet" href="./TI CC2541.h for IAR_files/changyan2-floatCbox.css"><link type="text/css" rel="stylesheet" href="./TI CC2541.h for IAR_files/changyan2-floatCbox-frame.css"><script type="text/javascript" charset="utf-8" src="./TI CC2541.h for IAR_files/timestat"></script><script type="text/javascript" charset="utf-8" src="./TI CC2541.h for IAR_files/changyan.js"></script>

<link rel="stylesheet" href="./TI CC2541.h for IAR_files/article.css" type="text/css">

<link href="./TI CC2541.h for IAR_files/dialog.css" rel="stylesheet" type="text/css">
<title>TI CC2541.h的头文件 for IAR  - 其他综合 - 红黑联盟</title>
<meta name="keywords" content="TI,,CC2541.h">
<meta name="description" content="print?/*************************************************************************************************** - ioCC2541.h -** Header file with definitions for the Texas Instruments CC254...">
<script type="text/javascript" src="./TI CC2541.h for IAR_files/jquery.min.js"></script>
<script type="text/javascript" src="./TI CC2541.h for IAR_files/jquery.sgallery.js"></script>
<script type="text/javascript" src="./TI CC2541.h for IAR_files/search_common.js"></script>
<script type="text/javascript" src="http://cbjs.baidu.com/js/m.js"></script>
<script type="text/javascript" src="./TI CC2541.h for IAR_files/json.js"></script>
<script language="javascript" type="text/javascript" src="./TI CC2541.h for IAR_files/dialog.js"></script>
<script language="javascript" type="text/javascript" src="./TI CC2541.h for IAR_files/syntaxhighlighter.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/XRegExp.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shCore.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushBash.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushCpp.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushCSharp.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushCss.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushDelphi.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushDiff.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushGroovy.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushJava.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushJScript.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushPhp.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushPlain.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushPython.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushRuby.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushScala.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushSql.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushVb.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushXml.js"></script><script type="text/javascript" src="./TI CC2541.h for IAR_files/shBrushPerl.js"></script>
<link type="text/css" rel="stylesheet" href="./TI CC2541.h for IAR_files/shCore.css">
<link type="text/css" rel="stylesheet" href="./TI CC2541.h for IAR_files/shThemeDefault.css">
<script type="text/javascript">SyntaxHighlighter.all();</script>


<script src="http://bdimg.share.baidu.com/static/api/js/share.js?v=89860593.js?cdnversion=396619"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/version.js"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/cookie"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/cookie(1)"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/cyrBEfE7C"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/event"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/sea.v2.2.0.js"></script><script type="text/javascript" charset="UTF-8" src="./TI CC2541.h for IAR_files/app-build.js"></script><style id="changyanCss">#SOHUCS{clear:both;min-height:320;_height:320px;overflow:visible;}#SOHUCS iframe{width:100%;min-height:320px;_height:320px;}</style><link charset="utf-8" rel="stylesheet" href="http://changyan.itc.cn/v2/asset/scs/css/changyan2.css?20150330174"><link charset="utf-8" rel="stylesheet" href="http://changyan.itc.cn/v2/asset/scs/css/skin/default_red/default.css?20150330174"></head>

<body><div style="display: none; position: absolute;" class=""><div class="aui_outer"><table class="aui_border"><tbody><tr><td class="aui_nw"></td><td class="aui_n"></td><td class="aui_ne"></td></tr><tr><td class="aui_w"></td><td class="aui_c"><div class="aui_inner"><table class="aui_dialog"><tbody><tr><td colspan="2" class="aui_header"><div class="aui_titleBar"><div class="aui_title" style="cursor: move; display: block;"></div><a class="aui_close" href="javascript:/*artDialog*/;" style="display: block;">×</a></div></td></tr><tr><td class="aui_icon" style="display: none;"><div class="aui_iconBg" style="background: none;"></div></td><td class="aui_main" style="width: auto; height: auto;"><div class="aui_content" style="padding: 20px 25px;"></div></td></tr><tr><td colspan="2" class="aui_footer"><div class="aui_buttons" style="display: none;"></div></td></tr></tbody></table></div></td><td class="aui_e"></td></tr><tr><td class="aui_sw"></td><td class="aui_s"></td><td class="aui_se" style="cursor: se-resize;"></td></tr></tbody></table></div></div>
<div class="line_top_box">
	<dl class="top_box_left">
		<dd class="left_logo"><a href="http://www.2cto.com/"></a></dd>
		<dd class="left_menu_link">
																<a class="Channel" href="http://www.2cto.com/News/">资讯</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/Article/">安全</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://bbs.2cto.com/">论坛</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/Soft/">下载</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://book.2cto.com/">读书</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/kf/">程序开发</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/database/">数据库</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/os/">系统</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/net/">网络</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/ebook/">电子书</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/weixin/">微信学院</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://zz.2cto.com/">站长学院</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/ym/">源码</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/QQ/">QQ</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://space.2cto.com/">专栏</a>&nbsp;|&nbsp;
													<a class="Channel" href="http://www.2cto.com/px/">考试</a>&nbsp;|&nbsp;
														</dd>
	</dl>
</div>
<div class="line_top_lmbox">
	<dl class="lmpic"></dl>
	<dl class="lmlinkbox"><dd>
										<a class="Channel" href="http://www.2cto.com/kf/ware/">软件开发</a>|
							<a class="Channel" href="http://www.2cto.com/kf/qianduan/">web前端</a>|
							<a class="Channel" href="http://www.2cto.com/kf/web/">Web开发</a>|
							<a class="Channel" href="http://www.2cto.com/kf/yidong/">移动开发</a>|
							<a class="Channel" href="http://www.2cto.com/kf/all/">综合编程</a>|
								</dd></dl>
	<dl class="LoginBox"><dd><script type="text/javascript">document.write('<iframe src="http://www.2cto.com/index.php?m=member&c=index&a=mini&forward='+encodeURIComponent(location.href)+'&siteid=1" allowTransparency="true"  width="150" height="32" frameborder="0" scrolling="no"></iframe>')</script><iframe src="./TI CC2541.h for IAR_files/index(1).html" allowtransparency="true" width="150" height="32" frameborder="0" scrolling="no"></iframe></dd></dl>
</div>
<div class="divline8"></div>
<div class="tadv">

<a target="_blank" href="http://vip.2cto.com/"><img src="http://www.2cto.com/adv/980-80.gif" width="980" height="90" style="display: none !important;"></a>
<!-- 广告位：顶部banner -->
<script type="text/javascript">BAIDU_CLB_fillSlot("298612");</script>

</div>


<div class="divline8"></div>
<div class="it165_box">
	<div class="box_left">
		
		<dl class="box_p">
			<dd class="pRight"><a href="http://www.2cto.com/">首页</a><span> &gt; </span><a href="http://www.2cto.com/kf/">程序开发</a> &gt; <a href="http://www.2cto.com/kf/all/">综合编程</a> &gt; <a href="http://www.2cto.com/kf/all/qita/">其他综合</a> &gt;  正文</dd>
			<script type="text/javascript">BAIDU_CLB_fillSlot("703722");</script>
			</dl>
		<dl class="box_t"><dd>TI CC2541.h的头文件 for IAR </dd></dl>
																										<dl class="box_INFO">
			<dd class="frinfo line_blue">2013-04-25  &nbsp;&nbsp;&nbsp;&nbsp;
<a style="font-weight:bold;padding:5px 0px 5px 20px;background:url(&#39;http://www.2cto.com/statics/images/icon/user_comment.png&#39;) left center no-repeat" href="javascript:void(0);" id="changyan_count_unit">0</a><a href="http://www.2cto.com/kf/201304/205936.html#SOHUCS">&nbsp;个评论</a>
<script type="text/javascript" src="./TI CC2541.h for IAR_files/plugins.count.js"></script>


&nbsp;&nbsp;  &nbsp;&nbsp;  作者：天才2012</dd>
			<dd class="frsize line_blue">
			<span id="favorite">
				<a href="javascript:;" onclick="add_favorite(&#39;TI CC2541.h的头文件 for IAR &#39;);" class="t6">收藏</a>
			</span>&nbsp;&nbsp;
				<a target="_blank" href="http://www.2cto.com/index.php?m=member&c=content&a=publish&modid=1&siteid=1"><img border="0" src="./TI CC2541.h for IAR_files/dl.jpg">我要投稿</a>
			</dd>
			
		</dl>
		<dl class="box_body" id="fontzoom"><dd id="Article">
		<p>&nbsp;print?/**************************************************************************************************&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; - ioCC2541.h -&nbsp;<br>
&nbsp;*&nbsp;<br>
&nbsp;* Header file with definitions for the Texas Instruments CC2541 low-power System-on-Chip:&nbsp;<br>
&nbsp;* an 8051-based MCU with 2.4 GHz Bluetooth low energy RF transceiver, and up to 256 kB FLASH.&nbsp;<br>
&nbsp;*&nbsp;<br>
&nbsp;* This file supports the IAR Embedded Workbench for 8051.&nbsp;<br>
&nbsp;*&nbsp;<br>
&nbsp;**************************************************************************************************&nbsp;<br>
&nbsp;*/&nbsp;<br>
&nbsp;<br>
#ifndef IOCC2541_H&nbsp;<br>
#define IOCC2541_H&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Compiler Abstraction&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
#ifdef __IAR_SYSTEMS_ICC__&nbsp;<br>
#pragma language=extended&nbsp;<br>
#define SFR(name,addr)&nbsp;&nbsp; __sfr&nbsp;&nbsp; __no_init&nbsp; volatile&nbsp; unsigned char&nbsp; name @ addr;&nbsp;<br>
#define SFRBIT(name, addr, bit7, bit6, bit5, bit4, bit3, bit2, bit1, bit0) \&nbsp;<br>
__sfr __no_init volatile union \&nbsp;<br>
{&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp; unsigned char name;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp; struct {&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit0 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit1 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit2 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit3 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit4 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit5 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit6 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp;&nbsp;&nbsp; unsigned char bit7 : 1;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
&nbsp; };&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \&nbsp;<br>
} @ addr;&nbsp;<br>
#define SBIT(name,addr) /* not in use for IAR C Compiler */&nbsp;<br>
#define XREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ((unsigned char volatile __xdata *) 0)[addr]&nbsp;<br>
#define PXREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ((unsigned char volatile __xdata *) addr)&nbsp;<br>
#define VECT(num,addr)&nbsp;&nbsp; addr&nbsp;<br>
&nbsp;<br>
#elif defined __IAR_SYSTEMS_ASM__&nbsp;<br>
#define SFR(name,addr)&nbsp;&nbsp; name&nbsp; DEFINE&nbsp; addr&nbsp;<br>
SFRBITMACRO MACRO t, addr, bit7 , bit6, bit5, bit4, bit3, bit2, bit1, bit0&nbsp;<br>
t&nbsp;&nbsp;&nbsp; DEFINE addr&nbsp;<br>
bit7 DEFINE addr.7&nbsp;<br>
bit6 DEFINE addr.6&nbsp;<br>
bit5 DEFINE addr.5&nbsp;<br>
bit4 DEFINE addr.4&nbsp;&nbsp;&nbsp; ;; NB: do not modify indentation of this macro&nbsp;<br>
bit3 DEFINE addr.3&nbsp;<br>
bit2 DEFINE addr.2&nbsp;<br>
bit1 DEFINE addr.1&nbsp;<br>
bit0 DEFINE addr.0&nbsp;<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ENDM&nbsp;<br>
#define SFRBIT(name, addr, bit7, bit6, bit5, bit4, bit3, bit2, bit1, bit0) \&nbsp;<br>
&nbsp;&nbsp;&nbsp; SFRBITMACRO &lt;name&gt;, &lt;addr&gt;, &lt;bit7&gt;, &lt;bit6&gt;, &lt;bit5&gt;, &lt;bit4&gt;, &lt;bit3&gt;, &lt;bit2&gt;, &lt;bit1&gt;, &lt;bit0&gt;&nbsp;<br>
#define SBIT(name,addr)&nbsp; name&nbsp; DEFINE&nbsp; addr&nbsp;<br>
#define XREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; addr&nbsp;<br>
#define PXREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; addr&nbsp;<br>
#define VECT(num,addr)&nbsp;&nbsp; addr&nbsp;<br>
/* IAR assembler uses some predefined registers. The following prevents name collisions. */&nbsp;<br>
#define SP&nbsp;&nbsp; SPx&nbsp;<br>
#define ACC&nbsp; ACCx&nbsp;<br>
#define B&nbsp;&nbsp;&nbsp; Bx&nbsp;<br>
#define PSW&nbsp; PSWx&nbsp;<br>
#define CY&nbsp;&nbsp; CYx&nbsp;<br>
#define AC&nbsp;&nbsp; ACx&nbsp;<br>
#define F0&nbsp;&nbsp; F0x&nbsp;<br>
#define RS1&nbsp; RS1x&nbsp;<br>
#define RS0&nbsp; RS0x&nbsp;<br>
#define OV&nbsp;&nbsp; OVx&nbsp;<br>
#define P&nbsp;&nbsp;&nbsp; Px&nbsp;<br>
&nbsp;<br>
#else&nbsp;<br>
#error "Unrecognized compiler."&nbsp;<br>
#endif&nbsp;<br>
&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Interrupt Vectors&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
#define&nbsp; RFERR_VECTOR&nbsp;&nbsp; VECT(&nbsp; 0, 0x03 )&nbsp;&nbsp; /*&nbsp; RF core error situation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; ADC_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 1, 0x0B )&nbsp;&nbsp; /*&nbsp; ADC end of conversion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; URX0_VECTOR&nbsp;&nbsp;&nbsp; VECT(&nbsp; 2, 0x13 )&nbsp;&nbsp; /*&nbsp; USART 0 RX complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; URX1_VECTOR&nbsp;&nbsp;&nbsp; VECT(&nbsp; 3, 0x1B )&nbsp;&nbsp; /*&nbsp; USART 1 RX complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; ENC_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 4, 0x23 )&nbsp;&nbsp; /*&nbsp; AES encryption/decryption complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; ST_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 5, 0x2B )&nbsp;&nbsp; /*&nbsp; Sleep Timer Compare&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; P2INT_VECTOR&nbsp;&nbsp; VECT(&nbsp; 6, 0x33 )&nbsp;&nbsp; /*&nbsp; Port 2 Inputs and I2C&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; UTX0_VECTOR&nbsp;&nbsp;&nbsp; VECT(&nbsp; 7, 0x3B )&nbsp;&nbsp; /*&nbsp; USART0 TX Complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; DMA_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 8, 0x43 )&nbsp;&nbsp; /*&nbsp; DMA Transfer Complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; T1_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 9, 0x4B )&nbsp;&nbsp; /*&nbsp; Timer 1 (16-bit) Capture/Compare/Overflow&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; T2_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 10, 0x53 )&nbsp;&nbsp; /*&nbsp; Timer 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; T3_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 11, 0x5B )&nbsp;&nbsp; /*&nbsp; Timer 3 (8-bit) Capture/Compare/Overflow&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; T4_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 12, 0x63 )&nbsp;&nbsp; /*&nbsp; Timer 4 (8-bit) Capture/Compare/Overflow&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; P0INT_VECTOR&nbsp;&nbsp; VECT( 13, 0x6B )&nbsp;&nbsp; /*&nbsp; Port 0 Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; UTX1_VECTOR&nbsp;&nbsp;&nbsp; VECT( 14, 0x73 )&nbsp;&nbsp; /*&nbsp; USART1 TX Complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; P1INT_VECTOR&nbsp;&nbsp; VECT( 15, 0x7B )&nbsp;&nbsp; /*&nbsp; Port 1 Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; RF_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 16, 0x83 )&nbsp;&nbsp; /*&nbsp; RF General Interrupts&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define&nbsp; WDT_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT( 17, 0x8B )&nbsp;&nbsp; /*&nbsp; Watchdog Overflow in Timer Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Interrupt Alias&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
#define&nbsp; I2C_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; P2INT_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; /*&nbsp; I2C Interrupt vector, alias for P2INT_VECTOR */&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; SFRs&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
&nbsp;<br>
/*&nbsp;<br>
&nbsp;*&nbsp;&nbsp; SFRs with an address ending with 0 or 8 are bit accessible.&nbsp;<br>
&nbsp;*&nbsp;&nbsp; They are defined with the SFRBIT() macro that sets the name of each bit.&nbsp;<br>
&nbsp;*/&nbsp;<br>
&nbsp;<br>
/* Port 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( P0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x80, P0_7, P0_6, P0_5, P0_4, P0_3, P0_2, P0_1, P0_0 )&nbsp;<br>
SFR(&nbsp; SP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x81&nbsp; )&nbsp;&nbsp; /*&nbsp; Stack Pointer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DPL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x82&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 0 Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DPH0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x83&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 0 High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DPL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x84&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 1 Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DPH1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x85&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 1 High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U0CSR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x86&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; PCON&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x87&nbsp; )&nbsp;&nbsp; /*&nbsp; Power Mode Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( TCON&nbsp;&nbsp;&nbsp; ,&nbsp; 0x88, URX1IF, _TCON6, ADCIF, _TCON4, URX0IF, IT1, RFERRIF, IT0 )&nbsp;<br>
SFR(&nbsp; P0IFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x89&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P1IFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8A&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P2IFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8B&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; PICTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8C&nbsp; )&nbsp;&nbsp; /*&nbsp; Port Interrupt Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P1IEN&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8D&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; _SFR8E&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8E&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P0INP&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8F&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* Port 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( P1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x90, P1_7, P1_6, P1_5, P1_4, P1_3, P1_2, P1_1, P1_0 )&nbsp;<br>
SFR(&nbsp; RFIRQF1&nbsp;&nbsp; ,&nbsp; 0x91&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags MSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DPS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x92&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; MPAGE&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x93&nbsp; )&nbsp;&nbsp; /*&nbsp; Memory Page Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2CTRL&nbsp;&nbsp;&nbsp; ,&nbsp; 0x94&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 Control Register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x95&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ST1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x96&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ST2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x97&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/*&nbsp; Interrupt Flags 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( S0CON&nbsp;&nbsp; ,&nbsp; 0x98, _S0CON7, _S0CON6, _S0CON5, _S0CON4, _S0CON3, _S0CON2, ENCIF_1, ENCIF_0 )&nbsp;<br>
SFR(&nbsp; _SFR99&nbsp;&nbsp;&nbsp; ,&nbsp; 0x99&nbsp; )&nbsp;&nbsp; /*&nbsp; reserved&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; IEN2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x9A&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Enable 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; S1CON&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x9B&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Flags 3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2CSPCFG&nbsp; ,&nbsp; 0x9C&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 CSP Interface Configuration (legacy name)&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2EVTCFG&nbsp; ,&nbsp; 0x9C&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 Event Output Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; SLEEPSTA&nbsp; ,&nbsp; 0x9D&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; CLKCONSTA ,&nbsp; 0x9E&nbsp; )&nbsp;&nbsp; /*&nbsp; Clock Control Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; FMAP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x9F&nbsp; )&nbsp;&nbsp; /*&nbsp; Flash Bank Map&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* Port 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( P2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA0, _P2_7, _P2_6, _P2_5, P2_4, P2_3, P2_2, P2_1, P2_0 )&nbsp;<br>
SFR(&nbsp; T2IRQF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA1&nbsp; )&nbsp;&nbsp; /* Timer2 Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2M0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA2&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2M1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA3&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2MOVF0&nbsp;&nbsp; ,&nbsp; 0xA4&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Overflow Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2MOVF1&nbsp;&nbsp; ,&nbsp; 0xA5&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Overflow Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2MOVF2&nbsp;&nbsp; ,&nbsp; 0xA6&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Overflow Register 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2IRQM&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA7&nbsp; )&nbsp;&nbsp; /* Timer2 Interrupt Masks&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* Interrupt Enable 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( IEN0&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA8, EA, _IEN06, STIE, ENCIE, URX1IE, URX0IE, ADCIE, RFERRIE )&nbsp;<br>
SFR(&nbsp; IP0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA9&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Priority 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; _SFRAA&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAA&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P0IEN&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAB&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P2IEN&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAC&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; STLOAD&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAD&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer Load Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; PMUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAE&nbsp; )&nbsp;&nbsp; /*&nbsp; Power Down Signal MUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1STAT&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
SFR(&nbsp; _SFRB0&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB0&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ENCDI&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB1&nbsp; )&nbsp;&nbsp; /*&nbsp; Encryption/Decryption Input Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ENCDO&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB2&nbsp; )&nbsp;&nbsp; /*&nbsp; Encryption/Decryption Output Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ENCCS&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB3&nbsp; )&nbsp;&nbsp; /*&nbsp; Encryption/Decryption Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ADCCON1&nbsp;&nbsp; ,&nbsp; 0xB4&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Control 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ADCCON2&nbsp;&nbsp; ,&nbsp; 0xB5&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Control 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ADCCON3&nbsp;&nbsp; ,&nbsp; 0xB6&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Control 3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; _SFRB7&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB7&nbsp; )&nbsp;&nbsp; /*&nbsp; reserved&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/*&nbsp; Interrupt Enable 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( IEN1&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB8, _IEN17, _IEN16, P0IE, T4IE, T3IE, T2IE, T1IE, DMAIE )&nbsp;<br>
SFR(&nbsp; IP1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB9&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Priority 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ADCL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBA&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Data Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ADCH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBB&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Data High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; RNDL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBC&nbsp; )&nbsp;&nbsp; /*&nbsp; Random Number Generator Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; RNDH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBD&nbsp; )&nbsp;&nbsp; /*&nbsp; Random Number Generator High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; SLEEPCMD&nbsp; ,&nbsp; 0xBE&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Mode Control Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; RFERRF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBF&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Error Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/*&nbsp; Interrupt Flags 4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( IRCON&nbsp;&nbsp; ,&nbsp; 0xC0, STIF, _IRCON6, P0IF, T4IF, T3IF, T2IF, T1IF, DMAIF )&nbsp;<br>
SFR(&nbsp; U0DBUF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC1&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U0BAUD&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC2&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T2MSEL&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC3&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplex Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U0UCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC4&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U0GCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC5&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; CLKCONCMD ,&nbsp; 0xC6&nbsp; )&nbsp;&nbsp; /*&nbsp; Clock Control Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; MEMCTR&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC7&nbsp; )&nbsp;&nbsp; /*&nbsp; Memory System Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
SFR(&nbsp; _SFRC8&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC8&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; WDCTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC9&nbsp; )&nbsp;&nbsp; /*&nbsp; Watchdog Timer Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T3CNT&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCA&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T3CTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCB&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T3CCTL0&nbsp;&nbsp; ,&nbsp; 0xCC&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T3CC0&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCD&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T3CCTL1&nbsp;&nbsp; ,&nbsp; 0xCE&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T3CC1&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
&nbsp;/*&nbsp; Program Status Word&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( PSW&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD0, CY, AC, F0, RS1, RS0, OV, F1, P )&nbsp;<br>
SFR(&nbsp; DMAIRQ&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD1&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Interrupt Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DMA1CFGL&nbsp; ,&nbsp; 0xD2&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DMA1CFGH&nbsp; ,&nbsp; 0xD3&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address High Byte&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DMA0CFGL&nbsp; ,&nbsp; 0xD4&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DMA0CFGH&nbsp; ,&nbsp; 0xD5&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DMAARM&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD6&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel Arm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; DMAREQ&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD7&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel Start Request and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/*&nbsp; Timers 1/3/4 Interrupt Mask/Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( TIMIF&nbsp;&nbsp; ,&nbsp; 0xD8 , _TIMIF7, T1OVFIM, T4CH1IF, T4CH0IF, T4OVFIF, T3CH1IF, T3CH0IF, T3OVFIF )&nbsp;<br>
SFR(&nbsp; RFD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD9&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CC0L&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDA&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value Low Byte&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CC0H&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDB&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value High Byte&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CC1L&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDC&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value Low Byte&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CC1H&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDD&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value High Byte&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CC2L&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDE&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value Low Byte&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CC2H&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value High Byte&nbsp; */&nbsp;<br>
&nbsp;<br>
SFR(&nbsp; ACC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE0&nbsp; )&nbsp;&nbsp; /*&nbsp; Accumulator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; RFST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE1&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Command Strobe&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CNTL&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE2&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CNTH&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE3&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE4&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Control And Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CCTL0&nbsp;&nbsp; ,&nbsp; 0xE5&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CCTL1&nbsp;&nbsp; ,&nbsp; 0xE6&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T1CCTL2&nbsp;&nbsp; ,&nbsp; 0xE7&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/*&nbsp; Interrupt Flags 5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT(&nbsp; IRCON2 ,&nbsp; 0xE8, _IRCON27, _IRCON26, _IRCON25, WDTIF, P1IF, UTX1IF, UTX0IF, P2IF )&nbsp;<br>
SFR(&nbsp; RFIRQF0&nbsp;&nbsp; ,&nbsp; 0xE9&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags LSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T4CNT&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xEA&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T4CTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xEB&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T4CCTL0&nbsp;&nbsp; ,&nbsp; 0xEC&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T4CC0&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xED&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T4CCTL1&nbsp;&nbsp; ,&nbsp; 0xEE&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; T4CC1&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xEF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
SFR(&nbsp; B&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF0&nbsp; )&nbsp;&nbsp; /*&nbsp; B Register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; PERCFG&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF1&nbsp; )&nbsp;&nbsp; /*&nbsp; Peripheral I/O Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; ADCCFG&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF2&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Input Configuration (legacy name)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; APCFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF2&nbsp; )&nbsp;&nbsp; /*&nbsp; Analog Periferal I/O Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P0SEL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF3&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P1SEL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF4&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P2SEL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF5&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P1INP&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF6&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P2INP&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF7&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/*&nbsp; USART 1 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFRBIT( U1CSR&nbsp;&nbsp; ,&nbsp; 0xF8, U1MODE, U1RE, U1SLAVE, U1FE, U1ERR, U1RX_BYTE, U1TX_BYTE, U1ACTIVE )&nbsp;<br>
SFR(&nbsp; U1DBUF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF9&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U1BAUD&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFA&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U1UCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFB&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; U1GCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFC&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P0DIR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFD&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P1DIR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFE&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
SFR(&nbsp; P2DIR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFF&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Xdata Radio Registers&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
/* RF core ram */&nbsp;<br>
#define RFCORE_RAM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x6000 )&nbsp;<br>
#define RFCORE_RAM_SZ&nbsp;&nbsp; 1024&nbsp;<br>
&nbsp;<br>
/* RF core ram register/general memory page */&nbsp;<br>
#define RFCORE_RAM_PAGE PXREG( 0x6000 )&nbsp;<br>
#define RFCORE_RAM_PAGE_SZ 128&nbsp;<br>
&nbsp;<br>
/* FIFO direct access */&nbsp;<br>
#define RXFIFO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x6080 )&nbsp;<br>
#define RXFIFO_SZ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 128&nbsp;<br>
#define TXFIFO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x6100 )&nbsp;<br>
#define TXFIFO_SZ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 128&nbsp;<br>
&nbsp;<br>
/* Radio Control Registers */&nbsp;<br>
#define FRMCTRL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6180)&nbsp;<br>
#define RFIRQM0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6181)&nbsp;<br>
#define RFIRQM1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6182)&nbsp;<br>
#define RFERRM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6183)&nbsp;<br>
#define FREQCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6184)&nbsp;<br>
#define FREQTUNE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6185)&nbsp;<br>
#define TXPOWER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6186)&nbsp;<br>
#define TXCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6187)&nbsp;<br>
#define LLESTAT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6188)&nbsp;<br>
#define _XREG6189&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6189)&nbsp;<br>
#define SEMAPHORE0&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618A)&nbsp;<br>
#define SEMAPHORE1&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618B)&nbsp;<br>
#define SEMAPHORE2&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618C)&nbsp;<br>
#define RFSTAT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618D)&nbsp;<br>
#define RSSI&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618E)&nbsp;<br>
#define RFPSRND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618F)&nbsp;<br>
#define MDMCTRL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6190)&nbsp;<br>
#define MDMCTRL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6191)&nbsp;<br>
#define MDMCTRL2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6192)&nbsp;<br>
#define MDMCTRL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6193)&nbsp;<br>
#define SW_CONF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6194)&nbsp;<br>
#define SW0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6195)&nbsp;<br>
#define SW1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6196)&nbsp;<br>
#define SW2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6197)&nbsp;<br>
#define SW3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6198)&nbsp;<br>
#define SW4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61F8)&nbsp;<br>
#define SW5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61F9)&nbsp;<br>
#define SW6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FA)&nbsp;<br>
#define SW7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FB)&nbsp;<br>
#define FREQEST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6199)&nbsp;<br>
#define RXCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619A)&nbsp;<br>
#define FSCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619B)&nbsp;<br>
#define _XREG619C&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619C)&nbsp;<br>
#define _XREG619D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619D)&nbsp;<br>
#define _XREG619E&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619E)&nbsp;<br>
#define _XREG619F&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619F)&nbsp;<br>
#define LNAGAIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A0)&nbsp;<br>
#define AAFGAIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A1)&nbsp;<br>
#define ADCTEST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A2)&nbsp;<br>
&nbsp;<br>
#define MDMTEST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A5)&nbsp;<br>
#define MDMTEST1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A6)&nbsp;<br>
#define _XREG61A7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A7)&nbsp;<br>
#define _XREG61A8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A8)&nbsp;<br>
#define ATEST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A9)&nbsp;<br>
#define RFC_OBS_CTRL0&nbsp; XREG(0x61AE)&nbsp;<br>
#define RFC_OBS_CTRL1&nbsp; XREG(0x61AF)&nbsp;<br>
#define RFC_OBS_CTRL2&nbsp; XREG(0x61B0)&nbsp;<br>
#define LLECTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61B1)&nbsp;<br>
#define TXFILTCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61BC)&nbsp;<br>
#define RFRND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61BF)&nbsp;<br>
#define RFRAMCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C0)&nbsp;<br>
#define RFFDMA0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C3)&nbsp;<br>
#define RFFDMA1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C4)&nbsp;<br>
#define RFFSTATUS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C5)&nbsp;<br>
#define RFFCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C6)&nbsp;<br>
#define RFRXFLEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C8)&nbsp;<br>
#define RFRXFTHRS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C9)&nbsp;<br>
#define RFRXFWR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CA)&nbsp;<br>
#define RFRXFRD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CB)&nbsp;<br>
#define RFRXF<a href="http://www.2cto.com/kf/yidong/wp/" target="_blank" class="keylink">WP</a>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CC)&nbsp;<br>
#define RFRXFRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CD)&nbsp;<br>
#define RFRXFSWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CE)&nbsp;<br>
#define RFRXFSRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CF)&nbsp;<br>
#define RFTXFLEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D0)&nbsp;<br>
#define RFTXFTHRS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D1)&nbsp;<br>
#define RFTXFWR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D2)&nbsp;<br>
#define RFTXFRD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D3)&nbsp;<br>
#define RFTXFWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D4)&nbsp;<br>
#define RFTXFRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D5)&nbsp;<br>
#define RFTXFSWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D6)&nbsp;<br>
#define RFTXFSRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D7)&nbsp;<br>
#define BSP_P0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E0)&nbsp;<br>
#define BSP_P1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E1)&nbsp;<br>
#define BSP_P2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E2)&nbsp;<br>
#define BSP_P3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E3)&nbsp;<br>
#define BSP_D0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E4)&nbsp;<br>
#define BSP_D1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E5)&nbsp;<br>
#define BSP_D2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E6)&nbsp;<br>
#define BSP_D3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E7)&nbsp;<br>
#define BSP_W&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E8)&nbsp;<br>
#define BSP_MODE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E9)&nbsp;<br>
#define BSP_DATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61EA)&nbsp;<br>
#define DC_I_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FC)&nbsp;<br>
#define DC_I_H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FD)&nbsp;<br>
#define DC_Q_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FE)&nbsp;<br>
#define DC_Q_H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FF)&nbsp;<br>
&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Xdata Registers&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
/* Power-Management Registers */&nbsp;<br>
#define SRCRC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6262 )&nbsp;<br>
&nbsp;&nbsp;<br>
/* Observability Control */&nbsp;<br>
#define OBSSEL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6243 )&nbsp;<br>
#define OBSSEL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6244 )&nbsp;<br>
#define OBSSEL2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6245 )&nbsp;<br>
#define OBSSEL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6246 )&nbsp;<br>
#define OBSSEL4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6247 )&nbsp;<br>
#define OBSSEL5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6248 )&nbsp;<br>
#define TR0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x624B )&nbsp;<br>
&nbsp;<br>
/* Chip Identification */&nbsp;<br>
#define CHVER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6249 )&nbsp;<br>
#define CHIPID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x624A )&nbsp;<br>
&nbsp;<br>
/* Debug Interface DMA Write to Flash */&nbsp;<br>
#define DBGDATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6260 )&nbsp;<br>
&nbsp;<br>
/* Flash Controller */&nbsp;<br>
#define FCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6270 )&nbsp;<br>
#define FADDRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6271 )&nbsp;<br>
#define FADDRH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6272 )&nbsp;<br>
#define FWDATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6273 )&nbsp;<br>
#define FWT_HSOSC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6274 )&nbsp;<br>
#define FWT_XOSC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6275 )&nbsp;<br>
&nbsp;<br>
/* Chip Information */&nbsp;<br>
#define CHIPINFO0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6276 )&nbsp;<br>
#define CHIPINFO1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6277 )&nbsp;<br>
&nbsp;<br>
/* IR Generation Control */&nbsp;<br>
#define IRCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6281 )&nbsp;<br>
&nbsp;<br>
/* Clock Loss Detector */&nbsp;<br>
#define CLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6290 )&nbsp;<br>
&nbsp;<br>
/* Timer 1 Channels (only mapped as XREG) */&nbsp;<br>
#define T1CCTL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A3 )&nbsp;<br>
#define T1CCTL4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A4 )&nbsp;<br>
#define T1CC3L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AC )&nbsp;<br>
#define T1CC3H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AD )&nbsp;<br>
#define T1CC4L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AE )&nbsp;<br>
#define T1CC4H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AF )&nbsp;<br>
/* Definition which includes channels represented in SFR (additional XREG mapping of SFR) */&nbsp;<br>
#define XX_T1CCTL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A0 )&nbsp;<br>
#define XX_T1CCTL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A1 )&nbsp;<br>
#define XX_T1CCTL2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A2 )&nbsp;<br>
#define XX_T1CCTL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A3 )&nbsp;<br>
#define XX_T1CCTL4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A4 )&nbsp;<br>
#define XX_T1CC0L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A6 )&nbsp;<br>
#define XX_T1CC0H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A7 )&nbsp;<br>
#define XX_T1CC1L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A8 )&nbsp;<br>
#define XX_T1CC1H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A9 )&nbsp;<br>
#define XX_T1CC2L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AA )&nbsp;<br>
#define XX_T1CC2H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AB )&nbsp;<br>
#define XX_T1CC3L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AC )&nbsp;<br>
#define XX_T1CC3H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AD )&nbsp;<br>
#define XX_T1CC4L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AE )&nbsp;<br>
#define XX_T1CC4H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AF )&nbsp;<br>
/* Pointers for array access */&nbsp;<br>
#define P_T1CCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x62A0 )&nbsp;<br>
#define P_T1CC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x62A6 )&nbsp;<br>
&nbsp;<br>
/* Sleep Timer Capture Control */&nbsp;<br>
#define STCC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B0 )&nbsp;<br>
#define STCS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B1 )&nbsp;<br>
#define STCV0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B2 )&nbsp;<br>
#define STCV1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B3 )&nbsp;<br>
#define STCV2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B4 )&nbsp;<br>
&nbsp;<br>
/* Op.Amp. Control */&nbsp;<br>
#define OPAMPMC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x61AD )&nbsp;<br>
#define OPAMPC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62C0 )&nbsp;<br>
#define OPAMPS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62C1 )&nbsp;<br>
&nbsp;<br>
/* Analog Comparator Control */&nbsp;<br>
#define CMPCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62D0 )&nbsp;<br>
&nbsp;<br>
/* I2C */&nbsp;<br>
#define I2CCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6230 )&nbsp;<br>
#define I2CSTAT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6231 )&nbsp;<br>
#define I2CDATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6232 )&nbsp;<br>
#define I2CADDR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6233 )&nbsp;<br>
#define I2CWC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6234 )&nbsp;<br>
#define I2CIO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6235 )&nbsp;<br>
&nbsp;<br>
/* Other */&nbsp;<br>
#define IVCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6265 )&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Xdata Mapped SFRs&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
&nbsp;<br>
/*&nbsp;<br>
&nbsp;*&nbsp;&nbsp; Most SFRs are also accessible through XDATA address space.&nbsp; The register definitions for&nbsp;<br>
&nbsp;*&nbsp;&nbsp; this type of access are listed below.&nbsp; The register names are identical to the SFR names&nbsp;<br>
&nbsp;*&nbsp;&nbsp; but with the prefix X_ to denote an XDATA register.&nbsp;<br>
&nbsp;*&nbsp;<br>
&nbsp;*&nbsp;&nbsp; Some SFRs are not accessible through XDATA space.&nbsp; For clarity, entries are included for these&nbsp;<br>
&nbsp;*&nbsp;&nbsp; registers.&nbsp; They have a prefix of _NA to denote "not available."&nbsp;<br>
&nbsp;*&nbsp;<br>
&nbsp;*&nbsp;&nbsp; For register descriptions, refer to the actual SFR declartions elsewhere in this file.&nbsp;<br>
&nbsp;*/&nbsp;<br>
&nbsp;<br>
#define X_P0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7080 )&nbsp;&nbsp; /*&nbsp; Port 0. NOTE! Read-only access from XREG.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define _NA_SP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7081 )&nbsp;<br>
#define _NA_DPL0&nbsp;&nbsp;&nbsp; XREG( 0x7082 )&nbsp;<br>
#define _NA_DPH0&nbsp;&nbsp;&nbsp; XREG( 0x7083 )&nbsp;<br>
#define _NA_DPL1&nbsp;&nbsp;&nbsp; XREG( 0x7084 )&nbsp;<br>
#define _NA_DPH1&nbsp;&nbsp;&nbsp; XREG( 0x7085 )&nbsp;<br>
#define X_U0CSR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7086 )&nbsp;&nbsp; /*&nbsp; USART 0 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define _NA_PCON&nbsp;&nbsp;&nbsp; XREG( 0x7087 )&nbsp;<br>
&nbsp;<br>
#define _NA_TCON&nbsp;&nbsp;&nbsp; XREG( 0x7088 )&nbsp;<br>
#define X_P0IFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7089 )&nbsp;&nbsp; /*&nbsp; Port 0 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P1IFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708A )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P2IFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708B )&nbsp;&nbsp; /*&nbsp; Port 2 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_PICTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708C )&nbsp;&nbsp; /*&nbsp; Port Interrupt Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P1IEN&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708D )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define _NA_SFR8E&nbsp;&nbsp; XREG( 0x708E )&nbsp;<br>
#define X_P0INP&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708F )&nbsp;&nbsp; /*&nbsp; Port 0 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define X_P1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7090 )&nbsp;&nbsp; /*&nbsp; Port 1. NOTE! Read-only access from XREG.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_RFIRQF1&nbsp;&nbsp; XREG( 0x7091 )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags MSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define _NA_DPS&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7092 )&nbsp;<br>
#define X_MPAGE&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7093 )&nbsp;&nbsp; /*&nbsp; Memory Page Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2CTRL&nbsp;&nbsp;&nbsp; XREG( 0x7094 )&nbsp;&nbsp; /*&nbsp; Timer2 Control Register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7095 )&nbsp;&nbsp; /*&nbsp; Sleep Timer 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ST1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7096 )&nbsp;&nbsp; /*&nbsp; Sleep Timer 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ST2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7097 )&nbsp;&nbsp; /*&nbsp; Sleep Timer 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_S0CON&nbsp;&nbsp; XREG( 0x7098 )&nbsp;<br>
#define _NA_SFR99&nbsp;&nbsp; XREG( 0x7099 )&nbsp;<br>
#define _NA_IEN2&nbsp;&nbsp;&nbsp; XREG( 0x709A )&nbsp;<br>
#define _NA_S1CON&nbsp;&nbsp; XREG( 0x709B )&nbsp;<br>
#define X_T2CSPCFG&nbsp; XREG( 0x709C )&nbsp;&nbsp; /*&nbsp; Timer2 CSP Interface Configuration (legacy name)&nbsp;&nbsp; */&nbsp;<br>
#define X_T2EVTCFG&nbsp; XREG( 0x709C )&nbsp;&nbsp; /*&nbsp; Timer2 Event Output Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_SLEEPSTA&nbsp; XREG( 0x709D )&nbsp;&nbsp; /*&nbsp; Sleep Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_CLKCONSTA XREG( 0x709E )&nbsp;&nbsp; /*&nbsp; Clock Control Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_FMAP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x709F )&nbsp;&nbsp; /*&nbsp; Flash Bank Map&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define X_P2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A0 )&nbsp;&nbsp; /*&nbsp; Port 2. NOTE! Read-only access from XREG.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2IRQF&nbsp;&nbsp;&nbsp; XREG( 0x70A1 )&nbsp;&nbsp; /*&nbsp; Timer2 Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2M0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A2 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2M1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A3 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2MOVF0&nbsp;&nbsp; XREG( 0x70A4 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Overflow Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2MOVF1&nbsp;&nbsp; XREG( 0x70A5 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Overflow Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2MOVF2&nbsp;&nbsp; XREG( 0x70A6 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Overflow Register 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2IRQM&nbsp;&nbsp;&nbsp; XREG( 0x70A7 )&nbsp;&nbsp; /*&nbsp; Timer2 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_IEN0&nbsp;&nbsp;&nbsp; XREG( 0x70A8 )&nbsp;<br>
#define _NA_IP0&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A9 )&nbsp;<br>
#define _NA_SFRAA&nbsp;&nbsp; XREG( 0x70AA )&nbsp;<br>
#define X_P0IEN&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70AB )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P2IEN&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70AC )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_STLOAD&nbsp;&nbsp;&nbsp; XREG( 0x70AD )&nbsp;&nbsp; /*&nbsp; Sleep Timer Load Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_PMUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70AE )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1STAT&nbsp;&nbsp;&nbsp; XREG( 0x70AF )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_SFRB0&nbsp;&nbsp; XREG( 0x70A8 )&nbsp;<br>
#define X_ENCDI&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B1 )&nbsp;&nbsp; /*&nbsp; Encryption Input Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ENCDO&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B2 )&nbsp;&nbsp; /*&nbsp; Encryption Output Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ENCCS&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B3 )&nbsp;&nbsp; /*&nbsp; Encryption Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ADCCON1&nbsp;&nbsp; XREG( 0x70B4 )&nbsp;&nbsp; /*&nbsp; ADC Control 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ADCCON2&nbsp;&nbsp; XREG( 0x70B5 )&nbsp;&nbsp; /*&nbsp; ADC Control 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ADCCON3&nbsp;&nbsp; XREG( 0x70B6 )&nbsp;&nbsp; /*&nbsp; ADC Control 3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define _NA_SFRB7&nbsp;&nbsp; XREG( 0x70B7 )&nbsp;<br>
&nbsp;<br>
#define _NA_IEN1&nbsp;&nbsp;&nbsp; XREG( 0x70B8 )&nbsp;<br>
#define _NA_IP1&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B9 )&nbsp;<br>
#define X_ADCL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BA )&nbsp;&nbsp; /*&nbsp; ADC Data Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ADCH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BB )&nbsp;&nbsp; /*&nbsp; ADC Data High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_RNDL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BC )&nbsp;&nbsp; /*&nbsp; Random Register Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_RNDH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BD )&nbsp;&nbsp; /*&nbsp; Random Register High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_SLEEPCMD&nbsp; XREG( 0x70BE )&nbsp;&nbsp; /*&nbsp; Sleep Mode Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_RFERRF&nbsp;&nbsp;&nbsp; XREG( 0x70BF )&nbsp;&nbsp; /*&nbsp; RF Error Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_IRCON&nbsp;&nbsp; XREG( 0x70C0 )&nbsp;<br>
#define X_U0DBUF&nbsp;&nbsp;&nbsp; XREG( 0x70C1 )&nbsp;&nbsp; /*&nbsp; USART 0 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U0BAUD&nbsp;&nbsp;&nbsp; XREG( 0x70C2 )&nbsp;&nbsp; /*&nbsp; USART 0 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T2MSEL&nbsp;&nbsp;&nbsp; XREG( 0x70C3 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplex Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U0UCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70C4 )&nbsp;&nbsp; /*&nbsp; USART 0 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U0GCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70C5 )&nbsp;&nbsp; /*&nbsp; USART 0 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_CLKCONCMD XREG( 0x70C6 )&nbsp;&nbsp; /*&nbsp; Clock Control Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_MEMCTR&nbsp;&nbsp;&nbsp; XREG( 0x70C7 )&nbsp;&nbsp; /*&nbsp; Memory Arbiter Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_SFRC8&nbsp;&nbsp; XREG( 0x70C8 )&nbsp;<br>
#define X_WDCTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70C9 )&nbsp;&nbsp; /*&nbsp; Watchdog Timer Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T3CNT&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CA )&nbsp;&nbsp; /*&nbsp; Timer 3 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T3CTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CB )&nbsp;&nbsp; /*&nbsp; Timer 3 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T3CCTL0&nbsp;&nbsp; XREG( 0x70CC )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T3CC0&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CD )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T3CCTL1&nbsp;&nbsp; XREG( 0x70CE )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T3CC1&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CF )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_PSW&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70D0 )&nbsp;<br>
#define X_DMAIRQ&nbsp;&nbsp;&nbsp; XREG( 0x70D1 )&nbsp;&nbsp; /*&nbsp; DMA Interrupt Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_DMA1CFGL&nbsp; XREG( 0x70D2 )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_DMA1CFGH&nbsp; XREG( 0x70D3 )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address High Byte&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_DMA0CFGL&nbsp; XREG( 0x70D4 )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_DMA0CFGH&nbsp; XREG( 0x70D5 )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_DMAARM&nbsp;&nbsp;&nbsp; XREG( 0x70D6 )&nbsp;&nbsp; /*&nbsp; DMA Channel Arm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_DMAREQ&nbsp;&nbsp;&nbsp; XREG( 0x70D7 )&nbsp;&nbsp; /*&nbsp; DMA Channel Start Request and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define X_TIMIF&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70D8 )&nbsp;&nbsp; /*&nbsp; Timers 1/3/4 Interrupt Mask/Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_RFD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70D9 )&nbsp;&nbsp; /*&nbsp; RF Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CC0L&nbsp;&nbsp;&nbsp; XREG( 0x70DA )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value Low Byte&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CC0H&nbsp;&nbsp;&nbsp; XREG( 0x70DB )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value High Byte&nbsp; */&nbsp;<br>
#define X_T1CC1L&nbsp;&nbsp;&nbsp; XREG( 0x70DC )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value Low Byte&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CC1H&nbsp;&nbsp;&nbsp; XREG( 0x70DD )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value High Byte&nbsp; */&nbsp;<br>
#define X_T1CC2L&nbsp;&nbsp;&nbsp; XREG( 0x70DE )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value Low Byte&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CC2H&nbsp;&nbsp;&nbsp; XREG( 0x70DF )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value High Byte&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_ACC&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70E0 )&nbsp;<br>
#define X_RFST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70E1 )&nbsp;&nbsp; /*&nbsp; RF Command Strobe&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CNTL&nbsp;&nbsp;&nbsp; XREG( 0x70E2 )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CNTH&nbsp;&nbsp;&nbsp; XREG( 0x70E3 )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70E4 )&nbsp;&nbsp; /*&nbsp; Timer 1 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CCTL0&nbsp;&nbsp; XREG( 0x70E5 )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CCTL1&nbsp;&nbsp; XREG( 0x70E6 )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T1CCTL2&nbsp;&nbsp; XREG( 0x70E7 )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_IRCON2&nbsp; XREG( 0x70E8 )&nbsp;<br>
#define X_RFIRQF0&nbsp;&nbsp; XREG( 0x70E9 )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags MSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T4CNT&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70EA )&nbsp;&nbsp; /*&nbsp; Timer 4 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T4CTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70EB )&nbsp;&nbsp; /*&nbsp; Timer 4 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T4CCTL0&nbsp;&nbsp; XREG( 0x70EC )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T4CC0&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70ED )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T4CCTL1&nbsp;&nbsp; XREG( 0x70EE )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_T4CC1&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70EF )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define _NA_B&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F0 )&nbsp;<br>
#define X_PERCFG&nbsp;&nbsp;&nbsp; XREG( 0x70F1 )&nbsp;&nbsp; /*&nbsp; Peripheral Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_ADCCFG&nbsp;&nbsp;&nbsp; XREG( 0x70F2 )&nbsp;&nbsp; /*&nbsp; ADC Input Configuration (legacy name)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_APCFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F2 )&nbsp;&nbsp; /*&nbsp; Analog Periferal I/O Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P0SEL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F3 )&nbsp;&nbsp; /*&nbsp; Port 0 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P1SEL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F4 )&nbsp;&nbsp; /*&nbsp; Port 1 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P2SEL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F5 )&nbsp;&nbsp; /*&nbsp; Port 2 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P1INP&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F6 )&nbsp;&nbsp; /*&nbsp; Port 1 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P2INP&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F7 )&nbsp;&nbsp; /*&nbsp; Port 2 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
#define X_U1CSR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F8 )&nbsp;&nbsp; /*&nbsp; USART 1 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U1DBUF&nbsp;&nbsp;&nbsp; XREG( 0x70F9 )&nbsp;&nbsp; /*&nbsp; USART 1 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U1BAUD&nbsp;&nbsp;&nbsp; XREG( 0x70FA )&nbsp;&nbsp; /*&nbsp; USART 1 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U1UCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FB )&nbsp;&nbsp; /*&nbsp; USART 1 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_U1GCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FC )&nbsp;&nbsp; /*&nbsp; USART 1 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P0DIR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FD )&nbsp;&nbsp; /*&nbsp; Port 0 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P1DIR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FE )&nbsp;&nbsp; /*&nbsp; Port 1 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define X_P2DIR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FF )&nbsp;&nbsp; /*&nbsp; Port 2 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Flash&nbsp;<br>
&nbsp;* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
#define P_INFOPAGE&nbsp; PXREG( 0x7800 )&nbsp; /* Pointer to Start of Flash Information Page&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */&nbsp;<br>
#define P_XBANK&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x8000 )&nbsp; /* Pointer to Start of Selectable Flash Bank (XBANK)&nbsp;&nbsp; */&nbsp;<br>
&nbsp;<br>
/* ------------------------------------------------------------------------------------------------&nbsp;<br>
&nbsp;*/&nbsp;<br>
&nbsp;<br>
#ifdef __IAR_SYSTEMS_ICC__&nbsp;<br>
#pragma language=default&nbsp;<br>
#endif&nbsp;<br>
&nbsp;<br>
/**************************************************************************************************&nbsp;<br>
&nbsp;*/&nbsp;<br>
#endif&nbsp;</p>
<p>/**************************************************************************************************<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; - ioCC2541.h -<br>
&nbsp;*<br>
&nbsp;* Header file with definitions for the Texas Instruments CC2541 low-power System-on-Chip:<br>
&nbsp;* an 8051-based MCU with 2.4 GHz Bluetooth low energy RF transceiver, and up to 256 kB FLASH.<br>
&nbsp;*<br>
&nbsp;* This file supports the IAR Embedded Workbench for 8051.<br>
&nbsp;*<br>
&nbsp;**************************************************************************************************<br>
&nbsp;*/</p>
<p>#ifndef IOCC2541_H<br>
#define IOCC2541_H</p>
<p>/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Compiler Abstraction<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/<br>
#ifdef __IAR_SYSTEMS_ICC__<br>
#pragma language=extended<br>
#define SFR(name,addr)&nbsp;&nbsp; __sfr&nbsp;&nbsp; __no_init&nbsp; volatile&nbsp; unsigned char&nbsp; name @ addr;<br>
#define SFRBIT(name, addr, bit7, bit6, bit5, bit4, bit3, bit2, bit1, bit0) \<br>
__sfr __no_init volatile union \<br>
{&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \<br>
&nbsp; unsigned char name;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \<br>
&nbsp; struct {&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit0 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit1 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit2 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit3 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit4 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit5 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit6 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp;&nbsp;&nbsp; unsigned char bit7 : 1;&nbsp;&nbsp;&nbsp; \<br>
&nbsp; };&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; \<br>
} @ addr;<br>
#define SBIT(name,addr) /* not in use for IAR C Compiler */<br>
#define XREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ((unsigned char volatile __xdata *) 0)[addr]<br>
#define PXREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ((unsigned char volatile __xdata *) addr)<br>
#define VECT(num,addr)&nbsp;&nbsp; addr</p>
<p>#elif defined __IAR_SYSTEMS_ASM__<br>
#define SFR(name,addr)&nbsp;&nbsp; name&nbsp; DEFINE&nbsp; addr<br>
SFRBITMACRO MACRO t, addr, bit7 , bit6, bit5, bit4, bit3, bit2, bit1, bit0<br>
t&nbsp;&nbsp;&nbsp; DEFINE addr<br>
bit7 DEFINE addr.7<br>
bit6 DEFINE addr.6<br>
bit5 DEFINE addr.5<br>
bit4 DEFINE addr.4&nbsp;&nbsp;&nbsp; ;; NB: do not modify indentation of this macro<br>
bit3 DEFINE addr.3<br>
bit2 DEFINE addr.2<br>
bit1 DEFINE addr.1<br>
bit0 DEFINE addr.0<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ENDM<br>
#define SFRBIT(name, addr, bit7, bit6, bit5, bit4, bit3, bit2, bit1, bit0) \<br>
&nbsp;&nbsp;&nbsp; SFRBITMACRO &lt;name&gt;, &lt;addr&gt;, &lt;bit7&gt;, &lt;bit6&gt;, &lt;bit5&gt;, &lt;bit4&gt;, &lt;bit3&gt;, &lt;bit2&gt;, &lt;bit1&gt;, &lt;bit0&gt;<br>
#define SBIT(name,addr)&nbsp; name&nbsp; DEFINE&nbsp; addr<br>
#define XREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; addr<br>
#define PXREG(addr)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; addr<br>
#define VECT(num,addr)&nbsp;&nbsp; addr<br>
/* IAR assembler uses some predefined registers. The following prevents name collisions. */<br>
#define SP&nbsp;&nbsp; SPx<br>
#define ACC&nbsp; ACCx<br>
#define B&nbsp;&nbsp;&nbsp; Bx<br>
#define PSW&nbsp; PSWx<br>
#define CY&nbsp;&nbsp; CYx<br>
#define AC&nbsp;&nbsp; ACx<br>
#define F0&nbsp;&nbsp; F0x<br>
#define RS1&nbsp; RS1x<br>
#define RS0&nbsp; RS0x<br>
#define OV&nbsp;&nbsp; OVx<br>
#define P&nbsp;&nbsp;&nbsp; Px</p>
<p>#else<br>
#error "Unrecognized compiler."<br>
#endif</p>
<p><br>
/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Interrupt Vectors<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/<br>
#define&nbsp; RFERR_VECTOR&nbsp;&nbsp; VECT(&nbsp; 0, 0x03 )&nbsp;&nbsp; /*&nbsp; RF core error situation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; ADC_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 1, 0x0B )&nbsp;&nbsp; /*&nbsp; ADC end of conversion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; URX0_VECTOR&nbsp;&nbsp;&nbsp; VECT(&nbsp; 2, 0x13 )&nbsp;&nbsp; /*&nbsp; USART 0 RX complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; URX1_VECTOR&nbsp;&nbsp;&nbsp; VECT(&nbsp; 3, 0x1B )&nbsp;&nbsp; /*&nbsp; USART 1 RX complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; ENC_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 4, 0x23 )&nbsp;&nbsp; /*&nbsp; AES encryption/decryption complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; ST_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 5, 0x2B )&nbsp;&nbsp; /*&nbsp; Sleep Timer Compare&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; P2INT_VECTOR&nbsp;&nbsp; VECT(&nbsp; 6, 0x33 )&nbsp;&nbsp; /*&nbsp; Port 2 Inputs and I2C&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; UTX0_VECTOR&nbsp;&nbsp;&nbsp; VECT(&nbsp; 7, 0x3B )&nbsp;&nbsp; /*&nbsp; USART0 TX Complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; DMA_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 8, 0x43 )&nbsp;&nbsp; /*&nbsp; DMA Transfer Complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; T1_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT(&nbsp; 9, 0x4B )&nbsp;&nbsp; /*&nbsp; Timer 1 (16-bit) Capture/Compare/Overflow&nbsp;&nbsp; */<br>
#define&nbsp; T2_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 10, 0x53 )&nbsp;&nbsp; /*&nbsp; Timer 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; T3_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 11, 0x5B )&nbsp;&nbsp; /*&nbsp; Timer 3 (8-bit) Capture/Compare/Overflow&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; T4_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 12, 0x63 )&nbsp;&nbsp; /*&nbsp; Timer 4 (8-bit) Capture/Compare/Overflow&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; P0INT_VECTOR&nbsp;&nbsp; VECT( 13, 0x6B )&nbsp;&nbsp; /*&nbsp; Port 0 Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; UTX1_VECTOR&nbsp;&nbsp;&nbsp; VECT( 14, 0x73 )&nbsp;&nbsp; /*&nbsp; USART1 TX Complete&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; P1INT_VECTOR&nbsp;&nbsp; VECT( 15, 0x7B )&nbsp;&nbsp; /*&nbsp; Port 1 Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; RF_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; VECT( 16, 0x83 )&nbsp;&nbsp; /*&nbsp; RF General Interrupts&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define&nbsp; WDT_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; VECT( 17, 0x8B )&nbsp;&nbsp; /*&nbsp; Watchdog Overflow in Timer Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Interrupt Alias<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/<br>
#define&nbsp; I2C_VECTOR&nbsp;&nbsp;&nbsp;&nbsp; P2INT_VECTOR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; /*&nbsp; I2C Interrupt vector, alias for P2INT_VECTOR */</p>
<p>/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; SFRs<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/</p>
<p>/*<br>
&nbsp;*&nbsp;&nbsp; SFRs with an address ending with 0 or 8 are bit accessible.<br>
&nbsp;*&nbsp;&nbsp; They are defined with the SFRBIT() macro that sets the name of each bit.<br>
&nbsp;*/</p>
<p>/* Port 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( P0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x80, P0_7, P0_6, P0_5, P0_4, P0_3, P0_2, P0_1, P0_0 )<br>
SFR(&nbsp; SP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x81&nbsp; )&nbsp;&nbsp; /*&nbsp; Stack Pointer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DPL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x82&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 0 Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DPH0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x83&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 0 High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DPL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x84&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 1 Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DPH1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x85&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer 1 High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U0CSR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x86&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; PCON&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x87&nbsp; )&nbsp;&nbsp; /*&nbsp; Power Mode Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/* Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( TCON&nbsp;&nbsp;&nbsp; ,&nbsp; 0x88, URX1IF, _TCON6, ADCIF, _TCON4, URX0IF, IT1, RFERRIF, IT0 )<br>
SFR(&nbsp; P0IFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x89&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P1IFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8A&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P2IFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8B&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; PICTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8C&nbsp; )&nbsp;&nbsp; /*&nbsp; Port Interrupt Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P1IEN&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8D&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; _SFR8E&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8E&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P0INP&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x8F&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/* Port 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( P1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x90, P1_7, P1_6, P1_5, P1_4, P1_3, P1_2, P1_1, P1_0 )<br>
SFR(&nbsp; RFIRQF1&nbsp;&nbsp; ,&nbsp; 0x91&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags MSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DPS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x92&nbsp; )&nbsp;&nbsp; /*&nbsp; Data Pointer Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; MPAGE&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x93&nbsp; )&nbsp;&nbsp; /*&nbsp; Memory Page Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2CTRL&nbsp;&nbsp;&nbsp; ,&nbsp; 0x94&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 Control Register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x95&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ST1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x96&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ST2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x97&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/*&nbsp; Interrupt Flags 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( S0CON&nbsp;&nbsp; ,&nbsp; 0x98, _S0CON7, _S0CON6, _S0CON5, _S0CON4, _S0CON3, _S0CON2, ENCIF_1, ENCIF_0 )<br>
SFR(&nbsp; _SFR99&nbsp;&nbsp;&nbsp; ,&nbsp; 0x99&nbsp; )&nbsp;&nbsp; /*&nbsp; reserved&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; IEN2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x9A&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Enable 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; S1CON&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x9B&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Flags 3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2CSPCFG&nbsp; ,&nbsp; 0x9C&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 CSP Interface Configuration (legacy name)&nbsp;&nbsp; */<br>
SFR(&nbsp; T2EVTCFG&nbsp; ,&nbsp; 0x9C&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 Event Output Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; SLEEPSTA&nbsp; ,&nbsp; 0x9D&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; CLKCONSTA ,&nbsp; 0x9E&nbsp; )&nbsp;&nbsp; /*&nbsp; Clock Control Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; FMAP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0x9F&nbsp; )&nbsp;&nbsp; /*&nbsp; Flash Bank Map&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/* Port 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( P2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA0, _P2_7, _P2_6, _P2_5, P2_4, P2_3, P2_2, P2_1, P2_0 )<br>
SFR(&nbsp; T2IRQF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA1&nbsp; )&nbsp;&nbsp; /* Timer2 Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2M0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA2&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2M1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA3&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2MOVF0&nbsp;&nbsp; ,&nbsp; 0xA4&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Overflow Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2MOVF1&nbsp;&nbsp; ,&nbsp; 0xA5&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Overflow Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2MOVF2&nbsp;&nbsp; ,&nbsp; 0xA6&nbsp; )&nbsp;&nbsp; /* Timer2 Multiplexed Overflow Register 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2IRQM&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA7&nbsp; )&nbsp;&nbsp; /* Timer2 Interrupt Masks&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/* Interrupt Enable 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( IEN0&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA8, EA, _IEN06, STIE, ENCIE, URX1IE, URX0IE, ADCIE, RFERRIE )<br>
SFR(&nbsp; IP0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xA9&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Priority 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; _SFRAA&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAA&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P0IEN&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAB&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P2IEN&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAC&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; STLOAD&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAD&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Timer Load Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; PMUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAE&nbsp; )&nbsp;&nbsp; /*&nbsp; Power Down Signal MUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1STAT&nbsp;&nbsp;&nbsp; ,&nbsp; 0xAF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>SFR(&nbsp; _SFRB0&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB0&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ENCDI&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB1&nbsp; )&nbsp;&nbsp; /*&nbsp; Encryption/Decryption Input Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ENCDO&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB2&nbsp; )&nbsp;&nbsp; /*&nbsp; Encryption/Decryption Output Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ENCCS&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB3&nbsp; )&nbsp;&nbsp; /*&nbsp; Encryption/Decryption Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ADCCON1&nbsp;&nbsp; ,&nbsp; 0xB4&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Control 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ADCCON2&nbsp;&nbsp; ,&nbsp; 0xB5&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Control 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ADCCON3&nbsp;&nbsp; ,&nbsp; 0xB6&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Control 3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; _SFRB7&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB7&nbsp; )&nbsp;&nbsp; /*&nbsp; reserved&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/*&nbsp; Interrupt Enable 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( IEN1&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB8, _IEN17, _IEN16, P0IE, T4IE, T3IE, T2IE, T1IE, DMAIE )<br>
SFR(&nbsp; IP1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xB9&nbsp; )&nbsp;&nbsp; /*&nbsp; Interrupt Priority 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ADCL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBA&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Data Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ADCH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBB&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Data High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; RNDL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBC&nbsp; )&nbsp;&nbsp; /*&nbsp; Random Number Generator Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; RNDH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBD&nbsp; )&nbsp;&nbsp; /*&nbsp; Random Number Generator High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; SLEEPCMD&nbsp; ,&nbsp; 0xBE&nbsp; )&nbsp;&nbsp; /*&nbsp; Sleep Mode Control Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; RFERRF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xBF&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Error Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/*&nbsp; Interrupt Flags 4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( IRCON&nbsp;&nbsp; ,&nbsp; 0xC0, STIF, _IRCON6, P0IF, T4IF, T3IF, T2IF, T1IF, DMAIF )<br>
SFR(&nbsp; U0DBUF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC1&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U0BAUD&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC2&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T2MSEL&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC3&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplex Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U0UCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC4&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U0GCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC5&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 0 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; CLKCONCMD ,&nbsp; 0xC6&nbsp; )&nbsp;&nbsp; /*&nbsp; Clock Control Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; MEMCTR&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC7&nbsp; )&nbsp;&nbsp; /*&nbsp; Memory System Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>SFR(&nbsp; _SFRC8&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC8&nbsp; )&nbsp;&nbsp; /*&nbsp; not used&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; WDCTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xC9&nbsp; )&nbsp;&nbsp; /*&nbsp; Watchdog Timer Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T3CNT&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCA&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T3CTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCB&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T3CCTL0&nbsp;&nbsp; ,&nbsp; 0xCC&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T3CC0&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCD&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T3CCTL1&nbsp;&nbsp; ,&nbsp; 0xCE&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T3CC1&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xCF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>&nbsp;/*&nbsp; Program Status Word&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( PSW&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD0, CY, AC, F0, RS1, RS0, OV, F1, P )<br>
SFR(&nbsp; DMAIRQ&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD1&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Interrupt Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DMA1CFGL&nbsp; ,&nbsp; 0xD2&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DMA1CFGH&nbsp; ,&nbsp; 0xD3&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address High Byte&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DMA0CFGL&nbsp; ,&nbsp; 0xD4&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DMA0CFGH&nbsp; ,&nbsp; 0xD5&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DMAARM&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD6&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel Arm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; DMAREQ&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD7&nbsp; )&nbsp;&nbsp; /*&nbsp; DMA Channel Start Request and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/*&nbsp; Timers 1/3/4 Interrupt Mask/Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( TIMIF&nbsp;&nbsp; ,&nbsp; 0xD8 , _TIMIF7, T1OVFIM, T4CH1IF, T4CH0IF, T4OVFIF, T3CH1IF, T3CH0IF, T3OVFIF )<br>
SFR(&nbsp; RFD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xD9&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CC0L&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDA&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value Low Byte&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CC0H&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDB&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value High Byte&nbsp; */<br>
SFR(&nbsp; T1CC1L&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDC&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value Low Byte&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CC1H&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDD&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value High Byte&nbsp; */<br>
SFR(&nbsp; T1CC2L&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDE&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value Low Byte&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CC2H&nbsp;&nbsp;&nbsp; ,&nbsp; 0xDF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value High Byte&nbsp; */</p>
<p>SFR(&nbsp; ACC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE0&nbsp; )&nbsp;&nbsp; /*&nbsp; Accumulator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; RFST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE1&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Command Strobe&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CNTL&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE2&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CNTH&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE3&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xE4&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Control And Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CCTL0&nbsp;&nbsp; ,&nbsp; 0xE5&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CCTL1&nbsp;&nbsp; ,&nbsp; 0xE6&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T1CCTL2&nbsp;&nbsp; ,&nbsp; 0xE7&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/*&nbsp; Interrupt Flags 5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT(&nbsp; IRCON2 ,&nbsp; 0xE8, _IRCON27, _IRCON26, _IRCON25, WDTIF, P1IF, UTX1IF, UTX0IF, P2IF )<br>
SFR(&nbsp; RFIRQF0&nbsp;&nbsp; ,&nbsp; 0xE9&nbsp; )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags LSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T4CNT&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xEA&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T4CTL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xEB&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T4CCTL0&nbsp;&nbsp; ,&nbsp; 0xEC&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T4CC0&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xED&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T4CCTL1&nbsp;&nbsp; ,&nbsp; 0xEE&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; T4CC1&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xEF&nbsp; )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>SFR(&nbsp; B&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF0&nbsp; )&nbsp;&nbsp; /*&nbsp; B Register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; PERCFG&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF1&nbsp; )&nbsp;&nbsp; /*&nbsp; Peripheral I/O Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; ADCCFG&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF2&nbsp; )&nbsp;&nbsp; /*&nbsp; ADC Input Configuration (legacy name)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; APCFG&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF2&nbsp; )&nbsp;&nbsp; /*&nbsp; Analog Periferal I/O Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P0SEL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF3&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P1SEL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF4&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P2SEL&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF5&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P1INP&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF6&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P2INP&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF7&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/*&nbsp; USART 1 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFRBIT( U1CSR&nbsp;&nbsp; ,&nbsp; 0xF8, U1MODE, U1RE, U1SLAVE, U1FE, U1ERR, U1RX_BYTE, U1TX_BYTE, U1ACTIVE )<br>
SFR(&nbsp; U1DBUF&nbsp;&nbsp;&nbsp; ,&nbsp; 0xF9&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U1BAUD&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFA&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U1UCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFB&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; U1GCR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFC&nbsp; )&nbsp;&nbsp; /*&nbsp; USART 1 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P0DIR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFD&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 0 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P1DIR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFE&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 1 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
SFR(&nbsp; P2DIR&nbsp;&nbsp;&nbsp;&nbsp; ,&nbsp; 0xFF&nbsp; )&nbsp;&nbsp; /*&nbsp; Port 2 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p><br>
/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Xdata Radio Registers<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/<br>
/* RF core ram */<br>
#define RFCORE_RAM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x6000 )<br>
#define RFCORE_RAM_SZ&nbsp;&nbsp; 1024</p>
<p>/* RF core ram register/general memory page */<br>
#define RFCORE_RAM_PAGE PXREG( 0x6000 )<br>
#define RFCORE_RAM_PAGE_SZ 128</p>
<p>/* FIFO direct access */<br>
#define RXFIFO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x6080 )<br>
#define RXFIFO_SZ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 128<br>
#define TXFIFO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x6100 )<br>
#define TXFIFO_SZ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 128</p>
<p>/* Radio Control Registers */<br>
#define FRMCTRL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6180)<br>
#define RFIRQM0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6181)<br>
#define RFIRQM1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6182)<br>
#define RFERRM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6183)<br>
#define FREQCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6184)<br>
#define FREQTUNE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6185)<br>
#define TXPOWER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6186)<br>
#define TXCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6187)<br>
#define LLESTAT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6188)<br>
#define _XREG6189&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6189)<br>
#define SEMAPHORE0&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618A)<br>
#define SEMAPHORE1&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618B)<br>
#define SEMAPHORE2&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618C)<br>
#define RFSTAT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618D)<br>
#define RSSI&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618E)<br>
#define RFPSRND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x618F)<br>
#define MDMCTRL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6190)<br>
#define MDMCTRL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6191)<br>
#define MDMCTRL2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6192)<br>
#define MDMCTRL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6193)<br>
#define SW_CONF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6194)<br>
#define SW0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6195)<br>
#define SW1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6196)<br>
#define SW2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6197)<br>
#define SW3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6198)<br>
#define SW4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61F8)<br>
#define SW5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61F9)<br>
#define SW6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FA)<br>
#define SW7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FB)<br>
#define FREQEST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x6199)<br>
#define RXCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619A)<br>
#define FSCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619B)<br>
#define _XREG619C&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619C)<br>
#define _XREG619D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619D)<br>
#define _XREG619E&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619E)<br>
#define _XREG619F&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x619F)<br>
#define LNAGAIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A0)<br>
#define AAFGAIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A1)<br>
#define ADCTEST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A2)</p>
<p>#define MDMTEST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A5)<br>
#define MDMTEST1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A6)<br>
#define _XREG61A7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A7)<br>
#define _XREG61A8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A8)<br>
#define ATEST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61A9)<br>
#define RFC_OBS_CTRL0&nbsp; XREG(0x61AE)<br>
#define RFC_OBS_CTRL1&nbsp; XREG(0x61AF)<br>
#define RFC_OBS_CTRL2&nbsp; XREG(0x61B0)<br>
#define LLECTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61B1)<br>
#define TXFILTCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61BC)<br>
#define RFRND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61BF)<br>
#define RFRAMCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C0)<br>
#define RFFDMA0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C3)<br>
#define RFFDMA1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C4)<br>
#define RFFSTATUS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C5)<br>
#define RFFCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C6)<br>
#define RFRXFLEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C8)<br>
#define RFRXFTHRS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61C9)<br>
#define RFRXFWR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CA)<br>
#define RFRXFRD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CB)<br>
#define RFRXFWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CC)<br>
#define RFRXFRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CD)<br>
#define RFRXFSWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CE)<br>
#define RFRXFSRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61CF)<br>
#define RFTXFLEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D0)<br>
#define RFTXFTHRS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D1)<br>
#define RFTXFWR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D2)<br>
#define RFTXFRD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D3)<br>
#define RFTXFWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D4)<br>
#define RFTXFRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D5)<br>
#define RFTXFSWP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D6)<br>
#define RFTXFSRP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61D7)<br>
#define BSP_P0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E0)<br>
#define BSP_P1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E1)<br>
#define BSP_P2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E2)<br>
#define BSP_P3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E3)<br>
#define BSP_D0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E4)<br>
#define BSP_D1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E5)<br>
#define BSP_D2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E6)<br>
#define BSP_D3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E7)<br>
#define BSP_W&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E8)<br>
#define BSP_MODE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61E9)<br>
#define BSP_DATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61EA)<br>
#define DC_I_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FC)<br>
#define DC_I_H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FD)<br>
#define DC_Q_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FE)<br>
#define DC_Q_H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG(0x61FF)</p>
<p><br>
/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Xdata Registers<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/<br>
/* Power-Management Registers */<br>
#define SRCRC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6262 )<br>
&nbsp;<br>
/* Observability Control */<br>
#define OBSSEL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6243 )<br>
#define OBSSEL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6244 )<br>
#define OBSSEL2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6245 )<br>
#define OBSSEL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6246 )<br>
#define OBSSEL4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6247 )<br>
#define OBSSEL5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6248 )<br>
#define TR0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x624B )</p>
<p>/* Chip Identification */<br>
#define CHVER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6249 )<br>
#define CHIPID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x624A )</p>
<p>/* Debug Interface DMA Write to Flash */<br>
#define DBGDATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6260 )</p>
<p>/* Flash Controller */<br>
#define FCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6270 )<br>
#define FADDRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6271 )<br>
#define FADDRH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6272 )<br>
#define FWDATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6273 )<br>
#define FWT_HSOSC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6274 )<br>
#define FWT_XOSC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6275 )</p>
<p>/* Chip Information */<br>
#define CHIPINFO0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6276 )<br>
#define CHIPINFO1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6277 )</p>
<p>/* IR Generation Control */<br>
#define IRCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6281 )</p>
<p>/* Clock Loss Detector */<br>
#define CLD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6290 )</p>
<p>/* Timer 1 Channels (only mapped as XREG) */<br>
#define T1CCTL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A3 )<br>
#define T1CCTL4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A4 )<br>
#define T1CC3L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AC )<br>
#define T1CC3H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AD )<br>
#define T1CC4L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AE )<br>
#define T1CC4H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AF )<br>
/* Definition which includes channels represented in SFR (additional XREG mapping of SFR) */<br>
#define XX_T1CCTL0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A0 )<br>
#define XX_T1CCTL1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A1 )<br>
#define XX_T1CCTL2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A2 )<br>
#define XX_T1CCTL3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A3 )<br>
#define XX_T1CCTL4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A4 )<br>
#define XX_T1CC0L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A6 )<br>
#define XX_T1CC0H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A7 )<br>
#define XX_T1CC1L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A8 )<br>
#define XX_T1CC1H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62A9 )<br>
#define XX_T1CC2L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AA )<br>
#define XX_T1CC2H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AB )<br>
#define XX_T1CC3L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AC )<br>
#define XX_T1CC3H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AD )<br>
#define XX_T1CC4L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AE )<br>
#define XX_T1CC4H&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62AF )<br>
/* Pointers for array access */<br>
#define P_T1CCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x62A0 )<br>
#define P_T1CC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x62A6 )</p>
<p>/* Sleep Timer Capture Control */<br>
#define STCC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B0 )<br>
#define STCS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B1 )<br>
#define STCV0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B2 )<br>
#define STCV1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B3 )<br>
#define STCV2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62B4 )</p>
<p>/* Op.Amp. Control */<br>
#define OPAMPMC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x61AD )<br>
#define OPAMPC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62C0 )<br>
#define OPAMPS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62C1 )</p>
<p>/* Analog Comparator Control */<br>
#define CMPCTL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x62D0 )</p>
<p>/* I2C */<br>
#define I2CCFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6230 )<br>
#define I2CSTAT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6231 )<br>
#define I2CDATA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6232 )<br>
#define I2CADDR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6233 )<br>
#define I2CWC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6234 )<br>
#define I2CIO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6235 )</p>
<p>/* Other */<br>
#define IVCTRL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x6265 )</p>
<p>/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Xdata Mapped SFRs<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/</p>
<p>/*<br>
&nbsp;*&nbsp;&nbsp; Most SFRs are also accessible through XDATA address space.&nbsp; The register definitions for<br>
&nbsp;*&nbsp;&nbsp; this type of access are listed below.&nbsp; The register names are identical to the SFR names<br>
&nbsp;*&nbsp;&nbsp; but with the prefix X_ to denote an XDATA register.<br>
&nbsp;*<br>
&nbsp;*&nbsp;&nbsp; Some SFRs are not accessible through XDATA space.&nbsp; For clarity, entries are included for these<br>
&nbsp;*&nbsp;&nbsp; registers.&nbsp; They have a prefix of _NA to denote "not available."<br>
&nbsp;*<br>
&nbsp;*&nbsp;&nbsp; For register descriptions, refer to the actual SFR declartions elsewhere in this file.<br>
&nbsp;*/</p>
<p>#define X_P0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7080 )&nbsp;&nbsp; /*&nbsp; Port 0. NOTE! Read-only access from XREG.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define _NA_SP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7081 )<br>
#define _NA_DPL0&nbsp;&nbsp;&nbsp; XREG( 0x7082 )<br>
#define _NA_DPH0&nbsp;&nbsp;&nbsp; XREG( 0x7083 )<br>
#define _NA_DPL1&nbsp;&nbsp;&nbsp; XREG( 0x7084 )<br>
#define _NA_DPH1&nbsp;&nbsp;&nbsp; XREG( 0x7085 )<br>
#define X_U0CSR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7086 )&nbsp;&nbsp; /*&nbsp; USART 0 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define _NA_PCON&nbsp;&nbsp;&nbsp; XREG( 0x7087 )</p>
<p>#define _NA_TCON&nbsp;&nbsp;&nbsp; XREG( 0x7088 )<br>
#define X_P0IFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7089 )&nbsp;&nbsp; /*&nbsp; Port 0 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P1IFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708A )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P2IFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708B )&nbsp;&nbsp; /*&nbsp; Port 2 Interrupt Status Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_PICTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708C )&nbsp;&nbsp; /*&nbsp; Port Interrupt Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P1IEN&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708D )&nbsp;&nbsp; /*&nbsp; Port 1 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define _NA_SFR8E&nbsp;&nbsp; XREG( 0x708E )<br>
#define X_P0INP&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x708F )&nbsp;&nbsp; /*&nbsp; Port 0 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define X_P1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7090 )&nbsp;&nbsp; /*&nbsp; Port 1. NOTE! Read-only access from XREG.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_RFIRQF1&nbsp;&nbsp; XREG( 0x7091 )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags MSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define _NA_DPS&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7092 )<br>
#define X_MPAGE&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7093 )&nbsp;&nbsp; /*&nbsp; Memory Page Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2CTRL&nbsp;&nbsp;&nbsp; XREG( 0x7094 )&nbsp;&nbsp; /*&nbsp; Timer2 Control Register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ST0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7095 )&nbsp;&nbsp; /*&nbsp; Sleep Timer 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ST1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7096 )&nbsp;&nbsp; /*&nbsp; Sleep Timer 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ST2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x7097 )&nbsp;&nbsp; /*&nbsp; Sleep Timer 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_S0CON&nbsp;&nbsp; XREG( 0x7098 )<br>
#define _NA_SFR99&nbsp;&nbsp; XREG( 0x7099 )<br>
#define _NA_IEN2&nbsp;&nbsp;&nbsp; XREG( 0x709A )<br>
#define _NA_S1CON&nbsp;&nbsp; XREG( 0x709B )<br>
#define X_T2CSPCFG&nbsp; XREG( 0x709C )&nbsp;&nbsp; /*&nbsp; Timer2 CSP Interface Configuration (legacy name)&nbsp;&nbsp; */<br>
#define X_T2EVTCFG&nbsp; XREG( 0x709C )&nbsp;&nbsp; /*&nbsp; Timer2 Event Output Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_SLEEPSTA&nbsp; XREG( 0x709D )&nbsp;&nbsp; /*&nbsp; Sleep Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_CLKCONSTA XREG( 0x709E )&nbsp;&nbsp; /*&nbsp; Clock Control Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_FMAP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x709F )&nbsp;&nbsp; /*&nbsp; Flash Bank Map&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define X_P2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A0 )&nbsp;&nbsp; /*&nbsp; Port 2. NOTE! Read-only access from XREG.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2IRQF&nbsp;&nbsp;&nbsp; XREG( 0x70A1 )&nbsp;&nbsp; /*&nbsp; Timer2 Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2M0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A2 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2M1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A3 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2MOVF0&nbsp;&nbsp; XREG( 0x70A4 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Overflow Register 0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2MOVF1&nbsp;&nbsp; XREG( 0x70A5 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Overflow Register 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2MOVF2&nbsp;&nbsp; XREG( 0x70A6 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplexed Overflow Register 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2IRQM&nbsp;&nbsp;&nbsp; XREG( 0x70A7 )&nbsp;&nbsp; /*&nbsp; Timer2 Interrupt Mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_IEN0&nbsp;&nbsp;&nbsp; XREG( 0x70A8 )<br>
#define _NA_IP0&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70A9 )<br>
#define _NA_SFRAA&nbsp;&nbsp; XREG( 0x70AA )<br>
#define X_P0IEN&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70AB )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P2IEN&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70AC )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_STLOAD&nbsp;&nbsp;&nbsp; XREG( 0x70AD )&nbsp;&nbsp; /*&nbsp; Sleep Timer Load Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_PMUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70AE )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1STAT&nbsp;&nbsp;&nbsp; XREG( 0x70AF )&nbsp;&nbsp; /*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_SFRB0&nbsp;&nbsp; XREG( 0x70A8 )<br>
#define X_ENCDI&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B1 )&nbsp;&nbsp; /*&nbsp; Encryption Input Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ENCDO&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B2 )&nbsp;&nbsp; /*&nbsp; Encryption Output Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ENCCS&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B3 )&nbsp;&nbsp; /*&nbsp; Encryption Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ADCCON1&nbsp;&nbsp; XREG( 0x70B4 )&nbsp;&nbsp; /*&nbsp; ADC Control 1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ADCCON2&nbsp;&nbsp; XREG( 0x70B5 )&nbsp;&nbsp; /*&nbsp; ADC Control 2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ADCCON3&nbsp;&nbsp; XREG( 0x70B6 )&nbsp;&nbsp; /*&nbsp; ADC Control 3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define _NA_SFRB7&nbsp;&nbsp; XREG( 0x70B7 )</p>
<p>#define _NA_IEN1&nbsp;&nbsp;&nbsp; XREG( 0x70B8 )<br>
#define _NA_IP1&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70B9 )<br>
#define X_ADCL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BA )&nbsp;&nbsp; /*&nbsp; ADC Data Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ADCH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BB )&nbsp;&nbsp; /*&nbsp; ADC Data High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_RNDL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BC )&nbsp;&nbsp; /*&nbsp; Random Register Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_RNDH&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70BD )&nbsp;&nbsp; /*&nbsp; Random Register High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_SLEEPCMD&nbsp; XREG( 0x70BE )&nbsp;&nbsp; /*&nbsp; Sleep Mode Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_RFERRF&nbsp;&nbsp;&nbsp; XREG( 0x70BF )&nbsp;&nbsp; /*&nbsp; RF Error Interrupt Flags&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_IRCON&nbsp;&nbsp; XREG( 0x70C0 )<br>
#define X_U0DBUF&nbsp;&nbsp;&nbsp; XREG( 0x70C1 )&nbsp;&nbsp; /*&nbsp; USART 0 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U0BAUD&nbsp;&nbsp;&nbsp; XREG( 0x70C2 )&nbsp;&nbsp; /*&nbsp; USART 0 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T2MSEL&nbsp;&nbsp;&nbsp; XREG( 0x70C3 )&nbsp;&nbsp; /*&nbsp; Timer2 Multiplex Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U0UCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70C4 )&nbsp;&nbsp; /*&nbsp; USART 0 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U0GCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70C5 )&nbsp;&nbsp; /*&nbsp; USART 0 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_CLKCONCMD XREG( 0x70C6 )&nbsp;&nbsp; /*&nbsp; Clock Control Command&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_MEMCTR&nbsp;&nbsp;&nbsp; XREG( 0x70C7 )&nbsp;&nbsp; /*&nbsp; Memory Arbiter Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_SFRC8&nbsp;&nbsp; XREG( 0x70C8 )<br>
#define X_WDCTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70C9 )&nbsp;&nbsp; /*&nbsp; Watchdog Timer Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T3CNT&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CA )&nbsp;&nbsp; /*&nbsp; Timer 3 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T3CTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CB )&nbsp;&nbsp; /*&nbsp; Timer 3 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T3CCTL0&nbsp;&nbsp; XREG( 0x70CC )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T3CC0&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CD )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T3CCTL1&nbsp;&nbsp; XREG( 0x70CE )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T3CC1&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70CF )&nbsp;&nbsp; /*&nbsp; Timer 3 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_PSW&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70D0 )<br>
#define X_DMAIRQ&nbsp;&nbsp;&nbsp; XREG( 0x70D1 )&nbsp;&nbsp; /*&nbsp; DMA Interrupt Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_DMA1CFGL&nbsp; XREG( 0x70D2 )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_DMA1CFGH&nbsp; XREG( 0x70D3 )&nbsp;&nbsp; /*&nbsp; DMA Channel 1-4 Configuration Address High Byte&nbsp;&nbsp;&nbsp; */<br>
#define X_DMA0CFGL&nbsp; XREG( 0x70D4 )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address Low Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_DMA0CFGH&nbsp; XREG( 0x70D5 )&nbsp;&nbsp; /*&nbsp; DMA Channel 0 Configuration Address High Byte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_DMAARM&nbsp;&nbsp;&nbsp; XREG( 0x70D6 )&nbsp;&nbsp; /*&nbsp; DMA Channel Arm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_DMAREQ&nbsp;&nbsp;&nbsp; XREG( 0x70D7 )&nbsp;&nbsp; /*&nbsp; DMA Channel Start Request and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define X_TIMIF&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70D8 )&nbsp;&nbsp; /*&nbsp; Timers 1/3/4 Interrupt Mask/Flag&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_RFD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70D9 )&nbsp;&nbsp; /*&nbsp; RF Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CC0L&nbsp;&nbsp;&nbsp; XREG( 0x70DA )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value Low Byte&nbsp;&nbsp; */<br>
#define X_T1CC0H&nbsp;&nbsp;&nbsp; XREG( 0x70DB )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Value High Byte&nbsp; */<br>
#define X_T1CC1L&nbsp;&nbsp;&nbsp; XREG( 0x70DC )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value Low Byte&nbsp;&nbsp; */<br>
#define X_T1CC1H&nbsp;&nbsp;&nbsp; XREG( 0x70DD )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Value High Byte&nbsp; */<br>
#define X_T1CC2L&nbsp;&nbsp;&nbsp; XREG( 0x70DE )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value Low Byte&nbsp;&nbsp; */<br>
#define X_T1CC2H&nbsp;&nbsp;&nbsp; XREG( 0x70DF )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Value High Byte&nbsp; */</p>
<p>#define _NA_ACC&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70E0 )<br>
#define X_RFST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70E1 )&nbsp;&nbsp; /*&nbsp; RF Command Strobe&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CNTL&nbsp;&nbsp;&nbsp; XREG( 0x70E2 )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter Low&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CNTH&nbsp;&nbsp;&nbsp; XREG( 0x70E3 )&nbsp;&nbsp; /*&nbsp; Timer 1 Counter High&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70E4 )&nbsp;&nbsp; /*&nbsp; Timer 1 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CCTL0&nbsp;&nbsp; XREG( 0x70E5 )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CCTL1&nbsp;&nbsp; XREG( 0x70E6 )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T1CCTL2&nbsp;&nbsp; XREG( 0x70E7 )&nbsp;&nbsp; /*&nbsp; Timer 1 Channel 2 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_IRCON2&nbsp; XREG( 0x70E8 )<br>
#define X_RFIRQF0&nbsp;&nbsp; XREG( 0x70E9 )&nbsp;&nbsp; /*&nbsp; RF Interrupt Flags MSB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T4CNT&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70EA )&nbsp;&nbsp; /*&nbsp; Timer 4 Counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T4CTL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70EB )&nbsp;&nbsp; /*&nbsp; Timer 4 Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T4CCTL0&nbsp;&nbsp; XREG( 0x70EC )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T4CC0&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70ED )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 0 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T4CCTL1&nbsp;&nbsp; XREG( 0x70EE )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_T4CC1&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70EF )&nbsp;&nbsp; /*&nbsp; Timer 4 Channel 1 Capture/Compare Value&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define _NA_B&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F0 )<br>
#define X_PERCFG&nbsp;&nbsp;&nbsp; XREG( 0x70F1 )&nbsp;&nbsp; /*&nbsp; Peripheral Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_ADCCFG&nbsp;&nbsp;&nbsp; XREG( 0x70F2 )&nbsp;&nbsp; /*&nbsp; ADC Input Configuration (legacy name)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_APCFG&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F2 )&nbsp;&nbsp; /*&nbsp; Analog Periferal I/O Configuration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P0SEL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F3 )&nbsp;&nbsp; /*&nbsp; Port 0 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P1SEL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F4 )&nbsp;&nbsp; /*&nbsp; Port 1 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P2SEL&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F5 )&nbsp;&nbsp; /*&nbsp; Port 2 Function Select&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P1INP&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F6 )&nbsp;&nbsp; /*&nbsp; Port 1 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P2INP&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F7 )&nbsp;&nbsp; /*&nbsp; Port 2 Input Mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>#define X_U1CSR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70F8 )&nbsp;&nbsp; /*&nbsp; USART 1 Control and Status&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U1DBUF&nbsp;&nbsp;&nbsp; XREG( 0x70F9 )&nbsp;&nbsp; /*&nbsp; USART 1 Receive/Transmit Data Buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U1BAUD&nbsp;&nbsp;&nbsp; XREG( 0x70FA )&nbsp;&nbsp; /*&nbsp; USART 1 Baud Rate Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U1UCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FB )&nbsp;&nbsp; /*&nbsp; USART 1 UART Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_U1GCR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FC )&nbsp;&nbsp; /*&nbsp; USART 1 Generic Control&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P0DIR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FD )&nbsp;&nbsp; /*&nbsp; Port 0 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P1DIR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FE )&nbsp;&nbsp; /*&nbsp; Port 1 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define X_P2DIR&nbsp;&nbsp;&nbsp;&nbsp; XREG( 0x70FF )&nbsp;&nbsp; /*&nbsp; Port 2 Direction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */</p>
<p>/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Flash<br>
&nbsp;* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/<br>
#define P_INFOPAGE&nbsp; PXREG( 0x7800 )&nbsp; /* Pointer to Start of Flash Information Page&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<br>
#define P_XBANK&nbsp;&nbsp;&nbsp;&nbsp; PXREG( 0x8000 )&nbsp; /* Pointer to Start of Selectable Flash Bank (XBANK)&nbsp;&nbsp; */</p>
<p>/* ------------------------------------------------------------------------------------------------<br>
&nbsp;*/</p>
<p>#ifdef __IAR_SYSTEMS_ICC__<br>
#pragma language=default<br>
#endif</p>
<p>/**************************************************************************************************<br>
&nbsp;*/<br>
#endif</p>
<p><br>
&nbsp;</p>
						</dd></dl>
		<script type="text/javascript">
		<!--
		$(function(){
		  $('#Article img').LoadImage(true, 630, 560,'http://www.2cto.com/statics/images/s_nopic.gif');    
		})
		
		//-->
		</script>
	<div id="pages" class="box_body">	</div>
	<dl style="width:650px;height:100px;padding-top:10px;float:left;padding-left:10px">
		<dd><script type="text/javascript">BAIDU_CLB_fillSlot("771048");</script></dd>
	</dl>
	<dl class="box_Nsc">
		<dd class="lcopy"><a class="ckcopy" onclick="copyToClipBoard()">点击复制链接 与好友分享!</a><a class="ckhome" href="http://www.2cto.com/">回本站首页</a></dd>
		<script> 
		function copyToClipBoard(){ 
		var clipBoardContent=document.title + '\r\n' + document.location; 
		clipBoardContent+='\r\n'; 
		window.clipboardData.setData("Text",clipBoardContent); 
		alert("恭喜您！复制成功"); 
		} 
		</script>

		<div class="Article-Tool">
  <div class="bdsharebuttonbox"><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_more" data-cmd="more"></a><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_qzone" data-cmd="qzone" title="分享到QQ空间"></a><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_tsina" data-cmd="tsina" title="分享到新浪微博"></a><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_tqq" data-cmd="tqq" title="分享到腾讯微博"></a><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_weixin" data-cmd="weixin" title="分享到微信"></a><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_renren" data-cmd="renren" title="分享到人人网"></a><a href="http://www.2cto.com/kf/201304/205936.html#" class="bds_mshare" data-cmd="mshare" title="分享到一键分享"></a></div>
<script>window._bd_share_config={"common":{"bdSnsKey":{},"bdText":"","bdMini":"2","bdMiniList":false,"bdPic":"","bdStyle":"0","bdSize":"24"},"share":{}};with(document)0[(getElementsByTagName('head')[0]||body).appendChild(createElement('script')).src='http://bdimg.share.baidu.com/static/api/js/share.js?v=89860593.js?cdnversion='+~(-new Date()/36e5)];</script>
                                
	  </div>

		
		
		<dd class="bbstt">您对本文章有什么意见或着疑问吗？请到<a href="http://bbs.2cto.com/">论坛讨论</a>您的关注和建议是我们前行的参考和动力&nbsp;&nbsp; </dd>
	</dl>
	<dl class="box_NPre">
		<dd class="TLineX"><strong>上一篇：</strong><a href="http://www.2cto.com/kf/201304/205819.html">enq: US - contention related to undo segments </a></dd>
		<dd><strong>下一篇：</strong><a href="http://www.2cto.com/kf/201304/205946.html">SDWebImage 加载网络图片 </a></dd>
	</dl>
	<dl class="linetb"></dl>
	<dl class="about"><dd>相关文章</dd></dl>
				<div class="alistline"><a href="http://www.2cto.com/kf/201008/56575.html" target="blank">rti文件转rt工具</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201010/75761.html" target="blank">2010年10月编程排行榜：Objective-C挺</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201011/77680.html" target="blank">2010年11月编程排行榜：Objective-C热</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201012/79944.html" target="blank">Tiobe发布2010年12月开发语言排名</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201101/81890.html" target="blank">Tiobe公布2010年度编程语言</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201104/89259.html" target="blank">为Activity添加Intent Filter所要考虑</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201107/95045.html" target="blank">WCF权限控制从两个重要的概念谈起：Id</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201107/95683.html" target="blank">document、location、body 属性方法</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201107/96037.html" target="blank">7月编程语言排行榜,Objective-C将成为</a></div>
			<div class="alistline"><a href="http://www.2cto.com/kf/201111/110591.html" target="blank">IOS开发笔记 (2) ---objective c 入门</a></div>
			<dl class="linetb"></dl>
	<dl style="width:650px;height:70px;padding-top:10px;float:left;padding-left:10px">
		<dd><script type="text/javascript">BAIDU_CLB_fillSlot("182716");</script></dd>
	</dl>

	<dl style="width:650px;float:left;padding-left:10px">
		<dd><script type="text/javascript">BAIDU_CLB_fillSlot("517916");</script></dd>
	</dl>
	<dl class="linetb"></dl>
	<dl class="about"><dd>图文推荐</dd></dl>
	<div class="picbox">
						<dl class="wbox">
			<dd class="npicbox"><a target="_blank" href="http://www.2cto.com/kf/201412/357909.html"><img src="./TI CC2541.h for IAR_files/thumb_126_90_20141204090100163.png" width="126" height="90" border="0"></a></dd>
			<dd class="npictext"><a href="http://www.2cto.com/kf/201412/357909.html">16. Dubbo原理解析-</a></dd>
		</dl>
				<dl class="wbox">
			<dd class="npicbox"><a target="_blank" href="http://www.2cto.com/kf/201410/344913.html"><img src="./TI CC2541.h for IAR_files/nopic.gif" width="126" height="90" border="0"></a></dd>
			<dd class="npictext"><a href="http://www.2cto.com/kf/201410/344913.html">Chrome扩展,应用开发</a></dd>
		</dl>
				<dl class="wbox">
			<dd class="npicbox"><a target="_blank" href="http://www.2cto.com/kf/201407/317202.html"><img src="./TI CC2541.h for IAR_files/thumb_126_90_20140715112715375.jpg" width="126" height="90" border="0"></a></dd>
			<dd class="npictext"><a href="http://www.2cto.com/kf/201407/317202.html">跨平台移动框架iMAG开</a></dd>
		</dl>
				<dl class="wbox">
			<dd class="npicbox"><a target="_blank" href="http://www.2cto.com/kf/201407/314811.html"><img src="./TI CC2541.h for IAR_files/thumb_126_90_1404704281821.jpg" width="126" height="90" border="0"></a></dd>
			<dd class="npictext"><a href="http://www.2cto.com/kf/201407/314811.html">2014年7月编程语言排</a></dd>
		</dl>
					</div>
	

<!--高速版，加载速度快，使用前需测试页面的兼容性-->
<a id="changyan_area"></a><div id="SOHUCS" style="width: 650px; height: auto;"><div id="SOHU_MAIN"><div id="SOHU-comment-main" class="sohu-comment-wrapper"><div id="article_info_sohu">        <div class="reset-g clear-g section-title-w  section-title-logoutStyle">
            <div class="title-join-w">
                <div class="join-wrap-w join-wrap-b"><strong class="wrap-name-w wrap-name-b">我有话说</strong><span class="wrap-join-w wrap-join-b">(<em class="join-strong-gw join-strong-bg">0</em><span node-type="involved">人参与</span><i class="gap-b">，</i><em class="join-strong-gw join-strong-bg">0</em><span node-type="comments">条评论</span>)</span></div>
            </div>
            <div class="title-user-w">
                <div node-type="sohu-pact" class="title-link-w" style="display: none;"><a href="http://zt.pinglun.sohu.com/s2014/sljyhgy/index.shtml" target="_blank">搜狐“我来说两句”用户公约</a></div>
            </div>
        </div>
        </div><div id="login_sohu"></div><div id="comment_sohu"><div class="reset-g section-cbox-w"><div style="width:1px;height:1px;overflow:hidden;"><img src="./TI CC2541.h for IAR_files/vcode.jpg" style="visibility:hidden;width:1px;height:1px;"></div><div class="clear-g cbox-block-w">
            <div class="block-head-w">
                <div class="head-img-w">
                                        <a node-type="user-avatar" href="javascript:void(0)" target="_self"><img src="./TI CC2541.h for IAR_files/pic42_null.gif" onerror="SOHUCS.isImgErr(this)" width="42" height="42" alt=""></a>
                    </div>
                <!--
                                <div class="head-gold-w"><a href="javascript:void(0)">金币</a></div>
                -->
            </div>
        <div class="block-post-w"><div class="post-default-w post-default-b"><div class="clear-g default-wrap-w"><input type="text" name="" value="来说两句吧..." class="wrap-text-f "><button class="btn-fw btn-bf single-btn-bf">发布</button></div></div></div></div><div node-type="prompt-no-privilege" class="cbox-prompt-w" style="display: none;">
            <span class="prompt-empty-w prompt-empty-b">等级不够，发表评论升至指定级别才能获得该特权。详情请参见<a node-type="privilege-intro" href="javascript:;">等级说明</a>。</span>
        </div></div></div><div id="list_sort_sohu"></div><div id="list_sohu" topicid="502555435">
        <div class="reset-g section-list-w">
            <div class="list-comment-empty-w">
                <div class="empty-prompt-w"><span class="prompt-null-w prompt-null-b">还没有评论，快来抢沙发吧！</span></div>
            </div>
        </div></div><div id="list_hot">            <div class="reset-g section-newslist-w">
                <div class="newslist-title-w"><h3 class="title-name-w">热评话题</h3></div>
                <div class="newslist-conts-w clear-g">
                    <ul class="conts-col conts-col-1 clear-g">
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:left;"><a index="0" href="http://www.2cto.com/News/200411/2705.html" target="_blank" title="一篇支持盗版的非常有力度的文章 - 其他资讯 - 红黑联盟">一篇支持盗版的非常有力度的文章 - 其<span class="hot"></span></a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:right;"><a index="1" href="http://www.2cto.com/qq/201303/198871.html" target="_blank" title="为了下一代，姐要谈恋爱 - 个性签名 - 红黑联盟">为了下一代，姐要谈恋爱 - 个性签名 <span class="hot"></span></a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:left;"><a index="2" href="http://www.2cto.com/kf/201311/255899.html" target="_blank" title="Android系统中的若干安全漏洞 - 其他综合 - 红黑联盟">Android系统中的若干安全漏洞 - 其他<span class="hot"></span></a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:right;"><a index="3" href="http://www.2cto.com/QQ/201303/197603.html" target="_blank" title="散落在巴黎铁塔A樱花 - qq头像图片_男生|女生|情侣|个性头像|非主流头像|空间头头像 - 红黑联盟">散落在巴黎铁塔A樱花 - qq头像图片</a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:left;"><a index="4" href="http://www.2cto.com/QQ/201304/200340.html" target="_blank" title="我严重怀疑你脑子短路 - qq头像图片_男生|女生|情侣|个性头像|非主流头像|空间头头像 - 红黑联盟">我严重怀疑你脑子短路 - qq头像图片</a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:right;"><a index="5" href="http://www.2cto.com/News/201408/328214.html" target="_blank" title="男子一天接“呼死你”近万个电话 付钱才会停 - 安全资讯 - 红黑联盟">男子一天接“呼死你”近万个电话 付钱</a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:left;"><a index="6" href="http://www.2cto.com/weixin/201503/383571.html" target="_blank" title="微信朋友圈：已成为随手转发的“舆论场”吗 - 微信学院：微信及微信公众平台营销技巧和开发技术 - 红黑联盟">微信朋友圈：已成为随手转发的“舆论</a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:right;"><a index="7" href="http://zz.2cto.com/201501/374312.html" target="_blank" title="阿里网商银行预计5月份开张 将不设线下网点 - 其他综合 - 红黑联盟">阿里网商银行预计5月份开张 将不设线</a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:left;"><a index="8" href="http://www.2cto.com/qq/201411/351749.html" target="_blank" title="今夜无眠且难以入睡 - QQ空间留言代码 - 红黑联盟">今夜无眠且难以入睡 - QQ空间留言代码</a></li>
                                                    <li style="width:280px;white-space:nowrap;overflow:hidden;float:right;"><a index="9" href="http://www.2cto.com/px/201110/108122.html" target="_blank" title="2012计算机等级一级MSoffice试题（31） - OFFICE - 红黑联盟">2012计算机等级一级MSoffice试题（31</a></li>
                        </ul>
                </div>
            </div></div><div id="page_sohu"></div><div id="more_list_sohu"></div><div id="powerby_sohu">        <div class="reset-g section-service-w">
            <div class="service-wrap-w service-wrap-b"><a node-type="powered-by" href="http://changyan.sohu.com/?from=changyan" target="_blank">畅言</a></div>
        </div></div></div></div></div>
<script>
  (function(){
    var appid = 'cyrBEfE7C',
    conf = 'prod_830794cf494da8b808afb2994cfe0fee';
    var doc = document,
    s = doc.createElement('script'),
    h = doc.getElementsByTagName('head')[0] || doc.head || doc.documentElement;
    s.type = 'text/javascript';
    s.charset = 'utf-8';
    s.src =  'http://assets.changyan.sohu.com/upload/changyan.js?conf='+ conf +'&appid=' + appid;
    h.insertBefore(s,h.firstChild);
    window.SCS_NO_IFRAME = true;
  })()
</script> 


	<dl style="width:650px;float:left;padding-left:10px">
		<dd><script type="text/javascript">BAIDU_CLB_fillSlot("771057");</script></dd>
	</dl>
	</div>
	<div class="box_right">
		<div style="float:left;width:300px;background:white;padding-left:10px;height:250px">
			<a target="_blank" href="http://vip.2cto.com/"><img src="http://www.2cto.com/adv/300-250.gif" width="300" height="250" style="display: none !important;"></a></div>
		<div class="box_right_line"><div class="xline"></div></div>
		<div class="box_right_box">
			<dl class="bTitle"><dd onmousemove="m_tab(1)" id="indexW" class="tablinkschecked">排行</dd><dd onmousemove="m_tab(2)" id="hotW" class="tablinkscheck">热门</dd></dl>
		</div>
		<div class="box_right_box">
			<div class="paddingbox">
				<dl class="index" id="index">
					<dd class="picline"></dd>
															<dd class="list">281 | <a target="_blank" title="JavaScript" href="http://www.2cto.com/kf/201401/275070.html">JavaScript</a></dd>
										<dd class="list">172 | <a target="_blank" title="jQuery经典面试题及答案精选" href="http://www.2cto.com/kf/201409/332237.html">jQuery经典面试题及答案精选</a></dd>
										<dd class="list">144 | <a target="_blank" title="微信公众平台接入Java实例，结合BAE" href="http://www.2cto.com/kf/201405/299487.html">微信公众平台接入Java实例，结合BAE</a></dd>
										<dd class="list">144 | <a target="_blank" title="HTML5实战与剖析之触摸事件(touchstart、touchmove和touchend)" href="http://www.2cto.com/kf/201402/276737.html">HTML5实战与剖析之触摸事件(touchstar</a></dd>
										<dd class="list">132 | <a target="_blank" title="Android应用中使用百度地图API定位自己的位置（二）" href="http://www.2cto.com/kf/201406/305878.html">Android应用中使用百度地图API定位自己</a></dd>
										<dd class="list">114 | <a target="_blank" title="(一) Android WebView是什么？" href="http://www.2cto.com/kf/201410/344172.html">(一) Android WebView是什么？</a></dd>
										<dd class="list">108 | <a target="_blank" title="ios 设置状态栏背景颜色" href="http://www.2cto.com/kf/201410/342382.html">ios 设置状态栏背景颜色</a></dd>
										<dd class="list">107 | <a target="_blank" title="iOS 蓝牙使用小结 bluetooth" href="http://www.2cto.com/kf/201403/283412.html">iOS 蓝牙使用小结 bluetooth</a></dd>
														</dl>
				<dl class="index" id="hot" style="display:none">
					<dd class="picline"></dd>
															<dd class="list"><a target="_blank" title="[Android开发那点破事]解决android.os.NetworkOnMainThreadException" href="http://www.2cto.com/kf/201402/281526.html">[Android开发那点破事]解决android.os</a></dd>
										<dd class="list"><a target="_blank" title="netty vs mina" href="http://www.2cto.com/kf/201208/147714.html">netty vs mina</a></dd>
										<dd class="list"><a target="_blank" title="Android自定义View的实现方法，带你一步步深入了解View(四)" href="http://www.2cto.com/kf/201401/274740.html">Android自定义View的实现方法，带你一</a></dd>
										<dd class="list"><a target="_blank" title="Unable to execute dex: Java heap space 解决方案（如何为eclipse.int 添加内存）" href="http://www.2cto.com/kf/201111/111985.html">Unable to execute dex: Java he</a></dd>
										<dd class="list"><a target="_blank" title="The import javax.servlet cannot be resolved" href="http://www.2cto.com/kf/201212/176868.html">The import javax.servlet cannot </a></dd>
										<dd class="list"><a target="_blank" title="解决Sublime Text 2中文显示乱码问题" href="http://www.2cto.com/kf/201302/189393.html">解决Sublime Text 2中文显示乱码问题</a></dd>
										<dd class="list"><a target="_blank" title="LayoutInflater和inflate()方法的用法 " href="http://www.2cto.com/kf/201205/131136.html">LayoutInflater和inflate()方法的用法 </a></dd>
										<dd class="list"><a target="_blank" title="AndroidUI--SlidingMenu使用例子" href="http://www.2cto.com/kf/201312/261953.html">AndroidUI--SlidingMenu使用例子</a></dd>
														</dl>
			</div>
			<script type="text/javascript">
			<!--
				function m_tab(index)
				{
					if (index == 1){
						document.getElementById("indexW").className = "tablinkschecked";
						document.getElementById("hotW").className = "tablinkscheck";
						document.getElementById("index").style.display = "block";
						document.getElementById("hot").style.display = "none";
					}
					else{
						document.getElementById("hotW").className = "tablinkschecked";
						document.getElementById("indexW").className = "tablinkscheck";
						document.getElementById("index").style.display = "none";
						document.getElementById("hot").style.display = "block";
					}
				}
			//-->
			</script>
		</div>
		<div class="rightlineT"><div class="rxline"></div></div>
		<div style="float:left;width:300px;background:white;padding-left:10px;height:60px">
				<!-- 广告位：内容页右侧小广告位 -->
			<script type="text/javascript">BAIDU_CLB_fillSlot("406189");</script>
		</div>
<div class="rightlineT"><div class="rxline"></div></div>
		<div style="float:left;width:300px;background:white;padding-left:10px;height:80px">
				<!-- 广告位：内容页右侧小广告位 -->
			<script type="text/javascript">BAIDU_CLB_fillSlot("703749");</script>
		</div>
		<div class="rightlineNo"></div>
		<div class="box_right_box">
			<dl class="bTitle borT"><dd class="newarc"></dd></dl>
		</div>
		<div class="box_right_box">
			<div class="paddingbox">
				<dl class="index">
					<iframe frameborder="0" name="Iframe1" src="./TI CC2541.h for IAR_files/index.html" width="100%" height="200">
				您的浏览器不支持嵌入式框架，或者当前配置为不显示嵌入式框架。
			</iframe>
				</dl>
			</div>
		</div>
                                <div class="rightlineT"><div class="rxline"></div></div>

		<div style="float:left;width:300px;background:white;padding-left:10px;height:250px"><script type="text/javascript">BAIDU_CLB_fillSlot("182692");</script> </div>
		<div class="box_right_line"><div class="xline"></div></div>
		<div class="box_right_box">
			<dl class="bTitle">
				<dd onmousemove="m_tabs(1)" id="ArticlesW" class="tablinkschecked">文章</dd>
				<dd onmousemove="m_tabs(2)" id="DownW" class="tablinkscheck">下载</dd>
				<dd onmousemove="m_tabs(3)" id="BookW" class="tablinkscheck">读书</dd>
			</dl>
		</div>
		<div class="box_right_box">
			<div class="paddingbox">
				<dl class="index" id="Articles">
					<dd class="picline"></dd>
															<dd class="list">・&nbsp;<a target="_blank" title="Win2000下关闭无用端口" href="http://www.2cto.com/Article/200410/1.html">Win2000下关闭无用端口</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="禁止非法用户登录综合设置 [win9x篇]" href="http://www.2cto.com/Article/200410/2.html">禁止非法用户登录综合设置 [win9x篇]</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="关上可恶的后门――消除NetBIOS隐患" href="http://www.2cto.com/Article/200410/3.html">关上可恶的后门――消除NetBIOS隐患</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="网络入侵检测系统" href="http://www.2cto.com/Article/200410/4.html">网络入侵检测系统</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="潜伏在Windows默认设置中的陷井" href="http://www.2cto.com/Article/200410/5.html">潜伏在Windows默认设置中的陷井</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="调制解调器的不安全" href="http://www.2cto.com/Article/200410/6.html">调制解调器的不安全</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="构建Windows 2000服务器的安全防护林" href="http://www.2cto.com/Article/200410/7.html">构建Windows 2000服务器的安全防护林</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="SQL Server 2000的安全配置" href="http://www.2cto.com/Article/200410/8.html">SQL Server 2000的安全配置</a></dd>
														</dl>
				<dl class="index" id="Down" style="display:none">
					<dd class="picline"></dd>
															<dd class="list">・&nbsp;<a target="_blank" title="Windows优化大师注册机源码" href="http://www.2cto.com/soft/200409/53.html">Windows优化大师注册机源码</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="Process Viewer 汉化版" href="http://www.2cto.com/soft/200409/62.html">Process Viewer 汉化版</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="Aspcode动画教程" href="http://www.2cto.com/soft/200409/79.html">Aspcode动画教程</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="WIN 2000服务器防止ICMP数据包攻击教程" href="http://www.2cto.com/soft/200409/128.html">WIN 2000服务器防止ICMP数据包攻击教程</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="实现网络隐身的简单方法" href="http://www.2cto.com/soft/200409/129.html">实现网络隐身的简单方法</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="手工进行克隆帐号" href="http://www.2cto.com/soft/200409/130.html">手工进行克隆帐号</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="用W32DASM破解网页合并器的密码" href="http://www.2cto.com/soft/200409/134.html">用W32DASM破解网页合并器的密码</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="注册表操作动画教程" href="http://www.2cto.com/soft/200409/138.html">注册表操作动画教程</a></dd>
														</dl>
				<dl class="index" id="Book" style="display:none">
					<dd class="picline"></dd>
															<dd class="list">・&nbsp;<a target="_blank" title="黑客攻防技术宝典：Web实战篇（第2版）" href="http://book.2cto.com/201206/20.html">黑客攻防技术宝典：Web实战篇（第2版）</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="超级网管员――网络安全" href="http://book.2cto.com/201207/43.html">超级网管员――网络安全</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="代码大全（第二版）" href="http://book.2cto.com/201207/64.html">代码大全（第二版）</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="软件之道:软件开发争议问题剖析" href="http://book.2cto.com/201207/68.html">软件之道:软件开发争议问题剖析</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="CSS插件工具箱" href="http://book.2cto.com/201207/78.html">CSS插件工具箱</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="CSS入门经典(第3版)" href="http://book.2cto.com/201207/139.html">CSS入门经典(第3版)</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="C#并行编程高级教程：精通.NET 4 Parallel Extension" href="http://book.2cto.com/201207/169.html">C#并行编程高级教程：精通.NET 4 Pa</a></dd>
										<dd class="list">・&nbsp;<a target="_blank" title="CMMI+敏捷整合开发" href="http://book.2cto.com/201207/190.html">CMMI+敏捷整合开发</a></dd>
														</dl>
			</div>
			<script type="text/javascript">
			<!--
				function m_tabs(index)
				{
					if (index == 1){
						document.getElementById("ArticlesW").className = "tablinkschecked";
						document.getElementById("DownW").className = "tablinkscheck";
						document.getElementById("BookW").className = "tablinkscheck";
						document.getElementById("Articles").style.display = "block";
						document.getElementById("Down").style.display = "none";
						document.getElementById("Book").style.display = "none";
					}
					else if (index == 2){
						document.getElementById("ArticlesW").className = "tablinkscheck";
						document.getElementById("DownW").className = "tablinkschecked";
						document.getElementById("BookW").className = "tablinkscheck";
						document.getElementById("Articles").style.display = "none";
						document.getElementById("Down").style.display = "block";
						document.getElementById("Book").style.display = "none";
					}
					else{
						document.getElementById("ArticlesW").className = "tablinkscheck";
						document.getElementById("DownW").className = "tablinkscheck";
						document.getElementById("BookW").className = "tablinkschecked";
						document.getElementById("Articles").style.display = "none";
						document.getElementById("Down").style.display = "none";
						document.getElementById("Book").style.display = "block";
					}
				}
			//-->
			</script>
		</div>
		<div class="rightlineNo"></div>
		<div class="box_right_box">
			<dl class="bTitle borT"><dd class="newdown"></dd></dl>
		</div>
		<div class="box_right_box">
			<div class="paddingbox">
				<dl class="index">
															<dd class="picbox"><a target="_blank" class="plink" href="http://www.2cto.com/kf/201112/114524.html"><img class="pic1" src="./TI CC2541.h for IAR_files/20111219021215468.jpg" width="126" height="90" border="0"></a><span><a href="http://www.2cto.com/kf/201112/114524.html">我是如何学习计算机编</a></span></dd>
										<dd class="picbox"><a target="_blank" class="plink" href="http://www.2cto.com/kf/201201/116758.html"><img class="pic1" src="./TI CC2541.h for IAR_files/20120112023917959.png" width="126" height="90" border="0"></a><span><a href="http://www.2cto.com/kf/201201/116758.html">关于年长程序员的5个</a></span></dd>
															<dd class="picline"></dd>
															<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201112/114524.html">我是如何学习计算机编程的</a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201112/115646.html">一个女程序员的故事</a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201201/116506.html">一个Java程序员对2011年的回顾  </a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201201/116758.html">关于年长程序员的5个误传</a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201201/117661.html">30分钟 让你成为一个更好的程序员  </a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201202/118125.html">程序员的十层楼 11层(上帝)</a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201202/119991.html">朱云翔：程序员不要做沙和尚</a></dd>
										<dd class="list">&#9642;&nbsp;<a target="_blank" href="http://www.2cto.com/kf/201202/120507.html">2012年Web编程语言就业趋势</a></dd>
					</dl>
			</div>
			<div class="xline"></div>
		</div>
		<div class="box_right_line"><div class="xline"></div></div>
		<div style="float:left;width:300px;background:white;padding-left:10px;height:250px">
			<script type="text/javascript">BAIDU_CLB_fillSlot("771043");</script></div>
		<div class="box_right_line"><div class="xline"></div></div>
	</div>
</div>


<script type="text/javascript">
<!--
function showLogin(){
	window.art.dialog({id:'Login',iframe:'http://www.2cto.com/index.php?m=member&c=index&a=login&tupe=mini', title:'快捷登陆', width:'450', height:'310', lock:true}, function(){var d = window.art.dialog({id:'Login'}).data.iframe;var form = d.document.getElementById('dosubmit');form.click();return false;}, function(){window.art.dialog({id:'Login'}).close()});void(0);
}
function add_favorite(title) {
		$.getJSON('http://www.2cto.com/api.php?op=add_favorite&title='+encodeURIComponent(title)+'&url='+encodeURIComponent(location.href)+'&'+Math.random()+'&callback=?', function(data){
			if(data.status==1)	{
				$("#favorite").html('收藏成功');
			} else {
				alert('请登陆');
				window.location.href='http://home.2cto.com/?forward='+encodeURIComponent(location.href);
			}
		});
	}
//-->
</script>
<script language="JavaScript" src="./TI CC2541.h for IAR_files/api.php"></script>
<!-- 广告位：右侧漂浮 -->
<script type="text/javascript">BAIDU_CLB_fillSlot("137946");</script>

<div style="width:980px;padding:8px 0px 8px 0px;margin:auto"><script type="text/javascript">BAIDU_CLB_fillSlot("333829");</script></div>


<div class="foot">
<p>
<a target="_blank" href="http://www.2cto.com/about">关于我们</a> |
<a target="_blank" href="http://www.2cto.com/about/contact.html">联系我们</a> |
<a target="_blank" href="http://www.2cto.com/about/ads.html">广告服务</a> |
<a target="_blank" href="http://www.2cto.com/about/touzi.html">投资合作</a> |
<a target="_blank" href="http://www.2cto.com/about/Copyright.html">版权申明</a> |
<a target="_blank" href="http://www.2cto.com/about/faq.html">在线帮助</a> |
<a target="_blank" href="http://www.2cto.com/about/map.html">网站地图</a> |
<a target="_blank" href="http://www.2cto.com/about/tg.html">作品发布</a> |
<a target="_blank" href="http://vip.2cto.com/"><span style="COLOR: red">Vip技术培训</span></a>
<br>
<span class="style4">版权所有: <a href="http://www.2cto.com/" target="_blank">红黑联盟</a>--致力于做最好的IT技术学习网站<script type="text/javascript">
var _bdhmProtocol = (("https:" == document.location.protocol) ? " https://" : " http://");
document.write(unescape("%3Cscript src='" + _bdhmProtocol + "hm.baidu.com/h.js%3F1898984a3d796e86ad73ad1f4bc9f240' type='text/javascript'%3E%3C/script%3E"));
</script><script src="http://hm.baidu.com/h.js?1898984a3d796e86ad73ad1f4bc9f240" type="text/javascript"></script>    
</span>
</p></div>


<div>            <div id="changyan_floatbar_wrapper">
                <div id="bottombar-wrap-w" style="bottom:0;">
                    <div class="close-w"><a node-type="close" href="javascript:;">关闭</a></div>
                    <div class="wrap-cont-w">
                        <div class="cont-minwidth-w">
                            <div class="cont-comment-w">
                                <span class="comment-text-w">立刻说两句吧！</span>
                                <a class="comment-link-w" href="javascript:;">查看<i>0</i>条评论</a>
                            </div>
                            <div class="cont-form-w">
                                <div node-type="post-form" class="form-text-w">
                                    <span class="btn-load-bf"></span>
                                    <a class="button-w" href="javascript:void(0)">按钮</a>
                                    <input type="text" value="来说两句吧..." class="text-w">
                                </div>
                                <!-- 广告 -->
                                <!--
                                <div class="activity-entry-w">
                                    <div class="entry-text-w">发表评论即可赢取奥迪发表评论即可赢取奥迪</div>
                                    <div class="entry-img-w"><img src="" width="44" height="32" alt=""/></div>
                                </div>
                                -->
                                <!-- 广告 end -->
                            </div>
                        </div>
                        <!-- login  Begin -->
                        <div class="cont-login-w cont-login-new">
                            <div class="user_func">
                                <ul class="clear func_wrap">
                                                                        <li node-type="login-btn" class="func_login"><a href="javascript:;">登录</a></li>
                                    <li node-type="fav-btn" class="func_collect"><a href="javascript:;"><i class="ico"></i>收藏</a></li>
                                    <li node-type="fav-btn" data-val="faved" class="func_collect" style="display: none;"><span>已收藏</span></li>
                                    <li node-type="share-btn" class="func_share"><a href="javascript:;"><i class="ico"></i>分享</a></li>
                                </ul>
                                <!-- 登录浮窗 Begin -->
                                <div node-type="login-list" class="func_select login_select" style="display: none;">
                                    <ul class="clear">
                                                                                <li><a data-key="qq" class="icon-qq-w" href="javascript:;">腾讯</a></li>
                                                                                <li><a data-key="sina" class="icon-sina-w" href="javascript:;">新浪</a></li>
                                        </ul>
                                    <div class="arrow"></div>
                                </div>
                                <!-- 登录浮窗 End   -->
                                <!-- 分享浮窗 Begin -->
                                <div node-type="share-list" class="func_select share_select" style="display: none;">
                                    <ul class="clear">
                                        <li><a data-key="renren" class="icon-renren-w" href="javascript:;">人人网</a></li>
                                        <li><a data-key="qzone" class="icon-qzone-w" href="javascript:;">QQ空间</a></li>
                                        <li><a data-key="weixin" class="icon-weixin-w" href="javascript:;">腾讯微信</a></li>
                                        <li><a data-key="sina" class="icon-sina-w" href="javascript:;">新浪</a></li>
                                    </ul>
                                    <div class="arrow"></div>
                                </div>
                                <!-- 分享浮窗 End   -->
                                <!-- 分享浮窗-二维码 Begin -->
                                <div node-type="weixin-code" class="two_dimension" style="display: none;">
                                    <div class="dimension_wrap"><img src="about:blank" width="90" height="90" alt="">
                                        <div class="dimension_close"><a href="javascript:;"></a></div>
                                    </div>
                                    <p class="dimension_text">用微信扫描二维码即可分享此网页至好友和朋友圈</p>
                                </div>
                                <!-- 分享浮窗-二维码 End   -->
                            </div>
                        </div>
                        <!-- login  End -->
                        
                        <!-- login old Begin -->
                        <div class="cont-login-w cont-login-w-old" style="display: none;">
                                                        <div class="logout-wrap-w">
                                <ul node-type="login-list" class="floatbar_platform post-login-w">
                                    <li class="first-w"><span>登录：</span></li>
                                                                        <li><a data-key="qq" class="icon-qq-w" href="javascript:;"></a></li>
                                                                        <li><a data-key="sina" class="icon-sina-w" href="javascript:;"></a></li>
                                    </ul>
                            </div>
                            </div>
                        <!-- login old End -->
                        
                    </div>
                </div>
            </div>
        </div></body></html>