### 1. 进展
0. 晶晨：待7.4号约一面时间，待确认西安是否有架构师
1. 兆芯 ，一面已过，待7:3号 19:00 二面 ，通用连接
4. 牛心: 6:30 20:30 已一技术面，比较在乎pcie的基本概念，开始嫌弃pcie项目时间较短，但是后期因对pcie的问题回答比较满意，总结比较认可，主要问了pcie的问题，现场反馈较好，待下一步流程
   - 待7.4 号19：00  二面



2. 云天，7:1 一面 20:30 ，面试比较水，全程40分钟，没有面试很多内容，问的很概况，主要是概念层次的问题，问题未深入。 --一面已挂，无后仿经验

3. 鑫海（一面已挂）
~~ 7:1  19:00，面试较全面，面试时间75分钟，非常规面试，主要是面对简历随机的问题，没有让自己自由展开讲项目，涉及项目owner的管理的措施，owner在此的职能，组织协调，后仿，参加评审的主要考量，对团队的检视的功能，考虑换工作的原因，细节点较多，感觉自己回答的一般，待进一步跟踪~~

### 2. 相关问题
1. python 脚本的实际使用，csv ，gen_tc
2. msi msix的区别
3. 10bit tag的开启，以及 不同tag域段的分段
4. 用的reset的有那些，区别是什么？
5. 平台搭建的建议
6. axi3 和axi4的区别，ost, interviling, order,，axi的ostd能力是64是怎么来的，是否合适？
7. pcie建链的过程
8. pcie 的序, 生产者和消费者模式的体现在哪里？
9. svt pcie vip的使用，已经testsuit的按照，开发的用例和testsuit是否完全参考testsuit
10. 后仿的目的是发现什么问题？举一个例子说明，后仿的的定位过程
11. vo的制定，以及对复杂特性，如何组织测试点的
12. 寄存器模型的脚步有那些使用，相关的python 脚本是否自己实现了？
13. phase_ready_to_end的使用
14. virtual_seq的应用和功能
15. soc用例的a55握手同步是否有使用
16. 为什么要用LMU呢？可以用普通的RAM模块替代吗？-- 应该是LMU可以配置为cache 和nocahe的配置
17. aem加速的体现在哪里？
18. aem 有几个时钟域，为什么这样设计？ 主时钟500MH/1GH,trace AXI的时钟500MHZ,  axi125MHZ,  主机AHB:500MHZ, SOC的ahb:125mhz
19. 带宽和latencty是怎么算出来的，用例是如何计算的？
20. 那些功能是有组件实现，那些是由comom_task实现
21. 作为带领新人，你认为的对团队的有哪些措施，有什么贡献是什么？
22. 性能指标的优化方法有那些？
23. 低功耗的设计有那些？
24. 如果是pcie替换ahb，寄存器模型该如何改变?