{"hands_on_practices": [{"introduction": "要真正掌握时序逻辑电路，最有效的方法之一就是跟踪其输出如何随时间响应输入的变化。这个练习将引导您完成这一过程，通过分析一系列输入信号，来预测门控SR锁存器的输出波形。通过这个练习，您将巩固对置位（Set）、复位（Reset）、保持（Hold）以及使能（Enable）信号作用的理解。[@problem_id:1968401]", "problem": "一个门控置位-复位（SR）锁存器由四个双输入与非门构成。该锁存器有三个输入：置位（S）、复位（R）和使能（E）。它有两个输出，Q和$\\bar{Q}$。为进行此分析，我们假设与非门的传播延迟为零。\n\n在一段时间内观察该锁存器，其初始状态为：在所有时间 $t  0$ 时，输出Q处于逻辑低电平（0）。输入信号S、R和E最初都处于逻辑低电平（0）。然后，这些信号在特定的时间点按如下方式改变状态：\n\n*   在 $t = 10 \\text{ ns}$ 时，输入E从0变为1。\n*   在 $t = 20 \\text{ ns}$ 时，输入S从0变为1。\n*   在 $t = 30 \\text{ ns}$ 时，输入S从1变为0。\n*   在 $t = 40 \\text{ ns}$ 时，输入R从0变为1。\n*   在 $t = 50 \\text{ ns}$ 时，输入S从0变为1。\n*   在 $t = 60 \\text{ ns}$ 时，输入R从1变为0。\n*   在 $t = 70 \\text{ ns}$ 时，输入E从1变为0。\n\n根据这一事件序列，确定在时间点 $t_1 = 25 \\text{ ns}$、$t_2 = 35 \\text{ ns}$、$t_3 = 45 \\text{ ns}$、$t_4 = 55 \\text{ ns}$、$t_5 = 65 \\text{ ns}$ 和 $t_6 = 75 \\text{ ns}$ 时输出Q的逻辑电平。\n\n以下哪个选项正确表示了Q的逻辑电平序列 $(Q(t_1), Q(t_2), Q(t_3), Q(t_4), Q(t_5), Q(t_6))$？\n\nA. (1, 1, 0, 1, 1, 1)\n\nB. (1, 1, 0, 0, 1, 1)\n\nC. (1, 1, 0, 1, 1, 0)\n\nD. (1, 0, 0, 1, 0, 0)", "solution": "一个由与非门构成的门控SR锁存器使用两个输入门控与非门和一个交叉耦合的与非门锁存器。设门控输入为\n$$S'=\\operatorname{NAND}(S,E), \\quad R'=\\operatorname{NAND}(R,E).$$\n它们驱动基本的与非门锁存器\n$$Q=\\operatorname{NAND}(S',\\bar{Q}), \\quad \\bar{Q}=\\operatorname{NAND}(R',Q).$$\n对于一个与非门SR锁存器，其行为如下：\n- 置位：$S'=0$, $R'=1$ 意味着 $Q=1$。\n- 复位：$S'=1$, $R'=0$ 意味着 $Q=0$。\n- 保持：$S'=1$, $R'=1$ 使 $Q$ 保持不变。\n- 无效：$S'=0$, $R'=0$ 强制 $Q=\\bar{Q}=1$（这是被禁止的，但在施加期间是稳定的）。\n\n假设传播延迟为零，并且给定初始条件为：在所有 $t0$ 时，$Q=0$，同时 $S=0, R=0, E=0$。我们按时间顺序进行分析：\n\n在 $t  10\\,\\text{ns}$ 时：$E=0$ 给出 $S'=\\operatorname{NAND}(S,0)=1$, $R'=\\operatorname{NAND}(R,0)=1$（保持），所以 $Q$ 保持为0。\n\n在 $t=10\\,\\text{ns}$ 时：$E$ 变为1，此时 $S=0, R=0$，所以 $S'=\\operatorname{NAND}(0,1)=1$, $R'=\\operatorname{NAND}(0,1)=1$（保持），因此 $Q$ 保持为0。\n\n在 $t=20\\,\\text{ns}$ 时：$S$ 变为1，此时 $E=1, R=0$，所以 $S'=\\operatorname{NAND}(1,1)=0$, $R'=\\operatorname{NAND}(0,1)=1$（置位），因此 $Q$ 变为1。所以 $Q(25\\,\\text{ns})=1$。\n\n在 $t=30\\,\\text{ns}$ 时：$S$ 返回到0，此时 $E=1, R=0$，所以 $S'=\\operatorname{NAND}(0,1)=1$, $R'=\\operatorname{NAND}(0,1)=1$（保持），因此 $Q$ 保持为1。所以 $Q(35\\,\\text{ns})=1$。\n\n在 $t=40\\,\\text{ns}$ 时：$R$ 变为1，此时 $E=1, S=0$，所以 $S'=\\operatorname{NAND}(0,1)=1$, $R'=\\operatorname{NAND}(1,1)=0$（复位），因此 $Q$ 变为0。所以 $Q(45\\,\\text{ns})=0$。\n\n在 $t=50\\,\\text{ns}$ 时：$S$ 变为1，同时 $R=1, E=1$，所以 $S'=\\operatorname{NAND}(1,1)=0$, $R'=\\operatorname{NAND}(1,1)=0$（无效），根据与非门锁存器的方程，这将强制 $Q=\\bar{Q}=1$。所以 $Q(55\\,\\text{ns})=1$。\n\n在 $t=60\\,\\text{ns}$ 时：$R$ 变为0，此时 $E=1, S=1$，所以 $S'=\\operatorname{NAND}(1,1)=0$, $R'=\\operatorname{NAND}(0,1)=1$（置位），得到 $Q=1$。所以 $Q(65\\,\\text{ns})=1$。\n\n在 $t=70\\,\\text{ns}$ 时：$E$ 变为0，此时 $S=1, R=0$，所以 $S'=\\operatorname{NAND}(1,0)=1$, $R'=\\operatorname{NAND}(0,0)=1$（保持），因此 $Q$ 保持在1。所以 $Q(75\\,\\text{ns})=1$。\n\n汇总采样值，\n$$(Q(t_{1}),Q(t_{2}),Q(t_{3}),Q(t_{4}),Q(t_{5}),Q(t_{6}))=(1,1,0,1,1,1),$$\n这对应于选项A。", "answer": "$$\\boxed{A}$$", "id": "1968401"}, {"introduction": "在掌握了锁存器的基本操作后，探索其边界条件至关重要。本练习将一个门控SR锁存器置于一个实际的电机控制应用场景中，以探究当“置位”和“复位”信号同时有效时，即所谓的“禁用状态”下，电路会发生什么。理解这种情况的后果对于设计可靠的数字系统至关重要。[@problem_id:1968343]", "problem": "一个数字逻辑电路被用来控制工业传送带上的大扭矩电机。该控制系统基于一个门控置位-复位（SR）锁存器。该锁存器由四个标准的双输入与非门构成。\n\n该系统有三个输入：\n1.  一个 `START` 按钮，对应锁存器的 `S` 输入。当按下时，`S` 为逻辑 `1`；否则为 `0`。\n2.  一个 `STOP` 按钮，对应锁存器的 `R` 输入。当按下时，`R` 为逻辑 `1`；否则为 `0`。\n3.  一个 `MASTER_ENABLE` 开关，对应锁存器的 `E` (使能) 输入。当打开时，`E` 为逻辑 `1`；关闭时为 `0`。\n\n锁存器的主输出 `Q` 控制着电机的电源继电器。`Q` 为逻辑 `1` 时电机启动，`Q` 为逻辑 `0` 时电机关闭。电路的设计使得当 `MASTER_ENABLE` 关闭（`E=0`）时，无论 `START` 或 `STOP` 按钮是否被按下，锁存器都保持其最后的状态。当 `MASTER_ENABLE` 打开（`E=1`）时，按钮控制电机。\n\n初始状态下，电机关闭（`Q=0`），`MASTER_ENABLE` 开关打开（`E=1`）。然后，一个操作员同时按下了 `START` 和 `STOP` 按钮。确定此时刻输出 `Q` 的逻辑状态。你的答案应该是逻辑电平，即 `0` 或 `1`。", "solution": "一个由四个双输入与非门实现的门控SR锁存器，使用两个与非门对输入和使能信号进行门控，另外两个交叉耦合的与非门构成锁存器本身。将与非（NAND）运算表示为合取（conjunction）的逻辑补：对于输入$a$和$b$，与非门的输出为$\\overline{ab}$。\n\n设输入门控与非门的输出为\n$$\nX=\\overline{S E}, \\quad Y=\\overline{R E}.\n$$\n这两个输出馈入交叉耦合的与非锁存器，其方程为\n$$\nQ=\\overline{X \\cdot \\overline{Q}}, \\quad \\overline{Q}=\\overline{Y \\cdot Q}.\n$$\n题目说明$E=1$且两个按钮同时被按下，因此$S=1$且$R=1$。代入到门控级，得到\n$$\nX=\\overline{1\\cdot 1}=0, \\quad Y=\\overline{1\\cdot 1}=0.\n$$\n将$X=0$和$Y=0$代入锁存器方程：\n$$\nQ=\\overline{0\\cdot \\overline{Q}}=\\overline{0}=1, \\quad \\overline{Q}=\\overline{0\\cdot Q}=\\overline{0}=1.\n$$\n因此，在$E=1$的情况下，当$S$和$R$同时为高电平时，两个锁存器输出都被驱动为高电平。尽管这是SR锁存器的一个无效状态（因为$Q$和$\\overline{Q}$相等），但问题要求的是`Q`在这一精确时刻的逻辑状态，即$Q=1$。初始条件$Q=0$被覆盖，因为两个锁存器输入都被强制为低电平，通过与非逻辑直接将输出驱动为高电平，而不管之前的状态如何。", "answer": "$$\\boxed{1}$$", "id": "1968343"}, {"introduction": "最后的这个练习将您的理解从分析提升到综合设计层面。通过使用解码器和或门来实现锁存器的次态逻辑，您将看到时序电路是如何由组合逻辑构建的。这个练习旨在连接数字设计中的这两个核心领域，让您将SR锁存器看作一个基础的状态机。[@problem_id:1968344]", "problem": "在数字逻辑设计中，复杂的时序电路通常由更简单的组合逻辑块构建而成。考虑一个标准的门控置位-复位 (SR) 锁存器，它有数据输入 `S` 和 `R`，一个使能输入 `EN`，以及一个状态变量 `Q`。其行为定义如下：当 `EN=0` 时，锁存器保持其当前状态 ($Q_{next} = Q_{present}$)。当 `EN=1` 时，锁存器响应 `S` 和 `R` 输入：如果 $S=1, R=0$，则将 `Q` 置为 1；如果 $S=0, R=1$，则将 `Q` 复位为 0；如果 $S=0, R=0$，则保持状态。当 `EN=1` 时，输入组合 $S=1, R=1$ 被认为是禁止的。\n\n您的任务是设计一个组合逻辑电路，用于计算次态 `Q_next`，它是输入 `S`、`R` 和现态 `Q_present` 的函数，特别是在锁存器使能的情况下（即 `EN=1`）。\n\n该电路必须仅使用一个具有高电平有效输出（`D0` 至 `D7`）的 3-8 译码器和一个具有足够输入数量的或门来实现。译码器的地址线 `A2, A1, A0` 的输入分别连接到 `S, R, Q_present`，其中 `S` 是最高有效位 (MSB)。为了本设计的目的，对于禁止的输入组合 ($S=1, R=1$)，输出 `Q_next` 应定义为 0。\n\n以下哪组译码器输出线必须连接到或门的输入端才能正确生成 `Q_next`？\n\nA. `{D1, D4, D5}`\n\nB. `{D1, D5, D6, D7}`\n\nC. `{D0, D2, D3}`\n\nD. `{D1, D4, D5, D6, D7}`\n\nE. `{D0, D2, D3, D6, D7}`", "solution": "当门控 SR 锁存器使能时（$\\text{EN}=1$），次态 $Q_{\\text{next}}$ 作为 $S$、$R$ 和 $Q_{\\text{present}}$（记作 $Q$）的函数，其定义如下：\n- 如果 $S=0$ 且 $R=0$，则 $Q_{\\text{next}}=Q$。\n- 如果 $S=1$ 且 $R=0$，则 $Q_{\\text{next}}=1$。\n- 如果 $S=0$ 且 $R=1$，则 $Q_{\\text{next}}=0$。\n- 如果 $S=1$ 且 $R=1$，该输入为禁止状态；此处定义 $Q_{\\text{next}}=0$。\n\n将 3-8 译码器的地址输入连接为 $A_{2}=S$、$A_{1}=R$、$A_{0}=Q$，其中 $S$ 为最高有效位。译码器输出 $D_{k}$ 是高电平有效的最小项，对应于 $(S,R,Q)$ 的二进制值 $k$：\n$$\n\\begin{aligned}\nD_{0}\\ (S,R,Q)=(0,0,0),\\\\\nD_{1}\\ (S,R,Q)=(0,0,1),\\\\\nD_{2}\\ (S,R,Q)=(0,1,0),\\\\\nD_{3}\\ (S,R,Q)=(0,1,1),\\\\\nD_{4}\\ (S,R,Q)=(1,0,0),\\\\\nD_{5}\\ (S,R,Q)=(1,0,1),\\\\\nD_{6}\\ (S,R,Q)=(1,1,0),\\\\\nD_{7}\\ (S,R,Q)=(1,1,1).\n\\end{aligned}\n$$\n根据指定的行为，为每个最小项计算 $Q_{\\text{next}}$：\n- 对于 $(S,R,Q)=(0,0,0)$，$Q_{\\text{next}}=0$；排除 $D_{0}$。\n- 对于 $(S,R,Q)=(0,0,1)$，$Q_{\\text{next}}=1$；包含 $D_{1}$。\n- 对于 $(S,R,Q)=(0,1,0)$ 和 $(0,1,1)$，$Q_{\\text{next}}=0$；排除 $D_{2},D_{3}$。\n- 对于 $(S,R,Q)=(1,0,0)$ 和 $(1,0,1)$，$Q_{\\text{next}}=1$；包含 $D_{4},D_{5}$。\n- 对于 $(S,R)=(1,1)$（包括 $(1,1,0)$ 和 $(1,1,1)$），$Q_{\\text{next}}=0$；排除 $D_{6},D_{7}$。\n\n因此，$Q_{\\text{next}}$ 是函数值为 1 时对应的那些译码器输出的逻辑或：\n$$\nQ_{\\text{next}}=D_{1}\\lor D_{4}\\lor D_{5}.\n$$\n等效地，以最小项之和的形式表示，其中 $(S,R,Q)$ 的顺序如上，\n$$\nQ_{\\text{next}}=\\sum m(1,4,5),\n$$\n这对应于将 $\\{D_{1},D_{4},D_{5}\\}$ 连接到或门。这与选项 A 相符。", "answer": "$$\\boxed{A}$$", "id": "1968344"}]}