
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_prim_generic_flash_0/rtl/prim_generic_flash.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // prim flash module - Emulated using memory</pre>
<pre style="margin:0; padding:0 ">   6: //</pre>
<pre style="margin:0; padding:0 ">   7: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8: module prim_generic_flash #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   parameter int PagesPerBank = 256, // pages per bank</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   parameter int WordsPerPage = 256, // words per page</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   parameter int DataWidth   = 32,   // bits per word</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   parameter bit SkipInit = 1,       // this is an option to reset flash to all F's at reset</pre>
<pre style="margin:0; padding:0 ">  13: </pre>
<pre style="margin:0; padding:0 ">  14:   // Derived parameters</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   localparam int PageW = $clog2(PagesPerBank),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   localparam int WordW = $clog2(WordsPerPage),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   localparam int AddrW = PageW + WordW</pre>
<pre style="margin:0; padding:0 ">  18: ) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input                        clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   input                        rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input                        rd_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   input                        prog_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   input                        pg_erase_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   input                        bk_erase_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   input [AddrW-1:0]            addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   input [DataWidth-1:0]        prog_data_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   output logic                 ack_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   output logic [DataWidth-1:0] rd_data_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   output logic                 init_busy_o</pre>
<pre style="margin:0; padding:0 ">  30: );</pre>
<pre style="margin:0; padding:0 ">  31: </pre>
<pre style="margin:0; padding:0 ">  32:   // Emulated flash macro values</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   localparam int ReadCycles = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   localparam int ProgCycles = 50;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   localparam int PgEraseCycles = 200;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   localparam int BkEraseCycles = 2000;</pre>
<pre style="margin:0; padding:0 ">  37: </pre>
<pre style="margin:0; padding:0 ">  38:   // Locally derived values</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   localparam int WordsPerBank  = PagesPerBank * WordsPerPage;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   typedef enum logic [2:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:     StReset    = 'h0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:     StInit     = 'h1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:     StIdle     = 'h2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:     StRead     = 'h3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:     StProg     = 'h4,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:     StErase    = 'h5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:   } state_e;</pre>
<pre style="margin:0; padding:0 ">  49: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   state_e st_q, st_d;</pre>
<pre style="margin:0; padding:0 ">  51: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   logic [31:0]              time_cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:   logic [31:0]              index_cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:   logic                     time_cnt_inc ,time_cnt_clr, time_cnt_set1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:   logic                     index_cnt_inc, index_cnt_clr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:   logic [31:0]              index_limit_q, index_limit_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:   logic [31:0]              time_limit_q, time_limit_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   logic                     prog_pend_q, prog_pend_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:   logic                     mem_req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:   logic                     mem_wr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:   logic [AddrW-1:0]         mem_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:   logic [DataWidth-1:0]     held_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:   logic [DataWidth-1:0]     held_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:   logic [DataWidth-1:0]     mem_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   logic                     hold_cmd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   logic [AddrW-1:0]         held_addr;</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="margin:0; padding:0 ">  68:   // insert a fifo here to break the large fanout from inputs to memories on reads</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   logic rd_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:   logic [AddrW-1:0] addr_q;</pre>
<pre style="margin:0; padding:0 ">  71: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   prim_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:       .Width  (AddrW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:       .Pass   (0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:       .Depth  (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   ) i_slice (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:     .clr_i  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:     .wvalid (rd_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:     .wready (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:     .wdata  (addr_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:     .depth  (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:     .rvalid (rd_q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:     .rready (hold_cmd), //whenver command is held, pop</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:     .rdata  (addr_q)</pre>
<pre style="margin:0; padding:0 ">  87:   );</pre>
<pre style="margin:0; padding:0 ">  88: </pre>
<pre style="margin:0; padding:0 ">  89: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:     if (!rst_ni) st_q <= StReset;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:     else st_q <= st_d;</pre>
<pre style="margin:0; padding:0 ">  93:   end</pre>
<pre style="margin:0; padding:0 ">  94: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:       held_addr <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:       held_wdata <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:     end else if (hold_cmd) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:       held_addr <= rd_q ? addr_q : addr_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:       held_wdata <= prog_data_i;</pre>
<pre style="margin:0; padding:0 "> 102:     end</pre>
<pre style="margin:0; padding:0 "> 103:   end</pre>
<pre style="margin:0; padding:0 "> 104: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:       time_limit_q  <= 32'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:       index_limit_q <= 32'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:       prog_pend_q   <= 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:       time_limit_q  <= time_limit_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:       index_limit_q <= index_limit_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:       prog_pend_q   <= prog_pend_d;</pre>
<pre style="margin:0; padding:0 "> 114:     end</pre>
<pre style="margin:0; padding:0 "> 115:   end</pre>
<pre style="margin:0; padding:0 "> 116: </pre>
<pre style="margin:0; padding:0 "> 117:   // prog_pend_q is necessary to emulate flash behavior that a bit written to 0 cannot be written</pre>
<pre style="margin:0; padding:0 "> 118:   // back to 1 without an erase</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:       time_cnt <= 32'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:       index_cnt <= 32'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:       held_rdata <= 'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:       if (time_cnt_inc) time_cnt <= time_cnt + 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:       else if (time_cnt_set1) time_cnt <= 32'h1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:       else if (time_cnt_clr) time_cnt <= 32'h0;</pre>
<pre style="margin:0; padding:0 "> 128: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:       if (index_cnt_inc) index_cnt <= index_cnt + 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:       else if (index_cnt_clr) index_cnt <= 32'h0;</pre>
<pre style="margin:0; padding:0 "> 131: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:       if (prog_pend_q) held_rdata <= rd_data_o;</pre>
<pre style="margin:0; padding:0 "> 133: </pre>
<pre style="margin:0; padding:0 "> 134:     end</pre>
<pre style="margin:0; padding:0 "> 135:   end</pre>
<pre style="margin:0; padding:0 "> 136: </pre>
<pre style="margin:0; padding:0 "> 137: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   always_comb begin</pre>
<pre style="margin:0; padding:0 "> 139:     // state</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     st_d             = st_q;</pre>
<pre style="margin:0; padding:0 "> 141: </pre>
<pre style="margin:0; padding:0 "> 142:     // internally consumed signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     index_limit_d    = index_limit_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     time_limit_d     = time_limit_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     prog_pend_d      = prog_pend_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     mem_req          = 'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     mem_wr           = 'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     mem_addr         = 'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     mem_wdata        = 'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     time_cnt_inc     = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     time_cnt_clr     = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     time_cnt_set1    = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     index_cnt_inc    = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:     index_cnt_clr    = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     hold_cmd         = 1'h0;</pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="margin:0; padding:0 "> 157:     // i/o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     init_busy_o      = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:     ack_o            = 1'h0;</pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:     unique case (st_q)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:       StReset: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:         init_busy_o = 1'h1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:         st_d = StInit;</pre>
<pre style="margin:0; padding:0 "> 165:       end</pre>
<pre style="margin:0; padding:0 "> 166:       // Emulate flash power up to all 1's</pre>
<pre style="margin:0; padding:0 "> 167:       // This implies this flash will not survive a reset</pre>
<pre style="margin:0; padding:0 "> 168:       // Might need a different RESET for FPGA purposes</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:       StInit: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:         init_busy_o = 1'h1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:         if (index_cnt < WordsPerBank && !SkipInit) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:           st_d = StInit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:           index_cnt_inc = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:           mem_req = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:           mem_wr  = 1'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:           mem_addr = index_cnt[AddrW-1:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:           mem_wdata = {DataWidth{1'b1}};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:         end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:           st_d = StIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:           index_cnt_clr = 1'b1;</pre>
<pre style="margin:0; padding:0 "> 181:         end</pre>
<pre style="margin:0; padding:0 "> 182:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:       StIdle: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:         if (rd_q) begin</pre>
<pre style="margin:0; padding:0 "> 185:           // reads begin immediately</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:           hold_cmd = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:           mem_addr = addr_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:           mem_req = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:           time_cnt_inc = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:           st_d = StRead;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:         end else if (prog_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:           hold_cmd = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:           st_d = StRead;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:           prog_pend_d = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:         end else if (pg_erase_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:           hold_cmd = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:           st_d = StErase;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:           index_limit_d = WordsPerPage;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:           time_limit_d = PgEraseCycles;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:         end else if (bk_erase_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:           hold_cmd = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:           st_d = StErase;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:           index_limit_d = WordsPerBank;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:           time_limit_d = BkEraseCycles;</pre>
<pre style="margin:0; padding:0 "> 205:         end</pre>
<pre style="margin:0; padding:0 "> 206:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:       StRead: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:         mem_addr = held_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:         if (time_cnt < ReadCycles) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:           mem_req = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:           time_cnt_inc = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:         end else if (!prog_pend_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:           ack_o = 1'b1; //finish up transaction</pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="margin:0; padding:0 "> 215:           // if another request already pending</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:           if (rd_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:             hold_cmd = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:             mem_addr = addr_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:             mem_req = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:             time_cnt_set1 = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:             st_d = StRead;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:           end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:             time_cnt_clr = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:             st_d = StIdle;</pre>
<pre style="margin:0; padding:0 "> 225:           end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:         end else if (prog_pend_q) begin</pre>
<pre style="margin:0; padding:0 "> 227:           // this is the read performed before a program operation</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:           prog_pend_d = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:           time_cnt_clr = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:           st_d = StProg;</pre>
<pre style="margin:0; padding:0 "> 231:         end</pre>
<pre style="margin:0; padding:0 "> 232:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:       StProg: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:         mem_addr = held_addr;</pre>
<pre style="margin:0; padding:0 "> 235: </pre>
<pre style="margin:0; padding:0 "> 236:         // if data is already 0, cannot program to 1 without erase</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:         mem_wdata = held_wdata & held_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:         if (time_cnt < ProgCycles) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:           mem_req = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:           mem_wr = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:           time_cnt_inc = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:         end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:           st_d = StIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:           ack_o  = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:           time_cnt_clr = 1'b1;</pre>
<pre style="margin:0; padding:0 "> 246:         end</pre>
<pre style="margin:0; padding:0 "> 247:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:       StErase: begin</pre>
<pre style="margin:0; padding:0 "> 249:         // Actual erasing of the page</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:         if (index_cnt < index_limit_q || time_cnt < time_limit_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:           mem_req = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:           mem_wr = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:           mem_wdata = {DataWidth{1'b1}};</pre>
<pre style="margin:0; padding:0 "> 254: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:           mem_addr = held_addr + index_cnt[AddrW-1:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:           time_cnt_inc = (time_cnt < time_limit_q);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:           index_cnt_inc = (index_cnt < index_limit_q);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:         end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:           st_d = StIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:           ack_o = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:           time_cnt_clr = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:           index_cnt_clr = 1'b1;</pre>
<pre style="margin:0; padding:0 "> 263:         end</pre>
<pre style="margin:0; padding:0 "> 264:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:         st_d = StIdle;</pre>
<pre style="margin:0; padding:0 "> 267:       end</pre>
<pre style="margin:0; padding:0 "> 268:     endcase // unique case (st_q)</pre>
<pre style="margin:0; padding:0 "> 269:   end // always_comb</pre>
<pre style="margin:0; padding:0 "> 270: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   prim_ram_1p #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .Width(DataWidth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .Depth(WordsPerBank),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .DataBitsPerMask(DataWidth)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:   ) u_mem (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     .req_i    (mem_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .write_i  (mem_wr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .addr_i   (mem_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .wdata_i  (mem_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:     .wmask_i  ({DataWidth{1'b1}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .rdata_o  (rd_data_o)</pre>
<pre style="margin:0; padding:0 "> 283:   );</pre>
<pre style="margin:0; padding:0 "> 284: </pre>
<pre style="margin:0; padding:0 "> 285: endmodule // prim_generic_flash</pre>
<pre style="margin:0; padding:0 "> 286: </pre>
</body>
</html>
