TimeQuest Timing Analyzer report for RESDMAC
Mon Jan  2 21:34:02 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'n/a'
 12. Slow Model Setup: 'sclk'
 13. Slow Model Hold: 'n/a'
 14. Slow Model Hold: 'sclk'
 15. Slow Model Recovery: 'sclk'
 16. Slow Model Removal: 'sclk'
 17. Slow Model Minimum Pulse Width: 'sclk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'n/a'
 34. Fast Model Setup: 'sclk'
 35. Fast Model Hold: 'n/a'
 36. Fast Model Hold: 'sclk'
 37. Fast Model Recovery: 'sclk'
 38. Fast Model Removal: 'sclk'
 39. Fast Model Minimum Pulse Width: 'sclk'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Mon Jan  2 21:34:02 2023 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.59 MHz ; 49.59 MHz       ; sclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; n/a   ; -4.379 ; -4.379        ;
; sclk  ; 9.918  ; 0.000         ;
+-------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; n/a   ; -30.930 ; -30.930       ;
; sclk  ; 0.499   ; 0.000         ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 16.547 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 22.033 ; 0.000         ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; 18.758 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.379 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 9.379      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                               ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 9.918  ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 20.000       ; 0.000      ; 10.122     ;
; 10.298 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 20.000       ; 0.000      ; 9.742      ;
; 12.452 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 20.000       ; -0.442     ; 7.146      ;
; 12.641 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 20.000       ; -0.442     ; 6.957      ;
; 12.665 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.016      ; 7.391      ;
; 12.854 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.016      ; 7.202      ;
; 12.903 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 7.152      ;
; 13.153 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PDS        ; sclk         ; sclk        ; 20.000       ; -0.442     ; 6.445      ;
; 13.207 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|SIZE1      ; sclk         ; sclk        ; 20.000       ; 0.002      ; 6.835      ;
; 13.273 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.782      ;
; 13.283 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.772      ;
; 13.322 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.733      ;
; 13.342 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PDS        ; sclk         ; sclk        ; 20.000       ; -0.442     ; 6.256      ;
; 13.396 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|SIZE1      ; sclk         ; sclk        ; 20.000       ; 0.002      ; 6.646      ;
; 13.462 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.593      ;
; 13.702 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.353      ;
; 13.899 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLLW       ; sclk         ; sclk        ; 20.000       ; 0.000      ; 6.141      ;
; 13.977 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.078      ;
; 14.088 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLLW       ; sclk         ; sclk        ; 20.000       ; 0.000      ; 5.952      ;
; 14.166 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.015      ; 5.889      ;
; 14.395 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DECFIFO    ; sclk         ; sclk        ; 20.000       ; 0.434      ; 6.079      ;
; 14.395 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCFIFO    ; sclk         ; sclk        ; 20.000       ; 0.434      ; 6.079      ;
; 14.600 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DECFIFO    ; sclk         ; sclk        ; 20.000       ; 0.434      ; 5.874      ;
; 14.600 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCFIFO    ; sclk         ; sclk        ; 20.000       ; 0.434      ; 5.874      ;
; 14.716 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCNO      ; sclk         ; sclk        ; 20.000       ; 0.434      ; 5.758      ;
; 14.800 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUH     ; sclk         ; sclk        ; 20.000       ; 0.001      ; 5.241      ;
; 14.857 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUL     ; sclk         ; sclk        ; 20.000       ; 0.015      ; 5.198      ;
; 14.921 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCNO      ; sclk         ; sclk        ; 20.000       ; 0.434      ; 5.553      ;
; 14.946 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLHW       ; sclk         ; sclk        ; 20.000       ; 0.000      ; 5.094      ;
; 14.966 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DIEL       ; sclk         ; sclk        ; 20.000       ; 0.000      ; 5.074      ;
; 15.005 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUH     ; sclk         ; sclk        ; 20.000       ; 0.001      ; 5.036      ;
; 15.062 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUL     ; sclk         ; sclk        ; 20.000       ; 0.015      ; 4.993      ;
; 15.112 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DIEL       ; sclk         ; sclk        ; 20.000       ; 0.000      ; 4.928      ;
; 15.135 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLHW       ; sclk         ; sclk        ; 20.000       ; 0.000      ; 4.905      ;
; 16.483 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; sclk         ; sclk        ; 20.000       ; 0.002      ; 3.559      ;
; 16.672 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; sclk         ; sclk        ; 20.000       ; 0.002      ; 3.370      ;
; 16.986 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; sclk         ; sclk        ; 20.000       ; -0.016     ; 3.038      ;
; 16.986 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CDREQ_   ; sclk         ; sclk        ; 20.000       ; -0.016     ; 3.038      ;
; 17.795 ; CPU_SM:u_CPU_SM|PLHW       ; LHW                        ; sclk         ; sclk        ; 20.000       ; 1.281      ; 3.526      ;
; 17.973 ; CPU_SM:u_CPU_SM|PLLW       ; LLW                        ; sclk         ; sclk        ; 20.000       ; 1.281      ; 3.348      ;
; 18.031 ; CPU_SM:u_CPU_SM|PDS        ; DS_O_                      ; sclk         ; sclk        ; 20.000       ; 0.429      ; 2.438      ;
; 18.695 ; CPU_SM:u_CPU_SM|PAS        ; AS_O_                      ; sclk         ; sclk        ; 20.000       ; 0.443      ; 1.788      ;
; 28.038 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 11.987     ;
; 28.137 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 11.888     ;
; 28.187 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 11.838     ;
; 28.192 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.016     ; 11.832     ;
; 28.496 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 11.529     ;
; 29.631 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.011     ; 10.398     ;
; 29.741 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.016     ; 10.283     ;
; 29.755 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 40.000       ; 0.001      ; 10.286     ;
; 30.062 ; CPU_SM:u_CPU_SM|DMAENA     ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.011     ; 9.967      ;
; 30.388 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 40.000       ; 0.001      ; 9.653      ;
; 30.406 ; CPU_SM:u_CPU_SM|DREQ_      ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.011     ; 9.623      ;
; 30.462 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|BGACK      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 9.563      ;
; 30.488 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.552      ;
; 30.632 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 40.000       ; 0.001      ; 9.409      ;
; 30.710 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.330      ;
; 30.987 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 8.596      ;
; 31.019 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.021      ;
; 31.178 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.862      ;
; 31.211 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.829      ;
; 31.233 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 40.000       ; -0.001     ; 8.806      ;
; 31.385 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 40.000       ; 0.001      ; 8.656      ;
; 31.417 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 8.166      ;
; 31.424 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 40.000       ; -0.001     ; 8.615      ;
; 31.547 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO    ; sclk         ; sclk        ; 40.000       ; 0.419      ; 8.912      ;
; 31.548 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCFIFO    ; sclk         ; sclk        ; 40.000       ; 0.419      ; 8.911      ;
; 31.577 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 8.006      ;
; 31.601 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.439      ;
; 31.688 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 7.895      ;
; 31.720 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 40.000       ; -0.458     ; 7.862      ;
; 31.795 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.245      ;
; 31.840 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.200      ;
; 32.039 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 7.997      ;
; 32.096 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1      ; sclk         ; sclk        ; 40.000       ; -0.013     ; 7.931      ;
; 32.097 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.943      ;
; 32.113 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.927      ;
; 32.118 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PDS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 7.465      ;
; 32.152 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 40.000       ; -0.001     ; 7.887      ;
; 32.154 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 40.000       ; 0.004      ; 7.890      ;
; 32.180 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DECFIFO    ; sclk         ; sclk        ; 40.000       ; 0.419      ; 8.279      ;
; 32.181 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|INCFIFO    ; sclk         ; sclk        ; 40.000       ; 0.419      ; 8.278      ;
; 32.231 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STOPFLUSH  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 7.805      ;
; 32.270 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PAS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 7.313      ;
; 32.278 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS        ; sclk         ; sclk        ; 40.000       ; -0.457     ; 7.305      ;
; 32.280 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DECFIFO    ; sclk         ; sclk        ; 40.000       ; 0.418      ; 8.178      ;
; 32.281 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCFIFO    ; sclk         ; sclk        ; 40.000       ; 0.418      ; 8.177      ;
; 32.331 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.709      ;
; 32.356 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|SIZE1      ; sclk         ; sclk        ; 40.000       ; -0.013     ; 7.671      ;
; 32.421 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS        ; sclk         ; sclk        ; 40.000       ; -0.458     ; 7.161      ;
; 32.424 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.616      ;
; 32.424 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.616      ;
; 32.424 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO    ; sclk         ; sclk        ; 40.000       ; 0.419      ; 8.035      ;
; 32.425 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCFIFO    ; sclk         ; sclk        ; 40.000       ; 0.419      ; 8.034      ;
; 32.440 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUH     ; sclk         ; sclk        ; 40.000       ; -0.014     ; 7.586      ;
; 32.473 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.567      ;
; 32.487 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|F2CPUH     ; sclk         ; sclk        ; 40.000       ; -0.014     ; 7.539      ;
; 32.491 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|SIZE1      ; sclk         ; sclk        ; 40.000       ; -0.013     ; 7.536      ;
; 32.520 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.520      ;
; 32.523 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.517      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -30.930 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 9.070      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.760 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.066      ;
; 1.171 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.477      ;
; 1.245 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.551      ;
; 1.246 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.552      ;
; 1.549 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.855      ;
; 1.809 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.115      ;
; 1.851 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.065      ; 2.222      ;
; 2.007 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.065      ; 2.378      ;
; 2.064 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.370      ;
; 2.093 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.399      ;
; 2.217 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.065      ; 2.588      ;
; 2.232 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.067      ; 2.605      ;
; 2.268 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.574      ;
; 2.328 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 2.699      ;
; 2.350 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.656      ;
; 2.359 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.068     ; 2.597      ;
; 2.429 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.735      ;
; 2.542 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.067      ; 2.915      ;
; 2.584 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 2.955      ;
; 2.591 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.014     ; 2.883      ;
; 2.613 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 1.351      ; 4.270      ;
; 2.648 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.954      ;
; 2.648 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.954      ;
; 2.687 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.067      ; 3.060      ;
; 2.754 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.125      ;
; 2.769 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; -0.068     ; 3.007      ;
; 2.815 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.186      ;
; 2.823 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 1.351      ; 4.480      ;
; 2.830 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.201      ;
; 2.924 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.067      ; 3.297      ;
; 2.927 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.297      ;
; 2.928 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.506      ; 3.740      ;
; 2.968 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.339      ;
; 2.980 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.351      ;
; 2.986 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.004     ; 3.288      ;
; 2.988 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.359      ;
; 2.992 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.004     ; 3.294      ;
; 2.998 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; sclk         ; sclk        ; 0.000        ; 0.418      ; 3.722      ;
; 2.999 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; sclk         ; sclk        ; 0.000        ; 0.418      ; 3.723      ;
; 3.011 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.013     ; 3.304      ;
; 3.013 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.383      ;
; 3.063 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; -0.068     ; 3.301      ;
; 3.069 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk         ; sclk        ; 0.000        ; -0.458     ; 2.917      ;
; 3.110 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.401      ;
; 3.122 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.428      ;
; 3.125 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.431      ;
; 3.131 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.501      ;
; 3.138 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.004     ; 3.440      ;
; 3.142 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.013     ; 3.435      ;
; 3.164 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.470      ;
; 3.173 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 3.478      ;
; 3.185 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; -0.073     ; 3.418      ;
; 3.185 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.073     ; 3.418      ;
; 3.192 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 3.492      ;
; 3.193 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; 0.309      ; 3.808      ;
; 3.238 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.544      ;
; 3.262 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.014     ; 3.554      ;
; 3.272 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.065      ; 3.643      ;
; 3.273 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.564      ;
; 3.274 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.644      ;
; 3.274 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.644      ;
; 3.292 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.662      ;
; 3.292 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; 0.309      ; 3.907      ;
; 3.295 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.601      ;
; 3.316 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.013     ; 3.609      ;
; 3.319 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.381      ; 4.006      ;
; 3.327 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.633      ;
; 3.343 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 3.643      ;
; 3.348 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.639      ;
; 3.363 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.669      ;
; 3.375 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; 0.308      ; 3.989      ;
; 3.383 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; -0.006     ; 3.683      ;
; 3.395 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.701      ;
; 3.423 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.014     ; 3.715      ;
; 3.426 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 1.351      ; 5.083      ;
; 3.444 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.001      ; 3.751      ;
; 3.445 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.064      ; 3.815      ;
; 3.452 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 1.351      ; 5.109      ;
; 3.464 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.016     ; 3.754      ;
; 3.482 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.001      ; 3.789      ;
; 3.493 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.002     ; 3.797      ;
; 3.507 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.798      ;
; 3.516 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.506      ; 4.328      ;
; 3.519 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; -0.068     ; 3.757      ;
; 3.520 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.382      ; 4.208      ;
; 3.540 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.846      ;
; 3.557 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 1.351      ; 5.214      ;
; 3.560 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.866      ;
; 3.568 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.874      ;
; 3.568 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.874      ;
; 3.577 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 3.877      ;
; 3.581 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.001      ; 3.888      ;
; 3.598 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 1.351      ; 5.255      ;
; 3.603 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.068     ; 3.841      ;
; 3.617 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk         ; sclk        ; 0.000        ; -0.001     ; 3.922      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sclk'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 16.547 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.004      ; 3.497      ;
; 16.925 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; 20.000       ; -0.011     ; 3.104      ;
; 17.198 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; 20.000       ; -0.084     ; 2.758      ;
; 17.198 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; 20.000       ; -0.084     ; 2.758      ;
; 17.198 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; 20.000       ; -0.084     ; 2.758      ;
; 17.198 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 20.000       ; -0.084     ; 2.758      ;
; 17.198 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 20.000       ; -0.084     ; 2.758      ;
; 17.684 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.359      ;
; 17.701 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.342      ;
; 17.701 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.342      ;
; 17.701 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.342      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sclk'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 22.033 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.342      ;
; 22.033 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.342      ;
; 22.033 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.342      ;
; 22.050 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.359      ;
; 22.536 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; -20.000      ; -0.084     ; 2.758      ;
; 22.536 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; -20.000      ; -0.084     ; 2.758      ;
; 22.536 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; -20.000      ; -0.084     ; 2.758      ;
; 22.536 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; -20.000      ; -0.084     ; 2.758      ;
; 22.536 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; -20.000      ; -0.084     ; 2.758      ;
; 22.809 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; -20.000      ; -0.011     ; 3.104      ;
; 23.187 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; -20.000      ; 0.004      ; 3.497      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 6.600  ; 6.600  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 6.600  ; 6.600  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 9.678  ; 9.678  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.410  ; 6.410  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 14.067 ; 14.067 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.149  ; 0.149  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 4.305  ; 4.305  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 1.238  ; 1.238  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 1.568  ; 1.568  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 14.300 ; 14.300 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 12.419 ; 12.419 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 14.300 ; 14.300 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 13.565 ; 13.565 ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.778  ; 6.778  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 3.447  ; 3.447  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.566  ; 5.566  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.723  ; 4.723  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.566  ; 5.566  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 4.856  ; 4.856  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -6.334 ; -6.334 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -6.334 ; -6.334 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -5.906 ; -5.906 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -5.490 ; -5.490 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -6.671 ; -6.671 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.117  ; 0.117  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -4.039 ; -4.039 ; Rise       ; sclk            ;
; _CS        ; sclk       ; -0.972 ; -0.972 ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; -0.560 ; -0.560 ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -4.817 ; -4.817 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -4.817 ; -4.817 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -6.578 ; -6.578 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -6.183 ; -6.183 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -4.938 ; -4.938 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -1.329 ; -1.329 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -4.457 ; -4.457 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -4.457 ; -4.457 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -5.300 ; -5.300 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -4.590 ; -4.590 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 14.668 ; 14.668 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 13.531 ; 13.531 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.269 ; 11.269 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.453 ; 10.453 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.193 ; 11.193 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.332  ; 9.332  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 14.668 ; 14.668 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 13.155 ; 13.155 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 13.288 ; 13.288 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 11.062 ; 11.062 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.955 ; 10.955 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 9.908  ; 9.908  ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 10.904 ; 10.904 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 9.802  ; 9.802  ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.278 ; 11.278 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.788 ; 11.788 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.554  ; 9.554  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.851 ; 11.851 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 12.417 ; 12.417 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 12.565 ; 12.565 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 12.600 ; 12.600 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 11.193 ; 11.193 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 13.153 ; 13.153 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 12.533 ; 12.533 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 12.048 ; 12.048 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 11.057 ; 11.057 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 12.518 ; 12.518 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 12.564 ; 12.564 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 12.539 ; 12.539 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 12.504 ; 12.504 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 12.504 ; 12.504 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 13.245 ; 13.245 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 12.658 ; 12.658 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.503  ; 9.503  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 15.056 ; 15.056 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 12.888 ; 12.888 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 15.056 ; 15.056 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 14.830 ; 14.830 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 14.966 ; 14.966 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 13.792 ; 13.792 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 14.480 ; 14.480 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 14.609 ; 14.609 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 14.058 ; 14.058 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.687  ; 7.687  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.418  ; 7.418  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 8.088  ; 8.088  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.009  ; 9.009  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 9.609  ; 9.609  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.502  ; 9.502  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 9.936  ; 9.936  ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 8.960  ; 8.960  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 9.280  ; 9.280  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.532 ; 11.532 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.545 ; 11.545 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.288  ; 7.288  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 8.465  ; 8.465  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 8.987  ; 8.987  ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.820 ; 10.820 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 10.757 ; 10.757 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.420 ; 10.420 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 10.421 ; 10.421 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 8.987  ; 8.987  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 10.878 ; 10.878 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.308 ; 10.308 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 10.704 ; 10.704 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 9.865  ; 9.865  ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.807 ; 10.807 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 9.017  ; 9.017  ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 10.395 ; 10.395 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 9.296  ; 9.296  ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 10.776 ; 10.776 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.707 ; 11.707 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.359  ; 9.359  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 9.713  ; 9.713  ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.924 ; 10.924 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.346 ; 10.346 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 10.031 ; 10.031 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.578  ; 9.578  ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.947  ; 9.947  ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.122  ; 9.122  ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 11.181 ; 11.181 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 10.093 ; 10.093 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 11.377 ; 11.377 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 11.326 ; 11.326 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 11.466 ; 11.466 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 11.438 ; 11.438 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 11.435 ; 11.435 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 11.500 ; 11.500 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 11.066 ; 11.066 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.503  ; 9.503  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 10.011 ; 10.011 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 10.168 ; 10.168 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 10.011 ; 10.011 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 10.962 ; 10.962 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 11.127 ; 11.127 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.285 ; 11.285 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.963 ; 10.963 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.577 ; 10.577 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 10.786 ; 10.786 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.687  ; 7.687  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.418  ; 7.418  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 8.088  ; 8.088  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.009  ; 9.009  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 9.609  ; 9.609  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.502  ; 9.502  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 9.936  ; 9.936  ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 8.960  ; 8.960  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 9.280  ; 9.280  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.532 ; 11.532 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.545 ; 11.545 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.288  ; 7.288  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 8.465  ; 8.465  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 12.211 ;        ;        ; 12.211 ;
; ADDR[2]    ; DATA[1]     ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; ADDR[2]    ; DATA[2]     ; 11.233 ; 13.142 ; 13.142 ; 11.233 ;
; ADDR[2]    ; DATA[4]     ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; ADDR[2]    ; DATA[5]     ; 12.268 ;        ;        ; 12.268 ;
; ADDR[2]    ; DATA[6]     ; 11.569 ;        ;        ; 11.569 ;
; ADDR[2]    ; DATA[7]     ; 11.968 ;        ;        ; 11.968 ;
; ADDR[2]    ; DATA[8]     ;        ; 10.278 ; 10.278 ;        ;
; ADDR[2]    ; DATA_OE_    ; 9.480  ;        ;        ; 9.480  ;
; ADDR[3]    ; DATA[0]     ; 11.907 ; 11.647 ; 11.647 ; 11.907 ;
; ADDR[3]    ; DATA[1]     ; 13.401 ; 13.401 ; 13.401 ; 13.401 ;
; ADDR[3]    ; DATA[2]     ; 12.339 ; 12.838 ; 12.838 ; 12.339 ;
; ADDR[3]    ; DATA[4]     ; 12.620 ; 12.620 ; 12.620 ; 12.620 ;
; ADDR[3]    ; DATA[5]     ; 11.964 ; 11.704 ; 11.704 ; 11.964 ;
; ADDR[3]    ; DATA[6]     ; 11.265 ; 11.005 ; 11.005 ; 11.265 ;
; ADDR[3]    ; DATA[7]     ; 11.664 ; 11.404 ; 11.404 ; 11.664 ;
; ADDR[3]    ; DATA[8]     ; 10.197 ;        ;        ; 10.197 ;
; ADDR[3]    ; DATA_OE_    ; 9.318  ;        ;        ; 9.318  ;
; ADDR[3]    ; PD_PORT[0]  ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; ADDR[3]    ; PD_PORT[1]  ; 10.711 ; 10.711 ; 10.711 ; 10.711 ;
; ADDR[3]    ; PD_PORT[2]  ; 11.998 ; 11.998 ; 11.998 ; 11.998 ;
; ADDR[3]    ; PD_PORT[3]  ; 10.393 ; 10.393 ; 10.393 ; 10.393 ;
; ADDR[3]    ; PD_PORT[4]  ; 10.703 ; 10.703 ; 10.703 ; 10.703 ;
; ADDR[3]    ; PD_PORT[5]  ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; ADDR[3]    ; PD_PORT[6]  ; 11.674 ; 11.674 ; 11.674 ; 11.674 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.361 ; 10.361 ; 10.361 ; 10.361 ;
; ADDR[4]    ; DATA[0]     ; 16.823 ;        ;        ; 16.823 ;
; ADDR[4]    ; DATA[1]     ; 18.251 ; 18.251 ; 18.251 ; 18.251 ;
; ADDR[4]    ; DATA[2]     ;        ; 17.754 ; 17.754 ;        ;
; ADDR[4]    ; DATA[4]     ; 17.470 ; 17.470 ; 17.470 ; 17.470 ;
; ADDR[4]    ; DATA[5]     ; 16.880 ;        ;        ; 16.880 ;
; ADDR[4]    ; DATA[6]     ; 16.181 ;        ;        ; 16.181 ;
; ADDR[4]    ; DATA[7]     ; 16.580 ;        ;        ; 16.580 ;
; ADDR[4]    ; DATA[8]     ;        ; 15.047 ; 15.047 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 14.167 ; 14.167 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.276 ; 17.877 ; 17.877 ; 17.276 ;
; ADDR[5]    ; DATA[1]     ; 19.030 ; 19.030 ; 19.030 ; 19.030 ;
; ADDR[5]    ; DATA[2]     ; 18.808 ; 17.968 ; 17.968 ; 18.808 ;
; ADDR[5]    ; DATA[4]     ; 18.249 ; 18.249 ; 18.249 ; 18.249 ;
; ADDR[5]    ; DATA[5]     ; 17.333 ; 17.934 ; 17.934 ; 17.333 ;
; ADDR[5]    ; DATA[6]     ; 16.634 ; 17.235 ; 17.235 ; 16.634 ;
; ADDR[5]    ; DATA[7]     ; 17.033 ; 17.634 ; 17.634 ; 17.033 ;
; ADDR[5]    ; DATA[8]     ;        ; 15.826 ; 15.826 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 14.946 ; 14.946 ;        ;
; ADDR[6]    ; DATA[0]     ; 17.610 ; 18.211 ; 18.211 ; 17.610 ;
; ADDR[6]    ; DATA[1]     ; 19.364 ; 19.364 ; 19.364 ; 19.364 ;
; ADDR[6]    ; DATA[2]     ; 19.142 ; 18.302 ; 18.302 ; 19.142 ;
; ADDR[6]    ; DATA[4]     ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; ADDR[6]    ; DATA[5]     ; 17.667 ; 18.268 ; 18.268 ; 17.667 ;
; ADDR[6]    ; DATA[6]     ; 16.968 ; 17.569 ; 17.569 ; 16.968 ;
; ADDR[6]    ; DATA[7]     ; 17.367 ; 17.968 ; 17.968 ; 17.367 ;
; ADDR[6]    ; DATA[8]     ;        ; 16.160 ; 16.160 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 15.280 ; 15.280 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.293 ;        ;        ; 13.293 ;
; DATA[1]    ; PD_PORT[1]  ; 15.072 ;        ;        ; 15.072 ;
; DATA[2]    ; PD_PORT[2]  ; 15.627 ;        ;        ; 15.627 ;
; DATA[3]    ; PD_PORT[3]  ; 15.022 ;        ;        ; 15.022 ;
; DATA[4]    ; PD_PORT[4]  ; 14.210 ;        ;        ; 14.210 ;
; DATA[5]    ; PD_PORT[5]  ; 16.183 ;        ;        ; 16.183 ;
; DATA[6]    ; PD_PORT[6]  ; 14.990 ;        ;        ; 14.990 ;
; DATA[7]    ; PD_PORT[7]  ; 15.450 ;        ;        ; 15.450 ;
; INTA       ; _INT        ;        ; 13.810 ; 13.810 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 14.821 ;        ;        ; 14.821 ;
; PD_PORT[1] ; PD_PORT[1]  ; 13.529 ;        ;        ; 13.529 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.800 ;        ;        ; 15.800 ;
; PD_PORT[3] ; PD_PORT[3]  ; 14.671 ;        ;        ; 14.671 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.593 ;        ;        ; 14.593 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.988 ;        ;        ; 15.988 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.650 ;        ;        ; 15.650 ;
; PD_PORT[7] ; PD_PORT[7]  ; 16.219 ;        ;        ; 16.219 ;
; R_W        ; DATA[0]     ; 11.011 ; 14.874 ; 14.874 ; 11.011 ;
; R_W        ; DATA[1]     ; 16.807 ; 16.807 ; 16.807 ; 16.807 ;
; R_W        ; DATA[2]     ; 15.887 ; 11.942 ; 11.942 ; 15.887 ;
; R_W        ; DATA[4]     ; 16.026 ; 16.026 ; 16.026 ; 16.026 ;
; R_W        ; DATA[5]     ; 11.068 ; 14.931 ; 14.931 ; 11.068 ;
; R_W        ; DATA[6]     ; 10.369 ; 14.232 ; 14.232 ; 10.369 ;
; R_W        ; DATA[7]     ; 10.768 ; 14.631 ; 14.631 ; 10.768 ;
; R_W        ; DATA[8]     ; 13.909 ;        ;        ; 13.909 ;
; R_W        ; _LED_RD     ;        ; 14.571 ; 14.571 ;        ;
; R_W        ; _LED_WR     ; 14.577 ;        ;        ; 14.577 ;
; _AS        ; DATA[0]     ; 12.432 ; 13.033 ; 13.033 ; 12.432 ;
; _AS        ; DATA[1]     ; 14.186 ; 14.186 ; 14.186 ; 14.186 ;
; _AS        ; DATA[2]     ; 13.964 ; 13.124 ; 13.124 ; 13.964 ;
; _AS        ; DATA[4]     ; 13.405 ; 13.405 ; 13.405 ; 13.405 ;
; _AS        ; DATA[5]     ; 12.489 ; 13.090 ; 13.090 ; 12.489 ;
; _AS        ; DATA[6]     ; 11.790 ; 12.391 ; 12.391 ; 11.790 ;
; _AS        ; DATA[7]     ; 12.189 ; 12.790 ; 12.790 ; 12.189 ;
; _AS        ; DATA[8]     ;        ; 10.982 ; 10.982 ;        ;
; _AS        ; DATA_OE_    ; 13.777 ; 10.102 ; 10.102 ; 13.777 ;
; _AS        ; _LED_RD     ; 15.427 ;        ;        ; 15.427 ;
; _AS        ; _LED_WR     ; 15.432 ;        ;        ; 15.432 ;
; _CS        ; DATA[0]     ; 11.709 ; 12.310 ; 12.310 ; 11.709 ;
; _CS        ; DATA[1]     ; 13.463 ; 13.463 ; 13.463 ; 13.463 ;
; _CS        ; DATA[2]     ; 13.241 ; 12.401 ; 12.401 ; 13.241 ;
; _CS        ; DATA[4]     ; 12.682 ; 12.682 ; 12.682 ; 12.682 ;
; _CS        ; DATA[5]     ; 11.766 ; 12.367 ; 12.367 ; 11.766 ;
; _CS        ; DATA[6]     ; 11.067 ; 11.668 ; 11.668 ; 11.067 ;
; _CS        ; DATA[7]     ; 11.466 ; 12.067 ; 12.067 ; 11.466 ;
; _CS        ; DATA[8]     ;        ; 10.259 ; 10.259 ;        ;
; _CS        ; DATA_OE_    ; 9.070  ; 9.379  ; 9.379  ; 9.070  ;
; _CS        ; _LED_RD     ; 12.096 ;        ;        ; 12.096 ;
; _CS        ; _LED_WR     ; 12.101 ;        ;        ; 12.101 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 11.728 ;        ;        ; 11.728 ;
; ADDR[2]    ; DATA[1]     ; 12.644 ; 13.482 ; 13.482 ; 12.644 ;
; ADDR[2]    ; DATA[2]     ; 11.233 ; 12.420 ; 12.420 ; 11.233 ;
; ADDR[2]    ; DATA[4]     ; 11.862 ; 12.701 ; 12.701 ; 11.862 ;
; ADDR[2]    ; DATA[5]     ; 11.785 ;        ;        ; 11.785 ;
; ADDR[2]    ; DATA[6]     ; 11.086 ;        ;        ; 11.086 ;
; ADDR[2]    ; DATA[7]     ; 11.485 ;        ;        ; 11.485 ;
; ADDR[2]    ; DATA[8]     ;        ; 10.278 ; 10.278 ;        ;
; ADDR[2]    ; DATA_OE_    ; 9.480  ;        ;        ; 9.480  ;
; ADDR[3]    ; DATA[0]     ; 11.907 ; 11.647 ; 11.647 ; 11.907 ;
; ADDR[3]    ; DATA[1]     ; 12.340 ; 13.401 ; 13.401 ; 12.340 ;
; ADDR[3]    ; DATA[2]     ; 12.339 ; 10.922 ; 10.922 ; 12.339 ;
; ADDR[3]    ; DATA[4]     ; 11.558 ; 12.620 ; 12.620 ; 11.558 ;
; ADDR[3]    ; DATA[5]     ; 11.964 ; 11.704 ; 11.704 ; 11.964 ;
; ADDR[3]    ; DATA[6]     ; 11.265 ; 11.005 ; 11.005 ; 11.265 ;
; ADDR[3]    ; DATA[7]     ; 11.664 ; 11.404 ; 11.404 ; 11.664 ;
; ADDR[3]    ; DATA[8]     ; 10.197 ;        ;        ; 10.197 ;
; ADDR[3]    ; DATA_OE_    ; 9.318  ;        ;        ; 9.318  ;
; ADDR[3]    ; PD_PORT[0]  ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; ADDR[3]    ; PD_PORT[1]  ; 10.711 ; 10.711 ; 10.711 ; 10.711 ;
; ADDR[3]    ; PD_PORT[2]  ; 11.998 ; 11.998 ; 11.998 ; 11.998 ;
; ADDR[3]    ; PD_PORT[3]  ; 10.393 ; 10.393 ; 10.393 ; 10.393 ;
; ADDR[3]    ; PD_PORT[4]  ; 10.703 ; 10.703 ; 10.703 ; 10.703 ;
; ADDR[3]    ; PD_PORT[5]  ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; ADDR[3]    ; PD_PORT[6]  ; 11.674 ; 11.674 ; 11.674 ; 11.674 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.361 ; 10.361 ; 10.361 ; 10.361 ;
; ADDR[4]    ; DATA[0]     ; 16.497 ;        ;        ; 16.497 ;
; ADDR[4]    ; DATA[1]     ; 17.256 ; 18.251 ; 18.251 ; 17.256 ;
; ADDR[4]    ; DATA[2]     ;        ; 16.179 ; 16.179 ;        ;
; ADDR[4]    ; DATA[4]     ; 16.474 ; 17.470 ; 17.470 ; 16.474 ;
; ADDR[4]    ; DATA[5]     ; 16.554 ;        ;        ; 16.554 ;
; ADDR[4]    ; DATA[6]     ; 15.855 ;        ;        ; 15.855 ;
; ADDR[4]    ; DATA[7]     ; 16.254 ;        ;        ; 16.254 ;
; ADDR[4]    ; DATA[8]     ;        ; 15.047 ; 15.047 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 14.167 ; 14.167 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.276 ; 17.877 ; 17.877 ; 17.276 ;
; ADDR[5]    ; DATA[1]     ; 19.030 ; 18.310 ; 18.310 ; 19.030 ;
; ADDR[5]    ; DATA[2]     ; 18.808 ; 17.759 ; 17.759 ; 18.808 ;
; ADDR[5]    ; DATA[4]     ; 18.249 ; 17.528 ; 17.528 ; 18.249 ;
; ADDR[5]    ; DATA[5]     ; 17.333 ; 17.934 ; 17.934 ; 17.333 ;
; ADDR[5]    ; DATA[6]     ; 16.634 ; 17.235 ; 17.235 ; 16.634 ;
; ADDR[5]    ; DATA[7]     ; 17.033 ; 17.634 ; 17.634 ; 17.033 ;
; ADDR[5]    ; DATA[8]     ;        ; 15.826 ; 15.826 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 14.946 ; 14.946 ;        ;
; ADDR[6]    ; DATA[0]     ; 17.610 ; 18.211 ; 18.211 ; 17.610 ;
; ADDR[6]    ; DATA[1]     ; 19.364 ; 18.644 ; 18.644 ; 19.364 ;
; ADDR[6]    ; DATA[2]     ; 19.142 ; 18.093 ; 18.093 ; 19.142 ;
; ADDR[6]    ; DATA[4]     ; 18.583 ; 17.862 ; 17.862 ; 18.583 ;
; ADDR[6]    ; DATA[5]     ; 17.667 ; 18.268 ; 18.268 ; 17.667 ;
; ADDR[6]    ; DATA[6]     ; 16.968 ; 17.569 ; 17.569 ; 16.968 ;
; ADDR[6]    ; DATA[7]     ; 17.367 ; 17.968 ; 17.968 ; 17.367 ;
; ADDR[6]    ; DATA[8]     ;        ; 16.160 ; 16.160 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 15.280 ; 15.280 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.293 ;        ;        ; 13.293 ;
; DATA[1]    ; PD_PORT[1]  ; 15.072 ;        ;        ; 15.072 ;
; DATA[2]    ; PD_PORT[2]  ; 15.627 ;        ;        ; 15.627 ;
; DATA[3]    ; PD_PORT[3]  ; 15.022 ;        ;        ; 15.022 ;
; DATA[4]    ; PD_PORT[4]  ; 14.210 ;        ;        ; 14.210 ;
; DATA[5]    ; PD_PORT[5]  ; 16.183 ;        ;        ; 16.183 ;
; DATA[6]    ; PD_PORT[6]  ; 14.990 ;        ;        ; 14.990 ;
; DATA[7]    ; PD_PORT[7]  ; 15.450 ;        ;        ; 15.450 ;
; INTA       ; _INT        ;        ; 13.810 ; 13.810 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 14.821 ;        ;        ; 14.821 ;
; PD_PORT[1] ; PD_PORT[1]  ; 13.529 ;        ;        ; 13.529 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.800 ;        ;        ; 15.800 ;
; PD_PORT[3] ; PD_PORT[3]  ; 14.671 ;        ;        ; 14.671 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.593 ;        ;        ; 14.593 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.988 ;        ;        ; 15.988 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.650 ;        ;        ; 15.650 ;
; PD_PORT[7] ; PD_PORT[7]  ; 16.219 ;        ;        ; 16.219 ;
; R_W        ; DATA[0]     ; 11.011 ; 14.874 ; 14.874 ; 11.011 ;
; R_W        ; DATA[1]     ; 11.444 ; 16.807 ; 16.807 ; 11.444 ;
; R_W        ; DATA[2]     ; 15.745 ; 11.942 ; 11.942 ; 15.745 ;
; R_W        ; DATA[4]     ; 10.662 ; 16.026 ; 16.026 ; 10.662 ;
; R_W        ; DATA[5]     ; 11.068 ; 14.931 ; 14.931 ; 11.068 ;
; R_W        ; DATA[6]     ; 10.369 ; 14.232 ; 14.232 ; 10.369 ;
; R_W        ; DATA[7]     ; 10.768 ; 14.631 ; 14.631 ; 10.768 ;
; R_W        ; DATA[8]     ; 13.909 ;        ;        ; 13.909 ;
; R_W        ; _LED_RD     ;        ; 14.571 ; 14.571 ;        ;
; R_W        ; _LED_WR     ; 14.577 ;        ;        ; 14.577 ;
; _AS        ; DATA[0]     ; 12.432 ; 13.033 ; 13.033 ; 12.432 ;
; _AS        ; DATA[1]     ; 14.186 ; 13.466 ; 13.466 ; 14.186 ;
; _AS        ; DATA[2]     ; 13.964 ; 12.915 ; 12.915 ; 13.964 ;
; _AS        ; DATA[4]     ; 13.405 ; 12.684 ; 12.684 ; 13.405 ;
; _AS        ; DATA[5]     ; 12.489 ; 13.090 ; 13.090 ; 12.489 ;
; _AS        ; DATA[6]     ; 11.790 ; 12.391 ; 12.391 ; 11.790 ;
; _AS        ; DATA[7]     ; 12.189 ; 12.790 ; 12.790 ; 12.189 ;
; _AS        ; DATA[8]     ;        ; 10.982 ; 10.982 ;        ;
; _AS        ; DATA_OE_    ; 13.777 ; 10.102 ; 10.102 ; 13.777 ;
; _AS        ; _LED_RD     ; 15.427 ;        ;        ; 15.427 ;
; _AS        ; _LED_WR     ; 15.432 ;        ;        ; 15.432 ;
; _CS        ; DATA[0]     ; 11.709 ; 12.310 ; 12.310 ; 11.709 ;
; _CS        ; DATA[1]     ; 13.463 ; 12.743 ; 12.743 ; 13.463 ;
; _CS        ; DATA[2]     ; 13.241 ; 12.192 ; 12.192 ; 13.241 ;
; _CS        ; DATA[4]     ; 12.682 ; 11.961 ; 11.961 ; 12.682 ;
; _CS        ; DATA[5]     ; 11.766 ; 12.367 ; 12.367 ; 11.766 ;
; _CS        ; DATA[6]     ; 11.067 ; 11.668 ; 11.668 ; 11.067 ;
; _CS        ; DATA[7]     ; 11.466 ; 12.067 ; 12.067 ; 11.466 ;
; _CS        ; DATA[8]     ;        ; 10.259 ; 10.259 ;        ;
; _CS        ; DATA_OE_    ; 9.070  ; 9.379  ; 9.379  ; 9.070  ;
; _CS        ; _LED_RD     ; 12.096 ;        ;        ; 12.096 ;
; _CS        ; _LED_WR     ; 12.101 ;        ;        ; 12.101 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 10.021 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.884 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.660 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.526 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.660 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.536 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 12.024 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.879 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 12.024 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.881 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 12.024 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.862 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 12.034 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.862 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.026 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.685 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.879 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.301 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 11.040 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 11.587 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 11.579 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 10.021 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 11.040 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 10.021 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 11.050 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 10.725 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 10.789 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 10.715 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 10.789 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 10.715 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 10.697 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 10.697 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 10.703 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.129  ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 9.870  ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.594  ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 9.797  ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 9.863  ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 9.129  ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.344 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.563 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 10.344 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.465  ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.232  ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.232  ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.281  ;      ; Rise       ; sclk            ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.284  ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.147 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 10.923 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.789  ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 10.923 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.799  ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.287 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.142 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.287 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.144 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.287 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.125 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.297 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.125 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.289 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 10.948 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.142 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.564 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.303 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.850 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 10.842 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.284  ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 10.303 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.284  ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 10.313 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 9.988  ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 10.052 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 9.978  ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 10.052 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 9.978  ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 9.960  ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 9.960  ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 9.966  ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.003  ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 9.744  ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.468  ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 9.671  ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 9.737  ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 9.003  ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.218 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.437 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 10.218 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.465  ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.232  ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.232  ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.281  ;      ; Rise       ; sclk            ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 10.021    ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.884    ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.660    ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.526    ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.660    ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.536    ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 12.024    ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.879    ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 12.024    ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.881    ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 12.024    ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.862    ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 12.034    ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.862    ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.026    ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.685    ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.879    ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.301    ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 11.040    ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 11.587    ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 11.579    ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 10.021    ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 11.040    ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 10.021    ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 11.050    ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 10.725    ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 10.789    ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 10.715    ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 10.789    ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 10.715    ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 10.697    ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 10.697    ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 10.703    ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.129     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 9.870     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.594     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 9.797     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 9.863     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 9.129     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.344    ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.563    ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 10.344    ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.465     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.232     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.232     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.281     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.284     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.147    ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 10.923    ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.789     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 10.923    ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.799     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.287    ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.142    ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.287    ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.144    ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.287    ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.125    ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.297    ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.125    ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.289    ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 10.948    ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.142    ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.564    ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.303    ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.850    ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 10.842    ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.284     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 10.303    ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.284     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 10.313    ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 9.988     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 10.052    ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 9.978     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 10.052    ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 9.978     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 9.960     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 9.960     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 9.966     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.003     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 9.744     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.468     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 9.671     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 9.737     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 9.003     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.218    ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.437    ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 10.218    ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.465     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.232     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.232     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.281     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; n/a   ; 1.291  ; 0.000         ;
; sclk  ; 16.655 ; 0.000         ;
+-------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; n/a   ; -36.380 ; -36.380       ;
; sclk  ; 0.215   ; 0.000         ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 18.675 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 20.794 ; 0.000         ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; 19.000 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                            ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.291 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 3.709      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                              ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 16.655 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.225     ; 3.152      ;
; 16.798 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.225     ; 3.009      ;
; 17.418 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.381     ; 2.233      ;
; 17.476 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.381     ; 2.175      ;
; 17.637 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.381     ; 2.014      ;
; 17.695 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.381     ; 1.956      ;
; 17.721 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.325      ;
; 17.779 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.267      ;
; 17.820 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.226      ;
; 17.877 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.169      ;
; 17.902 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; -0.001     ; 2.129      ;
; 17.913 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.133      ;
; 17.960 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; -0.001     ; 2.071      ;
; 17.963 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.083      ;
; 17.971 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.075      ;
; 18.020 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.026      ;
; 18.025 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.098     ; 1.909      ;
; 18.045 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.098     ; 1.889      ;
; 18.083 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.098     ; 1.851      ;
; 18.099 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.098     ; 1.835      ;
; 18.103 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.098     ; 1.831      ;
; 18.104 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 1.942      ;
; 18.127 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.904      ;
; 18.162 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 1.884      ;
; 18.163 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.098     ; 1.771      ;
; 18.185 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.846      ;
; 18.385 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.647      ;
; 18.412 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; 0.014      ; 1.634      ;
; 18.430 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.601      ;
; 18.449 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.583      ;
; 18.459 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.572      ;
; 18.476 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; 0.014      ; 1.570      ;
; 18.488 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.543      ;
; 18.496 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.535      ;
; 18.864 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CCPUREQ ; sclk         ; sclk        ; 20.000       ; -0.015     ; 1.153      ;
; 18.864 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CDREQ_  ; sclk         ; sclk        ; 20.000       ; -0.015     ; 1.153      ;
; 18.894 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.138      ;
; 18.952 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.080      ;
; 19.104 ; CPU_SM:u_CPU_SM|PLHW       ; LHW                       ; sclk         ; sclk        ; 20.000       ; 0.206      ; 1.134      ;
; 19.133 ; CPU_SM:u_CPU_SM|PLLW       ; LLW                       ; sclk         ; sclk        ; 20.000       ; 0.206      ; 1.105      ;
; 19.562 ; CPU_SM:u_CPU_SM|PAS        ; AS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.156      ; 0.626      ;
; 19.598 ; CPU_SM:u_CPU_SM|PDS        ; DS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.367      ; 0.801      ;
; 36.035 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 3.758      ;
; 36.146 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 3.647      ;
; 36.150 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 3.643      ;
; 36.174 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 3.619      ;
; 36.226 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 3.567      ;
; 36.587 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.234     ; 3.211      ;
; 36.666 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 3.127      ;
; 36.718 ; CPU_SM:u_CPU_SM|DMAENA     ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.234     ; 3.080      ;
; 36.778 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.254      ;
; 36.819 ; CPU_SM:u_CPU_SM|DREQ_      ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.234     ; 2.979      ;
; 36.907 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 2.886      ;
; 36.951 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.081      ;
; 36.956 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.681      ;
; 36.956 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.076      ;
; 37.016 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.016      ;
; 37.059 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.578      ;
; 37.082 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.838      ;
; 37.095 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.542      ;
; 37.102 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.818      ;
; 37.134 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.503      ;
; 37.175 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.462      ;
; 37.176 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.856      ;
; 37.228 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.804      ;
; 37.255 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.665      ;
; 37.260 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.660      ;
; 37.266 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.766      ;
; 37.270 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.762      ;
; 37.271 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.761      ;
; 37.275 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.645      ;
; 37.278 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.359      ;
; 37.280 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.640      ;
; 37.310 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.722      ;
; 37.314 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.323      ;
; 37.320 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.600      ;
; 37.323 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.709      ;
; 37.339 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.298      ;
; 37.340 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.580      ;
; 37.353 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.395     ; 2.284      ;
; 37.393 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.639      ;
; 37.456 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.576      ;
; 37.492 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.540      ;
; 37.510 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.410      ;
; 37.539 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.493      ;
; 37.540 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.492      ;
; 37.543 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.489      ;
; 37.551 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.005     ; 2.476      ;
; 37.560 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.015     ; 2.457      ;
; 37.562 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.358      ;
; 37.575 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.345      ;
; 37.575 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.345      ;
; 37.578 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.342      ;
; 37.589 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.005      ; 2.448      ;
; 37.615 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.015     ; 2.402      ;
; 37.620 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 40.000       ; -0.014     ; 2.398      ;
; 37.622 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.298      ;
; 37.627 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.405      ;
; 37.629 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 40.000       ; -0.112     ; 2.291      ;
; 37.633 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.005     ; 2.394      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -36.380 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 3.620      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.401      ;
; 0.359 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 0.771      ;
; 0.361 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.513      ;
; 0.398 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.551      ;
; 0.406 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 0.818      ;
; 0.461 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 0.873      ;
; 0.465 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.261      ; 0.878      ;
; 0.485 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.637      ;
; 0.487 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 0.899      ;
; 0.541 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.261      ; 0.954      ;
; 0.563 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 0.976      ;
; 0.621 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.033      ;
; 0.625 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.037      ;
; 0.629 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.041      ;
; 0.630 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.261      ; 1.043      ;
; 0.648 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.800      ;
; 0.669 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.261      ; 1.082      ;
; 0.685 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.097      ;
; 0.686 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.096      ;
; 0.686 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.098      ;
; 0.694 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.106      ;
; 0.697 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.107      ;
; 0.714 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.866      ;
; 0.737 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.889      ;
; 0.752 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.162      ;
; 0.764 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.174      ;
; 0.764 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.174      ;
; 0.765 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.917      ;
; 0.771 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.183      ;
; 0.797 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.949      ;
; 0.798 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.950      ;
; 0.803 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.213      ;
; 0.806 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.014     ; 0.944      ;
; 0.834 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.244      ;
; 0.838 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.472      ; 1.462      ;
; 0.886 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.170      ; 1.208      ;
; 0.898 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.261      ; 1.311      ;
; 0.911 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.058      ;
; 0.912 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.322      ;
; 0.916 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.326      ;
; 0.937 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.084      ;
; 0.942 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.094      ;
; 0.943 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.355      ;
; 0.958 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.110      ;
; 0.961 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.099      ;
; 0.961 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.472      ; 1.585      ;
; 0.966 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.258      ; 1.376      ;
; 0.968 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 1.105      ;
; 0.990 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.142      ;
; 0.993 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.405      ;
; 0.996 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.143      ;
; 0.997 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.135      ;
; 1.003 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.141      ;
; 1.004 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.120      ; 1.276      ;
; 1.004 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.416      ;
; 1.005 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.157      ;
; 1.008 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 1.154      ;
; 1.026 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.178      ;
; 1.026 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 1.172      ;
; 1.030 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.182      ;
; 1.032 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.262     ; 0.922      ;
; 1.037 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.189      ;
; 1.042 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.180      ;
; 1.045 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; -0.007     ; 1.190      ;
; 1.050 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 1.187      ;
; 1.052 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.204      ;
; 1.057 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.472      ; 1.681      ;
; 1.061 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.199      ;
; 1.063 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.215      ;
; 1.065 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.217      ;
; 1.068 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.220      ;
; 1.072 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.223      ;
; 1.078 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.230      ;
; 1.080 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.121      ; 1.353      ;
; 1.080 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.170      ; 1.402      ;
; 1.082 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; -0.262     ; 0.972      ;
; 1.085 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.237      ;
; 1.087 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 1.224      ;
; 1.092 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.472      ; 1.716      ;
; 1.095 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.472      ; 1.719      ;
; 1.097 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 1.243      ;
; 1.100 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.247      ;
; 1.107 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 1.244      ;
; 1.108 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                            ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.260      ;
; 1.109 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.247      ;
; 1.112 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.264      ;
; 1.120 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.006     ; 1.266      ;
; 1.120 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.272      ;
; 1.120 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.121      ; 1.393      ;
; 1.123 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.275      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sclk'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 18.675 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; 20.000       ; -0.277     ; 1.080      ;
; 18.675 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; 20.000       ; -0.277     ; 1.080      ;
; 18.675 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; 20.000       ; -0.277     ; 1.080      ;
; 18.675 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 20.000       ; -0.277     ; 1.080      ;
; 18.675 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 20.000       ; -0.277     ; 1.080      ;
; 18.736 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.005      ; 1.301      ;
; 18.845 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; 20.000       ; -0.009     ; 1.178      ;
; 19.078 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.005      ; 0.959      ;
; 19.086 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.005      ; 0.951      ;
; 19.086 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.005      ; 0.951      ;
; 19.086 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.005      ; 0.951      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sclk'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 20.794 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; -20.000      ; 0.005      ; 0.951      ;
; 20.794 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; -20.000      ; 0.005      ; 0.951      ;
; 20.794 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; -20.000      ; 0.005      ; 0.951      ;
; 20.802 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; -20.000      ; 0.005      ; 0.959      ;
; 21.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; -20.000      ; -0.009     ; 1.178      ;
; 21.144 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; -20.000      ; 0.005      ; 1.301      ;
; 21.205 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; -20.000      ; -0.277     ; 1.080      ;
; 21.205 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; -20.000      ; -0.277     ; 1.080      ;
; 21.205 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; -20.000      ; -0.277     ; 1.080      ;
; 21.205 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; -20.000      ; -0.277     ; 1.080      ;
; 21.205 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; -20.000      ; -0.277     ; 1.080      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 2.759  ; 2.759  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 2.759  ; 2.759  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 3.939  ; 3.939  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 2.668  ; 2.668  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 5.271  ; 5.271  ; Rise       ; sclk            ;
; _BG        ; sclk       ; -0.308 ; -0.308 ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 1.999  ; 1.999  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.109  ; 0.109  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.139  ; 0.139  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.274  ; 5.274  ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.665  ; 4.665  ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.274  ; 5.274  ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 5.144  ; 5.144  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 2.969  ; 2.969  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 0.970  ; 0.970  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 2.463  ; 2.463  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 2.180  ; 2.180  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 2.463  ; 2.463  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 2.262  ; 2.262  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -2.639 ; -2.639 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -2.639 ; -2.639 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -2.467 ; -2.467 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.377 ; -2.377 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -2.827 ; -2.827 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.428  ; 0.428  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -1.879 ; -1.879 ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.011  ; 0.011  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.215  ; 0.215  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -2.094 ; -2.094 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -2.094 ; -2.094 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.764 ; -2.764 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -2.659 ; -2.659 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.389 ; -2.389 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -0.330 ; -0.330 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -2.060 ; -2.060 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -2.060 ; -2.060 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.343 ; -2.343 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -2.142 ; -2.142 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 5.775 ; 5.775 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 5.395 ; 5.395 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.701 ; 4.701 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.429 ; 4.429 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.676 ; 4.676 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.110 ; 4.110 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 5.775 ; 5.775 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 5.335 ; 5.335 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 5.328 ; 5.328 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.636 ; 4.636 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.582 ; 4.582 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.272 ; 4.272 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.604 ; 4.604 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.257 ; 4.257 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.720 ; 4.720 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.866 ; 4.866 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.165 ; 4.165 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.849 ; 4.849 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 5.048 ; 5.048 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 5.014 ; 5.014 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 5.024 ; 5.024 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.588 ; 4.588 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 5.315 ; 5.315 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.951 ; 4.951 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.957 ; 4.957 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.522 ; 4.522 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 5.002 ; 5.002 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.982 ; 4.982 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 5.014 ; 5.014 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.975 ; 4.975 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.983 ; 4.983 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 5.196 ; 5.196 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 5.070 ; 5.070 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.051 ; 4.051 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 5.745 ; 5.745 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 5.077 ; 5.077 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 5.704 ; 5.704 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 5.745 ; 5.745 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 5.708 ; 5.708 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 5.342 ; 5.342 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.583 ; 5.583 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.694 ; 5.694 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.437 ; 5.437 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.598 ; 3.598 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.288 ; 3.288 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 3.741 ; 3.741 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.043 ; 4.043 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 4.046 ; 4.046 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.050 ; 4.050 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.073 ; 4.073 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 3.966 ; 3.966 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.845 ; 3.845 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.459 ; 4.459 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.460 ; 4.460 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.245 ; 3.245 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.848 ; 3.848 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.930 ; 3.930 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.564 ; 4.564 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.564 ; 4.564 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.429 ; 4.429 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.458 ; 4.458 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.000 ; 4.000 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.593 ; 4.593 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.393 ; 4.393 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.522 ; 4.522 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.250 ; 4.250 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.537 ; 4.537 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 3.999 ; 3.999 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.467 ; 4.467 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.124 ; 4.124 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.584 ; 4.584 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.866 ; 4.866 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.109 ; 4.109 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.270 ; 4.270 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.612 ; 4.612 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.384 ; 4.384 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.266 ; 4.266 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.090 ; 4.090 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.284 ; 4.284 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.930 ; 3.930 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.714 ; 4.714 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.229 ; 4.229 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.619 ; 4.619 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.627 ; 4.627 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.669 ; 4.669 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.637 ; 4.637 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.643 ; 4.643 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.678 ; 4.678 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.607 ; 4.607 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.051 ; 4.051 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.220 ; 4.220 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.321 ; 4.321 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.220 ; 4.220 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.624 ; 4.624 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.611 ; 4.611 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.618 ; 4.618 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.527 ; 4.527 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.505 ; 4.505 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.480 ; 4.480 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.598 ; 3.598 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.288 ; 3.288 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 3.741 ; 3.741 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.043 ; 4.043 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 4.046 ; 4.046 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.050 ; 4.050 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.073 ; 4.073 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 3.966 ; 3.966 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.845 ; 3.845 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.459 ; 4.459 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.460 ; 4.460 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.245 ; 3.245 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.848 ; 3.848 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.642 ;       ;       ; 4.642 ;
; ADDR[2]    ; DATA[1]     ; 4.961 ; 4.961 ; 4.961 ; 4.961 ;
; ADDR[2]    ; DATA[2]     ; 4.319 ; 4.913 ; 4.913 ; 4.319 ;
; ADDR[2]    ; DATA[4]     ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; ADDR[2]    ; DATA[5]     ; 4.673 ;       ;       ; 4.673 ;
; ADDR[2]    ; DATA[6]     ; 4.443 ;       ;       ; 4.443 ;
; ADDR[2]    ; DATA[7]     ; 4.575 ;       ;       ; 4.575 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.007 ; 4.007 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.772 ;       ;       ; 3.772 ;
; ADDR[3]    ; DATA[0]     ; 4.486 ; 4.416 ; 4.416 ; 4.486 ;
; ADDR[3]    ; DATA[1]     ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; ADDR[3]    ; DATA[2]     ; 4.578 ; 4.757 ; 4.757 ; 4.578 ;
; ADDR[3]    ; DATA[4]     ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; ADDR[3]    ; DATA[5]     ; 4.517 ; 4.447 ; 4.447 ; 4.517 ;
; ADDR[3]    ; DATA[6]     ; 4.287 ; 4.217 ; 4.217 ; 4.287 ;
; ADDR[3]    ; DATA[7]     ; 4.419 ; 4.349 ; 4.349 ; 4.419 ;
; ADDR[3]    ; DATA[8]     ; 3.969 ;       ;       ; 3.969 ;
; ADDR[3]    ; DATA_OE_    ; 3.738 ;       ;       ; 3.738 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; ADDR[3]    ; PD_PORT[1]  ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; ADDR[3]    ; PD_PORT[3]  ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; ADDR[3]    ; PD_PORT[7]  ; 3.950 ; 3.950 ; 3.950 ; 3.950 ;
; ADDR[4]    ; DATA[0]     ; 7.123 ;       ;       ; 7.123 ;
; ADDR[4]    ; DATA[1]     ; 7.539 ; 7.539 ; 7.539 ; 7.539 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.394 ; 7.394 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.372 ; 7.372 ; 7.372 ; 7.372 ;
; ADDR[4]    ; DATA[5]     ; 7.154 ;       ;       ; 7.154 ;
; ADDR[4]    ; DATA[6]     ; 6.924 ;       ;       ; 6.924 ;
; ADDR[4]    ; DATA[7]     ; 7.056 ;       ;       ; 7.056 ;
; ADDR[4]    ; DATA[8]     ;       ; 6.585 ; 6.585 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.347 ; 6.347 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.222 ; 7.423 ; 7.423 ; 7.222 ;
; ADDR[5]    ; DATA[1]     ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; ADDR[5]    ; DATA[2]     ; 7.694 ; 7.384 ; 7.384 ; 7.694 ;
; ADDR[5]    ; DATA[4]     ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; ADDR[5]    ; DATA[5]     ; 7.253 ; 7.454 ; 7.454 ; 7.253 ;
; ADDR[5]    ; DATA[6]     ; 7.023 ; 7.224 ; 7.224 ; 7.023 ;
; ADDR[5]    ; DATA[7]     ; 7.155 ; 7.356 ; 7.356 ; 7.155 ;
; ADDR[5]    ; DATA[8]     ;       ; 6.775 ; 6.775 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.536 ; 6.536 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.314 ; 7.515 ; 7.515 ; 7.314 ;
; ADDR[6]    ; DATA[1]     ; 7.821 ; 7.821 ; 7.821 ; 7.821 ;
; ADDR[6]    ; DATA[2]     ; 7.786 ; 7.476 ; 7.476 ; 7.786 ;
; ADDR[6]    ; DATA[4]     ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; ADDR[6]    ; DATA[5]     ; 7.345 ; 7.546 ; 7.546 ; 7.345 ;
; ADDR[6]    ; DATA[6]     ; 7.115 ; 7.316 ; 7.316 ; 7.115 ;
; ADDR[6]    ; DATA[7]     ; 7.247 ; 7.448 ; 7.448 ; 7.247 ;
; ADDR[6]    ; DATA[8]     ;       ; 6.867 ; 6.867 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.628 ; 6.628 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.847 ;       ;       ; 5.847 ;
; DATA[1]    ; PD_PORT[1]  ; 6.502 ;       ;       ; 6.502 ;
; DATA[2]    ; PD_PORT[2]  ; 6.633 ;       ;       ; 6.633 ;
; DATA[3]    ; PD_PORT[3]  ; 6.463 ;       ;       ; 6.463 ;
; DATA[4]    ; PD_PORT[4]  ; 6.137 ;       ;       ; 6.137 ;
; DATA[5]    ; PD_PORT[5]  ; 6.739 ;       ;       ; 6.739 ;
; DATA[6]    ; PD_PORT[6]  ; 6.484 ;       ;       ; 6.484 ;
; DATA[7]    ; PD_PORT[7]  ; 6.563 ;       ;       ; 6.563 ;
; INTA       ; _INT        ;       ; 6.234 ; 6.234 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.366 ;       ;       ; 6.366 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.933 ;       ;       ; 5.933 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.844 ;       ;       ; 6.844 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.376 ;       ;       ; 6.376 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.331 ;       ;       ; 6.331 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.810 ;       ;       ; 6.810 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.744 ;       ;       ; 6.744 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.880 ;       ;       ; 6.880 ;
; R_W        ; DATA[0]     ; 4.197 ; 6.401 ; 6.401 ; 4.197 ;
; R_W        ; DATA[1]     ; 7.024 ; 7.024 ; 7.024 ; 7.024 ;
; R_W        ; DATA[2]     ; 6.679 ; 4.468 ; 4.468 ; 6.679 ;
; R_W        ; DATA[4]     ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; R_W        ; DATA[5]     ; 4.228 ; 6.432 ; 6.432 ; 4.228 ;
; R_W        ; DATA[6]     ; 3.998 ; 6.202 ; 6.202 ; 3.998 ;
; R_W        ; DATA[7]     ; 4.130 ; 6.334 ; 6.334 ; 4.130 ;
; R_W        ; DATA[8]     ; 6.170 ;       ;       ; 6.170 ;
; R_W        ; _LED_RD     ;       ; 6.285 ; 6.285 ;       ;
; R_W        ; _LED_WR     ; 6.287 ;       ;       ; 6.287 ;
; _AS        ; DATA[0]     ; 4.638 ; 4.839 ; 4.839 ; 4.638 ;
; _AS        ; DATA[1]     ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; _AS        ; DATA[2]     ; 5.110 ; 4.800 ; 4.800 ; 5.110 ;
; _AS        ; DATA[4]     ; 4.978 ; 4.978 ; 4.978 ; 4.978 ;
; _AS        ; DATA[5]     ; 4.669 ; 4.870 ; 4.870 ; 4.669 ;
; _AS        ; DATA[6]     ; 4.439 ; 4.640 ; 4.640 ; 4.439 ;
; _AS        ; DATA[7]     ; 4.571 ; 4.772 ; 4.772 ; 4.571 ;
; _AS        ; DATA[8]     ;       ; 4.191 ; 4.191 ;       ;
; _AS        ; DATA_OE_    ; 6.138 ; 3.952 ; 3.952 ; 6.138 ;
; _AS        ; _LED_RD     ; 6.536 ;       ;       ; 6.536 ;
; _AS        ; _LED_WR     ; 6.537 ;       ;       ; 6.537 ;
; _CS        ; DATA[0]     ; 4.395 ; 4.596 ; 4.596 ; 4.395 ;
; _CS        ; DATA[1]     ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; _CS        ; DATA[2]     ; 4.867 ; 4.557 ; 4.557 ; 4.867 ;
; _CS        ; DATA[4]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; _CS        ; DATA[5]     ; 4.426 ; 4.627 ; 4.627 ; 4.426 ;
; _CS        ; DATA[6]     ; 4.196 ; 4.397 ; 4.397 ; 4.196 ;
; _CS        ; DATA[7]     ; 4.328 ; 4.529 ; 4.529 ; 4.328 ;
; _CS        ; DATA[8]     ;       ; 3.948 ; 3.948 ;       ;
; _CS        ; DATA_OE_    ; 3.620 ; 3.709 ; 3.709 ; 3.620 ;
; _CS        ; _LED_RD     ; 4.537 ;       ;       ; 4.537 ;
; _CS        ; _LED_WR     ; 4.538 ;       ;       ; 4.538 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.454 ;       ;       ; 4.454 ;
; ADDR[2]    ; DATA[1]     ; 4.773 ; 4.961 ; 4.961 ; 4.773 ;
; ADDR[2]    ; DATA[2]     ; 4.319 ; 4.616 ; 4.616 ; 4.319 ;
; ADDR[2]    ; DATA[4]     ; 4.606 ; 4.794 ; 4.794 ; 4.606 ;
; ADDR[2]    ; DATA[5]     ; 4.485 ;       ;       ; 4.485 ;
; ADDR[2]    ; DATA[6]     ; 4.255 ;       ;       ; 4.255 ;
; ADDR[2]    ; DATA[7]     ; 4.387 ;       ;       ; 4.387 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.007 ; 4.007 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.772 ;       ;       ; 3.772 ;
; ADDR[3]    ; DATA[0]     ; 4.486 ; 4.416 ; 4.416 ; 4.486 ;
; ADDR[3]    ; DATA[1]     ; 4.617 ; 4.923 ; 4.923 ; 4.617 ;
; ADDR[3]    ; DATA[2]     ; 4.578 ; 4.162 ; 4.162 ; 4.578 ;
; ADDR[3]    ; DATA[4]     ; 4.450 ; 4.756 ; 4.756 ; 4.450 ;
; ADDR[3]    ; DATA[5]     ; 4.517 ; 4.447 ; 4.447 ; 4.517 ;
; ADDR[3]    ; DATA[6]     ; 4.287 ; 4.217 ; 4.217 ; 4.287 ;
; ADDR[3]    ; DATA[7]     ; 4.419 ; 4.349 ; 4.349 ; 4.419 ;
; ADDR[3]    ; DATA[8]     ; 3.969 ;       ;       ; 3.969 ;
; ADDR[3]    ; DATA_OE_    ; 3.738 ;       ;       ; 3.738 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; ADDR[3]    ; PD_PORT[1]  ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; ADDR[3]    ; PD_PORT[3]  ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; ADDR[3]    ; PD_PORT[7]  ; 3.950 ; 3.950 ; 3.950 ; 3.950 ;
; ADDR[4]    ; DATA[0]     ; 7.032 ;       ;       ; 7.032 ;
; ADDR[4]    ; DATA[1]     ; 7.254 ; 7.539 ; 7.539 ; 7.254 ;
; ADDR[4]    ; DATA[2]     ;       ; 6.901 ; 6.901 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.087 ; 7.372 ; 7.372 ; 7.087 ;
; ADDR[4]    ; DATA[5]     ; 7.063 ;       ;       ; 7.063 ;
; ADDR[4]    ; DATA[6]     ; 6.833 ;       ;       ; 6.833 ;
; ADDR[4]    ; DATA[7]     ; 6.965 ;       ;       ; 6.965 ;
; ADDR[4]    ; DATA[8]     ;       ; 6.585 ; 6.585 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.347 ; 6.347 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.222 ; 7.423 ; 7.423 ; 7.222 ;
; ADDR[5]    ; DATA[1]     ; 7.729 ; 7.554 ; 7.554 ; 7.729 ;
; ADDR[5]    ; DATA[2]     ; 7.694 ; 7.324 ; 7.324 ; 7.694 ;
; ADDR[5]    ; DATA[4]     ; 7.562 ; 7.387 ; 7.387 ; 7.562 ;
; ADDR[5]    ; DATA[5]     ; 7.253 ; 7.454 ; 7.454 ; 7.253 ;
; ADDR[5]    ; DATA[6]     ; 7.023 ; 7.224 ; 7.224 ; 7.023 ;
; ADDR[5]    ; DATA[7]     ; 7.155 ; 7.356 ; 7.356 ; 7.155 ;
; ADDR[5]    ; DATA[8]     ;       ; 6.775 ; 6.775 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.536 ; 6.536 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.314 ; 7.515 ; 7.515 ; 7.314 ;
; ADDR[6]    ; DATA[1]     ; 7.821 ; 7.646 ; 7.646 ; 7.821 ;
; ADDR[6]    ; DATA[2]     ; 7.786 ; 7.416 ; 7.416 ; 7.786 ;
; ADDR[6]    ; DATA[4]     ; 7.654 ; 7.479 ; 7.479 ; 7.654 ;
; ADDR[6]    ; DATA[5]     ; 7.345 ; 7.546 ; 7.546 ; 7.345 ;
; ADDR[6]    ; DATA[6]     ; 7.115 ; 7.316 ; 7.316 ; 7.115 ;
; ADDR[6]    ; DATA[7]     ; 7.247 ; 7.448 ; 7.448 ; 7.247 ;
; ADDR[6]    ; DATA[8]     ;       ; 6.867 ; 6.867 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.628 ; 6.628 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.847 ;       ;       ; 5.847 ;
; DATA[1]    ; PD_PORT[1]  ; 6.502 ;       ;       ; 6.502 ;
; DATA[2]    ; PD_PORT[2]  ; 6.633 ;       ;       ; 6.633 ;
; DATA[3]    ; PD_PORT[3]  ; 6.463 ;       ;       ; 6.463 ;
; DATA[4]    ; PD_PORT[4]  ; 6.137 ;       ;       ; 6.137 ;
; DATA[5]    ; PD_PORT[5]  ; 6.739 ;       ;       ; 6.739 ;
; DATA[6]    ; PD_PORT[6]  ; 6.484 ;       ;       ; 6.484 ;
; DATA[7]    ; PD_PORT[7]  ; 6.563 ;       ;       ; 6.563 ;
; INTA       ; _INT        ;       ; 6.234 ; 6.234 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.366 ;       ;       ; 6.366 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.933 ;       ;       ; 5.933 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.844 ;       ;       ; 6.844 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.376 ;       ;       ; 6.376 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.331 ;       ;       ; 6.331 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.810 ;       ;       ; 6.810 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.744 ;       ;       ; 6.744 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.880 ;       ;       ; 6.880 ;
; R_W        ; DATA[0]     ; 4.197 ; 6.401 ; 6.401 ; 4.197 ;
; R_W        ; DATA[1]     ; 4.328 ; 7.024 ; 7.024 ; 4.328 ;
; R_W        ; DATA[2]     ; 6.676 ; 4.468 ; 4.468 ; 6.676 ;
; R_W        ; DATA[4]     ; 4.161 ; 6.857 ; 6.857 ; 4.161 ;
; R_W        ; DATA[5]     ; 4.228 ; 6.432 ; 6.432 ; 4.228 ;
; R_W        ; DATA[6]     ; 3.998 ; 6.202 ; 6.202 ; 3.998 ;
; R_W        ; DATA[7]     ; 4.130 ; 6.334 ; 6.334 ; 4.130 ;
; R_W        ; DATA[8]     ; 6.170 ;       ;       ; 6.170 ;
; R_W        ; _LED_RD     ;       ; 6.285 ; 6.285 ;       ;
; R_W        ; _LED_WR     ; 6.287 ;       ;       ; 6.287 ;
; _AS        ; DATA[0]     ; 4.638 ; 4.839 ; 4.839 ; 4.638 ;
; _AS        ; DATA[1]     ; 5.145 ; 4.970 ; 4.970 ; 5.145 ;
; _AS        ; DATA[2]     ; 5.110 ; 4.740 ; 4.740 ; 5.110 ;
; _AS        ; DATA[4]     ; 4.978 ; 4.803 ; 4.803 ; 4.978 ;
; _AS        ; DATA[5]     ; 4.669 ; 4.870 ; 4.870 ; 4.669 ;
; _AS        ; DATA[6]     ; 4.439 ; 4.640 ; 4.640 ; 4.439 ;
; _AS        ; DATA[7]     ; 4.571 ; 4.772 ; 4.772 ; 4.571 ;
; _AS        ; DATA[8]     ;       ; 4.191 ; 4.191 ;       ;
; _AS        ; DATA_OE_    ; 6.138 ; 3.952 ; 3.952 ; 6.138 ;
; _AS        ; _LED_RD     ; 6.536 ;       ;       ; 6.536 ;
; _AS        ; _LED_WR     ; 6.537 ;       ;       ; 6.537 ;
; _CS        ; DATA[0]     ; 4.395 ; 4.596 ; 4.596 ; 4.395 ;
; _CS        ; DATA[1]     ; 4.902 ; 4.727 ; 4.727 ; 4.902 ;
; _CS        ; DATA[2]     ; 4.867 ; 4.497 ; 4.497 ; 4.867 ;
; _CS        ; DATA[4]     ; 4.735 ; 4.560 ; 4.560 ; 4.735 ;
; _CS        ; DATA[5]     ; 4.426 ; 4.627 ; 4.627 ; 4.426 ;
; _CS        ; DATA[6]     ; 4.196 ; 4.397 ; 4.397 ; 4.196 ;
; _CS        ; DATA[7]     ; 4.328 ; 4.529 ; 4.529 ; 4.328 ;
; _CS        ; DATA[8]     ;       ; 3.948 ; 3.948 ;       ;
; _CS        ; DATA_OE_    ; 3.620 ; 3.709 ; 3.709 ; 3.620 ;
; _CS        ; _LED_RD     ; 4.537 ;       ;       ; 4.537 ;
; _CS        ; _LED_WR     ; 4.538 ;       ;       ; 4.538 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.993 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.336 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.592 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.226 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.592 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.236 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.698 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.332 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.698 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.335 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.698 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.321 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.708 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.321 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.713 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.616 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.332 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.482 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.442 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.498 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.490 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.993 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.442 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.993 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.452 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.198 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.240 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.188 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.240 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.188 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.189 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.189 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.194 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.982 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.127 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.057 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.305 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.211 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 3.982 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.366 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.535 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.366 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.714 ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.219 ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.219 ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.605 ;      ; Rise       ; sclk            ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.982 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.325 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.581 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.215 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.581 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.225 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.687 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.321 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.687 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.324 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.687 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.310 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.697 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.310 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.702 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.605 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.321 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.471 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.431 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.487 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.479 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.982 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.431 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.982 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.441 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.187 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.229 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.177 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.229 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.177 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.178 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.178 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.183 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.937 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.082 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.012 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.260 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.166 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 3.937 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.321 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.490 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.321 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.714 ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.219 ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.219 ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.605 ;      ; Rise       ; sclk            ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.993     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.336     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.592     ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.226     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.592     ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.236     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.698     ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.332     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.698     ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.335     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.698     ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.321     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.708     ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.321     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.713     ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.616     ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.332     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.482     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.442     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.498     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.490     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.993     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.442     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.993     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.452     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.198     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.240     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.188     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.240     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.188     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.189     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.189     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.194     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.982     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.127     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.057     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.305     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.211     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 3.982     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.366     ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.535     ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.366     ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.714     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.219     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.219     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.605     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.982     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.325     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.581     ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.215     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.581     ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.225     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.687     ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.321     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.687     ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.324     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.687     ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.310     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.697     ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.310     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.702     ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.605     ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.321     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.471     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.431     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.487     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.479     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.982     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.431     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.982     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.441     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.187     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.229     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.177     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.229     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.177     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.178     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.178     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.183     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.937     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.082     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.012     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.260     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.166     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 3.937     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.321     ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.490     ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.321     ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.714     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.219     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.219     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.605     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+--------+---------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.379 ; -36.380 ; 16.547   ; 20.794  ; 18.758              ;
;  n/a             ; -4.379 ; -36.380 ; N/A      ; N/A     ; N/A                 ;
;  sclk            ; 9.918  ; 0.215   ; 16.547   ; 20.794  ; 18.758              ;
; Design-wide TNS  ; -4.379 ; -36.38  ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a             ; -4.379 ; -36.380 ; N/A      ; N/A     ; N/A                 ;
;  sclk            ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 6.600  ; 6.600  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 6.600  ; 6.600  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 9.678  ; 9.678  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.410  ; 6.410  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 14.067 ; 14.067 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.149  ; 0.149  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 4.305  ; 4.305  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 1.238  ; 1.238  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 1.568  ; 1.568  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 14.300 ; 14.300 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 12.419 ; 12.419 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 14.300 ; 14.300 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 13.565 ; 13.565 ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.778  ; 6.778  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 3.447  ; 3.447  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.566  ; 5.566  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.723  ; 4.723  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.566  ; 5.566  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 4.856  ; 4.856  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -2.639 ; -2.639 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -2.639 ; -2.639 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -2.467 ; -2.467 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.377 ; -2.377 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -2.827 ; -2.827 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.428  ; 0.428  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -1.879 ; -1.879 ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.011  ; 0.011  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.215  ; 0.215  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -2.094 ; -2.094 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -2.094 ; -2.094 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.764 ; -2.764 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -2.659 ; -2.659 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.389 ; -2.389 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -0.330 ; -0.330 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -2.060 ; -2.060 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -2.060 ; -2.060 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.343 ; -2.343 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -2.142 ; -2.142 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 14.668 ; 14.668 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 13.531 ; 13.531 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.269 ; 11.269 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.453 ; 10.453 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.193 ; 11.193 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.332  ; 9.332  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 14.668 ; 14.668 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 13.155 ; 13.155 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 13.288 ; 13.288 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 11.062 ; 11.062 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.955 ; 10.955 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 9.908  ; 9.908  ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 10.904 ; 10.904 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 9.802  ; 9.802  ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.278 ; 11.278 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.788 ; 11.788 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.554  ; 9.554  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.851 ; 11.851 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 12.417 ; 12.417 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 12.565 ; 12.565 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 12.600 ; 12.600 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 11.193 ; 11.193 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 13.153 ; 13.153 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 12.533 ; 12.533 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 12.048 ; 12.048 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 11.057 ; 11.057 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 12.518 ; 12.518 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 12.564 ; 12.564 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 12.539 ; 12.539 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 12.504 ; 12.504 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 12.504 ; 12.504 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 13.245 ; 13.245 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 12.658 ; 12.658 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.503  ; 9.503  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 15.056 ; 15.056 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 12.888 ; 12.888 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 15.056 ; 15.056 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 14.830 ; 14.830 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 14.966 ; 14.966 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 13.792 ; 13.792 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 14.480 ; 14.480 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 14.609 ; 14.609 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 14.058 ; 14.058 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.687  ; 7.687  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.418  ; 7.418  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 8.088  ; 8.088  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.009  ; 9.009  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 9.609  ; 9.609  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.502  ; 9.502  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 9.936  ; 9.936  ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 8.960  ; 8.960  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 9.280  ; 9.280  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.532 ; 11.532 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.545 ; 11.545 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.288  ; 7.288  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 8.465  ; 8.465  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.930 ; 3.930 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.564 ; 4.564 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.564 ; 4.564 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.429 ; 4.429 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.458 ; 4.458 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.000 ; 4.000 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.593 ; 4.593 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.393 ; 4.393 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.522 ; 4.522 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.250 ; 4.250 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.537 ; 4.537 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 3.999 ; 3.999 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.467 ; 4.467 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.124 ; 4.124 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.584 ; 4.584 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.866 ; 4.866 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.109 ; 4.109 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.270 ; 4.270 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.612 ; 4.612 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.384 ; 4.384 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.266 ; 4.266 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.090 ; 4.090 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.284 ; 4.284 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.930 ; 3.930 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.714 ; 4.714 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.229 ; 4.229 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.619 ; 4.619 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.627 ; 4.627 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.669 ; 4.669 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.637 ; 4.637 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.643 ; 4.643 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.678 ; 4.678 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.607 ; 4.607 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.051 ; 4.051 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.220 ; 4.220 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.321 ; 4.321 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.220 ; 4.220 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.624 ; 4.624 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.611 ; 4.611 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.618 ; 4.618 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.527 ; 4.527 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.505 ; 4.505 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.480 ; 4.480 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.598 ; 3.598 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.288 ; 3.288 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 3.741 ; 3.741 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.043 ; 4.043 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 4.046 ; 4.046 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.050 ; 4.050 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.073 ; 4.073 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 3.966 ; 3.966 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.845 ; 3.845 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.459 ; 4.459 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.460 ; 4.460 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.245 ; 3.245 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.848 ; 3.848 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 12.211 ;        ;        ; 12.211 ;
; ADDR[2]    ; DATA[1]     ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; ADDR[2]    ; DATA[2]     ; 11.233 ; 13.142 ; 13.142 ; 11.233 ;
; ADDR[2]    ; DATA[4]     ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; ADDR[2]    ; DATA[5]     ; 12.268 ;        ;        ; 12.268 ;
; ADDR[2]    ; DATA[6]     ; 11.569 ;        ;        ; 11.569 ;
; ADDR[2]    ; DATA[7]     ; 11.968 ;        ;        ; 11.968 ;
; ADDR[2]    ; DATA[8]     ;        ; 10.278 ; 10.278 ;        ;
; ADDR[2]    ; DATA_OE_    ; 9.480  ;        ;        ; 9.480  ;
; ADDR[3]    ; DATA[0]     ; 11.907 ; 11.647 ; 11.647 ; 11.907 ;
; ADDR[3]    ; DATA[1]     ; 13.401 ; 13.401 ; 13.401 ; 13.401 ;
; ADDR[3]    ; DATA[2]     ; 12.339 ; 12.838 ; 12.838 ; 12.339 ;
; ADDR[3]    ; DATA[4]     ; 12.620 ; 12.620 ; 12.620 ; 12.620 ;
; ADDR[3]    ; DATA[5]     ; 11.964 ; 11.704 ; 11.704 ; 11.964 ;
; ADDR[3]    ; DATA[6]     ; 11.265 ; 11.005 ; 11.005 ; 11.265 ;
; ADDR[3]    ; DATA[7]     ; 11.664 ; 11.404 ; 11.404 ; 11.664 ;
; ADDR[3]    ; DATA[8]     ; 10.197 ;        ;        ; 10.197 ;
; ADDR[3]    ; DATA_OE_    ; 9.318  ;        ;        ; 9.318  ;
; ADDR[3]    ; PD_PORT[0]  ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; ADDR[3]    ; PD_PORT[1]  ; 10.711 ; 10.711 ; 10.711 ; 10.711 ;
; ADDR[3]    ; PD_PORT[2]  ; 11.998 ; 11.998 ; 11.998 ; 11.998 ;
; ADDR[3]    ; PD_PORT[3]  ; 10.393 ; 10.393 ; 10.393 ; 10.393 ;
; ADDR[3]    ; PD_PORT[4]  ; 10.703 ; 10.703 ; 10.703 ; 10.703 ;
; ADDR[3]    ; PD_PORT[5]  ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; ADDR[3]    ; PD_PORT[6]  ; 11.674 ; 11.674 ; 11.674 ; 11.674 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.361 ; 10.361 ; 10.361 ; 10.361 ;
; ADDR[4]    ; DATA[0]     ; 16.823 ;        ;        ; 16.823 ;
; ADDR[4]    ; DATA[1]     ; 18.251 ; 18.251 ; 18.251 ; 18.251 ;
; ADDR[4]    ; DATA[2]     ;        ; 17.754 ; 17.754 ;        ;
; ADDR[4]    ; DATA[4]     ; 17.470 ; 17.470 ; 17.470 ; 17.470 ;
; ADDR[4]    ; DATA[5]     ; 16.880 ;        ;        ; 16.880 ;
; ADDR[4]    ; DATA[6]     ; 16.181 ;        ;        ; 16.181 ;
; ADDR[4]    ; DATA[7]     ; 16.580 ;        ;        ; 16.580 ;
; ADDR[4]    ; DATA[8]     ;        ; 15.047 ; 15.047 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 14.167 ; 14.167 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.276 ; 17.877 ; 17.877 ; 17.276 ;
; ADDR[5]    ; DATA[1]     ; 19.030 ; 19.030 ; 19.030 ; 19.030 ;
; ADDR[5]    ; DATA[2]     ; 18.808 ; 17.968 ; 17.968 ; 18.808 ;
; ADDR[5]    ; DATA[4]     ; 18.249 ; 18.249 ; 18.249 ; 18.249 ;
; ADDR[5]    ; DATA[5]     ; 17.333 ; 17.934 ; 17.934 ; 17.333 ;
; ADDR[5]    ; DATA[6]     ; 16.634 ; 17.235 ; 17.235 ; 16.634 ;
; ADDR[5]    ; DATA[7]     ; 17.033 ; 17.634 ; 17.634 ; 17.033 ;
; ADDR[5]    ; DATA[8]     ;        ; 15.826 ; 15.826 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 14.946 ; 14.946 ;        ;
; ADDR[6]    ; DATA[0]     ; 17.610 ; 18.211 ; 18.211 ; 17.610 ;
; ADDR[6]    ; DATA[1]     ; 19.364 ; 19.364 ; 19.364 ; 19.364 ;
; ADDR[6]    ; DATA[2]     ; 19.142 ; 18.302 ; 18.302 ; 19.142 ;
; ADDR[6]    ; DATA[4]     ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; ADDR[6]    ; DATA[5]     ; 17.667 ; 18.268 ; 18.268 ; 17.667 ;
; ADDR[6]    ; DATA[6]     ; 16.968 ; 17.569 ; 17.569 ; 16.968 ;
; ADDR[6]    ; DATA[7]     ; 17.367 ; 17.968 ; 17.968 ; 17.367 ;
; ADDR[6]    ; DATA[8]     ;        ; 16.160 ; 16.160 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 15.280 ; 15.280 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.293 ;        ;        ; 13.293 ;
; DATA[1]    ; PD_PORT[1]  ; 15.072 ;        ;        ; 15.072 ;
; DATA[2]    ; PD_PORT[2]  ; 15.627 ;        ;        ; 15.627 ;
; DATA[3]    ; PD_PORT[3]  ; 15.022 ;        ;        ; 15.022 ;
; DATA[4]    ; PD_PORT[4]  ; 14.210 ;        ;        ; 14.210 ;
; DATA[5]    ; PD_PORT[5]  ; 16.183 ;        ;        ; 16.183 ;
; DATA[6]    ; PD_PORT[6]  ; 14.990 ;        ;        ; 14.990 ;
; DATA[7]    ; PD_PORT[7]  ; 15.450 ;        ;        ; 15.450 ;
; INTA       ; _INT        ;        ; 13.810 ; 13.810 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 14.821 ;        ;        ; 14.821 ;
; PD_PORT[1] ; PD_PORT[1]  ; 13.529 ;        ;        ; 13.529 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.800 ;        ;        ; 15.800 ;
; PD_PORT[3] ; PD_PORT[3]  ; 14.671 ;        ;        ; 14.671 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.593 ;        ;        ; 14.593 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.988 ;        ;        ; 15.988 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.650 ;        ;        ; 15.650 ;
; PD_PORT[7] ; PD_PORT[7]  ; 16.219 ;        ;        ; 16.219 ;
; R_W        ; DATA[0]     ; 11.011 ; 14.874 ; 14.874 ; 11.011 ;
; R_W        ; DATA[1]     ; 16.807 ; 16.807 ; 16.807 ; 16.807 ;
; R_W        ; DATA[2]     ; 15.887 ; 11.942 ; 11.942 ; 15.887 ;
; R_W        ; DATA[4]     ; 16.026 ; 16.026 ; 16.026 ; 16.026 ;
; R_W        ; DATA[5]     ; 11.068 ; 14.931 ; 14.931 ; 11.068 ;
; R_W        ; DATA[6]     ; 10.369 ; 14.232 ; 14.232 ; 10.369 ;
; R_W        ; DATA[7]     ; 10.768 ; 14.631 ; 14.631 ; 10.768 ;
; R_W        ; DATA[8]     ; 13.909 ;        ;        ; 13.909 ;
; R_W        ; _LED_RD     ;        ; 14.571 ; 14.571 ;        ;
; R_W        ; _LED_WR     ; 14.577 ;        ;        ; 14.577 ;
; _AS        ; DATA[0]     ; 12.432 ; 13.033 ; 13.033 ; 12.432 ;
; _AS        ; DATA[1]     ; 14.186 ; 14.186 ; 14.186 ; 14.186 ;
; _AS        ; DATA[2]     ; 13.964 ; 13.124 ; 13.124 ; 13.964 ;
; _AS        ; DATA[4]     ; 13.405 ; 13.405 ; 13.405 ; 13.405 ;
; _AS        ; DATA[5]     ; 12.489 ; 13.090 ; 13.090 ; 12.489 ;
; _AS        ; DATA[6]     ; 11.790 ; 12.391 ; 12.391 ; 11.790 ;
; _AS        ; DATA[7]     ; 12.189 ; 12.790 ; 12.790 ; 12.189 ;
; _AS        ; DATA[8]     ;        ; 10.982 ; 10.982 ;        ;
; _AS        ; DATA_OE_    ; 13.777 ; 10.102 ; 10.102 ; 13.777 ;
; _AS        ; _LED_RD     ; 15.427 ;        ;        ; 15.427 ;
; _AS        ; _LED_WR     ; 15.432 ;        ;        ; 15.432 ;
; _CS        ; DATA[0]     ; 11.709 ; 12.310 ; 12.310 ; 11.709 ;
; _CS        ; DATA[1]     ; 13.463 ; 13.463 ; 13.463 ; 13.463 ;
; _CS        ; DATA[2]     ; 13.241 ; 12.401 ; 12.401 ; 13.241 ;
; _CS        ; DATA[4]     ; 12.682 ; 12.682 ; 12.682 ; 12.682 ;
; _CS        ; DATA[5]     ; 11.766 ; 12.367 ; 12.367 ; 11.766 ;
; _CS        ; DATA[6]     ; 11.067 ; 11.668 ; 11.668 ; 11.067 ;
; _CS        ; DATA[7]     ; 11.466 ; 12.067 ; 12.067 ; 11.466 ;
; _CS        ; DATA[8]     ;        ; 10.259 ; 10.259 ;        ;
; _CS        ; DATA_OE_    ; 9.070  ; 9.379  ; 9.379  ; 9.070  ;
; _CS        ; _LED_RD     ; 12.096 ;        ;        ; 12.096 ;
; _CS        ; _LED_WR     ; 12.101 ;        ;        ; 12.101 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.454 ;       ;       ; 4.454 ;
; ADDR[2]    ; DATA[1]     ; 4.773 ; 4.961 ; 4.961 ; 4.773 ;
; ADDR[2]    ; DATA[2]     ; 4.319 ; 4.616 ; 4.616 ; 4.319 ;
; ADDR[2]    ; DATA[4]     ; 4.606 ; 4.794 ; 4.794 ; 4.606 ;
; ADDR[2]    ; DATA[5]     ; 4.485 ;       ;       ; 4.485 ;
; ADDR[2]    ; DATA[6]     ; 4.255 ;       ;       ; 4.255 ;
; ADDR[2]    ; DATA[7]     ; 4.387 ;       ;       ; 4.387 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.007 ; 4.007 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.772 ;       ;       ; 3.772 ;
; ADDR[3]    ; DATA[0]     ; 4.486 ; 4.416 ; 4.416 ; 4.486 ;
; ADDR[3]    ; DATA[1]     ; 4.617 ; 4.923 ; 4.923 ; 4.617 ;
; ADDR[3]    ; DATA[2]     ; 4.578 ; 4.162 ; 4.162 ; 4.578 ;
; ADDR[3]    ; DATA[4]     ; 4.450 ; 4.756 ; 4.756 ; 4.450 ;
; ADDR[3]    ; DATA[5]     ; 4.517 ; 4.447 ; 4.447 ; 4.517 ;
; ADDR[3]    ; DATA[6]     ; 4.287 ; 4.217 ; 4.217 ; 4.287 ;
; ADDR[3]    ; DATA[7]     ; 4.419 ; 4.349 ; 4.349 ; 4.419 ;
; ADDR[3]    ; DATA[8]     ; 3.969 ;       ;       ; 3.969 ;
; ADDR[3]    ; DATA_OE_    ; 3.738 ;       ;       ; 3.738 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; ADDR[3]    ; PD_PORT[1]  ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; ADDR[3]    ; PD_PORT[3]  ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; ADDR[3]    ; PD_PORT[7]  ; 3.950 ; 3.950 ; 3.950 ; 3.950 ;
; ADDR[4]    ; DATA[0]     ; 7.032 ;       ;       ; 7.032 ;
; ADDR[4]    ; DATA[1]     ; 7.254 ; 7.539 ; 7.539 ; 7.254 ;
; ADDR[4]    ; DATA[2]     ;       ; 6.901 ; 6.901 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.087 ; 7.372 ; 7.372 ; 7.087 ;
; ADDR[4]    ; DATA[5]     ; 7.063 ;       ;       ; 7.063 ;
; ADDR[4]    ; DATA[6]     ; 6.833 ;       ;       ; 6.833 ;
; ADDR[4]    ; DATA[7]     ; 6.965 ;       ;       ; 6.965 ;
; ADDR[4]    ; DATA[8]     ;       ; 6.585 ; 6.585 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.347 ; 6.347 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.222 ; 7.423 ; 7.423 ; 7.222 ;
; ADDR[5]    ; DATA[1]     ; 7.729 ; 7.554 ; 7.554 ; 7.729 ;
; ADDR[5]    ; DATA[2]     ; 7.694 ; 7.324 ; 7.324 ; 7.694 ;
; ADDR[5]    ; DATA[4]     ; 7.562 ; 7.387 ; 7.387 ; 7.562 ;
; ADDR[5]    ; DATA[5]     ; 7.253 ; 7.454 ; 7.454 ; 7.253 ;
; ADDR[5]    ; DATA[6]     ; 7.023 ; 7.224 ; 7.224 ; 7.023 ;
; ADDR[5]    ; DATA[7]     ; 7.155 ; 7.356 ; 7.356 ; 7.155 ;
; ADDR[5]    ; DATA[8]     ;       ; 6.775 ; 6.775 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.536 ; 6.536 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.314 ; 7.515 ; 7.515 ; 7.314 ;
; ADDR[6]    ; DATA[1]     ; 7.821 ; 7.646 ; 7.646 ; 7.821 ;
; ADDR[6]    ; DATA[2]     ; 7.786 ; 7.416 ; 7.416 ; 7.786 ;
; ADDR[6]    ; DATA[4]     ; 7.654 ; 7.479 ; 7.479 ; 7.654 ;
; ADDR[6]    ; DATA[5]     ; 7.345 ; 7.546 ; 7.546 ; 7.345 ;
; ADDR[6]    ; DATA[6]     ; 7.115 ; 7.316 ; 7.316 ; 7.115 ;
; ADDR[6]    ; DATA[7]     ; 7.247 ; 7.448 ; 7.448 ; 7.247 ;
; ADDR[6]    ; DATA[8]     ;       ; 6.867 ; 6.867 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.628 ; 6.628 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.847 ;       ;       ; 5.847 ;
; DATA[1]    ; PD_PORT[1]  ; 6.502 ;       ;       ; 6.502 ;
; DATA[2]    ; PD_PORT[2]  ; 6.633 ;       ;       ; 6.633 ;
; DATA[3]    ; PD_PORT[3]  ; 6.463 ;       ;       ; 6.463 ;
; DATA[4]    ; PD_PORT[4]  ; 6.137 ;       ;       ; 6.137 ;
; DATA[5]    ; PD_PORT[5]  ; 6.739 ;       ;       ; 6.739 ;
; DATA[6]    ; PD_PORT[6]  ; 6.484 ;       ;       ; 6.484 ;
; DATA[7]    ; PD_PORT[7]  ; 6.563 ;       ;       ; 6.563 ;
; INTA       ; _INT        ;       ; 6.234 ; 6.234 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.366 ;       ;       ; 6.366 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.933 ;       ;       ; 5.933 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.844 ;       ;       ; 6.844 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.376 ;       ;       ; 6.376 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.331 ;       ;       ; 6.331 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.810 ;       ;       ; 6.810 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.744 ;       ;       ; 6.744 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.880 ;       ;       ; 6.880 ;
; R_W        ; DATA[0]     ; 4.197 ; 6.401 ; 6.401 ; 4.197 ;
; R_W        ; DATA[1]     ; 4.328 ; 7.024 ; 7.024 ; 4.328 ;
; R_W        ; DATA[2]     ; 6.676 ; 4.468 ; 4.468 ; 6.676 ;
; R_W        ; DATA[4]     ; 4.161 ; 6.857 ; 6.857 ; 4.161 ;
; R_W        ; DATA[5]     ; 4.228 ; 6.432 ; 6.432 ; 4.228 ;
; R_W        ; DATA[6]     ; 3.998 ; 6.202 ; 6.202 ; 3.998 ;
; R_W        ; DATA[7]     ; 4.130 ; 6.334 ; 6.334 ; 4.130 ;
; R_W        ; DATA[8]     ; 6.170 ;       ;       ; 6.170 ;
; R_W        ; _LED_RD     ;       ; 6.285 ; 6.285 ;       ;
; R_W        ; _LED_WR     ; 6.287 ;       ;       ; 6.287 ;
; _AS        ; DATA[0]     ; 4.638 ; 4.839 ; 4.839 ; 4.638 ;
; _AS        ; DATA[1]     ; 5.145 ; 4.970 ; 4.970 ; 5.145 ;
; _AS        ; DATA[2]     ; 5.110 ; 4.740 ; 4.740 ; 5.110 ;
; _AS        ; DATA[4]     ; 4.978 ; 4.803 ; 4.803 ; 4.978 ;
; _AS        ; DATA[5]     ; 4.669 ; 4.870 ; 4.870 ; 4.669 ;
; _AS        ; DATA[6]     ; 4.439 ; 4.640 ; 4.640 ; 4.439 ;
; _AS        ; DATA[7]     ; 4.571 ; 4.772 ; 4.772 ; 4.571 ;
; _AS        ; DATA[8]     ;       ; 4.191 ; 4.191 ;       ;
; _AS        ; DATA_OE_    ; 6.138 ; 3.952 ; 3.952 ; 6.138 ;
; _AS        ; _LED_RD     ; 6.536 ;       ;       ; 6.536 ;
; _AS        ; _LED_WR     ; 6.537 ;       ;       ; 6.537 ;
; _CS        ; DATA[0]     ; 4.395 ; 4.596 ; 4.596 ; 4.395 ;
; _CS        ; DATA[1]     ; 4.902 ; 4.727 ; 4.727 ; 4.902 ;
; _CS        ; DATA[2]     ; 4.867 ; 4.497 ; 4.497 ; 4.867 ;
; _CS        ; DATA[4]     ; 4.735 ; 4.560 ; 4.560 ; 4.735 ;
; _CS        ; DATA[5]     ; 4.426 ; 4.627 ; 4.627 ; 4.426 ;
; _CS        ; DATA[6]     ; 4.196 ; 4.397 ; 4.397 ; 4.196 ;
; _CS        ; DATA[7]     ; 4.328 ; 4.529 ; 4.529 ; 4.328 ;
; _CS        ; DATA[8]     ;       ; 3.948 ; 3.948 ;       ;
; _CS        ; DATA_OE_    ; 3.620 ; 3.709 ; 3.709 ; 3.620 ;
; _CS        ; _LED_RD     ; 4.537 ;       ;       ; 4.537 ;
; _CS        ; _LED_WR     ; 4.538 ;       ;       ; 4.538 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2057     ; 142      ; 4        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2057     ; 142      ; 4        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 0        ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 0        ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 14    ; 14   ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 795   ; 795  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 674   ; 674  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan  2 21:34:01 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PDS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.379        -4.379 n/a 
    Info (332119):     9.918         0.000 sclk 
Info (332146): Worst-case hold slack is -30.930
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -30.930       -30.930 n/a 
    Info (332119):     0.499         0.000 sclk 
Info (332146): Worst-case recovery slack is 16.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.547         0.000 sclk 
Info (332146): Worst-case removal slack is 22.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    22.033         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PDS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 1.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.291         0.000 n/a 
    Info (332119):    16.655         0.000 sclk 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -36.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -36.380       -36.380 n/a 
    Info (332119):     0.215         0.000 sclk 
Info (332146): Worst-case recovery slack is 18.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.675         0.000 sclk 
Info (332146): Worst-case removal slack is 20.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    20.794         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Mon Jan  2 21:34:02 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


