# üñ•Ô∏è Processador MIPS Monociclo em Verilog

Este reposit√≥rio cont√©m a implementa√ß√£o completa de um processador MIPS de 32 bits com arquitetura monociclo, desenvolvido em Verilog. O projeto foi criado como parte da disciplina de **Arquitetura e Organiza√ß√£o de Computadores (2025.1)**.

**Autores:**
- Rilson Jo√°s
- Jair Barbosa
- Ryan Eskinazi

## üìã Vis√£o Geral do Projeto

O objetivo deste projeto √© projetar, implementar e verificar um processador MIPS funcional capaz de executar um subconjunto de instru√ß√µes do tipo R, I e J. A arquitetura √© baseada em um design monociclo, onde cada instru√ß√£o √© executada em um √∫nico ciclo de clock.

O projeto inclui todos os componentes essenciais de um processador, como:
- Unidade de Controle Principal e da ULA
- Unidade L√≥gica e Aritm√©tica (ULA) de 32 bits
- Banco de Registradores com 32 registradores
- Contador de Programa (PC)
- Mem√≥rias de Instru√ß√£o e de Dados
- L√≥gica para tratamento de desvios (branch) e saltos (jump)

## üîß Arquitetura do Processador

O design segue a arquitetura cl√°ssica de um processador MIPS monociclo.

### Componentes Principais (`.v`):
- `mips_core.v`: M√≥dulo de topo que integra todos os componentes.
- `control.v`: Unidade de controle principal que decodifica o `opcode` da instru√ß√£o.
- `ula_ctrl.v`: Unidade de controle secund√°ria que gera o sinal de opera√ß√£o para a ULA.
- `ula.v`: Unidade L√≥gica e Aritm√©tica que executa as opera√ß√µes.
- `regfile.v`: Banco de 32 registradores de 32 bits.
- `pc.v`: Contador de programa.
- `i_mem.v`: Mem√≥ria de instru√ß√µes (ROM).
- `d_mem.v`: Mem√≥ria de dados (RAM).

## ‚öôÔ∏è Conjunto de Instru√ß√µes Suportado

O processador foi projetado para executar as seguintes instru√ß√µes MIPS:

| Tipo | Instru√ß√µes                                                                   |
| :--- | :--------------------------------------------------------------------------- |
| **Tipo-R** | `add`, `sub`, `and`, `or`, `xor`, `nor`, `slt`, `sltu`, `sll`, `srl`, `sra`, `sllv`, `srlv`, `srav`, `jr` |
| **Tipo-I** | `addi`, `slti`, `sltiu`, `andi`, `ori`, `xori`, `lui`, `lw`, `sw`, `beq`, `bne`              |
| **Tipo-J** | `j`, `jal`                                                                   |

## üß™ Testes e Verifica√ß√£o

Para garantir o correto funcionamento do processador, foi criado um ambiente de teste robusto (`tb_mips.v`) que:
1.  Instancia o `mips_core`.
2.  Gera um sinal de clock e aplica um reset inicial.
3.  Carrega um programa de teste a partir do arquivo `instructions.list`.
4.  Monitora e exibe os principais sinais internos a cada ciclo de clock no console.
5.  Gera um arquivo de forma de onda (`dump.vcd`) para depura√ß√£o visual.

### Programa de Teste (`mips_test.asm`)

O programa de teste inclu√≠do neste reposit√≥rio (`mips_test.asm`) foi projetado para validar todas as instru√ß√µes suportadas em diferentes cen√°rios, incluindo:
- **Teste 1:** Opera√ß√µes aritm√©ticas e l√≥gicas b√°sicas.
- **Teste 2:** Desvio condicional `beq` com `sll`.
- **Teste 3:** Desvio condicional `bne` com `sllv`.
- **Teste 4:** Compara√ß√£o (`slt`) e deslocamento aritm√©tico (`sra`).
- **Teste 5:** Opera√ß√µes de acesso √† mem√≥ria (`lw` e `sw`).
- **Teste 6:** Salto incondicional (`j`).
- **Teste 7:** Salto com link (`jal`) e retorno (`jr`).

O arquivo `instructions.list` cont√©m o c√≥digo de m√°quina (em bin√°rio) correspondente a este programa de teste.

## üöÄ Como Simular o Projeto

Para executar a simula√ß√£o, voc√™ precisar√° de um simulador de Verilog, como o **Icarus Verilog**, e um visualizador de forma de onda, como o **GTKWave**.

**1. Pr√©-requisitos:**
   - [Icarus Verilog](http://iverilog.icarus.com/) instalado.
   - [GTKWave](https://gtkwave.sourceforge.net/) instalado.
   - Alternativa: [EDA Playground](https://www.edaplayground.com/) online.

**2. Clone o Reposit√≥rio:**
   ```bash
   git clone https://github.com/SEU-USUARIO/SEU-REPOSITORIO.git
   cd SEU-REPOSITORIO
   ```

**3. Compila√ß√£o e Simula√ß√£o:**
   Execute os seguintes comandos no terminal, dentro do diret√≥rio do projeto:

   ```bash
   # Compila todos os arquivos Verilog, tendo o testbench como m√≥dulo de topo
   iverilog -o mips_tb tb_mips.v mips_core.v pc.v i_mem.v control.v regfile.v ula_ctrl.v ula.v d_mem.v

   # Executa a simula√ß√£o, que gerar√° a sa√≠da no console e o arquivo dump.vcd
   vvp mips_tb
   ```

**4. Visualiza√ß√£o da Forma de Onda:**
   Abra o arquivo de forma de onda gerado com o GTKWave para uma an√°lise detalhada dos sinais:

   ```bash
   gtkwave dump.vcd
   ```

## üìú Resultados e Conclus√£o

A simula√ß√£o demonstra que o processador executa corretamente todas as instru√ß√µes do programa de teste. Os resultados da ULA, os endere√ßos do PC, os acessos √† mem√≥ria e as atualiza√ß√µes do banco de registradores correspondem aos valores esperados para cada ciclo. A sa√≠da no console e a an√°lise da forma de onda em `dump.vcd` confirmam a funcionalidade completa da arquitetura monociclo implementada.

Este projeto serviu como uma excelente base para o aprendizado pr√°tico dos conceitos fundamentais de arquitetura de computadores.

---
