module add (
    input clk,  // clock
    input rst,  // reset
    output io_led [3][8],
    input io_dip [3][8] 
  ) {
    
  sig result[9];
  
  always {
    result = io_dip[1] +io_dip[0];
    
    io_led[2] = result[7-:8];
    io_led[0] = io_dip[0];
    io_led[1] = io_dip[1];
    
  }
}
