# VHDL_Project

* Member 1 (responsible for ...)
* Member 2 (responsible for ...)
* Member 3 (responsible for ...)
* Member 4 (responsible for ...)

## Theoretical description and explanation

Cílem projektu bylo vytvořit audio syntezátor, který produkuje melodie za použití relé.

## Hardware description of demo application

K vytovoření funkčního modelu byla použita deska Digilent Nexys A7-50T, dále bylo použito Arduino UNO, které sloužilo jako zdroj 5V napětí, dvoukanálový relé modul a propojovací vodiče.

## Software description

Put flowchats/state diagrams of your algorithm(s) and direct links to source/testbench files in `src` and `sim` folders. 

### Component(s) simulation

Write descriptive text and put simulation screenshots of your components.

## Instructions

Write an instruction manual for your application, including photos and a link to a short app video.

## References

1. Put here all references to sources and tools you used.
2. ...
