# MIPS Instructions

Instructions to implement:

| **Instruction**   | **Name**  | **Representation**  | **ROM Code** | **Behavior**  |
|-------|---|-------------------------|---| ---|
| BLTZ  | Branch if less than zero  | 0000 01 SRC 0 0000 IMED | 01 |  Similar to BEQ <br> `if $s < 0 advance_pc (offset << 2)); else advance_pc (4);` |
| DIV   | Divide | 0000 00 SRC TRG 0000 0000 0001 1010    | 00 |    `$LO = $s / $t; $HI = $s % $t; advance_pc (4); `|
| JAL   | Jump and Link  | 0000 11 IMED            | 03 |  JMPs to the new address and saves the old one on register $31 <br> `$31 = PC + 8 (or nPC + 4); PC = nPC; nPC = (PC & 0xf0000000) \| (target << 2);` |
| LB    | Load Byte  | 1000 00 SRC TRG IMED  | 20 | Loads one byte. <br>`$t = MEM[$s + offset]`  |
| SLTIU | Set on less than immediate unsigned  | 0010 11 SRC TRG IMED        | 0B |  If r2 <= IMED (unsigned), r1 := 1, else r1 := 0 <br> `if $s < imm $t = 1; else $t = 0;` |


# Progress Track

- (-) Not done
- ðŸŸ¨ To test
- âœ…  Done

| **Progress**   | **Monocycle**  | **Multicycle**  | **Pipeline**  |
|----------------|----------------|-----------------|---------------|
| BLTZ           | âœ…             | ðŸŸ¨               | -             |
| DIV            | âœ…             | ðŸŸ¨               | -             |
| JAL            | âœ…             | ðŸŸ¨               | -             |
| LB             | âœ…             | ðŸŸ¨             | -             |
| SLTIU          | âœ…             | -               | -             |

# ImplementaÃ§Ã£o

## Branch on Less Than Zero

A instruÃ§Ã£o BLTZ tem opcode `00 0001`. Portanto, ela Ã© configurada na regiÃ£o `01` do ROM do bloco de controle. AlÃ©m disso, ela deve ter um `ft2` fixo como `00000`. Como nenhuma outra instruÃ§Ã£o de mesmo opcode deve ser implementada (BGEZ, BGEZAL, BLTZAL), apenas devemos reconhecer o opcode e ativar o JMP se duas condiÃ§Ãµes forem atingidas: `ft2 = 00000` e `BReg[ft1] < 0`. 

Para verificar se um nÃºmero Ã© menor que zero, basta ver seu bit mais significativo. 

- **(Multicycle)**: Assim como em outras instruÃ§Ãµes, escolhemos aproveitar cÃ³digos de instruÃ§Ã£o e saÃ­das antigas. Como a instruÃ§Ã£o BEQ Ã© a Ãºnica outra `Branch`, e ela utiliza `ALUSrcA=1`, podemos definir `PCWriteCon=1 && ALUSrcA=0` como representando `BLTZ_Instr`. EntÃ£o basta fazer um AND entre `BLTZ_INSTR`, `LTZ` e `BLTZ_Code` como uma outra possÃ­vel condiÃ§Ã£o de branch, similarmente Ã  implementaÃ§Ã£o no Monociclo.


## Division

O caminho de dados da divisÃ£o Ã© praticamente igual ao de soma, nas trÃªs versÃµes do MIPS. PorÃ©m, pela especificaÃ§Ã£o, Ã© necessÃ¡rio criar um novo par de registradores `HI` e `LO`. TambÃ©m foi necessÃ¡rio criar uma nova saÃ­da da ULA, que representasse o resto da divisÃ£o. 

Dessa forma, sÃ³ precisamos criar os caminhos de escrita do HI/LO, assim como reconfigurar as flags que decidem o `ENABLE` tanto do BReg quanto do HiLo. Se a operaÃ§Ã£o Ã© DivisÃ£o, entÃ£o Enable_BReg=0 e `Enable_HiLo=1`. SenÃ£o, `Enable_HiLo=0`, e `Enable_BReg` continua com seu comportamento padrÃ£o. 

## Jump and Link

- **(Multicycle)** Aumentamos o MUX entre o MDR e o BReg Data In para acomodar mais um bit. A partir daÃ­, usamos a constante 0x1F (31) como endereÃ§o de escrita e PC como valor de escrita no BReg. Quando isso estiver pronto, basta usar o estado `9` para ler o novo PC de `IMED`.

1. RI <- M[PC];  (Estado `0`)
2. BReg[31] <- PC (Novo Estado `B`)
3. PC <- IMED  (Estado `9`, usado em JUMP)

**Estado B:**
PCWrite = 1; ALUOP = 10, causando Link=1

## Load Byte

A instruÃ§Ã£o Load Byte tem opcode `10 0000`. Portanto, ela Ã© configurada na regiÃ£o `20` da ROM do bloco de controle. Seu comportamento Ã© muito similar ao da instruÃ§Ã£o `LW`, mas Ã© necessÃ¡rio fazer alguns ajustes:

1. Criamos um bit de controle chamado `ByteMemToReg`.
2. A memÃ³ria Ã© lida sempre de palavra em palavra, de forma que os dois Ãºltimos bits do endereÃ§o eram descartados. Para carregar apenas um byte, usamos esses dois Ãºltimos bits para alimentar um MUX que escolhe qual byte dentro da palavra lida deve ser usado. 
3. O resultado desse mux deve sofrer um SGEXT de 8 para 32 bits.
4. O resultado do SGEXT deve ser tratado da mesma forma que o resultado do `LW`. Usamos o `ByteMemToReg` para decidir qual dos dois serÃ¡ escrito no BReg. 

5. **(Multicycle)**: Na ROM de prÃ³ximo estÃ¡gio, utilizaremos no LB (entradas `20X`) os mesmos estÃ¡gios de LW (entradas `23X`). Exceto no quarto estÃ¡gio, em que `MDR <- M[ALU_OUT]`, em que utilizaremos um novo estado para discernir que sÃ³ salvaremos um byte. Utilizaremos o primeiro cÃ³digo de estado livre, `A`.

6. **(Multicycle)**: No estado `A`, ativaremos todos os bits do estÃ¡gio `3` de LW, mais o bit de `ByteMemToReg`. No entanto, nÃ£o conseguimos criar um novo bit saindo da ROM de saÃ­da da mÃ¡quina de estados sem aumentar sua largura e criar muito hardware. Por isso, escolhemos *reaproveitar* o bit 0 de `ALUop` para *tambÃ©m* significar `ByteMemToReg`, dado que esse bit nÃ£o serÃ¡ utilizado nesse estÃ¡gio. Assim, o cÃ³digo da saÃ­da de `A`Ã© `3004`

7. **(Multicycle)** Escolhemos fazer essa mudanÃ§a no estÃ¡gio 4 pois Ã© quando o endereÃ§o estÃ¡ na saÃ­da de ALU OUT. Basta que o MUX do item (2) esteja entre a saÃ­da de MEM e a entrada de MDR.

## Set on Less than Immediate Unsigned