{"hands_on_practices": [{"introduction": "要掌握任何一个逻辑家族，首先必须理解其电压电平。这个练习将深入ECL门电路的核心——差分放大器，通过计算其电压传输特性的关键点（$V_{OL}$、$V_{OH}$、$V_{IL}$ 和 $V_{IH}$），你将具体了解ECL的电流导向机制如何转化为其定义的逻辑电平。这项基础分析是理解后续所有高级概念和实际应用的基石 [@problem_id:1932341]。", "problem": "一位工程师正在分析一个高速数字电路，该电路采用了一个基本的发射极耦合逻辑（ECL）门。该门被配置为一个同相缓冲器，由一个单输入差分放大器和一个随后的射极跟随器输出级组成。差分放大器由一个输入双极结型晶体管（BJT）$Q_{in}$和一个参考BJT $Q_{ref}$组成，它们的发射极连接到一个公共发射极电阻$R_E$。同相输出取自连接到参考BJT $Q_{ref}$集电极的射极跟随器。\n\n该电路在以下条件下运行，并使用下面列出的元件值：\n- 正电源电压$V_{CC} = 0.0$ V。\n- 负电源电压$V_{EE} = -5.2$ V。\n- 施加到$Q_{ref}$基极的恒定参考电压为$V_{REF} = -1.3$ V。\n- 连接到$V_{CC}$的参考晶体管$Q_{ref}$的集电极电阻为$R_C = 300 \\, \\Omega$。\n- 连接到$V_{EE}$的公共发射极电阻为$R_E = 1.0 \\, \\text{k}\\Omega$。\n\n对于电路中的所有BJT，假定以下理想化参数：\n- 正向导通的基极-发射极压降是恒定的，$V_{BE(on)} = 0.8$ V。\n- 共基极直流电流增益是理想的，$\\alpha \\approx 1$。\n\n假设电压传输特性（VTC）是理想的，具有无限陡峭的转换区，计算该同相缓冲器输出的四个关键电压参数：输出低电压（$V_{OL}$）、输出高电压（$V_{OH}$）、输入低阈值电压（$V_{IL}$）和输入高阈值电压（$V_{IH}$）。\n\n答案以伏特为单位表示。将这四个值按（$V_{OL}$，$V_{OH}$，$V_{IL}$，$V_{IH}$）的顺序以单行矩阵的形式呈现。", "solution": "因为该缓冲器是同相的，并且输出取自参考晶体管集电极驱动的射极跟随器，所以输出电平由$Q_{ref}$的导通状态决定，而开关阈值由差分对在两个基极电压相等时设定。\n\n假设所有BJT的$V_{BE(on)}\\equiv V_{BE}$都相同，并且$\\alpha\\approx 1$，因此集电极电流等于支路电流。\n\n低输出状态（输入低，$Q_{ref}$导通，$Q_{in}$截止）：\n- 公共发射极节点电压由导通的晶体管$Q_{ref}$设定：\n$$\nV_{E}=V_{REF}-V_{BE}.\n$$\n- 通过$R_{E}$的尾电流为\n$$\nI_{T}=\\frac{V_{E}-V_{EE}}{R_{E}}=\\frac{V_{REF}-V_{BE}-V_{EE}}{R_{E}}.\n$$\n- 参考集电极在负载$R_{C}$连接到$V_{CC}$时的电压为\n$$\nV_{C,ref,L}=V_{CC}-I_{T}R_{C}=V_{CC}-\\left(\\frac{V_{REF}-V_{BE}-V_{EE}}{R_{E}}\\right)R_{C}.\n$$\n- 射极跟随器的输出比其基极（$Q_{ref}$的集电极节点）低一个$V_{BE}$，因此\n$$\nV_{OL}=V_{C,ref,L}-V_{BE}=V_{CC}-\\left(\\frac{V_{REF}-V_{BE}-V_{EE}}{R_{E}}\\right)R_{C}-V_{BE}.\n$$\n代入给定值$V_{CC}=0 \\, \\text{V}$，$V_{EE}=-5.2 \\, \\text{V}$，$V_{REF}=-1.3 \\, \\text{V}$，$R_C=300 \\, \\Omega$，$R_E=1000 \\, \\Omega$，$V_{BE}=0.8 \\, \\text{V}$：\n$$\nI_{T}=\\frac{-1.3 \\, \\text{V} - 0.8 \\, \\text{V} - (-5.2 \\, \\text{V})}{1000 \\, \\Omega} = \\frac{3.1 \\, \\text{V}}{1000 \\, \\Omega} = 3.1 \\, \\text{mA},\n$$\n$$\nV_{C,ref,L}= 0 \\, \\text{V} - (3.1 \\, \\text{mA}) \\cdot (300 \\, \\Omega) = -0.93 \\, \\text{V},\n$$\n$$\nV_{OL}= -0.93 \\, \\text{V} - 0.8 \\, \\text{V} = -1.73 \\, \\text{V}.\n$$\n\n高输出状态（输入高，$Q_{in}$导通，$Q_{ref}$截止）：\n- 当$Q_{ref}$截止时，$I_{C,ref}\\approx 0$，所以\n$$\nV_{C,ref,H}=V_{CC}.\n$$\n- 射极跟随器的输出为\n$$\nV_{OH}=V_{C,ref,H}-V_{BE}=V_{CC}-V_{BE}=0 \\, \\text{V} - 0.8 \\, \\text{V} = -0.8 \\, \\text{V}.\n$$\n\n在理想、无限陡峭VTC的假设下的输入阈值：\n- 当两个基极电压相等时，差分对发生开关，因此理想阈值为\n$$\nV_{in}=V_{REF}.\n$$\n- 因此，\n$$\nV_{IL}=V_{IH}=V_{REF}=-1.3 \\, \\text{V}.\n$$\n\n因此，按要求顺序排列的四个关键电压为$V_{OL}=-1.73 \\, \\text{V}$，$V_{OH}=-0.8 \\, \\text{V}$，$V_{IL}=-1.3 \\, \\text{V}$，$V_{IH}=-1.3 \\, \\text{V}$。", "answer": "$$\\boxed{\\begin{pmatrix}-1.73  -0.8  -1.3  -1.3\\end{pmatrix}}$$", "id": "1932341"}, {"introduction": "在掌握了ECL输入级的基础之上，本练习将探讨一个常见且关键的实际设计问题：如何处理未使用的输入引脚。正确的端接对于防止逻辑错误和确保系统稳定性至关重要，这个问题将促使你应用差分对如何将输入电压与内部参考电压进行比较的知识，从而在实际应用场景中巩固其核心工作原理 [@problem_id:1932362]。", "problem": "在现代高频数字系统中，射极耦合逻辑 (ECL) 系列因其极高的开关速度而经常被选用。ECL 门的基本结构是一个差分放大器对。在一个多输入 ECL 或/或非门中，多个输入晶体管并联放置，它们的总发射极电流与一个偏置在固定电压$V_{BB}$的参考晶体管的电流进行比较。\n\n一位工程师正在使用一个标准的 4 输入 ECL 或/或非门设计一个子电路。然而，这部分电路的逻辑只需要 3 个输入。因此，集成电路上的第四个输入引脚未被使用。为确保可预测的行为并防止未使用的输入影响门的输出，必须将其连接到一个稳定的电压电平。不正确的端接可能会使门对活动输入无响应，或引入噪声敏感性。\n\n考虑到 ECL 差分输入级的典型工作方式，以下哪种操作是端接未使用输入的正确方法，以确保其保持逻辑非活动状态，并且不干扰预期的 3 输入逻辑功能？\n\nA. 将输入引脚悬空（不连接）。\n\nB. 将输入引脚连接到最正的电源轨$V_{CC}$（对于 ECL 而言，通常为 0 V 或地）。\n\nC. 将输入引脚连接到提供标准 ECL 逻辑高电平$V_{OH}$的电压源。\n\nD. 将输入引脚连接到提供标准 ECL 逻辑低电平$V_{OL}$的电压源。\n\nE. 将输入引脚连接到内部参考电压$V_{BB}$。", "solution": "一个 ECL 或/或非门使用一个差分对，其中输入侧（多个并联的输入晶体管）与偏置在恒定电压$V_{BB}$的参考侧竞争一个固定的尾电流。该差分对的基本工作规则是：\n- 如果输入基极电压满足$V_{IN} > V_{BB}$，则相应的输入晶体管导通，并将尾电流引导至输入侧，从而使或功能有效（即，使或输出为逻辑真）。\n- 如果输入基极电压满足$V_{IN}  V_{BB}$，则该输入晶体管截止，不会从参考侧分走电流，使得参考晶体管导通，并保持或功能无效。\n\n在多输入或/或非门中，输入侧实际上是一个“最大值选择器”：输入中最高的$V_{IN}$控制着电流的引导。因此，要使未使用的输入保持逻辑非活动状态，必须将其电压保持在$V_{BB}$以下，这样它就永远不会与参考侧竞争。\n\n评估各个选项：\n- A（悬空）：将 ECL 输入悬空会产生一个不确定的$V_{IN}$，易受噪声影响，可能随机满足$V_{IN} > V_{BB}$并错误地使或功能有效。这是不正确的。\n- B（连接到$V_{CC}$）：在 ECL 中，$V_{CC}$通常为 0 V，远高于标称输入电平，并且肯定高于$V_{BB}$。这保证了$V_{IN} > V_{BB}$，迫使该输入永久处于逻辑高电平，从而破坏了预期的逻辑。这是不正确的。\n- C（连接到$V_{OH}$）：根据定义，$V_{OH} > V_{BB}$，所以这也会迫使该输入永久处于高电平，使得或功能实际上总是有效。这是不正确的。\n- D（连接到$V_{OL}$）：根据定义，$V_{OL}  V_{BB}$，所以$V_{IN} = V_{OL}$保证了未使用的输入晶体管处于截止状态，不会从参考侧分走电流。这使未使用的输入保持逻辑非活动状态。这是正确的。\n- E（连接到$V_{BB}$）：设置$V_{IN} = V_{BB}$会将未使用的输入偏置在开关阈值上，导致电流共享和最大的噪声敏感性。它会干扰开关点，并且不是一个逻辑非活动状态。这是不正确的。\n\n因此，正确的端接方法是将未使用的输入连接到标准 ECL 逻辑低电平$V_{OL}$，确保$V_{IN}  V_{BB}$，并使参考侧保持控制，除非有活动输入驱动$V_{IN} > V_{BB}$。", "answer": "$$\\boxed{D}$$", "id": "1932362"}, {"introduction": "ECL以其卓越的速度而闻名，但这种性能是以更高的功耗为代价的。最后一个练习通过推导功率延迟积（PDP），在电路级参数和高层性能指标之间架起了一座桥梁。这项分析揭示了ECL设计中的基本权衡，并为理解为何ECL适用于特定的高频应用提供了定量依据 [@problem_id:1932320]。", "problem": "考虑一个基本的发射极耦合逻辑（ECL）反相器，它是这种高速逻辑系列的基本构建模块。该反相器的核心由一对双极结型晶体管（BJT）$Q_1$和$Q_2$组成的差分对构成。输入信号$V_{in}$施加到$Q_1$的基极，而一个固定的参考电压$V_{ref}$施加到$Q_2$的基极。两个晶体管的集电极通过阻值均为$R_C$的相同负载电阻接地（$V_{CC} = 0 \\text{ V}$）。晶体管的公共发射极通过一个理想的恒流源连接到负电源轨，该恒流源吸收电流$I_{EE}$。\n\n反相输出$V_{out}$从输入晶体管$Q_1$的集电极获取。在本次分析中，假设晶体管作为理想开关工作：当导通（ON）时，晶体管通过全部尾电流$I_{EE}$；当截止（OFF）时，它通过的电流为零。反相输出节点上的总有效电容（包括所有寄生电容和负载电容）用$C_L$表示。\n\n该 ECL 系列的一个关键设计约束是保持固定的逻辑摆幅$\\Delta V = V_{OH} - V_{OL}$，以确保可靠运行并防止晶体管进入饱和区。这个固定的摆幅是该逻辑系列的一个特性参数。整个电路由一个总电源电压$V_S$供电，它代表$V_{CC}$电源轨和负电源轨之间的电压差。\n\n基于此模型，推导该 ECL 反相器的功率延迟积（PDP）的表达式。你的答案应仅用固定的逻辑摆幅$\\Delta V$、总电源电压$V_S$、负载电容$C_L$和基本数学常数来表示。参数$I_{EE}$和$R_C$不应出现在你的最终表达式中。", "solution": "将输出节点电压定义为相对于$V_{CC}=0$测量的$v(t)$。在具有连接到$V_{CC}$的相同负载电阻$R_C$和理想尾电流源$I_{EE}$的情况下，通过电流导引可获得反相节点的稳态输出电平：\n- 当$Q_1$截止时，没有电流流过$R_C$，因此$V_{OH}=0$。\n- 当$Q_1$导通时，全部电流$I_{EE}$流过$R_C$，因此$V_{OL}=-I_{EE}R_C$。\n因此，固定的逻辑摆幅为\n$$\n\\Delta V \\equiv V_{OH}-V_{OL}=I_{EE}R_{C}.\n$$\n\n接下来，写出包含总负载电容$C_L$的节点动态方程。\n\n1) 下降沿（当$Q_1$导通时，反相输出从$0$变为$-\\Delta V$）：节点处的 KCL 方程为\n$$\n\\frac{0-v}{R_{C}}=I_{EE}+C_{L}\\frac{dv}{dt}.\n$$\n这可以写成\n$$\n\\frac{dv}{dt}+\\frac{1}{R_{C}C_{L}}v=-\\frac{I_{EE}}{C_{L}}.\n$$\n在初始条件$v(0)=0$下，解为\n$$\nv(t)=-I_{EE}R_{C}+\\left(0+I_{EE}R_{C}\\right)\\exp\\left(-\\frac{t}{R_{C}C_{L}}\\right)\n=-\\Delta V\\left(1-\\exp\\left(-\\frac{t}{\\tau}\\right)\\right),\n$$\n其中$\\tau=R_{C}C_{L}$。\n\n2) 上升沿（当$Q_1$截止时，反相输出从$-\\Delta V$变为$0$）：KCL 方程得到\n$$\n\\frac{0-v}{R_{C}}=C_{L}\\frac{dv}{dt},\n$$\n其在$v(0)=-\\Delta V$条件下的解为\n$$\nv(t)=-\\Delta V\\,\\exp\\left(-\\frac{t}{\\tau}\\right),\n$$\n其中$\\tau=R_{C}C_{L}$同样成立。\n\n使用标准的传播延迟定义，即任一转换达到中间电平$v=-\\Delta V/2$所需的时间，求解\n$$\n-\\frac{\\Delta V}{2}=-\\Delta V\\left(1-\\exp\\left(-\\frac{t_{p}}{\\tau}\\right)\\right)\n\\quad\\text{or}\\quad\n-\\frac{\\Delta V}{2}=-\\Delta V\\,\\exp\\left(-\\frac{t_{p}}{\\tau}\\right),\n$$\n两者均得出\n$$\nt_{p}=\\tau\\ln(2)=R_{C}C_{L}\\ln(2).\n$$\n\nECL 中的静态（平均）功耗由恒定的尾电流和总电源电压大小$V_S$决定，即\n$$\nP_{\\text{avg}}=I_{EE}V_{S}.\n$$\n\n功率延迟積为\n$$\n\\text{PDP}=P_{\\text{avg}}\\,t_{p}\n=\\left(I_{EE}V_{S}\\right)\\left(R_{C}C_{L}\\ln(2)\\right).\n$$\n利用$\\Delta V=I_{EE}R_C$消去$I_{EE}R_C$以使用固定的摆幅$\\Delta V$表示，我们得到\n$$\n\\text{PDP}=V_{S}\\,\\Delta V\\,C_{L}\\,\\ln(2).\n$$\n此表达式仅依赖于$\\Delta V$、$V_S$、$C_L$和基本常数$\\ln(2)$，符合要求。", "answer": "$$\\boxed{V_{S}\\,\\Delta V\\,C_{L}\\,\\ln(2)}$$", "id": "1932320"}]}