TimeQuest Timing Analyzer report for parte3
Fri May 28 11:53:44 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCL_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCL_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCL_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCL_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCL_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'CLOCL_50'
 36. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; parte3                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut } ;
; CLOCL_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCL_50 }                 ;
; KEY[0]                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] }                   ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 243.37 MHz ; 243.37 MHz      ; CLOCL_50                 ;                                                ;
; 478.7 MHz  ; 270.78 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCL_50                 ; -3.109 ; -74.647       ;
; ClkDividerN:inst2|clkOut ; -1.089 ; -3.536        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCL_50                 ; 0.450 ; 0.000         ;
; ClkDividerN:inst2|clkOut ; 0.511 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCL_50                 ; -3.000 ; -37.695       ;
; KEY[0]                   ; -3.000 ; -11.079       ;
; ClkDividerN:inst2|clkOut ; -2.693 ; -7.833        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCL_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.109 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.596      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.068 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.986      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -3.055 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.973      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.511     ; 3.438      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.869      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.904 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.508     ; 3.394      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.879 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.799      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.732      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.796 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.716      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.795 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.713      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.790 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.078     ; 3.710      ;
; -2.788 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.706      ;
; -2.788 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.706      ;
; -2.788 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.706      ;
; -2.788 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.080     ; 3.706      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                           ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.089 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 2.010      ;
; -0.967 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.888      ;
; -0.948 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.869      ;
; -0.941 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.862      ;
; -0.820 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.741      ;
; -0.783 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.704      ;
; -0.632 ; Counter4Bits:inst3|s_value[3] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.553      ;
; -0.624 ; Counter4Bits:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.214      ; 1.876      ;
; -0.617 ; Counter4Bits:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.214      ; 1.869      ;
; -0.604 ; Counter4Bits:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.214      ; 1.856      ;
; -0.441 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[0]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.362      ;
; -0.434 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.355      ;
; -0.310 ; Counter4Bits:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.214      ; 1.562      ;
; -0.295 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.216      ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCL_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.716      ;
; 0.543 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.240      ;
; 0.543 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.240      ;
; 0.545 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.242      ;
; 0.640 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.647 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 0.930      ;
; 0.649 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.650 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 0.933      ;
; 0.652 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.349      ;
; 0.655 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.352      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.661 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.361      ;
; 0.662 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.361      ;
; 0.665 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 0.948      ;
; 0.666 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.666 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.667 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.366      ;
; 0.667 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.366      ;
; 0.670 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.367      ;
; 0.671 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.368      ;
; 0.676 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.774 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.473      ;
; 0.777 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.474      ;
; 0.779 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.478      ;
; 0.782 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.479      ;
; 0.788 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.487      ;
; 0.788 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.487      ;
; 0.789 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.488      ;
; 0.794 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.493      ;
; 0.814 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.511      ;
; 0.814 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.511      ;
; 0.900 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.599      ;
; 0.901 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.600      ;
; 0.906 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.605      ;
; 0.915 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.614      ;
; 0.922 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.619      ;
; 0.925 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.622      ;
; 0.933 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.632      ;
; 0.938 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.637      ;
; 0.940 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.637      ;
; 0.957 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 1.240      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.969 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.972 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.099      ; 1.257      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.099      ; 1.262      ;
; 0.981 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.981 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.992 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 1.275      ;
; 0.993 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.998 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.264      ;
; 1.027 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.726      ;
; 1.041 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.740      ;
; 1.046 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.745      ;
; 1.046 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.743      ;
; 1.059 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.758      ;
; 1.059 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.758      ;
; 1.062 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.511      ; 1.759      ;
; 1.064 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.513      ; 1.763      ;
; 1.078 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.097      ; 1.361      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.094 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.080      ; 1.360      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                           ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.511 ; Counter4Bits:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.363      ; 1.096      ;
; 0.629 ; Counter4Bits:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.363      ; 1.214      ;
; 0.643 ; Counter4Bits:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.363      ; 1.228      ;
; 0.735 ; Counter4Bits:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.363      ; 1.320      ;
; 0.809 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.072      ;
; 0.927 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.190      ;
; 0.946 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[0]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.209      ;
; 1.034 ; Counter4Bits:inst3|s_value[3] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.297      ;
; 1.113 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.376      ;
; 1.264 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.527      ;
; 1.343 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.606      ;
; 1.406 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.669      ;
; 1.416 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.679      ;
; 1.546 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.809      ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 265.75 MHz ; 250.0 MHz       ; CLOCL_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 526.87 MHz ; 274.05 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCL_50                 ; -2.763 ; -66.250       ;
; ClkDividerN:inst2|clkOut ; -0.898 ; -2.742        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCL_50                 ; 0.406 ; 0.000         ;
; ClkDividerN:inst2|clkOut ; 0.476 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCL_50                 ; -3.000 ; -37.695       ;
; KEY[0]                   ; -3.000 ; -10.947       ;
; ClkDividerN:inst2|clkOut ; -2.649 ; -7.789        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCL_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.294      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.639      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.625 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.468     ; 3.156      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.614 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.541      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.538      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.567 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.497      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.465     ; 3.100      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.417      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.408      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.477 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.404      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.069     ; 3.400      ;
; -2.462 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.389      ;
; -2.462 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.389      ;
; -2.462 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.389      ;
; -2.462 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.072     ; 3.389      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                            ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.898 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.826      ;
; -0.788 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.716      ;
; -0.759 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.687      ;
; -0.751 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.679      ;
; -0.661 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.589      ;
; -0.613 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.541      ;
; -0.495 ; Counter4Bits:inst3|s_value[3] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.423      ;
; -0.492 ; Counter4Bits:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.186      ; 1.708      ;
; -0.485 ; Counter4Bits:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.186      ; 1.701      ;
; -0.481 ; Counter4Bits:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.186      ; 1.697      ;
; -0.300 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[0]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.228      ;
; -0.293 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.221      ;
; -0.228 ; Counter4Bits:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.186      ; 1.444      ;
; -0.182 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 1.110      ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCL_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.649      ;
; 0.484 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.468      ; 1.123      ;
; 0.487 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.127      ;
; 0.491 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.131      ;
; 0.580 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.468      ; 1.219      ;
; 0.584 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.226      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.228      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.230      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.594 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 0.853      ;
; 0.594 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.468      ; 1.233      ;
; 0.595 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.237      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.239      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.241      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.606 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 0.865      ;
; 0.608 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.609 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.618 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.685 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.327      ;
; 0.687 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.468      ; 1.326      ;
; 0.694 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.336      ;
; 0.696 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.338      ;
; 0.696 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.338      ;
; 0.698 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.340      ;
; 0.699 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.339      ;
; 0.707 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.349      ;
; 0.720 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.468      ; 1.359      ;
; 0.726 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.366      ;
; 0.795 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.437      ;
; 0.796 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.438      ;
; 0.806 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.448      ;
; 0.807 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.449      ;
; 0.819 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.468      ; 1.458      ;
; 0.822 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.462      ;
; 0.823 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.465      ;
; 0.834 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.476      ;
; 0.836 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.476      ;
; 0.872 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 1.131      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.090      ; 1.135      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.885 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.090      ; 1.146      ;
; 0.885 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.894 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 1.153      ;
; 0.896 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.896 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.903 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.906 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.548      ;
; 0.907 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.150      ;
; 0.919 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.561      ;
; 0.928 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.568      ;
; 0.930 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.572      ;
; 0.933 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.575      ;
; 0.933 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.575      ;
; 0.941 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.469      ; 1.581      ;
; 0.944 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.471      ; 1.586      ;
; 0.971 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.088      ; 1.230      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.090      ; 1.245      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.072      ; 1.228      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                            ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.476 ; Counter4Bits:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.000      ;
; 0.583 ; Counter4Bits:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.107      ;
; 0.618 ; Counter4Bits:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.142      ;
; 0.702 ; Counter4Bits:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.226      ;
; 0.728 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.970      ;
; 0.835 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.077      ;
; 0.868 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[0]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.110      ;
; 0.950 ; Counter4Bits:inst3|s_value[3] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.192      ;
; 1.019 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.261      ;
; 1.138 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.380      ;
; 1.224 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.466      ;
; 1.268 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.510      ;
; 1.278 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.520      ;
; 1.417 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 1.659      ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCL_50                 ; -0.947 ; -21.265       ;
; ClkDividerN:inst2|clkOut ; -0.003 ; -0.003        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCL_50                 ; 0.205 ; 0.000         ;
; ClkDividerN:inst2|clkOut ; 0.219 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCL_50                 ; -3.000 ; -31.708       ;
; KEY[0]                   ; -3.000 ; -6.682        ;
; ClkDividerN:inst2|clkOut ; -1.000 ; -5.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCL_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.947 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.690      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.888      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.883      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.244     ; 1.672      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.822      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.862 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.241     ; 1.608      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.793      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.815 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.763      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.039     ; 1.753      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.802 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.748      ;
; -0.801 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 1.000        ; -0.041     ; 1.747      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                            ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.003 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.950      ;
; 0.046  ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.901      ;
; 0.047  ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.900      ;
; 0.064  ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.883      ;
; 0.133  ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.814      ;
; 0.134  ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.813      ;
; 0.190  ; Counter4Bits:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.103      ; 0.922      ;
; 0.191  ; Counter4Bits:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.103      ; 0.921      ;
; 0.209  ; Counter4Bits:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.103      ; 0.903      ;
; 0.213  ; Counter4Bits:inst3|s_value[3] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.734      ;
; 0.299  ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[0]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.648      ;
; 0.302  ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.645      ;
; 0.357  ; Counter4Bits:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.103      ; 0.755      ;
; 0.372  ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.575      ;
+--------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCL_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.205 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.330      ;
; 0.246 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.574      ;
; 0.251 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.579      ;
; 0.251 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.579      ;
; 0.291 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.296 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.421      ;
; 0.297 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.431      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.631      ;
; 0.304 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.438      ;
; 0.305 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.633      ;
; 0.306 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.432      ;
; 0.307 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.637      ;
; 0.309 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.310 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.640      ;
; 0.312 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.642      ;
; 0.315 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.645      ;
; 0.316 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.644      ;
; 0.318 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.646      ;
; 0.366 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.696      ;
; 0.369 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.699      ;
; 0.369 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.697      ;
; 0.372 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.700      ;
; 0.373 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.703      ;
; 0.378 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.708      ;
; 0.379 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.709      ;
; 0.382 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.712      ;
; 0.392 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.720      ;
; 0.393 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.721      ;
; 0.432 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.762      ;
; 0.433 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.763      ;
; 0.436 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.766      ;
; 0.440 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.772      ;
; 0.445 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.775      ;
; 0.447 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.775      ;
; 0.448 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.051      ; 0.586      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.783      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.051      ; 0.589      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.786      ;
; 0.456 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.582      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.785      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.596      ;
; 0.462 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.590      ;
; 0.467 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.592      ;
; 0.499 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.829      ;
; 0.503 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.835      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.246      ; 0.838      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.244      ; 0.837      ;
; 0.511 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCL_50     ; CLOCL_50    ; 0.000        ; 0.041      ; 0.640      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                            ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.219 ; Counter4Bits:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.182      ; 0.505      ;
; 0.276 ; Counter4Bits:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.182      ; 0.562      ;
; 0.279 ; Counter4Bits:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.182      ; 0.565      ;
; 0.319 ; Counter4Bits:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.182      ; 0.605      ;
; 0.367 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.491      ;
; 0.424 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[1]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.548      ;
; 0.426 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[0]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.550      ;
; 0.465 ; Counter4Bits:inst3|s_value[3] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.589      ;
; 0.499 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.623      ;
; 0.574 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.698      ;
; 0.594 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.718      ;
; 0.639 ; Counter4Bits:inst3|s_value[2] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.763      ;
; 0.642 ; Counter4Bits:inst3|s_value[0] ; Counter4Bits:inst3|s_value[3]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.766      ;
; 0.694 ; Counter4Bits:inst3|s_value[1] ; Counter4Bits:inst3|s_value[2]                                                                             ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.818      ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.109  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
;  CLOCL_50                 ; -3.109  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut ; -1.089  ; 0.219 ; N/A      ; N/A     ; -2.693              ;
;  KEY[0]                   ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -78.183 ; 0.0   ; 0.0      ; 0.0     ; -56.607             ;
;  CLOCL_50                 ; -74.647 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst2|clkOut ; -3.536  ; 0.000 ; N/A      ; N/A     ; -7.833              ;
;  KEY[0]                   ; N/A     ; N/A   ; N/A      ; N/A     ; -11.079             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCL_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 24       ; 0        ; 0        ; 0        ;
; CLOCL_50                 ; CLOCL_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 24       ; 0        ; 0        ; 0        ;
; CLOCL_50                 ; CLOCL_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCL_50                 ; CLOCL_50                 ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; Base ; Constrained ;
; KEY[0]                   ; KEY[0]                   ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri May 28 11:53:40 2021
Info: Command: quartus_sta parte3 -c parte3
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parte3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCL_50 CLOCL_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.109             -74.647 CLOCL_50 
    Info (332119):    -1.089              -3.536 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.450               0.000 CLOCL_50 
    Info (332119):     0.511               0.000 ClkDividerN:inst2|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCL_50 
    Info (332119):    -3.000             -11.079 KEY[0] 
    Info (332119):    -2.693              -7.833 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.763
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.763             -66.250 CLOCL_50 
    Info (332119):    -0.898              -2.742 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.406               0.000 CLOCL_50 
    Info (332119):     0.476               0.000 ClkDividerN:inst2|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCL_50 
    Info (332119):    -3.000             -10.947 KEY[0] 
    Info (332119):    -2.649              -7.789 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.947
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.947             -21.265 CLOCL_50 
    Info (332119):    -0.003              -0.003 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.205               0.000 CLOCL_50 
    Info (332119):     0.219               0.000 ClkDividerN:inst2|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.708 CLOCL_50 
    Info (332119):    -3.000              -6.682 KEY[0] 
    Info (332119):    -1.000              -5.000 ClkDividerN:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4834 megabytes
    Info: Processing ended: Fri May 28 11:53:44 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


