regslice_core
myproject_mul_11s_6ns_17_2_1
myproject_mul_11s_6s_17_2_1
conv_2d_cl_array_ap_fixed_1u_array_ap_fixed_16_6_5_3_0_8u_config3_s_line_buffbkb
myproject_mul_12ns_5ns_16_2_1
myproject_mul_12ns_5s_17_2_1
myproject_mul_mul_12ns_6s_18_3_1
myproject_mul_mul_12ns_6ns_17_3_1
regslice_core
fifo_w11_d81_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w16_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w12_d16_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
fifo_w16_d1_A
start_for_conv_2d_cl_array_ap_fixed_1u_array_ap_fixed_16_6_5_3_0_8u_config3_U0
start_for_relu_array_ap_fixed_8u_array_ap_ufixed_12_3_4_0_0_8u_relu_config5_U0
start_for_dense_array_ap_ufixed_8u_array_ap_fixed_16_6_5_3_0_16u_config7_U0
start_for_relu_array_ap_fixed_16u_array_ap_ufixed_9_1_4_0_0_16u_relu_config9_U0
regslice_core
zeropad2d_cl_array_ap_fixed_1u_array_ap_fixed_11_4_4_0_0_1u_config10_s
conv_2d_cl_array_ap_fixed_1u_array_ap_fixed_16_6_5_3_0_8u_config3_s
relu_array_ap_fixed_8u_array_ap_ufixed_12_3_4_0_0_8u_relu_config5_s
dense_wrapper_ap_ufixed_12_3_4_0_0_ap_fixed_16_6_5_3_0_config7_s
dense_array_ap_ufixed_8u_array_ap_fixed_16_6_5_3_0_16u_config7_s
relu_array_ap_fixed_16u_array_ap_ufixed_9_1_4_0_0_16u_relu_config9_s
myproject
