module dff(clk,reset,d,q);
input d,clk,reset;
output reg q=0;

always@(posedge clk)
	begin
		if(reset)
			q=0;
		else
			if(d)
				q=1;
			else
				q=0;
	end
endmodule
