# Digital Logic Design
---

## 概述

这是一份 2021 秋哈尔滨工业大学（深圳）《数字逻辑设计》课程的考前复习笔记。

这份笔记主要整理自 [高翠芸](https://cuiyungao.github.io/) 老师的 PPT。前两部分（[基本逻辑门](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E5%9F%BA%E6%9C%AC%E9%80%BB%E8%BE%91%E9%97%A8%20c5a80174c1ca46d7ae2c7190d0d77fa8.md) 和 [布尔代数](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E5%B8%83%E5%B0%94%E4%BB%A3%E6%95%B0%2068f91aab71134af48483ec3eda18e153.md)）以英文写成，后续各章节为中文。~~为什么：因为前边那两章还算简单，我还能整出英文笔记~~

注意这份笔记并没有整理进下面这些内容：

- 进制与编码（8421 BCD 码、余 3 码、格雷码等）；
- 利用中规模计数器芯片设计时序逻辑电路；
- Verilog 语言相关。

除此之外可能还有一些其他的零散内容没有包含。

*数字逻辑考试占比 60%，作业和实验各占 20%，应该比较容易通过（吧）。*

## 目录

[基本逻辑门](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E5%9F%BA%E6%9C%AC%E9%80%BB%E8%BE%91%E9%97%A8%20c5a80174c1ca46d7ae2c7190d0d77fa8.md)

[布尔代数](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E5%B8%83%E5%B0%94%E4%BB%A3%E6%95%B0%2068f91aab71134af48483ec3eda18e153.md)

[组合逻辑基础](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%9F%BA%E7%A1%80%2064b771b2840947ef82a79bd3d11612a6.md)

[组合逻辑器件](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c.md)

[时序逻辑基础](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E5%9F%BA%E7%A1%80%207576fe9c309b432cbd6431f6c2ce0e4b.md)

[时序逻辑电路的分析](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E7%9A%84%E5%88%86%E6%9E%90%20a83a0a39c1df4005895ed19f9c115a6e.md)

[时序逻辑电路的设计](Digital%20Logic%20Design%2005bbc93ece5d4edd95c960bf21bada63/%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E7%9A%84%E8%AE%BE%E8%AE%A1%205fd7ec6b0a5d4bb5b243d28eef3ff1e7.md)

## 版本修订

- Update: 增加内容「组合逻辑器件」 (12/25)
- Initial release: 基本完成所有内容（除了那些预计不会加入的内容）(12/24)
