TimeQuest Timing Analyzer report for RAM_test
Tue Mar 01 11:22:01 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; RAM_test                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 179.08 MHz ; 179.08 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.584 ; -33.698            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.581 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2059.000                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                   ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.584 ; rw_96x8_sync:ram|RW~226  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.853      ;
; -4.541 ; rw_96x8_sync:ram|RW~1058 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.825      ;
; -4.507 ; rw_96x8_sync:ram|RW~370  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.793      ;
; -4.436 ; rw_96x8_sync:ram|RW~426  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.712      ;
; -4.371 ; rw_96x8_sync:ram|RW~108  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.633      ;
; -4.358 ; rw_96x8_sync:ram|RW~1906 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.651      ;
; -4.357 ; rw_96x8_sync:ram|RW~180  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.626      ;
; -4.321 ; rw_96x8_sync:ram|RW~954  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.589      ;
; -4.321 ; rw_96x8_sync:ram|RW~44   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.583      ;
; -4.311 ; rw_96x8_sync:ram|RW~1442 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.599      ;
; -4.308 ; rw_96x8_sync:ram|RW~1866 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.567      ;
; -4.286 ; rw_96x8_sync:ram|RW~1362 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.575      ;
; -4.273 ; rw_96x8_sync:ram|RW~1450 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.562      ;
; -4.263 ; rw_96x8_sync:ram|RW~92   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.540      ;
; -4.259 ; rw_96x8_sync:ram|RW~266  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.544      ;
; -4.256 ; rw_96x8_sync:ram|RW~258  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.540      ;
; -4.225 ; rw_96x8_sync:ram|RW~1884 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.480      ;
; -4.224 ; rw_96x8_sync:ram|RW~28   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.501      ;
; -4.219 ; rw_96x8_sync:ram|RW~674  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.476      ;
; -4.215 ; rw_96x8_sync:ram|RW~1820 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.470      ;
; -4.200 ; rw_96x8_sync:ram|RW~1458 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.493      ;
; -4.199 ; rw_96x8_sync:ram|RW~1633 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.493      ;
; -4.195 ; rw_96x8_sync:ram|RW~1176 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.492      ;
; -4.183 ; rw_96x8_sync:ram|RW~1042 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.463      ;
; -4.178 ; rw_96x8_sync:ram|RW~1617 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.472      ;
; -4.176 ; rw_96x8_sync:ram|RW~452  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.438      ;
; -4.175 ; rw_96x8_sync:ram|RW~860  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.430      ;
; -4.166 ; rw_96x8_sync:ram|RW~338  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.452      ;
; -4.165 ; rw_96x8_sync:ram|RW~128  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.453      ;
; -4.164 ; rw_96x8_sync:ram|RW~1066 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.450      ;
; -4.157 ; rw_96x8_sync:ram|RW~1409 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.448      ;
; -4.152 ; rw_96x8_sync:ram|RW~434  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.445      ;
; -4.145 ; rw_96x8_sync:ram|RW~364  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.421      ;
; -4.133 ; rw_96x8_sync:ram|RW~360  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.418      ;
; -4.133 ; rw_96x8_sync:ram|RW~620  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.388      ;
; -4.132 ; rw_96x8_sync:ram|RW~1629 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.390      ;
; -4.123 ; rw_96x8_sync:ram|RW~1824 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.389      ;
; -4.121 ; rw_96x8_sync:ram|RW~1836 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.376      ;
; -4.119 ; rw_96x8_sync:ram|RW~960  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.395      ;
; -4.117 ; rw_96x8_sync:ram|RW~96   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.405      ;
; -4.106 ; rw_96x8_sync:ram|RW~978  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.389      ;
; -4.104 ; rw_96x8_sync:ram|RW~98   ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.376      ;
; -4.101 ; rw_96x8_sync:ram|RW~1950 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.392      ;
; -4.100 ; rw_96x8_sync:ram|RW~556  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.358      ;
; -4.094 ; rw_96x8_sync:ram|RW~88   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.387      ;
; -4.092 ; rw_96x8_sync:ram|RW~1332 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.362      ;
; -4.092 ; rw_96x8_sync:ram|RW~314  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.363      ;
; -4.091 ; rw_96x8_sync:ram|RW~270  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.382      ;
; -4.083 ; rw_96x8_sync:ram|RW~1850 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.358      ;
; -4.080 ; rw_96x8_sync:ram|RW~1284 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.369      ;
; -4.077 ; rw_96x8_sync:ram|RW~320  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.356      ;
; -4.076 ; rw_96x8_sync:ram|RW~1564 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.357      ;
; -4.076 ; rw_96x8_sync:ram|RW~1280 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.366      ;
; -4.072 ; rw_96x8_sync:ram|RW~1631 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.351      ;
; -4.069 ; rw_96x8_sync:ram|RW~1132 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.341      ;
; -4.066 ; rw_96x8_sync:ram|RW~1506 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.358      ;
; -4.060 ; rw_96x8_sync:ram|RW~1232 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.348      ;
; -4.059 ; rw_96x8_sync:ram|RW~1338 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.337      ;
; -4.059 ; rw_96x8_sync:ram|RW~740  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.314      ;
; -4.052 ; rw_96x8_sync:ram|RW~1104 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.339      ;
; -4.051 ; rw_96x8_sync:ram|RW~140  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.320      ;
; -4.049 ; rw_96x8_sync:ram|RW~1052 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.330      ;
; -4.047 ; rw_96x8_sync:ram|RW~914  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.335      ;
; -4.047 ; rw_96x8_sync:ram|RW~1489 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.333      ;
; -4.046 ; rw_96x8_sync:ram|RW~1892 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.301      ;
; -4.044 ; rw_96x8_sync:ram|RW~1851 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.326      ; 5.365      ;
; -4.042 ; rw_96x8_sync:ram|RW~1577 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.312      ;
; -4.038 ; rw_96x8_sync:ram|RW~1893 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.294      ;
; -4.034 ; rw_96x8_sync:ram|RW~1031 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.311      ;
; -4.034 ; rw_96x8_sync:ram|RW~690  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.296      ;
; -4.033 ; rw_96x8_sync:ram|RW~1166 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.322      ;
; -4.028 ; rw_96x8_sync:ram|RW~789  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.309      ;
; -4.028 ; rw_96x8_sync:ram|RW~1406 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.307      ;
; -4.021 ; rw_96x8_sync:ram|RW~737  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.291      ;
; -4.015 ; rw_96x8_sync:ram|RW~764  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.291      ;
; -4.013 ; rw_96x8_sync:ram|RW~406  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.304      ;
; -4.013 ; rw_96x8_sync:ram|RW~1611 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.303      ;
; -4.004 ; rw_96x8_sync:ram|RW~1088 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.291      ;
; -4.003 ; rw_96x8_sync:ram|RW~396  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.276      ;
; -4.001 ; rw_96x8_sync:ram|RW~1102 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.286      ;
; -4.000 ; rw_96x8_sync:ram|RW~1023 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.314      ; 5.309      ;
; -3.999 ; rw_96x8_sync:ram|RW~138  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.271      ;
; -3.997 ; rw_96x8_sync:ram|RW~881  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.294      ;
; -3.997 ; rw_96x8_sync:ram|RW~1410 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.276      ;
; -3.996 ; rw_96x8_sync:ram|RW~1688 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.279      ;
; -3.995 ; rw_96x8_sync:ram|RW~908  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.268      ;
; -3.992 ; rw_96x8_sync:ram|RW~584  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.273      ;
; -3.990 ; rw_96x8_sync:ram|RW~456  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.263      ;
; -3.986 ; rw_96x8_sync:ram|RW~1158 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.283      ;
; -3.983 ; rw_96x8_sync:ram|RW~1187 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.283      ;
; -3.980 ; rw_96x8_sync:ram|RW~1438 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.275      ;
; -3.979 ; rw_96x8_sync:ram|RW~1189 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.261      ;
; -3.979 ; rw_96x8_sync:ram|RW~704  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.255      ;
; -3.978 ; rw_96x8_sync:ram|RW~69   ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.248      ;
; -3.978 ; rw_96x8_sync:ram|RW~1822 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.242      ;
; -3.975 ; rw_96x8_sync:ram|RW~1522 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.269      ;
; -3.975 ; rw_96x8_sync:ram|RW~1089 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.260      ;
; -3.974 ; rw_96x8_sync:ram|RW~1788 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.253      ;
; -3.970 ; rw_96x8_sync:ram|RW~1301 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.257      ;
; -3.970 ; rw_96x8_sync:ram|RW~52   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.242      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                   ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.581 ; rw_96x8_sync:ram|RW~233  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.195      ;
; 1.678 ; rw_96x8_sync:ram|RW~886  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.268      ;
; 1.884 ; rw_96x8_sync:ram|RW~716  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.478      ;
; 1.893 ; rw_96x8_sync:ram|RW~523  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.467      ; 2.517      ;
; 1.895 ; rw_96x8_sync:ram|RW~1794 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.476      ;
; 1.901 ; rw_96x8_sync:ram|RW~752  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.490      ;
; 1.902 ; rw_96x8_sync:ram|RW~841  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.517      ;
; 1.927 ; rw_96x8_sync:ram|RW~1801 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.524      ;
; 1.948 ; rw_96x8_sync:ram|RW~2005 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.538      ;
; 1.948 ; rw_96x8_sync:ram|RW~171  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.567      ;
; 1.954 ; rw_96x8_sync:ram|RW~913  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.553      ;
; 1.971 ; rw_96x8_sync:ram|RW~1781 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.553      ;
; 1.979 ; rw_96x8_sync:ram|RW~743  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.596      ;
; 1.980 ; rw_96x8_sync:ram|RW~2021 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.563      ;
; 1.986 ; rw_96x8_sync:ram|RW~1989 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.583      ;
; 1.998 ; rw_96x8_sync:ram|RW~1634 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.579      ;
; 2.010 ; rw_96x8_sync:ram|RW~444  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.592      ;
; 2.022 ; rw_96x8_sync:ram|RW~941  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.606      ;
; 2.029 ; rw_96x8_sync:ram|RW~715  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.644      ;
; 2.072 ; rw_96x8_sync:ram|RW~2029 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.102      ; 2.331      ;
; 2.077 ; rw_96x8_sync:ram|RW~2037 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.659      ;
; 2.089 ; rw_96x8_sync:ram|RW~1521 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.687      ;
; 2.092 ; rw_96x8_sync:ram|RW~329  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.707      ;
; 2.100 ; rw_96x8_sync:ram|RW~2046 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.690      ;
; 2.104 ; rw_96x8_sync:ram|RW~1596 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.683      ;
; 2.104 ; rw_96x8_sync:ram|RW~956  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.099      ; 2.360      ;
; 2.112 ; rw_96x8_sync:ram|RW~1831 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.715      ;
; 2.113 ; rw_96x8_sync:ram|RW~912  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.102      ; 2.372      ;
; 2.127 ; rw_96x8_sync:ram|RW~1638 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.714      ;
; 2.127 ; rw_96x8_sync:ram|RW~349  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.709      ;
; 2.136 ; rw_96x8_sync:ram|RW~1131 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.757      ;
; 2.137 ; rw_96x8_sync:ram|RW~237  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.737      ;
; 2.151 ; rw_96x8_sync:ram|RW~1726 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.744      ;
; 2.155 ; rw_96x8_sync:ram|RW~1005 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.735      ;
; 2.155 ; rw_96x8_sync:ram|RW~1730 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.753      ;
; 2.158 ; rw_96x8_sync:ram|RW~1622 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.746      ;
; 2.159 ; rw_96x8_sync:ram|RW~958  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.763      ;
; 2.168 ; rw_96x8_sync:ram|RW~965  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.764      ;
; 2.170 ; rw_96x8_sync:ram|RW~1294 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.767      ;
; 2.174 ; rw_96x8_sync:ram|RW~301  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.755      ;
; 2.176 ; rw_96x8_sync:ram|RW~963  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.791      ;
; 2.185 ; rw_96x8_sync:ram|RW~1670 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.789      ;
; 2.188 ; rw_96x8_sync:ram|RW~2038 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.779      ;
; 2.194 ; rw_96x8_sync:ram|RW~1467 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.815      ;
; 2.195 ; rw_96x8_sync:ram|RW~491  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.468      ; 2.820      ;
; 2.196 ; rw_96x8_sync:ram|RW~1998 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.806      ;
; 2.199 ; rw_96x8_sync:ram|RW~1805 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.782      ;
; 2.208 ; rw_96x8_sync:ram|RW~1961 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.809      ;
; 2.210 ; rw_96x8_sync:ram|RW~1800 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.798      ;
; 2.216 ; rw_96x8_sync:ram|RW~1861 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.813      ;
; 2.220 ; rw_96x8_sync:ram|RW~1616 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.816      ;
; 2.225 ; rw_96x8_sync:ram|RW~1768 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.813      ;
; 2.226 ; rw_96x8_sync:ram|RW~1014 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.817      ;
; 2.227 ; rw_96x8_sync:ram|RW~447  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.836      ;
; 2.231 ; rw_96x8_sync:ram|RW~1328 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.825      ;
; 2.236 ; rw_96x8_sync:ram|RW~1857 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.847      ;
; 2.237 ; rw_96x8_sync:ram|RW~1283 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.481      ; 2.875      ;
; 2.241 ; rw_96x8_sync:ram|RW~923  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.472      ; 2.870      ;
; 2.243 ; rw_96x8_sync:ram|RW~578  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.119      ; 2.519      ;
; 2.246 ; rw_96x8_sync:ram|RW~120  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.839      ;
; 2.247 ; rw_96x8_sync:ram|RW~1225 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.868      ;
; 2.247 ; rw_96x8_sync:ram|RW~1718 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.844      ;
; 2.251 ; rw_96x8_sync:ram|RW~685  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.835      ;
; 2.253 ; rw_96x8_sync:ram|RW~894  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.844      ;
; 2.254 ; rw_96x8_sync:ram|RW~1974 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.845      ;
; 2.256 ; rw_96x8_sync:ram|RW~429  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.859      ;
; 2.259 ; rw_96x8_sync:ram|RW~1272 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.850      ;
; 2.260 ; rw_96x8_sync:ram|RW~1215 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.465      ; 2.882      ;
; 2.260 ; rw_96x8_sync:ram|RW~1513 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.875      ;
; 2.269 ; rw_96x8_sync:ram|RW~1547 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.471      ; 2.897      ;
; 2.271 ; rw_96x8_sync:ram|RW~615  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.888      ;
; 2.274 ; rw_96x8_sync:ram|RW~1999 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.883      ;
; 2.275 ; rw_96x8_sync:ram|RW~1286 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.872      ;
; 2.282 ; rw_96x8_sync:ram|RW~1254 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.879      ;
; 2.287 ; rw_96x8_sync:ram|RW~1562 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.870      ;
; 2.293 ; rw_96x8_sync:ram|RW~2033 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.889      ;
; 2.299 ; rw_96x8_sync:ram|RW~453  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.892      ;
; 2.303 ; rw_96x8_sync:ram|RW~1796 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.880      ;
; 2.304 ; rw_96x8_sync:ram|RW~1654 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.893      ;
; 2.305 ; rw_96x8_sync:ram|RW~269  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.887      ;
; 2.310 ; rw_96x8_sync:ram|RW~2059 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.129      ; 2.596      ;
; 2.312 ; rw_96x8_sync:ram|RW~937  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.910      ;
; 2.313 ; rw_96x8_sync:ram|RW~1027 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.933      ;
; 2.320 ; rw_96x8_sync:ram|RW~1554 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.902      ;
; 2.320 ; rw_96x8_sync:ram|RW~555  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.935      ;
; 2.322 ; rw_96x8_sync:ram|RW~753  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.919      ;
; 2.329 ; rw_96x8_sync:ram|RW~415  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.938      ;
; 2.332 ; rw_96x8_sync:ram|RW~1211 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.465      ; 2.954      ;
; 2.339 ; rw_96x8_sync:ram|RW~191  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.942      ;
; 2.343 ; rw_96x8_sync:ram|RW~628  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.923      ;
; 2.345 ; rw_96x8_sync:ram|RW~1651 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.475      ; 2.977      ;
; 2.346 ; rw_96x8_sync:ram|RW~1995 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.129      ; 2.632      ;
; 2.348 ; rw_96x8_sync:ram|RW~1959 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.957      ;
; 2.349 ; rw_96x8_sync:ram|RW~1324 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.931      ;
; 2.349 ; rw_96x8_sync:ram|RW~632  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.941      ;
; 2.350 ; rw_96x8_sync:ram|RW~1483 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.466      ; 2.973      ;
; 2.354 ; rw_96x8_sync:ram|RW~1755 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.473      ; 2.984      ;
; 2.355 ; rw_96x8_sync:ram|RW~1965 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.942      ;
; 2.356 ; rw_96x8_sync:ram|RW~331  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.976      ;
; 2.357 ; rw_96x8_sync:ram|RW~880  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.963      ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1002 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1003 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1004 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1005 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1006 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1007 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1008 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1009 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1012 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1013 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1014 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1015 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1016 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1017 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1018 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1019 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1020 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1021 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1022 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1023 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1024 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1025 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1026 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1027 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1028 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1029 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1030 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1031 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1032 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1033 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1034 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1035 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1036 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1037 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1038 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1039 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1040 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1041 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1042 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1043 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1044 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1045 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1046 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1047 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1048 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1049 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1050 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1051 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1052 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1053 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1054 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1055 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1056 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1057 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1058 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1059 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1060 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1061 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1062 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1063 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1064 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1065 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1066 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1067 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1068 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1069 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1070 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1071 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1072 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1073 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1074 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1075 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1076 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1077 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1078 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1079 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1080 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1081 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1082 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1083 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1084 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1085 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1086 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1087 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1088 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1089 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.959 ; 11.489 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.425  ; 8.997  ; Rise       ; clock           ;
;  address[1] ; clock      ; 10.959 ; 11.489 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.672  ; 9.299  ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.003  ; 8.558  ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.558  ; 9.337  ; Rise       ; clock           ;
;  address[5] ; clock      ; 9.719  ; 10.044 ; Rise       ; clock           ;
;  address[6] ; clock      ; 10.294 ; 10.727 ; Rise       ; clock           ;
;  address[7] ; clock      ; 9.883  ; 10.727 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.557  ; 6.173  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.740  ; 4.282  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.572  ; 5.209  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.800  ; 4.477  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.557  ; 6.173  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.153  ; 4.789  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.449  ; 5.070  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.957  ; 5.589  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.903  ; 5.573  ; Rise       ; clock           ;
; writen      ; clock      ; 9.039  ; 9.778  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.738 ; -2.206 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.051 ; -2.511 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.738 ; -2.206 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.914 ; -2.473 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.811 ; -2.271 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.239 ; -2.753 ; Rise       ; clock           ;
;  address[5] ; clock      ; -2.018 ; -2.516 ; Rise       ; clock           ;
;  address[6] ; clock      ; -2.039 ; -2.548 ; Rise       ; clock           ;
;  address[7] ; clock      ; -2.171 ; -2.678 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.971 ; -1.369 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.547 ; -2.048 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.783 ; -2.273 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.474 ; -2.021 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.825 ; -2.235 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.274 ; -1.734 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.799 ; -2.294 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.119 ; -1.622 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.971 ; -1.369 ; Rise       ; clock           ;
; writen      ; clock      ; -2.889 ; -3.367 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 8.313 ; 8.251 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 7.994 ; 7.909 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 7.995 ; 7.951 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 8.031 ; 7.876 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 8.313 ; 8.251 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 7.911 ; 8.029 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 8.119 ; 8.231 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 7.887 ; 8.025 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 8.593 ; 8.722 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 8.383 ; 8.258 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 8.333 ; 8.303 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 8.412 ; 8.530 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 8.366 ; 8.236 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 8.397 ; 8.263 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 8.593 ; 8.722 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 8.524 ; 8.577 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 6.987 ; 6.915 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 6.987 ; 6.915 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 7.001 ; 7.022 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 7.055 ; 7.083 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 7.291 ; 7.326 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 7.064 ; 7.115 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 7.275 ; 7.224 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 7.001 ; 7.031 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 7.431 ; 7.383 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 7.459 ; 7.401 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 7.458 ; 7.426 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 7.710 ; 7.654 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 7.431 ; 7.383 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 7.505 ; 7.522 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 7.888 ; 7.821 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 7.624 ; 7.692 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 197.98 MHz ; 197.98 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.051 ; -29.442           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.431 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2059.000                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                    ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.051 ; rw_96x8_sync:ram|RW~1058 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.312      ;
; -4.047 ; rw_96x8_sync:ram|RW~226  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.296      ;
; -3.916 ; rw_96x8_sync:ram|RW~370  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.177      ;
; -3.822 ; rw_96x8_sync:ram|RW~426  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.076      ;
; -3.816 ; rw_96x8_sync:ram|RW~266  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.077      ;
; -3.813 ; rw_96x8_sync:ram|RW~1906 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.081      ;
; -3.803 ; rw_96x8_sync:ram|RW~108  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.244      ; 5.042      ;
; -3.792 ; rw_96x8_sync:ram|RW~180  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.253      ; 5.040      ;
; -3.788 ; rw_96x8_sync:ram|RW~1866 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.243      ; 5.026      ;
; -3.766 ; rw_96x8_sync:ram|RW~1442 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.030      ;
; -3.756 ; rw_96x8_sync:ram|RW~44   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.995      ;
; -3.740 ; rw_96x8_sync:ram|RW~674  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.240      ; 4.975      ;
; -3.733 ; rw_96x8_sync:ram|RW~258  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.993      ;
; -3.726 ; rw_96x8_sync:ram|RW~954  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.974      ;
; -3.724 ; rw_96x8_sync:ram|RW~1450 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.989      ;
; -3.715 ; rw_96x8_sync:ram|RW~1362 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.979      ;
; -3.714 ; rw_96x8_sync:ram|RW~1176 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.987      ;
; -3.685 ; rw_96x8_sync:ram|RW~1409 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.950      ;
; -3.663 ; rw_96x8_sync:ram|RW~1617 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.930      ;
; -3.660 ; rw_96x8_sync:ram|RW~92   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.913      ;
; -3.659 ; rw_96x8_sync:ram|RW~452  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.898      ;
; -3.659 ; rw_96x8_sync:ram|RW~1820 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.891      ;
; -3.657 ; rw_96x8_sync:ram|RW~28   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.910      ;
; -3.656 ; rw_96x8_sync:ram|RW~1884 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.888      ;
; -3.653 ; rw_96x8_sync:ram|RW~1633 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.920      ;
; -3.651 ; rw_96x8_sync:ram|RW~1042 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.907      ;
; -3.648 ; rw_96x8_sync:ram|RW~88   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.916      ;
; -3.647 ; rw_96x8_sync:ram|RW~128  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.910      ;
; -3.643 ; rw_96x8_sync:ram|RW~1066 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.905      ;
; -3.633 ; rw_96x8_sync:ram|RW~1458 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.903      ;
; -3.631 ; rw_96x8_sync:ram|RW~98   ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.883      ;
; -3.627 ; rw_96x8_sync:ram|RW~360  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.891      ;
; -3.619 ; rw_96x8_sync:ram|RW~860  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.851      ;
; -3.607 ; rw_96x8_sync:ram|RW~338  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.868      ;
; -3.601 ; rw_96x8_sync:ram|RW~978  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.860      ;
; -3.601 ; rw_96x8_sync:ram|RW~96   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.864      ;
; -3.596 ; rw_96x8_sync:ram|RW~364  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.849      ;
; -3.591 ; rw_96x8_sync:ram|RW~1824 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.834      ;
; -3.588 ; rw_96x8_sync:ram|RW~434  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.858      ;
; -3.582 ; rw_96x8_sync:ram|RW~270  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.848      ;
; -3.582 ; rw_96x8_sync:ram|RW~620  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.819      ;
; -3.578 ; rw_96x8_sync:ram|RW~960  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.833      ;
; -3.567 ; rw_96x8_sync:ram|RW~1166 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.833      ;
; -3.561 ; rw_96x8_sync:ram|RW~320  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.819      ;
; -3.560 ; rw_96x8_sync:ram|RW~1506 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.827      ;
; -3.560 ; rw_96x8_sync:ram|RW~1284 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.823      ;
; -3.558 ; rw_96x8_sync:ram|RW~314  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.809      ;
; -3.557 ; rw_96x8_sync:ram|RW~1489 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.820      ;
; -3.553 ; rw_96x8_sync:ram|RW~1332 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.802      ;
; -3.550 ; rw_96x8_sync:ram|RW~1836 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.782      ;
; -3.548 ; rw_96x8_sync:ram|RW~1629 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.784      ;
; -3.548 ; rw_96x8_sync:ram|RW~556  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.239      ; 4.782      ;
; -3.547 ; rw_96x8_sync:ram|RW~1950 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.813      ;
; -3.544 ; rw_96x8_sync:ram|RW~1893 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.780      ;
; -3.541 ; rw_96x8_sync:ram|RW~1851 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.291      ; 4.827      ;
; -3.541 ; rw_96x8_sync:ram|RW~1611 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.798      ;
; -3.537 ; rw_96x8_sync:ram|RW~737  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.782      ;
; -3.535 ; rw_96x8_sync:ram|RW~1564 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.791      ;
; -3.534 ; rw_96x8_sync:ram|RW~1406 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.792      ;
; -3.532 ; rw_96x8_sync:ram|RW~740  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.764      ;
; -3.529 ; rw_96x8_sync:ram|RW~1132 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.779      ;
; -3.527 ; rw_96x8_sync:ram|RW~764  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.779      ;
; -3.525 ; rw_96x8_sync:ram|RW~690  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.766      ;
; -3.521 ; rw_96x8_sync:ram|RW~914  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.786      ;
; -3.521 ; rw_96x8_sync:ram|RW~1104 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.785      ;
; -3.518 ; rw_96x8_sync:ram|RW~1631 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.765      ;
; -3.515 ; rw_96x8_sync:ram|RW~138  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.767      ;
; -3.514 ; rw_96x8_sync:ram|RW~1338 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.772      ;
; -3.514 ; rw_96x8_sync:ram|RW~1102 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.776      ;
; -3.514 ; rw_96x8_sync:ram|RW~1577 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.759      ;
; -3.508 ; rw_96x8_sync:ram|RW~881  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.778      ;
; -3.507 ; rw_96x8_sync:ram|RW~789  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.765      ;
; -3.505 ; rw_96x8_sync:ram|RW~1850 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.759      ;
; -3.498 ; rw_96x8_sync:ram|RW~1280 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.763      ;
; -3.495 ; rw_96x8_sync:ram|RW~831  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.751      ;
; -3.494 ; rw_96x8_sync:ram|RW~456  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.744      ;
; -3.491 ; rw_96x8_sync:ram|RW~406  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.757      ;
; -3.485 ; rw_96x8_sync:ram|RW~1052 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.742      ;
; -3.485 ; rw_96x8_sync:ram|RW~1158 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.756      ;
; -3.483 ; rw_96x8_sync:ram|RW~140  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.731      ;
; -3.483 ; rw_96x8_sync:ram|RW~1892 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.238      ; 4.716      ;
; -3.481 ; rw_96x8_sync:ram|RW~1232 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.746      ;
; -3.479 ; rw_96x8_sync:ram|RW~1688 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.739      ;
; -3.475 ; rw_96x8_sync:ram|RW~1088 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.739      ;
; -3.473 ; rw_96x8_sync:ram|RW~69   ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.723      ;
; -3.473 ; rw_96x8_sync:ram|RW~1031 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.721      ;
; -3.470 ; rw_96x8_sync:ram|RW~1410 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.726      ;
; -3.470 ; rw_96x8_sync:ram|RW~704  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.725      ;
; -3.468 ; rw_96x8_sync:ram|RW~1187 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.734      ;
; -3.464 ; rw_96x8_sync:ram|RW~52   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.712      ;
; -3.463 ; rw_96x8_sync:ram|RW~1186 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.723      ;
; -3.463 ; rw_96x8_sync:ram|RW~1089 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.724      ;
; -3.456 ; rw_96x8_sync:ram|RW~827  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.721      ;
; -3.456 ; rw_96x8_sync:ram|RW~1023 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.283      ; 4.734      ;
; -3.452 ; rw_96x8_sync:ram|RW~1096 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.711      ;
; -3.449 ; rw_96x8_sync:ram|RW~2022 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.715      ;
; -3.445 ; rw_96x8_sync:ram|RW~1835 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.700      ;
; -3.444 ; rw_96x8_sync:ram|RW~895  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.702      ;
; -3.444 ; rw_96x8_sync:ram|RW~908  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.696      ;
; -3.439 ; rw_96x8_sync:ram|RW~64   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.695      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                    ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.431 ; rw_96x8_sync:ram|RW~233  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.415      ; 1.990      ;
; 1.521 ; rw_96x8_sync:ram|RW~886  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.058      ;
; 1.709 ; rw_96x8_sync:ram|RW~1794 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.239      ;
; 1.715 ; rw_96x8_sync:ram|RW~752  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.251      ;
; 1.733 ; rw_96x8_sync:ram|RW~716  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.275      ;
; 1.734 ; rw_96x8_sync:ram|RW~841  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.294      ;
; 1.741 ; rw_96x8_sync:ram|RW~523  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.302      ;
; 1.755 ; rw_96x8_sync:ram|RW~1801 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.297      ;
; 1.765 ; rw_96x8_sync:ram|RW~913  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.310      ;
; 1.770 ; rw_96x8_sync:ram|RW~171  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.327      ;
; 1.781 ; rw_96x8_sync:ram|RW~2005 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.319      ;
; 1.794 ; rw_96x8_sync:ram|RW~1634 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.324      ;
; 1.799 ; rw_96x8_sync:ram|RW~1781 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.330      ;
; 1.807 ; rw_96x8_sync:ram|RW~1989 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.353      ;
; 1.812 ; rw_96x8_sync:ram|RW~743  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.365      ;
; 1.816 ; rw_96x8_sync:ram|RW~2021 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.348      ;
; 1.818 ; rw_96x8_sync:ram|RW~444  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.349      ;
; 1.828 ; rw_96x8_sync:ram|RW~941  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.360      ;
; 1.845 ; rw_96x8_sync:ram|RW~715  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.398      ;
; 1.852 ; rw_96x8_sync:ram|RW~2029 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.090      ;
; 1.887 ; rw_96x8_sync:ram|RW~1521 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.431      ;
; 1.893 ; rw_96x8_sync:ram|RW~2037 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.424      ;
; 1.903 ; rw_96x8_sync:ram|RW~2046 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.441      ;
; 1.903 ; rw_96x8_sync:ram|RW~956  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.138      ;
; 1.904 ; rw_96x8_sync:ram|RW~329  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.464      ;
; 1.908 ; rw_96x8_sync:ram|RW~1596 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.436      ;
; 1.918 ; rw_96x8_sync:ram|RW~349  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.448      ;
; 1.919 ; rw_96x8_sync:ram|RW~912  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.156      ;
; 1.930 ; rw_96x8_sync:ram|RW~1831 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.473      ;
; 1.936 ; rw_96x8_sync:ram|RW~1638 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.471      ;
; 1.951 ; rw_96x8_sync:ram|RW~1726 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.492      ;
; 1.952 ; rw_96x8_sync:ram|RW~1005 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.482      ;
; 1.952 ; rw_96x8_sync:ram|RW~1131 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.510      ;
; 1.954 ; rw_96x8_sync:ram|RW~237  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.503      ;
; 1.956 ; rw_96x8_sync:ram|RW~1730 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.502      ;
; 1.957 ; rw_96x8_sync:ram|RW~1622 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.492      ;
; 1.965 ; rw_96x8_sync:ram|RW~301  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.495      ;
; 1.966 ; rw_96x8_sync:ram|RW~1294 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.509      ;
; 1.968 ; rw_96x8_sync:ram|RW~958  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.519      ;
; 1.968 ; rw_96x8_sync:ram|RW~965  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.513      ;
; 1.980 ; rw_96x8_sync:ram|RW~1805 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.512      ;
; 1.980 ; rw_96x8_sync:ram|RW~963  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.533      ;
; 1.985 ; rw_96x8_sync:ram|RW~2038 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.524      ;
; 1.994 ; rw_96x8_sync:ram|RW~1670 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.545      ;
; 2.001 ; rw_96x8_sync:ram|RW~1467 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.559      ;
; 2.001 ; rw_96x8_sync:ram|RW~1998 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.557      ;
; 2.003 ; rw_96x8_sync:ram|RW~1800 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.539      ;
; 2.003 ; rw_96x8_sync:ram|RW~578  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.117      ; 2.264      ;
; 2.006 ; rw_96x8_sync:ram|RW~491  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.567      ;
; 2.009 ; rw_96x8_sync:ram|RW~1961 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.555      ;
; 2.015 ; rw_96x8_sync:ram|RW~1861 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.561      ;
; 2.023 ; rw_96x8_sync:ram|RW~1768 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.559      ;
; 2.026 ; rw_96x8_sync:ram|RW~1328 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.568      ;
; 2.027 ; rw_96x8_sync:ram|RW~923  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.591      ;
; 2.027 ; rw_96x8_sync:ram|RW~1225 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.591      ;
; 2.029 ; rw_96x8_sync:ram|RW~120  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.568      ;
; 2.033 ; rw_96x8_sync:ram|RW~1014 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.571      ;
; 2.034 ; rw_96x8_sync:ram|RW~1718 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.577      ;
; 2.035 ; rw_96x8_sync:ram|RW~1283 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.606      ;
; 2.036 ; rw_96x8_sync:ram|RW~685  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.568      ;
; 2.036 ; rw_96x8_sync:ram|RW~1616 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.579      ;
; 2.037 ; rw_96x8_sync:ram|RW~447  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.585      ;
; 2.038 ; rw_96x8_sync:ram|RW~1857 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.594      ;
; 2.045 ; rw_96x8_sync:ram|RW~894  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.583      ;
; 2.046 ; rw_96x8_sync:ram|RW~1215 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.605      ;
; 2.046 ; rw_96x8_sync:ram|RW~1796 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.572      ;
; 2.051 ; rw_96x8_sync:ram|RW~429  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.601      ;
; 2.054 ; rw_96x8_sync:ram|RW~1272 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.592      ;
; 2.058 ; rw_96x8_sync:ram|RW~1974 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.597      ;
; 2.059 ; rw_96x8_sync:ram|RW~1286 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.602      ;
; 2.064 ; rw_96x8_sync:ram|RW~1513 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.624      ;
; 2.073 ; rw_96x8_sync:ram|RW~1254 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.616      ;
; 2.079 ; rw_96x8_sync:ram|RW~1562 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.611      ;
; 2.079 ; rw_96x8_sync:ram|RW~2033 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.620      ;
; 2.080 ; rw_96x8_sync:ram|RW~615  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.633      ;
; 2.082 ; rw_96x8_sync:ram|RW~1554 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.612      ;
; 2.086 ; rw_96x8_sync:ram|RW~1547 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.650      ;
; 2.087 ; rw_96x8_sync:ram|RW~1654 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.623      ;
; 2.093 ; rw_96x8_sync:ram|RW~1999 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.641      ;
; 2.096 ; rw_96x8_sync:ram|RW~753  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.638      ;
; 2.098 ; rw_96x8_sync:ram|RW~453  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.638      ;
; 2.104 ; rw_96x8_sync:ram|RW~937  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.646      ;
; 2.107 ; rw_96x8_sync:ram|RW~1678 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.642      ;
; 2.108 ; rw_96x8_sync:ram|RW~269  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.639      ;
; 2.108 ; rw_96x8_sync:ram|RW~1027 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.664      ;
; 2.111 ; rw_96x8_sync:ram|RW~555  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.664      ;
; 2.113 ; rw_96x8_sync:ram|RW~628  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.641      ;
; 2.117 ; rw_96x8_sync:ram|RW~2059 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.115      ; 2.376      ;
; 2.118 ; rw_96x8_sync:ram|RW~331  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.676      ;
; 2.125 ; rw_96x8_sync:ram|RW~191  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.668      ;
; 2.127 ; rw_96x8_sync:ram|RW~415  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.675      ;
; 2.129 ; rw_96x8_sync:ram|RW~1211 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.687      ;
; 2.130 ; rw_96x8_sync:ram|RW~1651 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.697      ;
; 2.133 ; rw_96x8_sync:ram|RW~1995 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.108      ; 2.385      ;
; 2.138 ; rw_96x8_sync:ram|RW~632  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.677      ;
; 2.139 ; rw_96x8_sync:ram|RW~1769 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.681      ;
; 2.141 ; rw_96x8_sync:ram|RW~1324 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.672      ;
; 2.146 ; rw_96x8_sync:ram|RW~159  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.383      ;
; 2.149 ; rw_96x8_sync:ram|RW~1965 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.685      ;
; 2.149 ; rw_96x8_sync:ram|RW~915  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.718      ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1002 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1003 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1004 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1005 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1006 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1007 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1008 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1009 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1012 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1013 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1014 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1015 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1016 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1017 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1018 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1019 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1020 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1021 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1022 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1023 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1024 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1025 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1026 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1027 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1028 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1029 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1030 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1031 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1032 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1033 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1034 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1035 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1036 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1037 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1038 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1039 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1040 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1041 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1042 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1043 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1044 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1045 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1046 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1047 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1048 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1049 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1050 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1051 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1052 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1053 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1054 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1055 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1056 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1057 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1058 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1059 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1060 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1061 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1062 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1063 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1064 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1065 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1066 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1067 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1068 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1069 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1070 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1071 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1072 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1073 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1074 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1075 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1076 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1077 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1078 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1079 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1080 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1081 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1082 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1083 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1084 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1085 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1086 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1087 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1088 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1089 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.999 ; 10.177 ; Rise       ; clock           ;
;  address[0] ; clock      ; 7.689 ; 7.974  ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.999 ; 10.177 ; Rise       ; clock           ;
;  address[2] ; clock      ; 7.810 ; 8.242  ; Rise       ; clock           ;
;  address[3] ; clock      ; 7.192 ; 7.678  ; Rise       ; clock           ;
;  address[4] ; clock      ; 7.753 ; 8.178  ; Rise       ; clock           ;
;  address[5] ; clock      ; 8.692 ; 9.099  ; Rise       ; clock           ;
;  address[6] ; clock      ; 9.213 ; 9.681  ; Rise       ; clock           ;
;  address[7] ; clock      ; 9.012 ; 9.514  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.033 ; 5.453  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.319 ; 3.720  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.101 ; 4.565  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.376 ; 3.937  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.033 ; 5.453  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.708 ; 4.209  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.975 ; 4.432  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.454 ; 4.912  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.416 ; 4.880  ; Rise       ; clock           ;
; writen      ; clock      ; 8.223 ; 8.660  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.484 ; -1.861 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.772 ; -2.154 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.484 ; -1.861 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.662 ; -2.116 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.555 ; -1.939 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.960 ; -2.348 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.749 ; -2.143 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.781 ; -2.160 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.884 ; -2.292 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.791 ; -1.119 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.325 ; -1.729 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.542 ; -1.921 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.259 ; -1.716 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.584 ; -1.913 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.074 ; -1.457 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.558 ; -1.938 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.935 ; -1.351 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.791 ; -1.119 ; Rise       ; clock           ;
; writen      ; clock      ; -2.545 ; -2.919 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 7.771 ; 7.673 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 7.474 ; 7.383 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 7.477 ; 7.412 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 7.507 ; 7.345 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 7.771 ; 7.673 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 7.420 ; 7.456 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 7.627 ; 7.656 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 7.344 ; 7.502 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 8.069 ; 8.055 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 7.790 ; 7.660 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 7.743 ; 7.695 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 7.905 ; 7.902 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 7.780 ; 7.643 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 7.810 ; 7.666 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 8.069 ; 8.055 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 7.893 ; 7.982 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 6.580 ; 6.533 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 6.614 ; 6.533 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 6.624 ; 6.584 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 6.675 ; 6.638 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 6.896 ; 6.849 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 6.681 ; 6.641 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 6.875 ; 6.791 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 6.580 ; 6.649 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 7.004 ; 6.940 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 7.025 ; 6.951 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 7.024 ; 6.991 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 7.261 ; 7.196 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 7.004 ; 6.940 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 7.080 ; 7.054 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 7.421 ; 7.312 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 7.149 ; 7.246 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.330 ; -16.813           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.835 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2178.186                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                    ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.330 ; rw_96x8_sync:ram|RW~226  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.462      ;
; -2.277 ; rw_96x8_sync:ram|RW~1058 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.422      ;
; -2.194 ; rw_96x8_sync:ram|RW~370  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.338      ;
; -2.189 ; rw_96x8_sync:ram|RW~1866 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.314      ;
; -2.182 ; rw_96x8_sync:ram|RW~108  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.309      ;
; -2.168 ; rw_96x8_sync:ram|RW~426  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.307      ;
; -2.163 ; rw_96x8_sync:ram|RW~1442 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.309      ;
; -2.160 ; rw_96x8_sync:ram|RW~44   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.287      ;
; -2.156 ; rw_96x8_sync:ram|RW~1906 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.306      ;
; -2.143 ; rw_96x8_sync:ram|RW~1450 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.291      ;
; -2.137 ; rw_96x8_sync:ram|RW~266  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.279      ;
; -2.135 ; rw_96x8_sync:ram|RW~954  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.266      ;
; -2.108 ; rw_96x8_sync:ram|RW~258  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.249      ;
; -2.099 ; rw_96x8_sync:ram|RW~1633 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.239      ;
; -2.094 ; rw_96x8_sync:ram|RW~364  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.231      ;
; -2.090 ; rw_96x8_sync:ram|RW~1820 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.211      ;
; -2.088 ; rw_96x8_sync:ram|RW~1617 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.229      ;
; -2.086 ; rw_96x8_sync:ram|RW~1884 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.207      ;
; -2.069 ; rw_96x8_sync:ram|RW~360  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.214      ;
; -2.067 ; rw_96x8_sync:ram|RW~1362 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.216      ;
; -2.065 ; rw_96x8_sync:ram|RW~674  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.189      ;
; -2.064 ; rw_96x8_sync:ram|RW~180  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.194      ;
; -2.062 ; rw_96x8_sync:ram|RW~1824 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.192      ;
; -2.062 ; rw_96x8_sync:ram|RW~860  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.183      ;
; -2.058 ; rw_96x8_sync:ram|RW~1176 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.211      ;
; -2.058 ; rw_96x8_sync:ram|RW~1066 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.204      ;
; -2.056 ; rw_96x8_sync:ram|RW~1851 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.214      ;
; -2.052 ; rw_96x8_sync:ram|RW~1409 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.192      ;
; -2.048 ; rw_96x8_sync:ram|RW~92   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.185      ;
; -2.048 ; rw_96x8_sync:ram|RW~737  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.173      ;
; -2.047 ; rw_96x8_sync:ram|RW~98   ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.182      ;
; -2.041 ; rw_96x8_sync:ram|RW~1836 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.162      ;
; -2.040 ; rw_96x8_sync:ram|RW~1031 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.174      ;
; -2.037 ; rw_96x8_sync:ram|RW~452  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.163      ;
; -2.032 ; rw_96x8_sync:ram|RW~1166 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.178      ;
; -2.030 ; rw_96x8_sync:ram|RW~1950 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.177      ;
; -2.028 ; rw_96x8_sync:ram|RW~28   ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.165      ;
; -2.026 ; rw_96x8_sync:ram|RW~764  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.161      ;
; -2.024 ; rw_96x8_sync:ram|RW~978  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.165      ;
; -2.024 ; rw_96x8_sync:ram|RW~128  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.168      ;
; -2.024 ; rw_96x8_sync:ram|RW~1132 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.159      ;
; -2.023 ; rw_96x8_sync:ram|RW~960  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.159      ;
; -2.017 ; rw_96x8_sync:ram|RW~270  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.161      ;
; -2.014 ; rw_96x8_sync:ram|RW~1042 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.153      ;
; -2.009 ; rw_96x8_sync:ram|RW~88   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.156      ;
; -2.008 ; rw_96x8_sync:ram|RW~1284 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.153      ;
; -2.008 ; rw_96x8_sync:ram|RW~1406 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.146      ;
; -2.005 ; rw_96x8_sync:ram|RW~1629 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.130      ;
; -2.002 ; rw_96x8_sync:ram|RW~96   ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.146      ;
; -2.000 ; rw_96x8_sync:ram|RW~1458 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.148      ;
; -1.996 ; rw_96x8_sync:ram|RW~1104 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.143      ;
; -1.994 ; rw_96x8_sync:ram|RW~1332 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.127      ;
; -1.993 ; rw_96x8_sync:ram|RW~1611 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.128      ;
; -1.992 ; rw_96x8_sync:ram|RW~320  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.131      ;
; -1.985 ; rw_96x8_sync:ram|RW~1489 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.122      ;
; -1.984 ; rw_96x8_sync:ram|RW~138  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.119      ;
; -1.983 ; rw_96x8_sync:ram|RW~338  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.127      ;
; -1.982 ; rw_96x8_sync:ram|RW~1232 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.129      ;
; -1.980 ; rw_96x8_sync:ram|RW~1280 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.127      ;
; -1.980 ; rw_96x8_sync:ram|RW~740  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.101      ;
; -1.979 ; rw_96x8_sync:ram|RW~434  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.127      ;
; -1.978 ; rw_96x8_sync:ram|RW~620  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.102      ;
; -1.978 ; rw_96x8_sync:ram|RW~1892 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.099      ;
; -1.976 ; rw_96x8_sync:ram|RW~1506 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.126      ;
; -1.975 ; rw_96x8_sync:ram|RW~1088 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.122      ;
; -1.974 ; rw_96x8_sync:ram|RW~1631 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.109      ;
; -1.973 ; rw_96x8_sync:ram|RW~140  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.104      ;
; -1.973 ; rw_96x8_sync:ram|RW~1893 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.097      ;
; -1.972 ; rw_96x8_sync:ram|RW~1023 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.128      ;
; -1.971 ; rw_96x8_sync:ram|RW~908  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.106      ;
; -1.971 ; rw_96x8_sync:ram|RW~396  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.106      ;
; -1.970 ; rw_96x8_sync:ram|RW~690  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.098      ;
; -1.965 ; rw_96x8_sync:ram|RW~1822 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.092      ;
; -1.963 ; rw_96x8_sync:ram|RW~1187 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.104      ;
; -1.963 ; rw_96x8_sync:ram|RW~635  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.103      ;
; -1.963 ; rw_96x8_sync:ram|RW~556  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.086      ;
; -1.962 ; rw_96x8_sync:ram|RW~881  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.105      ;
; -1.961 ; rw_96x8_sync:ram|RW~1907 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.111      ;
; -1.960 ; rw_96x8_sync:ram|RW~1577 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.085      ;
; -1.959 ; rw_96x8_sync:ram|RW~1680 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.104      ;
; -1.956 ; rw_96x8_sync:ram|RW~1158 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.108      ;
; -1.956 ; rw_96x8_sync:ram|RW~827  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.095      ;
; -1.953 ; rw_96x8_sync:ram|RW~584  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.093      ;
; -1.952 ; rw_96x8_sync:ram|RW~1096 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.092      ;
; -1.951 ; rw_96x8_sync:ram|RW~1743 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.088      ;
; -1.950 ; rw_96x8_sync:ram|RW~914  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.097      ;
; -1.948 ; rw_96x8_sync:ram|RW~1015 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.104      ;
; -1.945 ; rw_96x8_sync:ram|RW~789  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.084      ;
; -1.945 ; rw_96x8_sync:ram|RW~1264 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.101      ;
; -1.942 ; rw_96x8_sync:ram|RW~1564 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.079      ;
; -1.940 ; rw_96x8_sync:ram|RW~2022 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.086      ;
; -1.936 ; rw_96x8_sync:ram|RW~69   ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.069      ;
; -1.936 ; rw_96x8_sync:ram|RW~1850 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.074      ;
; -1.933 ; rw_96x8_sync:ram|RW~895  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.076      ;
; -1.931 ; rw_96x8_sync:ram|RW~1052 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.072      ;
; -1.931 ; rw_96x8_sync:ram|RW~1030 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.058      ;
; -1.930 ; rw_96x8_sync:ram|RW~314  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.064      ;
; -1.928 ; rw_96x8_sync:ram|RW~1956 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.062      ;
; -1.926 ; rw_96x8_sync:ram|RW~1788 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.064      ;
; -1.926 ; rw_96x8_sync:ram|RW~456  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.061      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                    ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.835 ; rw_96x8_sync:ram|RW~233  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.166      ;
; 0.882 ; rw_96x8_sync:ram|RW~886  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.202      ;
; 0.996 ; rw_96x8_sync:ram|RW~1794 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.312      ;
; 0.996 ; rw_96x8_sync:ram|RW~523  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.333      ;
; 1.000 ; rw_96x8_sync:ram|RW~841  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.332      ;
; 1.010 ; rw_96x8_sync:ram|RW~716  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.333      ;
; 1.022 ; rw_96x8_sync:ram|RW~1801 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.342      ;
; 1.026 ; rw_96x8_sync:ram|RW~752  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.347      ;
; 1.029 ; rw_96x8_sync:ram|RW~171  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.361      ;
; 1.033 ; rw_96x8_sync:ram|RW~1781 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.349      ;
; 1.034 ; rw_96x8_sync:ram|RW~2005 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.358      ;
; 1.035 ; rw_96x8_sync:ram|RW~1989 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.362      ;
; 1.037 ; rw_96x8_sync:ram|RW~913  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.359      ;
; 1.044 ; rw_96x8_sync:ram|RW~2021 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.362      ;
; 1.056 ; rw_96x8_sync:ram|RW~1634 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.372      ;
; 1.063 ; rw_96x8_sync:ram|RW~743  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.398      ;
; 1.077 ; rw_96x8_sync:ram|RW~444  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.395      ;
; 1.082 ; rw_96x8_sync:ram|RW~715  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.410      ;
; 1.092 ; rw_96x8_sync:ram|RW~2029 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.234      ;
; 1.094 ; rw_96x8_sync:ram|RW~2037 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.410      ;
; 1.097 ; rw_96x8_sync:ram|RW~941  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.415      ;
; 1.106 ; rw_96x8_sync:ram|RW~1521 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.426      ;
; 1.107 ; rw_96x8_sync:ram|RW~329  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.439      ;
; 1.118 ; rw_96x8_sync:ram|RW~2046 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.440      ;
; 1.119 ; rw_96x8_sync:ram|RW~912  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.260      ;
; 1.120 ; rw_96x8_sync:ram|RW~349  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.436      ;
; 1.123 ; rw_96x8_sync:ram|RW~1831 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.450      ;
; 1.124 ; rw_96x8_sync:ram|RW~956  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.266      ;
; 1.127 ; rw_96x8_sync:ram|RW~1730 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.455      ;
; 1.128 ; rw_96x8_sync:ram|RW~1596 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.440      ;
; 1.138 ; rw_96x8_sync:ram|RW~237  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.468      ;
; 1.146 ; rw_96x8_sync:ram|RW~1131 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.481      ;
; 1.147 ; rw_96x8_sync:ram|RW~1005 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.462      ;
; 1.150 ; rw_96x8_sync:ram|RW~1622 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.469      ;
; 1.150 ; rw_96x8_sync:ram|RW~1294 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.476      ;
; 1.152 ; rw_96x8_sync:ram|RW~1726 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.476      ;
; 1.152 ; rw_96x8_sync:ram|RW~965  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.478      ;
; 1.154 ; rw_96x8_sync:ram|RW~301  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.469      ;
; 1.163 ; rw_96x8_sync:ram|RW~1805 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.482      ;
; 1.163 ; rw_96x8_sync:ram|RW~1961 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.486      ;
; 1.164 ; rw_96x8_sync:ram|RW~1998 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.499      ;
; 1.164 ; rw_96x8_sync:ram|RW~1861 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.491      ;
; 1.166 ; rw_96x8_sync:ram|RW~1638 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.483      ;
; 1.168 ; rw_96x8_sync:ram|RW~491  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.505      ;
; 1.168 ; rw_96x8_sync:ram|RW~963  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.496      ;
; 1.172 ; rw_96x8_sync:ram|RW~2038 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.494      ;
; 1.172 ; rw_96x8_sync:ram|RW~1670 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.500      ;
; 1.173 ; rw_96x8_sync:ram|RW~1014 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.494      ;
; 1.175 ; rw_96x8_sync:ram|RW~958  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.503      ;
; 1.178 ; rw_96x8_sync:ram|RW~1800 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.499      ;
; 1.185 ; rw_96x8_sync:ram|RW~1768 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.506      ;
; 1.185 ; rw_96x8_sync:ram|RW~578  ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.340      ;
; 1.186 ; rw_96x8_sync:ram|RW~120  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.510      ;
; 1.187 ; rw_96x8_sync:ram|RW~447  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.520      ;
; 1.188 ; rw_96x8_sync:ram|RW~1616 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.515      ;
; 1.189 ; rw_96x8_sync:ram|RW~894  ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.510      ;
; 1.189 ; rw_96x8_sync:ram|RW~1467 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.523      ;
; 1.190 ; rw_96x8_sync:ram|RW~1225 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.527      ;
; 1.192 ; rw_96x8_sync:ram|RW~1718 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.518      ;
; 1.197 ; rw_96x8_sync:ram|RW~1215 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.258      ; 1.539      ;
; 1.199 ; rw_96x8_sync:ram|RW~1857 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.527      ;
; 1.201 ; rw_96x8_sync:ram|RW~1283 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.261      ; 1.546      ;
; 1.204 ; rw_96x8_sync:ram|RW~923  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.541      ;
; 1.205 ; rw_96x8_sync:ram|RW~1272 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.529      ;
; 1.206 ; rw_96x8_sync:ram|RW~429  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.539      ;
; 1.207 ; rw_96x8_sync:ram|RW~1554 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.523      ;
; 1.210 ; rw_96x8_sync:ram|RW~1974 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.532      ;
; 1.210 ; rw_96x8_sync:ram|RW~1286 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.536      ;
; 1.215 ; rw_96x8_sync:ram|RW~1254 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.542      ;
; 1.216 ; rw_96x8_sync:ram|RW~615  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.551      ;
; 1.218 ; rw_96x8_sync:ram|RW~1562 ; rw_96x8_sync:ram|data_Out[1] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.535      ;
; 1.219 ; rw_96x8_sync:ram|RW~453  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.543      ;
; 1.220 ; rw_96x8_sync:ram|RW~1328 ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.547      ;
; 1.221 ; rw_96x8_sync:ram|RW~1547 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.256      ; 1.561      ;
; 1.222 ; rw_96x8_sync:ram|RW~1513 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.554      ;
; 1.223 ; rw_96x8_sync:ram|RW~753  ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.542      ;
; 1.224 ; rw_96x8_sync:ram|RW~1796 ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.535      ;
; 1.225 ; rw_96x8_sync:ram|RW~685  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.543      ;
; 1.228 ; rw_96x8_sync:ram|RW~1654 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.546      ;
; 1.232 ; rw_96x8_sync:ram|RW~269  ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.548      ;
; 1.233 ; rw_96x8_sync:ram|RW~2033 ; rw_96x8_sync:ram|data_Out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.550      ;
; 1.233 ; rw_96x8_sync:ram|RW~555  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.561      ;
; 1.234 ; rw_96x8_sync:ram|RW~2059 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.067      ; 1.385      ;
; 1.237 ; rw_96x8_sync:ram|RW~1999 ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.570      ;
; 1.240 ; rw_96x8_sync:ram|RW~191  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.567      ;
; 1.245 ; rw_96x8_sync:ram|RW~632  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.568      ;
; 1.245 ; rw_96x8_sync:ram|RW~880  ; rw_96x8_sync:ram|data_Out[7] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.578      ;
; 1.245 ; rw_96x8_sync:ram|RW~331  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.578      ;
; 1.245 ; rw_96x8_sync:ram|RW~415  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.578      ;
; 1.248 ; rw_96x8_sync:ram|RW~1995 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.403      ;
; 1.249 ; rw_96x8_sync:ram|RW~915  ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.259      ; 1.592      ;
; 1.250 ; rw_96x8_sync:ram|RW~628  ; rw_96x8_sync:ram|data_Out[3] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.563      ;
; 1.250 ; rw_96x8_sync:ram|RW~2053 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.570      ;
; 1.251 ; rw_96x8_sync:ram|RW~1965 ; rw_96x8_sync:ram|data_Out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.573      ;
; 1.251 ; rw_96x8_sync:ram|RW~1651 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.592      ;
; 1.252 ; rw_96x8_sync:ram|RW~159  ; rw_96x8_sync:ram|data_Out[6] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.394      ;
; 1.255 ; rw_96x8_sync:ram|RW~1027 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.586      ;
; 1.256 ; rw_96x8_sync:ram|RW~1590 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.582      ;
; 1.257 ; rw_96x8_sync:ram|RW~1678 ; rw_96x8_sync:ram|data_Out[5] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.575      ;
; 1.257 ; rw_96x8_sync:ram|RW~1211 ; rw_96x8_sync:ram|data_Out[2] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.592      ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1002 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1003 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1004 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1005 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1006 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1007 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1008 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1009 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1012 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1013 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1014 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1015 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1016 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1017 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1018 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1019 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1020 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1021 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1022 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1023 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1024 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1025 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1026 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1027 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1028 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1029 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1030 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1031 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1032 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1033 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1034 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1035 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1036 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1037 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1038 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1039 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1040 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1041 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1042 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1043 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1044 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1045 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1046 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1047 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1048 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1049 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1050 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1051 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1052 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1053 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1054 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1055 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1056 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1057 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1058 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1059 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1060 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1061 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1062 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1063 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1064 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1065 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1066 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1067 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1068 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1069 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1070 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1071 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1072 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1073 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1074 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1075 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1076 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1077 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1078 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1079 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1080 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1081 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1082 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1083 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1084 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1085 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1086 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1087 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1088 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:ram|RW~1089 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 6.219 ; 7.358 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.794 ; 5.781 ; Rise       ; clock           ;
;  address[1] ; clock      ; 6.139 ; 7.358 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.056 ; 5.976 ; Rise       ; clock           ;
;  address[3] ; clock      ; 4.782 ; 5.343 ; Rise       ; clock           ;
;  address[4] ; clock      ; 4.999 ; 5.931 ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.889 ; 6.219 ; Rise       ; clock           ;
;  address[6] ; clock      ; 6.219 ; 6.647 ; Rise       ; clock           ;
;  address[7] ; clock      ; 5.637 ; 6.875 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 3.254 ; 4.183 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.145 ; 2.904 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.651 ; 3.510 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.228 ; 3.091 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.254 ; 4.183 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.402 ; 3.251 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.571 ; 3.399 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.884 ; 3.796 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.922 ; 3.788 ; Rise       ; clock           ;
; writen      ; clock      ; 5.155 ; 6.309 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.965 ; -1.629 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.154 ; -1.819 ; Rise       ; clock           ;
;  address[1] ; clock      ; -0.965 ; -1.629 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.110 ; -1.824 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.018 ; -1.689 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.233 ; -1.927 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.130 ; -1.816 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.127 ; -1.808 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.205 ; -1.898 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.547 ; -1.105 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.898 ; -1.540 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.001 ; -1.657 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.860 ; -1.529 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.019 ; -1.635 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.734 ; -1.344 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.010 ; -1.669 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.667 ; -1.288 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.547 ; -1.105 ; Rise       ; clock           ;
; writen      ; clock      ; -1.622 ; -2.315 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 4.930 ; 4.969 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 4.744 ; 4.770 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 4.732 ; 4.780 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 4.772 ; 4.751 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 4.930 ; 4.969 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 4.703 ; 4.826 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 4.771 ; 4.944 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 4.746 ; 4.775 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 5.178 ; 5.291 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 5.044 ; 5.016 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 5.013 ; 5.041 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 4.936 ; 5.166 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 5.038 ; 5.007 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 5.050 ; 5.020 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 5.043 ; 5.291 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 5.178 ; 5.153 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 4.076 ; 4.117 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 4.078 ; 4.121 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 4.076 ; 4.242 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 4.125 ; 4.292 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 4.254 ; 4.429 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 4.138 ; 4.299 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 4.235 ; 4.289 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 4.156 ; 4.117 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 4.387 ; 4.396 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 4.395 ; 4.408 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 4.399 ; 4.411 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 4.534 ; 4.536 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 4.387 ; 4.396 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 4.398 ; 4.581 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 4.628 ; 4.675 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 4.551 ; 4.543 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.584  ; 0.835 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.584  ; 0.835 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.698 ; 0.0   ; 0.0      ; 0.0     ; -2178.186           ;
;  clock           ; -33.698 ; 0.000 ; N/A      ; N/A     ; -2178.186           ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.959 ; 11.489 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.425  ; 8.997  ; Rise       ; clock           ;
;  address[1] ; clock      ; 10.959 ; 11.489 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.672  ; 9.299  ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.003  ; 8.558  ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.558  ; 9.337  ; Rise       ; clock           ;
;  address[5] ; clock      ; 9.719  ; 10.044 ; Rise       ; clock           ;
;  address[6] ; clock      ; 10.294 ; 10.727 ; Rise       ; clock           ;
;  address[7] ; clock      ; 9.883  ; 10.727 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.557  ; 6.173  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.740  ; 4.282  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.572  ; 5.209  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.800  ; 4.477  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.557  ; 6.173  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.153  ; 4.789  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.449  ; 5.070  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.957  ; 5.589  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.903  ; 5.573  ; Rise       ; clock           ;
; writen      ; clock      ; 9.039  ; 9.778  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.965 ; -1.629 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.154 ; -1.819 ; Rise       ; clock           ;
;  address[1] ; clock      ; -0.965 ; -1.629 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.110 ; -1.824 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.018 ; -1.689 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.233 ; -1.927 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.130 ; -1.816 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.127 ; -1.808 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.205 ; -1.898 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.547 ; -1.105 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.898 ; -1.540 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.001 ; -1.657 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.860 ; -1.529 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.019 ; -1.635 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.734 ; -1.344 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.010 ; -1.669 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.667 ; -1.288 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.547 ; -1.105 ; Rise       ; clock           ;
; writen      ; clock      ; -1.622 ; -2.315 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 8.313 ; 8.251 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 7.994 ; 7.909 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 7.995 ; 7.951 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 8.031 ; 7.876 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 8.313 ; 8.251 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 7.911 ; 8.029 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 8.119 ; 8.231 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 7.887 ; 8.025 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 8.593 ; 8.722 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 8.383 ; 8.258 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 8.333 ; 8.303 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 8.412 ; 8.530 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 8.366 ; 8.236 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 8.397 ; 8.263 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 8.593 ; 8.722 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 8.524 ; 8.577 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock      ; 4.076 ; 4.117 ; Rise       ; clock           ;
;  hex0[0]  ; clock      ; 4.078 ; 4.121 ; Rise       ; clock           ;
;  hex0[1]  ; clock      ; 4.076 ; 4.242 ; Rise       ; clock           ;
;  hex0[2]  ; clock      ; 4.125 ; 4.292 ; Rise       ; clock           ;
;  hex0[3]  ; clock      ; 4.254 ; 4.429 ; Rise       ; clock           ;
;  hex0[4]  ; clock      ; 4.138 ; 4.299 ; Rise       ; clock           ;
;  hex0[5]  ; clock      ; 4.235 ; 4.289 ; Rise       ; clock           ;
;  hex0[6]  ; clock      ; 4.156 ; 4.117 ; Rise       ; clock           ;
; hex1[*]   ; clock      ; 4.387 ; 4.396 ; Rise       ; clock           ;
;  hex1[0]  ; clock      ; 4.395 ; 4.408 ; Rise       ; clock           ;
;  hex1[1]  ; clock      ; 4.399 ; 4.411 ; Rise       ; clock           ;
;  hex1[2]  ; clock      ; 4.534 ; 4.536 ; Rise       ; clock           ;
;  hex1[3]  ; clock      ; 4.387 ; 4.396 ; Rise       ; clock           ;
;  hex1[4]  ; clock      ; 4.398 ; 4.581 ; Rise       ; clock           ;
;  hex1[5]  ; clock      ; 4.628 ; 4.675 ; Rise       ; clock           ;
;  hex1[6]  ; clock      ; 4.551 ; 4.543 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hex0[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; hex1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; hex1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 17    ; 17    ;
; Unconstrained Input Port Paths  ; 20552 ; 20552 ;
; Unconstrained Output Ports      ; 14    ; 14    ;
; Unconstrained Output Port Paths ; 56    ; 56    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Mar 01 11:21:56 2022
Info: Command: quartus_sta RAM_test -c RAM_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.584             -33.698 clock 
Info (332146): Worst-case hold slack is 1.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.581               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2059.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.051             -29.442 clock 
Info (332146): Worst-case hold slack is 1.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.431               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2059.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.330             -16.813 clock 
Info (332146): Worst-case hold slack is 0.835
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.835               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2178.186 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4642 megabytes
    Info: Processing ended: Tue Mar 01 11:22:01 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


