Partition Merge report for pre_accelerators
Sun Sep  1 12:12:15 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Sun Sep  1 12:12:14 2024       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; pre_accelerators                            ;
; Top-level Entity Name           ; MCU                                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 6657                                        ;
; Total pins                      ; 264                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,753,088                                   ;
; Total DSP Blocks                ; 2                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                        ;
+--------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                       ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                             ; Details ;
+--------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------+---------+
; ALU_result_out[0]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[0]~4                                                                          ; N/A     ;
; ALU_result_out[0]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[0]~4                                                                          ; N/A     ;
; ALU_result_out[10]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[10]~14                                                                        ; N/A     ;
; ALU_result_out[10]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[10]~14                                                                        ; N/A     ;
; ALU_result_out[11]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[11]~15_wirecell                                                               ; N/A     ;
; ALU_result_out[11]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[11]~15_wirecell                                                               ; N/A     ;
; ALU_result_out[12]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[12]~16                                                                        ; N/A     ;
; ALU_result_out[12]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[12]~16                                                                        ; N/A     ;
; ALU_result_out[13]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[13]~17                                                                        ; N/A     ;
; ALU_result_out[13]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[13]~17                                                                        ; N/A     ;
; ALU_result_out[14]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[14]~18                                                                        ; N/A     ;
; ALU_result_out[14]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[14]~18                                                                        ; N/A     ;
; ALU_result_out[15]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[15]~19                                                                        ; N/A     ;
; ALU_result_out[15]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[15]~19                                                                        ; N/A     ;
; ALU_result_out[16]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[16]~20                                                                        ; N/A     ;
; ALU_result_out[16]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[16]~20                                                                        ; N/A     ;
; ALU_result_out[17]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[17]~21                                                                        ; N/A     ;
; ALU_result_out[17]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[17]~21                                                                        ; N/A     ;
; ALU_result_out[18]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[18]~22                                                                        ; N/A     ;
; ALU_result_out[18]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[18]~22                                                                        ; N/A     ;
; ALU_result_out[19]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[19]~23                                                                        ; N/A     ;
; ALU_result_out[19]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[19]~23                                                                        ; N/A     ;
; ALU_result_out[1]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[1]~5                                                                          ; N/A     ;
; ALU_result_out[1]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[1]~5                                                                          ; N/A     ;
; ALU_result_out[20]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[20]~24                                                                        ; N/A     ;
; ALU_result_out[20]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[20]~24                                                                        ; N/A     ;
; ALU_result_out[21]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[21]~25                                                                        ; N/A     ;
; ALU_result_out[21]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[21]~25                                                                        ; N/A     ;
; ALU_result_out[22]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[22]~26                                                                        ; N/A     ;
; ALU_result_out[22]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[22]~26                                                                        ; N/A     ;
; ALU_result_out[23]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[23]~27                                                                        ; N/A     ;
; ALU_result_out[23]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[23]~27                                                                        ; N/A     ;
; ALU_result_out[24]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[24]~28                                                                        ; N/A     ;
; ALU_result_out[24]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[24]~28                                                                        ; N/A     ;
; ALU_result_out[25]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[25]~29                                                                        ; N/A     ;
; ALU_result_out[25]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[25]~29                                                                        ; N/A     ;
; ALU_result_out[26]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[26]~30                                                                        ; N/A     ;
; ALU_result_out[26]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[26]~30                                                                        ; N/A     ;
; ALU_result_out[27]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[27]~35                                                                        ; N/A     ;
; ALU_result_out[27]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[27]~35                                                                        ; N/A     ;
; ALU_result_out[28]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[28]~31                                                                        ; N/A     ;
; ALU_result_out[28]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[28]~31                                                                        ; N/A     ;
; ALU_result_out[29]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[29]~32                                                                        ; N/A     ;
; ALU_result_out[29]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[29]~32                                                                        ; N/A     ;
; ALU_result_out[2]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[2]~6                                                                          ; N/A     ;
; ALU_result_out[2]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[2]~6                                                                          ; N/A     ;
; ALU_result_out[30]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[30]~33                                                                        ; N/A     ;
; ALU_result_out[30]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[30]~33                                                                        ; N/A     ;
; ALU_result_out[31]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[31]~34                                                                        ; N/A     ;
; ALU_result_out[31]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[31]~34                                                                        ; N/A     ;
; ALU_result_out[3]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[3]~7                                                                          ; N/A     ;
; ALU_result_out[3]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[3]~7                                                                          ; N/A     ;
; ALU_result_out[4]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[4]~8                                                                          ; N/A     ;
; ALU_result_out[4]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[4]~8                                                                          ; N/A     ;
; ALU_result_out[5]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[5]~9                                                                          ; N/A     ;
; ALU_result_out[5]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[5]~9                                                                          ; N/A     ;
; ALU_result_out[6]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[6]~10                                                                         ; N/A     ;
; ALU_result_out[6]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[6]~10                                                                         ; N/A     ;
; ALU_result_out[7]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[7]~11                                                                         ; N/A     ;
; ALU_result_out[7]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[7]~11                                                                         ; N/A     ;
; ALU_result_out[8]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[8]~12                                                                         ; N/A     ;
; ALU_result_out[8]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[8]~12                                                                         ; N/A     ;
; ALU_result_out[9]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[9]~13                                                                         ; N/A     ;
; ALU_result_out[9]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[9]~13                                                                         ; N/A     ;
; Ainput_out[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[0]~18                                                                         ; N/A     ;
; Ainput_out[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[0]~18                                                                         ; N/A     ;
; Ainput_out[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[10]~8                                                                         ; N/A     ;
; Ainput_out[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[10]~8                                                                         ; N/A     ;
; Ainput_out[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[11]~7                                                                         ; N/A     ;
; Ainput_out[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[11]~7                                                                         ; N/A     ;
; Ainput_out[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[12]~6                                                                         ; N/A     ;
; Ainput_out[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[12]~6                                                                         ; N/A     ;
; Ainput_out[13]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[13]~5                                                                         ; N/A     ;
; Ainput_out[13]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[13]~5                                                                         ; N/A     ;
; Ainput_out[14]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[14]~4                                                                         ; N/A     ;
; Ainput_out[14]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[14]~4                                                                         ; N/A     ;
; Ainput_out[15]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[15]~3                                                                         ; N/A     ;
; Ainput_out[15]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[15]~3                                                                         ; N/A     ;
; Ainput_out[16]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[16]~35                                                                        ; N/A     ;
; Ainput_out[16]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[16]~35                                                                        ; N/A     ;
; Ainput_out[17]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[17]~34                                                                        ; N/A     ;
; Ainput_out[17]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[17]~34                                                                        ; N/A     ;
; Ainput_out[18]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[18]~33                                                                        ; N/A     ;
; Ainput_out[18]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[18]~33                                                                        ; N/A     ;
; Ainput_out[19]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[19]~32                                                                        ; N/A     ;
; Ainput_out[19]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[19]~32                                                                        ; N/A     ;
; Ainput_out[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[1]~17                                                                         ; N/A     ;
; Ainput_out[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[1]~17                                                                         ; N/A     ;
; Ainput_out[20]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[20]~31                                                                        ; N/A     ;
; Ainput_out[20]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[20]~31                                                                        ; N/A     ;
; Ainput_out[21]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[21]~30                                                                        ; N/A     ;
; Ainput_out[21]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[21]~30                                                                        ; N/A     ;
; Ainput_out[22]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[22]~29                                                                        ; N/A     ;
; Ainput_out[22]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[22]~29                                                                        ; N/A     ;
; Ainput_out[23]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[23]~28                                                                        ; N/A     ;
; Ainput_out[23]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[23]~28                                                                        ; N/A     ;
; Ainput_out[24]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[24]~27                                                                        ; N/A     ;
; Ainput_out[24]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[24]~27                                                                        ; N/A     ;
; Ainput_out[25]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[25]~26                                                                        ; N/A     ;
; Ainput_out[25]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[25]~26                                                                        ; N/A     ;
; Ainput_out[26]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[26]~25                                                                        ; N/A     ;
; Ainput_out[26]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[26]~25                                                                        ; N/A     ;
; Ainput_out[27]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[27]~24                                                                        ; N/A     ;
; Ainput_out[27]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[27]~24                                                                        ; N/A     ;
; Ainput_out[28]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[28]~23                                                                        ; N/A     ;
; Ainput_out[28]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[28]~23                                                                        ; N/A     ;
; Ainput_out[29]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[29]~22                                                                        ; N/A     ;
; Ainput_out[29]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[29]~22                                                                        ; N/A     ;
; Ainput_out[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[2]~16                                                                         ; N/A     ;
; Ainput_out[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[2]~16                                                                         ; N/A     ;
; Ainput_out[30]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[30]~21                                                                        ; N/A     ;
; Ainput_out[30]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[30]~21                                                                        ; N/A     ;
; Ainput_out[31]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[31]~2                                                                         ; N/A     ;
; Ainput_out[31]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[31]~2                                                                         ; N/A     ;
; Ainput_out[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[3]~15                                                                         ; N/A     ;
; Ainput_out[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[3]~15                                                                         ; N/A     ;
; Ainput_out[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[4]~14                                                                         ; N/A     ;
; Ainput_out[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[4]~14                                                                         ; N/A     ;
; Ainput_out[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[5]~13                                                                         ; N/A     ;
; Ainput_out[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[5]~13                                                                         ; N/A     ;
; Ainput_out[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[6]~12                                                                         ; N/A     ;
; Ainput_out[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[6]~12                                                                         ; N/A     ;
; Ainput_out[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[7]~11                                                                         ; N/A     ;
; Ainput_out[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[7]~11                                                                         ; N/A     ;
; Ainput_out[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[8]~10                                                                         ; N/A     ;
; Ainput_out[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[8]~10                                                                         ; N/A     ;
; Ainput_out[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[9]~9                                                                          ; N/A     ;
; Ainput_out[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput_out[9]~9                                                                          ; N/A     ;
; Binput_out[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[0]~21                                                                         ; N/A     ;
; Binput_out[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[0]~21                                                                         ; N/A     ;
; Binput_out[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[10]~1                                                                         ; N/A     ;
; Binput_out[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[10]~1                                                                         ; N/A     ;
; Binput_out[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[11]~16                                                                        ; N/A     ;
; Binput_out[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[11]~16                                                                        ; N/A     ;
; Binput_out[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[12]~17                                                                        ; N/A     ;
; Binput_out[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[12]~17                                                                        ; N/A     ;
; Binput_out[13]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[13]~18                                                                        ; N/A     ;
; Binput_out[13]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[13]~18                                                                        ; N/A     ;
; Binput_out[14]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[14]~19                                                                        ; N/A     ;
; Binput_out[14]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[14]~19                                                                        ; N/A     ;
; Binput_out[15]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[15]~10                                                                        ; N/A     ;
; Binput_out[15]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[15]~10                                                                        ; N/A     ;
; Binput_out[16]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[16]~20                                                                        ; N/A     ;
; Binput_out[16]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[16]~20                                                                        ; N/A     ;
; Binput_out[17]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[17]~22                                                                        ; N/A     ;
; Binput_out[17]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[17]~22                                                                        ; N/A     ;
; Binput_out[18]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[18]~23                                                                        ; N/A     ;
; Binput_out[18]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[18]~23                                                                        ; N/A     ;
; Binput_out[19]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[19]~24                                                                        ; N/A     ;
; Binput_out[19]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[19]~24                                                                        ; N/A     ;
; Binput_out[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[1]~11                                                                         ; N/A     ;
; Binput_out[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[1]~11                                                                         ; N/A     ;
; Binput_out[20]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[20]~25                                                                        ; N/A     ;
; Binput_out[20]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[20]~25                                                                        ; N/A     ;
; Binput_out[21]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[21]~26                                                                        ; N/A     ;
; Binput_out[21]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[21]~26                                                                        ; N/A     ;
; Binput_out[22]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[22]~27                                                                        ; N/A     ;
; Binput_out[22]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[22]~27                                                                        ; N/A     ;
; Binput_out[23]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[23]~28                                                                        ; N/A     ;
; Binput_out[23]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[23]~28                                                                        ; N/A     ;
; Binput_out[24]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[24]~29                                                                        ; N/A     ;
; Binput_out[24]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[24]~29                                                                        ; N/A     ;
; Binput_out[25]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[25]~30                                                                        ; N/A     ;
; Binput_out[25]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[25]~30                                                                        ; N/A     ;
; Binput_out[26]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[26]~31                                                                        ; N/A     ;
; Binput_out[26]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[26]~31                                                                        ; N/A     ;
; Binput_out[27]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[27]~32                                                                        ; N/A     ;
; Binput_out[27]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[27]~32                                                                        ; N/A     ;
; Binput_out[28]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[28]~33                                                                        ; N/A     ;
; Binput_out[28]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[28]~33                                                                        ; N/A     ;
; Binput_out[29]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[29]~34                                                                        ; N/A     ;
; Binput_out[29]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[29]~34                                                                        ; N/A     ;
; Binput_out[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[2]~12                                                                         ; N/A     ;
; Binput_out[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[2]~12                                                                         ; N/A     ;
; Binput_out[30]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[30]~35                                                                        ; N/A     ;
; Binput_out[30]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[30]~35                                                                        ; N/A     ;
; Binput_out[31]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[31]~0                                                                         ; N/A     ;
; Binput_out[31]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[31]~0                                                                         ; N/A     ;
; Binput_out[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[3]~13                                                                         ; N/A     ;
; Binput_out[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[3]~13                                                                         ; N/A     ;
; Binput_out[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[4]~14                                                                         ; N/A     ;
; Binput_out[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[4]~14                                                                         ; N/A     ;
; Binput_out[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[5]~15                                                                         ; N/A     ;
; Binput_out[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[5]~15                                                                         ; N/A     ;
; Binput_out[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[6]~6                                                                          ; N/A     ;
; Binput_out[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[6]~6                                                                          ; N/A     ;
; Binput_out[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[7]~7                                                                          ; N/A     ;
; Binput_out[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[7]~7                                                                          ; N/A     ;
; Binput_out[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[8]~8                                                                          ; N/A     ;
; Binput_out[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[8]~8                                                                          ; N/A     ;
; Binput_out[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[9]~9                                                                          ; N/A     ;
; Binput_out[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput_out[9]~9                                                                          ; N/A     ;
; Branch_out                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Branch_out                                                                                           ; N/A     ;
; Branch_out                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Branch_out                                                                                           ; N/A     ;
; Instruction_out[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[0]  ; N/A     ;
; Instruction_out[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[0]  ; N/A     ;
; Instruction_out[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[10] ; N/A     ;
; Instruction_out[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[10] ; N/A     ;
; Instruction_out[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[11] ; N/A     ;
; Instruction_out[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[11] ; N/A     ;
; Instruction_out[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[12] ; N/A     ;
; Instruction_out[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[12] ; N/A     ;
; Instruction_out[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[13] ; N/A     ;
; Instruction_out[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[13] ; N/A     ;
; Instruction_out[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[14] ; N/A     ;
; Instruction_out[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[14] ; N/A     ;
; Instruction_out[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[15] ; N/A     ;
; Instruction_out[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[15] ; N/A     ;
; Instruction_out[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[16] ; N/A     ;
; Instruction_out[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[16] ; N/A     ;
; Instruction_out[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[17] ; N/A     ;
; Instruction_out[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[17] ; N/A     ;
; Instruction_out[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[18] ; N/A     ;
; Instruction_out[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[18] ; N/A     ;
; Instruction_out[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[19] ; N/A     ;
; Instruction_out[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[19] ; N/A     ;
; Instruction_out[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[1]  ; N/A     ;
; Instruction_out[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[1]  ; N/A     ;
; Instruction_out[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[20] ; N/A     ;
; Instruction_out[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[20] ; N/A     ;
; Instruction_out[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[21] ; N/A     ;
; Instruction_out[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[21] ; N/A     ;
; Instruction_out[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[22] ; N/A     ;
; Instruction_out[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[22] ; N/A     ;
; Instruction_out[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[23] ; N/A     ;
; Instruction_out[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[23] ; N/A     ;
; Instruction_out[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[24] ; N/A     ;
; Instruction_out[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[24] ; N/A     ;
; Instruction_out[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[25] ; N/A     ;
; Instruction_out[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[25] ; N/A     ;
; Instruction_out[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[26] ; N/A     ;
; Instruction_out[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[26] ; N/A     ;
; Instruction_out[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[27] ; N/A     ;
; Instruction_out[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[27] ; N/A     ;
; Instruction_out[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[28] ; N/A     ;
; Instruction_out[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[28] ; N/A     ;
; Instruction_out[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[29] ; N/A     ;
; Instruction_out[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[29] ; N/A     ;
; Instruction_out[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[2]  ; N/A     ;
; Instruction_out[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[2]  ; N/A     ;
; Instruction_out[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[30] ; N/A     ;
; Instruction_out[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[30] ; N/A     ;
; Instruction_out[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[31] ; N/A     ;
; Instruction_out[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[31] ; N/A     ;
; Instruction_out[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[3]  ; N/A     ;
; Instruction_out[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[3]  ; N/A     ;
; Instruction_out[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[4]  ; N/A     ;
; Instruction_out[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[4]  ; N/A     ;
; Instruction_out[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[5]  ; N/A     ;
; Instruction_out[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[5]  ; N/A     ;
; Instruction_out[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[6]  ; N/A     ;
; Instruction_out[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[6]  ; N/A     ;
; Instruction_out[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[7]  ; N/A     ;
; Instruction_out[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[7]  ; N/A     ;
; Instruction_out[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[8]  ; N/A     ;
; Instruction_out[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[8]  ; N/A     ;
; Instruction_out[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[9]  ; N/A     ;
; Instruction_out[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[9]  ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][0]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][0]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][10]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][10]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][11]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][11]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][12]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][12]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][13]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][13]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][14]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][14]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][15]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][15]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][16]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][16]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][17]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][17]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][18]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][18]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][19]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][19]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][1]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][1]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][20]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][20]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][21]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][21]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][22]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][22]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][23]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][23]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][24]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][24]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][25]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][25]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][26]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][26]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][27]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][27]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][28]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][28]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][29]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][29]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][2]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][2]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][30]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][30]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][31]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][31]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][3]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][3]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][4]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][4]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][5]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][5]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][6]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][6]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][7]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][7]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][8]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][8]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][9]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[8][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[8][9]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][0]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][0]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][10]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][10]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][11]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][11]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][12]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][12]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][13]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][13]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][14]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][14]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][15]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][15]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][16]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][16]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][17]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][17]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][18]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][18]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][19]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][19]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][1]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][1]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][20]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][20]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][21]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][21]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][22]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][22]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][23]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][23]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][24]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][24]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][25]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][25]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][26]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][26]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][27]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][27]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][28]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][28]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][29]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][29]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][2]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][2]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][30]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][30]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][31]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][31]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][3]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][3]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][4]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][4]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][5]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][5]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][6]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][6]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][7]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][7]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][8]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][8]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][9]                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[9][9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[9][9]                                                                      ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                           ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                           ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                           ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                           ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~1                                                                                    ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~1                                                                                    ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~5                                                                                    ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~5                                                                                    ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~9                                                                                    ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~9                                                                                    ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~13                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~13                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~17                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~17                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~21                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~21                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~25                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~25                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~29                                                                                   ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC_plus_4_out[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Add0~29                                                                                   ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc                                                                                   ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc                                                                                   ; N/A     ;
; MIPS:cpu|control:CTL|BranchEq              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Equal10~1                                                                                ; N/A     ;
; MIPS:cpu|control:CTL|BranchEq              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Equal10~1                                                                                ; N/A     ;
; MIPS:cpu|control:CTL|BranchNe              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Equal11~0                                                                                ; N/A     ;
; MIPS:cpu|control:CTL|BranchNe              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Equal11~0                                                                                ; N/A     ;
; MIPS:cpu|control:CTL|Funct[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[0]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[0]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[1]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[1]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[2]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[2]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[3]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[3]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[4]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[4]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[5]  ; N/A     ;
; MIPS:cpu|control:CTL|Funct[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[5]  ; N/A     ;
; MIPS:cpu|control:CTL|Jr                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jr                                                                                       ; N/A     ;
; MIPS:cpu|control:CTL|Jr                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jr                                                                                       ; N/A     ;
; MIPS:cpu|control:CTL|Jump                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jump                                                                                     ; N/A     ;
; MIPS:cpu|control:CTL|Jump                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jump                                                                                     ; N/A     ;
; MIPS:cpu|control:CTL|MemRead               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal2~0                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|MemRead               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal2~0                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|MemWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal3~0                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|MemWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal3~0                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|MemtoReg[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal2~0                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|MemtoReg[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal2~0                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|MemtoReg[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal12~0_wirecell                                                                       ; N/A     ;
; MIPS:cpu|control:CTL|MemtoReg[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal12~0_wirecell                                                                       ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[26] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[26] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[27] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[27] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[28] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[28] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[29] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[29] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[30] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[30] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[31] ; N/A     ;
; MIPS:cpu|control:CTL|Opcode[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|q_a[31] ; N/A     ;
; MIPS:cpu|control:CTL|RegDst[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegDst[0]                                                                                ; N/A     ;
; MIPS:cpu|control:CTL|RegDst[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegDst[0]                                                                                ; N/A     ;
; MIPS:cpu|control:CTL|RegDst[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal12~0_wirecell                                                                       ; N/A     ;
; MIPS:cpu|control:CTL|RegDst[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal12~0_wirecell                                                                       ; N/A     ;
; MIPS:cpu|control:CTL|RegWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegWrite                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|RegWrite              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegWrite                                                                                 ; N/A     ;
; MIPS:cpu|control:CTL|clock                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PIN_AF14                                                                                                      ; N/A     ;
; MIPS:cpu|control:CTL|clock                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PIN_AF14                                                                                                      ; N/A     ;
; MIPS:cpu|control:CTL|reset                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; reset_n~_wirecell                                                                                             ; N/A     ;
; MIPS:cpu|control:CTL|reset                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; reset_n~_wirecell                                                                                             ; N/A     ;
; MIPS:cpu|control:CTL|shift                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|shift~0                                                                                  ; N/A     ;
; MIPS:cpu|control:CTL|shift                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|shift~0                                                                                  ; N/A     ;
; Memwrite_out                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal3~0                                                                                 ; N/A     ;
; Memwrite_out                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Equal3~0                                                                                 ; N/A     ;
; Next_PC_out[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[0]~5                                                                          ; N/A     ;
; Next_PC_out[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[0]~5                                                                          ; N/A     ;
; Next_PC_out[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[1]~7                                                                          ; N/A     ;
; Next_PC_out[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[1]~7                                                                          ; N/A     ;
; Next_PC_out[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[2]~9                                                                          ; N/A     ;
; Next_PC_out[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[2]~9                                                                          ; N/A     ;
; Next_PC_out[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[3]~11                                                                         ; N/A     ;
; Next_PC_out[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[3]~11                                                                         ; N/A     ;
; Next_PC_out[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[4]~13                                                                         ; N/A     ;
; Next_PC_out[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[4]~13                                                                         ; N/A     ;
; Next_PC_out[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[5]~15                                                                         ; N/A     ;
; Next_PC_out[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[5]~15                                                                         ; N/A     ;
; Next_PC_out[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[6]~17                                                                         ; N/A     ;
; Next_PC_out[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[6]~17                                                                         ; N/A     ;
; Next_PC_out[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[7]~19                                                                         ; N/A     ;
; Next_PC_out[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|Next_PC_out[7]~19                                                                         ; N/A     ;
; PC[0]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                          ; N/A     ;
; PC[0]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                          ; N/A     ;
; PC[1]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                          ; N/A     ;
; PC[1]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                          ; N/A     ;
; PC[2]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[2]                                                                                     ; N/A     ;
; PC[2]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[2]                                                                                     ; N/A     ;
; PC[3]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[3]                                                                                     ; N/A     ;
; PC[3]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[3]                                                                                     ; N/A     ;
; PC[4]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[4]                                                                                     ; N/A     ;
; PC[4]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[4]                                                                                     ; N/A     ;
; PC[5]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[5]                                                                                     ; N/A     ;
; PC[5]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[5]                                                                                     ; N/A     ;
; PC[6]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[6]                                                                                     ; N/A     ;
; PC[6]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[6]                                                                                     ; N/A     ;
; PC[7]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[7]                                                                                     ; N/A     ;
; PC[7]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[7]                                                                                     ; N/A     ;
; PC[8]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[8]                                                                                     ; N/A     ;
; PC[8]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[8]                                                                                     ; N/A     ;
; PC[9]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[9]                                                                                     ; N/A     ;
; PC[9]                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[9]                                                                                     ; N/A     ;
; PIN_AF14                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PIN_AF14                                                                                                      ; N/A     ;
; Regwrite_out                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegWrite                                                                                 ; N/A     ;
; Regwrite_out                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegWrite                                                                                 ; N/A     ;
; Zero_out                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Equal14~11                                                                               ; N/A     ;
; Zero_out                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Equal14~11                                                                               ; N/A     ;
; read_data_1_out[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux31~13                                                                                  ; N/A     ;
; read_data_1_out[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux31~13                                                                                  ; N/A     ;
; read_data_1_out[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux21~8                                                                                   ; N/A     ;
; read_data_1_out[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux21~8                                                                                   ; N/A     ;
; read_data_1_out[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux20~8                                                                                   ; N/A     ;
; read_data_1_out[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux20~8                                                                                   ; N/A     ;
; read_data_1_out[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux19~8                                                                                   ; N/A     ;
; read_data_1_out[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux19~8                                                                                   ; N/A     ;
; read_data_1_out[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux18~10                                                                                  ; N/A     ;
; read_data_1_out[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux18~10                                                                                  ; N/A     ;
; read_data_1_out[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux17~10                                                                                  ; N/A     ;
; read_data_1_out[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux17~10                                                                                  ; N/A     ;
; read_data_1_out[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux16~10                                                                                  ; N/A     ;
; read_data_1_out[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux16~10                                                                                  ; N/A     ;
; read_data_1_out[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux15~10                                                                                  ; N/A     ;
; read_data_1_out[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux15~10                                                                                  ; N/A     ;
; read_data_1_out[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux14~10                                                                                  ; N/A     ;
; read_data_1_out[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux14~10                                                                                  ; N/A     ;
; read_data_1_out[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux13~10                                                                                  ; N/A     ;
; read_data_1_out[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux13~10                                                                                  ; N/A     ;
; read_data_1_out[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux12~10                                                                                  ; N/A     ;
; read_data_1_out[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux12~10                                                                                  ; N/A     ;
; read_data_1_out[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux30~11                                                                                  ; N/A     ;
; read_data_1_out[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux30~11                                                                                  ; N/A     ;
; read_data_1_out[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux11~10                                                                                  ; N/A     ;
; read_data_1_out[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux11~10                                                                                  ; N/A     ;
; read_data_1_out[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux10~10                                                                                  ; N/A     ;
; read_data_1_out[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux10~10                                                                                  ; N/A     ;
; read_data_1_out[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux9~10                                                                                   ; N/A     ;
; read_data_1_out[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux9~10                                                                                   ; N/A     ;
; read_data_1_out[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux8~10                                                                                   ; N/A     ;
; read_data_1_out[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux8~10                                                                                   ; N/A     ;
; read_data_1_out[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux7~10                                                                                   ; N/A     ;
; read_data_1_out[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux7~10                                                                                   ; N/A     ;
; read_data_1_out[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux6~10                                                                                   ; N/A     ;
; read_data_1_out[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux6~10                                                                                   ; N/A     ;
; read_data_1_out[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux5~10                                                                                   ; N/A     ;
; read_data_1_out[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux5~10                                                                                   ; N/A     ;
; read_data_1_out[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux4~10                                                                                   ; N/A     ;
; read_data_1_out[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux4~10                                                                                   ; N/A     ;
; read_data_1_out[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux3~10                                                                                   ; N/A     ;
; read_data_1_out[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux3~10                                                                                   ; N/A     ;
; read_data_1_out[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux2~10                                                                                   ; N/A     ;
; read_data_1_out[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux2~10                                                                                   ; N/A     ;
; read_data_1_out[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux29~8                                                                                   ; N/A     ;
; read_data_1_out[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux29~8                                                                                   ; N/A     ;
; read_data_1_out[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux1~10                                                                                   ; N/A     ;
; read_data_1_out[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux1~10                                                                                   ; N/A     ;
; read_data_1_out[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux0~10                                                                                   ; N/A     ;
; read_data_1_out[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux0~10                                                                                   ; N/A     ;
; read_data_1_out[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux28~8                                                                                   ; N/A     ;
; read_data_1_out[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux28~8                                                                                   ; N/A     ;
; read_data_1_out[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux27~8                                                                                   ; N/A     ;
; read_data_1_out[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux27~8                                                                                   ; N/A     ;
; read_data_1_out[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux26~8                                                                                   ; N/A     ;
; read_data_1_out[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux26~8                                                                                   ; N/A     ;
; read_data_1_out[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux25~8                                                                                   ; N/A     ;
; read_data_1_out[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux25~8                                                                                   ; N/A     ;
; read_data_1_out[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux24~8                                                                                   ; N/A     ;
; read_data_1_out[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux24~8                                                                                   ; N/A     ;
; read_data_1_out[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux23~8                                                                                   ; N/A     ;
; read_data_1_out[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux23~8                                                                                   ; N/A     ;
; read_data_1_out[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux22~8                                                                                   ; N/A     ;
; read_data_1_out[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux22~8                                                                                   ; N/A     ;
; read_data_2_out[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux63~9                                                                                   ; N/A     ;
; read_data_2_out[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux63~9                                                                                   ; N/A     ;
; read_data_2_out[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux53~13                                                                                  ; N/A     ;
; read_data_2_out[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux53~13                                                                                  ; N/A     ;
; read_data_2_out[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux52~11                                                                                  ; N/A     ;
; read_data_2_out[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux52~11                                                                                  ; N/A     ;
; read_data_2_out[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux51~8                                                                                   ; N/A     ;
; read_data_2_out[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux51~8                                                                                   ; N/A     ;
; read_data_2_out[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux50~10                                                                                  ; N/A     ;
; read_data_2_out[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux50~10                                                                                  ; N/A     ;
; read_data_2_out[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux49~10                                                                                  ; N/A     ;
; read_data_2_out[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux49~10                                                                                  ; N/A     ;
; read_data_2_out[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux48~10                                                                                  ; N/A     ;
; read_data_2_out[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux48~10                                                                                  ; N/A     ;
; read_data_2_out[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux47~10                                                                                  ; N/A     ;
; read_data_2_out[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux47~10                                                                                  ; N/A     ;
; read_data_2_out[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux46~10                                                                                  ; N/A     ;
; read_data_2_out[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux46~10                                                                                  ; N/A     ;
; read_data_2_out[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux45~10                                                                                  ; N/A     ;
; read_data_2_out[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux45~10                                                                                  ; N/A     ;
; read_data_2_out[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux44~10                                                                                  ; N/A     ;
; read_data_2_out[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux44~10                                                                                  ; N/A     ;
; read_data_2_out[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux62~11                                                                                  ; N/A     ;
; read_data_2_out[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux62~11                                                                                  ; N/A     ;
; read_data_2_out[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux43~10                                                                                  ; N/A     ;
; read_data_2_out[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux43~10                                                                                  ; N/A     ;
; read_data_2_out[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux42~10                                                                                  ; N/A     ;
; read_data_2_out[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux42~10                                                                                  ; N/A     ;
; read_data_2_out[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux41~10                                                                                  ; N/A     ;
; read_data_2_out[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux41~10                                                                                  ; N/A     ;
; read_data_2_out[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux40~10                                                                                  ; N/A     ;
; read_data_2_out[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux40~10                                                                                  ; N/A     ;
; read_data_2_out[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux39~10                                                                                  ; N/A     ;
; read_data_2_out[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux39~10                                                                                  ; N/A     ;
; read_data_2_out[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux38~10                                                                                  ; N/A     ;
; read_data_2_out[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux38~10                                                                                  ; N/A     ;
; read_data_2_out[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux37~10                                                                                  ; N/A     ;
; read_data_2_out[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux37~10                                                                                  ; N/A     ;
; read_data_2_out[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux36~10                                                                                  ; N/A     ;
; read_data_2_out[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux36~10                                                                                  ; N/A     ;
; read_data_2_out[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux35~10                                                                                  ; N/A     ;
; read_data_2_out[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux35~10                                                                                  ; N/A     ;
; read_data_2_out[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux34~10                                                                                  ; N/A     ;
; read_data_2_out[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux34~10                                                                                  ; N/A     ;
; read_data_2_out[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux61~11                                                                                  ; N/A     ;
; read_data_2_out[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux61~11                                                                                  ; N/A     ;
; read_data_2_out[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux33~10                                                                                  ; N/A     ;
; read_data_2_out[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux33~10                                                                                  ; N/A     ;
; read_data_2_out[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux32~10                                                                                  ; N/A     ;
; read_data_2_out[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux32~10                                                                                  ; N/A     ;
; read_data_2_out[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux60~11                                                                                  ; N/A     ;
; read_data_2_out[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux60~11                                                                                  ; N/A     ;
; read_data_2_out[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux59~11                                                                                  ; N/A     ;
; read_data_2_out[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux59~11                                                                                  ; N/A     ;
; read_data_2_out[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux58~11                                                                                  ; N/A     ;
; read_data_2_out[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux58~11                                                                                  ; N/A     ;
; read_data_2_out[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux57~11                                                                                  ; N/A     ;
; read_data_2_out[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux57~11                                                                                  ; N/A     ;
; read_data_2_out[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux56~11                                                                                  ; N/A     ;
; read_data_2_out[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux56~11                                                                                  ; N/A     ;
; read_data_2_out[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux55~11                                                                                  ; N/A     ;
; read_data_2_out[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux55~11                                                                                  ; N/A     ;
; read_data_2_out[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux54~11                                                                                  ; N/A     ;
; read_data_2_out[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|Mux54~11                                                                                  ; N/A     ;
; write_data_out[0]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[0]~7                                                                       ; N/A     ;
; write_data_out[0]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[0]~7                                                                       ; N/A     ;
; write_data_out[10]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[10]~22                                                                     ; N/A     ;
; write_data_out[10]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[10]~22                                                                     ; N/A     ;
; write_data_out[11]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[11]~23                                                                     ; N/A     ;
; write_data_out[11]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[11]~23                                                                     ; N/A     ;
; write_data_out[12]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[12]~24                                                                     ; N/A     ;
; write_data_out[12]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[12]~24                                                                     ; N/A     ;
; write_data_out[13]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[13]~25                                                                     ; N/A     ;
; write_data_out[13]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[13]~25                                                                     ; N/A     ;
; write_data_out[14]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[14]~26                                                                     ; N/A     ;
; write_data_out[14]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[14]~26                                                                     ; N/A     ;
; write_data_out[15]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[15]~27                                                                     ; N/A     ;
; write_data_out[15]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[15]~27                                                                     ; N/A     ;
; write_data_out[16]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[16]~28                                                                     ; N/A     ;
; write_data_out[16]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[16]~28                                                                     ; N/A     ;
; write_data_out[17]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[17]~29                                                                     ; N/A     ;
; write_data_out[17]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[17]~29                                                                     ; N/A     ;
; write_data_out[18]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[18]~30                                                                     ; N/A     ;
; write_data_out[18]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[18]~30                                                                     ; N/A     ;
; write_data_out[19]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[19]~31                                                                     ; N/A     ;
; write_data_out[19]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[19]~31                                                                     ; N/A     ;
; write_data_out[1]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[1]~12                                                                      ; N/A     ;
; write_data_out[1]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[1]~12                                                                      ; N/A     ;
; write_data_out[20]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[20]~32                                                                     ; N/A     ;
; write_data_out[20]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[20]~32                                                                     ; N/A     ;
; write_data_out[21]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[21]~33                                                                     ; N/A     ;
; write_data_out[21]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[21]~33                                                                     ; N/A     ;
; write_data_out[22]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[22]~34                                                                     ; N/A     ;
; write_data_out[22]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[22]~34                                                                     ; N/A     ;
; write_data_out[23]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[23]~35                                                                     ; N/A     ;
; write_data_out[23]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[23]~35                                                                     ; N/A     ;
; write_data_out[24]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[24]~36                                                                     ; N/A     ;
; write_data_out[24]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[24]~36                                                                     ; N/A     ;
; write_data_out[25]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[25]~37                                                                     ; N/A     ;
; write_data_out[25]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[25]~37                                                                     ; N/A     ;
; write_data_out[26]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[26]~38                                                                     ; N/A     ;
; write_data_out[26]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[26]~38                                                                     ; N/A     ;
; write_data_out[27]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[27]~39                                                                     ; N/A     ;
; write_data_out[27]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[27]~39                                                                     ; N/A     ;
; write_data_out[28]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[28]~40                                                                     ; N/A     ;
; write_data_out[28]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[28]~40                                                                     ; N/A     ;
; write_data_out[29]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[29]~41                                                                     ; N/A     ;
; write_data_out[29]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[29]~41                                                                     ; N/A     ;
; write_data_out[2]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[2]~13                                                                      ; N/A     ;
; write_data_out[2]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[2]~13                                                                      ; N/A     ;
; write_data_out[30]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[30]~42                                                                     ; N/A     ;
; write_data_out[30]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[30]~42                                                                     ; N/A     ;
; write_data_out[31]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[31]~43                                                                     ; N/A     ;
; write_data_out[31]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[31]~43                                                                     ; N/A     ;
; write_data_out[3]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[3]~14                                                                      ; N/A     ;
; write_data_out[3]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[3]~14                                                                      ; N/A     ;
; write_data_out[4]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[4]~15                                                                      ; N/A     ;
; write_data_out[4]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[4]~15                                                                      ; N/A     ;
; write_data_out[5]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[5]~16                                                                      ; N/A     ;
; write_data_out[5]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[5]~16                                                                      ; N/A     ;
; write_data_out[6]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[6]~17                                                                      ; N/A     ;
; write_data_out[6]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[6]~17                                                                      ; N/A     ;
; write_data_out[7]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[7]~18                                                                      ; N/A     ;
; write_data_out[7]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[7]~18                                                                      ; N/A     ;
; write_data_out[8]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[8]~19                                                                      ; N/A     ;
; write_data_out[8]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[8]~19                                                                      ; N/A     ;
; write_data_out[9]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[9]~20                                                                      ; N/A     ;
; write_data_out[9]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[9]~20                                                                      ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][0]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][0]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][10]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][10]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][11]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][11]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][12]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][12]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][13]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][13]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][14]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][14]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][15]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][15]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][16]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][16]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][17]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][17]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][18]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][18]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][19]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][19]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][1]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][1]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][20]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][20]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][21]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][21]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][22]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][22]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][23]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][23]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][24]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][24]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][25]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][25]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][26]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][26]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][27]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][27]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][28]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][28]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][29]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][29]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][2]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][2]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][30]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][30]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][31]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][31]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][3]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][3]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][4]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][4]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][5]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][5]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][6]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][6]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][7]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][7]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][8]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][8]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][9]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[16][9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[16][9]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][0]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][0]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][10]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][10]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][11]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][11]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][12]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][12]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][13]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][13]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][14]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][14]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][15]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][15]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][16]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][16]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][17]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][17]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][18]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][18]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][19]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][19]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][1]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][1]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][20]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][20]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][21]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][21]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][22]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][22]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][23]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][23]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][24]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][24]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][25]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][25]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][26]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][26]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][27]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][27]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][28]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][28]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][29]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][29]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][2]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][2]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][30]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][30]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][31]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][31]                                                                    ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][3]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][3]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][4]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][4]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][5]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][5]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][6]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][6]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][7]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][7]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][8]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][8]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][9]                                                                     ; N/A     ;
; MIPS:cpu|Idecode:ID|register_array[17][9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|register_array[17][9]                                                                     ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                           ; N/A     ;
; reset_n                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; reset_n                                                                                                       ; N/A     ;
; reset_n                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; reset_n                                                                                                       ; N/A     ;
+--------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1312  ; 97               ; 3011                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1635  ; 128              ; 964                            ; 0                              ;
;     -- 7 input functions                    ; 37    ; 1                ; 2                              ; 0                              ;
;     -- 6 input functions                    ; 968   ; 31               ; 689                            ; 0                              ;
;     -- 5 input functions                    ; 254   ; 31               ; 62                             ; 0                              ;
;     -- 4 input functions                    ; 154   ; 22               ; 46                             ; 0                              ;
;     -- <=3 input functions                  ; 222   ; 43               ; 165                            ; 0                              ;
; Memory ALUT usage                           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1132  ; 136              ; 5389                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
;                                             ;       ;                  ;                                ;                                ;
; I/O pins                                    ; 264   ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0     ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 65536 ; 0                ; 1687552                        ; 0                              ;
; Total block memory implementation bits      ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0     ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 2     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 384   ; 208              ; 7691                           ; 1                              ;
;     -- Registered Input Connections         ; 172   ; 145              ; 6242                           ; 0                              ;
;     -- Output Connections                   ; 4296  ; 807              ; 34                             ; 3147                           ;
;     -- Registered Output Connections        ; 288   ; 807              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 19617 ; 1900             ; 33562                          ; 3156                           ;
;     -- Registered Connections               ; 3443  ; 1589             ; 27097                          ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 200              ; 4276                           ; 204                            ;
;     -- sld_hub:auto_hub                     ; 200   ; 20               ; 618                            ; 177                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 4276  ; 618              ; 64                             ; 2767                           ;
;     -- hard_block:auto_generated_inst       ; 204   ; 177              ; 2767                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 41    ; 111              ; 1305                           ; 4                              ;
;     -- Output Ports                         ; 382   ; 128              ; 839                            ; 9                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 829                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 81               ; 825                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 26                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 32               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 71               ; 416                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 76               ; 430                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 65               ; 827                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                  ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                 ; Partition ; Type          ; Location ; Status      ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+
; ALU_result_out[0]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[0]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[0]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[10]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[10]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[10]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[11]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[11]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[11]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[12]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[12]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[12]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[13]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[13]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[13]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[14]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[14]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[14]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[15]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[15]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[15]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[16]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[16]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[16]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[17]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[17]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[17]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[18]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[18]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[18]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[19]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[19]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[19]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[1]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[1]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[1]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[20]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[20]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[20]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[21]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[21]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[21]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[22]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[22]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[22]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[23]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[23]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[23]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[24]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[24]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[24]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[25]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[25]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[25]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[26]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[26]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[26]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[27]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[27]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[27]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[28]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[28]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[28]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[29]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[29]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[29]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[2]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[2]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[2]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[30]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[30]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[30]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[31]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[31]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[31]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[3]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[3]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[3]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[4]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[4]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[4]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[5]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[5]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[5]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[6]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[6]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[6]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[7]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[7]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[7]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[8]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[8]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[8]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[9]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[9]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[9]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[0]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[0]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[0]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[10]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[10]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[10]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[11]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[11]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[11]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[12]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[12]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[12]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[13]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[13]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[13]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[14]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[14]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[14]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[15]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[15]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[15]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[16]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[16]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[16]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[17]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[17]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[17]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[18]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[18]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[18]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[19]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[19]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[19]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[1]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[1]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[1]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[20]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[20]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[20]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[21]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[21]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[21]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[22]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[22]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[22]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[23]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[23]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[23]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[24]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[24]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[24]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[25]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[25]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[25]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[26]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[26]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[26]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[27]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[27]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[27]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[28]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[28]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[28]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[29]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[29]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[29]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[2]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[2]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[2]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[30]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[30]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[30]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[31]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[31]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[31]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[3]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[3]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[3]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[4]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[4]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[4]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[5]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[5]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[5]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[6]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[6]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[6]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[7]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[7]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[7]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[8]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[8]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[8]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Ainput_out[9]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Ainput_out[9]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Ainput_out[9]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[0]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[0]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[0]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[10]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[10]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[10]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[11]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[11]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[11]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[12]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[12]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[12]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[13]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[13]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[13]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[14]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[14]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[14]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[15]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[15]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[15]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[16]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[16]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[16]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[17]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[17]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[17]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[18]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[18]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[18]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[19]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[19]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[19]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[1]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[1]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[1]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[20]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[20]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[20]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[21]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[21]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[21]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[22]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[22]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[22]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[23]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[23]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[23]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[24]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[24]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[24]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[25]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[25]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[25]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[26]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[26]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[26]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[27]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[27]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[27]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[28]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[28]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[28]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[29]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[29]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[29]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[2]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[2]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[2]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[30]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[30]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[30]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[31]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[31]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[31]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[3]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[3]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[3]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[4]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[4]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[4]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[5]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[5]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[5]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[6]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[6]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[6]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[7]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[7]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[7]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[8]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[8]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[8]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Binput_out[9]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- Binput_out[9]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Binput_out[9]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Branch_out                                                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- Branch_out                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Branch_out~output                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[10]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[10]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[10]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[11]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[11]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[11]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[12]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[12]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[12]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[13]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[13]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[13]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[14]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[14]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[14]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[15]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[15]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[15]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[16]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[16]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[16]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[17]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[17]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[17]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[18]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[18]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[18]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[19]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[19]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[19]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[20]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[20]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[20]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[21]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[21]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[21]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[22]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[22]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[22]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[23]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[23]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[23]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[24]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[24]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[24]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[25]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[25]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[25]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[26]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[26]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[26]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[27]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[27]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[27]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[28]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[28]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[28]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[29]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[29]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[29]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[30]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[30]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[30]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[31]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[31]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[31]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[8]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[8]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[8]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[9]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[9]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[9]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[7]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Memwrite_out                                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- Memwrite_out                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Memwrite_out~output                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[0]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[0]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[0]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[1]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[1]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[1]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[2]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[2]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[2]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[3]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[3]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[3]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[4]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[4]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[4]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[5]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[5]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[5]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[6]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[6]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[6]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Next_PC_out[7]                                                       ; Top       ; Output Port   ; n/a      ;             ;
;     -- Next_PC_out[7]                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Next_PC_out[7]~output                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[0]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[0]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[0]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[1]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[1]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[1]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[2]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[2]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[2]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[3]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[3]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[3]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[4]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[4]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[4]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[5]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[5]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[5]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[6]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[6]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[6]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[7]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[7]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[7]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[8]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[8]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[8]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[9]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[9]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[9]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PIN_AF14                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- PIN_AF14                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- PIN_AF14~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Regwrite_out                                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- Regwrite_out                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Regwrite_out~output                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Zero_out                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- Zero_out                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Zero_out~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tck                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tdi                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tdo                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tms                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pll_clock_out                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- pll_clock_out                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- pll_clock_out~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_ALUSrc                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_BranchEq                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_BranchNe                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Funct_0_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Funct_1_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Funct_2_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Funct_3_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Funct_4_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Funct_5_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Jr                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Jump                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_MemRead                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_MemWrite                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_MemtoReg_0_                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_MemtoReg_1_                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Opcode_0_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Opcode_1_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Opcode_2_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Opcode_3_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Opcode_4_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_Opcode_5_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_RegDst_0_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_RegDst_1_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_RegWrite                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_clock                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_reset                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_CTL_shift                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__0_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__10_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__11_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__12_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__13_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__14_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__15_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__16_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__17_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__18_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__19_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__1_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__20_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__21_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__22_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__23_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__24_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__25_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__26_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__27_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__28_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__29_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__2_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__30_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__31_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__3_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__4_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__5_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__6_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__7_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__8_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_8__9_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__0_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__10_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__11_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__12_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__13_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__14_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__15_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__16_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__17_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__18_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__19_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__1_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__20_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__21_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__22_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__23_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__24_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__25_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__26_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__27_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__28_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__29_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__2_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__30_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__31_                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__3_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__4_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__5_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__6_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__7_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__8_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_ID_register_array_9__9_                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_0_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_1_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_2_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_3_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_4_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_5_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_6_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_7_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_8_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IFE_PC_plus_4_out_9_                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[10]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[10]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[10]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[11]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[11]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[11]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[12]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[12]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[12]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[13]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[13]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[13]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[14]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[14]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[14]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[15]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[15]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[15]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[16]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[16]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[16]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[17]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[17]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[17]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[18]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[18]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[18]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[19]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[19]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[19]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[20]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[20]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[20]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[21]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[21]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[21]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[22]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[22]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[22]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[23]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[23]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[23]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[24]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[24]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[24]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[25]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[25]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[25]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[26]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[26]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[26]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[27]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[27]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[27]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[28]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[28]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[28]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[29]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[29]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[29]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[30]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[30]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[30]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[31]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[31]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[31]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[8]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[8]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[8]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[9]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[9]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[9]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[10]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[10]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[10]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[11]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[11]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[11]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[12]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[12]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[12]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[13]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[13]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[13]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[14]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[14]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[14]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[15]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[15]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[15]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[16]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[16]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[16]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[17]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[17]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[17]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[18]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[18]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[18]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[19]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[19]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[19]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[20]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[20]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[20]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[21]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[21]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[21]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[22]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[22]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[22]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[23]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[23]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[23]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[24]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[24]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[24]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[25]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[25]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[25]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[26]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[26]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[26]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[27]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[27]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[27]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[28]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[28]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[28]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[29]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[29]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[29]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[30]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[30]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[30]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[31]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[31]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[31]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[8]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[8]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[8]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[9]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[9]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[9]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; reset_n                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- reset_n                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- reset_n~input                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[0]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[0]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[0]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[10]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[10]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[10]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[11]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[11]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[11]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[12]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[12]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[12]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[13]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[13]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[13]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[14]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[14]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[14]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[15]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[15]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[15]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[16]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[16]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[16]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[17]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[17]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[17]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[18]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[18]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[18]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[19]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[19]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[19]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[1]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[1]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[1]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[20]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[20]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[20]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[21]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[21]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[21]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[22]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[22]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[22]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[23]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[23]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[23]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[24]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[24]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[24]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[25]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[25]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[25]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[26]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[26]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[26]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[27]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[27]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[27]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[28]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[28]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[28]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[29]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[29]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[29]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[2]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[2]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[2]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[30]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[30]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[30]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[31]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[31]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[31]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[3]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[3]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[3]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[4]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[4]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[4]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[5]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[5]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[5]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[6]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[6]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[6]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[7]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[7]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[7]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[8]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[8]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[8]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[9]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[9]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[9]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 4344           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 2727           ;
;     -- 7 input functions                    ; 40             ;
;     -- 6 input functions                    ; 1688           ;
;     -- 5 input functions                    ; 347            ;
;     -- 4 input functions                    ; 222            ;
;     -- <=3 input functions                  ; 430            ;
;                                             ;                ;
; Dedicated logic registers                   ; 6657           ;
;                                             ;                ;
; I/O pins                                    ; 264            ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 1753088        ;
;                                             ;                ;
; Total DSP Blocks                            ; 2              ;
;                                             ;                ;
; Maximum fan-out node                        ; PIN_AF14~input ;
; Maximum fan-out                             ; 4517           ;
; Total fan-out                               ; 49480          ;
; Average fan-out                             ; 4.76           ;
+---------------------------------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-------------------------------------------------------------------------------------------------------------------------------------------+
; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_gde4:auto_generated|altsyncram_cnc3:altsyncram1|ALTSYNCRAM                                                                                      ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; C:\Users\user\Documents\GitHub\Arch-Lab-\final project\MARS files\MIPS single cycle Architecture\ModelSim\L1_Caches\our tests\ITCM.hex    ;
; MIPS:cpu|dmemory:MEM|altsyncram:data_memory|altsyncram_9rg4:auto_generated|altsyncram_iae3:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; C:\Users\user\Documents\GitHub\Arch-Lab-\final project\MARS files\MIPS single cycle Architecture\ModelSim\L1_Caches\our tests\dmemory.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_sk84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 412          ; 4096         ; 412          ; 1687552 ; None                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------+
; Partition Merge DSP Block Usage Summary         ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sun Sep  1 12:12:11 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off pre_accelerators -c pre_accelerators --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 857 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 9879 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 5 input pins
    Info (21059): Implemented 263 output pins
    Info (21061): Implemented 9132 logic cells
    Info (21064): Implemented 476 RAM segments
    Info (21062): Implemented 2 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4826 megabytes
    Info: Processing ended: Sun Sep  1 12:12:15 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


