프로젝트 2



\- 0 -> 1 -> 2 -> 3 -> 4 -> 5 -> 6 -> 7 -> 8 -> 9 -> 0... 을 반복하는 회로를 verilog (모델은 원하는대로)설계 하라



\- 처음 시작은 "5"로 시작한다. 즉, 시작하면 "5 -> 6 -> 7 -> 8 -> 9 -> 0 -> 1 -> 2 -> 3 -> 4 -> 5..."로 동작한다.



\- start 신호가 "1"이되면 동작 시작("5"로 시작). start 신호가 "0"이 되면 동작 중지





\- 제출물



1.verilog code



2\. simulation 화면 일부

