#ifndef _GPIO_DEF_H
#define _GPIO_DEF_H


#define _REG_GPIO0_OUT      REG_000420 //GPIO00 ~ GPIO07 output value
#define _REG_GPIO0_OEZ      REG_000422 //GPIO00 ~ GPIO07 OEN control
#define _REG_GPIO0_IN       REG_000424 //GPIO00 ~ GPIO07 input value
#define _REG_GPIO1_OUT      REG_000426 //GPIO10 ~ GPIO11 output value
#define _REG_GPIO1_OEZ      REG_000428 //GPIO10 ~ GPIO11 OEN control
#define _REG_GPIO1_IN       REG_00042A //GPIO10 ~ GPIO11 input value
#define _REG_GPIO2_OUT      REG_00042C //GPIO20 ~ GPIO27 output value
#define _REG_GPIO2_OEZ      REG_00042E //GPIO20 ~ GPIO27 OEN control
#define _REG_GPIO2_IN       REG_00042F //GPIO20 ~ GPIO27 input value
#define _REG_GPIO3_OUT      REG_000430 //GPIO30 ~ GPIO37 output value
#define _REG_GPIO3_OEZ      REG_000432 //GPIO30 ~ GPIO37 OEN control
#define _REG_GPIO3_IN       REG_000433 //GPIO30 ~ GPIO37 input value
#define _REG_GPIO4_OUT      REG_000434 //GPIO40 ~ GPIO47 output value
#define _REG_GPIO4_OEZ      REG_000436 //GPIO40 ~ GPIO47 OEN control
#define _REG_GPIO4_IN       REG_000438 //GPIO40 ~ GPIO47 input value
#define _REG_GPIO5_OUT      REG_00043A //GPIO50 ~ GPIO57 output value
#define _REG_GPIO5_OEZ      REG_00043B //GPIO50 ~ GPIO57 OEN control
#define _REG_GPIO5_IN       REG_00043C //GPIO50 ~ GPIO57 input value
#define _REG_GPIO6_OUT      REG_00043D //GPIO60 ~ GPIO67 output value
#define _REG_GPIO6_OEZ      REG_00043E //GPIO60 ~ GPIO67 OEN control
#define _REG_GPIO6_IN       REG_00043F //GPIO60 ~ GPIO67 input value     

#define _REG_GPIOL0_OUT     REG_00044E //GPIO_L0 ~ GPIO_L7 output value
#define _REG_GPIOL0_OEZ     REG_000450 //GPIO_L0 ~ GPIO_L7 OEN control
#define _REG_GPIOL0_IN      REG_000452 //GPIO_L0 ~ GPIO_L7 input value
#define _REG_GPIOL1_OUT     REG_00044F //GPIO_L8 ~ GPIO_L15 output value
#define _REG_GPIOL1_OEZ     REG_000451 //GPIO_L8 ~ GPIO_L15 OEN control
#define _REG_GPIOL1_IN      REG_000453 //GPIO_L8 ~ GPIO_L15 input value

// SAR
#define _REG_GPIOSAR_OUT    REG_000454 //[7:4] GPIO_SAR0 ~ GPIO_SAR3 output value
#define _REG_GPIOSAR_OEZ    REG_000455 //[3:0] GPIO_SAR0 ~ GPIO_SAR3 OEN control
#define _REG_GPIOSAR_IN     REG_000455 //[7:4] GPIO_SAR0 ~ GPIO_SAR3 input value

// AUDIO
#define _REG_GPIOAU_SEL     REG_000458 //GPIO_AU0 ~ GPIO_AU8 enable ,0: enable GPIO function ,1: disable GPIO function
#define _REG_GPIOAU_OUT     REG_00045A //GPIO_AU0 ~ GPIO_AU8 output value
#define _REG_GPIOAU_OEZ     REG_00045C //GPIO_AU0 ~ GPIO_AU8 OEN control
#define _REG_GPIOAU_IN      REG_00045E //GPIO_AU0 ~ GPIO_AU8 input value

#define _REG_GPIO_X0_OUT    REG_000480 //GPIOX0 ~ GPIOX4 output value
#define _REG_GPIO_X0_OEZ    REG_000481 //GPIOX0 ~ GPIOX4 OEN control
#define _REG_GPIO_X0_IN     REG_000482 //GPIOX0 ~ GPIOX4 input value
#define _REG_GPIO_X1_OUT    REG_000484 //GPIOX10 ~ GPIOX14 output value
#define _REG_GPIO_X1_OEZ    REG_000485 //GPIOX10 ~ GPIOX14 OEN control
#define _REG_GPIO_X1_IN     REG_000486 //GPIOX10 ~ GPIOX14 input value

#define _REG_GPIO_DPC_OUT   REG_000490 //GPIO_DPC0 ~ GPIO_DPC5 output value
#define _REG_GPIO_DPC_OEZ   REG_000491 //GPIO_DPC0 ~ GPIO_DPC5 OEN control
#define _REG_GPIO_DPC_IN    REG_000492 //GPIO_DPC0 ~ GPIO_DPC5 input value     

#define _REG_GPIO50_OUT     REG_00043A //GPIO_50 ~ GPIO_57 output value
#define _REG_GPIO50_OEZ     REG_00043B //GPIO_50 ~ GPIO_57 OEN control
#define _REG_GPIO50_IN      REG_00043C //GPIO_50 ~ GPIO_57 input value

#endif

