{"patent_id": "10-2021-7043205", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0038607", "출원번호": "10-2021-7043205", "발명의 명칭": "내적 연산 구현 방법, 장치, 전자 기기 및 기록 매체", "출원인": "베이징 바이두 넷컴 사이언스 앤 테크놀로지 코.,", "발명자": "덩, 광라이"}}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "내적 연산 구현 방법(dot product operation implementation method)에 있어서, N 그룹의 피연산자를 획득하는 단계 - 상기 N은 1보다 큰 양의 정수이며, 상기 N 그룹의 피연산자는 모두 제1데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 상기 제1 데이터 입력 포맷은 반-정밀도 부동 소수점데이터와 문자 유형(char) 데이터를 포함하고, 상기 제2 데이터 입력 포맷은 부호화된 고정 소수점 데이터와 상기 문자 유형(char) 데이터를 포함함 -; 임의의 피연산자에 대해, 상기 피연산자에 대응하는 입력 데이터를 각각 결정하고, 상기 입력 데이터를 대응하는 곱셈기에 입력하여, 출력 결과를 획득하는 단계 - 서로 다른 피연산자는 서로 다른 곱셈기에 각각 대응함 -;및가산기를 사용하여 상기 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득하는 단계;를 포함하는, 내적 연산 구현 방법."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 피연산자에 대응하는 입력 데이터를 결정하는 단계는, 상기 피연산자가 상기 제1 데이터 입력 포맷일 경우, 상기 피연산자 중의 상기 반-정밀도 부동 소수점 데이터로부터 가수(significand) 데이터를 추출하고, 상기 가수 데이터와 상기 피연산자 중의 상기 문자 유형 데이터를상기 입력 데이터로 하는 단계를 포함하는, 내적 연산 구현 방법."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 피연산자에 대응하는 입력 데이터를 결정하는 단계는, 상기 피연산자가 상기 제2 데이터 입력 포맷일 경우, 직접 상기 피연산자 중의 상기 부호화된 고정 소수점 데이터와 상기 문자 유형 데이터를 상기 입력 데이터로 하는 단계를 포함하는, 내적 연산 구현 방법."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 피연산자가 상기 제1 데이터 입력 포맷일 경우, 상기 피연산자 중의 상기 반-정밀도 부동 소수점 데이터로부터 지수(exponent) 데이터를 추출하는 단계; 및상기 지수 데이터에 기반하여, 대응하는 곱셈기의 출력 결과를 전체 정밀도 고정 소수점 데이터로 변환하는 단계;를 더 포함하는, 내적 연산 구현 방법."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,공개특허 10-2022-0038607-3-상기 N의 값은 4이고, 상기 곱셈기는 제1 곱셈기, 제2 곱셈기, 제3 곱셈기 및 제4 곱셈기를 포함하고, 상기 가산기는 제1 가산기, 제2 가산기 및 제3 가산기를 포함하고, 상기 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득하는 단계는, 상기 제1 가산기를 사용하여 상기 제1 곱셈기와 상기 제2 곱셈기의 출력 결과의 합을 계산하고, 상기 제2 가산기를 사용하여 상기 제3 곱셈기와 상기 제4 곱셈기의 출력 결과의 합을 계산하고, 상기 제3 가산기를 사용하여상기 제1 가산기와 상기 제2 가산기의 출력 결과의 합을 계산하여, 4 내적 연산의 연산 결과를 획득하는 단계를포함하는, 내적 연산 구현 방법."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "내적 연산 구현 장치(dot product operation implementation device)에 있어서, 획득 모듈과 연산 모듈을 포함하고, 상기 획득 모듈은 N 그룹의 피연산자를 획득하는데 사용되고, 상기 N은 1보다 큰 양의 정수이며, 상기 N 그룹의피연산자는 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 상기 제1 데이터 입력 포맷은반-정밀도 부동 소수점 데이터와 문자 유형(char) 데이터를 포함하고, 상기 제2 데이터 입력 포맷은 부호화된고정 소수점 데이터와 상기 문자 유형 데이터를 포함하고, 상기 연산 모듈은 임의의 피연산자에 대해, 상기 피연산자에 대응하는 입력 데이터를 각각 결정하고, 상기 입력데이터를 대응하는 곱셈기에 입력하여, 출력 결과를 획득하는데 사용되고, 서로 다른 피연산자는 서로 다른 곱셈기에 각각 대응하고, 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득하는, 내적 연산 구현 장치."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 피연산자가 상기 제1 데이터 입력 포맷일 경우, 상기 연산 모듈 상기 피연산자 중의 상기 반-정밀도 부동 소수점 데이터로부터 가수(significand) 데이터를 추출하고, 상기 가수 데이터와 상기 피연산자 중의 상기 문자 유형 데이터를 상기 입력 데이터로 하는, 내적 연산 구현 장치."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 피연산자가 상기 제2 데이터 입력 포맷일 경우, 상기 연산 모듈은 직접 상기 피연산자 중의 상기 부호화된 고정 소수점 데이터와 상기 문자 유형 데이터를 상기입력 데이터로 하는, 내적 연산 구현 장치."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 연산 모듈은 또한, 상기 피연산자가 상기 제1 데이터 입력 포맷일 경우, 상기 피연산자 중의 상기 반-정밀도 부동 소수점 데이터로부터 지수(exponent) 데이터를 추출하고, 상기 지수데이터에 기반하여, 대응하는 곱셈기의 출력 결과를 전체 정밀도 고정 소수점 데이터로 변환하는데 사용되는, 공개특허 10-2022-0038607-4-내적 연산 구현 장치."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제6항에 있어서,상기 N의 값은 4이고, 상기 곱셈기는 제1 곱셈기, 제2 곱셈기, 제3 곱셈기 및 제4 곱셈기를 포함하고, 상기 가산기는 제1 가산기, 제2 가산기 및 제3 가산기를 포함하고, 상기 연산 모듈은 상기 제1 가산기를 사용하여 상기 제1 곱셈기와 상기 제2 곱셈기의 출력 결과의 합을 계산하고, 상기 제2 가산기를 사용하여 상기 제3 곱셈기와 상기 제4 곱셈기의 출력 결과의 합을 계산하고, 상기 제3가산기를 사용하여 상기 제1 가산기와 상기 제2 가산기의 출력 결과의 합을 계산하여, 4 내적 연산의 연산 결과를 획득하는, 내적 연산 구현 장치."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "전자 기기에 있어서, 적어도 하나의 프로세서; 및 상기 적어도 하나의 프로세서에 통신 연결되는 메모리;를 포함하고, 상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되어 있고, 상기 명령이 상기 적어도 하나의 프로세서에 의해 실행되어, 상기 적어도 하나의 프로세서에 의해 제1항 내지 제5항 중 어느 한 항의 방법이 수행되도록 하는, 전자 기기."}
{"patent_id": "10-2021-7043205", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "컴퓨터 명령이 저장되어 있는 비일시적 컴퓨터 판독 가능 기록 매체에 있어서, 상기 컴퓨터 명령은 상기 컴퓨터가 제1항 내지 제5항 중 어느 한 항의 방법을 수행하도록 하는, 컴퓨터 명령이 저장되어 있는 비일시적 컴퓨터 판독 가능 기록 매체."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 출원은 딥 러닝과 인공 지능 분야에 관한 내적 연산 구현 방법, 장치, 전자 기기 및 기록 매체를 개시한다. 그 중의 방법은, N 그룹의 피연산자를 획득하는 단계 - N은 1보다 큰 양의 정수이며, N 그룹의 피연산자는 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 제1 데이터 입력 포맷은 반-정밀도 부동 소수점 (뒷면에 계속)"}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 컴퓨터 애플리케이션 기술에 관한 것으로, 특히, 딥 러닝과 인공 지능 분야의 내적 연산 구현 방법, 장치, 전자 기기 및 기록 매체에 관한 것이다. <관련 출원의 상호 참조> 본 출원은 출원일이 2020년 9월 18일이고, 출원번호가 2020109846887이며, 발명 명칭이 \"내적 연산 구현 방법, 장치, 전자 기기 및 기록 매체(dot product operation implementation method and device, electronic equipment and storage medium)\"인 중국 특허 출원의 우선권을 주장한다."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재 유행되고 있는 딥 러닝(deep learning)과 신경망(neural networks)에는 대량의 컨볼루션 연산이 존재한다. 연산 정밀도를 추구하기 위해, 칩에서는 일반적으로 부동 소수점 연산 방식이 사용되지만, 하드웨어 비용과 소 비 전력이 증가하는 등의 결점이 있어, 하드웨어 비용과 소비 전력을 절약하기 위해, 고정 소수점 연산 방식을 사용할 수 있다. 그렇지만, 이러면 연산 정밀도의 손실을 초래하고, 네트워크 성능이 크게 저하된다. 예를 들어, 일부 음성에 관련되는 애플리케이션에서는 연산의 정밀도와 효율에 대한 비교적 높은 요구를 비교적 낮은대가로 충족시키는 것을 희망한다."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 출원은 내적 연산 구현 방법, 장치, 전자 기기 및 기록 매체를 제공한다."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 출원은 내적 연산 구현 방법, 장치, 전자 기기 및 기록 매체를 제공한다. 내적 연산 구현 방법은, N 그룹의 피연산자를 획득하는 단계 - N은 1보다 큰 양의 정수이며, 상기 N 그룹의 피연산자는 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 상기 제1 데이터 입력 포맷은 반-정밀도 부동 소수점 데이터 와 문자 유형 데이터를 포함하고, 상기 제2 데이터 입력 포맷은 부호화된 고정 소수점 데이터와 상기 문자 유형 데이터를 포함함 -; 임의의 피연산자에 대해, 상기 피연산자에 대응하는 입력 데이터를 각각 결정하고, 상기 입력 데이터를 대응하 는 곱셈기에 입력하여, 출력 결과를 획득하는 단계 - 서로 다른 피연산자는 서로 다른 곱셈기에 각각 대응함 -; 및 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득하는 단계;를 포함한 다. 내적 연산 구현 장치는, 획득 모듈과 연산 모듈을 포함하고, 상기 획득 모듈은 N 그룹의 피연산자를 획득하는데 사용되고, N은 1보다 큰 양의 정수이며, 상기 N 그룹의 피연 산자는 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 상기 제1 데이터 입력 포맷은 반-정 밀도 부동 소수점 데이터와 문자 유형 데이터를 포함하고, 상기 제2 데이터 입력 포맷은 부호화된 고정 소수점 데이터와 상기 문자 유형 데이터를 포함하고, 상기 연산 모듈은 임의의 피연산자에 대해, 상기 피연산자에 대응하는 입력 데이터를 각각 결정하고, 상기 입력 데이터를 대응하는 곱셈기에 입력하여, 출력 결과를 획득하는데 사용되고, 서로 다른 피연산자는 서로 다른 곱 셈기에 각각 대응하고, 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획 득한다. 전자 기기는, 적어도 하나의 프로세서; 및 상기 적어도 하나의 프로세서에 통신 연결되는 메모리;를 포함하고, 상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되어 있고, 상기 명령이 상기 적 어도 하나의 프로세서에 의해 실행되어, 상기 적어도 하나의 프로세서에 의해 상기에 기재된 방법이 수행되도록 한다. 컴퓨터 명령이 기억되어 있는 비일시적인 컴퓨터 판독 가능 기록 매체에 있어서, 상기 컴퓨터 명령은, 상기 컴 퓨터 명령은 상기 컴퓨터가 상기에 기재된 방법을 수행하도록 한다."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상술한 출원의 하나의 실시예는, 하기와 같은 이점 또는 유익한 효과를 가지며, 상기 N 내적 연산은 2개의 서로 다른 데이터 입력 포맷, 즉 반-정밀도 부동 소수점 데이터와 문자 유형 데이터를 포함하는 제1 데이터 입력 포 맷과, 부호화된 고정 소수점 데이터와 문자 유형 데이터를 포함하는 제2 데이터 입력 포맷을 동시에 서포트하여, 실제 수요에 따라 서로 다른 데이터 입력 포맷의 피연산자를 유연하게 입력하여 내적 연산을 구현 할 수 있고, 부동 소수점 연산과 고정 소수점 연산의 장점을 함께 고려하여, 부동 소수점 연산을 항상 수행할 필요가 없으므로, 하드웨어 비용과 소비 전력을 절약하고, 부동 소수점 연산을 통해 연산 정밀도 등을 확보할 수 있다.본 명세서에서 설명된 내용은 본 발명의 실시예의 키 또는 중요한 특징을 식별하려는 것이 아니고, 또한 본 발 명의 범위를 제한하려는 것도 아닌 것을 이해하여야 한다. 본 발명의 다른 특징은 이하의 명세서를 통해 용이하 게 이해할 수 있다."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "하기는 첨부된 도면을 결부하여 본 발명의 예시적 실시예를 설명하되, 여기에는 이해를 돕기 위한 본 발명의 실"}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "시예의 다양한 세부 사항이 포함되며, 이는 단지 예시적인 것으로 간주되어야 한다. 따라서, 본 기술분야의 통 상의 기술자는 본 발명의 범위와 사상을 벗어나지 않으면서, 여기서 설명되는 실시예에 대한 다양한 변경과 수 정이 이루어질 수 있음을 이해해야 한다. 상응하게, 명확성 및 간결성을 위해, 아래의 설명에서 공지된 기능과 구조에 대한 설명을 생략한다. 또한, 본 명세서의 용어 \"및/또는\"은 관련 대상에서의 관련 관계를 설명하며 3가지 관계가 존재함을 나타낸다. 예를 들어 A 및/또는 B는, A가 단독으로 존재하는 것; A와 B가 동시에 존재하는 것; B가 단독으로 존재하는 3가 지 경우를 표현할 수 있다. 본 명세서의 캐릭터 \"/\"는 일반적으로 전후 관련 대상이 \"또는\"의 관계를 가짐을 나 타낸다. 도 1은 본 출원의 상기 내적 연산 구현 방법의 제1 실시예의 흐름도이다. 도 1에 도시된 바와 같이, 하기의 구 체적인 구현 방식을 포함한다. 101에서, N 그룹의 피연산자를 획득하고, N은 1보다 큰 양의 정수이며, N 그룹의 피연산자는 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 제1 데이터 입력 포맷은 반-정밀도 부동 소수점 데이터 (half-precision floating-point data)와 문자 유형(char) 데이터를 포함하고, 제2 데이터 입력 포맷은 부호화 된 고정 소수점 데이터(signed fixed-point data)와 char 데이터를 포함한다. N 그룹의 피연산자에 대해, 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 제1 데이터 입 력 포맷은 반-정밀도 부동 소수점 데이터와 char 데이터를 포함할 수 있고, 제2 데이터 입력 포맷은 부호화된 고정 소수점 데이터와 char 데이터를 포함할 수 있다. 102에서, 임의의 피연산자에 대해, 당해 피연산자에 대응하는 입력 데이터를 각각 결정하고, 입력 데이터를 대 응하는 곱셈기에 입력하여, 출력 결과를 획득하고, 서로 다른 피연산자는 서로 다른 곱셈기에 각각 대응한다. 각 그룹의 피연산자에 대해, 이에 대응하는 입력 데이터를 대응하는 곱셈기에 각각 입력하고, 각 곱셈기의 출력 결과, 즉 N개의 출력 결과를 획득할 수 있다. 103에서, 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득한다. 가산기를 통해 N 개의 출력 결과를 가산하고, 획득된 결과는, 소요되는 N 내적 연산의 연산 결과이다. 상술한 실시예의 전기의 N 내적 연산은 2개의 서로 다른 데이터 입력 포맷, 즉 반-정밀도 부동 소수점 데이터와 char 데이터를 포함하는 제1 데이터 입력 포맷과, 부호화된 고정 소수점 데이터와 char 데이터를 포함하는 제2 데이터 입력 포맷을 동시에 서포트함으로써, 실제 수요에 따라 서로 다른 데이터 입력 포맷의 피연산자를 유연 하게 입력하여 내적 연산을 구현할 수 있고, 부동 소수점 연산과 고정 소수점 연산의 장점을 함께 고려하여, 부 동 소수점 연산을 항상 수행할 필요가 없으므로, 하드웨어 비용과 소비 전력을 절약하고, 부동 소수점 연산을 통해 연산 정밀도 등을 확보할 수 있음을 알 수 있다. 또한, 제1 데이터 입력 포맷에 반-정밀도 부동 소수점 데이터와 char 데이터 2개의 서로 다른 타입의 데이터가 포함되고, 제2 데이터 입력 포맷에 부호화된 고정 소수점 데이터와 char 데이터 2개의 서로 다른 타입의 데이터 가 포함되는 등의 혼합 입력 방식을 서포트하며, 이러한 방식은 컨볼루션 연산에서의 실제 연산 요구에 더 적합 하므로, 연산 성능 등을 향상시킨다. 실제 응용에서, 네트워크의 특성 분석과 성능 요구 등에 따라 제1 데이터 입력 포맷과 제2 데이터 입력 포맷 어 느 것을 사용할지를 결정할 수 있고, 2개의 데이터 입력 포맷은 레지스터를 통해 배치 등을 수행할 수 있다. 102에 설명된 바와 같이, 임의의 피연산자에 대해, 당해 피연산자에 대응하는 입력 데이터를 각각 결정하고, 입 력 데이터를 대응하는 곱셈기에 입력하여, 출력 결과를 획득할 수 있다. 구체적으로, 피연산자가 제1 데이터 입력 포맷일 경우, 피연산자 중의 반-정밀도 부동 소수점 데이터로부터 가 수(significand) 데이터를 추출하고, significand 데이터와 피연산자 중의 char 데이터를 입력 데이터로 할 수 있다. 피연산자가 제2 데이터 입력 포맷일 경우, 직접 피연산자 중의 부호화된 고정 소수점 데이터와 char데이 터를 입력 데이터로 할 수 있다. 반-정밀도 부동 소수점 데이터는 곱셈기에 직접 입력하여 곱셈 연산을 할 수 없으며, 그 중의 significand 데이 터를 추출하여, char 데이터와 함께, 곱셈기의 2개의 입력으로 할 필요가 있으며, 어떻게 반-정밀도 부동 소수 점 데이터로부터 significand 데이터를 추출하는 것은 종래 기술이다. 부호화된 고정 소수점 데이터에 대해, 직 접 그것을 char 데이터와 함께, 곱셈기의 2개의 입력으로 할 수 있다. 곱셈기는 곱을 계산하여, 출력 결과로서 출력할 수 있다. 그 중, 피연산자가 제1 데이터 입력 포맷일 경우, 또 한, 피연산자 중의 반-정밀도 부동 소수점 데이터로부터 지수(exponent) 데이터를 추출할 수 있고, 상응하게, 곱셈기의 출력 결과를 획득한 후, 또한, exponent 데이터에 따라, 출력 결과를 전체 정밀도 고정 소수점 데이터 로 변환할 수 있고, 어떻게 변환하는 것은 마찬가지로 종래 기술이다. 이러한 처리를 통해, 후속 연산에 정밀도 의 손실이 없는 것을 확보할 수 있다. 일반적으로, N은 짝수이며, 바람직하게는, N의 값은 4일 수 있고, 즉 N 내적 연산은 4 내적 연산일 수 있다. 4 내적 연산은 4개의 곱셈기와 3개의 가산기를 사용할 수 있고, 즉 상기 곱셈기는 제1 곱셈기, 제2 곱셈기, 제3 곱셈기 및 제4 곱셈기를 포함할 수 있고, 상기 가산기는 제1 가산기, 제2 가산기 및 제3 가산기를 포함할 수 있 다. 103에 설명된 바와 같이, 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득할 수 있다. 구체적으로, 제1 가산기를 사용하여 제1 곱셈기와 제2 곱셈기의 출력 결과의 합을 계산하고, 제2 가산기를 사용하여 제3 곱셈기와 제4 곱셈기의 출력 결과의 합을 계산하고, 제3 가산기를 사용하여 제1 가 산기와 제2 가산기의 출력 결과의 합을 계산하여, 4 내적 연산의 연산 결과를 획득할 수 있다. 상술한 설명에 기반하여, 도 2는 본 출원의 상기 4 내적 연산 과정의 개략도이다. 도 2에 도시된 바와 같이, 두 층의 가산 조작을 포함할 수 있고, 제1 층 가산 조작은 제1 가산기와 제2 가산기의 조작에 대응하고, 제2 층 가 산 조작은 제3 가산기의 조작에 대응한다. 이론적으로, N의 값은 2, 6 등 다른 짝수일 수도 있고, 일반적으로, 내적 길이가 길수록, 연산 시간이 짧아지지 만, 소요되는 하드웨어 비용 등이 크기 때문에, 바람직하게는, 본 출원에서 다양한 요인을 종합적으로 고려한 후, N의 값을 4로 설치하고, 더 빠른 연산 속도를 확보하는 동시에, 과도한 하드웨어 비용 등도 소비하지 않는 다. 도 3은 본 출원의 상기 내적 연산 구현 방법의 제2 실시예의 흐름도이다. 도 3에 도시된 바와 같이, 하기의 구 체적인 구현 방식을 포함한다. 301에서, 4 그룹의 피연산자를 획득하고, 4 그룹의 피연산자는 모두 제1 데이터 입력 포맷이며, 제1 데이터 입 력 포맷은 반-정밀도 부동 소수점 데이터와 char 데이터를 포함한다. 본 실시예에서, 4 내적 연산을 수행한다고 가정한다. 302에서, 임의의 피연산자에 대해, 303-305와 같은 방식으로 각각 처리한다. 즉, 4 그룹의 피연산자 중의 각 그룹의 피연산자에 대해, 303-305와 같은 방식으로 각각 처리한다. 303에서, 반-정밀도 부동 소수점 데이터로부터 significand 데이터와 exponent 데이터를 추출한다. 304에서, 추출된 significand 데이터와 char 데이터를 대응하는 곱셈기에 입력하여, 출력 결과를 획득한다. 305에서, 추출된 exponent 데이터에 따라, 출력 결과를 전체 정밀도 고정 소수점 데이터(full-precision fixed-point data)로 변환한다. 306에서, 제1 가산기를 사용하여 제1 곱셈기와 제2 곱셈기의 출력 결과의 합을 계산하고, 제2 가산기를 사용하 여 제3 곱셈기와 제4 곱셈기의 출력 결과의 합을 계산한다. 본 실시예에서의 4개의 곱셈기는 각각 제1 곱셈기, 제2 곱셈기, 제3 곱셈기 및 제4 곱셈기라고 가정한다. 상술 한 처리를 경과한 후, 4개의 곱셈기의 출력 결과를 획득할 수 있다. 307에서, 제3 가산기를 사용하여 제1 가산기와 제2 가산기의 출력 결과의 합을 계산하여, 4내적 연산의 연산 결 과를 획득한다. 도 4는 본 출원의 상기 내적 연산 구현 방법의 제3 실시예의 흐름도이다. 도 4에 도시된 바와 같이, 하기의 구 체적인 구현 방식을 포함한다. 401에서, 4 그룹의 피연산자를 획득하고, 4 그룹의 피연산자는 모두 제2 데이터 입력 포맷이며, 제2 데이터 입 력 포맷은 부호화된 고정 소수점 데이터와 char 데이터를 포함한다. 본 실시예에서, 4 내적 연산을 수행한다고 가정한다. 402에서, 임의의 피연산자에 대해, 그 중의 부호화된 고정 소수점 데이터와 char 데이터를 대응하는 곱셈기에 각각 입력하여, 출력 결과를 획득한다. 403에서, 제1 가산기를 사용하여 제1 곱셈기와 제2 곱셈기의 출력 결과의 합을 계산하고, 제2 가산기를 사용하 여 제3 곱셈기와 제4 곱셈기의 출력 결과의 합을 계산한다. 본 실시예에서의 4개의 곱셈기는 각각 제1 곱셈기, 제2 곱셈기, 제3 곱셈기 및 제4 곱셈기이다. 상술한 처리를 경과한 후, 4개의 곱셈기의 출력 결과를 획득할 수 있다. 404에서, 제3 가산기를 사용하여 제1 가산기와 제2 가산기의 출력 결과의 합을 계산하여, 4내적 연산의 연산 결 과를 획득한다. 설명해야 하는 바로는, 전술의 각 방법의 실시예에 대해, 간단히 설명하기 위해, 이를 일련의 동작 조합으로 모 두 표현하지만, 당업자는 본 출원이 설명된 동작 순서에 한정되지 않는 것을 이해할 수 있으므로, 본 출원에 따 라, 일부 단계는 다른 순서 또는 동시에 수행할 수 있다. 그 다음에, 당업자는 명세서에 설명된 실시예가 모두 바람직한 실시예에 속하며, 관련된 동작과 모듈은 본 출원에 필요한 것이 아닌 것을 이해할 수 있다. 또한, 일 부 실시예에 설명되지 않은 부분은 다른 실시예의 관련 설명을 참조할 수 있다. 상기는 방법의 실시예의 설명이며, 하기는 장치의 실시예를 통해, 본 출원의 상기 방안에 대해 진일보 설명한다. 도 5는 본 출원의 상기 내적 연산 구현 장치의 실시예의 구성 구조의 개략도이다. 도 5에 도시된 바와 같이, 획득 모듈과 연산 모듈을 포함한다. 획득 모듈은 N 그룹의 피연산자를 획득하는데 사용되고, N은 1보다 큰 양의 정수이며, N 그룹의 피연산자 는 모두 제1 데이터 입력 포맷이거나, 모두 제2 데이터 입력 포맷이며, 제1 데이터 입력 포맷은 반-정밀도 부동 소수점 데이터와 char 데이터를 포함하고, 제2 데이터 입력 포맷은 부호화된 고정 소수점 데이터와 char 데이터 를 포함한다. 연산 모듈은 임의의 피연산자에 대해, 당해 피연산자에 대응하는 입력 데이터를 각각 결정하고, 입력 데이 터를 대응하는 곱셈기에 입력하여, 출력 결과를 획득하는데 사용되고, 서로 다른 피연산자는 서로 다른 곱셈기 에 각각 대응하는 단계; 가산기를 사용하여 곱셈기의 출력 결과의 합을 계산하여, N 내적 연산의 연산 결과를 획득한다. 실제 응용에서, 네트워크의 특성분석과 성능 요구 등에 따라 제1 데이터 입력 포맷과 제2 데이터 입력 포맷의 어느 것을 사용할지를 결정할 수 있다. 피연산자가 제1 데이터 입력 포맷일 경우, 연산 모듈은 피연산자 중의 반-정밀도 부동 소수점 데이터로부 터 significand 데이터를 추출하고, significand 데이터와 피연산자 중의 char 데이터를 입력 데이터로 할 수있다. 피연산자가 제2 데이터 입력 포맷일 경우, 연산 모듈은 직접 피연산자 중의 부호화된 고정 소수점 데이터 와 char 데이터를 입력 데이터로 할 수 있다. 또한, 피연산자가 제1 데이터 입력 포맷일 경우, 연산 모듈은 또한, 피연산자 중의 반-정밀도 부동 소수점 데이터로부터 exponent 데이터를 추출하고, exponent 데이터에 따라, 대응하는 곱셈기의 출력 결과를 전체 정밀 도 고정 소수점 데이터로 변환할 수 있다. 바람직하게는, N의 값은 4이고, 상기 곱셈기는 제1 곱셈기, 제2 곱셈기, 제3 곱셈기 및 제4 곱셈기를 포함하고, 상기 가산기는 제1 가산기, 제2 가산기 및 제3 가산기를 포함한다. 상응하게, 연산 모듈은 제1 가산기를 사용하여 제1 곱셈기와 제2 곱셈기의 출력 결과의 합을 계산하고, 제 2 가산기를 사용하여 제3 곱셈기와 제4 곱셈기의 출력 결과의 합을 계산하고, 제3 가산기를 사용하여 제1 가산 기와 제2 가산기의 출력 결과의 합을 계산하여, 4내적 연산의 연산 결과를 획득할 수 있다. 도 5에 도시된 장치의 실시예의 구체적인 작업 과정은 상술한 방법의 실시예의 관련 설명을 참조하고, 여기서 설명을 생략한다. 요컨대, 본 출원의 장치 실시예에 기재된 방안을 사용하면, 상기 N 내적 연산은 2개의 서로 다른 데이터 입력 포맷, 즉 반-정밀도 부동 소수점 데이터와 문자 유형 데이터를 포함하는 제1 데이터 입력 포맷과, 부호화된 고 정 소수점 데이터와 문자 유형 데이터를 포함하는 제2 데이터 입력 포맷을 동시에 서포트하여, 실제 수요에 따 라 서로 다른 데이터 입력 포맷의 피연산자를 유연하게 입력하여 내적 연산을 구현할 수 있고, 부동 소수점 연 산과 고정 소수점 연산의 장점을 함께 고려하여, 부동 소수점 연산을 항상 수행할 필요가 없으므로, 하드웨어 비용과 소비 전력을 절약하고, 부동 소수점 연산을 통해 연산 정밀도 등을 확보할 수 있다. 전술한 바와 같이, N의 값은 4일 수 있고, 본 출원의 상기 4 내적 연산은 주변의 저장 구조와 명령 세트에 매칭 할 수 있으며, 더 낮은 대역폭을 점유하는 조건하에서 효율적이고, 고정밀도로 컨볼루션 연산을 완료할 수 있고, 여러 가지 네트워크 모델에 적용될 수 있어, 모델의 컴퓨팅 성능에 대한 요구 등을 크게 만족시킬 수 있 다. 본 출원의 실시예에 따르면, 본 출원은 전자 기기 또는 판독 가능 기록 매체를 더 제공한다. 도 6에 도시된 바와 같이, 본 출원의 실시예에 따른 상기 방법의 전자 기기의 블록도이다. 전자 기기는 랩톱 컴 퓨터, 데스크톱 컴퓨터, 운영 플랫폼, 개인 정보 단말기, 서버, 블레이드 서버, 대형 컴퓨터, 및 다른 적합한 컴퓨터와 같은 다양한 형태의 디지털 컴퓨터를 의미한다. 전자 기기는 개인 디지털 처리, 셀룰러폰, 스마트폰, 웨어러블 기기 및 다른 유사한 컴퓨팅 장치와 같은 다양한 형태의 이동 장치를 의미할 수도 있다. 본문에서 나 타낸 부재, 이들의 연결과 관계, 및 이들의 기능은 단지 예시적인 것으로, 본문에서 설명 및/또는 요구된 본 발 명의 구현을 한정하지 않는다. 도 6에 도시된 바와 같이, 상기 전자 기기는, 하나 또는 복수의 프로세서(Y01), 메모리(Y02), 및 고속 인터페이 스 및 저속 인터페이스를 포함하는 각 부재를 연결하기 위한 인터페이스를 포함한다. 각 부재는 상이한 버스를 이용하여 서로 연결되고, 공통 메인보드에 장착될 수 있거나 필요에 따라 다른 방식으로 장착될 수 있다. 프로 세서는, 메모리에 저장되거나 메모리에서 외부 입력/출력 장치(예를 들어, 인터페이스에 커플링된 표시 기기)에 GUI의 그래픽 정보를 표시하는 명령을 포함하는 전자 기기 내에서 실행되는 명령을 처리할 수 있다. 다른 실시 형태에서, 필요에 따라 다수의 프로세서 및/또는 다수의 버스를 다수의 메모리와 함께 사용할 수 있다. 마찬가 지로, 다수의 전자 기기를 연결할 수 있고, 각 기기는 일부 필요한 동작(예를 들어, 서버 어레이, 한 그룹의 블 레이드 서버, 또는 다중프로세서 시스템)을 제공한다. 도 6에서는 하나의 프로세서(Y01)를 예로 한다. 메모리(Y02)는 본 출원에서 제공된 비일시적 컴퓨터 판독 가능 기록 매체이다. 여기서, 상기 메모리에는 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되어, 상기 적어도 하나의 프로세서가 본 출원에서 제공된 상 기 방법을 수행하도록 한다. 본 출원의 비일시적 컴퓨터 판독 가능 기록 매체는 컴퓨터 명령을 저장하며, 상기 컴퓨터 명령은 컴퓨터가 본 출원에서 제공된 상기 방법을 수행하도록 한다. 메모리(Y02)는 비일시적 컴퓨터 판독 가능 기록 매체로서, 본 출원의 실시예에서의 상기 방법에 대응되는 프로 그램 명령/모듈과 같은 비일시적 소프트웨어 프로그램, 비일시적 컴퓨터 실행 가능 프로그램 및 모듈을 저장하 는데 사용될 수 있다. 프로세서(Y01)는 메모리(Y02)에 저장되어 있는 비일시적 소프트웨어 프로그램, 명령 및 모듈을 실행함으로써, 서버의 다양한 기능 애플리케이션 및 데이터 처리를 수행하며, 즉 상기 방법의 실시예에서의 상기 방법을 구현한다. 메모리(Y02)는 프로그램 저장 영역 및 데이터 저장 영역을 포함할 수 있는 바, 여기서 프로그램 저장 영역은 운 영 체제, 적어도 하나의 기능에 필요한 애플리케이션 프로그램을 저장할 수 있고; 데이터 저장 영역은 상기 방 법에 따른 전자 기기의 사용에 따라 구축된 데이터 등을 저장할 수 있다. 이밖에, 메모리(Y02)는 고속 랜덤 액 세스 메모리를 포함할 수 있고, 적어도 하나의 자기 디스크 저장 소자, 플래시 소자, 또는 다른 비일시적 솔리 드 스테이트 저장 소자와 같은 비일시적 메모리를 더 포함할 수 있다. 일부 실시예에서, 메모리(Y02)는 프로세 서(Y01)에 대해 원격으로 설치되는 메모리를 선택적으로 포함할 수 있고, 이러한 원격 메모리는 네트워크를 통 해 상기 방법을 구현하는 전자 기기에 연결될 수 있다. 상기 네트워크의 구현예는 인터넷, 기업 인트라넷, 근거 리 통신망, 이동 통신망, 및 이들의 조합을 포함하지만 이에 한정되지 않는다. 전자 기기는, 입력 장치(Y03) 및 출력 장치(Y04)를 더 포함할 수 있다. 프로세서(Y01), 메모리(Y02), 입력 장치 (Y03) 및 출력 장치(Y04)는 버스 또는 다른 방식을 통해 연결될 수 있고, 도 4에서는 버스를 통한 연결을 예로 한다. 입력 장치(Y03)는 입력된 숫자 또는 캐릭터 정보를 수신할 수 있고, 상기 방법을 구현하는 전자 기기의 사용자 설정 및 기능 제어와 관련된 키 신호 입력을 생성할 수 있으며, 예를 들어 터치 스크린, 키패드, 마우스, 트랙 패드, 터치 패드, 포인팅 스틱, 하나 또는 다수의 마우스 버튼, 트랙볼, 조이스틱 등 입력 장치일 수 있다. 출 력 장치(Y04)는 디스플레이 기기, 보조 조명 장치 및 촉각 피드백 장치(예를 들어, 진동 모터) 등을 포함할 수 있다. 상기 디스플레이 기기는 액정 디스플레이 장치, 발광 다이오드 디스플레이 장치 및 플라즈마 디스플레이 장치를 포함할 수 있으나 이에 한정되지 않는다. 일부 실시형태에서, 디스플레이 기기는 터치 스크린일 수 있다. 여기서 설명된 시스템 및 기술의 다양한 실시형태는 디지털 전자 회로 시스템, 집적 회로 시스템, 전용 집적 회 로, 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 및/또는 이들의 조합에서 구현될 수 있다. 이러한 다양한 실시형태 는 하나 또는 다수의 컴퓨터 프로그램에서의 구현을 포함할 수 있고, 상기 하나 또는 다수의 컴퓨터 프로그램은 적어도 하나의 프로그램 가능 프로세서를 포함하는 프로그램 가능 시스템에서 실행 및/또는 해석될 수 있으며, 상기 프로그램 가능 프로세서는 전용 또는 범용 프로그램 가능 프로세서일 수 있고, 저장 시스템, 적어도 하나 의 입력 장치, 및 적어도 하나의 출력 장치로부터 데이터 및 명령을 수신할 수 있으며, 데이터 및 명령을 상기 저장 시스템, 상기 적어도 하나의 입력 장치, 및 상기 적어도 하나의 출력 장치에 전송할 수 있다. 이러한 컴퓨팅 프로그램(프로그램, 소프트웨어, 소프트웨어 애플리케이션, 또는 코드라고도 함)은 프로그램 가 능 프로세서의 기계 명령을 포함하고, 하이레벨 프로세스 및/또는 객체에 대한 프로그래밍 언어, 및/또는 어셈 블리/기계 언어를 이용하여 이러한 컴퓨팅 프로그램을 실행할 수 있다. 본문에서 사용된 바와 같이, 용어 \"기계 판독 가능한 매체\" 및 \"컴퓨터 판독 가능한 매체\"는 기계 명령 및/또는 데이터를 프로그램 가능 프로세서에 제 공하기 위한 임의의 컴퓨터 프로그램 제품, 기기, 및/또는 장치(예를 들어, 자기 디스크, 광 디스크, 메모리, 프로그램 가능 로직 장치)를 의미하고, 기계 판독 가능한 신호인 기계 명령을 수신하는 기계 판독 가능한 매체 를 포함한다. 용어 \"기계 판독 가능한 신호\"는 기계 명령 및/또는 데이터를 프로그램 가능 프로세서에 제공하기 위한 임의의 신호를 의미한다. 사용자와의 인터랙션을 제공하기 위하여, 컴퓨터에서 여기서 설명된 시스템 및 기술을 실시할 수 있고, 상기 컴 퓨터는 사용자에게 정보를 표시하기 위한 표시 장치(예를 들어, 음극선관 또는 액정 표시 장치 모니터); 및 키 보드 및 지향 장치(예를 들어, 마우스 또는 트랙 볼)를 구비하며, 사용자는 상기 키보드 및 상기 지향 장치를 통해 컴퓨터에 입력을 제공한다. 다른 타입의 장치는 또한 사용자와의 인터랙션을 제공할 수 있는데, 예를 들어, 사용자에게 제공된 피드백은 임의의 형태의 감지 피드백(예를 들어, 시각 피드백, 청각 피드백, 또는 촉 각 피드백)일 수 있고; 임의의 형태(소리 입력, 음성 입력, 또는 촉각 입력)로 사용자로부터의 입력을 수신할 수 있다. 여기서 설명된 시스템 및 기술은 백엔드 부재를 포함하는 컴퓨팅 시스템(예를 들어, 데이터 서버로 사용됨), 또 는 미들웨어 부재를 포함하는 컴퓨팅 시스템(예를 들어, 애플리케이션 서버), 또는 프론트 엔드 부재를 포함하 는 컴퓨팅 시스템(예를 들어, 그래픽 사용자 인터페이스 또는 네트워크 브라우저를 구비하는 사용자 컴퓨터인 바, 사용자는 상기 그래픽 사용자 인터페이스 또는 상기 네트워크 브라우저를 통해 여기서 설명된 시스템 및 기 술의 실시형태와 인터랙션할 수 있음), 또는 이러한 백엔드 부재, 미들웨어 부재, 또는 프론트 엔드 부재의 임 의의 조합을 포함하는 컴퓨팅 시스템에서 구현될 수 있다. 임의의 형태 또는 매체의 디지털 데이터 통신(예를 들어, 통신 네트워크)을 통해 시스템의 부재를 서로 연결시킬 수 있다. 통신 네트워크의 예는, 근거리 통신망(LAN), 광역망(WAN), 블록체인 네트워크, 인터넷을 포함한다. 컴퓨터 시스템은 클라이언트 및 서버를 포함할 수 있다. 클라이언트 및 서버는 일반적으로 서로 멀리 떨어져 있 고 일반적으로 통신 네트워크를 통해 서로 인터랙션한다. 대응되는 컴퓨터에서 실행되고 또한 서로 클라이언트- 서버 관계를 가지는 컴퓨터 프로그램을 통해 클라이언트 및 서버의 관계를 생성한다. 서버는 클라우드 서버일 수 있고, 클라우드 계산 또는 클라우드 호스트일 수도 있으며, 클라우드 계산 서비스 시스템 중의 하나의 호스 트 제품일 수 있어, 종래의 물리 호스트와 VPS서비스에 존재하는 관리 곤란도가 높고, 업무 확장성이 약한 것을 해결한다. 위에서 설명된 다양한 형태의 프로세스를 사용하여 단계를 재배열, 추가 또는 삭제할 수 있음을 이해해야 한다. 예를 들어, 본 출원에 기재된 각 단계는 동시에, 순차적으로, 또는 상이한 순서로 수행될 수 있으며, 본 출원에 개시된 기술적 해결수단이 이루고자 하는 결과를 구현할 수 있는 한, 본문은 여기서 한정되지 않는다."}
{"patent_id": "10-2021-7043205", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "상기 구체적인 실시형태는 본 출원의 보호 범위를 한정하지 않는다. 본 기술분야의 통상의 기술자는, 설계 요구 및 다른 요소에 따라 다양한 수정, 조합, 서브 조합 및 대체를 진행할 수 있음을 이해해야 한다. 본 출원의 정 신 및 원칙 내에서 이루어진 임의의 수정, 등가 교체 및 개선 등은 모두 본 출원의 보호 범위 내에 포함되어야 한다."}
{"patent_id": "10-2021-7043205", "section": "도면", "subsection": "도면설명", "item": 1, "content": "첨부 도면은 본 해결수단을 더 잘 이해하기 위한 것으로, 본 출원에 대해 한정하는 것으로 구성되지 않는다. 도 1은 본 출원의 상기 내적 연산 구현 방법의 제1 실시예의 흐름도이다. 도 2는 본 출원의 상기 4 내적 연산 과정의 개략도이다. 도 3은 본 출원의 상기 내적 연산 구현 방법의 제2 실시예의 흐름도이다. 도 4는 본 출원의 상기 내적 연산 구현 방법의 제3 실시예의 흐름도이다. 도 5는 본 출원의 상기 내적 연산 구현 장치의 실시예의 구성 구조의 개략도이다. 도 6은 본 출원의 실시예에 관한 상기 방법의 전자 기기의 블록도이다."}
