#ifndef FPGA_PROJE_VERSIYON_H_
#define FPGA_PROJE_VERSIYON_H_


#define VERSIYON "0.0.2"
#define MAJOR 0
#define MINOR 0
#define BUILD 2

/*!**************************************************************************************
 *  @Versiyon: v0.0.2
 *  @Tarih: 23.03.2025
 *  @Yazan: Mustafa Gok    (mustafa.gok.ee@gmail.com) 
 *          Ahmet Ufuk Gok (aufukgok20@gmail.com    )
 *
 *  @Gelistirme Araclari
 *    Vivado : 2022.2
 *
 *  @Aciklama:
 *
 *  - odev_1 icin calisma yapildi.
 *  - Butonlar ile 5 adet 4 bit sayi girdisi alindi. Sayilar bir array icerisinde  
 *    kücükten büyüge siralandi. max, med, min degerleri ledlerde gözlemlendi.  
 *  - Ledlerde gözlenen degerler ile sevensegmentte sonuclar switchler araciligiyla
 *    gösterildi. Nexys A7 portunda ve testbech ortamında sonuclarin ciktisi gözlemlendi.
 ****************************************************************************************/


/*!**************************************************************************************
 *  @Versiyon: v0.0.1
 *  @Tarih: 23.03.2025
 *  @Yazan: Ahmet Ufuk Gok (aufukgok20@gmail.com)
 *
 *  @Gelistirme Araclari
 *    Vivado : 2022.2
 *
 *  @Aciklama:
 *
 *  - ilk versiyondur.
 *
 ****************************************************************************************/

#endif /* FPGA_PROJE_VERSIYON_H_ */
