// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module Directory_Anon(
  input         clock,
  input         reset,
  output        io_read_ready,
  input         io_read_valid,
  input  [27:0] io_read_bits_tag,
  input  [11:0] io_read_bits_set,
  input  [2:0]  io_read_bits_replacerInfo_channel,
  input  [2:0]  io_read_bits_replacerInfo_opcode,
  output        io_resp_valid,
  output        io_resp_bits_hit,
  output [3:0]  io_resp_bits_way,
  output [27:0] io_resp_bits_tag,
  output        io_resp_bits_dir_dirty,
  output [1:0]  io_resp_bits_dir_state,
  output [1:0]  io_resp_bits_dir_clientStates_0,
  output        io_resp_bits_dir_prefetch,
  output        io_resp_bits_error,
  input         io_tag_w_valid,
  input  [27:0] io_tag_w_bits_tag,
  input  [11:0] io_tag_w_bits_set,
  input  [3:0]  io_tag_w_bits_way,
  input         io_dir_w_valid,
  input  [11:0] io_dir_w_bits_set,
  input  [3:0]  io_dir_w_bits_way,
  input         io_dir_w_bits_dir_dirty,
  input  [1:0]  io_dir_w_bits_dir_state,
  input  [1:0]  io_dir_w_bits_dir_clientStates_0,
  input         io_dir_w_bits_dir_prefetch
);

  wire [14:0]       _repl_state_replacer_sram_io_r_resp_data_0;
  wire [6:0]        _eccArray_io_r_resp_data_0;
  wire [6:0]        _eccArray_io_r_resp_data_1;
  wire [6:0]        _eccArray_io_r_resp_data_2;
  wire [6:0]        _eccArray_io_r_resp_data_3;
  wire [6:0]        _eccArray_io_r_resp_data_4;
  wire [6:0]        _eccArray_io_r_resp_data_5;
  wire [6:0]        _eccArray_io_r_resp_data_6;
  wire [6:0]        _eccArray_io_r_resp_data_7;
  wire [6:0]        _eccArray_io_r_resp_data_8;
  wire [6:0]        _eccArray_io_r_resp_data_9;
  wire [6:0]        _eccArray_io_r_resp_data_10;
  wire [6:0]        _eccArray_io_r_resp_data_11;
  wire [6:0]        _eccArray_io_r_resp_data_12;
  wire [6:0]        _eccArray_io_r_resp_data_13;
  wire [6:0]        _eccArray_io_r_resp_data_14;
  wire [6:0]        _eccArray_io_r_resp_data_15;
  wire [27:0]       _tagArray_io_r_resp_data_0;
  wire [27:0]       _tagArray_io_r_resp_data_1;
  wire [27:0]       _tagArray_io_r_resp_data_2;
  wire [27:0]       _tagArray_io_r_resp_data_3;
  wire [27:0]       _tagArray_io_r_resp_data_4;
  wire [27:0]       _tagArray_io_r_resp_data_5;
  wire [27:0]       _tagArray_io_r_resp_data_6;
  wire [27:0]       _tagArray_io_r_resp_data_7;
  wire [27:0]       _tagArray_io_r_resp_data_8;
  wire [27:0]       _tagArray_io_r_resp_data_9;
  wire [27:0]       _tagArray_io_r_resp_data_10;
  wire [27:0]       _tagArray_io_r_resp_data_11;
  wire [27:0]       _tagArray_io_r_resp_data_12;
  wire [27:0]       _tagArray_io_r_resp_data_13;
  wire [27:0]       _tagArray_io_r_resp_data_14;
  wire [27:0]       _tagArray_io_r_resp_data_15;
  wire              _ClockGate_Q;
  wire              _metaArray_io_r_resp_data_0_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_0_state;
  wire [1:0]        _metaArray_io_r_resp_data_0_clientStates_0;
  wire              _metaArray_io_r_resp_data_0_prefetch;
  wire              _metaArray_io_r_resp_data_1_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_1_state;
  wire [1:0]        _metaArray_io_r_resp_data_1_clientStates_0;
  wire              _metaArray_io_r_resp_data_1_prefetch;
  wire              _metaArray_io_r_resp_data_2_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_2_state;
  wire [1:0]        _metaArray_io_r_resp_data_2_clientStates_0;
  wire              _metaArray_io_r_resp_data_2_prefetch;
  wire              _metaArray_io_r_resp_data_3_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_3_state;
  wire [1:0]        _metaArray_io_r_resp_data_3_clientStates_0;
  wire              _metaArray_io_r_resp_data_3_prefetch;
  wire              _metaArray_io_r_resp_data_4_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_4_state;
  wire [1:0]        _metaArray_io_r_resp_data_4_clientStates_0;
  wire              _metaArray_io_r_resp_data_4_prefetch;
  wire              _metaArray_io_r_resp_data_5_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_5_state;
  wire [1:0]        _metaArray_io_r_resp_data_5_clientStates_0;
  wire              _metaArray_io_r_resp_data_5_prefetch;
  wire              _metaArray_io_r_resp_data_6_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_6_state;
  wire [1:0]        _metaArray_io_r_resp_data_6_clientStates_0;
  wire              _metaArray_io_r_resp_data_6_prefetch;
  wire              _metaArray_io_r_resp_data_7_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_7_state;
  wire [1:0]        _metaArray_io_r_resp_data_7_clientStates_0;
  wire              _metaArray_io_r_resp_data_7_prefetch;
  wire              _metaArray_io_r_resp_data_8_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_8_state;
  wire [1:0]        _metaArray_io_r_resp_data_8_clientStates_0;
  wire              _metaArray_io_r_resp_data_8_prefetch;
  wire              _metaArray_io_r_resp_data_9_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_9_state;
  wire [1:0]        _metaArray_io_r_resp_data_9_clientStates_0;
  wire              _metaArray_io_r_resp_data_9_prefetch;
  wire              _metaArray_io_r_resp_data_10_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_10_state;
  wire [1:0]        _metaArray_io_r_resp_data_10_clientStates_0;
  wire              _metaArray_io_r_resp_data_10_prefetch;
  wire              _metaArray_io_r_resp_data_11_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_11_state;
  wire [1:0]        _metaArray_io_r_resp_data_11_clientStates_0;
  wire              _metaArray_io_r_resp_data_11_prefetch;
  wire              _metaArray_io_r_resp_data_12_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_12_state;
  wire [1:0]        _metaArray_io_r_resp_data_12_clientStates_0;
  wire              _metaArray_io_r_resp_data_12_prefetch;
  wire              _metaArray_io_r_resp_data_13_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_13_state;
  wire [1:0]        _metaArray_io_r_resp_data_13_clientStates_0;
  wire              _metaArray_io_r_resp_data_13_prefetch;
  wire              _metaArray_io_r_resp_data_14_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_14_state;
  wire [1:0]        _metaArray_io_r_resp_data_14_clientStates_0;
  wire              _metaArray_io_r_resp_data_14_prefetch;
  wire              _metaArray_io_r_resp_data_15_dirty;
  wire [1:0]        _metaArray_io_r_resp_data_15_state;
  wire [1:0]        _metaArray_io_r_resp_data_15_clientStates_0;
  wire              _metaArray_io_r_resp_data_15_prefetch;
  reg               resetFinish;
  reg  [11:0]       resetIdx;
  reg               masked_clock_clk_en;
  reg               replacer_wen;
  wire              io_read_ready_0 =
    ~io_tag_w_valid & ~io_dir_w_valid & ~replacer_wen & resetFinish;
  wire [27:0]       _syndromeUInt_T = io_tag_w_bits_tag & 28'h6AAAD5B;
  wire [27:0]       _syndromeUInt_T_3 = io_tag_w_bits_tag & 28'hB33366D;
  wire [27:0]       _syndromeUInt_T_6 = io_tag_w_bits_tag & 28'h3C3C78E;
  wire [27:0]       _syndromeUInt_T_9 = io_tag_w_bits_tag & 28'h3FC07F0;
  wire [27:0]       _syndromeUInt_T_12 = io_tag_w_bits_tag & 28'h3FFF800;
  wire [27:0]       _syndromeUInt_T_15 = io_tag_w_bits_tag & 28'hC000000;
  wire [6:0]        _GEN =
    {^{^_syndromeUInt_T_15,
       ^_syndromeUInt_T_12,
       ^_syndromeUInt_T_9,
       ^_syndromeUInt_T_6,
       ^_syndromeUInt_T_3,
       ^_syndromeUInt_T,
       io_tag_w_bits_tag},
     ^_syndromeUInt_T_15,
     ^_syndromeUInt_T_12,
     ^_syndromeUInt_T_9,
     ^_syndromeUInt_T_6,
     ^_syndromeUInt_T_3,
     ^_syndromeUInt_T};
  wire [15:0]       _GEN_0 = 16'h1 << io_tag_w_bits_way;
  wire              _metas_T = io_read_ready_0 & io_read_valid;
  reg  [27:0]       reqReg_tag;
  reg  [11:0]       reqReg_set;
  reg  [2:0]        reqReg_replacerInfo_channel;
  reg  [2:0]        reqReg_replacerInfo_opcode;
  reg               reqValidReg;
  reg               reqValidReg_REG;
  reg               repl_state_repl_state_hold_REG;
  reg  [14:0]       repl_state_repl_state_hold_r;
  wire [14:0]       repl_state =
    repl_state_repl_state_hold_REG
      ? _repl_state_replacer_sram_io_r_resp_data_0
      : repl_state_repl_state_hold_r;
  reg  [14:0]       repl_state_REG;
  reg  [11:0]       repl_state_REG_1;
  wire              hitVec_1 =
    _tagArray_io_r_resp_data_1 == reqReg_tag & (|_metaArray_io_r_resp_data_1_state);
  wire              hitVec_2 =
    _tagArray_io_r_resp_data_2 == reqReg_tag & (|_metaArray_io_r_resp_data_2_state);
  wire              hitVec_3 =
    _tagArray_io_r_resp_data_3 == reqReg_tag & (|_metaArray_io_r_resp_data_3_state);
  wire              hitVec_4 =
    _tagArray_io_r_resp_data_4 == reqReg_tag & (|_metaArray_io_r_resp_data_4_state);
  wire              hitVec_5 =
    _tagArray_io_r_resp_data_5 == reqReg_tag & (|_metaArray_io_r_resp_data_5_state);
  wire              hitVec_6 =
    _tagArray_io_r_resp_data_6 == reqReg_tag & (|_metaArray_io_r_resp_data_6_state);
  wire              hitVec_7 =
    _tagArray_io_r_resp_data_7 == reqReg_tag & (|_metaArray_io_r_resp_data_7_state);
  wire              hitVec_8 =
    _tagArray_io_r_resp_data_8 == reqReg_tag & (|_metaArray_io_r_resp_data_8_state);
  wire              hitVec_9 =
    _tagArray_io_r_resp_data_9 == reqReg_tag & (|_metaArray_io_r_resp_data_9_state);
  wire              hitVec_10 =
    _tagArray_io_r_resp_data_10 == reqReg_tag & (|_metaArray_io_r_resp_data_10_state);
  wire              hitVec_11 =
    _tagArray_io_r_resp_data_11 == reqReg_tag & (|_metaArray_io_r_resp_data_11_state);
  wire              hitVec_12 =
    _tagArray_io_r_resp_data_12 == reqReg_tag & (|_metaArray_io_r_resp_data_12_state);
  wire              hitVec_13 =
    _tagArray_io_r_resp_data_13 == reqReg_tag & (|_metaArray_io_r_resp_data_13_state);
  wire              hitVec_14 =
    _tagArray_io_r_resp_data_14 == reqReg_tag & (|_metaArray_io_r_resp_data_14_state);
  wire              hitVec_15 =
    _tagArray_io_r_resp_data_15 == reqReg_tag & (|_metaArray_io_r_resp_data_15_state);
  wire [6:0]        _hitWay_T_2 =
    {hitVec_15, hitVec_14, hitVec_13, hitVec_12, hitVec_11, hitVec_10, hitVec_9}
    | {hitVec_7, hitVec_6, hitVec_5, hitVec_4, hitVec_3, hitVec_2, hitVec_1};
  wire [2:0]        _hitWay_T_4 = _hitWay_T_2[6:4] | _hitWay_T_2[2:0];
  wire [3:0]        replaceWay =
    {repl_state[14],
     repl_state[14]
       ? {repl_state[13],
          repl_state[13]
            ? {repl_state[12], repl_state[12] ? repl_state[11] : repl_state[10]}
            : {repl_state[9], repl_state[9] ? repl_state[8] : repl_state[7]}}
       : {repl_state[6],
          repl_state[6]
            ? {repl_state[5], repl_state[5] ? repl_state[4] : repl_state[3]}
            : {repl_state[2], repl_state[2] ? repl_state[1] : repl_state[0]}}};
  wire              invalid_vec_0 = _metaArray_io_r_resp_data_0_state == 2'h0;
  wire              invalid_vec_1 = _metaArray_io_r_resp_data_1_state == 2'h0;
  wire              invalid_vec_2 = _metaArray_io_r_resp_data_2_state == 2'h0;
  wire              invalid_vec_3 = _metaArray_io_r_resp_data_3_state == 2'h0;
  wire              invalid_vec_4 = _metaArray_io_r_resp_data_4_state == 2'h0;
  wire              invalid_vec_5 = _metaArray_io_r_resp_data_5_state == 2'h0;
  wire              invalid_vec_6 = _metaArray_io_r_resp_data_6_state == 2'h0;
  wire              invalid_vec_7 = _metaArray_io_r_resp_data_7_state == 2'h0;
  wire              invalid_vec_8 = _metaArray_io_r_resp_data_8_state == 2'h0;
  wire              invalid_vec_9 = _metaArray_io_r_resp_data_9_state == 2'h0;
  wire              invalid_vec_10 = _metaArray_io_r_resp_data_10_state == 2'h0;
  wire              invalid_vec_11 = _metaArray_io_r_resp_data_11_state == 2'h0;
  wire              invalid_vec_12 = _metaArray_io_r_resp_data_12_state == 2'h0;
  wire              invalid_vec_13 = _metaArray_io_r_resp_data_13_state == 2'h0;
  wire              invalid_vec_14 = _metaArray_io_r_resp_data_14_state == 2'h0;
  wire [15:0]       _has_invalid_way_T =
    {invalid_vec_0,
     invalid_vec_1,
     invalid_vec_2,
     invalid_vec_3,
     invalid_vec_4,
     invalid_vec_5,
     invalid_vec_6,
     invalid_vec_7,
     invalid_vec_8,
     invalid_vec_9,
     invalid_vec_10,
     invalid_vec_11,
     invalid_vec_12,
     invalid_vec_13,
     invalid_vec_14,
     _metaArray_io_r_resp_data_15_state == 2'h0};
  wire              _invalid_way_T = invalid_vec_0 | invalid_vec_1;
  wire              _invalid_way_T_4 = _invalid_way_T | invalid_vec_2 | invalid_vec_3;
  wire              _invalid_way_T_6 = invalid_vec_4 | invalid_vec_5;
  wire              _invalid_way_T_14 = invalid_vec_8 | invalid_vec_9;
  wire              trunk_vec_0 = _metaArray_io_r_resp_data_0_state == 2'h2;
  wire              trunk_vec_1 = _metaArray_io_r_resp_data_1_state == 2'h2;
  wire              trunk_vec_2 = _metaArray_io_r_resp_data_2_state == 2'h2;
  wire              trunk_vec_3 = _metaArray_io_r_resp_data_3_state == 2'h2;
  wire              trunk_vec_4 = _metaArray_io_r_resp_data_4_state == 2'h2;
  wire              trunk_vec_5 = _metaArray_io_r_resp_data_5_state == 2'h2;
  wire              trunk_vec_6 = _metaArray_io_r_resp_data_6_state == 2'h2;
  wire              trunk_vec_7 = _metaArray_io_r_resp_data_7_state == 2'h2;
  wire              trunk_vec_8 = _metaArray_io_r_resp_data_8_state == 2'h2;
  wire              trunk_vec_9 = _metaArray_io_r_resp_data_9_state == 2'h2;
  wire              trunk_vec_10 = _metaArray_io_r_resp_data_10_state == 2'h2;
  wire              trunk_vec_11 = _metaArray_io_r_resp_data_11_state == 2'h2;
  wire              trunk_vec_12 = _metaArray_io_r_resp_data_12_state == 2'h2;
  wire              trunk_vec_13 = _metaArray_io_r_resp_data_13_state == 2'h2;
  wire              trunk_vec_14 = _metaArray_io_r_resp_data_14_state == 2'h2;
  wire              _trunk_way_T = trunk_vec_0 | trunk_vec_1;
  wire              _trunk_way_T_4 = _trunk_way_T | trunk_vec_2 | trunk_vec_3;
  wire              _trunk_way_T_6 = trunk_vec_4 | trunk_vec_5;
  wire              _trunk_way_T_14 = trunk_vec_8 | trunk_vec_9;
  wire [15:0][1:0]  _GEN_1 =
    {{_metaArray_io_r_resp_data_15_state},
     {_metaArray_io_r_resp_data_14_state},
     {_metaArray_io_r_resp_data_13_state},
     {_metaArray_io_r_resp_data_12_state},
     {_metaArray_io_r_resp_data_11_state},
     {_metaArray_io_r_resp_data_10_state},
     {_metaArray_io_r_resp_data_9_state},
     {_metaArray_io_r_resp_data_8_state},
     {_metaArray_io_r_resp_data_7_state},
     {_metaArray_io_r_resp_data_6_state},
     {_metaArray_io_r_resp_data_5_state},
     {_metaArray_io_r_resp_data_4_state},
     {_metaArray_io_r_resp_data_3_state},
     {_metaArray_io_r_resp_data_2_state},
     {_metaArray_io_r_resp_data_1_state},
     {_metaArray_io_r_resp_data_0_state}};
  wire [15:0]       _hit_s1_T =
    {_tagArray_io_r_resp_data_0 == reqReg_tag & (|_metaArray_io_r_resp_data_0_state),
     hitVec_1,
     hitVec_2,
     hitVec_3,
     hitVec_4,
     hitVec_5,
     hitVec_6,
     hitVec_7,
     hitVec_8,
     hitVec_9,
     hitVec_10,
     hitVec_11,
     hitVec_12,
     hitVec_13,
     hitVec_14,
     hitVec_15};
  wire [3:0]        way_s1 =
    (|_hit_s1_T)
      ? {|{hitVec_15,
           hitVec_14,
           hitVec_13,
           hitVec_12,
           hitVec_11,
           hitVec_10,
           hitVec_9,
           hitVec_8},
         |(_hitWay_T_2[6:3]),
         |(_hitWay_T_4[2:1]),
         _hitWay_T_4[2] | _hitWay_T_4[0]}
      : (|_has_invalid_way_T)
        | (|{trunk_vec_0,
             trunk_vec_1,
             trunk_vec_2,
             trunk_vec_3,
             trunk_vec_4,
             trunk_vec_5,
             trunk_vec_6,
             trunk_vec_7,
             trunk_vec_8,
             trunk_vec_9,
             trunk_vec_10,
             trunk_vec_11,
             trunk_vec_12,
             trunk_vec_13,
             trunk_vec_14,
             _metaArray_io_r_resp_data_15_state == 2'h2})
          ? ((|_has_invalid_way_T)
               ? (_invalid_way_T_4 | _invalid_way_T_6 | invalid_vec_6 | invalid_vec_7
                    ? (_invalid_way_T_4
                         ? (_invalid_way_T
                              ? {3'h0, ~invalid_vec_0}
                              : {3'h1, ~invalid_vec_2})
                         : _invalid_way_T_6
                             ? {3'h2, ~invalid_vec_4}
                             : {3'h3, ~invalid_vec_6})
                    : _invalid_way_T_14 | invalid_vec_10 | invalid_vec_11
                        ? (_invalid_way_T_14
                             ? {3'h4, ~invalid_vec_8}
                             : {3'h5, ~invalid_vec_10})
                        : invalid_vec_12 | invalid_vec_13
                            ? {3'h6, ~invalid_vec_12}
                            : {3'h7, ~invalid_vec_14})
               : _GEN_1[replaceWay] == 2'h2
                   ? replaceWay
                   : _trunk_way_T_4 | _trunk_way_T_6 | trunk_vec_6 | trunk_vec_7
                       ? (_trunk_way_T_4
                            ? (_trunk_way_T ? {3'h0, ~trunk_vec_0} : {3'h1, ~trunk_vec_2})
                            : _trunk_way_T_6
                                ? {3'h2, ~trunk_vec_4}
                                : {3'h3, ~trunk_vec_6})
                       : _trunk_way_T_14 | trunk_vec_10 | trunk_vec_11
                           ? (_trunk_way_T_14
                                ? {3'h4, ~trunk_vec_8}
                                : {3'h5, ~trunk_vec_10})
                           : trunk_vec_12 | trunk_vec_13
                               ? {3'h6, ~trunk_vec_12}
                               : {3'h7, ~trunk_vec_14})
          : replaceWay;
  reg               hit_s2;
  reg  [3:0]        way_s2;
  reg               metaAll_s2_0_dirty;
  reg  [1:0]        metaAll_s2_0_state;
  reg  [1:0]        metaAll_s2_0_clientStates_0;
  reg               metaAll_s2_0_prefetch;
  reg               metaAll_s2_1_dirty;
  reg  [1:0]        metaAll_s2_1_state;
  reg  [1:0]        metaAll_s2_1_clientStates_0;
  reg               metaAll_s2_1_prefetch;
  reg               metaAll_s2_2_dirty;
  reg  [1:0]        metaAll_s2_2_state;
  reg  [1:0]        metaAll_s2_2_clientStates_0;
  reg               metaAll_s2_2_prefetch;
  reg               metaAll_s2_3_dirty;
  reg  [1:0]        metaAll_s2_3_state;
  reg  [1:0]        metaAll_s2_3_clientStates_0;
  reg               metaAll_s2_3_prefetch;
  reg               metaAll_s2_4_dirty;
  reg  [1:0]        metaAll_s2_4_state;
  reg  [1:0]        metaAll_s2_4_clientStates_0;
  reg               metaAll_s2_4_prefetch;
  reg               metaAll_s2_5_dirty;
  reg  [1:0]        metaAll_s2_5_state;
  reg  [1:0]        metaAll_s2_5_clientStates_0;
  reg               metaAll_s2_5_prefetch;
  reg               metaAll_s2_6_dirty;
  reg  [1:0]        metaAll_s2_6_state;
  reg  [1:0]        metaAll_s2_6_clientStates_0;
  reg               metaAll_s2_6_prefetch;
  reg               metaAll_s2_7_dirty;
  reg  [1:0]        metaAll_s2_7_state;
  reg  [1:0]        metaAll_s2_7_clientStates_0;
  reg               metaAll_s2_7_prefetch;
  reg               metaAll_s2_8_dirty;
  reg  [1:0]        metaAll_s2_8_state;
  reg  [1:0]        metaAll_s2_8_clientStates_0;
  reg               metaAll_s2_8_prefetch;
  reg               metaAll_s2_9_dirty;
  reg  [1:0]        metaAll_s2_9_state;
  reg  [1:0]        metaAll_s2_9_clientStates_0;
  reg               metaAll_s2_9_prefetch;
  reg               metaAll_s2_10_dirty;
  reg  [1:0]        metaAll_s2_10_state;
  reg  [1:0]        metaAll_s2_10_clientStates_0;
  reg               metaAll_s2_10_prefetch;
  reg               metaAll_s2_11_dirty;
  reg  [1:0]        metaAll_s2_11_state;
  reg  [1:0]        metaAll_s2_11_clientStates_0;
  reg               metaAll_s2_11_prefetch;
  reg               metaAll_s2_12_dirty;
  reg  [1:0]        metaAll_s2_12_state;
  reg  [1:0]        metaAll_s2_12_clientStates_0;
  reg               metaAll_s2_12_prefetch;
  reg               metaAll_s2_13_dirty;
  reg  [1:0]        metaAll_s2_13_state;
  reg  [1:0]        metaAll_s2_13_clientStates_0;
  reg               metaAll_s2_13_prefetch;
  reg               metaAll_s2_14_dirty;
  reg  [1:0]        metaAll_s2_14_state;
  reg  [1:0]        metaAll_s2_14_clientStates_0;
  reg               metaAll_s2_14_prefetch;
  reg               metaAll_s2_15_dirty;
  reg  [1:0]        metaAll_s2_15_state;
  reg  [1:0]        metaAll_s2_15_clientStates_0;
  reg               metaAll_s2_15_prefetch;
  reg  [27:0]       tagAll_s2_0;
  reg  [27:0]       tagAll_s2_1;
  reg  [27:0]       tagAll_s2_2;
  reg  [27:0]       tagAll_s2_3;
  reg  [27:0]       tagAll_s2_4;
  reg  [27:0]       tagAll_s2_5;
  reg  [27:0]       tagAll_s2_6;
  reg  [27:0]       tagAll_s2_7;
  reg  [27:0]       tagAll_s2_8;
  reg  [27:0]       tagAll_s2_9;
  reg  [27:0]       tagAll_s2_10;
  reg  [27:0]       tagAll_s2_11;
  reg  [27:0]       tagAll_s2_12;
  reg  [27:0]       tagAll_s2_13;
  reg  [27:0]       tagAll_s2_14;
  reg  [27:0]       tagAll_s2_15;
  reg               errorAll_s2_0;
  reg               errorAll_s2_1;
  reg               errorAll_s2_2;
  reg               errorAll_s2_3;
  reg               errorAll_s2_4;
  reg               errorAll_s2_5;
  reg               errorAll_s2_6;
  reg               errorAll_s2_7;
  reg               errorAll_s2_8;
  reg               errorAll_s2_9;
  reg               errorAll_s2_10;
  reg               errorAll_s2_11;
  reg               errorAll_s2_12;
  reg               errorAll_s2_13;
  reg               errorAll_s2_14;
  reg               errorAll_s2_15;
  wire [15:0]       _GEN_2 =
    {{metaAll_s2_15_dirty},
     {metaAll_s2_14_dirty},
     {metaAll_s2_13_dirty},
     {metaAll_s2_12_dirty},
     {metaAll_s2_11_dirty},
     {metaAll_s2_10_dirty},
     {metaAll_s2_9_dirty},
     {metaAll_s2_8_dirty},
     {metaAll_s2_7_dirty},
     {metaAll_s2_6_dirty},
     {metaAll_s2_5_dirty},
     {metaAll_s2_4_dirty},
     {metaAll_s2_3_dirty},
     {metaAll_s2_2_dirty},
     {metaAll_s2_1_dirty},
     {metaAll_s2_0_dirty}};
  wire [15:0][1:0]  _GEN_3 =
    {{metaAll_s2_15_state},
     {metaAll_s2_14_state},
     {metaAll_s2_13_state},
     {metaAll_s2_12_state},
     {metaAll_s2_11_state},
     {metaAll_s2_10_state},
     {metaAll_s2_9_state},
     {metaAll_s2_8_state},
     {metaAll_s2_7_state},
     {metaAll_s2_6_state},
     {metaAll_s2_5_state},
     {metaAll_s2_4_state},
     {metaAll_s2_3_state},
     {metaAll_s2_2_state},
     {metaAll_s2_1_state},
     {metaAll_s2_0_state}};
  wire [15:0][1:0]  _GEN_4 =
    {{metaAll_s2_15_clientStates_0},
     {metaAll_s2_14_clientStates_0},
     {metaAll_s2_13_clientStates_0},
     {metaAll_s2_12_clientStates_0},
     {metaAll_s2_11_clientStates_0},
     {metaAll_s2_10_clientStates_0},
     {metaAll_s2_9_clientStates_0},
     {metaAll_s2_8_clientStates_0},
     {metaAll_s2_7_clientStates_0},
     {metaAll_s2_6_clientStates_0},
     {metaAll_s2_5_clientStates_0},
     {metaAll_s2_4_clientStates_0},
     {metaAll_s2_3_clientStates_0},
     {metaAll_s2_2_clientStates_0},
     {metaAll_s2_1_clientStates_0},
     {metaAll_s2_0_clientStates_0}};
  wire [15:0]       _GEN_5 =
    {{metaAll_s2_15_prefetch},
     {metaAll_s2_14_prefetch},
     {metaAll_s2_13_prefetch},
     {metaAll_s2_12_prefetch},
     {metaAll_s2_11_prefetch},
     {metaAll_s2_10_prefetch},
     {metaAll_s2_9_prefetch},
     {metaAll_s2_8_prefetch},
     {metaAll_s2_7_prefetch},
     {metaAll_s2_6_prefetch},
     {metaAll_s2_5_prefetch},
     {metaAll_s2_4_prefetch},
     {metaAll_s2_3_prefetch},
     {metaAll_s2_2_prefetch},
     {metaAll_s2_1_prefetch},
     {metaAll_s2_0_prefetch}};
  wire [15:0][27:0] _GEN_6 =
    {{tagAll_s2_15},
     {tagAll_s2_14},
     {tagAll_s2_13},
     {tagAll_s2_12},
     {tagAll_s2_11},
     {tagAll_s2_10},
     {tagAll_s2_9},
     {tagAll_s2_8},
     {tagAll_s2_7},
     {tagAll_s2_6},
     {tagAll_s2_5},
     {tagAll_s2_4},
     {tagAll_s2_3},
     {tagAll_s2_2},
     {tagAll_s2_1},
     {tagAll_s2_0}};
  wire [15:0]       _GEN_7 =
    {{errorAll_s2_15},
     {errorAll_s2_14},
     {errorAll_s2_13},
     {errorAll_s2_12},
     {errorAll_s2_11},
     {errorAll_s2_10},
     {errorAll_s2_9},
     {errorAll_s2_8},
     {errorAll_s2_7},
     {errorAll_s2_6},
     {errorAll_s2_5},
     {errorAll_s2_4},
     {errorAll_s2_3},
     {errorAll_s2_2},
     {errorAll_s2_1},
     {errorAll_s2_0}};
  wire              _GEN_8 = resetFinish & io_dir_w_bits_dir_dirty;
  wire [1:0]        _GEN_9 = resetFinish ? io_dir_w_bits_dir_state : 2'h0;
  wire [1:0]        _GEN_10 = resetFinish ? io_dir_w_bits_dir_clientStates_0 : 2'h0;
  wire              _GEN_11 = resetFinish & io_dir_w_bits_dir_prefetch;
  reg               resetMask;
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      resetFinish <= 1'h0;
      resetIdx <= 12'hFFF;
      masked_clock_clk_en <= 1'h0;
      replacer_wen <= 1'h0;
      reqValidReg <= 1'h0;
      repl_state_repl_state_hold_REG <= 1'h0;
      repl_state_repl_state_hold_r <= 15'h0;
      hit_s2 <= 1'h0;
      way_s2 <= 4'h0;
      resetMask <= 1'h0;
    end
    else begin
      resetFinish <= resetIdx == 12'h0 & resetMask | resetFinish;
      if (~resetFinish & resetMask)
        resetIdx <= 12'(resetIdx - 12'h1);
      masked_clock_clk_en <= ~masked_clock_clk_en;
      replacer_wen <=
        reqValidReg
        & (reqReg_replacerInfo_channel[2] & (&reqReg_replacerInfo_opcode)
           | reqReg_replacerInfo_channel[0] & reqReg_replacerInfo_opcode == 3'h5);
      reqValidReg <= reqValidReg_REG;
      repl_state_repl_state_hold_REG <= _metas_T;
      if (repl_state_repl_state_hold_REG)
        repl_state_repl_state_hold_r <= _repl_state_replacer_sram_io_r_resp_data_0;
      if (reqValidReg) begin
        hit_s2 <= |_hit_s1_T;
        way_s2 <= way_s1;
      end
      resetMask <= 1'(resetMask - 1'h1);
    end
  end // always @(posedge, posedge)
  wire [34:0]       _errorAll_s1_T =
    {_eccArray_io_r_resp_data_0, _tagArray_io_r_resp_data_0};
  wire [34:0]       _errorAll_s1_T_3 =
    {_eccArray_io_r_resp_data_1, _tagArray_io_r_resp_data_1};
  wire [34:0]       _errorAll_s1_T_6 =
    {_eccArray_io_r_resp_data_2, _tagArray_io_r_resp_data_2};
  wire [34:0]       _errorAll_s1_T_9 =
    {_eccArray_io_r_resp_data_3, _tagArray_io_r_resp_data_3};
  wire [34:0]       _errorAll_s1_T_12 =
    {_eccArray_io_r_resp_data_4, _tagArray_io_r_resp_data_4};
  wire [34:0]       _errorAll_s1_T_15 =
    {_eccArray_io_r_resp_data_5, _tagArray_io_r_resp_data_5};
  wire [34:0]       _errorAll_s1_T_18 =
    {_eccArray_io_r_resp_data_6, _tagArray_io_r_resp_data_6};
  wire [34:0]       _errorAll_s1_T_21 =
    {_eccArray_io_r_resp_data_7, _tagArray_io_r_resp_data_7};
  wire [34:0]       _errorAll_s1_T_24 =
    {_eccArray_io_r_resp_data_8, _tagArray_io_r_resp_data_8};
  wire [34:0]       _errorAll_s1_T_27 =
    {_eccArray_io_r_resp_data_9, _tagArray_io_r_resp_data_9};
  wire [34:0]       _errorAll_s1_T_30 =
    {_eccArray_io_r_resp_data_10, _tagArray_io_r_resp_data_10};
  wire [34:0]       _errorAll_s1_T_33 =
    {_eccArray_io_r_resp_data_11, _tagArray_io_r_resp_data_11};
  wire [34:0]       _errorAll_s1_T_36 =
    {_eccArray_io_r_resp_data_12, _tagArray_io_r_resp_data_12};
  wire [34:0]       _errorAll_s1_T_39 =
    {_eccArray_io_r_resp_data_13, _tagArray_io_r_resp_data_13};
  wire [34:0]       _errorAll_s1_T_42 =
    {_eccArray_io_r_resp_data_14, _tagArray_io_r_resp_data_14};
  wire [34:0]       _errorAll_s1_T_45 =
    {_eccArray_io_r_resp_data_15, _tagArray_io_r_resp_data_15};
  always @(posedge clock) begin
    if (_metas_T) begin
      reqReg_tag <= io_read_bits_tag;
      reqReg_set <= io_read_bits_set;
      reqReg_replacerInfo_channel <= io_read_bits_replacerInfo_channel;
      reqReg_replacerInfo_opcode <= io_read_bits_replacerInfo_opcode;
    end
    reqValidReg_REG <= _metas_T;
    repl_state_REG <=
      {~(way_s1[3]),
       way_s1[3]
         ? {~(way_s1[2]),
            way_s1[2]
              ? {~(way_s1[1]),
                 way_s1[1] ? ~(way_s1[0]) : repl_state[11],
                 way_s1[1] ? repl_state[10] : ~(way_s1[0])}
              : repl_state[12:10],
            way_s1[2]
              ? repl_state[9:7]
              : {~(way_s1[1]),
                 way_s1[1] ? ~(way_s1[0]) : repl_state[8],
                 way_s1[1] ? repl_state[7] : ~(way_s1[0])}}
         : repl_state[13:7],
       way_s1[3]
         ? repl_state[6:0]
         : {~(way_s1[2]),
            way_s1[2]
              ? {~(way_s1[1]),
                 way_s1[1] ? ~(way_s1[0]) : repl_state[4],
                 way_s1[1] ? repl_state[3] : ~(way_s1[0])}
              : repl_state[5:3],
            way_s1[2]
              ? repl_state[2:0]
              : {~(way_s1[1]),
                 way_s1[1] ? ~(way_s1[0]) : repl_state[1],
                 way_s1[1] ? repl_state[0] : ~(way_s1[0])}}};
    repl_state_REG_1 <= reqReg_set;
    if (reqValidReg) begin
      metaAll_s2_0_dirty <= _metaArray_io_r_resp_data_0_dirty;
      metaAll_s2_0_state <= _metaArray_io_r_resp_data_0_state;
      metaAll_s2_0_clientStates_0 <= _metaArray_io_r_resp_data_0_clientStates_0;
      metaAll_s2_0_prefetch <= _metaArray_io_r_resp_data_0_prefetch;
      metaAll_s2_1_dirty <= _metaArray_io_r_resp_data_1_dirty;
      metaAll_s2_1_state <= _metaArray_io_r_resp_data_1_state;
      metaAll_s2_1_clientStates_0 <= _metaArray_io_r_resp_data_1_clientStates_0;
      metaAll_s2_1_prefetch <= _metaArray_io_r_resp_data_1_prefetch;
      metaAll_s2_2_dirty <= _metaArray_io_r_resp_data_2_dirty;
      metaAll_s2_2_state <= _metaArray_io_r_resp_data_2_state;
      metaAll_s2_2_clientStates_0 <= _metaArray_io_r_resp_data_2_clientStates_0;
      metaAll_s2_2_prefetch <= _metaArray_io_r_resp_data_2_prefetch;
      metaAll_s2_3_dirty <= _metaArray_io_r_resp_data_3_dirty;
      metaAll_s2_3_state <= _metaArray_io_r_resp_data_3_state;
      metaAll_s2_3_clientStates_0 <= _metaArray_io_r_resp_data_3_clientStates_0;
      metaAll_s2_3_prefetch <= _metaArray_io_r_resp_data_3_prefetch;
      metaAll_s2_4_dirty <= _metaArray_io_r_resp_data_4_dirty;
      metaAll_s2_4_state <= _metaArray_io_r_resp_data_4_state;
      metaAll_s2_4_clientStates_0 <= _metaArray_io_r_resp_data_4_clientStates_0;
      metaAll_s2_4_prefetch <= _metaArray_io_r_resp_data_4_prefetch;
      metaAll_s2_5_dirty <= _metaArray_io_r_resp_data_5_dirty;
      metaAll_s2_5_state <= _metaArray_io_r_resp_data_5_state;
      metaAll_s2_5_clientStates_0 <= _metaArray_io_r_resp_data_5_clientStates_0;
      metaAll_s2_5_prefetch <= _metaArray_io_r_resp_data_5_prefetch;
      metaAll_s2_6_dirty <= _metaArray_io_r_resp_data_6_dirty;
      metaAll_s2_6_state <= _metaArray_io_r_resp_data_6_state;
      metaAll_s2_6_clientStates_0 <= _metaArray_io_r_resp_data_6_clientStates_0;
      metaAll_s2_6_prefetch <= _metaArray_io_r_resp_data_6_prefetch;
      metaAll_s2_7_dirty <= _metaArray_io_r_resp_data_7_dirty;
      metaAll_s2_7_state <= _metaArray_io_r_resp_data_7_state;
      metaAll_s2_7_clientStates_0 <= _metaArray_io_r_resp_data_7_clientStates_0;
      metaAll_s2_7_prefetch <= _metaArray_io_r_resp_data_7_prefetch;
      metaAll_s2_8_dirty <= _metaArray_io_r_resp_data_8_dirty;
      metaAll_s2_8_state <= _metaArray_io_r_resp_data_8_state;
      metaAll_s2_8_clientStates_0 <= _metaArray_io_r_resp_data_8_clientStates_0;
      metaAll_s2_8_prefetch <= _metaArray_io_r_resp_data_8_prefetch;
      metaAll_s2_9_dirty <= _metaArray_io_r_resp_data_9_dirty;
      metaAll_s2_9_state <= _metaArray_io_r_resp_data_9_state;
      metaAll_s2_9_clientStates_0 <= _metaArray_io_r_resp_data_9_clientStates_0;
      metaAll_s2_9_prefetch <= _metaArray_io_r_resp_data_9_prefetch;
      metaAll_s2_10_dirty <= _metaArray_io_r_resp_data_10_dirty;
      metaAll_s2_10_state <= _metaArray_io_r_resp_data_10_state;
      metaAll_s2_10_clientStates_0 <= _metaArray_io_r_resp_data_10_clientStates_0;
      metaAll_s2_10_prefetch <= _metaArray_io_r_resp_data_10_prefetch;
      metaAll_s2_11_dirty <= _metaArray_io_r_resp_data_11_dirty;
      metaAll_s2_11_state <= _metaArray_io_r_resp_data_11_state;
      metaAll_s2_11_clientStates_0 <= _metaArray_io_r_resp_data_11_clientStates_0;
      metaAll_s2_11_prefetch <= _metaArray_io_r_resp_data_11_prefetch;
      metaAll_s2_12_dirty <= _metaArray_io_r_resp_data_12_dirty;
      metaAll_s2_12_state <= _metaArray_io_r_resp_data_12_state;
      metaAll_s2_12_clientStates_0 <= _metaArray_io_r_resp_data_12_clientStates_0;
      metaAll_s2_12_prefetch <= _metaArray_io_r_resp_data_12_prefetch;
      metaAll_s2_13_dirty <= _metaArray_io_r_resp_data_13_dirty;
      metaAll_s2_13_state <= _metaArray_io_r_resp_data_13_state;
      metaAll_s2_13_clientStates_0 <= _metaArray_io_r_resp_data_13_clientStates_0;
      metaAll_s2_13_prefetch <= _metaArray_io_r_resp_data_13_prefetch;
      metaAll_s2_14_dirty <= _metaArray_io_r_resp_data_14_dirty;
      metaAll_s2_14_state <= _metaArray_io_r_resp_data_14_state;
      metaAll_s2_14_clientStates_0 <= _metaArray_io_r_resp_data_14_clientStates_0;
      metaAll_s2_14_prefetch <= _metaArray_io_r_resp_data_14_prefetch;
      metaAll_s2_15_dirty <= _metaArray_io_r_resp_data_15_dirty;
      metaAll_s2_15_state <= _metaArray_io_r_resp_data_15_state;
      metaAll_s2_15_clientStates_0 <= _metaArray_io_r_resp_data_15_clientStates_0;
      metaAll_s2_15_prefetch <= _metaArray_io_r_resp_data_15_prefetch;
      tagAll_s2_0 <= _tagArray_io_r_resp_data_0;
      tagAll_s2_1 <= _tagArray_io_r_resp_data_1;
      tagAll_s2_2 <= _tagArray_io_r_resp_data_2;
      tagAll_s2_3 <= _tagArray_io_r_resp_data_3;
      tagAll_s2_4 <= _tagArray_io_r_resp_data_4;
      tagAll_s2_5 <= _tagArray_io_r_resp_data_5;
      tagAll_s2_6 <= _tagArray_io_r_resp_data_6;
      tagAll_s2_7 <= _tagArray_io_r_resp_data_7;
      tagAll_s2_8 <= _tagArray_io_r_resp_data_8;
      tagAll_s2_9 <= _tagArray_io_r_resp_data_9;
      tagAll_s2_10 <= _tagArray_io_r_resp_data_10;
      tagAll_s2_11 <= _tagArray_io_r_resp_data_11;
      tagAll_s2_12 <= _tagArray_io_r_resp_data_12;
      tagAll_s2_13 <= _tagArray_io_r_resp_data_13;
      tagAll_s2_14 <= _tagArray_io_r_resp_data_14;
      tagAll_s2_15 <= _tagArray_io_r_resp_data_15;
      errorAll_s2_0 <=
        ^_errorAll_s1_T | ~(^_errorAll_s1_T)
        & (|{^({_eccArray_io_r_resp_data_0[5:0], _tagArray_io_r_resp_data_0}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_0[4:0], _tagArray_io_r_resp_data_0}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_0[3:0], _tagArray_io_r_resp_data_0}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_0[2:0], _tagArray_io_r_resp_data_0}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_0[1:0], _tagArray_io_r_resp_data_0}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_0[0], _tagArray_io_r_resp_data_0}
               & 29'h16AAAD5B)});
      errorAll_s2_1 <=
        ^_errorAll_s1_T_3 | ~(^_errorAll_s1_T_3)
        & (|{^({_eccArray_io_r_resp_data_1[5:0], _tagArray_io_r_resp_data_1}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_1[4:0], _tagArray_io_r_resp_data_1}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_1[3:0], _tagArray_io_r_resp_data_1}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_1[2:0], _tagArray_io_r_resp_data_1}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_1[1:0], _tagArray_io_r_resp_data_1}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_1[0], _tagArray_io_r_resp_data_1}
               & 29'h16AAAD5B)});
      errorAll_s2_2 <=
        ^_errorAll_s1_T_6 | ~(^_errorAll_s1_T_6)
        & (|{^({_eccArray_io_r_resp_data_2[5:0], _tagArray_io_r_resp_data_2}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_2[4:0], _tagArray_io_r_resp_data_2}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_2[3:0], _tagArray_io_r_resp_data_2}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_2[2:0], _tagArray_io_r_resp_data_2}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_2[1:0], _tagArray_io_r_resp_data_2}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_2[0], _tagArray_io_r_resp_data_2}
               & 29'h16AAAD5B)});
      errorAll_s2_3 <=
        ^_errorAll_s1_T_9 | ~(^_errorAll_s1_T_9)
        & (|{^({_eccArray_io_r_resp_data_3[5:0], _tagArray_io_r_resp_data_3}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_3[4:0], _tagArray_io_r_resp_data_3}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_3[3:0], _tagArray_io_r_resp_data_3}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_3[2:0], _tagArray_io_r_resp_data_3}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_3[1:0], _tagArray_io_r_resp_data_3}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_3[0], _tagArray_io_r_resp_data_3}
               & 29'h16AAAD5B)});
      errorAll_s2_4 <=
        ^_errorAll_s1_T_12 | ~(^_errorAll_s1_T_12)
        & (|{^({_eccArray_io_r_resp_data_4[5:0], _tagArray_io_r_resp_data_4}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_4[4:0], _tagArray_io_r_resp_data_4}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_4[3:0], _tagArray_io_r_resp_data_4}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_4[2:0], _tagArray_io_r_resp_data_4}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_4[1:0], _tagArray_io_r_resp_data_4}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_4[0], _tagArray_io_r_resp_data_4}
               & 29'h16AAAD5B)});
      errorAll_s2_5 <=
        ^_errorAll_s1_T_15 | ~(^_errorAll_s1_T_15)
        & (|{^({_eccArray_io_r_resp_data_5[5:0], _tagArray_io_r_resp_data_5}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_5[4:0], _tagArray_io_r_resp_data_5}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_5[3:0], _tagArray_io_r_resp_data_5}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_5[2:0], _tagArray_io_r_resp_data_5}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_5[1:0], _tagArray_io_r_resp_data_5}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_5[0], _tagArray_io_r_resp_data_5}
               & 29'h16AAAD5B)});
      errorAll_s2_6 <=
        ^_errorAll_s1_T_18 | ~(^_errorAll_s1_T_18)
        & (|{^({_eccArray_io_r_resp_data_6[5:0], _tagArray_io_r_resp_data_6}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_6[4:0], _tagArray_io_r_resp_data_6}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_6[3:0], _tagArray_io_r_resp_data_6}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_6[2:0], _tagArray_io_r_resp_data_6}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_6[1:0], _tagArray_io_r_resp_data_6}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_6[0], _tagArray_io_r_resp_data_6}
               & 29'h16AAAD5B)});
      errorAll_s2_7 <=
        ^_errorAll_s1_T_21 | ~(^_errorAll_s1_T_21)
        & (|{^({_eccArray_io_r_resp_data_7[5:0], _tagArray_io_r_resp_data_7}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_7[4:0], _tagArray_io_r_resp_data_7}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_7[3:0], _tagArray_io_r_resp_data_7}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_7[2:0], _tagArray_io_r_resp_data_7}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_7[1:0], _tagArray_io_r_resp_data_7}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_7[0], _tagArray_io_r_resp_data_7}
               & 29'h16AAAD5B)});
      errorAll_s2_8 <=
        ^_errorAll_s1_T_24 | ~(^_errorAll_s1_T_24)
        & (|{^({_eccArray_io_r_resp_data_8[5:0], _tagArray_io_r_resp_data_8}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_8[4:0], _tagArray_io_r_resp_data_8}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_8[3:0], _tagArray_io_r_resp_data_8}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_8[2:0], _tagArray_io_r_resp_data_8}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_8[1:0], _tagArray_io_r_resp_data_8}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_8[0], _tagArray_io_r_resp_data_8}
               & 29'h16AAAD5B)});
      errorAll_s2_9 <=
        ^_errorAll_s1_T_27 | ~(^_errorAll_s1_T_27)
        & (|{^({_eccArray_io_r_resp_data_9[5:0], _tagArray_io_r_resp_data_9}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_9[4:0], _tagArray_io_r_resp_data_9}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_9[3:0], _tagArray_io_r_resp_data_9}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_9[2:0], _tagArray_io_r_resp_data_9}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_9[1:0], _tagArray_io_r_resp_data_9}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_9[0], _tagArray_io_r_resp_data_9}
               & 29'h16AAAD5B)});
      errorAll_s2_10 <=
        ^_errorAll_s1_T_30 | ~(^_errorAll_s1_T_30)
        & (|{^({_eccArray_io_r_resp_data_10[5:0], _tagArray_io_r_resp_data_10}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_10[4:0], _tagArray_io_r_resp_data_10}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_10[3:0], _tagArray_io_r_resp_data_10}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_10[2:0], _tagArray_io_r_resp_data_10}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_10[1:0], _tagArray_io_r_resp_data_10}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_10[0], _tagArray_io_r_resp_data_10}
               & 29'h16AAAD5B)});
      errorAll_s2_11 <=
        ^_errorAll_s1_T_33 | ~(^_errorAll_s1_T_33)
        & (|{^({_eccArray_io_r_resp_data_11[5:0], _tagArray_io_r_resp_data_11}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_11[4:0], _tagArray_io_r_resp_data_11}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_11[3:0], _tagArray_io_r_resp_data_11}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_11[2:0], _tagArray_io_r_resp_data_11}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_11[1:0], _tagArray_io_r_resp_data_11}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_11[0], _tagArray_io_r_resp_data_11}
               & 29'h16AAAD5B)});
      errorAll_s2_12 <=
        ^_errorAll_s1_T_36 | ~(^_errorAll_s1_T_36)
        & (|{^({_eccArray_io_r_resp_data_12[5:0], _tagArray_io_r_resp_data_12}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_12[4:0], _tagArray_io_r_resp_data_12}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_12[3:0], _tagArray_io_r_resp_data_12}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_12[2:0], _tagArray_io_r_resp_data_12}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_12[1:0], _tagArray_io_r_resp_data_12}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_12[0], _tagArray_io_r_resp_data_12}
               & 29'h16AAAD5B)});
      errorAll_s2_13 <=
        ^_errorAll_s1_T_39 | ~(^_errorAll_s1_T_39)
        & (|{^({_eccArray_io_r_resp_data_13[5:0], _tagArray_io_r_resp_data_13}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_13[4:0], _tagArray_io_r_resp_data_13}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_13[3:0], _tagArray_io_r_resp_data_13}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_13[2:0], _tagArray_io_r_resp_data_13}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_13[1:0], _tagArray_io_r_resp_data_13}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_13[0], _tagArray_io_r_resp_data_13}
               & 29'h16AAAD5B)});
      errorAll_s2_14 <=
        ^_errorAll_s1_T_42 | ~(^_errorAll_s1_T_42)
        & (|{^({_eccArray_io_r_resp_data_14[5:0], _tagArray_io_r_resp_data_14}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_14[4:0], _tagArray_io_r_resp_data_14}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_14[3:0], _tagArray_io_r_resp_data_14}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_14[2:0], _tagArray_io_r_resp_data_14}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_14[1:0], _tagArray_io_r_resp_data_14}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_14[0], _tagArray_io_r_resp_data_14}
               & 29'h16AAAD5B)});
      errorAll_s2_15 <=
        ^_errorAll_s1_T_45 | ~(^_errorAll_s1_T_45)
        & (|{^({_eccArray_io_r_resp_data_15[5:0], _tagArray_io_r_resp_data_15}
               & 34'h20C000000),
             ^({_eccArray_io_r_resp_data_15[4:0], _tagArray_io_r_resp_data_15}
               & 33'h103FFF800),
             ^({_eccArray_io_r_resp_data_15[3:0], _tagArray_io_r_resp_data_15}
               & 32'h83FC07F0),
             ^({_eccArray_io_r_resp_data_15[2:0], _tagArray_io_r_resp_data_15}
               & 31'h43C3C78E),
             ^({_eccArray_io_r_resp_data_15[1:0], _tagArray_io_r_resp_data_15}
               & 30'h2B33366D),
             ^({_eccArray_io_r_resp_data_15[0], _tagArray_io_r_resp_data_15}
               & 29'h16AAAD5B)});
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:21];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [4:0] i = 5'h0; i < 5'h16; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        resetFinish = _RANDOM[5'h0][0];
        resetIdx = _RANDOM[5'h0][12:1];
        masked_clock_clk_en = _RANDOM[5'h0][13];
        replacer_wen = _RANDOM[5'h0][14];
        reqReg_tag = {_RANDOM[5'h0][31:15], _RANDOM[5'h1][10:0]};
        reqReg_set = _RANDOM[5'h1][22:11];
        reqReg_replacerInfo_channel = _RANDOM[5'h1][25:23];
        reqReg_replacerInfo_opcode = _RANDOM[5'h1][28:26];
        reqValidReg = _RANDOM[5'h2][7];
        reqValidReg_REG = _RANDOM[5'h2][8];
        repl_state_repl_state_hold_REG = _RANDOM[5'h2][24];
        repl_state_repl_state_hold_r = {_RANDOM[5'h2][31:25], _RANDOM[5'h3][7:0]};
        repl_state_REG = _RANDOM[5'h3][22:8];
        repl_state_REG_1 = {_RANDOM[5'h3][31:23], _RANDOM[5'h4][2:0]};
        hit_s2 = _RANDOM[5'h4][3];
        way_s2 = _RANDOM[5'h4][7:4];
        metaAll_s2_0_dirty = _RANDOM[5'h4][8];
        metaAll_s2_0_state = _RANDOM[5'h4][10:9];
        metaAll_s2_0_clientStates_0 = _RANDOM[5'h4][12:11];
        metaAll_s2_0_prefetch = _RANDOM[5'h4][13];
        metaAll_s2_1_dirty = _RANDOM[5'h4][14];
        metaAll_s2_1_state = _RANDOM[5'h4][16:15];
        metaAll_s2_1_clientStates_0 = _RANDOM[5'h4][18:17];
        metaAll_s2_1_prefetch = _RANDOM[5'h4][19];
        metaAll_s2_2_dirty = _RANDOM[5'h4][20];
        metaAll_s2_2_state = _RANDOM[5'h4][22:21];
        metaAll_s2_2_clientStates_0 = _RANDOM[5'h4][24:23];
        metaAll_s2_2_prefetch = _RANDOM[5'h4][25];
        metaAll_s2_3_dirty = _RANDOM[5'h4][26];
        metaAll_s2_3_state = _RANDOM[5'h4][28:27];
        metaAll_s2_3_clientStates_0 = _RANDOM[5'h4][30:29];
        metaAll_s2_3_prefetch = _RANDOM[5'h4][31];
        metaAll_s2_4_dirty = _RANDOM[5'h5][0];
        metaAll_s2_4_state = _RANDOM[5'h5][2:1];
        metaAll_s2_4_clientStates_0 = _RANDOM[5'h5][4:3];
        metaAll_s2_4_prefetch = _RANDOM[5'h5][5];
        metaAll_s2_5_dirty = _RANDOM[5'h5][6];
        metaAll_s2_5_state = _RANDOM[5'h5][8:7];
        metaAll_s2_5_clientStates_0 = _RANDOM[5'h5][10:9];
        metaAll_s2_5_prefetch = _RANDOM[5'h5][11];
        metaAll_s2_6_dirty = _RANDOM[5'h5][12];
        metaAll_s2_6_state = _RANDOM[5'h5][14:13];
        metaAll_s2_6_clientStates_0 = _RANDOM[5'h5][16:15];
        metaAll_s2_6_prefetch = _RANDOM[5'h5][17];
        metaAll_s2_7_dirty = _RANDOM[5'h5][18];
        metaAll_s2_7_state = _RANDOM[5'h5][20:19];
        metaAll_s2_7_clientStates_0 = _RANDOM[5'h5][22:21];
        metaAll_s2_7_prefetch = _RANDOM[5'h5][23];
        metaAll_s2_8_dirty = _RANDOM[5'h5][24];
        metaAll_s2_8_state = _RANDOM[5'h5][26:25];
        metaAll_s2_8_clientStates_0 = _RANDOM[5'h5][28:27];
        metaAll_s2_8_prefetch = _RANDOM[5'h5][29];
        metaAll_s2_9_dirty = _RANDOM[5'h5][30];
        metaAll_s2_9_state = {_RANDOM[5'h5][31], _RANDOM[5'h6][0]};
        metaAll_s2_9_clientStates_0 = _RANDOM[5'h6][2:1];
        metaAll_s2_9_prefetch = _RANDOM[5'h6][3];
        metaAll_s2_10_dirty = _RANDOM[5'h6][4];
        metaAll_s2_10_state = _RANDOM[5'h6][6:5];
        metaAll_s2_10_clientStates_0 = _RANDOM[5'h6][8:7];
        metaAll_s2_10_prefetch = _RANDOM[5'h6][9];
        metaAll_s2_11_dirty = _RANDOM[5'h6][10];
        metaAll_s2_11_state = _RANDOM[5'h6][12:11];
        metaAll_s2_11_clientStates_0 = _RANDOM[5'h6][14:13];
        metaAll_s2_11_prefetch = _RANDOM[5'h6][15];
        metaAll_s2_12_dirty = _RANDOM[5'h6][16];
        metaAll_s2_12_state = _RANDOM[5'h6][18:17];
        metaAll_s2_12_clientStates_0 = _RANDOM[5'h6][20:19];
        metaAll_s2_12_prefetch = _RANDOM[5'h6][21];
        metaAll_s2_13_dirty = _RANDOM[5'h6][22];
        metaAll_s2_13_state = _RANDOM[5'h6][24:23];
        metaAll_s2_13_clientStates_0 = _RANDOM[5'h6][26:25];
        metaAll_s2_13_prefetch = _RANDOM[5'h6][27];
        metaAll_s2_14_dirty = _RANDOM[5'h6][28];
        metaAll_s2_14_state = _RANDOM[5'h6][30:29];
        metaAll_s2_14_clientStates_0 = {_RANDOM[5'h6][31], _RANDOM[5'h7][0]};
        metaAll_s2_14_prefetch = _RANDOM[5'h7][1];
        metaAll_s2_15_dirty = _RANDOM[5'h7][2];
        metaAll_s2_15_state = _RANDOM[5'h7][4:3];
        metaAll_s2_15_clientStates_0 = _RANDOM[5'h7][6:5];
        metaAll_s2_15_prefetch = _RANDOM[5'h7][7];
        tagAll_s2_0 = {_RANDOM[5'h7][31:8], _RANDOM[5'h8][3:0]};
        tagAll_s2_1 = _RANDOM[5'h8][31:4];
        tagAll_s2_2 = _RANDOM[5'h9][27:0];
        tagAll_s2_3 = {_RANDOM[5'h9][31:28], _RANDOM[5'hA][23:0]};
        tagAll_s2_4 = {_RANDOM[5'hA][31:24], _RANDOM[5'hB][19:0]};
        tagAll_s2_5 = {_RANDOM[5'hB][31:20], _RANDOM[5'hC][15:0]};
        tagAll_s2_6 = {_RANDOM[5'hC][31:16], _RANDOM[5'hD][11:0]};
        tagAll_s2_7 = {_RANDOM[5'hD][31:12], _RANDOM[5'hE][7:0]};
        tagAll_s2_8 = {_RANDOM[5'hE][31:8], _RANDOM[5'hF][3:0]};
        tagAll_s2_9 = _RANDOM[5'hF][31:4];
        tagAll_s2_10 = _RANDOM[5'h10][27:0];
        tagAll_s2_11 = {_RANDOM[5'h10][31:28], _RANDOM[5'h11][23:0]};
        tagAll_s2_12 = {_RANDOM[5'h11][31:24], _RANDOM[5'h12][19:0]};
        tagAll_s2_13 = {_RANDOM[5'h12][31:20], _RANDOM[5'h13][15:0]};
        tagAll_s2_14 = {_RANDOM[5'h13][31:16], _RANDOM[5'h14][11:0]};
        tagAll_s2_15 = {_RANDOM[5'h14][31:12], _RANDOM[5'h15][7:0]};
        errorAll_s2_0 = _RANDOM[5'h15][8];
        errorAll_s2_1 = _RANDOM[5'h15][9];
        errorAll_s2_2 = _RANDOM[5'h15][10];
        errorAll_s2_3 = _RANDOM[5'h15][11];
        errorAll_s2_4 = _RANDOM[5'h15][12];
        errorAll_s2_5 = _RANDOM[5'h15][13];
        errorAll_s2_6 = _RANDOM[5'h15][14];
        errorAll_s2_7 = _RANDOM[5'h15][15];
        errorAll_s2_8 = _RANDOM[5'h15][16];
        errorAll_s2_9 = _RANDOM[5'h15][17];
        errorAll_s2_10 = _RANDOM[5'h15][18];
        errorAll_s2_11 = _RANDOM[5'h15][19];
        errorAll_s2_12 = _RANDOM[5'h15][20];
        errorAll_s2_13 = _RANDOM[5'h15][21];
        errorAll_s2_14 = _RANDOM[5'h15][22];
        errorAll_s2_15 = _RANDOM[5'h15][23];
        resetMask = _RANDOM[5'h15][24];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        resetFinish = 1'h0;
        resetIdx = 12'hFFF;
        masked_clock_clk_en = 1'h0;
        replacer_wen = 1'h0;
        reqValidReg = 1'h0;
        repl_state_repl_state_hold_REG = 1'h0;
        repl_state_repl_state_hold_r = 15'h0;
        hit_s2 = 1'h0;
        way_s2 = 4'h0;
        resetMask = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  ClkDiv2SRAMTemplate_43 metaArray (
    .clock                                (_ClockGate_Q),
    .io_r_req_valid                       (_metas_T),
    .io_r_req_bits_setIdx                 (io_read_bits_set),
    .io_r_resp_data_0_dirty               (_metaArray_io_r_resp_data_0_dirty),
    .io_r_resp_data_0_state               (_metaArray_io_r_resp_data_0_state),
    .io_r_resp_data_0_clientStates_0      (_metaArray_io_r_resp_data_0_clientStates_0),
    .io_r_resp_data_0_prefetch            (_metaArray_io_r_resp_data_0_prefetch),
    .io_r_resp_data_1_dirty               (_metaArray_io_r_resp_data_1_dirty),
    .io_r_resp_data_1_state               (_metaArray_io_r_resp_data_1_state),
    .io_r_resp_data_1_clientStates_0      (_metaArray_io_r_resp_data_1_clientStates_0),
    .io_r_resp_data_1_prefetch            (_metaArray_io_r_resp_data_1_prefetch),
    .io_r_resp_data_2_dirty               (_metaArray_io_r_resp_data_2_dirty),
    .io_r_resp_data_2_state               (_metaArray_io_r_resp_data_2_state),
    .io_r_resp_data_2_clientStates_0      (_metaArray_io_r_resp_data_2_clientStates_0),
    .io_r_resp_data_2_prefetch            (_metaArray_io_r_resp_data_2_prefetch),
    .io_r_resp_data_3_dirty               (_metaArray_io_r_resp_data_3_dirty),
    .io_r_resp_data_3_state               (_metaArray_io_r_resp_data_3_state),
    .io_r_resp_data_3_clientStates_0      (_metaArray_io_r_resp_data_3_clientStates_0),
    .io_r_resp_data_3_prefetch            (_metaArray_io_r_resp_data_3_prefetch),
    .io_r_resp_data_4_dirty               (_metaArray_io_r_resp_data_4_dirty),
    .io_r_resp_data_4_state               (_metaArray_io_r_resp_data_4_state),
    .io_r_resp_data_4_clientStates_0      (_metaArray_io_r_resp_data_4_clientStates_0),
    .io_r_resp_data_4_prefetch            (_metaArray_io_r_resp_data_4_prefetch),
    .io_r_resp_data_5_dirty               (_metaArray_io_r_resp_data_5_dirty),
    .io_r_resp_data_5_state               (_metaArray_io_r_resp_data_5_state),
    .io_r_resp_data_5_clientStates_0      (_metaArray_io_r_resp_data_5_clientStates_0),
    .io_r_resp_data_5_prefetch            (_metaArray_io_r_resp_data_5_prefetch),
    .io_r_resp_data_6_dirty               (_metaArray_io_r_resp_data_6_dirty),
    .io_r_resp_data_6_state               (_metaArray_io_r_resp_data_6_state),
    .io_r_resp_data_6_clientStates_0      (_metaArray_io_r_resp_data_6_clientStates_0),
    .io_r_resp_data_6_prefetch            (_metaArray_io_r_resp_data_6_prefetch),
    .io_r_resp_data_7_dirty               (_metaArray_io_r_resp_data_7_dirty),
    .io_r_resp_data_7_state               (_metaArray_io_r_resp_data_7_state),
    .io_r_resp_data_7_clientStates_0      (_metaArray_io_r_resp_data_7_clientStates_0),
    .io_r_resp_data_7_prefetch            (_metaArray_io_r_resp_data_7_prefetch),
    .io_r_resp_data_8_dirty               (_metaArray_io_r_resp_data_8_dirty),
    .io_r_resp_data_8_state               (_metaArray_io_r_resp_data_8_state),
    .io_r_resp_data_8_clientStates_0      (_metaArray_io_r_resp_data_8_clientStates_0),
    .io_r_resp_data_8_prefetch            (_metaArray_io_r_resp_data_8_prefetch),
    .io_r_resp_data_9_dirty               (_metaArray_io_r_resp_data_9_dirty),
    .io_r_resp_data_9_state               (_metaArray_io_r_resp_data_9_state),
    .io_r_resp_data_9_clientStates_0      (_metaArray_io_r_resp_data_9_clientStates_0),
    .io_r_resp_data_9_prefetch            (_metaArray_io_r_resp_data_9_prefetch),
    .io_r_resp_data_10_dirty              (_metaArray_io_r_resp_data_10_dirty),
    .io_r_resp_data_10_state              (_metaArray_io_r_resp_data_10_state),
    .io_r_resp_data_10_clientStates_0     (_metaArray_io_r_resp_data_10_clientStates_0),
    .io_r_resp_data_10_prefetch           (_metaArray_io_r_resp_data_10_prefetch),
    .io_r_resp_data_11_dirty              (_metaArray_io_r_resp_data_11_dirty),
    .io_r_resp_data_11_state              (_metaArray_io_r_resp_data_11_state),
    .io_r_resp_data_11_clientStates_0     (_metaArray_io_r_resp_data_11_clientStates_0),
    .io_r_resp_data_11_prefetch           (_metaArray_io_r_resp_data_11_prefetch),
    .io_r_resp_data_12_dirty              (_metaArray_io_r_resp_data_12_dirty),
    .io_r_resp_data_12_state              (_metaArray_io_r_resp_data_12_state),
    .io_r_resp_data_12_clientStates_0     (_metaArray_io_r_resp_data_12_clientStates_0),
    .io_r_resp_data_12_prefetch           (_metaArray_io_r_resp_data_12_prefetch),
    .io_r_resp_data_13_dirty              (_metaArray_io_r_resp_data_13_dirty),
    .io_r_resp_data_13_state              (_metaArray_io_r_resp_data_13_state),
    .io_r_resp_data_13_clientStates_0     (_metaArray_io_r_resp_data_13_clientStates_0),
    .io_r_resp_data_13_prefetch           (_metaArray_io_r_resp_data_13_prefetch),
    .io_r_resp_data_14_dirty              (_metaArray_io_r_resp_data_14_dirty),
    .io_r_resp_data_14_state              (_metaArray_io_r_resp_data_14_state),
    .io_r_resp_data_14_clientStates_0     (_metaArray_io_r_resp_data_14_clientStates_0),
    .io_r_resp_data_14_prefetch           (_metaArray_io_r_resp_data_14_prefetch),
    .io_r_resp_data_15_dirty              (_metaArray_io_r_resp_data_15_dirty),
    .io_r_resp_data_15_state              (_metaArray_io_r_resp_data_15_state),
    .io_r_resp_data_15_clientStates_0     (_metaArray_io_r_resp_data_15_clientStates_0),
    .io_r_resp_data_15_prefetch           (_metaArray_io_r_resp_data_15_prefetch),
    .io_w_req_valid                       (~resetFinish | io_dir_w_valid),
    .io_w_req_bits_setIdx                 (resetFinish ? io_dir_w_bits_set : resetIdx),
    .io_w_req_bits_data_0_dirty           (_GEN_8),
    .io_w_req_bits_data_0_state           (_GEN_9),
    .io_w_req_bits_data_0_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_0_prefetch        (_GEN_11),
    .io_w_req_bits_data_1_dirty           (_GEN_8),
    .io_w_req_bits_data_1_state           (_GEN_9),
    .io_w_req_bits_data_1_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_1_prefetch        (_GEN_11),
    .io_w_req_bits_data_2_dirty           (_GEN_8),
    .io_w_req_bits_data_2_state           (_GEN_9),
    .io_w_req_bits_data_2_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_2_prefetch        (_GEN_11),
    .io_w_req_bits_data_3_dirty           (_GEN_8),
    .io_w_req_bits_data_3_state           (_GEN_9),
    .io_w_req_bits_data_3_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_3_prefetch        (_GEN_11),
    .io_w_req_bits_data_4_dirty           (_GEN_8),
    .io_w_req_bits_data_4_state           (_GEN_9),
    .io_w_req_bits_data_4_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_4_prefetch        (_GEN_11),
    .io_w_req_bits_data_5_dirty           (_GEN_8),
    .io_w_req_bits_data_5_state           (_GEN_9),
    .io_w_req_bits_data_5_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_5_prefetch        (_GEN_11),
    .io_w_req_bits_data_6_dirty           (_GEN_8),
    .io_w_req_bits_data_6_state           (_GEN_9),
    .io_w_req_bits_data_6_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_6_prefetch        (_GEN_11),
    .io_w_req_bits_data_7_dirty           (_GEN_8),
    .io_w_req_bits_data_7_state           (_GEN_9),
    .io_w_req_bits_data_7_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_7_prefetch        (_GEN_11),
    .io_w_req_bits_data_8_dirty           (_GEN_8),
    .io_w_req_bits_data_8_state           (_GEN_9),
    .io_w_req_bits_data_8_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_8_prefetch        (_GEN_11),
    .io_w_req_bits_data_9_dirty           (_GEN_8),
    .io_w_req_bits_data_9_state           (_GEN_9),
    .io_w_req_bits_data_9_clientStates_0  (_GEN_10),
    .io_w_req_bits_data_9_prefetch        (_GEN_11),
    .io_w_req_bits_data_10_dirty          (_GEN_8),
    .io_w_req_bits_data_10_state          (_GEN_9),
    .io_w_req_bits_data_10_clientStates_0 (_GEN_10),
    .io_w_req_bits_data_10_prefetch       (_GEN_11),
    .io_w_req_bits_data_11_dirty          (_GEN_8),
    .io_w_req_bits_data_11_state          (_GEN_9),
    .io_w_req_bits_data_11_clientStates_0 (_GEN_10),
    .io_w_req_bits_data_11_prefetch       (_GEN_11),
    .io_w_req_bits_data_12_dirty          (_GEN_8),
    .io_w_req_bits_data_12_state          (_GEN_9),
    .io_w_req_bits_data_12_clientStates_0 (_GEN_10),
    .io_w_req_bits_data_12_prefetch       (_GEN_11),
    .io_w_req_bits_data_13_dirty          (_GEN_8),
    .io_w_req_bits_data_13_state          (_GEN_9),
    .io_w_req_bits_data_13_clientStates_0 (_GEN_10),
    .io_w_req_bits_data_13_prefetch       (_GEN_11),
    .io_w_req_bits_data_14_dirty          (_GEN_8),
    .io_w_req_bits_data_14_state          (_GEN_9),
    .io_w_req_bits_data_14_clientStates_0 (_GEN_10),
    .io_w_req_bits_data_14_prefetch       (_GEN_11),
    .io_w_req_bits_data_15_dirty          (_GEN_8),
    .io_w_req_bits_data_15_state          (_GEN_9),
    .io_w_req_bits_data_15_clientStates_0 (_GEN_10),
    .io_w_req_bits_data_15_prefetch       (_GEN_11),
    .io_w_req_bits_waymask
      (resetFinish ? 16'h1 << io_dir_w_bits_way : 16'hFFFF)
  );
  ClockGate ClockGate (
    .TE (1'h0),
    .E  (masked_clock_clk_en),
    .CK (clock),
    .Q  (_ClockGate_Q)
  );
  ClkDiv2SRAMTemplate_44 tagArray (
    .clock                 (_ClockGate_Q),
    .io_r_req_valid        (_metas_T),
    .io_r_req_bits_setIdx  (io_read_bits_set),
    .io_r_resp_data_0      (_tagArray_io_r_resp_data_0),
    .io_r_resp_data_1      (_tagArray_io_r_resp_data_1),
    .io_r_resp_data_2      (_tagArray_io_r_resp_data_2),
    .io_r_resp_data_3      (_tagArray_io_r_resp_data_3),
    .io_r_resp_data_4      (_tagArray_io_r_resp_data_4),
    .io_r_resp_data_5      (_tagArray_io_r_resp_data_5),
    .io_r_resp_data_6      (_tagArray_io_r_resp_data_6),
    .io_r_resp_data_7      (_tagArray_io_r_resp_data_7),
    .io_r_resp_data_8      (_tagArray_io_r_resp_data_8),
    .io_r_resp_data_9      (_tagArray_io_r_resp_data_9),
    .io_r_resp_data_10     (_tagArray_io_r_resp_data_10),
    .io_r_resp_data_11     (_tagArray_io_r_resp_data_11),
    .io_r_resp_data_12     (_tagArray_io_r_resp_data_12),
    .io_r_resp_data_13     (_tagArray_io_r_resp_data_13),
    .io_r_resp_data_14     (_tagArray_io_r_resp_data_14),
    .io_r_resp_data_15     (_tagArray_io_r_resp_data_15),
    .io_w_req_valid        (io_tag_w_valid),
    .io_w_req_bits_setIdx  (io_tag_w_bits_set),
    .io_w_req_bits_data_0  (io_tag_w_bits_tag),
    .io_w_req_bits_data_1  (io_tag_w_bits_tag),
    .io_w_req_bits_data_2  (io_tag_w_bits_tag),
    .io_w_req_bits_data_3  (io_tag_w_bits_tag),
    .io_w_req_bits_data_4  (io_tag_w_bits_tag),
    .io_w_req_bits_data_5  (io_tag_w_bits_tag),
    .io_w_req_bits_data_6  (io_tag_w_bits_tag),
    .io_w_req_bits_data_7  (io_tag_w_bits_tag),
    .io_w_req_bits_data_8  (io_tag_w_bits_tag),
    .io_w_req_bits_data_9  (io_tag_w_bits_tag),
    .io_w_req_bits_data_10 (io_tag_w_bits_tag),
    .io_w_req_bits_data_11 (io_tag_w_bits_tag),
    .io_w_req_bits_data_12 (io_tag_w_bits_tag),
    .io_w_req_bits_data_13 (io_tag_w_bits_tag),
    .io_w_req_bits_data_14 (io_tag_w_bits_tag),
    .io_w_req_bits_data_15 (io_tag_w_bits_tag),
    .io_w_req_bits_waymask (_GEN_0)
  );
  ClkDiv2SRAMTemplate_45 eccArray (
    .clock                 (_ClockGate_Q),
    .io_r_req_valid        (_metas_T),
    .io_r_req_bits_setIdx  (io_read_bits_set),
    .io_r_resp_data_0      (_eccArray_io_r_resp_data_0),
    .io_r_resp_data_1      (_eccArray_io_r_resp_data_1),
    .io_r_resp_data_2      (_eccArray_io_r_resp_data_2),
    .io_r_resp_data_3      (_eccArray_io_r_resp_data_3),
    .io_r_resp_data_4      (_eccArray_io_r_resp_data_4),
    .io_r_resp_data_5      (_eccArray_io_r_resp_data_5),
    .io_r_resp_data_6      (_eccArray_io_r_resp_data_6),
    .io_r_resp_data_7      (_eccArray_io_r_resp_data_7),
    .io_r_resp_data_8      (_eccArray_io_r_resp_data_8),
    .io_r_resp_data_9      (_eccArray_io_r_resp_data_9),
    .io_r_resp_data_10     (_eccArray_io_r_resp_data_10),
    .io_r_resp_data_11     (_eccArray_io_r_resp_data_11),
    .io_r_resp_data_12     (_eccArray_io_r_resp_data_12),
    .io_r_resp_data_13     (_eccArray_io_r_resp_data_13),
    .io_r_resp_data_14     (_eccArray_io_r_resp_data_14),
    .io_r_resp_data_15     (_eccArray_io_r_resp_data_15),
    .io_w_req_valid        (io_tag_w_valid),
    .io_w_req_bits_setIdx  (io_tag_w_bits_set),
    .io_w_req_bits_data_0  (_GEN),
    .io_w_req_bits_data_1  (_GEN),
    .io_w_req_bits_data_2  (_GEN),
    .io_w_req_bits_data_3  (_GEN),
    .io_w_req_bits_data_4  (_GEN),
    .io_w_req_bits_data_5  (_GEN),
    .io_w_req_bits_data_6  (_GEN),
    .io_w_req_bits_data_7  (_GEN),
    .io_w_req_bits_data_8  (_GEN),
    .io_w_req_bits_data_9  (_GEN),
    .io_w_req_bits_data_10 (_GEN),
    .io_w_req_bits_data_11 (_GEN),
    .io_w_req_bits_data_12 (_GEN),
    .io_w_req_bits_data_13 (_GEN),
    .io_w_req_bits_data_14 (_GEN),
    .io_w_req_bits_data_15 (_GEN),
    .io_w_req_bits_waymask (_GEN_0)
  );
  SRAMTemplate_181 repl_state_replacer_sram (
    .clock                (clock),
    .reset                (reset),
    .io_r_req_valid       (_metas_T),
    .io_r_req_bits_setIdx (io_read_bits_set),
    .io_r_resp_data_0     (_repl_state_replacer_sram_io_r_resp_data_0),
    .io_w_req_valid       (replacer_wen),
    .io_w_req_bits_setIdx (repl_state_REG_1),
    .io_w_req_bits_data_0 (repl_state_REG)
  );
  assign io_read_ready = io_read_ready_0;
  assign io_resp_valid = reqValidReg;
  assign io_resp_bits_hit = hit_s2;
  assign io_resp_bits_way = way_s2;
  assign io_resp_bits_tag = _GEN_6[way_s2];
  assign io_resp_bits_dir_dirty = _GEN_2[way_s2];
  assign io_resp_bits_dir_state = _GEN_3[way_s2];
  assign io_resp_bits_dir_clientStates_0 = _GEN_4[way_s2];
  assign io_resp_bits_dir_prefetch = _GEN_5[way_s2];
  assign io_resp_bits_error = hit_s2 & _GEN_7[way_s2];
endmodule

