# Entidade, arquitetura e bibliotecas

## Exemplos de HDL's
- VHDL
- VERILOG
- AHDL

## HDLS
- Paralelo
- Processamentos Paralelos Multiplos
- Gate Netlist (listagem de componentes do circuito e como esses componentes se conectam)

## Fluxo do código
- Biblioteca
- Entidade
- Arqutietura

## Biblioteca
- Lista de bibliotecas do projeto
- 
 ´library nome_da_biblioteca;´
 ´use nome_da_biblioteca.pacotes.all;´
 
## Entidades
- Interface do componente
- PORT -> Inidca as entradas e saidas do circuito (Sua declaração possui 3 partes (nome, modo e tipo))
- Um simbolo para um componente

## Arquitetura
- Contem o código VHDL que descreve o funcionamento do circuito
- 

## Exemplos

1. Projetar uma porta AND

![image](https://github.com/JoaoPedroCAS/LogicaReconfiguravel/assets/70914320/f9a7bf61-5848-4f14-9b32-eea9dc899e1c)

2. Escreva o código do circuito combinacional abaixo

![image](https://github.com/JoaoPedroCAS/LogicaReconfiguravel/assets/70914320/5c4505a6-8985-4b60-b58c-ae77f0df4ec4)

3. Escreva o código do multiplexador 4:1 abaixo

![image](https://github.com/JoaoPedroCAS/LogicaReconfiguravel/assets/70914320/f1a61144-ed6b-4ea0-9e70-5fd187e018a8)

4. Escreva o código e faça a simulação do circuito combinacional abaixo

![image](https://github.com/JoaoPedroCAS/LogicaReconfiguravel/assets/70914320/fc55db43-55cd-40fe-8e65-f30e6ccdd555)

5. Faça o decodificador 2:4 abaixo

![image](https://github.com/JoaoPedroCAS/LogicaReconfiguravel/assets/70914320/b1c101f5-f65b-4ec6-91df-45c0de1ec2d1)

## Fim do módulo 1
