
Cuando la CPU detecta una instrucción *int*, que sirve para relaizar una llamada a sistema, se accede a la estructura hardware IDT (Interrupt Descriptor Table) (un vector de 356 posiciones, con 2 campos por cada posición:

- Nivel de privilegio
- Dirección de salto

De esta manera este IDT almacena la dirección a la que saltar en caso de generarse una interrupción.

- Posiciones 0-31: Excepciones.
- Posiciones 32-47: Interrupciones de hardware.

El procesador para acceder a esta IDT tiene un registro especial *IDTr* que apunta a la posición 0.

Las posiciones 48-255 tienen un nivel de privilegio 3, las 0-47 tienen un nivel de privilegio 0 para evitar el acceso a estas por parte del usuario.

Se accede posteriormente a la GDT (Global Descriptor Table) [232 GDT](232%20GDT.md) para comprobar que la dirección sea correcta.

Tras esta comprovación se accede a la TSS (Task State Segment) [233 TSS](233%20TSS.md).