中文摘要 
本年度計劃成果設計出一個應用於總計畫無線感測網路之 2.16μW, 0.9V, 8-bit超低耗能
的連續近似式類比數位轉換器(SA ADC)，此 ADC 使用了靴帶式(Bootstrapping)和接地式開
關(Grounded-switches)技巧來節省功率消耗。為了讓 ADC 能達到軌對軌(Rail-to-rail)的輸入
範圍，本計劃並發展出一個具軌對軌輸入範圍之嶄新比較器電路以解決輸入偏移(offset)問
題。該類比數位轉換器設計已利用 TSMC 0.18μm CMOS 製程實現。量測結果顯示當輸出速
率達到 144KS/s 時，其訊號對雜訊諧波比(Signal to noise and distortion ratio，簡稱 SNDR)達
到 46.67dB，且有效的精準度頻寬(Effective resolution bandwidth，簡稱 ERBW)能達到奈奎
斯頻寬（Nyquist bandwidth），該ADC的功率消耗僅2.16μW，其相對應的Figure of Merit (FoM) 
可達 0.08pJ/conversion-step，此值比先前之文獻好上 22 倍之多，為現今已知文獻中最佳者。
目前正在整理資料預計將成果投稿至 IEEE JSSC。 
英文摘要 
This project achieves a 0.9V, 8-bit successive approximation (SA) analog-to-digital 
converter (ADC) in TSMC 0.18μm CMOS process dedicated for the ultra-low power applications. 
The SA ADC utilizes both bootstrapping and grounded-switches techniques to save the power 
consumption. A novel comparator with a rail-to-rail input range is proposed to make the input 
range of the ADC also be rail-to-rail to overcome the offset issue. The measurement results of the 
fabricated SA ADC show that at an output rate of 144 KS/s, the SA ADC achieves a 
signal-to-noise-and-distortion ratio of 46.67dB and an effective resolution bandwidth up to the 
Nyquist bandwidth (72KHz). Its power consumption is as low as 2.16μW which corresponds to a 
figure of merit (FoM) of 0.08pJ/conversion step. This FoM is 22 times better than the best one of 
the published works as far as we know. 
 圖 1. 傳統 8bit SA ADC 架構[7] 
 低供應電壓問題的產生乃由於 PMOS 及 NMOS 的臨界電壓之絕對值總和大於供應電壓
的緣故。使用具有低臨界電壓的製程可以解決此一問題，然而此舉將會增加製程的複雜度，
導致成本增加，故需藉由電路技巧來克服這個問題。目前使用去克服低供應電壓的技巧主
要常見的有二種，即為開關式放大器(Switched-opamp)[8], [9]及靴帶式開關(bootstrapped 
switch)[10], [11]技巧，此兩種技術避免了低臨界電壓製程的使用且顯示適合於低供應電壓
操作。然而 Switched-opamp 不適用在 SA ADC，且 bootstrapped switch 技巧所消耗的功率比
一般傳統的開關來得大。另一種使用 grounded-switches 架構的方法被提出使用於低供應電
壓情況[3]，但其輸入範圍將會受限。故在此我們結合了 bootstrapping 及 grounded-switches
的技巧來實現 0.9V, 8bit 連續近似式類比數位轉換器，藉由使用一嶄新具軌對軌輸入之比較
器來達成 SA ADC 有著軌對軌的輸入以提升 SNR。而為了節省功率消耗以及提升輸入頻
寬，在提出的 SA ADC 電路中只在取樣模組中使用到一個 bootstrapped switch，其餘的開關
均是使用 grounded-switches。 
 
二、 研究方法與成果 
1、 ERBW 能達到奈奎斯頻率，耗能 3μW 的 8bit successive approximation ADC 
圖 2 所示為提出的 SA ADC 電路圖，其架構相似於[3]。主要包括了取樣保持電路(Sample 
and Hold，簡稱 S/H)、數位類比轉換器(digital-to-analog converter，簡稱 DAC)、一個比較器
和連續近似暫存器(successive approximation register，簡稱 SAR)。 
 
 
圖 2. 所提出之 8bit SA ADC 
 
數位類比轉換器使用二進位加權開關電容陣列構成，如圖 2 所示，S1 到 S8 是由 SAR
產生的控制信號用以控制 DAC 的多工器。由於 ADC 的架構，此處連接到 Vref 的開關是使
用簡單的 PMOS，而連接到地是使用簡單的 NMOS 以節省功率消耗。 
主要的 DAC 功率消耗是來自參考電壓，分析的結果顯示，參考電壓功率消耗與 ADC
輸出有關聯，其關係式如下： 
))
22
1())
22
1(                   
)
22
1((
2
12(
9
1P 
2
6
0
1
8
8
9
1
7
1
1
0
9
8
8
2
vref
∑
∑ ∑
=
+
−−
+
=
−
=
−
+−+−
++−=
k
k
k
i
i
i
i
i
j
j
j
irefclk
DD
D
CVf
 (1) 
其中，C代表DAC的總電容，fclk代表時脈頻率，D1到D8則是指DAC數位輸出，D9設為零以
使公式更簡潔。 
 依據(1)可知較大的電容值將導致較大的功率消耗，故 DAC 部份的電容值要越小越好，
以使所消耗的功率越低。然而在實際上最小的單位電容取決於熱雜訊、電容的匹配和佈局
的規則。在 8-bit 的解析度中，單位電容不被熱雜訊所限制，故依據佈局規則(Design rule)
將最小的單位電容設為 24fF 左右。 
 由於匹配的考量，二進位的加權電容陣列使用多個單位電容來組成，而在佈局時以向
中心點對稱的方式來規劃電容放置的位置，也就是使其上下左右都對稱，且為了達到更好
的電容匹配，故在電容陣列外圍使用了 dummy 電容。 
D. 連續近似暫存器(SAR) 
SAR 使用標準的 CMOS 邏輯所組成，由於低耗能的需求，故使用了最小的 MOSFETs，
並且使用了 9 次循環來完成單一次轉換，第一次循環乃是對 DAC 做重置的動作以避免 DAC
受先前轉換的 charge injection 及 clock feedthrough 所造成之剩餘電荷的影響而導致之精確度
下降。 
 圖 7  DNL(供應電壓為 0.9V) 
0 50 100 150 200 250
−0.8
−0.6
−0.4
−0.2
0
0.2
0.4
0.6
Output code
IN
L[
LS
B
]
 
圖 8  INL(供應電壓為 0.9V) 
2. 動態參數 
圖 9 為當時脈頻率在 1.3MHz，輸入頻率接近 1KHz，點數取 217點時之頻譜圖，經計算
可得到SFDR約為 57.94dB，SNDR約為 46.67dB，ENOB約為 7.46bit。 
0 1 2 3 4 5 6 7
x 10
4
−90
−80
−70
−60
−50
−40
−30
−20
−10
0
Frequency (Hz)
P
ow
er
 D
en
si
ty
 (
dB
F
S
/b
in
)
−58.26 dB
SFDR=57.94 dB
SNDR=46.67 dB
ENOB=7.46 bit
 
圖 9  頻譜圖(供應電壓為 0.9V) 
圖 10 為不同輸入頻率與 SNDR 及 SFDR 的關係，從圖中可發現供應電壓在 0.9V，時
脈頻率在 1.3MHz 的情況下，其 ERBW 仍能達到 Nyquist frequency。而圖 11 為在不同的輸
入振幅情況下，不同的輸入頻率對 SNDR 作圖，從圖中可觀察到當輸入振幅在-0.3dBFS 時，
雖然其輸入頻率在 Nyquist frequency 處的 SNDR 有下降一些，但 SNDR 仍有不錯的值。而
在其餘的輸入振幅情況下，輸入頻率在高頻時均沒有衰減的現象 
−45 −40 −35 −30 −25 −20 −15 −10 −5 0
0
10
20
30
40
50
60
Input Amplitude (dBFS)
S
N
D
R
/S
F
D
R
 (
dB
)
SFDR
SNDR
 
圖 12  不同輸入振幅與 SNDR 及 SFDR 的關係(供應電壓為 0.9V) 
0 1000 2000 3000 4000 5000
0
5
10
15
20
25
30
35
40
45
50
Clock Frequency (KHz)
S
N
D
R
 (
dB
)
 
圖 13  不同時脈頻率與 SNDR 的關係(供應電壓為 0.9V) 
3.功率消耗 
當供應電壓為 0.9V 時，且設定時脈頻率在 1.3MHz 的時候，可量得的功率消耗如表 1，
其總消耗功率約為 2.16μW。 
表 1   功率消耗(供應電壓為 0.9V) 
 
P(AVDD) 
(μw) 
P(DVDD) 
(μw) 
P(Vref) 
(μw) 
Total Power 
(μw) 
Clock=1.3MHz 0.82 0.87 0.47 2.16 
 
五、結論與討論 
此計劃提出一個 0.9V, 8bit, 2.16μW 之 SA ADC 設計，量測結果顯示在輸出頻率為
144KS/s 時，此 SA ADC 有著軌對軌的輸入，SNDR 為 46.67dB，ERBW 可達到輸出頻率的
一半，其 FOM 可達 0.08pJ/conversion-step，此值比已知文獻好上 22 倍之多，為目前我們 
已知最低之 FOM。而在量測中發現此設計在 0.85V 仍可正常操作。 
由於對於無線感測網路應用來說，需要大量的感測器，以便蒐集到更多更正確的資訊。
各式感測器所需的類比數位轉換器解析度可能不同，而此次設計的類比數位轉換器以 8bits
為目標，未來可以朝更高解析度但仍具備超低功耗的類比數位轉換器設計挑戰。此外，對
類比設計來說，測試的成本非常昂貴，故未來可考慮將自我可測試(BIST)電路加入到 SA 
ADC 中，以減少測試成本。 
