## 基于FPGA的智能数字钟

### 1、简介

大三上的EDA程序设计的一个小项目，这也是我第一次接触和硬件对接的程序编程(之前有学过一个学期单片机，但是我们单片机那个老师实在是什么也没教，自己也不是很想学，最后和别人组队的时候大家也是拿了一个别人的小项目蒙混过关)。

一个学期下来，自我感觉这类程序说是面向硬件编程，我倒是觉得像是面向接口编程，当然，这里的接口是硬件接口(也可能是我理解的太浅薄了)。但就我自己的项目而言，我是这样子的。毕竟对我自己而言，可能也是对大多数人而言，我们对FPGA开发板的的内在设计没有过于深入了解，我们只要对开发版上的接口和它的功能及使用规范做了解即可，之后，我们就可以用verilog语言对FPGA上的接口进行编程开发。最后将自己编写好的项目源码下载至开发版中运行即可。

当然，开发这种项目需要学习硬件编程语言，我当时学的verilog语言，语言学多了，感觉各种语言的使用都是大差不差，至少概念上是如此的。当时我是根据《Verilog+HDL的基础教程》进行verilog语言的学习的，感觉这本书写的很不错。

在此不多废话了，下面是这个项目的具体功能介绍。



### 2、功能模块

2.1功能模块示意图

![](https://img2020.cnblogs.com/blog/1633621/202008/1633621-20200810110328583-370058210.png)



2.2程序模块设计

程序设计层次上，以上功能模块总共被划分为11小模块，分别是：

* 分频模块
* 自动计时模块
* 手动调时模块
* 闹钟设置模块
* 闹钟响应模块
* 整点报时模块
* 秒表计数模块
* 调时选择模块(设置调时、分还是秒)
* 设置最终显示结果模块(设置最终在数码管上显示的值)
* 显示模块
* 按键消抖模块

2.3程序顶层模块示意图

![](https://img2020.cnblogs.com/blog/1633621/202008/1633621-20200810110320030-1532793391.png)



### 3、技术栈和开发必备工具、手册

* verilog语言
* FPGA开发板
* FPGA2C35-II开发板蓝色飓风系列管脚分配
* Quartus软件
* ModelSim仿真



### 4、最终成果概览

4.1仿真结果

![](https://img2020.cnblogs.com/blog/1633621/202008/1633621-20200810110236024-1241358962.png)

细节概览：

![](https://img2020.cnblogs.com/blog/1633621/202008/1633621-20200810110243731-1915892744.png)





4.2实物概览

正常计时：

![](https://img2020.cnblogs.com/blog/1633621/202008/1633621-20200810110254935-1229772561.png)

到点清零：

![](https://img2020.cnblogs.com/blog/1633621/202008/1633621-20200810110306491-1454128242.png)