TimeQuest Timing Analyzer report for Uni_Projektas
Sun Jan 29 17:26:28 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Slow Model Minimum Pulse Width: 'SYNC'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Fast Model Minimum Pulse Width: 'SYNC'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Sun Jan 29 17:26:27 2023 ;
+-------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; SYNC       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNC } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.03 MHz ; 51.03 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.403 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 6.933  ; 0.000                 ;
; SYNC  ; 36.000 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.581     ;
; 0.471 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 19.598     ;
; 0.489 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.495     ;
; 0.503 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.487     ;
; 0.554 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 19.416     ;
; 0.557 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 19.512     ;
; 0.589 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.401     ;
; 0.640 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 19.330     ;
; 0.641 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.349     ;
; 0.679 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.305     ;
; 0.694 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.284     ;
; 0.728 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 19.242     ;
; 0.737 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 19.225     ;
; 0.747 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 19.322     ;
; 0.765 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.219     ;
; 0.767 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.223     ;
; 0.772 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.212     ;
; 0.779 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.211     ;
; 0.780 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.198     ;
; 0.814 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 19.156     ;
; 0.819 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 19.143     ;
; 0.820 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.170     ;
; 0.823 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 19.139     ;
; 0.830 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 19.140     ;
; 0.833 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 19.236     ;
; 0.851 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.133     ;
; 0.858 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.126     ;
; 0.865 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.125     ;
; 0.905 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 19.057     ;
; 0.906 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.084     ;
; 0.916 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 19.054     ;
; 0.919 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 19.150     ;
; 0.933 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.045     ;
; 0.937 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 19.047     ;
; 0.945 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.033     ;
; 0.949 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.029     ;
; 0.951 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.039     ;
; 0.957 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.033     ;
; 0.970 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.008     ;
; 0.979 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[50]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.011     ;
; 0.980 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.998     ;
; 1.002 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.968     ;
; 1.004 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[56]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.956     ;
; 1.004 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.966     ;
; 1.005 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 19.064     ;
; 1.011 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[0]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.949     ;
; 1.013 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 18.949     ;
; 1.019 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.959     ;
; 1.023 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[12] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.961     ;
; 1.031 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.947     ;
; 1.035 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.943     ;
; 1.037 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.953     ;
; 1.043 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.947     ;
; 1.048 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.936     ;
; 1.049 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[123] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.921     ;
; 1.049 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.921     ;
; 1.056 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.922     ;
; 1.066 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.912     ;
; 1.088 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.882     ;
; 1.090 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[56]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.870     ;
; 1.090 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.880     ;
; 1.091 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[12] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 18.978     ;
; 1.093 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.897     ;
; 1.095 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 18.867     ;
; 1.096 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.894     ;
; 1.097 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[0]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.863     ;
; 1.099 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 18.863     ;
; 1.099 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; 0.017      ; 18.958     ;
; 1.103 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[6]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.887     ;
; 1.105 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[50]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.885     ;
; 1.109 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[11] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.875     ;
; 1.112 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[99]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.866     ;
; 1.114 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[58]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.876     ;
; 1.123 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[12] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.867     ;
; 1.123 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.855     ;
; 1.129 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.861     ;
; 1.134 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.850     ;
; 1.134 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[61]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.856     ;
; 1.135 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[88]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.835     ;
; 1.135 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.835     ;
; 1.142 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.836     ;
; 1.150 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[121] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.834     ;
; 1.153 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[1]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.807     ;
; 1.154 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[50]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.818     ;
; 1.160 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[2]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.812     ;
; 1.174 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[12] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.796     ;
; 1.175 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[123] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.795     ;
; 1.176 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 18.794     ;
; 1.177 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 18.785     ;
; 1.177 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[11] ; CLK          ; CLK         ; 20.000       ; 0.029      ; 18.892     ;
; 1.181 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 18.781     ;
; 1.182 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.808     ;
; 1.185 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 18.777     ;
; 1.185 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; 0.017      ; 18.872     ;
; 1.195 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[10] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.789     ;
; 1.197 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[57]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.763     ;
; 1.198 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[99]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.780     ;
; 1.209 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[11] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.781     ;
; 1.209 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.769     ;
; 1.209 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 18.769     ;
+-------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[3][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][7]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][7]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 36.000 ; 40.000       ; 4.000          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 8.312  ; 8.312  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 8.278  ; 8.278  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.903  ; 7.903  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 8.312  ; 8.312  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.914  ; 7.914  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.927  ; 7.927  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 8.285  ; 8.285  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.647  ; 6.647  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.871  ; 7.871  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 10.485 ; 10.485 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 7.620  ; 7.620  ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 7.489  ; 7.489  ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 7.653  ; 7.653  ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 7.335  ; 7.335  ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 7.590  ; 7.590  ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.705  ; 7.705  ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 7.850  ; 7.850  ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 8.142  ; 8.142  ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.789  ; 7.789  ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 7.780  ; 7.780  ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.848  ; 7.848  ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 7.866  ; 7.866  ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 7.263  ; 7.263  ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.975  ; 7.975  ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 7.272  ; 7.272  ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 10.485 ; 10.485 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 10.177 ; 10.177 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 8.850  ; 8.850  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.567  ; 7.567  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 8.051  ; 8.051  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.942  ; 7.942  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 8.377  ; 8.377  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.966  ; 7.966  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.226  ; 7.226  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 8.010  ; 8.010  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 10.177 ; 10.177 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 8.008  ; 8.008  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.315  ; 8.315  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 8.739  ; 8.739  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 8.244  ; 8.244  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.493  ; 7.493  ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.807  ; 7.807  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 7.288  ; 7.288  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.903  ; 7.903  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 8.278  ; 8.278  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.903  ; 7.903  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 8.312  ; 8.312  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.914  ; 7.914  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.927  ; 7.927  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 8.285  ; 8.285  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.647  ; 6.647  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.871  ; 7.871  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 7.263  ; 7.263  ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 7.620  ; 7.620  ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 7.489  ; 7.489  ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 7.653  ; 7.653  ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 7.335  ; 7.335  ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 7.590  ; 7.590  ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.705  ; 7.705  ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 7.850  ; 7.850  ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 8.142  ; 8.142  ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.789  ; 7.789  ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 7.780  ; 7.780  ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.848  ; 7.848  ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 7.866  ; 7.866  ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 7.263  ; 7.263  ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.975  ; 7.975  ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 7.272  ; 7.272  ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 10.485 ; 10.485 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 7.226  ; 7.226  ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 8.850  ; 8.850  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.567  ; 7.567  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 8.051  ; 8.051  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.942  ; 7.942  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 8.377  ; 8.377  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.966  ; 7.966  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.226  ; 7.226  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 8.010  ; 8.010  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 10.177 ; 10.177 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 8.008  ; 8.008  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.315  ; 8.315  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 8.739  ; 8.739  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 8.244  ; 8.244  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.493  ; 7.493  ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.807  ; 7.807  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 7.288  ; 7.288  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 14.517 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 7.500  ; 0.000                 ;
; SYNC  ; 37.223 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.517 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.545      ;
; 14.552 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.510      ;
; 14.644 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.370      ;
; 14.646 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.416      ;
; 14.679 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.335      ;
; 14.681 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.381      ;
; 14.684 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.332      ;
; 14.716 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.346      ;
; 14.719 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.297      ;
; 14.735 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.261      ;
; 14.751 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.311      ;
; 14.770 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.226      ;
; 14.773 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.241      ;
; 14.783 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.233      ;
; 14.785 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.205      ;
; 14.786 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[12] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.276      ;
; 14.798 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.198      ;
; 14.801 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.022     ; 5.209      ;
; 14.808 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.206      ;
; 14.810 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.180      ;
; 14.813 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.203      ;
; 14.815 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.175      ;
; 14.817 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.199      ;
; 14.820 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.170      ;
; 14.821 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[11] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.241      ;
; 14.822 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.186      ;
; 14.826 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[56]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.169      ;
; 14.827 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[50]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.189      ;
; 14.829 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.020     ; 5.183      ;
; 14.832 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.030     ; 5.170      ;
; 14.833 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.163      ;
; 14.836 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.022     ; 5.174      ;
; 14.838 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.170      ;
; 14.838 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.178      ;
; 14.843 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.171      ;
; 14.845 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.145      ;
; 14.847 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[123] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.153      ;
; 14.848 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.168      ;
; 14.850 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.140      ;
; 14.852 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.164      ;
; 14.853 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[0]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.142      ;
; 14.857 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.151      ;
; 14.861 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[56]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.134      ;
; 14.864 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.132      ;
; 14.864 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.020     ; 5.148      ;
; 14.867 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.030     ; 5.135      ;
; 14.868 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.140      ;
; 14.871 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[10] ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.191      ;
; 14.873 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.135      ;
; 14.876 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[34]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.030     ; 5.126      ;
; 14.877 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.131      ;
; 14.878 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.136      ;
; 14.882 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[50]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.134      ;
; 14.883 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.133      ;
; 14.888 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[0]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.107      ;
; 14.889 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[121] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.125      ;
; 14.899 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[15] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.097      ;
; 14.899 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 5.070      ;
; 14.902 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[123] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.098      ;
; 14.903 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.105      ;
; 14.908 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.059     ; 5.065      ;
; 14.908 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.049     ; 5.075      ;
; 14.911 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 5.071      ;
; 14.911 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[34]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.030     ; 5.091      ;
; 14.912 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.096      ;
; 14.913 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[120] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[12] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.101      ;
; 14.914 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.076      ;
; 14.917 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[125] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.083      ;
; 14.918 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[48]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[13] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.098      ;
; 14.918 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[64]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.077      ;
; 14.919 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.097      ;
; 14.922 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[122] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.092      ;
; 14.923 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[57]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.072      ;
; 14.924 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[121] ; Correlation_function:corr_long|Correlation_Gate:gate5|output[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.090      ;
; 14.925 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 5.044      ;
; 14.926 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[1]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.069      ;
; 14.927 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.069      ;
; 14.930 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[88]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.070      ;
; 14.930 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.022     ; 5.080      ;
; 14.930 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[2]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 5.073      ;
; 14.930 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.066      ;
; 14.932 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; 0.019      ; 5.119      ;
; 14.932 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.084      ;
; 14.934 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[61]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.082      ;
; 14.934 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ; Correlation_function:corr_long|Correlation_Gate:gate6|output[18] ; CLK          ; CLK         ; 20.000       ; -0.059     ; 5.039      ;
; 14.934 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[14] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 5.062      ;
; 14.934 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 5.035      ;
; 14.936 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.064      ;
; 14.936 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[58]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.080      ;
; 14.937 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[6]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.079      ;
; 14.939 ; Correlation_function:corr_long|f                                                            ; Correlation_function:corr_long|Correlation_Gate:gate5|output[9]  ; CLK          ; CLK         ; 20.000       ; 0.030      ; 5.123      ;
; 14.939 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.051      ;
; 14.941 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.049      ;
; 14.942 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[91]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.058      ;
; 14.943 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.059     ; 5.030      ;
; 14.943 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.049     ; 5.040      ;
; 14.944 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.046      ;
; 14.946 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[18] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 5.054      ;
; 14.946 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate6|output[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 5.036      ;
; 14.946 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49]  ; Correlation_function:corr_long|Correlation_Gate:gate5|output[16] ; CLK          ; CLK         ; 20.000       ; -0.016     ; 5.070      ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]     ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]    ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][5]     ; ADC_Manager:ADC_Manager1|c_long_func_input[6][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]    ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[3][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[7][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]     ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]    ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]     ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][7]     ; ADC_Manager:ADC_Manager1|c_long_func_input[4][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][7]     ; ADC_Manager:ADC_Manager1|c_long_func_input[1][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.736 ; 3.736 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.622 ; 3.622 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.739 ; 3.739 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 2.934 ; 2.934 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 4.498 ; 4.498 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.512 ; 3.512 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 3.513 ; 3.513 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 3.445 ; 3.445 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 3.582 ; 3.582 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 3.492 ; 3.492 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.612 ; 3.612 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.697 ; 3.697 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.627 ; 3.627 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.452 ; 3.452 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.748 ; 3.748 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 4.498 ; 4.498 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 4.408 ; 4.408 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.942 ; 3.942 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.709 ; 3.709 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.637 ; 3.637 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.428 ; 3.428 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 4.408 ; 4.408 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.677 ; 3.677 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.834 ; 3.834 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.896 ; 3.896 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.678 ; 3.678 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.588 ; 3.588 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.736 ; 3.736 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.622 ; 3.622 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.739 ; 3.739 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 2.934 ; 2.934 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.445 ; 3.445 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.512 ; 3.512 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 3.513 ; 3.513 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 3.445 ; 3.445 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 3.582 ; 3.582 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 3.492 ; 3.492 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.612 ; 3.612 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.697 ; 3.697 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.627 ; 3.627 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.452 ; 3.452 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.748 ; 3.748 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 4.498 ; 4.498 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.428 ; 3.428 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.942 ; 3.942 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.709 ; 3.709 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.637 ; 3.637 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.428 ; 3.428 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 4.408 ; 4.408 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.677 ; 3.677 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.834 ; 3.834 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.896 ; 3.896 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.678 ; 3.678 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.588 ; 3.588 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.403 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  CLK             ; 0.403 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  SYNC            ; N/A   ; N/A   ; N/A      ; N/A     ; 36.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SYNC            ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 8.312  ; 8.312  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 8.278  ; 8.278  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.903  ; 7.903  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 8.312  ; 8.312  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.914  ; 7.914  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.927  ; 7.927  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 8.285  ; 8.285  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.647  ; 6.647  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.871  ; 7.871  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 10.485 ; 10.485 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 7.620  ; 7.620  ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 7.489  ; 7.489  ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 7.653  ; 7.653  ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 7.335  ; 7.335  ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 7.590  ; 7.590  ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.705  ; 7.705  ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 7.850  ; 7.850  ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 8.142  ; 8.142  ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.789  ; 7.789  ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 7.780  ; 7.780  ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.848  ; 7.848  ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 7.630  ; 7.630  ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 7.866  ; 7.866  ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 7.263  ; 7.263  ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.975  ; 7.975  ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 7.272  ; 7.272  ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 10.485 ; 10.485 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 10.177 ; 10.177 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 8.850  ; 8.850  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.567  ; 7.567  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 8.051  ; 8.051  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.942  ; 7.942  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 8.377  ; 8.377  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.966  ; 7.966  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.226  ; 7.226  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 8.010  ; 8.010  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 10.177 ; 10.177 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 8.008  ; 8.008  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.315  ; 8.315  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 8.739  ; 8.739  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 8.244  ; 8.244  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.493  ; 7.493  ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.807  ; 7.807  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 7.288  ; 7.288  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.736 ; 3.736 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.622 ; 3.622 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.739 ; 3.739 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 2.934 ; 2.934 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.445 ; 3.445 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.512 ; 3.512 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 3.513 ; 3.513 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 3.445 ; 3.445 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 3.582 ; 3.582 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 3.492 ; 3.492 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.612 ; 3.612 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.697 ; 3.697 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.627 ; 3.627 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.452 ; 3.452 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.748 ; 3.748 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 4.498 ; 4.498 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.428 ; 3.428 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.942 ; 3.942 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.709 ; 3.709 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.637 ; 3.637 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.428 ; 3.428 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 4.408 ; 4.408 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.677 ; 3.677 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.834 ; 3.834 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.896 ; 3.896 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.678 ; 3.678 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.588 ; 3.588 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 14837726 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 14837726 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 29 17:26:26 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    36.000         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 14.517
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.517         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 CLK 
    Info (332119):    37.223         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4587 megabytes
    Info: Processing ended: Sun Jan 29 17:26:28 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


