TimeQuest Timing Analyzer report for sin_gen
Sat Jan 17 22:28:42 2026
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 125C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 125C Model Setup Summary
  9. Slow 1200mV 125C Model Hold Summary
 10. Slow 1200mV 125C Model Recovery Summary
 11. Slow 1200mV 125C Model Removal Summary
 12. Slow 1200mV 125C Model Minimum Pulse Width Summary
 13. Slow 1200mV 125C Model Setup: 'clk'
 14. Slow 1200mV 125C Model Hold: 'clk'
 15. Slow 1200mV 125C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 125C Model Metastability Report
 21. Slow 1200mV -40C Model Fmax Summary
 22. Slow 1200mV -40C Model Setup Summary
 23. Slow 1200mV -40C Model Hold Summary
 24. Slow 1200mV -40C Model Recovery Summary
 25. Slow 1200mV -40C Model Removal Summary
 26. Slow 1200mV -40C Model Minimum Pulse Width Summary
 27. Slow 1200mV -40C Model Setup: 'clk'
 28. Slow 1200mV -40C Model Hold: 'clk'
 29. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV -40C Model Metastability Report
 35. Fast 1200mV -40C Model Setup Summary
 36. Fast 1200mV -40C Model Hold Summary
 37. Fast 1200mV -40C Model Recovery Summary
 38. Fast 1200mV -40C Model Removal Summary
 39. Fast 1200mV -40C Model Minimum Pulse Width Summary
 40. Fast 1200mV -40C Model Setup: 'clk'
 41. Fast 1200mV -40C Model Hold: 'clk'
 42. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV -40C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv n40c Model)
 56. Signal Integrity Metrics (Slow 1200mv 125c Model)
 57. Signal Integrity Metrics (Fast 1200mv n40c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; sin_gen                                             ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14A7                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; sin_gen.sdc   ; OK     ; Sat Jan 17 22:28:41 2026 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 303.67 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 6.707 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.680 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+-------+------------------------------------+
; Clock ; Slack ; End Point TNS                      ;
+-------+-------+------------------------------------+
; clk   ; 4.650 ; 0.000                              ;
+-------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 6.707 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 10.000       ; -0.112     ; 3.101      ;
; 7.834 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 2.088      ;
; 7.846 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 2.076      ;
; 7.857 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 2.065      ;
; 7.941 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.981      ;
; 7.969 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.953      ;
; 7.972 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.950      ;
; 7.983 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.939      ;
; 7.984 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.938      ;
; 7.994 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.928      ;
; 7.995 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.927      ;
; 8.079 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.843      ;
; 8.079 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.843      ;
; 8.107 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.815      ;
; 8.107 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.815      ;
; 8.110 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.812      ;
; 8.121 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.801      ;
; 8.122 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.800      ;
; 8.128 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.794      ;
; 8.132 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.790      ;
; 8.133 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.789      ;
; 8.139 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.783      ;
; 8.216 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.706      ;
; 8.217 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.705      ;
; 8.217 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.705      ;
; 8.231 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 2.127      ;
; 8.245 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.677      ;
; 8.245 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.677      ;
; 8.245 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.677      ;
; 8.248 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.674      ;
; 8.543 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.815      ;
; 8.561 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.797      ;
; 8.561 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.797      ;
; 8.606 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.752      ;
; 8.611 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.747      ;
; 8.611 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.747      ;
; 8.667 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.316      ; 1.691      ;
; 8.740 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.182      ;
; 8.748 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.174      ;
; 8.749 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.173      ;
; 8.750 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.172      ;
; 8.753 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.169      ;
; 8.766 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.156      ;
; 8.766 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.156      ;
; 8.767 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.075     ; 1.155      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.680 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.942      ;
; 0.680 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.942      ;
; 0.680 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.942      ;
; 0.681 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.943      ;
; 0.683 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.945      ;
; 0.683 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.945      ;
; 0.683 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.945      ;
; 0.698 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.960      ;
; 0.869 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.561      ;
; 0.923 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.615      ;
; 0.924 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.616      ;
; 0.928 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.620      ;
; 0.961 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.653      ;
; 0.965 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.657      ;
; 1.004 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.266      ;
; 1.005 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.267      ;
; 1.005 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.267      ;
; 1.009 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.701      ;
; 1.021 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.283      ;
; 1.023 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.285      ;
; 1.027 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.289      ;
; 1.027 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.289      ;
; 1.027 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.289      ;
; 1.029 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.291      ;
; 1.029 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.291      ;
; 1.136 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.398      ;
; 1.137 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.399      ;
; 1.137 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.399      ;
; 1.139 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.401      ;
; 1.139 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.401      ;
; 1.155 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.417      ;
; 1.157 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.419      ;
; 1.161 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.423      ;
; 1.161 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.423      ;
; 1.163 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.425      ;
; 1.271 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.533      ;
; 1.271 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.533      ;
; 1.273 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.535      ;
; 1.289 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.981      ;
; 1.289 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.551      ;
; 1.291 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.553      ;
; 1.295 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.557      ;
; 1.405 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.667      ;
; 1.423 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.685      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'clk'                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 4.650 ; 4.885        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 4.652 ; 4.887        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 4.768 ; 4.956        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 4.822 ; 5.042        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 4.857 ; 5.092        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 4.859 ; 5.094        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.870 ; 4.870        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 4.885 ; 4.885        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 4.885 ; 4.885        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 4.923 ; 4.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 4.925 ; 4.925        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 5.073 ; 5.073        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 5.075 ; 5.075        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 5.115 ; 5.115        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 5.115 ; 5.115        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 5.130 ; 5.130        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 6.238 ; 10.000       ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.143 ; 10.000       ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 7.143 ; 10.000       ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 7.143 ; 10.000       ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 7.143 ; 10.000       ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 7.143 ; 10.000       ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 7.143 ; 10.000       ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 3.266 ; 3.670 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 3.670 ; 3.973 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 3.635 ; 3.884 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 3.305 ; 3.840 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 3.553 ; 3.818 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 3.485 ; 3.973 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 3.670 ; 3.923 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 3.026 ; 3.571 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 3.568 ; 3.826 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 2.741 ; 3.164 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -2.906 ; -3.294 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -1.897 ; -2.352 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -2.064 ; -2.473 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -1.904 ; -2.360 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -2.106 ; -2.550 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -2.215 ; -2.621 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -2.355 ; -2.784 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -1.897 ; -2.352 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -2.389 ; -2.833 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -2.135 ; -2.564 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 9.663 ; 9.601 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 8.431 ; 8.342 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 7.932 ; 7.778 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 8.964 ; 8.833 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 8.979 ; 8.903 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 8.296 ; 8.176 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 8.498 ; 8.418 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 7.617 ; 7.489 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 9.663 ; 9.601 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 8.824 ; 8.658 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 7.814 ; 7.657 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 7.618 ; 7.472 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 8.168 ; 8.033 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 8.397 ; 8.233 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 8.351 ; 8.202 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 8.697 ; 8.627 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 9.251 ; 9.154 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 7.387 ; 7.243 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 8.171 ; 8.082 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 7.689 ; 7.536 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 8.685 ; 8.555 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 8.732 ; 8.657 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 8.038 ; 7.918 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 8.237 ; 8.157 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 7.387 ; 7.259 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 9.389 ; 9.327 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 8.549 ; 8.385 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 7.576 ; 7.420 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 7.388 ; 7.243 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 7.920 ; 7.787 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 8.138 ; 7.977 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 8.091 ; 7.944 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 8.420 ; 8.347 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 8.992 ; 8.898 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 350.26 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 7.145 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.597 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+-------+------------------------------------+
; Clock ; Slack ; End Point TNS                      ;
+-------+-------+------------------------------------+
; clk   ; 4.644 ; 0.000                              ;
+-------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 7.145 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 10.000       ; -0.104     ; 2.684      ;
; 8.178 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.759      ;
; 8.208 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.729      ;
; 8.241 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.696      ;
; 8.282 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.655      ;
; 8.283 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.654      ;
; 8.286 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.651      ;
; 8.316 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.621      ;
; 8.316 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.621      ;
; 8.349 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.588      ;
; 8.349 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.588      ;
; 8.390 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.547      ;
; 8.391 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.546      ;
; 8.391 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.546      ;
; 8.393 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.544      ;
; 8.394 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.543      ;
; 8.424 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.513      ;
; 8.424 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.513      ;
; 8.428 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.858      ;
; 8.429 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.508      ;
; 8.457 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.480      ;
; 8.457 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.480      ;
; 8.462 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.475      ;
; 8.498 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.439      ;
; 8.499 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.438      ;
; 8.499 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.438      ;
; 8.500 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.437      ;
; 8.501 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.436      ;
; 8.502 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.435      ;
; 8.502 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 1.435      ;
; 8.676 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.610      ;
; 8.714 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.572      ;
; 8.715 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.571      ;
; 8.751 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.535      ;
; 8.757 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.529      ;
; 8.757 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.529      ;
; 8.808 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.258      ; 1.478      ;
; 8.941 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.996      ;
; 8.942 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.995      ;
; 8.942 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.995      ;
; 8.947 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.990      ;
; 8.948 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.989      ;
; 8.963 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.974      ;
; 8.964 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.973      ;
; 8.964 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.063     ; 0.973      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.597 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.597 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.597 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.597 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.598 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.829      ;
; 0.599 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.599 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.617 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.836 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.421      ;
; 0.870 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.101      ;
; 0.871 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.102      ;
; 0.875 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.883 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.468      ;
; 0.884 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.115      ;
; 0.886 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.471      ;
; 0.889 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.474      ;
; 0.889 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.120      ;
; 0.889 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.120      ;
; 0.916 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.501      ;
; 0.920 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.505      ;
; 0.924 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.509      ;
; 0.957 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.188      ;
; 0.961 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.961 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.974 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.205      ;
; 0.979 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.988 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.219      ;
; 0.993 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.224      ;
; 1.065 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.296      ;
; 1.065 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.296      ;
; 1.078 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.309      ;
; 1.083 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.314      ;
; 1.083 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.314      ;
; 1.092 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.323      ;
; 1.169 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.400      ;
; 1.182 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.413      ;
; 1.200 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.785      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 4.644 ; 4.877        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 4.782 ; 4.968        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 4.810 ; 5.028        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 4.877 ; 5.110        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 4.884 ; 5.117        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.894 ; 4.894        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 4.894 ; 4.894        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 4.905 ; 4.905        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 4.928 ; 4.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 4.932 ; 4.932        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 5.066 ; 5.066        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 5.070 ; 5.070        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 5.095 ; 5.095        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 5.106 ; 5.106        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 5.106 ; 5.106        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 6.351 ; 10.000       ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 7.500 ; 10.000       ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 7.500 ; 10.000       ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 7.500 ; 10.000       ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 7.500 ; 10.000       ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 7.500 ; 10.000       ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 2.727 ; 2.888 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 3.012 ; 3.086 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 2.955 ; 2.980 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 2.646 ; 2.966 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 2.884 ; 2.954 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 2.848 ; 3.086 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 3.012 ; 3.063 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 2.436 ; 2.742 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 2.941 ; 2.965 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 2.218 ; 2.391 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -2.422 ; -2.578 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -1.491 ; -1.724 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -1.674 ; -1.815 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -1.491 ; -1.740 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -1.691 ; -1.896 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -1.792 ; -1.961 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -1.921 ; -2.104 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -1.496 ; -1.724 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -1.955 ; -2.145 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -1.717 ; -1.885 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 8.165 ; 7.838 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 7.163 ; 6.907 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 6.674 ; 6.455 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 7.660 ; 7.319 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 7.506 ; 7.252 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 7.014 ; 6.796 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 7.224 ; 6.974 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 6.395 ; 6.193 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 8.165 ; 7.838 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 7.496 ; 7.121 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 6.568 ; 6.340 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 6.383 ; 6.192 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 6.934 ; 6.615 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 7.132 ; 6.791 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 7.085 ; 6.760 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 7.401 ; 7.151 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 7.755 ; 7.451 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 6.153 ; 5.968 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 6.907 ; 6.657 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 6.433 ; 6.221 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 7.386 ; 7.054 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 7.261 ; 7.015 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 6.760 ; 6.548 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 6.967 ; 6.723 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 6.165 ; 5.969 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 7.894 ; 7.578 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 7.229 ; 6.865 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 6.331 ; 6.110 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 6.153 ; 5.968 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 6.688 ; 6.378 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 6.877 ; 6.545 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 6.828 ; 6.513 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 7.131 ; 6.888 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 7.500 ; 7.206 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 8.703 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.291 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+-------+------------------------------------+
; Clock ; Slack ; End Point TNS                      ;
+-------+-------+------------------------------------+
; clk   ; 4.398 ; 0.000                              ;
+-------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 8.703 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 10.000       ; -0.065     ; 1.188      ;
; 9.001 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 1.149      ;
; 9.026 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.927      ;
; 9.030 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.923      ;
; 9.037 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.916      ;
; 9.074 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.879      ;
; 9.089 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.864      ;
; 9.090 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.863      ;
; 9.093 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.860      ;
; 9.094 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.859      ;
; 9.101 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.852      ;
; 9.102 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.851      ;
; 9.138 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.815      ;
; 9.138 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.815      ;
; 9.153 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.800      ;
; 9.154 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.799      ;
; 9.156 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.797      ;
; 9.157 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.796      ;
; 9.158 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.795      ;
; 9.160 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.793      ;
; 9.165 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.788      ;
; 9.165 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.788      ;
; 9.166 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.787      ;
; 9.185 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.965      ;
; 9.188 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.962      ;
; 9.201 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.752      ;
; 9.202 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.751      ;
; 9.202 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.751      ;
; 9.208 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.942      ;
; 9.208 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.942      ;
; 9.213 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.937      ;
; 9.213 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.937      ;
; 9.229 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.724      ;
; 9.229 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.724      ;
; 9.229 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.724      ;
; 9.230 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.723      ;
; 9.249 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 10.000       ; 0.142      ; 0.901      ;
; 9.424 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.529      ;
; 9.425 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.528      ;
; 9.426 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.527      ;
; 9.429 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.524      ;
; 9.429 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.524      ;
; 9.438 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.515      ;
; 9.438 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.515      ;
; 9.439 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 10.000       ; -0.035     ; 0.514      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.408      ;
; 0.291 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.408      ;
; 0.291 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.408      ;
; 0.292 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.409      ;
; 0.292 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.409      ;
; 0.293 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.410      ;
; 0.294 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.411      ;
; 0.299 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.429 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.755      ;
; 0.435 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.552      ;
; 0.435 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.552      ;
; 0.437 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.554      ;
; 0.445 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.445 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.445 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.445 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.447 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.564      ;
; 0.447 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.564      ;
; 0.447 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.564      ;
; 0.460 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.786      ;
; 0.460 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.786      ;
; 0.464 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.790      ;
; 0.464 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.790      ;
; 0.476 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.802      ;
; 0.481 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.807      ;
; 0.493 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.610      ;
; 0.493 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.610      ;
; 0.495 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.495 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.495 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.505 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.622      ;
; 0.505 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.622      ;
; 0.505 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.622      ;
; 0.507 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.507 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.553 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.670      ;
; 0.555 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.672      ;
; 0.565 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.682      ;
; 0.565 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.682      ;
; 0.567 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.684      ;
; 0.613 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.730      ;
; 0.625 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.742      ;
; 0.634 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.960      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 4.398 ; 4.628        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 4.399 ; 4.629        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 4.470 ; 4.654        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 4.631 ; 4.631        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 4.641 ; 4.641        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 4.641 ; 4.641        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 4.650 ; 4.650        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 4.651 ; 4.651        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 5.128 ; 5.344        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 5.128 ; 5.358        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 5.132 ; 5.362        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 5.348 ; 5.348        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.358 ; 5.358        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 5.358 ; 5.358        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 5.369 ; 5.369        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 1.509 ; 2.098 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 1.668 ; 2.200 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 1.626 ; 2.138 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 1.502 ; 2.139 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 1.618 ; 2.130 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 1.576 ; 2.199 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 1.668 ; 2.200 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 1.353 ; 2.008 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 1.622 ; 2.154 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 1.238 ; 1.822 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -1.338 ; -1.918 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -0.858 ; -1.459 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -0.925 ; -1.501 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -0.879 ; -1.468 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -0.973 ; -1.559 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -1.011 ; -1.589 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -1.083 ; -1.689 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -0.858 ; -1.459 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -1.099 ; -1.705 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -0.960 ; -1.542 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 4.690 ; 4.861 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 4.051 ; 4.170 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 3.811 ; 3.873 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 4.313 ; 4.444 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 4.371 ; 4.500 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 3.996 ; 4.085 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 4.098 ; 4.220 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 3.651 ; 3.699 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 4.690 ; 4.861 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 4.246 ; 4.303 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 3.740 ; 3.791 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 3.653 ; 3.698 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 3.911 ; 3.988 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 4.001 ; 4.088 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 3.965 ; 4.034 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 4.167 ; 4.274 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 4.479 ; 4.614 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 3.518 ; 3.563 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 3.904 ; 4.018 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 3.673 ; 3.731 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 4.158 ; 4.283 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 4.232 ; 4.357 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 3.850 ; 3.934 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 3.951 ; 4.068 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 3.518 ; 3.564 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 4.538 ; 4.704 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 4.093 ; 4.147 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 3.605 ; 3.652 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 3.521 ; 3.563 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 3.771 ; 3.846 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 3.856 ; 3.940 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 3.821 ; 3.886 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 4.012 ; 4.114 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 4.335 ; 4.467 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 6.707 ; 0.291 ; N/A      ; N/A     ; 4.398               ;
;  clk             ; 6.707 ; 0.291 ; N/A      ; N/A     ; 4.398               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 3.266 ; 3.670 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 3.670 ; 3.973 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 3.635 ; 3.884 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 3.305 ; 3.840 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 3.553 ; 3.818 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 3.485 ; 3.973 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 3.670 ; 3.923 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 3.026 ; 3.571 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 3.568 ; 3.826 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 2.741 ; 3.164 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -1.338 ; -1.918 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -0.858 ; -1.459 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -0.925 ; -1.501 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -0.879 ; -1.468 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -0.973 ; -1.559 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -1.011 ; -1.589 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -1.083 ; -1.689 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -0.858 ; -1.459 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -1.099 ; -1.705 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -0.960 ; -1.542 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 9.663 ; 9.601 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 8.431 ; 8.342 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 7.932 ; 7.778 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 8.964 ; 8.833 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 8.979 ; 8.903 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 8.296 ; 8.176 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 8.498 ; 8.418 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 7.617 ; 7.489 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 9.663 ; 9.601 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 8.824 ; 8.658 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 7.814 ; 7.657 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 7.618 ; 7.472 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 8.168 ; 8.033 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 8.397 ; 8.233 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 8.351 ; 8.202 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 8.697 ; 8.627 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 9.251 ; 9.154 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 3.518 ; 3.563 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 3.904 ; 4.018 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 3.673 ; 3.731 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 4.158 ; 4.283 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 4.232 ; 4.357 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 3.850 ; 3.934 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 3.951 ; 4.068 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 3.518 ; 3.564 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 4.538 ; 4.704 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 4.093 ; 4.147 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 3.605 ; 3.652 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 3.521 ; 3.563 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 3.771 ; 3.846 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 3.856 ; 3.940 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 3.821 ; 3.886 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 4.012 ; 4.114 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 4.335 ; 4.467 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; sin_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; sin_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; sin_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.41 V              ; -0.0158 V           ; 0.216 V                              ; 0.052 V                              ; 2.75e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.41 V             ; -0.0158 V          ; 0.216 V                             ; 0.052 V                             ; 2.75e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; sin_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; sin_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.35 V              ; -0.0101 V           ; 0.158 V                              ; 0.025 V                              ; 4.69e-10 s                  ; 5.16e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.35 V             ; -0.0101 V          ; 0.158 V                             ; 0.025 V                             ; 4.69e-10 s                 ; 5.16e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; sin_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; sin_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; sin_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.76 V              ; -0.0298 V           ; 0.181 V                              ; 0.076 V                              ; 2.54e-10 s                  ; 2.48e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.76 V             ; -0.0298 V          ; 0.181 V                             ; 0.076 V                             ; 2.54e-10 s                 ; 2.48e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Jan 17 22:28:40 2026
Info: Command: quartus_sta sin_gen -c sin_gen
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (332104): Reading SDC File: 'sin_gen.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Info (332146): Worst-case setup slack is 6.707
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.707         0.000 clk 
Info (332146): Worst-case hold slack is 0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.680         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.650         0.000 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 7.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.145         0.000 clk 
Info (332146): Worst-case hold slack is 0.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.597         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.644         0.000 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 8.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.703         0.000 clk 
Info (332146): Worst-case hold slack is 0.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.291         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.398         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4637 megabytes
    Info: Processing ended: Sat Jan 17 22:28:42 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


