\documentclass{article}
\usepackage[pdftex,active,tightpage]{preview}
\setlength\PreviewBorder{2mm}
\usepackage{tikz}
\usetikzlibrary{arrows, calc, positioning, decorations.pathreplacing, shapes}

\begin{document}
	\begin{preview}
		\begin{tikzpicture}[scale=0.5]
			
			% --------------------------------------------------
			% Eingangsleitungen (a und b)
			% --------------------------------------------------
			\draw (0,5) -- (2,5);  % Leitung von b
			\draw (0,8) -- (6,8);  % Leitung von a
			
			% --------------------------------------------------
			% Verbindung von a/b zu PMOS und NMOS-Gates
			% --------------------------------------------------
			\draw (7,9) -- (6,9) -- (6,3) -- (7,3);         % vertikale Verbindung zur rechten Seite
			\draw (3,3) -- (2,3) -- (2,6) -- (7,6);          % zentrale Verbindungslinie zur Ausgabe
			
			\draw (3.25,3.75) -- (3.5,3.75) -- (3.5,4.25) -- (10,4.25); % Ausgangsleitung
			\draw[fill=black] (7.5,4.25) circle (0.1);      % Punkt am Ausgang
			
			% --------------------------------------------------
			% NMOS Transistor links unten (Gate b)
			% --------------------------------------------------
			\draw (3,2) -- (3,4);                           % Drain-Source Verbindung
			\draw[thick] (3.25,2) -- (3.25,4);              % Transistorkanal
			\draw (3.25,2.25) -- (3.5,2.25) -- 
			(3.5,1) -- (7.5,1) -- 
			(7.5,2.25) -- (7.25,2.25);                % Verbindung zur Gate-Steuerung
			\draw[latex-] (3.25,3) -- (4,3);                % Gate-Eingang
			
			% --------------------------------------------------
			% NMOS Transistor rechts unten (Gate a)
			% --------------------------------------------------
			\draw (7,2) -- (7,4);
			\draw[thick] (7.25,2) -- (7.25,4);
			\draw[latex-] (7.25,3) -- (8,3);                % Gate-Eingang
			\draw (7.25,3.75) -- (7.5,3.75) -- 
			(7.5,5.25) -- (7.25,5.25);                % Verbindung nach oben
			
			% --------------------------------------------------
			% PMOS Transistor Mitte (Gate a)
			% --------------------------------------------------
			\draw (7,5) -- (7,7);
			\draw[thick] (7.25,5) -- (7.25,7);
			\draw[-latex] (7.25,6) -- (8,6);                % Gate-Eingang
			\draw[fill=white] (7.25,6) circle (0.1);        % Inversions-Bubble (PMOS)
			\draw (7.25,6.75) -- (7.5,6.75) -- 
			(7.5,8.25) -- (7.25,8.25);                % Verbindung zur oberen Stufe
			
			% --------------------------------------------------
			% PMOS Transistor oben (Gate b)
			% --------------------------------------------------
			\draw (7,8) -- (7,10);
			\draw[thick] (7.25,8) -- (7.25,10);
			\draw (7.25,9.75) -- (7.5,9.75) -- (7.5,11);     % Verbindung zu Udd
			\draw[-latex] (7.25,9) -- (8,9);                 % Gate-Eingang
			\draw[fill=white] (7.25,9) circle (0.1);         % Inversions-Bubble (PMOS)
			
			% --------------------------------------------------
			% Versorgung: GND unten
			% --------------------------------------------------
			\draw (6,0) -- (6,1);
			\draw (5,0) -- (7,0);
			\draw (5.2,-0.2) -- (6.8,-0.2);
			\draw (5.4,-0.4) -- (6.6,-0.4);
			\node at (8,0) {GND};
			
			% --------------------------------------------------
			% Versorgung: Udd oben
			% --------------------------------------------------
			\node at (8.25,11) {$U_{dd}$};
			
			% --------------------------------------------------
			% Beschriftung der Ein- und Ausgänge
			% --------------------------------------------------
			\node at (-0.5,8) {$a$};
			\node at (-0.5,5) {$b$};
			\node at (9,4.6) {$a\ \overline{\lor}\ b$};
			
			% --------------------------------------------------
			% Markierungen der Eingänge
			% --------------------------------------------------
			\draw[fill=white] (0,5) circle (0.1);
			\draw[fill=white] (0,8) circle (0.1);
			\draw[fill=black] (6,8) circle (0.1);
			
		\end{tikzpicture}
	\end{preview}
\end{document}
