**Semaine du 04 Juin 2021**

**Objectif principal:** Proposer un module interface permettant d'afficher des résultats de simulation FPGA sur un oscilloscope de laboratoire à l'aide d'un DAC connecté à une carte Genesys2 pour l'obtention de métriques.

**Objectifs de la semaine:**  
- Familiarisation avec la carte [Genesys2 - XC7K325T-2FFG900C](https://reference.digilentinc.com/programmable-logic/genesys-2/reference-manual?redirect=1) (parcours de la documentation, essais simples d'entrées sorties, synthèse et implémentation de code depuis Vivado Design Suite).
- Apprentissage des bases du FMC [(FPGA Mezzanine Card)](https://en.wikipedia.org/wiki/FPGA_Mezzanine_Card).
- Apprentissage des bases de la conversion Numérique-Analogique (DAC: Digital-to-analog converter). Utilisation du module d'évaluation [DAC3484EVM de Texas Instrument](https://www.ti.com/product/DAC3484) permettant la conversion depuis la Genesys2.
- Développement d'une solution simple d'envoi de données (4 canaux de 16bits depuis la Genesys2 vers le DAC), essais avec oscilloscope.

**Ressources consultées:** 
- [Texas Instruments Glossary (.pdf)](https://www.ti.com/lit/ml/slyz022k/slyz022k.pdf?ts=1622839421527&ref_url=https%253A%252F%252Fwww.google.com%252F)
- [Emerging VITA 57 (FMC) Standard (web)](http://vita.mil-embedded.com/articles/introducing-fpga-brings-modularity-fpga-designs/)
- [Test of The FMCv2 And v1 With The Genesys2 (.pdf)](https://indico.cern.ch/event/646676/contributions/2626402/attachments/1486497/2308673/FMC_tested_with_the_Genesys2.pdf)
- [DAC348x EVM User's Guide (.pdf)](https://www.ti.com/lit/ug/slau432a/slau432a.pdf?ts=1622833187012&ref_url=https%253A%252F%252Fwww.ti.com%252Ftool%252FDAC3484EVM)
- [DAC3484 (SoC) Quad-Channel Guide (.pdf)](https://www.ti.com/lit/ds/symlink/dac3484.pdf?ts=1622839791160&ref_url=https%253A%252F%252Fwww.google.com%252F)
- [Vita 57 FPGA Mezzanine Card Pins And Signals (web)](https://fmchub.github.io/appendix/VITA57_FMC_HPC_LPC_SIGNALS_AND_PINOUT.html#hpc_pinout)

**Tâches effectuées 04 Juin 2021**
- Exploration de la carte Genesys2, programmation simple via Vivado, exploration des fichiers de contraintes. **Il est à noter que le ventilateur présent sur le FPGA doit être dirigé par l'utilisateur et qu'il peut être judicieux de toujours inclure un signal dirigeant la sortie FAN_EN (Fan Enable), en ciblant le PIN W19.** Le programme chargé depuis la mémoire flash gère automatiquement le démarrage du ventilateur lorsque le FPGA atteint une température particulière.
- Exploration de la documentation relative au DAC3484EVM. Il faut distinguer le DAC3484EVM, qui est une carte comprenant le SoC DAC3484. Le DAC3484 est responsable du routage d'entrées LVS vers les sorties IOUTA/B/C/D 2.
  
**NOTE**: L'interfaçage entre la Genesys2, l'adaptateur FMC / DAC et le DAC3484EVM semble complexe. Il faut parcourir davantage la documentation fournie par Texas Instrument pour comprendre l'interaction possible entre le FPGA et le DAC3484EVM. Il y a de nombreuses PINs relatifs au FMC dans le fichier de contrainte de la Genesys2 (168), il convient d'étudier le rôle de ces PINs.
