$date
2020-11-17T08:23+0000
$end
$version
0.2
$end
$comment

$end
$timescale 1ns  $end
$scope module ChiselImProc $end
 $var wire 2 % io_state_reg $end
 $var wire 1 ( ImageFilter $end
 $var wire 1 . io_enq_user $end
 $var wire 24 6 io_deq_bits $end
 $var wire 1 : io_enq_ready $end
 $var wire 1 ; io_deq_valid $end
 $var wire 24 @ io_enq_bits $end
 $var wire 1 O clock $end
 $var wire 1 P io_shadow_last $end
 $var wire 1 R io_shadow_user $end
 $var wire 1 c io_deq_ready $end
 $var wire 1 d reset $end
 $var wire 24 f io_shadow_reg $end
 $var wire 1 h io_enq_last $end
 $var wire 1 k io_deq_last $end
 $var wire 1 m io_enq_valid $end
 $var wire 1 n io_deq_user $end
  $scope module ImageFilter $end
   $var wire 1 ! _GEN_37 $end
   $var wire 24 " _GEN_22 $end
   $var wire 1 # io_deq_ready $end
   $var wire 24 $ _GEN_16 $end
   $var wire 2 & _GEN_4 $end
   $var wire 24 ' dataReg $end
   $var wire 1 ) _GEN_10 $end
   $var wire 24 * _GEN_19 $end
   $var wire 2 + _GEN_25 $end
   $var wire 2 , _GEN_31 $end
   $var wire 2 - stateReg $end
   $var wire 1 / _GEN_28 $end
   $var wire 1 0 io_enq_user $end
   $var wire 1 1 io_deq_user $end
   $var wire 1 2 io_enq_last $end
   $var wire 1 3 io_enq_valid $end
   $var wire 1 4 clock $end
   $var wire 1 5 _GEN_13 $end
   $var wire 1 7 _GEN_3 $end
   $var wire 2 8 io_state_reg $end
   $var wire 1 9 _GEN_6 $end
   $var wire 24 < _GEN_27 $end
   $var wire 1 = _GEN_33 $end
   $var wire 2 > _GEN_0 $end
   $var wire 24 ? _GEN_9 $end
   $var wire 2 A _GEN_15 $end
   $var wire 1 B _GEN_36 $end
   $var wire 1 C _GEN_21 $end
   $var wire 24 D io_enq_bits $end
   $var wire 24 E io_deq_bits $end
   $var wire 1 F _GEN_24 $end
   $var wire 2 G _GEN_30 $end
   $var wire 1 H reset $end
   $var wire 1 I _GEN_18 $end
   $var wire 1 J io_shadow_user $end
   $var wire 1 K io_shadow_last $end
   $var wire 2 L _GEN_8 $end
   $var wire 1 M _T $end
   $var wire 24 N _GEN_12 $end
   $var wire 1 Q _GEN_2 $end
   $var wire 1 S io_enq_ready $end
   $var wire 2 T _GEN_38 $end
   $var wire 1 U _GEN_23 $end
   $var wire 24 V _GEN_5 $end
   $var wire 24 W _GEN_32 $end
   $var wire 2 X _GEN_26 $end
   $var wire 1 Y _GEN_11 $end
   $var wire 1 Z io_deq_valid $end
   $var wire 24 [ _GEN_35 $end
   $var wire 1 \ userReg $end
   $var wire 1 ] _GEN_20 $end
   $var wire 1 ^ _GEN_29 $end
   $var wire 24 _ shadowReg $end
   $var wire 1 ` _GEN_14 $end
   $var wire 1 a lastReg $end
   $var wire 1 b _GEN_17 $end
   $var wire 1 e shadowUserReg $end
   $var wire 1 g _GEN_7 $end
   $var wire 24 i _GEN_1 $end
   $var wire 1 j shadowLastReg $end
   $var wire 24 l io_shadow_reg $end
   $var wire 1 o _GEN_34 $end
   $var wire 1 p io_deq_last $end
  $upscope $end
$upscope $end
$enddefinitions $end
$dumpvars
0C
0;
0o
0Z
0R
0=
b00 >
b000000000000000000000000 i
b000000000000000000000000 ?
b000000000000000000000000 "
07
b000000000000000000000000 V
0k
b000000000000000000000000 N
09
b00 %
0m
0e
0P
03
0g
0J
05
0a
b000000000000000000000000 D
0/
b00 8
b000000000000000000000000 [
0c
0F
01
b00 G
0)
0]
0H
b000000000000000000000000 @
b00 ,
b000000000000000000000000 _
b000000000000000000000000 W
0B
b00 &
0n
b000000000000000000000000 <
0Y
b000000000000000000000000 '
0p
0S
b000000000000000000000000 6
b00 T
0!
0j
0U
0M
b00 A
0#
b000000000000000000000000 l
0d
b00 X
0O
0:
02
b000000000000000000000000 f
0Q
0I
04
0h
0`
0K
b00 L
0.
0b
b000000000000000000000000 E
00
0(
0\
b000000000000000000000000 *
b00 +
0^
b000000000000000000000000 $
b00 -
$end
#0
1d
1S
1H
1:
1M
#1
14
1O
#6
04
0O
#11
14
1O
#16
04
0O
#21
14
1O
#26
04
0O
#31
14
1O
#36
04
0O
#41
14
1O
#46
0d
0O
