n work UART_Protocol_UART_Protocol_0 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 4.09375;
av .compile_point_starttime_stamp "Wed Sep 20 07:54:50 2023";
av .compile_point_endtime_stamp "Wed Sep 20 07:54:54 2023";
av .compile_point_realtime_used 3.884;
