pc：		程序计数器 	--当前执行代码的地址
register:	寄存器 		--暂存cpu计算需要的数据
ALU：		运算单元	--做运算使用，例子：a+b运算，先准备三个寄存器，寄存器1存储a,寄存器2存储b,计算出结构存储到3
CU：		控制单元	--控制中断信号等
MMU：		内存管理单元
Cache		


名词：什么时超线程，单核多线程？
	一个ALU对应多组pc程序计数器。一个计算器可以不许进行线程切把数据返回到内存的操作

cpu的缓存结构？
	为什么要有缓存？数据到不同部件的速度是不一样的，需要缓存提升速度
	

一个cpu的组成结构？
	一个L3
	多个核：
		核的组成结构？
			L2,L3,pc，registers,ALU
	最后数据存储到主存，主存在cpu外，就是内存条
			
什么是按块读取？
	程序读取数据时一定是按块读取，根据程序局部性原理

什么是cache line？
	缓存行，一次读取的数据单元，读取数据的顺序:主存>>L3>>L2>>L1>>寄存器，cpu寻找数据的顺序正相反

缓存一致性协议？
	为了保证缓存行在个个缓存中的一致性的协议
缓存一致性的实现？
	如果一个内核中修改了数据，就会告诉其他cpu当前的数据已经过时，需要重新读取
什么是锁总线？
	缓存行的大小不能容纳一段数据时，一段数据要存在于多个缓存行当中时。为了保证一致性就要锁总线，总线加锁，就只有一个cpu能够获取内存数据了，锁总线的效率相对很低，但是能解决数据一致性问题

缓存行对齐的概念？
	一个缓存行同时存在多分数据，并且多分数据被修改时，就会有数据伪共享。为了防止伪共享，一个缓存行只存放一份数据。其余部分用空占满，JDK7的Long类型补齐，JDK8的@Contended注解
	
	
什么是cpu的乱序执行？
	cpu不同的指令，如果相互之间没有关系，指令的执行顺序可以随意改变
	
内存屏障？
	让从排序的语句禁止重排序，也可以用原语来实现。也可以用总线锁来实现，总线锁可以解决一切cpu层面的原子性问题
	

	


	
	

	
	
	
	
	
	