//module DDU( // @[:@4276.2]
//  input         clock, // @[:@4277.4]
//  input         reset, // @[:@4278.4]
//  input         io_cont, // @[:@4279.4]
//  input         io_step, // @[:@4279.4]
//  input         io_mem, // @[:@4279.4]
//  input         io_inc, // @[:@4279.4]
//  input         io_dec, // @[:@4279.4]
//  output [6:0]  io_disp_seg, // @[:@4279.4]
//  output        io_disp_dp, // @[:@4279.4]
//  output [7:0]  io_disp_an, // @[:@4279.4]
//  output [15:0] io_led, // @[:@4279.4]
//  input  [15:0] io_vram_port_rdata, // @[:@4279.4]
//  output [15:0] io_vram_port_raddr, // @[:@4279.4]
//  output [15:0] io_vram_port_wdata, // @[:@4279.4]
//  output [31:0] io_vram_port_waddr, // @[:@4279.4]
//  output        io_vram_port_wen, // @[:@4279.4]
//  input  [31:0] io_uart_port_mem_rdata, // @[:@4279.4]
//  output [31:0] io_uart_port_mem_wdata, // @[:@4279.4]
//  output        io_uart_port_mem_wen, // @[:@4279.4]
//  output [3:0]  io_vga_sig_r, // @[:@4279.4]
//  output [3:0]  io_vga_sig_g, // @[:@4279.4]
//  output [3:0]  io_vga_sig_b, // @[:@4279.4]
//  output        io_vga_sig_hsync, // @[:@4279.4]
//  output        io_vga_sig_vsync // @[:@4279.4]
//);