// Created with Corsair v{{ corsair_ver }}
// CSR map file: {{ csr_name }} v{{ csr_ver }}
//
// AXI-Lite to Local Bus bridge
//

module (
    input wire clk
);

endmodule
