Um dos fatos notáveis   sobre este campo, assim como 
em muitas outras áreas da tecnologia, é que os princípios 
fundamentais mudam pouco ao longo do tempo. Os sis-temas são incrivelmente menores, as velocidades de cor-rente da operação são realmente extraordinárias e novos dispositivos surgem todos os dias, fazendo-nos imaginar para onde a tecnologia está nos levando. No entanto, se pararmos um instante para pensar que a maioria dos dispo-sitivos em uso foi inventada há décadas e que as técnicas de projeto citadas em textos da década de 30 continuam sendo usadas, perceberemos que grande parte do que observamos é essencialmente uma melhoria constante em técnicas de construção, características gerais e técni-cas de aplicação, em vez do desenvolvimento de novos elementos e projetos. O resultado disso é que a maioria dos dispositivos discutidos neste livro já existe há algum tempo e que textos sobre o assunto escritos há uma década ainda são boas referências, com um conteúdo sem gran-des modificações. As principais mudanças ocorreram na compreensão de como esses dispositivos funcionam e de objetivos 
• Conhecer as características gerais de três materiais semicondutores importantes: Si, Ge, GaAs.
• Compreender a condução usando a teoria de elétrons e lacunas.
• Ser capaz de descrever a diferença entre materiais dos tipos n e p.
• Desenvolver uma compreensão clara do funcionamento básico e das características de um diodo nas regiões sem polari-
zação, de polarização direta e de polarização reversa.
• Ser capaz de calcular a resistência CC, CA e CA média de um diodo a partir das curvas características.
• Compreender o impacto de um circuito equivalente, seja ele ideal ou prático.
• Familiarizar-se com o funcionamento e as características de um diodo Zener e um diodo emissor de luz.
toda a sua gama de capacidades, bem como em melhores 
métodos de ensino dos fundamentos associados a eles. O benefício de tudo isso para o aluno que inicia seus estudos no assunto é que o material deste livro, assim esperamos, atingiu um nível de fácil assimilação e as informações ainda terão utilidade por muitos anos.
A miniaturização que vem ocorrendo nos últimos 
anos nos leva a pensar sobre seus limites. Sistemas completos aparecem agora em wafers
1 milhares de vezes 
menores do que um único elemento das redes mais anti-gas. O primeiro circuito integrado (CI) foi desenvolvido por Jack Kilby quando ele trabalhava na Texas Instru-ments, em 1958 (Figura 1.1). Atualmente, o processador Intel
® Core TM i7 Extreme Edition da Figura 1.2 tem 731 
milhões de transistores em um encapsulamento apenas ligeiramente maior do que 1,67 polegada quadrada. Em 1965, o dr. Gordon E. Moore apresentou um artigo pre-vendo que a quantidade de transistores em uma única pas-tilha dobraria a cada dois anos. Agora, mais de 45 anos depois, constatamos que sua previsão foi incrivelmente precisa e deve continuar assim nas próximas décadas. É evidente que chegamos a um ponto em que a função 
1 Nota do revisor técnico: Wafer é o nome dado a uma fatia de material semicondutor na qual se alojam microcircuitos. É um componente fundamental na 
construção de aparelhos na microeletrônica.

principal do encapsulamento é simplesmente fornecer 
uma maneira de manipular o dispositivo ou sistema e oferecer um mecanismo de conexão com o restante do circuito. A miniaturização parece limitada por quatro fatores: a qualidade do material semicondutor, a técnica de projeto de rede, os limites do equipamento de fabri-cação e processamento e a força do espírito inovador na indústria de semicondutores.
O primeiro dispositivo eletrônico a ser apresentado 
aqui é o mais simples de todos, mas possui uma gama de aplicações que parece interminável. Dedicamos a ele dois capítulos para introduzir os materiais comumente usados   
em dispositivos de estado sólido e rever algumas leis fundamentais de circuitos elétricos.
1.2  Materiais seMicondutores: 
Ge, si e Gaas 
A construção de cada dispositivo eletrônico dis-
creto (individual) de estado sólido (estrutura de cristal 
rígido) ou circuito integrado começa com um material semicondutor da mais alta qualidade.
Os semicondutores são uma classe especial de ele -
mentos cuja condutividade está entre a de um bom 
condutor e a de um isolante.
Em geral, os materiais semicondutores recaem em 
uma de duas classes: cristal singular e composto. Semi-
condutores de cristal singular, como germânio (Ge) e silício (Si), têm uma estrutura de cristal repetitiva, enquanto os se-micondutores compostos, como arseneto de gálio (GaAs), sulfeto de cádmio (CdS), nitreto de gálio (GaN) e fosfeto de arseneto de gálio (GaAsP), compõem-se de dois ou mais materiais semicondutores de estruturas atômicas diferentes.
Os três semicondutores mais frequentemente usados na 
construção de dispositivos eletrônicos são Ge, Si e GaAs.
Nas primeiras décadas após a descoberta do dio-
do, em 1939, e do transistor, em 1947, usou-se quase exclusivamente o germânio, pois este era relativamente fácil de encontrar e estava disponível em quantidades razoavelmente grandes. Também era relativamente fácil de refinar até obter níveis muito elevados de pureza, um aspecto importante no processo de fabricação. No entanto, já nos primeiros anos descobriu-se que diodos e transisto -
res construídos tendo o germânio como material de base sofriam de baixos níveis de confiabilidade, principalmente por causa de sua sensibilidade a variações de temperatura. Na época, os cientistas sabiam que outro material, o silício, era menos afetado pela temperatura, mas o processo de refinação para obtenção de silício com alto grau de pureza ainda estava em fase de desenvolvimento. Finalmente, 
Figura 1.1 Jack St. Clair Kilby.
Jack St. Clair Kilby, inventor do circuito integrado e coin-
ventor da calculadora eletrônica portátil.  (Cortesia da Texas Instruments.)Natural de Jefferson City, Missouri, 1923. MS, Universidade de Wisconsin. Diretor de Engenharia e Tecnologia da Divisão de Componentes da Texas Instruments. Parceiro do IEEE (Institute of Electrical and Electronic Engineers). Detém mais de 60 patentes nos EUA.
O primeiro circuito integrado, um oscilador de deslocamento de fase, inventado por Jack S. Kilby em 1958. (Cortesia da Texas Instruments.)
 Figura 1.2 Processador Intel® Core™ i7 Extreme Edition.2  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   2 3/11/13   5:31 PMem 1954, o primeiro transistor de silício foi lançado, logo 
tornando-se o material semicondutor preferido. O silício é não só menos sensível à temperatura, como também um dos materiais mais abundantes da terra, eliminando qualquer preocupação quanto à sua disponibilidade. As comportas foram abertas para esse novo material e a tec -
nologia de projeto e fabricação melhorou constantemente ao longo dos anos seguintes, até atingir o alto nível de sofisticação atual.
Com o passar do tempo, contudo, o campo da ele-
trônica tornou-se cada vez mais sensível à questão da velocidade. Os computadores operavam em velocidades cada vez mais aceleradas e os sistemas de comunicação apresentavam altos níveis de desempenho. Um material semicondutor capaz de satisfazer essas novas necessidades tinha de ser encontrado. O resultado disso foi o desenvolvi-mento do primeiro transistor de GaAs, no início da década de 70. Esse novo transistor tinha velocidades de operação até cinco vezes superiores às do Si. O problema, porém, era que, por causa dos anos de intensos esforços de projeto e melhorias de produção utilizando Si, na maioria das aplicações, os circuitos com transistores de silício tinham menor custo de fabricação e a vantagem de estratégias de projeto altamente eficientes. O GaAs era mais difícil de fabricar em níveis elevados de pureza, custava mais caro e contava com pouco apoio para projetos nos primeiros anos de desenvolvimento. Entretanto, com o tempo a de-manda por maior velocidade acabou resultando em mais financiamento para pesquisa de GaAs, a ponto de hoje em dia ele ser frequentemente utilizado como material de base para novos projetos de circuitos integrados de larga escala (VLSI, na sigla em inglês) e alta velocidade.
Esta breve revisão da história dos materiais semi -
condutores não pretende sugerir que logo o GaAs será o único material adequado à construção em estado sólido. Dispositivos de germânio continuam a ser fabricados, ainda que para uma gama limitada de aplicações. Muito embora seja um semicondutor sensível à temperatura, ele possui características que encontram aplicação em um número limitado de áreas. Devido à sua disponibilidade e aos baixos custos de fabricação, continuará a ter lugar em catálogos de produtos. Como já observamos, o Si tem o benefício de anos de desenvolvimento e é líder em materiais semicondutores para componentes eletrônicos e CIs. Na verdade, o Si ainda é o alicerce fundamental da 
nova linha de processadores da Intel.
1.3  LiGações covaLentes e 
Materiais intrínsecos 
Compreender plenamente por que Si, Ge e GaAs 
são os semicondutores preferenciais da indústria eletrô-nica requer algum conhecimento da estrutura atômica de 
cada um desses elementos e de como os átomos se ligam para formar uma estrutura cristalina. Os componentes fundamentais de um átomo são o elétron, o próton e o nêutron. Na estrutura de treliça, nêutrons e prótons formam o núcleo enquanto os elétrons aparecem em órbitas fixas ao redor do núcleo. O modelo de Bohr para os três materiais é fornecido na Figura 1.3.
Tal como indicado na Figura 1.3, o silício tem 14 
elétrons em órbita, o germânio tem 32, o gálio, 31, e o arsênio, 33 (o mesmo arsênio que é um agente químico extremamente venenoso). No germânio e no silício, há quatro elétrons na camada mais externa, chamados de elétrons de valência. O gálio tem três elétrons de valên-cia e o arsênio, cinco. Os átomos que possuem quatro elétrons de valência são chamados de tetravalentes, 
aqueles com três elétrons são os trivalentes e os com cinco, pentavalentes. O termo valência é usado para 
indicar que o potencial (potencial de ionização) neces-sário para remover algum desses elétrons da estrutura atômica é significativamente menor do que o requerido 
para qualquer outro elétron na estrutura.
Em um cristal puro de silício ou germânio, os quatro 
elétrons de valência de um átomo formam um arranjo de ligação com quatro átomos adjacentes, como mostrado na Figura 1.4.
Três elétrons de valência
Gálio+Cinco elétrons de valência
Arsênio+
(c)Elétron de valênciaCamada de valência 
(quatro elétrons de valência)
Camadas
NúcleoElétrons 
em órbita
Silício+
Germânio+
(a) (b)
Figura 1.3 Estrutura atômica de (a) silício, (b) germânio e 
(c) gálio e arsênio.capítulo 1  diodos semicondutores  3
Boylestad_2012_cap01.indd   3 3/11/13   5:31 PMEssa ligação de átomos, reforçada pelo com-
partilhamento de elétrons, é chamada de ligação 
covalente.
Visto que o GaAs é um semicondutor composto, 
existe compartilhamento entre os dois átomos diferentes, 
como mostrado na Figura 1.5. Cada átomo, de gálio ou arsênio, está rodeado por átomos do tipo complementar. Há, ainda, um compartilhamento de elétrons estrutural-mente semelhante ao de Ge e Si, mas agora cinco elétrons são fornecidos pelo átomo As e três pelo Ga.
Embora a ligação covalente resulte em uma ligação 
mais forte entre os elétrons de valência e seu átomo de origem, ainda é possível que os elétrons de valência ab-sorvam energia cinética suficiente de causas naturais ex-ternas para quebrar a ligação covalente e assumir o estado “livre”. O termo livre é usado para qualquer elétron que tenha se separado da estrutura de treliça fixa e seja muito sensível a todos os campos elétricos aplicados, tal como o estabelecido por fontes de tensão ou qualquer diferença de potencial. As causas externas incluem efeitos como a energia da luz na forma de fótons e a energia térmica (ca-lor) do meio circundante. À temperatura ambiente, existem aproximadamente 1,5 × 10
10 portadores livres em 1 cm3 
de material intrínseco de silício, isto é, 15.000.000.000 
(15 bilhões) de elétrons em um espaço menor do que um pequeno cubo de açúcar — um número enorme.
O termo intrínseco aplica-se a qualquer material 
semicondutor que tenha sido cuidadosamente refinado 
para reduzir o número de impurezas a um nível muito baixo — essencialmente, com o grau máximo de pureza disponibilizado pela tecnologia moderna.Os elétrons livres em um material devido somente 
a causas externas são chamados de portadores intrín-
secos. A Tabela 1.1 compara o número de portadores intrínsecos por centímetro cúbico (abreviado n
i) de Ge, 
Si e GaAs. É interessante notar que Ge tem o maior número e GaAs o mais baixo. Na realidade, o Ge tem 15 milhões de vezes mais portadores que o GaAs. O número de portadores na forma intrínseca é importante, mas outras características do material são mais significa-tivas na determinação de seu uso em campo. Um desses fatores é a mobilidade relativa (μ
n) dos portadores livres 
no material, isto é, a capacidade desses portadores de se moverem por todo o material. A Tabela 1.2 revela claramente que os portadores livres no GaAs têm mais de cinco vezes a mobilidade daqueles no Si, um fator que resulta em tempos de resposta usando dispositivos eletrônicos de GaAs que podem ser até cinco vezes superiores aos tempos de resposta dos mesmos dispo-sitivos feitos de Si. Perceba também que os portadores livres no Ge têm mais de duas vezes a mobilidade dos elétrons no Si, um fator que resulta no uso contínuo de Ge em aplicações de radiofrequência de alta velocidade.
Tabela 1.1 
Portadores intrínsecos ni.
Semicondutor Portadores intrínsecos (por cm3)
GaAs 1,7 × 106
Si 1,5 × 1010
Ge 2,5 × 1013Si––––
– –
––
– –
––
––––
––––
––––
––––
––––
–––Si Si Si
Si Si
Si Si SiElétrons de valênciaCompartilhamento de elétrons
–
Figura 1.4 Ligação covalente do átomo de silício.–
–
–
––
–
––
– ––– –
–– ––
––––
––
– –
–
– –
––––
––
– –
––
–– –––As
As
AsAsAsAs
Ga
Ga Ga
Ga Ga––
Figura 1.5 Ligação covalente do cristal de GaAs.4  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   4 3/11/13   5:31 PMTabela 1.2 Fator de mobilidade relativa μn.
Semicondutor µn (cm2/V.s)
Si 1500
Ge 3900
GaAs 8500
Um dos mais importantes avanços tecnológicos das 
últimas décadas é a capacidade de produzir materiais semi-
condutores de alta pureza. Lembre-se de que esse era um dos problemas encontrados quando o silício começou a ser usado — era mais fácil produzir germânio com os níveis re -
queridos de pureza. Hoje em dia, níveis de impureza de uma parte em 10 bilhões são comuns, com níveis mais elevados ainda atingíveis em circuitos integrados de larga escala. Pode-se questionar se tais níveis extremamente elevados de pureza são necessários. Certamente são, se ponderarmos que a adição de uma parte de impureza (do tipo adequado) por milhão em um wafer de material de silício pode alterá-lo de um condutor relativamente pobre de eletricidade para outro mais eficiente. É evidente que temos de lidar com um nível inteiramente novo de comparação quando o assunto é o meio dos semicondutores. A capacidade de alterar as características de um material por esse processo é chamada de dopagem, algo que germânio, silício e arseneto de gálio 
aceitam com rapidez e facilidade. O processo de dopagem é discutido detalhadamente nas seções 1.5 e 1.6.
Uma diferença importante e interessante entre se-
micondutores e condutores é a sua reação à aplicação 
de calor. No caso dos condutores, a resistência aumenta à medida que o calor aumenta. Isso ocorre porque os números dos portadores em um condutor não aumentam de modo significativo em função da temperatura, mas seu padrão de vibração sobre uma posição relativamente fixa torna cada vez mais difícil um fluxo contínuo de portadores por todo o material. Materiais que reagem dessa maneira são tidos como de coeficiente de tempera-tura positivo . Já os materiais semicondutores exibem um 
aumento do nível de condutividade mediante a aplicação de calor. À medida que a temperatura sobe, um número crescente de elétrons de valência absorve energia térmica suficiente para quebrar a ligação covalente e contribuir com o número de portadores livres. Portanto:
Materiais semicondutores têm um coeficiente de 
temperatura negativo.
1.4 níveis de enerGia
Dentro da estrutura atômica de todo e qualquer áto-
mo isolado, há níveis específicos de energia associados a cada camada e elétron em órbita, como mostrado na Figura 
1.6. Os níveis de energia associados a cada camada serão diferentes para cada elemento. No entanto, de modo geral:
Quanto maior a distância de um elétron em relação 
ao núcleo, maior o estado de energia, e qualquer elétron 
que tenha deixado seu átomo de origem tem um estado de energia mais alto do que qualquer outro elétron na estrutura atômica.
Observe na Figura 1.6(a) que somente níveis es-
pecíficos de energia podem existir para os elétrons na 
estrutura atômica de um átomo isolado. O resultado é uma série de intervalos (gaps) entre os níveis de energia permitidos, nos quais não se admitem portadores. No entanto, à medida que os átomos de um material são aproximados uns dos outros para formar a estrutura de treliça cristalina, ocorre uma interação entre átomos, que resultará nos elétrons de determinada camada de um átomo com níveis de energia ligeiramente diferentes dos elétrons na mesma órbita de um átomo adjacente. O resultado disso é uma expansão dos níveis de energia fi-xos e discretos dos elétrons de valência da Figura 1.6(a) para bandas, conforme mostrado na Figura 1.6(b). Em outras palavras, os elétrons de valência de um material de silício podem ter diferentes níveis de energia, desde que se enquadrem dentro da banda da Figura 1.6(b). Esta figura revela claramente que existe um nível mínimo de energia associado aos elétrons na banda de condu-ção e um nível máximo de energia de elétrons ligado à camada de valência do átomo. Entre ambos, há um gap 
de energia que o elétron na banda de valência tem de superar para se tornar um portador livre. Esse gap de energia é diferente para Ge, Si e GaAs; o Ge tem o menor gap,  e o GaAs, o maior. Em suma, isso simplesmente significa que:
Um elétron na banda de valência do silício deve 
absorver mais energia do que outro na banda de va-
lência do germânio para se tornar um portador livre. Da mesma forma, um elétron na banda de valência do arseneto de gálio deve ganhar mais energia do que outro no silício ou germânio para entrar na banda de condução.
Essa diferença nos requisitos do gap de energia 
revela a sensibilidade de cada tipo de semicondutor às 
variações de temperatura. Por exemplo, à medida que a temperatura de uma amostra de Ge sobe, o número de elétrons que podem absorver energia térmica e entrar na banda de condução vai aumentar muito rapidamente, porque o gap de energia é muito pequeno. Entretanto, o número de elétrons que entra na banda de condução para capítulo 1  diodos semicondutores  5
Boylestad_2012_cap01.indd   5 3/11/13   5:31 PMSi ou GaAs seria muito menor. Essa sensibilidade a alte -
rações no nível de energia pode surtir efeitos positivos e 
negativos. Criar fotodetectores sensíveis à luz e sistemas de segurança sensíveis ao calor poderia ser uma excelente área de aplicação dos dispositivos de Ge. No entanto, no caso das redes de transistores, nas quais a estabilidade é alta prioridade, essa sensibilidade à temperatura ou à luz pode ser um fator prejudicial.
O gap de energia também revela quais elementos 
são úteis na construção de dispositivos emissores de luz, como diodos emissores de luz (LEDs), que serão apresentados em breve. Quanto maior o gap de energia, maior a possibilidade de a energia ser liberada sob a forma de ondas de luz visível ou invisível (luz infravermelha). Para os condutores, a sobreposição de bandas de valên-cia e condução basicamente faz com que toda a energia adicional captada pelos elétrons seja dissipada na forma de calor. De modo análogo, no caso do Ge e do Si, visto que o gap de energia é muito pequeno, a maioria dos elétrons que capta energia suficiente para sair da banda de valência acaba na banda de condução e a energia é dissipada na forma de calor. Por outro lado, para o GaAs, o gap de energia é suficientemente grande para resultar 
em significativa radiação de luz. Para LEDs (Seção 1.9), o nível de dopagem e os materiais escolhidos determinam a cor resultante.
Antes de passarmos para outro assunto, é importante 
ressaltar a importância de se compreenderem as unidades usadas para uma grandeza. Na Figura 1.6, as unidades de medida são os elétron-volts (eV). Ela é adequada porque W (energia) = QV (conforme definida pela equação da 
tensão: V = W/Q). Substituindo-se a carga de um elétron 
e uma diferença potencial de 1 V , obtém-se um nível de energia conhecido como elétron-volt . Isto é,
W = QV
= (1,6 × 10
–19 C) (1 V)
= 1,6 × 10–19 JGap de energia
Gap de energia
etc.Nível de valência (camada mais externa)Segundo nível (camada interna seguinte)Terceiro nível (etc.)Energia
Núcleo
(a)        
Energia
Energia Energia
E   > 5 eVg
Banda de valênciaBanda de condução
Banda de valênciaBanda de condução
Banda de condução
Sobreposição
 de bandasElétrons “livres” para estabelecerem condução
Elétronsde valêncialigados à estrutura atômica
E   = 0,67 eV (Ge)g
E   = 1,1 eV (Si)g
E   = 1,43 eV (GaAs)gIsolante
Semicondutor
(b)E gE
Banda de valência
Condutor–––––
– – – –– – –
– – – –
Não é possível alcançar nível de condução
– – – –
Figura 1.6 Níveis de energia: (a) níveis discretos em estruturas atômicas isoladas; (b) bandas de condução e valência de um 
isolante, um semicondutor e um condutor.6  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   6 3/11/13   5:31 PMe 1   eV=1,6×10219   J  (1.1)
1.5 Materiais dos tipos n e p
Visto que o Si é o material mais utilizado como 
material de base (substrato) na construção de dispositivos 
eletrônicos de estado sólido, a discussão abordada nesta seção e nas próximas trata apenas de semicondutores de silício. Uma vez que Ge, Si e GaAs compartilham uma ligação covalente semelhante, a discussão pode ser facil -
mente ampliada de modo que inclua a utilização de outros materiais no processo de fabricação.
Como indicado anteriormente, as característi-
cas de um material semicondutor podem ser alteradas significativamente pela adição de átomos específicos de impureza ao material semicondutor relativamente puro. Tais impurezas, embora apenas adicionadas na proporção de uma parte em 10 milhões, podem alterar a estrutura de banda a ponto de modificar totalmente as propriedades elétricas do material.
Um material semicondutor que tenha sido sub-
metido ao processo de dopagem é chamado de  
material extrínseco.
Há dois materiais extrínsecos de enorme importân -
cia para a fabricação de um dispositivo semicondutor: materiais do tipo n e do tipo p. Cada um deles é descrito 
detalhadamente nas subseções seguintes.
Material do tipo n
Tanto os materiais do tipo n  quanto os do tipo p 
são formados pela adição de um número predeterminado de átomos de impureza a uma base de silício. Um ma-terial do tipo n  é criado pela introdução de elementos 
de impureza que têm cinco elétrons de valência (pen-tavalentes), tais como antimônio, arsênio e fósforo. 
Cada um deles faz parte de um subgrupo de elementos na Tabela Periódica dos Elementos chamado de Grupo V , porque cada um tem cinco elétrons de valência. O efeito desses elementos é indicado na Figura 1.7 (uti-lizando antimônio como a impureza em uma base de silício). Note que as quatro ligações covalentes ainda estão presentes. Há, porém, um quinto elétron adicional devido ao átomo de impureza, o qual está dissociado  
de qualquer ligação covalente em especial. Esse elétron restante, fracamente ligado ao seu átomo de origem (an-timônio), é relativamente livre para se mover dentro do recém-formado material do tipo n , uma vez que o átomo 
de impureza inserido doou um elétron relativamente “livre” para a estrutura:Impurezas difundidas com cinco elétrons de valência 
são chamadas de átomos doadores.
É importante compreender que, apesar de um grande 
número de portadores livres ter se estabelecido no material do tipo n, ele ainda é eletricamente neutro, uma vez que, em termos ideais, o número de prótons com carga positiva nos núcleos permanece igual ao número de elétrons livres com carga negativa em órbita na estrutura.
O efeito desse processo de dopagem sobre a condu-
tividade relativa pode ser melhor descrito pelo diagrama de banda de energia da Figura 1.8. Note que um nível de energia discreto (denominado nível doador) aparece na 
banda proibida com um E
g significativamente menor do 
que o do material intrínseco. Os elétrons livres devido à impureza adicionada situam-se nesse nível de energia e têm menos dificuldade de absorver uma quantidade sufi-ciente de energia térmica para entrar na banda de condução à temperatura ambiente. O resultado é que, à temperatura ambiente, há um grande número de portadores (elétrons) no nível de condução e a condutividade do material au-SiSi Si Si
Sb Si
Si Si Si–
–
––
––
–
–
––
––
–– ––
–– ––
–– –
– –– –– –
– –– –– ––
–
Impureza de 
antimônio (Sb)Quinto elétron de valência de antimônio
Figura 1.7 Impureza de antimônio em material do tipo n.
Energia 
Banda de condução 
Banda de valência Nível de energia doadorEg = consideravelmente 
menor do que na Figura 1.6(b) para semicondutores 
–
– – – ––– –Eg para 
materiais intrínsecos 
Figura 1.8 Efeito de impurezas doadoras na estrutura de 
banda de energia.capítulo 1  diodos semicondutores  7
Boylestad_2012_cap01.indd   7 3/11/13   5:31 PMmenta significativamente. À temperatura ambiente, em um 
material intrínseco de Si, existe cerca de um elétron livre para cada 10
12 átomos. Se o nível de dosagem fosse de 1 
em 10 milhões (107), a razão 1012/107 = 105 indica que a 
concentração de portadores aumentou em uma proporção de 100.000:1.
Material do tipo p
O material do tipo p  é formado pela dopagem de um 
cristal puro de germânio ou silício com átomos de impu-reza que possuem três elétrons de valência. Os elementos mais comumente utilizados para esse fim são boro, gálio 
e índio. Cada um deles faz parte de um subgrupo dos ele -
mentos na Tabela Periódica dos Elementos chamado de Grupo III, por terem, cada um, três elétrons de valência. O efeito de um desses elementos, o boro, sobre uma base de silício está indicado na Figura 1.9.
Note que agora o número de elétrons é insuficiente 
para completar as ligações covalentes da treliça recém -
-formada. O espaço vazio resultante é chamado de lacuna e representado por um círculo pequeno ou um sinal positivo, indicando a ausência de uma carga negativa. Uma vez que a lacuna resultante aceitará prontamente um elétron livre:As impurezas difundidas com três elétrons de valên-
cia são chamadas de átomos aceitadores.
O material resultante do tipo p é eletricamente neu-
tro, pelas mesmas razões que o material do tipo n.
Fluxo de elétrons versus fluxo de lacunas
O efeito da lacuna na condução é mostra-
do na Figura 1.10. Se um elétron de valência adquire  
energia cinética suficiente para quebrar sua ligação co-valente e preenche o vazio criado por uma lacuna exis-tente, será criado um espaço vazio, ou lacuna, na ligação covalente que liberou o elétron. Existe, portanto, um deslocamento de lacunas para a esquerda e de elétrons para a direita, como mostrado na Figura 1.10. O sentido a ser usado neste livro é o do fluxo convencional , que é 
indicado pelo sentido do fluxo da lacuna.
portadores majoritários e minoritários
No estado intrínseco, o número de elétrons livres no 
Ge e no Si é resultante apenas dos poucos elétrons na ban-da de valência que adquiriram energia suficiente de fontes térmicas ou de luz para quebrar a ligação covalente ou das poucas impurezas que não puderam ser removidas. Os espaços vazios deixados para trás na estrutura de ligação covalente representam nossa quantidade bem limitada de lacunas. Em um material do tipo n, o número de lacunas não se alterou significativamente a partir desse nível in-trínseco. O resultado líquido é, portanto, que o número de elétrons supera o de lacunas. Por esse motivo:
Em um material do tipo n [Figura 1.11(a)], o elé -
tron é chamado de portador majoritário e a lacuna de 
portador minoritário.
No caso do material do tipo p , o número de lacunas é 
muito maior do que o número de elétrons, tal como mostra 
a Figura 1.11(b). Portanto:
Em um material do tipo p , a lacuna é o portador 
majoritário e o elétron é o portador minoritário.
–––––
––– B Si
–––
––– B Si
Fluxo de lacunas
Fluxo de elétrons(a)
(b)(c)–
–––
––– B Si
Figura 1.10 Fluxo de elétrons versus fluxo de lacunas.Si––––
––––
––––
––––
–––
––––
––––
––––
––––Si Si Si
B Si
Si Si SiImpureza 
de boro 
(B)Vazio
(O ou +)
Figura 1.9 Impureza de boro em material do tipo p. 8  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   8 3/11/13   5:31 PMQuando o quinto elétron de um átomo doador deixa 
o átomo de origem, o átomo restante adquire uma carga 
líquida positiva: daí o sinal positivo na representação do íon doador. Pelos mesmos motivos, o sinal negativo aparece no íon aceitador.
Os materiais dos tipos n e p representam os blocos 
de construção básicos dos dispositivos semicondutores. Na próxima seção, veremos que a “junção” de um único material do tipo n com um material do tipo p resultará em 
um elemento semicondutor de considerável importância em sistemas eletrônicos.
1.6 diodo seMicondutor
Agora que tanto o material do tipo n quanto o do 
tipo p estão disponíveis, podemos construir nosso pri-
meiro dispositivo eletrônico de estado sólido. O diodo semicondutor, cujas aplicações são numerosas demais para serem citadas, é criado pela simples junção de um material do tipo n com outro do tipo p , nada mais, apenas 
a união de um material com a maioria dos portadores elétrons a outro com a maioria dos portadores lacunas. A simplicidade básica da construção citada apenas re-força a importância do desenvolvimento desta era de estado sólido.
sem polarização aplicada (V = 0 v)
No instante em que os dois materiais são “unidos”, 
os elétrons e as lacunas na região da junção se combinam, resultando em uma falta de portadores livres na região próxima à junção, tal como mostrado na Figura 1.12(a). Observe, nessa figura, que as únicas partículas exibidas na região são os íons positivos e negativos restantes após os portadores livres terem sido absorvidos. 
Essa região de íons positivos e negativos descober -
tos é chamada região de depleção devido ao “esgota-
mento” de portadores livres na região.Se terminais forem ligados às extremidades de cada 
material, isso resultará em um dispositivo de dois ter -
minais, como mostrado nas figuras 1.12(a) e (b). Três 
opções tornam-se disponíveis: sem polarização, polari-
zação direta e polarização reversa. O termo polarização 
refere-se à aplicação de uma tensão externa através dos dois terminais do dispositivo para extrair uma resposta. A condição mostrada nas figuras 1.12(a) e (b) é a situação sem polarização, pois não há tensão externa aplicada. Trata-se simplesmente de um diodo com dois terminais isolados, deixado sobre uma bancada de laboratório. Na Figura 1.12(b), é fornecido o símbolo de um diodo semi-condutor, para mostrar sua correspondência com a junção p-n. Em cada figura, é evidente que a tensão aplicada equivale a 0 V (sem polarização) e a corrente resultante é 0 A, bem semelhante a um resistor isolado. A ausência de uma tensão aplicada sobre um resistor resulta em cor -
rente igual a zero através dele. Logo neste ponto inicial da discussão, é importante notar a polaridade da tensão aplicada ao diodo na Figura 1.12(b) e o sentido dado à corrente. Essas polaridades serão reconhecidas como as polaridades definidas para o diodo semicondutor. Se uma tensão aplicada ao diodo tiver a mesma polaridade que a indicada na Figura 1.12(b), ela será considerada positiva. Caso contrário, será uma tensão negativa. As mesmas nor -
mas podem ser aplicadas ao sentido definido da corrente na Figura 1.12(b).
Sob condições sem polarização, quaisquer portadores 
minoritários (lacunas) no material do tipo n  que se encon-
trarem na região de depleção, por qualquer motivo que seja, passarão rapidamente para o material do tipo p . Quanto mais 
próximo o portador minoritário estiver da junção, maior será a atração para a camada de íons negativos e menor a oposição oferecida pelos íons positivos na região de de-pleção do material do tipo n . Concluiremos, portanto, para 
futuras discussões, que todos os portadores minoritários de material do tipo n  que se encontrarem na região de depleção 
passarão diretamente para o material do tipo p . Esse fluxo de + –Íons doadores Íons aceitadores
++
+++
++
+++
–
–
––––
–
–––
)b( )a(–– –Portadores 
majoritários
Portadores majoritáriosPortador minoritário
Portador minoritáriotipo n tipo p ––––
–
–– ––
––– –
Figura 1.11 (a) Material do tipo n; (b) material do tipo p.capítulo 1  diodos semicondutores  9
Boylestad_2012_cap01.indd   9 3/11/13   5:31 PMportadores está indicado na parte superior da Figura 1.12(c) 
para os portadores minoritários de cada material.
Os portadores majoritários (elétrons) do material 
do tipo n devem superar as forças de atração da camada de íons positivos no material do tipo n e o escudo de íons 
negativos no material do tipo p para migrar para a área 
situada além da região de depleção do material do tipo p. Entretanto, o número de portadores majoritários é tão gran-de no material do tipo n que invariavelmente haverá um pequeno número de portadores majoritários com energia cinética suficiente para atravessar a região de depleção e adentrar o material do tipo p. Novamente, o mesmo tipo 
de discussão é aplicável à maioria dos portadores (lacunas) do material do tipo p. O fluxo resultante dos portadores majoritários é mostrado na parte inferior da Figura 1.12(c).
Um exame atento da Figura 1.12(c) revela-
rá que as magnitudes relativas dos vetores do fluxo  
são tais que o fluxo líquido em qualquer sentido equivale a zero. Esse cancelamento de vetores para cada tipo de fluxo do portador é indicado pelas linhas cruzadas. O compri-mento do vetor que representa o fluxo de lacunas é mais alongado do que o do fluxo de elétrons, para demonstrar que as duas magnitudes não precisam ser as mesmas para haver cancelamento e que os níveis de dopagem de cada material podem resultar em um fluxo desigual de portado -
res de lacunas e elétrons. Em resumo, portanto:
Na ausência de uma polarização aplicada a um 
diodo semicondutor, o fluxo líquido de carga em um 
sentido é igual a zero.
Em outras palavras, a corrente sob a condição sem 
polarização é igual a zero, como mostrado nas figuras 
1.12(a) e (b).
condição de polarização reversa (VD < 0 v)
Se um potencial externo de V volts for aplicado à 
junção p-n de modo que o terminal positivo seja ligado 
ao material do tipo n  e o terminal negativo ao material 
do tipo p , como mostrado na Figura 1.13, o número 
de íons positivos descoberto na região de depleção do material do tipo n  aumentará devido ao grande número 
de elétrons livres atraídos para o potencial positivo da tensão aplicada. Por razões semelhantes, o número de íons negativos descoberto aumentará no material do tipo p. O efeito líquido, portanto, será um alargamento da 
região de depleção. Esse alargamento estabelecerá uma p
pnID = 0 mA
VD = 0 V
(sem polarização)
+   VD = 0 V   –
(sem polarização)ID = 0 mAnRegião de depleção
+++++++++++
+ –+ +
+++
++++++++++–––––––––––
–
–– ––
––
––
––
– –––
–– –
––
– –––––––––
(a)
Fluxo de portadores 
minoritários
Fluxo de portadores majoritários
(b) (c)Contato metálico
Ielétron
IelétronIlacuna
IlacunaID = 0 mAID = 0 mA
Figura 1.12 Junção p-n sem polarização externa: (a) distribuição interna de carga; (b) símbolo de diodo com a polaridade 
definida e o sentido da corrente; (c) demonstração de que o fluxo líquido de portadores é igual a zero no terminal externo do 
dispositivo quando VD = 0 V.10  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   10 3/11/13   5:31 PMbarreira grande demais para ser superada pelos portadores 
majoritários, efetivamente reduzindo o fluxo deles a zero, como mostrado na Figura 1.13(a).
No entanto, o número de portadores minoritários 
que entram na região de depleção não mudará, resul-tando em vetores de fluxo de portadores minoritários da mesma magnitude que a indicada na Figura 1.12(c), sem tensão aplicada.
A corrente existente sob condição de polarização 
reversa é chamada de corrente de saturação reversa e 
representada por Is.
A corrente de saturação reversa raramente tem mais 
do que alguns microampères e é comumente em nA, ex-
ceto para dispositivos de alta potência. O termo saturação  
vem do fato de que seu nível máximo é atingido rapida-mente e não se altera significativamente com o aumento no potencial de polarização reversa, como indicado na curva característica do diodo da Figura 1.15 para V
D < 0 V . 
As condições de polarização reversa estão representadas na Figura 1.13(b) para o símbolo do diodo e a junção p -n. 
Observe, em particular, que o sentido de I
s é contrário ao 
da seta do símbolo. Note também que o lado n egativo da 
tensão aplicada está conectado ao material do tipo p  e o 
lado positivo ao material do tipo n , sendo que a diferença 
nas letras sublinhadas para cada região revela uma con-dição de polarização reversa.
condição de polarização direta (VD > 0 v)
A condição de polarização direta ou “ligada” (on) 
é estabelecida mediante a aplicação do potencial positivo ao material do tipo p e do potencial negativo ao material 
do tipo n, como mostrado na Figura 1.14.
A aplicação de um potencial de polarização direta  
V
D “forçará” os elétrons no material do tipo n e as lacu -
nas no material do tipo p a se recombinarem com os íons 
próximos à fronteira e a reduzirem a largura da região de depleção, como mostrado na Figura 1.14(a). O fluxo re-sultante de portadores minoritários de elétrons do material do tipo p para o do tipo n (e das lacunas do material do 
tipo n para o do tipo p) não se alterou em magnitude (uma 
vez que o nível de condução é controlado principalmente pelo número limitado de impurezas no material), mas a redução na largura da região de depleção resultou em um intenso fluxo de majoritários através da junção. Um elétron do material do tipo n agora “vê” uma barreira reduzida na junção por causa da região de depleção reduzida e de uma forte atração para o potencial positivo aplicado ao material do tipo p. À medida que a tensão aplicada aumentar em magnitude, a região de depleção continuará a diminuir em largura até que uma torrente de elétrons possa passar 
(a)+ ––––––––– +++
+++
++++++–––––
        
 (b)Imajoritários
– IsImajoritários
Região de depleção
Figura 1.14 Junção p-n diretamente polarizada: (a) distribuição interna de cargas sob condição de polarização direta; (b) 
polaridade de polarização direta e sentido da corrente resultante.pnIsVD+ –
pn
Região de depleção+++++++++++++++
++++++–––––––––––––––––––––
––––
–
–––Is Fluxo de portadores minoritários
Imajoritários 0A
Is Is
(Oposto)+ –
(b)VD+–
(a)
Figura 1.13 Junção p-n reversamente polarizada: (a) 
distribuição interna de cargas sob condição de polarização 
reversa; (b) polaridade de polarização reversa e sentido da corrente de saturação reversa.capítulo 1  diodos semicondutores  11
Boylestad_2012_cap01.indd   11 3/11/13   5:31 PMatravés da junção, resultando em um aumento exponencial 
na corrente, como mostra a região de polarização direta na curva característica da Figura 1.15. Note que a escala vertical da Figura 1.15 é medida em miliampères (embora alguns diodos semicondutores tenham uma escala vertical medida em ampères) e que a escala horizontal na região de polarização direta tem, no máximo, 1 V . É comum, portanto, que a tensão através de um diodo em polarização direta seja inferior a 1 V . Observe também como a corrente sobe rapidamente após o “joelho” da curva.
É possível demonstrar por meio da física do estado 
sólido que as características gerais de um diodo semi-
condutor podem ser definidas pela seguinte equação, conhecida como equação de Shockley, para as regiões de polarização direta e reversa:
 
ID=Is(eVD/nVT21)    )A(
 (1.2)onde  Is é a corrente de saturação reversa
VD é a tensão de polarização direta aplicada ao diodo
 n é um fator de idealidade, que é função das condi-
ções de operação e construção física; tem intervalo entre 1 e 2, dependendo de uma grande variedade de fatores (n = 1 será usado ao longo deste livro, a menos que indicado de outra forma).A tensão V
T na Equação 1.1 é chamada de tensão 
térmica e determinada por
 VT=kTK
q    )V(     )3.1(
 (1.3)
onde  k é a constante de Boltzmann = 1,38 × 10–23 J/K
 TK é a temperatura absoluta em Kelvin = 273 + 
temperatura em °C
q é a magnitude da carga eletrônica = 1,6 × 10–19 C1011121314151617181920
123456789
0,3 0,5 0,7 1 –10 –20 –30 –40ID (mA)
(V)DVDV– +Polaridade e sentido 
definidos para o gráfico
(V   > 0 V,  I    > 0  mA)DI
D V ID
– 20 pA
– 30 pA
– 40 pA
– 50 pA0
Sem polarização
(VD = 0 V, ID = 0 mA)– 10 pA
(VD < 0 V, ID = –Is )Eq. 1.1Dispositivo real 
comercialmente disponível
Região de polarização direta
Região de polarização reversa
Figura 1.15 Curva característica do diodo semicondutor de silício.12  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   12 3/11/13   5:31 PMeXeMpLo 1.1
A uma temperatura de 27 °C (temperatura comum para componentes em um sistema operacional encapsulado), determine a tensão térmica V
T.
solução: Aplicando a Equação 1.3, obtemos
 T=273+C=273+27=300 K
VT=kTK
q=(1,38 ×10223 J/K)(30  K)
1,6×10219 C
=25,875  mV 26    Vm
A tensão térmica será um parâmetro importante na aná-lise a seguir, neste capítulo e em outros, mais adiante.
Inicialmente, a Equação 1.2, com todas as suas 
quantidades definidas, pode parecer um tanto complexa, mas ela não será amplamente utilizada na análise a seguir. Neste ponto, é importante apenas compreender de onde se origina a curva característica do diodo e quais fatores afetam sua forma.
Um gráfico da Equação 1.2 com I
s = 10 pA é mostra-
do na Figura 1.15 em forma de linha tracejada. Se expan-dirmos essa equação para a forma a seguir, o componente que contribui para cada região da Figura 1.15 poderá ser descrito com mais clareza:
ID=IseVD/nVT2Is
Para valores positivos de VD, o primeiro termo da 
equação anterior crescerá muito rapidamente e suplantará por completo o efeito do segundo termo. Disso resulta a seguinte equação, que só possui valores positivos e assume o formato exponencial e
x, que aparece na Figura 1.16:
ID≅IseVD/nVT (VD positivo)
A curva exponencial da Figura 1.16 aumenta muito 
rapidamente com valores crescentes de x. Em x = 0, e0 = 
1, enquanto em x = 5, ela salta para valores acima de 148. Se prosseguirmos até x = 10, a curva saltará para valores 
acima de 22.000. Claramente, portanto, à medida que o valor de x aumenta, a curva torna-se quase vertical, uma conclusão importante a se ter em mente quando exami -
namos a mudança na corrente com valores crescentes de tensão aplicada.
Para valores negativos de V
D, o termo exponencial 
cai muito rapidamente abaixo do nível de I e a equação resultante para I
D é simplesmente
ID ≅ – Is        (VD negativo)
Na Figura 1.15, observe que, para valores negativos 
de VD, a corrente é essencialmente horizontal no nível 
de –Is.
Em V = 0 V , a Equação 1.2 torna-se
ID = Is(e0 – 1) = Is(1 – 1) = 0 mA
tal como confirmado pela Figura 1.15.
A mudança brusca no sentido da curva em VD = 0 V 
deve-se simplesmente à alteração nas escalas de corrente 
de “acima do eixo” para “abaixo do eixo”. Note que acima do eixo a escala está em miliampères (mA) e, abaixo do eixo, em picoampères (pA).
234567 xx
1 0e3  20,1e4  54,6e5  148,4e5,5  244,7
50200
150100e1  e  2,718exex
1215
e0  10
Figura 1.16 Gráfico de ex.capítulo 1  diodos semicondutores  13
Boylestad_2012_cap01.indd   13 3/11/13   5:31 PMTeoricamente, em condições perfeitas, a curva ca-
racterística de um diodo de silício deve aparecer como 
mostrado pela linha tracejada da Figura 1.15. No entanto, os diodos de silício comercialmente disponíveis desviam -
-se do ideal por várias razões, como a resistência interna do “corpo” e a resistência externa de “contato” de um diodo. Cada uma contribui com uma tensão adicional para o mesmo nível de corrente, como determina a lei de Ohm, causando o deslocamento para a direita observado na Figura 1.15.
A mudança nas escalas de corrente entre as regiões 
superior e inferior do gráfico foi observada anteriormen -
te. Para a tensão V
D, também se verifica uma alteração 
mensurável na escala entre os lados direito e esquerdo do gráfico. Para valores positivos de V
D, a escala é em 
décimos de volts, enquanto para a região negativa é em dezenas de volts.
Na Figura 1.14(b), é importante notar como:
O sentido definido da corrente convencional para a 
região de tensão positiva corresponde à ponta da seta 
no símbolo do diodo.
Isso sempre ocorrerá no caso de um diodo em pola-
rização direta. Também pode ser útil notar que a condição 
de polarização direta é estabelecida quando a barra que representa o lado negativo da tensão aplicada corresponde ao lado do símbolo com a barra vertical.
Retrocedendo um pouco mais até a Figura 1.14(b), 
constatamos que uma condição de polarização direta é estabelecida por meio de uma junção p -n quando o lado 
positivo da tensão aplicada é ligado ao material do tipo p (observando-se a correspondência na letra p) e o lado 
negativo da tensão aplicada é ligado ao material do tipo n (observando-se a mesma correspondência).
É particularmente interessante notar que a corrente 
de saturação reversa de um diodo comercialmente dispo-nível é significativamente maior do que a de I
s na equação 
de Shockley. Na verdade,
a corrente de saturação reversa real de um diodo co-
mercialmente disponível costuma ser mensuravelmente maior do que aquela que aparece como a corrente de saturação reversa na equação de Shockley.
Esse aumento de nível tem origem em uma grande 
variedade de fatores, entre os quais:
• Correntes de fuga.
• Geração de portadores na região de depleção.
• Níveis mais elevados de dopagem, que resultam 
em níveis mais elevados de corrente reversa.
• Sensibilidade ao nível intrínseco dos portadores  
nos materiais componentes por um fator quadráti-co — dobra-se o nível intrínseco, e a contribuição 
para a corrente reversa poderia aumentar por um fator de quatro.
• Relação direta com a área de junção — dobra-se 
a área de junção, e a contribuição para a corrente re-versa poderia duplicar. Dispositivos de alta potência com áreas mais amplas de junção costumam apre-sentar níveis bem mais elevados de corrente reversa.
• Sensibilidade à temperatura — para cada au-mento de 5 °C na temperatura, o nível de corrente de saturação reversa na Equação 1.2 duplicará, enquanto um aumento de 10 °C na temperatura resultará na duplicação da corrente reversa real de um diodo.
Observe o uso anterior dos termos “corrente de sa-
turação reversa” e “corrente reversa”. O primeiro deve-se simplesmente à física da situação, ao passo que o segundo inclui todos os demais efeitos que sejam capazes de au-mentar o nível de corrente.
Veremos, nas discussões a seguir, que a situação 
ideal é que I
s seja equivalente a 0 A na região de polari-
zação reversa. O fato de estar normalmente na faixa de valores de 0,01 pA a 10 pA nos dias de hoje, em com-paração com a de 0,1 μ A a 1 μ A algumas décadas atrás, 
pode ser creditado ao aperfeiçoamento dos processos de fabricação. Comparando o valor comum de 1 nA com o nível de 1 μ A de anos anteriores, constatamos um fator 
de melhoria de 1.000.
região de ruptura
Embora a escala da Figura 1.15 esteja em dezenas 
de volts na região negativa, há um ponto em que a apli -
cação de uma tensão suficientemente negativa (polariza -
ção reversa) resultará em uma mudança brusca na curva característica, como mostrado na Figura 1.17. A corrente aumenta a uma taxa muito rápida em um sentido oposto ao da região de tensão positiva. O potencial de polariza -
ção reversa que resulta nessa mudança radical na curva característica é conhecido como potencial de ruptura e representado pelo símbolo V
BV.
À medida que a tensão através do diodo aumenta na 
região de polarização reversa, a velocidade dos portadores minoritários responsáveis   pela corrente de saturação reversa 
I
s também aumentará. Eventualmente, sua velocidade e 
energia cinética associada (WK =    mv2)1
2  serão suficientes 
para liberar portadores adicionais por meio de colisões com outras estruturas atômicas estáveis  . Isto é, um processo 
de ionização fará com que elétrons de valência absorvam 
energia suficiente para deixar o átomo de origem. Esses por -
tadores adicionais poderão, então, auxiliar no processo de ionização até que se estabeleça uma alta corrente de avalan-che e que se determine a região de ruptura por avalanche.14  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   14 3/11/13   5:31 PMA região de avalanche (VBV) pode ser aproximada 
do eixo vertical aumentando-se os níveis de dopagem nos 
materiais dos tipos p e n. Entretanto, à medida que VBV 
cai a níveis muito baixos, como –5 V , outro mecanismo, chamado ruptura Zener, contribuirá para uma alteração 
brusca na curva característica. Isso ocorre porque existe um forte campo elétrico na região da junção que pode per -
turbar as forças de ligação no interior do átomo e “gerar” portadores. Embora o mecanismo de ruptura Zener seja um elemento importante apenas em níveis mais baixos de V
BV, essa mudança acentuada na curva característica 
em qualquer nível é conhecida como região Zener, e os diodos que empregam apenas essa porção da curva de uma junção p-n são chamados de diodos Zener. Eles são descritos detalhadamente na Seção 1.15.
A região de ruptura do diodo semicondutor descrita 
deverá ser evitada caso a intenção não seja a de alterar completamente a resposta de um sistema pela mudança brusca das características nessa região de tensão reversa.
O potencial máximo de polarização reversa que 
pode ser aplicado antes da entrada na região de ruptura 
é chamado de tensão de pico inversa (ou simplesmente PIV , do inglês Peak Inverse Voltage) ou tensão de pico reversa (PRV, do inglês Peak Reverse Voltage).
Se uma aplicação exigir uma PIV maior do que a de 
um único dispositivo, alguns diodos com características se-
melhantes podem ser conectados em série. Diodos também são conectados em paralelo para aumentar a capacidade de fluxo de corrente.
De modo geral, a tensão de ruptura de diodos de GaAs 
é cerca de 10% maior do que a de diodos de silício, porém mais de 200% maior do que os níveis de diodos de Ge.Ge, si e Gaas
Até aqui, usamos exclusivamente o Si como material 
semicondutor de base. Agora, é importante compará-lo com outros dois materiais relevantes: GaAs e Ge. Um gráfico comparando as características de diodos de Si, GaAs e Ge é fornecido na Figura 1.18. As curvas não são simplesmente representações gráficas da Equação 1.2, mas a resposta real de unidades comercialmente disponíveis. A corrente reversa total é mostrada, e não apenas a corrente de saturação reversa. Fica imediatamente evidente que o ponto de elevação vertical nas características é diferente para cada material, embora a forma geral de cada uma de-las seja muito semelhante. O germânio está mais próximo do eixo vertical e o GaAs, mais distante. Como se observa nas curvas, o centro do joelho (knee  em inglês, daí o K 
ser a notação de V
K) da curva é de aproximadamente 0,3 
V para Ge, 0,7 V para Si e 1,2 V para GaAs (Tabela 1.3).
A forma da curva na região de polarização reversa 
também é muito semelhante para cada material, mas deve-se observar a diferença mensurável nas magnitudes das correntes mais comuns de saturação reversa. Para o GaAs, a corrente de saturação reversa costuma ser de cerca de 1 pA, em comparação com 10 pA para Si e 1 μA para Ge, uma diferença significativa de níveis.
Além disso, deve-se observar as magnitudes rela-
tivas das tensões reversas de ruptura de cada material. Normalmente, o GaAs atinge níveis máximos de ruptura que excedem os dos dispositivos de Si com o mesmo nível de potência em, aproximadamente, 10%, com ambas as tensões de ruptura estendendo-se entre 50 V e 1 kV . Há diodos de potência de Si com tensões de ruptura que che-gam a 20 kV . O germânio costuma ter tensões de ruptura inferiores a 100 V , com máximas em torno de 400 V . As curvas da Figura 1.18 são concebidas simplesmente para refletir tensões de ruptura relativas para os três materiais. Quando se analisam os níveis de correntes de saturação re-versa e tensões de ruptura, o Ge certamente desponta como aquele que tem o mínimo de características desejáveis.
Um fator que não aparece na Figura 1.18 é a velo-
cidade de funcionamento de cada material — um dado 
importante no mercado atual. O fator de mobilidade de elétrons de cada material é fornecido na Tabela 1.4, que dá uma indicação da rapidez com que os portado-ID
Is
VDVBV
0
Região Zener
Figura 1.17 Região de ruptura.
Tabela 1.3 Tensões de joelho VK.
Semicondutor VK(V)
Ge 0,3
Si 0,7
GaAs 1,2capítulo 1  diodos semicondutores  15
Boylestad_2012_cap01.indd   15 3/11/13   5:31 PMres podem progredir através do material e, portanto, a 
velocidade de funcionamento de qualquer dispositivo feito com os materiais. Como era de se esperar, o GaAs destaca-se com um fator de mobilidade mais de cinco vezes maior que o do silício e duas vezes maior que o do germânio. Por isso, GaAs e Ge são utilizados com frequência em aplicações de alta velocidade. No en -
tanto, por meio de um projeto adequado, um controle cuidadoso dos níveis de dopagem e assim por diante, o silício também é encontrado em sistemas que operam na faixa dos gigahertz. A pesquisa moderna também analisa compostos dos grupos III a V com fatores de mobilidade ainda mais elevados para garantir que a in-dústria possa atender às demandas de futuros requisitos de alta velocidade.eXeMpLo 1.2Utilizando as curvas da Figura 1.18:a) Determine a tensão através de cada diodo para uma corrente de 1 mA.
b) Faça o mesmo para uma corrente de 4 mA.
c) Faça o mesmo para uma corrente de 30 mA.
d) Determine o valor médio da tensão do diodo para a faixa de correntes listadas anteriormente.
e) Como os valores médios se comparam com as ten-sões de joelho listadas na Tabela 1.3?
solução:a) V
D(Ge) = 0,2 V , VD(Si) = 0,6 V , VD(GaAs) = 1,1 V
b) VD(Ge) = 0,3 V , VD(Si) = 0,7 V , VD(GaAs) = 1,2 V
c) VD(Ge) = 0,42 V , VD(Si) = 0,82 V , VD(GaAs) = 1,33 V
d) Ge: Vméd = (0,2 V + 0,3 V + 0,42 V)/3 = 0,307 V
 Si: Vméd  = (0,6 V + 0,7 V + 0,82 V)/3 = 0,707 V
 GaAs: Vméd  = (1,1 V + 1,2 V + 1,33 V)/3 = 1,21 V
e) Correspondência muito próxima. Ge: 0,307 V vs. 0,3 V , Si: 0,707 V vs. 0,7 V , GaAs: 1,21 V vs. 1,2 V .
efeitos da temperatura
A temperatura pode ter um efeito marcante sobre as 
características de um diodo semicondutor, como demons-30
25201510
5
5 
A50 V 100 VID (mA)
1 μAVBV (Si)
VBV (Ge)
Is (Ge)VBV (GaAs)
Is (GaAs)
Is (Si)Ge Si GaAs 
0,3 0,7 1,2 1,0 VD (V)
VK (GaAs) VK (Ge) VK (Si)
10 A
Figura 1.18 Comparação de diodos comerciais de Ge, Si e GaAs.
Tabela 1.4 Mobilidade do elétron µn.
Semicondutor µn(cm2/V·s)
Ge 3900
Si 1500
GaAs 850016  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   16 3/11/13   5:31 PMtrado pelas curvas características de um diodo de silício 
mostradas na Figura 1.19:
Na região de polarização direta, a curva caracterís-
tica de um diodo de silício desvia-se para a esquerda a 
uma taxa de 2,5 mV por aumento de grau centígrado na temperatura.
Um aumento da temperatura ambiente (20 °C) para 
100 °C (o ponto de ebulição da água) resulta em uma queda 
de 80(2,5 mV) = 200 mV , ou 0,2 V , o que é significativo em um gráfico dimensionado em décimos de volts. Uma queda na temperatura tem o efeito inverso, como também é mostrado na figura.
Na região de polarização reversa, a corrente reversa 
de um diodo de silício dobra a cada elevação de 10 °C 
na temperatura.
Em uma mudança de 20 °C para 100 °C, o nível 
de Is aumenta de 10 nA até um valor de 2,56 μ A, o que representa um significativo aumento de 256 vezes. Pros-
seguir até 200 °C resultaria em uma monstruosa corrente de saturação reversa de 2,62 mA. Para aplicações de alta temperatura, deve-se, portanto, buscar diodos de Si com I
s à temperatura ambiente mais próxima de 10 pA, um 
nível comumente disponível hoje em dia, o que limitaria a corrente a 2,62 μ A. É realmente uma sorte que tanto o 
Si quanto o GaAs tenham correntes de saturação reversa relativamente pequenas à temperatura ambiente. Existem dispositivos de GaAs que funcionam muito bem na faixa de temperatura de –200 °C a +200 °C, em alguns casos atingindo temperaturas máximas que se aproximam de 400 °C. Pense, por um momento, como seria grande a corrente de saturação reversa se começássemos com um diodo de Ge com uma saturação de corrente de 1 μ A e 
aplicássemos o mesmo fator de duplicação. 
Por fim, é importante deduzir da Figura 1.19 que:
A tensão de ruptura reversa de um diodo semicondu-
tor aumentará ou diminuirá em função da temperatura.
ID (mA)
Is 0,01 ADeslocamento para a esquerda = (100 °C)(–2,5 mV/°C) = – 0,35 V
Temperatura 
em queda
Diodo de silício em temperatura ambiente
Diodo de silício em temperatura ambienteTemperatura em elevação
Temperatura em elevação1 
A
–75°C
25°C
125 °C1 μAVD (V)0,7 V30
25
5101520
10 20 30 40125°C
25°C
–75°C
Temperatura 
em elevação
Figura 1.19 Variação nas características de um diodo de Si em função da variação de temperatura.capítulo 1  diodos semicondutores  17
Boylestad_2012_cap01.indd   17 3/11/13   5:31 PMNo entanto, se a tensão de ruptura inicial for inferior 
a 5 V , a tensão de ruptura pode diminuir com a temperatura. 
A sensibilidade do potencial de ruptura a variações de tem-peratura será examinada em profundidade na Seção 1.15.
resumo
Muito foi apresentado até aqui sobre a construção de 
um diodo semicondutor e os materiais empregados para isso. Foram explicadas as características e as diferenças importantes entre as respostas dos materiais discutidos. Chegou o momen-to de comparar a resposta da junção p -n com a resposta deseja-
da e revelar as principais funções de um diodo semicondutor.
A Tabela 1.5 apresenta uma sinopse dos três mate -
riais semicondutores mais utilizados. A Figura 1.20 inclui uma breve biografia do primeiro cientista a descobrir a junção p-n em um material semicondutor.Tabela 1.5 
Uso comercial atual de Ge, Si e GaAs.
Ge O germânio tem produção limitada devido à 
sua sensibilidade à temperatura e à alta corrente de saturação reversa. Ainda está disponível comercialmente, mas limitado a algumas aplicações de alta velocidade (graças a um fator de mobilidade relativamente elevado) e a outras que usam sua sensibilidade à luz e ao calor, como fotodetectores e sistemas de segurança.
Si Sem dúvida, o semicondutor mais utilizado para toda a gama de dispositivos eletrônicos. Tem a vantagem da pronta disponibilidade a um baixo custo e de uma corrente de saturação reversa relativamente baixa, além de características de temperatura adequada e excelentes níveis de tensão de ruptura. Também se beneficia de décadas de enorme atenção à concepção de circuitos integrados de grande escala e de tecnologia de processamento.
GaAs Desde o início da década de 90, o interesse em GaAs vem crescendo a passos largos e acabará abarcando uma boa parcela do desenvolvimento dedicado aos dispositivos de silício, especialmente em circuitos integrados de grande escala. Suas características de alta velocidade têm maior demanda a cada dia, sem falar nos recursos adicionais de baixas correntes de saturação reversa, excelente sensibilidade à temperatura e elevadas tensões de ruptura. Mais de 80% de suas aplicações concentram-se na optoeletrônica, com o desenvolvimento de diodos emissores de luz, células solares e outros dispositivos fotodetectores, mas isso provavelmente mudará drasticamente à medida que seus custos de fabricação caírem e sua utilização em projetos de circuito integrado continuar a crescer. Talvez seja o material semicondutor do futuro.
1.7 o ideaL Versus o prático
Na seção anterior, verificamos que a junção p -n per-
mitirá um fluxo generoso de carga quando em polarização 
direta e um nível muito reduzido de corrente quando em polarização reversa. Ambas as condições são examinadas na Figura 1.21, com o pesado vetor da corrente na Figura 1.21(a) correspondendo ao sentido da seta no símbolo do diodo e o vetor significativamente menor no sentido oposto, na Figura 1.21(b), representando a corrente de saturação reversa.
Uma analogia frequentemente usada para descre-
ver o comportamento de um diodo semicondutor é a chave mecânica. Na Figura 1.21(a), o diodo atua como uma chave fechada, permitindo um fluxo generoso de carga no sentido indicado. Na Figura 1.21(b), o nível de corrente é tão pequeno na maioria dos casos que pode ser aproximado a 0 A e representado por uma chave aberta.
Figura 1.20 Russell Ohl (1898-1987), norte-americano. 
(Allentown, PA; Holmdel, NJ; Vista, CA) Army Signal 
Corps, Universidade do Colorado, Westinghouse, AT & T, Bell Labs Fellow, Institute of Radio Engineers — 1955 
(Cortesia do AT&T Archives History Center.)
Embora os tubos de vácuo fossem utilizados em todas as for -
mas de comunicação na década de 30, Russell Ohl estava de -
terminado a demonstrar que o futuro do campo seria definido 
por cristais semicondutores. Não havia germânio disponível de imediato para sua pesquisa, por isso ele recorreu ao silício e encontrou um modo de aumentar seu nível de pureza para 99,8%, o que lhe rendeu uma patente. A efetiva descoberta da junção p-n, como muitas vezes acontece na investigação 
científica, resultou de um conjunto de circunstâncias não pla-nejadas. Em 23 de fevereiro de 1940, Ohl descobriu que um cristal de silício com uma rachadura no meio produziria um aumento significativo na corrente quando colocado próximo a uma fonte de luz. Essa descoberta levou a mais pesquisas, as quais revelaram que os níveis de pureza de cada lado da rachadura eram diferentes e que uma barreira formada na junção permitia a passagem da corrente em um único sentido — o primeiro diodo em estado sólido era, assim, identificado e explicado. Além disso, essa sensibilidade à luz foi o início do desenvolvimento de células solares. Os resultados foram muito úteis ao desenvolvimento do transistor, em 1945, por três indivíduos que também trabalhavam na Bell Labs.18  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   18 3/11/13   5:31 PMEm outras palavras:
O diodo semicondutor comporta-se de maneira 
semelhante a uma chave mecânica na medida em que 
pode controlar se uma corrente fluirá entre seus dois terminais.
No entanto, também é importante estar ciente de que:
O diodo semicondutor é diferente de uma chave 
mecânica porque, quando o chaveamento for fechado, permitirá somente que a corrente flua em um sentido.
Teoricamente, se o diodo semicondutor deve se com-
portar como uma chave fechada na região de polarização 
direta, a resistência do diodo deve ser de 0 Ω. Na região de polarização reversa, sua resistência deve ser de ∞Ω para representar o equivalente de circuito aberto. Tais níveis de resistência nas regiões de polarização direta e reversa resultam nas características da Figura 1.22.
As características foram sobrepostas para comparar 
um diodo de Si ideal a um diodo de Si real. As primeiras impressões podem sugerir que o dispositivo comercial seja uma representação insatisfatória da chave ideal. Contudo, quando se considera que a única grande dife-rença é que o diodo comercial sobe a um nível de 0,7 V em vez de 0 V , observam-se inúmeras semelhanças entre os dois gráficos. 
Quando uma chave é fechada, assume-se que a 
resistência entre os contatos seja igual a 0 Ω. No ponto escolhido sobre o eixo vertical, a corrente do diodo é de 5 mA e a tensão através do diodo, 0 V . A aplicação da lei de Ohm resulta em
RF5VD
ID50 V
5 mA50 
(equivalente a curto-circuito)
Na realidade:
Em qualquer nível de corrente na linha vertical, a 
tensão através do diodo ideal é de 0 V e a resistência, 0 Ω.
Para a seção horizontal, se aplicarmos novamente a 
lei de Ohm, encontramos
RR5VD
ID520 V
0 mA
(equivalente a circuito aberto )
Novamente:
Visto que a corrente equivale a 0 mA em qualquer 
ponto da linha horizontal, considera-se que a resistência 
seja infinita (circuito aberto) em qualquer ponto do eixo.
Por conta da forma e localização da curva do disposi-
tivo comercial na região de polarização direta, haverá uma 
resistência associada ao diodo maior que 0 Ω. Por outro lado, se essa resistência for suficientemente pequena em comparação com outros resistores da rede em série com o diodo, geralmente é uma boa estimativa simplesmente assumir que a resistência do dispositivo comercial equivale a 0 Ω. Na região de polarização reversa, se assumirmos que a corrente de saturação reversa é tão pequena que pode ser estimada em 0 mA, teremos a mesma equivalência de circuito aberto fornecida pela chave aberta.
Logo, o resultado é que há semelhanças suficientes 
entre a chave ideal e o diodo semicondutor para torná-lo um dispositivo eletrônico eficaz. Na seção seguinte, vários importantes níveis de resistência serão determinados para uso no capítulo seguinte, no qual examinaremos a resposta de diodos em uma rede real.– +VD– +VD
ID Is
)b( )a(
Figura 1.21 Diodo semicondutor ideal: (a) em 
polarização direta; (b) em polarização reversa.
Características ideais
Características reaisID
ID
VD 0,7 V20 V10 mA
Is  0 mA
Figura 1.22 Características ideais versus características 
reais de semicondutores.capítulo 1  diodos semicondutores  19
Boylestad_2012_cap01.indd   19 3/11/13   5:31 PM1.8 níveis de resistência 
À medida que o ponto de operação de um diodo se 
move de uma região para outra, a resistência do diodo tam-
bém mudará devido à forma não linear da curva caracterís-tica. Será demonstrado a seguir que o tipo de tensão ou sinal aplicados definirá o nível de resistência de interesse. Nesta seção, serão apresentados três níveis, os quais aparecerão novamente ao examinarmos outros dispositivos. Por isso, é fundamental que sua determinação seja claramente entendida.
resistência cc ou estática
A aplicação de uma tensão CC a um circuito que 
contenha um diodo semicondutor resultará em um ponto de operação na curva característica que não mudará com o tempo. A resistência do diodo no ponto de operação pode ser encontrada simplesmente pela determinação dos níveis correspondentes de V
D e ID, como mostrado na Figura 1.23, 
e pela aplicação desta equação:
 RD=VD
ID  
 (1.4)
Os níveis de resistência CC no joelho e abaixo dele 
serão maiores do que os obtidos para o trecho vertical da 
curva característica. Os níveis de resistência na região de polarização reversa serão, naturalmente, muito elevados. Uma vez que os ohmímetros costumam empregar uma fon -
te de corrente relativamente constante, a resistência será determinada a partir de um nível predefinido de corrente (normalmente, alguns miliampères).
De modo geral, portanto, quanto maior a corrente 
que passa através de um diodo, menor o nível de 
resistência CC.
Tipicamente, a resistência CC de um diodo ativo 
(mais utilizado) variará entre cerca de 10 e 80 Ω.eXeMpLo 1.3
Determine os níveis de resistência CC do diodo da Figura 1.24 ema) I
D = 2 mA (nível baixo)
b) ID = 20 mA (nível alto)
c) VD =  –10 V (polarização reversa)
Silício
0,5 0,8
Figura 1.24 Exemplo 1.3.
solução:a) Em I
D = 2 mA, VD = 0,5 V (da curva) e
   RD5VD
ID50,5 V
2 mA5250     
b) Em ID = 20 mA, VD = 0,8 V (da curva) e
       RD5VD
ID50,8 V
20 mA540     
c) Em VD = –10 V , ID = –IS = –1 μA (da curva) e
   RD5VD
ID510 V
1 µA510 M    
claramente sustentando alguns dos comentários ante -
riores sobre os níveis de resistência CC de um diodo.
resistência ca ou dinâmica
A Equação 1.4 e o Exemplo 1.3 revelam que
a resistência CC de um diodo independe da forma da 
curva característica na região que circunda o ponto de interesse.
Se for aplicada uma entrada senoidal, em vez de uma 
entrada CC, a situação mudará completamente. A entrada 
variável moverá o ponto de operação instantâneo para cima e para baixo em uma região da curva característica e, assim, definirá uma alteração específica em corrente 
Figura 1.23 Determinação da resistência CC de um diodo 
em um ponto de operação específico.20  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   20 3/11/13   5:31 PMe tensão, como mostrado na Figura 1.25. Sem nenhum 
sinal variável aplicado, o ponto de operação seria o ponto Q que aparece na Figura 1.25, determinado pelos níveis CC aplicados. A designação de ponto Q deriva da palavra quiescente , que significa “estacionário ou invariável”.
Uma linha reta traçada tangente à curva através do 
ponto Q, como mostrado na Figura 1.26, definirá uma 
mudança específica em tensão e corrente que pode ser usada para determinar a resistência CA ou dinâmica para 
essa região da curva característica do diodo. Deve-se fazer um esforço para manter a mudança em tensão e corrente tão pequena quanto possível e equidistante de cada lado do ponto Q. Em forma de equação,
 
rd=Vd
Id  
 (1.5)onde Δ significa uma variação limitada da grandeza.
Quanto mais vertical a inclinação, menor o valor 
de ΔVd para a mesma variação em ΔId e menor a resis-
tência. A resistência CA na região de elevação vertical 
da curva característica é, portanto, bem pequena, en-quanto a resistência CA é muito mais alta em baixos níveis de corrente.
De modo geral, portanto, quanto menor o ponto Q 
de operação (corrente menor ou tensão inferior), maior 
a resistência CA.
eXeMpLo 1.4
Para a curva característica da Figura 1.27:a) Determine a resistência CA em I
D = 2 mA.
b) Determine a resistência CA em ID = 25 mA.
c) Compare os resultados das partes (a) e (b) para as resistências CC em cada nível de corrente.
V   (V)DI   (mA)DI
051015202530
24
0,1 0,3 0,5 0,7 0,9 1 0,8 0,6 0,4 0,2ΔdI
ΔdIΔdV
ΔdV
Figura 1.27 Exemplo 1.4.
solução:
a) Para ID = 2 mA, a linha tangente em ID = 2 mA foi tra-
çada como mostrado na Figura 1.27 e foi escolhida uma amplitude de 2 mA acima e abaixo da corrente do diodo especificada. Em I
D = 4 mA, VD = 0,76 V; 
em ID = 0 mA, VD = 0,65 V . As variações resultantes 
em corrente e tensão são, respectivamente, 
ΔId = 4 mA – 0 mA = 4 mA 
e 
ΔVd = 0,76 V – 0,65 V = 0,11 V
Ponto Q (operação CC)Curva do diodo
Linha tangente
Figura 1.25 Definição da resistência dinâmica ou 
resistência CA.
Ponto Q
Figura 1.26 Determinação da resistência CA em um 
ponto Q.capítulo 1  diodos semicondutores  21
Boylestad_2012_cap01.indd   21 3/11/13   5:31 PM e a resistência CA é
rd=Vd
Id=0,11 V
4 mA=27,5 
b) Para ID = 25 mA, a linha tangente em ID = 25 mA foi 
traçada como mostrado na Figura 1.27 e foi escolhida 
uma amplitude de 5 mA acima e abaixo da corrente de diodo especificada. Em I
D = 30 mA, VD =  0,8 V; 
em ID = 20 mA, VD =  0,78 V . As variações resultantes 
em corrente e tensão são, respectivamente, 
ΔId = 30 mA – 20 mA = 10 mA 
e 
ΔVd  = 0,8 V – 0,78 V = 0,02 V
 e a resistência CA é
rd=Vd
Id=0,02 V
10 mA=2     
c) Para ID = 2 mA, VD = 0,7 V e
RD=VD
ID=0,7 V
2 mA=350    
 o que excede em muito o rd de 27,5 Ω.
 Para ID = 25 mA, VD = 0,79 V e
RD=VD
ID=0,79 V
25 mA=31,62     
 o que excede em muito o rd de 2 Ω.
Descobrimos a resistência dinâmica graficamente, 
mas há uma definição básica em cálculo diferencial que afirma:
A derivada de uma função em um ponto é igual à 
inclinação da linha tangente traçada nesse ponto.
Assim, a Equação 1.5 definida pela Figura 1.26 é 
essencialmente a determinação da derivada da função no ponto Q de operação. Se encontrarmos a derivada da equação geral 1.2 para o diodo semicondutor considerando a polarização direta aplicada e, em seguida, invertermos o resultado, teremos uma equação para a resistência di-nâmica ou CA nessa região. Isto é, definir a derivada da Equação 1.2 relativa à polarização aplicada resultará em
d
dVD(ID)=d
dVD3Is(eVD/nVT–1)4   e dID
dVD =1
nVT(ID+Is   )
 
depois de aplicarmos o cálculo diferencial. De modo geral, I
D >> IS no trecho de inclinação vertical da curva 
característica e 
dID
dVDID
nVT   
Invertendo o resultado para definir uma razão de 
resistência ( R = V/I), teremos
dVD
dID=rd=nVT
ID   
Substituir n = 1 e VT ≅ 26 mV do Exemplo 1.1, 
resultará em
 rd=26 mV
ID  
 (1.6)
O significado da Equação 1.6 deve ser claramente 
entendido. Ela implica que
a resistência dinâmica pode ser encontrada com a 
simples substituição do valor quiescente da corrente do diodo na equação.
Não há necessidade de ter as características dis-
poníveis ou de se preocupar em traçar linhas tangentes, 
conforme definidas pela Equação 1.5. É importante ter em mente, porém, que a Equação 1.6 é precisa apenas para valores de I
D na seção de elevação vertical da curva. Para 
valores menores de ID, n = 2 (silício) e o valor obtido de 
rd deve ser multiplicado por um fator de 2. Para pequenos 
valores de ID abaixo do joelho da curva, a Equação 1.6 
torna-se inadequada.
Todos os níveis de resistência determinados até 
aqui foram definidos pela junção p -n e não incluem a 
resistência do próprio material semicondutor (chamada resistência de corpo ) e a resistência introduzida pela 
conexão entre o material semicondutor e o condutor metálico externo (chamada resistência de contato). Esses níveis adicionais de resistência podem ser incluídos na Equação 1.6 por meio do acréscimo de uma resistência designada como r
B:
 rd=26 mV
ID+rB    smho
 (1.7)22  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   22 3/11/13   5:31 PMA resistência r’d, portanto, inclui a resistência dinâ-
mica definida pela Equação 1.6 e a resistência rB agora 
introduzida. O fator rB pode variar do tradicional 0,1 Ω 
para dispositivos de alta potência a 2 Ω para alguns dio-
dos de baixa potência e uso geral. Para o Exemplo 1.4, a resistência CA a 25 mA foi calculada como 2 Ω. Pela Equação 1.6, temos
rd=26 mV
ID=26 mV
25 mA=1,04    
A diferença de cerca de 1 Ω poderia ser tratada como 
a contribuição de rB.
Para o Exemplo 1.4, a resistência CA a 2 mA foi 
calculada em 27,5 Ω. Usando a Equação 1.6, mas multi -
plicando-se por um fator de 2 para essa região (no joelho da curva, n = 2),
rd=226 mV
ID=226 mV
2 mA=2(13  )= 26    
A diferença de 1,5 Ω poderia ser tratada como a 
contribuição de rB.
Na realidade, determinar rd com um alto grau de 
precisão a partir de uma curva característica e utilizando a Equação 1.5 é, na melhor das hipóteses, um processo difícil, e os resultados devem ser tratados com ceticismo. Em níveis baixos de corrente de diodo, o fator r
B costu-
ma ser pequeno o suficiente em comparação com rd para 
permitir que se ignore seu impacto sobre a resistência CA do diodo. Em níveis elevados de corrente, o nível de r
B pode aproximar-se do de rd, mas, uma vez sabendo-se 
que haverá, com frequência, outros elementos resistivos de magnitude muito maior em série com o diodo, assu-miremos, neste livro, que a resistência CA é determinada unicamente por r
d e o impacto de rB será ignorado, a me-
nos que indicado de outra forma. Melhorias tecnológicas recentes sugerem que o nível de r
B continuará a diminuir 
em magnitude e acabará se tornando um fator certamente desprezível em comparação com r
d.
A discussão anterior concentrou-se exclusivamente 
na região de polarização direta. Na região de polarização reversa, suporemos que a mudança na corrente ao longo da linha I
s é nula de 0 V até a região Zener e que a resistência 
CA resultante, usando-se a Equação 1.5, é suficientemente alta para permitir a aproximação por um circuito aberto.
Normalmente, a resistência CA de um diodo na 
região ativa variará entre cerca de 1 a 100 Ω.
resistência ca média
Quando o sinal de entrada é grande o suficiente para 
produzir uma amplitude como a indicada na Figura 1.28, a resistência associada ao dispositivo para essa região é chamada de resistência CA média. Trata-se, por definição, 
da resistência determinada por uma linha reta traçada entre as duas interseções estabelecidas pelos valores máximo e mínimo da tensão de entrada. Na forma de equação (observe a Figura 1.28),
 
rav=Vd
Idpt. a pt.  
 (1.8)
Para a situação indicada pela Figura 1.28,
ΔId = 17 mA – 2 mA = 15 mA
e ΔVd = 0,725 V – 0,65 V = 0,075 V  
com rav=Vd
Id=0,075  V
15 mA=5    
 
Se a resistência CA (rd) fosse determinada em ID = 
2 mA, seu valor seria superior a 5 Ω; se determinada em 
17 mA, seria inferior. No meio-termo, a resistência CA faria a transição do valor alto em 2 mA para o valor mais baixo em 17 mA. A Equação 1.7 define um valor que é considerado a média dos valores CA entre 2 mA e 17 mA. O fato de um valor de resistência poder ser usado para uma faixa tão ampla da curva característica será muito útil na definição dos circuitos equivalentes para um diodo em uma seção posterior.
0,2 0,4 0,6 0,8 1D  (V)VI   (mA)DI
05101520
0,1 0,3 0,5 0,7 0,9
ΔdVΔdI
Figura 1.28 Determinação da resistência CA média entre 
os limites indicados.capítulo 1  diodos semicondutores  23
Boylestad_2012_cap01.indd   23 3/11/13   5:31 PMAssim como acontece com os valores de resistência 
CC e CA, quanto menores os valores de correntes utili -
zadas para determinar a resistência média, maior será 
o valor da resistência.
tabela-resumo
A Tabela 1.6 foi desenvolvida para reforçar as im-
portantes conclusões discutidas até aqui e enfatizar as 
diferenças entre os vários níveis de resistência. Como indicado anteriormente, o conteúdo desta seção servirá de base para vários cálculos de resistência a serem executados em seções e capítulos posteriores.
1.9  circuitos equivaLentes 
do diodo 
Um circuito equivalente é uma combinação de ele -
mentos adequadamente escolhidos para melhor repre-
sentar as características reais de um dispositivo ou sistema em determinada região de operação.
Em outras palavras, uma vez definido o circuito 
equivalente, o símbolo do dispositivo pode ser removido de um diagrama esquemático e o circuito equivalente 
inserido em seu lugar, sem afetar seriamente o compor -
tamento real do sistema. O resultado costuma ser uma rede que pode ser resolvida com a utilização de técnicas tradicionais de análise de circuito.
circuito equivalente linear por partes
Uma técnica para obter um circuito equivalente 
para um diodo é aproximar a curva característica do dispositivo por segmentos de reta, como mostrado na Figura 1.29. O circuito equivalente resultante é chamado de circuito equivalente linear por partes. Observan-
do a Figura 1.29, torna-se óbvio que os segmentos de reta não resultam em uma duplicação exata da curva característica real, especialmente na região do joelho. No entanto, os segmentos resultantes estão próximos o suficiente da curva real para estabelecer um circuito equivalente que proporcionará uma excelente primeira aproximação para o comportamento real do dispositivo. Para a região inclinada da curva equivalente, a resis-tência CA média, apresentada na Seção 1.8, é o valor de resistência que aparece no circuito equivalente da Figura 1.30 ao lado do dispositivo real. Em essência, define o valor de resistência do dispositivo quando ele 
Tabela 1.6 
Níveis de resistência.
Tipo Equação Características especiais Representação gráfica
CC ou estática     RD=VD
ID    Definida como um ponto na 
curva característica  
  
  ID
VDQpt.
      
ID
VdId Qpt.
      
VdId
      CA ou dinâmica     rd=Vd
Id=26 mV
ID    Definida por uma linha 
tangente no ponto Q  
  
  ID
VDQpt.
      
ID
VdId Qpt.
      
VdId
      CA média     rav=Vd
Id`
pt. a pt.    Definida por uma linha reta 
entre os limites de operação  
  
  ID
VDQpt.
      
ID
VdId Qpt.
      
VdId
      24  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   24 3/11/13   5:31 PMestá “ligado” (on). O diodo ideal é incluído para estabe-
lecer que existe um único sentido de condução através do dispositivo, e uma condição de polarização reversa resultará no estado de circuito aberto para o dispositivo. Uma vez que um diodo semicondutor de silício só atinge o estado de condução quando V
D atinge 0,7 V com uma 
polarização direta (como mostrado na Figura 1.29), uma bateria V
K oposta ao sentido de condução deve aparecer 
no circuito equivalente, conforme indica a Figura 1.30. A bateria simplesmente especifica que a tensão através do dispositivo deve ser maior do que a tensão limiar da bateria antes que se possa estabelecer a condução através do dispositivo no sentido ditado pelo diodo ideal. Uma vez estabelecida a condução, a resistência do diodo será o valor especificado de r
av.
Deve-se ter em mente, porém, que VK no circuito 
equivalente não é uma fonte de tensão independente. Se um voltímetro for colocado nos terminais de um diodo isolado sobre uma bancada de laboratório, não será obtida uma leitura de 0,7 V . A bateria representa simplesmente o valor de tensão no eixo horizontal da curva característica que deve ser excedido   para se estabelecer a condução.Normalmente, pode-se determinar o valor aproximado 
de r
av a partir de um ponto de operação específico na folha de 
dados (a ser discutida na Seção 1.10). Por exemplo, no caso de um diodo semicondutor de silício, se I
F = 10 mA (uma 
corrente de condução direta para o diodo) para VD = 0,8 V , 
sabemos que um deslocamento de 0,7 V é necessário para o silício, antes que a curva característica aumente, e obtemos
rav=Vd
Id`
pt. a pt.
=0,8 V– 0,7 V
10 mA –0 mA=0,1 V
10 mA=10    
tal como na Figura 1.29.
Se a curva característica ou a folha de dados de um 
diodo não estiver disponível, a resistência rav poderá ser 
aproximada pela resistência CA rd.
circuito equivalente simplificado
Na maioria das aplicações, a resistência rav é pequena 
o suficiente para ser desprezada na comparação com outros elementos da rede. Remover r
av do circuito equivalente é o 
mesmo que considerar que a curva característica do diodo apresenta a forma mostrada na Figura 1.31. Na verdade, essa aproximação é utilizada com frequência na análise de circuitos semicondutores, como será demonstrado no Capítulo 2. O circuito equivalente reduzido aparece na mesma figura. Isso mostra que um diodo de silício com polarização direta em um sistema eletrônico sob condições CC apresenta uma queda de 0,7 V no estado de condução para qualquer valor de corrente através do diodo (dentro dos valores nominais, naturalmente).10
0 0,7 V
(VK)0,8 V VD (V)ravI   (mA)DI
Figura 1.29 Definição do circuito equivalente linear por 
partes usando-se segmentos de reta para aproximar a curva 
característica.
DV
DI+– avrKV
0,7 V10 ΩDV
Diodo ideal+
+–
–
DI
Figura 1.30 Componentes do circuito equivalente linear 
por partes.
–Ω
DVDI
0KV = 0,7 Vavr= 0 
DI+ DV
Diodo idealKV= 0,7 V
+–
Figura 1.31 Circuito equivalente simplificado para o 
diodo semicondutor de silício.capítulo 1  diodos semicondutores  25
Boylestad_2012_cap01.indd   25 3/11/13   5:31 PMcircuito equivalente ideal
Agora que rav foi retirado do circuito equivalente, 
avançaremos um pouco, estabelecendo que um valor de 
0,7 V pode ser muitas vezes desprezado em comparação com o nível de tensão aplicada. Nesse caso, o circuito equivalente será reduzido a um diodo ideal, conforme mostra a Figura 1.32, juntamente com suas características. No Capítulo 2, veremos que essa estimativa é feita muitas vezes sem grande perda de precisão.Na indústria, é comum a expressão “circuito equiva-
lente do diodo” ser substituída por modelo do diodo; um 
modelo, por definição, é a representação de um disposi-tivo, objeto ou sistema existente e assim por diante. Essa terminologia substituta será usada quase exclusivamente nos próximos capítulos.
tabela-resumo
Para maior clareza, os modelos do diodo em-
pregados para a faixa de parâmetros do circuito e aplicações são apresentados na Tabela 1.7, com suas respectivas características obtidas a partir de circuitos lineares por partes. Cada modelo será analisado mais detalhadamente no Capítulo 2. Sempre há exceções às regras, mas pode-se afirmar com relativa segurança que o modelo equivalente simplificado será empregado mais frequentemente na análise de sistemas eletrônicos, enquanto o diodo ideal será mais aplicado na análise de sistemas de alimentação de potência, em que há tensões maiores. 
1.10  capacitÂncia de 
transição e diFusão
É importante observar que:
Todos os dispositivos eletrônicos ou elétricos são 
sensíveis à frequência.
Isto é, as características do terminal de qualquer 
dispositivo mudam de acordo com a frequência. Até 
Tabela 1.7 Circuitos equivalentes do diodo (modelos).
Tipo Condições  Modelo Características
Modelo linear por partes
V
K
V
K
V
V
K
V
K
V
+
–
Diodo 
Diodo 
ideal
ideal
Modelo simplificado Rrede >> rav
V
K
V
K
V
V
K
V
K
V
+
–
Diodo 
Diodo 
ideal
ideal
Dispositivo idealRrede >> rav
Erede >> VK
Diodo 
Diodo 
idealidealDiodo ideal
Figura 1.32 Diodo ideal e suas características.26  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   26 3/11/13   5:31 PMmesmo a resistência de um resistor básico, de qualquer 
construção, será sensível à frequência aplicada. Em bai-xas e médias frequências, a maioria dos resistores pode ser considerada de valor fixo. No entanto, à medida que nos aproximamos das altas frequências, efeitos parasitas capacitivos e indutivos começam a aparecer e afetarão o valor da impedância total do elemento.
Para o diodo, são os valores de capacitância parasita 
que exercem o maior efeito. Em baixas frequências e va-lores relativamente baixos de capacitância, a reatância de um capacitor, determinada por X
C = 1/2πfC, costuma ser 
tão elevada que pode ser considerada infinita em magni -
tude, representada por um circuito aberto, e desprezada. Em altas frequências, porém, o valor de X
C pode cair até o 
ponto em que significará um caminho de baixa reatância. Se esse caminho atravessa a junção p-n, o diodo não mais desempenhará sua função na rede.
No diodo semicondutor p-n há dois efeitos capaci -
tivos a considerar. Ambos os tipos de capacitância estão presentes nas regiões de polarização direta e reversa, mas uma excede tanto a outra em cada região de operação que levamos em consideração os efeitos de apenas uma em cada região.
Lembre-se de que a equação básica para a capa-
citância de um capacitor de placas paralelas é definida por C = ϵA/d, onde ϵ  é a permissividade do dielétrico 
(isolante) entre as placas de área A separadas por uma 
distância d. Em um diodo, a região de depleção (sem 
portadores) comporta-se basicamente como um isolante entre as camadas de carga oposta. Uma vez que a largura da camada de depleção (d ) aumenta com a elevação 
do potencial de polarização reversa, a capacitância de transição resultante diminui, conforme mostra a Figura 1.33. O fato de a capacitância depender do potencial de polarização reversa empregado tem aplicação em vários sistemas eletrônicos. No Capítulo 16, será apresentado o diodo varactor, cuja operação depende totalmente desse fenômeno.Essa capacitância, conhecida como capacitância 
de transição (C
T), de barreira ou de região de depleção, é 
determinada por
 CT=C(0)
(1+VR/VK)n  
 (1.9)
onde C(0) é a capacitância sob condições sem polarização 
e VR, o potencial de polarização reversa aplicada. A potên -
cia n é 1/2 ou 1/3, dependendo do processo de fabricação 
do diodo.
Embora o efeito descrito anteriormente também esteja 
presente na região de polarização direta, ele é ofuscado por 
um efeito da capacitância diretamente dependente da taxa em que a carga é injetada nas regiões do lado externo da região de depleção. Conclui-se que os altos valores de corrente resultarão em valores também mais altos de capacitância de difusão (C
D), conforme demonstrado pela seguinte equação:
 CD=at 
VKbID  T
 (1.10)
onde τT é o tempo de vida do portador minoritário — o 
tempo que levaria para um portador minoritário (p. ex.: uma lacuna) se recombinar com um elétron no material do tipo n. No entanto, valores altos de corrente resultam 
em valores reduzidos de resistência associada (o que será demonstrado em breve); e a constante de tempo resultante (τ = RC), muito importante em aplicações de alta veloci -
dade, não se torna excessiva.
Logo, de modo geral,
a capacitância de transição é o efeito capacitivo pre-
dominante na região de polarização reversa, enquanto a capacitância de difusão é o efeito capacitivo predo-minante na região de polarização direta.
Os efeitos capacitivos descritos são representados 
por um capacitor em paralelo com o diodo ideal, como 
mostra a Figura 1.34. Para aplicações de baixa ou média frequência (exceto na área de potência), no entanto, o capacitor geralmente não é incluído no símbolo do diodo.
Figura 1.34 Inclusão do efeito de capacitância de 
transição ou difusão no diodo semicondutor.0 +0,25 +0,5 5 10 15 20 25–––– – (V)C
51015
TC(pF)
CT + CD CD
Figura 1.33 Capacitância de transição e difusão versus 
polarização aplicada em um diodo de silício.capítulo 1  diodos semicondutores  27
Boylestad_2012_cap01.indd   27 3/11/13   5:31 PM1.11  teMpo de recuperação 
reversa
Determinadas especificações são normalmente 
apresentadas nas folhas de dados do diodo fornecidas 
pelos fabricantes. Um parâmetro ainda não levado em consideração é o tempo de recuperação reversa, denotado por t
rr. No estado de polarização direta, já foi demons-
trado que existe uma grande quantidade de elétrons do material do tipo n avançando em direção ao material do tipo p e um grande número de lacunas no material do 
tipo n — um requisito para a condução. Os elétrons no 
tipo p e as lacunas que avançam na direção do material 
do tipo n estabelecem um grande número de portadores 
minoritários em cada material. Se a tensão aplicada fosse invertida para criar uma situação de polarização rever -
sa, deveríamos ver o diodo mudar instantaneamente do estado de condução para o de não condução. Entretanto, por causa do grande número de portadores minoritários em cada material, a corrente no diodo será simplesmente invertida, como mostra a Figura 1.35, e permanecerá nesse nível mensurável pelo período de tempo t
s (tempo 
de armazenamento), necessário para os portadores mino -
ritários voltarem a seu estado de portadores majoritários no material oposto. Em essência, o diodo permanecerá no estado de curto-circuito com uma corrente I
reversa  
determinada pelos parâmetros do circuito. Quando essa fase de armazenamento tiver passado, a corrente será reduzida até o valor associado ao estado de não condu-ção. Esse segundo período de tempo é denotado por t
t 
(intervalo de transição). O tempo de recuperação reversa é a soma desses dois intervalos: t
rr = ts + tt. Trata-se de 
um fator importante nas aplicações de chaveamento de alta velocidade. A maioria dos diodos de chaveamento disponíveis no mercado possui um t
rr na faixa de alguns 
nanossegundos até 1 μs. No entanto, existem elementos disponíveis com um t
rr de apenas algumas centenas de 
picossegundos (10–12 s).1.12 FoLhas de dados do diodo
Os dados sobre dispositivos semicondutores especí-
ficos normalmente são fornecidos pelo fabricante de duas formas. Com maior frequência, os dados são apresentados por meio de uma breve descrição, que não se estende além de uma página. Ou então é feita uma análise completa das características utilizando gráficos, desenhos, tabelas etc. Em ambos os casos, há partes específicas dos dados que devem ser incluídas para a utilização correta do dispositivo. São elas:
1. A tensão direta V
F (em corrente e temperatura 
específicas).
2. A corrente direta máxima IF (a uma temperatura 
específica).
3. A corrente de saturação reversa IR (a uma tensão 
e temperatura específicas).
4. A tensão reversa nominal [PIV ou PRV ou V(BR), em que BR vem do termo breakdown (“ruptura”) a uma temperatura específica].
5. O valor máximo de dissipação de potência a uma temperatura específica.
6. Níveis de capacitância.
7. Tempo de recuperação reversa t
rr.
8. Faixa de temperatura de operação. 
Dependendo do tipo de diodo utilizado, podem-se 
fornecer dados adicionais, tais como: faixa de frequência, nível de ruído, tempo de chaveamento, níveis de resistência térmica e valores de pico repetitivos. Dependendo da apli-cação desejada, geralmente a importância do dado será apa -
rente. Se a potência máxima ou dissipação nominal também for fornecida, será considerada igual ao seguinte produto:
 
PDmáx=VDID   (1.11)
onde ID e VD são a corrente e a tensão no diodo em um 
ponto específico de operação.
Se utilizarmos o modelo simplificado para uma apli-
cação específica (o que ocorre com frequência), poderemos 
substituir VD = VT = 0,7 V para um diodo de silício na Equa-
ção 1.11 e determinar a dissipação de potência resultante para uma comparação com a potência máxima nominal. Isto é,
 Pdissipada (0,7 V)ID   (1.12)
Os dados fornecidos para um diodo de alta tensão/
baixa fuga aparecem nas figuras 1.36 e 1.37. Esse exemplo 
representa a lista ampliada de dados e curvas caracterís -
ticas. O termo retificador é aplicado a um diodo quando 
usado normalmente em um processo de retificação , a ser 
descrito no Capítulo 2 .DI
tdiretaI
reversaIMudança de estado (ligado → desligado) 
aplicada em t = t1
Resposta desejada
1t
st tt
rrt
Figura 1.35 Definição do tempo de recuperação reversa.28  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   28 3/11/13   5:31 PMAlgumas áreas da folha de dados foram realçadas e 
têm uma letra de identificação correspondente à seguinte 
descrição: A  A folha de dados realça o fato de que o diodo de alta tensão de silício possui uma tensão de polarização reversa mínima de 125 V a uma corrente de polari -
zação reversa específica.
B  Observe a ampla faixa  de temperatura de operação. Certifique-se de que as folhas de dados usem nor -
malmente a escala Celsius, sendo que 200 
oC = 392 oF 
e –65 oC = –85 oF.
C  O nível máximo de dissipação de potência é dado por P
D = VDID = 500 mW = 0,5 W. O efeito do fator linear de redução de potência de 3,33 mW/oC é de-
monstrado na Figura 1.37(a). Quando a temperatura excede 25 
oC, a potência máxima nominal cai 3,33 
mW para cada aumento de 1 °C na temperatura. A 100 
oC, o ponto de ebulição da água, a potência 
máxima nominal cai à metade de seu valor original. Uma temperatura inicial de 25 
oC é normal em um 
gabinete com equipamento eletrônico funcionando em situação de baixa potência.
D   A máxima corrente direta contínua é 500 mA. O 
gráfico da Figura 1.37(b) revela que a corrente direta em 0,5 V é de, aproximadamente, 0,01 mA, mas salta para 1 mA (100 vezes mais) perto de 0,65 V . Em 0,8 DIODO DE SILÍCIO POR DIFUSÃO COM TECNOLOGIA PLANAR
• BV ... 125 V (MÍN) @ 100 A (BAY73)
ESPECIFICAÇÕES ABSOLUTAS MÁXIMAS (Nota 1)
Temperaturas
 Faixa de temperatura de armazenamento 65º até 200ºC
 Máxima temperatura de operação da junção  175ºC
 Temperatura dos terminais 260ºC
Dissipação de potência (Nota 2) 
Máxima dissipação de potência total à temperatura ambiente de 25ºC         500 mW
 Fator linear de redução de potência (de 25ºC)                              –3,33 mW/º C
Correntes e tensão máximas WIV Tensão Reversa de Trabalho BAY73           100 V
 I
O Corrente retificada média                          200 mA
 IF Corrente direta contínua                            500 mA
 if Corrente direta repetitiva de pico 600 mA
 if(surto)  Corrente direta de surto de pico 
  Largura de pulso  1 s 1,0 A
  Largura de pulso  1 s 4,0 AEncapsulamento DO-35
NOTAS:
Terminais de aço revestidos com cobre estanhado.
Terminais revestidos com ouro disponíveis .
Encapsulamento de vidro hermeticamente fechado.O peso do encapsulamento é 0,14 grama .
1,0
(25,40)MÍN
0,180 (4,57)0,140 (3,56)
0,075 (1,91)0,060 (1,52)DIADIA0,021 (0,533)0,019 (0,483)
CARACTERÍSTICAS ELÉTRICAS (temperatura ambiente de 25 ºC, a menos que indicado de outro modo)
  SÍMBOLO               CARACTERÍSTICA                                              UNIDADES         CONDIÇÕES DE TESTE B AY73
MÍN MÁX
 VF Tensão direta  0,85 1,00 V IF  200 mA
 0,81 0,94 V IF  100 mA
 0,78 0,88 V IF  50 mA
 0,69 0,80 V IF  10 mA
 0,67 0,75 V IF  5,0 mA
 0,60 0,68 V IF  1,0 mA
 IR Corrente reversa   500 nA VR  20 V, TA  125ºC
   1,0 
  0,2  nA    VR = 20V, T A = 25oC 
  0,5  nA    VR = 100V, T A = 25oC A VR  100 V, TA  125ºC
 
 
 BV Tensão de ruptura  125  V IR  100 A
 C Capacitância   5,0 pF VR  0, f 1,0 MHz
 trr Tempo de recuperação reversa   3,0 s IF  10 mA, VR  35 V
    RL  1,0 a 100 k
    CL  10 pF, JAN 256
Notas:1. Essas especificações são valores limitantes acima dos quais a utilidade do diodo pode ser prejudicada.
2. Esses são limites para regime permanente. O fabricante deve ser consultado no caso de aplicações que envolvam pulso ou cicl os de trabalho baixos.A
B
DC
E
F
G
H
Figura 1.36 Características elétricas de um diodo de alta tensão e baixas correntes de fuga.capítulo 1  diodos semicondutores  29
Boylestad_2012_cap01.indd   29 3/11/13   5:31 PMV , a corrente é superior a 10 mA e, um pouco acima 
de 0,9 V , chega perto de 100 mA. A curva da Figura 1.37(b) certamente não se parece em nada com as curvas características das últimas seções. Isso se deve à utilização de uma escala logarítmica para a corrente e a uma escala linear para a tensão.
Escalas logarítmicas são frequentemente usadas 
para permitir uma ampla faixa de valores a uma variável 
em um espaço limitado.
 Se uma escala linear fosse usada para a corrente, se -
ria impossível mostrar um intervalo de valores entre 
0,01 a 1.000 mA. Se as divisões verticais estivessem em incrementos de 0,01 mA, seriam necessários 100 mil intervalos iguais sobre o eixo vertical para atingir 1.000 mA. Por ora, vamos admitir que o valor da tensão em determinados níveis de corrente possa ser encontrado por meio da interseção com a curva. Para valores verticais acima de um nível como 1,0 mA, o próximo nível será 2 mA, seguido por 3, 4 e 5 mA. Os níveis de 6 a 10 mA podem ser determinados apenas dividindo a distância em intervalos iguais (não a real distribuição, mas pró-xima o suficiente para os gráficos fornecidos). Para o próximo nível, teríamos 10 mA, 20 mA, 30 mA e assim por diante. O gráfico da Figura 1.37(b) é chamado de diagrama semilog, referindo-se ao fato de que apenas um eixo utiliza escala logarítmica. Veremos muito mais sobre escalas logarítmicas no Capítulo 9.
E  Os dados fornecem uma faixa de valores de V
F 
(tensões de polarização direta) para cada nível de corrente. Quanto mais alta a corrente direta, maior a polarização direta aplicada. Em 1 mA, constatamos que V
F pode variar de 0,6 V a 0,68 V , mas, em 200 
mA, pode chegar a ser de 0,85 V a 1,00 V . Para toda a faixa de valores de corrente desde 0,6 V em 1 mA até 0,85 V em 200 mA, certamente é uma aproximação razoável usar 0,7 V como o valor médio.
F  Os dados fornecidos revelam claramente como a corrente de saturação reversa aumenta com a po-larização reversa aplicada a uma temperatura fixa. A 25 °C, a corrente máxima de polarização reversa sobe de 0,2 nA para 0,5 nA devido a um aumento 
Tensão direta 
versus corrente direta
(a) (c)
(d) (e) (f)(b)Temperatura ambiente 
Água em ponto 
de ebuliçãoEm VF = 1 V, 
IF ≅ 250 mA
At VF = 0.7 V, 
IF ≅ 30 mAVR aumenta,
IR aumenta
CT30 mA, RD ≅ 2  
1 mA, RD ≅ 50  
TA , IRCurva de redução
 de potênciaTensão reversa 
versus corrente reversa
Corrente reversa 
versus temperaturaCapacitância versus 
tensão reversaImpedância dinâmica 
versus corrente diretaPD – Dissipação de potência – mW
TA – Temperatura ambiente – oC
IF – Corrente direta – mA
VF – Tensão direta – volts
IR – Corrente reversa – nA
VR –Tensão reversa – voltsIR – Corrente reversa – nA
TA – Temperatura ambiente – oC 
C – Capacitância – pf
VR – Tensão reversa – volts
IF – Corrente direta – mA
RD – Impedância dinâmica – ΩMáx
Mín CA CC,
,,
,,
, ,,,,,,,,,,,,,,,,,
, , , , ,,,,,
–Típ
Figura 1.37 Características de um diodo de alta tensão.30  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   30 3/11/13   5:31 PMna tensão de polarização reversa pelo mesmo fator 
de 2,5. A 125 °C, ela salta de um fator de 2 para o nível elevado de 1 μ A. Note a mudança extrema na 
corrente de saturação reversa em função da tempe-ratura na medida em que a corrente máxima salta de 0,2 nA a 25 °C para 500 nA a 125 °C (a uma tensão de polarização reversa fixa de 20 V). Um aumento semelhante ocorre a um potencial de polarização reversa de 100 V . Os diagramas semilog das figuras 1.37(c) e (d) fornecem uma indicação de como a corrente de saturação reversa muda conforme as alterações na tensão reversa e na temperatura. À primeira vista, a Figura 1.37(c) poderia sugerir que a corrente de saturação reversa é bastante estável para variações na tensão reversa. No entanto, em alguns casos, isso pode ser o efeito da utilização de uma escala logarítmica para o eixo vertical. Na realidade, a corrente passou de um valor de 0,2 nA a um de 0,7 nA para a faixa de tensões que representa uma mudança de cerca de 6 para 1. O efeito drástico da temperatura sobre a corrente de saturação reversa é claramente mostrado na Figura 1.37(d). Em uma tensão de polarização reversa de 125 V , a corrente de polarização reversa aumenta de um nível de cerca de 1 nA a 25 °C para cerca de 1 μA a 150 °C, um aumento de fator 1.000 em relação ao valor inicial.
Temperatura e polarização reversa aplicada são fa-
tores muito importantes em projetos sensíveis à corrente 
de saturação reversa.
G  Como mostram os dados listados na Figura 1.37(e), 
a capacitância de transição em uma tensão de pola-rização reversa de 0 V é igual a 5 pF em uma fre-quência de ensaio de 1 MHz.  Note a forte mudança no valor da capacitância à medida que a tensão de polarização reversa aumenta. Como mencionado anteriormente, essa região sensível pode ser bem aproveitada no projeto de um dispositivo (Varactor; Capítulo 16) cuja capacitância terminal seja sensível à tensão aplicada.H  O tempo de recuperação reversa é de 3 μs para as condições de ensaio indicadas. Não é um tempo rá-pido para muitos dos sistemas de alto desempenho em uso nos dias de hoje. No entanto, é aceitável para uma variedade de aplicações de baixa e média frequências.As curvas da Figura 1.37(f) fornecem uma indica-
ção da magnitude da resistência CA do diodo em relação à corrente direta. A Seção 1.8 demonstrou claramente que a resistência dinâmica de um diodo diminui com o aumento da corrente. Ao subirmos pelo eixo da corrente na Figura 1.37(f), fica evidente que, se seguirmos a curva, a resistência dinâmica diminuirá. Em 0,1 mA, ela é próxima de 1 kΩ; em 10 mA, 10 Ω; e, em 100 mA, apenas 1 Ω; isso claramente sustenta a discussão anterior. A menos que se tenha experiência em leitura de escalas logarítmicas, será desafiador interpretar a curva para os valores indicados, pois trata-se de um diagrama dilog. Tanto o eixo vertical quanto o horizontal empregam uma escala logarítmica.
Quanto mais se tem contato com as folhas de dados, 
mais “familiares” elas se tornam, em especial quando se compreende claramente o efeito de cada parâmetro para a aplicação analisada. 
1.13  notação do diodo 
seMicondutor
A notação mais comumente utilizada para diodos 
semicondutores é mostrada na Figura 1.38. Em grande 
parte dos diodos, a marcação de um ponto ou traço, como mostra essa figura, aparece na extremidade do catodo. A terminologia anodo e catodo é proveniente da notação do tubo de vácuo. O anodo se refere ao potencial mais alto ou positivo, e o catodo, ao terminal de potencial mais baixo ou negativo. Essa combinação de níveis de polarização resulta na condição de polarização direta, que corresponde ao estado “ligado” (on) para o diodo. Alguns diodos semicondutores disponíveis no mercado são mostrados na Figura 1.39. 
ou •, K etc.Anodo
Catodop
n
Figura 1.38 Notação do diodo semicondutor.capítulo 1  diodos semicondutores  31
Boylestad_2012_cap01.indd   31 3/11/13   5:31 PM1.14 teste do diodo
A condição de um diodo semicondutor pode ser 
rapidamente determinada utilizando (1) um multímetro 
digital (DDM — digital display multimeter) com uma função de teste de diodo, (2) a função de ohmímetro de um multímetro ou (3) um traçador de curva.
Função de teste de diodo
Um multímetro digital com função de teste de diodo 
é mostrado na Figura 1.40. Observe o pequeno símbolo de diodo acima e à direita do seletor. Quando colocado nessa posição e conectado como mostrado na Figura 1.41(a), o diodo deve estar no estado “ligado” (on) e sua tela forne-cerá uma indicação de tensão de polarização direta, como 0,67 V (para Si). O medidor tem uma fonte interna de corrente constante (em torno de 2 mA) que proporciona um valor de tensão, conforme mostra a Figura 1.41(b). Uma indicação OL obtida por meio das conexões mostradas na Figura 1.41(a) revela um diodo aberto (defeituoso). Se os terminais forem invertidos, deverá ocorrer uma indicação OL devido à equivalência de circuito aberto para o diodo. Portanto, de modo geral, uma indicação OL em ambas as direções indica um diodo aberto ou defeituoso.Diodo de uso geral Diodo PIN de alta potência 
para montagem em superfície Diodo de potência (com rosca)  Diodo de potência  
(com tecnologia planar )
Diodo PIN (beam lead) Diodo chip para montagem em superfície Diodo de potência Diodo de potência (tipo disco)
Figura 1.39 Alguns tipos de diodos de junção.
 FIG. 1.40 
Figura 1.40 Multímetro digital. (Cortesia da B&K 
Precision Corporation.)
(a)   Terminal vermelho 
(VΩ)Terminal preto 
(COM)
                                                             (b),
Figura 1.41 Verificação de um diodo no estado de 
polarização direta.32  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   32 3/11/13   5:31 PMteste com o ohmímetro
Na Seção 1.8, vimos que a resistência de polarização 
direta de um diodo semicondutor é bem baixa se comparada 
ao valor encontrado para a polarização reversa. Portanto, se medirmos a resistência de um diodo utilizando as conexões indicadas na Figura 1.42(a), poderemos esperar um valor relativamente baixo. A indicação resultante do ohmímetro será uma função da corrente estabelecida através do diodo pela bateria interna (geralmente 1,5 V) do circuito do oh-mímetro. Quanto maior a corrente, menor o valor da resis-tência. Para a situação de polarização reversa, o valor lido deve ser bem alto, exigindo uma escala para medida de alta resistência no medidor, conforme mostra a Figura 1.42(b). Uma leitura de resistência elevada, obtida com ambas as polaridades, indica um comportamento de circuito aberto (dispositivo defeituoso), enquanto uma leitura de resistência muito baixa, obtida com ambas as polaridades, indica que o dispositivo está provavelmente em curto-circuito.
traçador de curva
O traçador de curva da Figura 1.43 pode mostrar as 
curvas características de inúmeros dispositivos, incluindo o diodo semicondutor. Quando se conecta corretamente o diodo no painel de teste, no centro da base da unidade, e se ajustam os controles, pode-se obter o resultado demonstra-do na tela da Figura 1.44. Observe que a escala vertical é de 1 mA/div, resultando nos valores de corrente indicados. Para o eixo horizontal, a escala é de 100 mV/div, resultando nos valores de tensão indicados. Para uma corrente de 2 mA, como utilizada em um multímetro digital, a tensão resultante ficará em torno de 625 mV = 0,625 V . Embora o instrumento pareça inicialmente bem complexo, o manual de instrução e um breve manuseio mostram que os resulta-dos desejados podem ser muitas vezes obtidos sem muito esforço ou tempo. O mesmo instrumento aparecerá várias vezes nos capítulos a seguir, à medida que estudarmos as características dos vários tipos de dispositivo.
1.15 diodos Zener
A região Zener da Figura 1.45 foi estudada em de-
talhes na Seção 1.6. A curva característica cai de forma quase vertical em um potencial de polarização reversa denotado por V
Z. O fato de a curva cair abaixo do eixo 
horizontal e se distanciar dele, em vez de subir para a região V
D positiva, revela que a corrente na região Zener 
tem um sentido oposto ao de um diodo com polaridade direta. A ligeira inclinação da curva na região Zener revela que existe um nível de resistência a ser associado ao diodo Zener no modo de condução.  
Essa região de características singulares é empre-
gada no projeto dos diodos Zener, cujo símbolo gráfico é mostrado na Figura 1.46(a). Os diodos semicondutores e os Zener são apresentados lado a lado na Figura 1.46 para garantir a compreensão do sentido de condução de cada um e também a polaridade exigida da tensão apli-cada. Para o diodo semicondutor, o estado “ligado” (on) + –(Ohmímetro )
R relativamente baixa
Terminal vermelh o
(V)Terminal preto
(COM)
(a)
+ –R relativamente alta
Terminal vermelh o
(V)Terminal preto
(COM)
(b)
Figura 1.42 Verificação de um diodo com um ohmímetro.
 FIG. 1.43 
Figura 1.43 Traçador de curva. (© Agilent Technologies, 
Inc. Reproduzido com permissão, cortesia da Agilent 
Technologies, Inc.)
Vertical 
por divisão
Horizontal 
por divisão
Por etapa
por divisão
,, ,, ,, ,, ,,ou
Figura 1.44 Resposta do traçador de curva ao diodo de 
silício 1N4007.capítulo 1  diodos semicondutores  33
Boylestad_2012_cap01.indd   33 3/11/13   5:31 PMcorresponde a uma corrente no sentido da seta. Para o 
diodo Zener, o sentido de condução é oposto ao da seta no símbolo, conforme indicado na introdução desta se-ção. Observe também que as polaridades de V
D e VZ são 
as mesmas que obteríamos se cada elemento fosse um elemento resistivo, conforme a Figura 1.46(c).
Podemos controlar a localização da região Zener 
variando os níveis de dopagem. Um aumento na dopa-
gem, que produz um aumento no número de impurezas adicionadas, diminuirá o potencial Zener. Diodos Zener estão disponíveis com potenciais Zener de 1,8 a 200 V e potências nominais entre 
1
4 W e 50 W. Em função de 
suas excelentes características de temperatura e corrente, 
o silício é o material mais utilizado em sua fabricação.
Seria interessante assumir que o diodo Zener fosse 
ideal com uma linha reta vertical no potencial Zener. No en-tanto, existe uma ligeira inclinação na curva característica 
que exige o modelo equivalente por partes que aparece na Figura 1.47 para essa região. Para a maioria das aplicações mencionadas neste livro, pode-se desprezar o elemento resistivo em série e empregar o modelo equivalente redu-zido de uma bateria CC de V
Z volts. Uma vez que algumas 
aplicações de diodos Zener oscilam entre a região Zener e a região de polarização direta, é importante compreender a operação do diodo Zener em todas as regiões. Como mostrado na Figura 1.47, o modelo equivalente para um diodo Zener na região de polarização reversa abaixo de V
Z 
é um resistor muito grande (tal como para o diodo padrão). Para a maioria das aplicações, essa resistência é tão grande que podemos ignorá-la e empregar o equivalente de circuito aberto. Para a região de polarização direta, o equivalente por partes é aquele descrito nas seções anteriores.
Na Tabela 1.8, é fornecida a folha de dados para um 
diodo Zener de 10 V , 500 mW, 20%, e um diagrama dos parâmetros importantes é dado na Figura 1.48. O termo nominal usado na especificação da tensão Zener simples-
mente indica que ele é um valor médio típico. Uma vez que se trata de um diodo de 20%, o potencial Zener da unidade é selecionado de um lote (termo usado para des-
crever um pacote de diodos) e pode-se esperar que varie de 10 V ± 20% ou de 8 a 12 V em sua faixa de aplicação. Tanto diodos de 10% quanto de 50% também estão pron-tamente disponíveis. A corrente de teste I
ZT é definida pelo 
nível de ¼ da potência. Trata-se da corrente que definirá a resistência dinâmica Z
ZT e aparece na equação geral para a 
especificação de potência do dispositivo. Isto é,
 PZmáx=4IZTVZ   (1.13)
A substituição de IZT na equação pela tensão Zener 
nominal resulta em
PZmáx = 4IZTVZ = 4(12,5 mA)(10V) = 500 mW
que corresponde à indicação de 500 mW apresentada 
anteriormente (Figura 1.48). Para esse dispositivo, a resis-
tência dinâmica é igual a 8,5 Ω, um valor tão pequeno que 
costuma ser desprezado na maioria das aplicações. O valor máximo de impedância do joelho é definido no centro do 
Tabela 1.8 
Características elétricas (temperatura ambiente de 25 °C).
Tensão 
Zener 
nominal
Vz (V)Corrente 
de teste
IZT (mA)Máxima 
impedância 
dinâmica
ZZT no IZT (Ω)Máxima impedância 
de joelho 
ZZK (Ω) no IZK (mA)Máxima 
corrente 
reversa 
IR no VR (µA)Tensão 
de teste 
VR (V)Corrente 
máxima do 
regulador 
IZM (mA)Coeficiente de 
temperatura 
típico
(%/oC)
10 12,5 8,5      700           0,25 10 7,2 32 +0,072ID
VDVZ
0
Figura 1.45 Analisando novamente a região Zener.
VZVDVRIZIDIR
(a)                          (b)                     (c)R
Figura 1.46 Sentido de condução: (a) diodo Zener; (b) 
diodo semicondutor; (c) elemento resistivo.34  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   34 3/11/13   5:31 PM+
–
10 μA  = IR
0,25 mA  = IZK
IZT = 12,5 mArZ = 8,5  = ZZT
rZ = 
IZM = 32 mAVZVZ VRIZ
+
–VZ
 VZ
 IZ0,7 V0,7 V
0,7 VrZ
+
–VZ
rZ+
–+
–+
–
rZ+
–
Figura 1.47 Características de diodo Zener com o modelo equivalente para cada região.
0,05 0,5 55 0 –0,120,01 Coeficiente de temperatura –       (%/˚C)Coeficiente de temperatura ( TC) 
versus corrente Zener 
–0,08–0,040+0,04+0,08
Corrente Zener IZ – (mA)0,1 11 0 100CT
(a)3,6 V10 V24 V+0,12
        10,1Impedância dinâmica (rZ) 
versus corrente Zener    Impedância dinâmica,  ZZ – (    )Ω
251020501002005001 k   Ω
2 0,25 50100 10 12 0 0,524 V
(b)3,6 V
Corrente Zener IZ – (mA)10 V
Figura 1.48 Características elétricas de um diodo Zener de 10 V e 500 mW.
joelho a uma corrente de IZK = 0,25 mA. Note que, até aqui, 
a letra T é utilizada nos subscritos para indicar valores de 
teste e K para valores de joelho. Para qualquer nível de 
corrente abaixo de 0,25 mA, a resistência só se ampliará 
na região de polarização reversa. Logo, o valor do joelho revela quando o diodo começará a mostrar elementos de resistência em série muito elevados, que não poderão ser ignorados em uma aplicação. Certamente, 500 Ω = 0,5kΩ pode ser um valor a partir do qual esta resistência deva ser considerada. Em uma tensão de polarização reversa, a aplicação de uma tensão de ensaio de 7,2 V resulta em uma corrente de saturação reversa de 10 μA, nível que pode causar alguma preocupação em certas aplicações. A corrente máxima do regulador é a máxima corrente capítulo 1  diodos semicondutores  35
Boylestad_2012_cap01.indd   35 3/11/13   5:31 PMcontínua que se pode querer sustentar no uso do diodo 
Zener em uma configuração de regulador. Por fim, temos o coeficiente de temperatura (T
C) em porcentagem por 
grau centígrado.
O potencial Zener de um diodo Zener é muito sen-
sível à temperatura de operação.
O coeficiente de temperatura pode ser utilizado para 
encontrar a alteração no potencial Zener devido a uma mudança de temperatura por meio da seguinte equação:
 TC=VZ/VZ
T1–T0×100%/ C  (%/   )C
 (1.14)
onde T1 é o novo valor da temperatura 
 T0 é a temperatura ambiente em um gabinete fechado 
(25 °C)
 TC é o coeficiente de temperatura
 VZ é o potencial Zener nominal a 25 °C
Para demonstrar o efeito do coeficiente de tempe -
ratura sobre o potencial Zener, veja o exemplo a seguir.
eXeMpLo 1.5
Analise o diodo Zener de 10 V descrito na Tabela 1.7, se a temperatura for elevada para 100 °C (ponto de ebulição da água).solução: Aplicando a Equação 1.14, obtemos
VZ=TCVZ
100% (T1–T0)
=(0,072%/ C)(10  V)
100% (100 C– 25    )C
VZ=0,54    V
e ΔVZ = 0,54V  
O potencial Zener resultante passa a ser
VZ′ = VZ + 0,54 V = 10,54 V
o que não é uma alteração desprezível.
É importante compreender que, nesse caso, o coe -
ficiente de temperatura foi positivo. Para diodos Zener com potenciais Zener inferiores a 5 V , é muito comum observar coeficientes de temperatura negativos, onde a tensão Zener cai mediante um aumento da temperatura. A Figura 1.48(a) fornece um gráfico de T versus corrente 
Zener para três níveis de diodo. Note que o diodo de 3,6 V tem um coeficiente de temperatura negativo, enquanto os outros apresentam valores positivos.A mudança na resistência dinâmica em função da 
corrente para o diodo Zener em sua região de avalanche é fornecida pela Figura 1.48(b). Novamente, temos um dia -
grama dilog, que deve ser lido com atenção. Inicialmente, parece existir uma relação linear reversa entre a resistência dinâmica e a corrente Zener por causa da linha reta. Isso implicaria que, se a corrente for duplicada, a resistência cairá pela metade. Entretanto, é apenas o diagrama dilog que dá essa impressão, pois, se traçarmos a resistência dinâmica para o diodo Zener de 24 V versus a corrente utilizando escalas lineares, obteremos um gráfico quase exponencial na aparência. Observe que, em ambos os gráficos, a resistência dinâmica em correntes muito baixas que entra no joelho da curva é bem elevada, com cerca de 200 Ω. Por outro lado, em correntes Zener mais altas, longe do joelho, por exemplo, em 10 mA, a resistência dinâmica cai para cerca de 5 Ω.
A identificação dos terminais e o encapsulamento de 
alguns diodos Zener são mostrados na Figura 1.49. Sob muitos aspectos, sua aparência é semelhante à do diodo padrão. Algumas áreas de aplicação para o diodo Zener serão examinadas no Capítulo 2.
1.16 diodos eMissores de LuZ
O uso crescente de displays digitais em calcula-
doras, relógios e todas as formas de instrumentação tem contribuído para um interesse cada vez maior em dispo-sitivos que emitem luz quando devidamente polarizados. Atualmente, os dois tipos de uso comum que realizam essa função são o diodo emissor de luz (LED — light-
-emitting diode) e o display de cristal líquido (LCD — liquid-crystal display). Como o LED faz parte da família dos dispositivos de junção p -n e aparece em alguns dos 
circuitos nos próximos capítulos, ele será apresentado nes-te capítulo. O display LCD será descrito no Capítulo 16.
Como o nome indica, o diodo emissor de luz (LED) 
é aquele que emite luz visível ou invisível (infravermelha) 
quando energizado. Em qualquer junção p -n polarizada 
diretamente, existe, dentro da estrutura e principalmente próximo da junção, uma recombinação de lacunas e elé-trons. Essa recombinação exige que a energia do elétron livre não ligado seja transferida para outro estado. Em todas 
Anodo
Catodo
Figura 1.49 Identificação e símbolos de terminais Zener.36  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   36 3/11/13   5:31 PMas junções p -n semicondutoras, uma parte dessa energia será 
liberada na forma de calor e outra parte, na forma de fótons. 
Em diodos de Si e Ge, a maior porcentagem de 
energia convertida durante a recombinação na junção 
é dissipada na forma de calor no interior da estrutura, e a luz emitida é insignificante.
Por essa razão, o silício e o germânio não são utiliza-
dos na construção de dispositivos de LED. Por outro lado:
Diodos de GaAs emitem luz (invisível) na zona de 
infravermelho durante o processo de recombinação na junção p-n.
Ainda que a luz não seja visível, LEDs infraverme -
lhos possuem inúmeras aplicações nas quais a luz visível 
não é um efeito desejável. Incluem-se aí sistemas de segu -
rança, processamento industrial, acoplamento óptico, con-troles de segurança como abridores de porta de garagem e entretenimento doméstico, nos quais a luz infravermelha do controle remoto é o elemento controlador.
Por meio de outras combinações de elementos, uma 
luz visível coerente pode ser gerada. A Tabela 1.9 fornece uma lista de semicondutores compostos comuns e a luz que eles emitem. Além disso, é listada a faixa típica de potenciais de polarização direta em cada caso.
A construção básica de um diodo emissor de luz apa-
rece na Figura 1.50 com o símbolo padrão utilizado para o dispositivo. A superfície de condução metálica externa conectada ao material do tipo p é menor para permitir a emersão do número máximo de fótons de energia de luz quando o dispositivo é polarizado diretamente. Observe que, na figura, a recombinação dos portadores injetados devido à junção de polarização direta resulta em luz emi -
tida no local da recombinação.
Pode haver, evidentemente, alguma absorção dos 
pacotes de energia do fóton na própria estrutura, mas 
uma porcentagem muito grande pode ser emitida, como mostra a figura.
Tabela 1.9 
Diodos emissores de luz.
Cor Construção Tensão direta comum (V)
Âmbar AlInGaP 2,1
Azul GaN 5,0
Verde GaP 2,2
Laranja GaAsP 2,0
Vermelho GaAsP 1,8
Branco GaN 4,1
Amarelo AlInGaP 2,1Assim como diferentes sons têm diferentes espectros 
de frequência (geralmente, sons agudos têm componentes 
de alta frequência e sons baixos, uma variedade de com-ponentes de baixa frequência), o mesmo se dá com as diferentes emissões de luz.
O espectro de frequência para a luz infravermelha 
estende-se de cerca de 100 THz (T = tera = 1012) a 400 
THz, com o espectro da luz visível estendendo-se de 
cerca de 400 a 750 THz.
É interessante notar que a luz invisível tem um 
espectro de frequência inferior ao da luz visível.
De modo geral, quando se trata da resposta de dispo-
sitivos eletroluminescentes, fala-se em seu comprimento 
de onda em vez de sua frequência.
As duas quantidades são relacionadas pela seguinte 
equação:
 l=c
f     )m(
 (1.15)
onde c = 3 ×108 m/s (a velocidade da luz no vácuo)
 f = frequência em Hertz
 λ = comprimento de onda em metros
(a)
(b)Luz visível emitida
Contato metálico Contato metálico
Figura 1.50 (a) Processo de eletroluminescência no LED; 
(b) símbolo gráfico.capítulo 1  diodos semicondutores  37
Boylestad_2012_cap01.indd   37 3/11/13   5:31 PMeXeMpLo 1.6
Usando a Equação 1.15, determine a faixa de compri-mento de onda para a faixa de frequência de luz visível (400 THz–750 THz).solução:
c=3 ×108m
sc109 nm
md=3 ×1017 nm/s
l=c
f=3× 1017 nm/s
400 THz=3× 1017 nm/s
400 ×1012 Hz=750 nm
l=c
f=3× 1017 nm/s
750 THz=3× 1017 nm/s
750 ×1012 Hz=400 nm   
400 nm a 750 nm     
Observe, nesse exemplo, a inversão resultante da 
frequência mais alta para o comprimento de onda menor. Isto é, a frequência mais alta resulta no comprimento de onda menor. Além disso, a maioria dos gráficos usa uni-dades de nanômetro (nm) ou angstrom (Å). Uma unidade de angstrom é igual a 10
–10 m.
A resposta do olho humano médio, como visto na 
Figura 1.51, estende-se de cerca de 350 a 800 nm, com 
um pico próximo de 550 nm.
É interessante notar que o pico de resposta do olho é na 
cor verde, com o vermelho e o azul nas extremidades inferio-res da curva de sino. A curva revela que um LED vermelho ou 
azul precisa ter uma eficiência muito maior do que um verde para ser visível na mesma intensidade. Em outras palavras, o olho é mais sensível à cor verde do que às demais. Tenha em mente que os comprimentos de onda mostrados representam o pico de resposta de cada cor. Todas as cores indicadas no gráfico terão uma curva de resposta em forma de sino, de tal modo que o verde, por exemplo, continuará visível a 600 nm, mas com um nível de intensidade mais baixo.
Na Seção 1.4, foi dito brevemente que o GaAs, com 
seu elevado gap de energia de 1,43 eV , tornava-se adequa -
do a uma radiação eletromagnética de luz visível, enquanto o Si de 1,1 eV resultava principalmente em dissipação de calor na recombinação. O efeito dessa diferença nos gaps de energia pode ser explicado, até certo ponto, pela com-preensão de que mover um elétron de um nível de energia distinto para outro requer uma quantidade específica de energia. A quantidade de energia envolvida é dada por
 
Eg=hc
l  
 (1.16)
com Eg = joules (J)[1 eV = 1,6 × 10–19 J]
 h = constante de Planck = 6,626 × 10–34 J ∙ s.
 c = 3 × 108 m/s
λ = comprimento de onda em metros
INFRAVERMELHO TAELOIVARTLUVerde
Amarelo
Âmbar
Laranja
VermelhoLuminosidade (Lm/w)
700
600500400300200100
100 400 500 600 700 800 90000Azul
(nm)
Figura 1.51 Curva de resposta-padrão do olho humano, mostrando que a resposta do olho à energia luminosa atinge um pico 
em verde e cai para o azul e o vermelho.38  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   38 3/11/13   5:31 PMSe aplicarmos o valor do gap de energia de 1,43 
eV para GaAs na equação, obteremos o seguinte com-
primento de onda:
 eV c1,6×10–19 J
1 eVd=2,288 ×10–19    J 34,1   
e
l=hc
Eg=(6,626 ×10–34 J·s)(3 ×108 m/s)
2,288 ×10–19 J
=869 nm   
Para o silício, com Eg = 1,1 eV
λ = 1130 nm 
que está bem além da faixa visível da Figura 1.51.
O comprimento de onda de 869 nm coloca o GaAs na 
zona de comprimento de onda normalmente utilizada em dispositivos infravermelhos. Para um material composto como o GaAsP, com um gap de energia entre bandas de 
1,9 eV , o comprimento de onda resultante é igual a 654 nm, que está no centro da zona vermelha, e faz dele um excelente composto semicondutor para a produção de LED. De modo geral, portanto:
O comprimento de onda e a frequência da luz de 
uma cor específica estão diretamente relacionados ao 
gap de energia do material.
Assim, um primeiro passo na produção de um se-
micondutor composto que possa ser usado para emitir luz 
é obter uma combinação de elementos que gere o gap de 
energia desejado.
O aspecto e as características de um LED miniatura 
vermelho de alta eficiência, fabricado pela Hewlett-Pa-ckard, são mostrados na Figura 1.52. Observe, na Figura 1.52(b), que a corrente direta máxima é de 60 mA e o valor típico de operação, 20 mA. No entanto, nas condições de teste indicadas na Figura 1.52(c), a corrente direta é de 10 mA. O valor de V
D sob condições de polarização direta 
aparece como VF   e estende-se de 2,2 a 3 V . Em outras 
palavras, pode-se esperar uma corrente de operação típica de cerca de 10 mA em 2,3 V para uma boa emissão de luz, como ilustra a Figura 1.52(e). Note, em particular, a curva característica típica de diodo para um LED, o que permitirá que técnicas de análise semelhantes sejam descritas no próximo capítulo.
Duas quantidades ainda não definidas surgem no 
tópico “Características elétricas/ópticas em T
A = 25 °C”. 
São elas a intensidade luminosa axial ( IV) e a eficiência 
luminosa (ηV). A intensidade da luz é medida em candelas. 
Uma candela (cd) corresponde a um fluxo de luz de 4 π lúmens (lm) e equivale a uma iluminação de 1 vela-pé em uma área de 1 pé
2 a 1 pé de distância da fonte de luz. Ainda 
que essa definição não forneça um claro entendimento da candela como unidade de medida, já é suficiente para que seu nível seja comparado entre dispositivos semelhantes. A Figura 1.52(f) é um gráfico normalizado da intensidade luminosa relativa versus corrente direta. O termo norma-lizado é frequentemente usado em gráficos para fornecer comparações de resposta a um nível específico.
Um gráfico normalizado é aquele em que a variável 
de interesse é representada com um nível específico, de-
finido como o valor de referência com magnitude de um.
Na Figura 1.52(f), o nível normalizado é tomado em 
IF = 10 mA. Perceba que a intensidade luminosa relativa 
é igual a 1 em IF = 10 mA. O gráfico revela rapidamente 
que a intensidade da luz quase duplicou a uma corrente 
de 15 mA e é praticamente o triplo em uma corrente de 20 mA. É importante, portanto, notar que:
A intensidade de luz de um LED aumentará com 
a corrente direta até atingir um ponto de saturação no qual qualquer aumento adicional na corrente não tor -
nará efetivamente maior o nível de iluminação.
Por exemplo, note, na Figura 1.52(g), que o aumento 
da eficiência relativa começa a se nivelar à medida que a corrente excede 50 mA.
O termo eficiência é, por definição, uma medida da 
capacidade de um sistema de produzir um efeito desejado. Para o LED, essa é a razão do número de lúmens gerados por watt aplicado de energia elétrica. 
O gráfico da Figura 1.52(d) sustenta a informação 
que aparece na curva de resposta do olho na Figura 1.51. Como dito anteriormente, note a curva em forma de sino para a faixa de comprimentos de onda que resultará em cada cor. O valor de pico desse dispositivo aproxima-se de 630 nm, muito perto do valor de pico do LED vermelho de GaAsP. As curvas do verde e do amarelo são fornecidas apenas para fins de referência.
A Figura 1.52(h) é um gráfico da intensidade de luz 
versus o ângulo medido a partir de 0° (visão frontal do dispositivo na posição vertical) até 90° (vista da lateral). Note que a 40° a intensidade já caiu para 50% da inten -
sidade inicial. 
Uma das principais preocupações quando se utiliza 
um LED é a tensão de ruptura reversa, que normalmente 
fica entre 3 e 5 V (ocasionalmente, um dispositivo apre-senta um nível de 10 V).
Essa faixa de valores é significativamente menor do 
que a de um diodo-padrão comercial, no qual ela pode es-
tender-se até milhares de volts. Por conseguinte, é preciso capítulo 1  diodos semicondutores  39
Boylestad_2012_cap01.indd   39 3/11/13   5:31 PMestar bem ciente dessa grave limitação na fase de projeto. No 
próximo capítulo, uma abordagem de proteção será discutida.
Na análise e no projeto de circuitos com LEDs, é 
útil ter uma noção dos níveis de tensão e corrente a serem esperados. Por muitos anos, as únicas cores disponíveis eram 
verde, amarelo, laranja e vermelho, permitindo a utili -
zação dos valores médios de VF = 2 V e IF = 20 mA para 
obter um nível de operação aproximado.(b)
(a)  Especificações máximas absolutas a    T A     25 °C  
  Parâmetro      Vermelho de alta eficiência 
4160     Unidades    
 Wm  021 
02 [1]  Am 
 Am  06 
    C°001 a C°55
 [1,6 mm (0,063 polegada) do corpo]  C por 3 segundos°032 
  
(c)    Características elétricas/ópticas a   T   A     25 °C                 
             Vermelho de alta eficiência 
0614                  
   Símbolo        Descrição        Mín.        Típico        Máx.        Unidades        Condições de teste    
I   F   Am 01 =  
   I   V     
       dcm          0,3     0,1   
2  θ 1/2    
 
  1 atoN          08       
  λ pico    mn          536           
  λ  d   2 atoN     mn          826           
  τ  s        sn          09           
   C       Fp          11           V   F    0;  f    zhM 1 
  θ  JC    W/C°          021           
   V   F       V     0,3     2,2           I F    Aμ 01 = 
   BV R     
      V               0,5   I R      001 = μ  A   
  η v   3 atoN     W/ml          741              
   Observações:   
1. θ1/2 é o ângulo fora do eixo no qual a intensidade luminosa é a metade da intensidade luminosa axial.
2. O comprimento de onda dominante, λd, deriva do diagrama de cromaticidade CIE e representa o 
comprimento de onda único que define a cor da luz emitida pelo dispositivo.
3. A intensidade radiante, Ie, em watts/esterradiano, pode ser encontrada por meio da equação Ie = IV/ηV, 
onde Iv é a intensidade luminosa em candelas e ηV é a eficiência luminosa em lúmens/watt.Dissipação de energia 
Corrente média direta 
Corrente de pico direta
Faixa de temperatura de operação e armazenamento
Temperatura de solda dos terminais 
Observação: (1) Reduz a partir de 50 °C em 0,2 mV/°C.
Intensidade luminosa 
axial
Ângulo incluído 
entre pontos de meia intensidade luminosa 
Comprimento de 
onda de pico grau 
Medida no pico
Velocidade de resposta Comprimento de onda dominante 
Capacitância 
Resistência térmica 
Tensão direta 
Tensão reversa 
de ruptura
Eficiência luminosaJunção ao 
terminal de catodo a 0,79 mm (0,031 polegada) do corpo
Figura 1.52 Miniatura de lâmpada vermelha de alta eficiência em estado sólido da Hewlett-Packard: (a) aparência; (b) 
especificações máximas absolutas; (c) características elétricas/ópticas; (d) intensidade relativa versus comprimento de onda; (e) 
corrente direta versus tensão direta; (f) intensidade luminosa relativa versus corrente direta; (g) eficiência relativa versus corrente 
de pico; (h) intensidade luminosa relativa versus disposição angular . (continua ) 40  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   40 3/11/13   5:31 PMNo entanto, com a introdução do azul, no início 
da década de 90, e do branco, no fim dela, a magnitude 
desses dois parâmetros mudou. No caso do azul, a tensão média de polarização direta pode chegar a 5 V e, para o branco, cerca de 4,1 V , embora ambos tenham uma cor -
rente de operação comum de 20 mA ou mais. De modo geral, portanto:
Deve-se admitir uma tensão média de polarização 
direta de 5 V para LEDs azuis e de 4 V para os brancos 
em correntes de 20 mA para iniciar uma análise de circuitos com esses tipos de LED.
Periodicamente, é lançado um dispositivo que pa-
rece abrir um novo leque de possibilidades. Esse é o 
caso da introdução de LEDs brancos, cujo início lento deve-se principalmente ao fato de que essa não é uma cor primária como verde, azul e vermelho. Qualquer outra cor que se faça necessária, como em uma tela de TV , pode ser gerada a partir dessas três cores (como em praticamente todos os monitores disponíveis hoje em dia). Sim, a combinação certa dessas três cores pode produzir o branco — difícil de acreditar, mas é assim que funciona. A melhor prova disso é o olho humano, que só possui cones sensíveis a vermelho, verde e azul. O cérebro é responsável pelo processamento da entrada 
e da percepção da luz e da cor “branca” que enxergamos em nosso cotidiano. O mesmo raciocínio foi usado para gerar alguns dos primeiros LEDs brancos, combinando em um único encapsulamento as proporções corretas de um LED vermelho, um verde e um azul. Atualmente, porém, a maioria dos LEDs brancos é desenvolvida a partir de um LED de nitreto de gálio azul sob um filme de fósforo de YAG (yttrium-aluminum garnet — cristal de ítrio e alumínio). Quando a luz azul atinge o fósforo, uma luz amarela é gerada. A mistura dessa emissão ama-rela com a do LED azul central forma uma luz branca — inacreditável, porém real.
Visto que a maior parte da iluminação de residên-
cias e escritórios é a luz branca, agora temos outra opção em relação à iluminação incandescente e à fluorescente. As características robustas da luz branca de LED, as-sociadas a uma durabilidade que excede 25 mil horas, sugerem claramente que esse será um concorrente real no futuro próximo. Várias empresas passaram a oferecer lâmpadas LED de reposição para quase todas as aplica-ções possíveis. Algumas têm valores de eficiência que chegam a 135,7 lúmens por watt, ultrapassando em muito os 25 lúmens por watt de alguns anos atrás. Prevê-se que, 
Intensidade relativ a
Comprimento de onda – nmVerdeAmarelo Vermelho 
de GaAsP
Vermelho de alta eficiência
IF Corrente direta – mA
VF Voltagem direta – VIntensidade luminosa relativ a
 (normalizada em 10 mA )
IF Corrente direta – mA
Eficiência relativa 
(normalizada em 10 mA CC)
Ipico Corrente de pico –  mA,,,,
,, ,, ,,
,
,
,
,
,,,,,,,,,,,,
Figura 1.52 Continuação.capítulo 1  diodos semicondutores  41
Boylestad_2012_cap01.indd   41 3/11/13   5:31 PMem breve, 7 W de potência serão capazes de gerar 1.000 
lm de luz, o que excede a iluminação de uma lâmpada de 60 W e pode funcionar com bateria de quatro células D. Imagine a mesma luminosidade com menos de 1/8 de demanda de potência. Atualmente, escritórios, shopping centers, iluminação pública, instalações desportivas etc. estão sendo projetados utilizando apenas iluminação LED. Recentemente, os LEDs passaram a ser a escolha comum para lanternas e muitos automóveis de luxo por causa da forte intensidade com menos requisitos de alimentação CC. O tubo de luz da Figura 1.53(a) subs-titui a lâmpada fluorescente comumente encontrada nas luminárias de teto, tanto residenciais quanto industriais. Não só elas consomem 20% menos energia enquanto proporcionam 25% mais luminosidade como também duram o dobro do tempo de uma lâmpada fluorescente padrão. A lâmpada tipo spot da Figura 1.53(b) consome 1,7 watts para cada 140 lúmens de luz, resultando em uma enorme economia de energia de 90% em comparação com o tipo incandescente. As lâmpadas de candelabro da Figura 1.53(c) têm uma vida útil de 50 mil horas e consomem apenas 3 watts de potência enquanto geram 200 lúmens de luz.
Antes de passar para outro assunto, vamos ana-
lisar um display digital de sete segmentos alojado em 
um encapsulamento comum de circuito integrado em linha dupla (Dual in line Package — DIP), como mos-trado na Figura 1.54. Ao energizar os pinos certos com um nível padrão de 5 V CC, vários LEDs podem ser energizados e o numeral desejado, exibido. Na Figura 1.54(a), os pinos são definidos olhando-se para o dis-
play e contando-se em sentido anti-horário a partir do 
pino superior esquerdo. A maioria dos displays de sete 
segmentos é de anodo comum ou catodo comum, sendo que o termo anodo refere-se ao lado positivo definido de cada diodo, e o catodo, ao lado negativo. Para a opção 
de catodo comum, os pinos têm as funções listadas na Figura 1.54(b) e aparecem como na Figura 1.54(c). Na configuração de catodo comum, todos os catodos são 
conectados entre si para formar um ponto comum para o lado negativo de cada LED. Qualquer LED com uma tensão positiva de 5 V aplicada ao anodo ou a um lado do pino enumerado se ligará e produzirá luz para esse segmento. Na Figura 1.54(c), 5 V foram aplicados aos terminais que geram o número 5. Para esse dispositivo em particular, a tensão média direta de ligação é de 2,1 V a uma corrente de 10 mA.
Várias configurações de LED serão examinadas no 
próximo capítulo.a
f
ecgb
d1
7814
5 V5  V5 V5  V5  VControle por computador0.630"
0.803"1.0875"
(a)
(b)
1
23456
71413121110
98
(c)Catodo comum
Número do pino/função1.   Anodo f2.   Anodo g3.   Sem pino4.   Catodo comum5.   Sem pino6.   Anodo e7.   Anodo d8.   Anodo c9.   Anodo d10. Sem pino11. Sem pino12. Catodo comum13. Anodo b14. Anodo a
Figura 1.54 Display de sete segmentos: (a) vista frontal com 
identificação dos pinos; (b) funções dos pinos; (c) exibição do 
número 5.
)c( )a( (b)
Figura 1.53  Iluminação LED residencial e comercial.42  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   42 3/11/13   5:31 PM1.17 resuMo
conclusões e conceitos importantes
1.  As características de um diodo ideal são semelhantes 
às de uma chave simples, exceto pelo fato impor -
tante de que um diodo ideal pode conduzir em um único sentido.
2.  O diodo ideal é um curto na região de condução e 
um circuito aberto na região de não condução.
3.  Semicondutor é o material que possui nível de con-dutividade entre o de um bom condutor e o de um 
isolante.
4.  Uma ligação de átomos reforçada pelo compartilha-mento de elétrons entre átomos vizinhos é chamada 
de ligação covalente.
5.  O aumento de temperaturas causa um aumento significativo do número de elétrons livres em um 
material semicondutor.
6.  A maioria dos materiais semicondutores utilizados na indústria eletrônica possui coeficientes de tem-
peratura negativos, ou seja, a resistência cai com o aumento de temperatura.
7.  Materiais intrínsecos são os semicondutores que possuem um nível bastante baixo de impurezas, ao passo que os materiais extrínsecos são os que foram expostos a um processo de dopagem.
8.  O material do tipo n é formado pela adição de átomos 
doadores que possuem cinco elétrons de valência 
para estabelecer um alto nível de elétrons relativa -
mente livres. Em um material do tipo n , o elétron 
é o portador majoritário e a lacuna é o portador minoritário.
9.  O material do tipo p é formado pela adição de áto-
mos receptores com três elétrons de valência que 
estabelecem um alto nível de lacunas no material. No material do tipo p, a lacuna é o portador majoritário 
e o elétron é o minoritário.
10.  A região próxima da junção de um diodo que possui poucos portadores é chamada região de depleção.
11.  Na ausência de qualquer polarização externa aplica-
da, a corrente no diodo é igual a zero.
12.  Na região de polarização direta, a corrente no diodo aumenta exponencialmente com o aumento da 
tensão no diodo.
13.  Na região de polarização reversa, a corrente no diodo é a corrente de saturação reversa, muito pequena, até 
que ocorra a ruptura por efeito Zener e a corrente flua no sentido oposto ao indicado pelo símbolo do diodo.
14.  A corrente de saturação reversa I
s praticamente dobra 
de valor para cada aumento de 10 °C  na temperatura.
15.  A resistência CC de um diodo é determinada pela relação entre a tensão e a corrente no diodo no ponto de interesse e não é sensível ao formato da curva. A 
resistência CC diminui com o aumento da corrente ou 
da tensão no diodo.
16.  A resistência CA de um diodo é sensível ao formato da curva na região de interesse e diminui para valores mais altos de corrente ou tensão no diodo.
17.  A tensão limiar é de aproximadamente 0,7 V para os 
diodos de silício e 0,3 V para os diodos de germânio.
18.  O valor da máxima dissipação de potência de um diodo é igual ao produto da tensão e da corrente no diodo.
19.  A capacitância de um diodo aumenta exponen-cialmente com o aumento da tensão de polarização 
direta. Seus níveis mais baixos estão na região de polarização reversa.
20.  O sentido de condução de um diodo Zener é oposto ao 
da seta no símbolo, e a tensão Zener possui polaridade oposta à de um diodo com polarização direta.
21.  Diodos Emissores de Luz (LEDs) emitem luz sob condições de polarização direta, mas requerem de 2 a 4 V para uma boa emissão.
equações
   ID=Is(eVD/nVT–1)
VT=kT
q   
TK=TC+273
k=1,38 ×10–23 J/K
VK 0,7 V (Si)
VK 1,2 V (GaAs)
VK 0,3 V (Ge)
 RD=VD
ID
 rd=Vd
Id=26 mV
ID
 rav=Vd
Id`
pt. a pt.
 PDmáx=VD ID     
1.18 anáLise coMputacionaL
Dois pacotes de software  desenvolvidos para analisar 
circuitos eletrônicos serão apresentados e aplicados em 
todo o livro. Eles incluem o Cadence OrCAD, versão 16.3 (Figura 1.55) e o Multisim, versão 11.0.1 (Figura 1.56). O conteúdo foi escrito com detalhes suficientes para assegurar que o leitor não precise consultar nenhuma outra literatura de computação para usar ambos os programas.capítulo 1  diodos semicondutores  43
Boylestad_2012_cap01.indd   43 3/11/13   5:31 PM FIG. 1.55 Figura 1.55  Pacote Cadence OrCAD Design, versão 
16.3. (Foto: Dan Trudden/Pearson)
 FIG. 1.56 
Figura 1.56 Multisim 11.0.1. (Foto: Dan Trudden/Pearson)
Aqueles que utilizaram qualquer um desses progra-
mas no passado vão achar que as mudanças são pequenas 
e aparecem principalmente na parte frontal e na geração de dados e gráficos específicos. 
A razão para a inclusão de dois programas deriva 
do fato de que ambos são utilizados por toda a comuni -
dade educacional. O software OrCAD tem uma área de investigação mais ampla, mas o Multisim gera telas que se adaptam melhor à experiência laboratorial real.
A versão demo do OrCAD é fornecida gratuitamente 
pela Cadence Design Systems, Inc. e pode ser baixada diretamente do website da empresa: <http://www.cadence.com/products/orcad/pages/downloads.aspx>. O Multisim 
deve ser adquirido da National Instruments Corporation pelo website  <http://www.ni.com/multisim/ >. 
Em edições anteriores, o pacote do OrCAD era con-
siderado um programa PSpice principalmente por ser um 
subconjunto de uma versão mais sofisticada, amplamente usada na indústria, chamada SPICE. Daí o emprego do 
termo PSpice nas descrições a seguir ao iniciarmos uma análise utilizando o software OrCAD.
O processo de download de cada pacote de software  
será apresentado agora, assim como o aspecto geral da tela resultante.
orcad
Instalação:Insira o DVD OrCAD Release 16.3 na unidade de 
disco para abrir a tela do software  Cadence OrCAD 16.3 .Selecione Demo Installation e a caixa de diálogo Pre-
paring Setup se abrirá, seguida pela mensagem Welcome to 
the Installation Wizard for OrCAD 16.3 Demo. Selecione Next e a caixa de diálogo License Agreement será aberta. Escolha I accept e selecione Next para abrir a caixa de diá-
logo Choose Destination, mostrando Install OrCAD 16.3 
Demo Accept C:\OrCAD\OrCAD_16.3 Demo.
Selecione Next e a caixa de diálogo Start Co-
pying Files se abrirá. Escolha Select novamente e  
a caixa de diálogo Ready to Install Program será aberta. 
Clique em Install e a caixa Installing Crystal Report Xii  
aparecerá. A caixa de diálogo Setup se abrirá com a men-sagem: Setup status installs program. Agora, o Install 
Wizard está instalando o OrCAD 16.3 Demo.
Ao final, aparecerá uma mensagem: Searching for 
and adding programs to the Windows firewall excep-tion list. Generating indexes for Cadence Help. This may take some time.
Quando o processo for concluído, selecione Finish 
e a tela do Cadence OrCAD 16.3 aparecerá. O software foi instalado.
Ícone de tela: o ícone de tela pode ser estabele-
cido (se não aparecer automaticamente) aplicando-se a sequência a seguir. START-All Programs-Cadence--OrCAD 16.3 Demo-OrCAD Capture CIS Demo, seguido de um clique no botão direito do mouse para 
obter uma listagem, na qual você deverá escolher Send to e depois Desktop ( criar atalho). O ícone do OrCAD 
surgirá em seguida na tela e poderá ser movido para o local apropriado.
Criação de pasta: começando com a tela de abertura 
do OrCAD, clique com o botão direito do mouse na opção Start,  no canto inferior esquerdo. Em seguida, escolha Ex-
plore e depois Hard Drive (C:). Então, coloque o mouse 
sobre a listagem de pastas e dê um clique no botão direito para obter uma listagem com várias opções. Escolha New , 
seguido por Folder e digite OrCAD 11.3 na área fornecida 
na tela, depois dê um clique no botão direito do mouse. Um local para todos os arquivos gerados usando OrCAD foi estabelecido.
Multisim
Instalação:Insira o disco Multisim na unidade de disco de DVD 
para obter a caixa de diálogo Autoplay. Em seguida, se-lecione Always do this for software and games e depois 
Auto-run para abrir a caixa de diálogo NI Circuit Design Suite 11.0.
Digite o nome completo a ser usado e forneça o 
número de série. (Esse número aparece no Certificado de Propriedade que acompanha o pacote do NI Circuit Design Suite.)44  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   44 3/11/13   5:31 PMA seleção de Next resultará na caixa de diálogo 
Destination Directory, na qual você deve escolher 
Accept para o seguinte: C:\Program Files(X86) Na-
tional Instruments\. Selecione Next para abrir a caixa 
de diálogo Features e depois NI Circuit Design Suite 11.0.1 Education. 
A seleção de Next resultará na caixa de diálogo  
Product Notification e outro Next resultará na caixa 
de diálogo License Agreement. Um clique no botão esquerdo do mouse sobre I accept pode, então, ser se-guido pela escolha de Next  para obter a caixa de diálogo 
Start Installation. Outro clique no botão esquerdo do mouse e o processo de instalação começará, com seu progresso sendo exibido. O processo demora entre 15 e 20 minutos.
Na conclusão da instalação, você será solicitado a 
instalar o NI Elvismx driver DVD. Desta vez, selecione Cancel, e a caixa de diálogo NI Circuit Design Suite 11.0.1 aparecerá com a seguinte mensagem:  NI Circuit 
Design Suite 11.0.1 has been installed. Clique em Finish , 
e a resposta será a de reiniciar o computador para com-pletar a operação. Selecione Restart, e o computador será desligado para iniciar de novo, seguido pelo surgimento da caixa de diálogo Multisim Screen.
Selecione Activate e em seguida Activate through 
secure Internet connection para que a caixa de diálogo Activation Wizard seja aberta. Digite o número de série, 
seguido por Next para inserir todas as informações na 
caixa de diálogo NI Activation Wizard. Selecionar Next 
resultará na opção de Send me an email confirmation of this activation. Selecione essa opção, e a mensagem Product successfully activated aparecerá. Selecione Finish para concluir o processo.
Ícone de tela: o processo descrito para o programa 
OrCAD produzirá os mesmos resultados para o Multisim.
Criação de pasta: seguindo o procedimento já 
apresentado para o programa OrCAD, uma pasta chamada OrCAD 16.3 foi criada para os arquivos Multisim.
A seção de informática do próximo capítulo abordará 
os detalhes da abertura de ambos os pacotes de análise, OrCAD e Multisim, criando um circuito específico e gerando uma variedade de resultados.
probLeMas
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 1.3 Ligações covalentes e materiais intrínsecos
 1. Esboce a estrutura atômica do cobre e discuta por que ele 
é um bom condutor e como sua estrutura é diferente da do germânio, do silício e do arseneto de gálio.
 2.  Defina com suas próprias palavras o que significam ma-terial intrínseco, coeficiente de temperatura negativo e ligação covalente.
 3.  Pesquise e liste três materiais que tenham um coeficiente de temperatura negativo e três que tenham um coeficiente de temperatura positivo.
Seção 1.4 níveis de energia 4. a)  Qual é a energia em joules necessária para mover uma carga de 12 μC através de uma diferença de potencial de 6 V?
  b)  Descubra a energia em elétron-volts para o item (a).
 5.  Se 48 eV de energia são necessários para mover uma carga através de uma diferença de potencial de 3,2 V , determine a carga envolvida.
 6.  Pesquise e determine o nível de E
g para GaP, ZnS e GaAsP, 
três materiais semicondutores usados na prática. Determine também o nome de cada material.
Seção 1.5 Materiais dos tipos n e p
 7.  Explique a diferença entre os materiais semicondutores do 
tipo n e do tipo p.
 8.  Explique a diferença entre as impurezas doadoras e aceitadoras.
 9. Explique a diferença entre portador majoritário e mino-
ritário. 10.  Esboce a estrutura atômica do silício e insira um átomo de arsênio como impureza, conforme demonstrado para o silício na Figura 1.7.
 11.  Repita o Problema 10, mas insira agora um átomo de índio como impureza.
 12.  Pesquise e encontre outra explicação para fluxo de lacunas versus fluxo de elétrons. Utilizando ambas as explicações, descreva com suas próprias palavras o processo da condu-ção de lacunas.
Seção 1.6 diodo semicondutor 13.  Descreva com suas próprias palavras as condições esta-belecidas pelas situações de polarização direta e reversa em um diodo de junção p-n e como elas afetam a corrente resultante.
 14.  Explique como você se lembrará dos estados de polarização direta e reversa do diodo de junção p-n. Ou seja, como se lembrará de qual potencial (positivo ou negativo) é apli -
cado a um determinado terminal?
 15.  a)  Determine a tensão térmica de um diodo a uma tempe -
ratura de 20 °C.
  b)  Para o mesmo diodo do item (a), determine a corrente do diodo usando a Equação 1.2, se I
s = 40 nA, n = 2 
(valor baixo de VD) e a tensão de polarização aplicada 
é de 0,5 V .
 16.  Repita o Problema 15 para T = 100 °C (ponto de ebulição 
da água). Considere que Is aumentou para 5,0 μA.
 17.  a)  Utilizando a Equação 1.2, determine a corrente de diodo a 20 °C para um diodo de silício com n = 2, I
s = 0,1 μA 
em um potencial de polarização reversa de –10 V .
  b)  O resultado é o esperado? Por quê?capítulo 1  diodos semicondutores  45
Boylestad_2012_cap01.indd   45 3/11/13   5:31 PM 18.  Dada uma corrente de diodo de 8 mA e n = 1, determine Is, 
se a tensão aplicada é igual a 0,5 V e tem-se temperatura 
ambiente (25 °C).
 *19.  Dada uma corrente de diodo de 6 mA, VT = 26 mV , n = 1 
e Is = 1 nA, determine a tensão aplicada VD.
 20.  a)  Trace a função de y = ex de 0 a 10. Por que é difícil traçar 
esse gráfico?
  b)  Qual é o valor de y = ex para x = 0?
  c)  Com base nos resultados do item (b), por que o fator –1 é importante na Equação 1.2?
 21.  Na região de polarização reversa, a corrente de saturação de um diodo de silício é de cerca de 0,1 μA (T = 20 °C). 
Determine seu valor aproximado, se a temperatura for aumentada 40 °C.
 22.  Compare as características de um diodo de silício e de germânio e determine qual você prefere para a maioria das aplicações práticas. Dê alguns detalhes. Consulte a lista de diodos de um fabricante e compare as características de um diodo de germânio e de silício de especificações máximas semelhantes.
 23.  Determine a queda de tensão direta através do diodo cujas características aparecem na Figura 1.19, a temperaturas de –75 °C, 25 °C e 125 °C e com uma corrente de 10 mA. Para cada temperatura, determine o valor da corrente de saturação. Compare os extremos de cada uma e comente a razão entre as duas.
Seção 1.7 o ideal versus o prático 24.  Explique com suas próprias palavras o significado da palavra ideal  aplicada a um dispositivo ou sistema.
 25.  Explique com suas próprias palavras as características do diodo ideal e como elas determinam os estados ligado e 
desligado do dispositivo. Ou seja, por que os equivalentes de curto-circuito e de circuito aberto são adequados.
 26. Qual é a principal diferença entre as características de uma chave simples e as de um diodo ideal?
Seção 1.8 níveis de resistência 27.  Determine a resistência estática ou CC do diodo da Figura 1.15 para uma corrente direta de 4 mA.
 28.  Repita o Problema 27 para uma corrente direta de 15 mA e compare os resultados.
 29.  Determine a resistência estática ou CC do diodo comercial -
mente disponível da Figura 1.15 para uma tensão reversa de –10 V . Como isso se compara com o valor determinado para uma tensão reversa de –30 V?
 30.  Calcule as resistências CC e CA do diodo da Figura 1.15 para uma corrente direta de 10 mA e compare suas magnitudes.
 31.  a)  Determine a resistência dinâmica (CA) do diodo da Figura 1.15 para uma corrente direta de 10 mA, usando a Equação 1.5.
  b)  Determine a resistência dinâmica (CA) do diodo da Figura 1.15 para uma corrente direta de 10 mA, usando a Equação 1.6.
  c)  Compare as soluções dos itens (a) e (b).
 32. Usando a Equação 1.5, determine a resistência CA para as correntes de 1 mA e 15 mA no diodo da Figura 1.15. Compare as soluções e desenvolva uma conclusão geral que considere a resistência CA e os níveis crescentes de corrente no diodo.
 33. Usando a Equação 1.6, determine a resistência CA para as correntes de 1 e 15 mA no diodo da Figura 1.15. Modifique a equação, conforme necessário, para níveis baixos de corrente no diodo. Compare com os resultados obtidos no Problema 32.
 34.  Determine a resistência CA média para o diodo da Figura 1.15, para a região entre 0,6 e 0,9 V .
 35.  Determine a resistência CA para o diodo da Figura 1.15 em 0,75 V e compare com a resistência CA média obtida no Problema 34.
Seção 1.9 circuitos equivalentes do diodo 36.  Determine o circuito equivalente linear por partes para o diodo da Figura 1.15. Use um segmento de reta que cruze com o eixo horizontal em 0,7 V e que melhor aproxime a curva para a região acima de 0,7 V .
 37.  Repita o Problema 36 para o diodo da Figura 1.27.
 38.  Encontre o circuito equivalente linear por partes para os diodos de germânio e de arseneto de gálio da Figura 1.18.
1.10 capacitância de transição e difusão *39.  a)  Tomando como base a Figura 1.33, determine a capaci -
tância de transição para potenciais de polarização rever -
sa de –25 e –10 V . Determine a razão entre a variação do valor de capacitância e a variação na tensão.
  b)  Repita o item (a) para potenciais de polarização reversa de –10 e –1 V. Determine a razão entre a variação do valor da capacitância e a variação no valor da tensão.
  c)  Compare as razões determinadas nos itens (a) e (b). Conclua qual faixa de operação possui mais áreas de aplicação prática.
 40. Com base na Figura 1.33, determine a capacitância de difusão para 0 e 0,25 V .
 41. Explique com suas próprias palavras a diferença entre as capacitâncias de difusão e transição.
 42.  Determine a reatância apresentada por um diodo descrito pela curva característica da Figura 1.33, para um potencial direto de 0,2 V e para um potencial reverso de –20 V , se a frequência aplicada for de 6 MHz.
 43.  A capacitância de transição sem polarização de um diodo de silício é 8 pF com V
K = 0,7 V e n = 1/2. Qual a capaci -
tância de transição, se o potencial de polarização reversa aplicada for 5 V?
 44. Determine o potencial de polarização reversa aplicada, se a capacitância de transição de um diodo de silício é de 4 pF, mas o valor sem polarização é 10 pF com n = 1/3 e V
K 
= 0,7 V .
Seção 1.11 t empo de recuperação reversa
 45.  Esboce a forma de onda para a corrente i do circuito da 
Figura 1.57, se tt = 2ts, sendo o tempo de recuperação 
reversa total de 9 ns.
Figura 1.57 Problema 45.46  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap01.indd   46 3/11/13   5:31 PMSeção 1.12 Folhas de dados do diodo
 *46.  Trace IF versus VF usando escalas lineares para o diodo da 
Figura 1.37. Observe que o gráfico apresentado emprega 
escala logarítmica para o eixo vertical (escalas logarítmicas são abordadas nas seções 9.2 e 9.3).
 47.  a)   Comente a variação no valor da capacitância com o aumento do potencial de polarização reversa para o diodo da Figura 1.37.
 b)  Qual é o nível de C(0)?
 c)   Usando V
K = 0,7 V , determine o nível de n na Equação 1.9.
 48.  A corrente de saturação reversa do diodo da Figura 1.37 varia significativamente em amplitude para potenciais de polarização reversa na faixa de –25 a –100 V?
 *49.  Para o diodo da Figura 1.37, determine o valor de I
R à 
temperatura ambiente (25 °C) e para o ponto de ebulição da água (100 °C). A mudança é significativa? O valor quase dobra para cada 10 °C de aumento na temperatura?
 50.  Para o diodo da Figura 1.37, determine a resistência CA (dinâmica) máxima para uma corrente direta de 0,1, 1,5 e 20 mA. Compare os valores e comente se os resultados confirmam as conclusões obtidas das seções anteriores deste capítulo.
 51.  Usando as características apresentadas na Figura 1.37, determine os valores de dissipação de potência máxima para o diodo à temperatura ambiente (25 °C) e a 100 °C. Assumindo-se que V
F permaneça fixo em 0,7 V , como o 
valor máximo de IF variou entre os dois níveis de tempe-
ratura?
 52.  Usando as curvas características apresentadas na Figura 1.37, determine a temperatura na qual a corrente no diodo terá 50% de seu valor à temperatura ambiente (25 °C).
Seção 1.15 diodos Zener 53.  As seguintes características são especificadas para um determinado diodo Zener: V
Z = 29 V , VR = 16,8 V , IZT = 10 
mA, IR = 20 μA e IZM = 40 mA. Esboce a curva caracterís -
tica do modo exibido na Figura 1.47.
 *54.  Em que temperatura o diodo Zener de 10 V da Figura 1.47 apresentará uma tensão nominal de 10,75 V? (Dica: observe os dados na Tabela 1.7.)
 55.  Determine o coeficiente de temperatura de um diodo Zener de 5 V (estimado em 25 °C), se a tensão nominal cair para 4,8 V a uma temperatura de 100 °C. 56.  Usando as curvas da Figura 1.48(a), que valor para o 
coeficiente de temperatura se espera para um diodo de 20 V? Repita isso para um diodo de 5 V . Suponha uma escala linear entre os níveis de tensão nominal e um nível de corrente de 0,1 mA.
 57.  Determine a impedância dinâmica para o diodo de 24 V com I
Z = 10 mA da Figura 1.48(b). Observe que essa é uma 
escala logarítmica.
 *58.  Compare os valores de impedância dinâmica do diodo de 24 V da Figura 1.48(b) para valores de corrente de 0,2, 1 e 10 mA. Qual a relação entre os resultados e o aspecto da curva característica nessa região?
Seção 1.16 diodos emissores de luz 59.  Com base na Figura 1.52(e), qual seria um valor apropriado de V
K para esse dispositivo? Compare com o valor obtido 
de VK para o silício e o germânio.
 60. Dado que Eg = 0,67 eV para o germânio, determine o 
comprimento de onda da resposta solar máxima para o material. Os fótons nesse comprimento de onda têm um nível de energia inferior ou superior?
 61.  Utilizando as informações oferecidas pela Figura 1.52, determine a tensão direta através do diodo, se a intensidade luminosa relativa for de 1,5.
 *62.  a)  Qual é o aumento percentual na eficiência relativa do 
dispositivo da Figura 1.52, se a corrente de pico for aumentada de 5 para 10 mA?
  b)  Repita o item (a) aumentando de 30 mA para 35 mA (o mesmo aumento na corrente).
  c)  Compare o aumento percentual dos itens (a) e (b). 
Em que ponto da curva você diria que há um ganho muito pequeno para aumentos adicionais na corrente de pico?
 63.  a)  Se a intensidade luminosa em uma disposição angular de 0° for de 3,0 mcd para o dispositivo da Figura 1.52, em que ângulo ela será de 0,75 mcd?
  b)  Em que ângulo a redução da intensidade luminosa é maior do que 50%?
 *64.  Esboce a curva de redução de corrente para a corrente direta média do LED vermelho de alta eficiência da Figura 1.52 conforme determinado pela temperatura. (Observe os valores máximos absolutos.)capítulo 1  diodos semicondutores  47
Boylestad_2012_cap01.indd   47 3/11/13   5:31 PMAplicações do diodoAplicações do diodo
2.1 introdução
A estrutura, as características e os modelos de dio-
dos semicondutores foram apresentados no Capítulo 1. 
Este capítulo desenvolverá um conhecimento funcional do diodo em diversas configurações utilizando modelos apropriados a cada tipo de aplicação. Ao final do capítulo, o padrão fundamental do comportamento dos diodos em circuitos CC e CA deverá estar claramente compreendido. Os conceitos aprendidos neste capítulo serão significati-vos nos seguintes. Por exemplo, diodos são empregados com frequência na descrição da fabricação básica de transistores e na análise de circuitos transistorizados nos domínios CC e CA.
Este capítulo revelará um aspecto interessante e 
muito útil do estudo de áreas como a dos dispositivos e sistemas eletrônicos:
Uma vez compreendido o funcionamento básico 
de um dispositivo, é possível examinar sua função e 
resposta em uma variedade infinita de configurações.
Em outras palavras, agora que temos um conheci-
mento básico das características de um diodo juntamente 
com sua resposta a tensões e correntes aplicadas, pode-mos usar esse conhecimento para examinar uma grande objetivos 
• Compreender o conceito de análise por reta de carga e como ele se aplica a circuitos com diodo.
• Familiarizar-se com o uso de circuitos equivalentes para analisar circuitos com diodo em série, em paralelo e em série-
-paralelo.
• Compreender o processo de retificação para estabelecer um nível CC a partir de uma entrada CA senoidal.
• Ser capaz de prever a resposta de saída de uma con figuração de diodo ceifador e grampeador.
• Familiarizar-se com a análise e a gama de aplicações de diodos Zener.
variedade de circuitos. Não há necessidade de reexaminar 
a resposta do dispositivo para cada aplicação.
De modo geral:
A análise de circuitos eletrônicos pode seguir um dos 
dois caminhos: usar as características reais ou aplicar 
um modelo aproximado para o dispositivo.
Para o diodo, a discussão inicial incluirá as ca-
racterísticas reais para demonstrar claramente como as 
características de um dispositivo e os parâmetros de cir-cuito interagem. Assim que os resultados obtidos se tor-narem confiáveis, o modelo aproximado por partes será empregado para verificar os resultados encontrados por meio das características completas. É importante que o papel e a resposta de vários elementos em um sistema eletrônico sejam compreendidos sem que seja necessário recorrer continuamente a extensos procedimentos mate-máticos. Comumente, isso é obtido por meio do processo de aproximação, que pode ser bastante complexo. Embora os resultados obtidos utilizando as características reais possam ser um pouco diferentes dos alcançados por meio de diversas aproximações, deve-se ter em mente que as características obtidas de uma folha de dados podem ser ligeiramente diferentes daquelas de um dispositivo usado na prática. Em outras palavras, por exemplo, as características 
2
2
2
2
2
2
2
2
2
Boylestad_2012_cap02.indd   48 3/11/13   5:33 PMde um diodo semicondutor 1N4001 podem variar de um 
elemento para outro em um mesmo lote. A variação pode ser pequena, mas costuma ser suficiente para validar as aproximações empregadas na análise. Deve-se considerar também os outros elementos do circuito: o resistor com valor nominal de 100 Ω é de exatamente 100 Ω? A tensão aplicada é de, exatamente, 10 V ou, quem sabe, de 10,08 V? Todas essas possibilidades contribuem para a crença geral de que uma resposta determinada por meio de um conjunto apropriado de aproximações pode ser “tão pre-cisa” quanto as que empregam todas as características. Neste livro, a ênfase está no conhecimento funcional de um dispositivo por meio do uso de aproximações apropriadas, evitando, assim, um nível desnecessário de complexidade matemática. No entanto, serão normalmente fornecidas informações suficientes para permitir uma análise mate -
mática detalhada, caso desejemos fazê-la.
2.2 Análise por ret A de cArgA
O circuito da Figura 2.1 é a mais simples das con-
figurações com diodo e será utilizado para descrever a análise de um circuito com diodos por meio de suas carac-terísticas reais. Na próxima seção, substituiremos a curva característica por um modelo aproximado para o diodo e compararemos as soluções. Resolver o circuito da Figura 2.1 significa determinar os valores de corrente e tensão que vão satisfazer ao mesmo tempo tanto as características do diodo quanto os parâmetros de circuito escolhidos.
Na Figura 2.2, a curva característica do diodo é co-
locada sobre o mesmo conjunto de eixos de uma linha reta definida pelos parâmetros do circuito. A linha reta é deno-minada reta de carga porque a interseção no eixo vertical 
é definida pela carga aplicada R . A análise a seguir é, por 
conseguinte, chamada de análise por reta de carga. A inter -
seção das duas curvas vai definir a solução para o circuito e determinar seus valores de corrente e tensão.
Antes de analisarmos os detalhes do desenho da reta 
de carga sobre a curva característica, precisamos determi-nar a resposta esperada do circuito simples da Figura 2.1. Nela, note que a “pressão” determinada pela fonte de ali -
mentação CC deve estabelecer uma corrente convencional no sentido horário. O fato de o sentido dessa corrente ser o mesmo da seta no símbolo do diodo revela que o diodo está no estado “ligado” (on) e conduzirá um valor elevado de corrente. A polaridade da tensão aplicada resultou em uma situação de polarização direta. Uma vez estabelecido o sentido da corrente, as polaridades para a tensão através do diodo e do resistor podem ser sobrepostas. A polaridade de V
D e o sentido de ID revelam claramente que o diodo 
está, na realidade, no estado de polarização direta, resul-tando em uma tensão através do diodo nas proximidades de 0,7 V e em uma corrente da ordem de 10 mA ou mais.
As interseções da reta de carga sobre a curva caracte-
rística da Figura 2.2 podem ser determinadas aplicando-se a Lei das Tensões de Kirchhoff para tensões no sentido horário, que resulta em
+E – V
D – VR = 0 
ou E=VD+ID R   (2.1)RVDID
+ –
VR+
–
(a)+
–E
         
0ID (mA)
VD (V)
(b)
Figura 2.1 Configuração com diodo em série: (a) circuito; 
(b) curva característica.0IDQID
VD E VDQPonto QE
RCurva característica (dispositivo)
Reta de carga (circuito)
Figura 2.2 Desenhando a reta de carga e determinando o 
ponto de operação.capítulo 2  Aplicações do diodo  49
Boylestad_2012_cap02.indd   49 3/11/13   5:33 PMAs duas variáveis da Equação 2.1, VD e ID, são as 
mesmas que as do eixo do diodo da Figura 2.2. Essa se-
melhança permite traçar graficamente a Equação 2.1 sobre as mesmas características da Figura 2.2.
As interseções da reta de carga com a curva carac -
terística do diodo podem ser determinadas facilmente apenas considerando-se o fato de que, em qualquer ponto do eixo horizontal, I
D = 0 A e, em qualquer ponto do eixo 
vertical, VD = 0 V . 
Se assumirmos que VD = 0 V na Equação 2.1 e so-
lucionarmos ID, teremos a magnitude de ID sobre o eixo 
vertical. Portanto, com VD = 0 V , a Equação 2.1 torna-se
E = VD + IDR
     = 0 V + IDR 
e
 ID=E
R`
VD=0 V  
  (2.2)
como mostra a Figura 2.2. Se assumirmos que ID = 0 A 
na Equação 2.1 e solucionarmos VD, teremos a magnitude 
de VD no eixo horizontal. Logo, com ID = 0 A, a Equação 
2.1 torna-se
E = VD + IDR
         = VD + (0 A)R 
e VD=E 0ID=0 A   (2.3)
como mostrado na Figura 2.2. Uma linha reta traçada entre os dois pontos definirá a reta de carga, como indicado na Figura 2.2. Mudando-se o valor de R (a carga), a interseção 
com o eixo vertical se modificará. O resultado será uma mudança na inclinação da reta de carga e um ponto de interseção diferente entre essa reta e a curva característica do dispositivo.
Agora, temos uma reta de carga definida pelo siste-
ma e uma curva característica definida pelo dispositivo. O ponto de interseção entre as duas curvas representa o ponto de operação para esse circuito. Desenhando-se uma linha vertical até o eixo horizontal, pode-se determinar a tensão do diodo V
DQ, enquanto uma linha horizontal 
do ponto de interseção até o eixo vertical fornecerá o valor de I
DQ. A corrente ID é, na realidade, a corrente 
que circula em toda a configuração em série na Figura 2.1(a). O ponto de operação é normalmente chamado de ponto quiescente (abreviado por “ponto Q”) para refletir suas qualidades de “imobilidade, inércia” definidas por um circuito CC.
A solução obtida da interseção das duas curvas é a 
mesma que seria obtida por meio de uma solução mate -
mática simultânea de 
ID=E
R–VD
R (derivada da 
Equação 2.1)
e ID=Is(eVDnVT–)1 
Visto que a curva para um diodo tem característi-
cas não lineares, a matemática envolvida exigiria o uso de técnicas não lineares que estão bem além da neces-sidade e do alcance deste livro. A análise por reta de carga descrita anteriormente oferece uma solução com um mínimo de esforço e uma descrição “pictorial” do motivo pelo qual os valores da solução para V
DQ e IDQ 
foram obtidos. O exemplo a seguir demonstra as téc-nicas já introduzidas e revela a relativa facilidade com que a reta de carga pode ser determinada utilizando-se as equações 2.2 e 2.3.
eXeMplo 2.1Para a configuração em série do diodo da Figura 2.3(a), empregando a curva característica do diodo da Figura 2.3(b), determine:a) V
DQ e IDQ.
b) VR.
RVD
ID+ –
VR+
–
(a)
0ID (mA)
VD (V)
(b)20
1816141210
8642
0,5 0,80,5 kSi
+
–E 10 V
Figura 2.3 (a) Circuito; (b) curva característica.50  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   50 3/11/13   5:33 PMsolução:
a)  Equação 2.2:
ID=E
RVD=0 V=10 V
0,5 k=20    Am
 
 Equação 2.3: 
VD=E 0ID=0 A=10 V 
 A reta de carga resultante é mostrada na Figura 2.4. A interseção entre a reta de carga e a curva caracte -
rística define o ponto Q como:
    VDQ0,78 V
 IDQ18,5 mA   
O valor de VD certamente é uma estimativa, e a precisão 
de ID é limitada pela escala escolhida. Um grau de pre-
cisão mais elevado exigiria um diagrama muito maior 
e isso talvez fosse impraticável.b) V
R = E – VD = 10 V – 0,78 V = 9,22 V 
Como visto no exemplo anterior, 
a reta de carga é determinada unicamente pelo circuito 
empregado, enquanto a curva característica é definida pelo dispositivo escolhido. 
Mudar o modelo usado para o diodo não altera o 
circuito, de modo que a reta de carga a ser traçada será 
exatamente a mesma obtida no exemplo anterior.
Uma vez que o circuito do Exemplo 2.1 é uma 
rede CC, o ponto Q  da Figura 2.4 permanecerá fixo com VDQ = 0,78 V e IDQ = 18,5 mA. No Capítulo 1, uma 
resistência CC foi definida em qualquer ponto sobre a curva característica por R
D = VD/ID.
Usando os valores do ponto Q , a resistência CC para 
o Exemplo 2.1 é
RD=VDQ
IDQ=0,78 V
18,5 mA=42,16     
Um circuito equivalente (somente para essas con-
dições de operação) pode, então, ser desenhado como mostra a Figura 2.5.
A corrente
ID=E
RD+R=10 V
42,16  +500 
=10 V
542,16  18,5 mA      
IDQ18,5 mA
VDQ0,78 VPonto Q
Reta de carga
,
Figura 2.4 Solução do Exemplo 2.1.R+
+–
–10 V 500 42,16 VD
RD
VRIDQIDQ
+
–E
Figura 2.5 Circuito equivalente à Figura 2.4.capítulo 2  Aplicações do diodo  51
Boylestad_2012_cap02.indd   51 3/11/13   5:33 PMe
 VR=RE
RD+R=(500  )(10 V)
42,16  +500 =9,22 V
equiparando-se aos resultados do Exemplo 2.1.
Em essência, portanto, uma vez determinado o 
ponto Q de CC, o diodo pode ser substituído por sua 
resistência equivalente CC. Esse conceito de substituir 
uma curva característica por um modelo equivalente é importante e será usado quando analisarmos as entradas CA e os modelos equivalentes para transistores nos capí-tulos seguintes. Agora, veremos qual efeito os diferentes modelos equivalentes para o diodo exercerão sobre a resposta no Exemplo 2.1.
eXeMplo 2.2Repita o Exemplo 2.1 usando o modelo equivalente aproximado para o diodo semicondutor de silício.solução:A reta de carga é redesenhada, como mostrado na Figura 2.6, com as mesmas interseções do Exemplo 2.1. A curva característica do circuito equivalente aproximado para o diodo também foi esboçada no mesmo gráfico. O ponto Q resultante é
    VDQ0,7 V
 IDQ18,5 mA   =
=
Os resultados obtidos no Exemplo 2.2 são bastan-
te interessantes. O valor de IDQ é exatamente o mesmo 
que o obtido no Exemplo 2.1, utilizando-se uma curva 
característica muito mais fácil de desenhar do que a da Figura 2.4. O valor de V
D = 0,7 V neste caso e o de 
0,78 V do Exemplo 2.1 diferem entre si na casa dos centésimos, mas ambos certamente têm o mesmo grau de aproximação quando comparados com as outras tensões do circuito.
Para essa situação, a resistência CC do ponto Q é
RD=VDQ
IDQ=0,7 V
18,5 mA=37,84     
que ainda é relativamente próxima à obtida para todas as características.
No próximo exemplo, daremos um passo adiante e 
substituiremos o modelo ideal. Os resultados revelarão as condições a serem satisfeitas para aplicar adequadamente o equivalente ideal.
eXeMplo 2.3Repita o Exemplo 2.1 utilizando o modelo ideal do diodo.solução: Como mostrado na Figura 2.7, a reta de carga continua sendo a mesma, mas agora a curva característica ideal cruza com a reta de carga no eixo vertical. O ponto Q 
é, portanto, definido por:
    VDQ=0 V
 IDQ=20 mA      
Os resultados são diferentes o bastante dos encon-
trados no Exemplo 2.1 para causar desconfiança quanto 
a sua precisão. Eles certamente fornecem alguma indi-cação dos valores de tensão e corrente esperados com relação aos outros valores de tensão do circuito, mas o esforço adicional de simplesmente incluir a queda de 0,7 V sugere que a abordagem do Exemplo 2.2 seja mais adequada.
⇒
ID
0,7 VIDQ>18,5 mA
>20
18
16141210
8642
01 23 45 67 8
91 0 0,5 VD(V)ID(mA)
VDQ0,7 V
 Ponto Q
Reta de carga
Figura 2.6 Solução do Exemplo 2.1 usando o modelo aproximado do diodo.52  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   52 3/11/13   5:33 PMPortanto, a utilização do modelo ideal do diodo 
deve ser reservada para os casos em que a função de 
um diodo é mais importante do que níveis de tensão que diferem em décimos de volt e para as situações em que as tensões aplicadas são consideravelmente maio-res do que a tensão de limiar V
K. Nas próximas seções, 
será empregado exclusivamente o modelo aproximado, pois os valores de tensão obtidos serão sensíveis a variações próximas de V
K. Além disso, o modelo ideal 
será empregado com mais frequência, pois as tensões aplicadas serão, muitas vezes, maiores que V
K, e os 
autores desejam assegurar que a função do diodo seja clara e corretamente entendida.
Neste caso,
RD=VDQ
IDQ=0 V
20 mA=0  (ou um equivalente 
de curto-circuito)
2.3  configurAções coM 
diodo eM série
Na seção anterior, mostramos que os resultados obti-
dos por meio do modelo equivalente aproximado linear por partes eram bem próximos, se não iguais, aos resultados obtidos utilizando-se todas as características. Na verdade, se levarmos em conta todas as possíveis variações devido a tolerâncias, temperatura e assim por diante, podemos considerar uma solução “tão precisa” quanto a outra. Visto que a utilização do modelo aproximado normalmente resulta em uma redução de esforço e tempo para obter os resultados desejados, essa será a abordagem empre-gada neste livro, a menos que se especifique o contrário. Lembre-se do seguinte:O propósito principal deste livro é desenvolver um 
conhecimento geral do comportamento, das aptidões e das possíveis áreas de aplicação de um dispositivo a fim de minimizar a necessidade de extensos desenvol -
vimentos matemáticos.
Para todas as análises a seguir, neste capítulo, su-
ponhamos que
a resistência direta do diodo seja geralmente tão peque-na, em comparação com os outros elementos em série do circuito, que possa ser desprezada.
Essa é uma estimativa válida para a maioria das 
aplicações que empregam diodos. Usar esse fato re-sultará nos equivalentes aproximados para o diodo de silício e o diodo ideal que aparecem na Tabela 2.1. Para a região de condução, a única diferença entre o diodo de silício e o diodo ideal é o deslocamento vertical na curva característica, que é representado no modelo equivalente por uma fonte CC de 0,7 V oposta ao sen-tido da corrente direta que passa pelo dispositivo. Para tensões inferiores a 0,7 V (em um diodo de silício real) e 0 V (em um diodo ideal), a resistência é tão elevada em comparação com outros elementos da rede que seu equivalente é o circuito aberto.
Para um diodo de Ge, a tensão de offset é de 0,3 
V; para um diodo de GaAs, 1,2 V . Fora isso, os circuitos equivalentes são os mesmos. Para cada diodo, a legenda Si, Ge ou GaAs aparecerá junto com o símbolo do diodo. Para circuitos com diodos ideais, o símbolo aparecerá como mostrado na Tabela 2.1, sem quaisquer legendas.
Agora, o modelo aproximado será usado para in-
vestigar diversas configurações em série de diodos com alimentação CC. Isso estabelecerá uma base na análise do diodo, que se estenderá nas seções e nos capítulos seguintes. ⇒
ID
0 VIDQ=20 mA
=Ponto Q
20
18
16141210
8
6
42
01 23 45 67 8
91 0Reta de carga
VD(V)ID(mA)
VDQVD = 0 V
Figura 2.7 Solução do Exemplo 2.1 utilizando o modelo ideal do diodo.capítulo 2  Aplicações do diodo  53
Boylestad_2012_cap02.indd   53 3/11/13   5:33 PMO procedimento descrito pode ser, na verdade, aplicado a 
circuitos com qualquer quantidade de diodos e em várias configurações.
Para cada configuração, deve-se determinar pri-
meiramente o estado de cada diodo. Quais diodos estão “ligados” e quais estão “desligados”? Uma vez que isso seja determinado, o equivalente apropriado pode ser substituído e os parâmetros restantes do circuito podem ser definidos.
De modo geral, um diodo está no estado “ligado” 
se a corrente estabelecida pelas fontes for tal que seu 
sentido coincida com o da seta do símbolo do diodo, e V
D  ≥ 0,7 V para o silício, VD ≥ 0,3 V para o germânio 
e VD  ≥ 1,2 V para o arseneto de gálio.
Para cada configuração, substitua mentalmente os 
diodos por elementos resistivos e observe o sentido resul-
tante da corrente como algo estabelecido pelas tensões apli-cadas (“pressão”). Se o sentido resultante for o mesmo que o da seta do símbolo do diodo, a condução será estabelecida através do diodo e o dispositivo estará no estado “ligado”. A descrição anterior depende, é claro, de a fonte ter uma tensão maior do que a tensão de limiar (V
K) de cada diodo.
Se um diodo estiver no estado “ligado”, tanto é 
possível atribuir uma queda de 0,7 V através do elemento quanto redesenhar a rede com o circuito equivalente V
K definido na Tabela 2.1. Com o tempo, a preferência deverá ser simplesmente incluir a queda de 0,7 V através de cada diodo “ligado” e desenhar uma linha diagonal através de cada diodo no estado “desligado” ou aberto. Inicialmente, porém, o método de substituição será utilizado para asse-gurar que as tensões e os valores de corrente apropriados sejam determinados.
O circuito em série da Figura 2.8, descrito em de-
talhes na Seção 2.2, será utilizado para demonstrar a abordagem descrita nos parágrafos anteriores. O estado do diodo é primeiramente determinado substituindo-se men-talmente o diodo por um elemento resistivo, como mostra a Figura 2.9(a). O sentido resultante de I é o mesmo da 
seta do símbolo do diodo, e, uma vez que E > V
K, o diodo 
está no estado “ligado”. O circuito é, então, redesenhado Tabela 2.1 Modelos de diodo semicondutor aproximado e ideal.
 0Silício:
Ideal:IDID
ID = 0 AID = 0 A ID
VD
VD0ID0,7 V+ 0,7 V – + 0,7 V –
Si
Si
ID+ 0 V –
ID = 0 AID = 0 A + VD = 0 V –
ID
        
+ – VD
IDIR
+
–VR
Figura 2.8 Configuração com diodo em série.54  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   54 3/11/13   5:33 PMconforme a Figura 2.9(b), com o modelo equivalente 
apropriado para o diodo de silício diretamente polariza -
do. Para referências futuras, observe que a polaridade de V
D é a mesma que resultaria caso um diodo fosse de fato 
um elemento resistivo. Os valores resultantes de tensão e corrente são os seguintes:
 VD=VK   (2.4)
 VR=E–VK   (2.5)
 ID=IR=VR
R  
 (2.6)
Na Figura 2.10, o diodo da Figura 2.7 foi invertido. 
A substituição mental do diodo por um elemento resistivo, como mostra a Figura 2.11, revela que o sentido da cor -
rente não é o mesmo que o do símbolo do diodo. Este está no estado “desligado”, resultando no circuito equivalente da Figura 2.12. Devido ao fato de o circuito estar aberto, a corrente do diodo é 0 A e a tensão através do resistor R 
é a seguinte:
V
R = IRR = IDR = (0 A)R = 0 VO fato é que VR = 0 V estabelece E volts através 
do circuito aberto, como definido pela Lei das Tensões de Kirchhoff. Lembre-se sempre de que, sob quaisquer circunstâncias — CC, valores CA instantâneos, pulsos etc. —, a Lei das Tensões de Kirchhoff deve ser satisfeita!
eXeMplo 2.4Para a configuração do diodo em série da Figura 2.13, determine V
D, VR e ID.
solução: Como a tensão aplicada estabelece uma corrente no sentido horário, coincidindo com o sentido da seta do símbolo do diodo, este está no estado “ligado”:
VD=0,7 V
VR=E–VD=8 V– 0,7 V=7,3 V
ID=IR=VR
R=7,3 V
2,2 k3,32 mA      RI
VR+
–
(a)+
–E
       
+–
R0,7 V
R VR+
–IVD
ID
(b)+
–E
Figura 2.9 (a) Determinação do estado do diodo da 
Figura 2.8; (b) substituição do modelo equivalente pelo diodo 
“ligado” da Figura 2.9(a).
+
–VR
Figura 2.10 Inversão do diodo da Figura 2.8.
+
–VR
Figura 2.11 Determinação do estado do diodo da Figura 2.10.
+ –
RID= 0 A= E
R VR+
–IVD
+
–E
Figura 2.12 Substituição do diodo “desligado” da Figura 
2.10 por seu modelo equivalente.capítulo 2  Aplicações do diodo  55
Boylestad_2012_cap02.indd   55 3/11/13   5:33 PMeXeMplo 2.5
Repita o Exemplo 2.4 com o diodo invertido.solução:Removendo o diodo, descobrimos que o sentido de I é oposto ao da seta do símbolo do diodo e que o 
equivalente deste é o circuito aberto, não importa qual modelo seja empregado. O resultado é o circui-to da Figura 2.14, onde I
D = 0 A devido ao circuito 
aberto. Como VR = IRR, temos que VR = (0)R = 0 V. A 
aplicação da Lei das Tensões de Kirchhoff na malha resultará em:
E – V
D – VR = 0
e VD = E – VR = E – 0 = E = 8 V    
Em particular, observe no Exemplo 2.5 o elevado 
valor da tensão aplicada ao diodo, apesar de ele estar no estado “desligado”. A corrente é nula, mas a tensão é significativa. Para efeito de revisão, nas análises a seguir, tenha em mente que:
Um circuito aberto pode ter qualquer valor de ten-
são através de seus terminais, mas a corrente é sempre 
0 A. Um curto-circuito tem uma queda de 0 V em seus terminais, mas a corrente é limitada apenas pelo circuito em questão.
No exemplo a seguir, a notação da Figura 2.15 será 
empregada para a tensão aplicada. Trata-se de uma notação industrial comumente utilizada, com a qual você deverá 
se familiarizar. Essa notação e outros valores de tensão definidos serão abordados no Capítulo 4.
eXeMplo 2.6Para a configuração do diodo em série da Figura 2.16, determine V
D, VR e ID.
solução: Embora a “pressão” estabeleça uma corrente com o mesmo sentido da seta do símbolo, o valor de tensão aplicada é insuficiente para “ligar” o diodo de silício. O ponto de operação na curva característica é mostrado na Figura 2.17, determinando o equivalente de circuito aberto como sendo a aproximação adequada, conforme a Figura 2.18. Assim, os valores de tensão e corrente resultantes são os seguintes:+ –
RID
8 V kΩ 2,2R VR+
–IV
SiD
+
–E
Figura 2.13 Circuito do Exemplo 2.4.E
10 V 5 V+10 V = –5 V –5 V E= + 10 V
+
–E
+–
E
Figura 2.15 Notação de fonte.
+0,5 V
1,2 kΩR VR–+VD–+
SiID
Figura 2.16 Circuito com diodo em série do Exemplo 2.6.
,
,
Figura 2.17 Ponto de operação com E = 0,5 V .+– R= 0 AID= 0 A
8 V kΩ 2,2R VR+
–IVD
+
–E
Figura 2.14 Determinação das incógnitas do Exemplo 2.5.56  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   56 3/11/13   5:33 PMID = 0 A
VR = IRR = IDR = (0 A) 1,2 kΩ = 0 V
e VD = E = 0,5 V 
eXeMplo 2.7
Determine Vo e ID para o circuito em série da Figura 
2.19.solução: Uma abordagem similar àquela do Exemplo 2.4 revela que a corrente resultante tem o mesmo sentido que as setas dos símbolos de ambos os diodos e que os resul-tados do circuito da Figura 2.20 se devem a E = 12 V 
> (0,7 V + 1,8 V [Tabela 1.8]) = 2,5 V . Observe a fonte redesenhada de 12 V e a polaridade de V
o através do 
resistor de 680 Ω. A tensão resultante é
Vo=E-VK1-VK2=12 V-2,5 V=9,5 V   e 
ID=IR=VR
R=Vo
R=9,5 V
680 =13,97  mA       
eXeMplo 2.8Determine I
D, VD2 e Vo para o circuito da Figura 2.21.
solução: A remoção dos diodos e a determinação do sentido da corrente resultante I  produzem o circuito da Figura 
2.22. O sentido da corrente em um diodo de silício está de acordo com seu sentido de condução, mas isso não ocorre com o outro diodo de silício. A combinação de um curto-circuito em série com um circuito aberto sempre resulta em um circuito aberto e em I
D = 0 A, 
conforme mostra a Figura 2.23.
A questão que permanece é: pelo que substituiremos 
o diodo de silício? Para a análise que será feita neste e nos R+0,5 V
–+–+ID = 0 mA
VR = 0 VVD = 0,5 V
Figura 2.18 Determinação de VD, VR e ID para o circuito 
da Figura 2.16.
redR
680 ΩIDI
+12 V VoSi
Figura 2.19 Circuito do Exemplo 2.7.
R
680 ΩIDI2KV1KV
12 V Vo+
–0,7 V 1,8 V
–+
E+– +–
Figura 2.20 Determinação das incógnitas do Exemplo 2.7.VD2+–
R+20 V 
kΩ 5,6Si
IDISi
Vo
Figura 2.21 Circuito do Exemplo 2.8.
II
R 5,6kΩoV+
– –+
E
Figura 2.22 Determinação do estado dos diodos da Figura 
2.21.
+ 
–oV+
–,
Figura 2.23 Substituição do estado equivalente para 
diodo aberto.capítulo 2  Aplicações do diodo  57
Boylestad_2012_cap02.indd   57 3/11/13   5:33 PMpróximos capítulos, lembre-se simplesmente de que, para o 
diodo real, quando ID = 0 A, VD = 0 V (e vice-versa), como 
indicado no Capítulo 1 para a situação sem polarização. As condições descritas por I
D = 0 A, VD1 = 0 V estão indicadas 
na Figura 2.24. Temos
Vo = IRR = IDR = (0 A)R = 0 V
e  VD2=Vcircuito abert o  =E=20 V     
A aplicação da Lei das Tensões de Kirchhoff no 
sentido horário resulta em
e
 E-VD1-VD2-Vo=   0
VD2=E-VD1-Vo=20 V-0-0
=20 V    
com V0 = 0 V 
eXeMplo 2.9Determine I, V
1, V2 e Vo para a configuração CC em 
série da Figura 2.25.solução: As fontes são desenhadas e o sentido da corrente é indicado conforme mostrado na Figura 2.26. O diodo encontra-se no estado “ligado” e a notação que aparece na Figura 2.27 é inserida para indicar esse estado. Obser- ve que o estado “ligado” é anotado apenas pela indicação adicional de V
D = 0,7 V inserida na figura. Isso elimina a 
necessidade de redesenhar o circuito e ainda evita qual-quer confusão que possa surgir com o aparecimento de outra fonte. Conforme mencionado na introdução desta seção, talvez esse seja o método utilizado por quem já tem certa familiaridade com a análise de configurações de diodo. Mais tarde, toda a análise será feita com re-ferência apenas ao circuito original. Lembre-se de que um diodo reversamente polarizado pode ser indicado simplesmente por uma linha através do dispositivo.A corrente resultante através do circuito é
I=E1+E2–VD
R1+R2=10 V+5 V–0,7 V
4,7 k+2,2 k=14,3 V
6,9 k   
2,07 mA    
e as tensões são
V1 = IR1 = (2,07 mA)(4,7 kΩ) = 9,73 V
V2 = IR2 = (2,07 mA)(2,2 kΩ) = 4,55 V 
A aplicação da Lei das Tensões de Kirchhoff à malha de saída no sentido horário resulta em
–E
2 + V2 – Vo = 0
e  Vo = V2 – E2 = 4,55 V – 5 V = – 0,45 V
O sinal de menos indica que Vo tem uma polaridade 
oposta à mostrada na Figura 2.25.
oV+VD1 = 0 V
I = 0 A
–ID1 = 0 A
,
Figura 2.24 Determinação das incógnitas do circuito do 
Exemplo 2.8.
R1
Si
R2
E2 = –5 VkΩ 2,2kΩ 4,7E1 = 10 V Vo
V2+
–V1+–
I
Figura 2.25 Circuito do Exemplo 2.9.
R1
R2,
,
Figura 2.26 Determinação do estado do diodo para o 
circuito da Figura 2.25.
R1
,
,,
Figura 2.27 Determinação das incógnitas para o circuito 
da Figura 2.25. KVL (malha de tensão de Kirchhoff ou 
Kirchhoff voltage loop ).58  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   58 3/11/13   5:33 PM2.4  configurAções eM p ArAlelo 
e eM série-p ArAlelo
Os métodos usados na Seção 2.3 podem ser es-
tendidos à análise de configurações em paralelo e em 
série-paralelo. Para cada área de aplicação, simplesmente adaptam-se as etapas sequenciais aplicadas às configura -
ções de diodo em série.
eXeMplo 2.10Determine V
o, I1, ID1 e ID2 para a configuração de diodo 
em paralelo da Figura 2.28.solução: Para a tensão aplicada, a “pressão” da fonte deverá estabelecer uma corrente através de cada diodo com o mesmo sentido, como mostra a Figura 2.29. Uma vez que o sentido da corrente resultante está de acordo com o da seta do símbolo de cada diodo e a tensão aplicada é maior do que 0,7 V , ambos os diodos estão no estado “ligado”. A tensão através de elementos em paralelo é sempre a mesma e
V
o = 0,7 V
A corrente é   
   
I1=VR
R=E–VD
R=10 V–0,7 V
0,33 k=28,18  mA   Pressupondo-se diodos com características semelhan -
tes, temos
ID1=ID2=I1
2=28,18  mA
2=14,09  mA   
Esse exemplo indica uma das razões para que diodos sejam colocados em paralelo. Se a corrente nominal dos diodos da Figura 2.28 fosse de apenas 20 mA, uma corrente de 28,18 mA danificaria o dispositivo, caso aparecesse sozinha na Figura 2.28. Colocando os dois em paralelo, limitamos a corrente a um valor seguro de 14,09 mA com a mesma tensão nos terminais.
eXeMplo 2.11
Neste exemplo, existem dois LEDs que podem ser usados   como um detector de polaridade. A aplicação 
de uma tensão de fonte positiva resulta em uma luz verde. Fontes negativas resultam em uma luz vermelha. Pacotes de tais combinações estão comercialmente disponíveis.Encontre o resistor R para garantir uma corrente de 
20 mA através do diodo “ligado” para a configuração da Figura 2.30. Ambos os diodos têm uma tensão de ruptura reversa de 3 V e uma tensão média de 2 V , quando ligados. solução: A aplicação de uma tensão de fonte positiva resulta em uma corrente convencional que coincide com a seta do diodo verde e liga-o. A polaridade da tensão através do diodo verde é tal que polariza reversamente o diodo vermelho na mes-ma quantidade. O resultado é a rede equivalente da Figura 2.31. 
0,33 kΩ
R
D1I1
ID1ID2
Vo 10 V Si Si D2+
–+
–E
Figura 2.28 Circuito do Exemplo 2.10.
,
,,
Figura 2.29 Determinação das incógnitas para o circuito 
do Exemplo 2.10.R
Verde Vermelho+8 V
Figura 2.30 Circuito para o Exemplo 2.11.capítulo 2  Aplicações do diodo  59
Boylestad_2012_cap02.indd   59 3/11/13   5:33 PMAplicando a lei de Ohm, obtemos
I=20 mA=E–VLED
R=8 V–2 V
R   
e 
 R=6 V
20 mA=300    
 
Note que a tensão de ruptura reversa através do diodo 
vermelho é de 2 V , o que é adequado para um LED com 
tensão de ruptura reversa de 3 V .
No entanto, se o diodo verde fosse substituído por 
outro azul, problemas surgiriam, como ilustra a Figura 
2.32. Lembre-se de que a polarização direta necessária para ligar um diodo azul é de cerca de 5 V . O resultado pareceria exigir um resistor R  menor para estabelecer a 
corrente de 20 mA. Entretanto, note que a tensão de pola-rização reversa do LED vermelho é de 5 V , mas a tensão de ruptura reversa do diodo é de apenas 3 V . O resultado 
é que a tensão através do LED vermelho se travaria em 3 V , como indicado na Figura 2.33. A tensão através de R seria de 5 V e a corrente se limitaria a 20 mA com um 
resistor de 250 Ω, mas nenhum LED estaria ligado.
Uma solução simples para isso é adicionar uma 
resistência de valor adequado em série com cada diodo para estabelecer os 20 mA desejados e incluir outro diodo para  aumentar a especificação de tensão de rup-tura reversa total, conforme mostrado na Figura 2.34. Quando o LED azul estiver ligado, o diodo em série com o LED azul também estará, causando uma queda na tensão total de 5,7 V através dos dois diodos em série e uma tensão de 2,3 V através do resistor R
1, estabelecendo 
uma corrente de alta emissão de 19,17 mA. Ao mesmo tempo, o diodo LED vermelho e seu diodo em série também serão polarizados reversamente, mas agora o R+8 V
20 mA
–+
2 V
Figura 2.31 Condições operacionais para o circuito da 
Figura 2.30.
R+8 V
–+
5 V > Vrmáx–+
5 V
Figura 2.32 Circuito da Figura 2.31 com um diodo de 
LED azul.R+8 V
–+
3 V2 V–3 V
0 V
Figura 2.33 Demonstração dos danos ao LED vermelho 
caso a tensão de ruptura reversa seja excedida.
120 Ω120 Ω
R2 120 Ω (valor padrão) R18 V
IR1 = 8 V – 5,7 V  = 19,17 mA
5,7 V+
–0,7 V+
–
5 V+
–Si Si
AzulVermelho
Figura 2.34 Medida protetora para o LED vermelho da 
Figura 2.33.60  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   60 3/11/13   5:33 PMdiodo padrão com uma tensão de ruptura reversa de 20 
V impedirá que a tensão de polarização reversa total de 8 V surja através do LED vermelho. Quando polarizado 
diretamente, o resistor R
2 estabelecerá uma corrente de 
19,63 mA para garantir um elevado nível de intensidade para o LED vermelho.
eXeMplo 2.12
Determine a tensão V
o para o circuito da Figura 2.35.
solução:Inicialmente, poderia parecer que a tensão aplicada li-garia os dois diodos, pois a tensão aplicada (“pressão”) está tentando estabelecer uma corrente convencional através de cada diodo que pudesse sugerir o estado “ligado”. Entretanto, se ambos estivessem “ligados”, haveria mais de uma tensão através dos diodos em paralelo, violando uma das regras básicas da análise de circuito: a tensão deve ser a mesma através de elementos paralelos.A ação resultante poderia ser melhor explicada lem-brando-se que existe um período de subida da tensão de alimentação de 0 V a 12 V , ainda que isso possa levar milissegundos ou microssegundos. No instante em que a tensão de alimentação crescente atingir 0,7 V , o diodo de silício ficará “ligado” e manterá o nível de 0,7 V , visto que a curva característica é vertical nessa tensão — a corrente do diodo de silício simplesmente subirá até o nível definido. O resultado é que a tensão através do LED verde nunca se elevará acima de 0,7 V e permanecerá no estado equivalente de circuito aberto, como mostrado na Figura 2.36.O resultado é
V
o = 12 V – 0,7 V = 11,3 VeXeMplo 2.13Determine as correntes I
1, I2 e ID2 para o circuito da 
Figura 2.37.solução: A tensão aplicada (pressão) é suficiente para ligar ambos os diodos, como percebemos pelos sentidos das correntes no circuito da Figura 2.38. Observe que há o uso de uma notação abreviada para os diodos “ligados” e que a solução é obtida por meio de técnicas aplicadas aos circuitos em série-paralelo. Temos
I1=VK2
R1=0,7 V
3,3 k=0,212  mA   
A aplicação da Lei das Tensões de Kirchhoff na malha indicada no sentido horário produz
–V2+E–VK1–VK2=   0
e 
 V2=E–VK1–VK2
=20 V–0,7 V–0,7 V= 18,6 V    
oV12 V
kΩ 2,2Si verde
Figura 2.35 Circuito do Exemplo 2.12.
LED verde
,
,,,
Figura 2.36 Determinação de Vo para o circuito da 
Figura 2.35.
20 VSi
Si3,3kΩ
5,6 kΩR2R1
D2D1
IID2
2I1
+
–E
Figura 2.37 Circuito do Exemplo 2.13.capítulo 2  Aplicações do diodo  61
Boylestad_2012_cap02.indd   61 3/11/13   5:33 PMcom
 I2=V2
R2=18,6 V
5,6 k=3,32 mA   
 
No nó inferior a,
ID2+I1=I2   
e
 ID2=I2-I1
=3,32 mA-0,212  mA
3,11 mA       
2.5 port As And/or (“e/ou”)
As ferramentas de análise estão agora à nossa dis-
posição e a oportunidade de analisar uma configuração 
utilizada em computadores ilustrará uma das possibi-lidades de aplicação desse dispositivo relativamente simples. Nossa análise está limitada à determinação dos níveis de tensão e não incluirá uma discussão detalhada sobre álgebra booleana ou lógicas positiva e negativa.
O circuito que será analisado no Exemplo 2.14 é 
uma porta OR para lógica positiva. Isto é, o valor de 10 V da Figura 2.39 corresponde a “1”, segundo a álgebra booleana, enquanto a entrada de 0 V corresponde a “0”. Uma porta OR é tal que o nível de tensão de saída será 1 
se uma ou ambas as entradas forem 1. A saída será 0 se 
ambas as entradas estiverem no nível 0.
A análise de portas AND/OR é facilitada pelo uso do 
circuito equivalente aproximado de um diodo em vez do modelo ideal, pois é possível estipular que a tensão através do diodo deva ser de 0,7 V positiva para que o diodo de silício esteja “ligado”.
De modo geral, a melhor técnica é simplesmente 
estabelecer uma “intuição” sobre o estado dos diodos, observando o sentido e a “pressão” estabelecidos pelos potenciais aplicados. A análise, então, confirmará ou negará as hipóteses aplicadas.
eXeMplo 2.14Determine V
o para o circuito da Figura 2.39.
solução: 
Inicialmente, observe que só há um potencial aplica -
do, o de 10 V no terminal 1. O terminal 2, com uma entrada de 0 V , está aterrado, como mostra o circuito redesenhado da Figura 2.40. Esta “sugere” que D
1 
talvez esteja “ligado” devido aos 10 V aplicados e que D
2, com seu lado “positivo” a 0 V , provavelmente esteja 
“desligado”. O uso destes estados presumidos resulta na configuração da Figura 2.41.O próximo passo consiste em simplesmente verificar se não há contradição em nossas suposições. Isto é, observar que a polaridade através de D
1 é suficiente 
para ligá-lo e a polaridade através de D2 é suficiente 
para desligá-lo. Para D1, o estado “ligado” estabelece 
Vo em Vo = E – VD = 10 V – 0,7 V = 9,3 V. Com 9,3 
V no catodo (–) de D2 e 0 V no anodo (+), D2 está 
definitivamente no estado “desligado”. O sentido da corrente e o caminho resultante de condução confir -
mam nossa suposição de que D
1 esteja conduzindo. 
As suposições parecem confirmadas pelas tensões e corrente resultantes e é possível tomar nossa análise 
,,
,
,
Figura 2.38 Determinação das incógnitas do Exemplo 2.13.
kΩ1RD11
2Vo(1)
(0)Si
E = 10 V
0 VSi
D2
Figura 2.39 Porta OR para lógica positiva.D1
D2
kΩ1R10 V
0 VVo+–
+
–E
Figura 2.40 Circuito redesenhado da Figura 2.39.62  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   62 3/11/13   5:33 PMinicial como correta. O valor da tensão de saída não é 
10 V , como definido para uma entrada de 1, mas sim 9,3 V , suficientemente grande para ser considerado como nível 1. Portanto, a saída está no nível 1, com apenas uma entrada ativada, o que sugere que a porta seja do tipo OR. Uma análise do mesmo circuito com duas entradas de 10 V resultará em ambos os diodos no estado “ligado” e uma saída de 9,3 V . Uma tensão de 0 V em ambas as entradas não fornecerá os 0,7 V necessários para ligar os diodos, e a saída será de nível 0 já que a tensão de saída é de 0 V . Para o 
circuito da Figura 2.41, o valor da corrente é deter -
minado por
I=E–VD
R=10 V–0,7 V
1 k=9,3 mA     
eXeMplo 2.15Determine o nível de saída da porta AND de lógica positiva da Figura 2.42. A porta AND é aquela em que uma saída 1 é obtida somente quando uma entrada  1 aparece em ambas as entradas.solução: Observe que, nesse caso, uma fonte independente apa-rece no ramo aterrado do circuito. Por motivos que logo serão conhecidos, é escolhido o mesmo valor que o nível lógico da entrada. O circuito é redesenhado na Figura 2.43, com as suposições iniciais sobre o estado dos diodos. Com 10 V no catodo de D
1, presume-se 
que D1 esteja no estado “desligado”, apesar de haver 
uma fonte de 10 V conectada ao anodo de D1 através 
do resistor. Mas lembre-se de que mencionamos na introdução desta seção que o uso do modelo aproxi-mado ajudará na análise. Para D
1, de onde virá o valor 
de 0,7 V se as entradas e as fontes de tensão estão no mesmo nível, criando “pressões” opostas? Supõe-se que D
2 esteja no estado “ligado” devido à baixa tensão 
no catodo e à disponibilidade da tensão de 10 V através do resistor de 1 kΩ.Para o circuito da Figura 2.43, a tensão V
o é 0,7 V por 
causa da polarização direta do diodo D2. Com 0,7 V no 
anodo de D1 e 10 V no catodo, D1 está definitivamente 
no estado “desligado”. A corrente I terá o sentido indi-
cado na Figura 2.43 e um valor igual a
I=E–VK
R=10 V– 0,7 V
1 k=9,3 mA     
Portanto, o estado dos diodos está confirmado e a 
análise anterior estava correta. Embora não seja de 0 V , definida anteriormente como sendo o nível 0, a tensão de saída é suficientemente pequena para ser considerada como um nível 0. Logo, para a porta AND, uma única entrada resultará em um nível 0 na saída. Os outros es-tados dos diodos para as possibilidades de duas entradas e nenhuma entrada serão examinados nos problemas do final do capítulo.II0,7VVK+–
Vo = E – VK = 9,3 V (nível 1)
kΩ1 R10 V+
–E
Figura 2.41 Estados presumidos para os diodos da 
Figura 2.40.
kΩ1RD11
2Vo(1)
(0)
10 VSi
E1 = 10 V
E2 = 0 VSi
D2
+
–E
Figura 2.42 Porta AND de lógica positiva.10 V
I(1)
E1
(0)0,7VVK+ –
Vo = VK = 0,7 V  
(um nível lógico 0)
kΩ1 R
10 V+
–E–+
Figura 2.43 Substituição dos estados presumidos dos 
diodos da Figura 2.42.capítulo 2  Aplicações do diodo  63
Boylestad_2012_cap02.indd   63 3/11/13   5:33 PM2.6  entrAdAs senoidAis: 
retificAção de MeiA-ondA
Agora, a análise do diodo será ampliada para incluir 
funções variantes no tempo, tais como a forma de onda 
senoidal e a onda quadrada. Não há dúvida de que o grau de dificuldade aumentará, mas uma vez compreendidas algumas técnicas, a análise será completamente direta e seguirá uma linha comum.
O circuito mais simples de examinar com um sinal 
variante no tempo é mostrado na Figura 2.44. No momen-to, utilizaremos o modelo ideal (observe a ausência da legenda Si, Ge ou GaAs) para assegurar que a abordagem não apresente complexidade matemática.
Ao longo de um ciclo completo, definido pelo 
período T da Figura 2.44, o valor médio (a soma algé-brica das áreas acima e abaixo do eixo) é igual a zero. O circuito da Figura 2.44, chamado de retificador de meia-onda, originará uma forma de onda v
o que pos-
suirá um valor médio de uso particular no processo de conversão CA-CC. Quando empregado no processo de retificação, o diodo é denominado retificador. Sua potência e seu valor máximo de corrente são normal-mente muito maiores do que os dos diodos empregados em outras aplicações, como computadores e sistemas de comunicação.
Durante o intervalo t = 0 → T/2 na Figura 2.44, a 
polaridade da tensão aplicada v
i é tal que estabelece “pres-
são” no sentido indicado e liga o diodo com a polaridade que aparece acima dele. A substituição pelo curto-circuito equivalente para o diodo ideal resulta no circuito equiva-lente da Figura 2.45, em que é bastante óbvio que o sinal de saída é uma réplica exata do sinal aplicado. Os dois terminais que definem a tensão de saída são conectados diretamente ao sinal de entrada por meio do curto-circuito equivalente ao diodo.
Para o período T/2 → T, a polaridade da entrada v
i é 
mostrada na Figura 2.46, e a polaridade resultante através do diodo ideal produz um estado “desligado” com um circuito aberto equivalente. O resultado é a ausência de um caminho para as cargas fluírem e v
o = iR = (0)R = 0 
V para o período T/2 → T. A entrada vi e a saída vo foram 
traçadas juntas na Figura 2.47 para efeito de comparação. O sinal de saída v
o agora tem uma área resultante média 
acima do eixo sobre um período completo e um valor médio determinado por
 VCC=0,318  Vm  meia-onda    (2.7)
+–
vo = vi
0ov
mV
T
2vi+
–R vo+
–+
–vi+
–R
t
Figura 2.45 Região de condução (0 → T/2).0 T
1 ciclomViv
T
2
vi = Vm sen ωtt
– +
R vi
–+
vo+
–
Figura 2.44 Retificador de meia onda.
–+
0ov
T
2TR R–
+vo = 0 V+
–vi–
+vo = 0 Vvo+
–vi
t
Figura 2.46 Região de não condução ( T/2 → T).64  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   64 3/11/13   5:33 PMO processo de remoção da metade do sinal de entrada 
para estabelecer um nível CC é apropriadamente denomi -
nado retificação de meia-onda .
O efeito da utilização de um diodo de silício com 
VK = 0,7 V está demonstrado na Figura 2.48 para a região 
de polarização direta. O sinal aplicado deve ser agora, no 
mínimo, 0,7 V para que o diodo possa entrar no estado “ligado”. Para valores de v
i menores do que 0,7 V , o diodo 
ainda é um circuito aberto e vo = 0 V , como mostrado na 
mesma figura. Quando em condução, a diferença entre v
o e vi é um valor fixo de VK = 0,7 V e vo = vi – VK, como 
mostra a figura. Na prática, o efeito é a redução da área acima do eixo, o que reduz o nível de tensão CC resultante. Para situações em que V
m ˃˃ VK, a seguinte equação pode 
ser aplicada para determinar o valor médio com um grau relativamente alto de precisão. VCC 0,318( Vm–VK  ) (2.8)
Na verdade, se Vm é suficientemente maior do que 
VK, a Equação 2.7 é frequentemente utilizada como uma 
primeira aproximação para VCC.
eXeMplo 2.16
a) Esboce a tensão de saída vo e determine o valor CC 
de saída para o circuito da Figura 2.49.
b) Repita o item (a) se o diodo ideal for substituído por 
um diodo de silício.
c) Repita os itens (a) e (b) se Vm for aumentada para 
200 V e compare as soluções utilizando as equações 2.7 e 2.8.
solução: a) Nessa situação, o diodo conduzirá durante a parte 
negativa da tensão de entrada, como mostrado na Figura 2.50, e v
o surgirá conforme indicado nessa 
mesma figura. Para o período completo, o nível CC é:
V
CC = – 0,318Vm = –0,318(20 V) = – 6,36 V 
R+0,7 V
ov
0 T
2T
Diferença devido a VK+ –VK
–ov
+
iv
–Vm – VK
tiv
Vm
0 T
2TVK = 0,7 V
t
Figura 2.48 Efeito de VK no sinal retificado de meia-onda.0iv
Vm
0ov
Vm
TVCC = 0,318VmVCC = 0 Vt
t
Figura 2.47 Sinal retificado de meia-onda.
T T
2iv
20 V
0kΩ2 vi+
–R vo+
–t
Figura 2.49 Circuito do Exemplo 2.16.
0 T
2t20
20Tiv
+
kΩ2
–ov–
+–+
iv
0 T
2
20 Vov
T t
Figura 2.50 Tensão vo resultante para o circuito do 
Exemplo 2.16.capítulo 2  Aplicações do diodo  65
Boylestad_2012_cap02.indd   65 3/11/13   5:33 PM O sinal negativo indica que a polaridade da tensão 
de saída é oposta àquela definida na Figura 2.49.
b) Utilizando-se um diodo de silício, a saída tem a 
forma de onda mostrada na Figura 2.51 e
VCC > – 0,318(Vm = – 0,7 V) 
               = – 0,318(19,3 V) ≅ – 6,14 V 
 A queda resultante no nível CC é 0,22 V ou, aproxi-madamente, 3,5%.
c) Equação 2.7: 
V
CC = – 0,318 Vm = – 0,318(200 V) = – 63,6 V 
 Equação 2.8: 
VCC = – 0,318(Vm – VK) = – 0,318(200 V – 0,7 V)
       = – (0,318)(199,3 V) = – 63,38 V
 Esta é uma diferença que certamente pode ser des-
prezada na maioria das aplicações. Para o item (c), a diferença e a queda na amplitude ocorridas devido a V
K 
não seriam perceptíveis em um osciloscópio comum,  
caso se utilize uma figura ocupando a tela completa.
piV (prV)
A tensão de pico inversa do diodo (PIV ou PRV — 
Peak Reverse V oltage) é de grande importância no projeto de sistemas de retificação. Lembre-se de que é a tensão máxima nominal do diodo que não deve ser ultrapassada na região de polarização reversa ou o diodo entrará na região de avalanche Zener. A PIV permitida para o re-tificador de meia-onda pode ser determinada a partir da Figura 2.52, que mostra o diodo reversamente polarizado da Figura 2.44 com uma tensão aplicada máxima. Quando se aplica a Lei das Tensões de Kirchhoff, torna-se óbvio que a PIV máxima do diodo deve ser igual ou maior do 
que o valor de pico da tensão aplicada. Logo,
 
VIP    máxima ^Vm  retificador de meia onda     (2.9)2.7 retificAção de ondA coMplet A
configuração em ponte
O nível CC obtido a partir de uma entrada senoidal 
pode ser melhorado 100% utilizando-se um processo chamado de retificação de onda completa. O circuito mais comumente empregado para realizar tal função é mostrado na Figura 2.53 com seus quatro diodos em uma configura-ção em ponte. Durante o período que vai de t = 0 até  T/2, 
a polaridade da tensão de entrada é mostrada na Figura 2.54. As polaridades resultantes através dos diodos ideais também são mostradas na Figura 2.54, revelando que D
2 
e D3 estão conduzindo (“on”), enquanto D1 e D4 estão no 
estado “desligado” (“off”). O resultado é a configuração da Figura 2.55 com a indicação da corrente e da polaridade através de R. Visto que os diodos são ideais, a tensão na carga é v
o = vi, como mostra a mesma figura.
0 T
2
20 V – 0,7 V = 19,3 Vov
T t
Figura 2.51 Efeito de VK na tensão de saída da Figura 2.50.Vm RV (PIV)–+
I= 0 –
+Vo = IR = (0) R = 0 V–
+
Figura 2.52 Determinação da PIV exigida para o 
retificador de meia-onda.
T T
2iv
0R+
–ov
iv+ –D1
D3 D4D2
tVm
Figura 2.53 Retificador de onda completa em ponte.
R+ + +
+ +
– – –– –"off"
"off" "on""on"
ov
iv+ –
Figura 2.54 Circuito da Figura 2.53 para o período 0 → 
T/2 da tensão de entrada vi.66  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   66 3/11/13   5:33 PMPara a região negativa da entrada, os diodos D1 e D4 
estão conduzindo, resultando na configuração da Figura 
2.56. O resultado importante é que a polaridade através do resistor de carga R é a mesma que aparece na Figura 2.54, 
estabelecendo um segundo pulso positivo, como mostrado na Figura 2.56. Ao longo de um ciclo completo, as tensões de entrada e saída aparecerão conforme ilustra a Figura 2.57.
Uma vez que a área acima do eixo para um ciclo 
completo agora é o dobro da área obtida para um retifi -
cador de meia-onda, o valor CC também foi dobrado e
V
CC = 2(Equação 2.7) = 2(0,318 Vm)
ou  VCC=0,636  Vm  onda completa             (2.10)
Se fossem empregados diodos de silício em vez de 
diodos ideais, como mostra a Figura 2.58, a aplicação da Lei das Tensões de Kirchhoff ao longo do caminho de condução resultaria emv
i – VK – v0 – VK = 0
e  v0  = vi – 2VK 
O valor de pico da tensão de saída Vo é, portanto,
Vomáx=Vm-2VK   
Para situações em que Vm >> 2VK, pode-se aplicar 
a seguinte equação para o valor médio com um grau rela-tivamente alto de precisão:
 VCC 0,636( Vm–2VK  ) (2.11)
Novamente, se Vm é suficientemente maior do que 
2VK, a Equação 2.10 é frequentemente aplicada como uma 
primeira estimativa para VCC.
PIV A PIV necessária para cada diodo (ideal) pode ser determinada a partir da Figura 2.59, obtida no pico da R+
–oviv
–+ 0 T
2tiv
Vm
0 T
2tov
Vm
Figura 2.55 Caminho de condução para a região positiva de vi.
T 0 T
2t–
+ivov–+
R T
2t Tivov
Vm0Vm
Figura 2.56 Caminho de condução para a polaridade negativa de vi.
Vm
0 tTov
Vm
T
2VCC = 0,636Vm
T 0 T
2tiv
Figura 2.57 Formas de onda das tensões de entrada e 
saída para um retificador de onda completa.R+
–ov
iv– +
= 0,7 VVK= 0,7 VVK+
–
–+tTov
T
2Vm – 2VK
0
Figura 2.58 Determinação de Vomáx para diodos de silício 
na configuração em ponte.capítulo 2  Aplicações do diodo  67
Boylestad_2012_cap02.indd   67 3/11/13   5:33 PMregião positiva do sinal de entrada. Para a malha indica -
da, a tensão máxima através de R é Vm e a PIV máxima 
é definida por
 VIP   ^Vm  retificador de onda  
completa em pont e (2.12)
transformador com derivação central
Um segundo retificador de onda completa bastante 
conhecido é mostrado na Figura 2.60, que tem somente 
dois diodos, mas requer um transformador com derivação central (CT — center-tapped) para estabelecer o sinal de entrada em cada seção do secundário do transformador. Durante a porção positiva de v
i aplicada ao primário do 
transformador, o circuito se comportará como mostra a Figura 2.61, com um pulso positivo através de cada seção do enrolamento secundário. D
1 assume o curto-circuito 
equivalente e D2, o circuito aberto equivalente, conforme determinado pelas tensões no secundário e pelos sentidos das correntes resultantes. A tensão de saída aparece como ilustrado na Figura 2.61.
Durante a porção negativa da entrada, o circuito 
aparece como mostra a Figura 2.62, invertendo as fun-ções dos diodos, mas com a mesma polaridade de tensão através do resistor de carga R. O efeito é a mesma forma 
de onda de saída que a exibida na Figura 2.57, com os mesmos níveis CC.
PIV O circuito da Figura 2.63 nos ajudará a determinar a 
PIV para cada diodo nesse retificador de onda completa. Aplicar tensão máxima no secundário (V
m), conforme 
estabelecido pela malha adjacente, resultará em
PIV = Vsecundário  + VR
= Vm + Vm
Figura 2.59 Determinação da PIV necessária para a 
configuração em ponte.iv
Vm
–+
iv
CT
–+
iv–+
iv
R1:2
tD1
D20 ov–+
Figura 2.60 Retificador de onda completa com 
transformador com derivação central.
iv
Vm
CT
–+–+
ov1:2
T
2t 0R– +
–+Vm
Vmov
Vm
T
2t 0iv+
–
Figura 2.61 Condições do circuito para a região positiva de vi.
–ovRVm
Vm0 T
2t Tiv
Vm0 T
2t TVmov+–
–+CT
+–
+
iv
+–
Figura 2.62 Condições do circuito para a região negativa de vi.68  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   68 3/11/13   5:33 PMe  VIP   ^2Vm  Transformador CT, 
retificador de onda completa   (2.13)
eXeMplo 2.17
Determine a forma de onda de saída do circuito da Figu-ra 2.64 e calcule o nível CC na saída e a PIV requerida para cada diodo.solução: O circuito será como o da Figura 2.65 para a região positiva da tensão de entrada. Redesenhar o circuito resulta na configuração da Figura 2.66, onde 
   vo=1
2vi 
ou    Vomáx=1
2Vimáx=1
2(10 V)=5 V, como mostra a 
Figura 2.66. Para a parte negativa do sinal de entrada, as funções dos diodos serão trocadas e v
o será como 
mostrado na Figura 2.67.O efeito da retirada de dois diodos da configuração em ponte foi, portanto, a redução do valor CC disponível ao seguinte valor:
V
CC = 0,636(5 V) = 3,18 V
ou o mesmo valor disponível de um retificador de meia-onda com o mesmo sinal de entrada. No entanto, a PIV , como foi determinada na Figura 2.59, é igual à máxima tensão através de R, que é de 5 V , ou metade 
daquela requerida para um retificador de meia-onda com a mesma entrada.
2.8 ceif Adores
A seção anterior sobre retificação dá uma clara evi-
dência de que os diodos podem ser usados para alterar a aparência de uma forma de onda aplicada. Esta seção sobre ceifadores e a próxima, sobre grampeadores, vão se apro-fundar nas capacidades de modelagem de onda dos diodos.
Ceifadores são circuitos que utilizam diodos para 
“ceifar” uma porção de um sinal de entrada sem dis-
torcer o restante da forma de onda aplicada. 
O retificador de meia-onda da Seção 2.6 é um exem-
plo da forma mais simples de ceifador a diodo: um resistor 
e um diodo. Dependendo da orientação do diodo, a região positiva ou negativa do sinal de entrada é “ceifada”.
Há duas categorias gerais de ceifador: em série e em 
paralelo. A configuração em série é definida como aquela em que o diodo está em série com a carga, enquanto a em paralelo tem o diodo em um ramo paralelo à carga.
Figura 2.63 Determinação do valor da PIV para os diodos 
do retificador de onda completa com transformador CT.
–+iv
V
0 T
2T10+
–iv
kΩ2 kΩ2kΩ2
ov t
Figura 2.64 Circuito em ponte do Exemplo 2.17.
iv
10 V
T
20+
–iv
kΩ2 kΩ2kΩ2+
–
–+ov t
Figura 2.65 Circuito da Figura 2.64 para a região positiva 
de vi.+
–iv
kΩ2kΩ2
kΩ2ov
–+ov
T
2t 05 V
Figura 2.66 Circuito redesenhado da Figura 2.65.
0 T
2t Tov
5 V
Figura 2.67 Saída resultante do Exemplo 2.17.capítulo 2  Aplicações do diodo  69
Boylestad_2012_cap02.indd   69 3/11/13   5:33 PMem série
A resposta da configuração em série da Figura 
2.68(a) para várias formas de ondas alternadas é mostra-
da na Figura 2.68(b). Embora inicialmente introduzido como um retificador de meia-onda (para formas de ondas senoidais), não há limite quanto aos tipos de sinal que podem ser aplicados a um ceifador. 
A inclusão de uma fonte CC, como mostra a Figura 
2.69, pode ter um efeito pronunciado na análise da confi-guração do ceifador em série. A resposta não é tão óbvia porque a fonte CC pode trabalhar a favor ou contra a tensão da fonte, e a fonte CC pode estar no ramo entre a entrada e a saída ou no ramo paralelo à saída.
Não há nenhum procedimento geral para a análise 
de circuitos do tipo mostrado na Figura 2.69, mas alguns aspectos ajudam na busca de uma solução.
1.  Preste atenção ao local em que a tensão de saída 
é definida.Na Figura 2.69, é diretamente através do resistor R. 
Em alguns casos, pode ser através de uma combinação de elementos em série.
Em seguida:
2.  Tente desenvolver uma noção geral da resposta apenas observando a “pressão” estabelecida por cada fonte e o efeito que ela terá sobre o sentido da corrente convencional através do diodo.
Na Figura 2.69, por exemplo, qualquer tensão po-
sitiva da fonte tentará ligar o diodo por meio de uma corrente convencional através dele que coincida com a seta no símbolo do diodo. Entretanto, a fonte CC adicional V irá se opor à tensão aplicada e tentará  manter o diodo 
no estado “desligado”. O resultado é que qualquer tensão de alimentação maior do que V volts ligará o diodo e a condução poderá ser estabelecida através da resistência de carga. Tenha em mente que estamos lidando com um diodo ideal, de modo que a tensão de ligação é, simplesmente, 0 V . Em geral, portanto, para o circuito da Figura 2.69, podemos concluir que o diodo será ligado por qualquer tensão v
i maior do que V volts e desligado por qualquer tensão menor que isso. Para a condição de “desligado”, a 
saída seria 0 V devido à falta de corrente, e para a condi-ção de “ligado” seria simplesmente v
o = vi – V, conforme 
determinado pela Lei das Tensões de Kirchhoff.
3.  Determine a tensão aplicada (tensão de transição) 
que resultará em uma alteração de estado do diodo de “desligado” para “ligado”.Este passo ajudará a definir uma região da tensão 
aplicada quando o diodo estiver ligado e quando estiver desligado. Sobre a curva característica de um diodo ideal, essa definição ocorrerá quando V
D = 0 V e ID = 0 mA. 
Para o equivalente aproximado, isso é determinado pela identificação da tensão aplicada quando o diodo sofre uma queda de 0,7 V através dele (para o silício) e I
D = 0 mA.
Esse exercício foi aplicado ao circuito da Figura 
2.69, como indica a Figura 2.70. Note a substituição do equivalente de curto-circuito pelo diodo e o fato de que a tensão através do resistor é de 0 V porque a corrente do diodo é de 0 mA. O resultado é v
i – V = 0, logo 
 vi=V   (2.14)
é a tensão de transição.
Isso permite desenhar uma linha sobre a tensão de 
alimentação senoidal, como mostrado na Figura 2.71, para 
definir as regiões onde o diodo está ligado e desligado.
Para a região de “ligado”, conforme a Figura 2.72, o 
diodo é substituído por um equivalente de curto-circuito e a tensão de saída é definida por
V
–V0V V V
(b)vi vi vo vo
–VR+
–
(a)vi vo
–+t t t t
Figura 2.68 Ceifador em série.
V
Figura 2.69 Ceifador em série com uma fonte CC.70  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   70 3/11/13   5:33 PM     vo=vi–V   (2.15)
Para a região de “desligado”, o diodo é um circuito 
aberto, ID = 0 mA e a tensão de saída é
    vo=0     V
4.  É sempre útil traçar a forma da onda de saída 
diretamente abaixo da tensão aplicada usando as mesmas escalas para os eixos horizontal e vertical.Com esta última informação podemos estabelecer 
o nível 0 V no gráfico da Figura 2.73 para a região indi-cada. Para a condição de “ligado”, a Equação 2.15 pode ser utilizada para determinar a saída de tensão quando a tensão aplicada tem seu valor máximo:
vomáx=Vm-V   
e isso pode ser adicionado ao gráfico da Figura 2.73. Assim, torna-se simples preencher a seção faltante da curva de saída.eXeMplo 2.18Determine a forma da onda de saída para o circuito da Figura 2.74.solução: Etapa 1: mais uma vez, a saída passa diretamente através do resistor R.
Etapa 2: a região positiva de v
i e a fonte CC estão 
aplicando “pressão” para ligar o diodo. Por conseguinte, podemos pressupor com segurança que o diodo está no estado “ligado” para toda a faixa de tensões positivas para v
i. Uma vez que a fonte se torne negativa, terá que 
exceder a tensão de alimentação CC de 5 V antes que possa desligar o diodo.Etapa 3: o modelo de transição é substituído na Figura 2.75 e constatamos que a transição de um estado para outro ocorrerá quando+–vd = 0 V
id = 0 A
R+
–iv+
–vo = iRR = idR =  (0)R = 0 VV
+ –
Figura 2.70 Determinação do nível de transição para o 
circuito da Figura 2.69.
0ligado
T
2tVm
Tvi
V desligado
Figura 2.71 Uso da tensão de transição para definir as 
regiões de “ligado” e “desligado”.
vovi++
R
––
+
–KVLV
Figura 2.72 Determinação de vo para o diodo no 
estado “ligado”.0 T
2tTvo
= V (diodos mudam de estado)viVm– V
Figura 2.73 Desenho da forma de onda de vo usando 
os resultados obtidos para vo acima e abaixo do nível de 
transição.
Figura 2.74 Ceifador em série para o Exemplo 2.18.
–
R+
–+
vi+
–5 Vdv
di
ovi Rv RRi dR == ==  (0)R= 0 V= 0 V
= 0 A
Figura 2.75 Determinação do nível de transição para o 
ceifador da Figura 2.74.capítulo 2  Aplicações do diodo  71
Boylestad_2012_cap02.indd   71 3/11/13   5:34 PMvi + 5 V = 0 V
ou  vi = –5 V  
Etapa 4: na Figura 2.76, uma linha horizontal é tra-
çada através da tensão aplicada no nível de transição. 
Para tensões inferiores a –5 V , o diodo está no estado de circuito aberto e a saída é igual a 0 V , conforme mostrado no desenho de v
o. Usando a Figura 2.76, 
descobrimos que, para as condições em que o diodo está ligado e a corrente do diodo está estabelecida, a tensão de saída será a seguinte, conforme determinado pela Lei das Tensões de  Kirchhoff:
v
o = vi + 5 V
É mais fácil fazer a análise dos circuitos ceifadores tendo ondas quadradas como entradas do que com entradas senoidais, pois apenas dois níveis devem ser considerados. Em outras palavras, o circuito pode ser analisado como se tivesse dois níveis CC na entrada, com a saída resultante v
o traçada de maneira apropria-
da. O próximo exemplo demonstra o procedimento.
eXeMplo 2.19Determine a tensão de saída para o circuito examinado no Exemplo 2.18 se o sinal aplicado for a onda quadrada da Figura 2.77.solução: Para v
i = 20 V(0 → T/2), o resultado é o circuito da 
Figura 2.78. O diodo está no estado de curto-circuito e v
o = 20 V + 5 V = 25 V . Para vi = –10 V , o resultado é o 
circuito da Figura 2.79, colocando-se o diodo no estado “desligado”, e v
o = iRR = (0)R = 0 V. A tensão de saída 
resultante é mostrada na Figura 2.80.
Observe, no Exemplo 2.19, que o ceifador não so-
mente cortou 5 V da excursão total, mas também aumentou 
o valor CC em 5 V .em paralelo
O circuito da Figura 2.81 é a mais simples das con-
figurações em paralelo com diodos, com a saída resultante para os mesmos sinais de entrada da Figura 2.68. A aná-
– 5 V tvi
Tensão de
transiçãoT
2T20
T
2T
= –5 V + 5 V = 0 Vvo5 V
0= 0 V + 5 V = 5 Vvoi
t+ 5 V = 20 V + 5 V = 25 Vvvo
Figura 2.76 Desenhando vo para o Exemplo 2.18.
Figura 2.77 Sinal aplicado para o Exemplo 2.19.
vo R+
–+ –
20 V5 V +
–
Figura 2.78 vo em vi = +20 V.
vo R+
–10 V+ –5 V
= 0 V
+–
Figura 2.79 vo em vi = –10 V.
vo
T T
20 t0 V25 V
Figura 2.80 Desenhando vo para o Exemplo 2.19.72  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   72 3/11/13   5:34 PMlise das configurações em paralelo é muito semelhante 
à aplicada às configurações em série, como demonstra o exemplo a seguir.
eXeMplo 2.20Determine v
o para o circuito da Figura 2.82.
solução:Etapa 1: neste exemplo, a saída é definida através da combinação em série da fonte de 4 V e do diodo, não através do resistor R.
Etapa 2: a polaridade da fonte CC e o sentido do diodo sugerem que ele estará no estado “ligado” para uma grande porção da região negativa do sinal de entrada. Na verdade, é interessante notar que, uma vez que a saída passa diretamente através da combinação em série, quando o diodo está em seu estado de curto-circuito, a tensão de saída passará diretamente através da fonte CC de 4 V , exigindo que a saída seja fixada em 4 V . Em ou-tras palavras, quando o diodo estiver ligado, a saída será de 4 V . Caso contrário, quando o diodo for um circuito aberto, a corrente através do circuito em série será de 0 mA e a queda de tensão através do resistor, de 0 V . Isso resultará em v
o = vi sempre que o diodo estiver desligado.
Etapa 3: o valor de transição da tensão de entrada pode ser determinado a partir da Figura 2.83, substituindo-se o equivalente de curto-circuito e lembrando-se de que a corrente do diodo é 0 mA no instante da transição. O resultado é uma mudança de estado quando
v
i = 4 V
Etapa 4: na Figura 2.84, o valor de transição é traçado ao longo de v
o = 4 V , quando o diodo está ligado. Para 
vi ≥ 4 V , vo = 4 V e a forma da onda é simplesmente 
repetida no gráfico de saída.vi
0vo
V
–Vvovo vi+ R
–+
–
0vi
V
–V0
–V0
–Vt t t t
Figura 2.81 Resposta do circuito ceifador em paralelo.
Figura 2.82 Exemplo 2.20.
Figura 2.83 Determinação do valor de transição para o 
Exemplo 2.20.
valor de transição
Figura 2.84 Esboço de vo para o Exemplo 2.20.capítulo 2  Aplicações do diodo  73
Boylestad_2012_cap02.indd   73 3/11/13   5:34 PMPara examinar os efeitos da tensão de joelho de 
VK de um diodo de silício na tensão de saída, o próximo 
exemplo especificará um diodo de silício, em vez de um 
diodo ideal equivalente.
eXeMplo 2.21Repita o Exemplo 2.20 utilizando um diodo de silício com V
K = 0,7 V .
solução: A tensão de transição pode ser inicialmente determinada aplicando-se a condição i
d = 0 A em vd = VD = 0,7 V , 
obtendo-se o circuito da Figura 2.85. Aplicando-se a Lei das Tensões de Kirchhoff na malha de saída no sentido horário, pode-se concluir que
v
i + VK – V = 0
e  vi = V – VK = 4 V – 0,7 V = 3,3 V  
Para tensões de entrada maiores do que 3,3 V , o diodo será um circuito aberto e v
o = vi. Para tensões de entrada 
menores do que 3,3 V , ele estará no estado “ligado” e será originado o circuito da Figura 2.86, onde
v
0 = 4 V – 0,7 V = 3,3 V 
A forma de onda resultante na saída é mostrada na Figu-ra 2.87. Observe que o efeito de V
K foi apenas diminuir 
o valor de transição de 4 para 3,3 V .Não há dúvida de que a inclusão dos efeitos de VK 
complica um pouco a análise, mas, uma vez que ela, a análise, seja compreendida com o diodo ideal, o proce -
dimento, incluindo os efeitos de V
K, não será tão difícil.
resumo
Na Figura 2.88, são mostrados vários ceifadores em 
série e em paralelo com a saída resultante para uma entrada 
senoidal. Observe a resposta da última configuração, que tem a capacidade de remover uma seção positiva e uma seção negativa, como determinado pela amplitude das fontes CC.
2.9 grAMpeAdores
A seção anterior investigou diversas configurações 
de diodo que cortam uma parte do sinal aplicado sem alterar o restante da forma de onda. Esta seção examinará uma variedade de configurações de diodo que deslocam o sinal aplicado para um nível diferente.
Um grampeador é um circuito constituído de um 
diodo, um resistor e um capacitor que desloca uma 
forma de onda para um nível CC diferente, sem alterar a aparência do sinal aplicado.
Deslocamentos adicionais também podem ser 
obtidos com a introdução de uma fonte CC na estru-
tura básica. O resistor e o capacitor da rede devem ser escolhidos de tal modo que a constante de tempo determinada por τ = RC seja grande o suficiente para 
assegurar que a tensão através do capacitor não se descarregue de forma significativa durante o intervalo em que o diodo não esteja conduzindo. Ao longo da análise, assumiremos que, para todos os efeitos práticos, o capacitor carrega-se ou descarrega-se totalmente em cinco constantes de tempo.
O mais simples dos circuitos grampeadores é 
fornecido na Figura 2.89. É importante notar que o capa-citor está conectado diretamente entre os sinais de entrada e saída, enquanto o resistor e o diodo estão conectados em paralelo com o sinal de saída.vi voVK
VR
id = 0 AvR = iRR = idR = (0) R = 0 V–
+–
+
0,7 V
4 V+
–
+
–
Figura 2.85 Determinação do valor de transição para o 
circuito da Figura 2.82.
vi voRid–
+–
+
0,7 V
4 V+
–
+
–
Figura 2.86 Determinação de vo para o diodo da Figura 
2.82 no estado “ligado”.
,
Figura 2.87 Desenho de vo para o Exemplo 2.21.74  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   74 3/11/13   5:34 PMCeifadores em série simples (diodos ideais)
Positivo Negativo
Ceifadores em série polarizados (diodos ideais)
Ceifadores em paralelo simples (diodos ideais)
Ceifadores em paralelo polarizados (diodos ideais)
Figura 2.88 Circuitos ceifadores.capítulo 2  Aplicações do diodo  75
Boylestad_2012_cap02.indd   75 3/11/13   5:34 PMCircuitos grampeadores têm um capacitor conec -
tado diretamente da entrada para a saída com um 
elemento resistivo em paralelo com o sinal de saída. O diodo também está em paralelo com o sinal de saída, mas pode ou não ter uma fonte CC em série como um elemento adicional.
Há uma sequência  de etapas que podem ser aplicadas 
para tornar a análise simples. Não é a única abordagem 
para examinar grampeadores, mas oferece uma opção, caso surjam dificuldades.Etapa 1: inicie a análise examinando a resposta da porção do sinal de entrada que polarizará diretamente o diodo.Etapa 2: durante o período em que o diodo estiver no estado “ligado”, presuma que o capacitor carrega-se instantaneamente a um valor de tensão determinado pelo circuito.
No circuito da Figura 2.89, o diodo será polarizado 
diretamente para a porção positiva do sinal aplicado. No intervalo de 0 a T/2, o circuito se parecerá com o mostra-
do na Figura 2.90. O equivalente de curto-circuito para o diodo resultará em v
o = 0 V para esse intervalo de tempo, 
como ilustra o esboço de vo na Figura 2.92. Nesse mesmo 
intervalo de tempo, a constante de tempo determinada por τ = RC é muito pequena porque o diodo provoca um 
curto-circuito no resistor R e a única resistência presente é a inerente (contato, fio) do circuito. O resultado disso é que o capacitor se carregará rapidamente até o valor máximo de V volts, como mostrado na Figura 2.90, com 
a polaridade indicada.Etapa 3: presuma que, durante o período em que o diodo estiver no estado “desligado”, o capacitor se manterá em seu valor de tensão estabelecido.Etapa 4: durante a análise, tenha em mente a localiza -
ção e a polaridade de referência de v
o para assegurar 
que os valores apropriados para vo sejam obtidos.
Quando a entrada chaveia para o estado –V , o circui-
to fica como mostra a Figura 2.91, com o circuito aberto equivalente para o diodo determinado pelo sinal aplicado e pela tensão armazenada através do capacitor — ambos “pressionando” a corrente através do diodo, do catodo para o anodo. Agora que R está de volta ao circuito, a cons-
tante de tempo determinada pelo produto RC é grande o 
suficiente para estabelecer um período de descarga 5τ mui-to maior do que o período T/2 → T e é possível presumir 
que o capacitor mantém sua carga e, consequentemente, a tensão (já que V = Q/C) durante esse período.
Uma vez que v
o está em paralelo com o diodo e o 
resistor, também pode ser desenhado na posição alternativa mostrada na Figura 2.91. A aplicação da Lei das Tensões de Kirchhoff  na malha de entrada resulta em
–V – V – v
o = 0
e  vo  = –2 V 
Figura 2.89 Grampeador.
R VC
V+–
vo+
–+
–
Figura 2.90 Diodo “ligado” e o capacitor carregando para 
V volts.
Figura 2.91 Determinação de vo com o diodo “desligado”.
Figura 2.92 Desenho de vo para o circuito da Figura 2.91.76  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   76 3/11/13   5:34 PMO sinal negativo resulta do fato de a polaridade de 
2 V ser oposta à polaridade definida para vo. A forma de 
onda resultante na saída é mostrada na Figura 2.92 com o 
sinal de entrada. O sinal de saída é grampeado a 0 V para o intervalo de 0 a T/2, mas mantém a mesma excursão total (2 V) da entrada.
Etapa 5: certifique-se de que a excursão total da saída coincida com a do sinal de entrada.
Trata-se de uma propriedade que se aplica a todos 
os circuitos grampeadores, fornecendo uma excelente verificação dos resultados obtidos.
eXeMplo 2.22Determine v
o para o circuito da Figura 2.93 para a 
entrada indicada.solução: Observe que a frequência é de 1000 Hz, o que resulta em um período de 1 ms e um intervalo de 0,5 ms entre os níveis. A análise começará com o período t
1→t2 do 
sinal de entrada, uma vez que o diodo está em seu estado de curto-circuito. Para esse intervalo, o circuito será como mostra a Figura 2.94. A saída está sobre R , mas 
também se encontra diretamente sobre a bateria de 5 V , 
se seguirmos a conexão direta entre os terminais defini-dos para v
o e os terminais da bateria. O resultado é vo = 
5 V para esse intervalo. A aplicação da Lei das Tensões de Kirchhoff  ao longo da malha de entrada resulta em
–20 V + V
C – 5 V = 0
e  VC  = 25 V  
Portanto, o capacitor carregará até 25 V . Nesse caso, o diodo não provoca um curto-circuito no resistor R, mas 
um circuito equivalente de Thévenin daquela porção do circuito, que inclui a bateria e o resistor, resultando em R
Th = 0 Ω, com ETh = V = 5 V . Para o período t2→t3, o 
circuito será como mostra a Figura 2.95.O circuito aberto equivalente para o diodo evitará que a bateria de 5 V tenha qualquer efeito sobre v
o, e a 
aplicação da Lei das Tensões de Kirchhoff ao longo da malha de saída do circuito resultará em + 10 V + 25 V – vo = 0
e  vo = 35 V  
A constante de tempo do circuito de descarga da Figura 
2.95 é determinada pelo produto RC e tem o valor
τ = RC = (100 kΩ)(0,1 µF) = 0,01 s = 10 ms
O tempo total de descarga, portanto, é 5τ = 5(10 ms) = 50 ms.Como o intervalo t
2 → t3 dura apenas 0,5 ms, pode-se 
considerar que o capacitor manterá sua tensão durante o período de descarga entre os pulsos do sinal de entra-da. A saída resultante é mostrada na Figura 2.96 com o sinal de entrada. Observe que a excursão do sinal de saída de 30 V está de acordo com a do sinal de entrada, conforme mencionado na etapa 5.
Figura 2.93 Sinal aplicado e circuito do Exemplo 2.22.+100 k–
20 V
5 VC
VC+ –
vo+
–VR+
–
Figura 2.94 Determinação de vo e VC com o diodo no 
estado “ligado”.
+
R
–10 V
5 V
KVL+–
vo+
–25 V
+
–
Figura 2.95 Determinação de vo com o diodo no estado 
“desligado”.capítulo 2  Aplicações do diodo  77
Boylestad_2012_cap02.indd   77 3/11/13   5:34 PMeXeMplo 2.23
Repita o Exemplo 2.22 utilizando um diodo de silício com V
K = 0,7 V .
solução: Para o estado de curto-circuito, agora o circuito terá a aparência mostrada na Figura 2.97, e v
o poderá ser 
determinada pela Lei das Tensões de Kirchhoff aplicada à seção de saída:
+ 5 V – 0,7 V – v
o = 0
e  vo = 5 V – 0,7 V = 4,3 V  
Para a seção de entrada, a Lei das Tensões de Kirchhoff resultará em
–20 V + V
C + 0,7 V – 5 V = 0
e  VC = 25 V – 0,7 V = 24,3 V  
Para o período t2→t3, agora o circuito ficará conforme 
indicado na Figura 2.98, modificando-se somente a tensão através do capacitor. A aplicação da Lei das Tensões de Kirchhoff resulta em
+ 10 V + 24,3 V – v
o = 0
e  vo = 34,3 V  
A saída resultante é mostrada na Figura 2.99, con-
firmando a afirmativa de que as excursões dos sinais de entrada e saída são as mesmas.
Alguns circuitos grampeadores e seus efeitos sobre 
o sinal de entrada aparecem na Figura 2.100. Embora 
todas as formas de onda reproduzidas nessa figura sejam de ondas quadradas, circuitos grampeadores operam igualmente bem para sinais senoidais. Na verdade, uma possibilidade para a análise de circuitos grampeadores 
Figura 2.96 vi e vo para o grampeador da Figura 2.93.
,
Figura 2.97 Determinação de vo e VC com o diodo no 
estado “ligado”.
,
Figura 2.98 Determinação de vo com o diodo no estado aberto.
,
,
Figura 2.99 Esboço de vo para o grampeador da Figura 
2.93 com um diodo de silício.78  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   78 3/11/13   5:34 PMcom entradas senoidais é substituir o sinal senoidal por 
uma onda quadrada com os mesmos valores de pico. A saída resultante formará, então, um envoltório para a resposta senoidal, como mostrado na Figura 2.101, para um circuito que aparece no canto inferior direito da Figura 2.100.2.10  circuitos coM 
AliMent Ação cc e cA
Até aqui, a análise limitou-se a circuitos com uma 
única entrada de onda CC, CA ou quadrada. Esta seção 
expandirá essa análise para incluir ambas as fontes, CA e CC, na mesma configuração. A Figura 2.102 apresenta a estrutura mais simples de circuitos de duas fontes.
vovi+
R
–+
–C
0 tvi
20 V
–20 VV100 tv
–10 V+30o(V)+
–
Figura 2.101 Circuito grampeador com uma entrada senoidal.
Circuitos grampeadores
2 V
2 V
2 V2 V2 V2 V
Figura 2.100 Circuitos grampeadores com diodos ideais (5τ = 5RC ˃˃ T/2).capítulo 2  Aplicações do diodo  79
Boylestad_2012_cap02.indd   79 3/11/13   5:34 PMPara tal sistema, é especialmente importante que o 
Teorema da Superposição seja aplicável. Isto é, 
A resposta de um circuito com ambas as fontes, CA 
e CC, pode ser encontrada determinando-se a resposta 
para cada fonte de forma independente e, em seguida, combinando-se os resultados.
fonte cc
O circuito é redesenhado como mostra a Figura 
2.103 para a fonte CC. Note que a fonte CA foi removida 
simplesmente por sua substituição por um curto-circuito equivalente para a condição v
s = 0 V .
Usando-se o circuito equivalente aproximado para 
o diodo, a tensão de saída é
VR = E – VD = 10 V – 0,7 V = 9,3 V
e as correntes são 
ID=IR=9,3 V
2 k=4,65 mA    
fonte cA
A fonte CC também é substituída por um curto-
-circuito equivalente, como mostrado na Figura 2.104. O diodo será substituído pela resistência CA, conforme de-terminado pela Equação 1.5 do Capítulo 1 — a corrente na equação sendo o valor quiescente ou valor CC. Neste caso,rd=26 mV
ID=26 mV
4,65 mA=5,59     
Substituir o diodo por essa resistência resultará no 
circuito da Figura 2.105. Para o valor máximo da tensão 
aplicada, os valores de pico de vR e vD serão
e vRpico=2 k (2 V)
2 k+5,59 1,99 V   
vDpico=vspico–vRpico=2 V– 1,99 V
=0,01 V= 10    Vm 
A combinação dos resultados da análise de CC e CA 
resultará nas formas de onda da Figura 2.106 para vR e vD.
Note que o diodo tem um impacto importante sobre 
a saída de tensão resultante vR, mas muito pouco impacto 
sobre a excursão CA.
Para fins de comparação, o mesmo sistema será 
analisado   usando-se a curva característica real e uma 
análise de reta de carga. Na Figura 2.107, a reta de carga CC foi traçada conforme descrito na Seção 2.2. A corrente CC resultante é agora ligeiramente menor devido a uma 
queda de tensão através do diodo que é ligeiramente maior que o valor aproximado de 0,7 V . Para o valor máximo da tensão de entrada, a linha de carga terá interseções de E = 12 V e 
I=E
R=12 V
2 k=6 mA. Para o pico negativo, as 
interseções estão em 8 V e 4 mA. Deve-se atentar espe-cialmente para a região da curva característica do diodo R2 Vp–p
10 ViDSivD
vs+–
vR+
–+
–+
–
E2 k
Figura 2.102 Circuito com fontes CC e CA.
+–0,7 V
IR
ID
R
10 V+
–E2 k
Figura 2.103 Aplicação de superposição para determinar 
os efeitos da fonte CC.0 V2 V
–2 Vtvs
RiDSivD+–
vR+
–+
–2 k
Figura 2.104 Determinação da resposta de vR para a fonte 
CA aplicada.
RvD
rd
5,59 +–
vR+
–vpico  = 2 V+
–
2 k
Figura 2.105 Substituição do diodo da Figura 2.104 por 
sua resistência CA equivalente.80  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   80 3/11/13   5:34 PMatravessada pela excursão CA. Ela define a região para 
a qual a resistência do diodo foi determinada na análise anterior. Nesse caso, porém, o valor quiescente da corrente CC é ≅ 4,6 mA de modo que a nova resistência CA é 
rd=26 mV
4,6 mA=5,65    
que é muito próximo do valor anterior.
Em todo caso, agora está claro que a alteração na 
tensão do diodo para essa região é muito pequena, resul-tando em um impacto mínimo sobre a tensão de saída. De modo geral, o diodo exerce forte impacto sobre o nível CC da tensão de saída, mas pouco impacto sobre a excursão CA da saída. O diodo estava claramente próximo do ideal para a tensão CA e 0,7 V abaixo para o nível CC. Isso se deve principalmente ao aumento quase vertical do diodo, uma vez que a condução é totalmente estabelecida através do diodo. Na maioria dos casos, os diodos no estado “ligado” que estão em série com as cargas terão algum efeito sobre o nível CC, mas pouco efeito sobre a excursão CA, se o diodo estiver conduzindo totalmente para o ciclo completo. 
No futuro, ao lidar com diodos e um sinal CA, 
primeiramente deve-se determinar o nível CC através do diodo, e o valor de resistência CA deve ser calculado pela Equação 1.3. Essa resistência CA pode, então, ocupar o lugar do diodo para a análise desejada.0 123456789 10 11 126
54321ID (mA)
VD (V)0,75 V=~VDQIDQ = 4,6 mA
vs = +2 V2 V
 2 V
vs = –2 V
mudança em vDfaixa CA – mudança em iD
reta de carga CC
Figura 2.107 Deslocamento da reta de carga em função da fonte vs.012vR 
1 2 3 4 5 6 t (ms)3456789101112
deslocamento CCVRQ = 9,3 V 9,3 V + 1,99 V = 11,29 V
 9,3 V − 1,99 V = 7,31 V
(a)        0vD 
1 2 3 4 5 6 t (ms)0,69 V0,71 V
deslocamento CCVDQ = 0,7 V0,01 V
0,01 V
(b)
Figura 2.106 vR e vD para o circuito da Figura 2.102.capítulo 2  Aplicações do diodo  81
Boylestad_2012_cap02.indd   81 3/11/13   5:34 PM2.11 diodos Zener
A análise de circuitos empregando diodos Zener é 
bastante similar àquela aplicada a diodos semicondutores 
nas seções anteriores. Deve-se primeiramente determinar o estado do diodo, em seguida fazer a substituição pelo modelo aproximado e determinar as outras quantidades ainda não conhecidas do circuito. A Figura 2.108 examina os circuitos equivalentes aproximados para cada região de um diodo Zener assumindo as aproximações em linha reta em cada ponto de ruptura. Observe que a região de polarização direta está incluída porque, ocasionalmente, uma aplicação saltará para essa região também.
Os primeiros dois exemplos demonstrarão como 
um diodo Zener pode ser usado para estabelecer níveis de tensão referenciais e operar como um dispositivo de proteção. A utilização de um diodo Zener como um regulador será, então, descrita detalhadamente, porque é uma de suas principais áreas de aplicação. Um regu-lador é uma combinação de elementos concebidos para assegurar que a tensão de saída de uma fonte permaneça relativamente constante.
eXeMplo 2.24Determine as tensões de referência fornecidas pelo circuito da Figura 2.109, que utiliza um LED de cor branca para indicar que a energia está ligada. Quais são o valor da corrente que passa pelo LED e a potência fornecida pela fonte? Como a potência absorvida pelo LED se compara com a do diodo Zener de 6 V?solução: Primeiro, precisamos verificar se há tensão aplicada suficiente para ligar todos os elementos em série do 
diodo. O LED branco sofrerá uma queda de cerca de 4 V através dele, os diodos Zener de 6 V e 3,3 V somam um total de 9,3 V e o diodo de silício com polarização direta tem 0,7 V , totalizando 14 V . A aplicação de 40 V é, portanto, suficiente para ligar todos os elementos e, espera-se, estabelecer uma apropriada corrente de operação.Note que o diodo de silício foi usado para criar uma tensão de referência de 4 V porque
Vo1=VZ2+VK=3,3 V+0,7 V=4,0 V   
Combinar a tensão do diodo Zener de 6 V com os 4 V resulta em
+ –
+– +–0,7 V
++ ––VZ0 VVZ
Figura 2.108 Circuitos equivalentes aproximados do diodo Zener nas três regiões possíveis de aplicação.1,3 kΩ
6 V
3,3 V40 V
SiR
VZ2Vo1VZ1Vo2Branco
Figura 2.109 Circuito de referência para o Exemplo 2.24.82  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   82 3/11/13   5:34 PMVo2=Vo1+VZ1=4 V+6 V=10 V   
Por fim, os 4 V através do LED branco deixarão uma 
tensão de 40 V – 14 V = 26 V através do resistor e
IR=ILED=VR
R=40 V–Vo2–VLED
1,3 k
=40 V–10 V–4 V
1,3 k=26 V
1,3 k=20 mA   
que deverá estabelecer o brilho adequado para o LED.A potência fornecida pela fonte é simplesmente o pro-duto da tensão de alimentação e o fluxo de corrente, como segue:
P
S = EIS – EIR = (40 V)(20 mA) = 800 mW
A potência absorvida pelo LED é
PLED = VLEDILED = (4 V)(20 mA) = 80 mW
e a potência absorvida pelo diodo Zener de 6 V é
PZ = VZIZ = (6 V)(20 mA) = 120 mW
A potência absorvida pelo diodo Zener excede a do LED em 40 mW.eXeMplo 2.25O circuito da Figura 2.110 destina-se a limitar a tensão a 20 V na porção positiva da tensão aplicada e a 0 V para a excursão negativa da tensão aplicada. Verifique seu funcionamento e trace a forma de onda da tensão através do sistema para o sinal aplicado. Assuma que o sistema tem uma resistência de entrada muito elevada, de modo que não afetará o comportamento do circuito.solução: Para tensões positivas aplicadas menores do que o potencial de Zener de 20 V , o diodo Zener estará em seu estado de circuito aberto aproximado e o sinal de entrada simplesmente se distribuirá pelos elementos, com a maior parte dele indo para o sistema por ter um nível tão alto de resistência. Assim que a tensão através do diodo Zener atingir 20 V , ele se ligará, como mostrado na Figura 2.111(a), e 
iv
t
–60 V60 V
20 V VZiv+
–R
SiSistema
Figura 2.110 Circuito de controle para o Exemplo 2.25.
(c)020 V60 Vvi
vo20 V VZvi > 20,7 V+
–vo = 20 V+
–R
0,7 V–+–+
vi < 20,7 V
vd = vi+
–vo = 0 V+
–R
–+
)b( )a(ID = 0 mA
Figura 2.111 Resposta do circuito da Figura 2.110 à aplicação de um sinal senoidal de 60 V .capítulo 2  Aplicações do diodo  83
Boylestad_2012_cap02.indd   83 3/11/13   5:34 PMa tensão através do sistema se travará em 20 V . Au-
mentos adicionais na tensão aplicada simplesmente aparecerão através do resistor em série com a tensão em todo o sistema e o diodo polarizado diretamente, permanecendo fixos em 20 V e 0,7 V , respectivamente. A tensão através do sistema é fixada em 20 V , conforme ilustra a Figura 2.111(a), porque a tensão de 0,7 V do diodo não está entre os terminais de saída definidos. O sistema está, portanto, a salvo de quaisquer novos aumentos na tensão aplicada. Para a região negativa do sinal aplicado, o diodo de silício é reversamente polarizado e apresenta um cir -
cuito aberto para a combinação em série de elementos. O resultado disso é que o sinal negativamente aplicado completo aparecerá através do diodo em circuito aberto e a tensão negativa em todo o sistema será travada em 0 V , como mostrado na Figura 2.111(b).Por conseguinte, a tensão através do sistema aparecerá como indicado na Figura 2.111(c).
O uso do diodo Zener como um regulador é tão 
comum que são levadas em consideração três condi -
ções envolvendo a análise do regulador Zener básico. A análise proporciona uma excelente oportunidade de familiarização com a resposta do diodo Zener a diferentes condições de operação. A configuração básica aparece na Figura 2.112. A análise é primeiramente para quanti-dades fixas, seguida por uma tensão de alimentação fixa e uma carga variável e, por fim, uma carga fixa e uma fonte variável.
Vi e R fixos
O mais simples circuito regulador que utiliza diodo 
Zener aparece na Figura 2.112. A tensão CC aplicada é fixa, assim como o resistor de carga. A análise pode ser dividida fundamentalmente em duas etapas.
1. Determine o estado do diodo Zener removendo-o do 
circuito e calculando a tensão através do circuito aberto resultante.Aplicando-se a etapa 1 ao circuito da Figura 2.112, 
tem-se o circuito da Figura 2.113, em que uma aplicação 
da regra do divisor de tensão resultará em
 V=VL=RLVi
R+RL  
 (2.16)
Se V ≥ VZ, o diodo Zener está ligado e o modelo 
equivalente apropriado pode ser substituído. 
Se V < VZ, o diodo está desligado e o circuito aberto 
equivalente é substituído .
2. Substitua o circuito equivalente apropriado e solu-
cione as incógnitas desejadas.
Para o circuito da Figura 2.112, o estado “ligado” 
resulta no circuito equivalente da Figura 2.114. Visto que 
as tensões através de elementos em paralelo devem ser as mesmas, conclui-se que
 VL=VZ   (2.17)
A corrente no diodo Zener deve ser determinada 
aplicando-se a Lei das Correntes de Kirchhoff. Isto é
IR=IZ+IL   
e  IZ=IR–IL   (2.18)
IZ
VZ
PZM+
–VR
iRL+
–
Figura 2.112 Regulador Zener básico.V+
–VL+
–R
Vi RL+
–
Figura 2.113 Determinação do estado do diodo Zener.
Figura 2.114 Substituição do equivalente Zener para o 
estado “ligado”.84  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   84 3/11/13   5:34 PMonde
 IL=VL
RL  e
  IR=VR
R=Vi–VL
R   
 
A potência dissipada pelo diodo Zener é determi-
nada por
 PZ=VZ IZ   (2.19)
que deve ser menor do que a PZM especificada para o 
dispositivo.
Antes de continuar, é importante frisar que a primeira 
etapa foi empregada somente para determinar o estado 
do diodo Zener. Se estiver no estado “ligado”, a tensão através do diodo não é de V volts. Quando o sistema for 
ligado, o diodo Zener se ligará assim que a tensão através dele atingir V
Z volts. Ele “travará” nesse valor e jamais 
alcançará o valor mais elevado de V volts.
eXeMplo 2.26a) Para o circuito com diodo Zener da Figura 2.115, 
determine V
L, VR, IZ e PZ.
b) Repita o item (a) com RL = 3 kΩ.
solução: a) Seguindo o procedimento sugerido, o circuito é 
redesenhado como mostra a Figura 2.116.
 A aplicação da Equação 2.16 resulta em
V=RLVi
R+RL=1,2 k(16 V)
1 k+1,2 k=8,73    V
Visto que V = 8,73 V é menor do que VZ = 10 V , o diodo 
está no estado “desligado”, como mostrado na curva característica da Figura 2.117. A substituição por um circuito aberto equivalente resultará no mesmo circuito da Figura 2.116, em que descobrimos que
             V
L = V = 8,73 V
     VR = Vi – VL = 16 V – 8,73 V = 7,27 V
               IZ = 0 A
e            PZ = VZIZ = VZ(0 A) = 0 W b) A aplicação da Equação 2.16 resulta em
V=RLVi
R+RL=3 k(16 V)
1 k+3 k=12 V    
Visto que V = 12 V é maior do que VZ = 10 V , o diodo 
está no estado “ligado” e resultará no circuito da Figura 
2.118. A aplicação da Equação 2.17 resultará em
                VL=VZ=10 V
e              VR=Vi–VL=16 V– 10 V=6 V    
com 
         IL=VL
RL=10 V
3 k=3,33 mA
 
e
               IR=VR
R=6 V
1 k=6 mA
 
portanto
    IZ=IR–IL (Eq. 2.18)
=6 mA –3,33 mA
=2,67 mA 
A potência dissipada é
PZ = VZIZ = (10 V)(2,67 mA) = 26,7 mW
que é menor que a especificada PZM = 30 mW.
Vi,
Figura 2.115 Regulador com diodo Zener para o 
Exemplo 2.26.
 ,
Figura 2.116 Determinação de V para o regulador da 
Figura 2.115.
,
Figura 2.117 Ponto de operação resultante para o circuito 
da Figura 2.115.capítulo 2  Aplicações do diodo  85
Boylestad_2012_cap02.indd   85 3/11/13   5:34 PMVi fixo, RL variável
Devido à tensão de offset VZ, há uma faixa específica 
de valores de resistor (e, portanto, da corrente de carga) que 
garantirá que o Zener esteja no estado “ligado”. Uma resis-tência de carga R
L pequena demais resultará em uma tensão 
VL através da resistência de carga que será menor do que VZ, 
fazendo com que o diodo Zener esteja no estado “desligado”.
Para determinar a resistência de carga mínima da 
Figura 2.112 que ligará o diodo Zener, simplesmente calcula-se o valor de R
L que resultará em uma tensão na 
carga VL = VZ. Isto é
VL=VZ=RLVi
RL+R   
Determinando RL, temos:
 RL mín=RVZ
Vi–VZ  
  (2.20)
Qualquer valor de resistência de carga maior do que 
o RL obtido da Equação 2.20 garantirá que o diodo Zener 
esteja no estado “ligado” e que possa ser substituído por sua fonte V
Z equivalente.
A condição definida pela Equação 2.20 estabelece 
o RL mínimo, mas também especifica o IL máximo como
 IL máx=VL
RL=VZ
RL mín  
 (2.21)
Quando o diodo encontra-se no estado “ligado”, a 
tensão através de R continua fixa em
 VR=Vi–VZ    (2.22)
e IR continua fixo em
 IR=VR
R  
 (2.23)A corrente no Zener
 IZ=IR–IL   (2.24)
resulta em IZ mínimo quando IL é máximo e em IZ máximo 
quando IL é mínimo, uma vez que  IR é constante.
Visto que IZ é limitado ao valor IZM fornecido na 
folha de dados, ele influencia a faixa de RL e, portanto, IL. 
Substituindo IZ por IZM, estabelece-se um valor mínimo 
para IL como
 IL mín=IR–IZ M   (2.25)
e a resistência máxima de carga como
 RL máx=VZ
IL mín  
 (2.26)
eXeMplo 2.27
a) Para o circuito da Figura 2.119, determine a faixa de 
valores de RL e IL que manterá VRL em 10 V .
b) Determine a especificação máxima de potência do 
diodo.
solução:a) Para determinar o valor de R
L que ligará o diodo 
Zener, aplique a Equação 2.20:
RLmín=RVZ
Vi–VZ
=(1 k)(10 V)
50 V– 10 V
=10 k
40=250    
A tensão através do resistor R é, portanto, determinada 
pela Equação 2.22:
VR = Vi – VZ = 50 V – 10 V = 40 V
Figura 2.118 Circuito da Figura 2.115 com o diodo Zener 
no estado “ligado”.
Figura 2.119 Regulador de tensão do Exemplo 2.27.86  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   86 3/11/13   5:34 PMe a Equação 2.23 fornece o valor de IR:
IR=VR
R=40 V
1 k=40 mA   
O valor mínimo de IL é, portanto, determinado pela 
Equação 2.25:
ILmín=IR-IZM
=40 mA-32 mA=8 mA   
com a Equação 2.26 determinando o valor máximo 
de RL:
RLmáx=VZ
ILmín=10 V
 8 mA=1,25 k   
São mostrados um gráfico de VL versus RL na Figura 
2.120(a) e um de VL versus IL na Figura 2.120(b).
b) Pmáx = VZIZM 
           = (10 V)(32 mA) = 320 mW
RL fixo, Vi variável
Para valores fixos de RL na Figura 2.112, a ten-
são Vi deve ser grande o suficiente para ligar o diodo 
Zener. A tensão mínima que liga o diodo Vi = Vimín é 
determinada por
VL=VZ=RLVi
RL+R   
e 
 Vimín=(RL+R)VZ
RL  
 (2.27)
O valor máximo de Vi é limitado pela corrente Zener 
máxima IZM. Como IZM = IR – IL, IRmáx=IZM+IL   (2.28)
Visto que IL está fixa em VZ /RL e IZM é o valor máxi-
mo de IZ, a tensão máxima Vi é definida por
 Vimáx=VRmáx+VZ   
Vimáx=IRmáxR+VZ    (2.29)
eXeMplo 2.28Determine a faixa de valores de V
i que manterão o diodo 
Zener da Figura 2.121 no estado “ligado”.solução:Equação 2.27:
Vimín=(RL+R)VZ
RL
=(1200  +220 )(20 V)
1200  =23,67  V
IL=VL
RL=VZ
RL=20 V
1,2 k=16,67  Am
Equação 2.28:
IRmáx=IZM+IL=60 mA +16,67  mA
=76,67  Am
(a)                                                                                            (b),
Figura 2.120 VL versus RL e IL para o regulador da Figura 2.119.
,
Figura 2.121 Regulador para o Exemplo 2.28.capítulo 2  Aplicações do diodo  87
Boylestad_2012_cap02.indd   87 3/11/13   5:34 PMEquação 2.29: 
Vimáx=IRmáxR+VZ
=(76,67  mA)(0,22  k)+20 V
=16,87  V+ 20 V
=36,87 V
Um gráfico de VL versus Vi é mostrado na Figura 2.122.
Os resultados do Exemplo 2.28 revelam que, para o 
circuito da Figura 2.121 com um RL fixo, a tensão de saída 
permanecerá fixa em 20 V para uma faixa de valores de 
tensão de entrada que vai de 23,67 a 36,87 V .
2.12  circuitos MultiplicAdores 
de tensão
Circuitos multiplicadores de tensão são empregados 
para manter uma tensão de pico relativamente pequena no transformador, multiplicando a tensão de pico na saída por duas, três, quatro ou mais vezes a tensão de pico retificada.
dobrador de tensão
O circuito da Figura 2.123 é um dobrador de tensão 
de meia-onda. Durante o meio ciclo de tensão positiva no transformador, o diodo secundário D
1 conduz (e o diodo D2 é cortado), carregando o capacitor C1 até a tensão de 
pico retificada (Vm). O diodo D1 deve ser um curto durante 
esse semiciclo, e a tensão de entrada carrega o capacitor 
C1 até Vm com a polaridade mostrada na Figura 2.124(a). 
Durante o semiciclo negativo da tensão no secundário, o diodo D
1 está cortado e o diodo D2 continua a carregar 
o capacitor C2. Visto que o diodo D2 age como um curto 
durante o semiciclo negativo (e o diodo D1 está aberto), 
podemos somar as tensões ao longo da malha externa de saída [veja Figura 2.124(b)]:
-Vm-VC1+VC2=0
-Vm-Vm+VC2=   0
da qual obtemos VC2=2Vm      
No semiciclo positivo seguinte, o diodo D2 não está 
conduzindo e o capacitor C2 descarregará através da carga. 
Se não houver carga conectada com o capacitor C2, ambos 
se manterão carregados — C1 em Vm e C2 em 2Vm. Se, como 
esperado, houver uma carga conectada na saída do dobra-dor, a tensão através do capacitor C
2 sofrerá uma queda 
durante o semiciclo positivo (na entrada) e o capacitor será recarregado até 2V
m durante o semiciclo negativo. A 
forma de onda na saída através do capacitor C2 é a de um 
sinal de meia onda filtrado por um capacitor. A tensão de pico inversa através de cada diodo é 2 V
m.
, ,
Figura 2.122 VL versus Vi para o regulador da Figura 2.121.
Figura 2.123 Dobrador de tensão de meia-onda.
(a)                                                                                          (b)diodo D2 em corte 
(não conduzindo)
diodo D1 
está conduzindodiodo D2 
está conduzindo 
diodo D1 em corte 
(não conduzindo)
Figura 2.124 Operação dupla mostrando cada semiciclo da operação: (a) semiciclo positivo; (b) semiciclo negativo.88  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   88 3/11/13   5:34 PMOutro circuito dobrador utilizado é o dobrador de onda 
completa da Figura 2.125. Durante o semiciclo positivo 
da tensão no secundário do transformador [veja Figura 2.126(a)], o diodo D
1 conduz, carregando o capacitor C1 a 
uma tensão de pico Vm. O diodo D2 não está conduzindo 
nesse momento.
Durante o semiciclo negativo [veja Figura 2.126(b)], 
o diodo D2 conduz, carregando o capacitor C2, enquanto o 
diodo D1 está em corte. Se nenhuma corrente de carga for 
drenada do circuito, a tensão através dos capacitores C1 e 
C2 será 2Vm. Se houver corrente de carga sendo drenada 
do circuito, a tensão através dos capacitores C1 e C2 será 
a mesma que aquela através de um capacitor alimentado por um circuito retificador de onda completa. Uma di-ferença é que a capacitância efetiva é resultado de C
1 e 
C2 em série, que é menor que a capacitância individual 
de C1 ou C2. Uma capacitância de menor valor fornecerá 
uma filtragem pior do que o circuito de filtragem com um único capacitor.A tensão de pico inversa através de cada diodo é de 
2V
m, como ocorre com o circuito de filtro com capacitor. 
Em suma, os circuitos dobradores de tensão de meia-onda ou de onda completa produzem o dobro da tensão de pico do secundário do transformador, sem exigir a utilização de um transformador com derivação central e com uma especificação de PIV para os diodos de apenas 2V
m.
triplicador e quadruplicador de tensão
A Figura 2.127 mostra uma extensão do duplicador 
de tensão de meia-onda que produz três e quatro vezes a 
tensão de pico de entrada. Parece óbvio, observando-se o padrão de conexão do circuito, que diodos e capacitores adicionais podem ser conectados de modo que a tensão de saída possa atingir também cinco, seis, sete ou mais vezes a tensão de pico básica ( V
m).
Em operação, C1 é carregado através do diodo D1 
a uma tensão de pico Vm durante o próximo semiciclo 
positivo da tensão do secundário do transformador. O capacitor C
2 carrega até duas vezes a tensão de pico 2Vm 
produzida pela soma das tensões através do capacitor C1 e 
do transformador durante o semiciclo negativo da tensão no secundário do transformador.
Durante o semiciclo positivo, o diodo D
3 conduz e 
a tensão através do capacitor C2 carrega o capacitor C3 
à mesma tensão de pico 2Vm. No semiciclo negativo, os 
diodos D2 e D4 conduzem com o capacitor C3, carregando 
C4 a 2Vm.
A tensão através do capacitor C2 é 2Vm, de C1 e C3 é 
3Vm e de C2 e C4 é 4Vm. Se seções adicionais de diodos e 
capacitores forem utilizadas, cada capacitor será carregado 
com uma tensão de 2Vm. Medindo-se a partir do extremo 
superior do enrolamento do transformador (Figura 2.127), obtêm-se múltiplos ímpares de V
m na saída, ao passo que, 
 Figura 2.125 Dobrador de tensão de onda completa.
D1
Vm
D2C2+
–
+
–Vm
VmConduzindo
C1
Em corte (não conduzindo)+
–
(a)D1
Vm
D2C2+
–
+
–Vm
VmEm corte (não conduzindo)
C1
Conduzindo–
+
(b)
Figura 2.126 Semiciclos alternados de operação para o dobrador de tensão de onda completa.capítulo 2  Aplicações do diodo  89
Boylestad_2012_cap02.indd   89 3/11/13   5:34 PMmedindo-se a tensão de saída a partir do extremo inferior, 
pode-se obter uma tensão de pico cujos valores sejam  
múltiplos pares de Vm.
A tensão nominal do transformador é somente Vm, 
e cada diodo no circuito deve possuir uma especificação de PIV de 2V
m. Se a carga for pequena e os capacitores 
apresentarem pouca fuga, valores de tensão CC extre-mamente altos poderão ser produzidos por esse tipo de circuito, utilizando-se muitas seções para multiplicar a tensão CC.
2.13  AplicAções práticAs
A gama de aplicações práticas dos diodos é tão 
ampla que seria quase impossível abranger todas as op-ções em uma única seção. Mas, para termos uma noção de seu uso prático em circuitos, algumas das áreas mais comuns de aplicação serão introduzidas a seguir. Obser -
ve, especialmente, que a utilização dos diodos vai bem além das características de chaveamento já apresentadas neste capítulo.
retificação
O carregador de bateria é um equipamento domésti-
co utilizado para recarregar desde baterias de lanternas até baterias de alta capacidade para embarcações. Conectada a uma tomada comum de 120 V CA, a estrutura básica dos carregadores é bastante semelhante. Em todos os sistemas de recarga deve haver um transformador para manter a tensão CA em um nível apropriado ao daquela tensão con-tínua a ser estabelecida. Um arranjo de diodos (também chamado de retificador) deve ser incluído para converter a tensão CA que varia com o tempo a um valor CC fixo, conforme descrito neste capítulo. Alguns carregadores CC possuem também um regulador para oferecer um valor CC melhor (que varie menos com o tempo ou a carga). Por ser do tipo mais comum, o carregador de baterias de carro será descrito nos próximos parágrafos.
A aparência externa e a estrutura interna de um 
carregador de baterias manual Sears 6/2 AMP são mostra-das na Figura 2.128. Observe, na Figura 2.128(b), que o transformador (como na maioria dos carregadores) ocupa a maior parte do espaço interno. O espaço restante e os orifícios na caixa deixam sair o calor gerado devido aos níveis resultantes das correntes.
O esquema da Figura 2.129 abrange os componen-
tes básicos do carregador. Observe inicialmente que os 120 V da tomada são aplicados diretamente ao primário do transformador. A faixa de carga de 6 A ou 2 A é de-terminada pela chave que simplesmente controla quantas espiras do primário estarão no circuito para a faixa de carga escolhida. Se a bateria for carregada no valor de 2 A, todo o enrolamento primário fará parte do circuito e a relação de espiras do primário para o secundário será máxima. Se estiver carregando no valor de 6 A, haverá menos espiras no primário do circuito e a relação de espiras diminuirá. Ao estudarmos os transformadores, concluímos que a tensão no primário e no secundário está diretamente relacionada à relação de espiras. Se a relação de espiras do primário cai para o secundário, a tensão também cai. O efeito reverso ocorre se as espiras no secundário excedem as do primário.
A aparência geral das formas de onda é mostrada 
na Figura 2.129 para o valor de carga 6 A. Observe que, até agora, a tensão CA possui a mesma forma de onda no primário e no secundário. A única diferença é o valor de pico das formas de onda. Neste ponto, os diodos recebem e convertem a forma de onda CA que possui valor médio igual a zero (a forma de onda acima do eixo é igual à de baixo) em uma que possui um valor médio (toda a forma de onda acima do eixo), como mostra a figura. Por enquanto, apenas reconheceremos que os diodos são 
Triplicador 
Duplicador
Quadruplicador
Figura 2.127 Triplicador e quadruplicador de tensão.90  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   90 3/11/13   5:34 PMdispositivos eletrônicos semicondutores que permitem 
que correntes convencionais os atravessem no sentido indicado pela seta no símbolo. Embora a forma de onda resultante da ação do diodo tenha uma aparência pulsan-te, com um valor de pico de cerca de 18 V , a bateria de 12 V será carregada sempre que a tensão for maior que a da bateria, como mostra a área sombreada. Abaixo de 12 V , a bateria não pode se descarregar através do circuito do carregador de bateria porque os diodos permitem que a corrente circule somente em um sentido.
Observe também, na Figura 2.128(b), a existência 
de uma grande placa através da qual flui a corrente do módulo de retificadores (diodos) para o terminal positivo da bateria. Seu propósito primário é oferecer um dissi-
(b) (a)Disjuntor  
Terminais do 
medidor de corrente
Dissipador de calor
Configuração do retificador (diodo)
Transformador
Chave de controle Aterramento do chassi
Figura 2.128 Carregador de bateria: (a) aparência externa; (b) estrutura interna.
6 A2 A
13 V
Diodos 
(retificadores)–+
–+Pico = 18 V
12 V
Disjuntor Medidor de correnteGarra “jacaré” do terminal negativo do carregadorGarra “jacaré” do terminal positivo do carregador120 V CA
Transformador (abaixador de tensão)
Figura 2.129 Esquema elétrico do carregador de bateria da Figura 2.128.capítulo 2  Aplicações do diodo  91
Boylestad_2012_cap02.indd   91 3/11/13   5:34 PMpador de calor (uma placa que faz com que o calor seja 
transferido para o ar ao redor dela) para a configuração do 
diodo. Do contrário, o diodo provavelmente derreteria e se autodestruiria devido aos níveis resultantes de corrente. Cada componente da Figura 2.129 foi devidamente iden-tificado na Figura 2.128(b) para referência.
Ao se aplicar a corrente pela primeira vez a uma bate-
ria à taxa de carga de 6 A, a demanda de corrente indicada pelo medidor localizado na parte frontal do instrumento pode chegar a 7 A ou quase 8 A. Mas o nível da corrente cairá quando a bateria for carregada até chegar ao nível 2 ou 3 A. Para unidades desse tipo, que não se desligam automaticamente, é necessário desconectar o carregador quando a corrente cair para o nível de carga plena. Caso contrário, a bateria ficará com carga em excesso e poderá ser danificada. Uma bateria com 50% de carga pode levar até dez horas para ser carregada, assim, não se deve esperar 
que isso ocorra em dez minutos. Além disso, se uma bateria 
estiver em más condições e com carga abaixo do normal, a corrente inicial de carga pode ser alta demais para o carregador. Para evitar esse tipo de situação, o disjuntor do circuito se abrirá e interromperá o processo. Devido ao alto nível da corrente, é importante que as instruções do carregador sejam cuidadosamente lidas e aplicadas.
Para comparar a teoria com a realidade, foi conec -
tada uma carga (no formato de um farol) a um carregador para mostrar a forma de onda real. É importante lembrar que, sem a circulação de corrente em um diodo, sua 
capacidade de retificação não será evidenciada. Em outras palavras, a saída do carregador na Figura 2.129 não será um sinal retificado, a menos que uma carga seja aplicada ao sistema para drenar corrente através do diodo. Lembre-se de que, segundo a descrição das características do diodo, quando I
D = 0 A, VD = 0 V .
No entanto, aplicando-se o farol como carga, passa 
pelo diodo uma corrente suficiente para que este opere como uma chave e converta a forma de onda CA em algo pulsante, como mostra a Figura 2.130, quando ajustado para o valor de 6 A. Observe primeiramente que a forma de onda está levemente distorcida pelas características não lineares do transformador e pelas características não lineares do diodo em correntes baixas. Mas a forma de onda está próxima da esperada, se comparada aos modelos teóricos da Figura 2.128. O valor de pico é determinado a partir da sensibilidade vertical como
V
pico = (3,3 divisões)(5 V/divisão) = 16,5 V
com um valor CC de
VCC = 0,636Vpico = 0,636(16,5 V) = 10,49 VUm medidor CC conectado à carga registrou 10,41 
V , algo bastante próximo do nível médio teórico (CC) de 10,49 V .
Pode-se questionar como é possível que um car -
regador que possui um valor CC de 10,49 V carregue uma bateria de 12 V em um valor de 14 V . Basta pensar que (como mostrado na Figura 2.130), para uma porção considerável de cada pulso, a tensão aplicada pela bateria será maior que 12 V e que a bateria carregará segundo um processo chamado de carga “lenta”. Em outras palavras, a carga não ocorre durante o ciclo inteiro, mas somente quando a tensão é maior que a da bateria.
configurações de proteção
Os diodos são utilizados de várias maneiras para 
proteger elementos e sistemas contra tensões ou correntes excessivas, reversão de polaridade, formação de faíscas e de curtos etc. Na Figura 2.131(a), a chave de um circuito simples RL foi fechada e a corrente subirá a um nível 
determinado pela tensão aplicada e pela resistência R, como mostra o diagrama. Há problemas quando a chave é aberta rapidamente, como na Figura 2.131(b), para indicar ao circuito que a corrente deve cair a zero quase instantaneamente. Cursos básicos de circuitos ensinam, no entanto, que o indutor não permite uma mudança rápida da corrente através do enrolamento. Ocorre um conflito que cria faíscas nos contatos da chave enquanto o enrolamento tenta encontrar um caminho para a descarga. Lembre-se também de que a tensão no indutor está dire-tamente relacionada à taxa de variação da corrente que passa pelo enrolamento (v
L = L diL/dt). Quando a chave 
é aberta, tenta-se fazer com que a corrente mude quase instantaneamente, o que provoca uma tensão muito alta no enrolamento e nos contatos da chave, estabelecendo um arco de corrente (faíscas). Valores de centenas de volts aparecerão nos contatos e, em pouco tempo, se não imediatamente, danificarão os contatos e, por conse-guinte, a chave. O efeito é chamado de “golpe indutivo”. Observe que a polaridade da tensão que se estabelece no Nível CC5 V/div
2 ms/div
Figura 2.130 Resposta pulsante do carregador da Figura 
2.129 à conexão de um farol como carga.92  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   92 3/11/13   5:34 PMenrolamento do indutor durante a fase de “carga” é oposta 
à que ocorre na fase de “descarga”. Isso acontece devido ao fato de que a corrente deve manter o mesmo sentido antes e depois de a chave ser aberta. Durante a fase de “carga”, o enrolamento funciona como uma carga, mas, na fase de “descarga”, tem as características de uma fonte. Portanto, lembre-se sempre de que
tentar mudar a corrente através de um elemento indutivo 
de forma muito rápida pode resultar em uma reação indutiva que pode danificar alguns componentes do sistema.
Um circuito simples como o da Figura 2.132(a) 
pode controlar a operação de um relé. Quando se fecha 
a chave, a bobina é energizada e os níveis da corrente são estabelecidos. No entanto, quando a chave é aber -
ta para desenergizar o circuito, surge o problema já apresentado, pois o eletroímã que controla a operação do relé funcionará como uma bobina energizada. Uma das maneiras mais baratas e eficientes de proteger o sistema interruptor é instalar um capacitor (chamado 
snubber ou “supressor”) nos terminais do enrolamento, 
conforme ilustra a Figura 2.132(b). Quando a chave é aberta, o capacitor funcionará como um curto para o enrolamento e oferecerá um caminho para a corrente, desviando-a da fonte CC e da chave. O capacitor possui as características de um curto (resistência muito baixa) por causa das características de alta frequência da tensão de surto, como mostra a Figura 2.131(b). Lembre-se de que a reatância de um capacitor é determinada por X
C 
= 1/2πfC, então, quanto mais alta a frequência, menor 
a resistência. Normalmente, devido às altas tensões e aos custos relativamente baixos, usam-se capacitores de cerâmica de cerca de 0,01 μF. Não se utilizam ca -
pacitores grandes porque neles a tensão aumenta muito lentamente, o que causa a diminuição da velocidade de operação do sistema. O resistor de 100 Ω em série com o capacitor é introduzido somente para limitar os surtos de corrente que resultam quando uma mudança de estado é provocada. Muitas vezes, o resistor não aparece porque R
L vLiLiL
+
0E
R
t
L
R5 = 5(  )
(a)+
–E
       R
vL = L L iL =
+–+
(b)–ER 0A
–diL
dttvcontato
vcontato–+
–E
Figura 2.131 (a) Fase de transição de um circuito RL simples; (b) faíscas que ocorrem em uma chave quando aberta em série 
com um circuito RL.
R V
IndutorRelé
(a)         R
Relé
(b)Rs
Cs100 
0,01 μF
“Supressor”
       R V
C = 0,01 μF
(c)
Figura 2.132 (a) Características indutivas de um relé; (b) proteção com supressor para a configuração da parte (a);  
(c) proteção capacitiva de uma chave.capítulo 2  Aplicações do diodo  93
Boylestad_2012_cap02.indd   93 3/11/13   5:34 PMa resistência interna do enrolamento é constituída de 
várias espiras de fio fino. Ocasionalmente, o capacitor é ligado à chave, como mostrado na Figura 2.132(c). Nesse caso, as características de curto do capacitor em alta frequência desviam-se dos contatos da chave e prolongam sua vida útil. Tenha em mente que a tensão em um capacitor não pode mudar instantaneamente. Portanto, de modo geral, 
capacitores em paralelo com elementos indutivos ou 
chaves costumam agir como elementos de proteção, e não como capacitores em circuitos tradicionais.
E, finalmente, o diodo é comumente utilizado como 
um dispositivo protetor em situações como as já men-
cionadas. Na Figura 2.133, um diodo foi colocado em paralelo ao elemento indutivo da configuração do relé. Quando a chave é aberta ou a fonte de tensão rapidamente desligada, a polaridade da tensão no enrolamento é tal que pode ligar o diodo e fazê-lo conduzir no sentido indicado. O indutor tem, então, um caminho de condução através do diodo, em vez de seguir pela fonte e pela chave, assim poupando os dois. Como a corrente estabelecida através do enrolamento deve seguir agora diretamente pelo diodo, este deve ser capaz de suportar o mesmo nível de cor -
rente que passava pelo enrolamento antes de a chave ser 
aberta. A taxa de diminuição da corrente será controlada pela resistência do enrolamento e do diodo. Essa taxa pode ser reduzida aplicando-se uma resistência adicional em série com o diodo. A vantagem da configuração do diodo sobre a do supressor é que a reação e o comportamento do diodo não são dependentes de frequência. No entanto, a proteção oferecida pelo diodo não funcionará se a tensão aplicada for alternada, como uma onda CA ou quadrada, uma vez que o diodo conduzirá para uma das polaridades aplicadas. Para esses sistemas alternados, a configuração “snubber” é a melhor opção.
No próximo capítulo, veremos que a junção base-
-emissor de um transistor recebe polarização direta. Isto é, a tensão V
BE da Figura 2.134(a) é de cerca de 0,7 V 
positivo. Para evitar uma situação em que o terminal emissor se torne mais positivo do que o terminal da base através de uma tensão que possa danificar o transistor, o diodo mostrado na Figura 2.134(a) é adicionado. O diodo evita que a tensão de polarização reversa V
EB ultrapasse 
0,7 V . Um diodo pode ser ligado em série com o terminal coletor de um transistor, como na Figura 2.134(b). A operação normal de um transistor exige que o coletor seja mais positivo que a base ou o emissor para estabelecer uma corrente de coletor no sentido indicado. No entanto, se ocorrer uma situação em que o terminal emissor ou o terminal-base tenha maior potencial que o terminal coletor, o diodo evitará a condução no sentido oposto. Portanto, de modo geral,
os diodos são comumente utilizados para evitar que a 
tensão entre dois pontos exceda 0,7 V ou para evitar a condução em um determinado sentido.
Como mostra a Figura 2.135, os diodos são utiliza -
dos normalmente nos terminais de entrada de sistemas, 
como os amplificadores operacionais (amp-ops), para li -
mitar a variação da tensão aplicada. Para o valor de 400 mV , o sinal passará sem problemas para os terminais de entrada do amp-op. No entanto, se a tensão saltar para um nível de 1 V , os picos alto e baixo serão cortados antes de aparecer nos terminais de entrada do amp-op. Toda tensão cortada aparecerá no resistor em série R
1.
Os diodos controladores da Figura 2.135 podem 
ser representados também como na Figura 2.136 para controlar o sinal que surge nos terminais de entrada do amp-op. Nesse exemplo, os diodos agem mais como elementos de moldura do que como limitadores, como na Figura 2.135. No entanto, o ponto principal é que
iL
Relé Diodo protetor
+–
Figura 2.133 Proteção com diodo para um circuito RL.VBE VEB
–+–
+ Limite
em 0,7 VnpntransistorCC
B
E
(a)        (b)IC
CC
B
E
Figura 2.134 (a) Proteção com diodo para limitar a 
tensão emissor-base de um transistor; (b) proteção com diodo 
para evitar uma corrente de coletor inversa.94  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   94 3/11/13   5:34 PMa colocação de elementos pode variar, mas suas funções 
podem se manter as mesmas. Não se deve esperar que cada circuito seja exatamente como foi estudado na primeira vez.
Genericamente, portanto, não se devem considerar 
os diodos apenas como chaves. Eles são amplamente uti-
lizados como dispositivos de proteção e limitação.
garantia de polaridade
Vários sistemas são muito sensíveis à polaridade 
das tensões aplicadas. Imaginemos, por exemplo, que na Figura 2.137(a) existisse um equipamento muito caro que pudesse ser danificado caso sofresse a aplicação de polarização incorreta. Na Figura 2.137(b), a polaridade correta é indicada à esquerda. Como resultado, o diodo está reversamente polarizado e o sistema funciona bem — o diodo não tem efeito. No entanto, se uma polaridade errada for aplicada, como mostra a Figura 2.137(c), o dio -do conduzirá e garantirá uma tensão máxima de 0,7 V nos 
terminais do sistema, protegendo-o da tensão excessiva com polaridade errada. Para qualquer polaridade, a dife-rença entre a tensão aplicada e a carga ou tensão do diodo aparecerá na resistência em série da fonte ou do circuito.
Na Figura 2.138, um medidor sensível não suporta 
tensões superiores a 1 V com polaridade errada. Com essa estrutura simples, ele é protegido contra tensões com polaridade errada superiores a 0,7 V .
sistema de alimentação com 
bateria de backup
Há situações em que o sistema necessita de uma fonte 
de backup para garantir que funcione, caso haja falta de 
energia. Isso se aplica especialmente a sistemas de seguran-
ça e de iluminação que precisam ser ligados nesses casos. O backup também é importante quando um computador 
ou rádio é desconectado da fonte CA-CC e é ligado a um sistema de energia portátil para viagem.Na Figura 2.139, 0 t
0 t
–900 mV– 400 mV
1 V400 mV
vivi
vi0 t
– 400 mV400 mVv
vD1 D2
= 1000 mV
0 t
–700 mV1 Vv
700 mV= 700 mV+–
+–+–
+–
0,7 V 0,7 VR1
R2Amp-op ou circuito 
de alta impedância de entrada
Figura 2.135 Ação de controle do diodo sobre a amplitude da oscilação de entrada em um amp-op ou um circuito de alta 
impedância de entrada.capítulo 2  Aplicações do diodo  95
Boylestad_2012_cap02.indd   95 3/11/13   5:34 PMvi
D1D2
–
R1
vi
D1 D2–
R1
(a)         
0 t
–10 V10 V10 V
vit6,7 V
6,7 V
+6 V– 0,7 Vv
vD1D2
–+–
+–+–0,7 V
0,7 VR1
(b)vi
Figura 2.136 (a) Formatos alternativos para o circuito da Figura 2.135; (b) estabelecimento de níveis aleatórios de controle 
com fontes CC separadas.
RExigido
–+
(a)Diodo de proteção de polaridade12 V
SistemaS
        R
–+12 V
SistemaS 12 V4 V– +
16 V
–+
(b)Diodo aberto
        15,3 V– +
+–12 V
SistemaS 0,7 V 16 V–
+
(c)Diodo conduzido
Figura 2.137 (a) Proteção de polaridade de um equipamento caro e sensível; (b) polaridade corretamente aplicada;  
(c) aplicação de polaridade errada.96  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   96 3/11/13   5:34 PMum rádio para automóvel de 12 V , operando sem a fonte 
de energia CC de 12 V , possui um sistema de bateria de backup de 9 V em um pequeno compartimento na parte de trás, pronto para entrar em operação e salvar a memória do relógio e das estações quando o rádio for removido do carro. Com os 12 V disponíveis no carro, D
1 conduz e a tensão no 
rádio é cerca de 11,3 V . D2 é reversamente polarizado (um 
circuito aberto) e a bateria reserva de 9 V dentro do carro é desativada. Mas, quando o rádio é removido do carro, D
1 
não conduzirá mais, pois a fonte de 12 V não estará mais disponível para polarizar diretamente o diodo. No entanto, D
2 será polarizado diretamente pela bateria de 9 V e o rádio 
continuará a receber cerca de 8,3 V para manter a memória com os dados para o relógio e as estações.
detector de polaridade
Por meio da utilização de LEDs de cores diferentes, 
o circuito simples da Figura 2.140 pode ser usado para verificar a polaridade em qualquer ponto de um circuito CC. Quando a polaridade está conforme indicado pelos 6 V aplicados, o terminal de cima é positivo, D
1 conduzirá 
com o LED1 e uma luz verde se acenderá. D2 e o LED2 
serão reversamente polarizados, conforme a polaridade acima. No entanto, se a polaridade na entrada for invertida, D
2 e o LED2 conduzirão e uma luz vermelha se acenderá, 
definindo o condutor superior como sendo o do potencial negativo. Pode parecer que o circuito funcionaria sem os diodos D
1 e D2. De modo geral, porém, os LEDs não de-
vem ser polarizados reversamente devido à sensibilidade adquirida durante o processo de dopagem. Os diodos D1 e 
D2 oferecem uma condição de circuito aberto em série que 
garante certa proteção aos LEDs. No estado de polarização direta, os diodos adicionais D
1 e D2 reduzem a tensão nos 
LEDs para níveis mais comuns de operação.
displays
Uma das maiores preocupações com relação ao 
uso de lâmpadas elétricas em sinalização de saída de 
emergência é sua vida útil limitada (o que requer trocas frequentes); sua sensibilidade ao calor, ao fogo etc.; o fator durabilidade em caso de acidentes; sua alta tensão e as exigências em relação à energia. Por essa razão, os LEDs costumam ser utilizados por sua vida útil mais longa, altos níveis de durabilidade e menor exigência quanto à tensão e à energia (especialmente quando o sistema de bateria reserva CC tem de assumir o controle).
Na Figura 2.141, um circuito de controle determina 
quando a luz de SAÍDA DE EMERGÊNCIA (EXIT) deve ser ligada. Quando isso ocorre, todos os LEDs em série estão ligados e a luz se acende por completo. Obviamen -
te, se um dos LEDs estiver queimado e aberto, toda a sequência estará desligada. No entanto, tal situação pode ser contornada colocando-se LEDs paralelos a cada dois pontos. Caso um deles queime, ainda haverá um caminho em paralelo. Diodos paralelos certamente reduzirão a corrente em cada LED, mas dois em um nível mais baixo de corrente podem ter luminescência similar à de um com corrente dobrada. Apesar de a tensão aplicada ser CA, o que significa que o diodo acenderá e apagará quando a tensão de 60 Hz alternar entre positivo e negativo, a persistência dos LEDs fornecerá uma luz estável para o painel de aviso luminoso.
estabelecimento de níveis de 
referência de tensão
Diodos e Zeners podem ser utilizados como níveis 
de referência, como mostra a Figura 2.142. O circuito, 
com o uso de dois diodos e de um diodo Zener, oferece três níveis diferentes de tensão.Polaridade definida 
para medidor sensível
– +
Diodo protetor
Figura 2.138 Proteção para um medidor sensível.
9 V12 VD1
D2Circuito 
eletrônico internoSistema elétrico doautomóvel
12 V
–+
AutorrádioDesconectar+–
Figura 2.139 Sistema de backup projetado para evitar a 
perda da memória em um autorrádio quando ele é removido 
do veículo.LED1
LED2D1
D2R
Vermelho ( –)Verde ( +)
+
–6 V
Figura 2.140 Detector de polaridade utilizando diodos e 
LEDs.capítulo 2  Aplicações do diodo  97
Boylestad_2012_cap02.indd   97 3/11/13   5:34 PMestabelecimento de um nível de tensão 
independente da corrente de carga
Como um exemplo que demonstra claramente a dife-
rença entre um resistor e um diodo em um circuito divisor 
de tensão, analisemos a situação da Figura 2.143(a), em que uma carga requer cerca de 6 V para operar adequada -
mente tendo apenas uma bateria de 9 V . Imaginemos que as condições sejam tais que a carga tenha uma resistência interna de 1 kΩ. Utilizando a regra do divisor de tensão, podemos facilmente determinar que a resistência em série deve ser de 470 Ω (valor comercialmente disponí-vel), como mostra a Figura 2.143(b). O resultado disso é uma tensão na carga de 6,1 V , situação aceitável para a maioria das cargas de 6 V . No entanto, se as condições de operação da carga mudarem e passar a existir uma resistência interna de apenas 600 Ω, a tensão da carga –+
120 V CAR
Todos os LEDs vermelhosLimite para baixo mA
= 20 mA~
Figura 2.141 Luz de SAÍDA DE EMERGÊNCIA utilizando LEDs.
–+
–– ++
–+
–+0,7 V
0,7 V
6 V6 V6,7 V7,4 VR
12 V4,6 V
Figura 2.142 Níveis diferentes de referência com a 
utilização de diodos.
9 V 6 V
–+?
Carga 
variável
(a)+
–
        RLR
+
–470 
1 k  VRL =1 k (9 V) ___________
1 k  + 470 ~=6,1 V
(b)9 V+
–
        
RL+
–6,2 V + – 2,8 V
(c)+0,7 V –+0,7 V –+0,7 V –+0,7 V –
(com RL = 1 k  ou 600 )9 V+
–
Figura 2.143 (a) Como obter 6 V em uma carga usando uma fonte de 9 V; (b) utilizando um valor de resistência fixo;  
(c) utilizando uma associação de diodos em série.98  dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   98 3/11/13   5:34 PMcairá para cerca de 4,9 V e o sistema poderá não operar 
corretamente. Tal sensibilidade à resistência da carga pode ser eliminada conectando-se quatro diodos em série com a carga, como mostra a Figura 2.143(c). Quando os quatro diodos conduzirem, a tensão de carga será de cerca de 6,2 V — independentemente da impedância (dentro dos limi -
tes do dispositivo, é claro). A sensibilidade  às mudanças 
de características da carga foi removida.
regulador cA e gerador 
de onda quadrada
Dois Zeners associados em série em posições inver -
tidas também podem ser utilizados como um regulador 
CA, como revela a Figura 2.144(a). Para o sinal senoidal v
i, o circuito aparecerá como mostra a Figura 2.144(b) 
no instante em que vi = 10 V . A região de operação para 
cada diodo é indicada na figura adjacente. Observe que Z
1 está em uma região de baixa impedância, enquanto a impedância de Z2 é bem maior, correspondendo a uma 
representação de circuito aberto. O resultado é que vo = 
vi quando vi = 10 V . A entrada e a saída continuarão a ser 
iguais até que vi atinja 20 V . Então, Z2 se “ligará” (como 
um diodo Zener), enquanto Z1 estará em uma região de 
condução com um nível de resistência suficientemente pequeno comparado ao resistor de 5 kΩ em série para ser considerado um curto-circuito. A saída resultante para toda a faixa de variação de v
i é mostrada na Figura 2.144(a). Ob-
serve que a forma de onda não é completamente senoidal, mas seu valor eficaz (rms) é mais baixo que o associado a um sinal com um valor de pico de 22 V . O circuito limita efetivamente o valor rms da tensão disponível. O circuito da Figura 2.144(b) poderá ser estendido para o de um gerador simples de onda quadrada (devido à ação de cei -
famento), se o sinal v
i for ampliado para um pico de cerca 
de 50 V com Zeners de 10 V , como na Figura 2.145, com a forma de onda resultante.
20 VZeners deZ1
Z20 tvi+
–+
–v5 kΩ
i
ω22 V
–22 V0vo
20 V
20 V
(a)
5 kΩ
Z1
Z2
(b)I
20 V
V 0
–+= 10 Vvo
tω
–+
vi+
–
Figura 2.144 Regulação CA senoidal: (a) regulador CA de 40 V senoidal pico a pico; (b) operação do circuito com vi = 10 V .
0vi
vo
10 V
π 2π tω–10 V+
––+
–10 VZeners dev5 kΩ
Z1
i
Z2vo+
+–50 V
Figura 2.145 Gerador de onda quadrada simples.capítulo 2  Aplicações do diodo  99
Boylestad_2012_cap02.indd   99 3/11/13   5:34 PM2.14 resuMo
conclusões e conceitos importantes
1.  As características de um diodo não são alteradas 
pelo circuito no qual ele está sendo utilizado. O circuito somente determina o ponto de operação do dispositivo.
2.  O ponto de operação de um circuito é determinado pela interseção da equação do circuito com a equação 
que define a curva característica do dispositivo.
3.  Na maioria das aplicações, as características de um diodo podem ser definidas apenas pela tensão limiar na região de polarização direta e por um circuito 
aberto para tensões aplicadas menores que as do valor de limiar.
4.  Para determinar o estado de um diodo, basta imaginá--lo como uma resistência e encontrar a polaridade 
da tensão e do sentido da corrente convencional que passam por ele. Caso a tensão tenha uma polaridade direta e a corrente tenha o mesmo sentido da seta no símbolo, o diodo estará conduzindo.
5.  Para determinar o estado de diodos utilizados em uma porta lógica, deve-se primeiro fazer uma suposição em relação aos estados dos diodos e então testar a 
suposição. Se ela estiver incorreta, deve-se tentar novamente com outra suposição e repetir a análise até que se confirmem as conclusões.
6.  Retificação é um processo em que uma forma de onda aplicada de valor médio zero é trocada por 
uma que tenha um nível CC. Para sinais aplicados acima de alguns volts, geralmente podemos usar as aproximações do diodo ideal.
7.  É muito importante que a especificação da PIV de um diodo seja verificada ao se escolher um diodo para aplicações específicas. Para isso, determi-ne a tensão máxima que passa pelo diodo sob 
condições de polarização reversa e compare-a à especificação indicada no manual. Para os retifi -
cadores típicos  de meia-onda e de onda completa em ponte, esse parâmetro é o valor de pico do sinal aplicado. Para o retificador de onda completa que usa transformador com derivação central (CT), ele corresponde a duas vezes o valor de pico (que pode ser muito alto).
8.  Ceifadores são circuitos que “ceifam” parte do sinal 
aplicado para criar um tipo específico de sinal ou para limitar a tensão que pode ser aplicada a um circuito.
9.  Grampeadores são circuitos que “deslocam” o sinal 
de entrada para um nível CC diferente. Em qualquer caso, a variação de pico a pico do sinal aplicado será mantida. 10.  Os diodos Zener fazem uso efetivo do potencial 
de ruptura Zener de uma junção p-n simples para 
oferecer um dispositivo de larga importância e apli -
cação. Para a condução Zener, o sentido do fluxo convencional é oposto ao da seta no símbolo. A polaridade em condução também é oposta à do diodo convencional.
11.  Para determinar o estado de um diodo Zener em um circuito CC, deve-se removê-lo do circuito e determi-nar a tensão do circuito aberto entre os dois pontos 
onde o diodo Zener foi inicialmente conectado. Caso seja maior que o potencial do Zener e tenha a po-
laridade correta, o Zener estará no estado “ligado”.
12.  Um dobrador de tensão de meia-onda ou de onda completa emprega dois capacitores; um triplicador, três capacitores; e um quadruplicador, quatro capaci-tores. Na verdade, para cada um, o número de diodos é igual ao de capacitores.
equações
Aproximada:
Silício: VK = 0,7 V; ID é determinado pelo circuito.
Germânio: VK = 0,3 V; ID é determinado pelo circuito.
 Arseneto de gálio: VK = 1,2 V; ID é determinado 
pelo circuito.
Ideal:
VK = 0 V; ID é determinado pelo circuito.
Para condução: VD ≥ VK
Retificador de meia-onda: VCC = 0,318 Vm 
Retificador de onda completa: VCC = 0,636 Vm
2.15 Análise coMput AcionAl
cadence orcAd
Configuração com diodo em série  No capítulo 
anterior, a pasta OrCAD 16.3 foi criada como o local onde arquivar nossos projetos. Esta seção definirá o nome do projeto, instalará o aplicativo de análise a ser executado, descreverá como construir um circuito simples e, finalmente, realizará a análise. A cobertura será bastante ampla, uma vez que essa será a primeira exposição real aos mecanismos associados à utilização do pacote de aplicativo. Nos próximos capítulos, ve-remos que a análise pode ser feita muito rapidamente para obter resultados que confirmam as soluções cal-culadas à mão.
Nosso primeiro projeto pode ser iniciado clicando-
-se duas vezes sobre o ícone  OrCAD Capture CIS 
Demo na tela ou usando-se a sequência Start–All Pro-
grams–Cadence–OrCAD 16.3 Demo. A tela resultante contém apenas alguns ícones ativos na barra de ferra-mentas superior. O primeiro no canto superior esquerdo 100   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   100 3/11/13   5:34 PMé Create document (ou pode ser usada a sequência  
File–New–Project). A seleção desse ícone resultará na 
caixa de diálogo New Project, na qual o nome do projeto deve ser digitado. Para nossos propósitos, vamos escolher OrCAD 2-1, como consta da Figura 2.146, e selecionar Analog or Mixed A/D (a ser usado em todas as análises deste livro). Observe que, na parte inferior da caixa de diálogo, o local aparece como C:\OrCAD 16.3, confor -
me definido anteriormente. Clique em OK, e outra caixa de diálogo intitulada Create PSpice Project aparecerá. Selecione Create a blank project (também em todas as 
análises a serem realizadas neste livro). Clique em OK,  e 
ícones adicionais serão ativados em conjunto com barras de ferramentas adicionais. A janela Project Manager Window aparecerá, intitulada OrCAD 2-1. A listagem 
do novo projeto será exibida com um ícone e um sinal + associado a ele em um pequeno quadrado. Clique no sinal + para a listagem avançar um passo até SCHEMATIC1. Clique novamente em + (à esquerda de SCHEMATIC1), e PAGE1  aparecerá; clicar no sinal de – reverterá o 
processo. Um duplo clique sobre PAGE1 criará uma 
janela de trabalho intitulada SCHEMATIC1: PAGE1, revelando que um projeto pode ter mais de um arquivo esquemático e mais de uma página associada. A largura e a altura da janela podem ser ajustadas, segurando-se uma borda até obter uma seta de duas pontas e arrastando-se a borda para o local desejado. Qualquer janela na tela pode ser movida; para isso, clique no cabeçalho superior até que fique azul-escuro e, em seguida, arraste-o para qualquer local.
Agora, estamos prontos para construir o circuito 
simples da Figura 2.146. Selecione Place Part (o ícone superior na barra de ferramentas vertical à direita, pare-cido com um circuito integrado com um sinal positivo no canto inferior direito) para obter a caixa de diálogo Place Part. Uma vez que esse é o primeiro circuito a ser montado, deve-se garantir que as partes apareçam na lista de bibliotecas ativas. Vá para Libraries  e selecione Add 
Library (semelhante a uma caixa retangular tracejada 
com uma estrela amarela no canto superior esquerdo). O resultado é uma janela Browse File na qual analog.olb pode ser selecionado, seguido de Open para inseri--lo na lista ativa de Libraries. Repita o processo para adicionar as bibliotecas eval.olb e source.olb. As três bibliotecas serão necessárias para construir os circuitos que aparecem neste livro. No entanto, é importante compreender que: 
uma vez selecionados, os arquivos de biblioteca apa-
recerão na listagem ativa para todo novo projeto, sem que seja necessário adicioná-los a cada etapa — como a de Folder, que não precisa ser repetida para cada projeto semelhante.
Clique no pequeno “x” no canto superior direito da 
caixa de diálogo para remover a caixa de diálogo Place 
Part. Agora, podemos inserir os componentes na tela. Para a fonte de tensão CC, primeiro selecione o ícone Place Part e, em seguida, SOURCE, na listagem da biblioteca. Em Part List, aparecerá uma lista de fontes disponíveis; 
selecione VDC para este projeto. Uma vez selecionado, 
o símbolo, a etiqueta e o valor de VDC surgirão na janela da imagem na parte inferior esquerda da caixa de diálo -
go. Clique em Place Part na parte superior da caixa de 
diálogo, e a fonte VDC  seguirá o cursor pela tela. Mova-a 
para uma localização conveniente e clique com o botão esquerdo do mouse para fixá-la ao local, como mostrado na Figura 2.146. 
Visto que uma segunda fonte está presente na Figura 
2.146, mova o cursor para a área geral da segunda fonte e posicione-a no lugar com um clique. Uma vez que essa é a última fonte a aparecer no circuito, dê um clique no botão direito do mouse e selecione End Mode.  A escolha dessa opção encerrará o procedimento, deixando a última fonte em uma caixa tracejada vermelha. Essa cor indica que ela ainda está no modo ativo e pode ser operada. Mais um clique do mouse, e a segunda fonte será posicionada no lugar e o 
status vermelho ativo, removido. A segunda fonte pode ser girada 180° para coincidir com a Figura 2.146, clicando-se primeiramente na fonte para torná-la vermelha (ativa) e obter uma longa lista de opções; depois, selecione Rotate. Uma vez que cada rotação só gira 90° no sentido anti -
-horário, duas delas serão necessárias. As rotações também podem ser obtidas por meio da sequência de teclas Ctrl-R. 
Figura 2.146 Análise feita no Cadence OrCAD de uma 
configuração com diodo em série.capítulo 2  Aplicações do diodo  101
Boylestad_2012_cap02.indd   101 3/11/13   5:34 PMUma das etapas mais importantes do processo é 
assegurar que um potencial de terra de 0 V seja definido 
para o circuito, de tal modo que as tensões em qualquer ponto dele tenham um ponto de referência. O resultado 
disso é o requisito de que cada circuito deve ter um terra definido. Para nossos propósitos, a opção 0/SOURCE será escolhida quando o ícone GND for selecionado. Ele 
é obtido por meio da seleção do símbolo de aterramento no meio da barra de ferramentas na extremidade direita para obter a caixa de diálogo Place Ground. Role a barra para baixo até 0/SOURCE ser selecionado e clique em 
OK. O resultado disso é um terra que pode ser colocado em qualquer lugar na tela. Tal como acontece com a fonte de tensão, múltiplos terras podem ser adicionados simplesmente passando de um ponto a outro. O processo é finalizado com um clique no botão direito e na opção End Mode.
O próximo passo será colocar os resistores do circui-
to da Figura 2.146. Para isso, selecione de novo o ícone Place Part e, em seguida, a biblioteca ANALOG. Rolan-do-se pelas opções, R aparecerá e deverá ser selecionada. Clique em Place Part, e o resistor surgirá ao lado do cursor na tela. Mova-o para o local desejado e dê um clique para posicioná-lo. O segundo resistor pode ser colocado sim-plesmente movendo-se para a área geral de sua localização na Figura 2.146 e fixando-o no lugar com um clique. Uma vez que existem apenas dois resistores, o processo pode ser encerrado com um clique no botão direito do mouse e com a seleção de End Mode. O segundo resistor deverá 
ser girado para a posição vertical utilizando-se o mesmo procedimento descrito para a segunda fonte de tensão.
O último elemento a ser colocado é o diodo. Nova-
mente, a seleção do ícone Place Part resultará na caixa 
de diálogo Place Part, na qual a biblioteca EV AL será escolhida na listagem Libraries. Em seguida, digite D sob Part e selecione D14148 sob Part List, seguido pelo 
comando Place Part para fazer o posicionamento na tela 
da mesma maneira descrita para a fonte e os resistores.
Agora que todos os componentes estão na tela, 
podemos movê-los para as posições que correspondem diretamente às da Figura 2.146. Para isso, simplesmente clique no elemento e mantenha o botão esquerdo do mouse  
pressionado enquanto ele é movido. 
Todos os elementos necessários estão na tela, mas 
eles precisam ser conectados. Para isso, selecione o ícone Place Wire, que se parece com um degrau, próximo ao topo da barra de ferramentas à esquerda do menu que con-tém a opção Place Part. O resultado disso é um retículo 
de fios cruzados com um centro que deve ser posicionado no ponto a ser ligado. Coloque o retículo na parte supe-rior da fonte de tensão e clique no botão esquerdo uma vez para conectá-lo a esse ponto. Em seguida, trace uma linha até o final do próximo elemento e clique o mouse novamente quando o retículo estiver no ponto correto. Isso resultará em uma linha vermelha com um quadrado em cada extremidade para confirmar que a conexão foi feita. Em seguida, mova o retículo para os demais elementos e monte o circuito. Assim que tudo estiver conectado, um clique no botão direito oferecerá a opção End Mode. Não se esqueça de ligar a fonte ao terra, como mostrado na Figura 2.146.
Agora, temos todos os elementos no lugar, mas suas 
legendas e seus valores estão errados. Para alterar qualquer parâmetro, basta clicar duas vezes sobre o parâmetro (a legenda ou o valor) para obter a caixa de diálogo Display 
Properties. Digite a legenda ou o valor correto, clique em OK e a quantidade será alterada na tela. As legendas 
e os valores podem ser movidos clicando-se no centro do parâmetro até que ele esteja rodeado pelos quatro qua-drados pequenos e, em seguida, arrastando-o para o novo local. Outro clique no botão esquerdo, e ele é depositado em sua nova localização.
Finalmente, podemos iniciar o processo de análi-
se, chamado Simulation, com a seleção do ícone New 
Simulation Profile, que está próximo ao canto superior esquerdo da tela e se assemelha a uma página de dados com uma estrela no canto superior direito. O resultado é uma caixa de diálogo New Simulation, que primeira-mente solicita o nome da simulação. OrCAD 2-1 é inse-rido e none é mantido na solicitação de Inherit From. 
Em seguida, selecione Create para abrir uma caixa de diálogo Simulation Setting, na qual Analysis–Analysis 
Type–Bias Point são selecionados sequencialmente. 
Clique em OK e selecione a opção Run (que se parece 
com uma ponta de seta isolada sobre um fundo verde) ou escolha PSpice-Run na barra de menu. Aparecerá uma 
janela Output com aspecto um tanto inativo. Ela não será 
utilizada nesta análise, por isso, feche-a (X), e o circuito de Figura 2.146 aparecerá com os níveis de tensão e cor -
rente. Estes ou os de potência podem ser removidos da tela (ou substituídos) simplesmente selecionando-se V , I 
ou W na terceira barra de ferramentas a partir do topo. Os 
valores individuais podem ser removidos simplesmente selecionando-se o valor e pressionando o botão Delete. Os valores resultantes podem ser movidos clicando-se com o botão esquerdo do mouse sobre o valor e arrastando-o para o local desejado.
Os resultados da Figura 2.146 mostram que a cor -
rente que passa pela configuração em série é de 2,081 mA através de cada elemento, em comparação com 2,072 mA do Exemplo 2.9. A tensão através do diodo é de 218,8 mV – (–421,6 mV) ≅ 0,64 V , em comparação com o 0,7 V aplicado na solução calculada à mão do Exemplo 2.9. A tensão através de R
1 é de 10 V – 218,8 mV ≅ 9,78 V , em 102   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   102 3/11/13   5:34 PMcomparação com os 9,74 V na solução à mão. A tensão 
através do resistor R2 é de 5 V – 421,6 mV ≅ 4,58 V , em 
comparação com os 4,56 V no Exemplo 2.9.
Para entender as diferenças entre as duas soluções, 
é preciso levar em conta que o diodo tem características internas que afetam seu comportamento, tal como a cor -
rente de saturação reversa e seus níveis de resistência em diferentes níveis de corrente. Essas características podem ser visualizadas por meio da sequência  Edit-PSpice 
Model , que resulta na caixa de diálogo PSpice Model 
Editor Demo.
V ocê descobrirá que o valor-padrão da corrente de 
saturação reversa é 2,682 nA — uma quantidade que pode ter um efeito importante sobre as características do disposi -
tivo. Se escolhermos I
s = 3,5E-15A (um valor determinado 
por tentativa e erro) e apagarmos os outros parâmetros do dispositivo, uma nova simulação do circuito resultará na resposta da Figura 2.147. Agora, a corrente através 
do circuito é 2,072 mA, que coincide exatamente com o resultado do Exemplo 2.9. A tensão através do diodo é de 260,2 mV + 440,9 mV ≅ 0,701 V , ou essencialmente 0,7 V , e a tensão em cada resistor é precisamente a obtida na solução calculada à mão. Em outras palavras, ao escolher esse valor de corrente de saturação reversa, criamos um diodo com características que permitiram a estimativa de que V
D = 0,7 V quando no estado “ligado”. 
Os resultados também podem ser vistos em forma 
tabulada selecionando-se PSpice no topo da tela, seguido 
por View Output File. O resultado é a listagem da Figura 
2.148 (modificada para poupar espaço), que inclui a CIR-
CUIT DESCRIPTION, com todos os componentes do 
circuito, o Diode MODEL PARAMETERS, com o valor escolhido de Is, e a INITIAL TRANSIENT SOLUTION, com os valores de tensão CC, os valores de corrente e a dissipação total de potência. 
Agora, a análise está completa para o circuito de 
diodos de nosso interesse. Certamente, houve uma riqueza de informações fornecidas para estabelecer e investigar esse circuito bastante simples. No entanto, grande parte desse material não será repetida nos próximos exemplos PSpice, o que terá um efeito drástico sobre a extensão das descrições. Para fins práticos, sugere-se que outros exemplos deste capítulo sejam verificados utilizando-se PSpice e que os exercícios no final do capítulo sejam investigados para desenvolver confiança na aplicação do pacote de aplicativo.
Características do diodo As características do dio-
do D1N4148 utilizado na análise anterior agora serão obtidas por meio de algumas manobras um pouco mais sofisticadas do que as empregadas no primeiro exemplo. O processo começa pela construção do circuito da Figura 2.149, usando-se os procedimentos que acabamos de descrever. Observe principalmente que a fonte é denomi -
nada E e fixada em 0 V (seu valor inicial). Em seguida, 
Figura 2.147 O circuito da Figura 2.146 reexaminado 
com definição de Is em 3.5E-15A.****     CIRCUIT DESCRIPTION
NODE      VOLTAGE 
(N00099)  -5.0000 
(N00103)  10.0000(N00185)  -.4455(N00204)  .2700
VOLTAGE SOURCE CURRENTS
  NA ME         CURRENT
    V_E1        -2.070E-03
    V_E2        -2.070E-03
TOTAL PO WER DISSIP ATION  3.11E–02  WATTS                 D1N4148
          IS    2.000000E-15 
****    INITIAL TRANSIENT SOLUTION       TEMPERAT URE =   27.000 DEG C**********************************************************************
***********************************************************************Analysis direct ives: 
.TRAN  0 1000ns 0 
.PRO BE V(alias(*)) I(alias(*))
 W(alias(*)) D(alias(*)) NOISE(alias(*))  
.INC "..\SCHEMA TIC1.net" 
**** INCLUDING SCHEMA TIC1.net ****
* source ORCAD2-2V_E1         N00103 0 10VdcV_E2         0 N00099 5VdcR_R1         N00103 N00204  4.7k TC=0,0 
R_R2         N00099 N00185  2.2k TC=0,0 
D_D1         N00204 N00185 D1N4148
****     Diode MODEL PA RAMETERS**********************************************************************
Figura 2.148 Arquivo de saída para a análise no PSpice 
para Windows do circuito da Figura 2.147.capítulo 2  Aplicações do diodo  103
Boylestad_2012_cap02.indd   103 3/11/13   5:34 PMo ícone New Simulation Profile é selecionado na barra 
de ferramentas para obter a caixa de diálogo New Simu-
lation. Para o nome, a Figura 2.150 é inserida, uma vez que é a localização do gráfico a ser obtido. Seleciona-se, então, Create para abrir a caixa de diálogo Simulation 
Settings. Sob Analysis Type, escolhe-se DC Sweep, pois 
queremos varrer uma gama de valores para a tensão da fon -
te. Quando DC Sweep é selecionado, uma lista de opções 
aparecerá simultaneamente na região à direita da caixa de diálogo, exigindo que algumas escolhas sejam feitas. Uma vez que pretendemos varrer uma série de tensões, a variável Sweep é uma Fonte de tensão. Seu nome deve 
ser inserido como E conforme aparece na Figura 2.149. A varredura será Linear (espaçamento igual entre os pontos de dados) com um Start Value de 0 V , End Value de 10 V 
e Increment de 0,01 V . Depois de fazer todas as entradas, 
clique em OK e a opção Run PSpice  pode ser selecionada. 
A análise será realizada com a tensão da fonte mudando de 0 V para 10 V em 1000 etapas (resultantes da divisão de 10 V/0,01 V). O resultado, porém, é simplesmente um gráfico com uma escala horizontal de 0 a 10 V . 
Visto que o gráfico desejado é de I
D versus VD, 
precisamos mudar o eixo horizontal ( x) para VD. Para 
isso, seleciona-se Plot e depois Axis Settings. Uma cai -
xa de diálogo Axis Settings aparecerá com as escolhas a serem feitas. Se Axis Variables  for selecionado, uma 
caixa de diálogo X-Axis Variable surgirá com uma lis-
ta de variáveis que podem ser escolhidas para o eixo x. V1(D1) será selecionado, uma vez que representa a 
tensão através do diodo. Se, em seguida, selecionarmos OK, a caixa de diálogo Axis Settings retornará, onde 
User Defined é selecionado sob Data Range. Escolhe --se User Defined, que nos permitirá limitar o gráfico  
a uma gama de 0 a 1 V , uma vez que a tensão “ligada” do diodo deve ser de cerca de 0,7 V . Depois de entrar no intervalo 0-1 V , a seleção de OK resultará em um gráfico 
com V1(D1) como a variável x com um intervalo de 0 a 
1 V . Agora, o eixo horizontal parece estar definido para o gráfico desejado.
Devemos, então, voltar nossa atenção para o eixo 
vertical, que deve ser a corrente do diodo. Escolher Trace seguido de Add Trace resultará na caixa de diálogo Add 
Trace, na qual I(D1) aparecerá como uma das possibilida-des. Selecionar I(D1) também fará com que apareça como Trace Expression na parte inferior da caixa de diálogo. 
Selecionando-se OK, teremos as características de diodo 
da Figura 2.150, mostrando claramente uma elevação acentuada em torno de 0,7 V .
Se voltarmos para o PSpice Model Editor do diodo 
e mudarmos I
s para 3,5E-15A como no exemplo anterior, 
a curva se deslocará para a direita. Procedimentos seme-lhantes serão utilizados para obter as curvas características de uma variedade de elementos a serem introduzidos em capítulos posteriores.
Multisim
Felizmente, há inúmeras semelhanças entre o Ca -
dence OrCAD e o Multisim. Mas também há uma série de diferenças. O lado bom é que, uma vez que se atinja proficiência no uso de um pacote de aplicativo, o outro será muito mais fácil de aprender. Os usuários familiarizados com as versões anteriores do Multisim verão que a nova versão traz pouquíssimas mudanças, permitindo uma fácil transição para os novos procedimentos.
Figura 2.149 Circuito para obtenção das características 
do diodo D1N4148.
Figura 2.150 Características do diodo D1N4148.104   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   104 3/11/13   5:34 PM1N4009 abaixo do símbolo, como mostrado na Figura 
2.151. A seguir, pode-se colocar os resistores na tela por meio da opção RESISTOR e digitando-se o valor de um dos resistores, nesse caso, o de 3,3 kΩ na área fornecida no topo da listagem de resistores. Certamente, isso elimina a necessidade de percorrer a lista à procu-ra de um determinado resistor. Uma vez encontrado e inserido, ele aparecerá como R1 com um valor de 3,3 kΩ. O mesmo procedimento resultará em um segundo resistor chamado R2, com um valor de 5,6 kΩ. Em cada caso, os elementos são colocados inicialmente mais pró-ximos de onde eles vão acabar. A fonte de tensão CC é determinada por meio do teclado Place Source, que é o primeiro na barra de ferramentas de Component. Sob Family, POWER SOURCES é selecionado, seguido 
por DC_POWER. Clique em OK, e uma fonte de ten-
são aparecerá na tela com a legenda V1 com um valor de 12 V. O último elemento de circuito a ser definido 
na tela é o terra, e isso se faz voltando-se para a opção Place Source, selecionando-se POWER SOURCES e escolhendo-se “ground” na listagem Component. Cli-que em OK, e o terra poderá ser colocado em qualquer lugar na tela. 
Agora que todos os componentes estão na tela, eles 
devem ser posicionados e legendados adequadamente. Para cada componente, basta selecionar o dispositivo e, assim, criar uma caixa tracejada azul em torno dele para indicar que está no modo ativo. Quando clicado para estabelecer essa condição, ele pode ser movido para qualquer lugar na tela. Para girar um elemento, estabeleça o modo ativo e aplique Crtl + R para uma rotação de 90 Quando o ícone Multisim for escolhido, uma tela se 
abrirá com um vasto conjunto de barras de ferramentas. O conteúdo e o nome de cada uma podem ser encontrados pela sequência View – Toolbars. O resultado é uma longa 
lista vertical de barras disponíveis. O teor e a localização de cada uma delas podem ser encontrados com a seleção ou exclusão de uma barra de ferramentas, observando-se o efeito sobre a tela cheia. Para nossos propósitos, serão usados Standard, View, Main, Components, Simulation 
Switch e Instruments . 
Ao usar o Multisim, pode-se escolher entre a uti-
lização de componentes “virtuais” ou “reais”. Compo-nentes virtuais são aqueles aos quais se pode atribuir qualquer valor ao montar um circuito. Já o termo real vem do fato de que a lista resultante é de valores-padrão de componentes que podem ser adquiridos de um forne-cedor. A determinação de um componente inicia-se pela seleção do segundo teclado (a partir da esquerda) na barra de ferramentas, que se parece com um resistor. A aproximação do ícone gera a legenda Place Basic. Uma vez escolhida essa opção, a caixa de diálogo Select a Component se abrirá, contendo um subconjunto intitu-
lado Family. Em terceiro lugar nessa lista está a opção 
RATED_VIRTUAL com um símbolo de resistor. Quan-do essa opção é selecionada, uma lista de componentes aparece, incluindo RESISTOR_RATED, CAPACI-
TOR_RATED, INDUCTOR_RATED e uma variedade 
de outros. Se RESISTOR-RATED for selecionado, um símbolo de resistor aparecerá sob o título. Note que o resistor não tem um valor específico. Se selecionamos OK para colocá-lo na tela do mesmo modo que fizemos na introdução do OrCAD, o valor é automaticamente 
denominado R1 com um valor de 1 kΩ. Para adicionar 
outro resistor, a mesma sequência deve ser seguida, mas dessa vez o resistor será automaticamente denominado R2, embora com o mesmo valor de 1 kΩ. Esse processo de legendagem continuará da mesma forma com o mesmo valor de1 kΩ para tantos resistores quanto forem coloca-dos. Assim como ocorreu com o OrCAD, as legendas e os valores dos resistores podem ser alterados com muita facilidade. É claro que, se o resistor escolhido for um valor-padrão, então ele poderá ser determinado direta-mente na listagem RESISTOR de componentes “reais”. 
Agora, estamos prontos para montar o circuito de 
diodo do Exemplo 2.13 para comparar resultados. Os diodos escolhidos estarão disponíveis comercialmente na listagem “real”. Nesse caso, dois diodos 1N4009  
foram encontrados selecionando-se primeiramente o teclado Place Diode à direita do teclado Place Basic  
para obter a caixa de diálogo Select a Component. Em 
seguida, a sequência Family–DIODE–1N4009–OK  
resultará em um diodo na tela denominado D1 com 
Figura 2.151 Verificação dos resultados do Exemplo 2.13 
usando Multisim.capítulo 2  Aplicações do diodo  105
Boylestad_2012_cap02.indd   105 3/11/13   5:34 PMgraus. Cada aplicação desse processo resulta em um giro 
adicional de 90 graus. Alterar uma legenda requer apenas um duplo clique na legenda de interesse para criar uma pequena caixa azul em torno dela e produzir uma caixa de diálogo para a alteração. No caso da fonte, resultará uma caixa de diálogo DC_POWER, na qual o título Label é selecionado e o refDEs redigitado como E . Clique em 
OK, e a legenda E  aparecerá. O mesmo procedimento 
pode alterar o valor para 20 V , embora nesse caso o título Value seja escolhido e as unidades sejam selecionadas 
pela barra de rolagem à direita do valor digitado.
A próxima etapa consiste em determinar quais são 
as grandezas a se medir e como fazer isso. Para o circuito em questão, um multímetro será utilizado para medir a corrente através do resistor R1. O multímetro é encontra-do na parte superior da barra de ferramentas Instrument. Após a seleção, ele pode ser colocado na tela como se fez com os outros elementos. Um duplo clique no medidor resultará na caixa de diálogo Multimeter-XXM1, em que se seleciona A  para definir o multímetro como um 
amperímetro. Além disso, a caixa DC (uma linha reta) 
deve ser escolhida porque estamos lidando com tensões CC. A corrente através do diodo D1 e a tensão através do resistor R2 serão encontradas por meio de Indica-tors, a décima opção à direita na barra de ferramentas Component. O símbolo do aplicativo assemelha-se a um LED com um número oito vermelho tracejado em seu interior. Clique nessa opção para abrir a caixa de diálogo Select a Component. Sob Family, selecione 
AMMETER e, em seguida, consulte a lista Component  
e as quatro opções para orientação do indicador. Para nossa análise, AMMETER_H será escolhido, uma vez que o sinal de adição ou ponto de entrada da corrente está do lado esquerdo para o diodo D1. Clique em OK para colocar o indicador à esquerda do diodo D1. Para a tensão através da resistência R2, a opção VOLTMETER_HR é escolhida de modo que a polaridade corresponda à que passa pelo resistor. Finalmente, todos os componentes e medidores 
devem ser conectados. Para isso, basta colocar o cursor no final de um elemento até que um círculo pequeno e um conjunto de retículos apareçam para designar o pon-to de partida. Feito isso, clique no local e um x  surgirá 
no terminal. Em seguida, mova o cursor para o final do outro elemento e clique com o botão esquerdo do mouse novamente — um fio conector vermelho aparecerá auto-maticamente na rota mais direta entre os dois elementos. Esse processo é chamado Automatic Wiring.
Agora que todos os componentes estão no seu devido 
lugar, é hora de iniciar a análise do circuito, uma operação que pode ser realizada de três maneiras. Uma delas é sele -
cionar Simulate no topo da tela, seguido por Run. A outra 
opção é a seta verde na barra de ferramentas Simulation. A última consiste simplesmente em alternar a chave no topo da tela para a posição 1 . Em cada caso, após alguns segun-
dos, uma solução surge nos indicadores, parecendo piscar. Essa oscilação indica apenas que o pacote de aplicativo está repetindo a análise ao longo do tempo. Para aceitar a solução e parar a simulação contínua, mude a chave para a posição 0  ou selecione novamente o ícone de relâmpago. 
A corrente através do diodo é 3,349 mA, que se 
aproxima bem dos 3,32 mA do Exemplo 2.13. A tensão através do resistor R
2 é 18,722 V , que está perto dos 18,6 V 
do mesmo exemplo. Após a simulação, o multímetro pode ser exibido, como mostrado na Figura 2.151, clicando-se duas vezes no símbolo do medidor. Ao clicar em qualquer lugar do medidor, vê-se que sua parte superior é azul--escura; basta clicar nessa região para mover o medidor para qualquer local desejado. A corrente de 193,285 μ A 
é muito próxima da de 212 μ A do Exemplo 2.13. As 
diferenças devem-se principalmente ao fato de que cada tensão do diodo é assumida como sendo de 0,7 V quando, na realidade, ela difere para os diodos da Figura 2.151, visto que a corrente que passa por cada um é diferente. De modo geral, porém, a solução Multisim corresponde estreitamente à solução aproximada do Exemplo 2.13.
probleMAs
*Observação: asteriscos indicam os problemas mais difíceis.
Seção 2.2 Análise por reta de carga
 1.  a)  Utilizando a curva característica da Figura 2.152(b), 
determine ID, VD e VR para o circuito da Figura 2.152(a).
  b)  Repita o item (a) utilizando o modelo aproximado do diodo e compare os resultados.
  c)  Repita o item (a) utilizando o modelo ideal do diodo e compare os resultados. 2.  a)  Utilizando a curva característica da Figura 2.152(b), determine I
D e VD para o circuito da Figura 2.153.
  b) Repita o item (a) com R = 0,47 kΩ.
  c ) Repita o item (a) com R = 0,68 kΩ.
  d)  O valor de VD é relativamente próximo a 0,7 V em cada 
caso?
  Compare os valores resultantes de ID. Comente-os.106   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   106 3/11/13   5:34 PM 3. Determine o valor de R para o circuito da Figura 2.153, 
que resulta em uma corrente no diodo de 10 mA, com E = 
7 V . Utilize a curva característica da Figura 2.152(b) para o diodo.
 4.  a)  Utilizando as curvas características aproximadas do diodo de Si, determine o valor de V
D, ID e VR para o 
circuito da Figura 2.154.  b)  Faça a mesma análise do item (a) utilizando o modelo ideal do diodo.
  c)  Os resultados obtidos nos itens (a) e (b) sugerem que o modelo ideal pode fornecer uma boa aproximação para a resposta ideal sob determinadas condições?VD
ID+ –
R+
–Si
0,75 k 12 V VR
(a)+
–E
        
030
25201510
5ID (mA)
1 2 3 4 5 6 7 8 9 10 11        12   VD (V)
0,7 V
Figura 2.152 Problemas 1 e 2.
VD
ID+ –
R+
–Si
0,2 k 6 V VR+
–E
Figura 2.153 Problemas 2 e 3.VD
ID+ –
R+
–Si
1,5 k 30 V VR+
–E
Figura 2.154 Problema 4.capítulo 2  Aplicações do diodo  107
Boylestad_2012_cap02.indd   107 3/11/13   5:34 PMSeção 2.3 configurações com diodo em série 
 5.  Determine a corrente I  para cada uma das configurações da 
Figura 2.155 utilizando o modelo equivalente aproximado do diodo.
 6.  Determine V
o e ID para os circuitos da Figura 2.156.
 *7.  Determine o nível de Vo para cada circuito da Figura 2.157.
 *8. Determine Vo e ID para os circuitos da Figura 2.158.
 9.  Determine Vo1 e Vo2 para os circuitos da Figura 2.159.
(a) 
(b)                                                                    (c)–
++
–I
(a) 
(b)                                                                    (c)–
++
–I
(a) 
(b)                                                                    (c)–
++
–I
Figura 2.155 Problema 5.
(a)                                                        (b)ID
IDVo Vo
–6 V, ,,
Figura 2.156 Problemas 6 e 49.
(a)                                                                                                (b)kΩ GaAs ,, ,
(a)                                                                                                (b)kΩ GaAs ,, ,
Figura 2.159 Problema 9.
(a)                                                                                                  (b)   12 V
10 k
10 V,,
(a)                                                                                                  (b)   12 V
10 k
10 V,,
Figura 2.157 Problema 7.
(a)                                                                                                  (b)Vo
2,2 k
–20 V,
,
(a)                                                                                                  (b)Vo
2,2 k
–20 V,
,
Figura 2.158 Problema 8.108   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   108 3/11/13   5:34 PM *13. Determine Vo e ID para o circuito da Figura 2.163.
Seção 2.5 portas And/or (“e/ou”)
 14. Determine Vo para o circuito da Figura 2.39 com 0 V em 
ambas as entradas.
 15.  Determine Vo para o circuito da Figura 2.39 com 10 V em 
ambas as entradas.
 16.  Determine Vo para o circuito da Figura 2.42 com 0 V em 
ambas as entradas.
 17.  Determine Vo para o circuito da Figura 2.42 com 10 V em 
ambas as entradas.
 18.  Determine Vo para a porta OR de lógica negativa da Figura 
2.164.
 19.  Determine Vo para a porta AND de lógica negativa da 
Figura 2.165.Seção 2.4 configurações em paralelo e em série-paralelo 10.  Determine V
o e ID para os circuitos da Figura 2.160.
 *11.  Determine Vo e I para os circuitos da Figura 2.161.
 12.  Determine Vo1, Vo2 e I para o circuito da Figura 2.162.
(a)                                                      (b)– 4 VGaAs1 V
,
Figura 2.161 Problema 11.
+
–Si,
Figura 2.162 Problema 12.
GaAs
Figura 2.163 Problemas 13 e 51.
oV–5 V
0 V
kΩ1Si
Si
Figura 2.164 Problema 18.
oV–5 V
–5 V0 VSiSi
kΩ 2,2
Figura 2.165 Problema 19.
(a)                                                                   (b)20 V
4 VGaAsGe12 V
,
,
Figura 2.160 Problemas 10 e 50.capítulo 2  Aplicações do diodo  109
Boylestad_2012_cap02.indd   109 3/11/13   5:34 PM 20.  Determine o valor de Vo para a porta da Figura 2.166.
 21.  Determine Vo para a configuração da Figura 2.167.
Seção 2.6 entradas senoidais: retificação de meia-onda
 22.  Considerando um diodo ideal, esboce vi, vd e id para o 
retificador de meia-onda da Figura 2.168. A entrada é uma forma de onda senoidal com frequência de 60 Hz. Determine o valor de pico da entrada, os valores máximo e mínimo da tensão sobre o diodo e o valor máximo da corrente pelo diodo.
 23.  Repita o Problema 22 com um diodo de silício (V
K = 0,7 V).
 24. Repita o Problema 22 com uma carga de 10 kΩ aplicada, como mostra a Figura 2.169. Esboce v
L e iL. 25.  Para o circuito da Figura 2.170, esboce vo e determine VCC.
 *26. Para o circuito da Figura 2.171, esboce vo e iR.
 *27.  a)  Dado Pmáx = 14 mW para cada diodo da Figura 2.172, 
determine a corrente máxima nominal de cada diodo (utilizando o modelo equivalente aproximado).
  b) Determine I
máx para os diodos em paralelo.
  c)  Determine a corrente através de cada diodo para Vimáx 
utilizando os resultados do item (b).
  d)  Se apenas um diodo estivesse presente, qual seria o resultado esperado?
Figura 2.166 Problema 20.
+
–+ –
2 kΩviid
vdVCC = 2 VIdeal
Figura 2.168 Problemas 22 a 24.
2 kΩ
2 (VCC)
Figura 2.170 Problema 25.
4,7 kΩ 68 kΩ viImáx0 tvi
160 V
–+Si
Si
Figura 2.172 Problema 27.
,
Figura 2.167 Problema 21.
2 k 10 kLi
RLvL+
–+ –
idvd
viIdealVCC = 2 V
Figura 2.169 Problema 24.Si1 kΩ
1 kΩ vi voiR0 tvi
10 V
–10 V
–+
–+
Figura 2.171 Problema 26.110   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   110 3/11/13   5:34 PMSeção 2.8 ceifadores
 32. Determine vo de cada circuito da Figura 2.176 para o sinal 
de entrada mostrado a seguir.
 33. Determine vo de cada circuito da Figura 2.177 para o sinal de entrada nela determinado.Seção 2.7 retificação de onda completa 28. Um retificador em ponte de onda completa com uma en-trada senoidal de 120 V rms possui um resistor de carga de 1 kΩ.a) Se forem empregados diodos de silício, qual será a 
tensão CC disponível na carga?
b) Determine a especificação da PIV necessária para cada 
diodo.
c) Encontre a corrente máxima através de cada diodo 
durante a condução.
d) Qual é a potência nominal exigida para cada diodo?
 29. Determine v
o e a especificação da PIV exigida para cada 
diodo na configuração da Figura 2.173. Determine também a corrente máxima através de cada diodo.
 *30.  Esboce v
o para o circuito da Figura 2.174 e determine a 
tensão CC disponível.
 *31. Esboce vo para o circuito da Figura 2.175 e determine a 
tensão CC disponível.
2,2 kΩ2,2 kΩ 2,2 kΩtvi
100 V
–100 V
+
–+
–ovivDiodos ideais
Figura 2.174 Problema 30.
+8 V
–
100 kΩ 2 kΩ
+8 V
–
100 kΩ 2 kΩ
Figura 2.176 Problema 32.2,2 kΩ2,2 kΩ
tvi
170 V
–170 V+
–+ – ov
ivDiodos 
ideais
2,2 kΩ
Figura 2.175 Problema 31.
(a)                                                                              (b)vo
 vo
+ –4 V
–12 V1,8 kΩ 10 kΩ12 V,
(a)                                                                              (b)vo
 vo
+ –4 V
–12 V1,8 kΩ 10 kΩ12 V,
Figura 2.177 Problema 33.2,2 kΩtvi
100 V
–100 V
+
–+
–oviv Diodos ideais
Figura 2.173 Problema 29.capítulo 2  Aplicações do diodo  111
Boylestad_2012_cap02.indd   111 3/11/13   5:34 PM *34.  Determine vo de cada circuito da Figura 2.178 para o sinal 
de entrada mostrado.
 *35. Determine vo de cada circuito da Figura 2.179 para o sinal 
de entrada mostrado.
 36.  Esboce iR e vo do circuito da Figura 2.180 para o sinal de 
entrada mostrado a seguir.
Seção 2.9 grampeadores
 37. Esboce vo de cada circuito da Figura 2.181 para o sinal de 
entrada mostrado a seguir.
 38. Esboce vo de cada circuito da Figura 2.182 para o sinal de 
entrada mostrado.  *39. Para o circuito da Figura 2.183:a) Calcule 5τ.b) Compare 5τ à metade do ciclo do sinal aplicado.c) Esboce a forma de onda de v
o.
 *40.  Projete um circuito grampeador para realizar a função indicada na Figura 2.184.
 *41.  Projete um circuito grampeador para realizar a função indicada na Figura 2.185.
(a)                                                           (b)      1 kΩ vi
–++–
vo
–+4 V Ideal
,
(a)                                                           (b)      1 kΩ vi
–++–
vo
–+4 V Ideal
,
Figura 2.178 Problema 34.
+
––
+5,3 V 7,3 V
Figura 2.180 Problema 36.
(a)                                                                (b)–
+
(a)                                                                (b)–
+
Figura 2.181 Problema 37.
(a)                                                                         (b)+
–EIdealIdeal
(a)                                                                         (b)+
–EIdealIdeal
Figura 2.182 Problema 38.
(a)                                                               (b)+
–4 VSi–+1 kΩ3 V
,
(a)                                                               (b)+
–4 VSi–+1 kΩ3 V
,
Figura 2.179 Problema 35.112   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   112 3/11/13   5:34 PM *43.  a)  Projete o circuito da Figura 2.187 para manter VL em 12 
V para uma variação na carga (IL) de 0 a 200 mA. Ou 
seja, determine RS e VZ.
  b) Determine PZmáx do diodo Zener do item (a).
 *44. Para o circuito da Figura 2.188, determine a faixa de Vi 
que manterá VL em 8 V e não excederá a potência máxima 
nominal do diodo Zener.
 45.  Projete um regulador de tensão que mantenha uma tensão 
de saída de 20 V através de uma carga de 1 kΩ, com uma entrada que varie de 30 a 50 V . Ou seja, determine o valor apropriado de R
S e a corrente máxima IZM.Seção 2.11 diodos Zener *42. a)  Determine V
L, IL, IZ e IR para o circuito da Figura 2.186, 
se RL = 180 Ω.
  b) Repita o item (a), se RL = 470 Ω.
  c)  Determine o valor de RL que estabelece as condições de 
máxima potência para o diodo Zener.
  d)  Determine o valor mínimo de RL para garantir que o 
diodo Zener está no estado “ligado”.
Diodos ideais
Projeto
Figura 2.184 Problema 40.
–
+–12 V12 V
,
Figura 2.183 Problema 39.
VZ
Figura 2.187 Problema 43.
VZ  = 10 V
PZmáx = 400 mW
Figura 2.186 Problema 42.
ProjetoDiodos de silício
,,
Figura 2.185 Problema 41.capítulo 2  Aplicações do diodo  113
Boylestad_2012_cap02.indd   113 3/11/13   5:34 PM 48.  Determine a especificação da PIV exigida para os dio-
dos da Figura 2.123 em termos de tensão de pico Vm no 
secundário.
Seção 2.15 Análise computacional
 49. Faça uma análise do circuito da Figura 2.156(b) utilizando o PSpice para Windows.
 50.  Faça uma análise do circuito da Figura 2.161(b) utilizando o PSpice para Windows.
 51. Faça uma análise do circuito da Figura 2.162 utilizando o PSpice para Windows.
 52.  Faça uma análise geral do circuito Zener da Figura 2.188 utilizando o PSpice para Windows.
 53.  Repita o Problema 49 utilizando o Multisim.
 54.  Repita o Problema 50 utilizando o Multisim.
 55.  Repita o Problema 51 utilizando o Multisim.
 56.  Repita o Problema 52 utilizando o Multisim. 
46.  Esboce a forma de onda de saída do circuito da Figura 
2.145, se a entrada for uma onda quadrada de 50 V . Faça 
o mesmo para uma onda quadrada de 5 V .
Seção 2.12 circuitos multiplicadores de tensão 47.  Determine a tensão disponível no dobrador de tensão da Figura 2.123, se a tensão no secundário do transformador for de 120 V (rms).
,
´
Figura 2.188 Problemas 44 e 52.114   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap02.indd   114 3/11/13   5:34 PMtransistores bipolares 
de junção
objetivos 
• Familiarizar-se com a estrutura e a operação básicas do transistor bipolar de junção. 
• Ser capaz de aplicar a polarização adequada para assegurar a operação na região ativa.
• Reconhecer e explicar as características de um transistor npn ou pnp.
• Conhecer os parâmetros importantes que definem a resposta de um transistor. 
• Ser capaz de testar um transistor e identificar os três terminais.
Figura 3.1 Os coinventores do primeiro transistor na 
Bell Laboratories.
Dr. William Shockley (sentado); dr. John Bardeen (à esquer-
da); dr. Walter H. Brattain. (Cortesia da AT&T Archives and History Center.)Dr. Shockley   Nascido em Londres, Inglaterra, em 1910. 
Ph.D pela Harvard em 1936.
Dr. Bardeen   Nascido em Madison, Wisconsin, em 1908. 
Ph.D pela Princeton em 1936.
Dr. Brattain   Nascido em Amoy, China, em 1902. 
Ph.D pela Universidade de Minnesota em 1928.
Ganharam juntos o Prêmio Nobel em 1956 por essa contribuição.
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3.1 introdução
Entre os anos de 1904 e 1947, a válvula foi, indu-
bitavelmente, o dispositivo eletrônico de maior interesse 
e desenvolvimento. Em 1904, a válvula diodo foi criada por J. A. Fleming. Logo depois, em 1906, Lee De Forest adicionou um terceiro elemento chamado grade de controle  
à válvula diodo, dando origem ao primeiro amplificador, o triodo. Nos anos seguintes, o rádio e a televisão pro-
porcionaram um grande estímulo à indústria de válvulas. A produção subiu de, aproximadamente, um milhão de válvulas em 1922 para cerca de 100 milhões em 1937. No início da década de 30, o tetrodo de quatro elementos e o pentodo de cinco elementos ganharam destaque na indús-tria de válvulas eletrônicas. Com o passar dos anos, esse setor tornou-se um dos mais importantes, obtendo rápidos avanços em termos de projeto, técnicas de fabricação, apli-cações de alta potência e alta frequência e miniaturização.
No entanto, em 23 de dezembro de 1947, a indústria 
eletrônica estava prestes a experimentar um redireciona-mento de interesse e desenvolvimento. Na tarde desse dia, William Shockley, Walter H. Brattain e John Bardeen de-monstraram a função de amplificação do primeiro transistor na Bell Telephone Laboratories, como ilustra a Figura 3.1. O transistor original (um transistor de contato de ponto) é mostrado na Figura 3.2. As vantagens desse dispositivo de 
Boylestad_2012_cap03.indd   115 3/11/13   5:40 PMestado sólido e três terminais em relação à válvula eram 
óbvias: menor e mais leve, não necessitava de aquecimento nem apresentava perda por aquecimento; tinha uma es-trutura mais robusta e era mais eficiente porque absorvia menos potência; estava pronto para uso sem necessidade de um período de aquecimento; e funcionava com ten-sões de operação mais baixas. Note que este capítulo é nossa primeira abordagem sobre dispositivos de três ou mais terminais. Mostraremos que todos os amplificadores (dispositivos que aumentam a tensão, corrente ou nível de potência) possuem no mínimo três terminais, e um deles controla o fluxo entre os outros dois.
3.2 Construção do transistor
O transistor é um dispositivo semicondutor de três 
camadas que consiste em duas camadas de material do tipo n e uma do tipo p ou em duas camadas do tipo p e uma do 
tipo n. O primeiro é denominado transistor npn e o outro, 
transistor pnp. Os dois são mostrados na Figura 3.3, com a polarização CC apropriada. No Capítulo 4, veremos que a polarização CC é necessária para estabelecer a região adequada de operação para a amplificação CA. A camada do emissor é fortemente dopada, enquanto a base e o coletor possuem dopagem leve. As camadas externas pos-suem larguras muito maiores do que as camadas internas de material do tipo p ou n. Para os transistores mostrados 
na Figura 3.3, a razão entre a largura total e a largura da camada central é de 0,150/0,001 = 150:1. A dopagem da camada interna também é consideravelmente menor do que a das externas (normalmente 1:10 ou menos). Esse nível de dopagem menor reduz a condutividade (aumen-ta a resistência) desse material, limitando o número de portadores “livres”.
Para a polarização mostrada na Figura 3.3, os termi -
nais são indicados pela letra maiúscula E para emissor, C 
para coletor e B para base. Uma avaliação dessa escolha 
de notação será detalhada quando discutirmos a operação básica do transistor. Normalmente, a abreviação TBJ, de transistor bipolar de junção (em inglês, BJT — bipolar 
junction transistor), é aplicada a esse dispositivo de três terminais. O termo bipolar se deve ao fato de que lacunas e 
elétrons participam do processo de injeção no material com polarização oposta. Se apenas um portador é empregado (elétron ou lacuna), o dispositivo é considerado unipolar, 
como o diodo Schottky do Capítulo 16.
3.3 operação do transistor
A operação básica do transistor será descrita agora 
por meio do transistor pnp da Figura 3.3(a). A operação 
do transistor npn é exatamente a mesma se as funções 
das lacunas e elétrons forem trocadas. Na Figura 3.4(a), o transistor pnp foi redesenhado sem a polarização base-
-coletor. Observe as semelhanças entre essa situação e a do diodo diretamente polarizado do Capítulo 1. A região de 
depleção teve a largura reduzida devido à tensão aplicada, resultando em um fluxo denso de portadores majoritários do material do tipo p para o material do tipo n.
Agora, removeremos a polarização base-emissor do 
transistor pnp da Figura 3.3(a), como mostrado na Figura 
3.4(b). Note as semelhanças entre essa situação e aquela do diodo reversamente polarizado da Seção 1.6. Lembre-se 
de que o fluxo de portadores majoritários é igual a zero, o que resulta em apenas um fluxo de portadores minoritários, como mostra a Figura 3.4(b). Portanto, em suma:
Figura 3.2 O primeiro transistor. (Cortesia da AT&T 
Archives and History Center.) VEEE
BCppn0,150 pol.
0,001 pol.
(a)
E
BCnnp0,150 pol.
0,001 pol.+ –
VCC+ –
VEE–+
VCC– +
(b)
Figura 3.3 Tipos de transistor: (a) pnp; (b) npn.116   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   116 3/11/13   5:40 PMUma junção p-n de um transistor é polarizada re-
versamente, enquanto a outra é polarizada diretamente.
Na Figura 3.5, os dois potenciais de polarização 
foram aplicados a um transistor pnp, com o fluxo resul-
tante de portadores majoritários e minoritários indicado. Observe, na Figura 3.5, a largura das regiões de depleção indicando claramente qual junção está polarizada direta -
mente e qual está polarizada reversamente. Como indica a figura, muitos portadores majoritários se difundirão no material do tipo n através da junção p-n polarizada direta-
mente. A questão é, então, se esses portadores contribuirão diretamente para a corrente de base I
B ou se passarão di-
retamente para o material do tipo p. Visto que o material do tipo n interno é muito fino e tem baixa condutividade, 
um número muito baixo de tais portadores seguirá esse caminho de alta resistência para o terminal da base. O valor da corrente de base é da ordem de microampères, enquanto a corrente de coletor e emissor é de miliampères. A maior parte desses portadores majoritários entrará atra -
vés da junção polarizada reversamente no material do tipo p conectado ao terminal do coletor, como indica a Figura 
3.5. O motivo da relativa facilidade com que portadores majoritários conseguem atravessar a junção polarizada reversamente é fácil de compreender, se considerarmos que para o diodo polarizado reversamente os portadores majoritários serão como portadores minoritários no mate-rial do tipo n. Em outras palavras, houve uma injeção de 
portadores minoritários no material do tipo n da base. Esse 
fato, somado ao de que todos os portadores minoritários na região de depleção atravessarão a junção polarizada reversamente de um diodo, é o responsável pelo fluxo indicado na Figura 3.5.
Aplicando-se a Lei das Correntes de Kirchhoff ao 
transistor da Figura 3.5 como se fosse um único nó, ob-temos
 
IE=IC+IB   (3.1)
e descobrimos que a corrente de emissor é a soma das cor -
rentes de coletor e de base. No entanto, a corrente de cole-tor possui dois componentes: os portadores majoritários e os minoritários, indicados na Figura 3.5. A componente de corrente de minoritários é chamada corrente de fuga e tem o símbolo I
CO (corrente IC com terminal emissor aberto). A 
corrente de coletor é, portanto, totalmente determinada por
 IC=ICmajoritári o+ICOminoritári o  
 (3.2)
Para os transistores de uso geral, IC é medida em 
miliampères, enquanto ICO é medida em microampères 
ou nanoampères. ICO, assim como Is para um diodo pola-
rizado reversamente, é sensível à temperatura e deve ser cuidadosamente analisada quando o transistor é subme-tido a grandes variações de temperatura; caso contrário, a estabilidade de um sistema pode ser consideravelmente afetada. Melhorias nas técnicas de construção resultaram em níveis significativamente menores de I
CO, a ponto de 
seu efeito poder ser frequentemente ignorado.)b( )a(–++
+++++++
+––––
–––
p n+
++ –––––
VCCB+–C
+ –E
VEEB+–
+ –++++
+++++++ –
–––
––– –
––––p n+ ++
+++++++ ++ ++++++++
Região de depleção Região de depleção+ Portadores minoritários + Portadores majoritários 
Figura 3.4  Polarização de um transistor: (a) direta; (b) reversa.
VCCE
B
VEERegiões de depleção+ Portadores minoritários
C+ Portadores majoritários 
IE
IBICpp n
+ – + –
Figura 3.5  Fluxo de portadores majoritários e 
minoritários de um transistor pnp.Capítulo 3  t ransistores bipolares de junção  117
Boylestad_2012_cap03.indd   117 3/11/13   5:40 PM3.4 Configuração base-Comum
A notação e os símbolos para o transistor usados na 
maioria dos livros e manuais publicados atualmente estão 
indicados na Figura 3.6 para a configuração base-comum com transistores pnp e npn. Essa terminologia deriva do 
fato de a base ser comum tanto na entrada quanto na saída da configuração. Além disso, ela é normalmente o terminal cujo potencial está mais próximo do potencial terra ou está efetivamente nele. Neste livro, os sentidos de corrente referem-se ao fluxo convencional (de lacunas), e não ao fluxo de elétrons. Por conseguinte, as setas em todos os símbolos eletrônicos possuem um sentido definido por essa convenção. Vale lembrar que a seta no símbolo do diodo define o sentido de condução da corrente conven-cional. Para o transistor:
A seta do símbolo gráfico define o sentido da cor -
rente de emissor (fluxo convencional) através do dis-
positivo.
Todos os sentidos de corrente mostrados na Figura 3.6 
são os reais, definidos pela escolha do fluxo convencional. 
Note que, em cada caso, IE = IC + IB. Observe também que 
as polarizações aplicadas (fontes de tensão) estabelecem uma corrente com o sentido indicado em cada ramo. Isto é, compare o sentido de I
E com a polaridade de VEE para cada 
configuração e o sentido de IC com a polaridade de VCC.
Para descrever totalmente o comportamento de um 
dispositivo de três terminais como os amplificadores de base-comum da Figura 3.6, são necessários dois conjuntos de curvas características: um para o ponto de acionamento ou parâmetros de entrada e outro para a saída. O conjunto de parâmetros de entrada para o amplificador em base -
-comum mostrado na Figura 3.7 relaciona uma corrente de entrada (I
E) a uma tensão de entrada (VBE) para diversos 
valores de tensão de saída ( VCB).
O conjunto de parâmetros de saída relaciona uma 
corrente de saída (IC) com uma tensão de saída (VCB) para 
diversos valores de corrente de entrada (IE), como é mos-
trado na Figura 3.8. O conjunto de características de saída ou de coletor tem três regiões de interesse indicadas na 
Figura 3.8: a ativa, a de corte e a de saturação. A região 
ativa é aquela normalmente empregada para amplificado-res lineares (sem distorção). Especificamente:VEEE
B
BC
E CVCCppn
(a)IE
IEIB
IBIC
IC+ – + –
        
VEEE
B
BC
E CVCCnnp
(b)IE
IEIBIC
IC
IB+ – + –
Figura 3.6  Notação e símbolos usados para a configuração 
base-comum: (a) transistor pnp; (b) transistor npn.
,, , ,,
Figura 3.7  Curvas características de entrada ou de ponto 
de acionamento para um transistor amplificador de silício em 
base-comum.118   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   118 3/11/13   5:40 PMNa região ativa, a junção base-emissor está polari-
zada diretamente, enquanto a junção base-coletor está 
polarizada reversamente.
A região ativa é definida pelas configurações de 
polarização da Figura 3.6. No extremo inferior da região 
ativa, a corrente de emissor (IE) é igual a zero, e a corrente 
de coletor deve-se exclusivamente à corrente de saturação reversa I
CO, como indica a Figura 3.9. A corrente ICO é tão 
pequena (microampères), se comparada à escala vertical de I
C (miliampères), que aparece praticamente na mesma 
linha horizontal de IC = 0. As condições de circuito exis-
tentes quando IE = 0 para a configuração base-comum são 
mostradas na Figura 3.9. A notação mais utilizada para ICO 
em folhas de especificações e de dados é, como indicado na Figura 3.9, I
CBO (a corrente base-coletor com o ramo 
emissor aberto). Devido às novas técnicas de fabricação, o nível de I
CBO para transistores de uso geral nas faixas de 
baixa e média potências, é normalmente tão pequeno que seu efeito pode ser ignorado. Contudo, para níveis de po-tência maiores, I
CBO ainda estará na faixa de microampères. 
Além disso, tenha em mente que ICBO, assim como Is, para 
o diodo (ambas correntes de fuga reversas) é sensível à temperatura. Sob temperaturas mais elevadas, o efeito de I
CBO pode se tornar um importante fator, já que aumenta 
rapidamente com a temperatura.
Na Figura 3.8, note que, à medida que a corrente de 
emissor fica acima de zero, a corrente de coletor aumenta até um valor essencialmente igual àquele da corrente de emissor, determinada pelas relações básicas de corrente no transistor. Observe também o efeito quase desprezível de V
CB sobre a corrente de coletor para a região ativa. As 
curvas indicam claramente que uma primeira estimativa 
para a relação entre IE e IC na região ativa é dada por
 IC IE    (3.3)
Como o nome já diz, a região de corte é definida 
como aquela em que a corrente de coletor é 0 A, conforme mostra a Figura 3.8. Além disso,
na região de corte, ambas as junções de um transistor, 
base-emissor e base-coletor, estão polarizadas rever -
samente.
A região de saturação é definida como a região das 
curvas características à esquerda de VCB = 0 V . A escala ho-
rizontal nessa área foi expandida para mostrar claramente CI(mA)
0
0 20 30 40 10 −11234567
EIEI= 1 mA2 mA3  mA4  mA5  mA6  mA7  mARegião de saturação
Região de corteRegião ativa (área não sombreada)
CBV
CBOBV(V) = 0 mAICO = ICBO
Figura 3.8  Curvas características de saída ou de coletor para um transistor amplificador em base-comum.
Emissor aberto
Coletor para base
Figura 3.9  Corrente de saturação reversa.Capítulo 3  t ransistores bipolares de junção  119
Boylestad_2012_cap03.indd   119 3/11/13   5:40 PMa drástica mudança nas curvas características nessa região. 
Observe o aumento exponencial da corrente de coletor à medida que a tensão V
CB aumenta em direção a 0 V .
Na região de saturação, as junções base-emissor e 
base-coletor estão polarizadas diretamente.
As curvas características de entrada da Figura 3.7 
revelam que, para valores fixos de tensão (VCB), à medida 
que a tensão base-emissor aumenta, a corrente de emissor  
também aumenta, lembrando a curva característica do 
diodo. Na verdade, valores crescentes de VCB têm um efeito 
tão pequeno sobre as curvas características que, como uma primeira aproximação, as modificações devido à variação de V
CB podem ser desprezadas e as curvas características 
desenhadas, como mostra a Figura 3.10(a). Se for aplicado o método de linearização da curva, o resultado será a curva característica mostrada na Figura 3.10(b). Avançar um passo e ignorar a inclinação da curva e, portanto, a resis-tência associada à junção polarizada diretamente resultará na curva característica da Figura 3.10(c). Para as análises seguintes deste livro, o modelo equivalente da Figura 3.10(c) será utilizado em toda a análise CC de circuitos com transistor. Isto é, se o transistor estiver no estado “ligado”, a tensão base-emissor será considerada a seguinte:
 
VBE 0,7   V (3.4)
Em outras palavras, o efeito das variações devido a 
VCB e à inclinação da curva característica de entrada será 
ignorado, enquanto nos esforçamos para analisar circuitos com transistor de maneira que as estimativas sejam próxi -
mas dos resultados reais, sem grande envolvimento com variações de parâmetros de menor importância.É importante avaliar totalmente as características 
da Figura 3.10(c). Elas indicam que, com o transistor no 
estado “ligado” ou ativo, a tensão de base para o emissor é 0,7 V para qualquer valor da corrente de emissor que 
seja controlada pelo circuito externo. Na verdade, verifi -
cando qualquer configuração de transistor no modo CC, podemos especificar de imediato que a tensão da base para o emissor é de 0,7 V , se o dispositivo estiver na região ativa — uma conclusão muito importante para a análise CC feita a seguir.
eXempLo 3.1
a) Utilizando as curvas características da Figura 3.8, 
determine a corrente de coletor resultante para I
E = 
3 mA e VCB = 10 V .
b) Utilizando as curvas características da Figura 3.8, 
determine a corrente de coletor resultante se IE per-
manecer em 3 mA, mas VCB for reduzida para 2 V .
c) Utilizando as curvas características das figuras 3.7 e 
3.8, determine VBE se IC  = 4 mA e VCB = 20 V .
d) Repita o item (c) utilizando as curvas características 
das figuras 3.8 e 3.10(c).
solução:a) As curvas características indicam, de maneira bas-
tante clara, que I
C ≅ IE = 3 mA.
b) O efeito da variação de VCB é desprezível e IC con-
tinua a ser 3 mA.
c) Da Figura 3.8, IE ≅ IC = 4 mA. Na Figura 3.7, o valor 
resultante de VBE é de, aproximadamente, 0,74 V.
d) Novamente da Figura 3.8, IE ≅ IC = 4 mA. No entanto, 
na Figura 3.10(c), VBE é 0,7 V para qualquer valor 
de corrente de emissor.
EI(mA)
012345678
0,2 0,6 1 0,4 0,8
(a)EI
BE(mA)
Qualquer
CBV
(V) V VBE(V) VEI(mA)
012345678
0,2 0,6 1 0,4 0,812345678
BE(V) 0 0,2 0,6 1 0,4 0,80,7V 
)c( )b(0,7V 
Figura 3.10  Desenvolvimento do modelo equivalente a ser empregado para a região base-emissor de um amplificador no modo CC.120   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   120 3/11/13   5:40 PMalfa (α)
Modo CC No modo CC, os valores de IC e IE devidos 
aos portadores majoritários estão relacionados por uma 
quantidade chamada alfa e definida pela seguinte equação:
 αCC=IC
IE  
  (3.5)
onde IC e IE são os valores de corrente no ponto de opera-
ção. Apesar de a curva característica da Figura 3.8 sugerir que α = 1, na prática os dispositivos apresentam valores de 
alfa entre 0,90 e 0,998, sendo que a maioria deles possui um valor alfa próximo ao extremo superior da faixa. Como alfa é definido exclusivamente para portadores majoritá -
rios, a Equação 3.2 torna-se:
 
IC=αIE+ICBO   (3.6)
Para as curvas características da Figura 3.8, quando 
IE = 0 mA, IC é, portanto, igual a ICBO, mas, como já men-
cionado, o valor de ICBO é geralmente tão pequeno que é 
quase impossível detectá-lo no gráfico da Figura 3.8. Em outras palavras, quando I
E = 0 mA nessa figura, IC também 
parece ser de 0 mA para a faixa de valores de VCB.
Modo CA Em situações com sinal CA, nas quais o ponto de operações move-se sobre a curva característica, um alfa CA é definido por
 
αCA=IC
IE`
VCB=constante  
 (3.7)
O alfa CA é formalmente chamado de base-comum, 
curto-circuito e fator de amplificação por motivos que fi-
carão mais claros quando analisarmos os circuitos equiva-lentes do transistor no Capítulo 5. Por enquanto, considere que a Equação 3.7 especifica que uma pequena variação na corrente de coletor é dividida pela variação correspondente de I
E com a tensão base-coletor permanecendo constante. 
Na maioria dos casos, os valores de αCA e αCC são bem 
próximos, permitindo a substituição de um pelo outro. A utilização de uma equação como a 3.7 será demonstrada na Seção 3.6.
polarização
A polarização adequada da configuração base-comum 
na região ativa pode ser rapidamente determinada, utili-zando a aproximação  I
C ≅ IE  e presumindo, por enquanto, 
que IB ≅ 0µA. O resultado é a configuração da Figura 3.11 para o transistor pnp. A seta do símbolo define o sentido do fluxo convencional para I
E ≅ IC. As fontes CC são então 
inseridas com uma polaridade semelhante ao sentido da corrente resultante. Para o transistor npn , as polaridades 
serão invertidas.
Alguns estudantes conseguem lembrar para que 
lado aponta a seta do símbolo do transistor associando as letras do tipo do transistor com certas letras das frases “apontando para dentro” e “não apontando para dentro”. Por exemplo, pode-se associar as letras npn com aquelas em itálico de n ão ap ontando para den tro 
e as letras pnp com aquelas em itálico de ap ontando 
para dentro.
*
região de ruptura 
À medida que a tensão aplicada VCB aumenta, há um 
ponto em que as curvas assumem uma ascensão drástica na Figura 3.8. Isso se deve, principalmente, a um efeito de avalanche semelhante ao descrito para o diodo no Capítulo 1, quando a tensão de polarização reversa atinge a região de ruptura. Como afirmado anteriormente, a junção base--coletor é polarizada reversamente na região ativa, mas existe um ponto onde uma tensão de polarização reversa demasiado grande conduzirá ao efeito de avalanche. O resultado é um elevado aumento na corrente para peque-nos aumentos na tensão base-coletor. A maior tensão de base para coletor admissível é denominada BV
CBO, como 
mostrado na Figura 3.8. Também é chamada de V(BR)CBO, 
conforme indicado nas características da Figura 3.23 a ser discutida mais adiante. Note, em cada uma das notações, a utilização da letra maiúscula O  para demonstrar que o 
ramo emissor está no estado aberto (não conectado). É importante lembrar, quando se toma nota desse ponto de dados, que tal limitação serve apenas para a configuração base-comum. Veremos na configuração emissor-comum que esse limite de tensão é um pouco menor.
VEE+ –
VCC+ –
Figura 3.11  Estabelecimento da polarização apropriada 
para um transistor pnp em base-comum na região ativa.
*Uma outra forma de lembrar como associar o tipo de transistor ao seu símbolo é sabendo que a seta aponta para o cristal “n” nos dois tipos.Capítulo 3  t ransistores bipolares de junção  121
Boylestad_2012_cap03.indd   121 3/11/13   5:40 PM3.5  Configuração 
emissor-Comum
A configuração utilizada com maior frequência para 
o transistor é mostrada na Figura 3.12 para transistores 
pnp e npn. Denomina-se configuração emissor-comum 
porque o emissor é comum em relação aos terminais de entrada e saída (nesse caso, comum aos terminais de coletor e base). Novamente, dois conjuntos de curvas características são necessários para descrever totalmente o comportamento da configuração emissor-comum: um para o circuito de entrada, ou base-emissor, e um para o circuito de saída, ou coletor-emissor. Ambos são mos-trados na Figura 3.13.
As correntes de emissor, coletor e base são mostradas 
com seu sentido convencional. Apesar de a configuração para o transistor ter mudado, as relações de corrente desen-volvidas anteriormente para a configuração base-comum ainda são aplicáveis. Isto é, I
E = IC + IB e IC = αIE. 
Para a configuração emissor-comum, as caracterís -
ticas de saída são representadas pelo gráfico da corrente de saída (I
C) versus a tensão de saída (VCE) para uma faixa 
de valores de corrente de entrada (IB). As características 
de entrada são representadas pelo gráfico de corrente de entrada (I
B) versus a tensão de entrada (VBE) para uma faixa 
de valores de tensão de saída ( VCE).
Observe que, nas curvas características mostradas 
na Figura 3.13, o valor de IB está em microampères, 
comparado aos miliampères de IC. Considere também que as curvas de IB não são tão horizontais quanto as obtidas 
para IE na configuração base-comum, o que indica que 
a tensão coletor-emissor influencia o valor da corrente 
de coletor. 
A região ativa para a configuração emissor-comum 
é a porção do quadrante superior direito que tem maior linearidade, isto é, a região em que as curvas de I
B são pra-
ticamente retas e estão igualmente espaçadas. Na Figura 3.13(a), essa região está à direita da linha vertical tracejada em V
CEsat e acima da curva para IB igual a zero. A região 
à esquerda de VCEsat é chamada de região de saturação.
Na região ativa de um amplificador emissor-comum, 
a junção base-coletor é polarizada reversamente, en-
quanto a junção base-emissor é polarizada diretamente.
Lembramos que essas são as mesmas condições 
existentes na região ativa da configuração base-comum. A 
região ativa da configuração emissor-comum pode ser uti -
lizada para amplificação de tensão, corrente ou potência.
A região de corte da configuração emissor-comum 
não é tão bem definida quanto a configuração base-co-mum. Observe, nas características de coletor da Figura 3.13, que I
C não é igual a zero quando IB equivale a zero. 
Para a configuração base-comum, quando a corrente de entrada I
E era igual a zero, a corrente de coletor equivalia 
apenas à corrente de saturação reversa ICO, de modo que 
a curva IE = 0 e o eixo das tensões eram praticamente 
os mesmos.
(a)
 (b)        
Figura 3.12  Notação e símbolos utilizados na configuração emissor-comum: (a) transistor npn; (b) transistor pnp. 122   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   122 3/11/13   5:40 PMA razão para essa diferença nas características de 
coletor pode ser justificada pela manipulação apropriada 
das equações 3.3 e 3.6. Isto é,
Equação 3.6:      IC=αIE+ICBO    
A substituição resulta em
Equação 3.3:        IC=α(IC+IB)+ICBO    
A reorganização resulta em 
    IC=αIB
1–α+ICBO
1–α  
 (3.8)
Se considerarmos o caso discutido anteriormente, no 
qual IB = 0 A, e substituirmos um valor típico de α como 
0,996, a corrente de coletor resultante será a seguinte:
IC=α(0 A)
1–α+ICBO
1– 0,996
=ICBO
0,004=250ICBO    
Se ICBO fosse 1 μA, a corrente de coletor resultante 
com IB = 0 A seria 250(1 μA) = 0,25 mA, como se reflete 
na curva característica da Figura 3.13.Para referência futura, a corrente de coletor defini -
da pela condição IB = 0 μA terá a notação indicada pela 
seguinte equação:
 ICEO =ICBO
1–α`
IB=0 μA  
  (3.9)
Na Figura 3.14, as condições que envolvem essa 
corrente recém-definida são demonstradas com seu sentido 
de referência assinalado.
Para uma amplificação linear (distorção mínima), 
a região de corte para a configuração emissor-comum 
é definida por IC = ICEO.
Em outras palavras, a região abaixo de IB = 0 μA 
deve ser evitada, caso seja necessário um sinal de saída 
não distorcido.CI
CEV(mA)
01234567
5 10 15 20
CEOICBO I~CEsatV(Região de corte)BI
BEV  (μA)
0102030405060708090100
0,2 0,4 0,6 0,8 1,0CEV= 1 V
CEV= 20 V
(a)(Região 
de saturação)
=(V) CE= 10 VV
(V) 
(b)8
(Região ativa)90 μA
80 μA
70 μA
60 μA
50 μA
40 μA
30 μA
20 μA
10 μA
BI= 0 μA
β
Figura 3.13  Curvas características de um transistor de silício na configuração emissor-comum: (a) curva característica do 
coletor; (b) curva característica da base.
Base aberta
Coletor para emissor
Figura 3.14  Condições do circuito relacionadas a ICEO.Capítulo 3  t ransistores bipolares de junção  123
Boylestad_2012_cap03.indd   123 3/11/13   5:40 PMQuando empregado como chave em um circuito 
lógico de computador, o transistor terá dois pontos de 
operação de interesse: um na região de corte e outro na região de saturação. A condição de corte idealmente deveria ser I
C = 0 mA para a tensão VCE escolhida. Visto 
que o valor de ICEO geralmente é baixo para dispositivos 
de silício, haverá corte para finalidade de chaveamento quando I
B = 0 μA ou IC = ICEO apenas para transistores de 
silício. Mas, em transistores de germânio, o corte para o chaveamento será definido conforme as condições existentes quando I
C = ICBO. Essa condição geralmente 
é obtida em transistores de germânio invertendo-se a polarização da junção base-emissor em alguns décimos de volts.
Lembramos que, para a configuração base-co-
mum, a curva característica para a entrada era estimada pelo equivalente a uma linha reta, que resultava em V
BE 
= 0,7 V para qualquer valor de IE maior do que 0 mA. 
O mesmo pode ser feito com a configuração emissor -
-comum, resultando no equivalente aproximado da Figura 3.15. Os resultados comprovam nossa conclu-são anterior de que, para um transistor na região ativa ou no estado “ligado”, a tensão base-emissor é de 0,7 V . Nesse caso, a tensão é fixa para qualquer valor de corrente de base.
eXempLo 3.2a) Utilizando as curvas características da Figura 3.13, 
determine I
C para IB = 30 μA e VCE = 10 V .
b) Utilizando as curvas características da Figura 3.13, 
determine IC para VBE = 0,7 V e VCE = 15 V .solução:a) Na interseção de I
B = 30 μA  e VCE = 10 V , IC = 3,4 mA.
b) Utilizando a Figura 3.13(b), obtemos IB = 20 μA na 
interseção de VBE = 0,7 V e VCE = 15 V (entre VCE = 
10 V e 20 V). Da Figura 3.13(a), concluímos que IC = 
2,5 mA na interseção de IB = 20 μA para VCE = 15 V .
beta (β)
Modo CC No modo CC, os valores de IC  e IB são rela-
cionados por uma quantidade chamada de beta e definida 
pela seguinte equação:
 βCC=IC
IB  
 (3.10)
onde IC e IB são determinados em um ponto específico 
de operação da curva característica. Para os dispositivos práticos, o valor de β varia geralmente de 50 a mais de 
400, estando a maioria no meio dessa faixa. Assim como α, certamente β  revela o valor relativo de uma corrente em 
relação a outra. Para um dispositivo com um β de 200, a corrente de coletor é 200 vezes o valor da corrente de base.
Nas folhas de especificações, β
CC é geralmente lido 
como hFE, com h derivado de um circuito equivalente CA 
híbrido, que será apresentado no Capítulo 5. As letras FE derivam, respectivamente, da amplificação de corrente direta ( forward) e da configuração emissor-comum.
Modo CA Para a análise CA, um beta CA é definido da seguinte maneira:
 
βCA=IC
IB`
VCE=constante  
 (3.11)
A designação formal para βCA é fator de amplifica -
ção de corrente direta em emissor-comum. Visto que a corrente de coletor é geralmente a corrente de saída para a configuração emissor-comum e a corrente de base é a corrente de entrada, o termo amplificação é incluído na 
nomenclatura anterior.
A Equação 3.11 tem formato semelhante ao da equa-
ção para α
CA da Seção 3.4. O procedimento para obter αCA 
na curva característica não foi descrito por causa da dificul-dade de medir variações de I
C e IE na curva característica. 
Mas a Equação 3.11 pode ser descrita com certa clareza e, na verdade, o resultado pode ser utilizado para determinar α
CA, utilizando-se uma equação a ser apresentada em breve.
Nas folhas de dados, em geral βCA é chamado de hfe. 
Observe que a única diferença entre a notação utilizada para o beta CC, especificamente β
CC = hFE, é o tipo de letra 
para cada quantidade subscrita. BI
BEV(μA)
0,2 0,6 0,4 0,8 0102030405060708090100
0,7 V(V) 1
Figura 3.15  Equivalente linear por partes para a curva 
característica do diodo da Figura 3.13(b). 124   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   124 3/11/13   5:40 PMA aplicação da Equação 3.11 é mais bem descrita 
por meio de um exemplo numérico, utilizando-se as cur -
vas características mostradas na Figura 3.13(a) e repetidas 
na Figura 3.16. Determinaremos βCA para uma região da 
curva característica definida por um ponto de operação IB 
= 25 μ A e VCE = 7,5 V , como indicado na Figura 3.16. A 
restrição de VCE = constante exige que seja desenhada uma 
linha vertical através do ponto de operação em VCE = 7,5 V . 
Em qualquer ponto dessa linha vertical, a tensão VCE é 7,5 
V , uma constante. A variação em IB(ΔIB), como mostrado 
na Equação 3.11, é definida então pela escolha de dois pontos, um de cada lado do ponto Q, estendendo-se pelo 
eixo vertical com distâncias aproximadamente iguais em cada lado desse ponto. Para isso, as curvas I
B = 20 μ A e 30 
μA atendem à exigência sem se distanciar muito do ponto 
Q. Elas estabelecem também valores para IB facilmente 
definíveis, sendo desnecessária a interpolação do valor de I
B entre as curvas. Devemos mencionar que a melhor 
determinação geralmente é feita mantendo-se o menor ΔIB 
possível. Nas duas interseções entre IB e o eixo vertical, os 
dois valores de IC podem ser determinados desenhando-se 
uma linha horizontal sobre o eixo vertical e lendo-se os valores resultantes de I
C. O βCA resultante para a região 
pode ser, então, determinado porβCA=IC
IB`
VCE=constant e=IC2–IC1
IB2–IB1
=3,2 mA –2,2 mA
30 μA– 20 μA=1 mA
10 μA
=100    
Essa solução revela que, para uma entrada CA na 
base, a corrente de coletor será aproximadamente 100 
vezes maior do que a corrente de base.
Se determinarmos o beta CC no ponto Q , obteremos
βCC=IC
IB=2,7 mA
25 μA=108   
Apesar de não serem exatamente iguais, os valores 
de βCA e βCC costumam ser bem próximos e intercambiá -
veis. Isto é, caso o valor de βCA seja conhecido, presume-
-se que seja mais ou menos o mesmo de βCC e vice-versa. 
Tenha em mente que, em um mesmo lote (de fabricação), 
o valor de βCA variará um pouco de um transistor para ou-
tro, apesar de os transistores possuírem o mesmo código. A variação pode não ser significativa, mas, para a maio-ria das aplicações, é suficiente para validar a afirmação 
CI(mA)
0123456789
10 15 20 25IC2
ICΔ
(V)CEV
V= 7,5 VCE510 μA
BI20 μA40 μA50 μA60 μA70 μA80 μA90 μA
30 μA
= 0 μA25 μA
BI1BI2
IC1 Ponto Q
Figura 3.16  Determinação de βCA e βCC a partir das curvas características do coletor. Capítulo 3  t ransistores bipolares de junção  125
Boylestad_2012_cap03.indd   125 3/11/13   5:40 PManterior. Geralmente, quanto menor for o valor de ICEO, 
mais próximos serão os valores dos dois betas. Visto que 
a tendência é buscar valores cada vez menores para ICEO, 
a validação da afirmação é então confirmada.
Se as curvas características tivessem a aparência 
mostrada na Figura 3.17, o valor de βCA seria o mesmo em 
qualquer região delas. Observe que o intervalo para IB é 
fixado em 10 μA e o espaçamento vertical entre as curvas é o mesmo em qualquer ponto das curvas características, isto é, 2 mA. O cálculo do valor de β
CA no ponto Q indi-
cado resultará em:
βCA=IC
IB`
VCE=constante
=9 mA –7 mA
45 μA– 35 μA=2 mA
10 μA=200   
Determinar o beta CC no mesmo ponto Q resulta em
βCC=IC
IB=8 mA
40 μA=200   
revelando que, se as curvas tiverem a aparência mostrada na Figura 3.17, o valor de β
CA e βCC será o mesmo em 
qualquer ponto das curvas características. Observe, em especial, que  I
CEO = 0 μA.
Embora um conjunto real de curvas características 
de um transistor jamais seja exatamente igual ao da Figura 3.17, temos um conjunto de curvas características para comparação com os resultados obtidos de um traçador de curva (a ser descrito mais adiante).Na análise a seguir, o subscrito CC ou CA não será 
incluído em β para evitar o excesso de símbolos desne-cessários nas expressões. Para situações CC, β será reco-nhecido simplesmente como β
CC e, para análises de CA, 
como βCA. Se um valor de β  for especificado para uma 
configuração em particular do transistor, normalmente será utilizado tanto para os cálculos de CC quanto de CA. 
É possível estabelecer uma relação entre β e α utili -
zando-se as relações básicas desenvolvidas até agora. Se β = I
C/IB, temos IB = IC/β, e se α = IC/IE, temos IE = IC/α. 
Aplicando-os em
IE=IC+IB   
temos 
 IC
α=IC+IC
β   
 
e, dividindo ambos os lados da equação por IC, temos
1
α=1 +1
β   
ou  β=αβ+α=(β+1)α    
de maneira que: 
 α=β
β+1  
 (3.12)
ou 
 β=α
1–α  
 (3.13)
Ponto Q
Figura 3.17  Curvas características nas quais βCA é o mesmo em qualquer ponto e βCA = βCC.126   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   126 3/11/13   5:40 PMAlém disso, lembre-se de que
ICEO =ICBO
1–α   
mas, utilizando a equivalência de
1
1–α=β+   1
derivada da expressão anterior, chegamos a
ICEO =(β+1)ICBO   
ou  ICEO βICBO   (3.14)
como indicado na Figura 3.13(a). Beta é um parâmetro 
especialmente importante, pois oferece uma relação direta entre níveis de corrente dos circuitos de entrada e saída para uma configuração emissor-comum. Isto é,
 
IC=βIB   (3.15)
e uma vez que
 IE=IC+IB
=βIB+IB    
temos  IE=(β+1)IB    (3.16)
Ambas as equações anteriores têm um papel impor -
tante na análise feita no Capítulo 4.
polarização
A polarização adequada de um amplificador em 
emissor-comum pode ser determinada de maneira seme-lhante à usada para a configuração base-comum. Suponha-mos que temos um transistor npn, tal como o da Figura 3.18(a), e precisamos aplicar a polarização correta para colocar o dispositivo na região ativa.
O primeiro passo é indicar o sentido de I
E conforme a 
seta do símbolo do transistor, como na Figura 3.18(b). Em seguida, outras correntes são inseridas como mostrado, tendo--se em mente a Lei das Correntes de Kirchhoff: I
C + IB = IE.  
Isto é, IE é a soma de IC e IB e ambos devem entrar na estru-
tura do transistor. Por fim, as fontes são introduzidas com polaridades que estão de acordo com os sentidos de I
B e IC, 
como mostra a Figura 3.18(c), completando a ilustração. A mesma abordagem pode ser usada para os transistores pnp. Se o transistor da Figura 3.18 fosse um pnp, todas as correntes e polaridades da Figura 3.18(c) seriam invertidas.
região de ruptura 
Tal como no caso da configuração base-comum, 
existe uma tensão emissor-coletor máxima que pode ser aplicada e ainda permanecer na região ativa estável de ope -
ração. Na Figura 3.19, as curvas características da Figura 3.8 foram estendidas para demonstrar o impacto sobre as características em níveis elevados de V
CE. Em níveis altos 
de corrente de base, as correntes quase ascendem vertical-mente, enquanto em níveis mais baixos desenvolve-se uma região que parece apoiar-se sobre si mesma. Essa região é particularmente digna de nota porque um aumento na corrente está resultando em uma queda na tensão — algo totalmente diferente do que ocorre com qualquer elemento resistivo no qual um aumento na corrente resulta em um aumento na diferença de potencial através do resistor. Considera-se que regiões dessa natureza têm uma carac -
terística de resistência negativa. Embora o conceito de 
uma resistência negativa possa parecer estranho, este livro apresentará dispositivos e sistemas que dependem desse tipo de característica para executar a tarefa desejada. 
(a)                                                                                 (b)                                                                                     (c)
Figura 3.18  Determinação da polarização apropriada para um transistor npn em configuração emissor-comum.Capítulo 3  t ransistores bipolares de junção  127
Boylestad_2012_cap03.indd   127 3/11/13   5:40 PMO valor máximo recomendado para um transistor 
sob condições normais de operação é denominado BVCEO, 
como mostrado na Figura 3.19, ou V(BR)CEO, na Figura 3.23. 
É menor que BVCBO e, na realidade, frequentemente ele 
tem a metade do valor de BVCBO. Nessa região de ruptura, 
existem duas razões para a mudança drástica nas curvas. 
Uma delas é a ruptura por avalanche, mencionada para 
a configuração base-comum, enquanto a outra, chamada perfuração (punch-through), deve-se ao Efeito Early, a 
ser abordado no Capítulo 5. No total, o efeito de avalanche é dominante porque qualquer aumento da corrente de base decorrente dos fenômenos de ruptura aumentará a corrente de coletor resultante por um fator beta. Esse aumento na corrente de coletor contribuirá, por sua vez, para o proces-so de ionização (geração de portadores livres) durante a ruptura, o que causará um aumento adicional na corrente de base e níveis ainda mais elevados de corrente de coletor.
3.6  Configuração 
CoLetor-Comum
A terceira e última configuração de transistor é a 
coletor-comum, mostrada na Figura 3.20 com as notações adequadas de tensão e corrente. A configuração coletor -
-comum é utilizada principalmente para o casamento de impedâncias, pois possui alto valor de impedância de en-trada e baixo valor de impedância de saída, isto é, o oposto daquela encontrada para as configurações de base-comum e de emissor-comum.Uma configuração coletor-comum é mostrada na 
Figura 3.21 com o resistor de carga conectado do emis-
sor para o terra. Observe que o coletor está aterrado, apesar de o transistor encontrar-se conectado de uma forma que se assemelha à configuração emissor-comum. Do ponto de vista de projeto, não há necessidade de um conjunto de curvas características da configuração coletor-comum para a escolha dos parâmetros do circuito da Figura 3.21. Pode-se projetá-lo utilizando-se as cur -
vas características da configuração emissor-comum da Seção 3.5. Na prática, as curvas características de saída para a configuração coletor-comum são iguais às curvas características da configuração emissor-comum. Para a configuração coletor-comum, as curvas características de saída são um gráfico de I
E versus VCE para uma faixa 
de valores de IB. A corrente de entrada, portanto, é a 
mesma para as curvas características de coletor-comum e emissor-comum. O eixo horizontal de tensão para a configuração coletor-comum é obtido simplesmente invertendo o sinal da tensão coletor-emissor das curvas características da configuração emissor-comum. Por fim, há uma diferença sutil na escala vertical de I
C para as cur -
vas da configuração emissor-comum, se IC é substituído 
por IE para as curvas características de coletor-comum 
(já que α  ≅ 1). Para o circuito de entrada da configuração 
coletor-comum, as curvas características de base da con-figuração emissor-comum são suficientes para obtermos as informações necessárias.70 µACI
VCEBVCEO(mA)
01234567
5 10 15 20 258
40 µA50 µA90 µA
60 µA80 µA
30 µA
20 µA
10 µA
BI= 0 µARegião de 
resistência negativa –R
Figura 3.19  Exame da região de ruptura de um transistor na configuração emissor-comum.128   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   128 3/11/13   5:40 PM3.7  Limites de operação
Para cada transistor, existe uma região de operação 
nas curvas características que garante que os limites para 
o transistor não serão excedidos e que o sinal de saída terá um mínimo de distorção. Essa região foi definida para as curvas características de um transistor mostradas na Figura 3.22. Todos os limites de operação são determinados com base em uma folha de dados padrão, descrita na Seção 3.8.
Alguns dos limites de operação são autoexplicativos, 
como a corrente máxima de coletor (normalmente chama-da, nas folhas de dados, de corrente de coletor contínua ) 
e a tensão máxima coletor-emissor (frequentemente abre-viada como BV
CEO ou V(BR)CEO  na folha de dados). Para o 
transistor da Figura 3.22, ICmáx foi especificado como sendo de 50 mA, e BVCEO como 20 V . A linha vertical no gráfico 
das curvas características definida como VCEsat especifica 
o valor mínimo de VCE que pode ser aplicado sem que o 
transistor caia na região não linear chamada de região de saturação. O valor da V
CEsat é normalmente de cerca de 0,3 
V , específico para esse transistor.
O valor máximo de dissipação de potência é deter -
minado pela equação:
 PCmáx=VCEIC    (3.17)
Para o dispositivo da Figura 3.22, a dissipação de 
potência de coletor é de 300 mW. A questão que surge é como traçar a curva de dissipação de potência de coletor especificada pelo fato de que
P
Cmáx = VCEIC = 300 mW
ou  VCEIC = 300 mW  
Em ICmáx Em qualquer ponto das curvas características, o 
produto de VCE por IC deve ser igual a 300 mW. Se esco-
lhermos o valor máximo de 50 mA para IC e o aplicarmos 
à relação anterior, obteremos
VCEIC=300 mW
VCE(50 mA)= 300 mW
VCE=300 mW
50 mA=6 V   pn
n
CIBIEI
B
CE
BIEI
CIBE
CBE
CEI
BI
CI
)b( )a(np
p
BBVEEVEI
B
CE
BI
CIBBV+
+–EEV
+–
+–
–
Figura 3.20  Notação e símbolos utilizados para a configuração coletor-comum: (a) transistor pnp; (b) transistor npn.
B
EC
R
Figura 3.21  Configuração coletor-comum utilizada para 
casamento de impedâncias.Capítulo 3  t ransistores bipolares de junção  129
Boylestad_2012_cap03.indd   129 3/11/13   5:40 PMEm VCEmáx Como resultado, descobrimos que, se IC = 50 
mA, então VCE = 6 V na curva de dissipação de potência, 
como indicado na Figura 3.22. Se agora escolhermos o 
valor máximo de 20 V para VCE, o valor de IC será
 (20 V) IC=300 mW
IC=300 mW
20 V=15 mA   
definindo-se um segundo ponto na curva de potência.
Em IC = 2ICmáx1 Se agora escolhermos um valor intermedi -
ário de IC, como 25 mA, e calcularmos o valor resultante 
de VCE, obteremos
VCE(25 mA) = 300 mW
e 
 VCE=300 mW
25 mA=12 V
 
como também é indicado na Figura 3.22.
Normalmente, uma estimativa aproximada da curva 
real pode ser obtida utilizando-se os três pontos definidos 
anteriormente. É claro que, quanto mais pontos tivermos, mais precisa será a curva, mas uma estimativa aproximada quase sempre é suficiente.A região de corte é definida como aquela abaixo de 
I
C = ICEO. Essa região também deve ser evitada para que o 
sinal de saída tenha o mínimo de distorção. Em algumas folhas de dados, somente I
CBO é fornecida. Deve-se utili -
zar, então, a equação ICEO = βICBO para se ter uma ideia do 
nível de corte, se as curvas características não estiverem disponíveis. A operação na região resultante da Figura 3.22 garantirá uma distorção mínima do sinal de saída e valores de corrente e tensão que não danificarão o dispositivo.
Se as características não estiverem disponíveis ou 
não constarem da folha de dados (o que ocorre muitas vezes), deve-se simplesmente assegurar que I
C, VCE e 
seu produto VCEIC situem-se nos intervalos mostrados na 
seguinte faixa:
 ICEO%IC%ICmáx   
VCEsat%VCE%VCEmáx  
VCEIC%PCmáx   
 (3.18)
Para as curvas características da configuração base-
-comum, a curva de potência máxima é determinada pelo seguinte produto dos parâmetros de saída:
 PCmáx=VCBIC  
  (3.19)
BVCEORegião de
 saturação
Região de corte,´
´
Figura 3.22  Definição da região linear (sem distorção) de operação do transistor.130   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   130 3/11/13   5:40 PM3.8  foLha de dados do transistor
Visto que a folha de dados representa o elo de co-
municação entre o fabricante e o usuário, é muito impor -
tante que as informações fornecidas sejam reconhecidas 
e corretamente compreendidas. Embora não tenham sido apresentados todos os parâmetros, um número razoável deles se tornará familiar. Os parâmetros restantes serão introduzidos em outros capítulos. Então, haverá uma referência a essa folha de dados para examinar a maneira como o parâmetro é apresentado.
A informação fornecida na Figura 3.23 é dada pela 
Fairchild Semiconductor Corporation. O 2N4123 é um transistor npn de uso geral com a identificação do encap-
sulamento e dos terminais aparecendo no canto superior direito da Figura 3.23(a). A maior parte das folhas de dados 
CARACTERÍSTICAS DE PEQUENO SINALCARACTERÍSTICAS NO ESTADO “LIGADO”Tensão coletor-emissor        VCEO 30 VCC
Tensão coletor-base                                            VCBO 40 VCC
Tensão emissor-base                                          VEBO 5,0 VCC
Corrente de coletor — contínua                            IC 200 mACC
Dissipação total do dispositivo @ T  = 25 oC A  PD 625 mW
     Redução acima de 25˚C                                                         5,0 mW˚C
                                                                           T j,Tstg –55 a +150 ˚C
RθJC 83,3 ˚C W Resistência térmica entre junção e encapsulamento  
Resistência térmica entre junção e ambiente RθJA 200 ˚C WCARACTERÍSTICAS TÉRMICASESPECIFICAÇÕES MÁXIMAS
CARACTERÍSTICAS ELÉTRICAS  (TA = 25˚C, a menos que especificado outro valor)
V(BR)CEO  30  VCC
 (IC = 1,0 mACC, IE = 0)
V(BR)CBO  40  VCC
 (IC = 10 μACC, IE = 0)
V(BR)EBO  5,0 – VCC
 (IE = 10 μACC, IC = 0)
ICBO – 50 nACC
 (VCB = 20 VCC, IE = 0)
IEBO – 50 nACC
 (VBE = 3,0 VCC, IC = 0)
Ganho de corrente CC (1)
Tensão de saturação do coletor-emissor (1)
Tensão de saturação base-emissor (1)
Produto ganho de corrente — largura de banda 
Capacitância de saída 
Capacitância de entrada 
Capacitância coletor-base 
Ganho de corrente — alta frequência (I
Figura de ruídoC = 2,0 mACC, VCE h  V 0,1 = FE 50 150 –
 (IC = 50 mACC, VCE –  52   V 0,1 = 
VCE(sat)  – 0,3 VCC
 (IC = 50 mACC, IB = 5,0 mACC)
VBE(sat)  – 0,95 VCC
 (IC = 50 mACC, IB = 5,0 mACC)
fT 250  MHz
 (IC = 10 mACC, VCE = 20 VCC, f = 100 MHz)
Cobo – 4,0 pF
 (VCB = 5,0 VCC, IE = 0, f = 100 MHz)
Cibo – 8,0 pF
 (VBE = 0,5 VCC, IC = 0, f = 100 kHz)
Ccb – 4,0 pF
 (IE = 0, VCB = 5,0 V, f = 100 kHz)
hfe 50 200 –
 (IC = 2,0 mACC, VCE = 10 VCC, f = 1,0 kHz)
 (IC = 10 mACC, VCE h  )zHM 001 = f ,CCV 02 = fe 2,5 – –
 (IC = 2,0 mACC, VCE 002  05   )zHk 0,1 = f ,V 01 = 
NF – 6,0 dB
 (IC = 100 μACC, VCE S = 1,0 k ohm, f = 1,0 kHz)  = 5,0 VCC, R
(1) Pulso de teste: largura de pulso = 300 μs. Ciclo de trabalho = 2,0%
(a)General Purpos e
Transistor
NPN SiliconSEMICONDUCT OR TMFAIRCHILD
2N4123
CBETO-92Faixa de temperatura da junção  
para armazenamento e operaçãoEspecificação                            Símbolo         2N4123         Unidade
Característica                            Símbolo           Máx.          Unidade
Características Símbolo Mín. Máx.  Unidade
CARACTERÍSTICAS NO ESTADO “DESLIGADO”
Tensão de ruptura coletor-emissor 
Tensão de ruptura coletor-base 
Tensão de ruptura emissor-base 
Corrente de corte do coletor 
Corrente de corte do emissor 
Ganho de corrente para pequenos sinais CC)CC)
Figura 3.23  Folha de dados de um transistor.Capítulo 3  t ransistores bipolares de junção  131
Boylestad_2012_cap03.indd   131 3/11/13   5:40 PMFigura 1—Ganho de corrente 
2
0,1
(f)0,2 0,4 12 41 02 04 0 100
f, Frequência (kHz)4681012
0NF, Figura de ruído  (dB)
I   , Corrente de coletor (mA)C1,0 3,0 2,0 10 20 30 200
(e)001 05 0,5200
100
70
50
30
20
5,07,010,0Figura 4 — Tempos de chaveamentoFigura 5 — Variações de frequência 
ts
td
tr
tfCARACTERÍSTICAS DE ÁUDIO PARA PEQUENOS SINAIS
FIGURA DE RUÍDO
(VCE= 5 VCC, TA= 25°C)
Largura de banda = 1,0 Hz
VCC= 3 V
V = 0,5 VEB (off)= 10 IC/ ITempo (ns)Ω Resistência de fonte = 200
= 1 mAIC
= 0,5 mAICΩ Resistência de fonte = 200
= 50   AICΩ Resistência de fonte = 1 k
= 100   AICΩ Resistência de fonte = 500
μ μ
B0,1
(d)0,2 0,7
Tensão de polarização reversa  (V)2,03,0 5,07,0 302010
7,0
5,0
3,0
2,0
1,0Figura 3 — Capacitância
CoboCiboCapacitância (pF )
CURVAS CARACTERÍSTICAS ESTÁTICASGanho de corrent e
Figura 2 — Ganho de corrente CCh PAR ÂMETROS
= 10 V, f = 1 kHz, TVA EC = 25°C
100
70
30
0,1 0,2 0,5 2,0 10 30 50 100 0,3 0,7 1,0 3,0 5,0 7,0 20 70 200
(c)0,1
(b)0,2 0,5 2,0 5,0 10.
1,0
0,10,20,30,51,0
0,72,050200300
Ganho de corrente CC (normalizado)hfe
hFE
I   , Corrente de coletor (mA)CI   , Corrente de coletor (mA)C
= +125 ° C TJ
+25° C
–55° C= 1 VVCE0,3 0,5 1,0 10 40
Figura 3.23  Continuação.132   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   132 3/11/13   5:40 PMé discriminada em valores máximos, características térmi-
cas e características elétricas . As características elétricas 
são divididas posteriormente em “ligado”, “desligado” e de pequenos sinais. As características no estado “ligado” e “desligado” referem-se a limites CC, e as características de pequenos sinais incluem os parâmetros importantes para a operação CA.
Observe na lista de valores máximos permitidos que 
V
CEmáx = VCEO = 30 V com ICmáx = 200 mA. A dissipação má-
xima do coletor PCmáx = PD = 625 mW. O fator de redução 
de capacidade designa que o valor máximo de potência dissipada deve ser reduzido 5 mW a cada 1 °C de aumento na temperatura acima de 25 °C. Nas características no estado “desligado”, I
CBO é definida como sendo de 50 nA, 
e, nas características no estado “ligado”, VCEsat =  0,3 V .  O valor de hFE varia de 50 a 150 para IC = 2 mA e VCE = 1 V 
e tem um valor mínimo de 25 para um valor de corrente acima de 50 mA, na mesma tensão.
Os limites de operação estão definidos para o dispo -
sitivo e são repetidos a seguir no formato da Equação 3.18 utilizando h
FE = 150 (limite superior) e ICEO  ≅ βICBO = (150)
(50 nA) = 7,5 μA. Certamente, para muitas aplicações, o valor 7,5 μ A = 0,0075 mA pode ser considerado como de 
aproximadamente 0 A.
Limites de operação  
5,7    μA%IC%200 mA
3,0  V%VCE%30 V
 VCEIC%650    WmRazão de  realimentação de tensão (R  , Resistência de fonte  (k   )S4
0,168101214
0NF, Figura de ruído  (dB)
2
0,2 4,0 0,4 1,0 2,0 10 20 40 100
(g)Figura 6 — Resistência de fonte
Ωf = 1 kHz
= 1 mAIC
= 0,5 mAIC
= 50   AIC
= 100   AICμ
μ
I   , Corrente de coletor  (mA)CI   , Corrente de coletor (mA)C
Figura 8 — Razão de realimentação de tensãoFigura 7 — Impedância de entradaImpedância de entrada  (k   )
0,1
(h)0,2 0,5 2,0 5,0 102,020
2,0
0,57,010
(i)1,0
0,1 0,2 0,5 2,0 5,0 10 1,00,71,03,05,00,20,51,05,010Ω hie× 10−4) hreFigura 9 — Admitância de saída
(j)0,1 0,2 0,5 2,0 5,0 10 1,01050
1,05,020100
2,0Admitância de saída  (  mhos )
μ
I   , Corrente de coletor (mA)Choe
Figura 3.23  Continuação.Capítulo 3  t ransistores bipolares de junção  133
Boylestad_2012_cap03.indd   133 3/11/13   5:40 PMVariação do β
Nas características de pequenos sinais, o valor de 
hfe(βCA) é fornecido juntamente com um gráfico que apre-
senta sua variação com a corrente de coletor, como na 
Figura 3.23(b). Na Figura 3.23(c), é demonstrado o efeito da temperatura e da corrente de coletor no valor de h
FE(βCC). 
Observe que, à temperatura ambiente (25 °C), hFE(βCC) apre-
senta um valor máximo de 1 em aproximadamente 8 mA. Conforme I
C ultrapassa esse valor, hFE cai à metade para IC 
= 50 mA. Também cai a esse valor se IC diminuir para 0,15 
mA. Uma vez que se trata de uma curva normalizada, se empregarmos um transistor com β
CC = hFE = 50 à tempe-
ratura ambiente, o valor máximo para 8 mA é 50. Com IC 
= 50 mA, obtém-se uma queda de 0,52 e hFE = (0,52)50 = 
26. Em outras palavras, a normalização revela que o nível real de h
FE em qualquer valor de IC foi dividido pelo valor 
máximo de hFE à temperatura ambiente e IC = 8 mA. Observe 
também que a escala horizontal da Figura 3.23(c) é uma escala logarítmica. No Capítulo 9, as escalas logarítmicas serão examinadas mais detalhadamente. É interessante voltar aos gráficos desta seção com mais calma como uma forma de revisão para as primeiras seções do Capítulo 9.Variação de capacitância As capacitâncias C
ibo e 
Cobo da Figura 3.23(d) são os valores de capacitância de 
entrada e de saída, respectivamente, para o transistor na configuração base-comum. Seu nível é tal que seu impacto pode ser ignorado, exceto para frequências relativamente elevadas. Caso contrário, podem ser aproximados por circuitos abertos em qualquer análise CC ou CA.Tempos de chaveamento A Figura 3.23(e) inclui os parâmetros importantes que definem a resposta de um transistor a uma entrada que alterna do estado “desligado” para o “ligado” e vice-versa. Cada parâmetro será discu-tido em detalhe na Seção 4.15.Figuras de ruído versus frequência e resistência 
de fonte A figura de ruído é uma medida da perturbação adicional que é somada à resposta de sinal desejada de um amplificador. Na Figura 3.23(f), o valor em dB da figura de ruído é exibido para uma  ampla resposta em frequência em determinados níveis de resistência de fonte. Os valores mais baixos ocorrem nas frequências mais elevadas para a variedade de correntes de coletor e de resistência de fonte. À medida que a frequência cai, a figura de ruído aumenta com uma forte sensibilidade à corrente de coletor.
Na Figura 3.23(g), a figura de ruído é traçada para 
vários valores de resistência de fonte e corrente de coletor. Para cada valor de corrente, quanto maior a resistência da fonte, maior a figura de ruído.Parâmetros híbridos As figuras 3.23(b), (h), (i) e (j) fornecem os componentes de um modelo equivalente hí-brido para o transistor, que será discutido detalhadamente no Capítulo 5. Em cada caso, observe que a variação é traçada em função da corrente do coletor — um nível de definição para o circuito equivalente. Para a maioria das aplicações, os parâmetros mais importantes são h
fe e hie. 
Quanto maior a corrente do coletor, maior o valor de hfe e 
menor o de hie. Como já dito, todos os parâmetros serão 
discutidos em detalhe nas seções 5.19 a 5.21.
Antes de terminarmos a descrição das curvas carac -
terísticas, lembramos que as curvas características reais do coletor não foram dadas. Na verdade, a maioria das folhas de dados fornecida por grande parte dos fabricantes não oferece as curvas características completas. Espera-se que os dados disponíveis sejam suficientes para que o disposi -
tivo seja utilizado adequadamente no projeto.
3.9 teste de transistores
Como no caso dos diodos, há três maneiras de veri-
ficar um transistor: por meio do traçador de curvas, dos medidores digitais e do ohmímetro.
traçador de curvas
O traçador de curvas da Figura 1.43 produz o gráfico 
da Figura 3.24 quando todos os controles estão correta -
mente ajustados. Os quadros menores à direita determi -
nam as escalas utilizadas para as curvas características. A 
sensibilidade vertical é de 2 mA/div, resultando na escala exibida no lado esquerdo da tela do monitor. A sensibili -
dade horizontal é de 1 V/div, resultando na escala mos-trada abaixo das curvas características. A função degrau revela que as curvas são separadas por diferenças de 10 μA começando em 0 μA para a curva inferior. O último fator de escala fornecido pode ser utilizado para determi -
nar rapidamente o parâmetro β
CA em qualquer região das 
curvas características. Basta multiplicar o fator mostrado no painel pelo número de divisões entre as curvas de I
B na 
região de interesse. Por exemplo, determinaremos βCA em 
um ponto Q para IC = 7 mA e VCE = 5 V . Nessa região da 
tela, a distância entre as curvas de IB é 9
10 de uma divisão, 
como indicado na Figura 3.25. Utilizando o fator especi-ficado, concluímos que
βCA=9
10 div a200
divb=180   
Utilizando a Equação 3.11, temos
βCA=IC
IB`
VCE=constant e=IC1–IC1
IB2–IB1=8,2 mA –6,4 mA
40 μA– 30 μA
=1,8 mA
10 μA=180    
comprovando o obtido anteriormente.134   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   134 3/11/13   5:40 PMtestadores de transistor
Há uma variedade de testadores de transistor dispo-
níveis. Alguns simplesmente fazem parte de um medidor 
digital, como o mostrado na Figura 3.26(a), capaz de medir uma variedade de grandezas elétricas em um circuito. Outros, como ilustra a Figura 3.26, dedicam-se a testar um número limitado de elementos. O medidor da Figura 3.26(b) pode ser usado para testar transistores, JFETs (Ca-pítulo 6) e SCRs (Capítulo 17) dentro e fora do circuito. Em todos os casos, a alimentação deve ser primeiramente desligada no circuito em que o elemento aparece para assegurar que a bateria interna do dispositivo de teste não seja danificada e para fornecer uma leitura correta. Uma vez conectado o transistor, a chave pode ser movida por todas as combinações possíveis até que a luz de teste se acenda e identifique os terminais do transistor. O testador também indicará OK se o transistor npn  ou pnp  estiver 
funcionando corretamente.Qualquer medidor com capacidade de testar diodo 
também serve para verificar o estado de um transistor. Com o coletor aberto, a junção base-emissor deve resultar em uma tensão baixa de cerca de 0,7 V , com o terminal vermelho (positivo) conectado à base e o preto (negativo) ao emissor. Uma inversão dos terminais deve resultar em uma indicação de OL para representar a junção em pola-rização reversa. Da mesma forma, com o emissor aberto, os estados de polarização direta e reversa da junção base--coletor podem ser verificados.
ohmímetro
Um ohmímetro, ou as escalas de resistência de um 
DMM (d igital multim eter  — multímetro digital), pode ser 
utilizado para verificar o estado de um transistor. Lem-bramos que, para um transistor na região ativa, a junção base-emissor está polarizada diretamente e a junção base--coletor, polarizada reversamente. Portanto, a junção po-1 V3  V5  V7  V9  V 8 V 6 V 4 V 2 VV  01 V 02 mA4 mA6 mA8 mA10 mA12 mA14 mA16 mA18 mA20 mA
0 mAHorizontal
por divisão
1 V
B ou gm
por divisão
200Por degrau
10    AVertical
por divisão
2 mA80    Aµ
70    Aµ
60    Aµ
50    Aµ
40    Aµ
0    Aµ20    Aµ30    Aµ
10    Aµµ
Figura 3.24  Resposta do traçador de curvas ao transistor npn 2N3904.
≅9
10div= 8 mAIC
= 6 mAICIC2= 8,2 mA
IC1= 6,4 mA= 7     A, C mCE= 5 V) (IVICΔ= 40    A IB2μ
= 30    A IB1μPonto Q
CE= 5 VV
Figura 3.25  Determinação de βCA para as características do transistor da Figura 3.24, com IC = 7 mA e VCE = 5 V .Capítulo 3  t ransistores bipolares de junção  135
Boylestad_2012_cap03.indd   135 3/11/13   5:40 PMlarizada diretamente deve registrar um valor de resistência 
mais ou menos baixo e a junção polarizada reversamente, um valor muito mais alto de resistência. Para um transis-tor npn, a junção polarizada diretamente (polarizada pela 
fonte interna do ohmímetro) da base para o emissor deve ser testada, como mostra a Figura 3.27, resultando em uma leitura que geralmente está na faixa entre 100 Ω e alguns quiloohms. A junção base-coletor polarizada reversamente (novamente, polarizada reversamente pela fonte interna do ohmímetro) deve ser verificada como mostra a Figura 3.28, com uma leitura maior do que 100 kΩ. Para um transistor pnp, os terminais devem ser invertidos para cada junção. Obviamente, uma resistência pequena ou grande em ambas as direções (invertendo-se os terminais) para cada junção de um transistor npn ou pnp indica um dispositivo defeituoso.
Se ambas as junções do transistor resultam em lei -
turas adequadas, o tipo do transistor também pode ser determinado observando-se a polaridade dos transistores ao se realizar uma medida na junção base-emissor. Se o terminal positivo (+) for conectado à base e o terminal negativo (–) ao emissor, a leitura de uma baixa resistência indicará um transistor npn e a leitura de uma alta resis-tência, um transistor pnp. Embora um ohmímetro também possa ser utilizado para determinar os terminais de um transistor (base, coletor e emissor), isso pode ser feito simplesmente observando-se a orientação dos terminais no encapsulamento.3.10  enCapsuLamento do 
transistor e identifiCação 
dos terminais
Após o transistor ter sido fabricado utilizando-se 
uma das técnicas descritas no Apêndice A, são adicionados 
comumente terminais de ouro, alumínio ou níquel e toda a estrutura é encapsulada em um invólucro, como o que é mostrado na Figura 3.29. Os transistores de construção mais robusta são dispositivos de alta potência, enquanto os que possuem um pequeno encapsulamento metálico (na forma de chapéu) ou estrutura de plástico são dispositivos de baixa ou média potência.
Sempre que possível, o encapsulamento do transistor 
deverá ter alguma marcação para indicar os terminais que estão conectados ao emissor, coletor ou base do transistor. Alguns dos métodos mais utilizados estão indicados na Figura 3.30.
A estrutura interna de um encapsulamento TO-92 da 
linha Fairchild é mostrada na Figura 3.31. Note o tamanho bem pequeno do dispositivo semicondutor real. Há fios de conexão de ouro, uma armação de cobre e um encapsula-mento de material epóxi.
Quatro (quad) transistores de silício pnp individuais 
podem ser acondicionados em um encapsulamento plástico de 14 pinos em linha dupla (DIP = Dual In-line Package), como indica a Figura 3.32(a). As conexões internas dos pinos são mostradas na Figura 3.32(b). Como no encap -
sulamento CI do diodo, a depressão superior na superfície determina os pinos de números 1 e 14.
Transistor
JFET
SCR
(b)
Teste de transistor
(a)         
Figura 3.26  Testadores de transistor: (a) medidor 
digital; (b) testador específico. (Cortesia de B+K Precision 
Corporation.)+–+–ΩAberto
EBBaixo R
Figura 3.27  Verificação da junção base-emissor 
diretamente polarizada de um transistor npn.
C
EBAlto R
+–+–Ω
Figura 3.28  Verificação da junção base-coletor 
reversamente polarizada de um transistor npn.136   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   136 3/11/13   5:40 PMEC
BEC
BEC
B
E CB(encapsulamento ) Ponto
brancoE  B  C
E B      CC
E
Figura 3.30  Identificação dos terminais do transistor.
CB
14 13CN C
12 11E
10BC
98
CB12
EN C3 4
E5
BC6 7
(b) (a)
 FIG. 3.32      (Vista superior)
NC — Sem conexão interna
Figura 3.32  Transistor pnp quad de silício do tipo Q2T2905, da Texas Instruments: (a) aspecto; (b) conexões dos pinos.(a)
 (b)Pastilha passivad a
Estrutura de cobreInjeção axial 
de composto moldado
Encapsulamento de epóxi
Saliências travantes
        (c)         
Figura 3.31  Estrutura interna de um transistor Fairchild em um encapsulamento TO-92.(a)
 (b)
         (c)
         
Figura 3.29  Vários tipos de transistor: (a) baixa potência; (b) média potência; (c) média para alta potência. Capítulo 3  t ransistores bipolares de junção  137
Boylestad_2012_cap03.indd   137 3/11/13   5:40 PM3.11  desenVoLVimento 
do transistor
Conforme mencionado na Seção 1.1, a lei de Moore 
prevê que a quantidade de transistores em um circuito 
integrado dobrará a cada dois anos. Apresentado pela primeira vez em um artigo escrito por Gordon E. Moore em 1965, a previsão teve um nível de precisão impressio-nante. Um gráfico da contagem do transistor em relação aos anos, que aparece na Figura 3.33, é quase linear ao longo do tempo. O incrível número de 2 bilhões de tran-sistores em um único circuito integrado, utilizando linhas de 45 nm, vai muito além da compreensão. Uma linha de 1 polegada contém mais de 564 mil linhas de 45 nm usadas na construção de CIs hoje em dia. Tente traçar 100 linhas em 1 polegada de largura com um lápis — é quase impossível. As dimensões relativas de traçar linhas de 45 nm em 1 polegada de largura assemelham-se a desenhar uma linha com largura de 1 polegada em uma estrada a quase 9 milhas de extensão.
* Embora se diga que a lei 
de Moore acabará por sofrer dificuldades relacionadas a densidade, desempenho, confiabilidade e orçamento, o consenso da comunidade industrial é que ela ainda seja aplicável por mais uma década ou duas. Apesar de o silício continuar a ser o material líder de fabricação, há uma família de semicondutores chamados de semicondutores compostos III V (o três e o cinco referindo-se ao número 
de elétrons de valência em cada elemento) que estão fazen-do importantes avanços no desenvolvimento futuro. Um, em particular, é de arseneto de índio e gálio, ou InGaAs, que tem características de transporte melhoradas. Outros incluem GaAlAs, AlGaN e AllnN, que estão sendo de-
senvolvidos para fins de maior velocidade, confiabilidade e estabilidade, além de ter tamanho reduzido e técnicas de fabricação melhoradas.
Atualmente, o processador Intel
® Core™  i7 Quad 
Core tem mais de 730 milhões de transistores com uma 
velocidade do clock de 3,33 GHz, em uma pastilha ligei-ramente maior do que 1,6” quadrada. Recentes desenvol-vimentos da Intel incluem o processador Tukwila, que abrigará mais de 2 bilhões de transistores. Curiosamente, a Intel continua a utilizar silício em suas pesquisas de transistores que serão 30% menores e 25% mais rápidos do que os mais velozes atualmente, usando tecnologia de 20 nm. A IBM, em conjunto com o Georgia Institute of Technology, desenvolveu um transistor de silício e germânio capaz de operar a frequências superiores a 500 GHz — um aumento enorme para os padrões atuais.
Pentium II10.000.000.000
11.000.000.000
100.000.000
10.000.000
1.000.000
100.000
10.000
1.000
10100Contagem do transistor
1960 1965 1970 1980 19902 000 2010  AnoNível de 100Nível de 10 mi lNível de 1 milhãoNível de 2 bilhões
Nível de 100 milhões
Data em que o artigo de Moore foi apresentado previsão de Moore
Intel 4004Intel 8004Intel 80286Intel 80386Intel 804861 PentiumPentium IIIPentium IVItanium 2 Core 2 Duo IntelDual-Core Itanium 2
Core i7 IntelOpteron 2400 AMDPower 7
IBM Po wer 6
Motorola 6800RCA 1802Intel 8085Tukwila IntelXeon Nehalem-Ex Intel
Escala logarítmica
Escala linea r
 FIG. 3.33 Figura 3.33  Contagem de transistores em CI versus tempo para o período de 1960 até o presente.
* Em unidades métricas, isso seria como desenhar mais de 220 mil linhas em uma linha de 1 cm de comprimento ou largura através de uma autoestrada de 
2,2 km de comprimento.138   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   138 3/11/13   5:40 PMA inovação continua a ser a espinha dorsal desse 
campo em constante desenvolvimento, com um grupo 
sueco apresentando um transistor sem junção, destinado 
principalmente a simplificar o processo de fabricação. Ou-tro introduziu nanotubos de carbono (uma molécula de 
carbono sob a forma de um cilindro oco, com diâmetro de cerca de 1/50.000 da largura de um fio de cabelo humano) como um caminho para transistores mais rápidos, menores e mais baratos. A Hewlett Packard está desenvolvendo um transistor Crossbar Latch, que emprega uma grade de condução paralela e fios de sinal para criar junções que funcionam como chaves.
Uma pergunta frequentemente feita há muitos anos 
é: para onde esse campo vai daqui para a frente? Obvia-mente, com base no que vemos atualmente, não parece haver limite para o espírito inovador de pesquisadores 
nesse campo, em busca de novos rumos de investigação.
3.12 resumo
Conclusões e conceitos importantes
1.  Dispositivos semicondutores possuem as seguintes 
vantagens sobre as válvulas: são (1) de tamanho menor; (2) mais leves; (3) mais robustos ; (4) mais 
eficientes . Além disso, requerem: (1) nenhum pe-
ríodo de aquecimento; (2) nenhuma exigência específica de aquecimento; (3) tensões de operação menores.
2.  Transistores são dispositivos de três terminais com 
três camadas semicondutoras, uma delas bem mais fina que as outras. As camadas externas são de ma-terial do tipo n ou do tipo p, sendo a camada interna 
do tipo oposto ao das externas.
3.  Uma das junções p-n de um transistor é polarizada 
diretamente, enquanto a outra é polarizada rever -
samente.
4.  A corrente de emissor de um transistor é sempre a maior corrente, enquanto a corrente-base é sempre a menor. A corrente de emissor é sempre a soma das 
outras duas.
5.  A corrente de coletor possui duas componentes: a corrente de portadores majoritários e a de porta-dores minoritários  (também chamada de corrente 
de fuga).
6.  A seta do símbolo do transistor define o sentido convencional do fluxo de corrente no emissor, assim definindo o sentido das outras correntes do dispositivo.
7.  Um dispositivo de três terminais necessita de dois conjuntos de curvas características para definir completamente suas características.8.  Na região ativa de um transistor, a junção base--emissor é polarizada diretamente , enquanto a 
junção base-coletor é polarizada reversamente.
9.  Na região de corte, as junções base-emissor e base--coletor de um transistor são ambas polarizadas reversamente .
10.  Na região de saturação, as junções base-emissor e base-coletor são polarizadas diretamente.
11.  Em média, pode-se considerar que a tensão base--emissor de um transistor em operação é 0,7 V.
12.  A quantidade alfa (α) relaciona as correntes de emis-sor e de coletor e é sempre próxima de  um.
13.  A impedância entre terminais de uma junção polari -
zada diretamente é sempre relativamente pequena, 
enquanto a impedância entre terminais de uma junção polarizada reversamente é geralmente muito alta.
14.  A seta no símbolo de um transistor npn aponta para 
fora do dispositivo, enquanto a seta de um transistor pnp aponta para dentro do símbolo.
15.  Para efeito de amplificação linear, o corte para confi-guração emissor-comum será definido por I
C = ICEO.
16.  A quantidade beta (β) indica uma relação importante entre as correntes de base e de coletor e varia normal -
mente entre 50 e 400.
17.  O beta CC é definido por uma simples razão de 
correntes CC em um ponto de operação, enquanto o beta CA é sensível às características na região de interesse. Na maior parte dos casos, no entanto, os dois são inicialmente considerados equivalentes, como uma primeira aproximação.
18.  Para ter certeza de que um transistor opera dentro de seu nível máximo de potência, deve-se simplesmente encontrar o produto da tensão coletor-emissor e da corrente de coletor e compará-lo com o valor 
especificado.
equações
   IE=IC+IB, IC=ICmajoritário+ICO minoritári o, 
VBE 0,7 VαCC=IC
IE, αCA=IC
IE`
VCB=constant e, 
ICEO =ICBO
1–α`
IB=0 μAβCC=IC
IB, βCA=IC
IB`
VCE=constant e, 
α=β
β+1IC=βIB, IE=(β+1)IB, 
PCmáx=VCEIC     Capítulo 3  t ransistores bipolares de junção  139
Boylestad_2012_cap03.indd   139 3/11/13   5:40 PM3.13 anáLise ComputaCionaL
Cadence orCad
Uma vez que as características do transistor foram 
apresentadas neste capítulo, é conveniente examinarmos 
um procedimento para obtê-las utilizando o PSpice para Windows. Os transistores estão listados na biblioteca EV AL e começam com a letra Q . A biblioteca contém dois tran-
sistores npn, dois transistores pnp e duas configurações de 
Darlington. O fato de haver uma série de curvas definidas 
pelos valores de I
B exige que uma varredura nos valores de IB 
(uma varredura de feixe) seja feita dentro de uma varredura 
de tensões coletor-emissor. Mas isso não é necessário para o diodo, pois resultaria em apenas uma curva.
Primeiramente, o circuito da Figura 3.34 é estabe -
lecido utilizando-se o mesmo procedimento definido no Capítulo 2. A tensão V
CC estabelece a varredura principal, 
enquanto a tensão VBB determina a varredura de feixe. 
Para referência futura, observe o campo no canto superior direito da barra de ferramentas com o controle de rola -
gem à medida que for desenhando o circuito. Essa opção permite recuperar componentes anteriormente utilizados. Por exemplo, se um resistor foi utilizado há algum tem -
po, basta mover a barra de rolagem até que o resistor R apareça. Clique sobre a opção e o resistor surgirá na tela.
Uma vez estabelecido o circuito conforme a Figura 
3.34, selecione o ícone New Simulation Profile e in-sira OrCAD 3-1 como o Name. Em seguida, selecione 
Create  para obter a caixa de diálogo Simulation Settings.  
O Analysis type será DC Sweep, com a Sweep variable  
sendo uma Voltage Source. Insira VCC como o nome para a fonte de tensão que passou por varredura e selecione Linear para a varredura. O Start value é de 0 V , o End 
value, de 10 V e o Increment, 0,01 V .
É importante não escolher  “x” no canto superior 
direito da caixa para sair do controle de configurações.  
Devemos, primeiramente, entrar na variável de varredura de feixe selecionando Secondary Sweep e inserindo VBB como a fonte de tensão a ser varrida. Novamente, será uma varredura Linear, mas agora o valor de partida será de 2,7 V para corresponder com uma corrente inicial de 20 μA, conforme determinado por
IB=VBB–VBE
RB=2,7 V– 0,7 V
100 k=20 μ   A
O End value é de 10,7 V para corresponder a uma 
corrente de 100 μ A. O Increment é definido a 2 V , corres-
pondendo a uma mudança na corrente de base de 20 μ A. 
Ambas as varreduras estão definidas, mas, antes de sair da caixa de diálogo, verifique se ambas estão ativadas por um tique na caixa ao lado de cada varredura. Muitas vezes, ao entrar na segunda varredura, o usuário deixa de estabelecê-la antes de sair da caixa de diálogo. Uma vez que ambas estejam selecionadas, deixe a caixa de diálogo e selecione Run PSpice. O resultado será um gráfico com uma tensão VCC variando de 0 a 10 V . Para estabelecer as várias curvas I , aplique a sequência Trace-Add Trace para 
obter a caixa de diálogo Add Trace. Selecione IC (Q1), a 
corrente de coletor do transistor para o eixo vertical. Um OK, e as curvas características aparecerão. Infelizmente, porém, elas se estendem de –10 mA a +20 mA no eixo vertical. Isso pode ser corrigido pela sequência Plot-Axis Settings, o que novamente resultará na caixa de diálogo Axis Settings. Selecione Y-Axis e, sob Data Range,  escolha User Defined 
e defina o intervalo de 0 a 20 mA. Um OK, e o gráfico da 
Figura 3.35 aparecerá. Legendas podem ser adicionadas ao gráfico usando-se a versão de produção do OrCAD.
A primeira curva na parte inferior da Figura 3.35 
representa I
B = 20 μ A. A curva acima é IB = 40 μ A, a 
próxima, 60 μA e assim por diante. Se escolhermos um ponto no meio das curvas características definido por V
CE = 4 V e IB = 60 μA, como mostrado na Figura 3.35(b), 
β pode ser determinado por
β=IC
IB=11 mA
60 μA=183,3   
Tal como o diodo, os outros parâmetros do disposi-
tivo terão um efeito significativo sobre as condições ope-racionais. Se retornarmos às especificações de transistores usando Edit-PSpice Model  para obter a caixa de diálogo 
 FIG. 3.34 Figura 3.34  Circuito usado para a obtenção das curvas 
características de coletor do transistor Q2N2222. 140   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   140 3/11/13   5:40 PMPSpice Model Editor Demo, poderemos apagar todos os 
parâmetros, exceto o valor Bf. Certifique-se de manter os parênteses em torno do valor Bf durante o processo de exclusão. Ao sair, a caixa de diálogo Model Editor/16.3 surgirá pedindo que as alterações sejam salvas. Foram salvas como OrCAD 3-1 e o circuito foi simulado no-
vamente para obter as características da Figura 3.36, seguindo-se outro ajuste do intervalo do eixo vertical.
Observe, primeiramente, que as curvas são todas 
horizontais, o que significa que o componente está isento de quaisquer elementos resistivos. Além disso, o espa -
çamento igual das curvas revela que beta é o mesmo em 
IC IB = 100 A
IB = 80 A
IB = 60 A
IB = 40 A
IB = 20 A
VCE
 FIG. 3.35 Figura 3.35  Curvas características de coletor para o transistor da Figura 3.34. 
ICIB = 80 A
IB = 60 A
IB = 40 A
IB = 20 A
VCE
 FIG. 3.36 
Figura 3.36  Curvas características ideais de coletor para o transistor da Figura 3.34. toda a extensão. Na interseção de VCE = 4 V e IB = 60 μA, 
o novo valor de β é 
β=IC
IB=14,6 mA
60 μA=243,3   
O valor real da análise que acabamos de apresentar 
é reconhecer que, apesar de beta ser fornecido, o desem-penho efetivo do dispositivo vai ser muito dependente de seus outros parâmetros. Suponha que um dispositivo ideal seja sempre um bom ponto de partida, mas um circuito real fornece um conjunto diferente de resultados.Capítulo 3  t ransistores bipolares de junção  141
Boylestad_2012_cap03.indd   141 3/11/13   5:40 PMprobLemas
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 3.2 Construção do transistor
 1.  Quais as denominações dadas aos dois tipos de transistor 
bipolar de junção (TBJ)? Esboce a estrutura básica de cada um e identifique seus vários portadores minoritários e ma-joritários. Desenhe o símbolo gráfico próximo a cada um. Alguma informação será alterada se trocarmos o transistor de silício por um de germânio?
 2.  Qual é a principal diferença entre um dispositivo bipolar e um unipolar?
Seção 3.3 operação do transistor 3.  Como devem ser polarizadas as duas junções de um transis-tor para que ele opere adequadamente como amplificador?
 4.  Qual é a origem da corrente de fuga de um transistor?
 5.  Esboce uma figura semelhante à Figura 3.4(a) para a junção polarizada diretamente de um transistor npn. Indique o movimento resultante dos portadores.
 6.  Esboce uma figura semelhante à Figura 3.4(b) para a junção polarizada reversamente de um transistor npn. Indique o movimento resultante dos portadores.
 7.  Esboce uma figura semelhante à Figura 3.5 para o fluxo dos portadores majoritários e minoritários de um transistor npn. Indique o movimento dos portadores resultante.
 8.  Qual das correntes do transistor é sempre a maior? Qual é sempre a menor? Quais são as duas correntes relativamente próximas em amplitude?
 9.  Se a corrente de emissor de um transistor é de 8 mA e I
B é 
1/100 de IC, determine os valores IC e IB.
Seção 3.4 Configuração base-comum
 10.  De memória, esboce os símbolos para um transistor pnp e 
para um npn e, em seguida, introduza os sentidos de fluxo 
convencional para cada corrente.
 11.  Utilizando as curvas características da Figura 3.7, deter -
mine VBE em IE = 5 mA para VCB = 1, 10 e 20 V . Podemos 
presumir que VCB tem pouca influência sobre a relação 
entre VBE e IE?
 12.  a)  Determine o valor médio da resistência CA para a curva 
característica da Figura 3.10(b).
  b)  Para os circuitos nos quais a magnitude dos resistores é em quiloohms, a aproximação feita na Figura 3.10(c) é válida [com base nos resultados do item (a)]?
 13.  a) Utilizando as curvas características da Figura 3.8, de-termine a corrente de coletor resultante, se I
E = 3,5 mA e 
VCB = 10 V .
  b) Repita o item (a) para IE = 3,5 mA e VCB = 20 V .
  c) Como as modificações em VCB afetaram o valor resul-
tante de IC?
  d) Determine de maneira aproximada como IE e IC estão 
relacionadas, com base nos resultados anteriores.
 14.  a)  Utilizando as curvas características das figuras 3.7 e 3.8, determine I
C para VCB = 5 V e VBE = 0,7 V .
  b)  Determine VBE para IC = 5 mA e VCB = 15 V .
  c)  Repita o item (b) utilizando as curvas características da Figura 3.10(b).
  d)  Faça o mesmo utilizando as curvas características da Figura 3.10(c).
  e)  Compare as soluções para V
BE nos itens (b), (c) e (d). A 
diferença pode ser ignorada se em geral encontramos 
valores de tensão da ordem de poucos volts? 15.  a) Dado αCA de 0,998, determine IC se IE = 4 mA.
  b) Determine αCC se IE = 2,8 mA e IB = 20 μA.
  c) Determine IE se IB = 40 μA e αCC é 0,98.
 16.  Esboce, somente de memória, a configuração base-comum de um transistor TBJ (npn e pnp) e indique a polaridade da 
polarização aplicada e os sentidos das correntes resultantes.
Seção 3.5 Configuração emissor-comum
 17.  Defina I
CBO e ICEO. Elas são diferentes? De que maneira se 
relacionam? Seus valores são normalmente próximos?
 18.  Utilizando as curvas da Figura 3.13:a) Determine o valor de I
C correspondente a VBE = +750 
mV e VCE = +4 V .
b) Determine o valor de VCE e VBE correspondente a IC = 
3,5 mA e IB = 30 μA.
 *19. a)  Para as curvas características de emissor-comum da Figura 3.13, determine o beta CC em um ponto de operação com V
CE = 6 V e IC = 3 mA.
  b)  Determine o valor de α correspondente a esse ponto de 
operação.
  c)  Em VCE = +6 V , determine o valor correspondente de ICEO.
  d)  Calcule o valor aproximado de ICBO, utilizando o valor 
de beta CC obtido no item (a).
 *20. a)  Utilizando as curvas características da Figura 3.13(a), determine I
CEO para VCE = 10 V .
  b) Determine βCC para IB = 10 μA e VCE = 10 V .
  c)  Utilizando o valor de βCC determinado no item (b), 
calcule ICBO.
 21.  a)  Utilizando as curvas características da Figura 3.13(a), determine β
CC para IB = 60 μA e VCE = 4 V .
  b) Repita o item (a) para IB = 30 μA e VCE = 7 V .
  c) Repita o item (a) para IB = 10 μA e VCE = 10 V .
  d)  Revendo os resultados obtidos de (a) a (c), o valor de β
CC varia de ponto a ponto nas características? Onde 
se situam os valores mais altos? Podemos desenvolver alguma conclusão geral sobre o valor de β
CC em um 
conjunto de características fornecidas na Figura 3.13(a)?
 *22. a)  Utilizando as curvas características da Figura 3.13(a), determine β
CA para IB = 60 μA e VCE = 4 V .
  b) Repita o item (a) para IB = 30 μA e VCE = 7 V .
  c) Repita o item (a) para IB = 10 μA e VCE = 10 V .
  d)  Revendo os resultados de (a) a (c), o valor de βCA varia 
de ponto a ponto nas curvas características? Onde se situam os valores mais altos? Podemos desenvolver alguma conclusão sobre o valor de β
CA em um conjunto 
de curvas características de coletor?
  e)  Os pontos escolhidos neste exercício são os mesmos do Problema 21. Se esse problema foi resolvido, compare os valores de β
CC e βCA para cada ponto e comente o 
resultado para cada um dos valores.
 23. Utilizando as curvas características da Figura 3.13(a), determine β
CC para IB = 25 μA e VCE = 10 V . Calcule, 
então, αCC e o valor resultante de IE. (Utilize o valor de IC 
determinado por IC = βCCIB)
 24.  a) Dado que αCC = 0,980, determine o valor correspondente 
de βCC.
  b) Dado que βCC = 120, determine o valor correspondente 
de α.
  c) Dado que βCC = 120 e IC = 2 mA, determine IE e IB.142   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap03.indd   142 3/11/13   5:40 PM 25.  Esboce, somente de memória, a configuração emissor -
-comum (para npn e pnp) e introduza a polarização apro-
priada com os sentidos de correntes para IB, IC e IE.
Seção 3.6 Configuração coletor-comum
 26. Uma tensão de entrada de 2 V rms (medida da base para o 
terra) é aplicada ao circuito da Figura 3.21. Presumindo-se que a tensão de emissor siga exatamente a tensão de base e que V
be(rms) = 0,1 V , calcule a amplificação de tensão do 
circuito (Av = Vo/Vi) e a corrente de emissor para RE = 1 kΩ.
 27. Para um transistor que apresente as curvas características da Figura 3.13, esboce as curvas de entrada e saída da configuração coletor-comum.
Seção 3.7 Limites de operação
 28. Determine a região de operação para um transistor que apresente as curvas características da Figura 3.13, se I
Cmáx 
= 6 mA, BVCEO = 15 V e PCmáx = 35 mW.
 29.  Determine a região de operação para um transistor que apresente as curvas características da Figura 3.8, se I
Cmáx 
= 7 mA, BVCBO = 20 V e PCmáx = 42 mW. 
Seção 3.8 folha de dados do transistor 30.  Utilizando a Figura 3.23 como referência, determine a faixa de temperatura permitida para o dispositivo em graus Fahrenheit.
 31.  Utilizando a informação fornecida na Figura 3.23, ob-servando P
Dmáx, VCEmáx, ICmáx e VCEsat, esboce os limites de 
operação do dispositivo.
 32.  Com base nos dados da Figura 3.23, qual é o valor esperado para I
CEO utilizando-se o valor médio de βCC? 33. Como a faixa de valores de hFE [(Figura 3.23(c), normali -
zada para hFE = 100] se compara com a faixa de valores de 
hfe [(Figura 3.23(b)] para a faixa de IC entre 0,1 e 10 mA?
 34. Utilizando as curvas características da Figura 3.23(d), determine se a capacitância de entrada na configuração base-comum aumenta ou diminui para valores crescentes de potencial reverso de polarização. É possível explicar por quê?
 *35. Utilizando as características da Figura 3.23(b), determine quanto o nível de h
ƒe variou de seu valor em 1 mA para 
seu valor em 10 mA. Observe que a escala vertical é lo-garítmica, podendo ser necessário consultar a Seção 11.2. Deve-se considerar a variação em uma situação de projeto?
 *36.  Utilizando a curva característica da Figura 3.23(c), deter -
mine o valor de β
CC em IC = 10 mA para os três valores de 
temperatura fornecidos na figura. A variação é significa -
tiva para a faixa de temperatura especificada? Há algum elemento que deveria ser considerado no desenvolvimento de um projeto?
Seção 3.9 t este de transistores
 37.  a)  Utilizando as características da Figura 3.24, determine β
CA para IC = 14 mA e VCE = 3 V .
  b) Determine βCC em IC = 1 mA e VCE = 8 V .
  c) Determine βCA em IC = 14 mA e VCE = 3 V .
  d) Determine βCC em IC = 1 mA e VCE = 8 V .
  e)  Como os valores de βCA e βCC se comparam em cada 
região?
  f)  A aproximação βCC ≅ βCA é válida para esse conjunto de 
características?Capítulo 3  t ransistores bipolares de junção  143
Boylestad_2012_cap03.indd   143 3/11/13   5:40 PMPolarização CC — tBJPolarização CC — tBJ
objetivos 
• Ser capaz de determinar os valores de corrente contínua para as várias con figurações importantes com TBJ.
• Entender como medir os valores de tensão importantes de uma configuração com TBJ e usá-los para determinar se o 
circuito opera corretamente.
• Conhecer as condições de saturação e de corte de um circuito com TBJ e os níveis esperados de tensão e corrente esta-belecidos por cada condição.
• Ser capaz de realizar uma análise por reta de carga das configurações mais comuns com TBJ. 
• Familiarizar-se com o processo de concepção de amplificadores com TBJ.
• Compreender o funcionamento básico de circuitos de chaveamento com transistores.
• Começar a entender o processo de solução de problemas em circuitos transistorizados.
• Desenvolver um sentido para os fatores de estabilidade de uma configuração com TBJ e para o modo como eles afetam sua operação devido a mudanças em características específicas e alterações ambientais.
4
4
4
4
4
4.1 introdução
Para a análise ou o projeto de um amplificador com 
transistor, é necessário o conhecimento das respostas CC 
e CA do sistema. É comum imaginarmos que o transistor é um dispositivo mágico capaz de aumentar o valor da entrada CA aplicada sem o auxílio de uma fonte de energia externa. Na verdade, 
qualquer aumento em tensão, corrente ou potência CA 
é resultado de uma transferência de energia das fontes CC aplicadas.
A análise ou o projeto de qualquer amplificador ele-
trônico, portanto, utiliza duas componentes: as respostas CA 
e CC. Felizmente, o teorema da superposição é aplicável, e a análise das condições CC pode ser totalmente separada da resposta CA. Mas deve-se ter em mente que, durante a fase de projeto ou síntese, a escolha dos parâmetros para os valores CC exigidos influenciará a resposta CA e vice-versa.
O valor CC de operação de um transistor é con-
trolado por vários fatores, incluindo uma vasta gama de pontos de operação possíveis nas curvas características do dispositivo. Na Seção 4.2, será estabelecida a faixa de operação para o amplificador com transistor bipolar de junção (TBJ). Uma vez definidos a corrente CC e os valores de tensão desejados, um circuito que estabeleça o ponto de operação escolhido deve ser projetado. Vários desses circuitos serão analisados neste capítulo. Cada pro-jeto determinará também a estabilidade do sistema, isto é, o quanto ele é sensível às variações de temperatura, outro tópico que será explorado em uma seção deste capítulo.
Embora vários circuitos sejam estudados neste ca-
pítulo, há certa semelhança entre a análise de cada confi-guração devido ao uso recorrente das seguintes relações básicas importantes de um transistor:
 
VBE 0,7   V (4.1)
 IE=(β+1)IB IC    (4.2)
 IC=βIB   (4.3)
Boylestad_2012_cap04.indd   144 3/11/13   5:50 PMNa verdade, uma vez que a análise dos primeiros 
circuitos seja claramente compreendida, o caminho para 
a solução dos circuitos seguintes começará a se tornar bem evidente. Na maioria dos casos, a corrente de base I
B é a primeira quantidade a ser determinada. Uma vez 
conhecido o valor de IB, as relações da Equação 4.1 até 
a 4.3 podem ser aplicadas para que sejam definidos os parâmetros restantes de interesse. As semelhanças na análise se tornarão imediatamente óbvias à medida que avançarmos no capítulo. As equações para I
B são tão 
similares para várias configurações que uma delas pode ser deduzida de outra pela simples retirada ou adição de um ou dois termos. A função básica deste capítulo é pro-porcionar ao leitor certa intimidade com as características do TBJ que permita a realização de uma análise CC para qualquer circuito que empregue o amplificador com TBJ.
4.2 Ponto de oPeração
O termo polarização que aparece no título deste 
capítulo se refere genericamente à aplicação de tensões CC em um circuito para estabelecer valores fixos de corrente e tensão. Para amplificadores com transistor, a corrente e a tensão CC resultantes estabelecem um ponto de operação nas curvas características que defi-nem a região que será empregada para a amplificação do sinal aplicado. Visto que o ponto de operação é fixo na curva, também é chamado de ponto quiescente (abreviado como ponto Q ). Por definição, quiescente 
significa em repouso, imóvel, inativo. A Figura 4.1 mostra as características de saída para um dispositivo com quatro pontos de operação indicados. O circuito de polarização pode ser projetado para estabelecer a ope-ração do dispositivo em qualquer um desses pontos ou em outros dentro da região ativa. Os valores máximos 
permitidos para os parâmetros são indicados na Figura 4.1 por uma linha horizontal para a corrente máxima de coletor I
Cmáx e uma linha vertical para a tensão máxima 
entre coletor e emissor VCEmáx. A restrição de potência 
máxima é definida na mesma figura pela curva PCmáx. No 
extremo inferior do gráfico está localizada a região de corte, definida por I
B ≤ 0 μA, e a região de saturação, 
definida por VCE ≤ VCEsat.
O dispositivo TBJ poderia ser polarizado para ope-
rar fora desses limites máximos, mas o resultado da operação seria uma redução considerável na vida útil do dispositivo ou sua destruição. Ao limitarmos a operação à região ativa, é possível selecionar diversas áreas ou pontos de operação diferentes. O ponto Q escolhido 
depende do tipo de utilização do circuito. Podemos con-siderar, ainda, algumas diferenças entre os vários pontos mostrados na Figura 4.1 para apresentar algumas ideias 
5ICmáx
SaturaçãoIC(mA)
VCE0510152025
10 1580μA
60μA
50μA
40μA
30μA
20μA
10μA
Corte
VCEmáxVCEsatB
D
CPCmáx70μA
20 (V)A0μA IB=
Figura 4.1 Vários pontos de operação dentro dos limites de operação de um transistor.Capítulo 4  Polarização CC — tBJ  145
Boylestad_2012_cap04.indd   145 3/11/13   5:50 PMbásicas sobre o ponto de operação e, consequentemente, 
sobre o circuito de polarização.
Se nenhuma polarização fosse usada, o dispositivo es-
taria inicialmente desligado, resultando em um ponto Q em 
A, isto é, corrente nula através do dispositivo (e tensão igual 
a zero). Uma vez que é necessário polarizar um dispositivo para que ele possa responder à faixa completa de um sinal de entrada, o ponto A não seria adequado. Para o ponto B , 
se um sinal for aplicado ao circuito, a tensão e a corrente do dispositivo variarão em torno do ponto de operação, permi-tindo que o dispositivo responda tanto à excursão positiva quanto negativa do sinal de entrada (e possivelmente as amplifique). Se o sinal de entrada for adequadamente esco-lhido, a tensão e a corrente do dispositivo sofrerão variação, mas não o suficiente para levá-lo ao corte ou à saturação. 
O ponto C permitiria alguma variação positiva e alguma 
negativa do sinal de saída, porém, o valor de pico a pico seria limitado pela proximidade com V
CE = 0 V e IC = 0 mA. 
Operar no ponto C também suscita preocupação quanto às 
não linearidades geradas pelo fato de o espaçamento entre as curvas de I
B nessa região se modificar rapidamente. De 
modo geral, é preferível operar onde o ganho do dispositivo é razoavelmente constante (ou linear) para garantir que a amplificação em toda a excursão do sinal de entrada seja a mesma. O ponto B está em uma região de espaçamento mais 
linear e, portanto, de operação mais linear, como mostra a Figura 4.1. O ponto D coloca o ponto de operação do dispo-
sitivo próximo dos valores máximos de tensão e potência. Logo, a excursão da tensão de saída no sentido positivo será limitada caso a tensão máxima não deva ser excedida. Por conseguinte, o ponto B parece ser o melhor ponto de ope-
ração em termos de ganho linear e maior excursão possível para tensão e corrente de saída. Essa costuma ser a condição desejada para amplificadores de pequenos sinais (Capítulo 5), mas não se aplica necessariamente a amplificadores de potência, que serão vistos no Capítulo 12. Essa discussão se concentra na polarização de transistores para a operação de amplificação de pequenos sinais.
Um outro fator muito importante na polarização deve 
ser considerado. Após a seleção e a polarização do TBJ em um ponto de operação desejado, o efeito da temperatura também deve ser levado em conta. A temperatura acarreta mudanças em parâmetros do dispositivo, como o ganho de corrente do transistor (β
CA) e a corrente de fuga do transistor 
(ICEO). Temperaturas mais elevadas resultam em correntes 
de fuga maiores, modificando as condições de operação estabelecidas pelo circuito de polarização. O resultado é que o projeto do circuito deve prever também uma estabilidade à temperatura para que as variações não acarretem mudan -
ças consideráveis no ponto de operação. A manutenção do ponto de operação pode ser especificada por um fator de estabilidade, S, que indica o grau de mudança do ponto de operação decorrente da variação de temperatura. É desejável um circuito altamente estável, e a estabilidade de alguns circuitos de polarização básicos será comparada.
Para a polarização do TBJ em sua região de operação 
linear ou ativa, devem ocorrer as seguintes situações:
1. A junção base-emissor deve estar polarizada dire-tamente (região p mais positiva) com uma tensão resultante de polarização direta de cerca de 0,6 a 0,7 V .
2.  A junção base-coletor deve estar polarizada reversa -
mente (região n mais positiva), com a tensão reversa de polarização situada dentro dos limites máximos do dispositivo.
[Observe que, para a polarização direta, a tensão 
através da junção p-n é p-positiva, enquanto para a po-
larização reversa ela é oposta (reversa) com n-positiva.]
A operação no corte, na saturação e nas regiões 
lineares das curvas características do TBJ são:
1. Operação na região linear:
 Junção base-emissor polarizada diretamente.
 Junção base-coletor polarizada reversamente.
2. Operação na região de corte:
 Junção base-emissor polarizada reversamente.
 Junção base-coletor polarizada reversamente.
3.  Operação na região de saturação:
 Junção base-emissor polarizada diretamente.
 Junção base-coletor polarizada diretamente.
4.3 CirCuito de Polarização fixa
O circuito de polarização fixa da Figura 4.2 é a 
configuração mais simples de polarização CC do tran-
sistor. Apesar de o circuito empregar um transistor npn, as equações e os cálculos se aplicam igualmente bem a uma configuração com transistor pnp, bastando para isso  
que invertamos os sentidos de correntes e polaridades das tensões. Os sentidos das correntes da Figura 4.2 são os 
sentidos reais, e as tensões são definidas pela notação-
-padrão das duas letras subscritas. Para a análise CC, o circuito pode ser isolado dos valores CA indicados pela substituição dos capacitores por um circuito aberto equivalente porque a reatância de um capacitor é uma função da frequência aplicada. Para CC, f = 0 Hz e X
C = 
1/2πfC = 1/2π(0)C = ∞Ω. Além disso, a fonte VCC pode ser 
separada em duas fontes (apenas para efeito de análise), como mostra a Figura 4.3, para permitir uma separação dos circuitos de entrada e saída. Isso reduz também a ligação entre os dois para a corrente de base I
B. A se-
paração é certamente válida, pois podemos observar na Figura 4.3 que V
CC está conectada diretamente a RB e RC, 
como na Figura 4.2.146   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   146 3/11/13   5:50 PMPolarização direta da junção base-emissor
Analise primeiramente a malha base-emissor mos-
trada na Figura 4.4. Ao aplicarmos a Lei das Tensões de 
Kirchhoff no sentido horário da malha, obtemos
+VCC – IBRB – VBE = 0
Observe a polaridade da queda de tensão através 
de RB, como estabelecido pelo sentido indicado de IB. 
Resolver a equação para a corrente IB resulta no seguinte:
 IB=VCC-VBE
RB  
 (4.4)
A Equação 4.4 é fácil de lembrar se tivermos em 
mente que a corrente de base é a corrente através de RB e 
que, pela lei de Ohm, a corrente é a tensão sobre RB divi-
dida pela resistência RB. A tensão sobre RB é a tensão VCC 
aplicada menos a queda através da junção base-emissor (V
BE). Além disso, como a tensão VCC da fonte e a tensão 
VBE entre a base e o emissor são constantes, a escolha de um resistor de base, RB, ajusta o valor da corrente de base 
para o ponto de operação.
Malha coletor-emissor
A seção coletor-emissor do circuito aparece na Fi-
gura 4.5, com o sentido da corrente IC e a polaridade 
resultante através de RC indicados. O valor da corrente 
do coletor está diretamente relacionado com IB através de
 IC=βIB    (4.5)
É interessante observar que, como a corrente de 
base é controlada pelo valor de RB e IC está relacionada 
com IB por uma constante β, o valor de IC não é função da 
resistência RC. Modificar o valor de RC não afetará IB ou IC, 
desde que o dispositivo seja mantido na região ativa. No entanto, como veremos adiante, o valor de R
C determinará 
o valor de VCE, que é um importante parâmetro.
Aplicando a Lei das Tensões de Kirchhoff no sentido 
horário ao longo da malha indicada na Figura 4.5, obtemos
VCE + ICRC – VCC = 0
e  VCE=VCC–ICRC   (4.6)
sinal de 
entrada CAsinal de saída CA
Figura 4.2 Circuito de polarização fixa.
IC
IB
VCE+
–
Figura 4.3 Equivalente CC da Figura 4.2.   
Figura 4.4 Malha base-emissor.
Figura 4.5 Malha coletor-emissor.Capítulo 4  Polarização CC — tBJ  147
Boylestad_2012_cap04.indd   147 3/11/13   5:50 PMque significa que a tensão entre a região coletor-emissor 
de um transistor na configuração de polarização fixa é a tensão da fonte menos a queda através de R
C.
Como uma breve revisão da notação de uma ou duas 
letras em subscrito, observe que
 VCE=VC–VE  
 (4.7)
onde VCE é a tensão do coletor para o emissor, e VC e VE 
são, respectivamente, as tensões de coletor e de emissor ao terra. Nesse caso, como V
E = 0 V , temos
 VCE=VC   (4.8)
Além disso, visto que
 VBE=VB–VE   (4.9)
e VE = 0 V , temos que
 VBE=VB   (4.10)
Tenha em mente que os valores de tensão como VCE 
são determinados colocando-se a ponta de prova verme -
lha (positiva) do voltímetro no coletor e a ponta de prova 
preta (negativa) no emissor, como ilustra a Figura 4.6. VC 
representa a tensão do coletor para o terra e é medida como mostra essa mesma figura. Nesse caso, as duas leituras são idênticas, mas, nos próximos circuitos, elas poderão ser bem diferentes. A compreensão da diferença entre as duas medições pode ser bastante útil na solução de problemas de circuitos com transistor.exeMPlo 4.1Para a configuração de polarização fixa da Figura 4.7, determine o seguinte:a) I
BQ e ICQ
b) VCEQ
c) VB e VC
d) VBC
Solução:a) Equação 4.4:
IBQ=VCC–VBE
RB=12 V–0,7 V
240 k=47,08  μA    
Equação 4.5:
ICQ=βIBQ=(50)(47,08  μA)=2,35 mA     
b) Equação 4.6:
 VCEQ = VCC – ICRC
         = 12 V – (2,35mA)(2,2kΩ)
         = 6,83 V
c) VB = VBE = 0,7 V
 VC = VCE = 6,83 V
d) Usando a notação de duplo subscrito, temos
 VBC = VB – VC = 0,7 V – 6,83 V
       = – 6,13 V
sendo o sinal negativo um indicativo de que a junção está polarizada reversamente, como deve estar para uma amplificação linear.
Saturação do transistor
O termo saturação é aplicado a qualquer sistema 
em que os níveis alcançaram seus valores máximos. Uma esponja saturada é aquela que não é capaz de reter mais nenhuma gota de líquido. Para um transistor que opera na região de saturação, a corrente apresenta um valor máximo para um projeto específico. Modificando-se o projeto, 
Figura 4.6 Medição de VCE e VC.
IC
IB
VCE+
–entrada 
CAsaída CA,
Figura 4.7 Circuito de polarização CC fixa para o Exemplo 4.1. 148   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   148 3/11/13   5:50 PMo nível correspondente de saturação pode aumentar ou 
diminuir. Obviamente, o nível mais alto de saturação é definido pela corrente máxima de coletor fornecida pela folha de dados.
As condições para saturação são geralmente evitadas 
porque a junção base-coletor não está mais polarizada reversamente, e o sinal amplificado na saída estará distor -
cido. Um ponto de operação na região de saturação é repre-sentado na Figura 4.8(a). Observe que ele se encontra em uma região em que as curvas características se agrupam, e a tensão coletor-emissor tem um valor menor ou igual a V
CEsat. Além disso, a corrente do coletor é relativamente 
alta nas curvas características.
Se aproximarmos as curvas características da Figura 
4.8(a) daquelas na Figura 4.8(b), obteremos um método direto e rápido para a determinação do valor de saturação. Na Figura 4.8(b) a corrente é relativamente alta e presumi-mos que a tensão V
CE seja 0 V . Aplicando-se a lei de Ohm, 
a resistência entre os terminais de coletor e emissor pode ser definida da seguinte maneira:RCE=VCE
IC=0 V
ICsat=0    
A aplicação dos resultados ao esquema do circuito 
resulta na configuração da Figura 4.9.
Para o futuro, portanto, se houver necessidade ime-
diata de saber qual é a corrente de coletor máxima aproxi-mada (valor de saturação) para um projeto em particular, é preciso inserir um curto-circuito equivalente entre o coletor e o emissor do transistor e calcular a corrente de coletor resultante. Em suma, estabeleça V
CE = 0 V . Para 
a configuração com polarização fixa da Figura 4.10, o curto-circuito foi aplicado, fazendo com que a tensão através de R
C fosse a tensão aplicada VCC. A corrente 
de saturação reversa resultante para a configuração de polarização fixa é
 ICsat=VCC
RC  
  (4.11)
Figura 4.9 Determinação de ICsat.
 Figura 4.10 Determinação de ICsat para uma configuração de polarização fixa.0
)b( )a(IC
VCE–
0IC
ICsat
VCE– ICsat
VCEsatPonto Q Ponto Q
Figura 4.8 Região de saturação: (a) real; (b) aproximada.Capítulo 4  Polarização CC — tBJ  149
Boylestad_2012_cap04.indd   149 3/11/13   5:50 PMUma vez que ICsat é conhecida, temos uma ideia da 
máxima corrente de coletor possível para o projeto esco-
lhido, e o valor deverá ficar abaixo deste se desejarmos amplificação linear.
exeMPlo 4.2Determine o valor da corrente de saturação para o circuito da Figura 4.7.Solução:
ICsat=VCC
RC=12 V
2,2 k=5,45 mA     
O projeto do Exemplo 4.1 resultou em ICQ = 2,35 
mA, que está distante do valor da saturação e que é apro-ximadamente metade do valor máximo para o projeto.
análise por reta de carga
Lembre-se de que a solução por reta de carga para 
um circuito com diodos foi determinada por meio da sobreposição da curva característica real do diodo sobre um gráfico da equação de circuito envolvendo as mesmas variáveis de circuito. A interseção dos dois gráficos definiu as condições reais de operação do circuito. É chamada de análise por reta de carga porque a carga (resistores) do circuito determinou a inclinação da linha reta que conecta os pontos estabelecidos pelos parâmetros do circuito. 
A mesma abordagem pode ser aplicada aos circui -
tos utilizando TBJ. As curvas características do TBJ são sobrepostas a um gráfico da equação de circuito definida pelos mesmos parâmetros de eixo. O resistor de carga RC 
para a configuração de polarização fixa determinará a inclinação da equação de circuito e a interseção resultante entre os dois gráficos. Quanto menor a resistência da carga, mais acentuada a inclinação da reta de carga do circuito. O circuito da Figura 4.11(a) estabelece a equação de saída que relaciona as variáveis I
C e VCE da seguinte maneira:
 VCE=VCC-ICRC    (4.12)
As curvas características de saída do transistor tam -
bém relacionam as mesmas duas variáveis IC e VCE, como 
mostra a Figura 4.11(b).
As curvas características do dispositivo de IC versus 
VCE são fornecidas na Figura 4.11(b). Agora devemos 
sobrepor a reta definida pela Equação 4.12 às curvas carac-terísticas. O método mais direto de traçar a Equação 4.12 sobre as curvas características de saída consiste em utilizar o fato de que uma reta é determinada por dois pontos. Se estabelecermos que I
C é igual a 0 mA, definiremos o eixo 
horizontal como a reta sobre a qual um ponto está localiza -
do. Aplicando IC = 0 mA na Equação 4.12, descobrimos que
VCE = VCC – (0)RC
e  VCE=VCCIC=0 mA    (4.13)
definindo um ponto para a linha reta, como mostra a Figura 4.12.
50
IBRBRCVCC
VCEICIC(mA)
VCEµA IB=8
7
6
5
4
3
2
1
05 10 15
)b( )a(µA
40µA
30µA
20µA
10µA+
–
+
–0
(V)
ICEO
Figura 4.11 Análise por reta de carga: (a) o circuito; (b) as curvas características do dispositivo. 150   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   150 3/11/13   5:50 PMSe agora estabelecermos que VCE é igual a 0 V , o que 
define o eixo vertical como a reta sobre a qual o segundo 
ponto será definido, concluiremos que IC é determinado 
pela equação:
0 = VCC – ICRC 
e 
 IC=VCC
RC`
VCE=0 V  
 (4.14)
como mostra a Figura 4.12.
Ligando os dois pontos definidos pelas equações 
4.13 e 4.14, podemos desenhar a linha reta estabelecida 
pela Equação 4.12. A linha resultante no gráfico da Figura 4.12 é chamada de reta de carga, uma vez que é definida pelo resistor de carga R
C. Ao solucionarmos o valor re-
sultante de IB, o ponto Q real pode ser estabelecido como 
indicado na Figura 4.12.
Se o valor de IB for modificado pela variação do va-
lor de RB, o ponto Q se move sobre a reta de carga, como 
mostra a Figura 4.13, para valores crescentes de IB. Se 
VCC for mantido fixo e RC  aumentado, a reta de carga se 
deslocará como ilustrado na Figura 4.14. Se IB for mantido 
fixo, o ponto Q se moverá como demonstrado nessa mes-
ma figura. Se RC for fixo e VCC diminuir, a reta de carga 
se deslocará como mostra a Figura 4.15.VCE
VCC VCE
ICIC
VCC
RC
IBQPonto Q
Reta de carga= 0 V
0
= 0 mA
Figura 4.12 Reta de carga para polarização fixa.
Ponto Q
Ponto QPonto Q
Figura 4.13 Movimento do ponto Q com valores 
crescentes de IB. 
Ponto Q Ponto QPonto Q
Figura 4.14 Efeito do aumento no valor de RC na reta de 
carga e no ponto Q.Capítulo 4  Polarização CC — tBJ  151
Boylestad_2012_cap04.indd   151 3/11/13   5:50 PMexeMPlo 4.3
Dados a reta de carga da Figura 4.16 e o ponto Q defi-
nido, determine os valores necessários de VCC, RC e RB 
para uma configuração de polarização fixa.Solução:Pela Figura 4.16:
VCE=VCC=20 V  em IC=0 mA
IC=VCC
RC em VCE=0 V
    e RC=VCC
IC=20 V
10 mA=2 k
IB=VCC–VBE
RB   
    eRB=VCC–VBE
IB=20 V– 0,7 V
25 μA=772 k       VCE=VCC=20 V  em IC=0 mA
IC=VCC
RC em VCE=0 V
    e RC=VCC
IC=20 V
10 mA=2 k
IB=VCC–VBE
RB   
    eRB=VCC–VBE
IB=20 V– 0,7 V
25 μA=772 k       
4.4  Configuração de 
Polarização do eMiSSor
O circuito de polarização CC da Figura 4.17 contém 
um resistor de emissor para melhorar o nível de estabi -
lidade da configuração com polarização fixa. Quanto 
IC
VCE0VCC1
VCC3VCC1 > VCC2 > VCC3
VCC2VCC1IBQ Ponto QPonto QPonto QRC
VCC2
RC
VCC3
RC
Figura 4.15 Efeito de valores menores de VCC na reta de carga e no ponto Q.
024681012
51 01 52 0IC(mA)
60µA
0µA IB=50µA
40µA
30µA
20µA
10µA
VCEQ Ponto
Figura 4.16 Exemplo 4.3.152   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   152 3/11/13   5:50 PMmais estável for uma configuração, menos sua resposta 
ficará sujeita a alterações indesejáveis de temperatura e variações de parâmetros. A melhoria da estabilidade será demonstrada mais adiante nesta seção com um exemplo numérico. A análise será feita primeiro pelo exame da malha base-emissor e depois pelo uso dos resultados para investigar a malha coletor-emissor. O equivalente CC da Figura 4.17 aparece na Figura 4.18 com uma separação da fonte para criar uma seção de entrada e de saída.
Malha base-emissor
A malha base-emissor do circuito da Figura 4.18 
pode ser redesenhada como mostra a Figura 4.19. A aplica-ção da Lei das Tensões de Kirchhoff para tensões ao longo da malha indicada, no sentido horário, resulta na equação:
 +V
CC – IBRB – VBE – IERE = 0  (4.15)
Lembre-se de que mencionamos no Capítulo 3 que
 IE=(b+1)IB    (4.16)A substituição de IE na Equação 4.15 resulta em
VCC-IBRB-VBE-(b+I)IBRE=   0
O agrupamento dos termos resulta em
-IB(RB+(b+1)RE)+VCC-VBE=   0
A multiplicação por (–1) resulta em
IB(RB+(β+1)RE)–VCC+VBE=   0
com IB(RB+(β+1)RE)=VCC–VBE    
e o cálculo do valor de IB fornece
 IB=VCC–VBE
RB+(β+1)RE  
 (4.17)
Observe que a única diferença entre essa equação 
para IB e aquela obtida para a configuração com polariza -
ção fixa é o termo ( β +1) RE.
Um resultado interessante pode vir da Equação 4.17, 
se ela for utilizada para esboçar um circuito em série que 
retorne à mesma equação. Esse é o caso do circuito da Fi-gura 4.20. Se resolvido para a corrente I
B, resulta na mesma 
equação obtida anteriormente. Observe que, independente-mente da tensão base-emissor V
BE, o resistor RE é refletido 
de volta para o circuito de entrada por um fator (β +1). Em outras palavras, o resistor do emissor, que é parte da malha coletor-emissor, “aparece como” (β +1)R
E na malha base-
-emissor. Visto que β é geralmente 50 ou mais, o resistor do 
emissor aparenta ser muito maior no circuito de entrada. De modo geral, portanto, para a configuração da Figura 4.21,
 Ri=(β+1)RE   (4.18)
Figura 4.19 Malha base-emissor.
Figura 4.17 Circuito de polarização do TBJ com resistor 
de emissor.
VCC
RC
RERBVCC
Figura 4.18 Equivalente CC da Figura 4.17.Capítulo 4  Polarização CC — tBJ  153
Boylestad_2012_cap04.indd   153 3/11/13   5:50 PMA Equação 4.18 se mostrará útil na análise a seguir. 
Na realidade, ela proporciona um modo mais fácil de 
lembrar a Equação 4.17. Utilizando a lei de Ohm, sabemos que a corrente através de um sistema é a tensão dividida pela resistência do circuito. Para a malha base-emissor, a tensão é V
CC – VBE. Os valores de resistência são RB mais 
RE refletido por ( β +1). O resultado é a Equação 4.17.
Malha coletor-emissor
A malha coletor-emissor aparece na Figura 4.22. 
Aplicando-se a Lei das Tensões de Kirchhoff na malha indicada, no sentido horário, resulta em
+I
ERE + VCE + ICRC – VCC = 0
Substituindo IE > IC e agrupando os termos, temos
VCE – VCC + IC(RC + RE) = 0
e VCE=VCC–IC(RC+RE  ) (4.19)
A notação VE com subscrito simples indica uma 
tensão do emissor para o terra e é determinada por
 VE=IERE   (4.20)enquanto a tensão do coletor para o terra pode ser deter -
minada a partir de
VCE = VC – VE
e VC=VCE+VE   (4.21)
ou VC=VCC–ICRC   (4.22)
A tensão na base em relação ao terra pode ser deter -
minada pelo uso da Figura 4.18
 VB=VCC–IBRB   (4.23)
ou  VB=VBE+VE   (4.24)
exeMPlo 4.4
Para o circuito de polarização do emissor visto na Fi-gura 4.23, determine:a) I
B
b) IC
c) VCE
d) VC
e) VE
f) VB
g) VBC
Solução:a) Equação 4.17: 
IB=VCC–VBE
RB+(β+1)RE=20 V– 0,7 V
430 k+(51)(1  k)    
=19,3 V
481 k=40,1 μA     
b) IC = βIB
     = (50)(40,1 µA)
     > 2,01 mA
Figura 4.21 Valor da impedância refletida de RE.
Figura 4.22 Malha coletor-emissor.
Figura 4.20 Circuito derivado da Equação 4.17.154   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   154 3/11/13   5:50 PMc) Equação 4.19: 
 VCE = VCC – IC(RC + RE)
       = 20 V – (2,01 mA)(2 kΩ + 1 kΩ) 
       = 20 V – 6,03 V = 13,97 V
d) VC = VCC – ICRC
     = 20 V – (2,01 mA)(2 kΩ) = 20 V – 4,02 V
     = 15,98 V
e) VE = VC – VCE 
     = 15,98 V – 13,97 V
     = 2,01 V
 ou VE = IERE > ICRE
         = (2,01 mA)(1 kΩ)
         = 2,01 V
f) VB = VBE + VE
     = 0,7 V + 2,01 V
     = 2,71 V
g) VBC = VB – VC 
     = 2,71 V – 15,98 V
       =  – 13,27 V  (com polarização reversa, como 
exigido)
Melhoria na estabilidade da polarização
A adição do resistor de emissor ao circuito de pola-
rização CC do TBJ acarreta uma melhoria na estabilidade, 
isto é, as correntes e tensões CC permanecem próximas aos valores estabelecidos pelo circuito quando modifica -
ções nas condições externas, como temperatura e beta do transistor, ocorrem. Embora uma análise matemática seja fornecida na Seção 4.12, uma comparação da melhoria atingida pode ser obtida como mostra o Exemplo 4.5.
exeMPlo 4.5Prepare uma tabela e compare as tensões e as corren-tes de polarização dos circuitos das figuras 4.7 e 4.23 para o valor de β  = 50 e para um novo valor de β = 
100. Compare as variações de IC e VCE para o mesmo 
aumento de β.
Solução:Utilizando os resultados do Exemplo 4.1 e repetindo-os para o valor de β = 100, obtemos:
Efeito da variação de β na resposta da 
configuração com polarização fixa da Figura 4.7
β IB (µA) IC (mA) VCE (V)
50 47,08 2,35 6,83
100 47,08 4,71 1,64
A corrente de coletor do TBJ aumentou 100% devido a uma variação de 100% no valor de β. O valor de I
B 
permaneceu o mesmo e o VCE diminuiu 76%.
Utilizando os resultados calculados no Exemplo 4.4 e repetindo-os depois para um valor de β = 100, temos:
Efeito da variação de β na resposta da configuração 
com polarização do emissor da Figura 4.23
β IB (µA) IC (mA) VCE (V)
50 40,1 2,01 13,97
100 36,3 3,63 9,11
Agora a corrente de coletor do TBJ aumenta aproxi-madamente 81% devido ao aumento de 100% em β. 
Observe que I
B diminuiu, ajudando a manter o valor 
de IC — ou, pelo menos, reduzindo a variação total de 
IC devido à variação em β. A variação de VCE diminuiu 
aproximadamente 35% em relação à variação anterior. O circuito da Figura 4.23, portanto, é mais estável do que o circuito da Figura 4.7, para a mesma variação de β.
nível de saturação
O nível de saturação do coletor ou a corrente de 
coletor máxima em um projeto de polarização podem ser determinados utilizando-se o mesmo método aplicado à configuração com polarização fixa: estabeleça um curto--circuito entre os terminais de coletor e emissor, como mostra a Figura 4.24, e calcule a corrente do coletor resultante. Para a Figura 4.24
 
ICsat=VCC
RC+RE  
  (4.25)
A inclusão do resistor do emissor leva o nível de 
saturação do coletor para um valor abaixo do obtido com uma configuração com polarização fixa utilizando o mes-mo resistor de coletor.
Figura 4.23 Circuito de polarização estável do emissor 
para o Exemplo 4.4.Capítulo 4  Polarização CC — tBJ  155
Boylestad_2012_cap04.indd   155 3/11/13   5:50 PMexeMPlo 4.6
Determine a corrente de saturação para o circuito do Exemplo 4.4.Solução:
ICsat=VCC
RC+RE
=20 V
2 k+1 k=20 V
3 k
=6,67 mA    
que é aproximadamente três vezes o valor de ICQ do 
Exemplo 4.4.
análise por reta de carga
A análise por reta de carga do circuito de polarização 
do emissor difere pouco daquela utilizada para a configu-ração com polarização fixa. O valor de I
B determinado pela 
Equação 4.17 define o valor de IB nas curvas características 
da Figura 4.25 (indicado por IBQ).
A equação para a malha coletor-emissor que define 
a reta de carga é
VCE = VCC – IC(RC + RE)
A escolha de IC = 0 mA resulta em
 VCE=VCC 0IC=0 mA   (4.26)
como obtido para a configuração com polarização fixa. Escolhendo V
CE = 0 V , temos
 IC=VCC
RC+RE`
VCE=0 V  
 (4.27)como mostra a Figura 4.25. Valores diferentes de IBQ 
moverão, é claro, o ponto Q para cima ou para baixo na 
reta de carga.
exeMPlo 4.7
a) Trace a reta de carga para o circuito da Figura 4.26(a) nas curvas características para o transistor que apa-rece na Figura 4.26(b). 
b)  Para um ponto Q na interseção da reta de carga com uma corrente de base de 15 μ A, determine os valores 
de I
CQ e VCEQ. 
c)  Determine o beta CC no ponto Q. 
d)  Usando o beta para o circuito determinado no item (c), calcule o valor desejado de R
B e indique um 
possível valor-padrão. 
Solução: a) Dois pontos sobre as curvas características são ne-cessários para desenhar a reta de carga. 
 Em V
CE = 0 V: 
IC=VCC
RC+RE=18 V
2,2 k+1,1 k
=18 V
3,3 k=5,45     Am
 Em IC = 0 mA: VCE = VCC = 18 V
 A reta de carga resultante aparece na Figura 4.27. 
b) A partir das características da Figura 4.27, determi -
namos 
VCEQ7,5 V, ICQ3,3 mA     
c)  O beta CC resultante é:
β=ICQ
IBQ=3,3 mA
15 μA=220    
Figura 4.24 Determinação de ICsat para o circuito de 
polarização estável do emissor.
Q Ponto
Figura 4.25 Reta de carga para a configuração de 
polarização do emissor.156   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   156 3/11/13   5:50 PMd) Aplicando a Equação 4.17:
IB=VCC–VBE
RB+(β+1)RE=18 V– 0,7 V
RB+(220 +1)(1,1  k)   
e
 51     μA=17,3 V
RB+(221)(1,1  k)=17,3 V
RB+243,1  k    
de modo que (15 µ A)(RB) + (15 µ A)(243,1 kΩ) = 17,3 V
e (15 µA)(RB) = 17,3 V – 3,65 V = 13,65 V
resultando em 
    RB+13,65  V
15 μA=910 k          4.5  Configuração de Polarização 
Por diviSor de tenSão
Nas configurações de polarização anteriores, a cor -
rente ICQ e a tensão VCEQ de polarização eram uma função 
do ganho de corrente β do transistor. No entanto, como β 
é sensível à temperatura, principalmente em transistores de silício, e o valor exato de beta geralmente não é bem definido, seria desejável desenvolver um circuito de pola -
rização menos dependente, ou, na verdade, independente do beta do transistor. A configuração de polarização por divisor de tensão da Figura 4.28 é um circuito como esse. Se analisado precisamente, observa-se que a sensibilidade às variações de beta é bem pequena. Se os parâmetros 0123456
51 01 52 0IC(mA)
30μA
0μA IB=25μA
20μA
15μA
10μA
VCC  = 18 V VCEQ = 7,5 VICQ = 3,3 mA5,45 mA
5μA
VCEQ Ponto
 Figura 4.27 Exemplo 4.7.RBVCC = 18 V 
C2
C1vo
vi2,2 kΩRC
1,1 kΩRE
Figura 4.26(a) Circuito para o Exemplo 4.7.0123456
51 01 52 0IC(mA)
30µA
0µA IB=25µA
20µA
15µA
10µA
5 µA
VCE
Figura 4.26(b) Exemplo 4.7.Capítulo 4  Polarização CC — tBJ  157
Boylestad_2012_cap04.indd   157 3/11/13   5:50 PMdo circuito forem escolhidos apropriadamente, os níveis 
resultantes de ICQ e VCEQ poderão ser quase totalmente 
independentes de beta. Lembre-se de que vimos em dis-cussões anteriores que um ponto Q é definido por um valor 
fixo de I
CQ e VCEQ, como mostra a Figura 4.29. O valor de 
IBQ será modificado com a variação de beta, mas o ponto 
de operação nas curvas características definido por ICQ e 
VCEQ poderá permanecer fixo, se forem empregados os 
parâmetros apropriados do circuito.
Como já foi observado, há dois métodos que podem 
ser empregados na análise da configuração com divisor de tensão. A razão para a escolha dos nomes para essa con-figuração se tornará óbvia na análise a seguir. O primeiro item a ser introduzido é o método exato , que pode ser 
aplicado a qualquer configuração com divisor de tensão. O segundo é conhecido como método aproximado,  e pode 
apenas ser utilizado mediante condições específicas. A abordagem aproximada permite uma análise mais direta com economia de tempo e trabalho, e é particularmente útil em projetos que serão descritos em uma outra seção. De modo geral, o método aproximado pode ser aplicado à maioria das situações e, portanto, deve ser examinado com o mesmo interesse que o método exato.
análise exata
Para a análise CC, o circuito da Figura 4.28 pode 
ser redesenhado como mostra a Figura 4.30. A seção de entrada do circuito pode ser redesenhada como mostra a Figura 4.31, para análise CC. O circuito equivalente de Thévenin para o circuito à esquerda do terminal da base pode ser determinado do seguinte modo:
Rth: a fonte de tensão é substituída por um curto-circuito 
equivalente, como mostra a Figura 4.32:
 RTh=R17R2   (4.28)
Figura 4.28 Configuração de polarização por divisor de 
tensão.
    
    RER2 VCCB
ThéveninR1
–+
Figura 4.31 Desenho refeito do circuito de entrada da 
Figura 4.28.
Ponto Q(resultando     ) IBQ
Figura 4.29 Definição do ponto Q para a configuração de 
polarização por divisor de tensão.    
VCC VCC
RC
Figura 4.30 Componentes CC da configuração com 
divisor de tensão.158   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   158 3/11/13   5:50 PMEth: a fonte de tensão VCC retorna ao circuito, e a tensão 
Thévenin de circuito aberto da Figura 4.33 é determinada 
como segue:
Aplicando a regra do divisor de tensão, temos
 ETh=VR2=R2VCC
R1+R2  
 (4.29)
O circuito de Thévenin é então redesenhado, como 
mostra a Figura 4.34, e IBQ pode ser determinada primei -
ramente pela aplicação da Lei das Tensões de Kirchhoff 
no sentido horário, para a malha indicada:
ETh – IBRTh – VBE – IERE = 0
A substituição de IE = (β  + 1)IB e o cálculo de IB 
resultam em
 IB=ETh–VBE
RTh+(β+1)RE  
  (4.30)
Embora a Equação 4.30 inicialmente se mostre dife-
rente das equações desenvolvidas anteriormente, observe que o numerador é novamente uma diferença entre dois níveis de tensão e o denominador é a resistência de base mais o resistor de emissor refletido por (β  + 1) — bastante 
semelhante à Equação 4.17.
Uma vez que I
B é conhecido, as quantidades restantes 
do circuito podem ser determinadas do mesmo modo que para a configuração de polarização do emissor. Isto é,
 VCE=VCC–IC(RC+RE  )  (4.31)
que é exatamente igual à Equação 4.19. As equações restantes para V
E, VC e VB também são obtidas da mesma 
maneira para a configuração de polarização do emissor.
exeMPlo 4.8Determine a tensão de polarização CC V
CE e a corrente 
IC para a configuração com divisor de tensão da Figura 
4.35.Solução:Equação 4.28: 
RTh=R17R2
=(39 k)(3,9  k)
39 k+3,9 k=3,55 k   
Equação 4.29: 
ETh=R2VCC
R1+R2
=(3,9 k)(22 V)
39 k+3,9 k=2    V
Equação 4.30: 
IB=ETh–VBE
RTh+(β+1)RE
=2 V– 0,7 V
3,55 k+(101)(1,5  k)=1,3 V
3,55 k+151,5  k
=8,38 μA
IC=βIB
=(100)(8,38  μA)
=0,84 mA   
Equação 4.31:
VCE=VCC–IC(RC+RE)
=22 V– (0,84  mA)(10  k+1,5 k)
=22 V– 9,66 V
=12,34  V             R2
RThR1
Figura 4.32 Determinação de RTh.
IE REEThIBB
EVBERTh
+
–+
–
Figura 4.34 Inserção do circuito equivalente de Thévenin.R2ETh VR2VCC+
–+
–+
–R1
Figura 4.33 Determinação de ETh.Capítulo 4  Polarização CC — tBJ  159
Boylestad_2012_cap04.indd   159 3/11/13   5:50 PManálise aproximada
A seção de entrada da configuração com divisor de 
tensão pode ser representada pelo circuito da Figura 4.36. 
A resistência Ri é a resistência equivalente entre a base e 
o terra para o transistor com um resistor de emissor RE. 
Lembre-se, da Seção 4.4 (Equação 4.18), de que a resis-tência refletida entre a base e o emissor é definida por R
i 
= (β + 1)RE. Se Ri for muito maior do que a resistência 
R2, a corrente IB será muito menor do que I2 (a corrente 
sempre procura o caminho de menor resistência), e I2 será 
aproximadamente igual a I1. Se aceitarmos a possibilidade 
de que IB é praticamente zero em relação a I1 ou I2, então I1 
= I2, e R1 e R2 podem ser considerados elementos em série. 
A tensão através de R2, que é, na verdade, a tensão de base, 
pode ser determinada por meio da aplicação da regra do divisor de tensão (daí o nome para a configuração). Isto é,
     VB=R2VCC
R1+R2  
 (4.32)
Como Ri = (β + 1)RE > βRE, a condição que define 
se o método aproximado pode ser aplicado é
 βRE$10R2   (4.33)
Em outras palavras, se o valor de β multiplicado por 
RE for no mínimo 10 vezes maior do que o valor de R2, o 
método aproximado pode ser aplicado com alto grau de 
precisão nos resultados.
Uma vez que VB está determinado, o valor de VE pode 
ser calculado a partir de
 VE=VB–VBE   (4.34)e a corrente de emissor pode ser determinada a partir de
 IE=VE
RE  
 (4.35)
e  ICQIE   (4.36)
A tensão coletor-emissor é determinada por
VCE = VCC – ICRC – IERE
mas, uma vez que IE > IC,
 VCEQ=VCC–IC(RC+RE  )  (4.37)
Observe que, na sequência de cálculos da Equação 
4.33 até a Equação 4.37, β não aparece e IB não foi calcu -
lado. O ponto Q (determinado por IC e VCEQ) é, portanto, 
independente do valor de β.
exeMPlo 4.9Repita a análise da Figura 4.35 utilizando a técnica aproximada e compare as soluções para I
CQ e VCEQ.
Solução:Testando:
βRE$10R2
5,1()001(  k)$10(3,9  k)
051  k$39 k (satisfeita    )
Equação 4.32:
    VB=R2VCC
R1+R2
 =(3,9 k)(22 V)
39 k+3,9 k
 =2    V
Figura 4.36 Circuito parcial de polarização para o cálculo 
da tensão aproximada de base VB.
100
,,
Figura 4.35 Circuito estabilizado em relação a β do 
Exemplo 4.8.160   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   160 3/11/13   5:50 PMObserve que o valor de VB é igual ao valor encontrado 
para ETh no Exemplo 4.7. Essencialmente, portanto, a 
principal diferença entre as técnicas exata e aproximada 
é o efeito de RTh na análise exata que distingue ETh de VB.
Equação 4.34: 
    VE=VB–VBE
 =2 V– 0,7 V
 =1,3 V
ICQ IE=VE
RE=1,3 V
1,5 k=0,867  mA   
comparado a 0,84 mA obtido pela análise exata. Por fim,
 VCEQ=VCC–IC(RC+RE)
 =22 V– (0,867  mA)(10  kV+1,5 k)
 =22 V– 9,97 V
 =12,03  V    
versus 12,34 V encontrado no Exemplo 4.8.
Os resultados para ICQ e VCEQ certamente são próximos 
e, tendo em vista a variação real nos valores dos pa-râmetros, um pode ser considerado tão preciso quanto o outro. Quanto maior o valor de R
i comparado a R2, 
mais próximas ficam as soluções exata e aproximada. O Exemplo 4.11 compara as soluções em um nível bem abaixo das condições estabelecidas pela Equação 4.33. 
exeMPlo 4.10
Repita a análise exata do Exemplo 4.8 com β reduzido a 50 e compare as soluções para I
CQ e VCEQ.
Solução:Este exemplo não é uma comparação entre os métodos exato e aproximado, mas um teste de quanto o ponto Q se moverá caso β seja reduzido pela metade. R
Th e 
ETh são os mesmos:
 RTh=3,55 k,  ETh=2 V
IB=ETh–VBE
RTh+(β+1)RE
=2 V– 0,7 V
3,55 k+(51)(1,5  k)
=1,3 V
3,55 k+76,5 k
=16,24  mA
ICQ=βIB
=(50)(16,24  mA)
=0,81 mA
VCEQ=VCC–IC(RC+RE)
=22 V– (0,81  mA)(10  k+1,5 k)
=12,69  V
   Tabulando os resultados, temos:
Efeito da variação de β na resposta da configuração 
com divisor de tensão da Figura 4.35
β ICQ (mA) VCEQ (V)
100 0,84 mA 12,34 V
50 0,81 mA 12,69 V
Os resultados mostram claramente a imunidade do 
circuito com relação a variações em β. Embora β seja 
drasticamente reduzido pela metade, de 100 para 50, os valores de I
CQ e VCEQ são basicamente os mesmos.
Nota importante: revendo os resultados obtidos para 
a configuração com polarização fixa, verificamos que a corrente diminuiu de 4,71 mA para 2,35 mA quando beta caiu de 100 para 50. Na configuração com divisor de tensão, a mesma mudança de beta resultou apenas em uma mudança na corrente de 0,84 mA a 0,81 mA. Ainda mais notável é a variação em V
CEQ para a configuração 
de polarização fixa. A queda de beta de 100 para 50 re-sultou em um aumento na tensão de 1,64 V para 6,83 V (uma variação de mais de 300%). Na configuração com divisor de tensão, o aumento na tensão foi apenas de 12,34 V para 12,69 V , o que representa uma mudança de menos de 3%. Em resumo, portanto, a alteração de 50% de beta resultou em uma alteração superior a 300% em um parâmetro importante do circuito na configuração de polarização fixa e inferior a 3% na configuração com divisor de tensão, uma diferença significativa.
exeMPlo 4.11
Determine os valores de I
CQ e VCEQ para a configuração 
com divisor de tensão da Figura 4.37 utilizando as técnicas exata e aproximada, e compare as soluções. Nesse caso, as condições da Equação 4.33 não serão satisfeitas, e os resultados revelarão a diferença na solução se o critério da Equação 4.33 for ignorado.Solução: Análise exata:Equação 4.33:
    βRE$10R2
2,1()05(  k)$10(22  k)
06  k 220 k (não satisfeita )
 RTh=R1 00R2=82 k 0022 k=17,35  k
 ETh=R2VCC
R1+R2=22 k(18 V)
82 k+22 k=3,81 V
 IB=ETh–VBE
RTh+(β+1)RE
=3,81 V-0,7 V
17,35  k+(51)(1,2  k)
=3,11 V
78,55  k=39,6 μA
 ICQ=βIB=(50)(39,6  μA)= 1,98 mA
 VCEQ=VCC-IC(RC+RE)
 =18 V-(1,98  mA)(5,6  k+1,2 k)
 =4,54 V Capítulo 4  Polarização CC — tBJ  161
Boylestad_2012_cap04.indd   161 3/11/13   5:50 PM    βRE$10R2
2,1()05(  k)$10(22  k)
06  k 220 k (não satisfeita )
 RTh=R1 00R2=82 k 0022 k=17,35  k
 ETh=R2VCC
R1+R2=22 k(18 V)
82 k+22 k=3,81 V
 IB=ETh–VBE
RTh+(β+1)RE
=3,81 V-0,7 V
17,35  k+(51)(1,2  k)
=3,11 V
78,55  k=39,6 μA
 ICQ=βIB=(50)(39,6  μA)= 1,98 mA
 VCEQ=VCC-IC(RC+RE)
 =18 V-(1,98  mA)(5,6  k+1,2 k)
 =4,54 V 
Análise aproximada:
    VB=ETh=3,81 V
 VE=VB–VBE=3,81 V– 0,7 V= 3,11 V
 ICQIE=VE
RE=3,11 V
1,2 k=2,59 mA
 VCEQ=VCC–IC(RC+RE)
 =18 V– (2,59  mA)(5,6  k+1,2 k)
 =3,88 V    
Tabulando os resultados, temos:
Comparação dos métodos exato e aproximado
ICQ (mA) VCEQ (V)
Exato 1,98 4,54
Aproximado 2,59 3,88
Os resultados revelam a diferença entre as soluções exata 
e aproximada. ICQ é cerca de 30% maior com a solução 
aproximada, enquanto VCEQ, cerca de 10% menor. Os re-
sultados apresentam valores notadamente diferentes, mas, embora βR
E seja quase o triplo de R2, os resultados ainda 
são basicamente os mesmos. Futuramente, porém, nossa análise será orientada pela Equação 4.33 para assegurar a similaridade entre as soluções exata e aproximada.
Saturação do transistor
O circuito de saída coletor-emissor para a configura-
ção com divisor de tensão tem a mesma aparência do cir -cuito com polarização de emissor analisado na Seção 4.4. A equação resultante para a corrente de saturação (quando V
CE é ajustado para 0 V no esquema) é, portanto, a mesma 
obtida para a configuração com emissor polarizado. Isto é,
 ICsat=ICmáx=VCC
RC+RE  
  (4.38)
análise por reta de carga
As semelhanças com o circuito de saída da configu-
ração com polarização de emissor resultam nas mesmas interseções para a reta de carga da configuração com divi-sor de tensão. Logo, a reta de carga apresentará o mesmo aspecto mostrado na Figura 4.25, com
 
IC=VCC
RC+RE`
VCE=0 V  
 (4.39)
e  VCE=VCC 0IC=0 mA  
  (4.40)
O valor de IB é, obviamente, determinado por 
equações diferentes para as configurações com divisor de tensão e polarização do emissor.
4.6  Configuração CoM 
realiMentação de Coletor
Podemos obter uma melhoria na estabilidade do 
circuito introduzindo uma realimentação de coletor para a 
base, como mostra a Figura 4.38. Apesar de o ponto Q não 
ser totalmente independente de beta (mesmo sob condições aproximadas), a sensibilidade a variações de beta ou da 
,
,
Figura 4.37 Configuração com divisor de tensão para o Exemplo 4.11.162   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   162 3/11/13   5:50 PMtemperatura costuma ser menor do que aquela existente em 
configurações com divisor de tensão e emissor polarizado. Novamente, a análise será refeita, em primeiro lugar, pela análise da malha base-emissor e, em seguida, pela aplica -
ção dos resultados à malha coletor-emissor.
Malha base-emissor
A Figura 4.39 mostra a malha base-emissor para a 
configuração com realimentação de tensão. Aplicar a Lei das Tensões de Kirchhoff ao longo da malha indicada, no sentido horário, resulta em
   VCC-ICRC-IBRF-VBE-IERE=   0
É importante observar que a corrente através de RC 
não é IC, mas IC′ (onde IC′ = IC + IB). No entanto, os valores 
de IC e IC′ são muito maiores do que o valor usual de IB, e a aproximação IC′ > IC é normalmente empregada. Substituir  
IC′ > IC = βIB e IE > IC resulta em
   VCC-bIBRC-IBRF-VBE-bIBRE=   0  
Juntando os termos, obtemos
   VCC-VBE-bIB(RC+RE)-IBRF=   0
e o cálculo de IB resulta em
 IB=VCC–VBE
RF+β(RC+RE)  
 (4.41)
Esse resultado é bastante interessante, pois o for -
mato é muito parecido ao das equações para IB obtidas 
nas configurações anteriores. O numerador é novamente a diferença entre tensões disponíveis, enquanto o denomi -
nador é a resistência de base mais os resistores de coletor e emissor refletidos por beta. De modo geral, portanto, a realimentação resulta na reflexão da resistência R
C de volta 
para o circuito de entrada, assim como da resistência RE.
Normalmente, a equação para IB tem o formato a 
seguir, que pode ser comparado com o resultado das con-figurações de polarização fixa e de emissor.
IB=V
RF+βR   
Na configuração com polarização fixa, βR’ não exis -
te. Na estrutura com emissor polarizado (com β + 1 > β), 
R′ = RE. 
Visto que IC = βIB,
ICQ=βV
RF+βR=V
RF
β+R   
De modo geral, quanto maior for R′ quando compa -
rado com RF
β, mais precisa a aproximação
ICQV
R   
O resultado é uma equação com ausência de β , a 
qual seria bastante estável para variações em β.Visto que 
R’ costuma ser maior para a configuração com realimen -
tação de tensão do que para a de polarização do emissor, a sensibilidade a variações de beta é menor. Obviamente, R’ é igual a 0 Ω para a configuração com polarização fixa 
e, portanto, muito sensível a variações de beta.viICRF
IB
C1C2
VCE
IE
REI'C
voRCVCC
+
–
 FIG. 4.38 
Figura 4.38 Circuito de polarização CC com 
realimentação de tensão.
IE
REIC
IBRFRC
VBEVCC+
–+ –
+
–+
–I'C
+
–
 FIG. 4.39 Figura 4.39 Malha base-emissor para o circuito da Figura 
4.38.Capítulo 4  Polarização CC — tBJ  163
Boylestad_2012_cap04.indd   163 3/11/13   5:50 PMMalha coletor-emissor
A malha coletor-emissor para o circuito da Figura 4.38 
é mostrada na Figura 4.40. Aplicando a Lei das Tensões de 
Kirchhoff ao longo da malha indicada, no sentido horário, temos
   IERE+VCE+ICRC-VCC=   0
Visto que IC′ >IC e IE > IC, temos
   IC(RC+RE)+VCE-VCC=   0
e  VCE=VCC–IC(RC+RE  ) (4.42)
que é exatamente o resultado obtido para as configurações de polarização do emissor e polarização por divisor de tensão.
exeMPlo 4.12Determine os valores quiescentes de I
CQ e VCEQ para o 
circuito da Figura 4.41. Solução: Equação 4.41: 
IB=VCC–VBE
RF+β(RC+RE)
 =10 V– 0,7 V
250 k+(90)(4,7  k+1,2 k)
=9,3 V
250 k+531 k=9,3 V
781 k
 =11,91  μA
ICQ=βIB=(90)(11,91  μA)
=1,07 mA
VCEQ=VCC–IC(RC+RE)
=10 V– (1,07  μA)(4,7  k+1,2 k)
=10 V– 6,31  V
=3,69  V       IB=VCC–VBE
RF+β(RC+RE)
 =10 V– 0,7 V
250 k+(90)(4,7  k+1,2 k)
=9,3 V
250 k+531 k=9,3 V
781 k
 =11,91  μA
ICQ=βIB=(90)(11,91  μA)
=1,07 mA
VCEQ=VCC–IC(RC+RE)
=10 V– (1,07  μA)(4,7  k+1,2 k)
=10 V– 6,31  V
=3,69  V       
exeMPlo 4.13Repita o Exemplo 4.12 utilizando um beta de 135 (50% maior do que no Exemplo 4.12).Solução:É importante observar, no cálculo de I
B do Exemplo 
4.12, que o segundo termo no denominador da equa-ção é muito maior do que o primeiro. Lembramos que, quanto maior for o segundo termo em relação ao primeiro, menor será a sensibilidade a variações de beta. Neste exemplo, o valor de beta é aumentado em 50%, ampliando ainda mais a diferença do segundo termo em relação ao primeiro. No entanto, é mais im-portante observar nesses exemplos que, uma vez que o segundo termo é relativamente grande em comparação ao primeiro, a sensibilidade a alterações em beta será significativamente menor.Calculando I
B, temos
IB=VCC–VBE
RB+β(RC+RE)
=10 V– 0,7 V
250 k+(135)(4,7  k+1,2 k)
=9,3 V
250 k+796,5  k=9,3 V
1046,5  k
=8,89 μ    A
    e ICQ=βIB
=(135)(8,89  μA)
=1,2 mA    
    eVCEQ=VCC–IC(RC+RE)
=10 V– (1,2 mA)(4,7  k+1,2 k)
=10 V– 7,08 V
=2,92 V    10μFkΩ 250
= 90vivokΩ 4,7
kΩ 1,210 V
10μF
 FIG. 4.41 Figura 4.41 Circuito para o Exemplo 4.12.
IE
REV
CEIC
CCRC+
–
+
–V
+–I'C
+
–
 FIG. 4.40 
Figura 4.40 Malha coletor-emissor para o circuito da 
Figura 4.38.164   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   164 3/11/13   5:50 PMIB=VCC–VBE
RB+β(RC+RE)
=10 V– 0,7 V
250 k+(135)(4,7  k+1,2 k)
=9,3 V
250 k+796,5  k=9,3 V
1046,5  k
=8,89 μ    A
    e ICQ=βIB
=(135)(8,89  μA)
=1,2 mA    
    eVCEQ=VCC–IC(RC+RE)
=10 V– (1,2 mA)(4,7  k+1,2 k)
=10 V– 7,08 V
=2,92 V    
Apesar de o valor de β ter subido 50%, o valor de ICQ 
aumentou apenas 12,1%, enquanto o de VCEQ diminuiu 
aproximadamente 20,9%. Se o circuito fosse projeta -
do com polarização fixa, um acréscimo de 50% em β 
resultaria em um aumento de 50% em ICQ e em uma 
mudança drástica na posição do ponto Q.
exeMPlo 4.14
Determine o valor CC de IB e VC para o circuito da 
Figura 4.42.Solução:Nesse caso, a resistência de base para a análise CC é composta de dois resistores com um capacitor conecta -
do entre a junção desses resistores e o terra. No modo CC, o capacitor assume o circuito aberto equivalente, e R
B = RF1 + RF2.
Calculando IB, temos
    IB=VCC–VBE
RB+β(RC+RE)
 =18 V– 0,7 V
(91 k+110 k)+(75)(3,3  k+0,51 k)
 =17,3 V
201 k+285,75  k=17,3 V
486,75  k
 =35,5 μA
 IC=βIB
 =(75)(35,5  mA)
 =2,66 mA
 VC=VCC-ICRC VCC-ICRC
 =18 V-(2,66  mA)(3,3  k)
 =18 V-8,78 V
 =9,22 V
Condições de saturação
Com a utilização da aproximação IC′  = IC, verificamos 
que a equação para a corrente de saturação é a mesma 
obtida para as configurações com divisor de tensão e polarização do emissor. Isto é,
 ICsat=ICmáx=VCC
RC+RE  
 (4.43)análise por reta de carga
Dando prosseguimento à aproximação IC′  = IC, temos 
a mesma reta de carga das configurações com divisor de tensão e polarização do emissor. O valor de I
BQ será defi-
nido pela configuração de polarização escolhida.
exeMPlo 4.15Dados o circuito da Figura 4.43 e as curvas caracterís -
ticas do TBJ da Figura 4.44.a) Trace a reta de carga para o circuito sobre as curvas características. b) Determine o beta CC na região central das curvas ca-racterísticas. Defina o ponto escolhido como o ponto Q . 
c) Usando o beta CC calculado no item (b), encontre o valor CC de I
B. 
d) Determine ICQ e ICEQ.vo10μFkΩ91kΩ3,3
vi10μFkΩ110
10μF
50μF Ω51018 V
R RF1F2
= 75
Figura 4.42 Circuito para o Exemplo 4.14.
vo10μF150 kΩ 360 kΩkΩ2,7
vi10μF10μF
50μF Ω33036 V
R RF1F2
Figura 4.43 Circuito para o Exemplo 4.15.Capítulo 4  Polarização CC — tBJ  165
Boylestad_2012_cap04.indd   165 3/11/13   5:50 PMSolução:
a) A reta de carga está traçada na Figura 4.45, como determinam as seguintes interseções:
     VCE=0 V: IC=VCC
RC+RE
=36 V
2,7 k+330 =11,88  mA
  IC=0 mA: VCE=VCC=36 V    
b) O beta CC foi determinado pelo uso de IB = 25 μ A e 
VCE com cerca de 17 V .
   βICQ
IBQ=6,2 mA
25 μA=248    c) Usando a Equação 4.41:
e 
        IB=VCC–VBE
RB+β(RC+RE)
=36 V– 0,7 V
510 k+248(2,7  k+330 )
  =35,3 V
510 k+751,44  k
    IB=35,3 V
1,261  M=28 μA     
 
d) Com base na Figura 4.45, os valores quiescentes são
ICQ6,9 mA e VCEQ15 V          
4.7  Configuração Seguidor 
de eMiSSor 
As seções anteriores apresentaram configurações em 
que a tensão de saída é normalmente retirada do terminal 
coletor do TBJ. Esta seção examinará uma configuração na qual a tensão de saída é retirada do terminal emissor, como mostra a Figura 4.46. A configuração dessa figura não é a única em que a tensão de saída pode ser retirada do terminal emissor. Na verdade, qualquer uma das con-figurações já descritas pode ser usada, desde que haja um resistor no ramo emissor.
O equivalente CC do circuito da Figura 4.46 aparece 
na Figura 4.47. A aplicação da Lei das Tensões de Kirchhoff ao circuito de entrada resultará em 
   -IBRB-VBE-IERE+VEE=   0
1010
515
20 30 40
(mA)
60 μA
50 μA
40 μA
30 μA
20 μA
10 μA
0 μA
50 VCE (V) 
Figura 4.44 Curvas características de TBJ.
1010
515
20 30 40
(mA)
36 V11,88 mA
β valor60 μA
50 μA
40 μA
30 μA
20 μA
10 μA
0 μA
50 VCE (V)
VCEQIC QQ Ponto
Figura 4.45 Definição do ponto Q para a configuração de polarização por divisor de tensão da Figura 4.43.166   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   166 3/11/13   5:50 PMe usando IE = (β + 1)IB
   IBRB+(b+1)IBRE=VEE-VBE   
de modo que 
 IB=VEE-VBE
RB+(b+1)RE  
 (4.44) 
Para o circuito de saída, uma aplicação da Lei das 
Tensões de Kirchhoff resultará em
   -VCE-IERE+VEE=   0
e VCE=VEE-IERE    (4.45)
exeMPlo 4.16
Determine VCEQ e IEQ no circuito da Figura 4.48.
Solução:Equação 4.44: 
IB=VEE-VBE
RB+(β+1)RE
=20 V-0,7 V
240 k+(90+1)2 k=19,3 V
240 k+182 k
=19,3 V
422 k=45,73  m    Ae Equação 4.45:
VCEQ=VEE-IERE
=VEE-(β+1)IBRE
=20 V-(90+1)(45,73  mA)(2  k)
 =20 V-8,32 V
=11,68  V
IEQ=(β+1)IB=(91)(45,73  mA)
=4,16 Am
4.8 Configuração BaSe-CoMuM
A configuração base-comum é única na medida em 
que o sinal aplicado é ligado ao terminal emissor e a base 
está no potencial do terra, ou ligeiramente acima dele. Trata-se de uma configuração comumente usada porque, no domínio CA, ela tem uma impedância de entrada muito baixa, uma impedância de saída alta e um bom ganho.
Uma típica configuração base-comum aparece na 
Figura 4.49. Note que duas fontes são usadas nessa confi-guração, e que a base é o terminal comum entre o emissor de entrada e o coletor de saída. 
O equivalente CC do lado de entrada da Figura 4.49 
aparece na Figura 4.50.
Aplicar a Lei das Tensões de Kirchhoff resultará em
 -VEE+IERE+VBE=   0
 IE=VEE-VBE
RE  
 (4.46)
Aplicar a Lei das Tensões de Kirchhoff à malha 
externa do circuito da Figura 4.51 resultará em
–VEE + IERE + VCE + ICRC – VCC = 0
e resolvendo-se para VCE: 
VCE = VEE + VCC – IERE – ICRC
Figura 4.46 Configuração de coletor-comum (seguidor de 
emissor).
RB
–VEE–VBE
RE+
+––+
IEIB
Figura 4.47 Equivalente CC da Figura 4.46.
IEQVCEQ
Figura 4.48 Exemplo 4.16.Capítulo 4  Polarização CC — tBJ  167
Boylestad_2012_cap04.indd   167 3/11/13   5:50 PMPorque IE > IC
 VCE=VEE+VCC-IE(RC+RE  ) (4.47)
A tensão de VCB da Figura 4.51 pode ser determinada 
pela aplicação da Lei das Tensões de Kirchhoff à malha 
de saída para obter-se:
VCB + ICRC – VCC = 0
ou  VCB = VCC  – ICRC 
Usando IC > IE
temos  VCB=VCC-ICRC   (4.48)
exeMPlo 4.17Determine as correntes I
E e IB e as tensões VCE e VCB para 
a configuração base-comum da Figura 4.52. Solução:Equação 4.46: 
IE=VEE-VBE
RE
=4 V-0,7 V
1,2 k=2,75 mA
 IB=IE
b+1=2,75 mA
60+1=2,75 mA
61
=45,08 mA    
Equação 4.47: 
VCE=VEE+VCC-IE(RC+RE)
=4 V+10 V-(2,75  mA)(2,4  k+1,2 k)
=14 V-(2,75  mA)(3,6  k)
=14 V-9,9 V
=4,1 V    
Equação 4.48:
VCB=VCC-ICRC=VCC-βIBRC
=10 V-(60)(45,08  mA)(24  k)
=10 V-6,49 V
=3,51 V       
4.9  ConfiguraçõeS de 
PolarizaçõeS CoMBinadaS
Existem diversas configurações de polarização de 
TBJ que não se enquadram nos modelos básicos analisa -
dos nas seções anteriores. Na verdade, existem variações 
no projeto que exigiriam muito mais páginas do que é possível haver em um livro. No entanto, o principal obje-tivo aqui é enfatizar as características do dispositivo que permitem uma análise CC da configuração e estabelecer um procedimento geral para a solução desejada. Para cada configuração discutida até o momento, o primeiro passo tem sido a obtenção de uma expressão para a corrente de base. Uma vez conhecida a corrente de base, é possível 
C1 C2
Figura 4.49 Configuração base-comum.
VEEVBE
++
+–––
REIE
Figura 4.50 Equivalente CC de entrada da Figura 4.49.
VCE
VCBIEIC
Figura 4.51 Determinação de VCE e VCB.
, ,
Figura 4.52 Exemplo 4.17.168   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   168 3/11/13   5:50 PMdeterminar diretamente a corrente de coletor e os valores 
de tensão do circuito de saída. Isso não implica que todas as soluções seguirão esse caminho, mas sugere um roteiro possível, caso uma nova configuração seja encontrada.
O primeiro exemplo trata simplesmente de um cir -
cuito em que o resistor de emissor foi retirado da con-figuração com realimentação de tensão da Figura 4.38. A análise é bastante semelhante, mas requer que R
E seja 
retirado da equação aplicada.
exeMPlo 4.18
Para o circuito da Figura 4.53:a) Determine I
CQ e VCEQ.
b) Determine VB, VC, VE e VBC.
Solução:a) A ausência de R
E reduz a reflexão do valor de resistên-
cia simplesmente à de RC, e a equação para IB é reduzida a
 IB=VCC-VBE
RB+βRC
=20 V-0,7 V
680 k+(120)(4,7  k)=19,3 V
1,244  M
=15,51 mA
ICQ=βIB=(120)(15,51  mA)
=1,86 mA
VCEQ=VCC-ICRC
=20 V-(1,86  mA)(4,7  k)
=11,26  V     
b) 
VB=VBE=0,7 V
VC=VCE=11,26 V
VE=0 V
VBC=VB-VC=0,7 V-11,26  V
= 10,56  V
No próximo exemplo, a tensão CC está conectada ao 
ramo emissor, e RC está conectado diretamente ao terra.  A princípio, essa configuração pode parecer pouco ortodo-
xa e bem diferente das anteriores, mas a aplicação da Lei das Tensões de Kirchhoff ao circuito da base resultará na corrente de base desejada.
exeMPlo 4.19Determine V
C e VB para o circuito da Figura 4.54.
Solução:A aplicação da Lei das Tensões de Kirchhoff no sentido horário para a malha base-emissor resulta em
–I
BRB – VBE + VEE = 0
e  IB=VEE-VBE
RB   
 
Substituindo os valores, temos
 IB=9 V-0,7 V
100 k
 =8,3 V
100 k
 =83 mA
IC=bIB
=(45)(83  mA)
=3,735  mA
VC=-ICRC
=-(3,735  mA)(1,2  k)
= 4,48 V
VB=-IBRB
=-(83 mA)(100  k)
= 8,3 V       
O Exemplo 4.20 emprega uma fonte dupla de tensão 
e exige a aplicação do teorema de Thévenin para determi -
nar as incógnitas.
,
Figura 4.53 Realimentação de coletor com RE = 0 Ω.
,
Figura 4.54 Exemplo 4.19.Capítulo 4  Polarização CC — tBJ  169
Boylestad_2012_cap04.indd   169 3/11/13   5:50 PMexeMPlo 4.20
Determine VC e VB no circuito da Figura 4.55.
Solução:A resistência e a tensão de Thévenin são determinadas no circuito à esquerda do terminal de base, como mostram as figuras 4.56 e 4.57.
Rth 
RTh=8,2 k}2,2 k=1,73 k    
Eth
    I=VCC+VEE
R1+R2=20 V+20 V
8,2 k+2,2 k=40 V
10,4 k
=3,85 mA
ETh=IR2-VEE
=(3,85  mA)(2,2  k)-20 V
=-11,53     V  O circuito pode ser, então, redesenhado como na Figura 4.58, onde a aplicação da Lei das Tensões de Kirchhoff resulta em:
–E
Th – IBRTh – VBE  – IERE + VEE = 0
Substituindo IE = (β + 1)IB, temos
VEE-ETh-VBE-(b+1)IBRE-IBRTh=   0
e
 IB=VEE-ETh-VBE
RTh+(β+1)RE
=20 V-11,53  V-0,7 V
1,73 k+(121)(1,8  k)
=7,77 V
219,53  k
=35,39  mA
IC=βIB
=(120)(35,39  mA)
=4,25 mA
VC=VCC-ICRC
=20 V-(4,25  mA)(2,7  k)
=8,53 V
VB=-ETh-IBRTh
=-(11,53  V)-(35,39  mA)(1,73  k)
= 11,59  V        
4.10 t aBela reSuMo
A Tabela 4.1 é uma revisão das configurações TBJ 
mais comuns de um único estágio com suas respectivas equações. Observe as semelhanças entre as equações para as várias configurações.1,810vivo
10μFC1VCC= + 20 V
kΩ 2,7 RC
C2 kΩ 8,2 R1
kΩ RE
V= – 20 VkΩ 2,2 R2
EEμFC
B
E= 120
Figura 4.55 Exemplo 4.20.
kΩ 8,2R1
kΩ 2,2 R2
RB
Th
Figura 4.56 Determinação de RTh.
Ω
VCC 20 V
VEE 20 VR1
Ω R2I
ETh8,2k
2,2k+
–
–
++
–B
+
–
Figura 4.57 Determinação de ETh.kkΩ
11,53 V
VEE= –20 VRTh
Ω REEThIB VBEEVB
1,73
1,8+–
+
–
+
–= 120
+–
Figura 4.58 Substituição do circuito equivalente de 
Thévenin.170   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   170 3/11/13   5:51 PMTabela 4.1 Configurações de polarização TBJ.
Tipo Configuração Equações pertinentes
Polarização fixa VCC
RCRB
      
VCC
RC
RERB
      
RCR1
RER2VCC
      
RCRF
REVCC
      
RBRE
–VEE      
RE
VEERC
VCC–
++
–     IB=VCC-VBE
RB    
     IC=bIB, IE=(b+1)IB    
     VCE=VCC-IC RC     
Polarização de 
emissorVCC
RCRB
      
VCC
RC
RERB
      
RCR1
RER2VCC
      
RCRF
REVCC
      
RBRE
–VEE      
RE
VEERC
VCC–
++
–     IB=VCC-VBE
RB+(b+1)RE    
     IC=bIB, IE=(b+1)IB    
     Ri=(b+1)RE     
     VCE=VCC-IC (RC+RE    )
Polarização por 
divisor de tensãoVCC
RCRB
      
VCC
RC
RERB
      
RCR1
RER2VCC
      
RCRF
REVCC
      
RBRE
–VEE      
RE
VEERC
VCC–
++
–     Exata: RTh=R1/c258R2, ETh=R2VCC
R1+R2    
      IB=ETh-VBE
RTh+(b+1)RE    
      IC=bIB, IE=(b+1)IB    
      VCE=VCC-IC (RC+RE    )    Aproximada :bRE≥10R2    
      VB=R2VCC
R1+R2, VE=VB-VBE    
      IE=VE
RE, IB=IE
b+1    
      VCE=VCC-IC(RC+RE    )
Realimentação do 
coletorVCC
RCRB
      
VCC
RC
RERB
      
RCR1
RER2VCC
      
RCRF
REVCC
      
RBRE
–VEE      
RE
VEERC
VCC–
++
–     IB=VCC-VBE
RF+b(RC+RE)    
     IC=bIB, IE=(b+1)IB    
     VCE=VCC-IC (RC+RE    )
Seguidor de emissor VCC
RCRB
      
VCC
RC
RERB
      
RCR1
RER2VCC
      
RCRF
REVCC
      
RBRE
–VEE      
RE
VEERC
VCC–
++
–     IB=VEE-VBE
RB+(b+1)    
     IC=bIB, IE=(b+1)IB    
     VCE=VEE-IE RE     
Base-comumVCC
RCRB
      
VCC
RC
RERB
      
RCR1
RER2VCC
      
RCRF
REVCC
      
RBRE
–VEE      
RE
VEERC
VCC–
++
–     IE=VEE-VBE
RE    
     IB=IE
b+1, IC=bIB     
     VCE=VEE+VCC-IE(RC+RE    )
     VCB=VCC-ICRC     Capítulo 4  Polarização CC — tBJ  171
Boylestad_2012_cap04.indd   171 3/11/13   5:51 PM4.11 oPeraçõeS de ProJeto
Até aqui as discussões se concentraram em circuitos 
previamente estabelecidos. Todos os elementos estavam 
em ordem e tratávamos apenas de descobrir os valores de tensão e corrente da configuração. Em um projeto, a corrente e/ou a tensão devem ser especificadas, e os ele -
mentos necessários para estabelecer os valores designados devem ser determinados. Esse processo de síntese exige um claro entendimento das características do dispositivo, das equações básicas para o circuito e um entendimento sólido das leis básicas que regem a análise de circuitos, como a lei de Ohm, a Lei das Tensões de Kirchhoff etc. Na maioria das situações, o processo de pensar se torna um desafio maior no desenvolvimento de projetos do que na sequência de análise. O caminho em direção a uma solução está menos definido e pode exigir que se façam várias suposições que não precisam ser feitas quando simplesmente se está analisando um circuito.
Obviamente, a sequência de projeto depende dos 
componentes que já foram especificados e daqueles que serão definidos. Se o transistor e as fontes forem especi -
ficados, o projeto ficará reduzido simplesmente à deter -
minação dos resistores. Uma vez estabelecidos os valores teóricos dos resistores, serão adotados os valores comer -
ciais mais próximos, e quaisquer variações decorrentes da não utilização de valores exatos serão aceitas como parte do projeto. Essa aproximação certamente é válida, considerando-se as tolerâncias geralmente associadas aos elementos resistivos e aos parâmetros do transistor.
Se devemos determinar valores para os resistores, 
uma das equações a ser utilizada é a lei de Ohm na se-guinte forma:
 
Rdesconhecid o=VR
IR  
 (4.49)Em um projeto particular, a tensão através de um 
resistor pode ser frequentemente determinada a partir de valores especificados. Se especificações adicionais defini-rem o valor da corrente, a Equação 4.49 pode ser utilizada para calcular o valor exigido de resistência. Os primeiros exemplos demonstrarão como componentes particulares podem ser determinados a partir das especificações. Um conjunto completo de procedimentos de projeto será, en-tão, introduzido para duas configurações bem conhecidas.
exeMPlo 4.21Dada a curva característica do dispositivo da Figura 4.59(a), determine V
CC, RB e RC para a configuração 
com polarização fixa da Figura 4.59(b).Solução:A partir da reta de carga
    VCC=20 V
 IC=VCC
RC`
VCE=0 V   
e    RC=VCC
IC=20 V
8 mA=2,5 k
 IB=VCC-VBE
RB   
 
com  RB=VCC-VBE
IB
=20 V-0,7 V
40 mA=19,3 V
40 mA
=482,5 k     
Os valores-padrão de resistores são
RC = 2,4 kΩ
RB = 470 kΩ
Utilizando os valores-padrão de resistores, temos
IB = 41,1 µA
que está dentro da faixa de 5% do valor especificado.
(a)                                                                   (b)
Q Ponto
Figura 4.59 Exemplo 4.21.172   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   172 3/11/13   5:51 PMexeMPlo 4.22
Dados que ICQ = 2 mA e VCEQ = 10 V , determine R1 e 
RC para o circuito da Figura 4.60.
Solução:
VE=IERE ICRE
=(2 mA)(1,2  k)=2,4 V
VB=VBE+VE=0,7 V+2,4 V=3,1 V
VB=R2VCC
R1+R2=3,1    V
      e(18 k)(18 V)
R1+18 k=3,1 V
423  k=3,1R1+55,8 k
1,3 R1=268,2  k
 R1=268,2  k
3,1=86,52  k   
Equação 4.49:      
  RC=VRC
IC=VCC-VC
IC   
      com VC=VCE+VE=10 V+2,4 V=12,4    V
      e RC=18 V-12,4 V
2 mA
=2,8 k    
Os valores-padrão mais próximos de R1 são 82 kΩ e 91 
kΩ. No entanto, a utilização da combinação em série 
dos valores-padrão 82 kΩ e 4,7 kΩ = 86,7 kΩ resultaria em um valor muito próximo do valor de projeto.
exeMPlo 4.23
A configuração com polarização do emissor da Figura 4.61 tem as seguintes especificações: 
  ICQ=1
2Isat, ICsat 
= 8 mA, VC = 18 V e β = 110. Determine RC, RE e RB.Solução:
    ICQ=1
2ICsat=4 mA
 RC=VRC
ICQ=VCC-VC
ICQ
 =28 V-18 V
4 mA=2,5 k
 ICsat=VCC
RC+RE   
e  
   RC+RE=VCC
ICsat=28 V
8 mA=3,5 k
 RE=3,5 k-RC
 =3,5 k-2,5 k
 =1 k
 IBQ=ICQ
β=4 mA
110=36,36  mA
 IBQ=VCC-VBE
RB+(β+1)RE   
 
e  RB+(b+1)RE=VCC-VBE
IBQ   
 
com
  RB=VCC-VBE
IBQ-(β+1)RE
=28 V-0,7 V
36,36  mA-(111)(1  k)
=27,3 V
36,36  mA-111 k
=639,8  k     
Para valores-padrão,
RC=2,4 k
RE=1 k
RB=620 k     
,
Figura 4.60 Exemplo 4.22.
 Figura 4.61 Exemplo 4.23.Capítulo 4  Polarização CC — tBJ  173
Boylestad_2012_cap04.indd   173 3/11/13   5:51 PMA discussão a seguir introduzirá uma técnica para o 
projeto de um circuito completo que opera polarizado em 
um ponto específico. É comum que a folha de dados do fabricante forneça informações sobre um ponto de ope-ração sugerido (ou região de operação) para determinado transistor. Além disso, outros componentes do sistema conectados ao estágio amplificador podem definir para o projeto a excursão de corrente, a excursão de tensão, o valor da fonte de tensão comum etc. 
Na prática, talvez seja necessário levar em conta 
muitos outros fatores que podem afetar a escolha do ponto de operação desejado. Por enquanto nos concen-traremos na determinação dos valores dos componentes para obter um ponto de operação específico. A discussão estará limitada às configurações com polarização do emissor e por divisor de tensão, embora o mesmo pro-cedimento possa ser aplicado a vários outros circuitos com transistor.
Projeto de um circuito de polarização com 
um resistor de realimentação de emissor
Examine primeiramente o projeto dos componen-
tes de polarização CC de um circuito amplificador que 
apresenta um resistor de emissor para estabilização de polarização, como mostra a Figura 4.62. A fonte de ten-são e o ponto de operação foram selecionados segundo a informação do fabricante sobre o transistor utilizado no amplificador.
A escolha dos resistores de coletor e emissor não 
pode ser feita diretamente a partir das informações for -
necidas há pouco. A equação que relaciona as tensões ao longo da malha coletor-emissor apresenta duas variáveis desconhecidas: os resistores R
C e RE. Nesse ponto, deve 
ser feita uma análise técnica quanto ao valor da tensão de emissor em comparação com a tensão da fonte aplicada. Lembre-se da necessidade de incluir um resistor do emis-sor para o terra com o intuito de proporcionar um meio de estabilização da polarização CC, de modo que a variação da corrente do coletor e do valor de beta do transistor não provoquem um deslocamento expressivo no ponto de operação. O resistor do emissor não pode ser demasiado grande porque a queda de tensão sobre ele limita a faixa de excursão da tensão do coletor para o emissor (a ser observado quando a resposta CA for analisada). Os exem-plos apresentados neste capítulo revelam que a tensão do emissor para o terra costuma girar em torno de um quarto a um décimo da tensão da fonte. A escolha do valor mais conservador de um décimo da tensão da fonte permite calcular o resistor do emissor R
E e o resistor do coletor 
RC de maneira semelhante à dos exemplos anteriores. No 
próximo exemplo, apresentaremos um projeto completo do circuito da Figura 4.62 utilizando o critério que acabamos de introduzir para a tensão de emissor.
exeMPlo 4.24Determine os valores dos resistores no circuito da Figura 4.62 para o ponto de operação e para a fonte de tensão indicados.Solução:
 
VE=1
10VCC=1
10(20 V)=2 V
RE=VE
IEVE
IC=2 V
2 mA=1 k
RC=VRC
IC=VCC-VCE-VE
IC
=20 V-10 V-2 V
2 mA=8 V
2 mA
=4 k
IB=IC
b=2 mA
150=13,33  mA
RB=VRB
IB=VCC-VBE-VE
IB
=20 V-0,7 V-2 V
13,33  mA
1,3 M
Projeto de um circuito com ganho de 
corrente estabilizado (independente de beta)
O circuito da Figura 4.63 mostra um comporta-
mento estável tanto para as variações na corrente de fuga 
quanto para o ganho de corrente (beta). Os valores dos quatro resistores devem ser obtidos para um ponto de operação específico. Uma análise técnica na escolha da 
RBRC
REsaída 
CA
entrada CA
Figura 4.62 Circuito de polarização estável do emissor 
para considerações de projeto.174   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   174 3/11/13   5:51 PMtensão do emissor VE, como foi feito na consideração de 
projeto anterior, leva a uma solução adequada para todos 
os resistores. As etapas do projeto são demonstradas no próximo exemplo.
exeMPlo 4.25Determine os valores de R
C, RE, R1 e R2 no circuito da 
Figura 4.63 para o ponto de operação indicado.Solução:
 
VE=1
10VCC=1
10(20 V)=2 V
RE=VE
IEVE
IC=2 V
10 mA=200 
RC=VRC
IC=VCC-VCE-VE
IC
=20 V-8 V-2 V
10 mA=10 V
10 mA
=1 k
VB=VBE+VE=0,7 V+2 V=2,7 V
As equações para o cálculo dos resistores de base R1 e 
R2 exigem maior raciocínio. A utilização do valor da 
tensão de base calculada anteriormente e do valor da fonte de tensão fornece uma equação, mas com duas incógnitas: R
1 e R2. É possível obter outra equação ao 
compreendermos a função desses dois resistores de proporcionar a tensão de base necessária. Para que o circuito opere eficientemente, presume-se que as cor -
rentes através de R
1 e R2 devam ser aproximadamente 
iguais e muito maiores do que a corrente de base (no mínimo 10:1). Esse fato e a equação do divisor de tensão fornecem as duas relações necessárias para determinarmos os resistores de base. Isto é,e
 R2#1
10bRE    
      e VB=R2
R1+R2 VCC   
 
Substituindo os valores, temos
R2#1
10(80)(0,2  k)
=1,6 k
VB=2,7 V=(1,6 k)(20 V)
R1+1,6 k   
e 7,2      dna R1+4,32 k=32 k
7,2  R1=27,68  k
  R1=10,25  k (use 10 k       )
4.12  CirCuitoS CoM 
MúltiPloS tBJ
Os circuitos com TBJ apresentados até agora foram 
apenas configurações de um único estágio. Esta seção 
abordará alguns dos circuitos mais usados com múltiplos transistores. Será demonstrado como os métodos intro-duzidos até aqui neste capítulo são aplicáveis a circuitos com qualquer número de componentes.
O acoplamento RC da Figura 4.64 é provavelmente 
o mais comum. A tensão de saída do coletor de um estágio é alimentada diretamente na base do estágio seguinte por meio de um capacitor de acoplamento C
C. O capacitor é 
escolhido de modo a garantir que bloqueie sinais CC entre os estágios e atue como um curto-circuito para qualquer sinal de CA. O circuito da Figura 4.64 tem dois estágios com divisores de tensão, mas o mesmo acoplamento pode ser usado entre qualquer combinação de circuitos, tais 
RC
R1
R2
REentrada CAsaída CA
mín
Figura 4.63 Circuito com ganho de corrente estabilizado para considerações de projeto.Capítulo 4  Polarização CC — tBJ  175
Boylestad_2012_cap04.indd   175 3/11/13   5:51 PMcomo as configurações de polarização fixa ou de seguidor 
de emissor. Substituir CC e os outros capacitores do circuito 
por equivalentes de circuito aberto resultará nos dois arran-jos de polarização mostrados na Figura 4.65. Os métodos de análise apresentados neste capítulo podem, então, ser aplicados a cada estágio separadamente, visto que um es-tágio não afetará o outro. Naturalmente, a fonte de CC de 20 V deve ser aplicada a cada componente isoladamente.
A configuração Darlington da Figura 4.66 alimenta 
a saída de um estágio diretamente na entrada do estágio seguinte. Uma vez que a tensão de saída da Figura 4.66 é retirada diretamente do terminal emissor, no próximo capítulo veremos que o ganho CA é bastante próximo de 1, mas a impedância de entrada é muito elevada, o que a torna atraente para uso em amplificadores que operam sob alimentação de fontes que tenham uma resistência interna relativamente alta. Se uma resistência de carga fosse adicionada ao ramo do coletor e a tensão de saída retirada do terminal coletor, a configuração produziria um ganho muito alto.
Para a análise CC da Figura 4.67, assumindo β
1 para 
o primeiro transistor e β2 para o segundo, a corrente de 
base para o segundo transistor é 
IB2=IE1=(b1+1)IB1   
e a corrente de emissor para o segundo transistor é 
IE2=(b2+1)IB2=(b2+1)(b1+1)IB1   
Assumindo β ˃˃ 1 para cada transistor, verificamos 
que o beta líquido para a configuração é  VCC
 CC  CCRC
Rs
CER2R1
Q1 Q2
CERC R1
RL
R2Cs
+ +
RE REvs+
–vo
Figura 4.64 Amplificadores transistorizados com acoplamento RC.
RC
R2R1
Q1 Q2RC R1
R2
RE RE VCC  VCC
Figura 4.65 Equivalente CC da Figura 4.64.voCC
RE RLCsRB+VCC
Q1
Q2Rs
vs+
–
Figura 4.66 Amplificador Darlington.176   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   176 3/11/13   5:51 PM bD=b1b2   (4.50) 
que se compara diretamente com um amplificador de um 
único estágio com um ganho de βD.
A aplicação de uma análise semelhante à da Seção 
4.4 resultará na seguinte equação para a corrente de base: 
IB1=VCC-VBE1-VBE2
RB+(bD+1)RE   
Definindo 
 VBED=VBE1+VBE2    (4.51)
temos 
 IB1=VCC-VBED
RB+(bD+1)RE  
  (4.52) 
As correntes  
IC2IE2=bDIB1   (4.53)
e a tensão CC no terminal emissor é 
 VE2=IE2RE    (4.54)
A tensão de coletor para essa configuração é, obvia-
mente, igual à tensão da fonte. 
 VC2=VCC   (4.55) e a tensão através da saída do transistor é 
VCE2=VC2-VE2   
e  VCE2=VCC-VE2   (4.56) 
A configuração Cascode da Figura 4.68 liga o co-
letor de um transistor ao emissor do outro. Em essência, 
trata-se de um circuito divisor de tensão com uma confi-guração base-comum no coletor. O resultado disso é um circuito com um ganho elevado e uma capacitância Miller reduzida — um tópico a ser examinado na Seção 9.9.
A análise CC é iniciada ao assumirmos que a cor -
rente através das resistências de polarização R
1, R2 e R3 
da Figura 4.69 é muito maior do que a corrente de base de cada transistor. Isto é, 
IR1IR2IR3WIB1 ou IB2   
Por conseguinte, a tensão na base do transistor Q1 
é determinada simplesmente por uma aplicação da regra do divisor de tensão: 
 VB1=R3
R1+R2+R3 VCC  
  (4.57) 
A tensão na base do transistor Q2 é determinada da 
mesma maneira: 
 VB2=(R2+R3)
R1+R2+R3 VCC  
 (4.58)
VCC
vo
CC
Q2
Q1
CERER1
CsC1
R2
R3RC
Rs
vs+
–RL
Figura 4.68 Amplificador Cascode.RERBVCC VCC
IB1VBE1
VBE2IB2IE1IC2
IE2+
+–
–
Figura 4.67 Equivalente CC da Figura 4.66.Capítulo 4  Polarização CC — tBJ  177
Boylestad_2012_cap04.indd   177 3/11/13   5:51 PMAs tensões de emissor são, então, determinadas por 
 VE1=VB1-VBE1    (4.59) 
e  VE2=VB2-VBE2   (4.60) 
com as correntes de emissor e coletor determinadas por:
 IC2IE2IC1IE1=VB1-VBE1
RE1+RE2  
 (4.61) 
A tensão de coletor VC1:  VC1=VB2-VBE2   (4.62) 
e a tensão de coletor VC2: 
 VC2=VCC-IC2RC   (4.63) 
A corrente através dos resistores de polarização é 
 IR1IR2IR3=VCC
R1+R2+R3  
 (4.64) 
e cada corrente de base é determinada por 
 IB1=IC1
b1  
 (4.65) 
com 
 IB2=IC2
b2  
 (4.66) 
A próxima configuração de múltiplos estágios a 
ser apresentada é o par realimentado da Figura 4.70, 
que emprega tanto um transistor npn quanto um pnp. O resultado disso é uma configuração que proporciona alto ganho com maior estabilidade. 
A versão CC com todas as correntes nominadas 
aparece na Figura 4.71.
A corrente de base 
IB2=IC1=b1IB1   
e IC2=b2IB2    VCC
VC2
VB2
VB1Q2
Q1
RER1
R2
R3VCC
RC
VC1 = VE2
VE1VBE2+
–
VBE1+
–IC2
IC1
IE1
Figura 4.69 Equivalente CC da Figura 4.68.
voCC
RLRC
Cs
RBVCC
Q1
Q2Rs
vs+
–
Figura 4.70 Amplificador de par realimentado.RC
RBVCC
Q1
Q2IE1
IE2IB1IC2IC
IC1= IB2
Figura 4.71 Equivalente CC da Figura 4.70.178   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   178 3/11/13   5:51 PMde modo que
 IC2IE2=b1b2IB1   (4.67)
A corrente de coletor
IC=IE1+IE2
  b1IB1+b1b2IB1
  =b1(1+b2)IB1   
de modo que  ICb1b2IB1   (4.68)
A aplicação da Lei das Tensões de Kirchhoff desde 
a fonte até o terra resulta em
ou     VCC-ICRC-VEB1-IB1RB=   0
      VCC-VEB1-b1b2IB1RC-IB1RB=   0 
e  IB1=VCC-VEB1
RB+b1b2RC  
 (4.69)
A tensão de base VB1 é
 VB1=IB1RB   (4.70)
e VB2=VBE2   (4.71)
A tensão de coletor VC2 = VE1 é
 VC2=VCC-ICRC   (4.72)
e  VC1=VBE2   (4.73)
Nesse caso,
 VCE2=VC2    (4.74)
e  VEC1=VE1-VC1    
de modo que  VEC1=VC2-VBE2   (4.75)
A última configuração de múltiplos estágios a ser 
apresentada é o amplificador de acoplamento direto, como 
o que aparece no Exemplo 4.26. Note a ausência de um capacitor de acoplamento para isolar os níveis CC de cada estágio. Os níveis CC em um estágio afetarão diretamente os dos estágios subsequentes. A vantagem é que o capacitor de acoplamento costuma limitar a resposta de baixa frequência do amplificador. Sem ele, o amplificador pode amplificar os sinais de frequência muito baixa — na realidade, até CC. A desvantagem é que qualquer variação nos níveis CC devido a uma série de razões em um estágio pode afetar os níveis CC dos estágios subsequentes do amplificador.
exeMPlo 4.26Determine os valores CC para as correntes e tensões do amplificador com acoplamento direto da Figura 4.72. Note que é uma configuração com polarização por divisor de tensão seguida por outra de coletor-comum; uma configuração ideal para os casos em que a impe -
dância de entrada do próximo estágio é bastante baixa. O amplificador coletor-comum atua como um buffer 
entre os estágios. Solução:O equivalente CC da Figura 4.72 aparece na Figura 4.73. Note que a carga e a fonte não fazem mais parte da representação gráfica. Para a configuração de divisor de tensão, as equações a seguir para a corrente de base foram desenvolvidas na Seção 4.5.
IB1=ETh-VBE
RTh+(b+1)RE1    
com  RTh=R1}R2     
e  ETh=R2VCC
R1+R2    
 
Nesse caso,
e
 RTh=33 k}10 k=7,67 k   
     ETh=10 k(14 V)
10 k+33 k=3,26 V   
 
de modo que 
IB1=3,26 V-0,7 V
7,67 k+(100+1) 2,2 k
=2,56 V
229,2  k
=11,17 mA    
com 
 IC1=bIB1   
=100 (11,17  mA)
=1,12 mA     
Na Figura 4.73, verificamos que
 VB2=VCC-ICRC   
=14 V-(1,12  mA)(6,8  k)
=14 V-7,62    V
=6,38 V      (4.76)Capítulo 4  Polarização CC — tBJ  179
Boylestad_2012_cap04.indd   179 3/11/13   5:51 PMe 
 VE2=VB2-VBE2
=6,38 V-0,7 V
=5,68 V     
o que resulta em 
 IE2=VE2
RE2  
=5,68 V
1,2 k
=4,73 mA    (4.77)Obviamente,
 VC2=VCC  
=14    V (4.78)
e  VCE2=VC2-VE2   
VCE2=VCC-VE2  
=14 V-5,68 V
=8,32 V        (4.79)
4.13 eSPelhoS de Corrente
O espelho de corrente é um circuito CC no qual a 
corrente através da carga é controlada por uma corrente 
em outro ponto do circuito. Isto é, se a intensidade da corrente que controla o circuito for reduzida ou elevada, aquela que passa através da carga também mudará na mesma proporção. A discussão a seguir demonstrará que a eficácia do projeto depende do fato de que os dois transistores empregados possuem curvas características idênticas. A configuração básica aparece na Figura 4.74. Note que os dois transistores estão de costas um para o outro e o coletor de um está conectado à base de ambos.
Suponhamos que transistores idênticos resultem em 
V
BE1 = VBE2 e IB1 = IB2, como definido pela curva caracterís-
tica base-emissor da Figura 4.75. Se a tensão base-emissor for aumentada, a corrente de cada um aumentará na mesma proporção.vo
RL
RE1CE1R1
β2 = 50
β1 = 100Q1Q2RC
Cs
R2Rs
vs+
–VCC
14 V
6,8 k
1 k
2,2 k
20 FRE21,2 k1 F33 k
200 
10 kCC
Figura 4.72 Amplificador com acoplamento direto.
RE2VB2VC2
VE2
RE1R1
β2 = 50
β1 = 100RC
R214 V 14 V
6,8 k
2,2 k 10 k1,2 k33 k
IC1
IB1IC
IE2
Figura 4.73 Equivalente CC da Figura 4.72.180   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   180 3/11/13   5:51 PMVisto que as tensões base-emissor dos dois transis-
tores da Figura 4.74 estão em paralelo, elas devem ter o 
mesmo valor. Por conseguinte, IB1 = IB2 em cada tensão 
base-emissor definida. Fica evidente a partir da Figura 4.74 que 
I
B = IB1 + IB2
e, se IB1 = IB2
então, IB = IB1 + IB2 = 2IB1
Além disso, Icontrole  = IC1 + IB = IC1 + 2IB1
mas IC1 = β1IB1
então Icontrole  = β1IB1 + 2IB1  = (β1 + 2)IB1
e porque β1 é tipicamente >> 2, Icontrole > β1IB1
ou  IB1=Icontrol e
b1      )08.4(
 (4.80)
Se a corrente de controle é elevada, a IB1 resultante 
aumentará, como determina a Equação 4.80. Se IB1 torna-
-se maior, a tensão VBE1 deve aumentar, como determina 
a curva de resposta da Figura 4.75. Se VBE1 aumenta, 
então VBE2 deve ter um acréscimo de mesmo valor, e IB2 
também aumentará. O resultado é que IL=IC2=bIB2 
também aumentará até o nível estabelecido pela corrente de controle.Com base na Figura 4.74, verificamos que a corrente 
de controle é determinada por
 Icontrol e=VCC-VBE
R  
  (4.81)
revelando que, para uma VCC fixa, o resistor R pode ser 
usado para definir a corrente de controle.
O circuito também possui uma medida de controle 
embutida que tentará assegurar que qualquer variação 
na corrente de carga seja corrigida pela própria configu-ração. Por exemplo, se I
L tentar se elevar por qualquer 
razão, a corrente de base de Q2 também se elevará por 
causa da relação IB2 = IC2/β2 = IL/β2. Retomando a Figura 
4.74, vemos que um aumento em IB2 provocará um au-
mento também na tensão VBE2. Visto que a base de Q2 
está conectada diretamente ao coletor de Q1, a tensão 
VCE1 também aumentará. Essa ação leva a uma queda de 
tensão no resistor de controle R , o que faz com que IR 
caia. Mas, se IR cai, a corrente de base IB cairá, levando 
tanto IB1 quanto IB2 a cair também. Uma queda em IB2 fará 
com que a corrente do coletor e, portanto, a corrente de carga também sejam reduzidas. Logo, o resultado é uma sensibilidade a mudanças indesejadas que o circuito se esforçará em corrigir.
Toda a sequência de eventos que acabamos de des-
crever pode ser resumida em uma única linha, como mostramos a seguir. Observe que em uma extremidade a corrente de carga tenta aumentar e, na extremidade da sequência, a corrente de carga é forçada a retornar a seu valor original.
   IL c IC2 c IB2 c VBE2 c VCE1 T, IR T, IB T, IB2 T IC2 T IL T   
   Observe   
exeMPlo 4.27
Calcule o espelho de corrente I no circuito da Figura 4.76.
Solução:Equação 4.75:
I=Icontrol e=VCC-VBE
R=12 V-0,7 V
1,1 k=10,27  mA      
exeMPlo 4.28Calcule a corrente I através de cada um dos transistores 
Q
2 e Q3 no circuito da Figura 4.77. 
Solução:Visto que 
     VBE1=VBE2=VBE3   então    IB1=IB2=IB3     Icontrole
IB
Q1Q2VCC 10 V
IB1IB2IL = IC2 = Icontrole
VC1 IC2
VBE1 = VBE2
–+
0,7 VRCARGA
IC1
Figura 4.74 Espelho de corrente que usa dois TBJs, um 
de costas para o outro.
0 VBE1VBEIB1IB
Figura 4.75 Curva característica de base para o transistor 
Q1 (e Q2).Capítulo 4  Polarização CC — tBJ  181
Boylestad_2012_cap04.indd   181 3/11/13   5:51 PMSubstituindo
    IB1=Icontrole
b    e    IB2=I
b    com    IB3=I
b    
temos 
    Icontrol e
b=I
b=I
b    
 
logo, I deve ser igual a Icontrole
e    Icontrol e=VCC-VBE
R=6 V-0,7 V
1,3 k= 4,08 mA       
 
A Figura 4.78 mostra outra forma de espelho de 
corrente para fornecer uma impedância de saída mais 
elevada do que a da Figura 4.74. A corrente de controle através de R éIcontrole =VCC-2VBE
RIC+IC
b=b+1
b IC IC   
Ao assumirmos que Q1 e Q2 são bastante coinciden -
tes, vemos que a corrente de saída I  é mantida constante em
I IC=Icontrol e   
Novamente, vemos que a corrente de saída I é um 
valor espelhado da corrente definida pela corrente fixa através de R. 
A Figura 4.79 mostra mais uma forma de espelho 
de corrente. O transistor de junção com efeito de campo (veja Capítulo 6) fornece uma corrente constante definida no valor de I
DSS. Essa corrente é espelhada, o que resulta 
em uma corrente através de Q2 no mesmo valor:
I = IDSSQ2 Q11,1 k+12 V
I
Figura 4.76 Circuito de espelho de corrente para o 
Exemplo 4.27.
Figura 4.79 Conexão de espelho de corrente.I
Q1
I1,3 kΩ+6 V
Q3
Q2Icontrole
Figura 4.77 Circuito de espelho de corrente para o 
Exemplo 4.28. Q2 Q1+VCC
ICI
Q3IC
βR Icontrole
Figura 4.78 Circuito de espelho de corrente com maior 
impedância de saída.182   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   182 3/11/13   5:51 PM4.14  CirCuitoS de fonte 
de Corrente 
O conceito de fonte de alimentação fornece o ponto de 
partida para nossa análise de circuitos de fonte de corrente. 
Uma fonte de tensão prática [(Figura 4.80(a)] é aquela em série com uma resistência. Uma fonte de tensão ideal tem R 
= 0, enquanto a prática inclui uma resistência pequena. Uma fonte de corrente prática [Figura 4.80(b)] é aquela em parale -
lo com uma resistência. Uma fonte de corrente ideal tem R  = 
∞Ω, enquanto a prática inclui uma resistência muito grande.
Uma fonte de corrente ideal fornece uma corrente 
constante, independentemente da carga conectada a ela. Existem muitos usos no domínio da eletrônica para um circuito que forneça uma corrente constante a um nível de impedância muito elevado. Circuitos de corrente constante podem ser montados com dispositivos bipolares, dispo-sitivos FET e uma combinação desses componentes. Há circuitos utilizados de forma discreta e outros mais apro-priados para operação em circuitos integrados. 
fonte de corrente constante 
com transistor bipolar 
Transistores bipolares podem ser conectados de inú-
meras maneiras a um circuito que opera como uma fonte 
de corrente constante. A Figura 4.81 mostra um circuito com alguns resistores e um transistor npn para operação como um circuito de corrente constante. A corrente em I
E 
pode ser determinada como descrito a seguir. Assumindo que a impedância de entrada da base seja muito maior do que R
1 ou R2, temos
VB=R1
R1+R2 (-VEE   )
     e VE=VB-0,7    V
     com IE=VE-(-VEE)
REIC  
 (4.82)onde IC é a corrente constante fornecida pelo circuito da 
Figura 4.81.
exeMPlo 4.29Calcule a corrente constante I no circuito da Figura 4.82.
Solução:
VB=R1
R1+R2 (-VEE)
=5,1 k
5,1 k+5,1 k (-20 V)=-10 V
VE=VB-0,7 V=10 V-0,7 V=-10,7 V
I=IE=VE-(-VEE)
RE=-10,7 V-(-20 V)
2 k
=9,3 V
2 k=4,65 mA       
fonte de corrente constante 
com transistor/zener
Ao substituirmos a resistência R2 por um diodo Zener, 
como mostra a Figura 4.83, temos uma fonte de corrente 
constante melhorada em relação à da Figura 4.81. A introdu-
R
(a)R I I
(b)E+
–E+
–
Fonte de tensão prática Fonte de tensão ideal Fonte de corrente prática Fonte de corrente ideal
Figura 4.80 Fontes de tensão e de corrente.
Figura 4.81 Fonte de corrente constante discreta.Capítulo 4  Polarização CC — tBJ  183
Boylestad_2012_cap04.indd   183 3/11/13   5:51 PMção do diodo Zener resulta em uma corrente constante cal-
culada aplicando-se a LTK (Lei das Tensões de Kirchhoff) à malha base-emissor. O valor de I  pode ser calculado por
 IIE=VZ-VBE
RE  
  (4.83) 
Um ponto importante a ser levado em consideração 
é que a corrente constante depende da tensão do diodo Ze-ner, a qual permanece bastante constante, e do resistor de emissor R
E. A tensão de alimentação VEE não tem nenhum 
efeito sobre o valor de I. 
exeMPlo 4.30Calcule a constante de corrente I no circuito da Figura 
4.84. Solução:Equação 4.83:
I=VZ-VBE
RE=6,2 V-0,7 V
1,8 k=3,06 mA 3 mA       4.15 tranSiStoreS pnp
Até aqui, a análise se limitou totalmente aos 
transistores npn para garantir que a análise inicial das 
configurações básicas ficasse tão clara quanto possível sem se alternar entre os dois tipos de transistor. Feliz-mente, a análise de transistores pnp segue o mesmo 
padrão estabelecido para os transistores npn. Primei-ramente o valor de I
B é determinado e, em seguida, 
são aplicadas as relações apropriadas ao transistor para que a lista das incógnitas restantes seja definida. Na verdade, a única diferença entre as equações resul-tantes para um circuito no qual um transistor npn foi 
substituído por um transistor pnp é o sinal associado 
a quantidades específicas.
Como se observa na Figura 4.85, a notação de 
duas letras subscritas é mantida. Entretanto, os sen-tidos de corrente foram invertidos para refletir os da 
,,
Figura 4.82 Fonte de corrente constante para o Exemplo 4.29.
Figura 4.85 Transistor pnp na configuração de 
polarização estável do emissor.
I
Figura 4.83 Circuito de corrente constante usando o 
diodo Zener.
1,8,
,  kΩ
Figura 4.84 Circuito de corrente constante para o 
Exemplo 4.30.184   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   184 3/11/13   5:51 PMcondução real. Utilizando-se as polaridades definidas 
na Figura 4.85, tanto VBE quanto VCE serão quantidades 
negativas.
A aplicação da Lei das Tensões de Kirchhoff à malha 
base-emissor do circuito resulta na seguinte equação para a Figura 4.85:
-IERE+VBE-IBRB+VCC=   0
A substituição de IE = (β  + 1)IB e o cálculo de IB 
resulta em
 IB=VCC+VBE
RB+(b+1)RE  
  (4.84)
A equação resultante é igual à Equação 4.17, exceto 
pelo sinal de VBE. Entretanto, nesse caso, VBE = –0,7 V , e 
a substituição dos valores resulta no mesmo sinal para cada termo da Equação 4.84, como na Equação 4.17. Lembramos que o sentido de I
B é definido como oposto 
àquele estabelecido para o transistor pnp, como mostra a 
Figura 4.85.
Para VCE, a Lei das Tensões de Kirchhoff é apli-
cada ao circuito coletor-emissor, resultando na seguinte equação:
-IERE+VCE-ICRC+VCC=   0
Substituir IE > IC resulta em
 VCE=-VCC+IC(RC+RE  ) (4.85)
A equação resultante tem o mesmo formato da Equa -
ção 4.19, mas o sinal associado a cada termo do lado direito da igualdade foi modificado. Como V
CC é maior do 
que o valor dos termos restantes, a tensão VCE é negativa, 
como observado em um parágrafo anterior.
exeMPlo 4.31Determine V
CE para a configuração de polarização com 
divisor de tensão da Figura 4.86.Solução:O teste da condição
    bRE≥10R2   
resulta em
1,1()021(  k)≥10(10  k)
231  k≥100 k (satisfeita    )Calculando VB, temos
VB=R2VCC
R1+R2=(10 k)(-18 V)
47 k+10 k=-3,16    V
Observe a semelhança do formato da equação com o 
da tensão negativa resultante para VB.
A aplicação da Lei das Tensões de Kirchhoff ao longo da malha base-emissor resulta em
e +VB-VBE-VE=   0
VE=VB-VBE    
Substituindo os valores, obtemos
VE=-3,16 V-(-0,7 V)
=-3,16 V+0,7 V
=-2,46 V
Observe que, na equação anterior, é empregada a no-
tação-padrão de letras subscritas, simples e dupla. Para um transistor npn, a relação V
E = VB – VBE seria 
exatamente a mesma. A única diferença surge quando os valores são substituídos.A corrente é
IE=VE
RE=2,46 V
1,1 k=2,24    Am
Para a malha coletor-emissor,
-IERE+VCE-ICRC+VCC=   0–18 V
10µFkΩ2,4
vo
VCE+C
–
E
kΩ1,110µFB
kΩ10vikΩ47
= 120
Figura 4.86 Transistor pnp em uma configuração de 
polarização com divisor de tensão.Capítulo 4  Polarização CC — tBJ  185
Boylestad_2012_cap04.indd   185 3/11/13   5:51 PMSubstituindo IE > IC e agrupando os termos, obtém-se
VCE=-VCC+IC(RC+RE   )
Substituindo os valores, temos
VCE=-18 V+(2,24  mA)(2,4  k+1,1 k)
=-18 V+7,84 V
= 10,16  V       
4.16  CirCuitoS de ChaveaMento 
CoM tranSiStor
A aplicação de transistores não está limitada somen-
te à amplificação de sinais. Com um projeto apropriado, 
os transistores podem ser utilizados como chaves em computadores e aplicações de controle. O circuito da Figura 4.87(a) pode ser empregado como um inversor em circuito de lógica computacional. Observe que a tensão de saída V
C é oposta àquela aplicada na base ou no terminal 
de entrada. Além disso, não há uma fonte CC conectada ao circuito da base. A única fonte CC é conectada ao coletor ou circuito de saída, e para aplicações em com-putação é tipicamente igual à magnitude do nível “alto” do sinal aplicado — no caso, 5 V . O resistor R
B garantirá 
que a tensão total aplicada de 5 V não apareça através da junção base-emissor. Também definirá o valor de I
B para 
a condição “ligado”.
Um projeto apropriado para que o transistor atue 
como um inversor exige que o ponto de operação alterne 
do corte para a saturação ao longo da reta de carga, como determinado na Figura 4.87(b). Nesse caso, presumiremos que I
C = ICEO > 0 mA quando IB = 0 μA (uma excelente 
aproximação à luz das técnicas cada vez mais aprimoradas de fabricação), como mostra a Figura 4.87(b). Além disso, presumiremos que V
CE = VCEsat > 0 V , em vez do valor 
normalmente adotado de 0,1 a 0,3 V .
0 mAVCC
RC
RBVC
hFE= 125Vi VC
kΩ68kΩ 0,82
50µA
40µA
30µA
20µA
10µA
0µA IB=
12 34 5
VCE~=I~=VCCVCE1234567IC(mA)
(b)5 V
0 V= 5 V
5 V
IC= 6,1 mAsat
0
sat0 VCEO= 5 VµA600 V
(a)t t
Figura 4.87 Transistor inversor.186   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   186 3/11/13   5:51 PMQuando Vi = 5 V , o transistor estará “ligado”, e o 
projeto deverá assegurar que ele se encontre bastante sa-
turado para um valor de IB maior do que aquele associado 
à curva de IB situada próximo ao nível de saturação. Na 
Figura 4.87(b), isso exige que IB > 50 µA. O nível de 
saturação da corrente de coletor para o circuito da Figura 4.87(a) é definido por
 ICsat=VCC
RC  
  (4.86)
O valor de IB na região ativa um pouco antes da 
saturação pode ser aproximado pela seguinte equação:
IBmáxICsat
bCC   
Para o nível de saturação, portanto, devemos garantir 
que a seguinte condição seja satisfeita:
 IB7ICsat
bCC  
 (4.87)
Para o circuito da Figura 4.87(b), quando Vi = 5 V , 
o valor resultante de IB é 
IB=Vi-0,7 V
RB=5 V-0,7 V
68 k=63 m   A 
   e ICsat=VCC
RC=5 V
0,82 k6,1    Am
Testando a Equação 4.87, temos
IB=63 mA7ICsat
bCC=6,1 mA
125=48,8 mA   
que é satisfeita. Certamente, qualquer valor de IB maior 
do que 60 μA interceptará a reta de carga em um ponto Q 
bem próximo ao eixo vertical.
Para Vi = 0 V , IB = 0 μA, e como presumimos que 
IC = ICEO = 0 mA, a queda de tensão através de RC é 
determinada por VRC = ICRC = 0 V , resultando em VC = +5 
V para a resposta indicada na Figura 4.87(a).
Além de sua contribuição nos circuitos lógicos do 
computador, o transistor pode ser empregado como uma chave utilizando as mesmas extremidades da reta de carga. Na saturação, a corrente I
C é muito alta e a tensão VCE, 
muito baixa. O resultado é um valor de resistência entre os dois terminais determinado porRsat=VCEsat
ICsat   
e mostrado na Figura 4.88.
A utilização de um valor médio típico de VCEsat, tal 
como 0,15 V , fornece
Rsat=VCEsat
ICsat=0,15 V
6,1 mA=24.6    
que é um valor relativamente baixo e pode ser considerado aproximadamente 0 Ω, quando colocado em série com resistores na faixa de quiloohm.
Para V
i = 0 V , como mostra a Figura 4.89, as condi-
ções de corte resultarão no seguinte valor de resistência:
Rcorte=VCC
ICEO=5 V
0 mA=H   
o que resulta em um circuito aberto equivalente. Para um valor típico de I
CEO = 10 μA, o valor da resistência 
equivalente no corte é
Rcorte=VCC
ICEO=5 V
10 mA=500 k   
que certamente se comporta como um circuito aberto em muitos casos.
ECIC
VCE
EC
Ω R 0≅sat
sat+
–
Figura 4.88 Condições de saturação e resistência 
resultante entre os terminais.
Figura 4.89 Condições de corte e resistência resultante 
entre os terminais.Capítulo 4  Polarização CC — tBJ  187
Boylestad_2012_cap04.indd   187 3/11/13   5:51 PMexeMPlo 4.32
Determine RB e RC para o transistor inversor da Figura 
4.90 se ICsat = 10 mA.
Solução:Na saturação,
ICsat=VCC
RC   
01     e  mA=10 V
RC   
     de modo que RC=10 V
10 mA=1 k   
Na saturação,
IBICsat
bCC=10 mA
250=40 m   A
Escolhendo IB = 60 μA para garantir a saturação e 
usando
IB=Vi-0,7 V
RB   
temos,
RB=Vi-0,7 V
IB=10 V-0,7 V
60 mA=155 k   
Escolhemos RB = 150 kΩ, que é um valor-padrão. Então
IB=Vi-0,7 V
RB=10 V-0,7 V
150 k=62 m   A
    e IB=62 mA7ICsat
bCC=40 m    A
Logo, use RB = 150 kΩ e RC = 1 kΩ.
Há transistores chamados de transistores de chavea -
mento por causa da velocidade com que podem alternar 
de um valor de tensão para outro. Na Figura 3.23(e), os períodos de tempo definidos como t
s, td, tr e tƒ são apre-sentados em função da corrente de coletor. Seus efeitos na velocidade de resposta do sinal de saída no coletor são vistos na Figura 4.91. O tempo total necessário para que o transistor alterne do estado “desligado” para o estado “ligado” é designado como t
on, e é determinado por
 ton=tr+td    (4.88)
sendo o retardo de tempo td o intervalo entre a mudança 
de estado da entrada e o início da resposta na saída. O elemento de tempo t
r é o tempo de ascensão de 10 a 90% 
do valor final.
O tempo total necessário para que o transistor al-
terne de “ligado” para “desligado” é chamado de toff, e 
definido por
toff=ts+tf  (4.89)
VCC 10 V
RC
RB
ViVC
hFE= 25010 V
0VVi
10 V
0 VVC
0V10 V=
t t
Figura 4.90 Inversor para o Exemplo 4.32.t td0
tr
tligado10%90%IC
s
tf
tdesligadoTransistor “ligado”             Transistor “desligado”
t100%
Figura 4.91 Definição dos intervalos de tempo de uma 
forma de onda pulsada.188   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   188 3/11/13   5:51 PMonde ts é o tempo de armazenamento e tf, o tempo de queda 
de 90% para 10% do valor inicial.
Para o transistor de aplicação geral da Figura 3.23(e), 
com IC = 10 mA, determinamos que
ts=120 ns
td=25 ns
tr=13 sn
      e tf=12 sn
      de modo que ton=tr+td
=13 ns+25 ns=38 ns   
      e toff=ts+tf
=120 ns+12 ns=132 ns   
A comparação dos valores anteriores com os pa -
râmetros do transistor de chaveamento BSV52L revela 
um dos motivos para a escolha desse tipo de transistor quando necessário:
ton=12 ns e toff=18 ns    
4.17  téCniCaS de análiSe de 
defeitoS eM CirCuitoS
A arte de analisar defeitos é um tópico que envolve 
tantas possibilidades e técnicas que não se pode abordá--las nas poucas seções de um livro. Entretanto, o usuário deve conhecer algumas técnicas e medições que podem isolar a área do problema e ajudar na identificação de uma solução.
Obviamente, o primeiro passo é entender bem o 
comportamento do circuito e ter algum conhecimento dos níveis de tensão e corrente existentes. Para o transistor na região ativa, o valor CC mais importante a ser medido é a tensão base-emissor.
Para um transistor “ligado”, a tensão VBE deve ser 
de cerca de 0,7 V . 
As conexões apropriadas para a medição de VBE 
são mostradas na Figura 4.92. Observe que a ponta de prova positiva (vermelha) do medidor está conectada ao terminal de base para um transistor npn e a ponta de 
prova negativa (preta), ao terminal do emissor. Qualquer leitura totalmente diferente do esperado em torno de 0,7 V , 
como 0 V , 4 V , 12 V ou até mesmo um valor negativo, seria duvidosa, e as conexões do dispositivo ou circuito deveriam ser verificadas. Para um transistor pnp, as mesmas conexões podem ser utilizadas, mas as leituras terão de ser negativas.
Um valor de tensão de igual importância é a tensão 
coletor-emissor. Lembre-se de que vimos pelas caracte -rísticas gerais de um TBJ que valores de V
CE em torno 
de 0,3 V sugerem um dispositivo saturado, condição que deveria existir apenas se o transistor fosse utilizado no modo de chaveamento. Entretanto:
Para um amplificador transistorizado comum que 
opera na região ativa, normalmente VCE é 25 a 75% 
de VCC.
Para VCC = 20 V , uma leitura de valores de 1 a 2 V 
ou de 18 a 20 V para VCE, como medido na Figura 4.93, 
certamente é um resultado estranho e, a menos que o dispositivo tenha sido projetado para essa resposta, seu projeto e operação devem ser investigados. Se V
CE = 20 
V (com VCC = 20 V) há, no mínimo, duas possibilida -
des: ou o dispositivo (TBJ) está danificado e possui as características de um circuito aberto entre os terminais de coletor e emissor, ou uma conexão na malha coletor -
-emissor ou base-emissor está aberta, como mostra a Figura 4.94, estabelecendo I
C em 0 mA e VRC = 0 V . Na 
Figura 4.94, a ponta de prova preta do voltímetro é co-nectada ao terra da fonte, e a ponta de prova vermelha, ao terminal inferior do resistor. A ausência de uma corrente de coletor e a consequente queda de tensão igual a zero sobre R
C resultam em uma leitura de 20 V . Se o medidor 
for conectado entre o terminal de coletor e o terra do TBJ, a leitura será 0 V porque V
CC não está em contato com o 
dispositivo devido ao circuito aberto. Um dos erros mais comuns em práticas de laboratório é o uso de valores errados de resistência para um dado projeto. Imagine o impacto da utilização de um resistor de 680 Ω em R
B 
em vez do valor de projeto de 680 kΩ. Para VCC = 20 V 
e uma configuração com polarização fixa, a corrente de base resultante seria
IB=20 V-0,7 V
680 =28,4    Am
em vez do valor desejado de 28,4 μA — uma diferença significativa!
 ,
,
,
Figura 4.92 Verificação do valor CC de VBE.Capítulo 4  Polarização CC — tBJ  189
Boylestad_2012_cap04.indd   189 3/11/13   5:51 PMUma corrente de base de 28,4 mA certamente co-
locaria o transistor do projeto na região de saturação e 
talvez danificasse o dispositivo. Visto que os valores reais dos resistores são diferentes dos valores nominais indicados pelo código de cores (lembre-se dos valores de tolerância para os elementos resistivos), é importante medir o resistor antes de inseri-lo no circuito. O resultado é a obtenção de valores próximos aos teóricos e alguma garantia de que o valor de resistência correto está sendo empregado.
Algumas vezes surge a frustração, pois verificamos 
o dispositivo em um traçador de curvas ou em outro me-didor para transistor e tudo parece em ordem. Todos os valores das resistências foram conferidos, as conexões estão estáveis e a tensão apropriada da fonte foi aplicada. O que falta fazer? Devemos, então, nos esforçar para atingir um nível mais elevado de sofisticação na análise. Poderia ser uma falha na conexão interna de um terminal? Com que frequência um simples toque em um terminal em um ponto específico cria situações de “abrir ou fechar” conexões? Talvez a fonte tenha sido ligada e estabelecida em um valor de tensão apropriado, mas o botão de ajuste do valor de corrente foi deixado na posição zero, fazendo com que o circuito não tenha um nível de corrente ade-quado. Obviamente, quanto mais sofisticado o sistema, maior o leque de possibilidades. Em todo caso, um dos métodos mais eficientes de verificação da operação do circuito consiste em checar os diversos valores de tensão em relação ao terra, colocando a ponta de prova preta (negativa) do voltímetro no terra e “tocando” os terminais importantes com a ponta de prova vermelha (positiva). Na Figura 4.95, se a ponta de prova vermelha for conectada diretamente a V
CC, obteremos a leitura de VCC volts, já que 
o circuito tem um terra comum à fonte e aos parâmetros empregados no circuito. Em V
C, a leitura deve ser menor, 
pois há uma queda de tensão através de RC, e VE deve ser 
menor do que VC devido à tensão coletor-emissor VCE.  
A falha em um desses pontos pode ser aceitável, mas pode representar conexão falha ou componente defeituoso. Se V
RC e VRE apresentarem valores aceitáveis, mas VCE for 
0 V , é provável que o TBJ esteja danificado e exiba um curto-circuito entre os terminais de coletor e emissor. Como já foi observado, se V
CE registra um valor em torno 
de 0,3 V , como definido por VCE = VC – VE (a diferença 
entre os dois valores medidos anteriormente), o circuito pode estar saturado com um dispositivo que pode ser defeituoso ou não.
Mas deve ficar claro, a partir dessa discussão, que 
a seção voltímetro do multímetro digital ou analógico é muito importante no processo de análise de defeitos. De modo geral, os valores de corrente são calculados a partir dos valores de tensão nos resistores, o que não requer a inserção no circuito de um multímetro com a função de miliamperímetro. Para esquemas de circuitos extensos, costumam ser fornecidos valores de tensão específicos para facilitar a identificação e a verificação de possíveis pontos problemáticos. É claro que, para os circuitos abordados neste capítulo, devemos conhecer apenas os valores típicos dentro do sistema definidos pelos potenciais aplicados e pela operação do circuito.
0,3 V = Saturação
   0 V = Estado de              curto-circuito              ou falha de conexãoNormalmente alguns  
volts ou mais
Figura 4.93 Verificação do valor de VCE.
Conexão 
aberta
Figura 4.94 Efeito de uma falha de conexão ou de um 
dispositivo defeituoso.
Figura 4.95 Verificação dos valores de tensão em relação 
ao terra.190   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   190 3/11/13   5:51 PMNo geral, o processo de análise de defeitos é um ver -
dadeiro teste de conhecimentos acerca do comportamento 
correto de um circuito e da habilidade de isolar regiões problemáticas com a ajuda de algumas medidas básicas e medidores apropriados. A experiência é fundamental, e isso vem apenas do contato frequente com circuitos práticos.
exeMPlo 4.33Com base nas leituras fornecidas na Figura 4.96, de-termine se o circuito está operando adequadamente e, caso não esteja, indique a provável causa do problema.Solução:Os 20 V no coletor revelam imediatamente que I
C = 
0 mA em decorrência de um circuito aberto ou de um transistor que não funciona. O valor de V
RB = 19,85 V 
revela que o transistor está “desligado”, pois a diferença V
CC – VRB = 0,15 V é menor do que aquela necessária 
para “ligar” o transistor e fornecer algum valor para a tensão V
E. Na verdade, se assumirmos uma condição 
de curto-circuito da base para o emissor, obteremos a seguinte corrente através de R
B:
IRB=VCC
RB+RE=20 V
252 k=79,4 m   A
que está de acordo com o resultado obtido de
IRB=VRB
RB=19,85  V
250 k=79,4 m   A
Se o circuito estivesse operando de maneira apropriada, a corrente de base seria
IB=VCC-VBE
RB+(b+1)RE=20 V-0,7 V
250 k+(101)(2  k)=19,3 V
452 k=42,7 m   AIB=VCC-VBE
RB+(b+1)RE=20 V-0,7 V
250 k+(101)(2  k)=19,3 V
452 k=42,7 m   A
Portanto, o resultado é um transistor defeituoso com um curto-circuito entre a base e o emissor.
exeMPlo 4.34
Com base nas leituras fornecidas na Figura 4.97, deter -
mine se o transistor está “ligado” e se o circuito opera apropriadamente.Solução:Com base nos valores de R
1 e R2 e no valor de VCC, a 
tensão VB = 4 V parece apropriada (e, de fato, ela é). Os 
3,3 V no emissor indicam uma queda de 0,7 V através da junção base-emissor do transistor, sugerindo que o transistor está no estado “ligado”. No entanto, os 20 V no coletor revelam que I
C = 0 mA, embora a conexão da 
fonte seja “firme”, ou os 20 V não apareceriam no co-letor do dispositivo. Existem duas possibilidades: pode haver uma conexão imperfeita entre R
C e o terminal do 
coletor do transistor ou o transistor tem uma junção base-coletor aberta. Primeiro, verifique a continuidade entre o coletor e o resistor com um ohmímetro e, se estiver correta, o transistor deve ser testado por meio de um dos métodos descritos no Capítulo 3.
4.18  eStaBilização de 
Polarização
A estabilidade de um sistema é a medida da sensi-
bilidade de um circuito à variação de seus parâmetros. Em qualquer amplificador que empregue um transistor, a corrente de coletor I
C é sensível a cada um dos seguintes 
parâmetros:
,,
Figura 4.96 Circuito do Exemplo 4.33.
4 V,
,
Figura 4.97 Circuito do Exemplo 4.34.Capítulo 4  Polarização CC — tBJ  191
Boylestad_2012_cap04.indd   191 3/11/13   5:51 PMβ: aumenta com a elevação da temperatura
|VBE|: diminui cerca de 2,5 mV por grau Celsius (°C) 
a mais na temperatura
ICO (corrente de saturação reversa): dobra de valor 
para cada 10 °C de aumento na temperatura
Algum ou todos esses fatores podem fazer com 
que o ponto de polarização seja deslocado do ponto de 
operação projetado. A Tabela 4.2 revela como os valo-res de I
CO e VBE variam com o aumento na temperatura 
para um transistor específico. À temperatura ambiente (cerca de 25 °C) I
CO = 0,1 nA, enquanto a 100 °C (ponto 
de ebulição da água) ICO é aproximadamente 200 vezes 
maior, em 20 nA. Para a mesma variação da temperatura,  
β aumenta de 50 para 80 e VBE cai de 0,65 V para 0,48 V . 
Lembramos que IB é bastante sensível ao valor de VBE, 
principalmente para valores além do valor de limiar.
Tabela 4.2 Variação dos parâmetros do transistor de 
silício com a temperatura.
T (oC) ICO (nA) β VBE (V)
–65 0,2 × 10–320 0,85
25 0,1 50 0,65
100 20 80 0,48
175 3,3 × 103120 0,3O efeito da variação na corrente de fuga (ICO) e no 
ganho de corrente (β ) sobre o ponto de polarização CC 
é demonstrado pelas características de coletor emissor -
-comum das figuras 4.98(a) e (b). A Figura 4.98 mostra 
como as características de coletor do transistor variam de uma temperatura de 25 °C para outra de 100 °C. Ob-serve que o aumento significativo na corrente de fuga não apenas provoca elevação nas curvas como também aumento de beta, como revela o espaçamento maior entre as curvas.
Podemos especificar um ponto de operação dese-
nhando a reta de carga CC do circuito sobre o gráfico das curvas características de coletor e observando a in-terseção dessa reta com a corrente de base CC definida pelo circuito de entrada. Um ponto arbitrário é mostrado na Figura 4.98(a) para I
B = 30 μA. Como o circuito de 
polarização fixa oferece uma corrente de base cujo valor depende da fonte de tensão e do resistor de base, que não são afetados pela temperatura, pela corrente de fuga ou por beta, o mesmo valor existirá em altas temperaturas, como indica o gráfico da Figura 4.98(b). Como revela a figura, esse fato acarreta deslocamento do ponto CC de polarização para um valor de corrente de coletor mais alto e uma tensão coletor-emissor mais baixa. Em caso extremo, o transistor pode ser levado à saturação. De qualquer maneira, o novo ponto de operação pode não ser satisfatório, o que pode resultar em considerável 
(a)                                                                                                                        (b)40 A
30 A
20 A
10 A
IB = 0 A50 A
Aumento ( ICO)Ponto QPonto Q
Aumento (β)
Figura 4.98 Deslocamento do ponto de polarização CC (ponto Q ) por causa da variação da temperatura: (a) 25 °C; (b) 100 °C.192   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   192 3/11/13   5:51 PMdistorção no sinal de saída. Um circuito de polarização 
mais eficiente é aquele que se estabiliza ou mantém a polarização CC previamente ajustada, de modo que o amplificador possa ser utilizado em um ambiente de variações bruscas de temperatura.
fatores de estabilidade: S(ICO), S(VBE) e S(β)
O fator de estabilidade S é definido para os 
parâmetros que afetam a estabilidade da polarização, 
conforme a lista a seguir:
S(ICO)=IC
ICO  
S(VBE)=IC
VBE  
S(b)=IC
b  (4.90)
(4.91)
(4.92)
Em cada caso, o símbolo delta (Δ) significa a va-
riação desse valor. O numerador de cada equação retrata 
a variação da corrente do coletor devido à variação do parâmetro do denominador. Para determinada configu-ração, se uma alteração no valor de I
CO não produzir 
mudança significativa em IC, o fator de estabilidade 
definido por S (ICO) = ΔIC/ΔICO será bem pequeno. Em 
outras palavras:
Circuitos que são estáveis e relativamente insensí-
veis às variações de temperatura possuem fatores de 
estabilidade reduzidos.
Em alguns casos, seria mais apropriado considerar 
as quantidades definidas pelas equações 4.90 a 4.92 como 
fatores de sensibilidade, pois:
Quanto maior o fator de estabilidade, mais sensível 
o circuito é a variações desse parâmetro.
O estudo dos fatores de estabilidade requer o co-
nhecimento de cálculo diferencial. Nosso objetivo aqui, 
no entanto, é rever os resultados da análise matemática e formar uma avaliação global dos fatores de estabilidade para algumas das configurações de polarização mais populares. Se houver tempo, há uma vasta literatura disponível sobre este assunto que é interessante ler. Nossa análise começa com o valor de S (I
CO) para cada 
configuração.S(ICO) 
Configuração com polarização fixa
Para a configuração com polarização fixa, o resul-
tado será a seguinte equação:
 S(ICO)b   (4.93)
Configuração com polarização de emissor
Para a configuração com polarização de emissor da 
Seção 4.4, uma análise do circuito resulta em
 S(ICO)b(1+RB>RE)
b+RB>BE  
 (4.94)
Para RB/RE >> β, a Equação 4.94 é reduzida a:
 S(ICO)b RB>REWb   (4.95)
como mostra o gráfico de S(ICO) versus RB/RE na Figura 
4.99.
Para RB/RE << 1, a Equação 4.94 pode ser aproxi-
mada para o seguinte valor (como indica a Figura 4.99):
 S(ICO) 1 RBREV1  
  (4.96)
revelando que o fator de estabilidade tende para seu 
menor valor quando RE se torna suficientemente alto. 
Mas devemos ter em mente que um controle eficaz da polarização normalmente exige que R
B seja maior do que 
RE. Portanto, o resultado é uma situação em que níveis 
 Fator de estabilidade
paraparapara
Figura 4.99 Variação do fator de estabilidade S (ICO) em função 
da razão RB/RE para a configuração com polarização de emissor.Capítulo 4  Polarização CC — tBJ  193
Boylestad_2012_cap04.indd   193 3/11/13   5:51 PMmelhores de estabilidade estão associados a critérios 
inferiores de projeto. Obviamente, devemos buscar uma solução que concilie as especificações de estabilidade com as de polarização. É interessante notar, na Figura 4.99, que o menor valor de S (I
CO) é 1, revelando que IC 
aumentará sempre a uma taxa igual ou maior do que ICO.
Quando RB/RE varia entre 1 e (β  + 1), o fator de 
estabilidade é determinado por
 S(ICO)RB
RE  
  (4.97)
Os resultados revelam que a configuração com po-
larização de emissor é bem estável, quando a razão RB/
RE é a menor possível, e menos estável quando a mesma 
razão se aproxima de β.
Note que a equação para a configuração com pola-
rização fixa corresponde ao valor máximo para a confi-guração com polarização de emissor. O resultado mostra claramente que a configuração de polarização fixa tem um fator de fraca estabilidade e uma elevada sensibilidade a variações em I
CO.
Configuração com polarização 
por divisor de tensão
Lembre-se do que foi visto na Seção 4.5 sobre o 
desenvolvimento do circuito equivalente de Thévenin 
para a configuração com polarização por divisor de tensão mostrado na Figura 4.100. Para o circuito dessa figura, a equação para S(I
CO) é a seguinte:
 S(ICO)b(1+RTh>RE)
b+RTh>RE  
 (4.98)
Observe a semelhança com a Equação 4.94, em que 
foi determinado que S(ICO) tinha seu menor valor e que 
o circuito tinha sua maior estabilidade quando RE > RB. Para a Equação 4.98, a condição correspondente é RE > 
RTh, ou a razão RTh/RE deve ser a menor possível. Para a 
configuração com polarização por divisor de tensão, RTh 
pode ser muito menor do que o RTh correspondente da 
configuração com polarização de emissor e, ainda assim, ter um projeto eficiente.
Configuração com polarização 
por realimentação (RE = 0 Ω).
Nesse caso:
 S(ICO)b(1+RB>RC)
b+RB>RC  
 (4.99)
Visto que a equação tem formato semelhante ao 
daquela obtida para as configurações com polarização de 
emissor e polarização por divisor de tensão, podem ser aplicadas as mesmas conclusões com relação à razão R
B/RC.
impacto físico
Equações como as que foram desenvolvidas anterior -
mente muitas vezes deixam de fornecer uma explicação física do funcionamento dos circuitos. Conhecemos agora os níveis relativos de estabilidade, e sabemos como a escolha de parâmetros pode afetar a sensibilidade do circuito, mas sem as equações pode ser difícil demonstrar com palavras por que um circuito é mais estável do que outro. Os pará-grafos a seguir objetivam preencher essa lacuna usando algumas relações básicas associadas a cada configuração.
Para a configuração com polarização fixa da Figura 
4.101(a), a equação para a corrente de base é
IB=VCC-VBE
RB   
com a corrente do coletor determinada por
 IC=bIB+(b+1)ICO   (4.100)
Caso IC, como definido pela Equação 4.93, se eleve 
devido ao aumento de ICO, nada haverá na equação que 
indique que IB compensará essa elevação indesejável 
no nível de corrente (presumindo-se que VBE permaneça 
constante). Em outras palavras, o nível de IC continuaria 
a aumentar com a temperatura e IB manteria um valor 
constante, isto é, uma situação bem instável.
Para a configuração com polarização de emissor da 
Figura 4.101(b), entretanto, um aumento de IC devido a 
um aumento de ICO provocará uma elevação da tensão 
VE = IERE > ICRE. O resultado será uma queda no valor de 
IB, como determina a equação a seguir:
 FIG. 4.100 Figura 4.100 Circuito equivalente para a configuração 
com polarização por divisor de tensão.194   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   194 3/11/13   5:51 PM IB T=VCC-VBE-VEc
RB  
 (4.101)
Uma queda em IB terá como efeito a redução do valor 
de IC através da ação do transistor e, portanto, a compen -
sação da tendência de aumento de IC quando houver uma 
elevação na temperatura. Em suma, a configuração se 
comporta de tal maneira que há uma reação a um aumento de I
C, que tenderá a se opor a uma mudança nas condições 
de polarização.
A configuração de polarização por realimentação da 
Figura 4.101(c) opera de maneira semelhante à configu-ração com polarização de emissor em termos de níveis de estabilidade. Se I
C aumentar devido a uma elevação 
de temperatura, o valor de VRC aumentará na seguinte 
equação:
 IB T=VCC-VBE-VRCc
RB  
 (4.102)
e o valor de IB diminuirá. O resultado é uma estabiliza-
ção do circuito, como descrito para a configuração com polarização de emissor. Devemos estar cientes de que a ação descrita não ocorre etapa por etapa; em vez disso, é uma ação simultânea que mantém as condições de po-larização estabelecidas. Em outras palavras, no instante exato em que I
C começa a se elevar, o circuito sente a 
variação, provocando o efeito de compensação descrito anteriormente.
A mais estável das configurações é a polarização por 
divisor de tensão da Figura 4.101(d). Se a condição βR
E 
>> 10R2 for satisfeita, a tensão VB permanecerá razoavel -
mente constante para diferentes valores de IC. A tensão 
base-emissor da configuração é determinada por VBE = 
VB – VE. Se IC aumentar, VE aumentará conforme descrito 
anteriormente, e, para uma tensão VB fixa, VBE sofrerá uma queda. Uma queda em VBE estabelece um valor mais baixo 
de IB, o que tentará compensar o aumento de IC.
exeMPlo 4.35Calcule o fator de estabilidade e a variação em I
C de 
25 °C a 100 °C para o transistor definido pela Tabela 4.2 para os seguintes esquemas com polarização de emissor:a) R
B/RE = 250(RB = 250RE).
b) RB/RE = 10(RB = 10RE).
c) RB/RE = 0,01(RB = 100RE).
Solução:a) 
S(ICO)=b(1+RB>RE)
b+RB>RE    
=50(1+250)
50+250
41,83    
que começa a se aproximar do nível definido por β = 50.
A mudança em IC é dada por
IC= 3S(ICO)4(ICO)=(41,83)(19,9  nA)
0,83 μA     
b)
S(ICO)=b(1+RB>RE)
b+RB>RE
=50(1+10)
50+10
9,17
IC= 3S(ICO)4(ICO)=(9,17)(19,9  nA)
0,18 μA    
(a)
 (b)
 (c)
 (d)
 FIG. 4.101 
Figura 4.101 Revisão dos esquemas de polarização e fatores de estabilização de S(ICO).Capítulo 4  Polarização CC — tBJ  195
Boylestad_2012_cap04.indd   195 3/11/13   5:51 PMc)
S(ICO)=b(1+RB>RE)
b+RB>RE    
=50(1+0,01)
50+0,01
1,01    
que certamente está muito próximo do  nível de 1 
previsto, se RB/RE << 1. Temos
IC= 3S(ICO)4(ICO)=1,01(19,9  nA)
=20,1 nA        
O Exemplo 4.35 revela como níveis cada vez mais 
baixos de ICO para o transistor TBJ moderno melhoraram 
o nível de estabilidade das configurações com polarização 
básica. Embora a alteração em IC seja consideravelmente 
diferente entre um circuito que tenha estabilidade ideal (S = 1) e outro que tenha um fator de estabilidade de 41,83, a alteração em I
C não é tão significativa. Por exemplo, o 
montante de mudança em IC a partir de uma corrente de 
polarização CC definida a, digamos, 2 mA, seria de 2 mA a 2,00083 mA na pior das hipóteses, o que é obviamente pequeno o suficiente para ser desprezado na maioria das aplicações. Alguns transistores de potência apresentam maiores correntes de fuga, mas, para a maioria dos circuitos amplificadores, os níveis mais baixos de I
CO têm exercido 
impacto muito positivo sobre a questão da estabilidade.
S(VBE)
O fator de estabilidade é  definido por
S(VBE)=IC
VBE   
Configuração com polarização fixa
Na configuração com polarização fixa:
 S(VBE)-b
RB  
 (4.103)
Configuração com polarização de emissor
Na configuração com polarização de emissor:
 S(VBE)-b>RE
b+RB>RE  
 (4.104)
A substituição da condição β  >> RB/RE resulta na 
seguinte equação para S(VBE): S(VBE)-b>RE
b=-1
RE  
 (4.105)
que mostra que quanto maior a resistência RE, mais baixo 
o fator de estabilidade e mais estável o sistema.
Configuração com polarização 
por divisor de tensão
Na configuração com polarização por divisor de 
tensão:
 S(VBE)=-b>RE
b+RTh>RE  
 (4.106)
Configuração com polarização por realimentação 
Na configuração com polarização por realimentação:
 S(VBE)=-b>RC
b+RB>RC  
 (4.107)
exeMPlo 4.36
Determine o fator de estabilidade S(VBE) e a variação 
em IC de 25 °C a 100 °C para o transistor definido pela 
Tabela 4.2 para os seguintes esquemas de polarização:a) Polarização fixa com R
B = 240 kΩ e β = 100.
b) Polarização de emissor com RB = 240 kΩ, RE = 1 kΩ 
e β = 100.
c) Polarização de emissor com RB = 47 kΩ, RE = 4,7 
kΩ e β = 100.
Solução:a) Equação 4.103:
S(VBE)=-b
RB
=-100
240 k
= 0,417 ×103   
    e IC= 3S(VBE)4(VBE)
=(-0,417 ×10-3)(0,48  V-0,65 V)
=(-0,417 ×10-3)(-0,17 V)
=70,9 μA     
b) Nesse caso, β  = 100 e RB/RE = 240. A condição β >> 
RB/RE não é satisfeita, o que impossibilita a utilização 
da Equação 4.105 e exige o uso da Equação 4.104.
 Equação 4.104:196   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   196 3/11/13   5:51 PMS(VBE)=-b>RE
b+RB>RE   
=-(100) >(1 k)
100+(240  k >1 k)=-0,1
100+240
= 0,294 ×103   
que é cerca de 30% menor do que o valor da configu-
ração de polarização fixa, devido ao termo adicional RE 
no denominador da equação de S(VBE). Temos
IC= 3S(VBE)4(VBE)
=(-0,294 ×10-3)(-0,17 V)
50 μA     
c) Nesse caso,
b=100WRB
RE=47 k
4,7 k=10 (satisfeita    )
Equação 4.105:
S(VBE)=-1
RE
=-1
4,7 k
= 0,212 ×103   
    e IC=[S(VBE)](VBE)
=(-0,212 ×10-3)(-0,17 V)
=36,04 μA        
No Exemplo 4.36, o aumento de 70,9 μA terá impacto 
sobre o valor de ICQ. Para uma situação em que ICQ = 2 mA, 
a corrente de coletor se elevará em uma proporção de 3,5%.
ICQ=2 mA+70,9 mA
=2,0709     Am
Na configuração por divisor de tensão, o valor de RB 
será alterado para RTh na Equação 4.104, como mostra a 
Figura 4.100. No Exemplo 4.36, o uso de RB = 47 kΩ é um 
projeto questionável. Entretanto, RTh para a configuração 
com divisor de tensão pode ser igual ou menor do que esse valor e, ainda assim, manter as características de um bom projeto. A equação resultante de S(V
BE) para o circuito com 
realimentação será semelhante à Equação 4.104, sendo RE 
substituído por RC.
S(β)
O último fator de estabilidade a ser investigado é o 
S(β). O desenvolvimento matemático é mais complexo do que o utilizado para S (ICO) e S (VBE), como sugerem 
algumas das equações a seguir.
Configuração com polarização fixa
Na configuração com polarização fixa
 S(b)=IC1
b1  
 (4.108)
Configuração com polarização do emissor
Na configuração com polarização do emissor
 S(b)=IC
b=IC1(1+RB>RE)
b1(b2+RB>RE)  
 (4.109)
As notações IC1 e β1 são utilizadas para definir seus 
valores sob determinadas condições do circuito, enquanto 
a notação β2 serve para definir o novo valor de beta quando 
há variações de temperatura, variações em β para o mesmo 
transistor ou quando há substituição dos transistores.
exeMPlo 4.37Determine I
CQ a uma temperatura de 100 °C, se ICQ = 
2 mA a 25 °C para a configuração com polarização do emissor. Utilize o transistor descrito na Tabela 4.2, onde  
β
1 = 50 e β2 = 80, e uma razão de resistência RB/RE de 20.
Solução:Equação 4.109: 
S(b)=IC1(1+RB>RE)
b1(1+b2+RB>RE)
=(2×10-3)(1+20)
(50)(1 +80+20)=42×10-3
5050
=8,32×106   
    e IC= 3S(b)43b4
=(8,32 ×10-6)(30)
0,25 mA
Portanto, a corrente de coletor mudou de 2 mA à tem -
peratura ambiente para 2,25 mA a 100 °C, o que repre-
senta uma variação de 12,5%.
Configuração com polarização 
por divisor de tensão
Na configuração com polarização por divisor de 
tensão
 S(b)=IC1(1+RTh>RE)
b1(b2+RTh>RE)  
 (4.110)Capítulo 4  Polarização CC — tBJ  197
Boylestad_2012_cap04.indd   197 3/11/13   5:51 PMConfiguração com polarização 
por realimentação 
Na configuração com polarização por realimentação
 S(b)=IC1(RB+RC)
b1(RB+b2RC)  
 (4.111)
resumo
Agora que foram introduzidos os três fatores de 
estabilidade relevantes, o efeito total sobre a corrente 
do coletor pode ser determinado utilizando-se a seguinte equação para cada configuração
IC=S(ICO)ICO+S(VBE)VBE+S(b)b   (4.112)
A princípio, a equação pode parecer bem complexa, 
mas observe que cada componente é simplesmente um 
fator de estabilidade para a configuração multiplicado pela variação resultante no parâmetro entre os limites de temperatura que interessam. Além disso, o valor de ΔI
C a 
ser determinado é simplesmente a variação de IC a partir 
de seu valor à temperatura ambiente.
Por exemplo, se examinarmos a configuração com 
polarização fixa, a Equação 4.78 dará origem a
 IC=bICO-b
RBVBE+IC1
b1b  
 (4.113)
após substituirmos os fatores de estabilidade derivados 
nesta seção. Agora utilizaremos a Tabela 4.2 para encontrar a variação na corrente do coletor para uma mudança de 25 °C (temperatura ambiente) a 100 °C (ponto de ebulição da água). Para essa faixa, a tabela revela que
ICO=20 nA-0,1 nA=19,9 nA
VBE=0,48 V-0,65 V=-0,17 V (observe o sinal)   
    e b=80-50=    03
Começando com uma corrente de coletor de 2 mA e 
um RB de 240 kΩ, obtemos a variação resultante de IC de-
vido a um aumento na temperatura de 75 °C, como segue:
IC=(50)(19,9  nA)-50
240 k(-0,17 V)+2 mA
50 (30)
=1 mA+35,42  mA+1200  mA
=1,236     Am
que é um valor significativo e devido principalmente a uma variação de β. A corrente do coletor aumentou de 2 mA para 3,236 mA, mas isso já era esperado, pois reco-nhecemos no conteúdo desta seção que a configuração com polarização fixa é a menos estável.
Se a configuração mais estável com divisor de tensão 
fosse empregada com uma razão R
Th/RE = 2 e RE = 4,7 
kΩ, então
S(ICO)=2,89, S(VBE)=-0,2×10-3,
 S(b)=1,445 ×10-6
e
 IC=(2,89)(19,9  nA)-0,2×10-3(-0,17 V)
+1,445 ×10-6(30)
=57,51  nA+34 mA+43,4 mA
=0,077  Am
A corrente de coletor resultante é 2,077 mA, ou 
essencialmente 2,1 mA, em comparação a 2 mA a 25 
°C. Obviamente o circuito é bem mais estável do que a configuração com polarização fixa, como mencionamos nas discussões anteriores. Nesse caso, S(β) não superou os outros dois fatores, e os efeitos de S(V
BE) e S(ICO) são 
igualmente importantes. Na verdade, a altas temperaturas, os efeitos de S (V
BE) e S(ICO) serão maiores do que S (β) para 
o dispositivo da Tabela 4.2. Para temperaturas abaixo de 25 °C, I
C diminuirá com níveis de temperatura cada vez 
mais negativos.
Há cada vez menos preocupação com o efeito de 
S(ICO) ao se projetar um circuito, pois as técnicas avan-
çadas de fabricação continuam reduzindo o valor de ICO 
= ICBO. Devemos mencionar que, para um transistor es-
pecífico, as variações dos níveis de ICBO e VBE de um 
transistor para outro em um lote são quase desprezíveis se comparadas à variação em beta. Além disso, os resultados da análise confirmam o fato de que para um bom projeto 
de estabilização:
Conclusão geral:
A razão RB/RE ou RTh/RE deve ser a menor possível, 
considerando-se todos os outros pontos do projeto, 
incluindo a resposta CA.
Embora a análise anterior possa ter sido complicada 
em razão das complexas equações para algumas das sen-
sibilidades, o propósito era desenvolver um alto nível de conhecimento dos fatores que contribuem para um bom projeto e permitir mais intimidade com os parâmetros do transistor e de seu impacto sobre o desempenho do circuito. A análise das seções anteriores utilizou situações idealizadas, com valores estáveis para os parâmetros. Agora conhecemos melhor o modo como a resposta CC do projeto pode variar com as variações dos parâmetros de um transistor.198   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   198 3/11/13   5:51 PM4.19 aPliCaçõeS PrátiCaS
Assim como ocorre com os diodos no Capítulo 2, 
seria praticamente impossível tratar, ainda que superfi -
cialmente, a vasta área de aplicação dos TBJs. No entanto, 
algumas aplicações foram escolhidas para demonstrar como as diferentes facetas de suas características podem ser utilizadas para desempenhar várias funções.
uso de tBJ como diodo de proteção
Quando começamos a examinar circuitos comple -
xos, é comum encontrarmos transistores que são usados sem que os três terminais estejam conectados ao circuito — particularmente o terminal do coletor. Nesses casos, é mais provável que o transistor seja usado como diodo. Há inúmeras razões para tal utilização, incluindo o fato de que é mais barato comprar uma grande quantidade de transistores em vez de um pacote pequeno e depois pa-gar separadamente por diodos específicos. Além disso, em CIs, o processo de fabricação pode ser mais direto para fabricar transistores adicionais que introduzem a sequência de construção de diodos. Dois exemplos des-se uso aparecem na Figura 4.102. Na Figura 4.102(a), o transistor é usado em um circuito de diodo simples. Na Figura 4.102(b), serve para estabelecer um nível de referência. 
Muitas vezes, veremos um diodo conectado direta -
mente através de um dispositivo, como mostra a Figura 4.103, simplesmente para assegurar que a tensão através de um dispositivo ou sistema com a polaridade indicada não exceda a tensão de polarização direta de 0,7 V . No sentido inverso, se a força de ruptura for suficientemente elevada, simplesmente aparecerá como um circuito aberto. Nova-mente, porém, apenas dois terminais de TBJ estão em uso. A questão a ser levantada é a de que não se deve 
assumir que todo transistor TBJ em um circuito esteja sendo utilizado para amplificação ou como um buffer entre os estágios. As áreas de aplicação de TBJs são inúmeras.
acionador de relé
Essa aplicação é uma continuação da discussão ini-
ciada sobre os diodos e sobre como os efeitos do “golpe” indutivo podem ser minimizados com um projeto apro-priado. Na Figura 4.104(a) um transistor é utilizado para estabelecer a corrente necessária para energizar o relé no circuito coletor. Sem uma entrada na base do transistor, a corrente de base, a corrente do coletor e a corrente da bobina são essencialmente 0 A, e o relé se mantém no estado não energizado (normalmente aberto, NA). No entanto, quando um pulso positivo é aplicado na base, o transistor se liga, estabelecendo corrente suficiente atra-vés da bobina eletromagnética para fechar o relé. Podem ocorrer problemas quando o sinal é removido da base para desligar o transistor e desenergizar o relé. O ideal seria que a corrente através da bobina e do transistor caísse rapidamente para zero, que o braço do relé se soltasse e que ele ficasse inativo até o próximo sinal “ligado”. Entretanto, aprendemos já nos cursos básicos que a cor -
rente através de uma bobina não muda instantaneamente e que, na verdade, quanto mais rápido se modifica, maior é a tensão induzida através da bobina, como definido por V
L = L(diL/dt). Nesse caso, a mudança rápida da corrente 
através da bobina gera uma grande tensão com a polarida-de mostrada na Figura 4.104(a), que surgirá diretamente através da saída do transistor. Há uma grande probabili -
dade de que seu valor exceda as especificações máximas do transistor e de que o dispositivo semicondutor seja permanentemente danificado. A tensão na bobina não se 
RL8 V
IBIE
VL = 8 V – VBE ≅ 7,3 V  
IL = IE = IBVBE+–
(a)         2 V6 V
Vref2 = 2 VVref1 = VBE + 2 V = 2,7 V  
VBE+
+
––2,2 k
(b) 
Figura 4.102 Aplicações de TBJ como um diodo:  
(a) circuito de diodo em série simples; (b) estabelecimento de um nível de referência.R
VBE+V
+
–
Sistema
 
Figura 4.103 Operação 
como dispositivo protetor.Capítulo 4  Polarização CC — tBJ  199
Boylestad_2012_cap04.indd   199 3/11/13   5:51 PMmantém em seu valor máximo atingido no chaveamento, 
mas oscila, como mostrado, até que seu nível caia a zero quando o sistema se estabiliza.
Essa ação destrutiva pode ser abrandada ao co-
locarmos um diodo na bobina, como mostra a Figura 4.104(b). Durante o estado ligado do transistor, o diodo é polarizado reversamente, permanece como um circuito aberto e não afeta nada. No entanto, quando o transistor se desliga, a tensão na bobina é revertida e polariza dire-tamente o diodo, ligando-o. A corrente através do indutor estabelecida durante o estado ligado do transistor pode, então, continuar a fluir pelo diodo, eliminando a mudança brusca no valor da corrente. Uma vez que a corrente in-dutora é ligada ao diodo quase instantaneamente quando o estado desligado é estabelecido, o diodo deve ter uma especificação nominal de corrente que corresponda à corrente através do indutor e do transistor quando ligados. Muitas vezes, devido aos elementos resistivos na malha, incluindo a resistência do enrolamento da bobina e a do diodo, a variação de alta frequência (oscilação rápida) no valor da tensão através da bobina cai para zero e o sistema é estabelecido.Chaveamento de lâmpada
Na Figura 4.105(a), um transistor é utilizado como 
uma chave para controlar os estados ligado e desligado da lâmpada no ramo coletor do circuito. Quando a chave está na posição ligada, temos uma situação com polarização fixa em que a tensão base-emissor está em seu valor de 0,7 V e a corrente de base é controlada pelo resistor R
1 
e pela impedância de entrada do transistor. A corrente através da lâmpada será, então, beta vezes a corrente de base e ela se acenderá. Mas um problema poderá surgir se a lâmpada estiver desligada há algum tempo. Quando ligada pela primeira vez, sua resistência é bastante baixa, mas sobe rapidamente se permanecer ligada. Isso pode causar um valor momentaneamente alto da corrente do coletor, que pode danificar a lâmpada e o transistor com o passar do tempo. Na Figura 4.105(b), por exemplo, a reta de carga é mostrada para o mesmo circuito com uma resistência fria e outra quente para a lâmpada. Observe que, apesar de a corrente de base ser estabelecida pelo circuito de entrada, a interseção com a reta de carga resulta em uma corrente mais alta para a lâmpada quan-do ela está fria. Problemas com o nível ligado podem vi
VoffvivL
Von
0 t tvL
Problema!NO
NCVCC Ao desligar
Ao desligar+–
+
–VCE = vLPulso de alta tensão
~
R
(a)             vivLNO
NCVCC
+–
(b)Quando o transistor
 desliga R
 
Figura 4.104 Acionador de relé: (a) ausência de dispositivo protetor; (b) com um diodo na bobina do relé.
vi
vi
VoffVon
tVCC
(a)Rlâmpada
R1IBQ
            Rlâmpada Muito pequena IC
IC1
IC2VCC
Rlâmpada
(b)0 VCC VCE
IC1 >>  IC2IBQ
            VCC
R1Rlimitador
(c)
 
Figura 4.105 Utilização de um transistor como chave para controlar os estados ligado e desligado de uma lâmpada: (a) 
circuito; (b) efeito da baixa resistência na corrente do coletor; (c) resistor limitador.200   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   200 3/11/13   5:51 PMser facilmente corrigidos por meio da inserção de uma 
pequena resistência adicional em série com a lâmpada, como mostra a Figura 4.105(c), apenas para garantir um limite no salto inicial da corrente quando a lâmpada é ligada pela primeira vez.
Manutenção de corrente de carga fixa
Se imaginarmos que as características de um transis-
tor são como mostra a Figura 4.106(a) (com beta constan-te), uma fonte de corrente, razoavelmente independente da carga aplicada, pode ser criada pelo uso da configuração simples com transistor mostrada na Figura 4.106(b). A corrente da base é fixa e, independentemente de onde a reta estiver localizada, a corrente do coletor permanecerá a mesma. Em outras palavras, a corrente do coletor in-depende da carga ligada ao circuito coletor. No entanto, devido ao fato de as características serem similares às da Figura 4.106(b), em que beta varia de ponto a ponto, e mesmo que a corrente de base possa estar fixada pela configuração, ele varia de ponto a ponto com a interseção da reta de carga, e I
C = IL deverá variar, o que não é uma 
característica de uma boa fonte de corrente. Lembre-se, porém, de que a configuração por divisor de tensão re-sultou em um baixo nível de sensibilidade a beta; assim, se essa estrutura de polarização for utilizada, talvez a fonte de corrente equivalente esteja próxima da realidade. Na verdade, isso realmente ocorre. Se uma estrutura de polarização como a da Figura 4.107 for empregada, a sensibilidade a mudanças no ponto de operação devido à variação das cargas será muito menor e a corrente do cole-tor se manterá relativamente constante para modificações na resistência de carga do ramo do coletor. Na verdade, a tensão do emissor é determinada por
VE=VB-0,7    Vcom a corrente da carga ou do coletor determinada por
IC IE=VE
RE=VB-0,7 V
RE   
A estabilidade melhorada pode ser descrita a partir 
da Figura 4.107, pelo exame do caso em que IC pode 
tentar aumentar por várias razões. O resultado é que IE 
= IC também subirá, assim como a tensão VRE = IERE. No 
entanto, se presumirmos que VB seja fixo (uma suposição 
válida, já que seu valor é determinado por dois resistores fixos e uma fonte de tensão), a tensão base-emissor V
BE = 
VB – VRE cairá. A queda em VBE fará com que IB e, conse-
quentemente, IC (= βIB) caiam. O resultado é uma situação 
em que qualquer tendência de aumento de IC ocorrerá com 
uma reação do circuito que trabalhará contra a mudança, para estabilizar o sistema.
IC
VCE 0IB1IB2IB3IB4
(a)VCC
RB
IBQICQ
(b)CARGA
              IC
VCE VCCVCC
Rcarga
0
grande  RcargaICQIBQSem variação
em ICpequena Rcarga
(c)               
 FIG. 4.106 Figura 4.106 Construção de uma fonte de corrente constante considerando curvas características do TBJ ideais: (a) curvas 
características ideais; (b) circuito; (c) demonstração da razão pela qual IC permanece constante.VCC
VEVBR1
R2Ifonte de corrente
ICICIC
0,7 V–+CARGACARGA
REIE
 
Figura 4.107 Circuito que estabelece uma fonte de 
corrente relativamente constante devido a sua reduzida 
sensibilidade às alterações em beta.Capítulo 4  Polarização CC — tBJ  201
Boylestad_2012_cap04.indd   201 3/11/13   5:51 PMSistema de alarme com uma 
fonte de corrente constante
Um sistema de alarme com uma fonte de corrente 
constante é mostrado na Figura 4.108. Como βRE = (100)
(1 kΩ) = 100 kΩ é muito maior que R1, podemos utilizar 
o método de aproximação e descobrir a tensão VR1,
VR1=2 k(16 V)
2 k+4,7 k=4,78 V   
e, a seguir, a tensão em RE,
VRE=VR1-0,7 V=4,78 V-0,7 V=4,08    V
e, finalmente, a corrente coletor-emissor,
IE=VRE
RE=4,08 V
1 k=4,08 mA 4 mA=IC   
Visto que a corrente do coletor é a corrente através 
do circuito, a corrente de 4 mA se manterá relativamente 
constante para pequenas variações na carga do circuito. Observe que essa corrente passa por uma série de elemen-tos sensores e finalmente por um amp-op projetado para comparar o valor de 4 mA com o valor de referência de 2 mA. (O amp-op — amplificador operacional — será abor -
dado com detalhes no Capítulo 10, mas não é necessário conhecer detalhes desse dispositivo para essa aplicação.)
O amplificador LM2900 da Figura 4.108 é um dos 
quatro encontrados no circuito integrado com encapsula-mento DIP
* que aparece na Figura 4.109(a). Os pinos 2, 3, 4, 7 e 14 foram utilizados no projeto da Figura 4.108. Apenas 
por curiosidade, observe na Figura 4.109(b) o número de elementos necessários para estabelecer as características finais desejadas para o amp-op; como  já mencionado, os 
detalhes de sua operação interna foram deixados para uma discussão posterior. A corrente de 2 mA no terminal 3 do amp-op é uma corrente de referência estabelecida pela fonte 
de 16 V e por R
ref conectado na entrada negativa do amp-op. 
A corrente de 2 mA é necessária, já que é o valor com o qual a corrente de 4 mA do circuito será comparado. Enquanto a corrente de 4 mA na entrada positiva do amp-op permanecer constante, o dispositivo oferecerá uma saída de tensão “alta” que excede 13,5 V , com um valor normal de 14,2 V (de acordo com a folha de dados para o amp-op). No entanto, se a corrente do sensor cair de 4 mA para um nível abaixo de 2 mA, o amp-op responderá com uma tensão “baixa” de saída de, aproximadamente, 0,1 V . A saída do amp-op sinalizará, então, o circuito de alarme a respeito da irregularidade. Note que não é necessário que a corrente do sensor caia a 0 mA para sinalizar o circuito do alarme. Apenas uma variação em torno do valor de referência que parece incomum é suficiente — uma boa característica para um alarme.
Uma importante característica desse amp-op em 
particular é a baixa impedância de entrada mostrada na Figura 4.109(c). Ela é importante porque não se deseja ter circuitos de alarme que reajam a cada pulso de tensão ou perturbação na linha devido a chaveamentos externos ou forças externas, como no caso de relâmpagos. Na Figura 4.109(c), por exemplo, se um pulso de alta tensão aparecer na entrada da configuração série, a maior parte da tensão surgirá sobre o resistor em série, e não no amp-op, evitando assim uma entrada falsa e a ativação do alarme.
+–3
27Amp-op
LM2900Saída para 
o circuito de alarme sonoro14+16 V+16 V
+16 V
Rref
2 mA
4 mA4 mAChave da 
porta
Película colada 
sobre a janela
Chave 
magnéticaFonte de 
corrente 
constante R2 = 4,7 k2 k1 k RE R1
 = 100
4
 
Figura 4.108 Um sistema de alarme com uma fonte de corrente constante e um comparador com amp-op.
*DIP (dual-in-line package) é um tipo de encapsulamento em que os pinos estão dispostos em duas linhas paralelas, como ilustra a Figura 4.109(a).202   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   202 3/11/13   5:51 PMPortas lógicas
Nessa aplicação, ampliaremos a discussão sobre cir -
cuitos de chaveamento de transistores da Seção 4.15. Re-
capitulando, a impedância coletor-emissor de um transistor é bastante baixa próximo à saturação e bem alta próximo ao corte. Por exemplo, a reta de carga define saturação como o ponto em que a corrente é bastante alta e a tensão coletor-emissor é bastante baixa, como mostra a Figura 4.110. A resistência resultante, definida por 
Rsat=VCE sat(baixa)
ICsat(alta), 
é bastante baixa e frequentemente considerada um curto--circuito. No corte, a corrente é relativamente baixa e a 
tensão tem o valor máximo mostrado na Figura 4.110, resultando em uma alta impedância entre o terminal do coletor e o do emissor, o qual normalmente se aproxima de um circuito aberto.
Os valores de impedância mencionados estabele-
cidos por transistores “ligados” e “desligados” facilitam a compreensão da operação das portas lógicas da Figura 4.111. Como existem duas entradas em cada porta, há quatro possibilidades de combinação de tensão na entrada dos transistores. O estado 1 ou ligado é definido por uma tensão alta no terminal da base para ligar o transistor. Um estado 0 ou desligado é definido por 0 V na base, garan-tindo que o transistor esteja desligado. Se as entradas A e 
B da porta OR (OU) da Figura 4.111(a) têm uma entrada 
baixa ou 0 V , ambos os transistores estarão desligados (cor -
tados), e a impedância entre o coletor e o emissor de cada Marca no 
encapsulamento 
para identificar 
os números dos pinos1
+–3
+–
+–+–
4
2
1 2 34 5 678 9 10 11 12 13 14
GNDV+ENTRADA 3+
ENTRADA 1+ENTRADA 2+ENTRADA 4+ENTRADA 4–
ENTRADA 2–ENTRADA 3–
ENTRADA 1–SAÍDA 4
SAÍDA 2 SAÍDA 1SAÍDA 3
 VISTA SUPERIOR  
(a)Encapsulamento DIP
77
3
2Entrada (+)Entrada (–)4Saída200 μA14V+
(b)              V
VbaixaValta
Rsérie
Rbaixa+
–++
––
Op-Amp
0
(c)               
Figura 4.109 Amplificador operacional LM2900: (a) encapsulamento DIP; (b) componentes; (c) efeito de uma entrada de 
baixa impedância.
IC
ICsaturaçãoVCC
RC
VCEsaturaçãoVCEcorteVCC VCEICcorteSaturação
Corte
IB = 0 μAIB
0RETA DE CARGA
 
Figura 4.110 Pontos de operação para uma porta lógica 
com TBJ.Capítulo 4  Polarização CC — tBJ  203
Boylestad_2012_cap04.indd   203 3/11/13   5:51 PMtransistor pode ser aproximada por um circuito aberto. A 
substituição mental de ambos os transistores por circuitos abertos entre o coletor e o emissor removeria qualquer conexão entre a polarização aplicada de 5 V e a saída. O resultado é uma corrente zero através de cada transistor e também do resistor de 3,3 kΩ. A tensão de saída é, portan-to, 0 V ou “baixa” (estado 0). Por outro lado, se o transistor Q
1 estiver ligado e Q2 desligado, devido à aplicação de uma 
tensão positiva na base de Q1 e uma tensão nula na base 
de Q2, então o curto-circuito equivalente entre coletor e 
emissor de Q1 poderá ser aplicado, e a tensão de saída será 
5 V , ou estado “alto” (estado 1). Finalmente, se ambos os transistores forem ligados por ação de uma tensão positiva aplicada à base de cada um, ambos garantirão que a tensão de saída seja 5 V ou “alta” (estado 1). A operação da porta OR pode ser definida assim: a saída será nível 1, se uma ou ambas as entradas estiverem no estado ligado. A saída será nível 0, se ambas as entradas não estiverem no estado 1.
A porta AND (E) da Figura 4.111(b) apresentará 
uma saída alta somente se ambas as entradas tiverem uma tensão aplicada que ligue os transistores. Se ambos estiverem ligados, um curto-circuito equivalente poderá ser utilizado para a conexão entre o coletor e o emissor de cada transistor, oferecendo um caminho direto entre a fonte de 5 V e a saída e estabelecendo um estado alto ou 1 no terminal de saída. Se um ou ambos os transistores estiverem desligados devido a uma tensão de 0 V no terminal de entrada, um circuito aberto será colocado em série no caminho da tensão fornecida de 5 V para a saída, e a tensão de saída será de 0 V , ou um estado desligado.
indicador de nível de tensão
O indicador de nível de tensão, última aplicação a 
ser apresentada neste capítulo, inclui três dos elementos apresentados até agora no livro: o transistor, o diodo Zener e o LED. O indicador de nível de tensão é um circuito rela-tivamente simples que utiliza um LED verde para indicar quando a tensão da fonte está próxima ao seu nível de monitoramento de 9 V . Na Figura 4.112, o potenciômetro está regulado para estabelecer 5,4 V no ponto indicado. O resultado é uma tensão suficiente para ligar tanto o Zener 4,7 V quanto o transistor e estabelecer uma corrente de coletor através do LED suficiente para ligar o LED verde.
Uma vez ajustado o potenciômetro, o LED emite sua 
luz verde enquanto a tensão de alimentação é de cerca de 9 V . No entanto, se a tensão do terminal da bateria de 9 V cair, a tensão estabelecida pelo circuito divisor de tensão poderá cair de 5,4 V para 5 V . Nesta situação, a tensão será Q1 Q2
C = A + BVCC 5 V
RE 3,3 k
C
0
111 A B
0 0 
1 0 
0 1 
1 1 
1 = alta
0 = baixaPorta OR
(a)Q1
Q2
C = A • B
RE 3,3 k
C
0001B A 
0 0 
1 0 
0 1 
1 1 Porta AND
(b)VCC 5 V
A
BB A R2
10 kR1
10 k
R2
10 kR1
10 k
 Figura 4.111 Portas lógicas TBJ: (a) OR; (b) AND.204   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   204 3/11/13   5:51 PMinsuficiente para ligar tanto o Zener quanto o transistor, 
que estará desligado. O LED se desligará imediatamente, revelando que a tensão caiu abaixo de 9 V ou que a fonte de energia foi desconectada.
4.20 reSuMo
Conclusões e conceitos importantes
1.  Qualquer que seja o tipo de configuração de um tran-sistor, a relação básica entre as correntes é sempre 
a mesma, e a tensão base-emissor será o valor de 
limiar se o transistor estiver no estado ligado.
2.  O ponto de operação define em que ponto das curvas características o transistor operará sob condições CC. Para amplificação linear (distorção mínima), o ponto de operação CC não deve estar muito próximo das regiões de máxima potência, máxima tensão ou máxima corrente, e deve evitar as regiões de satu-ração e de corte.
3.  Na maioria das configurações, a análise CC começa com a determinação da corrente de base.
4.  Para a análise CC do circuito de um transistor, to-dos os capacitores são substituídos por um circuito aberto equivalente .
5.  A configuração com polarização fixa é a estrutura mais simples de polarização de transistores, mas é também a mais instável, devido a sua sensibilidade ao valor de beta no ponto de operação.
6.  É fácil determinar a corrente de saturação do coletor (máxima) para qualquer configuração se um curto--circuito imaginário for colocado entre os terminais 
de coletor e emissor do transistor. A corrente resul-tante através do curto é a corrente de saturação.
7.  A equação da reta de carga de um circuito com transistor pode ser encontrada pela aplicação da Lei 
das Tensões de Kirchhoff ao circuito de coletor ou 
saída. O ponto Q é então determinado pela interse-ção entre a corrente de base e a reta de carga traçada 
sobre as curvas características do dispositivo.
8.  A estrutura de polarização estabilizada pelo emissor é menos sensível às variações de beta, oferecendo maior estabilidade para o circuito. Tenha em mente, porém, que qualquer resistência no terminal de emis-sor é “vista” na base do transistor como se fosse um resistor muito maior, fato que reduzirá a corrente de base da configuração.
9.  A configuração com polarização por divisor de tensão é provavelmente a mais comum. Sua po-pularidade se deve especificamente à sua baixa sensibilidade a variações de beta de um transistor 
para o outro no mesmo lote (com o mesmo tipo de transistor). A análise exata pode ser aplicada a qual-quer configuração, mas a aproximação somente pode ser aplicada se a resistência do emissor refletida para a base for muito maior do que o resistor de valor 
mais baixo da estrutura da polarização divisora de tensão conectada à base do transistor.
10.  Ao analisar a polarização CC com uma configuração de realimentação de tensão, lembre-se de que ambos  os 
resistores, do emissor e do coletor, são refletidos ao cir -
cuito de base por beta. Obtém-se a menor sensibilidade a beta quando a resistência refletida é muito maior do que o resistor de realimentação entre a base e o coletor.
11.  Para a configuração base-comum, a corrente do emissor normalmente é determinada primeiro por 
causa da presença da junção base-emissor na mesma malha. Depois é considerado o fato de a corrente do emissor e a do coletor terem o mesmo valor.
12.  Uma clara compreensão do procedimento empregado na análise de um circuito CC com transistor permite um projeto da mesma configuração quase sem difi-culdade ou confusão. Comece simplesmente pelas relações que minimizem o número de incógnitas e, a seguir, tome algumas decisões a respeito dos componentes desconhecidos do circuito.
13.  Em uma configuração de chaveamento, um transistor passa rapidamente do corte para a saturação ou vice-
-versa. Em essência, a impedância entre o coletor e o emissor pode ser aproximada como um curto-circuito para a saturação e um circuito aberto para o corte.
14.  Ao checar a operação de um circuito CC com tran-sistor, devemos primeiramente verificar se a tensão base-emissor está muito próxima de 0,7 V e se a 
tensão coletor-emissor está entre 25% e 75% da tensão aplicada V
CC.
15.  A análise da configuração pnp é exatamente a mesma 
aplicada aos transistores npn, com exceção de que 
os sentidos das correntes são invertidos e as tensões 
têm polaridades opostas.–
––+++
5,4 V4,7 V
0,7 V9 V
1 k1 k
10 kLED verde
 
Figura 4.112 Indicador de nível de tensão.Capítulo 4  Polarização CC — tBJ  205
Boylestad_2012_cap04.indd   205 3/11/13   5:51 PM16.  O beta é bastante sensível à temperatura e VBE cai 
cerca de 2,5 mV (0,0025 V) para cada 1° Celsius de au-
mento na temperatura. A corrente de saturação reversa geralmente dobra para cada 10° Celsius de aumento.
17.  Tenha em mente que os circuitos mais estáveis e 
menos sensíveis a variações de temperatura possuem os menores fatores de estabilidade.
equações
VBE 0,7 V,  IE=(b+1)IB IC,  IC=bIB   
Polarização fixa: 
IB=VCC-VBE
RB,  IC=bIB   
Emissor estabilizado: 
IB=VCC-VBE
RB+(b+1)RE,  Ri=(b+1)RE   
Polarização por divisor de tensão: 
Exata:      RTh=R1}R2,  ETh=VR2=R2VCC
R1+R2,
  IB=ETh-VBE
RTh+(b+1)RE   
Aproximada: Teste      bRE ≥ 10R2    
VB=R2VCC
R1+R2,  VE=VB-VBE,  IE=VE
REIC   
Polarização CC com realimentação de tensão: 
IB=VCC-VBE
RB+b(RC+RE),  IC IC IE   
Base comum: 
IE=VEE-VBE
RE,  IC IE   
Circuitos de chaveamento com transistores: 
ICsat=VCC
RC,  IB7ICsat
βCC,  Rsat=VCEsat
ICsat,
  ton=tr+td,  toff=ts+tf   
Fatores de estabilidade: 
S(ICO)=IC
ICO,  S(VBE)=IC
VBE,  S(b)=IC
b   S(ICO):
Polarização fixa:     S(ICO)b    
Polarização de emissor:     S(ICO)=b(1+RB>RE)*
b+RB>RE    
* Polarização por divisor de tensão: Substituir RB 
por RTh na equação anterior.
* Polarização por realimentação: Substituir RE por 
RC na equação anterior.
S(VBE):
    S(VBE)= -b
RB    
    S(VBE)=-b>RE-
b+RB>RE    Polarização fixa: 
Polarização de emissor: 
†Polarização por divisor de tensão: Substituir RB por 
RTh na equação anterior.
†Polarização por realimentação: Substituir RE por 
RC na equação anterior.
S(β):
    S(b)=IC1
b1    
    S(b)=IC1(1+RB>RE)[
b1(1+b2+RB>RE)    Polarização fixa: 
Polarização de emissor: 
‡Polarização por divisor de tensão: Substituir RB por 
RTh na equação anterior.
‡Polarização por realimentação: Substituir RE por 
RC na equação anterior.
4.21 análiSe CoMPutaCional
Cadence orCad
Configuração por divisor de tensão
Os resultados do Exemplo 4.8 serão verificados 
agora com o Cadence OrCAD. Utilizando os métodos des-
critos nos capítulos anteriores, o circuito da Figura 4.113 pode ser desenhado. Lembramos que o transistor pode ser encontrado na biblioteca EV AL, a fonte CC em SOURCE  
e os resistores na biblioteca ANALOG. O capacitor não 
foi citado anteriormente, mas pode ser encontrado também na biblioteca ANALOG . Para o transistor, há uma lista de 
dispositivos disponíveis na biblioteca EV AL.
O valor de beta é alterado para 140 de modo que 
coincida com o Exemplo 4.8 primeiramente por meio de um clique no símbolo do transistor na tela. Ele aparecerá, então, em uma caixa vermelha para revelar que está em estado ativo. A seguir, prossiga com Edit-PSpice Model 
para abrir a caixa de diálogo PSpice Model Editor Demo, 206   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   206 3/11/13   5:51 PMna qual Bf pode ser alterado para 140. Quando se tenta 
sair dessa caixa de diálogo, outra denominada Model 
Editor/16.3 aparecerá para que se salvem as alterações 
na biblioteca do circuito. Uma vez salvas, a tela retornará automaticamente com o beta definido em seu novo valor.
A análise pode prosseguir com a seleção do ícone 
New simulation profile (semelhante a uma cópia impressa com um asterisco no canto superior esquerdo) para obter a caixa de diálogo New Simulation. Insira a Figura 4.113 e selecione Create. A caixa de diálogo Simulation Settings 
aparecerá, e Bias Point deverá ser selecionado sob o título Analysis Type. Com um OK, o sistema está pronto para 
a simulação.
Prossiga selecionando a Run PSpice (uma seta 
branca sobre fundo verde) ou a sequência PSpice-Run. As tensões de polarização aparecerão, como mostra a Figura 4.113, se a opção V for selecionada. A tensão de coletor -
-emissor é 13,19 V – 1,333 V = 11,857 V versus 12,22 
V do Exemplo 4.8. A diferença se deve principalmente ao fato de usarmos um transistor real, cujos parâmetros são muito sensíveis às condições de operação. Lembre-se também da diferença entre o valor especificado para beta e o valor obtido do gráfico no capítulo anterior.
Visto que o circuito divisor de tensão possui baixa 
sensibilidade a modificações em beta, devemos retornar às especificações do transistor para substituir beta pelo valor-padrão de 255,9 e examinar a variação nos resulta-dos. O resultado é mostrado na Figura 4.114, com valores 
de tensão muito próximos dos obtidos na Figura 4.113.
Note a vantagem de ter o circuito configurado na 
memória. Agora, qualquer parâmetro pode ser alterado 
e uma nova solução pode ser obtida quase instantanea-mente — uma excelente vantagem no processo de projeto.Configuração com polarização fixa 
Ao contrário do circuito de polarização por divisor 
de tensão, a configuração com polarização fixa é muito 
sensível a variações de beta. Isso pode ser demonstra-do com o ajuste da configuração do Exemplo 4.1 por meio de um beta de 50 no primeiro processamento. Os resultados da Figura 4.115 demonstram que o projeto é razoavelmente adequado. A tensão de coletor ou coletor -
-emissor é apropriada para a fonte aplicada. As correntes resultantes de base e de coletor são bastante comuns para um bom projeto. 
No entanto, se voltarmos agora às especificações 
do transistor e retornarmos beta para o valor padrão de 255,9, obteremos os resultados da Figura 4.116. Agora, a tensão de coletor é de apenas 0,113 V para uma corrente de 5,4 mA — um péssimo ponto de operação. Qualquer sinal CA aplicado seria severamente truncado por causa da baixa tensão de coletor.
 FIG. 4.113 Figura 4.113 Aplicação do PSpice para Windows na 
configuração por divisor de tensão do Exemplo 4.8.
 FIG. 4.114 
Figura 4.114 Resposta obtida após a mudança de β de 
140 para 255,9 no circuito da Figura 4.113.
 FIG. 4.115 
Figura 4.115 Configuração com polarização fixa com um 
β de 50.Capítulo 4  Polarização CC — tBJ  207
Boylestad_2012_cap04.indd   207 3/11/13   5:52 PMPela análise anterior, portanto, fica evidente que 
a configuração por divisor de tensão deve ser o projeto 
escolhido quando há alguma preocupação com variações de beta.
Multisim
Agora, o Multisim será aplicado ao circuito de po-
larização fixa do Exemplo 4.4 para nos proporcionar uma 
oportunidade de rever as opções de transistores inerentes ao pacote de software e comparar os resultados obtidos com o cálculo aproximado feito à mão.
Todos os componentes da Figura 4.117, exceto o 
transistor, podem ser introduzidos com o procedimento descrito no Capítulo 2. Os transistores são disponibilizados na barra de componentes, sendo a quarta opção na barra de ferramentas Component. Uma vez selecionada, a caixa de diálogo Select a Component aparecerá, e BJT_NPN  
deverá ser escolhido. O resultado é uma lista de componen-tes (Component), da qual 2N2222A pode ser selecionado. 
Com um OK, o transistor aparecerá na tela com as legendas Q1 e 2N2222A. A legenda Bf = 50 pode ser adicionada 
primeiramente com a seleção de Place na barra de ferra-
mentas superior, seguido pela opção Text. Posicione o marcador resultante na área desejada para o texto e clique mais uma vez. O resultado é um espaço em branco com um marcador piscante onde o texto aparecerá quando inserido. Ao término, com um segundo clique duplo, a legenda é definida. Para movê-la até a posição mostrada na Figura 4.117, basta clicar nela para colocar os quatro quadrados pequenos em torno do dispositivo. Em seguida, clique nela mais uma vez e arraste-a para a posição desejada. Solte o botão do clique, e estará registrada. Outro clique, e os quatro pequenos marcadores desaparecerão.
Mesmo que a legenda indique Bf = 50, o transistor 
ainda terá os parâmetros padrão armazenados na memória. 
Para alterá-los, o primeiro passo é clicar no dispositivo para estabelecer seus limites. Em seguida, selecione Edit, seguido de Properties, para abrir a caixa de diálogo BJT_NPN. Se não estiver presente, selecione Value e, depois, Edit Model. O resultado será a caixa de diálogo 
Edit Model em que β  e I
s podem ser ajustados a 50 e 1 
nA, respectivamente. Então, escolha Change Part Mo-del para obter novamente a caixa de diálogo BJT_NPN  
e selecione OK . O símbolo do transistor na tela agora 
terá um asterisco para indicar que os parâmetros padrão foram modificados. Com mais um clique para remover os quatro marcadores, o transistor estará definido com seus novos parâmetros.
Os indicadores que aparecem na Figura 4.117 foram 
definidos conforme descrito no capítulo anterior. 
Finalmente, o circuito deve ser simulado por meio de 
um dos métodos descritos no Capítulo 2. Nesse exemplo, a chave foi colocada na posição 1 e retornada à posição 0 após os valores do indicador terem se estabilizado. Os ní-veis relativamente baixos de corrente foram parcialmente responsáveis pelo baixo nível dessa tensão.
Os resultados se parecem bastante com os do Exem-
plo 4.4, com I
C = 2,217 mA, VB = 2,636 V , VC = 15,557 
V e VE = 2,26 V . 
As relativamente poucas observações aqui exigi-
das para permitir a análise de circuitos transistorizados indicam claramente que a amplitude da análise pelo uso do Multisim pode ser expandida drasticamente sem que se tenha de aprender um novo conjunto de regras — uma característica muito positiva da maioria dos pacotes de 
software de tecnologia.
 FIG. 4.117 Figura 4.117 Verificação dos resultados do Exemplo 4.4 
usando Multisim.
 FIG. 4.116 Figura 4.116 Circuito da Figura 4.115 com um β  de 255,9.208   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   208 3/11/13   5:52 PMProBleMaS
*Nota: asteriscos indicam os problemas mais difíceis.
 4.  Encontre a corrente de saturação (ICsat) para a configuração 
com polarização fixa da Figura 4.118.
 *5.  Dadas as curvas características do transistor TBJ da Figura 
4.121:a) Desenhe a reta de carga sobre as curvas determinada por E = 21 V e R
C = 3 kΩ, para uma configuração com 
polarização fixa.
b) Escolha um ponto de operação no meio do caminho entre o corte e a saturação. Determine o valor de R
B 
que estabelece o ponto de operação escolhido.
c) Quais são os valores resultantes de ICQ e VCEQ?
d)  Qual é o valor de β no ponto de operação?
e)  Qual é o valor de α definido pelo ponto de operação?
f)  Qual é a corrente de saturação ( ICsat) para o projeto?
g)  Esboce a configuração com polarização fixa resultante.
h) Qual é a potência CC dissipada pelo dispositivo no ponto de operação?
i)  Qual é a potência fornecida pela fonte V
CC?
j)  Determine a potência dissipada pelos elementos re -
sistivos calculando a diferença entre os resultados dos itens (h) e (i).
 6.  a)  Ignorando o valor fornecido de β
(120), desenhe a reta de 
carga para o circuito da Figura 4.118 nas curvas carac -
terísticas da Figura 4.121. 
b) Encontre o ponto Q  e os valores resultantes de ICQ e VCEQ. 
c) Qual é o valor de beta nesse ponto Q? 
 7.  Se o resistor de base da Figura 4.118 for aumentado para 910 kΩ, determine os novos ponto Q e valores resultantes 
de I
CQ  e VCEQ.
Seção 4.4 Configuração de polarização do emissor
 8.  Para o circuito de polarização estável do emissor da Figura 4.122, determine:a) I
BQb) ICQc) VCEQd) VC
e) VB
f) VESeção 4.3 Configuração de polarização fixa
 1.  Para a configuração de polarização fixa da Figura 4.118, determine:a) I
BQb) ICQc) VCEQd) VC
e) VB
f) VE
 2.  Dada a informação mostrada na Figura 4.119, determine:a) I
C
b) RC
c) RB
d) VCE
 3. Dada a informação mostrada na Figura 4.120, determine:a) I
C
b) VCC
c) βd) R
B
 ,
,
Figura 4.120 Problema 3.
VC
= 40µA IBIC
= 6 V12 V
+
–VCE = 80βRBRC
 FIG. 4.119 
Figura 4.119 Problema 2.
ICQ
510 kΩ1,8 kΩ
β =120
 
Figura 4.118 Problemas 1, 4, 6, 7, 14, 65, 69, 71 e 75.Capítulo 4  Polarização CC — tBJ  209
Boylestad_2012_cap04.indd   209 3/11/13   5:52 PM 9.  a)  Desenhe a reta de carga para o circuito da Figura 4.122 
nas curvas características da Figura 4.121 usando β do Problema 8 para determinar I
BQ.
b) Calcule o ponto Q e os valores resultantes de ICQ e VCEQ.
c) Determine o valor de β no ponto Q.
d) Como o valor do item (c) se compara com β = 125 no 
Problema 8?
e) Por que os resultados do Problema 9 diferem daqueles do Problema 8?
 10.  Dada a informação fornecida na Figura 4.123, determine:a) R
C
b) RE
c) RB
d) VCE
e) VB 11.  Dada a informação fornecida na Figura 4.124, determine:a) βb) V
CC
c) RB 12.  Determine a corrente de saturação (ICsat) para o circuito da 
Figura 4.122.
 *13.  Utilizando as curvas características da Figura 4.121, deter -
mine o que se segue para uma configuração de polarização de emissor, se o ponto Q for definido para I
CQ = 4 mA e 
VCEQ = 10 V .
a) RC se VCC = 24 V e RE = 1,2 kΩ.
b) β no ponto de operação.c) R
B.010
9
87654321
5  10  15  20  25  30    V
CE (V)IC (mA)
110 µA
100 µA
90 µA
80 µA
70 µA
60 µA
50 µA
40 µA
30 µA
20 µA
10 µA
IB = 0 µA
 FIG. 4.121 Figura 4.121 Problemas 5, 6, 9, 13, 24, 44 e 57.
270 kΩ470 Ω
2,2 kΩβ=125
 
Figura 4.122 Problemas 8, 9, 12, 14, 66, 69, 72 e 76.
 ,,
Figura 4.123 Problema 10.210   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   210 3/11/13   5:52 PMd) Potência dissipada pelo transistor.
e) Potência dissipada pelo resistor RC.
 *14. a) Determine IC e VCE para o circuito da Figura 4.118.
b)  Altere o valor de β para 180 e determine o novo valor 
de IC e VCE para o circuito da Figura 4.118.
c)  Determine o valor da variação percentual de IC e VCE 
utilizando as seguintes equações:
%IC= `IC(parte b)-IC(parte a)
IC(parte a)`*100% ,
  %VCE= `VCE(parte b)-VCE(parte a)
VCE(parte a)`*100%
d)  Determine IC e VCE para o circuito da Figura 4.122.
e)  Altere o valor de β para 187,5 e determine o novo valor 
de IC e VCE para o circuito da Figura 4.122.
f)  Determine o valor da variação percentual de IC e VCE 
utilizando as seguintes equações:
%IC= `IC(parte c)-IC(parte  d)
IC(parte d)`*100% ,
  %VCE= `VCE(parte c)-VCE(parte d)
VCE(parte  d)`*100%    
g)  Em cada um dos itens anteriores, o valor de β foi au-
mentado em 50%. Compare a variação percentual de 
IC e VCE para cada configuração e comente sobre a que 
parece ser menos sensível a variações em β.
Seção 4.5  Configuração de polarização por divisor de 
tensão
 15.  Para a configuração de polarização por divisor de tensão 
da Figura 4.125, determine:a) I
BQb) ICQc) VCEQd) VC
e) VE
f)  VB 16.  a)  Repita o Problema 15 para β = 140 usando o método geral (não o aproximado).
b) Quais níveis são os mais afetados? Por quê?
 17.  Com base na informação fornecida na Figura 4.126, de-termine:a) I
C
b) VE
c) VB
d) R1
 18.  Com base na informação dada na Figura 4.127, determine:a) I
C
b) VE
c) VCC
d) VCE
e) VB
f) R1
 19.  Determine a corrente de saturação (ICsat) para o circuito da 
Figura 4.126.
 20.  a)  Repita o Problema 16 para β = 140 usando o método aproximado e compare os resultados.
b) O método aproximado é válido?
 *21.  Determine os parâmetros a seguir para a configuração com divisor de tensão da Figura 4.128, utilizando o método 
β
 ,
,,,
Figura 4.124 Problema 11.
 ,
,,
Figura 4.125 Problemas 15, 16, 20, 23, 25, 67, 69, 70, 73 
e 77.
 ,
,,
Figura 4.126 Problemas 17 e 19.Capítulo 4  Polarização CC — tBJ  211
Boylestad_2012_cap04.indd   211 3/11/13   5:52 PMaproximado, se a condição estabelecida pela Equação 4.33 
for satisfeita.a) I
C
b) VCE
c) IB
d) VE
e) VB
 *22.  Repita o Problema 21 utilizando o método exato (Thé-venin) e compare as soluções. Com base nos resultados, responda se o método aproximado será uma técnica válida de análise caso a Equação 4.33 seja satisfeita.
 23. a)  Determine I
CQ, VCEQ e IBQ para o circuito do Problema 15 
(Figura 4.125) utilizando o método aproximado, mesmo que a condição estabelecida pela Equação 4.33 não seja satisfeita.
b) Determine I
CQ, VCEQ e IBQ utilizando o método exato.
c)  Compare as soluções e comente se a diferença é su-ficientemente grande para exigir que a Equação 4.33 seja realmente necessária quando se determina qual método empregar. *24.  a)  Utilizando as características da Figura 4.121, determine R
C e RE para o circuito com divisor de tensão cujo ponto 
Q de ICQ = 5 mA e VCEQ = 8 V . Utilize VCC = 24 V e RC 
= 3RE.
b) Calcule VE.
c) Determine VB.
d) Calcule R2, se R1 = 24 kΩ, presumindo que βRE > 10R2.
e) Calcule β no ponto Q.
f)  Teste a Equação 4.33 e diga se a suposição feita no item (d) está correta.
 *25.  a) Determine I
C e VCE para o circuito da Figura 4.125.
b)  Altere o valor de β para 120 (50% de aumento) e de-
termine os novos valores de IC e VCE para o circuito da 
Figura 4.125.
c)  Determine o valor da variação porcentual de IC e VCE 
utilizando as seguintes equações:
%   IC= `IC(parte b)-IC(parte  a)
IC(parte a)`×100% , 
%VCE= `VCE(parte  b)-VCE(parte a)
VCE(parte a)`×100%    
d)  Compare a solução do item (c) com os resultados obti-
dos para os itens (c) e (f) do Problema 14.
e)  Com base nos resultados do item (d), responda qual é a configuração menos sensível a variações em β.
 *26.  a)  Repita os itens (a) a (e) do Problema 25 para o circuito da Figura 4.128. Altere o valor de β para 180 no item (b).
b)  A que conclusões gerais podemos chegar sobre os circuitos nos quais a condição βR
E > 10R2 é satisfeita 
e as quantidades IC e VCE devem ser determinadas em 
resposta a uma variação em β?
Seção 4.6 Configuração com realimentação de coletor
 27. Para a configuração com realimentação de coletor da Figura 4.129, determine:a) I
B
b) IC
c) VC
 28.  Para o circuito do Problema 27:a) Determine I
CQ usando a equação  
ICQV
R=VCC-VBE
RC+RE     
.
VE
 ,,,
,
Figura 4.127 Problema 18.
 ,,
Figura 4.128 Problemas 21, 22 e 26.
270 kΩ
1,2 kΩ
 ,
Figura 4.129 Problemas 27, 28, 74 e 78.212   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   212 3/11/13   5:52 PMb)  Compare com os resultados do Problema 27 para ICQ.
c)  Compare R’ a RF/β.
d)  É válida a declaração de que quanto maior R’ se 
comparado com RF/β, mais precisa será a equação 
 ICQV
R? Prove isso usando uma derivação curta para 
a corrente exata ICQ.
e)  Repita os itens (a) e (b) para β =240 e comente o novo 
valor de ICQ.
 29.  Para o circuito com divisor de tensão da Figura 4.130, 
determine:a) I
C
b) VC
c) VE
d) VCE
 30.  a)  Compare os valores de R’ = RC + RE com RF/β para o 
circuito da Figura 4.131.
b) A aproximação ICQ > V′/R′  é válida?
 *31.  a)  Determine o valor de IC e VCE para o circuito da Figura 
4.131.
b)  Altere o valor de β  para 135 (50% de aumento) e calcule 
os novos níveis de IC e VCE.
c)  Determine o valor da variação percentual de IC e VCE 
utilizando as seguintes equações:
%   IC= `IC(parte b)-IC(parte  a)
IC(parte a)`×100% ,
 %VCE= `VCE(parte b)-VCE(parte a)
VCE(parte a)`×100%    
d)  Compare os resultados do item (c) com os dos pro -
blemas 14(c), 14(f) e 25(c). Como o circuito com 
realimentação do coletor se comporta comparado às outras configurações em relação à sensibilidade a variações em β ?
 32.  Determine a faixa de valores possível para V
C no circuito 
da Figura 4.132 utilizando o potenciômetro de 1 MΩ. * 33.  Dado VB = 4 V para o circuito da Figura 4.133, determine:
a) VE
b) IC
c) VC
d) VCE
e) IB
f) β
330 kΩ8,2 kΩ
1.8 kΩβ=180
 ,
Figura 4.130 Problemas 29 e 30.
 ,,
Figura 4.131 Problemas 30 e 31.
 ,,
Figura 4.133 Problema 33.
 ,
,
Figura 4.132 Problema 32.Capítulo 4  Polarização CC — tBJ  213
Boylestad_2012_cap04.indd   213 3/11/13   5:52 PMSeção 4.7 Configuração seguidor de emissor
 *34. Determine o valor de VE e IE para o circuito da Figura 4.134.
 35. Para o circuito seguidor de emissor da Figura 4.135:
a) Determine IB, IC e IE.
b) Determine VB, VC e VE.
c) Calcule VBC e VCE.
Seção 4.8 Configuração base-comum
 *36.  Para o circuito da Figura 4.136, determine:a) I
B
b) IC
c) VCE
d) VC
 *37.  Para o circuito da Figura 4.137, determine:a) I
E
b) VC
c) VCE
 38. Para o circuito de base comum da Figura 4.138:a)  Usando a informação fornecida, determinar o valor de R
C.
b) Encontre as correntes IB e IE.
c) Determine a tensões VBC e VCE. 
Seção 4.9 Configurações de polarizações combinadas
 *39.  Para o circuito da Figura 4.139, determine:a) I
B
b) IC
c) VE
d) VCE
 40.  Dado VC = 8 V para o circuito da Figura 4.140, determine:
a) IB
b) IC
c) βd) V
CE
 ,
Figura 4.134 Problema 34.
12 V
22 k
82 k1,2 kBC
EVi
Voβ = 110
      Figura 4.135 Problema 35.
β = 80
 ,
Figura 4.136 Problema 36.
14 V
4 V
1,1 kViVoVC = 8 V
RERC
β = 90
 
Figura 4.138 Problema 38.8 V–
2,2 kΩVCE–
10 VIE
kΩ 1,8VC+
 Figura 4.137 Problema 37.214   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   214 3/11/13   5:52 PMSeção 4.11 operações de projeto
 41.  Determine RC e RB para uma configuração com polarização 
fixa se VCC = 12 V , β = 80 e ICQ = 2,5 mA, com VCEQ = 6 V , 
usando valores padrão.
 42.  Projete um circuito de polarização estável do emissor em 
ICQ=1
2ICsat    e    VCEQ=1
2VCC.    esU    VCC=20     ,V . Use VCC = 20 V , ICsat = 10 
mA, β = 120 e RC = 4RE utilizando valores padrão.
 43.  Projete um circuito de polarização por divisor de tensão utilizando uma fonte de 24 V , um transistor com um beta de 110 e um ponto de operação de I
CQ = 4 mA e VCEQ = 8 
V . Escolha VE=1
8VCC. Utilize valores padrão. *44.  Usando as características da Figura 4.121, projete uma configuração por divisor de tensão que tenha um nível de saturação de 10 mA e um ponto Q na metade da 
distância entre o corte e a saturação. A fonte disponível é de 28 V , e V
E deve ser um quinto de VCC. Também 
se deve atender à condição estabelecida pela Equação 4.33 para que haja um alto fator de estabilidade. Utilize valores padrão.
Seção 4.12 Circuitos com múltiplos tBJ
 45.  Para o amplificador com acoplamento R–C da Figura 
4.141, determine:a)  As tensões V
B, VC e VE para cada transistor.
b)  As correntes IB, IC e IE para cada transistor.
 46.  Para o amplificador Darlington da Figura 4.142, determine:a)  O valor de β
D.
b)  A corrente de base de cada transistor.
c)  A corrente de coletor de cada transistor.
d)  As tensões VC1 , V C2, VE1 e VE2.
 ,
Figura 4.140 Problemas 40 e 68.
IB
 ,
,
Figura 4.139 Problema 39.
+20 V
2,2 kΩ
20 μ  02 F μF3,3 kΩ18 kΩ
Q1 Q22,2 kΩ 22 kΩ
4,7 kΩ
1 kΩ10 μF10 μF 10 μF
Vi Vo
+ +
1,2 kΩβ= 160 β= 90
 Figura 4.141 Problema 45.
2,2 MΩ18 V
VoVi
470 Ωβ1 =  50, β2 =  75
VBE1 =  VBE2 =  0,7 V
 FIG. 4.142 ,
Figura 4.142 Problema 46.Capítulo 4  Polarização CC — tBJ  215
Boylestad_2012_cap04.indd   215 3/11/13   5:52 PM 47.  Para o amplificador Cascode da Figura 4.143, determine:
a)  As correntes de base e coletor de cada transistor.
b)  As tensões VB1, V B2, VE1, V C1, VE2 e VC2.
 48.  Para o amplificador de realimentação da Figura 4.144, determine:a)  As correntes de base e coletor de cada transistor.
b)  As tensões de base, emissor e coletor de cada transistor.
Seção 4.13 espelhos de corrente 49.  Calcule a corrente espelhada I na Figura 4.145.
 *50.  Calcule as correntes de coletor para Q
1 e Q2 na Figura 
4.146.
Seção 4.14 Circuitos de fonte de corrente
 51.  Calcule a corrente através da carga de 2,2 kΩ no circuito da Figura 4.147.
 52.  Para o circuito da Figura 4.148, calcule a corrente I.
 *53.  Calcule a corrente I no circuito da Figura 4.149.
Seção 4.15 t ransistores pnp
 54.  Determine V
C, VCE e IC para o circuito da Figura 4.150.
 55.  Determine VC e IB para o circuito da Figura 4.151.
 56.  Determine IE e VC para o circuito da Figura 4.152.
Seção 4.16 Circuitos de chaveamento com transistor
 *57.  Usando as curvas características da Figura 4.121, determi-ne a aparência da forma de onda na saída para o circuito VCC  =  22 V
Vo
C = 5   F μ
Q2
Q1
CE = 20 μFRE
1,1 kΩ8,2 kΩRB1
10   Fμ
Cs = 5   FμViC1
RB3
3,3 kΩRB2
4,7 kΩRC
2,2 kΩ
β2 =  120
β1 =  60
 
Figura 4.143 Problema 47.
 Figura 4.145 Problema 49.
Vo
Vi
β2 =  160β1 =  80
1,8 MΩ220 Ω12 V
 
Figura 4.144 Problema 48.
 ,
Figura 4.146 Problema 50.
RB  I
6 V2,2 kΩ28 V
1,2 kΩ100 kΩ= 120β
 Figura 4.147 Problema 51.216   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   216 3/11/13   5:52 PMda Figura 4.153. Inclua os efeitos de VCEsat e determine 
IB, IBmáx e ICsat quando Vi = 10 V . Determine a resistência 
coletor-emissor na saturação e no corte.
 *58.  Projete o circuito inversor da Figura 4.154 para que ele 
opere com uma corrente de saturação de 8 mA utilizando um transistor com um beta de 100. Utilize um valor de I
B 
igual a 120% de IBmáx e resistores com valores padrão.
 59.  a)  Utilizando as curvas características da Figura 3.23(e), determine t
on e toff para uma corrente de 2 mA. Observe 
o uso de escalas logarítmicas e consulte a Seção 9.2 caso seja necessário.
b)  Repita o item (a) para uma corrente de 10 mA. Qual foi a variação de t
on e toff com o aumento na corrente 
do coletor?
c)  Para os itens (a) e (b), esboce a forma de onda do pulso da Figura 4.91 e compare os resultados.
Seção 4.17 t écnicas de análise de defeitos em circuitos
 *60.  As leituras mostradas na Figura 4.155 revelam que o circuito não está funcionando corretamente. Liste tantos motivos quanto puder para as medidas obtidas.
 , ,,
Figura 4.149 Problema 53.
 ,,
Figura 4.151 Problema 55.
 ,,
,
Figura 4.148 Problema 52.
 ,
Figura 4.150 Problema 54.
 ,,
Figura 4.152 Problema 56.
t5 V5 V
Vo
ViVi
RBRC
0 V= 100
 FIG. 4.154 
Figura 4.154 Problema 58.10 V
0 VkΩ 18010 V
kΩ 2,4
Vo
Vi
tVi
 Figura 4.153 Problema 57.Capítulo 4  Polarização CC — tBJ  217
Boylestad_2012_cap04.indd   217 3/11/13   5:52 PM *61.  As leituras mostradas na Figura 4.156 revelam que o cir -
cuito não está operando corretamente. Seja específico ao 
descrever por que os valores obtidos refletem um problema com o comportamento esperado do circuito. Em outras palavras, os valores obtidos refletem um problema bem específico para cada caso.
 62.  Para o circuito da Figura 4.157:a)  V
C aumenta ou diminui quando RB aumenta?
b)  IC aumenta ou diminui quando β é reduzido?
c)  O que acontece com a corrente de saturação quando β aumenta?
d)  A corrente do coletor aumenta ou diminui quando V
CC 
é reduzida?
e)  O que acontece com VCE se o transistor é substituído 
por outro com β menor?
 63.  Responda às seguintes questões sobre o circuito da Figura 4.158:a)  O que acontece com a tensão V
C se o transistor é subs-
tituído por outro que apresenta um β de maior valor?b)  O que acontece com a tensão VCE se o terminal do 
resistor RB2 conectado ao terra abre (não está mais 
conectado ao terra)?
c)  O que acontece com IC se a fonte de tensão reduz seu valor?
d)  Que tensão VCE surgiria se a junção base-emissor do 
transistor falhasse e se abrisse?
e)  Que tensão VCE surgiria se a junção base-emissor do 
transistor falhasse e se tornasse um curto-circuito?
 *64.  Responda às seguintes questões sobre o circuito da Figura 
4.159:a)  O que acontece com a tensão V
C se o resistor RB estiver 
aberto?
b)  O que deverá acontecer com VCE se β aumentar em 
função da temperatura?
c)  Como VE será afetado se o resistor de coletor for subs-
tituído por outro cuja resistência esteja na extremidade mais baixa da faixa de tolerância?
d)  Se a conexão do coletor do transistor abrir, o que acon-tecerá com V
E?
e)  O que pode fazer com que VCE fique próximo de 18 V?
kΩ 3,616 V
kΩ 1,2
(a)VB= 9,4 VkΩ91kΩ 3,616 V
4 V
kΩ 1,2
(b)kΩ182,64 V
kΩ18kΩ91
= 100 = 100
 
Figura 4.156 Problema 61.
(a)                                                             (b)                                                          (c)
 , ,,,,,
Figura 4.155 Problema 60.218   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap04.indd   218 3/11/13   5:52 PMSeção 4.18 estabilização de polarização
 65.  Determine os parâmetros a seguir para o circuito da Figura 4.118:a)  S(I
CO).
b)  S(VBE).
c)  S(β), utilizando T1 como a temperatura na qual os va-
lores dos parâmetros são especificados e sendo β(T2) 
25% maior do que β(T1).
d)  Determine a variação líquida em IC se uma alteração 
nas condições de operação resultar em um aumento de I
CO de 0,2 μA para 10 μA, em uma queda de 0,7 V para 
0,5 V em VBE e em uma elevação de 25% em β.
 *66.  Para o circuito da Figura 4.122, determine:a)  S(I
CO).
b)  S(VBE).
c)  S(β), utilizando T1 como a temperatura na qual os va-
lores dos parâmetros são especificados e sendo β(T2) 
25% maior do que β(T1).
d)  Determine a variação líquida em IC se uma alteração 
nas condições de operação resultar em um aumento de I
CO de 0,2 μA para 10 μA, em uma queda de 0,7 V para 
0,5 V em VBE e em uma elevação de 25% em β.
 *67.  Para o circuito da Figura 4.125, determine:a)  S(I
CO).
b)  S(VBE).
c)  S(β), utilizando T1 como a temperatura na qual os va-
lores dos parâmetros são especificados e sendo β(T2) 
25% maior do que β(T1).
d)  Determine a variação líquida em IC se uma alteração 
nas condições de operação resultar em um aumento de I
CO de 0,2 μA para 10 μA, em uma queda de 0,7 V para 
0,5 V em VBE e em uma elevação de 25% em β.
 *68.  Para o circuito da Figura 4.140, determine:a)  S(I
CO).
b)  S(VBE).
c)  S(β), utilizando T1 como a temperatura na qual os va-
lores dos parâmetros são especificados e sendo β(T2) 
25% maior do que β(T1).
d)  Determine a variação líquida em IC se uma alteração 
nas condições de operação resultar em um aumento de I
CO de 0,2 μA para 10 μA, em uma queda de 0,7 V para 
0,5 V em VBE e em uma elevação de 25% em β.
 *69.  Compare os valores relativos de estabilidade dos problemas 65 a 68. As respostas dos exercícios 65 e 67 podem ser obtidas no Apêndice E. Podemos tirar alguma conclusão desses resultados?
 *70.  a)   Compare os níveis de estabilidade para a configuração com polarização fixa do Problema 65.
b)  Compare os níveis de estabilidade para a configuração com divisor de tensão do Problema 67.
c)  Que fatores dos itens (a) e (b) parecem ter mais influ-ência sobre a estabilidade do sistema, ou não há um 
padrão geral para os resultados?
Seção 4.21 análise computacional 71.  Faça uma análise do circuito da Figura 4.118 usando o PSpice. Isto é, determine I
C, VCE e IB.
 72.  Repita o Problema 71 para o circuito da Figura 4.122.
 73.  Repita o Problema 71 para o circuito da Figura 4.125.
 74.  Repita o Problema 71 para o circuito da Figura 4.129.
 75.  Repita o Problema 71 utilizando o Multisim.
 76.  Repita o Problema 72 utilizando o Multisim.
 77.  Repita o Problema 73 utilizando o Multisim.
 78. Repita o Problema 74 utilizando o Multisim.
VEVBVC
 ,
Figura 4.158 Problema 63.
VC
VEVB
 ,,
Figura 4.159 Problema 64.
 ,,
Figura 4.157 Problema 62.Capítulo 4  Polarização CC — tBJ  219
Boylestad_2012_cap04.indd   219 3/11/13   5:52 PManálise Ca do transistor tBJanálise Ca
do transistor tBJ
objetivos 
•	familiarizar-se com os modelos re, híbrido e π híbrido para o transistor TBJ.
•	Aprender a usar o modelo equivalente para determinar os parâmetros CA  importantes para um amplificador.
•	Compreender os efeitos de uma resistência de fonte e um resistor de carga no ganho global e nas características de um 
amplificador.
•	Conhecer as características CA gerais de uma variedade de importantes configurações com TBJ.
•	Começar a entender as vantagens associadas ao método de sistemas de duas portas para amplificadores de um e de múl-tiplos estágios.
•	Desenvolver alguma habilidade para solução de problemas em circuitos amplificadores CA.
5
5
5
5
5
5
5
5
5
5.1 introdução
A construção, o aspecto e as características básicas 
do transistor foram introduzidos no Capítulo 3. A polari-
zação CC do dispositivo foi examinada com detalhes no Capítulo 4. Agora, começaremos a examinar a resposta CA do amplificador TBJ ao revermos os modelos usados com 
mais frequência para representar o transistor no domínio CA senoidal.
Uma de nossas primeiras preocupações na análise 
CA senoidal dos circuitos a transistor é a amplitude do sinal de entrada. Isso determina se deve ser aplicada a técnica de pequenos sinais ou a de grandes sinais. Não há 
nenhuma linha divisória especificada entre as duas, mas a aplicação — e a amplitude das variáveis de interesse relativo às escalas das curvas características do dispositivo — normalmente deixa muito claro qual é o método mais apropriado. A técnica de pequenos sinais é apresentada neste capítulo, e as aplicações de grande sinal serão exa-minadas no Capítulo 12.
Existem três modelos comumente usados na análise 
CA para pequenos sinais: o modelo r
e, o modelo π híbrido 
e o modelo híbrido equivalente. Este capítulo introduz todos eles, embora enfatize o r
e.5.2 aMplifiCação no doMínio Ca
No Capítulo 3 foi demonstrado que o transistor 
pode ser empregado como um dispositivo amplificador. Isto é, o sinal de saída senoidal é maior do que o sinal de entrada senoidal, ou, em outras palavras, a potência CA de saída é maior do que a potência CA de entrada. Surge, então, a seguinte questão: como a potência CA de saída pode ser maior do que a potência CA de entrada? A conservação de energia estabelece que em qualquer instante a potência total de saída, P
o, de um sistema não 
pode ser maior do que uma potência de entrada, Pi, e que 
o rendimento definido por η = Po/Pi não pode ser maior 
do que 1. O fator não considerado na discussão anterior que permite que uma potência CA de saída seja maior do que a potência CA de entrada é a potência CC aplicada. Ela contribui sobremaneira para a potência total de saída, embora uma parte dela seja dissipada pelo circuito e por elementos resistivos. Em outras palavras, há uma “tro-ca” de potência CC para o domínio CA que permite o estabelecimento de uma potência CA de saída maior. Na verdade, o rendimento de conversão é definido por η = 
P
o(CA)/Pi(CC), onde Po(CA)é a potência CA na carga e Pi(CC) é 
a potência CC fornecida.
Boylestad_2012_cap05.indd   220 3/11/13   5:42 PMTalvez o papel da fonte CC possa ser mais bem des-
crito se avaliarmos primeiramente o circuito CC simples 
da Figura 5.1. O sentido resultante do fluxo de corrente é indicado na figura com um gráfico da corrente i em função 
do tempo. Agora inseriremos um mecanismo de controle, como o que mostra a Figura 5.2. Esse mecanismo atua de modo que a aplicação de um sinal relativamente pequeno pode resultar em uma oscilação muito grande no circuito de saída. 
Isto é, nesse exemplo,
i
CA(p-p)  >> ic(p-p)
e a amplificação no domínio CA foi estabelecida. O valor de um pico a outro da corrente de saída excede em muito o da corrente de controle.
Para o sistema da Figura 5.2, o valor de pico da 
oscilação na saída é controlado pelo valor CC aplicado. Qualquer tentativa de exceder esse limite CC resultará em um ‘grampeamento’ (achatamento) da região de pico nas extremidades alta e baixa do sinal de saída. De modo geral, portanto, um projeto adequado de amplificador requer que as componentes CC e CA sejam sensíveis às limitações e solicitações de ambas.
ICCICC
ICC
ICCICCER
i
t 0+
–
Figura 5.1 Corrente constante estabelecida por uma fonte CC.
iTiciTiT
iTR iT = ICC + iCA
t 0Mecanismo 
de controle
E+
–
Figura 5.2  Efeito de um elemento de controle no fluxo em estado estacionário do sistema elétrico da Figura 5.1.No entanto, é extremamente útil perceber que:
O teorema da superposição é aplicável à análise e 
ao projeto das componentes CC e CA de um circuito 
TBJ, permitindo a separação da análise das respostas CC e CA do sistema.
Em outras palavras, podemos fazer uma análise CC 
completa de um sistema antes de examinar a resposta CA. 
Uma vez concluída a análise CC, a resposta CA pode ser determinada por meio de uma análise completamente CA. Ocorre, porém, que uma das componentes que aparecem na análise CA de circuitos TBJ será determinada pelas condições de CC, o que implica que ainda há uma impor -
tante ligação entre os dois tipos de análise.
5.3 ModelageM do transistor tBJ
A base para a análise do transistor para pequenos 
sinais é a utilização de circuitos equivalentes (modelos), que serão introduzidos neste capítulo.
Um modelo é a combinação de elementos de circuito, 
apropriadamente selecionados, que se assemelham tanto 
quanto possível ao funcionamento real de um dispositivo semicondutor sob condições específicas de operação.
Uma vez que o circuito CA equivalente tenha sido 
determinado, o símbolo gráfico do dispositivo pode ser 
substituído por esse circuito, e os métodos básicos de aná -
lise CA de circuito podem ser aplicados para determinar a resposta do circuito.
Na fase de desenvolvimento da análise de circuitos a 
transistor, o circuito híbrido equivalente era mais comumente 
usado. Folhas de dados incluíam os parâmetros em suas listas, e a análise se restringia a inserir o circuito equivalente com os valores listados. A desvantagem de usar esse circuito equivalente, no entanto, é que ele é definido para um conjunto 
de condições operacionais que podem não coincidir com as condições reais de funcionamento. Na maioria dos casos, essa não é uma falha grave, porque as condições reais de operação são relativamente similares àquelas selecionadas nas folhas Capítulo 5  análise Ca do transistor tBJ  221
Boylestad_2012_cap05.indd   221 3/11/13   5:42 PMde dados. Além disso, sempre há uma variação entre os va-
lores efetivos de resistência e os valores de beta fornecidos dos transistores, de modo que se tratava de uma abordagem aproximada bastante confiável. Os fabricantes continuam a especificar os valores dos parâmetros híbridos para um ponto operacional específico em suas folhas de dados. Na verdade, eles não têm escolha. Querem dar aos usuários uma noção do valor de cada parâmetro importante para que possam fazer comparações entre transistores, mas realmente não têm como saber suas reais condições de operação.
Com o passar do tempo, o uso do modelo r
e se tor -
nou a abordagem mais desejável porque um importante parâmetro do circuito equivalente era determinado pelas condições reais de funcionamento em vez de pela adoção de um valor especificado na folha de dados que, em alguns casos, poderia ser bastante diferente. Infelizmente, ainda é preciso recorrer às folhas de dados para obter alguns dos outros parâmetros do circuito equivalente. O modelo r
e também deixava de incluir um termo de realimentação 
que, em alguns casos, pode ser importante, quando não simplesmente problemático.
O modelo r
e é realmente uma versão reduzida do 
modelo π híbrido utilizado quase exclusivamente para 
análise de alta frequência. Esse modelo também inclui uma conexão entre a tensão de saída e a de entrada para incluir o efeito de realimentação da tensão de saída e as quantidades de entrada. O modelo híbrido completo será discutido no Capítulo 9.
Ao longo do livro, o modelo r
e será o preferencial, a 
menos que a discussão focalize a descrição de cada modelo ou uma região de exame que determine previamente o modelo a ser usado. Sempre que possível, porém, uma comparação entre os modelos será discutida para mostrar como estão fortemente relacionados. Também é importante que, uma vez que alcançarmos a proficiência na aplicação de um modelo, ela nos leve a uma investigação utilizando outro modelo, de modo que passar de um para outro não se torne algo temível.
Visando demonstrar o efeito que o circuito CA equi -
valente terá na análise a seguir, observe o circuito da Figura 5.3. Suponhamos por um instante que o circuito CA equivalente para pequenos sinais do transistor já tenha sido determinado. Visto que estamos interessados apenas na resposta CA do circuito, todas as fontes CC podem ser substituídas por um potencial nulo equivalente (curto--circuito), porque elas determinam somente a componente CC (nível quiescente) da tensão de saída, e não a amplitude da oscilação CA da saída. Isso é claramente demonstrado na Figura 5.4. Os valores CC foram importantes simples-mente para determinar o ponto Q de operação apropriado. 
Uma vez que ele tenha sido determinado, os valores CC poderão ser ignorados na análise CA do circuito. Além dis-so, foi decidido que os capacitores de acoplamento C
1 e C2 e o capacitor de passagem C3 teriam uma reatância muito 
pequena na frequência de aplicação. Por isso, eles também podem, para todos os fins práticos, ser substituídos por um caminho de baixa resistência ou um curto-circuito. Note que isso acarretará um “curto-circuito” do resistor de polarização CC, R
E. Lembramos que os capacitores as-
sumem um “circuito aberto” equivalente sob condições de estado estacionário CC, o que permite uma separação entre estágios para os valores CC e as condições quiescentes.
À medida que você evolui nas modificações do cir -
cuito para definir o equivalente CA, é importante que os parâmetros de interesse como Z
i, Zo, Ii e Io, definidos na 
Figura 5.5, sejam conduzidos de modo adequado. Embora a aparência do circuito possa mudar, é preciso ter certeza 
Figura 5.3  Circuito com transistor analisado nessa 
discussão introdutória.
IiIo
ZiZoVo
Vi+
+
––
Figura 5.4  O circuito da Figura 5.3 após remoção da fonte 
CC e inserção do curto-circuito equivalente para os capacitores.222   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   222 3/11/13   5:42 PMde que as quantidades verificadas no circuito reduzido 
correspondem às definidas pelo circuito original. Em ambos os circuitos, são definidas a impedância de entrada da base para o terra, a corrente de entrada como a corrente de base do transistor, a tensão de saída como a tensão do coletor para o terra e a corrente de saída como a corrente através da resistência de carga R
C.
Os parâmetros da Figura 5.5 podem ser aplicados a 
qualquer sistema, tenha ele um ou mil componentes. Para todas as análises a seguir neste livro, os sentidos das cor -
rentes, as polaridades das tensões e o sentido de interesse dos níveis de impedância serão os indicados na Figura 5.5. Em outras palavras, a corrente de entrada I
i e a corrente 
de saída Io são, por definição, designadas para entrar no 
sistema. Se, em um exemplo específico, a corrente de saída deixa o sistema em vez de entrar nele como mostra a Figura 5.5, um sinal negativo deve ser aplicado. As po-laridades definidas para as tensões de entrada e de saída também aparecem na Figura 5.5. Se V
o tem a polaridade 
oposta, o sinal negativo deve ser aplicado. Note que Zi é a 
impedância “voltada para dentro” do sistema, enquanto Zo 
é a impedância “voltada para trás” no sistema a partir do terminal de saída. Ao escolher os sentidos definidos para correntes e tensões tal como aparecem na Figura 5.5, tanto a impedância de entrada quanto a impedância de saída são definidas com valores positivos. Por exemplo, na Figura 5.6, as impedâncias de entrada e de saída para determina -
do sistema são ambas resistivas. Para o sentido de I
i e Io, 
a tensão resultante através dos elementos resistivos terá a mesma polaridade que V
i e Vo, respectivamente. Se Io 
tivesse sido definido com o sentido oposto na Figura 5.5, um sinal negativo teria de ser aplicado. Para cada caso,  
Z
i = Vi/Ii e Zo = Vo/Io com resultados positivos se todos tive-
rem os sentidos e a polaridade definidos na Figura 5.5. Se a corrente de saída de um sistema real tem um sentido oposto ao da Figura 5.5, um sinal negativo deve ser aplicado ao resultado, porque V
o deve ser definido como aparece nessa 
figura. Devemos ter a Figura 5.5 em mente ao analisar os circuitos TBJ deste capítulo. É uma importante introdução a “análise de sistemas”, que se torna tão relevante diante da ampliação do uso de pacotes de sistemas de CI.
Se estabelecermos um ponto de terra comum (GND) 
e reorganizarmos os elementos da Figura 5.4, R
1 e R2 fi-
carão em paralelo, enquanto RC aparecerá entre o coletor 
e o emissor, como mostra a Figura 5.7. Visto que os com-ponentes do circuito equivalente do transistor da Figura 5.7 empregam componentes conhecidos, como resistores e fontes controladas independentes de tensão, técnicas de análise, como superposição, teorema de Thévenin e outras, podem ser aplicadas para determinar as variáveis desejadas.
Ii
Zi+Io
ZoVi Vo+
– –Sistema
Figura 5.5  Definição dos parâmetros importantes de 
qualquer sistema.
BIi
ZiCircuito CA  equivalente do 
transistor para pequenos sinais
Figura 5.7  Circuito da Figura 5.4 redesenhado para análise CA de pequenos sinais.Ii Io
Vi Vo+
–+
–+
–+
–Ri Ro
Figura 5.6  Demonstração da razão dos sentidos e das 
polaridades definidos.Capítulo 5  análise Ca do transistor tBJ  223
Boylestad_2012_cap05.indd   223 3/11/13   5:42 PMEm seguida, examinaremos a Figura 5.7 e identifica-
remos as variáveis importantes a serem determinadas para o 
sistema. Uma vez que sabemos que o transistor é um dispo-sitivo amplificador, esperamos ter alguma indicação de como a tensão de saída V
o está relacionada com a tensão de entrada 
Vi  — o ganho de tensão. Note que, na Figura 5.7 para essa 
configuração, o ganho de corrente é definido por Ai = Io/Ii.
Em resumo, o equivalente CA de um circuito a 
transistor é obtido:
1.  Fixando-se todas as fontes de tensão CC em zero e substituindo-as por um curto-circuito equivalente.
2.  Substituindo-se todos os capacitores por um curto--circuito equivalente.
3.  Removendo-se todos os elementos em paralelo com os curtos-circuitos equivalentes introduzidos nas etapas 1 e 2.
4.  Redesenhando-se o circuito de um modo mais conveniente e lógico.
Nas seções seguintes, um modelo equivalente de 
transistor será introduzido para completar a análise CA do circuito da Figura 5.7.
5.4 Modelo re do transistor
O modelo re para as configurações EC, BC e CC de 
transistor TBJ será apresentado a seguir com uma bre-ve explicação sobre como cada um é uma aproximação adequada ao comportamento real de um transistor TBJ.
Configuração emissor-comum 
O circuito equivalente para a configuração emissor -
-comum será montado a partir da curva característica do dispositivo e de uma série de aproximações. Começando com o terminal de entrada, verificamos que a tensão apli -cada V
i é igual à tensão Vbe, sendo a corrente de entrada a 
corrente de base Ib, como mostra a Figura 5.8.
Lembramos, com base no Capítulo 3, que, con-
siderando que a corrente através da junção polarizada diretamente do transistor é I
E, as curvas características 
para o terminal de entrada aparecem como na Figura 5.9(a) para diversos valores de V
BE. Tomar o valor médio 
das curvas da Figura 5.9(a) resultará na curva única da 
Figura 5.9(b), que é simplesmente a curva de um diodo polarizado diretamente.
Para o circuito equivalente, portanto, o terminal de 
entrada é simplesmente um único diodo com uma corrente I
e, 
como mostra a Figura 5.10. Entretanto, agora devemos acres-centar um componente ao circuito que estabelecerá a corrente I
e da Figura 5.10 utilizando as curvas características de saída. 
Se redesenharmos as curvas características do co-
letor para que ele tenha um β constante, como mostra a 
Figura 5.11 (outra aproximação), todas as características na seção de saída podem ser substituídas por uma fonte controlada cujo valor é beta vezes a corrente de base, como 
mostra a Figura 5.11. Visto que todos os parâmetros de entrada e de saída da configuração original agora estão 
+
–Vi+
–VbeBC
E
IeIb
Figura 5.8  Determinação do circuito de entrada 
equivalente para um transistor TBJ.
00,7 V
)b( )a(IE
VBEVários 
valores de V
CBValor médio de V
CB
00,7 VIE
VBE
Figura 5.9  Definição da curva média para as curvas características da Figura 5.9(a).224   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   224 3/11/13   5:42 PMpresentes, o circuito equivalente para a configuração 
emissor-comum foi estabelecido na Figura 5.12.
O modelo equivalente da Figura 5.12 pode ser difícil 
de lidar por causa da conexão direta entre os circuitos de entrada e de saída. Ele pode ser melhorado primeiro pela substituição do diodo por sua resistência equivalente, determinada pelo valor de I
E, como mostra a Figura 5.13. 
Lembre-se de que vimos, na Seção 1.8, que a resistência do diodo é determinada por rD = 26 mV/ID. Usa-se o subscrito 
e porque a corrente determinante é a corrente do emissor, resultando em r
e = 26 mV/IE. 
Agora, para o terminal de entrada: 
Zi=Vi
Ib=Vbe
Ib    
Vbe=Iere=(Ic+Ib)re=(bIb+Ib)re       
=(b+1)Ibre    
Zi=Vbe
Ib=(b+1)Ibre
Ib   
Zi=(b+1)rebre  Solucionando:
e
 Zi=Vi
Ib=Vbe
Ib    
Vbe=Iere=(Ic+Ib)re=(bIb+Ib)re       
=(b+1)Ibre    
Zi=Vbe
Ib=(b+1)Ibre
Ib   
Zi=(b+1)rebre      (5.1)
O resultado é que a impedância vista “entrando” na 
base do circuito é um resistor igual a beta vezes o valor 
de re, como mostra a Figura 5.14. A corrente de saída do 
coletor ainda está conectada à corrente de entrada por beta, como mostra a mesma figura. 
Por conseguinte, o circuito equivalente foi definido 
para as curvas características ideais da Figura 5.11, mas agora os circuitos de entrada e de saída estão isolados e conectados apenas pela fonte controlada — uma forma muito mais fácil de trabalhar ao analisar circuitos. Vbe+
–Ib
IeIc
Figura 5.10  Circuito equivalente para o terminal de 
entrada de um transistor TBJ.
VbeVce++
– –IbIc
Ib
Ieβ
Figura 5.12  Circuito equivalente para o TBJ. IB1
VCE0IB2IB3IB4IB5IB6
constante  βIC
Figura 5.11  Curvas características com  β constante .Vi+
Vbe+
––Zi reIbβ
IeIb
Figura 5.13  Definição do nível de Zi.
reβIbIc
βIb
b
ec
e
Figura 5.14  Circuito equivalente melhorado para o TBJ.Capítulo 5  análise Ca do transistor tBJ  225
Boylestad_2012_cap05.indd   225 3/11/13   5:42 PMtensão early 
Agora, temos uma representação apropriada para 
o circuito de entrada, mas, além da corrente de saída do 
coletor definida pelo nível de beta e IB, não temos uma 
representação adequada para a impedância de saída do dispositivo. Na realidade, as curvas características não têm a aparência ideal da Figura 5.11. Em vez disso, apresentam uma inclinação, como mostra a Figura 5.15, que define a impedância de saída do dispositivo. Quanto mais íngreme  
a inclinação, menor a impedância de saída e menos ideal o transistor. De modo geral, é desejável ter impedâncias de saída elevadas para evitar sobrecarregar o próximo estágio de um projeto. Se a inclinação das curvas se estende até chegar ao eixo horizontal, é interessante notar na Figura 5.15 que todas elas se cruzam em uma tensão chamada tensão Early. Essa interseção foi descoberta por James  
M. Early em 1952. À medida que a corrente de base aumenta, a inclinação da reta aumenta, o que resulta em um aumento da impedância de saída com um aumento da corrente de base e de coletor. Para determinada corrente de base e de coletor, como mostra a Figura 5.15, a impedância de saída pode ser determinada pela seguinte equação: 
 
ro=V
I=VA+VCEQ
ICQ  
 (5.2)
Tipicamente, no entanto, a tensão Early é suficiente -
mente grande se comparada com a tensão coletor-emissor 
aplicada, permitindo a seguinte aproximação:
 roVA
ICQ  
 (5.3)Claramente, uma vez que VA é uma tensão fixa, quan-
to maior a corrente de coletor, menor a impedância de saída. 
Para situações em que a tensão Early não está 
disponível, a impedância de saída pode ser determinada a partir das curvas características em qualquer corrente de base ou de coletor por meio da seguinte equação:
Inclinação
 
=y
x=IC
VCE=1
ro   
ro=VCE
IC   
e
 =y
x=IC
VCE=1
ro   
ro=VCE
IC  
 (5.4)
Para a mesma variação de tensão na Figura 5.15, a 
variação resultante na corrente ΔIC é significativamente 
menor para ro2 do que para ro1, o que resulta em um ro2 
muito maior do que o ro1.
Nos casos em que as folhas de dados de um transistor 
não incluem a tensão Early ou as curvas características de saída, a impedância de saída pode ser determinada pelo parâmetro híbrido h
oe, que costuma ser traçado em toda 
folha de dados. Esse parâmetro será descrito em detalhes na Seção 5.19.
De qualquer maneira, agora pode ser definida uma 
impedância de saída que aparecerá como um resistor em paralelo com a saída, como mostra o circuito equivalente da Figura 5.16.
Esse circuito equivalente será utilizado em toda a 
análise a seguir para a configuração emissor-comum. Os valores comuns de beta variam de 50 a 200, com os valores de βr
e normalmente compreendidos entre algumas centenas 
de ohms até um máximo de 6 kΩ a 7 kΩ. A resistência de 
saída r costuma ocupar a faixa de 40 kΩ a 50 kΩ.
0 VCEQ VA
VA + VCEQVCE (V)1
ro2Inclinação = 1
ro1
∆IC
∆IC∆VCE
∆VCEIC(mA)
ICQ Inclinação = 
Figura 5.15  Definição da tensão Early e da impedância de saída de um transistor .226   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   226 3/11/13   5:42 PMConfiguração base-comum
O circuito equivalente base-comum será desenvol-
vido de modo muito semelhante ao aplicado à configuração 
emissor-comum. As características gerais do circuito de entrada e de saída gerarão um circuito equivalente que será uma aproximação do comportamento real do dispositivo. Lembre-se de que vimos na configuração emissor-comum a utilização de um diodo para representar a conexão base-
-emissor. Para a configuração base-comum da Figura 5.17(a), o transistor npn empregado apresentará a mesma 
possibilidade no circuito de entrada. O resultado é a utili -zação de um diodo no circuito equivalente, como mostra a Figura 5.17(b). Para o circuito de saída, se voltarmos ao Capítulo 3 e examinarmos a Figura 3.8, veremos que a corrente de coletor está relacionada com a corrente do emissor por alfa α. Nesse caso, porém, a fonte controlada 
que define a corrente de coletor, conforme inserida na Figura 5.17(b), tem sentido oposto ao da fonte controlada da configuração emissor-comum. O sentido da corrente de coletor no circuito de saída é agora oposto ao da corrente de saída definida. 
Para a resposta CA, o diodo pode ser substituído por 
sua resistência CA equivalente determinada por r
e = 26 
mV/IE, como mostra a Figura 5.18. Note que a corrente de 
emissor continua a determinar a resistência equivalente. Uma resistência de saída adicional pode ser determinada a partir das curvas características da Figura 5.19 de modo muito semelhante ao aplicado à configuração emissor -
-comum. As linhas quase horizontais revelam claramente que a resistência de saída r
o, tal qual vemos na Figura 5.18, 
será bastante elevada e certamente muito maior do que para a configuração emissor-comum mais usual. 
O circuito da Figura 5.18 é, portanto, um circui -
to equivalente excelente para a análise da maioria das configurações base-comum. É semelhante, em muitos 
(a)                                                                                                            (b) Vi+
−Vo+
−Zo
 Zi Zi ZoIiIe Ic Io
 IcIo IiIe
Figura 5.17  (a) Transistor TBJ base-comum; (b) circuito equivalente para a configuração de (a).
01234IC(mA)
VCBInclinação = 1
ro
IE = 4 mA
IE = 3 mA
IE = 2 mA
IE = 1 mA
IE = 0 mA
Figura 5.19  Definição de Zo.
Figura 5.16  Modelo re para a configuração emissor- 
-comum do transistor, incluindo os efeitos de ro.
Ii
Zi ZoroIe Ic
Vo+
–Vi+
–Io
Figura 5.18  Circuito base-comum re equivalente.Capítulo 5  análise Ca do transistor tBJ  227
Boylestad_2012_cap05.indd   227 3/11/13   5:42 PMaspectos, ao da configuração emissor-comum. De modo 
geral, as configurações base-comum possuem impedância de entrada muito baixa porque ela é essencialmente r
e. Os 
valores normais se estendem de alguns ohms até talvez 50 Ω.  
A impedância de saída ro normalmente se estende até a 
faixa de megohm. Uma vez que a corrente de saída é oposta ao sentido definido I
o, veremos na análise a seguir 
que não há nenhum deslocamento de fase entre as tensões de entrada e de saída. Para a configuração emissor-comum, há uma mudança de fase de 180 °.
Configuração coletor-comum
Para a configuração coletor-comum, costumamos 
aplicar o modelo definido para a configuração emissor -
-comum da Figura 5.16 em vez de definir um modelo específico. Nos próximos capítulos, uma série de configu-rações coletor-comum será examinada, e o efeito de usar o mesmo modelo se tornará bastante evidente.
npn versus pnp
A análise CC de configurações npn e pnp é bastante 
diferente porque as correntes terão sentidos opostos e as tensões terão polaridades opostas. Entretanto, para uma análise CA em que o sinal evoluirá entre valores positivos e negativos, o circuito CA equivalente será o mesmo.
5.5  Configuração 
eMissor-CoMuM CoM polarização fixa
Os modelos de transistor que acabamos de apresen-
tar serão usados agora em uma análise CA de pequenos 
sinais para uma série de configurações padrão de circuitos transistorizados. Os circuitos analisados representam a maioria dos circuitos usados na prática. Modificações nas configurações padrão serão relativamente fáceis de examinar uma vez que o conteúdo deste capítulo seja discutido e compreendido. Para cada configuração, o efeito de uma impedância de saída é analisado para com-plementar a análise.
A seção de análise computacional inclui uma breve 
descrição do modelo de transistor empregado nos pacotes de software PSpice e Multisim, e isso demonstra a gama 
e a profundidade dos sistemas disponíveis para esse tipo de análise, bem como a relativa facilidade de entrar em um circuito complexo e imprimir os resultados desejados. A primeira configuração a ser analisada com detalhes é o circuito emissor-comum com polarização fixa da Figura 
5.20. Observe que o sinal de entrada V
i é aplicado na 
base do transistor, enquanto a saída Vo está disponível no 
coletor. Além disso, note que a corrente de entrada Ii não 
é a corrente de base, mas a corrente da fonte, enquanto a corrente de saída Io é a corrente de coletor. A análise CA 
para pequenos sinais começa com a remoção dos efeitos de V
CC e a substituição dos capacitores CC de acoplamento 
C1 e C2 por curtos-circuitos equivalentes, o que resulta no 
circuito da Figura 5.21.
Observe na Figura 5.21 que o terra comum (GND) 
da fonte CC e do terminal emissor do transistor permite o reposicionamento de R
B e RC em paralelo com as seções 
de entrada e saída do dispositivo, respectivamente. Além disso, veja o posicionamento dos importantes parâmetros de circuito Z
i, Zo, Ii e Io no circuito redesenhado. A subs-
tituição do modelo re na configuração emissor-comum da 
Figura 5.21 resulta no circuito da Figura 5.22.
O passo seguinte é determinar  β, re e ro. O valor de 
β normalmente é obtido a partir de uma folha de dados ou 
por medição direta, utilizando-se um traçador de curvas ou um instrumento de teste para transistor. O valor de r
e deve 
ser determinado por meio de uma análise CC do sistema, e r
o normalmente é obtido das folhas de dados ou a partir 
de curvas características. Supondo que β, re e ro tenham 
sido determinados teremos como resultado as seguintes equações e características importantes do sistema.
Vo  
Ii Io  
RC  
RB BC
EZo  
Zi  Vi  
Figura 5.21  Circuito da Figura 5.20 após a remoção dos 
efeitos de VCC, C1 e C2.RBRC
Vo  VCC
C2  Io  
Zo  
Zi  C1  Vi  Ii  
BC
E
Figura 5.20  Configuração emissor-comum com 
polarização fixa.228   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   228 3/11/13   5:42 PMZi  A Figura 5.22 revela claramente que
 Zi=RB7bre     smho
 (5.5)
Na maioria das situações, RB é maior  do que βre por 
um fator de 10 (lembre-se de que vimos na análise de ele-
mentos paralelos que a resistência total de dois resistores em paralelo é  sempre menor do que o menor deles e muito 
próxima do menor, se um for bem maior do que o outro), e isso permite a seguinte aproximação:
 
Zi  bre  RB≥10bre      smho
 (5.6)
Zo Lembre-se de que a impedância de saída de qualquer 
circuito é definida como a impedância Zo determinada 
quando Vi = 0. De acordo com a Figura 5.22, quando Vi = 0, 
Ii = Ib = 0, o que resulta em um circuito aberto equivalente 
para a fonte de corrente. O resultado é a configuração da Figura 5.23. Temos:
 Zo=RC7ro     smho (5.7)Se ro ≥ 10RC, a aproximação RC∥ro ≅ RC é 
frequentemente aplicada e:
 Zo RC   ro$10RC  
 (5.8)
Av Os resistores ro e RC estão em paralelo e
Vo=-bIb(RC7ro   )
   Ib=Vi
βre   
   Vmas
de modo que
e (5.9)o=-bQVi
breR(RC7ro   )
   Av=Vo
Vi=-(RC7ro)
re  
Se ro ≥ 10RC, de modo que o efeito de ro possa ser 
ignorado,
 Av=-RC
re  
ro$10RC  
 (5.10)
Observe a ausência explícita de β nas equações 5.9 
e 5.10, embora saibamos que β deve ser utilizado para 
determinar re.
Relação de fase O sinal negativo na equação resul-
tante para Av revela que um deslocamento de fase de 180° 
ocorre entre os sinais de entrada e saída, como mostra a 
Figura 5.24. Isso resulta do fato de que βIb estabelece uma 
corrente através de RC que resultará em uma tensão através 
RC, o oposto do definido por Vo.+Ib Ic
b c
–+
–Ibβ  Ii
Io  
Vo  
Zo  RC  RB Zi  
Vi  reβ ro  
Figura 5.22  Substituição do modelo re no circuito da 
Figura 5.21.
Zo  
RC  ro  
Figura 5.23  Determinação de Zo para o 
circuito da Figura 5.22.ViRC  VCC
RB
Vi  Vo  
Vo  
tt
00
Figura 5.24  Demonstração do deslocamento de fase 180º entre as 
formas de onda de entrada e saída.Capítulo 5  análise Ca do transistor tBJ  229
Boylestad_2012_cap05.indd   229 3/11/13   5:42 PMexeMplo 5.1
Para o circuito da Figura 5.25:a) Determine r
e.
b) Determine Zi (com ro = ∞ Ω).
c) Calcule Zo (com ro = ∞ Ω).
d) Determine Av (com ro = ∞ Ω).
e)  Repita os itens (c) e (d) incluindo ro = 50 kΩ em todos 
os cálculos e compare os resultados.
solução:a) Análise CC:
IB=VCC-VBE
RB=12 V-0,7 V
470 k=24,04  mA
IE=(b+1)IB=(101)(24,04  mA)=2,428  mA
re=26 mV
IE=26 mV
2,428  mA=10,71      
b)
	      bre=(100)(10,71  )=1,071  k     
    Zi=RB7bre=470 k 71,071  k=1,07 k    
c) Zo = RC = 3	kΩ
d)      Av=-RC
re=-3 k
10,71  = 280,11      
 
e)
 Zo=ro7RC=50 k 73 k
=2,83 k vs. 3 k
Av=-ro7RC
re=2,83 k
10,71  
= 264,24  vs. -           11,082 
5.6  polarização por 
divisor de tensão
A próxima configuração a ser analisada é o circuito 
com polarização por divisor de tensão da Figura 5.26. Lembramos que o nome da configuração é consequência da polarização por divisor de tensão no lado da entrada para que seja determinado o valor CC de V
B.
A substituição do circuito re equivalente resulta no 
circuito da Figura 5.27. Observe a ausência de RE em de-
corrência do efeito de curto-circuito provocado pela baixa impedância do capacitor de desvio, C
E. Isto é, na frequên-
cia (ou frequências) de operação, a reatância do capacitor é tão pequena se comparada com R
E que ela é tratada 
como um curto-circuito nos terminais de RE. Quando VCC 
é ajustado para zero, um terminal de R1 e RC é conectado 
ao terra, como mostra a Figura 5.27. Além disso, observe que R
1 e R2 continuam sendo parte do circuito de entrada, 
enquanto RC é parte do circuito de saída. A combinação  
em paralelo de R1 e R2 é definida por:
 R=R17R2=R1R2
R1+R2  
 (5.11)
Zi	A partir da Figura 5.27,
 Zi=R 7bre  
 (5.12)
Zo	Da Figura 5.27, com Vi ajustado para 0 V , resulta em 
Ib = 0 μA e βIb = 0 mA,
 Zo=RC7ro  
 (5.13)12 V
Io
Zi  Vi  Ii  
Zo  3 kΩ
10    F
=100β470 kΩ
Vo  
=50 kΩroμ 
10    Fμ 
Figura 5.25  Exemplo 5.1.VCC
C1  
CE  ViIo  
Ii  RC  
C2  
Zo 
RER2ZiBC
ER1
Vo  
Figura 5.26  Configuração com polarização por divisor 
de tensão.230   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   230 3/11/13   5:42 PMSe ro ≥ 10RC,
 Zo RC  
  ro$10RC (5.14)
Av	Visto que RC e ro estão em paralelo,
e
 Vo=-(bIb)(RC7ro   )
Ib=Vi
bre   
 
portanto Vo=-baVi
breb(RC7ro   )
 
e
 Av=Vo
Vi=-RC 7ro
re  
 (5.15) 
que, como podemos notar, é exatamente igual à equação 
obtida para a configuração com polarização fixa.
Para ro ≥ 10RC,
 Av=Vo
Vi-RC
re  
 ro$10RC (5.16)
Relação de fase	 O sinal negativo na Equação 5.15 
revela um deslocamento de fase de 180º entre Vo e Vi.
exeMplo 5.2Para o circuito da Figura 5.28, determine:a) r
e.
b) Zi.
c) Zo (ro = ∞ Ω).
d) Av (ro = ∞ Ω).
e)  Os parâmetros dos itens (b) até (d) se ro = 50 kΩ, e 
compare os resultados.
solução:a) CC: Testando βR
E > 10R2,
(90)(1,5 kΩ) > 10(8,2 kΩ)
       135 kΩ > 82 kΩ (satisfeita )
Utilizando a abordagem aproximada, obtemos:VB=R2
R1+R2 VCC=(8,2 k)(22 V)
56 k+8,2 k=2,81 V
VE=VB-VBE=2,81 V-0,7 V=2,11 V
IE=VE
RE=2,11 V
1,5 k=1,41 mA
re=26 mV
IE=26 mV
1,41 mA=18,44  
b) R’ = R1∥R2 = (56 kΩ)∥(8,2 kΩ) = 7,15 kΩ
 Zi = R’∥βre = 7,15 kΩ∥(90)(18,44 Ω) 
     = 7,15 kΩ∥1,66 kΩ
     = 1,35	kΩ
c)  Zo = RC = 6,8	kΩ
d)
      Av=-RC
re=-6,8 k
18,44  = 368,76      
 
e)      Zi=1,35 k
        Zo=RC7ro=6,8 k 750 k
=5,98 k vs. 6,8 k
Av=-RC 7ro
re=-5,98 k
18,44  
= 324,3  vs. -      67,863
Houve uma diferença mensurável nos resultados para Z
o e Av porque a condição ro ≥ 10RC não foi satisfeita.Ibb  Ib 
Io  
R'Ii  
+
–+
–c b
e eVo  RC  ro  reb R2 R1 ViZi
Zo  
Figura 5.27  Substituição do circuito re equivalente no circuito CA equivalente da Figura 5.26.
Zo Vi = 90β22 V
6,8 kΩ
10    F
1,5 kΩ8,2 kΩ56 kΩ
Zi  Ii  Io  
Vo  μ
10    Fμ 
20    Fμ 
Figura 5.28  Exemplo 5.2.Capítulo 5  análise Ca do transistor tBJ  231
Boylestad_2012_cap05.indd   231 3/11/13   5:42 PM5.7  Configuração eC CoM 
polarização do eMissor
Os circuitos examinados nesta seção incluem um 
resistor no emissor que pode ou não ser curto-circuitado no 
domínio CA. Primeiro examinaremos a situação na qual o re-sistor é incluído (sem desvio da corrente de emissor) e depois modificaremos as equações resultantes para a configuração sem o resistor (com o desvio da corrente para o terra).
sem desvio
A mais importante das configurações sem desvio 
aparece na Figura 5.29. O modelo re equivalente é utilizado 
na Figura 5.30, mas observe a ausência da resistência ro. 
O efeito de ro torna a análise muito mais complicada e, 
considerando que na maioria das situações seus efeitos podem ser ignorados, ele não será incluído neste momento, mas será discutido posteriormente nesta seção.A aplicação da Lei das Tensões de Kirchhoff ao 
circuito do lado da entrada da Figura 5.30 resulta em
V
i = Ib βre + IeRE
ou Vi = Ib βre + (β + I )IbRE 
e a impedância de entrada voltada para dentro do circuito, à direita de R
B, é:
Zb=Vi
Ib=bre+(b+1)RE   
O resultado, como mostra a Figura 5.31, revela que 
a impedância de entrada de um transistor com um resistor R
E sem desvio é determinada por:
 Zb=bre+(b+1)RE  
 (5.17)
Visto que β normalmente é muito maior do que 1, a 
equação aproximada é
Zb ≅ βre + βRE
e Zbbre+bRE   
Zbb(re+RE  ) (5.18)
Visto que RE frequentemente é muito maior do que 
re, a Equação 5.18 pode ainda ser reduzida para:
 ZbbRE  
 (5.19)
Zi 	Retornando à Figura 5.30, temos:
 Zi=RB7Zb  
 (5.20)RERB
Vi
Zi  Ii  VCC
C2  
Zo  C1Io  
Vo  RC
Figura 5.29 Configuração EC com polarização do emissor.
Ibb reb
Zi
Zo  
RERB RCZb c b
Io  +
–Vo  
b(   1 1) Ie 5  Ib e+
–Vi  Ib Ii  
Figura 5.30  Substituição do circuito re equivalente no circuito CA equivalente da Figura 5.29.232   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   232 3/11/13   5:42 PMZo Com Vi ajustado para zero, Ib = 0, e βIb pode ser subs-
tituído por um circuito aberto equivalente. O resultado é
 Zo=RC   (5.21)
Av 
e
 Ib=Vi
Zb
Vo=-IoRC=-bIbRC
=-baVi
ZbbRC
 
com
 Av=Vo
Vi=-bRC
Zb  
 (5.22)
Substituindo Zb ≅ β(re + RE), temos
 Av=Vo
Vi-RC
re+RE  
 (5.23)
e, para a aproximação Zb ≅ βRE,
 Av=Vo
Vi-RC
RE  
 (5.24)
Observe mais uma vez a ausência de  β na equação de 
Av, o que demonstra independência com a variação de β.
Relação de fase	 O sinal negativo da Equação 5.22 mais 
uma vez revela um deslocamento de fase de 180° entre Vo e Vi.
Efeito de ro	As equações que aparecem a seguir re-
velam claramente a complexidade adicional resultante da 
inclusão de ro na análise. Observe em cada caso, porém, 
que, quando certas condições são atendidas, as equações retornam à forma deduzida anteriormente. A dedução de cada equação está além das necessidades deste livro, e assim ela é deixada como um exercício para o leitor. Cada equação pode ser obtida por meio de uma cuidadosa 
aplicação das leis básicas de análise de circuito, como as Leis das Tensões e das Correntes de Kirchhoff, conversões de fonte, teorema de Thévenin etc. Quando incluídos os efeitos de r
o, as equações ficam “complicadas”, e por 
isso não foram deduzidas; entretanto, para que o leitor as conheça, serão apresentadas a seguir.
Z
i 
 Zb=bre+c(b+1)+RC>ro
1+(RC+RE)>rodRE  
 (5.25)
Uma vez que a razão RC/ro é sempre muito menor 
do que (β + 1),
Zbbre+(b+1)RE
1+(RC+RE)>ro   
Para ro ≥ 10(RC + RE),
Zb ≅ βre + (β + 1)RE
que se compara diretamente com a Equação 5.17.
Em outras palavras, se ro ≥ 10(RC + RE), todas as 
equações deduzidas anteriormente serão válidas. Visto que  
β + 1 ≅ β, a seguinte equação é excelente para a maioria 
das aplicações:
 Zbb(re+RE)  ro$10(RC+RE) (5.26)
Zo
 Zo=RC£ro+b(ro+re)
1+bre
RE§
 (5.27)
Entretanto, ro >> re e
Zo RCro£1+b
1+bre
RE§   
que pode ser escrita como
Zo RCro£1+1
1
b+re
RE§   REZbreβ
Figura 5.31  Definição da impedância de entrada de um 
transistor com uma resistência de emissor desinibida.Capítulo 5  análise Ca do transistor tBJ  233
Boylestad_2012_cap05.indd   233 3/11/13   5:42 PMNormalmente, 1/β  e re/RE são menores do que 1, com 
uma soma normalmente menor do que 1. O resultado é um 
fator multiplicativo para ro maior do que 1. Para β = 100, 
re = 10 Ω e RE = 1 kΩ,
1
1
b+re
RE=1
1
100+10 
1000  =1
0,02=    05
Zo=RC751ro   e Zo = RC∥51ro 
que certamente é apenas RC. Logo,
 ZoRCPara qualquer valor de  ro (5.28)
como obtido anteriormente.
Av
 Av=Vo
Vi=-bRC
Zbc1+re
rod+RC
ro
1+RC
ro   (5.29)
A razão re
ro	<< 1 e
Av=Vo
Vi-bRC
Zb+RC
ro
1+RC
ro   
Para ro ≥ 10RC,
 Av=Vo
Vi-bRC
Zb  ro$10RC (5.30)
como obtido anteriormente.
Com desvio
Se RE da Figura 5.29 é curto-circuitado por um ca-
pacitor CE entre emissor e terra, o modelo re equivalente 
completo pode ser introduzido, resultando no mesmo 
circuito equivalente da Figura 5.22. As equações 5.5 a 5.10 são, portanto, aplicáveis.
exeMplo 5.3Para o circuito da Figura 5.32, sem C
E (sem desvio), 
determine:a)  r
e.
b) Zi.
c) Zo.
d) Av.solução:
a) CC:
e IB=VCC-VBE
RB+(b+1)RE
=20 V-0,7 V
470 k+(121)0,56  k=35,89  mA
IE=(b+1)IB=(121)(35,89  mA)=4,34 Am
re=26 mV
IE=26 mV
4,34 mA=5,99 
b) Testando a condição ro ≥ 10(RC + RE), obtemos:
40 kΩ ≥ 10(2,2 kΩ + 0,56 kΩ)
40 kΩ ≥ 10(2,76 kΩ) = 27,6 kΩ (satisfeita )
 Logo,
Zb ≅ β(re + RE) = 120(5,99 Ω + 560 Ω)
      = 67,92 kΩ
e Zi = RB∥Zb = 470 kΩ∥67,92 kΩ 
       = 59,34	kΩ
c) Zo = RC = 2,2	kΩ
d) ro ≥ 10RC é satisfeita. Logo,
Av=Vo
Vi-bRC
Zb== – 3,89 -(120)(2,2  k)
67,92  k
 comparável a –3,93 usando a Equação 5.20: Av ≅ 
–RC/RE. 470 kΩ
C2  
= 120, ro = 40 kΩ β20 V
2,2 kΩ
0,56 kΩIi  10    F μ   
Vi
CEC1Vo  
Zi  ZoIo
10    F μ   
10    F μ   
Figura 5.32  Exemplo 5.3.234   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   234 3/11/13   5:42 PMexeMplo 5.4
Repita a análise do Exemplo 5.3 com CE no lugar indi-
cado na Figura 5.32.solução:a) A análise CC é a mesma e r
e = 5,99 Ω.
b)  RE é “curto-circuitado” por CE para a análise CA. Logo,
Zi = RB∥Zb = RB∥βre = 470 kΩ∥(120)(5,99 Ω)
         = 470 kΩ∥718,8 Ω ≅ 717,70	Ω
c)  Zo = RC = 2,2	kΩ
d) Av=-RC
re    
=-2,2 k
5,99 
= 367,28  (um aumento significativo)  
exeMplo 5.5
Para o circuito da Figura 5.33 (com CE não conectado), 
determine (usando as aproximações adequadas):a)  r
e.
b) Zi.
c) Zo.
d) Av.
solução:a)  Testando βR
E > 10R2,
(210)(0,68 kΩ) > 10(10 kΩ)
142,8 kΩ > 100 kΩ (satisfeita )
temos:
VB=R2
R1+R2 VCC=10 k
90 k+10 k(16 V)=1,6 V
VE=VB-VBE=1,6 V-0,7 V=0,9 V
IE=VE
RE=0,9 V
0,68 k=1,324  mA
re=26 mV
IE=26 mV
1,324  mA=19,64  b)  O circuito CA equivalente é fornecido na Figura  
5.34. A configuração resultante é diferente da Figura 5.30 apenas pelo fato de que agora:
R
B = R’ = R1∥R2 = 9 kΩ
 As condições de teste de ro ≥ 10(RC + RE) e ro ≥ 10 RC 
são ambas satisfeitas. Utilizando as aproximações adequadas, obtemos:
Z
b ≅ βRE = 142,8 kΩ
 Zi = RB∥Zb = 9 kΩ∥142,8 kΩ
     = 8,47	kΩ
c)  Zo = RC = 2,2	kΩ
d) Av=-RC
RE=-2,2 k
0,68 k= 3,24        
 
exeMplo 5.6Repita o Exemplo 5.5 com C
E no lugar indicado na 
Figura 5.33.solução:a)  A análise CC é a mesma e r
e = 19,64	Ω.
b)  Zb = βre = (210)(19,64 Ω) ≅ 4,12 kΩ
 Zi = RB � ZB = 9 kΩ � 4,12 kΩ
     = 2,83	kΩ
c)  Zo = RC = 2,2	kΩ
d) Av=-RC
re=-2,2 k
19,64  
= 112,02  (um aumento significativo) 
Na Figura 5.35, vemos outra variação da configu-
ração com polarização do emissor. Para a análise CC, a resistência do emissor é R
E1 + RE2, enquanto para a análise 
CA o resistor RE nas equações anteriores é simplesmente 
RE1 com RE2 desviado (“curto-circuitado”) por CE.R'Io
2,2 kΩ
0,68 kΩ90 kΩ 10 kΩ ViZo 
Vo  
+–
+–Zi  Ii
Figura 5.34  O circuito CA equivalente da Figura 5.33.
C2  2,2 kΩ
CE  Zo 
0,68 kΩ16 V
= 210, ro = 50 kΩ β
10  kΩk  09Ω
C1
Vo  Vi
Zi  
+–Io
Ii
Figura 5.33  Exemplo 5.5.Capítulo 5  análise Ca do transistor tBJ  235
Boylestad_2012_cap05.indd   235 3/11/13   5:42 PM5.8  Configuração de 
seguidor de eMissor
Quando a saída é tirada do terminal emissor do tran-
sistor, como mostra a Figura 5.36, o circuito é chamado de 
seguidor de emissor. A tensão de saída sempre é um pouco menor do que o sinal de entrada, devido à queda de tensão de base para emissor, mas a aproximação A
v ≅ 1 costuma 
ser adequada. Diferentemente da tensão do coletor, a ten-são do emissor está em fase com o sinal V
i. Isto é, tanto Vo 
quanto Vi atingem seus valores de pico positivo e negativo 
ao mesmo tempo. O fato de Vo “seguir” a amplitude de Vi 
com a mesma fase gera a terminologia seguidor de emissor.
Na Figura 5.36, vemos a configuração de seguidor 
de emissor mais comum. Na verdade, devido ao fato de o coletor estar aterrado para a análise CA, temos, na verdade, uma configuração coletor-comum. Outras variações da 
Figura 5.36 que coletam o sinal de saída no emissor com V
o ≅ Vi serão apresentadas posteriormente nesta seção.
A configuração de seguidor de emissor é frequente-
mente usada para fins de casamento de impedâncias. Ela apresenta uma alta impedância na entrada e uma baixa impedância na saída, o que é o oposto do comportamento da configuração padrão com polarização fixa. O efeito resul-tante é quase o mesmo que o obtido com um transformador, 
em que uma carga é casada com a impedância da fonte para máxima transferência de potência pelo sistema.
A substituição do circuito r
e equivalente no circuito 
da Figura 5.36 resulta no circuito da Figura 5.37. O efeito de r
o será examinado logo mais nesta seção.
Zi A impedância de entrada é determinada do mesmo 
modo que descrevemos na seção anterior:
    Zi=RB7Zb  
 (5.31)
com    Zb=bre+(b+1)RE   (5.32)
ou    Zbb(re+RE  ) (5.33)
e    ZbbRE   REWre  
 (5.34)
Zo A impedância de saída é mais bem descrita escreven-
do-se primeiro a equação para a corrente Ib,
Ib=Vi
Zb   
e multiplicando-se, então, por (β + 1) para encontrar Ie. 
Isto é,
Ie=(b+1)Ib=(b+1)Vi
Zb   RC
C2 RBVCC
CEC1  
Zo RE1Vo  
RE2Vi
Zi  Io
Ii
Figura 5.35  Uma configuração com polarização do 
emissor com uma parte da resistência de polarização do 
emissor desviada no domínio CA.
RERBVCC
VoC2  
Zi  C1  Vi  BC
E
ZoIoIi
Figura 5.36  Configuração de seguidor de emissor.RERB c
β(   + 1)Ie = Ib  ereβbIi
VoIo
Zb
–+
Zo  ZiIb 
Vi  
–+
Ibβ  
Figura 5.37  Substituição do circuito re equivalente no 
circuito CA equivalente da Figura 5.36.236   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   236 3/11/13   5:42 PMSubstituindo por Zb, temos
Ie=(b+1)Vi
bre+(b+1)RE   
ou
    Ie=Vi
[bre>(b+1)]+RE   
 
mas (β + 1) ≅ β 
e
    bre
b+1bre
b=re   
 
de modo que
    IeVi
re+RE  
 (5.35)
Se agora construirmos o circuito definido pela Equa -
ção 5.35, o resultado será a configuração da Figura 5.38.
Para determinar Zo, Vi é ajustado para zero e
 Zo=RE7re  
 (5.36)
Como RE costuma ser muito maior do que re, a se-
guinte aproximação é aplicada frequentemente:
 Zo re   (5.37)
Av A Figura 5.38 pode ser utilizada para determinarmos 
o ganho de tensão por meio da aplicação da regra do di-
visor de tensão:
Vo=REVi
RE+re   
e
 Av=Vo
Vi=RE
RE+re  
 (5.38)
Uma vez que RE é geralmente muito maior do que 
re, RE + re ≅ RE e
 Av=Vo
Vi  1
 (5.39)Relação de fase Como mostra a Equação 5.38 e por 
discussões anteriores nesta seção, Vo e Vi estão em fase 
para a configuração de seguidor de emissor.
Efeito de ro
Zi
 Zb=bre+(b+1)RE
1+RE
ro  
 (5.40)
Se a condição ro ≥ 10RE for satisfeita,
Zb = βre + (β + 1)RE
que está de acordo com os resultados anteriores, com
 Zbb(re+RE)  ro$10RE  
 (5.41)
Zo
 Zo=roREbre
(b+1)  
 (5.42)
Utilizando  β + 1 ≅ β, obtemos
Zo = ro∥RE∥re
e visto que ro >> re,
 Zo RE7re  Qualquer   ro   (5.43)
Av
 Av=(b+1)RE>Zb
1+RE
ro  
 (5.44)
Se a condição ro ≥ 10RE for satisfeita e utilizarmos 
a aproximação  β + 1 ≅ β, verificamos
AvbRE
Zb   
Mas Zb ≅ β(re + RE) 
de maneira que
    AvbRE
b(re+RE)   
 
e
 AvRE
re+RE  
ro$10RE  
 (5.45)REre
Vo
Vi  Ie
Zo  –+
Figura 5.38  Definição da impedância de saída para a 
configuração de seguidor de emissor.Capítulo 5  análise Ca do transistor tBJ  237
Boylestad_2012_cap05.indd   237 3/11/13   5:42 PMexeMplo 5.7
Para o circuito seguidor de emissor da Figura 5.39, determine:a)  r
e.
b)  Zi.
c)  Zo.
d)  Av.
e)  Repita os itens (b) até (d) com ro = 25 kΩ e compare 
os resultados.
solução:
a)
        .a    IB=VCC-VBE
RB+(b+1)RE
=12 V-0,7 V
220 k+(101)3,3  k=20,42  mA
IE=(b+1)IB
=(101)(20,42  mA)=2,062  mA
re=26 mV
IE=26 mV
2,062  mA=12,61  
b)  Zb = βre + (β + 1)RE
 = (100)(12,61 Ω) + (101)(3,3 kΩ)
 = 1,261 kΩ + 333,3 kΩ
 = 334,56 kΩ ≅ βRE
   Zi = RB∥Zb = 220 kΩ∥334,56 kΩ
 = 132,72	kΩ
c)  Zo = RE∥re = 3,3 kΩ∥12,61 Ω
      =	12,56	Ω ≅ re
d)
        .d   Av=Vo
Vi=RE
RE+re=3,3 k
3,3 k+12,61      
 =0,996@1    e)  Ao verificarmos a condição ro ≥ 10RE, temos 
25 kΩ ≥ 10(3,3 kΩ) = 33 kΩ
 que não é satisfeita. Portanto,
Zb=bre+(b+1)RE
1+RE
ro
=(100)(12,61  )+(100+1)3,3  k
1+3,3 k
25 k
= 1,261 kΩ + 294,43 kΩ
= 295,7 kΩ
 com Zi = RB∥Zb = 220 kΩ∥295,7 kΩ  
            = 126,15	kΩ	vs. 132,72 kΩ obtido anterior -
mente
          Zo = RE∥re = 12,56	Ω como obtido anteriormente
Av=(b+1)RE>Zb
c1+RE
rod
=(100+1)(3,3  k)>295,7  k
c1+3,3 k
25 kd
 =0,996@1   
 de acordo com o resultado anterior.
De modo geral, portanto, apesar de a condição  
ro ≥ 10RE não ter sido satisfeita, os resultados obtidos 
para Zo e Av são os mesmos, sendo Zi ligeiramente 
menor. Os resultados sugerem que, para grande parte 
das aplicações, os resultados reais podem ser bem aproximados ignorando-se os efeitos de r
o para essa 
configuração.
O circuito da Figura 5.40 é uma variação do circuito 
da Figura 5.36, o qual emprega uma seção de entrada com divisor de tensão para estabelecer as condições de polari -
zação. As equações 5.31 a 5.34 são diferentes apenas pela 
substituição de R
B por R’ = R1∥R2. 
O circuito da Figura 5.41 também possui as carac -
terísticas de entrada/saída de um seguidor de emissor, porém inclui um resistor no coletor R
C. Nesse caso, RB é 
novamente substituído pela combinação em paralelo de R
1 e R2. A impedância de entrada Zi e a impedância de 
saída Zo não são afetadas por RC, pois ele não é refletido 
para os circuitos equivalentes da base ou do emissor. Na verdade, o único efeito de R
C será na determinação do 
ponto Q de operação.12 V
3,3 kΩ= 100, ro = ∞ Ω β220 kΩ
Vi  
Vo
Io
Zi
Zo  Ii10    Fμ 10    Fμ RB
RE
Figura 5.39  Exemplo 5.7.238   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   238 3/11/13   5:42 PM5.9 Configuração Base-CoMuM
A impedância de entrada relativamente baixa, a 
impedância de saída alta e o ganho de corrente menor 
do que 1 caracterizam a configuração base-comum. No entanto, o ganho de tensão pode ser bem grande. A confi-guração padrão aparece na Figura 5.42 com o modelo r
e equivalente para base-comum substituído na Figura 5.43. 
A impedância de saída do transistor ro não é incluída na 
configuração base-comum, porque seu valor normalmente está na faixa de megaohm e ela pode ser ignorada quando comparada ao resistor R
C em paralelo.
Zi 
 Zi=RE7re   (5.46)
Zo
 Zo=RC    (5.47)
Av
Vo = –IoRC = –(–IC)RC = αIeRC 
com    Ie=Vi
re   
 
de modo que
    Vo=aaVi
rebRC   
 
e    Av=Vo
Vi=aRC
reRC
re  
 (5.48)
Ai Supondo que RE >> re, temos
Ie = Ii
e Io = –αIe = –αIi  
com
 Ai=Io
Ii=-a-  1
 (5.49)
Relação de fase	 O fato de Av ser um número posi-
tivo revela que Vo e Vi estão em fase para a configuração 
base-comum.
Efeito de ro	Para a configuração base-comum, ro = 1/
hob fica normalmente na faixa de megaohm e é suficien-
temente maior que a resistência paralela RC para permitir 
a aproximação ro �RC > RC.RC  
Vi  
Vo
REVCC
C1  
C2  R1
Io Zi
Zo  R2
Figura 5.41  Configuração de seguidor de emissor com 
um resistor RC no coletor.
Zo  Vo
–+
RC  Io
Vi
–+
RE  e c
ZiIi
Ie  reαIeIc
Figura 5.43  Substituição do circuito re equivalente no 
circuito CA equivalente da Figura 5.44.E
ViRC  RE
VCCCIo
Zi Zo  
–+
Vo
–+Ii Ie Ic
B
EEV+
– +–
Figura 5.42  Configuração base-comum.Vi  
Vo
REVCC
C1  C2  R1
Io Zi
Zo  Ii
R2
Figura 5.40  Configuração de seguidor de emissor com 
um arranjo de polarização por divisor de tensão.Capítulo 5  análise Ca do transistor tBJ  239
Boylestad_2012_cap05.indd   239 3/11/13   5:42 PMexeMplo 5.8
Para o circuito da Figura 5.44, determine:a) r
e.
b) Zi.
c) Zo.
d) Av.
e) Ai.
solução:
a)
 IE=VEE-VBE
RE=2 V-0,7 V
1 k
=1,3 V
1 k=1,3     Am
re=26 mV
IE=26 mV
1,3 mA=20 
b) Zi = RE∥re = 1 kΩ∥20 Ω
    = 19,61	Ω	≅	re
c) Zo = RC = 5	kΩ
d)        .d   AvRC
re=5 k
20 =250     
 
e) Ai = –0,98 ≅ –1
5.10  Configuração CoM 
realiMentação do Coletor
O circuito com realimentação do coletor da Figura 
5.45 emprega um caminho de realimentação do coletor 
para a base com o propósito de aumentar a estabilidade do sistema, como foi discutido na Seção 4.6. No entanto, o simples ato de conectar um resistor da base para o coletor, em vez de conectá-lo entre a base e a fonte CC, tem um impacto significativo no nível de dificuldade encontrada quando se analisa o circuito.
Algumas das etapas a serem seguidas são resultado 
da experiência de trabalho com tais configurações. Não é esperado que um estudante iniciante escolha a sequência de etapas descrita a seguir sem cometer alguns erros em uma etapa ou outra. Substituindo o circuito equivalente e redesenhando o circuito, obtemos a configuração da Figura 5.46. Os efeitos da resistência de saída de um transistor serão discutidos mais adiante.
Z
i
Io = I’ + βIb
e
 Io=I+bIb    
I=Vo-Vi
RF   
Vo=-Io RC=-(I+bIb)RC   
Vi=Ibbre    
I=-(I+bIb)RC-Ibbre
RF
=-IRC
RF-bIb RC
RF-Ibbre
RF    
mas Vo = –IoRC = – (I’ + βIb)RC 
com Vi = Ib βre 
de modo que
     Io=I+bIb    
I=Vo-Vi
RF   
Vo=-Io RC=-(I+bIb)RC   
Vi=Ibbre    
I=-(I+bIb)RC-Ibbre
RF
=-IRC
RF-bIb RC
RF-Ibbre
RF   
 
que pode, então, ser rearranjado como segue
Ia1+RC
RFb=-bIb(RC+re)
RF   
e, finalmente,
I=-bIb(RC+re)
RC+RF   
B
ERC  
RFVCC
C2  
C1Vo
Ii  
ViCIo
ZiZo
Figura 5.45  Configuração com realimentação do coletor.IeIi
ZoZi1 kΩ
2 VVo+
–10    Fμ 10    Fμ
=0,98α 5 kΩ
8 VIo
ViIi+
–ro = 1 M Ω
+– +
–RE RC
Figura 5.44  Exemplo 5.8.
ZoRC  IcB
I'RF  Io  
reβIb Ii+–
ZiVoVi+
–+
–C
Ibβ  
Figura 5.46  Substituição do circuito re equivalente no 
circuito CA equivalente da Figura 5.45.240   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   240 3/11/13   5:42 PMAgora Zi=Vi
Ii=Ibbre
Iba1+b (RC+re)
RC+RFb=bre
1+b (RC+re)
RC+RF   :
e
 Ii=Ib-I=Ib+bIb (RC+re)
RC+RF   
 
ou
 Ii=Iba1+b (RC+re)
RC+RFb
 
Substituir Vi por Zi na equação anterior resulta em:
Zi=Vi
Ii=Ibbre
Iba1+b (RC+re)
RC+RFb=bre
1+b (RC+re)
RC+RF   
Visto que RC >> re
Zi=bre
1+bRC
RC+RF   
ou
 Zi=re
1
b+RC
RC+RF  
 (5.50)
Zo Se fixarmos Vi em zero, conforme necessário para 
definir Zo, o circuito terá o aspecto da Figura 5.47. O efeito 
de βre é removido , RF aparece em paralelo com RC e
 ZoRC7RF  
  (5.51)
Av
ou Vo=-Io RC=-(I+bIb)RC
=- a-bIb(RC+re)
)RC+RF+bIbbRC   
Vo=-bIba1-(RC+re
RC+RFbRC    
	Então:
Av=Vo
Vi=-bIba1-(RC+re)
RC+RFbRC
bre Ib
=- a1-(RC+re)
RC+RFbRC
re
Para RC >> re,
Av=- a1-RC
RC+RFbRC
re   
ou
 Av=-(RC+RF-RC)
RC+RFRC
re   
 
e Av=- aRF
RC+RFbRC
re
 (5.52)
Para RF >> RC,
	Av-RC
re  
 (5.53)
Relação de fase	 O sinal negativo da Equação 5.52 
revela um deslocamento de fase de 180° entre Vo e Vi.
Efeito de ro
Zi	Uma análise completa, sem aproximações, resulta em:
 Zi=1+RC 7ro
RF
1
bre+1
RF+RCro
bre RF+RCro
RFre  
 (5.54)
Aplicando a condição ro ≥ 10RC, obtemos
Zi=1+RC
RF
1
bre+1
RF+RC
bre RF+RC
RFre
=rec1+RC
RFd
1
b+1
RFcre+RC
b+RCd   
Aplicando RC >> re e RC
b,ZoRF
RC= 0 A Vi  =  0Ib = 0 A
βreβIb
Figura 5.47  Definição de Zo para a configuração com 
realimentação do coletor.Capítulo 5  análise Ca do transistor tBJ  241
Boylestad_2012_cap05.indd   241 3/11/13   5:42 PMZirec1+RC
RFd
1
b+RC
RF=recRF+RC
RFd
RF+bRC
bRF
=re
1
baRF
RF+RCb+RC
RC+RF   
mas, visto que 
RF é normalmente >> RC, RF + RC ≅ RF e RF
RF+RC=    1
 Zire
1
b+RC
RC+RF  roWRC, RF7RC (5.55)
como obtido anteriormente.
Zo Incluir ro em paralelo com RC na Figura 5.47 resulta em
 Zo=ro7RC7RF  
 (5.56)
Para ro ≥ 10RC, 
 Zo RC7RF  ro$10RC  
 (5.57)
como obtido anteriormente. Para a condição usual RF >> 
RC, 
 Zo RC  ro$10RC,RFWRC  
 (5.58)
Av
 Av=- aRF
RCro+RFbRCro
re  (5.59)     
 (5.59)
Para ro ≥ 10RC,
 Av-aRF
RC+RFbRC
re  
ro$10RC  
 (5.60)
e para RF >> RC
 Av-RC
re  
ro$10RC, RF$RC  
 (5.61)
como obtido anteriormente.exeMplo 5.9
Para o circuito da Figura 5.48, determine:a) r
e.
b) Zi.
c) Zo.
d) Av.
e) Repita os itens (b) a (d) com ro = 20 kΩ e compare 
os resultados.
solução:
a)
 IB=VCC-VBE
RF+bRC=9 V-0,7 V
180 k+(200)2,7  k    
=11,53  mA
IE=(b+1)IB=(201)(11,53  mA)=2,32 mA
re=26 mV
IE=26 mV
2,32 mA=11,21      
b)
 Zi=re
1
b+RC
RC+RF=11,21  
1
200+2,7 k
182,7  k
=11,21  
0,005 +0,0148    
=11,21  
0,0198=566,16      
c) Zo = RC∥RF = 2,7 kΩ∥180 kΩ = 2,66	kΩ
d) Av=-RC
re=-2,7 k
11,21  = 240,86      
 
9 V
10 μFIo 
Vo
ZoViIi  
Zi  10 μF= 200, ro = ∞ Ω β2,7 kΩ
180 kΩ
Figura 5.48  Exemplo 5.9.242   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   242 3/11/13   5:42 PMZo
Zo = ro∥RC∥RF = 20 kΩ∥2,7 kΩ∥180 kΩ
     = 2,35	kΩ vs. 2,66 kΩ acima
			     =- aRFAvRCro+RFbRCro
re
=- c180 k
2,38 k+180 kd2,38 k
11,21
          = –[0,987] 212,3
          = –209,54
Para a configuração da Figura 5.49, as equações 5.61 
a 5.63 determinam as variáveis de interesse. As demons-
trações foram transformadas em um exercício que pode ser encontrado no final do capítulo.
Z
i 
 ZiRE
c1
b+(RE+RC)
RFd  
 (5.62)e) Zi: A condição ro ≥ 10RC não é satisfeita. Logo,
    Zi=1+RC 7ro
RF
1
bre+1
RF+RCro
breRF+RCro
RFre=1+2,7 k 720 k
180 k
1
(200)(11,21)+1
180 k+2,7 k 20 k
(200)(11,21  )(180  k)+2,7 k 20 k
(180  k)(11,21  )
 =1+2,38 k
180 k
0,45*10-3+0,006 *10-3+5,91*10-6+1,18*10-3=1+0,013
1,64*10-3
 =617,7   vs. 566,16   acim a     
Zo
 Zo=RC7RF   (5.63)
Av
 Av-RC
RE  
 (5.64)
5.11  Configuração CoM  
realiMentação CC do Coletor
O circuito da Figura 5.50 tem um resistor de reali -
mentação CC para aumentar a estabilidade. No entanto, o 
capacitor C3 desviará parte da resistência de realimentação 
para as seções de entrada e saída do circuito no domínio ViIi  RFRC  
REC2  
C1 VCC
Io 
Vo
Zo
Zi  
Figura 5.49  Configuração com realimentação no coletor 
com um resistor RE no emissor.
Vi
Ii  C3RF1RC  
C1 VCC
RF2
C2  Io 
Vo
Zo
Zi  
Figura 5.50  Configuração com realimentação CC do coletor.Capítulo 5  análise Ca do transistor tBJ  243
Boylestad_2012_cap05.indd   243 3/11/13   5:42 PMCA. A porção de RF desviada para o lado da entrada ou 
da saída será determinada pelos valores desejados das 
resistências CA de entrada e saída.
Na frequência ou nas frequências de operação, o 
capacitor se comportará como um curto-circuito para o terra, por causa de seu baixo valor de impedância se comparado aos outros elementos do circuito. O circuito CA equivalente para pequenos sinais terá, então, o aspecto do circuito da Figura 5.51.
Z
i 
 Zi=RF17bre   (5.65)
Zo
 Zo=RC7RF27ro   (5.66)
Para ro ≥ 10RC,
 Zo RC7RF2  ro$10RC   (5.67)
Av
R′ = ro ∥RF2∥RC
e  Vo = –βIbR′ 
mas
 Ib=Vi
bre   
 
e
 Vo=-bVi
breR   
 
de modo que Av=Vo
Vi=-ro7RF27RC
re  
 (5.68)
Para ro ≥ 10RC,
 Av=Vo
Vi-RF27RC
re   ro$10RC   (5.69)Relação de fase	 O sinal negativo na Equação 5.68 
revela um deslocamento de fase de 180° entre as tensões 
de entrada e saída.
exeMplo 5.10Para o circuito da Figura 5.52, determine:a) r
e.
b) Zi.
c) Zo.
d) Av.
e) Vo   se   Vi = 2 mV .
solução:a)  CC:
IB=VCC-VBE
RF+bRC    
=12 V-0,7 V
(120  k+68 k)+(140)3  k
=11,3 V
608 k=18,6 mA
IE=(b+1)IB=(141)(18,6  mA)
=2,62 mA
re=26 mV
IE=26 mV
2,62 mA=9,92     
R'Ib
ViIi
+
–reβIo 
RC  Vo
ZoRF2ro RF1Zi  +
–Ibβ  
Figura 5.51  Substituição do circuito re equivalente no circuito CA equivalente da Figura 5.50.12 V
10 μF3 kΩ
120 kΩ
= 140, ro = 30 k Ω β0,01 μF68 kΩ
ViIi  
10 μFIo 
Vo
Zo
Zi  
Figura 5.52  Exemplo 5.10.244   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   244 3/11/13   5:42 PMb)  βre = (140)(9,92 Ω) = 1,39 kΩ
 O circuito CA equivalente aparece na Figura 5.53.
 Zi = RF1∥βre = 120 kΩ∥1,39 kΩ
     > 1,37	kΩ
c)  Ao testar a condição ro ≥ 10RC, obtemos
 30 kΩ ≥ 10(3 kΩ) = 30 kΩ
 que é satisfeita pelo sinal de igualdade na condição. 
Logo,
	Zo > RC∥RF2	= 3 kΩ∥68 kΩ
      = 2,87	kΩ
d) ro≥10RCportanto,    ;
Av-RF27RC
re=-68 k 73 k
9,92 
-2,87 k
9,92 
289, 3     
e)
 Av=289,3 =Vo
Vi    
Vo=289,3 Vi=289,3(2  mV)=0,579  V          5.12 efeito de RL e Rs
Todos os parâmetros determinados nas seções anterio-
res foram para um amplificador sem carga e com a tensão de entrada conectada diretamente a um terminal do transistor. Nesta seção, serão investigados o efeito da aplicação de uma carga ao terminal de saída e o efeito do uso de uma fonte com uma resistência interna. O circuito da Figura 5.54(a) é característico daqueles examinados na seção anterior. Uma vez que não havia uma carga resistiva ligada ao terminal de saída, o ganho é comumente chamado de ganho de tensão sem carga (no-load) e recebe a seguinte notação: 
 
AvNL=Vo
Vi  
 (5.70) 
Na Figura 5.54(b), uma carga foi adicionada sob 
a forma de um resistor RL, o que altera o ganho total do 
sistema. Esse ganho com carga normalmente recebe a seguinte notação: 
 AvL=Vo
Vi  
com  RL  
 (5.71) 
Ib
ViIi+
–reβ
Vo+
–3 kΩ1,395 kΩ68 kΩro
30 kΩ 140Ib120 kΩIbβ  Io 
ZoZi  
Figura 5.53  Substituição do circuito re equivalente no circuito CA equivalente da Figura 5.52.
RB  
RL  RC  
Vi  +
Vo  +VCC
(b)RB  RC  
Vi  +
– – – –Vo  +VCC
AvNL =Vo
ViAvs =Vo
VsAvL =Vo
Vi
(a)RB  RC  
Vo  +
RL  VCC
+
Vs
–Rs  
(c)–
Figura 5.54  Configurações de amplificador: (a) sem carga; (b) com carga; (c) com carga e com uma resistência de fonte.Capítulo 5  análise Ca do transistor tBJ  245
Boylestad_2012_cap05.indd   245 3/11/13   5:42 PMNa Figura 5.54(c), tanto uma carga quanto uma 
resistência de fonte foram introduzidas, o que provocará 
um efeito adicional sobre o ganho do sistema. O ganho resultante costuma receber a seguinte notação: 
 Avs=Vo
Vs  
com  RL e Rs  
 (5.72) 
A análise a seguir demonstra que: 
O ganho de tensão com carga de um amplificador 
é sempre menor do que o ganho de tensão sem carga.
Em outras palavras, a adição de uma resistência de 
carga RL à configuração da Figura 5.54(a) sempre terá o 
efeito de reduzir o ganho abaixo do valor sem carga.
Além disso:
O ganho obtido com a adição de uma resistência 
de fonte será sempre menor do que aquele obtido sob 
condições com ou sem carga devido à queda de tensão resultante através da resistência da fonte.
No total, portanto, o maior ganho é obtido sob condi -
ções sem carga, e o menor ganho, com a inclusão de uma 
impedância de fonte e de carga. Isto é:
Para a mesma configuração, Av NL > Av L > Av S.
É interessante também verificar que:
Para um projeto específico, quanto maior o valor 
de RL, maior o valor do ganho CA.
Em outras palavras, quanto maior a resistência de 
carga, mais próxima ela será da aproximação de um cir -
cuito aberto, o que resultaria no maior ganho sem carga.
Além disso:
Para um amplificador específico, quanto menor a 
resistência interna de uma fonte de sinal, maior o ganho 
global do sistema. Em outras palavras, quanto mais próxima a resis -
tência de fonte estiver de uma aproximação de curto-
-circuito, maior será o ganho, porque o efeito de Rs será 
essencialmente eliminado.
Para qualquer circuito, como os mostrados na Fi-
gura 5.54, que têm capacitores de acoplamento, a fonte 
e a resistência de carga não afetam os valores de po-larização CC.
Todas as conclusões citadas são muito importantes 
no processo de projeto de um amplificador. Quando adqui-
rimos um amplificador pronto, o ganho informado e todos os outros parâmetros consideram a situação sem carga. O 
ganho resultante da aplicação de uma carga ou resistência de fonte pode exercer um efeito drástico sobre todos os parâmetros do amplificador, como será demonstrado nos exemplos a seguir.
De modo geral, há duas abordagens que podemos 
adotar na análise de circuitos com uma carga aplicada e/ou resistência de fonte. Uma delas é simplesmente inserir o circuito equivalente, tal como demonstrado na Seção 5.11, e utilizar métodos de análise para determinar as variáveis de interesse. A segunda é definir um modelo equivalente de duas portas e usar os parâmetros determinados para a situação sem carga. A primeira abordagem será aplicada na análise a seguir; a segunda será apresentada na Seção 5.14.
Para o amplificador transistorizado com polarização 
fixa da Figura 5.54(c), a substituição do transistor pelo circuito r
e equivalente e a remoção dos parâmetros CC 
resultam na configuração da Figura 5.55.
É particularmente interessante observar que a Figura 
5.55 tem exatamente o mesmo aspecto da Figura 5.22, exceto pelo fato de que agora existe uma resistência de carga em paralelo com R
C e uma resistência de fonte foi 
introduzida em série com uma fonte Vs.
A combinação paralela de
R′L = ro∥RC∥RL ≅ RC∥RL
e Vo = –βIbR′L = –βIb(RC∥RL) 
+
Vi+
VoRs  
RB Zo
Ziro RC RL Ibβ
––reβ
RL= ro    RC    RL ≅ RC   RLIb
+
––Vs 
Figura 5.55  Circuito CA equivalente para o circuito da Figura 5.54(c).246   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   246 3/11/13   5:42 PMcom Ib=Vi
bre 
resulta em   
 Vo=-baVi
breb(RC7RL)
 
de modo que
 AvL=Vo
Vi=-RC 7RL
re  
 (5.73)
A única diferença na equação de ganho que usa Vi 
como tensão de entrada é o fato do RC da Equação 5.10 
ter sido substituído pela combinação paralela de RC e 
RL. Isso faz sentido porque a tensão de saída da Figura 
5.55 agora é tomada sobre a combinação paralela dos 
dois resistores.
A impedância de entrada é
 Zi=RB7bre   (5.74)
como anteriormente, e a impedância de saída é
 Zo=RC7ro   (5.75)
como anteriormente também.
Se o ganho global da fonte de sinal Vs para a saída 
de tensão Vo for desejado, basta aplicar a regra de divisor 
de tensão, como segue:
e
 Vi=ZiVs
Zi+Rs
Vi
Vs=Zi
Zi+Rs 
ou AvS=Vo
Vs=Vo
Vi#Vi
Vs=AvL Zi
Zi+Rs   
 
de modo que
 AvS=Zi
Zi+RsAvL  
 (5.76)
Visto que o fator Zi/(Zi + Rs) deve ser sempre menor 
do que um, a Equação 5.76 claramente sustenta o fato de 
que o ganho de sinal AvS é sempre menor do que o ganho 
com carga AvL.
exeMplo 5.11Utilizando os valores de parâmetro para a configu-ração de polarização fixa do Exemplo 5.1 com uma carga aplicada de 4,7 kΩ e uma resistência de fonte de  
0,3 kΩ, determine os itens a seguir e compare os resul-tados com os valores sem carga:a) AvL.
b) Avs.
c) Zi.
d) Zo.
solução: a)  Equação 5.73:
AvL=-RC 7RL
re=-3 k 74,7 k
10,71  
=-1,831  k
10,71  = 170,98     
 que é significativamente menor do que o ganho sem carga de –280,11.
b)  Equação 5.76: 
Avs=Zi
Zi+RsAvL    
 Com Zi = 1,07 kΩ do Exemplo 5.1, temos
Avs=1,07 k
1,07 k+0,3 k (-170,98) = 133,54    
 que novamente é significativamente menor do que A
vNL ou AvL.
c) Zi = 1,07	kΩ tal como obtido para a situação sem carga.
d) Zo = RC = 3	kΩ tal como obtido para a situação sem 
carga.
O exemplo demonstra claramente que AvNL > AvL > Avs.
Para a configuração com divisor de tensão da Figura 
5.56, com carga aplicada e resistor de fonte em série, o cir -
cuito CA equivalente é como o que mostra a Figura 5.57. 
Primeiro, observe as fortes semelhanças com a Fi-
gura 5.55, sendo a única diferença a conexão paralela de R
1 e R2 em vez de apenas RB. Tudo o mais é exatamente 
C1 VCC
RsR1
R2RC
RL
REVi
CEC2
+
–Vo+
–Zi  Ib  
Zo  Vs+
–
Figura 5.56  Configuração com polarização por divisor 
de tensão com Rs e RL.Capítulo 5  análise Ca do transistor tBJ  247
Boylestad_2012_cap05.indd   247 3/11/13   5:43 PMigual. Temos as seguintes equações para os parâmetros 
importantes da configuração: 
 AvL=Vo
Vi=-RC 7RL
re  
 (5.77) 
 Zi=R17R27bre   (5.78) 
 Zo=RC7ro   (5.79)
Para a configuração de seguidor de emissor da Figura 
5.58, o circuito CA equivalente para pequenos sinais seria como o que mostra a Figura 5.59. A única diferença entre essa figura e a configuração sem carga da Figura 5.37 é a combinação em paralelo de R
E e RL e a adição do resistor 
de fonte Rs. As equações para as variáveis de interesse 
podem, portanto, ser determinadas mediante a simples substituição de R
E por RE �RL sempre que RE aparecer. Se 
RE não aparecer em uma equação, o resistor de carga RL 
não afetará o parâmetro. Isto é, 
 AvL=Vo
Vi=RE7RL
RE7RL+re  
 (5.80) Zi=RB7Zb   (5.81)
 Zbb(RE7RL  ) (5.82)
 Zo re   (5.83)
RB  
BC
C1 C2
RL  RE  VCC
Vi  Vo +Ii
Io
Zo+
Vs
–Rs  
Zi  
–
 
Figura 5.58  Configuração de seguidor de emissor com 
Rs e RL.
+
Vs
–Rs  
RE RLRB c
ereβbIi
Zi
Io
ZoIb 
Ibβ 
Vi  +
–Vo+
–
Figura 5.59  Substituição do circuito re equivalente no circuito CA equivalente da Figura 5.58.Ibβ  Ib Io
R'IiRs c b
e eRC  +
–Vo  +
–Vi  +
–Vs ro  reβ R2 R1Zi
Zo  RL
Figura 5.57  Substituição do circuito re equivalente no circuito CA equivalente da Figura 5.56.248   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   248 3/11/13   5:43 PMO efeito de uma resistência de carga e uma impe -
dância de fonte nas configurações TBJ restantes não será 
examinado em detalhes aqui. No entanto, a Tabela 5.1 na Seção 5.14 examina os resultados para cada configuração.
5.13  deterMinação do 
ganho de Corrente
Podemos notar, nas seções anteriores, que o ganho 
de corrente não foi determinado para cada configuração. Edições anteriores deste livro continham os detalhes para determinar esse ganho, mas, na realidade, o ganho de tensão costuma ser o de maior importância. A ausência das deduções não deve causar preocupação, porque: 
Para cada configuração de transistor, o ganho de 
corrente pode ser determinado diretamente a partir do 
ganho de tensão, da carga definida e da impedância de entrada. 
A dedução da equação que relaciona os ganhos de 
tensão e de corrente pode ser realizada a partir da confi-
guração de duas portas da Figura 5.60. 
O ganho de corrente é definido por:
 Ai=Io
Ii  
 (5.84) 
A aplicação da lei de Ohm nos circuitos de entrada 
e de saída resulta em:
Ii=Vi
Zi  e  Io=-Vo
RL   
O sinal negativo associado à equação de saída existe 
simplesmente para indicar que a polaridade da tensão de 
saída é determinada por uma corrente de saída que tem o sentido oposto ao indicado. Por definição, as correntes de entrada e de saída seguem o sentido de entrada na confi-guração de duas portas. A substituição na Equação 5.84, então, resulta em 
AiL=Io
Ii=-Vo
RL
Vi
Zi=-Vo
Vi#Zi
RL   
e na seguinte equação importante:
 AiL=-AvLZi
RL  
 (5.85) 
O valor de RL é definido pela localização de Vo e Io.
Para demonstrar a validade da Equação 5.85, ana-
lisaremos a configuração de polarização por divisor de tensão da Figura 5.28. 
Usando os resultados do Exemplo 5.2, encontramos
Ii=Vi
Zi=Vi
1,35 k e Io=-Vo
RL=-Vo
6,8 k   
AiL=Io
Ii=aVo
6,8 kb
Vi
1,35 k=- aVo
Viba1,35 k
6,8 kb
=-(-368,76) a1,35 k
6,8 kb=73,2    de modo queIi=Vi
Zi=Vi
1,35 k e Io=-Vo
RL=-Vo
6,8 k   
AiL=Io
Ii=aVo
6,8 kb
Vi
1,35 k=- aVo
Viba1,35 k
6,8 kb
=-(-368,76) a1,35 k
6,8 kb=73,2    
Usando a Equação 5.85: 
AiL=-AvLZi
RL=-(-368,76) a1,35 k
6,8 kb=73,2   
que tem o mesmo formato da equação resultante anterior e o mesmo resultado. 
A solução para o ganho de corrente em termos dos 
parâmetros de circuito será mais complicada para algumas configurações se a solução desejada for dada em função dos parâmetros de circuito. No entanto, se uma solução numérica é tudo que se deseja, basta substituir o valor dos três parâmetros a partir de uma análise do ganho de tensão. 
Como um segundo exemplo, analisemos a configura -
ção com polarização de base comum da Seção 5.9. Nesse caso, o ganho de tensão é 
AvLRC
re   RL  Vi  Zi  Ii  Io 
+
–+
–Vo  Zo  
Sistema
Figura 5.60  Determinação do ganho de corrente por 
meio do ganho de tensão.Capítulo 5  análise Ca do transistor tBJ  249
Boylestad_2012_cap05.indd   249 3/11/13   5:43 PMTabela 5.1 Amplificadores transistorizados com TBJ sem carga.
RCRFVCC
Vi Zo+
–IoIo
Vo+
–Ii
Zo
      RERBVCC
IoVo+
–ZiIi
Vi +
–ZoRBRC
REVCC
IiIo
Vo+
–Vi +
–ZiZoR2  R1  RC
REVCC
CEZiIiIo
Vo+
–Vi +
–Zo Z i   Z o   A v   A i  
Média Média
Média Média
Média
Média
Média Média     (1 k) 
       =  RB7bre
          bre
(        RB$10bre    ) (2 k)
        =  RC7ro
          RC
(        ro$10RC    )Alta Alta
Alta Alta
Alta Alta
Alta
Alta
Alta AltaAlta     (-200)
        =  -(RC 7ro)
re
          -RC
re
(        ro$10RC    ) (100)
        =  bRBro
(ro+RC)(RB+bre)
          b
(        ro$10RC,
        RB$10bre    )
 (1 k)
        =  R17R27bre     (2 k)
        =  RC7ro
          RC
(        ro$10RC    ) (-200)
        =  -RC 7ro
re
          -RC
re
(        ro$10RC    ) (50)
        =  b(R17R2)ro
(ro+RC)(R17R2+bre)
          b(R17R2)
R17R2+bre
(        ro$10RC    )
 (100  k)
        =  RB7Zb
        Zbb(re+RE)
          RB7bRE
(        REWre    ) (2 k)
        =  RC
(        qualque r
 nível de  ro    )Baixa
Baixa Baixa
Baix aB aixa  (-5)
        =  -RC
re+RE
         -RC
RE    
(    REWre    )     )05(
     -bRB
RB+Zb    
 (100  k)
        =  RB7Zb
        Zb  b(re+RE)
          RB7bRE
(        REWre    ) (20     )
    = RE7re    
     re    
(    REWre    ) (     )1
    = RE
RE+re    
         1 (-     )05
     -bRB
RB+Zb    
 (20 )
        =  RE7re
         re
(        REWre    ) (2 k    )
    = RC         )002(
     RC
re     (-    )1
     -    1
 (1 k)
        = re
1
b+RC
RF
(        ro$10RC    ) (2 k    )
     RC7RF    
(    ro$10RC    ) (-     )002
     -RC
re    
(    ro$10RC    )
(    RFWRC    )     )05(
    = bRF
RF+bRC    
     RF
RC    RBRCVCC
Vi ZiVo+
+–
–IiIo
Zo
RERC
VEE VCCIo
Vo+
–ZiVi +
–Ii
ZoPolarização fixa:
Polarização por 
divisor de tensão:
Polarização de 
emissor sem desvio:
Seguidor de emissor:
Base-comum:
Realimentação do coletor:Configuração250   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   250 3/11/13   5:43 PMe a impedância de entrada é 
Zi ≅ RE∥re ≅ re
com RL definida como sendo RC devido à localização de Io. 
O resultado é o seguinte: 
AiL=-AvLZi
RL=a-RC
rebare
RCb-   1
que está de acordo com a solução da seção porque Ic ≅ 
Ie. Note, nesse caso, que a corrente de saída tem o sentido 
oposto ao que aparece nos circuitos dessa seção por causa 
do sinal negativo.
5.14 t aBelas-resuMo 
As últimas seções incluíram uma série de derivações 
para configurações TBJ sem carga e com carga. O material 
é tão extenso que nos pareceu apropriado analisar a maioria das conclusões para as várias configurações nas tabelas-re-sumo para fins de comparação rápida. Embora as equações  
que usam parâmetros híbridos não tenham sido discutidas em detalhe até agora, elas foram incluídas para completar as tabelas. O uso de parâmetros híbridos será examinado em uma seção posterior deste capítulo. Em cada caso, as formas de onda incluídas demonstram a relação de fase entre as tensões de entrada e saída. Elas também revelam o valor relativo das tensões nos terminais de entrada e saída. 
A Tabela 5.1 se refere a uma situação sem carga, 
enquanto a Tabela 5.2 inclui o efeito de R
s e RL.
5.15 sisteMas de duas portas
No processo de projeto, muitas vezes é necessá-
rio trabalhar com as características de terminal de um dispositivo em vez de com os componentes individuais do sistema. Em outras palavras, o projetista recebe um pacote do produto com uma lista de dados referentes a suas características, mas ele não tem acesso à estrutura interna. Esta seção relacionará os parâmetros importantes determinados para uma série de configurações das seções anteriores com os parâmetros importantes desse sistema empacotado (“lacrado”). O resultado será a compreensão de como cada parâmetro desse sistema se relaciona com o amplificador ou com o circuito reais. O sistema da Figura 5.61 é denominado sistema de duas portas porque existem dois conjuntos de terminais — um na entrada e outro na saída. Neste ponto, é especialmente importante observar que
os dados em torno de um sistema empacotado são os 
dados sem carga.Isso deve ficar bastante óbvio, porque a carga não 
foi aplicada e também não faz parte do pacote.
Para o sistema de duas portas da Figura 5.61, a po-
laridade das tensões e o sentido das correntes são como 
definidos. Se as correntes tiverem um sentido diferente ou as tensões tiverem uma polaridade diferente em relação à Figura 5.61, um sinal negativo deverá ser aplicado. Note novamente o uso da notação A
vNL para indicar que o ganho 
de tensão fornecido será o valor sem carga. 
Para os amplificadores, os parâmetros relevantes 
foram esboçados dentro dos limites do sistema de duas portas, como mostra a Figura 5.62. As resistências de en-trada e saída de um amplificador empacotado costumam ser fornecidas com o ganho sem carga. Elas podem ser inseridas, então, como mostra a Figura 5.62 para repre-sentar o pacote. 
Para a situação sem carga, a tensão de saída é
 
Vo=AvNLVi   (5.86)
devido ao fato de que I = 0A, o que resulta em IoRo = 0V.
A resistência de saída é definida por Vi = 0V. Sob 
tais condições, a quantidade AvNLVi também é igual a zero 
volt e pode ser substituída por um equivalente de curto-
-circuito. O resultado é:
 Zo=Ro   (5.87)+
Vo  Zo  Ii  Io  
–+
– Zi  
Vi  
ThéveninAvNL
Figura 5.61  Sistema de duas portas.
AvNLVi
Figura 5.62  Substituição dos elementos internos no 
sistema de duas portas da Figura 5.61.Capítulo 5  análise Ca do transistor tBJ  251
Boylestad_2012_cap05.indd   251 3/11/13   5:43 PMTabela 5.2 Amplificadores transistorizados com TBJ incluindo o efeito de Rs e RL.
    AvLVo>Vi     Z i   Z o  
    -(RLRC)
re        RB7bre      R C   
  Incluindo
Incluindo
Incluindo
Incluindo
Incluindor o  : 
    -(RL7RC7ro)
re        RB7bre         RC7ro    
    -(RL7RC)
re        R17R27bre      R C   
r o  : 
    -(RL7RC7ro)
re        R17R27bre         RC7ro    
        1    RE=RL7RE    
    R17R27b(re+RE    )    Rs=Rs7R17R2    
    REaRs
b+reb    
r o  : 
        1     R17R27b(re+RE    )     REaRs
b+reb    
    -(RL7RC)
re        RE7re      R C   
r o  : 
    -(RL7RC7ro)
re        RE7re         RC7ro    
    -(RL7RC)
RE        R17R27b(re+RE    )   R C   
r o  : 
    -(RL7RC)
RE        R17R27b(re+Re    )     RC    
      
VoVCC
RC
ZoRsR1
Vi
RER2RL
Vs+
–Zi
      
      
      
      Configuração
(continua )252   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   252 3/11/13   5:43 PMPor fim, a impedância de entrada Zi simplesmente re-
laciona a tensão aplicada à corrente de entrada resultante e:
 Zi=Ri   (5.88)
Para a situação sem carga, o ganho de corrente é 
indefinido porque a corrente de carga é igual a zero. Há, 
no entanto, um ganho de tensão sem carga igual a AvNL.
O efeito da aplicação de uma carga a um sistema 
de duas portas resultará na configuração da Figura 5.63. Idealmente, nenhum dos parâmetros do modelo é afetado pela alteração de cargas e valores de resistência de fonte. Entretanto, para algumas configurações a transistor, a car -
ga aplicada pode afetar a resistência de entrada, enquanto, para outras, a resistência de saída pode ser afetada pela re-sistência de fonte. Em todos os casos, porém, por definição simples, o ganho sem carga não é afetado pela aplicação de uma carga. De qualquer forma, uma vez que A
vNL, Ri 
e Ro estejam definidos para determinada configuração, 
as equações a serem deduzidas podem ser empregadas.
A aplicação da regra do divisor de tensão no circuito 
de saída resulta em 
Vo=RLAvNLVi
RL+Ro   
e
 AvL=Vo
Vi=RL
RL+RoAvNL  
 (5.89) Tabela 5.2 Amplificadores transistorizados com incluindo o efeito de Rs e RL (continuação).
    AvLVo>Vi     Z i   Z o  
    -(RL7RC)
RE1        RB7b(re+RE1)      R C   
r o  : 
    -(RL7RC)
REt        RB 7b(re+RE    )     RC    
    -(RL 7RC)
re        breRF
Av      R C   
r o  : 
    -(RL 7RC 7ro)
re        breRF
0Av 0        RC 7RF 7ro    
    -(RL 7RC)
RE        bRERF
0Av 0        RC 7RF    
r o  : 
    -(RL 7RC)
RE        bRERF
0Av 0        RC 7RF    VoVCC
RC
Zo
CERs ViRB
RE2RL
Vs+
–ZiRE1
      
VoVCC
VsRC
Zo
RLRs Vi
+
–ZiRF
      
VoVCC
VsRC
ZoRs Vi
+
–ZiRF
RLRERL
      Configuração
Incluindo
Incluindo
IncluindoCapítulo 5  análise Ca do transistor tBJ  253
Boylestad_2012_cap05.indd   253 3/11/13   5:43 PMVisto que a razão RL/(RL + Ro) é sempre menor do 
que 1, temos evidência adicional de que o ganho de tensão 
com carga de um amplificador é sempre menor do que o valor sem carga. 
O ganho de corrente é, então, determinado por
AiL=Io
Ii=-Vo>RL
Vi>Zi=-Vo
Vi Zi
RL   
e
 AiL=-AvLZi
RL  
 (5.90) 
tal como obtido anteriormente. De modo geral, portanto, o ganho de corrente pode ser obtido a partir do ganho de tensão e dos parâmetros de impedância Z
i e RL. O próximo 
exemplo demonstrará a utilidade e a validade das equações 5.89 e 5.90. 
Agora voltamos nossa atenção para o lado de entrada 
do sistema de duas portas e para o efeito de uma resistência de fonte interna sobre o ganho de um amplificador. Na Figura 5.64, uma fonte com uma resistência interna foi aplicada ao sistema básico de duas portas. As definições de Z
i e AvNL são tais que: 
Os parâmetros Zi e AvNL de um sistema de duas 
portas não são afetados pela resistência interna da 
fonte aplicada.No entanto: 
A impedância de saída pode ser afetada pelo valor de Rs . 
A fração do sinal aplicado que chega aos terminais 
de entrada do amplificador da Figura 5.64 é determinada 
pela regra do divisor de tensão. Isto é, 
 Vi=RiVs
Ri+Rs  
 (5.91) 
A equação 5.91 mostra claramente que quanto maior 
o valor de Rs, menor a tensão nos terminais de entrada do 
amplificador. De modo geral, portanto, como mencionado anteriormente, para um amplificador específico, quanto maior a resistência interna de uma fonte de sinal, menor o ganho global do sistema. 
Para o sistema de duas portas da Figura 5.64, 
e
 Vo=AvNLVi
Vi=RiVs
Ri+Rs 
de modo que   
 Vo=AvNLRi
Ri+RsVs
 
e Avs=Vo
Vs=Ri
Ri+RsAvNL  
 (5.92)
Os efeitos de Rs e RL foram demonstrados indi-
vidualmente. A próxima questão é como a presença de ambos os fatores no mesmo circuito afetará o ganho total. Na Figura 5.65, uma fonte com resistência interna R
s e uma 
carga RL foram aplicadas a um sistema de duas portas para 
o qual os parâmetros Zi, AvNL e Zo foram especificados. Por 
enquanto, vamos supor que Zi e Zo não são afetados  por 
RL e Rs, respectivamente. 
No lado de entrada, encontramos 
Equação 5.91:
 Vi=RiVs
Ri+Rs    
 
AvNLVi
Figura 5.63  Aplicação de uma carga no sistema de duas 
portas da Figura 5.62.
Vs
–+
ZiZoVi
–+
Vo
–+Ii Io Is
ANLVi
Figura 5.64  Inclusão dos efeitos da resistência de fonte Rs.254   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   254 3/11/13   5:43 PMou
  Vi
Vs=Ri
Ri+Rs  
 (5.93) 
e, no lado de saída, 
ou
 Vo=RL
RL+Ro AvNLVi   
AvL=Vo
Vi=RLAvNL
RL+Ro=RL
RL+RoAvNL  
 (5.94) 
Para o ganho total Avs = Vo/Vs, as seguintes operações 
matemáticas podem ser realizadas: 
 Avs=Vo
Vs=Vo
Vi#Vi
Vs  
 (5.95) 
e substituindo as equações 5.93 e 5.94 temos:
 Avs=Vo
Vs=Ri
Ri+Rs#RL
RL+RoAvNL  
 (5.96) 
Visto que Ii = Vi /Ri, como anteriormente, 
 AiL=-AvLRi
RL  
 (5.97) 
ou, usando Is = Vs /(Rs + Ri),
 Ais=-AvsRs+Ri
RL  
  (5.98)
No entanto, Ii = Is, de modo que as equações 5.97 
e 5.98 geram o mesmo resultado. A Equação 5.96 revela 
claramente que tanto a resistência de fonte quanto a re-sistência de carga reduzirão o ganho global do sistema. 
Os dois fatores de redução da Equação 5.96 formam 
um produto que deve ser cuidadosamente avaliado em qualquer procedimento de projeto. Não basta assegurar que R
s é relativamente pequeno se o efeito do valor de RL 
for ignorado. Por exemplo, na Equação 5.96, se o primeiro fator é 0,9 e o segundo é 0,2, o produto dos dois resulta em um fator de redução global igual a (0,9)(0,2) = 0,18, que é próximo do fator mais baixo. O efeito do excelente valor 0,9 foi completamente dizimado pelo segundo multiplica-dor significativamente menor. Se ambos fossem fatores de valor 0,9, o resultado líquido seria (0,9)(0,9) = 0,81, que ainda é bastante elevado. Mesmo que o primeiro fosse 0,9 e o segundo fosse 0,7, o resultado líquido de 0,63 ainda seria respeitável. De modo geral, portanto, para um ganho total razoável, os efeitos de R
s e RL devem ser avaliados 
individualmente e como um produto. 
exeMplo 5.12Determine A
vL e Avs para o circuito do Exemplo 5.11 e 
compare as soluções. O Exemplo 5.1 mostrou que AvNL 
= –280, Zi = 1,07 kΩ e Zo = 3 kΩ. No Exemplo 5.11,  
RL = 4,7 kΩ e Rs = 0,3 kΩ. 
solução: a)  Equação 5.89: 
AvL=RL
RL+RoAvNL    
=4,7 k
4,7 k+3 k (-280,11)
= 170,98    
 tal como no Exemplo 5.11. 
b)  Equação 5.96: 
Avs=Ri
Ri+Rs#RL
RL+RoAvNL    
=1,07 k
1,07 k+0,3 k#4,7 k
4,7 k+3 k (-280,11)
=(0,781)(0,610)( -280,11)
= 133,4 5   
 tal como no Exemplo 5.11. 
Is
+
Vs
–Ii  
RL  Vo  +
–ZoIo
Figura 5.65  Consideração dos efeitos de Rs e RL sobre o ganho de um amplificador.Capítulo 5  análise Ca do transistor tBJ  255
Boylestad_2012_cap05.indd   255 3/11/13   5:43 PMexeMplo 5.13
Dado o amplificador empacotado (sem os parâmetros internos) da Figura 5.66: a)  Determine o ganho A
VL com RL = 1,2 kΩ e compare-o 
ao valor sem carga. 
b)  Repita o item (a) com RL = 5,6 kΩ e compare as 
soluções. 
c)  Determine Avs com RL = 1,2 kΩ. 
d)  Determine o ganho de corrente
 Ai=Io
Ii=Io
Is com RL = 5,6 kΩ. 
solução: a)  Equação 5.89: 
AvL=RL
RL+Ro AvNL    
=1,2 k
1,2 k+2 k (-480)=(0,375)( -480)
= 180   
 que representa uma queda drástica em relação ao valor sem carga. 
b)  Equação 5.89: 
AvL=RL
RL+Ro AvNL    
=5,6 k
5,6 k+2 k (-480)=(0,737)( -480)
= 353,7 6    
 que revela claramente que quanto maior o resistor de carga, melhor o ganho. 
c)  Equação 5.96: 
Avs=Ri
Ri+Rs#RL
RL+Ro AvNL    
=4 k
4 k+0,2 k#1,2 k
1,2 k+2 k (-480)
=(0,952)(0,375)( -480)
= 171,36     que é bastante próximo do ganho com carga Av, 
porque a impedância de entrada é consideravelmente 
maior do que a resistência de fonte. Em outras pala -
vras, a resistência de fonte é relativamente pequena quando comparada com a impedância de entrada do amplificador.
d )    
   AiL=Io
Ii=Io
Is=- AvLZi
RL    
=-(-353,76) a4 k
5,6 kb=(-    )417,0()67,353
= 252,6        
É importante compreender que, quando utilizamos 
as equações de duas portas em algumas configurações, a impedância de entrada é sensível à carga aplicada (tal como o seguidor de emissor e a realimentação de coletor), e em outras a impedância de saída é sensível à resistência de fonte aplicada (tal como o seguidor de emissor). Nes-ses casos, os parâmetros sem carga para Z
i e Zo devem 
ser calculados antes da substituição nas equações de duas portas. Para a maioria dos sistemas empacotados, como o amp-ops, essa sensibilidade dos parâmetros de entrada e saída à carga aplicada ou à resistência de fonte 
é minimizada para eliminar a necessidade de preocupação com alterações nos valores sem carga ao utilizarmos equações de duas portas.
5.16 sisteMas eM CasCata
A abordagem de sistema de duas portas é parti-
cularmente útil no caso de sistemas em cascata, como o que aparece na Figura 5.67, onde A
v1, Av2, Av3 e assim 
por diante são os ganhos de tensão de cada estágio sob 
condições com carga. Isto é, Av1 é determinado enquan-
to a impedância de entrada Av2 atua como carga para 
Av1. Para Av2, Av1 determinará a intensidade do sinal e a 
impedância da fonte na entrada de Av2. O ganho total do 
sistema é, então, determinado pelo produto dos ganhos individuais, como segue:
 AvT=Av1#Av2#Av3 . . . 
 (5.99)
e o ganho de corrente total é dado por:
 AiT=-AvTZi1
RL  
 (5.100)
Por mais perfeito que seja o projeto, a aplicação de 
um estágio ou uma carga subsequente a um sistema de RL  RsIi  
Vo  Vi +
–+
–+
Vs
–Is Io
=2 kΩ Zo=4 kΩ Zi=–480 AvNL0,2 kΩ
Figura 5.66  Amplificador para o Exemplo 5.13.256   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   256 3/11/13   5:43 PMduas portas afeta o ganho de tensão. Portanto, não existe 
a possibilidade de uma situação em que Av1, Av2 e assim 
por diante, como vemos na Figura 5.67, sejam simples-mente valores para a situação sem carga. Os parâmetros sem carga podem ser usados para determinar os ganhos com carga de cada estágio, mas a Equação 5.99 requer os valores com carga. A carga no estágio 1 é Z
i2, no estágio 
2, Zi3, no estágio 3, Zin etc.
exeMplo 5.14O sistema de dois estágios da Figura 5.68 utiliza tran-sistor em uma configuração seguidor de emissor antes de uma configuração base-comum para assegurar que o máximo porcentual do sinal aplicado apareça nos terminais de entrada do amplificador base-comum. Na Figura 5.68, os valores sem carga são fornecidos para cada sistema, com exceção de Z
i e Zo para o seguidor 
de emissor, os quais são valores com carga. Para a configuração da Figura 5.68, determine:a)  O ganho com carga para cada estágio.
b)  O ganho total para o sistema, A
v e Avs.
c)  O ganho de corrente total para o sistema.
d)  O ganho total para o sistema se a configuração de seguidor de emissor for removida.
solução:a)  Para a configuração  de seguidor de emissor, o ganho 
com carga é (pela Equação 5.94):e Vo1=Zi2
Zi2+Zo1 AvNLVi1
=26 
26 +12  (1) Vi1=0,684  Vi1   
AVi=Vo1
Vi1=0,684    
 Para a configuração base comum,
e
 Vo2=RL
RL+Ro2AvNL Vi2
=8,2 k
8,2 k+5,1 k (240)  Vi2=147,97  Vi2   
Av2=Vo2
Vi2=147,97     
b)  Equação 5.99: AvT = Av1Av2
             = (0,684)(147,97)
             = 101,20 
 Equação 5.92:
Avs=Zi1
Zi1+RsAvT=(10 k)(101,20)
10 k+1 k
=92     
c)  Equação 5.100:
AiT=-AvTZi1
RL=-(101,20) a10 k
8,2 kb    
= 123,41     Vi  
Zi = Zi1=Vo1Vi2
+
–RL
Zi2Zi3Zo1Zo2Zo3=Vo2Vi3
Vo  +
–Av1
ZinZon = ZoAv2Av3Avn
Figura 5.67  Sistema em cascata.
RL Vo  
+–,,Seguidor de emissor Base-comumAv2Av1
Figura 5.68  Exemplo 5.14.Capítulo 5  análise Ca do transistor tBJ  257
Boylestad_2012_cap05.indd   257 3/11/13   5:43 PMd)  Equação 5.91: 
Vi=ZiCB
ZiCB+RsVs=26 
26 +1 kVs=0,025  Vs     
e Vi
Vs=0,025  
 com
 Vo
Vi=147,97  
 de cima
e Avs=Vo
Vs=Vi
Vs#Vo
Vi=(0,025)(147,97) =3,7
No total, portanto, o ganho é cerca de 25 vezes maior 
quando a configuração seguidor de emissor é usada para repassar o sinal para os estágios amplificado -
res. Observe, entretanto, que também é importante que a impedância de saída do primeiro estágio seja relativamente próxima à impedância de entrada do segundo estágio, ou o sinal teria sido “perdido” novamente pela ação do divisor de tensão.
amplificadores tBJ com acoplamento RC
Uma conexão comum de estágios amplificadores é o 
acoplamento RC mostrado na Figura 5.69 no próximo exem-
plo. O nome deriva do capacitor de acoplamento CC e do fato 
de que a carga no primeiro estágio é uma combinação RC. O 
capacitor de acoplamento isola os dois estágios do ponto de vista CC, mas atua como um equivalente de curto-circuito para a resposta CA. A impedância de entrada do segundo estágio atua como uma carga no primeiro, o que permite a mesma abordagem de análise que a descrita nas duas últimas seções. 
exeMplo 5.15a)  Calcule o ganho de tensão sem carga e a tensão de saída dos amplificadores transistorizados com aco-plamento RC da Figura 5.69. b)  Calcule o ganho global e a tensão de saída se uma carga de 4,7 kΩ é aplicada ao segundo estágio e compare os resultados com aqueles obtidos no item (a). 
c)  Calcule a impedância de entrada do primeiro estágio e a impedância de saída do segundo. 
solução: a) A análise de polarização CC resulta, para cada tran-sistor, no que vemos a seguir:
V
B = 4,7 V , VE = 4,0 V , VC = 11 V , IE = 4,0 mA
 No ponto de polarização,
re=26 mV
IE=26 mV
4 mA=6,5    
 A carga do segundo estágio é
Zi2 = R1∥R2∥βre
 que resulta no seguinte ganho para o primeiro estágio:
Av1=-RC 7(R17R27bre)
re
=-(2,2 k)7[15 k 74,7 k 7(200)(6,5  )]
6,5 
=-665,2  
6,5 =- 3,201
 Para o segundo estágio sem carga, o ganho é
Av2(NL)=-RC
re=-2,2  k
6,5 =-    64,833
 o que resulta em um ganho global de
AvT(NL) = AvLAv2(NL)  = (–102,3)(–338,46) 
                 ≅  34,6	×	103
+20 V
2,2 kΩ
20   Fμ4,7 kΩ15 kΩ
Q1CC
Q2
20   Fμ2,2 kΩ 15 kΩ
4,7 kΩ
1 kΩ10 μF10 μF 10 μF
Vi = 25   V μVo
+ +
1 kΩβ= 200 β= 200
Figura 5.69  Amplificador TBJ com acoplamento RC para o Exemplo 5.15.258   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   258 3/11/13   5:43 PM A tensão de saída é, portanto,
Vo = AvT(NL)Vi = (34,6 × 103)(25 µV) ≅ 865	mV
b)  O ganho global com carga aplicada de 10 kΩ é
AvT=Vo
Vi=RL
RL+ZoAvT(NL)
=4,7 k
4,7 k+2,2 k (34,6 ×103)
23,6 ×103   
 que é consideravelmente menor do que o ganho sem 
carga, porque RL está relativamente próximo de RC.
Vo = AvTVi
    = (23,6 × 103)(25 µV)
    = 590	mV
c)  A impedância de entrada do primeiro estágio é
Zi1 = R1∥R2∥βre = 4,7 kΩ∥15 kΩ∥(200)(6,5 Ω) 
= 953,6	Ω
 enquanto a impedância de saída para o segundo estágio é
Z
o2 = RC = 2,2	kΩ
Conexão cascode
A configuração cascode possui uma de duas configu-
rações possíveis. Em cada caso, o coletor do transistor que está à frente é conectado ao emissor do transistor seguinte. Um arranjo possível aparece na Figura 5.70; o segundo, na Figura 5.71 do exemplo a seguir.
Os arranjos fornecem uma impedância de entrada 
relativamente alta com ganho de tensão baixo para o primeiro estágio de modo a assegurar que a capacitância Miller de entrada (a ser discutida na Seção 9.9) seja míni -
ma, enquanto o estágio BC seguinte oferece uma excelente resposta de alta frequência.
exeMplo 5.16Calcule o ganho de tensão sem carga para a configura -
ção cascode da Figura 5.71.solução: A análise  CC resulta em
V
B1 = 4,9 V ,  VB2 = 10,8 V ,  IC1 ≅ IC2 = 3,8 mA
ViVo
Figura 5.70  Configuração cascode.VCC  =  18 V
Vo2
C = 5   F μ
Q2
Vo1
Q1
CE = 20 μFRE
1,1 kΩ6,8 kΩRB1
10   Fμ
Cs = 5   FμVi1C1
(    =     = 200)β2 β1
RB3
4,7 kΩRB2
5,6 kΩRC
1,8 kΩ
Figura 5.71  Circuito cascode prático para o Exemplo 5.16.Capítulo 5  análise Ca do transistor tBJ  259
Boylestad_2012_cap05.indd   259 3/11/13   5:43 PMvisto que IE1 ≅ IE2, a resistência dinâmica de cada 
transistor é
re=26 mV
IE26 mV
3,8 mA=6,8    
A carga no transistor Q1 é a impedância de entrada do 
transistor Q2 na configuração BC, como mostrado por 
re na Figura 5.72.
O resultado é a substituição de RC na equação básica sem 
carga para o ganho da configuração BC, com a impe-
dância de entrada de uma configuração BC como segue:
Av1=-RC
re=-re
re=-    1
com o ganho de tensão para o segundo estágio (base--comum) de
Av2=RC
re=1,8 k
6,8 =    562 
O ganho global sem carga é 
AvT = Av1Av2 = (–1)(265) = –265
Como era previsível, no Exemplo 5.16, o estágio de EC fornece uma impedância de entrada maior do que se poderia esperar do estágio BC. Com um ganho de tensão de cerca de 1 no primeiro estágio, a capacitân -
cia Miller de entrada é mantida bastante baixa para sustentar uma resposta de alta frequência adequada. Um grande ganho de tensão de 265 foi fornecido pelo estágio BC para dar ao projeto geral um bom nível de 
impedância de entrada com níveis de ganho desejáveis. 
5.17 Conexão darlington
Uma conexão muito conhecida de dois transistores 
bipolares de junção que opera como um transistor “super -
beta” é a conexão Darlington mostrada na Figura 5.73. 
Sua principal característica é que o transistor composto atua como uma unidade única com um ganho de corrente que é o produto dos ganhos de corrente dos transistores individuais. Se a conexão é feita  a partir de dois transis-
tores separados com ganhos de corrente β
1 e β2, a conexão 
Darlington fornece um ganho de corrente de:
 bD=b1b2   (5.101) 
A configuração foi introduzida pela primeira vez 
pelo Dr. Sidney Darlington em 1953. A Figura 5.74 apre-senta uma breve biografia. 
Configuração de seguidor de emissor 
Um amplificador Darlington utilizado em uma con-
figuração de seguidor de emissor aparece na Figura 5.75. O impacto primário de usar a configuração Darlington é uma impedância de entrada muito maior do que aquela obtida com um circuito de transistor único. O ganho de corrente também é maior, mas o ganho de tensão para um transistor único ou uma configuração Darlington perma-nece ligeiramente menor do que um.
Polarização CC A situação em questão é resolvida a 
partir de uma versão modificada da Equação 4.44. Existem 
duas quedas de tensão base-emissor a serem incluídas, e o beta de um único transistor é substituído pela combinação Darlington da Equação 5.101. 
 
IB1=VCC-VBE1-VBE2
RB+bD RE  
 (5.102) 
A corrente do emissor de Q1 é igual à corrente de 
base de Q2, de modo que 
IE2 = β2IB2 = β2IE1 = β2(β1IE1) = β1β2IB1
resultando em
 IC2IE2=bD IB1   (5.103) Vi1Vo1Vo2
Q1  Q2  re
Figura 5.72  Definição da carga de Q1.
Figura 5.73  Combinação Darlington.260   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   260 3/11/13   5:43 PMA tensão de coletor de ambos os transistores é 
 VC1=VC2=VCC   (5.104) 
a tensão do emissor de Q2 
 VE2=IE2RE   (5.105) 
a tensão de base de Q1:
VB1=VCC-IB1RB=VE2+VBE1+VBE2    (5.106) 
a tensão de coletor-emissor de Q:
 VCE2=VC2-VE2=VCC-VE2   (5.107) 
exeMplo 5.17
Calcule as tensões de polarização CC e as correntes para a configuração Darlington da Figura 5.76. solução:
bD=b1b2=(50)(100) =5000
IB1=VCC-VBE1-VBE2
RB+bD RE
=18 V-0,7 V-0,7 V
3,3 M+(5000)(390  )
=18 V-1,4 V
3,3 M+1,95 M=16,6 V
5,25 M
=3,16 μA
IC2 > IE2 = βDIB1 = (5000)(3,16 mA) = 15,80	mA
VC1 = VC2 = 18	V
VE2 = IE2RE = (15,80 mA)(390 Ω) = 6,16	 V
VB1 = VE2 + VBE1 + VBE2 = 6,16 V + 0,7 V + 0,7 V 
      = 7,56	 V
VCE2 = VCC – VE2 = 18 V – 6,16 V = 11,84	 V
VBE1
VBE2C1
C2Vi
IB1
IE2Vo+
+–
–β2 β1
Figura 5.75  Configuração de seguidor de emissor com 
um amplificador Darlington.
Figura 5.74  Sidney Darlington (cortesia de AT&T 
Archives and History Center).
Norte-americano (Pittsburgh, PA; Exeter, NH) (1906-1997)	
Chefe	de	departamento	 da	Bell	Laboratories.	 Professor, 
Departamento de Engenharia Elétrica e da Computação, da 
Universidade de New Hampshire.
O Dr. Sidney Darlington obteve o bacharelado em física 
por Harvard e em Comunicação Elétrica pelo MIT, e seu 
Ph.D. pela Universidade de Columbia. Em 1929, ingressou na Bell Laboratories, onde foi chefe do Departamento de Circuitos e Controle. Nesse período, fez amizade com outros colaboradores importantes, como Edward Norton e Hendrik Bode. Detentor de 24 patentes nos Estados Unidos, foi premiado com a Presidential Medal of Free-dom, a mais alta honraria civil no país, em 1945, por suas contribuições ao projeto de circuitos durante a Segunda Guerra Mundial. Membro eleito da National Academy of Engineering, ele também recebeu a IEEE Edison Medal em 1975 e a IEEE Medal of Honor em 1981. Sua patente norte-americana 2 663 806 e entitulada “Semiconductor Signal Translating Device” foi emitida em 22 de dezembro de 1953, e descrevia como dois transistores podem ser construídos na configuração Darlington sobre o mesmo substrato — é, com frequência, considerada a origem da construção do CI composto. O Dr. Darlington também foi responsável pela introdução e pelo desenvolvimento da técnica de Chirp, usada em todo o mundo na transmissão por guia de onda e sistemas de radar. Ele foi o principal colaborador do Bell Laboratories Command Guidance System, que guia a maioria dos foguetes usados atualmen-te para colocar satélites em órbita. Esse sistema utiliza uma combinação de rastreamento por radar no solo com controle inercial do próprio foguete. O Dr. Darlington foi um ávido praticante de esportes ao ar livre, escalando tri-lhas, e membro da Appalachian Mountain Club. Uma das realizações que mais o orgulhou foi a escalada do Monte Washington aos 80 anos de idade.Capítulo 5  análise Ca do transistor tBJ  261
Boylestad_2012_cap05.indd   261 3/11/13   5:43 PMImpedância de entrada CA  A impedância de 
entrada CA pode ser determinada pelo circuito CA equi-
valente da Figura 5.77.
Como definido na Figura 5.77:
Zi2 = β2(re2 + RE)
Zi1 = β1(re1 + Zi2)
de modo que    Zi1 = β1(re1 + β2(re2 + RE)) 
Supondo RE >> re2 
e Zi1 = β1(re1 + β2RE) 
Desde que  β2RE >> re1 
Zi1 ≅ β1β2RE
e desde que Zi = RB∥Zi 
 Zi=RB7b1b2RE=RB7bD RE   (5.108)
Para o circuito da Figura 5.76:Zi = RB∥βDRE
= 3,3 MΩ∥(5000)(390 Ω) = 3,3 MΩ∥1,95 MΩ
= 1,38	MΩ
Note, na análise anterior, que os valores de re não 
foram comparados, mas caíram em relação a valores muito 
maiores. Em uma configuração Darlington, os valores de re 
serão diferentes porque a corrente do emissor através de cada 
transistor será diferente. Além disso, devemos ter em mente que provavelmente os valores de beta para cada transistor serão diferentes porque lidam com valores diferentes de corrente. O fato é, no entanto, que o produto dos dois valores de beta será igual a β
D, conforme indicado na folha de dados.
Ganho de corrente CA O ganho de corrente pode 
ser determinado pelo circuito equivalente da Figura 5.78. A impedância de saída de cada transistor é ignorada,  e os 
parâmetros de cada transistor são empregados .
Calculando a corrente de saída: I
o = Ib2 + β2Ib2 = (β2 + 1)Ib2
com  Ib2 = β1Ib1 + Ib1 = (β1 + 1)Ib1
Então, Io = (β2 + 1)(β1 + 1)Ib1
Usando a regra do divisor de corrente no circuito 
de entrada, temos:
e
 Ib1=RB
RB+Zi Ii=RB
RB+b1b2RE Ii
Io=(b2+1)(b1+1)aRB
RB+b1b2REbIi   
então
 Ai=Io
Ii=(b1+1)(b2+1)RB
RB+b1b2RE 
Usando β1, β2 >> 1 
 Ai=Io
Iib1b2RB
RB+b1b2RE (5.109)
ou
 Ai=Io
IibD RB
RB+bD RE (5.110)
Zi  Zi1
Zi2RB
REQ2Q1
E1, B2
Figura 5.77  Determinação de Zi.Ii  
RB  REB1
2Ib2B2 E1
C1 C2E2
Ib2 Ib1 Io1re1β 2re2β
β 1Ib1β
Figura 5.78 Determinação de Ai para o circuito da Figura 5.75.
C1Vi
β2 = 100β1 = 50
C2Vo,
Figura 5.76  Circuito para o Exemplo 5.17.262   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   262 3/11/13   5:43 PMPara a Figura 5.76:
Ai=Io
Ii=bD RB
RB+bD RE=(5000)(3,3  M)
3,3 M+1,95 M
=3,14:103    
Ganho de tensão CA O ganho de tensão pode ser 
determinado pela Figura 5.77 e pela seguinte dedução:
Vo=IoRE
Vi=Ii(RB7Zi)
RBZi=RBbD RE=bD RB RE
RB+bD RE
e
 An=Vo
Vi=Io RE
Ii(RBZi)=(Ai)aRE
RB7Zib   
=£bD RB
RB+bD RE§£RE
bD RB RE
RB+bD RE§   
 
e  A v  1 (na verdade, menor que 1)     (5.111)
um resultado esperado para a configuração de seguidor 
de emissor.
Impedância de saída CA A impedância de saída 
será determinada pela retomada da Figura 5.78 e definindo 
Vi em zero volt, como mostra a Figura 5.79. O resistor RB 
está “em curto”, o que resulta na configuração da Figura 5.80. Observe, nas figuras 5.79 e 5.80, que a corrente de saída foi redefinida para corresponder à nomenclatura 
padrão e Z
o adequadamente definida.
No ponto a, a Lei das Correntes de Kirchhoff resul-
tará em Io + (β2 + 1)Ib2 = Ie:
Io = Ie – (β2 + 1)Ib2
Aplicando a Lei das Tensões de Kirchhoff ao longo 
da malha externa de saída, temos
 – Ib1β1re1 – Ib2β2re2 – Vo = 0 
e Vo = Ib1β1re1 + Ib2β2re2  Substituindo Ib2 = (β1 + 1)Ib1 
Vo = –Ib1β1re1 – (β1 + 1)Ib1β2re2
    = –Ib1[β1re1 + (β1 + 1)β2re2]
e Ib1=-Vo
b1re1+(b1+1)b2re2 
com 
 Ib2=(b1+1)Ib1
=(b1+1)c-Vo
b1re1+(b1+1)b2re2d
 
de modo que Ib2=- cb1+1
b1re1+(b1+1)b2re2dVo
Retomando 
Io=Ie-(b2+1)Ib2
=Ie-(b2+1)a-(b1+1)Vo
b1re1+(b1+1)b2re2b   
ou Io=Vo
RE+(b1+1)(b2+1)Vo
b1re1+(b1+1)b2re2 
Visto que β1, β2 >> 1 
Io=Vo
RE+b1b2Vo
b1re1+b1b2re2=Vo
RE+Vo
b1re1
b1b2+b1b2re2
b1b2
Io=Vo
RE+Vo
re1
b2+re2
RB RE Vo Vi  0 VIo
Zo Ib1Ib2
+
–1re1β 2re2β
2Ib2β 1Ib1β
Figura 5.79  Determinação de Zo.RE Vo Ib1Ib2 Io 
ZoIea
++
+
––
–2re2β
1re1β 1Ib1β2Ib2β(   2  1)Ib2β
Figura 5.80  Circuito redesenhado da Figura 5.79.Capítulo 5  análise Ca do transistor tBJ  263
Boylestad_2012_cap05.indd   263 3/11/13   5:43 PMque define o circuito de resistências em paralelo da Figura 5.81.
De modo geral,
 REWare1
b2+re2b
, 
de maneira que a impedância de saída é definida por
 Zo=re1
b2+re2  
 (5.112)
Usando os resultados CC, o valor de re2 e re1 pode 
ser determinado como segue:
re2=26 mV
IE2=26 mV
15,80  mA=1,65    
e  
 IE1=IB2=IE2
b2=15,80  mA
100=0,158     Am
 
de modo que   re1=26 mV
0,158  mA=164,5  
 
A impedância de saída do circuito da Figura 5.78 
é, portanto:
Zore1
b2+re2=164,5  
100+1,65 
=1,645  +1,65 =3,30    
De modo geral, a impedância de saída para a con-
figuração da Figura 5.78 é muito baixa — da ordem de 
alguns ohms, no máximo.
amplificador com divisor de tensão
Polarização CC Agora investigaremos o efeito da 
configuração Darlington em uma configuração básica de amplificador, como mostra a Figura 5.82. Note que agora há um resistor de coletor R
C e que o terminal emissor do 
circuito Darlington está conectado ao terra para as con-dições de CA. Como observado na Figura 5.82, o beta de cada transistor é fornecido juntamente com a tensão resultante da base para o emissor.
A análise CC pode ser feita como segue:
bD=b1b2=(110 ×110)=12.100
VB=R2
R2+R1VCC=220 k(27 V)
220 k+470 k=8,61 V
VE=VB-VBE=8,61 V-1,5 V=7,11 V
IE=VE
RE=7,11 V
680 =10,46  mA
IB=IE
bD=10,46  mA
12.100=0,864  µA
Usando os resultados anteriores, os valores de re2 e 
re1 podem ser determinados:
e re2=26 mV
IE2=26 mV
10,46  mA=2,49 
IE1=IB2=IE2
b2=10,46  mA
110=0,095  mA   
re1=26 mV
IE1=26 mV
0,095  mA=273,7  
Impedância de entrada CA O equivalente CA 
da Figura 5.82 aparece na Figura 5.83. Os resistores R1 e 
R2 estão em paralelo com a impedância de entrada do par 
Darlington, assumindo que o segundo transistor  atue como 
uma carga RE sobre o primeiro, como mostra a Figura 5.83.
Isto é, Z′i = β1re1 + β1(β2re2)
e Zi=b1[re1+b2re2  ] (5.113)RE VoIo
Zo +
–re1
2re2
Figura 5.81  Circuito resultante definido por Zo.ViVoIo
C1
R2  
RERC
CEC2
VBE = 1,5 VR1  
ZiIi
220 kΩ   
680 Ω  470 kΩ   1,2 kΩ  VCC = 27 V
 1 =    2 = 110.
Zi'ββPar 
Darlington
Figura 5.82  Configuração de amplificador usando um 
par Darlington. 264   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   264 3/11/13   5:43 PMPara o circuito da Figura 5.82:
Z′i  = 110[273,7 Ω + (110)(2,49 Ω)]
 = 110[273,7 Ω + 273,9 Ω]
 = 110[547,6 Ω]
 = 60,24	kΩ
e         Zi = R1∥R2∥Z′i 
 = 470 kΩ∥220 kΩ∥60,24 kΩ
 = 149,86 kΩ∥60,24 kΩ
 = 42,97	kΩ
Ganho de corrente CA O equivalente CA completo 
da Figura 5.82 aparece na Figura 5.84.
A corrente de saída  Io = β1Ib1 + β2Ib2
com  Ib2 = (β1 + 1)Ib1
de modo que  Io = β1Ib1 + β2(β1 + 1)Ib1
e com  Ib1 = I′i
temos  Io = β1I′i + β2(β1 + 1)I′i
e
 Ai=Io
Ii=b1+b2(b+1)
b1+b2b1=b1(1+b2)
b1b2     
e, finalmente,
 Ai=Io
Ii=b1b2=bD  
 (5.114)
Para a estrutura original: 
Ii=R17R2Ii
R17R2+Zi    uo    Ii
Ii=R17R2
R17R2+Zi    mas Ai=Io
Ii=aIo
IibaIi
Iib   
 
de modo que 
    Ai=bD(R17R2)
R17R2+Zi   (5.115)
Para a Figura 5.82:
Ai=(12.100)(149,86  k)
149,86  k+60,24  k
=8630, 7    
Note a significativa queda no ganho de corrente 
devido a R1 e R2.
Ganho de tensão CA  A tensão de entrada é a mesma 
através de R1 e R2 e na base do primeiro transistor, como 
mostra a Figura 5.84.
O resultado é 
Av=Vo
Vi=-Io RC
IiZi=-AiaRC
Zib   
e Av=-bDRC
Zi   (5.116)
Para o circuito da Figura 5.82,
Av=-bDRC
Zi=-(12.000)(1,2  k)
60,24  k= 241,04     
Impedância de saída CA Visto que a impedância de 
saída em RC está em paralelo com os terminais de coletor -
-emissor do transistor, podemos rever situações semelhan-tes e verificar que a impedância de saída é definida por
 Zo RC7ro2   (5.117)
onde ro2 é a resistência de saída do transistor Q2.ViVo
Io
R1 R2   2re2RCIi
Q1  
Q2 Zi
Zi'β
   2re2βQ1  
Figura 5.83  Definindo Zi′ e Zi.
ZiIb1
Ib2
R1  R2  B1  
E2  E2  1re1E1, B2  C1C2  
RCIi  
IoVo
Zi'Ii'
β1Ib1β
2Ib2β2re2β
Figura 5.84  Circuito CA equivalente para a Figura 5.82.Capítulo 5  análise Ca do transistor tBJ  265
Boylestad_2012_cap05.indd   265 3/11/13   5:43 PMamplificador darlington encapsulado
Uma vez que a conexão Darlington é muito conheci-
da, vários fabricantes fornecem unidades montadas, como 
mostra a Figura 5.85. Normalmente, os dois TBJs são construídos sobre um único chip em vez de serem utiliza -
das unidades separadas. Observe que somente um conjunto de terminais de coletor, base e emissor é fornecido para cada configuração. São, é claro, a base do transistor Q
1, o 
coletor de Q1 e Q2 e o emissor de Q2.
Na Figura 5.86, são fornecidas algumas especifi-
cações para um amplificador Darlington MPSA 28 da Fairchild Semiconductor. Em particular, note que a tensão de coletor-emissor máxima de 80 V é também a tensão de ruptura. O mesmo se aplica às tensões coletor-base e 
emissor-base, embora devamos perceber quão reduzidos são os limites máximos para a junção base-emissor. Por causa da configuração Darlington, a especificação da corrente máxima para a corrente do coletor saltou para 800 mA — nível muito superior aos encontrados para os circuitos de um único transistor. O ganho de corrente CC é especificado no elevado valor de 10.000, e o potencial base--emissor no estado “ligado” é 2 V , que certamente excede o 1,4 V que usamos para os transistores individuais. Por fim, é interessante notar que o valor de I
CEO em 500 nA é muito 
superior ao de uma unidade comum de transistor único.
No formato encapsulado, o circuito da Figura 5.75 
se pareceria com o da Figura 5.87. Usando βD e o valor 
fornecido de VBE (= VBE1 + VBE2), todas as equações que 
aparecem nesta seção podem ser aplicadas. 
5.18 p ar realiMentado
A conexão par realimentado (veja a Figura 5.88) 
é um circuito com dois transistores que opera como o circuito Darlington. Observe que o par realimentado usa um transistor pnp acionando um transistor npn, e os 
dois dispositivos atuam efetivamente como um transistor pnp. Como acontece com uma conexão Darlington, o par realimentado apresenta um ganho de corrente muito CBE
(a)         C
BE
(b)
Figura 5.85  Amplificadores Darlington encapsulados: (a) 
encapsulamento TO-92; (b) encapsulamento Super SOT™-3.βD  = 10.000 
VBE  = 2,0 V
VoVi
C2
RE
390 ΩAmplificador 
DarlingtonMPSA 28 
C
1
BC
ERB
3,3 MΩ+VCC(+18 V)
Ii
IoZi
Figura 5.87  Circuito seguidor de emissor Darlington.
Especificações absolutas máximas  
  V CES    V 08 Tensão de coletor-emissor 
  V CBO    V 08 Tensão de coletor-base
  V EBO    V 21 Tensão de emissor-base
  I C    Am 008 Corrente do coletor contínua
Características elétricas  V 
(BR)CE S    V 08 Tensão de ruptura coletor-emissor
  V (BR)CB O    V 08 Tensão de ruptura coletor-base
  V (BR)EBO     V 21 Tensão de ruptura emissor-base
  I CBO    Am 001 Corrente de corte do coletor
  I EBO    Am 001 Corrente de corte do emissor
Características em condução  h 
FE    000.01 Ganho de corrente CC
  V CE(sat)     V 2,1 Tensão de saturação coletor-emissor
  V BE(on)    Tensão base-emissor ligada  V 0,2 
Figura 5.86  Especificações para o amplificador 
Darlington MPSA 28 da Fairchild Semiconductor.
Figura 5.88  Conexão par realimentado.266   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   266 3/11/13   5:43 PMelevado (o produto dos ganhos de corrente do transistor), 
uma impedância de entrada alta, uma impedância de saída baixa e um ganho de tensão ligeiramente menor do que um. Inicialmente, pode parecer que o ganho de tensão seria elevado porque a saída é retirada do coletor, o qual é conectado à fonte por um resistor R
C. No en-
tanto, a combinação pnp-npn resulta em características 
de terminal muito semelhantes às da configuração de seguidor de emissor. Uma aplicação comum (veja o Capítulo 12) usa uma conexão Darlington e uma cone-xão par realimentado para proporcionar uma operação de transistor complementar. Um circuito prático que emprega um par realimentado é fornecido na Figura 5.89 para investigação.
Polarização CC Os cálculos de polarização CC a 
seguir usam simplificações práticas sempre que possível 
para fornecer resultados mais simples. Da malha base--emissor de Q
1, obtemos:
VCC – ICRC – VEB1 – IB1RB = 0
VCC – (β1β2IB1)RC – VEB1 – IB1RB = 0
A corrente de base é, portanto,
 IB1=VCC-VBE1
RB+b1b2RC  
 (5.118) 
A corrente de coletor de Q1 é 
IC1 = β1IB1 = IB2
que é também a corrente de base de Q2. A corrente de 
coletor do transistor Q2 é 
IC2 = β2IB2 ≈ IE2de modo que a corrente através de RC é:
 IC=IE1+IC2IB2+IC2    
 (5.119)
As tensões VC2=VE1=VCC-ICRC    (5.120)
e VB1=IB1RB   (5.121)
com VBC1=VB1-VBE2=VB1-0,7   V (5.122)
exeMplo 5.18
Calcule as correntes e tensões de polarização CC para o circuito da Figura 5.89 para que V
o seja a metade da 
tensão de alimentação (9 V).solução:
IB1=18 V-0,7 V
2 M+(140)(180)(75  )
=17,3 V
3,89 ×106=4,45 µA   
A corrente na base de Q2 é, portanto,
IB2 = IC1 = β1IB1 = 140(4,45 µA) = 0,623	mA
o que resulta em uma corrente de coletor Q2 de 
IC2 = β2IB2 = 180(0,623 mA) = 112,1	mA
e a corrente através de RC é, então: 
Equação 5.119          I
C = IE1 + IC2 = 0,623 mA + 112,1 mA ≈ IC2 
    = 112,1	mA
       VC2 = VE1 = 18 V – (112,1 mA)(75 Ω)
    = 18 V – 8,41 V
    = 9,59	V
       VB1 = IB1RB = (4,45 µA)(2 MΩ)
    = 8,9	V
     VBC1 = VB1 – 0,7 V = 8,9 V – 0,7 V
    = 8,2	V
operação Ca
O equivalente CA para o circuito da Figura 5.89 está 
esboçado na Figura 5.90. 
Impedância de entrada, Zi A impedância de entrada 
CA vista da base do transistor Q1 é determinada como segue: 
   Zi=Vi
Ii   
Aplicando a Lei das Correntes de Kirchhoff para o 
nó a e definindo Ic = Io:
Ib1 + β1Ib1 – β2Ib2 + Io = 0
ViVo
Figura 5.89  Operação de um par realimentado.Capítulo 5  análise Ca do transistor tBJ  267
Boylestad_2012_cap05.indd   267 3/11/13   5:43 PMcom Ib2 = –β1Ib1 como observado na Figura 5.90. 
O resultado é Ib1 + β1Ib1 – β2(–β1Ib1) + Io = 0
e  Io = –Ib1 – β1Ib1 – β1β2Ib1
ou  Io = –Ib1(1 + β1) – β1β2Ib1
mas  β1 >> 1
e  Io = –β1Ib1 – β1β2Ib1 = –Ib1(β1 + β1β2)
	  = –Ib1β1(1 + β2)
o que resulta em:    Io-b1b2Ib1   (5.123) 
Agora, Ib1=Vi-Vo
b1re1 da Figura 5.90 
e Vo = –IoRC = –(–β1β2Ib1)RC = β1β2Ib1RC 
de modo que  
  Ib1=Vi-b1b2Ib1RC
b1re1   
  
Rearranjando: Ib1β1re1 = Vi – β1β2Ib1RC
e   Ib1(β1re1 + β1β2RC) = Vi
de modo que  
  Ib1=Ii=Vi
b1re1+b1b2RC   
 
e Vi=Vi
Ii=Vi
Vi
b1re+b1b2RC   
 
de modo que Zi=b1re1+b1b2RC   (5.124) 
De modo geral, β1β2RC >> β1re1 
e Zib1b2RC   (5.125)
com Zi=RB7Zi   (5.126)
Para o circuito da Figura 5.89:
re1=26 mV
IE1=26 mV
0,623  mA=41,73     e Z′i = β1re1 + β1β2RC
 = (140)(41,73 Ω) + (140)(180)(75 Ω)
 = 5842,2 Ω + 1,89 MΩ
 = 1,895	MΩ
onde a Equação 5.125 resulta em Z′i ≅ β1β2RC = (140)(180)
(75 Ω) = 1,89	MΩ,	validando as aproximações anteriores.
ganho de corrente
A definição de Ib1 = I′i , como mostra a Figura 5.90, 
permitirá determinar o ganho de corrente A′i = Io/I′i. 
Revendo a derivação de Zi, encontramos 
Io = –β1β2Ib1 = –β1β2I′i
o que resulta em
  Ai=Io
Ii=-b1b2  
 (5.127)
O ganho de corrente Ai = Io/Ii pode ser determinado usando 
o fato de que
   Ai=Io
Ii=Io
Ii#Ii
Ii   
Para o lado de entrada:
Ii=RBIi
RB+Zi=RBIi
RB+b1b2RC   
Substituindo:
 Ai=Io
Ii#Ii
Ii=(-b1b2)aRB
RB+b1b2RCb   
 
de modo que
  Ai=Io
Ii=-b1b2RB
RB+b1b2RC  
 (5.128)
O sinal negativo aparece porque tanto Ii quanto Io 
são definidos como  se entrassem no circuito.
Para o circuito da Figura 5.89:
Ai=Io
Ii=-b1b2
=-(140)(180)
= 25,2 ×103
Ai=-b1b2RB
RB+b1b2Rc=-(140)(180)(2  M)
2 M+1,89 M
=-50.400  M
3,89 M
= 12,96 ×103 (   Ai) metade de Ib1a
Ib2RB RC1re1
Io  Ii
Zi
Vi+
–Vo+
–Ii' β
2re2β1Ib1β
2Ib2βZi'
Figura 5.90  Equivalente CA para o circuito da Figura 5.89.268   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   268 3/11/13   5:43 PMganho de tensão
O ganho de tensão pode ser determinado rapidamen-
te pelo uso dos resultados que acabamos de obter.
Isto é,
Av=Vo
Vi=-IoRC
IiZi
=-(-b1b2Ii)RC
Ii(b1re1+b1b2RC)   
 Av=b2RC
re1+b2RC  
 (5.129)
que é simplesmente o seguinte, se aplicarmos a aproxi-
mação: β2RC >> re1 
Avb2RC
b2RC=   1
Para o circuito da Figura 5.89:
Av=b2RC
re1+b2RC=(180)(75  )
41,73  +(180)(75  )
=13,5 ×103 
41,73  +13,5 ×103 
=0,997 1 (como indicado anteriormente )
impedância de saída
A impedância de saída Z′o é definida na Figura 5.91 
tomando Vi em zero volt.
Usando o fato de que Io = –β1β2Ib1, do cálculo ante-
rior, temos que
Zo=Vo
Io=Vo
-b1b2Ib1mas
 Ib1=-Vo
b1re1 
e
 Zo=Vo
-b1b2a-Vo
b1re1b=b1re1
b1b2   
 
de modo que
 Zo=re1
b2  
 (5.130)
com
 Zo=RCgre1
b2  
 (5.131)
Entretanto,
 RCWre1
b2   
 
restando
 Zore1
b2  
 (5.132)
que será um valor muito baixo.
Para o circuito da Figura 5.89:
Zo41,73  
180=0,23    
Essa análise demonstra que a conexão par realimen-
tado da Figura 5.89 apresenta uma operação com ganho de tensão bem próximo de 1 (assim como um seguidor de emissor Darlington), um ganho de corrente bastante elevado, uma impedância de saída muito baixa e uma impedância de entrada alta.
5.19 Modelo híBrido equivalente
O modelo híbrido equivalente foi mencionado nas 
seções anteriores deste capítulo como aquele que foi usado no passado antes da popularidade do modelo r
e. 
Atualmente, há uma combinação de usos, dependendo da profundidade e do objetivo da análise. 
O modelo re tem a vantagem de que os parâmetros 
são definidos pelas condições reais de operação,
enquanto 
os parâmetros do circuito híbrido equivalente são de-
finidos em termos gerais para quaisquer condições de operação.
Em outras palavras, os parâmetros híbridos podem 
não refletir as condições reais de operação, mas simples-
mente fornecer uma indicação do nível de cada parâmetro Ib2RCIoZo
Ib1+
–VoVo
+
–1re1β
2re2β1Ib1β
2Ib2βZo'
Figura 5.91  Determinação de Z′o e Zo.Capítulo 5  análise Ca do transistor tBJ  269
Boylestad_2012_cap05.indd   269 3/11/13   5:43 PMque pode ser esperado para uso geral. O modelo re sofre, 
pois parâmetros como a impedância de saída e os elemen-
tos de realimentação não estão disponíveis, ao passo que 
os parâmetros híbridos fornecem o conjunto completo na folha de dados. Na maioria dos casos, se o modelo r
e for 
empregado, o investigador apenas analisará a folha de dados para ter alguma ideia de quais seriam os elementos adicionais. Esta seção mostrará como se pode passar de um modelo a outro e como os parâmetros estão relacio-nados. Uma vez que todas as folhas de dados fornecem os parâmetros híbridos e o modelo continua a ser usado ex-tensivamente, é importante conhecer ambos os modelos. Os parâmetros híbridos, mostrados na Figura 5.92, foram tirados da folha de dados do transistor 2N4400 descrito no Capítulo 3. Os valores são fornecidos para uma corrente de coletor de 1 mA e uma tensão coletor-emissor de 10 V . Além disso, é fornecida uma faixa de valores para cada parâmetro, que serve de guia para o projeto inicial ou para a análise do sistema. Uma vantagem óbvia das folhas de dados é o conhecimento imediato de valores usuais para 
os parâmetros do dispositivo quando comparado com 
outros transistores. 
A descrição do modelo híbrido equivalente se iniciará 
com o sistema geral de duas portas da Figura 5.93. O con-
junto de equações 5.133 e 5.134 a seguir é apenas um dos 
vários modos de relacionar as quatro variáveis da Figura 5.93; por ser o mais usado em análise de circuitos de tran-sistor, será, portanto, discutido em detalhes neste capítulo.
 
Vi=h11Ii+h12Vo   (5.133)
 Io=h21Ii+h22Vo   (5.134)Os parâmetros que relacionam as quatro variáveis 
são chamados de parâmetros h,  da palavra “híbrido”. Este 
termo foi escolhido em decorrência da mistura de variá -
veis (V e I ) em cada equação, resultando em um conjunto 
“híbrido” de unidades de medida para os parâmetros h. É 
possível obter uma clara compreensão do que os parâme -
tros h representam e de como determinar suas amplitudes 
isolando cada um deles e examinando as relações obtidas.
h11 Se estabelecermos arbitrariamente que Vo = 0 (curto-
-circuito nos terminais de saída) e resolvermos h11 na 
Equação 5.133, teremos:
 h11=Vi
Ii`
Vo=0      smho  (5.135)
A relação indica que o parâmetro h11 é um parâmetro 
de impedância com a unidade ohms. Por ser a razão da 
tensão de entrada pela corrente de entrada com os ter -
minais de saída “curto-circuitados”, ele é chamado de parâmetro de impedância de entrada de curto-circuito. O subscrito 11 de h
11 se deve ao fato de que o parâmetro 
é determinado pela relação de quantidades medidas nos terminais de entrada.
h
12 Se Ii for igual a zero, abrindo-se os terminais de 
entrada, o resultado será o seguinte para h12:
 h12=Vi
Vo`
Il=0    adimensional  (5.136)
O parâmetro h12, portanto, é a relação da tensão de 
entrada pela tensão de saída com a corrente de entrada 
igual a zero. Não há nenhuma unidade, pois ele é uma razão entre valores de tensão e é chamado de parâmetro 
de relação de transferência reversa de tensão de circuito aberto . O subscrito 12 de h
12 revela que o parâmetro é uma 
quantidade de transferência determinada pela razão de medidas da entrada (1) para a saída (2). O primeiro inteiro do subscrito define a quantidade medida que aparece no numerador; o segundo inteiro define a quantidade que apa -
Figura 5.93  Sistema de duas portas.
Mín. Máx.
Impedância de entrada 
(IC = 1 mA CC, VCE = 10 V 
CC, ƒ = 1 kHz)hie 0,5 7,5 kΩ
Razão de realimentação  
de tensão(I
C = 1 mA CC, VCE = 10 V 
CC, ƒ = 1 kHz)hre 0,1 8,0 ×10–4
Ganho de corrente para pequenos sinais (I
C = 1 mA CC, VCE = 10 V 
CC, ƒ = 1 kHz)hƒe 20 250 ―
Admitância de saída(I
C = 1 mA CC, VCE = 10 V 
CC, ƒ = 1 kHz)hoe 1,0 30 1 µS
Figura 5.92  Parâmetros híbridos para o transistor 
2N4400.270   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   270 3/11/13   5:43 PMrece no denominador. O termo reversa é incluído porque a 
razão compreende uma tensão de entrada sobre uma tensão 
de saída, em vez da relação inversa normalmente usada.
h21 Se na Equação 5.134 Vo é definida como igual a zero 
novamente pelo estabelecimento de um curto-circuito nos 
terminais de saída, o resultado é o seguinte para h21:
 h21=Io
Ii`
Vo=0    adimensional
 (5.137)
Observe que agora temos a relação de uma quantida-
de de saída por uma quantidade de entrada. O termo direta 
agora será usado em vez do reversa, como foi indicado 
para h12. O parâmetro h21 é a relação da corrente de saída 
pela corrente de entrada com os terminais de saída em curto. Esse parâmetro, assim como h
12, não tem unidade, 
uma vez que é uma razão entre valores de corrente. Ele é formalmente chamado de parâmetro de razão de trans-
ferência direta de corrente de curto-circuito . O subscrito 
21 novamente indica que é um parâmetro de transferência com a quantidade de saída (2) no numerador e a quantidade de entrada (1) no denominador.
h
22	O último parâmetro, h22, pode ser determinado abrin-
do-se novamente os terminais de entrada para fazer Ii = 0 
e resolvendo h22 na Equação 5.134:
 h22=Io
Vo`
Ii=0      snemeis
 (5.138)
Por ser a razão da corrente de saída pela tensão de 
saída, esse parâmetro é a condutância de saída e é medido 
em siemens (S). Ele é chamado de parâmetro de admitân-
cia de saída de circuito aberto. O subscrito 22 revela que ele é determinado por uma relação de valores de saída.
Visto que a unidade de cada termo da Equação 5.133 
é o V olt, aplicaremos a Lei das Tensões de Kirchhoff “ao contrário” para determinar um circuito que “correspon -
da” à equação. A realização dessa operação resultará no circuito da Figura 5.94. Uma vez que o parâmetro h
11 tem a unidade ohm, ele é representado por um resistor nessa figura. A quantidade h
12 é adimensional e, portanto, sim-
plesmente aparece como um fator multiplicativo do termo de “realimentação” no circuito de entrada.
Visto que cada termo da Equação 5.134 tem unidade 
de corrente, aplicaremos a Lei das Correntes de Kirchhoff “ao contrário” para obtermos o circuito da Figura 5.95. Como h
22 tem unidade de admitância, que para o modelo 
do transistor representa condutância, ele é representado pelo símbolo de resistor. Tenha em mente, porém, que a resistência em ohms desse resistor é igual ao recíproco da condutância (1 /h
22).
O circuito “CA” equivalente completo para o dis-
positivo linear básico de três terminais está indicado na Figura 5.96 com um novo conjunto de subscritos para os parâmetros h. A notação dessa figura é de natureza mais 
prática, pois relaciona os parâmetro h com as relações 
apresentadas obtidas nos últimos parágrafos. A escolha das letras utilizadas é justificada pelo seguinte:
h
11 → resistência de entrada → hi
h12 → razão de transferência reversa de tensão → hr
h21 → razão de transferência direta de corrente → hƒ
h22 → condutância de saída → ho
O circuito da Figura 5.96 é aplicável a qualquer 
dispositivo eletrônico linear de três terminais ou sistema sem fontes internas independentes. Para o transistor, porém, embora ele possua três configurações básicas, todas elas são configurações de três terminais, de ma-neira que o circuito equivalente resultante terá o mesmo formato que aquele mostrado na Figura 5.96. Em cada caso, a parte de baixo das seções de entrada e de saída do circuito da Figura 5.96 pode ser conectada como mostra 
Figura 5.95  Circuito híbrido equivalente de saída.
Figura 5.94  Circuito híbrido equivalente de entrada.
+
–
Figura 5.96  Circuito híbrido equivalente completo.Capítulo 5  análise Ca do transistor tBJ  271
Boylestad_2012_cap05.indd   271 3/11/13   5:44 PMa Figura 5.97, porque o valor do potencial é o mesmo. 
Basicamente, portanto, o modelo do transistor é um sis-tema de três terminais com duas portas. Entretanto, os parâmetros h mudarão de acordo com a configuração. 
Para que saibamos qual parâmetro foi usado ou qual está disponível, um segundo parâmetro foi adicionado à no-tação do parâmetro h. Para a configuração base-comum, 
a letra minúscula b foi adicionada, enquanto para as 
configurações emissor-comum e coletor-comum foram adicionadas as letras e e c, respectivamente. O circuito 
híbrido equivalente para a configuração emissor-comum aparece com a notação padrão na Figura 5.97. Observe que I
i = Ib, Io = Ic e, pela aplicação da Lei das Correntes 
de Kirchhoff, Ie = Ib + Ic. A tensão de entrada agora é  
Vbe com a tensão de saída Vce. Para a configuração base-
-comum da Figura 5.98, Ii = Ie e Io = Ic com Veb = Vi e Vcb 
= Vo. Os circuitos das figuras 5.97 e 5.98 são aplicáveis 
para transistores pnp e npn.
O fato de tanto o circuito de Thévenin quanto o 
de Norton aparecerem no circuito da Figura 5.96 faz com que o circuito resultante seja chamado de circuito equivalente híbrido . Dois circuitos adicionais equiva -
lentes, que não serão discutidos neste livro, chamados de circuitos equivalentes com parâmetro z	e parâmetro y, utilizam a fonte de tensão ou a fonte de corrente, mas 
não ambas no mesmo circuito equivalente. No Apêndice A, os valores dos vários parâmetros serão determinados pelas características do transistor na região de operação, resultando no desejado circuito equivalente para peque -
nos sinais do transistor.
Nas configurações emissor-comum e base-comum, 
a amplitude de h
r e ho é tal que os resultados obtidos para 
importantes parâmetros, como Zi, Zo, Av e Ai , são pouco 
afetados caso hr e ho não sejam incluídos no modelo.
Visto que, de modo geral, hr é uma quantidade 
relativamente pequena, sua remoção é aproximada por  
hr ≅ 0 e hrVo = 0, o que resulta no equivalente a um curto-
-circuito para o elemento de realimentação, como mostra a Figura 5.99. Em geral, a resistência determinada por 1/h
o costuma ser grande o suficiente para ser ignorada 
em comparação com uma carga paralela, o que permite sua substituição pelo circuito equivalente a um circuito aberto para os modelos EC e BC, como podemos ver na Figura 5.99.
O circuito equivalente resultante da Figura 5.100 é 
muito similar à estrutura geral dos circuitos equivalentes base-comum e emissor-comum obtida com o modelo r
e. 
Na verdade, o modelo híbrido equivalente e o modelo re 
Figura 5.97  Configuração emissor-comum: (a) símbolo gráfico; (b) circuito híbrido equivalente.
Figura 5.98  Configuração base-comum: (a) símbolo gráfico; (b) circuito híbrido equivalente.272   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   272 3/11/13   5:44 PMpara cada configuração foram repetidos na Figura 5.101 
para fins de comparação. Deve ficar claro, a partir da Figura 5.101(a), que
 hie=bre   (5.139)e hfe=bCA   (5.140)
A partir da Figura 5.101(b),
 hib=re    (5.141)
e hfb=-a -  1 (5.142)
Note, em particular, que o sinal negativo na Equação 
5.142 leva em conta o fato de que a fonte de corrente do 
circuito híbrido equivalente padrão aponta para baixo em vez de estar no sentido real, como mostra o modelo r
e da 
Figura 5.101(b).
exeMplo 5.19Dados I
E = 2,5 mA, hƒe = 140, hoe = 20 μS (µmho) e 
hob = 0,5 μS, determine:
a) O circuito híbrido equivalente emissor-comum.b) O modelo r
e base-comum.
solução:
a)
 re=26 mV
IE=26 mV
2,5 mA=10,4     
hie=bre=(140)(10,4  )=1,456  k
ro=1
hoe=1
20 mS=50 k   
 
Observe a Figura 5.102.hiIi
–+Io
+
VoV ViV
–Iihf
Figura 5.99  Efeito da remoção de hre e hoe no circuito 
híbrido equivalente.
Ibhfe hieb
eIb Ic
c
ereb
eIb Ic
c
e
bI
e
bIe
c
eIc
re eIα Ibhf b hibe
bIeIc
c
b(a)
(b)β β
Figura 5.101  Modelo híbrido versus modelo re: (a) configuração emissor-comum; (b) configuração base-comum.
Figura 5.100  Modelo do circuito híbrido equivalente 
aproximado.Capítulo 5  análise Ca do transistor tBJ  273
Boylestad_2012_cap05.indd   273 3/11/13   5:44 PMb)
 re=10,4     
a 1,  ro=1
hob=1
0,5 mS=2 M    
Observe a Figura 5.103.
Há uma série de equações relativas aos parâmetros 
de cada configuração para o circuito híbrido equivalente 
no Apêndice B. Na Seção 5.23, demonstra-se que o parâ-metro híbrido h
ƒe (βCA) é o menos sensível dos parâmetros 
híbridos a uma mudança na corrente do coletor. Pressu-por, então, que h
ƒe = β é uma constante para a faixa de 
interesse é uma aproximação razoável. O parâmetro hie = 
βre é aquele que varia significativamente com IC e deve 
ser determinado em função dos níveis de operação, uma vez que pode exercer um efeito real sobre os valores de 
ganho de um amplificador com transistor.
5.20  CirCuito híBrido 
equivalente aproxiMado
A análise feita a partir do circuito híbrido equivalente 
aproximado da Figura 5.104, para a configuração emissor -
-comum, e da Figura 5.105, para a configuração base-comum, é 
bastante similar àquela que acabamos de fazer utilizando o mo-delo r
e. Uma breve apresentação de algumas das configurações 
mais importantes será incluída nesta seção para demonstrar as semelhanças na abordagem e nas equações resultantes.
Uma vez que os vários parâmetros do modelo híbrido 
são especificados por uma folha de dados ou uma análise experimental, a análise CC associada com o uso do modelo r
e não é parte integrante do uso dos parâmetros híbridos. 
Em outras palavras, quando o problema é apresentado, parâmetros como h
ie, hfe, hib e assim por diante são especifi-
cados. Entretanto, é preciso ter em mente que os parâmetros híbridos e os componentes do modelo r
e estão relacionados 
pelas seguintes equações, como já discutimos neste capítulo: 
hie = βre, hƒe = β, hoe = 1/ro, hƒb = – α e hib = re.Ibhieb
eIb
kΩ 1,456hoe1140c
e= 50 kΩ
Figura 5.102  Circuito híbrido equivalente emissor-comum para os parâmetros do Exemplo 5.19.
hieIbC B
E EhfeIb 1/hoe
Figura 5.104  Circuito híbrido equivalente aproximado 
para emissor-comum.
,
Figura 5.103  Modelo re base-comum para os parâmetros do Exemplo 5.19.E             C
B BhfbIe hibeI
1/hob
Figura 5.105  Circuito híbrido equivalente aproximado 
para base-comum.274   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   274 3/11/13   5:44 PMConfiguração com polarização fixa
Para a configuração com polarização fixa da Figura 
5.106, o circuito CA equivalente para pequenos sinais será como 
mostra a Figura 5.107, utilizando o modelo híbrido equivalente aproximado de emissor-comum. Compare as semelhanças com a Figura 5.22 e a análise do modelo r
e. As semelhanças suge-
rem que a análise será muito similar e que os resultados de um podem ser relacionados diretamente com o outro.
Z
i A partir da Figura 5.107,
 Zi=RB7hie    (5.143)
Zo A partir da Figura 5.107,
 Zo=RC71>hoe   (5.144)
Av Utilizando R′ = 1/hoe � RC, obtemos
Vo = –Io R′ = –ICR′
= –hƒe Ib R′
e
 Ib=Vi
hie   
 
com
 Vo=- hfe Vi
hieR   
 
de modo que
 Av=Vo
Vi=-hie(RC71>hoe)
hie  
 (5.145)Ai Supondo que RB >> hie e 1/hoe ≥ 10RC, verificamos 
que Ib > Ii e Io = Ic = hƒeIb = hƒeIi e, portanto,
 Ai=Io
Iihfe  
  (5.146)
exeMplo 5.20
Para o circuito da Figura 5.108, determine:a) Z
i.
b) Zo.
c) Av.
d) Ai.
solução:a)  Z
i = RB∥hie = 330 kΩ∥1,175 kΩ
 ≅ hie = 1,171	kΩ
b)
 ro=1
hoe=1
20 mA>V=50 k    
Zo=1
hoe7RC=50 k 72,7 k
=2,56 k RC    
c)
 Av=-hfe(RC71>hoe)
hie
=-(120)(2,7  k 750 k)
1,171  k= 262,34      
d) Ai ≅ hƒe = 120
RBVCC
C2  
hfeC1  RC
hie
ViZo +
Zi  Vo  
+– –Io
Ii
Figura 5.106  Configuração com polarização fixa.
Vi
Zo 
+
Vo  
+– –RChie RBIb Io
hfeIbIc
Zi  Ii
1/hoe
Figura 5.107  Substituição do circuito híbrido equivalente aproximado no circuito CA  equivalente da Figura 5.106.ViVo  
hfe=120
1,175 kΩ hie=
20    A/Vμ hoe=2,7 kΩ8 V
330 kΩIo
Zo 
Ii
Zi  
Figura 5.108  Exemplo 5.20.Capítulo 5  análise Ca do transistor tBJ  275
Boylestad_2012_cap05.indd   275 3/11/13   5:44 PMConfiguração com divisor de tensão
Para a configuração com polarização por divisor de 
tensão da Figura 5.109, o circuito CA equivalente para 
pequenos sinais resultante terá o mesmo aspecto da Figura 5.107, com R
B substituído por R′ = R1∥R2.
Zi A partir da Figura 5.107, com RB = R′,
 Zi=R17R27hie  
  (5.147)
Zo A partir da Figura 5.107,
 ZoRC   (5.148)
Av
 Av=-hfe(RC71>hoe)
hie  
 (5.149)
Ai
 Ai=hfe(R17R2)
R17R2+hie  
 (5.150)
Configuração com polarização 
de emissor sem desvio
Para a configuração EC com polarização de emissor 
sem desvio (sem o capacitor em paralelo com RE) da Figura 
5.110, o modelo CA para pequenos sinais será o mesmo 
da Figura 5.30, com βre substituído por hie e βIb por hfeIb. 
A análise será feita da mesma maneira.
Zi 
 Zb hfe RE  
 (5.151)
e Zi=RB7Zb  
 (5.152)Zo
 Zo=RC   (5.153)
Av
Av=-hfeRC
Zb-hfeRC
hfeRE   
e
 Av-RC
RE  
 (5.154)
Ai
 Ai=-hfeRB
RB+Zb  
 (5.155)
ou
 Ai=-Av Zi
RC  
 (5.156)
Configuração de seguidor de emissor
Para o seguidor de emissor da Figura 5.36, o modelo 
CA para pequenos sinais é semelhante ao da Figura 5.111 
com βre = hie e β = hƒe. As equações resultantes serão, 
portanto, bastante similares.Z
i 
 Zb hfeRE  
 (5.157)
 Zi=RB7Zb  
 (5.158)
Zo Para Zo, o circuito de saída definido pelas equações 
resultantes aparecerá como mostra a Figura 5.112. Reveja 
o desenvolvimento das equações na Seção 5.8 eVCC
C2  
C1  RC
Zo Vo  
CE RER2hfehieR1
ViIiIo
Zi  
Figura 5.109 Configuração com polarização por divisor 
de tensão.VCC
RC
Zo Vo  
REhfehieRB
ViIo
Ii
Zi  
Figura 5.110  Configuração EC com polarização de 
emissor sem desvio.276   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   276 3/11/13   5:44 PMZo=RE7hie
1+hfe   
ou, visto que 1 + hƒe ≅ hƒe,
 Zo RE7hie
hfe  
 (5.159)
Av Para o ganho de tensão, a regra do divisor de tensão 
pode ser aplicada à Figura 5.112 como segue:
Vo=RE (Vi)
RE+hie>(1+hfe)   mas, como 1 + hƒe ≅ hƒe,
 Av=Vo
ViRE
RE+hie>hfe  
 (5.160)
Ai
 Ai=hfe RB
RB+Zb  
 (5.161)
ou
 Ai=-AvZi
RE  
 (5.162)
Configuração base-comum
A última configuração a ser examinada com o cir -
cuito híbrido equivalente aproximado será o amplificador 
base-comum da Figura 5.113. A substituição do modelo híbrido equivalente aproximado para base-comum resulta no circuito da Figura 5.114, que é muito semelhante ao da Figura 5.43.
Temos os seguintes resultados a partir da Figura 5.114,
Z
i 
 Zi=RE7hib   (5.163)
Zo
 Zo=RC   (5.164)
Av
Vo = –IoRC = –(hƒbIe)RC 
com
   Ie=Vi
hib  e
  Vo=-hfbVi
hibRC    
 
de maneira que
 Av=Vo
Vi=-hfbRC
hib  
 (5.165)VCC
hie
hfe
Vo
Zo  
REIoViIi
ZiRB
Figura 5.111  Configuração de seguidor de emissor.
Ic 
VEEhib ,hfbIi
VCCVoZo  ZiIo
RE RC
Vi+
–+
–+
–+
–
Figura 5.113  Configuração base-comum.
Figura 5.112  Definição de Zo para a configuração de 
seguidor de emissor.Capítulo 5  análise Ca do transistor tBJ  277
Boylestad_2012_cap05.indd   277 3/11/13   5:44 PMAi
 Ai=Io
Ii=hfb-  1
 (5.166)
exeMplo 5.21
Para o circuito da Figura 5.115, determine:a) Z
i.
b) Zo.
c) Av.
d) Ai.
solução:a) Z
i = RE∥hib = 2,2 kΩ∥14,3 Ω = 14,21	Ω ≅ hib
b) 
ro=1
hob=1
0,5 mA>V=2 M
Zo=1
hob7RC RC=3,3 k
c)
 Av=-hfb RC
hib=-(-0,99)(3,3  k)
14,21=229,91      
d) Ai ≅ hƒb = –1
As configurações restantes que não foram anali-
sadas nesta seção foram transformadas em exercícios que podem ser encontrados na seção “Problemas” deste capítulo. Supomos que a análise anterior revele claramente as semelhanças na abordagem, utilizando os modelos r
e e híbrido equivalente aproximado, removendo por esse meio qualquer dificuldade real com a análise dos circuitos restantes das seções anteriores.
5.21  Modelo híBrido 
equivalente CoMpleto
A análise da Seção 5.20 estava limitada ao circuito 
híbrido equivalente aproximado com alguma discussão 
sobre a impedância de saída. Nesta seção, empregamos o circuito equivalente completo para mostrar o impacto de h
r e definir em termos mais específicos o impacto de ho. É 
importante compreender que, visto que o modelo híbrido equivalente tem a mesma aparência nas configurações base-comum, emissor-comum e coletor-comum, as equa-ções desenvolvidas nesta seção podem ser aplicadas a cada uma dessas configurações. Basta inserir os parâmetros definidos para cada uma delas. Isto é, para uma configura-ção base-comum são utilizados h
ƒb, hib etc., enquanto para 
uma configuração emissor-comum são utilizados  hfe, hie 
etc. Lembramos que o Apêndice A permite uma conversão de um conjunto em outro, caso um deles seja fornecido e o outro seja necessário.
Analise a configuração geral da Figura 5.116 com 
os parâmetros de especial interesse para sistemas de duas portas. O modelo híbrido equivalente completo é, então, substituído na Figura 5.117 utilizando parâ-metros que não especificam o tipo de configuração. Em outras palavras, as soluções serão em termos de h
i, hr, hf e ho. Diferentemente das análises feitas em Ii
Zo  REZi+
–Vi RCIo
Vo+
–Iehfb hibIe
Figura 5.114  Substituição do circuito híbrido equivalente aproximado no circuito CA  equivalente da Figura 5.113.
3,3 kΩ
10 V2,2 kΩ
4 VIi
VoZo  ZiIo
Vi+
–+
–hfb  =  − 0,99
hib  =  14,3 Ω
hob  =  0,5   A/V  μ+
– +–
Figura 5.115  Exemplo 5.21.278   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   278 3/11/13   5:44 PMseções anteriores deste capítulo, o ganho de corrente 
Ai será determinado primeiro, uma vez que as equações 
desenvolvidas nesta análise se mostrarão úteis na de-terminação dos outros parâmetros.
ganho de corrente, Ai = Io/Ii
A aplicação da Lei das Correntes de Kirchhoff ao 
circuito de saída resulta em
Io=hfIb+I=hfIi+Vo
1>ho=hfIi+hoVo   
Substituindo Vo = –IoRL, temos
Io = hƒIi – hoRLIo
Reescrevendo a equação anterior, obtemos
Io + hoRLIo = hƒIi
e Io(1 + hoRL) = hƒIi 
de modo que
   Ai=Io
Ii=hf
1+ho RL  
 (5.167)
Observe que o ganho de corrente será reduzido ao 
resultado usual de Ai = hƒ se o fator hoRL for pequeno o 
suficiente quando comparado a 1.ganho de tensão, Av = Vo/Vi
A aplicação da Lei das Tensões de Kirchhoff ao 
circuito de entrada resulta em
Vi = Iihi + hrVo
A substituição de Ii = (1 + hoRL)Io/hƒ, da Equação 
5.167, e Io = –Vo/RL, do resultado anterior, gera
Vi=-(1+ho RL)hi
hfRL Vo+hrVo   
Resolvendo a relação Vo/Vi, temos
 Av=Vo
Vi=-hfRL
hi+(hiho-hfhr)RL      
 (5.168)
Nesse caso, a forma usual de Av = –hƒRL/hi retornará 
se o fator (hiho – hf hr)RL for pequeno o suficiente quando 
comparado a hi.
impedância de entrada, Zi = Vi/Ii
Para o circuito de entrada, Vi = hiIi + hrVo
Substituindo Vo = –IoRL
temos Vi = hiIi – hrRLIo 
Visto que
 Ai=Io
Ii 
Io = AiIiZo  +
VsIiRs
RLIo
Vo+ +
– – –Zi   Vi Transistor
Figura 5.116  Sistema de duas portas.
Ib  
hi  
Vo  hr RLI  
Ib  hf 1/hoViIo
+
VsRs
–Zi   
–Ii   
+
Zo  Vo
–+
+
–
Figura 5.117  Substituição do circuito híbrido equivalente completo no sistema de duas portas da Figura 5.1 16.Capítulo 5  análise Ca do transistor tBJ  279
Boylestad_2012_cap05.indd   279 3/11/13   5:44 PMde modo que a equação anterior se transforma em
Vi = hiIi – hrRLAiIi
Resolvendo a relação Vi/Ii, obtemos
Zi=Vi
Ii=hi-hrRLAi   
e substituindo
Ai=hf
1+ho RL   
obtemos:
 Zi=Vi
Ii=hi-hfhr RL
1+ho RL  
 (5.169)
A forma usual de Zi = hi será obtida se o segundo 
fator no denominador (hoRL) for suficientemente menor 
do que 1.
impedância de saída, Zo = Vo/Io
A impedância de saída de um amplificador é defi-
nida pela razão da tensão de saída pela corrente de saída 
com o sinal Vs fixado em zero. Para o circuito de entrada, 
com Vs = 0,
Ii=-hrVo
Rs+hi   
Substituindo essa relação na equação a seguir, obtida 
do circuito de saída, temosIo= fIhhi+ oVo
=-hfhrVo
Rs+hi+hoVo   
e 
 Zo=Vo
Io=1
ho-[hfhr>(hi+Rs)]  
   (5.170)
Nesse caso, a impedância de saída é reduzida à forma 
usual Zo = 1/ho para o transistor quando o segundo fator no 
denominador é suficientemente menor do que o primeiro.
exeMplo 5.22Para o circuito da Figura 5.118, determine os seguintes parâmetros utilizando o modelo híbrido equivalente completo e compare com os resultados obtidos utili-zando o modelo aproximado.a) Z
i e Z′i.
b) Av.
c) Ai=Io/Ii.
d) Z′o (com RC) e Zo (incluindo RC).
solução:Agora que as equações básicas para cada variável foram deduzidas, a ordem em que são calculadas é arbi-trária. No entanto, a impedância de entrada costuma ser um valor que é útil conhecer e, portanto, ela será calcu-lada primeiro. O circuito híbrido equivalente completo para emissor-comum foi substituído e o circuito foi redesenhado, como mostra a Figura 5.119. O circuito equivalente de Thévenin para a seção de entrada da Figura 5.119 resulta na entrada equivalente da Figura 5.120, uma vez que E
Th > VS e RTh > RS = 1 kΩ (como 
Ii
Zi 
Zo Ii'
',
,
Figura 5.118  Exemplo 5.22.280   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   280 3/11/13   5:44 PMresultado de RB = 470 kΩ ser muito maior que RS = 1 
kΩ). Nesse exemplo, RL = RC, e Io é definido como a 
corrente através de RC, como em exemplos anteriores 
deste capítulo. A impedância de saída Zo, como defini-
da pela Equação 5.170, serve somente para os terminais 
de saída do transistor e não inclui os efeitos de RC. Zo é 
simplesmente a combinação em paralelo de Zo e RL. A 
configuração resultante da Figura 5.120 é, então, uma cópia exata do circuito da Figura 5.117, e as equações deduzidas anteriormente podem ser aplicadas. a) Equação 5.169: 
Zi=Vi
Ii=hie-hfehreRL
1+hoeRL
=1,6 k-(110)(2 *10-4)(4,7  k)
1+(20 mS)(4,7  k)
=1,6 k-94,52  
=1,51 k    
 versus 1,6 kΩ, usando-se simplesmente hie; e 
   Zi=470 k 7Zi Zi=1,51 k    b) Equação 5.168:
    Av=Vo
Vi=-hfeRL
hie+(hiehoe-hfehre)RL
 =-(110)(4,7  k)
1,6 k+[(1,6  k)(20 mS)-(110)(2 *10-4)]4,7  k
 =-517*103 
1,6 k+(0,032 -0,022)4,7  k
 =-517*103 
1,6 k+47 
= 313,9    
 versus –323,125, usando-se AV > –hfeRL/hie. 
c) Equação 5.167:
Ai=Io
Ii=hfe
1+hoe RL=110
1+(20 mS)(4,7  k)
=110
1+0,094=100,55    
 versus 110, usando-se simplesmente hfe. Visto que 
470 kΩ >> Zi′, Ii > Ii′ e Ai > 100,55	também.
d) Equação 5.170:
    Zo=Vo
Io=1
hoe-[hfehre>(hie+Rs)]
 =1
20 mS-[(110)(2 ×10-4)>(1,6 k+1 k)]
 =1
20 mS-8,46 mS
 =1
11,54  mS
 =86,66  k    –+Io  
Vo1 kΩ
Ib 110 50 kΩIi
Vi  Zi 
470 kΩ
Thévenin4,7 kΩZo 
2 × 10−4VoIb  
+
VsRs
– –+
+
–1,6 kΩIi'
Zi ' Zo '
Figura 5.119  Substituição do circuito híbrido equivalente completo no circuito CA  equivalente da Figura 5.118.
2 × 10−4VohreVohie
hfeIb
Ib 110 hoe= 20   Shoe1= 50 kΩ
–+Io  
Vo1 kΩ
Vi  Zi
4,7 kΩZo 
+
VsRs
– –+
+
–1,6 kΩ
μIi
Zi'Zo 'Ii'
Figura 5.120  Substituição da seção de entrada da Figura 5.119 por um circuito Thévenin equivalente.Capítulo 5  análise Ca do transistor tBJ  281
Boylestad_2012_cap05.indd   281 3/11/13   5:44 PM    Zo=Vo
Io=1
hoe-[hfehre>(hie+Rs)]
 =1
20 mS-[(110)(2 ×10-4)>(1,6 k+1 k)]
 =1
20 mS-8,46 mS
 =1
11,54  mS
 =86,66  k    
que é maior do que o valor determinado de 1/ hoe, 50 kΩ; e
   Zo=RC7Zo=4,7 k 786,66  k=4,46 k   
versus 4,7 kΩ, usando-se somente RC.
Observe, dos resultados anteriores, que as soluções 
aproximadas para Av e Zi foram muito próximas das cal-
culadas com o modelo equivalente completo. Na verdade, 
até Ai teve uma diferença de menos de 10%. O valor maior 
de Z′o somente contribuiu para nossa conclusão anterior 
de que Z′o é normalmente tão alto que pode ser ignorado 
quando comparado com a carga aplicada. Entretanto, saiba que, quando há necessidade de determinarmos os efeitos de h
re e hoe, o modelo híbrido equivalente completo deve 
ser usado como descrito anteriormente.
A folha de dados de um transistor normalmente for -
nece os parâmetros para a configuração emissor-comum, como pode ser visto na Figura 5.92. O próximo exemplo empregará os mesmos parâmetros do transistor que apare-ce na Figura 5.118 em uma configuração pnp base-comum 
com o intuito de introduzir os procedimentos de conversão de parâmetros e enfatizar o fato de que o modelo híbrido equivalente mantém o mesmo formato.
exeMplo 5.23Para o amplificador base-comum da Figura 5.121, determine os seguintes parâmetros, utilizando o mo-delo híbrido equivalente completo, e compare com os 
resultados obtidos utilizando o modelo aproximado.
a) Zi
b) Ai
c) Av
d) Zo
solução: Os parâmetros híbridos para base-comum são deduzi -
dos dos parâmetros para emissor-comum pelo uso das equações aproximadas do Apêndice B:
hibhie
1+hfe=1,6 k
1+110=14,41     
Observe como esse valor está próximo do valor deter -
minado por:
hib=re=hie
b=1,6 k
110=14,55     
Também,  
hrbhiehoe
1+hfe-hre=(1,6 k)(20 mS)
1+110-2×10-4
=0,883 ×104
hfb-hfe
1+hfe=-110
1+110= 0,991
hobhoe
1+hfe=20 mS
1+110=0,18 µS     
Substituir o circuito híbrido equivalente para base comum no circuito da Figura 5.121 resulta no circuito equivalente para pequenos sinais da Figura 5.122. O circuito de Thévenin para o circuito de entrada resulta em R
Th = 3 kΩ � 1 kΩ = 0,75 kΩ para Rs na 
equação de Zo.
2,2 kΩ
12 Vhie = 1,6 k Ω
hre = 2 × 10−4hfe = 110
= 20   Shoe =
Vi  Ii
ZiVoZo1 kΩ
+
VsRs
–3 kΩ
6 V
–+
–+Io  μ
Zi'Ii'
+
– +–Zo '
Figura 5.121  Exemplo 5.23.282   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   282 3/11/13   5:44 PMa) Equação 5.169:
Zi=Vi
Ii=hib-hfbhrb RL
1+hob RL
=14,41  -(-1,991)(0,883 ×10-4)(2,2  k)
1+(0,18  mS)(2,2  k)
=14,41  +0,19 
=14,60     
 versus 14,41 Ω, utilizando-se Zi > hib; e
Zi=3 k 7Zi Zi=14,60  
b) Equação 5.167:
Ai=Io
Ii=hfb
1+hob RL
=-0,991
1+(0,18  mS)(2,2  k)
=-    199,0
 Visto que 3	kΩ >> Zi′, Ii > Ii′  e  Ai = Io/Ii > –1.
c) Equação 5.168: 
Av=Vo
Vi=-hfb RL
hib+(hibhob-hfbhrb)RL
=-(-0,991)(2,2  k)
14,41  +[(14,41 )(0,18  mS)-(-0,991)(0,883 *10-4)]2,2  k
=149,2 5     versus 151,3, utilizando-se AV > –hfbRL/hib.
d) Equação 5.170:
Zo=1
hob-[hfbhrb>(hib+Rs)4
=1
0,18 mS-[(-0,991)(0,883 ×10-4)>(14,41  +0,75 k)]
=1
0,295  mS
=3,39 M
 versus 5,56 MΩ, utilizando-se Zo′ > 1/hob. Para Zo, 
como define a Figura 5.122,
Zo=RC7Zo=2,2 k 73,39 M=2,199  k   
 versus 2,2 kΩ, utilizando-se Zo > RC.   
5.22 Modelo π híBrido 
O último modelo de transistor a ser apresentado é 
o π híbrido da Figura 5.123, que inclui parâmetros que 
não aparecem nos outros dois modelos, principalmente para fornecer um modelo mais preciso para efeitos de alta frequência.
rπ, ro, rb e ru
Os resistores rπ, ro, rb e ru são as resistências entre 
os terminais indicados do dispositivo quando ele está na região ativa. A resistência r
π (que usa o símbolo π para hib c
b14,41 Ω
0,883 × 10−4Voe
2,2 kΩ = 0,18    Shob =Ie  
hrb Vo
b–+Io  
Vo1 kΩIi
Zi
3 kΩ
ThéveninZo
+
VsRs
– –+
+
–Vi  μhfbIe0,991 Ie −Ii'
Zi' Zo '
Figura 5.122  Equivalente de pequenos sinais para o circuito da Figura 5.121.
ru
B
Ib
E EC b'
rbCu
CπVπ rπ ro βIb   = gmVπ 'Ib'+–
Figura 5.123  Circuito Giacoletto (ou π híbrido) equivalente CA do transistor para pequenos sinais em altas frequências.Capítulo 5  análise Ca do transistor tBJ  283
Boylestad_2012_cap05.indd   283 3/11/13   5:44 PMestar em conformidade com a terminologia π híbrido) é 
simplesmente βre tal como introduzido para o modelo re 
emissor-comum.
Isto é,
 rp=bre   (5.171)
A resistência de saída ro é aquela que normalmente 
aparece através da carga aplicada. Seu valor, que costu-
ma oscilar entre 5 kΩ e 40 kΩ, é determinado a partir do parâmetro híbrido h
oe, da tensão Early ou das curvas 
características de saída.
A resistência rb inclui o contato de base, o substrato 
de base e os valores de resistência de espalhamento da base. O primeiro se deve à conexão real com a base. O 
segundo inclui a resistência a partir do terminal externo para a região ativa do transistor, e o último é a resistência efetiva dentro da região da base ativa. Seu valor usual é de alguns ohms a dezenas de ohms.
A resistência r
u (o subscrito u se refere à união que ela 
proporciona entre os terminais de coletor e base) é muito grande, e fornece um caminho de realimentação da saída para os circuitos de entrada no modelo equivalente. Costuma ser maior do que βr
o, o que a coloca na faixa de megohms.
Cπ e Cu
Todos os capacitores que aparecem na Figura 5.123 
são capacitâncias parasitas de dispersão entre as várias junções do dispositivo. São todas efeitos capacitivos que realmente entram em ação apenas em altas frequências. Para frequências de baixas a médias, sua reatância é muito elevada, e elas podem ser consideradas circuitos abertos. O capacitor C
π , através dos terminais de entrada, pode 
variar de alguns pF a dezenas de pF. O capacitor Cu da 
base para o coletor geralmente se limita a alguns pF, mas 
é amplificado na entrada e na saída por um efeito chamado efeito Miller, que será abordado no Capítulo 9.
βI′b ou gmVπ
É importante notar, na  Figura 5.123, que a fonte 
controlada pode ser uma fonte de corrente controlada por tensão (VCCS) ou uma fonte de corrente controlada por corrente (CCCS), dependendo dos parâmetros empregados.
Observe as seguintes equivalências de parâmetros 
na Figura 5.123:
 
gm=1
re  
 (5.172)
e 
 ro=1
hoe  
 (5.173)com 
 rp
rp+rurp
ruhre  
 (5.174)
Devemos prestar uma atenção especial ao fato de 
que as fontes equivalentes βI′b e gmVπ são ambas fontes de 
corrente controlada. Uma é controlada por uma corrente em outro ponto no circuito, e a outra, por uma tensão no lado de entrada do circuito. A equivalência entre elas é definida por:
bIb=1
re#rebIb=gmIbbre=gm(Ibrp)=gmVp   
Para a ampla gama de análise de frequências baixas a 
médias, o resultado dos efeitos das capacitâncias de disper -
são pode ser ignorado em função dos valores de reatância muito elevados associados a cada uma. A resistência r
b 
costuma ser pequena o suficiente em relação aos outros elementos em série podendo ser desprezada, enquanto a resistência r
u é geralmente suficientemente grande em 
comparação com os elementos em paralelo podendo ser desprezada. O resultado é um circuito equivalente seme-lhante ao modelo r
e apresentado e aplicado neste capítulo. 
No Capítulo 9, quando tratarmos dos efeitos de alta 
frequência, o modelo π híbrido será o escolhido.
5.23  v ariações dos parâMetros 
do transistor
Existem diversas curvas que podem ser desenhadas 
para mostrar as variações dos parâmetros do transistor com a temperatura, a frequência, a tensão e a corrente. Neste estágio de desenvolvimento, as mais interessantes e úteis são as variações com a temperatura da junção e com a tensão e a corrente do coletor.
A Figura 5.124 mostra o efeito da corrente do coletor 
no modelo r
e e no modelo híbrido equivalente. Devemos 
atentar para a escala logarítmica nos eixos vertical e horizontal. As escalas logarítmicas serão examinadas em detalhe no Capítulo 9. Os parâmetros foram todos nor -
malizados (um processo descrito em detalhes na Seção 9.5) para a unidade, de modo que as variações relativas em amplitude, devido à corrente de coletor, podem ser determinadas facilmente. Em cada conjunto de curvas, como nas figuras 5.124 a 5.126, o ponto de operação no qual os parâmetros foram determinados sempre é indi-cado. Para essa situação em especial, o ponto quiescente está nos valores razoavelmente usuais de V
CE = 5,0 V e  
IC = 1,0 mA. Uma vez que a frequência e a temperatura de 
operação também afetam os parâmetros, essas quantidades também são indicadas nas curvas. A Figura 5.124 mostra 284   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   284 3/11/13   5:44 PMa variação dos parâmetros com a corrente do coletor. 
Note que, em IC = 1 mA, o valor de todos os parâmetros 
foi normalizado a 1 no eixo vertical. O resultado é que o valor de cada parâmetro se compara com aqueles no ponto de operação definido. Visto que os fabricantes costumam usar os parâmetros híbridos para gráficos desse tipo, eles são as curvas escolhidas na Figura 5.124. No entanto, para ampliar a utilização das curvas, os parâmetros r
e e os parâ-
metros π híbridos equivalentes também foram adicionados.
À primeira vista, é particularmente interessante 
notar que: 
O parâmetro hfe(β) varia menos do que todos os pa-
râmetros de um circuito equivalente de transistor quando 
traçado em relação a variações na corrente de coletor.
A Figura 5.124 revela claramente que, para toda a 
faixa da corrente do coletor, o parâmetro hfe(β) varia de 
metade de seu valor no ponto Q até um pico cerca de 1,5 
vez este valor em uma corrente em torno de 6 mA. Logo, 
para um transistor com um β de 100, ele varia aproxima -
damente de 50 a 150. Isso parece muito, mas observe hoe, 
que salta para quase 40 vezes seu valor no ponto Q em 
uma corrente de coletor de 50 mA.
A Figura 5.124 também mostra que hoe(1/ro) e hie(βre) 
variam mais na faixa de corrente escolhida. O parâmetro h
ie varia de cerca de 10 vezes o seu valor no ponto Q até 
cerca de um décimo do valor no ponto Q em 50 mA. Essa 
variação, porém, é esperada porque sabemos que o valor de r
e está diretamente relacionado com a corrente do emissor por re = 26 mV/IE. À medida que IE (> IC) aumenta, o valor 
de re e, portanto, βre diminui, como mostra a Figura 5.124. 
Tenha em mente, ao examinar a curva de hoe em 
relação à corrente, que a resistência de saída real ro é 1/hoe. 
Portanto, à medida que a curva aumenta com a corrente, o valor de r
o se torna cada vez menor. Visto que ro é um 
parâmetro que normalmente aparece em paralelo com a 
carga aplicada, valores decrescentes de ro podem causar 
um problema crítico. O fato de ro cair a quase 1/40 de seu 
valor no ponto Q pode significar uma redução real no 
ganho em 50 mA.
O parâmetro hre varia bastante, mas, uma vez que 
seu valor no ponto  Q costuma ser pequeno o suficiente 
para permitir que seu efeito seja ignorado, é um parâmetro que preocupa apenas no caso de correntes de coletor que sejam muito inferiores, ou razoavelmente superiores, ao nível no ponto Q. 
Isso pode parecer uma descrição extensa de um con-
junto de curvas características. No entanto, a experiência tem revelado que gráficos dessa natureza são muitas vezes examinados sem a preocupação de apreciar plenamente o impacto geral daquilo que fornecem. Esses gráficos reve-lam uma grande quantidade de informações que poderiam ser extremamente úteis no processo de projeto.
A Figura 5.125 mostra a variação no valor dos pa-
râmetros em decorrência de alterações na tensão coletor emissor. Esse conjunto de curvas é normalizado no mesmo ponto de operação que as curvas da Figura 5.124 para permitir comparações entre os dois. Nesse caso, contudo, a 
hie (re)
hβ
re (   )r
rπ
,
,
,
,
,
,
, ,,u
hfe ()
hoe (   )1rohoe (   )1roAmplitude relativa dos parâmetros
β()β
β
Figura 5.124  Variações dos parâmetros híbridos com a corrente do coletor.Capítulo 5  análise Ca do transistor tBJ  285
Boylestad_2012_cap05.indd   285 3/11/13   5:44 PMescala vertical indica a porcentagem, em vez de apresentar 
números inteiros. O nível de 200% define um conjunto de parâmetros duas vezes maior que o de 100%. Um nível de 1000% refletiria uma alteração de 10:1. Note que h
fe e 
hie têm valores relativamente estáveis em magnitude para 
variações na tensão coletor emissor, enquanto a variação é muito mais significativa para alterações na corrente do coletor. Em outras palavras, quando se deseja que um parâmetro como h
ie(βre) permaneça relativamente estável, 
devemos manter a variação de IC a um mínimo e nos preo-
cupar menos com as variações na tensão coletor-emissor. A variação de h
oe e hie continua a ser significativa para a 
faixa indicada de tensão coletor-emissor.Na Figura 5.126, a variação nos parâmetros foi 
desenhada para variações de temperatura de junção.  
O valor normalizado é o da temperatura ambiente:  
T = 25 °C. A escala horizontal é uma escala linear, em 
vez de logarítmica, utilizada nas duas figuras anteriores. De modo geral, 
todos os parâmetros de um circuito equivalente híbrido 
de transistor aumentam de valor com a temperatura.
No entanto, devemos ter em mente, mais uma vez, 
que a resistência de saída real ro está inversamente rela -
cionada a hoe e, portanto, seu valor cai com o aumento de 
hoe. A maior variação ocorre em hie, embora seja possível 
hie (re)hre (   )r
ru
hfe ()hoe (   )1rohie (re)
hre (   )r
ru
hfe ()
hoe (   )1ro
11Amplitude relativa dos parâmetros
(H2O em estado sólido) (H2O em ebulição)
Temperatura ambienteπ
π
β
βββ
,,,,,,,,
25oC
Figura 5.126  Variações dos parâmetros híbridos com a temperatura.
hie (re)hie (re)hre (   )r
ruhre (   )r
ru
hfe ()hfe ()hoe (   )1ro
hoe (   )1ro1
1(Valor porcentual de cada parâmetro em relação a VCE = 5 V)
,,β
βββπ
π
Figura 5.125  Variações dos parâmetros híbridos com o potencial coletor-emissor. 286   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   286 3/11/13   5:44 PMnotar que a faixa da escala vertical é consideravelmente 
menor do que nos outros gráficos. A uma temperatura de 200 °C, o valor de h
ie é quase o triplo de seu valor no 
ponto Q, mas, na Figura 5.124, os parâmetros saltaram 
para quase 40 vezes seu valor nesse ponto. 
Dos três parâmetros, por conseguinte, a variação da 
corrente de coletor exerce, de longe, o maior efeito sobre os parâmetros de um circuito equivalente de transistor. A temperatura é sempre um fator relevante, mas o efeito da corrente de coletor pode ser significativo.
5.24 análise de defeitos
Apesar de a terminologia análise de defeitos sugerir 
que os procedimentos a serem descritos existem apenas para isolar um mau funcionamento, é importante com -
preender que é possível aplicar as mesmas técnicas para 
assegurar que um sistema funcione apropriadamente. De qualquer modo, os procedimentos de teste, verificação ou isolação requerem um entendimento do que se esperar em diversos pontos do circuito em ambos os domínios, CC e CA. Na maioria dos casos, um circuito que opera corretamente no modo CC também funcionará de maneira apropriada no domínio CA. 
De modo geral, portanto, se um sistema não fun-
ciona corretamente, primeiro desligue a fonte CA e 
verifique os níveis de polarização CC.
Na Figura 5.127, temos quatro configurações a tran-
sistor com valores específicos de tensão que foram obtidos 
ao serem medidos por um multímetro digital em modo CC. O primeiro teste de qualquer circuito a transistor consiste simplesmente em medir a tensão base-emissor do transis-tor. O fato de ela ser apenas 0,3 V nesse caso sugere que o transistor não esteja “ligado” e, talvez, em sua região de corte. Se o projeto é de chaveamento, então trata-se de um resultado esperado, mas, no modo de amplificador, existe uma conexão aberta que impede que a tensão de base atinja um nível operacional.
Na Figura 5.127(b), o fato de que a tensão no coletor 
é igual à tensão de alimentação revela que não há nenhuma queda através do resistor R
C, e que a corrente de coletor 
equivale a zero. O resistor RC está conectado correta -
mente porque fez a conexão entre a fonte CC e o coletor. Entretanto, qualquer um dos outros elementos pode não ter sido ligado devidamente, e isso resulta na ausência de uma corrente de base ou coletor. Na Figura 5.127(c), a queda de tensão entre coletor e emissor é muito pequena quando comparada com a tensão CC aplicada. Normal-mente, a tensão V
CE está na faixa média de, talvez, 6 V a 
14 V . Uma leitura de 18 V causaria a mesma preocupação do que outra de 3 V . O mero fato de existirem níveis de tensão sugere que todos os elementos estão conectados, mas que o valor de um ou mais elementos resistivos pode estar errado. Na Figura 5.127(d), verificamos que a tensão na base é exatamente a metade da tensão de alimentação. Vimos, neste capítulo, que a resistência R
E será refletida 
à base por um fator beta e aparecerá em paralelo com R2. 
O resultado seria uma tensão de base inferior à metade da tensão de alimentação. A medição sugere que o terminal base não está ligado ao divisor de tensão, o que causa uma divisão equânime dos 20 V da fonte.
Em um ambiente típico de laboratório, a resposta CA 
em vários pontos no circuito é verificada com um oscilos-cópio, como mostra a Figura 5.128. Observe que a ponta de prova preta (GND) do osciloscópio está conectada di-retamente ao terra, e a ponta de prova vermelha é movida de ponto em ponto no circuito, fornecendo os padrões que aparecem na Figura 5.128. Os canais verticais são fixados no modo CA para remover qualquer componente 
RB RCVCC
+
– 0,3 V
(a)R1
R2RC20 V
20 V
(b)         RB
RERC18 V
+
–3 V
(c)         R1
R2RERC12 V
6 V
(d)         
Figura 5.127  Verificação dos níveis CC para determinar se um circuito está polarizado adequadamente. Capítulo 5  análise Ca do transistor tBJ  287
Boylestad_2012_cap05.indd   287 3/11/13   5:44 PMCC associado à tensão em um ponto específico. O pequeno 
sinal CA aplicado à base é amplificado para o valor que aparece do coletor para o terra. Observe a diferença nas escalas verticais para as duas tensões. Não há nenhuma resposta CA no terminal emissor devido ao curto-circuito provocado pelo capacitor na frequência aplicada. O fato de que v
o é medido em volts e vi em milivolts sugere um 
ganho considerável para o amplificador. No geral, o cir -
cuito parece operar corretamente. Caso queira, o modo CC do multímetro pode ser usado para conferir V
BE e os 
valores de VB, VCE e VE para conferir se eles estão na faixa 
esperada. Naturalmente, o osciloscópio pode ser utilizado também para comparar valores CC simplesmente pela mudança para o modo CC em cada canal.
Uma resposta CA incorreta pode ocorrer por diver -
sos motivos. Na verdade, pode existir mais de um tipo de problema em um mesmo sistema. Felizmente, porém, com tempo e experiência, a probabilidade de mau funciona-mento em algumas áreas pode ser prevista, e uma pessoa experiente pode rapidamente isolar áreas com problemas.
De modo geral, não há nada de misterioso no processo 
de análise de defeitos. Quando se decide seguir a resposta CA, um bom procedimento é começar com o sinal aplicado e prosseguir através do circuito em direção à carga, conferindo pontos críticos ao longo do caminho. Uma resposta inespe-rada em um ponto sugere que o circuito está com problemas nessa área, e isso define a região que deve ser investigada. A forma de onda obtida no osciloscópio certamente ajudará a definir os possíveis problemas com o circuito.Se a resposta para o circuito da Figura 5.128 é como 
a mostra a Figura 5.129, o circuito apresenta um mau fun-cionamento que se concentra provavelmente na região do emissor. Uma resposta CA através do emissor não é espe-rada, e o ganho do sistema como revelado por v
o é muito 
mais baixo. Lembre-se de que, para essa configuração, o ganho é muito maior se R
E estiver desviado. A resposta 
obtida sugere que RE não está desviado pelo capacitor e 
que as conexões do terminal do capacitor e o capacitor em si devem ser conferidos. Nesse caso, uma verificação dos valores CC provavelmente não isolará a área do pro-blema, uma vez que o capacitor se comporta como um “circuito aberto” equivalente para CC. Normalmente, um conhecimento prévio do que esperar, uma familiaridade com a instrumentação e, principalmente, a experiência são fatores que contribuem para o desenvolvimento de uma abordagem efetiva na arte da análise de defeitos.
5.25 apliCações prátiCas
Misturador de áudio
Quando dois ou mais sinais devem ser combinados 
em uma única saída de áudio, empregam-se misturadores como o mostrado na Figura 5.130. Os potenciômetros na entrada são os controladores de volume para cada canal, com R
3 incluído para oferecer equilíbrio adicional entre 
os dois sinais. Os resistores R4 e R5 estão lá para garantir 
que um canal não afetará o outro, isto é, para garantir que um sinal não surgirá como uma carga para o outro, não +
VsRs
–RC
REeVCC
RB(V)
t 0
CE(mV)
Linha de terra (GND)C1  oC2
0 tt 0
Osciloscópiovi  
vi  vevv  ov
(chave AC-GND-DC na posição AC)
Figura 5.128  Utilização do osciloscópio para medir e mostrar várias tensões de um amplificador TBJ.288   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   288 3/11/13   5:44 PMretirará energia e não afetará o equilíbrio desejado no 
sinal misturado.
O efeito dos resistores R4 e R5 é importante e deve 
ser discutido com mais detalhes. Uma análise CC da configuração do transistor resulta em r
e = 11,71 Ω, que 
estabelecerá uma impedância de entrada para o transistor de aproximadamente 1,4 kΩ. A combinação paralela de R
6 � Zi também é de cerca de 1,4 kΩ. Colocar os dois 
controles de volume em seu valor máximo e o controle de equilíbrio R
3 em seu ponto médio resultará no circuito 
equivalente da Figura 5.131(a). Supomos que o sinal em v
1 seja um microfone de baixa impedância com uma resistência interna de 1 kΩ, e que o sinal em v2 seja o de 
um amplificador de guitarra com uma impedância interna mais alta, de 10 kΩ. Visto que os resistores de 470 kΩ e 500 kΩ estão em paralelo para as condições anteriores, eles podem ser associados e substituídos por um único resistor de cerca de 242 kΩ. Cada fonte terá, então, um circuito equivalente, como o que é mostrado na Figura 5.131(b) para o microfone. A aplicação do teorema de Thévenin revela que é uma excelente aproximação simplesmente eliminar o resistor de 242 kΩ e supor que o circuito equi-
valente seja como o mostrado para cada canal. O resultado é o circuito equivalente da Figura 5.131(c) para a seção 
v1
v2R1
R2R3
R5470 k
470 k470 k
1 M
33 kR4
R6R7
3,3 k
R8
1,2 k33 k
C1
56 F
Zi12 V
C3
C268 F
68 F= 120
re = 11,71 
Zi = re = 1,4 kβ~vo
β
Figura 5.130  Misturador de áudio.
Figura 5.129  Formas de onda resultantes de um mau funcionamento na região do emissor .Capítulo 5  análise Ca do transistor tBJ  289
Boylestad_2012_cap05.indd   289 3/11/13   5:44 PMde entrada do misturador. A aplicação do teorema da su-
perposição resulta na seguinte equação para a tensão CA na base do transistor:
vb=(1,4 k 43 k)vs1
34 k+(1,4 k 43 k)
+(1,4 k 34 k)vs2
43 k+(1,4 k 34 k)
=38×10-3vs1+30×10-3vs2   
Com re = 11,71 Ω, o ganho do amplificador é de  
–RC/re = 3,3 kΩ/11,71 Ω = –281,8, e a tensão de saída é
vo=-10,7 vs1-8,45 vs2   
o que oferece um bom equilíbrio entre os dois sinais, apesar de ambos terem uma taxa de 10:1 na impedância interna. Em geral, o sistema responde bem. No entanto, quando se removem os resistores de 33 kΩ do diagrama da Figura 5.131(c), o resultado é o circuito equivalente da Figura 5.132, e a equação a seguir para v
b é obtida com a 
utilização do teorema da superposição:
vb=(1,4 k 10 k)vs1
1 k+1,4 k 10 k
+(1,4 k 1 k)vs2
10 k+(1,4 k 1 k)
=0,55 vs1+0,055 vs2
Utilizando o mesmo ganho de antes, obtemos a 
tensão de saída
vo=155vs1+15,5 vs2155vs1   
que indica que o som do microfone estará bem alto e claro e que a entrada da guitarra será praticamente perdida.
Portanto, a importância dos resistores de 33 kΩ está 
definida e faz com que cada sinal aplicado tenha valores parecidos de impedância, de maneira que haja equilíbrio na saída. Alguém pode sugerir que um resistor maior 470 k1 k500 k33 k
470 k10 k1,4 k
33 k
500 kZiAmplificadorMicrofone
vs1
–+
Guitarra
vs2
–+
(a)1 k
242 k
vs1
–+1 k
vs1
–+⇒
(b)
1 k 1,4 k ZiAmplificador
vs1
–+10 k33 k
vs2
–+R5 33 k R4
(c)
Figura 5.131  (a) Circuito equivalente com R3 ajustado para seu ponto médio e os controles de volume para o ponto máximo; 
(b) determinação do equivalente Thévenin para o canal 1; (c) substituição dos circuitos equivalentes Thévenin na Figura 5.131(a). 290   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   290 3/11/13   5:44 PMmelhora o equilíbrio. Entretanto, embora o equilíbrio na 
base do transistor melhore, a intensidade do sinal na base será menor, e, consequentemente, o nível de saída será reduzido. Em outras palavras, a escolha dos resistores R
4 
e R5 é uma situação onde se negocia o valor de entrada 
na base do transistor com o equilíbrio do sinal de saída.
Para demonstrar que os capacitores são realmente 
equivalentes a um curto-circuito na faixa de áudio, deve-mos substituir uma frequência bem baixa de 100 Hz na equação de reatância de um capacitor de 56 μF:
XC=1
2pfC=1
2p(100  Hz)(56  mF)=28,42     
Um valor de 28,42 Ω comparado ao de quaisquer im-
pedâncias nessa área é certamente pequeno o suficiente para ser ignorado. Frequências maiores terão efeito ainda menor.
No próximo capítulo, abordaremos um misturador si-
milar construído com JFET (Transistor de Efeito de Campo de Junção). A principal diferença será o fato que a impedân-cia de entrada do JFET pode ser aproximada por um circuito aberto, ao contrário da configuração de impedância de baixo valor para um TBJ. O resultado é um nível de sinal mais alto na entrada do amplificador JFET. No entanto, o ganho do FET é muito menor do que o do transistor TBJ, o que resulta em níveis de saída bastante similares.
pré-amplificador
A função básica de um pré-amplificador 	é, como 
o próprio nome diz: um	amplificador 	utilizado	para	
captar	o	sinal	de	sua	fonte	primária	e	operar	nele	para	
preparar	sua	passagem	 à	seção	amplificadora. Um 
pré-amplificador geralmente tem a função de amplificar o sinal, controlar seu volume, modificar as características de impedância de entrada e, caso necessário, determinar seu caminho nos estágios seguintes — no geral, um estágio de qualquer sistema com funções diversas.
Um pré-amplificador como o mostrado na Figura 
5.133 costuma ser utilizado com microfones dinâmicos para elevar os níveis a padrões adequados para maior amplificação ou para amplificadores de potência. Micro-fones dinâmicos têm, em geral, baixa impedância, pois sua resistência interna é determinada basicamente pelo enro-lamento da bobina de voz. A estrutura básica consiste em uma bobina de voz ligada a um pequeno diafragma livre para se mover dentro de um ímã permanente. Quando se fala ao microfone, o diafragma se move e faz com que a bobina também se movimente dentro do campo magnético. Pela lei de Faraday, será induzida uma tensão através da bobina, a qual levará o sinal de áudio.
Por ser um microfone de baixa impedância, a im-
pedância de entrada do amplificador transistorizado  não 
precisa ser tão alta  para captar a maior parte do sinal. Uma 
vez que a impedância interna de um microfone dinâmico pode ser de 20 Ω a 100 Ω, a maior parte do sinal pode ser captada por um amplificador com impedância de entrada tão baixa quanto 1 a 2 kΩ. É o caso do pré-amplificador da Figura 5.133. Para as condições de polarização CC, a configuração do coletor de realimentação CC foi escolhida devido a suas características de alta estabilidade.
Na operação CA, o capacitor de 10 μF entra em es-
tado de curto-circuito (em valor aproximado), colocando o resistor de 82 kΩ na impedância de entrada do transistor e o de 47 kΩ na saída do transistor. Uma análise CC da configuração do transistor resulta em r
e = 9,64 Ω, tendo 
um ganho CA determinado por
Av=-(47 k 73,3 k)
9,64 = 319,7    
que é excelente para essa aplicação. Obviamente, o ga -
nho desse estágio de captação do projeto cai quando ele é conectado à entrada da seção amplificadora. Isto é, a resistência de entrada do estágio seguinte fica em paralelo com os resistores de 47 kΩ e 3,3 kΩ, e o ganho cai abaixo do valor sem carga de 319,7.1 k
vs1
–+10 k
vs2
–+1,4 k ZiAmplificador
Figura 5.132  Novo desenho do circuito da Figura 
5.131(c) com os resistores de 33 kΩ removidos.
10 μF
20 μF20 μF12 V
82 k47 k3,3 k
vo
 = 140
Av = –319,7~
=~1,33 kZiMicrofone 
dinâmico
(Rint = 50 )β
Figura 5.133  Pré-amplificador para microfone dinâmico.Capítulo 5  análise Ca do transistor tBJ  291
Boylestad_2012_cap05.indd   291 3/11/13   5:44 PMA impedância de entrada do pré-amplificador é 
determinada por
Zi=82 k 7bre=82 k 7(140)(9,64  )
=82 k 71,34 k=1,33 k   
que também é adequada para a maioria dos microfones 
dinâmicos de baixa impedância. Na verdade, para um microfone com impedância interna de 50 Ω, o sinal na base estaria acima dos 98% do sinal disponível. Essa discussão é importante, porque, se a impedância do microfone for muito maior (1 kΩ, por exemplo), o pré-amplificador terá que ter um projeto diferente para garantir que a impedância de entrada seja ao menos de 10 kΩ ou maior do que isso.
gerador de ruído aleatório
Normalmente, é necessário um gerador de ruído 
aleatório para testar a resposta de um alto-falante, de um microfone, de um filtro ou de qualquer sistema que traba-lhe com uma larga faixa de frequências. Um gerador	de	
ruído	aleatório, como o próprio nome indica, gera	sinais	
de	amplitude	 e	frequência	 aleatórias. O fato de esses 
sinais serem normalmente incompreensíveis e imprevisí -
veis é o motivo pelo qual eles são simplesmente chamados de ruídos. Ruído	térmico	 é aquele gerado por efeitos 
térmicos resultantes de uma interação entre elétrons livres e íons vibrantes de um material em condução. O resultado é um grande fluxo de elétrons que passa através do meio, o que resulta em um potencial variável através do meio. Na maioria dos casos, esses sinais aleatórios estão na faixa do microvolt, mas, com amplificação suficiente, eles podem danificar a resposta em um sistema. Esse ruído térmico é chamado também de ruído	de	Johnson	 (devido ao nome 
do pesquisador original), ou ruído	branco	 (porque, em 
óptica, a luz branca contém todas as frequências). Esse tipo de ruído possui uma resposta em frequência relativamente plana, mostrada na Figura 5.134(a), isto é, um gráfico de sua potência versus frequência desde o ponto de valor mais 
baixo ao mais alto é relativamente uniforme. Um segundo  tipo de ruído é chamado de ruído	shot	(quântico), pois soa 
como um tiro de chumbo disparado sobre uma superfície sólida ou como chuva forte em uma janela. Sua origem provém dos portadores que passam através de um meio em taxas desiguais. Um terceiro é o ruído rosa,	flicker	
(cintilação), 	ou ruído 1/f, devido à variação no tempo 
de trânsito de portadores que cruzam diversas junções de dispositivos semicondutores. É chamado de  1/f porque sua 
magnitude cai com o aumento da frequência. Seu	impacto	
normalmente	 é	o	mais	drástico	em	frequências	 abaixo	
de	1	kHz, como mostra a Figura 5.134(b).
O circuito da Figura 5.135 é projetado para gerar 
tanto um ruído branco quanto um rosa. Em vez de uma fonte separada para cada um, primeiro é desenvolvido o ruído branco (com valores ao longo de todo o espectro de frequências) e, então, é aplicado um filtro para remover os componentes de alta e média frequências, restando apenas a resposta de ruídos de baixa frequência. O filtro é ainda concebido para modificar a resposta plana do ruído branco na região de baixa frequência (para criar uma queda de 1/f ) por meio de seções do filtro que proporcionam “atenuação” à medida que aumenta a frequência. O ruído branco é criado pela abertura do terminal coletor do transistor Q
1 e pela 
polarização reversa da junção base emissor. Em suma, o transistor Q
1 é utilizado como um diodo polarizado na 
região de avalanche Zener. A polarização de um transistor nessa região cria uma situação bastante instável e que pode conduzir ao surgimento de ruído branco aleatório. A combi-nação da região de avalanche, com suas rápidas variações nos valores de carga, com a sensibilidade do valor de cor -
rente à temperatura e com a mudança brusca dos valores de impedância, contribui para o nível de tensão e de corrente de ruído gerados pelo transistor. São frequentemente utili-zados transistores de germânio, pois a região de avalanche 
é menos definida e menos estável do que nos transistores de silício. Além disso, há diodos e transistores especialmente desenvolvidos para a geração de ruído aleatório.
A fonte do ruído não é um gerador especialmente 
projetado. Essa fonte se deve simplesmente ao fato de 
0
0en
en
ruído shot e térmico 
(de Johnson)ruído rosa ou 1/f 1 kHz50 μV
20 μV
20 μV
(b)ruído branco (de Johnson)
5 Hz 500 kHz
(a)
Figura 5.134  Espectros usuais de frequência de ruídos: (a) branco, ou Johnson; (b) rosa, térmico e shot.292   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   292 3/11/13   5:44 PMque o fluxo de corrente não é um fenômeno ideal, mas 
sim um fenômeno que varia com o tempo em um nível que gera variações indesejadas na tensão terminal através dos componentes. Na verdade, essa variação de fluxo é tão ampla que pode gerar frequências que abrangem um amplo espectro — um fenômeno bastante interessante.
A corrente de ruído gerada de Q
1 será, então, a cor -
rente de base para Q2, que será amplificada para gerar um 
ruído branco de talvez 100 mV , o que sugere, nesse caso, uma tensão de ruído de entrada de cerca de 170 μV . O capa-
citor C
1 tem baixa impedância em toda a faixa de frequên-
cia de interesse para proporcionar um “efeito de curto” em qualquer sinal espúrio no ar e que poderia contribuir para o sinal na base de Q
1. O capacitor C3 existe para isolar a 
tensão de polarização CC do gerador de ruído branco dos valores CC do circuito de filtro a seguir. O resistor de  
39 kΩ e a impedância de entrada do estágio seguinte criam o circuito divisor de tensão simples da Figura 5.136. Se o resistor de 39 kΩ não estivesse presente, a combinação 
paralela de R
2 e Zi faria cair a carga do primeiro estágio e 
reduziria consideravelmente o ganho de Q1. Na equação 
de ganho, R2 e Zi apareceriam em paralelo (assunto que 
será discutido no Capítulo 9).O circuito de filtro é, na verdade, parte da malha 
de realimentação do coletor para a base que aparece no circuito de realimentação do coletor da Seção 5.10. Para descrever esse comportamento, consideremos primeiro os extremos da faixa de frequência. Para frequências muito baixas, todos os capacitores podem ser aproximados por um circuito aberto, e a única resistência do coletor para 
base está no resistor de 1 MΩ. Utilizando um beta de 100, vemos que o ganho da seção é de cerca de 280 e que a impedância de entrada é de cerca de 1,28 kΩ. Em uma frequência suficientemente alta, todos os capacitores pode -
riam ser substituídos por curtos-circuitos, e a combinação de resistência total entre o coletor e a base é reduzida para cerca de 14,5 kΩ, o que resultaria em um ganho sem carga bastante alto (por volta de 731), mais do que o dobro do obtido com R
F = 1 MΩ. Visto que o filtro 1/f deve reduzir 
o ganho em altas frequências, parece haver inicialmente um erro de projeto. No entanto, a impedância de entrada caiu para cerca de 19,33 Ω, o que é uma queda de 66 ve-zes em relação ao nível obtido com R
F = 1 MΩ. Isso teria 
um impacto significativo sobre a tensão de entrada do segundo estágio se considerássemos a ação do divisor de tensão da Figura 5.136. Na verdade, quando comparado com o resistor série de 39 kΩ, o sinal no segundo estágio pode ser considerado sem importância ou em um nível que, mesmo com um ganho que exceda 700, não chega a causar maiores consequências. No geral, portanto, o efeito de dobrar o ganho é totalmente perdido devido à imensa queda em Z
i, e a saída em frequências altas pode 
ser totalmente ignorada.
Para a faixa de frequências entre a muito baixa e a 
muito alta, os três capacitores do filtro causam a queda de ganho, com o aumento da frequência. Primeiro, o capaci -+
–vi(Q3)+
–vo(Q2) ZiC3
25 FR3
39 k
= Zi(vo(Q2))
Zi + 39 k~
Figura 5.136  Circuito de entrada para o segundo estágio.C1
25 FC4
5 nFC5
3 nFC6C3C2
25 FC7
1 F1 F
Q1
Q2
Q3R1R2
56 k5,6 k
R85,6 k
R41 MR5
390 kR6
100 kR7
18 k
R3
39 k
ZiRuído 
branco
Ruído rosa15–30 V
820 pF
Figura 5.135 Gerador de ruído branco e rosa.Capítulo 5  análise Ca do transistor tBJ  293
Boylestad_2012_cap05.indd   293 3/11/13   5:44 PMtor C4 entra em curto e causa uma redução de ganho (por 
volta dos 100 Hz). Então, o capacitor C5 entra em curto 
e posiciona os três ramos em paralelo (aproximadamente 
em 500 Hz). Por fim, o capacitor C6 entra em curto, resul-
tando em quatro ramos paralelos e em uma resistência de realimentação mínima (por volta dos 6 kHz).
O resultado é um circuito com um excelente sinal de 
ruído aleatório para a faixa total de frequência (branco) e para a faixa de baixa frequência (rosa).
fonte de luz modulada por som
A intensidade luminosa da lâmpada de 12 V da Figura 
5.137 varia de acordo com a frequência e a intensidade do sinal aplicado. Essa pode ser a saída de um amplificador acústico, de um instrumento musical ou mesmo de um microfone. De particular interesse aqui é o fato de a tensão aplicada ser de 12 V CA em vez de uma fonte de polari-zação CC. A questão imediata, na ausência de uma fonte CC, é como os valores de polarização CC para o transistor serão estabelecidos. Na verdade, o valor CC é obtido com o uso do diodo D
1, que retifica o sinal CA e o capacitor C2, 
que atua como um filtro da fonte de alimentação para gerar uma tensão CC no ramo de saída do transistor. O valor de pico de uma fonte de 12 V rms é de cerca de 17 V , o que resulta em um valor CC após o filtro capacitivo de cerca 
de 16 V . Se o potenciômetro for ajustado para que R
1 seja 
por volta de 320 Ω, a tensão de base para emissor será de cerca de 0,5 V , e o transistor estará “desligado”. Nesse caso, as correntes de coletor e de emissor são de essencialmente  
0 mA, e a tensão no resistor R
3 é de aproximadamente 0 V .  
A tensão na junção do terminal coletor e do diodo é, por -
tanto, 0 V , e isso resulta no “desligamento” de D2 e na ocor -
rência de 0 V no terminal da porta do retificador controlado de silício (SCR). O SCR (veja a Seção 17.3) é basicamente um diodo cujo estado é controlado por uma tensão aplicada no terminal da porta. A ausência de uma tensão na porta significa que o SCR e a lâmpada estão desligados.Se um sinal é aplicado ao terminal da porta, a com-
binação do nível de polarização estabelecido e do sinal aplicado pode estabelecer o valor necessário de 0,7 V de tensão para que o transistor seja ligado, e ele se manterá assim, funcionando por períodos de tempo que depen-dem do sinal aplicado. Quando o transistor é ligado, ele estabelece uma corrente de coletor emissor através do resistor R
3 e estabelece também uma tensão do emissor 
para o terra. Se a tensão for maior do que o valor de 0,7 V necessários para o diodo D
2 conduzir, uma tensão surgirá 
na porta do SCR que pode ser suficiente para ligá-lo e estabelecer condução da corrente de anodo para catodo do SCR. No entanto, devemos examinar um dos aspectos mais interessantes do projeto. Como a tensão aplicada no SCR é CA, que varia em magnitude com o tempo, como mostra a Figura 5.138, a capacidade de condução do SCR também varia com o tempo. Como mostra a figura, se o SCR for ligado quando a tensão senoidal estiver em seu valor máximo, a corrente resultante através do SCR será também a máxima e a lâmpada terá luminosidade máxi -
ma. Se o SCR for ligado quando a tensão senoidal estiver próxima do seu mínimo, a lâmpada poderá até acender, mas a corrente mais baixa resultará em uma iluminação consideravelmente menor. O resultado é que a lâmpada acende em sincronismo quando o sinal de entrada está no valor de pico, mas sua intensidade é determinada pela amplitude em que está o sinal aplicado de 12 V . Podemos imaginar, então, a variedade de respostas possíveis para tal sistema. Toda vez que o mesmo sinal de áudio é aplicado, obtemos uma resposta com características diferentes.
No exemplo anterior, o potenciômetro estava ajus-
tado para operar abaixo da tensão que liga o transistor. Também é possível ajustar o potenciômetro quando o transistor está no limiar de condução, o que resulta em uma corrente de base de baixo valor. O resultado é uma corrente de coletor de baixo valor e uma tensão insufi -
ciente para polarizar diretamente o diodo D
2 e ligar o SCR 
+
–Saída de
amplificador10 kR1
R2
C110 F
C2 C3D2D1
470 FQ1= 16 V CC~
Conversão CA          CCGS
lâmpada de 12 VSCRD12 V CA
60 Hz
1 kR3
Figura 5.137  Fonte de luz modulada por som. SCR, retificador controlado de silício.294   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   294 3/11/13   5:44 PMatravés de sua porta. No entanto, ajustando-se o sistema 
dessa maneira, a saída de luz resultante será mais sensível a componentes de baixa amplitude do sinal aplicado. No primeiro caso, o sistema atuou como um detector de pico, e, no segundo, ele é sensível a mais componentes do sinal.
O diodo D
2 foi incluído para garantir que haja tensão 
suficiente para ligar tanto o diodo quanto o SCR ou, em outras palavras, para eliminar a possibilidade de ruído ou de alguma outra tensão de baixo valor inesperada na linha que liga o SCR. O capacitor C
3 pode ser inserido 
para reduzir a velocidade de resposta, fazendo com que a carga do capacitor antes da porta atinja um valor de tensão suficiente para ligar o SCR.
5.26 resuMo
Conclusões e conceitos importantes
1.  A amplificação no domínio CA não pode ser obtida 
sem	a	aplicação	de	um	nível	de	polarização	CC .
2.  O amplificador TBJ pode ser considerado linear para a maior parte das aplicações, permitindo o uso do teorema	da	superposição	 para separar as análises 
de projeto CC e CA.
3.  Ao introduzirmos um modelo	CA 	para um TBJ:
a.  Todas as fontes	CC são zeradas e substituídas 
por conexões de curto-circuito com o terra.
b.  Todos os capacitores	 são substituídos pelo 
equivalente	a	um	curto-circuito.
c.  Todos os elementos em	paralelo	com	 um 
curto-circuito equivalente introduzido devem ser removidos do circuito.
d.  O circuito deve ser redesenhado sempre que 
possível.
4.  A impedância	 de	entrada	 de um circuito CA não	
pode	ser	medida	com um ohmímetro.5.  A impedância	 de	saída	 de um amplificador é me-
dida com o sinal	 aplicado	em	zero. Não pode ser 
medida com um ohmímetro.
6.  Uma impedância	 de	saída	 para o modelo r
e poderá	
ser	incluída somente se for obtida de uma planilha 
ou de uma medição gráfica das curvas características.
7.  Elementos que foram isolados por capacitores para a análise CC aparecerão 	na	análise	CA devido ao curto -
-circuito equivalente para os elementos capacitivos.
8.  O fator	de	amplificação	 (β ou h
fe) é o menos sensí-
vel a variações na corrente	do	coletor, enquanto o 
parâmetro de impedância	 de	saída	 é o mais sensível. 
A impedância de saída também é bastante sensível a variações em  V
CE, enquanto o fator de amplificação 	é o 
menos	sensível. No entanto, a impedância	 de	saída	 é 
menos	sensível	 a variações na temperatura, 	enquanto 
o fator de amplificação é relativamente sensível.
9.  O modelo	 re de um TBJ no domínio CA é sensível 
às condições	reais	de	operação	CC	do	circuito. Tal 
parâmetro normalmente não é fornecido em folhas de dados, embora o h
ie dos parâmetros híbridos 
fornecidos seja igual a βre, mas, sim, somente sob 
condições específicas de operação.
10.  A maioria das folhas	de	dados	 dos TBJs inclui uma 
lista	de	parâmetros	 híbridos	 para estabelecer um 
modelo CA para o transistor. Tenha em mente, no entanto, que elas valem para um conjunto específico de condições de operação CC.
11.  A configuração	 com	polarização	 fixa	EC	pode 
ter um ganho	de	tensão	significativo, embora sua 
impedância	 de	entrada	possa	ser	relativamente	
baixa . O ganho	de	corrente	aproximado é dado 
simplesmente por beta, e a impedância	 de	saída	 é 
normalmente  R
C.
12.  A configuração 	com	polarização 	por	divisor	de	
tensão	 possui maior	estabilidade	 do que a confi-
guração com polarização fixa, mas apresenta aproxi -
madamente o mesmo	ganho	de	tensão, de	corrente	
e	impedância	 de	saída. Devido aos resistores pola-
rizadores, sua impedância de entrada pode ser mais baixa do que a da configuração com polarização fixa.
13.  A configuração	 EC	com	polarização	 de	emissor	
com um resistor de emissor sem desvio possui uma resistência	 de	entrada	maior	do que a configuração 
com desvio, mas terá ganho	de	tensão	muito	menor	
do	que a da configuração com desvio. Para a situação 
com desvio ou sem desvio, supomos normalmente que a impedância	de	saída	seja simplesmente R
C.017 VSinal CA de 12 V rms.
Lâmpada se acende, 
mas com pouca luminosidade.Tensão máxima na lâmpada — luminosidade máxima.
t
SCR é ligado.
Figura 5.138  Demonstração do efeito de uma tensão CA 
na operação do SCR da Figura 5.137.Capítulo 5  análise Ca do transistor tBJ  295
Boylestad_2012_cap05.indd   295 3/11/13   5:44 PM14.  A configuração	 seguidor	de	emissor	terá sempre 
uma tensão	de	saída	um	pouco	menor	que	o	sinal	de	
entrada. No entanto, a impedância	 de	entrada	 pode 
ser bastante	alta, o que é útil em situações em que é 
necessário um primeiro estágio com alta impedância 
de entrada para “captar” o máximo possível do sinal aplicado. Sua impedância	 de	saída	 é extremamente 	
baixa, tornando-a uma excelente fonte de sinal para o segundo estágio de um amplificador multiestágio.
15. A configuração	 de	base-comum	 possui uma im-
pedância	de	entrada	bastante	baixa, mas pode 
ter um ganho	de	tensão	significativo . O ganho	de	
corrente	 é apenas menor	do	que	1	e a impedância	
de	saída	é simplesmente R
C.
16. A configuração	 com	realimentação	 do	coletor	
possui uma impedância 	de	entrada	sensível	a	
beta	 que pode ser bastante baixa, dependendo dos 
parâmetros da configuração. No entanto, o ganho	de	
tensão	 pode ser significativo	 e o ganho	de	corrente	
pode ter	certa	magnitude	 se os parâmetros forem 
escolhidos adequadamente. A impedância	 de	saída	
geralmente é uma simples resistência de coletor RC.
17.  A configuração 	com	realimentação 	cc	do	coletor	
utiliza a realimentação para aumentar	sua	estabili-
dade e usa a mudança de estado de um capacitor de CC para CA para estabelecer um maior	ganho	de	
tensão	 do que o obtido com uma conexão direta de 
realimentação. A impedância	 de	saída	 está normal-
mente próxima a R
C, e a impedância	 de	entrada	 é	
relativamente próxima daquela obtida com a confi-
guração	emissor-comum	básica.
18.  O circuito	equivalente	 híbrido	aproximado é 
bastante similar	em composição ao utilizado com o 
modelo	 re. Na verdade, os mesmos	métodos	 de aná-
lise podem ser aplicados a ambos os modelos. Para o modelo híbrido, os resultados estarão em termos de parâmetros de circuitos e parâmetros híbridos, enquanto para o modelo r
e estarão em termos de 
parâmetros do circuito e de β, re e ro.
19.  O modelo	híbrido	 para o emissor-comum, para o 
base-comum e para as configurações de coletor -
-comum é o mesmo. A única diferença é a amplitude dos parâmetros do circuito equivalente.
20.  O ganho total de um sistema em cascata é determi -
nado pelo produto	dos	ganhos	de	cada	estágio. 
Entretanto, o ganho de cada estágio deve ser deter -
minado sob	condições	de	carga.
21.  Visto que o ganho total é o produto dos ganhos indi-viduais de um sistema em cascata, o elo	mais	fraco 
pode exercer um grande efeito sobre o ganho total.equações
   re=26 mV
IE   
Parâmetros híbridos:
   hie=bre,  hfe=bCA,  
hib=re,  hfb=-a-   1
Polarização EC fixa:
   Zibre,  Zo RC
Av=-RC
re,  Ai=-AvZi
RCb   
Polarização por divisor de tensão:
   Zi=R17R27bre,  Zo RC
Av=-RC
re,  Ai=-AvZi
RCb   
EC com polarização de emissor:
   ZiRB7bRE,  Zo RC
Av-RC
RE,  AibRB
RB+bRE   
Seguidor de emissor:
   Zi RB7bRE,  Zo re
Av 1,  Ai=-AvZi
RE   
Base-comum:
   Zi REre,  Zo RC
AvRC
re Ai-   1296   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   296 3/11/13   5:44 PMRealimentação do coletor:
   Zire
1
b+RC
RF,  Zo RC7RF
Av=-RC
re,  AiRF
RC   
Realimentação CC do coletor:
   Zi RF17bre,  Zo RC7RF2
Av=-RF27RC
re,  Ai=-AvZi
RC   
Efeito da impedância de carga:
   AvL=Vo
Vi=RL
RL+RoAvNL,  AiL=Io
Ii=-AvLZi
RL   
Efeito da impedância de fonte:
   Vi=RiVs
Ri+Rs,  Avs=Vo
Vs=Ri
Ri+RsAvNL
Is=Vs
Rs+Ri   
Efeito combinado de impedância de carga e de fonte:
   AvL=Vo
Vi=RL
RL+RoAvNL,  
Avs=Vo
Vs=Ri
Ri+Rs#RL
RL+RoAvNL
AiL=Io
Ii=-AvLRi
RL,  Ais=Io
Is=-AvsRs+Ri
RL   
Conexão cascode:
   Av=Av1Av2   
Conexão Darlington (com RE):
   bD=b1b2,
Zi=RB7(b1b2RE),  Ai=b1b2RB
(RB+b1b2RE)
Zo=re1
b2+re2  Av=Vo
Vi   1Conexão Darlington (sem RE):
   Zi=R1R2b1(re1+b1b2re2)  Ai=b1b2(R17R2)
R17R2+Zi   
onde  Zi=b1(re1+b2re2    ) 
   Zo RC7ro2  Av=Vo
Vi=b1b2RC
Zi   
Par realimentado:
   Zi=RB7b1b2RC  Ai=-b1b2RB
RB+b1b2RC
Zore1
b2  Av      1
5.27 análise CoMputaCional
pspice para Windows
Configuração com divisor de tensão Os últimos 
capítulos se limitaram à análise CC de circuitos eletrôni -
cos utilizando PSpice e Multisim. Esta seção analisará a 
aplicação de uma fonte CA a um circuitoTBJ e descreverá como os resultados são obtidos e interpretados. 
A maior parte da construção da Figura 5.139 pode 
ser realizada utilizando-se os procedimentos discutidos nos capítulos anteriores. A fonte CA pode ser encontrada na biblioteca SOURCE	 como VSIN . V ocê pode rolar a lista 
de opções ou simplesmente digitar VSIN  no topo da lis-
tagem. Uma vez que ela é selecionada e inserida, surgirão várias legendas que definem os parâmetros da fonte. Dar um duplo clique no símbolo de fonte ou usar a sequência Edit-Properties resultará na caixa de diálogo Property	
Editor , que lista todos os parâmetros que aparecem na tela 
e muito mais. Deslizando a barra de rolagem totalmente para a esquerda, será encontrada uma listagem para CA. 
Selecione o retângulo em branco sob o título e digite o valor 1	mV. Esteja ciente de que as entradas podem usar 
prefixos como m (mili) e k (quilo). Ao mover para a direita, o título FREQ aparecerá, no qual é possível digitar 10	
kHz. Ao mover novamente para PHASE, verifique que 
o valor padrão é 0 e, portanto, pode ser desprezado. Ele 
representa o ângulo de fase inicial para o sinal senoidal. Em seguida, você encontrará VAMPL, que está fixado 
em 1 mV , seguido também por VOFF  em 0 V . Agora que 
cada uma das propriedades foi definida, temos que decidir o que exibir na tela para definir a fonte. Na Figura 5.139, as únicas legendas são Vs e 1 mV , de modo que vários Capítulo 5  análise Ca do transistor tBJ  297
Boylestad_2012_cap05.indd   297 3/11/13   5:44 PMitens devem ser eliminados e o nome da fonte, modifi-
cado. Para cada quantidade, simplesmente volte para o título e o selecione para modificação. Se optar por CA, 
selecione Display para obter a caixa de diálogo Display	
Properties. Selecione Value	Only , porque preferimos 
que a legenda CA	não apareça. Deixe todas as outras op-
ções em branco. Com um OK, você pode passar para os 
demais parâmetros dentro da caixa de diálogo Property	
Editor. Não queremos que as legendas FREQ, PHASE, 
VAMPL	e VOFF  apareçam com seus valores, por isso em 
cada caso selecione Do	Not	Display. Para alterar V1 para 
Vs, basta ir até Part	Reference e, depois de selecioná-lo, 
digitar Vs. Então, vá para Display e selecione Value	Only. 
Finalmente, para aplicar todas as alterações, selecione Apply e saia da caixa de diálogo; a fonte aparecerá como mostra a Figura 5.139.
A resposta CA para a tensão em um ponto do cir -
cuito é obtida por meio da opção VPRINT1	 encontrada 
na biblioteca SPECIAL. Se a biblioteca não aparecer, 
basta selecionar Add	Library  seguido por special.olb. 
Quando selecionado, VPRINT1 aparecerá na tela como 
uma impressora com três legendas: AC, MAG e PHASE. 
Cada qual tem de ser definida com um status OK para 
refletir o fato de que se deseja esse tipo de informação sobre o nível de tensão. Isso é feito com um simples clique no símbolo da impressora para abrir a caixa de diálogo e pela definição de cada um como OK. Para cada entrada, 
selecione Display e escolha Name 	and	Label . Finalmente, 
selecione Apply e saia da caixa de diálogo. O resultado 
aparece na Figura 5.139.
O transistor	 Q2N2222 pode ser encontrado sob a 
biblioteca EVAL ao ser digitado sob o título Part, ou simplesmente pelo rolamento da barra de opções. Os níveis de I
s e β podem ser definidos primeiro pela seleção do 
transistor Q2N2222 para torná-lo vermelho e, em seguida, pela aplicação da sequência Edit-PSpice	 Model para abrir 
a caixa de diálogo PSpice	Model	Editor	Lite e alterar 
Is	para 2E-15A e Bf a 90. O nível de Is é o resultado de 
diversas simulações do circuito para determinar o valor que resultaria em V
BE mais próximo de 0,7 V .
Agora que todos os componentes do circuito foram 
definidos, é hora de pedir ao computador para analisá--lo e fornecer alguns resultados. Se entradas indevidas forem feitas, o computador responderá rapidamente com uma listagem de erros. Primeiro, selecione o ícone  New	
Simulation	 Profile para obter a caixa de diálogo New		
Simulation. Então, depois de inserir o nome como  
OrCAD	5-1, selecione Create, e a caixa de diálogo  
Simulation	 Settings	 será exibida. Em Analysis	type, se-
lecione AC	Sweep/Noise e, em	 AC	Sweep	Type, escolha 
Linear. A Start	Frequency é  10	kHz, a End	 Frequency 
é 10	kHz e o Total	 Points	 é 1. Com um OK, a simulação 
pode ser iniciada pela seleção do ícone Run	PSpice (seta 
branca). V ocê obterá um esquema com um gráfico que se estende de 5 kHz a 15 kHz sem escala vertical. Por meio da sequência View-Output	 File, a lista da Figura 5.140 
pode ser obtida. Ela começa com uma lista de todos os elementos do circuito e suas configurações, seguidos por todos os parâmetros do transistor. Em particular, observe o nível de IS e BF . Em seguida, os níveis CC são fornecidos 
sob SMALL	SIGNAL	BIAS	SOLUTION, que corres-
pondem aos que aparecem no esquema da Figura 5.139. Os níveis CC aparecem na Figura 5.139 devido à seleção da opção V. Note também que V
BE = 2,624 V – 1,924 V 
= 0,7 V , como indicado anteriormente, em decorrência da escolha de Is.
A próxima listagem, OPERATING	 POINT		
INFORMATION, revela que, apesar de beta da listagem de BJT	MODEL	PARAMETERS ter sido fixado em 90, 
as condições operacionais do circuito resultaram em um beta CC de 48,3 e um beta CA de 55. Felizmente, porém, a configuração de divisor de tensão é menos sensível a alterações em beta no modo CC, e os resultados CC são excelentes. Entretanto, a queda em beta CA teve um efeito sobre o valor resultante de V
o: 296,1 mV versus a solução 
calculada à mão (com ro = 50 kΩ) de 324,3 mV — uma 
diferença de 9%. Os resultados certamente são próximos, mas provavelmente não tanto quanto gostaríamos que fossem. Um resultado mais próximo (dentro de 7%) pode-ria ser obtido com a definição de todos os parâmetros do dispositivo em zero, exceto I
s e beta. No entanto, por ora, 
o impacto dos demais parâmetros foi demonstrado, e os resultados serão aceitos como suficientemente próximos dos valores manuscritos. Mais adiante neste capítulo, um 
Figura 5.139  Utilização do PSpice para Windows na 
análise do circuito da Figura 5.28 (Exemplo 5.2).298   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   298 3/11/13   5:44 PMmodelo CA para o transistor será apresentado com resul-
tados que coincidirão exatamente com a solução calculada à mão. O ângulo de fase é –178° versus o ideal de –180°, 
uma correspondência bastante estreita.Um gráfico da tensão no coletor do transistor pode ser 
obtido com a criação de um novo processo de simulação para calcular o valor da tensão desejada em diversos pon-tos de dados. Quanto mais pontos, mais preciso o gráfico. O processo é iniciado com o retorno à caixa de diálogo Simulation	 Settings	 e, em Analysis	 type, com a seleção 
de Time	Domain(Transient). O domínio do tempo é es-
colhido porque o eixo horizontal será um eixo temporal, o que exige que a tensão de coletor seja determinada em um intervalo de tempo especificado para permitir que o gráfico seja feito. Uma vez que o período da forma de onda é 1/10 kHz = 0,1 ms = 100 μs, e seria conveniente exibir cinco 
ciclos da forma de onda, fixamos o Run	to	time	(TSTOP)	
em 500 μs. O ponto Start	saving	data	after é deixado em 
0 s e, em Transient	option, o Maximum	 step	size é fixado 
em 1 μs para garantir 100 pontos de dados para cada ciclo 
da forma de onda. Com um OK, uma janela SCHEMATIC 	
aparecerá contendo um eixo horizontal dividido em unida-des de tempo, mas sem eixo vertical definido. A forma de onda desejada pode, então, ser adicionada, selecionando-se primeiro Trace	 seguido de Add	Trace para abrir a respec-
tiva caixa de diálogo. Na listagem fornecida, selecionamos V(Q1:c) como a tensão no coletor do transistor. Assim que é selecionada, ela aparecerá como Trace	Expression na 
parte inferior da caixa de diálogo. Consultando a Figura 5.139, verificamos que, uma vez que o capacitor C
E está 
essencialmente no estado de curto-circuito em 10 kHz, a tensão do coletor para o terra será a mesma que atravessa os terminais de saída do transistor. Com um OK, a simulação 
pode ser iniciada ao selecionarmos o ícone Run	PSpice.
O resultado será a forma de onda da Figura 5.141 
com um valor médio de cerca de 13,45 V , que corresponde exatamente ao nível de polarização da tensão de coletor 
na Figura 5.139. A faixa do eixo vertical foi escolhida 
automaticamente pelo computador. Cinco ciclos completos da tensão de saída são exibidos com 100 pontos de dados por ciclo. Os pontos de dados aparecem na Figura 5.139 porque a sequência Tools-Options-Mark	 Data	Points foi 
aplicada. Eles aparecem como pequenos círculos  escuros 
na curva do gráfico. Usando a escala do gráfico, vemos que o valor de pico a pico da curva é de aproximadamente 13,76 V – 13,16 V = 0,6 V = 600 mV , resultando em um valor de pico de 300 mV . Visto que um sinal de 1 mV foi aplicado, o ganho é de 300, ou muito próximo da solução de 296,1 dado pela calculadora. 
Se for necessária uma comparação entre as tensões 
de entrada e de saída na mesma tela, podemos usar a opção Add	Y-Axis em Plot. Depois de selecioná-la, clique no 
ícone Add	Trace	 e escolha V(Vs:+) na lista fornecida. O 
resultado é que ambas as formas de onda aparecerão na mesma tela, como mostra a Figura 5.142, cada uma com sua própria escala vertical. ****              CIRCUIT DESCRIPTION
*******************************************************************************************************Analysis directives: 
.AC LIN 1 10kHz 10kHz.OP.PROBE V(alias(*)) I(alias(*)) W(alias(*)) D(alias(*)) NOISE(alias(*))  
.INC "..\SCHEMA TIC1.net" 
* source ORCAD 5-1Q_Q1         N00286 N00282 N00319 Q2N2222R_R1         N00282 N00254  56k TC=0,0 
R_R2         0 N00282  8.2k TC=0,0 
R_R3         N00286 N00254  6.8k TC=0,0 
R_R4         0 N00319  1.5k TC=0,0 
V_VCC         N00254 0 22VdcC_C1         0 N00319  20uF  TC=0,0 
V_Vs         N00342 0  AC 1mV
+SIN 0V  1mV 10kHz 0 0 0
. PRINT         AC 
+  VM ([N00286]) 
+  VP ([N00286])    
C_C2         N00342 N00282  10uF  TC=0,0 
.END
****     BJT MODEL P ARAMETERS
                    Q2N2222         
                    NPN             
   LEVEL     1            
           IS      2.000000E-15           BF    90            
          NF      1            
        VAF   74.03         
         IKF        .2847       
         ISE    14.340000E-15 
          NE      1.307        
          BR      6.092        
          NR     1            
          ISS     0            
          RB    10            
          RE      0            
          RC      1            
         CJE   22.010000E-12          VJE       .75         
         MJE       .377        
         CJC     7.306000E-12 
         VJC       .75         
         MJC      .3416       
XCJC     1
****     SMALL SIGNA L BIAS SOLUTION                                         TEMPERA TURE  =  27.000  DEG  C
******************************************************************************************************
NODE           VOL TAGE        NODE           VOL TAGE        NODE            VOL TAGE          NODE            VOLT AGE
(N00254)       22.0000             (N00282)       2.6239              (N00286)        13.4530               (N00319)        1. 9244     
(N00342)         0.0000     VOL TAGE SOURCE CURRENTS
    NAME         CURRENT
    V_VCC       -1.603E-03
    V_Vs         0.000E+00
    TOTAL POWER DISSI PATION   3.53E-02  WATTS
****     OPERA TING POIN T INFORMAT ION                                      TEMPERA TURE  =  27.000  DEG  C
******************************************************************************************************
**** BIPOLAR JUNCTION TRANSIST ORS
NAME                   Q_Q1      
MODEL                Q2N2222   
IB                          2.60E-05 
IC                          1.26E-03 
VBE                      6.99E-01 
VBC                   -1.08E+01 
VCE                      1.15E+01 BETADC               4.83E+01 
GM                        4.84E-02 RPI                        1.14E+03 RX                         1.00E+01 RO                         6.75E+04 CBE                      5.78E-11  
CBC                      2.87E-12 CJS                        0.00E+00 BETAAC              5.50E+01 
CBX/CBX2          0.00E+00 FT/FT2                 1.27E+08 
****     AC ANAL YSIS                                                                            TEMPERA TURE  =  27.000  DEG  C
 ******************************************************************************************************
  FREQ        VM(N00286)    VP(N00286)  
1.000E+04     2.961E-01     -1.780E+02         CJS     0            
         VJS        .75         
           TF 411.100000E-12 
        XTF     3            
        VTF     1.7          
         ITF        .6          
          TR    46.910000E-09 
        XTB     1.5          
          KF      0            
          AF      1            
          CN     2.42         
             D        .87  ******************************************************************************************************
Figura 5.140 Arquivo de saída para o circuito da Figura 5.139.Capítulo 5  análise Ca do transistor tBJ  299
Boylestad_2012_cap05.indd   299 3/11/13   5:44 PMSe preferirmos dois gráficos separados, podemos 
começar selecionando Plot e depois Add	Plot	to	Win-
dow, após o gráfico da Figura 5.141 estar no lugar. O 
resultado será um segundo conjunto de eixos à espera de uma decisão sobre qual curva representar graficamente. Usar Trace-Add	 Trace-V	(Vs:+)  resultará nos gráficos 
da Figura 5.143. O SEL	>> (de SELECT) que aparece 
ao lado dos gráficos define o gráfico “ativo”.
A última operação a ser apresentada na presente 
discussão sobre exibições de gráficos é a utilização da opção de cursor. O resultado da sequência Trace-Cursor -
-Display	 é uma linha no nível CC do gráfico da Figura 
5.144 que faz interseção com uma linha vertical. Tanto o nível quanto o tempo aparecem na pequena caixa de diá-logo no canto inferior direito da tela. O primeiro número para Cursor	1 é a intersecção do tempo, e o segundo, 
o nível de tensão naquele instante. Um clique no botão esquerdo do mouse possibilitará o controle das linhas de intersecção vertical e horizontal nesse nível. Clicar e manter o clique na linha vertical permitirão o movimento 
Figura 5.141  Tensão vC para o circuito da Figura 5.139.
Vs
VC (CC)  13,43 VVs   0 VVC
Figura 5.142  As tensões vC e vs para o circuito da Figura 5.139.300   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   300 3/11/13   5:44 PMhorizontal da intersecção ao longo da curva, indicando, 
simultaneamente, o tempo e o nível de tensão na caixa de dados no canto inferior direito da tela. Se for movido para o primeiro pico da forma de onda, o tempo aparecerá como 75,194 μs com um nível de tensão de 13,753 V , 
como mostra a Figura 5.144. Clicando o botão direito do mouse, veremos uma segunda interseção, definida por Cursor	2, que pode ser movida do mesmo modo com seu tempo e tensão exibidos na mesma caixa de diálogo. Note que, se Cursor	2 for colocado próximo ao 
pico negativo, a diferença no tempo será de 49,61 μs (tal 
como mostrado na mesma caixa), que está muito próximo da metade do período da forma de onda. A diferença de magnitude é 591 mV , que está muito próximo do valor de 600 mV obtido anteriormente.
Vs
VC
Figura 5.143  Dois gráficos separados de vC e vs na Figura 5.139.
Cursor 1
Cursor 2
Figura 5.144  Demonstração do uso de cursores para a leitura de pontos específicos em um gráfico.Capítulo 5  análise Ca do transistor tBJ  301
Boylestad_2012_cap05.indd   301 3/11/13   5:44 PMSubstituição da configuração de divisor de 
tensão pela fonte controlada Os resultados obti-
dos em qualquer análise usando os transistores fornecidos na listagem de PSpice sempre serão um pouco diferentes daqueles obtidos com um modelo equivalente que inclui apenas o efeito de beta e r
e. Isso foi claramente demons-
trado no circuito da Figura 5.139. Se a solução desejada é limitada ao modelo aproximado usado nos cálculos à mão, o transistor deve ser representado por um modelo 
tal como o da Figura 5.145.
Para o Exemplo 5.2, β é 90, com βr
e = 1,66 kΩ. 
A fonte de corrente controlada por corrente (CCCS) é encontrada na biblioteca ANALOG como parte F. Após 
a seleção, com um OK, o símbolo gráfico de CCCS apa-
recerá na tela, como mostra a Figura 5.146. Visto que não aparece na estrutura básica da CCCS, deve ser adicionado em série à corrente controlada que aparece como uma seta no símbolo. Observe o resistor adicionado de 1,66 kΩ, denominado beta-re na Figura 5.146. Um duplo clique 
sobre o símbolo CCCS resultará na caixa de diálogo Pro-
perty	Editor, na qual GAIN pode ser fixado em 90. É a 
única mudança a ser feita na listagem. Depois, selecione Display seguido de Name	and	Value  e saia (x)	 da caixa de 
diálogo. O resultado é a legenda GAIN	=	90 que aparece 
na Figura 5.146.
Basta uma simulação para que os níveis CC da Fi-
gura 5.146 apareçam. Esses níveis não correspondem aos resultados anteriores porque o circuito é uma combinação de parâmetros CC e CA. O modelo equivalente substituído 
na Figura 5.146 é uma representação do transistor sob condições CA, não condições de polarização CC. Quando o pacote de software analisa o circuito sob uma perspec-
tiva CA, ele trabalha com um equivalente CA da Figura 5.146, o que não inclui os parâmetros CC. O Output	File 
revelará que a tensão de coletor de saída é 368,3 mV , ou um ganho de 368,3, essencialmente uma correspondência exata com a solução obtida à mão de 368,76. Os efeitos de r
o poderiam ser incluídos pela simples inserção de uma 
resistência em paralelo com a fonte controlada.Configuração Darlington Embora o PSpice re-
almente tenha dois pares Darlington na biblioteca, tran-sistores individuais são empregados na Figura 5.147 para testar a solução do Exemplo 5.17. Os detalhes da criação do circuito foram abordados em seções e capítulos ante-riores. Para cada transistor, I
s é definido como 100E-18 
e β como 89,4. A frequência aplicada é de 10 kHz. Uma 
simulação do circuito resulta nos níveis CC que aparecem na Figura 5.147(a) e no Output	File	da Figura 5.147(b). 
Note, particularmente, que a queda de tensão entre a base e o emissor para ambos os transistores é 10,52 V – 9,148 V = 1,37 V em comparação com 1,6 V assumida no exemplo. Lembramos que a queda em pares Darlington costuma ser de cerca de 1,6 V , e não simplesmente o dobro de um único transistor, ou 2(0,7 V) = 1,4 V . A tensão de saída de 99,36 mV é muito próxima do valor de 99,80 mV obtido na Seção 5.17.
Figura 5.146  Substituição do transistor da Figura 5.139 
pela fonte controlada da Figura 5.145.
B
Eβre βIbIbC B
Eβre
βIb IbC B
EFGAIN = β
βre
βIb IbF1C
Figura 5.145  Uso de uma fonte controlada para representar o transistor da Figura 5.139.302   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   302 3/11/13   5:44 PMMultisim
Configuração de realimentação do coletor  Vis -
to que a configuração de realimentação do coletor gerou 
as equações mais complexas para os vários parâmetros de um circuito TBJ, parece adequado que o Multisim seja utilizado para verificar as conclusões do Exemplo 5.9. O circuito aparece como mostra a Figura 5.148, usando o transistor “virtual” da barra de ferramentas Transistor 	
family. Lembre-se de que vimos, no capítulo anterior, que os transistores são obtidos primeiramente pela seleção do ícone Transistor, exibido como a quarta opção na barra 
de ferramentas component. Feita a seleção, você verá a 
caixa de diálogo Select	a	Component; sob o título Fa-
mily, selecione TRANSISTORS_VIRTUAL seguido 
por BJT_NPN_VIRTUAL. Com um OK, os símbolos e 
as legendas serão exibidos como mostra a Figura 5.148. Agora, devemos verificar que o valor de beta é 200 para 
coincidir com o exemplo em análise. Isso pode ser feito de duas maneiras. No Capítulo 4, utilizamos a sequência EDIT-PROPERTIES, mas aqui simplesmente clicare-mos duas vezes sobre o símbolo para obtermos a caixa de diálogo TRANSISTORS_VIRTUAL. Em Value, 
selecione Edit	Model para obter a caixa de diálogo Edit	
Model (a caixa de diálogo tem uma aparência diferente daquela obtida com o outro procedimento e requer uma sequência diferente para alterar seus parâmetros). O va-lor de BF aparece como 100, que deve ser alterado para 
200. Primeiro, selecione a linha BF para torná-la toda 
azul. Em seguida, coloque o cursor diretamente sobre o valor 100 e selecione-o para isolá-lo como a quantidade a ser alterada. Depois de eliminar o 100, digite o valor desejado de 200. Em seguida, clique na linha BF direta -
mente sob Name e a linha inteira será azul de novo, mas 
agora com o valor de 200. Então, escolha Change	Part	
Model no canto inferior esquerdo da caixa de diálogo, e a caixa de diálogo TRANSISTOR-VIRTUAL se abrirá 
novamente. Selecione OK	 e β = 200 será definido para 
o transistor virtual. Note o asterisco ao lado da legenda TBJ para indicar que os parâmetros do dispositivo foram modificados em relação aos valores padrão. A legenda Bf	
=	100 foi definida utilizando-se Place-Text 	como descrito 
no capítulo anterior.
Figura 5.148 Circuito do Exemplo 5.9 redesenhado com 
Multisim.
(a)  ****               SMALL SIGNAL  BIAS SOLUTION                     TEMPERA TURE  =         27.000 DEG C
***************************************************************************************************************
 NODE         VOL TAGE               NODE         VOL TAGE               NODE         VOL TAGE               NODE         VOL TAGE
N00218)      0.0000                      (N00225)    18.0000                    (N00243)      8.9155                      (N002 50)     9.6513     
(N00291)     0.0000                      (N02131)      8.0632 
****     AC ANAL YSIS                      TEMPERA TURE  =   27.000 DEG C
***************************************************************************************************************      FREQ                       VM(N00291)
         1.000E+04                 9.936E-02****               BJT MODEL PA RAMETERS
                        Q2N3904                                 NPN             
  LEVEL             1
   IS        100.000000E-18  BF           89.4          
 NF             1            
 BR             1            
 NR             1            
 CN            2.42             D              .87        ***************************************************************************************************************
(b)
Figura 5.147 (a) Esquema do circuito Darlington no Design Center; (b) listagem de saída para o circuito do item (a) (editada).Capítulo 5  análise Ca do transistor tBJ  303
Boylestad_2012_cap05.indd   303 3/11/13   5:45 PMEssa será a primeira oportunidade de configurar 
uma fonte CA. Primeiro, é importante compreender que 
existem dois tipos de fonte CA disponíveis, um cujo valor está em unidades rms, outro com o valor de pico exibido. A opção em Power	Sources usa valores rms, enquanto a 
fonte CA em Signal	Sources utiliza valores de pico. Uma 
vez que os medidores exibem valores em rms, a opção Power	Sources será adotada aqui. Ao selecionar Source, 
a caixa de diálogo Select	a	Component aparecerá. Na lis -
tagem Family, selecione POWER_SOURCES  e depois 
AC_POWER na listagem Component. Com um OK, a 
fonte surgirá na tela com quatro informações. A legenda V1 pode ser eliminada primeiro com um duplo clique no símbolo da fonte para abrir a caixa de diálogo AC_PO-
WER. Selecione Display  e libere Use	Schematic 	Global	
Settings. Para remover a legenda V1, libere a opção Show	
RefDes. Basta um OK	para V1 desaparecer da tela. Em 
seguida, o valor deve ser fixado em 1 mV , um processo iniciado com a seleção de Value	 na caixa de diálogo 
AC_POWER e com a alteração de Voltage	(RMS)	para 1 mV . As unidades de mV podem ser definidas com as teclas de rolagem à direita da magnitude da fonte. Após alterar a Voltage para 1	mV, um OK colocará esse novo 
valor na tela. A frequência de 1000	Hz pode ser ajustada 
do mesmo modo. O deslocamento de fase de 0 grau passa 
a ser o valor padrão.
A legenda Bf	=	200	é definida do modo descrito 
no Capítulo 4. Os dois multímetros são obtidos com a primeira opção no topo da barra de ferramentas vertical à direita. Os medidores mostrados na Figura 5.148 foram obtidos com um simples duplo clique nos símbolos do multímetro no esquema. Ambos foram ajustados para leitura de tensões, cujos valores serão em unidades rms.
Após a simulação, os resultados da Figura 5.148 apa-
recem. Note que o medidor XMM1	 não lê o 1 mV esperado. 
Isso se deve à pequena queda na tensão através do capacitor de entrada em 1 kHz. Entretanto, está muito próximo de 1 mV . A saída de 245,166 mV rapidamente revela que o ganho da configuração a transistor é de cerca de 245,2, que está 
muito próximo dos 240 obtidos no Exemplo 5.9.
Configuração Darlington Aplicar o Multisim 
ao circuito da Figura 5.147 com um amplificador Dar -
lington encapsulado resulta na imagem da Figura 5.149. 
Para cada transistor, os parâmetros foram alterados para  
Is	=	100E-18	A e Bf	=	89,4 utilizando-se a técnica descrita 
anteriormente. Para fins práticos, a fonte de sinal CA foi empregada em vez da fonte de potência. O valor de pico do sinal aplicado é de 100 mV , mas note que a leitura do multímetro é o valor eficaz ou rms de 99,991 mV .  
Os indicadores revelam que a tensão de base de Q
1 é  
7,736 V , e a tensão do emissor de Q2 é 6,193 V . O valor 
rms da tensão de saída é 99,163 mV , o que resulta em um ganho de 0,99 conforme o esperado para a configuração de seguidor de emissor. A corrente de coletor é 16 mA com uma corrente de base de 1,952 mA, o que resulta em um β
D de cerca de 8200.
Figura 5.149 Circuito do Exemplo 5.9 redesenhado com Multisim.304   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   304 3/11/13   5:45 PMd)  AV se RL = 1,2 kΩ.
	 9.		 A impedância de entrada para um amplificador a transistor 
em emissor-comum é 1,2 kΩ, com β = 140, ro = 50 kΩ e 
RL = 2,7 kΩ. Determine:
a)  re.
b)	Ib, se Vi = 30 mV .
c)  IC.
d)  Ai = Io/Ii = IL/Ib.
e)  AV = Vo/Vi.
	10.  Para a configuração base-comum da Figura 5.18, a corrente do emissor é 3,2 mA e α é 0,99. Se a tensão aplicada for 
de 48 mV e a carga de 2,2 kΩ, determine:a)  r
e.
b)  Zi.
c)  Ic.
d)  Vo.
e)  Av.
f)	Ib.
Seção 5.5  Configuração emissor-comum com  
polarização fixa
	 11.		 Para o circuito da Figura 5.151:a)  Determine Z
i e Zo.
b)  Determine Av.
c)  Repita os itens (a) e (b) com ro = 20 kΩ.
	12.		 Para o circuito da Figura 5.152, determine VCC para um 
ganho de tensão Av = –160.Seção 5.2 amplificação no domínio Ca	 1.		a)  Qual é a amplificação esperada de um amplificador a transistor TBJ se a fonte CC for ajustada para zero volt?
b) O que acontece com o sinal CA de saída se o valor CC for insuficiente? Esboce os efeitos na forma de onda.
c) Qual é a eficiência de conversão de um amplificador no qual o valor eficaz da corrente através de um resistor de carga de 2,2 kΩ é 5 mA e a corrente solicitada de uma fonte CC de 18 V é 3,8 mA? 
	 2.		 É possível uma analogia que explique a importância do valor CC no ganho CA final?
	 3.		 Se um amplificador a transistor possui mais de uma fonte CC, o teorema da superposição pode ser aplicado para ob-ter a resposta de cada fonte CC e fornecer a soma algébrica dos resultados?
Seção 5.3 Modelagem do transistor tBJ
	 4.		 Qual é a reatância de um capacitor de 10 μF em uma fre-
quência de 1 kHz? Para circuitos nos quais os valores dos resistores estão na faixa de quilo-ohms, seria adequado usar um curto-circuito para a condição que acabamos de descrever? E em 100 kHz?
	 5.		 Dada a configuração base-comum da Figura 5.150, esbo-ce o circuito equivalente CA utilizando a notação para o modelo do transistor que aparece na Figura 5.7.
Seção 5.4  Modelo r
e do transistor
	 6.		a)  Dada uma tensão Early de VA = 100 V , determine ro, se 
VCEQ = 8 V e ICQ = 4 mA. 
b)	Usando os resultados do item (a), determine a mudança em I
C para uma mudança em VCE de 6 V no mesmo 
ponto Q do item (a).
	 7.		 Para a configuração base-comum da Figura 5.18, é aplicado um sinal CA de 10 mV , o que resulta em uma corrente do emissor de 0,5 mA. Se α = 0,980, determine:a)  Z
i.
b)  Vo, se RL = 1,2 kΩ.
c)  AV = Vo/Vi.
d)  Zo com ro = ∞ Ω.
e)  Ai = Io/Ii.
f)  Ib.
	 8.		 Utilizando o modelo da Figura 5.16, determine os seguintes valores para um amplificador emissor-comum, se β = 80, 
I
E (CC) = 2 mA e ro = 40 kΩ:
a)  Zi.
b)  Ib.
c)  Ai = Io/Ii = IL/Ib se RL = 1,2 kΩ.proBleMas
*Nota: asteriscos indicam os problemas mais difíceis.
220 kΩ12 V
2,2  kΩ
Vo
ViIo
Zo
Ii
Ziβ= 60
ro = 40 kΩ
Figura 5.151  Problema 11.
Figura 5.150  Problema 5.Capítulo 5  análise Ca do transistor tBJ  305
Boylestad_2012_cap05.indd   305 3/11/13   5:45 PM	*13.		 Para o circuito da Figura 5.153:
a)  Calcule IB, IC e re.
b)  Determine Zi e Zo.
c)  Calcule Av.
d)  Determine o efeito de ro = 30 kΩ sobre Av.
	14.  Para o circuito da Figura 5.153, qual valor de RC corta o 
ganho de tensão à metade do valor obtido no Problema 13?
Seção 5.6 polarização por divisor de tensão	15.		 Para o circuito da Figura 5.154:a)  Determine r
e.
b)  Calcule Zi e Zo.
c)  Determine Av.
d) Repita os itens (b) e (c) com ro = 25 kΩ.
	16.		 Determine VCC para o circuito da Figura 5.155, se Av = –160 
e ro = 100 kΩ.
	17.		 Para o circuito da Figura 5.156:a)  Determine r
e.
b)  Calcule VB e VC.
c)  Determine Zi e Av = Vo/Vi.
	18.		 Para o circuito da Figura 5.157:a)  Determine r
e.
b)  Calcule as tensões CC VB, VCB e VCE.
c)  Determine Zi e Zo.
d)  Calcule Av = Vo/Vi.
4,7 kΩ
1 MΩ
Vi VCC
Vo
β= 90 
ro = ∞ Ω
Figura 5.152  Problema 12.3,9 kΩ
1   F
10   F 1,2 kΩ39 kΩ
4,7 kΩ1   F= 16 V VCC
Vi Vo  
Zo
Ii
ZiIo
μμ
μβ= 100
ro = 50 kΩ
Figura 5.154  Problema 15.
390 kΩ
8 V5,6 kΩ12 V
Vo
ViIo
Zo
Ii
Ziβ= 100
gos = 25 µS
Figura 5.153  Problema 13.>
3,3 kΩ
1 kΩ82 kΩ
5,6 kΩVi Vo  
CE  CCVCC
CCβ= 100 
gos = 20 μS
Figura 5.155  Problema 16.
4,7 kΩ
2,2 kΩ220 kΩ
56 kΩ= 20 V VCC
Vi Vo  
ZiVBVC
CCCC
CEβ= 180
gos = 30 μS
Figura 5.156  Problema 17.306   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   306 3/11/13   5:45 PMSeção 5.7 Configuração eC com polarização do emissor
	19.		 Para o circuito da Figura 5.158:
a)  Determine re.
b)  Calcule Zi e Zo.
c)  Calcule Av.
d)	Repita os itens (b) e (c) com ro = 20 kΩ.
	20.	 Repita o Problema 19 com RE desviado. Compare os re-
sultados.
	21.		 Para o circuito da Figura 5.159, determine RE e RB,  
se Av = –10 e re = 3,8 Ω. Considere que Zb = βRe.
	*22.		 Para o circuito da Figura 5.160:a)  Determine r
e.
b)  Calcule Zi e Av.
	23.		 Para o circuito da Figura 5.161:a)  Determine r
e.
b)	Calcule VB, VCE e VCB.
c)  Determine Zi e Zo.
d)  Calcule Av = Vo/Vi.
e)  Determine Ai = Io/Ii.
Seção 5.8 Configuração de seguidor de emissor
	24.		 Para o circuito da Figura 5.162:a)  Determine r
e e βre.
b)  Calcule Zi e Zo.
c)  Calcule Av.
2,2 kΩ
Vi Vo390 kΩ
Ii
ZiIo20 V
1,2 kΩZoβ= 140
ro = 100 kΩ
Figura 5.158  Problemas 19 e 20.5,6 kΩ
Vi Vo22 V
330 kΩ
CC Ii
Zi
1,2 kΩCC
0,47 kΩ CEIo
β= 80
ro = 40 kΩ
Figura 5.160  Problema 22.Vo
Viβ = 70
ro = 60 k
2,2 k24 V
12 V3,3 k
27 k
68 kZo
Zi
Figura 5.157  Problema 18.20 V
8,2  kΩ
Vi
RE  RB
β= 120
gos = 10 μS
Figura 5.159  Problema 21.
16 V
430 k4,7 k
1,2 k120 kIo
Vo
Vi β = 200
gos = 20 μS
Figura 5.161  Problema 23.Capítulo 5  análise Ca do transistor tBJ  307
Boylestad_2012_cap05.indd   307 3/11/13   5:45 PM	*25.		 Para o circuito da Figura 5.163:
a)  Determine Zi e Zo.
b)  Calcule Av.
c)  Calcule Vo, se Vi = 1 mV .
	*26.		 Para o circuito da Figura 5.164:a)  Calcule I
B e IC.
b)  Determine re.
c)  Determine Zi e Zo.
d)  Calcule Av.
Seção 5.9 Configuração base-comum
	27.		 Para a configuração base-comum da Figura 5.165:a)  Determine r
e.
b)  Calcule Zi e Zo.
c)  Calcule Av.
	*28.		 Para o circuito da Figura 5.166, determine Av.
Seção 5.10  Configuração com realimentação do coletor
	29.		 Para a configuração com realimentação do coletor da Figura 5.167:a)  Determine r
e.
b)  Calcule Zi e Zo.
c)  Calcule Av.
	*30.  Dados re= 10 Ω, β = 200 e Av = –160 e Ai = 19 para o circuito 
da Figura 5.168, determine RC, RF e VCC.
	*31.		 Para o circuito da Figura 5.49:a)  Deduza a equação aproximada para A
v.
b)	Deduza as equações aproximadas para Zi e Zo.
c)  Dados RC = 2,2 kΩ, RF = 120 kΩ, RE = 1,2 kΩ, β = 90 
e VCC = 10 V , calcule a amplitude de Av, Zi e Zo usando 
as equações dos itens (a) e (b).
Seção 5.11  Configuração com realimentação CC  
do coletor
	32.		 Para o circuito da Figura 5.169:a)  Determine Z
i e Zo.
b)  Calcule Av.2 kΩ8,2 kΩ56 kΩ= 20 V VCC
Vi 
VoIi
Ioβ= 200
gos = 20 μS
Figura 5.164  Problema 26.
8 V
3,9 kΩ
−5 VVi3,6 kΩ
Vo
IiIo
β= 75 
gos = 5 μS
Figura 5.166  Problema 28.Ii Io−10 V
4,7 kΩ+6 V
6,8 kΩ
Vo Vi 
ZiZogos = 10 μSα= 0,998
Figura 5.165  Problema 27.Vo16 V
270 kΩ
Vi 
Ii
Zi
2,7 kΩIo
Zoβ= 110
ro = 50 kΩ
Figura 5.162  Problema 24.
12 V
Vi Ii
IoVo
5,6 kΩ
−8 V390 kΩZi
Zoβ= 120
ro = 40 kΩ
Figura 5.163  Problema 25.308   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   308 3/11/13   5:45 PM	33.  Repita o Problema 32 com a adição de um resistor de 
emissor RE = 0,68 kΩ.
Seções 5.12-5.15 efeito de RL e Rs e sistemas de duas portas
	*34.	 Para a configuração de polarização fixa da Figura 5.170:a)  Determine A
vNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os parâmetros determinados no item (a).
c)  Calcule o ganho A
vL = Vo/Vi.
d)  Determine o ganho de corrente AiL = Io/Ii.
	35.		a)		   Determine o ganho de tensão AvL para o circuito da 
Figura 5.170 para RL = 4,7 kΩ, 2,2 kΩ e 0,5 kΩ. Qual o comportamento do ganho de tensão quando o valor de R
L diminui?
b)  Como Zi, Zo e AvNL variam para valores decrescentes de 
RL?
	*36.		 Para o circuito da Figura 5.171:a)  Determine A
vNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os parâmetros determinados no item (a).
c)  Determine A
v = Vo/Vi.
d)  Determine Avs = Vo/Vs.
e)  Mude Rs para 1 kΩ e determine Av. Como Av muda com 
o valor de Rs?
f)  Mude Rs para 1 kΩ e determine Avs. Como Avs muda 
com o valor de Rs?
g)  Mude Rs para 1 kΩ e determine AvNL, Zi e Zo. Como eles 
mudam com a alteração em Rs?
h)  Para o circuito original da Figura 5.171, calcule  
Ai = Io/Ii.
	*37.		 Para o circuito da Figura 5.172:a)  Determine A
vNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os parâmetros determinados no item (a).
c)  Determine A
vL e Avs.
d)  Calcule AiL.
e)	Mude o valor de RL para 5,6 kΩ e calcule Avs. Qual o 
comportamento do ganho de tensão quando o valor de R
L aumenta?
f)  Mude o valor de Rs para 0,5 kΩ (com RL em 2,7 kΩ) e 
comente o efeito de redução de Rs sobre Avs.
g) Mude os valores de RL para 5,6 kΩ e de Rs para 0,5 kΩ 
e determine os novos valores de Zi e Zo. Como são 
afetados os parâmetros de impedância pelas mudanças nos valores de R
L e Rs?
	38.		 Para a configuração com divisor de tensão da Figura 5.173:a)  Determine A
vNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os parâmetros determinados no item (a).
c)  Calcule o ganho A
vL.
d)  Determine o ganho de corrente AiL.
e)  Determine AvL, AiL e Zo utilizando o modelo re e compare 
os resultados.
	39.		a)	  Determine o ganho de tensão AvL para o circuito da 
Figura 5.173 para RL = 4,7 kΩ, 2,2 kΩ e 0,5 kΩ. Qual 
o comportamento do ganho de tensão quando o valor de R
L diminui?
b) Como Zi, Zo e AvNL variam para valores decrescentes de RL?RC
= 10re =VCC
RF
Vo
Vi Ω
β= 200
ro = 80 kΩ
Figura 5.168  Problema 30.= 100β
RL3,3 kΩ
Vo
Vi
4,7 kΩ1,8   Fμ680 kΩ18 V
1,8   Fμ
Ii
ZiZoIo
Figura 5.170  Problemas 34 e 35.3,9 kΩ
220 kΩ
Zo
IiVoIo12 V
Vi 
Ziβ= 120
ro = 40 kΩ
Figura 5.167  Problema 29.
Vi Vo9 V
39 kΩ1,8  kΩ
1    F22 kΩ
10    F
1    FZoIo
ZiIi
μμμ
β= 80
gos = 22 μS
Figura 5.169  Problemas 32 e 33.Capítulo 5  análise Ca do transistor tBJ  309
Boylestad_2012_cap05.indd   309 3/11/13   5:45 PM,
,,,,
Figura 5.173  Problemas 38 e 39.ZiZo3 kΩ
1   Fμ12 V
= 180     β
+
Vs
–1   Fμ
Vi1 MΩ
Rs  
0,6 kΩIo
Ii
Figura 5.171  Problema 36.
Ii 
1 kΩ560 kΩ4,3 kΩ
10   Fμ
Zi +
Vs
–ViRs  24 V
10   Fμ
= 80β
RLVo
2,7 kΩ
ZoIo
Figura 5.172  Problema 37.310   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   310 3/11/13   5:45 PM	 40.		 Para o circuito com estabilização do emissor da Figura 5.174:
a)  Determine AvNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os valores determinados no item (a).
c)  Determine A
vL e Avs.
d)  Mude o valor de Rs para 1 kΩ. Qual é o efeito sobre 
AvNL, Zi e Zo?
e)  Mude o valor de Rs para 1 kΩ e determine AvL e Avs. Qual 
o efeito do aumento dos níveis de Rs sobre AvL e Avs?
f)  Calcule Ai = Io/Ii.	*41.		 Para o circuito da Figura 5.175:a)  Determine A
vNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os valores determinados no item (a).
c)  Determine  A
vL e Avs.
d)  Mude o valor de Rs para 1 kΩ e determine AvL e Avs. Qual 
o efeito do aumento dos níveis de Rs sobre os ganhos 
de tensão?
e)  Mude o valor de Rs para 1 kΩ e determine AvNL, Zi e Zo. 
Qual o efeito do aumento de Rs sobre os parâmetros? 
f)  Mude o valor de RL para 5,6 kΩ e determine AvL e Avs. 
Qual o efeito do aumento de RL sobre os ganhos de 
tensão? Mantenha Rs em seu valor original de 0,6 kΩ.
g)  Determine Ai=Io
Ii com RL = 2,7 kΩ e Rs = 0,6 kΩ.
	*42.  Para o circuito base-comum da Figura 5.176:a)  Determine Z
o, Zi e AvNL. 
b)  Esboce o modelo de duas portas da Figura 5.63 incluin-do os valores determinados no item (a).
c)  Determine A
vL e Avs.
d)  Determine AvL e Avs utilizando o modelo re e compare 
com os resultados do item (c).
e)  Mude Rs para 0,5 kΩ e RL para 2,2 kΩ e calcule AvL e 
Avs. Qual é o efeito da variação dos valores de Rs e RL 
sobre os ganhos de tensão?
f)  Determine Zo caso Rs mude seu valor para 0,5 kΩ e 
todos os outros parâmetros que aparecem na Figura 
Ii
Io,,
,,,
,
Figura 5.175  Problema 41.
Io
Ii
,
,,
Figura 5.174  Problema 40.
,
,
,,
,
,
Figura 5.176  Problema 42.Capítulo 5  análise Ca do transistor tBJ  311
Boylestad_2012_cap05.indd   311 3/11/13   5:45 PM5.176 tenham sido mantidos. Como Zo é afetado pelas 
mudanças nos valores de Rs?
g)  Determine Zi caso RL seja reduzido para 2,2 kΩ. Qual 
é o efeito de variações nos valores de RL sobre a impe -
dância de entrada?
h)  Para o circuito original da Figura 5.176, determine Ai = Io/Ii.
Seção 5.16 sistemas em cascata
	*43.		 Para o sistema em cascata da Figura 5.177 com dois está-gios idênticos, determine:
a)  O ganho de tensão com carga de cada estágio.
b)  O ganho total do sistema, A
v e Avs.
c)  O ganho de corrente com carga de cada estágio.
d)  O ganho de corrente total do sistema, AiL = Io/Ii.
e)  Como Zi é afetado pelo segundo estágio e por  RL.
f)  Como Zo é afetado pelo primeiro estágio e por  Rs.
g)  A relação de fase entre Vo e Vi.	*44.		 Para o sistema em cascata da Figura 5.178, determine:
a)  O ganho de tensão com carga de cada estágio.
b)  O ganho total do sistema, AvL e Avs.
c)  O ganho de corrente com carga de cada estágio.
d)  O ganho de corrente total do sistema.
e)  Como Zi é afetado pelo segundo estágio e por  RL.
f)  Como Zo é afetado pelo primeiro estágio e por  Rs.
g)  A relação de fase entre Vo e Vi.
	45.  Para o amplificador em cascata com TBJ da Figura 5.179, calcule as tensões de polarização CC e a corrente de coletor para cada estágio. 
	46.	 a)		   Calcular o ganho de tensão de cada estágio e o ganho de tensão CA global para o circuito amplificador em cascata com TBJ da Figura 5.179. 
b) Calcule A
iT = Io/Ii.
IiIo
,
,
,,
,,
,,
Figura 5.179  Problemas 45 e 46.
–+
RL VsVi Vo 
0,6 kΩ
Zi2Zo11   Fμ 1   Fμ
Av NLAmplificador EC
= –420Zo =   3,3 kΩZi =   1 kΩ
Av NLAmplificador EC
Zo =   3,3 kΩZi =   1 kΩRs 
Zi  Zo Io Ii 
2,7 kΩ
= –420
Figura 5.177  Problema 43.–+
RL VsViIo Ii Vo 
Zi2Zo1Rs 
Zi  Zo 1 kΩ10   Fμ
2,2 kΩ10   Fμ
Zo =   20 ΩZi =   50 kΩ
≅ 1 A NLvSeguidor de emissor Amplificador EC
A 
NLv= –640 Zo =   4,6 kΩZi =   1,2 kΩ
Figura 5.178  Problema 44.312   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   312 3/11/13   5:45 PM	47.	 Para o circuito amplificador cascode da Figura 5.180, 
calcule as tensões de polarização CC VB1 e VB2 e VC2. 
	*48.  Para o circuito amplificador cascode da Figura 5.180, calcule o ganho de tensão A
v e a tensão de saída Vo. 
	49.  Calcule a tensão CA através de uma carga de 10 kΩ co-nectada à saída do circuito da Figura 5.180. 
Seção 5.17 Conexão darlington 
	50.	 Para o circuito Darlington da Figura 5.181: a)  Determine os níveis de V
B1, VC1, VE2, VCB1 e VCE2. 
b)	Determine as correntes IB1, IB2 e IE2. 
c)  Calcule Zi e Zo. 
d)  Determine o ganho de tensão Av = Vo/Vi e o ganho de 
corrente Ai = Io/Ii. 
	51.  Repita o Problema 50 com uma resistência de carga de  
1,2 kΩ. 
	52.  Determine Av = Vo/Vs para o circuito da Figura 5.181 caso 
a fonte tenha uma resistência interna de 1,2 kΩ e a carga aplicada seja de 10 kΩ. 	53.  Um resistor R
C = 470 Ω é adicionado ao circuito da Figura 
5.181, com um capacitor de desvio CE = 5 μF através do 
resistor de emissor. Se βD = 4000, VBET = 1,6 V e ro1 = ro2 
= 40 kΩ para um amplificador Darlington encapsulado: a)  Determine os níveis CC de V
B1, VE2 e VCE2. 
b)  Determine Zi e Zo. 
c)  Determine o ganho de tensão Av = Vo/Vi caso a saída de 
tensão Vo seja retirada do terminal do coletor através 
de um capacitor de acoplamento de 10 μF.
Seção 5.18 par realimentado	54.	  Para o par realimentado da Figura 5.182:a)	Calcule as tensões CC V
B1, VB2,VC1, VC2, VE1 e VE2.
b)  Determine as correntes CC IB1, IC1, IB2, IC2 e IE2.
c)  Calcule as impedâncias Zi e Zo.
d)  Determine o ganho de tensão Av = Vo/Vi.
e)  Determine o ganho de corrente Ai = Vo/Vi.
	55.  Repita o Problema 54, se um resistor de 22 Ω é adicionado 
entre  VE2 e o terra.
	56.  Repita o Problema 54, se uma resistência de carga de  
1,2 kΩ é conectada.
Seção 5.19 Modelo híbrido equivalente
	57.		 Dados IE (CC) = 1,2 mA, β = 120 e ro = 40 kΩ, esboce:
a)  O modelo híbrido equivalente emissor-comum.
b)  O modelo re equivalente emissor-comum.
c)  O modelo híbrido equivalente base-comum.
d)  O modelo re equivalente base-comum.
	58.		 Dados hie = 2,4 kΩ, hƒe = 100, hre = 4 × 10–4 e hoe = 25 μS, 
esboce:a)  O modelo híbrido equivalente emissor-comum.
b)  O modelo r
e equivalente emissor-comum.
c)  O modelo híbrido equivalente base-comum.
d)  O modelo re equivalente base-comum.
	59.		 Redesenhe o circuito emissor-comum da Figura 5.3 para a resposta CA com o modelo híbrido equivalente aproximado substituído entre os terminais apropriados.
	60.		 Redesenhe o circuito da Figura 5.183 para a resposta CA com o modelo r
e inserido entre os terminais apropriados. 
Inclua ro.
	61.		 Redesenhe o circuito da Figura 5.184 para a resposta CA com o modelo r
e inserido entre os terminais apropriados. 
Inclua ro.
Ii
Io10 μF2 = 120  ββ1 = 50,  
VBE1 = VBE2 = 0,7 VVi,,
Figura 5.181  Problemas 50 a 53.Vo
Vi+20 V
7,5 kΩ1,5 kΩ
1 kΩ6,2 kΩ
3,9 kΩ50    Fμ 1 μF
100 μF10    F
10 mVμ β = 200Q2
β = 100Q1
 
Figura 5.180  Problemas 47 e 49.
ZoIiIo
Zi68 Ω
,
Figura 5.182  Problemas 54 e 55.Capítulo 5  análise Ca do transistor tBJ  313
Boylestad_2012_cap05.indd   313 3/11/13   5:45 PM	62.		 Dados os valores usuais de hie = 1 kΩ, hre = 2 × 10–4 e  
Av = –160 para a configuração de entrada da Figura 5.185:
a)	Determine Vo em função de Vi.
b)  Calcule IB em função de Vi.
c)  Calcule IB, se hreVo for ignorado.
d)	Determine a diferença porcentual em Ib utilizando a 
seguinte equação:
% diferença em   Ib=Ib(sem  hre)-Ib(com  hre)
Ib(sem  hre)×100%     
e)  É uma abordagem válida ignorar os efeitos de hreVo para 
os valores usuais empregados neste exemplo?	63.		 Dados os valores usuais de RL = 2,2 kΩ e hoe = 20 μS, seria 
uma boa aproximação ignorar os efeitos de 1/hoe na impe-
dância de carga total? Qual a diferença porcentual na carga 
total sobre o transistor utilizando-se a equação a seguir:
%    diferença na carga tota l  =RL-RL7(1>hoe)
RL×100%     
	64.		 Repita o Problema 62 utilizando os valores médios dos parâmetros da Figura 5.92 com A
v = –180.
	65.		 Repita o Problema 63 para RL = 3,3 kΩ, e o valor médio 
de hoe na Figura 5.92.
Seção 5.20 Circuito híbrido equivalente aproximado
	66.		a)   Dados β = 120, re = 4,5 Ω e ro = 40 kΩ, esboce o circuito 
híbrido equivalente aproximado.
b)  Dados hie = 1 kΩ, hre = 2 × 10–4, hfe = 90 e hoe = 20 μS, 
esquematize o modelo re.
	67.		 Para o circuito do Problema 11:a)  Determine r
e.
b)  Calcule hƒe e hie.
c)  Calcule Zi e Zo usando os parâmetros híbridos.
d)  Calcule Av e Ai usando os parâmetros híbridos.
e)  Determine Zi e Zo, se hoe = 50 μS.
f)  Determine Av e Ai, se hoe = 50 μS.
g)  Compare as soluções anteriores com as do Problema 9. (Observação: caso o Problema 11 não tenha sido resol-
vido, as soluções estão disponíveis no Apêndice E.)
	68.		 Para o circuito da Figura 5.186:a)  Determine Z
i e Zo.
b)  Calcule Av e Ai.
c)  Determine re e compare βre com hie.
	*69.		 Para o circuito base-comum da Figura 5.187:a)  Determine Z
i e Zo.
b)  Calcule Av e Ai.
c)  Determine α, β, re e ro. 
Seção 5.21 Modelo híbrido equivalente completo
	*70.		 Repita os itens (a) e (b) do Problema 68 com hre = 2 × 10–4 
e compare os resultados.
Vo
Figura 5.183  Problema 60.
Figura 5.185  Problemas 62 e 64.Vo
Figura 5.184  Problema 61.
Vi VoIi18 V
5   F
10   F 1,2 kΩZo
12 kΩ68 kΩ2,2 kΩ
Io
Ziμhfe = 180
hie = 2,75 kΩ
hoe = 25 μS
μ5   Fμ
Figura 5.186  Problema 68.314   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   314 3/11/13   5:45 PM	*71.		 Para o circuito da Figura 5.188, determine:
a)  Zi.
b)  Av.
c)  Ai = Io/Ii.
d)	Zo.
	*72.	 Para o amplificador base comum da Figura 5.189, determine:a)  Z
i.
b)  Ai.
c)  Av.
d)	Zo.
Seção 5.22 Modelo π híbrido 
	73.  a)  Esboce o modelo Giacoletto (π híbrido) para um tran-sistor emissor-comum se r
b = 4 Ω , Cπ = 5 pF, Cu =  
1,5 pF, hoe = 18 μS, β = 120 e re = 14. 
b)  Se a carga conectada é de 1,2 kΩ e a resistência de fonte é de 250 Ω, desenhe o modelo  π híbrido aproximado 
para a faixa de baixa e média frequência.
Seção 5.23 v ariações dos parâmetros do transistor
Para os problemas 74 a 80 utilize as figuras 5.124 a 5.126.	74.		a)  Utilizando a Figura 5.124, determine a amplitude da variação porcentual de h
ƒe para uma variação de IC de 
0,2 mA a 1 mA utilizando a equação:
%    variação = `hfe(0,2 mA)-hfe(1 mA)
hfe(0,2 mA)`×100%    b)  Repita o item (a) para uma variação de IC de 1 mA a  
5 mA.
	75.		 Repita o Problema 74 para hie (mesmas variações de IC).
	76.		a)   Se hoe = 20 μS em IC = 1 mA na Figura 5.124, qual é o 
valor aproximado de hoe em IC = 0,2 mA?
b)  Determine seu valor resistivo em 0,2 mA e compare a uma carga resistiva de 6,8 kΩ. É uma boa aproximação ignorar os efeitos de 1/ h
oe nesse caso?
	77.		a)	  Se hoe = 20 μS em IC = 1 mA na Figura 5.124, qual é o 
valor aproximado de  hoe em IC = 10 mA?
b)  Determine seu valor resistivo em 10 mA e compare a uma carga resistiva de 6,8 kΩ. É uma boa aproximação ignorar os efeitos de 1/ h
oe nesse caso?
	78.		a)	  Se hre = 2 × 10–4 em IC = 1 mA na Figura 5.124, deter -
mine o valor aproximado de hre em 0,1 mA.
b) Utilizando o valor de hre determinado no item (a), hre pode 
ser ignorado como uma boa aproximação se Av = 210?
	79.		a)	  Com base em uma revisão da Figura 5.124, qual parâmetro variou menos para a variação completa da corrente do coletor?
b)  Qual parâmetro variou mais?
c)  Quais são os valores máximo e mínimo de 1/ h
oe? A 
aproximação 1/hoe �RL>RL é mais adequada em níveis 
altos ou baixos de corrente do coletor?
d)  Em qual região do espectro de corrente a aproximação h
reVce > 0 é mais adequada?Ii
ZoZi2,7 kΩ10    F
1,2 kΩ
4 VIo10    F
12 VVi+
+
–– +–Vo+
–μ μhfb = −0,992
= 1    A/V hob =hib = 9,45 Ω
μ
Figura 5.187  Problema 69.
Vo
hfe = 140
hie = 0,86 kΩ
= 25   Shoe =hre = 1,5 × 10−4
μ2,2 kΩ
10    F 1,2 kΩ1 kΩ
ZoIi
ZiVi+
–Io
μ5    Fμ
Vs+
–20 V
470 kΩ
5    Fμ
Figura 5.188  Problema 71.Capítulo 5  análise Ca do transistor tBJ  315
Boylestad_2012_cap05.indd   315 3/11/13   5:45 PM	80.		a)	  Com base em uma revisão das características da Figura 
5.126, qual parâmetro variou mais com o aumento da temperatura?
b)	Qual parâmetro variou menos?
c)  Quais são os valores máximo e mínimo de h
ƒe? A va-
riação é significativa? Isso era esperado?
d)  Como re varia com o aumento de temperatura? Calcule 
seu valor em apenas três ou quatros pontos e compare suas amplitudes.
e)	Em qual faixa de temperatura os parâmetros variam menos?
Seção 5.24 análise de defeitos	*81.		 Dado o circuito da Figura 5.190:a)  O circuito está adequadamente polarizado? 
b)  Que problema na estruturação do circuito poderia fazer com que V
B fosse 6,22 V e obtivesse a forma de onda 
dada na Figura 5.190?Seção 5.27 análise computacional	82.		 Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 5.25. Mostre as formas de onda de entrada e de saída.
	83.		 Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 5.32. Mostre as formas de onda de entrada e de saída.
	84.		 Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 5.44. Mostre as formas de onda de entrada e de saída.
	85.		 Utilizando o Multisim, determine o ganho de tensão do circuito da Figura 5.28.
	86.		 Utilizando o Multisim, determine o ganho de tensão do circuito da Figura 5.39.
	87.		 Utilizando o PSpice para Windows, determine o valor de V
o para Vi = 1 mV no circuito da Figura 5.69. Para os 
elementos capacitivos, admita uma frequência de 1 kHz.
	88.		 Repita o Problema 87 para o circuito da Figura 5.71.
	89.		 Repita o Problema 87 para o circuito da Figura 5.82.
	90.		 Repita o Problema 87 utilizando o Multisim.+
–14 V0,6 kΩ
1,2 kΩIo
2,2 kΩ
Vo+
–Vs+
–+
–ViIi
5    F
ZoZiμhfb = −0,997
= 0,5    A/V hob =
hrb = 1 × 10−4hib = 9,45 Ω
μ
5    Fμ
4 V
+–
Figura 5.189  Problema 72.
Rs2,2 kΩ
β= 70
39 kΩ
1,5 kΩ RE10    FVCC = 14 V
C26,22 V VB =
VBE = 0,7 V
R2C1
Vs+
–RC
150 kΩ R1
vove
vi
t 0
t 0t 0
+
–μ
10    Fμ
10    Fμ(mV)
ev(V)
Figura 5.190  Problema 81.316   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap05.indd   316 3/11/13   5:45 PMtransistores de
efeito de campo 
objetivos 
• Familiarizar-se com as características estruturais e operacionais de transistores de efeito de campo de junção (JFET), tran-
sistores de efeito de campo metal-óxido-semicondutor (MOSFET) e transistores de efeito de campo metal-semicondutor (MESFET). 
• Ser capaz de esboçar as características de transferência a partir das curvas características de dreno dos transistores JFET, MOSFET e MESFET. 
• Compreender a vasta quantidade de informações fornecidas em uma folha de dados para cada tipo de FET. 
• Conhecer as diferenças entre as análises CC dos vários tipos de FET.
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6.1 introdução
O transistor de efeito de campo (FET, do inglês 
field-effect transistor) é um dispositivo de três terminais 
utilizado em várias aplicações que em muito se asseme-lham àquelas do transistor TBJ descritas nos capítulos 3 a 5. Embora existam diferenças relevantes entre os dois tipos de dispositivo, existem também muitas semelhanças, que serão mostradas nas seções a seguir.
A principal diferença entre os dois tipos de transistor 
é o fato de que:
O TBJ é um dispositivo controlado por corrente, como 
mostra a Figura 6.1(a), enquanto o JFET é um dispositivo 
controlado por tensão, como mostra a Figura 6.1(b). 
Em outras palavras, a corrente IC na Figura 6.1(a) é 
uma função direta do valor de IB. Para o FET, a corrente 
ID será uma função da tensão VGS aplicada ao circuito de 
entrada, como mostra a Figura 6.1(b). Em cada um dos 
casos, a corrente do circuito de saída é controlada por um parâmetro do circuito de entrada — em um caso é o valor de corrente, e, no outro, a tensão aplicada.
Assim como há transistores bipolares npn e pnp, 
também há transistores de efeito de campo de canal n e de canal p. No entanto, é importante termos em mente que o TBJ é um dispositivo bipolar — o prefixo bi revela que 
o nível de condução é uma função de dois portadores de carga: elétrons e lacunas. O FET é um dispositivo unipolar que depende unicamente da condução de elétrons (canal n) ou de lacunas (canal p).
O termo efeito de campo merece uma explicação. É 
conhecida a capacidade de um ímã permanente de atrair limalhas de ferro sem a necessidade de contato. O campo magnético do ímã permanente envolve as limalhas e as 
(Corrente de controle)
(Tensão de controle )TBJ
Figura 6.1  Amplificadores: (a) controlados por corrente e 
(b) controlados por tensão.
Boylestad_2012_cap06.indd   317 3/11/13   5:53 PMatrai pelo caminho mais curto determinado pelas linhas 
de fluxo magnético. Para o FET, é estabelecido um campo elétrico pelas cargas presentes que controlarão o caminho 
de condução do circuito de saída sem a necessidade de con-tato direto entre as grandezas controladoras e controladas.
Quando um dispositivo é apresentado com um con-
junto de aplicações similares às de outro já mostrado, existe uma tendência natural de comparar algumas de suas características gerais:
Uma das principais características do FET é sua 
alta impedância de entrada. 
Com valores que variam de 1 MΩ a várias centenas de 
megaohms, a impedância de entrada é muito maior do que os valores típicos de resistência de entrada das configurações com transistores TBJ, uma característica muito importante em projetos de sistemas de amplificação linear CA. Por ou-tro lado, o transistor TBJ tem sensibilidade muito maior às variações do sinal aplicado. Em outras palavras, a variação da corrente de saída é geralmente maior para os TBJs do que para os FETs para a mesma variação da tensão aplicada. 
Por essa razão:
Os ganhos de tensão CA dos amplificadores TBJ 
são geralmente muito maiores do que aqueles com FET. 
No entanto, 
Os FETs são mais estáveis, em termos de tempera-
tura, e normalmente são menores do que os TBJs, o que 
os torna particularmente úteis na construção de chips de circuitos integrados (CIs).
Entretanto, as características de construção de alguns 
FETs podem torná-los mais sensíveis ao manuseio do que 
os TBJs.
Três tipos de FET serão apresentados neste capítu -
lo: o transistor de efeito de campo de junção (JFET), o 
transistor de efeito de campo metal-óxido-semicondutor (MOSFET) e o transistor de efeito de campo metal-se -
micondutor (MESFET). A categoria MOSFET será des-membrada em duas: depleção  e intensificação , que serão 
descritas mais adiante. O transistor MOSFET tornou-se um dos dispositivos mais importantes usados em projeto e construção de circuitos integrados para computadores digitais. Sua estabilidade térmica, entre outras caracterís -
ticas, faz com que ele seja muito utilizado em projetos de circuitos para computadores. No entanto, como elemento discreto em um encapsulamento “top hat”, deve ser ma-nuseado com cuidado (o que será discutido mais adiante). O MESFET é um desenvolvimento mais recente que tira pleno proveito das características de alta velocidade do GaAs como o material semicondutor de base. Embora seja a opção mais onerosa atualmente, a questão do custo costuma ser sobrepujada pela necessidade de velocidades mais altas em projetos de RF e computadores.
Após a apresentação da estrutura e das características 
do FET, as configurações de polarização serão discutidas no Capítulo 7. A análise feita no Capítulo 4 utilizando TBJs será útil na derivação de importantes equações e na com-preensão dos resultados obtidos para os circuitos com FET.
Ian Munro Ross e G. C. Dacey (Figura 6.2) foram 
fundamentais nos estágios iniciais do desenvolvimento do transistor de efeito de campo. Note, em particular, os equipamentos que utilizaram em sua pesquisa em 1955.
6.2  Construção e 
CaraCterístiCas do JFet
Como já foi explicado, o JFET é um dispositivo de 
três terminais, sendo que um deles controla a corrente entre 
os outros dois. Em nossa discussão sobre o TBJ, o transistor npn foi empregado na maior parte das seções de análise e de 
projeto, com uma seção dedicada ao efeito da utilização do transistor pnp. Para o transistor JFET, o dispositivo de canal 
              
Figura 6.2  Desenvolvimento inicial do transistor de efeito 
de campo. (Cortesia de AT&T Archives and History Center.)
Os doutores Ian Munro Ross (à frente) e G. C. Dacey desen-
volveram juntos um procedimento experimental para medir as características de um transistor de efeito de campo em 1955. 
Dr. Ross    Local de nascimento: SouthPort, Inglaterra. Ph.D. 
pela Gonville and Caius College, Cambridge Uni -
versity. Presidente emérito da AT&T Bell Labs. Membro da National Science Board. Presidente do National Advisory Committee on Semiconductors. 
Dr. Dacey  Local de nascimento: Chicago, Illinois. Ph.D. pelo California Institute of Technology. Diretor da Solid-State Electronics Research da Bell Labs. Vice-presidente e pesquisador da Sandia Corpo-ration. Membro do IRE, da Tau Beta Pi e da Eta Kappa Nu.318   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   318 3/11/13   5:53 PMn será o principal, e haverá parágrafos e seções a respeito 
do impacto do uso de um JFET de canal p .
A Figura 6.3 mostra a construção básica do JFET de 
canal n. Observe que a maior parte da estrutura é o material 
do tipo n , que forma o canal entre as camadas imersas de 
material do tipo p. A parte superior do canal do tipo n está 
conectada por meio de um contato ôhmico ao terminal 
chamado dreno (D, do inglês drain), enquanto a extremi-
dade inferior do mesmo material está ligada por meio de um contato ôhmico a um terminal chamado de fonte (S, do 
inglês source). Os dois materiais do tipo p estão conectados 
entre si e também ao terminal porta (G, do inglês gate). 
Em suma, portanto, o dreno e a fonte estão conectados aos extremos do canal do tipo n e a porta está conectada às duas 
camadas do material do tipo p . Na ausência de um potencial 
aplicado, o JFET possui duas junções p-n não polarizadas. 
O resultado é uma região de depleção em cada junção, mostrada na Figura 6.3, semelhante à mesma região de um diodo não polarizado. Lembramos também que uma região de depleção não possui portadores livres e, por isso, não permite a condução através da região.
Analogias raramente são perfeitas e, às vezes, podem 
confundir, mas a analogia da água da Figura 6.4 apresenta um sentido para o controle do JFET no terminal de porta e ainda torna apropriada a terminologia aplicada aos termi -
nais do dispositivo. A fonte de pressão da água pode ser comparada à tensão aplicada do dreno para a fonte, e esta estabelece um fluxo de água (elétrons) a partir da torneira (fonte). A “porta”, por meio de um sinal aplicado (poten-cial), controla o fluxo de água (carga) para o “dreno”. Os terminais de dreno e fonte estão em extremidades opostas do canal n, como mostra a Figura 6.3, pois a terminologia 
é definida para o fluxo de elétrons.VGS = 0 V, VDS positiva
Na Figura 6.5, foi aplicada uma tensão positiva VDS 
através do canal, e a porta foi conectada diretamente à fonte para estabelecer a condição V
GS = 0 V . O resultado 
é um terminal de porta e um terminal de fonte no mesmo potencial e uma região de depleção na extremidade inferior de cada material p semelhante à distribuição encontrada 
para a situação de não polarização da Figura 6.3. No ins-tante em que a tensão V
DD (= VDS) é aplicada, os elétrons 
são atraídos para o terminal de dreno, o que estabelece a corrente convencional I
D com o sentido definido na Figura 
6.5. O caminho do fluxo de cargas revela claramente que as correntes de dreno e fonte são equivalentes (I
D = IS). Sob 
as condições mostradas na Figura 6.5, o fluxo de carga é relativamente irrestrito e limitado apenas pela resistência do canal n entre o dreno e a fonte.
É importante notar que a região de depleção é mais 
larga na parte superior de ambos os materiais do tipo p. A 
razão para essa variação de espessura é mais bem descrita com a ajuda da Figura 6.6. Presumindo-se uma resistência uniforme no canal n , sua resistência pode ser distribuída da 
PortaFonte
Dreno
Figura 6.4  Analogia do fluxo de água para o mecanismo 
de controle do JFET.
 Contatos ôhmicos
Região de 
depleção
Fonte (S)Porta (G) 
Região de depleçãoDreno (D)
canal n
Figura 6.3  Transistor de efeito de campo de junção (JFET).+ D
SRegião de depleção
nVcanal n
DSID
ISe
+
–SVG= 0 V
–e
eGe
VDDp p
 Figura 6.5  JFET com VGS = 0 V e VDS > 0 V .Capítulo 6  t ransistores de efeito de campo   319
Boylestad_2012_cap06.indd   319 3/11/13   5:53 PMmaneira mostrada na Figura 6.6, em que podemos ver que 
a corrente ID estabelecerá os níveis de tensão ao longo do 
canal. O resultado é que a região superior do material do tipo p estará polarizada reversamente em cerca de 1,5 V , e 
a região inferior estará polarizada reversamente em apenas 0,5 V . Lembramos, com base na análise da operação do diodo, que quanto maior a tensão reversa aplicada, mais larga é a região de depleção — daí a distribuição da região de depleção mostrada na Figura 6.6. O fato de a junção p-n estar polarizada reversamente ao longo do comprimento do canal faz com que a corrente de porta seja igual a zero ampère, como mostra a mesma figura. O fato de que  
I
G = 0 A é uma importante característica do JFET.
À medida que a tensão VDS aumenta de 0 V para 
alguns volts, a corrente aumenta, como previsto pela lei de Ohm, e o gráfico de I
D versus VDS tem a forma mostrada 
na Figura 6.7. A relativa linearidade da curva revela que, para a região de baixos valores de V
DS, a resistência é 
basicamente constante. Conforme o valor de VDS aumenta 
e se aproxima do valor de VP na Figura 6.7, as regiões de 
depleção da Figura 6.5 se alargam, provocando considerá-vel redução na largura do canal. Essa redução é a causa do aumento na resistência do canal e da curva da Figura 6.7. Quanto mais horizontal a curva, maior a resistência, o que sugere que ela atinge “infinitos” ohms na região horizon-tal. Se V
DS for elevado a um valor em que as duas regiões 
de depleção parecem se “tocar”, como mostra a Figura 6.8, surgirá a condição de pinch-off (estrangulamento). O 
valor de V
DS que estabelece essa condição é chamado de 
tensão de pinch-off, e é denotado por VP, como mostra a 
Figura 6.7. Na verdade, o termo pinch-off não é apropria -
do, pois sugere que a corrente ID é cortada e cai a 0 A. No 
entanto, como mostra a Figura 6.7, isso raramente ocorre; I
D mantém um valor de saturação definido por IDSS na Fi-
gura 6.7. Na realidade, ainda há um canal muito estreito, com uma corrente de alta densidade. O fato de I
D não ser cortada no pinch-off e manter o valor de saturação indi-
cado na Figura 6.7 é confirmado pelo argumento de que a ausência de uma corrente de dreno tornaria impossível haver diferentes valores de potencial através do material do canal n para estabelecer os diversos valores de tensão 
de polarização reversa ao longo da junção p-n. O resultado seria a perda da distribuição da região de depleção que originou o pinch-off .
Conforme o valor de V
DS ultrapassa o de VP, a região 
de confronto entre as duas regiões de depleção aumenta em termos de comprimento ao longo do canal, mas o nível de I
D permanece basicamente o mesmo. Em suma, portanto, 
uma vez que VDS > VP , o JFET apresenta as características 
de uma fonte de corrente. Como mostra a Figura 6.9, a corrente fica fixa no valor I
D = IDSS, mas a tensão VDS (para 
valores > VP) é determinada pela carga aplicada.
,
,
,,
Figura 6.6  Variação dos potenciais reversos de 
polarização através da junção p-n de um JFET de canal n.
 Nível de saturação
Aumento de resistência devido 
ao estreitamento do canal
Resistência do canal n
Figura 6.7  ID versus VDS para VGS = 0 V .
Pinch-off
Figura 6.8  Pinch-off  (VGS = 0 V , VDS = VP).320   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   320 3/11/13   5:53 PMA escolha da notação IDSS deriva do fato de a cor -
rente ser do dreno para a fonte , com uma conexão de 
curto-circuito da porta para a fonte. A investigação das 
características do dispositivo revela que:
IDSS é a corrente máxima de dreno para um JFET e é 
definida pela condição VGS = 0 V e VDS > |VP|.
Veja, na Figura 6.7, que VGS = 0 V para toda a cur -
va. Os próximos parágrafos descreverão como a curva característica da Figura 6.7 é afetada por variações do valor de V
GS.
VGS < 0 V
A tensão da porta para a fonte, denotada por VGS, é a 
tensão controladora do JFET. Do mesmo modo que várias 
curvas para IC versus VCE foram estabelecidas para diferentes 
valores de IB no transistor TBJ, as curvas de ID versus VDS 
para vários valores de VGS podem ser desenvolvidas para o 
JFET. Para o dispositivo de canal n , a tensão controladora 
VGS se torna cada vez mais negativa a partir de VGS = 0 V . 
Em outras palavras, o terminal de porta será estabelecido em potenciais cada vez menores comparados ao da fonte.
Na Figura 6.10, uma tensão negativa de –1 V é apli -
cada entre os terminais de porta e de fonte para um valor de V
DS menor. O efeito da polarização negativa aplicada VGS 
é estabelecer regiões de depleção semelhantes às obtidas com V
GS = 0 V , mas com valores menores de VDS. Com 
isso, o efeito da aplicação de uma polarização negativa V
GS é atingir a condição de saturação em valores menores 
de tensão VDS, como mostra a Figura 6.11 para VGS = –1 V. 
O nível de saturação resultante para ID foi reduzido e, 
com efeito, continuará a diminuir conforme VGS se torna 
cada vez mais negativo. Observe também na Figura 6.11 como a tensão de pinch-off diminui, descrevendo uma 
parábola, conforme V
GS se torna cada vez mais negativo. 
Por conseguinte, quando VGS = –VP, a tensão será negativa 
o suficiente para estabelecer um nível de saturação basi-camente de 0 mA e, para todos os efeitos, o dispositivo 
estará “desligado”. Em suma:
O valor de VGS que resulta em ID = 0 mA é definido por 
VGS = VP , sendo VP uma tensão negativa para dispositivos 
de canal n e uma tensão positiva para JFETs de canal p.Na maioria das folhas de dados, a tensão de pinch-off 
é especificada como VGS(desligado)  em vez de VP. A folha de 
dados será revista mais adiante neste capítulo, quando os elementos mais importantes tiverem sido apresentados. A região à direita do lugar geométrico de pinch-off na Figura 6.11 é aquela normalmente empregada em amplificadores lineares (que apresentam um mínimo de distorção no sinal aplicado) e costuma ser chamada de corrente constante, saturação ou região de amplificação linear .
resistor controlado por tensão
A região à esquerda da linha de pinch-off , na Figura 
6.11, é chamada de ôhmica ou região de resistência contro-
lada por tensão. Nessa região, o JFET realmente pode ser empregado como um resistor variável (possivelmente um sistema de controle automático de ganho), cuja resistência é controlada pela tensão porta-fonte aplicada. Observe, na Figura 6.11, que a inclinação de cada curva e, portan-to, a resistência do dispositivo entre dreno e fonte para  
V
DS < VP é função da tensão VGS aplicada. Conforme VGS 
se torna mais negativo, a inclinação da curva se torna mais horizontal, correspondendo a um aumento no valor de re-sistência. A equação a seguir fornece uma boa aproximação do valor de resistência em termos da tensão V
GS  aplicada:
 rd=ro
(1-VGS>VP)2      )1.6(
 (6.1)
onde ro é a resistência com VGS = 0 V e rd é a resistência 
para um valor específico de VGS.
Carga
Figura 6.9  Fonte de corrente equivalente para VGS = 0 V , 
VDS > VP.+ D
SID
IS+
SVG= –1 V
–GIG= 0 A
–VDS>0 V p p
n
+–
1 V
Figura 6.10  Aplicação de uma tensão negativa no 
terminal de porta de um JFET.Capítulo 6  t ransistores de efeito de campo   321
Boylestad_2012_cap06.indd   321 3/11/13   5:53 PMPara um JFET de canal n , com ro igual a 10 kΩ  
(VGS = 0 V , Vp = – 6 V), a Equação 6.1 vale 40 kΩ para 
VGS = – 3 V .
dispositivos de canal p
O JFET de canal p tem exatamente a mesma es-
trutura que o dispositivo de canal n da Figura 6.3, mas 
as localizações dos materiais do tipo p e n são trocadas, 
como mostra a Figura 6.12. Os sentidos das correntes são 
invertidos, assim como as polaridades das tensões VGS e 
VDS. Para o dispositivo de canal p , o canal se contrairá 
para tensões positivas crescentes da porta para a fonte, e a notação dupla para V
DS resultará em tensões negativas para VDS nas curvas características da Figura 6.13, que 
tem um IDSS igual a 6 mA e uma tensão de pinch-off  de  
VGS = +6 V . O sinal negativo para VDS pode gerar confusão, 
mas indica simplesmente que a fonte está em um potencial mais alto do que o dreno.
Observe que para valores elevados de V
DS a curva 
sobe abruptamente e alcança valores que parecem ilimita-dos. O crescimento vertical indica que houve uma ruptura, e a corrente através do canal (no sentido normalmente esperado) agora é limitada apenas pelo circuito externo. Embora a Figura 6.11 não mostre o dispositivo de canal n, esse fenômeno ocorre para esse tipo de dispositivo se uma tensão suficiente é aplicada. Essa região poderá ser evitada se o valor de V
DSmáx for inserido na folha de dados, 
e o projeto for tal que o valor de VDS seja menor do que 
esse valor para todos os valores de VGS.5 10012345678ID(mA)
(V)15 20 25IDSSLugar geométrico dos valores de pinch-off
VP (para VGS = 0 V)Região 
ôhmica
VGS= – 4 V = V PVGS= –3 VVGS= –2 VRegião de saturação
VGS= –1 VVGS= 0 V
VDS
 
Figura 6.11  Curvas características do JFET de canal n com IDSS = 8 mA e VP = –4 V .
VDSmáx
 Região de ruptura
Figura 6.13  Curvas características do JFET de canal p 
com IDSS = 6 mA e VP = +6 V .SVGG VG = ++ D
SISID
+GIG= 0 A
–VDS
pn+
+
++n–
 +
GVG
–
–
+
DVD+
Figura 6.12  JFET de canal p.322   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   322 3/11/13   5:53 PMsímbolos
Na Figura 6.14 são mostrados os símbolos gráficos 
para os JFETs de canal n e de canal p . Note que a seta 
aponta para dentro no dispositivo de canal n da Figura 
6.14(a), indicando o sentido em que a corrente IG fluiria 
se a junção p-n fosse polarizada diretamente. Para o dis-
positivo de canal p, Figura 6.14(b), a única diferença no 
símbolo é o sentido da seta.
resumo
Nesta seção, foram introduzidos vários parâmetros 
e relações importantes. A lista a seguir relaciona alguns 
deles que surgirão com frequência nas análises feitas neste capítulo e no próximo para os JFETs de canal n.A corrente máxima é definida por IDSS  e ocorre quan-
do VGS = 0 V e VDS ≥ |VP|, como mostra a Figura 6.15(a).
Para tensões VGS  entre porta e fonte menores do que 
(mais negativos do que) o valor de pinch-off, a corrente de dreno é 0 A (I
D = 0 A), como aparece na Figura 6.15(b).
Para todos os valores de VGS entre 0 V e o valor 
de pinch-off, a corrente ID variará entre IDSS e 0 A, res-
pectivamente, como indica a Figura 6.15(c).
Para os JFETs de canal p, pode ser desenvolvida 
uma lista semelhante.
6.3  CurV a CaraCterístiCa 
de transFerênCia
derivação
Para o transistor TBJ, a corrente de saída IC e a cor -
rente controladora de entrada IB se relacionam por meio 
de beta, que foi considerado constante na análise feita. Em forma de equação,
 IC=f (IB)=bIB  variável de controle
constante  (6.2) 
Figura 6.14  Símbolos do JFET: (a) canal n; (b) canal p.
(a)D
SG
SVG
–+
SVG= 0 VID= IDSS –
+–
+D
SG
SVG–+V–
+(b)ID= 0 AG = – VSVGG
GG VP V≥
D
SG
SVG–+VDDVDD
–
+GGV
(c)IDVP GGV 0 V ≥≥
0 mADIDSSI≥>–
+GGVVDD≥VP
 Figura 6.15  (a) VGS = 0 V , ID = IDSS; (b) corte ( ID = 0 A) VGS menor do que o valor de pinch-off ; (c) ID varia entre 0 A e IDSS 
para VGS ≤ 0 V e maior do que o valor de pinch-off .Capítulo 6  t ransistores de efeito de campo   323
Boylestad_2012_cap06.indd   323 3/11/13   5:53 PMNa Equação 6.2 existe uma relação linear entre IC e 
IB. Se o valor de IB for dobrado, IC aumentará também por 
um fator de dois.
Infelizmente, essa relação linear não existe entre as 
variáveis de saída e entrada de um JFET. A relação entre ID e 
VGS  é definida pela equação de Shockley (veja Figura 6.16):
   ID=IDSSa1-VGS
VPb2
  
 variável de controle
constantes (6.3)
O termo quadrático da equação resulta em uma rela-
ção não linear entre ID e VGS, e isso resulta em uma curva que 
cresce exponencialmente com valores decrescentes de VGS.
Na análise CC a ser feita no Capítulo 7, o método 
gráfico será mais direto e fácil de utilizar do que o mate -
mático. No entanto, o método gráfico exigirá o gráfico da 
Equação 6.3 para representar o dispositivo e o gráfico da equação do circuito, relacionando as mesmas variáveis. A solução é definida pelo ponto de interseção das duas curvas. É importante lembrar que, quando é aplicado o método gráfico, as características do dispositivo não são afetadas pelo circuito no qual ele é empregado. A equação 
do circuito pode mudar com a interseção entre as duas curvas, mas a curva de transferência definida pela Equação 6.3 não é afetada. Portanto, de modo geral:
A curva característica de transferência definida pela 
equação de Shockley não é afetada pelo circuito no qual 
o dispositivo é empregado.A curva de transferência pode ser obtida pelo uso da 
equação de Shockley ou das curvas características da Fi-
gura 6.11. A Figura 6.17 fornece dois gráficos com escalas verticais em miliampères. Um é o gráfico de I
D versus VDS, 
e o outro é ID versus VGS. Com as curvas características de 
dreno à direita do eixo “y”, podemos desenhar uma linha horizontal da região de saturação da curva, denotada por V
GS = 0 V , ao eixo ID. O valor da corrente resultante para 
ambos os gráficos é IDSS. O ponto de interseção na curva 
de ID versus VGS ficará como mostrado, pois o eixo vertical 
é definido por VGS = 0 V .
     
Figura 6.16  Dr. William Bradford Shockley. (Cortesia 
da AT&T Archives and History Center.)
William Bradford Shockley (1910-1989), coinventor do pri-
meiro transistor e formulador da teoria do “efeito de campo” empregada no desenvolvimento do transistor e do FET.
Shockley  Local de nascimento: Londres, Inglaterra. Ph.D. por 
Harvard, 1936. Diretor do Transistor Physics Depart -
ment, da Bell Laboratories. Presidente da Shockley Transistor Corp. Foi professor de Poniatoff nas ca-deiras de Engenharia na Universidade de Stanford. Prêmio Nobel de Física em 1956 juntamente com os doutores Walter Brattain e John Bardeen.
51 0ID(mA)
VGS= 0 V
VGS= –1 V
VGS= –2 V
15 20 25 0134567
VGS= –3 V
VGS= –4  V
0134567IDSSID(mA)
–1 –2 –3 – 4 VDS VGS (V)
VGS P= V ID= 0 mA,88
22IDSS910
910
Figura 6.17  Obtenção da curva de transferência a partir das curvas características de dreno.324   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   324 3/11/13   5:53 PMEm resumo:
 Quando    VGS=0 V,  ID=IDSS   (6.4)
Quando VGS = VP = – 4 V , a corrente de dreno é 0 mA, 
definindo outro ponto na curva de transferência. Isto é:
 Quando    VGS=VP,  ID=0   Am (6.5)
Antes de prosseguirmos, é importante observar que 
as curvas características de dreno relacionam um parâ-
metro de saída (ou dreno) a outro parâmetro de saída (ou dreno) — ambos os eixos são definidos por variáveis na mesma região das curvas características do dispositivo.  
A curva característica de transferência relaciona uma corrente de saída (ou dreno) em relação a um parâmetro 
controlador de entrada. Há, portanto, uma “transferência” direta das variáveis de entrada para a saída quando se emprega a curva à esquerda da Figura 6.17. Se a relação fosse linear, o gráfico I
D versus VGS resultaria em uma 
reta entre IDSS e VP. No entanto, o resultado é uma cur -
va parabólica, pois os intervalos verticais entre VGS nas 
curvas características de dreno da Figura 6.17 diminuem consideravelmente à medida que V
GS assume valores mais 
negativos. Compare o intervalo entre as curvas de VGS = 0 V 
e VGS = –1 V com o existente entre VGS = –3 V e a tensão 
de pinch-off. A variação de VGS  é a mesma, mas a variação 
resultante de ID  é bem diferente.
Se uma linha horizontal for desenhada a partir da 
curva VGS = –1 V em direção ao eixo ID e estendida até 
o outro eixo, podemos localizar outro ponto da curva de transferência. Observe que V
GS = –1 V no eixo inferior do 
gráfico da curva de transferência para um ID = 4,5 mA. 
Veja, também, na definição de ID em VGS = 0 V e  –1 V , que 
os valores de saturação de ID são empregados e a região 
ôhmica é ignorada. Continuando com VGS = –2 V e –3 V , 
a curva de transferência agora pode ser completada. No Capítulo 7, a curva de transferência de I
D versus VGS terá 
uso extensivo, e não as curvas características de dreno da Figura 6.17. Nos próximos parágrafos será apresentado um método rápido e eficiente para o gráfico de I
D versus VGS 
dados apenas os valores de IDSS, VP e a equação de Shockley.
aplicação da equação de shockley
A curva de transferência da Figura 6.17 também 
pode ser obtida diretamente da equação de Shockley (6.3), dados apenas os valores de I
DSS  e VP. Esses valores 
definem os limites da curva em ambos os eixos, restando, assim, apenas encontrar alguns pontos intermediários. A validade da Equação 6.3 como fonte para o levanta-mento da curva de transferência da Figura 6.17 é mais bem demonstrada por meio do exame de alguns valores 
específicos de uma variável e pela determinação do valor resultante para a outra variável, como mostrado a seguir:
Substituindo V
GS = 0 V , temos:
Equação 6.3: 
ID=IDSS a1-VGS
VPb2
=IDSS a1-0
VPb2
=IDSS (1-0)2   
e ID=IDSS VGS=0 V      )6.6( (6.6)
Substituindo VGS = VP, obtemos:
ID=IDSS a1-VP
VPb2
=IDSS (1-1)2=IDSS    )0(
ID=0 AVGS=VP      )7.6( ID=IDSS a1-VP
VPb2
=IDSS (1-1)2=IDSS    )0(
ID=0 AVGS=VP      )7.6(  (6.7)
Para as curvas características de dreno da Figura 
6.17, se substituirmos VGS = –1 V , temos
ID=IDSS a1-VGS
VPb2
=8 mA  a1--1 V
-4 Vb2
=8 mA a1-1
4b2
=8 mA  (0,75)2
=8 mA  (0,5625)
=4,5 mA    
como mostra a Figura 6.17. Note o cuidado com os sinais negativos de V
GS  e VP nos cálculos anteriores. A troca de 
um sinal levaria a um resultado totalmente errado.
Deve ficar bem claro, com base nas considerações 
anteriores, que dados IDSS e VP (normalmente fornecidos 
pelas folhas de dados), o valor de ID pode ser determinado 
para qualquer valor de VGS. Inversamente, usando álgebra 
básica, podemos obter da Equação 6.3 uma equação para o valor resultante de V
GS para um dado valor de ID. A dedução 
é bem simples e resulta em:
 VGS=VPa1-ÄID
IDSSb      )8.6(
 (6.8)
Testemos a Equação 6.8, encontrando o valor de 
VGS que resulta em uma corrente de dreno de 4,5 mA para Capítulo 6  t ransistores de efeito de campo   325
Boylestad_2012_cap06.indd   325 3/11/13   5:53 PMo dispositivo com as curvas características mostradas no 
gráfico da Figura 6.17. Temos 
VGS=-4 Va1-Ä4,5 mA
8 mAb
=-4 V(1-0,5625 )=-4 V(1-0,75)
=-4 V(0,25)
=1 V    √
como substituído no cálculo anterior e verificado pela Figura 6.17.
Método simplificado
Como a curva de transferência precisa ser traçada fre-
quentemente, seria bem vantajoso possuirmos um método simplificado para o levantamento da curva que realizasse o trabalho de modo mais rápido e eficiente, e que mantivesse um nível aceitável de precisão. O formato da Equação 6.3 é tal que valores específicos de V
GS resultam em níveis de 
ID que podem ser memorizados para fornecer a marcação 
dos pontos no gráfico necessários para o esboço da curva de transferência. Se especificarmos que V
GS é metade do 
valor da tensão de pinch-off  VP, o valor resultante de ID 
será o seguinte, como determina a equação de Shockley:
ID=IDSSa1-VGS
VPb2
=IDSSa1-VP>2
VPb2
=IDSSa1-1
2b2
=IDSS(0,5)2
=IDSS )52,0(
e ID=IDSS
4VGS=VP>2      )9.6(  (6.9)
Agora é importante observar que a Equação 6.9 não 
vale apenas para um valor específico de VP. Trata-se de uma 
equação geral para qualquer valor de VP desde que VGS = 
VP/2. O resultado indica que a corrente de dreno será sempre 
um quarto do valor de saturação IDSS desde que a tensão 
porta-fonte seja a metade do valor de pinch-off. Observe o 
valor de ID para VGS = VP/2 = – 4 V/2 = – 2 V na Figura 6.17.
Se escolhermos ID = IDSS/2 e substituirmos na Equa-
ção 6.8, teremos
VGS=VPa1-ÄID
IDSSb
=VPa1-ÄIDSS>2
IDSSb=VP(1-!0,5)=VP      )392,0(e VGS 0,3VPID=IDSS>2      )01.6( (6.10)
Podem ser determinados pontos adicionais, mas a 
curva de transferência pode ser esboçada com um nível satisfatório de precisão utilizando-se apenas os quatro pontos definidos anteriormente e revistos na Tabela 6.1. Na verdade, na análise do Capítulo 7, um máximo de quatro pontos serão utilizados para o esboço das curvas de transferência. Na maioria das situações, utilizar apenas o ponto definido por V
GS = VP/2 e as interseções dos eixos 
em IDSS e VP será suficiente para a obtenção de uma curva 
precisa em grande parte dos cálculos.
Tabela 6.1  VGS versus ID utilizando a equação de Shockley.
VGS ID
0 IDSS
0,3VP IDSS/2
0,5VP IDSS/4
VP 0 mA
eXeMPLo 6.1
Esboce a curva de transferência definida por IDSS =  
12 mA e VP = – 6 V .
solução: Os dois pontos são definidos por I
DSS = 12 mA e VGS = 0 V
e  ID = 0 mA e VGS = VP
Em VGS = VP/2 = – 6 V/2 = –3 V, a corrente de dreno 
será determinada por ID = IDSS/4 = 12 mA/4 = 3 mA. Em 
ID = IDSS/2 = 12 mA/2 = 6 mA, a tensão porta-fonte é 
determinada por VGS ≅ 0,3VP = 0,3(– 6 V) =  –1,8 V. Os 
quatro pontos do gráfico estão bem definidos na Figura 6.18 com a curva de transferência completa.
Para os dispositivos de canal p , a equação de Shockley 
(6.3) ainda pode ser aplicada exatamente como mostrado. Nesse caso, tanto V
P quanto VGS serão positivos, e a curva 
será a curva de transferência refletida do dispositivo de canal n, com os mesmos valores limitantes.
eXeMPLo 6.2Esboce a curva de transferência para um dispositivo de canal p, com I
DSS = 4 mA e VP = 3 V .
solução: Em V
GS = VP/2 = 3 V/2 = 1,5 V, ID = IDSS/4 = 4 mA/4 = 
1 mA. Em ID = IDSS/2 = 4 mA/2 = 2 mA, VGS = 0,3VP = 
0,3(3 V) = 0,9 V. Ambos os pontos aparecem na Figura 
6.19, juntamente com os pontos definidos por IDSS e VP.326   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   326 3/11/13   5:53 PM6.4 FoLhas de dados (JFet s)
Tal como acontece com qualquer outro dispositivo 
eletrônico, é importante compreender as especificações 
fornecidas em uma folha de dados. Muitas vezes, a notação utilizada difere daquela que normalmente é aplicada e, por -
tanto, uma medida de tradução pode ter de ser aplicada. De modo geral, porém, os títulos dos dados são uniformes e in-cluem especificações máximas, características térmicas, 
características elétricas  e conjuntos de características 
usuais. A Figura 6.20 mostra as folhas de dados para um JFET de canal n , o Fairchild Semiconductor 2N5457, com 
dois tipos de técnica. O encapsulamento TO-92 é utilizado para um dispositivo de maior potência do que o encapsu-lamento SOT-23 utilizado em montagem em superfície.
especificações máximas
Uma lista com os valores máximos permitidos para 
um dispositivo normalmente aparece no início da folha de dados e contém tensões máximas entre terminais es-pecíficos, valores máximos de corrente e o valor máximo de dissipação de potência do dispositivo. Os valores má-ximos especificados para V
DS, VDG e VGS não devem ser 
ultrapassados em nenhum ponto de operação determinado no projeto. Qualquer bom projeto tentará evitar esses va-lores, mantendo uma boa margem de segurança. Embora seja comumente projetado para operar com I
G = 0 mA, caso 
seja forçado a aceitar uma corrente de porta, o dispositivo 
pode suportar até 10 mA (IGF) sem ser danificado. 
Características térmicas
A dissipação total do dispositivo em 25 °C (tempera-
tura ambiente) é a potência máxima que ele pode dissipar sob condições normais de operação, e é definida por:
 PD=VDSID      )11.6( (6.11)
Observe a semelhança em formato com a equação 
de dissipação máxima de potência para o TBJ. 
O fator de redução é discutido em detalhes no Ca-
pítulo 3, mas, por enquanto, saiba que a especificação  
5 mW/°C revela que a dissipação máxima diminui de  
5 mW para cada aumento de 1°C na temperatura acima 
de 25 °C.
Características elétricas
As características elétricas incluem o valor de VP nas 
características em estado “desligado” e de IDSS nas carac-
terísticas em estado “ligado”. Nesse caso, VP = VGS(desligado)  
varia de – 0,5 a – 6,0 V , e IDSS varia de 1 a 5 mA. O fato de 
ambos os parâmetros variarem de um dispositivo para outro deve ser considerado no desenvolvimento de um projeto. As características de pequenos sinais se tornarão relevantes quando examinarmos os circuitos CA no Capítulo 8.
Características típicas 
A listagem de características típicas incluirá uma 
variedade de curvas que demonstram como importantes parâmetros variam de acordo com tensão, corrente, tem -
peratura e frequência. 
Primeiro, note na Figura 6.20(a) que o gráfico inclui 
a região negativa de V
GS no lado normalmente positivo do 
eixo horizontal. Observe também que o gráfico representa uma tensão de pinch-off de –2,6 V , um valor intermediário 
na faixa de possíveis tensões desse tipo. Se esse for o único 
gráfico fornecido, ele serve como um valor médio entre os limites. As características de dreno-fonte comum são fornecidas na Figura 6.20(b) para uma tensão de pinch--off de –1,8 V . Note como a corrente de dreno cai para 0 ampère quando essa tensão é aplicada. Observe também que o valor de I
Dss é apenas de cerca de 3,75 mA para essa 
Figura 6.19  Curva de transferência para o dispositivo de 
canal p do Exemplo 6.2.    
Figura 6.18  Curva de transferência para o Exemplo 6.1. Capítulo 6  t ransistores de efeito de campo   327
Boylestad_2012_cap06.indd   327 3/11/13   5:53 PMAmplificador de uso geral de canal n 
Este dispositivo é um amplificador de áudio de baixo 
nível e transistor de chaveamento que pode ser usado 
para aplicações de chaveamento analógico .NOTA: Fonte e dreno 
são intercambiáveis .SEMICONDUC TOR TMFAIRCHIL D
2N5457 MMBF5457
TO-92S OT-23ESPECIFICAÇÕES MÁXIMA S
Parâmetr o
Tensão dreno-fonte                               25
VV
V
mA
°CVDS
PD
RJC
RJAVDG
VGS
IGF
Tj, TstgTensão dreno-porta                               25
Tensão porta-fonte  –25
Corrente direta de porta                           10
Faixa de temperatura da junção 
para operação e armazenagem
Dissipação total do dispositivo 
Degradação acima de 25°C625
5,0
125357
(a)350
2,8mW
mW/° C
°C/W°C/W 556Resistência térmica, junção para encapsulamentoResistência térmica, junção para ambient e–55 a +150
Símbolo Símbolo Símbolo 
CaracterísticasMáx.
2N5457
*MMBF5457Unidade
UnidadeValor 
CARACTERÍSTICAS TÉRMICAS
V(BR)GSS
IGSS
VGS(of f)
VGSTensão de ruptura porta-fonte 
Corrente reversa de porta 
Tensão de corte porta-font e
Tensão porta-font eIG = 10 A, VDS = 0
VGS = –15 V, VDS = 0
VGS = –15 V, VDS = 0, TA = 100°C–25
–1,0
–200nAnAV
V
V–0,5
–2,5–6,0 V
DS = 15 V, ID = 10 nA 5457
VDS = 15 V, ID = 100 A 5457
VDS = 15 V, VGS = 0  5457Unidade Máx. Típ. Mín. Condições de teste ParâmetroCARACTERÍSTICAS ELÉTRICAS (TA = 25°C a menos que outro valor seja especificado).
CARACTERÍSTICAS EM ESTADO DESLIGADO
IDSSCorrente de dreno para tensão 
nula na porta1,03 ,0 5,0m ACARACTERÍSTICAS EM ESTADO LIGADO
gfs
gos
Crss
NFCondutância de transferência direta  
Condutância de saída 
Capacitância de transferência revers a
Figura de ruídoVDS = 15 V, VGS = 0, f = 1,0 kHz    5457
VDS = 15 V, VGS = 0, f = 1,0 MHz
VDS = 15 V, VGS = 0, f = 1,0 MHz
VDS = 15 V, VGS = 0, f = 1,0 MHz
VDS = 15 V, VGS = 0, f = 1,0 kHz,
RG = 1,0 me gohm, BW = 1,0 Hz1000
10
4,5
1,55000
50µmhos
µmhos
pF
dB3,0
3,0Ciss Capacitância de entrad a pF 7,0CARACTERÍSTICAS DE PEQUENO SINALG
DSGSDID – Corrente de dreno (mA)
VDS – Tensão dreno-fonte (V)5
00123451234TA = 25°CVGS = 0 V (típico)
VGS = – 0,25 V
VGS = – 0,5 V
VGS = – 0,75 V
VGS = –1 VVGS(desligado) = –1,8 V (típico)
(b)Dreno-Fonte comum
VGS = –1,25 V
        Dissipação de potência versus temperatura ambientePD – Dissipação de potência (mW)700
600
500
400300200100
0
02 55 07 5 100 125 150
Temperatura (°C)
(c)TO-92
SOT-23
        
 
Figura 6.20  Característica k de um JFET 2N5457 de canal n (continua ). 328   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   328 3/11/13   5:53 PMtensão de pinch-off, enquanto era cerca de 9,5 mA para 
uma pinch-off  de –2,6 V na Figura 6.20(a). A dissipação 
de potência em função da temperatura ambiente é plotada na Figura 6.20(c) e mostra claramente a queda acentuada na capacidade de manipulação de potência e temperatu -
ra. No ponto de ebulição da água (100 °C), é de apenas 250 mW em comparação com 650 mW à temperatura ambiente. Os efeitos capacitivos na Figura 6.20(d) se tornarão muito importantes em altas frequências por causa da reatância resultante e do efeito sobre a velocidade de operação. É interessante notar que, quanto mais negativa a tensão porta-fonte, menores os efeitos capacitivos de uma frequência de 1 MHz. O gráfico de resistência de canal da Figura 6.20(e) demonstra como a resistência de canal varia com a temperatura em vários níveis de V
GS(desligado) . A 
princípio, as variações podem não parecer tão drásticas, mas devemos atentar para o fato de que o eixo vertical é uma escala logarítmica que se estende de 10 Ω a 1 k Ω. Os gráficos de transcondutância [Figura 6.20(f)] e de condu-tância de saída [Figura 6.20(g)] ganharão destaque quando analisarmos os circuitos CA com JFET. Eles definem os dois parâmetros do circuito CA equivalente. Certamente, cada um deles é afetado pelo valor de corrente de dreno com menor sensibilidade para a tensão de pinch-off .
região de operação
A folha de dados e a curva definida pelas tensões 
de pinch-off para cada valor de VGS determinam a região 
de operação nas curvas de dreno para uma amplificação linear como mostra a Figura 6.21. A região ôhmica define os valores mínimos permitidos de V
DS para cada valor de 
VGS, e VDSmáx especifica o valor máximo desse parâmetro. 
A corrente de saturação IDSS, que é a corrente máxima de 
dreno, e o valor máximo de dissipação de potência definem a curva desenhada do mesmo modo como foi descrito para os transistores TBJ. A região sombreada resultante é a região de operação normalmente utilizada em um projeto de amplificador.Transcondutância versus corrente de dreno
(f)gfs – Transcondutância (mmhos )
ID – Corrente de dreno (mA)10
1
0,1
0,01 1 0,1 10VDS = 15 V
TA = 25°C
f = 1 kHz
VGS(OFF) = –1,5 V
VGS(OFF) = –3,7 V
        
gos – Condutância de saída  (µmhos)
ID – Corrente de dreno (mA)100
10
10.1 11 0
(g)VDG = 5 V
VGS(OFF) = –3,7 V
VGS(OFF) = –1,6 V10 V10 V5 V
20 V
20 V15 V
15 VTA = 25°C
f = 1 kHz
        RDS – )
TA – Temperatura ambiente (°C)1k
10100
–75 –25 25 75 125 175
(e)Resistência de canal versus temperatura
VGS(OFF) = –1,5 V
VGS(OFF) = –2,25 V
VGS(OFF) = –3,7 V
VDS = 100 mV
VGS = 0 V
        Capacitância versus tensãoCiss, Crss – Capacitância (pF )
VGS – Tensão porta-fonte (V)10
15
0– 2     – 4     – 6–  8 –10
(d)Ciss (VDS = 15 V)f = 1 MHz
Crss (VDS = 0 V)
Crss (VDS = 15 V)
        
 Condutância de saída  versus corrente de drenoResistência de dreno ligado(
Figura 6.20  Continuação . Capítulo 6  t ransistores de efeito de campo   329
Boylestad_2012_cap06.indd   329 3/11/13   5:53 PM6.5 instruMentação
Lembre-se de que, como vimos no Capítulo 3, exis-
tem instrumentos portáteis disponíveis para medir o valor 
de βCC para o TBJ, mas não há instrumentos semelhantes 
para medir os valores de IDSS e VP. No entanto, o traçador 
de curvas introduzido para o TBJ pode traçar as caracte-rísticas de dreno do JFET com um ajuste apropriado dos diversos controles. A escala vertical (em miliampères) e a escala horizontal (em volts) foram ajustadas para mostrar as curvas por inteiro, como vemos na Figura 6.22. Para o JFET dessa figura, cada divisão vertical (em centímetros) representa uma variação de I
D de 1 mA, enquanto cada 
divisão horizontal corresponde a 1 V . O intervalo entre os valores de V
GS é de 500 mV (0,5 V/intervalo), mostrando 
que a curva mais acima é para VGS = 0 V e a curva logo 
abaixo é para VGS = –0,5 V para o dispositivo de canal n . 
Utilizando-se o mesmo intervalo, a curva seguinte é –1 V , seguida de –1,5 V , e, finalmente, –2 V . Desenhando-se uma reta da curva mais acima até o eixo I
D, o valor de IDSS pode 
ser estimado como mais ou menos 9 mA. O valor de VP 
pode ser estimado observando-se o valor de VGS da curva 
inferior e levando-se em conta a redução da distância entre as curvas, à medida que V
GS se torna mais negativa. Nesse 
caso, VP certamente é mais negativa do que –2 V , e talvez 
seja próxima de –2,5 V . Devemos lembrar, no entanto, que as curvas de V
GS estão muito próximas umas das outras quan -
do se aproximam da condição de corte, e talvez VP = –3 V 
seja uma opção melhor. Observe também que o intervalo entre as curvas é ajustado para cinco passos, limitando as curvas a V
GS = 0 V , – 0,5 V , –1 V , –1,5 V e –2 V. Se fosse para dez curvas, o aumento seria reduzido para 250 mV = 0,25 V, 
e a curva VGS = –2,25 V seria incluída, além das curvas 
adicionadas entre as mostradas na Figura 6.22. A curva  
VGS = –2,25 V revelaria o quanto as curvas se aproximam 
umas das outras para a mesma tensão de intervalo. Fe-lizmente, o valor de V
P pode ser estimado com um grau 
de precisão razoável pela simples aplicação da condição estabelecida na Tabela 6.1. Isto é, quando I
D = IDSS/2,  
VGS = 0,3VP. Para as curvas características da Figura 6.22, 
ID = IDSS/2 = 9 mA/2 = 4,5 mA, e, como podemos verifi-
car, o valor correspondente de VGS é de cerca de – 0,9 V . 
Utilizando essa informação, descobrimos que VP = VGS/0,3 = 
– 0,9 V/0,3 = – 3 V , que seria escolhido para esse dispositi-vo. Aplicando esse valor, determinamos que em V
GS = –2 V:
ID=IDSS a1-VGS
VPb2
=9 mA a1--2 V
-3 Vb2
1    Am
o que é confirmado pela Figura 6.22.
Em VGS = –2,5 V , a equação de Shockley resulta em 
ID = 0,25 mA, com VP = –3 V , o que revela claramente que 
as curvas se aproximam rapidamente de VP. A importância 
do parâmetro gm e o modo como ele é determinado a partir 
das curvas características da Figura 6.22 serão descritos no Capítulo 8, quando forem examinadas as condições de pequenos sinais.
6.6 reLações iMPortantes
Nas últimas seções, foram introduzidas algumas 
equações e características de operação relevantes de particular importância para a análise que se segue das configurações CC e CA. Para isolar e enfatizar sua im-portância, elas foram repetidas na Tabela 6.2 a seguir, ao lado das equações correspondentes para o TBJ. As equações do JFET são definidas para a configuração da Figura 6.23(a), e as equações do TBJ estão relacionadas à Figura 6.23(b).
Tabela 6.2
JFET TBJ
ID=IDSSa1-VGS
VPb2
 3  IC=bIB   
ID=IS 3  IC IE      )21.6(
IG 0 A 3  VBE 0,7    V   (6.12)
 Local dos valores de  pinch-off
´
Figura 6.21  Região de operação normal para um projeto 
de um amplificador linear.330   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   330 3/11/13   5:53 PMA compreensão clara do que cada uma das equações 
anteriores realmente representa é suficiente para abordar a 
mais complexa das configurações CC. Lembre-se de que V
BE = 0,7 V era frequentemente o ponto de partida para a 
análise de uma configuração com TBJ. De maneira similar, a condição I
G = 0 A é normalmente a informação inicial 
utilizada para a análise de uma configuração com JFET. Para a configuração com TBJ, I
B costuma ser o primeiro 
parâmetro a ser determinado. Para o JFET, normalmente é V
GS. As várias semelhanças entre as análises das confi-
gurações com TBJ e JFET serão mostradas no Capítulo 7.6.7 MosFet tiPo dePLeção
Como mencionado na introdução deste capítulo, 
há três tipos de FET: JFETs, MOSFETs e MESFETs. Os MOSFETs subdividem-se em dois tipos: de depleção e de 
intensificação . Esses termos definem seus modos básicos 
de operação, e o nome MOSFET significa transistor de efeito de campo metal-óxido-semicondutor. Visto que há diferenças nas características e operação dos dois tipos de MOSFET, eles serão abordados em seções separadas. Nesta seção, examinaremos o MOSFET tipo depleção, que apresenta características semelhantes às de um JFET entre corte e saturação em I
DSS, e também possui o aspecto 
adicional de curvas características que se estendem até a região de polaridade oposta para V
GS.
estrutura básica
Na Figura 6.24 é mostrada a construção básica do 
MOSFET tipo depleção de canal n . Uma camada grossa de 
material do tipo p é formada a partir de uma base de silício 
chamada de substrato. Trata-se da base sobre a qual o dis-positivo será construído. Em alguns casos, o substrato está internamente conectado ao terminal de fonte. Entretanto, muitos dispositivos discretos oferecem um terminal adi-cional, denominado SS, resultando em um dispositivo com quatro terminais, como o que é mostrado na Figura 6.24.  2IDSS=4,5 mA
VGS=–0,9 V) (
1  mA
div
1 V
divSensibilidade 
vertical 
por div.1 mA
Sensibilidade 
horizontal 
por div.1 V
por 
intervalo500 mV
por div.2 mIDSS 9 mA≅
VGS= –2 VVGS= 0 V
VGS= –0, 5V
VGS= –1 V
VGS= –1,5 V
VP − 3 V≅gm
Figura 6.22  Características de dreno para um transistor JFET 2N4416 apresentadas por um traçador de curvas.
ID = IDSSIG= 0 A
GD
ID
ISJFET
1 –V
VPGS2( (+
–
SVGS
(a)IB
BC
IC
IETBJ
+
–
E
(b)VBE= 0,7 Vβ IC =   IB
 Figura 6.23  (a) JFET versus (b) TBJ.Capítulo 6  t ransistores de efeito de campo   331
Boylestad_2012_cap06.indd   331 3/11/13   5:53 PMOs terminais de fonte e dreno são conectados por meio de 
contatos metálicos às regiões dopadas do tipo n, as quais 
são ligadas entre si por um canal n, como mostra a figura. 
A porta também é conectada a uma superfície metálica de contato, mas permanece isolada do canal n por uma camada 
muito fina de dióxido de silício (SiO
2), um tipo particular 
de isolante, denominado dielétrico, que estabelece campos 
elétricos opostos (por isso o prefixo di-) quando submetido 
a um campo externo aplicado. O fato de a camada de SiO2 
representar uma camada isolante revela que:
Não há conexão elétrica direta entre o terminal de 
porta e o canal de um MOSFET.
Além disso:
A camada isolante de SiO2 na construção do MOS-
FET é a responsável pela desejável alta impedância de 
entrada do dispositivo.
Na verdade, a impedância de entrada de um MOS-
FET é muitas vezes maior do que a de um JFET, apesar 
de a impedância de entrada da maioria dos JFETs ser bastante alta para grande parte das aplicações. Por causa da impedância de entrada extremamente alta, a corrente de porta (I
G) é essencialmente igual a zero ampère para as 
configurações de polarização CC.
O motivo do nome FET metal-óxido-semicondutor 
agora se torna óbvio: metal se refere às conexões de dreno, 
fonte e porta; óxido, à camada isolante de dióxido de silí-
cio; e semicondutor, à estrutura básica na qual as regiões do tipo p e n são difundidas. A camada isolante entre a 
porta e o canal resultou em outro nome para o dispositivo: FET de porta isolada, ou IGFET, apesar de esse termo ser cada vez menos utilizado atualmente.operação básica e curvas características
Na Figura 6.25, a tensão porta-fonte é ajustada em 
zero volt devido à conexão de um terminal com o outro, e a tensão V
DD é aplicada através dos terminais dreno-fonte. 
Isso resulta em uma atração dos elétrons livres do canal 
n para o potencial positivo do dreno, que estabelece uma 
corrente semelhante à que atravessa o canal do JFET. Na verdade, a corrente resultante com V
GS = 0 V continua a 
ser chamada de IDSS, como mostra a Figura 6.26.
Na Figura 6.27, a tensão VGS é negativa, como –1 V.  
O potencial negativo na porta tenderá a pressionar os elétrons em direção ao substrato do tipo p (cargas do 
mesmo tipo se repelem) e a atrair lacunas do substrato do tipo p (cargas opostas se atraem), como mostra a Figura 
6.27. Dependendo da magnitude da polarização negativa estabelecida por V
GS, um nível de recombinação entre 
elétrons e lacunas reduzirá o número de elétrons livres dis-poníveis para condução no canal n. Quanto mais negativa for a polarização, maior será a taxa de recombinação. O valor resultante da corrente de dreno é, portanto, reduzi -
do conforme V
GS se torna mais negativa, como mostra a 
Figura 6.26 para VGS = –1 V , –2 V , e assim por diante, até 
o valor de pinch-off de – 6 V . Os valores resultantes de 
corrente de dreno e o traçado da curva de transferência são exatamente como o descrito para o JFET.
Para valores positivos de V
GS, a porta com potencial 
positivo atrai elétrons adicionais (portadores livres) do substrato do tipo p devido à corrente de fuga reversa e 
estabelece novos portadores por meio de colisões resultan-tes entre partículas aceleradas. A Figura 6.26 mostra que, 
canal n
Substrato
Substrato(Dreno)
Contatos 
metálicos(porta)
(Fonte)regiões n-dopadas
Figura 6.24  MOSFET tipo depleção de canal n.
–
+
VDD
 
Figura 6.25  MOSFET tipo depleção de canal n com  
VGS = 0 V e uma tensão VDD aplicada.332   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   332 3/11/13   5:53 PMconforme a tensão porta-fonte aumenta positivamente, a 
corrente de dreno cresce rapidamente pelas razões listadas anteriormente. O espaçamento vertical entre as curvas V
GS = 0 V e VGS = + 1 V da Figura 6.26 é uma clara indi-
cação do quanto a corrente aumenta quando se varia VGS 
em 1 volt. Devido à elevação rápida, o usuário deve estar atento à especificação para a corrente máxima de dreno, uma vez que ela pode ser ultrapassada com uma tensão positiva de porta. Isto é, para o dispositivo da Figura 6.26, a aplicação de uma tensão V
GS = +4 V resultaria em uma 
corrente de dreno de 22,2 mA, capaz de eventualmente exceder a especificação máxima (de corrente ou potência) 
para o dispositivo. Como mencionado, a aplicação de uma tensão positiva porta-fonte “intensificou” o número de portadores livres no canal, em comparação ao estabelecido quando V
GS = 0 V . Por esse motivo, a região de tensões 
positivas de porta nas curvas características de dreno ou na curva de transferência é geralmente chamada de região de intensificação ; a região entre os valores de corte e sa-
turação de I
DSS chama-se região de depleção .
É particularmente interessante e útil saber que a 
equação de Shockley pode ser aplicada às características do MOSFET tipo depleção tanto nas regiões de depleção quanto nas de intensificação. Para ambas as regiões, deve-mos apenas inserir o sinal de V
GS apropriado e monitorá-lo 
durante as operações matemáticas.
eXeMPLo 6.3Esboce a curva de transferência para um MOSFET tipo depleção de canal n com I
DSS = 10 mA e VP = – 4 V .
solução:Em
     VGS=0 V,   ID=IDSS=10 mA
VGS=VP=-4 V,   ID=0 mA
VGS=VP
2=-4 V
2=-2 V, 
  ID=IDSS
4=10 mA
4=2,5    Am
e em
 ID=IDSS
2,
         VGS = 0,3 VP = 0,3(– 4 V) = –1,2 V ,
que aparecem na Figura 6.28.VVGS2
–1–2–3–4–5–6 0124
0,3810,9
IDSS
IDSS
4IDSS
VP0ID(mA) ID
VGS= + 1 V
VGS= 0 V
VGS= –1 V
–4 V
–5 VVGS= –2   VModo 
depleção Modo intensificação
VGS= – 6 VVP=VDSVP= –3  V VGS=
2
PVP
2
Figura 6.26  Curvas características de dreno e curva de transferência para um MOSFET tipo depleção de canal n.
canal n
Contato metálico
Elétrons repelidos pelo potencial negativo na porta Camada de SiO
2
Processo de recombinação
Substrato de material p
Lacunas atraídas ao potencial negativo na porta
Figura 6.27  Redução dos portadores livres no canal 
devido ao potencial negativo no terminal de porta.Capítulo 6  t ransistores de efeito de campo   333
Boylestad_2012_cap06.indd   333 3/11/13   5:53 PMAntes de traçarmos a curva para a região de valores po-
sitivos de VGS, devemos lembrar que ID aumenta muito 
rapidamente para valores positivos crescentes de VGS. 
Em outras palavras, devemos escolher valores razoáveis para serem substituídos na equação de Shockley. Nesse 
caso, tentaremos +1 V , como segue:
ID=IDSSa1-VGS
VPb2
=(10 mA) a1-+1 V
-4 Vb2
=(10 mA)  (1+0,25)2=(10 mA)  (1,5625)
15,63  Am
que é suficientemente alto para que o gráfico seja completado. 
MosFet tipo depleção de canal p
A construção do MOSFET tipo depleção de canal p 
é exatamente o oposto do que é mostrado na Figura 6.24. Isto é, existe agora um substrato do tipo n e um canal do 
tipo p, como mostra a Figura 6.29(a). Os terminais são os 
mesmos, mas todas as polaridades das tensões e os senti-dos das correntes são invertidos, como mostra essa mesma figura. As curvas características de dreno têm o mesmo formato das curvas apresentadas na Figura 6.26, mas com valores negativos de V
DS, valores positivos de ID (uma vez 
que o sentido definido foi invertido) e polaridades opostas para V
GS, como podemos observar na Figura 6.29(c). A 
inversão da polaridade de VGS resulta em uma curva de 
transferência com o mesmo formato da anterior, porém refletida em relação ao eixo I
D, como mostra a Figura 
6.29(b). Isto é, a corrente de dreno aumentará do corte, em V
GS = VP na região positiva de VGS até IDSS, e continuará 
a aumentar para valores cada vez mais negativos de VGS.  
A equação de Shockley ainda é aplicável e requer apenas a utilização do sinal correto de V
GS e VP.
 ,
Figura 6.28  Curva característica de transferência para um 
MOSFET tipo depleção de canal n com IDSS = 10 mA e VP = –4 V .
VPIDSS
–1 12 34 561234568
VGSID(mA)
VDSVGS= +1 VVGS= 0 VVGS= –1 V
VGS= +6 VVP=VGS= +2 V
VGS= +3 V
VGS= +4 V
VGS= +5 V123456789
(c)SSD
Gp
Sn
)b( )a(p
pID
+
–VGS
0 07ID (mA)
9
 
Figura 6.29  MOSFET tipo depleção de canal p com IDSS = 6 mA e VP = + 6 V .334   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   334 3/11/13   5:53 PMsímbolos, folhas de dados 
e encapsulamento
Os símbolos gráficos de um MOSFET dos tipos 
depleção de canal n e p são mostrados na Figura 6.30. 
Observe que os símbolos escolhidos tentam refletir a 
construção real do dispositivo. A falta de uma conexão direta (devido à isolação da porta) entre a porta e o canal é representada por um espaço entre a porta e os outros terminais do símbolo. A linha vertical que representa o canal conecta o dreno à fonte e é “sustentada” pelo subs-trato. Há dois símbolos para cada tipo de canal, pois, em alguns dispositivos, o substrato tem um terminal externo, enquanto em outros não tem. Em grande parte da análise feita no Capítulo 7, o substrato e a fonte são conectados e serão utilizados os símbolos inferiores.
O dispositivo que aparece na Figura 6.31 tem três 
terminais, e a identificação deles é mostrada na mesma figura. A folha de dados para um MOSFET tipo depleção é semelhante à de um JFET. Os valores de V
P e IDSS são 
fornecidos ao longo da lista, com os valores máximos permitidos e as características para os estados “ligado” e “desligado”. No entanto, uma vez que I
D pode ultrapassar 
o valor IDSS, normalmente é fornecido outro ponto que 
represente um valor típico de ID para uma tensão positiva 
(quando o dispositivo é de canal n). Para o exemplo da 
Figura 6.31, ID é especificado como ID(ligado)  = 9 mA CC, 
com VDS = 10 V e VGS = 3,5 V .
6.8 MosFet tiPo intensiFiCação
Apesar de haver algumas semelhanças em estrutura 
e modo de operação entre MOSFET tipo depleção e MOSFET tipo intensificação, as características do MOSFET tipo intensificação são bastante diferentes de todas as que 
foram obtidas até agora. A curva de transferência não é definida pela equação de Shockley, e a corrente de dreno para esse dispositivo é nula até a tensão porta-fonte atingir determinado valor. Em particular, o controle da corrente nesse dispositivo de canal n é realizado por uma tensão 
positiva porta-fonte, o que não ocorre com o JFET de canal n e com o MOSFET tipo depleção de canal n, onde esse 
controle é feito por tensões negativas.
estrutura básica
Na Figura 6.32 é mostrada a estrutura básica de um 
MOSFET tipo intensificação de canal n . Uma camada 
grossa de material do tipo p é formada a partir de uma 
base de silício, e é chamada de substrato. Como no MOS-FET tipo depleção, o substrato, às vezes, está conectado internamente ao terminal de fonte e, em outras, temos um quarto terminal (denominado SS) disponível para o controle do potencial do substrato. Os terminais de fonte e de dreno estão conectados novamente às regiões dopadas do tipo n , por meio de contatos metálicos, mas observe, na 
Figura 6.32, que não existe um canal entre as duas regiões dopadas do tipo n. Essa é a diferença principal que existe entre a estrutura do MOSFET tipo depleção e a do MOS-FET  tipo intensificação: a ausência de um canal como um componente construtivo do dispositivo. A camada de SiO
2 ainda está presente para isolar a plataforma metálica 
de porta da região entre o dreno e a fonte, porém, nesse caso, é simplesmente  o substrato do tipo p . Em suma, 
portanto, a construção de um MOSFET tipo intensificação é bem similar à do MOSFET tipo depleção, exceto pela ausência de um canal entre os terminais de dreno e fonte no tipo intensificação.
operação básica e curvas características
Se VGS é igual a 0 V e uma tensão é aplicada entre o 
dreno e a fonte do dispositivo da Figura 6.32, a ausência de um canal n (com uma quantidade generosa de portadores 
livres) resultará em uma corrente efetiva de 0 A, o que é bem diferente de um MOSFET tipo depleção e de um JFET, onde I
D = IDSS. Não é suficiente acumular grande 
número de portadores (elétrons) no dreno e na fonte (de-vido às regiões dopadas tipo n) se não existe um caminho entre os dois. Com V
DS positiva, VGS em 0 V e o terminal 
SS conectado diretamente à fonte, há, na verdade, duas junções p-n reversamente polarizadas entre as regiões do-
padas do tipo n e os substratos p que se opõem a qualquer 
fluxo significativo entre o dreno e a fonte.
Na Figura 6.33, tanto V
DS como VGS são tensões 
positivas, e estabelecem desse modo um potencial po-sitivo para o dreno e para a porta em relação à fonte. O potencial positivo na porta pressionará as lacunas (uma 
canal n canal p
Figura 6.30  Símbolos gráficos para (a) MOSFETs tipo 
depleção de canal n e (b) MOSFETs tipo depleção de canal p.Capítulo 6  t ransistores de efeito de campo   335
Boylestad_2012_cap06.indd   335 3/11/13   5:53 PMvez que cargas iguais se repelem) no substrato p ao longo 
da borda da camada isolante de SiO2 para que deixem 
a região e penetrem no substrato até as camadas mais 
profundas, como mostra a figura. O resultado é uma região de depleção próxima à camada isolante SiO
2 livre de lacunas. No entanto, os elétrons no substrato p (os 
portadores minoritários do material) serão atraídos para a porta positiva e se acumularão próximo à superfície da camada de SiO
2. Essa camada isolante evitará que os 
portadores negativos sejam absorvidos pelo terminal de 
de baixa potência para áudio
ESPECIFICAÇÕES MÁXIMA S
CARACTERÍSTICAS ELÉTRICAS
CARACTERÍSTICAS EM ESTADO DESLIGADO 
CARACTERÍSTICAS EM ESTADO LIGADO 
CARACTERÍSTICAS DE PEQUENO SINAL 
CARACTERÍSTICAS FUNCIONAI SC a menos que outro valor seja especificado)Especificações
CaracterísticasTensão dreno-fonte 
Faixa de temperatura da junção  
Faixa de temperatura do canal para armazenamento Tensão porta-fonte 
Corrente de dreno 
Tensão de ruptura dreno-font e
Corrente reversa de porta (1)
Tensão de corte porta-font e
Corrente reversa dreno-porta (1)
Corrente de dreno para tensão nula na port a
Corrente de dreno em estado ligad o
Admitância de transferência direta
Admitância de saída
Capacitância de entrad a
Capacitância de transferência revers a
(1) Esse valor de corrente inclui tanto a corrente de fuga do FET quanto a corrente de fuga associada ao soquete e ao equipamen to de teste quando 
medidos sob as condições mais favoráveis. Figura de ruídoDissipação total do dispositivo @ TA = 25oC
Fator de redução acima de 25OC Símbolo
Símbolo Mín. Típ. Máx. UnidadeValor UnidadeDreno
FontePorta
Canal n — Depleção CC
CC
CC
a
CC
CC
CCCCCC
CCVGS(desligado),
,
,
,
,
,
,,,,,,,,, ,,
,,,,,,,
ID(ligado)
Figura 6.31  MOSFET 2N3797 tipo depleção de canal n da Motorola.336   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   336 3/11/13   5:53 PMporta. Conforme VGS aumenta de valor, a concentração de 
elétrons próximo da superfície de SiO2 se intensifica até 
um nível em que a região induzida tipo n possa suportar 
um fluxo mensurável entre o dreno e a fonte. O nível de 
VGS que produz um aumento significativo da corrente de 
dreno é chamado de tensão de limiar, representado pelo símbolo V
T. Nas folhas de dados, ele é denominado VGS(Th); 
porém VT é mais utilizado, e esse será o símbolo adotado na análise a seguir. Visto que o canal não existe com  
VGS = 0 V e é “intensificado” pela aplicação de uma tensão 
porta-fonte positiva, esse tipo de MOSFET é chamado de MOSFET tipo intensificação . Os dois tipos de MOSFETs 
têm regiões do tipo intensificação, mas o nome foi dado a apenas um por ser seu único modo de operação.
Quando V
GS aumenta além do valor de limiar, a den-
sidade de portadores livres no canal induzido cresce, o que resulta em um aumento na corrente de dreno. Entretanto, se mantivermos V
GS constante e aumentarmos o valor de 
VDS, a corrente de dreno eventualmente alcançará o valor 
de saturação, como ocorreu para o JFET e para o MOSFET tipo depleção. A manutenção de I
D em um valor fixo 
ocorre devido ao processo de pinch-off , que torna o canal 
induzido mais estreito próximo ao dreno, como mostra a Figura 6.34. Aplicando a lei de Kirchhoff para tensões às tensões dos terminais da Figura 6.34, descobrimos que
 
VDG=VDS-VGS      )31.6( (6.13)
Se VGS for mantido em um valor fixo, como 8 V , e 
VDS for aumentado de 2 V para 5 V , a tensão VDG, de acordo 
com a Equação 6.13, aumentará de – 6 V para –3 V , e a porta se tornará cada vez menos positiva com relação ao dreno. Tal redução da tensão porta-dreno reduzirá, por sua vez, as forças de atração para os portadores livres (elétrons) nessa região do canal induzido, provocando uma 
Contatos 
metálicosregião dopada do tipo n
ausência de canal
Substrato 
SSsubstrato do 
tipo p
região dopada do tipo n
Figura 6.32  MOSFET tipo intensificação de canal n.
 Pinch-off  (início)
Região de depleção
Substrato do tipo p 
Figura 6.34  Alterações no canal e na região de depleção 
com o aumento de VDS para um valor fixo de VGS.npSS
SD
+
I=   0 AGID
++
++++
+
+
+
+
+
+
Lacunas repelidas 
pela porta positivaCamada isolanteG
I=I SDe
e
ee
e
e
enElétrons atraídos para a porta positiva 
(canal n induzido)
Região de depleção de portadores 
tipo p (lacunas)
e–
 +
SVG
–
 +
SVD
 FIG. 6.33 
Formação do canal no MOSFET tipo intensificação de canal n.Figura 6.33  Formação do canal no MOSFET tipo 
intensificação de canal n.Capítulo 6  t ransistores de efeito de campo   337
Boylestad_2012_cap06.indd   337 3/11/13   5:53 PMredução na largura efetiva desse canal. Eventualmente, o 
canal será reduzido até o ponto de pinch-off  e uma con-
dição de saturação será estabelecida, como descrito ante-riormente para o JFET e para o MOSFET tipo depleção. Em outras palavras, qualquer aumento adicional de V
DS, 
estando fixa a tensão VGS, não afetará o nível de saturação 
de ID até que as condições de ruptura sejam alcançadas.
As curvas características de dreno da Figura 
6.35 revelam que, para o dispositivo da Figura 6.34, com  
VGS = 8 V , a saturação ocorre para VDS = 6 V . Na verdade, 
o valor de saturação de VDS está relacionado ao valor da 
tensão VGS aplicada por:
 VDSsat=VGS-VT      )41.6( (6.14)
Obviamente, portanto, para um valor fixo de VT, 
quanto maior o valor de VGS, maior o valor de saturação 
para VDS, como mostra o lugar geométrico para os valores 
de saturação na Figura 6.35 .
Para as características da Figura 6.35, o nível de VT 
é 2 V , como revela o fato de que a corrente de dreno caiu para 0 mA. De modo geral, portanto:
Para valores de VGS menores do que o nível de limiar, 
a corrente de dreno de um MOSFET tipo intensificação 
é 0 mA.
A Figura 6.35 mostra claramente que, quando o 
valor de VGS aumenta de VT para 8 V , o valor de saturação 
resultante para ID também aumenta, indo de 0 mA para  
10 mA. Além disso, é totalmente observável que o espaça-
mento entre as curvas é ampliado conforme VGS aumenta de valor, o que resulta em aumentos sempre crescentes na corrente de dreno.
Para valores de V
GS > VT, a corrente de dreno está 
relacionada com a tensão porta-fonte pela seguinte relação não linear:
 ID=k(VGS-VT)2      )51.6( (6.15)
Mais uma vez, o termo quadrático é o responsável 
pela relação não linear entre ID e VGS. O termo k é uma 
constante que é uma função da estrutura do dispositivo. O valor de k pode ser determinado a partir da seguinte 
equação (derivada da Equação 6.15), em que I
D(ligado)  e 
VGS(ligado)  são os valores para um ponto particular das curvas 
do dispositivo.
 k=ID(ligado)
(VGS(ligado) -VT)2      )61.6(
 (6.16)
Substituindo ID(ligado)  =10 mA quando VGS(ligado)  = 8 V 
a partir das curvas características da Figura 6.35, temos 
k=10 mA
(8 V-2 V)2=10 mA
(6 V)2=10 mA
36 V2
=0,278 ×103 A>V2   
e a equação geral para ID para as curvas características da 
Figura 6.35 é:
ID = 0,278 × 10–3(VGS – 2 V)2
5 V 10 V 012345678ID(mA)
VGS= +8 V
VGS= +7 V
VGS= +6 V
VDS15 V 20 V 25 V
6 VVGS= +5 V91011
VGS= +4 V
VGS= +3 V
VGS= V   = 2 VTLugar geométrico de  VDSsat
Figura 6.35  Curvas características de dreno de um MOSFET tipo intensificação de canal n com VT = 2 V e k = 0,278 × 10–3 A/V2.338   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   338 3/11/13   5:53 PMSubstituindo VGS = 4 V , concluímos que
ID = 0,278 × 10–3(4 V – 2 V)2 = 0,278 × 10–3(2)2
           = 0,278 × 10–3(4) = 1,11 mA
como podemos verificar na Figura 6.35. Em VGS = VT, o 
termo quadrático é 0 e ID = 0 mA.
Para a análise CC do MOSFET tipo intensificação 
que será realizada no Capítulo 7, a característica de 
transferência será novamente a curva a ser empregada na solução gráfica. Na Figura 6.36, as curvas de dreno e a curva de transferência foram colocadas lado a lado para descrever o procedimento de transferência de uma para a outra. Esse processo é realizado, basicamente, do mesmo modo que foi descrito antes para o JFET e para o MOSFET tipo depleção. Nesse caso, porém, devemos lembrar que a corrente de dreno é 0 mA para V
GS ≤ VT.  
Conforme VGS aumenta além de VT, a corrente de dreno 
ID começará a fluir a uma taxa crescente, de acordo com 
a Equação 6.15. Observe que, na definição dos pontos da curva de transferência a partir da curva de dreno, so-mente os níveis de saturação são empregados e, por esse motivo, a região de operação é limitada aos valores de V
DS maiores do que os níveis de saturação, como definido 
pela Equação 6.14.
A curva de transferência da Figura 6.36 é certa -
mente bem diferente daquela obtida anteriormente. Para um dispositivo de canal n (induzido), a curva está agora 
totalmente na região de valores positivos de V
GS, e aumenta 
somente a partir de VGS = VT. A questão agora é como traçar 
a curva de transferência, dados os valores de k e VT como 
vemos a seguir para um MOSFET específico:ID = 0,5 × 10–3 (VGS – 4 V)2
Primeiro, uma linha horizontal é desenhada em  
ID = 0 mA de VGS = 0 V até VGS = 4 V , como mostra a 
Figura 6.37(a). Em seguida, um valor para VGS maior do 
que VT (como, por exemplo, 5 V) é escolhido e substituído 
na Equação 6.15 para determinar o valor resultante de ID 
como segue:
ID = 0,5 × 10–3(VGS – 4 V)2
    = 0,5 × 10–3(5 V – 4 V)2 = 0,5 × 10–3(1)2
    = 0,5 mA
e um ponto no gráfico é obtido, como mostra a Figura 
6.37(b). Por fim, outros valores para VGS são escolhidos, 
e os valores correspondentes de ID são obtidos. Em parti-
cular, em VGS = 6 V , 7 V e 8 V , o valor de ID é 2 mA, 4,5 
mA e 8 mA, respectivamente, como mostra o gráfico da Figura 6.37(c).
MosFet tipo intensificação de canal p
A estrutura de um MOSFET tipo intensificação de 
canal p é exatamente inversa àquela que aparece na Figura 
6.32, como mostra a Figura 6.38(a). Isto é, agora o substra-to é do tipo n, e as regiões abaixo das conexões de dreno e da fonte são do tipo p . Os terminais continuam como iden-
tificados, mas todas as polaridades das tensões e os senti-dos das correntes são invertidos. As curvas características de dreno são como mostra a Figura 6.38(c), com aumento dos valores de corrente resultantes de valores crescentes negativos de V
GS. A curva característica de transferência 
da Figura 6.38(b) é a imagem refletida (em relação ao eixo I
D) da curva de transferência da Figura 6.36, com ID 
VT1234 56123456789
VGSID(mA)
VDS87 010
2345689
05 10 15 20 25VGS= +8 V
VGS= +7 V
VGS= +6 V
VGS= +5 V
VGS= +4 V
VGS= +3 VID(mA)
VGS= V   = 2 VT10
7
1
 Figura 6.36  Esboço da curva característica de transferência de um MOSFET tipo intensificação de canal n a partir das curvas 
características do dreno.Capítulo 6  t ransistores de efeito de campo   339
Boylestad_2012_cap06.indd   339 3/11/13   5:53 PMcrescente para valores de VGS negativos crescentes além 
de VT, como mostra a Figura 6.38(c). As equações 6.13 a 
6.16 são igualmente aplicáveis aos dispositivos de canal p .
símbolos, folhas de dados 
e encapsulamento
Na Figura 6.39, são apresentados os símbolos grá-
ficos para os MOSFETs tipo intensificação de canal n 
e canal p . Observe novamente que os símbolos tentam 
refletir a estrutura real do dispositivo. A linha tracejada entre o dreno e a fonte significa que não há um canal entre os dois terminais sob condições de não polarização. Na verdade, essa é a única diferença entre os símbolos dos MOSFETs tipo depleção e tipo intensificação.
Na Figura 6.40, é mostrada a folha de dados para 
o MOSFET tipo intensificação de canal n da Motorola.  
 
Figura 6.37  Gráfico da curva característica de transferência de um MOSFET tipo intensificação de canal n com  
k = 0,5 × 10–3 A/V2 e VT = 4 V .
p
(b)canal n canal p
Figura 6.39  Símbolos para (a) MOSFET tipo intensificação 
de canal n e (b) MOSFET tipo intensificação de canal p.
VT–612345678
VGSID(mA) ID(mA)
VDSVGS= –6  V
VGS = VT = –2 V12345678
(c)SSD
Gp
Sn
)b( )a(pID
+ 0–
–5 –4 –3 –2 –1VGS= –5 V
VGS= –4  V
VGS= –3 V
0
 Figura 6.38  MOSFET tipo intensificação de canal p com VT = 2 V e k = 0,5 × 10 –3 A/V2.340   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   340 3/11/13   5:53 PMO encapsulamento e a identificação dos terminais são 
fornecidos junto às especificações máximas do disposi-tivo, que agora inclui uma corrente máxima de dreno de 30 mA CC. A folha de dados fornece o valor de I
DSS na 
condição de “desligado”, que agora é simplesmente 10 nA CC (em V
DS = 10 V , VGS = 0 V), bem menor do que 
o verificado para o JFET e o MOSFET tipo depleção. A tensão de limiar é representada por V
GS(Th), e varia de 
1 V a 5 V CC, dependendo do dispositivo empregado. A folha de dados não fornece o valor de k da Equação 
6.15; entretanto, especifica um valor de ID(ligado)  (3 mA, 
nesse caso) para um valor de VGS(ligado)  (10 V para esse 
valor de ID). Isto é, quando VGS = 10 V , ID = 3 mA. 
Os valores apresentados de VGS(Th) , ID(ligado)  e VGS(ligado)  
permitem uma determinação de k a partir da Equação 
6.16 e da equação geral para a curva característica de transferência. As especificações do MOSFET são revistas na Seção 6.9.
ESPECIFICAÇÕES MÁXIMA S
Especificações Símbolo
SímboloValor Unidade
Tensão dreno-fonte 
Tensão dreno-port a
Tensão porta-fonte*
Corrente de dreno 
Faixa de temperatura da junção  
* Potenciais transitórios de ±75 V não causam falha na função porta-óxido.Faixa de temperatura do canal para armazenamento 
CARACTERÍSTICAS ELÉTRICAS
CARACTERÍSTICAS EM ESTADO DESLIGADO
CARACTERÍSTICAS EM ESTADO LIGADOC a menos que outro valor seja especificado)
Características Mín. Máx. Unidade
Tensão de ruptura dreno-font e
Corrente de dreno para tensão nula na port a
Corrente reversa de port a
Tensão de limiar da port a
Tensão de estado ligado dreno-font e
Admitância de transferência direta
Capacitância de entrad a
Capacitância reversa de transferência
Capacitância substrato-dreno
Resistência dreno-font e
Atraso de ligamento (Fig. 5)
Tempo de subida (Fig. 6)
Atraso de desligamento (Fig. 7)
Tempo de queda (Figura 8)(Veja a Figura 9; circuito de tempo determinado)Corrente de dreno no estado ligad o
CARACTERÍSTICAS DE PEQUENO SINAL 
CARACTERÍSTICAS DE CHAVEAMENTOde chaveamento
Dreno
Porta
FonteEncapsulament o
Canal n — IntensificaçãoDissipação total do dispositivo @ TA = 25oC
Fator de redução acima de 25OC CC
CC
CC
CC
CC
CCCC
CC
CC
CC
CC
,,,
,
,
,
,,, ,,
VDS(ligado)
ID(ligado)
rds(ligado)
CC CC
CC,a
Figura 6.40  MOSFET 2N4351 tipo intensificação de canal n da Motorola.Capítulo 6  t ransistores de efeito de campo   341
Boylestad_2012_cap06.indd   341 3/11/13   5:53 PMeXeMPLo 6.4
Utilizando os dados fornecidos na folha de dados da Figura 6.40 e uma tensão média de limiar de V
GS(Th) = 
3 V , determine:a) O valor resultante de k para o MOSFET.
b) A curva característica de transferência.solução:a) Equação 6.16:
k=ID(ligado)
(VGS(ligado)-VGS(Th))2
=3 mA
(10 V-3 V)2=3 mA
(7 V)2=3×10-3
49 A>V2
=0,061 ×103 A,V2    
b) Equação 6.15:
ID = k(VGS – VT)2
    = 0,061 × 10–3(VGS – 3 V)2
Para VGS = 5 V:
          ID = 0,061 × 10–3(5 V – 3 V)2 
              = 0,061 × 10–3(2)2
              = 0,061 × 10–3(4) = 0,244 mA
 Para VGS = 8 V , 10 V , 12 V e 14 V , ID será 1,525 mA, 
3 mA (conforme previsto), 4,94 mA e 7,38 mA, res-pectivamente. A curva de transferência é esboçada na Figura 6.41.
6.9 Manuseio do MosFet
A fina camada de SiO2 entre a porta e o canal do 
MOSFET tem o efeito positivo de permitir uma carac-terística de alta impedância de entrada para o disposi-tivo, mas sua largura extremamente reduzida introduz uma preocupação com o seu manuseio, o que não ocor -
ria com os transistores TBJ e JFET. Frequentemente há um acúmulo suficiente de carga estática que adquirimos (devido a condições externas) que estabelece uma diferença de potencial através da fina camada e que pode, eventualmente, danificá-la e permitir a condução através dela. É necessário, então, que seja mantida a embalagem condutiva (ou anel de curto-circuito) conectando os ter -
minais do dispositivo até que ele seja inserido no sistema. Assim, evitamos a possibilidade do surgimento de um potencial entre quaisquer dois terminais do dispositivo. Com o anel, a diferença de potencial entre dois terminais quaisquer é mantida em 0 V . No mínimo, sempre toque um ponto aterrado para permitir a descarga das cargas estáticas acumuladas antes de manusear o dispositivo, e somente segure o transistor pelo encapsulamento.
Frequentemente ocorrem transientes (mudanças 
abruptas no valor de tensão ou de corrente) em um circuito quando elementos são removidos ou inseridos com a fonte ligada. Os níveis de transiente podem ultrapassar os limites que o dispositivo suporta e, por isso, a fonte deve estar sempre desligada ao modificarmos o circuito.
A máxima tensão porta-fonte costuma ser fornecida 
na folha de dados do dispositivo. Um método para assegu-rar que essa tensão não seja ultrapassada (talvez devido a um efeito transiente) em ambas as polaridades consiste em introduzir dois diodos Zener, como mostra a Figura 6.42. Os Zeners são colocados em posições opostas um ao outro para garantir proteção em ambas as polaridades. Se forem utilizados Zeners de 30 V e surgir no circuito um transiente positivo de 40 V , o Zener inferior da figura vai “disparar” em 30 V , e o diodo superior ligará com uma queda de tensão de zero volt (considerando um diodo semicondutor ideal em situação “ligado”). O resultado disso é que limitamos a tensão porta-fonte a 30 V . Uma desvantagem introduzida pelo Zener é que a resistência de um diodo Zener “desliga-do” é menor do que a impedância de entrada estabelecida pela camada SiO
2. A impedância é reduzida, mas, mesmo 
assim, é muito grande para a maioria das aplicações. Os dispositivos discretos que possuem a proteção de Zener são tantos que alguns dos problemas listados anteriormente não incomodam mais. No entanto, devemos ter cautela ao manipular dispositivos MOSFET discretos.
Figura 6.41  Solução do Exemplo 6.4.       
Figura 6.42  MOSFET protegido por Zener.342   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   342 3/11/13   5:53 PM6.10  MosFet s de PotênCia 
VMos e uMos
Uma das desvantagens do MOSFET planar comum 
é seu nível reduzido de potência de operação (geralmente 
menor do que 1 W) e de valores de corrente, em compa -
ração com a ampla gama de transistores bipolares. Entre -
tanto, com um projeto vertical como o ilustrado para o MOSFET VMOS da Figura 6.43(a) e o MOSFET UMOS da Figura 6.43(b), os níveis de potência e corrente foram aumentados juntamente com velocidades de chaveamento mais altas e dissipação de potência reduzida. Todos os elementos do MOSFET planar estão presentes nos tipos VMOS e UMOS — a conexão da superfície metálica aos terminais do dispositivo, a camada de SiO
2 entre a porta e 
a região do tipo p localizada entre o dreno e a fonte para o 
crescimento do canal n induzido (operação tipo intensifi -
cação). O termo vertical se deve principalmente ao fato de 
o canal agora ser formado na direção vertical , resultando 
em uma corrente de direção vertical, ao contrário do que ocorria com o dispositivo planar, no qual o crescimento do canal era horizontal. No entanto, o canal da Figura 6.43(a) também possui o aspecto de um corte em “V” na base semicondutora, que, para alguns, pode servir de característica para a memorização do nome do dispositivo. A estrutura da Figura 6.43(a) é um tanto simplificada, pois não considera alguns dos níveis de transição de dopagem; porém, ainda assim, permite uma descrição das facetas mais importantes de operação do dispositivo.
A aplicação de uma tensão positiva no dreno e uma 
tensão negativa na fonte, com a porta em 0 V ou em algum valor positivo para o estado “ligado”, como mostra a Figura 6.43(a), resulta em um canal n induzido na região estreita 
do tipo p do dispositivo. O comprimento do canal agora é 
definido pela altura vertical de região p , que pode se tornar significativamente menor do que a de um canal em que 
se emprega a estrutura planar. Em um plano horizontal, o comprimento do canal é limitado entre 1 μ m e 2 μ m (1 μ m 
= 10
–6 m). As camadas de difusão (tal como a região p da 
Figura 6.43) podem ser controladas em pequenas frações de um mícron. Uma vez que o comprimento do canal é diretamente proporcional ao valor de resistência, o nível de dissipação de potência do dispositivo (dissipada na forma de calor) é menor para os valores de corrente de operação. Além disso, a área de contato entre o canal e a região n
+ é 
bastante aumentada pela construção vertical, contribuindo para mais redução do valor de resistência e para um aumento de área para o fluxo de corrente entre as camadas dopadas. Existem também dois caminhos de condução entre o dreno e a fonte, como mostra a Figura 6.43, o que torna maior a amplitude de corrente para o dispositivo. Devido a todas es-sas características, o dispositivo suporta correntes de dreno 
da ordem de ampères e níveis de potência acima de 10 W.
O MOSFET VMOS foi o primeiro da linha de 
MOSFETs verticais a ser destinado principalmente para uso como chaves de potência para controlar a operação de fontes de alimentação, controladores de motor de baixa tensão, conversores CC-CC, monitores de tela plana e uma série de aplicações nos automóveis modernos. Fundamen-talmente, um chaveador eficaz deve funcionar em tensões relativamente baixas (inferiores a 200 V) e ter excelentes características de alta velocidade e baixos valores de resis-tência “ligada” para assegurar perdas mínimas de potência durante a operação. Ao longo do tempo, uma variedade de outros projetos verticais começou a surgir para melhorar a estrutura em “V” da Figura 6.43(a). O trabalho delicado necessário para estabelecer o sulco em V resultou em difi -
culdades na criação de uma tensão de limiar consistente, e a ponta afiada no final do canal criava campos elétricos elevados que afetavam a tensão de ruptura do MOSFET.  
–   SG
DLargura 
do canaln+ n+
substrato n+n–ee
eepp
20 µm6 µm
+
(a)–   S
(b)G
DLargura do canal substrato n+n–e e
e e
4 µm2 µm
+p p
        Comprimento do canal Comprimento do canal
Figura 6.43  (a) MOSFET VMOS; (b) MOSFET UMOS.Capítulo 6  t ransistores de efeito de campo   343
Boylestad_2012_cap06.indd   343 3/11/13   5:53 PMA tensão de ruptura é importante porque está diretamente 
relacionada com a resistência “ligada”. Quando se au-menta a tensão de ruptura, a resistência “ligada” começa a aumentar.
Uma melhoria em relação ao projeto em “V” é o sulco 
ou o canal em “U”, mostrado na Figura 6.43(b). O funcio-namento desse MOSFET UMOS (também chamado Trench MOSFET) é muito semelhante ao do MOSFET VMOS, mas com características aprimoradas. Em primeiro lugar, o processo de fabricação é preferido porque o processo de trench-etching desenvolvido para as células de memória em DRAMs pode ser utilizado. O resultado é a largura reduzida para algo em torno de 2 μm a 10 μm em comparação com 
a estrutura VMOS com largura na faixa de 20 μ m a 30 μ m.  
A largura do canal em si pode ser de apenas 1 μ m, com altura 
de 2 μ m. A resistência “ligada” é menor usando-se o método 
de trincheira (trench) porque o comprimento do canal é dimi-nuído e a largura do caminho da corrente aumenta próximo ao fundo da trincheira. No entanto, devido à grande área de superfície necessária para o pesado fluxo de corrente, existem efeitos capacitivos que devem ser levados em consideração para frequências acima de 100 kHz. Os três que devem ser analisados são C
GS, CGD e CDS (respectivamente referidos 
como Ciss, Crss e Coss em folhas de dados). Para o MOSFET 
UMOS, a capacitância porta-fonte na entrada é a maior e, normalmente, consiste em milhares de pF.
A linha de UMOS-V MOSFETs da Toshiba tem uma 
corrente de dreno que vai de 11 A a 45 A com resistências “ligadas” tão baixas quanto 3,1 mΩ a 11,5 mΩ em 10 V . A tensão dreno-fonte máxima para as unidades é de 30 V , e a capacitância porta-fonte varia de 1400 pF a 4600 pF. São usadas principalmente em monitores de tela plana, computadores desktop e notebooks e outros dispositivos 
eletrônicos portáteis.
Portanto, de modo geral, 
comparado ao MOSFET planar, o MOSFET de potência 
tem valores de resistência “ligada” menores e especifi-cações de corrente e potência maiores.Outra importante característica da construção 
vertical é:
O MOSFET de potência tem um coeficiente de tem-
peratura positivo que evita a possibilidade de uma deriva térmica.
Se a temperatura do dispositivo se elevasse devido 
às condições externas, os valores de resistência aumenta -
riam, ocasionando uma redução na corrente de dreno, ao 
contrário do que ocorre com um dispositivo convencional. Coeficientes de temperatura negativos resultam em uma redução dos valores de resistência com o aumento da tem-peratura, o que faz o fluxo de corrente se elevar, causando uma instabilidade e uma possível deriva térmica.
Outra importante característica da configuração 
vertical:
Os níveis reduzidos de armazenamento de carga 
proporcionam períodos de chaveamento mais rápidos 
na construção vertical quando comparados àqueles obtidos para a construção planar convencional.
Na verdade, os dispositivos VMOS e UMOS apre-
sentam períodos de chaveamento menores do que a metade 
do período encontrado para um TBJ comum.
6.11 CMos
É possível estabelecer um circuito lógico bastante 
eficiente por meio da construção de um MOSFET de ca-nal p e um de canal n no mesmo substrato, como mostra 
a Figura 6.44. Observe o canal p induzido à esquerda e o 
canal n induzido à direita para os dispositivos de canal p e 
n, respectivamente. A configuração é chamada de arranjo MOSFET complementar (CMOS); é intensamente empre-gada em projetos de lógica computacional. A impedância de entrada relativamente alta, a alta velocidade de chavea -
mento e os níveis reduzidos de potência de operação da configuração CMOS resultaram em uma disciplina com-pletamente nova, chamada de projeto por lógica CMOS .
pQuando “ligado”  
MOSFET de canal p n+ p+ p+ p+ n p
Substrato do tipo nQuando “ligado”  
MOSFET de canal nVSS
S2 D2 D1G2 G1
S1Vi
SiO2Vo
n+ n+
Figura 6.44  CMOS com as conexões indicadas na Figura 6.45.344   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   344 3/11/13   5:53 PMÉ possível empregar o arranjo complementar com 
bastante eficiência como um inversor, como mostra a 
Figura 6.45. Como mencionado no caso dos transistores de chaveamento, o inversor é um elemento na lógica que “inverte” o sinal aplicado. Isto é, se os valores de operação forem de 0 V (estado 0) e 5 V (estado 1), uma tensão de 0 V na entrada dará como saída um valor de 5 V e vice-versa. Observe, na Figura 6.45, que ambas as 
portas estão conectadas ao sinal aplicado e ambos os dre-nos à saída V
o. O terminal de fonte do MOSFET de canal 
p (Q2) está conectado diretamente à tensão aplicada  VSS, 
enquanto o terminal de fonte do MOSFET de canal n (Q1) 
está conectado ao terra. Para os níveis lógicos definidos anteriormente, a aplicação de 5 V na entrada deve resultar em cerca de 0 V na saída. Com 5 V em V
i (com relação ao 
terra), VGS1 = Vi e Q1 está “ligado”, o que resulta em um 
valor relativamente baixo de resistência entre o dreno e a fonte, como mostra a Figura 6.46. Visto que V
i e VSS são 
iguais a 5 V , VGS2 = 0 V , que é menor do que o VT exigido 
para o dispositivo, resultando em um estado “desligado”. O valor resultante da resistência entre o dreno e a fonte é bastante alto para Q
2, como mostra a Figura 6.46. Uma 
simples aplicação da regra do divisor de tensão revela que, nessas condições, V
o está bem próximo de 0 V (estado 0), 
estabelecendo a operação de inversão desejável. Para uma tensão aplicada V
i  de 0 V (estado 0), VGS1 = 0 V , e Q1 estará 
“desligado” com VSS2 = –5 V , ligando o MOSFET de canal 
p. O resultado disso é que Q2 apresentará uma resistência 
baixa; Q1, uma resistência alta; e Vo = VSS = 5 V (estado 1). 
Como a corrente de dreno que flui em cada caso é limitada, pelo transistor “desligado”, à corrente de fuga, a potência dissipada pelo dispositivo nos dois estados é muito baixa. Comentários adicionais sobre a aplicação da lógica CMOS serão apresentados no Capítulo 13.6.12 MesFet s 
Como foi observado em discussões anteriores, o uso 
de GaAs na construção de dispositivos semicondutores ocorre há algumas décadas. Infelizmente, porém, fatores como custos de fabricação, menor densidade resultante em CIs e problemas de produção permitiram que esse uso ganhasse destaque no setor apenas nos últimos anos.  
A necessidade atual de dispositivos de alta velocidade e de métodos aprimorados de produção criaram uma forte deman-da por circuitos integrados em larga escala que usam GaAs.
Embora os MOSFETs de Si que acabamos de des-
crever possam ser feitos também com GaAs, o processo de fabricação se torna mais difícil por causa de problemas de difusão. No entanto, a produção de FETs utilizando uma barreira Schottky (discutida em detalhes no Capítulo 16) na porta pode ser muito eficiente:
Barreiras Schottky são barreiras criadas pelo depósi-
to de um metal como tungstênio sobre um canal do tipo n. 
A utilização de uma barreira Schottky na porta é a 
principal diferença em relação aos MOSFETs dos tipos depleção e intensificação, que empregam uma barreira isolante entre o contato de metal e o canal do tipo n .  
A ausência de uma camada isolante reduz a distância entre a superfície de contato metálico da porta e a camada de semicondutor, resultando em um nível inferior de capa -
citância de dispersão entre as duas superfícies (lembre-se do efeito da distância entre as placas de um capacitor e sua capacitância terminal). O resultado do nível mais baixo de capacitância é uma sensibilidade reduzida a altas frequências (formando um efeito de curto-circuito), que suporta ainda mais a grande mobilidade dos portadores no material de GaAs.
A presença de uma junção metal-semicondutor é a 
razão pela qual tais FETs são chamados de transistores de efeito de campo metal-semicondutor (MESFETs). Sua 
–
––
++
+VSS = 5 V
VGS1VGS2
MOSFET de 
canal p 
MOSFET de canal n V
o Vi =~      0 V
(estado 0)
5 V
(estado 1)Q2
Q1
Figura 6.45  Inversor CMOS.Q2 desligado
Q1 ligadoVSS5 V
Ifuga
R2 (alta)
R1 (baixa)Vo =               ≅ 0 V (estado 0)
R1 + R2R1VSS
 
Figura 6.46  Níveis relativos de resistência para Vi = 5 V 
(estado 1).Capítulo 6  t ransistores de efeito de campo   345
Boylestad_2012_cap06.indd   345 3/11/13   5:53 PMestrutura básica é fornecida na Figura 6.47. Nela obser -
vamos que o terminal de porta está ligado diretamente a 
um condutor metálico em posição diretamente oposta ao canal n, que se estende entre os terminais de fonte e dreno. 
A única diferença em relação à estrutura do MOSFET tipo depleção é a ausência do isolante na porta. Quando uma tensão negativa é aplicada à porta, ela repele portadores livres negativos (elétrons) do canal para longe da superfí-cie de metal, reduzindo o número de portadores no canal.  
O resultado disso é uma corrente de dreno reduzida, como mostra a Figura 6.48, para valores crescentes de tensão negativa no terminal da porta. Para tensões positivas na porta, elétrons adicionais serão atraídos para o canal, e a corrente se elevará como vemos pelas características de dreno da Figura 6.48. O fato de as curvas características de dreno e a curva de transferência do MESFET tipo depleção serem tão semelhantes às do MOSFET do mesmo tipo resulta em técnicas de análise semelhantes às aplicadas aos MOSFETs tipo depleção. As polaridades e os sentidos reais definidos para o MESFET são fornecidos na Figura 6.49 juntamente com o símbolo para o dispositivo.
Há também MESFETs tipo intensificação com uma 
estrutura igual à da Figura 6.47, mas sem o canal inicial, como mostra a Figura 6.50 juntamente com seu símbolo 
gráfico. A resposta e as características são essencialmente as mesmas que para o MOSFET do mesmo tipo. Contudo, devido à barreira Schottky na porta, a tensão de limiar positiva é limitada de 0 V até cerca de 0,4 V , pois a tensão necessária para ligar um diodo de barreira Schottky gira em torno de 0,4 V . Novamente, as técnicas de análise apli -
cadas aos MESFETs tipo intensificação se assemelham às utilizadas para MOSFETs do mesmo tipo.
É importante compreender, porém, que o canal deve 
ser um material do tipo n em um MESFET. A mobilidade das lacunas no GaAs é relativamente baixa em compara -
ção com a dos portadores de carga negativa, o que acaba com a vantagem de utilizar GaAs em aplicações de alta velocidade. O resultado é:
MESFETs tipo depleção e intensificação são feitos com 
um canal n entre o dreno e a fonte e, por conseguinte, ape-
nas MESFETs do tipo n estão comercialmente disponíveis. 
Para ambos os tipos de MESFET, o comprimento 
do canal (identificado nas figuras 6.47 e 6.50) deve ser 
o mais curto possível para aplicações de alta velocidade.  
O comprimento mais usual está entre 0,1 μm e 1 μm.n
n+n+
p
SGD
Região do tipo p 
melhora desempenho
SubstratoRegião fortemente 
dopada do tipo n
Região levemente 
dopada do tipo n
Metal 
(tungstênio)GaAs
Figura 6.47  Estrutura básica de um MESFET de canal n.D
SG
DD–
+GGV+
–V
 
Figura 6.49  Símbolo e arranjo básico de polarização 
para um MESFET de canal n.
n+n+
SGDRegião fortemente 
dopada do tipo n
MetalGaAsSubstrato de D
SG
)b( )a(
Figura 6.50  MESFET tipo intensificação: (a) estrutura; 
(b) símbolo. 
ID
VDS+0,5 V
VGS = 0 V
–0,5 V
–1,0 V
0–+
 Figura 6.48  Características de um MESFET de canal n.346   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   346 3/11/13   5:53 PM6.13 t abeLa-resuMo
Visto que as curvas de transferência e algumas carac-
terísticas importantes variam de um tipo de FET para ou-
tro, a Tabela 6.3 foi elaborada para mostrar claramente as diferenças entre os dispositivos. Uma clara compreensão do significado de todas as curvas e de todos os parâmetros da tabela será suficiente para acompanhar as análises CC e CA feitas mais adiante. Estude e compreenda cada curva e sua composição e, então, estabeleça uma base para a comparação dos valores para os importantes parâmetros R
i e Ci de cada dispositivo.
Tabela 6.3  Transistores de efeito de campo.
Tipo Símbolo e 
relações básicas  Curva de transferência  Resistência e 
capacitância de entrada
 TEFJ 
 ( canal  n)
    Ri7100 M    
    Ci: (1-10)     Fp
 TEFSOM  tipo depleção 
 ( canal  n)
    R
i71010     
    Ci: (1-10)     Fp
 TEFSOM  tipo intensificação  
 ( canal  n)
    R
i71010     
    Ci: (1-10)     Fp
 TEFSEM  tipo depleção 
 ( canal  n)
    R
i71012     
    Ci: (1-5)     Fp
 TEFSEM  tipo intensificação  
 ( canal  n)
    R
i71012     
    Ci: (1-5)     Fp
      
      
      
      
      
      
      
      
      
      Capítulo 6  t ransistores de efeito de campo   347
Boylestad_2012_cap06.indd   347 3/11/13   5:53 PM6.14 resuMo
Conclusões e conceitos importantes
1.  Um dispositivo controlado por corrente é aquele no 
qual uma corrente define as condições de operação 
do dispositivo, e um dispositivo controlado por tensão é aquele no qual uma tensão específica define 
as condições de operação.
2.  O JFET pode realmente ser utilizado como um resistor controlado por tensão  devido a uma sen-
sibilidade específica da impedância dreno-fonte à tensão porta-fonte.
3.  A corrente máxima para um JFET é chamada de 
I
DSS  e ocorre quando VGS = 0 V .
4.  A corrente mínima para um JFET ocorre na tensão 
de pinch-off  definida por VGS = VP. 
5.  A relação entre a corrente de dreno e a tensão porta--fonte de um JFET é não linear e definida pela equa-
ção de Shockley. À medida que o valor da corrente se aproxima de I
DSS, a sensibilidade de ID a variações 
de VGS  aumenta significativamente.
6. As características de transferência (ID versus VGS) são 
aquelas do dispositivo em si, e não são sensíveis ao 
circuito no qual o JFET é empregado.
7.  Quando VGS = VP/2, ID = IDSS/4, e em um ponto em 
que ID = IDSS/2, VGS ≅ 0,3 V .
8.  As condições máximas de operação são determi -
nadas pelo produto da tensão porta-fonte e pela 
corrente do dreno.
9. Há dois tipos disponíveis de MOSFETs: de depleção e de intensificação .
10. O MOSFET tipo depleção possui as mesmas carac -
terísticas de transferência de um JFET para correntes do dreno com valores até I
DSS. Nesse ponto, as carac-
terísticas de um MOSFET tipo depleção continuam para valores acima de I
DSS, enquanto as do JFET 
terminam.
11.  A seta no símbolo do JFET de canal n ou do 
MOSFET aponta sempre para o centro do sím-
bolo, enquanto a do dispositivo de canal p aponta 
sempre para fora dele.
12.  As características de transferência do MOSFET tipo intensificação não são definidas pela equação de 
Shockley, e sim por uma equação não linear con-trolada pela tensão porta-fonte, que é a tensão de limiar, e pela constante k definida para o dispositivo 
empregado. O gráfico resultante de I
D versus VGS 
cresce exponencialmente à medida que aumentam os valores de V
GS.13.  Os MOSFETs devem ser sempre manipulados com 
extremo cuidado devido à eletricidade estática exis-
tente em lugares menos esperados. Não se deve remo-ver nenhum mecanismo de curto-circuito que esteja entre os terminais do dispositivo até que ele esteja instalado.
14. Um dispositivo CMOS (MOSFET complementar) é aquele que emprega uma singular combinação de um MOSFET de canal p com outro de canal n com 
um único conjunto de terminais externos. Possui as vantagens de uma impedância de entrada bastante alta, chaveamento rápido e baixos níveis de potência de operação que o tornam muito útil em circuitos lógicos.
15. Um MESFET tipo depleção inclui uma junção metal--semicondutor, resultando em características que coincidem com as de um MOSFET tipo depleção de canal n. MESFETs tipo intensificação têm as 
mesmas características dos MOSFETs tipo intensifi-cação. O resultado dessa semelhança é que podemos aplicar a MESFETs o mesmo tipo de técnica de análise CC e CA aplicado a MOSFETs.
equações
JFET:
   ID=IDSSa1-VGS
VPb2
ID=IDSS0VGS=0 V, ID=0 mA 0VGS=VP,
 ID=IDSS
4`
VGS=VP>2, VGS 0,3VP0ID=IDSS>2
VGS=VPa1-ÄID
IDSSb
PD=VDSID
rd=ro
(1-VGS>VP)2   
MOSFET (intensificação):
   ID=k(VGS-VT)2
k=ID(ligado)
(VGS(ligado)-VT)2     
6.15 anáLise CoMPutaCionaL
Pspice para Windows
As curvas características de um JFET de canal n po-
dem ser encontradas da mesma maneira empregada para o transistor na Seção 3.13. A série de curvas características para os diversos valores de tensão requer uma varredura 
auxiliar sob a varredura principal para a tensão dreno-fonte. 348   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   348 3/11/13   5:53 PMA configuração necessária mostrada na Figura 6.51 é estru-
turada por meio dos procedimentos descritos nos capítulos anteriores. Observe, em particular, a completa ausência de resistores, já que a impedância de entrada é considera-da infinita, resultando em uma corrente na porta de 0 A.  
O JFET é encontrado em Part na caixa de diálogo Place 
Part. Para ativá-lo, basta digitar JFET no espaço fornecido 
sob o título Part. Uma vez ativado, um clique simples sobre o símbolo seguido por Edit-PSpice Model resultará na caixa 
de diálogo PSpice Model Editor Demo. Note que Beta é 
igual a 1,304 mA/V
2 e Vto é igual a –3 V . Para o transistor 
de efeito de campo de junção, Beta é definido por:
 ateB   =IDSS
VP2  (A>V2  )     )71.6(
 (6.17)
O parâmetro Vto define VGS = VP = –3 V como a ten-
são de pinch-off. Pela Equação 6.17, podemos resolver IDSS 
e determinar que é de cerca de 11,37 mA. Uma vez obtidos 
os gráficos, podemos verificar se esses dois parâmetros são definidos precisamente pelas curvas características. Com o circuito criado, selecione New Simulation para obter a respectiva caixa de diálogo. Usar OrCAD 6-1 como o nome 
seguido de Create resulta na caixa de diálogo Simulation Settings, na qual se seleciona DC Sweep sob o título Analy-sis type. A Sweep variable é definida como uma Voltage 
source com o Name VDD. O Start Value é 0 V , o End Value , 10 V , e o Increment , 0,01 V . Agora selecione Secon-
dary Sweep e aplique o Name VGG com um Start Value  
de 0 V , um End Value de –5 V e um Increment de –1 V . Por 
fim, o Secondary Sweep deve ser habilitado assegurando-se de que a seleção aparece na caixa à esquerda da listagem, seguido por um OK para sair da caixa de diálogo. Clicando em Simulation, a tela SCHEMATIC será exibida com um 
eixo horizontal denominado VDD que se estende de 0 V a 10 
V . Continue com a sequência Trace-Add Trace para obter a 
caixa de diálogo Add Traces e selecione ID(J1) para obter 
as curvas características da Figura 6.52. Note, em particular, que I
DSS é muito próximo de 11,7 mA, como previsto com 
base no valor de Beta. Observe também que o corte ocorre realmente em V
GS = VP = –3 V .
A curva de transferência pode ser obtida com a 
criação de uma New Simulation que tenha uma única var -
redura, uma vez que existe somente uma curva no gráfico. Ao selecionar o DC Sweep novamente, o campo Name 
será VGG com um Start Value de –3 V , um End Value  
0 V e um Increment 0,01 V . Visto que não há necessidade 
de uma varredura secundária, selecione OK para que a 
simulação se realize. Quando o gráfico aparecer, selecione Trace-Add Trace-ID(J1) para obter as características 
de transferência da Figura 6.53. Note como o eixo está definido com –3 V na extremidade esquerda e 0 V na extremidade direita. Novamente, I
DSS está bem próximo 
da previsão de 11,7 mA e VP = –3 V .
Figura 6.51  Circuito empregado para obter as 
características do JFET J2N3819 de canal n.
ID
VDSVGS   0 V
VGS   1 V
VGS   2 V
VGS   3 V
Figura 6.52  Curvas características de dreno para o JFET 
J2N3819 de canal n da Figura 6.51.
Figura 6.53  Curva característica de transferência do 
JFET J2N3819 de canal n da Figura 6.51.Capítulo 6  t ransistores de efeito de campo   349
Boylestad_2012_cap06.indd   349 3/11/13   5:53 PMProbLeMas
*Nota: asteriscos indicam os problemas mais difíceis.
 8. Dados IDSS = 12 mA e |VP| = 6 V , esboce uma distribuição 
provável das curvas características do JFET (semelhante 
à Figura 6.11).
 9. Comente resumidamente as polaridades das várias tensões e sentidos das correntes para um JFET de canal n versus 
um JFET de canal p.
Seção 6.3 Curva característica de transferência
 10.  Dadas as curvas características da Figura 6.54:a)  Esboce a curva característica de transferência direta -
mente das curvas de dreno.
b)  Utilizando a Figura 6.54 para estabelecer os valores de I
DSS e VP, esboce a curva característica de transferência 
utilizando a equação de Shockley.
c)  Compare as curvas dos itens (a) e (b). Há alguma diferença considerável?
 11.  a)   Dados I
DSS = 12 mA e VP = – 4 V , esboce a curva carac -
terística de transferência para o transistor JFET.
b)  Esboce as curvas características de dreno para o dis-positivo do item (a).
 12.  Dados I
DSS = 9 mA e VP = – 4 V , determine ID quando:
a)  VGS = 0 V
b)  VGS = –2 V
c)  VGS = – 4 V
d)  VGS = – 6 V
 13.  Dados IDSS = 16 mA e VP = –5 V , esboce a curva caracte -
rística de transferência utilizando os dados da Tabela 6.1. Determine o valor de I
D da curva em VGS = –3 V e compare 
ao valor determinado utilizando a equação de Shockley. Repita para V
GS = –1 V .
 14.  Para um dado JFET, se ID = 4 mA quando VGS = –3 V , 
determine VP se IDSS = 12 mA. 
 15.  Dados IDSS = 6 mA e VP = – 4,5 V:
a)  Determine ID em VGS = –2 V e –3,6 V .
b)  Determine VGS em ID = 3 mA e 5,5 mA.
 16. Dado um ponto Q de IDQ = 3 mA e VGS = –3 V , determine 
IDSS se VP = –6 V .
 17. Um JFET de canal p tem como parâmetros de dispositivo 
IDSS = 7,5 mA e VP = 4 V . Esboce as curvas características.
Seção 6.4 Folhas de dados (JFet s)
 18.  Defina a região de operação para o JFET 2N5457 da Figura 6.20 utilizando a faixa de I
DSS e VP fornecida. Isto é, esboce 
a curva de transferência definida pelo valor máximo de IDSS 
e VP, e a curva de transferência para o valor mínimo de IDSS 
e VP. Depois sombreie a área resultante entre as duas curvas.
 19. Para o JFET 2N5457 da Figura 6.20, qual é a especificação de potência em uma temperatura operacional usual de  
45 °C usando-se o fator de redução de 5,0 mW/°C?
 20. Defina a região de operação para o JFET da Figura 6.54 se V
DSmáx = 30 V e PDmáx = 100 mW.
Seção 6.5 instrumentação 21.  Utilizando as curvas da Figura 6.22, determine I
D em  
VGS = – 0,7 V e VDS = 10 V .
 22.  Em relação à Figura 6.22, o lugar geométrico dos valores de pinch-off  é definido pela região de V
DS < |VP| = 3 V?
 23.  Determine VP para as curvas da Figura 6.22 utilizando IDSS 
e ID em algum valor de VGS. Isto é, simplesmente substitua Seção 6.2 Construção e características do JFet
 1.  a)  Desenhe a estrutura básica de um JFET de canal p.
b) Aplique a polarização apropriada entre dreno e fonte e esboce a região de depleção para V
GS = 0 V .
 2.  Utilizando as curvas características da Figura 6.11, deter -
mine ID para os seguintes valores de VGS (com VDS > VP):
a) VGS = 0 V 
b) VGS = –1 V
c) VGS = –1,5 V
d) VGS = –1,8 V
e) VGS = – 4 V
f) VGS = – 6 V
 3.  Usando os resultados do Problema 2, trace as curvas ca-racterísticas de I
D versus VGS.
 4.  a)   Determine VDS para VGS = 0 V e ID = 6 mA utilizando 
as curvas da Figura 6.11.
b) Utilizando os resultados do item (a), calcule a resis-tência do JFET para a região I
D = 0 mA até 6 mA, com 
VGS = 0 V .
c) Determine VDS para VGS = –1 V e ID = 3 mA.
d) Utilizando os resultados do item (c), calcule a resis-tência do JFET para a região I
D = 0 mA até 3 mA, com 
VGS = –1 V .
e) Determine VDS para VGS = –2 V e ID = 1,5 mA.
f) Utilizando os resultados do item (e), calcule a resistên-cia do JFET para a região I
D = 0 mA até 1,5 mA, com 
VGS = –2 V .
g) Definindo o resultado do item (b) como ro, determine 
a resistência para VGS = –1 V utilizando a Equação 6.1 
e compare com os resultados do item (d).
h) Repita o item (g) para VGS = –2 V utilizando a mesma 
equação e compare com os resultados do item (f).
i) Com base nos resultados dos itens (g) e (h), é pos-sível concluir que a Equação 6.1 parece uma apro-ximação válida?
 5.  Utilizando as curvas características da Figura 6.11:a)  Determine a diferença na corrente de dreno (para  
V
DS > VP) entre VGS = 0 V e VGS = –1 V .
b)  Repita o item (a) entre VGS = –1 V e –2 V .
c)  Repita o item (a) entre VGS = –2 V e –3 V .
d)  Repita o item (a) entre VGS = –3 V e – 4 V .
e)  Há uma mudança drástica na diferença entre os valores de corrente de dreno quando V
GS se torna mais negativa?
f)  A relação entre a variação de VGS e a variação resultante 
de ID é linear ou não linear? Explique.
 6.  Quais são as principais diferenças entre as curvas carac -
terísticas de coletor de um TBJ e as curvas características de dreno de um JFET? Compare as unidades de cada eixo com a variável de controle. Como I
C reage a um aumento 
de IB versus mudanças em ID a um aumento negativo de 
VGS? Compare o espaçamento entre as curvas de IB com o 
das curvas de VGS. Compare VCsat com VP na definição da 
região não linear para níveis baixos de tensão de saída.
 7.  a)   Descreva, com suas próprias palavras, por que IG é 
efetivamente igual a zero ampère para um transistor JFET.
b)  Por que a impedância de entrada de um JFET é tão alta?
c)  Por que o termo efeito de campo é apropriado para esse importante dispositivo de três terminais?350   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   350 3/11/13   5:53 PMna equação de Shockley e resolva para VP. Compare os 
resultados com o valor presumido de –3 V das curvas.
 24. Utilizando IDSS = 9 mA e Vp = –3 V para as curvas da Figura 
6.22, calcule ID em VGS = –1 V utilizando a equação de 
Shockley e compare com o valor mostrado na Figura 6.22.
 25.  a)   Calcule a resistência associada com o JFET da Figura 
6.22 para VGS = 0 V , de ID = 0 mA até 4 mA.
b) Repita o item (a) para VGS = –0,5 V de ID = 0 até 3 mA.
c) Definindo ro para o resultado do item (a) e rd para o item 
(b), use a Equação 6.1 para determinar rd e compare 
com o resultado do item (b).
Seção 6.7 MosFet tipo depleção
 26.  a)   Esboce a construção básica de um MOSFET tipo de-pleção de canal p.
b) Aplique a tensão apropriada dreno-fonte e esboce o fluxo de elétrons para V
GS = 0 V .
 27.  Quais as semelhanças entre a estrutura do MOSFET tipo depleção e um JFET? E quais as diferenças?
 28.  Explique, com suas próprias palavras, por que a aplicação de uma tensão positiva no terminal de porta de um MOS-FET tipo depleção de canal n resulta em uma corrente de 
dreno maior do que I
DSS.
 29.  Dado um MOSFET tipo depleção com IDSS = 6 mA e  
VP = –3 V , determine a corrente de dreno em VGS = –1 V , 0 V, 
1 V e 2 V . Compare a diferença nos valores de corrente entre –1 V e 0 V com a diferença entre 1 V e 2 V . Na região de V
GS positiva, a corrente de dreno aumenta a uma taxa 
significativamente maior do que para valores negativos? A curva de I
D se torna cada vez mais vertical com valores 
positivos crescentes de VGS? A relação entre ID e VGS é linear 
ou não linear? Explique.
 30.  Esboce a curva de transferência e as curvas de dreno de um MOSFET tipo depleção de canal n com I
DSS = 12 mA 
e VP= –8 V para VGS = –VP até VGS = 1 V .
 31.  Dados ID = 14 mA e VGS = 1 V , determine VP se IDSS =  
9,5 mA para um MOSFET tipo depleção. 32.  Dados ID = 4 mA em VGS = –2 V , determine IDSS se  
VP = –5 V .
 33.  Considerando que 2,9 mA seja um valor médio para o IDSS 
do MOSFET 2N3797 da Figura 6.31, determine o valor de V
GS que resultará em uma corrente máxima de dreno de 
20 mA, se VP = –5 V .
 34.  Se a corrente de dreno para o MOSFET 2N3797 da Figura 6.31 é 8 mA, qual é o máximo valor de V
DS permitido 
utilizando o valor especificado para máxima potência?
Seção 6.8 MosFet tipo intensificação
 35.  a)  Qual é a principal diferença entre a construção de um MOSFET tipo intensificação e um MOSFET tipo de-pleção?
b) Esboce a construção de um MOSFET tipo intensifica -
ção de canal p com a polarização apropriada aplicada 
(V
DS > 0 V , VGS > VT) e indique o canal, o sentido do 
fluxo de elétrons e a região de depleção resultante.
c) Descreva resumidamente a operação básica de um MOSFET tipo intensificação.
 36.  a)   Esboce a curva de transferência e as curvas de dre-no de um MOSFET tipo intensificação de canal n se  
V
T = 3,5 e k = 0,4 × 10–3 A/V2.
b) Repita o item (a) para a curva de transferência, com V
T mantido em 3,5 V , mas com k aumentado 100%, 
valendo agora 0,8 × 10–3 A/V2.
 37.  a)   Dados VGS(Th) = 4 V e ID(ligado)  = 4 mA em VGS(ligado)  =  
6 V , determine k e escreva uma expressão geral para ID 
no formato da Equação 6.15.
b) Esboce a curva de transferência para o dispositivo do item (a).
c) Determine I
D para o dispositivo do item (a) em  
VGS = 2 V , 5 V e 10 V .
 38.  Dada a curva de transferência da Figura 6.55, determine V
T e k e escreva uma equação geral para ID.
 39.  Dados k = 0,4 × 10–3 A/V2 e ID(ligado)  = 3 mA com VGS(ligado)  
= 4 V , determine VT.
Figura 6.54  Problemas 10 e 20.Capítulo 6  t ransistores de efeito de campo   351
Boylestad_2012_cap06.indd   351 3/11/13   5:53 PM 40.  A corrente de dreno máxima para o MOSFET tipo inten -
sificação de canal n 2N4351 é 30 mA. Determine VGS para 
esse valor de corrente, se k = 0,06 × 10–3 A/V2 e VT  é o 
valor máximo.
 41.  A corrente do MOSFET tipo intensificação aumenta a uma 
taxa aproximadamente igual à do MOSFET tipo depleção para a região de condução? Revise detalhadamente o for -
mato geral das equações, e, se sua base matemática inclui cálculo diferencial, calcule dI
D/dVGS e compare seu valor.
 42.  Esboce a curva característica de transferência de um MOSFET tipo intensificação de canal p, se V
T = –5 V e  
k = 0,45 × 10–3 A/V2.
 43.  Esboce a curva de ID = 0,5 × 10–3 (V2
GS) e ID = 0,5 × 10–3 
(VGS – 4)2 para VGS de 0 V até 10 V . O valor VT = 4 V influi 
significativamente no valor de ID para essa região?
Seção 6.10 MosFet s de potência VMos e uMos
 44.  a)   Descreva, com suas próprias palavras, por que o VMOS FET pode suportar uma corrente e uma potência maio -
res do que os dispositivos de construção convencionais.b) Por que o VMOS FET apresenta valores de resistência de canal reduzidos?
c) Por que é desejável um coeficiente de temperatura positivo?
 45.  Quais são as vantagens relativas da tecnologia UMOS em relação à VMOS?
Seção 6.11 CMos *46.  a)   Descreva, com suas próprias palavras, a operação do circuito da Figura 6.45 com V
i = 0 V .
b) Se o MOSFET “ligado” da Figura 6.45 (com Vi = 0 
V) possui uma corrente de dreno de 4 mA, com VDS =  
0,1 V , qual é o valor aproximado de resistência do dis-positivo? Se I
D = 0,5 μA para o transistor “desligado”, 
qual é o valor aproximado de resistência do dispositi-vo? Os valores de resistência resultantes sugerem que o valor desejado de tensão de saída será obtido?
 47.  Faça uma pesquisa bibliográfica sobre a lógica CMOS e descreva a faixa de aplicações e as principais vantagens dessa técnica.
20
15
10
5
001 5ID(mA)
VGS(V)
 
Figura 6.55 Problema 38.352   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd   352 3/11/13   5:53 PMpolarização do fET
objetivos 
• Ser capaz de realizar uma análise CC de circuitos com JFET, MOSFET e MESFET.
• Tornar-se proficiente no uso de análise de reta de carga para examinar circuitos com FET.
• Desenvolver confiança em análise CC de circuitos com FETs e TBJs. 
• Entender como usar a curva universal de polarização de JFET para analisar as várias configurações do FET.
7
7
7
7
7
7
7
7
7
7
7.1 inTroDução
No Capítulo 4, verificamos que é possível obter os 
níveis de polarização para uma configuração com transis-
tor de silício com o auxílio das equações características V
BE = 0,7 V , IC = βIB e IC ≅ IE. A relação entre as variáveis 
de entrada e de saída é representada por β, cujo valor é considerado fixo para a análise a ser realizada. O fato de beta ser uma constante estabelece uma relação linear entre 
I
C e IB. Dobrando-se o valor de IB, o valor de IC também 
dobra, e assim por diante.
Para o transistor de efeito de campo, a relação entre 
os parâmetros de entrada e saída é não linear em de-corrência do termo quadrático na equação de Shockley. Relações lineares resultam em linhas retas quando são traçadas em um gráfico de uma variável versus a outra, 
enquanto funções não lineares resultam em curvas como aquelas obtidas para a característica de transferência de um JFET. A relação não linear entre I
D e VGS pode complicar 
o raciocínio matemático necessário à análise CC de con-figurações com FET. Um método gráfico pode limitar as soluções a uma precisão de décimos, mas é o método mais rápido para a maioria dos amplificadores a FET. Visto que esse método costuma ser o mais utilizado, a análise deste capítulo terá um foco mais gráfico do que matemático.
Outra diferença que existe entre as análises do TBJ 
e do FET é que:A variável de controle para um transistor TBJ é um 
valor de corrente, enquanto para o FET essa variável 
é um valor de tensão. 
No entanto, em ambos os casos, a variável contro-
lada na saída é um valor de corrente que também define 
importantes valores de tensão do circuito de saída.
As relações gerais que podem ser aplicadas à análise 
CC dos amplificadores a FET são
 IG 0   A     )1.7( (7.1)
e ID=IS  (7.2)      (7.2)
Para os JFETs e para os MOSFETs e MESFETs tipo 
depleção, a equação de Shockley relaciona as variáveis de 
entrada e saída:
 ID=IDSSa1-VGS
VPb2
      )3.7(
 (7.3)
Para MOSFETs e MESFETs tipo intensificação, a 
seguinte equação é aplicável:
 ID=k(VGS-VT)2  (7.4)      (7.4)
Boylestad_2012_cap07.indd   353 3/11/13   5:54 PMÉ particularmente importante observar que as 
equações anteriores servem apenas para o transistor de 
efeito de campo! Elas não mudarão para cada configura-ção do circuito desde que o dispositivo opere na região ativa. O circuito apenas define os valores de corrente e de tensão associados ao ponto de operação por meio de seu próprio conjunto de equações. Na verdade, a solução CC para os circuitos com FET e TBJ é a solução de equações simultâneas estabelecidas pelo dispositivo e pelo circuito. A solução pode ser determinada com a utilização de um método gráfico ou matemático — o que será demonstrado nos primeiros circuitos a serem analisados. Entretanto, como já foi explicado, o método gráfico é o mais usado para circuitos com FET e é o método empregado neste livro.
As primeiras seções deste capítulo estão limitadas 
aos JFETs e ao método gráfico de análise. O MOSFET tipo depleção será então examinado, com seu número ele-vado de pontos de operação, seguido pelo MOSFET tipo intensificação. Por fim, problemas relacionados a projetos serão investigados para que se verifiquem os conceitos e procedimentos introduzidos no capítulo.
7.2  Configuração Com 
polarização fixa
O mais simples dos arranjos de polarização para o 
JFET de canal n é mostrado na Figura 7.1. Chamado de 
configuração com polarização fixa, ele é uma das poucas 
configurações com FET que podem ser solucionadas com a utilização tanto de um método gráfico quanto de um mé-todo matemático. Ambos os métodos são incluídos nesta seção para demonstrar a diferença entre eles e também para salientar que a mesma solução pode ser obtida pelos dois métodos.A configuração da Figura 7.1 inclui os valores CA V
i 
e Vo mais os capacitores de acoplamento (C1 e C2). Lem-
bramos que os capacitores de acoplamento são “circuitos abertos” para a análise CC e baixas impedâncias (consi-deradas curtos-circuitos) para a análise CA. O resistor R
G 
está presente para assegurar que Vi apareça na entrada do 
amplificador FET na análise CA (veja o Capítulo 8). Para a análise CC,
I
G ≅ 0 A
e VRG = IGRG = (0 A)RG = 0 V  
A queda de zero volt através de RG permite sua 
substituição por um curto-circuito equivalente, como o que é mostrado na Figura 7.2, especialmente redesenhado para a análise CC.
O fato de o terminal negativo da bateria estar co-
nectado diretamente ao potencial positivo de V
GS revela 
claramente que a polaridade de VGS é oposta à de VGG. 
A aplicação da Lei das Tensões de Kirchhoff na malha indicada na Figura 7.2 no sentido horário resultará em
–V
GG – VGS = 0
e VGS=-VGG      )5.7( (7.5)
Uma vez que VGG é uma fonte CC constante, a tensão 
VGS é fixa; daí a notação “configuração com polarização fixa”.
O valor resultante da corrente de dreno ID é agora 
controlado pela equação de Shockley:
ID=IDSSa1-VGS
VPb2
   
 
Figura 7.1 Configuração com polarização fixa.
 
Figura 7.2 Circuito para a análise CC.354   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   354 3/11/13   5:54 PMVisto que VGS é um valor fixo para essa configura -
ção, sua magnitude e sinal podem simplesmente ser subs-
tituídos na equação de Shockley para determinar o valor de I
D. Esse é um dos poucos casos em que a solução ma-
temática para a configuração de um FET pode ser direta.
Para uma análise gráfica seria necessário um grá-
fico da equação de Shockley, como mostra a Figura 7.3. Lembramos que a escolha de V
GS = VP/2 resulta em uma 
corrente de dreno de IDSS/4 quando o gráfico da equação é 
traçado. Para a análise feita neste capítulo, os três pontos definidos por I
DSS, VP e a interseção há pouco descrita serão 
suficientes para o traçado da curva.
Na Figura 7.4, o valor fixo de VGS foi superposto 
como uma reta vertical em VGS = –VGG. Em qualquer ponto 
da reta vertical, o valor de VGS é –VGG; o valor de ID deve 
ser simplesmente determinado sobre essa reta. O ponto de interseção das duas curvas é a solução comum para a con-figuração — geralmente chamado de ponto quiescente ou 
ponto de operação. O subscrito Q será utilizado na notação 
da corrente de dreno e na tensão porta-fonte quando essas quantidades representarem valores no ponto Q. Observe, na Figura 7.4, que o valor quiescente de I
D é determinado 
pelo esboço de uma linha horizontal do ponto Q até o eixo 
vertical ID. É importante observar que, uma vez que o circui-
to da Figura 7.1 esteja montado e operante, os valores CC de I
D e VGS, que podem ser medidos como mostra a Figura 
7.5, são os valores quiescentes definidos pela Figura 7.4.
A tensão dreno-fonte da seção de saída pode ser 
determinada aplicando-se a Lei das Tensões de Kirchhoff, como segue:
+ V
DS + IDRD – VDD = 0
e  VDS=VDD-ID RD      )6.7( (7.6)
Lembre-se de que os subscritos de uma única letra 
indicam uma tensão medida em um ponto em relação ao terra. Para a configuração da Figura 7.2,
 VS=0   V (7.7)      (7.7)
Utilizando uma notação com duplo subscrito, temos
VDS = VD – VS
ou VD = VDS + VS = VDS + 0 V  
e VD=VDS      )8.7( (7.8)
Além disso, VGS = VG – VS
ou  VG = VGS + VS = VGS + 0 V  
e VG=VGS      )9.7( (7.9)ID(mA)
VGS
2VP VP 04IDSS
IDSS
 Figura 7.3 Gráfico da equação de Shockley.
+–
VGGG
S
VoltímetroAmperímetr o
RD
VDDIDQ
VGSQ
Figura 7.5 Medição dos valores quiescentes de ID e VGS.ID(mA)
VGS VP 0IDSSDispositivo
Circuito
Ponto Q
(solução) IDQ
VGSQ= –VGG
Figura 7.4 Solução para a configuração com polarização fixa. Capítulo 7  polarização do fET  355
Boylestad_2012_cap07.indd   355 3/11/13   5:54 PMÉ óbvio que VD = VDS e VG = VGS com base no fato de 
que VS = 0 V , mas as deduções anteriores foram incluídas 
para enfatizar a relação entre as notações com subscritos du-
plo e simples. Uma vez que a configuração necessita de duas fontes CC, seu emprego é limitado e, portanto, ela não será incluída na lista de configurações com FET mais utilizadas.
ExEmplo 7.1Determine os seguintes parâmetros para o circuito da Figura 7.6.a) V
GSQ.
b) IDQ.
c) VDS.
d) VD.
e) VG.
f) VS.
Solução:Método matemáticoa) V
GSQ = –VGG = –2 V
b) 
IDQ=IDSSa1-VGS
VPb2
=10 mAa1--2 V
-8 Vb2
= 10 mA(1 – 0,25)2 = 10mA(0,75)2 
= 10 mA(0,5625) = 5,625 mA
c) VDS = VDD – IDRD = 16 V – (5,625 mA)(2 kΩ)
 = 16 V – 11,25 V = 4,75 V
d) VD = VDS = 4,75 V
e) VG = VGS = –2 V
f) VS = 0 V
Método gráfico A curva resultante da equação de 
Shockley e a reta vertical em VGS = –2 V são fornecidas 
na Figura 7.7. É certamente difícil obter uma precisão além da segunda casa decimal sem aumentar significa -tivamente o tamanho da figura, mas uma solução de 5,6 mA do gráfico da Figura 7.7 é um valor bastante aceitável. 
a) Portanto, V
GSQ = –VGG = –2 V.
b) IDQ = 5,6 mA
c) VDS = VDD – IDRD = 16 V – (5,6 mA)(2 kΩ)
 = 16 V – 11,2 V = 4,8 V
d) VD = VDS = 4,8 V
e) VG = VGS = –2 V
f) VS = 0 V
Os resultados confirmam claramente que os métodos gráfico e matemático geram resultados bem parecidos.
7.3  Configuração Com 
auTopolarização
A configuração com autopolarização elimina a ne-
cessidade de termos duas fontes CC. A tensão de controle 
porta-fonte passa a ser determinada pela tensão através do resistor R
S colocado no terminal de fonte do JFET, como 
mostra a Figura 7.8.
2 V1 MD
SGkΩ216 V
VP= 10 mAIDSS
= –8 V+
–VGSΩ+
–
 
Figura 7.6 Exemplo 7.1.
 
Figura 7.8 Configuração de JFET com autopolarização.ID(mA)
VGS
VP0IDSS
IDQ= 10 mA
123456789
 1  3  5 6 7
= –8 V4IDSS= 2,5 mA= 5,6 mA
2VP VGSQ= –VGGPonto Q
 4 2
= –4 V= –2 V––– –––– 8–
 
Figura 7.7 Solução gráfica para o circuito da Figura 7.6.356   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   356 3/11/13   5:54 PMPara a análise CC, novamente os capacitores podem 
ser substituídos por “circuitos abertos”, e o resistor RG 
pode ser substituído por um curto-circuito equivalente, 
já que IG = 0 A. O resultado é o circuito da Figura 7.9 
para a importante análise CC.
A corrente através de RS é a corrente de fonte IS, 
mas IS = ID e
VRS = IDRS
Para a malha fechada indicada na Figura 7.9, temos
–VGS – VRS = 0
e VGS = –VRS  
ou VGS=-IDRS      )01.7( (7.10)
Observe, nesse caso, que VGS é função da corrente de 
saída ID e não tem mais amplitude constante como ocorria 
para a configuração com polarização fixa.
A Equação 7.10 é definida pela configuração do 
circuito, e a equação de Shockley relaciona os parâme-tros de entrada e saída do dispositivo. As duas equações relacionam as mesmas duas variáveis, I
D e VGS, permitindo 
uma solução gráfica ou matemática.
A solução matemática pode ser obtida simplesmente 
por meio da substituição da Equação 7.10 na equação de Shockley, como vemos a seguir:
ou
 ID=IDSSa1-VGS
VPb2
=IDSSa1--IDRS
VPb2
   
ID=IDSSa1+IDRS
VPb2
   
 Desenvolvendo a equação quadrática anterior e 
reorganizando os termos, podemos obter uma equação 
com o seguinte formato:
I2
D+K1ID+K2=   0
A equação do segundo grau pode então ser solucio-
nada, e o valor de ID, obtido.
A sequência anterior representa o método matemáti -
co. O método gráfico requer que primeiro se estabeleça a curva de transferência do dispositivo, como a que aparece na Figura 7.10. Visto que a Equação 7.10 define uma linha reta no mesmo gráfico, identifiquemos dois pontos que estejam na linha e simplesmente tracemos uma reta entre eles. A condição mais óbvia a ser aplicada é I
D = 0 A, já que 
ela resulta em VGS = –IDRS = (0 A)RS = 0 V . Para a Equação 
7.10, portanto, um ponto da reta é definido por ID = 0 A e 
VGS = 0 V , como mostra a Figura 7.10.
O segundo ponto para a Equação 7.10 requer que 
seja selecionado um valor de VGS ou de ID e que o valor 
correspondente da outra variável seja determinado pela Equação 7.10. Os valores resultantes de I
D e VGS definirão 
outro ponto da reta e permitirão o seu traçado. Suponha-mos, por exemplo, que I
D seja igual à metade do nível de 
saturação. Isto é:
Então, 
 ID=IDSS
2   
VGS=-ID RS=-IDSSRS
2   .
 
O resultado é o segundo ponto na reta traçada da 
Figura 7.11. A linha reta definida pela Equação 7.10 é 
VP
2IDSS
VGS = 0 V, ID = 0 A (VGS = –IDRS)4
 
Figura 7.10 Definição de um ponto na reta de 
autopolarização.
 Figura 7.9 Análise CC da configuração com 
autopolarização.Capítulo 7  polarização do fET  357
Boylestad_2012_cap07.indd   357 3/11/13   5:54 PMtraçada e o ponto quiescente é obtido na interseção da 
reta com a curva característica do dispositivo. Os valores quiescentes de I
D e VGS podem, então, ser determinados e 
utilizados para que sejam encontrados outros parâmetros que interessam.
O valor de V
DS pode ser determinado pela aplicação 
da Lei de Tensões de Kirchhoff ao circuito de saída, com o seguinte resultado:
V
RS + VDS + VRD – VDD = 0
e VDS = VDD – VRS – VRD = VDD – ISRS – IDRD 
mas ID = IS 
e VDS=VDD-ID(RS+RD  )     )11.7( (7.11)
Além disso,
 VS=IDRS   (7.12)
 VG=0   V (7.13)
e VD=VDS+VS=VDD-VRD     (7.14)
ExEmplo 7.2
Determine os seguintes parâmetros para o circuito da Figura 7.12:a) V
GSQ.
b) IDQ.
c) VDS.
d) VS.
e) VG.
f) VD.Solução:a) A tensão porta-fonte é determinada por:
V
GS = –IDRS
Escolhendo ID = 4 mA, obtemos:
VGS = – (4 mA)(1 kΩ) = – 4 V
O resultado é o gráfico da Figura 7.13 como definido pelo circuito.Se escolhêssemos I
D = 8 mA, o valor resultante de 
VGS seria –8 V , como foi mostrado no mesmo gráfico. 
Em ambos os casos, obtemos a mesma reta, o que demonstra claramente que qualquer valor apropriado de I
D poderá ser escolhido se empregarmos o valor 
correspondente de VGS determinado pela Equação 7.10. 
Além disso, devemos ter em mente que o valor de VGS  IID
VP 0IDSS
2IDSS
VGS=2VGSQVGSIDQPonto Q
DSSRS _
 
Figura 7.11 Esboço da reta de autopolarização.
ID(mA)
VGS012345678
 1  3  5 6 7 8= –8 V VGS
 4 2– –– –– –– –ID= 8 mA,
VGS
(V)=   4 V VGS –  ID= 4 mA,
=Circuito
ID= 0 mA 0 V,
 
Figura 7.13 Esboço da reta de autopolarização para o 
circuito da Figura 7.12.  
RD  
RG 
 ,
Figura 7.12 Exemplo 7.2.358   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   358 3/11/13   5:54 PMpoderia ter sido escolhido e o valor de ID poderia ter 
sido determinado graficamente.
Na equação de Shockley, se escolhermos VGS = VP/2 = 
–3 V , encontraremos ID = IDSS /4 = 8 mA/4 = 2 mA, o 
que resultará no gráfico da Figura 7.14, que representa as características do dispositivo. A solução é obtida pela sobreposição da curva característica do circuito definida pela Figura 7.13 com a curva característica do dispositivo da Figura 7.14 e pela determinação do ponto de interseção entre ambas, como indica a Figura 7.15. O ponto de operação resultante produz um valor quiescente de tensão porta-fonte de:
V
GSQ = –2,6 Vb) No ponto quiescente: I
DQ = 2,6 mA
c) Equação 7.11:    V
DS = VDD – ID(RS + RD)
 = 20 V – (2,6 mA)(1 kΩ + 3,3 kΩ)
 = 20 V – 11,18 V
 = 8,82 V
d) Equação 7.12:      V
S = IDRS
 = (2,6 mA)(1 kΩ)
 = 2,6 V 
e) Equação 7.13: VG = 0 V  
f) Equação 7.14: V
D = VDS + VS = 8,82 V + 2,6 V = 11,42 V 
ou VD = VDD – IDRD = 20 V – (2,6 mA)(3,3 kΩ) 
      = 11,42 V
ExEmplo 7.3Determine o ponto quiescente para o circuito da Figura 7.12, se:a) R
S = 100 Ω.
b) RS = 10 Ω.
Solução: Tanto R
S = 100 Ω quanto RS = 10 kΩ são mostrados 
na Figura 7.16. a) Para R
S = 100 Ω:
 IDQ ≅ 6,4 mA
e a partir da Equação 7.10, V
GSQ ≅ – 0,64 V
b) Para RS = 10 kΩ:
 VGSQ ≅ – 4,6 V
e a partir da Equação 7.10,  I
DQ ≅ 0,46 mA
Em particular, observe que valores mais baixos de RS fazem 
a reta de carga do circuito se aproximar do eixo ID, enquanto 
valores crescentes de RS aproximam a reta do eixo VGS.
ID(mA)
VGS012345678
 1  3  5 6 4 2– –– –– – (V)IDQ= 2,6 mA
VGSQ=  2,6 V–Ponto Q
 
Figura 7.15 Determinação do ponto Q para o circuito da 
Figura 7.12.
 Dispositivo
Figura 7.14 Esboço da curva característica do dispositivo 
para o JFET da Figura 7.12.
ID(mA)
VGS012345678
 1  3  5 6  4 2– –– –– – (V)Ponto QIDQ   6,4 mA >
VGS = –4 V, ID = 0,4 mARS= 10 kΩ
VGSQ> 4,6–VRS= 100Ω
GS ID= 4 mA, V= 0,4 V– Ponto Q
 
Figura 7.16 Exemplo 7.3.Capítulo 7  polarização do fET  359
Boylestad_2012_cap07.indd   359 3/11/13   5:54 PM7.4  polarização por 
DiviSor DE TEnSão
A polarização por divisor de tensão aplicada aos 
amplificadores com TBJ é aplicada também aos amplifica-
dores com FET, como demonstra a Figura 7.17. A estrutura básica é exatamente a mesma, porém a análise CC de cada um é bastante diferente. Para os amplificadores com FET, I
G = 0 A, mas o valor de IB para amplificadores emissor -
-comum com TBJ pode afetar os valores de corrente e tensão nos circuitos de entrada e saída. Lembramos que I
B 
é o elo entre os circuitos de entrada e saída na configuração TBJ com divisor de tensão, e que V
GS cumpre esse mesmo 
papel para a configuração com FET.
O circuito da Figura 7.17 é redesenhado para a 
análise CC, como mostra a Figura 7.18. Observe que todos os capacitores, inclusive o capacitor C
S de desvio, 
foram substituídos por um “circuito aberto” equivalente na Figura 7.18(b). Além disso, a fonte V
DD foi separada em 
duas fontes equivalentes para permitir a distinção entre a região de entrada e de saída do circuito. Uma vez que I
G = 0 A, a Lei das Correntes de Kirchhoff permite afirmar 
que IR1 = IR2, e o circuito em série equivalente que aparece 
à esquerda da figura pode ser utilizado para determinar o valor de V
G. A tensão VG igual à tensão através de R2 pode 
ser determinada pelo uso da regra do divisor de tensão e da Figura 7.18(a), como mostramos a seguir:
 VG=R2VDD
R1+R2      )51.7(  
 (7.15)Aplicando a Lei das Tensões de Kirchhoff no sentido 
horário na malha indicada da Figura 7.18, obtemos
VG – VGS – VRS = 0
e VGS = VG – VRS 
Substituindo VRS = ISRS = IDRS, temos
 VGS=VG-ID RS      )61.7( (7.16)
O resultado é uma equação que inclui as mesmas duas 
variáveis da equação de Shockley: VGS e ID. As quantidades 
VG e RS são fixas pela configuração do circuito. A Equação 
7.16 ainda é a equação de uma reta, mas a origem não está mais contida nela. O procedimento para traçar a Equação 7.16 não é complicado e será demonstrado a seguir. Uma vez que são necessários dois pontos para definir uma reta, utilizemos o fato de que em qualquer ponto no eixo horizontal da Figura 7.19 a corrente I
D = 0 mA. Então, ao selecionarmos ID = 0 mA, 
declaramos essencialmente que estamos em algum ponto do eixo horizontal. A posição exata pode ser determinada pela simples substituição de I
D = 0 mA na Equação 7.16 e pelo 
cálculo do valor resultante de VGS, como a seguir:
VGS = VG – IDRS
             = VG – (0 mA)RS
e VGS=VG 0ID=0 mA      )71.7(
 (7.17)
O resultado especifica que, sempre que traçarmos 
o gráfico da Equação 7.16, se escolhermos ID = 0 mA, 
o valor de VGS para o gráfico será VG volts. O ponto que 
acabamos de determinar aparece na Figura 7.19.
GD
S
 
Figura 7.17 Configuração da polarização por divisor de 
tensão.RD
GD
SVDD
R1
R2VG
VGS
VRSIG  ≅ 0 AVDD VDD
R1
R2VG– +ID
IS+
RS–+
–+
–
)b( )a(
 Figura 7.18 Circuito redesenhado da Figura 7.17 para 
análise CC.360   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   360 3/11/13   5:54 PMPara o outro ponto, levemos em conta o fato de que, 
em qualquer ponto do eixo vertical, VGS = 0 V , e façamos 
o cálculo para obter o valor resultante de ID:
VGS = VG – IDRS
0 V = VG – IDRS
e
 ID=VG
RS`
VGS=0 V      )81.7(
 (7.18)
O resultado demonstra que, sempre que traçarmos o 
gráfico da Equação 7.16 com VGS = 0 V , o valor de ID será 
determinado pela Equação 7.18. Essa interseção também 
aparece na Figura 7.19.
Os dois pontos definidos anteriormente permitem o 
traçado de uma linha reta para representar a Equação 7.16. A interseção da linha reta com a curva de transferência na região à esquerda do eixo vertical define o ponto de operação e os valores correspondentes de I
D e VGS.
Visto que a interseção no eixo vertical é determinada 
por ID = VG/RS e que VG é fixo devido ao circuito de entrada, 
valores crescentes de RS reduzem o valor de ID na interseção, 
como mostrado na Figura 7.20. Essa figura deixa claro que:
Valores crescentes de RS resultam em menores valo-
res quiescentes de ID e em valores mais negativos de VGS.
Uma vez determinados os valores quiescentes de IDQ 
e VGSQ, a análise restante do circuito poderá ser feita da 
maneira usual. Isto é:
 VDS=VDD-ID(RD+RS  ) (7.19)
 VD=VDD-ID RD   (7.20)
IDQ
VGSQ
 Ponto Q
Figura 7.19 Esboço da equação do circuito para a configuração com divisor de tensão.
 Ponto Q
Ponto QValores 
crescentes de RS
Figura 7.20 Efeito de RS no ponto Q resultante.Capítulo 7  polarização do fET  361
Boylestad_2012_cap07.indd   361 3/11/13   5:54 PM VS=ID RS   (7.21)
 IR1=IR2=VDD
R1+R2  
 (7.22)
ExEmplo 7.4
Determine os seguintes parâmetros para o circuito da Figura 7.21.a) I
DQ e VGSQ.
b) VD.
c) VS.
d) VDS.
e) VDG.
Solução:a) Para a curva de transferência, se I
D = IDSS /4 = 8 mA/4 
= 2 mA, então VGS = VP/2 = – 4 V/2 = –2 V . A curva re-
sultante que representa a equação de Shockley aparece na Figura 7.22. A equação do circuito é definida por
VG=R2VDD
R1+R2
=(270  k)(16 V)
2,1 M+0,27 M
=1,82    V
e VGS = VG – IDRS 
                         = 1,82 V – ID(1,5 kΩ) 
Quando ID = 0 mA,
VGS = +1,82 VQuando VGS = 0 V ,
ID=1,82 V
1,5 k=1,21 mA   
A reta de polarização resultante é mostrada na Figura 7.22 com os seguintes valores quiescentes:
I
DQ = 2,4 mA
e VGSQ = –1,8 V  
b) VD = VDD – IDRD
  = 16 V – (2,4 mA)(2,4 kΩ)
  = 10,24 V
GD
S
R2C1C2R1RD
RS CS
 ,,
,
Figura 7.21 Exemplo 7.4.02345678
 1–  2–  3–  4–Ponto Q(I      )DSSID(mA)
12 3
VP() VGS= –1,8 V     1,82 V VG=
ID()1IDQ   2,4 mA =
ID=1,21 mA VGS() = 0 V
= 0 mAQ
 Figura 7.22 Determinação do ponto Q para o circuito da 
Figura 7.21.362   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   362 3/11/13   5:54 PMc) VS = IDRS = (2,4 mA)(1,5 kΩ)
      = 3,6 V
d) VDS = VDD – ID(RD + RS)
   = 16 V – (2,4 mA)(2,4 kΩ + 1,5 kΩ)
   = 6,64 V
ou VDS = VD – VS = 10,24 V – 3,6 V
   = 6,64 V
e) Embora raramente seja pedida, a tensão VDG pode 
ser determinada de maneira muito fácil, utilizando:
 VDG = VD – VG
        = 10,24 V – 1,82 V
        = 8,42 V 
7.5 Configuração porT a-Comum
A próxima configuração é aquela em que o terminal 
de porta está ligado ao terra, o sinal de entrada é usual-
mente aplicado ao terminal de fonte e o sinal de saída é obtido no terminal de dreno, como mostra a Figura 7.23(a). O circuito também pode ser desenhado como mostra a Figura 7.23(b).
A equação do circuito pode ser determinada a partir 
da Figura 7.24.
A aplicação da Lei das Tensões de Kirchhoff no 
sentido indicado na Figura 7.24 resultará em
–V
GS – ISRS + VSS = 0
e VGS = VSS – ISRS 
mas IS = ID 
logo, VGS=VSS-ID RS      )32.7( (7.23)
A aplicação da condição ID = 0 mA na Equação 7.23 
resultará emVGS = VSS – (0)RS
e VGS=VSS 0ID=0 mA      )42.7(  (7.24)
A aplicação da condição VGS = 0 V na Equação 7.23 
resultará em
0 = VSS – IDRS
e
 ID=VSS
RS`
VGS=0 V  (7.25)     
 (7.25)
A reta de carga resultante aparece na Figura 7.25 
em interseção com a curva de transferência para o JFET, como mostra a figura.
A interseção resultante define a corrente de opera-
ção I
DQ e a tensão de operação VDQ para o circuito, como 
também está indicado no circuito.
RDIDDDV
oV2C
1C
RS
VSS
(a)VPIDSS
iVD
G
SVP
VDDIDSS
RDoV2C
iV1C
(b)
–
+RS
VSS
–+S D
G
        
 
Figura 7.23 Duas versões da configuração porta-comum.
 
Figura 7.24 Determinação da equação do circuito para a 
configuração da Figura 7.23.Capítulo 7  polarização do fET  363
Boylestad_2012_cap07.indd   363 3/11/13   5:54 PMA aplicação da Lei das Tensões de Kirchhoff na 
malha que contém as duas fontes, o JFET e os resistores 
RD e RS nas figuras 7.23(a) e (b) resultará em
+VDD – IDRD – VDS – ISRS + VSS = 0
Substituindo IS = ID, temos
+VDD + VSS – VDS – ID(RD + RS) = 0
de modo que VDS=VDD+VSS-ID(RD+RS  )     )62.7(  (7.26)
com VD=VDD-ID RD      )72.7( (7.27)
e VS= -VSS+ID RS      )72.7( (7.28)
ExEmplo 7.5
Determine os seguintes parâmetros para a configuração porta-comum da Figura 7.26:a) V
GSQ.
b) IDQ.
c) VD.
d) VG.
e) VS.
f) VDS.
Solução:Embora V
SS não esteja presente nessa configuração 
porta-comum, as equações derivadas anteriormente ainda podem ser usadas pela simples substituição de V
SS = 0 V em cada equação na qual ela aparece.a) Para a curva de transferência, a Equação 7.23 se 
torna VGS = 0 – IDRS
 e       VGS = –IDRS
 Para essa equação, a origem é um ponto sobre a reta de carga enquanto o outro deve ser determinado em um ponto arbitrário. Escolhendo I
D = 6 mA e deter -
minando VGS, teremos o seguinte:
VGS = –IDRS = – (6 mA)(680 Ω) = – 4,08 V
 como mostra a Figura 7.27.
 A curva de transferência do dispositivo é traçada usando-se
ID=IDSS
4=12 mA
4=3 mA(em  VP>   )2
 e VGS ≅ 0,3VP = 0,3(– 6 V) = –1,8 V (em ID = IDSS/2)
 A solução resultante é:
VGSQ ≅ –2,6 V
b) A partir da Figura 7.27:
IDQ ≅ 3,8 mA
c) VD = VDD – IDRD
      = 12 V – (3,8 mA)(1,5 kΩ) = 12 V – 5,7 V
      = 6,3 V
d) VG = 0 V
e) VS = IDRS = (3,8 mA)(680 Ω)
     = 2,58 V
f) VDS = VD – VS
       = 6,3 V – 2,58 V
       = 3,72 V0Ponto QI  DSSID(mA)
VP
VGSVSS
ID()IDQ
ID=
= 0 mAQVSS
RS
 Figura 7.25 Determinação do ponto Q para o circuito da 
Figura 7.24.
RD
RSC2
C1
 ,
Figura 7.26 Exemplo 7.5.364   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   364 3/11/13   5:54 PM7.6 CaSo ESpECial: VGSQ = 0 v 
Um circuito de valor prático recorrente por causa de 
sua relativa simplicidade é a configuração da Figura 7.28. 
Note que a ligação direta dos terminais de porta e fonte para o terra resulta em V
GS = 0 V . Ele especifica que, para 
qualquer condição CC, a tensão porta-fonte deve ser igual a zero volt. Isso resultará em uma reta de carga vertical em V
GSQ = 0 V , como mostra a Figura 7.29.
Uma vez que a curva de transferência de um JFET 
cruzará o eixo vertical em IDSS, a corrente de dreno para o 
circuito é fixada nesse valor. 
Portanto,  IDQ=IDSS      )92.7( (7.29) 
Aplicando a Lei das Tensões de Kirchhoff:
VDD – IDRD – VDS = 0
e VDS=VDD-IDRD      )03.7(  (7.30)
com VD=VDS      )13.7( (7.31)
e VS=0   V      )23.7( (7.32)
7.7 moSfET s Tipo DEplEção
As semelhanças entre as curvas de transferência dos 
JFETs e dos MOSFETs tipo depleção permitem análises 
parecidas para os dois dispositivos com relação à análise CC. A principal diferença entre os dois é o fato de que o MOSFET tipo depleção apresenta pontos de operação com valores positivos de V
GS e valores de ID maiores que IDSS. 
Na verdade, para todas as configurações discutidas até aqui, a análise será a mesma se um JFET for substituído por um MOSFET tipo depleção.
A única parte da análise que não foi definida consiste 
em como traçar o gráfico da equação de Shockley para valores positivos de V
GS. Para a região de valores positi-
vos de VGS e valores de ID maiores que IDSS, até que ponto 
a curva de transferência se estende? Para a maioria das situações, essa região será razoavelmente bem definida pelos parâmetros do MOSFET e pela reta de polarização resultante do circuito. Alguns exemplos revelarão o im-pacto da mudança de dispositivo sobre a análise resultante.VGS012345678
 1–  2–  3–  4–  5–  6–Ponto Q IDQ   3,8 mA >9101112
Q   –2,6 V >IDSSID(mA)
VP
 Figura 7.27 Determinação do ponto Q para o circuito da 
Figura 7.26.
RDVDD
VPIDSS
+
– VGSGD
S
 
Figura 7.28 Configuração do caso especial VGSQ = 0 V .ID
V VP GS0VGSQPonto QIDSS
= 0 V reta de carga
 
Figura 7.29 Determinação do ponto Q para o circuito da 
Figura 7.28.Capítulo 7  polarização do fET  365
Boylestad_2012_cap07.indd   365 3/11/13   5:54 PMExEmplo 7.6
Para o MOSFET tipo depleção de canal n da Figura 
7.30, determine:a) I
DQ e VGSQ.
b) VDS.
Solução:a) Para a curva de transferência, um ponto no gráfico é definido por I
D = IDSS/4 = 6 mA/4 = 1,5 mA e  
VGS = VP/2 = –3 V/2 = –1,5 V . Considerando o valor 
de VP e o fato de a equação de Shockley definir uma 
curva que cresce mais rapidamente à medida que V
GS se torna mais positiva, um ponto no gráfico será 
definido em VGS = +1 V . A substituição na equação 
resultará em:
ID=IDSS a1-VGS
VPb2
=6 mA a1-+1 V
-3 Vb2
=6 mAa1+1
3b2
=6 mA  (1,778)
=10,67  Am
 A curva de transferência resultante aparece na Figura 7.31. Procedendo da maneira descrita para os JFETs, temos:
 Equação 7.15:
VG=10 M(18 V)
10 M+110 M=1,5 V    
 Equação 7.16:  VGS = VG – IDRS = 1,5 V – ID(750 Ω)
 Estabelecer ID = 0 mA resulta em:
VGS = VG = 1,5 V Estabelecer VGS = 0 V produz:
ID=VG
RS=1,5 V
750 =2    Am
 Os pontos no gráfico e a reta de polarização resul-tante aparecem na Figura 7.31. O ponto de operação resultante é dado por
I
DQ = 3,1 mA
VGSQ = – 0,8 V
b) Equação 7.19:
 VDS = VDD – ID(RD + RS)
        = 18 V – (3,1 mA)(1,8 kΩ + 750 Ω)
       ≅ 10,1 V
ExEmplo 7.7Repita o Exemplo 7.6 com R
S = 150 Ω.
Solução:a)  Os pontos no gráfico são os mesmos para a curva de transferência, como mostra a Figura 7.32. Para a reta de polarização,
V
GS = VG – IDRS = 1,5 V – ID(150 Ω)
 Estabelecer ID = 0 mA resulta em:
VGS = 1,5 V
 Estabelecer VGS = 0 V produz:
ID=VG
RS=1,5 V
150 =10    Am 
 ,
,Ponto Q
Figura 7.31 Determinação do ponto Q para o circuito da 
Figura 7.30.
Vo
ViRD  
RS  R1
R2C1C2
GD
S
 ,
Figura 7.30 Exemplo 7.6.366   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   366 3/11/13   5:54 PM A reta de polarização é incluída na Figura 7.32. 
Observe, nesse caso, que o ponto quiescente produz 
uma corrente de dreno que excede IDSS com um valor 
positivo para VGS. O resultado é:
IDQ = 7,6 mA
VGSQ = +0,35 V
b)  Equação 7.19:
 VDS = VDD – ID(RD + RS)
       = 18 V – (7,6 mA)(1,8 kΩ + 150 Ω)
       = 3,18 V
ExEmplo 7.8Determine os parâmetros a seguir para o circuito da Figura 7.33.a) I
DQ e VGSQ.
b) VD.
Solução:a) A configuração com autopolarização resulta em
V
GS = –IDRS
 como obtido para a configuração com JFET, esta-belecendo o fato de que V
GS deve ser menor do que 
zero volt. Não há, por essa razão, necessidade de traçar a curva de transferência para valores positivos de V
GS, embora isso tenha sido feito nessa ocasião 
para completar a curva característica de transferên -
cia. Um ponto no gráfico da curva característica de transferência para V
GS < 0 V é
e ID=IDSS
4=8 mA
4=2    Am
VGS=VP
2=-8 V
2=-4    V  e para VGS > 0 V , já que VP = –8 V , escolheremos
VGS = +2 V
e 
 ID=IDSSa1-VGS
VPb2
=8 mAa1-+2 V
-8 Vb2
=12,5    Am
 A curva de transferência resultante aparece na Figura 
7.34. Para a reta de polarização do circuito, em VGS = 
0 V , ID = 0 mA. A escolha de VGS = –6 V resulta em:
ID=-VGS
RS=--6 V
2,4 k=2,5    Am1 MIDSS= 8 mA
VP=    8 V–kΩ 6,2
iVoV20 V
kΩ 2,4ΩGD
S C1C2RD  
RG  RS  
 
Figura 7.33 Exemplo 7.8.
 ,
,
Figura 7.32 Exemplo 7.7.
 ,
,Ponto Q
Figura 7.34 Determinação do ponto Q para o circuito da 
Figura 7.33.Capítulo 7  polarização do fET  367
Boylestad_2012_cap07.indd   367 3/11/13   5:54 PM O ponto Q resultante é dado por
IDQ = 1,7 mA
VGSQ = –4,3 V
b) VD = VDD – IDRD
      = 20 V – (1,7 mA)(6,2 kΩ)
      = 9,46 V
 O exemplo a seguir emprega um projeto que também 
pode ser aplicado a transistores JFET. À primeira vista ele pode parecer bastante simplista, mas é comum que cause alguma confusão quando ana -
lisado pela primeira vez em decorrência do ponto especial de operação.
ExEmplo 7.9Determine V
DS para o circuito da Figura 7.35.
Solução: A conexão direta entre os terminais da porta e da fonte exige que:
V
GS = 0 V
Uma vez que VGS está fixo em 0 V , a corrente de dreno 
deve ser IDSS (por definição). Em outras palavras,
VGSQ = 0 V
e IDQ = 10 mA 
Portanto, não é necessário desenhar a curva de trans-ferência, e:
V
D = VDD – IDRD = 20 V – (10 mA)(1,5 kΩ)
     = 20 V – 15 V
     = 5 V7.8 moSfET s Tipo inTEnSifiCação
A curva característica de transferência do MOSFET 
tipo intensificação difere bastante daquela obtida para o 
JFET e para os MOSFETs tipo depleção, o que resulta em uma solução gráfica bem diferente daquela apresentada até aqui. Antes de qualquer coisa, lembramos que, para o MOSFET tipo intensificação de canal n, a corrente de dreno é igual a zero para valores de tensão porta-fonte menores do que o valor de limiar V
GS(Th), como mostra a 
Figura 7.36. Para valores de VGS maiores do que VGS(Th), a 
corrente de dreno é definida por:
 ID=k(VGS-VGS(Th))2  (7.33)      (7.33)
Visto que as folhas de dados geralmente fornecem a 
tensão de limiar e um valor de corrente de dreno ID(ligado) (ou 
ID(on) ) e um valor correspondente de VGS(ligado) (ou VGS(on)), 
são definidos dois pontos imediatamente, como mostra a Figura 7.36. Para completar a curva, a constante k da 
Equação 7.33 deve ser determinada a partir dos valores obtidos das folhas de dados substituídos na Equação 7.33 e resolvendo para k, como indicado a seguir:
I
D = k(VGS – VGS(Th))2
ID(ligado)  = k(VGS(ligado)  – VGS(Th))2
e
 k=ID(ligado )
(VGS(ligado)-VGS(Th))2  (7.34)     
 (7.34)
Uma vez que k esteja definido, podemos determinar 
outros valores de ID para valores selecionados de VGS. 
–+
IDSS = 10 mA,
 VP = –4  VVDS
 Figura 7.35 Exemplo 7.9.ID(mA)
ID2
ID (ligado)
ID = 0 mAID1
VGS(ligado)VGS(Th)ID = k (VGS  – VGS(Th) )2
VGS2VGS1VGS
 
Figura 7.36 Curva característica de transferência de um 
MOSFET tipo intensificação de canal n.368   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   368 3/11/13   5:54 PMNormalmente, um ponto entre VGS(Th) e VGS(ligado)  e outro 
um pouco maior do que VGS(ligado)  oferecem um número 
suficiente de pontos para traçar a Equação 7.33 (observe 
ID1 e ID2 na Figura 7.36).
Configuração de polarização 
com realimentação
A Figura 7.37 mostra uma configuração de polari -
zação bastante utilizada para os MOSFETs tipo intensi -
ficação. O resistor RG oferece um valor apropriadamente 
alto de tensão à porta do MOSFET para “ligá-lo”. Uma 
vez que IG = 0 mA e VRG = 0 V , o circuito CC equivalente 
tem a forma mostrada na Figura 7.38.
Agora existe uma conexão direta entre dreno e porta, 
o que resulta em
VD = VG
e VDS=VGS      )53.7( (7.35)
Para o circuito de saída,
VDS = VDD – IDRDque, com a substituição da Equação 7.27, transforma-se em:
 VGS=VDD-IDRD      )63.7( (7.36)
O resultado é uma equação que relaciona ID com VGS, 
permitindo o traçado de ambas no mesmo conjunto de eixos.
Uma vez que a Equação 7.36 representa uma linha reta, 
podemos empregar o mesmo procedimento descrito anterior -
mente para determinar os dois pontos que definem o traçado no gráfico. Substituindo I
D = 0 mA na Equação 7.36, obtemos:
 VGS=VDD 0ID=0 mA      )73.7( (7.37)
Substituindo VGS = 0 V na Equação 7.36, obtemos:
 ID=VDD
RD`
VGS=0 V      )83.7(
 (7.38)
Os gráficos definidos pelas equações 7.33 e 7.36 apa-
recem na Figura 7.39 com o ponto de operação resultante.
ExEmplo 7.10Determine I
DQ e VDSQ para o MOSFET tipo intensifica -
ção da Figura 7.40.Solução:Gráfico da curva de transferência Dois pontos são 
definidos imediatamente, como mostra a Figura 7.41. Resolvendo para k, temos
Equação 7.34:
k=ID(ligado)
(VGS(ligado)-VGS(Th))2    
=6 mA
(8 V-3 V)2=6×10-3
25 A>V2
 =0,24 ×103 A,V2    
RG
C1C2
 
Figura 7.37 Configuração de polarização com 
realimentação.
 Ponto Q
Figura 7.39 Determinação do ponto Q para o circuito da 
Figura 7.37.
IG = 0 A
 Figura 7.38 Equivalente CC do circuito da Figura 7.37.Capítulo 7  polarização do fET  369
Boylestad_2012_cap07.indd   369 3/11/13   5:54 PMPara VGS = 6 V (entre 3 e 8 V):
 ID = 0,24 × 10–3(6 V – 3 V)2 = 0,24 × 10–3(9)
     = 2,16 mA
como mostra a Figura 7.41. Para VGS = 10 V (um pouco 
maior do que VGS(Th)),
 ID = 0,24 × 10–3(10 V – 3 V)2 = 0,24 × 10–3(49)
     = 11,76 mA
como também é mostrado na Figura 7.41. Os quatro 
pontos são suficientes para traçar toda a curva na faixa de interesse, como indicado nessa mesma figura.
Para a reta de polarização do circuito
 V
GS = VDD – IDRD
        = 12 V – ID(2 kΩ)Equação 7.37:   VGS=VDD-IDRD
=12 V-ID(2 k   )
VGS=VDD=12 V 0ID=0 mA     
Equação 7.38:  ID=VDD
RD=12 V
2 k=6 mA 0VGS=0 V    
A reta de polarização resultante aparece na Figura 7.42.No ponto de operação,
I
DQ = 2,75 mA
e                            VGSQ = 6,4 V   
com       VDSQ = VGSQ = 6,4 V  
C1GD
SC2 RGRD
 ID(ligado) = 6 mA
VGS(ligado) = 8V
VGS(Th) = 3 V
Figura 7.40 Exemplo 7.10.
ID(ligado)
VGS(Th) VGS(ligado )2,16 mA11,76 mA
VGS ID 6 V,= = VGS ID = = 10 V,
 
Figura 7.41 Gráfico da curva de transferência para o 
MOSFET da Figura 7.40.
24578
1219
4567 91 0101112ID= mA
0 386
1112 VGSVDD
RD
IDQ= 2,75 mA
(VDD)VGSQ= 6,4 VPonto Q 3
 Figura 7.42 Determinação do ponto Q para o circuito da Figura 7.40.370   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   370 3/11/13   5:55 PMConfiguração de polarização 
por divisor de tensão
A Figura 7.43 mostra outra configuração de polari-
zação muito utilizada para o MOSFET tipo intensificação. 
O fato de que IG = 0 mA resulta na equação a seguir para 
VGG, derivada da aplicação da regra do divisor de tensão:
 VG=R2VDD
R1+R2      )93.7(
 (7.39)
A aplicação da Lei das Tensões de Kirchhoff ao 
longo da malha indicada na Figura 7.43 resulta em
+VG – VGS – VRS = 0
e VGS = VG – VRS 
ou VGS=VG-IDRS  (7.40)       (7.40)
Para a seção de saída,
VRS + VDS + VRD – VDD = 0
e VDS = VDD – VRS – VRD 
ou VDS=VDD-ID(RS+RD  )     )14.7( (7.41)
Visto que a curva característica de transferência 
representa um gráfico de ID versus VGS e a Equação 7.40 
relaciona as mesmas duas variáveis, as duas curvas po-
dem ser traçadas no mesmo gráfico e a solução pode ser determinada na interseção. Uma vez que I
DQ e VGSQ são 
conhecidos, os demais parâmetros do circuito, como VDS, 
VD e VS, podem ser determinados.ExEmplo 7.11Determine I
DQ, VGSQ e VDS para o circuito da Figura 7.44.
Solução:CircuitoEquação 7.39:
VG=R2VDD
R1+R2=(18 M)(40 V)
22 M+18 M=18     V
Equação 7.40: VGS = VG – IDRS = 18 V – ID(0,82 kΩ)
Quando ID = 0 mA,
 VGS = 18 V – (0 mA)(0,82 kΩ) = 18 V  
como mostra a Figura 7.45. Quando VGS = 0 V ,
 VGS = 18 V – ID(0,82 kΩ)
     0 = 18 V – ID(0,82 kΩ)
            VGS =18 V-ID(0,82  k)
0 =18 V-ID(0,82  k)
ID=18 V
0,82 k=21,95  mA   
como mostra a Figura 7.45. DispositivoV
GS(Th) = 5 V , ID(ligado)  = 3 mA com VGS(ligado)  = 10 V
Equação 7.34:  
k=ID(ligado)
(VGS(ligado) -VGS(Th))2    
=3 mA
(10 V-5 V)2=0,12×10-3 A>V2   
e ID = k(VGS – VGS(Th))2
     = 0,12 × 10–3(VGS – 5)2
que é traçado no mesmo gráfico (Figura 7.45). Da Figura 7.45,
VGS– +I G = 0 A
 
Figura 7.43 Configuração de polarização por divisor de 
tensão para um MOSFET intensificação de canal n.
 ,2N4351
VGS(Th) = 5 V
ID(ligado) = 3 mA
em VGS(ligado) = 10 V
Figura 7.44 Exemplo 7.11.Capítulo 7  polarização do fET  371
Boylestad_2012_cap07.indd   371 3/11/13   5:55 PM   IDQ ≅ 6,7 mA
VGSQ = 12,5 V
Equação 7.41:
 VDS = VDD – ID(RS + RD)
        = 40 V – (6,7 mA)(0,82 kΩ + 3,0 kΩ)
        = 40 V – 25,6 V
        = 14,4 V
7.9 TabEla-rESumo
Na Tabela 7.1 são revistos os principais resultados 
e demonstradas as semelhanças existentes entre as abor -
dagens para várias configurações com FET. Além disso, vemos que, de maneira geral, a análise das configurações CC para os FETs é bastante simples. Uma vez estabelecida a curva característica de transferência, podemos desenhar a reta de polarização do circuito e determinar o ponto Q na interseção entre essa curva e a reta de polarização do circuito. Para o restante da análise, simplesmente se apli -
cam as leis básicas de análise de circuitos.
7.10 CirCuiToS CombinaDoS
Agora que foi estabelecida a análise CC de uma 
variedade de configurações com TBJ e FET, temos a oportunidade de analisar circuitos com os dois tipos de dispositivo. Fundamentalmente, para essa análise é ne -
cessário apenas que seja abordado primeiro o dispositivo 
que fornece uma tensão ou um valor de corrente em um terminal. Então, a porta estará aberta para calcularmos os outros parâmetros de circuito e nos concentrarmos nas incógnitas restantes. Comumente, essa situação gera problemas interessantes devido ao desafio de descobrir -
mos o ponto de partida e depois utilizarmos os resultados das seções anteriores e do Capítulo 4 para determinar as variáveis relevantes para cada dispositivo. As equações e relações utilizadas são simplesmente aquelas que já empre -
gamos em mais de uma ocasião, não havendo necessidade de desenvolver nenhum método novo de análise.
ExEmplo 7.12Determine os níveis V
D e VC para o circuito da Figura 
7.46.Solução: Com base nas experiências anteriores, percebemos agora que V
GS é um parâmetro importante para determinar ou 
escrever uma equação para a análise de circuitos com JFET. Como não há solução óbvia para o valor de V
GS, 
o foco passa a ser a configuração do transistor. Na con-52 530ID(mA)
0 VGS
VGSQ = 12,5 V10 15 2020
10VG
RS= 21,95 mA
IDQ  6,7 mA> Ponto Q
VGS (Th) VG = 18 V
 
Figura 7.45 Determinação do ponto Q para o circuito do Exemplo 7.11.
R1
R2G
B
REERD
RG
 ,,
– 6 V
Figura 7.46 Exemplo 7.12.372   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   372 3/11/13   5:55 PMTabela 7.1  Configurações de polarização para FET.
Solução gráfica Equações pertinentes  Configuração Tipo 
JFET com 
polarização fixa    VGSQ=-VGG    
    VDS=VDD-IDRS    
JFET com 
autopolarização    VGS=-IDRS    
    VDS=VDD-ID(RD+RS    )
JFET com 
polarização por 
divisor de tensão     VG=R2VDD
R1+R2    
    VGS=VG-IDRS    
    VDS=VDD-ID(RD+RS    )
JFET 
porta-comum    VGS=VSS-IDRS    
    VDS=VDD+VSS-ID(RD+RS    )
 TEFJ 
(   RD=0     )    VGS=-IDRS    
    VD=VDD    
    VS=IDRS    
    VDS=VDD-ISRS    
JFET 
caso especial 
(   VGSQ=0     )V    VGSQ=0     V
    IDQ=IDSS    
MOSFET 
tipo depleção 
com polarização fixa 
(e MESFETs) 
    VGSQ=+VGG    
    VDS=VDD-IDRS    
MOSFET 
tipo depleção 
com polarização 
por divisor de tensão 
(e MESFETs) 
    VG=R2VDD
R1+R2    
    VGS=VG-ISRS    
    VDS=VDD-ID(RD+RS    )
MOSFET 
tipo intensificação 
com configuração 
de polarização com
realimentação 
(e MESFETs)    VGS=VDS    
    VGS=VDD-IDRD    
MOSFET 
tipo intensificação 
com polarização 
por divisor de tensão 
(e MESFETs)  
    VG=R2VDD
R1+R2    
    VGS=VG-IDRS    –
+RD
RGVGGVDD
      
RD
RGRSVDD
      
RD
R2RSR1VDD
      
RD
RS
–VSSVDD
      
RDVDD
      
RD
RG
VGGVDD
      
RGRSVDD
      
RD
R2RSR1VDD
      
RD RGVDD
      
RD
RSR1
R2VDD
      VGSID
VPVGG0IDSS
      
I'D
VGS VPV'GS0ID
IDSS
      
VGS VP 0ID
IDSS
VGVG
RS
      
VGS VP 0ID
IDSS
VSSVSS
RS
      
VGS VP 0ID
IDSS
V'GSI'D
      
VGSQ= 0 V
VGS VP 0ID
IDSS
      
VGS VP 0ID
IDSS
VGG       
VGS VP 0ID
IDSS
VGVG
RS
      
VGS VGS(Th) 0ID
VGS(ligado)VDD
RDID(ligado)
VDD      
VG
RS
Ponto Q
VGS VGS(Th) 0ID
VG      Ponto QPonto QPonto QPonto QPonto QPonto QPonto QPonto QPonto QCapítulo 7  polarização do fET  373
Boylestad_2012_cap07.indd   373 3/11/13   5:55 PMfiguração por divisor de tensão, a técnica aproximada 
pode ser aplicada (βRE = 180 × 1,6 kΩ = 288 kΩ > 10R2 
= 240 kΩ), permitindo a determinação de VB por meio 
da regra do divisor de tensão para o circuito de entrada.Para V
B:
VB=24 k(16 V)
82 k+24 k=3,62 V   
Considere o fato de que VBE = 0,7 V resulta em
 VE = VB – VBE = 3,62 V – 0,7 V
      = 2,92 V
e VE=VB-VBE=3,62 V-0,7 V
=2,92    V
IE=VRE
RE=VE
RE=2,92 V
1,6 k=1,825  mA   
 
com IC ≅ IE = 1,825 mA  
Prosseguindo, determinamos para essa configuração que
ID = IS = IC
e VD = 16 V – ID(2,7 kΩ)
      = 16 V – (1,825 mA)(2,7 kΩ) = 16 V – 4,93 V
      = 11,07 V
A questão de como determinar VC não é tão óbvia. Tanto 
VCE quanto VDS são variáveis desconhecidas, o que nos 
impede de estabelecer uma relação entre VD e VC ou de 
VE com VD. Um exame mais detalhado da Figura 7.46 
revela que VC se relaciona com VB através de VGS (su-
pondo que VRG = 0 V). Uma vez que a determinação de 
VB depende de VGS, podemos determinar  VC a partir de
VC = VB – VGS
A questão que surge agora é como determinar o valor 
de VGSQ a partir do valor quiescente de ID. Os dois estão 
relacionados pela equação de Shockley:
IDQ=IDSSa1-VGSQ
VPb2
   
e VGSQ pode ser determinado matematicamente resol-
vendo-se para VGSQ e substituindo-se valores numéricos. 
Entretanto, voltemos para o método gráfico e trabalhe -
mos simplesmente na ordem inversa empregada nas seções anteriores. As características de transferência do JFET são esboçadas primeiro como mostra a Figura 7.47. O valor de I
DQ = ISQ = ICQ = IEQ é então estabelecido 
por uma reta horizontal, como mostra a mesma figura. V
GSQ é então determinada pelo traçado de uma reta 
vertical do ponto de operação até o eixo horizontal, resultando em:
V
GSQ = –3,7 V
O valor de VC é dado por
 VC = VB – VGSQ = 3,62 V – (–3,7 V)
      = 7,32 VExEmplo 7.13
Determine VD para o circuito da Figura 7.48.
Solução: Nesse caso, não há um método óbvio para a determi -
nação dos valores de tensão e corrente para a confi-guração do transistor. Entretanto, observando o JFET autopolarizado, podemos montar uma equação para V
GS e obter o ponto quiescente resultante por meio de 
técnicas gráficas. Isto é,
VGS = –IDRS = –ID(2,4 kΩ)
resultando na reta de autopolarização da Figura 7.49, que estabelece um ponto quiescente em:
V
GSQ = –2,4 V
IDQ = 1 mA
Para o transistor,
IE ≅ IC = ID = 1 mA
e
 IEIC=ID=1    Am
IB=IC
b=1 mA
80=12,5 mA
 
VB = 16 V – IB(470 kΩ)
     = 16 V – (12,5 µA)(470 kΩ) = 16 V – 5,88 V
     = 10,12 V
e VE = VD = VB – VBE 
           = 10,12 V – 0,7 V
                                     = 9,42 V
7.11 projETo 
O processo de projetar depende da área de aplica-
ção, do nível de amplificação desejado, da intensidade 
do sinal e das condições de operação. A primeira etapa 10
2
012ID (mA)
VPVGSQ3,7VIDQ1,825 mA=
≅–1 –6 –5 –4 –3 –2468IDSS
Ponto Q
–
 
Figura 7.47 Determinação do ponto Q para o circuito da 
Figura 7.46.374   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   374 3/11/13   5:55 PMcostuma ser o estabelecimento dos valores CC de ope-
ração apropriados.
Por exemplo, se os valores de VD e ID são especi-
ficados para o circuito da Figura 7.50, podemos deter -
minar o valor de VGSQ a partir do gráfico da curva de 
transferência, e RS pode ser determinado a partir de VGS 
= – IDRS. Se VDD for especificado, podemos calcular o 
valor de RD a partir de RD = (VDD – VD)/ID. Obviamente, 
os valores de RS e RD podem não ter valores de padrão 
comercial, o que torna necessário o emprego do valor comercial mais próximo. No entanto, com a tolerância (faixa de valores) normalmente especificada para os parâmetros de um circuito, a ligeira variação decorrente da escolha de valores-padrão raramente causa problemas no processo de projetar.
Essa é apenas uma alternativa para a fase de projeto 
envolvendo o circuito da Figura 7.50. É possível que apenas V
DD e RD sejam especificados juntamente com 
o valor de VDS. O dispositivo a ser empregado pode ser 
especificado juntamente com o valor de RS. Parece lógi-
co que o dispositivo escolhido deva ter um VDS máximo 
maior do que o valor especificado, com uma boa margem de segurança.
De modo geral, uma boa prática de projeto para 
amplificadores lineares é escolher pontos de operação distantes do nível de saturação (I
DSS) ou da região de corte 
(VP). Valores de VGSQ próximos a VP/2 ou de IDQ próximos 
de IDSS/2 são pontos interessantes para iniciar um projeto. 
É obvio que em todo projeto devemos ter cuidado para não ultrapassar os valores máximos de V
DS e ID fornecidos 
pela folha de dados.
Os exemplos a seguir têm uma orientação para proje -
to ou síntese nos quais valores específicos são fornecidos e parâmetros do circuito como R
D, RS, VDD etc. devem 
ser determinados. De qualquer maneira, a abordagem é, sob muitos aspectos, oposta àquela descrita em seções anteriores. Em alguns casos, basta aplicar a lei de Ohm de forma adequada. Em particular, se for necessário calcular valores de resistência, o resultado será obtido pela simples aplicação da lei de Ohm, como segue:
 
Rdesconhecido =VR
IR      )24.7(
 (7.42)
onde VR e IR são parâmetros que podem ser encontrados 
diretamente a partir dos valores de tensão e corrente es-pecificados. 
RBRC
RSBC
SD, E
G
 ,,
Figura 7.48 Exemplo 7.13.
2
0ID (mA)
VPVGSQ–2,4 VIDQ1 mA=
–1 –4–3–2468IDSS
7
5
3
=1,67 mA
1
 Figura 7.49 Determinação do ponto Q para o circuito da 
Figura 7.48.
GD
S
 
Figura 7.50 Configuração com autopolarização a ser 
projetada.Capítulo 7  polarização do fET  375
Boylestad_2012_cap07.indd   375 3/11/13   5:55 PMExEmplo 7.14
Para o circuito da Figura 7.51, os valores de VDQ e IDQ 
são especificados. Determine os valores necessários de R
D e RS. Quais são os valores comerciais padrão mais 
próximos?Solução: Conforme definido pela Equação 7.42,
e RD=VRD
IDQ=VDD-VDQ
IDQ   
=20 V-12 V
2,5 mA=8 V
2,5 mA=3,2 k   
Traçando a curva de transferência da Figura 7.52 e 
desenhando uma reta horizontal em IDQ = 2,5 mA, ob-
temos VGSQ = –1 V . Aplicando VGS = –IDRS, encontramos 
o valor de RS:
RS=-(VGSQ)
IDQ=-(-1 V)
2,5 mA=0,4 k   Os valores comerciais padrão mais próximos são:
RD = 3,2 kΩ ⇒ 3,3 kΩ
  RS = 0,4 kΩ ⇒ 0,39 kΩ
ExEmplo 7.15
Para a configuração com polarização por divisor de tensão da Figura 7.53, se V
D = 12 V e VGSQ = –2 V , 
determine o valor de RS.
Solução: O valor de V
G é determinado como segue:
com
 VG=47 k(16 V)
47 k+91 k=5,44    V
ID=VDD-VD
RD
=16 V-12 V
1,8 k=2,22    Am
A equação para VGS é então escrita e os valores conhe-
cidos são substituídos:         V
GS = VG – IDRS
       –2 V = 5,44 V – (2,22 mA)RS
  –7,44 V = –(2,22 mA)RS
e RS=7,44 V
2,22 mA=3,35 k   
 
O valor comercial padrão mais próximo é 3,3 kΩ.
ExEmplo 7.16
Os valores de VDS e ID especificados são VDS = 1
2VDD e 
ID = ID(ligado)  para o circuito da Figura 7.54. Determine 
os valores de VDD e RD.V
RS20
IDQ2,5 mA=
VP=3 V–IDSS 6 mA=VD12= VRD
SG
 Figura 7.51 Exemplo 7.14.
R1RD
D
G
S
R2RS
 ,
Figura 7.53 Exemplo 7.15.
2
0ID(mA)
VP
VGSQ1 VIDQ2,5 mA=
3246IDSS
––5
3
=–1
VGS1–
 Figura 7.52 Determinação de VGSQ para o circuito da 
Figura 7.51.376   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   376 3/11/13   5:55 PMSolução: 
Dados ID = ID(ligado)  = 4 mA e VGS = VGS(ligado)  = 6 V , para 
essa configuração,
            VDS = VGS = 1
2VDD
e 6 V = 1
2VDD 
de maneira que VDD = 12 V 
Aplicando a Equação 7.42, temos
RD
e=VRD
ID=VDD-VDS
ID(ligado)=VDD-1
2VDD
ID(ligado)=1
2VDD
ID(ligado)   
RD=6 V
4 mA=1,5 k   
que é um valor comercial padrão.
7.12 análiSE DE DEfEiToS
Quantas vezes um circuito é cuidadosamente mon-
tado e, no momento em que o operamos, a resposta obtida é totalmente inesperada e contraria todos os cálculos teóricos realizados? O que fazer, então? Trata-se de um mau contato? Uma leitura errada do código de cores de um elemento resistivo ou um erro de montagem? Há várias possibilidades que, na maioria dos casos, são frustrantes.  
O método de verificação de defeitos, descrito pela primeira vez na análise das configurações com transistores TBJ, deve enxugar a lista de possibilidades e isolar a área do problema, seguindo um plano de ataque definido. Normal-mente, a verificação começa com uma nova conferência da montagem do circuito e das conexões dos terminais. Então, são verificados os valores de tensão entre terminais específicos e o terra ou entre os terminais do circuito. Os valores de corrente raramente são medidos, pois, para isso, seria necessário abrir a estrutura do circuito para inserir o medidor. É claro que, uma vez obtidos os valores de tensão, podemos calcular os valores de corrente pela lei de Ohm. De qualquer modo, para que a leitura dos parâ-metros no circuito seja útil, devemos ter alguma noção do valor esperado de tensão ou corrente. Portanto, para que o método de análise de defeitos tenha alguma chance de sucesso, é necessário que se conheçam a operação básica do circuito e alguns níveis esperados de tensão ou cor -
rente. Para o amplificador com JFET de canal n, sabemos 
perfeitamente que o valor quiescente de V
GSQ é limitado a  
0 V ou uma tensão negativa. Para o circuito da Figura 7.55, V
GSQ é limitado a valores negativos na faixa de 0 V até VP. 
Se um medidor for empregado como mostra a Figura 7.55, com a ponta de prova positiva (geralmente vermelha) no terminal de porta e a ponta de prova negativa (geralmente preta) no terminal fonte, a leitura resultante deverá ser negativa e com uma amplitude de apenas alguns volts. Qualquer outro resultado deve ser considerado suspeito e precisa ser investigado.
O valor de V
DS fica normalmente entre 25 e 75% de 
VDD. Uma leitura de 0 V para VDS indica claramente que 
o circuito de saída está “aberto” ou o JFET está interna -
mente curto-circuitado entre dreno e fonte. Se VD é VDD 
volts, obviamente não há queda de tensão através de RD 
devido à falta de corrente por RD, e as conexões devem 
ser verificadas quanto à continuidade.
vermelho
preto
 preto vermelho
Figura 7.55 Verificação da operação CC da configuração 
com autopolarização do JFET.ID(ligado) = 4 mAVDD
VGS(ligado) = 6V
VGS(Th)= 3VRD
Ω M   10
 
Figura 7.54 Exemplo 7.16.Capítulo 7  polarização do fET  377
Boylestad_2012_cap07.indd   377 3/11/13   5:55 PMSe o valor de VDS parecer inapropriado, a continui -
dade do circuito de saída poderá facilmente ser conferida 
por meio do aterramento da ponta de prova negativa do voltímetro e da medição dos valores de tensão de V
DD 
para o terra, com a ponta de prova positiva do medidor. Se V
D = VDD, a corrente através de RD pode ser igual a zero, 
mas há continuidade entre VD e VDD. Se VS = VDD, o dispo-
sitivo não está aberto entre o dreno e a fonte, mas também não está “ligado”. Entretanto, a continuidade através de V
S está confirmada. Nesse caso, é possível que haja uma 
conexão imperfeita entre RS e o terra, o que não é facil -
mente detectável. A conexão interna entre o fio metálico do dispositivo e o conector do terminal pode estar separada. Há outras possibilidades, como um dispositivo com um curto do dreno para a fonte, mas devemos investigar todas as possíveis causas do mau funcionamento.
A continuidade de um circuito também pode ser 
verificada pela simples medição da tensão através de um resistor do circuito (exceto para R
G na configuração 
JFET). Uma indicação de 0 V revela imediatamente a ausência de corrente através do elemento devido a um circuito aberto.
O elemento mais sensível nas configurações com 
TBJ e JFET é o amplificador em si. A aplicação de tensão excessiva durante a fase de montagem ou de teste ou o uso de valores de resistores incorretos que resultem em altos valores de corrente podem destruir o dispositivo. Se existe dúvida sobre a condição do amplificador, o melhor teste para o FET é o traçador de curvas, pois ele não apenas revela se o dispositivo está operacional como também apresenta suas faixas de tensão e corrente. Alguns instru-mentos de teste podem revelar se o dispositivo está em bom estado, mas não informam se sua faixa de operação foi bastante reduzida.O desenvolvimento de técnicas adequadas de análise 
de defeitos depende principalmente da experiência e de saber o que se deve esperar. Há, é claro, situações em que os motivos de um resultado indevido parecem desaparecer misteriosamente quando se verifica um circuito. Nesses casos, não podemos suspirar aliviados e simplesmente continuar a montagem. A causa dessa situação “instável” deve ser determinada e corrigida para que não ocorra novamente e no momento mais inoportuno.
7.13 fET DE Canal p
Até agora, a análise ficou limitada aos FETs de canal 
n. Para os FETs de canal p , são empregadas imagens espe -
lhadas da curva de transferência do dispositivo de canal n 
e os sentidos das correntes são invertidos, como mostra a Figura 7.56, para os vários tipos de FETs.
Observe que, para cada configuração da Figura 7.56, 
a tensão da fonte de alimentação é negativa, drenando corrente no sentido indicado. Note, em particular, que as notações de duplo subscrito para as tensões são as mesmas definidas para o dispositivo de canal n : V
GS, VDS e assim por 
diante. Nesse caso, entretanto, VGS é positivo (positivo ou 
negativo para o MOSFET tipo depleção) e VDS, negativo.
Em virtude das semelhanças entre as análises para os 
dispositivos de canal n e de canal p , podemos assumir um dis-
positivo de canal n , inverter a tensão de fonte de alimentação 
e realizar normalmente toda a análise para o dispositivo de canal p. Quando os resultados forem obtidos, a amplitude de 
cada variável estará correta, mas os sentidos das correntes e as polaridades das tensões terão de ser invertidos. No entan-to, o próximo exemplo demonstrará que, com a experiência acumulada da análise para dispositivos de canal n , a análise 
para dispositivos de canal p é bastante direta.
(a)
(b)
(c)GD
S
SD
S
DVGSQIDQ
IDQ
VGSQ
IDQ
VGSQG
SQ - point
 Ponto Q
Ponto Q
Ponto QFigura 7.56 Configurações para dispositivos de canal p : (a) JFET (continua). 378   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   378 3/11/13   5:55 PMExEmplo 7.17
Determine IDQ, VGSQ e VDS para o JFET de canal p da 
Figura 7.57.Solução: Temos
VG=20 k(-20 V)
20 k+68 k=-4,55    V
Aplicando a Lei das Tensões de Kirchhoff, obtemos
VG – VGS + IDRS = 0
e VGS = VG + IDRS 
Escolhendo ID = 0 mA, encontramos:
VGS = VG = –4,55 V
como mostra a Figura 7.58.Escolhendo V
GS = 0 V , obtemos
ID=-VG
RS=--4,55 V
1,8 k=2,53    Am
também mostrado na Figura 7.58.
R1
R2RD  
RS  I D
+
+
– –VDS
VGS
 ,
,
Figura 7.57 Exemplo 7.17.
(a)
(b)
(c)GD
S
SD
S
DVGSQIDQ
IDQ
VGSQ
IDQ
VGSQG
SQ - point
 Ponto Q
Ponto Q
Ponto Q
Figura 7.56 (b) MOSFET tipo depleção; (c) MOSFET tipo intensificação (continuação).Capítulo 7  polarização do fET  379
Boylestad_2012_cap07.indd   379 3/11/13   5:55 PMO ponto quiescente resultante da Figura 7.58 fornece:
IDQ = 3,4 mA
VGSQ = 1,4 V
Para VDS, a Lei das Tensões de Kirchhoff resulta em –IDRS + VDS – IDRD + VDD = 0
e VDS = –VDD + ID(RD + RS)
       = –20 V + (3,4 mA)(2,7 kΩ + 1,8 kΩ)
       = –20 V + 15,3 V
       = – 4,7 V
7.14  Curva univErSal DE 
polarização para o jfET
Uma vez que o traçado da curva de transferência é 
necessário para a solução CC de uma configuração com 
JFET, foi desenvolvida uma curva universal que pode ser utilizada para qualquer nível de I
DSS e VP. A curva universal 
para o JFET de canal n ou MOSFET tipo depleção (para 
valores negativos de VGSQ) é mostrada na Figura 7.59. 
Observe que o eixo horizontal não é VGS, e sim um valor 
normalizado definido por VGS/|VP|, com | VP| indicando 
que somente a magnitude de VP deve ser empregada, e 
não o seu sinal. Para o eixo vertical, a escala também é normalizada, com I
D/IDSS. O resultado é que, quando ID = 
IDSS, a razão é 1, e quando VGS = VP, a razão VGS/|VP| é  –1. 
Observe também que a escala para ID/IDSS está à esquer -0ID (mA)
VGSQ1,4 V1 432 ––– –
=5– 12 34
VPVGSIDQ3,4 mA =Ponto Q
1248
7
6
5
 
Figura 7.58 Determinação do ponto Q para uma 
configuração com JFET da Figura 7.57.
ID
IDSS IDSSRSVPm=
1,0
0,8
0,6
0,4
0,2
01,0
0,8
0,6
0,4
0,2VGGM=VPm+
0,8 0,6 0,4 0,2 0 –– ––VGS
VP1–deI
PVCurva normalizada
D=IDSS 1–GS
V25
4
3
2
1
 Figura 7.59 Curva universal de polarização para o JFET.380   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   380 3/11/13   5:55 PMda, e não à direita, como nos exercícios de ID anteriores. 
As duas escalas adicionais à direita necessitam de uma 
apresentação. A escala vertical denominada m pode ser 
empregada para determinar a solução nas configurações com polarização fixa. A outra escala, chamada de M , é 
empregada juntamente com a escala m  para determinar 
a solução para as configurações por divisor de tensão.  
O traçado das escalas m e M é consequência de um desen-
volvimento matemático que envolve as equações do circui-to e das escalas normalizadas introduzidas anteriormente. A descrição a seguir não se concentra no motivo da escala m se estender de 0 a 5 em V
GS/|VP| = –0,2, nem no motivo 
da escala M se estender de 0 a 1 em VGS/|VP| = 0, mas sim 
em como utilizar as escalas resultantes de modo a obter uma solução para as configurações. As equações para m 
e M são as seguintes, com V
G definida pela Equação 7.15:
 m=0VP 0
IDSSRS  
 (7.43)
 M=m×VG
0VP 0  
 (7.44)
com
 VG=R2VDD
R1+R2   
 
A excelência desse método está em não haver neces-
sidade de traçar a curva de transferência para cada análise, na maior facilidade para sobrepor a reta de polarização e no fato de que há menos cálculos a serem realizados. A utili -
zação dos eixos m e M fica melhor descrita nos exemplos 
que utilizam as escalas. Uma vez entendido claramente o procedimento, a análise pode se tornar bem rápida e com alto grau de precisão.
ExEmplo 7.18Determine os valores quiescentes de I
D e VGS para o 
circuito da Figura 7.60.Solução: Calculando o valor de m, obtemos:
m=0VP 0
IDSSRS=0-3 V 0
(6 mA)(1,6  k)=    13,0
A reta de autopolarização definida por RS é traçada 
desenhando-se uma linha reta da origem até um ponto definido por m = 0,31, como mostra a Figura 7.61.
O ponto Q resultante:
ID
IDSS=0,18   
  e
     VGS
0VP 0=-    575,0Os valores quiescentes de ID e VGS podem, então, ser 
determinados da seguinte maneira: I
DQ = 0,18IDSS = 0,18(6 mA) = 1,08 mA
e VGSQ = –0,575|VP| = – 0,575(3 V) = –1,73 V
ExEmplo 7.19Determine os valores quiescentes de I
D e VGS para o 
circuito da Figura 7.62.Solução:Calculando m, temos:
m=0VP 0
IDSSRS=0-6 V 0
(8 mA)(1,2  k)=    526,0
Determinando VG, obtemos:
VG=R2VDD
R1+R2=(220  k)(18 V)
910 k+220 k=3,5    V
Determinando M, temos:
M=m×VG
0VP0=0,625 a3,5 V
6 Vb=    563,0
Agora que m e M são conhecidos, a reta de polarização 
pode ser traçada na Figura 7.61. Observe que, apesar de os valores de I
DSS e VP serem diferentes para os dois 
circuitos, a mesma curva universal pode ser emprega -
da. Primeiro, determine M no eixo M, como mostra a 
Figura 7.61. Depois desenhe uma reta horizontal até o eixo m, e, no ponto de interseção, adicione o valor de 
m, como mostra a figura. Utilizando o ponto resultante 
+
–VGSQGD
SC1C2
RG 
RS RD I DQ
 ,,
,,
Figura 7.60 Exemplo 7.18.Capítulo 7  polarização do fET  381
Boylestad_2012_cap07.indd   381 3/11/13   5:55 PMno eixo m e a interseção no M, desenhe uma linha reta 
para interceptar a curva de transferência e definir o 
ponto Q. Isto é,ID
IDSS=0,53 
  e
  VGS
0VP 0=-    62,0
e IDQ = 0,53IDSS = 0,53(8 mA) = 4,24 mA
com VGSQ = –0,26|VP| = –0,26(6 V) = –1,56 V
7.15 apliCaçõES prá TiCaS 
As aplicações aqui descritas se beneficiam da alta 
impedância de entrada dos transistores de efeito de campo, da isolação que existe entre os circuitos de porta e dreno e da região linear das curvas características do JFET que permitem a aproximação do dispositivo por um elemento resistivo entre os terminais de dreno e fonte.
resistor controlado por tensão 
(amplificador não inversor)
Uma das aplicações mais comuns do JFET é como 
um resistor variável cujo valor de resistência é controlado 
pela tensão CC aplicada no terminal de porta. Na Figura 7.63(a), a região linear de um transistor JFET foi claramen-0,2
–1,0 –0,8 –0,6 –0,4 –0,2 01,0
0,8
0,6
0,45
4
3
2
1 0,20,4
0,3650,60,81,0
Ponto Q (Ex. 6.20)
Ponto Q (Ex. 6.19)m = 0,625
m = 0,31ID
IDSS IDSSRSVPm=VGGM=VPm+
IDSSID= 0,53
IDSSID= 0,18
VPVGS= –0,575VPVGS= –0,26
 
Figura 7.61 Curva universal para os exemplos 7.18 e 7.19.
I DQ
RD 
RS +
–VGSQC1C2R1
R2
 ,
,
Figura 7.62 Exemplo 7.19.382   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   382 3/11/13   5:55 PMte indicada. Observe que, nessa região, todas as curvas têm 
início na origem e seguem um traçado relativamente reto conforme a tensão dreno-fonte e a corrente de dreno au-mentam. Lembre-se do ensinamento básico de CC segundo o qual o gráfico de um resistor fixo nada mais é do que 
uma linha reta com sua origem na interseção dos eixos .
Na Figura 7.63(b), a região linear foi expandida 
para uma tensão máxima dreno-fonte de cerca de 0,5 V . Observe que, apesar destes trechos apresentarem alguma curvatura, eles podem ser facilmente aproximados por linhas relativamente retas que tenham origem na interseção dos eixos e uma inclinação determinada pela tensão CC porta-fonte. Lembre-se das discussões anteriores que, para um gráfico I-V em que a corrente é o eixo vertical e a 
tensão, o eixo horizontal, quanto maior a inclinação, menor a resistência, e, quanto mais horizontal a curva, maior a resistência. O resultado natural é que uma linha vertical possui resistência 0 Ω e uma linha horizontal possui resistência infinita. Em V
GS = 0 V , a inclinação é 
a maior, e a resistência, a menor. À medida que a tensão porta-fonte se torna mais negativa, a inclinação diminui até ser quase horizontal próximo à tensão de pinch-off .
É importante lembrar que essa região está limitada 
a valores de V
DS relativamente pequenos se comparados à tensão de pinch-off . Em geral, a região linear de um 
JFET é definida por VDS << VDSmáx e |VGS| << |VP|.
Por meio da lei de Ohm, podemos calcular a resistên-
cia associada a cada curva da Figura 7.63(b) utilizando a corrente que resulta em uma tensão dreno-fonte de 0,4 V .
VGS=0 V:  RDS=VDS
IDS=0,4 V
4 mA=100 
VGS=-0,5 V:  RDS=VDS
IDS=0,4 V
2,5 mA=160 
VGS=-1 V:   RDS=VDS
IDS=0,4 V
1,5 mA=267 
VGS=-1,5 V:  RDS=VDS
IDS=0,4 V
0,9 mA=444 
VGS=-2 V:   RDS=VDS
IDS=0,4 V
0,5 mA=800 
VGS=-2,5 V:  RDS=VDS
IDS=0,4 V
0,12 mA=3,3 k    
Observe como a resistência dreno-fonte aumenta à 
medida que a tensão porta-fonte se aproxima do valor 
de pinch-off.
(a)06
54321ID (mA)
   8  7  6  5  4  3  2        1 VDS (volts)–2,5 V–2 V–1,5 V–1 V–0,5 VVGS = 0 V
Região linearIDSS = 6 mA
VP = –3 V
(b)ID (mA)
0 0,1 0,2 0,3 0,4 0,5 VDS (volts)123456
VGS = 0 V
–0,5 V
–1 V
–1,5 V
–2 V
–2,5 VAumento da resistência RDS100 Ω
160 Ω
267 Ω
444 Ω
800 Ω
3,3 kΩ
 
Figura 7.63 Curvas características de um JFET: (a) definição da região linear; (b) expansão da região linear.Capítulo 7  polarização do fET  383
Boylestad_2012_cap07.indd   383 3/11/13   5:55 PMPodemos verificar pela Equação 6.1, o resultado 
obtido utilizando a tensão de pinch-off  de –3 V e Ro = 100 
Ω em VGS = 0 V . Temos:
RDS=Ro
a1-VGS
VPb2=100 
a1-VGS
-3 Vb2
VGS=-0,5 V:  RDS=100 
a1--0,5 V
-3 Vb2
=144  (versus  160  
anteriormente)
anteriormente)VGS=-1 V:  RDS=100 
a1--1 V
-3 Vb2
=225  (versus  267  
anteriormente)VGS=-1,5 V:  RDS=100 
a1--1,5 V
-3 Vb2
=400  (versus  444  
VGS=-2 V:  RDS=100 
a1--2 V
-3 Vb2
=900  (versus  800  
anteriormente)VGS=-2,5 V:  RDS=100 
a1--2,5 V
-3 Vb2
=3,6 k (versus  3,3 k anteriormente)   
Embora os resultados não coincidam exatamente, para 
a maior parte das aplicações a Equação 6.1 permite uma 
excelente aproximação do valor real de resistência para RDS.
Devemos ter em mente que os valores possíveis de 
VGS entre 0 V e o pinch-off são infinitos, o que resulta 
em todos os valores de resistores entre 100 Ω e 3,3 kΩ. De modo geral, portanto, essa discussão é ilustrada pela Figura 7.64(a). Para V
GS = 0 V , o resultado seria a equivalência 
da Figura 7.64(b); para VGS = –1,5 V , a equivalência da 
Figura 7.64(c); e assim por diante.
Analisemos agora o uso dessa resistência de dreno 
controlada por tensão no amplificador não inversor da 
Figura 7.65(a) — o termo não inversor significa que os sinais de entrada e de saída estão em fase. No Ca-
pítulo 10, discutiremos com mais detalhes o amp-op da Figura 7.65(a) e sua equação de ganho será deduzida na Seção 10.4.
Se R
f = R1, o ganho resultante é igual a 2, como 
mostram os sinais senoidais em fase da Figura 7.65(a). Na Figura 7.65(b), o resistor variável foi substituído por um JFET de canal n. Se R
f = 3,3 kΩ e o transistor da Figura 
7.63 tivesse sido empregado, o ganho poderia variar de 1 + 3,3 kΩ/3,3 kΩ = 2 até 1 + 3,3 kΩ/100 Ω = 34 para 
G
+G
+
VGS VGS
–S –SD
RDS = f(VGS)para VDS <<    VDSmáx  VGS <<    VPD
(a)
VGS = –1,5 VG
+
0 V
–SD
100 RDS
(b)G
–
1,5 V
+SD
400 RDS
(c)VGS = 0 V
 
Figura 7.64 Resistência de dreno controlada por tensão para um JFET: (a) equivalência geral; (b) com VGS = 0 V;  
(c) com VGS = –1,5 V .384   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   384 3/11/13   5:55 PMum VGS variando de –2,5 V a 0 V , respectivamente. Nor -
malmente, portanto, o ganho do amplificador pode ter 
qualquer valor entre 2 e 34, pelo simples controle da ten-são de polarização CC aplicada. O impacto desse tipo de controle pode se estender a uma variedade de aplicações. Por exemplo, se a tensão da bateria de um rádio começa a cair com o uso prolongado, o valor CC na porta do JFET controlador cairá, bem como o valor de R
DS. Uma queda 
em RDS resultará em um aumento de ganho para o mesmo 
valor de Rf, e o volume de saída do rádio pode ser mantido. 
Diversos osciladores (circuitos desenvolvidos para gerar sinais senoidais de frequências específicas) têm um fator de resistência na equação para a frequência gerada. Se a frequência gerada começar a se modificar, um circuito de realimentação poderá ser projetado para mudar o valor CC na porta de um JFET e, consequentemente, sua resistência de dreno. Se a resistência de dreno for parte do fator de resistência na equação de frequência, a frequência gerada poderá ser estabilizada ou mantida.
Um dos fatores mais importantes que afetam a 
estabilidade de um sistema é a variação de tempera-tura. À medida que um sistema se aquece, a tendência 
natural é que o ganho aumente, o que costuma provocar um aquecimento maior que pode resultar em uma condição chamada de “deriva térmica”. Em um sistema com projeto adequado pode ser introduzido um termistor que modifi -
cará o nível de polarização de um resistor JFET variável controlado por tensão. Se a resistência do termistor cair com o aumento da temperatura, o controle de polarização do JFET poderá fazer com que a resistência do dreno se modifique na estrutura do amplificador e reduza o ganho, estabelecendo um efeito de equilíbrio.vi
1 mVvo
π+
–vi
vo = (1 +
vo = (1 +RfRf
R1) vi
vi
RfR1
Rf
RDS) vi2 mV
(Rf = R1)
(a)
+
–GD D
S SVGS
(b)RDS+
–
 Figura 7.65 (a) Configuração não inversora para um amp-op; (b) utilização da resistência dreno-fonte controlada por tensão 
de um JFET no amplificador não inversor.Capítulo 7  polarização do fET  385
Boylestad_2012_cap07.indd   385 3/11/13   5:55 PMAntes de deixarmos a discussão sobre problemas 
térmicos, observe que algumas especificações de projetos 
(normalmente militares) requerem que o sistema mais sensível a variações de temperatura seja colocado em uma ‘câmara’ ou ‘forno’ para garantir que seja mantido em uma temperatura constante. Por exemplo, um resistor de 1 W pode ser colocado em um compartimento que tenha um circuito oscilador apenas para manter um nível de aquecimento ambiente constante na região. O projeto estaria, então, centrado nessa temperatura, que seria tão alta quando comparada àquela normalmente gerada pelos componentes que as variações nos valores de temperatura dos elementos poderiam ser ignoradas e uma frequência de saída estável poderia ser garantida.
Outras áreas de aplicação abrangem quaisquer for -
mas de controle de volume, efeitos musicais, medidores, atenuadores, filtros, projetos de estabilização etc. Uma vantagem desse tipo de estabilização é o fato de que ela evita o uso de reguladores de alto custo (veja o Capítulo 15), embora deva ficar claro que o propósito desse tipo de mecanismo de controle é “ajustar”, e não ser a fonte primária de estabilização.
Para o amplificador não inversor, uma das maiores 
vantagens associadas ao uso de um JFET para controle é o fato de se tratar de um controle CC, e não CA. Na maioria dos sistemas, o controle CC resulta não apenas em uma probabilidade menor de adicionar-se ruído in-desejável no sistema, mas também é muito útil quando se deseja controlar remotamente. Na Figura 7.66(a), por exemplo, um painel de controle remoto controla o ganho do amplificador para o alto-falante através de uma linha CA conectada ao resistor variável. A longa linha saindo do amplificador pode captar facilmente ruídos do ambiente, gerados em torno dela, por exemplo, por lâmpadas fluorescentes, estações de rádio local, equipa-mentos (inclusive computadores), motores, geradores etc. O resultado pode ser um sinal de 2 mV na linha com 
um nível de ruído de 1 mV — uma péssima relação sinal--ruído, que pode contribuir para a deterioração do sinal vindo do microfone devido ao ganho do amplificador. Na Figura 7.66(b), uma linha CC controla a tensão de porta do JFET e a resistência variável no amplificador não inversor. Ainda que a tensão CC na linha seja de apenas –2 V , uma tensão de ruído induzida de 1 mV na longa linha resulta em uma relação sinal-ruído bastante elevada, fazendo com que este ruído possa ser ignorado no processo de distorção. Em outras palavras, o ruído da linha CC simplesmente moveria ligeiramente o ponto de operação CC sobre as curvas características do dispositivo e praticamente não teria efeito nenhum sobre a resistência de dreno resultante — a isolação entre o ruído na linha e a resposta do amplificador seria quase ideal.Embora as figuras 7.66(a) e (b) tenham uma linha 
de controle relativamente longa, esta pode ser de apenas 6”, como mostra o painel de controle da Figura 7.66(c), em que todos os elementos do amplificador se encontram no mesmo compartimento. Considere, porém, que basta 
1” para captar ruído de RF, o que torna o controle CC uma característica positiva em quase todos os sistemas. Além disso, visto que a resistência de controle da Figura 7.66(a) costuma ser bastante grande (centenas de quilo--ohms), enquanto os resistores de controle de tensão do sistema CC da Figura 7.66(b) são normalmente bastante pequenos (poucos quilo-ohms), o resistor de controle de volume para o sistema CA absorverá muito mais ruído CA do que o projeto CC. Esse fenômeno resulta do fato de que, no ar, os sinais de ruído RF têm uma resistência interna muito alta e, por isso, quanto maior a resistência de captação, maior será o ruído RF absorvido pelo recep-tor. Lembre-se do teorema de Thévenin, segundo o qual, para uma máxima transferência de potência, a resistência de carga deve se igualar à resistência interna da fonte.
Como podemos observar, o controle CC funciona 
com computadores e sistemas de controle remoto, pois ambos operam fora de níveis CC fixos específicos. Por exemplo, quando um sinal infravermelho (IR, do inglês infrared) é enviado por um controle remoto para o recep -
tor de uma TV ou videocassete, o sinal passa por uma sequência contador-decodificador para definir um valor de tensão CC específico em uma escada de níveis de tensão que podem ser inseridos na porta do JFET. Quando se trata de controle de volume, a tensão de porta pode controlar a resistência de dreno de um amplificador não inversor, controlando o volume do sistema.
Circuito temporizador
A alta isolação existente entre os circuitos de porta e 
dreno permite o projeto de um temporizador relativamente simples, como mostra a Figura 7.67. Temos uma chave nor -
malmente aberta (NA) que, quando fechada, causa um cur -
to no capacitor e faz com que a tensão entre seus terminais caia rapidamente a 0 V . O circuito de chaveamento pode manipular a descarga rápida da tensão no capacitor, pois as tensões atuantes são relativamente baixas e o tempo de descarga é extremamente curto. Há quem diga que se trata de um projeto muito simplista, porém seu uso é bastante frequente na prática, não sendo considerado um “crime”.
Quando a energia é aplicada, o capacitor responde 
com sua equivalência de curto-circuito, pois a tensão no 
capacitor não pode mudar instantaneamente. Como re-sultado disso, a tensão porta-fonte do JFET imediatamente se estabelece em 0 V , a corrente do dreno I
D se iguala a IDSS 
e a lâmpada se acende. No entanto, com a chave normal -
mente na posição aberta, o capacitor passa a carregar até 386   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   386 3/11/13   5:55 PM– 9 V . Por causa da alta impedância paralela de entrada 
do JFET, ele não tem basicamente efeito algum sobre 
a constante de tempo de carga do capacitor. Even-tualmente, quando o capacitor atinge o nível de pinch-off, o JFET e a lâmpada se desligam. De modo geral, porém, quando o sistema é ligado pela primeira vez, a lâmpada se acende por um período de tempo muito curto e então se desliga. O sistema agora está pronto para desempenhar sua função de temporizador. 
Quando a chave é fechada, ela curto-circuita o ca-
pacitor (R
3 << R1, R2), o que estabelece uma tensão de 
0 V na porta. A corrente de dreno resultante é IDSS, e a +
–
RF captado 
(alto R)RF captado (fio longo não blindado)
100 k
Controle de ganhoSinal de 2 mV, ruído de 1 mV
Baixa relação sinal/ruídoCA
(a)
+
–
Nível de polarização –2 V
1 kRuído de 1 mV, Alta relação CC/ruídoCC
(b)VCC
Ruído de 
RF
6" ou menos de 
         comprimento
(c)
Figura 7.66 Demonstração dos benefícios do controle CC: sistema com (a) controle CA; (b) controle CC;  
(c) absorção de ruído RF.Capítulo 7  polarização do fET  387
Boylestad_2012_cap07.indd   387 3/11/13   5:55 PMlâmpada se acende com brilho máximo. Quando a chave 
é solta, o capacitor irá se carregar em direção a –9 V e, eventualmente, ao atingir a tensão de pinch-off , o JFET e 
a lâmpada se desligam. O período em que a lâmpada fica acesa é determinado pela constante de tempo do circuito de carga determinado por τ  = (R
1 + R2)C e pelo valor da tensão 
de pinch-off. Quanto mais negativa a tensão de pinch-off , 
mais tempo a lâmpada permanece acesa. O resistor R1 é 
incluído para assegurar que há resistência no circuito de carga quando se liga a fonte de alimentação. Do contrário, poderia haver uma corrente muito intensa que danificaria o circuito. O resistor R
2 é variável e, por isso, o tempo 
da lâmpada acesa pode ser controlado. O resistor R3 foi 
acrescentado para limitar a corrente de descarga quando a chave é fechada. Quando a chave através do capacitor é fechada, o tempo de descarga dele fica restrito a 5τ = 5RC = 5 (1 kΩ)(33 μF) = 165 μs = 0,165 ms = 0,000165 s. Em 
resumo, portanto, quando a chave é pressionada e solta, a lâmpada se acende com brilho máximo e, com o passar do tempo, torna-se mais fraca até se desligar após um período de tempo determinado pela constante de tempo do circuito.
Uma das aplicações mais óbvias do sistema tem-
porizador ocorre em um corredor em que a presença de luz é desejada durante um período de tempo, o suficiente para que a passagem seja feita com segurança, para que logo depois ela seja desligada automaticamente. Quando entramos ou saímos de um carro, é interessante ter uma luz ligada por alguns segundos sem termos que nos preo -
cupar em desligá-la. Existem inúmeras possibilidades para um circuito temporizador como as que acabamos de descrever. Podemos pensar em uma lista interminável de sistemas elétricos e eletrônicos que podem ficar ligados 
por períodos determinados de tempo.Podemos nos perguntar por que o TBJ não seria 
uma boa alternativa para o JFET na mesma aplicação. Primeiro, a resistência do TBJ pode ser apenas de alguns quilo-ohms. Isso afetaria não apenas a constante de tempo do circuito de carga, como também a tensão máxima que o capacitor poderia se carregar. Basta desenhar um circuito equivalente substituindo o transistor por um resistor de 1 kΩ, e este conceito fica bastante claro. Além disso, as tensões de controle devem ser projetadas com maior cuidado, pois o transistor TBJ liga com cerca de 0,7 V . A variação de tensão do estado ligado para o desligado é de apenas 0,7 V , e não 4 V , como para a configuração JFET. Uma observação final: podemos notar a ausência de um resistor em série no circuito do dreno na situação em que a lâmpada é acesa pela primeira vez e sua resis-tência é bastante baixa. A corrente resultante pode ser alta o suficiente para atingir o valor máximo suportado pela lâmpada. No entanto, como já foi descrito no caso da chave no capacitor, se os níveis de energia forem baixos e a duração dessa situação transitória adversa for mínima, esse tipo de projeto é aceitável. Caso ainda exista alguma preocupação, um resistor de 0,1 a 1 Ω inserido em série com a lâmpada garantiria certa segurança.
Sistemas de fibra óptica
A introdução da tecnologia de fibra óptica teve gran-
de impacto na indústria da comunicação. A capacidade de transporte de informações do cabo de fibra óptica é muito maior  do que a dos métodos convencionais de pares de 
fios. Além disso, a espessura do cabo é reduzida e o custo é menor; a interferência que ocorre devido aos efeitos 
eletromagnéticos entre os condutores de transporte de  Fechar chave e 
soltar quando Lâmpada de 8 V
,
,
,
Figura 7.67 Circuito temporizador JFET.388   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   388 3/11/13   5:55 PMcorrente é eliminada, assim como captação de ruídos que 
ocorre devido a fatores externos, como relâmpagos. 
A indústria de fibra óptica se baseia no fato de que 
a informação pode ser transmitida em um feixe de luz. Apesar de a velocidade da luz no espaço livre ser de 3 × 10
8 
metros por segundo, ou aproximadamente 186.000 milhas por segundo, sua velocidade será reduzida ao encontrar outros meios, o que resulta em reflexão e refração. Seria de se esperar que, quando a informação em forma de luz passasse por um cabo de fibra óptica, a luz atravessaria as paredes do cabo. Entretanto, o ângulo no qual a luz é inje-tada no cabo se revela fundamental, assim como o projeto do cabo. Na Figura 7.68, os elementos básicos de um cabo de fibra óptica são definidos. O núcleo de vidro ou plástico do cabo pode ter uma espessura de 8 μm, algo próximo a 1/10 do diâmetro de um fio de cabelo. O núcleo é envol-vido por uma camada externa chamada de revestimento , 
também feito de plástico ou vidro, mas que tem um índice de refração diferente para garantir que a luz do núcleo que atingir a camada externa seja refletida e retorne para ele. Uma capa protetora é então acrescentada para proteger as camadas internas de possíveis agentes externos.
A maioria dos sistemas ópticos trabalha na faixa de 
frequência infravermelha, que se estende de 3 × 10
11 Hz a 5 × 1014 Hz. Isso está imediatamente abaixo do espectro 
de luz visível, a qual se estende de 5 × 1014 Hz a 7,7 × 
1014 Hz. Na maioria dos sistemas ópticos, a faixa de fre-
quência utilizada vai de 1,87 × 1014 Hz a 3,75 × 1014 Hz. 
Devido às frequências muito altas, cada portadora pode ser modulada por centenas ou milhares de canais de voz simultaneamente. Além disso, podemos obter uma trans-missão de velocidade muito alta por computador, apesar de ser necessário que os componentes eletrônicos dos moduladores consigam também operar adequadamente na mesma frequência. Para distâncias superiores a 30 milhas náuticas devemos utilizar repetidores (uma combinação de receptor, amplificador e transmissor), o que torna neces-sário um condutor elétrico adicional no cabo que conduza uma corrente de cerca de 1,5 A a 2.500 V .
A Figura 7.69 ilustra os componentes básicos de um 
sistema óptico de comunicação. O sinal de entrada é apli -
cado a um modulador de luz cuja única função é converter o sinal de entrada em um dos níveis correspondentes de intensidade de luz para ser direcionado de acordo com o comprimento do cabo de fibra óptica. A informação segue, então, pelo cabo até a estação receptora, onde um demodulador de luz converterá a intensidade variável de luz em níveis de tensão iguais aos do sinal original.
A Figura 7.70(a) mostra um equivalente eletrônico da 
transmissão de informações de computador TTL (lógica--transistor-transistor). Com o controle Enable (habilitar) no 
estado “ligado” ou 1, a informação TTL na entrada da porta AND atinge o terminal de porta do JFET. O projeto é desen-volvido de modo que os níveis discretos de tensão associados à lógica TTL ligarão e desligarão o JFET (talvez 0 V e –5 V , respectivamente, para um JFET com V
P = – 4 V). As variações 
resultantes nos valores de corrente chegam em dois valores distintos de intensidade de luz no LED (Seção 1.16) no cir -
cuito do dreno. A luz emitida é, então, direcionada através do cabo até a estação receptora, onde um fotodiodo (Seção 16.6) reagirá à luz incidente e permitirá que diferentes valores de corrente passem de acordo com o estabelecido por V e R.  
Demodulador 
de luz Sinal de saídaModulador de luz
Sinal de entrada [voz, vídeo (TV), dados etc.]
Cabo de fibra ópticaCada seção da conexão de fibra óptica transatlântica 
possui cerca de 53 quilômetros de extensão 
(a distância entre os regeneradores)
 
Figura 7.69 Componentes básicos de um sistema de comunicação óptica.Capa protetoraRevestimento 
(vidro ou plástico)
Núcleo (vidro ou plástico)
 
Figura 7.68 Elementos básicos de um cabo de fibra óptica.Capítulo 7  polarização do fET  389
Boylestad_2012_cap07.indd   389 3/11/13   5:55 PMA corrente de fotodiodos é uma corrente reversa cujo sentido é 
indicado na Figura 7.70(a), mas, no circuito equivalente CA, o fotodiodo e o resistor R estão em paralelo, como mostra a Fi-
gura 7.70(b), estabelecendo o sinal desejado com a polaridade indicada na porta do JFET. O capacitor C é simplesmente um 
circuito aberto para CC, isolando a estrutura de polarização do fotodiodo do JFET, e um curto-circuito, como mostrado, para o sinal v
s. O sinal de entrada será amplificado e aparecerá no 
terminal do dreno do JFET na saída.
Como já foi mencionado, todos os elementos do 
projeto, incluindo os JFETs, o LED, o fotodiodo, os ca-pacitores etc., devem ser cuidadosamente escolhidos para garantir um funcionamento adequado na alta frequência de transmissão. Na verdade, os diodos a laser costumam ser usados no lugar dos LEDs no modulador, pois trabalham com taxas mais altas de informação e maior potência e cau-sam menos perdas de transmissão e de acoplamento. No entanto, os diodos a laser são muito mais caros e sensíveis à temperatura e têm vida útil geralmente mais curta do que os LEDs. No lado do demodulador, os fotodiodos são do 
tipo fotodiodo pin ou fotodiodo de avalanche. A abrevia-tura pin vem do processo de construção p-intrínseco-n, e o termo avalanche vem do rápido processo de ionização 
que ocorre durante a operação.
De modo geral, o JFET é excelente para essa aplicação 
por conta de sua alta isolação do lado da entrada e de sua capacidade de ‘passar’ rapidamente de um estado para outro em função da entrada TTL. No lado da saída, a isolação im-pede que qualquer efeito do circuito sensor do demodulador afete a resposta CA e faz com que haja um ganho em sinal antes de ele ser passado para o próximo estágio.
acionador de relé com moSfET
O acionador de relé com MOSFET descrito nesta 
seção é um excelente exemplo de como os FETs podem ser utilizados para acionar circuitos de alta corrente/alta tensão sem desviar corrente ou potência do circuito acionador. A alta impedância de entrada dos FETs basicamente isola as duas partes do circuito sem a necessidade de conexões ópticas ou eletromagnéticas. O circuito a ser descrito tem várias aplicações, mas foca-remos em um sistema de alarme ativado quando objetos ou pessoas ultrapassam o plano da luz transmitida.Cabo de fibra ópticaVDD1
RD1
VDD2
RD2
CCRV
C+
–vgsvo
Imodulado
Fotodiodo 
ou 
fototransistor Corrente reversa 
modulada
(a)Enable
Dados 
TTLV
Porta AND
vgs = –vs+
–vs
+–
Im
(b)R
 
Figura 7.70 Canal de comunicação de fibra óptica TTL: (a) projeto JFET; (b) transmissão do sinal gerado no fotodiodo.390   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   390 3/11/13   5:55 PMO LED IR (infravermelho, não visível) da Figura 
7.71 direciona a luz através de um funil direcional para 
chegar a uma célula fotocondutora (Seção 16.7) do circuito de controle. Essa célula tem uma faixa de resistência de cerca de 200 kΩ em seu nível de resistência no escuro até menos de 1 kΩ em altos níveis de iluminação. O resistor R
1 é uma resistência variável que pode ser utilizada para 
ajustar o nível de limiar do MOSFET tipo depleção. Foi empregado um MOSFET de potência média por causa do alto valor da corrente do dreno na bobina de magnetização. O diodo foi incluído como um dispositivo de proteção por motivos já discutidos com detalhes na Seção 2.11.
Quando o sistema está ligado e a luz atinge constan -
temente a célula fotocondutora, a resistência da célula pode cair para 10 kΩ. Neste valor, a aplicação da regra do divisor de tensão resulta em uma tensão de cerca de 0,54 V no terminal de porta (com o potenciômetro de 50 kΩ ajustado em 0 kΩ). O MOSFET estará ligado, mas não terá uma corrente de dreno suficiente para modificar o estado do relé. Quando alguém passa, a fonte de luz é cortada e a resistência da célula pode subir rapidamente (em alguns microssegundos) para 100 kΩ. A tensão na porta se eleva, então, para 3 V , ligando rapidamente o MOSFET, o que ativa o relé e liga o sistema sob controle. Um circuito de alarme possui um sis-tema próprio de controle que não permite seu desligamento quando a luz retorna à célula fotocondutora.
Em suma, portanto, podemos controlar um circuito 
de alta corrente com um valor de tensão CC relativamente baixo em um sistema de baixo custo. O único inconvenien-te que o sistema apresenta é o fato de que o MOSFET fica ligado mesmo na ausência de pessoas ou objetos. Isso pode ser eliminado em sistemas mais sofisticados, mas devemos ter em mente que os MOSFETs são dispositivos de baixo consumo de energia e, portanto, as perdas, mesmo em 
grandes intervalos de tempo, serão baixas.
7.16 rESumo
Conclusões e conceitos importantes
1.  Uma configuração com polarização fixa possui, como o nome indica, uma tensão CC fixa aplicada 
da porta para a fonte com o propósito de estabelecer o ponto de operação.
2. A relação não linear entre a tensão porta-fonte 
e a corrente de dreno de um JFET exige que seja utilizada uma solução gráfica ou matemática (en-volvendo a solução de duas equações simultâneas) para determinar o ponto quiescente de operação.
3.  Todas as tensões com uma única letra como índice definem uma tensão de um ponto específico em relação ao terra.
4.  A configuração com autopolarização é determinada por uma equação de V
GS que sempre passa pela 
origem. Qualquer outro ponto determinado pela equação de polarização estabelece uma linha reta para representar o circuito de polarização.
5.  Para a configuração por divisor de tensão, podemos sempre pressupor que a corrente de porta é 0 A para permitir uma isolação do circuito divisor de tensão 
da seção de saída. A tensão resultante porta-terra será sempre positiva para um JFET de canal n e negativa 
para um JFET de canal p. Valores crescentes de R
S 
Contador, 
alarme, lâmpada, etc.
Relé
MOSFET6 V
R1
R2100 k
50 k
VG
VGS–+Controle de tensão de limiar
Célula fotocondutoraSistema de alta corrente ou alta tensão
1 k 200 kLED IR 
 
Figura 7.71 Acionador de relé com MOSFET.Capítulo 7  polarização do fET  391
Boylestad_2012_cap07.indd   391 3/11/13   5:55 PMresultam em valores quiescentes de ID mais baixos 
e em valores mais negativos de VGS para um JFET 
de canal n .
6.  O método de análise aplicado aos MOSFETs tipo 
depleção é o mesmo aplicado para os JFETs, com a única diferença sendo um ponto de operação possível com valor de I
D acima do valor de IDSS.
7.  As características e os métodos de análise aplicados aos MOSFETs tipo intensificação são completa-
mente diferentes daqueles dos JFETs e MOSFETs 
tipo depleção. Para valores de V
GS menores do que 
o valor de limiar, a corrente de dreno é 0 A.
8.  Ao analisar circuitos com dispositivos variados, devemos primeiro trabalhar com a região do circuito que oferece um valor de tensão ou corrente utili-
zando as relações básicas associadas a esses dispo-sitivos. Utilizamos, então, este valor e as equações apropriadas para determinar outros valores de tensão ou corrente do circuito na região ao redor do sistema.
9.  O procedimento de projeto normalmente requer que se descubra um valor de resistência para estabelecer o valor de tensão ou corrente desejados. Com isso em mente, devemos lembrar que o valor de resistência é definido pela tensão no resistor dividida pela corrente que passa por ele. No procedimento de 
projeto, ambas as quantidades estão normalmente disponíveis para um elemento resistivo específico.
10.  Resolver os problemas de um circuito requer um co-nhecimento claro e consistente do comportamento 
terminal de cada um dos dispositivos do circuito. Com esse conhecimento, podemos oferecer uma es-timativa dos valores de tensão de trabalho de pontos 
específicos do circuito, que podem ser conferidos com um voltímetro. A função ohmímetro de um multíme-tro é particularmente útil para garantir que haja uma conexão real entre todos os elementos do circuito.
11.  A análise dos FETs de canal p é a mesma aplicada 
aos FETs de canal n, exceto pelo fato de que todas as 
tensões possuem polaridade oposta, e as correntes, sentido oposto.
Equações
JFETs/MOSFETs tipo depleção:
Configuração com polarização fixa: 
VGS = –VGG = VG
Configuração com autopolarização: 
VGS = –IDRSPolarização por divisor de tensão: 
VG=R2VDD
R1+R2
VGS = VG – IDRS
MOSFETs tipo intensificação:
Polarização por realimentação: 
VDS = VGS
VGS = VDD – IDRD
Polarização por divisor de tensão: 
VG=R2VDD
R1+R2
VGS = VG – IDRS
7.17 análiSE CompuT aCional
pSpice para Windows
Configuração por divisor de tensão com JFET  Agora, verificaremos os resultados do Exemplo 
7.19 utilizando o PSpice para Windows. O circuito da Figura 7.72 é construído com os métodos descritos nos capítulos anteriores. O JFET J2N3819 é obtido na bi-blioteca EV AL, e o Edit-PSpice model serve para fixar 
Beta em 0,222 mA/V
2 e Vto em –6 V . O valor de Beta 
é determinado por beta = IDSS/VP2 (Equação 6.17) e IDSS e 
VP fornecidas. Os resultados de Simulation são mostra-
dos na Figura 7.73 com os níveis de polarização CC de tensão e corrente. A corrente de dreno resultante é 4,225 mA comparada ao valor calculado de 4,24 mA — uma 
 Figura 7.72 Resultados para os valores de corrente e 
tensão na configuração por divisor de tensão com  
JFET utilizando PSpice para Windows.392   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   392 3/11/13   5:55 PMaproximação excelente. A tensão VGS é 3,504 V – 5,070 V 
= –1,57 V versus o valor calculado de –1,56 V do Exemplo 
7.19 — outra excelente aproximação.
Circuitos combinados A seguir, os resultados do 
Exemplo 7.12 com transistor TBJ e JFET serão verifica-
dos. Para o transistor, Bf (beta) é fixado em 180, enquanto 
para o JFET, Beta é programado para 0,333 mA/V2 e Vto 
para – 6 V , como no exemplo. Os resultados de todos os valores CC aparecem na Figura 7.73. Note novamente a excelente aproximação com a solução calculada à mão, sendo V
D em 11,44 V comparável a 11,07 V; VS = VC em 
7,138 V comparável a 7,32 V; e VGS  em 3,380 V – 7,138 V 
= –3,76 V comparável a –3,7 V .
multisim
Agora os resultados do Exemplo 7.2 serão veri-
ficados com o Multisim. A construção do circuito da 
Figura 7.74 é essencialmente a mesma que é aplicada nos capítulos sobre TBJ. O JFET é obtido por meio da seleção de Transistor, a quarta tecla de cima para baixo na primeira barra de ferramentas vertical. Uma caixa de diálogo Select a Component aparecerá, na qual podemos 
selecionar JFET_N na listagem Family. Uma longa lista 
de componentes surgirá, e 2N3821 é selecionado para 
essa aplicação. Com um OK, ele pode ser colocado na tela. Depois de um duplo clique sobre o símbolo na tela, uma caixa de diálogo JFET_N permite que Value seja 
selecionado, seguido por Edit Model . Uma caixa de 
diálogo Edit Model aparecerá, na qual Beta e Vto podem 
ser definidos em 0,222 mA/V
2 e – 6 V, respectivamente. O valor de Beta é determinado pelo uso da Equação 6.17 
e dos parâmetros do circuito, como segue:
ateB=IDSS
0VP02=8 mA
0-6 V 02=8 mA
36 V2=0,222  mA >V2    
Feita a mudança, certifique-se de selecionar Change 
Part Model antes de sair da caixa de diálogo. Novamente, 
a caixa de diálogo JFET_N aparecerá, mas basta um OK 
para que as modificações sejam feitas. As legendas IDSS 
= 8 mA e Vp = – 6 V são adicionadas usando-se Place -
-Text. Uma barra de ferramentas vertical piscante surgirá marcando o local em que a legenda pode ser inserida. Após a inserção, ela pode ser removida com facilidade por um simples clique na área, sendo arrastada até a posição desejada por meio da sustentação do clique.
A escolha da opção Indicator na primeira barra de 
ferramentas vertical exibirá as tensões de dreno e fonte, como vemos na Figura 7.74. Em ambos os casos, a opção VOLTMETER_V é selecionada na caixa de diálogo 
Select a Component.
Selecionar Simulate-Run ou mover a chave para a 
posição 1 resulta na exibição da Figura 7.74. Observe que 
V
GS = –2,603 V é exatamente igual à solução calculada à 
mão de –2,6 V . Embora o indicador esteja conectado da fonte para o terra, certifique-se de que também se trata de uma tensão porta-fonte porque se supõe que a queda de tensão através do resistor de 1 MΩ seja igual a 0 V . O valor de 11,405 V no dreno é bastante próximo ao da solução calculada à mão de 11,42 V — de modo geral, 
uma verificação completa dos resultados do Exemplo 7.2.
 Figura 7.73 Verificação da solução calculada à mão do 
Exemplo 7.12 utilizando o PSpice para Windows.
 Figura 7.74 Verificação dos resultados do Exemplo 7.2 
usando o Multisim.Capítulo 7  polarização do fET  393
Boylestad_2012_cap07.indd   393 3/11/13   5:55 PMSeção 7.2 Configuração com polarização fixa
 1. Para a configuração com polarização fixa da Figura 7.75:
a) Esboce a curva de transferência do dispositivo.
b) Sobreponha a equação do circuito no mesmo gráfico.
c) Determine IDQ e VDSQ.
d) Utilizando a equação de Shockley, determine IDQ e, 
depois, VDSQ. Compare com as soluções do item (c).
 2. Para a configuração com polarização fixa da Figura 7.76 determine: a) I
DQ e VGSQ utilizando uma análise puramente matemática.
b) Repita o item (a) utilizando uma análise gráfica e compare os resultados.
c) Determine V
DS, VD, VG e VS utilizando os resultados do 
item (a).
 3. Dado o valor de VD na Figura 7.77, determine:
a) ID.
b) VDS.
c) VGG.
 4. Determine VD e VGS para a configuração com polarização 
fixa da Figura 7.78.problEmaS
*Nota: asteriscos indicam os problemas mais difíceis.
 5. Determine VD e VGS para a configuração com polarização 
fixa da Figura 7.79.
Seção 7.3  Configuração com autopolarização
 6. Para a configuração com autopolarização da Figura 7.80:a) Esboce a curva de transferência para o dispositivo.
b) Sobreponha a equação do circuito no mesmo gráfico.
c) Determine I
DQ e VGSQ.
d) Determine VDS, VD, VG e VS.
 *7. Determine IDQ para o circuito da Figura 7.80 utilizando 
uma análise puramente matemática. Isto é, estabeleça uma equação de segundo grau para I
D e escolha a solução 
compatível com as características do circuito. Compare com a solução obtida no Problema 6.
 8. Para o circuito da Figura 7.81, determine:a) V
GSQ e IDQ.
b) VDS, VD, VG e VS.
 9. Dada a leitura VS = 1,7 V para o circuito da Figura 7.82, 
determine:a) I
DQ.
b) VGSQ.
c) IDSS.
d) VD.
e) VDS.
14 V
1,8 k
 ,
Figura 7.75 Problemas 1 e 37.+–VDS
–VGGIDSS = 8 mA
VP = –4  V
2,2 k 12 V
1 MIDVD = 6 V
 Figura 7.77 Problema 3.
1,2 M3 V
 ,,
Figura 7.76 Problema 2.
 ,
Figura 7.78 Problema 4.394   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   394 3/11/13   5:55 PM *10. Para o circuito da Figura 7.83, determine:
a) ID.
b) VDS.
c) VD.
d) VS.
 *11. Determine VS para o circuito da Figura 7.84.
 
Figura 7.79 Problema 5.
 ,
Figura 7.80 Problemas 6, 7 e 38.
3 V
 ,
,
Figura 7.81 Problema 8.
 ,,
Figura 7.82 Problema 9.
4 V
 ,,,
Figura 7.83 Problema 10.
 ,
,
Figura 7.84 Problema 11.Capítulo 7  polarização do fET  395
Boylestad_2012_cap07.indd   395 3/11/13   5:55 PMSeção 7.4  polarização por divisor de tensão
 12. Para o circuito da Figura 7.85, determine:a) V
G.
b) IDQ e VGSQ.
c) VD e VS.
d) VDSQ.
 13. a)  Repita o Problema 12 com RS = 0,51 kΩ (cerca de 50% 
de seu valor no Problema 12). Qual é o efeito de um R
S menor sobre IDQ e VGSQ?
b) Qual é o valor mínimo possível de RS para o circuito 
da Figura 7.85?
 14. Para o circuito da Figura 7.86, VD = 12 V . Determine:
a) ID.
b) VS e VDS.
c) VG e VGS.
d) VP.
 15. Determine o valor de RS para o circuito da Figura 7.87 de 
modo a estabelecer VD = 10 V .
Seção 7.5  Configuração porta-comum
 *16. Para o circuito da Figura 7.88, determine:a) I
DQ e  VGSQ.
b) VDS e VS.
 *17. Dado VDS = 4 V para o circuito da Figura 7.89, determine:
a) ID.
b) VD e VS.
c) VGS.
 ,,,
Figura 7.85 Problemas 12 e 13.IDSS = 12 mA
VP = –8  V16 V
VD = 10 VR1 36 k
R2 12 kRD 2 k
RS
       
Figura 7.87 Problema 15.
kΩ218 V
110 kΩ680 kΩ
kΩ 0,68ID
IDSS= 8 mADV= 12 V 
12 V +
–VDS
VVG
VSGS–+
 
Figura 7.86 Problema 14.
20 V
2 V1,2 kΩ
 
Figura 7.89 Problema 17.
 ,,
Figura 7.88 Problemas 16 e 39.396   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   396 3/11/13   5:55 PM 23. Para a configuração com polarização por divisor de tensão 
da Figura 7.95, determine:a) I
DQ e VGSQ.
b) VD e VS.Seção 7.6  Caso especial: VGSQ = 0 v
 18. Para o circuito da Figura 7.90:a) Determine I
DQ.
b) Determine VDQ e VDSQ.
c) Calcule a potência fornecida pela fonte e dissipada pelo dispositivo.
 19. Determine V
D e VGS para o circuito da Figura 7.91 usando 
as informações fornecidas.
Seção 7.7  moSfETs tipo depleção 20. Para a configuração com autopolarização da Figura 7.92, determine:a) I
DQ e VGSQ.
b) VDS e VD.
 *21. Para o circuito da Figura 7.93, determine:a) I
DQ e VGSQ.
b) VDS e VS.
Seção 7.8  moSfETs tipo intensificação 22. Para o circuito da Figura 7.94, determine:a) I
DQ.
b) VGSQ e VDSQ.
c) VD e VS.
d) VDS.
IDSS = 4 mA
VP = –6  V16 VVDVD 4 V4 V
1,8 k
1,2 k3,6 k1 k
+–
VGS
       
Figura 7.91 Problema 19.
 ,,
Figura 7.93 Problema 21.RD1,8 kΩ
1,2 kΩ18 V
VP= 4 mAIDSS
= –2 VID
VDS+
–
 
Figura 7.90 Problema 18.
 ,,
Figura 7.92 Problema 20.
 VGS(Th) = 4 V
ID(ligado) = 7 V
VGS(ligado) = 5 mA,
,
Figura 7.94 Problema 22.Capítulo 7  polarização do fET  397
Boylestad_2012_cap07.indd   397 3/11/13   5:55 PMSeção 7.10  Circuitos combinados
 *24. Para o circuito da Figura 7.96, determine:
a) VG.
b) VGSQ e IDQ.
c) IE.d) IB.
e) VD.
f) VC.
 *25. Para o circuito combinado da Figura 7.97, determine:a) V
B e VG.
b) VE.
c) IE, IC e ID.
d) IB.
e) VC, VS e VD.
f) VCE.
g) VDS.
Seção 7.11  projeto *26. Projete um circuito com autopolarização utilizando um transistor JFET com I
DSS = 8 mA e VP = – 6 V para con-
seguir um ponto Q em IDQ = 4 mA usando uma fonte de 
14 V . Considere que RD = 3RS e use valores comerciais de 
resistências. *27. Projete um círculo de polarização por divisor de tensão utilizando um MOSFET tipo depleção com I
DSS = 10 mA 
e VP = – 4 V , de modo que o ponto Q se situe em IDQ = 2,5 
mA usando uma fonte de 24 V . Além disso, estabeleça VG 
= 4 V e use RD = 2,5RS com R1 = 22 MΩ. Utilize valores 
comerciais de resistência.
 28. Projete um circuito como o que aparece na Figura 7.39 utili-zando um MOSFET tipo intensificação, com V
GS(Th) = 4 V e 
k = 0,5 × 10–3 A/V2 para um ponto Q em IDQ = 6 mA. Utilize 
uma fonte de 16 V e valores comerciais de resistência.
Seção 7.12  análise de defeitos *29. O que as leituras para cada configuração da Figura 7.98 sugerem sobre a operação do circuito?
 *30. Apesar de as leituras da Figura 7.99 sugerirem, à primeira vista, que o circuito se comporta adequadamente, determi-ne a possível causa para o estado indesejável em que ele se encontra.
 *31. O circuito da Figura 7.100 não está operando adequada -
mente. Qual é a causa específica para sua falha?
Seção 7.13  fET de canal p 32. Para o circuito da Figura 7.101, determine:a) I
DQ e VGSQ.
b) VDS.
c) VD.
 33. Para o circuito da Figura 7.102, determine:a) I
DQ e VGSQ.
b) VDS.
c) VD.
Seção 7.14  Curva universal de polarização para o jfET
 34. Repita o Problema 1 utilizando a curva universal de pola-rização para o JFET.
 35. Repita o Problema 6 utilizando a curva universal de pola-rização para o JFET.
 36. Repita o Problema 12 utilizando a curva universal de polarização para o JFET.
VS,VC 
VEIB
 ,,
Figura 7.97 Problema 25.
VG
 ,,
Figura 7.96 Problema 24.VGS–+24 V
IDQ 10 MΩ
Ω 6,8 MVGS(Th) = 3 V
ID(ligado) = 5 mA
VGS(ligado) = 6 VkΩ 2,2
kΩ 0,75Q
 Figura 7.95 Problema 23.398   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap07.indd   398 3/11/13   5:55 PM 37. Repita o Problema 16 utilizando a curva universal de 
polarização para o JFET.
Seção 7.17  análise computacional 38. Desenvolva uma análise do circuito do Problema 1 utili -
zando o PSpice para Windows.
 39. Desenvolva uma análise do circuito do Problema 6 utili -
zando o PSpice para Windows. 40. Desenvolva uma análise do circuito do Problema 16 utili -
zando o Multisim.
 41. Desenvolva uma análise do circuito do Problema 33 utili -
zando o Multisim.
 ,
,,
Figura 7.99 Problema 30.
  ,
,
Figura 7.101 Problema 32.
 Figura 7.98 Problema 29.
 ,
Figura 7.100 Problema 31.
 VGS(Th) = – 3 V
ID(ligado) = 4 mA
VGS(ligado) = –7 V
Figura 7.102 Problema 33.Capítulo 7  polarização do fET  399
Boylestad_2012_cap07.indd   399 3/11/13   5:55 PMamplificadores com FeTamplificadores com FeT
objetivos 
• Familiarizar-se com o modelo CA de pequenos sinais do JFET e do MOSFET. 
• Ser capaz de realizar uma análise CA de pequenos sinais em uma variedade de configurações com JFET e MOSFET. 
• Passar a valorizar a sequência de projeto aplicada a configurações com FET.
• Compreender os efeitos de um resistor de fonte e de um resistor de carga sobre a impedância de entrada, a impedância 
de saída e o ganho global. 
• Ser capaz de analisar as configurações em cascata em amplificadores com FETs e/ou TBJ.
8
8
8
8
8
8
8
8
8
8
8
8
8
8
8
8.1 inTrodução
Os amplificadores que utilizam transistores de efeito 
de campo proporcionam um excelente ganho de tensão, 
além de fornecer alta impedância de entrada. Também são considerados dispositivos muito pequenos e leves, com baixo consumo de potência e aplicáveis a uma ampla fai-xa de frequências. Tanto os dispositivos JFETs quanto os MOSFETs tipo depleção e os MESFETs podem ser usados em amplificadores com ganhos de tensão similares. O cir-cuito com MOSFET tipo depleção (MESFET) apresenta, contudo, uma impedância de entrada muito mais alta do que uma configuração equivalente com JFET.
Enquanto o dispositivo TBJ controla uma grande 
corrente de saída (coletor) mediante uma baixa corrente de entrada (base), o dispositivo FET controla uma corrente de saída (dreno) por meio de uma baixa tensão de entrada (porta-fonte). Em suma, portanto, o TBJ é um disposi-tivo controlado por corrente, e o FET, um dispositivo 
controlado por tensão. Note, contudo, que a corrente de saída é a variável controlada em ambos os casos. Devido à característica de alta impedância de entrada do FET, o modelo CA equivalente é um pouco mais simples do que aquele utilizado para os TBJs. Enquanto o TBJ tem um fator de amplificação β (beta), o FET possui um fator de 
transcondutância, g
m.O FET pode ser usado como amplificador linear ou 
como dispositivo digital em circuitos lógicos. Na verdade, o MOSFET tipo intensificação é muito comum na produção de circuitos digitais, especialmente em circuitos CMOS que necessitam de um consumo de potência muito baixo. Os dispo-sitivos FET também são largamente utilizados em aplicações de alta frequência e como “buffers” (interfaces). A Tabela 8.1, localizada na Seção 8.13, resume os circuitos amplificadores com FET de pequenos sinais e as fórmulas relacionadas.
Embora o circuito de fonte-comum seja o mais 
conhecido e forneça um sinal amplificado e invertido, podemos encontrar também circuitos de dreno-comum (seguidor de fonte) com ganho unitário e sem inversão do sinal e circuitos de porta-comum, que permitem ganho sem inversão. Como acontece com os amplificadores com TBJ, dentre as importantes características descritas neste capítulo estão o ganho de tensão, a impedância de entrada e a impedância de saída. Devido à impedância de entrada muito alta, normalmente consideramos que a corrente de entrada é 0 μ A, e que o ganho de corrente é uma quantidade 
indefinida. Enquanto o ganho de tensão de um amplificador com FET costuma ser menor do que aquele de um amplifi-cador que utiliza TBJ, o amplificador com FET proporciona uma impedância de entrada muito mais alta do que a de um circuito com TBJ. Os valores para a impedância de saída de ambos os circuitos são comparáveis.
Boylestad_2012_cap08.indd   400 3/11/13   5:56 PMOs circuitos amplificadores CA com FET podem ser 
analisados por meio de software de simulação de circuitos. 
Com o PSpice ou o Multisim, é possível fazer a análise CC para obter as condições de polarização do circuito e a análise CA para determinar o ganho de tensão para pequenos sinais. Utilizando os modelos de transistor do PSpice, podemos analisar o circuito por meio de modelos de transistor espe-cíficos. Por outro lado, é possível desenvolver um programa em uma linguagem, como o C++, que realize as análises CA e CC e forneça os resultados em um formato especial.
8.2  Modelo de JFeT para 
pequenos sinais
A análise CA de um circuito que utiliza dispositivos 
JFET requer o desenvolvimento de um modelo CA de 
pequenos sinais para o dispositivo. Um componente prin-cipal do modelo CA reflete o fato de que uma tensão CA aplicada aos terminais porta-fonte do dispositivo controla o valor da corrente entre os terminais dreno-fonte.
A tensão porta-fonte controla a corrente dreno-fonte 
(canal) de um JFET. 
Mencionamos no Capítulo 7 que uma tensão porta-fonte 
controla o valor da corrente CC de dreno por meio de uma rela -
ção conhecida como equação de Shockley: ID = IDSS (1 – VGS/VP)2. 
A variação na corrente de dreno que resultará de uma variação  
na tensão porta-fonte pode ser determinada utilizando-se o fator de transcondutância g
m da seguinte maneira:
 ID=gm VGS  (8.1)     
 (8.1)
O prefixo trans na terminologia aplicada a gm revela 
que esse parâmetro estabelece uma relação entre uma quantidade de saída e a quantidade de entrada. O radical condutância foi escolhido porque g
m é determinado por 
uma razão corrente-tensão similar à razão que define a condutância de um resistor G = 1/R = I/V.
Determinando g
m na Equação 8.1, obtemos:
 gm=ID
VGS      )2.8(
 (8.2)
determinação gráfica de gm
Se examinarmos a característica de transferência da 
Figura 8.1, veremos que gm é na verdade a inclinação da 
curva no ponto de operação. Isto é,
 gm=m=y
x=ID
VGS  (8.3)     
 (8.3)Ao acompanharmos a curvatura da característica de 
transferência, fica claro que a inclinação, e portanto gm, 
aumenta à medida que a curva é percorrida de VP até IDSS. 
Em outras palavras, conforme VGS se aproxima de 0 V , o 
valor de gm aumenta.
A Equação 8.2 revela que gm pode ser determina-
do em qualquer ponto Q sobre a curva característica de 
transferência, bastando para isso que escolhamos um incremento finito em V
GS (ou em ID) em torno do ponto 
Q e depois determinemos a variação correspondente em 
ID (ou VGS, respectivamente). As variações resultantes em 
cada variável são então substituídas na Equação 8.2 para determinar g
m.
eXeMplo 8.1Determine o valor de g
m para um JFET que apresenta 
IDSS = 8 mA e VP = – 4 V nos seguintes pontos de ope-
ração CC:a) V
GS = – 0,5 V .
b) VGS = –1,5 V .
c) VGS = –2,5 V .
solução: A curva de transferência é gerada como mostra a Figura 8.2, utilizando-se o procedimento definido no Capítulo 7. Cada ponto de operação é então identificado, e uma reta tangente é traçada sobre cada ponto para melhor refletir a inclinação da curva na região. Escolhemos um incremento apropriado para V
GS que reflita uma varia -
ção para ambos os lados de cada ponto Q. A Equação 
8.2 é a seguir aplicada para a determinação de gm.
a)
 gm=ID
VGS2,1 mA
0,6 V=3,5 mS     
 VP ID
ΔIDIDSS
VGSΔVGS
0 ΔIDgm  ≡ΔVGS(= Inclinação no ponto Q) 
Ponto Q
 
Figura 8.1 Definição de gm a partir da curva característica 
de transferência. Capítulo 8  amplificadores com FeT  401
Boylestad_2012_cap08.indd   401 3/11/13   5:56 PMb) 
 gm=ID
VGS1,8 mA
0,7 V2,57 mS     
 
c) 
 gm=ID
VGS=1,5 mA
1,0 V=1,5 mS      
 
Note que gm se torna menor à medida que VGS se apro-
xima de Vp.
definição matemática de gm
O procedimento gráfico que acabamos de descrever 
é limitado pela precisão do gráfico de transferência e pelo 
cuidado com que se determinam as variações em cada quantidade. Naturalmente, quanto maior o gráfico, maior a precisão, mas isso pode virar um problema complicado. Um método alternativo para a determinação de g
m emprega 
a abordagem utilizada no Capítulo 1 para a solução da resistência CA de um diodo, onde definimos que:
a derivada de uma função em um ponto é igual à incli -
nação da reta tangente traçada nesse ponto.
Se utilizarmos, portanto, a derivada de ID em relação a 
VGS (cálculo diferencial) por meio da equação de Shockley, 
podemos deduzir uma equação para gm da seguinte maneira:
gm=dID
dVGS`
Ponto Q=d
dVGScIDSSa1-VGS
VPb2
d
=IDSSd
dVGSa1-VGS
VPb2
=2IDSSc1-VGS
VPdd
dVGSa1-VGS
VPb
=2IDSSc1-VGS
VPdcd
dVGS(1)-1
VP dVGS
dVGSd
=2IDSSc1-VGS
VPdc0-1
VPd   gm=dID
dVGS`
Ponto Q=d
dVGScIDSSa1-VGS
VPb2
d
=IDSSd
dVGSa1-VGS
VPb2
=2IDSSc1-VGS
VPdd
dVGSa1-VGS
VPb
=2IDSSc1-VGS
VPdcd
dVGS(1)-1
VP dVGS
dVGSd
=2IDSSc1-VGS
VPdc0-1
VPd   
e
 gm=2IDSS
0VP0c1-VGS
VPd      )4.8(
 (8.4)
onde |VP| representa somente a magnitude para garantir 
um valor positivo para gm.
Já mencionamos que a inclinação da curva de trans-
ferência é máxima em VGS = 0 V . Introduzindo VGS = 0 V 
na Equação 8.4, temos a seguinte equação para o valor máximo de g
m em um JFET no qual IDSS e VP foram es-
pecificados:
gm=2IDSS
0VP0c1-0
VPd   
e
 gm0=2IDSS
0VP 0  (8.5)     
 (8.5)
onde o subscrito 0 adicionado serve para nos lembrar de que se trata do valor de g
m quando VGS = 0 V . A Equação 
8.4 então se transforma em:
 gm=gm0c1-VGS
VPd  (8.6)     
 (8.6)
eXeMplo 8.2Para o JFET com a curva de transferência do Exem-plo 8.1:a) Determine o valor máximo de g
m.
b) Determine o valor de gm em cada ponto de operação 
do Exemplo 8.1 utilizando a Equação 8.6 e compare esse valor com os resultados gráficos.solução:a) 
gm0=2IDSS
0VP 0=2(8 mA)
4 V=4 mS
 (valor máximo 
possível de gm)
b) Em VGS = – 0,5 V ,
gm=gm0c1-VGS
VPd=4 mS c1--0,5 V
-4 Vd=3,5 mS
gm=gm0c1-VGS
VPd=4 mS c1--0,5 V
-4 Vd=3,5 mS (versus 3,5 mS obtidos graficamente)8
7
6
5
43
1
0
1,0 V0,7 V0,6 Vg
m em −0,5 V
VGS  (V)ID  (mA)
−4 −3 −2 −1
VPgm em −1,5 V
gm em −2,5 VID = 8 mA
2−4 VVGS1 −(       )22,1 mA
1,8 mA
1,5 mA
 
Figura 8.2 Cálculo de gm em vários pontos de polarização.402   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   402 3/11/13   5:56 PMEm VGS = –1,5 V ,
gm=gm0c1-VGS
VPd=4 mS c1--1,5 V
-4 Vd=2,5 mS
     gm=gm0c1-VGS
VPd=4 mS c1--1,5 V
-4 Vd=2,5 mS (versus 2,57 mS obtidos graficamente)
Em VGS = –2,5 V ,
gm=gm0c1-VGS
VPd=4 mS c1--  V
-4 Vd=1,5 mS gm=gm0c1-VGS
VPd=4 mS c1--  V
-4 Vd=  mS2,5
     gm=gm0c1-VGS
VPd=4 mS c1--  V
-4 Vd=1,5 mS gm=gm0c1-VGS
VPd=4 mS c1--  V
-4 Vd=  mS2,5
 (versus 1,5 mS obtido graficamente) 
Os resultados do Exemplo 8.2 são suficientemente 
próximos para validar as equações 8.4 a 8.6 para uso futuro 
quando for necessário determinar gm.
Nas folhas de dados, gm é frequentemente dado como 
gƒs ou yƒs, onde y indica que esse parâmetro faz parte de 
um circuito equivalente de admitâncias. A letra ƒ significa condutância de transferência direta, e o s indica que está 
conectada ao terminal de fonte.
Na forma de equação,
 gm=gfs=yfs  (8.7)      (8.7)
Para o JFET da Figura 6.20, gƒs varia de 1.000 μS a 
5.000 μS ou de 1 mS a 5 mS.
Gráfico de gm versus VGS
Visto que o fator a1-VGS
VPb da Equação 8.6 é 
menor do que 1 para qualquer valor de VGS diferente de 
0 V , o valor de gm diminui à medida que VGS se aproxi-
ma de VP e a razão VGS
VP aumenta de valor. Em VGS = VP,  
gm = gm0(1 – 1) = 0. A Equação 8.6 define uma linha reta 
com um valor mínimo igual a 0 e um valor máximo igual 
a gm, como mostra o gráfico da Figura 8.3.De modo geral, portanto,
o valor máximo de gm ocorre onde VGS = 0 V e o valor 
mínimo em VGS = VP. Quanto mais negativo o valor de 
VGS, menor o valor de gm.
A Figura 8.3 mostra também que, quando o valor de 
VGS é metade do valor de pinch-off , o valor de gm é metade 
do valor máximo.
eXeMplo 8.3Trace o gráfico g
m versus VGS para os JFETs dos exem-
plos 8.1 e 8.2.solução: Observe a Figura 8.4.
efeito de ID sobre gm
Uma relação matemática entre gm e a corrente CC de 
polarização ID pode ser deduzida pela verificação de que a 
equação de Shockley pode ser escrita da seguinte forma:
 1   -VGS
VP=ÄID
IDSS      )8.8(
 (8.8)
A substituição da Equação 8.8 na Equação 8.6 
resulta em:
 gm=gm0a1-VGS
VPb=gm0ÄID
IDSS      )9.8(
 (8.9)
Usando a Equação 8.9 para determinar gm para alguns 
valores específicos de ID, obtemos os seguintes resultados:
a) Se ID = IDSS,
gm=gm0 ÄIDSS
IDSS=gm0    VP gm  (S)
gm0
gm0
2
VGS  (V)
2VP 0 
 
Figura 8.3 Gráfico de gm versus VGS.gm  (S)
VGS  (V) 0 4 mS
2 mS
−2 V −4 V
 
Figura 8.4 Gráfico de gm versus VGS para um JFET com 
IDSS = 8 mA e VP = – 4 V .Capítulo 8  amplificadores com FeT  403
Boylestad_2012_cap08.indd   403 3/11/13   5:56 PMb) Se ID = IDSS/2,
gm=gm0 ÄIDSS>2
IDSS=0,707gm0    
c) Se ID = IDSS/4,
gm=gm0 ÄIDSS>4
IDSS=gm0
2=0,5gm0     
eXeMplo 8.4
Trace o gráfico de gm versus ID para o JFET dos exem -
plos 8.1 a 8.3.solução: Observe a Figura 8.5.
Os gráficos dos exemplos 8.3 e 8.4 revelam clara -
mente que:
os valores mais altos de gm são obtidos quando VGS se 
aproxima de 0 V e quando ID se aproxima de seu valor 
máximo IDSS.
impedância de entrada do JFeT (Zi)
A impedância de entrada de todos os JFETs dispo-
níveis comercialmente é suficientemente alta para assu-mirmos que os terminais de entrada aproximam-se de um circuito aberto. Na forma de equação:
 
Zi (JFET) =   (8.10)      (8.10)
Para o JFET, um valor usual é 109 Ω (1000 MΩ), 
enquanto um valor de 1012 Ω a 1015 Ω são mais comuns 
para os MOSFETs e os MESFETs.impedância de saída do JFeT (Zo)
A impedância de saída do JFET possui valor similar 
ao da impedância de saída dos TBJs convencionais. Nas folhas de dados do JFET, a impedância de saída normal -
mente aparece como g
os ou yos, com unidades de μ S. O 
parâmetro yos é um componente do circuito equivalente 
de admitâncias, sendo que o subscrito o significa parâme-
tro de saída do circuito (output), e s, o terminal de fonte 
(source) ao qual está ligado no modelo. Para o JFET da Figura 6.20, g
os varia de 10 μS a 50 μS ou 20 kΩ (R = 1/G 
= 1/50 μS) a 100 kΩ (R = 1/G = 1/10 μS).
Na forma de equação:
 Zo (JFET) =rd=1
gos=1
yos  (8.11)     
 (8.11)
A impedância de saída é definida nas curvas ca-
racterísticas da Figura 8.6 como a inclinação da curva 
característica horizontal no ponto de operação. Quanto mais horizontal a curva, maior a impedância de saída. Se a curva for perfeitamente horizontal, a situação ideal estará de acordo com a impedância de saída infinita (um circuito aberto) — uma aproximação bastante comum.
Na forma de equação:
 
rd=VDS
ID`
VGS=constante  (8.12)     
 (8.12)
Note que, ao aplicarmos a Equação 8.12, a tensão VGS 
deve permanecer constante quando rd for determinada. Isso é 
feito traçando-se uma linha reta que se aproxime da linha de 
VGS no ponto de operação. Um ΔVDS ou ΔID é então escolhido, 
e a outra variável é medida para ser utilizada na equação.
gm  (S)
4 mS
2 mS2,83 mS4
3
2
1
0 1234
45 67891 0 ID (mA)
IDSS
2IDSS IDSS
 
Figura 8.5 Gráfico de gm versus ID para um JFET com IDSS = 8 mA e VGS = –4 V . 404   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   404 3/11/13   5:56 PMeXeMplo 8.5
Determine a impedância de saída para o JFET da Figura 8.7 com V
GS = 0 V e VGS = –2 V em VDS = 8 V .
solução: Para V
GS = 0 V , uma reta tangente é desenhada e ΔVDS 
é escolhida como sendo igual a 5 V , o que resulta em ΔI
D de 0,2 mA. Substituindo na Equação 8.12, temos
rd=VDS
ID`
VGS=0 V=5 V
0,2 mA=25 k   
Para VGS = –2 V , uma reta tangente é desenhada e ΔVDS é 
escolhida como sendo igual a 8 V , o que resulta em ΔID 
igual a 0,1 mA. Substituindo na Equação 8.12, temos:
rd=VDS
ID`
VGS=-2 V=8 V
0,1 mA=80 k   o que revela que o valor de rd muda de uma região de 
operação para outra com valores menores ocorrendo para valores menores de V
GS (próximos a 0 V).
Circuito equivalente Ca do JFeT
Agora que os parâmetros importantes de um circuito 
equivalente CA foram introduzidos e discutidos, um mo-delo de transistor JFET no domínio CA pode ser construído. O controle de I
D por Vgs é incluído como uma fonte de 
corrente gmVgs conectada do dreno para a fonte, como 
vemos na Figura 8.8. A seta da fonte de corrente aponta o dreno para a fonte para estabelecer um deslocamento de fase de 180° entre as tensões de saída e de entrada, assim como ocorrerá na operação real.
A impedância de entrada é representada pelo circuito 
aberto nos terminais de entrada, e a impedância de saída é representada pelo resistor r
d do dreno para a fonte. Observe 
que, nesse caso, a tensão porta-fonte é representada por Vgs 
(subscritos em letra minúscula) para que seja distinguida dos valores CC. Além disso, registre o fato de que a fonte é comum aos circuitos de entrada e saída, enquanto os terminais de porta e dreno se “relacionam” apenas através da fonte de corrente controlada g
mVgs.ΔVDSID (mA)
VGS = 0 V
−1 V
−2 VΔID
VDS  (V)VGS VGS = constante em −1 V ΔVDS
 =ΔIDrd
0Ponto Q
 
Figura 8.6 Definição de rd a partir das curvas 
características de dreno do JFET.
ID (mA)
VGS = 0 V
ΔID = 0,2 mA
VGS  = −1 VΔVDS  = 5 V
VGS  = −2 V
VGS  = −3 V
VGS  = −4 V
VDS (V)8
6
54321
0 8 7 6 5 4 3
24 1312111019 1ΔVDS  = 8 V7
ΔID = 0,1 mA
 
Figura 8.7 Curvas características de dreno utilizadas para calcular rd no Exemplo 8.5.Vgs G D
S SgmVgs rd +
−
 
Figura 8.8 Circuito equivalente CA do JFET.Capítulo 8  amplificadores com FeT  405
Boylestad_2012_cap08.indd   405 3/11/13   5:56 PMEm situações em que rd é ignorado (considerado 
suficientemente alto em relação aos outros elementos do 
circuito para ser aproximado por um circuito aberto), o circuito equivalente é simplesmente uma fonte de corrente cujo valor é controlado pelo sinal V
gs e pelo parâmetro 
gm — claramente um dispositivo controlado por tensão.
eXeMplo 8.6Sabendo que g
ƒs = 3,8 mS e gos = 20 μS, esboce o mo-
delo equivalente CA do FET.solução: 
g
m = gƒs = 3,8 mS e
 rd=1
gos=1
20 mS=50 k   
resultando no modelo equivalente CA da Figura 8.9.
8.3  ConFiGuração CoM 
polarização FiXa
Agora que o circuito equivalente do JFET foi defini -
do, várias configurações fundamentais de pequenos sinais 
para o JFET podem ser investigadas. A análise será similar à análise CA realizada para os amplificadores com TBJ, com a determinação dos importantes parâmetros Z
i, Zo e 
Av para cada configuração.A configuração com polarização fixa da Figura 
8.10 inclui os capacitores de acoplamento C1 e C2, que 
isolam o circuito de polarização do sinal aplicado e da carga; eles atuam como curtos-circuitos equivalentes para a análise CA.
Uma vez que os valores de g
m e rd são determinados a 
partir da polarização CC, da folha de dados ou da curva ca -
racterística, o modelo CA equivalente pode ser substituído entre os terminais apropriados, como mostra a Figura 8.11. Note que ambos os capacitores possuem curtos-circuitos equivalentes porque seus valores de reatância X
C = 1/(2π ƒC) 
são suficientemente pequenos, se comparados com os outros valores de impedância do circuito, e as fontes CC (V
GG e VDD) são colocadas em 0 V por um curto-circuito 
equivalente.
O circuito da Figura 8.11 é então cuidadosamente 
redesenhado, como mostra a Figura 8.12. Observe a pola-ridade definida para V
gs, que define o sentido de gmVgs. Se 
Vgs for negativa, o sentido da fonte de corrente é invertido. 
O sinal aplicado é representado por Vi, e o sinal de saída 
através de RD � rd é representado por Vo.Vgs G D
S S3,8 310−3 Vgs+
−rd 
50 kΩ
 
Figura 8.9 Modelo equivalente CA do JFET para o 
Exemplo 8.6. 
VGGRD
VoD
SGViC1
+–+VDD
RGC2
Zo 
Zi  
 
Figura 8.10 Configuração do JFET com polarização fixa.
D
SGVo
rd
Fonte VDD
substituída 
por curto-circuitogmVgsViXC1 ≈ 0 Ω XC2 ≈ 0 Ω
RD RG
Fonte VGG
substituída por 
curto-circuitoZo Zi  
 
Figura 8.11 Substituição do circuito equivalente CA do JFET no circuito da Figura 8.10.406   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   406 3/11/13   5:56 PMZi  A Figura 8.12 mostra claramente que:
 Zi=RG      )31.8( (8.13)
devido à impedância de entrada infinita nos terminais de 
entrada do JFET.
Zo  Fazer Vi = 0 V , como exige o cálculo de Zo, implica 
que Vgs também seja igual a 0 V . O resultado é gmVgs = 
0 mA, e a fonte de corrente pode ser substituída por um 
circuito aberto equivalente como mostra a Figura 8.13.  
A impedância de saída é:
 Zo=RDrd      )41.8(   (8.14)
Se a resistência rd for suficientemente alta (pelo 
menos 10 : 1), comparada com RD, a aproximação rd∥RD 
≅ RD poderá ser aplicada e:
 Zo RD  rd$10RD      )51.8( (8.15)
Av  Calculando Vo na Figura 8.12, determinamos
  Vo = –gm Vgs (rd∥RD)
mas              Vgs = Vi 
e  Vo = –gm Vi(rd∥RD)
de modo que
 Av=Vo
Vi=-gm(rdRD  )     )61.8(
 (8.16)Se rd ≥ 10RD,
 Av=Vo
Vi=-gmRD  
rd$10RD      )71.8(
 (8.17)
Relação de fase  O sinal negativo na equação resul-
tante para Av revela claramente que há um deslocamento 
de fase de 180° entre as tensões de entrada e saída.
eXeMplo 8.7A configuração com polarização fixa do Exemplo 7.1 tem um ponto de operação definido por V
GSQ = –2 V e 
IDQ = 5,625 mA, com IDSS = 10 mA e VP = –8 V . O circuito 
é redesenhado na Figura 8.14 com um sinal aplicado dado por V
i. O valor de yos fornecido é de 40 μ S.
a) Determine gm.
b) Calcule rd.
c) Determine Zi.
d) Calcule Zo.
e) Determine o ganho de tensão Av.
f) Determine Av, ignorando os efeitos de rd.
solução: a) 
gm0=2IDSS
0VP0=2(10  mA)
8 V=2,5     Sm
gm=gm0a1-VGSQ
VPb
=2,5 mS a1-(-2 V)
(-8 V)b=1,88 mS     
b)    
  rd=1
yos=1
40 mS=25 k     
 
c) Zi = RG = 1 MΩ
D
Srd RD Zo gmVgs = 0 mA
 
Figura 8.13 Determinação de Zo.G D
S+
–+ +
– –RDVo RG VigmVgs VgsZo Zi  rd
 
Figura 8.12 Circuito redesenhado da Figura 8.11.
VoD
SG
ViC1
+
–+
–C2
Zo RD 
RG 
Zi  1 MΩ2 kΩ
2 VIDSS = 10 mA
VP = −8 V20 V
+–
 
Figura 8.14 Configuração com JFET para o Exemplo 8.7.Capítulo 8  amplificadores com FeT  407
Boylestad_2012_cap08.indd   407 3/11/13   5:56 PMd) Zo = RD ∥ rd = 2 kΩ ∥ 25 kΩ = 1,85 kΩ
e) Av = –gm(RD ∥ rd) = – (1,88 mS)(1,85 kΩ) = –3,48
f) Av = –gmRD = – (1,88 mS)(2 kΩ) = –3,76
Como demonstra a letra (f), uma razão de 25 kΩ:2 kΩ 
= 12,5:1 entre rd e RD resulta em uma diferença de 8% 
na solução.
8.4  ConFiGuração CoM 
auTopolarização
RS com desvio
A configuração com polarização fixa apresenta a des-
vantagem de exigir duas fontes de tensão CC. A configuração 
com autopolarização da Figura 8.15 requer somente uma 
fonte CC para estabelecer o ponto de operação desejado.
O capacitor CS em paralelo com a resistência de fonte 
representa um circuito aberto equivalente para a operação CC, o que permite que R
S defina o ponto de operação. Sob 
condições CA, o capacitor assume o estado de curto-cir -
cuito e “curto-circuita” o efeito de RS. Se deixado em CA, 
o ganho é reduzido, como mostram os parágrafos a seguir.O circuito equivalente do JFET é apresentado na 
Figura 8.16 e cuidadosamente redesenhado na Figura 8.17. 
Visto que a configuração resultante é a mesma mos-
trada na Figura 8.12, as equações resultantes para Zi, Zo e 
Av serão as mesmas.
Zi
 Zi=RG      )81.8( (8.18)
Zo 
    Zo=rdRD      )91.8( (8.19)
Se rd ≥ 10RD 
 Zo RD  rd$10RD      )02.8(
 (8.20)
Av 
 Av=-gm(rdRD  )     )12.8( (8.21)
Se rd ≥ 10RD,
 Av=-gmRD  rd$10RD      )22.8(
 (8.22)
Relação de fase  O sinal negativo nas soluções para 
Av indica novamente um deslocamento de fase de 180° 
entre Vi e Vo.
RS sem desvio
Se CS for removido da Figura 8.15, o resistor RS será 
parte do circuito equivalente CA, como mostra a Figura 8.18. Nesse caso, não há uma forma óbvia de reduzir o circuito para diminuir seu nível de complexidade. Ao determinar Z
i, Zo e Av, devemos tomar cuidado com a no-
tação, com as polaridades e com os sentidos de corrente definidos. Inicialmente, a resistência r
d não será incluída 
na análise para que se possa ter uma base de comparação.RD
D
SGVDD
RG
CS RSVoC2
ViC1
Zo 
Zi  
 
Figura 8.15 Configuração do JFET com autopolarização.
XC1 ≈ 0 Ω XC2 ≈ 0 Ω
RS curto-circuitad o
porXCSD
SGVo
rdgmVgsVi
RD RG
VDDZo 
Zi  
 
Figura 8.16 Circuito da Figura 8.15 após a substituição do circuito equivalente CA do JFET.408   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   408 3/11/13   5:56 PMZi  Devido à condição de circuito aberto entre a porta e 
o circuito de saída, a entrada se mantém como a seguir:
 Zi=RG      )32.8( (8.23)
Zo  A impedância de saída é definida por:
Zo=Vo
Io`
Vi=0   
Estabelecer Vi = 0 V na Figura 8.18 faz com que o termi-
nal da porta fique no potencial do terra (0 V). Assim, a tensão 
através de RG é 0 V , o que equivale a “cortá-lo” da figura.A aplicação da Lei das Correntes de Kirchhoff re-
sulta em
  Io + ID = gmVgs
com       Vgs = – (Io + ID)RS 
de maneira que
 Io + ID = –gm(Io + ID)RS = –gmIoRS – gmIDRS
ou Io[1 + gmRS] = –ID[1 + gmRS]
e Io = –ID  (a fonte de corrente controlada gmVgs =
 0 A para as condições aplicadas)
Visto que Vo = –IDRD
então               Vo = – (–Io)RD = IoRD
e Zo=Vo
Io=RD   rd=      )42.8(
 (8.24)
Se rd for incluído no circuito, o equivalente aparecerá 
como mostra a Figura 8.19.
Visto que
    Zo=Vo
Io`
Vi=0 V=-IDRD
Io    
 
devemos tentar encontrar uma expressão para Io em ter -
mos de ID.
A aplicação da Lei das Correntes de Kirchhoff produz
Io = gmVgs + Ird – IDG D
S+
–+ +
– –RDVo RG VigmVgs VgsZo Zi  rd
 
Figura 8.17 Circuito redesenhado da Figura 8.16.
IDG D
S+
–+ +
––RDVo RG VigmVgs
RSVgs Zo Io 
Io Zi  
 Figura 8.18 Configuração do JFET com autopolarização que inclui o efeito de RS com rd = ∞ Ω.
− −+ + + +
−
−GD a
gmVgs
VgsSZiZoIo
Io + ID IoVi
RSI′
RD RG VoIDrd
 Figura 8.19 Inclusão dos efeitos de rd na configuração de autopolarização do JFET.Capítulo 8  amplificadores com FeT  409
Boylestad_2012_cap08.indd   409 3/11/13   5:56 PMmas Vrd = Vo + Vgs 
e Io=gmVgs+Vo+Vgs
rd-ID    
 
ou 
Io=agm+1
rdbVgs-IDRD
rd-ID usando  Vo=-IDRD    
Agora, Vgs = – (ID + Io)RS
de maneira que
Io=- agm+1
rdb(ID+Io)RS-IDRD
rd-ID    
o que resulta em 
Ioc1+gmRS+RS
rdd=-IDc1+gmRS+RS
rd+RD
rdd    
ou Io=-IDc1+gmRS+RS
rd+RD
rdd
1+gmRS+RS
rd    
 
e
 Zo=Vo
Io=-IDRD
-IDa1+gmRS+RS
rd+RD
rdb
1+gmRS+RS
r    
 
e finalmente:
Zo=c1+gmRS+RS
rdd
c1+gmRS+RS
rd+RD
rddRD      )a52.8(
 (8.25a)
Para rd ≥ 10RD,
a1+gmRS+RS
rdbWRD
rd        
e 1+gmRS+RS
rd+RD
rd1+gmRS+RS
rd   
 
o que resulta em 
 Zo RD  rd$10RD    )b52.8(   
 (8.25b)Av  Para o circuito da Figura 8.19, a aplicação da Lei das 
Tensões de Kirchhoff no circuito de entrada resulta em:
Vi – Vgs – VRS = 0
Vgs = Vi – IDRS
A tensão através de rd usando-se a Lei das Tensões 
de Kirchhoff é
Vrd = Vo – VRS
e I=Vrd
rd=Vo-VRS
rd    
 
de maneira que a aplicação da Lei das Correntes de Kir -
chhoff resulta em:
ID=gmVgs+Vo-VRS
rd   
Substituindo Vgs, Vo e VRS na equação anterior, temos
ID=gm3Vi-IDRS4+(-IDRD)-(IDRS)
rd   
de forma que
IDc1+gmRS+RD+RS
rdd=gmVi    
ou ID=gmVi
1+gmRS+RD+RS
rd    
 
A tensão de saída é, portanto,
Vo=-IDRD=-gmRDVi
1+gmRS+RD+RS
rd   
e Av=Vo
Vi=-gmRD
1+gmRS+RD+RS
rd  (8.26)       (8.26)
Novamente, se rd ≥ 10(RD + RS),
 Av=Vo
Vi-gmRD
1+gmRS  
rd$10(RD+RS)  (8.27)     
  (8.27)
Relação de fase  O sinal negativo na Equação 8.26 
indica novamente que há um deslocamento de fase de 180° entre V
i e Vo.410   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   410 3/11/13   5:56 PMeXeMplo 8.8
A configuração com autopolarização do Exemplo 7.2 apresenta um ponto de operação definido por V
GSQ = 
– 2,6 V e IDQ = 2,6 mA, com IDSS = 8 mA e VP = – 6 V . 
O circuito é redesenhado na Figura 8.20 considerando--se um sinal aplicado V
i. O valor de gos dado é 20 μS.
a) Determine gm.
b) Determine rd.
c) Determine Zi.
d) Calcule Zo com e sem efeito de rd. Compare os re-
sultados.
e) Calcule Av com e sem efeito de rd. Compare os 
resultados.
solução:
a)
 gm0=2IDSS
0VP0=2(8 mA)
6 V=2,67     Sm
gm=gm0a1-VGSQ
VPb
=2,67 mS a1-(-2,6 V)
(-6 V)b=1,51 mS     
b)
 rd=1
yos=1
20 mS=50 k     
 
c) Zi = RG = 1 MΩ
d) Com rd,
rd = 50 kΩ > 10RD = 33 kΩ
 Portanto,
Zo = RD = 3,3 kΩ
 Se rd = ∞ Ω,
Zo = RD = 3,3 kΩ
e) Com rd,
Av=-gmRD
1+gmRS+RD+RS
rd
=-(1,51  mS)(3,3  k)
1+(1,51  mS)(1  k)+3,3 k+1 k
50 k
= 1,92Av=-gmRD
1+gmRS+RD+RS
rd
=-(1,51  mS)(3,3  k)
1+(1,51  mS)(1  k)+3,3 k+1 k
50 k
= 1,92
Com rd = ∞ Ω (equivalência de circuito aberto),
Av=-gmRD
1+gmRS=-(1,51  mS)(3,3  k)
1+(1,51  mS)(1  k)= 1,98     
Como vimos, o efeito de rd é mínimo porque a condição 
rd ≥ 10(RD + RS) é satisfeita. Observe também que o 
ganho usual de um amplificador com JFET é menor 
do que aquele verificado normalmente para o TBJ em configurações similares. Tenha em mente, no entanto, que Z
i do JFET é muito maior do que o valor típico 
para Zi do TBJ, o que tem um efeito muito positivo no 
ganho geral de um sistema.
8.5  ConFiGuração CoM 
divisor de Tensão
A configuração com divisor de tensão mais comum 
para o TBJ pode ser aplicada também ao JFET, como 
demonstra a Figura 8.21.
Substituir o JFET pelo modelo equivalente CA resul -
ta na configuração da Figura 8.22. Trocar a fonte CC VDD 
por um curto-circuito equivalente provoca o aterramento de uma extremidade de R
1 e RD. Como ambas as resistên-
cias têm um terra comum, R1 pode ser colocado em para-
lelo com R2, como mostra a Figura 8.23. O resistor RD, por 
sua vez, pode ser colocado em paralelo com rd no circuito 
de saída. O circuito equivalente CA resultante tem agora o formato básico de alguns dos circuitos já analisados.
20 V
3,3 kΩ
Vo
1 kΩ 1 MΩViIDSS = 8 mA
VP = −6 VC1GC2
D
S
Zo Zi  RD
RG RS
 
Figura 8.20 Circuito para o Exemplo 8.8.G
R2RD
C2
CS RSC1+VDD
Vo
ViR1
SD
Zo 
Zi  –+
 Figura 8.21 Configuração do JFET com divisor de tensão.Capítulo 8  amplificadores com FeT  411
Boylestad_2012_cap08.indd   411 3/11/13   5:56 PMZi  R1 e R2 estão em paralelo com o circuito aberto equi-
valente do JFET, o que resulta em:
 Zi=R1R2      )82.8(
 (8.28)
Zo  Estabelecer Vi = 0 V significa que Vgs e gmVgs também 
são iguais a zero e:
 Zo=rdRD      )92.8( (8.29)
Para rd ≥ 10RD,
 Zo RD  rd$10RD      )03.8(   
 (8.30)
Av
Vgs = Vi
e Vo = –gmVgs(rd ∥ RD) 
de forma que
   Av=Vo
Vi=-gmVgs(rdRD)
Vgs    
 
e
 Av=Vo
Vi=-gm(rdRD  )     )13.8(
 (8.31)Se rd ≥ 10RD,
Av=Vo
Vi-gmRD  rd$10RD  (8.32)     
          (8.32)
Observe que as equações para Zo e Av são as mesmas 
obtidas para as configurações com polarização fixa e 
autopolarização (com RS em desvio). A única diferença é 
a equação para Zi, que agora é sensível à combinação em 
paralelo de R1 e R2.
8.6 ConFiGuração porT a-CoMuM
A última configuração do JFET a ser analisada é a 
configuração porta-comum da Figura 8.24, comparável à configuração de base-comum empregada no caso de transistores TBJ.
Com a substituição do circuito equivalente do JFET, 
temos a Figura 8.25. Observe que, mais uma vez, a fonte controlada g
mVgs deve ser conectada do dreno para a fonte 
com rd em paralelo. A isolação entre os circuitos de en-
trada e saída foi obviamente perdida, uma vez que agora o terminal de porta está conectado ao terra comum do circuito e a fonte de corrente controlada está conectada diretamente do dreno para a fonte. Além disso, o resistor conectado entre os terminais de entrada não é mais R
G, mas 
sim o resistor RS, conectado do terminal de fonte para o 
terra. Note também a posição da tensão de controle Vgs e 
o fato de que ela aparece diretamente sobre o resistor RS.
Zi  O resistor RS está entre os terminais de entrada que 
determinam Zi. Calcularemos, portanto, a impedância Z′i 
mostrada na Figura 8.24, que simplesmente estará em paralelo com R
S quando Zi for definido.
O circuito de interesse é redesenhado na Figura 
8.26. A tensão V′ = –Vgs. A aplicação da Lei das Tensões de 
Kirchhoff ao longo da malha externa do circuito resulta em
V′ – Vrd – VRD = 0
e Vrd = V′ – VRD = V′ – I′RD R2R1RD
G D
SrdVo Vi
gmVgs
–Zo Zi  +
Vgs
 
Figura 8.22 Circuito da Figura 8.21 sob condições CA.
–GVi
R1 R2D
gmVgs rdVo
RDZo Zi  +
Vgs
 
Figura 8.23 Circuito redesenhado da Figura 8.22.412   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   412 3/11/13   5:56 PMA aplicação da Lei das Correntes de Kirchhoff no 
nó a resulta em
I’ + gmVgs = Ird
e  
  I=Ird-gmVgs=(V-IRD)
rd-gmVgs    
  
ou
 I=V
rd-IRD
rd-gm[-V    ] 
 
de modo que
  Ic1+RD
rdd=V c1
rd+gmd    
 
e Zi=V
I=c1+RD
rdd
cgm+1
rdd      )33.8(
 (8.33)ou Zi=V
I=rd+RD
1+gmrd    
 
e Zi = RS∥Z′i 
que resulta em:
 Zi=RS crd+RD
1+gmrdd      )43.8(
 (8.34)
Se rd ≥ 10RD, a Equação 8.33 permite a seguinte 
aproximação, já que RD/rd << 1 e 1/rd << gm:
Zi=c1+RD
rdd
cgm+1
rdd1
gm   
e ZiRS1>gm  rd$10RD      )53.8(
 (8.35)
Zo  Substituir Vi = 0 V na Figura 8.25 “curto-circuita” RS 
e define o valor de Vgs em 0 V . O resultado é gmVgs = 0, e 
rd fica em paralelo com RD. Portanto,
 Zo=RDrd      )63.8( (8.36)
Para rd ≥ 10RD,
 Zo RD  rd$10RD      )73.8(
 (8.37)
Av  A Figura 8.25 mostra que
Vi = –Vgs
e Vo = IDRD 
A tensão em rd é
Vrd = Vo – Vi
e Ird=Vo-Vi
rd    
 
Aplicando a Lei das Correntes de Kirchhoff no nó 
b da Figura 8.25, temos
Ird + ID + gmVgs = 0
e
 ID=-Ird-gmVgs     
=- cVo-Vi
rdd-gm3-Vi4
ID=Vi-Vo
rd+gmVi    
 VDDZi  
Z'i  +
–Vo+
–Zo C2
GD S
RD
RSC1
Vi+
–
 
Figura 8.24 Configuração porta-comum do JFET.
gmVgs
VRDZ'i  
V'  I' 
I' I' 
Irda+
+
––
+
–+
–
VgsVrdrd
RD
 Figura 8.26 Determinação de Z′i para o circuito da 
Figura 8.24.Vgs
++
––
Z'ogmVgsZi  +
–Vo+
–Zo C2
GD S b a
RDrd
RSC1
ViZ'i  
 Figura 8.25 Circuito da Figura 8.24 após a introdução do 
circuito equivalente CA do JFET.Capítulo 8  amplificadores com FeT  413
Boylestad_2012_cap08.indd   413 3/11/13   5:56 PMde forma que
 Vo=IDRD= cVi-Vo
rd+gmVidRD    
=ViRD
rd-VoRD
rd+gm    
 
e Voc1+RD
rdd=VicRD
rd+gmRDd    
 
com
 Av=Vo
Vi=cgmRD+RD
rdd
c1+RD
rdd  (8.38)     
 (8.38)
Para rd ≥ 10RD, o fator RD/rd pode ser eliminado e a 
Equação 8.38 pode ser aproximada por:
 AvgmRD  rd$10RD      )93.8(
 (8.39)
Relação de fase  O fato de Av ser positivo significa 
que Vo e Vi estão em fase para a configuração porta-comum.
eXeMplo 8.9
Embora, à primeira vista, o circuito da Figura 8.27 pareça não se enquadrar na configuração porta-comum, uma análise mais profunda revela que se trata de um circuito com todas as características da Figura 8.24. Se V
GSQ = – 2,2 V e IDQ = 2,03 mA:
a) Determine gm.
b) Determine rd.
c) Calcule Zi com e sem rd. Compare os resultados.
d) Calcule Zo com e sem rd. Compare os resultados.
e) Determine Vo com e sem rd. Compare os resultados.solução:
a)
  gm0=2IDSS
0VP0=2(10  mA)
4 V=5     Sm
gm=gm0a1-VGSQ
VPb
=5 mS a1-(-2,2 V)
(-4 V)b=2,25 mS     
b) rd=1
gos=1
50 mS=20 k     
 
c) Com rd,
Zi=RS crd+RD
1+gmrdd
=1,1 k c20 k+3,6 k
1+(2,25  mS)(20  k)d
=1,1 k 0,51 k=0,35 k   
Sem rd,
Zi = RS∥1/gm = 1,1 kΩ∥1/2,25 ms = 1,1 kΩ∥0,44 kΩ
    = 0,31 kΩ
Embora a condição rd ≥ 10RD não seja satisfeita com 
rd = 20 kΩ e 10 RD = 36 kΩ, ambas as equações pro-
duzem basicamente o mesmo valor de impedância. 
Nesse caso, 1/gm foi o fator predominante.
d) Com rd, Zo = RD∥rd = 3,6 kΩ∥20 kΩ = 3,05 kΩ
Sem rd, Zo = RD = 3,6 kΩ
Novamente, a condição rd ≥ 10RD não é satisfeita, 
mas os resultados são razoavelmente próximos. Certamente, R
D é o fator predominante nesse 
exemplo.
e) Com rd,
Av=cgmRD+RD
rdd
c1+RD
rdd
=c(2,25  mS)(3,6  k)+3,6 k
20 kd
c1+3,6 k
20 kd
=8,1+0,18
1+0,18=7,02    
e Av=Vo
Vi1Vo=AvVi
=(7,02)(40  mV)=280,8  mV     
Sem rd,  Av = gmRD = (2,25 mS)(3,6 kΩ) = 8,1
com Vo = AvVi = (8,1)(40 mV) = 324 mV
Nesse caso, a diferença é mais perceptível, mas não de maneira tão drástica.+
–Vo
Vi = 40 mV+12 V
3,6 kΩ
1,1 kΩIDSS = 10 mA
VP = −4 VRD
RSD
G
S10    F μ   
 gos = 50 μ S   
10    F μ   
 Figura 8.27 Circuito para o Exemplo 8.9.414   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   414 3/11/13   5:56 PMO Exemplo 8.9 demonstra que, embora a condição 
rd ≥ 10RD não tenha sido satisfeita, os resultados para os 
parâmetros pedidos não foram significativamente dife-
rentes ao usarmos as equações exatas e aproximadas. Na verdade, na maioria dos casos, as equações aproximadas podem ser utilizadas para termos uma ideia dos valores dos parâmetros sem muito esforço.
8.7  ConFiGuração seGuidor 
de FonTe (dreno-CoMuM)
O circuito equivalente do JFET para a configuração 
seguidor de emissor do TBJ é a configuração seguidor de 
fonte da Figura 8.28. Observe que o sinal de saída é tirado do terminal de fonte e, quando a fonte CC é substituída por um curto-circuito equivalente, o dreno é aterrado (daí a terminologia dreno-comum).
Substituir o circuito equivalente do JFET resulta na 
configuração da Figura 8.29. A fonte controlada e a impedân -
cia de saída interna do JFET são conectadas ao terra em uma extremidade e a R
S na outra, com Vo medido nos terminais de 
RS. Visto que gmVgs, rd e RS estão ligados a um mesmo nó e 
ao terra, eles podem ser colocados em paralelo, como mostra a Figura 8.30. Foi invertido o sentido da fonte de corrente, mas V
gs ainda é definida entre os terminais de porta e fonte.
Zi  A Figura 8.30 revela claramente que Zi é dada por:
 Zi=RG  (8.40)      (8.40)Zo  Ao estabelecermos que Vi = 0 V , temos que o terminal 
de porta fica conectado diretamente ao terra, como mostra a Figura 8.31.
Uma vez que V
gs e Vo são tomadas nos terminais do 
mesmo circuito paralelo, podemos dizer que Vo = –Vgs.
Aplicando a Lei das Correntes de Kirchhoff ao nó S , 
temos:
Io+gmVgs=Ird+IRs
=Vo
rd+Vo
RS   
O resultado é
Io=Voc1
rd+1
RSd-gmVgs
=Voc1
rd+1
RSd-gm[-Vo]
=Voc1
rd+1
RS+gmd    
e  
 Zo=Vo
Io=Vo
Voc1
rd+1
RS+gmd
=1
1
rd+1
RS+gm=1
1
rd+1
RS+1
1>gm    
 
Zo Zi  C1GD
S
RSViVDD
C2
Vo
RG
 Figura 8.28 Configuração seguidor de fonte para o JFET.D
S Vord gmVgsViG
RG
RS Zo Zi  Vgs+
–
 
Figura 8.29 Circuito da Figura 8.28 após a introdução do 
modelo equivalente CA do JFET.
Vgs
DS
VordgmVgsViG
RSRG+ + –
–Zo Io 
Zi  
 
Figura 8.30 Circuito redesenhado da Figura 8.29.Capítulo 8  amplificadores com FeT  415
Boylestad_2012_cap08.indd   415 3/11/13   5:57 PMque tem o mesmo formato da resistência total de três 
resistores paralelos. Portanto,
 Zo=rdRS1>gm      )14.8( (8.41)
Para rd ≥ 10RS,
 Zo RS1>gm  rd$10RS      )24.8(
 (8.42)
Av A tensão de saída Vo é determinada por
Vo = gmVgs(rd∥RS)
e a aplicação da Lei das Tensões de Kirchhoff na malha exterior do circuito da Figura 8.30 resulta em
      V
i = Vgs + Vo
e Vgs = Vi – Vo 
de forma que Vo = gm(Vi – Vo)(rd∥RS)
ou Vo = gmVi(rd∥RS) – gmVo(rd∥RS)
e Vo[1 + gm(rd∥RS)] = gmVi(rd∥RS)
de modo que
 Av=Vo
Vi=gm(rdRS)
1+gm(rdRS)      )34.8(
 (8.43) 
Na ausência de rd ou se rd ≥ 10RS,
 Av=Vo
VigmRS
1+gmRS  (8.44)     
 rd ≥ 10RS (8.44)
Considerando que o denominador da Equação 8.43 é 
maior do que o numerador por um fator igual a 1, o ganho nunca será igual ou maior do que 1 (como acontece com o circuito seguidor de emissor do TBJ).
Relação de fase  Visto que A
v na Equação 8.43 é 
positivo, Vo e Vi estão em fase na configuração seguidor 
de fonte com JFET.eXeMplo 8.10
Uma análise CC do circuito seguidor de fonte da Figura 8.32 resulta em V
GSQ = –2,86 V e IDQ = 4,56 mA.
a) Determine gm.
b) Calcule rd.
c) Determine Zi.
d) Calcule Zo com e sem rd. Compare os resultados.
e) Determine Av com e sem rd. Compare os resultados.
solução:
a)
 gm0=2IDSS
0VP0=2(16  mA)
4 V=8     Sm
gm=gm0a1-VGSQ
VPb
=8 mS a1-(-2,86 V)
(-4 V)b=2,28 mS     
b)  rd=1
gos=1
25 mS=40 k     
 
c) Zi = RG = 1 MΩ
d) Com rd,
 Zo = rd∥RS∥1/gm = 40 kΩ∥2,2 kΩ∥1/2,28 mS
      = 40 kΩ ∥2,2 kΩ∥438,6 Ω
      = 362,52 Ω
revelando que Zo é, de modo geral, relativamente 
pequena e determinada principalmente por 1/ gm. 
Sem rd, Zo = RS∥1/gm = 2,2 kΩ∥438,6 Ω = 365,69 Ω
revelando que rd não influi muito no valor de Zo.
e) Com rd,
        Av=gm(rdRS)
1+gm(rdRS)=(2,28  mS)(40  k 2,2 k)
1+(2,28  mS)(40  k 2,2 k)
=(2,28  mS)(2,09  k)
1+(2,28  mS)(2,09  k)=4,77
1+4,77=0,83    +Vgs VordgmVgs RS+ –
–Zo Io S
 
Figura 8.31 Determinação de Zo para o circuito da  
Figura 8.30.
+
–+
–2,2 kΩ1 MΩ ViIDSS = 16 mA
VP = −4 V+9 V
Voμ 0,05    Fμ 0,05    F
Zo Zi   gos = 25 μ S   
RG
RS
 Figura 8.32 Circuito analisado no Exemplo 8.10.416   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   416 3/11/13   5:57 PMque é menor do que 1, como previsto.
Sem rd,
Av=gmRS
1+gmRS=(2,28  mS)(2,2  k)
1+(2,28  mS)(2,2  k)
=5,02
1+5,02=0,83    
revelando que rd não influi muito no ganho da configuração.
8.8 MosFeT s Tipo depleção
A equação de Shockley é aplicável também aos 
MOSFETs tipo depleção (D-MOSFETs), portanto, a equação para g
m é a mesma. Na verdade, o modelo 
equivalente CA para o D-MOSFET mostrado na Figura 8.33 é exatamente o mesmo empregado para o JFET, como ilustra a Figura 8.8.
A única diferença apresentada pelo D-MOSFET é 
que V
GSQ pode ser positiva em dispositivos de canal n e 
negativa em dispositivos de canal p. O resultado é que gm 
pode ser maior do que gm0, como demonstra o exemplo a 
seguir. A faixa de rd para esse dispositivo é muito similar 
à faixa dos JFETs.
eXeMplo 8.11O circuito da Figura 8.34 foi analisado no Exemplo 7.7, resultando em V
GSQ = 0,35 V e IDQ = 7,6 mA.
a) Determine gm e compare com gm0.
b) Calcule rd.
c) Esboce o circuito equivalente CA para a Figura 8.34.d) Calcule Z
i.
e) Calcule Zo.
f) Calcule Av.
solução: 
a)  
 gm0=2IDSS
0VP0=2(6 mA)
3 V=4 mS
    gm=gm0a1-VGSQ
VPb=4 mS a1-(+0,35 V)
(-3 V)b
=4 mS(1 +0,117) =4,47 mS     b) rd=1
yos=1
10 mS=100 k     
 
c) Veja a Figura 8.35. Observe as similaridades com o 
circuito da Figura 8.23. As equações 8.28 a 8.32 são, portanto, aplicáveis.
d) Equação 8.28: 
 Z
i = R1∥R2 = 10 MΩ∥110 MΩ = 9,17 MΩ
e) Equação 8.29: 
 Zo = rd∥RD = 100 KΩ∥1,8 kΩ 
      = 1,77 kΩ ≅ RD = 1,8 kΩ 
f) rd ≥ 10RD → 100 kΩ ≥ 18 kΩ 
 Equação 8.32: 
 Av = –gmRD = – (4,47 mS)(1,8 kΩ) = 8,05
8.9 MosFeT s Tipo inTensiFiCação
O MOSFET tipo intensificação (E-MOSFET) pode 
ser um dispositivo de canal n (nMOS) ou de canal p 
(pMOS), como mostra a Figura 8.36. O circuito equivalen-
te CA para pequenos sinais dos dois tipos de dispositivo é mostrado nessa figura, revelando um circuito aberto entre a porta e o canal dreno-fonte e uma fonte de corrente do dre-Vo 
ViC2
150 Ω 10 MΩ110 MΩ1,8 kΩ
IDSS = 6 mA
VP = −3 V18 V
C1R1
R2SG
Zi  Zo  gos = 10 μ SRD
CS RSD
 Figura 8.34 Circuito para o Exemplo 8.11.
SD G G
D
G
SSgmVgsVgs rd+
–
 
Figura 8.33 Modelo equivalente CA do D-MOSFET.Capítulo 8  amplificadores com FeT  417
Boylestad_2012_cap08.indd   417 3/11/13   5:57 PMno para a fonte cujo valor depende da tensão porta-fonte. 
Há uma impedância de saída do dreno para a fonte rd que 
geralmente é fornecida nas folhas de dados como uma condutância g
os ou uma admitância yos. A transcondutância 
do dispositivo gm aparece nas folhas de dados como uma 
admitância de transferência direta yƒs.
Em nossa análise dos JFETs, deduzimos uma equa-
ção para gm a partir da equação de Shockley. Para os 
E-MOSFETs, a relação entre a corrente de saída e a tensão de controle é definida por
I
D = k(VGS – VGS(Th))2
Visto que gm é ainda definida por
gm=ID
VGS   
podemos derivar a equação de transferência para determi-nar g
m como um ponto de operação. Isto é,
gm=dID
dVGS=d
dVGS k(VGS-VGS(Th))2
=kd
dVGS(VGS-VGS(Th))2
=2k(VGS-VGS(Th))d
dVGS(VGS-VGS(Th))
=2k(VGS-VGS(Th))(1-   )0e gm=2k(VGSQ-VGS(Th)  )     )54.8(  (8.45)
Lembramos que a constante k pode ser determinada 
a partir de um ponto de operação usual Q encontrado na 
folha de dados. Em qualquer outra situação, a análise CA 
se mostra idêntica à empregada para os JFETs ou para o D-MOSFETs. Saiba, no entanto, que as características de um E-MOSFET limitam suas configurações de polarização.
8.10  ConFiGuração CoM  
realiMenT ação de dreno 
para o e-MosFeT
A configuração com realimentação de dreno para 
o E-MOSFET é mostrada na Figura 8.37. Lembre-se de que vimos, na análise CC, que é possível substituir R
G por 
um curto-circuito equivalente, já que IG = 0 A e, portanto,  
VRG = 0 V . Entretanto, para situações CA, essa característi -
ca proporciona uma importante alta impedância entre Vo e 
Vi. Caso contrário, os terminais de entrada e saída estariam 
conectados diretamente e Vo = Vi.
A substituição do modelo equivalente CA para o 
dispositivo resulta no circuito da Figura 8.38. Observe que R
F não pertence à área sombreada correspondente 
ao modelo equivalente CA do dispositivo, mas conecta diretamente os circuitos de entrada e saída.RD
1,8 kΩD
S+
–+
–Vo 4,47 3 10−3Vgs VgsZo G
S+
–ViZi  110 MΩ 10 MΩ R1 R2rd
100 kΩ
 
Figura 8.35 Circuito equivalente CA para a Figura 8.34.
G
rd gmVgsVgsGD
pMOS
SD
nMOSS
GD
S+
–
gm = gfs =  yfs  rd =1
gos1
yos=
 Figura 8.36 Modelo CA de pequenos sinais para o 
MOSFET tipo intensificação.
ViRFRD
VoVDD
C2
C1
SGD
Zi  Zo 
 Figura 8.37 Configuração do E-MOSFET com 
realimentação de dreno.418   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   418 3/11/13   5:57 PMZi  A aplicação da Lei das Correntes de Kirchhoff ao 
circuito de saída (no nó D da Figura 8.38) resulta em
Ii=gmVgs+Vo
rdRD   
e Vgs = Vi 
de modo que Ii=gmVi+Vo
rdRD    
 
ou Ii-gmVi=Vo
rdRD    
 
Portanto, Vo = (rd∥RD)(Ii – gmVi) 
com
 Ii=Vi-Vo
RF=Vi-(rdRD)(Ii-gmVi)
RF    
 
e IiRF = Vi – (rd∥RD)Ii + (rd∥RD)gmVi  
de modo que   Vi[1 + gm(rd∥RD)] = Ii[RF + rd∥RD] 
e, finalmente,
 Zi=Vi
Ii=RF+rdRD
1+gm(rdRD)      )64.8(
 (8.46)
Geralmente, RF >> rd∥RD, o que resulta em:
ZiRF
1+gm(rdRD)   Para rd ≥ 10RD, 
 ZiRF
1+gmRD  RFWrdRD, rd$10RD      )74.8(
 (8.47)
Zo  A substituição de Vi = 0 V resulta em Vgs = 0 V e gmVgs 
= 0, com um curto-circuito da porta para o terra como 
mostra a Figura 8.39. As resistências RF, rd e RD estão, 
portanto, em paralelo e:
 Zo=RFrdRD      )84.8(   (8.48)
Normalmente, RF é muito maior do que rd∥RD. Então,
Zo ≅ rd ∥ RD
e com rd ≥ 10RD,
 Zo RD  RFWrdRD, rd$10RD      )94.8(
 (8.49)
Av  A aplicação da Lei das Correntes de Kirchhoff ao nó 
D da Figura 8.38 resulta em
 Ii=gmVgs+Vo
rdRD   
 
mas   Vgs = Vi    e  Ii=Vi-Vo
RF    
 
de modo que 
  Vi-Vo
RF=gmVi+Vo
rdRD    
 
e Vi
RF-Vo
RF=gmVi+Vo
rdRD    
 
de modo que
 Voc1
rdRD+1
RFd=Vic1
RF-gmd    
e Av=Vo
Vi=c1
RF-gmd
c1
rdRD+1
RFd    
 
Vi  = Vgs = 0 V rd RDRF
Zo gmVgs = 0 mAG D
S
 Figura 8.39 Determinação de Zo para o circuito da Figura 8.37.Vo
rdRF
ViRDD
SGIiIi
VgsgmVgsZi  Zo 
– –++
 
Figura 8.38 Equivalente CA do circuito da Figura 8.37.Capítulo 8  amplificadores com FeT  419
Boylestad_2012_cap08.indd   419 3/11/13   5:57 PMmas
 1
rdRD+1
RF=1
RFrdRD    
 
e
 gmW1
RF    
 
de modo que 
 Av=-gm(RFrdRD  )     )05.8( (8.50)
Visto que RF é normalmente >> rd∥RD e, se rd ≥ 10 RD,
 Av-gmRD  RFWrdRD, rd$10RD  (8.51)     
 (8.51)
Relação de fase  O sinal negativo de Av indica que Vo 
e Vi estão defasadas em 180°.
eXeMplo 8.12
O E-MOSFET da Figura 8.40 foi analisado no Exem -
plo 7.10, e o resultado obtido foi k = 0,24 × 10–3 A/V2,  
VGSQ = 6,4 V e IDQ = 2,75 mA.
a) Determine gm.
b) Determine rd.
c) Calcule Zi com e sem rd. Compare os resultados.
d) Calcule Zo com e sem rd. Compare os resultados.
e) Determine Av com e sem rd. Compare os resultados.
solução:a)  g
m = 2k(VGSQ – VGS(Th)) 
      = 2(0,24 × 10–3 A/V2)(6,4 V – 3 V) = 1,63 mS
b) rd=1
gos=1
20 mS=50 k     
 
c) Com rd,
Zi=RF+rdRD
1+gm(rdRD)=10 M+50 k 2 k
1+(1,63  mS)(50  k 2 k)
=10 M+1,92 k
1+3,13=2,42 M     Sem rd,
ZiRF
1+gmRD=10 M
1+(1,63  mS)(2  k)=2,53 M    
 o que revela que, como a condição rd ≥ 10RD =  
50 kΩ ≥ 40 kΩ é satisfeita, os resultados para Zo com 
e sem rd são muito próximos.
d) Com rd,
  Zo = RF∥rd∥RD = 10 MΩ∥50 kΩ∥2 kΩ 
       = 49,75 kΩ ∥ 2 kΩ
       = 1,92 kΩ 
 Sem rd,
  Zo ≅ RD = 2 kΩ 
 e assim obtemos novamente resultados muito próximos.
e) Com rd,
  Av = –gm(RF∥rd∥RD)
      = – (1,63 mS)(10 MΩ∥50 kΩ∥2 kΩ)
      = – (1,63 mS)(1,92 kΩ)
      = –3,21
 Sem rd,
  Av = –gmRD = – (1,63 mS)(2 kΩ)
       = –3,26
 o que é muito próximo do resultado anterior.
8.11  ConFiGuração CoM divisor 
de Tensão para o e-MosFeT
A última configuração com E-MOSFET a ser examina-
da é o circuito com divisor de tensão da Figura 8.41. O formato 
é exatamente o mesmo já analisado em seções anteriores. 
A substituição do circuito equivalente CA do  
E-MOSFET resulta na configuração da Figura 8.42, que é exatamente igual à da Figura 8.23. Dessa forma, as equações 8.28 até 8.32 são aplicáveis ao E-MOSFET e listadas a seguir.
CSC1
R2ViVo R1VDD
RSRD
Zi  Zo 
GD
S
 
Figura 8.41 Configuração com divisor de tensão para o 
E-MOSFET.Vo
Vi2 kΩ
10 MΩ1 μF
1 μF12 V
gos = 20 μSID(ligado)  = 6 mA
VGS(Th) = 3 VVGS(ligado)  = 8 V
Zi  Zo RFRD
 Figura 8.40 Amplificador com realimentação do dreno do 
Exemplo 8.11.420   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   420 3/11/13   5:57 PMZi
 Zi=R1R2      )25.8( (8.52)
Zo
 Zo=rdRD      )35.8( (8.53)
Para rd ≥ 10RD,
 Zo Rd  rd$10RD      )45.8(
 (8.54)
Av
 Av=Vo
Vi=-gm(rdRD  )     )55.8(
 (8.55)
e se rd ≥ 10RD,
 Av=Vo
Vi-gmRD       )65.8(
 (8.56)
8.12  proJeTo de CirCuiTos 
aMpliFiCadores CoM FeT
Os projetos nessa fase estão limitados à obtenção 
de uma condição de polarização CC ou de um ganho de 
tensão CA desejados. Na maioria dos casos, as várias equações desenvolvidas são utilizadas “inversamente” para definir os parâmetros necessários à obtenção do ga-nho, da impedância de entrada ou da impedância de saída desejados. Para evitar uma complexidade desnecessária nas fases iniciais do projeto, as equações aproximadas são frequentemente utilizadas porque variações ocorrem quan-do os resistores calculados são substituídos por resistores com valores comerciais. Uma vez terminado o projeto inicial, os resultados podem ser testados e alguns ajustes podem ser implementados a partir das equações exatas.
Ao longo do procedimento de projeto é importante 
ter em mente que, embora a sobreposição permita análise e projeto separados do circuito sob pontos de vista CC e CA, um parâmetro escolhido para o projeto CC terá uma influência importante na resposta CA. Lembramos que a resistência R
G pode ser substituída por um curto-circuito 
equivalente na configuração com realimentação porque I
G ≅ 0 A no domínio CC, mas para a análise CA ela signi-
fica um importante caminho de alta impedância entre Vo 
e Vi. Além disso, observe que gm é maior para pontos de 
operação mais próximos do eixo ID (VGS = 0 V), o que re-
quer que RS seja relativamente pequeno. No circuito de RS 
sem desvio, uma resistência RS pequena também contribui 
com um ganho mais alto, mas para o circuito seguidor de fonte o ganho é reduzido de seu valor máximo, que é igual a 1. De modo geral, basta lembrar que os parâmetros do circuito podem afetar a polarização CC e a resposta CA de formas diferentes. Muitas vezes, é preciso buscar um equilíbrio entre um ponto de operação específico e seu impacto na resposta CA.
Na maioria dos casos, o valor da fonte CC disponível 
é conhecido, o FET a ser empregado foi escolhido e os capacitores que serão utilizados na faixa de frequência em questão estão definidos. É necessário, então, determinar os valores dos elementos resistivos que definem o ganho desejado ou o valor de impedância. Os próximos três exemplos determinarão os parâmetros exigidos para um ganho específico.
eXeMplo 8.13Projete o circuito com polarização fixa da Figura 8.43 para que obtenhamos um ganho CA de 10. Isto é, de-termine o valor de R
D.
solução: Uma vez que V
GSQ = 0 V , o valor de gm é gm0. O ganho 
é, então, determinado por
Av = –gm(RD∥rd) = –gm0(RD∥rd)
com
 gm0=2IDSS
0VP 0=2(10  mA)
4 V=5     Sm
 
O resultado é –10 = –5 mS(RD∥rd)
e RDrd=10
5 mS=2 k    
 G Vi
R1 R2D
gmVgs rdVo
RD
SZo Zi  +
Vgs
–
 
Figura 8.42 Circuito equivalente CA para a configuração da Figura 8.41.Capítulo 8  amplificadores com FeT  421
Boylestad_2012_cap08.indd   421 3/11/13   5:57 PMDas especificações do dispositivo,
rd=1
gos=1
20×10-6 S=50 k   
Substituindo, temos
RD∥rd = RD∥50 kΩ = 2 kΩ
e RD(50 k)
RD+50 k=2 k    
 
ou 50RD = 2(RD + 50 kΩ) = 2RD + 100 kΩ
com 48RD = 100 kΩ
e RD=100 k
482,08 k    
 
O valor comercial mais próximo é 2 kΩ (veja o Apên-
dice D), que seria empregado nesse projeto.O valor resultante de V
DSQ é, então, determinado como 
segue:
VDSQ = VDD – IDQRD = 30 V – (10 mA)(2 kΩ) = 10 VOs valores de Zi e Zo são determinados pelos valores de 
RG e RD, respectivamente. Isto é,
Zi = RG = 10 MΩ
Zo = RD∥rd = 2 kΩ∥50 kΩ = 1,92 kΩ ≅ RD = 2 kΩ
eXeMplo 8.14Escolha os valores de R
D e RS para que o circuito da 
Figura 8.44 produza um ganho igual a 8 usando um valor relativamente alto de g
m para esse dispositivo 
definido em VGSQ=1
4VP.
solução: O ponto de operação é definido por
VGSQ=1
4VP=1
4(-4 V)=-1    V
e
 ID=IDSSa1-VGSQ
VPb2
=10 mAa1-(-1 V)
(-4 V)b2
=5,625      Am
 
Determinando gm, obtemos:
gm=gm0a1-VGSQ
VPb
=5 mSa1-(-1 V)
(-4 V)b=3,75    Sm
O valor do ganho de tensão CA é determinado por:
|Av| = gm(RD∥rd)
A substituição dos valores conhecidos resulta em
8 = (3,75 mS)(RD∥rd)10 MΩVDD (+30 V)
RD
μ gos = 20   SVP = –4  VIDSS = 10 mA
RGD
G
SViVo
C1
0,1   Fμ
 Figura 8.43 Circuito para o ganho de tensão desejado no 
Exemplo 8.13.
VDD 
+20 V
RD
10 MΩRGViVo
C1
0,1   Fμ
RSC2
0,1   Fμ
10 MΩRL
CS
40   Fμ μ gos = 20   SVP = –4  VIDSS = 10 mAgm0 = 5 mS0 V
 Figura 8.44 Circuito para o ganho de tensão desejado no Exemplo 8.14.422   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   422 3/11/13   5:57 PMde modo que
RDrd=8
3,75 mS=2,13 k    
O valor de rd é definido por
rd=1
gos=1
20 mS=50 k   
e RD∥50 kΩ = 2,13 kΩ  
o que resulta em
RD = 2,2 kΩ
que é um valor comercial.
O valor de RS é determinado pelas condições CC de 
operação como a seguir:
VGSQ = –IDRS
–1 V = – (5,625 mA)RS
e RS=1 V
5,625  mA=177,8      
 
O valor comercial mais próximo é 180 Ω. Nesse exem-plo, R
S não aparece na análise CA devido ao efeito de 
curto-circuito provocado por CS.
No próximo exemplo, RS não está desviado, e o 
projeto se torna um pouco mais complicado.
eXeMplo 8.15Determine os valores de R
D e RS para o circuito da 
Figura 8.44 de modo a produzir um ganho de 8 caso o capacitor de desvio C
S seja removido.
solução:V
GSQ e IDQ ainda são –1 V e 5,625 mA, respectivamen -
te, e visto que a equação VGS = –IDRS não mudou, RS 
continua a ter o valor comercial de 180 Ω, obtido no Exemplo 8.14.O ganho de um circuito com autopolarização sem desvio é dado por:
Av=-gmRD
1+gmRS   
Por enquanto, considere que rd ≥ 10(RD + RS). Utilizar 
a equação completa para Av nesse ponto do projeto 
complicaria desnecessariamente o processo de análise.Substituindo (para o valor de ganho igual a 8), temos
08 0= `-(3,75  mS)RD
1+(3,75  mS)(180  )`=(3,75  mS)RD
1+0,675   e 8(1 + 0,675) = (3,75 mS)RD 
de modo que
RD=13,4
3,75 mS=3,573  k    
com o valor comercial mais próximo de 3,6 kΩ.
Agora podemos testar a condição:
rd ≥ 10(RD + RS)
Temos 50 kΩ ≥ 10(3,6 kΩ + 0,18 kΩ) = 10(3,78 kΩ)
e 50 kΩ ≥ 37,8 kΩ
que é satisfeita — a solução está correta!
8.13 Tabela-resuMo
Para proporcionar uma comparação rápida entre 
as configurações e oferecer uma listagem que pode ser útil por várias razões, apresentamos a Tabela 8.1. As equações exata e aproximada para cada parâmetro re-levante do circuito são fornecidas com uma faixa típica de valores para cada um. Embora todas as configurações possíveis não estejam presentes, incluímos as mais fre-quentemente encontradas. Na verdade, qualquer confi-guração não listada será provavelmente uma variação daquelas fornecidas na tabela, de forma que, pelo menos, a lista fornecerá algumas informações sobre quais os valores esperados e qual o caminho que provavelmente irá gerar as equações desejadas. 
8.14 eFeiTo de RL e RSIG
Esta seção remete às seções 5.16 e 5.17 do capí-
tulo sobre análise CA de pequenos sinais para TBJs que abordou o efeito da resistência de fonte e da resistência de carga no ganho CA de um amplificador. Novamente, são dois os métodos de análise. Podemos simplesmente substituir o modelo CA para o FET de interesse e realizar uma análise detalhada semelhante à situação sem carga, ou aplicar as equações de duas portas apresentadas na Seção 5.17.
Todas as equações de duas portas desenvolvidas 
para o transistor TBJ também se aplicam aos circui-
tos com FET porque as quantidades de interesse são definidas nos terminais de entrada e saída, e não nos componentes do sistema.Capítulo 8  amplificadores com FeT  423
Boylestad_2012_cap08.indd   423 3/11/13   5:57 PMTabela 8.1 Zi, Zo e Av para várias configurações com FET.
Configuração    Z i Z o       Av=Vo
Vi    
Polarização fixa 
[JFET ou D-MOSFET] 
01(    Alta  M     )
        =  RG    2(     k    )
                =  RDrd    
                 RD    (rd$10 RD)    (    -     )01
            =  -gm(rdRD    )
      -gmRD      (rd$10 RD)    
 Autopolarização com 
com desvioR S
 Autopolarização com 
sem desvioR S[JFET ou D-MOSFET] 
01(     M     )
         =  RG    2(     k    )
               =  RDrd    
                RD     (rd$10 RD)    (     -     )01
            =  -gm(rdRD    )
      -gmRD     (rd$10 RD)    
[JFET ou D-MOSFET] 
01(     M     )
         =  RG        =  c1+gmRS+RS
rddRD
c1+gmRS+RS
rd+RD
rdd    
    =  RD    rd$10 RD ourd=    (      -    )2
     =  gmRD
1+gmRS+RD+RS
rd    
      -gmRD
1+gmRS   
3rd$10 (RD+RS)4    
Polarização por divisor de tensão  
[JFET ou D-MOSFET] 
01(     M     )
         =  R1R2    2(     k    )
                 =  RDrd    
                  RD     (rd$10 RD)    (    -     )01
            =  -gm(rdRD    )
       -gmRD      (rd$10 RD)    RDFixed-bias
[JFET or D-MOSFET]
C2
RG
VGG+VDD
ViC1
Zi  Vo 
Zo 
–
+       
RDSelf-bias
bypassed R S[JFET or D-MOSFET]C2
CSRSRG+VDD
ViC1Vo 
Zo 
Zi  
      
RDSelf-bias
unbypassed R S[JFET or D-MOSFET]C2
RSRG+VDD
ViC1
Zi  Vo 
Zo 
      
Voltage-divider bias
[JFET or D-MOSFET]
R1
R2C1
CS RSC2RD+VDD
Vi
Zi  Vo 
Zo 
      
Porta-comum  
[JFET ou D-MOSFET] 
1(     k    )
     =  RS crd+RD
1+gmrdd    
      RS1
gm   
(rd$10 RD)    k 2(          ) 
              =  RDrd    
      RD     
(Rd$10 RD)    (           +     )01
             =  gmRD+RD
rd
1+RD
rd    
      gmRD     (rd$10 RD)    Common-gate
[JFET or D-MOSFET]+VDD
RD
C2
CSRGQ1 C1
Vi
RS Zi  Vo 
Zo 
      Alta
Alta
AltaMédia Média
Média Média
Média Média
MédiaMédiaBaixa
Baixa
 (continua )424   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   424 3/11/13   5:57 PMAlgumas das equações mais importantes são repro-
duzidas a seguir para proporcionar uma referência fácil 
à análise deste capítulo e para relembrar as conclusões:
 AvL=RL
RL+RoAvNL  
 (8.57)
 Ai=-AvLZi
RL  
 (8.58)
 Avs=Vo
Vs=Vi
Vs # Vo
Vi
=aRi
Ri+RsigbaRL
RL+RobAvNL  
 (8.59)
Algumas das conclusões mais importantes sobre o 
ganho de configurações utilizando o transistor TBJ tam -
bém são aplicáveis aos circuitos com FET. Elas incluem os seguintes fatos:O maior ganho de um amplificador é o ganho sem carga.
O ganho com carga é sempre menor do que o ganho 
sem carga.
A impedância da fonte sempre reduzirá o ganho 
global abaixo do valor com ou sem carga.
De modo geral, portanto,
 AvNL7AvL7AvS      )06.8( (8.60)
No Capítulo 5, vimos que algumas configurações 
com TBJ são tais que a impedância de saída é sensível à 
impedância da fonte, ou a impedância de entrada é sensí-vel à carga aplicada. Para circuitos com FET, no entanto:
Devido à alta impedância entre o terminal de porta e 
o canal, podemos supor de modo geral que a impedância 
de entrada não é afetada pelo resistor de carga e a impe-dância de saída não é afetada pela resistência de fonte.Tabela 8.1 
Continuação .
Configuração    Z i      Z o       Av=Vo
Vi    
Seguidor de fonte  
[JFET ou D-MOSFET] 
01(     M     )
         =  RG    001(     k    )
         =  rdRS1>gm    
      RS1gm     (rd$10 RS)    (      6    )1
          =  gm(rdRS)
1+gm(rdRS)    
      gmRS
1+gmRS   
(rd$10 RS)    
Polarização com realimentação de 
dreno E-MOSFET 
1(    M     )
    =  RF+rdRD
1+gm(rdRD)    
     RF
1+gmRD   
(rd$10 RD)    k 2( ) 
            =  RFrdRD    
      RD     (RF, rd$10RD)    (   -     )01
          =  -gm(RFrdRD    )
      -gmRD     (RF, rd$  10RD)    
Polarização por divisor de tensão  E-MOSFET 
1(    
 M     )
       =  R1R2    2(               k    )
               =  RDrd    
      RD     
(rd$10 RD)     )01−(      
            =  -gm(rdRD    )
      -gmRD     (rd$10 RD)    Source-follower
[JFET or D-MOSFET] +VDD
C2
RSRGC1
Vi
Zi  Vo 
Zo       
Drain-Feedback bias
E-MOSFET
C1RFC2+VDD
RD
Vi
Zi  Vo 
Zo 
      
Vi
Zi  Voltage-divider bias
E-MOSFET
R1
R2C1
RSC2
D
G
S+VDD
RD
Vo 
Zo 
      Alta
Média
Média Média
MédiaMédia MédiaBaixaBaixaCapítulo 8  amplificadores com FeT  425
Boylestad_2012_cap08.indd   425 3/11/13   5:57 PMÉ preciso, porém, estar sempre atento a situações 
especiais em que isso pode não ser totalmente verdadeiro. 
Vejamos, por exemplo, a configuração de realimentação que resulta em uma conexão direta entre os circuitos de entrada e de saída. Embora a resistência de realimentação costume ser muitas vezes maior do que a resistência de fonte, permitindo usar a aproximação de que a resistência de fonte seja essencialmente 0 Ω, ela realmente apresenta uma situação na qual a resistência de fonte possivelmente afetaria a resistência de saída ou a resistência de carga afetaria a impedância de entrada. De modo geral, contudo, devido à alta isolação existente entre a porta e os terminais de dreno e fonte, as equações gerais para o ganho com carga são menos complexas do que aquelas encontradas para os transistores TBJ. Lembre-se de que a corrente de base fornece uma relação direta entre circuitos de entrada e saída em qualquer configuração com transistor TBJ.
Para demonstrar cada método, examinaremos a con-
figuração de autopolarização da Figura 8.45 com o resistor de fonte desviado. Substituir o modelo CA equivalente para o JFET resulta na configuração da Figura 8.46.
Note que a resistência de carga aparece em paralelo 
com a resistência de dreno e a resistência de fonte R
sig aparece 
em série com a resistência de porta RG. Para o ganho de tensão 
global, o resultado é uma forma modificada da Equação 8.21:  AvL=Vo
Vi=-gm(rdRDRL  ) (8.61)      
 (8.61) 
A impedância de saída é a mesma que obtemos para 
a situação sem carga, sem uma resistência de fonte: 
 Zo=rdRD      )26.8( (8.62) 
A impedância de entrada permanece como:
 Zi=RG      )36.8( (8.63) 
Para o ganho global AVS, 
Vi=RGVS
RG+Rsig   
e
 AvS=Vo
Vs=Vi
Vs#Vo
Vi
= cRG
RG+Rsigd[-gm(rdRDRL  ])
 (8.64)
o qual, para a maioria das aplicações, nas quais RG >> Rsig 
e RD ∥ RL << rd, resulta em:
 AvS-gm(RDRL  )     )56.8( (8.65)
Se agora adotarmos a abordagem de duas portas 
para o mesmo circuito, a equação para o ganho global 
passará a ser
AvL=RL
RL+RoAvNL=RL
RL+Ro[-gm(rdRD   ])
mas Ro = RD ∥ rd, 
–
+
ViZi  C1
Vs RsigVDD
VoRD
GD
S RL
RG
CSRS  C2–
+
Zo 
–+
 
Figura 8.45 Amplificador JFET com Rsig e RL.
+
–+
Vo
–+
Vi Vgs
–Rsig  
RG
SD G
ZoZi+
Vs
–rd RD RLgmVgs
 Figura 8.46 Circuito da Figura 8.45 após a substituição do JFET pelo seu circuito CA equivalente.426   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   426 3/11/13   5:57 PMde modo que
AvL=RL
RL+RDrd[-gm(rdRD)]
=-gm(rdRD)(RL)
(rd+RD)+RL    
e AvL = –gm(rd∥RD∥RL) 
o que coincide com o resultado anterior.
Essa dedução foi incluída para demonstrar que 
o mesmo resultado será obtido por qualquer um dos 
métodos. Se valores numéricos para Ri, Ro e AvNL es-
tiverem disponíveis, bastará substituir os valores na Equação 8.57.
Prosseguindo da mesma maneira para as configu-
rações mais comuns, teremos as equações da Tabela 8.2.
8.15 ConFiGuração eM CasCa Ta 
A configuração em cascata apresentada no Capítulo 
5 para os TBJs também pode ser usada com JFETs ou MOSFETs, como mostra a Figura 8.47 para JFETs. Lem -
bramos que a saída de um estágio aparece como a entrada do estágio seguinte. A impedância de entrada do segundo estágio é a impedância de carga para o primeiro estágio.
O ganho total é o produto do ganho de cada estágio, 
incluindo os efeitos de carga do estágio seguinte.
Muitas vezes, o ganho sem carga é utilizado, e o 
ganho global é um resultado irreal. Para cada estágio, o efeito de carga do estágio seguinte deve ser incluído nos cálculos de ganho. Usar os resultados das seções anteriores deste capítulo resulta na seguinte equação para o ganho global da configuração da Figura 8.47:
Av=Av1Av2=(-gm1RD1)(-gm2RD2)
=gm1gm2RD1RD2  
 (8.66)
A impedância de entrada do amplificador em cascata 
é a impedância do primeiro estágio,
 Zi=RG1      )76.8( (8.67)
e a impedância de saída é a impedância do segundo estágio,
 Zo=RD2      )86.8( (8.68)
A principal função de estágios em cascata é o maior 
ganho global obtido. Considerando que a polarização CC e os cálculos CA para um amplificador em cascata seguem aqueles deduzidos para os estágios individuais, um exem -
plo demonstrará os diversos cálculos para determinar a polarização CC e a operação CA. 
eXeMplo 8.16Calcule a polarização CC, o ganho de tensão, a impe -
dância de entrada, a impedância de saída e a tensão de saída resultante para o amplificador em cascata mos-trado na Figura 8.48. Calcule a tensão de carga para o caso em que uma carga de 10 kΩ é conectada à saída.solução: Ambos os estágios do amplificador têm a mesma pola-rização CC. Usando as técnicas de polarização CC do Capítulo 7, temos
  2o estágio  1o estágio 1
 1 2
 2
Figura 8.47 Amplificador FET em cascata.Capítulo 8  amplificadores com FeT  427
Boylestad_2012_cap08.indd   427 3/11/13   5:57 PMTabela 8.2
 
Configuração     AvLVoVi       Z i      Z o   
      -gm(RDRL    )
 I ncluindo r d  : 
    -gm(RDRLrd    )   R G   
   R G      R D   
    RDrd    
  
    -gm(RDRL)
1+gmRS    
r d  : 
    -gm(RDRL)
1+gmRS+RD+RS
rd       R G   
   R G       RD
1+gmRS    
    RD
1+gmRS    
      -gm(RDRL    )
r d  : 
    -gm(RDRLrd    )    R1R2    
    R1R2       R D   
    RDrd
  
    gm(RSRL)
1+gm(RSRL)    
r d  : 
    =gmrd(RSRL)
rd+RD+gmrd(RSRL)       R G   
   R G       RS1>gm    
    RS
1+gmrdRS
rd+RD    
      gm(RDRL    )
r d  : 
    gm(RDRL    )    RS
1+gmRS    
    Zi=RS
1+gmrdRS
rd+RDRL       R D   
    RDrd    
VsVs–+
      
Vs–+
      
Vs–+
      
Vs–+
      
Vs–+
      Incluindo
Incluindo
Incluindo
Incluindo428   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   428 3/11/13   5:57 PMVGSQ=-1,9 V,  IDQ=2,8 mA  
gm0=2IDSS
0VP 0=2(10  mA)
0-4 V 0=5 mS   
e no ponto de polarização CC,
gm=gm0a1-VGSQ
VPb
=(5 mS)a1--1,9 V
-4 Vb=2,6 mS   
Visto que não há carga no segundo estágio:
Av2 = –gmRD = – (2,6 mS)(2,4 kΩ) = –6,24
Para o primeiro estágio, 2,4 kΩ∥3,3 MΩ ≅ 2,4 kΩ, o 
que resulta no mesmo ganho.
O ganho de tensão no amplificador em cascata é:Equação 8.66:
A
v = Av1Av2 = (–6,2)(–6,2) = 38,4
Devemos notar que o ganho total é positivo.A tensão de saída é, então,
V
o = AvVi = (38,4)(10 mV) = 384 mV
A impedância de saída do amplificador em cascata é
Zi = RG = 3,3 MΩA impedância de saída do amplificador em cascata 
(supondo que rd = ∞ Ω) é:
Zo = RD = 2,4 kΩ
A tensão de saída através da carga de 10 kΩ é, portanto,
VL=RL
Zo+RL Vo
=10 k
2,4 k+10 k(384  mV)=310 mV     
Uma combinação de estágios FET e TBJ também 
pode ser usada para fornecer um alto ganho de tensão e uma alta impedância de entrada, como será demonstrado no exemplo a seguir.
eXeMplo 8.17Para o amplificador em cascata da Figura 8.49, utilize a polarização CC calculada nos exemplos 5.18 e 8.16 para calcular a impedância de entrada, a impedância de saída, o ganho de tensão e a tensão de saída resultante.solução: Considerando-se que R
i (segundo estágio) = 15 kΩ∥ 4,7 
kΩ∥200(6,5 Ω) = 953,6 Ω, o ganho do primeiro estágio 
(quando carregado pelo segundo estágio) é:
Av1 = –gm[RD ∥ Ri (segundo estágio)]
              = –2,6 mS(2,4 kΩ ∥ 953,6 Ω) = –1,77+20 V
Vo
100   Fμ 100   FμVi
10 mV0,05   F μ2,4 kΩ
0,05   F μ
+2,4 kΩ
3,3 MΩ 3,3 MΩ0,05   F μ
+
680 Ω 680 ΩIDSS   =  10 mA
VP  =  −4 VIDSS   =  10 mA
VP  =  −4 VD
G
SD
SG
 
Figura 8.48 Circuito do amplificador em cascata para o Exemplo 8.16.Capítulo 8  amplificadores com FeT  429
Boylestad_2012_cap08.indd   429 3/11/13   5:57 PMA partir do Exemplo 5.18, o ganho de tensão do segundo 
estágio é Av2 = –338,46. O ganho de tensão global é, 
portanto,
Av = Av1Av2 = (–1,77)(–338,46) = 599,1
E a tensão de saída é
Vo = AvVi = (599,1)(1 mV) ≈ 0,6 V
A impedância de entrada do amplificador é a impedân -
cia do primeiro estágio,
Zi = 3,3 MΩ
e a impedância de saída é a impedância do segundo estágio,
Zo = RD = 2,2 kΩ
8.16 análise de deFeiTos
Como já mencionamos, a análise de defeitos em um 
circuito é uma combinação da teoria com a experiência 
no uso de multímetros e osciloscópios com o propósito de verificar sua operação. Um bom analista sabe o que verificar com base no comportamento dos circuitos. Essa capacidade é desenvolvida por meio de montagem, teste e reparação de uma ampla variedade de circuitos. Para qualquer amplificador de pequenos sinais, devem ser consideradas as seguintes etapas:
1.  Observe a placa de circuito para ver se há algum 
problema evidente: uma área chamuscada por aque-cimento excessivo de um componente; um compo-nente que parece muito quente ao ser tocado; uma solda aparentemente malfeita; alguma conexão solta.2.  Utilize um multímetro CC: faça algumas medições seguindo o manual de reparo, que contém o diagrama esquemático do circuito e uma lista de tensões CC de teste.
3.  Aplique um sinal de teste CA: meça as tensões CA, começando pela entrada e seguindo o caminho do sinal até a saída.
4.  Se o problema for identificado em um determinado estágio do circuito, o sinal CA deve ser verificado em vários pontos por meio de um osciloscópio para que sejam visualizadas a forma de onda, sua polaridade, amplitude e frequência, assim como alguma falha presente nas formas de onda. Em particular, observe se o sinal realiza um ciclo completo.
sintomas e ações possíveis
Na ausência de uma tensão CA de saída:
1.  Verifique se a fonte de alimentação está adequada -
mente conectada.
2.  Verifique se a tensão de saída em VD está situada na 
faixa média entre 0 V e VDD.
3.  Verifique se há algum sinal de entrada CA no termi -
nal de porta.
4.  Verifique a tensão CA em cada terminal dos capaci -
tores de acoplamento.Ao montar e testar o circuito amplificador com FET 
em laboratório:
1.  Verifique o código de cores dos resistores para se 
certificar de que estão corretos. Melhor ainda, meça o valor do resistor, pois componentes utilizados +20 V
100 μF 100   Fμ0,5 μF2,2 kΩ
+2,4 kΩ
GD
SC
E15 kΩ
4,7 kΩ
1 kΩ0,5 μF
+
680 ΩIDSS   =  10 mA
VP  =  −4 V1 mVB
0,05   Fμ
3,3 MΩVo
Vi
β= 200
 
Figura 8.49 Amplificador em cascata JFET-TBJ para o Exemplo 8.17.430   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   430 3/11/13   5:57 PMrepetidamente podem sofrer um superaquecimento 
quando usados inadequadamente, acarretando uma variação no valor nominal.
2.  Verifique se todas as tensões CC estão presentes nos terminais do componente e se todas as ligações ao terra estão conectadas.
3.  Meça o sinal de entrada CA para ter certeza de que o valor esperado é fornecido ao circuito.
8.17 apliCações prá TiCas
Misturador de áudio de três canais
Os componentes básicos de um misturador de áudio 
JFET de três canais são mostrados na Figura 8.50. Os três 
sinais de entrada podem vir de diferentes fontes, como um microfone, um instrumento musical, geradores de som de fundo etc. Todos os sinais podem ser aplicados ao mesmo terminal de porta, pois a impedância de en-trada do JFET é tão alta que pode ser aproximada por um circuito aberto. De modo geral, a impedância de entrada é de 1000 MΩ (10
9 Ω) ou maior ainda para 
JFETs, e de 100 milhões de MΩ (1014 Ω) ou mais para 
MOSFETs. Caso fossem usados TBJs em vez de JFETs, 
a impedância de entrada mais baixa exigiria um ampli-ficador a transistor para cada canal ou pelo menos um seguidor de emissor no primeiro estágio para fornecer uma impedância de entrada maior.
Os capacitores de 10 μF estão presentes para evitar 
que quaisquer valores de polarização CC no sinal de entrada possam surgir na porta do JFET, e os potenciôme-
tros de 1 MΩ são o controle de volume para cada canal. A necessidade de resistores de 100 kΩ para cada canal é menos óbvia. Seu propósito é garantir que um canal não sobrecarregue os outros, reduzindo ou distorcendo fortemente o sinal na porta. Por exemplo, na Figura 8.51(a), um canal está ligado a um microfone de alta im-pedância (10 kΩ), enquanto outro canal está ligado a um amplificador de guitarra de baixa impedância (0,5 kΩ). O canal 3 é deixado aberto, e os resistores de isolação de 100 kΩ foram removidos por enquanto. Substituir os capacitores por seu equivalente de curto-circuito para a faixa de frequência de interesse e ignorar os efeitos dos potenciômetros paralelos de 1 MΩ (ajustados para seu valor máximo) resulta no circuito equivalente da Figura 8.51(b) na porta do amplificador com JFET. Utilizando o teorema da superposição, a tensão na entrada do JFET é determinada por:
vG=0,5 k(vmic)
10,5 k+10 k(vguitarra )
10,5 k
=0,047 vmic+0,95vguitarra vguitarra   
o que mostra claramente que a guitarra abafou o sinal do microfone. A única resposta do amplificador da Figura 8.51 será a da guitarra. Agora, estando os resistores de 100 kΩ em seus devidos lugares, obtemos a situação vista na Figura 8.51(c). Utilizando novamente o teorema da superposição, a equação para a tensão na porta passa a ser:
v1
R1
R6
100 kR5
100 k1 MR4
3,3 k
R8
1 k100 k20 V
C5
C410 F
20 F10 F
IDSS = 10 mA
VP = –6 VC1
v2vo
R2
1 M10 FC2
v3
R3
1 M10 FC3R7
D
G
S
Pré-amplificador
gm = 1,5 mS
Av = –4,95~Resistores de 
isolação de sinaisControle 
de volume–+
vG
 Figura 8.50 Componentes básicos de um misturador de áudio JFET de três canais.Capítulo 8  amplificadores com FeT  431
Boylestad_2012_cap08.indd   431 3/11/13   5:57 PMvG=101 k(vmic)
211 k+110 k(vguitarra )
211 k
 0,48vmic+0,52vguitarra    
o que mostra um equilíbrio nos sinais na porta do JFET. 
Em geral, portanto, os resistores de 100 kΩ compensam qualquer diferença na impedância de sinal para garan-tir que um não sobrecarregue o outro e desenvolva um nível misturado de sinais no amplificador. Tecnicamen-te são chamados de “resistores de isolação de sinais”.
Uma consequência interessante de uma situação como 
a descrita na Figura 8.51(b) é mostrada na Figura 8.52, na qual uma guitarra de baixa impedância tem um nível de sinal de cerca de 150 mV , enquanto o microfone, tendo uma impedância interna maior, possui um sinal de apenas 50 mV . Como já demonstrado, a maior parte do sinal no ponto de “alimentação” (v
G) vem da guitarra. O sentido 
resultante da corrente e do fluxo de potência é indiscuti-velmente da guitarra para o microfone. Então, visto que a construção básica de um microfone e de um alto-falante é bastante similar, o microfone pode ser forçado a agir como alto-falante e reproduzir o sinal da guitarra. As 
novas bandas acústicas muitas vezes se deparam com esse problema enquanto aprendem os rudimentos básicos de uma boa amplificação. Em geral, para sinais paralelos, o canal que tem menor impedância interna controla a situação.
Na Figura 8.50, o ganho do JFET autopolarizado 
é determinado por – g
mRD, que nesta situação equivale a:
–gmRD = (–1,5 mS)(3,3 kΩ) = –4,95
Para alguns, pode ser uma surpresa o fato de um 
microfone poder funcionar como um alto-falante. No entanto, o exemplo clássico do uso de um cone de voz como microfone e alto-falante é o sistema de intercomu -
nicação mostrado na Figura 8.53(a). O alto-falante de  
8 Ω e 0,2 W da Figura 8.53(b) pode ser utilizado como um microfone ou um alto-falante, dependendo da posição da chave de ativação. Mas é importante observar que, como no exemplo do microfone-guitarra mencionado, a maioria dos alto-falantes é desenvolvida para lidar com níveis de potência razoáveis, mas a maioria dos microfones é pro-jetada para simplesmente aceitar uma entrada ativada por voz, e não suportam os níveis de potência normalmente associados a um alto-falante. É possível verificar esse fato comparando o tamanho de cada um em um sistema de áudio. De modo geral, uma situação como a descrita, em que o sinal da guitarra é ouvido no microfone, acabará por danificá-lo. Em um sistema de intercomunicação, o alto-falante é desenvolvido para trabalhar com ambos os tipos de excitação sem dificuldades.  
Rm 10 k
Rg 0,5 k+
–vmic
+
–vguitarraC1
10 F
C2
10 F1 M
1 MvGMicrofone 
de alta impedância
(a)Guitarra 
de baixa impedânciaRm 10 k Rg 0,5 k
+
–+
–vG
(b)vmic vguitarraRm 10 k Rg 0,5 kR4 100 k R5100 k
+
–+
–vG
(c)vmic vguitarra110 k 100,5 k
 
Figura 8.51 (a) Aplicação de uma fonte de alta impedância e outra de baixa impedância ao misturador da Figura 8.50;  
(b) equivalente reduzido sem os resistores de isolação de 100 kΩ; (c) equivalente reduzido com os resistores de 100 kΩ.
vG
Rg Rm
vguitarra  >>  vmicis
pmic = vmic is+
–+
–vmic
 
Figura 8.52 Demonstração de que, para sinais paralelos, 
o canal com a menor impedância interna e maior potência 
controla a situação.432   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   432 3/11/13   5:57 PMChaveamento silencioso
Qualquer sistema eletrônico que incorpore um 
chaveamento mecânico, como aquele mostrado na Fi-
gura 8.54, tende a desenvolver um ruído na linha que reduz a relação sinal-ruído. Quando a chave dessa figura 
é aberta e fechada, o sinal de saída é acompanhado de um ruído irritante. Além disso, fios mais longos normalmente associados a chaves mecânicas requerem que a chave esteja o mais próximo possível do amplificador para re-duzir a absorção de ruído na linha. 
Um método eficaz para eliminar essa fonte de 
ruído é utilizar um chaveamento eletrônico como o que 
vemos na Figura 8.55(a) para um circuito misturador de dois canais. Vimos no Capítulo 7 que o canal dreno-fonte de um JFET para valores baixos de V
DS pode ser visto 
como uma resistência cujo valor é determinado pela tensão aplicada porta-fonte, como descrito com detalhes na Seção 7.13. Além disso, sabemos que a resistência é mínima em V
GS = 0 V e máxima próximo à tensão de pinch-off . Na 
Figura 8.55(a), os sinais a serem misturados são aplicados ao dreno de cada JFET e o controle CC é conectado direta-mente ao terminal porta de cada JFET. Com 0 V em cada terminal de controle, ambos os JFETs estão fortemente no estado “ligado”, e as resistências de D
1 para S1 e de 
D2 para S2 são relativamente pequenas (de, digamos, 100 
Ω) nesse caso. Apesar de 100 Ω não ser o suposto 0 Ω de uma chave ideal, ela é tão pequena comparada ao resistor de 47 kΩ em série, que normalmente pode ser ignorada. Ambas as chaves estão, portanto, na posição “ligada”, e ambos os sinais de entrada conseguem chegar à entrada do amplificador inversor (a ser apresentado no Capítulo 10), como mostra a Figura 8.55(b). Em particular, observe que os valores dos resistores escolhidos resultam em um sinal de saída que é simplesmente uma inversão da soma dos dois sinais. O estágio amplificador a seguir elevará essa soma a níveis de áudio.
Ambas as chaves eletrônicas podem ser colocadas no 
estado “desligado” aplicando-se uma tensão mais negativa que o valor de pinch-off, como indicam os –10 V da Figura 8.55(a). O valor de resistência “desligada” pode alcançar 10.000 MΩ, o que certamente pode ser aproximado por um circuito aberto para a maioria das aplicações. Como ambos os canais estão isolados, um pode estar “ligado” e o outro, “desligado”. A velocidade de operação de uma chave JFET 
Falar
Seletor de canal 
A ou B
(a)LEDs: em uso 
& ligadoChamarTravar
Controle 
de volumeCabo de 
alimentação 
de 120 V
8 , 0,2WAlto-falante de 
Controlador de 
LED 5670 JRC
(b)Chaves LED
alimentaçãoLED “em uso” Seletor de canalAmplificador de potência de áudio de baixa tensão 386D JRCResistores
Controle de volume 
deslizanteCircuito de ponte de 4 diodos
Capacitores
Inversor Hex NXP HEF4069UB0,022
FCapacitores de Transformador
        
 Figura 8.53 Intercomunicador de dois canais, duas estações: (a) aparência externa; (b) estrutura interna.  (Fotos de Dan 
Trudden/Pearson.)
v1R1
R2
v2vo+–Ruído
RuídoRF
Chaveamento mecânico
 Figura 8.54 Geração de ruído devido a chaveamento 
mecânico.Capítulo 8  amplificadores com FeT  433
Boylestad_2012_cap08.indd   433 3/11/13   5:57 PMvov1
v2+–RF
47 k47 k
47 k47 nF
47 nF
(a)1 M
1 MQ1
Q2RDSR1
LIGADO = 0 V
DESLIGADO = –10 V
LIGADO = 0 V
DESLIGADO = –10 V741
–RF
R1
Q1, Q2 = 2N3819vo = vi
vov1
v2+–RF
47 k
47 k
47 k100 
100 47,1 k 47,1 k
+
–+
–v1 v2RDS1
RDS2
Thévenin
vTh =1
2v1 +v212vTh =12v
1 +v212
12v
1 + v212
47,1 k
2= 23,5 k~= 23,5 k~RTh
vTh
vo =–RF
RThvi
= –
= –247 k
23,5 k(( ))
1
2v1 + v212 ()
vo = –v1 – v2
ou  vo = –(v1 + v2)
(b)RTh =
        +
–v1
v2voRF
47 k
47 k47 k
RDS1R1 = 47,1 k
vo = – —–vi = – ————v i = –viRF
R147 k
47,1 k~
(c)100 
        
 
Figura 8.55 Circuito de áudio de chaveamento silencioso: (a) configuração com JFET; (b) com ambos os sinais presentes;  
(c) com um sinal ligado.434   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   434 3/11/13   5:57 PMé controlada pelo substrato (devido à construção do dispo-
sitivo), pelas capacitâncias parasitas e pela baixa resistência “ligada” do JFET. As velocidades máximas dos JFETs são de cerca de 100 MHz, sendo a mais comum a de  
10 MHz. No entanto, essa velocidade é fortemente reduzida 
pela resistência e pela capacitância de entrada do projeto. Na Figura 8.55(a), o resistor de 1 MΩ e os capacitores de 47 nF têm uma constante de tempo de τ = RC = 47 ms = 
0,047 s para o circuito de carga CC que controla a tensão na porta. Presumindo duas constantes de tempo para car -
regar até o valor de pinch-off, o tempo total é de 0,094 s ou uma velocidade de chaveamento de 1/0,094 s ≅  10,6 por 
segundo. Comparado à velocidade típica de chaveamento do JFET, a 10 milhões de vezes em 1 s, esse número é extre -
mamente pequeno. Devemos ter em mente, no entanto, que o que importa é a aplicação e, para um misturador comum, o chaveamento não ocorre em velocidades acima de 10,6 por segundo, a menos que haja sinais radicais de entrada. Podemos perguntar por que é necessária uma constante de tempo RC na porta. Por que não deixar simplesmente o 
nível CC aplicado na porta controlar o estado do JFET? De modo geral, a constante de tempo RC garante que o sinal de 
controle não seja falso, gerado por ruído ou por oscilações devidas a bruscas variações nos pulsos aplicados à porta. Utilizando um circuito de carga, garantimos que o nível CC deve estar presente por um período de tempo antes que o nível de pinch-off seja atingido. Qualquer pulso aleatório na linha não durará o suficiente para carregar o capacitor e mudar o estado do JFET.
É importante notar que a chave JFET é uma chave 
bilateral . Isto é, sinais no estado “ligado” podem passar 
através pela região dreno-fonte em ambos os sentidos.  
É assim, obviamente, que as chaves mecânicas comuns funcionam, o que torna muito fácil a substituição de pro-jetos de chaveamento mecânicos por eletrônicos. Vale lem-brar que o diodo não é uma chave bilateral, pois ele pode conduzir corrente em baixa tensão em um único sentido.
Observe que, considerando-se que o estado dos 
JFETs pode ser controlado por um valor CC, o projeto da Figura 8.55(a) permite o seu controle por compu-tador e remotamente pelas mesmas razões descritas no Capítulo 7, quando o controle CC foi discutido.
A folha de dados de uma chave analógica JFET 
de baixo custo é mostrada na Figura 8.56. Observe em “Tensão de corte de dreno” que a tensão de pinch-off  
V
GS = VP é tipicamente –10 V em uma tensão dreno-fonte 
de 12 V . Além disso, um valor de corrente de 10 nA é utilizado para definir o valor de pinch-off . O valor de I
DSS 
é 15 mA, ao passo que a resistência dreno-fonte é bastante baixa (cerca de 150 Ω) com V
GS = 0 V . O tempo gasto para 
ligar é bastante curto, 10 ns (td + tr), enquanto o tempo 
gasto para desligar é de 25 ns.Circuitos de deslocamento de fase
Por meio da característica de resistência dreno-fonte 
controlada por tensão de um JFET, o ângulo de fase de um sinal pode ser controlado utilizando-se as configurações da Figura 8.57. O circuito da Figura 8.57(a) é de avanço de fase, que adiciona um ângulo ao sinal aplicado, enquanto o circuito da Figura 8.57(b) é uma configuração de atraso de fase, que cria um deslocamento de fase negativo.
Consideremos, por exemplo, o efeito de R
DS em um 
sinal de entrada que tenha uma frequência de 10 kHz e seja aplicado ao circuito da Figura 8.57(a). Para efeito de discussão, digamos que a resistência dreno-fonte seja de 2 kΩ devido a uma tensão aplicada porta-fonte de –3 V . Desenhando o circuito equivalente, temos a configuração geral da Figura 8.58. Calcular a tensão de saída resultará em
Vo=RDS0 Vi0
RDS-j XC=RDSVi0
"R2
DS+X2
C-tg-1XC
RDS
=RDSVi
"R2
DS+X2
Ctg-1XC
RDS
=aRDS
"R2
DS+X2
CbVi tg-1 XC
RDS   
de maneira que Vo = k1Vi ∠θ1
onde
k1=RDS
"R2
DS+X2
C e u1=tg-1 XC
RDS       )96.8((8.69)
A substituição dos valores numéricos nas expressões 
anteriores resulta em
XC=1
2pfC=1
2p(10 kHz)(0,01  mF)
=1,592  k   
e
 k1=RDS
"R2
DS+X2
C
=2 k
"(2 k)2+(1,592  k)2=     287,0
 
com u1=tg-1 XC
RDS=tg-1 1,592  k
2 k
=tg-1 0,796 =38,52      
de modo que Vo = 0,782Vi ∠38,52º
e um sinal de saída que é 78,2% do sinal aplicado, mas 
com um deslocamento de fase de 38,52°. 
Portanto, de modo geral, o circuito da Figura 8.57(a) 
pode introduzir um deslocamento de fase positivo que vai Capítulo 8  amplificadores com FeT  435
Boylestad_2012_cap08.indd   435 3/11/13   5:57 PM JFET  de Chaveamento
Canal n – Depleção
1 DRENO
2 FONTE3 PORTAESPECIFICAÇÕES MÁXIMA S
CARACTERÍSTICAS ELÉTRICAS 
CARACTERÍSTICAS EM ESTADO DESLIGADO
CARACTERÍSTICAS EM ESTADO LIGADOEspecificações SímboloV alor Unidade
Tensão dreno-fonte 
Corrente direta de porta 
Corrente de dreno com tensão zero de porta(1) Corrente de corte de dreno  Tensão dreno-porta 
Faixa de temperatura de armazenamento Tensão porta-fonte 
Tensão de ruptura porta-fonte 
Corrente reversa de porta Faixa de temperatura da junção  Dissipação total do dispositivo @ Tc = 25 ºC  
Fator de redução acima de 25 °C  
 a menos que outro valor seja especificado)
Característica s
Característica sSímbolo
SímboloMín.
Mín.Máx.
Máx.Unidade
Unidade
Tensão direta porta-fonte 
Capacitância de entrada 
Tempo de atraso de ligação 
Tempo de subida  
Tempo de descida Tempo de atraso de desligamento  Capacitância de transferência revers aTensão ligada dreno-fonte 
Resistência ligada estática dreno-fonte 
1. Pulso de teste: largura de pulso < 300 μs, ciclo de trabalho < 3,0%.
CARACTERÍSTICAS DE PEQUENO SINA L
CARACTERÍSTICAS DE CHAVEAMENTOResistência LIGADA dreno-fonte para pequeno sinal 
 JFET  de Chaveamento
Canal n – Depleção
1 DRENO
2 FONTE3 PORTAESPECIFICAÇÕES MÁXIMA S
CARACTERÍSTICAS ELÉTRICAS 
CARACTERÍSTICAS EM ESTADO DESLIGADO
CARACTERÍSTICAS EM ESTADO LIGADOEspecificações SímboloV alor Unidade
Tensão dreno-fonte 
Corrente direta de porta 
Corrente de dreno com tensão zero de porta(1) Corrente de corte de dreno  Tensão dreno-porta 
Faixa de temperatura de armazenamento Tensão porta-fonte 
Tensão de ruptura porta-fonte 
Corrente reversa de porta Faixa de temperatura da junção  Dissipação total do dispositivo @ Tc = 25 ºC  
Fator de redução acima de 25 °C  
 a menos que outro valor seja especificado)
Característica s
Característica sSímbolo
SímboloMín.
Mín.Máx.
Máx.Unidade
Unidade
Tensão direta porta-fonte 
Capacitância de entrada 
Tempo de atraso de ligação 
Tempo de subida  
Tempo de descida Tempo de atraso de desligamento  Capacitância de transferência revers aTensão ligada dreno-fonte 
Resistência ligada estática dreno-fonte 
1. Pulso de teste: largura de pulso < 300 μs, ciclo de trabalho < 3,0%.
CARACTERÍSTICAS DE PEQUENO SINA L
CARACTERÍSTICAS DE CHAVEAMENTOResistência LIGADA dreno-fonte para pequeno sinal ESPECIFICAÇÕES MÁXIMAS
Especificações Símbolo Valor Unidade
Tensão dreno-forte VDS 25 VCC
Tensão dreno-porta VDG 25 VCC
Tensão porta-fonte VGS 25 VCC
Corrente direta de porta UGF 10 mACC
Dissipação total do dispositivo @ TC = 25oCPD350 mW
Fator de redução acima de 25oC 2,8 mW/oC
Faixa de temperatura de junção TJ – 65 a + 150oC
Faixa de temperatura de armazenamento Tstg – 65 a + 150oC
CARACTERÍSTICAS ELÉTRICAS (TA = 25 oC a menos que outro valor seja especificado)
Características Símbolo Mín Máx Unidade
CARACTERÍSTICAS EM ESTADO DESLIgADO
Tensão de ruptura porta-fonte (1G = 10µACC, VDS = 0) V(BR)GSS 25 VCC
Corrente reversa de porta (VGS = 15 VCC, VDS = 0) IGSS 1,0 nACC
Corrente de corte de dreno (VDS = 12 VCC, VGS = – 10 V)
(VDS = 12 VCC, VGS = – 10 V , TA – 100oCID(desligado) 10
2,0nACC
ACC
CARACTERÍSTICAS EM ESTADO LIgADO
Corrente de dreno com tensão zero de porta (1)
(VDS = 15 VCC, VGS = 0)IDSS15 mACC
Tensão direta porta-fonte
(IG(1) = 1,0 mACC, VDS = 0)VGS(f) 1,0 VCC
Tensão ligada dreno-fonte(I
D = 7,0 mACC, VGS = 0)VDS(ligado) 1,5 VCC
Resistência ligada estática dreno-fonte(I
D = 0,1 mACC, VGS = 0)rDS(ligado) 150 Ohms
1. Pulso de teste: largura de pulso < 300µs, ciclo de trabalho < 3,0%
Características Símbolo Mín Máx Unidade
CARACTERÍSTICAS DE PEQUEnO SInAL
Resistência LIGADA dreno-fonte para pequeno sinal
(VGS = 0, ID  = 0, f = 1,0 kHz)rds(ligado) 150 Ohms
Capacitância de entrada(V
DS = 15 VCC, VGS = 0, f = 1,0 MHz)Ciss 5,0 pF
Capacitância de transferência reversa(V
DS = 0, VGS = 10 VCC, f = 1,0 MHz)Crss 1,2 pF
CARACTERÍSTICAS DE CHA VEAMEnTO
Tempo de atraso de ligação(VDD = 10 VCC, ID(ligado)  = 7,0 mACC,
VGS(ligado)  = 0, VGS(desligado)  = – 10 VCC)td(ligado) 5,0 ns
Tempo de subida tr 5,0 ns
Tempo de atrado de desligamento(VDD = 10 VCC, ID(ligado)  = 7,0 mACC,
VGS(ligado)  = 0, VGS (desligado)  = – 10 VCC)td(desligado) 15 ns
Tempo de subida tt 10 nsJFET de Chaveamento
Canal n – Depleção
Figura 8.56 Folha de dados de uma chave de corrente JFET analógica de baixo custo. (© by Semiconductor Components 
Industries, LLC. Utilizado com permissão.)
C
–+
–+vi
–+
vo RDSD
G
SVGSControle
(a)C
–+–
+
vi
–+
voRDS
D
GS
VGS
Controle
(b)
 Figura 8.57 Circuito de deslocamento de fase: (a) avanço; (b) atraso.436   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   436 3/11/13   5:57 PMde alguns graus (com XC relativamente pequeno se com-
parado a RDS) a quase 90° (com XC relativamente grande 
se comparado a RDS). Tenha em mente, porém, que para 
valores fixos de RDS, à medida que a frequência aumenta, 
XC é reduzido e o deslocamento de fase se aproxima de 
0°. Para frequências decrescentes e um RDS fixo, o deslo-
camento de fase se aproximará de 90°. Também é impor -
tante notar que, para um RDS fixo, um valor crescente de 
XC resulta na diminuição do valor de Vo. Para um circuito 
assim, um equilíbrio entre o ganho e o deslocamento de 
fase desejado terá que ser estabelecido.
Para o circuito da Figura 8.57(b), a equação resultante é
 Vo=k2Viu2      )07.8( (8.70)
onde
k2=XC
"R2
DS+X2
C   
  e
    u2=- tg-1 RDS
XC    sistema de detecção de movimento
Os componentes básicos de um sistema de detecção 
de movimento infravermelho passivo (IVP) são mostrados 
na Figura 8.59. O coração do sistema é o detector piroe-létrico que gera uma tensão que varia de acordo com a quantidade de calor incidente. Ele filtra tudo menos a radiação infravermelha de uma área específica e foca a energia em um elemento sensível à temperatura. Vimos no Capítulo 7, Seção 7.13, que a faixa infravermelha é uma faixa invisível imediatamente abaixo do espectro da luz visível. Detectores passivos não emitem sinal, mas sim-
plesmente respondem ao fluxo de energia do ambiente.
Uma visão externa e interna de uma unidade comer -
cialmente disponível é mostrada nas figuras 8.60(a) e (b). Ela possui quatro lentes intercambiáveis para cobertura de diferentes áreas. Para o que nos interessa, a opção “animal de estimação” foi selecionada com a cobertura indicada na Figura 8.60(c). A unidade é colocada a uma altura de  
2,30 m e opera a uma tensão CC de 8,5 V a 15,4 V , con-sumindo uma corrente de 17 mA em 12 V CC. A área de 
Amplificador 
de baixa 
frequência Circuito 
comparadorCircuito 
controlador/
acionador
RGRDVDD
RSC
vS+
–
Calor 
infravermelhoFiltro 
óptico 
parabólicoElemento 
piroelétricoSistema de 
alarme, 
contador, 
controle 
de luz 
etc.
 
Figura 8.59 Sistema de detecção de movimento infravermelho passivo (IVP).0vi
Vi
90°180° 360°
0°vo
0,78Vi
180° –180° 360°RDSC
0,01 F
Vo+
–Vi+
–2 k
38,52°
 
Figura 8.58 Circuito RC de avanço de fase .Capítulo 8  amplificadores com FeT  437
Boylestad_2012_cap08.indd   437 3/11/13   5:57 PMcobertura é 10,7 m perpendicular ao sensor e 6,10 m a 
cada lado. Na posição de sensibilidade mais baixa, o peso combinado dos animais não pode exceder 36,3 kg.
Para focar o calor do ambiente que incide sobre o 
detector piroelétrico, a unidade da Figura 8.60 utiliza um defletor parabólico. Quando alguém passa próximo ao sen -
sor, corta os campos mostrados na Figura 8.60(c), e o de-tector registra as rápidas modificações no nível de calor. 
O resultado é uma mudança no nível CC semelhante a um sinal CA de baixa frequência e impedância interna relativamente alta na porta do JFET. Poderíamos então perguntar por que ao se ligar um sistema de aquecimento ou uma lâmpada não é gerado um sinal de alarme, já que existe calor envolvido. A resposta é que ambos geram uma tensão no detector que cresce continuamente com o aumento crescente de calor do sistema de aquecimento ou da lâmpada. Quanto à lâmpada, lembramos que o detector é sensível ao calor, e não sensível à luz. A tensão resultante não oscila entre valores, mas simplesmente aumenta de valor e não dispara o alarme; uma tensão CA variável não será gerada pelo detector piroelétrico!
A Figura 8.59 mostra que um JFET em configura -
ção seguidor de fonte foi empregado para garantir uma impedância de entrada muito alta e assim captar a maior parte do sinal piroelétrico. Esse sinal passa através de um amplificador de baixa frequência, seguido de um circuito detector de pico e um comparador para determinar se o alarme deve ser disparado. O comparador de tensão CC  
Lentes  
grande angular
Display 
de LED
(a)
Processador 
multichip
CI para proteção de barramento
Detector de 
infravermelh o
Chave de programação  
do tipo DIP
Relé óptico MOSFET 
de estado sólido 
LED
Capacitores de 0,01 μF
(b)Capacitor 
de 100 μF
Capacitores 
de 47 μF
Microprocessador 
A4
Regulador 
de tensão
Para fiação
externa
        
07'
7'13'7' 0PADRÕES 
DE DETECÇÃO
Lentes grande  
angular imunes 
a animais de estimaçã oVista superior13' 20' 27' 35'
13'20'
20'1918121
112
103
94
5
86
713
14
15
16
1720Vista lateral
Lentes imunes a animais de estimação
(c)7'
Inferior 
18–20Intermediário 
12–17Longo 
1–11Vista para 
baixo*0 13' 20' 27' 35'
07'6''
        
Figura 8.60 Unidade de detecção de movimento infravermelho passivo (IVP) comercialmente disponível: (a) aparência 
externa; (b) estrutura interna; (c) opção de cobertura para animal de estimação. [Fotos (a) e (b) de Dan Trudden/Pearson.]438   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   438 3/11/13   5:57 PMé um circuito que “captura” o valor de pico da tensão CA 
gerada e o compara a um valor de tensão CC conhecido. O processador de saída determina se a diferença entre os dois valores é suficiente para fazer com que o circuito acionador energize o alarme.
8.18 resuMo
Conceitos e conclusões importantes
1.  O parâmetro transcondutância gm é definido pela 
razão entre a  variação na corrente do dreno e a 
variação correspondente na tensão porta-fonte na região de interesse. Quanto maior a inclinação da curva I
D versus VGS, maior o valor de gm. Além 
disso, quanto mais próximo o ponto ou região de 
interesse da corrente de saturação IDSS, maior será 
o parâmetro transcondutância.
2.  Nas folhas de dados, gm é dado como yfs.
3.  Quando VGS é metade do valor da tensão de pinch-
-off, gm é metade do valor máximo.
4.  Quando ID é um quarto do valor de saturação de 
IDSS, gm é metade do valor na saturação.
5.  As impedâncias de saída de FETs são similares em 
magnitude às de TBJs convencionais.
6.  Nas folhas de dados, a impedância de saída rd é for -
necida como 1/yos. Quanto mais horizontais as curvas 
características de dreno, maior a impedância de saída.
7.  O ganho de tensão das configurações JFET com 
polarização fixa e autopolarização (com capacitor de desvio no terminal fonte) é o mesmo.
8.  A análise CA dos JFETs e dos MOSFETs tipo de-
pleção é a mesma.
9.  O circuito equivalente CA de um MOSFET tipo 
intensificação é o mesmo empregado para os JFETs 
e os MOSFETs tipo depleção. A única diferença é a equação para g
m.
10.  O valor do ganho dos circuitos com FET normal -
mente fica entre 2 e 20. A configuração de autopo-larização (sem um capacitor de desvio no terminal 
de fonte) e o seguidor de fonte são configurações 
de baixo ganho.
11.  Não há deslocamento de fase entre entrada e saída 
para as configurações seguidor de fonte e porta--comum. A maioria das outras possui um desloca-mento de fase de 180°.
12.  A impedância de saída da maioria das configura-
ções usando FET é determinada primariamente por R
D. Para a configuração seguidor de fonte, ela 
é determinada por RS e gm.
13.  A impedância de entrada da maioria das configu-
rações com FET é bastante alta. No entanto, ela é 
bastante baixa para a configuração porta-comum.
14.  Ao analisar defeitos em qualquer sistema eletrô -
nico ou mecânico, sempre verifique primeiro as causas mais prováveis.
equações
    gm=yfs=ID
VGS
 gm0=2IDSS
0VP0
 gm=gm0 c1-VGS
VPd
 gm=gm0ÄID
IDSS
 rd=1
yos=VDS
ID`
VGS=constant e   
As tabelas 8.1 e 8.2 mostram configurações com 
JFET e MOSFET tipo depleção.
8.19 análise CoMpuT aCional
pspice para Windows
Configuração JFET com polarização fixa  A pri-
meira configuração JFET a ser analisada no domínio CA com o PSpice para Windows é a configuração fixa da Figura 8.61, utilizando-se um JFET com V
P = – 4 V e 
IDSS = 10 mA. O resistor de 10 MΩ foi adicionado para 
funcionar como um caminho para o terra para o capacitor, mas é essencialmente um circuito aberto para a análise CA. O JFET de canal  n J2n3819 da biblioteca EV AL foi 
utilizado, e a tensão CA será determinada em quatro pontos diferentes para comparação e revisão.
A constante Beta é definida por: 
ateB=IDSS
0VP02=10 mA
42V2=0,625  mA >V2   
e inserida na caixa de diálogo Edit Model obtida pela 
sequência EDIT-PROPERTIES. Também é necessário 
alterar Vto para – 4 V . Os elementos restantes do circuito 
são ajustados como descrito anteriormente para o transistor no Capítulo 5.Capítulo 8  amplificadores com FeT  439
Boylestad_2012_cap08.indd   439 3/11/13   5:57 PMO resultado de uma análise do circuito é apresentado 
na Figura 8.62. O CIRCUIT DESCRIPTIO n inclui todos 
os elementos do circuito em conjunto com os nós escolhi-
dos. Note, em particular, que Vi é ajustada em 10 mV com 
uma frequência de 10 kHz  e um ângulo de fase de 0  grau. Na 
lista a seguir de Junction FET MODEL PARAMETERS, VTO equivale a – 4 V e BETA é 625E-6 A/V
2 = 0,625 mA/
V2, como fixado anteriormente. A SMALL SIgnAL BIAS 
SOLUTIOn revela que a tensão em ambas as extremidades 
de RG é –1,5 V , resultando em VGS = –1,5 V .  Os valores de 
tensão desta seção podem ser relacionados com o circuito original simplesmente observando a lista de nós em CIR-CUIT DESCRIPTIO n. A tensão dreno-fonte (GND) é 
12 V , restando uma queda de 8 V sobre R
D. A listagem AC 
AnALYSIS mostra que a tensão na fonte (N01707) é de  
10 mV , como programado, mas a tensão na outra extre -
midade do capacitor é 3 μ V a menos devido à impedância 
do capacitor em 10 kHz — certamente uma queda a ser ignorada. A escolha de 0,02 μ F para essa frequência foi ob-
viamente correta. As tensões antes e depois do capacitor na extremidade de saída são exatamente as mesmas (para três locais), revelando que quanto maior o capacitor, maior a se-melhança em relação às características de um curto-circuito. A saída de 6,275E-2 = 62,75 mV reflete um ganho de 6,275. 
Em OPERATIng POInT InFORMATIOn,  temos 
que I
D é 4 mA e gm é 3,2 mS. Calculamos o valor de gm a partir de
    gm=2IDSS
0VP0a1-VGSQ
VPb
 gm=2(10  mA)
4 Vc1-(-1,5 V)
(-4 V)d
 =3,125     Sm
o que confirma a nossa análise.Configuração JFET com divisor de tensão  O 
próximo circuito a ser analisado no domínio CA é a configu-ração com divisor de tensão da Figura 8.63. Observe que os parâmetros escolhidos são diferentes daqueles utilizados em exemplos anteriores, com V
i em 24 mV e uma frequência de 
5 kHz. Além disso, os níveis CC são mostrados e um traçado das tensões de entrada e saída é apresentado na mesma tela.
Para executar a análise, selecione a opção new 
Simulation Profile para abrir a caixa de diálogo  new Si-
mulation. Após inserir o name do OrCAD 8-2, selecione Create, e a caixa de diálogo Simulation Settings apare -
 
Figura 8.61 Configuração JFET com polarização fixa e 
fonte CA.****              CIRCUIT DESCRIPTION
************************************************************************************************
*Analysis directi ves: 
.AC LIN 1 10kHz 10kHz
.OP.PRO BE V(alias(*)) I(alias(*)) W(alias(*)) D(alias(*)) NOISE(alias(*)) 
.INC "..\SCHEMA TIC1.net" 
**** INCLUDING SCHEMA TIC1.net ****
* source ORCAD 8-1V_Vi          N00344 0  AC 10mV
+SIN 0 10mV 10kHz 0 0 0
C_C1             N00344 N00351  0.02uF  TC=0,0 
C_C2             N00315 N00326  2uF  TC=0,0 
R_RG            N00358 N00351  10M eg TC=0,0 
R_RD            N00315 N00303  2k TC=0,0 
R_RL            0 N00326  10Meg  TC=0,0 
V_VDD         N00303 0 20VdcV_V GG         0 N00358 1.5Vdc
J_J1               N00315 N00351 0 J2N3819 
.PRINT         AC 
+ VM([N00344])     
.PRINT         AC 
+ VM([N00351])     
.PRINT         AC 
+ VM([N00315])     
.PRINT         AC 
+ VM([N00326])     
.END
****              Junction FET MODEL PA RAMETERS
************************************************************************************************
****              SMALL SIGN AL BIAS SOLUTION                   TEMPERA TURE   =        27.000 DEG C
************************************************************************************************ NODE          VOLTAGE                NODE          VOLTAG E                NODE          VOLTAG E    
(N00303)      20.0000                      (N00315)     12.0020                     (N00326)      0.0000 (N00344)        0.0000                      (N00351)      -1.5000                     (N00358)    -1.5000
    VOLTAGE SOURCE CURRENT S
    NA ME         CURRENT
    V_Vi          0.000E+00
    V_VDD       -3.999E-0 3
    V_V GG       -1.366E-12
****              AC ANALYSIS                                                     TEMPERA TURE    =        27.000 DEG C
************************************************************************************************  FREQ          VM(N00344)  
    1.000E+04     1.000E-02
  FREQ          VM(N00351)  
    1.000E+04     9.997E-03
  FREQ          VM(N00315)  
    1.000E+04     6.275E-02
  FREQ          VM(N00326)  
    1.000E+04     6.275E-02****              OPERAT ING POINT INFORMA TION               TEMPERA TURE    =      27.000 DEG C
************************************************************************************************
****  JFETSNAME                      J_J1      
MODEL                    J2N3819   
ID                              4.00E-03 VGS                         -1.50E+00 
VDS                          1.20E+01 
GM                            3.20E-03 
GDS                          8.76E-06 
CGS                           1.73E-12 
CGD                          6.07E-13                        J2N3819                                NJF             
         VTO       -4            
        BETA       625.000000E-06 
 LAMBDA           2.250000E-03 
               IS        33.570000E-15 
            ISR      322.400000E-15 
     ALPHA       311.700000E-06 
             VK      243.6          
             RD          1            
              RS          1            
          CGD          1.600000E-12 
           CGS          2.414000E-12 
               M            .3622       
     VTOTC         -2.500000E-03 
 BET ATCE           -.5          
             KF          9.882000E-18 
 Figura 8.62 Arquivo de saída para o circuito da Figura 8.61.440   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   440 3/11/13   5:57 PMcerá. Em Analysis type, selecione AC/Sweep/noise; em 
seguida, sob AC Sweep escolha Linear. Start Frequency  
é 5 kHz, End Frequency 5 kHz e Total Points é 1. Com 
um OK, a simulação pode ser iniciada selecionando-se a 
opção Run PSpice . Um esquema aparecerá, e ele pode 
ser fechado para que cheguemos à tela da Figura 8.63 
com todos os níveis de tensão exibidos como controlados pela opção V. Os níveis CC resultantes revelam que V
GS é  
1,823 V – 3,635 V = –1,812 V , bem próximo do valor de –1,8 V calculado no Exemplo 7.4. V
D é 10,18 V , 
comparável ao valor calculado de 10,24 V , e VDS é 10,18 
V – 3,635 V = 6,545 V , comparável a 6,64 V .
Para a solução CA, podemos escolher View-Output 
File e verificar em OPERATIng POInT InFORMA-
TIOn que gm é 2,22 mS, o que se aproxima bastante do 
valor calculado à mão de 2,2 mS. Em AC AnALYSIS , a 
tensão CA de saída é 125,8 mV , resultando em um ganho de 125,8 mV/24 mV = 5,24. O valor calculado à mão é g
mRD = (2,2 mS) (2,4 kΩ) = 5,28. 
A forma de onda CA para a tensão de saída pode 
ser obtida retornando-se à caixa de diálogo Simulation Settings e, em Analysis type, escolha Time Domain (Transient). Então, visto que o período de um sinal de 5 kHz é 200 μ s, selecione um tempo Run to de 1 ms, 
de modo que cinco ciclos da forma de onda aparecerão. Mantenha  a opção Start saving data after em 0 s e, em 
Transient options, insira um Maximum step size de  
2 μs, para que se tenha no mínimo 100 pontos de traçado 
para cada ciclo da forma de onda. Com um OK, tem-se a tela SCHEMATIC. Selecione Trace-Add-Trace (J1:d) e 
surgirá a forma de onda inferior da Figura 8.64. Se for se-lecionado Plot-Add Plot to Window-Trace-Add Trace-V 
(Vi:+), a forma de onda da tensão aplicada será exibida na parte superior da Figura 8.64. Agora mude SEL >> para 
a forma de onda inferior, simplesmente levando o cursor 
para a esquerda dessa forma de onda e clicando uma vez com o botão esquerdo do mouse. Selecione Trace-Cursor -
-Display , e uma linha horizontal aparecerá no valor CC da 
tensão de saída em 10,184 V (observe o valor de V(J1:d) na caixa de diálogo Probe Cursor no canto inferior direito 
da tela). Um clique no botão direito do mouse fará surgir um segundo conjunto de linhas de interseção. Selecione o ícone Cursor Peak na barra de ferramentas no alto da tela, 
e a interseção vai automaticamente para o valor de pico da forma de onda [V(Vi:+) na caixa de diálogo]. Note que 
Cursor 2 indica que o valor de pico ocorre em aproxima -
damente 150 μ s e o valor de pico instantâneo é 10,31 V. Diff 
é simplesmente a diferença entre as interseções Cursor 1 
e Cursor 2 para tempo e amplitude.
Amplificador com JFET em cascata   O extenso am-
plificador com JFET de dois estágios da Figura 8.65 pode ser 
criado com os mesmos procedimentos descritos nos exem-plos anteriores utilizando PSpice. Para ambos os JFETs, Beta foi fixado em 0,625 mA/V
2 e Vto em – 4 V , como mos-
tra a Figura 8.66. A frequência aplicada é 10 kHz para asse-gurar que os capacitores se aproximem de um curto-circuito.  
A saída CA na saída de cada estágio é solicitada.
Após a simulação, o arquivo de saída da Figura 8.67 
aparece, revelando que o ganho é de 63,23 mV/10 mV = 6,3 após o primeiro estágio e 322,6 mV/10 mV = 32,3 após ambos os estágios. O ganho para o segundo estágio é 322,6 mV/63,23 mV = 5,1. Os ganhos e a tensão de saída são muito próximos dos resultados obtidos no Exemplo 8.1. 
Na Figura 8.67, a opção V é selecionada para que se 
obtenham os valores CC do circuito. Note, em particular, 
 Figura 8.63 Configuração JFET com divisor de tensão e fonte CA.Capítulo 8  amplificadores com FeT  441
Boylestad_2012_cap08.indd   441 3/11/13   5:57 PM****              CIRCUIT DESCRIPTION
***************************************************************************************Libraries: * Prof ile Libraries :
* Local Libraries :
.LIB "../../../orcad 8-3-pspice files/orcad 8-3.lib" 
* From [PSPICE NETLIST] section of C:\OrCAD\OrCAD_16.3_Demo\tools\PSpice\PSpice.ini file:
.lib "nomd.lib" *Analysis direct ives: 
.AC LIN 1 10kHz 10kHz
.OP.PRO BE V(alias(*)) I(alias(*)) W(alias(*)) D(alias(*)) NOISE(alias(*)) 
.INC "..\SCHEMA TIC1.net" 
**** INCLUDING SCHEMA TIC1.net ****
* source ORCAD 8-3J_J1         N00328 N00336 N00332 J2N3819 J_J2         N00340 N00416 N00344 J2N3819 V_VDD         N00308 0 20VdcR_RD1         N00328 N00308  2.4k TC=0,0 
R_RS1         0 N00332  680 TC=0,0 
R_RG1         0 N00336  3.3M eg TC=0,0 
R_RD2         N00340 N00308  2.4k TC=0,0 
R_RS2         0 N00344  680 TC=0,0 
R_RG2         0 N00416  3.3M eg TC=0,0 
R_RL         0 N00361  10k TC=0,0 
C_C1         N01393 N00336  0.05uF  TC=0,0 
C_C2         N00328 N00416  0.05uF  TC=0,0 
C_C3         N00340 N00361  0.05uF  TC=0,0 
C_CS1         0 N00332  100uF  TC=0,0 
C_CS2         0 N00344  100uF  TC=0,0 
.PRINT         AC 
+  VM([N00361])     
.PRINT         AC 
+  VM([N00328])     
V_Vi          N01393 0 DC 0Vdc AC 10mV 
**** RESUMING "OrCAD 8-3.cir" ****.END
****              Junction FET MODEL PA RAMETERS
**************************************************************************************
                       J2N3819                                NJF             
         VTO      -4            
       BETA    625.000000E-06 
     ****             SMALL SIGN AL BIAS SOLUTION                TEMPERA TURE  =      27.000  DEG C
************************************************************************************** NODE        VOLTAG E      NODE        VOLTAG E      NODE       VOLTAG E     NODE       VOLTAGE
(N00308)    20.0000          (N00328)    13.3270           (N00332)   1.8908           N00336)    50.28E-06     
(N00340)    13.3270          (N00344)      1.8908           (N00361)   0.0000           (N00416)   50.28E-06     
(N01393)      0.0000  
VOLTAGE SOURCE CURRENT S
NAME          CURRENT
V_VDD        -5.561E-03
V_Vi               0.000E+00
****              OPERAT ING POINT INFORM ATION            TEMPERA TURE  =      27.000  DEG C
**************************************************************************************
****              AC ANALYSIS                                                  TEMPERA TURE  =      27.000  DEG C
************************************************************************************** 
FREQ          VM(N00361)  
1.000E+04   3.226E-01
****             AC ANALYSIS                                                   TEMPERA TURE =      27.000  DEG C
************************************************************************************** 
FREQ           VM(N00328)  
1.000E+04    6.323E-02**** JFETSNAME           J_J1              J_J2      
MODEL        J2N3819       J2N3819   
ID                  2.78E-03      2.78E-03 VGS             -1.89E+00    -1.89E+00 
VDS              1.14E+01     1.14E+01 
GM                2.64E-03      2.64E-03 
GDS              0.00E+00     0.00E+00 
CGS               0.00E+00     0.00E+00 
CGD              0.00E+00     0.00E+00 
Figura 8.67 Saída PSpice para o circuito da Figura 8.65.
 Figura 8.66 Visualização da definição do modelo JFET resultante.
 Figura 8.64 Tensões CA de porta e dreno para a 
configuração JFET com divisor de tensão da Figura 8.63.
 Figura 8.65 Circuito do Design Center para análise de 
amplificadores com JFET em cascata.442   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   442 3/11/13   5:57 PMo grau de proximidade das tensões de porta em relação a 
0 V , assegurando que a tensão de polarização porta-fonte é essencialmente a mesma que aquela sobre a resistência de fonte. Na realidade, por causa da isolação oferecida pelo capacitor C2, os valores de polarização de cada configu-
ração são exatamente os mesmos.
Multisim
Agora, o ganho CA para o circuito JFET com auto-
polarização da Figura 8.68 será determinado utilizando-se o Multisim. Todo o procedimento para montar o circuito e obter as leituras desejadas foi descrito para os circuitos CA com TBJ no Capítulo 5. Esse circuito em especial aparecerá novamente no Capítulo 9, Figura 9.70, quando voltaremos nossa atenção para a resposta em frequência de um amplificador JFET com carga. Uma análise mais completa é dada no Capítulo 9, incluindo a determinação dos valores CC, o valor de g
m e o ganho com carga. A 
corrente de dreno do Exemplo 9.12 é 2 mA, o que resulta 
em uma tensão de dreno de 10,6 V e uma tensão de fonte de 2 V , comparável aos valores de 10,594 V e 2,0 V , res-pectivamente, da Figura 8.68. Quando uma carga como R
L 
é adicionada ao circuito, ela aparece em paralelo com o RD 
do circuito, modificando a equação do ganho para –gmRD ∥ 
RL. Para o Exemplo 9.12, gm é 2 mS, o que resulta em um 
ganho total de Vo/Vi de (–2 mS)(2,2 kΩ ∥ 4,7 kΩ) = –2,997. 
Os medidores da Figura 8.68 fornecem valores eficazes para as tensões nesses pontos. Uma vez que se utilizou uma fonte de alimentação, a leitura do medidor XMM1 fica muito próxima daquela da fonte aplicada. A diferença se deve exclusivamente à queda de tensão CA através de R
sig e Cg. O valor do ganho CA (Vo/Vi) da configuração é 
2,042 mV/0,699 mV = 2,921, o que está muito próximo 
da solução calculada à mão.
 Figura 8.68 Análise de um circuito de autopolarização com JFET usando Multisim.
probleMas
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 8.2 Modelo de JFeT para pequenos sinais
 1.  Calcule gm0 para um JFET que possui os parâmetros  
IDSS = 12 mA e VP = – 4 V .
 2.  Determine a tensão de pinch-off de um JFET com gm0 =  
10 mS e IDSS = 12 mA.
 3.  Para um JFET que possui os parâmetros gm0 = 5 mS e  
VP = – 4 V , qual é a corrente do dispositivo para VGS = 0 V?
 4.  Calcule o valor de gm para um JFET (IDSS = 12 mA, VP = 
–3 V) no ponto de polarização VGS = – 0,5 V .
 5.  Para um JFET com gm = 6 mS em VGSQ = –1 V , qual é o 
valor de IDSS se VP = –2,5 V?
 6.  Um JFET (IDSS = 10 mA, VP = –5 V) é polarizado em  
ID = IDSS /4. Qual é o valor de gm nesse ponto de polarização? 7.  Determine o valor de gm para um JFET (IDSS = 8 mA,  
VP = –5 V) quando polarizado em VGSQ = VP/4.
 8.  Uma folha de dados apresenta as seguintes especificações 
(para uma corrente dreno-fonte listada):
   gƒs = 4,5 mS, gos = 25 µS
  Para a corrente dreno-fonte listada, determine:a) g
m.
b) rd.
 9.  Para um JFET que possui os parâmetros gƒs = 4,5 mS e  
gos = 25 μS, determine a impedância de saída do dispositi-
vo, Zo(FET), e o ganho de tensão ideal, Av(FET).
 10.  Se um JFET com rd = 100 kΩ tem um ganho de tensão 
ideal Av(FET) = –200, qual é o valor de gm?Capítulo 8  amplificadores com FeT  443
Boylestad_2012_cap08.indd   443 3/11/13   5:57 PM 11.  Utilizando a característica de transferência da Figura 8.69:
a) Qual é valor de gm0?
b) Determine gm em VGS = – 0,5 V graficamente.
c) Qual é o valor de gm em VGSQ = – 0,5 V utilizando a 
Equação 8.6? Compare com a solução do item (b).
d) Determine graficamente gm em VGS = –1 V .
e) Qual é o valor de gm em VGSQ = –1 V utilizando a Equa-
ção 8.6? Compare com a solução do item (d).
 12.  Utilizando as curvas características de dreno da Figura 8.70:a) Qual é o valor de r
d para VGS = 0 V?
b) Qual é o valor de gm0 em VDS = 10 V?
 13.  Para o JFET de canal n 2N4220 [gƒs(mínimo) = 750 μS, 
gos(máximo) = 10 μS]:
a)  Qual é o valor de gm?
b)  Qual é o valor de rd? 14.  a)   Faça o gráfico de gm versus VGS para um JFET de canal 
n com IDSS = 12 mA e VP = – 6 V .
b) Faça o gráfico de gm versus ID para o mesmo JFET de 
canal n do item (a).
 15.  Esboce o modelo equivalente CA para um JFET se  
gƒs = 5,6 mS e gos = 15 μS.
 16.  Esboce o modelo equivalente CA para um JFET se  
IDSS = 10 mA, VP = –4 V , VGSQ = –2 V e yos = 25 μS.
Seção 8.3 Configuração com polarização fixa
 17.  Determine Zi, Zo e Av para o circuito da Figura 8.71 se  
IDSS = 10 mA, VP = – 6 V e rd = 40 kΩ.
 18.  a)   Determine Zi, Zo e Av para o circuito da Figura 8.71 se 
IDSS e VP forem a metade dos valores do Problema 17. 
Isto é, se IDSS = 5 mA e VP = –3 V .
b) Compare as soluções deste problema com as do Problema 17.
10
9876543
1
0 V
GS  (V)ID  (mA)
−4 −3 −2 −5 −12
 
Figura 8.69 Curva característica de transferência do  
JFET para o Problema 11.1,8 kΩ
Vo 
RGRD
Vi+18 V
1,5 V1 MΩ
Zi  Zo 
–
 +
 
Figura 8.71 Amplificador com polarização fixa para os 
problemas 17 e 18.
12345678910
123456789 101112131415161718 2019ID  (mA)
VDS  (V)VGS = 0 V
−1 V
−2 V
−3 V−4 V
0
 
Figura 8.70 Curvas características de dreno do JFET para o Problema 12.444   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   444 3/11/13   5:57 PM 19.  a)    Determine Zi, Zo e Av para o circuito da Figura 8.72 se 
IDSS = 10 mA, VP = – 4 V e rd = 20 kΩ.
b) Repita o item (a) com rd = 40 kΩ. Qual foi o impacto 
da mudança nos resultados?
Seção 8.4 Configuração com autopolarização
 20.  Determine Zi, Zo e Av para o circuito da Figura 8.73 se  
gƒs = 3000 μS e gos = 50 μS.
 21.  Determine Zi, Zo e Av para o circuito da Figura 8.75 se o 
capacitor de 20 μ F for removido e os parâmetros do circuito 
forem os mesmos do Problema 20. Compare os resultados 
obtidos aqui aos do Problema 20. 22.  Repita o Problema 20 com gos = 10 μS. Compare os resul-
tados obtidos aqui aos do Problema 20.
 23.  a)   Determine o valor de RS para obter um ganho de tensão 
de 2 para o circuito da Figura 8.74 usando rd = ∞ Ω. 
b) Repita o item (a) com rd = 30 kΩ. Qual foi o impacto 
da alteração em rd sobre o ganho e sobre a análise?
 24.  Determine Zi, Zo e Av para o circuito da Figura 8.75 se  
IDSS = 6 mA, VP = – 6 V e gos = 40 μS.
Seção 8.5 Configuração com divisor de tensão
 25.  Determine Zi, Zo e Vo para o circuito da Figura 8.76 se  
Vi = 20 mV .
 26.  Repita o Problema 25, mas com o capacitor CS removido 
e compare os resultados.
 27.  Repita o Problema 25 com rd = 20 kΩ e compare os 
resultados.
 28.  Repita o Problema 26 com rd = 20 kΩ e compare os 
resultados.
Seção 8.6 Configuração porta-comum
 29.  Determine Zi, Zo e Vo para o circuito da Figura 8.77 se  
Vi = 4 mV .
 30.  Repita o Problema 29 com rd = 20 kΩ e compare os 
resultados.
 31.  Determine Zi, Zo e Av para o circuito da Figura 8.78 se  
rd = 30 kΩ.IDSS = 10 mA
VP = –4  V
10 V
–2,5 VVoVo
ViVi4,7 k
2 MZo 
Zi  
 Figura 8.72 Problema 19.
ViVo
10 MΩ
1,1 kΩ+12 V
3,3 kΩ
Zi  Zo 
20 μFC1C2
CS
 
Figura 8.73 Problemas 20, 21, 22 e 59.1 MΩ2 kΩ
Vo 20 V
Vi 
Zi  Zo C1C2
 
Figura 8.75 Configuração de autopolarização para os 
problemas 24 e 60.
IDSS = 9 mA
VP = –8  V16 V
RS1 MRD 2,7 k
VoVo
ViVi
 
Figura 8.74 Problema 23.ViVo
CS+20 V
2 kΩ
RS
610 Ω11 MΩ82 MΩ
Zi  
Zo IDSS = 12 mA
VP =  − 3 V
rd = 50 kΩ
 Figura 8.76 Problemas 25 a 28 e 61.Capítulo 8  amplificadores com FeT  445
Boylestad_2012_cap08.indd   445 3/11/13   5:57 PMSeção 8.7 Configuração seguidor de fonte (dreno-comum)
 32.  Determine Zi, Zo e Av para o circuito da Figura 8.79.
 33.  Repita o Problema 32 com rd = 20 kΩ e compare os resul-
tados.
 34.  Determine Zi, Zo e Av para o circuito da Figura 8.80.
Seção 8.8 MosFeTs tipo depleção
 35.  Determine Vo para o circuito da Figura 8.81 se gos = 20 µS.
 36.  Determine Zi, Zo e Av para o circuito da Figura 8.82 se  
rd = 60 kΩ.
 37.  Repita o Problema 36 com rd = 25 kΩ e compare os 
resultados.
 38. Determine Vo para o circuito da Figura 8.83 se Vi = 1,8 mV .
 39.  Determine Zi, Zo e Av para o circuito da Figura 8.84.Vi+15 V
Vo
1,5 kΩ3,3 kΩ
IDSS = 8 mA
VP = −2,8 V
rd = 40 kΩZi  Zo 
 
Figura 8.77 Problemas 29, 30 e 62.
Vi+20 V
2,2 kΩ10 MΩVo Zi  
Zo IDSS = 9 mA
VP =  − 4,5 V
rd = 40 kΩ
 Figura 8.79 Problemas 32 e 33.Vi Vo
IDSS = 7,5 mA
VP    = − 4 V2,2 kΩ+22 V
1 kΩ91 MΩ
11 MΩZi  Zo 
 
Figura 8.78 Problema 31.10 MΩ+16 V
1,1 kΩ
IDSS = 8 mA
VP =  −3 VVo
Vi = 2 mV
–+
 
Figura 8.81 Problema 35.
μ gos = 6000   Sgfs = 35   Sμ6,8 kΩ
3,3 kΩ15 MΩViVo+18 V
91 MΩ
 Figura 8.83 Problema 38.ViVo
10 MΩ100 Ω+22 V
1,8 kΩ
IDSS = 12 mA
VP =  −3,5 V
Zi  Zo 
 
Figura 8.82 Problemas 36, 37 e 63.Vi20 V
3,3 kΩ3,3 kΩ
10 MΩVoIDSS = 6 mA
VP =  −6  V
rd = 50 kΩ
Zi  
Zo 
 
Figura 8.80 Problema 34.446   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   446 3/11/13   5:57 PMSeção 8.10  Configuração com realimentação de dreno 
para o e-MosFeT
 40.  Determine gm para um MOSFET se VGS(Th) = 3 V e se ele 
estiver polarizado em VGSQ = 8 V . Suponha que k = 0,3 × 10–3.
 41.  Determine Zi, Zo e Av para o amplificador da Figura 8.85 
se k = 0,3 × 10–3.
 42.  Repita o Problema 41 se k cair para 0,2 × 10–3. Compare 
os resultados.
 43.  Determine Vo para o circuito da Figura 8.86 se Vi = 20 mV .
 44.  Determine Vo para o circuito da Figura 8.86 se Vi = 4 mV , VGS(Th) 
= 4 V e ID(ligado) = 4 mA com VGS(ligado)  = 7 V e gos = 20 μ S.
Seção 8.11  Configuração com divisor de tensão para o  
e-MosFeT
 45.  Determine a tensão de saída para o circuito da Figura 8.87 
se Vi = 0,8 mV e rd = 40 kΩ.Seção 8.12 projeto de circuitos amplificadores com FeT 46.  Projete o circuito com polarização fixa da Figura 8.88 para obter um ganho igual a 8.
 47.  Projete o circuito com autopolarização da Figura 8.89 para obter um ganho igual a 10. O dispositivo deve ser 
polarizado em 
       VGSQ=1
3VP..
ViVo10 MΩ+16 V
2,2 kΩ
VGS(Th) = 3 V
Zi  Zo 
rd = 100 kΩ
 Figura 8.85 Problemas 41, 42 e 64.ViVo
– –++30V
3,3 kΩ
40 MΩ
10 MΩ
1,2 kΩVGS(Th)  = 3 V
k = 0,4 3 10−3
 Figura 8.87 Problema 45.1,1 kΩ10 MΩ+20 V
91 MΩ
VP = −3 VIDSS = 12 mA
rd = 45 kΩ Vi
Vo
Zi  
Zo 
 
Figura 8.84 Problema 39.
ViVo+20 V
10 kΩ
22 MΩ
gos = 30    Sμk = 0,3 3  10−3VGS(Th) = 3,5 V
 Figura 8.86 Problemas 43 e 44.RD
10 MΩVo +VDD(+20 V)
RSVi VP = −3 VIDSS = 12 mA
rd = 40 kΩ
 
Figura 8.89 Problema 47.+VDD(+22 V)
RD
10 MΩyos = 20   S μIDSS = 8 mA
VP = −2,5 VVo
Vi
 
Figura 8.88 Problema 46.Capítulo 8  amplificadores com FeT  447
Boylestad_2012_cap08.indd   447 3/11/13   5:57 PMSeção 8.14 efeito de RL e Rsig
 48. Para o circuito JFET de autopolarização da Figura 8.90:
a)  Determine AvNL, Zi e Zo.
b)  Esboce o modelo de duas portas da Figura 5.75 utili -
zando os parâmetros determinados no item (a).
c)  Determine AVL e Avs.
d)  Altere Rsig para 10 kΩ e calcule os novos valores de 
AVL e Avs. Como o ganho de tensão é afetado por um 
aumento em Rs?
e)  Para a alteração do item (d), determine Zi e Zo. Qual foi 
o efeito sobre ambas as impedâncias?
 49. Para o circuito seguidor de fonte da Figura 8.91: a)  Determine A
vNL, Zi e Zo. 
b)  Esboce o modelo de duas portas da Figura 5.75 utili -
zando os parâmetros determinados no item (a). 
c)  Determine AvNL e Avs. 
d)  Altere RL para 4,7 kΩ e calcule AVL e Avs. Qual foi o 
efeito dos valores crescentes de RL em ambos os ganhos 
de tensão? 
e)  Altere Rsig para 20 kΩ (com RL a 2,2 kΩ) e calcule AVL 
e Avs. Qual foi o efeito dos valores crescentes de Rsig 
em ambos os ganhos de tensão? 
f)  Altere RL para 4,7 kΩ e Rsig para 20 kΩ e calcule Zi 
e Zo. Qual foi o efeito das mudanças sobre ambas as 
impedâncias? 50.  Para a configuração porta-comum da Figura 8.92: a)  Determine A
vNL, Zi e Zo. 
b)  Esboce o modelo de duas portas da Figura 5.75 utili -
zando os parâmetros determinados no item (a). 
c)  Determine AvNL e Avs. 
d)  Altere RL para 2,2 kΩ e calcule AVL e Avs. Qual foi 
o efeito da alteração de RL em ambos os ganhos de  
tensão? 
e)  Altere Rsig para 0,1 kΩ (com RL em 4,7 kΩ) e calcule 
AVL e Avs. Qual foi o efeito da alteração de Rsig em ambos 
os ganhos de tensão? 
f)  Altere RL para 2,2 kΩ e Rsig para 0,1 kΩ e calcule Zi 
e Zo. Qual foi o efeito das mudanças sobre ambos os 
parâmetros?
g)  Quais conclusões gerais você pode extrair dos cálculos anteriores?
Seção 8.15 Configuração em cascata 
 51.  Para o amplificador com JFET em cascata na Figura 8.93, calcule as condições de polarização CC para os estágios idênticos utilizando JFETs com I
DSS = 8 mA e VP = – 4,5 V . 
 52.  Para o amplificador com JFET em cascata da Figura 8.93, usando JFETs idênticos com I
DSS = 8 mA e VP = – 4,5 V , 
calcule o ganho de tensão de cada estágio, o ganho total do amplificador e a tensão de saída V
o. 
Vi
Zo Zi  3,3 kΩ12 V
IDSS 6 mA=
VP=
2,2 kΩ8,2   Fμ
2 MΩ0,5 kΩ
8,2   FμVo  6 V−Rsig
Vs 
–+
 
Figura 8.91 Problema 49.Vi
Zo 
Zi  RL0,6 kΩRsig
10   Fμ
20   Fμ10   Fμ
1 MΩIDSS 10 mA=
VP 6 V=−
0,51 kΩ4,7 kΩVo  12 V
2,7 kΩ
Vs 
–+
 
Figura 8.90 Problema 48.448   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   448 3/11/13   5:57 PM 53.  Se ambos os JFETs no amplificador em cascata da Figura 
8.93 forem substituídos por outros com especificações de I
DSS = 12 mA e VP = –3 V , calcule a polarização CC 
resultante de cada estágio.
 54.  Se ambos os JFETs no amplificador em cascata da Figura 8.93 forem substituídos por outros com especificações de I
DSS = 12 mA e VP = –3 V e gos = 25 µS, calcule o ganho 
de tensão resultante para cada estágio, o ganho de tensão global e a tensão de saída V
o. 
 55.  Para o amplificador em cascata da Figura 8.93, usando JFETs com especificações de I
DSS = 12 mA, VP = –3 V e 
gos = 25 µS, calcule a impedância de entrada do circuito 
(Zi) e a impedância de saída (Zo).  56.  Para o amplificador em cascata da Figura 8.94, calcule as correntes e tensões de polarização CC de cada estágio. 
 57.  Para o circuito amplificador da Figura 8.94, calcule o ganho de tensão de cada estágio e o ganho de tensão global do amplificador. 
 58.  Calcule a impedância de entrada (Z
i) e a impedância de 
saída (Zo) para o circuito amplificador da Figura 8.94.
Seção 8.19 análise computacional 59.  Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 8.73.
 60.  Utilizando o Multisim, determine o ganho de tensão para o circuito da Figura 8.75.
Vo  
Vi  
20 mV
 , ,
,
,,
Figura 8.93 Problemas 51 a 55, 65 e 66.Vi
0,5 kΩZo 18 V
3,3 kΩ
4,7 kΩ
1,2 kΩRsigIDSS 5 mA=
VP=5,6   Fμ
5,6   FμVo  
Zi  4 V−
Vs 
–+
 
Figura 8.92 Problema 50.Capítulo 8  amplificadores com FeT  449
Boylestad_2012_cap08.indd   449 3/11/13   5:57 PM 61.  Utilizando o PSpice para Windows, determine o ganho de 
tensão para o circuito da Figura 8.76.
 62. Utilizando o Multisim, determine o ganho de tensão para o circuito da Figura 8.77.
 63.  Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 8.82.
 64.  Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 8.85. *65.  Use o Design Center para desenhar um circuito esquemático do amplificador com JFET em cascata como mostra a Figura 8.93. Defina os parâmetros do JFET para I
DSS = 12 mA e VP 
= 3 V para que a análise determine a polarização CC. 
 *66.  Utilize o Design Center para desenhar um circuito es-quemático para um amplificador JFET em cascata como mostra a Figura 8.93. Defina a análise para calcular a tensão CA de saída V
o para IDSS = 12 mA e VP = –3 V .
 ,
,,
,
,
,
Figura 8.94 Problemas 56 a 58.450   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap08.indd   450 3/11/13   5:57 PMResposta em frequência 
do TBJ e do JFET
Objetivos 
• Desenvolver confiança na utilização de logaritmos, compreender o conceito de decibéis e ser capaz de fazer uma leitura 
precisa de um gráfico logarítmico. 
• Familiarizar-se com a resposta em frequência de amplificadores com TBJ e FET. 
• Ser capaz de normalizar um gráfico de frequência, estabelecer o gráfico em dB e encontrar as frequências de corte e a largura de banda. 
• Compreender como segmentos em linha reta e frequências de corte podem resultar em um diagrama de Bode que definirá a resposta em frequência de um amplificador. 
• Ser capaz de encontrar a capacitância de efeito Miller na entrada e na saída de um amplificador devido ao capacitor de realimentação. 
• Familiarizar-se com o teste de onda quadrada para determinar a resposta em frequência de um amplificador.
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9.1 iNTRODuçãO
Até aqui, a análise esteve limitada a uma frequência 
específica. Para o amplificador, esta foi uma frequência que, 
de modo geral, permitiu ignorar os efeitos dos elementos capacitivos, limitando a análise somente com elementos resistivos e fontes independentes e controladas. Agora, verificaremos os efeitos em baixas frequências introduzi-dos no circuito pelos capacitores maiores e os efeitos em altas frequências introduzidos no circuito pelos elementos capacitivos menores do dispositivo ativo. Visto que a análise abrange uma ampla faixa de frequências, definiremos a escala logarítmica a ser utilizada ao longo da análise. Além disso, como a indústria normalmente utiliza uma escala em decibéis em seus gráficos de frequência, o conceito de decibel será apresentado com certa profundidade. As seme-lhanças entre as análises de resposta em frequência do TBJ 
e do FET nos permitem abordá-las em um mesmo capítulo.
9.2 LOGaRiTMOS
Nessa área, não há alternativa senão conhecer bem 
a função logarítmica. O gráfico de uma variável em uma faixa ampla, comparando os valores sem ter que lidar com 
números volumosos, e a identificação de valores especial-mente importantes nos procedimentos de projeto, revisão e análise são todos facilitados pelo uso da função logarítmica.
Como um primeiro passo para a explicação da rela-
ção entre as variáveis de uma função logarítmica, examine as seguintes equações matemáticas:
 
a=bx,  x=logb a   (9.1)
As variáveis a, b e x são as mesmas em cada equação. 
Se a é determinado tomando-se a base b e elevando-a à 
potência x, o mesmo x é obtido se o log de a for calculado 
na base b. Por exemplo, se b = 10 e x = 2,
a = bx = (10)2 = 100
mas x = logb a = log10 100 = 2 
Em outras palavras, para calcular a potência de um 
número que resulta em determinado valor, como 
10.000 = 10x
Boylestad_2012_cap09.indd   451 3/11/13   5:58 PMpoderíamos determinar o valor de x pela função logarít-
mica. Isto é,
x = log10 10.000 = 4
Para a indústria eletroeletrônica, assim como para 
a maioria dos trabalhos científicos, a base na equação 
logarítmica é escolhida entre dois valores: 10 ou o número e = 2,71828... 
Logaritmos de base 10 são chamados de logaritmos 
comuns, enquanto os de base e são denominados logarit-
mos naturais. Em resumo:
  Logaritmo comum:   x=log10 a   (9.2)
  Logaritmo natural :  y=loge a   (9.3)
Os dois são relacionados por:
 e a=2,3 log  log10 a   (9.4)
Nas calculadoras científicas, o logaritmo comum 
é normalmente denotado pela tecla 
 log e o logaritmo 
natural pela tecla 
 ln.
EXEMPLO 9.1
Utilizando a calculadora, determine o logaritmo dos seguintes números na base indicada.a) log
10 106.
b) loge e3.
c) log10 10–2.
d) loge e–1.
Solução:a) 6  b) 3  c) –2  d) –1
Os resultados do Exemplo 9.1 revelam claramente que
o logaritmo de um número elevado a uma potência é 
simplesmente a potência do número se ele for igual à base do logaritmo. 
No próximo exemplo, a base e a variável x não estão 
relacionadas por uma potência inteira da base.
EXEMPLO 9.2
Utilizando a calculadora, determine o logaritmo dos seguintes números:a) log
10 64.
b) loge 64.
c) log10 1600.
d) log10 8000.
Solução:a) 1,806  b) 4,159  c) 3,204 d) 3,903Observe nos itens (a) e (b) do Exemplo 9.2 que os 
logaritmos log10 a e loge a realmente se relacionam como 
mostra a Equação 9.4. Além disso, o logaritmo de um número não aumenta na mesma proporção que o número. Isto é, 8.000 é 125 vezes maior do que 64, mas o logarit-mo de 8.000 é apenas cerca de 2,16 vezes maior do que o valor do logaritmo de 64, o que revela uma relação não linear. A Tabela 9.1 mostra claramente como o logaritmo de um número aumenta apenas à medida que seu expoente aumenta. Se o antilogaritmo de um número for desejado, as funções 10
x ou ex da calculadora deverão ser empregadas.
Tabela 9.1
    log10 100      0 
gol    10 10      1 
gol    10 100      2 
gol    10 1.000      3 
gol    10 10.000      4 
gol    10 100.000      5 
gol    10 1.000.000      6 
gol    10 10.000.000      7 
gol    10 100.000.000      8 
 .cte     
EXEMPLO 9.3
Utilizando uma calculadora, determine o antilogaritmo das seguintes expressõesa) 1,6 = log
10 a.
b) 0,04 = loge a.
Solução:a) a = 10
1,6
 Usando a tecla 10x: a = 39,81
b) a = e0,04
 Usando a tecla ex: a = 1,0408
Uma vez que a análise restante deste capítulo emprega 
o logaritmo comum, revisaremos agora algumas proprieda-des dos logaritmos usando somente o logaritmo comum. Normalmente, porém, as mesmas relações são válidas para logaritmos em qualquer base. Primeiro, observe que 
 
gol   10 1=  0 (9.5)
como mostrado na Tabela 9.1, já que 100 = 1. A seguir,
 gol   10 a
b=log10 a-log10 b  
 (9.6)
que para o caso especial de a = 1 passa a ser
 gol   10 1
b=-log10 b  
 (9.7)452   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   452 3/11/13   5:58 PMrevelando que, para todo b maior do que 1, o logaritmo de 
um número menor do que 1 é sempre negativo. Por fim,
 gol   10 ab=log10 a+log10 b   (9.8)
Em cada caso, as equações que empregarem loga-
ritmo natural terão o mesmo formato.
EXEMPLO 9.4
Utilizando uma calculadora, determine o logaritmo dos seguintes números:a) log
10 0,5.
b)
 gol     10 4000
250     .
c) log10 (0,6 × 30).
Solução:a) –0,3
b) log
10 4000 – log10 250 = 3,602 – 2,398 = 1,204
 Conferindo:
   log 10 4000
250=log 10 16=1,204     
 
c) log10 0,6 + log10 30 = – 0,2218 + 1,477 = 1,255
 Conferindo: log10 (0,6 × 30) = log10 18 = 1,255  O uso de escalas logarítmicas pode expandir significa-
tivamente a faixa de variação de uma variável específica em 
um gráfico. A maioria das folhas para gráfico disponíveis é do tipo semilog ou di-log (log-log). O termo semi (que significa 
metade) indica que somente uma das duas escalas é logarít-mica, ao passo que di-log indica que ambas as escalas são logarítmicas. A Figura 9.1 mostra uma escala semilog. Ob-serve que a escala vertical é linear, com divisões igualmente espaçadas. O intervalo entre as linhas da escala log é mostrado no mesmo gráfico. O log de 2 na base 10 é aproximadamente 0,3. O intervalo de 1 (log
10 1 = 0) para 2 é, portanto, 30% da 
extensão total. O log de 3 na base 10 é 0,4771, aproximada-mente 48% da extensão (quase a metade da distância entre os pontos de potência de 10 na escala log). Visto que log
10 5 ≅ 
0,7, marcamos o ponto correspondente no gráfico a 70% do intervalo total. Note que entre quaisquer dois números apare-ce a mesma compressão das linhas à medida que progredimos da esquerda para a direita. É importante verificar os valores numéricos resultantes e o espaçamento, pois normalmente os gráficos apresentam apenas as marcações indicadas na Figura 9.2 devido à falta de espaço. As barras maiores nessa figura estão associadas aos valores numéricos 0,3, 3 e 30; as barras de comprimento intermediário indicam os valores 0,5, 5 e 50; e as barras menores indicam 0,7, 7 e 70.
Escala logarítmicaEscala linear
 ,,,,,,
,,
Figura 9.1 Folha de gráfico semilog.Capítulo 9  Resposta em frequência do TBJ e do JFET  453
Boylestad_2012_cap09.indd   453 3/11/13   5:58 PMEm muitos gráficos logarítmicos, as marcações para 
a maioria dos valores intermediários são deixadas de fora 
em virtude de restrição de espaço. A equação a seguir pode ser utilizada para determinar o valor logarítmico em um determinado ponto entre os valores conhecidos, usando-se uma régua ou simplesmente estimando-se as distâncias. Os parâmetros são definidos na Figura 9.3.
 
Valor   =10x×10d1>d2   (9.9)
A dedução da Equação 9.9 é simplesmente uma 
extensão dos detalhes relativos à distância que aparecem na Figura 9.1.
EXEMPLO 9.5Determine o valor do ponto que aparece no gráfico logarítmico na Figura 9.4 utilizando as medições feitas com uma régua (linear).Solução:
   d1
d2=7>16
3>4=0,438
0,750=     485,0Usando uma calculadora:
10d1/d2 = 100,584 = 3,837
Aplicando a Equação 9.9:
Valor = 10x
 × 10d1/d2 = 102 × 3,837
          = 383,7 
O gráfico de uma função em uma escala logarítmica 
pode modificar o aspecto da forma de onda quando compa -
rado ao gráfico em uma escala linear. Uma reta no gráfico de uma função linear pode se tornar uma curva em uma escala logarítmica, enquanto o gráfico de uma função não linear em uma escala linear pode produzir uma linha reta em uma escala logarítmica. O importante é interpretarmos os resultados extraídos levando em conta o espaçamento das figuras 9.1 e 9.2. Isso ocorrerá com alguns dos gráficos log-log apresentados posteriormente.
9.3 DECiBéiS
Níveis de potência
O conceito de decibel (dB) e os cálculos associa-
dos serão cada vez mais importantes nas demais seções deste capítulo. O termo decibel está ligado ao fato de que 1 1,0 0,7 10 100(3) (5)(7) (30) (50)(70)aproximadamente 
a metade (0,3)
quase três quartos (0,5)escala log
 Figura 9.2 Identificação dos valores numéricos da posição das marcas em uma escala log.
10x10x1d1
d2
 
Figura 9.3 Determinação de um valor em um gráfico 
logarítmico.1027/16"
3/4" 103
 Figura 9.4 Exemplo 9.5.454   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   454 3/11/13   5:58 PMpotência e níveis de áudio se relacionam em uma base 
logarítmica. Isto é, um aumento no valor da potência de, digamos, 4 W para 16 W não resulta em um aumento no nível de áudio por um fator de 16/4 = 4, mas por um fator de 2, obtido da potência de 4 como segue: (4)
2 = 16. Para 
uma variação de 4 W para 64 W, o nível de áudio triplicará, já que (4)
3 = 64. Em forma logarítmica, a relação pode ser 
escrita como log4 64 = 3.
O termo bel origina-se do sobrenome de Alexander 
Graham Bell. Para fins de padronização, o bel (B) foi 
definido pela seguinte equação, que relaciona os valores de potência P
1 e P2:
 G=log10 P2
P1     leb
 (9.10)
Verificou-se, entretanto, que bel era uma unidade de 
medida grande demais para propósitos práticos. Por isso, foi definido o decibel (dB), de modo que 10 decibéis =  
1 bel. Portanto,
 GdB=10 log10 P2
P1     Bd
 (9.11)
As especificações de equipamentos eletrônicos de 
comunicações (amplificadores, microfones etc.) normal-mente são dadas em decibéis. Entretanto, a Equação 9.11 indica claramente que a relação decibel é uma medida da diferença em amplitude entre dois valores de potên-
cia. Para uma potência de saída especificada (P
2) deve 
haver um valor de potência de referência (P1). O valor 
de referência normalmente aceito é 1 mW, embora oca-sionalmente se utilize o padrão mais antigo de 6 mW.  
A resistência associada com o nível de potência 1 mW é 600 Ω, que é o valor da impedância característica das linhas de transmissão de áudio. Quando o valor 1 mW é empregado como valor de referência, o símbolo de decibel costuma ser dBm. Na forma de equação,
 
GdBm=10 log10 P2
1 mW`
600     mBd
 (9.12)
Há uma segunda equação para decibéis muito utili -
zada que pode ser melhor descrita pelo sistema da Figura 9.5. Para V
i igual a algum valor V1, P1 = V12/Ri, onde Ri 
é a resistência de entrada do sistema da Figura 9.5. Se V
i aumentar (ou diminuir) para V2, então P2 = V22/Ri. Se 
fizermos a substituição na Equação 9.11 para determinar a diferença resultante em decibéis entre os valores de potência, obtemosGdB=10 log10 P2
P1
=10 log10 V2
2>Ri
V21>Ri=10 log10aV2
V1b2
    
e
 GdB=20 log10 V2
V1    Bd
 (9.13)
O efeito de impedâncias diferentes (R1 ≠ R2) costuma 
ser ignorado, e a Equação 9.13 é aplicada apenas para 
estabelecer uma base de comparação entre os valores — tensão ou corrente. Para essas situações, o ganho em decibel deve ser denominado ganho de tensão ou corrente em decibéis, para diferenciá-lo do decibel empregado para valores de potência.
Note, em particular, o fator multiplicador de 20 em 
vez de 10 das equações anteriores.
Estágios em cascata
Uma das vantagens de usar uma relação logarítmica 
é a maneira como ela pode ser aplicada a estágios em cas-cata. Por exemplo, o ganho de tensão total de um sistema em cascata é dado por:
 |A
vT| = |Av1| ∙ |Av2| ∙ |Av3| ∙ ∙ ∙ |Avn| (9.14)
Aplicando a relação logarítmica apropriada, obtemos:
Gv = 20 log10 |AvT| = 20 log10 |Av1| + 20 log10 |Av2|
+ 20 log10 |Av3| + ∙ ∙ ∙ + 20 log10 |Avn| (dB)  (9.15)
Isso significa que o ganho em decibel de um sistema 
em cascata é simplesmente a soma dos ganhos em dB de cada estágio, isto é,
GdBT=GdB1+GdB2+GdB3+g+GdBn    Bd (9.16)
Ganhos de tensão versus valores em dB
A Tabela 9.2 mostra a associação entre valores em 
dB e ganhos de tensão. Devemos observar primeiro que um ganho de 2 equivale a +6 dB, e que uma atenuação de 
12 
 
Figura 9.5 Configuração empregada na discussão da 
Equação 9.13.Capítulo 9  Resposta em frequência do TBJ e do JFET  455
Boylestad_2012_cap09.indd   455 3/11/13   5:58 PMcorresponde a – 6 dB. Uma variação em Vo/Vi de 1 para 10, 
10 para 100 ou 100 para 1.000 resulta na mesma variação 
em valor de 20 dB. Quando Vo = Vi, Vo/Vi = 1, e o valor 
em dB é igual a 0. Para um ganho muito alto de 1.000, o valor em dB é 60, ao passo que para um ganho muito mais elevado, 10.000, o valor em dB é 80, que corresponde a um aumento de apenas 20 dB — um resultado da relação logarítmica. A Tabela 9.2 mostra claramente que ganhos de tensão de 50 dB ou maiores podem ser considerados 
bastante elevados.
EXEMPLO 9.6
Determine o valor do ganho que corresponde a um ganho de tensão de 100 dB.Solução: Por meio da Equação 9.13,
GdB=20 log10 V2
V1=100 dB1log10 V2
V1=   5
de maneira que:
V2
V1=105100.000      
EXEMPLO 9.7A potência de entrada de um dispositivo é 10.000 W para uma tensão de 1.000 V . A potência de saída é 500 W e a impedância de saída é 20 Ω.a) Determine o ganho de potência em decibéis.
b) Determine o ganho de tensão em decibéis.c) Explique por que os itens (a) e (b) estão ou não de acordo.
Solução:
a) 
GdB=10 log10 Po
Pi=10 log10 500 W
10 kW
=10 log10 1
20=-10 log10 20
       =-10(1,301) =13,01  dB     
b) Gv=20 log10 Vo
Vi=20 log10 !PR
1000
=20 log10 !(500  W)(20  )
1000  V
=20 log10 100
1000=20 log10 1
10
=-20 log10 10=20 dB     
c) Ri=V2
i
Pi=(1 kV)2
10 kW=106
104
=100 3Ro 20         
EXEMPLO 9.8
Um amplificador com 40 W de saída é conectado a um alto-falante de 10 Ω.a) Calcule a potência de entrada necessária para que a potência de saída seja a nominal, considerando que o ganho de potência é 25 dB.
b) Calcule a tensão de entrada para atingir-se a potên-cia de saída nominal quando o ganho de tensão do amplificador for 40 dB.
Solução:a) Equação 9.11: 
52=10 log10 40 W
Pi1Pi
=40 W
antilo g (2,5)=40 W
3,16×102        
=40 W
316 126,5  mW     
 
b) Gv=20 log10 Vo
Vi140=20 log10 Vo
Vi
Vo
Vi=antilo g 2=100
Vo=!PR=!(40 W)(10  V)=20 V
Vi=Vo
100=20 V
100=0,2 V=200 mV         
 Tabela 9.2 Comparando  Av =  
A    Comparando v=Vo
Vi com     Bd
Ganho de tensão
Valor em    Vo,Vi    Bd
 6−  5,0      
 3−  707,0      
 0   1      
 6   2      
 02  01     
 23  04     
 04  001    
 06  0001  
 08  000.01 
 .cte      . com dB. 
A    Comparando v=Vo
Vi com     Bd
Ganho de tensão
Valor em    Vo,Vi    Bd
 6−  5,0      
 3−  707,0      
 0   1      
 6   2      
 02  01     
 23  04     
 04  001    
 06  0001  
 08  000.01 
 .cte      .456   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   456 3/11/13   5:58 PMResposta auditiva humana
Uma das aplicações mais frequentes da escala de de-
cibel ocorre nas indústrias de comunicação e de entreteni-
mento. O ouvido humano não responde de forma linear a mudanças no nível de potência da fonte de áudio, isto é, uma duplicação no valor de potência de áudio de 1/2 W para 1 W não resulta em uma duplicação no valor de volume para o ouvido humano. Além disso, uma mudança de 5 W para  
10 W é captada pelo ouvido como a mesma mudança em in-tensidade sonora que a experimentada de 1/2 W para 1 W. Em outras palavras, a razão entre os valores é a mesma em cada caso (1 W/0,5 W = 10 W/5 W = 2), o que resulta na mesma variação em decibéis ou logarítmica definida pela Equação 9.11. O ouvido, por conseguinte, responde de uma forma logarítmica a alterações nos valores de potência de áudio. 
Para estabelecer uma base de comparação entre 
valores de áudio, foi escolhido um valor de referência de 0,0002 microbar ( μbar), onde 1 μ bar é igual à pressão 
sonora de 1 dina por centímetro quadrado, ou cerca de  1 milionésimo da pressão atmosférica normal ao nível do mar. O valor de 0,0002 µbar é o valor limiar da audição. Usando esse referencial, o valor de pressão sonora em decibéis é definida pela seguinte equação:
 
Bd   s=20 log10 P
0,0002  mbar  
 (9.17)
onde P é a pressão sonora em microbars.
Os valores de decibel na Tabela 9.3 são definidos 
pela Equação 9.17. Medidores destinados a medir os níveis de áudio são calibrados para os valores definidos pela Equação 9.17 e mostrados na Tabela 9.3. 
Note, em particular, o nível de som para iPods e de 
MP3 players, para os quais se sugere, com base em pesqui-
sas, que não devem ser usados por mais de 1 hora por dia a 
60% do volume para evitar danos permanentes à audição. Devemos lembrar sempre que o dano auditivo não costuma ser reversível, de modo que qualquer perda é permanente.
Tabela 9.3 
Níveis de som mais comuns e seus valores em decibéis. 
Bd Potência de saída s  
Motor a jato061 Valor médio 
| em watts 
 051   
 |   
Sirene041  
 |   
Britadeira031  
 |   
021 Limiar de dor  Concerto de música ao vivo, iPods e MP3 players em volume máximo
 |   
003  Academia de ginástica, cinema011 
001   | Motosserra
  30 Música muito alta, motocicleta001 
  10 | 
3   90 Música alta, tráfego pesado, trem do metr ô
1   | 
3,0   80 Orquestra, tráfego em estrada, despertador
1,0   | 
30,0   70 
10,0   | Conversa em tom normal
300,0  Faixa dinâmica Música suave06 _ 120 dB s 
100,0    | 
3000,0    50 Sistema de computação comum, média residencial
 |   
Música de fundo04 
 |   
Escritório silencioso, disco rígido de computador03 
 |   
Sussurro 02   
 |   
Sons leves, roçar de papel  01   
 |   
 2000,0 mbar de pressão —0—  Limiar da audição 
eCapítulo 9  Resposta em frequência do TBJ e do JFET  457
Boylestad_2012_cap09.indd   457 3/11/13   5:58 PMUma pergunta comum no que se refere a níveis de 
áudio é quanto o nível de potência de uma fonte acústica 
deve ser aumentado para dobrar o nível de som captado pelo ouvido humano. A questão não é tão simples quanto parece à primeira vista em virtude de considerações como o conteúdo em frequência do som, as condições acústicas da área circundante, as características físicas do meio circundante e — é claro — as características singulares do ouvido humano. No entanto, podemos formular uma conclusão geral que tem valor prático se observarmos os valores de potência que aparecem à esquerda na Tabela 9.3 para algumas fontes acústicas. Cada nível de potência está associado a um valor em decibéis específico, e uma variação de 10 dB na escala corresponde a um aumento ou uma diminuição da potência por um fator de 10. Por exemplo, uma mudança de 90 dB para 100 dB está asso-ciada a uma mudança na potência de 3 W para 30 W. Por experimentação, verificou-se que, em média, o nível de intensidade sonora dobra para cada variação de 10 dB no nível de áudio — uma conclusão de certo modo verificável pelos exemplos do lado direito na Tabela 9.3. 
Para dobrar o nível do som captado pelo ouvido 
humano, a especificação de potência da fonte acústica 
(em watts) deve ser aumentada por um fator de 10. 
Em outras palavras, dobrar o nível do som disponível 
de uma fonte acústica de 1 W requer uma elevação para 
uma fonte de 10 W. 
Além disso:
Em níveis normais de audição, seria necessária uma 
mudança de cerca de 3 dB (o dobro do valor de potên-
cia) para que ela seja perceptível ao ouvido humano.
Em níveis baixos de som, uma mudança de 2 dB 
pode ser perceptível, mas uma variação de 6 dB (quatro 
vezes o valor de potência) pode ser necessária para níveis bem mais elevados de som.
Um último exemplo da utilização de dB como uni-
dade de medição é o LRAD (dispositivo acústico de longo 
alcance, do inglês Long Range Acoustic Device) mostrado na Figura 9.6. Ele emite um tom entre 2100 Hz e 3100 Hz com 145 dB capaz de percorrer até 500 m, ou quase dois campos de futebol. Em seu pico, este som é milhares de vezes mais alto do que o som produzido por um detector de fumaça. Pode ser usado para transmitir informações e instruções críticas e é capaz de emitir um ruído forte para afugentar intrusos.
instrumentação
Diversos voltímetros analógicos e multímetros di-
gitais modernos têm uma escala em dB que visa fornecer uma indicação de relações de potência referenciadas a 
um valor padrão de 1 mW em 600 Ω. Visto que a leitura é precisa somente se a carga tem uma impedância carac-terística de 600 Ω, o valor de referência de 1 mW, 600 Ω costuma ser impresso na parte frontal do medidor, como mostra a Figura 9.7. Normalmente, a escala em dB é ca-librada para a menor escala de tensões CA do medidor. Em outras palavras, ao fazer a medição em dB, devemos escolher a menor escala de tensão CA, mas ler a escala em dB. Se uma escala de tensão maior for escolhida, devemos usar um fator de correção, que às vezes está impresso na parte frontal do medidor, mas está sempre disponível no manual do instrumento. Se a impedância é diferente de 600 Ω ou não é puramente resistiva, de-vemos aplicar outros fatores de correção que costumam constar do manual de instruções. A equação básica para potência P = V
2/R revela que 1 mW através de uma carga 
de 600 Ω equivale a aplicar 0,775 V rms através dela; isto é, 
   V="PR="(1 mW)(600  )=0,775  V. O 
resultado é que um mostrador analógico indicará 0 dB [definindo o ponto de referência de l mW, dB = 10 log
10 
P2/P1 = 10 log10 (1 mW/1 mW (ref) = 0 dB] e 0,775 V rms 
na mesma projeção do ponteiro, como mostra a Figura 9.7. Uma tensão de 2,5 V através de uma carga de 600 Ω resulta em um valor em dB = 20 log
10 V2/V1 = 20 log10 2,5 
V/0,775 = 10,17 dB, resultando em 2,5 V e 10,17 dB que aparecem sob a mesma projeção do ponteiro. Uma tensão inferior a 0,775 V , tal como 0,5 V , resulta em um nível de dB = 20 log
10 V2/V1 = 20 log10 0,5 V/0,775 V = –3,8 dB, 
também mostrado na escala da Figura 9.7. Embora uma leitura de 10 dB revele que o valor da potência é 10 vezes o valor de referência, não suponha que uma leitura de 5 dB signifique que o valor de saída seja 5 mW. A relação 10 : 1 é especial no uso logarítmico. Para o nível de 5 dB, 
 Figura 9.6 LRAD (dispositivo acústico de longo alcance) 
1000X. (Cortesia de LRAD Corporation.)458   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   458 3/11/13   5:58 PMo valor de potência deve ser determinado por meio do 
antilogaritmo (3,126), que revela que o valor de potência associado a 5 dB é cerca de 3,1 vezes o referencial ou 3,1 mW. Uma tabela de conversão é comumente fornecida no manual para tais conversões.
9.4  CONSiDERaçõES GERaiS 
SOBRE FREquêNCia 
A frequência do sinal aplicado pode ter um efei-
to pronunciado na resposta de um circuito simples ou 
multiestágio. A análise realizada até aqui se baseou no espectro de frequências médias. Em baixas frequências, não podemos mais substituir os capacitores de acopla-mento e de desvio pela aproximação de curto-circuito por causa do aumento na reatância desses elementos. Em altas frequências, os parâmetros dependentes da frequência dos circuitos equivalentes de pequenos sinais e os elementos capacitivos parasitas associados ao dispositivo ativo e ao circuito limitarão a resposta do sistema. O aumento do número de estágios em um sistema em cascata limitará também tanto a resposta em altas frequências quanto a resposta em baixas frequências.
Faixa de baixa frequência 
Para demonstrar como os grandes capacitores de 
acoplamento e de desvio de um circuito afetarão a resposta em frequência de um sistema, a reatância de um capacitor de 1 μF (valor usual para tais aplicações) é tabulada na 
Tabela 9.4 para uma vasta gama de frequências.
Duas regiões foram definidas na Tabela 9.4. Para a 
faixa de 10 Hz a 10 kHz, o valor da reatância é grande o suficiente para ter impacto sobre a resposta do sistema. No entanto, para frequências muito mais elevadas, parece que o capacitor se comporta como o equivalente de curto--circuito para o qual ele foi projetado. Claramente, portanto, 
os capacitores maiores de um sistema exercerão um 
impacto importante sobre a resposta de um sistema na faixa de baixa frequência e podem ser ignorados para a região de alta frequência. 
Faixa de alta frequência 
Para capacitores menores que entram em opera-
ção devido às capacitâncias parasitas do dispositivo ou 
circuito, a faixa de frequência de interesse será a das frequências mais altas. Considere um capacitor de 5 pF, valor típico para a capacitância parasita de um transistor ou da capacitância introduzida simplesmente pela fiação do circuito, e no valor da reatância resultante para a mes-ma faixa de frequência da Tabela 9.4. Os resultados apa -
recem na Tabela 9.5 e revelam claramente que, a baixas frequências, eles têm uma impedância muito grande cor -
respondente ao equivalente desejado de circuito aberto. Entretanto, em frequências mais altas, aproximam-se de um curto-circuito capaz de afetar gravemente a resposta de um circuito.1,52,0
2,5
33V
AC0,5
01
06
1 mW , 600  5432102468
12
–dB+dB789
10
11
 Figura 9.7 Definição da relação entre uma escala em dB referenciada a 1 mW, 600 Ω e uma escala de tensão de 3 V rms. 
Tabela 9.4 Variação em XC = 1
2pfC com a frequência para 
um capacitor de 1 μF.
  f     X C   
k 19,51  zH 01   
Faixa de possível  
efeito k  95,1  zH 001  
   951  zHk 1    
  9,51  zHk 01   
  95,1  zHk 001  Faixa de menor  
preocupação   
 (     equivalência 
de curto-circuito)  951,0  zHM 1    
m  9,51  zHM 01   
m  95,1  zHM 001  s
sCapítulo 9  Resposta em frequência do TBJ e do JFET  459
Boylestad_2012_cap09.indd   459 3/11/13   5:58 PMClaramente, portanto, 
os capacitores menores de um sistema exercerão um 
impacto importante sobre a resposta de um sistema na faixa de alta frequência e podem ser ignorados para a região de baixa frequência.
Faixa de média frequência 
Na faixa de média frequência, o efeito dos elementos 
capacitivos é amplamente ignorado, e o amplificador é 
considerado ideal e composto simplesmente de elementos resistivos e fontes controladas.
O resultado é que 
o efeito dos elementos capacitivos em um amplificador 
é ignorado para a faixa de média frequência quando os parâmetros importantes como os valores de ganho e impedância forem determinados.
Resposta em frequência típica
As curvas de ganho de um amplificador com acopla-
mento RC, acoplamento direto e acoplamento por transfor -
mador são mostradas na Figura 9.8. Observe que a escala 
horizontal é uma escala logarítmica, e permite a represen-tação das regiões de baixas e altas frequências. Para cada gráfico, as regiões de baixas, altas e médias frequências foram definidas. Além disso, os principais motivos da redu-ção do ganho nas altas e baixas frequências foram indicados entre parênteses. Para o amplificador com acoplamento RC, a queda em baixas frequências se deve ao aumento na reatância de C
C, Cs ou CE, enquanto seu limite superior de 
frequência é determinado tanto pelos elementos capaciti-vos parasitas do circuito quanto pelo ganho dependente da frequência do dispositivo ativo. A compreensão da queda no ganho em sistemas com acoplamento por transformador requer um conhecimento básico tanto da “operação de transformação” quanto do circuito equivalente do transfor -
mador. Digamos, no momento, que é devido ao “efeito de curto” (entre os terminais de entrada do transformador) da reatância indutiva de magnetização em baixas frequências, (X
L = 2πƒL). O ganho deve, obviamente, ser igual a zero 
em ƒ = 0, já que nesse ponto não há mais um fluxo variável através do núcleo que induza uma tensão no enrolamento secundário do transformador. Como indica a Figura 9.8, a resposta em alta frequência é controlada principalmente pela capacitância parasita entre as espiras dos enrolamentos pri-mário e secundário. Para o amplificador com acoplamento direto, não há capacitores de acoplamento ou de desvio que proporcionem uma queda no ganho em baixas frequências. Como indica a figura, trata-se de uma resposta plana até a frequência de corte superior, que é determinada tanto pelas capacitâncias parasitas do circuito quanto pela dependência do ganho com a frequência do dispositivo ativo.
Para cada sistema da Figura 9.8 há uma faixa de fre-
quências na qual o valor do ganho é igual ou está próximo ao valor de banda média. Para estabelecer os limites de frequência de ganho relativamente alto, 0,707A
vmédio foi 
o ganho escolhido nos valores de corte. As frequências correspondentes ƒ
1 e ƒ2 costumam ser chamadas de fre-
quências de canto , corte , banda, quebra  ou meia potência. 
O fator 0,707 foi escolhido porque, nesse valor, a potência de saída é metade do valor da potência de saída no meio da faixa, isto é, nas frequências médias,
Pomédi o=0V2
o 0
Ro=0Avmédi oVi 02
Ro   
e nas frequências de meia potência,
PoHPF=00,707  Avmédi oVi 02
Ro=0,5 0Avmédi oVi 02
Ro   
e PoHPF=0,5 Pomédi o  
 (9.18)
A largura de banda (ou banda passante) de cada 
sistema é determinada por ƒH e ƒL, isto é,
 Largura de banda    (BW)=fH-fL   (9.19)
com ƒH e ƒL definidos em cada curva da Figura 9.8.
9.5 PROCESSO DE NORMaLizaçãO
Para aplicações em sistemas de comunicações (áu-
dio, vídeo), um gráfico em decibel do ganho de tensão versus frequência é mais comumente fornecido do que o 
de ganho versus frequência que aparece na Figura 9.8. Em 
outras palavras, uma folha de dados de um amplificador ou sistema específico normalmente trará o gráfico de dB versus frequência em vez de ganho versus frequência.Tabela 9.5 
Variação em XC = 1
2pfC com a frequência para 
um capacitor de 5 pF.
 f  X C  
M 381.3  zH 01   
M 3,813  zH 001  
M 38,13  zHk 1    
M 381,3  zHk 01   
k 3,813  zHk 001  
k 38,13  zHM 1    
k 381,3  zHM 01   
 3,813  zHM 001  s
sFaixa de menor 
preocupação   
 (     equivalência de circuito aberto) 
Faixa de possível efeito 460   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   460 3/11/13   5:58 PMAntes de obter o gráfico logarítmico, geralmente a 
curva é normalizada — um processo pelo qual se divide 
o parâmetro vertical por um valor ou variável sensível a uma combinação ou variáveis do sistema. Para essa área de investigação, é usualmente o ganho médio ou máximo para a faixa de frequência de interesse.
Por exemplo, na Figura 9.9, a curva da Figura 9.8(a) 
é normalizada pela divisão do ganho de tensão de saída em cada frequência pelo valor de banda média. Note que a curva tem a mesma forma, mas agora as frequências de banda são definidas simplesmente pelo valor de 0,707 e não estão associadas ao valor real no meio da faixa. Isso revela claramente que
As frequências de banda definem um valor em que 
o ganho ou o parâmetro de interesse será 70,7% de seu 
valor máximo.Devemos também levar em consideração que o grá-
fico da Figura 9.9 não é sensível ao valor real do ganho no meio da faixa. Esse ganho poderia ser de 50, 100 ou até 200, e o gráfico resultante da Figura 9.9 seria o mesmo. O gráfico da Figura 9.9 define agora as frequências em que o ganho relativo é definido, em vez de se preocupar com o “ganho real”.
O exemplo a seguir demonstrará o processo de nor -
malização para uma resposta típica de um amplificador.
EXEMPLO 9.9Dada a resposta em frequência da Figura 9.10: a) Determine as frequências de corte f
L e fH usando as 
medições fornecidas. 
b) Determine a largura de banda da resposta. 
c) Esboce a resposta normalizada.10 100 1000 10.000 100.000 1 MHz
1 MHz10 MHz f(escala log) fH fLLargura de banda 
Alta frequência(Capacitâncias parasitas 
do circuito e do dispositivo ativo e ganho dependente de frequência para o transistor, FET ou válvula)
(Capacitâncias parasitas do circuito e do dispositivo ativo e ganho dependente de frequência para o transistor, FET ou válvula)(CC, Cs ou CE)
Baixa frequência 0,707AvmédioAvmédio| Av | =||||||Vo
Vi
Média frequência 
(a)
10 100 1000 10.000 100.000 f (escala log) fH fLLargura de banda 
Alta frequência(Transformador)0,707AvmédioAvmédio| Av | =||||||V
o
Vi
Média frequência
(b)Baixa 
frequência (Transformador)
10 (fL) 100 1000 10.000 100.000 f (escala log) fHLargura de banda 
0,707AvmédioAvmédio| Av | =||||||V
o
Vi
(c)
 
Figura 9.8 Ganho versus frequência para (a) amplificadores com acoplamento RC; (b) amplificadores com acoplamento por 
transformador; (c) amplificadores com acoplamento direto.Capítulo 9  Resposta em frequência do TBJ e do JFET  461
Boylestad_2012_cap09.indd   461 3/11/13   5:58 PMSolução:
a) Para
 fL: d1
d2=1>4
1=     52,.0
 10d1/d2 = 100,25 = 1,7783
 Valor = 10x × 10d1/d2 = 102 × 1,7783 = 177,83 Hz
 Para
 fH: d1
d2=7>16
1=     834,0
 10d1/d2 = 100,438 = 2,7416
 Valor = 10x × 10d1/d2 = 104 × 2,7416 = 27.416 Hz
b) A largura de banda:
 BW = ƒH – ƒL = 27.416 Hz – 177,83 Hz 
        ≅ 27,24 KHz
c) A resposta normalizada é determinada pela simples 
divisão de cada valor da Figura 9.10 pelo valor de banda média de 128, como mostra a Figura 9.11. O resultado é um valor máximo de 1 e valores de corte de 0,707.
Um gráfico em decibel da Figura 9.11 pode ser ob-
tido pela aplicação da Equação 9.13 da seguinte maneira: Av
Avmédi o`
dB=20 log10 Av
Avmédi o  
 (9.20)
Para as frequências no meio da faixa, 20 log10 1 = 0 
e, para as frequências de corte, 20 log10 1>!2=-3 dB. 
Esses valores estão claramente indicados no gráfico em 
decibel resultante da Figura 9.12. Quanto menor a razão, mais negativo é o valor em decibel.
Em grande parte da análise a seguir, o gráfico em 
decibel será empregado apenas para as regiões de baixa e 
alta frequências. Por isso, devemos ter em mente a Figura 9.12, a qual permite uma visualização da resposta completa do sistema.
A maioria dos amplificadores introduz um deslo-
camento de fase de 180° entre os sinais de entrada e de saída. Agora, esse fato deve ser expandido para indicar que isso é válido apenas para as regiões no meio da faixa. Em baixas frequências, o deslocamento de fase é tal que V
o está atrasada em relação a Vi por um ângulo elevado. 
Em altas frequências, o deslocamento de fase é menor do que 180°. A Figura 9.13 é um gráfico de fase padrão para 
um amplificador com acoplamento RC.10 000.01 001 100.000 1 MHz 10 MHz fL fH f (escala log )A  médiovAv
0,7071
1000
 
Figura 9.9 Gráfico do ganho normalizado versus frequência.
1 MHz f (escala log )Av
100090,5128
1000 10.000 100.000 fL
d1fH
1" 1"1/47 " /16"
d2
 
Figura 9.10 Gráfico de ganho para o Exemplo 9.8.462   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   462 3/11/13   5:58 PM9.6  aNáLiSE P aRa BaiXaS FREquêNCiaS  
— DiaGRaMa DE BODE
Na região de baixas frequências do amplificador 
com TBJ ou com FET de único estágio, as frequências de 
corte são determinadas pelas combinações RC formadas 
pelos capacitores CC, CE e CS e pelos parâmetros resistivos 
do circuito. Na verdade, podemos estabelecer para cada elemento capacitivo um circuito RC semelhante ao da 
Figura 9.14 e podemos determinar a frequência na qual a tensão de saída cai a 0,707 de seu valor máximo. Uma vez identificadas as frequências de corte devido a cada capacitor, elas podem ser comparadas para se determinar a frequência de corte inferior do sistema.
Considere-se, por exemplo, o circuito TBJ com 
divisor de tensão da Figura 9.15, que foi analisado em detalhes na Seção 5.6. A análise dessa seção resultou em uma impedância de entrada de
Z
i = Ri = R1 � R2 � βre000.01 001 100.000 1 MHz 10 MHz fL fH f (escala log) 1000(Vo adiantado em relação a  Vi)
10< 
 
Figura 9.13 Gráfico de fase para um sistema amplificador com acoplamento RC. 1 MHz f (escala lo g) 100 1000 10.0001 00.000 fL
= 177,83 HzfH
= 27.416 Hz128
128 = 1
090,5
128 = 0,707Avmédi oAv
 
Figura 9.11 Gráfico normalizado da Figura 9.10. 
10100 1000 10.000 100.000 1 MHz 10 MHzfL fH f (escala log)(dB)
0 dB
−3 dB
−6 dB
−9 dB
−12 dBA  médiovAv
 
Figura 9.12 Gráfico em decibéis para o gráfico do ganho normalizado versus frequência da Figura 9.9.Capítulo 9  Resposta em frequência do TBJ e do JFET  463
Boylestad_2012_cap09.indd   463 3/11/13   5:58 PMe um circuito equivalente de entrada, como mostrado na 
Figura 9.16.
Para a faixa média de frequências, supomos que 
o capacitor Cs seja um equivalente do estado de curto-
-circuito, e Vb = Vi. O resultado é um elevado ganho na 
banda média para o amplificador que não é afetado pelos capacitores de acoplamento ou desvio. No entanto, quando se diminui a frequência aplicada, a reatância do capacitor aumenta e toma uma parte crescente da tensão aplicada V
i. 
Desprezando-se os efeitos do capacitor de acoplamento CC 
e do capacitor de desvio CE por um momento, se a tensão 
Vb diminuir, a mesma diminuição ocorrerá no ganho global 
Vo/Vi. Menos tensão aplicada atinge a base do transistor, e 
isso reduz a tensão de saída Vo. Na verdade, se Vb cair para 0,707 do valor de pico possível de Vi, o ganho geral cairá 
na mesma proporção. No total, portanto, se encontrarmos a frequência que resultará em V
b sendo apenas 0,707 Vi, 
teremos a frequência de corte inferior para a resposta completa do amplificador.
Agora examinaremos como determinar essa frequência 
pela análise do circuito RC genérico da Figura 9.14 apresen-
tado anteriormente. Uma vez obtidos, os resultados podem ser aplicados a qualquer combinação RC que possa existir em 
função dos outros capacitores de acoplamento ou de desvio. Em altas frequências, a reatância do capacitor da Figura 9.14 é
XC=1
2pfC0    
e o capacitor pode ser substituído pelo equivalente de curto-circuito, como mostra a Figura 9.17. O resultado é que V
o ≅ Vi para altas frequências. Em ƒ = 0 Hz,
XC=1
2pfC=1
2p(0)C=      
e a aproximação de circuito aberto pode ser aplicada, como mostra a Figura 9.18, com o resultado V
o = 0 V .
Entre os dois extremos, a razão Av = Vo/Vi diferirá da 
forma mostrada na Figura 9.19. À medida que a frequência aumenta, a reatância capacitiva diminui, e maior é a porção da tensão de entrada que surge nos terminais de saída.
As tensões de saída e entrada são relacionadas pela 
regra do divisor de tensão da seguinte maneira:
VoRVi
R XC   VCC
Cs
CE  ViIo  
Ii  RC  
CC
Zo 
RER2ZiBC
ER1
Vo  
 Figura 9.15 Configuração de polarização por divisor de 
tensão.
RVo  Vi+
–+
–
 
Figura 9.17 Circuito RC da Figura 9.14 em frequências 
muito altas.
 
Figura 9.14 Combinação RC que definirá a frequência de 
corte inferior.
circuito
Cs
Ri Vb Vi+ +
––
 
Figura 9.16 Circuito de entrada equivalente para o 
circuito da Figura 9.15.
 
Figura 9.18 Circuito RC da Figura 9.14 em ƒ = 0 Hz.464   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   464 3/11/13   5:58 PMonde os caracteres em negrito representam a amplitude e 
o ângulo de cada variável.
A amplitude de Vo é determinada por:
Vo=RVi
"R2+X2
C   
Para o caso especial em que XC = R:
Vo=RVi
"R2+X2C=RVi
"R2+R2
=RVi
"2R2=RVi
!2R=1
!2Vi   
e 0Av0=Vo
Vi=1
!2=0,707 0XC=R  
 (9.21)
que é o valor indicado na Figura 9.19. Em outras palavras, 
na frequência em que XC = R, a saída será 70,7% da entrada 
para o circuito da Figura 9.14.
A frequência em que isso ocorre é determinada a 
partir de
XC=1
2pfLC=R   
e
 fL=1
2pRC  
 (9.22)
Em logaritmo,
Gv=20 log10 Av
=20 log10 1
!2=-3    Bd
enquanto em Av = Vo/Vi = 1 ou Vo = Vi (o valor máximo),
Gv=20 log10 1=20(0) =0    BdNa Figura 9.12 percebemos que há uma queda de 
3 dB no ganho em relação ao valor no meio da faixa, quando ƒ = ƒ
L. Logo constataremos que um circuito RC 
determinará a frequência de corte inferior para um TBJ, e ƒ
L será especificada pela Equação 9.22.
Se a equação do ganho for descrita como
Av=Vo
Vi=R
R-jXC=1
1-j(XC>R)
=1
1-j(1>vCR)=1
1-j(1>2pfCR)   
obtemos, utilizando a frequência definida há pouco, 
 Av=1
1-j(fL>f)  
 (9.23)
Na forma de amplitude e fase,
 Av=Vo
Vi=1
"1+(fL>f)2 ltg-1(fL>f)  
5  3  
amplitude  
de 
Av ângulo de fase pelo qua l   
Vo está adiantado 
em relação a 
Vi 
 (9.24) 
Para a amplitude quando ƒ = ƒL,
0Av0=1
"1+(1)2=1
!2=0,7071- 3    Bd
Na forma de logaritmo, o ganho em dB é:
 Av(dB)=20 log10 1
"1+(fL>f)2  
 (9.25)
Expandindo a Equação 9.25:
Av(dB)=-20 log10c1+afL
fb2
d1>2
=- 11
22(20) log10c1+afL
fb2
d
=-10 log10c1+afL
fb2
d    
Para frequências em que ƒ << ƒL ou (ƒL/ƒ)2 >> 1, a 
equação anterior pode ser aproximada por
Av(dB)=-10 log10afL
fb2
   f fL1=Av  VoVi/
0,707
0
 
Figura 9.19 Resposta em baixas frequências do circuito 
RC da Figura 9.14.Capítulo 9  Resposta em frequência do TBJ e do JFET  465
Boylestad_2012_cap09.indd   465 3/11/13   5:58 PMe finalmente:
 Av(dB)=-20 log10 fL
f  fVfL  
 (9.26)
Ignorando a condição ƒ << ƒL temporariamente, o 
gráfico da Equação 9.26 em uma escala logarítmica de 
frequência produzirá resultados muito úteis para futuros gráficos em decibéis.
Em ƒ = 
fL: fL
f1
2 fL: fL
f14 fL: fL
f1
10 fL: fL
f = 1 e –20 log10 1 = 0 dB
Em ƒ = fL: fL
f1
2 fL: fL
f1
4 fL: fL
f1
10 fL: fL
f = 2 e –20 log10 2 ≅ – 6 dB
Em ƒ = fL: fL
f1
2 fL: fL
f1
4 fL: fL
f1
10 fL: fL
f = 4 e –20 log10 4 ≅ –12 dB
Em ƒ = fL: fL
f1
2 fL: fL
f14 fL: fL
f1
10 fL: fL
f = 10 e –20 log10 10 = –20 dB
Uma representação desses pontos é mostrada na Fi-
gura 9.20, de 0,1ƒL até ƒL com uma linha reta. Na mesma 
figura é desenhada outra linha reta para a condição de 0 dB até ƒ >> ƒ
L. Como já mencionado, os segmentos de 
reta (assíntotas) são precisos para 0 dB somente quando ƒ >> ƒ
L, e a reta inclinada quando ƒL >> ƒ. Sabemos, porém, 
que quando ƒ = ƒL, há uma queda de 3 dB no ganho em 
relação ao valor no meio da faixa. Utilizando essa informa-ção associada ao traçado dos segmentos de reta, podemos montar um gráfico razoavelmente exato da resposta em frequência, como indica a mesma figura. O gráfico linear por partes de assíntotas com pontos 
de quebra associados é chamado de diagrama de Bode 
da amplitude versus frequência.
O método foi desenvolvido pelo professor Hendrik 
Bode na década de 1940 (Figura 9.21). Os cálculos ante -
riores e a própria curva mostram claramente que:
Multiplicando-se a frequência por 2, equivalente 
a 1 oitava, obtemos uma alteração de 6 dB no ganho, como pode ser observado pelo aumento de ganho de ƒ
L/2 para ƒL.
Como podemos observar pelo aumento no ganho 
de ƒL/2 para ƒL:
Para uma variação de 10:1 na frequência, equivalen-
te a uma década, há uma variação de 20 dB no ganho, 
como demonstrado entre as frequências de ƒL/10 para ƒL.
A partir de agora, podemos obter facilmente um 
gráfico em decibéis para uma função com o formato da 
Equação 9.26. Primeiro determine ƒL a partir dos parâme -
tros do circuito e depois esboce duas assíntotas — uma ao longo da reta de 0 dB e a outra passando por ƒ
L, com 
uma inclinação de 6 dB/oitava ou 20 dB/década. Por fim, encontre o ponto de 3 dB em ƒ
L e desenhe a curva.
O ganho em qualquer frequência pode ser determina-
do a partir do gráfico de frequência da seguinte maneira:
Av(dB)=20 log10 Vo
Vi   
mas Av(dB)
20=log10 Vo
Vi   
 
Av(dB)
fL/10 fL/4 fL/2
fL/f2fL 3fL 5fL 10fL fL
 (escala linear)
Resposta em frequência real
– 6 dB/oitava ou – 20 dB/década(escala log)
Figura 9.20 Diagrama de Bode para a região de baixas frequências. 466   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   466 3/11/13   5:58 PMe Av=Vo
Vi=10Av(dB) >20  
 (9.27)
Por exemplo, se Av(dB) = –3 dB,
Av=Vo
Vi=10(-3>20)=10(- 0,15)0,707 como esperadoO valor 10–0,15 é obtido usando-se a função 10x en-
contrada na maioria das calculadoras científicas.
O ângulo de fase θ é determinado a partir de
 u=tg-1 fL
f  
 (9.28)
da Equação 9.24.
Para frequências ƒ << ƒL, 
u=tg-1 fL
fS90   
Por exemplo, se ƒL = 100ƒ,
u=tg-1 fL
f=tg-1(100) =89,4    
Para ƒ = ƒL,
u=tg-1 fL
f=tg-11=45   
Para ƒ >> ƒL,
u=tg-1 fL
fS0   
Por exemplo, se ƒ = 100ƒL,
u=tg-1 fL
f=tg-1 0,01=0,573    
Um gráfico de θ  = tg–1 (ƒL/ƒ) é fornecido na Figura 
9.22. Se somarmos o deslocamento de fase de 180° intro-
duzido por um amplificador, obteremos o gráfico de fase da Figura 9.13. A resposta de módulo e fase para uma 
0,1fL 0,2fL0,3fL0,5fL 2fL 3fL5fL 10fL fL
 Vo adiantado em relação a  Vi 
Figura 9.22 Resposta de fase para o circuito RC da Figura 9.14.
Figura 9.21 Hendrik Wade Bode. (Cortesia da AT&T 
Archives and History Center.)
Norte-americano (Madison, WI; Summit, NJ; Cambridge, MA) 
(1905-1981) Vice-presidente da Bell Laboratories; Profes-sor de Engenharia de Sistemas, Harvard University
No início da carreira na Bell Laboratories, Hendrik Bode este-
ve envolvido com filtro elétrico e projeto de equalizador. De-pois se transferiu para o Mathematics Research Group, onde se especializou no estudo da teoria dos circuitos elétricos e sua aplicação a instalações de comunicação de longa distância. Em 1948, recebeu o prêmio Presidential Certificate of Merit por seu trabalho com dispositivos eletrônicos de controle de incêndios. Além da publicação do livro Network Analysis and Feedback Amplifier Design em 1945, considerado um 
clássico em seu campo, obteve a concessão de 25 patentes em engenharia elétrica e projeto de sistemas. Ao se aposen-tar, Bode foi eleito professor de Engenharia de Sistemas da cátedra Gordon McKay na Harvard University. Foi membro da IEEE e da American Academy of Arts and Sciences.Capítulo 9  Resposta em frequência do TBJ e do JFET  467
Boylestad_2012_cap09.indd   467 3/11/13   5:58 PMcombinação RC foi agora estabelecida. Na Seção 9.7, 
cada capacitor relevante na região de baixa frequência 
será redesenhado em um formato RC, e a frequência de corte de cada um será determinada para estabelecer a res-posta em baixa frequência para o amplificador com TBJ.
EXEMPLO 9.10Para o circuito da Figura 9.23:a) Determine a frequência de corte.b) Esboce as assíntotas e localize o ponto de –3 dB.c) Esboce a curva de resposta em frequência.d) Calcule o ganho em A
v(dB) = – 6 dB.
Solução:
a) fL=1
2pRC
=1
(6,28)(5 ×103 )(0,1 ×10-6 F)    
318,5 Hz
b) e c) Veja a Figura 9.24.d) Equação 9.27: 
Av=Vo
Vi=10Av(dB) >20    
=10(-6>20)=10-0,3=     105,0
 e Vo = 0,501Vi ou aproximadamente 50% de Vi.
9.7  RESPOST a EM BaiXaS 
FREquêNCiaS — aMPLiFiCaDOR 
COM TBJ COM RL
A análise desta seção empregará a configuração 
de polarização por divisor de tensão com carga (RL) já 
apresentada na Seção 9.6. Para o circuito da Figura 9.25, 
os capacitores Cs, CC e CE determinarão a resposta em 
baixas frequências. Examinaremos agora o efeito de cada um independentemente na ordem listada.
C
s  Visto que Cs está normalmente conectado entre a 
fonte aplicada e o dispositivo ativo, a forma geral da con-
figuração RC é estabelecida pelo circuito da Figura 9.26, 
que coincide com o da Figura 9.16 com Ri = R1 � R2 � βre. 
Aplicando-se a regra do divisor de tensão:
 Vb=RiVi
Ri-jXCs  
 (9.29)
A frequência de corte definida por Cs pode ser de-
terminada pela manipulação da equação anterior de uma 
forma padrão ou pela simples utilização dos resultados da Seção 9.6. Como uma verificação dos resultados da Seção 9.6, o processo de manipulação é definido em 
Av(dB)
AvfL/10fL/2 2fL 3fL 5fL 10fL fL
 ,,
Figura 9.24 Resposta em frequência para o circuito RC da Figura 9.23. 
 ,
Figura 9.23 Exemplo 9.10.468   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   468 3/11/13   5:58 PMdetalhes a seguir. Para futuros circuitos RC, os resultados 
da Seção 9.6 serão simplesmente aplicados. Reescrevendo 
a Equação 9.29:
Vb
Vi=Ri
Ri-jXCs=1
1-jXcs
Ri   
O fator
  Xcs
Ri=a1
2pfCsba1
Rib=1
2pfRiCs   
 
Definindo
 fLs=1
2pRiCs  
 (9.30)
temos
 Av=Vb
Vi=1
1-j(fLs>f)  
 (9.31)
Na frequência ƒLs, a tensão Vb será 70,7% do valor 
no meio da faixa, supondo-se que Cs seja o único elemento 
capacitivo que controla a resposta em baixas frequências.
No circuito da Figura 9.25, quando analisamos os 
efeitos de Cs, devemos considerar que CE e CC operam da forma esperada, pois, do contrário, a análise se torna impraticável. Isto é, consideramos que os valores das reatâncias de C
E e CC permitem o emprego de um curto-
-circuito equivalente quando comparados à amplitude das outras impedâncias em série. 
C
C  Visto que o capacitor de acoplamento normalmente 
está conectado entre a saída do dispositivo ativo e a carga 
aplicada, a configuração RC que determina a frequência de 
corte inferior devido a CC aparece na Figura 9.27. Agora, a 
resistência total em série é Ro + RL, e a frequência de corte 
devido a CC pode ser determinada por:
 fLC=1
2p(Ro+RL)CC  
 (9.32)
Ignorando os efeitos de Cs e CE, vemos que a tensão 
de saída Vo será 70,7% de seu valor no meio da faixa em fLC. 
Para o circuito da Figura 9.25, o circuito equivalente CA para a saída, com V
i = 0 V , aparece na Figura 9.28. Portanto, 
o valor resultante para Ro na Equação 9.32 é simplesmente:
 Ro=RCro   (9.33)
CE  Para determinar ƒLE, o circuito “visto” por CE deve 
ser analisado como mostra a Figura 9.29. Uma vez esta-belecido o valor de R
e, a frequência de corte devido a CE 
pode ser determinada utilizando-se a seguinte equação:
 fLE=1
2pReCE  
 (9.34)SistemaCs
VbVi+
–RiRi = R1 R2  βre
Figura 9.26 Determinação do efeito de Cs na resposta em 
baixas frequências.ZiVi
RLVCC 
CsVo
Vb
CE RECC
R2+RC
R1
–
Figura 9.25 Amplificador com TBJ com carga e 
capacitores que afetam a resposta em baixas frequências.
    
CC
RLVo+
–RoSistema
Thévenin
 
Figura 9.27 Determinação do efeito de CC na resposta em 
baixas frequências. 
RoVcro RCC
RL+–Vo+–CC
 
Figura 9.28 Equivalente CA encontrado para CC com Vi = 0 V .Capítulo 9  Resposta em frequência do TBJ e do JFET  469
Boylestad_2012_cap09.indd   469 3/11/13   5:58 PMPara o circuito da Figura 9.25, o equivalente CA 
“visto” por CE aparece na Figura 9.30, conforme deduzido  
da Figura 5.38. Portanto, o valor de Re é determinado por:
 Re=REaR1R2
b+reb  
 (9.35)
O efeito de CE no ganho é melhor descrito de maneira 
quantitativa, lembrando que o ganho para a configuração 
da Figura 9.31 é dado por:
Av=-RC
re+RE    
O ganho máximo ocorre, obviamente, quando RE é 
igual a zero ohm. Em baixas frequências, com o capaci -tor de desvio CE em seu estado equivalente de “circuito 
aberto”, todo o valor de RE aparece na equação de ganho 
anterior, o que resulta no ganho mínimo. À medida que a frequência aumenta, a reatância do capacitor C
E diminui, 
reduzindo a impedância da associação em paralelo entre RE 
e CE até que o resistor RE seja realmente “curto-circuitado” 
por CE. O resultado é um ganho máximo ou ganho de meio 
da faixa determinado por Av = –RC/re. Em ƒLE, o ganho será 
3 dB abaixo do valor no meio da faixa determinado com R
E “em curto”.
Antes de prosseguir, lembramos que Cs, CC e CE 
afetarão a resposta apenas em baixas frequências. Para as frequências no meio da faixa, os equivalentes de curto--circuito dos capacitores podem ser inseridos. Embora cada um afete o ganho A
v = Vo/Vi em faixas de frequências 
semelhantes, a frequência de corte inferior mais alta de-terminada por C
s, CC ou CE terá o maior impacto sobre a 
resposta, pois será a última frequência de corte antes do meio da faixa. Se as frequências estão relativamente dis-tantes entre si, a frequência de corte mais alta determinará a frequência de corte inferior do sistema. Se houver duas ou mais frequências de corte “altas”, o efeito será o aumen-to da frequência de corte inferior e a redução da largura de banda resultante do sistema. Em outras palavras, há uma interação entre elementos capacitivos que pode afetar a frequência de corte inferior do sistema. No entanto, se as frequências de corte estabelecidas por cada capacitor estiverem suficientemente distantes entre si, o efeito de uma sobre a outra poderá ser desprezado com alto grau de precisão — fato demonstrado no exemplo a seguir.
EXEMPLO 9.11Determine a frequência de corte inferior para o circuito da Figura 9.25 utilizando os seguintes parâmetros:C
s = 10 µF,  CE = 20 µF,  CC = 1 µF,
R1 = 40 kΩ, R2 = 10 kΩ, RE = 2 kΩ,
RC = 4 kΩ RL = 2,2 kΩ
β = 100, ro = ∞ Ω, VCC = 20 V
Solução: Para determinar r
e para as condições CC, primeiro 
aplicamos a equação teste:
βRE = (100)(2 kΩ) = 200 kΩ >> 10R2 = 100 kΩ
Uma vez satisfeita, a tensão de base CC é determinada por
VB R2VCC
R2+R1
=10 k(20 V)
10 k+40 k=200 V
50=4    VCEReSistema
 
Figura 9.29 Determinação do efeito de CE na resposta em 
baixas frequências. 
RC
Vo
REVi
 
Figura 9.31 Circuito empregado para descrever o efeito 
de CE sobre o ganho do amplificador.Re REE
CE β+ reR1R2
 Figura 9.30 Equivalente CA encontrado para CE.470   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   470 3/11/13   5:58 PMcom
 IE=VE
RE=4 V-0,7 V
2 k
=3,3 V
2 k=1,65    Am
 
de maneira que  
 re=26 mV
1,65 mA15,76     
 
e βre = 100(15,76 Ω) = 1576 Ω = 1,576 kΩ  
Ganho no meio da faixa 
Av=Vo
Vi=-RCRL
re
=-(4 k)(2,2 k)
15,76  -    09
Cs    Ri = R1 � R2 � βre = 40 kΩ � 10 kΩ � 1,576 kΩ > 1,32 kΩ 
fLS=1
2pRiCs=1
(6,28)(1,32  k)(10 mF)
fLS12,06 Hz
CC fLC=1
2p(Ro+RL)CC com Ro=RCro RC          
=1
(6,28)(4  k+2,2 k)(1 mF)
25,68  Hz
CE 
 Re=REaR1R2
b+reb
=2 k a40 k 10 k
100+15,76  b
=2 k a8 k
100+15,76  b
=2 k (80 +15,76  )
=2 k 95,76  
=91,38  
      fLE=1
2pReCE=1
(6,28)(91,38  )(20 mF)
=106
11.477,7387,13  Hz   
Uma vez que fLE >> fLC ou fLS, o capacitor com des-
vio CE determina a frequência de corte inferior do 
amplificador.9.8  iMP aCTO DE RS Na RESPOST a 
EM BaiXa FREquêNCia DO TBJ 
Nesta seção, analisaremos o impacto da resistência 
da fonte nas várias frequências de corte. Na Figura 9.32, 
uma fonte de sinal e sua resistência associada foram adicio-nadas à configuração da Figura 9.25. O ganho agora será calculado entre a tensão de saída V
o e a fonte de sinal Vs. 
Cs O circuito equivalente na entrada é agora como mostra 
a Figura 9.33, em que Ri permanece igual a R1 � R2 � βre.
Ao usarmos os resultados da última seção pode pare-
cer que bastaria determinarmos a soma total dos resistores em série e inseri-los na Equação 9.22. Isso resultaria na seguinte equação para a frequência de corte:
 
fLs=1
2p(Ri+Rs)Cs  
 (9.36)
No entanto, primeiro, seria melhor validar nossa 
hipótese aplicando a regra do divisor de tensão da seguinte maneira: 
 Vb=RiVs
Rs+Ri-jXCs  
 (9.37) 
ZiRLVCC 
CsVo
CE REVsVbRsCC
R2 +
–+RC
R1
–
 
Figura 9.32 Determinação do efeito de Rs na resposta em 
baixa frequência de um amplificador com TBJ.
CsRs
Vs+
–Vb+
–RiSistema
 
Figura 9.33 Determinação do efeito de Cs na resposta em 
baixa frequência. Capítulo 9  Resposta em frequência do TBJ e do JFET  471
Boylestad_2012_cap09.indd   471 3/11/13   5:58 PMA frequência de corte definida por Cs pode ser de-
terminada pela manipulação da equação anterior em uma 
forma padrão, como demonstrado a seguir. 
Reescrevendo a Equação 9.37:
Vb
Vs=Ri
Rs+Ri-jXCs=1
1+Rs
Ri-jXcs
Ri
=1
a1+Rs
Rib£1-jXCs
Ri°1
1+Rs
Ri¢§
=1
a1+Rs
Riba1-jXCs
Ri+Rsb   
O fator 
  Xcs
Ri+Rs=a1
2pfCsba1
Ri+Rsb
=1
2pf(Ri+Rs)Cs 
Definindo fLs=1
2p(Ri+Rs)Cs   
 
temos  
 Vb
Vs=1
a1
1+Rs
Riba1-1
1-jfLs>fb   
 
e, por fim,
 Av=Vb
Vs= cRi
Ri+Rsdc1
1-j(fLs>f)d   
Para as frequências no meio da faixa, o circuito de 
entrada será como mostra a Figura 9.34.
de modo que
  Avmédi o=Vb
Vs=Ri
Ri+Rs  
 (9.38)
e Av
Avmédi o=1
1-j(fLs>f)   
 Dadas as semelhanças com a Equação 9.23, a fre-
quência de corte é definida por fLs anterior e
 fLs=1
2p(Rs+Ri)Cs  
 (9.39)
como pressuposto na dedução da Equação 9.36.
Em fLs, a tensão Vo será 70,7% do valor no meio da 
faixa determinado pela Equação 9.38, supondo-se que Cs 
seja o único elemento capacitivo que controla a resposta 
em baixa frequência. 
CC  Revendo a análise da Seção 9.7 para o capacitor de 
acoplamento CC, identificamos que a dedução da equação 
para a frequência de corte permanece a mesma. Isto é, 
 fLC=1
2p(Ro+RL)CC  
 (9.40) 
CE  Novamente, seguindo a análise da Seção 9.7 para 
o mesmo capacitor, verificamos que Rs afetará o valor da 
resistência substituído na equação de corte de maneira que 
 fLE=1
2pReCE  
 (9.41)
com Re=REaRs
b+reb         Re s=RsR1R2    
No total, portanto, a introdução da resistência Rs 
reduziu a frequência de corte definida por Cs e aumentou 
a frequência de corte definida por CE. A frequência de 
corte definida por CC permaneceu inalterada. Também é 
importante notar que o ganho pode ser seriamente afetado 
pela perda em tensão do sinal sobre a resistência da fonte. Esse último fator será demonstrado no próximo exemplo.
EXEMPLO 9.12a) Repita a análise do Exemplo 9.11, mas com uma resis-tência de fonte R
s de 1 kΩ. O ganho de interesse será 
agora Vo/Vs em vez de Vo/Vi. Compare os resultados. 
b) Esboce a resposta em frequência usando um diagra -
ma de Bode. 
c) Verifique os resultados usando PSpice. 
Solução: a) As condições CC permanecem inalteradas:
r
e = 15,76 Ω e βre = 1,576 kΩ
 Ganho de banda média
Av=Vo
Vi=-RCRL
re-como vimos
anteriormente    09
–+
VsRs
Vb Ri+
–
 Figura 9.34 Determinação do efeito de Rs no ganho Avs.472   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   472 3/11/13   5:58 PMA impedância de entrada é dada por
 Zi = Ri = R1 ∥ R2 ∥ βre
     = 40 kΩ ∥ 10 kΩ ∥ 1,576 kΩ
     = 1,32 kΩ
e, da Figura 9.35,
Vb=RiVs
Ri+Rs    
ou Vb
Vs=Ri
Ri+Rs=1,32 k
1,32 k+1 k=    965,0
de modo que
 Avs=Vo
Vs=Vo
Vi#Vb
Vs=(-90)(0,569)
= 51,21     
Cs  Ri = R1 � R2 � βre = 40 kΩ � 10 kΩ � 1,576 kΩ > 1,32 kΩ
fLS=1
2p(Rs+Ri)Cs
=1
(6,28)(1  k+1,32 k)(10 mF)
fLS6,86 Hz versus  12,06  Hz sem  Rs
CC 
 fLC=1
2p(RC+RL)CC
=1
(6,28)(4  k+2,2 k)(1 mF)
25,68  Hz como vimos anteriormente 
CE  Rs′ = Rs � R1 � R2 = 1 kΩ �  40 kΩ � 10 kΩ > 0,889 kΩ
Re=REgaRs
b+reb
=2 k (8,89  +15,76  )
=2 k 24,65  24,35  =2 k ga0,889  k
100+15,76  b
fLE=1
2pReCE=1
(6,28)(24,35  )(20 mF)=106
3058,36
327 Hz versus  87,13  Hz sem Rs
O resultado líquido é uma acentuada redução no ganho global (quase 43%), e uma redução correspondente na frequência de corte inferior. Lembramos que a mais alta das frequências de corte inferiores determinará a frequência de corte inferior global para o amplificador. Os resultados indicam que a resistência interna em série pode exercer forte impacto sobre o ganho no meio da faixa, mas, por outro lado, pode melhorar a largura de banda total. Nesse caso, é evidente que a perda em ga-nho excede muito qualquer ganho em largura de banda.b)  Foi mencionado anteriormente que gráficos em 
dB costumam ser normalizados pela divisão do ganho de tensão A
v pelo valor do ganho no meio 
da faixa. Na Figura 9.32, o valor do ganho no meio da faixa é 51,21 e, naturalmente, a relação |A
v/Avmédio| será 1 nessa região. O resultado é uma 
assíntota 0 dB no meio da faixa, como mostra a Figura 9.36. Definindo f
LE como nossa menor fre-
quência de corte fL, podemos traçar uma assíntota 
em – 6 dB/oitava como mostra a Figura 9.36 para formar o diagrama de Bode e nossa envoltória para a resposta real. Em f
1, a curva real é –3 dB abaixo 
do valor no meio da faixa, tal como definido pelo valor 0,707 A
vmédio, permitindo um esboço da curva 
de resposta em frequência real como o da Figura 9.36. Uma assíntota – 6 dB/oitava foi traçada em cada frequência definida na análise anterior para demonstrar claramente que é f
LE nesse circuito que 
determinará o ponto –3 dB. É somente em torno de –24 dB que f
LC começa a afetar a forma da envol-
tória. O gráfico de módulo do ganho mostra que a inclinação da assíntota resultante é a soma das assíntotas com o mesmo sentido de inclinação no mesmo intervalo de frequência. Observe na Figura 9.36 que a inclinação caiu para –12 dB/oitava para frequências inferiores a f
LC e poderia cair para –18 
dB/oitava, se as três frequências de corte definidas na Figura 9.36 estivessem mais próximas. Usando--se a Equação 9.9, a frequência de corte para a região de baixa frequência é de cerca de 325 Hz.
c)  A solução com PSpice pode ser encontrada na Seção 9.15.
Ao avançarmos para a próxima seção, devemos ter 
em mente que a análise desta seção não se limita aos circui -
tos das figuras 9.25 e 9.32. Para qualquer configuração de transistor, é simplesmente necessário isolar cada combina-ção RC formada por um elemento capacitivo e determinar 
as frequências de corte. As frequências resultantes vão, então, determinar se existe uma forte interação entre os 
–+
VsRs
Vb Ri+
–1,32 kΩ1 kΩ
 Figura 9.35 Determinação do efeito de Rs no ganho Av.Capítulo 9  Resposta em frequência do TBJ e do JFET  473
Boylestad_2012_cap09.indd   473 3/11/13   5:59 PMelementos capacitivos na determinação da resposta glo-
bal e qual elemento terá maior efeito no estabelecimento da frequência de corte inferior. Na verdade, a análise da próxima seção remeterá a esta seção ao determinarmos as frequências de corte inferiores para o amplificador com FET.
9.9  RESPOST a EM BaiXaS 
FREquêNCiaS — 
aMPLiFiCaDOR COM FET
A análise para o amplificador com FET na região 
de baixas frequências será muito semelhante à empregada 
para o amplificador com TBJ na Seção 9.7. Neste caso, também há três capacitores de suma importância no cir -cuito que aparecem na Figura 9.37: C
G, CC e CS. Embora 
a Figura 9.37 seja utilizada para determinar as equações fundamentais, o procedimento e as conclusões podem ser aplicados a todas as configurações com FET. Grande parte das equações para valores de impedância pode ser encontrada na Tabela 8.2.
C
G  Para o capacitor de acoplamento entre a fonte de 
sinal e o dispositivo ativo, o circuito equivalente CA apa-
recerá como mostra a Figura 9.38. A frequência de corte determinada por C
G é:
 fLG=1
2p(Rsig+Ri)CG  
 (9.42)
Figura 9.37 Elementos capacitivos que afetam a resposta em baixa frequência de um amplificador com JFET.
fL fL
 Década Gráfico de Bode
(escala 
log)
Valor médio
(frequência de corte inferior)
oitava
oitava,médio
Figura 9.36 Gráfico das baixas frequências para o circuito do Exemplo 9.12.474   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   474 3/11/13   5:59 PMque corresponde exatamente à Equação 9.39. Para o cir -
cuito da Figura 9.37,
 Ri=RG   (9.43)
Normalmente, RG >> Rsig, e a frequência de corte 
inferior é determinada primariamente por RG e CG. Visto 
que RG é muito grande, CG pode ter um valor relativamente 
baixo e, ainda assim, manter o valor da frequência de corte, 
fLG, em um nível baixo.
CC  Para o capacitor de acoplamento entre o dispositivo 
ativo e a carga, consideramos o circuito da Figura 9.39, que corresponde exatamente ao da Figura 9.27. A frequência de corte resultante é:
 
fLC=1
2p(Ro+RL)CC  
 (9.44)
Para o circuito da Figura 9.37,
 Ro=RDrd   (9.45)
CS  Para o capacitor de fonte CS, o valor da resistência 
a ser considerado é definido na Figura 9.40. A frequência 
de corte é definida por
 fLS=1
2pReqCS  
 (9.46)Para a Figura 9.37, o valor resultante de Req é
Req=RS
1+RS(1+gmrd)>(rd+RDRL)  
 (9.47)
que para rd ≅ ∞ Ω passa a ser:
 Req=RS1
gm  
rd  
 (9.48)
EXEMPLO 9.13a) Determine a frequência de corte inferior para o circui-to da Figura 9.37, utilizando os seguintes parâmetros:
 C
G = 0,01 µF,  CC = 0,5 µF,  CS = 2 µF
 Rsig = 10 kΩ, RG = 1 MΩ,
 RD = 4,7 kΩ, RS = 1 kΩ, RL = 2,2 kΩ
 IDSS = 8 mA, VP = – 4 V , rd = ∞ Ω,  VDD = 20 V
b) Esboce a resposta em frequência utilizando um diagrama de Bode.
c) Verifique os resultados do item (b) usando PSpice.
d) Faça uma análise completa do circuito da Figura 9.37 usando Multisim.
Solução:a) Análise CC: traçando a curva de transferência I
D = 
IDSS (1 – VGS/VP)2 e sobrepondo a curva definida por 
VGS = –IDRS, obtém-se uma interseção em VGSQ = –2 V 
e IDQ = 2 mA. Além disso,
gm0=2IDSS
0VP0=2(8 mA)
4 V=4 mS
gm=gm0a1-VGSQ
VPb
=4 mS a1--2 V
-4 Vb=2    Sm
CG  Equação 9.36:
fLG=1
2p(Rsig+Ri)CG
=1
2p(10 k+1 M)(0,01  mF)15,8 Hz    CGRsig
VsVi Vg
+
–RiSistema
Figura 9.38 Determinação do efeito de CG na resposta em 
baixas frequências. CSReqSistema
 Figura 9.40 Determinação do efeito de CS na resposta em 
baixas frequências.
CC
RLRoSistema
Figura 9.39 Determinação do efeito de CC na resposta em 
baixas frequências.Capítulo 9  Resposta em frequência do TBJ e do JFET  475
Boylestad_2012_cap09.indd   475 3/11/13   5:59 PMCC  Equação 9.38:
 fLC=1
2p(Ro+RL)CC
=1
2p(4,7 k+2,2 k)(0,5  mF)46,13  Hz    
CS 
Req=RS1
gm=1 k1
2 mS
=1 k 0,5 k=333,33  
 Equação 9.40:
 fLS=1
2pReqCS
=1
2p(333,33  )(2 mF)=238,73  Hz    
 Visto que ƒLS é a maior dentre as três frequências de 
corte, ela define a frequência de corte inferior para 
o circuito da Figura 9.37.
b) O ganho de banda média do sistema é determinado por:
Avmédi o=Vo
Vi=-gm(RDRL)
=-(2 mS)(4,7  k 2,2 k)
=-(2 mS)(1,499  k)
3
 Utilizar o ganho de banda média para normalizar a resposta do circuito da Figura 9.37 resulta no dia-grama de frequência da Figura 9.41.
c) e d) As análises computacionais podem ser encon-tradas na Seção 9.15.9.10 CaP aCiTâNCia DE EFEiTO MiLLER
Na região de altas frequências, os elementos capaci -
tivos relevantes são as capacitâncias intereletrodos (entre terminais), internas ao dispositivo ativo, e a capacitância de fiação do circuito. Os grandes capacitores do circuito, que controlam a resposta em baixas frequências, são todos substituídos por seus curtos-circuitos equivalentes devido a seus valores muito baixos de reatância.
Para amplificadores inversores (deslocamento de 
fase de 180° entre a entrada e a saída, resultando em um valor negativo para A
v), as capacitâncias de entrada e de 
saída são incrementadas por um valor de capacitância sensível à capacitância intereletrodos entre os terminais de entrada e saída do dispositivo e ao ganho do amplificador. Na Figura 9.42, essa capacitância de “realimentação” é definida por C
ƒ.
v
v
Diagrama de Bode
(escala 
log)
Resposta em frequência real
oitavaoitava
décadadécadamédi o
Figura 9.41 Resposta em baixas frequências da configuração com JFET do Exemplo 9.13.
Figura 9.42 Circuito empregado na dedução de uma 
equação para a capacitância Miller de entrada.476   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   476 3/11/13   5:59 PMAplicar a Lei das Correntes de Kirchhoff resulta em:
Ii = I1 + I2
Utilizar a lei de Ohm resulta em
Ii=Vi
Zi, I1=Vi
Ri   
e I2=Vi-Vo
XCf=Vi-AvVi
XCf=(1-Av)Vi
XCf   
Substituindo, obtemos
Vi
Zi=Vi
Ri+(1-Av)Vi
XCf   
e
 1
Zi=1
Ri+1
XCf>(1-Av)   
 
mas XCf
1-Av=1
v(1-Av)Cf=XCM
CM   t
 
e 1
Zi=1
Ri+1
XCM   
 
estabelecendo o circuito equivalente da Figura 9.43. 
O resultado é uma impedância de entrada equivalente para o amplificador da Figura 9.44, que inclui o mesmo R
i mencionado nos capítulos anteriores, com a adição 
de um capacitor de realimentação incrementado pelo ganho do amplificador. Qualquer capacitância intere-letrodos nos terminais de entrada do amplificador será simplesmente adicionada em paralelo aos elementos da Figura 9.43.
De modo geral, portanto, a capacitância de efeito 
Miller de entrada é definida por
 
CMi=(1-Av)Cf   (9.49)Isso nos mostra que:
Para qualquer amplificador inversor, a capacitância 
de entrada será incrementada por uma capacitância de 
efeito Miller, que é sensível ao ganho do amplificador e à capacitância intereletrodos (parasita) entre os termi-nais de entrada e saída do dispositivo ativo.
O dilema de uma relação como a Equação 9.49 é que, 
em altas frequências, o ganho A
v será função do valor de 
CMi. No entanto, como o ganho máximo é o valor no meio 
da faixa, seu uso resultará no valor mais alto de CMi e na 
pior das situações. Por isso, normalmente se emprega o 
valor no meio da faixa para Av na Equação 9.49.
A razão da restrição para o amplificador ser do tipo 
inversor fica evidente ao examinarmos a Equação 9.49. Um valor positivo para A
v resultaria em uma capacitância 
negativa (para Av > 1).
O efeito Miller aumenta ainda o valor da capacitân -
cia de saída, que também deve ser considerada quando a frequência de corte superior for determinada. Na Figura 9.44, os parâmetros importantes na determinação do efeito Miller na saída são mostrados. Aplicar a Lei das Correntes de Kirchhoff resulta em
I
o = I1 + I2
com
 I1=Vo
Ro  e
  I2=Vo-Vi
XCf   
 
A resistência Ro costuma ser grande o suficiente 
para nos permitir ignorar o primeiro termo da equação comparado ao segundo termo e admitindo que:
Io Vo-Vi
XCf    
 
Figura 9.44 Circuito empregado na dedução de uma 
equação para a capacitância Miller de saída.
Ri=CM Cf (1 −Aυ) Vi+
–Ii
Zi  
 
Figura 9.43 Demonstração da ação da capacitância de 
efeito Miller.Capítulo 9  Resposta em frequência do TBJ e do JFET  477
Boylestad_2012_cap09.indd   477 3/11/13   5:59 PMSubstituir Vi = Vo/Av, obtido de Av = Vo/Vi, resulta em
Io=Vo-Vo>Av
XCf=Vo(1-1>Av)
XCf   
e
 Io
Vo=1-1>Av
XCf   
 
ou
 Vo
Io=XCf
1-1>Av=1
vCf(1-1>Av)=1
vCMo   
o que resulta na seguinte equação para a capacitância 
Miller de saída:
 CMo=a1-1
AvbCf  
 (9.50)
Para a situação usual onde Av >> 1, a Equação 9.50 
reduz-se a:
 CMoCf   0Av 0W1   (9.51)
Exemplos da utilização da Equação 9.50 aparece-
rão nas próximas duas seções, quando examinaremos a resposta em altas frequências de um amplificador com TBJ e com FET.
Para amplificadores não inversores, tais como as 
configurações de base-comum e seguidor de emissor, a 
capacitância de efeito Miller não é uma preocupação relevante para aplicações de alta frequência.
9.11  RESPOST a EM aLT aS 
FREquêNCiaS — 
aMPLiFiCaDOR COM TBJ
No lado das altas frequências, há dois fatores que 
definem o ponto de corte de –3 dB: a capacitância do 
circuito (parasitas e introduzidas) e a dependência de h
ƒe(β) em função da frequência.
Parâmetros do circuito
Na região de altas frequências, o circuito RC con-
siderado possui a configuração mostrada na Figura 9.45. 
Quando a frequência aumenta, a reatância XC diminui em 
amplitude, e isso resulta em um efeito de curto-circuito na saída e uma consequente diminuição no ganho. A dedução que fornece a frequência de canto para essa configuração RC segue as mesmas ideias desenvolvidas para a região 
de baixas frequências. A diferença mais significativa está na forma geral de A
v, que aparece a seguir:
 Av=1
1+j(f>fH)  
 (9.52)
Isso resulta em um gráfico de amplitude tal como 
mostrado na Figura 9.46, que cai a uma taxa de 6 dB/oitava com o aumento da frequência. Observe que ƒ
H está no 
denominador da razão entre as frequências, ao contrário do numerador, como ocorria para f
L na Equação 9.23.
Na Figura 9.47, as várias capacitâncias parasitas 
(Cbe, Cbc, Cce) do transistor foram incluídas juntamente 
com as capacitâncias da fiação (Cwi, Cwo) introduzidas 
durante a montagem. O modelo equivalente para altas frequências do circuito da Figura 9.47 aparece na Figura 9.48. Observe a ausência dos capacitores C
s, CC e CE, 
que são considerados curtos-circuitos nessa faixa de frequências. A capacitância C
i inclui a capacitância de 
fiação na entrada Cwi, a capacitância de transição Cbe e 
a capacitância Miller CMi. A capacitância Co inclui a ca-
pacitância da fiação na saída Cwo, a capacitância parasita 
Cce e a capacitância Miller na saída CMo. De modo geral, 
a capacitância Cbe é a maior das capacitâncias parasitas, 
sendo Cce a menor. Na verdade, a maioria das folhas de 
dados fornece apenas os valores de Cbe e Cbc, não incluin-
do Cce, a menos que o valor dessa última afete a resposta 
de um determinado tipo de transistor em uma área de aplicação específica.
fH
–3 dBf (escala log)
–6 dB/oitava
 Figura 9.46 Gráfico assintótico definido pela Equação 9.52.Vi VoR–
+–
+
C
 
Figura 9.45 Combinação RC que definirá uma frequência 
de corte superior.478   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   478 3/11/13   5:59 PMDeterminar o circuito equivalente de Thévenin para 
os circuitos de entrada e saída da Figura 9.48 resulta nas 
configurações da Figura 9.49. Para o circuito de entrada, a frequência de –3 dB é definida por
 fHi=1
2pRThiCi  
 (9.53)
com RThi=RsR1R2Ri   (9.54)
e Ci=CWi+Cbe+CMi
=CWi+Cbe+(1-Av)Cbc  
 (9.55)
Em frequências muito altas, o efeito de Ci é reduzir a 
impedância total da combinação em paralelo de R1, R2, Ri e 
Ci na Figura 9.48. O resultado é um valor reduzido de ten-
são sobre Ci, uma redução em Ib e um ganho para o sistema.
Para o circuito de saída,
 fHo=1
2pRThoCo  
 (9.56)com RTho=RCRLro   (9.57)
e Co=CWo+Cce+CMo   (9.58)
ou Co = Cwo + Cce + (1 – 1/Av)Cbc 
Para um alto valor de Av (característico): 1 >> 1/ Av
e CoCWo+Cce+Cbc   (9.59)Ci  = CWi + Cbe + CMi
RC CoCo  = CWo + Cce + CMo
R1 R2–+–+
Vs ViRLThoVo
CiIbβRs
roIb
Thi
Ri
 
Figura 9.48 Modelo CA equivalente para altas frequências do circuito da Figura 9.47.
–+
VsVCC
RC
CC
RL
CECWoCceVo
RECbeCbc
CWiVi
Rs
R2R1 
Cs
 
Figura 9.47 Circuito da Figura 9.25 com os capacitores que influenciam na resposta em alta frequência.–+
EThoCi CoEThi RThi= Rs R1 R2Ri  RTho= RC RLro–+
 )b(  )a(
 
Figura 9.49 Circuitos de Thévenin para as malhas de 
entrada e saída do circuito da Figura 9.48.Capítulo 9  Resposta em frequência do TBJ e do JFET  479
Boylestad_2012_cap09.indd   479 3/11/13   5:59 PMEm frequências muito altas, a reatância capacitiva de 
Co diminuirá, e, consequentemente, reduzirá a impedân -
cia total dos ramos de saída em paralelo da Figura 9.48.  
O resultado é que Vo também diminuirá tendendo a zero à 
medida que a reatância XC se torna menor. As frequências 
fHi e fHo definirão, cada uma delas, uma assíntota de – 6 dB/
oitava, tal como a demonstra a Figura 9.46. Se os capaci -
tores parasitas fossem os únicos elementos a determinar 
a frequência de corte superior, a menor frequência seria o fator determinante. Entretanto, a redução de h
ƒe (ou β) com 
a frequência também deve ser considerada para determi -
narmos se a frequência de corte é menor do que fHi ou fHo. 
Variação de hƒe (ou β)
A variação de hƒe (ou β) com a frequência se baseia, 
com um bom grau de precisão, na seguinte relação:
 hfe=hfemédi o
1+j(f>fb)  
 (9.60)
O uso de hƒe no lugar de β em algumas partes deste 
livro se deve principalmente ao fato de os fabricantes normalmente empregarem os parâmetros híbridos ao tratar deste assunto em suas folhas de dados.
A única quantidade indefinida, ƒβ , é determinada 
por um conjunto de parâmetros empregados no modelo π-híbrido ou de Giacoletto da Figura 9.50, introduzido 
na Seção 5.22. A resistência r
b inclui o contato da base, 
o substrato da base e a resistência de espalhamento de base. O primeiro se deve à conexão real com a base.  
O segundo inclui a resistência entre o terminal externo e a região ativa do transistor, enquanto o último é a resistência propriamente dita dentro da região ativa da base. As resis-tências r
π, ro e ru são aquelas entre os terminais indicados 
quando o dispositivo está na região ativa. A mesma coisa vale para as capacitâncias C
bc e Cbe, embora a primeira seja 
uma capacitância de transição, enquanto a última é uma capacitância de difusão. Uma explicação mais detalhada da dependência com a frequência de cada parâmetro pode ser encontrada em vários outros textos disponíveis.
Se removermos a resistência de base r
b, a resis-
tência base-coletor ru e todas as capacitâncias parasitas, 
teremos como resultado um circuito CA equivalente que coincide com o equivalente de pequenos sinais da configuração emissor-comum utilizada no Capítulo 5.  
A resistência base-emissor r
π é βre e a resistência de 
saída ro é simplesmente um valor fornecido através do 
parâmetro híbrido hoe. A fonte controlada também é βIb 
como vimos no Capítulo 5. No entanto, se incluirmos a resistência r
u (geralmente bastante grande) entre a 
base e o coletor, existirá uma malha de realimentação entre os circuitos de saída e entrada que corresponderá à contribuição de h
re para o circuito híbrido equivalente. 
Lembre-se, do Capítulo 5, que o termo realimentação costuma ser irrelevante para a maioria das aplicações, mas, se determinada aplicação o coloca em primeiro plano, o modelo da Figura 9.50 irá ativá-lo. A resistência r
u resulta do fato de que a corrente de base é um tanto 
sensível à tensão coletor-base. Visto que a tensão base--emissor está linearmente relacionada com a corrente de base por meio da lei de Ohm e a tensão de saída é igual à diferença entre a tensão base-emissor e a tensão coletor-base, podemos concluir que a corrente de base é sensível às variações na tensão de saída como revelado pelo parâmetro híbrido h
re.
Em termos desses parâmetros:
 fb(aparece frequentemente como    fhfe)
=1
2prp(Cp+Cu)  
 (9.61)
ou, uma vez que rπ = βre = hƒemédiore, 
 fb=1
hfemédi o 1
2pre(Cp+Cu)  
 (9.62)
ru
B
Ib
E EC b'rb
I'b
C(Cbe)Cu(Cbc)
V r ro Ibβ
–+
 
Figura 9.50 Circuito equivalente CA Giacoletto (π híbrido) do transistor para pequenos sinais em altas frequências.  480   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   480 3/11/13   5:59 PMou considerando-se que re é função do projeto do circuito, 
a Equação 9.62 torna claro que:
ƒβ é uma função das condições de polarização.
O formato básico da Equação 9.60 é exatamente 
o mesmo da Equação 9.52 se extrairmos o fator hfemédio, 
revelando que hƒe cairá com uma inclinação de 6 dB/
oitava a partir de seu valor no meio da faixa, como mos -
tra a Figura 9.51. A mesma figura apresenta um gráfico 
de hƒb (ou α) versus frequência. Observe a pequena 
variação em hƒb para a faixa de frequências escolhida, 
o que revela que a configuração base-comum exibe características de alta frequência melhores do que as da configuração emissor-comum. Lembramos também a ausência da capacitância de efeito Miller para a con-figuração base-comum por causa de sua característica não inversora. Exatamente por isso, os parâmetros de alta frequência da configuração base-comum, em vez dos parâmetros do emissor-comum, são aqueles normal-mente especificados para um transistor — em especial, aqueles projetados para operarem especificamente nas regiões de alta frequência.
A equação a seguir permite a determinação direta de 
ƒβ se ƒ
α e α forem especificados:
 fb= fa(1-a  ) (9.63)Produto Ganho-Largura de Banda
Há uma figura de mérito aplicada a amplificado -
res que é conhecida como Produto Ganho-Largura de 
Banda (GBP, do inglês Gain-Bandwidth Product) e que costuma ser usada para iniciar o processo de concepção de um amplificador. Ela fornece informações importantes sobre a relação entre o ganho do amplificador e a faixa esperada de frequências de operação.
Na Figura 9.52, a resposta em frequência de um am-
plificador com um ganho de 100, uma frequência de corte inferior de 250 Hz e uma frequência de corte superior de 1 MHz foi representada em escala linear em vez da usual escala logarítmica. Note que a escolha de uma escala linear para o eixo horizontal não permite mostrar a frequência de corte inferior, e a curva aparece essencialmente como uma linha reta vertical em f = 0 Hz. Visto que f = 0 Hz 
representa uma situação CC, 
o ganho na extremidade inferior de um amplificador 
normalmente é chamado de ganho CC.
Note também que a utilização de um eixo horizontal 
linear resulta em um declínio muito lento no ganho com 
frequência após a frequência de corte. Seriam necessárias muitas páginas para mostrar todo o gráfico de frequência até seu limite superior. 
A Figura 9.52 também deixa claro que a largura de 
banda é definida essencialmente pela frequência de corte superior, porque a frequência de corte inferior é muito 
pequena em termos comparativos. 
(     )−6 dB/oitavaInclinação de
 
f (escala log)40 dB
−3 dB
0,1 MHzfTValor no meio da faixa para hfe
30 dB
20 dB
10 dB
−3 dB0,707
1,0 MHz 10,0 MHz 100,0 MHz1  kMHz 10 kMHzValor no meio da faixa para hfbhfe
hfemédiohfe, hfb
hfe
hfb
f ,βfhfe(      ) 5f β ,fhfbfαhfe = 1hfe = 0,707 hfe médio(hfe =  hfe médio) 1,0
−10 dB
−20 dB0 dB
 
Figura 9.51 hfe e hfb versus frequência na região de alta frequência.Capítulo 9  Resposta em frequência do TBJ e do JFET  481
Boylestad_2012_cap09.indd   481 3/11/13   5:59 PMSe a Figura 9.52 fosse representada com uma escala 
logarítmica para o eixo horizontal, teríamos o gráfico da 
Figura 9.53. 
A extremidade inferior é expandida, e a resposta em 
frequência na extremidade superior está completa com um limite definido pela inclinação de 20 dB por década. A frequência de corte superior é denominada f
H, enquanto a 
inferior, fL. 
Em Av = Avmédio = 100, a largura de banda mostrada 
na Figura 9.53 é de aproximadamente 1 MHz.
O Produto Ganho-Largura de Banda é
 PBG   =Avmédi o   WB (9.64)
o qual, neste exemplo, vale
GBP = (100)(1 MHz) = 100 MHzEm Av = 10, 20 log1010 = 20 e a largura de banda da 
Figura 9.53 é de aproximadamente 10 MHz. 
O Produto Ganho-Largura de Banda resultante 
passa a ser:
GBP = (10)(10 MHz) = 100 MHz
Na verdade, em qualquer valor de ganho, o produto 
dos dois permanece constante. 
Em Av = 1 ou Av|dB = 0, a largura de banda é definida 
como fT na Figura 9.53. 
De modo geral, 
a frequência fT é chamada frequência de ganho unitário 
e é sempre igual ao produto do ganho no meio da faixa 
de um amplificador pela largura de banda em qualquer valor de ganho. 40 dBDiagrama de Bode
Resposta real
20 dB/década
100 kHz 500 kHz1  MHz
(fH)zHM 3 zHM 2 f
10 kHz50 kHz
250 Hz37 dB
30 dB
20 dB
10 dB
0 dBAvdB
Av = 100
Av = 70,71
10 MHzBW = fH – fL ≅ fH
Oitava
Escala linear–3 dB – 6 dB
– 6 dB/oitava
 
Figura 9.52 Representação do ganho em dB para um amplificador em um gráfico de frequência linear.
40 dB
–20 dB/década–20 dB/década
10 1 100 MHz
(fT)10 MHz 1 MHz
(fH)100 kHz 10 kHz 1 kHz
25 Hz 250 Hz
(fL)100 f 
(escala log)37 dB
30 dB
20 dB
10 dB
0 dBAvdB
Av = 100
Av = 10
Av = 1BW
BW = fH – fL = 1 MHz – 250 Hz ≅ 1 MHz
BW
BW = fH – fL = 10 MHz – 25 Hz ≅ 10 MHz
 
Figura 9.53 Determinação da largura de banda para dois valores de ganho distintos.482   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   482 3/11/13   5:59 PMIsto é, 
 fT=Avmédi o  fH     )zH( (9.65a) 
O resultado é que a largura de banda esperada para 
um amplificador em qualquer nível de ganho pode ser 
determinada de maneira bastante direta. Considere um amplificador com um f
T de 120 MHz. Para um ganho de 
80, o fH ou a largura de banda esperada é ƒT/Avmédio = 120 
MHz/80 = 1,5 MHz. Para um ganho de 60, a largura de banda é 120 MHz/60 = 2 MHz e assim por diante — por -
tanto, uma ferramenta muito útil. 
Para os transistores em si, quando um ganho de ten-
são não for definido por uma configuração, as folhas de dados fornecerão um valor de f
T  que se relaciona somente 
com o transistor. Isto é, 
 fT=hfemédi ofb   )zH( (9.65b) 
O gráfico em dB seria como o que mostra a Figura 9.51. A equação geral para a variação h
fe com a frequên-
cia é definida pela Equação 9.60. Para o amplificador, é definida por:
 Av=Avmédi o
1+j(f>fH)  
 (9.66) 
Note que, em cada caso, a frequência fH define a 
frequência de canto. 
Substituindo a Equação 9.62 para fβ na Equação 
9.65, temos
fT=hfemédi o 1
2phfemédi ore(Cp+Cu)    
e
 fT1
2pre(Cp+Cu)  
 (9.67) 
EXEMPLO 9.14Use o circuito da Figura 9.47 com os mesmos parâme -
tros do Exemplo 9.12; isto é,R
s = 1 kΩ, R1 = 40 kΩ, R2 = 10 kΩ, 
RE = 2 kΩ, RC = 4 kΩ, RL = 2,2 kΩ
Cs = 10 µF, CC = 1 µF, CE = 20 µF
hƒe = 100, ro = ∞ Ω, VCC = 20 V
com a inclusão deC
π(Cbe) = 36 pF, Cu(Cbc) = 4 pF, 
Cce = 1 pF, Cwi = 6 pF, Cwo = 8 pFa) Determine fHi e fHo.
b) Calcule fβ e fT.
c) Esboce a resposta em frequência para as regiões de baixa e alta frequência, utilizando os resultados do Exemplo 9.12 e os resultados dos itens (a) e (b). 
d) Obtenha a resposta com o PSpice para todo o espec-tro de frequências e compare com os resultados do item (c). 
Solução: a) Do Exemplo 9.12,
 R
i = 1,32 kΩ,
 Avmédio (amplificador, não incluindo os efeitos de Rs) 
= –90
 e RThi = Rs ∥ R1 ∥ R2 ∥ Ri 
         = 1 kΩ ∥ 40 kΩ ∥ 10 kΩ ∥ 1,32 kΩ
         ≅ 0,531 kΩ
 com  Ci = Cwi + Cbe + (1 – Av)Cbc
          = 6 pF + 36 pF + [1 – (–90)]4 pF
          = 406 pF
fHi=1
2pRThiCi=1
2p(0,531  k)(406  pF)
=738,24  kHz
 RTho = RC ∥ RL = 4 kΩ ∥ 2,2 kΩ = 1,419 kΩ
Co=CWo+Cce+CMo
=8 pF+1 pF+a1-1
-90b4 pF
=13,04  pF
fHo=1
2pRThoCo=1
2p(1,419  k)(13,04  pF)
=8,6 MHz
b) Aplicando a Equação 9.63, temos:
fb=1
2phfemédiore(Cbe+Cbc)
=1
2p(100)(15,76  )(36 pF+4 pF)
=1
2p(100)(15,76  )(40 pF)
=2,52 MHz
fT = hfemédio   fβ = (100)(2,52 MHz)
    = 252 MHz
c) Veja a Figura 9.54. A frequência de canto fHi deter -
minará a frequência de corte superior e a largura de banda do amplificador. A frequência de corte superior está muito próxima de 600 kHz.
d) A análise com PSpice será apresentada na Seção 9.15.Capítulo 9  Resposta em frequência do TBJ e do JFET  483
Boylestad_2012_cap09.indd   483 3/11/13   5:59 PM9.12  RESPOST a EM aLT aS 
FREquêNCiaS — 
aMPLiFiCaDOR COM FET
A análise da resposta em altas frequências de um 
amplificador com FET será desenvolvida de maneira 
muito semelhante à realizada para o amplificador com TBJ. Como mostra a Figura 9.55, existem capacitâncias intereletrodos e de fiação que determinarão as caracterís -
ticas do amplificador em altas frequências. Os capacitores C
gs e Cgd variam, geralmente, de 1 pF até 10 pF, enquanto 
a capacitância Cds costuma ser um pouco menor, variando 
de 0,1 pF até 1 pF.
Visto que o circuito da Figura 9.55 é um amplificador 
inversor, uma capacitância de efeito Miller aparecerá no cir -
cuito equivalente CA para altas frequências da Figura 9.56.  –20–15–10–50
–25A  
médiovAv
dB
10 1
f1fLsfLCfLE1 kHz 100 10 kHz 100 kHz1  MHz 10 MHz 100 MHz
f (escala log)
f2
+20 dB/década−6 dB/oitava
−12 dB/oitavafHi β
BWfHof
–3
 Figura 9.54 Resposta em frequência completa para o circuito da Figura 9.47.
VDD 
RD
VsVi VgVo
CG
RSCS+RL
RG
–CWoCC
CWiRsigCds
CgsCgd
Figura 9.55 Elementos capacitivos que afetam a resposta em altas frequências de um amplificador com JFET.484   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   484 3/11/13   5:59 PMEm altas frequências, Ci vai se comportar como um curto-
-circuito equivalente, e Vgs terá seu valor reduzido, diminuindo 
o ganho global. Em frequências onde Co se aproxima de seu 
equivalente de curto-circuito, a amplitude da tensão de saída 
em paralelo Vo será reduzida.
As frequências de corte definidas pelos circuitos 
de entrada e de saída podem ser obtidas determinando--se, primeiro, os circuitos equivalentes de Thévenin para cada seção, como mostra a Figura 9.57. Para o circuito de entrada,
 
fHi=1
2pRThiCi  
 (9.68)
e RThi=RsigRG   (9.69)
com Ci=CWi+Cgs+CMi   (9.70)
e CMi=(1-Av)Cgd   (9.71)
Para o circuito de saída,
 fHo=1
2pRThoCo  
 (9.72)
com RTho=RDRLrd   (9.73)e Co=CWo+Cds+CMo   (9.74)
e
 CMo=a1-1
AvbCgd  
 (9.75)
EXEMPLO 9.15
a) Determine as frequências de corte superiores para o circuito da Figura 9.55 utilizando os mesmos pa-râmetros usados no Exemplo 9.13:
 C
G = 0,01 µF,  CC = 0,5 µF,  CS = 2 µF
 Rsig = 10 kΩ, RG = 1 MΩ, 
 RD = 4,7 kΩ, RS = 1 kΩ, RL = 2,2 kΩ
 IDSS = 8 mA, VP = – 4 V , rd = ∞ Ω,  VDD = 20 V
 com a inclusão de
 Cgd = 2 pF, Cgs = 4 pF, 
 Cds = 0,5 pF, Cwi = 5 pF, Cwo = 6 pF
b) Obtenha uma resposta com PSpice para toda a faixa de frequências e observe se ela está de acordo com as conclusões do Exemplo 9.13 e com os cálculos anteriores.
Solução:a) R
Thi = Rsig ∥ RG = 10 kΩ ∥ 1 MΩ = 9,9 kΩ
 Do Exemplo 9.13, Av = –3. Temos
 Ci = Cwi + Cgs + (1 – Av)Cgd
     = 5 pF + 4 pF + (1 + 3)2 pF
     = 9 pF + 8 pF
     = 17 pFVsVi =Vg 
+
RG
–Rsig
+
– Thi ThoCord Vgsgm RL Vgs RDVo
Ci
Figura 9.56 Circuito equivalente CA da Figura 9.55 para altas frequências.
RThi
EThiEThoRTho
 Figura 9.57 Circuitos equivalentes de Thévenin para (a) circuito de entrada e (b) circuito de saída.Capítulo 9  Resposta em frequência do TBJ e do JFET  485
Boylestad_2012_cap09.indd   485 3/11/13   5:59 PM    fH1=1
2pRThiCi
=1
2p(9,9 k)(17 pF)=945,67  kHz
 RTho = RD ∥ RL
             = 4,7 kΩ ∥ 2,2 kΩ
        ≅ 1,5 kΩ
Co=CWo+Cds+CMo
=6 pF+0,5 pF+a1-1
-3b2 pF=9,17 pF
fHo=1
2p(1,5 k)(9,17  pF)=11,57  MHz   
 Os resultados anteriores indicam claramente que a 
capacitância de entrada, com sua capacitância de efeito Miller, determina a frequência de corte superior. Isso costuma ocorrer por causa do baixo valor de C
ds e dos 
valores de resistência encontrados no circuito de saída.
b) A análise com PSpice para Windows pode ser en-contrada na Seção 9.15.
Embora a análise das últimas seções tenha se limi -
tado a duas configurações, o procedimento geral para a 
determinação das frequências de corte pode ser aplicado à análise de qualquer outra configuração com transistor. Devemos ter em mente que a capacitância Miller se res-tringe a amplificadores inversores, e que f
α é significativa -
mente maior do que fβ se a configuração base-comum for 
encontrada. Há muitas outras publicações sobre a análise de amplificadores de um único estágio que aprofundam a cobertura deste capítulo. Entretanto, o conteúdo apre-sentado aqui deve fornecer uma base sólida para qualquer análise dos efeitos de frequência.9.13  EFEiTOS Da FREquêNCia EM 
CiRCuiTOS MuLTiEST áGiOS 
Para um segundo estágio transistorizado, conectado 
diretamente à saída do primeiro estágio, a resposta com-
pleta em frequência do circuito sofrerá uma significativa alteração. Na região de altas frequências, a capacitância de saída C
o deve agora incluir a capacitância da fiação 
(Cw1), a capacitância parasita (Cbe) e a capacitância Miller 
(CMi) do estágio seguinte. Além disso, haverá valores de 
frequência de corte inferiores devido ao segundo estágio, que reduzirão ainda mais o ganho do sistema nessa re-gião. Para cada estágio adicional, a frequência de corte superior será determinada principalmente pelo estágio com a menor frequência de corte. A frequência de corte inferior é determinada principalmente pelo estágio com a maior frequência de corte inferior. Portanto, é óbvio que um estágio mal projetado pode comprometer um sistema em cascata bem projetado. 
O efeito de se aumentar o número de estágios idên-
ticos pode ser claramente demonstrado, considerando-se 
as situações indicadas na Figura 9.58. Em cada caso, as frequências de corte inferior e superior de cada estágio em cascata são idênticas. Para um único estágio, as frequências de corte são ƒ
L e ƒH, como indicado. Para 
dois estágios idênticos em cascata, a taxa de inclinação aumentou para –12 dB/oitava ou – 40 dB/década nas regiões de alta e baixa frequências. Em ƒ
L e ƒH, portanto, 
a queda agora é – 6 dB no valor do ganho na frequência definida, em vez de –3 dB. O ponto de –3 dB se des-locou para ƒ′
L e ƒ′H, como indicado, com a consequen-
te diminuição na largura de banda. Um sistema com três estágios idênticos resultará em uma inclinação de  
–18 dB/oitava ou – 60 dB/década com a redução indicada da largura de banda (ƒ′′
L e ƒ′′H).
fL f "L f 'L f "Hf 'H fH(escala log)
Figura 9.58 Efeito de um número crescente de estágios sobre as frequências de corte e a largura de banda.486   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   486 3/11/13   5:59 PMConsiderando-se estágios idênticos, podemos deter -
minar uma equação para cada frequência de corte como 
função do número de estágios (n ) da seguinte maneira: 
para a região de baixas frequências,
Avbaixa, (de modo geral) = Av1baixa Av2baixa Av3baixa ∙ ∙ ∙ Avnbaixa
mas, visto que os estágios são idênticos, Av1baixa = Av2baixa 
= etc., e
Avbaixa (de modo geral) = (Av1baixa)n
ou
 Avbaixa
Avmédi o (global) =aAvbaixa
Avmédiobn
=1
(1-jfL>f)n    
 
Igualar esse resultado a 1   >!2 (valor de –3 dB) 
resulta em
1
"[1+(fL>fL)2]n=1
!2   
ou
 ec1+afL
fLb2-
d1>2
fn
=ec1+afL
fLb2
dn
f1>2
=(2)1>2   
 
de modo que  
   c1+afL
fLb2
dn
=   2
 
e 1   +afL
fLb2
=21>n   
 
com o resultado 
   fL=fL
"21>n-1  
 (9.76)
De maneira semelhante, podemos mostrar que, para 
a região de altas frequências,
 fH=("21>n-1)fH   (9.77)
Observe a presença do mesmo fator √ 21/n – 1 em 
cada equação. A lista a seguir relaciona esse fator a vários valores de n .
 n     "21>n-1    
 46,0  2 
 15,0  3 
 34,0  4 
  5   93,0 
Para n = 2, devemos considerar a frequência de corte 
superior ƒ′H = 0,64ƒH ou 64% do valor encontrado para 
um único estágio, enquanto ƒ′L = (1/0,64)ƒL = 1,56ƒL. Para  
n = 3, ƒ′H = 0,51ƒH, aproximadamente metade do valor de um único estágio, e ƒ′L = (1/0,51)ƒL = 1,96ƒL, ou aproxima-
damente o dobro do valor encontrado para um único estágio.
Para o amplificador transistorizado com acoplamen-
to RC, se ƒH = fβ, ou se elas estiverem próximas o suficiente 
em amplitude para ambas afetarem a frequência superior 
de 3 dB, o número de estágios deve ser multiplicado por 2 quando ƒ′
H  for determinado por causa do número elevado 
de fatores 1/(1 + jƒ/ƒx).
Se o ganho na banda de passagem consegue per -
manecer fixo e independente do número de estágios, a redução na largura de banda nem sempre está associada com o aumento no número de estágios. Por exemplo, se um amplificador de um único estágio produz um ganho de 100, com uma largura de banda de 10.000 Hz, o Produto 
Ganho-Largura de Banda resultante é 10
2 × 104 = 106. 
Para um sistema com dois estágios, o mesmo ganho pode 
ser obtido se cada estágio apresentar um ganho igual a 10 
(uma vez que 10 × 10 = 100). A largura de banda de cada 
estágio seria aumentada por um fator de 10 a 100.000, devido ao requisito de ganho menor e o Produto Ganho--Largura de Banda fixo e igual a 10
6. Obviamente, o 
projeto deve permitir um aumento da largura de banda e 
o estabelecimento de um valor de ganho menor.
9.14 TESTE Da ONDa quaDRaDa
Uma noção da resposta em frequência de um 
amplificador pode ser obtida experimentalmente pela 
aplicação de um sinal de onda quadrada ao amplificador e pela observação da resposta na saída. A forma do sinal de saída revelará se as frequências altas ou baixas estão sendo amplificadas apropriadamente. O emprego do teste da onda quadrada consome um tempo significativamente 
menor do que a aplicação de uma série de sinais senoidais de diferentes frequências e amplitudes para verificar a resposta em frequência de um amplificador.
A razão para a escolha do sinal de onda quadrada 
para o teste pode ser mais bem entendida examinando-se a expansão em série de Fourier de uma onda quadrada, que é formada por componentes senoidais de diferentes amplitudes e frequências. A soma de todos os termos da série produzirá a forma de onda original. Isto é, embora a forma de onda possa não ser senoidal, ela pode ser reproduzida por uma série de termos senoidais de diferentes frequências e amplitudes.
A expansão em série de Fourier para a onda quadrada 
da Figura 9.59 é:
v=4
p Vm asen 2p fst+1
3 sen 2p(3fs)t+1
5 sen 2p(5fs)t
+1
7 sen 2p(7fs)t+1
9 sen 2p(9fs)t
+g+1
n sen 2p(nfs)tb  5
55
555
Fundamental 
Nona harmônica Quinta harmônica 
 n-ésima harmônicaSétima harmônicaTerceira harmônica
  (9.78)Capítulo 9  Resposta em frequência do TBJ e do JFET  487
Boylestad_2012_cap09.indd   487 3/11/13   5:59 PMO primeiro termo da série é chamado de termo fun-
damental e, nesse caso, possui a mesma frequência, ƒs, 
da onda quadrada. O próximo termo tem uma frequência 
três vezes maior do que o fundamental e é denominado de terceira harmônica. Sua amplitude é um terço da amplitude do termo fundamental. As frequências dos termos seguintes são múltiplas ímpares da frequência do termo fundamental e a amplitude diminui a cada harmônica superior. A Figu-ra 9.60 mostra como a soma dos termos de uma série de Fourier pode produzir uma forma de onda não senoidal. A geração da onda quadrada da Figura 9.59 exigiria um número infinito de termos. Entretanto, a soma apenas do termo fundamental com a terceira harmônica resulta na forma de onda mostrada na Figura 9.60(a), que já começa a ter o aspecto de uma onda quadrada. Incluindo a quinta e a sétima harmônicas como na Figura 9.60(b), obtemos uma forma de onda mais próxima da mostrada na Figura 9.59.
Visto que a nona harmônica tem uma amplitude 
maior do que 10% da amplitude do termo fundamental [   1
9(100%) = ]%1,11 , os termos do fundamental até a 
nona harmônica são os principais fatores contribuintes da expansão em série de Fourier da função onda quadrada.  
É, portanto, razoável assumir que, se a aplicação de uma onda quadrada com determinada frequência resulta em uma onda quadrada “limpa” na saída, então os termos do fundamental até a nona harmônica estão sendo amplifi -
cados sem distorção perceptível pelo amplificador. Por exemplo, se um amplificador de áudio com uma largura de banda de 20 kHz (a faixa de áudio vai de 20 Hz até 20 kHz) precisa ser testado, a frequência do sinal a ser aplicado deve ser de, no mínimo, 20 kHz/9 = 2,22 kHz.
Se a resposta de um amplificador a uma onda qua-
drada é uma réplica não distorcida da entrada, a resposta em frequência (ou BW) do amplificador é obviamente suficiente para a frequência aplicada. Se a resposta apre-sentar as formas mostradas nas figuras 9.61(a) e (b), isso indica que as baixas frequências não estão sendo amplificadas adequadamente, e a frequência de corte inferior deve ser investigada. Se a forma de onda tiver o aspecto das figuras 9.61(c) e (d), os componentes de alta frequência do sinal não estão recebendo amplificação suficiente, e a frequência de corte superior (ou BW) deve ser revista.
A frequência de corte superior real (ou BW) pode 
ser determinada a partir da forma de onda na saída medin-do-se cuidadosamente o tempo de subida definido entre 10% e 90% do valor de pico, como mostra a Figura 9.62. Substituindo na equação seguinte, obtemos a frequência de corte superior e, uma vez que BW = ƒ
Hi – ƒLo ≅ ƒHi, 
temos também uma indicação da BW do amplificador:
 WB    fHi=0,35
tr  
 (9.79)
 Fundamental
Fundamental + 
terceira harmônicaFundamental + terceira, quinta e sétima harmônicas
Onda quadrada
Terceira harmônica
Figura 9.60 Conteúdo harmônico de uma onda quadrada.Vm
0
–Vmt
T
fs =1
T
 
Figura 9.59 Onda quadrada.488   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   488 3/11/13   5:59 PMA frequência de corte inferior pode ser determinada 
a partir da resposta na saída medindo-se cuidadosamente 
a inclinação indicada na Figura 9.62 e substituindo-a em uma das seguintes equações:
 %    =P%=V-V
V×   %001 inclinação 
 (9.80)
 =P=V-V
V  (forma 
decimal) inclinação 
 (9.81)A frequência de corte inferior é, então, determinada 
a partir de:
    fLo=P
pfs  
 (9.82)
EXEMPLO 9.16
A aplicação de uma onda quadrada de 1 mV , 5 kHz em um amplificador produz a forma de onda na saída da Figura 9.63.a) Escreva a expansão em série de Fourier para a onda quadrada até a nona harmônica.
b) Determine a largura de banda do amplificador.
c) Calcule a frequência de corte inferior.
Solução:
a) 
vi=4 mV
p asen 2p (5*103)t+1
3 sen 2p(15*103)t
+1
5 sen 2p(25*103)t    +1
7 sen 2p(35*103)t
+1
9 sen 2p(45*103)tb    
b) tr = 18 µs – 2 µs = 16 µs
WB     0,35
tr=0,35
16 ms
=21.875  Hz 4,4 fs    v
VInclinação Resposta em
baixa frequência
Resposta emalta frequência
t
r090%100%
10%
tV'
PW
Figura 9.62 Definição do tempo de subida e da inclinação 
de uma resposta à onda quadrada.t t
)b( )a(
t t
)d( )c(v v
v vT
20
23T T 2T T
20
23T T 2T
T
20
23T T 2T T
20
23T T 2T
 
Figura 9.61 (a) Resposta inadequada para baixas frequências; (b) resposta muito inadequada para baixas frequências;  
(c) resposta inadequada para altas frequências; (d) resposta muito inadequada para altas frequências.Capítulo 9  Resposta em frequência do TBJ e do JFET  489
Boylestad_2012_cap09.indd   489 3/11/13   5:59 PMc) P=V-V
V=50 mV-40 mV
50 mV=     2,0
fLo=P
pfs=a0,2
pb(5 kHz)=318,31  Hz         
9.15 RESuMO
Conclusões e conceitos importantes
1.  O logaritmo de um número fornece o expoente 
pelo qual a base deve ser elevada para obtermos o mesmo número. Se a base é 10, é chamada de logaritmo comum; se é e = 2,71828..., é chamada 
de logaritmo natural.
2.  Visto que a taxa em decibéis de qualquer equipa-mento é uma comparação entre valores, um valor de referência deve ser escolhido para cada área de aplicação. Para sistemas de áudio, o valor de referên-cia normalmente aceito é 1 mW. Quando utilizamos valores de tensão para determinar o ganho em dB entre dois pontos, qualquer diferença no valor de resistência costuma ser ignorada.
3.  O ganho em dB de sistemas em cascata é simples-mente a soma dos ganhos em dB de cada estágio.
4.  São os elementos capacitivos de um circuito que 
determinam a largura de banda de um sistema. Os 
elementos capacitivos de maior valor do projeto 
básico determinam a frequência de corte inferior , 
enquanto os capacitores parasitas menores determi -
nam as frequências de corte superiores.
5.  As frequências nas quais o ganho cai para 70,7% do valor no meio da faixa são chamadas de frequências de corte, canto, banda, quebra ou meia potência.6.  Quanto mais estreita a largura de banda, menor a 
faixa de frequências que permitem uma transferência de potência para a carga, que é pelo menos 50% do valor no meio da faixa.
7.  Uma mudança de frequência por um fator de dois, equivalente a uma oitava, resulta em uma mudança de ganho de 6 dB. Para uma mudança de frequência de 10:1, equivalente a uma década, há uma mudan-
ça de 20 dB no ganho.
8.  Para qualquer amplificador inversor, a capacitância de entrada é aumentada por uma capacitância de efei-to Miller , determinada pelo ganho do amplificador 
e pela capacitância intereletrodo (parasita) entre os 
terminais de entrada e de saída do dispositivo ativo.
9.  Uma queda de 3 dB em beta (h
fe) ocorrerá em uma 
frequência definida por fβ que é sensível às condições 
de operação CC do transistor. Essa variação em beta pode definir a frequência de corte superior do projeto.
10.  As frequências de corte superior e inferior de um 
amplificador podem ser determinadas pela resposta do sistema a uma entrada de onda quadrada.  
A aparência geral revelará imediatamente se as res-postas de baixa ou alta frequências do sistema são demasiado limitadas para a frequência aplicada, enquanto um exame mais detalhado da resposta revelará a largura de banda real do amplificador.
Equações
Logaritmos:
   a=bx,  x=logba,  
gol      10a
b=log10 a-log10 b   
gol   10 ab=log10 a+log10 b,  
      GdB=10 log10P2
P1=20 log10V2
V1   
GdBT = GdB1 + GdB2 + GdB3 + ∙ ∙ ∙ + GdBn
Resposta em baixa frequência:
Av=1
1-j(fL>f),        fL=1
2pRC   
Resposta em baixa frequência para o TBJ:
fLs=1
2p(Rs+Ri)Cs        , Ri= R1R2bre   
fLC=1
2p(Ro+RL)CC        , Ro= RCro   
1T =     =          = 200f1
5 kHzs
Figura 9.63 Exemplo 9.16.490   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   490 3/11/13   5:59 PMfLE=1
2pReCE        , Re= REaRs
b+reb         ,
Rs= RsR1R2
Resposta em baixa frequência para o FET: 
   fLG=1
2p(Rsig+Ri)CG        , Ri= RG   
   fLC=1
2p(Ro+RL)CC        , Ro=RDrd   
   fLS=1
2pReqCS        ,
Req=RS
1+RS(1+gmrd)>(rd+RDRL)
RS"1
gm`
rd   
Capacitância de efeito Miller:
   CMi=(1-Av)Cf         , CMo=a1-1
AvbCf   
Resposta em alta frequência para o TBJ:
   Av=1
1+j(f>fH)        , fHi=1
2pRThiCi
        ,
RThi=RsR1R2Ri   ,   Ci=CWi+Cbe+CMi   
   fHo=1
2pRThoCo        , RTho= RCRLro         ,
Co=CWo+Cce+CMo   ,
   hfe=hfemédi o
1+j(f>fb)   
   fb1
2pbmédiore(Cbe+Cbc)   
   fT hfemédi ofb   
Resposta em alta frequência para o FET:
   fHi=1
2pRThiCi        , RThi= RsigRG         ,
Ci=CWi+Cgs+CMi   ,   CMi=(1-Av)Cgd   
   fHo=1
2pRThoCo        , RTho=RDRLrd         ,
Co=CWo+Cds+CMo   ,   CMo= a1-1
AvbCgd   Efeitos multiestágios:
fL=fL
"21>n-1        , fH=("21>n-1)fH   
Teste de onda quadrada:
WB   fHi=0,35
tr
        ,
fLo=P
p fs         , P=V-V
V     
9.16 aNáLiSE COMPuT aCiONaL
A análise computacional desta seção verificará os re-
sultados de uma série de exemplos mostrados neste capítulo. 
Resposta em baixa frequência para o TBJ
O circuito do Exemplo 9.12 com seus vários capa -
citores aparece na Figura 9.64. A sequência Edit-PSpice 
Model foi usada para definir Is em 2E-15A e beta em 100. 
Os demais parâmetros do PSpice Model para o transistor 
foram removidos para idealizar a resposta ao maior grau possível. Na caixa de diálogo Simulation Settings, foi selecionado AC Sweep/Noise em Analysis type, e Linear  
foi escolhido em AC Sweep Type. A Start Frequency  
foi fixada em 10 kHz, a End Frequency em 10 kHz e o 
número de Points em 1. Uma Simulation resultou nos valores de tensão de polarização CC da Figura 9.64. Note que V
B é 3,767 V , em comparação com o valor calculado 
de 4 V , e que VE é 3,062 V , em comparação com o valor 
calculado de 3,3 V . Esses valores estão muito próximos quando se considera que o modelo aproximado foi usado para representar o transistor. O arquivo de saída revela que a tensão CA sobre a carga em uma frequência de 10 kHz é 49,69 mV , o que resulta em um ganho de 49,69, que é muito próximo do valor calculado de 51,21.
Agora, um gráfico de ganho versus frequência será 
obtido tendo apenas C
s como um fator determinante. Os 
outros capacitores, CC e CE, serão definidos em valores 
muito altos e, por isso, são essencialmente curtos-circuitos em qualquer uma das frequências de interesse. Definir C
C 
e CE em 1 F removerá qualquer efeito que eles possam ter 
sobre a resposta na região de baixa frequência. Aqui, porém, tenha cuidado porque o programa não reconhece 1 F como um farad. Ele deve ser inserido como 1E6uF. Uma vez que o gráfico desejado é de ganho versus frequência, devemos 
definir Simulation para que seja executado em uma faixa de 
frequências, e não como na primeira Simulation, na qual a frequência foi fixada em 10 kHz. Para isso, primeiro selecio-ne o ícone New Simulation, dando à série um novo Name, Capítulo 9  Resposta em frequência do TBJ e do JFET  491
Boylestad_2012_cap09.indd   491 3/11/13   5:59 PMe prossiga para a caixa de diálogo Simulation Settings . 
Em Analysis type, selecione AC Sweep/Noise e, abaixo de 
AC Sweep Type, escolha Linear, seguido por uma Start 
Frequency de 1 Hz, uma End Frequency de 100 Hz e Points definido em 1000. A Start Frequency é fixada em  
1 Hz porque 0 Hz representa uma entrada inválida. Se houver interesse sobre o que acontece entre 0 Hz e 1 Hz, deve-se escolher a frequência inicial de 0,001 Hz e simular a partir daí. No entanto, 1 Hz é apenas 1/100 da escala completa, e será adequada para essa análise. A End Frequency foi estabelecida em 100 Hz, porque limitamos nosso interesse à faixa de baixa frequência. Com 1000 pontos, haverá pontos de dados suficientes para fornecer um gráfico apropriado em toda a faixa de frequências. Uma vez que Simulation  
é ativada seguida de Trace-Add Trace-V(RL: 1), um grá-fico aparece se estendendo até 120 Hz. Note também que o computador selecionou uma escala logarítmica, embora tenhamos solicitado um gráfico Linear . Se escolhermos 
Plot-Axis Settings-X-Axis-Linear, teremos um gráfico linear até 120 Hz, mas a curva de interesse estará no lado das baixas frequências do eixo — obviamente, o eixo log forneceu um gráfico melhor para nossa região de interesse. V oltando para Plot-Axis Settings-X-Axis-Log, retornamos ao gráfico original. Nosso interesse está na região de 1 Hz a 50 Hz, de modo que as demais frequências até 1 kHz devem ser removidas com Plot-Axis Settings-User Defined-1 Hz to 100 Hz-OK. O eixo vertical também vai a 60 mV , e quere-mos limitar a faixa até 50 mV para essa faixa de frequências. Isso é feito por meio de Plot-Axis Settings-Y-Axis User 
Defined-0V to 50mV-OK, o que dá origem à Figura 9.65.
Observe que a curva se aproxima muito de 50 mV 
nesse intervalo. O valor de corte é determinado por 0,707 (49,69 mV) = 35,13 mV , que pode ser encontrado usando-se a opção Cursor . Selecionar Trace Cursor resulta em linhas 
que se cruzam cujos valores horizontal e vertical na interseção aparecem na caixa Probe Cursor no canto inferior direito 
do gráfico. Mover o Cursor 1 ao longo da curva até o mais próximo possível do valor de 35,13 mV resulta na interseção mostrada na Figura 9.65 em 35,13 mV . Note que a frequência correspondente é 6,6786 Hz, que é muito próxima do valor previsto de 6,69 Hz. O Cursor 2 foi colocado próximo de 50 
Hz para a obtenção de um valor de 49,247 mV . As legendas foram adicionadas com a opção Tools-Label-Text. 
Para investigar os efeitos de C
C sobre a frequência de 
corte inferior, tanto CS quanto CE devem ser ajustados para 
1 F como descrito anteriormente. O procedimento descrito resulta no gráfico da Figura 9.66, com uma frequência de corte de 25,539 Hz, o que fornece uma correspondência próxima ao valor calculado de 25,68 Hz. 
O efeito de C
E pode ser examinado com o PSpice 
para Windows ao definirmos tanto Cs quanto CC em 1 F. 
Além disso, visto que a faixa de frequência é maior, a frequência inicial deve ser alterada para 10 Hz e a final para 1 kHz. O resultado é o gráfico da Figura 9.67, com uma frequência de corte de 320 Hz, proporcionando uma correspondência próxima ao valor calculado de 327 Hz.
 Figura 9.64 Circuito da Figura 9.32 com os valores atribuídos.492   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   492 3/11/13   5:59 PM35,13 mV Cs  
fLs = 6,68 Hz
 Efeito apenas de
Figura 9.65 Resposta em baixa frequência devido a Cs.
  Efeito apenas de Vm 370,53 CC 
fLC = 25,54 Hz
 Figura 9.66 Resposta em baixa frequência devido a CC.Capítulo 9  Resposta em frequência do TBJ e do JFET  493
Boylestad_2012_cap09.indd   493 3/11/13   5:59 PMO fato de fLE ser significativamente maior do que fLS 
ou fLC sugere que ela será o fator predominante na deter -
minação da resposta de baixa frequência para o sistema 
completo. Para testar a precisão dessa hipótese, o circuito é simulado com todos os valores iniciais de capacitância para obter os resultados da Figura 9.68. Observe a forte semelhança com a forma de onda da Figura 9.67, sendo a única diferença visível o maior ganho em frequências inferiores nessa figura. Sem dúvida, o gráfico sustenta o fato de que a mais alta das frequências de corte inferiores terá o maior impacto sobre a frequência de corte inferior do sistema. O resultado é que ƒ
L ≅ 327 Hz.
35,05 mV CE 
fLE = 320 Hz
 Efeito apenas de
Figura 9.67 Resposta em baixa frequência devido a CE.
35,06 mV
Cs, CC eCE
fL = 327 Hz
 Efeito líquido de
Figura 9.68 Resposta em baixa frequência devido a CS, CE e CC.494   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   494 3/11/13   5:59 PMUm gráfico em dB da resposta em baixa frequência 
pode ser obtido com a criação de uma Simulation para 
a faixa de frequência e, em seguida, quando a caixa de 
diálogo Add Traces aparecer, criar a Trace Expression 
desejada usando as listagens fornecidas. Para um gráfico de 20 log
10|Av/Avmédio|, a relação Av/Avmédio pode ser escrita 
também como (Vo/Vi)/(Vomédio/Vi) = Vo/Vomédio, resultando na 
seguinte expressão para o ganho em dB: 
20 log10 |Av/Avmédio| = 20 log10 |Vo/Vomédio| 
= dB(Vo/Vomédio) = dB(VRL/49,7 mV)
A Trace Expression pode ser criada primeiro sele-
cionando-se DB na lista Function e, em seguida, V(RL:1) 
na lista Simulation Output Variable. Note que a segunda seleção aparecerá dentro dos parênteses da primeira. En-tão, não se esqueça de inserir o sinal de divisão e o número 0,0497 V = 49,7 mV entre parênteses. Naturalmente, toda a expressão pode ser escrita de forma direta, caso se prefira  
não usar as listas. Uma vez que a expressão esteja escrita 
corretamente, selecione OK para dar origem ao gráfico da Figura 9.69. O gráfico revela claramente a alteração na inclinação da assíntota em f
LC e como a curva real segue 
a envoltória criada pelo diagrama de Bode. Além disso, observe a queda de 3 dB em f
L.
Resposta em baixa frequência com JFET 
PSpice  Aplicar PSpice ao circuito da Figura 9.37 
resulta na Figura 9.70. Os parâmetros do JFET foram fixados em Beta = 0,5 mA/V
2 e Vto em – 4 V com todos os demais parâmetros do modelo excluídos. A frequência 
de interesse é de 10 kHz. Os valores CC resultantes con-firmam que V
GS é –2 V com o VD em 10,60 V , que deve 
estar no meio da região linear ativa porque VGS = ½VD e 
VDS = ½VDD. A resposta CA revela que a tensão de saída é 
2,993 mV para um ganho de 2,993, que é essencialmente igual ao ganho calculado de 3. 
Se estabelecermos uma New Simulation e defi-
nirmos Analysis type em AC Sweep/Noise, podere-
mos gerar um gráfico para a região de baixa frequência.  
A Start Frequency é fixada em 10 Hz, a End Frequency, 
em 10 kHz e o número de Points, em 1000. A sequência Simulation-Trace-Add Trace permite, então, estabelecer  
Trace Expression DB(V(RL:1)/2,993 mV), o que, após um OK, resulta no gráfico da Figura 9.71. A frequência de 
corte inferior de 221,29 Hz foi determinada principalmente pela capacitância  C
S.
Multisim O Multisim também pode fornecer um gráfico de resposta em frequência do ganho e da fase para um cir -
cuito com TBJ ou com JFET iniciando-se pela montagem do circuito ou utilizando-se um que esteja armazenado. Visto que o circuito da Figura 9.70 é igual ao analisado com Multisim no Capítulo 8, a Figura 8.63 é recuperada e exibida como mostra a Figura 9.72 com seus valores CC nos terminais de dreno e fonte. A seguir, aplica-se a sequência Simulate-Analyses-AC Analysis para se obter a caixa de 
diálogo AC Analysis. Em Frequency Parameters, a Start 
Frequency é definida como 10 Hz e a Stop Frequency  
como 10 kHz para coincidir com o gráfico da Figura 9.71. 
O Sweep type é mantido na seleção padrão de decade, e 
–3 dB
–6 dB/oitava
–12 dB/oitava
fL = 327 HzfL
fLC
 Gráfico em dB com todos os parâmetros
Figura 9.69 Gráfico em dB para a resposta em baixa frequência do amplificador com TBJ da Figura 9.32.Capítulo 9  Resposta em frequência do TBJ e do JFET  495
Boylestad_2012_cap09.indd   495 3/11/13   5:59 PMNumber of points por década também é mantido em 100. 
Por fim, a escala vertical é definida no modo linear porque 
ela é a amplitude da tensão de saída em função da frequên-cia, em vez do ganho em dB como vemos na Figura 9.71.
Em seguida, Output variables é selecionado na 
caixa de diálogo. Em Variables in circuit, selecione Voltage para reduzir o número de opções. Visto que 
desejamos um gráfico da tensão de saída em função da frequência, selecionamos $24 em Variables in circuit, seguido por Add para colocá-lo em Selected variables for analysis. Então, escolhemos Simulate, e o gráfico da Figura 9.73 aparece. 
 Figura 9.70 Circuito esquemático do Exemplo 9.13.
–3 dB
fL = 221,29 Hz
 Gráfico em dB com todos os parâmetros
Figura 9.71 Resposta em dB para a região de baixa frequência do circuito do Exemplo 9.13.496   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   496 3/11/13   5:59 PM Figura 9.73 Gráfico Multisim para o Exemplo 9.13.
 
Figura 9.72 Análise do circuito da Figura 9.37 (Exemplo 9.13) utilizando-se o Multisim.Capítulo 9  Resposta em frequência do TBJ e do JFET  497
Boylestad_2012_cap09.indd   497 3/11/13   5:59 PMA princípio, pode surgir um gráfico sem uma estrutura 
de grade que ajude a definir os valores em cada frequência. 
Isso é corrigido pela sequência View-Show/Hide Grid , 
como mostra a Figura 9.73. Sempre esteja ciente de que a seta vermelha ao longo da coluna vertical à esquerda define o gráfico analisado. Para adicionar a grade ao gráfico de fase, basta clicar no gráfico inferior, em qualquer ponto, e a seta vermelha cairá. Em seguida, prossiga com a mesma sequência anterior para estabelecer a estrutura de grade. Para que o gráfico preencha toda a tela, basta selecionar a opção full-screen no canto superior direito de Analysis Graphs.
Por fim, cursores podem ser adicionados para definir 
o valor da função traçada em qualquer frequência. Basta selecionar View-Show/Hide Cursors, e os cursores apare -
cerão no gráfico selecionado (que é o gráfico de amplitude da Figura 9.73). Então, clique em Cursor 1, e a caixa de diálogo AC Analysis na tela revelará o valor da tensão e da 
frequência. Ao clicar no cursor 1 e movê-lo para a direita, podemos encontrar um valor para x1 de 227,65, que coin-cide com o ponto –3 dB da Figura 9.71. Nessa frequência, a tensão de saída (y1) é 2,41 V , que está muito próximo do nível de 0,707 do ganho de 2,93 (na verdade, 2,07 V) obtido no Capítulo 8. O Cursor 2 foi movido para um va-lor x2 de 10 kHz para obter uma tensão de 3,67 V . Antes 
de deixar a Figura 9.73, note que quanto mais elevada a frequência, mais o deslocamento de fase se aproxima de 180°, à medida que os capacitores relativamente grandes 
de baixa frequência perdem seu efeito.Resposta em frequência 
completa para o TBJ
PSpice Para a obtenção de uma análise PSpice para a 
faixa de frequências completa do circuito da Figura 9.32, 
foram adicionadas capacitâncias parasitas ao circuito, como mostra a Figura 9.74. 
Uma Analysis resultará no gráfico da Figura 9.75 
usando o Trace Expression que aparece na parte inferior 
do gráfico. A escala vertical foi alterada de – 60 a 0 dB para –30 a 0 dB, com o propósito de destacar a área de interesse, usando-se Y-Axis Settings. A frequência de corte inferior 
de 326,59 Hz é como determinada principalmente por f
LE, 
e a frequência de corte superior está próxima de 654,64 kHz. Embora f
Ho seja mais de uma década superior a fHi, 
ela exercerá efeito sobre a frequência de corte superior. De modo geral, porém, a análise PSpice é uma verificação útil do método de cálculo feito à mão.
Resposta em frequência 
completa para o JFET
PSpice  O esquema para o circuito da Figura 9.55 aparece 
como mostra a Figura 9.76 com as capacitâncias parasitas.
Para a resposta em frequência completa, a Start 
Frequency é fixada em 10 Hz, a End Frequency em 10 
MHz e Points em 1000. A Trace Expression é definida 
como DB(V(RL:1)/2.993 mV) para obtermos o gráfico 
da Figura 9.77. Pense em quanto tempo seria necessário 
 Figura 9.74 Circuito da Figura 9.32 com capacitâncias parasitas.498   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   498 3/11/13   5:59 PM–3 dB
fL = 326,59 Hz fH = 654,64 Hz
 Figura 9.75 Resposta em frequência completa para o circuito da Figura 9.74.
 Figura 9.76 Circuito da Figura 9.55 com valores atribuídos.Capítulo 9  Resposta em frequência do TBJ e do JFET  499
Boylestad_2012_cap09.indd   499 3/11/13   5:59 PMpara esboçar esta curva usando uma calculadora de mão. 
Muitas vezes, esquecemos como os métodos compu-tacionais podem nos poupar uma enorme quantidade de tempo. 
fL = 226,99 Hz fH = 914,11 kHz
 Figura 9.77 Resposta em frequência para o circuito do Exemplo 9.15.Usando o cursor, encontramos as frequências de 
corte inferior e superior de 226,99 Hz e 914,11 kHz, res-pectivamente, o que proporciona uma correspondência 
interessante com os valores calculados.
PROBLEMaS
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 9.2 Logaritmos
 1. a)   Determine o logaritmo comum dos seguintes números: 10
3, 50 e 0,707.
b) Determine o logaritmo natural dos números do item (a).
c) Compare as soluções dos itens (a) e (b).
 2.  a)   Determine o logaritmo comum do número 0,24 × 106.
b) Determine o logaritmo natural do número do item (a) usando a Equação 9.4.
c) Determine o logaritmo natural do número do item (a) utilizando o logaritmo natural e compare com o resul-tado obtido no item (b).
 3.  Determine:
a) 
02      log10(84
6) utilizando a Equação 9.6 e compare com 
20 log10 14.
b) 01      log10(1
250) utilizando a Equação 9.7 e compare com 
10 log10 4 × 10–3. 
c) log10 (40)(0,2) utilizando a Equação 9.8 e compare com 
log10 8. 4.  Calcule o ganho de potência em decibéis para cada um dos 
seguintes casos.a) P
o = 100 W, Pi = 5 W.
b) Po = 100 mW, Pi = 5 mW.
c) Po = 100 mW, Pi = 20 µW.
 5.  Determine GdBm para um valor de 25 W de potência de saída.
 6.  Duas medidas de tensão efetuadas sobre a mesma resistên-cia produziram V
1 = 110 V e V2 = 220 V . Calcule o ganho de 
potência em decibéis da segunda leitura sobre a primeira.
 7.  Foram medidas as tensões de entrada e saída, Vi = 10 mV 
e Vo = 25 V . Qual é o ganho de tensão em decibéis?
 *8.  a)   O ganho total de um sistema com três estágios é de  
120 dB. Determine o ganho em decibéis de cada estágio se o segundo estágio proporcionar o dobro de ganho do primeiro e o ganho do terceiro for 2,7 vezes maior do que o do primeiro.
b) Determine o ganho de tensão de cada estágio.500   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   500 3/11/13   5:59 PM *9. Se a potência CA de um sinal aplicado a um sistema é  
5 μW em 100 mV , e a potência de saída é 48 W, determine:
a) O ganho de potência em decibéis.
b) O ganho de tensão em decibéis para uma impedância 
de saída de 40 kΩ.
c) A impedância de entrada.
d) A tensão de saída.
Seção 9.4 Considerações gerais sobre frequência
 10.  Dada a curva da Figura 9.78, esboce:a) O ganho normalizado.
b) O ganho normalizado em dB, e determine a largura de banda e as frequências de corte.
Seção 9.6  análise para baixas frequências —  
diagrama de Bode
 11.  Para o circuito da Figura 9.79:a) Determine a expressão matemática para o valor da razão V
o/Vi.
b) Utilizando os resultados do item (a), determine Vo/Vi em 
100 Hz, 1 kHz, 2 kHz, 5 kHz, 10 kHz, e trace a curva resultante para a faixa de frequência de 100 Hz até  
10 kHz. Use uma escala logarítmica.
c) Determine a frequência de corte.
d) Esboce as assíntotas e localize o ponto de –3 dB.
e) Esboce a resposta em frequência para V
o/Vi e compare 
com os resultados do item (b).
 12.  Para o circuito da Figura 9.79:a) Determine a expressão matemática para o ângulo exis-tente entre V
o e Vi.b) Determine o ângulo de fase em ƒ = 100 Hz, 1 kHz,  
2 kHz, 5 kHz, 10 kHz, e trace a curva resultante para a 
faixa de frequência de 100 Hz até 10 kHz.
c) Determine a frequência de corte.
d) Esboce a resposta em frequência de θ para o mesmo espectro de frequências do item (b) e compare os re-sultados.
 13.  a)   Qual frequência está uma oitava acima de 5 kHz?
b) Qual frequência está uma década abaixo de 10 kHz?
c) Qual frequência está duas oitavas abaixo de 20 kHz?
d) Qual frequência está duas décadas acima de 1 kHz?
Seção 9.7  Resposta em baixas frequências —  amplificador com TBJ com R
L
 14.  Repita a análise do Exemplo 9.11 com ro = 40 kΩ. Qual é 
o efeito sobre Avmédio, ƒLS , ƒLC, ƒLE e qual é a frequência de 
corte resultante?
 15.  Para o circuito da Figura 9.80:
a) Determine re.
b) Encontre Avmédio = Vo/Vi.
c) Calcule Zi.
d) Encontre ƒLS , ƒLC e ƒLE.
e) Determine a frequência de corte inferior.
f) Esboce as assíntotas do diagrama de Bode definidas pelas frequências de corte do item (d).
g) Esboce a resposta em baixas frequências do amplifica-dor aproveitando os resultados do item (e).
 (escala log)
Figura 9.78  Problema 10.
0,47 μF
0,47 μFVi
Vi
,,,,
Figura 9.80  Problemas 15, 19, 27 e 38.+
–Vi 1,2 kΩ0,068   Fμ
+
–Vo
 Figura 9.79  Problemas 11, 12 e 37.Capítulo 9  Resposta em frequência do TBJ e do JFET  501
Boylestad_2012_cap09.indd   501 3/11/13   5:59 PM *16.  Repita o Problema 15 para o circuito com emissor estabi -
lizado da Figura 9.81.
 *17.  Repita o Problema 15 para o circuito seguidor de emissor 
da Figura 9.82.
 *18.  Repita o Problema 15 para a configuração base-comum da Figura 9.83. Lembre-se de que a configuração base -
-comum é um circuito não inversor quando considerar o efeito Miller.
Seção 9.8  impacto de R
s na resposta em  
baixa frequência do TBJ
 19.  Repita a análise do Problema 15 para o circuito da Figura 9.80 com a adição de uma resistência de fonte e uma fonte de sinal, como mostra a Figura 9.84. Trace o ganho 
Avs=Vo
Vs e comente a alteração na frequência de corte 
inferior em comparação com o Problema 15.
 20.  Repita a análise do Problema 15 para o circuito da Figura 9.81 com a adição de uma resistência de fonte e uma fonte de sinal, como mostra a Figura 9.85. Trace o ganho 
Avs=Vo
Vs e comente a alteração na frequência de corte 
inferior em comparação com o Problema 16.
 21.  Repita a análise do Problema 15 para o circuito da Figura 9.82 com a adição de uma resistência de fonte e uma fonte de sinal, como mostra a Figura 9.86. Trace o ganho Avs=Vo
Vs e comente a alteração na frequência de corte 
inferior em comparação com o Problema 17.
 22.  Repita a análise do Problema 15 para o circuito da Figura 9.83 com a adição de uma resistência de fonte e uma fonte de sinal, como mostra a Figura 9.87. Trace o ganho 
Avs=Vo
Vs e comente a alteração na frequência de corte 
inferior em comparação com o Problema 18.
VsVi
+
–0,82 kΩ
Figura 9.84  Modificação da Figura 9.80, Problema 19.
VsVi
+
–1 kΩ
Figura 9.86  Modificação da Figura 9.82, Problema 21.VsVi
+
–0,6 kΩ
Figura 9.85  Modificação da Figura 9.81, Problema 20.14 V
Vi= 100β
8,2 kΩ 2,2 kΩ30 kΩ0,1   FμCWi   =  8 pF
CWo  =  10 pFCbc  =  20 pF
Cbe  =  30 pF
Cce  =  12 pF 120 kΩ
Vo0,1 μF
Figura 9.82  Problemas 17, 21 e 29.
Vi
1 μF
,,
,
Figura 9.81  Problemas 16, 20 e 28.
,, ,
Figura 9.83  Problemas 18, 22 e 39.502   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   502 3/11/13   5:59 PMSeção 9.9  Resposta em baixas frequências —  
amplificador com FET
 23.  Para o circuito da Figura 9.88:
a) Determine VGSQ e IDQ.
b) Calcule gm0 e gm.
c) Calcule o ganho no meio da faixa de Av = Vo /Vi.
d) Determine Zi.
e) Calcule Avs = Vo/VS.
f) Determine ƒLG , ƒLC e ƒLS.
g) Determine a frequência de corte inferior.h) Esboce as assíntotas do diagrama de Bode definido pelo item (f).
i) Esboce a resposta em baixas frequências para o ampli-ficador utilizando os resultados do item (f).
 *24.  Repita a análise do Problema 23 com r
d = 100 kΩ. Isso 
produz alguma alteração nos resultados? Em caso afirma -
tivo, em quais parâmetros?
 *25.  Repita a análise do Problema 23 para o circuito da Figura 9.89. Que efeito teve a configuração com divisor de tensão sobre a impedância de entrada e sobre o ganho A
vs com-
parado com os resultados encontrados para o arranjo de polarização da Figura 9.88?
Seção 9.10 Capacitância de efeito Miller
 26. a)    A capacitância de realimentação de um amplificador inversor é 10 pF. Qual é a capacitância Miller na en-trada se o ganho do amplificador for –120?
b) Qual é a capacitância Miller na saída do amplificador?
c) É uma boa aproximação supor que C
Mi > |Av|Cƒ e CMo 
> Cƒ?
Seção 9.11  Resposta em altas frequências —  
amplificador com TBJ
 *27.  Para o circuito da Figura 9.80 com Rs e Vs da Figura 9.84:
 ,,
,,
Figura 9.88  Problemas 23, 24, 31 e 40.VsVi
+
–0,1 kΩ
Figura 9.87  Modificação da Figura 9.83, Problema 22.
 ,,,
,
,
Figura 9.89  Problemas 25 e 32.Capítulo 9  Resposta em frequência do TBJ e do JFET  503
Boylestad_2012_cap09.indd   503 3/11/13   5:59 PMa) Determine ƒHi e ƒHo.
b) Determine ƒβ e ƒT.
c) Utilizando o diagrama de Bode, esboce a resposta em 
frequência para a região de altas frequências e deter -
mine a frequência de corte.
d) Qual é o Produto Ganho-Largura de Banda do ampli-ficador?
 *28.  Repita a análise realizada no Problema 27 para o circuito da Figura 9.81 com R
s e Vs da Figura 9.85.
 *29.  Repita a análise realizada no Problema 27 para o circuito da Figura 9.82 com R
s e Vs da Figura 9.86.
 *30.  Repita a análise realizada no Problema 27 para o circuito da Figura 9.83 com R
s e Vs da Figura 9.87.
Seção 9.12  Resposta em altas frequências —  
amplificador com FET
 31.  Para o circuito da Figura 9.88:
a) Determine gm0 e gm.
b) Calcule Av e Avs para a faixa central do espectro.
c) Determine ƒHi e ƒHo.
d) Esboce a resposta em frequência para a região de altas frequências utilizando o diagrama de Bode e determine a frequência de corte.
e) Qual é o Produto Ganho-Largura de Banda do ampli -
ficador?
 *32.  Repita a análise do Problema 31 para o circuito da Figura 9.89.
Seção 9.13 Efeitos da frequência em circuitos multiestágios
 33.  Calcule o ganho de tensão global de um amplificador com quatro estágios idênticos, cada um com um ganho de 20 dB.
 34.  Calcule a frequência total superior de 3 dB de um amplifi -
cador com quatro estágios, sabendo que para cada estágio ƒ
2 = 2,5 MHz.
 35.  Um amplificador com quatro estágios possui uma frequên-cia inferior de 3 dB igual a ƒ
1 = 40 Hz para um estágio. 
Qual é o valor de ƒ1 para o amplificador completo?Seção 9.14 Teste da onda quadrada
 *36.  A aplicação de uma onda quadrada de 10 mV , 100 kHz, 
a um amplificador produziu na saída a forma de onda mostrada na Figura 9.90.a) Escreva a expansão em série de Fourier para a onda quadrada até a nona harmônica.
b) Determine a largura de banda do amplificador com a precisão disponível na forma de onda da Figura 9.90.
c) Calcule a frequência de corte inferior.
Seção 9.16 análise computacional 37.  Utilizando o PSpice para Windows, determine a resposta em frequência de V
o/Vi para o filtro passa-alta da Figura 
9.45 com R = 8,2 kΩ e C = 4,7 μF.
 38.  Utilizando o PSpice para Windows, determine a resposta em frequência de V
o/Vi para o amplificador com TBJ da 
Figura 9.87.
 39.  Repita o Problema 38 para o circuito da Figura 9.83 utili -
zando o Multisim.
 40.  Repita o Problema 38 para a configuração com JFET da Figura 9.88 utilizando o Multisim.
90
0 tVo (mV)
100
80
70605040302010
12 34 56 (μs)
 Figura 9.90  Problema 36.504   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap09.indd   504 3/11/13   5:59 PMamplificadores 
operacionais
Objetivos 
• Entender o que faz um amplificador diferencial.
• Aprender os fundamentos básicos de um amplificador operacional.
• Desenvolver um entendimento do que é a operação modo-comum.
• Descrever uma operação de entrada dupla.
10
10
10
10
10
10
10
10
10
10
10.1 intRODuçãO
Um amplificador operacional, ou amp-op, é um 
amplificador diferencial de ganho muito alto com im-
pedância de entrada muito alta e baixa impedância de saída. Utilizações típicas do amplificador operacional compreendem alterações em valores de tensões (ampli-tude e polaridade), osciladores, filtros e diversos tipos de circuitos de instrumentação. Um amp-op contém alguns estágios de amplificadores diferenciais para atingir um ganho de tensão muito alto.
A Figura 10.1 mostra um amp-op básico com duas 
entradas e uma saída como resultado da utilização de um amplificador diferencial como estágio de entrada. Cada entrada resulta em uma saída de mesma polaridade (mes-ma fase) ou em uma saída com polaridade oposta (fase invertida), dependendo do sinal: se ele é aplicado à entrada positiva (+) ou à entrada negativa (–), respectivamente.entrada simples
A operação de entrada simples é obtida quando o 
sinal de entrada é conectado a uma entrada com a outra entrada conectada ao terra. A Figura 10.2 mostra os sinais conectados para essa operação. Na Figura 10.2(a), o sinal de entrada é aplicado à entrada positiva (com a entrada ne-gativa aterrada), o que resulta em uma saída com a mesma polaridade do sinal de entrada aplicado. A Figura 10.2(b) mostra um sinal de entrada aplicado à entrada negativa, sendo a saída, então, de fase oposta ao sinal aplicado.
entrada dupla (diferencial)
Além de usar somente uma entrada, podemos aplicar 
sinais a ambas as entradas, o que é chamado de operação com entrada dupla. A Figura 10.3(a) mostra uma entrada V
d aplicada entre os dois terminais de entrada (lembre-
-se de que nenhuma entrada está aterrada) com a saída amplificada resultante em fase com aquela aplicada entre as entradas positiva e negativa. A Figura 10.3(b) mostra a mesma situação originada agora quando dois sinais separados são aplicados às entradas, sendo o sinal de diferença V
i1 – Vi2.
Saída dupla
Enquanto as operações do amp-op discutidas até 
aqui produzem apenas uma saída, o amp-op também pode fornecer saídas opostas, como mostra a Figura 10.4. Um sinal de entrada aplicado a qualquer entrada resultará em saídas em ambos os terminais de saída, sempre com Entrada 1 
Entrada não inversora
Entrada 2 
Entrada inversoraSaída
–+
Figura 10.1 Amp-op básico.
Boylestad_2012_cap10.indd   505 3/11/13   6:06 PMpolaridades opostas. A Figura 10.5 mostra uma situação 
de entrada simples com saída dupla. Como mostrado, o sinal aplicado à entrada positiva resulta em duas saídas amplificadas de polaridades opostas. A Figura 10.6 mostra a mesma operação com uma saída única medida entre os terminais de saída (não em relação ao terra). Esse sinal de saída diferencial é V
o1 – Vo2. A saída diferencial é também 
chamada de sinal flutuante, pois nenhum dos terminais de saída é o terminal do terra (referência). A saída diferen-cial é duas vezes maior do que V
o1 ou Vo2, pois elas têm 
polaridades opostas, e, subtraindo-as, obtemos duas vezes sua amplitude (isto é, 10 V – (–10 V) = 20 V). A Figura 10.7 mostra a operação com entrada e saída diferenciais. –+
Vo2Vo1
Figura 10.5 Entrada simples com saída dupla. 
–+
Vo2Vo1
Vd
Vi
Figura 10.6 Saída diferencial.–+
ViVo
–+
ViVo
Figura 10.2 Operação com entrada simples.
–+
Vo
–+
VoVd
Vi2Vi1Vd
Figura 10.3 Operação com entrada dupla (diferencial).
–+ Vi1
Vi2Vo1
Vo2
Figura 10.4 Entrada dupla com saída dupla.(a) (b)
(b)(a)506   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   506 3/11/13   6:06 PMA entrada é aplicada entre os dois terminais de entrada, e 
a saída é tomada entre os dois terminais de saída. Trata-se de uma operação totalmente diferencial.
Operação modo-comum
Quando os mesmos sinais de entrada são aplicados 
a ambas as entradas, o resultado é uma operação modo--comum, como mostra a Figura 10.8. Idealmente, as duas entradas são amplificadas de maneira igual e, uma vez que produzem sinais de polaridades opostas na saída, esses sinais se cancelam, o que resulta em uma saída de 0 V . Na prática, o resultado é um pequeno sinal na saída.
Rejeição de modo-comum
Uma importante característica de uma conexão di-
ferencial é que os sinais que são opostos nas entradas são altamente amplificados, enquanto aqueles que são comuns às duas entradas são apenas ligeiramente amplificados — a operação geral amplifica o sinal diferencial e rejeita o sinal comum às duas entradas. Visto que o ruído (qualquer sinal de entrada não desejado) costuma ser comum a ambas as entradas, a conexão diferencial tende a atenuar essa entra-da indesejada, enquanto fornece uma saída amplificada do sinal diferencial aplicado às entradas. Essa característica 
operacional é chamada de rejeição de modo-comum .
10.2  CiRCuitO amplifiCaDOR 
DifeRenCial
O circuito amplificador diferencial é uma configura -
ção de uso extremamente comum em unidades de Circui -
tos Integrados (CI). Essa conexão pode ser descrita pela 
análise do amplificador diferencial básico mostrado na Figura 10.9. Note que o circuito tem duas entradas e duas saídas separadas, e que os emissores estão ligados entre si. Embora muitos circuitos amplificadores diferenciais utilizem duas fontes de alimentação de tensão distintas, o circuito também pode operar com uma única fonte.
Uma série de combinações de sinais de entrada é 
possível:
Se um sinal de entrada é aplicado a uma das en-
tradas com a outra conectada ao terra, a operação é 
chamada de “entrada simples”.
 
Figura 10.7 Operação com entrada e saída diferenciais.
 
Figura 10.9 Circuito amplificador diferencial básico.
 Figura 10.8  Operação modo-comum.Capítulo 10  amplificadores operacionais  507
Boylestad_2012_cap10.indd   507 3/11/13   6:06 PMSe dois sinais de entrada de polaridades opostas são 
aplicados, a operação é chamada de “entrada dupla”.
Se o mesmo sinal de entrada é aplicado a ambas as 
entradas, a operação é chamada de “modo-comum”.
Em uma operação com entrada simples, aplica-se 
um único sinal de entrada. No entanto, devido à cone-
xão emissor-comum, o sinal de entrada aciona ambos os transistores, resultando na saída em ambos os coletores.
Em uma operação com entrada dupla, aplicam-se 
dois sinais de entrada, sendo que a diferença das entradas resulta em saídas em ambos os coletores por causa da diferença dos sinais aplicados a ambas as entradas.
Em uma operação modo-comum, o sinal de entrada 
comum resulta em sinais opostos em cada coletor, e esses sinais se cancelam, de maneira que o sinal de saída resul-tante é igual a zero. Na prática, os sinais opostos não se cancelam por completo, e o resultado é um pequeno sinal.
A principal característica do amplificador diferencial 
é o ganho muito grande quando sinais opostos são apli -
cados às entradas, em comparação com o ganho muito pequeno resultante de entradas comuns. A razão entre o ganho diferencial e o ganho de modo-comum é chamada de rejeição de modo-comum .
polarização CC
Analisaremos primeiro a operação de polarização 
CC do circuito da Figura 10.9. Com entradas CA obtidas das fontes de tensão, a tensão CC em cada entrada está essencialmente conectada a 0 V , como mostra a Figura 10.10. Com cada tensão de base em 0 V , a tensão de po-larização CC do emissor-comum é:
V
E = 0 V – VBE = – 0,7 V
A corrente de polarização CC de emissor é, então,
 IE=VE-(-VEE)
REVEE-0,7 V
RE  
 (10.1)
Supondo que os transistores estejam bem casados 
(como ocorreria em um circuito integrado), obtemos
 IC1=IC2=IE
2  
 (10.2)
o que resulta em uma tensão de coletor de:
VC1=VC2=VCC-ICRC=VCC-IE
2 RC  
       (10.3)eXemplO 10.1
Calcule as tensões e correntes CC no circuito da Figura 10.11.Solução:Equação 10.1:
IE=VEE-0,7 V
RE=9 V-0,7 V
3,3 k2,5 mA    
A corrente de coletor é entãoEquação 10.2:
IC=IE
2=2,5 mA
2=1,25 mA   VB = 0 V+VCC
IE
2≅IC
IE
2
RE
−VEEIEIE
2IE
2≈IC RC
VC1
Q1Q2
VEVC2RC
VB = 0 V
 
Figura 10.10 Polarização CC do circuito amplificador 
diferencial. 
,,
,
Figura 10.11 Circuito amplificador diferencial para o 
Exemplo 10.1.508   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   508 3/11/13   6:06 PMresultando em uma tensão de coletor de
Equação 10.3:
VC = VCC – ICRC = 9 V – (1,25 mA)(3,9 kΩ) ≈ 4,1 V
A tensão de emissor-comum é, portanto, – 0,7 V , en-quanto a tensão de polarização do coletor está próxima de 4,1 V para ambas as saídas.
Operação Ca do circuito
Uma conexão CA de um amplificador diferencial 
é mostrada na Figura 10.12. Sinais de entrada separados são aplicados como V
i1 e Vi2, com saídas separadas resul-
tantes Vo1 e Vo2. Para realizar a análise CA, redesenhamos 
o circuito na Figura 10.13. Cada transistor é substituído por seu equivalente CA.Ganho de tensão CA com saída simples Para 
calcular o ganho de tensão CA com saída simples, Vo/Vi, apli-
que sinal a uma entrada com a outra ligada ao terra, como mostra a Figura 10.14. O equivalente CA dessa conexão está desenhado na Figura 10.15. A corrente de base CA pode ser calculada utilizando-se a Lei das Tensões de Kirchhoff (LTK) para malha de entrada na base 1. Supondo-se que os dois transistores estão bem casados, então
I
b1 = Ib2 = Ib
ri1 = ri2 = ri = βre
Com RE muito grande (idealmente infinita), o cir -
cuito para obtenção da equação pela LTK é simplificado para o da Figura 10.16, a partir do qual podemos escrever
V
i1 – Ibri – Ibri = 0
Figura 10.13 Equivalente CA do circuito amplificador diferencial.−VEEQ2
VEVi2Vi1Vo1Vo2+VCC
RERC RC
Q1
Figura 10.12 Conexão CA do amplificador diferencial.RE+VCC
–VEEVi1Q1 Q2Vo1RC RC
=0 Vi2
Figura 10.14 Conexão para calcular AV1 = Vo1/Vi1.     Capítulo 10  amplificadores operacionais  509
Boylestad_2012_cap10.indd   509 3/11/13   6:06 PMde maneira que
Ib=Vi1
2ri=Vi
2bre   
Se também assumirmos que 
β1 = β2 = β
então,
 IC=bIb=bVi
2bre=Vi
2re   
 
e a magnitude da tensão de saída em cada coletor é
Vo=ICRC=Vi
2re RC=RC
2re Vi   
e o valor do ganho de tensão com entrada simples em 
cada coletor é
 Av=Vo
Vi=RC
2re  
 (10.4)eXemplO 10.2Calcule a tensão de saída simples V
o1 para o circuito 
da Figura 10.17.Solução: Os cálculos de polarização CC fornecem:
IE=VEE-0,7 V
RE=9 V-0,7 V
43 k=193 m   A
Logo, a corrente CC de coletor é 
IC=IE
2=96,5 mA   
de maneira que
VC = VCC – ICRC = 9 V – (96,5 µA)(47 kΩ) = 4,5 V
O valor de re é, então,
re=26
0,0965269    Vi1Ib1Vo1Vo2Ib2
=0 Vi2ri2
REri1 RCRC
IC1IC2β1Ib1β2Ib2
Figura 10.15 Equivalente CA de circuito da Figura 10.14.
Q1 Q2RC
Vo+ 9 V
– 9 V47 kΩ 47 kΩ
43 kΩ20 kΩ
Vi1 = 2 mV=ri2= ri1
75 =β2= β1
Figura 10.17 Circuito para os exemplos 10.2 e 10.3.Vi1
RE≅ ∞=Ib Ib1
=ri ri1
=Vi=Ib Ib2
=ri ri2+
–
Figura 10.16 Circuito parcial para o cálculo de Ib.510   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   510 3/11/13   6:06 PMO valor do ganho de tensão CA pode ser calculado pela 
Equação 10.31:
Av=RC
2re=(47 k)
2(269  )=    4,78
o que proporciona uma tensão CA de saída de magnitude
Vo = AvVi = (87,4)(2 mV) = 174,8 mV = 0,175 V 
Ganho de tensão CA com saída dupla Uma análise semelhante pode ser usada para mostrar que, para a condição de sinais aplicados a ambas as entradas, o valor do ganho de tensão diferencial é 
 
Ad=Vo
Vd=RC
re  
 (10.5)
onde Vd = Vi1 – Vi2. 
Circuito de operação em modo-comum
Embora um amplificador diferencial forneça grande 
amplificação sobre a diferença dos sinais aplicada a ambas as entradas, ele também deve proporcionar uma amplifi -
cação pequena do sinal comum a ambas as entradas. Uma conexão CA mostrando uma entrada comum a ambos os transistores é apresentada na Figura 10.18. O circuito equivalente CA está desenhado na Figura 10.19, e a partir dele podemos escrever
Ib=Vi-2(b+1)IbRE
ri   
que pode ser reescrito como
Ib=Vi
ri+2(b+1)RE   A magnitude da tensão de saída é, portanto,
Vo=ICRC=bIbRC=bViRC
ri+2(b+1)RE   
o que fornece uma amplitude de ganho de tensão de:
 Ac=Vo
Vi=bRC
ri+2(b+1)RE  
 (10.6)
eXemplO 10.3Calcule o ganho de modo-comum para o circuito am-plificador da Figura 10.17. Solução:Equação 10.6:  
Ac=Vo
Vi=bRC
ri+2(b+1)RE
=75(47  k)
20 k+2(76)(43  k)=0,54      
Figura 10.19 Circuito CA da conexão modo-comum.
Figura 10.18 Conexão modo-comum.Capítulo 10  amplificadores operacionais  511
Boylestad_2012_cap10.indd   511 3/11/13   6:06 PMuso de fonte de corrente constante
Um bom amplificador diferencial apresenta um 
ganho diferencial muito grande Ad, que é muito maior do 
que o ganho de modo-comum Ac. A capacidade de rejeição 
de modo-comum do circuito pode ser consideravelmente 
melhorada fazendo-se o ganho de modo-comum o menor possível (idealmente, 0). Pela Equação 10.6, vemos que quanto maior for R
E, menor será Ac. Um método comum de 
aumentar o valor CA de RE é utilizar um circuito de fonte 
de corrente constante. A Figura 10.20 mostra um ampli -
ficador diferencial com fonte de corrente constante para fornecer um valor elevado de resistência entre o emissor -
-comum e o terra CA. O principal melhoramento desse circuito em relação ao da Figura10.9 é a impedância CA muito maior para R
E obtida pelo uso da fonte de corrente 
constante. A Figura 10.21 mostra o circuito CA equivalente para o circuito da Figura 10.20. Uma fonte de corrente constante utilizada na prática é mostrada como uma alta impedância, em paralelo com a fonte de corrente constante.
Figura 10.20 Amplificador diferencial com fonte de 
corrente constante.
eXemplO 10.4Calcule o ganho de modo-comum para o amplificador diferencial da Figura 10.22.Solução: Usar R
E = ro = 200 kΩ fornece:
Ac=bRC
ri+2(b+1)RE
=75(10  k)
11 k+2(76)(200  k)=24,7 ×103       10.3  CiRCuitOS amplifiCaDOReS 
DifeRenCiaiS Bifet , 
BimOS e CmOS
Embora a seção anterior tenha apresentado uma 
introdução para o amplificador diferencial usando disposi-
tivos bipolares, unidades comercialmente disponíveis tam-bém utilizam transistores JFET e MOSFET para construir esses tipos de circuito. Um circuito integrado construído tanto com transistores bipolares (Bi) quanto com transis-tores de efeito de campo de junção (FET) é chamado de circuito BiFET. Um circuito integrado construído tanto com transistores bipolares (Bi) quanto com transistores MOSFET (MOS) é chamado de circuito BiMOS. Por fim, um circuito construído com transistores MOSFET de tipos opostos é um circuito CMOS.
O CMOS é uma forma de circuito comum em circui-
tos digitais e usa transistores MOSFET tipo intensificação tanto de canal n quanto de canal p (Figura 10.23). Esse 
circuito MOSFET complementar ou CMOS utiliza esses transistores de tipo oposto (ou complementar). A entrada V
i é aplicada a ambas as portas com a saída tomada dos 
drenos conectados. Antes de abordar a operação do circuito CMOS, repassaremos o funcionamento dos transistores MOSFET tipo intensificação.
Operação nmOS ligado/desligado
A curva característica de dreno de um MOSFET 
tipo intensificação de canal n ou um transistor nMOS é 
mostrada na Figura 10.24(a). Com 0 V aplicado entre porta e fonte, não há corrente de dreno. Somente quando V
GS é 
aumentada e ultrapassa o valor de limiar do dispositivo VTh, 
gera-se alguma corrente. Com uma entrada de, digamos, 
Figura 10.21 Equivalente CA do circuito da Figura 10.20.512   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   512 3/11/13   6:06 PM+5 V , o dispositivo n MOS está totalmente ligado com 
corrente ID presente. Em resumo:
Uma entrada de 0 V deixa o nMOS “desligado”, 
enquanto uma entrada de +5 V liga o nMOS.
Operação pmOS ligado/desligado
A curva característica de dreno para um MOSFET 
de canal p ou um transistor p MOS é mostrada na Fi-
gura 10.24(b). Quando se aplica 0 V , o dispositivo está 
“desligado” (não há presença de corrente), enquanto para uma entrada de –5 V (além da tensão limiar), o dispositivo é “ligado” com uma corrente de dreno pre-sente. Em resumo:
 
Figura 10.23 Circuito inversor CMOS. 
−VTh
EmVGS = 0 V
ID = 0 (dispositivo “desligado”)EmVGS = −5 V
ID = está presente 
  (dispositivo “ligado”)0VGS  (V)
(b)pMOSID  (mA) ID  (mA)
nMOS
VGS  (V)
+VTh0
EmVGS = +5 V
ID = está presente 
  (dispositivo “ligado”)EmVGS = 0 V
ID = 0 (dispositivo “desligado”)
(a)
Figura 10.24 Curvas características do MOSFET tipo intensificação que mostram os estados ligado e desligado: (a) n MOS; (b) p MOS.10 kΩ+9 V
Q1 Q2
Vi
Q3
5,1 kΩ
−9 VR2
8,2 kΩR1
1 kΩ=β1β2=β75=
ri1=ri2=ri11 kΩ=
Q3
=ro200 kΩ
β3=7510 kΩ
Figura 10.22 Circuito para o Exemplo 10.4.Capítulo 10  amplificadores operacionais  513
Boylestad_2012_cap10.indd   513 3/11/13   6:06 PMVGS = 0 V deixa o pMOS “desligado”; VGS = –5 V liga 
o pMOS.
Verificaremos a seguir como o circuito CMOS real 
da Figura 10.25 funciona para uma entrada de 0 V ou +5 V .
entrada de 0 V 
Quando aplicamos 0 V como entrada para o circuito 
CMOS, fornecemos 0 V para ambas as portas dos tran-
sistores nMOS e pMOS. A Figura 10.25(a) mostra que
Para nMOS (Q1):
VGS = Vi – 0 V = 0 V – 0 V = 0 V
Para pMOS (Q2):
VGS = Vi – (+5 V) = 0 V – 5 V = –5 V
Uma entrada de 0 V em um transistor n MOS Q1 
deixa esse dispositivo “desligado”. A mesma entrada de 0 V , no entanto, resulta na tensão porta-fonte do transistor pMOS Q
2 igual a –5 V (porta em 0 V é 5 V menor do que 
a fonte em +5 V), o que faz com que esse dispositivo seja ligado. A saída V
o é, então, +5 V .
entrada de +5 V
Quando Vi = +5 V , ela fornece +5 V para ambas as 
portas. A Figura 10.25(b) mostra que 
Para nMOS (Q1):
VGS = Vi – 0 V = +5 V – 0 V = +5 V
Para pMOS (Q2):
VGS = Vi – (+5 V) = +5 V – 5 V = 0 V
Essa entrada faz com que o transistor Q1 seja ligado 
e o transistor Q2 se mantenha desligado, com a saída próxima de 0 V , através da condução do transistor Q1. 
A conexão CMOS da Figura 10.23 funciona como um inversor lógico com V
o oposta a Vi, tal como mostra a 
Tabela 10.1.
Os circuitos utilizados a seguir para mostrar os vários 
circuitos multidispositivos são, na maior parte, simbóli -
cos, uma vez que os circuitos reais utilizados em CIs são muito mais complexos. A Figura 10.26 mostra um circuito BiFET com transistores JFET nas entradas e transistores bipolares formando a fonte de corrente (usando um circuito 
 Desligado
DesligadoLigadoLigado
Figura 10.25 Operação de circuito CMOS: (a) saída +5 V , (b) saída 0 V .+V
Vo
Vi2
−VVi1
 Figura 10.26 Circuito amplificador diferencial BiFET. Tabela 10.1 Operação de circuito CMOS.
   V i   (V)      Q1       Q2     V o  )V(  
      0  5 
 5    0   LigadoLigado
DesligadoDesligado514   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   514 3/11/13   6:06 PMespelho de corrente). O espelho de corrente assegura que 
cada JFET funcione com a mesma corrente de polarização. Em operação CA, o JFET fornece uma alta impedância de entrada (bem mais elevada do que a obtida utilizando-se somente transistores bipolares).
A Figura 10.27 mostra um circuito com transistores 
MOSFET de entrada e transistores bipolares para as fon-tes de corrente; neste caso, a unidade BiMOS apresenta impedância de entrada ainda mais elevada do que a BiFET por causa do uso de transistores MOSFET.
Por fim, um circuito amplificador diferencial pode ser 
construído a partir de transistores MOSFET complemen-tares, como mostra a Figura 10.28. Os transistores p MOS 
fornecem as entradas opostas, ao passo que os transistores nMOS operam como a fonte de corrente constante. Uma 
única saída é retirada do ponto comum entre transistores  nMOS e p MOS de um lado do circuito. Esse tipo de ampli-
ficador diferencial CMOS é particularmente adequado para o funcionamento com baterias devido ao baixo consumo de energia de um circuito CMOS.
10.4  funDamentOS BáSiCOS 
De amp-OpS
Um amplificador operacional é um amplificador de 
ganho muito alto com uma impedância de entrada muito alta (normalmente alguns megaohms) e uma baixa impe -
dância de saída (menor do que 100 Ω). O circuito básico é construído utilizando-se um amplificador diferencial com duas entradas (positiva e negativa) e ao menos uma saída.  
A Figura 10.29 mostra uma unidade de amp-op básica. Como já discutimos, a entrada positiva (+) produz uma saída que está em fase com o sinal aplicado, enquanto um sinal de entrada negativa (–) resulta em uma saída com polaridade oposta. O circuito CA equivalente do amp-op é mostrado na Figura 10.30(a). Como podemos ver, o sinal de entrada aplicado entre os terminais de entrada enxerga uma impedância de entrada, R
i, normalmente muito alta. A 
tensão de saída é mostrada como sendo o ganho do ampli-ficador multiplicado pelo sinal de entrada, tomado através de uma impedância de saída, R
o, normalmente muito baixa. 
Um circuito amp-op ideal, mostrado na Figura 10.30(b), teria impedância de entrada infinita, impedância de saída nula e um ganho de tensão infinito.
amp-op básico
A conexão de circuito básico que utiliza um amp-op 
é mostrada na Figura 10.31. Esse circuito opera como um multiplicador de ganho constante. Um sinal de entrada V
1 é 
aplicado através do resistor R1 à entrada negativa. A saída é, 
então, conectada de volta à mesma entrada negativa através do resistor R
f. A entrada positiva é conectada ao terra. Visto 
que o sinal V1 é aplicado exclusivamente à entrada negativa, 
a saída resultante é de fase oposta ao sinal de entrada. A Fi-gura 10.32(a) mostra o amp-op substituído por seu circuito CA equivalente. Se utilizarmos o circuito equivalente ideal para o amp-op, substituindo R
i por uma resistência infinita VoI+V
Vi2
−VVi1
 Figura 10.27 Circuito amplificador diferencial BiMOS.
 Entrada inversora
Saída
Entrada não inversoraAmp-op
Figura 10.29 Amp-op básico.
 pMOS
nMOS
Figura 10.28 Amplificador diferencial CMOS.Capítulo 10  amplificadores operacionais  515
Boylestad_2012_cap10.indd   515 3/11/13   6:06 PMe Ro por uma resistência nula, o circuito CA equivalente 
será aquele mostrado na Figura 10.32(b). O circuito seria, 
a seguir, redesenhado como mostra a Figura 10.32(c), e a partir dele a análise de circuito é efetuada.Utilizando-se superposição, é possível calcular a 
tensão V
1 em termos dos componentes devido a cada uma 
das fontes. Para a fonte V1 apenas (–AvVi fixado em zero),
Vi1=Rf
R1+RfV1   
Para a fonte – AvVi apenas (V1 fixado em zero),
Vi2=R1
R1+Rf(-AvVi    )
A tensão total Vi é, portanto,
Vi=Vi1+Vi2
=Rf
R1+RfV1+R1
R1+Rf(-AvVi    )
Amp-op
Figura 10.31 Conexão amp-op básica.RiRo
AdVd
(a)AdVd
(b)Vd Vo Vd Vo
Figura 10.30 Equivalente CA do circuito amp-op: (a) real; (b) ideal.
(c)
Figura 10.32 Operação do amp-op como um multiplicador de ganho constante: (a) circuito CA equivalente do amp-op;  
(b) circuito equivalente do amp-op ideal; (c) circuito equivalente redesenhado.516   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   516 3/11/13   6:06 PMque pode ser resolvida para Vi como
 Vi=Rf
Rf+(1+Av)R1V1  
 (10.7)
Se Av >> 1 e AvR1 >> Rƒ, como normalmente ocorre, 
então
Vi=Rf
AvR1V1   
Calculando Vo/Vi, obtemos
Vo
Vi=-AvVi
Vi=-Av
Vi RfV1
AvR1=-Rf
R1 V1
Vi   
de modo que
 Vo
V1=-Rf
R1  
 (10.8)
O resultado da Equação 10.8 mostra que a razão 
da tensão de saída global pela tensão de entrada depende 
somente dos valores dos resistores R1 e Rƒ — desde que 
Av seja muito grande.
Ganho unitário
Se Rƒ = R1, o ganho é
=-Rf
R1=-1   Ganho de tensão
de maneira que o circuito fornece um ganho de tensão uni-tário com inversão de fase de 180°. Se R
ƒ for exatamente 
igual a R1, o ganho de tensão é exatamente 1.
Ganho constante
Se Rƒ for múltiplo de R1, o ganho global do amplifi -
cador é uma constante. Por exemplo, se Rƒ = 10R1, então
Ganho de tensão    =-Rf
R1=-10   
e o circuito fornece um ganho de tensão de exatamente 10 com uma inversão de fase de 180° do sinal de entrada. Se selecionarmos valores precisos de resistores para R
ƒ e 
R1, poderemos obter uma ampla faixa de ganhos, sendo o 
ganho tão preciso quanto os resistores utilizados e apenas levemente afetado pela temperatura e por outros fatores do circuito.terra virtual
A tensão de saída é limitada pela tensão de alimenta-
ção, normalmente em alguns volts. Como já mencionado, os ganhos de tensão são muito altos. Se, por exemplo,  
V
o = –10 V e Av = 20.000, a tensão de entrada é
Vi=-Vo
Av=10 V
20.000=0,5 mV   
Se o circuito tiver um ganho global (Vo/V1) de, di-
gamos, 1, o valor de V1 será 10 V . Comparado a todas as 
outras tensões de entrada e saída, o valor de Vi é então 
pequeno e pode ser considerado 0 V .
Observe que, embora Vi ≈ 0 V , ela não é exatamente 
0 V . (A tensão de saída é de alguns volts, por causa da en-trada muito pequena V
i multiplicada por um ganho muito 
grande Av.) O fato de que Vi ≈ 0 V leva a um conceito de 
que na entrada do amplificador existe um curto-circuito virtual ou um terra virtual.
O conceito de curto virtual implica que, embora a 
tensão seja quase 0 V , não há corrente da entrada do am-plificador para o terra. A Figura 10.33 descreve o conceito de terra virtual. A linha mais grossa é utilizada para indicar que podemos considerar a existência de um curto com  
V
i ≈ 0 V , mas um curto virtual, pois nenhuma corrente 
circula do curto para o terra. A corrente circula somente através dos resistores R
1 e Rƒ, como mostrado.
Utilizando o conceito de terra virtual, podemos es-
crever equações para a corrente I, como segue:
I=V1
R1=-Vo
Rf   
a qual pode ser calculada para Vo/V1:
Vo
V1=-Rf
R1   
O conceito de terra virtual, que depende de Av 
ser muito grande, permitiu uma solução simples para 
Figura 10.33 Terra virtual em um amp-op.Capítulo 10  amplificadores operacionais  517
Boylestad_2012_cap10.indd   517 3/11/13   6:06 PMa determinação do ganho de tensão global. Devemos 
compreender que, embora o circuito da Figura 10.33 não esteja fisicamente correto, ele nos permite determinar mais facilmente o ganho de tensão global.
10.5  CiRCuitOS pRátiCOS 
COm amp-OpS
O amp-op pode ser conectado em um grande nú-
mero de circuitos para estabelecer várias possibilidades 
operacionais. Nesta seção, abordaremos algumas das conexões mais comuns destes circuitos.
amplificador inversor
O circuito amplificador de ganho constante mais 
amplamente utilizado é o amplificador inversor, mostrado na Figura 10.34. A saída é obtida pela multiplicação da entrada por um ganho fixo ou constante, definido pelo resistor de entrada (R
1) e pelo resistor de realimentação 
(Rƒ) — essa saída também é invertida em relação à entrada. 
Aplicando a Equação 10.8 podemos escrever
Vo=-Rf
R1 V1    eXemplO 10.5Se o circuito da Figura 10.34 tiver R
1 = 100 kΩ e  
Rƒ = 500 kΩ, qual a tensão de saída resultante para uma 
entrada de V1 = 2 V?
Solução:Equação 10.8: 
 Vo=-Rf
R1 V1=-500 k
100 k (2 V)=10 V      
amplificador não inversor
A conexão da Figura 10.35(a) mostra um circuito 
com amp-op que trabalha como um amplificador não in-versor ou um multiplicador de ganho constante. Observe que a conexão de amplificador inversor é mais amplamente utilizada por ter melhor estabilidade em frequência (a ser discutido mais adiante). Para determinar o ganho de tensão do circuito, podemos utilizar a representação equivalente mostrada na Figura 10.35(b). Note que a tensão através de R
1 é V1, uma vez que Vi ≈ 0 V . Isso também vale para 
a tensão de saída através do divisor de tensão entre R1 e 
Rƒ, de maneira que
V1=R1
R1+RfVo   
o que resulta em
 Vo
V1=R1+Rf
R1=1+Rf
R1  
 (10.9)
Rf–Amp-opV1
Rf
R1(    )V1 Vo + =Rf
R11 
(a)Vi ≈ 0
V1
(b)+
Vo R1
Figura 10.35 Amplificador de ganho constante não inversor.–
Amp-op
+V1Rf
R1
V1 Vo−=Rf
R1
Figura 10.34 Amplificador inversor de ganho constante.518   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   518 3/11/13   6:06 PMeXemplO 10.6
Calcule a tensão de saída de um amplificador não inversor (como o da Figura 10.35) para valores de  
V
1 = 2 V , Rƒ = 500 kΩ e R1 = 100 kΩ.
Solução:Equação 10.9: 
Vo=a1+Rf
R1bV1=a1+500 k
100 kb(2 V)
=6(2 V)=12 V      
Seguidor unitário
O circuito seguidor unitário mostrado na Figura 
10.36(a) fornece um ganho unitário (1) sem inversão de polaridade ou fase. Pelo circuito equivalente [veja a Figura 10.36(b)] fica claro que
 
Vo=V1   (10.10)
e que a saída tem a mesma polaridade e magnitude da entrada. O circuito opera como um circuito seguidor de emissor ou seguidor de fonte, só que o ganho é exata-mente unitário.
amplificador somador
Provavelmente, o mais utilizado dos circuitos com 
amp-op é o circuito amplificador somador mostrado na Figura 10.37(a). O circuito mostra um circuito ampli-ficador somador de três entradas que fornece um meio de somar algebricamente (adicionando) três tensões, cada uma multiplicada por um fator de ganho constante. Utilizando-se a representação equivalente, mostrada na Figura 10.37(b), a tensão de saída pode ser escrita em termos das entradas como
 
Vo=- aRf
R1V1+Rf
R2V2+Rf
R3V3b   
 (10.11)
Em outras palavras, cada entrada adiciona uma ten-
são à saída multiplicada pelo seu correspondente fator de ganho. Se mais entradas forem utilizadas, cada uma acrescentará um componente adicional à saída.
Amp-op
Figura 10.37 (a) Amplificador somador; (b) circuito equivalente com terra virtual.
Amp-op
Figura 10.36 (a) Seguidor unitário; (b) circuito equivalente com terra virtual.Capítulo 10  amplificadores operacionais  519
Boylestad_2012_cap10.indd   519 3/11/13   6:06 PMeXemplO 10.7
Calcule a tensão de saída de um amplificador somador com amp-op para os conjuntos de tensões e resistores a seguir. Use R
ƒ = 1 MΩ em todos os casos.
a) V1 = +1 V , V2 = +2 V , V3 = +3 V , R1 = 500 kΩ, 
 R2 = 1 MΩ, R3 = 1 MΩ.
b) V1 = –2 V , V2 = +3 V , V3 = +1 V ,  R1 = 200 kΩ, 
 R2 = 500 kΩ, R3 = 1 MΩ.
Solução: Utilizando a Equação 10.11, obtemos:a)
 Vo=- c1000  k
500 k (+1 V)+1000  k
1000  k (+2 V)
+1000  k
1000  k (+3 V) d
=-[2(1 V)+1(2 V)+1(3 V)]=7 V     
b) 
Vo=- c1000  k
200 k (-2 V)+1000  k
500 k (+3 V)
+1000  k
1000  k (+1 V) d
=-[5(-2 V)+2(3 V)+1(1 V)]=3 V         
integrador
Até aqui, os componentes de entrada e os componen-
tes de realimentação foram resistores. Se o componente de realimentação utilizado for um capacitor, como mostra a Figura 10.38(a), a conexão resultante será chamada de integrador. O circuito equivalente, com terra virtual [Fi-gura 10.38(b)], mostra que uma expressão para a tensão entre entrada e saída pode ser deduzida em função da corrente I, da entrada para a saída. Lembramos que terra 
virtual significa que podemos considerar que a tensão na junção de R e XC é a mesma do terra (uma vez que  
Vi ≈ 0 V), mas nenhuma corrente flui para o terra nesse 
ponto. A impedância capacitiva pode ser expressa por
XC=1
jvC=1
sC   
onde s = jω corresponde à notação de Laplace.* Calcu -
lando para Vo/V1, obtemos:
I=V1
R=-Vo
XC=-Vo
1>sC=-sCV o   
 Vo
V1=-1
sCR  
 (10.12)
A expressão anterior pode ser reescrita no domínio 
do tempo como:
 vo(t)=-1
RC v1(t) dt  
 (10.13)
A Equação 10.13 mostra que a saída é a integral da 
entrada, invertida e um multiplicador de valor 1/RC. A ca-pacidade de integrar um dado sinal resulta no computador analógico, com a capacidade de resolver equações dife-renciais e, portanto, de resolver eletricamente a operação de sistemas físicos análogos.
A operação de integração é uma soma, uma vez que 
se constitui da soma da área sob uma forma de onda ou sob uma curva em um período de tempo. Se uma tensão fixa for aplicada como entrada a um circuito integrador, a Equação 10.13 mostra que a tensão de saída cresce ao longo de um período de tempo, fornecendo uma tensão 
Amp-op
Figura 10.38 Integrador.
*  A notação de Laplace permite expressar operações diferenciais ou integrais, que fazem parte da teoria de Cálculo, utilizando o operador s. Leitores não 
familiarizados com essa teoria devem ignorar etapas que levem à Equação 10.13 e seguir o significado físico descrito adiante.520   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   520 3/11/13   6:06 PMem forma de rampa. Essa equação mostra que a rampa 
de tensão de saída (para uma tensão de entrada fixa) é oposta em polaridade à tensão de entrada e é multiplicada pelo fator 1/RC. Embora o circuito da Figura 10.38 possa operar com vários tipos de sinal de entrada, os exemplos a seguir utilizarão apenas uma tensão de entrada fixa, o que resultará em uma rampa de tensão de saída.
Como exemplo, considere uma tensão de entrada, 
V
1 = 1 V , para o circuito integrador da Figura 10.39(a).  
O fator de escala de 1/ RC é
-1
RC=1
(1 M)(1 mF)=-    1 
de modo que a saída é uma rampa de tensão negativa, como mostra a Figura 10.39(b). Se o fator de escala for alterado, fazendo-se R = 100 kΩ, por exemplo, então
-1
RC=1
(100  k)(1 mF)=-10   
e a saída é, portanto, uma rampa de tensão mais inclinada, como mostra a Figura 10.39(c).
Mais de uma entrada pode ser aplicada a um in-
tegrador, como mostra a Figura 10.40, com a operação resultante dada por:
vo(t)=- c1
R1Cv1(t) dt+1
R2Cv2(t) dt
+1
R3Cv3(t) dtd   
  
(10.14)
Um exemplo de integrador somador utilizado em um 
computador analógico é dado na Figura 10.40. O circuito real é mostrado com resistores de entrada e capacitor de realimentação, enquanto a representação do computador analógico indica apenas o fator de escala para cada entrada.Diferenciador
Um circuito diferenciador é mostrado na Figura 
10.41. Embora não seja tão útil quanto os circuitos já abordados, ainda assim o diferenciador fornece uma ope-ração, cuja relação resultante para o circuito é
 
vo(t)=-RC dv1(t)
dt  
 (10.15)
na qual o fator de escala é – RC.
10.6  eSpeCifiCaçõeS DO amp-Op 
— paRâmetROS De OffSet CC
Antes de abordarmos várias aplicações práticas que 
utilizam amp-ops, devemos nos familiarizar com alguns dos parâmetros utilizados para definir a operação da uni-dade. Essas especificações incluem tanto características CC quanto características em frequência ou transitórias, abordadas a seguir.
tensões e correntes de offset
Embora a saída do amp-op deva ser 0 V quando a 
entrada for 0 V , na prática, há alguma tensão de offset na saída. Por exemplo, se aplicarmos 0 V a ambas as entradas do amp-op e então medirmos 26 mV (CC) na saída, essa tensão será indesejada e gerada pelo circuito, e não pelo sinal de entrada. Mas, visto que o usuário pode construir o circuito amplificador para operar com vários ganhos e polaridades, o fabricante especifica uma tensão de offset de entrada para o amp-op. A tensão de offset de saída é, então, calculada a partir da tensão de offset de entrada e do ganho do amplificador, conforme determinado pelo usuário.
A tensão de offset de saída pode ser afetada por duas 
condições de circuito independentes: (1) uma tensão de offset de entrada, V
IO, e (2) uma corrente de offset devido 
à diferença nas correntes resultantes nas entradas positiva (+) e negativa (–).
Amp-op
+–
(a)R
(b)C = 1   Fμ
(t)v1
(t)vo= 1 V
−1 V0 V
(       )RC−=11−RC1 MΩ0 V
−10 V(        )−=110−
(c)
Figura 10.39 Operação de integrador com entrada em degrau. Capítulo 10  amplificadores operacionais  521
Boylestad_2012_cap10.indd   521 3/11/13   6:06 PMTensão de offset de entrada, VIO As folhas de 
dados do fabricante fornecem um valor de VIO para o amp-
-op. Para determinar o efeito dessa tensão de entrada sobre 
a saída, considere a conexão mostrada na Figura 10.42. Utilizando V
o = AVi, podemos escrever
Vo=AVi=AaVIO-VoR1
R1+Rfb     Resolvendo para Vo, temos
Vo=VIOA
1+A3R1>(R1+Rf)4
VIOA
A3R1>(R1+Rf)4    +–
Vo= 200 kΩR1
= 100 kΩR2
= 1 MΩR3C = 1   Fμ
(b)V1
V2
V3+–
vo (t)v1 (t)
v2 (t)
v3 (t)Op-ampR1
R2
R3C
(a)
V1
V2
V3Vo
(c)105
1Op-ampAmp-opAmp-op
Figura 10.40 (a) Circuito integrador somador; (b) valores dos componentes; (c) representação do circuito integrador no 
computador analógico.
v1 (t)
vo (t)
 Amp-op
Figura 10.41 Circuito diferenciador.+–Rf
ViVoRfVIOR1+ =1AR1
VIO
RC+
–
+
–[ [(     )
Figura 10.42 Operação que mostra os efeitos da tensão 
de offset de entrada, VIO.522   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   522 3/11/13   6:06 PMde onde podemos concluir
 Vo(offset) =VIOR1+Rf
R1  
 (10.16)
A Equação 10.16 mostra como a tensão de offset de 
saída resulta de uma tensão de offset de entrada especifi -
cada para uma dada conexão do amp-op.
eXemplO 10.8
Calcule a tensão de offset de saída do circuito da Fi-gura 10.43. As especificações do amp-op fornecem  
V
IO = 1,2 mV .
Solução:Equação 10.16:
Vo(offset) =VIOR1+Rf
R1
=(1,2 mV) a2 k+150 k
2 kb=91,2 mV      
Tensão de offset de saída devido à corrente de offset de entrada, I
IO Qualquer diferença entre 
as correntes de polarização das entradas também produzirá uma tensão de offset na saída. Uma vez que dois transis-tores de entrada nunca são exatamente iguais, cada um irá operar com uma corrente ligeiramente diferente. Para uma conexão amp-op típica, como a mostrada na Figura 10.44, uma tensão de offset de saída pode ser determinada como segue. Substituindo-se as correntes de polarização através dos resistores de entrada pela queda de tensão correspondente, como mostra a Figura 10.45, é possível determinar a expressão para a tensão de saída resultante. Utilizando-se superposição, verificamos que a tensão de saída devida à corrente de polarização de entrada 
  I+
IB, 
denotada por V+
o, é dada porV+
o=I+
IB RCa1+Rf
R1b    
enquanto a tensão de saída devida apenas a IIB– , denotada 
por Vo–, é dada por
V-
o=I-
IB R1a-Rf
R1b    
para uma tensão de offset de saída total de
 Vo(offset  devido a   I+
IB e I-
IB)
=I+
IB RCa1+Rf
R1b-I-
IB R1Rf
R1  
 (10.17)
Uma vez que a principal consideração é sobre a 
diferença entre correntes de polarização das entradas em 
vez de cada valor separadamente, definimos a corrente de offset I
IO a partir de:
IIO=I+
IB-I-
IB   
Figura 10.43 Conexão do amp-op para os exemplos 10.8 
e 10.9.
Figura 10.45 Circuito redesenhado da Figura 10.44.
Figura 10.44 Conexão do amp-op que mostra correntes 
de polarização das entradas.Capítulo 10  amplificadores operacionais  523
Boylestad_2012_cap10.indd   523 3/11/13   6:06 PMComo a resistência de compensação RC costuma ser 
aproximadamente igual ao valor de R1, utilizando RC = R1 
na Equação 10.17, podemos escrever
Vo(offset) =I+
IB(R1+Rf)-I-
IB Rf
=I+
IBRf-I-
IB Rf=Rf(I+
IB-I-
IB)
resultando em:
 Vo(offset  devido a   IIO)=IIORf   (10.18)
eXemplO 10.9
Calcule a tensão de offset do circuito da Figura 10.43 para uma especificação do amp-op I
IO = 100 nA.
Solução: Equação 10.18:
V
o = IIO Rƒ = (100 nA)(150 kΩ) = 15 mV
Offset total devido a VIO e IIO Considerando-se 
que a saída do amp-op pode apresentar uma tensão de off-set de saída devida a ambos os fatores vistos anteriormente, a tensão de offset de saída total pode ser escrita como
|V
o(offset)| = |Vo(offset devido a VIO)| 
 + |Vo(offset devido a IIO)| (10.19)
O valor absoluto é utilizado devido ao fato de que 
a polaridade da tensão de offset pode ser positiva ou negativa.
eXemplO 10.10Calcule a tensão de offset total para o circuito da Figura 10.46 para um amp-op com valores especificados de tensão de offset de entrada V
IO = 4 mV e corrente de 
offset de entrada de IIO = 150 nA.Solução: O offset devido a V
IO é
Equação 10.16: 
Vo(offset  devido a  VIO)=VIO R1+Rf
R1
=(4 mV) a5 k+500 k
5 kb
=404 mV
Equação 10.18: Vo(offset devido a IIO) = IIO Rƒ = 
                          (150 nA)(500 kΩ) = 75 mVo que resulta em um offset total
Equação 10.19: V
o(offset total) = Vo (offset devido a VIO) 
                        + Vo (offset devido a IIO) 
                        = 404 mV + 75 mV = 479 mV
Corrente de polarização de entrada, IIB Um 
parâmetro relacionado a IIO e às correntes separadas de 
polarização das entradas I+
IB    e   I-
IB é a corrente  média de 
polarização definida como:
 IIB=I+
IB+I-
IB
2  
 (10.20)
Podemos determinar correntes de polarização das 
entradas separadamente utilizando os valores especifica -
dos para IIO e IIB. É possível mostrar que para   I+
IB7I-
IB:
 I+
IB=IIB+IIO
2  
 (10.21)
 I-
IB=IIB-IIO
2  
 (10.22) 
eXemplO 10.11
Calcule as correntes de polarização de cada entrada de um amp-op com valores especificados de I
IO = 5 nA e 
IIB = 30 nA.
Solução: Utilizando a Equação 10.21, obtemos:
I+
IB=IIB+IIO
2=30 nA+5 nA
2=32,5 nA
I-
IB=IIB-IIO
2=30 nA-5 nA
2=27,5 nA        
10.7  eSpeCifiCaçõeS DO amp-Op — 
paRâmetROS De fRequênCia 
Um amp-op é projetado para ser um amplificador 
de alto ganho, com ampla largura de banda. Essa ope-
ração tende a ser instável (oscilar) devido a efeitos de realimentação positiva (veja o Capítulo 14). Para garantir uma operação estável, os amp-ops são construídos com circuitos de compensação interna, o que também faz com 
Figura 10.46 Circuito com amp-op para o Exemplo 10.10.  524   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   524 3/11/13   6:06 PMque o ganho de malha aberta muito alto diminua com o 
aumento da frequência. Essa redução no ganho é chamada roll-off. Na maioria dos amp-ops, o roll-off ocorre em uma taxa de 20 dB por década (–20 dB/década) ou 6 dB por oitava (–6 dB/oitava). (Veja o Capítulo 9, que aborda uma discussão inicial sobre dB e resposta em frequência.)
Observe que, embora as especificações do amp-op 
listem o ganho de tensão de malha aberta (A
VD), o usuário 
geralmente conecta o amp-op utilizando resistores de reali-mentação para reduzir o ganho de tensão do circuito para um valor muito menor (ganho de tensão de malha fechada, A
CL). 
Vários benefícios são obtidos com essa redução de ganho. Pri-meiro, o ganho de tensão do amplificador fica mais estável e preciso, sendo seu valor estabelecido pelos resistores externos; segundo, a impedância de entrada do circuito assume um valor maior do que a do amp-op isolado; terceiro, a impedância de saída do circuito assume um valor menor do que a do amp-op isolado; e, finalmente, a resposta em frequência do circuito 
ocupa uma faixa maior do que a do amp-op isolado.
Ganho-largura de banda 
Por causa dos circuitos de compensação interna 
que existem em um amp-op, o ganho de tensão cai com 
o aumento da frequência. As especificações do amp-op fornecem uma descrição do ganho versus largura de banda. 
A Figura 10.47 mostra uma curva do ganho versus frequên-
cia para um amp-op típico. Em frequências baixas e até a operação CC, o ganho é o valor listado pela especificação do fabricante A
VD (ganho de tensão diferencial) e costuma 
ser um valor muito grande. À medida que a frequência do 
sinal de entrada aumenta, o ganho de malha aberta cai, até finalmente atingir o valor de 1 (unitário). A frequência nesse valor de ganho é especificada pelo fabricante como largura de banda de ganho unitário, B
1. Embora esse valor seja uma frequência (veja a Figura 10.47) na qual o ganho se torna 1, ele também pode ser considerado uma largura de faixa, pois representa a banda de frequências de 0 Hz até a frequência que proporciona um ganho unitário.  
É possível, portanto, denominar esse ponto de frequência em que o ganho é reduzido para 1 como frequência de ga-nho unitário (ƒ
1) ou largura de banda de ganho unitário (B1).
Outra frequência de interesse está representada na 
Figura 10.47, é aquela na qual o ganho cai a 3 dB (ou 0,707 do ganho CC, A
VD), sendo essa a frequência de corte do 
amp-op, ƒC. Na realidade, a frequência de ganho unitário 
e a frequência de corte estão relacionadas por:
 f1=AVD fC   (10.23)
A Equação 10.23 mostra que a frequência de ganho 
unitário também pode ser chamada de produto ganho-
-largura de banda do amp-op.
eXemplO 10.12Determine a frequência de corte de um amp-op com valores especificados de B
1 = 1 MHz e AVD = 200 V/mV .
Solução: Uma vez que ƒ
1 = B1 = 1 MHz, é possível utilizar a 
Equação 10.23 para calcular:
fC=f1
AVD=1 MHz
200 V>mV=1×106
200×103=5 Hz      
taxa de inclinação (SR)
Outro parâmetro que reflete a capacidade do amp-op 
de operar com sinais variantes é a taxa de inclinação (SR, do inglês slew rate), definida como
Taxa de inclinação = taxa máxima na qual a saída do am-
plificador pode variar em volts por microssegundo (V/μs)
 RS   =Vo
t V>ms  com t em m  s
 (10.24)
A taxa de inclinação fornece um parâmetro que 
especifica a taxa máxima de variação da tensão de saída 
quando é aplicado um sinal de entrada de grande amplitude 
em forma de degrau.* Caso se tente variar a saída a uma taxa de tensão maior do que a taxa de inclinação, a saída não será capaz de variar suficientemente rápido e não cobrirá a faixa completa esperada, o que resultará em um sinal ceifado ou distorcido. De qualquer forma, a saída não será uma versão amplificada do sinal de entrada se a taxa de inclinação do amp-op for excedida.
B1Av
fC00,707AVD 
f1AVD
1 Frequência
(escala log)
Figura 10.47 Gráfico do ganho versus frequência. 
* O ganho de malha fechada é aquele obtido com a saída de alguma forma conectada novamente à entrada.Capítulo 10  amplificadores operacionais  525
Boylestad_2012_cap10.indd   525 3/11/13   6:06 PMeXemplO 10.13
Para um amp-op com uma taxa de inclinação SR = 2 V/μs, qual é o máximo ganho de tensão de malha fechada que pode ser utilizado quando o sinal de entrada varia de 0,5 V em 10 μs?Solução: Visto que V
o = ACLVi, podemos utilizar
Vo
t=ACLVi
t   
de onde obtemos
ACL=Vo>t
Vi>t=SR
Vi>t
=2 V>ms
0,5 V>10 ms=40   
Qualquer ganho de tensão de malha fechada de magni-tude maior do que 40 levará a saída a variar mais rapi-damente do que a taxa de inclinação permite. Portanto, o máximo ganho permitido de malha fechada é 40.
máxima frequência do sinal
A máxima frequência do sinal em que um amp-op 
pode operar depende tanto dos parâmetros largura de banda (BW) quanto taxa de inclinação (SR). Para um sinal senoidal de forma geral
v
o = K sen(2πƒt)
é possível mostrar que a taxa máxima de variação de tensão é
taxa máxima de variação de sinal = 2 πƒK V/s
Para evitar distorção na saída, a taxa de variação 
também deve ser menor do que a taxa de inclinação. Isto é,
2πƒK ≤ SR
ωK ≤ SR
de maneira que
 f#SR
2pK  Hz
v#SR
K  rad>  s
  (10.25)
Adicionalmente, a frequência máxima, ƒ, na Equa-
ção 10.25 também é limitada pela largura de banda de ganho unitário.eXemplO 10.14Para o sinal e o circuito da Figura 10.48, determine a frequência  máxima que pode ser utilizada. A taxa de 
inclinação do amp-op é SR = 0,5 V/μs.Solução: Para um ganho igual a
ACL= `Rf
R1`=240 k
10 k=    42
a tensão de saída fornece
K = ACLVi = 24(0,02 V) = 0,48 V
Equação 10.25:
v#SR
K=0,5 V>ms
0,48 V=1,1×106 rad ,s    
Visto que a frequência do sinal ω = 300 × 103 rad/s é 
menor do que o valor máximo determinado anterior -
mente, não há distorção resultante na saída.
10.8 eSpeCifiCaçõeS DO amp-Op
Nesta seção, discutiremos como as especificações 
do fabricante são interpretadas para um amp-op típico. Um CI amp-op bipolar comum é o 741, descrito pelas 
informações fornecidas na Figura 10.49. O amp-op está disponível em diversos tipos de encapsulamentos, sendo o encapsulamento DIP de 8 pinos e o encapsulamento plano de 10 pinos os mais comuns.
especificações máximas absolutas
As especificações máximas absolutas fornecem 
informações sobre quais são as máximas tensões de ali -
mentação que podem ser utilizadas, quão grande pode ser a excursão do sinal de entrada e com que potência máxima o dispositivo é capaz de operar. Dependendo 
,
Figura 10.48 Circuito com amp-op para o Exemplo 10.14.526   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   526 3/11/13   6:06 PMEntrada 
inversora –
Entrada não 
inversora +
A
.
.VCC+
VCC–Saída
VCC–VCC–VCC+Valores máximos absolutos para a faixa de operação com temperatura ambiente (a menos que seja especificado outro valor)
Tensão de alimentação 
Tensão de alimentação 
Tensão de entrada diferencial 
Tensão de entrada para qualquer entrada 
Duração do curto-circuito na saída
Dissipação total de potência contínua na temperatura ambiente de 25 °C (ou abaixo dela)
Faixa de temperatura ambiente de operação
Faixa de temperatura de armazenagem
Temperatura do terminal a 1,6 mm (1/16 polegada) do encapsulamento por 60 segundos
Temperatura do terminal a 1,6 mm (1/16 polegada) do encapsulamento por 10 segundosTensão entre quaisquer dos terminais “offset null” (N1/N2) e  Unid.
–22
±30
±15
±0,5
ilimitada
a
a
trPD
RLRLRLRLRLRLRL
VIVI
CLCLVOMVIO VO
VO
VO
VO
VO
VO
VOVIC
VCCVICRVOV
VIOVCCIIO
IIB
VICR
AVD
ri
ro
Ci
IOS
ICCCaracterísticas elétricas para uma temperatura ambiente especificada, VCC+ = 15 V, VCC– = –15 V
CONDIÇÕES DE TESTE
CONDIÇÕES DE TESTETensão de offset de entrada MÍN.     TÍP.    MÁX.UNID .
Faixa complet a
Faixa de ajuste da 
tensão de offse t
Corrente de offset de entrada 
Corrente de polarização de entrada 
Faixa de tensão de entrada em modo-comum
Amplificação de tensão diferencial para grandes sinais 
Resistência de entrada
Resistência de saíd a
Capacitância de entrada
Razão de rejeição de modo-comum 
Sensibilidade à tensão de alimentação(∆V
IO/∆VCC) 
Corrente de saída de curto-circuito  
Corrente de alimentação 
Tempo de subida
Fator de overshoot
Taxa de inclinação com ganho unitárioSem carga,  
Sem carga,  Dissipação total de potência Oscilação máxima de pico da tensão de saíd aFaixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
     ±25       ±40
Faixa complet a
Faixa complet aPARÂMETRO
PARÂMETROMÍN.       TÍP.       MÁX.UNID .IO(ajuste)
Veja nota 6
mín
= ±9 V
a ±15 V±12          ±13
±12±15
,
,
,,
,±12 ±12          ±14
±10          ±13
±10
Características de operação, VCC+ = 15 V, VCC– = –15 V, TA = 25oC
,,Figura 10.49 Especificações do amp-op 741.(continua )Capítulo 10  amplificadores operacionais  527
Boylestad_2012_cap10.indd   527 3/11/13   6:06 PMda versão específica do 741 utilizada, a maior tensão de 
alimentação é uma fonte dupla de ± 18 V ou ±22 V . Além 
disso, o CI pode dissipar internamente de 310 mW até 570 mW, dependendo do encapsulamento utilizado no CI.  
A Tabela 10.2 resume alguns valores típicos utilizados nos exemplos e problemas.
Tabela 10.2 
Valores máximos absolutos.
Tensão de alimentação 22   V 
Wm 005 IDissipação interna de potência 
Tensão de entrada diferencial 30   V 
Tensão de entrada   15   V 
eXemplO 10.15
Determine a corrente drenada de uma fonte de ali-mentação dupla de ± 12 V , considerando-se que o CI 
dissipa 500 mW.Solução: Se considerarmos que cada fonte fornece metade da potência total para o CI, então
P = VI
250 mW = 12 V(I)
de maneira que cada fonte fornecerá uma corrente de:
I=250 mW
12 V=20,83  mA      
Características elétricas
As características elétricas incluem muitos dos pa-
râmetros mencionados anteriormente neste capítulo. O fa-bricante fornece algumas combinações de valores típicos, mínimos ou máximos para vários parâmetros considerados mais úteis para o usuário. Há um resumo na Tabela 10.3.
V
IO   Tensão de offset de entrada: A tensão de offset de 
entrada é normalmente 1 mV , mas pode chegar a 
6 mV . A tensão de offset de saída é calculada com base no circuito utilizado. Se o interesse for avaliar 
a pior condição possível, o valor máximo deve ser usado. Valores típicos são aqueles mais comumente esperados na prática quando se usam amp-ops.
I
IO    Corrente de offset de entrada: A corrente de 
offset de entrada normalmente é listada em 20 nA, enquanto o maior valor esperado é de 200 nA.
I
IB    Corrente de polarização de entrada: A corrente 
de polarização de entrada normalmente é 80 nA, 
podendo alcançar 500 nA.
VICR    Faixa de tensão de entrada de modo comum:  
Este parâmetro apresenta a faixa sobre a qual a ten -
são de entrada pode variar (utilizando uma fonte de  
±15 V), cerca de ± 12 V a ±13 V . Entradas de ampli-
tude maiores que esse valor provavelmente provo-carão uma distorção na saída e devem ser evitadas.
V
OM    Oscilação máxima de pico da tensão de saída: Este parâmetro apresenta o valor máximo que o sinal de saída pode atingir (utilizando uma fon-te de ± 15 V). Dependendo do ganho de malha 
fechada do circuito, o sinal de entrada deve ser limitado para evitar a variação da saída em uma faixa superior a ±12 V , no pior caso, ou ±14 V , tipicamente.
A
VD    Amplificação de tensão diferencial para gran-des sinais: Este é o ganho de tensão de malha 
aberta do amp-op. Embora um valor mínimo de 20 V/mV , ou 20.000 V/V seja listado, o fabricante também lista um valor típico de 200 V/mV ou 200.000 V/V .
r
i    Resistência de entrada: A resistência de entrada 
do amp-op, quando medida sob condições de malha aberta, é tipicamente 2 MΩ, mas poderia ser tão pequena quanto 0,3 MΩ ou 300 kΩ. Em um circuito de malha fechada, essa impedância de entrada pode ser muito maior, como discutido anteriormente.
r
o    Resistência de saída: A resistência de saída do 
amp-op é, tipicamente, de 75 Ω. Nenhum valor mínimo ou máximo é dado pelo fabricante para esse amp-op. Novamente, no circuito de malha fechada, a impedância de saída pode ser mais baixa, dependendo do ganho do circuito.
trPD
RLRLRLRLRLRLRL
VIVI
CLCLVOMVIO VO
VO
VO
VO
VO
VO
VOVIC
VCCVICRVOV
VIOVCCIIO
IIB
VICR
AVD
ri
ro
Ci
IOS
ICCCaracterísticas elétricas para uma temperatura ambiente especificada, VCC+ = 15 V, VCC– = –15 V
CONDIÇÕES DE TESTE
CONDIÇÕES DE TESTETensão de offset de entrada MÍN.     TÍP.    MÁX.UNID .
Faixa complet a
Faixa de ajuste da 
tensão de offse t
Corrente de offset de entrada 
Corrente de 
polarização de entrada 
Faixa de tensão de 
entrada em modo-comum
Amplificação de tensão diferencial para grandes sinais 
Resistência de entrada
Resistência de saíd a
Capacitância de entrada
Razão de rejeição 
de modo-comum 
Sensibilidade à 
tensão de alimentação(∆V
IO/∆VCC) 
Corrente de saída de curto-circuito  
Corrente de alimentação 
Tempo de subida
Fator de overshoot
Taxa de inclinação com ganho unitárioSem carga, 
Sem carga, Dissipação total de potência Oscilação máxima de 
pico da tensão de saíd aFaixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
Faixa complet a
     ±25       ±40
Faixa complet a
Faixa complet aPARÂMETRO
PARÂMETROMÍN.       TÍP.       MÁX.UNID .IO(ajuste)
Veja nota 6
mín
= ±9 V
a ±15 V±12          ±13
±12±15
,
,
,,
,±12 ±12          ±14
±10          ±13
±10
Características de operação, VCC+ = 15 V, VCC– = –15 V, TA = 25oC
,,
Figura 10.49 Continuação.528   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   528 3/11/13   6:06 PMCi      Capacitância de entrada: Para considerações 
sobre altas frequências, é útil saber que a entrada 
para o amp-op tem tipicamente 1,4 pF de capaci-tância, um valor geralmente pequeno mesmo se comparado com a capacitância parasita de fiação.
CMRR     Razão de rejeição de modo-comum: Este parâmetro do amp-op é tipicamente 90 dB, mas pode chegar a 70 dB. Visto que 90 dB equivale a 31.622,78, o amp-op amplifica a diferença das entradas acima de 30.000 vezes mais do que amplifica o ruído (entrada comum).
I
CC      Corrente de alimentação: O amp-op drena um to-
tal de 2,8 mA, tipicamente da fonte dupla de tensão, mas a corrente drenada pode ser tão pequena quanto  
1,7 mA. Esse parâmetro ajuda o usuário a deter -
minar o tamanho da fonte de tensão a ser utilizada. Também pode ser usado para calcular a potência dissipada pelo CI (P
D = 2VCCICC).
PD      Dissipação total de potência: A potência total 
dissipada pelo amp-op é tipicamente 50 mW, mas pode chegar a 85 mW. Com relação ao parâmetro anterior, podemos ver que o amp--op dissipará cerca de 50 mW quando drenar aproximadamente 1,7 mA de uma fonte dupla de 15 V . Para tensões de alimentação menores, a corrente drenada, assim como a dissipação total de potência, será menor.
eXemplO 10.16Utilizando especificações listadas na Tabela 10.3, cal -
cule a tensão de offset de saída típica para a conexão de circuito da Figura 10.50.Solução: O offset na saída devido a V
IO é calculado por
Equação 10.16:
Vo(offset) =VIOR1+Rf
R1
=(1 mV) a12 k+360 k
12 kb=31    Vm
A tensão de saída devida a IIO é calculada por
Equação 10.18:
Vo(offset) = IIORƒ = 20 nA (360 kΩ) = 7,2 mV
Considerando que esses dois offsets sejam de mesma polaridade na saída, obtemos a tensão total de offset de saída:
V
o(offset) = 31 mV + 7,2 mV = 38,2 mV
Figura 10.50 Circuito com amp-op para os exemplos 
10.16, 10.17 e 10.19.Tabela 10.3 Características elétricas do μA741: VCC = ±15 V , TA = 25 °C.  
Características Mínima Típica Máxima Unidade
  V  IOTensão de offset de entrada   Vm  6  1 
  I  IOCorrente de offset de entrada   An  002  02 
  I  IBCorrente de polarização de entrada   An  005  08 
  V  ICRFaixa de tensão de entrada de modo-comum   12   V  31
  V  OMOscilação máxima de pico da tensão de saída   12   V  41
  A  VDAmplificação de tensão diferencial para grandes sinais   Vm/V  002  02 
  r i Resistência de entrada  M  2  3,0  
  r o Resistência de saída    57  
  C iCapacitância de entrada    Fp  4,1 
Bd 09 07 CMRR Razão de rejeição de modo-comum 
  I CC Corrente de alimentação  Am  8,2  7,1 
  P D Dissipação total de potência    05  58  Wm Capítulo 10  amplificadores operacionais  529
Boylestad_2012_cap10.indd   529 3/11/13   6:07 PMeXemplO 10.17
Para características típicas do amp-op 741 (ro = 75 Ω, 
A = 200 V/mV), calcule os seguintes valores para o 
circuito da Figura 10.50:a) A
CL.
b) Zi.
c) Zo.
Solução:a) Equação 10.8:
 Vo
Vi=-Rf
R1=-360 k
12 k= 301
b     
b) Zi = R1 = 12 kΩ
c)
 Zo=ro
(1+bA)
=75 
1+a1
30b(200  V/mV)=0,011           
Características de operação
Um outro grupo de valores usados para descrever 
a operação do amp-op com sinais variáveis é fornecido na Tabela 10.4.
eXemplO 10.18Calcule a frequência de corte de um amp-op com as características descritas nas tabelas 10.3 e 10.4.Solução:Equação 10.23:
fC=f1
AVD=B1
AVD=1 MHz
20.000=50 Hz     
eXemplO 10.19Calcule a frequência máxima do sinal de entrada para o 
circuito na Figura 10.50, com uma entrada V
i = 25 mV .
Solução: Para um ganho de malha fechada A
CL = 30 e uma entrada 
Vi = 25 mV , o fator de ganho da saída é calculado como 
K = ACLVi = 30(25 mV) = 750 mV = 0,750 VUtilizando a Equação 10.25, a frequência máxima do sinal, ƒ
máx, é:
fmáx=SR
2pK=0,5 V>ms
2p(0,750  V)=106 kHz      
Desempenho do amp-op
O fabricante fornece diversas descrições gráficas a 
respeito do desempenho do amp-op. A Figura 10.51 inclui algumas curvas de desempenho típicas que comparam  
várias características em função da tensão de alimentação. O ganho de tensão de malha aberta aumenta à medida que aumenta o valor da tensão de alimentação. Enquanto as informações fornecidas anteriormente correspondem a uma tensão de alimentação específica, as curvas de desempenho a seguir mostram como o ganho de tensão é afetado utili-zando-se uma gama de valores de tensão de alimentação.
eXemplO 10.20Utilizando a Figura 10.51, determine o ganho de tensão de malha aberta para uma tensão de alimentação de V
CC = ±12 V .Ganho de tensão (dB)110 100
95
90
85
48 1216
Consumo de potência (mW)
Tensão de alimentação  (+VCC)80
60
40
20010 1520Resistência de entrada  (Ω)10 M
1 M 100 k 10 k 1 k10 k
1 MResistência de saída  (Ω)
100
 Frequência (Hz)100100 k1 M100
Tensão de alimentação (+VCC)
Frequência (Hz)105
200300400500600
100 k 10 k 1 k 100
Figura 10.51 Curvas de desempenho.
Tabela 10.4 Características de operação: VCC = ±15 V , TA = 25 °C.
Parâmetro Mínimo Típico Máximo Unidade
  B   1 Largura de banda de ganho unitário   zHM  1   
  t r  Tempo de subida   3,0   ms 530   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   530 3/11/13   6:07 PMSolução: 
A partir da curva na Figura 10.51, AVD ≈ 104 dB. Esse 
é um ganho de tensão linear de
AVD(dB) = 20 log10 AVD
 104 dB = 20 log AVD
     AVD=antilog 104
20=158,5 ×103     
Outra curva de desempenho na Figura 10.51 mostra 
como o consumo de potência varia em função da tensão de alimentação. Como podemos ver, o consumo de potência aumenta com valores maiores da tensão de alimentação. Por exemplo, enquanto a dissipação de potência é cerca de 50 mW em V
CC = ±15 V , ela cai para cerca de 5 mW com 
VCC = ±5 V . Duas outras curvas mostram como as resis-
tências de entrada e saída são afetadas pela frequência: a resistência de entrada cai e a resistência de saída aumenta em altas frequências.
10.9  OpeRaçãO DifeRenCial 
e mODO-COmum
Uma das características mais importantes de uma 
conexão de circuito diferencial, como a existente em um 
amp-op, é a capacidade de o circuito amplificar bastante os sinais opostos nas duas entradas, enquanto amplifica pouco os sinais que são comuns a ambas as entradas. Um amp-op fornece um componente de saída que se deve à amplificação da diferença dos sinais aplicados às entra -
das positiva e negativa, e um componente que se deve aos sinais comuns a ambas as entradas. Uma vez que a amplificação dos sinais de entrada opostos é muito maior que a dos sinais de entrada comuns, o circuito fornece uma rejeição ao modo-comum descrita por um valor numérico chamado de razão de rejeição de modo-comum (CMRR, do inglês common-mode rejection ratio ).
entradas diferenciais
Quando entradas separadas são aplicadas ao amp-
-op, o sinal de diferença resultante é a diferença entre as duas entradas.
 Vd=Vi1-Vi2   (10.26)
entradas comuns
Quando ambos os sinais de entrada são iguais, o sinal 
comum às duas entradas pode ser definido como a média aritmética entre dois sinais. Vc=1
2(Vi1+Vi2   ) (10.27)
tensão de saída
Uma vez que qualquer sinal aplicado a um amp-op 
tem, de modo geral, componentes tanto em fase quanto fora de fase, a saída resultante pode ser expressa como
 Vo=AdVd+AcVc (10.28)
onde Vd = tensão de diferença dada pela Equação 10.26
Vc = tensão comum dada pela Equação 10.27
Ad = ganho diferencial do amplificador
Ac = ganho de modo-comum do amplificador
entradas de polaridades opostas
Se entradas de polaridades opostas aplicadas a um 
amp-op são sinais idealmente opostos, Vi1 = – Vi2 = Vs, a 
tensão de diferença resultante é
Equação 10.26: Vd = Vi1 – Vi2 = Vs – (–Vs) = 2Vs
enquanto a tensão comum resultante é
Equação 10.27:
Vc=1
2(Vi1+Vi2)=1
2[Vs+(-Vs)]=0
de maneira que a tensão de saída resultante é
Equação 10.28:  Vo = AdVd + AcVc = Ad (2Vs) + 0 = 2 AdVs
Isso mostra que, quando as entradas são sinais ideal-
mente opostos (não há nenhum elemento comum), a saída é o ganho diferencial vezes o dobro do sinal de entrada aplicado a uma das entradas.
entradas de mesma polaridade
Se entradas de mesma polaridade são aplicadas a um 
amp-op, Vi1 = Vi2 = Vs, a tensão de diferença resultante é
Equação 10.26: Vd = Vi1 – Vi2 = Vs – Vs = 0
enquanto a tensão comum resultante é
Equação 10.27:
Vc=1
2(Vi1+Vi2)=1
2(Vs+Vs)=Vs
de maneira que a tensão de saída resultante é
Equação 10.28: Vo = AdVd + AcVc = Ad (0) + AcVs = AcVs
Isso mostra que, quando as entradas são sinais ideais 
em fase (nenhum sinal de diferença), a saída é o ganho de modo-comum vezes o sinal de entrada V
s, o que mostra 
que ocorre apenas a operação de modo-comum.
Rejeição de modo-comum
As soluções anteriores fornecem as relações que 
podem ser utilizadas para medir Ad e Ac em circuitos com 
amp-ops.Capítulo 10  amplificadores operacionais  531
Boylestad_2012_cap10.indd   531 3/11/13   6:07 PM1.  Para medir Ad: Estabeleça Vi1 = – Vi2 = Vs = 0,5 V , de 
maneira que
Equação 10.26: Vd = (Vi1 – Vi2) = (0,5 V – (– 0,5 V) = 1 V
e Equação 10.27:
Vc=1
2(Vi1+Vi2)=1
2[0,5 V+(-0,5 V)]=0 V 
Sob essas condições, a tensão de saída éEquação 10.28: V
o = AdVd + AcVc = Ad (1 V) + Ac(0) = Ad
 Portanto, ajustar as tensões de entrada Vi1 = – Vi2 = 
0,5 V resulta em uma tensão de saída numericamente igual ao valor de A
d.
2.  Para medir Ac: Estabeleça Vi1 = Vi2 = Vs = 1 V de 
maneira queEquação 10.26: V
d = (Vi1 – Vi2) = (1 V – 1 V) = 0 V
e  Equação 10.27:
Vc=1
2(Vi1+Vi2)=1
2(1 V+1 V)=1 V
Sob essas condições, a tensão de saída éEquação 10.28: V
o = AdVd + AcVc = Ad (0 V) + Ac(1 V) = Ac
 Portanto, ajustar as tensões de entrada Vi1 = Vi2 =  
1 V resulta em uma tensão de saída numericamente igual ao valor de A
c.
Razão de rejeição de modo-comum
Uma vez obtidos Ad e Ac (pelo procedimento de 
medida discutido anteriormente), podemos, agora, cal-cular um valor para a razão de rejeição de modo-comum (CMRR), a qual é definida pela seguinte equação: 
RRMC   =Ad
Ac  
 (10.29)
O valor de CMRR também pode ser expresso em 
termos logarítmicos como:
 RRMC    (log)=20 log10 Ad
Ac   )Bd( 
 (10.30)
eXemplO 10.21Calcule a CMRR para as medidas mostradas nos cir -
cuitos da Figura 10.52.Solução: Das medidas mostradas na Figura 10.52(a), utilizando o procedimento do passo 1 anterior, obtemos:
Ad=Vo
Vd=8 V
1 mV=    0008
Das medidas mostradas na Figura 10.52(b), utilizando o procedimento do passo 2 anterior, obtemos:
Ac=Vo
Vc=12 mV
1 mV=    21
–+
–+–+
–+
Vd= 8 VVo
Vi2
= −0,5 mV
(a)Vd
= 1 mVVo
= 8 V
Vi1
= 1 mVVo
= 12 mV
Vc
= 1 mVVo
= 12 mV
(b)Vi1
= 0,5 mV
Vi2
= 1 mV
Figura 10.52 Operação (a) diferencial e (b) de modo-comum.532   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   532 3/11/13   6:07 PMUtilizando-se a Equação 10.28, o valor de CMRR é
RRMC =Ad
Ac=8000
12=666,7    
que também pode ser expresso como
RRMC =20 log10 Ad
Ac
=20 log10 666,7 =56,48  dB     
Deve ficar claro que a operação desejada ocor -
rerá quando Ad é muito grande e Ac, muito pequeno. 
Isto é, os componentes do sinal de polaridades opostas 
aparecerão muito amplificados na saída, enquanto com-ponentes do sinal que estão em fase se cancelarão em grande parte, de modo que o ganho de modo-comum, A
c, é muito pequeno. Idealmente, o valor da CMRR é 
infinito. Na prática, quanto maior esse valor, melhor é o funcionamento do circuito.
Podemos expressar a tensão de saída em termos do 
valor de CMRR como segue
Equação 12.22:
 Vo=AdVd+AcVc=AdVda1+AcVc
AdVdb   
Utilizando a Equação 12.24, podemos escrever a 
equação anterior como:
 Vo=AdVda1+1
CMRR Vc
Vdb   
 (10.31)
Mesmo quando ambos os componentes Vd e Vc 
do sinal estão presentes, a Equação 10.31 mostra que, para valores altos de CMRR, a tensão de saída se deve principalmente ao sinal de diferença, com o compo-nente de modo-comum bastante reduzido ou rejeitado. Alguns exemplos práticos ajudarão a tornar essa ideia mais clara.
eXemplO 10.22Determine a tensão de saída de um amp-op para as tensões de entrada V
i1 = 150 μV,  Vi2 = 140 μV . O ampli -
ficador tem um ganho diferencial Ad = 4000 e o valor 
de CMRR é:a) 100.b) 10
5.
Solução: Equação 10.26:V
d = Vi1 – Vi2 = (150 – 140) µV = 10 µVEquação 10.27:
Vc=1
2(Vi1+Vi2)
=150 mV+140 mV
2=145 m   V
a) Equação 10.31:
Vo=AdVda1+1
CMRR Vc
Vdb    
=(4000)(10  mV)a1+1
100 145 mV
10 mVb
=40 mV(1,145) =45,8 mV     
b)   Vo=(4000)(10  mV)a1+1
105 145 mV
10 mVb
=40 mV(1,000145) =40,006  mV        
O Exemplo 10.22 mostra que, quanto maior o valor 
de CMRR, mais próxima a tensão de saída estará da dife-rença das entradas vezes o ganho diferencial, e o sinal de modo-comum será rejeitado.
10.10 ReSumO
Conclusões e conceitos importantes
1.  A operação diferencial envolve a utilização de en-tradas de polaridades opostas.
2.  A operação modo-comum envolve a utilização de entradas de mesma polaridade.
3.  A rejeição de modo-comum compara o ganho de entradas diferenciais ao ganho das entradas comuns.
4.  Um amp-op é um amplificador operacional.
5.  As características básicas de um amp-op são:
 Impedância de entrada bastante alta (tipicamente megaohms)
 Ganho de tensão bastante alto (tipicamente algumas centenas de milhares ou maior) 
 Baixa impedância de saída (tipicamente menor  
que 100 Ω)
6.  Terra virtual é um conceito baseado no fato prático de que a tensão de entrada diferencial entre entradas positiva (+) e negativa (–) está por volta de (virtual -
mente) 0 V , se calculada como a tensão de saída (no máximo, a da fonte de alimentação) dividida pelo ganho muito alto do amp-op.
7.  As conexões básicas de amp-op incluem:
 Amplificador inversor
 Amplificador não inversor
 Amplificador de ganho unitárioCapítulo 10  amplificadores operacionais  533
Boylestad_2012_cap10.indd   533 3/11/13   6:07 PM Amplificador somador
 Amplificador integrador
8.  As especificações amp-op incluem:
 Correntes e tensões de offset
 Parâmetros de frequência
 Ganho-largura de banda 
 Taxa de inclinação
equações
RRMC   =20 log10 Ad
Ac   
Amplificador inversor: 
   Vo
Vi=-Rf
R1   
Amplificador não inversor:
   Vo
Vi=1+Rf
R1   
Seguidor unitário:
Vo = V1
Amplificador somador: 
   Vo=- aRf
R1V1+Rf
R2V2+Rf
R3V3b   
Amplificador integrador:
   vo(t)=-1
RC v1(t) dt
Taxa de inclinação  (SR)=Vo
t  V>m     s
10.11 análiSe COmputaCiOnal
pSpice para Windows
Programa 10.1 — Amp-op inversor Um amp-op 
inversor, mostrado na Figura 10.53, é analisado primeiro. 
Com o display da tensão CC ligado, o resultado após executar uma análise mostra que, para uma entrada de 2 V e um ganho de circuito de –5,
A
v = –RF/R1 = –500 kΩ/100 kΩ = –5
A saída é exatamente –10 V:
Vo = AvVi = –5(2 V) = –10 V
A entrada para o terminal negativo é –50,01 μV , o 
qual está virtualmente aterrado, ou em 0 V .Um circuito amp-op inversor prático está desenhado 
na Figura 10.54. Utilizando os mesmos valores de resistores da Figura 10.53, com um amp-op real, o μ A741, obtemos 
a saída resultante –9,96 V , próximo do valor ideal de  
–10 V . Essa pequena diferença do dispositivo ideal se deve ao ganho real e à impedância de entrada do amp-op μ A741.
Antes de completar a análise, a seleção de Analysis 
Setup, Transfer Function e Output de V(RF:2) e Input Source de V
i mostrará as características de pequeno sinal 
na listagem de saída. O ganho do circuito pode ser visto
Vo/Vi = –5
Resistência de entrada em Vi = 1 × 105
Resistência de saída em Vo = 4,95 × 10–3 
Programa 10.2 — Amp-op não inversor A Figura 
10.55 mostra um circuito amp-op não inversor. As tensões 
Figura 10.53 Amp-op inversor utilizando o modelo ideal.
Figura 10.54 Circuito amp-op inversor prático.534   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   534 3/11/13   6:07 PMde polarização são mostradas na figura. O ganho teórico 
do amplificador deveria ser:
Av = (1 + RF/R1) = 1 + 500 kΩ/100 kΩ = 6
Para uma entrada de 2 V , a saída resultante será:
Vo = AvVi = 6(2 V) = 12 V
A saída está em fase com a entrada.
Programa 10.3 — Circuito amp-op somador Um circuito amp-op somador como o do Exemplo 10.3 é mostrado na Figura 10.56. As tensões de polarização tam -
bém estão na Figura 10.56, mostrando a saída resultante em 3 V , como calculado no Exemplo 10.3. Observe como o conceito de terra virtual funciona bem para a entrada negativa de apenas 3,791 μV.
Programa 10.4 — Circuito amp-op de ganho unitário A Figura 10.57 mostra um circuito amp-op de 
ganho unitário com suas tensões de polarização. Para uma entrada de +2 V , a saída é exatamente +2 V .
Programa 10.5 — Circuito integrador com 
amp-op Um circuito integrador com amp-op é mos-
trado na Figura 10.58. A entrada é selecionada como VPULSE, que é ajustada para ser uma entrada do tipo degrau, como mostrado a seguir: ajuste ac  = 0, dc  = 0, 
V1 = 0 V , V2 = 2 V , TD = 0, TR = 0, TF = 0, PW = 10 ms e PER = 20 ms. Isso faz com que haja um degrau de 
Figura 10.55 Esquema no Design Center para o circuito 
amp-op não inversor.
Figura 10.57 Amplificador de ganho unitário.
Figura 10.56 Amplificador somador do Programa 10.3.
Figura 10.58 Circuito integrador com amp-op.Capítulo 10  amplificadores operacionais  535
Boylestad_2012_cap10.indd   535 3/11/13   6:07 PM0 V a 2 V , sem atraso, tempo de subida ou de queda, com 
um período de 10 ms repetido após um período de 20 ms. Nesse problema, a tensão sobe instantaneamente para 2 V, mantém-se nesse nível por um tempo suficientemente longo para que a saída desça como uma rampa de tensão do valor de alimentação  máximo de +20 V para o nível 
mais baixo de –20 V . Teoricamente, a saída para o circuito da Figura 10.58 é:
vo(t)=-1>RC vi(t) dt
vo(t)=-1>(10 k)(0,01  mF) 2 dt
=-10.000 2 dt=-20.000 t   
Trata-se de uma rampa de tensão negativa caindo 
a uma taxa (inclinação) de –20.000 V/s. Essa rampa de tensão cai de +20 V para –20 V em
40 V/20.000 = 2 × 10
–3 = 2 ms
A Figura 10.59 mostra a forma de onda degrau na 
entrada e a forma de onda da rampa de saída resultante obtida utilizando PROBE.
multisim
O mesmo circuito integrador pode ser construído 
e operado utilizando-se o Multisim. A Figura 10.60(a) mostra o circuito integrador montado com o Multisim, com um osciloscópio conectado à saída do amp-op. O gráfico obtido do osciloscópio é mostrado na Figura 10.60(b), e a forma de onda de saída linear caindo de +20 V para  
–20 V em um período de cerca de 2 ms.
Programa 10.6 — Circuito multiestágio com 
amp-op Um circuito multiestágio com amp-op é mos-
trado na Figura 10.61. A entrada de 200 mV para o estágio 1 fornece uma saída de 200 mV para os estágios 2 e 3. O estágio 2 é um amplificador inversor com ganho de –200 kΩ/20 kΩ = –10, com uma saída do estágio 2 de –10(200 mV) = –2 V . O estágio 3 é um amplificador não inversor com ganho de (1 + 200 kΩ/10 kΩ = 21), resultando em 
uma saída de 21(200 mV) = 4,2 V .
Figura 10.59 Forma de onda de saída Probe para o 
circuito integrador.
(a)
 (b)                
Figura 10.60 Circuito integrador Multisim: (a) circuito; (b) forma de onda.536   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   536 3/11/13   6:07 PM 5. Que tensão de saída resulta no circuito da Figura 10.66 
para uma entrada V1 = – 0,3 V?
 6. Que entrada deve ser aplicada na Figura 10.66 para resultar em uma saída de 2,4 V?Seção 10.5. Circuitos práticos com amp-ops 
 1.  Qual é a tensão de saída no circuito da Figura 10.62?
 2.  Qual é a faixa de ajustes para o ganho de tensão no circuito da Figura 10.63?
 3.  Que tensão de entrada produz uma saída de 2 V no circuito da Figura 10.64?
 4. Qual é a faixa das tensões de saída no circuito da Figura 10.65 se a entrada puder variar de 0,1 a 0,5 V?pROBlemaS
*Nota: asteriscos indicam os problemas mais difíceis.
Figura 10.61 Circuito multiestágio com amp-op.
Figura 10.63  Problema 2.
,
Figura 10.62  Problemas 1 e 25.
Figura 10.64  Problema 3.
+–
Vo20 kΩ200 kΩ
V1
(0,1 a 0,5 V)
Figura 10.65  Problema 4.Capítulo 10  amplificadores operacionais  537
Boylestad_2012_cap10.indd   537 3/11/13   6:07 PM 7.  Que faixa de tensão de saída é desenvolvida no circuito da 
Figura 10.67?
 8.  Calcule a tensão de saída produzida pelo circuito da Figura 10.68 para R
ƒ = 330 kΩ.
 9.  Calcule a tensão de saída do circuito na Figura 10.68 para R
ƒ = 68 kΩ.
 10. Esboce a forma de onda de saída resultante na Figura 10.69.
 11.  Que tensão de saída resulta no circuito da Figura 10.70 para V
1 = +0,5 V?
 12.  Calcule a tensão de saída para o circuito da Figura 10.71.
 13.  Calcule as tensões de saída V2 e V3 no circuito da Figura 
10.72.
 14.  Calcule a tensão de saída, Vo, no circuito da Figura 10.73.
 15. Calcule Vo no circuito da Figura 10.74.
Seção 10.6  especificações do amp-op — parâmetros de 
offset CC
 *16.  Calcule a tensão de offset total para o circuito da Figura 10.75 para um amp-op com valores especificados de tensão +
VoV1
360 kΩ
12 kΩ–
Figura 10.66  Problemas 5, 6 e 26.
+
–VoRf
33 kΩ
22 kΩ
12 kΩ= +0,2 V V1
= –0,5 V V2
= +0,8 V V3
Figura 10.68  Problemas 8, 9 e 27.+
–Vo
200 kΩ
10 kΩ
10 kΩV1= 0,5 V
Figura 10.67  Problema 7.
+–
Vo200 kΩ0,1   Fμ
= +1,5 VV1
Figura 10.69 Problema 10.de offset de entrada VIO = 6 mV e corrente de offset de 
entrada IIO = 120 nA.
 *17. Calcule a corrente de polarização em cada terminal de 
entrada de um amp-op com valores especificados de  
IIO = 4 nA e IIB = 20 nA.
Seção 10.7  especificações do amp-op — parâmetros de 
frequência
 18.  Determine a frequência de corte de um amp-op com valores especificados de B
1 = 800 kHz e AVD = 150 V/mV .
 *19. Para um amp-op com uma taxa de inclinação SR = 2,4  
V/μs, qual é o máximo ganho de tensão de malha fechada que pode ser usado quando o sinal de entrada variar de 0,3 V em 10 μs?538   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   538 3/11/13   6:07 PM *20.  Para uma entrada V1 = 50 mV no circuito da Figura 10.75, 
determine a máxima frequência que pode ser usada. A taxa 
de inclinação do amp-op é SR = 0,4 V/μs.
 *21.  Utilizando as especificações listadas na Tabela 10.3, cal -
cule a tensão de offset típica para a conexão utilizada no circuito da Figura 10.75.
 *22.  Para as características típicas do amp-op 741, calcule os seguintes parâmetros para o circuito da Figura 10.75.a) A
CL.
b) Zi.
c)  Zo.
Seção 10.9 Operação diferencial e modo-comum
 23.  Calcule a CMRR (em dB) para as medidas feitas no circuito de V
d = 1 mV , Vo = 120 mV , VC = 1 mV e Vo = 20 μV.
 24.  Determine a tensão de saída de um amp-op para tensões de entrada de V
i1 = 200 μ V e Vi2 = 140 μV . O amplificador tem 
um ganho diferencial de Ad = 6000 e o valor de CMRR é:
a) 200.
b) 105.
Seção 10.11 análise computacional *25.  Utilize o Schematic Capture ou o Multisim para desenhar um circuito que determine a tensão de saída no circuito da Figura 10.62.
 *26.  Utilize o Schematic Capture ou o Multisim para calcular a tensão de saída no circuito da Figura 10.66 para a entrada V
i = 0,5 V .+–
Vo
V1
Figura 10.70 Problema 11.
,
Figura 10.72 Problema 13.
,
Figura 10.71 Problemas 12 e 28.Capítulo 10  amplificadores operacionais  539
Boylestad_2012_cap10.indd   539 3/11/13   6:07 PM *27.  Utilize o Schematic Capture ou o Multisim para calcular a 
tensão de saída no circuito da Figura 10.68 para Rf  = 68 kΩ.
 *28.  Utilize o Schematic Capture ou o Multisim para calcular a tensão de saída no circuito da Figura 10.71.
 *29.  Utilize o Schematic Capture ou o Multisim para calcular a tensão de saída no circuito da Figura 10.73.
 *30. Utilize o Schematic Capture ou o Multisim para calcular a tensão de saída no circuito da Figura 10.74.
 *31. Utilize o Schematic Capture ou o Multisim para obter a forma de onda de saída para um degrau de 2 V na entrada de um circuito integrador, como mostra a Figura 10.39, com valores de R = 40 kΩ e C = 0,003 μF.
Figura 10.74 Problemas 15 e 30.
,
Figura 10.73 Problemas 14 e 29.
Figura 10.75 Problemas 16, 20, 21 e 22.540   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap10.indd   540 3/11/13   6:07 PMAplicações do amp-op
Objetivos 
• Aprender sobre amplificadores de ganho constante, somadores e buffer de tensão.
• Compreender o funcionamento de um filtro ativo.
• Descrever diferentes tipos de fonte controlada.
11
11
11
11
11
11.1  MuLtiPLiCADOr DE 
GAnHO COnStAntE
Um dos circuitos com amp-op mais comuns é o 
multiplicador de ganho constante inversor, que fornece 
um ganho ou amplificação precisos. A Figura 11.1 mostra uma configuração padrão de circuito com o ganho resul-tante dado por:
 
A=-Rf
R1  
 (11.1)EXEMPLO 11.1Determine a tensão de saída para o circuito da Figura 11.2 com uma entrada senoidal de 2,5 mV .Solução: O circuito da Figura 11.2 utiliza um amp-op 741 para fornecer um ganho fixo ou constante, que, calculado a partir da Equação 11.1, será:
A=-
Rf
R1=-200 k
2 k=-    001
Logo, a tensão de saída é:
Vo = AVi = –100(2,5 mV) = –250 mV = – 0,25 V
+–
A−=Rf
R1
Figura 11.1 Amplificador com ganho fixo.
2,5 mV
Figura 11.2 Circuito para o Exemplo 11.1.
Boylestad_2012_cap11.indd   541 3/11/13   6:07 PMUm multiplicador de ganho constante não inversor 
é fornecido pelo circuito da Figura 11.3, sendo o ganho 
dado por:
 A=1+Rf
R1  
 (11.2)
EXEMPLO 11.2Calcule a tensão de saída do circuito da Figura 11.4 para uma entrada de 120 μV.
Solução: O ganho do circuito com amp-op é calculado utilizando--se a Equação 11.2 :
A=1+Rf
R1=1+240 k
2,4 k
=1+100=    101
A tensão de saída é, então,
Vo = AVi = 101(120 µV) = 12,12 mVGanhos com múltiplos estágios
Quando diversos estágios são conectados em série, 
o ganho total é o produto dos ganhos individuais de cada estágio. A Figura 11.5 mostra uma conexão de três está-gios. O primeiro estágio está conectado para proporcionar um ganho não inversor dado pela Equação 11.1. Os dois estágios seguintes proporcionam ganhos inversores dados pela Equação 11.1. O ganho total do circuito é, portanto, não inversor e calculado por
A = A
1A2A3
onde A1 = 1 + Rƒ/R1, A2 = –Rƒ/R2 e A3 = –Rƒ/R3.
EXEMPLO 11.3Calcule a tensão de saída do circuito da Figura 11.5 para os resistores com os seguintes valores: R
ƒ = 470 kΩ,  
R1 = 4,3 kΩ, R2 = 33 kΩ e R3 = 33 kΩ, para uma entrada 
de 80 μV.Solução: Calculamos o ganho do amplificador 
A=A1  A2  A3
=a1+Rf
R1ba-Rf
R2ba-Rf
R3b
=a1+470 k
4,3 kba-470 k
33 kba-470 k
33 kb
=(110,3)( -14,2)(-14,2) =22,2 ×103   
Figura 11.3 Amplificador de ganho fixo não inversor.
80 µV
Figura 11.5 Conexão de ganho constante com múltiplos estágios.
120 ,
μV27
6
43
Figura 11.4 Circuito para o Exemplo 11.2.542   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   542 3/11/13   6:07 PMA=A1  A2  A3
=a1+Rf
R1ba-Rf
R2ba-Rf
R3b
=a1+470 k
4,3 kba-470 k
33 kba-470 k
33 kb
=(110,3)( -14,2)(-14,2) =22,2 ×103   
de maneira que:
Vo = AVi = 22,2 × 103(80 µV) = 1,78 V 
EXEMPLO 11.4
Mostre a conexão de um LM124 (amp-op quádruplo) atuando como um amplificador de três estágios com ganhos de +10, –18 e –27. Utilize um resistor de reali -
mentação de 270 kΩ para os três circuitos. Que tensão de saída resultará para uma entrada de 150 μV?
Solução: Para o ganho de +10,
A1=1+Rf
R1=+10
Rf
R1=10-1=9
R1=Rf
9=270 k
9=30 k   
Para o ganho de –18,
A2=-Rf
R2=-18
R2=Rf
18=270 k
18=15 k   
Para o ganho de –27,A3=-Rf
R3=-27
R3=Rf
27=270 k
27=10 k   
O circuito que mostra as conexões dos pinos e todos os componentes usados aparece na Figura 11.6. Para uma entrada V
1 = 150 μV , a tensão de saída será
Vo = A1A2A3V1 = (10)(–18)(–27)(150 µV) 
    = 4860(150 µV)
    = 0,729 V
Diversos estágios com amp-op também poderiam 
ser utilizados para fornecer diferentes ganhos, como é 
demonstrado no exemplo a seguir.
EXEMPLO 11.5Mostre a conexão de três estágios com amp-op utilizan-do um CI LM348 para fornecer saídas que são 10, 20 e 50 vezes maiores do que a entrada. Utilize um resistor de realimentação R
ƒ = 500 kΩ em todos os estágios.
Solução: Calculamos os resistores para cada estágio:
R1=-Rf
A1=-500 k
-10=50 k
R2=-Rf
A2=-500 k
-20=25 k
R3=-Rf
A3=-500 k
-50=10 k   
O circuito resultante aparece na Figura 11.7.
150 µV30 kΩ15 kΩ 10 kΩRf = 270 k Ω Rf = 270 k Ω Rf = 270 k Ω
Figura 11.6 Circuito para o Exemplo 11.4 (utilizando o LM124).Capítulo 11  Aplicações do amp-op  543
Boylestad_2012_cap11.indd   543 3/11/13   6:07 PM11.2 SOMA DE tEnSõES
Outro uso popular do amp-op é como um amplifi -
cador somador. A Figura 11.8 mostra a conexão, sendo a 
saída a soma das três entradas, cada uma multiplicada por um ganho diferente. A tensão de saída é:
 Vo=- aRf
R1V1+Rf
R2V2+Rf
R3V3b  
 (11.3)EXEMPLO 11.6Calcule a tensão de saída para o circuito da Figura 11.9. As entradas são V
1 = 50 mV sen(1000t) e V2 = 10 mV 
sen(3000t).Solução: A tensão de saída é
Vo=- a330 k
33 kV1+330 k
10 kV2b
=-(10 V1+33 V2)
=-[10(50  mV)  sen(1000 t)
+33(10  mV)  sen(3000 t)]
= [0,5 sen (1000 t) 0,33 sen (3000 t)]
Subtração de tensão
Dois sinais podem ser subtraídos um do outro de 
diversos modos. Na Figura 11.10 são mostrados dois estágios com amp-op empregados para proporcionar a subtração de dois sinais de entrada. A saída resultante é dada por:
Figura 11.7 Circuito para o Exemplo 11.5 (utilizando o LM348).
Figura 11.8 Amplificador somador.544   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   544 3/11/13   6:07 PMVo=- cRf
R3a-Rf
R1V1b+Rf
R2V2d   
 Vo=- aRf
R2V2-Rf
R3 Rf
R1V1b  
 (11.4)
EXEMPLO 11.7
Determine a tensão de saída para o circuito da Figura 11.10 com os componentes R
ƒ = 1 MΩ, R1 = 100 kΩ, 
R2 = 50 kΩ e R3 = 500 kΩ.
Solução: Calculamos a tensão de saída:
Vo=- a1 M
50 kV2-1 M
500 k 1 M
100 kV1b
=-(20 V2-20 V1)= 20(V2V1)   
A saída é a diferença entre V2 e V1 multiplicada por um 
fator de ganho igual a –20.
Outra conexão que fornece a subtração entre dois 
sinais aparece na Figura 11.11. Essa conexão utiliza apenas um estágio com amp-op para proporcionar a subtração entre dois sinais de entrada. Utilizando a superposição, podemos mostrar que a saída é dada por:
 
Vo=R3
R1+R3 R2+R4
R2V1-R4
R2V2  
 (11.5)
EXEMPLO 11.8Determine a tensão de saída para o circuito da  
Figura 11.12.Solução: A tensão de saída resultante pode ser escrita como:
Vo=a20 k
20 k+20 kba100 k+100 k
100 kbV1
-100 k
100 k V2=V1-V2
   
A tensão de saída resultante é a diferença entre as duas tensões de entrada.
Figura 11.10 Circuito para subtrair dois sinais.
Figura 11.9 Circuito para o Exemplo 11.6.
Figura 11.11 Circuito de subtração.Capítulo 11  Aplicações do amp-op  545
Boylestad_2012_cap11.indd   545 3/11/13   6:07 PM11.3 BuffEr DE tEnSãO
Um circuito buffer fornece um meio de isolar um 
sinal de entrada de uma carga ao utilizar um estágio com 
ganho unitário de tensão, sem inversão de fase ou pola-ridade, e agir como um circuito ideal com impedância de entrada muito alta e impedância de saída muito baixa. A Figura 11.13 mostra um amp-op conectado de modo a proporcionar essa operação de amplificador buffer.  
A tensão de saída é determinada por:
 
Vo=V1   (11.6)
A Figura 11.14 mostra como um sinal de entrada 
pode ser fornecido para duas saídas separadas. A vantagem dessa conexão é que a carga acoplada em uma saída tem pouca (ou nenhuma) interferência na outra saída. De fato, as saídas são buferizadas ou isoladas uma da outra.
EXEMPLO 11.9Mostre a conexão de um 741 que atue como um circuito de ganho unitário.Solução: A conexão é mostrada na Figura 11.15.11.4 fOntES COntrOLADAS
Amplificadores operacionais podem ser empregados 
para formar vários tipos de fontes controladas. Uma tensão de entrada pode ser utilizada para controlar uma tensão ou uma corrente de saída, ou uma corrente de entrada pode ser usada para controlar uma tensão ou uma corrente de saída. Esses tipos de conexão são adequados para uso em vários circuitos de instrumentação. Uma configuração para cada tipo de fonte controlada é apresentada a seguir.
fonte de tensão controlada por tensão
Uma configuração ideal de uma fonte de tensão 
cuja saída Vo é controlada por uma tensão de entrada V1 é 
mostrada na Figura 11.16. Podemos ver que a tensão de saída é dependente da tensão de entrada (vezes um fator de escala k ). Esse tipo de circuito pode ser construído 
utilizando-se um amp-op, como mostra a Figura 11.17. 
Figura 11.12 Circuito para o Exemplo 11.8.
Figura 11.13 Amplificador de ganho unitário (buffer).
2
6
437
Figura 11.15 Conexão para o Exemplo 11.9. 
Figura 11.14 Utilização do amplificador buffer para 
fornecer sinais de saída.546   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   546 3/11/13   6:07 PMDuas versões do circuito são mostradas: uma utiliza a 
entrada inversora e a outra, a entrada não inversora. Para a conexão da Figura 11.17(a), a tensão de saída é
 Vo=-Rf
R1V1=kV1  
 (11.7)
enquanto aquela da Figura 11.17(b) resulta em
 Vo=a1+Rf
R1bV1=kV1  
 (11.8)
fonte de corrente controlada por tensão
Uma configuração ideal de circuito que gere uma 
corrente de saída controlada por uma tensão de entrada é apresentada na Figura 11.18. A corrente de saída depende da tensão de entrada. Na prática, o circuito pode ser construído como na Figura 11.19, com a corrente de saída através do resistor de carga R
L controlada pela tensão de entrada 
V1. A corrente através do resistor de carga RL pode ser 
determinada como:
 Io=V1
R1=kV1  
 (11.9)fonte de tensão controlada por corrente
Uma configuração ideal de uma fonte de tensão 
controlada por uma corrente de entrada é mostrada na 
Figura 11.20. A tensão de saída depende da corrente de entrada. Uma configuração prática do circuito é construída utilizando-se um amp-op, como mostra a Figura 11.21.  
A tensão de saída é:
 
Vo=-I1RL=kI1 (11.10)
Vo=a–Rf
R1bV1Vo=a1+Rf
R1b
Figura 11.17 Circuitos práticos de fontes de tensão controladas por tensão.
Figura 11.19 Circuito prático de fonte de corrente 
controlada por tensão.
Figura 11.16 Fonte ideal de tensão controlada por tensão.
Figura 11.18 Fonte ideal de corrente controlada por tensão.Capítulo 11  Aplicações do amp-op  547
Boylestad_2012_cap11.indd   547 3/11/13   6:07 PMfonte de corrente controlada por corrente
Uma configuração ideal de um circuito que gere uma 
corrente de saída dependente de uma corrente de entrada 
é mostrada na Figura 11.22. Nesse tipo de circuito, uma corrente de saída é fornecida dependendo da corrente de entrada. Uma configuração prática do circuito é mostrada na Figura 11.23. A corrente de entrada I
1 resulta na corrente 
de saída Io, de maneira que:
 Io=I1+I2=I1+I1R1
R2
=a1+R1
R2bI1=kI1
 (11.11)EXEMPLO 11.10a) Para o circuito da Figura 11.24(a), calcule I
L.
b) Para o circuito da Figura 11.24(b), calcule Vo.
Solução: a) Para o circuito da Figura 11.24(a):
IL=V1
R1=8 V
2 k=4 mA    
b) Para o circuito da Figura 11.24(b):
Vo = –I1R1 = –(10 mA)(2 kΩ) = –20 V
Figura 11.20 Fonte ideal de tensão controlada por corrente.
 Figura 11.22 Fonte ideal de corrente controlada por corrente.
Figura 11.24 Circuitos para o Exemplo 11.10.
Figura 11.21 Configuração prática de fonte de tensão 
controlada por corrente.
Figura 11.23 Configuração prática de fonte de corrente 
controlada por corrente.548   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   548 3/11/13   6:07 PM11.5  CirCuitOS DE inStruMEnt AçãO
Uma área bastante popular de aplicação do amp-op 
é em circuitos de instrumentação, tais como voltímetros 
CC ou CA. Alguns circuitos típicos demonstrarão como os amp-ops podem ser utilizados.
Milivoltímetro CC
A Figura 11.25 mostra um amp-op 741 sendo empre -
gado como o amplificador básico em um milivoltímetro CC. O amplificador proporciona um medidor com alta impedância de entrada e fatores de escala que dependem apenas do valor e da precisão dos resistores. Observe que a leitura no medidor representa um sinal de milivolts na entrada do circuito. Uma análise do circuito com amp-op fornece a seguinte função de transferência:
`Io
V1`=Rf
R1a1
RSb=a100 k
100 kba1
10 b=1 mA
10 mV    
Portanto, uma entrada de 10 mV resultará em uma 
corrente através do medidor de 1 mA. Se a entrada for de 5 mV , a corrente através do medidor será de 0,5 mA, que é uma deflexão de meia-escala. Modificar R
ƒ para 200 kΩ, 
por exemplo, resultaria em um fator de escala do circuito de
`Io
V1`=a200 k
100 kba1
10 b=1 mA
5 mV   
mostrando que o medidor agora indica 5 mV , a escala completa. Lembramos que, para montar um milivoltíme -
tro desse tipo, é preciso ter um amp-op, alguns resistores, diodos, capacitores e um galvanômetro.Milivoltímetro CA
Outro exemplo de um circuito de instrumentação é 
o milivoltímetro CA mostrado na Figura 11.26. A função de transferência do circuito é
`Io
V1`=Rf
R1a1
RSb
=a100 k
100 kba1
10 b=1 mA
10 mV    
que parece ser a mesma do milivoltímetro CC, exceto pelo fato de que, nesse caso, o sinal fornecido é CA. Para uma tensão de entrada CA de 10 mV , o medidor apresenta uma deflexão completa de toda a escala, enquanto, para uma entrada CA de 5 mV , a deflexão é de meia-escala com a leitura no medidor interpretada em unidades de milivolts.
Acionador para display
A Figura 11.27 mostra circuitos com amp-op que 
podem ser utilizados para acionar um display de lâmpada ou de LED. Quando a entrada não inversora do circuito na Figura 11.27(a) passa para um valor acima da entrada inversora, a saída no terminal 1 vai para o valor de satura-ção positivo (cerca de +5 V nesse exemplo), e a lâmpada é acionada quando o transistor Q
1 conduz. Como mostrado 
no circuito, a saída do amp-op fornece 30 mA de corrente na base do transistor Q
1, que então conduz 600 mA através 
de um transistor adequadamente selecionado (com β  > 20) 
capaz de suportar esse valor de corrente. A Figura 11.27(b) mostra um circuito com amp-op capaz de entregar 20 mA para acionar um display de LED quando a entrada não inversora se tornar positiva quando comparada à entrada inversora.
Movimento do 
medidor entre 0 e 1 mA
Figura 11.25 Milivoltímetro CC com amp-op.Capítulo 11  Aplicações do amp-op  549
Boylestad_2012_cap11.indd   549 3/11/13   6:07 PMAmplificador de instrumentação
Um circuito que fornece uma saída com base na 
diferença entre duas entradas (vezes um fator de escala) 
é mostrado na Figura 11.28. Um potenciômetro é utili-zado para ajustar o fator de escala do circuito. Visto que são utilizados três amp-ops, é necessário apenas um CI contendo quatro amp-ops (além dos resistores). Podemos mostrar que a tensão de saída é dada porVo
V1-V2=1+2R
RP    
de modo que a saída pode ser obtida de:
 Vo=a1+2R
RPb(V1-V2)
=k(V1-V2  )
 (11.12)
galvanômetroMovimento do 
medidor entre 0 e 1 mA
Figura 11.26 Milivoltímetro CA com amp-op.
Entrada Entrada
Figura 11.27 Circuitos acionadores de display: (a) acionador de lâmpada; (b) acionador de LED.550   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   550 3/11/13   6:07 PMEXEMPLO 11.11
Calcule a expressão da tensão de saída para o circuito da Figura 11.29.Solução: A tensão de saída pode ser escrita utilizando-se a Equa -
ção 11.12 da seguinte maneira:
Vo=a1+2R
RPb(V1-V2)
=c1+2(5000)
500d(V1-V2)
 =21(V1V2)        11.6 fiL trOS A tivOS
Os amp-ops também são comumente empregados 
na construção de filtros ativos. Um circuito de filtro pode ser construído utilizando-se componentes passivos: re-sistores e capacitores. Um filtro ativo usa adicionalmente um amplificador para produzir amplificação de tensão e buferização ou isolação do sinal.
Um filtro que apresente uma resposta constante de 
CC até uma frequência de corte ƒ
OH e impeça que qualquer 
sinal passe além dessa frequência é chamado de filtro pas-sa-baixas ideal. A resposta ideal de um filtro passa-baixas é mostrada na Figura 11.30(a). Um filtro que permite a +–R
RR
–
+–+
V1Vo
RRPR
RV2
 
Figura 11.28 Amplificador de instrumentação.
+––
+–+
V1VoV2
+10 V
−10 V500 Ω5 kΩ
5 kΩ
5 kΩ5 kΩ
5 kΩ5 kΩ+10 V
−10 V+10 V
−10 V
 
Figura 11.29 Circuito para o Exemplo 11.11.Capítulo 11  Aplicações do amp-op  551
Boylestad_2012_cap11.indd   551 3/11/13   6:07 PMpassagem somente de sinais de frequência acima de uma 
frequência de corte ƒOL é um filtro passa-altas, representado 
pela Figura 11.30(b). Quando o circuito de filtro permite a passagem de sinais acima de uma frequência de corte e abaixo de uma segunda frequência de corte, é chamado de filtro passa-banda, idealizado na Figura 11.30(c).
filtro passa-baixas
Um filtro passa-baixas, de primeira ordem, com um 
único resistor e capacitor, como o que vemos na Figura 11.31(a), apresenta uma inclinação prática de –20 dB por década, como mostra a Figura 11.31(b) [em vez da resposta ideal da Figura 11.30(a)]. O ganho de tensão abaixo da frequência de corte é constante em
 
Av=1+RF
RG (11.13)
com uma frequência de corte de:
 fOH=1
2pR1C1  
 (11.14)
Conectando duas seções de filtro, como vemos na 
Figura 11.32, obtemos um filtro passa-baixas de segunda or -
dem, com inclinação prática de – 40 dB/década — próximo à característica ideal da Figura 11.30(a). O ganho de tensão do circuito e a frequência de corte são iguais para ambos os filtros, de primeira e de segunda ordem, mas a resposta do filtro de segunda ordem cai a uma taxa mais rápida.
EXEMPLO 11.12Calcule a frequência de corte de um filtro passa-baixas de primeira ordem com R
1 = 1,2 kΩ e C1 = 0,02 μF.
Solução: 
fOH=1
2pR1C1
=1
2p(1,2×103)(0,02 ×10-6)=6,63 kHz      
filtro ativo passa-altas
Os filtros ativos passa-altas de primeira e de segunda 
ordem podem ser construídos como mostra a Figura 11.33. O ganho do amplificador é calculado utilizando-se a Equa -
ção 11.13, e sua frequência de corte é dada por
 fOL=1
2pR1C1  
 (11.15)
para o filtro de segunda ordem, R1 = R2, e C1 = C2 resulta na 
mesma frequência de corte, como vimos na Equação 11.15.
Filtro passa-baixas Filtro passa-altas
Filtro 
passa-
-banda
Figura 11.30 Resposta ideal dos filtros: (a) passa-baixas; (b) passa-altas; (c) passa-banda.552   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   552 3/11/13   6:07 PMEXEMPLO 11.13
Calcule a frequência de corte do filtro passa-altas de segunda ordem da Figura 11.33(b) para R
1 = R2 =  
2,1 kΩ, C1 = C2 = 0,05 μF, RG = 10 kΩ e RF = 50 kΩ.
Solução: Equação 11.13:
Av=1+RF
RG=1+50 k
10 k=   6A frequência de corte é, portanto,
Equação 11.15:
fOL=1
2pR1C1
=1
2p(2,1×103)(0,05 ×10-6)
1,5 kHz      +–RG
C2RF
R2
(a)–20 dB/década
Amp-op
(b)fOHfVo /V1 
R1
C1–40 dB/décadaAυ
Saída ( Vo)
V1
Figura 11.32 Filtro passa-baixas ativo de segunda ordem.+–
Saída ( Vo)RG
C1 V1RF
V+
V−R1
(a)−20 dB/década
Amp-op
(b)fOHfVo /V1 
Figura 11.31 Filtro passa-baixas ativo de primeira ordem.Capítulo 11  Aplicações do amp-op  553
Boylestad_2012_cap11.indd   553 3/11/13   6:07 PMfiltro passa-banda
A Figura 11.34 mostra um filtro passa-banda utili -
zando dois estágios: o primeiro, um filtro passa-altas, e o 
segundo, um filtro passa-baixas, e a combinação dessas duas operações resulta na resposta passa-banda desejada.
EXEMPLO 11.14Calcule as frequências de corte do filtro passa-banda da Figura 11.34 com R
1 = R2 = 10 kΩ, C1 = 0,1 μF e 
C2 = 0,002 μF.
Solução: 
fOL=1
2pR1C1
=1
2p(10×103)(0,1 ×10-6)=159,15  Hz
fOH=1
2pR2C2
=1
2p(10×103)(0,002 ×10-6)=7,96 kHz       11.7 rESuMO
Equações
Multiplicador de ganho constante:
A=-Rf
R1   
Multiplicador não inversor de ganho constante:
A=1+Rf
R1   
Amplificador somador de tensão:
A=- cRf
R1V1+Rf
R2V2+Rf
R3V3d   
Buffer de tensão:
Vo = V1+–RG RF
R1
(a)Amp-op
(c)fVo /V1 Vo
fOL20 dB/década
40 dB/décadaC1
V1 +–RG RF
R2
(b)Amp-op Vo
C2
V1
R1C1
Figura 11.33 Filtro passa-altas: (a) de primeira ordem; (b) de segunda ordem; (c) gráfico da resposta.554   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   554 3/11/13   6:07 PMFrequência de corte de filtro ativo passa-baixas:
fOH=1
2pR1C1   
Frequência de corte de filtro ativo passa-altas:
fOL=1
2pR1C1     
11.8 AnáLiSE COMPut ACiOnAL
Muitas das aplicações práticas do amp-op abordadas 
neste capítulo podem ser analisadas utilizando-se o PSpice. 
A análise de vários problemas será utilizada para mostrar a polarização CC resultante ou, por meio do PROBE , 
para mostrar formas de onda resultantes. Utilize, como sempre, primeiro o Schematic para produzir o diagrama 
do circuito e estabelecer a análise desejada e, depois, o Simulation para analisar o circuito. Por fim, examine o 
Output resultante ou utilize o PROBE para a visualização 
de diversas formas de onda.Programa 11.1 — Amp-op somador
Um amp-op somador que utiliza um CI 741 é mostra-
do no esquemático OrCAD da Figura 11.35. Três entradas de tensão CC são somadas, com uma tensão CC de saída resultante determinada a seguir:
V
o = –[(100 kΩ/20 kΩ)(+2 V) + (100 kΩ/50 kΩ)(–3 V)  
                                                + (100 kΩ/10 kΩ(+1 V)]
      = –[(10 V) + (–6 V) + (10 V)] 
      = –[20 V – 6 V] = –14 V
A seguir, descrevemos os passos para desenhar o 
circuito e fazer a análise. Usando Get New Part:
Selecione μA741.
Selecione R e coloque repetidamente três resistores 
de entrada e um resistor de realimentação; estabeleça 
os valores dos resistores e modifique os nomes dos resistores, se desejar.
Selecione VDC e coloque três tensões de entrada e 
duas tensões de alimentação; estabeleça os valores de tensão e modifique seus nomes, se desejar.
        
 Seção passa-altas Seção passa-baixas
20 dB/década–20 dB/décadaAmp-op
(médio)Amp-op
Figura 11.34 Filtro ativo passa-banda.Capítulo 11  Aplicações do amp-op  555
Boylestad_2012_cap11.indd   555 3/11/13   6:07 PMSelecione GLOBAL (conector global) e utilize-o 
para identificar tensões de alimentação e estabelecer 
conexão com terminais de entrada de alimentação do amp-op (pinos 4 e 7).
Agora que o circuito foi desenhado e que os nomes 
e valores de todos os componentes foram estabelecidos, 
como mostra a Figura 11.35, pressione o botão Simula-tion para que o PSpice analise o circuito. Como não foi 
selecionada nenhuma análise específica, somente a da polarização CC será feita.
Pressione o botão Enable Bias Voltage Display para 
visualizar as tensões CC em diversos pontos do circuito. As tensões de polarização da Figura 11.35 mostram que a saída é –13,99 V (comparável ao valor calculado de  
–14 V anterior).
Programa 11.2 — v oltímetro 
CC com amp-op
Um voltímetro CC construído utilizando-se um amp-
-op μA741 é mostrado no esquemático OrCAD da Figura 
11.36. A partir do material apresentado na Seção 11.5, a função de transferência do circuito é:
I
o/V1 = (RF/R1)(1/RS) = (1 MΩ/1 MΩ)(1/10 kΩ)O valor de fundo de escala desse voltímetro (para 
corrente de fundo de escala Io = 1 mA) é, então,
V1(fundo de escala) = (10 kΩ)(1 mA) = 10 V
Portanto, uma entrada de 10 V resulta em uma cor -
rente no medidor de 1 mA — a deflexão completa do medidor. Qualquer entrada menor do que 10 V resultará em uma deflexão do medidor proporcionalmente menor.
A seguir, descrevemos os passos para desenhar o 
circuito e fazer a análise. Usando Get New Part:
Selecione μA741.
Selecione R repetidamente e coloque o resistor de 
entrada, o resistor de realimentação e o resistor de 
ajuste do medidor; estabeleça os valores dos resistores e modifique os nomes, se desejar.
Selecione VDC e ajuste a tensão de entrada e as 
duas tensões de alimentação; estabeleça valores das tensões e modifique os nomes, se desejar.
Selecione GLOBAL (conector global) e utilize-o 
para identificar as tensões de alimentação e estabelecer conexão com terminais de entrada de alimentação do amp-op (4 e 7).
Figura 11.35 Amplificador somador utilizando um amp-op μA741.556   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   556 3/11/13   6:07 PMSelecione IPROBE e o utilize como dispositivo para 
medidas.
Agora que o circuito foi desenhado e que os nomes 
e valores de todos os componentes foram estabelecidos, 
como mostra a Figura 11.36, pressione o botão Simula-tion para que o PSpice analise o circuito. Como não foi 
selecionada nenhuma análise específica, somente a da polarização CC será feita.A Figura 11.36 mostra que uma entrada de 5 V re-
sultará em uma corrente de 0,5 mA, com a leitura de 0,5 sendo feita como 5 V (uma vez que a corrente de fundo de escala de 1 mA ocorre para uma entrada de 10 V).
Programa 11.3 — filtro ativo passa-baixas
A Figura 11.37 mostra o esquema de um filtro ativo 
passa-baixas. Esse circuito de filtro de primeira ordem passa frequências de CC até a frequência de corte deter -
minada pelo resistor R
1 e pelo capacitor C1, utilizando:
ƒOH = 1/(2πR1C1)
Para o circuito da Figura 11.37, essa frequência é:
ƒOH = 1/(2πR1C1) = 1/(2π ∙ 10 kΩ ∙ 0,1 µF) = 159 Hz
A Figura 11.38 mostra o resultado obtido pelo uso 
de Analysis Setup-AC frequency e depois pela seleção 
de uma varredura CA de 100 pontos por década, de 1 Hz a 10 kHz. Feita a análise, o Analysis Graph é criado, 
como mostra a Figura 11.38. A frequência de corte obtida é  
158,8 Hz, bastante próxima à do valor anteriormente calculado.
Programa 11.4 — filtro ativo passa-altas
A Figura 11.39 mostra o esquema de um filtro ativo 
passa-altas. Esse circuito de filtro de primeira ordem passa frequências acima de uma frequência de corte determinada pelo resistor R
1 e pelo capacitor C1, utilizando
ƒOL = 1/(2πR1C1)
Figura 11.36 V oltímetro CC com amp-op.
Figura 11.37 Filtro ativo passa-baixas.Capítulo 11  Aplicações do amp-op  557
Boylestad_2012_cap11.indd   557 3/11/13   6:07 PMFigura 11.38 Análise CA do filtro passa-baixas.
Figura 11.39 Filtro ativo passa-altas.558   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   558 3/11/13   6:07 PMPara o circuito da Figura 11.39:
ƒOH = 1/(2πR1C1) = 1/(2π ∙ 18 kΩ ∙ 0,003 µF) = 2,95 kHz
A Analysis é ajustada para varredura CA de 100 
pontos por década, de 10 Hz a 100 kHz. Feita a aná-
lise, a saída com a tensão de saída em unidades dB é aquela mostrada na Figura 11.40. A frequência de corte obtida é 2,9 kHz, bastante próxima ao valor calculado anteriormente.
Programa 11.5 — filtro ativo 
passa-altas de segunda ordem
A Figura 11.41 mostra o esquema de um filtro ativo 
passa-altas de segunda ordem usando o OrCAD. Esse filtro 
passa frequências acima da frequência de corte, a qual é determinada pelo resistor R
1 e pelo capacitor C1, utilizando:
ƒOL = 1/(2πR1C1)
Para o circuito da Figura 11.41:
ƒOL = 1/(2πR1C1) = 1/(2π ∙ 18 kΩ ∙ 0,0022 µF) = 4 kHz
A Analysis Setup é ajustada para uma varredura 
CA de 20 pontos por década de 100 Hz a 100 kHz, como mostra a Figura 11.42. Feita a análise, uma saída PROBE que mostra a tensão de saída (V
o) aparece na Figura 11.43. 
A frequência de corte obtida com o Cursor é fL = 4 kHz, 
o mesmo valor calculado.
A Figura 11.44 traz o gráfico do ganho em dB versus 
frequência, mostrando que, em uma década (de cerca de 300 Hz a 3 Hz), o ganho varia aproximadamente 40 dB — como esperado para um filtro de segunda ordem.
Programa 11.6 — filtro ativo passa-banda
A Figura 11.45 mostra um circuito de filtro ativo 
passa-banda. Utilizando-se os valores do Exemplo 11.14, obtemos as frequências da banda de passagem 
ƒ
OL = 1/(2πR1C1) = 1/(2π ∙ 10 kΩ ∙ 0,1 µF) = 159 Hz
ƒOH = 1/(2πR2C2) = 1/(2π ∙ 10 kΩ ∙ 0,002 µF) = 7,96 kHz
A varredura é ajustada para 10 pontos por década de 
10 Hz a 1 MHz. O gráfico de Vo na Figura 11.46 mostra a 
frequência de corte inferior de cerca de 181,1 Hz. As fre-quências de corte são medidas na tensão 0,707 (7,8423 V) ≅ 6 V . A frequência de corte superior é de cerca de 8,2 kHz, 
usando-se o cursor no ponto de tensão superior de 0,707. Esses valores se aproximam bastante dos já calculados.
Figura 11.40 Gráfico da saída em dB para o circuito de filtro ativo passa-altas da Figura 11.39.Capítulo 11  Aplicações do amp-op  559
Boylestad_2012_cap11.indd   559 3/11/13   6:07 PMFigura 11.41 Filtro ativo passa-altas de segunda ordem.
Figura 11.42 Configuração de análise da Figura 11.41.
Figura 11.43 Gráfico Probe de Vo para o filtro ativo passa-altas de segunda ordem.560   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   560 3/11/13   6:07 PMFigura 11.44 Gráfico em dB ( Vo/Vi) para um filtro ativo passa-altas de segunda ordem.
Figura 11.45 Filtro ativo passa-banda.
Figura 11.46 Gráfico Probe do filtro ativo passa-banda.Capítulo 11  Aplicações do amp-op  561
Boylestad_2012_cap11.indd   561 3/11/13   6:07 PMSeção 11.1 Multiplicador de ganho constante
 1.  Calcule a tensão de saída para o circuito da Figura 11.47 
com uma entrada Vi = 3,5 mV rms.
 2.  Calcule a tensão de saída para o circuito da Figura 11.48 com uma entrada de 150 mV rms.
 *3.  Calcule a tensão de saída no circuito da Figura 11.49.
 *4.  Mostre a conexão de um LM124 (amp-op quádruplo) como um amplificador de três estágios com ganhos de +15, –22 e –30. Utilize um resistor de realimentação de 420 kΩ para todos os estágios. Para uma entrada V
1 = 80 μV , qual é a 
tensão na saída? 5.  Mostre a conexão de dois estágios com amp-op usando o CI LM358 para que sejam obtidas saídas que são 15 e –30 vezes maiores do que a entrada. Utilize um resistor de realimentação R
F = 150 kΩ em todos os estágios.
Seção 11.2 Soma de tensões
 6.  Calcule a tensão de saída para o circuito da Figura 11.50 
com entradas V1 = 40 mV rms e V2 = 20 mV rms.
 7. Determine a tensão de saída para o circuito da Figura 11.51.PrOBLEMAS 
*Nota: asteriscos indicam os problemas mais difíceis.
+–180 kΩ
Vo3,6 kΩ
V1+12 V
741
−12 V511
10
642
6
437
Figura 11.47 Problema 1.
+–470 kΩ
Vo12 kΩV1+15 V
741
−15 V511
10
6447 kΩ
V22
6
437
Figura 11.50 Problema 6.+–750 kΩ
Vo36 kΩ
V1+9 V
741
−9 V311
10
642
6
47
Figura 11.48 Problema 2.
+–300 kΩ
Vo150 kΩ
741
10 kΩ
10 kΩV1 = 1 VV2 = 2 V
Figura 11.51 Problema 7.+–
+–
+–
Vo510 kΩ
18 kΩ
V1
20   Vµ22 kΩ680 kΩ
33 kΩ750 kΩ
Figura 11.49 Problema 3.562   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   562 3/11/13   6:07 PM 8.  Determine a tensão de saída para o circuito da Figura 11.52.
Seção 11.3 Buffer de tensão
 9.  Mostre a conexão (incluindo a pinagem) de um estágio do 
CI LM124 conectado como amplificador de ganho unitário.
 10.  Mostre a conexão (incluindo a pinagem) de dois estágios do LM358 conectados como amplificadores de ganho unitário para proporcionar a mesma saída.
Seção 11.4 fontes controladas 11. Para o circuito da Figura 11.53, calcule I
L.
 12.  Calcule Vo para o circuito da Figura 11.54.
Seção 11.5 Circuitos de instrumentação
 13.  Calcule a corrente de saída Io no circuito da Figura 11.55.
 *14.  Calcule Vo no circuito da Figura 11.56.
Seção 11.6 filtros ativos 15.  Calcule a frequência de corte do filtro passa-baixas de primeira ordem no circuito da Figura 11.57.
Figura 11.53 Problema 11.
10 Ω+–
100 kΩ200 kΩ
V1= 10 m V
Movimento 
de 1 mAIo+12 V
741
−12 V7
42
36
M
Figura 11.55 Problema 13.
,
Figura 11.54 Problema 12.
Figura 11.52 Problema 8. 16.  Calcule a frequência de corte do filtro passa-altas na Figura 11.58.
 17.  Calcule as frequências de corte inferior e superior do filtro passa-banda na Figura 11.59.
Seção 11.8 Análise computacional
 *18.  Utilizando o Design Center, desenhe o esquema da Figura 11.60 e determine V
o.
 *19.  Utilizando o Design Center, calcule I(VSENSE) no circuito da Figura 11.61.
 *20.  Utilize o Multisim para traçar a resposta do circuito do filtro passa-baixas da Figura 11.62.
 *21.  Utilize o Multisim para traçar a resposta do circuito do filtro passa-altas da Figura 11.63.
 *22.  Utilize o Design Center para traçar a resposta do circuito do filtro passa-banda da Figura 11.64.Capítulo 11  Aplicações do amp-op  563
Boylestad_2012_cap11.indd   563 3/11/13   6:07 PM+–
Vo10 kΩ 10 kΩ
V12,2 kΩ
0,05   Fµ
Figura 11.57 Problema 15.
,
,, ,
Figura 11.59 Problema 17.+––
+–+
Vo5 kΩ
5 kΩ1 kΩ10 kΩ
10 kΩ10 kΩ
10 kΩV1 = 3 V
V2 = 1 V
Figura 11.56 Problema 14.
,,
Figura 11.58 Problema 16.564   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap11.indd   564 3/11/13   6:07 PM.
Figura 11.60 Problema 18.
.Medidor 
de 1 mA
Figura 11.61 Problema 19.
.
,,
Figura 11.62 Problema 20.
., ,
,
Figura 11.63 Problema 21.
,,,
.Amp-ops
Figura 11.64 Problema 22.Capítulo 11  Aplicações do amp-op  565
Boylestad_2012_cap11.indd   565 3/11/13   6:07 PMAmplificadores de potênciaAmplificadores
de potência
objetivos 
• Compreender as diferenças entre os amplificadores de classes A, AB e C.
• Compreender as causas da distorção em amplificadores.
• Comparar a eficiência de várias classes de amplificador.
• Aprender a calcular a potência para várias classes de amplificador.
12
12
12
12.1  introdução — dEfiniçÕEs 
E tipos dE AmplifiCAdorEs
Um amplificador recebe um sinal de um transdu-
tor ou de outra fonte de entrada e fornece uma versão 
maior desse sinal para um dispositivo de saída ou para outro estágio amplificador. Um sinal de um transdutor na entrada costuma ser pequeno (alguns milivolts de um cassete ou CD, ou alguns microvolts de uma antena) e precisa ser suficientemente amplificado para acionar um dispositivo de saída (alto-falante ou qualquer outro dispositivo de potência). Em amplificadores de pequenos sinais, geralmente os fatores principais são a linearidade na amplificação e a magnitude do ganho. Uma vez que os sinais de tensão e a corrente são pequenos em um ampli-ficador de pequenos sinais, a capacidade de fornecimento de potência e a eficiência têm pouca importância. Um amplificador de tensão fornece amplificação de tensão principalmente para aumentar a tensão do sinal de entra-da. Por outro lado, amplificadores de grandes sinais ou de potência fornecem sobretudo potência suficiente para uma carga de saída para acionar um alto-falante ou outro dispositivo de potência, normalmente na faixa de alguns watts a dezenas de watts. Neste capítulo, nós nos con-centraremos nos circuitos amplificadores utilizados para operar com grandes sinais de tensão e níveis de corrente moderados ou altos. As principais características de um amplificador de grandes sinais são a eficiência de potên-cia do circuito, a máxima quantidade de potência que o circuito é capaz de fornecer e o casamento de impedância com o dispositivo de saída.
Um método utilizado para classificar amplificadores 
é por sua classe. Basicamente, as classes de amplifica-dores indicam quanto o sinal de saída varia em um ciclo de operação para um ciclo completo do sinal de entrada. Uma breve descrição das classes de amplificadores é dada a seguir.
Classe A: O sinal de saída varia por um ciclo completo 
de 360° do sinal de entrada. A Figura 12.1(a) mostra que, 
para isso, é necessário que o ponto Q seja polarizado em 
um valor que permita que pelo menos metade do sinal de saída varie para cima e para baixo sem atingir uma tensão suficientemente alta para ser limitada pelo valor da tensão de alimentação ou desça a um ponto suficien-temente baixo para atingir o valor inferior da fonte, ou 0 V nessa descrição.
Classe B: Um circuito classe B fornece um sinal de saída 
que varia durante metade do ciclo da entrada, ou para 180° 
do sinal, como mostra a Figura 12.1(b). Portanto, o ponto de polarização CC está em 0 V , e a saída varia, então, a partir desse ponto, durante meio ciclo. Obviamente, a saída não é uma reprodução fiel da entrada se apenas meio ciclo estiver presente. São necessárias duas operações classe B — uma para fornecer saída durante o semiciclo positi-vo e outra para operar no semiciclo negativo de saída. A combinação dos semiciclos fornece, então, uma saída para os 360° completos de operação. Esse tipo de conexão é 
Boylestad_2012_cap12.indd   566 3/11/13   6:08 PM Valor da tensão 
de alimentação
Valor de polarização CC para classe BVariação do sinal de saída para um ciclo de 180°Valor de polarização CC para classe AVariação do sinal de saída para um ciclo completo de 360°
Figura 12.1  Classes de operação de amplificadores.
conhecido como operação push-pull , a qual será discutida 
mais adiante neste capítulo. Observe que a operação classe 
B, por si só, gera um sinal de saída muito distorcido, pois o sinal de entrada é reproduzido na saída somente para 180° da oscilação do sinal de saída.
Classe AB: Um amplificador pode ser polarizado em um 
valor CC acima do valor correspondente à corrente zero 
de base do classe B e acima da metade do valor da fonte de alimentação do classe A; essa condição de polarização é empregada em amplificadores classe AB. A operação classe AB requer ainda uma conexão push-pull para atingir um ciclo de saída completo, porém o valor de polarização CC geralmente está mais próximo do valor zero de corren-te de base para aumentar a eficiência em potência, como será descrito mais adiante. Para a operação classe AB, a excursão do sinal de saída ocorre entre 180° e 360°, e não é uma operação classe A nem classe B.
Classe C: A saída de um amplificador classe C é pola-
rizada para uma operação em menos de 180° do ciclo e 
opera apenas com um circuito sintonizado (ressonante), o qual fornece um ciclo completo de operação para a frequência sintonizada ou ressonante. Portanto, essa classe de operação é utilizada em amplificações espe-ciais de circuitos sintonizados, como as de rádio ou as de comunicações.
Classe D: Essa classe de operação é uma forma de am-
plificação que utiliza sinais pulsados (digitais), que per -
manecem “ligados” por um curto intervalo de tempo e 
“desligados” durante um longo intervalo. A utilização de técnicas digitais possibilita a obtenção de um sinal que varia sobre um ciclo completo (utilizando circuitos de amostragem e retenção) para recriar a saída a partir de vários trechos do sinal de entrada. A principal vantagem da operação classe D é que o amplificador está ligado (utilizando potência) apenas durante curtos intervalos, e 
a eficiência global pode, na prática, ser muito alta, como descrito a seguir.
Eficiência do amplificador
A eficiência em potência de um amplificador, defi -
nida como a razão entre a potência de saída e a potência de entrada, melhora (aumenta) partindo da classe A até a clas-se D. Em termos gerais, verificamos que o amplificador classe A, com polarização CC na metade do valor da tensão de alimentação, utiliza muita potência para manter a po-larização, mesmo sem nenhum sinal de entrada aplicado.  
O resultado é uma baixa eficiência, principalmente com sinais pequenos de entrada, quando muito pouca potên-cia CA é liberada para a carga. Na verdade, a eficiência máxima de um circuito classe A, que ocorre na situa-ção de maior oscilação de tensão e corrente na saída, é de somente 25% para uma conexão de carga direta ou realimentada em série, e 50% para uma conexão com transformador para a carga. É possível mostrar que a operação classe B, sem polarização CC para o caso de ausência de sinal de entrada, apresenta uma eficiência máxima que chega a 78,5%. A operação classe D pode obter uma eficiência em potência maior do que 90% e apresenta a operação mais eficiente de todas as classes de operação. Como a classe AB situa-se entre a classe A e a classe B em termos de polarização, ela também apresenta eficiência entre as eficiências dessas classes — entre 25% (ou 50%) e 78,5%. A Tabela 12.1 resume a operação das várias classes de amplificador. Essa tabela fornece uma comparação relativa do ciclo de operação de saída e eficiência em potência para os vários tipos de classe. Na operação classe B, obtemos uma conexão push-pull ao utilizarmos um acoplamento por transformador ou uma operação complementar (ou quase complementar) com transistores npn e pnp para proporcionar operação nos Capítulo 12  Amplificadores de potência  567
Boylestad_2012_cap12.indd   567 3/11/13   6:08 PMciclos de polaridades opostas. Embora uma operação com 
transformador possa fornecer sinais com ciclos opostos, o transformador em si ocupa um espaço grande demais em muitas aplicações. Um circuito sem transformador que utilize transistores complementares proporciona a mesma operação em um volume muito menor. Circuitos e exemplos serão fornecidos mais adiante neste capítulo.
12.2  AmplifiCAdor ClAssE A 
Com AlimEnt Ação-sériE
O circuito simples de polarização fixa que é mostra -
do na Figura 12.2 pode ser utilizado para discutirmos as 
principais características de um amplificador classe A com alimentação-série. A única diferença entre esse circuito e a versão para pequenos sinais analisada anteriormente é que os sinais tratados pelo circuito para grandes sinais estão na faixa de volts, e o transistor utilizado é um transistor de potência que pode operar em uma faixa de poucos watts até algumas dezenas de watts. Como será mostrado nesta seção, esse circuito não é o melhor para ser utilizado como amplificador de grandes sinais por causa de sua baixa efi-ciência em potência. O beta de um transistor de potência normalmente é menor do que 100, e o circuito amplificador total, utilizando transistores de potência, é capaz de operar em grandes potências ou correntes, enquanto não fornece um ganho de tensão muito elevado.operação com polarização CC
A polarização CC estabelecida por VCC e RB fixa a 
corrente de polarização da base em
 IB=VCC-0,7 V
RB  
 (12.1)
sendo a corrente do coletor
 IC = βIB (12.2)
e a tensão coletor-emissor de
 VCE = VCC – ICRC (12.3)
Para perceber a importância da polarização CC na 
operação do amplificador de potência, considere as curvas 
características de coletor mostradas na Figura 12.3. Uma reta de carga CC é desenhada utilizando-se os valores de V
CC e RC. A interseção do valor de IB de polarização com 
a reta de carga CC determina o ponto de operação (ponto Q) para o circuito. Os valores de ponto quiescente são 
aqueles calculados pelas equações 12.1 a 12.3. Se a cor -
rente de polarização CC de coletor for fixada na metade da oscilação possível do sinal (entre 0 e V
CC/RC), a maior 
oscilação da corrente de coletor será possível. Além disso, se a tensão quiescente de coletor-emissor for fixada em um valor correspondente à metade da tensão de alimenta -
Carga
Transistor 
de potência
Figura 12.2  Amplificador de grandes sinais classe A  
com alimentação-série.
Reta de carga CC
Ponto Q
Figura 12.3  Curvas características do transistor 
mostrando a reta de carga e o ponto Q.Tabela 12.1  Comparação entre classes de amplificadores.
Classe  A Classe AB Classe B Classe CaClasse D
Ciclo de operação 360o180o a 360o180oMenor do 
que 180oOperação por pulsos
Eficiência em potência25% a 50% Entre 25% (50%) e 78,5% 78,5% Normalmente acima de 90%
aGeralmente, a classe C não é utilizada para transferir grandes quantidades de potência; portanto, a eficiência não é dada aqui.568   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   568 3/11/13   6:08 PMção, a maior oscilação de tensão poderá ser obtida. Com 
o ponto Q fixado nesse ponto ótimo de polarização, as 
considerações de potência para o circuito da Figura 12.2 serão determinadas como descrito a seguir.
operação CA
Quando um sinal de entrada CA é aplicado ao ampli-
ficador da Figura 12.2, a saída varia em tensão e corrente a partir de seu ponto de polarização CC. Um pequeno sinal de entrada, como o que é mostrado na Figura 12.4, fará a corrente de base variar acima e abaixo do ponto de pola-rização CC, que então fará com que a corrente de coletor (saída) bem como a tensão coletor-emissor variem em relação a seu ponto de polarização CC. Quando o sinal de entrada é ampliado, a saída também aumenta sua oscilação em torno do ponto de polarização CC estabelecido até que a tensão ou a corrente atinjam uma condição limitadora. Para a corrente, essa condição limitadora é representada pela corrente zero no limite inferior ou V
CC/RC no limite 
superior de sua oscilação. Para a tensão coletor-emissor, os limites são 0 V ou a tensão de alimentação V
CC.
Considerações de potência
A potência de um amplificador é fornecida pela fonte 
de alimentação. Na ausência de um sinal de entrada, a corrente CC drenada é a corrente de polarização do coletor, I
CQ. A potência drenada da fonte é, então,
 Pi(CC)=VCCICQ   (12.4)Mesmo com um sinal CA aplicado, a corrente média 
drenada da fonte permanece igual à corrente quiescente I
CQ, de maneira que a Equação 12.4 representa a potên-
cia de entrada fornecida ao amplificador classe A com alimentação-série.
Potência de saída A variação da tensão e da corrente 
de saída em torno do ponto de polarização fornece potência 
CA para a carga. Essa potência é entregue para a carga R
C 
no circuito da Figura 12.2. O sinal CA Vi faz a corrente de 
base variar em torno da corrente de polarização CC, e a corrente de coletor variar em torno de seu valor quiescente, I
CQ. Como mostra a Figura 12.4, o sinal de entrada CA 
resulta em sinais CA de corrente e tensão. Quanto maior o sinal de entrada, maior a oscilação de saída, até o máximo fixado pelo circuito. A potência CA entregue à carga (R
C) 
pode ser escrita de várias maneiras.
Utilização de sinais RMS A potência CA entregue à 
carga (RC) pode ser expressa utilizando-se
 Po(CA)=VCE (rms) IC   )smr( (12.5)
 Po(CA)=I2
C (rms) RC   (12.6)
 Po(CA)=V2C
 (rms)
RC  
 (12.7)
Sinal de entrada
Sinal de entrada
Oscilação da 
corrente de saída
Oscilação da corrente de saída
Oscilação da tensão de saída
Oscilação da tensão de saída
Figura 12.4  Variação dos sinais de entrada e de saída do amplificador.Capítulo 12  Amplificadores de potência  569
Boylestad_2012_cap12.indd   569 3/11/13   6:08 PMEficiência
A eficiência de um amplificador representa a quan-
tidade de potência CA entregue (transferida) a partir da 
fonte CC. Ela é calculada utilizando-se
  %h=Po(CA)
Pi(CC)×   %001
 (12.8)
Eficiência máxima Para o amplificador classe A 
com alimentação-série, a eficiência máxima pode ser de-terminada utilizando-se as oscilações máximas de tensão e corrente. Para a oscilação de tensão é:
máxima V
CE(p-p) = VCC 
Para a oscilação de corrente é:
 IC(p@p)=VCC
RCmáxima
Utilizando a oscilação máxima de tensão na Equação 
12.7, obtemos:
Po(CA)=VCC  (VCC>RC)
8
=V2
CC
8RCmáximaA potência máxima de entrada pode ser calculada 
utilizando-se a corrente de polarização CC fixada na me-tade do valor máximo:
Pi(CC)=VCC  (máxima  IC)/2
=VCCVCC>RC
2=V2
CC
2RCmáxima
Podemos, então, utilizar a Equação 12.8 para calcu -
lar a eficiência máxima:
 % h=Po(CA)
 Pi(CC)×100%
=V2CC>8RC
V2CC>2RC×100%
= %52máximamáxima
máxima
A eficiência máxima de um amplificador classe A 
com alimentação-série é, portanto, 25%. Como ela somente 
ocorre para condições ideais de oscilação tanto de tensão quanto de corrente, a maioria dos circuitos com alimenta-ção-série apresenta eficiências bastante inferiores a 25%.
EXEmplo 12.1Calcule a potência de entrada, a potência de saída e a eficiência do circuito amplificador na Figura 12.5 para uma tensão de entrada que resulte em uma corrente de base de 10 mA de pico.
(b)40
30
20
10
5 10 15 20 25900
800700600500400300
200
100I
CQ
VCE (V)IC (mA)
IB = 0 mA
VCEQIBQ
VCE VCC=RC = 20 Ω = 20 VVCC
= 25βRB
1 kΩ
(a)RCVCCIC  =20 V
20 Ω==  1000
Ponto de operaçãoReta de carga CC
CiIC
Vi
Figura 12.5  Operação de um circuito com alimentação-série para o Exemplo 12.1.570   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   570 3/11/13   6:08 PMsolução: 
Utilizando as equações 12.1 a 12.3, podemos determi -
nar o ponto Q como:
IBQ=VCC-0,7 V
RB=20 V-0,7 V
1 k=19,3 mA
ICQ = βIB = 25(19,3 mA) = 482,5 mA ≅ 0,48 A
VCEQ = VCC – ICRC = 20 V – (0,48 Ω)(20 Ω) = 10,4 V
Esse ponto de polarização está marcado sobre as curvas características de coletor do transistor da Figura 12.5(b). A variação CA do sinal de saída pode ser obtida gra -
ficamente utilizando-se a reta de carga CC desenhada na Figura 12.5(b), ao conectar V
CE = VCC = 20 V com  
IC = VCC/RC = 1000 mA = 1 A, como mostrado. Quando 
a corrente CA de entrada da base aumenta a partir de seu valor de polarização CC, a corrente do coletor se eleva de:
I
C(p) = βIB(p) = 25(10 mA de pico) = 250 mA de pico
Utilizando a Equação 12.6, temos:
Po(CA)=I2
C(rms)RC=I2
C(p)
2RC
=(250 ×10-3 A)2
2(20 )=0,625  W   
Utilizando a Equação 12.4, obtemos:
Pi(CC) = VCCICQ = (20 V)(0,48 A) = 9,6 W
A eficiência em potência do amplificador pode, então, 
ser calculada por meio da Equação 12.8:
%    h=Po(CA)
Pi(CC)×100%
=0,625  W
9,6 W×100% =6,5%         12.3  AmplifiCAdor ClAssE 
A Com ACoplAmEnto A trAnsformAdor
Uma forma do amplificador classe A ter eficiência 
máxima de 50% utiliza um transformador para acoplar o 
sinal de saída à carga, como mostra a Figura 12.6. Trata-se de um circuito simples utilizado para a apresentação de alguns conceitos básicos. Algumas versões mais utilizadas na prática serão abordadas mais adiante.
Visto que o circuito utiliza um transformador para 
acoplar tensão ou corrente, apresentamos a seguir uma revisão das relações de transformador elevador e abaixador para tensão e corrente.
Ação do transformador
Um transformador pode aumentar ou diminuir os 
valores de tensão ou corrente de acordo com sua relação de espiras, como explicaremos a seguir. Além disso, podemos mostrar que a impedância conectada de um lado de um transformador possui um valor maior ou menor (aumento ou redução) no outro lado do transformador, dependendo do quadrado da relação de espiras do enrolamento do trans-formador. A discussão a seguir considera a transferência de potência ideal (100%) do primário para o secundário, isto é, nenhuma perda de potência é computada.
Transformação de tensão Como mostra a Figura 
12.7(a), o transformador pode elevar ou reduzir uma 
tensão aplicada de um lado diretamente de acordo com a relação entre espiras (ou número de voltas) em cada lado. A transformação de tensão for dada por:
 
V2
V1=N2
N1  
 (12.9)
A Equação 12.9 mostra que, se o número de espiras 
de fio no lado do secundário for maior do que no lado do 
Figura 12.6  Amplificador de potência de áudio acoplado com transformador.Capítulo 12  Amplificadores de potência  571
Boylestad_2012_cap12.indd   571 3/11/13   6:08 PMprimário, a tensão no lado do secundário será maior do 
que a tensão no lado do primário.
Transformação de corrente A corrente no en-
rolamento secundário é inversamente proporcional ao 
número de espiras nos enrolamentos. A transformação de corrente é dada por:
 I2
I1=N1
N2  
 (12.10)
Essa relação é mostrada na Figura 12.7(b). Se o 
número de espiras no lado secundário for maior do que no primário, a corrente no secundário será menor do que a corrente no primário.
Transformação de impedância Uma vez que a 
tensão e a corrente podem ser modificadas por um trans-
formador, a impedância “vista” do outro lado (primário ou secundário) também pode ser modificada. Como mostra a Figura 12.7(c), uma impedância R
L é conectada através do 
secundário do transformador. Essa impedância é modifica-da pelo transformador quando vista pelo lado do primário (R′
L). Isso pode ser mostrado da seguinte maneira:
RL
RL=R2
R1=V2>I2
V1>I1=V2
I2I1
V1
=V2
V1I1
I2=N2
N1N2
N1=aN2
N1b2
   Se definirmos a = N1/N2, onde a é a relação de espiras 
do transformador, a equação anterior se transformará em:
 RL
RL=R1
R2=aN1
N2b2
=a2  
 (12.11)
Podemos expressar a resistência da carga refletida 
para o lado primário por
 R1=a2R2  ou  RL=a2RL   (12.12)
onde R′L é a impedância refletida. Como mostra a Equação 
12.12, a impedância refletida está relacionada diretamente ao quadrado da relação de espiras. Se o número de espiras do secundário for menor do que o do primário, a impe-dância vista pelo primário é maior do que a verificada no secundário por uma razão que é o quadrado da relação de espiras.
EXEmplo 12.2Calcule a resistência efetiva vista no lado primário de um transformador 15:1 conectado a uma carga de 8 Ω.solução: Equação 12.22:
 R′
L = a2RL = (15)2(8 Ω) = 1800 Ω = 1,8 kΩ V2N2 N1:
V1
Primário Secundário Primário Secundário
Primário Secundário=V2
V1N2
N1=I2
I1N1
N2N2 N1
R2=RL R1==a2RL RL'RL'=a   bN1
N2RL2I1 I2
N2 N1)b( )a(
(c)
 
Figura 12.7  Operação do transformador: (a) transformação de tensão; (b) transformação de corrente;  
(c) transformação de impedância.572   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   572 3/11/13   6:08 PMEXEmplo 12.3
Que relação entre espiras de um transformador é ne-cessária para casar uma carga de alto-falante de 16 Ω de maneira que a resistência de carga efetiva vista pelo primário seja de 10 kΩ?solução: Equação 12.11:
aN1
N2b2
=RL
RL=10 k
16 =625
N1
N2=!625=25:1       
operação do estágio amplificador
Reta de carga CC A resistência (CC) de enrolamen -
to de um transformador determina a reta de carga para o circuito da Figura 12.6. Essa resistência CC costuma ser pequena (idealmente 0 Ω) e, como mostra a Figura 12.8, uma reta de carga CC de 0 Ω é uma linha vertical. A resistência do enrolamento de um transformador é, nor -
malmente, de alguns ohms, mas apenas o caso ideal será considerado nessa discussão. Não há queda de tensão CC através da resistência de carga CC de 0 Ω, e a reta de carga é desenhada verticalmente do ponto de tensão, V
CEQ = VCC.
Ponto quiescente de operação O ponto de ope-
ração sobre as curvas características da Figura 12.8 pode ser obtido graficamente pelo ponto de interseção da reta 
de carga CC e da corrente de base determinada pelo cir -
cuito. A corrente quiescente de coletor pode, então, ser obtida do ponto de operação. No caso da operação classe A, lembramos que o ponto de polarização CC determina as condições para a máxima oscilação não distorcida do sinal tanto para a corrente de coletor quanto para a ten-são coletor-emissor. Se o sinal de entrada produzir uma oscilação de tensão menor do que a máxima possível, a eficiência do circuito naquele instante será menor do que a máxima de 50%. O ponto de polarização CC é, portanto, importante na determinação da operação de um amplifi -
cador classe A com alimentação-série.
Reta de carga CA  Para desenvolver a análise CA, 
é necessário calcular a resistência de carga CA “vista” quando se olha para o primário do transformador e, a seguir, é desenhada a reta de carga CA sobre as curvas características de coletor. A resistência de carga refletida (R′
L) é calculada pela Equação 12.12 com o valor da carga 
conectada através do secundário (RL) e a relação de espiras 
do transformador. A técnica de análise gráfica ocorre então como segue. Desenhe a reta de carga CA de maneira que ela passe através do ponto de operação e tenha um coefi -
ciente angular de –1/R′
L (a resistência de carga refletida), 
sendo o coeficiente angular da reta de carga o negativo do inverso da resistência de carga CA. Observe que a reta de 
Reta de carga CA Reta de carga CC
Sinal de corrente 
do coletor,
,
,
,
,
,
,
,
,
,Ponto de operação
Variação da tensão de coletor
Figura 12.8  Retas de carga para um amplificador classe A acoplado com transformador.Capítulo 12  Amplificadores de potência  573
Boylestad_2012_cap12.indd   573 3/11/13   6:08 PMcarga CA mostra que a oscilação do sinal de saída pode 
exceder o valor de VCC. Na verdade, a tensão desenvolvida 
através do primário do transformador pode ser bastante grande. É necessário, então, após a obtenção da reta de carga CA, verificar se a oscilação de tensão não excede os valores nominais máximos do transistor.
Oscilação do sinal e potência de saída CA  
A Figura 12.9 mostra as oscilações dos sinais de tensão 
e corrente no circuito da Figura 12.6. Das variações do sinal mostradas na Figura 12.9, os valores pico a pico das oscilações do sinal são:
V
CE (p-p) = VCEmáx – VCEmín
IC (p-p) = ICmáx – ICmín
A potência CA desenvolvida através do primário do 
transformador pode ser calculada utilizando-se:
Po(CA)=(VCEmáx-VCEmín)(ICmáx-ICmín)
8  
 (12.13)
A potência CA calculada é desenvolvida através do 
primário do transformador. Supondo que se trate de um transformador ideal (um transformador muito eficiente tem uma eficiência de pelo menos 90%), verificamos que a potência entregue pelo secundário para a carga é aproximadamente a mesma calculada pela Equação 12.13. A potência de saída CA também pode ser deter -
minada a partir do valor da tensão entregue para a carga.
Para o transformador ideal, a tensão liberada para a 
carga pode ser calculada pela Equação 12.9:
VL=V2=N2
N1V1   A potência eficaz através da carga pode ser escrita por
PL=V2
L(rms)
RL   
e se iguala à potência calculada utilizando-se a Equação 12.7.
Ao utilizarmos a Equação 12.10 para calcular a 
corrente de carga, teremos
IL=I2=N1
N2IC   
e a potência de saída CA é calculada por:
PL = IL2(rms)RL
EXEmplo 12.4Calcule a potência CA entregue ao alto-falante de 8 Ω do circuito da Figura 12.10. Os valores dos componen-tes do circuito resultam em uma corrente CC de base de 6 mA, e o sinal de entrada (V
i) resulta em uma oscilação 
de corrente de base de 4 mA de pico.solução: A reta de carga CC é desenhada verticalmente (veja a Figura 12.11) a partir do ponto de tensão:
V
CEQ = VCC = 10 V
Para IB = 6 mA, o ponto de operação na Figura 12.11 é:
VCEQ = 10 V  e ICQ = 140 mA
A resistência CA efetiva vista pelo primário é:
RL=aN1
N2b2
 RL=(3)2(8)=72    
(b)VCE (V)
0 t t
(a)IC (A)
0VCEQ
VCEmínVCEmáxVCEp-p= (VCEmáx− VCEmín)
ICp-p= (ICmáx− ICmín)
ICmínICmáx
ICQ
Figura 12.9  Gráfico da operação de um amplificador classe A acoplado com transformador.574   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   574 3/11/13   6:08 PMA reta de carga CA pode ser então desenhada com um 
coeficiente angular de –1/72, que passa através do ponto 
de operação indicado. Para ajudar no desenho da reta de carga, considere o seguinte procedimento. Para uma oscilação de corrente de
IC=VCE
RL=10 V
72 =139 mA   
marque um ponto A:
ICEQ + IC = 140 mA + 139 mA = 279 mA ao longo  
do eixo yConecte o ponto A ao ponto Q para obter a reta de 
carga CA. Para a oscilação de corrente de base de  4 mA de pico fornecida, a máxima e a mínima correntes de coletor e a tensão coletor-emissor obtidas da Figura 12.11 são, respectivamente,
V
CEmín = 1,7 V   ICmín = 25 mA
VCEmáx = 18,3 V   ICmáx = 255 mA
A potência CA entregue à carga pode ser então calculada utilizando-se a Equação 12.13:
Po(CA)=(VCEmáx-VCEmín)(ICmáx-ICmín)
8
=(18,3  V-1,7 V)(255  mA-25 mA)
8
=0,477  W       
Eficiência
Consideramos, até agora, o cálculo da potência CA 
entregue à carga. Consideraremos, em seguida, a potência de entrada fornecida pela fonte, as perdas de potência no amplificador e a eficiência global em potência do ampli -
ficador classe A acoplado a transformador.
A potência de entrada (CC) obtida da fonte é calcu -
lada a partir do valor da tensão de alimentação CC e da potência média drenada da fonte:
 
Pi(CC)=VCCICQ   (12.14)
Para o amplificador acoplado a transformador, a potên-
cia dissipada pelo transformador é pequena (devido à pequena 
Devido a
pico
Figura 12.10  Amplificador classe A acoplado a 
transformador para o Exemplo 12.4.
VCE (V)IC (mA)
IB  = 2 mA8 mA
6 mA
4 mA400
350300250200150100
5014 mA
12 mA
10 mA
400350300250200150100
50
IB  = 2 mA8 mA
6 mA
4 mA14 mA
12 mA
10 mA
VCE (V)IC (mA)
ICmáx = 255 mA
ICmín = 25 mAReta de carga CC
Ponto de operação
ICQ∆IC
VCEmín = 1,7 V VCEmáx = 18,3 V51 01 52 02 5 0 51 01 52 02 5 0
)b( )a(A(R'L  = 72 Ω) Reta de carga CA
Figura 12.11  Curvas características do transistor classe A acoplado a transformador para os exemplos 12.4 e 12.5:  
(a) características do dispositivo; (b) retas de carga CC e CA.Capítulo 12  Amplificadores de potência  575
Boylestad_2012_cap12.indd   575 3/11/13   6:08 PMresistência CC do enrolamento) e será ignorada nesse cálculo. 
Logo, a única perda de potência considerada aqui é aquela dissipada pelo transistor de potência e é calculada por
 PQ=Pi(CC)-Po   CA)( (12.15)
onde PQ é a potência dissipada em forma de calor. Embora 
a equação seja simples, ela deve ser considerada quando utilizamos um amplificador classe A. A quantidade de potência dissipada pelo transistor é a diferença entre a drenada da fonte CC (determinada pelo ponto de pola-rização) e a quantidade entregue à carga CA. Quando o sinal de entrada é muito pequeno, com uma potência CA muito pequena entregue para a carga, a potência máxima é dissipada pelo transistor. Quando o sinal de entrada é gran-de, assim como a potência entregue para a carga, menos potência é dissipada pelo transistor. Em outras palavras, o transistor de um amplificador classe A tem que trabalhar “pesado” (dissipar a maior parte da potência) quando a carga estiver desconectada do amplificador, e o transistor dissipa a mínima quantidade de potência quando a carga estiver drenando a máxima potência possível do circuito.
EXEmplo 12.5Para o circuito da Figura 12.10 e os resultados do Exem-plo 12.4, calcule a potência de entrada CC, a potência dissipada pelo transistor e a eficiência do circuito para o sinal de entrada do Exemplo 12.4.solução: Equação 12.14:
P
i(CC) = VCCICQ = (10 V)(140 mA) = 1,4 W
Equação 12.15:
PQ = Pi(CC) – Po(CA) = 1,4 W – 0,477 W = 0,92 W
A eficiência do amplificador é, então,
% h=Po(CA)
Pi(CC)×100%
=0,477  W
1,4 W×100% =34,1%      
Máxima eficiência teórica Para um amplificador 
classe A acoplado a transformador, a máxima eficiência teórica atinge 50%. Com base nos sinais obtidos utilizando o amplificador, a eficiência pode ser escrita por:
 %    h=50aVCEmáx-VCEmín
VCEmáx+VCEmínb2
% (12.16)Quanto maior o valor de VCEmáx e menor o valor de 
VCEmín, mais próxima fica a eficiência do limite teórico 
de 50%.
EXEmplo 12.6Calcule a eficiência do amplificador classe A acoplado a transformador para uma fonte de 12 V e saídas de:a) V(p) = 12 V .b) V(p) = 6 V .c) V(p) = 2 V .solução:a) Visto que V
CEQ = VCC = 12 V , os pontos máximo e 
mínimo da oscilação de tensão são, respectivamente,
VCEmáx = VCEQ + V(p) = 12 V + 12 V = 24 V
VCEmín = VCEQ – V(p) = 12 V – 12 V = 0 V
 o que resulta em
%    h=50a24 V-0 V
24 V+0 Vb2
 %=50%     
b)
VCEmáx = VCEQ + V(p) = 12 V + 6 V = 18 V
VCEmín = VCEQ – V(p) = 12 V – 6 V = 6 V
 o que resulta em
%    h=50a18 V-6 V
18 V+6 Vb2
 %=12,5%     
c)
VCEmáx = VCEQ + V(p) = 12 V + 2 V = 14 V
VCEmín = VCEQ – V(p) = 12 V – 2 V = 10 V
 o que resulta em
% h=50a14 V-10 V
14 V+10 Vb2
 %=1,39%    
Observe como a eficiência do amplificador cai dras-ticamente de um máximo de 50% para V(p) = V
CC até 
um pouco acima de 1% em V(p) = 2 V .
12.4  opErAção do 
AmplifiCAdor ClAssE B
Na operação classe B, o transistor fica polarizado 
em um valor que o mantém cortado, sendo ligado somente quando o sinal CA é aplicado. Isto é, praticamente não há polarização, e o transistor conduz corrente apenas durante um semiciclo do sinal de entrada. Para obtermos saída para um ciclo completo de sinal, é necessário utilizar dois transistores e ter cada um deles conduzindo em semiciclos opostos. A operação combinada fornece um ciclo completo 576   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   576 3/11/13   6:08 PMde sinal de saída. Visto que uma parte do circuito empurra 
(push) o sinal alto durante um semiciclo e a outra parte puxa ( pull) o sinal baixo durante o outro semiciclo, o 
circuito é chamado de circuito push-pull. A Figura 12.12 
mostra um diagrama para a operação push-pull. Um sinal 
de entrada CA é aplicado ao circuito push-pull, com cada metade operando em semiciclos alternados; a carga, então, recebe um sinal por um ciclo completo de operação CA. Os transistores de potência utilizados em um circuito push--pull são capazes de entregar a potência desejada à carga, e a operação classe B desses transistores apresenta uma eficiência maior do que era possível utilizando um único transistor em operação classe A.
potência de entrada (CC)
A potência fornecida à carga por um amplificador é 
drenada da fonte de alimentação (ou fontes de alimentação; veja a Figura 12.13) que fornece a potência de entrada ou potência CC. O valor dessa potência de entrada pode ser calculado por
 
Pi(CC)=VCCICC   (12.17)
onde ICC é a corrente média ou corrente CC drenada das 
fontes de alimentação. Na operação classe B, a corrente drenada de uma única fonte de alimentação tem a forma de um sinal de onda completa retificado, enquanto a cor -
rente drenada de duas fontes de alimentação tem a forma de um sinal de meia onda retificado de cada fonte. Em qualquer caso, o valor da corrente média drenada pode ser escrito como
 
ICC=2
pI  )p(
 (12.18)
onde I(p) é o valor de pico da forma de onda da corrente de 
saída. Utilizando a Equação 12.18 na equação da potência de entrada (Equação 12.17), obtemos:
 Pi(CC)=VCCa2
pI(p)b  
 (12.19)
potência de saída (CA)
A potência entregue à carga (geralmente referida 
como uma resistência, RL) pode ser calculada utilizando -
-se qualquer uma dentre diversas equações. Caso se use um medidor de valor eficaz (rms) para medir a tensão na carga, a potência de saída pode ser calculada como:
Circuito para 
um semiciclo
Circuito para um semicicloCarga
Figura 12.12 Representação em bloco da operação push-pull.
Circuito para um semiciclo
Circuito para um semiciclo Circuito para um semicicloCircuito para um semiciclo
Carga
Carga
Figura 12.13  Conexão de um amplificador push-pull à carga: (a) utilizando duas fontes de tensão;  
(b) utilizando uma fonte de tensão.Capítulo 12  Amplificadores de potência  577
Boylestad_2012_cap12.indd   577 3/11/13   6:08 PM Po(CA)=V2
L(rms)
RL  
 (12.20)
Caso se empregue um osciloscópio, a tensão de saída 
medida de pico, ou pico a pico, pode ser utilizada: 
 Po(CA)=V2
L(p@p)
8RL=V2L(p)
2RL  
 (12.21)
Quanto maior for a tensão rms ou a tensão de pico 
de saída, maior será a potência entregue à carga.
Eficiência
A eficiência de um amplificador classe B pode ser 
calculada pela equação básica:
% h=Po(CA)
Pi(CC)×   %001
Utilizando as equações 12.19 e 12.21 na equação da 
eficiência anterior, obtemos
%    h=Po(CA)
Pi(CC)×100% =V2
L(p)>2RL
VCC[(2>p)I(p)]×100%
=p
4 VL(p)
VCC×   %001 (12.22)
[utilizando I(p) = VL(p)/RL]. A Equação 12.22 mostra que, 
quanto maior for a tensão de pico, maior será a eficiência 
do circuito, até um valor máximo quando VL(p) = VCC, 
sendo então essa eficiência máxima:
eficiência máxima =p
4×100% =    %5,87
Potência dissipada pelos transistores de saída  
A potência dissipada (em forma de calor) pelos transis-tores de potência de saída é a diferença entre a potência de entrada fornecida pelas fontes e a potência de saída entregue para a carga,
 P
2Q = Pi(CC) – Po(CA) (12.23)
onde P2Q é a potência dissipada pelos dois transistores de 
potência de saída. A potência dissipada em cada transistor é, então,
 PQ=P2Q
2  
 (12.24)EXEmplo 12.7Para um amplificador classe B que forneça um sinal de 20 V de pico para uma carga de 16 Ω (alto-falante) e uma fonte de alimentação de V
CC = 30 V , determine a potência 
de entrada, a potência de saída e a eficiência do circuito.solução: Um sinal de 20 V de pico através de uma carga de  
16 Ω fornece uma corrente de pico na carga de:
IL(p)=VL(p)
RL=20 V
16 =1,25    A
O valor CC da corrente drenada da fonte de alimentação é, então,
ICC=2
p IL(p)=2
p (1,25 A)=0,796     A
e a potência de entrada fornecida pela fonte de tensão é
Pi(CC) = VCCICC = (30 V)(0,796 A) = 23,9 W
A potência de saída entregue à carga é
Po(CA)=V2
L(p)
2RL=(20 V)2
2(16  )=12,5 W   
para uma eficiência resultante de:
% h=Po(CA)
Pi(CC)×100%
=12,5 W
23,9 W×100% =52,3%        
Considerações sobre máxima potência
Para a operação classe B, a potência máxima de saída 
é entregue para a carga quando VL(p) = VCC:
  Po(CA)=V2
CC
2RLmáxima
 (12.25)
A corrente de pico CA correspondente I (p) é, portanto, 
I(p)=VCC
RL   
de maneira que o valor máximo da corrente média da fonte de alimentação é:
ICC=2
pI(p)=2VCC
pRLmáxima578   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   578 3/11/13   6:09 PMUtilizar essa corrente para calcular o valor máximo 
de potência de entrada resulta em:
 Pi(CC)=VCC (  ICC)
=VCCa2VCC
pRLb=2V2
CC
pRLmáxima máximo
 (12.26)
A eficiência máxima do circuito para uma operação 
classe B é, então,
 %h=Po(CA)
Pi(CC)×100%
=V2CC>2RL
VCC[(2>p)(VCC>RL)]×    %001
=p
4×100% =78,54%máxima
 (12.27)
Quando o sinal de entrada resulta em uma oscilação 
menor do que a oscilação máxima possível do sinal de 
saída, a eficiência do circuito é menor do que 78,5%.
Para a operação classe B, a potência máxima dissi-
pada pelos transistores de saída não ocorre na condição de potência máxima de entrada ou de saída. A potência máxima dissipada pelos dois transistores de saída ocorre quando a tensão de saída através da carga é
VL(p)=0,636VCC a=2
pVCCb
para uma dissipação máxima de potência no transistor de:
     P2Q=2V2
CC
p2RLmáxima
 (12.28)
EXEmplo 12.8Para um amplificador classe B que utiliza uma fonte de V
CC = 30 V e aciona de uma carga de 16 Ω, determine 
a potência máxima de entrada, a potência de saída e a dissipação no transistor.solução: A máxima potência de saída é:
Po(CA)=V2
CC
2RL=(30 V)2
2(16 )=28,125 W máxima
A máxima potência de entrada drenada da fonte de tensão é: Pi(CC)=2V2
CC
pRL=2(30  V)2
p(16 )=35,81  W máxima
A eficiência do circuito é, então,
máxima  % h=Po(CA)
Pi(CC)×100%
=28,125  W
35,81  W×100% =    %45,87
como esperado. A máxima potência dissipada por cada transistor é:
 PQ= P2Q
2
=0,5a2V2
CC
p2RLb=0,5c2(30  V)2
p216d
=5,7 Wmáximamáxima
Sob condições máximas, um par de transistores dis-
sipando cada um, no máximo, 5,7 W, pode entregar 28,125 W para uma carga de 16 Ω enquanto drena 35,81 W da fonte de alimentação.
A eficiência máxima de um amplificador classe B 
também pode ser expressa como segue
Po(CA)=V2
L(p)
2RL
Pi(CC)=VCCICC=VCC c2VL(p)
pRLd   
de maneira que
 %    h=Po(CA)
Pi(CC)×100%
=V2
L(p)>2RL
VCC[(2>p)(VL(p)>RL)]×   %001
 %   h=78,54VL(p)
VCC  %
 (12.29)
EXEmplo 12.9
Calcule a eficiência de um amplificador classe B para uma tensão de alimentação V
CC = 24 V com tensões de 
pico de saída de:a) V
L(p) = 22 V .
b) VL(p) = 6 V .Capítulo 12  Amplificadores de potência  579
Boylestad_2012_cap12.indd   579 3/11/13   6:09 PMsolução: 
Utilizando a Equação 12.29, temos:
a)
 % h=78,54VL(p)
VCC%=78,54 a22 V
24 Vb=72%
b) % h=78,54 a6 V
24 Vb%=19,6%
Observe que uma tensão próxima da máxima [22 V 
no item (a)] resulta em uma eficiência próxima à má-xima, enquanto uma oscilação pequena de tensão [6 V no item (b)] ainda fornece uma eficiência próxima de 20%. Fontes de alimentação e oscilações de sinais com valores semelhantes resultariam em eficiências muito piores em um amplificador classe A.
12.5  CirCuitos AmplifiCAdorEs 
ClAssE B
Há várias configurações de circuitos possíveis para 
obtermos a operação classe B. Nesta seção, examinaremos 
algumas vantagens e desvantagens dos circuitos mais utili-zados. Os sinais de entrada para o amplificador podem ser um único sinal, e o próprio circuito ofereceria então dois estágios de saída diferentes, cada um operando em metade do ciclo. Se o sinal de entrada estiver na forma de dois sinais de polaridades opostas, dois estágios semelhantes poderiam ser utilizados, cada um operando em um ciclo alternado do sinal de entrada. Uma maneira de obter in-versão de polaridade ou fase é utilizar um transformador, e o amplificador acoplado a transformador é muito utili -
zado há bastante tempo. Entradas de polaridades opostas podem ser facilmente obtidas por meio de amp-ops com duas saídas opostas, ou empregando-se alguns estágios de amp-ops para obter dois sinais de polaridades opostas. Também é possível obter uma operação de polaridade oposta utilizando uma única entrada e transistores com-plementares ( npn e pnp, ou nMOS e pMOS).
A Figura 12.14 mostra diferentes formas de obter -
mos sinais invertidos em fase a partir de um único sinal de entrada. A Figura 12.14(a) mostra um transformador com derivação central para fornecer sinais de fases opostas. Se o transformador tiver sua derivação exatamente centrada, os dois sinais serão exatamente de mesma magnitude e opostos em fase. O circuito da Figura 12.14(b) utiliza um estágio TBJ com saída em fase no emissor e saída com fase oposta no coletor. Se o ganho estiver próximo de 1 para cada saída, a mesma amplitude será obtida em cada uma delas. Provavelmente, o mais usual é utilizar estágios amp-op: um para fornecer um ganho inversor unitário, e outro para um ganho não inversor também unitário, para proporcionar duas saídas de mesma amplitude, mas com fases opostas.
Circuitos push-pull acoplados 
a transformador
O circuito da Figura 12.15 utiliza um transformador 
de entrada com derivação central para produzir sinais de 
polaridades opostas para os dois transistores de entrada e um transformador na saída para acionar a carga em um modo de operação push-pull, que é descrito a seguir.
Durante o primeiro semiciclo de operação, o transis -
tor Q
1 é levado para a condução enquanto o transistor Q2 
é mantido cortado. A corrente I1 através do transformador 
produz o primeiro semiciclo de sinal para a carga. Duran-te o segundo semiciclo do sinal de entrada, Q
2 conduz; 
portanto Q1 fica cortado e a corrente I2 através do trans-
formador proporciona o segundo semiciclo para a carga. O sinal total desenvolvido através da carga varia, então, durante o ciclo completo de operação do sinal.
(a)V
VSinais 
push-pull
Vi 
(c)E F
E F(b)VCC
RC
R1
C2Sinais de entrada 
push-pull
REC3R2Vi 
C1
Ampli-ficadorFigura 12.14  Circuitos separadores de fase ( continua ).580   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   580 3/11/13   6:09 PMN2ViIL
RL+VCCI1
Q1
N1
I2Q2R2R1+VCC
N1
Circuito de 
polarização
Transformador 
de entrada 
separador de faseCircuito push-pull Transformador 
de saída push-pullCarga
Figura 12.15  Circuito push-pull.(a)V
VSinais push-pull
Vi 
(c)E F
E F(b)VCC
RC
R1
C2Sinais de entrada 
push-pull
REC3R2Vi 
C1
Ampli-ficador
Figura 12.14  Continuação.Capítulo 12  Amplificadores de potência  581
Boylestad_2012_cap12.indd   581 3/11/13   6:09 PMCircuitos de simetria complementar
Utilizando transistores complementares (npn e pnp), 
podemos obter um ciclo completo de saída através da carga 
por meio de semiciclos de operação de cada transistor, como consta na Figura 12.16(a). Enquanto um único sinal de entrada é aplicado na base de ambos os transistores, estes, sendo de tipos opostos, conduzirão em semiciclos opostos da entrada. O transistor npn será polarizado para a condução pelo semiciclo positivo do sinal, proporcionando um semiciclo de sinal através da carga, como mostra a Figura 12.16(b). Durante o semiciclo negativo de sinal, o transistor pnp é polarizado para a condução, como mostra 
a Figura 12.16(c).
Durante um ciclo completo da entrada, um ciclo 
completo de sinal de saída é desenvolvido através da carga. Uma desvantagem do circuito é a necessidade de duas fon-
Polarizado ligado 
pelo sinal de entrada
Polarizado ligado 
pelo sinal de entradaPolarizado desligado 
pelo sinal de entrada
Polarizado desligado 
pelo sinal de entradaDistorção por cruzamento 
(crossover)
Figura 12.16  Circuito push-pull de simetria complementar.582   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   582 3/11/13   6:09 PMtes por tensão separadas. Outra, menos óbvia, é a distorção 
por cruzamento (crossover) resultante no sinal de saída (veja a Figura 12.16(d)). A distorção por cruzamento se refere ao fato que, durante a passagem do sinal de positivo para negativo (ou vice-versa), haverá uma não linearidade no sinal de saída. Isso resulta do fato que o circuito não apresenta um chaveamento perfeito de um transistor li -
gado para o outro cortado na condição de tensão zero de entrada. Ambos os transistores podem estar parcialmente cortados, de maneira que a tensão de saída não acompanhe a entrada em torno da condição de tensão zero. Polarizar os transistores em classe AB melhora esta situação, pois, assim, ambos conduzem por mais da metade de um ciclo.
Uma versão mais prática de um circuito push-pull 
que utiliza transistores complementares é mostrada na Figura 12.17. Observe que a carga é acionada como a saída de um seguidor de emissor, de maneira que a resistência da carga esteja casada à baixa resistência de saída da fonte que aciona o circuito. O circuito utiliza transistores complementares em conexão Darlington para oferecer alta corrente e baixa resistência de saída.
Amplificador push-pull 
quase complementar
Em circuitos amplificadores de potência utilizados 
na prática, é preferível usar transistores npn para ambos os dispositivos de saída de alta corrente. Como a cone-
xão push-pull requer dispositivos complementares, um 
transistor pnp de alta potência deve ser utilizado. Uma 
maneira prática de obtermos uma operação complementar utilizando os mesmos transistores npn casados na saída 
é oferecida pelo circuito quase complementar mostrado na Figura 12.18. A operação push-pull é obtida pelo uso 
de transistores complementares (Q
1 e Q2) antes dos tran-
sistores de saída npn casados (Q3 e Q4). Observe que os 
transistores Q1 e Q3 formam uma conexão Darlington que 
apresenta baixa impedância de saída, característica de um seguidor de emissor. A conexão dos transistores Q
2 e Q4 
forma um par realimentado, o qual, de modo análogo, fornece uma baixa impedância para a carga. O resistor R
2 
pode ser ajustado para minimizar a distorção por cruza-mento através da alteração do valor de polarização CC. O sinal de entrada único para o estágio push-pull resulta, 
então, em um ciclo de saída completo para a carga. O amplificador push-pull quase complementar é o circuito 
mais utilizado em amplificadores de potência.
EXEmplo 12.10Para o circuito da Figura 12.19, calcule a potência de entrada, a potência de saída, a potência manipulada por cada transistor de saída e a eficiência do circuito para uma entrada de 12 V rms.
Carga CA  quando o 
alto-falante está 
desconectadoConectar ao 
alto-falante de 4 a 16 Ω
,
Figura 12.17  Circuito push-pull com simetria complementar utilizando transistores Darlington.Capítulo 12  Amplificadores de potência  583
Boylestad_2012_cap12.indd   583 3/11/13   6:09 PMsolução: 
A tensão de pico de entrada é
Vi(p)=!2 Vi (rms)
=!2 (12 V)=16,97  V 17 V
Visto que a tensão resultante sobre a carga é, idealmen-te, a mesma do sinal de entrada (o amplificador tem, idealmente, um ganho de tensão unitário),
V
L(p) = 17 V
e a potência de saída desenvolvida na carga é:
Po(CA)=V2
L(p)
2RL=(17 V)2
2(4 )=36,125  W
A corrente de pico na carga é
IL(p)=VL(p)
RL=17 V
4=4,25 A
a partir da qual a corrente CC das fontes pode ser calculada como
ICC=2
pIL(p)=2(4,25  A)
p=2,71 A
Par Darlington
Par realimentadoSaída
(Carga)Entrada
Figura 12.18  Amplificador de potência push-pull quase complementar sem transformador.
Figura 12.19  Amplificador de potência classe B para os 
exemplos 12.10 a 12.12.584   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   584 3/11/13   6:09 PMde modo que a potência fornecida ao circuito é:
Pi(CC) = VCCICC = (25 V)(2,71 A) = 67,75 W
A potência dissipada por cada transistor de saída é:
PQ=P2Q
2=Pi-Po
2
=67,75  W-36,125  W
2=15,8 W
A eficiência do circuito (para uma entrada de 12 V 
rms) é, então,
%    h=Po
Pi×100%
=36,125  W
67,75  W×100% =53,3%
EXEmplo 12.11Para o circuito da Figura 12.19, calcule a máxima po-tência de entrada, a máxima potência de saída, a tensão de entrada para operação com máxima potência e a po -
tência dissipada pelos transistores de saída nessa tensão.solução: A máxima potência de entrada é:
 Pi(CC)=2V2
CC
pRL=2(25  V)2
p4=99,47 W máxima
A máxima potência de saída é:
 Po(CA)=V2
CC
2RL=(25 V)2
2(4 )=78,125 W máxima
[Observe que a eficiência máxima é conseguida nesta situação:
%    h=Po
Pi×100% =78,125  W
99,47  W100% = ]%45,87
Para conseguir potência máxima de operação, a tensão de saída deve ser
V
L(p) = VCC = 25 V
e a potência dissipada pelos transistores de saída é, portanto,
P
2Q = Pi – Po = 99,47 W – 78,125 W = 21,3 W EXEmplo 12.12Para o circuito da Figura 12.19, determine a máxima potência dissipada pelos transistores de saída e a tensão de entrada na qual isso ocorre.solução: A máxima potência dissipada por ambos os transistores de saída é:
 P2Q=2V2
CC
p2RL=2(25  V)2
p24=31,66  W máxima
A dissipação máxima ocorre em:
VL = 0,636VL(p) = 0,636(25 V) = 15,9 V
(Observe que, em VL = 15,9 V , o circuito precisou que 
os transistores dissipassem 31,66 W, enquanto, em  
VL = 25 V , eles tiveram de dissipar somente 21,3 W.)
12.6 distorção do AmplifiCAdor
Um sinal senoidal puro tem uma única frequência na 
qual a tensão varia positiva e negativamente com as mes-mas amplitudes. Qualquer sinal que varie por menos do que um ciclo completo de 360° é considerado distorcido. Um amplificador ideal é capaz de amplificar um sinal se-noidal puro, produzindo uma versão ampliada, sendo que a forma de onda resultante também é uma senoidal pura. Quando ocorre distorção, a saída não será uma duplicata exata (exceto em sua magnitude) do sinal de entrada.
A distorção pode acontecer porque as características 
do dispositivo são não lineares, e neste caso ocorre distor -
ção não linear ou distorção em amplitude. Isso pode ocor -
rer com amplificadores de qualquer classe de operação.  
A distorção pode ocorrer também porque os elementos do circuito e dispositivos respondem a um sinal de entrada de forma diferente nas várias frequências, sendo esse caso chamado de distorção em frequência.
Uma das técnicas para descrever formas de onda 
distorcidas, porém periódicas, utiliza a análise de Fourier. Esse método descreve qualquer forma de onda periódica em termos de seu componente de frequência fundamental e de componentes de frequência que são múltiplos inteiros dela. Esses componentes são chamados de componentes 
harmônicos ou apenas harmônicas. Por exemplo, um 
sinal originalmente de 1.000 Hz poderia resultar, após a distorção, em um sinal com componentes de frequência de 1.000 Hz (1 kHz) e componentes harmônicos de 2 kHz  
(2 × 1 kHz), 3 kHz (3 × 1 kHz), 4 kHz (4 × 1 kHz) e assim por diante. A frequência original de 1 kHz é chamada de frequência fundamental; os múltiplos inteiros são as har -
mônicas. O componente de 2 kHz é, portanto, chamado de Capítulo 12  Amplificadores de potência  585
Boylestad_2012_cap12.indd   585 3/11/13   6:09 PMsegunda harmônica, o de 3 kHz é a terceira harmônica e 
assim por diante. A frequência fundamental não é consi-
derada uma harmônica. A análise de Fourier não considera frequências harmônicas fracionárias — somente múltiplos inteiros da fundamental.
distorção harmônica
Consideramos que um sinal possui distorção harmô-
nica quando há componentes harmônicos de frequência (e não simplesmente o componente fundamental). Se a frequência fundamental tiver uma amplitude A
1 e o n -
-ésimo componente de frequência tiver uma amplitude An, 
a distorção harmônica poderá ser definida como:
 =     % de distorção da  
n-ésima harmônica % Dn
=0An 0
0A1 0× %001
 (12.30)
O componente fundamental costuma ser maior do 
que qualquer componente harmônico. 
EXEmplo 12.13
Calcule os componentes da distorção harmônica para um sinal de saída com amplitude fundamental de 2,5 V , amplitude da segunda harmônica de 0,25 V , amplitude da terceira harmônica de 0,1 V e amplitude da quarta harmônica de 0,05 V .solução: Utilizando a Equação 12.30, temos
%     D2=0A2 0
0A1 0×100% =0,25 V
2,5 V×100% =10%
%  D3=0A3 0
0A1 0×100% =0,1 V
2,5 V×100% =4%
%  D4=0A4 0
0A1 0×100% =0,05 V
2,5 V×100% =2%
Distorção harmônica total  Quando um sinal de 
saída possui vários componentes de distorção harmônica, pode-se considerar que o sinal tem uma distorção harmô-nica total baseada nos elementos individuais combinados pela relação da seguinte equação:
%    THD ="D22+D2
3+D2
4+g ×   %001 (12.31)
onde THD é a distorção harmônica total.EXEmplo 12.14Calcule a distorção harmônica total para os componen-tes de amplitude dados no Exemplo 12.13.solução: Utilizando os valores calculados de D
2 = 0,10, D3 = 
0,04 e D4 = 0,02 na Equação 12.31, temos:
%     THD ="D22+D2
3+D2
4×100%
="(0,10)2+(0,04)2+(0,02)2×100%
=0,1095 ×100% =10,95%
Um instrumento como o analisador de espectro per -
mitiria medir as harmônicas presentes no sinal fornecendo em um mostrador o componente fundamental do sinal jun-tamente com suas diversas harmônicas. De modo análogo, um instrumento analisador de onda permite medidas mais exatas dos componentes harmônicos de um sinal distorcido ao filtrá-los e fornecer uma leitura de cada um deles. De qualquer maneira, a técnica de considerar que qualquer sinal distorcido contém um componente fundamental e componentes harmônicos é prática e útil. Para um sinal amplificado em classe AB ou classe B, a distorção deve ocorrer principalmente nas harmônicas pares, das quais o componente de segundo harmônico é o maior. Portanto, embora o sinal distorcido contenha, teoricamente, todos os componentes harmônicos a partir da segunda harmônica, o mais importante em termos de quantidade de distorção nas classes apresentadas anteriormente é o componente de segundo harmônico.
Distorção da segunda harmônica A Figura 12.20 
mostra uma forma de onda para uso na obtenção da distor -
ção de segunda harmônica. Uma forma de onda de corrente 
do coletor é mostrada com os valores do ponto quiescente, 
mínmáx
Figura 12.20  Forma de onda para a obtenção de 
distorção da segunda harmônica.586   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   586 3/11/13   6:09 PMde sinal máximo e mínimo, marcados juntamente com o 
tempo no qual eles ocorrem. O sinal mostrado indica que uma distorção está presente. Uma equação que descreve aproximadamente a forma de onda do sinal distorcido é
 i
C ≈ ICQ + I0 + I1 cos ωt + I2 cos ωt	 (12.32)
A forma de onda contém a corrente quiescente ori-
ginal ICQ, que ocorre com sinal nulo de entrada; uma 
corrente CC adicional I0, decorrente da média do sinal 
distorcido diferente de zero; o componente fundamental do sinal CA distorcido I
1; e um componente de segundo 
harmônico I2, em uma frequência que é o dobro da fre-
quência fundamental. Embora outras harmônicas também estejam presentes, somente a segunda é considerada aqui. Equacionando a corrente resultante da Equação 12.32 em alguns pontos do ciclo (para aqueles mostrados na forma de onda de corrente), obtemos as três relações a seguir:
No ponto 1 (ωt = 0),
i
C = ICmáx = ICQ + I0 + I1 cos 0 + I2 cos 0
ICmáx = ICQ + I0 + I1 + I2
No ponto 2 (ωt = π/2),
iC=ICQ=ICQ+I0+I1 cos p
2+I2 cos 2p
2
ICQ=ICQ+I0-I2    
No ponto 3 (ωt = π),
    iC = ICmín = ICQ + I0 + I1 cos π + I2 cos 2π
ICmín = ICQ + I0 – I1 + I2
Resolvendo as três equações precedentes simulta-
neamente, obtêm-se os seguintes resultados:
e I0=I2=ICmáx+ICmín-2ICQ
4
I1=ICmáx-ICmín
2   
 
Com relação à Equação 12.30, a definição de dis-
torção da segunda harmônica pode ser expressa como:
D2= `I2
I1`×100%   
Inserindo os valores de I1 e I2 determinados ante-
riormente, obtemos:
 D2= `1
2(ICmáx+ICmín)-ICQ
ICmáx-ICmín`×100%  
 (12.33)De modo análogo, a distorção da segunda harmôni -
ca pode ser escrita em termos das tensões medidas entre 
coletor-emissor:
D2= `1
2(VCEmáx+VCEmín)-VCEQ
VCEmáx-VCEmín`×100%  
 (12.34)
EXEmplo 12.15Calcule a distorção de segunda harmônica se uma forma de onda de saída mostrada em um osciloscópio fornecer as seguintes medidas:a)  V
CEmín = 1 V , VCEmáx = 22 V , VCEQ = 12 V .
b)  VCEmín = 4 V , VCEmáx = 20 V , VCEQ = 12 V .
solução: Utilizando a Equação 12.34, temos:
a)  
D2= `1
2(22 V+1 V)-12 V
22 V-1 V`×100%
=2,38%
b)  D2= `1
2(20 V+4 V)-12 V
20 V-4 V`×100%
=0%  (sem distorção)
potência de um sinal com distorção
Quando ocorre distorção, a potência de saída calcula-
da para o sinal não distorcido não é mais correta. Quando 
há distorção, a potência de saída entregue para o resistor de carga R
C devido ao componente fundamental do sinal 
distorcido é:
 P1=I2
1RC
2 (12.35)
A potência total devida a todos os componentes 
harmônicos do sinal distorcido pode então ser calculada utilizando-se:
 P=(I2
1+I2
2+I23+g)RC
2  
 (12.36)
A potência total também pode ser escrita em termos 
de distorção harmônica total:
 P=(1+D22+D23+g)I2
1RC
2
=(1+THD2)P1   (12.37)Capítulo 12  Amplificadores de potência  587
Boylestad_2012_cap12.indd   587 3/11/13   6:09 PMEXEmplo 12.16
Para uma leitura de distorção harmônica de D2 = 0,1, 
D3 = 0,02 e D4 = 0,01, com I1 = 4 A e RC = 8 Ω, calcule 
a distorção harmônica total, a potência do componente fundamental e a potência total.solução: A distorção harmônica total é:
DHT   ="D2
2+D2
3+D2
4
="(0,1)2+(0,02)2+(0,01)20,1
A potência fundamental, usando a Equação 12.35, é:
P1=I2
1RC
2=(4 A)2(8 )
2=64 W   
A potência total calculada usando a Equação 12.37 é, portanto,P = (1 + THD2)P1 = [1 + (0,1)2]64 
= (1,01)64 = 64,64 W
(Observe que a potência total resulta, principalmente, do componente fundamental, mesmo com 10% de distorção da segunda harmônica.)
descrição gráfica dos componentes 
harmônicos de um sinal distorcido
Uma forma de onda distorcida, tal como a que ocorre 
na operação classe B, pode ser representada se utilizarmos 
a análise de Fourier por uma fundamental com componen-tes harmônicos. A Figura 12.21(a) mostra um semiciclo positivo tal como resultaria da operação de apenas um tran -
sistor em um amplificador classe B. Utilizando as técnicas de análise de Fourier, o componente fundamental do sinal distorcido pode ser obtido como mostra a Figura 12.21(b). Da mesma forma, os componentes de segundo e terceiro harmônicos podem ser obtidos e são mostrados nas figuras 
Sinal senoidal distorcido (Componente fundamental senoidal)
(Componente de segundo harmônico)
(Componente de terceiro harmônico)
Forma de onda resultante da soma 
dos componentes fundamental, segundo e terceiro harmônicossen
sen
sen
senpico
Figura 12.21  Representação gráfica de um sinal distorcido utilizando componentes harmônicos.588   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   588 3/11/13   6:09 PM12.21(c) e (d), respectivamente. Utilizando a técnica de 
Fourier, a forma de onda distorcida pode ser construída pela adição dos componentes fundamental e harmônicos, como mostra a Figura 12.21(e). De modo geral, qualquer forma de onda periódica distorcida pode ser representada pela adição de um componente fundamental e de todos os componentes harmônicos, cada qual com diferentes amplitudes e diversos ângulos de fase.
12.7  dissip Ação dE CAlor Em 
trAnsistorEs dE potênCiA
Embora os circuitos integrados sejam utilizados para 
aplicações de pequenos sinais e de baixa potência, muitas aplicações de alta potência ainda requerem transistores de potência individuais. As melhorias introduzidas nas técnicas de produção têm propiciado faixas de potências mais altas em encapsulamentos de tamanho reduzido, maiores tensões de ruptura máxima para os transistores e ainda transistores de potência de chaveamento rápido.
A máxima potência suportada por um dispositivo 
específico e a temperatura das suas junções estão relacio -
nadas, uma vez que a potência dissipada pelo dispositivo provoca um aumento de temperatura em sua junção. Obviamente, um transistor de 100 W oferece maior capa -
cidade de potência do que outro de 10 W. Por outro lado, técnicas apropriadas para dissipação de calor permitirão a operação de um dispositivo em aproximadamente metade da sua potência nominal máxima.
Dentre os dois tipos de transistores bipolares — 
germânio e silício — os transistores de silício são os que apresentam maiores valores de temperatura máxima. Geralmente, a temperatura de junção máxima desses tipos de transistor de potência é:
Silício: 150-200 °CGermânio: 100-110 °CPara muitas aplicações, a potência média dissipada 
pode ser aproximada por:
 P
D = VCEIC (12.38)
Essa dissipação de potência, entretanto, somente 
é permitida até uma temperatura máxima. Acima dessa temperatura, a capacidade de dissipação de potência do dispositivo deve ser reduzida (derated) de modo que, em temperaturas mais altas do encapsulamento, a capacidade de potência suportada seja reduzida, chegando a 0 W na máxima temperatura do encapsulamento do dispositivo.
Quanto maior for a potência manipulada pelo tran-
sistor, mais alta será a temperatura do encapsulamento. Na verdade, o fator limitante na potência manipulada por um transistor específico é a temperatura da junção coletor do dispositivo. Transistores de potência são montados em grandes encapsulamentos de metal para permitirem uma grande área pela qual o calor gerado pelo dispositivo possa irradiar (ser transferido). Ainda assim, operar um transistor diretamente em contato com o ar (montando-o em uma placa de material plástico, por exemplo) restringe bastante a capacidade de manipulação de potência do dispositivo. Se, em vez disso (como é prática usual), o transistor for montado sobre alguma forma de dissipador de calor, sua capacidade de manipulação de potência pode se aproximar mais do valor máximo especificado. Alguns dissipadores de calor são mostrados na Figura 12.22. Quando o dissi-pador de calor é utilizado, o transistor que dissipa potência tem uma área maior para irradiar (transferir) o calor para o ar, o que mantém a temperatura do encapsulamento em um valor muito menor do que resultaria sem o uso de dissipador. Mesmo com um dissipador infinito (que cer -
tamente não está disponível), com o qual a temperatura do encapsulamento seria mantida à temperatura ambiente (do ar), a junção seria aquecida acima dessa, e uma potência nominal máxima teria que ser considerada.
Já que mesmo um bom dissipador de calor não 
consegue manter a temperatura do encapsulamento do transistor na temperatura ambiente (a qual, à propósito, pode ser superior a 25 °C se o circuito do transistor estiver em uma área confinada na qual outros dispositivos também estejam irradiando uma boa quantidade de calor), é neces-sário diminuir a quantidade máxima de potência permitida para determinado transistor, em função do aumento da temperatura do encapsulamento.
A Figura 12.23 mostra uma curva usual de delimi -
tação de potência para um transistor de silício. A curva mostra que o fabricante especifica um ponto superior de temperatura (não necessariamente 25 °C), após o qual ocorre uma diminuição linear da potência máxima do dispositivo. Para o silício, a potência máxima que poderia ser manuseada pelo dispositivo não cai para 0 W até que a temperatura do encapsulamento seja 200 °C. 
 FIG. 12.22 Figura 12.22  Típicos dissipadores de calor.Capítulo 12  Amplificadores de potência  589
Boylestad_2012_cap12.indd   589 3/11/13   6:09 PMNão é necessário fornecer uma curva de delimitação, 
uma vez que a mesma informação pode ser dada simples-
mente por um fator de delimitação apresentado na folha de dados do dispositivo. De forma matemática, temos
P
D(temp1) = PD(temp0) 
– (Temp1 – Temp0)(fator de delimitação) (12.39)
onde o valor de Temp0 é a temperatura na qual a redu-
ção deveria começar; o valor de Temp1 é a temperatu -
ra específica de interesse (acima do valor de Temp0); 
PD (temp0) e PD(temp1) são as máximas dissipações de 
potência nas temperaturas especificadas; e o fator de  
delimitação é o valor dado pelo fabricante em unidades de watts (ou miliwatts) por grau de temperatura.
EXEmplo 12.17Determine qual a máxima dissipação de potência permi-tida para um transistor de silício de 80 W (especificado a 25 °C) em uma temperatura de encapsulamento de 125 °C, considerando-se redução acima de 25 °C por um fator de delimitação de 0,5 W/°C.solução:
P
D(125 °C) = PD(25 °C) 
                   – (125 ºC – 25 °C)(0,5 W/°C)                   = 80 W – 100 °C(0,5 W/°C) = 30 W 
É interessante observar qual a faixa de potência re-
sultante ao usar um transistor de potência sem dissipador. Por exemplo, um transistor de silício especificado com 100 W em 100 °C (ou menos) poderá dissipar apenas 4 W em 25 °C (ou abaixo disso). Portanto, operando sem um dissipador de calor, o dispositivo pode suportar um máximo de apenas 4 W na temperatura ambiente de  
25 °C. A utilização de um dissipador grande o suficien -te para manter a temperatura do encapsulamento em  
100 °C para 100 W permite operar no valor nominal má-ximo de potência.
Analogia térmica de transistores  
de potência
A escolha de um dissipador de calor adequado exige 
o conhecimento de uma grande quantidade de detalhes que estão além das considerações básicas sobre transistores de potência. No entanto, mais informações sobre a relação entre dissipação de potência e características térmicas do transistor podem possibilitar uma compreensão mais clara de como a potência é limitada pela temperatura.  
A discussão a seguir pode ser útil.
Uma ideia de como a temperatura da junção (T
J), 
a temperatura do encapsulamento (TC) e a temperatura 
ambiente (ar) ( TA) estão relacionadas pela capacidade 
do dispositivo de manipular calor — um coeficiente de temperatura normalmente chamado de resistência térmica — é apresentada na analogia térmica-elétrica mostrada na Figura 12.24.
Em uma analogia térmica-elétrica, o termo resistên-
cia térmica é utilizado para descrever os efeitos do calor 
através de uma grandeza elétrica. Os termos na Figura 12.24 são definidos da seguinte maneira:
θJA = resistência térmica total (junção para o ambiente)
θJC =  resistência térmica do transistor (junção para  
o encapsulamento)
θCS =  resistência térmica de isolação (encapsulamento 
para o dissipador)
θSA =  resistência térmica do dissipador (dissipador para o ambiente)
Utilizando a analogia elétrica para resistências tér -
micas, podemos escrever:
 uJA=uJC+uCS+uSA   (12.40)
A analogia também pode ser utilizada na aplicação 
da lei de Kirchhoff para obtermos:
 TJ = PDθJA + TA (12.41)
A última relação mostra que a temperatura da jun-
ção “flutua” sobre a temperatura ambiente e que, quanto 
mais alta for a temperatura ambiente, menor será o valor permitido para a dissipação de potência do dispositivo.
O fator térmico θ fornece informação sobre o índice 
de queda (ou elevação) de temperatura que resulta para uma dada quantidade de potência dissipada. Por exemplo, o valor de θ
JC está geralmente em torno de 0,5 °C/W. Isso 
PT = Dissipação máxima total 
do dispositivo (W )
Temperatura do encapsulamento (ºC)
Figura 12.23  Curva típica de delimitação de potência 
para transistores de silício.590   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   590 3/11/13   6:09 PMsignifica que, para uma potência dissipada de 50 W, a 
diferença de temperatura entre o encapsulamento (como medida por um termopar) e a temperatura interna de junção é de apenas:
T
J – TC = θJCPD = (0,5 ºC/W)(50 W) = 25 ºC
Portanto, se o dissipador puder manter o encapsula -
mento em, digamos, 50 °C, a temperatura da junção será de apenas 75 °C. É uma diferença de temperatura relati -
vamente pequena, especialmente para baixos valores de dissipação de potência.
O valor da resistência térmica da junção ao ar livre 
(sem o uso de dissipador) é, normalmente,
 θ
JA = 40 ºC/W  (ao ar livre)
Para essa resistência térmica, apenas 1 W de potência 
dissipada resulta em uma temperatura da junção de 40 °C maior do que a ambiente.
Um dissipador de calor pode, agora, ser considerado 
um meio pelo qual se estabelece uma baixa resistência térmica entre o encapsulamento e o ar — muito menor do que o valor de 40 °C/W associado ao encapsulamento do transistor apenas. Utilizando um dissipador com
θ
SA = 2 ºC/W
e com uma resistência térmica de isolação (do encapsula -
mento para o dissipador) de
θCS = 0,8 ºC/W
e, finalmente, para o transistor,θCJ = 0,5 ºC/W
obtemos:
		θJA = θSA + θCS + θCJ
= 2,0 ºC/W + 0,8 ºC/W + 0,5 ºC/W = 3,3 ºC/W
Portanto, com um dissipador de calor, a resistência 
térmica entre o ar e a junção é de apenas 3,3 °C/W, com-
parada a 40 °C/W para o transistor operando diretamente ao ar livre. Utilizando o valor de θ
JA anterior para um tran-
sistor que opera em um valor por volta de 2 W, calculamos
TJ – TA = θJAPD = (3,3 ºC/W)(2 W) = 6,6 ºC
Em outras palavras, o emprego de um dissipador de 
calor neste exemplo produz um aumento de apenas 6,6 °C na temperatura da junção, se comparado a um aumento de 80 °C que ocorreria sem um dissipador de calor.
EXEmplo 12.18Um transistor de potência de silício funciona com um dissipador (θ
SA = 1,5 °C/W). O transistor, especificado 
para 150 W (25 °C), tem θJC = 0,5 °C/W, e a isolação de 
montagem tem θCS = 0,6 °C/W. Qual a potência máxima 
que pode ser dissipada se a temperatura ambiente for 40 °C e T
Jmáx = 200 °C?
solução:
PD=TJ-TA
uJC+uCS+uSA
=200 C-40C
0,5C>W+0,6C>W+1,5C>W61,5 W       
Temperatura da junção (TJ)
Isolação e contato
Temperatura do dissipador (THS)
Dissipador de calor
Zero absolutoTemperatura ambiente (TA)Temperatura do encapsulamento (TC)Transistor Dissipação de 
potência
CS
Figura 12.24  Analogia térmica-elétrica.Capítulo 12  Amplificadores de potência  591
Boylestad_2012_cap12.indd   591 3/11/13   6:09 PM12.8  AmplifiCAdorEs ClAssE 
C E ClAssE d
Embora os amplificadores classe A, classe AB e 
classe B sejam os mais utilizados como amplificadores de 
potência, os de classe D também são bastante populares por sua eficiência bastante alta. Amplificadores classe C, embora não sejam utilizados como amplificadores de áudio, são utilizados em circuitos sintonizados em comunicações.
Amplificador classe C
Um amplificador classe C, como mostra a Figura 
12.25, é polarizado para operar em menos de 180° do ciclo do sinal de entrada. O circuito sintonizado na saída, entretanto, oferece um ciclo completo do sinal de saída para a frequência fundamental ou ressonante do circuito sintonizado (circuito tanque LC) da saída. Esse tipo de ope-ração é, contudo, limitado para uso em uma frequência fixa, como ocorre em circuitos de comunicações, por exemplo.  
A operação de um circuito classe C não é voltada, em prin-cípio, para amplificadores de grandes sinais ou de potência.
Amplificador classe d
Um amplificador classe D é projetado para operar 
com sinais digitais ou pulsados. Uma eficiência acima de 90% é obtida com esse tipo de circuito, o que o torna bastante interessante para a amplificação de potência. É necessário, entretanto, converter qualquer sinal de en-trada em uma forma de onda pulsada antes de utilizá-lo para acionar uma carga de grande potência e converter o sinal novamente a um tipo senoidal para recuperar o sinal original. A Figura 12.26 mostra como um sinal senoidal pode ser convertido em um sinal pulsado por meio de uma forma de onda dente de serra ou recortada (chopping) para ser aplicada junto com a entrada a um circuito amp-op do tipo comparador, assim produzindo um sinal pulsado representativo. Embora a letra D seja utilizada para des-
Forma de onda dente de serra ou chopping
Forma de onda de entrada
Forma de onda digital
Figura 12.26  “Amostragem” de uma forma de onda senoidal para a produção de uma forma de onda digital.
Figura 12.25  Circuito amplificador classe C.592   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   592 3/11/13   6:09 PMcrever a operação seguinte à classe C, ela também poderia 
ser associada à palavra “digital”, pois é essa a natureza dos sinais envolvidos na operação desse tipo de amplificador.
A Figura 12.27 mostra um diagrama em blocos da 
unidade necessária para amplificar o sinal classe D e então convertê-lo de volta a um sinal senoidal utilizando um filtro passa-baixas. Visto que os transistores do amplifi -
cador usados para gerar o sinal de saída estão basicamente ligados ou desligados, eles conduzem corrente apenas quando estão ligados, apresentando uma pequena perda de potência devido à baixa tensão no estado ligado. Uma vez que a maior parte da potência aplicada ao amplifi-cador é transferida para a carga, a eficiência do circuito é normalmente muito alta. Dispositivos de potência MOSFET se tornaram bastante populares como disposi-tivos acionadores para amplificadores classe D.
12.9 rEsumo
Conclusões e conceitos importantes
1.  Classes de amplificadores:
 Classe A – o estágio de saída conduz por 360° com-pletos (um ciclo completo de forma de onda).
 Classe B – os estágios de saída conduzem por 180° cada (juntos, oferecem um ciclo completo).
 Classe AB  – os estágios de saída conduzem entre 
180° e 360° cada (oferecem um ciclo completo com menor eficiência).
 Classe C – o estágio de saída conduz por menos que 180° (utilizado em circuitos sintonizados).
 Classe D – opera utilizando sinais digitais ou pulsados.
2.  Eficiência do amplificador:
 Classe A – eficiência máxima de 25% (sem trans-formador) e de 50% (com transformador). Classe B – eficiência máxima de 78,5%.
3.  Considerações de potência:
 a)  Potência de entrada é fornecida pela fonte de alimentação CC.
 b) Potência de saída é aquela entregue para a carga.
 c)  Potência dissipada pelos dispositivos ativos é basicamente a diferença entre as potências de entrada e saída.
4.  A operação push-pull (ou complementar) é tipica -
mente o funcionamento oposto de dois dispositivos, um de cada vez — um “empurra” metade do ciclo e o outro “puxa” metade do ciclo.
5. A distorção harmônica se refere à natureza não 
senoidal de uma forma de onda periódica, sendo a distorção definida como a relação entre as ampli-tudes das harmônicas e a da fundamental.
6.  O dissipador de calor se refere à utilização de encap-
sulamentos metálicos ou placas e ventiladores para a remoção do calor gerado em um elemento de circuito.
Equações
Pi(CC) = VCCICQ
  Po(CA) = VCE(rms)IC(rms)
      = IC2(rms)RC
     =V2
C(rms)
RC
 Po(CA)=VCE(p)IC(p)
2
 =I2
C(p)
2RC
 =V2
CE(p)
2RC
Gerador dente 
de serra
Comparador Amplificador
RealimentaçãoFiltro 
passa-baixasConverte sinal digital 
novamente em senoidal
Figura 12.27  Diagrama em blocos do amplificador classe D.Capítulo 12  Amplificadores de potência  593
Boylestad_2012_cap12.indd   593 3/11/13   6:09 PM Po(CA)=VCE(p@p)IC(p@p)
8
 =I2
C(p@p)
8RC
 =V2
CE(p@p)
8RC
% h=Po(CA)
Pi(CC)×    %001
Ação do transformador:
   V2
V1=N2
N1
I2
I1=N1
N2   
Operação classe B:
   ICC=2
pI(p)
Pi(CC)=VCCa2
pI (p)b
Po(CA)=V2
L(rms)
RL
 Po(CA)=V2
CC
2RLmáxima
 Pi(CC)=VCC( ICC)
=VCCa2VCC
pRLb=2V2
CC
pRLmáxima máxima
 P2Q=2V2
CC
p2RLmáxima
Distorção harmônica:
de distorção da n-ésima harmônica % =% D n
=0An 0
0A1 0*    %001
Dissipador de calor:
θJA = θJC + θCS + θSA12.10 AnálisE Comput ACionAl
programa 12.1 — Amplificador 
classe A com alimentação-série
Utilizando o Design Center, desenhamos o circuito 
de um amplificador classe A com alimentação-série como 
mostra a Figura 12.28. A Figura 12.29 mostra alguns re-sultados de saída da análise. Edite o modelo de transistor apenas para os valores de BF = 90 e IS = 2E-15. Isso man-
tém o modelo de transistor como ideal, de maneira que os cálculos do PSpice devem ser iguais aos descritos a seguir.
A tensão CC de polarização do coletor é
V
c(CC) = 12,47 V
Figura 12.28  Amplificador classe A com alimentação-série.
Series-fed Class-A Amplif ier
****        CIRCUIT DESCRIPTION
*************************************************************************************        BJT MODEL P ARAMETERS
                Q2N3904         
                NPN                     IS     2.000000E-15 
        BF   90            
****        SMALL SIGN AL BIAS SOLUTION
*********************************************************************************
 NODE       VOLTAGE    NODE        VOLTAGE    NODE       VOLTAGE    NODE       VOLTAGE
 (N00210)   .8146            (N00214)     0.0000         (N00232)    22.0000        (N00286)   12.4670 
    VOLTAGE SOURCE CURRENTS
    NA ME         CURRENT
    V_VCC       -9.639E-02
    V_Vi              0.000E+00
TOTAL PO WER DISSIPA TION   2.12E+00  WATTS
Figura 12.29  Resultados de saída da análise do circuito 
da Figura 12.28.594   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   594 3/11/13   6:09 PMCom o valor beta ajustado para 90, o ganho CA é 
calculado da seguinte maneira:
IE = Ic = 95 mA 
(a partir do resultado de saída da análise do PSpice)
re = 26 mV/95 mA = 0,27 Ω
Para um ganho de:
Av = –Rc/re = –100/0,27 = –370
A tensão de saída é:
Vo = AvVi = (–370) ∙ 10 mV = –3,7 V (pico)
A forma de onda de saída obtida utilizando o Probe 
é mostrada na Figura 12.30. Para uma saída pico a pico de
Vo(p-p) = 15,6 V – 8,75 V = 6,85 V
a saída de pico é
Vo(p) = 6,85 V/2 = 3,4 V
que se aproxima bastante do valor calculado a seguir.
Da análise de saída do circuito, a potência de entrada é:
Pi = VCCIC = (22 V) ∙ (95 mA) = 2,09 W
Dos dados Probe CA, a potência de saída é:
Po(CA) = Vo(p-p)2/[8 ∙ RL] 
             = (6,85)2/[8 ∙ 100] = 58 mWA eficiência é, portanto,
%η = Po/Pi ∙ 100% 
      = (58 mW/2,09 W) ∙ 100% = 2,8%
Um sinal maior de entrada aumentaria a potência CA 
entregue à carga e a eficiência (sendo 25% o máximo).
programa 12.2 — Amplificador 
push-pull quase complementar
A Figura 12.31 mostra um amplificador de potência 
classe B push-pull quase complementar. Para a entrada de 
Vi = 20 V(p), a forma de onda de saída obtida utilizando-se 
o Probe é mostrada na Figura 12.32.
A tensão CA de saída é
Vo(p-p) = 33,7 V
de maneira que:
Po = Vo2(p-p)/(8 ∙ RL) = (33,7 V)2/(8 ∙ 8 Ω) = 17,7 W
A potência de entrada para a amplitude de sinal 
dada é:
Pi = VCCICC = VCC[(2/π)(Vo(p-p)/2)/RL]
           = (22 V) ∙ [(2/π)(33,7 V/2)/8] = 29,5 W
Figura 12.30  Saída Probe para o circuito da Figura 12.28.Capítulo 12  Amplificadores de potência  595
Boylestad_2012_cap12.indd   595 3/11/13   6:09 PMFigura 12.32  Saída Probe para o circuito da Figura 12.31.
Figura 12.31  Amplificador de potência classe B quase complementar.596   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   596 3/11/13   6:09 PMA eficiência do circuito, portanto, é:
% η = Po/Pi ∙ 100% = (17,7 W/29,5 W) ∙ 100% = 60%
programa 12.3 — Amplificador 
push-pull com amp-op
A Figura 12.33 mostra um amplificador push-pull 
com amp-op fornecendo uma saída CA para uma carga de 
8 Ω. Como mostramos, o amp-op oferece um ganho de:
Av = –RF/R1 = – 47 kΩ/18 kΩ = –2,6
Para a entrada Vi = 1 V , a saída é
Vo(p) = AvVi = –2,6 ∙ (1 V) = –2,6 VA Figura 12.34 mostra a tela do osciloscópio para 
a tensão de saída.
A potência de saída é calculada como:
Po = Vo2(p-p)/(8 ∙ RL) 
                       = (20,4 V)2/(8 ∙ 8 Ω) = 6,5 W
A potência de entrada para essa amplitude de sinal é:
Pi = VCCICC = VCC[(2/π)(Vo(p-p)/2)/RL]
            = (12 V) ∙ [(2/π) ∙ (20,4 V/2)/8] = 9,7 W
A eficiência do circuito é, então,
% η = Po/Pi ∙ 100% = (6,5 W/9,7 W) ∙ 100% = 67%
Figura 12.33  Amplificador classe B com amp-op.
 
Figura 12.34  Saída Probe para o circuito da Figura 12.33.Capítulo 12  Amplificadores de potência  597
Boylestad_2012_cap12.indd   597 3/11/13   6:09 PMproBlEmAs
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 12.4  operação do amplificador classe B
 11.  Desenhe o diagrama do circuito de um amplificador de po-tência push-pull npn classe B utilizando entrada acoplada 
a transformador.
 12.  Para um amplificador classe B que fornece um sinal de  
22 V de pico para uma carga de 8 Ω e uma fonte de ali -
mentação com V
CC = 25 V , determine:
a)  Potência de entrada.
b)  Potência de saída.
c)  Eficiência do circuito.
 13.  Para um amplificador classe B com VCC = 25 V que aciona 
uma carga de 8 Ω, determine:a)  Potência máxima de entrada.
b)  Potência máxima de saída.
c)  Eficiência máxima do circuito.
 *14.  Calcule a eficiência de um amplificador classe B para uma tensão de alimentação V
CC = 22 V que aciona uma carga 
de 4 Ω com tensões de pico de saída de:a) V
L(p) = 20 V .
b)  VL(p) = 4 V .
Seção 12.5  Circuitos amplificadores classe B
 15.  Esboce o diagrama do circuito de um amplificador quase complementar, mostrando as formas de onda de tensão  
no circuito.
 16.  Para o amplificador de potência classe B da Figura 12.36, calcule:a)  Valor máximo de P
o (CA).
b)  Valor máximo de Pi (CC).
c)  Valor máximo de % η.
d)  Máxima potência dissipada por ambos os transistores.
 *17.  Se a tensão de entrada para o amplificador de potência da Figura 12.36 for 8 V rms, calcule:a)  P
i (CC).
b)  Po (CA).
c)  % η.
d)  Potência dissipada por ambos os transistores de saída.
 *18.  Para o amplificador de potência da Figura 12.37, calcule:a) P
o (CA).
b)  Pi (CC).
c) % η.
d)  Potência dissipada por ambos os transistores de saída.
Seção 12.6  distorção do amplificador 19.  Calcule os componentes de distorção harmônica para um sinal de saída com amplitude da fundamental de 2,1 V , amplitude da segunda harmônica de 0,3 V , amplitude da terceira harmônica de 0,1 V e amplitude da quarta harmô-nica de 0,05 V .
 20. Calcule a distorção harmônica total para as amplitudes dos componentes do Problema 19.
 21.  Calcule a distorção de segunda harmônica para uma forma de onda de saída com valores medidos de V
CEmín = 2,4 V , 
VCEQ = 10 V e VCEmáx = 20 V .
 22.  Para as leituras de distorção de D2 = 0,15, D3 = 0,01 e 
D4 = 0,05, com I1 = 3,3 A e RC = 4 Ω, calcule a distorção 
harmônica total do componente fundamental de potência e a potência total.Seção 12.2  Amplificador classe A com alimentação-série
 1.  Calcule as potências de entrada e saída para o circuito da Figura 12.35. O sinal de entrada resulta em uma corrente de base de 5 mA rms.
 2.  Calcule a potência de entrada dissipada pelo circuito da Figura 12.35 se R
B mudar para 1,5 kΩ.
 3.  Que potência máxima de saída pode ser entregue pelo circuito da Figura 12.35 se R
B mudar para 1,5 kΩ?
 4.  Se o circuito da Figura 12.35 for polarizado em sua tensão central e em seu ponto de operação do coletor também no centro, qual será a potência de entrada para uma potência máxima de saída de 1,5 W?
Seção 12.3   Amplificador classe A com acoplamento  
a transformador
 5.  Um amplificador classe A acoplado a transformador utiliza um transformador 25:1 para acionar uma carga de 4 Ω. Calcule a carga CA efetiva (vista pelo transistor conec -
tado ao lado do transformador com um número maior  
de espiras).
 6.  Que relação de espiras do transformador é necessária para acoplar uma carga de 8 Ω, de maneira que ela apareça como uma carga efetiva de 8 kΩ?
 7.  Calcule a relação de espiras do transformador necessária para conectar quatro alto-falantes de 16 Ω em paralelo, de maneira que eles apareçam como uma carga efetiva de 8 kΩ.
 *8.  Um amplificador classe A acoplado a transformador acio -
na um alto-falante de 16 Ω através de um transformador 3,87:1. Utilizando uma fonte de alimentação com V
CC = 
36 V , o circuito entrega 2 W para a carga. Calcule:a)  P(CA) através do primário do transformador.
b)  V
L(CA).
c)  V(CA) no primário do transformador.
d)  Os valores rms da corrente de carga e da corrente  
do primário.
 9.  Calcule a eficiência do circuito do Problema 8 se a corrente de polarização for I
CQ = 150 mA.
 10.  Desenhe o diagrama do circuito de um amplificador classe A acoplado a transformador utilizando um transistor npn.
,
Figura 12.35  Problemas 1 a 4 e 26.598   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap12.indd   598 3/11/13   6:09 PMSeção 12.7  dissipação de calor em transistores de potência
 23.  Determine a dissipação máxima permitida para um transis-tor de silício de 100 W (a 25 °C) para um fator de delimi -
tação de 0,6 W/°C a uma temperatura do encapsulamento de 150 °C.
 *24.  Um transistor de potência de silício de 160 W operando com um dissipador ( θ
SA = 1,5 °C/W) possui θJC = 0,5 °C/W 
e uma isolação de montagem de θCS = 0,8 °C/W. Qual po-
tência máxima pode ser manipulada pelo transistor a uma temperatura ambiente de 80 °C? (A temperatura da junção não deverá exceder 200 °C.) 25.  Que potência máxima um transistor de silício (T
Jmáx =  
200 °C) pode dissipar ao ar livre a uma temperatura am-biente de 80 °C?
Seção 12.10 
 Análise computacional
 *26.  Utilize o Design Center para desenhar o esquema da Figura 12.35, com V
i = 9,1 mV .
 *27.  Utilize o Design Center para desenhar o esquema da Figura 12.36, com V
i = 25 V(p). Determine a eficiência do circuito.
 *28. Utilize o Multisim para desenhar o esquema de um am-plificador classe B com amp-op, como o da Figura 12.33. Utilize R
1 = 10 kΩ, RF = 50 kΩ e Vi = 2,5 V(p). Determine 
a eficiência do circuito.
Figura 12.36  Problemas 16, 17 e 27.
 Figura 12.37  Problema 18.Capítulo 12  Amplificadores de potência  599
Boylestad_2012_cap12.indd   599 3/11/13   6:09 PMCIs lineares/digitaisCIs lineares/digitais
objetivos 
•	Introduzir a conversão analógica-digital.
•	Introduzir a conversão digital-analógica.
•	Operação de um circuito temporizador.
•	Operação de PLL (phase-locked loops ).
13
13
13
13.1 IntroDUÇão
Embora existam muitos CIs contendo apenas circui-
tos digitais e muitos contendo somente circuitos lineares, 
existem diversas unidades que contêm ambos os tipos de circuitos. Entre os CIs lineares/digitais estão os circui-tos comparadores, os conversores digital-analógico, os circuitos de interface, os circuitos de temporização, os circuitos osciladores controlados por tensão (VCO, do inglês voltage-controlled oscillator) e as malhas amarradas 
por fase (PLLs, do inglês phase-locked loops ).
O circuito comparador é aquele no qual uma tensão 
linear de entrada é comparada a outra tensão de referência, sendo a saída um estado digital representando se a tensão de entrada ultrapassou ou não a tensão de referência.
Os circuitos que convertem sinais digitais em uma 
tensão linear ou analógica e aqueles que convertem uma tensão linear em um valor digital são bastante utilizados em equipamentos aeroespaciais, equipamentos automo-tivos, aparelhos de CD, entre muitas outras aplicações.
Os circuitos de interface são usados para habilitar a 
conexão de sinais de diferentes valores de tensão digital provenientes de diferentes tipos de dispositivo de saída ou de diferentes impedâncias, para que tanto o estágio transmissor quanto o receptor operem apropriadamente.
Os CIs temporizadores fornecem circuitos lineares 
e digitais para utilização em várias operações de tempori-zação, como em alarmes de carro, em residências, como temporizadores domésticos para ligar e desligar lâmpadas, e em circuitos de equipamentos eletromecânicos para fornecer 
temporização apropriada para o funcionamento esperado da unidade. O temporizador 555 tem sido um CI bastante uti-lizado há muito tempo. Um oscilador controlado por tensão fornece um sinal de clock de saída cuja frequência pode ser 
variada ou ajustada por uma tensão de entrada. Uma aplicação comum do VCO é a malha amarrada por fase (PLL), utilizada em diversos transmissores e receptores de comunicações.
13.2  operaÇão De Um CI 
ComparaDor
Um circuito comparador aceita como entrada tensões 
lineares, e fornece uma saída digital que indica quando uma das entradas é maior ou menor do que a outra. Um circuito comparador básico é mostrado na Figura 13.1(a). A saída é um sinal digital que se mantém em um nível alto de tensão quando a entrada não inversora (+) é maior do que a tensão na entrada inversora (–), e chaveia para um nível baixo de tensão quando a tensão da entrada não inversora cai abaixo da tensão na entrada inversora.
A Figura 13.1(b) mostra uma conexão típica com 
uma entrada (nesse exemplo, a inversora) conectada a uma tensão de referência de 2 V e o terminal da entrada não inversora conectado a uma tensão de sinal de entrada. En-quanto V
ent for menor do que o valor da tensão de referência 
de +2 V , a saída continuará em um nível baixo de tensão (aproximadamente –10 V). Quando a entrada se eleva um 
Boylestad_2012_cap13.indd   600 3/11/13   6:28 PM+–+V +V (+10 V)
−VEntrada − 
Entrada +
(a)SaídaVref
(+2 V)
−V (−10 V)
(b)+–
Saída
entV
Figura 13.1 Circuito comparador: (a) unidade básica; (b) aplicação típica.
Entrada, ViSaída, Vo
Figura 13.2 Operação do amp-op 741 como comparador.pouco acima de +2 V , a saída rapidamente chaveia para um 
nível alto de tensão (perto de +10 V). Portanto, a saída alta indica que o sinal de entrada é maior do que +2 V .
Visto que o circuito interno utilizado para construir 
um comparador é composto basicamente de um circuito amp-op com ganho de tensão muito alto, podemos exami-nar a operação de um comparador utilizando um amp-op 741, como mostra a Figura 13.2. Com a entrada de refe-rência (pino 2) fixada em 0 V , um sinal senoidal aplicado à entrada não inversora (pino 3) faz com que a saída chaveie entre seus dois estados de tensão, como mostra a Figura 13.2(b). Mesmo que a entrada V
i se eleve apenas 
uma fração de milivolt acima do valor de referência de 0 V , ela é amplificada pelo altíssimo ganho de tensão (nor -
malmente acima de 100.000), de maneira que a saída se eleva ao seu valor de saturação positiva e permanece assim enquanto a entrada estiver acima de V
ref = 0 V . Quando a 
entrada cai ligeiramente abaixo do valor de referência de 0 V , a saída é levada para seu nível de saturação inferior e assim permanece enquanto a entrada permanecer abaixo de  
V
ref = 0 V . A Figura 13.2(b) mostra claramente que o sinal 
de entrada é linear, enquanto a saída é digital.
No uso geral, o valor de referência não precisa ser ne-
cessariamente igual a 0 V e pode ter qualquer valor de tensão positiva ou negativa que desejemos. Além disso, a tensão de referência pode ser conectada à entrada positiva ou à negativa, aplicando-se, então, o sinal de entrada à outra entrada.
Utilização do amp-op como comparador
A Figura 13.3(a) mostra um circuito que opera com 
uma tensão de referência positiva conectada à entrada in-versora e a saída conectada a um LED indicador. O valor da tensão de referência é ajustado em:
Vref=10 k
10 k+10 k (+12 V)=+6 V    Capítulo 13  CIs lineares/digitais  601
Boylestad_2012_cap13.indd   601 3/11/13   6:28 PMComo a tensão de referência está conectada à entra -
da inversora, a saída chaveia para seu nível de saturação 
positivo quando a entrada Vi se torna mais positiva do que 
o valor da tensão de referência de +6 V . A saída Vo aciona 
então o LED, acendendo-o, indicando que a entrada é mais positiva do que o nível de referência.
Como uma conexão alternativa, o valor de referência 
pode ser conectado à entrada não inversora, como mostra a Figura 13.3(b). Com essa conexão, o sinal de entrada caindo abaixo do valor de referência fará a saída acionar o LED, acendendo-o. O LED pode ser ligado quando o sinal de entrada torna-se maior ou menor que o valor de referência, dependendo de qual entrada é conectada ao sinal de entrada e qual entrada é utilizada como referência.
Utilização de CIs comparadores
Embora os amp-ops possam ser usados como cir -
cuitos comparadores, unidades de CI específicas são mais adequadas para isso. Algumas das melhorias incluídas em um CI comparador são: chaveamento mais rápido entre os dois níveis de saída, imunidade a ruído embutida para evitar que a saída oscile quando a entrada passa pelo valor de referência e saídas capazes de acionar diretamente uma variedade de cargas. Alguns CIs comparadores mais co-nhecidos serão apresentados em seguida, com a descrição de seus pinos de conexão e de como podem ser utilizados.
Comparador 311 O comparador de tensão 311, mos-
trado na Figura 13.4, contém um circuito comparador que 
pode operar tanto com duas fontes de alimentação de ±15 V quanto com uma única fonte de +5 V (como as utilizadas em circuitos lógicos digitais). A saída pode fornecer uma tensão em qualquer um de dois valores distintos ou ser utilizada para acionar uma lâmpada ou um relé. Observe que a saída é tomada de um transistor bipolar para permitir o acionamento de uma variedade de cargas. A unidade tem também entradas de balanço e de habilitação, sendo que essa última permite a inibição da saída. Alguns exemplos mostrarão como esse comparador pode ser utilizado em aplicações comuns.
Um detector de cruzamento por zero que percebe 
(detecta) a tensão de entrada passando por 0 V é mostrado +–
LEDLED ligado quando 
Vi é maior que 
Vref  (= + 6 V)
(a)
LEDLED ligado quando V
i é menor que 
Vref  (= + 6 V)
(b)+12 V
−12 VVi741
10 kΩ10 kΩ
470 Ω
+–+12 V
−12 VVi
741
10 kΩ10 kΩ
470 ΩVo
VoVref  (+6 V)
Vref  (+6 V)
Figura 13.3 Um amp-op 741 utilizado como comparador.602   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   602 3/11/13   6:28 PMutilizando-se o CI 311 na Figura 13.5. A entrada inversora 
é conectada ao terra (tensão de referência). Se o sinal de entrada for positivo, o transistor de saída liga e a saída cai para nível baixo (–10 V , nesse caso). Se o sinal de en-trada ficar negativo (abaixo de 0 V), o transistor de saída é cortado, o que leva sua saída para nível alto (+10 V).  
A saída, portanto, indica se a entrada está acima ou abaixo de 0 V . Quando a entrada tem qualquer valor de tensão positivo, a saída é baixa, mas qualquer tensão negativa de entrada provoca um nível alto de tensão na saída.
A Figura 13.6 mostra como um comparador 311 
pode ser utilizado com entrada de habilitação. Nesse exemplo, a saída irá para o nível alto quando a entrada ultrapassar a tensão de referência, mas somente se a en-trada de habilitação TTL estiver desligada (ou em 0 V). Se a entrada de habilitação TTL estiver no nível alto, ela leva a entrada de habilitação do 311 no pino 6 para nível baixo, fazendo com que a saída permaneça no estado “desligado” (com saída alta) independentemente do sinal de entrada. Na verdade, a saída permanece alta, a não ser que esteja habilitada. Se estiver, atua normalmente, cha-veando de alto para baixo, dependendo do valor do sinal de entrada. Durante a operação, a saída do comparador responde ao sinal de entrada apenas enquanto o sinal de habilitação permitir.
Balanço
Balanço/habilitação
Entrada não 
inversora
Entrada 
inversoraSaída
CI 311
unidade
Figura 13.4 Um comparador 311 (unidade DIP de 8 pinos).
Entrada
Saída
Figura 13.5 Detector de cruzamento por zero utilizando  
um CI 311.
EntradaSaída
Entrada de 
habilitação 
do 311
Habilitação
TTL
Figura 13.6 Operação de um comparador 311 
com entrada de habilitação.Capítulo 13  CIs lineares/digitais  603
Boylestad_2012_cap13.indd   603 3/11/13   6:28 PMA Figura 13.7 mostra a saída do comparador acio -
nando um relé. Quando a entrada cai abaixo de 0 V , levan-
do a saída para o nível baixo, o relé é ativado, fechando os contatos normalmente abertos (N.A.) naquele instante. Esses contatos podem ser então conectados para operar com uma grande variedade de dispositivos. Por exemplo, uma buzina ou uma campainha conectada aos contatos do relé podem ser acionadas quando a tensão de entrada cai abaixo de 0 V . Enquanto a tensão estiver presente no terminal de entrada, a campainha permanecerá desligada.
Comparador 339 O CI 339 é um comparador quá-
druplo contendo quatro circuitos comparadores de tensão 
independentes, conectados a pinos externos, como mostra a Figura 13.8. Cada comparador tem as entradas inversora e não inversora e uma única saída. A tensão de alimenta -
ção aplicada a um par de pinos alimenta todos os quatro comparadores. Mesmo que se queira utilizar apenas um comparador, os quatro estarão consumindo potência.
Para verificar como esses circuitos comparadores 
podem ser utilizados, a Figura 13.9 mostra um dos circui -
tos comparadores do 339 conectado como um detector de cruzamento por zero. Quando o sinal de entrada ultrapassa 0 V , a saída chaveia para V
+. A saída chaveia para V– apenas 
quando a entrada cai abaixo de 0 V . Os números circulados mostram os pinos do CI.
Um valor de referência diferente de 0 V também 
pode ser utilizado, e qualquer terminal de entrada poderia ser a referência; o outro terminal poderia ser conectado ao sinal de entrada. A operação de um dos circuitos compa -
radores é descrita a seguir.
A tensão diferencial de entrada (diferença de tensão 
entre os terminais de entrada), quando positiva, desliga o transistor de saída (circuito aberto), enquanto uma tensão diferencial de entrada negativa liga o transistor de saída — de modo que a saída fica no nível baixo da fonte.
Se a entrada negativa for fixada em um valor de 
referência V
ref e se a entrada positiva for acima de Vref, isto 
resultará em uma tensão diferencial de entrada positiva com a saída do comparador em situação de circuito aber -
to. Quando a entrada não inversora cair abaixo de Vref, a 
tensão diferencial de entrada será negativa e a saída será 
levada a V–.
Se a entrada positiva for fixada no valor de referência 
e a entrada inversora cair abaixo de Vref, o resultado será 
um circuito aberto na saída, enquanto se a entrada inverso-ra for elevada acima de V
ref, isso resultará em V– na saída. 
Esta operação está resumida na Figura 13.10.
Visto que a saída de um desses circuitos comparadores 
é obtida a partir de um circuito do tipo coletor aberto, tornam-se possíveis aplicações nas quais as saídas de 
EntradaContatos normalmente 
abertos (N.A.)
Figura 13.7 Operação de um comparador 311 com um relé de saída.
Entrada  1+
Saída 1
Saída 2
Saída 3
Saída 4Entrada  1–
Entrada  2+
Entrada  2–
Entrada  3+
Entrada  3–
Entrada  4+
Entrada  4–
Figura 13.8 CI comparador quádruplo (339).604   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   604 3/11/13   6:28 PMVref= 0 VV+(5 V)
V−(−5 V)5,1 kΩ
339
45 3
2
12
(a)+
–Vi
VoTemp o
(b)Temp o
V−V+Entrada, Vi
Saída, Vo
Figura 13.9 Operação de um circuito comparador 339 como detector de cruzamento por zero.
V−V+
339
VrefEntrada
)b( )a(+
–Entrada > Vref     saída em circuito aberto←
Entrada < Vref     saída = ←  V−Entrada > Vref     saída em circuito aberto←
Entrada < Vref     saída = ←  V−
V−V+
339
Entrada+
–Vref
Figura 13.10 Operação de um circuito comparador 339 com entrada de referência: (a) entrada inversora;  
(b) entrada não inversora.
mais de um circuito comparador podem ser conectadas 
pela implementação de uma lógica “OR com fios” (wired--OR). A Figura 13.11 mostra dois circuitos comparadores conectados com saída comum e também com entrada comum. O comparador 1 tem uma tensão de entrada de referência de +5 V conectada à entrada não inversora. A saída será forçada para baixo pelo comparador 1 quando o sinal de entrada ultrapassar +5 V . O comparador 2 tem uma tensão de referência de +1 V conectada à entrada in-versora. A saída desse comparador será forçada para baixo quando o sinal de entrada cair abaixo de +1 V . Por fim, a saída será baixa quando a entrada estiver abaixo de +1 V ou acima de +5 V , como mostra a Figura 13.11, sendo essa operação chamada de detector de janela de tensão. A saída alta indica que a entrada está dentro de uma janela de tensão de +1 V a +5 V (valores fixados pelos níveis de tensão de referência utilizados).13.3  Conversores DIgItal-
-analógICo
Muitas tensões e correntes em eletrônica variam con -
tinuamente ao longo de uma faixa de valores. Em circuitos 
digitais, os sinais estão em um de dois níveis possíveis, representando os valores binários 1 ou 0. Um conversor analógico-digital (ADC, do inglês analog-digital conver -
ter) gera um valor digital representando uma tensão ana-lógica de entrada, enquanto o conversor digital-analógico (DAC, do inglês digital-analog converter) converte um valor digital para uma tensão analógica.
Conversão digital-analógica
Circuito de conversão em escada A conversão 
digital-analógica pode ser obtida a partir de vários mé -
todos. Um esquema bastante comum utiliza um circuito de resistores chamado circuito em escada. Esse circuito Capítulo 13  CIs lineares/digitais  605
Boylestad_2012_cap13.indd   605 3/11/13   6:28 PMaceita a entrada de valores binários em, geralmente, 0 V 
ou Vref e fornece uma tensão de saída proporcional ao valor 
binário de entrada. A Figura 13.12(a) mostra um circuito em escada com quatro tensões de entrada representando 4 bits de dados digitais e uma tensão de saída CC. A tensão de saída é proporcional ao valor de entrada digital dada pela relação:
Vo=D0×20+D1×21×D2×22+D3×23
24 Vref  
 (13.1)
No exemplo mostrado na Figura 13.12(b), a tensão 
de saída resultante é:
Vo=0×1+1×2+1×4+0×8
16 (16 V)=6    V
Portanto, o valor digital 01102 é convertido em 6 V 
analógico.
A função do circuito em escada é converter os 16 
valores binários possíveis de 0000 a 1111 para um dos 16 valores de tensão múltiplos de V
ref/16. A utilização 
de mais seções no circuito em escada possibilita que tenhamos mais entradas binárias e maior quantização de cada estágio. Por exemplo, um circuito em escada de 10 
estágios poderia estender o número de degraus de tensão, ou resolução de tensão, para V
ref/210, ou Vref/1024. A tensão 
de referência de Vref = 10 V apresentaria, então, degraus 
de tensão com valor de 10 V/1024 ou aproximadamente 10 mV . Um número maior de estágios permite maior re-solução de tensão. De modo geral, a resolução de tensão para n estágios em escada é:
 
Vref
2n  
	(13.2)
A Figura 13.13 mostra um diagrama em bloco de 
um DAC típico que utiliza um circuito em escada. Esse circuito, chamado no diagrama de escada R-2 R, encontra-
-se entre a fonte de corrente de referência e as chaves de corrente conectadas a cada entrada binária. A corrente de saída resultante é proporcional ao valor binário de entrada. A entrada binária seleciona alguns ramos do circuito em escada, o que produz uma corrente de saída, que é o resultado de uma soma ponderada da corrente de referência. Conectar a corrente de saída através de um resistor resultará em uma tensão analógica, se assim for desejado.Saída+9 V
5,1 kΩ
1 kΩ8,2 kΩ+9 V9,1 kΩ7,5 kΩ 1
2+5 V
+1 VSaída altaVref1≅+5 V
Vref2≅ +1 V+–
1234
75
6
12+–
EntradaSaída baixa
Saída baixa
Figura 13.11 Operação de dois circuitos comparadores 339 como detector de janela.606   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   606 3/11/13   6:28 PMConversão analógico-digital
Conversão de dupla rampa Um método bastante 
utilizado para converter uma tensão analógica em uma 
tensão digital é o de dupla rampa. A Figura 13.14(a) mos-tra um diagrama em bloco do conversor básico de dupla rampa. A tensão analógica a ser convertida é aplicada atra-vés de uma chave eletrônica a um circuito integrador ou gerador de rampa (essencialmente uma corrente constante que carrega um capacitor para produzir uma tensão  linear em rampa). A saída digital é obtida a partir de um contador que funciona durante ambos os intervalos de inclinação positiva e negativa do integrador.O método de conversão ocorre como segue. Para um 
intervalo de tempo fixo (geralmente a faixa de contagem completa do contador), a tensão analógica conectada ao integrador aumenta a tensão na entrada do comparador até um determinado valor positivo. A Figura 13.14(b) mostra que, no fim do intervalo fixo de tempo, a tensão do integrador é tanto maior quanto maior for a tensão de entrada. No fim do intervalo fixo de contagem, a conta -
gem é ajustada para zero, e a chave eletrônica conecta o integrador a uma tensão de entrada fixa ou de referência. A saída do integrador (ou entrada do capacitor) decresce então a uma taxa fixa. O contador avança durante esse tempo, enquanto a saída do integrador diminui a uma taxa fixa até ficar abaixo da tensão de referência do compara -
dor, ao mesmo tempo em que a lógica de controle recebe um sinal (a saída do comparador) para parar a contagem. O valor digital armazenado no contador é então a saída digital do conversor.
O uso do mesmo clock  e do mesmo integrador para 
realizar a conversão durante os intervalos de inclinação positiva e negativa tende a compensar os desvios da fre-quência de clock  e as limitações de precisão do integrador. 
Selecionando o valor de entrada de referência e a taxa de clock, podemos graduar a saída do contador de acordo com o desejado. O contador pode ser binário, BCD ou outra forma de contador digital escolhida.
Conversão com circuito em escada Outro mé-
todo bastante conhecido de conversão analógico-digital 
utiliza um circuito em escada juntamente com circuitos Io
VrefChaves de corrente
R-2R Escada
Corrente
de referênciaEntradas digitais
Figura 13.13 CI conversor digital-analógico que utiliza 
circuito em escada R-2R.
        V(Saída 
analógica)
Entrada digitalo
Figura 13.12 Circuito em escada de quatro estágios utilizado como conversor digital-analógico: (a) circuito básico;  
(b) exemplo de circuito com entrada 0110.Capítulo 13  CIs lineares/digitais  607
Boylestad_2012_cap13.indd   607 3/11/13   6:28 PMcontadores e comparadores (veja a Figura 13.15). Um con -
tador digital avança a partir de zero, enquanto um circuito 
em escada, acionado pelo contador, gera uma tensão em escada, como mostra a Figura 13.15(b), que aumenta em um incremento de tensão a cada passo de contagem. Um circuito comparador, recebendo a tensão em escada e a tensão de entrada analógica, fornece um sinal para parar a contagem quando a tensão da escada se eleva acima da tensão de entrada. O valor do contador nesse instante é a saída digital.
O incremento de tensão do sinal em escada depende 
do número de bits de contagem utilizado. Um contador de 12 estágios operando um circuito em escada de 12 estágios, utilizando uma referência de 10 V , apresentaria um incremento de tensão igual a:Vref
212=10 V
4096=2,4 mV   
Isso resultaria em uma resolução de conversão de 
2,4 mV . A taxa de clock do contador afetaria o tempo necessário para fazer uma conversão. Uma taxa de clock  
de 1 MHz operando um contador de 12 estágios exigiria um tempo máximo de conversão de:
4096 × 1 µs = 4096 µs ≈ 4,1 ms
O número mínimo de conversões que poderia ser 
feito em cada segundo seria, então,
número de conversões = 1/4,1 ms 
≈ 244 conversões/segundoEntrada analógica
Integrador
Comparador
Vref
ClockEntrada digital
Pulso 
de reset
Fim da contagem 
Linear Linear/Digita l Digital
(a)Entrada de 
referênciaFim da contagemLógica de controle Pulsos de contagem
Intervalo de contagemContagem digital menorContagem digitalContagem digital maiorTaxa fixa de descarga
(b)Tensão de entrada
Tensão de entrada menorContador 
digital
Intervalo de 
tempo fixoTensão de entrada maior
Figura 13.14 Conversor analógico-digital que utiliza o método de dupla rampa: (a) diagrama lógico; (b) forma de onda.608   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   608 3/11/13   6:28 PMNa média, com algumas conversões exigindo pouco 
tempo de contagem e outras próximas ao máximo tempo 
de contagem, um tempo de conversão de 4,1 ms/2 =  
2,05 ms é necessário, e o número médio de conversões é de 2 × 244 = 488 conversões/segundo. Uma taxa de clock  
mais lenta resultaria em menos conversões por segundo. Um contador utilizando menos estágios de contagem (e menor resolução de conversão) faria mais conversões por segundo. A precisão da conversão depende da precisão  
do comparador.
13.4  FUnCIonamento De Um 
CI temporIzaDor
Outro circuito integrado analógico-digital bastante 
utilizado é o versátil temporizador 555. O CI é o resultado 
de uma combinação de comparadores lineares e flip-flops  
digitais, como mostra a Figura 13.16. O circuito inteiro costuma ser alojado em um encapsulamento de oito pinos, como especifica a Figura 13.16. Uma conexão em série de três resistores determina os valores da tensão de referência para os dois comparadores em 2V
CC/3 e VCC/3. A saída 
desses comparadores habilita ou desabilita o flip-flop. A saída do circuito flip-flop é, então, trazida até a saída através de um estágio amplificador de saída. O circuito flip-flop também aciona um transistor dentro do CI, com o coletor usualmente sendo levado a um nível baixo para descarregar um capacitor de temporização.
operação astável
Uma aplicação conhecida do CI temporizador 555 
é como um multivibrador astável ou circuito de clock . A 
análise a seguir do funcionamento do 555 como um cir -
cuito astável engloba detalhes das diferentes partes da uni-dade e de como as várias entradas e saídas são utilizadas.  
A Figura 13.17 mostra um circuito astável construído com um resistor e um capacitor externos para fixar o intervalo de temporização do sinal de saída.
O capacitor C carrega-se, tendendo ao valor V
CC, 
através dos resistores externos RA e RB. Como mostra a 
Figura 13.17, a tensão do capacitor aumenta até ultra-passar 2V
CC/3. Essa tensão é a tensão de limiar no pino 6, 
(a)
(b)Entrada
analógica
Fim da 
contagem
Tensão analógica
Início da 
contagemIntervalo da 
contagem
Fim da 
contagemTensão em 
escada (degraus)Saída digital
Pulsos de 
contagem
Pulso 
de resetComparador Lógica de 
controleContador digital
Circuito em escadaClock
Figura 13.15 Conversor analógico-digital que utiliza um circuito em escada: (a) diagrama lógico; (b) forma de onda.Capítulo 13  CIs lineares/digitais  609
Boylestad_2012_cap13.indd   609 3/11/13   6:28 PMque leva o comparador 1 a disparar o flip-flop de forma 
que a saída no pino 3 seja levada para nível baixo. Além disso, o transistor de descarga é ligado, fazendo com que o capacitor seja descarregado através de R
B pelo pino 7.  
A tensão do capacitor diminui, então, até cair abaixo do valor de disparo (V
CC/3). O flip-flop é disparado, a saída 
retorna para o nível alto e o transistor de descarga é des-ligado, fazendo com que o capacitor possa novamente ser carregado através dos resistores R
A e RB em direção 
ao valor de VCC.A Figura 13.18(a) mostra as formas de onda no 
capacitor e na saída referentes a um circuito astável. Os cálculos dos intervalos de tempo nos quais a saída é alta e baixa podem ser feitos pelas relações
 
Talta 0,7(RA+RB)C   (13.3)
 Tbaixa 0,7RBC   (13.4)
O capacitor C é
carregado através 
de R  + RB AO capacitor C é
descarregado através de R
B
Temporizador
555
Saída
alta baixa,
Figura 13.17 Multivibrador astável usando o CI 555.VCC Limiar
F/F Saída
Descarga
Vref ResetR
1
2Tensão de
controle
Entrada 
de disparo1 23
4756 8
1
3R
R+
–+
–2
3
Estágio 
de saída(   VCC)
(   VCC)
Figura 13.16 Detalhes do CI temporizador 555.610   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   610 3/11/13   6:28 PMO período total é:
 T = período = Talta + Tbaixa (13.5)
A frequência do circuito astável é calculada com,*
 f=1
T1,44
(RA+2RB)C  
	(13.6)
eXemplo 13.1
Determine a frequência e desenhe a forma de onda de saída para o circuito da Figura 13.18(a).solução: Utilizando as Equações 13.3 a 13.6, temosT
alta = 0,7(RA + RB)C 
       = 0,7(7,5 × 103 + 7,5 × 103)(0,1 × 10–6) = 1,05 ms
Tbaixa = 0,7RBC = 0,7(7,5 × 103)(0,1 × 10–6) = 0,525 ms
     T = Talta + Tbaixa = 1,05 ms + 0,525 ms = 1,575 ms
f=1
T=1
1,575 ×10-3635 Hz
As formas de onda aparecem na Figura 13.18(b).operação monoestável
O temporizador 555 pode também ser utilizado como 
um circuito multivibrador monoestável ou de disparo único (one-shot ), como mostra a Figura 13.19. Quando o sinal 
na entrada de disparo apresenta uma borda negativa, ele dispara o monoestável, e a saída no pino 3 vai para o nível alto e permanece ali durante um período de tempo dado por:
 T
alta = 1,1RAC (13.7)
Ainda com relação à Figura 13.16, a borda negati -
va na entrada de disparo faz o comparador 2 disparar o flip-flop, com a saída no pino 3 indo para  nível alto. O capacitor C é carregado em direção a V
CC através do re-
sistor RA. Durante o intervalo de carga, a saída permanece 
alta. Quando a tensão através do capacitor atinge o valor de limiar de 2V
CC/3, o comparador 1 dispara o flip-flop, 
com a saída indo para nível baixo. O transistor de descarga também vai a nível baixo, fazendo com que o capacitor permaneça próximo de 0 V até ser novamente disparado.
A Figura 13.19(b) mostra o sinal de disparo da entrada 
e a forma de onda resultante na saída para o temporizador 555 funcionando como monoestável. Períodos de tempo para esse circuito podem variar de microssegundos a vários segundos, o que torna o CI útil para uma vasta gama de aplicações.
Temporizador
555SaídaDescarga do
capacitor
,
,
, , , ,
,
,,,,,
,, ,Tempo (m/s)Carga do
capacitor
Tempo (m/s)
altabaixa
Figura 13.18 Multivibrador astável para o Exemplo 13.1: (a) circuito; (b) formas de onda.
* O período pode ser calculado diretamente de T = 0,693(RA + 2RB)C ≈ 0,7(RA + 2RB)C e a frequência, de f1,44
(RA+2RB)C   .Capítulo 13  CIs lineares/digitais  611
Boylestad_2012_cap13.indd   611 3/11/13   6:28 PMeXemplo 13.2
Determine o período da forma de onda de saída para o circuito da Figura 13.20 quando disparado por um pulso com borda negativa.solução: Utilizando a Equação 13.7, obtemosT
alta = 1,1RAC = 1,1(7,5 × 103)(0,1 × 10–6) = 0,825	ms	
13.5  osCIlaDor ControlaDo 
por tensão
Um oscilador controlado por tensão (VCO) é um 
circuito que oferece um sinal variável de saída (normal -
mente uma forma de onda quadrada ou triangular) cuja frequência pode ser ajustada sobre uma faixa e controlada por uma tensão CC. Um exemplo de VCO é a unidade de CI 566, que possui circuitos para gerar sinais tanto de onda quadrada quanto triangular, cuja frequência é fixada por um resistor e um capacitor externos e, em seguida, variada por uma tensão CC aplicada. A Figura 13.21(a) mostra que o 566 contém fontes de corrente para carregar e descarregar um capacitor externo C
1 a uma taxa deter -
minada pelo resistor externo R1 e pela tensão moduladora 
CC de entrada. Um circuito Schmitt trigger é utilizado para chavear as fontes de corrente para carregar ou descarregar o capacitor. A tensão triangular desenvolvida no capacitor e a onda quadrada do Schmitt trigger são fornecidas como saídas através de amplificadores buffers.
A Figura 13.21(b) mostra os pinos de conexão da 
unidade 566 e um resumo de fórmulas e de valores-limite. O oscilador pode ser programado para operar em uma faixa de frequência de razão 10:1 através da seleção adequada de um resistor e um capacitor externos, e, então, modulado sobre uma faixa cuja frequência pode variar em uma razão 10:1 ajustada por uma tensão de controle V
C.
A frequência livre, ou frequência central de operação  
(ƒo), pode ser calculada a partir de
 fo=2
R1C1 aV+-VC
V+b  
	(13.8)
com as seguintes restrições práticas de valores de circuitos:
1.  R1 deve estar na faixa de 2 kΩ ≤ R1 ≤ 20 kΩ.
2.  VC deve estar na faixa de 3
4V+ ≤ VC ≤ V+.
3.  fo deve estar abaixo de 1 MHz.
4.  V+ deve estar entre 10 V e 24 V .
Entrada
de disparoSaída Saída 
AltaAlta
BaixaSaída de
disparo altaDisparos de entrada
temporizam naborda negativaTemporizador
555
T
alta
,
Figura 13.19 Operação do temporizador 555 como monoestável: (a) circuito; (b) formas de onda.
SaídaCI
555
,,,
Entrada
de disparo
Figura 13.20 Circuito monoestável para o Exemplo 13.2.612   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   612 3/11/13   6:28 PMA Figura 13.22 mostra um exemplo no qual o gera-
dor de funções com 566 é utilizado para fornecer os sinais 
com as formas de onda triangular e quadrada em uma frequência fixa determinada por R
1, C1 e VC. Um divisor 
resistivo com R2 e R3 estabelece a tensão modulante CC 
em um valor fixo
VC=R3
R2+R3V+
=10 k
1,5 k+10 k (12 V)
=10,4    V 
(a qual cai apropriadamente na faixa de tensão de 0,75 V+ 
= 9 V e V+ = 12 V). Utilizando a Equação 13.8, temos:
fo=2
(10×103)(820 ×10-12) a12-10,4
12b
32,5    zHk
Fontes de
corrente Schmitt
trigger
Amplificadores
buffersEntrada de
modulação, VC
Entrada de
modulação, VC
GND Saída de onda
triagularSaída de onda
quadrada,
Figura 13.21 Um gerador de funções com 566: (a) diagrama em blocos; (b) configuração de pinos e resumo de dados de operação.
,
Figura 13.22 Conexão de uma unidade de VCO com 566.Capítulo 13  CIs lineares/digitais  613
Boylestad_2012_cap13.indd   613 3/11/13   6:28 PMO circuito da Figura 13.23 mostra como a frequência 
da onda quadrada de saída pode ser ajustada utilizando-se 
a tensão de entrada VC para variar a frequência do sinal. 
O potenciômetro R3 permite variar VC de cerca de 9 V até 
quase 12 V , sobre a faixa completa de frequência de 10:1. Na situação em que o cursor do potenciômetro é levado totalmente para cima, a tensão de controle é de
VC=R3+R4
R2+R3+R4 (V+)
=5 k+18 k
510 +5 k+18 k (+12 V)
=11,74  V    
o que resulta em uma frequência de saída mínima de:
fo=2
(10×103)(220 ×10-12)a12-11,74
12b
19,7 kHz   
Com o cursor de R3 ajustado à extremidade inferior, 
a tensão de controle é
VC=R4
R2+R3+R4 (V+)
=18 k
510 +5 k+18 k (+12 V)
=9,19 V   
o que resulta em uma frequência máxima de:
fo=2
(10×103)(220 ×10-12) a12-9,19
12b
212,9  kHz   A frequência da onda quadrada de saída pode então 
ser variada utilizando o potenciômetro R3 para uma faixa 
de frequência de, no mínimo, 10:1.
Em vez de variar o ajuste do potenciômetro para 
mudar o valor de VC, a frequência da onda quadrada de 
saída pode ser variada utilizando-se uma tensão modulante 
de entrada, Vent, que pode ser aplicada como mostra a Fi-
gura 13.24. O divisor de tensão estabelece VC em cerca de  
10,4 V . Uma tensão CA de entrada de cerca de 1,4 V de pico pode variar V
C em torno do ponto de polarização entre 
as tensões de 9 V e 11,8 V , fazendo com que a frequência de saída varie em uma faixa de 10:1. O sinal de entrada V
ent, portanto, modula em frequência a tensão de saída em 
torno da frequência central, determinada pelo valor de polarização V
C = 10,4 V (ƒo = 121,2 kHz).
13.6 malha amarraDa por F ase
A malha amarrada por fase (PLL) é um circuito 
eletrônico que consiste de um detector de fase, um filtro passa-baixas e um oscilador controlado por tensão conec-tados como mostra a Figura 13.25. Aplicações comuns do PLL incluem: (1) sintetizadores de frequência que fornecem múltiplos de uma frequência de um sinal de referência (por exemplo, a frequência portadora para os múltiplos canais de um transmissor que opere na faixa do cidadão (CB) ou transmissores de rádios marítimos pode ser gerada utilizando uma frequência controlada por cristal único, e seus múltiplos obtidos utilizando-se um PLL); (2) circuitos de demodulação FM para operação em FM com excelente linearidade entre a frequência do sinal de entrada e a tensão de saída do PLL; (3) demodu-lação das duas frequências de transmissão de dados ou de portadora em transmissões de dados digitais modulados 
,
ent
Figura 13.24 Operação de um VCO com entrada de 
frequência moduladora.
Figura 13.23 Conexão de um 566 como uma unidade VCO.614   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   614 3/11/13   6:28 PMem FSK, phase shift keying; e (4) uma ampla variedade 
de aplicações, incluindo modems, receptores e transmis-sores de telemetria, decodificadores de tom, detectores AM e filtros de rastreamento.
Um sinal de entrada, V
i, e o de um VCO, Vo, são 
comparados por um comparador de fase (veja a Figura 13.25), fornecendo uma tensão de saída, V
e, que representa 
a diferença de fase entre os dois sinais. Essa tensão é então aplicada a um filtro passa-baixas que fornece uma tensão de saída (amplificada, se necessário), que pode ser tomada como a tensão de saída de um PLL. Essa tensão é realimen-tada para modular a frequência do VCO. O funcionamento em malha fechada (closed-loop)  do circuito mantém a fre-
quência do VCO amarrada à frequência do sinal de entrada.
operação básica do pll
A operação básica de um circuito PLL pode ser 
explicada utilizando-se o circuito da Figura 13.25 como referência. Consideraremos primeiro o funcionamento dos vários circuitos da malha quando ela opera “amarrada” (a frequência do sinal de entrada e a frequência do VCO são iguais). Quando a frequência do sinal de entrada é igual à do VCO para o comparador, a tensão V
d, tomada 
como saída, tem o valor necessário para manter o VCO “amarrado” ao sinal de entrada. O VCO, então, gera em sua saída um sinal de onda quadrada com amplitude fixa e na frequência da entrada. Podemos obter um desempenho melhor do circuito se a frequência central do VCO, ƒ
o, 
corresponder a uma tensão de polarização no centro da faixa de valores possíveis para essa tensão. O amplificador permite esse ajuste na tensão CC, tomando como entrada a saída do filtro. Quando a malha está amarrada, os dois sinais aplicados ao comparador têm a mesma frequência, embora não necessariamente em fase. Uma diferença de fase fixa entre os dois sinais para o comparador resulta em uma tensão CC fixa para o VCO. Mudanças na frequência de entrada do sinal resultam em mudanças na tensão CC do VCO. Dentro de uma faixa de frequências de captura e amarração, a tensão CC força a frequência do VCO a ser igual à da entrada.
Durante a fase de “amarração” da malha, a saída do 
comparador de fase possui componentes em frequências relativas à soma e à diferença dos sinais comparados.  
O filtro passa-baixas deixa passar somente os componentes de baixa frequência do sinal, possibilitando a amarração entre o sinal de entrada e o sinal do VCO.
Devido à faixa de operação limitada do VCO e 
à conexão de realimentação do circuito PLL, há duas bandas de frequência importantes especificadas para um PLL. A faixa de captura de um PLL é a faixa de frequên-cias centrada em torno da frequência livre do VCO, ƒ
o, 
na qual a malha pode adquirir a amarração com o sinal de entrada. Uma vez que o PLL conseguir a captura, ele pode se manter amarrado com o sinal de entrada sobre uma faixa de frequências relativamente ampla, chamada faixa de amarração.
aplicações
O PLL pode ser utilizado em uma ampla variedade 
de aplicações, incluindo (1) demodulação de frequên-cia, (2) síntese de frequência e (3) decodificadores FSK.  
A seguir, damos exemplos de cada um deles.
Sinal de
entradaNa frequência
central do VCO,  fo
Detector
de faseFiltro
passa-baixasAmplificadorSinal desaída
Figura 13.25 Diagrama em blocos de uma malha amarrada por fase básica (PLL).Capítulo 13  CIs lineares/digitais  615
Boylestad_2012_cap13.indd   615 3/11/13   6:28 PMDemodulação de frequência A demodulação 
ou a detecção FM pode ser conseguida diretamente por 
meio de um circuito PLL. Se a frequência central do PLL for selecionada ou projetada na frequência da portadora de FM, a tensão filtrada ou de saída do circuito da Figura 13.25 será a tensão demodulada desejada, variando em valor proporcional à variação da frequência do sinal.  
O circuito PLL opera, portanto, como filtro, limitador e demodulador de frequência intermediária (FI), como aqueles utilizados em receptores de FM.Uma unidade PLL conhecida é o 565, mostrado na 
Figura 13.26(a). O 565 contém um detector de fase, um amplificador e um oscilador controlado por tensão, os quais estão apenas parcialmente conectados internamente. Um resistor e um capacitor externos R
1 e C1, respecti -
vamente, são utilizados para fixar a frequência livre ou central do VCO. Outro capacitor externo, C
2, é utilizado 
para fixar a banda passante do filtro passa-baixas, e a saída do VCO deve ser conectada de volta como entrada para o detector de fase para fechar a malha do PLL. O 565 utiliza normalmente duas fontes de alimentação, V
+ e V–.
V+
10
Amp.3,6 kΩ
R1
(a)Entrada
VCOSaídaSaída
demodulada
Saída dereferência
C
1 V−3
5 67
8 142
9565
Detector
de fase
Detector
de faseSinal FM
de entradaSaídademodulada
Saída dereferência330 pFC
2
220 pFC1
10 kΩR1Amp.3
5
42
VCO
8 1 9
+6 V− 6 Vfo =R1C10,3673,6 kΩ10+6 VC2
(b)Saída
V7
Frequência+5,3 V
+5 V
+4,7 V
fo
(= 136,36 kHz)fo −2fL
(= 45,45 kHz)fo +2fL
(= 227,27 kHz)±fL
(± 181,82 kHz)
(c)
Figura 13.26 Malha amarrada por fase (PLL): (a) diagrama em blocos básico; (b) PLL conectado como um demodulador de 
frequência; (c) gráfico da tensão de saída versus frequência.616   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   616 3/11/13   6:28 PMA Figura 13.26(b) mostra o PLL conectado para 
operar como um demodulador de FM. O resistor R1 e o 
capacitor C1 determinam a frequência livre ƒo como segue:
 fo=0,3
R1C1  
 (13.9)
                                       =0,3
(10×103)(220 ×10-12)
=136,36     zHk
com a limitação de 2 kΩ ≤ R1 ≤ 20 kΩ. A faixa de 
amarração é
fL={8fo
V
={8(136,36 ×103)
6
={181,8  kHz   
para tensões de alimentação de V  = ±6 V . A faixa de 
captura é:
fC={1
2p Ä2pfL
R2C2
={1
2p Å2p(181,8 ×103)
(3,6×103)(330 ×10-12)
=156,1  kHz   
O sinal no pino 4 é uma onda quadrada de 136,36 
kHz. Um sinal de entrada dentro da faixa de amarração de 
181,8 kHz produz um sinal de saída no pino 7 que varia em torno de seu valor de tensão CC de acordo com a frequência do sinal de entrada em f
o. A Figura 13.26(c) mostra a saída 
no pino 7 em função da frequência do sinal de entrada. A tensão CC no pino 7 está relacionada linearmente à fre-quência do sinal de entrada, dentro da faixa de frequência ƒ
L = 181,8 kHz, em torno da frequência central de 136,36 
kHz. A tensão de saída é o sinal demodulado que varia com a frequência dentro da faixa de operação especificada.
Síntese de frequência Um sintetizador de frequência 
pode ser construído tomando-se como base um PLL, como 
mostra a Figura 13.27. Um divisor de frequência é inserido entre a saída do VCO e o comparador de fase, de modo que o sinal da malha para o comparador esteja na frequência ƒ
o, 
enquanto a saída do VCO esteja em Nƒo. Essa saída será 
um múltiplo da frequência de entrada enquanto a malha estiver amarrada. O sinal de entrada pode ser estabilizado em ƒ
1 com a saída resultante do VCO em Nƒ1, se a malha 
for ajustada para travar na frequência fundamental (quando ƒ
o = ƒ1). A Figura 13.27(b) mostra um exemplo utilizando um PLL 565 como multiplicador de frequência e um 7490 
como divisor. A entrada Vi na frequência ƒ1 é comparada à 
entrada (frequência ƒo) no pino 5. Uma saída em Nƒo (4ƒo 
neste exemplo) é conectada através de um circuito inver -
sor à entrada do 7490, no pino 14, a qual varia entre 0 V e +5 V . Utilizando a saída no pino 9, cuja frequência é um quarto daquela na entrada do 7490, encontramos o sinal do pino 4 do PLL, que tem uma frequência igual a quatro vezes a frequência de entrada enquanto a malha permanece amarrada. Visto que o VCO pode variar apenas dentro de uma faixa limitada a partir de sua frequência central, pode ser necessário mudar a frequência do VCO quando o valor do divisor for alterado. Enquanto o circuito PLL estiver amarrado, a frequência de saída do VCO será exatamente N vezes a frequência de entrada. É necessário apenas reajustar ƒ
o para que fique dentro da faixa de captura e amarração. 
Nesse caso, então, a malha fechada resultará em uma saída do VCO com uma frequência igual a Nƒ
1.
Decodificadores FSK Um decodificador de sinal 
FSK pode ser construído como mostra a Figura 13.28. O decodificador recebe um sinal em uma das duas fre -
quências distintas de portadora, 1270 Hz ou 1070 Hz, representando os níveis lógicos do RS-232C de marca (–5 V) ou de espaço (+14 V), respectivamente. Conforme o sinal é aplicado à entrada, a malha trava na frequência de entrada, rastreando-a entre duas frequências possíveis, com um deslocamento CC correspondente na saída.
O filtro RC em escada  (três seções com C = 0,02 μF 
e R = 10 kΩ) é utilizado para remover o componente da 
soma das frequências. A frequência livre é ajustada com R
1 de maneira que o valor de tensão CC na saída (pino 
7) seja o mesmo que no pino 6. Então, uma entrada com frequência de 1070 Hz levará a tensão de saída do decodi-ficador ao nível alto (espaço ou +14 V). Uma entrada em 1270 Hz, da mesma maneira, levará a saída CC do 565 a ser menos positiva que a saída digital, que cai então para o valor de nível baixo (marca, ou –5 V).
13.7 CIrCUItos De InterF aCe
Conectar diferentes tipos de circuito, sejam digitais 
ou analógicos, pode exigir algum tipo de circuito de in-terface. Esse circuito pode ser utilizado para acionar uma carga ou obter um sinal como um circuito receptor. Um circuito acionador fornece o sinal de saída em um nível de tensão ou corrente adequado para operar certa variedade de cargas, ou para operar dispositivos como relés, displays  
ou unidades de potência. Um circuito receptor, essencial -
mente, aceita um sinal de entrada, proporcionando alta impedância de entrada para minimizar o efeito de carga desse sinal. Além disso, os circuitos de interface podem incluir habilitação, proporcionando a conexão dos sinais Capítulo 13  CIs lineares/digitais  617
Boylestad_2012_cap13.indd   617 3/11/13   6:28 PMEntradaComparador
Saída digital
ESPAÇO = +14 V
MARCA = –5 Vou,,
,,,
,,
Figura 13.28 Conexão de um 565 como decodificador FSK.Entrada
 f1Amp.
VCOfoFiltro
passa-
-baixas
Saída 
Nfo÷ N
(a)
330 pFC2 +5 V
5,1 kΩ
Entrada A10 kΩ
Nfo
fo−5 V220 pFC1f1
Vi10 kΩR1
35
78
14
29
103 5
67
81 142
910
1112565
7490QA ÷ 2
QB ÷ 4
QC ÷ 8
QD ÷ 16
R0 (1) R0 (2) R9 (1)
(b)Comparador
de fase
R9 (2)
 Figura 13.27 Sintetizador de frequência: (a) diagrama em blocos; (b) implementação utilizando um CI PLL 565.618   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   618 3/11/13   6:28 PMda interface durante intervalos de tempo específicos esta-
belecidos pelo habilitador.
A Figura 13.29(a) mostra um acionador de linha du-
pla, em que cada acionador aceita entrada de sinais TTL, fornecendo saída capaz de acionar circuitos de dispositivos TTL ou MOS. Esse tipo de circuito de interface se apresenta de várias formas, podendo ser unidades inversoras ou não inversoras. O circuito da Figura 13.29(b) mostra um recep-tor de linha dupla com esses dois tipos de entrada, permi-tindo selecionar a condição de operação. Como exemplo, a conexão de um sinal de entrada a uma entrada inversora resultaria em uma saída invertida da unidade receptora.  
A conexão da entrada a uma entrada não inversora forne-ceria o mesmo interfaceamento, mas a saída obtida teria a mesma polaridade do sinal recebido. A unidade acionador -
-receptor da Figura 13.29 fornece uma saída quando o sinal de habilitação está presente (alto, nesse caso).
Outro tipo de circuito de interface é aquele utilizado 
para conectar várias entradas digitais e unidades de saída, sinais com dispositivos tais como teclados, terminais de vídeo e impressoras. Um dos padrões da indústria eletrô -
nica EIA é chamado de RS-232C. Esse padrão estabelece que um sinal digital representa uma marca (1 lógico) e um espaço (0 lógico). As definições de marca e espaço variam com o tipo de circuito utilizado (embora uma leitura mi-nuciosa da norma determinará os limites aceitáveis dos sinais de marca e espaço).
Conversor rs-232C para ttl
Para circuitos TTL, +5 V é uma marca e 0 V é um 
espaço. Para RS-232C, uma marca poderia ser –12 V , e um espaço poderia ser +12 V . A Figura 13.30(a) fornece uma tabela com algumas definições de marca e espaço. Para uma unidade com saídas definidas pelo padrão RS-232C, acoplada a outra unidade que opera com nível de sinal TTL, um circuito de interface como o da Figura 13.30(b) pode-ria ser utilizado. Uma marca gerada pelo acionador (em  
–12 V) seria ceifada pelo diodo, produzindo uma entrada para o circuito inversor próxima de 0 V . A saída resultante seria de +5 V (marca TTL). Um espaço em +12 V forçaria a saída baixa do inversor em uma tensão de 0 V (um espaço).
Outro exemplo de um circuito de interface converte 
os sinais de uma malha de corrente TTY em níveis TTL, como mostra a Figura 13.30(c). Obtemos uma marca na entrada quando uma corrente de 20 mA é drenada da fonte através da linha de saída do teletipo (TTY). Essa corrente percorre o diodo de um optoisolador, ligando o transistor de saída. A entrada do inversor indo para nível baixo re-
Entrada
1A Saída
1Y
Saída2YHabilitação
S
Entrada
2A
Habilitação 1
Habilitação 2Entrada
inversora 1Saída 1 
Saída 2 Entrada
inversora 2Entrada não
inversora 1
Entrada não
inversora 2
Figura 13.29 Circuitos de interface: (a) acionadores de linha dupla (SN75150); (b) receptores de linha dupla (SN75152).Capítulo 13  CIs lineares/digitais  619
Boylestad_2012_cap13.indd   619 3/11/13   6:28 PMsulta em um sinal de +5 V na saída do inversor 7407, de 
modo que uma marca do teletipo resulte em uma marca na entrada TTL. Um espaço na malha de corrente do teletipo não fornece corrente, com o transistor do optoisolador permanecendo cortado e a saída do inversor permanecendo em 0 V , o que significa um sinal de espaço TTL.Outro meio de interfaceamento de sinais digitais 
utiliza saídas em coletor aberto ou saída em tri-state. Quando um sinal de saída vem do coletor de um transistor (veja a Figura 13.31), que não está conectado a nenhum outro componente eletrônico, a saída é em coletor aberto. Isso permite conectar vários sinais ao mesmo fio ou bar -
Linha de dados (barramento)
Saída
SaídaSaída
Circuito aberto
0 V
+5 VDesligado 
Desligado Ligado Q1
Desligado LigadoDesligado Q
2
Figura 13.31 Conexões para linhas de dados: (a) saída em coletor aberto; (b) saída em tri-state .
(a)MARCASaída
RS-232-C
Saída
TTYEntrada
TTLEntrada
TTL
Interface RS-232-C
para TTL
Malha de corrente de 20 mA
para interface TTLOptoisoladorCorrente na malh a
ESPAÇO
,
Figura 13.30 Interface de padrões de sinais e circuitos conversores.620   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   620 3/11/13   6:28 PMramento. Qualquer transistor levado à condução fornece, 
então, uma tensão de saída de nível baixo, enquanto todos os transistores que permanecem cortados fornecem uma tensão de saída de nível alto.
13.8 resUmo
Conclusões e conceitos importantes
1.  Um comparador fornece uma saída tanto para o nível mais alto quanto para o nível mais baixo quando uma entrada é maior ou menor que a outra.
2. Um DAC é um conversor digital-analógico.
3. Um ADC é um conversor analógico-digital.
4.  O CI temporizador:
a)  Em um circuito astável, funciona como um clock .
b)  Em um circuito monoestável, funciona como um temporizador ou circuito de disparo único (one-shot).
5.  Um circuito malha amarrada por fase (PLL) contém um detector de fase, um filtro passa-baixas e um oscilador controlado por tensão (VCO).
6.  Há dois tipos padrão de circuitos de interface: o 	
RS-232-C	e o	 TTL.
13.9 análIse CompUtaCIonal
pspice para Windows
Muitas das aplicações práticas com amp-op abor -
dadas neste capítulo podem ser analisadas por meio do PSpice. A análise de vários problemas pode mostrar a polarização CC resultante, ou pode-se usar o PROBE	 para 
mostrar formas de onda resultantes.
Programa 13.1 — Circuito comparador usado 
para acionar um LED Utilizando o PSpice, desenhe 
o circuito de um comparador com a saída acionando um indicador LED, como mostra a Figura 13.32. Para visua- lizar a magnitude da tensão CC de saída, coloque um componente VPRINT1 em V
o com	DC e MAG selecio -
nados. Para visualizar a corrente CC no LED, coloque um componente IPRINT em série com o medidor de corrente 
do LED, como mostra a Figura 13.32. Analysis	 Setup  
oferece uma varredurra CC (dc sweep), como mostra a Figura 13.33. O DC	 Sweep é ajustado, como mostrado, 
 
Figura 13.32 Circuito comparador utilizado para acionar 
um LED.
 Figura 13.33 Analysis Setup para uma varredura CC do circuito da Figura 13.32.Capítulo 13  CIs lineares/digitais  621
Boylestad_2012_cap13.indd   621 3/11/13   6:28 PMpara Vi de 4 a 8 V em passos de 1 V . Após a simulação, 
alguns dos resultados de saída obtidos são mostrados na 
Figura 13.34.
O circuito da Figura 13.32 mostra um divisor de 
tensão que fornece 6 V para a entrada inversora, de ma-neira que qualquer entrada (V
i) abaixo de 6 V resulta na 
saída de tensão de saturação negativa (aproximadamente  
–10 V). Qualquer entrada acima de +6 V faz com que a saída atinja o nível positivo de saturação (cerca de +10 V). O LED será ligado (on), então, por qualquer entrada acima 
do valor de referência de +6 V , e será mantido desligado 
(off ) por qualquer entrada abaixo de +6 V . A listagem da 
Figura 13.34 mostra uma tabela da tensão de saída e uma tabela da corrente do LED para entradas de 4 V a 8 V .  
A tabela mostra que a corrente do LED é de cerca de 0 para entradas de até +6 V , e que uma corrente de cerca de 20 mA acende o LED para entradas de +6 V ou superiores.
Programa 13.2 — Funcionamento do compa-
rador O funcionamento de um CI comparador pode ser 
demonstrado usando-se um amp-op 741, como mostra a Figura 13.35. A entrada é um sinal senoidal de 5 V de pico. A Analysis	Setup oferece uma análise Transient com 
Print	Step de 20	ns e Run	Time de 3	ms. Visto que o sinal 
de entrada é aplicado à entrada não inversora, a saída está em fase com a entrada. Quando a entrada se torna maior do que 0 V , a saída vai para o nível de saturação positiva, próximo a +5 V . Quando a entrada se torna menor do que 0 V , a saída vai para o nível de saturação negativa de 0 V , desde que a tensão negativa de entrada seja ajustada para esse valor. A Figura 13.36 mostra as tensões de entrada e de saída.
Programa 13.3 — Funcionamento do tempori-
zador 555 como oscilador A Figura 13.37 mostra 
um temporizador 555 conectado como um oscilador.  
 Figura 13.35 Esquema de um comparador.
****           DC TRANSFER CUR VES
****************************************** 
V_Vi                V(N00334)
4.000E+00      1.200E+015.000E+00      1.200E+016.000E+00      1.200E+017.000E+00      1.200E+018.000E+00      1.200E+01
****           DC TRANSFER CUR VES
******************************************
V_Vi               I(V_PRINT2)
4.000E+00    -2.079E-025.000E+00    -2.079E-02 6.000E+00    -2.079E-027.000E+00    -2.079E-02
8.000E+00    -2.079E-02  
 Figura 13.34 Resultado da análise (editada) do circuito 
da Figura 13.32.
 Figura 13.37 Esquema de um oscilador com o 
temporizador 555.
 Figura 13.36 Saída para o comparador da Figura 13.35.622   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   622 3/11/13   6:28 PMAs equações 13.3 e 13.4 podem ser utilizadas para calcular 
os tempos de carga e descarga como segue:
  Talta = 0,7(RA + RB)C 
         = 0,7(7,5 kΩ + 7,15 kΩ)(0,1 µF) = 1,05 ms
Tbaixa = 0,7RBC = 0,7(7,5 kΩ)(0,1 µF) = 0,525 ms
As formas de onda na entrada de disparo e na saída 
são mostradas na Figura 13.38. Quando a tensão na entrada 
de disparo atinge o nível superior, a saída vai para o nível baixo (0 V). A saída se mantém em nível baixo até que a entrada de disparo alcance o nível inferior, momento em que a saída vai para o nível alto de +5 V .
multisim
Programa 13.4 — Temporizador 555 como oscilador A Figura 13.39(a) mostra o mesmo circui -
to oscilador do Programa 13.3, dessa vez utilizando o Multisim para montar o circuito e mostrar as formas de onda resultantes no osciloscópio. O uso desse instrumento resulta nas formas de onda do capacitor e da saída que são mostradas na Figura 13.39(b).
 Figura 13.38 Saída Probe para o oscilador 555 da Figura 13.37.
        
 )b( )a(
Figura 13.39 (a) Oscilador com temporizador 555 usando Multisim; (b) tela do osciloscópio.Capítulo 13  CIs lineares/digitais  623
Boylestad_2012_cap13.indd   623 3/11/13   6:28 PMproblemas
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 13.2 operação de um CI comparador
	 1.		 Desenhe o diagrama de um amp-op 741 que opere com fontes de ±15 V com V
i(–) = 0 V e Vi (+) = +5 V . Inclua a 
pinagem do CI.
	 2.		 Esboce a forma de onda de saída para o circuito da Figura 13.40.
	 3.		 Desenhe o diagrama de circuito de um amp-op 311 mos-trando uma entrada de 10 V rms aplicada à entrada inverso-ra, e à entrada não inversora conectada ao terra. Identifique todos os números dos pinos.
	 4.		 Desenhe a forma de onda da saída resultante para o circuito da Figura 13.41.
	 5.		 Desenhe o diagrama de circuito de um detector de cruza-mento por zero utilizando um estágio comparador 339 com fontes de alimentação de ±12V .
	 6.		 Esboce a forma de onda de saída para o circuito da Figura 13.42.
	*7.		 Descreva o funcionamento do circuito da Figura 13.43.
Seção 13.3 Conversores digital-analógico
	 8.		 Esboce um circuito em escada de cinco estágios utilizando resistores de 15 kΩ e 30 kΩ.	 9.		 Para uma tensão de referência de 16 V , calcule a tensão de saída para uma entrada igual a 11010 no circuito do Problema 8.
	10.		 Que resolução de tensão é possível utilizando um circuito em escada de 12 estágios com uma tensão de referência de 10 V?
	 11.		 Para um conversor de dupla inclinação, descreva o que ocorre durante o intervalo fixo de tempo e o intervalo de contagem.
	12.		 Quantos passos de contagem ocorrem em um contador digital de 12 estágios na saída de um conversor analógico--digital?
	13.		 Qual é o intervalo máximo de contagem que utiliza um contador de 12 estágios funcionando em uma taxa de clock  
de 20 MHz?
Seção 13.4 Funcionamento de um CI temporizador
	14.		 Esboce o circuito de um temporizador 555 conectado como um multivibrador astável para operação em 350 kHz. Determine o valor do capacitor C  necessário utilizando  
R
A = RB = 7,5 kΩ. 
	15.		 Desenhe o circuito de um “monoestável” utilizando um temporizador 555 para fornecer um período de tempo de 20 μs. Se R
A = 7,5 kΩ, qual é o valor de C necessário?
	16.		 Esboce as formas de onda de entrada e saída para um circuito “monoestável” utilizando um temporizador 555 disparado por um clock de 10 kHz, com R
A = 5,1 kΩ e  
C = 5 nF.
Seção 13.5 oscilador controlado por tensão	17.		 Calcule a frequência central de um VCO utilizando um CI 566, como vemos na Figura 13.22, para R
1 = 4,7 kΩ, 
  R2 = 1,8 kΩ, R3 = 11 kΩ e C1 = 0,001 μF.
	*18.		 Qual a faixa de frequência resultante no circuito da Figura 13.23 para C
1 = 0,001 μF?
	19.		 Determine o capacitor necessário no circuito da Figura 13.22 para obter uma saída de 200 kHz.
Seção 13.6 malha amarrada por fase	20.		 Calcule a frequência livre do VCO para o circuito da Figura 13.26(b), com R
1 = 4,7 kΩ e C1 = 0,001 μF.
Figura 13.41 Problema 4.
Figura 13.40 Problema 2.
Figura 13.42 Problema 6.624   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd   624 3/11/13   6:28 PM	21.		 Qual o valor do capacitor C1 necessário no circuito da 
Figura 13.26(b) para obter uma frequência central de  
100 kHz?
	22.		 Qual é a faixa de amarração do circuito PLL na Figura 
13.26(b) para R1 = 4,7 kΩ e C1 = 0,001 μF?
Seção 13.7 Circuitos de interface
	23.		 Descreva as condições de sinal para as interfaces de malha de corrente e RS-232-C.
	24.		 O que é um barramento de dados?
	25.		 Qual é a diferença entre saída em coletor aberto e saída em tri-state ?Seção 13.9 análise computacional	*26.		 Utilize o Design Center para desenhar um circuito esque-mático como o da Figura 13.32, usando um LM111 com V
i = 5 V rms aplicados à entrada inversora (–) e +5 V rms 
aplicados à entrada não inversora (+). Utilize o Probe para visualizar a forma de onda de saída.
	*27.		 Utilize o Design Center para desenhar um circuito esque-mático como o da Figura 13.35. Examine a listagem de saída para verificar os resultados.
	*28.  Utilize o Multisim para desenhar um oscilador 555 que tenha como saída resultante t
baixo = 2 ms e talto = 5 ms.
,
,
,
Figura 13.43 Problema 7.Capítulo 13  CIs lineares/digitais  625
Boylestad_2012_cap13.indd   625 3/11/13   6:28 PMrealimentação e circuitos osciladoresrealimentação e 
circuitos osciladores
objetivos 
•	Compreender o conceito de realimentação negativa.
•	Discutir os circuitos práticos com realimentação.
•	Conhecer vários tipos de circuito oscilador.
14
14
14
14.1  conceiTos sobre 
realimenTação
O conceito de realimentação já foi apresentado an-
teriormente, em particular, nos circuitos com amp-op 
descritos nos capítulos 10 e 11. Dependendo da polaridade relativa do sinal realimentado em um circuito, pode-se ter tanto realimentação positiva quanto negativa. A realimen-tação negativa resulta em redução do ganho de tensão, fazendo com que diversos circuitos sejam melhorados, como mostrado a seguir. A realimentação positiva, por sua vez, faz com que o circuito oscile, como ocorre em vários tipos de circuitos osciladores.Uma típica conexão de realimentação é mostrada na 
Figura 14.1. O sinal de entrada V
s é aplicado a um circuito 
misturador, onde é combinado com um sinal de realimenta-ção V
ƒ. A diferença entre esses sinais Vi  é, portanto, a tensão 
de entrada para o amplificador. Uma porção da saída do amplificador, V
o, é conectada ao circuito de realimentação 
(β), que fornece uma porção reduzida da saída como sinal 
de realimentação ao circuito misturador de entrada.
Se o sinal de realimentação for de polaridade opos-
ta à do sinal de entrada, como mostra a Figura 14.1, o resultado será uma realimentação negativa. Embora isso resulte em um ganho global reduzido, várias melhorias são obtidas, dentre as quais:
Sinal de
entradaSinal de
saída
Amplificador realimentado
Figura 14.1 Diagrama simplificado em blocos de um amplificador realimentado.
Boylestad_2012_cap14.indd   626 3/11/13   6:26 PM1. Maior impedância de entrada.
2. Ganho de tensão mais estável.3. Resposta em frequência melhorada.4. Menor impedância de saída.5. Ruído reduzido.6. Operação mais linear.
14.2  Tipos de conexão de 
realimenT ação
Há quatro maneiras básicas de conectar o sinal de 
realimentação. Tanto a tensão quanto a corrente podem 
ser realimentadas para a entrada em série ou em paralelo. 
Especificamente, pode haver:
1. Realimentação-série de tensão [Figura 14.2(a)].2. Realimentação-paralela de tensão [Figura 14.2(b)].3. Realimentação-série de corrente [Figura 14.2(c)].4. Realimentação-paralela de corrente [Figura 14.2(d)].Nessa lista, tensão refere-se à conexão da tensão de 
saída como entrada para o circuito de realimentação; corren -
te refere-se à drenagem de parte da corrente de saída através 
do circuito de realimentação; série significa conectar o sinal 
de realimentação em série com o sinal de tensão da entrada; 
e paralelo diz respeito à conexão do sinal de realimentação 
em paralelo com uma fonte de corrente na entrada.
Conexões de realimentação-série tendem a aumen-
tar a resistência de entrada, enquanto as conexões de 
realimentação-paralela tendem a diminuir a resistência 
de entrada. A realimentação de tensão tende a diminuir a 
impedância de saída, enquanto a realimentação de corrente tende a aumentar a impedância de saída. Normalmente, 
impedâncias de entrada mais elevadas e impedâncias de  
saída mais baixas são desejadas para a maioria dos ampli-ficadores em cascata. Essas características são proporcio-nadas pela conexão de realimentação-série de tensão; por isso, iremos nos concentrar primeiro nesse tipo de conexão.
Ganho com realimentação
Nesta seção, examinaremos o ganho de cada um dos 
circuitos de realimentação da Figura 14.2. O ganho sem realimentação, A, corresponde ao ganho do estágio ampli-
Figura 14.2 Tipos de amplificador com realimentação: (a) realimentação-série de tensão, Aƒ = Vo/Vs; (b) realimentação- 
-paralela de tensão, Aƒ = Vo/Is; (c) realimentação-série de corrente, Aƒ = Io/Vs; (d) realimentação-paralela de corrente, Aƒ = Io/Is.capítulo 14  realimentação e circuitos osciladores  627
Boylestad_2012_cap14.indd   627 3/11/13   6:26 PMficador. Com a realimentação β, o ganho total do circuito 
é reduzido por um fator de (1 + βA), como detalhado a 
seguir. Um resumo do ganho, do fator de realimentação e do ganho com realimentação dos circuitos da Figura 14.2 é mostrado como referência na Tabela 14.1.
Realimentação-série de tensão A Figura 14.2(a) 
mostra a conexão de realimentação-série de tensão com 
uma parte da tensão de saída realimentada em série com o sinal de entrada, o que resulta em uma redução no ganho total. Se não houver realimentação (V
ƒ = 0), o ganho de 
tensão do estágio amplificador será:
 A=Vo
Vs=Vo
Vi  
	(14.1)
Se um sinal de realimentação Vƒ for conectado em 
série com a entrada, então:
Vi = Vs – Vƒ
Visto que Vo = AVi = A(Vs – Vƒ) = AVs – AVf 
                       = AVs – A(βVo)
então (1 + βA)Vo = AVs 
de modo que o ganho de tensão total com realimentação 
é dado por: Af=Vo
Vs=A
1+bA  
	(14.2)
A Equação 14.2 mostra que o ganho com realimenta-
ção é o ganho do amplificador reduzido pelo fator (1 + βA). 
Mostraremos que esse fator também afeta a impedância de entrada e de saída, entre outras características do circuito.
Realimentação-paralela de tensão O ganho 
com realimentação para o circuito da Figura 14.2(b) é:
Af=Vo
Is=A Ii
Ii+If=A Ii
Ii+bVo=A Ii
Ii+bA Ii   
 Af=A
1+bA  
	(14.3)
impedância de entrada com realimentação
Realimentação-série de tensão Um diagrama 
mais detalhado da conexão de realimentação-série de 
tensão é mostrado na Figura 14.3. A impedância de entrada pode ser determinada da seguinte maneira:
Tabela 14.1 
Resumo de ganho, realimentação e ganho com realimentação da Figura 14.2.
  Tensão em série Tensão em paralelo Corrente em série Corrente em paralel o  
Ganho sem realimentação   A      Vo
Vi        Vo
Ii        Io
Vi        Io
Ii    
 Realimentação β     Vf
Vo        If
Vo        Vf
Io        If
Io    
    Ganho com realimentação Af        Vo
Vs        Vo
Is        Io
Vs        Io
Is    
Zif
ZoZof
ZL ZiAmplificador
Circuito de realimentação
Figura 14.3 Conexão para realimentação-série de tensão.628   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   628 3/11/13   6:26 PMIi=Vi
Zi=Vs-Vf
Zi=Vs-bVo
Zi=Vs-bAVi
Zi
Ii Zi=Vs-bAVi
Vs=Ii Zi+bAVi=Ii Zi+bAIi Zi    
 Zif=Vs
Ii=Zi+(bA)Zi=Zi(1+bA  ) (14.4)
Considera-se que a impedância de entrada de um 
circuito com realimentação-série é o valor da impedância 
de entrada sem realimentação multiplicado pelo fator  
(1 + βA), e isso se aplica às configurações de realimen -
tação-série tanto de tensão [Figura 14.2(a)] quanto de corrente [Figura 14.2(c)].
Realimentação-paralela de tensão Um diagra-
ma mais detalhado da realimentação-paralela de tensão é 
mostrado na Figura 14.4. A impedância de entrada pode ser determinada por:
Zif=Vi
Is=Vi
Ii+If=Vi
Ii+bVo
=Vi>Ii
Ii>Ii+bVo>Ii
	Zif=Zi
1+bA	(14.5)
Essa impedância de entrada reduzida vale para a 
conexão-série de tensão da Figura 14.2(a) e para a cone-xão-paralela de tensão da Figura 14.2(b).impedância de saída com realimentação
A impedância de saída das configurações da Figura 
14.2 depende de qual tipo de realimentação será usada, de tensão ou de corrente. Na realimentação de tensão, a impedância de saída é reduzida, enquanto a realimentação de corrente aumenta a impedância de saída.
Realimentação-série de tensão O circuito de 
realimentação-série de tensão da Figura 14.3 apresenta 
detalhes de circuito suficientes para determinar a impe -
dância de saída com realimentação. A impedância de saída é determinada aplicando-se uma tensão V, o que resulta 
em uma corrente I , com V
s em curto-circuito (Vs = 0).  
A tensão V é, portanto,
V = IZo + AVi
Para Vs = 0, Vi = –Vƒ
portanto                      V = IZo – AVƒ = IZo – A(βV) 
Reescrever a equação como
V + βAV  = IZo
permite a obtenção de uma solução para a impedância de saída com realimentação:
 Zof=V
I=Zo
1+bA  
	(14.6)
A Equação 14.6 mostra que, com a realimentação -
-série de tensão, a impedância de saída é reduzida em relação àquela sem realimentação pelo fator (1 + βA).
Realimentação-série de corrente A impedância 
de saída para um circuito com realimentação-série de 
Zo
Zi ZL
Figura 14.4 Conexão para realimentação-paralela de tensão.capítulo 14  realimentação e circuitos osciladores  629
Boylestad_2012_cap14.indd   629 3/11/13   6:26 PMcorrente pode ser determinada aplicando-se um sinal V 
à saída, com Vs em curto-circuito, o que resulta em uma 
corrente I, sendo a razão entre V e I a impedância de saída. 
A Figura 14.5 mostra a realimentação-série de corrente por meio de um diagrama mais detalhado. Para a malha de saída do circuito mostrado na Figura 14.5, a impedância de saída resultante é determinada como se segue.
Com V
S = 0,
Vi=Vf
I=V
Zo-AVi=V
Zo-AVf=V
Zo-AbI
Zo(1+bA)I=V   
 Zof=V
I=Zo(1+bA  )
 (14.7)
Um resumo do efeito da realimentação sobre as im-
pedâncias de entrada e de saída é mostrado na Tabela 14.2.
exemplo 14.1Determine o ganho de tensão e as impedâncias de en-trada e de saída de um circuito com realimentação-série de tensão que tenha A = –100, R
i = 10 kΩ e Ro = 20 kΩ 
para uma realimentação de (a) β = – 0,1 e (b) β = – 0,5.solução:
Utilizando as equações 14.2, 14.4 e 14.6, obtemos:a)
        .a    Af=A
1+bA
=-100
1+(-0,1)(-100)=-100
11= 9,09    
       Zif=Zi(1+bA)=10 k (11)=110 k    
       Zof=Zo
1+bA=20×103
11=1,82 k
b) 
        .b   Af=A
1+bA
=-100
1+(-0,5)(-100)=-100
51= 1,96    
       Zif=Zi(1+bA)=10 k (51)=510 k    
       Zof=Zo
1+bA=20×103
51=392,16          
O Exemplo 14.1 mostra um caso de “negociação” 
entre ganho e melhoria dos valores de resistência de en-trada e de saída. A redução do ganho por um fator igual a 11 (de 100 para 9,09) é complementada pela redução da resistência de saída e pelo aumento da resistência de entrada pelo mesmo fator 11. Dividir o ganho por um fator igual a 51 proporciona um ganho de apenas 2, mas com uma resistência de entrada multiplicada por 51 (superior a 500 kΩ) e uma resistência de saída reduzida de 20 kΩ para menos de 400 Ω. A realimentação oferece ao projetista a possibilidade de troca de parte do ganho disponível do amplificador por melhorias desejáveis em outras carac -
terísticas do circuito. 
redução da distorção por frequência
Para um amplificador com realimentação negativa e 
βA >> 1, o ganho com realimentação é Aƒ ≅ 1/β. Daí, se o 
circuito com realimentação for puramente resistivo, o ganho com realimentação não dependerá da frequência, ainda que o ganho básico de um amplificador dependa. Na prática, a Ii
β=Io Vf
–+Vo+
–Vi+
–Vs+
–Zi Zo=AVi Io
Vf
Io=βRL
Figura 14.5 Conexão de realimentação-série de corrente.
Tabela 14.2 Efeito da conexão com realimentação sobre as impedâncias de entrada e de saída.
    Zif  Zi(1+βA    )
(aumento)     Zi(1+βA    )
(aumento)     Zi
1+βA    
(redução)     Zi
1+βA    
(redução) 
    Zof  Zo
1+βA    
(redução)     Zo(1+βA    )
(aumento)     Zo
1+βA    
(redução)     Zo(1+βA    )
(aumento) Tensão em série Tensão em paralelo Corrente em paralel o Corrente em série630   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   630 3/11/13   6:26 PMdistorção por frequência, que surge porque o ganho varia 
com ela, é reduzida consideravelmente em um circuito amplificador com realimentação negativa de tensão.
redução do ruído e da distorção não linear
A realimentação do sinal tende a manter a quantidade 
de ruído (como aquele originado de uma fonte de tensão) e a distorção não linear. O fator (1 + βA) reduz o ruído de 
entrada e a distorção não linear resultante, melhorando consideravelmente o sinal. No entanto, devemos observar que há uma redução do ganho total (o preço exigido para a melhora do desempenho do circuito). Se outros estágios forem utilizados para aumentar o ganho até seu valor sem realimentação, é possível que os estágios adicionais empregados introduzam no sistema um ruído maior do que o retirado com a realimentação. Esse problema pode, em parte, ser diminuído pelo reajuste do ganho do ampli -
ficador com realimentação a fim de obtermos um ganho mais alto e ao mesmo tempo reduzirmos o sinal de ruído.
efeito da realimentação negativa 
no ganho e na largura de banda
A Equação 14.2 mostra que o ganho total com rea-
limentação negativa é igual a
Af=A
1+bAA
bA=1
b   para  bAW1   
Com βA >> 1, o ganho total é de aproximadamente 
1/β. Para um amplificador real (com frequências de corte 
inferior e superior), o ganho de malha aberta cai nas altas frequências devido ao dispositivo ativo e às capacitâncias do circuito. O ganho também pode diminuir em baixas frequências devido aos estágios amplificadores com aco-plamentos capacitivos. Quando o ganho de malha aberta A é reduzido o suficiente, de maneira que não podemos 
considerar o fator βA muito maior do que 1, a conclusão 
da Equação 14.2 de que A
ƒ  ≅ 1/β perde a validade.
A Figura 14.6 mostra que o amplificador com rea-
limentação negativa apresenta uma largura de banda (Bƒ) 
maior do que o amplificador sem realimentação (B ). O am-
plificador com realimentação tem uma frequência de corte superior, no ponto de 3 dB, mais alta e uma frequência de corte inferior, no ponto de 3 dB, mais baixa.
É interessante observar que, apesar de a realimentação 
provocar uma redução do ganho de tensão, ela causa um aumento em B e na frequência de corte superior a 3 
dB, particularmente. Na verdade, o produto de ganho e frequência se mantém, de maneira que o produto ganho--largura de banda do amplificador básico tem o mesmo valor para o amplificador com realimentação. Porém, como o amplificador realimentado tem um ganho inferior, a operação realizada foi uma troca de ganho por largura 
de banda (considerando-se a largura de banda igual à fre-quência de corte superior, pois, normalmente, ƒ
2 >> ƒ1).
estabilidade do ganho com 
a realimentação
Além de o fator β proporcionar um valor de ganho 
bastante preciso, também nos interessa saber o quanto o 
amplificador com realimentação é estável se comparado ao amplificador sem realimentação. Diferenciar a Equação 14.2 leva a:
 `dAf
Af`=1
01+bA 0`dA
A`  
	(14.8)
 `dAf
Af` `1
bA``dA
A`  para  bAW   1
	(14.9)
AGanho
FrequênciaAfo
0,707AoAo
0,707Afo
f2
B fBf1ff1 f2f
Figura 14.6 Efeito da realimentação negativa no ganho e na largura de banda.capítulo 14  realimentação e circuitos osciladores  631
Boylestad_2012_cap14.indd   631 3/11/13   6:26 PMIsso mostra que a magnitude da variação relativa 
do ganho `dAf
Af` é reduzida pelo fator | βA| comparada à 
expressão para o circuito sem realimentação   a`dA
A`b.
exemplo 14.2
Se um amplificador com ganho de –1000 e realimenta-ção de β = – 0,1 apresentar uma variação em ganho de 20% devido à temperatura, calcule a variação do ganho no amplificador com realimentação.solução:Utilizando a Equação 14.9, obtemos:
`dAf
Af` `1
bA``dA
A`
= `1
-0,1(-1000) (20%) `=0,2%    
A melhoria é de 100 vezes. Portanto, enquanto o ganho do amplificador varia de |A | = 1000 em 20%, o ganho 
com realimentação varia de |A
ƒ| = 100 em somente 0,2%.
14.3  circuiTos prá Ticos 
de realimenT ação
Alguns exemplos de circuitos práticos de realimenta-
ção fornecerão meios de demonstrar o efeito da realimen -
tação nos vários tipos de conexão. Esta seção apresenta apenas uma introdução básica a esse tópico.
realimentação-série de tensão
A Figura 14.7 mostra um estágio de amplificador 
FET com realimentação-série de tensão. Uma parte do sinal de saída (V
o) é obtida ao utilizarmos um circuito de 
realimentação através dos resistores R1 e R2. A tensão de 
realimentação Vƒ é conectada em série com o sinal da fonte 
Vs, e a diferença entre eles é o sinal de entrada Vi.
Sem realimentação, o ganho do amplificador é
  A=Vo
Vi=-gmRL  
 (14.10)
onde RL é a combinação em paralelo entre os resistores:
 RL = RDRo(R1 + R2) (14.11)
O circuito de realimentação fornece um fator de 
realimentação de:
 b=Vf
Vo=-R2
R1+R2  
	(14.12)Utilizando os valores de A e β da Equação 14.2, 
temos o seguinte ganho para o circuito com realimentação 
negativa:
 Af=A
1+bA
=-gmRL
1+ 3R2RL>(R1+R2)4gm  
	(14.13)
Se βA >> 1, temos:
 Af1
b=-R1+R2
R2  
	(14.14)
exemplo 14.3
 Calcule o ganho sem e com realimentação para o am-plificador com FET da Figura 14.7 e com os seguintes componentes: R
1 = 80 kΩ, R2 = 20 kΩ, Ro = 10 kΩ,  
RD = 10 kΩ e gm = 4000 μS.
solução:
RLRo RD
Ro+RD=10 k(10 k)
10 k+10 k=5 k   
Desprezando a resistência total de 100 kΩ referente a R
1 e R2 em série resultará em:
A = –gmRL = – (4000 × 10 – 6 µS)(5 kΩ) = –20
O fator de realimentação é:
b=-R2
R1+R2=-20 k
80 k+20 k=-    2,0
Figura 14.7 Estágio de amplificador FET com 
realimentação-série de tensão.632   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   632 3/11/13   6:26 PMO ganho com realimentação é:
Af=A
1+bA=-20
1+(-0,2)(-20)=-20
5= 4     
A Figura 14.8 mostra uma conexão de realimentação-
-série de tensão utilizando um amp-op. O ganho do amp-op, 
A, sem realimentação, é reduzido pelo fator de realimentação:
 b=R2
R1+R2	(14.15)
exemplo 14.4Calcule o ganho do amplificador da Figura 14.8 para um ganho do amp-op de A = 100.000 e resistências  
R
1 = 1,8 kΩ e R2 = 200 Ω.
solução: 
b=R2
R1+R2=200 
200 +1,8 k=0,1
Af=A
1+bA=100.000
1+(0,1)(100.000)
=100.000
10.001=    999,9
Observe que, considerando-se βA >> 1,
Af1
b=1
0,1=10     
O circuito seguidor de emissor da Figura 14.9 forne-
ce uma realimentação-série de tensão. O sinal Vs é a tensão 
de entrada Vi. A tensão de saída Vo também é a tensão de 
realimentação em série com a tensão de entrada. O ampli -
ficador, como mostra a Figura 14.9, realiza a operação com realimentação. A operação do circuito sem realimentação produz V
ƒ = 0, de maneira quee A=Vo
Vs=hfe Ib RE
Vs=hfe RE (Vs>hie)
Vs=hfe RE
hie    
b=Vf
Vo=    1
Na operação com realimentação, obtemos:
Af=Vo
Vs=A
1+bA=hfe RE>hie
1+(1)(hfe RE>hie)
=hfe RE
hie+hfe RE   
Para hƒeRE >> hie,
Aƒ > 1 
realimentação-série de corrente
Outra técnica de realimentação possível con-
siste em obter uma amostra da corrente de saída (Io) 
e retornar uma tensão proporcional em série com a entrada. Embora estabilize o ganho do amplificador, a realimentação-série de corrente aumenta a resistência de entrada.
A Figura 14.10 mostra um estágio amplificador 
com um único transistor. Uma vez que o resistor R
E do 
emissor não é curto-circuitado por um capacitor, o circuito possui efetivamente uma realimentação-série de corrente. A corrente através do resistor R
E produz uma tensão de 
realimentação que se opõe ao sinal aplicado pela fonte, de forma que a tensão de saída V
o é reduzida. Para retirar 
a realimentação-série de corrente, o resistor de emissor deve ser removido ou desviado por um capacitor (que é como normalmente se faz).
Figura 14.9 Circuito com realimentação-série de tensão 
(seguidor de emissor).
Amp-op
Figura 14.8 Realimentação-série de tensão em uma 
conexão com amp-op.capítulo 14  realimentação e circuitos osciladores  633
Boylestad_2012_cap14.indd   633 3/11/13   6:26 PMSem realimentação Observando o formato básico 
da Figura 14.2(a), resumido na Tabela 14.1, temos:
 A=Io
Vi=-Ib hfe
Ib hie+RE=-hfe
hie+RE  
	(14.16)
	b=Vf
Io=-Io RE
Io=-RE
 (14.17)
As impedâncias de entrada e de saída são, respec-
tivamente,
Zi = RB � (hie + RE) > hie + RE (14.18)
Zo = RC (14.19)
Com realimentação 
   
Af=Io
Vs=A
1+bA
=-hfe>hie
1+(-RE)a-hfe
hie+REb-hfe
hie+hfeRE  
	(14.20)
As impedâncias de entrada e de saída são calculadas 
como especifica a Tabela 14.2:
 Zif=Zi (1+bA)
hiea1+hfe RE
hieb=hie+hfe RE  
 (14.21)	Zof=Zo(1+bA)=RC a1+hfe RE
hieb
	(14.22)
O ganho de tensão (A) com realimentação é:
 Avf=Vo
Vs=IoRC
Vs=aIo
VsbRC
=Af RC-hfe RC
hie+hfe RE  
	(14.23)
exemplo 14.5
Calcule o ganho de tensão do circuito da Figura 14.11.solução: Sem realimentação:
A=Io
Vi=-hfe
hie+RE=-120
900+510=-0,085
b=Vf
Io=- RE=-    015
O fator (1+ βA) é, então,
1 + βA = 1 + (– 0,085)(–510) = 44,35
O ganho com realimentação é, então,
Af=Io
Vs=A
1+bA=-0,085
44,35=-1,92 ×10-3   
Figura 14.10 Amplificador transistorizado com resistor de emissor ( RE) sem capacitor de derivação para realimentação-série 
de corrente: (a) circuito do amplificador; (b) circuito equivalente CA sem realimentação.634   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   634 3/11/13   6:26 PMe o ganho de tensão com realimentação Avf é:
Avf=Vo
Vs=Af RC
=(-1,92 ×10-3)(2,2 ×103)= 4,2   
Sem realimentação ( RE = 0), o ganho de tensão é:
Av=-RC
re=-2,2×103
7,5= 293,3        
realimentação-paralela de tensão
O circuito com amp-op de ganho constante da Fi-
gura 14.12(a) proporciona uma realimentação-paralela de 
tensão. Observando a Figura 14.2(b), a Tabela 14.1 e as características ideais do amp-op I
i = 0, Vi = 0 e ganho de 
tensão infinito, temos: A=Vo
Ii=   
 (14.24)
 b=If
Vo=-1
Ro  
	(14.25)
O ganho com realimentação é, portanto,
Af=Vo
Is=Vo
Ii=A
1+bA=1
b=- Ro  
 (14.26)
Esse é um ganho de resistência de transferência.  
O ganho mais comum é o ganho de tensão com realimentação:
 Avf=Vo
Is Is
V1=(-Ro) 1
R1=-Ro
R1  
	(14.27)
O circuito da Figura 14.13 é um amplificador com 
realimentação-paralela de tensão que utiliza um FET sem realimentação, V
ƒ = 0.
 A=Vo
Ii-gmRDRS  
 (14.28)
A realimentação é:
 b=If
Vo=-1
RF  
	(14.29)
Com realimentação, o ganho do circuito é:
Af=Vo
Is=A
1+bA=-gmRDRS
1+(-1>RF)(-gmRDRS)   
=-gmRDRSRF
RF+gmRDRS  
	(14.30)
,
,
Figura 14.11 Amplificador com TBJ com realimentação-
-série de corrente para o Exemplo 14.5.
Ro
Vo
+–V1R1
(a)(b)Ro
Vo ∞
+–
Is=V1
R1If
Ii
Figura 14.12 Amplificador com realimentação negativa de tensão em paralelo: (a) circuito de ganho constante;  
(b) circuito equivalente.capítulo 14  realimentação e circuitos osciladores  635
Boylestad_2012_cap14.indd   635 3/11/13   6:26 PMO ganho de tensão do circuito com realimentação 
é, portanto, 
Avf=Vo
Is Is
Vs=-gmRDRSRF
RF+gmRDRSa1
RSb
      =-gmRDRF
RF+gmRDRS=(-gmRD)RF
RF+gmRDRS  (14.31)
exemplo 14.6
Calcule o ganho de tensão com e sem realimentação para o circuito da Figura 14.13(a), com os valores de g
m = 5 mS, RD = 5,1 kΩ, RS = 1 kΩ e RF = 20 kΩ.
solução: Sem realimentação, o ganho de tensão é:
A
v = –gmRD = – (5 × 10–3)(5,1 × 103) = –25,5
Com realimentação, o ganho é reduzido a:
Avf=(-gm RD)RF
RF+gmRDRS
=(-25,5)  20×103
(20×103)+(5×10-3)(5,1 ×103)(1×103)
=-25,5(0,44) = 11,2        
14.4  amplificador com 
realimenT ação — 
considerações sobre fase e frequência
Até aqui, analisamos a operação de um amplificador 
realimentado, no qual o sinal de realimentação era oposto ao sinal de entrada — realimentação negativa. Em qual-
quer circuito real, essa condição ocorre apenas para uma parte da faixa central de frequências de operação. Sabemos que o ganho de um amplificador varia com a frequência, caindo nas altas frequências em relação a seu valor de banda média. Além disso, o deslocamento de fase de um amplificador também varia com a frequência.
Se, à medida que a frequência aumenta, o 
deslocamento de fase varia, então parte do sinal de reali-mentação será adicionado ao sinal de entrada. Portanto, 
é possível que o amplificador comece a oscilar devido à realimentação positiva. Se um amplificador oscila em altas ou baixas frequências, ele não serve mais para funcionar como amplificador. Um projeto adequado de amplificador com realimentação requer que o circuito seja estável em todas as frequências, e não somente na faixa 
de interesse. Caso contrário, um distúrbio transitório pode levar um amplificador aparentemente estável rapidamente à oscilação.
critério de nyquist
Para julgarmos a estabilidade de um amplificador com 
realimentação como uma função da frequência, o produto βA e o deslocamento de fase entre a entrada e a saída são 
fatores determinantes. Uma das técnicas mais comumente utilizadas para analisar a estabilidade é o método de Nyquist. O diagrama de Nyquist é utilizado para traçar o ganho e o deslocamento de fase como função da frequência em um plano complexo. Na verdade, o diagrama de Nyquist combina os dois diagramas de Bode, o de ganho versus  
frequência e o de deslocamento de fase versus frequência, 
em apenas um. Ele é utilizado para mostrar de forma rápida se um amplificador é estável para todas as frequências e o 
Figura 14.13 Amplificador com realimentação-paralela de tensão que utiliza um FET: (a) circuito; (b) circuito equivalente.636   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   636 3/11/13   6:26 PMquanto ele é estável em relação a um critério de ganho ou 
deslocamento de fase.
Inicialmente, examinaremos o plano complexo da 
Figura 14.14. Alguns pontos de vários valores de ganho (βA) são plotados em diferentes ângulos de deslocamento 
de fase. Tomando-se o eixo real positivo como referência (0°), uma magnitude de βA = 2 é mostrada em um ângulo 
de fase de 0° no ponto 1. Além disso, no ponto 2, vemos βA = 3 com um deslocamento de fase de –135°, e, no ponto 3, vemos uma amplitude/fase de βA = 1 em 180°. Esses pontos 
no diagrama podem representar ambos: a amplitude de βA 
e o deslocamento de fase. Se os pontos que representam ganho e fase para um circuito amplificador forem plotados para frequências crescentes, obteremos um diagrama de Nyquist, como mostra a Figura 14.15. Na origem, o ganho e a frequência são nulos (para acoplamento do tipo RC). Nos pontos de frequências crescentes, ƒ
1, ƒ2 e ƒ3, a fase e a 
amplitude de βA crescem. Em uma frequência representativa 
ƒ4 , o valor de A é o comprimento do vetor da origem até o 
ponto ƒ4, enquanto o deslocamento de fase é o ângulo ϕ . Na 
frequência ƒ5, o deslocamento de fase é 180°. Nas frequên-
cias mais altas, o ganho cai até 0.
O critério de Nyquist para estabilidade pode ser 
descrito da seguinte forma:
O amplificador será instável se a curva de Nyquist 
traçada envolver (circundar) o ponto –1; caso contrário, 
será estável.
Um exemplo do critério de Nyquist é demonstrado 
pelas curvas da Figura 14.16. O diagrama de Nyquist na 
Figura 14.16(a) é estável, pois não envolve o ponto –1; já o diagrama mostrado na Figura 14.16(b) é instável, uma vez que circunda o ponto –1. Lembramos que envolver o ponto –1 significa que, para um deslocamento de fase de 180°, o ganho de malha (βA) é maior do que 1; portanto, o sinal de realimentação está em fase com a entrada, e é grande o suficiente para resultar em um sinal de entrada maior do que o aplicado, gerando uma oscilação.
margens de ganho e fase
Pelo critério de Nyquist, sabemos que um amplifica-
dor com realimentação é estável se o ganho de malha (βA) for menor do que a unidade (0 dB) quando seu ângulo de fase é 180°. Podemos determinar também algumas mar -
gens de estabilidade para indicar o quanto o amplificador 
ƒaumentando
Figura 14.15 Diagrama de Nyquist.
Eixo imaginário
emem em
Eixo real
Figura 14.14 Plano complexo que mostra pontos de 
ganho e fase típicos.
Harry	Nyquist nasceu na Suécia em 1889. Emigrou para os 
Estados Unidos em 1907 e faleceu no Texas em 1976. Obteve 
um Ph.D. em Física na Universidade de Yale em 1917. Tra-balhou no Departamento de Desenvolvimento e Pesquisa da AT&T e na Bell Telephone Laboratories de 1917 até sua apo-sentadoria em 1954. Como engenheiro da Bell Laboratories, Nyquist realizou trabalhos importantes sobre ruído térmico, estabilidade de amplificadores com realimentação, telegrafia, fax, televisão e outras questões de comunicação relevantes. Em 1932, publicou uma obra clássica sobre a estabilidade de amplificadores com realimentação. O critério de Nyquist para estabilidade agora pode ser encontrado em todos os livros sobre teoria de controle realimentado. (Cortesia da AT&T Archives and History Center.)capítulo 14  realimentação e circuitos osciladores  637
Boylestad_2012_cap14.indd   637 3/11/13   6:26 PMestá próximo de sua condição instável. Isto é, se um ampli -
ficador possui o ganho (βA) menor do que 1, mas cerca de 
0,95, não seria tão estável quanto outro amplificador que tenha, por exemplo, βA = 0,7 (ambos medidos em 180°). 
Obviamente, amplificadores com ganhos de malha de 0,95 e 0,7 são ambos estáveis, mas um está mais próximo da instabilidade do que o outro se o ganho de malha aumentar. É possível definir os seguintes termos:
A margem de ganho (MG) é definida como o valor 
negativo de |βA| em decibéis na frequência em que o ângulo de fase é 180°. Portanto, 0 dB, que corresponde a um valor βA = 1, está no limiar de estabilidade, e qualquer 
valor negativo em decibel é estável. A MG pode ser obtida em decibéis na curva mostrada na Figura 14.17.A margem de fase (MF) é definida pela diferença 
entre 180° menos a magnitude do ângulo no qual o valor de |βA| é unitário (0 dB). A MF também pode ser diretamente 
avaliada na curva da Figura 14.17.
14.5 operação dos osciladores
A utilização de uma realimentação positiva que 
resulta em um amplificador realimentado com ganho de 
malha fechada |Aƒ| maior do que 1 e que satisfaz as con-
dições de fase resultará em um funcionamento como um circuito oscilador. Esse circuito fornece, então, um sinal de saída variante no tempo. Se o sinal de saída variar senoi-dalmente, o circuito será chamado de oscilador senoidal. 
Se a tensão de saída se elevar subitamente para um valor de tensão e, em seguida, cair de forma rápida para outro valor de tensão, o circuito costuma ser denominado oscilador 
de onda quadrada ou de pulso.
Para entender como um circuito realimentado funcio-
na como um oscilador, considere o circuito realimentado da Figura 14.18. Quando a chave na entrada do amplificador está aberta, não há oscilação. Imaginemos que haja uma tensão fictícia V
i  na entrada do amplificador. Isso resulta 
em uma tensão de saída Vo = AVi após o estágio amplifi-
cador, e em uma tensão Vƒ = β(AVi) após o estágio de rea-
limentação. Portanto, temos uma tensão de realimentação V
ƒ = βAVi, onde βA é chamado de ganho de malha. Se o 
circuito do amplificador básico e o circuito de realimenta-
Frequência f
Margem de ganhoGanho
Frequência f
Ângulo de fase
Figura 14.17 Diagrama de Bode mostrando a margem de ganho e a margem de fase.
ƒaumentando ƒaumentando 
Figura 14.16 Diagrama de Nyquist mostrando as 
condições de estabilidade: (a) estável; (b) instável.638   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   638 3/11/13   6:26 PMção fornecerem βA com amplitude e fase corretas, Vƒ poderá 
ser igual a Vi. Então, quando a chave é fechada e a tensão 
fictícia Vi é removida, o circuito continuará a operar desde 
que a tensão de realimentação seja suficiente para acionar 
os circuitos do amplificador e de realimentação, resultando em uma tensão de entrada apropriada para manter a opera-ção de malha. A forma de onda na saída permanecerá após o fechamento da chave se a condição
 βA = 1 (14.32)
for atendida. Esse é o critério de Barkhausen para oscilação.
Na verdade, não é necessário um sinal de entrada 
para dar início à oscilação. Apenas a condição βA = 1 
deve ser satisfeita para que a oscilação se autossustente. Na prática, βA é feito maior do que 1, e o sistema começa 
a oscilar pela amplificação da tensão de ruído, que está sempre presente. Fatores de saturação em um circuito prático resultam em um valor “médio” de βA igual a 1. 
As formas de onda resultantes nunca são exatamente se-noidais. No entanto, quanto mais próximo βA estiver de 
1, mais a forma de onda se aproximará de uma senoide. A Figura 14.19 mostra como o ruído consegue proporcionar a condição de oscilação de regime permanente.Outra maneira de verificar como o circuito realimen-
tado atua como oscilador consiste em observar o denomi -
nador na equação básica de realimentação (14.2), A
ƒ = A/
(1 + βA). Quando βA = – 1, ou magnitude 1 no ângulo de fase de 180°, o denominador torna-se zero e o ganho com realimentação, A
ƒ, torna-se infinito. Portanto, um sinal 
infinitesimal (tensão de ruído) pode produzir uma tensão de saída mensurável, e o circuito age como um oscilador, apesar de não existir sinal de entrada.
O restante deste capítulo abordará diversos circuitos 
osciladores que utilizam grande variedade de componen-tes. Considerações práticas serão incluídas, e os vários exemplos, discutidos.
14.6  oscilador de 
deslocamenTo de fase
Um exemplo de oscilador que segue o desenvolvi-
mento básico de um circuito com realimentação é o osci-lador de deslocamento de fase. A Figura 14.20 apresenta uma versão idealizada desse circuito. Lembramos que os requisitos para a oscilação são o ganho de malha, βA, ser maior do que a unidade, e o deslocamento de fase no 
circuito de realimentação ser igual a 180° (para que ocorra 
Envoltória de regime 
permanente limitada pela 
saturação do circuito
Tensão inicial
de ruído
Oscilações não senoidais porque
βA não é exatamente 1 Forma de onda não 
senoidal devido à saturação
Figura 14.19 Estabelecimento da oscilação de regime permanente.
Figura 14.18 Circuito realimentado usado como um oscilador.capítulo 14  realimentação e circuitos osciladores  639
Boylestad_2012_cap14.indd   639 3/11/13   6:26 PMuma realimentação positiva). Nesse modelo, consideramos 
que o circuito de realimentação seja alimentado por uma fonte perfeita (impedância de saída zero) e que sua saída seja aplicada a uma carga ideal (impedância de carga infinita). Esse modelo idealizado permitirá o desenvol-vimento da teoria que explica a operação do oscilador de deslocamento de fase. Versões do circuito prático serão, então, consideradas.
Concentrando nossa atenção no circuito de desloca-
mento de fase, estamos interessados no valor de atenuação do circuito em uma dada frequência na qual o desloca -
mento de fase seja exatamente 180°. Utilizando a análise clássica de circuitos, percebemos que
 
f=1
2pRC!6  
	(14.33)
	b=1
29  
	(14.34)
e o deslocamento de fase é 180°.
Para que o ganho de malha βA seja maior do que 1, 
o ganho do estágio amplificador deve ser maior do que 1/β, ou 29:
 A > 29 (14.35)
Quando consideramos a operação do circuito de rea-
limentação, podemos ingenuamente escolher valores para R e C que produzam (em uma frequência específica) um 
deslocamento de fase de 60° por seção, para três seções, resultando em um deslocamento de fase de 180°, como desejado. Mas esse não é o caso, pois cada seção RC no cir -
cuito de realimentação representa uma carga para a seção anterior. O que realmente interessa é que o deslocamento de fase total do circuito seja de 180°. A frequência dada 
pela Equação 14.33 é aquela na qual o deslocamento de fase total é 180°. Se medíssemos o deslocamento de fase 
por seção, constataríamos que eles não são iguais, ainda que o deslocamento de fase total do circuito seja 180°. Caso desejássemos obter um deslocamento de fase por seção exatamente de 60° para cada um dos três estágios, seriam necessários estágios de seguidor de emissor para cada seção RC a fim de evitar que cada uma delas repre-
sentasse uma carga para o circuito seguinte.
oscilador de deslocamento 
de fase com feT
Uma versão do circuito oscilador de deslocamento de 
fase empregada na prática é mostrada na Figura 14.21(a). 
O circuito mostra claramente a malha de realimentação e o amplificador. O estágio amplificador é autopolarizado com um capacitor de desvio sobre o resistor de fonte R
S 
e um resistor de polarização do dreno RD. Os parâmetros 
de interesse do FET são gm e rd. Da teoria sobre o FET, o 
valor do ganho do amplificador é calculado por
 |A| = gmRL (14.36)
onde RL, nesse caso, é o equivalente do paralelo entre RD 
e rd,
 RL=RDrd
RD+rd  
	(14.37)
Malha de realimentação
Figura 14.20 Oscilador de deslocamento de fase idealizado.640   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   640 3/11/13   6:26 PMEm uma aproximação muito boa podemos assumir 
que a impedância de entrada do estágio amplificador com 
FET é infinita. Essa suposição será válida se a frequência de operação do oscilador for baixa o suficiente para que as impedâncias capacitivas do FET possam ser despreza-das. A impedância de saída do estágio amplificador, dada por R
L, também deve ser pequena quando comparada à 
impedância vista do amplificador para o circuito de rea-limentação, de modo que não haja atenuação em virtude do efeito de carga. Na prática, essas considerações nem sempre podem ser levadas em conta, e o ganho do ampli -
ficador é projetado ligeiramente maior do que o fator 29 necessário para garantir a operação do oscilador.
exemplo 14.7Queremos projetar um oscilador de deslocamento de fase [como vemos na Figura 14.21(a)] utilizando um FET com g
m = 5000 μS, rd = 40 kΩ e um circuito de 
realimentação com R = 10 kΩ. Calcule o valor de C para 
que haja oscilação em 1 kHz e um RD que proporcione 
A > 29 para garantir a oscilação.solução: A Equação 14.33 é utilizada para determinar o valor do capacitor. Visto que ƒ = 1/2πRC√6
, é possível resolver 
para C:C=1
2pRf!6
=1
(6,28)(10 ×103)(1×103)(2,45)=6,5 nF   
Utilizando a Equação 14.36, calculamos RL para pro-
porcionar um ganho de, digamos, A = 40 (essa margem 
permite algum efeito de carga entre RL e a impedância 
de entrada do circuito de realimentação):
0A 0=gmRL
RL=0A 0
gm=40
5000 ×10- 6=8 k   
A partir da Equação 14.37, determinamos que  
RD = 10	kΩ.
oscilador de deslocamento 
de fase com transistor
Se um transistor TBJ for utilizado como o elemento 
ativo do estágio amplificador, a saída do circuito de rea-
limentação sofrerá bastante o efeito de carga em função da impedância de entrada (h
ie) relativamente baixa do 
transistor. Obviamente, poderia ser utilizado um estágio de 
Figura 14.21 Circuitos práticos de osciladores de deslocamento de fase: (a) versão com FET; (b) versão com TBJ.capítulo 14  realimentação e circuitos osciladores  641
Boylestad_2012_cap14.indd   641 3/11/13   6:26 PMentrada seguidor de emissor seguido de um estágio ampli -
ficador emissor-comum. No entanto, caso queiramos um 
estágio com um único transistor, é mais adequado utilizar -
mos uma realimentação-paralela de tensão [como mostra a Figura 14.21(b)]. Nessa conexão, o sinal de realimentação é acoplado através do resistor de realimentação R′ em série com a resistência de entrada (R
i) do estágio amplificador.
A análise CA do circuito fornece a seguinte equação 
para o cálculo da frequência do oscilador resultante:
 f=1
2pRC 1
!6+4(RC>R)  
	(14.38)
Para que o ganho de malha seja maior do que 1, o 
ganho de corrente do transistor deve ser:
 hfe723+29 R
RC+4 RC
R  
	(14.39)
oscilador de deslocamento de fase com ci
À medida que se tornaram mais populares, os CIs 
começaram a ser adaptados para operar em circuitos osciladores. É necessário apenas um amp-op para se obter um circuito amplificador com ganho estabilizado e incorporar algum meio de realimentação de sinal para produzir um circuito oscilador. Por exemplo, um oscila -
dor de deslocamento de fase é mostrado na Figura 14.22.  
A saída do amp-op alimenta um circuito RC de três es-
tágios, que realiza o deslocamento necessário de 180° na fase do sinal (com um fator de atenuação de 1/29). Se o amp-op produzir um ganho (dado pelos resistores R
i e 
Rƒ) maior do que 29, o ganho de malha resultante será 
maior do que 1, e o circuito atuará como um oscilador (a frequência do oscilador é dada pela Equação 14.33).14.7 oscilador em ponTe de Wien
Um circuito oscilador prático utiliza um amp-op e 
um circuito RC em ponte, sendo a frequência do oscilador 
determinada pelos componentes R e C. A Figura 14.23 
mostra uma versão básica de circuito oscilador em ponte de Wien. Observe a conexão em ponte. Os resistores R
1 e 
R2 e os capacitores C1 e C2 formam os elementos de ajus-
te da frequência, enquanto os resistores R3 e R4 formam 
parte do caminho de realimentação. A saída do amp-op é conectada à entrada da ponte, nos pontos a e c. A saída da 
ponte, nos pontos b e d, é a entrada para o amp-op.
Desprezando os efeitos de carregamento devido às 
impedâncias de entrada e de saída do amp-op, a análise do circuito em ponte resulta em
 R3
R4=R1
R2+C2
C1  
	(14.40)
e
 fo=1
2p!R1C1R2C2  
	(14.41)
Se, em particular, os valores forem R1 = R2 = R e  
C1 = C2 = C, a frequência resultante do oscilador será
 fo=1
2pRC  
	(14.42)
e
	R3
R4=  2
 (14.43)
Portanto, uma razão entre R3 e R4 maior do que 2 
oferecerá um ganho de malha suficiente para que o circuito oscile na frequência calculada pela Equação 14.42.
 Amp-op
Figura 14.22 Oscilador de deslocamento de fase que utiliza amp-op.642   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   642 3/11/13   6:26 PMexemplo 14.8
Calcule a frequência de ressonância do oscilador em ponte de Wien da Figura 14.24.solução: Utilizando a Equação 14.42, obtemos:
fo=1
2pRC=1
2p(51×103)(0,001 ×10-6)
=3120,7  Hz     
exemplo 14.9
Projete os elementos RC de um oscilador em ponte 
de Wien, como na Figura 14.24, para que opere em  
ƒo = 10 kHz.solução: 
Utilizando valores iguais de R e C, podemos selecionar 
R  = 100 kΩ e calcular o valor necessário de C utilizan-
do a Equação 14.42:
C=1
2pfoR=1
6,28(10 ×103)(100 ×103)
=10-9
6,28=159 pF   
Podemos utilizar R3 = 300 kΩ e R4 = 100 kΩ para 
que a razão R3/R4 seja maior do que 2 e a oscilação 
ocorra.
Amp-opSinal 
senoidal de saída
Figura 14.23 Circuito oscilador em ponte de Wien utilizando amp-op.
Saída Amp-op
,,
Figura 14.24 Circuito oscilador em ponte de Wien para o Exemplo 14.8.capítulo 14  realimentação e circuitos osciladores  643
Boylestad_2012_cap14.indd   643 3/11/13   6:26 PM14.8  circuiTo oscilador 
sinTonizado
circuitos osciladores com entrada 
sintonizada, saída sintonizada
Vários circuitos podem ser construídos utilizando-
-se o esquema mostrado na Figura 14.25, onde tanto a 
entrada quanto a saída do circuito são sintonizadas. Uma análise do circuito da Figura 14.25 revela que os seguintes tipos de osciladores são obtidos quando os elementos de reatância são:
Elemento	de	reatância
Tipo de oscilador X1 X2 X3
Oscilador Colpitts C C L
Oscilador Hartley L L C
Entrada sintonizada, 
saída sintonizada LC LC –
oscilador colpitts
Oscilador Colpitts com FET Uma versão prática 
de um oscilador Colpitts com FET é mostrado na Figura 
14.26. O circuito tem basicamente a mesma forma mos-trada na Figura 14.25, com a adição dos componentes necessários para a polarização CC do amplificador com FET. A frequência do oscilador é
 
fo=1
2p!LCeq  
	(14.44)onde
 Ceq=C1C2
C1+C2  
 (14.45)
Oscilador Colpitts com transistor O oscilador 
Colpitts com transistor pode ser montado como mostra a Figura 14.27. A frequência de oscilação do circuito é determinada pela Equação 14.44.
Amplificador 
Figura 14.25 Configuração básica do oscilador com 
circuito ressonante.
CRF
Figura 14.27 Oscilador Colpitts com transistor.
CRF
Figura 14.26 Oscilador Colpitts com FET.644   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   644 3/11/13   6:26 PMOscilador Colpitts com CI A Figura 14.28 mostra 
um circuito oscilador Colpitts com amp-op. Novamente, 
o amp-op fornece a amplificação básica necessária, e a frequência do oscilador é determinada pelo circuito de realimentação LC de uma configuração Colpitts. A fre-
quência do oscilador é dada pela Equação 14.44.
oscilador Hartley
Se os elementos do circuito ressonante básico da 
Figura 14.25 forem X1 e X2 (indutores) e X3 (capacitor), o 
circuito é um oscilador Hartley.
Oscilador Hartley com FET Um circuito oscilador 
Hartley com FET é mostrado na Figura 14.29. O circuito é 
desenhado de modo que a malha de realimentação tenha a mesma forma apresentada pelo circuito ressonante básico (Figura 14.25). Observe, no entanto, que os indutores L
1 
e L2 têm um acoplamento mútuo M que deve ser levado 
em conta na determinação da indutância equivalente do circuito tanque ressonante. A frequência de oscilação do circuito é, então, dada aproximadamente por 
fo=1
2p!LeqC  
	(14.46)
com Leq=L1+L2+2M   (14.47)
Oscilador Hartley com transistor A Figura 
14.30 mostra um circuito oscilador Hartley com tran-sistor. O circuito opera na frequência determinada pela Equação 14.46.
CRF
Figura 14.29 Oscilador Hartley com FET.
Saída Amp-op
Figura 14.28 Oscilador Colpitts com amp-op.
Edwin	Henry	Colpitts (1872-1949) foi um pioneiro em 
comunicações mais conhecido pela invenção do oscilador 
Colpitts. Em 1915, sua equipe na Western Electric demonstrou com sucesso o primeiro sistema de radiocomunicação com alcance transatlântico. Em 1895, ingressou na Universidade de Harvard, onde estudou física e matemática. Nessa insti-tuição, obteve bacharelado em 1896 e mestrado em 1897. Em 1899, aceitou um cargo na American Bell Telephone Company. Transferiu-se para a Western Electric em 1907. Seu colega Ralph Hartley inventou um oscilador com acoplamento indutivo, que Colpitts aprimorou em 1915. Colpitts serviu no U.S. Army Signal Corps durante a Primeira Guerra Mundial e passou algum tempo na França como oficial responsável pela comunicação militar. Colpitts morreu em casa em 1949, em Orange, New Jersey. (Cortesia da AT&T Archives and History Center.)capítulo 14  realimentação e circuitos osciladores  645
Boylestad_2012_cap14.indd   645 3/11/13   6:26 PM14.9 oscilador a crisT al
Um oscilador a cristal é basicamente um circuito 
oscilador sintonizado que utiliza um cristal piezoelétrico como circuito tanque ressonante. O cristal (normalmente 
quartzo) apresenta mais estabilidade e mantém constante em qualquer que seja a frequência para a qual foi original -
mente cortado. Osciladores a cristal são utilizados sempre que é necessária uma grande estabilidade de frequência, como em transmissores e receptores de comunicação.
características de um cristal de quartzo
O cristal de quartzo (um dos vários tipos de cristal 
existentes) tem a propriedade de, quando submetido a esforço mecânico em um par de suas faces, desenvolver uma diferença de potencial através de suas faces opostas. Essa propriedade do cristal é chamada de efeito piezoe-létrico . Da mesma forma, uma tensão aplicada sobre um 
conjunto de faces do cristal produz distorção mecânica na forma desse cristal.
Quando aplicamos uma tensão alternada a um cristal, 
surgem vibrações mecânicas em sua estrutura, e essas vi-brações têm uma frequência ressonante natural dependente do cristal. Embora este apresente ressonância eletromecâ-nica, podemos apresentar a ação do cristal por um circuito elétrico ressonante equivalente, como mostra a Figura 14.31. O indutor L e o capacitor C são, respectivamente, 
os equivalentes elétricos da massa e da ductilidade do cristal, enquanto a resistência R é o equivalente elétrico 
que representa o atrito interno na estrutura do cristal.  
O capacitor em paralelo C
M corresponde à capacitância 
que surge em virtude de seu encapsulamento. Devido às perdas no cristal, representadas por R, serem pequenas, o fator de qualidade Q é alto — geralmente 20.000. Com 
cristais, podemos obter valores de Q de até 10
6.
O cristal representado pelo circuito elétrico equiva -
lente da Figura 14.31 pode apresentar duas frequências de ressonância. Uma condição para a ressonância ocorre 
Circuito
tanqueCRF
Figura 14.30 Circuito oscilador Hartley com transistor.
Figura 14.31 Circuito elétrico equivalente de um cristal.
Ralph	Hartley	 nasceu em Nevada em 1888 e frequentou a 
Universidade de Utah, onde obteve licenciatura em Artes em 
1909. Tornou-se Rhodes Scholar da Universidade de Oxford em 1910, onde obteve bacharelado em 1912 e B.Sc. em 1913. Ao retornar aos Estados Unidos, conseguiu um emprego no laboratório de pesquisas da Western Electric Company. Em 1915, passou a comandar o desenvolvimento de receptores de rádio na Bell Systems. Desenvolveu o oscilador Hartley e também um circuito neutralizante para eliminar o efeito “trio-de singing” resultante de acoplamento interno. Durante a Pri-meira Guerra Mundial, estabeleceu os princípios que levaram aos dispositivos localizadores direcionais sonoros. Aposen-tou-se da Bell Labs em 1950 e faleceu em 1
o de maio de 1970.  
(Cortesia da AT&T Archives and History Center.)646   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   646 3/11/13   6:26 PMquando as reatâncias do ramo RLC são iguais (e opos-
tas). Para essa condição, a impedância série ressonante 
é bastante baixa (igual a R). A outra condição ressonante ocorre em uma frequência mais alta, quando a reatância do ramo série ressonante é igual à reatância do capacitor C
M. 
Essa é a ressonância em paralelo, ou condição antirresso-nante do cristal. Nessa frequência, o cristal oferece uma impedância muito alta para o circuito externo. A relação entre impedância e frequência do cristal é apresentada na Figura 14.32. Para utilizarmos o cristal adequadamente, devemos conectá-lo de maneira a selecionar sua baixa impedância no modo de operação série ressonante ou sua alta impedância no modo de operação antirressonante.
circuitos série-ressonante
Para excitar um cristal no modo série ressonante, 
ele pode ser conectado como um elemento em série de um circuito de realimentação. Na frequência série resso-nante do cristal, sua impedância é a menor possível, e a realimentação (positiva), a maior. A Figura 14.33 mostra um circuito transistor típico. Os resistores R
1, R2 e RE 
formam um circuito de polarização CC com divisor de tensão estabilizado. O capacitor C
E faz um desvio CA 
no resistor de emissor, e a bobina de CRF deixa passar a polarização CC e desacopla qualquer sinal CA da linha de alimentação para evitar que ele afete o sinal de saída.  
A realimentação de tensão do coletor para a base é máxima quando a impedância do cristal for mínima (no modo série ressonante). O capacitor de acoplamento C
C apresenta 
uma impedância desprezível na frequência de operação do circuito, mas bloqueia qualquer tensão CC entre o coletor e a base.
A frequência de oscilação resultante do circuito é de-
finida, portanto, pela frequência série ressonante do cristal. Modificações na tensão de alimentação, nos parâmetros do transistor, e assim por diante, não influem na frequência de operação do circuito, que é mantida estável pelo cristal.  
A estabilidade na frequência do circuito é determinada pela estabilidade na frequência do cristal, que é boa.
CRF
CRFSaída
Saída
Figura 14.33 Oscilador controlado por cristal utilizando um cristal (XTAL) em um caminho de realimentação-série:  
(a) circuito com TBJ; (b) circuito com FET.
Ressonância série Antirressonância
Figura 14.32 Impedância do cristal versus frequência.capítulo 14  realimentação e circuitos osciladores  647
Boylestad_2012_cap14.indd   647 3/11/13   6:26 PMcircuito paralelo-ressonante
Uma vez que a impedância ressonante paralela de 
um cristal é máxima, sua conexão é realizada em paralelo. 
Na frequência de operação correspondente à ressonância paralela, o cristal apresenta a máxima reatância indutiva possível. A Figura 14.34 mostra um cristal conectado como o elemento indutivo em um circuito de Colpitts modificado. O circuito de polarização CC é evidente.  
A tensão máxima sobre o cristal ocorre em sua frequência ressonante paralela. A tensão é acoplada ao emissor por meio de um divisor de tensão capacitivo — capacitores C
1 e C2.
O oscilador de Miller controlado a cristal é mostrado 
na Figura 14.35. Um circuito sintonizado LC conectado ao dreno é ajustado próximo à frequência ressonante paralela do cristal. O sinal máximo porta-fonte ocorre na frequência antirressonante do cristal, controlando a frequência de operação do circuito.
oscilador a cristal
Um amp-op pode ser utilizado em um oscilador a 
cristal, como mostra a Figura 14.36. O cristal é conectado no caminho série-ressonante e opera na frequência série--ressonante do cristal. Este circuito apresenta um alto ganho, de maneira que o sinal resultante na saída é uma onda quadrada, como mostra a figura. Um par de diodos Zener é colocado na saída para que a amplitude do sinal seja exatamente a tensão do Zener ( V
Z).
Saída
CRF
Figura 14.35 Oscilador de Miller controlado a cristal.
SaídaCRF
Figura 14.34 Oscilador controlado a cristal que opera no 
modo paralelo-ressonante.
Amp-op
,
Figura 14.36 Oscilador a cristal com amp-op.648   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   648 3/11/13   6:26 PM14.10  oscilador com 
TransisTor unijunção
O transistor unijunção é um dispositivo específico que 
pode ser utilizado em um oscilador de um único estágio para 
fornecer um sinal pulsado, adequado a aplicações digitais. Esse transistor pode ser utilizado no circuito conhecido como oscilador de relaxação, mostrado no circuito básico da Figura 14.37. O resistor R
T  e o capacitor CT são os componentes tem-
porizadores que determinam a taxa de oscilação do circuito. A frequência de operação pode ser calculada pela Equação 14.48, que inclui a razão intrínseca de disparo η do transistor unijunção como um fator determinante (além dos valores de R
T e CT) na frequência de operação do oscilador:
 fo1
RT  CT ln [1>(1-h)]  
	(14.48)
Tipicamente, um transistor unijunção apresenta uma 
razão intrínseca de disparo que varia de 0,4 até 0,6. Utili -
zando η = 0,5, temos:
 fo1
RTCT ln [1>(1-0,5)]
=1,44
RTCT ln 2=1,44
RTCT
1,5
RT  CT     
	(14.49)
O capacitor CT  é carregado através do resistor RT 
pela fonte VBB. Enquanto a tensão do capacitor é menor do que a tensão de disparo (VP), determinada pela tensão 
entre B1 – B2 e pela razão intrínseca de disparo  η,
 VP = ηVB1VB2 – VD (14.50)
o emissor do transistor de unijunção se apresenta como um 
circuito aberto. Quando a tensão no emissor, medida sobre o capacitor, supera esse valor (V
P), o circuito unijunção 
dispara, descarregando o capacitor; depois disso, outro ciclo de carregamento se inicia. Quando o transistor dis-para, um aumento de tensão ocorre sobre R
1 e uma queda 
de tensão ocorre sobre R2, como mostra a Figura 14.38. 
O sinal no emissor é uma forma de onda dente de serra que, na base 1, causa pulsos positivos e, na base 2, pulsos negativos. Algumas variações desse tipo de oscilador são mostradas na Figura 14.39.
14.11 resumo
equações
Realimentação-série de tensão:
   Af=Vo
Vs=A
1+bA, 
Zif=Vs
Ii=Zi+(bA)Zi=Zi(1+bA),
Zof=V
I=Zo
(1+bA)   
Realimentação-paralela de tensão:
   Af=A
1+bA,  Zif=Zi
(1+bA)   
 Figura 14.37 Circuito oscilador básico com transistor 
unijunção.
Tempo
Tempo
Tempo
Figura 14.38 Formas de onda encontradas no oscilador 
com transistor unijunção.capítulo 14  realimentação e circuitos osciladores  649
Boylestad_2012_cap14.indd   649 3/11/13   6:26 PMRealimentação-série de corrente:
   Zif=V
I=Zi(1+bA),  Zof=V
I=Zo(1+bA   )
Realimentação-paralela de corrente:
   Zif=Zi
(1+bA),  Zof=V
I=Zo(1+bA   )
Oscilador de deslocamento de fase:
   f=1
2pRC!6,  b=1
29   
Oscilador em ponte de Wien:
   fo=1
2p!R1C1R2C2   
Oscilador Colpitts:
    fo=1
2p!LCeqCeq=C1C2
C1+C2    onde
Oscilador Hartley:
    fo=1
2p!LeqConde     Leq=L1+L2+2M    
Oscilador com transistor unijunção:
   fo1
RT  CT ln [1>(1-h)]     14.12 análise compuT acional
multisim
Exemplo 14.10 — Oscilador de deslocamento 
de fase com CI Utilizando o Multisim, um oscilador 
de deslocamento de fase é desenhado como mostra a Figura 14.40. O circuito com diodo ajuda o circuito a entrar em auto--oscilação com a frequência de saída calculada utilizando:
fo=1>(2p!6RC)
=1>[2p!6 (20×103)(0,001 ×10-6)]
=3.248,7     zH 
Figura 14.40 Oscilador de deslocamento de fase 
utilizando o Multisim.
saída
(a) (b) (c)
Figura 14.39 Algumas configurações de osciladores com transistor unijunção.650   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   650 3/11/13   6:26 PMA forma de onda do osciloscópio da Figura 14.41 
mostra três ciclos do sinal. A frequência medida para a 
escala horizontal ajustada em 0,1 ms/div é:
ƒmedida = 1/(3 div × 0,1 ms/div) = 3.333 Hz
Exemplo 14.11 — Oscilador em ponte de Wien com CI Utilizando o Multisim, um oscilador em ponte 
de Wien com CI é montado como mostra a Figura 14.42(a). A frequência do oscilador é calculada utilizando-se
fo=1>(2p!R1C1R2C2)     a qual, para R1 = R2 = R e C1 = C2 = C, é:
o=1>(2pRC)=1
2p(51 k)(1nf)
=312    zHf
A forma de onda no osciloscópio da Figura 14.42(b) 
mostra a forma de onda ressonante com os cursores T2 
– T1 = 329,545 μS, resultando em uma frequência do 
oscilocópio em:
f=1
T=1
329,545  mS3.034,5  Hz    
Exemplo 14.12 — Oscilador Colpitts com CI Utilizando o Multisim, montamos um oscilador Colpitts como mostra a Figura 14.43(a). 
Pela Equação 14.45:
Ce1=C1C2
C1+C2=(150 pF)(150 pF)
(150 pF +150 pF)=75 pF   
A frequência do oscilador para esse circuito é, então 
(Equação 14.44),
fo=1
(2p!LCeq)
=1
2p!(100  mH)(75  pF)
=1.837.762,985  Hz
1,8    zHM
Figura 14.41 Forma de onda no osciloscópio.
  
       (b)   
 (a)
Figura 14.42 (a) Oscilador em ponte de Wien utilizando o Multisim; (b) forma de onda no osciloscópio.capítulo 14  realimentação e circuitos osciladores  651
Boylestad_2012_cap14.indd   651 3/11/13   6:26 PMA Figura 14.43(b) mostra a forma de onda no osci-
loscópio com:
 f=1
T=1
(852,273  mS)
1,2     zHMExemplo 14.13 — Oscilador a cristal Usando 
o Multisim, um circuito oscilador a cristal é desenhado 
como mostra a Figura 14.44(a). A frequência do oscilador é mantida constante pelo cristal. A forma de onda da Figura 14.44(b) mostra que o período é de cerca de 2,383 μS.
A frequência é, então,
ƒ = 1/T = 1/2,383 µs = 0,42 MHz
  
       (b)   
 (a)
Figura 14.43 (a) Oscilador Colpitts com CI utilizando o Multisim; (b) forma de onda no osciloscópio.
  
   (b)         
 (a)
Figura 14.44 (a) Oscilador a cristal utilizando o Multisim; (b) saída do osciloscópio a partir do Multisim.652   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap14.indd   652 3/11/13   6:26 PMproblemas
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 14.2 Tipos de conexão de realimentação
	 1.		 Calcule o ganho de um amplificador com realimentação 
negativa que apresenta A = –2000 e β = –1/10.
	 2.		 Se o ganho de um amplificador variar 10% de seu valor nominal de –1000, calcule a variação do ganho se o am-plificador for utilizado em um circuito de realimentação com β = –1/20.
	 3.	 Calcule o ganho e as impedâncias de entrada e de saída de um amplificador com realimentação-série de tensão com A = –300, R
i = 1,5 kΩ, Ro = 50 kΩ e β = –1/15.
Seção 14.3 circuitos práticos de realimentação	*4.		 Calcule o ganho com realimentação e sem realimentação para um amplificador com FET como o da Figura 14.7 com os seguintes elementos no circuito: R
1 = 800 kΩ,  
R2 = 200 Ω, Ro = 40 kΩ, RD = 8 kΩ e gm = 5000 μS.
	 5.		 Para um circuito como o da Figura 14.11, calcule o ganho e as impedâncias de entrada e de saída, com e sem realimen-tação, considerando os seguintes elementos no circuito:  
R
B = 600 kΩ, RE = 1,2 kΩ, RC = 4,7 kΩ e β = 75. Use  
VCC = 16 V .
Seção 14.6 oscilador de deslocamento de fase	 6.		 Um oscilador de deslocamento de fase com FET, apresen-tando g
m = 6.000 μ S, rd = 36 kΩ e resistor de realimentação 
R = 12 kΩ, deve operar em 2,5 kHz. Selecione C para a 
operação especificada do oscilador.
	 7.		 Calcule a frequência de operação de um oscilador de des-locamento de fase com TBJ, igual ao da Figura 14.21(b), para R = 6 kΩ, C = 1500 pF e R
C = 18 kΩ.Seção 14.7 oscilador em ponte de Wien	 8.		 Calcule a frequência do circuito oscilador em ponte de Wien (como o da Figura 14.23) quando R = 10 kΩ e C = 
2.400 pF.
Seção 14.8 circuito oscilador sintonizado	 9.		 Para um oscilador Colpitts com FET como o da Figura 14.26 e os seguintes valores de circuito, determine a fre-quência de oscilação do circuito: C
1 = 750 pF, C2 = 2500 
pF e L = 40 μH.
	10.		 Calcule a frequência de oscilação para o oscilador Colpitts com transistor da Figura 14.27 com os seguintes elementos: L = 100 μH, L
CRF = 0,5 mH, C1 = 0,005 μF, C2 = 0,01 μF e 
CC = 10 μF.
	 11.		 Calcule a frequência de oscilação do oscilador Hartley com FET da Figura 14.29 para os seguintes elementos: C = 250 
pF, L
1 = 1,5 mH, L2 = 1,5 mH e M = 0,5 mH.
	12.		 Calcule a frequência de oscilação para circuito Hartley com transistor da Figura 14.30 com os seguintes elementos: L
CRF = 0,5 mH, L1 = 750 μH, L2 = 750 μH, M = 150 μH e  
C = 150 pF.
Seção 14.9 oscilador a cristal	13.		 Desenhe as conexões dos circuitos para (a) oscilador a cristal que opera em série e (b) oscilador a cristal excitado em paralelo.
Seção 14.10 oscilador com transistor unijunção	14.		 Projete um circuito oscilador com transistor unijunção para operação em (a) 1 kHz e (b) 150 kHz.capítulo 14  realimentação e circuitos osciladores  653
Boylestad_2012_cap14.indd   653 3/11/13   6:26 PMfontes de alimentação (reguladores de tensão)fontes de alimentação 
(reguladores de tensão)
objetivos 
• Compreender como funcionam os circuitos de fontes de alimentação.
• Conhecer a operação de filtros RC.
• Conhecer o funcionamento de um regulador de tensão discreto.
• Aprender sobre reguladores de tensão integrados práticos.
15
15
15
15.1 introdução
Este capítulo apresenta o funcionamento de circuitos 
de fontes de alimentação construídos usando filtros, reti-
ficadores e reguladores de tensão. (Consulte o Capítulo 2 para obter uma descrição inicial dos circuitos retificadores com diodo.) Começando com uma tensão CA, podemos obter uma tensão CC estacionária por meio da retificação desse sinal de entrada. Depois, realizamos a filtragem para obtermos um valor CC e, por fim, o sinal é regulado para obtermos uma tensão CC desejada. A regulação geralmen-te é feita por um CI regulador de tensão, que recebe uma tensão CC e fornece um valor ligeiramente menor, o qual permanece constante mesmo que a tensão de entrada varie ou a carga conectada mude de valor.
A Figura 15.1 mostra um diagrama em blocos 
que contém os estágios de uma fonte de alimentação típica e a forma de onda de tensão nos vários pontos 
do circuito. A tensão CA, normalmente de 120 V rms, alimenta um transformador cuja função é reduzi-la para o nível de tensão CC desejado na saída. Um retificador a diodo fornece, então, uma tensão retificada de onda completa, que é inicialmente filtrada por um filtro básico a capacitor para produzir uma tensão CC. Essa tensão CC resultante usualmente tem alguma ondulação (rip-ple) ou variação de tensão CA. Um circuito regulador pode utilizar essa entrada CC para produzir uma tensão CC que não apenas tem muito menos ondulação, mas também mantém constante o valor na saída, mesmo para variações na tensão CC de entrada ou mudanças no valor da carga conectada à tensão CC de saída. Essa regulação de tensão é usualmente obtida utilizando-se um dentre os vários CIs reguladores existentes no mercado.
Transformador Retificador FiltroRegulador 
Integrado Carga
Figura 15.1 Diagrama em blocos mostrando os estágios de uma fonte de alimentação.
Boylestad_2012_cap15.indd   654 3/11/13   6:29 PM15.2  Considerações gerais 
sobre filtros
Um circuito retificador é necessário para conver -
ter um sinal com valor médio nulo em um sinal com 
valor médio diferente de zero. A saída resultante de um retificador é uma tensão CC pulsante ainda não adequada para substituir uma bateria. Essa tensão poderia ser utili -
zada em algo como um carregador de baterias, em que a tensão CC média é suficiente para fornecer uma corrente de carga para a bateria. Para tensões CC de alimentação como aquelas utilizadas em rádios, aparelhos de som, computadores etc., a tensão CC pulsante obtida de um retificador não é boa o suficiente. Para que a tensão CC de saída da fonte seja mais estável, um circuito de filtro 
torna-se necessário.
regulação de tensão do filtro 
e tensão de ondulação
Antes de entrar nos detalhes do circuito de filtragem, 
seria adequado considerar os métodos comuns de análise 
de filtros para comparar a eficiência de um circuito que atua como filtro. A Figura 15.2 mostra uma tensão de saída típica de um filtro que servirá para definir alguns dos fato-res considerados no sinal. A saída filtrada da Figura 15.2 apresenta um valor CC e uma variação CA (ondulação). Embora uma bateria forneça basicamente uma tensão de saída CC ou constante, a tensão CC derivada de uma fonte de sinal CA pela retificação e filtragem sofrerá alguma variação CA (ondulação). Quanto menor for a variação CA quando comparada ao valor CC, melhor será a operação de filtragem.
Imagine medir a tensão de saída de um circuito de 
filtro utilizando um voltímetro CC e um voltímetro CA (rms). O voltímetro CC lerá somente o valor CC ou valor médio da tensão de saída. O medidor CA (rms) lerá so-mente o valor eficaz da componente CA da tensão de saída (considerando-se que o sinal CA seja acoplado através de um capacitor para bloquear o nível CC).Definição: Ondulação é:
r=tensão de ondulação   (rms)
tensão CC  =Vr(rms)
VCC× %001
   (15.1)
eXeMPlo 15.1Utilizando um voltímetro CC e CA para medir o sinal de saída de um circuito de filtro, obtemos as leituras de 25 V CC e 1,5 V rms. Calcule a ondulação da tensão de saída do filtro.solução: 
r=Vr(rms)
VCC×100% =1,5 V
25 V×100% =6%       
Regulação de tensão Outro fator importante em 
uma fonte de alimentação é o quanto há de variação da tensão CC de saída ao longo de uma faixa de operação do circuito. A tensão fornecida na saída na condição em que não existe carga (nenhuma corrente drenada da fonte) é reduzida quando há corrente de carga drenada da fonte (sob carga). O quanto a tensão CC varia entre as condições com carga e sem carga é descrito por um fator chamado de regulação de tensão.
Definição: Regulação de tensão é dada por:
Regulação 
de tensão = tensão sem carga – tensão para 
carga plena 
tensão para carga plena
 .R.V%   =VNL-VFL
VFL×   %001    
 (15.2)
eXeMPlo 15.2
Uma fonte de tensão CC fornece 60 V quando não existe carga conectada na saída. Quando conectada a uma carga, a tensão na saída cai para 56 V . Calcule o valor da regulação de tensão.solução:Equação 15.2:
%V.R. =VNL-VFL
VFL×100%
=60 V-56 V
56 V×100% =7,1%      
Se o valor da tensão para carga plena é o mesmo na 
situação em que não existe carga, a regulação de tensão calculada é 0%, sendo este o melhor valor possível. Isso significa que a fonte é uma fonte de tensão perfeita, na qual a tensão de saída é independente da corrente drenada da fonte. Quanto menor for a regulação de tensão, melhor é o funcionamento da fonte de alimentação.
v
(Vondulaçã o)p-p
CC
Figura 15.2 Forma de onda de tensão do filtro mostrando 
as tensões CC e de ondulação.Capítulo 15  fontes de alimentação (reguladores de tensão)  655
Boylestad_2012_cap15.indd   655 3/11/13   6:29 PMFator de ondulação do sinal retificado Apesar 
de a tensão retificada não ser uma tensão filtrada, ela con-
tém uma componente CC e uma componente de ondulação (ripple). Veremos adiante que o sinal retificado de onda completa tem uma componente CC maior e tem menos ondulação do que a tensão retificada de meia-onda.
Meia-onda: Para um sinal retificado de meia-onda, a 
tensão CC de saída é:
 V
CC = 0,318Vm (15.3)
O valor rms da componente CA do sinal de saída 
pode ser calculado (veja o Apêndice C) como:
 Vr (rms) = 0,385Vm (15.4)
A ondulação percentual de um sinal retificado de 
meia-onda pode, então, ser calculada como:
 r=Vr(rms)
VCC×100%
=0,385Vm
0,318Vm×100% = %121
 (15.5)
Onda completa: Para uma tensão retificada de onda 
completa, o valor CC é:
 VCC = 0,636Vm (15.6)
O valor rms da componente CA do sinal de saída 
pode ser calculado (veja o Apêndice C) como
 Vr (rms) = 0,308Vm (15.7)
A ondulação percentual de um sinal retificado de 
onda completa pode, então, ser calculada como:
 r=Vr(rms)
VCC×100%
=0,308 Vm
0,636 Vm×100% = %84
 (15.8)Em suma, um sinal retificado de onda completa tem 
menos ondulação do que um sinal retificado de meia-
-onda, e é, portanto, mais adequado para ser aplicado a um filtro.
15.3 filtro a CaP aCitor
Um circuito de filtro muito comum é o que utiliza um 
simples capacitor, como mostra a Figura 15.3. Um capaci-
tor é conectado na saída do retificador, e uma tensão CC é obtida em seus terminais. A Figura 15.4(a) mostra a tensão de saída de um retificador de onda completa antes de o sinal ser filtrado, e a Figura 15.4(b) mostra a forma de onda resultante após o capacitor ser conectado à saída do retifi-cador. Observe que a forma de onda filtrada é basicamente uma tensão CC com alguma ondulação (ou variação CA).
A Figura 15.5(a) mostra um retificador de onda 
completa em ponte e a forma de onda na saída obtida do circuito para uma carga conectada (R
L). Se não houvesse 
carga conectada aos terminais do capacitor, a forma de onda na saída seria idealmente um valor CC constante, com valor igual ao da tensão de pico (V
m) do circuito re-
tificador. Entretanto, o propósito de se obter uma tensão CC é fornecer essa tensão para uso por vários circuitos eletrônicos, os quais se constituem em carga para a fonte de tensão. Uma vez que sempre haverá uma carga na saída do filtro, devemos considerar essa situação prática em nossa discussão.
forma de onda na saída
A Figura 15.5(b) mostra a forma de onda existente 
nos terminais de um filtro a capacitor. O tempo T1 é 
aquele durante o qual os diodos do retificador de onda completa conduzem, carregando o capacitor até a tensão de pico do retificador, V
m. O tempo T2 é o intervalo de 
tempo durante o qual a tensão do retificador cai abaixo da tensão de pico, e o capacitor descarrega através da carga. Como o ciclo de carga-descarga ocorre para cada meio ciclo em um retificador de onda completa, o período da forma de onda retificada é T/2. A tensão filtrada, como 
Entrada CACarga 
CC Circuito 
retificador
Saída do circuito retificador Filtro a capacitor
Figura 15.3 Filtro básico a capacitor.656   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   656 3/11/13   6:29 PMindica a Figura 15.6, mostra uma forma de onda na saí-
da com um valor CC VCC e uma tensão de ondulação Vr 
(rms), resultado da carga e descarga do capacitor. Alguns detalhes sobre essas formas de onda e os elementos do circuito serão abordados mais adiante.
Tensão de ondulação V
r (RMS) O Apêndice C 
mostra os detalhes na determinação do valor da tensão de 
ondulação em termos de outros parâmetros do circuito.  
A tensão de ondulação pode ser calculada a partir de
 Vr(rms)=ICC
4!3 fC=2,4ICC
C=2,4VCC
RLC (15.9)
onde ICC está em miliampères, C está em microfarads e 
RL, em quilo-ohms.
v
CC
Figura 15.5 Filtro a capacitor: (a) circuito do filtro a capacitor; (b) forma de onda da tensão de saída.
v v
Figura 15.4 Funcionamento do filtro a capacitor: (a) tensão na saída do retificador de onda completa; (b) tensão de saída filtrada.
v
CC
Figura 15.6 Tensão de saída aproximada do circuito com 
filtro a capacitor.Capítulo 15  fontes de alimentação (reguladores de tensão)  657
Boylestad_2012_cap15.indd   657 3/11/13   6:29 PMeXeMPlo 15.3
Calcule a tensão de ondulação de um retificador de onda completa com um capacitor de filtro de 100 μF conectado a uma carga que drena 50 mA.solução:
Equação 15.9:
 
Vr(rms)=2,4(50)
100=1,2 V      
Tensão CC VCC Do Apêndice C, podemos expressar o 
valor CC da forma de onda sobre os terminais do capacitor 
de filtro como
 VCC=Vm-ICC
4 fC=Vm-4,17ICC
C (15.10)
onde Vm é a tensão de pico do retificador, ICC é a corrente 
de carga em miliampères e C é o capacitor de filtro em 
microfarads.
eXeMPlo 15.4Se o valor de pico da tensão retificada para o circuito de filtro no Exemplo 15.3 for igual a 30 V , calcule a tensão CC fornecida pelo filtro.solução:Equação 15.10:
VCC=Vm-4,17ICC
C
=30-4,17(50)
100=27,9 V
ondulação de um filtro a capacitor
Utilizando a definição de ondulação (Equação 15.1), 
as equações 15.9 e 15.10, com VCC ≈ Vm, podemos obter a 
expressão para a ondulação da forma de onda na saída de um circuito retificador de onda completa com filtro a capacitor:
 r=Vr(rms)
VCC×100%
=2,4ICC
CVCC×100% =2,4
RLC×   %001
 (15.11)
onde ICC está em miliampères, C , em microfarads, VCC, em 
volts e RL, em quilo-ohms.
eXeMPlo 15.5Calcule a ondulação de um filtro a capacitor para uma tensão retificada com pico igual a 30 V . O valor do capa -
citor é C = 50 μF, e a corrente de carga é igual a 50 mA.solução:Equação 15.11:
r=2,4ICC
CVCC×100%
=2,4(50)
100(27 ,9)×100% =4,3%
Podemos também calcular a ondulação utilizando a definição básica:
r=Vr(rms)
VCC×100%
=1,2 V
27,9 V×100% =4,3%       
Período de condução do diodo 
e corrente de pico do diodo
A partir da discussão anterior deve ficar claro que  
maiores valores de capacitâncias propiciam menos on-
dulação e maior tensão média na saída, o que resulta em melhor filtragem. Podemos, então, concluir que, para melhorar o desempenho de um filtro a capacitor, é neces-sário somente aumentar o tamanho do capacitor de filtro. Este, entretanto, também afeta a corrente de pico drenada através dos diodos retificadores e, como será mostrado adiante, quanto maior o valor do capacitor, maior será a corrente de pico drenada através dos diodos retificadores.
Lembre-se de que os diodos conduzem durante o 
período T
1 (veja a Figura 15.5), momento em que o diodo 
deve fornecer a corrente média necessária para carregar o capacitor. Quanto menor for esse intervalo de tempo, maior será o fluxo de corrente de carregamento. A Figura 15.7 mostra essa relação para um sinal retificado de meia-onda (seria a mesma operação para a onda completa). Observe que, para valores menores do capacitor, com T
1 maior, a 
corrente de pico do diodo é menor do que para valores mais elevados de capacitor de filtro.
Visto que a corrente média drenada da fonte deve 
ser igual à corrente média do diodo durante o período de carregamento, a seguinte relação pode ser empregada (pressupondo-se que haja uma corrente constante no diodo durante o tempo de carregamento):
ICC=T1
T Ipico
da qual obtemos
 Ipico=T
T1 ICC
 (15.12)658   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   658 3/11/13   6:29 PMonde T1 = tempo de condução do diodo.
T = 1/f  (f = 2 × 60 para onda completa).
ICC = corrente média drenada do filtro.
Ipico = corrente de pico através dos diodos em condução.
15.4 filtro RC
É possível reduzir ainda mais a ondulação na saída 
de um filtro a capacitor utilizando uma seção RC adicional, 
como mostra a Figura 15.8. A finalidade dessa seção adicional 
é passar a maior parte da componente CC enquanto atenua-se (reduz-se) o componente CA o máximo possível. A Figura 15.9 mostra um retificador de onda completa com um filtro a capacitor seguido de uma seção de filtro RC. O funciona-mento do circuito de filtro pode ser analisado utilizando-se superposição para as componentes CC e CA do sinal.
v v
Figura 15.7 Formas de onda da tensão de saída e da corrente no diodo: (a) C pequeno; (b) C alto.
R
RL C1 C2
CargaSaída do 
retificador
Filtro RC 
adicionalFiltro a 
capacitor
Figura 15.8 Estágio de filtro RC.
Retificador de onda completa Filtro CargaCC CC
CAVr
Figura 15.9 Retificador de onda completa e circuito de filtro RC.Capítulo 15  fontes de alimentação (reguladores de tensão)  659
Boylestad_2012_cap15.indd   659 3/11/13   6:29 PMoperação CC para a seção do filtro RC
A Figura 15.10(a) mostra o circuito equivalente CC 
a ser utilizado na análise do filtro RC da Figura 15.9. Uma 
vez que ambos os capacitores são circuitos abertos para a 
operação CC, a tensão CC resultante na saída é:
 VCC=RL
R+RLVCC
 (15.13)
eXeMPlo 15.6Calcule a tensão CC sobre uma carga de 1 kΩ para um filtro RC onde R = 120 Ω e C = 10 μF. A tensão CC 
no capacitor que antecede o circuito RC é V
CC = 60 V .
solução:Equação 15.13:
 VCC=RL
R+RL VCC
=1000
120+1000(60 V)=53,6 V      
operação Ca para a seção do filtro RC
A Figura 15.10(b) mostra o circuito equivalente CA 
da seção do filtro RC. Devido ao divisor de tensão formado pela impedância CA do capacitor e pelo resistor de carga, a componente CA da tensão de saída na carga é: Vr(rms)XC
RVr )smr(
 (15.14)
Para um retificador de onda completa com uma 
ondulação CA de 120 Hz, a impedância de um capacitor pode ser calculada utilizando-se
 XC=1,3
C (15.15)
onde C é dado em microfarads e XC, em quilo-ohms.
eXeMPlo 15.7Calcule as componentes CC e CA do sinal de saída através da carga R
L no circuito da Figura 15.11. Calcule 
a ondulação na saída.solução:Cálculo CC Obtemos:
Equação 15.13:
 VCC=RL
R+RL VCC
=5 k
500+5 k (150  V)=136,4  V
Retificador de 
onda completaCC
CC
Figura 15.11 Filtro RC para o Exemplo 15.7.
Valor de tensão CC nos  
terminais do capacitor C1Sinal CA  de ondulação 
nos terminais do capacitor C1
CCCCCC
Figura 15.10 Circuitos equivalentes do filtro RC (a) CC; (b) CA.660   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   660 3/11/13   6:29 PMCálculo CA A impedância capacitiva do circuito RC é
Equação 15.15:
XC=1,3
C=1,3
10=0,13 k=130
A componente CA da tensão de saída, calculada por 
meio da Equação 15.14, é:
Vr(rms)=XC
R Vr(rms)=130
500 (15 V)=3,9 V
A ondulação na saída é, portanto,
r=Vr(rms)
VCC×100%
=3,9 V
136,4  V×100% =2,86%         
15.5  regulação de tensão 
CoM transistor
Há dois tipos de regulador de tensão com transis-
tor: o regulador de tensão do tipo série e o regulador de tensão do tipo paralelo. Cada tipo de circuito pode fornecer uma tensão CC de saída regulada ou estabe-lecida em um determinado valor, mesmo que haja uma variação da tensão na entrada ou uma alteração do valor da carga conectada.
regulação de tensão em série
A conexão básica de um regulador em série é mos-
trada no diagrama em blocos da Figura 15.12. O elemento em série controla quanto da tensão de entrada passa para a saída. A tensão de saída é mostrada por um circuito que fornece uma tensão de realimentação para ser comparada a uma tensão de referência.
1.  Se a tensão de saída aumentar, o circuito comparador 
fornece um sinal de controle que faz o elemento de controle em série diminuir o valor da tensão de saída, mantendo, com isso, a tensão de saída constante.
2.  Se a tensão de saída diminuir, o circuito comparador fornece um sinal de controle para que o elemento de controle aumente o valor de tensão na saída.
Circuito regulador do tipo série  Um circuito 
regulador simples, do tipo série, aparece na Figura 15.13. O transistor Q
1 é o elemento de controle em série, e o diodo 
Zener DZ fornece a tensão de referência. A operação de 
regulação pode ser descrita como segue:
1.  Se a tensão de saída diminuir, a tensão base-emissor 
aumenta, fazendo o transistor conduzir mais, e, dessa forma, aumentar a tensão de saída, mantendo a saída constante.
2.  Se a tensão de saída aumentar, a tensão base-emissor diminui, e o transistor Q
1 conduz menos, reduzindo, 
assim, a tensão na saída, mantendo a saída constante.
eXeMPlo 15.8Calcule a tensão de saída e a corrente do Zener no cir -
cuito regulador da Figura 15.14 para R
L = 1 kΩ.
solução:
Vo=VZ-VBE=12 V-0,7 V=11,3 V
VCE=Vi-Vo=20 V-11,3 V=8,7 V
IR=20 V-12 V
220 =8 V
220 =36,4 Am
(tensão não 
regulada)(tensão regulada)
Figura 15.13 Circuito regulador do tipo série.
Elemento 
de controle 
em série (entrada 
não regulada)(saída regulada)
Circuito de 
amostragem
Tensão de 
referênciaCircuito 
comparador
Figura 15.12 Diagrama em blocos de um regulador de 
tensão do tipo série.
(não regulada)(regulada)
Figura 15.14 Circuito para o Exemplo 15.8.Capítulo 15  fontes de alimentação (reguladores de tensão)  661
Boylestad_2012_cap15.indd   661 3/11/13   6:29 PMPara RL = 1 kΩ,
IL=Vo
RL=11,3 V
1 k=11,3 mA
IB=IC
b=11,3 mA
50=226 mA
IZ=IR-IB=36,4 mA-226 mA 36 mA
Regulador do tipo série melhorado Um circuito 
regulador do tipo série de desempenho aprimorado é mos-
trado na Figura 15.15. Os resistores R1 e R2 atuam como o 
circuito de amostragem, o diodo Zener DZ fornece a tensão 
de referência e o transistor Q2 controla a corrente de base 
para o transistor Q1 a fim de variar a corrente que passa 
nesse transistor para manter a tensão de saída constante.
Se a tensão de saída tende a aumentar, a tensão V2 
amostrada por R1 e R2 aumentará, fazendo a tensão base-
-emissor do transistor Q2 se elevar (já que VZ permanece 
fixa). Se Q2 conduzir mais corrente, menos corrente vai 
para a base do transistor Q1 e, consequentemente, menos 
corrente passará pela carga, reduzindo assim a tensão de saída e mantendo-a constante. Mas, se a tensão de saída tende a diminuir, o oposto ocorre; porém, nesse caso, mais corrente é fornecida para a carga, o que impede que a tensão seja reduzida na saída.
A tensão V
2 fornecida pelos resistores sensores R1 e 
R2 deve se igualar à soma da tensão base-emissor de Q2 
com a tensão do diodo Zener, ou seja:
 VBE2+VZ=V2=R2
R1+R2 Vo
 (15.16)
Resolvendo a Equação 15.16 para a tensão de saída 
regulada, Vo, temos:
 Vo=R1+R2
R2 (VZ+VBE2)
 (15.17)eXeMPlo 15.9Qual a tensão regulada de saída fornecida pelo circui -
to da Figura 15.15 com os seguintes elementos: R
1 =  
20 kΩ, R2 = 30 kΩ e VZ = 8,3 V?
solução: A partir da Equação 15.17, a tensão de saída regulada é:
Vo=20 k+30 k
30 k (8,3 V+0,7 V)=15 V
Regulador do tipo série com amp-op Outra 
versão de regulador do tipo série é mostrada na Figura 15.16. O amp-op compara a tensão de referência do diodo Zener com a tensão de realimentação fornecida pelos resistores R
1 e R2. Se a tensão de saída variar, a 
condução do transistor Q1 será controlada para manter 
a tensão de saída constante. A tensão de saída será mantida em um valor de:
 Vo=a1+R1
R2bVZ
 (15.18)
Q1
VZ
Q2R1
R2R3R4
RLVi
(tensão não 
regulada)Vo
(tensão regulada)
+–
+
–VBE2 V2
Figura 15.15 Circuito regulador do tipo série melhorado.
VZ
(tensão não 
regulada)(tensão regulada)
Figura 15.16 Circuito regulador do tipo série com amp-op.662   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   662 3/11/13   6:29 PMeXeMPlo 15.10
Calcule a tensão de saída regulada no circuito da Figura 15.17.solução:Equação 15.18: 
Vo=a1+30 k
10 kb6,2 V=24,8 VCircuito limitador de corrente Uma forma de 
proteção contra curto-circuito ou sobrecarga consiste em limitar a corrente, como mostra a Figura 15.18. À medida que a corrente I
L aumenta, a queda de tensão através do re -
sistor sensor de curto-circuito RSC também se torna maior. 
No momento em que a queda de tensão sobre RSC atinge 
certo valor, o transistor Q2 passa a conduzir, desviando 
a corrente da base do transistor Q1, reduzindo assim a 
corrente de carga que passa no transistor Q1 e evitando 
que qualquer corrente adicional circule pela carga RL. A 
ação dos componentes RSC e Q2 limita a máxima corrente 
de carga.
Limitador Foldback O circuito limitador de corrente 
reduz a tensão fornecida para a carga quando a corrente 
atinge um valor limite. O circuito da Figura 15.19 apre-senta um limitador Foldback, que reduz tanto a tensão de saída quanto a corrente de saída, protegendo a carga de um excesso de corrente e também o regulador.
A limitação Foldback é proporcionada pelo divisor 
de tensão adicional formado por R
4 e R5 existente no 
circuito da Figura 15.19 (comparado ao da Figura 15.17).  
O circuito divisor sente a tensão na saída (emissor) de Q1. 
,
Figura 15.17 Circuito para o Exemplo 15.10.
VZ
Figura 15.18 Regulador de tensão com limitador de corrente.
VZ
Figura 15.19 Circuito regulador do tipo série com limitador Foldback.Capítulo 15  fontes de alimentação (reguladores de tensão)  663
Boylestad_2012_cap15.indd   663 3/11/13   6:29 PMQuando IL aumenta até seu valor máximo, a tensão sobre 
RSC atinge um valor suficiente para ligar Q2, limitando, as-
sim, a corrente. Se a resistência de carga diminuir, a tensão 
que controla Q2 se torna menor, de modo que IL também 
cai quando VL reduz de valor — esta ação é conhecida 
como limitação Foldback. Quando a resistência de carga retorna a seu valor nominal, o circuito prossegue com sua regulação de tensão normal.
regulação de tensão em paralelo
O regulador de tensão do tipo paralelo realiza a 
regulação por meio do desvio da corrente de carga para 
regular a tensão de saída. A Figura 15.20 mostra o diagra -
ma em blocos desse tipo de regulador de tensão. A tensão de entrada não regulada fornece corrente à carga. Parte dessa corrente é desviada pelo elemento de controle a fim de manter a tensão regulada na saída. Quando a tensão na carga tenta variar devido a uma variação na carga, o circuito de amostragem fornece um sinal de realimentação a um comparador, que então fornece um sinal de controle para alterar a quantidade de corrente que é desviada da carga. Se a tensão de saída tentar aumentar, por exemplo, o circuito de amostragem emite um sinal de realimentação para o circuito comparador, que emite um sinal de controle para drenar a corrente aumentada, fornecendo menos cor -
rente para a carga e impedindo a tensão regulada de subir.
Regulador em paralelo básico com transis-
tor Um circuito regulador do tipo paralelo simples é 
mostrado na Figura 15.21. O resistor R
S reduz a tensão não 
regulada por um valor que depende da corrente fornecida à carga R
L. A tensão através da carga é determinada pelo diodo 
Zener e pela tensão base-emissor do transistor. Se a resis-tência da carga diminuir, menos corrente entra na base de Q
1, o que resulta em menos corrente desviada pelo coletor. 
Portanto, a corrente de carga aumenta, mantendo a tensão regulada através da carga. A tensão de saída para a carga é:
 V
L = VZ + VBE (15.19)eXeMPlo 15.11
Determine a tensão regulada e as correntes do circuito para o regulador do tipo paralelo da Figura 15.22.solução: A tensão na carga é:Equação 15.19:
V
L = 8,2 V + 0,7 V = 8,9 V
Para a carga dada:
   IL=VL
RL=8,9 V
100=89 mA
(fonte não 
regulada)
Regulador em paralelo
Figura 15.21 Regulador de tensão em paralelo  
com transistor.
Elemento 
de controleCircuito de 
amostragem
Circuito 
comparadorTensão de 
referênciaSinal de controle
Sinal de 
realimentação(carga)
Figura 15.20 Diagrama em blocos do regulador de tensão do tipo paralelo.
IZ,
Figura 15.22 Circuito para o Exemplo 15.11.664   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   664 3/11/13   6:29 PMCom a tensão não regulada em 22 V , a corrente através 
de RS é
IS=Vi-VL
RS=22 V-8,9 V
120=109 mA
tal que a corrente de coletor é:
IC = IS – IL = 109 mA – 89 mA = 20 mA
(A corrente através do Zener e da junção base-emissor do transistor é menor do que I
C, devido ao beta do 
transistor.)
Regulador do tipo paralelo melhorado O 
circuito da Figura 15.23 mostra um circuito regulador do tipo paralelo com desempenho aprimorado. O diodo Zener fornece uma tensão de referência, de maneira que o resistor R
1 tenha em seus terminais a variação da tensão 
na saída. Quando a tensão de saída tenta variar, a corrente desviada pelo transistor Q
1 varia, mantendo a tensão de 
saída constante. O transistor Q2 proporciona uma corrente de base maior para o transistor Q1 do que o circuito da 
Figura 15.21, fazendo esse regulador ser capaz de suprir 
uma corrente de carga maior. A tensão de saída é determi -
nada pelo diodo Zener e pelas duas tensões base-emissor dos transistores:
 V
o = VL = VZ + VBE2 + VBE1 (15.20)
Regulador de tensão do tipo paralelo usando amp-op A Figura 15.24 mostra uma outra versão de um 
regulador de tensão do tipo paralelo utilizando um amp-op como elemento comparador de tensão. A tensão Zener é comparada à tensão de realimentação, obtida do divisor de tensão de R
1 e R2 para produzir a corrente de controle para 
o elemento em paralelo Q1. A corrente através do resistor 
RS é então controlada para produzir uma queda de tensão 
em RS que mantenha a tensão de saída fixa.
regulador chaveado
Um tipo de circuito regulador que é bastante popular 
por sua eficiência na transferência de potência à carga é o regulador chaveado. Basicamente, esse regulador 
VZ(tensão 
não regulada)(tensão 
regulada)
Figura 15.23 Circuito regulador de tensão do tipo paralelo melhorado.
VZ
Figura 15.24 Regulador de tensão do tipo paralelo usando amp-op.Capítulo 15  fontes de alimentação (reguladores de tensão)  665
Boylestad_2012_cap15.indd   665 3/11/13   6:29 PMpassa a tensão para a carga em pulsos, que são filtrados 
para produzir uma tensão CC uniforme. A complexidade adicionada desse circuito vale a melhoria obtida em sua eficiência de funcionamento.
15.6  reguladores de 
tensão integrados
Reguladores de tensão compreendem uma classe 
de circuitos integrados largamente utilizados. Os CIs reguladores contêm os circuitos de fonte de referência, o amplificador comparador, o dispositivo de controle e a proteção contra sobrecarga, tudo em uma única pasti-lha. Embora a estrutura interna dos CIs seja um pouco diferente da descrita para os circuitos reguladores dis-cretos, o funcionamento externo é exatamente o mesmo. Os circuitos integrados oferecem regulação para uma tensão positiva fixa, uma tensão negativa fixa ou uma tensão ajustável.
Uma fonte de alimentação pode ser construída utili-
zando-se um transformador conectado à rede CA para que a tensão seja reduzida ao valor desejado, retificando-a depois que sai do transformador e filtrando com um capacitor e um circuito RC, e, por fim, regulando a tensão CC por meio de 
um CI regulador. Os reguladores podem ser escolhidos para funcionar com correntes de carga de centenas de miliampè-res a dezenas de ampères, correspondendo a potências de saída que variam de miliwatts a dezenas de watts.
reguladores de tensão de três terminais
A Figura 15.25 mostra a conexão básica de um CI 
regulador de tensão de três terminais a uma carga. O re-gulador com tensão de saída fixa tem uma tensão CC não regulada, V
i, aplicada a um terminal de entrada, uma tensão 
CC de saída regulada, Vo, em um segundo terminal, e um 
terceiro terminal conectado ao terra. Para um determina -do regulador, as especificações do dispositivo indicam a faixa sobre a qual a tensão de entrada pode variar para manter uma tensão de saída regulada, dentro de uma faixa de corrente de carga. As especificações listam também o quanto varia a tensão de saída para determinada variação na corrente de carga (regulação de carga) ou na tensão de entrada (regulação de linha).
reguladores de tensão positiva fixa
A série 78 de reguladores fornece tensões reguladas 
fixas de 5 V até 24 V . A Figura 15.26 mostra como um CI dessa série, um 7812, é conectado para regular a tensão em +12 V CC. Uma tensão de entrada não regulada V
i é 
filtrada pelo capacitor C1 e alimenta o CI no terminal IN. 
O terminal OUT do CI fornece a tensão de +12 V regulada, que é filtrada pelo capacitor C
2 (principalmente para ruídos 
de alta frequência). O terceiro terminal do CI é conectado ao terra. Ainda que a tensão de entrada possa variar sobre uma faixa permitida, e a carga de saída também varie sobre uma faixa aceitável, a tensão de saída permanece constante, ou com pequenas variações, dentro de limites especificados. Esses limites são fornecidos pelas folhas de dados do fabricante. A Tabela 15.1 apresenta uma lista de CIs reguladores de tensões positivas.
Diferença de 
tensão saída-entrada
Tensão de saída 
CC regulada
Vo+
–Regulador 
de tensãoIN OUT
CargaCorrente de carga
IL
Faixa da tensão 
de entradaTensão de entrada 
não regulada
ViGND
ΔVoRegulação de carga
Regulação de linha+
–
Figura 15.25 Representação em blocos de um regulador de tensão de três terminais.
Figura 15.26 Conexão de um regulador de tensão 7812.666   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   666 3/11/13   6:29 PMTabela 15.1 Reguladores de tensão positiva da série 7800.
Componente CI Tensão de saída (V) Vi mínima (V)
7805 +5 7,3
7806 +6 8,3
7808 +8 10,5
7810 +10 12,5
7812 +12 14,6
7815 +15 17,7
7818 +18 21,0
7824 +24 27,1
A conexão de um 7812 em uma fonte de tensão 
completa é mostrada no esquema da Figura 15.27. A ten-
são CA da rede (120 V rms) é reduzida para 18 V rms em cada enrolamento do transformador com derivação central. Um retificador de onda completa e um filtro a capacitor produzem uma tensão CC não regulada, representada com uma amplitude de aproximadamente 22 V , com uma ondu-lação CA de poucos volts como entrada para o regulador de tensão. O CI 7812 fornece então uma saída que é uma tensão regulada de +12 V CC.
Especificações de um regulador de tensão 
positiva A folha de dados de reguladores de tensão 
normalmente apresenta os dados mostrados na Figura 15.28 para o grupo de reguladores de tensão positiva da série 7800. Há algumas considerações a fazer a respeito dos parâmetros mais importantes.
Tensão de saída: As especificações para o 7812 mostram 
que a tensão de saída é, normalmente, +12 V , mas tem 
como limite inferior 11,5 V e, como limite superior, 12,5 V .
Regulação de saída: A regulação de tensão na saída é, 
normalmente, de 4 mV , até um máximo de 100 mV (em correntes de saída de 0,25 A até 0,75 A). Essa informação 
especifica que a tensão de saída pode, tipicamente, variar apenas 4 mV da tensão nominal de 12 V CC.
Corrente de saída em curto-circuito: A corrente de saída 
é limitada normalmente em 0,35 A se a saída for curto-
-circuitada (presumivelmente por acidente ou por falha de outro componente).
Corrente de pico na saída: Embora a corrente máxima 
especificada para esta série de CIs seja 1,5 A, a corrente 
de saída de pico típica que pode ser drenada por uma carga é 2,2 A. Isso mostra que, embora o fabricante estabeleça que a capacidade do CI seja a de fornecer 1,5 A existe a possibilidade de drenar um pouco mais de corrente (pos-sivelmente por um breve período de tempo).
Tensão de dropout: A tensão de dropout, tipicamente 
2 V , é o valor mínimo de tensão entre os terminais 
entrada-saída que deve ser mantido para que o CI opere como um regulador. Se a tensão de entrada cair demais ou se a saída se elevar de modo que uma tensão de pelo menos 2 V não seja mantida entre a entrada e a saída do CI, a regulação de tensão não será mais garantida. Por isso, a tensão de entrada deve ser mantida em um valor suficientemente alto para garantir a existência da tensão de dropout.
reguladores de tensão negativa fixa
A série de CIs 7900 é formada por reguladores de 
tensão negativa, semelhantes aos da série positiva 7800. A Tabela 15.2 apresenta a lista de CIs reguladores de tensão negativa. Como mostrado, os CIs reguladores estão disponíveis para uma faixa de tensões negativas fixas, fornecendo a tensão esperada na saída, se o valor na entrada estiver abaixo de um valor mínimo especi-
pico
ciclo
(cada metade),,
Figura 15.27 Fonte de alimentação de +12 V .Capítulo 15  fontes de alimentação (reguladores de tensão)  667
Boylestad_2012_cap15.indd   667 3/11/13   6:29 PMficado. Por exemplo, o 7912 fornecerá uma saída de 
–12 V se a tensão na entrada do CI for mais negativa do que –14,6 V .
eXeMPlo 15.12Desenhe uma fonte de tensão utilizando um retificador de onda completa em ponte, um filtro a capacitor e um CI regulador para uma saída de +5 V .solução: O circuito resultante é mostrado na Figura 15.29.Tabela 15.2 Reguladores de tensão negativa da série 7900.
Componente CI Tensão de saída (V) Vi mínima (V)
7905 –5 –7,3
7906 –6 –8,4
7908 –8 –10,5
7909 –9 –11,5
7912 –12 –14,6
7915 –15 –17,7
7918 –18 –20,8
7924 –24 –27,1Saída
Comum
Entrada
Valores máximos absolutos:
Tensão de entrada                40 V
Dissipação contínua total      2 WOperação ao ar livre   faixa de temperatura −65 a 150 °CTensão 
de saída 
nominalRegulador
5 V
6 V8 V
10 V12 V15 V18 V24 V78057806780878107812781578187824
Características elétricas do μA 7812C
Parâmetro
Tensão de saída
Regulação de entradaRejeição de ondulaçãoRegulação de saídaResistência de saídaTensão de dropout
Corrente de saída em curto-circuitoCorrente de pico na saídaMín.
11,555Típ.
12
3
71
4
0,018
2,0
350
2,2Máx.
12,5
120100Unidades
V
mV
dB
mV
Ω
V
mA
A
Figura 15.28 Dados da folha de especificações para CIs reguladores de tensão.
,
Figura 15.29 Fonte de alimentação de +5 V .668   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   668 3/11/13   6:29 PMeXeMPlo 15.13
Para um transformador com uma saída de 15 V e um filtro com um capacitor de 250 μ F, calcule a tensão 
mínima necessária na entrada quando conectamos uma carga que drena 400 mA. solução: As tensões através do capacitor são:
    Vr(pico) =!3 Vr(rms)
=!32,4ICC
C=!32,4(400)
250=6,65 V
 VCC = Vm – Vr(pico) = 15 V – 6,65 V = 8,35 V
Visto que o sinal na entrada excursiona em torno desse nível CC, a tensão de entrada mínima pode cair a
 V
i(baixa) = VCC – Vr(pico) = 15 V – 6,65 V = 8,35 V
Uma vez que esse valor de tensão é maior do que o mínimo exigido para o CI regulador (da Tabela 15.1, V
i = 7,3 V), o CI pode fornecer uma tensão regulada 
para a carga dada .
eXeMPlo 15.14Determine o valor máximo de corrente de carga em que a regulação é mantida para o circuito da Figura 15.29. solução: Para manter V
i(mín) ≥ 7,3 V ,
 Vr(pico) ≤ Vm – Vi(mín) = 15 V – 7,3 V = 7,7 V
de modo que
   Vr(rms) =Vr(pico)
!3=7,7 V
1,73=4,4 V
O valor da corrente de carga é, portanto,
   ICC=Vr(rms) C
2,4=(4,4 V)(250)
2,4=458 mA
Qualquer valor de corrente acima deste não garantiria a operação do regulador.
reguladores de tensão ajustável
Reguladores de tensão também estão disponíveis em 
configurações de circuito que permitem ao usuário ajustar a tensão de saída para um valor desejado. O LM317, por exemplo, pode ser operado com a tensão de saída regula -
da em qualquer valor entre 1,2 V e 37 V . A Figura 15.30 mostra como a tensão de saída regulada de um LM317 pode ser ajustada.Os resistores R1 e R2 determinam o valor da tensão 
em qualquer nível dentro da faixa especificada (1,2 V 
até 37 V). A tensão de saída desejada pode ser calculada utilizando-se
    Vo=Vrefa1+R2
R1b+IadjR2
 (15.21)
com valores típicos do CI de:
   Vref=1,25 V  e  Iadj=100 m   A
eXeMPlo 15.15Determine a tensão regulada no circuito da Figura 15.30 com R
1 = 240 Ω e R2 = 2,4 kΩ.
solução:Equação 15.21:
 Vo=1,25 Va1+2,4 k
240b+(100  mA)(2,4  k)
=13,75  V+0,24 V=13,99 V
eXeMPlo 15.16Determine a tensão de saída regulada do circuito da Figura 15.31.solução: A tensão de saída calculada usando a Equação 15.21 é:
   Vo=1,25 Va1+1,8 k
240 b
+(100  mA)(1,8  k) 10,8 V
Uma verificação da tensão no capacitor de filtro mostra que a diferença entre a entrada e a saída de 2 V pode ser mantida para uma corrente de carga de, no mínimo, 200 mA.
Figura 15.30 Conexão de um regulador de tensão 
ajustável LM317.Capítulo 15  fontes de alimentação (reguladores de tensão)  669
Boylestad_2012_cap15.indd   669 3/11/13   6:29 PM15.7 aPliCações PrátiCas
fontes de alimentação
Fontes de alimentação fazem parte de todos os equipa-
mentos eletrônicos e, por isso, uma grande variedade de circui-
tos é utilizada para acomodar fatores como potência de saída, tamanho do circuito, custos, regulação desejada etc. Esta seção 
irá delinear diversos circuitos de fontes e carregadores práticos.
Fonte CC simples Uma maneira simples de diminuir 
a tensão CA sem a necessidade de transformadores grandes 
e caros é utilizar um capacitor em série com a tensão de linha. Esse tipo de fonte, mostrado na Figura 15.32, possui poucos componentes e é bastante simples. Um retificador de meia-onda (ou retificador em ponte) com um circuito filtro é utilizado na obtenção de tensão com uma componente CC. Esse circuito possui uma série de desvantagens: não há isolação da linha CA; uma corrente mínima deve ser sempre drenada; e a corrente de carga não pode ser excessiva. Por -tanto, uma fonte CC simples pode ser utilizada para oferecer 
uma tensão CC mal regulada quando uma corrente baixa é necessária em um dispositivo mais barato.
Fonte CC com transformador na entrada O 
próximo tipo de fonte de alimentação utiliza um transfor -
mador para diminuir a tensão de linha CA. O transformador 
pode ser tanto externo ao compartimento do circuito quanto montado no chassi (interno). Um retificador é utilizado após o transformador, seguido de um filtro a capacitor e possi-velmente de um regulador, o que se torna um problema à medida que há um aumento nos requisitos de potência. O tamanho do dissipador de calor, a ventilação e os requisitos de potência se tornam os principais obstáculos para esses tipos de fontes.
A Figura 15.33 mostra uma fonte retificada de meia-
-onda com um transformador abaixador de tensão. Esse circuito relativamente simples não oferece regulação.
,
Figura 15.31 Regulador de tensão ajustável positiva para o Exemplo 15.16.
,VCA, rms VCA, rms
Figura 15.33 Fonte CC com entrada a transformador.
,,VCA, rms
Figura 15.32 Fonte CC simples.670   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   670 3/11/13   6:29 PMA Figura 15.34 mostra o que é, provavelmente, a 
melhor fonte padrão de alimentação — com isolação por 
transformador abaixador de tensão; um retificador em ponte; um filtro duplo com indutor e um circuito regulador montado com referência Zener; um transistor para regula-ção do tipo paralelo; e um amp-op com realimentação para auxiliar na regulação. Esse circuito obviamente oferece uma excelente regulação de tensão.
Fonte chaveada As fontes de alimentação atualmente 
existentes no mercado convertem CA em CC através de 
um circuito chopper como o que mostra a Figura 15.35.  
A entrada CA é conectada ao circuito por uma série de con-dicionadores e filtros de linha que removem o ruído elétrico. A entrada é então retificada e levemente filtrada. A alta tensão CC é chaveada em uma taxa de aproximadamente 100 kHz. A taxa e a duração do chaveamento são controla-das por um circuito integrado especial. Um transformador de isolação liga a tensão CC chaveada a um circuito de retificação e filtragem. A saída da fonte de alimentação é realimentada no circuito integrado de controle. Monitorando a saída, o CI pode regular a tensão de saída. Apesar de ser mais complicado, esse tipo de fonte de alimentação oferece muitas vantagens sobre as fontes tradicionais. Por exemplo, ele opera com uma gama bastante ampla de tensões de entra-da CA, opera independentemente da frequência de entrada, tem tamanho bastante reduzido e opera sobre uma larga faixa de demanda de corrente e baixa dissipação de calor.
Fonte especial de alta tensão para circuito 
horizontal de TV Aparelhos de televisão requerem 
uma tensão CC muito alta para o funcionamento do tubo de imagem (CRT, do inglês cathode ray tube). Nos primeiros aparelhos, essa tensão era fornecida por um transformador 
Elemento 
de regulação 
por chavea-
mentoCapacitor 
de armaze-
namentoRetificador Filtro Transformador Retificador FiltroSaída
Circuito 
de controleDispositivo 
de isolaçãoChave
Entrada
Figura 15.35 Diagrama em blocos da fonte de alimentação chaveada.
,
Figura 15.34 Fonte regulada do tipo paralelo com entrada a transformador e regulação com CI.
15 kHzDC+
Transformador flybackDiodo de 
alta tensãoHV (alta tensão)Anodo de 
alta tensão
FiltroTubo de TV
Alta tensão para circuito horizontal de TV
Figura 15.36 Fonte de alta tensão para circuito horizontal de TV .Capítulo 15  fontes de alimentação (reguladores de tensão)  671
Boylestad_2012_cap15.indd   671 3/11/13   6:29 PMde alta tensão com capacitores de alta tensão. O circuito 
era bastante grande, pesado e perigoso. Aparelhos de TV utilizam duas frequências básicas para varrer a tela: 60 Hz (oscilador vertical) e 15 kHz (oscilador horizontal). Utili-zando o oscilador horizontal, podemos construir uma fonte CC de alta tensão. O circuito é conhecido como flyback power supply (veja a Figura 15.36). A baixa tensão CC é pulsada em um pequeno transformador, que é um autotrans-formador elevador. A saída é retificada e filtrada com um capacitor de pequeno valor. O transformador flyback pode ser pequeno, e o capacitor de filtro pode ser uma unidade pequena e de baixo valor, pois a frequência é bastante alta. Esse tipo de circuito é leve e bastante confiável.Circuitos carregadores de bateria  Circuitos 
carregadores de bateria empregam variações dos circuitos de fonte de alimentação mencionados anteriormente. A Fi -
gura 15.37(a) mostra um circuito básico de um carregador bastante simples utilizando a configuração de um trans-formador com uma chave seletora para determinar a taxa de corrente de carga oferecida. Para baterias de NiCad, a tensão que alimenta a bateria deve ser maior do que a da bateria que está sendo carregada. A corrente também deve ser controlada e limitada. A Figura 15.37(b) mostra um circuito típico de carga para baterias de NiCad. Para uma bateria chumbo-ácido, a tensão deve ser controlada para não exceder a tensão especificada da bateria. A corrente de 
–+Ajuste da taxa de corrente de carga
(a)
(b)12 V CABateria CC
1,2V → 12 V 
NiCadLimitador de corrente
R
               
(c)R1
C
R2 RE
Figura 15.37 Circuitos de carregadores de bateria: (a) circuito simples de carregador; (b) circuito típico de carregamento de 
baterias NiCad; (c) circuito de carregamento de baterias chumbo-ácido.672   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   672 3/11/13   6:29 PMcarga é determinada pela capacidade da fonte de alimen -
tação, pela capacidade de potência da bateria e pela quan-
tidade de carga requerida. A Figura 15.37(c) mostra um circuito simples de carga de uma bateria chumbo-ácido.
As baterias podem ser carregadas com fontes 
CC tradicionais ou fontes chaveadas mais sofisticadas.  
O maior problema da carga de baterias é determinar quan-do elas estão completamente carregadas. Existem diversos circuitos diferentes que verificam o status da bateria.
15.8 resuMo
equações
Ondulação:
   r=tensão de ondulação   (rms)
tensão CC  =Vr(rms)
VCC× %001
Regulação de tensão:
.R.V%   =VNL-VFL
VFL× %001
Retificador de meia-onda:
    VCC=0,318 Vm,  Vr(rms) =0,385 Vm
 r=0,385 Vm
0,318 Vm×100% = %121
Retificador de onda completa:
    VCC=0,636 Vm,  Vr(rms) =0,308 Vm
 r=0,308 Vm
0,636 Vm×100% = %84
Filtro a capacitor simples:
   Vr(rms) =ICC
4!3 fC=2,4ICC
C=2,4VCC
RLC,
  VCC=Vm-ICC
4 fC=4,17ICC
C
r=Vr(rms)
VCC×100%
=2,4ICC
CVCC×100% =2,4
RLC× %001Filtro RC:
   VCC=RL
R+RLVCC,  XC=1,3
C,
Vr(rms) =XC
R Vr )smr(
Regulador do tipo série com amp-op:
   Vo=a1+R1
R2bVZ
15.9 análise CoMPutaCional
Programa 15.1 — regulador 
do tipo série com amp-op
O circuito regulador do tipo série com amp-op da 
Figura 15.16 pode ser analisado utilizando-se o PSpice 
para Windows, com o esquema resultante desenhado como vemos na Figura 15.38. Utilizamos Analysis Setup para 
oferecer uma varredura de tensão de 8 V a 15 V em incre -
mentos de 0,5 V . O diodo D
1 oferece uma tensão Zener de 
4,7 V (VZ = 4,7), e o transistor Q1 é ajustado para beta = 
100. Utilizando a Equação 15.18, obtemos:
   Vo=a1+R1
R2bVZ=a1+1 k
1 kb4,7 V=9,4 V
Observe, na Figura 15.38, que a tensão de saída re-
gulada é 9,25 V quando a entrada é 10 V . A Figura 15.39 
Figura 15.38 Regulador do tipo série com amp-op 
desenhado com o PSpice.Capítulo 15  fontes de alimentação (reguladores de tensão)  673
Boylestad_2012_cap15.indd   673 3/11/13   6:29 PMmostra a saída PROBE para a varredura de tensão CC. 
Note também que, após a entrada ultrapassar 9 V , a saída 
é mantida regulada em cerca de 9,3 V .
Programa 15.2 — regulador de 
tensão em paralelo com amp-op
O circuito regulador de tensão em paralelo da Figura 
15.40 foi desenhado utilizando-se o PSpice. Com a tensão 
Zener ajustada em 4,7 V e o beta do transistor ajustado em 100, a saída é de 9,255 V quando a entrada é 10 V . Uma varredura CC de 8 V até 15 V é mostrada na saída PROBE da Figura 15.41. O circuito oferece uma boa 
regulação de tensão para entradas de cerca de 9,5 V até entradas acima de 14 V , sendo a saída mantida no valor regulado de aproximadamente 9,3 V .
Figura 15.39 Saída Probe mostrando a regulação de 
tensão da Figura 15.38.
Figura 15.41 Saída Probe para a varredura de tensão CC da Figura 15.40.
Figura 15.40 Regulador de tensão em paralelo com amp-op.674   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   674 3/11/13   6:30 PMProbleMas
*Nota: asteriscos indicam os problemas mais difíceis.
 12.  Calcule o valor do capacitor necessário para a obtenção de 
uma tensão filtrada com ondulação de 7% em uma carga de 200 mA. A tensão retificada de onda completa é de  
30 V CC e a frequência de entrada é 60 Hz.
 13.  Calcule a ondulação percentual da tensão sobre um ca-
pacitor de 120 μF para uma corrente de carga de 80 mA. O retificador de onda completa, operando a partir de uma rede de 60 Hz, fornece uma tensão retificada com valor de pico de 25 V .
Seção 15.4 filtro RC
 14.  Um estágio RC é adicionado em uma fonte após o capacitor 
de filtragem para que a ondulação seja reduzida para 2%. Calcule a tensão de ondulação na saída do filtro RC, que 
fornece uma tensão de 80 V CC.
 *15.  Um filtro RC (R = 33 Ω, C = 120 μF) é utilizado para fil-
trar um sinal de 24 V CC com 2 V rms operando a partir de um retificador de onda completa. Calcule a ondulação percentual na saída do estágio RC para uma corrente de 
carga de 100 mA. Calcule também a ondulação do sinal filtrado aplicado ao circuito RC.
 *16.  Um filtro com um único capacitor possui, na entrada,  
40 V CC. Se essa tensão for injetada em um estágio RC (R = 50 Ω, C = 40 μ F), qual seria a corrente de saída, 
considerando-se uma carga de 500 Ω?
 17.  Calcule o valor rms da tensão de ondulação na saída de um filtro RC que alimenta uma carga de 1 kΩ quando a tensão 
de entrada para o filtro é de 50 V CC com uma ondulação de 2,5 V rms, obtida de um retificador de onda completa e filtrada por um capacitor. Os componentes do filtro RC são R = 100 Ω e C = 100 μF.
 18.  Se a tensão de saída sem carga para o circuito do Proble-ma 17 for 50 V , calcule a regulação percentual de tensão considerando uma carga de 1 kΩ.
Seção 15.5 regulação de tensão com transistor *19.  Calcule a tensão de saída e a corrente no diodo Zener no circuito regulador da Figura 15.42.
 20.  Qual é o valor da tensão regulada resultante no circuito da Figura 15.43?
(não regulada)(regulada)
,
,
Figura 15.42 Problema 19.Seção 15.2 Considerações gerais sobre filtros
 1.  Qual é o fator de ondulação de um sinal senoidal que possui uma ondulação com pico de 2 V sobre um valor médio de 50 V?
 2.  Um circuito de filtro fornece uma saída de 28 V , sem carga, e 25 V , para uma operação com carga máxima. Calcule a regulação de tensão em termos percentuais.
 3.  Um retificador de meia-onda fornece 20 V CC. Qual é o valor da tensão de ondulação?
 4.  Qual é a tensão de ondulação rms de um retificador de onda completa com tensão de saída de 8 V CC?
Seção 15.3 filtro a capacitor 5.  Um filtro a capacitor simples alimentado por retificador de onda completa fornece 14,5 V CC com um fator de ondulação de 8,5%. Qual é a tensão de ondulação na saída (eficaz)?
 6.  Um sinal retificado de onda completa de 18 V de pico é injetado em um filtro a capacitor. Qual é o valor da regulação de tensão do filtro se a saída for uma tensão de  
17 V CC com carga máxima?
 7.  Um filtro a capacitor de 400 μF tem como entrada uma tensão retificada de onda completa, com 18 V de pico. Quais são os valores da tensão de ondulação e da tensão CC no capacitor para uma carga que drena 100 mA?
 8.  Um retificador de onda completa que opera na rede de 60 Hz produz uma tensão retificada com 20 V de pico. Se um capacitor de 200 μ F for utilizado, calcule a ondulação para 
uma corrente de carga de 120 mA.
 9.  Um retificador de onda completa (funcionando a partir de uma alimentação de 60 Hz) alimenta um filtro a capacitor (C = 100 μ F), que fornece 12 V CC quando conectado a uma 
carga de 2,5 kΩ. Calcule a tensão de ondulação na saída.
 10.  Determine o valor do capacitor necessário para a obtenção de uma tensão filtrada com ondulação de 15% quando a corrente de carga é de 150 mA. A tensão retificada de onda completa é de 24 V CC e a fonte é de 60 Hz.
 *11. Um capacitor de 500 μF fornece uma corrente de carga de 200 mA com ondulação de 8%. Calcule a tensão retificada de pico obtida da rede de 60 Hz e o valor da tensão CC no capacitor de filtro.Capítulo 15  fontes de alimentação (reguladores de tensão)  675
Boylestad_2012_cap15.indd   675 3/11/13   6:30 PM 21.  Calcule a tensão de saída regulada no circuito da Fi-
gura 15.44.
 22.  Determine a tensão regulada e as correntes no circuito regulador em paralelo da Figura 15.45.
seção 15.6 reguladores de tensão integrados 23.  Desenhe o circuito de uma fonte de tensão composta por um retificador de onda completa em ponte, um capacitor de filtro e um CI regulador que ofereça uma saída de +12 V .
 *24.  Calcule a tensão de entrada mínima do retificador de onda 
completa e do capacitor na Figura 15.46 quando conecta -
dos a uma carga que drena 250 mA de corrente.
 *25.  Determine o valor máximo permitido para a corrente de carga na qual a regulação é mantida pelo circuito da Figura 15.47.
 26.  Determine a tensão regulada no circuito da Figura 15.30 com R
1 = 240 Ω e R2 = 1,8 kΩ.
 27.  Determine o valor da tensão regulada na saída do circuito da Figura 15.48.
Figura 15.45 Problema 22.
,
Figura 15.44 Problema 21.
Figura 15.46 Problema 24.
,,
Figura 15.43 Problema 20.676   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap15.indd   676 3/11/13   6:30 PMSeção 15.9 análise computacional
 *28. Modifique o circuito da Figura 15.38 para incluir um re-sistor de carga R
L. Mantenha a tensão de entrada fixa em 
10 V e faça uma varredura de valores para o resistor de carga entre 100 Ω e 20 kΩ, mostrando a tensão de saída utilizando o Probe. *29.  Para o circuito da Figura 15.40, faça uma varredura mostrando a tensão de saída para R
L variando de 5 kΩ  
até 20 kΩ.
 *30.  Utilizando o PSpice, faça uma análise do circuito da Figura 15.19 para V
Z = 4,7 V , beta (Q1) = beta (Q2) = 100 e varie 
Vi de 5 V até 20 V .
,
Retificadorem ponte
Figura 15.47 Problema 25.
,
Figura 15.48 Problema 27.Capítulo 15  fontes de alimentação (reguladores de tensão)  677
Boylestad_2012_cap15.indd   677 3/11/13   6:30 PMOutros dispositivos de dois terminaisOutros dispositivos de 
dois terminais
Objetivos 
Familiarizar-se com as características e áreas de aplicação de:
• Diodos de barreira Schottky e diodos varactor.
• Células solares, fotodiodos, células fotocondutivas e emissores de IV .
• LCDs.
• Termistores.
• Diodos túnel.
16
16
16
16
16
16
16
16
16.1 iNtrODuÇÃO
Existem vários dispositivos de dois terminais com 
uma junção p-n única, como o diodo semicondutor, ou o 
diodo Zener, mas com diferentes modos de operação, ca-
racterísticas de terminal e áreas de aplicação. Alguns deles, como os diodos Schottky, varactor, célula solar, fotodiodo, diodo emissor de IV e diodo túnel, serão apresentados neste capítulo. Além disso, serão analisados dispositivos de dois terminais com uma construção diferente, como a célula fo-tocondutiva, o LCD (display  de cristal líquido) e o termistor.
16.2  DiODOs De barreira sCHOttKY 
(pOrtaDOres queNtes)
Nos últimos anos, houve um crescente interesse por 
um dispositivo de dois terminais chamado de diodo de bar-
reira Schottky, de barreira de superfície ou de portadores 
quentes. Suas áreas de aplicação se limitavam inicialmente à faixa de altas frequências devido ao seu rápido tempo de resposta (que é bastante importante nas altas frequên-cias) e à figura de ruído reduzida (um parâmetro de real importância para aplicações de alta frequência). Mais recentemente, no entanto, esse dispositivo tem sido cada vez mais empregado em fontes de alimentação de baixa tensão/alta corrente e em conversores CA-CC. Outras áreas de aplicação do dispositivo incluem sistemas de radar, lógica TTL Schottky para computadores, misturadores e detectores em equipamentos de comunicações, instrumen-tação e conversores analógico-digitais.
Sua construção é bastante diferente da junção p-n 
convencional, pois, nesta, uma junção metal-semicondutor é criada como mostra a Figura 16.1. O semicondutor nor-malmente é silício do tipo n (embora, às vezes, o silício 
do tipo p seja utilizado), enquanto um suporte de diferen-
tes tipos de metal, como molibdênio, platina, cromo ou tungstênio, é utilizado. Técnicas de fabricação diferentes resultam em um conjunto diferente de características para o dispositivo, como faixas ampliadas de frequência, níveis 
Contato metálico 
folheado a ouro
Anodo (+)
Tela de dióxido de silício
Junção metal-semicondutor
Contato metálico
Catodo (–)Metal
Figura 16.1 Diodo Schottky.
Boylestad_2012_cap16.indd   678 3/11/13   6:34 PMDr. Walter Herman Schottky 
(Foto: cortesia de Siemens Corporate Archives, Munique.)Alemão (Marburg e Berlim, Alemanha) (1886-1976) Professor de Física Teórica  – Universidade de Rostock 
Físico pesquisador – Siemens Industrial Research Laboratories 
O Dr. Walter Hermann Schottky nasceu em Zurique, na Suíça, em 23 de julho de 1886. Após se graduar em Física na Universidade de Berlim em 1908, obteve doutorado em Física em 1912. É mais conhecido pelo efeito Schottky, que define a interação entre uma carga pontual e uma superfície metálica plana, um efeito que resultou no renomado diodo Schottky, que apresen-ta uma série de melhorias importantes em relação ao diodo semicondutor típico. Também é reconhecido pela invenção do super-heterodino, da válvula tetrodo termiônica (tubo a vácuo multigrade) e pela coinvenção (com Erwin Gerlach) do microfone de fita. Entre os prêmios recebidos, estão o da Royal Society Hughes, em 1936, e o Wernervon-Siemens-Ring, em 1964. Além disso, foi criado o Walter Schottky Institute, na Alemanha, em sua homenagem. baixos de polarização direta etc. Geralmente, porém, a 
construção do diodo Schottky resulta em uma região de junção mais uniforme e com um elevado nível de robustez.
Em ambos os materiais, o elétron é o portador majori-
tário. No metal, o nível de portadores minoritários (lacunas) é insignificante. Quando os materiais são unidos, os elétrons no material semicondutor de silício do tipo n fluem de ime-
diato para o metal agregado, estabelecendo um fluxo intenso de portadores majoritários. Uma vez que os portadores injetados têm um nível muito alto de energia cinética em comparação aos elétrons do metal, eles são normalmente chamados de “portadores quentes”. Na junção p-n conven-
cional, existia a injeção de portadores minoritários na região de junção, mas, aqui, os elétrons são injetados em uma região com a mesma pluralidade de elétrons. Os diodos Schottky são, portanto, os únicos nos quais a condução é totalmente realizada pelos portadores majoritários. O fluxo intenso de elétrons para o metal cria uma região próxima à superfície de junção deplecionada de portadores no material de silício — muito semelhante à região de depleção no diodo de junção p-n. Os portadores adicionais no metal estabelecem neste uma “parede negativa” na fronteira entre os dois materiais. O resultado disso é uma “barreira de superfície” entre os dois materiais que impede qualquer fluxo de corrente. Isto é, qualquer elétron (carga negativa) no material de silício enfrenta uma região de portadores livres e uma “parede negativa” na superfície do metal.
A aplicação de uma polarização direta, como a mos-
trada no primeiro quadrante da Figura 16.2, reduzirá a força da barreira negativa através da atração dos elétrons dessa região pelo potencial positivo aplicado. O resultado é o retorno do fluxo intenso de elétrons através da junção, 
0,3 V
Diodo 
SchottkyDiodo Schottky
Diodo de junção p-nDiodo de junção p-n
0,7 VID
VD
Figura 16.2 Comparação das curvas dos diodos de portadores quentes e de junção p-n.Capítulo 16  Outros dispositivos de dois terminais  679
Boylestad_2012_cap16.indd   679 3/11/13   6:34 PMe seu valor é controlado pelo valor do potencial aplicado.  
A barreira na junção de um diodo Schottky é menor que a 
dos dispositivos de junção p-n tanto na região de polarização 
direta quanto na região de polarização reversa. Portanto, o resultado são correntes mais altas para a mesma polarização aplicada em ambas as regiões. Esse efeito é desejável na região de polarização direta, mas altamente indesejável na região de polarização reversa.
O crescimento exponencial da corrente para a situação 
de polarização direta é descrito pela Equação 1.2, mas com n dependente da técnica de fabricação (1,05 para a fabricação do tipo monocristal, que lembra o diodo de germânio). Na região de polarização reversa, a corrente I
s se deve sobretudo 
ao fluxo dos elétrons do metal que passam para o material semicondutor. Uma das áreas continuamente pesquisadas nos centros de fabricação de diodos Schottky é a redução das altas correntes de fuga que surgem em temperaturas acima de 100 °C. Através do desenvolvimento de projetos, as unidades disponíveis têm agora uma faixa de temperatura de operação de –65 °C até +150 °C. À temperatura ambiente, a amplitude de I
s é da ordem de microampères, para componentes de 
baixa potência, e de miliampères, para os de alta potência, embora comumente maiores do que os valores encontrados quando se usam dispositivos de junção p -n convencionais 
com os mesmos limites de corrente. Além disso, a PIV de diodos Schottky costuma ser comparativamente bem menor do que a de um dispositivo de junção p-n. Normalmente, para uma unidade de 50 A, a PIV do diodo Schottky é de cerca de  
50 V ou menos, enquanto, para um dispositivo de junção p-n, 
a PIV chega a 150 V . No entanto, pesquisas recentes produ-ziram diodos Schottky com PIVs maiores do que 100 V para essa faixa de corrente de operação. Podemos ver claramente na Figura 16.2 que o diodo Schottky apresenta um conjunto de características mais próximas do ideal do que o diodo de contato de ponto, e que os valores de V
T são menores do 
que os do semicondutor de silício com junção p-n. O valor de V
T para o diodo de “portadores quentes” é determinado 
em grande parte pelo tipo de metal empregado. Existe uma compensação entre faixa de temperatura e o valor de V
T. O aumento de um parece corresponder a um aumento resultante 
no outro. Além disso, quanto menor for o valor de corrente permitido, menor será o valor de V
T. Para alguns dispositivos 
de valores reduzidos, o valor de VT pode ser considerado 
zero com uma boa aproximação. Mas, para dispositivos de valores médio e alto, um valor de 0,2 V parece ser bastante representativo.
A máxima corrente nominal desse tipo de dispositivo 
tem atualmente um limite por volta de 100 A. Esse diodo é 
aplicado principalmente em áreas como as fontes de alimen-tação chaveadas que operam em frequências de 20 kHz ou mais. Para ser utilizado nesse tipo de fonte é preciso suportar uma corrente de 50 A com uma tensão direta de 0,6 V , em 25 °C, com um tempo de recuperação de 10 ns. Um disposi-tivo de junção p-n com o mesmo limite de corrente de 50 A 
pode ter uma queda de tensão direta de 1,1 V e um tempo de recuperação de 30 a 50 ns. A diferença na tensão direta pode não parecer significativa, mas, considerando-se a diferença na dissipação de potência: P
portadores quentes  = (0,6 V)(50 A) =  
30 W comparada a Pp-n = (1,1 V)(50 A) = 55 W, ela é razoável 
se um critério de eficiência precisar ser atingido. Obviamente, há uma dissipação maior na região de polarização reversa no diodo Schottky devido a uma corrente de fuga mais elevada, porém a perda total de potência nas regiões de polarização direta e reversa ainda é significativamente menor quando comparada à dos dispositivos de junção p-n.
Lembre-se da nossa discussão sobre tempo de re-
cuperação reversa no Capítulo 1, em que a injeção de 
portadores minoritários contribui para o alto valor de t
rr. 
A ausência de portadores minoritários em qualquer nível apreciável no diodo Schottky faz com que o tempo de recuperação reversa desse dispositivo seja bastante pe -
queno, como explicado anteriormente. Esse é o principal motivo pelo qual os diodos Schottky são tão eficientes em frequências próximas a 20 GHz, nas quais o dispositivo deve inverter seus estados a uma taxa muito elevada. Para frequências mais altas, o diodo de contato de ponto, com sua área de junção muito pequena, ainda é empregado.
Na Figura 16.3 são mostrados o circuito equivalente 
para o dispositivo (com valores típicos) e um símbolo 
,
Figura 16.3 Diodo Schottky (de portadores quentes): (a) circuito equivalente; (b) símbolo.680   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   680 3/11/13   6:34 PMcomumente utilizado. Muitos fabricantes preferem utilizar 
o símbolo-padrão do diodo para o dispositivo, uma vez que a função realizada pelos dois é praticamente a mesma. A indutância L
P e a capacitância CP surgem devido ao 
encapsulamento, e rB é a resistência em série, que inclui 
a resistência de contato e do material. A resistência rd e a 
capacitância CJ são valores definidos pelas equações intro-
duzidas nas seções anteriores. Para muitas aplicações, um excelente circuito equivalente aproximado simplesmente inclui um diodo ideal em paralelo com a capacitância da junção, como mostra a Figura 16.4.
Um diodo Schottky de uso geral fabricado pela 
Vishay Corporation é mostrado na Figura 16.5 com suas especificações máximas e características elétricas. Observe nas especificações máximas que o pico V
R é limitado em  
30 V e a corrente direta máxima é limitada em 200 mA = 
0,2 A. Entretanto, se necessário, pode suportar um surto de corrente de 5 A. As características elétricas revelam que, em correntes baixas próximas de 1 mA (pouco acima do valor que liga o dispositivo), a tensão direta atinge um valor máximo de 0,32 V , que é significativamente menor do que o 0,7 V de um diodo de silício típico. A corrente precisa atingir um valor em torno de 80 mA antes que a tensão direta alcance um valor que se aproxime de 0,7 V . Para aplicações de chaveamento, o valor da capacitância é importante, mas o valor de 10 pF costuma ser aceitável na maioria delas. Por fim, note que a corrente reversa é de apenas 2,3 μ A.
Aplicações
• Aplicações em que uma tensão direta muito baixa é exigida.
ESPECIFICAÇÕES MÁXIMAS ABSOLUTA STamb= 25°C, a menos que outro valor seja especificad oDiodo Schottky para pequenos sinais
Parâmetr o
Tensão reversa V
A
mA
mA
mA
RthJA
Tj
TstgCorrente de surto direta (pico ) tp = 10 ms
Corrente direta repetitiva (pico ) tp ≤ 1 s
Corrente direta
Junção para 
temperatura ambienteon PC board
50 mm × 50 mm × 1,6 mm
Temperatura de junção
Faixa de temperatura  
de armazenagemCorrente direta médi a
320
125K/W
°C
°C –65 a +150SímboloUnidade Condição de teste
30
5
300
200
200Valor Símbolo
Parâmetr o Unidade Valor Condição de testeCARACTERÍSTICAS TÉRMICAS Tamb= 25°C, a menos que outro valor seja especificad o
VF
VF
VF
VF
VF
IR
CDTensão diretaIF = 0,1 mA
IF = 1 mA
IF = 10 mA
IF = 30 mA
IF = 100 mA
VR = 25 V,  tp = 300 s
VR = 1 V,   f = 1 MHzCorrente reversa
Capacitância de diodomV
mV
mV
mV
mV
A
pFSímbolo Parâmetr o Unidade xáM . .. píT níM Condição de testeCARACTERÍSTICAS ELÉTRICAS   Tamb= 25°C, a menos que outro valor seja especificad oVR
IFSM
IFRM
IF
IFAV
240
320
400
500
800
2,3
10
Figura 16.5 Especificações máximas, características térmicas e elétricas de um diodo Schottky Vishay BAS285. 
diodo ideal
Figura 16.4 Circuito equivalente aproximado para o 
diodo Schottky. Capítulo 16  Outros dispositivos de dois terminais  681
Boylestad_2012_cap16.indd   681 3/11/13   6:34 PMA Figura 16.6 mostra as características típicas do 
dispositivo. Na Figura 16.6(a), verificamos que a tensão 
direta é de cerca de 0,5 V em 20 mA, mas cai para aproxi-madamente 0,45 V em 10 mA. Em 0,1 mA, a tensão direta cai para somente 0,25 V . Na Figura 16.6(b), constatamos que a corrente reversa aumenta rapidamente em função da temperatura. Em 100 °C ela ultrapassa 300 μA = 0,3 
mA, que é excessivo. Felizmente, em baixas temperaturas como 25 °C é apenas 2 μA. A Figura 16.6(c) revela por que o elemento capacitivo é parte integrante do circuito equivalente. Em V
R = –0,1 V , seu valor se aproxima de  
9,2 pF, enquanto em VR = –10 V , ela cai para 3,4 pF.
16.3 DiODOs varaCtOr (variCap)
Os diodos varactor — também chamados de varicap, 
CVT (capacitância variável com a tensão), ou de sintonia —  são semicondutores dependentes da tensão, que se comportam como capacitores variáveis. Seu modo de operação depende da capacitância existente na junção p-n  
quando o elemento está reversamente polarizado. Sob con -
dições de polarização reversa, existe uma região de cargas não cobertas em cada lado da junção, que, juntas, ajustam a região de depleção e definem a largura de depleção W
d.  
A capacitância de transição CT estabelecida pelas cargas 
isoladas não cobertas é determinada por
    CT=PA
Wd (16.1)
onde ϵ é a permissividade dos materiais semicondutores, 
A é a área da junção p-n e Wd é a largura de depleção.
À medida que cresce o potencial de polarização 
reverso, a largura da região de depleção aumenta, o que reduz, consequentemente, a capacitância de transição. As 
características de um diodo varicap típico, disponível no mercado, são mostradas na Figura 16.7. Observe que há um declínio inicial acentuado de C
T com o aumento da 
polarização reversa. A faixa esperada de VR para diodos 
CVT é limitada a cerca de 20 V . Em termos da polarização reversa aplicada, a capacitância de transição é dada aproxi-madamente por
 
   CT=K
(VT+VR)n  
 (16.2)
onde K  =  constante determinada pelo material semicon-dutor e pela técnica de fabricação.
V
T = potencial de joelho, como definido na Seção 1.6
VR = valor do potencial de polarização reverso aplicado
  n = 12 para junções de liga e 13 para junções difusas
      (VR = polarização reversa aplicada)
Figura 16.7 Características do varicap: C (pF) versus VR.
(a)IF – corrente direta (mA)
0,1
158245,1 0 0,5 1,01101000
100
VF – tensão direta (V)
Corrente direta : tensão diretaVF = 0,45 V em 10 mA VF Ti = 125°C
Ti = 25°CCaracterísticas típicas
Tamb= 25°C, a menos que outro 
             valor seja especificado
(b)IR – corrente reversa (μA)
1051 52 125 100 75 50101001000
Tj – temperatura de junção ( °C)
Corrente reversa  : temperatura de junçãoIR ≅ 2 μA a 25 °C VR = VRRM
IR > 300 μA 
a 100 °C 
15823
        (c)CD – capacitância do diodo (pF )
0001 1,01 0 115
43210
9876
V
R – tensão reversa (V)
Capacitância do diodo  :  tensão reversaCD ≅ 3,4 pF a 10 V f = 1 MHz
15825CD ≅ 9,2 pF a 0,1 V 
        
      = 0,5 V em 20  mA 
Figura 16.6 Curvas características típicas para um diodo Schottky Vishay BAS285.682   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   682 3/11/13   6:34 PMEm termos da capacitância na condição de polariza-
ção nula C (0), a capacitância como função de VR é dada por:
    CT (VR)=C(0)
11+ 0VR>VT02n  
 (16.3)
Os símbolos mais comumente utilizados para o 
diodo varicap e uma primeira aproximação para seu cir -
cuito equivalente na região de polarização reversa são 
mostrados na Figura 16.8. Visto que estamos na região de polarização reversa, a resistência no circuito equivalente é muito alta, tipicamente 1 MΩ ou mais, enquanto R
S, a 
resistência geométrica do diodo, é, como indica a Figura 16.8, muito pequena. O valor de C
T pode variar de 2 pF 
a 100 pF, dependendo do varicap considerado. Normal-mente o material utilizado em diodos varicap é o silício, para que R
R seja a maior possível (para corrente de fuga 
mínima). Como o dispositivo é empregado em altíssimas frequências, devemos incluir a indutância L
S, apesar de 
seu valor se situar na faixa de nano-henries. Lembramos que X
L = 2πƒL e uma frequência de 10 GHz com LS =  
1 nH resultarão em XLS = 2πƒL = (6,28)(1010 Hz)(10–9 F) = 
62,8 Ω. Há obviamente, portanto, um limite de frequência associado com o uso de cada diodo varicap. Admitindo -
-se uma faixa apropriada de frequência e um valor baixo 
de RS e XLS comparado aos outros elementos em série, o 
circuito equivalente para o varicap da Figura 16.8(a) pode ser substituído por apenas um capacitor variável.
O coeficiente de temperatura da capacitância é 
definido por
   TCC=C
C0(T1-T0)×100%  %/   C
 (16.4)
onde ΔC é a variação na capacitância devido a uma 
variação na temperatura T1 – T0 e C0 é a capacitância em 
T0 para um potencial específico de polarização reversa. 
Por exemplo, em VR = –3 V e C0 = 29 pF com VR = 3 V e 
T0 = 25 °C. A variação ΔC na capacitância pode ser deter -
minada utilizando-se a Equação 16.4 e substituindo-se a 
nova temperatura T1 e a TCC associada. Em um novo VR, 
o valor de TCC variará de acordo. 
O encapsulamento e as especificações máximas 
para um varactor de sintonia hiperabrupto Micrometrics são fornecidos na Figura 16.9(a). A junção hiperabrupta 
,
Figura 16.8 Diodo varicap: (a) circuito equivalente na região de polarização reversa; (b) símbolos.
Especificações máximas
Tensão reversa
Corrente diretaDissipação de potênciaTemperatura de operaçãoTemperatura de armazenagemV
r
If
Pd (25°C)
Top
TstgIgual a Vbr
100250
−55 a +150
−65 a +200Volts
mA
mW
°C°CUnidades Valor Símbolo Parâmetro(a)
(b)
Figura 16.9 Varactor de sintonia hiperabrupto Micrometrics: (a) encapsulamento; (b) especificações máximas.Capítulo 16  Outros dispositivos de dois terminais  683
Boylestad_2012_cap16.indd   683 3/11/13   6:34 PMé criada por meio de uma técnica especial de implantação 
iônica que resulta em uma junção mais abrupta do que o varactor de junção abrupta mais comum. O varactor de junção hiperabrupta é escolhido quando se deseja uma relação mais linear entre a frequência gerada por um oscilador controlado por tensão (VCO, do inglês voltage -
-controlled oscilator) e a tensão de controle. Essa série de diodos é ideal para frequências ressonantes LC até 100 MHz com uma relação quase linear para a faixa de sintonia de 1,5 a 4 V . Como indicado pelas especificações máximas, a corrente direta de pico é de cerca de 100 mA e a dissipação de potência, 250 mW. A especificação de tensão reversa é definida pelo valor de V
br nas caracterís -
ticas de desempenho da Figura 16.10.
As características elétricas e as características típicas 
de desempenho são fornecidas na Figura 16.10. Observe que, para o TV 1401, a capacitância pode variar desde cerca de 58 pF a uma tensão reversa de 2 V caindo até 6,1 pF a Capacitância total (Ct)
(pF)
346840
30
20
10
0,1 0,3 0,612 34 681020100
80
601000
800
600
400
300
200
Tensão reversa
(V)TV1401
TV1401Q
(f = 10 MHz)
406080400
300
200
100
0,5 1,0 23 46 10 201000
800
6006000
4000
3000
2000
Tensão reversa
(V)Q =  1
2πfRSCtDesempenho típico
Características elétricas(a)Q
Vr = 2 VCC
F = 1 MHz
MÍN./TÍP.
–
200/700
200/70075/140
––12/2012/2012/2010/50
50/100
100/1000TV1401TV1402TV1403F = 10 MHz
MÍN./TÍP.M ÍN./TÍP.T ÍP./MÁX.V
br (VCC)
Ir = 10 μ ACCIr (nACC)
Vr = 10 VCCPart
number
(b)Capacitância total, Ct
F = 1 MHz
(pF)
Vr = 2 VCC
MÍN./TÍP./MÁX.
46/57/6846/57/68
46/57/-6,16,16,14,2/4,7/5,24,2/4,7/5,2
-/4,7/5,2131313TV1401TV1402TV1403V
r = 7 VCC
TÍP.Vr = 10 VCC
MÍN./TÍP./MÁX.Razão de sintonia, Tr
F = 1 MHzPart
number
81,581,581,5V
r = 125 VCC
TÍP.C(1.25V)/C(7V)
TÍP.
10/12/1710/12/17
10/12/-C(2V)/C(10V)
MÍN./TÍP./MÁX.
Figura 16.10 Diodos Varactor da série TV 1400 da Micrometrics: (a) desempenho típico; (b) características elétricas.684   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   684 3/11/13   6:34 PMuma tensão reversa de 7 V , validando a curva de drop-off  
da Figura 16.7. Em seguida, continua a cair para cerca de 
5 pF a uma tensão reversa de 10 V . Para diodos varactor, a razão de sintonia é importante, pois fornece uma ideia rápida de quanto a capacitância irá variar entre os valores típicos de operação da tensão aplicada. Como mostram as características elétricas, a capacitância tipicamente cairá de um fator de 13 quando a tensão reversa for alterada de 1,25 V para 7 V . Para a variação de 2 V a 10 V , a variação na capacitância fica na faixa de 10 a 17, dependendo da unida-de. A variação na capacitância é traçada na Figura 16.10(a) para toda a faixa de aplicação antecipada. Para a faixa de tensão reversa mostrada, a capacitância cai de cerca de 130 pF (escala logarítmica) em V
r = 0,1 V para cerca de 4 pF 
em Vr = 15 V . O fator de qualidade Q  é definido conforme 
o que foi apresentado para os circuitos ressonantes em se-ções anteriores deste livro. Trata-se de um fator importante quando o varactor é usado em um projeto de oscilador, porque pode ter um efeito pronunciado sobre o nível de desempenho de ruído. Um Q elevado resultará em uma curva de resposta de alta seletividade e em uma rejeição de frequências associadas ao ruído. Com uma tensão reversa de 2 V e uma frequência de operação típica de 10 MHz, o fator Q é bastante alto em um valor comum de 140 e em um valor 
mínimo de 75. Note a curva fornecida para Q  versus tensão 
reversa para uma frequência fixa de 10 MHz. Ela aumenta rapidamente com a tensão reversa porque a capacitância de junção total cai com a tensão reversa.
Algumas das áreas de aplicação em altas frequências 
(definidas pelos baixos valores de capacitância) incluem moduladores FM, dispositivos automáticos de controle de frequência, filtros ajustáveis de banda passante e amplifi -
cadores paramétricos.
aplicação
Na Figura 16.11, o diodo varactor é emprega -
do em um circuito de sintonia. Isto é, a frequência de ressonância da combinação LC em paralelo é determinada 
por 
fp=1>2p!L2CT (sistema com alto Q) com o valor 
de C′T = CT + CC determinado pelo potencial de polariza -
ção reverso aplicado VDD. O capacitor de acoplamento CC 
está presente para proporcionar isolação entre o efeito de curto-circuito de L
2 e a polarização aplicada. As frequên-
cias selecionadas pelo circuito sintonizado são, então, passadas pelo amplificador de alta impedância de entrada para posterior amplificação.
16.4 Células sOlares
Nos últimos anos, houve um interesse crescente em 
células solares como uma fonte alternativa de energia. Se pensarmos que a densidade de potência recebida do sol ao nível do mar é de aproximadamente 100 mW/cm
2 
(1 kW/m2), esta é certamente uma fonte de energia que 
requer mais pesquisas e desenvolvimentos para maximizar 
a eficiência da conversão da energia solar em elétrica.
A Figura 16.12 mostra a constituição básica de uma 
célula solar de silício de junção p-n. Como mostra a vista 
superior, todo esforço é feito para assegurar que a área da superfície perpendicular aos raios solares incidentes seja má-xima. Observe também que o condutor metálico conectado ao material do tipo p e a espessura desse material garantem que 
um número máximo de fótons de energia luminosa alcance a junção. Um fóton de energia luminosa nessa região pode colidir com um elétron de valência e lhe conferir energia suficiente para deixar o átomo de origem. O resultado é a geração de elétrons livres e lacunas. Esse fenômeno ocorre em cada lado da junção. No material do tipo p , os elétrons recém-
-gerados são portadores minoritários e se movem livremente através da junção, como já explicado para uma junção p-n básica sem tensão aplicada. Uma consideração semelhante é válida para as lacunas geradas no material do tipo n . O 
resultado é o aumento de fluxo de portadores minoritários, o qual se opõe em direção à corrente direta convencional de uma junção p-n. A corrente para uma célula solar com uma única célula de silício aumentará de forma quase linear de acordo com a intensidade da luz incidente, como mostra a Figura 16.13. A duplicação da luz incidente também duplicará a corrente resultante, e assim por diante. O gráfico representa a corrente máxima gerada para um determinado nível de luz incidente. Visto que as condições máximas são o resultado com a saída curto-circuitada, como mostrado na Figura 16.13, a legenda para a corrente neste caso é I
SC (do inglês short-
-circuit). Sob condições de curto-circuito, a tensão de saída é 0 V , como indica a mesma figura.CC
−VDD
Circuito 
tanqueL1Transformador
Para o amplificador
de alta impedância de entrada 
C
TL2
      
Figura 16.11 Circuito de sintonia utilizando um  
diodo varactor.Capítulo 16  Outros dispositivos de dois terminais  685
Boylestad_2012_cap16.indd   685 3/11/13   6:34 PMUm gráfico da tensão de circuito aberto para os mes-
mos níveis de luz incidente é fornecido na Figura 16.14. 
Note que ela aumenta muito rapidamente até um valor que fica dentro dos limites de 0,5 V a 0,6 V . Isto é, para a ampla faixa de luz incidente na Figura 16.14, a tensão nos terminais é razoavelmente constante. Uma vez que a tensão de saída é a tensão de circuito aberto, como mostra a mesma figura, a legenda para a tensão resultante em cada nível de luz incidente é V
OC (do inglês open-circuit ).
De modo geral, portanto, 
O potencial de circuito aberto gerado por uma célu-
la solar é razoavelmente constante, enquanto a corrente 
máxima de curto-circuito aumenta de forma linear. 
Uma vez que a tensão é razoavelmente constante, 
tensões de saída mais altas podem ser estabelecidas por 
meio da conexão em série das células solares. A corrente gerada em uma configuração em série será igual à gerada por uma única célula. Para obter valores maiores de cor -
0100 mA200 mA+
–
Iluminação 
(intensidade da luz) 
em candelasISC1
fC2= 2fC1fC1ISC
ISC2
fC1V = 0 VISC1+
–
Figura 16.13 Efeito da intensidade da luz sobre a corrente de curto-circuito.VOC
fC1I = OA
VOC+ +
– –
fC2fC100,10,20,30,40,50,6
Iluminação 
(intensidade da luz) 
em candelas
Figura 16.14 Efeito da intensidade da luz sobre a tensão 
de circuito aberto.
VOC–+Luz solar incidente
VidroContato do 
anel externoVista superior
Camada 
do tipo pJunção
Contato metálicoContato do 
anel externo
Figura 16.12 Célula solar: (a) seção transversal; (b) vista superior.686   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   686 3/11/13   6:34 PMrente na tensão de circuito aberto de única célula, as células 
solares podem ser ligadas em paralelo. 
Se um gráfico de tensão versus corrente for gerado 
como mostra a Figura 16.15 para determinada luz inci-dente, uma curva para a potência associada à célula solar pode ser gerada simplesmente usando-se a equação P  = VI. 
Observe na Figura 16.15 que a corrente de curto-
-circuito é a corrente máxima, e o valor de corrente diminui conforme aumenta a tensão nos terminais. Note também que o valor de tensão é razoavelmente constante para a faixa de corrente de 0 A até próximo ao ponto de potência máxima. Visto que a curva de corrente é bastante unifor -
me para os níveis mais baixos de tensão, o aumento na potência se deve principalmente ao aumento dos níveis de tensão usando-se a equação P  = VI. Eventualmente, porém, 
mesmo que a tensão continue a aumentar, a corrente cairá drasticamente para próximo de V
OC , e a curva de potência 
acompanhará essa queda. A potência máxima ocorre na região do joelho da curva I-V, como mostra a Figura 16.15. Para essa célula em f
C2, a potência é de aproximadamente:
P = VI = (0,5 V)(180 mA) = 90 mW
O valor resultante de corrente em uma célula solar 
está diretamente relacionado com as características de absorção do material (chamado de coeficiente de absor -
ção), com o comprimento de onda da luz incidente e com a intensidade da luz incidente.
Materiais
O material mais comum em uso atualmente em toda 
a gama de células solares cristalinas e de filme fino é o silício em suas várias formas. Cada forma a ser descrita é fabricada por um processo diferente. A estrutura de silício monocristalina tem um arranjo atômico que é uniforme, perfeitamente ordenado e da mais alta pureza. A faixa 
típica de eficiência se estende de 14 a 17% com níveis experimentais superiores a 20%. Células solares de silício policristalino  são fabricadas por um processo diferente, 
mais barato, porém apresentam níveis de eficiência mais baixos (9 a 14%). No entanto, o menor custo de fabrica -
ção e o fato de que podem ser cortadas em camadas mais finas do que a estrutura monocristalina tornam tais células uma alternativa viável. Nos últimos anos, a introdução da tecnologia de filmes finos teve um amplo impacto sobre o custo e a variedade da aplicação de células solares. As camadas muito finas de semicondutores (inferiores a  
1 μm, em muitos casos) são depositadas (por meio de 
várias técnicas de pulverização) sobre uma estrutura de suporte, como vidro, plástico ou metal. O silício amorfo 
(a-Si), um composto, é o material de filme fino mais utilizado nos dias de hoje. Seus reduzidos custos de pro-dução associados às altas características de absorção da luz compensam os níveis de eficiência que se limitam à casa de um dígito (6 a 9%). 
Outro composto monocristalino, o arseneto de gálio  
(GaAs), é comumente usado em células solares devido à sua elevada taxa de absorção e maior taxa de conversão de energia na faixa de 20 a 30%. Outros materiais de filme fino incluem o telureto de cádmio (CdTe) e o diselene-
to de cobre e índio (CuInSe
2 ou CIS). O CdTe tem um 
nível muito elevado de absorção de luz e menor custo de fabricação com a mesma eficiência de conversão do silí-cio. O CIS é utilizado em pesquisa de ponta com níveis de conversão que se aproximam de 18% e altas taxas de absorção e conversão.
Comprimento de onda 
A energia associada a cada fóton está diretamente 
relacionada com a frequência da onda que se propaga e é determinada pela seguinte equação:
    W= hf   )seluoj( (16.5)
onde h chama-se constante de Planck e equivale a 6,624 
× 10–34 joule-segundos. Vimos na Seção 1.16 que a frequência 
está relacionada ao comprimento da onda (distância entre 
picos sucessivos) pela seguinte equação: 
    l=v
f  )Å unidades de angström  ,mn(  (16.6) 
onde λ = comprimento de onda em metros 
v = velocidade da luz, 3 × 108 m/s
f = frequência da onda que se propaga, em hertz 
e      Å = 10–10 m, 1 nm = 10–9 mVI
ISC2
VOC20 0,1 0,2 0,3 0,4 0,5 0,6100 mAPotência 
máximaJoelho da curva
Para fC2200 mA
180 mA
P = VI
Figura 16.15 Esboço da curva de potência para a 
intensidade de luz fC2.Capítulo 16  Outros dispositivos de dois terminais  687
Boylestad_2012_cap16.indd   687 3/11/13   6:34 PMSubstituindo a Equação 16.6 na Equação 16.5, en-
contramos 
    W= h v
l    )seluoj(
 (16.7) 
e descobrimos que a energia associada a um pacote 
discreto de fótons é inversamente proporcional ao com-primento de onda. 
Claramente, portanto:
A energia associada aos fótons que são absorvidos 
pela camada semicondutora de uma célula solar é 
decorrente do comprimento de onda da luz incidente e, quanto maior o comprimento de onda, menores os níveis de energia associados. 
Além disso, é importante compreender que 
Cada fóton pode causar a geração de apenas um par 
elétron-lacuna. Qualquer fóton com níveis de energia mais elevados do que o requerido para liberar um elétron con-tribuirá simplesmente para o aquecimento da célula solar. 
Para o silício, a curva de absorção é aquela fornecida 
pela Figura 16.16, segundo a qual o pico ocorre em torno 
de 850 nm. Como observamos anteriormente, visto que o comprimento de onda é mais curto, o nível de energia associado à cor azul do espectro visível é significativa -
mente mais elevado do que os níveis das cores verde, vermelha ou amarela. Devemos prestar atenção especial ao comprimento de onda de 1200 nm, que corresponde ao ponto em que a curva cai para o eixo horizontal. Esse é o maior comprimento de onda que proporcionará fótons 
com energia suficiente para liberar elétrons no material de silício. Em outras palavras, nesse comprimento de onda, a energia associada à luz incidente é apenas suficiente para liberar um par elétron-lacuna. Qualquer fóton associado a comprimentos de onda mais longos não terá energia as-sociada suficiente para liberar um elétron e simplesmente contribuirá para o aquecimento da célula solar.
intensidade da luz 
O terceiro fator de grande importância na concepção 
de células solares é a intensidade da luz. Quanto mais intensa for a luz incidente, maior é o número de fótons e o número resultante de pares elétron-lacuna liberados. A intensidade da luz é uma medida da quantidade de fluxo luminoso que incide sobre determinada área de uma su-perfície. O fluxo luminoso costuma ser medido em lúmens (lm) ou watts. As duas unidades estão relacionadas por:
 
1    lúme n=1 lm=1,496 ×10-10 W (16.8) 
A intensidade da luz é normalmente medida em  
lm/ft2, candelas (fc) ou W/m2, onde 
 1    lm/ft2=1 fc=1,609 ×10-9 W/m2
 (16.9) 
Como já observado nesta seção, a intensidade da 
luz do sol ao nível do mar é de cerca de 100 mW/cm2 ou 
1 kW/m2, que nos dá uma boa noção dos níveis máximos 
que podemos esperar do sol. 
nm10%20%30%40%50%60%70%80%90%100%Resposta relativa 
de materiais de silício
Definido por Eg = 1,1 V
para o silícioUltravioleta
Luz visívelazul verde amarela vermelha200 300 400 500 600 700 800 900 1000 1100 1200 1300Infravermelho
Figura 16.16 Resposta relativa do silício versus o comprimento de onda da luz incidente.688   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   688 3/11/13   6:34 PMNíveis máximos de eficiência de corrente
Nos últimos anos, a eficiência das células solares em 
institutos de pesquisa ultrapassou o patamar de 40%. Na reali-
dade, em 2011, um nível de eficiência de 43,5% foi alcançado. Para tecnologias de filmes finos, o nível máximo permanece em torno de 20%, enquanto as células monocristalinas de GaAs estão em 29% e as monocristalinas de Si, em 25%. 
aplicações 
Na Figura 16.17, o dispositivo disponível no mer -
cado Edmund Scientific Multi-V olt Output Solar pode ser utilizado para fornecer uma saída solar de 3 V em 200 mA, 6 V em 100 mA, 9 V em 50 mA e 12 V em  
50 mA. Admitindo-se uma tensão nos terminais de 0,5 V para cada célula, o valor de 3 V exigiria seis células em série, o valor de 6 V exigiria 12 células em série, e assim por diante. A posição da chave simplesmente selecionará qual combinação em série de células faz parte da tensão de saída. A fonte serve para carregar telefones celulares, MP3 players, lanternas e videogames. Os valores de corrente não são suficientes para carregar uma bateria de automóvel de 12 V , que é carregada por correntes na faixa de ampères. Note o tamanho relativamente pequeno da unidade para sua gama de aplicações.Painéis de células solares de filme fino levam ao 
uso generalizado de painéis solares em residências. Os que aparecem no telhado da casa da Figura 16.18(a) têm potência suficiente para operar um refrigerador de eficiência energética por 24 horas, ao mesmo tempo que coloca em funcionamento uma TV por 7 horas, um micro- -ondas por 15 minutos, uma lâmpada de 60 W por 10 horas e um relógio elétrico por 10 horas. O sistema básico funcio-
Figura 16.17 Painel Edmund Scientific Multi-V olt 
Output Solar. (Foto de Dan Trudden/Pearson.)
(a)
(b)         
Figura 16.18 Sistema solar: (a) painéis sobre telhado de garagem; (b) operação do sistema. (Cortesia de SolarDirect.com.)Capítulo 16  Outros dispositivos de dois terminais  689
Boylestad_2012_cap16.indd   689 3/11/13   6:34 PMna como mostra a Figura 16.18(b). Os painéis solares (1) 
convertem luz solar em energia elétrica CC. Um inversor (2) converte a energia CC em energia CA padrão para uso domiciliar (6). As baterias (3) podem armazenar energia solar para uso em caso de luz solar insuficiente ou falta de energia. À noite ou em dias com pouca luz, quando a demanda exceder a capacidade do painel solar e da bateria, a empresa concessionária local (4) poderá fornecer energia para os aparelhos (6) por meio de uma conexão especial no painel elétrico (5). Embora haja um gasto inicial para configurar o sistema, é de vital importância perceber que a fonte de energia é gratuita — nada de conta mensal de luz solar a pagar — e proporcionará uma significativa quan-tidade de energia por um período muito longo de tempo.
16.5 FOtODiODOs
O fotodiodo é um dispositivo semicondutor de junção 
p-n cuja região de operação é limitada à condição reversa. A configuração básica de polarização, a fabricação e os símbolos para o dispositivo são mostrados na Figura 16.19.
Lembre-se do Capítulo 1, em que a corrente de 
saturação reversa se limita geralmente a poucos micro-ampères. Isso se deve apenas aos portadores minoritários termicamente gerados nos materiais tipo n e tipo p . A 
aplicação de luz na junção provoca uma transferência de energia das ondas de luz incidentes (na forma de fótons) à estrutura atômica, aumentando, com isso, o número de portadores minoritários e, consequentemente, o valor da corrente reversa. Isso é claramente mostrado na Figura 16.20 para diferentes níveis de intensidade. A corrente escura é o valor de corrente na situação em que não há 
iluminação. Observe que a corrente vai a zero somente com um potencial de polarização positivo aplicado igual a V
T. Além disso, a Figura 16.19(a) demonstra o uso de 
uma lente para concentrar a luz na região de junção. A Fi-gura 16.21 apresenta fotodiodos disponíveis no mercado.
+–
Vreversa
Figura 16.19 Fotodiodo: (a) configuração de polarização 
básica e fabricação; (b) símbolo.
        
        
        
Figura 16.21 Fotodiodos.
(V)
Corrente escura
Figura 16.20 Curvas características para o fotodiodo.690   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   690 3/11/13   6:34 PMO espaçamento quase idêntico entre as cur -
vas para um mesmo incremento no fluxo lumino-
so revela que a corrente reversa e o fluxo lumino -
so possuem uma relação quase linear. Em outras palavras, um aumento na intensidade da luz resul-ta em um aumento proporcional na corrente reversa.  
A Figura 16.22 mostra um gráfico entre as duas gran-dezas para verificar essa relação linear, em uma tensão fixa V
λ de 20 V . De certa maneira, podemos dizer que 
a corrente reversa é essencialmente zero na ausência de luz incidente. Visto que os tempos de subida e de descida (parâmetros de mudança de estado) são muito pequenos para esse dispositivo (na faixa de nanosse-gundos), o dispositivo pode ser utilizado em circuitos de chaveamento ou contadores de alta velocidade. O germânio abrange uma faixa maior de comprimentos de onda do que o Si, tornando-o adequado para luz incidente na região infravermelha, como a gerada por lasers e fontes de luz IV (infravermelha), que serão des-critas mais adiante. O germânio apresenta uma corrente escura mais alta do que o silício, mas também um nível mais elevado de corrente reversa. O valor de corrente gerado pela luz incidente em um fotodiodo ainda não pode ser aproveitado para um controle direto, mas pode ser amplificado para esse fim.
aplicações
Na Figura 16.23, o fotodiodo é empregado em um 
sistema de alarme. A corrente reversa Iλ continua fluindo 
até o instante em que o feixe de luz é interrompido. Se 
interrompido, Iλ cai ao nível da corrente escura, soando 
o alarme. Na Figura 16.24, um fotodiodo é utilizado para contar os itens em uma correia transportadora. Quando cada item passa, o feixe de luz é interrompido, I
λ cai 
ao nível da corrente escura e o contador é acrescido de uma unidade.
Fonte de luz
Feixe de luz
EntradaFotodiodo 
detector
Figura 16.23 Uso de um fotodiodo em um sistema de alarme.
     Corrente escura
Figura 16.22 Iλ (μA) versus fC (em Vλ = 20 V) para o fotodiodo da Figura 16.20.
Fonte de luzFeixe de luzFotodiodo detector
Figura 16.24 Uso de um fotodiodo em um sistema  
de contagem.Capítulo 16  Outros dispositivos de dois terminais  691
Boylestad_2012_cap16.indd   691 3/11/13   6:34 PM16.6 Células FOtOCONDutivas
A célula fotocondutiva é um dispositivo semicon-
dutor de dois terminais cuja resistência entre eles varia 
(linearmente) com a intensidade de luz incidente. Por razões óbvias, ela costuma ser denominada dispositivo fotorresistivo. A Figura 16.25 mostra o aspecto construtivo de uma célula fotocondutiva típica e o símbolo gráfico mais adotado para o dispositivo.
Os materiais fotocondutivos mais frequentemente 
utilizados são o sulfeto de cádmio (CdS) e o seleneto de cádmio (CdSe). O pico da resposta espectral para o CdS ocorre em cerca de 5100 Å e, para o CdSe, em 6150 Å.  
O tempo de resposta é de aproximadamente 100 ms para os dispositivos de CdS e de 10 ms para as células de CdSe.  
A célula fotocondutiva não tem uma junção como o foto-diodo. Uma camada fina do material conectado entre os ter -
minais é simplesmente exposta à energia da luz incidente.
À medida que a iluminação sobre o dispositivo 
aumenta de intensidade, o estado de energia de grande número de elétrons na estrutura também aumenta devido à maior disponibilidade de fótons de energia. O resultado é o aumento no número de elétrons relativamente “livres” na estrutura e uma redução do valor da resistência entre os terminais. A curva de sensibilidade para um dispositivo fotocondutivo típico é mostrada na Figura 16.26. Observe a linearidade (quando traçada em um gráfico log-log)  
da curva resultante e a grande variação na resistência  
(100 kΩ → 100 Ω) para a mudança de iluminação indicada.Para demonstrar o valor do material disponível em 
cada dispositivo dos fabricantes, tomemos como exemplo as células condutivas de CdS (sulfeto de cádmio) descritas na Figura 16.27. Note novamente o cuidado dispensado à temperatura e ao tempo de resposta.
aplicação
Uma aplicação bem simples, mas interessante, do dis-
positivo é mostrada na Figura 16.28. O objetivo do sistema é manter V
o em um valor fixo, mesmo que Vi flutue em torno 
de seu valor nominal. Como indicado na figura, a célula foto-condutiva, a lâmpada e o resistor fazem parte desse sistema regulador de tensão. Se V
i diminuísse seu valor por qualquer 
razão, o brilho da lâmpada também diminuiria. A redução na iluminação resultaria em um aumento na resistência (R
λ) 
da célula fotocondutiva, mantendo Vo em seu nível nominal, 
como determina a regra do divisor de tensão. Isto é:
    Vo=RlVi
Rl+R1 (16.10)
16.7 eMissOres De iv
Diodos emissores de infravermelho (IV) são dispo-
sitivos de arseneto de gálio em estado sólido que emitem um feixe de fluxo radiante quando estão diretamente polarizados. A construção básica do dispositivo é mos-trada na Figura 16.29. Quando a junção está diretamente polarizada, elétrons da região n se recombinam com as 
lacunas em excesso do material do tipo p em uma região de recombinação especialmente projetada, situada entre os materiais dos tipos p e n. Durante esse processo de re-
combinação, a energia é irradiada para fora do dispositivo 
(a)
(b)2o eletrodoRevestimento transparente  
em toda a superfície superior
1o eletrodo
Base 
cerâmic a Material  
fotocondutivo na superfície superior
Terminais de fiação
Figura 16.25 Célula fotocondutiva: (a) estrutura;  
(b) símbolo.
Iluminação 
(candelas)Características médias(escala log)
,
,,
Figura 16.26 Características de terminal para célula 
fotocondutiva. 692   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   692 3/11/13   6:34 PMem forma de fótons. Os fótons gerados serão reabsorvidos 
na estrutura ou deixarão a superfície do dispositivo como energia radiante, como mostrado na Figura 16.29.
O fluxo radiante em miliwatts versus a corrente 
direta CC para um dispositivo típico é mostrado na Figura 16.30. Observe que há uma relação quase linear entre os dois parâmetros. A Figura 16.31 apresenta um 100
90
8070605040302010
0
400 600 800 1000 nm
Comprimento de onda % Sensibilidad e
 Variação da condutância 
com a temperatura e a lu z
Tempo de resposta versus luz0,1
104
1021001021060,01
103
98
100
98901,0
10410210010310810
102100100104109100
106
103100
99
104
0,1
0,0950,0210,01
0,5
0,1251,0
0,0220,00510
0,0050,002100
0,0020,001Candelas
Subida (segundos)Descida (segundos)Candelas
Temperatura
−25°C
0
25°C50°C75°C% Condutância
Figura 16.27 Características de uma célula fotocondutiva de CdS da Clairex.
Figura 16.29 Estrutura geral de um diodo semicondutor 
emissor de IV .
Luz
Figura 16.28 Regulador de tensão utilizando uma célula 
fotocondutora.
Corrente direta CC IF (mA)Temperatura do encapsulamento ( TC) = 27ºCFluxo radiante (mW)
      
Figura 16.30 Fluxo radiante típico versus corrente direta 
CC para um diodo emissor de IV .
      Ângulo de radiação (graus)Para unidades 
com janelas 
de vidro planoPara unidades 
com sistemas  
internos de  
direcionament oIntensidade radiante relativ a
,
,,
,
Figura 16.31 Padrões de intensidade radiante típica de 
diodos emissores de IV . Capítulo 16  Outros dispositivos de dois terminais  693
Boylestad_2012_cap16.indd   693 3/11/13   6:34 PMdiagrama interessante para esses dispositivos. Note que, 
para dispositivos com um sistema de direcionamento interno, o diagrama é muito estreito. Um desses dispo-sitivos é mostrado na Figura 16.32, com sua montagem interna e símbolo gráfico. Áreas de aplicação de tais dispositivos incluem leitores de cartões e de fitas de papel, tacômetros, sistemas de transmissão de dados e alarmes contra invasão.
16.8 Displays De Cristal líquiDO
O display de cristal líquido (LCD, do inglês 
liquid-crystal display) possui a vantagem de exigir menos potência para o funcionamento do que o LED, normalmente da ordem de microwatts para o display, comparado ao mesmo valor necessário em miliwatts para o LED. Porém, ele necessita de uma fonte de luz externa ou interna e está limitado à faixa de temperatura de cerca de 0 °C até 60 °C. Sua vida útil é motivo de preocupação, pois os LCDs podem se degradar qui -
micamente. Os tipos que suscitam maior interesse são os dispositivos de efeito de campo e de espalhamento dinâmico. Esses dois tipos serão analisados com mais detalhes nesta seção.
O cristal líquido é um material (normalmente 
orgânico para LCDs) que flui como um líquido, mas cuja estrutura molecular tem algumas propriedades geralmente associadas aos sólidos. Para os dispositivos de espalhamento de luz, o maior interesse está no cristal líquido nemático, que possui a estrutura do cristal mos-trada na Figura 16.33. As moléculas individuais apre-sentam o aspecto de um bastão, como mostra a figura. A superfície condutora de óxido de índio é transparente, e, sob as condições mostradas na figura, a luz incidente passa através da estrutura sem ser obstruída pelo cristal líquido. Se uma tensão (para os dispositivos comerciais, o nível de limiar situa-se normalmente entre 6 V e  
20 V) for aplicada aos terminais da superfície conduto-ra, como mostra a Figura 16.34, o arranjo molecular é perturbado, o que resulta no estabelecimento de regiões de diferentes índices de refração, e a luz incidente será então refletida em diferentes direções (fenômeno cha-mado de espalhamento dinâmico, inicialmente estudado pela RCA em 1968). O resultado é que, na região em 
Luz incidente
Revestimento condutor 
transparenteEspaçador e lacreVidro
VidroLíquidoÓxido de índio
Figura 16.33 Cristal líquido nemático sem tensão aplicada.
(a)Direção do fluxo radiante
(c) (b)Resina epóxi
Superfície parabólica refletora
Pastilha
Figura 16.32 Diodo emissor de IV: (a) estrutura; (b) foto; (c) símbolo.694   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   694 3/11/13   6:34 PMque a luz se espalha, o aspecto é o de um vidro fosco. 
Observe na Figura 16.34, entretanto, que a aparência de vidro fosco ocorre somente onde as superfícies condutoras são opostas entre si, e que as demais áreas permanecem translúcidas.
Um dígito em um display LCD pode ter o aspecto 
de segmentos mostrado na Figura 16.35. A área escura é, na verdade, uma superfície condutora transparente conectada aos terminais inferiores para controle externo. Duas máscaras idênticas são colocadas em lados opostos de uma camada de um material cristal líquido espesso e selado. Para mostrar o número 2, por exemplo, os termi -
nais 8, 7, 3, 4 e 5 seriam energizados, e apenas as regiões correspondentes ficariam opacas, enquanto as outras áreas permaneceriam transparentes.
Como indicado anteriormente, o LCD não gera sua 
própria luz, e depende de uma fonte externa ou interna. Sem iluminação externa, seria necessário para o dispositi -
vo ter sua própria fonte interna de luz posicionada atrás ou ao lado do LCD. Durante o dia, ou em áreas iluminadas, pode ser colocado um refletor atrás do LCD para que a luz seja refletida através do display, melhorando assim a iluminação. Para uma operação ainda melhor, fabricantes de relógio têm utilizado uma combinação do modo trans-missivo (fonte própria de luz) e do refletivo, chamada operação transfletiva .
O LCD de efeito de campo ou nemático trançado 
apresenta o mesmo aspecto de segmentos e a mesma fina camada de cristal líquido encapsulado, mas seu modo de operação é muito diferente. Semelhante ao LCD de espa-lhamento dinâmico, o efeito de campo pode ser operado no modo refletivo ou no modo transmissivo com fonte interna. O display transmissivo é mostrado na Figura 16.36. A fonte de luz interna está à direita, e o observador, à esquerda. A diferença mais perceptível nessa figura em relação à Figura 16.33 é a inclusão de um polarizador de luz. Apenas a componente vertical da luz que incide pelo lado direito pode passar pelo polarizador vertical da luz à direita. No LCD de efeito de campo, ou a superfície trans-parente do condutor à direita é quimicamente gravada ou um filme orgânico é aplicado para orientar as moléculas no cristal líquido no plano vertical, paralelo à parede da célula. Observe os bastões na extremidade direita do cristal líquido. A superfície condutora oposta também é tratada para garantir que as moléculas estejam 90° fora de fase na direção mostrada (horizontal), mas ainda paralelas à parede da célula. Entre as duas paredes do cristal líqui -
do, há uma mudança gradativa de uma polarização para a outra, como mostra a figura. O polarizador de luz do lado esquerdo também permite apenas a passagem de luz incidente verticalmente polarizada. Se não houver tensão aplicada nas superfícies condutoras, a luz verticalmente polarizada entra na região de cristal líquido e segue a inclinação de 90° da estrutura molecular. O polarizador vertical de luz do lado esquerdo não permite que a luz po-larizada horizontalmente o atravesse, e o observador vê um padrão uniformemente escuro em todo o display. Quando uma tensão limiar é aplicada (de 2 a 8 V em dispositivos comerciais), as próprias moléculas (com aspecto de bastão) se alinham com o campo (perpendicular à parede), e a luz passa sem obstáculos, sem o deslocamento de 90°. A luz 
Figura 16.35 Display LCD de oito segmentos. 
Região transparente Regiões foscasÓxido de índio
(polarização aplicada)Luz incidente
Espaçador 
e lacre
Revestimento condutor transparenteVidro
VidroCristal líquido
Figura 16.34 Cristal líquido nemático com tensão aplicada.Capítulo 16  Outros dispositivos de dois terminais  695
Boylestad_2012_cap16.indd   695 3/11/13   6:34 PMincidente verticalmente pode, então, passar diretamente 
através da segunda tela verticalmente polarizada, e uma área iluminada é vista pelo observador. Por meio de uma excitação apropriada dos segmentos de cada dígito, o visor observado será o que mostra a Figura 16.37. O LCD de efeito de campo do tipo refletivo é mostrado na Figura 16.38. Nesse caso, a luz horizontalmente polarizada no extremo esquerdo encontra um filtro horizontalmente po-larizado e atravessa o refletor, sendo refletida de volta para o cristal líquido, passa a ter polarização vertical e volta ao observador. Se não há tensão aplicada, o display fica uniformemente aceso. Com a aplicação de uma tensão, a luz incidente verticalmente polarizada encontra um filtro horizontalmente polarizado na esquerda e não consegue atravessá-lo. O resultado é uma área escura no cristal, e o visor fica com o aspecto mostrado na Figura 16.39.
Os LCDs de efeito de campo são normalmente utiliza-
dos quando a energia em um dispositivo é fator primordial (por exemplo, em relógios, instrumentos portáteis etc.), pois consomem uma potência consideravelmente menor (na faixa de microwatts) do que os displays de espalhamento de luz (na faixa de miliwatts). O custo das unidades de efeito de campo costuma ser maior, e sua altura é limitada em aproximadamente 5 cm, enquanto as unidades de espalha-mento de luz estão disponíveis com alturas de até 20 cm.
Outra consideração sobre displays é o tempo de 
ativação e desativação. Os LCDs são comumente muito mais lentos do que os LEDs. Os LCDs apresentam tempos de resposta que se situam na faixa de 100 ms a 300 ms, enquanto há LEDs disponíveis com tempos de resposta inferiores a 100 ns. Entretanto, há várias aplicações, como um relógio, por exemplo, em que a diferença entre 100 ns e 100 ms 
(   1
10de um segundo)  não faz tanta diferença. Em 
tais aplicações, a menor demanda de potência dos LCDs é uma característica bastante atraente. O tempo de vida dos LCDs aumenta constantemente, e já passa do limite de 10.000 horas. Como a cor gerada pelos LCDs depende da fonte de iluminação, existe grande variedade delas.Figura 16.37 LCD do tipo refletivo.
Figura 16.39 LCD do tipo transmissivo.
Espaçador 
e lacre Polarizadores verticais de luz
OlhoVidro
Luz incidente
Bastão verticaldo cristal líquidoBastão horizontalSuperfícies condutoras 
transparentes nas quais são aplicadas as tensões de polarizaçãoA polarização horizontal não consegue passar através do polarizador vertical
Figura 16.36 LCD transmissivo de efeito de campo sem tensão aplicada.
Espaçador e lacre
Vidro
Refletor
OlhoLuz incidente
Polarizador vertical de luz
Polarizador horizontal de luzSuperfícies condutoras transparentes
Figura 16.38 LCD refletivo de efeito de campo sem tensão aplicada.696   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   696 3/11/13   6:34 PM16.9 terMistOres
O termistor é, como o nome já explica, um resistor 
sensível à temperatura; isto é, a resistência apresentada 
entre seus terminais está relacionada com sua temperatura de corpo. Não é um dispositivo de junção e é construído de germânio, silício ou uma mistura de óxidos de cobal -
to, níquel, estrôncio ou manganês. O composto utilizado determina se o coeficiente de temperatura do dispositivo é positivo ou negativo.
A curva característica de um termistor típico, com 
coeficiente de temperatura negativo, é fornecida na Fi-gura 16.40, que também mostra o símbolo normalmente empregado para o dispositivo. Observe, em particular, que, a uma temperatura ambiente (20 °C), a resistência do termistor é de aproximadamente 5000 Ω, enquanto a 100 °C (212 °F) a resistência diminui para 100 Ω. Uma variação na temperatura de 80 °C resulta, portanto, em uma alteração de 50:1 no valor da resistência. A variação no valor da resistência é de 3 a 5% por cada grau Celsius de variação na temperatura. Há, fundamentalmente, duas formas de variar a temperatura do dispositivo: interna -
mente e externamente. Uma simples variação da corrente através do dispositivo produzirá uma alteração no valor da temperatura interna. Uma tensão aplicada de pequena amplitude resulta em uma corrente muito pequena para elevar a temperatura de corpo acima da temperatura exter -
na. Nessa região, como mostra a Figura 16.41, o termistor se comporta como um resistor e tem um coeficiente de temperatura positivo. No entanto, à medida que a corren-te aumenta, a temperatura aumentará até o valor em que o coeficiente de temperatura negativo aparecerá, como mostra a Figura 16.41. O fato de a taxa de fluxo interno ter tal efeito sobre a resistência do dispositivo permite uma grande variedade de aplicações em controle, técnicas de medidas etc. Uma variação externa exigiria uma mudança da temperatura no meio externo ou a imersão do disposi-tivo em uma solução quente ou fria.
Algumas das técnicas de encapsulamento mais co-
nhecidas para elementos termistores disponíveis no mer -
cado norte-americano são mostradas na Figura 16.42.  
A sonda da Figura 16.42(a) tem um alto fator de estabi-lidade e é robusta e bastante precisa para aplicações que vão desde uso em laboratório até condições ambientais severas. Os termistores de potência da Figura 16.42(b) têm 
0,11,010( Resistência )Wm( Potência Ω)Potencial (V )100
10−7 10−6 10−5 10−4 10−30,1110108
107
106
Corrente (A)60°C25°CAmbiente 0 °C
Figura 16.41 Curvas características de tensão-corrente 
em regime permanente de um termistor.
Resistência específica (Ω - cm, a 
resistência entre faces de 1 cm
3 do material)
Temperatura (°C)(escala log)
Figura 16.40 Termistor: (a) curva característica típica; (b) símbolo.Capítulo 16  Outros dispositivos de dois terminais  697
Boylestad_2012_cap16.indd   697 3/11/13   6:34 PMa capacidade única de limitar qualquer corrente de surto em 
um nível aceitável até que os capacitores sejam carregados. A resistência do dispositivo cairá, então, para um valor em que a queda através do dispositivo seja desprezível. Podem manipular correntes de até 20 A com uma resistência tão baixa quanto 1 Ω. O termistor com encapsulamento de vidro da Figura 16.42(c) é pequeno em tamanho, muito robusto e estável, e pode ser utilizado a temperaturas de até 300 °C. O termistor tipo ‘gota’ da Figura 16.42(d) também é de tamanho bastante reduzido, muito preciso e estável, e apresenta rápida resposta térmica. O termistor tipo “chip” da Figura 16.42(e) se destina ao uso em substratos híbridos, circuitos integrados ou placas de circuito impresso.
aplicação
Um circuito indicador de temperatura bastante 
simples é mostrado na Figura 16.43. Qualquer aumento de temperatura no meio circundante resultará em uma redução da resistência do termistor e em um aumento na corrente I
T. O aumento nessa corrente produzirá um 
movimento de deflexão aumentado no medidor que, se apropriadamente calibrado, indicará com precisão o au-mento da temperatura. A resistência variável foi incluída no circuito para efeitos de calibração.16.10 DiODO túNel
O diodo túnel foi apresentado pela primeira vez em 
1958 por Leo Esaki. Suas características, mostradas na Figura 16.44, são diferentes das características de qualquer diodo apresentado até aqui, pois ele possui uma região de resistência negativa. Nessa região, o aumento da tensão nos terminais do dispositivo resulta em uma redução da corrente direta do diodo.
O diodo túnel é fabricado dopando-se intensamente 
os materiais semicondutores que formarão a junção p-n 
em um nível de 100 até muito mais de mil vezes maior do que o empregado em um diodo semicondutor comum. Isso produz uma região de depleção muito reduzida, com magnitude da ordem de 10
–6 cm, ou tipicamente 1
100 da 
largura dessa região para um diodo semicondutor comum. É essa fina região de depleção, através da qual muitos portadores podem atravessar como em um túnel em vez 
+
–Movimento sensível – 
calibrado para temperatura
Figura 16.43 Circuito indicador de temperatura.
(a)
Sonda(b)
Alta potência(c)
Vidro
USS
10005
(d)
Gota(e)
Montagem em superfície
Figura 16.42 Diversos tipos de encapsulamento de sensores a termistor.
-Região de resistência negativa (– R)
Curva característica sobreposta  de um diodo semicondutor 
, , , ,
Figura 16.44 Curva característica de um diodo túnel.698   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   698 3/11/13   6:34 PMde tentar transpô-la, em baixos potenciais de polarização 
direta que causa o pico na curva na Figura 16.44. Para efeito de comparação, a curva característica de um diodo semicondutor típico foi sobreposta à curva característica do diodo túnel da Figura 16.44.
Essa região de depleção reduzida produz portadores 
“perfuradores” em velocidades que superam as dos diodos convencionais. O diodo túnel pode ser, portanto, utilizado em aplicações de alta velocidade, como em computado -
res, nos quais são necessários tempos de chaveamento da ordem de nanossegundos ou picossegundos.
Lembramos que, na Seção 1.15, vimos que um au-
mento no nível de dopagem reduz o potencial Zener. Ob-serve, na Figura 16.44, o efeito de um nível de dopagem muito alto nessa região. Os materiais semicondutores mais frequentemente utilizados na fabricação de diodos túnel são o germânio e o arseneto de gálio. A razão I
P/IV 
é muito importante em aplicações computacionais. Para o germânio, esta razão é normalmente de 10:1 e, para o arseneto de gálio, esse valor está próximo de 20:1.
A corrente de pico I
P de um diodo túnel pode variar 
desde alguns microampères até centenas de ampères.  
A tensão de pico, entretanto, é limitada em aproximada -
mente 600 mV . Por isso, um simples multímetro com uma bateria interna de tensão 1,5 V CC pode danificar o diodo túnel, caso ele seja utilizado inadequadamente.
O circuito equivalente do diodo túnel na região de 
resistência negativa é mostrado na Figura 16.45, com os componentes mais frequentemente utilizados. Os valores dos parâmetros são os valores típicos para as unidades co-mercialmente disponíveis atualmente. O indutor L
S deve-se 
principalmente aos terminais do dispositivo. O resistor RS 
surge devido aos terminais, ao contato ôhmico na junção terminal-semicondutor e à própria resistência intrínseca do material semicondutor. A capacitância C é a capacitância 
de difusão na junção, e R é a resistência negativa da região. 
Essa resistência negativa pode ser utilizada em osciladores, que serão explicados mais adiante.
Um diodo túnel planar do fabricante Advanced Se-
miconductor aparece na Figura 16.46, enquanto as es-pecificações máximas e as características do dispositivo são fornecidas na Figura 16.47. Note que há uma faixa de valores de pico para cada dispositivo, de modo que o processo de projeto tem que ser satisfatório para toda a faixa de valores. Não é possível afirmar qual valor de pico resultará para um determinado dispositivo. Essa faixa de valores de pico é comum para a maioria dos diodos túnel, de modo que os projetistas estão bem cientes dessa preo-cupação. Curiosamente, a tensão de vale é razoavelmente constante em cerca de 0,13 V , que é significativamente menor do que a tensão típica de condução para um diodo de silício. Para essa série de diodos, a resistência negativa abrange uma faixa de –80 Ω a –180 Ω, que é uma faixa bastante extensa para esse importante parâmetro. Vários diodos túnel simplesmente indicam um valor constante, tal como –250 Ω para uma determinada série.
Embora o uso de diodos túnel em sistemas modernos 
de alta frequência tenha sido drasticamente reduzido em função da disponibilidade de técnicas de fabricação que sugerem alternativas para o diodo túnel, sua simplicidade, linearidade, baixo consumo de potência e confiabilidade ainda garantem que continuem a ser utilizados. 
Na Figura 16.48, a fonte de tensão e a resistência de 
carga escolhidas definem uma reta de carga que intercepta a curva característica do diodo túnel em três pontos. Lembra -
mos que a reta de carga é determinada apenas pelo circuito e pelas características do dispositivo. As interseções em a e b representam pontos de operação estável , pois se situam 
em regiões de resistência positiva. Isto é, nos dois pontos de operação, uma leve perturbação no circuito não leva à oscilação ou a uma mudança significativa na posição do ponto Q. Por exemplo, se o ponto de operação definido 
,
Figura 16.45 Diodo túnel: (a) circuito equivalente;  
(b) símbolos.Figura 16.46 Diodo túnel planar do Advanced 
Semiconductor.Capítulo 16  Outros dispositivos de dois terminais  699
Boylestad_2012_cap16.indd   699 3/11/13   6:34 PMestiver em b, um ligeiro aumento na tensão de alimentação 
E moverá o ponto de operação para cima na curva, já que 
a tensão no diodo aumentará. Uma vez passado o distúr -
bio, a tensão no diodo e a corrente associada a esta tensão 
retornarão aos valores definidos pelo ponto Q em b. Por 
sua vez, o ponto de operação definido por c é instável, pois 
uma pequena variação na tensão ou na corrente através do diodo deslocará o ponto Q para a ou b. Por exemplo, uma 
elevação muito pequena na tensão E fará com que a tensão 
no diodo túnel aumente acima de seu valor em c . Nessa 
região, entretanto, um aumento em V
T causa uma redução 
em IT, que, por sua vez, faz com que VT aumente ainda 
mais. Este valor maior em VT resultará em uma diminuição 
contínua em IT até que o ponto de operação estável b seja 
estabelecido. Uma leve queda na tensão de alimentação resultaria na transição do ponto de operação para o ponto a. Em outras palavras, o ponto c pode ser definido como o 
ponto de operação considerando-se a técnica de reta de car -
ga, mas, uma vez energizado o sistema, esse ponto acabará se estabilizando na posição a ou na posição b .A disponibilidade de uma região de resistência nega-
tiva em diodos túnel pode ser bem aproveitada em projetos de osciladores, circuitos de chaveamento, geradores de pulso e amplificadores.
aplicações
Na Figura 16.49(a), um oscilador de resistência 
negativa foi construído utilizando-se um diodo túnel.  
A escolha dos elementos no circuito tem o objetivo de estabelecer uma reta de carga, como a mostrada na Figura 16.49(b). Observe que a única interseção com a curva se encontra na região instável de resistência negativa, e que um ponto de operação estável não é definido. Quando fechamos a chave, a tensão na fonte vai de 0 V até o valor final de E volts. Inicialmente, a corrente I
T cresce de 0 mA 
até IP, e a energia é armazenada no indutor na forma de 
campo magnético. Entretanto, uma vez atingido o valor I
P, a corrente IT, segundo a curva característica, deverá 
diminuir com o aumento na tensão no diodo. Isso é uma contradição, se considerarmos que:Características elétricas TC = 25 °C
Dispositivo Símbolo Condições de teste Mín. Típ. Máx. Unidades
ASTD1020 IP 100 200 µA
ASTD2030 200 300
ASTD3040 300 400
ASTD1020 VP 135 mV
ASTD2030 130 mV
ASTD3040 125 mV
ASTD1020 RV ƒ = 10 GHz, RL = 10 kΩ –180 Ω
ASTD2030 Pm = –20 dBm –130 Ω
ASTD3040 –80 Ω
Todos RS I = 10 mA, ƒ = 100 MHz 7 Ω
Figura 16.47 Características elétricas para o diodo túnel planar do fabricante Advanced Semiconductor da Figura 16.46.
a
Reta de car ga
Figura 16.48 Diodo túnel e reta de carga resultante.700   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   700 3/11/13   6:34 PM    E=ITR+IT (-RT)
e
     E=IT (R-RT)
menos menos    
 
Se ambos os elementos da equação anterior tivessem 
seus valores diminuídos, seria impossível para a fonte de 
tensão atingir o valor estabelecido. Portanto, para que a corrente I
T continue crescendo, o ponto de operação deve 
se deslocar do ponto 1 para o ponto 2. Entretanto, no ponto 2, a tensão V
T saltou para um valor maior do que a tensão 
aplicada (o ponto 2 está à direita de qualquer ponto da reta de carga do circuito). Para satisfazer a Lei das Tensões de Kirchhoff, a polaridade da tensão transitória na bobina deve ser invertida, e a corrente I
T começa a diminuir, como 
mostrado do ponto 2 para o ponto 3 na curva característica. Quando V
T cai a VV, a curva característica sugere que a 
corrente IT começará a crescer novamente. E isso é ina-
ceitável, pois VT ainda é maior do que a tensão aplicada 
e a bobina está descarregando através do circuito-série.  
O ponto de operação deve se deslocar, então, para o ponto 4, para permitir que I
T continue a diminuir. No entanto, ao 
atingir o ponto 4, os valores dos potenciais são tais que a corrente do túnel sobe novamente de 0 mA para IP, como 
mostra a curva característica. O processo se repetirá mais e mais vezes, e o ponto de operação para a região instável nunca será estabelecido. Podemos ver a tensão resultante através do diodo túnel na Figura 16.49(c), e ela continuará assim enquanto o circuito estiver energizado. O resultado é uma saída oscilatória produzida por uma fonte de tensão fixa e um dispositivo com resistência negativa. A forma de onda da Figura 16.49(c) possui extensa aplicação em circuitos de temporização e em lógica computacional.
Um diodo túnel também pode ser utilizado para 
gerar uma tensão senoidal a partir de apenas uma fonte CC e alguns elementos passivos. Na Figura 16.50(a), o fechamento da chave resulta, na saída, em uma tensão senoidal que diminui de amplitude com o tempo, como mostra a Figura 16.50(b). Dependendo dos elementos empregados, o período de tempo pode passar de quase instantâneo para algo mensurável em minutos, usando-se valores típicos para os parâmetros. Esse amortecimento 
do sinal oscilatório na saída com o tempo é devido às características dissipativas dos elementos resistivos. Ao colocarmos um diodo túnel em série com o circuito tanque, como mostra a Figura 16.50(c), a resistência negativa do EiTIT
vT
vTR
0 E+
–LQ-point
(a)1
32
4
(b)
vT
(c)t2
3
141 12
3
4Ponto Q
Figura 16.49 Oscilador de resistência negativa.Capítulo 16  Outros dispositivos de dois terminais  701
Boylestad_2012_cap16.indd   701 3/11/13   6:34 PMdiodo compensa a característica resistiva desse circuito, 
o que resulta em uma resposta não amortecida na saída, 
como mostrado na mesma figura. O projeto deve fazer com que a reta de carga continue interceptando a curva característica apenas na região de resistência negativa. Visto de outra forma, o gerador senoidal da Figura 16.50 é simplesmente uma extensão do oscilador de pulsos da Figura 16.49 com a inclusão de um capacitor para permitir a troca de energia entre o indutor e o capacitor durante as várias fases do ciclo descrito na Figura 16.49(b).
16.11 resuMO
Conclusões e conceitos importantes
1.  O diodo de barreira Schottky (diodo de portador quente) possui uma baixa tensão limiar (cerca de 
0,2 V), uma corrente maior de saturação reversa 
e um valor de PIV menor que o tipo de junção p-n 
convencional. Ele também pode ser utilizado em frequências mais altas devido ao seu reduzido tempo de recuperação reversa.
2.  O diodo varactor (varicap) possui capacitância de transição sensível ao potencial de polarização 
reversa aplicado. Essa capacitância é máxima em  
0 V e diminui exponencialmente com os potenciais 
crescentes de polarização reversa.3.  A capacidade de corrente dos diodos de potên-
cia pode ser ampliada colocando-se dois ou mais 
deles em paralelo, e a especificação do valor de  
PIV pode ser aumentada colocando-se os diodos 
em série.
4.  O próprio chassi pode ser utilizado como dissipador de calor para diodos de potência.
5.  Diodos túnel são diferenciados porque possuem 
uma região de resistência negativa para valores de 
tensão menores do que a tensão limiar da junção p -n 
convencional. Essa característica é particularmente útil em osciladores para estabelecer uma forma de onda oscilante a partir de uma fonte de alimenta-ção CC chaveada. Devido à sua reduzida região de  
depleção, eles são considerados também um dis-positivos de alta frequência para aplicações que 
exigem tempo de chaveamento em nanossegundos ou picossegundos.
6.  A região de operação dos fotodiodos é a região de 
polarização reversa. A corrente resultante no diodo aumenta quase linearmente com o aumento na luz 
incidente. O comprimento de onda da luz incidente 
determina qual material resulta na melhor resposta. O selênio é melhor para luz observável a olho nu, enquanto o silício é melhor no caso do uso de luz incidente com comprimentos de onda maiores.vC
tE
Rl
LvC
tCE
C
"Tank"
circuitLRl
(c) (b)
(a)Circuito 
“tanque”
Figura 16.50 Oscilador senoidal.702   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   702 3/11/13   6:34 PM7.  Uma célula fotocondutiva é aquela cuja resistência 
entre terminais diminui exponencialmente com um 
aumento na luz incidente.
8. Um diodo emissor de infravermelho emite um 
feixe de fluxo radiante quando polarizado direta-
mente. A intensidade do padrão de fluxo emitido é quase linearmente relacionada à corrente direta CC 
através do dispositivo.
9. Os LCDs possuem um nível de dissipação de po-
tência muito menor do que os LEDs, mas sua vida 
útil é muito mais curta e eles exigem uma fonte de 
luz interna ou externa .
10.  A célula solar é capaz de converter a energia 
luminosa na forma de fótons em energia elétrica na forma de uma diferença de potencial ou tensão. A tensão entre terminais subirá rapidamente no início com a aplicação de luz, mas, depois, essa as-
censão ocorrerá em uma taxa mais lenta. Em outras palavras, a tensão entre terminais atinge um nível de saturação em um ponto onde qualquer aumento 
adicional na luz incidente terá pouco efeito sobre a magnitude da tensão entre terminais.
11.  Um termistor pode ter regiões de coeficientes de 
temperatura positiva ou negativa determinadas 
pelo material de fabricação ou pela temperatura des-se material. A mudança de temperatura pode ocorrer devido a efeitos internos, como os causados pela corrente através do termistor, ou devido a efeitos externos de aquecimento ou resfriamento.equações
Diodo varactor:
   CT (VR)=C(0)
(1+ 0VR>VT0)n   
onde n = 1/2 para junções de liga
  n = 1/3 para junções difusasn 1>2 para junções de liga  
n 1>3 para junções difusas   
   TCC=C
C0(T1-T0)×100%  %/    C
Fotodiodos:
   l=v
f=3×108 m/s
f
 1Å=10-10m  e  1 lm=1,496 ×10-10 W
 1 fc=1 lm/ft2=1,609 ×10-9 W/m2   
Células solares:
    h=Po(elétrica )
Pi(energia luminosa)  ×100%
=Pmáx(dispositivo)
(área em cm2)(100  mW/c m2)× %001
prObleMas
*Nota: asteriscos indicam os problemas mais difíceis.
Seção 16.2  Diodos de barreira schottky (portadores quentes)
 1.  a)    Descreva, com suas próprias palavras, como a cons-
trução do diodo de portadores quentes é significativa -
mente diferente da construção do diodo semicondutor convencional.
b) Descreva também seu modo de operação.
 2.  a)    Consulte a Figura 16.2. Compare as resistências dinâ-micas dos diodos na região de polarização direta. 
b) Compare os níveis de I
s e VZ.
 3.  Observando os dados da Figura 16.5, determine a corrente de fuga reversa a uma temperatura de 50 °C. Assuma uma relação linear entre os dois parâmetros.
 4.  a)    Utilizando as características elétricas da Figura 16.5, determine a reatância do capacitor em uma frequência de 1 MHz e uma tensão reversa de 1 V .
b) Determine a resistência CC direta do diodo em 10 mA.
 5.  a)    Utilizando os dados da Figura 16.5, trace o gráfico da corrente direta versus tensão direta para o diodo Schottky.b)  Determine a resistência equivalente por trechos para a seção de subida vertical da curva característica.
c)  Determine a tensão de ruptura vertical resultante para o diodo em comparação com o valor de 0,7 V normal-mente usado para um diodo de junção p-n.
 6.  Utilizando o gráfico da Figura 16.6(a):a)  Qual é a tensão direta em uma corrente de 50 mA (observe que a escala é logarítmica) em temperatura ambiente (25 °C)?
b)  Qual é a tensão direta na mesma corrente do item (a), mas a uma temperatura de 125 °C?
c)  O que podemos afirmar sobre o efeito da temperatura na queda de tensão resultante através de um diodo Schottky à medida que a temperatura aumenta?
 7.  Utilizando a curva característica da Figura 16.6(c), deter -
mine a reatância capacitiva do diodo a uma frequência de 1 MHz e um potencial de polarização reversa de 1 V . Ela é significativa?Capítulo 16  Outros dispositivos de dois terminais  703
Boylestad_2012_cap16.indd   703 3/11/13   6:34 PMSeção 16.3 Diodos varactor (varicap)
 8.  a)    Determine a capacitância de transição de um diodo 
varicap de junção difusa em um potencial reverso de 4,2 V se C(0) = 80 pF e V
T = 0,7 V .
b)  A partir dos dados e do resultado do item (a), determine a constante K na Equação 16.2.
 9.  a)    Para um diodo varicap com a curva característica apresentada na Figura 16.7, determine a diferença no valor da capacitância entre os potenciais de polarização reversa de –3 V e –12 V .
b)  Determine a taxa incremental de variação (ΔC / ΔV
r) em 
V = –8 V . Compare esse valor com a taxa de variação 
obtida em V = –2 V .
 *10.  Utilizando a Figura 16.10(a), determine a capacitância total em um potencial reverso de 1 V e de 8 V e determine a razão de sintonia entre esses dois níveis. Como ela se compara com a razão de sintonia para a relação entre os potenciais de polarização reversa de 1,25 V e 7 V?
 11.  Em um potencial de polarização reversa de 4 V , determine a capacitância total para o varactor da Figura 16.10(a) e calcule o valor de Q a partir de Q = 1/(2πƒR
SCt), usando 
uma frequência de 10 MHz e Rs = 3 Ω. Compare com o 
valor de Q determinado pelo gráfico da Figura 16.10(a).
 12.  Determine T1 para um diodo varactor se C0 = 22 pF,  
TCC = 0,02%/°C e ΔC = 0,11 pF devido a um aumento na 
temperatura acima de T0 = 25 °C.
 13.  Qual região de VR sofreria maior mudança de capacitância 
em relação à tensão reversa do diodo da Figura 16.10? Lembramos que se trata de uma escala log-log. A seguir, para essa região, determine a razão da mudança em capa -
citância devido à variação em tensão.
 *14. Utilizando a Figura 16.10(a), compare os valores de Q para 
potenciais de polarização reversa de 1 V e 10 V . Qual é a razão entre os dois? Para uma frequência de ressonância de 10 MHz, qual é a largura de banda para cada tensão de polarização? Compare as larguras de banda obtidas e compare sua razão com a razão entre os valores de Q. 
 15.  Em referência à Figura 16.11, se V
DD = 2 V para o varactor 
da Figura 16.10, determine a frequência ressonante do circuito tanque se C
C = 40 pF e LT = 2 mH.
Seção 16.4 Células solares
 16.  Uma célula solar de 1 cm por 2 cm tem uma eficiência de conversão de 9%. Determine a potência máxima nominal do dispositivo.
 *17.  Se a potência nominal de uma célula solar é determinada de maneira simplificada pelo produto V
OCISC, a maior taxa 
de aumento possível para esse parâmetro é obtida com níveis maiores ou menores de iluminação? Justifique  
sua resposta.
 18.  a)    Com base na Figura 16.13, determine a razão ΔI
SC/Δƒc  
se ƒc1 = 20ƒc.
b)  Utilizando os resultados do item (a), determine o ní-vel de I
SC resultante de uma intensidade de luz de 28  
candelas.
 19.  a)    Para a célula solar da Figura 16.14, determine a razão ΔIV
OC/Δƒc para a faixa de 20 fc a 100 fc se fc1 = 40 fc.
b)  Utilizando os resultados do item (a), determine o valor esperado de V
OC a uma intensidade de luz de 60 fc.
 20.  a)    Esboce a curva 1 V para a mesma célula solar da Figura 16.15, mas com uma intensidade de luz de fc
1.
b)  Trace a curva de potência resultante a partir dos resul-tados do item (a).c)  Qual é a potência nominal máxima? Como ela se 
compara com a potência nominal máxima para uma intensidade de luz fc
2?
 21.  a)   Qual é a energia, em joules, associada aos fótons que possuem um comprimento de onda compatível com o da cor azul no espectro visível?
b)  Repita o item (a) para a cor vermelha.
c)  Os resultados confirmam o fato de que, quanto mais curto o comprimento de onda, maior o nível de energia?
d)  A luz na faixa ultravioleta apresenta maior risco de câncer de pele do que o da faixa infravermelha?  
Por quê?
e)  V ocê sabe por que a luz fluorescente é usada para cultivar plantas em um ambiente escuro?
Seção 16.5 Fotodiodos 22.  Com relação à Figura 16.20, determine I
λ para Vλ = 30 V 
e intensidade da luz igual a 4 × 10–9 W/m2.
 *23.  Determine a queda de tensão através do resistor da Figura 16.19 para um fluxo incidente de 3.000 fc, V
λ = 25 V e  
R = 100 kΩ. Utilize as curvas características da Figura 16.20.
 24. Escreva uma equação para a corrente de diodo da Figura 16.22 versus a intensidade de luz aplicada em candelas.
Seção 16.6 Células fotocondutivas
 *25.  Qual é a taxa aproximada de variação da resistência com a iluminação para uma célula fotocondutiva com a curva característica da Figura 16.26 para os intervalos (a) 0,1 → 1 kΩ, (b) 1 → 10 kΩ e (c) 10 → 100 kΩ? (Observe que a escala é log.) Que região apresenta a maior taxa de variação da resistência com a iluminação?
 26.  O que é a “corrente escura” de um fotodiodo?
 27.  Se a iluminação sobre o diodo fotocondutivo da Figura 16.28 é 10 fc, determine o valor de V
i para estabelecer 6 
V através da célula, se R1 é igual a 5 kΩ. Utilize a curva 
característica da Figura 16.26.
 *28.  Utilizando os dados fornecidos na Figura 16.27, esboce uma curva de condutância percentual versus temperatura 
para 0,01, 1,0 e 100 fc. É possível perceber algum efeito?
 *29.  a)    Esboce a curva de tempo de subida versus iluminação 
utilizando os dados da Figura 16.27.
b)  Repita o item (a) para o tempo de decaimento.
c)  Discuta os efeitos notáveis da iluminação nos itens  
(a) e (b).
 30  A quais cores o dispositivo de CdS da Figura 16.27 é  
mais sensível?
Seção 16.7 emissores de iv 31. a)    Determine o fluxo radiante em uma corrente CC direta de 70 mA para o dispositivo da Figura 16.30.
b)  Determine o fluxo radiante em lúmens para uma cor -
rente CC direta de 45 mA.
 *32. a)    Utilizando a Figura 16.31, determine a intensidade radiante relativa no ângulo de 25° para um dispositivo com janela de vidro plano.
b)  Trace a curva de intensidade radiante relativa versus 
ângulo de irradiação para o dispositivo de encapsula -
mento plano.
 *33. Se 60 mA de corrente direta CC forem aplicados ao emissor de IV SG1010A, qual será o fluxo radiante incidente em lúmens a 5° do centro se o dispositivo tiver um sistema de direcionamento interno? Baseie-se nas figuras 16.30 e 16.31.704   Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap16.indd   704 3/11/13   6:34 PMSeção 16.8 Displays de cristal líquido
 34. Utilizando a Figura 16.35, quais terminais devem ser 
energizados para que o display número 7 seja exibido?
 35.  Com suas palavras, descreva a operação básica de um LCD.
 36.  Discuta as diferenças relativas entre o modo de operação de um LED e um display de LCD.
 37.  Quais são as vantagens e desvantagens relativas de um display de LCD comparado a um display de LED?
Seção 16.9 t ermistores
 *38.  Para o termistor da Figura 16.40, determine a taxa dinâmica de variação da resistência específica com a temperatura em T = 20 °C. Compare com o valor obtido em T = 300 °C. A 
partir dos resultados, determine se a variação da resistência por variação unitária da temperatura é mais acentuada para níveis menores ou maiores de temperatura. Observe que a escala vertical é logarítmica.
 39.  Utilizando a informação fornecida na Figura 16.40, de-termine a resistência total de um material com 2 cm de comprimento e área de superfície perpendicular de 1 cm
2 
à temperatura de 0 °C. Observe que a escala vertical é logarítmica.
 40. a)    Com base na Figura 16.41, determine a corrente na qual uma amostra de material a 25 °C muda o coeficiente de temperatura de positivo para negativo. (A Figura 16.41 é uma escala log.)
b)  Determine os valores de potência e resistência do dispositivo (Figura 16.41) no pico da curva de 0 °C.c)  A uma temperatura de 25 °C, determine a potência 
nominal se o valor da resistência for de 1 MΩ.
 41.  Na Figura 16.43, V = 0,2 V e R
variável  = 10 Ω. Se a corrente 
através do dispositivo indicador for 2 mA e a queda de ten-são nesse medidor for 0 V , qual a resistência do termistor?
Seção 16.10 Diodo túnel
 42.  Quais são as principais diferenças entre um diodo semi-condutor de junção e um diodo túnel?
 *43. Observe, no circuito equivalente da Figura 16.45, que o capacitor aparece em paralelo com a resistência negativa. Determine a reatância do capacitor em 1 MHz e também em 100 MHz se C = 5 pF, e determine a impedância 
total da combinação paralela (com R = –152 Ω) em cada 
frequência. O valor da reatância indutiva é relevante em algumas dessas frequências se L
S = 6 nH?
 *44.  Por que a máxima corrente reversa nominal do diodo túnel pode ser maior do que a corrente nominal direta? (Dica: observe a curva característica e considere a potência no-minal.)
 45.  Determine a resistência negativa para o diodo túnel da Figura 16.44 entre V
T = 0,1 V e VT = 0,3 V .
 46.  Determine os pontos de operação estável para o circuito da Figura 16.48 se E = 2 V , R = 0,39 kΩ e o diodo túnel 
da Figura 16.44 for empregado. 
 *47.  Para E = 0,5 V e R = 51 Ω, esboce v
T para o circuito da 
Figura 16.49 e o diodo túnel da Figura 16.44.
 48.  Determine a frequência de oscilação para o circuito da Figura 16.50 se L = 5 mH, R
1 = 10 Ω e C = 1 μF.Capítulo 16  Outros dispositivos de dois terminais  705
Boylestad_2012_cap16.indd   705 3/11/13   6:34 PMpnpn e outros dispositivospnpn e outros 
dispositivos
Objetivos 
Familiarizar-se com as características e áreas de aplicação de:
• Retificadores controlados de silício (SCRs).
• Chaves controladas de silício (SCSs).
• Chaves com desligamento na porta (GTOs).
• SCRs ativados por luz (LASCRs).
• Diodos Shockley e diacs.
• Triacs.
• Fototransistores e optoisoladores.
• Transistores de unijunção e transistores de unijunção programáveis.
17
17
17
17.1 intrOduçãO
Neste capítulo, serão apresentados vários disposi-
tivos importantes que não foram discutidos em detalhes 
nos capítulos anteriores. O diodo semicondutor de duas camadas levou a dispositivos de três, quatro e até cinco ca-madas. Primeiro será estudada uma família de dispositivos pnpn de quatro camadas: o SCR (retificador controlado 
de silício, do inglês Silicon-Controlled Retifier), a SCS 
(chave controlada de silício, do inglês Silicon-Controlled 
Switch), a GTO (chave com desligamento na porta, do inglês Gate Turn-off Switch), o LASCR (SCR ativado 
por luz, do inglês Light Activated SCR) e um dispositivo de importância crescente, o UJT (transistor de unijunção, do inglês Unijunction Transistor). Esses dispositivos de quatro camadas com um mecanismo de controle costumam ser chamados de tiristores, embora o termo seja aplicado mais frequentemente ao SCR. O capítulo termina com uma introdução ao fototransistor, aos optoisoladores e ao PUT (transistor de unijunção programável, do inglês Programmable Unijunction Transistor).dispOsitivOs pnpn
17.2  retificadOr cOntrOladO 
de silíciO
De todos os dispositivos pnpn, o retificador contro-
lado de silício é o de maior interesse. Lançado em 1956 
pela Bell Telephone Laboratories, algumas das áreas mais comuns de aplicação do SCR são as de controle de relés, circuitos de retardo de tempo, fontes de alimen-tação reguladas, chaves estáticas, controles de motor, choppers, inversores, cicloconversores, carregadores de bateria, circuitos de proteção, controles de aquecedores e controles de fase.
Recentemente, os SCRs foram projetados para 
controlar potências de até 10 MW, com especifica-
ções individuais de até 2000 A em 1800 V . Sua faixa de frequência de aplicação também foi ampliada para até 50 kHz, permitindo algumas aplicações de alta fre-quência, como o aquecimento por indução e a limpeza 
ultrassônica.
Boylestad_2012_cap17.indd   706 3/11/13   6:31 PM17.3  OperaçãO básica dO 
retificadOr cOntrOladO de silíciO
Como indica a terminologia, o SCR é um retifica -
dor construído de silício com um terceiro terminal para 
controle. O silício foi escolhido devido à sua capacidade de trabalhar em altas potências e em altas temperaturas. A operação básica do SCR é diferente daquela do diodo semicondutor de duas camadas, pois um terceiro terminal chamado porta (gate) determina quando o retificador 
muda do estado de circuito aberto para o de curto-circuito. Não basta polarizar diretamente a região anodo-catodo do dispositivo. Na região de condução, a resistência dinâmica do SCR varia tipicamente de 0,01 Ω a 0,1 Ω. A resistência reversa tipicamente é de 100 kΩ ou mais.
Na Figura 17.1 é mostrado o símbolo gráfico para 
o SCR com as conexões correspondentes para a estrutura semicondutora de quatro camadas. Como indica a Figura 17.1(a), para que se estabeleça a condução direta, o anodo deve ser positivo em relação ao catodo. Não se trata, en-tretanto, de critério suficiente para ligar o dispositivo. Um pulso de magnitude suficiente também deve ser aplicado à porta para estabelecer uma corrente de disparo na porta, representada simbolicamente por I
GT.
Um exame mais detalhado da operação básica de um 
SCR é melhor realizado a partir da divisão da estrutura pnpn de quatro camadas da Figura 17.1(b) em duas estru-
turas de transistor de três camadas, como vemos na Figura 17.2(a), e considerando-se, então, o circuito resultante da Figura 17.2(b).
Observe que um dos transistores da Figura 17.2 é 
um dispositivo npn,  e o outro, um transistor pnp. Para 
efeito de análise, o sinal mostrado na Figura 17.3(a) será aplicado à porta do circuito da Figura 17.2(b). Durante o intervalo 0 → t
1, Vporta = 0 V , o circuito da Figura 17.2(b) 
aparecerá como mostra a Figura 17.3(b) (Vporta = 0 V é 
equivalente ao terminal da porta aterrado, como mostra a figura). Para V
BE2 = Vporta = 0 V , a corrente de base IB2 = 0, 
e IC2 será aproximadamente ICO. A corrente de base de Q1, 
IB1 = IC2 = ICO, é muito pequena para ligar Q1. Portanto, 
ambos os transistores estão no estado “desligado”, o que resulta em uma alta impedância entre o coletor e o emissor de cada transistor e na representação de circuito aberto para o retificador controlado de silício da Figura 17.3(c).
Em t = t
1, um pulso de VG volts aparecerá na porta 
do SCR. Na Figura 17.4(a) são mostradas as condições do circuito estabelecidas com essa entrada. O potencial V
G 
foi determinado como grande o suficiente para ligar Q2 
(VBE2 = VG). A corrente do coletor de Q2 se eleva, então, 
a um valor suficiente para ligar Q1 (IB1 = IC2). Como Q1 
liga, IC1 aumenta, o que resulta em um aumento corres-
Porta
PortaAnodo
AnodoCatodo
Catodo
Figura 17.1  (a) Símbolo do SCR; (b) construção básica.
PortaPortaAnodo
AnodoCatodo
Catodo
Figura 17.2  Circuito equivalente do SCR com dois 
transistores.capítulo 17  pnpn e outros dispositivos 707
Boylestad_2012_cap17.indd   707 3/11/13   6:31 PMpondente em IB2. O aumento na corrente de base para Q2 
resultará em um aumento adicional em IC2. O resultado 
final será um aumento regenerativo na corrente de coletor 
de cada transistor. A resistência anodo-catodo resultante (R
SCR = V/IA) é, então, pequena porque IA é grande, re-sultando em uma representação de curto-circuito para o SCR, como indica a Figura 17.4(b). A ação regenerativa descrita resulta em SCRs com tempos de ativação típicos de 0,1 μ s a 1 μ s. No entanto, dispositivos de alta potência 
na faixa de 100 A a 400 A podem ter tempos de ativação de 10 μ s a 25 μ s.
Além do disparo pela porta, os SCRs também podem 
ser ligados pelo aumento significativo da temperatura do dispositivo ou pela elevação da tensão anodo-catodo até o valor de ruptura mostrado nas curvas características da Figura 17.7.
A próxima questão que interessa é: quanto tempo 
dura o desligamento e como ele é obtido? Um SCR não pode ser desligado simplesmente pela remoção do sinal da 
porta, e apenas alguns podem ser desligados pela aplicação de um pulso negativo ao terminal da porta, como mostra a Figura 17.3(a) em t = t
3.
Os dois métodos gerais de desligamento de SCRs são 
classificados como interrupção da corrente de anodo e 
técnica de comutação forçada.
A Figura 17.5 mostra as duas possibilidades para 
interrupção da corrente. Na Figura 17.5(a), IA é igual a 
zero quando a chave é aberta (interrupção série); na Fi-
gura 17.5(b), a mesma condição é obtida quando a chave é fechada (interrupção paralela).
A comutação forçada é a imposição de uma corrente 
através do SCR no sentido oposto ao da condução direta. Há uma grande variedade de circuitos para realizar essa função, alguns dos quais podem ser encontrados nos ma-nuais dos principais fabricantes nessa área. A Figura 17.6 mostra um dos tipos mais básicos. Como indica a figura, o circuito de desligamento consiste em um transistor npn, uma fonte CC V
B e um gerador de pulsos. Durante a 
condução do SCR, o transistor está no estado “desligado”, Vporta
t1t2–VGVG
t3t4
(a)Q1
Alta impedância 
(aproximação de 
circuito aberto)V
Q2
E2= 0 V VportaIA≅ ICO
IC2= ICOIB2
VBE2
(c)E1V
E2E1
+
–IB1
(b)
Figura 17.3  Estado “desligado” do SCR.
(b)E1V
E2Baixa impedância 
(aproximação de curto-circuito)I
AQ1
Q2IC2IB2
VBE2+
–IB1V
VGIC1E1
E2
(a)+
–IK (catodo) ≅ IAIA
Figura 17.4  Estado “ligado” do SCR.708   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   708 3/11/13   6:31 PMisto é, IB = 0, e a impedância coletor-emissor é muito alta 
(para todas as finalidades práticas, trata-se de um circuito 
aberto). Essa alta impedância isolará o circuito de desliga-mento, de forma que a operação do SCR não seja afetada. Para o desligamento, um pulso positivo é aplicado à base do transistor, fazendo-o conduzir fortemente, e isso resulta em uma impedância muito baixa do coletor para o emissor (representando um curto-circuito). O potencial da fonte aparece diretamente sobre o SCR, como mostra a Figura 17.6(b), forçando a corrente através dele no sentido reverso para cortá-lo. Tempos de desligamento de SCRs situam-se tipicamente entre 5 μs e 30 μs.
17.4  características e 
especificações dO scr
Na Figura 17.7 são mostradas as características 
de um SCR para vários valores de corrente de porta. As correntes e tensões de maior interesse são indicadas na curva característica. Segue uma descrição breve de cada uma delas.1.  A tensão de ruptura direta V
(BR)F* é a tensão acima 
da qual o SCR entra na região de condução. O aste-risco (*) é uma letra a ser adicionada que depende da condição do terminal da porta, como vemos a seguir:O = circuito aberto de G para K
S = curto-circuito de G para K
R = resistor de G para KV = polarização fixa (tensão) de G para K
2.  A corrente de manutenção (I
H) é o valor de corrente 
abaixo do qual o SCR passa do estado de condução para a região de bloqueio direto sob condições es-tabelecidas.
3.  As regiões de bloqueio direto e reverso são aquelas 
que correspondem à condição de circuito aberto para o retificador controlado que bloqueiam o fluxo de carga (corrente) do anodo para o catodo.
4.  A tensão de ruptura reversa é equivalente à região 
Zener ou de avalanche do diodo semicondutor de duas camadas.
É óbvio que as características do SCR apresentadas na 
Figura 17.7 são muito similares às do diodo semicondutor 
de duas camadas básico, exceto pelo “desvio” horizontal à direita antes da entrada na região de condução. É essa região de saliência horizontal que dá à porta o controle sobre a resposta do SCR. Para a curva de linha contínua na Figura 17.7 (I
G = 0), VF deve atingir a maior tensão de 
ruptura (V(BR)F*) antes que o efeito de “colapso” ocorra e o 
SCR possa entrar na região de condução, correspondendo ao estado ligado. Como mostrado na mesma figura, se a corrente de porta for elevada para I
G1 pela aplicação de 
uma tensão de polarização ao terminal da porta, o valor de V
F necessário para a condução (VF1) será consideravel -
mente menor. Observe também que IH cai com o aumento (b)IA = 0
(a)IA = 0
Figura 17.5  Interrupção da corrente do anodo.
VB+ –VB+ –LigarDesligar
Figura 17.6  Técnica de comutação forçada.capítulo 17  pnpn e outros dispositivos 709
Boylestad_2012_cap17.indd   709 3/11/13   6:31 PMem IG. Se aumentado para IG2, o SCR dispara em valores de 
tensão muito baixos (VF3), e as características começam a 
se aproximar daquelas do diodo de junção p-n. Observando 
as curvas em um sentido completamente diferente, para uma tensão V
F particular, digamos VF2 (veja a Figura 17.7), 
vemos que, se a corrente da porta for aumentada de IG = 
0 até IG1 ou mais, o SCR disparará.
As características da porta são mostradas na Figura 
17.8. As características da Figura 17.8(b) constituem uma versão expandida da região sombreada da Figura 17.8(a). Nesta figura, os três valores nominais de porta de maior interesse, P
GFM, IGFM e VGFM, estão indicados. Cada um é 
incluído nas curvas da mesma maneira que é empregado pelo transistor. Exceto para porções da região sombreada, qualquer combinação de corrente e tensão de porta que cair dentro dessa região disparará qualquer SCR na série de componentes para os quais essas características são for -
necidas. A temperatura determinará quais seções da região sombreada devem ser evitadas. Em – 65 °C, a corrente mínima que disparará a série de SCRs é 100 mA, enquanto em +150 °C, apenas 20 mA são necessários. O efeito da temperatura sobre a tensão mínima de porta não costuma ser indicado em curvas desse tipo, já que potenciais de  
3 V ou mais normalmente são obtidos com facilidade. Como indica a Figura 17.8(b), um mínimo de 3 V é indi-cado para todas as unidades para a faixa de temperatura de interesse.Outros parâmetros normalmente incluídos na folha 
de especificações de um SCR são o tempo de ativação ( t
on) 
e o tempo de desligamento (toff), a temperatura da junção 
(TJ) e a temperatura de encapsulamento (TC), todos os quais 
devem ser, por ora, autoexplicativos.
O tipo de encapsulamento e a identificação dos 
terminais dos SCRs variam com a aplicação. Tipos de encapsulamento e identificação dos terminais de alguns SCRs são fornecidos na Figura 17.9.
17.5 aplicações dO scr
Algumas das aplicações possíveis para o SCR foram 
listadas na introdução (Seção 17.2). Nesta seção, abordare-mos cinco aplicações: uma chave estática, um sistema de controle de fase, um carregador de bateria, um controlador de temperatura e um sistema de iluminação de emergência com fonte única.
chave estática em série
Uma chave estática em série de meia-onda é mostrada 
na Figura 17.10(a). Se a chave estiver fechada, como mos-tra a Figura 17.10(b), uma corrente de porta fluirá durante a porção positiva do sinal de entrada, ligando o SCR. O re-sistor R
1 limita a corrente de porta. Quando o SCR é ligado, 
a tensão anodo-catodo (VF) cai para o valor de condução, 
o que resulta em uma corrente de porta muito reduzida e +–
VFIA
IGIAK AVF
IG2 IG1
VF3VF2VF1V(BR)F*Tensão de ruptura 
reversaCorrente de  
manutençãoIH
Região de bloqueio  
reversoRegião de bloqueiodiretoTensão de ruptura diretaRegião de condução direta
IG = 0
     
Figura 17.7  Características do SCR.710   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   710 3/11/13   6:32 PMem uma perda muito pequena no circuito da porta. Para a 
região negativa do sinal de entrada, o SCR corta, uma vez que o anodo fica negativo em relação ao catodo. O diodo D
1 é incluído para impedir uma corrente reversa na porta.
As formas de onda resultantes para corrente e 
tensão na carga estão mostradas na Figura 17.10(b).  
O resultado é um sinal retificado em meia-onda através da carga. Caso se deseje menos de 180° de condução, a chave pode ser fechada em qualquer valor de fase durante a porção positiva do sinal de entrada. A chave pode ser eletrônica, eletromagnética ou mecânica, de-pendendo da aplicação.controle de fase com resistência variável
Um circuito capaz de estabelecer um ângulo de con-
dução entre 90° e 180° é mostrado na Figura 17.11(a).  
O circuito é semelhante ao da Figura 17.10(a), exceto pela adição de um resistor variável e pela eliminação da chave.  
A combinação dos resistores R e R
1 limitará a corrente de 
porta durante a porção positiva do sinal de entrada. Se R1 for 
ajustado em seu valor máximo, a corrente de porta jamais atingirá o valor de condução (ligado). Conforme R
1 é redu-
zido, a corrente de porta aumenta, considerando-se a mesma tensão de entrada. Dessa forma, a corrente de porta necessária para a condução pode ser estabelecida em qualquer ponto (a)Anodo
Porta
CatodoAnodo
PortaCatodo
(b)         PortaPorta
CatodoCatodo
Anodo Anodo
(c)         
Figura 17.9  Tipos de encapsulamento e identificação dos terminais de SCRs.Tensão mínima 
de porta necessária para o disparo de todas as unidades
Área de disparo preferidaTensão instantânea de porta (V )Máxima potência de porta instantânea permissível − 12,0 W10
8
6
4
3
2
00,1 0,4 0,8 1,2 1,6 2,0I
G (A)PGFM  = 12 W, IGFM  = 20 A, VGFM  = 10 VNotas: (1)  Temperatura da junção   −65°C a +150°C
(2)  Áreas sombreadas representam local 
      de possíveis pontos de disparos de
       − 65°C a +150°C
Tensão instantânea de porta (V )
Corrente instantânea de porta 3
2
1
50 1000
IG (mA)+25°C
150°C  = 0,15 V−65°CCorrente mínima de porta 
necessária para o disparo 
de todas as unidades em
Tensão máxima de porta que não disparará qualquer unidade em+150°C 
(a)(b)1
(0,1A)
Figura 17.8  Características de porta para o SCR (GE série C38).capítulo 17  pnpn e outros dispositivos 711
Boylestad_2012_cap17.indd   711 3/11/13   6:32 PMentre 0° e 90°, como mostra a Figura 17.11(b). Se R1 for 
baixo, o SCR disparará quase imediatamente, e o resultado 
será a mesma ação que aquela obtida do circuito da Figura 17.10(a) (condução de 180°). No entanto, como indicado anteriormente, se R
1 for aumentado, uma tensão de entrada 
maior (positiva) será necessária para disparar o SCR. Como mostra a Figura 17.11(b), o controle não pode ser estendido além da fase de 90°, uma vez que a entrada tem seu máximo nesse ponto. Se o circuito de controle falhar e não houver disparo nesse e em valores menores de tensão de entrada du-rante o trecho de subida da entrada, podemos esperar a mesma resposta durante o trecho de descida da onda de entrada.  
A operação aqui é normalmente chamada, em termos técni-cos, de controle de fase em meia-onda com resistência vari-ável. Trata-se de um método eficaz para controlar a corrente rms e, consequentemente, a potência para a carga.
regulador carregador de bateria
Uma terceira aplicação bastante comum do SCR 
consiste em um regulador carregador de bateria . Os 
componentes fundamentais do circuito são mostrados na Figura 17.12. Observe que o circuito de controle foi destacado para fins de discussão.Como indica a figura, D
1 e D2 estabelecem um sinal 
retificado de onda completa através do SCR1 e da bateria 
de 12 V a ser carregada. Quando a tensão na bateria está baixa, o SCR
2 é cortado (“desligado”) por motivos que 
serão explicados brevemente. Com o SCR2 aberto, o cir -
cuito de controle com SCR1 é exatamente o mesmo que a 
chave estática de controle já discutida nesta seção. Quando a entrada retificada em onda completa for suficientemente grande para produzir a corrente de porta necessária para a condução (controlada por R
1), o SCR1 conduzirá e o 
carregamento da bateria começará. No início do carre-gamento, a baixa tensão da bateria resultará em uma baixa tensão V
R, como determinada pelo circuito divisor 
de tensão simples. A tensão VR é, por sua vez, pequena 
demais para levar o diodo Zener de 11,0 V à condução. No estado “desligado”, o diodo Zener é, efetivamente, um circuito aberto, mantendo SCR
2 cortado, uma vez que sua 
corrente de porta é igual a zero. O capacitor C1 é incluído 
para evitar que qualquer transiente de tensão no circuito ligue acidentalmente o SCR
2. Lembramos, com base na 
teoria de análise de circuitos, que a tensão não pode variar instantaneamente em um capacitor. Dessa maneira, C
1 
evita que efeitos transitórios afetem o SCR.++ –
(a)Chave mecânica, 
eletrônica ou eletromagnética I
L
RL
VF
KR1
D1
GA
IG
(b)RL
KR1
D1
GA+
––
Figura 17.10  Chave estática em série de meia-onda.
RLAR
R1
K
IG
(a)G0°90°
(b)90° Condução de 
Figura 17.11  Controle de fase em meia-onda com resistência variável.712   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   712 3/11/13   6:32 PMÀ medida que ocorre o carregamento, a tensão da 
bateria sobe até um ponto em que VR é suficientemente 
alta para que o Zener de 11,0 V conduza e dispare o SCR2. 
Uma vez que SCR2 é disparado, a representação de curto-
-circuito para o SCR2 resulta em um circuito divisor de 
tensão determinado por R1 e R2, que mantém V2 em um 
nível muito pequeno para ligar o SCR1. Quando isso ocor -
re, a bateria está completamente carregada, e o estado de 
circuito aberto de SCR1 corta a corrente de carga. Portanto, 
o regulador recarrega a bateria sempre que a tensão cai e evita a sobrecarga quando a carga está completa.
controlador de temperatura
O diagrama esquemático do controle de um aquecedor 
de 100 W utilizando SCR é mostrado na Figura 17.13. Ele é projetado de tal maneira que o aquecedor de 100 W liga e desliga de acordo com os termostatos. Termostatos de mer -
cúrio são muito sensíveis à variação de temperatura. Eles detectam mudanças de até 0,1 °C; porém, são limitados em aplicação pelo fato de poderem operar apenas com níveis de corrente muito baixos — abaixo de 1 mA. Nessa aplicação, o SCR serve como um amplificador de corrente em um elemento de chaveamento de carga. Não é um amplificador no sentido de amplificar o nível de corrente do termostato. Em vez disso, é um dispositivo cujo alto nível de corrente é controlado pelo funcionamento do termostato.
Deve ficar claro que o circuito em ponte é conectado 
à fonte CA por meio do aquecedor de 100 W. Isso resultará em uma tensão retificada de onda completa aplicada ao SCR. Quando o termostato está aberto, o capacitor é car -
regado até o potencial de disparo da porta em cada pulso do sinal retificado. A constante de tempo de carga é de-terminada pelo produto RC. Isso disparará o SCR durante 
cada semiciclo do sinal de entrada, permitindo um fluxo de carga (corrente) para o aquecedor. Quando a temperatura sobe, o termostato condutivo curto-circuitará o capacitor, eliminando a possibilidade de carregamento do capacitor até o potencial de disparo do SCR. O resistor de 510 kΩ contribuirá, então, para manter uma corrente muito baixa (menos de 250 μA) através do termostato. 
sistema de iluminação de emergência
A última aplicação para o SCR a ser descrita é mos-
trada na Figura 17.14. Trata-se de um sistema de ilumi -
nação de emergência de fonte única que manterá a carga em uma bateria de 6 V para garantir sua disponibilidade, e também fornecerá a energia CC a uma lâmpada em caso Carga do aquecedor de 100 W
Terminais trançados 
para minimizar surto
Termostato de Hg em invólucro de vidro D
1
D4D2
D3SCR
0,1 μFR1
510 kΩ120 V CA
60 HzGE C58
Figura 17.13  Controlador de temperatura.Mecanismo de controle
D1
D2R1
R2
R4
R5V2
1 kΩ11 VSCR1
SCR247 Ω (2 W)47 Ω
(2 W)
47 Ω
(2 W)
50 μF750 Ω
(1 W)Bateria de 12 VGE
C5UGEC20F117 V
CA
V
R+
–+
– R3 C1
Figura 17.12  Regulador carregador de bateria.capítulo 17  pnpn e outros dispositivos 713
Boylestad_2012_cap17.indd   713 3/11/13   6:32 PMde falta de energia. Um sinal retificado de onda completa 
aparecerá sobre a lâmpada de 6 V devido aos diodos D2 e 
D3. O capacitor C1 será carregado até uma tensão um pouco 
menor do que a diferença entre o valor de pico do sinal retificado de onda completa e a tensão CC através de R
2 
estabelecida pela bateria de 6 V . Por garantia, a tensão no catodo do SCR
1 é mais alta do que a do anodo, e a tensão 
porta catodo é negativa, o que assegura que o SCR não esteja conduzindo. A bateria é carregada através de R
1 e D1 
a uma taxa determinada por R1. A carga somente ocorrerá 
quando o anodo de D1 tiver uma tensão maior do que seu 
catodo. O nível CC do sinal retificado de onda completa garante que a lâmpada se acenda quando a alimentação é ligada. Havendo falta de energia elétrica, o capacitor C
1 
descarrega por meio de D1, R1 e R3 até o catodo de SCR1 
ser menos positivo do que o anodo. Simultaneamente, a tensão no ponto comum de R
2 com R3 se torna positiva e 
estabelece uma tensão porta catodo suficiente para dispa-rar o SCR. Uma vez disparado, a bateria de 6 V fornece corrente pelo SCR
1 e energiza a lâmpada, mantendo sua 
iluminação. Uma vez restaurada a tensão da rede, o capa -
citor C1 recarrega e restabelece o estado de não condução 
de SCR1 como descrito anteriormente.17.6 chave cOntrOlada de silíciO
A chave controlada de silício (SCS), assim como o 
retificador controlado de silício, é um dispositivo pnpn de quatro camadas. As quatro camadas semicondutoras da SCS estão disponíveis devido à adição de uma porta anodo, como mostra a Figura 17.15(a). O símbolo gráfico e o circuito equivalente a transistor são mostrados na mesma figura. As características do dispositivo são basicamente as mesmas do SCR. O efeito de uma corrente de porta anodo é muito semelhante ao demonstrado para a corrente de porta na Figura 17.7. Quanto mais alta a corrente de porta anodo, menor a tensão anodo-catodo requerida para ligar o dispositivo.
A conexão de porta anodo pode ser usada para ligar 
e desligar o dispositivo. Para ligar o dispositivo, um pul -
so negativo deve ser aplicado ao terminal de porta anodo, enquanto um pulso positivo é necessário para desligar o dispositivo. A necessidade de pulsos diferentes, como indicado há pouco, pode ser demonstrada utilizando-se o circuito da Figura 17.15(c). Um pulso negativo na porta anodo polariza diretamente a junção base-emissor de Q
1, ligando-o. A intensa corrente do coletor resultante 
Anodo AnodoAnodo
Porta 
anodoPorta anodoPorta anodo
Porta catodo
Porta catodoPorta catodo
CatodoCatodo
Catodo
Figura 17.15  Chave controlada de silício (SCS): (a) construção básica; (b) símbolo gráfico; (c) circuito equivalente a transistor.
+
–Selecione para ter a taxa de car ga 
desejada (valor e potência)
Entrada 
CA
Bateria
de 6 V,
,
Lâmpada
de 6 V
Figura 17.14  Sistema de iluminação de emergência de fonte única.714   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   714 3/11/13   6:32 PMIC1 liga Q2, e isso resulta em uma ação regenerativa 
e liga o dispositivo SCS. Um pulso positivo na porta 
anodo polariza reversamente a junção base-emissor de Q
1, cortando-o, o que resulta em um circuito aberto 
e desliga o dispositivo. De modo geral, a corrente de disparo de porta anodo é maior em magnitude do que a corrente de porta catodo necessária. Para um dispositi-vo SCS representativo, a corrente de disparo de porta anodo é de 1,5 mA, enquanto a corrente de porta catodo necessária é de 1 μ A. A corrente de porta requerida para 
ligar o dispositivo em cada um dos terminais é afetada por muitos fatores. Alguns deles são: temperatura de operação, tensão anodo-catodo, posição da carga e tipo de catodo, conexão porta anodo e porta anodo-anodo (curto-circuito, circuito aberto, polarização, carga etc.). Tabelas, gráficos e curvas estão normalmente disponí-veis para cada dispositivo a fim de fornecer o tipo de informação indicado anteriormente.
Os três tipos de circuito de desligamento (corte) 
mais utilizados para a SCS são mostrados na Figura 17.16. Quando um pulso é aplicado ao transformador do circuito da Figura 17.16(a), o transistor conduz in-tensamente, resultando em uma característica de baixa impedância (≅ curto-circuito) entre coletor e emissor. 
Esse ramo de baixa impedância desvia a corrente de anodo da SCS, derrubando-a abaixo do valor de ma-nutenção e, consequentemente, cortando a SCS. De modo semelhante, o pulso positivo na porta anodo da Figura 17.16(b) corta a SCS pelo mecanismo descrito anteriormente nesta seção. O circuito da Figura 17.16(c) pode ser ligado ou desligado por um pulso de magnitude 
apropriada na porta catodo. O desligamento será possível somente se o valor correto de R
A for empregado. Ele 
controla a quantidade de realimentação regenerativa, cuja magnitude é crítica para esse tipo de operação. Observe a variedade de posições nas quais o resistor de carga R
L pode ser colocado. Diversos manuais e livros 
sobre semicondutores apresentam diversas outras pos-sibilidades de conexão.
Uma vantagem da SCS sobre um SCR correspon-
dente é a redução do tempo de desligamento, tipicamente na faixa de 1 μ s a 10 μs para a SCS, e de 5 μ s a 30 μ s 
para o SCR. Outras vantagens que podemos destacar são: controle elevado, sensibilidade de disparo e situação de disparo mais previsível. Atualmente, entretanto, a SCS é limitada a operações em valores baixos de potência, corrente e tensão. Valores típicos de correntes máximas de anodo estão na faixa de 100 mA a 300 mA, com va-lores nominais de dissipação (de potência) de 100 mW a 500 mW.
A identificação dos terminais em uma SCS é mostra-
da na Figura 17.17 com uma SCS encapsulada.
GA
GKKA(a)
(b)
Figura 17.17  Chave controlada de silício (SCS):  
(a) dispositivo; (b) identificação dos terminais.
offoffA
C
Figura 17.16  Técnicas de desligamento da SCS.capítulo 17  pnpn e outros dispositivos 715
Boylestad_2012_cap17.indd   715 3/11/13   6:32 PMsensor de tensão
Algumas das áreas mais comuns de aplicação in-
cluem uma ampla variedade de circuitos de computador 
(contadores, registradores e circuitos de temporização), geradores de pulso, sensores de tensão e osciladores. Uma aplicação simples para uma SCS como um dispositivo sensor de tensão é mostrada na Figura 17.18. É um sistema de alarme com n entradas de várias estações. Qualquer 
entrada liga uma SCS específica, o que resulta em um relé de alarme energizado e luz no circuito de porta anodo para indicar a localização da entrada (perturbação). 
circuito de alarme
Outra aplicação da SCS está no circuito de alarme 
da Figura 17.19. RS representa um resistor sensível à 
temperatura, à luz ou à radiação, isto é, um elemento cuja resistência diminuirá com a aplicação de qualquer uma das três fontes de energia listadas. O potencial de porta catodo é determinado pelo divisor de tensão formado por R
S e o resistor variável. Observe que o potencial de porta 
estará em aproximadamente 0 V se RS for igual ao valor 
ajustado no resistor variável, uma vez que a queda de tensão em ambos os resistores será de 12 V . Entretanto, se R
S diminuir, o potencial nesta junção aumentará até 
que a SCS seja polarizada diretamente, fazendo-a ligar e energizar o relé de alarme.
O resistor de 100 kΩ é incluído para reduzir a pos-
sibilidade de disparo acidental do dispositivo através de um fenômeno conhecido como efeito taxa. Ele é causado pelos valores de capacitância de dispersão entre as portas. Um transitório de alta frequência pode estabelecer uma corrente de base suficiente para ligar a SCS acidentalmen-te. O dispositivo é desativado pressionando-se o botão de reset, o qual interrompe o caminho de condução da SCS 
e reduz a corrente de anodo para zero.17.7  chave cOm desligamentO 
na pOrta
A chave com desligamento na porta (GTO) é o 
terceiro dispositivo pnpn a ser introduzido neste capítulo. 
Como o SCR, no entanto, ele tem apenas três terminais ex-
ternos, como indica a Figura 17.20(a). Seu símbolo gráfico é mostrado na Figura 17.20(b). Embora esse símbolo seja diferente do SCR e da SCS, o equivalente a transistor é exatamente o mesmo e as características são semelhantes.
A vantagem mais óbvia do GTO sobre o SCR ou 
a SCS é o fato de que ele pode ser ligado ou desligado 
por meio da aplicação do pulso apropriado à porta cato-do (sem a porta anodo e os circuitos associados exigi-dos pela SCS). Uma consequência dessa capacidade de desligamento é o aumento no valor da corrente de porta requerida para disparo. Para um SCR e um GTO com especificações de corrente rms máxima semelhantes, a corrente de disparo de porta de um SCR particular é  
30 μA, enquanto a corrente de disparo do GTO é 20 mA. 
'Relé de 
alarme(para efeito taxa)
Ajustável entre 1 kΩ e 1 MΩR
Figura 17.19  Circuito de alarme. 
Alarme
Entrada Entrada 2 Entrada 3
Figura 17.18  Circuito de alarme com SCS.716   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   716 3/11/13   6:32 PMA corrente de desligamento de um GTO é um pouco 
maior do que a corrente de disparo. Os valores de corrente máxima rms e de dissipação atuais se limitam a cerca de 3 A e 20 W, respectivamente.
Uma segunda característica muito importante do 
GTO é o chaveamento aprimorado. O tempo de ativação é semelhante ao do SCR (tipicamente 1 μs), mas o tempo de desligamento, aproximadamente de mesma duração 
(1 μs), é muito menor do que o tempo de desligamento 
típico de um SCR (5 μs a 30 μs). O fato de o tempo de desligamento ser semelhante ao tempo de ativação, e não consideravelmente maior, permite o uso deste dispositivo em aplicações de alta velocidade.Um GTO típico e sua identificação de terminais são 
mostrados na Figura 17.21. As características de entrada 
relativas à porta do GTO e circuitos de desligamento podem ser encontrados em manuais ou folhas de especi -
ficação. A maioria dos circuitos de desligamento dos SCR pode ser usada para os GTOs.
gerador de dente de serra
Algumas das áreas de aplicação do GTO incluem 
contadores, geradores de pulso, multivibradores e regula-dores de tensão. A Figura 17.22 apresenta uma ilustração de um simples gerador de dente de serra utilizando um GTO e um diodo Zener.
Quando a fonte é energizada, o GTO liga, resul-
tando em um curto-circuito equivalente entre anodo e catodo. O capacitor C
1 começará então a ser carregado 
em direção ao valor da fonte de tensão, como mostra a Figura 17.22. Quando a tensão através do capacitor C
1 
ultrapassa o potencial de Zener, ocorre uma reversão na tensão porta catodo, estabelecendo-se uma reversão na corrente de porta. Então, a corrente de porta negativa será grande o suficiente para desligar o GTO. Quando o GTO desliga, resultando em um circuito aberto, o capacitor C
1 
G
KA
Anodo
Porta
Catodo
Figura 17.21  GTO típico e a identificação de  
seus terminais.
Fonte
de 200 V,
,
Figura 17.22  Gerador de dente de serra com GTO.
        CatodoPortaAnodo
CatodoAnodo
Figura 17.20  Chave com desligamento na porta (GTO): 
(a) construção básica; (b) símbolo.capítulo 17  pnpn e outros dispositivos 717
Boylestad_2012_cap17.indd   717 3/11/13   6:32 PMdescarrega através do resistor R3. O tempo de descarga 
será determinado pela constante de tempo do circuito  
τ = R3C1. A escolha adequada de R3 e C1 resulta na forma 
de onda de dente de serra da Figura 17.22. Quando o 
potencial de saída Vo cai abaixo de VZ, o GTO é ligado e 
o processo se repete.
17.8 scr ativadO pOr luz
O próximo na série de dispositivos pnpn que abor -
daremos é o SCR ativado por luz (LASCR). Como indica a terminologia, é um SCR cujo estado é controlado pela incidência de luz sobre uma camada de silício se-micondutor do dispositivo. A construção básica de um LASCR é mostrada na Figura 17.23(a). Um terminal de porta é incluído para permitir o disparo do dispositivo utilizando métodos comuns usados no SCR. Observe também, na figura, que a superfície de montagem para a pastilha de silício é a conexão anodo do dispositivo. Os símbolos gráficos mais comumente empregados para o LASCR são fornecidos na Figura 17.23(b). A identi-ficação dos terminais e um LASCR típico aparecem na Figura 17.24(a).
Algumas das áreas de aplicação do LASCR in-
cluem controles ópticos de luz, relés, controle de fase, controle de motor e uma variedade de aplicações em computadores. Os valores nominais de corrente máxima (rms) e de potência para LASCRs comercialmente dis-poníveis são, respectivamente, cerca de 3 A e 0,1 W.  
As características (disparo pela luz) de um LASCR re-presentativo são mostradas na Figura 17.24(b). Observe nessa figura que um aumento na temperatura da junção resulta em uma redução da energia luminosa necessária para ativar o dispositivo.circuitos and/Or
Uma aplicação interessante de um LASCR aparece 
nos circuitos AND e OR da Figura 17.25. Somente quando a luz incide sobre o LASCR
1 e sobre o LASCR2 é que a 
representação de curto-circuito para cada um deles pode ser aplicada, fazendo com que a tensão da fonte apareça sobre a carga. Para o circuito OR, a energia luminosa que incide sobre o LASCR
1 ou sobre o LASCR2 é suficiente 
para que a tensão da fonte apareça sobre a carga.
O LASCR é mais sensível à luz quando o terminal 
da porta está aberto. Sua sensibilidade pode ser reduzida e controlada até certo ponto pela inserção de um resistor na porta, como mostra a Figura 17.25.
relé de travamento
Uma segunda aplicação para o LASCR é mostrada 
na Figura 17.26. Trata-se de um análogo a semicondutor de um relé eletromecânico. Observe que ele oferece isolação completa entre a entrada e o elemento de chaveamento. A corrente de energização pode ser aplicada através de um diodo emissor de luz ou uma lâmpada, como mostra a figura. A luz incidente liga o LASCR e permite o fluxo de corrente pela carga, como estabelecido pela fonte CC. O LASCR pode ser desligado utilizando-se a chave de reset  
S
1. O sistema oferece vantagens adicionais sobre uma chave 
eletromecânica, como longa vida, resposta em microssegun-dos, tamanho pequeno e eliminação de ruídos nos contatos.
17.9 diOdO shOckley
O diodo Shockley é um diodo pnpn de quatro ca-
madas com apenas dois terminais externos, como mostra a Figura 17.27(a) com seu símbolo gráfico. A curva ca-racterística [Figura 17.27(b)] do dispositivo é exatamente 
LuzTopo 
de vidro
Terminal 
de porta
Lacre 
herméticoTerminal de
catodo
Lacre hermético
Pastilha de silícioVedação  
principal soldada
Área sensível à luzPorta
PortaAnodo Anodo
Catodo Catodo
Figura 17.23  SCR ativado por luz (LASCR): (a) construção básica; (b) símbolos.718   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   718 3/11/13   6:32 PM(b) (a)Carga
FonteLASCR1
LASCR2LASCR1 LASCR2Carga
Fonte
Figura 17.25  Circuito lógico optoeletrônico com LASCR: (a) porta AND: a entrada para LASCR1 e LASCR2 é necessária 
para a energização da carga; (b) porta OR: a entrada para LASCR1 ou LASCR2 energizará a carga.Notas:
(1)  A região sombreada representa os locais 
de possíveis pontos de disparo desde −65 °C a 100 °C
(2)  Tensão de anodo aplicada  = 6 V CC
(3)  Resistência de porta para catodo = 56000 Ω
(4)  Fonte de luz perpendicular ao plano da janela de vidro
202
4020
10
8
6
4
1
0,8
0,6
0,4
0,2
0,1
0,08
0,06
0,0440
Região de disparo
Nenhuma unidade dispara nesta área
Temperatura da junção ( °C)−60 −40 −20 0 60 80 100Irradiância efetiva (mW/cm2)
(b)AG
K
(a)
Figura 17.24  LASCR: (a) aspecto e identificação dos terminais; (b) características de disparo pela luz.
S1
+
–Entrada CCCarga
CCEntrada 
CA ou CC
Figura 17.26  Relé de travamento.capítulo 17  pnpn e outros dispositivos 719
Boylestad_2012_cap17.indd   719 3/11/13   6:32 PMa mesma do SCR com IG = 0. Como indica a curva, o 
dispositivo está no estado “desligado” (representação de 
circuito aberto) até que seja atingida a tensão de ruptura, na qual as condições de avalanche se desenvolvem e o dispositivo liga (representação de curto-circuito).
chave de disparo
Uma aplicação comum para o diodo Shockley é mos-
trada na Figura 17.28, em que ele é empregado como chave de disparo para um SCR. Quando o circuito é energizado, a tensão através do capacitor começa a variar em direção ao valor da tensão de alimentação. Em determinado instante, a tensão através do capacitor será suficientemente alta para ligar primeiro o diodo Shockley e depois o SCR.
17.10 diac
O diac é basicamente uma combinação paralela 
inversa de camadas semicondutoras com dois terminais que permite disparos em qualquer direção. A curva carac -
terística do dispositivo, apresentada na Figura 17.29(a), mostra claramente que há uma tensão de ruptura em ambas as direções. Essa possibilidade de uma condição ligado em 
qualquer direção pode ser usada com grandes vantagens em aplicações CA.p
n
p
nAnodo
Catodo
(a)VBR VFIA
(b)IBRAnodo
CatodoIA
VF+
–
Figura 17.27  Diodo Shockley: (a) construção básica e símbolo; (b) curva característica.
VBR1I
V
(a) (b)IBR1
IBR2VBR2Anodo 1
Anodo 2Anodo 2
Anodo 1
n1
n2
n3p1
p2Anodo 1
Anodo 2
Figura 17.29  Diac: (a) curva característica; (b) símbolos e construção básica.
Figura 17.28  Aplicação de diodo Shockley — chave de 
disparo para um SCR.720   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   720 3/11/13   6:32 PMA configuração básica das camadas semicondutoras 
do diac é mostrada na Figura 17.29(b), com seu símbolo 
gráfico. Observe que nenhum terminal é chamado de ca-todo. Em vez disso, há um anodo 1 (ou eletrodo 1) e um anodo 2 (ou eletrodo 2). Quando o anodo 1 é positivo em relação ao anodo 2, as camadas semicondutoras de inte -
resse particular são p
1n2p2 e n3. Para o anodo 2 positivo em 
relação ao anodo 1, as camadas aplicáveis são p2n2 p1 e n1.
Para a unidade mostrada na Figura 17.29, as tensões 
de ruptura são muito próximas em magnitude, mas podem variar de um mínimo de 28 V a um máximo de 42 V . Elas estão relacionadas pela seguinte equação fornecida na folha de dados:
 
VBR1=VBR2{0,1VBR2 (17.1)
Os valores de corrente (IBR1 e IBR2) são também muito 
próximos em magnitude para cada dispositivo. Para a unidade da Figura 17.29, os valores de corrente são cerca de 200 μA = 0,2 mA.detector de proximidade
O uso do diac em um detector de proximidade é mostra -
do na Figura 17.30. Observe o uso de um SCR em série com a carga e o transistor de unijunção programável (a ser descrito na Seção 17.12) conectado diretamente ao eletrodo sensor.
Quando o corpo humano se aproxima do eletrodo sen -
sor, a capacitância entre o eletrodo e o terra ( C
b) aumenta. O 
UJT programável (PUT) é um dispositivo que dispara (entra no estado de curto-circuito) quando a tensão de anodo (V
A) 
é, no mínimo, 0,7 V (para silício) maior do que a tensão de porta ( V
G). Antes que o dispositivo programável ligue, o 
sistema está, essencialmente, como mostra a Figura 17.31. À medida que a tensão de entrada sobe, a tensão do diac, v
A, 
a seguirá, como mostra a figura, até o potencial de disparo ser atingido. O diac então liga e sua tensão cai substancial-mente, como mostrado. Observe que o diac é basicamente um circuito aberto até o momento do disparo. Antes de o elemento capacitivo ser introduzido, a tensão v
G é a mesma 
da entrada. Como indica a figura, uma vez que ambas, vA e 
vG, acompanham a entrada, vA nunca pode ser 0,7 V maior do 
Vi (          )115 V
60 Hz
CbPara 
eletrodo 
sensor
Todos os resistoresCarga
Figura 17.30  Detector de proximidade ou chave de toque.
vi
vi
vi
vi
Cb
vAveG
vGvG vA47 k 10 M
1 M
Figura 17.31  Efeito de elemento capacitivo no funcionamento do circuito da Figura 17.30.capítulo 17  pnpn e outros dispositivos 721
Boylestad_2012_cap17.indd   721 3/11/13   6:32 PMque vG  e ligar o dispositivo programável. Entretanto, quando 
o elemento capacitivo é introduzido, a tensão vG começa a 
se atrasar em relação à tensão de entrada Vi por um ângulo 
crescente, como indica a figura. Há, portanto, um ponto 
estabelecido em que vA pode exceder vG por 0,7 V e que faz 
o dispositivo programável disparar. Uma intensa corrente é estabelecida através do PUT nesse ponto, elevando a tensão v
G e ligando o SCR. Haverá, então, uma intensa corrente 
no SCR que flui através da carga, reagindo à presença da pessoa que se aproximou.
Uma segunda aplicação do diac aparece na próxima 
seção (veja a Figura 17.33), quando consideraremos um importante dispositivo de controle de potência: o triac.
17.11 triac
O triac é basicamente um diac com terminal de porta 
para controlar as condições de condução do dispositivo bi -
lateral em qualquer sentido. Em outras palavras, qualquer que seja o sentido, a corrente de porta pode controlar a ação do dispositivo de uma forma muito semelhante àquela demonstrada para um SCR. Entretanto, as características do triac no primeiro e no terceiro quadrantes são um pouco diferentes daquelas do diac, como mostra a Figura 17.32(c). Observe que a corrente de manutenção, em cada sentido, está ausente nas características do diac.
O símbolo gráfico do dispositivo e a distribuição das 
camadas semicondutoras são mostrados na Figura 17.32, juntamente com figuras do dispositivo. Para cada sentido possível de condução há uma combinação de camadas semicondutoras cujo estado será controlado pelo sinal aplicado ao terminal de porta.controle de fase (ou de potência)
Uma aplicação fundamental do triac é apresentada 
na Figura 17.33. Nessa situação, ele controla a potência CA para a carga ligando e desligando durante os ciclos positivo e negativo do sinal senoidal de entrada. A ação desse circuito durante a porção positiva do sinal de entrada é muito semelhante à ação encontrada para o diodo Shock-ley na Figura 17.28. A vantagem dessa configuração é que, durante a porção negativa do sinal de entrada, o mesmo tipo de resposta é obtido, uma vez que o diac e o triac podem disparar também no sentido reverso. A forma de onda resultante para a corrente através da carga é fornecida pela Figura 17.33. A variação do resistor R pode controlar o ângulo de condução. Há unidades disponíveis que podem controlar cargas superiores a 10 kW.
vi
Figura 17.33  Aplicação do triac: controle de fase  
(ou de potência).  
(d)Anodo 1
Anodo 1
Anodo 1PortaG
Porta
Anodo 2 Anodo 2 Anodo 2Anodo
Anodo
Anodo
Anodo 2 negativoAnodo 2 positivo
Anodo PortaPorta
Figura 17.32  Triac: (a) símbolo; (b) construção básica; (c) curva característica; (d) aspecto externo.722   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   722 3/11/13   6:32 PMOutrOs dispOsitivOs
17.12 transistOr de unijunçãO
O recente interesse no transistor de unijunção (UJT), 
assim como para o SCR, tem aumentado a uma taxa ex-
traordinária. Embora tenha sido introduzido inicialmente em 1948, o dispositivo não esteve comercialmente dis-ponível até 1952. O baixo custo por unidade, combinado às excelentes características do dispositivo, garantiu seu uso em uma ampla variedade de aplicações, entre elas osciladores, circuitos de disparo, geradores de dente de serra, controle de fase, circuitos de temporização, circuitos biestáveis e fontes reguladas de tensão ou corrente. O fato de esse dispositivo ser, em geral, de baixo consumo de potência sob condições normais de operação o torna muito importante no esforço contínuo por projetos de sistemas relativamente eficientes.
O UJT é um dispositivo de três terminais, com a 
construção básica da Figura 17.34. Uma placa de material de silício do tipo n levemente dopada (que proporciona 
uma característica de resistência elevada) tem dois con-tatos de base unidos a ambas as extremidades de uma superfície e uma haste de alumínio fundida à superfície oposta. A junção p-n do dispositivo é formada entre a 
extremidade da haste de alumínio e a placa de silício do tipo n. A única junção p-n é responsável pela terminologia 
unijunção. Ele era chamado originalmente de diodo de base dupla devido à presença de dois contatos de base.  
A Figura 17.34 mostra que a haste de alumínio é fundida à placa de silício em um ponto mais próximo ao contato da base 2 que da base 1, e que o terminal de base 2 é feito positivo em relação ao terminal de base 1 por V
BB volts.  
O efeito de cada um será mostrado nos parágrafos a seguir.
O símbolo do transistor de unijunção é mostrado na 
Figura 17.35. Observe que o braço emissor é desenhado inclinado em relação à linha vertical, representando a placa de material do tipo n. A ponta da seta está voltada para a direção do fluxo de corrente convencional (lacunas) quando o dispositivo está polarizado diretamente, ativo ou em estado de condução.
O circuito equivalente do UJT é mostrado na Figu-
ra 17.36. Observe a relativa simplicidade desse circuito equivalente: dois resistores (um fixo, um variável) e um único diodo. A resistência R
B1 é mostrada como um resis-
tor variável, uma vez que sua magnitude variará com a corrente I
E. Na realidade, para um transistor de unijunção 
representativo, RB1 pode variar de 5 kΩ até 50 Ω para 
uma variação correspondente de IE entre 0 e 50 μA. A re-
sistência interbase RBB é a resistência do dispositivo entre 
os terminais B1 e B2 quando IE = 0. Em forma de equação:
 RBB=(RB1+RB2) 0IE=0 (17.2)
 (RBB situa-se, tipicamente, na faixa de 4 kΩ a 10 kΩ.) A 
posição da haste de alumínio da Figura 17.34 determinará os valores relativos de R
B1 e RB2 com IE = 0. O valor de 
VRB1 (com IE = 0) é determinado pela regra do divisor de 
tensão da seguinte maneira:
Figura 17.35  Símbolo e configuração básica de 
polarização para o transistor de unijunção.
EB2
B1VBB
Haste de alumíniop-n  Junção
Placa de silício de alta 
resistividade do tipo  nContatos 
ôhmicos 
das bases+
–
Figura 17.34  Transistor de unijunção (UJT):  
construção básica.VE
B1E
RB1RB2B2
VDVBB
ηVBB
IE= 0IE= 0RBB= RB1+ RB2 +
–+
– –+
IE
Figura 17.36  Circuito equivalente do UJT.capítulo 17  pnpn e outros dispositivos 723
Boylestad_2012_cap17.indd   723 3/11/13   6:32 PM VRB1=RB1
RB1+RB2#VBB=hVBB `
IE=0 (17.3)
A letra grega η (eta) é chamada de razão  intrínseca 
de disparo do dispositivo, e é definida por:
 h=RB1
RB1+RB2`
IE=0=RB1
RBB (17.4)
Para potenciais de emissor aplicados (VE) maiores 
do que VRB1 (= ηVBB), devido à queda de tensão direta do 
diodo VD (0,35 → 0,70 V), o diodo conduzirá. Suponha 
uma representação de curto-circuito (no caso ideal), e IE 
começará a fluir através de RB1. Na forma de equação, o 
potencial de disparo do emissor é dado por:
 VP=hVBB+VD (17.5)
A curva característica de um transistor de unijun-
ção representativo é mostrada para VBB = 10 V na Figura 
17.37. Observe que, para potenciais de emissor à esquerda 
do ponto de pico, o valor de IE jamais é maior do que 
IEO (medida em microampères). A corrente IEO pode ser 
comparada à corrente de fuga reversa ICO do transistor 
bipolar convencional. Essa região, como mostra a figu-ra, é chamada de região de corte. Quando a condução é estabelecida em V
E = VP, o potencial de emissor VE cairá 
com o aumento em IE. Isso corresponde ao decréscimo da 
resistência RB1 pelo aumento da corrente IE, como discutido 
anteriormente. Esse dispositivo tem, portanto, uma região de resistência negativa que é estável o suficiente para ser usada com muita segurança nas áreas de aplicação já 
listadas. A certa altura, o ponto de vale será atingido, e qualquer aumento posterior em I
E colocará o dispositivo 
na região de saturação. Nessa região, as características se aproximam às de um diodo semicondutor incluído no circuito equivalente da Figura 17.36.
A diminuição da resistência na região ativa se deve 
às lacunas injetadas na placa de silício do tipo n, prove-nientes da haste de alumínio do tipo p , quando a condução 
é estabelecida. O elevado conteúdo de lacunas no material do tipo n resulta em aumento no número de elétrons livres 
na placa, o que produz um aumento na condutividade (G) e uma correspondente queda na resistência (R ↓ = 1/ G ↑). 
Três outros parâmetros importantes para o transistor de unijunção são I
P, VV e IV. Eles estão indicados na Figura 
17.37. Esses parâmetros são autoexplicativos.
A Figura 17.38 apresenta as curvas características 
típicas do emissor. Observe que IEO (μA) não aparece, pois 
a escala horizontal está em miliampères. A interseção de cada curva com o eixo vertical é o valor correspondente de V
P. Para valores fixos de η e VD, a magnitude de VP varia 
de acordo com VBB, isto é,
VPc=hVBBc+VD
fixos
Um conjunto típico de especificações para o UJT 
é fornecido pela Figura 17.39(b). A análise estabeleci -
da nos últimos parágrafos apresentou cada parâmetro. A identificação dos terminais é fornecida pela Figura 17.39(c), e a fotografia de um UJT típico é apresentada na Figura 17.39(a). Observe que os terminais da base são 
-Região de 
saturação
Ponto de valeRegião de 
resistência 
negativa
Ponto de picoRegião 
de corte
Figura 17.37  Curva característica estática de emissor do UJT.724   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   724 3/11/13   6:32 PMopostos um em relação ao outro, enquanto o terminal 
emissor está entre os dois. Além disso, o terminal de base a ser ligado ao potencial mais alto está mais próximo ao prolongamento da borda do invólucro.disparo de scr
Uma aplicação bastante comum do UJT consiste no 
disparo de outros dispositivos, como o SCR. Os elementos básicos desse circuito de disparo são mostrados na Figura 
(a)                                                                             (b)                                                                 (c)B1 B2
ECaracterísticas elétricas (25°C) :Especificações máximas absolutas (25°C):
Dissipação de potência
Corrente rms do emissorCorrente de pico do emissorTensão reversa do emissor
Tensão interbase   
Faixa de temperatura de operaçãoFaixa de temperatura de armazenagem      – 65 
oC a +150 oC
Mínimo  Típico  Máximo
Razão intrínseca de disparo
Resistência interbase (kΩ)
Tensão de saturação do emisso r
Corrente reversa do emissor
Ponto de pico da corrente do
emissor (VBB = 25 V)
Corrente do ponto de valea
,,,,, ,
,
IB1
BB
Figura 17.39  UJT: (a) aspecto; (b) folha de dados; (c) identificação dos terminais.
Figura 17.38  Curvas características de emissor estáticas típicas para um UJT.capítulo 17  pnpn e outros dispositivos 725
Boylestad_2012_cap17.indd   725 3/11/13   6:32 PM17.40. O resistor R1 deve ser escolhido para assegurar que 
a reta de carga do circuito intercepte a curva do dispositivo 
na região de resistência negativa, isto é, à direita do ponto de pico, porém à esquerda do ponto de vale, como mostra a Figura 17.41. Se a reta de carga deixar de passar à direita do ponto de pico, o dispositivo não poderá ligar. Uma equação para R
1 que assegurará a condição de condução 
pode ser estabelecida se considerarmos o ponto de pico em I
R1 = IP e VE = VP. (A igualdade IR1 = IP é válida desde 
que a corrente de carga do capacitor, nesse instante, seja nula. Isto é, nesse instante em particular, o capacitor está passando do estado de carga para o estado de descarga.) Então, V – I
R1R1 = VE e R1 = (V – VE)/IR1 = (V – VP)/IP no 
ponto de pico. Para assegurar o disparo, a condição é
 R16V-VP
IP (17.6)
No ponto de vale, IE = IV e VE = VV, de modo que
V – IR1R1 = VEse transforma em V – IVR1 = VV
e R1=V-VV
IV 
ou, para assegurar o desligamento,
 R17V-VV
IV (17.7)
A faixa de R1 é, portanto, limitada por
 V-VV
IV6R16V-VP
IP (17.8)
A resistência R2 escolhida deve ser pequena o su-
ficiente para garantir que o SCR não seja ligado pela tensão V
R2 da Figura 17.42 quando IE ≅ 0 A. A tensão VR2 
é, portanto, dada por:
 VR2R2V
R2+RBB`
IE=0A (17.9)
O capacitor C determina, como veremos, o intervalo 
de tempo entre os pulsos de disparo e o tempo de duração de cada pulso.
No instante em que a tensão CC de alimentação V é 
aplicada, a tensão v
E = vC varia em direção a V volts a partir 
de VV , como mostra a Figura 17.43, com uma constante 
de tempo τ = R1C.
A equação geral para o período de carga é:
 vC=VV+(V-VV)(1-e-t>R1C) (17.10)
Carga
Figura 17.40  UJT disparando um SCR.
Figura 17.42  Circuito de disparo quando IE > 0 A.  Região –RVE
VP
VV
IP IV IEReta de carga
Figura 17.41  Reta de carga para uma aplicação de 
disparo.726   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   726 3/11/13   6:32 PMComo podemos observar na Figura 17.43, a tensão em 
R2 é determinada pela Equação 17.9 durante esse período 
de carga. Quando vC = vE = VP, o UJT entra em estado de 
condução, e o capacitor descarrega através de RB1 e R2 a uma 
taxa determinada pela constante de tempo τ =  (RB1 + R2)C.
A equação de descarga para a tensão vC = vE é:
 vC VPe-t>(RB1+R2)C
 (17.11)
A Equação 17.11 é um pouco complicada pelo fato 
de que RB1 diminui com o aumento da corrente do emissor. 
Além disso, outros elementos do circuito, tais como R1 e 
V, afetarão a taxa de descarga e o valor final. Entretanto, 
o circuito equivalente aparece como mostrado na Figura 
17.43, e as magnitudes de R1 e RB2 são geralmente tais que 
um circuito equivalente de Thévenin para o circuito em tor -
no do capacitor será apenas ligeiramente afetado por esses dois resistores. Ainda que V seja uma tensão razoavelmente 
alta, a contribuição do divisor de tensão para a tensão de Thévenin pode ser ignorada na maioria dos casos.
Utilizar o equivalente reduzido da Figura 17.44 para 
a fase de descarga resulta na seguinte aproximação para o valor de pico de V
R2:
 VR2R2(VP-0,7)
R2+RB1 (17.12)
O período t1 da Figura 17.43 pode ser determinado 
da seguinte maneira:vC (carregando) = VV + (V – VV)(1 – e–t/R1C)
         = VV + V – VV – (V – VV)e–t/R1C
                          = V – (V – VV)e–t/R1C
quando vC = VP, t = t1 e VP = V – (V – VV)e–t1/R1C,  ou
VP-V
V-VV=-e-t1>R1C
e
 e-t1>R1C=V-VP
V-VV 
Utilizando logaritmos, temos
golee-t1>R1C=logeV-VP
V-VV
+ –,
Figura 17.44  Circuito equivalente reduzido quando o 
UJT liga.
vC
vvE
+ –) ((VP – 0,7 V)
(Eq. 17.12)
(Eq. 17.9),
Figura 17.43  (a) Fases de carga e descarga para o circuito de disparo da Figura 17.40; (b) circuito equivalente quando o UJT liga.capítulo 17  pnpn e outros dispositivos 727
Boylestad_2012_cap17.indd   727 3/11/13   6:32 PMe
 -t1
R1C=logeV-VP
V-VP 
com t1=R1C logeV-VV
V-VP (17.13)
Para o período de descarga, o tempo entre t1 e t2 pode 
ser determinado a partir da Equação 17.11, como segue
vC (descarregando) = VPe–t/(RB 1 + R2)C
Estabelecendo t1 como t = 0, temos
vC = VV  em  t = t2
e VV = VPe–t2/(RB1 + R2)C 
ou e-t2 >(RB1+R2)C=VV
VP 
Utilizando logaritmos, temos
-t2
(RB1+R2)C=logeVV
VP
e t2=(RB1+R2)C logeVP
VV (17.14)
O período de tempo para completar um ciclo é de-
finido por T na Figura 17.43. Isto é,
 T=t1+t2 (17.15)
Oscilador de relaxação
Se o SCR for retirado da configuração, o circuito 
se comportará como um oscilador de relaxação , gerando 
a forma de onda vista na Figura 17.43. A frequência de 
oscilação é determinada por:
 fosc=1
T (17.16)
Em muitos sistemas, t1 >> t2 e:
T t1=R1C logeV-VV
V-VP
Uma vez que V >> VV em muitos casos,
T t1=R1ClogeV
V-VP
=R1Cloge1
1-VP>Vmas η = VP/V se ignorarmos os efeitos de VD na Equação 
17.5, e:
T R1C loge1
1-h
ou f1
R1C loge [1>(1-h)] (17.17)
eXemplO 17.1Dado o oscilador de relaxação da Figura 17.45:a) Determine R
B1 e RB2 para IE = 0 A.
b)  Calcule VP, a tensão necessária para ligar o UJT.
c)  Determine se R1 está dentro da faixa de valores 
permissíveis determinada pela Equação 17.8 para garantir o disparo do UJT.
d)  Determine a frequência de oscilação de R
B1 = 100 Ω 
durante a fase de descarga.
e)  Esboce a forma de onda de vC para um ciclo completo.
f)  Esboce a forma de onda de vR2 para um ciclo completo.
solução:
a)
 h=RB1
RB1+RB2
6,0=RB1
RBB
RB1=0,6RBB=0,6(5  k)=3 k
RB2=RBB-RB1=5 k-3 k=2 k
b) No ponto onde vC = VP, se continuarmos com IE =  
0 A, obteremos o circuito da Figura 17.46, onde:
VP=0,7V+(RB1+R2)12V
RB1+RB2+R2
RBB
=0,7V+(3k+0,1k)12V
5k +0,1k
=0,7V+7,294 V 8V•
+
–R150 kΩ
0,1 pF C
vR2R2V = 12 V
RBB = 5 kΩ, η = 0,6
(RB1 = 100 Ω durante fase de descarga)VV = 1 V, IV  =  10 mA, IP = 10 μA
0,1 kΩ
Figura 17.45  Exemplo 17.1.728   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   728 3/11/13   6:32 PMVP=0,7V+(RB1+R2)12V
RB1+RB2+R2
RBB
=0,7V+(3k+0,1k)12V
5k +0,1k
=0,7V+7,294 V 8V•
c)  
 V-VV
IV6R16V-VP
IP
12V-1V
10 mA6R1612V-8V
10 mA
1,1k6R16400k
A resistência R1=50kcai dentro dessa faixa.  A resistência R1 = 50 kΩ cai dentro dessa faixa.
d)  
 t1=R1C logeV-VV
V-VP
=(50k)(0,1 pF)loge12V-1V
12V-8V
=5×10-3loge11
4=5×10-3(1,01)
=5,05 ms
t2=(RB1+R2)ClogeVP
VV
=(0,1k+0,1k)(0,1 pF)loge8
1
=(0,02 ×10-6)(2,08)
=41,6 mst1=R1C logeV-VV
V-VP
=(50k)(0,1 pF)loge12V-1V
12V-8V
=5×10-3loge11
4=5×10-3(1,01)
=5,05 ms
t2=(RB1+R2)ClogeVP
VV
=(0,1k+0,1k)(0,1 pF)loge8
1
=(0,02 ×10-6)(2,08)
=41,6 ms
 e T = t1 + t2 = 5,05 ms + 0,0416 ms
          = 5,092 ms
com fosc=1
T=1
5,092  ms196 Hz
 
 Utilizando a Equação 17.17, temos
f1
R1C loge [1>(1-h)]
=1
5×10-3 loge 2,5
=218 Hz
e) Veja a Figura 17.47.
f)  Durante a fase de carregamento (Equação 17.9), temos:
VR2=R2V
R2+RBB=0,1 k(12 V)
0,1 k+5 k=0,235  V   
0,7 V+–
Figura 17.46  Circuito para determinar VP, a tensão 
requerida para ligar o UJT.
tvC
V = 12 V
VP = 8 V
VV = 1 V
5,05 ms
5,05 ms 5,0916 msIntervalo = 41,6 μ s5τ  =  5R1C
τ  =  R1C
0
Figura 17.47  Tensão vC para o oscilador de relaxação da Figura 17.45.capítulo 17  pnpn e outros dispositivos 729
Boylestad_2012_cap17.indd   729 3/11/13   6:32 PM Quando vC = VP (Equação 17.12), temos:
VR2R2(VP-0,7 V)
R2+RB1=0,1 k(8 V-0,7 V)
0,1 k+0,1 k
=3,65 V
 O gráfico de VR2 é mostrado na Figura 17.48.
17.13 fOtOtransistOres
O comportamento básico dos dispositivos fotoelé -
tricos foi apresentado anteriormente com a descrição do 
fotodiodo. A discussão será agora retomada para incluir o fototransistor, o qual tem uma junção p-n coletor-base 
fotossensível. A corrente induzida por efeitos fotoelétricos é a corrente de base do transistor. Se atribuirmos a nota-ção I
λ para a corrente de base fotoinduzida, a corrente de 
coletor resultante será, aproximadamente, IC hfe Il (17.18)
Um conjunto representativo de curvas caracte-
rísticas para um fototransistor é mostrado na Figura 17.49, com a representação simbólica do dispositivo. Observem as semelhanças entre essas curvas e as de um transistor bipolar comum. Como esperado, um aumento na intensidade de luz corresponde a um au-mento na corrente do coletor. Para permitir uma maior familiarização com a unidade de medida de intensidade luminosa, miliwatts por centímetro quadrado, a Figura 17.50(a) apresenta uma curva de corrente de base versus densidade de fluxo da radiação. Observe o aumento exponencial na corrente de base com o aumento na densidade de fluxo. Na mesma figura, um esboço do fototransistor é fornecido com a identificação dos ter -
minais e o alinhamento angular.
t 03,65 VvR2 (V)
5,05 ms 5,0916 ms
41,6 μ sτ  =  (RB1 + R2) C
2 V
Figura 17.48  A tensão vR2 para o oscilador de relaxação da Figura 17.45.
Corrente coletor-emisso r
Tensão de alimentação,
,
,
,
, ,,,,,
,Temp. font e
Figura 17.49  Fototransistor: (a) curvas características do coletor; (b) símbolo.730   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   730 3/11/13   6:32 PMAlgumas das áreas de aplicação do fototransistor 
incluem circuitos de lógica em computadores, controle 
de iluminação (estradas etc.), indicação de nível, relés e sistemas de contagem.
porta and de alta isolação
Uma porta AND de alta isolação é mostrada na 
Figura 17.51, utilizando-se três fototransistores e três LEDs (diodos emissores de luz). Os LEDs são dispositivos semicondutores que emitem luz em uma intensidade de-terminada pela corrente direta através do dispositivo. Com ajuda da análise realizada no Capítulo 1, o funcionamento do circuito fica relativamente fácil de entender. A termino-logia alta isolação se refere simplesmente à ausência de 
uma conexão elétrica entre os circuitos de entrada e saída.
17.14 OptOisOladOres
O optoisolador é um dispositivo que incorpora 
muitas das características descritas na seção anterior. Ele é simplesmente um invólucro que contém um LED infra-vermelho e um fotodetector, como um diodo de silício, um par de transistores em configuração Darlington, ou um SCR. A resposta de comprimento de onda dos dispositivos é projetada para ser idêntica, permitindo assim o melhor acoplamento possível entre o emissor e o fotodetector. Na Figura 17.52, duas configurações de chip possíveis são mostradas com uma fotografia de cada uma. Existe uma proteção isolante transparente entre cada conjunto de elementos envolvidos na estrutura (não visível) para permitir a passagem de luz. Eles são projetados com tem -
pos de resposta tão pequenos que podem ser usados para transmitir dados na faixa de megahertz.
Os valores nominais máximos e as características 
elétricas para o modelo de 6 pinos são fornecidos pela Figura 17.53. Observe que I
CEO é medido em nanoampères 
e que a dissipação de potência do LED e a do transistor são praticamente as mesmas.
EB
C
(c)Corrente de base  
Densidade de fluxo da radiação H (mW/cm2)
máx.
Figura 17.50  Fototransistor: (a) corrente de base versus densidade de fluxo; (b) dispositivo; (c) identificação dos terminais; 
(d) alinhamento angular.
Figura 17.51  Porta AND de alta isolação que emprega 
fototransistores e diodos emissores de luz (LEDs).capítulo 17  pnpn e outros dispositivos 731
Boylestad_2012_cap17.indd   731 3/11/13   6:32 PMAs curvas características optoeletrônicas típicas 
para cada canal são mostradas nas figuras 17.54 a 17.58. 
Observe o efeito bastante pronunciado da temperatura na corrente de saída em baixas temperaturas, mas com menor influência em temperatura ambiente (25 °C) ou acima dela. Como já mencionado, o valor de I
CEO melhora 
uniformemente com um projeto e técnicas de fabricação aperfeiçoadas (quanto menor, melhor). Na Figura 17.54, não atingimos 1 μA até a temperatura ultrapassar 75 °C. 
A característica de transferência da Figura 17.55 compara 
Número do pino         Função
1
2345678910111213141516anodocatodocatodoanodoanodocatodocatodoanodoemissorcoletorcoletoremissoremissorcoletorcoletoremissor116
2 15
143
4 13
5
612
11
7
810
9
Número do pino         Função
123456anodocatodoncemissorcoletorbase
1
5
 42
3(Vista superior)
Pastilha do LED 
no pino 2
Pastilha do 
fototransistor no pino 5
6
ILQ-74 L   7743IL-I-744
L   750
3
Figura 17.52  Dois optoisoladores Litronix.
Especificações máximas
LED de arseneto de gálio (cada canal)
Dissipação de potência @ 25 °C
Degradação linear a partir de 25 °C
Corrente direta contínua
Fototransistor detector de silício (cada canal)
Dissipação de potência @ 25 °C
Degradação linear a partir de 25 °C
Tensão de ruptura coletor-emissor
Tensão de ruptura emissor-coletorTensão de ruptura coletor-base200 mW
2,6 mW/°C
150 mA
200 mW
2,6 mW/°C
30 V
7 V
70 V
LED de arseneto de gálio
Tensão diretaCorrente reversaCapacitância
Fototransistor detector
BV
CEO
ICEO
Capacitância coletor-emissorBV
ECO
Características de acoplamento
Razão de transferência 
da corrente CC
Capacitância de entrada para a saída
Tensão de rupturaResistência de entrada para saídaV
sat
Atraso de propagação
tD ativação
tD desligamento30
7
0,2
25001,30,1
100
5,02,0
0,35
0,5
100
6,0
251,5
10
50
0,5V
μA
pF
V
nA
pF
V
pF
V
GΩ
V
μ
s
μsIF = 60 mA
VR = 3,0 V
VR = 0 V
IC = 1 mA
VCE = 10 V, IF = 0 A
VCE = 0 V
IE = 100 μA
IF = 10 mA, VCE = 10 V
CC
IC = 1,6 mA, IF = 16 mA
RL = 2,4 kΩ, VCE = 5 V
IF = 16 mACaracterísticas elétricas por canal (em temperatura ambiente de 25 °C)
Unidade Parâmetro Máx. Típ. Condições de teste .níM
Figura 17.53  Características do optoisolador. 732   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   732 3/11/13   6:32 PMa corrente de entrada do LED (a qual estabelece o fluxo 
luminoso) com a corrente resultante no coletor do tran-sistor de saída (cuja corrente de base é determinada pelo fluxo incidente). A Figura 17.56 demonstra que a tensão V
CE praticamente não afeta a corrente do coletor resultante. 
É interessante observar na Figura 17.57 que o tempo de chaveamento de um optoisolador decresce com o acrésci -
mo de corrente, enquanto para muitos dispositivos ocorre exatamente o contrário. O tempo de chaveamento é de apenas 2 μs para uma corrente do coletor de 6 mA e uma carga R
L de 100 Ω. A saída relativa versus temperatura é 
mostrada na Figura 17.58.
A representação esquemática para um acoplador a 
transistor é mostrada na Figura 17.52. As representações esquemáticas para optoisolador a fotodiodo, foto-Darling-ton e foto-SCR aparecem na Figura 17.59. 
Corrente escura
Temperatura do encapsulamento (°C)
Figura 17.54  Corrente escura ICEO versus temperatura.
Corrente de coleto r
Tensão de coleto r
Figura 17.56  Características de saída do detector.
1,2
1,0
0,8
0,6
0,4
0
−50−25 02 55 07 5100
Temperatura do encapsulamento ( °C)Corrente de saída relativ a
Figura 17.58  Saída relativa versus temperatura.
Corrente de saída do detecto r
Corrente de entrada do LED IF (mA)
Figura 17.55  Característica de transferência.
Tempo de chaveamento
Corrente de coletor
Figura 17.57  Tempo de chaveamento versus corrente  
de coletor.
Figura 17.59  Optoisoladores: (a) fotodiodo; (b) foto-Darlington; (c) foto-SCR.capítulo 17  pnpn e outros dispositivos 733
Boylestad_2012_cap17.indd   733 3/11/13   6:32 PM17.15  transistOr de unijunçãO 
prOgramável
Embora haja uma semelhança no nome, a construção 
real e o modo de operação do transistor de unijunção progra -
mável (PUT) são bastante diferentes daquelas do transistor 
de unijunção. O fato de as características I-V e as aplicações 
destes serem semelhantes induziu à escolha desses nomes.
Como indica a Figura 17.60, o PUT é um disposi-
tivo pnpn de quatro camadas com uma porta conectada 
diretamente à camada intercalada de tipo n . O símbolo 
para o dispositivo e o arranjo básico de polarização apa-recem na Figura 17.61. Como o símbolo sugere, ele é essencialmente um SCR com um mecanismo de controle que permite uma duplicação das características do SCR típico. O termo programável é utilizado porque R
BB, η e 
VP, como definidos para o UJT, podem ser controlados 
através dos resistores RB1, RB2 e da tensão de alimentação 
VBB. Observe na Figura 17.61 que, por meio da aplicação 
da regra do divisor de tensão, quando IG = 0,
 VG=RB1
RB1+RB2VBB=hVBB  
 (17.19)
onde
 h=RB1
RB1+RB2 
como definido para o UJT.As características do dispositivo são mostradas na 
Figura 17.62. Como mostra o diagrama, o estado “desli -
gado” (I baixo, V entre 0 e VP) e o estado “ligado” (I ≥ IV, 
V  ≥ VV) estão separados pela região instável, como ocorre 
com o UJT. Isto é, o dispositivo não pode permanecer no estado instável, ele simplesmente se deslocará do estado “desligado” ao estado estável “ligado”.
O potencial de disparo (V
P), ou a tensão necessária 
para “disparar” o dispositivo, é dado por
 VP=hVBB+VD   (17.20)
como definido para o UJT. Entretanto, VP representa a 
queda de tensão VAK na Figura 17.60 (a queda de tensão 
direta através do diodo conduzindo). Para o silício, VD é 
tipicamente 0,7 V . Portanto,
VAK = VAG + VGK
VP = VD + VG
e    VP=hVBB+0,7V silício (17.21)
Notamos anteriormente, entretanto, que VG = ηVBB, 
o que resulta em:
 VP=VG+0,7 silício  (17.22)
Lembramos que, para o UJT, RB1 e RB2 representam a 
resistência dos terminais e dos contatos de base do dispositivo — ambos inacessíveis. No desenvolvimento anterior, nota-mos que R
B1 e RB2 são externos ao dispositivo, permitindo um 
ajuste de η  e, portanto, de VG. Isto é, o PUT permite um meio 
de controle do valor de VP requerido para ligar o dispositivo.
Embora as características do PUT e do UJT sejam se-
melhantes, as correntes de pico e de vale do PUT são normal-mente menores do que as de um UJT semelhante. Além disso, a tensão de operação mínima também é menor para o PUT. VAK
VGKVAGp
pn
nPortaAnodo
CatodoG
KA
–+
––+
+
Figura 17.60  UJT programável (PUT).
Figura 17.61 Arranjo básico de polarização para o PUT.Estado ligadoVPVAK
VF
VV
IP IVIARegião 
instável ( −R)
Estado desligado
I
F
Figura 17.62 Características do PUT.734   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   734 3/11/13   6:32 PMTomando o equivalente de Thévenin do circuito à 
direita do terminal de porta que vemos na Figura 17.61, 
podemos obter o circuito da Figura 17.63. A resistência resultante R
S é importante (em geral, ela é incluída na folha 
de dados), pois afeta o valor de IV. 
A operação básica do dispositivo pode ser revista 
com base na Figura 17.62. Um dispositivo no estado “desligado” não muda de estado até que a tensão V
P, 
definida por VG e VD, seja atingida. O valor da corrente, 
até que IP seja atingido, é muito baixo, o que resulta em 
um equivalente de circuito aberto, uma vez que R = V 
(alto)/I (baixo) resulta em um alto valor de resistência. 
Quando VP é atingido, o dispositivo chaveia através da 
região instável para o estado “ligado”, em que a tensão é menor, mas a corrente é maior, resultando em uma resis-tência entre terminais R = V (baixo)/I (alto), que é muito 
pequena, representando um equivalente de curto-circuito em uma boa aproximação. O dispositivo mudou, portanto, de um estado essencialmente de circuito aberto para um curto-circuito em um ponto determinado pela escolha de R
B1, RB2 e VBB. Uma vez que o dispositivo esteja no estado 
“ligado”, a remoção de VG não desligará o dispositivo.  
O nível de tensão VAK deve cair o suficiente para reduzir a 
corrente abaixo de um valor de manutenção. 
eXemplO 17.2Determine R
B1 e VBB para um PUT de silício, onde η = 
0,8, VP = 10,3 V e RB2 = 5 kΩ.
solução:Equação 17.4:
h=RB2
RB1+RB2=0,8
 RB1=0,8(RB1+RB2)
2,0 RB1=0,8RB2
 RB1=4RB2
 RB1=4(5 k)=20 kEquação 17.20:
VP=hVBB+VD
3,01 V=(0,8)(VBB)+0,7 V
6,9  V=0,8VBB
VBB=12 V
Oscilador de relaxação
Uma aplicação bastante comum do PUT é o oscila -
dor de relaxação da Figura 17.64. No momento em que a 
fonte é conectada, o capacitor começa a ser carregado em direção a V
BB volts, pois não há corrente de anodo nesse 
ponto. A curva de carregamento aparece na Figura 17.65. O período T necessário para atingir o potencial de disparo 
V
P é dado, aproximadamente, por
 T RC loge VBB
VBB-VP (17.23)
ou, quando VP ≅ ηVBB,
 T RC loge a1+RB1
RB2b
 (17.24)
A
KCIAR
RB2
RB1
RKGVBB
Figura 17.64  Oscilador de relaxação usando PUT.G
IG
Equivalente de ThéveninRS = RB1 RB2 
RB1+ RB2 
ηVBB VS =+
–
Figura 17.63  Equivalente de Thévenin para o circuito à 
direita do terminal de porta na Figura 17.61.
vAv
Figura 17.65  Curva de carregamento para o capacitor C 
da Figura 17.64.capítulo 17  pnpn e outros dispositivos 735
Boylestad_2012_cap17.indd   735 3/11/13   6:32 PMNo instante em que a tensão através do capaci-
tor se iguala a VP, o dispositivo dispara, e uma corrente  
IA = IP é estabelecida através do PUT. Se R for muito 
grande, a corrente IP não pode ser atingida e o dispositivo 
não dispara. No ponto de transição,
IPR = VBB – VP
e
 Rmáx=VBB-VP
IP (17.25)
O subscrito é incluído para indicar que qualquer R 
maior do que Rmáx resultará em uma corrente menor do que 
IP. O valor de R deve, também, ser tal que assegure que 
a corrente resultante seja menor do que IV se oscilações 
forem desejadas. Isto é, queremos que o dispositivo entre 
na região instável e então retorne ao estado “desligado”. A partir de um raciocínio análogo a esse, obtemos:
 Rmín=VBB-VV
IV (17.26)
A discussão anterior permite concluir que R deve ser 
limitado da seguinte maneira para um sistema oscilante:
Rmín < R < Rmáx
As formas de onda vA, vG e vK são mostradas na 
Figura 17.66. Observe que T determina a tensão máxima que vA pode atingir. Quando o dispositivo dispara, o ca-
pacitor rapidamente é descarregado através do PUT e de R
K, produzindo a queda mostrada. Obviamente, vK atinge 
o pico ao mesmo tempo, devido à corrente rápida, porém intensa. A tensão v
G cai rapidamente de VG para um valor 
um pouco maior do que 0 V . Quando a tensão do capacitor cai para um valor baixo, o PUT novamente desliga, e o ciclo de carregamento se repete. O efeito sobre V
G e VK é 
mostrado na Figura 17.66.
eXemplO 17.3Para o circuito da Figura 17.64, se V
BB = 12 V , R =  
20 kΩ, C = 1 μF, RK = 100 Ω, RB1= 10 kΩ, RB2 = 5 kΩ, 
IP = 100 μA, VV = 1 V e IV = 5,5 mA, determine:
a) VP .
b) Rmáx e Rmín.
c) T e a frequência de oscilação.d) As formas de onda de v
A, vG e vK.
solução:a) Equação 17.20:
VP=hVBB+VD    
=RB1
RB1+RB2VBB+0,7 V
=10 k
10 k+5 k (12 V)+0,7 V
=(0,67)(12  V)+0,7 V=8,7 V
b) A partir da Equação 17.25:
Rmáx=VBB-VP
IP
=12V-8,7V
100mA=33k
 A partir da Equação 17.26:
Rmín=VBB-VV
IV
=12 V-1 V
5,5 mA=2 k
R: 2 k620 k633 k
c) A partir da Equação 17.23:
T=RC logeVBB
VBB-VP
=(20 k)(1 mF)loge12V
12 V-8,7V
=20×10-3loge(3,64)
=20×10-3(1,29)
=25,8 ms
f=1
T=1
25,8 ms=38,8 HzVK  = VA − VVTVP
0
t 0VG  =  ηVBB0 ttvA
vK
vG
Figura 17.66  Formas de onda para o oscilador usando 
PUT da Figura 17.64.736   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   736 3/11/13   6:32 PMT=RC logeVBB
VBB-VP
=(20 k)(1 mF)loge12V
12 V-8,7V
=20×10-3loge(3,64)
=20×10-3(1,29)
=25,8 ms
f=1
T=1
25,8 ms=38,8 Hz
d) Como indica a Figura 17.67.
17.16 resumO
conclusões e conceitos importantes
1.  O retificador controlado de silício (SCR) é aquele 
cujo estado é controlado pela magnitude da cor -
rente de porta. A tensão de polarização direta no 
dispositivo determina o valor da corrente de por -
ta necessária para “disparar” (ligar) o dispositivo. Quanto maior for o valor de tensão de polarização, 
menor será a corrente de porta exigida.
2.  Além do disparo pela porta, um SCR pode ser ligado 
com uma corrente de porta zero pela simples apli-
cação de tensão suficiente no dispositivo. Quanto 
maior a corrente de porta, no entanto, menor a tensão de polarização exigida para ligar o SCR.
3.  A chave controlada de silício (SCS) possui tanto 
uma porta anodo quanto uma porta catodo para 
controlar o estado do dispositivo, apesar de a porta anodo estar conectada a uma camada do tipo n e a 
porta catodo, conectada a uma camada do tipo p. O 
resultado é que um pulso negativo na porta anodo 
liga o dispositivo, enquanto um pulso positivo o desliga. O inverso é válido para a porta catodo.
4.  Uma chave com desligamento na porta (GTO) 
parece ter construção similar à do SCR, com apenas uma conexão de porta; porém o GTO possui a vantagem de ser capaz de desligar e ligar o dispo-
sitivo no terminal da porta. No entanto, essa opção adicional de desligamento pela porta resulta em uma corrente de porta maior para ligá-lo.
5.  O LASCR é um SCR ativado por luz cujo estado 
pode ser controlado pela incidência de luz sobre uma camada semicondutora do dispositivo ou por 
disparo do terminal de porta da mesma maneira já descrita para os SCRs. Quanto maior a tempera -
tura de junção do dispositivo, menor a necessidade  
de luz incidente para ligar o dispositivo.
6.  O diodo Shockley possui basicamente as mesmas 
características de um SCR com corrente de porta zero. É ligado pelo simples aumento da tensão de polarização direta no dispositivo acima do valor de ruptura.
7.  O diac é essencialmente um diodo Shockley que 
pode disparar em qualquer sentido. A aplicação de tensão suficiente de qualquer polaridade liga o dispositivo.
8.  O triac é basicamente um diac com um terminal 
de porta para controlar a ação do dispositivo em 
qualquer sentido.
9.  O transistor de unijunção é um dispositivo de três 
terminais com uma junção n-p formada entre uma 
haste de alumínio e uma placa de silício do tipo n. Uma vez alcançado o potencial de disparo do 
emissor, a tensão no emissor cai com um aumento na corrente de emissor, estabelecendo uma região 
de resistência negativa excelente para aplicações 
em osciladores. Uma vez atingido o ponto de vale, as características do dispositivo assumem as de um diodo semicondutor. Quanto maior a tensão aplicada no dispositivo, maior o potencial de disparo.
10.  O fototransistor é um dispositivo de três terminais 
de características bastante similares às do TBJ com 
uma corrente de base e coletor sensível à intensidade da luz incidente. A corrente de base que resulta é, por princípio, linearmente relacionada à luz aplicada 
com um valor quase independente da tensão no dispositivo até que se obtenha a ruptura.0
t 00 tt8,7 V
VK  = VA − VV=  8,7 V − 1 V = 7,7 V
VG  =  η VBB=  8 V25,8 msvA
vK
vG
Figura 17.67  Formas de onda para o oscilador do 
Exemplo 17.3.capítulo 17  pnpn e outros dispositivos 737
Boylestad_2012_cap17.indd   737 3/11/13   6:32 PM11. Os optoisoladores contêm um LED infraverme-
lho e um fotodetector para oferecer uma ligação 
entre sistemas que não requerem uma conexão 
direta. A corrente no detector de saída é menor do que a corrente aplicada na entrada do LED, mas linearmente relacionada a ela. Além disso, a corrente no coletor é essencialmente independente da tensão coletor-emissor.
12.  O PUT (transistor de unijunção programável) é, 
como o próprio nome já diz, um dispositivo com as características de um UJT, mas com a capacidade adicional de poder ter controlado o seu potencial de disparo. De modo geral, o pico, o vale e as ten-sões mínimas de operação dos PUTs são menores do que os dos UJTs.
equações
Diac:
VBR1 = VBR2 ± 0,1VBR2UJT:
RBB=(RB1+RB2) 0IE=0
VRB1=RB1
RB1+RB2#VBB=hVBB `
IE=0
h=RB1
RBB
VP=hVBB+VD
Fototransistor:
IC hfeIl
PUT:
VG=RB1
RB1+RB2#VBB=hVBB
VP=hVBB+VD
prOblemas
*Nota: asteriscos indicam os problemas mais difíceis.
seção 17.3   Operação básica do retificador controlado 
de silício
 1.  Descreva, com suas palavras, o funcionamento básico do 
SCR utilizando o circuito equivalente de dois transistores.
 2.  Descreva duas técnicas para desligar um SCR.
 3.  Consulte um manual do fabricante ou folha de especifica -
ções e obtenha um circuito de desligamento. Se possível, descreva a ação de desligamento do projeto.
seção 17.4  características e especificações do scr *4.  a)  Em altos valores de corrente de porta, as características de um SCR são aproximadamente iguais às de qual dispositivo de dois terminais?
b)  Para uma tensão anodo-catodo fixa e menor do que V
(BR)F*, 
qual é o efeito no disparo do SCR quando a corrente de porta é reduzida de seu valor máximo para zero?
c)  Para uma corrente fixa de porta maior do que I
G = 0, 
qual é o efeito no disparo do SCR quando a tensão de porta é reduzida abaixo de V
(BR)F*?
d)  Para valores crescentes de IG, qual é o efeito sobre a 
corrente de manutenção?
 5.  a)    Com base na Figura 17.8, podemos concluir que uma corrente de porta de 50 mA dispara o dispositivo na temperatura ambiente (25 °C)?
b)  Repita o item (a) para uma corrente de porta de 10 mA.
c) Uma tensão de porta de 2,6 V dispara o dispositivo na temperatura ambiente?
d) V
G = 6 V e IG = 800 mA são uma boa escolha para 
condições de disparo? E VG = 4 V , IG = 1,6 A seria mais 
apropriado? Explique.seção 17.5  aplicações do scr 6.  Na Figura 17.10(b), por que há muito pouca perda de potencial através do SCR durante a condução?
 7. Explique detalhadamente por que valores reduzidos de R
1 na 
Figura 17.11 resultam em um ângulo elevado de condução.
 *8. Com base no circuito de carga da Figura 17.12:a) Determine o valor CC do sinal retificado de onda completa se um transformador de 1 : 1 for empregado.
b)  Se a bateria em seu estado descarregado está com 11 V , qual a queda de tensão anodo-catodo através do SCR
1?
c)  Qual o valor máximo possível de VR (VGK ≅ 0,7 V)?
d)  No valor encontrado para o item (c), qual o potencial de porta de SCR
2?
e)  Quando o SCR2 entra em estado de curto-circuito, qual 
o valor de V2?
 9.  Com base no controlador de temperatura da Figura 17.13,a)  Esboce a forma da onda retificada em onda completa aplicada ao SCR. 
b)  Qual é a corrente de pico no aquecedor quando o SCR está ligado e tem um equivalente de curto-circuito entre o anodo e o catodo? Suponha que cada diodo tenha uma queda de 0,7 V quando conduz. 
c) Quando o SCR está ligado, qual é a corrente máxima através do termostato? 
d)  Qual é o tempo total para o tempo de subida do pulso positivo da tensão CA aplicada desde 0 V até a tensão máxima do sinal retificado? 
e)  Qual é a constante de tempo do capacitor que está sendo carregado durante o mesmo período do item (d)? Como eles se comparam? Por que isso é preocupante? 738   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   738 3/11/13   6:32 PMf)  Qual é o estado do SCR durante o período de carga? 
Por quê? 
g) Se o potencial de disparo da porta for 40 V , qual é o período de tempo entre sucessivos disparos do SCR? 
h) Quando o termostato atingir a temperatura ajustada e assumir o estado de curto-circuito, como o SCR  
vai reagir? 
i)  Qual método foi usado para desligar o SCR: interrupção da corrente anodo ou comutação forçada? 
 10.  Com base no sistema de iluminação de emergência da Figura 17.14:a) Esboce a forma de onda do sinal retificado de onda completa que passa pela lâmpada utilizando uma queda de 0,7 V durante a condução de cada diodo. 
b)  Determine o pico de tensão através do capacitor C
1 
quando o SCR1 está desligado. 
c)  Qual é o pico de tensão através de R1 durante a fase de 
carregamento se a tensão da bateria cair para 5 V? 
d)  Qual é a tensão sobre a lâmpada quando o SCR é ligado e a bateria está completamente carregada com 6 V? 
e)  Qual é a corrente consumida da bateria se a luz dissipar 2 W de potência?
seção 17.6  chave controlada de silício
 11.  Descreva detalhadamente, com suas próprias palavras, o funcionamento dos circuitos da Figura 17.16.
 12.  Qual é o procedimento de desligamento recomendado para o circuito da Figura 17.18? 
 13.  Para o circuito da Figura 17.19,a)  Escreva uma equação para a tensão da porta ao terra para o SCR. 
b)  Qual é a tensão V
GK quando RS = R’? 
c) Determine RS para estabelecer uma tensão de ativação 
de 2 V se R’ = 10 kΩ.
d)  Quando o alarme é ligado, qual é a corrente através do relé? 
e)  Em V
A = 0 V , a corrente CC máxima através do resistor 
de efeito taxa será estabelecida. Qual é seu valor? 
f)  Quando o botão de reset é ativado, há alguma razão para preocupação com picos de tensão em qualquer lugar no circuito? Como eles poderiam ser suprimidos?
seção 17.7  chave com desligamento na porta 14.  a)  Na Figura 17.22, se V
Z = 50 V , determine o máximo 
valor possível que a tensão do capacitor C1 pode atingir  
(VGK ≅ 0,7 V).
b) Determine o tempo de descarga aproximado (5τ) para R
3 = 20 kΩ.c)  Determine a resistência interna do GTO se o tempo de subida for metade do período de decaimento determi -
nado no item (b).
seção 17.8  scr ativado por luz
 15.  a)    Com base na Figura 17.24(b), determine a irradiância mínima necessária para disparar o dispositivo na tem -
peratura ambiente (25 °C).
b)  Qual a redução percentual na irradiância é permissível se a temperatura da junção for elevada de 0 °C (32 °F) a 100 °C (212 °F)?
seção 17.9  diodo shockley 16.  Para o circuito da Figura 17.28, se V
BR = 6 V , V = 40 V , 
R = 10 kΩ, C = 0,2 μ F e VGK (potencial de disparo) =  
3 V , determine o período de tempo entre a energização do circuito e a ativação do SCR.
seção 17.10  diac
 17. Utilizando qualquer referência que deseje, encontre uma aplicação de um diac e explique o funcionamento do circuito.
 18.  Se V
BR2 for 6,4 V , determine a faixa para VBR1 utilizando a 
Equação 17.1.
 19.  Determine o nível de capacitância do corpo humano Cb que 
resultaria em um deslocamento de fase de 45 graus entre v
i e vG para o circuito da Figura 17.30.
seção 17.11  t riac
 20.  Para o circuito da Figura 17.33, se C  = 1 μ F, encontre 
o valor de R  que resultará em um período de condução 
de 50% para a carga em qualquer direção se a tensão de ativação para o diac em qualquer direção for de 12 V e o sinal aplicado senoidal tiver um valor de pico de 170 V  
(= 1,414 × 120 V) a 60 Hz.
seção 17.12  t ransistor de unijunção
 21.  Para o circuito da Figura 17.40, no qual V = 40 V , η = 0,6, 
V
V = 1 V , IV = 8 mA e IP = 10 μA, determine a faixa de R1 
para o circuito de disparo.
 22.  Para um transistor de unijunção com VBB = 20 V , η = 0,65, 
RB1 = 2 kΩ (IE = 0) e VD = 0,7, determine:
a)  RB2.
b)  RBB.
c)  VRB1.
d)  VP.
 *23. Dado o oscilador de relaxação da Figura 17.68:a)  Determine R
B1 e RB2 para IE = 0 A.
b)  Determine VP, a tensão necessária para ligar o UJT.
vC
vR2durante a fase de descar ga),
,
,
,
Figura 17.68  Problema 23.capítulo 17  pnpn e outros dispositivos 739
Boylestad_2012_cap17.indd   739 3/11/13   6:32 PMc)  Determine se R1 está dentro da faixa permissível de 
valores definida pela Equação 17.8.
d)  Determine a frequência de oscilação se RB1 = 200 Ω 
durante a fase de descarga.
e)  Esboce a forma de onda de vC para dois ciclos completos.
f)  Esboce a forma de onda de vR2 para dois ciclos completos.
g)  Determine a frequência utilizando a Equação 17.17 e 
compare com o valor determinado no item (d). Leve em conta todas as diferenças.
seção 17.13  fototransistores 24.  Para um fototransistor com as características da Figu-ra 17.50, determine a corrente de base fotoinduzida para uma densidade de fluxo radiante de 5 mW/cm
2. Se  
hƒe = 40, calcule IC.
 *25.  Projete uma porta OR de alta isolação empregando foto-transistores e LEDs.
seção 17.14  Optoisoladores 26.  a)    Determine um fator de degradação médio a partir da curva da Figura 17.58 para a região definida pelas temperaturas entre –25 °C e +50 °C.
b)  É correto dizer que, para temperaturas maiores que a ambiente (até 100 °C), a corrente de saída é pouco afetada pela temperatura?
 27.  a)    Determine, pela Figura 17.54, a variação média em I
CEO 
por grau de variação de temperatura para a faixa de  
25 °C a 50 °C.
b)  Os resultados do item (a) podem ser usados para de-terminar o valor de I
CEO em 35 °C? Teste sua teoria.
 28.  Determine, pela Figura 17.55, a razão entre a corrente de saída do LED e a corrente de entrada do detector quando a corrente de saída for 20 mA. O dispositivo pode ser considerado relativamente eficiente para a finalidade a que se propõe? *29.  a)    Esquematize a curva de potência máxima de P
D =  
200 mW no gráfico da Figura 17.56. Liste quaisquer conclusões dignas de nota.
b)  Determine β
CC (definido por IC/IF) para o sistema em 
VCE = 15 V , IF = 10 mA.
c)  Compare os resultados do item (b) com aqueles obtidos na Figura 17.55 em I
F = 10 mA. Os dois são semelhan-
tes? Deveriam ser? Por quê?
 *30.  a)    Com relação à Figura 17.57, determine a corrente de coletor acima da qual o tempo de chaveamento não é alterado significativamente para R
L = 1 kΩ e RL = 
100 Ω.
b)  Em IC = 6 mA, como estão relacionados os tempos 
de chaveamento para RL = 1 kΩ e RL = 100 Ω com a 
relação entre os valores desses resistores?
seção 17.15  t ransistor de unijunção programável
 31. Determine η e VG para o PUT com VBB = 20 V e RB1 = 3RB2.
 32. Utilizando os dados fornecidos no Exemplo 17.3, de-termine a impedância do PUT no ponto de disparo e no ponto de vale. Os estados aproximados de circuito aberto e curto-circuito são verificados?
 33.  A Equação 17.24 pode ser derivada exatamente como mostra a Equação 17.23? Se não, quais elementos estão faltando na Equação 17.24?
 *34.  a)    O circuito do Exemplo 17.3 oscilará se V
BB for alterado 
para 10 V? Que valor mínimo de VBB é necessário (VV 
sendo uma constante)?
b)  Utilizando o mesmo exemplo, qual valor de R colocaria 
o circuito no estado estável “ligado” e removeria a resposta oscilatória do sistema?
c)  Que valor de R faria o circuito funcionar como um 
circuito de retardo de tempo de 2 ms? Isto é, que valor de R forneceria um pulso v
K a 2 ms após a fonte ter sido 
ligada e, então, permaneceria no estado “ligado”?740   dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap17.indd   740 3/11/13   6:32 PMParâmetros híbridos — 
