TimeQuest Timing Analyzer report for pce_top
Fri Feb 17 18:30:02 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'pll|altpll_component|pll|clk[1]'
 13. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'pll|altpll_component|pll|clk[1]'
 15. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'
 16. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 34. Fast Model Setup: 'pll|altpll_component|pll|clk[1]'
 35. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 36. Fast Model Hold: 'pll|altpll_component|pll|clk[1]'
 37. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'
 38. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'CLOCK_50'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; pce_top                                                         ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+---------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 23.333 ; 42.86 MHz ; 0.000  ; 11.666 ; 50.00      ; 7         ; 6           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; pll|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
; pll|altpll_component|pll|clk[2] ; Generated ; 10.000 ; 100.0 MHz ; -1.944 ; 3.056  ; 50.00      ; 1         ; 2           ; -70.0 ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[2] } ;
+---------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 49.02 MHz  ; 49.02 MHz       ; pll|altpll_component|pll|clk[0] ;      ;
; 135.96 MHz ; 135.96 MHz      ; pll|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; -3.194 ; -2589.370     ;
; pll|altpll_component|pll|clk[1] ; -2.289 ; -92.359       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; pll|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[1] ; 3.889  ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 9.102  ; 0.000         ;
; CLOCK_50                        ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                          ;
+--------+--------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[11] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[7]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.194 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[5]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.574      ;
; -3.162 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.020      ; 6.553      ;
; -3.162 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.020      ; 6.553      ;
; -3.162 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.020      ; 6.553      ;
; -3.162 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[13] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.020      ; 6.553      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.153 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.540      ;
; -3.071 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.458      ;
; -3.070 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.457      ;
; -3.070 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.457      ;
; -3.070 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.457      ;
; -3.070 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.457      ;
; -3.070 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.457      ;
; -3.068 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.018      ; 6.457      ;
; -3.068 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.018      ; 6.457      ;
; -3.064 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.445      ;
; -3.063 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.444      ;
; -3.062 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[8].X[3]    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 6.427      ;
; -3.061 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[13].X[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.442      ;
; -3.061 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[8].X[2]    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 6.426      ;
; -3.061 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.442      ;
; -3.060 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.441      ;
; -3.057 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[13].X[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.438      ;
; -3.057 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].X[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.005      ; 6.433      ;
; -3.057 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].X[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.005      ; 6.433      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[5]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[7]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[13] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 6.431      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.050 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[11] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 6.427      ;
; -3.038 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.000      ; 6.409      ;
; -3.038 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.000      ; 6.409      ;
; -3.022 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.018      ; 6.411      ;
; -2.998 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.385      ;
; -2.997 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.384      ;
; -2.996 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.383      ;
; -2.995 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.016      ; 6.382      ;
; -2.970 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[2].P1[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.343      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[2].P1[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.342      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[2].P1[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.342      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 6.357      ;
; -2.969 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[2].P1[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.342      ;
; -2.968 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[2].P1[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.341      ;
; -2.968 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[2].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.341      ;
; -2.967 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P1[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.340      ;
; -2.966 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P1[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.339      ;
; -2.965 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P1[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 6.338      ;
; -2.962 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.342      ;
; -2.961 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.341      ;
; -2.960 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.340      ;
; -2.958 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[11] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.338      ;
; -2.957 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.337      ;
; -2.954 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.334      ;
; -2.950 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[15].P1[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 6.330      ;
+--------+--------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                     ;
+--------+------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.289 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.665      ;
; -2.269 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.661      ;
; -2.266 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.658      ;
; -2.233 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.609      ;
; -2.224 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 5.611      ;
; -2.169 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.550      ;
; -2.169 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.550      ;
; -2.168 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.549      ;
; -2.167 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.548      ;
; -2.166 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.547      ;
; -2.156 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.537      ;
; -2.142 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.518      ;
; -2.066 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.442      ;
; -2.065 ; romrd_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 5.442      ;
; -2.042 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.418      ;
; -2.042 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.418      ;
; -2.036 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.428      ;
; -2.036 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.428      ;
; -2.036 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.428      ;
; -2.036 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.428      ;
; -2.032 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.413      ;
; -2.025 ; huc6270:VDC|DMA_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.406      ;
; -2.024 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 5.406      ;
; -2.015 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 5.397      ;
; -2.012 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 5.394      ;
; -2.005 ; huc6270:VDC|DMA_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.391      ;
; -2.004 ; huc6270:VDC|DMA_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 5.371      ;
; -2.001 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 5.373      ;
; -1.989 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.018     ; 5.343      ;
; -1.989 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.018     ; 5.343      ;
; -1.983 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 5.353      ;
; -1.983 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 5.353      ;
; -1.983 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 5.353      ;
; -1.983 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 5.353      ;
; -1.983 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 5.353      ;
; -1.983 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 5.353      ;
; -1.970 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 5.347      ;
; -1.969 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 5.341      ;
; -1.968 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.339      ;
; -1.935 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 5.322      ;
; -1.930 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 5.307      ;
; -1.915 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.286      ;
; -1.915 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.286      ;
; -1.913 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.284      ;
; -1.912 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.283      ;
; -1.910 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.302      ;
; -1.907 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 5.294      ;
; -1.907 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.299      ;
; -1.902 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.273      ;
; -1.895 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.259      ;
; -1.888 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 5.254      ;
; -1.874 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.250      ;
; -1.871 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 5.237      ;
; -1.865 ; huc6270:VDC|DMA_RAM_A_FF[3]  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 5.232      ;
; -1.865 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 5.252      ;
; -1.842 ; romrd_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 5.219      ;
; -1.835 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 5.222      ;
; -1.832 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.208      ;
; -1.814 ; huc6270:VDC|DMA_RAM_A_FF[13] ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.023     ; 5.163      ;
; -1.810 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.191      ;
; -1.810 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.191      ;
; -1.809 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.190      ;
; -1.808 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.189      ;
; -1.807 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.188      ;
; -1.802 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.173      ;
; -1.800 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 5.167      ;
; -1.800 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 5.167      ;
; -1.800 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 5.167      ;
; -1.797 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.178      ;
; -1.793 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.157      ;
; -1.783 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.159      ;
; -1.776 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.162      ;
; -1.768 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.144      ;
; -1.747 ; huc6270:VDC|DMA_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.128      ;
; -1.747 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.010     ; 5.109      ;
; -1.747 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.027     ; 5.092      ;
; -1.747 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.027     ; 5.092      ;
; -1.747 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.027     ; 5.092      ;
; -1.741 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.127      ;
; -1.741 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.127      ;
; -1.741 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.127      ;
; -1.741 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.127      ;
; -1.741 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.127      ;
; -1.741 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.127      ;
; -1.736 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.117      ;
; -1.735 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.116      ;
; -1.735 ; huc6270:VDC|BG_RAM_REQ_FF    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[7]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.009      ; 5.116      ;
; -1.725 ; romrd_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 5.108      ;
; -1.723 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 5.094      ;
; -1.722 ; romrd_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 5.105      ;
; -1.722 ; huc6270:VDC|DMA_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 5.108      ;
; -1.715 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.010     ; 5.077      ;
; -1.694 ; romwr_req                    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.070      ;
; -1.688 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.052      ;
; -1.688 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.052      ;
; -1.688 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.052      ;
; -1.688 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.052      ;
; -1.688 ; huc6270:VDC|CPU_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 5.052      ;
; -1.684 ; huc6270:VDC|DMA_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.020      ; 5.076      ;
; -1.683 ; huc6270:VDC|DMAS_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 5.059      ;
+--------+------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; boot_a[0]                          ; boot_a[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_req                          ; romwr_req                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bootState.BOOT_WRITE_2             ; bootState.BOOT_WRITE_2             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CPU_RAM_REQ_FF         ; huc6270:VDC|CPU_RAM_REQ_FF         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RESET_N                            ; RESET_N                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CPU.CPU_RAM_PRE_WR_INC ; huc6270:VDC|CPU.CPU_RAM_PRE_WR_INC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMA_BUSY               ; huc6270:VDC|DMA_BUSY               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_BUSY                ; huc6270:VDC|SP_BUSY                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG_BUSY                ; huc6270:VDC|BG_BUSY                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS_BUSY              ; huc6270:VDC|DMAS_BUSY              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMA.DMA_WRITE          ; huc6270:VDC|DMA.DMA_WRITE          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP2_ACTIVE             ; huc6270:VDC|SP2_ACTIVE             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romrd_req                          ; romrd_req                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|CLKDIV_HI[0]           ; huc6280:CPU|CLKDIV_HI[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|CLKDIV_HI[2]           ; huc6280:CPU|CLKDIV_HI[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|CLKDIV_HI[1]           ; huc6280:CPU|CLKDIV_HI[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CPU.CPU_IDLE           ; huc6270:VDC|CPU.CPU_IDLE           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|REG_SEL[0]             ; huc6270:VDC|REG_SEL[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|REG_SEL[1]             ; huc6270:VDC|REG_SEL[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMA.DMA_IDLE           ; huc6270:VDC|DMA.DMA_IDLE           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMA_REQ                ; huc6270:VDC|DMA_REQ                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_CPU_W          ; huc6270:VDC|BG1.BG1_CPU_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_CG1_W          ; huc6270:VDC|BG1.BG1_CG1_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMA_RAM_WE_FF          ; huc6270:VDC|DMA_RAM_WE_FF          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|REG_SEL[4]             ; huc6270:VDC|REG_SEL[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|REG_SEL[3]             ; huc6270:VDC|REG_SEL[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|REG_SEL[2]             ; huc6270:VDC|REG_SEL[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG_ACTIVE              ; huc6270:VDC|BG_ACTIVE              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_INI            ; huc6270:VDC|BG1.BG1_INI            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS.DMAS_WRITE        ; huc6270:VDC|DMAS.DMAS_WRITE        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS_REQ               ; huc6270:VDC|DMAS_REQ               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DCR[4]                 ; huc6270:VDC|DCR[4]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG_CYC[1]              ; huc6270:VDC|BG_CYC[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG_CYC[2]              ; huc6270:VDC|BG_CYC[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG_CYC[0]              ; huc6270:VDC|BG_CYC[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_BAT_W          ; huc6270:VDC|BG1.BG1_BAT_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|MWR[1]                 ; huc6270:VDC|MWR[1]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|MWR[0]                 ; huc6270:VDC|MWR[0]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_CG0_W          ; huc6270:VDC|BG1.BG1_CG0_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP2.SP2_RD3_W          ; huc6270:VDC|SP2.SP2_RD3_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP2.SP2_RD0_W          ; huc6270:VDC|SP2.SP2_RD0_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP2.SP2_RD2_W          ; huc6270:VDC|SP2.SP2_RD2_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP2.SP2_RD1_W          ; huc6270:VDC|SP2.SP2_RD1_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romState                           ; romState                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BURST                  ; huc6270:VDC|BURST                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS.DMAS_END          ; huc6270:VDC|DMAS.DMAS_END          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMA.DMA_READ1          ; huc6270:VDC|DMA.DMA_READ1          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_INI_W          ; huc6270:VDC|BG1.BG1_INI_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[3]                  ; huc6270:VDC|TX[3]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[2]                  ; huc6270:VDC|TX[2]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[5]                  ; huc6270:VDC|TX[5]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[4]                  ; huc6270:VDC|TX[4]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[0]                  ; huc6270:VDC|TX[0]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[1]                  ; huc6270:VDC|TX[1]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|TX[6]                  ; huc6270:VDC|TX[6]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|CLKEN_CNT[0]           ; huc6260:VCE|CLKEN_CNT[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HS_N_PREV              ; huc6270:VDC|HS_N_PREV              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|HS_N_FF                ; huc6260:VCE|HS_N_FF                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|MWR[3]                 ; huc6270:VDC|MWR[3]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|MWR[2]                 ; huc6270:VDC|MWR[2]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_CYC[0]              ; huc6270:VDC|SP_CYC[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_CYC[1]              ; huc6270:VDC|SP_CYC[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS_DY[1]             ; huc6270:VDC|DMAS_DY[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS_DY[3]             ; huc6270:VDC|DMAS_DY[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS_DY[0]             ; huc6270:VDC|DMAS_DY[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|CLKEN_CNT[1]           ; huc6260:VCE|CLKEN_CNT[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|CLKEN_CNT[2]           ; huc6260:VCE|CLKEN_CNT[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CR[6]                  ; huc6270:VDC|CR[6]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CR[7]                  ; huc6270:VDC|CR[7]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_CUR[3]              ; huc6270:VDC|SP_CUR[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_CUR[0]              ; huc6270:VDC|SP_CUR[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_CUR[2]              ; huc6270:VDC|SP_CUR[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP_CUR[1]              ; huc6270:VDC|SP_CUR[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BG1.BG1_NOP_W          ; huc6270:VDC|BG1.BG1_NOP_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|VS_N_FF                ; huc6260:VCE|VS_N_FF                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HPR[14]                ; huc6270:VDC|HPR[14]                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP1.SP1_INI            ; huc6270:VDC|SP1.SP1_INI            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BUSY_N_FF              ; huc6270:VDC|BUSY_N_FF              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|DMAS.DMAS_READ1        ; huc6270:VDC|DMAS.DMAS_READ1        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BXR[0]                 ; huc6270:VDC|BXR[0]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BXR[2]                 ; huc6270:VDC|BXR[2]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|BXR[1]                 ; huc6270:VDC|BXR[1]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|CR[0]                  ; huc6260:VCE|CR[0]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|CR[1]                  ; huc6260:VCE|CR[1]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|VDR[8]                 ; huc6270:VDC|VDR[8]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|VSR[15]                ; huc6270:VDC|VSR[15]                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HPR[13]                ; huc6270:VDC|HPR[13]                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|SP1_ACTIVE             ; huc6270:VDC|SP1_ACTIVE             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CPU.CPU_RAM_RD         ; huc6270:VDC|CPU.CPU_RAM_RD         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|CPU.CPU_RAM_WR_INC     ; huc6270:VDC|CPU.CPU_RAM_WR_INC     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|clockDone              ; huc6280:CPU|clockDone              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|C          ; huc6280:CPU|cpu65xx:CPU|C          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|Y_DISP_START[8]        ; huc6270:VDC|Y_DISP_START[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[2]                 ; huc6270:VDC|HDR[2]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[3]                 ; huc6270:VDC|HDR[3]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[4]                 ; huc6270:VDC|HDR[4]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[5]                 ; huc6270:VDC|HDR[5]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[1]                 ; huc6270:VDC|HDR[1]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[0]                 ; huc6270:VDC|HDR[0]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6270:VDC|HDR[6]                 ; huc6270:VDC|HDR[6]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg            ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0       ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg           ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg            ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg              ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT       ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_we_n_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_we_n                     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[10]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm                     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[5]                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.901      ;
; 0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_3     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_4        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[14]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n_reg             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n                    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.619 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[15]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[10]         ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[10]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; huc6270:VDC|BG_RAM_A_FF[4]                                         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.908      ;
; 0.621 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT        ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT_PRECHARGE ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[13]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm                     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.909      ;
; 0.629 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_ena              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~en              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_ena              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~en              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.916      ;
; 0.637 ; huc6270:VDC|SP_RAM_REQ_FF                                          ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.924      ;
; 0.640 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_SETMODE     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_IDLE           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.926      ;
; 0.722 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_cas_n_reg             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_cas_n                    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.008      ;
; 0.723 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[1]                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.009      ;
; 0.759 ; huc6270:VDC|SP_RAM_A_FF[2]                                         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.046      ;
; 0.760 ; huc6270:VDC|SP_RAM_A_FF[13]                                        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.047      ;
; 0.760 ; huc6270:VDC|SP_RAM_A_FF[6]                                         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.047      ;
; 0.762 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_4      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_5         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.048      ;
; 0.762 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[45]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[45]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.048      ;
; 0.764 ; huc6270:VDC|SP_RAM_A_FF[14]                                        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.051      ;
; 0.766 ; huc6270:VDC|SP_RAM_A_FF[7]                                         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.053      ;
; 0.778 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_1      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_2         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.064      ;
; 0.841 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_ABORT ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.127      ;
; 0.842 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[28]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.129      ;
; 0.843 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[51]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[51]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.128      ;
; 0.855 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[34]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.145      ;
; 0.946 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[3]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[3]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.233      ;
; 0.949 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[59]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[59]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.234      ;
; 0.968 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[5]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[5]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.977 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[6]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[6]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[12]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[12]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_4     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[8]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[8]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[10]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[10]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
; 0.984 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.270      ;
; 0.987 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[5]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[5]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[9]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[9]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.275      ;
; 0.990 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[11]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[11]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.276      ;
; 0.990 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[5]         ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[5]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.275      ;
; 0.994 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[7]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[7]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.280      ;
; 0.997 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[3]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.283      ;
; 0.999 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[9]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.285      ;
+-------+--------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[0]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[1]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[2]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[3]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[4]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[5]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[6]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[7]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[8]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[0]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[1]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[2]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[3]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[4]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[5]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[6]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[7]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[8]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg0                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg1                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg2                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg3                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg4                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg5                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg6                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg7                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg8                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg1                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg2                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg3                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg4                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg5                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg6                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg7                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg8                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_we_reg                                                                ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg0                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg1                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg2                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg3                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg4                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg5                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg6                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg7                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg8                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg1                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg2                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg3                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg4                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg5                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg6                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg7                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg8                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0                    ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg5 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg6 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg7 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg8 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg1 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg2 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg3 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg4 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.368 ; 8.368 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 8.112 ; 8.112 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 8.368 ; 8.368 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.186 ; 8.186 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.082 ; 8.082 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 7.798 ; 7.798 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.002 ; 8.002 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.009 ; 8.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.223 ; 8.223 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; 7.633 ; 7.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; 7.257 ; 7.257 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; 7.235 ; 7.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; 7.633 ; 7.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; 7.256 ; 7.256 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; 6.906 ; 6.906 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; 7.327 ; 7.327 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; 9.325 ; 9.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; 8.581 ; 8.581 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; 8.521 ; 8.521 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; 9.325 ; 9.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; 8.649 ; 8.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; 6.276 ; 6.276 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; 5.320 ; 5.320 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; 3.524 ; 3.524 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; 5.398 ; 5.398 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; 5.853 ; 5.853 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; 4.858 ; 4.858 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; 6.276 ; 6.276 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; 4.829 ; 4.829 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; 4.613 ; 4.613 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 8.693 ; 8.693 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 7.649 ; 7.649 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 7.600 ; 7.600 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 8.030 ; 8.030 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 8.289 ; 8.289 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 8.479 ; 8.479 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 8.357 ; 8.357 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 7.966 ; 7.966 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 7.965 ; 7.965 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 7.689 ; 7.689 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 8.693 ; 8.693 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 7.633 ; 7.633 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 7.854 ; 7.854 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 7.932 ; 7.932 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 7.653 ; 7.653 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 7.549 ; 7.549 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 7.479 ; 7.479 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; -7.499 ; -7.499 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -7.701 ; -7.701 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -7.863 ; -7.863 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -7.704 ; -7.704 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -7.824 ; -7.824 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -7.546 ; -7.546 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -7.521 ; -7.521 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -7.499 ; -7.499 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -7.812 ; -7.812 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; -6.655 ; -6.655 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; -7.009 ; -7.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; -6.987 ; -6.987 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; -7.385 ; -7.385 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; -7.008 ; -7.008 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; -6.655 ; -6.655 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; -7.079 ; -7.079 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; -8.273 ; -8.273 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; -8.333 ; -8.333 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; -8.273 ; -8.273 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; -9.077 ; -9.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; -8.401 ; -8.401 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; -2.961 ; -2.961 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; -2.961 ; -2.961 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; -3.276 ; -3.276 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; -4.382 ; -4.382 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; -3.016 ; -3.016 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; -4.610 ; -4.610 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; -6.028 ; -6.028 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; -4.581 ; -4.581 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; -4.365 ; -4.365 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -6.421 ; -6.421 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -6.847 ; -6.847 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -6.882 ; -6.882 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -6.576 ; -6.576 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -6.525 ; -6.525 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -6.914 ; -6.914 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -6.747 ; -6.747 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -6.928 ; -6.928 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -6.421 ; -6.421 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -6.529 ; -6.529 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -6.624 ; -6.624 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -6.452 ; -6.452 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -6.513 ; -6.513 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -6.951 ; -6.951 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -6.480 ; -6.480 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -6.578 ; -6.578 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -6.848 ; -6.848 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 5.000  ; 5.000  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 5.853  ; 5.853  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 5.596  ; 5.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 5.731  ; 5.731  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.021  ; 5.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.917  ; 4.917  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.314  ; 5.314  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 4.998  ; 4.998  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.729  ; 4.729  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 4.741  ; 4.741  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.156  ; 4.156  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.412  ; 4.412  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.387  ; 4.387  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.418  ; 4.418  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.859  ; 4.859  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.422  ; 4.422  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.694  ; 4.694  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.309  ; 5.309  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.459  ; 4.459  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.669  ; 4.669  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.478  ; 4.478  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 5.099  ; 5.099  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 10.002 ; 10.002 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 9.609  ; 9.609  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 8.737  ; 8.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 10.002 ; 10.002 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 8.607  ; 8.607  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 9.774  ; 9.774  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 8.559  ; 8.559  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 9.896  ; 9.896  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 8.708  ; 8.708  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 9.592  ; 9.592  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 8.912  ; 8.912  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 8.990  ; 8.990  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 9.896  ; 9.896  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 9.049  ; 9.049  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 9.017  ; 9.017  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 10.738 ; 10.738 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 10.148 ; 10.148 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 9.920  ; 9.920  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 10.222 ; 10.222 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 10.738 ; 10.738 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 9.739  ; 9.739  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 10.442 ; 10.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 9.507  ; 9.507  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 14.615 ; 14.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 14.615 ; 14.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 13.718 ; 13.718 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 14.255 ; 14.255 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 13.163 ; 13.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 13.248 ; 13.248 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 13.590 ; 13.590 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 13.926 ; 13.926 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 5.531  ; 5.531  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 8.973  ; 8.973  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.210  ; 8.210  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 8.333  ; 8.333  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.973  ; 8.973  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.758  ; 8.758  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 9.170  ; 9.170  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 9.046  ; 9.046  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 9.142  ; 9.142  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.170  ; 9.170  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 9.046  ; 9.046  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 6.119  ; 6.119  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 10.300 ; 10.300 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 8.888  ; 8.888  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 10.300 ; 10.300 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 9.195  ; 9.195  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.098  ; 9.098  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 6.174  ; 6.174  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.742  ; 4.742  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.758  ; 4.758  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.750  ; 4.750  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.383  ; 4.383  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.222  ; 5.222  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.022  ; 4.022  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.363  ; 4.363  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.384  ; 4.384  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.376  ; 4.376  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.421  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.383  ; 4.383  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 4.399  ; 4.399  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 4.914  ; 4.914  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.983  ; 4.983  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 5.726  ; 5.726  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.977  ; 4.977  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.968  ; 4.968  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.981  ; 4.981  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.968  ; 4.968  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.610  ; 4.610  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.594  ; 4.594  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.624  ; 4.624  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.355  ; 5.355  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.325  ; 5.325  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.726  ; 5.726  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.601  ; 5.601  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.961  ; 4.961  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.161  ; 5.161  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.153  ; 5.153  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 5.233  ; 5.233  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.507  ; 5.507  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 5.451  ; 5.451  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -0.872 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.872 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 5.000  ; 5.000  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 5.853  ; 5.853  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 5.596  ; 5.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 5.731  ; 5.731  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 4.156  ; 4.156  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.021  ; 5.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.917  ; 4.917  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.314  ; 5.314  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 4.998  ; 4.998  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.729  ; 4.729  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 4.741  ; 4.741  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.156  ; 4.156  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.412  ; 4.412  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.387  ; 4.387  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.418  ; 4.418  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.859  ; 4.859  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.422  ; 4.422  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.694  ; 4.694  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.309  ; 5.309  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.459  ; 4.459  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.669  ; 4.669  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.478  ; 4.478  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 5.099  ; 5.099  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 8.222  ; 8.222  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 9.337  ; 9.337  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 8.222  ; 8.222  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 8.462  ; 8.462  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 9.730  ; 9.730  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 8.332  ; 8.332  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 9.524  ; 9.524  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 8.281  ; 8.281  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 8.023  ; 8.023  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 8.023  ; 8.023  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 8.904  ; 8.904  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 8.256  ; 8.256  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 8.309  ; 8.309  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 9.206  ; 9.206  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 8.358  ; 8.358  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 8.330  ; 8.330  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 9.362  ; 9.362  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 9.137  ; 9.137  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 9.447  ; 9.447  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 9.969  ; 9.969  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 8.952  ; 8.952  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 9.668  ; 9.668  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 7.839  ; 7.839  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 9.300  ; 9.300  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 8.402  ; 8.402  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 8.939  ; 8.939  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 7.839  ; 7.839  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 7.919  ; 7.919  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 8.293  ; 8.293  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 8.629  ; 8.629  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 5.531  ; 5.531  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 6.227  ; 6.227  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.227  ; 6.227  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.449  ; 6.449  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 7.307  ; 7.307  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 6.775  ; 6.775  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 6.278  ; 6.278  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 7.710  ; 7.710  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.278  ; 6.278  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.590  ; 6.590  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 7.710  ; 7.710  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 6.119  ; 6.119  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 5.994  ; 5.994  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 5.994  ; 5.994  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 7.074  ; 7.074  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.789  ; 6.789  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 6.204  ; 6.204  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 6.174  ; 6.174  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 4.022  ; 4.022  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.742  ; 4.742  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.758  ; 4.758  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.750  ; 4.750  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.383  ; 4.383  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.222  ; 5.222  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.022  ; 4.022  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.363  ; 4.363  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.384  ; 4.384  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.376  ; 4.376  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.421  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.383  ; 4.383  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 4.399  ; 4.399  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 4.914  ; 4.914  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.983  ; 4.983  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.594  ; 4.594  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.977  ; 4.977  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.968  ; 4.968  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.981  ; 4.981  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.968  ; 4.968  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.610  ; 4.610  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.594  ; 4.594  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.624  ; 4.624  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.355  ; 5.355  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.325  ; 5.325  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.726  ; 5.726  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.601  ; 5.601  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.961  ; 4.961  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.161  ; 5.161  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.153  ; 5.153  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 5.233  ; 5.233  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.507  ; 5.507  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 5.451  ; 5.451  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -0.872 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.872 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 8.882 ;       ;       ; 8.882 ;
; KEY[1]     ; LEDG[1]     ; 8.950 ;       ;       ; 8.950 ;
; KEY[2]     ; LEDG[2]     ; 8.941 ;       ;       ; 8.941 ;
; KEY[3]     ; LEDG[3]     ; 8.894 ;       ;       ; 8.894 ;
; SW[6]      ; LEDG[4]     ;       ; 5.754 ; 5.754 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 6.580 ; 6.580 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 6.460 ; 6.460 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 6.604 ; 6.604 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 8.882 ;       ;       ; 8.882 ;
; KEY[1]     ; LEDG[1]     ; 8.950 ;       ;       ; 8.950 ;
; KEY[2]     ; LEDG[2]     ; 8.941 ;       ;       ; 8.941 ;
; KEY[3]     ; LEDG[3]     ; 8.894 ;       ;       ; 8.894 ;
; SW[6]      ; LEDG[4]     ;       ; 5.754 ; 5.754 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 6.580 ; 6.580 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 6.460 ; 6.460 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 6.604 ; 6.604 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.499 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.960 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.074 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.088 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.333 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.101 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.635 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.117 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.113 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.085 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.090 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.425 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.586 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.732 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.499 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.960 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.074 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.088 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.333 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.101 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.635 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.117 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.113 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.085 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.090 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.425 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.586 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.732 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.499     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.960     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.074     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.088     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.333     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.101     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.635     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.117     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.113     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.085     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.090     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.425     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.586     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.732     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.499     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.960     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.074     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.088     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.333     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.101     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.635     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.117     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.113     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.085     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.090     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.425     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.586     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.732     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.692 ; 0.000         ;
; pll|altpll_component|pll|clk[1] ; 1.156 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; pll|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 9.539  ; 0.000         ;
; CLOCK_50                        ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+--------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[11] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[7]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.692 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[5]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.007      ; 2.680      ;
; 0.724 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 2.658      ;
; 0.724 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 2.658      ;
; 0.724 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 2.658      ;
; 0.724 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[10].P3[13] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.017      ; 2.658      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.650      ;
; 0.768 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.015      ; 2.612      ;
; 0.768 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.015      ; 2.612      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[5]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[7]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[13] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[11] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.004      ; 2.582      ;
; 0.797 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.001      ; 2.569      ;
; 0.797 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].P0[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.001      ; 2.569      ;
; 0.809 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.015      ; 2.571      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.816 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[1].P0[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.014      ; 2.563      ;
; 0.833 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.542      ;
; 0.833 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.542      ;
; 0.833 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.542      ;
; 0.835 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[13].X[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.540      ;
; 0.837 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.538      ;
; 0.840 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[13].X[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.535      ;
; 0.843 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.524      ;
; 0.844 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.534      ;
; 0.844 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.534      ;
; 0.844 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.534      ;
; 0.844 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.534      ;
; 0.844 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.534      ;
; 0.845 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.533      ;
; 0.847 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[11].X[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 2.528      ;
; 0.847 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P3[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.015      ; 2.533      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.849 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[0].P3[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.002      ; 2.518      ;
; 0.864 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].X[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 2.507      ;
; 0.865 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[14].X[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 2.506      ;
; 0.873 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[8].X[3]    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 2.486      ;
; 0.874 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[8].X[2]    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 2.485      ;
; 0.885 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.493      ;
; 0.886 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.492      ;
; 0.887 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.491      ;
; 0.888 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg ; huc6270:VDC|SP_BUF[7].P2[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.013      ; 2.490      ;
+-------+--------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                   ;
+-------+-----------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.156 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.209      ;
; 1.156 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.209      ;
; 1.165 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.216      ;
; 1.165 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.216      ;
; 1.165 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.216      ;
; 1.165 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.216      ;
; 1.165 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.216      ;
; 1.165 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.216      ;
; 1.196 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.018     ; 2.152      ;
; 1.196 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.018     ; 2.152      ;
; 1.205 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.159      ;
; 1.205 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.159      ;
; 1.205 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.159      ;
; 1.205 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.159      ;
; 1.205 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.159      ;
; 1.205 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.159      ;
; 1.207 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.151      ;
; 1.207 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.151      ;
; 1.207 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.151      ;
; 1.211 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.153      ;
; 1.220 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.144      ;
; 1.227 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.144      ;
; 1.247 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.025     ; 2.094      ;
; 1.247 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.025     ; 2.094      ;
; 1.247 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.025     ; 2.094      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.270 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.106      ;
; 1.271 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.105      ;
; 1.271 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.100      ;
; 1.271 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.100      ;
; 1.272 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.099      ;
; 1.272 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.099      ;
; 1.272 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.099      ;
; 1.272 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[7]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.099      ;
; 1.272 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.099      ;
; 1.273 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.098      ;
; 1.273 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.098      ;
; 1.282 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.089      ;
; 1.285 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.073      ;
; 1.286 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.079      ;
; 1.286 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.079      ;
; 1.295 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.086      ;
; 1.295 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.086      ;
; 1.295 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.086      ;
; 1.295 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.086      ;
; 1.295 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.086      ;
; 1.295 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.086      ;
; 1.305 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.060      ;
; 1.307 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.069      ;
; 1.308 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.063      ;
; 1.310 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.055      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.310 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.049      ;
; 1.312 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.042      ;
; 1.312 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.042      ;
; 1.312 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[7]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.042      ;
; 1.312 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.042      ;
; 1.314 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 2.056      ;
; 1.314 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 2.052      ;
; 1.323 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.048      ;
; 1.326 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 2.040      ;
; 1.332 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.044      ;
; 1.334 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.042      ;
; 1.334 ; huc6270:VDC|BG_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.042      ;
; 1.336 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 2.035      ;
; 1.337 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.028      ;
; 1.337 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 2.028      ;
; 1.337 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.021      ;
; 1.337 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.021      ;
; 1.337 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 2.021      ;
; 1.338 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.016      ;
; 1.338 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.016      ;
; 1.338 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.016      ;
; 1.338 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.016      ;
; 1.338 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.016      ;
; 1.338 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.012     ; 2.016      ;
; 1.341 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.023      ;
; 1.346 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.035      ;
; 1.346 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.035      ;
; 1.346 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.035      ;
; 1.346 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.035      ;
; 1.346 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.035      ;
; 1.346 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.015      ; 2.035      ;
; 1.350 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 2.014      ;
; 1.353 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshSubtract          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 2.006      ;
; 1.365 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.011      ;
; 1.367 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.993      ;
; 1.368 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.010      ; 2.008      ;
; 1.374 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.985      ;
; 1.374 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.985      ;
+-------+-----------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; boot_a[0]                          ; boot_a[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_req                          ; romwr_req                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bootState.BOOT_WRITE_2             ; bootState.BOOT_WRITE_2             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CPU_RAM_REQ_FF         ; huc6270:VDC|CPU_RAM_REQ_FF         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RESET_N                            ; RESET_N                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CPU.CPU_RAM_PRE_WR_INC ; huc6270:VDC|CPU.CPU_RAM_PRE_WR_INC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMA_BUSY               ; huc6270:VDC|DMA_BUSY               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_BUSY                ; huc6270:VDC|SP_BUSY                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG_BUSY                ; huc6270:VDC|BG_BUSY                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS_BUSY              ; huc6270:VDC|DMAS_BUSY              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMA.DMA_WRITE          ; huc6270:VDC|DMA.DMA_WRITE          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP2_ACTIVE             ; huc6270:VDC|SP2_ACTIVE             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romrd_req                          ; romrd_req                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|CLKDIV_HI[0]           ; huc6280:CPU|CLKDIV_HI[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|CLKDIV_HI[2]           ; huc6280:CPU|CLKDIV_HI[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|CLKDIV_HI[1]           ; huc6280:CPU|CLKDIV_HI[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CPU.CPU_IDLE           ; huc6270:VDC|CPU.CPU_IDLE           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|REG_SEL[0]             ; huc6270:VDC|REG_SEL[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|REG_SEL[1]             ; huc6270:VDC|REG_SEL[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMA.DMA_IDLE           ; huc6270:VDC|DMA.DMA_IDLE           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMA_REQ                ; huc6270:VDC|DMA_REQ                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_CPU_W          ; huc6270:VDC|BG1.BG1_CPU_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_CG1_W          ; huc6270:VDC|BG1.BG1_CG1_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMA_RAM_WE_FF          ; huc6270:VDC|DMA_RAM_WE_FF          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|REG_SEL[4]             ; huc6270:VDC|REG_SEL[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|REG_SEL[3]             ; huc6270:VDC|REG_SEL[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|REG_SEL[2]             ; huc6270:VDC|REG_SEL[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG_ACTIVE              ; huc6270:VDC|BG_ACTIVE              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_INI            ; huc6270:VDC|BG1.BG1_INI            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS.DMAS_WRITE        ; huc6270:VDC|DMAS.DMAS_WRITE        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS_REQ               ; huc6270:VDC|DMAS_REQ               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DCR[4]                 ; huc6270:VDC|DCR[4]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG_CYC[1]              ; huc6270:VDC|BG_CYC[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG_CYC[2]              ; huc6270:VDC|BG_CYC[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG_CYC[0]              ; huc6270:VDC|BG_CYC[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_BAT_W          ; huc6270:VDC|BG1.BG1_BAT_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|MWR[1]                 ; huc6270:VDC|MWR[1]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|MWR[0]                 ; huc6270:VDC|MWR[0]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_CG0_W          ; huc6270:VDC|BG1.BG1_CG0_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP2.SP2_RD3_W          ; huc6270:VDC|SP2.SP2_RD3_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP2.SP2_RD0_W          ; huc6270:VDC|SP2.SP2_RD0_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP2.SP2_RD2_W          ; huc6270:VDC|SP2.SP2_RD2_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP2.SP2_RD1_W          ; huc6270:VDC|SP2.SP2_RD1_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romState                           ; romState                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BURST                  ; huc6270:VDC|BURST                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS.DMAS_END          ; huc6270:VDC|DMAS.DMAS_END          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMA.DMA_READ1          ; huc6270:VDC|DMA.DMA_READ1          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_INI_W          ; huc6270:VDC|BG1.BG1_INI_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[3]                  ; huc6270:VDC|TX[3]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[2]                  ; huc6270:VDC|TX[2]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[5]                  ; huc6270:VDC|TX[5]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[4]                  ; huc6270:VDC|TX[4]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[0]                  ; huc6270:VDC|TX[0]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[1]                  ; huc6270:VDC|TX[1]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|TX[6]                  ; huc6270:VDC|TX[6]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|CLKEN_CNT[0]           ; huc6260:VCE|CLKEN_CNT[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HS_N_PREV              ; huc6270:VDC|HS_N_PREV              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|HS_N_FF                ; huc6260:VCE|HS_N_FF                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|MWR[3]                 ; huc6270:VDC|MWR[3]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|MWR[2]                 ; huc6270:VDC|MWR[2]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_CYC[0]              ; huc6270:VDC|SP_CYC[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_CYC[1]              ; huc6270:VDC|SP_CYC[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS_DY[1]             ; huc6270:VDC|DMAS_DY[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS_DY[3]             ; huc6270:VDC|DMAS_DY[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS_DY[0]             ; huc6270:VDC|DMAS_DY[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|CLKEN_CNT[1]           ; huc6260:VCE|CLKEN_CNT[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|CLKEN_CNT[2]           ; huc6260:VCE|CLKEN_CNT[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CR[6]                  ; huc6270:VDC|CR[6]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CR[7]                  ; huc6270:VDC|CR[7]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_CUR[3]              ; huc6270:VDC|SP_CUR[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_CUR[0]              ; huc6270:VDC|SP_CUR[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_CUR[2]              ; huc6270:VDC|SP_CUR[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP_CUR[1]              ; huc6270:VDC|SP_CUR[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BG1.BG1_NOP_W          ; huc6270:VDC|BG1.BG1_NOP_W          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|VS_N_FF                ; huc6260:VCE|VS_N_FF                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HPR[14]                ; huc6270:VDC|HPR[14]                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP1.SP1_INI            ; huc6270:VDC|SP1.SP1_INI            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BUSY_N_FF              ; huc6270:VDC|BUSY_N_FF              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|DMAS.DMAS_READ1        ; huc6270:VDC|DMAS.DMAS_READ1        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BXR[0]                 ; huc6270:VDC|BXR[0]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BXR[2]                 ; huc6270:VDC|BXR[2]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|BXR[1]                 ; huc6270:VDC|BXR[1]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|CR[0]                  ; huc6260:VCE|CR[0]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|CR[1]                  ; huc6260:VCE|CR[1]                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|VDR[8]                 ; huc6270:VDC|VDR[8]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|VSR[15]                ; huc6270:VDC|VSR[15]                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HPR[13]                ; huc6270:VDC|HPR[13]                ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|SP1_ACTIVE             ; huc6270:VDC|SP1_ACTIVE             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CPU.CPU_RAM_RD         ; huc6270:VDC|CPU.CPU_RAM_RD         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|CPU.CPU_RAM_WR_INC     ; huc6270:VDC|CPU.CPU_RAM_WR_INC     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|clockDone              ; huc6280:CPU|clockDone              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|C          ; huc6280:CPU|cpu65xx:CPU|C          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|Y_DISP_START[8]        ; huc6270:VDC|Y_DISP_START[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[2]                 ; huc6270:VDC|HDR[2]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[3]                 ; huc6270:VDC|HDR[3]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[4]                 ; huc6270:VDC|HDR[4]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[5]                 ; huc6270:VDC|HDR[5]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[1]                 ; huc6270:VDC|HDR[1]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[0]                 ; huc6270:VDC|HDR[0]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6270:VDC|HDR[6]                 ; huc6270:VDC|HDR[6]                 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg                ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR      ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg               ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0       ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg              ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg               ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_ackReg                ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP      ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg                ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg                 ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1     ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg                ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc              ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT       ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]           ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[10]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm_reg                 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm                     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_we_n_reg                 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_we_n                     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[10]            ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[10]            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_3        ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_4        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[14]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[5]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[5]                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n_reg                ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n                    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[15]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; huc6270:VDC|BG_RAM_A_FF[4]                                            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.393      ;
; 0.241 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]                ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_ena                 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~en              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[13]~reg0            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm_reg                 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm                     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_ena                 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~en              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; huc6270:VDC|SP_RAM_REQ_FF                                             ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.400      ;
; 0.249 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_SETMODE        ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_IDLE           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.260 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT           ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT_PRECHARGE ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.412      ;
; 0.314 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[1]              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[1]                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.466      ;
; 0.314 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_cas_n_reg                ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_cas_n                    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.466      ;
; 0.317 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]           ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[28]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.470      ;
; 0.319 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[51]           ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[51]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.470      ;
; 0.322 ; huc6270:VDC|SP_RAM_A_FF[2]                                            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.474      ;
; 0.323 ; huc6270:VDC|SP_RAM_A_FF[6]                                            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.475      ;
; 0.323 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]           ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[34]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.479      ;
; 0.324 ; huc6270:VDC|SP_RAM_A_FF[13]                                           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.476      ;
; 0.325 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_4         ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_5         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[45]           ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[45]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; huc6270:VDC|SP_RAM_A_FF[14]                                           ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.478      ;
; 0.328 ; huc6270:VDC|SP_RAM_A_FF[7]                                            ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]               ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.480      ;
; 0.332 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_1         ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_2         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.339 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_ABORT    ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.491      ;
; 0.356 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[5]             ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[5]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[3]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[3]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[6]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[6]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]                ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[12]                ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[12]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]             ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[8]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[8]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[10]                ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[10]                ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_4        ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[8]             ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[8]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[6]             ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[6]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[2]             ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[2]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[1]             ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[1]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT_PRECHARGE ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[10]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[2]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[2]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[4]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[4]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[5]                 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[5]                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[0]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[1]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[2]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[3]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[4]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[5]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[6]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[7]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[8]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[0]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[1]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[2]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[3]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[4]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[5]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[6]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[7]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[8]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg0                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg1                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg2                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg3                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg4                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg5                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg6                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg7                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg8                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg1                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg2                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg3                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg4                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg5                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg6                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg7                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg8                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_we_reg                                                                ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg0                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg1                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg2                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg3                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg4                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg5                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg6                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg7                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg8                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg1                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg2                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg3                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg4                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg5                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg6                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg7                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg8                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0                    ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg5 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg6 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg7 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg8 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg1 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg2 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg3 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg4 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.388 ; 4.388 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.449 ; 4.449 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.394 ; 4.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.388 ; 4.388 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.394 ; 4.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.476 ; 4.476 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; 4.283 ; 4.283 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; 4.124 ; 4.124 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; 4.105 ; 4.105 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; 4.283 ; 4.283 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; 4.150 ; 4.150 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; 3.973 ; 3.973 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; 4.174 ; 4.174 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; 4.882 ; 4.882 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; 4.553 ; 4.553 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; 4.523 ; 4.523 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; 4.882 ; 4.882 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; 4.616 ; 4.616 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; 2.915 ; 2.915 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; 2.701 ; 2.701 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; 1.926 ; 1.926 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; 2.557 ; 2.557 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; 1.819 ; 1.819 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; 2.719 ; 2.719 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; 2.425 ; 2.425 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; 2.915 ; 2.915 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; 2.345 ; 2.345 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.751 ; 4.751 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.308 ; 4.308 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.476 ; 4.476 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.658 ; 4.658 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.443 ; 4.443 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.400 ; 4.400 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.340 ; 4.340 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.751 ; 4.751 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.303 ; 4.303 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.377 ; 4.377 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.254 ; 4.254 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.214 ; 4.214 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; -4.173 ; -4.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -4.205 ; -4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -4.289 ; -4.289 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -4.242 ; -4.242 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -4.273 ; -4.273 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -4.191 ; -4.191 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -4.181 ; -4.181 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -4.173 ; -4.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -4.292 ; -4.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; -3.850 ; -3.850 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; -4.004 ; -4.004 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; -3.985 ; -3.985 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; -4.163 ; -4.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; -4.030 ; -4.030 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; -3.850 ; -3.850 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; -4.053 ; -4.053 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; -4.403 ; -4.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; -4.433 ; -4.433 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; -4.403 ; -4.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; -4.762 ; -4.762 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; -4.496 ; -4.496 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; -1.584 ; -1.584 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; -1.715 ; -1.715 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; -1.806 ; -1.806 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; -2.159 ; -2.159 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; -1.584 ; -1.584 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; -1.987 ; -1.987 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; -2.305 ; -2.305 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; -2.795 ; -2.795 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; -2.225 ; -2.225 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; -2.173 ; -2.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -3.761 ; -3.761 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.951 ; -3.951 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.833 ; -3.833 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.810 ; -3.810 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.956 ; -3.956 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.868 ; -3.868 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.985 ; -3.985 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.761 ; -3.761 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.802 ; -3.802 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.861 ; -3.861 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.783 ; -3.783 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.795 ; -3.795 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.993 ; -3.993 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.785 ; -3.785 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.827 ; -3.827 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 2.104  ; 2.104  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 2.370  ; 2.370  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 2.285  ; 2.285  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 2.346  ; 2.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 2.248  ; 2.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 2.248  ; 2.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 1.835  ; 1.835  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 2.058  ; 2.058  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 2.038  ; 2.038  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 1.825  ; 1.825  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 2.162  ; 2.162  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 2.036  ; 2.036  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 1.935  ; 1.935  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 1.947  ; 1.947  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 1.718  ; 1.718  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 1.804  ; 1.804  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 1.791  ; 1.791  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 2.020  ; 2.020  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 2.175  ; 2.175  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 1.836  ; 1.836  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 1.893  ; 1.893  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 1.803  ; 1.803  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 1.850  ; 1.850  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.378  ; 2.378  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 2.378  ; 2.378  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 4.135  ; 4.135  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 3.868  ; 3.868  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 3.462  ; 3.462  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 3.502  ; 3.502  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 4.135  ; 4.135  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 3.488  ; 3.488  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 3.913  ; 3.913  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 3.468  ; 3.468  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 3.958  ; 3.958  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 3.526  ; 3.526  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 3.797  ; 3.797  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 3.575  ; 3.575  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 3.610  ; 3.610  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 3.958  ; 3.958  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 3.655  ; 3.655  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 3.708  ; 3.708  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 4.358  ; 4.358  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 4.159  ; 4.159  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 3.969  ; 3.969  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 4.093  ; 4.093  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 4.358  ; 4.358  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 3.898  ; 3.898  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 4.286  ; 4.286  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 3.830  ; 3.830  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 5.848  ; 5.848  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 5.792  ; 5.792  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 5.565  ; 5.565  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 5.848  ; 5.848  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 5.276  ; 5.276  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 5.283  ; 5.283  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 5.441  ; 5.441  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 5.578  ; 5.578  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 2.168  ; 2.168  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 3.617  ; 3.617  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 3.298  ; 3.298  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 3.373  ; 3.373  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 3.617  ; 3.617  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 3.483  ; 3.483  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 3.623  ; 3.623  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 3.611  ; 3.611  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 3.608  ; 3.608  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 3.623  ; 3.623  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 3.611  ; 3.611  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.511  ; 2.511  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.569  ; 3.569  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.664  ; 3.664  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 3.629  ; 3.629  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 2.534  ; 2.534  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.077  ; 2.077  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.896  ; 1.896  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.077  ; 2.077  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.910  ; 1.910  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.907  ; 1.907  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.739  ; 1.739  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.599  ; 1.599  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.725  ; 1.725  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.746  ; 1.746  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.777  ; 1.777  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.742  ; 1.742  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 1.765  ; 1.765  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.021  ; 2.021  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.019  ; 2.019  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.996  ; 1.996  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.993  ; 1.993  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.994  ; 1.994  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.987  ; 1.987  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.844  ; 1.844  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.823  ; 1.823  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.853  ; 1.853  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.859  ; 1.859  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.150  ; 2.150  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.136  ; 2.136  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.225  ; 2.225  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.982  ; 1.982  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.071  ; 2.071  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.043  ; 2.043  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 2.079  ; 2.079  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.174  ; 2.174  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 2.172  ; 2.172  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.036  ; 2.036  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.063 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.063 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 2.104  ; 2.104  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 2.370  ; 2.370  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 2.285  ; 2.285  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 2.346  ; 2.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 1.718  ; 1.718  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 2.248  ; 2.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 1.835  ; 1.835  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 2.058  ; 2.058  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 2.038  ; 2.038  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 1.825  ; 1.825  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 2.162  ; 2.162  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 2.036  ; 2.036  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 1.935  ; 1.935  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 1.947  ; 1.947  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 1.718  ; 1.718  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 1.804  ; 1.804  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 1.791  ; 1.791  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 2.020  ; 2.020  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 2.175  ; 2.175  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 1.836  ; 1.836  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 1.893  ; 1.893  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 1.803  ; 1.803  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 1.850  ; 1.850  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.378  ; 2.378  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 2.378  ; 2.378  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 3.410  ; 3.410  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 3.825  ; 3.825  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 3.410  ; 3.410  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 3.460  ; 3.460  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 4.095  ; 4.095  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 3.440  ; 3.440  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 3.869  ; 3.869  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 3.420  ; 3.420  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 3.294  ; 3.294  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 3.294  ; 3.294  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 3.566  ; 3.566  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 3.347  ; 3.347  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 3.383  ; 3.383  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 3.723  ; 3.723  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 3.470  ; 3.470  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 3.510  ; 3.510  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 3.837  ; 3.837  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 3.647  ; 3.647  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 3.779  ; 3.779  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 4.040  ; 4.040  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 3.579  ; 3.579  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 3.970  ; 3.970  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 3.510  ; 3.510  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 3.147  ; 3.147  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 3.669  ; 3.669  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 3.442  ; 3.442  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 3.726  ; 3.726  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 3.151  ; 3.151  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 3.147  ; 3.147  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 3.310  ; 3.310  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 3.446  ; 3.446  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 2.168  ; 2.168  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.581  ; 2.581  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.581  ; 2.581  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.657  ; 2.657  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.993  ; 2.993  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.766  ; 2.766  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.562  ; 2.562  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 3.102  ; 3.102  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.562  ; 2.562  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.690  ; 2.690  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 3.102  ; 3.102  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.511  ; 2.511  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.483  ; 2.483  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.483  ; 2.483  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.856  ; 2.856  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.749  ; 2.749  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.543  ; 2.543  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 2.534  ; 2.534  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.599  ; 1.599  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.896  ; 1.896  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.077  ; 2.077  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.910  ; 1.910  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.907  ; 1.907  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.739  ; 1.739  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.599  ; 1.599  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.725  ; 1.725  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.746  ; 1.746  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.777  ; 1.777  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.742  ; 1.742  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 1.765  ; 1.765  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.021  ; 2.021  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.019  ; 2.019  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.823  ; 1.823  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.996  ; 1.996  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.993  ; 1.993  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.994  ; 1.994  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.987  ; 1.987  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.844  ; 1.844  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.823  ; 1.823  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.853  ; 1.853  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.859  ; 1.859  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.150  ; 2.150  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.136  ; 2.136  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.225  ; 2.225  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.982  ; 1.982  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.071  ; 2.071  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.043  ; 2.043  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 2.079  ; 2.079  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.174  ; 2.174  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 2.172  ; 2.172  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.036  ; 2.036  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.063 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.063 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.745 ;       ;       ; 4.745 ;
; KEY[1]     ; LEDG[1]     ; 4.787 ;       ;       ; 4.787 ;
; KEY[2]     ; LEDG[2]     ; 4.782 ;       ;       ; 4.782 ;
; KEY[3]     ; LEDG[3]     ; 4.757 ;       ;       ; 4.757 ;
; SW[6]      ; LEDG[4]     ;       ; 2.842 ; 2.842 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 3.169 ; 3.169 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 3.110 ; 3.110 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 3.195 ; 3.195 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.745 ;       ;       ; 4.745 ;
; KEY[1]     ; LEDG[1]     ; 4.787 ;       ;       ; 4.787 ;
; KEY[2]     ; LEDG[2]     ; 4.782 ;       ;       ; 4.782 ;
; KEY[3]     ; LEDG[3]     ; 4.757 ;       ;       ; 4.757 ;
; SW[6]      ; LEDG[4]     ;       ; 2.842 ; 2.842 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 3.169 ; 3.169 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 3.110 ; 3.110 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 3.195 ; 3.195 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.226 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.561 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.613 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.627 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.712 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.639 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.809 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.654 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.650 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.625 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.629 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.149 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.204 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.479 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.226 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.561 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.613 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.627 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.712 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.639 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.809 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.654 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.650 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.625 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.629 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.149 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.204 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.479 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.226     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.561     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.613     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.627     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.712     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.639     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.809     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.654     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.650     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.625     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.629     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.149     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.204     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.479     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.226     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.561     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.613     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.627     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.712     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.639     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.809     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.654     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.650     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.625     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.629     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.149     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.204     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.479     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -3.194    ; 0.215 ; N/A      ; N/A     ; 3.889               ;
;  CLOCK_50                        ; N/A       ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; -3.194    ; 0.215 ; N/A      ; N/A     ; 9.102               ;
;  pll|altpll_component|pll|clk[1] ; -2.289    ; 0.215 ; N/A      ; N/A     ; 3.889               ;
; Design-wide TNS                  ; -2681.729 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                        ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; -2589.370 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[1] ; -92.359   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.368 ; 8.368 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 8.112 ; 8.112 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 8.368 ; 8.368 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.186 ; 8.186 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.082 ; 8.082 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 7.798 ; 7.798 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.002 ; 8.002 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.009 ; 8.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.223 ; 8.223 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; 7.633 ; 7.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; 7.257 ; 7.257 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; 7.235 ; 7.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; 7.633 ; 7.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; 7.256 ; 7.256 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; 6.906 ; 6.906 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; 7.327 ; 7.327 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; 9.325 ; 9.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; 8.581 ; 8.581 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; 8.521 ; 8.521 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; 9.325 ; 9.325 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; 8.649 ; 8.649 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; 6.276 ; 6.276 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; 5.320 ; 5.320 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; 3.524 ; 3.524 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; 5.398 ; 5.398 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; 5.853 ; 5.853 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; 4.858 ; 4.858 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; 6.276 ; 6.276 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; 4.829 ; 4.829 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; 4.613 ; 4.613 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 8.693 ; 8.693 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 7.649 ; 7.649 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 7.600 ; 7.600 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 8.030 ; 8.030 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 8.289 ; 8.289 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 8.479 ; 8.479 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 8.357 ; 8.357 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 7.966 ; 7.966 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 7.965 ; 7.965 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 7.689 ; 7.689 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 8.693 ; 8.693 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 7.633 ; 7.633 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 7.854 ; 7.854 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 7.932 ; 7.932 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 7.653 ; 7.653 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 7.549 ; 7.549 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 7.479 ; 7.479 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; -4.173 ; -4.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -4.205 ; -4.205 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -4.289 ; -4.289 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -4.242 ; -4.242 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -4.273 ; -4.273 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -4.191 ; -4.191 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -4.181 ; -4.181 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -4.173 ; -4.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -4.292 ; -4.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; -3.850 ; -3.850 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; -4.004 ; -4.004 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; -3.985 ; -3.985 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; -4.163 ; -4.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; -4.030 ; -4.030 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; -3.850 ; -3.850 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; -4.053 ; -4.053 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; -4.403 ; -4.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; -4.433 ; -4.433 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; -4.403 ; -4.403 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; -4.762 ; -4.762 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; -4.496 ; -4.496 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; -1.584 ; -1.584 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; -1.715 ; -1.715 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; -1.806 ; -1.806 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; -2.159 ; -2.159 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; -1.584 ; -1.584 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; -1.987 ; -1.987 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; -2.305 ; -2.305 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; -2.795 ; -2.795 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; -2.225 ; -2.225 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; -2.173 ; -2.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -3.761 ; -3.761 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.951 ; -3.951 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.833 ; -3.833 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.810 ; -3.810 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.956 ; -3.956 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.868 ; -3.868 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.985 ; -3.985 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.761 ; -3.761 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.802 ; -3.802 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.861 ; -3.861 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.783 ; -3.783 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.795 ; -3.795 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.993 ; -3.993 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.785 ; -3.785 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.827 ; -3.827 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 5.000  ; 5.000  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 5.853  ; 5.853  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 5.596  ; 5.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 5.731  ; 5.731  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.021  ; 5.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.917  ; 4.917  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.314  ; 5.314  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 4.998  ; 4.998  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.729  ; 4.729  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 4.741  ; 4.741  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.156  ; 4.156  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.412  ; 4.412  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.387  ; 4.387  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.418  ; 4.418  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.859  ; 4.859  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.422  ; 4.422  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.694  ; 4.694  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.309  ; 5.309  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.459  ; 4.459  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.669  ; 4.669  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.478  ; 4.478  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 5.099  ; 5.099  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 10.002 ; 10.002 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 9.609  ; 9.609  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 8.499  ; 8.499  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 8.737  ; 8.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 10.002 ; 10.002 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 8.607  ; 8.607  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 9.774  ; 9.774  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 8.559  ; 8.559  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 9.896  ; 9.896  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 8.708  ; 8.708  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 9.592  ; 9.592  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 8.912  ; 8.912  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 8.990  ; 8.990  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 9.896  ; 9.896  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 9.049  ; 9.049  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 9.017  ; 9.017  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 10.738 ; 10.738 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 10.148 ; 10.148 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 9.920  ; 9.920  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 10.222 ; 10.222 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 10.738 ; 10.738 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 9.739  ; 9.739  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 10.442 ; 10.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 9.507  ; 9.507  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 14.615 ; 14.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 14.615 ; 14.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 13.718 ; 13.718 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 14.255 ; 14.255 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 13.163 ; 13.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 13.248 ; 13.248 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 13.590 ; 13.590 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 13.926 ; 13.926 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 5.531  ; 5.531  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 8.973  ; 8.973  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.210  ; 8.210  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 8.333  ; 8.333  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.973  ; 8.973  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.758  ; 8.758  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 9.170  ; 9.170  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 9.046  ; 9.046  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 9.142  ; 9.142  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 9.170  ; 9.170  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 9.046  ; 9.046  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 6.119  ; 6.119  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 10.300 ; 10.300 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 8.888  ; 8.888  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 10.300 ; 10.300 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 9.195  ; 9.195  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.098  ; 9.098  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 6.174  ; 6.174  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.742  ; 4.742  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.758  ; 4.758  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.750  ; 4.750  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.383  ; 4.383  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.222  ; 5.222  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.022  ; 4.022  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.363  ; 4.363  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.384  ; 4.384  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.376  ; 4.376  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.421  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.383  ; 4.383  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 4.399  ; 4.399  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 4.914  ; 4.914  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.983  ; 4.983  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 5.726  ; 5.726  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.977  ; 4.977  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.968  ; 4.968  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.981  ; 4.981  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.968  ; 4.968  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.610  ; 4.610  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.594  ; 4.594  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.624  ; 4.624  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.355  ; 5.355  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.325  ; 5.325  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.726  ; 5.726  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.601  ; 5.601  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.961  ; 4.961  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.161  ; 5.161  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.153  ; 5.153  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 5.233  ; 5.233  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.507  ; 5.507  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 5.451  ; 5.451  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -0.872 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.872 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 2.104  ; 2.104  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 2.370  ; 2.370  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 2.285  ; 2.285  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 2.346  ; 2.346  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 1.718  ; 1.718  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 2.248  ; 2.248  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 1.835  ; 1.835  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 2.058  ; 2.058  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 2.038  ; 2.038  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 1.825  ; 1.825  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 2.162  ; 2.162  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 2.036  ; 2.036  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 1.935  ; 1.935  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 1.947  ; 1.947  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 1.718  ; 1.718  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 1.804  ; 1.804  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 1.791  ; 1.791  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 2.020  ; 2.020  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 2.175  ; 2.175  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 1.836  ; 1.836  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 1.893  ; 1.893  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 1.803  ; 1.803  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 1.850  ; 1.850  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.378  ; 2.378  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 2.378  ; 2.378  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 3.410  ; 3.410  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 3.825  ; 3.825  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 3.410  ; 3.410  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 3.460  ; 3.460  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 4.095  ; 4.095  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 3.440  ; 3.440  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 3.869  ; 3.869  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 3.420  ; 3.420  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 3.294  ; 3.294  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 3.294  ; 3.294  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 3.566  ; 3.566  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 3.347  ; 3.347  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 3.383  ; 3.383  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 3.723  ; 3.723  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 3.470  ; 3.470  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 3.510  ; 3.510  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 3.837  ; 3.837  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 3.647  ; 3.647  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 3.779  ; 3.779  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 4.040  ; 4.040  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 3.579  ; 3.579  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 3.970  ; 3.970  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 3.510  ; 3.510  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 3.147  ; 3.147  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 3.669  ; 3.669  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 3.442  ; 3.442  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 3.726  ; 3.726  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 3.151  ; 3.151  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 3.147  ; 3.147  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 3.310  ; 3.310  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 3.446  ; 3.446  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 2.168  ; 2.168  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.581  ; 2.581  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.581  ; 2.581  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.657  ; 2.657  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.993  ; 2.993  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.766  ; 2.766  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.562  ; 2.562  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 3.102  ; 3.102  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.562  ; 2.562  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.690  ; 2.690  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 3.102  ; 3.102  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.511  ; 2.511  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.483  ; 2.483  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.483  ; 2.483  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.856  ; 2.856  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.749  ; 2.749  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.543  ; 2.543  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 2.534  ; 2.534  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.599  ; 1.599  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.896  ; 1.896  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.077  ; 2.077  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.910  ; 1.910  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.907  ; 1.907  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.739  ; 1.739  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.599  ; 1.599  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.725  ; 1.725  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.746  ; 1.746  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.777  ; 1.777  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.742  ; 1.742  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 1.765  ; 1.765  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.021  ; 2.021  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.019  ; 2.019  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.823  ; 1.823  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.996  ; 1.996  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.993  ; 1.993  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.994  ; 1.994  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.987  ; 1.987  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.844  ; 1.844  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.823  ; 1.823  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.853  ; 1.853  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.859  ; 1.859  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.150  ; 2.150  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.136  ; 2.136  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.225  ; 2.225  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.982  ; 1.982  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.071  ; 2.071  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.043  ; 2.043  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 2.079  ; 2.079  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.174  ; 2.174  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 2.172  ; 2.172  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.036  ; 2.036  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.063 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.063 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 8.882 ;       ;       ; 8.882 ;
; KEY[1]     ; LEDG[1]     ; 8.950 ;       ;       ; 8.950 ;
; KEY[2]     ; LEDG[2]     ; 8.941 ;       ;       ; 8.941 ;
; KEY[3]     ; LEDG[3]     ; 8.894 ;       ;       ; 8.894 ;
; SW[6]      ; LEDG[4]     ;       ; 5.754 ; 5.754 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 6.580 ; 6.580 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 6.460 ; 6.460 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 6.604 ; 6.604 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.745 ;       ;       ; 4.745 ;
; KEY[1]     ; LEDG[1]     ; 4.787 ;       ;       ; 4.787 ;
; KEY[2]     ; LEDG[2]     ; 4.782 ;       ;       ; 4.782 ;
; KEY[3]     ; LEDG[3]     ; 4.757 ;       ;       ; 4.757 ;
; SW[6]      ; LEDG[4]     ;       ; 2.842 ; 2.842 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 3.169 ; 3.169 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 3.110 ; 3.110 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 3.195 ; 3.195 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 8998782  ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3711     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 1334     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 7751     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 8998782  ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3711     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 1334     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 7751     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 310   ; 310  ;
; Unconstrained Output Ports      ; 116   ; 116  ;
; Unconstrained Output Port Paths ; 536   ; 536  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Feb 17 18:29:50 2012
Info: Command: quartus_sta pce_top -c pce_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pce_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -divide_by 7 -multiply_by 6 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[1]} {pll|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase -70.00 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[2]} {pll|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.194     -2589.370 pll|altpll_component|pll|clk[0] 
    Info (332119):    -2.289       -92.359 pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 pll|altpll_component|pll|clk[1] 
    Info (332119):     9.102         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 212 output pins without output pin load capacitance assignment
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 0.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.692         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     1.156         0.000 pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll|altpll_component|pll|clk[1] 
    Info (332119):     9.539         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 370 megabytes
    Info: Processing ended: Fri Feb 17 18:30:02 2012
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


