Fitter report for multi_cycyle_processor
Sat Jun 04 23:13:19 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Jun 04 23:13:19 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; multi_cycyle_processor                      ;
; Top-level Entity Name           ; datapath                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 372 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 496                                         ;
; Total pins                      ; 79 / 268 ( 29 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node               ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clock~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1110 ) ; 0.00 % ( 0 / 1110 )        ; 0.00 % ( 0 / 1110 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1110 ) ; 0.00 % ( 0 / 1110 )        ; 0.00 % ( 0 / 1110 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1110 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/OKUL/4-2/446/LAB/EXP4/output_files/multi_cycyle_processor.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 372 / 56,480          ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 372                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 444 / 56,480          ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 95                    ;       ;
;         [b] ALMs used for LUT logic                         ; 198                   ;       ;
;         [c] ALMs used for registers                         ; 151                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 75 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 3                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 59 / 5,648            ; 1 %   ;
;     -- Logic LABs                                           ; 59                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 455                   ;       ;
;     -- 7 input functions                                    ; 14                    ;       ;
;     -- 6 input functions                                    ; 202                   ;       ;
;     -- 5 input functions                                    ; 115                   ;       ;
;     -- 4 input functions                                    ; 32                    ;       ;
;     -- <=3 input functions                                  ; 92                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 93                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 496                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 491 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 5 / 112,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 496                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 79 / 268              ; 29 %  ;
;     -- Clock pins                                           ; 5 / 11                ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.5% / 0.5% / 0.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 14.4% / 14.3% / 14.6% ;       ;
; Maximum fan-out                                             ; 496                   ;       ;
; Highest non-global fan-out                                  ; 96                    ;       ;
; Total fan-out                                               ; 4057                  ;       ;
; Average fan-out                                             ; 3.37                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 372 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 372                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 444 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 95                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 198                    ; 0                              ;
;         [c] ALMs used for registers                         ; 151                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 75 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 59 / 5648 ( 1 % )      ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 59                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 455                    ; 0                              ;
;     -- 7 input functions                                    ; 14                     ; 0                              ;
;     -- 6 input functions                                    ; 202                    ; 0                              ;
;     -- 5 input functions                                    ; 115                    ; 0                              ;
;     -- 4 input functions                                    ; 32                     ; 0                              ;
;     -- <=3 input functions                                  ; 92                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 93                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 491 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 5 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 496                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 79                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 4057                   ; 0                              ;
;     -- Registered Connections                               ; 1065                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 27                     ; 0                              ;
;     -- Output Ports                                         ; 52                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ALUControl[0] ; T8    ; 3A       ; 6            ; 0            ; 0            ; 26                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUControl[1] ; M6    ; 3A       ; 8            ; 0            ; 17           ; 23                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUControl[2] ; AB6   ; 3B       ; 26           ; 0            ; 91           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUSrcA       ; W8    ; 3A       ; 4            ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUSrcB[0]    ; V6    ; 3A       ; 6            ; 0            ; 34           ; 43                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUSrcB[1]    ; U6    ; 3A       ; 6            ; 0            ; 51           ; 48                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; AdrSrc        ; M7    ; 3A       ; 8            ; 0            ; 0            ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BranchWrite   ; P7    ; 3A       ; 8            ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; FlagWrite     ; D9    ; 8A       ; 28           ; 81           ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IRWrite       ; R12   ; 3B       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MemWrite      ; V15   ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PCWrite       ; R10   ; 3B       ; 38           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegFileEnb    ; U10   ; 3B       ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegSrcA       ; AA9   ; 3B       ; 32           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegSrcB[0]    ; H6    ; 8A       ; 26           ; 81           ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegSrcB[1]    ; R11   ; 3B       ; 38           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegSrcC[0]    ; AB10  ; 3B       ; 38           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegSrcC[1]    ; Y11   ; 3B       ; 40           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegWrite      ; E10   ; 8A       ; 32           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ResultSrc[0]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ResultSrc[1]  ; G6    ; 8A       ; 26           ; 81           ; 40           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ShiftSrc[0]   ; M9    ; 3B       ; 32           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ShiftSrc[1]   ; Y17   ; 4A       ; 58           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; WriteSrc[0]   ; N8    ; 3B       ; 28           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; WriteSrc[1]   ; V9    ; 3B       ; 26           ; 0            ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clock         ; M16   ; 5B       ; 89           ; 35           ; 60           ; 496                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset         ; R7    ; 3A       ; 8            ; 0            ; 51           ; 96                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALUResult[0]     ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[1]     ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[2]     ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[3]     ; M8    ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[4]     ; AA8   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[5]     ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[6]     ; C6    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ALUResult[7]     ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CO               ; A8    ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[0]    ; F7    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[10]   ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[11]   ; L7    ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[12]   ; P22   ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[13]   ; W19   ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[14]   ; G21   ; 7A       ; 88           ; 81           ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[15]   ; J19   ; 7A       ; 68           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[1]    ; T9    ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[2]    ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[3]    ; R9    ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[4]    ; C8    ; 8A       ; 28           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[5]    ; P8    ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[6]    ; AA12  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[7]    ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[8]    ; B20   ; 7A       ; 86           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemoryData[9]    ; T18   ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; N                ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OVF              ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[0] ; U8    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[1] ; AA10  ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[2] ; AB7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[3] ; AA7   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[4] ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[5] ; W9    ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[6] ; P6    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ShiftedResult[7] ; R5    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Z                ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[0]            ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[1]            ; U7    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[2]            ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[3]            ; N6    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[4]            ; R6    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[5]            ; T7    ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[6]            ; D6    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[7]            ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[0]        ; E9    ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[1]        ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[2]        ; V10   ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[3]        ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[4]        ; R15   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[5]        ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[6]        ; AB8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[7]        ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 12 / 48 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 80 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 12 / 32 ( 38 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; CO                              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; ShiftedResult[3]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; ALUResult[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; RegSrcA                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; ShiftedResult[1]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; MemoryData[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; MemoryData[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; MemoryData[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; pc[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; ALUControl[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; ShiftedResult[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; result[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RegSrcC[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; ALUResult[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; ResultSrc[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; N                               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; ALUResult[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; MemoryData[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; ALUResult[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; MemoryData[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; pc[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; FlagWrite                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; result[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; result[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 469        ; 8A       ; RegWrite                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; MemoryData[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; ResultSrc[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; MemoryData[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RegSrcB[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; MemoryData[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; MemoryData[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; ALUControl[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; AdrSrc                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; ALUResult[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; ShiftSrc[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; pc[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; WriteSrc[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; OVF                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; ShiftedResult[6]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; BranchWrite                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; MemoryData[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; ALUResult[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; Z                               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; MemoryData[12]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; ShiftedResult[7]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 52         ; 3A       ; pc[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; MemoryData[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; PCWrite                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; RegSrcB[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; IRWrite                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; result[4]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; pc[5]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; ALUControl[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; MemoryData[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; result[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; result[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; MemoryData[9]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; ALUSrcB[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; pc[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 55         ; 3A       ; ShiftedResult[0]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RegFileEnb                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; ALUResult[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; ALUResult[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; pc[7]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; MemoryData[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; ALUSrcB[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; WriteSrc[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; result[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; result[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; MemWrite                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; ALUSrcA                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; ShiftedResult[5]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; MemoryData[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; pc[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; ShiftedResult[4]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; RegSrcC[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; ShiftSrc[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; CO               ; Incomplete set of assignments ;
; MemoryData[15]   ; Incomplete set of assignments ;
; MemoryData[14]   ; Incomplete set of assignments ;
; MemoryData[13]   ; Incomplete set of assignments ;
; MemoryData[12]   ; Incomplete set of assignments ;
; MemoryData[11]   ; Incomplete set of assignments ;
; MemoryData[10]   ; Incomplete set of assignments ;
; MemoryData[9]    ; Incomplete set of assignments ;
; MemoryData[8]    ; Incomplete set of assignments ;
; MemoryData[7]    ; Incomplete set of assignments ;
; MemoryData[6]    ; Incomplete set of assignments ;
; MemoryData[5]    ; Incomplete set of assignments ;
; MemoryData[4]    ; Incomplete set of assignments ;
; MemoryData[3]    ; Incomplete set of assignments ;
; MemoryData[2]    ; Incomplete set of assignments ;
; MemoryData[1]    ; Incomplete set of assignments ;
; MemoryData[0]    ; Incomplete set of assignments ;
; pc[7]            ; Incomplete set of assignments ;
; pc[6]            ; Incomplete set of assignments ;
; pc[5]            ; Incomplete set of assignments ;
; pc[4]            ; Incomplete set of assignments ;
; pc[3]            ; Incomplete set of assignments ;
; pc[2]            ; Incomplete set of assignments ;
; pc[1]            ; Incomplete set of assignments ;
; pc[0]            ; Incomplete set of assignments ;
; result[7]        ; Incomplete set of assignments ;
; result[6]        ; Incomplete set of assignments ;
; result[5]        ; Incomplete set of assignments ;
; result[4]        ; Incomplete set of assignments ;
; result[3]        ; Incomplete set of assignments ;
; result[2]        ; Incomplete set of assignments ;
; result[1]        ; Incomplete set of assignments ;
; result[0]        ; Incomplete set of assignments ;
; ALUResult[7]     ; Incomplete set of assignments ;
; ALUResult[6]     ; Incomplete set of assignments ;
; ALUResult[5]     ; Incomplete set of assignments ;
; ALUResult[4]     ; Incomplete set of assignments ;
; ALUResult[3]     ; Incomplete set of assignments ;
; ALUResult[2]     ; Incomplete set of assignments ;
; ALUResult[1]     ; Incomplete set of assignments ;
; ALUResult[0]     ; Incomplete set of assignments ;
; ShiftedResult[7] ; Incomplete set of assignments ;
; ShiftedResult[6] ; Incomplete set of assignments ;
; ShiftedResult[5] ; Incomplete set of assignments ;
; ShiftedResult[4] ; Incomplete set of assignments ;
; ShiftedResult[3] ; Incomplete set of assignments ;
; ShiftedResult[2] ; Incomplete set of assignments ;
; ShiftedResult[1] ; Incomplete set of assignments ;
; ShiftedResult[0] ; Incomplete set of assignments ;
; OVF              ; Incomplete set of assignments ;
; N                ; Incomplete set of assignments ;
; Z                ; Incomplete set of assignments ;
; AdrSrc           ; Incomplete set of assignments ;
; ALUControl[2]    ; Incomplete set of assignments ;
; ALUControl[0]    ; Incomplete set of assignments ;
; ALUControl[1]    ; Incomplete set of assignments ;
; FlagWrite        ; Incomplete set of assignments ;
; ResultSrc[1]     ; Incomplete set of assignments ;
; ResultSrc[0]     ; Incomplete set of assignments ;
; ALUSrcB[1]       ; Incomplete set of assignments ;
; ALUSrcB[0]       ; Incomplete set of assignments ;
; ShiftSrc[0]      ; Incomplete set of assignments ;
; ShiftSrc[1]      ; Incomplete set of assignments ;
; ALUSrcA          ; Incomplete set of assignments ;
; clock            ; Incomplete set of assignments ;
; reset            ; Incomplete set of assignments ;
; IRWrite          ; Incomplete set of assignments ;
; RegSrcB[0]       ; Incomplete set of assignments ;
; RegSrcB[1]       ; Incomplete set of assignments ;
; RegFileEnb       ; Incomplete set of assignments ;
; PCWrite          ; Incomplete set of assignments ;
; RegSrcA          ; Incomplete set of assignments ;
; MemWrite         ; Incomplete set of assignments ;
; WriteSrc[1]      ; Incomplete set of assignments ;
; WriteSrc[0]      ; Incomplete set of assignments ;
; RegSrcC[0]       ; Incomplete set of assignments ;
; RegSrcC[1]       ; Incomplete set of assignments ;
; RegWrite         ; Incomplete set of assignments ;
; BranchWrite      ; Incomplete set of assignments ;
; CO               ; Missing location assignment   ;
; MemoryData[15]   ; Missing location assignment   ;
; MemoryData[14]   ; Missing location assignment   ;
; MemoryData[13]   ; Missing location assignment   ;
; MemoryData[12]   ; Missing location assignment   ;
; MemoryData[11]   ; Missing location assignment   ;
; MemoryData[10]   ; Missing location assignment   ;
; MemoryData[9]    ; Missing location assignment   ;
; MemoryData[8]    ; Missing location assignment   ;
; MemoryData[7]    ; Missing location assignment   ;
; MemoryData[6]    ; Missing location assignment   ;
; MemoryData[5]    ; Missing location assignment   ;
; MemoryData[4]    ; Missing location assignment   ;
; MemoryData[3]    ; Missing location assignment   ;
; MemoryData[2]    ; Missing location assignment   ;
; MemoryData[1]    ; Missing location assignment   ;
; MemoryData[0]    ; Missing location assignment   ;
; pc[7]            ; Missing location assignment   ;
; pc[6]            ; Missing location assignment   ;
; pc[5]            ; Missing location assignment   ;
; pc[4]            ; Missing location assignment   ;
; pc[3]            ; Missing location assignment   ;
; pc[2]            ; Missing location assignment   ;
; pc[1]            ; Missing location assignment   ;
; pc[0]            ; Missing location assignment   ;
; result[7]        ; Missing location assignment   ;
; result[6]        ; Missing location assignment   ;
; result[5]        ; Missing location assignment   ;
; result[4]        ; Missing location assignment   ;
; result[3]        ; Missing location assignment   ;
; result[2]        ; Missing location assignment   ;
; result[1]        ; Missing location assignment   ;
; result[0]        ; Missing location assignment   ;
; ALUResult[7]     ; Missing location assignment   ;
; ALUResult[6]     ; Missing location assignment   ;
; ALUResult[5]     ; Missing location assignment   ;
; ALUResult[4]     ; Missing location assignment   ;
; ALUResult[3]     ; Missing location assignment   ;
; ALUResult[2]     ; Missing location assignment   ;
; ALUResult[1]     ; Missing location assignment   ;
; ALUResult[0]     ; Missing location assignment   ;
; ShiftedResult[7] ; Missing location assignment   ;
; ShiftedResult[6] ; Missing location assignment   ;
; ShiftedResult[5] ; Missing location assignment   ;
; ShiftedResult[4] ; Missing location assignment   ;
; ShiftedResult[3] ; Missing location assignment   ;
; ShiftedResult[2] ; Missing location assignment   ;
; ShiftedResult[1] ; Missing location assignment   ;
; ShiftedResult[0] ; Missing location assignment   ;
; OVF              ; Missing location assignment   ;
; N                ; Missing location assignment   ;
; Z                ; Missing location assignment   ;
; AdrSrc           ; Missing location assignment   ;
; ALUControl[2]    ; Missing location assignment   ;
; ALUControl[0]    ; Missing location assignment   ;
; ALUControl[1]    ; Missing location assignment   ;
; FlagWrite        ; Missing location assignment   ;
; ResultSrc[1]     ; Missing location assignment   ;
; ResultSrc[0]     ; Missing location assignment   ;
; ALUSrcB[1]       ; Missing location assignment   ;
; ALUSrcB[0]       ; Missing location assignment   ;
; ShiftSrc[0]      ; Missing location assignment   ;
; ShiftSrc[1]      ; Missing location assignment   ;
; ALUSrcA          ; Missing location assignment   ;
; clock            ; Missing location assignment   ;
; reset            ; Missing location assignment   ;
; IRWrite          ; Missing location assignment   ;
; RegSrcB[0]       ; Missing location assignment   ;
; RegSrcB[1]       ; Missing location assignment   ;
; RegFileEnb       ; Missing location assignment   ;
; PCWrite          ; Missing location assignment   ;
; RegSrcA          ; Missing location assignment   ;
; MemWrite         ; Missing location assignment   ;
; WriteSrc[1]      ; Missing location assignment   ;
; WriteSrc[0]      ; Missing location assignment   ;
; RegSrcC[0]       ; Missing location assignment   ;
; RegSrcC[1]       ; Missing location assignment   ;
; RegWrite         ; Missing location assignment   ;
; BranchWrite      ; Missing location assignment   ;
+------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------+---------------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                   ; Entity Name                     ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------+---------------------------------+--------------+
; |datapath                                          ; 372.0 (0.5)          ; 443.0 (0.5)                      ; 73.5 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 455 (1)             ; 496 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 79   ; 0            ; |datapath                                                             ; datapath                        ; work         ;
;    |alu_8op:ALU|                                   ; 70.4 (70.4)          ; 73.9 (73.9)                      ; 4.3 (4.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 127 (127)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu_8op:ALU                                                 ; alu_8op                         ; work         ;
;    |mux_2x1:AluSrcAMux|                            ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_2x1:AluSrcAMux                                          ; mux_2x1                         ; work         ;
;    |mux_2x1:Mux_Memory|                            ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_2x1:Mux_Memory                                          ; mux_2x1                         ; work         ;
;    |mux_2x1:Src1_reg|                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_2x1:Src1_reg                                            ; mux_2x1                         ; work         ;
;    |mux_4x1:AluSrcBMux|                            ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_4x1:AluSrcBMux                                          ; mux_4x1                         ; work         ;
;    |mux_4x1:ResultMux|                             ; 8.2 (8.2)            ; 8.4 (8.4)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_4x1:ResultMux                                           ; mux_4x1                         ; work         ;
;    |mux_4x1:Src2_reg|                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_4x1:Src2_reg                                            ; mux_4x1                         ; work         ;
;    |mux_4x1:WrtSrc_mux|                            ; 3.5 (3.5)            ; 4.8 (4.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|mux_4x1:WrtSrc_mux                                          ; mux_4x1                         ; work         ;
;    |register_file:reg_file|                        ; 16.2 (1.0)           ; 18.7 (1.5)                       ; 2.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (8)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file                                      ; register_file                   ; work         ;
;       |decoder_3x8:dec|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file|decoder_3x8:dec                      ; decoder_3x8                     ; work         ;
;       |simp_reg_sync_reset_with_enable:reg0|       ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file|simp_reg_sync_reset_with_enable:reg0 ; simp_reg_sync_reset_with_enable ; work         ;
;       |simp_reg_sync_reset_with_enable:reg1|       ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file|simp_reg_sync_reset_with_enable:reg1 ; simp_reg_sync_reset_with_enable ; work         ;
;       |simp_reg_sync_reset_with_enable:reg2|       ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file|simp_reg_sync_reset_with_enable:reg2 ; simp_reg_sync_reset_with_enable ; work         ;
;       |simp_reg_sync_reset_with_enable:reg3|       ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file|simp_reg_sync_reset_with_enable:reg3 ; simp_reg_sync_reset_with_enable ; work         ;
;       |simp_reg_sync_reset_with_enable:reg6|       ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|register_file:reg_file|simp_reg_sync_reset_with_enable:reg6 ; simp_reg_sync_reset_with_enable ; work         ;
;    |shift:Shift|                                   ; 4.3 (4.3)            ; 5.2 (5.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|shift:Shift                                                 ; shift                           ; work         ;
;    |simp_reg_sync_reset_with_enable:ALUResultMux|  ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|simp_reg_sync_reset_with_enable:ALUResultMux                ; simp_reg_sync_reset_with_enable ; work         ;
;    |simp_reg_sync_reset_with_enable:PCReg|         ; 2.9 (2.9)            ; 3.1 (3.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|simp_reg_sync_reset_with_enable:PCReg                       ; simp_reg_sync_reset_with_enable ; work         ;
;    |simp_reg_sync_reset_with_enable:Reg1Reg|       ; 11.4 (11.4)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 24 (24)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|simp_reg_sync_reset_with_enable:Reg1Reg                     ; simp_reg_sync_reset_with_enable ; work         ;
;    |simp_reg_sync_reset_with_enable:Reg2Reg|       ; 10.3 (10.3)          ; 10.5 (10.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|simp_reg_sync_reset_with_enable:Reg2Reg                     ; simp_reg_sync_reset_with_enable ; work         ;
;    |simp_reg_sync_reset_with_enable:reg_inst|      ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|simp_reg_sync_reset_with_enable:reg_inst                    ; simp_reg_sync_reset_with_enable ; work         ;
;    |simp_reg_sync_reset_with_enable:reg_read_data| ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|simp_reg_sync_reset_with_enable:reg_read_data               ; simp_reg_sync_reset_with_enable ; work         ;
;    |unified_memory:Unified_memory|                 ; 221.5 (221.5)        ; 283.2 (283.2)                    ; 62.3 (62.3)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 203 (203)           ; 408 (408)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|unified_memory:Unified_memory                               ; unified_memory                  ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CO               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemoryData[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[7]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[6]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[5]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[4]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[0]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUResult[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ShiftedResult[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVF              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; N                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Z                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AdrSrc           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUControl[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUControl[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUControl[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FlagWrite        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ResultSrc[1]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ResultSrc[0]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUSrcB[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUSrcB[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ShiftSrc[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ShiftSrc[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUSrcA          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRWrite          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegSrcB[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegSrcB[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegFileEnb       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PCWrite          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegSrcA          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MemWrite         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WriteSrc[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WriteSrc[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegSrcC[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegSrcC[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegWrite         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BranchWrite      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                            ;
+-----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------+-------------------+---------+
; AdrSrc                                                                      ;                   ;         ;
;      - mux_2x1:Mux_Memory|out[4]~0                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[4]~1                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[0]~3                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[0]~4                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[1]~6                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[1]~7                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[2]~9                                          ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[3]~10                                         ; 1                 ; 0       ;
;      - mux_2x1:Mux_Memory|out[5]~11                                         ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~0                             ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~1                             ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|LessThan0~0                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~2                             ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~6                             ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~10                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~12                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~16                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~18                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~28                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~30                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~50                            ; 1                 ; 0       ;
;      - unified_memory:Unified_memory|Decoder0~52                            ; 1                 ; 0       ;
; ALUControl[2]                                                               ;                   ;         ;
;      - alu_8op:ALU|Z~9                                                      ; 1                 ; 0       ;
;      - alu_8op:ALU|out[7]~43                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[2]~1                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[4]~5                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[0]~7                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[1]~11                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[2]~15                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[3]~19                                                ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[5]~8                                           ; 1                 ; 0       ;
;      - alu_8op:ALU|out[6]~29                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[5]~30                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|Equal0~0                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|CO~0                                                     ; 1                 ; 0       ;
;      - alu_8op:ALU|CO~2                                                     ; 1                 ; 0       ;
;      - alu_8op:ALU|Equal0~1                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|N~0                                                      ; 1                 ; 0       ;
; ALUControl[0]                                                               ;                   ;         ;
;      - alu_8op:ALU|out[7]~43                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[0]~47                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[2]~0                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[4]~3                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[4]~4                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[0]~6                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[1]~9                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[1]~10                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[2]~13                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[2]~14                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[3]~17                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[3]~18                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[5]~20                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[5]~22                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[7]~23                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[7]~24                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[7]~25                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[6]~26                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[6]~28                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|CO~0                                                     ; 1                 ; 0       ;
;      - alu_8op:ALU|Equal0~1                                                 ; 1                 ; 0       ;
;      - alu_8op:ALU|out[7]~36                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|out[7]~37                                                ; 1                 ; 0       ;
;      - alu_8op:ALU|Z~0                                                      ; 1                 ; 0       ;
;      - alu_8op:ALU|Z~1                                                      ; 1                 ; 0       ;
;      - alu_8op:ALU|Z~6                                                      ; 1                 ; 0       ;
; ALUControl[1]                                                               ;                   ;         ;
;      - alu_8op:ALU|out[7]~43                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[0]~47                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[2]~0                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out[4]~3                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out[4]~4                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out[0]~6                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out[1]~9                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out[1]~10                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[2]~13                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[2]~14                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[3]~17                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[3]~18                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[5]~20                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[5]~22                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[6]~26                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[6]~28                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|Equal0~0                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|CO~2                                                     ; 0                 ; 0       ;
;      - alu_8op:ALU|Equal0~1                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|N~0                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~0                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~1                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~6                                                      ; 0                 ; 0       ;
; FlagWrite                                                                   ;                   ;         ;
;      - alu_8op:ALU|out[2]~0                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out[7]~23                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[7]~25                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|CO~2                                                     ; 0                 ; 0       ;
; ResultSrc[1]                                                                ;                   ;         ;
;      - mux_4x1:ResultMux|out[5]~0                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[4]~1                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[0]~2                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[1]~3                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[2]~4                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[3]~6                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[5]~9                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[7]~10                                          ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[6]~12                                          ; 1                 ; 0       ;
; ResultSrc[0]                                                                ;                   ;         ;
;      - mux_4x1:ResultMux|out[5]~0                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[4]~1                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[0]~2                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[1]~3                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[2]~4                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[3]~6                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[5]~9                                           ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[7]~10                                          ; 1                 ; 0       ;
;      - mux_4x1:ResultMux|out[6]~12                                          ; 1                 ; 0       ;
; ALUSrcB[1]                                                                  ;                   ;         ;
;      - alu_8op:ALU|Add0~5                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~9                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~13                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~17                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~1                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~21                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~29                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~25                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~5                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~9                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~13                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~17                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~1                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~21                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~29                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~25                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~1                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~9                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~13                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~17                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~5                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~21                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~29                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~25                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|out[0]~47                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out~2                                                    ; 0                 ; 0       ;
;      - alu_8op:ALU|out[4]~4                                                 ; 0                 ; 0       ;
;      - alu_8op:ALU|out~8                                                    ; 0                 ; 0       ;
;      - alu_8op:ALU|out[1]~10                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out~12                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out[2]~14                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out~16                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out[3]~18                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out[5]~20                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out~21                                                   ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[7]~5                                          ; 0                 ; 0       ;
;      - alu_8op:ALU|out[6]~26                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out~27                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~38                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~39                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~2                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~3                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~5                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|out~40                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~41                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~42                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~7                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~8                                                      ; 0                 ; 0       ;
; ALUSrcB[0]                                                                  ;                   ;         ;
;      - alu_8op:ALU|Add0~5                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~9                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~13                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~17                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~1                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~21                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~29                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add0~25                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~5                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~9                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~13                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~17                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~1                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~21                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~29                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add2~25                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~1                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~9                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~13                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~17                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~5                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~21                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~29                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|Add5~25                                                  ; 0                 ; 0       ;
;      - alu_8op:ALU|out[0]~47                                                ; 0                 ; 0       ;
;      - alu_8op:ALU|out~2                                                    ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[4]~0                                          ; 0                 ; 0       ;
;      - alu_8op:ALU|out~8                                                    ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[1]~1                                          ; 0                 ; 0       ;
;      - alu_8op:ALU|out~12                                                   ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[2]~2                                          ; 0                 ; 0       ;
;      - alu_8op:ALU|out~16                                                   ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[3]~3                                          ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[5]~4                                          ; 0                 ; 0       ;
;      - alu_8op:ALU|out~21                                                   ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[7]~5                                          ; 0                 ; 0       ;
;      - mux_4x1:AluSrcBMux|out[6]~6                                          ; 0                 ; 0       ;
;      - alu_8op:ALU|out~27                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~38                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|Z~3                                                      ; 0                 ; 0       ;
;      - alu_8op:ALU|out~40                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~41                                                   ; 0                 ; 0       ;
;      - alu_8op:ALU|out~42                                                   ; 0                 ; 0       ;
; ShiftSrc[0]                                                                 ;                   ;         ;
;      - shift:Shift|output_data[4]~0                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[0]~1                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[1]~2                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[2]~3                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[3]~4                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[5]~5                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[7]~6                                         ; 0                 ; 0       ;
;      - shift:Shift|output_data[6]~7                                         ; 0                 ; 0       ;
; ShiftSrc[1]                                                                 ;                   ;         ;
;      - shift:Shift|output_data[4]~0                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[0]~1                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[1]~2                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[2]~3                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[3]~4                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[5]~5                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[7]~6                                         ; 1                 ; 0       ;
;      - shift:Shift|output_data[6]~7                                         ; 1                 ; 0       ;
; ALUSrcA                                                                     ;                   ;         ;
;      - mux_2x1:AluSrcAMux|out[4]~0                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[0]~1                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[1]~2                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[2]~3                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[3]~4                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[5]~5                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[7]~6                                          ; 1                 ; 0       ;
;      - mux_2x1:AluSrcAMux|out[6]~7                                          ; 1                 ; 0       ;
; clock                                                                       ;                   ;         ;
; reset                                                                       ;                   ;         ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[4]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[3]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[6]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[5]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[1]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[7]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[2]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:ALUResultMux|out[0]                  ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[7]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[5]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[4]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[6]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[3]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[2]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[1]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[0]                      ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[5]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[6]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[7]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[0]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[2]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[3]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[4]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_read_data|out[1]                 ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[5]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[4]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[0]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[3]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[7]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[2]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[1]                         ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[6]                         ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[3]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[4]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[7]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[0]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[6]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[1]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[5]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[2]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[7]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[3]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[1]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[4]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[5]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[0]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[2]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[6]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[2]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[7]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[3]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[1]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[5]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[0]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[4]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[6]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[2]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[1]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[0]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[5]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[6]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[4]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[7]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[3]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[6]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[7]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[5]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[0]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[4]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[3]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[2]   ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[1]   ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[0]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[6]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[4]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[3]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[2]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[1]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[5]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[7]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[4]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[2]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[3]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[7]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[0]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[6]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[5]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out[1]                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[9]~0                    ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[0]~1                     ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[5]~0                       ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[2]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[6]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[7]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[2]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[3]~0 ; 0                 ; 0       ;
; IRWrite                                                                     ;                   ;         ;
;      - simp_reg_sync_reset_with_enable:reg_inst|out[9]~0                    ; 0                 ; 0       ;
; RegSrcB[0]                                                                  ;                   ;         ;
;      - mux_4x1:Src2_reg|out[0]~0                                            ; 0                 ; 0       ;
;      - mux_4x1:Src2_reg|out[2]~1                                            ; 0                 ; 0       ;
;      - mux_4x1:Src2_reg|out[1]~2                                            ; 0                 ; 0       ;
; RegSrcB[1]                                                                  ;                   ;         ;
;      - mux_4x1:Src2_reg|out[0]~0                                            ; 0                 ; 0       ;
;      - mux_4x1:Src2_reg|out[2]~1                                            ; 0                 ; 0       ;
;      - mux_4x1:Src2_reg|out[1]~2                                            ; 0                 ; 0       ;
; RegFileEnb                                                                  ;                   ;         ;
;      - simp_reg_sync_reset_with_enable:Reg2Reg|out[0]~1                     ; 0                 ; 0       ;
; PCWrite                                                                     ;                   ;         ;
;      - simp_reg_sync_reset_with_enable:PCReg|out[5]~0                       ; 1                 ; 0       ;
; RegSrcA                                                                     ;                   ;         ;
;      - mux_2x1:Src1_reg|out[2]~0                                            ; 0                 ; 0       ;
;      - mux_2x1:Src1_reg|out[1]~1                                            ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~2                        ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~5                        ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~8                        ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~11                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~14                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~17                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~20                       ; 0                 ; 0       ;
;      - simp_reg_sync_reset_with_enable:Reg1Reg|out~23                       ; 0                 ; 0       ;
; MemWrite                                                                    ;                   ;         ;
;      - unified_memory:Unified_memory|Decoder0~2                             ; 1                 ; 0       ;
; WriteSrc[1]                                                                 ;                   ;         ;
;      - mux_4x1:WrtSrc_mux|out[6]~6                                          ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[7]~10                                         ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[3]~0                                          ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[4]~1                                          ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[5]~2                                          ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[0]~3                                          ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[1]~4                                          ; 1                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[2]~5                                          ; 1                 ; 0       ;
; WriteSrc[0]                                                                 ;                   ;         ;
;      - mux_4x1:WrtSrc_mux|out[6]~6                                          ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[7]~10                                         ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[3]~0                                          ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[4]~1                                          ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[5]~2                                          ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[0]~3                                          ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[1]~4                                          ; 0                 ; 0       ;
;      - mux_4x1:WrtSrc_mux|out[2]~5                                          ; 0                 ; 0       ;
; RegSrcC[0]                                                                  ;                   ;         ;
;      - register_file:reg_file|decoder_3x8:dec|Equal0~0                      ; 1                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[2]~0 ; 1                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[6]~0 ; 1                 ; 0       ;
;      - register_file:reg_file|decoder_3x8:dec|Equal0~1                      ; 1                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[7]~0 ; 1                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[2]~0 ; 1                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[3]~0 ; 1                 ; 0       ;
; RegSrcC[1]                                                                  ;                   ;         ;
;      - register_file:reg_file|decoder_3x8:dec|Equal0~0                      ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[2]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[6]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|decoder_3x8:dec|Equal0~1                      ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[7]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[2]~0 ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[3]~0 ; 0                 ; 0       ;
; RegWrite                                                                    ;                   ;         ;
;      - register_file:reg_file|decoder_3x8:dec|Equal0~0                      ; 0                 ; 0       ;
;      - register_file:reg_file|decoder_3x8:dec|Equal0~1                      ; 0                 ; 0       ;
;      - register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[2]~0 ; 0                 ; 0       ;
; BranchWrite                                                                 ;                   ;         ;
;      - register_file:reg_file|reg7[3]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[4]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[5]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[7]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[0]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[1]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[2]                                       ; 1                 ; 0       ;
;      - register_file:reg_file|reg7[6]                                       ; 1                 ; 0       ;
+-----------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                    ;
+----------------------------------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                 ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; BranchWrite                                                          ; PIN_P7              ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; alu_8op:ALU|CO~2                                                     ; LABCELL_X11_Y7_N48  ; 4       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; clock                                                                ; PIN_M16             ; 496     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[3]~0 ; MLABCELL_X15_Y7_N27 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[2]~0 ; MLABCELL_X15_Y7_N51 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[7]~0 ; MLABCELL_X15_Y7_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[6]~0 ; MLABCELL_X15_Y7_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[2]~0 ; MLABCELL_X15_Y7_N45 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                ; PIN_R7              ; 96      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; simp_reg_sync_reset_with_enable:PCReg|out[5]~0                       ; LABCELL_X16_Y3_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[0]~1                     ; LABCELL_X13_Y2_N3   ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; simp_reg_sync_reset_with_enable:reg_inst|out[9]~0                    ; LABCELL_X11_Y3_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~11                            ; MLABCELL_X6_Y2_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~13                            ; LABCELL_X10_Y2_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~14                            ; MLABCELL_X8_Y3_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~15                            ; MLABCELL_X8_Y3_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~17                            ; LABCELL_X9_Y1_N39   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~19                            ; MLABCELL_X8_Y4_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~20                            ; LABCELL_X10_Y2_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~21                            ; MLABCELL_X8_Y5_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~22                            ; LABCELL_X9_Y3_N9    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~23                            ; LABCELL_X10_Y3_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~24                            ; LABCELL_X10_Y4_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~25                            ; LABCELL_X9_Y3_N42   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~27                            ; MLABCELL_X8_Y4_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~29                            ; MLABCELL_X6_Y3_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~3                             ; LABCELL_X9_Y3_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~31                            ; MLABCELL_X8_Y1_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~32                            ; LABCELL_X7_Y6_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~33                            ; LABCELL_X7_Y3_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~34                            ; LABCELL_X9_Y5_N57   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~35                            ; LABCELL_X13_Y2_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~36                            ; MLABCELL_X6_Y4_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~37                            ; LABCELL_X9_Y3_N21   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~38                            ; LABCELL_X7_Y5_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~39                            ; MLABCELL_X8_Y1_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~4                             ; MLABCELL_X8_Y2_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~40                            ; LABCELL_X7_Y5_N3    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~41                            ; LABCELL_X7_Y3_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~42                            ; MLABCELL_X8_Y7_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~43                            ; LABCELL_X7_Y4_N33   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~44                            ; LABCELL_X7_Y4_N42   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~45                            ; MLABCELL_X8_Y4_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~46                            ; LABCELL_X11_Y1_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~47                            ; LABCELL_X11_Y1_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~48                            ; LABCELL_X10_Y4_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~49                            ; LABCELL_X11_Y2_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~5                             ; LABCELL_X9_Y1_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~51                            ; LABCELL_X12_Y3_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~53                            ; LABCELL_X12_Y2_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~54                            ; MLABCELL_X8_Y5_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~55                            ; LABCELL_X13_Y5_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~56                            ; LABCELL_X12_Y2_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~57                            ; LABCELL_X12_Y2_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~58                            ; MLABCELL_X15_Y5_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~59                            ; LABCELL_X11_Y2_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~60                            ; LABCELL_X13_Y3_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~61                            ; LABCELL_X13_Y4_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~62                            ; LABCELL_X12_Y4_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~63                            ; LABCELL_X13_Y3_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~7                             ; LABCELL_X9_Y2_N12   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~8                             ; LABCELL_X10_Y2_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unified_memory:Unified_memory|Decoder0~9                             ; MLABCELL_X8_Y2_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M16  ; 496     ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,817 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 88 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 700 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 399 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 113 / 374,484 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 258 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 107 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 166 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 850 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 1,147 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 1 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 79        ; 0            ; 0            ; 79        ; 79        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 79           ; 79           ; 79           ; 79           ; 79           ; 0         ; 79           ; 79           ; 0         ; 0         ; 79           ; 27           ; 79           ; 79           ; 79           ; 79           ; 27           ; 79           ; 79           ; 79           ; 79           ; 27           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CO                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemoryData[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUResult[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftedResult[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVF                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; N                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Z                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AdrSrc             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUControl[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUControl[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUControl[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FlagWrite          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ResultSrc[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ResultSrc[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUSrcB[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUSrcB[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftSrc[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ShiftSrc[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUSrcA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegSrcB[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegSrcB[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegFileEnb         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegSrcA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteSrc[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteSrc[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegSrcC[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegSrcC[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BranchWrite        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary               ;
+-----------------+-----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)  ; Delay Added in ns ;
+-----------------+-----------------------+-------------------+
; I/O             ; clock,BranchWrite,I/O ; 43.0              ;
; clock,I/O       ; clock,BranchWrite,I/O ; 13.7              ;
; clock,I/O       ; ALUControl[1]         ; 12.0              ;
; clock,I/O       ; clock,I/O             ; 9.2               ;
; I/O             ; ALUControl[1]         ; 7.7               ;
; I/O             ; clock,I/O             ; 5.4               ;
; BranchWrite     ; clock                 ; 4.7               ;
; clock,I/O       ; clock                 ; 3.9               ;
; clock           ; clock,BranchWrite     ; 3.8               ;
; clock,I/O       ; BranchWrite           ; 1.9               ;
; clock,I/O       ; clock,BranchWrite     ; 1.9               ;
+-----------------+-----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                           ;
+--------------------------------------------------------------------+------------------------------------------------+-------------------+
; Source Register                                                    ; Destination Register                           ; Delay Added in ns ;
+--------------------------------------------------------------------+------------------------------------------------+-------------------+
; ALUControl[1]                                                      ; alu_8op:ALU|CO                                 ; 3.284             ;
; FlagWrite                                                          ; register_file:reg_file|reg7[3]                 ; 2.494             ;
; ALUControl[0]                                                      ; register_file:reg_file|reg7[3]                 ; 2.494             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[2]                     ; alu_8op:ALU|Z                                  ; 2.484             ;
; simp_reg_sync_reset_with_enable:PCReg|out[2]                       ; alu_8op:ALU|Z                                  ; 2.484             ;
; ALUSrcA                                                            ; alu_8op:ALU|Z                                  ; 2.484             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[3]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[1]                    ; alu_8op:ALU|Z                                  ; 2.447             ;
; ShiftSrc[0]                                                        ; alu_8op:ALU|Z                                  ; 2.447             ;
; ShiftSrc[1]                                                        ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[0]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[2]                    ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[2]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[1]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; ALUSrcB[1]                                                         ; alu_8op:ALU|Z                                  ; 2.447             ;
; ALUSrcB[0]                                                         ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[7]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[0]                    ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[1]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:PCReg|out[0]                       ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:PCReg|out[1]                       ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[0]                     ; alu_8op:ALU|Z                                  ; 2.447             ;
; simp_reg_sync_reset_with_enable:PCReg|out[7]                       ; alu_8op:ALU|Z                                  ; 2.252             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[7]                     ; alu_8op:ALU|Z                                  ; 2.210             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[6]                     ; alu_8op:ALU|Z                                  ; 2.198             ;
; ALUControl[2]                                                      ; alu_8op:ALU|CO                                 ; 2.192             ;
; simp_reg_sync_reset_with_enable:PCReg|out[6]                       ; alu_8op:ALU|Z                                  ; 2.047             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[6]                     ; alu_8op:ALU|Z                                  ; 2.047             ;
; simp_reg_sync_reset_with_enable:PCReg|out[4]                       ; register_file:reg_file|reg7[4]                 ; 2.029             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[4]                     ; register_file:reg_file|reg7[4]                 ; 2.029             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[4]                     ; register_file:reg_file|reg7[4]                 ; 2.029             ;
; simp_reg_sync_reset_with_enable:Reg2Reg|out[5]                     ; register_file:reg_file|reg7[4]                 ; 2.029             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[4]                    ; register_file:reg_file|reg7[4]                 ; 2.029             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[3]                     ; register_file:reg_file|reg7[3]                 ; 1.941             ;
; simp_reg_sync_reset_with_enable:PCReg|out[3]                       ; register_file:reg_file|reg7[3]                 ; 1.941             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[3]                    ; register_file:reg_file|reg7[3]                 ; 1.941             ;
; simp_reg_sync_reset_with_enable:PCReg|out[5]                       ; alu_8op:ALU|Z                                  ; 1.889             ;
; simp_reg_sync_reset_with_enable:Reg1Reg|out[5]                     ; alu_8op:ALU|Z                                  ; 1.889             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[5]                    ; alu_8op:ALU|Z                                  ; 1.889             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[7]                    ; alu_8op:ALU|Z                                  ; 1.889             ;
; simp_reg_sync_reset_with_enable:reg_inst|out[6]                    ; alu_8op:ALU|Z                                  ; 1.889             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[2]               ; register_file:reg_file|reg7[2]                 ; 1.022             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[3]                ; register_file:reg_file|reg7[3]                 ; 0.906             ;
; register_file:reg_file|reg7[2]                                     ; simp_reg_sync_reset_with_enable:Reg1Reg|out[2] ; 0.829             ;
; ResultSrc[1]                                                       ; register_file:reg_file|reg7[3]                 ; 0.798             ;
; ResultSrc[0]                                                       ; register_file:reg_file|reg7[3]                 ; 0.798             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[3]               ; register_file:reg_file|reg7[3]                 ; 0.798             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[1]                ; register_file:reg_file|reg7[1]                 ; 0.754             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[1]               ; register_file:reg_file|reg7[1]                 ; 0.754             ;
; register_file:reg_file|reg7[5]                                     ; simp_reg_sync_reset_with_enable:Reg2Reg|out[5] ; 0.698             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[0]                ; simp_reg_sync_reset_with_enable:PCReg|out[0]   ; 0.581             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[0]               ; simp_reg_sync_reset_with_enable:PCReg|out[0]   ; 0.581             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[4]                ; register_file:reg_file|reg7[4]                 ; 0.578             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[4]               ; register_file:reg_file|reg7[4]                 ; 0.578             ;
; register_file:reg_file|reg7[0]                                     ; simp_reg_sync_reset_with_enable:Reg1Reg|out[0] ; 0.528             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[2]                ; register_file:reg_file|reg7[2]                 ; 0.500             ;
; register_file:reg_file|reg7[1]                                     ; simp_reg_sync_reset_with_enable:Reg1Reg|out[1] ; 0.488             ;
; AdrSrc                                                             ; MemoryData[5]                                  ; 0.470             ;
; register_file:reg_file|reg7[7]                                     ; simp_reg_sync_reset_with_enable:Reg2Reg|out[7] ; 0.428             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[2] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[2] ; 0.414             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[2] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[2] ; 0.414             ;
; RegSrcA                                                            ; simp_reg_sync_reset_with_enable:Reg1Reg|out[2] ; 0.414             ;
; WriteSrc[1]                                                        ; register_file:reg_file|reg7[1]                 ; 0.375             ;
; WriteSrc[0]                                                        ; register_file:reg_file|reg7[1]                 ; 0.375             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[7] ; simp_reg_sync_reset_with_enable:Reg2Reg|out[7] ; 0.347             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[5] ; simp_reg_sync_reset_with_enable:Reg2Reg|out[5] ; 0.343             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg2|out[1] ; simp_reg_sync_reset_with_enable:Reg2Reg|out[1] ; 0.335             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg6|out[1] ; simp_reg_sync_reset_with_enable:Reg2Reg|out[1] ; 0.335             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg0|out[1] ; simp_reg_sync_reset_with_enable:Reg2Reg|out[1] ; 0.335             ;
; RegSrcB[0]                                                         ; simp_reg_sync_reset_with_enable:Reg2Reg|out[1] ; 0.335             ;
; RegSrcB[1]                                                         ; simp_reg_sync_reset_with_enable:Reg2Reg|out[1] ; 0.335             ;
; register_file:reg_file|reg7[4]                                     ; simp_reg_sync_reset_with_enable:Reg1Reg|out[4] ; 0.330             ;
; unified_memory:Unified_memory|content[48][4]                       ; MemoryData[4]                                  ; 0.311             ;
; register_file:reg_file|reg7[3]                                     ; simp_reg_sync_reset_with_enable:Reg1Reg|out[3] ; 0.307             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[5] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[5] ; 0.290             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[0] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[0] ; 0.264             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[0] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[0] ; 0.264             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[1] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[1] ; 0.244             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[1] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[1] ; 0.244             ;
; unified_memory:Unified_memory|content[3][5]                        ; MemoryData[5]                                  ; 0.193             ;
; unified_memory:Unified_memory|content[7][5]                        ; MemoryData[5]                                  ; 0.193             ;
; unified_memory:Unified_memory|content[11][5]                       ; MemoryData[5]                                  ; 0.193             ;
; unified_memory:Unified_memory|content[15][5]                       ; MemoryData[5]                                  ; 0.193             ;
; register_file:reg_file|reg7[6]                                     ; simp_reg_sync_reset_with_enable:Reg2Reg|out[6] ; 0.174             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[7]                ; register_file:reg_file|reg7[7]                 ; 0.168             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[7]               ; register_file:reg_file|reg7[7]                 ; 0.168             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[4] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[4] ; 0.165             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[4] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[4] ; 0.165             ;
; unified_memory:Unified_memory|content[28][4]                       ; MemoryData[4]                                  ; 0.158             ;
; unified_memory:Unified_memory|content[29][4]                       ; MemoryData[4]                                  ; 0.158             ;
; unified_memory:Unified_memory|content[30][4]                       ; MemoryData[4]                                  ; 0.158             ;
; unified_memory:Unified_memory|content[31][4]                       ; MemoryData[4]                                  ; 0.158             ;
; unified_memory:Unified_memory|content[1][5]                        ; MemoryData[5]                                  ; 0.154             ;
; unified_memory:Unified_memory|content[5][5]                        ; MemoryData[5]                                  ; 0.154             ;
; unified_memory:Unified_memory|content[9][5]                        ; MemoryData[5]                                  ; 0.154             ;
; unified_memory:Unified_memory|content[13][5]                       ; MemoryData[5]                                  ; 0.154             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg3|out[3] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[3] ; 0.153             ;
; register_file:reg_file|simp_reg_sync_reset_with_enable:reg1|out[3] ; simp_reg_sync_reset_with_enable:Reg1Reg|out[3] ; 0.153             ;
; simp_reg_sync_reset_with_enable:ALUResultMux|out[6]                ; register_file:reg_file|reg7[6]                 ; 0.140             ;
; simp_reg_sync_reset_with_enable:reg_read_data|out[6]               ; register_file:reg_file|reg7[6]                 ; 0.140             ;
+--------------------------------------------------------------------+------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "multi_cycyle_processor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 79 pins of 79 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock~inputCLKENA0 with 496 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multi_cycyle_processor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during the Fitter is 4.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file D:/OKUL/4-2/446/LAB/EXP4/output_files/multi_cycyle_processor.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6738 megabytes
    Info: Processing ended: Sat Jun 04 23:13:20 2022
    Info: Elapsed time: 00:01:41
    Info: Total CPU time (on all processors): 00:03:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/OKUL/4-2/446/LAB/EXP4/output_files/multi_cycyle_processor.fit.smsg.


