芯片 测试 控制电路 及其 方法 本发明 公开 一种 芯片 测试 控制电路 及其 方法 ， 在 IC 的 众多 pin 脚 里面 找到 三个 默认 状态 为 输入 状态 的 pin 脚 ， 一个 默认 状态 为 输出 状态 的 pin 脚 ， 然后 找到 一个 IC 的 按键 复位 pin 脚 ， 利用 这些 现有 的 IC ? pin 脚 ， 再 配合 组合 逻辑 模块 、 状态机 及 状态 译码 逻辑 模块 ， 进行 测试 控制 ， 不 需要 设计 专门 的 测试 pin 脚 ； 不 占用 pin 脚 资源 ， 有利于 降低 IC 设计 成本 ； 设计 了 一套 专用 的 编码 / 译码 电路 来 产生 各种 测试 模式 ， 且 测试 模式 之间 的 转换 需要 经过 一个 清零 过程 ， 不是 直接 转换 ， 因此 各种 测试 模式 是 安全可靠 的 ； 测试 模式 产生 电路 与 IC 内部 功能 电路 之间 没有 关系 ， 不会 造成 IC 信息 泄露 。 
