# UCAS Computer Architecture Lab (Lab 10)
> Powered by ceba & ywk

此仓库内容配合 `CPU_CDE` 实验环境使用，对应 `CPU_CDE\mycpu_verify`。

RTL 代码位于 `rtl\myCPU`，单独查看某个 Lab 的代码请查询对应的 commit 历史。

## 内容
|  Lab  | 章节       | 标题                             |
| :---: | :--------- | :------------------------------- |
| lab10 | 第八章 5.1 | 添加类 SRAM 总线支持                 |

## 使用方法
* Clone 仓库
* 用 Vivado 打开项目文件 `run_vivado\mycpu_prj1\mycpu_prj1.xpr`
* 重新生成 IP 核的输出产品（Reset & Generate Output Products）
* 根据讲义内容，尝试进行仿真、综合。
