Fitter report for DHT11_test
Sat Sep 12 21:27:43 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Sep 12 21:27:43 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DHT11_test                                      ;
; Top-level Entity Name              ; DHT11_test                                      ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 574 / 15,408 ( 4 % )                            ;
;     Total combinational functions  ; 514 / 15,408 ( 3 % )                            ;
;     Dedicated logic registers      ; 199 / 15,408 ( 1 % )                            ;
; Total registers                    ; 199                                             ;
; Total pins                         ; 30 / 161 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.89        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-8         ;  22.2%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; ssd[0]   ; Missing drive strength and slew rate ;
; ssd[1]   ; Missing drive strength and slew rate ;
; ssd[2]   ; Missing drive strength and slew rate ;
; ssd[3]   ; Missing drive strength and slew rate ;
; ssd[4]   ; Missing drive strength and slew rate ;
; ssd[5]   ; Missing drive strength and slew rate ;
; ssd[6]   ; Missing drive strength and slew rate ;
; digit[0] ; Missing drive strength and slew rate ;
; digit[1] ; Missing drive strength and slew rate ;
; digit[2] ; Missing drive strength and slew rate ;
; digit[3] ; Missing drive strength and slew rate ;
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
; LED[8]   ; Missing drive strength and slew rate ;
; LED[9]   ; Missing drive strength and slew rate ;
; LED[10]  ; Missing drive strength and slew rate ;
; LED[11]  ; Missing drive strength and slew rate ;
; LED[12]  ; Missing drive strength and slew rate ;
; LED[13]  ; Missing drive strength and slew rate ;
; LED[14]  ; Missing drive strength and slew rate ;
; LED[15]  ; Missing drive strength and slew rate ;
; data     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 790 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 790 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 780     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/DHT11_test/output_files/DHT11_test.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 574 / 15,408 ( 4 % ) ;
;     -- Combinational with no register       ; 375                  ;
;     -- Register only                        ; 60                   ;
;     -- Combinational with a register        ; 139                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 159                  ;
;     -- 3 input functions                    ; 120                  ;
;     -- <=2 input functions                  ; 235                  ;
;     -- Register only                        ; 60                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 351                  ;
;     -- arithmetic mode                      ; 163                  ;
;                                             ;                      ;
; Total registers*                            ; 199 / 16,138 ( 1 % ) ;
;     -- Dedicated logic registers            ; 199 / 15,408 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 51 / 963 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 30 / 161 ( 19 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 5                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 5 / 20 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%         ;
; Maximum fan-out                             ; 120                  ;
; Highest non-global fan-out                  ; 43                   ;
; Total fan-out                               ; 2228                 ;
; Average fan-out                             ; 2.62                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 574 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 375                 ; 0                              ;
;     -- Register only                        ; 60                  ; 0                              ;
;     -- Combinational with a register        ; 139                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 159                 ; 0                              ;
;     -- 3 input functions                    ; 120                 ; 0                              ;
;     -- <=2 input functions                  ; 235                 ; 0                              ;
;     -- Register only                        ; 60                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 351                 ; 0                              ;
;     -- arithmetic mode                      ; 163                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 199                 ; 0                              ;
;     -- Dedicated logic registers            ; 199 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 51 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 30                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 5 / 24 ( 20 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2223                ; 5                              ;
;     -- Registered Connections               ; 580                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 27                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk  ; 31    ; 1        ; 0            ; 14           ; 0            ; 26                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst  ; 99    ; 4        ; 26           ; 0            ; 21           ; 146                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]   ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10]  ; 101   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[11]  ; 100   ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[12]  ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[13]  ; 95    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[14]  ; 93    ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[15]  ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]   ; 113   ; 4        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]   ; 112   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]   ; 111   ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]   ; 110   ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]   ; 108   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]   ; 107   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]   ; 106   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]   ; 103   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]   ; 102   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit[0] ; 5     ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; digit[1] ; 9     ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; digit[2] ; 4     ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; digit[3] ; 6     ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[0]   ; 147   ; 5        ; 41           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[1]   ; 145   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[2]   ; 144   ; 5        ; 41           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[3]   ; 109   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[4]   ; 143   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[5]   ; 139   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ssd[6]   ; 142   ; 5        ; 41           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                           ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; data ; 128   ; 5        ; 41           ; 3            ; 14           ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DHT11:DHT11_decoder|DHT11_BASIC:u0|data_out_en ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R21n, DEV_OE         ; Use as regular IO        ; ssd[2]                  ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R21p, DEV_CLRn       ; Use as regular IO        ; ssd[1]                  ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 16 ( 56 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 17 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 22 ( 5 % )   ; 2.5V          ; --           ;
; 4        ; 17 / 24 ( 71 % ) ; 2.5V          ; --           ;
; 5        ; 7 / 19 ( 37 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 17 ( 6 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; digit[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 1          ; 1        ; digit[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 2          ; 1        ; digit[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; digit[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 82       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 139        ; 4        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 146        ; 4        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 147        ; 4        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 148        ; 4        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 155        ; 4        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 156        ; 4        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 157        ; 4        ; ssd[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 110      ; 163        ; 4        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 164        ; 4        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 165        ; 4        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 167        ; 4        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 168        ; 4        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 118      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; data                                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; ssd[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; ssd[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 143      ; 215        ; 5        ; ssd[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 144      ; 216        ; 5        ; ssd[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 145      ; 217        ; 5        ; ssd[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; ssd[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 199      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 200      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 221      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 240      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                         ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; |DHT11_test                            ; 574 (7)     ; 199 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 30   ; 0            ; 375 (0)      ; 60 (2)            ; 139 (0)          ; |DHT11_test                                                                                                 ; work         ;
;    |DHT11:DHT11_decoder|               ; 351 (37)    ; 167 (28)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 184 (9)      ; 56 (1)            ; 111 (27)         ; |DHT11_test|DHT11:DHT11_decoder                                                                             ; work         ;
;       |DHT11_BASIC:u0|                 ; 314 (314)   ; 139 (139)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (175)    ; 55 (55)           ; 84 (84)          ; |DHT11_test|DHT11:DHT11_decoder|DHT11_BASIC:u0                                                              ; work         ;
;    |lpm_divide:Div1|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_dgm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Div1|lpm_divide_dgm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider                       ; work         ;
;             |alt_u_div_73f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider ; work         ;
;    |lpm_divide:Div2|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 4 (0)            ; |DHT11_test|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 4 (0)            ; |DHT11_test|lpm_divide:Div2|lpm_divide_agm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 4 (0)            ; |DHT11_test|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 4 (4)            ; |DHT11_test|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_h8m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Mod1|lpm_divide_h8m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_fkh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;             |alt_u_div_93f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |DHT11_test|lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 2 (0)            ; |DHT11_test|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_h8m:auto_generated|  ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 2 (0)            ; |DHT11_test|lpm_divide:Mod2|lpm_divide_h8m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_fkh:divider| ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 2 (0)            ; |DHT11_test|lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;             |alt_u_div_93f:divider|    ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 2 (2)            ; |DHT11_test|lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;    |seven_seg_display:U0|              ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 23 (23)          ; |DHT11_test|seven_seg_display:U0                                                                            ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; ssd[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; data                                                       ;                   ;         ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~2     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~5     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|process_0~3      ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~0     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~8  ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~4     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~2     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~9     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~13 ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~14 ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector60~2     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector64~2     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~13    ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[3]~1   ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~101    ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~104    ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~107   ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~109   ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector32~2     ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector60~4     ; 0                 ; 6       ;
; rst                                                        ;                   ;         ;
;      - num[7]                                              ; 0                 ; 6       ;
;      - num[6]                                              ; 0                 ; 6       ;
;      - num[5]                                              ; 0                 ; 6       ;
;      - num[4]                                              ; 0                 ; 6       ;
;      - num[3]                                              ; 0                 ; 6       ;
;      - num[2]                                              ; 0                 ; 6       ;
;      - num[1]                                              ; 0                 ; 6       ;
;      - num[0]                                              ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[0]                         ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[6]                         ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[5]                         ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[4]                         ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[3]                         ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[2]                         ; 0                 ; 6       ;
;      - seven_seg_display:U0|ssd[1]                         ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[3]    ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[2]    ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[4]    ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|level~0          ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[31]~4 ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~5  ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~8  ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~10 ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~14 ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~21 ; 0                 ; 6       ;
;      - DHT11:DHT11_decoder|DHT11_BASIC:u0|hold_count[4]~2  ; 0                 ; 6       ;
; clk                                                        ;                   ;         ;
+------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+-----------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[0]~0          ; LCCOMB_X24_Y12_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks             ; FF_X21_Y8_N25      ; 47      ; Clock         ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~110   ; LCCOMB_X22_Y10_N26 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~106    ; LCCOMB_X22_Y13_N30 ; 32      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|data_out_en      ; FF_X21_Y10_N31     ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~5          ; LCCOMB_X21_Y14_N14 ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|level~0          ; LCCOMB_X23_Y10_N8  ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[31]~4 ; LCCOMB_X22_Y11_N28 ; 7       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[3]~2   ; LCCOMB_X24_Y11_N2  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|LessThan0~0                     ; LCCOMB_X40_Y15_N12 ; 6       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|LessThan1~6                     ; LCCOMB_X23_Y8_N20  ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; DHT11:DHT11_decoder|clk_1M                          ; FF_X40_Y15_N7      ; 113     ; Clock         ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DHT11:DHT11_decoder|clk_2                           ; FF_X23_Y8_N25      ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; clk                                                 ; PIN_31             ; 26      ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst                                                 ; PIN_99             ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rst                                                 ; PIN_99             ; 120     ; Async. clear  ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; seven_seg_display:U0|FD[10]                         ; FF_X21_Y27_N27     ; 13      ; Clock         ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+-----------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                    ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; FF_X21_Y8_N25  ; 47      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; DHT11:DHT11_decoder|clk_1M              ; FF_X40_Y15_N7  ; 113     ; 48                                   ; Global Clock         ; GCLK7            ; --                        ;
; clk                                     ; PIN_31         ; 26      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst                                     ; PIN_99         ; 120     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; seven_seg_display:U0|FD[10]             ; FF_X21_Y27_N27 ; 13      ; 7                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal7~0                                                                                ; 43      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal2~2                                                                                ; 37      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]                                                                           ; 33      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~110                                                                          ; 32      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~106                                                                           ; 32      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]                                                                           ; 32      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[3]                                                                           ; 32      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~5                                                                                 ; 31      ;
; rst~input                                                                                                                  ; 26      ;
; data~input                                                                                                                 ; 20      ;
; DHT11:DHT11_decoder|LessThan1~6                                                                                            ; 20      ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[6]~10 ; 17      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[5]                                                                           ; 16      ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12 ; 14      ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal11~0                                                                               ; 13      ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12 ; 13      ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[7]~10 ; 13      ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 13      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[4]                                                                           ; 12      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]                                                                           ; 12      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[2]                                                                           ; 12      ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 12      ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal1~1                                                                                ; 11      ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 11      ;
; DHT11:DHT11_decoder|clk_2                                                                                                  ; 10      ;
; num[3]                                                                                                                     ; 10      ;
; num[4]                                                                                                                     ; 10      ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|WideOr1~0                                                                               ; 9       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[0]~0                                                                                 ; 8       ;
; num[2]                                                                                                                     ; 8       ;
; num[5]                                                                                                                     ; 8       ;
; num[6]                                                                                                                     ; 8       ;
; seven_seg_display:U0|\display:i[1]                                                                                         ; 8       ;
; seven_seg_display:U0|Mux0~5                                                                                                ; 7       ;
; seven_seg_display:U0|Mux3~4                                                                                                ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[31]~4                                                                        ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal12~0                                                                               ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count~2                                                                            ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|level                                                                                   ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|level~0                                                                                 ; 7       ;
; seven_seg_display:U0|Mux1~3                                                                                                ; 7       ;
; seven_seg_display:U0|Mux2~5                                                                                                ; 7       ;
; num[7]                                                                                                                     ; 7       ;
; seven_seg_display:U0|\display:i[0]                                                                                         ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]                                                                              ; 7       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal2~4                                                                                ; 6       ;
; DHT11:DHT11_decoder|LessThan0~0                                                                                            ; 6       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[5]                                                                               ; 6       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]                                                                               ; 6       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[4]                                                                               ; 6       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal18~2                                                                               ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|WideNor0~0                                                                              ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|process_0~3                                                                             ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan3~4                                                                             ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|WideOr14~0                                                                              ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~34                                                                            ; 5       ;
; num[1]                                                                                                                     ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[3]                                                                               ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[2]                                                                               ; 5       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[3]~2                                                                          ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal12~1                                                                               ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[31]                                                                                   ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~0                                                                            ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~3                                                                                 ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|hold_count[1]                                                                           ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[1]                                                                               ; 4       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[8]~14 ; 4       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal13~2                                                                               ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|data_buffer                                                                             ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal10~0                                                                               ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~8                                                                             ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~1                                                                            ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|WideOr3~0                                                                               ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal0~2                                                                                ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal7~1                                                                                ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|hold_count[4]                                                                           ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|hold_count[6]                                                                           ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~4                                                                            ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal1~0                                                                                ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal0~0                                                                                ; 3       ;
; seven_seg_display:U0|Mux3~2                                                                                                ; 3       ;
; DHT11:DHT11_decoder|\process_1:cnt[19]                                                                                     ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[14]                                                                              ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[13]                                                                              ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[12]                                                                              ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[11]                                                                              ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[10]                                                                              ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[9]                                                                               ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[8]                                                                               ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[7]                                                                               ; 3       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[0]                                                                               ; 3       ;
; DHT11:DHT11_decoder|cnt[4]                                                                                                 ; 3       ;
; DHT11:DHT11_decoder|cnt[3]                                                                                                 ; 3       ;
; DHT11:DHT11_decoder|cnt[5]                                                                                                 ; 3       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[8]~14 ; 3       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~97            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[42]~96            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[34]~95            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[35]~94            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[36]~93            ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66            ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector60~4                                                                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[43]~88            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[44]~87            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[45]~86            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal3~1                                                                                ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector32~0                                                                            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan0~0                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector101~0                                                                           ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector72~0                                                                            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|data_out_en                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|data_out                                                                                ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan5~1                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|keep_count[0]                                                                           ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[0]                                                                            ; 2       ;
; DHT11:DHT11_decoder|LessThan1~5                                                                                            ; 2       ;
; DHT11:DHT11_decoder|LessThan1~4                                                                                            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~15                                                                        ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal5~0                                                                                ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal3~0                                                                                ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~5                                                                            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~8                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[6]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[7]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[8]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[9]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[10]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[11]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[12]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[13]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[14]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[15]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[16]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[17]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~4                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[18]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[19]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[20]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[21]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[22]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[23]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[24]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[25]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[26]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[27]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[28]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[29]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[5]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[3]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[4]                                                                                    ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[2]                                                                            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~8                                                                         ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~5                                                                         ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[1]                                                                            ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|WideOr3~1                                                                               ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~2                                                                                 ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~0                                                                                 ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[5]~3                                                                         ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~35                                                                           ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal4~0                                                                                ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan3~3                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|process_0~2                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~4                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan1~0                                                                             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[3]                                                                            ; 2       ;
; seven_seg_display:U0|FD[0]                                                                                                 ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[21]                                                                       ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[20]                                                                       ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[19]                                                                       ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[18]                                                                       ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[17]                                                                       ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[16]                                                                       ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[49]~83            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[49]~82            ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~81            ; 2       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[49]~10            ; 2       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[49]~9             ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[7]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[6]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[5]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[4]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[3]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[2]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[1]                                                                                   ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[0]                                                                                   ; 2       ;
; seven_seg_display:U0|digit[3]                                                                                              ; 2       ;
; seven_seg_display:U0|digit[2]                                                                                              ; 2       ;
; seven_seg_display:U0|digit[1]                                                                                              ; 2       ;
; seven_seg_display:U0|digit[0]                                                                                              ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[18]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[17]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[16]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[15]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[14]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[13]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[12]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[11]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[10]                                                                                     ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[9]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[8]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[4]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[3]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[2]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[1]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[0]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[7]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[6]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|\process_1:cnt[5]                                                                                      ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[30]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[29]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[28]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[27]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[26]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[25]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[24]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[23]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[22]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[21]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[20]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[19]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[18]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[17]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[16]                                                                              ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[15]                                                                              ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[5]~8  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[4]~6  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[3]~4  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[4]~6  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[3]~4  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[3]~4  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[0]~14 ; 2       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[0]~5                                                                          ; 1       ;
; seven_seg_display:U0|FD[0]~30                                                                                              ; 1       ;
; seven_seg_display:U0|\display:i[0]~0                                                                                       ; 1       ;
; seven_seg_display:U0|digit[3]~1                                                                                            ; 1       ;
; seven_seg_display:U0|digit[0]~0                                                                                            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|hold_count[4]~2                                                                         ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~25                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~8                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|process_0~4                                                                             ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[51]~92            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[52]~91            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[53]~90            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[54]~89            ; 1       ;
; seven_seg_display:U0|Mux2~6                                                                                                ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|data_buffer~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[0]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[1]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[0]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[2]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[1]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[3]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[2]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[4]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[3]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[5]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[4]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[6]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[5]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[7]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[6]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[8]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[7]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[9]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[8]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[10]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[9]                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[11]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[10]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[12]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[11]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[13]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[12]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[14]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector136~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector135~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector134~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[13]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector65~0                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|WideOr14                                                                                ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector66~0                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[15]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector72~1                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[31]~6                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector130~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector129~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector128~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector127~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector126~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector125~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector124~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector123~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector122~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector121~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector120~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector119~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector118~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector117~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector116~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector115~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector114~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector113~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector112~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector111~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector110~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector109~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector108~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector107~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector106~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector131~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector133~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~4                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~9                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector132~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[0]                                                                                    ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[1]                                                                                    ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[2]                                                                                    ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector102~0                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector67~1                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector67~0                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector69~0                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector32~4                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector32~3                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector32~2                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector32~1                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~109                                                                          ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~108                                                                          ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~107                                                                          ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~105                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~104                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~103                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~102                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~101                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[3]~1                                                                          ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|ret_count[3]~0                                                                          ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks~0                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal0~3                                                                                ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[14]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[22]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[21]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[20]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[19]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[18]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[17]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[16]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~24                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~23                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~14                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~13                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~12                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~22                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector64~3                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector64~2                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector64~1                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector64~0                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~21                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~20                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0]~19                                                                        ; 1       ;
; DHT11:DHT11_decoder|clk_2~0                                                                                                ; 1       ;
; DHT11:DHT11_decoder|LessThan1~3                                                                                            ; 1       ;
; DHT11:DHT11_decoder|LessThan1~2                                                                                            ; 1       ;
; DHT11:DHT11_decoder|LessThan1~1                                                                                            ; 1       ;
; DHT11:DHT11_decoder|LessThan1~0                                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector60~3                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector60~2                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[5]~18                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[5]~17                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[5]~16                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~36                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~7                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~6                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~5                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~14                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8]~13                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~11                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~10                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~9                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~8                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~7                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~6                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~7                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~6                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~5                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~3                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~2                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~1                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan6~0                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~4                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~3                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~2                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~12                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~11                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~5                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~4                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~3                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~2                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector63~1                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~10                                                                        ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~9                                                                         ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~7                                                                         ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1]~6                                                                         ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector62~0                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|k[30]~1                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal0~1                                                                                ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~7                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~6                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan3~2                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan3~1                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan3~0                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Equal2~3                                                                                ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~5                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~3                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Selector61~2                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~33                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~32                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~3                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~2                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~1                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan4~0                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan2~0                                                                             ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|LessThan5~0                                                                             ; 1       ;
; DHT11:DHT11_decoder|clk_1M~0                                                                                               ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks                                                                                    ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp1[15]                                                                       ; 1       ;
; seven_seg_display:U0|\display:i[1]~0                                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[23]                                                                       ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|dat_out_temp2[22]                                                                       ; 1       ;
; DHT11:DHT11_decoder|clk_1M                                                                                                 ; 1       ;
; seven_seg_display:U0|Mux4~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux5~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux6~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux7~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux8~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux9~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux10~0                                                                                               ; 1       ;
; seven_seg_display:U0|Mux0~4                                                                                                ; 1       ;
; seven_seg_display:U0|Mux0~3                                                                                                ; 1       ;
; seven_seg_display:U0|Mux0~2                                                                                                ; 1       ;
; seven_seg_display:U0|Mux1~2                                                                                                ; 1       ;
; seven_seg_display:U0|Mux1~1                                                                                                ; 1       ;
; seven_seg_display:U0|Mux1~0                                                                                                ; 1       ;
; seven_seg_display:U0|Mux2~4                                                                                                ; 1       ;
; seven_seg_display:U0|Mux2~3                                                                                                ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[48]~85            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[48]~84            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[51]~80            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[52]~79            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[53]~78            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[54]~77            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[40]~76            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[40]~75            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[41]~74            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[41]~73            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[42]~72            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[43]~71            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[44]~70            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[45]~69            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[32]~68            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[33]~65            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[34]~64            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[35]~63            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[24]~61            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[24]~60            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[25]~59            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[25]~58            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[26]~57            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[26]~56            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[27]~55            ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[27]~54            ; 1       ;
; seven_seg_display:U0|Mux2~2                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~8             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~7             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[51]~6             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[51]~5             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[53]~3             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[54]~2             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[48]~1             ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[48]~0             ; 1       ;
; seven_seg_display:U0|Mux3~3                                                                                                ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[49]~11            ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[49]~10            ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[50]~9             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[50]~8             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[51]~7             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[51]~6             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[52]~5             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[53]~3             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[54]~1             ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[54]~0             ; 1       ;
; num[0]                                                                                                                     ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~59            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~57            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~56            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36            ; 1       ;
; seven_seg_display:U0|ssd[6]                                                                                                ; 1       ;
; seven_seg_display:U0|ssd[5]                                                                                                ; 1       ;
; seven_seg_display:U0|ssd[4]                                                                                                ; 1       ;
; seven_seg_display:U0|ssd[3]                                                                                                ; 1       ;
; seven_seg_display:U0|ssd[2]                                                                                                ; 1       ;
; seven_seg_display:U0|ssd[1]                                                                                                ; 1       ;
; seven_seg_display:U0|ssd[0]                                                                                                ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[19]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[18]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[18]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[17]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[17]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[16]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[16]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[15]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[15]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[14]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[14]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[13]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[13]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[12]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[12]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[11]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[11]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[10]~2                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[10]~1                                                                                   ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[9]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[9]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[8]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[8]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[7]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[7]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[6]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[6]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[5]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[5]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[4]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[4]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[3]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[3]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[2]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[2]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[1]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[1]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[0]~2                                                                                    ; 1       ;
; DHT11:DHT11_decoder|\process_1:cnt[0]~1                                                                                    ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~62                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~61                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~60                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~59                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~58                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~57                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~56                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~55                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~54                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~53                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~52                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~51                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~50                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~49                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~48                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~47                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~46                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~45                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~44                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~43                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~42                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~41                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~40                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~39                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~38                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~37                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~36                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~35                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~34                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~33                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~32                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~31                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~30                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~29                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~28                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~27                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~26                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~25                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~24                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~23                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~22                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~21                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~20                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~19                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~18                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~17                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~16                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~15                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~14                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~13                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~12                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~11                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~10                                                                                 ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~9                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~8                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~7                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~6                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~5                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~4                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~3                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~2                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~1                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|Add2~0                                                                                  ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[31]~99                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[30]~98                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[30]~97                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[29]~96                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[29]~95                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[28]~94                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[28]~93                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[27]~92                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[27]~91                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[26]~90                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[26]~89                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[25]~88                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[25]~87                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[24]~86                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[24]~85                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[23]~84                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[23]~83                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[22]~82                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[22]~81                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[21]~80                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[21]~79                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[20]~78                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[20]~77                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[19]~76                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[19]~75                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[18]~74                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[18]~73                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[17]~72                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[17]~71                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[16]~70                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[16]~69                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[15]~68                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[15]~67                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[14]~66                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[14]~65                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[13]~64                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[13]~63                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[12]~62                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[12]~61                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[11]~60                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[11]~59                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[10]~58                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[10]~57                                                                           ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[9]~56                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[9]~55                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[8]~54                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[8]~53                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[7]~52                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[7]~51                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~50                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[6]~49                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[5]~48                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[5]~47                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[4]~46                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[4]~45                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[3]~44                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[3]~43                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[2]~42                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[2]~41                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[1]~40                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[1]~39                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[0]~38                                                                            ; 1       ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|count1[0]~37                                                                            ; 1       ;
; DHT11:DHT11_decoder|cnt[5]~16                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[4]~15                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[4]~14                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[3]~13                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[3]~12                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[2]~11                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[2]~10                                                                                              ; 1       ;
; DHT11:DHT11_decoder|cnt[1]~9                                                                                               ; 1       ;
; DHT11:DHT11_decoder|cnt[1]~8                                                                                               ; 1       ;
; DHT11:DHT11_decoder|cnt[0]~7                                                                                               ; 1       ;
; DHT11:DHT11_decoder|cnt[0]~6                                                                                               ; 1       ;
; DHT11:DHT11_decoder|cnt[0]                                                                                                 ; 1       ;
; DHT11:DHT11_decoder|cnt[1]                                                                                                 ; 1       ;
; DHT11:DHT11_decoder|cnt[2]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[10]~28                                                                                             ; 1       ;
; seven_seg_display:U0|FD[9]~27                                                                                              ; 1       ;
; seven_seg_display:U0|FD[9]~26                                                                                              ; 1       ;
; seven_seg_display:U0|FD[8]~25                                                                                              ; 1       ;
; seven_seg_display:U0|FD[8]~24                                                                                              ; 1       ;
; seven_seg_display:U0|FD[7]~23                                                                                              ; 1       ;
; seven_seg_display:U0|FD[7]~22                                                                                              ; 1       ;
; seven_seg_display:U0|FD[6]~21                                                                                              ; 1       ;
; seven_seg_display:U0|FD[6]~20                                                                                              ; 1       ;
; seven_seg_display:U0|FD[5]~19                                                                                              ; 1       ;
; seven_seg_display:U0|FD[5]~18                                                                                              ; 1       ;
; seven_seg_display:U0|FD[4]~17                                                                                              ; 1       ;
; seven_seg_display:U0|FD[4]~16                                                                                              ; 1       ;
; seven_seg_display:U0|FD[3]~15                                                                                              ; 1       ;
; seven_seg_display:U0|FD[3]~14                                                                                              ; 1       ;
; seven_seg_display:U0|FD[2]~13                                                                                              ; 1       ;
; seven_seg_display:U0|FD[2]~12                                                                                              ; 1       ;
; seven_seg_display:U0|FD[1]~11                                                                                              ; 1       ;
; seven_seg_display:U0|FD[1]~10                                                                                              ; 1       ;
; seven_seg_display:U0|FD[1]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[2]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[3]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[4]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[5]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[6]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[7]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[8]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[9]                                                                                                 ; 1       ;
; seven_seg_display:U0|FD[10]                                                                                                ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[7]~13 ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[6]~11 ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[5]~9  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[6]~11 ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[6]~10 ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[5]~9  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[5]~8  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[4]~6  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[5]~9  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[7]~13 ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[6]~11 ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[5]~9  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[6]~11 ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[6]~10 ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[5]~9  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[5]~8  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[4]~6  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[8]~12 ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[7]~11 ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[6]~9  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[5]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[4]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[3]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[2]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[6]~9  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[6]~8  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[5]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[5]~6  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[4]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[4]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[3]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[3]~2  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[2]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[2]~0  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~1  ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 628 / 47,787 ( 1 % )   ;
; C16 interconnects           ; 7 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 279 / 31,272 ( < 1 % ) ;
; Direct links                ; 178 / 47,787 ( < 1 % ) ;
; Global clocks               ; 5 / 20 ( 25 % )        ;
; Local interconnects         ; 345 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 7 / 1,775 ( < 1 % )    ;
; R4 interconnects            ; 328 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.25) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 7                            ;
; 3                                           ; 2                            ;
; 4                                           ; 5                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.39) ; Number of LABs  (Total = 51) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.75) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 7                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 8                            ;
; 17                                           ; 1                            ;
; 18                                           ; 5                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.82) ; Number of LABs  (Total = 51) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 11                           ;
; 3                                               ; 2                            ;
; 4                                               ; 6                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 5                            ;
; 10                                              ; 3                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.59) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 6                            ;
; 4                                            ; 4                            ;
; 5                                            ; 4                            ;
; 6                                            ; 5                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 19           ; 0            ; 19           ; 0            ; 0            ; 30        ; 19           ; 0            ; 30        ; 30        ; 0            ; 28           ; 0            ; 0            ; 3            ; 0            ; 28           ; 3            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 30        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 11           ; 30           ; 11           ; 30           ; 30           ; 0         ; 11           ; 30           ; 0         ; 0         ; 30           ; 2            ; 30           ; 30           ; 27           ; 30           ; 2            ; 27           ; 30           ; 30           ; 30           ; 2            ; 30           ; 30           ; 30           ; 30           ; 30           ; 0         ; 30           ; 30           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ssd[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                               ;
+----------------------------+----------------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s)       ; Delay Added in ns ;
+----------------------------+----------------------------+-------------------+
; clk                        ; clk                        ; 5.0               ;
; DHT11:DHT11_decoder|clk_1M ; DHT11:DHT11_decoder|clk_1M ; 2.0               ;
; DHT11:DHT11_decoder|clk_1M ; clk                        ; 1.0               ;
+----------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                  ;
+--------------------------------------------------+-----------------------------------------+-------------------+
; Source Register                                  ; Destination Register                    ; Delay Added in ns ;
+--------------------------------------------------+-----------------------------------------+-------------------+
; seven_seg_display:U0|FD[10]                      ; seven_seg_display:U0|FD[10]             ; 2.615             ;
; DHT11:DHT11_decoder|clk_1M                       ; DHT11:DHT11_decoder|clk_1M              ; 2.355             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks          ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 2.044             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[3] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[2] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|clk_2                        ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[8] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[4] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[1] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[5] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|main_count[0] ; DHT11:DHT11_decoder|DHT11_BASIC:u0|clks ; 1.022             ;
; DHT11:DHT11_decoder|cnt[3]                       ; DHT11:DHT11_decoder|clk_1M              ; 0.910             ;
; DHT11:DHT11_decoder|cnt[5]                       ; DHT11:DHT11_decoder|clk_1M              ; 0.910             ;
; DHT11:DHT11_decoder|cnt[4]                       ; DHT11:DHT11_decoder|clk_1M              ; 0.910             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[1]         ; seven_seg_display:U0|ssd[6]             ; 0.427             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[3]         ; seven_seg_display:U0|ssd[6]             ; 0.407             ;
; DHT11:DHT11_decoder|DHT11_BASIC:u0|TE[2]         ; seven_seg_display:U0|ssd[6]             ; 0.208             ;
+--------------------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 17 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "DHT11_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 30 total pins
    Info (169086): Pin ssd[0] not assigned to an exact location on the device
    Info (169086): Pin ssd[1] not assigned to an exact location on the device
    Info (169086): Pin ssd[2] not assigned to an exact location on the device
    Info (169086): Pin ssd[3] not assigned to an exact location on the device
    Info (169086): Pin ssd[4] not assigned to an exact location on the device
    Info (169086): Pin ssd[5] not assigned to an exact location on the device
    Info (169086): Pin ssd[6] not assigned to an exact location on the device
    Info (169086): Pin digit[0] not assigned to an exact location on the device
    Info (169086): Pin digit[1] not assigned to an exact location on the device
    Info (169086): Pin digit[2] not assigned to an exact location on the device
    Info (169086): Pin digit[3] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DHT11_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node DHT11:DHT11_decoder|clk_1M 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DHT11:DHT11_decoder|clk_1M~0
Info (176353): Automatically promoted node DHT11:DHT11_decoder|DHT11_BASIC:u0|clks 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DHT11:DHT11_decoder|DHT11_BASIC:u0|clks~0
Info (176353): Automatically promoted node seven_seg_display:U0|FD[10] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seven_seg_display:U0|FD[10]~28
Info (176353): Automatically promoted node rst~input (placed in PIN 99 (DIFFIO_B21n, DQS4B/CQ5B,DPCLK4))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node num[7]
        Info (176357): Destination node num[6]
        Info (176357): Destination node num[5]
        Info (176357): Destination node num[4]
        Info (176357): Destination node num[3]
        Info (176357): Destination node num[2]
        Info (176357): Destination node num[1]
        Info (176357): Destination node num[0]
        Info (176357): Destination node seven_seg_display:U0|ssd[0]
        Info (176357): Destination node seven_seg_display:U0|ssd[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 0 input, 11 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  21 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/VHDL/DHT11_test/output_files/DHT11_test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5551 megabytes
    Info: Processing ended: Sat Sep 12 21:27:43 2020
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/DHT11_test/output_files/DHT11_test.fit.smsg.


