 
中 文 摘 要 ： 本計畫之主要目的是在提昇晶片系統（SoC）設計技術及培育
晶片系統設計實作人才。擬利用國家晶片系統設計中心之現
有人力、研發環境、晶片製作與測試服務等各項資源，來建
置 SoC 及異質整合系統之設計、製作及測試環境，並提供給
全國各大學院校師生使用。主要工作內容及執行成果包含兩
項： 
    （一）前瞻 SOC 製程及高頻/異質系統測試環境建置：經
由本計畫之執行，已提供 13 種製程服務並協助各校師生製作
晶片 1074 顆、也完成了 65nm 製程環境建置。另外在建構異
質整合晶片驗證及實作範例方面，完成了 60GHz 系統之 90nm 
RF CMOS 設計範例、CMOS Bio MEMS 生物轉換元件(Bio 
transducer)設計、 CMOS MEMS 加速度器之整合設計、IPD 技
術與 0.35um-CMOS 製程整合設計環境及天線 3D 場型量測環境
之建置等。 
    （二）前瞻 SOC 設計及測試環境建置：完成微小化系統
設計技術研發、ESL 虛擬雛形驗證平台開發以及低功率 SoC 
設計技術研發。經由本計畫之執行，將可提供完整及先進之
SoC 設計及測試環境予國內學術界使用，以加快研發速度與
提昇研發品質。 
    本計畫各項工作均已達到預期目標，各項成果也將開放
給各校師生使用，預期經由本計畫之執行能對學術界提供更
優質的晶片系統設計環境與服務，培育更多優質的設計人
才，進而促進我國設計技術之提升。 
 
中文關鍵詞： 晶片系統設計、SOC 設計、異質整合設計、微機電設計、醫
療電子設計 
英 文 摘 要 ：  
英文關鍵詞：  
 
2 
 
圖目錄 
 
圖一、CIC 歷年晶片製作概況 …………………………………...……………………….…… 9 
圖二、TSMC 65nm 製程晶片佈局圖及實體晶片圖 …………………………………….…….. 11 
圖三、65nmCMOS 應用於低電壓 SRAM 之感測放大器晶片 ………………………………... 11 
圖四、CIC CMOS MEMS 異質晶片設計流程 ……………………………….……………........ 12 
圖五、60GHz synthesizer phase noise 量測環境及量測結果 …………………..…………........ 12 
圖六、CMOS Bio MEMS 生物轉換元件封裝圖及測試結果 …………………………………... 13 
圖七、(a)感測器電容配置及(b)感測電路架構…………………………………………............. 13 
圖八、加速度器電子顯微鏡照片  ……………………………………………………………… 14 
圖九、(a)0.35um CMOS Q-VCO主動電路及以(b)IPD技術製作之 High-Q電感………………… 14 
圖十、天線 3D 場型量測系統及三維(3D)量測結果 ………….………………………………… 15 
圖十一、微小化系統設計平台的設計流程 ……………………………………….……………. 17 
圖十二、三維微小化系統 ………………………………………………………….……………. 18 
圖十三、微小化系統之實作及驗證平台 …………………………………………………………19 
圖十四、MorPack 系統模組的基板(a) CPU 、(b) Northbridge+SDRAM+ NOR、 
(c) Southbridge 、(d) DCT 、(e) FPGA 及(f) 連接基板 ……………………………19 
圖十五、(a) MorPACK 系統模組(b)含 FPGA 之 MorPACK 系統模組及(c)MorPACK 系統載
板 ………………………………………………………….………………………….…20 
圖十六、適用於 MorPACK 晶片基板或系統模組的載板  ………………………………….…20 
圖十七、由 MorPACK 系統上各晶片所組成之發展板…………………………………….……21 
圖十八、熱能分佈量測環境與量測結果  ………………………………………………………22 
圖十九、微小化系統之 ESL 虛擬驗證平台   …………………………………………….……23 
圖二十、多電壓電路設計流程……………………………………………………………………24 
 
4 
 
壹、 前言  
 
在全球金融風暴中，由金融面擴散至經濟面，進而對產業界造成重大的衝擊。台灣的 IC
設計及晶圓代工產業在全球半導體產業景氣下滑的趨勢下，也受到了嚴重的衝擊，成長率持
續下滑呈現高達 20-30%負成長。99 年度雖然景氣回升，IC 產業也有了高度的成長，但未來
台灣的 IC 設計業如何適時調整發展步伐，面對隨時都可能改變的景氣循環，奠定紮實的發展
基礎，實為時時都要面對的重要課題。 
無論景氣之榮枯，設計人才之培育及設計技術之提昇，實為提昇產業競爭力所必備之條
件，國內產學研各界均需全力以赴，並相互合作才能持續達成目標。 
設計人才之培育並非一蹴可及，除了需要優良師資外，尚須相關設計軟體與技術、晶片
實作與測試、設計諮詢及適當教育訓練..等等環境配合，才能培育出質量並重的人才。歷年來，
晶片系統設計中心(CIC)為各大專院校提供了各種不同設計環境、設計技術、晶片實作服務、
晶片量測服務等，使各校師生能依其專長，從事相關領域之晶片及系統設計之研究與教學。
但目前產業界所需的設計人才已不再僅限於 IC 設計人才，所以人才培育需要多樣化。早期人
才培育是偏重在數位、類比及 FPGA 等電路設計人才培育，目前則逐步進展到數位、類比、
FPGA 、混合信號、射頻、 微機電、生醫電子、 SoC、嵌入式軟體及異質整合系統等多方
位人才培育，並需慢慢培育出具有跨領域設計能力的人才。這將可使產業界在開發各類產品
時，不虞人才缺乏。 
在設計技術提昇方面，SoC 及異質整合系統設計環境與技術的研發，已是我國 IC 設計產
業升級的關鍵工作之一。學術界亟需要有優質的 SoC 及異質整合系統設計環境，以進行研究
與教學，而為使研發成果能有具體成效也需要有晶片實作機會，當然若能使用更先進的製程
以製作晶片，也將能提昇學術界的國際競爭力。 
為使晶片及系統設計技術提昇及人才培育更有成效，在本計畫中，擬利用國家晶片系統
設計中心之人力、研發環境、晶片製作與測試服務等各項資源，來建置 SoC 設計、製作及測
試環境，並提供給全國各大學院校師生使用，以提昇我國 SoC 設計技術並培優質的設計實作
人才。 
 
6 
 
叁、研究方法 
 
  在本計畫中，擬利用CIC現有人力、研發環境、晶片製作與測試服務等各項資源，來建
置SOC設計、製作及測試環境，並提供給全國各大學院校使用。另外為使南部地區師生能就
近使用各項服務，另將在CIC南區辦公室建置異質整合晶片測試基礎環境及SOC測試系統，以
提供測試相關服務。而為使各校師生能儘速使用相關技術與資源，將開設各式培訓課程。 
  本計畫完成後所提供的各項資源包含設計軟體、晶片製作、測試儀器與教育訓練設施等，
均為發展SoC設計所必須，各項資源均相當昂貴且具共用性，宜設置於CIC並經由專人負責安
裝、維護及提供服務。如此可以避免各校各自設置所造成的重複投資與資源浪費之缺點，又
具有專人服務使品質提昇之優點。各項資源基本上均為免費提供給各校師生使用，如設計軟
體由CIC引進再經過整合後，提供給學術界免費使用；各校師生設計完成之晶片則可免費申
請各項晶片製作與測試服務。對擬從事晶片及系統設計之學生而言，上述各項資源是迫切需
要的，而本計畫之執行剛好可以滿足他們的需求。以下個別敘述各工作項目之研究內容、進
行步驟及執行進度。 
 
  本計畫有二大工作項目：(一)前瞻SoC製程及高頻/異質系統測試環境建置及（二）前瞻 
SoC 設計及驗證環境建置，工作重點分述如下： 
 
 
 計畫工作項目一：前瞻 SOC 製程及高頻/異質系統測試環境建置 
 
為使各校師生能獲得更完整的晶片製作與測試服務，本計畫執行下述三項工作： 
1. 提供MPW 晶片製作服務 
2. 提供65nm先進製程環境 
3. 建構異質整合晶片驗證及實作範例 
 
預計完成之工作事項，將依各主要項目分別陳述如下： 
1. 提供MPW晶片製作服務 
(1) 完成98年度國內、外IC 設計發展之分析及評估報告。 
(2) 完成三項新製程之評估報告。 
(3) 年度製程之下線率、使用性分析報告。 
(4) 引進65nm CMOS製程。 
(5) 提供十種製程服務 
預期全年約有1000顆晶片下線，可使學術界發表論文達到450篇。 
 
2. 提供65nm先進製程環境 
(1) 提供以下製程之reference design於製程服務網頁 
 提供65nm先進製程之基本DFM環境 
 提供65nm晶片製作 
(2) 建立或更新至少三份製程相關技術資料。 
8 
 
肆、結果與討論 
本計畫之主要目的是在提昇晶片系統（SoC）設計技術及培育晶片系統設計實作人才。
擬利用國家晶片系統設計中心之現有人力、研發環境、晶片製作與測試服務等各項資源，
來建置 SoC 及異質整合系統之設計、製作及測試環境，並提供給全國各大學院校師生使用。
主要工作內容及執行成果包含兩項，分述如下： 
 
 計畫工作項目一：前瞻 SOC 製程及高頻/異質系統測試環境建置 
計畫執行主要工作項目包含：（1）提供MPW 晶片製作服務（2）提供65nm先進製
程環境（3）建構異質整合晶片驗證及實作範例。  
完成之工作事項，依各主要項目分別陳述如下： 
 
（一） 提供MPW晶片製作服務 
配合矽導計畫之積體電路設計產業發展需要及培育IC晶片設計實作人才，98年
至99年間選用了國內、外產業界發展成熟之晶片製程，提供「學、研」各界進行晶
片雛型品製作。 
CMOS方面製程有: 
(1) 聯華電子公司 90nm 1P9M MS CMOS 
(2) 台灣積體電路公司 90nm 1P8M MS/RF CMOS 
(3) 台灣積體電路公司 0.13um 1P8M MS/RF CMOS 
(4) 台灣積體電路公司 0.18um 1P6M MS/RF CMOS、 
(5) 台灣積體電路公司 0.35um 2P4M CMOS 、 
(6) 台灣積體電路公司 0.35um 3P3M SiGe BiCMOS、 
(7) 台灣積體電路公司 0.18um 3P6M SiGe BiCMOS、 
(8) 台灣積體電路公司 0.25um 1P3M 60V High Voltage CMOS 
砷化鎵方面製程有:WIN公司提供 0.15um/PHEMT 
 
另加上0.35um CMOS MEMS後製程、0.35um CMOS BioMEMS後製程與0.18um 
CMOS MEMS後製程，加上於99年底開始提供服務之GIPD製程，總計有13種製程服
務供各界使用。 
圖一為歷年 CIC 晶片製作概況，自 90 年起，晶片中心每年提供之晶片下線總數
逐年提升，顯示「學、研」各界於研發、教育上之晶片雛型品的急切需求。而至 96
年度至 99 年度晶片製作數量漸漸呈現飽合狀態，晶片中心近期除了導入前瞻製程的
製作外，另一方面導入異質系統整合晶片以符合新摩爾定律(more than moore)，以增
加晶片製作的附加價值。 
自系統晶片國家型計畫推動以來，中心配合學術界需求提供各類前瞻製程服務，
以協助SoC技術之發展及相關人才之培訓。學術界也同時增加教授及研究生等人力，
共同發展 SoC 相關技術。99 年度 CIC 支援晶片製作申請數量、下線晶片數及下線
率參見表一。其中由本計畫支援經費之晶片下線統計如表二。使用本計畫之晶片申
請數為 1,519 顆，實際下線晶片為 1,074 顆，通過率約為 70.7%。 
10 
 
表二、NSOC-98 計畫晶片下線統計(應用本計畫經費的晶片製作成果)  
梯次 
前瞻性 教育性 免審晶片 
申請數 下線數 下線率 申請數 下線數 下線率 申請數 下線數 下線率 
UN90-98C 16 10 63% 0 0 0% 0 0 0% 
T18-99A(F) 320 180 56% 34 27 79% 1 1 100% 
D35-99A(F) 75 53 71% 43 30 70% 4 2 50% 
T18-99B(F) 331 240 73% 39 30 77% 1 1 100% 
SiG35-99A 20 15 75% 0 0 0% 0 0 0% 
UN90-99A 8 4 50% 0 0 0% 0 0 0% 
T18-99C(F) 200 175 88% 28 17 61% 3 3 100% 
TN90RF-99C 59 35 59% 0 0 0% 0 0 0% 
T18-99D 79 66 84% 17 12 71% 1 1 100% 
SiG35-99C 8 8 100% 0 0 0% 1 1 100% 
D35-99E 55 47 85% 37 27 73% 2 1 50% 
P15-99B 42 31 74% 0 0 0% 0 0 0% 
T25HV-99B 12 3 25% 0 0 0% 0 0 0% 
TN90RF-99D 71 44 62% 0 0 0% 0 0 0% 
UN90-99C 12 10 83% 0 0 0% 0 0 0% 
合計 1308 921 70% 198 143 72% 13 10 76% 
 
 
（二）提供65nm先進製程環境 
CIC 於 97-98 年中曾引進 UMC 65nm 製程，並建立相關晶片製作環境。另於
98 年下半年起開始著手評估 65nm CMOS 製程環境，並順利於 99 年初引進 TSMC 
65nm 製程，並完成相關設計環境的設定與驗證。TSMC 65nm 以下之製程資料管
控與下線作業，需統一集中在資訊作業安全室(Security Lab)內進行，以符合晶圓廠
對前瞻製程資料保護的最高等級要求。同時，為驗證所引進之 TSMC 65nm 製程環
境，我們採取合作專案方式，以內部下線參考電路與測試元件，搭配學術界之合
作團隊下線，包含數位、類比、射頻之驗證電路，以作為未來提供開放 65nm 製程
之先期準備。並於 99 年 5 月順利完成第一次下線驗證。圖二為第一次下線驗證之
TSMC 65nm 製程晶片佈局圖與實體晶片圖。 
本次下線之晶片經由實際量測結果驗證 TSMC 65nm 製程資料，搭配中心所提
供之相關設計環境與驗證流程均正確無誤。許多學校下線之晶片量測結果均有達
到其預計之特性與規格。例如，設計案例一：應用於低電壓 SRAM 之感測放大器
晶片，其量測結果如圖三所示，量測電壓可滿足低電壓操作之規格，功能符合。 
 
 
 
 
12 
 
目的，圖五為60GHz synthesizer phase noise量測環境及量測結果。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖四： CIC CMOS MEMS異質晶片設計流程 
 
  
圖五、60GHz synthesizer phase noise量測環境及量測結果 
 
 
（B）CMOS Bio MEMS轉換元件(transducer)於液態環境中量測生醫訊號之驗證 
在建立CMOS BioMEMS 製程(金層於既有的TSMC 0.35um 2P4M CMOS 
MEMS的後製程)後，便可利用此製程並搭配不同的標的生物(bio-target)來設計不同
的生物轉換元件(bio-transducer)。由於大部份的生物檢體都是在液態的環境，如血
液、尿液或體液，在量測的過程中常遇到信號不穩定的現象或甚至沒有信號，因
此要先解決在液態環境中量測不穩定的問題。 
透過不斷地嘗試及改進，已成功地使用epoxy將晶片、wire bonding及電路板與
生物溶液隔絕，晶片與電路板封裝圖及測試結果如圖六所示。經過兩個小時的測
試時間ISFET輸出之電流值都可隨不同的pH值變化，因此透過CMOS BioMEMS 製
程完成之生醫晶片已完成液態環境中量測生醫訊號之驗證。 
14 
 
 
 
 
 
 
 
 
 
 
 
圖八、加速度器電子顯微鏡照片 
 
（D）整合IPD技術與0.35um CMOS製程之設計環境建置 
已分別完成（i）以0.35μm CMOS製程技術設計及製作之Q-VCO主動電路部
分(負電阻)；(ii)以ASE提供之Integrated Passive Device (IPD) 製程技術設計及製
作之高品質(High-Q)電感，作為Q-VCO之共振槽路(tank) 及(iii)Q-VCO主動電路
部分之Known-Good Die驗證，如圖九所示。 
利用上述製程製作及設計技術，將可逐步建置完成相關設計環境並開放給
各校使用。 
 
 
 
 
 
 
 
 
 
 
     圖九：(a)0.35um CMOS Q-VCO主動電路及以(b)IPD技術製作之 High-Q電感 
 
（E）天線3D場型量測環境之建置 
針對0.8~18GHz Antenna 3D場型量測環境，已完成0.8~18GHz Antenna 
VSWR及3D輻射場型量測環境之建構。 
0.8GHz~18GHz為目前無線通訊產品應用最為廣泛之頻段，0.8GHz~18GHz
天線3D場型量測系統(如圖十所示)主要功能為量測此頻段天線之一維(1D)、二
維 (2D)及三維 (3D)電磁輻射波型參數，包括天線增益 (Gain)、輻射指向性
(Directivity)、輻射角寬度(Beam-Width)、效率(Efficiency)等。 
CIC引進此天線3D場型量測系統並進行天線相關量測環境之建立，且提供對
外量測服務，不僅未來可以提供學術界量測服務，培訓天線設計人才，對於
16 
 
片」(Multi-Project SoC, MP-SoC)，運用「大多數 SoC 晶片可以共用同一個系統平台」
這個基本精神，配合 CIC 專為 MP-SoC 開發的設計驗證流程，讓多個來自不同團隊
的 SoC 設計案可以整合到單一系統晶片，並共享同一個系統平台，藉此大幅降低晶
片製作成本，以提供國內學術界更多的 SoC 晶片實作驗證機會。雖 MP-SoC 概念之
成效良好，但因 MP-SoC 設計方式所需之晶片下線經費仍然不少且動用之設計人力
龐大。多計畫系統單晶片設計研發平台開發計畫已於 97 年底結束，該計畫完成一模
組化系統單晶片軟硬體驗證平台。此平台提供比軟體模擬快速許多的軟硬體驗證，
可協助學術界進行系統單晶片之設計研發。為再進一步提升模組化系統單晶片軟硬
體驗證平台效能，晶片中心於 98 年起投入人力，將平台朝向高速及微小化的方向進
行開發。 
目前前瞻的系統封裝技術可將異質晶片整合至單一封裝晶片，可減少系統元件，
也可進一步將系統微小化。為達到平台高速及微小化的計畫規劃目標，晶片中心以
多晶片(Multi-Die-Module or MDM)系統封裝設計技術為基礎，完成『微小化系統設
計平台-MorPACK』開發。此微小化系統設計平台是以現有晶片與系統實作製程為
基礎，運用封裝整合技術及平台式(Platform-based)系統設計概念，配合 MorPACK
系統設計流程的技術，達到整體系統微小化、異質整合與高效能等目標，且透過此
微小化系統上的每個基板子系統任意組態，可快速建構學術界所需的三維系統設
計。 
中心在開發微小化系統設計平台的過程當中，對於系統平台合併、分割與最佳
化、系統層級模擬(System-Level Simulation)、雛型驗證環境、邏輯和實體(Logical and 
Physical)設計環境、量測環境、嵌入式軟體開發環境、晶片內系統匯流排三態(Tri-state)
設計機制與如何將每個基板子系統任意組態，並可以三維方式架構整個系統設計等
問題進行深入探討，並開發出應用於中心微小化系統設計平台的設計流程(如圖十一
所示)。以下簡單說明每個設計流程： 
(1) 在系統層級架構設計及模擬設計流程中，晶片中心開發了一個高抽象層級
的虛擬平台，此虛擬平台能讓 MorPACK 系統架構設計者透過平台上的模擬來確認
所制訂的系統架構是否符合需求；也能在 MorPACK 硬體平台完成前，讓軟體設計
者先進行嵌入式軟體開發(包含有 Boot loader、Power-On-Self-Test、Device driver 及
OS kernel 開發等) 。 
(2) 在邏輯層級設計與實現設計流程中，晶片中心根據在系統層級所決定出的
架構，使用硬體描述語言來進行 MorPACK 邏輯層級設計及驗証，此階段的設計流
程中，還包含邏輯合成及驗証，此設計流程最後可產出 MorPACK RTL/gate-level 設
計及模擬平台。 
(3) 在雛型驗證設計流程部份，晶片中心使用自行開發的 SoC 雛型驗證平台
(Concord)來進行 MorPACK 各晶粒下線前的雛型驗證，使用 Concord 平台來進行驗
證可保證所驗證的系統架構與未來 MorPACK 晶片系統平台架構一致。 
(4) 在實體設計及實現設計流程中，晶片中心進行各晶粒的佈局設計及驗證，
18 
 
 
圖十二、 三維微小化系統 
 
此微小化系統計方法目前已取得美國專利一件，申請中的專利共有 7 件(美國及中
華民國)。已完成計畫書目標，並開發出相關之設計驗證環境： (I)微小化系統實作及
驗證平台之開發。(II)微小化系統量測平台之開發。(III)微小化系統嵌入式軟體驗證平
台之開發。 (IV)微小化系統熱能分佈量測環境之建置。 
MorPACK 已完成初步開發，目前中心邀請 6 個 SoC 團隊，針對 MorPACK 整體設
計流程與環境進行測試與驗證，預計於 100 年底開始對外正式開放此服務。 
以下分別描述其成果。 
（I）微小化系統實作及驗證平台之開發 
由於多晶片系統模組可以整合多個不同製程（異質）晶片或晶粒設計並成
為一完整的系統模組，其實作環境也就必須以多樣化的方式呈現。如要在系統
平台上擴充自行設計的加速器模組，在實作方面，設計者可依照其加速器電路
特性，適當選擇中心開發的微小化系統實作及驗證平台(如圖十三所示)之設計流
程及元件庫。例如，運算量大且複雜的加速器設計可以選擇 Timing Driven 
Cell-based Design Flow 搭配高速標準元件庫及輸出入；針對具備低功率特性的
設計，則提供 Low-Power Cell-based Design Kit；而針對混合訊號的設計，則提
供 Mixed-signal Cell-based Design Kit。在系統整合、實作及驗證環境方面，則會
根據多晶片系統模組的主要目標而有所不同。晶片中心會在多晶片系統模組計
畫開始時提供參與者 RTL 驗證的平台，參與者只要照著中心提供的說明就能夠
很順利的將其設計的加速器設計掛到系統上驗證。 
20 
 
 
         (a)                  (b)                    (c) 
圖十五、(a) MorPACK 系統模組(b)含 FPGA 之 MorPACK 系統模組及(c)MorPACK 系統載板 
 
（II）微小化系統量測平台之開發 
多晶片系統模組的量測分為兩部分。其一為單一晶片或晶粒的量測，其二為
整合各晶片或晶粒後的系統的量測。 
在單一晶片或晶粒的量測方面，可先行使用目前現有的封裝載體來進行晶粒
封裝，除了可確認功能正確性外，亦可得到較準確的效能及功耗數據；或將晶粒
封裝於適用 MorPACK 系統模組的基板上，使用中心 SoC 測試機台（Agilent 93000）
搭配中心於 99 年完成為 MorPACK 晶片基版或系統模組特別設計的載板(Load 
Board) (如圖十六)來進行量測。目前共用平台之各晶片或晶粒已經透過 Agilent 
93000 量測，功能如預期。 
 
圖十六、適用於 MorPACK 晶片基板或系統模組的載板 
 
在整合各晶片或晶粒後的系統量測方面，中心為確認整合後的 MorPACK 系
統可正確工作，我們將 MorPACK 平台上的各晶片整合於一塊電路發展板上(如圖
十七所示)，目前已確認整合後的系統可正確工作，此電路發展版上的 FPGA，亦
能供學術界進行加速器模組下線前的雛形驗証。除此之外，為驗證 MorPACK 各
晶片基板整合後的功能，中心於 99 年設計適用於 MorPACK 系統之多元件載板並
委由廠商製作，此多元件載板未來可同時配置 MorPACK 各晶片基板，並使之成
一晶片系統，此載板完成後，可用來量測及驗証 MorPACK 各晶片基板整合後之
功能是否正確。 
22 
 
來達成系統軟硬體之低功率設計外，亦可提供各校做為晶片熱能分佈量測
與分析使用。 
 
         
圖十八、熱能分佈量測環境與量測結果  
 
（二）ESL (Electronic System Level) 虛擬雛形 (Virtual Prototyping) 驗證平台開發 
ESL (Electronic System Level) 虛擬雛形 (Virtual Prototyping) 驗證平台開發的相關
成果包含下列兩個部份，(A) 微小化系統虛擬雛形驗證平台之開發、及(B)、PAC Duo
多核心虛擬平台之引進及環境建置。 
（A）微小化系統虛擬雛形驗證平台之開發 
傳統的軟體程序之開發與驗證，通常會使用實體平台或是 RTL 的模擬。由於
微小化系統平台的規模較大，需要較多的軟體開發人力，因此實體平台的成本會
過高。而 RTL 的模擬主要訴求在於其精確度，模擬較為耗時，也不適合用來開發
軟體。為此，我們利用 ARM 公司的 Fast Model 軟體開發出對應的微小化系統虛擬
驗證平台，如圖十九所示，除了提供軟體開發人員更方便的系統開發平台，同時
加快其驗證所需之時間。 
此一虛擬驗證平台係利用抽象層級較高的描述模組之語言(LISA+) 來設計硬
體元件，再利用這些元件所實作出的模擬程式，作為軟體程序所執行之平台。這
樣的平台模擬速度相當快，因此適合於軟體程序的功能性驗證。以系統功能測試
之軟體程序為例，完成前述的 RTL 驗證平台所需之模擬時間需十餘分鐘，以此虛
擬驗證平台來驗證同一軟體程序則只需五秒左右，對軟體開發人員而言的確便利
又省時。 
 
（B）PAC Duo 多核心虛擬平台之引進及環境建置 
在建立虛擬雛型驗證平台工作方面，本中心為了提供學校師生一個功能完
整的系統平台範例，經與工研院資通所協議，於引進工研院 PAC/PAC Duo 系統
及 IP 時，一併引進 PAC Duo 虛擬平台套件。PAC Duo 虛擬平台共包含五個範
例（其中四個執行 H.264 解碼軟體、一個執行 JPEG 解碼軟體，皆包含原始程式
碼）、工研院自建元件函式庫（PAC DSP/LCD Controller/DDR2 DRAM 等多種）、
及 ARM 與 PAC DSP 軟體工具鏈。每個範例都有自動執行或環境設定 script 檔
案，只要依文件指示依序在指定目錄操作即可執行範例，而工研院所提供之自
24 
 
理器核心DSP部分之原始設計程式碼，使用者可整合於自行設計之嵌入式系統內並
實作成系統單晶片，如此可使先前利用PAC Duo發展板及相關開發工具所建立的軟
體，直接執行於此一自行開發之系統單晶片。 
 
（B）基於低功率描述語言之低功率 SoC 設計流程開發 
低功率 SoC 設計可由演算法、系統架構、嵌入式軟體等系統層次進行低功率
最佳化，亦可在電路設計時利用 Clock Gating 、Multi- threshold Voltage CMOS、
Multiple Voltage Domain、Power Gating、DVFS 等技術來達成，或是藉由更低功率
的製程來實作亦可達成低功率 SoC 設計的目的。近年來，由於可持式裝置市場持
續增加，低功率設計驗證技術與軟體也因此有顯著的進步與成長。 
晶片中心自 95 年以來持續引進與提供學術界最新的低功率 SoC 設計驗證
軟體與相關的標準元件庫，並已完成開發一低功率晶片設計流程。但因受限於硬
體描述語言以及傳統設計流程對多電壓電路支援不足的問題，低功率晶片設計流
程中包含相當大量的人工處理工作，以至於流程不順暢，且設計不易逹到完整的
驗證。自 97 年起，EDA 軟體廠商陸續提出之電源描述語言以補足硬體描述語言對
多電壓設計之不足部分。目前電源描述語言分為兩大主流，其一是 Cadence 所主
導的 CPF (Common Power Format) 格式，另一個則是 Synopsys 所主導的 UPF 
(Unified Power Format) 格式。 
晶片中心已引進並提供這兩種格式流程上所須之 EDA 軟體，並將之納入寒暑
假訓練課程當中。在 99 年寒暑假訓練課程中，加入使用 CPF 進行多電壓電路的設
計教學，並提供設計範例供學生練習，設計流程如圖二十所示。 
 
圖二十、多電壓電路設計流程 
    
  
國科會補助計畫衍生研發成果推廣資料表
日期:2011/12/19
國科會補助計畫
計畫名稱: 前瞻SoC及異質系統晶片設計、製作及測試環境建置計畫(I)
計畫主持人: 王建鎮
計畫編號: 98-2220-E-492-001- 學門領域: 晶片科技計畫--基礎環境建置
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1.提供晶片製作服務，協助各校師生完成晶片製作 1074 顆，可產出論文專利等
400 篇以上。 
2.建置晶片系統設計、製作與測試環境/平台/設計範例 8 項，免費提供學術界
使用，可提昇學術界研發能力。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
