---
layout : single
title: "[SProcess] Spacer Process"
categories: 
  - FinFET Process Simulation
toc: true
toc_sticky: true
use_math: true
---

Nitride Spacer Process  

[Process Flow Video](https://www.youtube.com/watch?v=_9pXQpkrb7E)  

## 0. Meshing & Refinement  

&nbsp;

<p align="center"><img src="/assets/images/finfet/43.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
refinebox name= EpiRB \
    min= "-6.0*$ScrOxT2 $Ymin {$Zmax-1.5*$WFin}" \
    max= "1.0*$HFin {$Ymax-$Lg} $Zmax" \
    xrefine= "0.004"  yrefine= "$PolyPitch/(30.0)" zrefine= "$FinPitch/(30.0)"
```

- Deposition과 Etch만 진행하는 Process에서 Mesh를 진행하는 이유는 후속 Epitaxy를 진행하기에 앞서 미리 셋팅해놓기 위함  


&nbsp;

## 1. Nitride Deposition 

&nbsp;

<p align="center"><img src="/assets/images/finfet/44.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

deposit material= {Nitride} type= isotropic rate= {$Lsp} time= 1.0

```

&nbsp;

## 1. Nitride Etch back for Spacer  

&nbsp;

<p align="center"><img src="/assets/images/finfet/45.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

etch material= {Nitride Oxide} type= anisotropic rate= {$HFin} time= 1.5

```

- **Etch Back**
  - Patterning을 거치지 않고 전면을 일괄적으로 식각하는 기법  
  - 광범위하게 식각하는 점에서 CMP와 유사한 것 같지만, 엄연히 다름  
  - Nitride 막을 비등방성으로 vertical하게 식각하면 위처럼 Dummy Gate 측면만 남게 되고 이것이 바로 Spacer(= Side Wall)이 됨  

&nbsp;

- Oxide까지 식각한 이유는 제거를 안하면 Eptiaxy 구현이 불가능하기 때문  

&nbsp;