# FMK50T4
## 关键词：
复旦微，FMK50T4，实训，多路抢答器设计，verilog，FPGA

## 实训任务说明：
基于50T4的多路抢答器设计抢答器有6个输入端，2个输入端为选手的抢答按键，另外四个按键分别为主持人加分，减分，重置，抢答开始按键。一个数码管显示积分，LCD屏显示抢到选手的组号及选手姓名，同时用8个LED灯显示抢答倒计时。开始抢答时，LED全部点亮，2秒灭一个灯。主持人宣布抢答开始，并按下开始抢答按键，各路开始抢答。其中任意一组抢到题目，则电路进行自锁，其他各组按键再按无效。做答结束后，依据回答是否正确由主持人选择是否加减分，对一道加一分，错一道减一分，不抢答分数不变。如果在LED全部熄灭后，无人抢答，则全部清零。

## 打开方式：
使用PROCISE软件打开AllTestDemo0619.fpe文件。

## 文件结构：
.v  源文件,用于编写代码。
.fdc 约束文件，用于对应实体的引脚。


