Fitter report for DE0_Nano
Tue Mar 29 23:34:53 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|altsyncram:the_altsyncram|altsyncram_qd12:auto_generated|ALTSYNCRAM
 30. |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|altsyncram:the_altsyncram|altsyncram_ao22:auto_generated|ALTSYNCRAM
 31. |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem|altsyncram:the_altsyncram|altsyncram_5r12:auto_generated|ALTSYNCRAM
 32. Fitter DSP Block Usage Summary
 33. DSP Block Details
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 29 23:34:53 2016       ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                      ; DE0_Nano                                    ;
; Top-level Entity Name              ; DE0_Nano                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 10,242 / 22,320 ( 46 % )                    ;
;     Total combinational functions  ; 8,159 / 22,320 ( 37 % )                     ;
;     Dedicated logic registers      ; 6,509 / 22,320 ( 29 % )                     ;
; Total registers                    ; 6578                                        ;
; Total pins                         ; 146 / 154 ( 95 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 151,616 / 608,256 ( 25 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.2%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; LED[0]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; EPCS_ASDO     ; Missing drive strength ;
; EPCS_DCLK     ; Missing drive strength ;
; EPCS_NCSO     ; Missing drive strength ;
; G_SENSOR_CS_N ; Missing drive strength ;
; I2C_SCLK      ; Missing drive strength ;
; ADC_CS_N      ; Missing drive strength ;
; ADC_SADDR     ; Missing drive strength ;
; ADC_SCLK      ; Missing drive strength ;
; GPIO_0[0]     ; Missing drive strength ;
; GPIO_0[1]     ; Missing drive strength ;
; GPIO_0[2]     ; Missing drive strength ;
; GPIO_0[3]     ; Missing drive strength ;
; GPIO_0[4]     ; Missing drive strength ;
; GPIO_0[5]     ; Missing drive strength ;
; GPIO_0[6]     ; Missing drive strength ;
; GPIO_0[7]     ; Missing drive strength ;
; GPIO_0[8]     ; Missing drive strength ;
; GPIO_0[9]     ; Missing drive strength ;
; GPIO_0[10]    ; Missing drive strength ;
; GPIO_0[11]    ; Missing drive strength ;
; GPIO_0[12]    ; Missing drive strength ;
; GPIO_0[13]    ; Missing drive strength ;
; GPIO_0[14]    ; Missing drive strength ;
; GPIO_0[15]    ; Missing drive strength ;
; GPIO_0[16]    ; Missing drive strength ;
; GPIO_0[17]    ; Missing drive strength ;
; GPIO_0[18]    ; Missing drive strength ;
; GPIO_0[19]    ; Missing drive strength ;
; GPIO_0[20]    ; Missing drive strength ;
; GPIO_0[21]    ; Missing drive strength ;
; GPIO_0[22]    ; Missing drive strength ;
; GPIO_0[23]    ; Missing drive strength ;
; GPIO_0[24]    ; Missing drive strength ;
; GPIO_0[25]    ; Missing drive strength ;
; GPIO_0[26]    ; Missing drive strength ;
; GPIO_0[27]    ; Missing drive strength ;
; GPIO_0[28]    ; Missing drive strength ;
; GPIO_0[29]    ; Missing drive strength ;
; GPIO_0[30]    ; Missing drive strength ;
; GPIO_0[31]    ; Missing drive strength ;
; GPIO_0[32]    ; Missing drive strength ;
; GPIO_0[33]    ; Missing drive strength ;
; LT24_ADC_CS_N ; Missing drive strength ;
; LT24_ADC_DCLK ; Missing drive strength ;
; LT24_ADC_DIN  ; Missing drive strength ;
; LT24_D[0]     ; Missing drive strength ;
; LT24_D[1]     ; Missing drive strength ;
; LT24_D[2]     ; Missing drive strength ;
; LT24_D[3]     ; Missing drive strength ;
; LT24_D[4]     ; Missing drive strength ;
; LT24_D[5]     ; Missing drive strength ;
; LT24_D[6]     ; Missing drive strength ;
; LT24_D[7]     ; Missing drive strength ;
; LT24_D[8]     ; Missing drive strength ;
; LT24_D[9]     ; Missing drive strength ;
; LT24_D[10]    ; Missing drive strength ;
; LT24_D[11]    ; Missing drive strength ;
; LT24_D[12]    ; Missing drive strength ;
; LT24_D[13]    ; Missing drive strength ;
; LT24_D[14]    ; Missing drive strength ;
; LT24_D[15]    ; Missing drive strength ;
; LT24_WR_N     ; Missing drive strength ;
; LT24_RD_N     ; Missing drive strength ;
; LT24_CS_N     ; Missing drive strength ;
; LT24_RESET_N  ; Missing drive strength ;
; LT24_RS       ; Missing drive strength ;
; LT24_LCD_ON   ; Missing drive strength ;
; GPIO_2[6]     ; Missing drive strength ;
; GPIO_2[8]     ; Missing drive strength ;
; GPIO_2[9]     ; Missing drive strength ;
; GPIO_2[10]    ; Missing drive strength ;
; GPIO_2[11]    ; Missing drive strength ;
; GPIO_2[12]    ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; I2C_SDAT      ; Missing drive strength ;
; GPIO_2[0]     ; Missing drive strength ;
; GPIO_2[1]     ; Missing drive strength ;
; GPIO_2[2]     ; Missing drive strength ;
; GPIO_2[3]     ; Missing drive strength ;
; GPIO_2[4]     ; Missing drive strength ;
; GPIO_2[5]     ; Missing drive strength ;
; GPIO_2[7]     ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[16]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[17]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[18]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[19]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[20]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[21]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[22]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[23]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[24]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[25]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[26]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[27]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[28]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[29]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[30]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src1[31]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram|altsyncram_s1h1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram|altsyncram_s1h1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_bank[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_bank[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[0]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[1]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[2]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[2]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_cmd[3]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[3]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[4]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[9]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[10]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[11]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[13]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[13]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[14]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[14]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[15]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_data[15]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_dqm[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_dqm[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_7                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_8                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_9                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_10                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_11                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_12                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_13                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_14                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_15                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_15                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_15                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[0]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[1]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[2]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[3]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[4]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[5]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[6]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[7]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[8]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[9]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[10]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[11]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[12]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[13]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[14]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|za_data[15]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                        ;
+-----------------------------+-------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_LT24_SOPC_SDRAM_Controler ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_LT24_SOPC_SDRAM_Controler ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15402 ) ; 0.00 % ( 0 / 15402 )       ; 0.00 % ( 0 / 15402 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15402 ) ; 0.00 % ( 0 / 15402 )       ; 0.00 % ( 0 / 15402 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14299 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 317 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 585 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,242 / 22,320 ( 46 % )   ;
;     -- Combinational with no register       ; 3733                       ;
;     -- Register only                        ; 2083                       ;
;     -- Combinational with a register        ; 4426                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4147                       ;
;     -- 3 input functions                    ; 2271                       ;
;     -- <=2 input functions                  ; 1741                       ;
;     -- Register only                        ; 2083                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 7133                       ;
;     -- arithmetic mode                      ; 1026                       ;
;                                             ;                            ;
; Total registers*                            ; 6,578 / 23,018 ( 29 % )    ;
;     -- Dedicated logic registers            ; 6,509 / 22,320 ( 29 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 805 / 1,395 ( 58 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 146 / 154 ( 95 % )         ;
;     -- Clock pins                           ; 8 / 7 ( 114 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 20                         ;
; M9Ks                                        ; 34 / 66 ( 52 % )           ;
; Total block memory bits                     ; 151,616 / 608,256 ( 25 % ) ;
; Total block memory implementation bits      ; 313,344 / 608,256 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 20 / 20 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 15.3% / 14.9% / 15.8%      ;
; Peak interconnect usage (total/H/V)         ; 36.2% / 34.1% / 39.7%      ;
; Maximum fan-out                             ; 3279                       ;
; Highest non-global fan-out                  ; 749                        ;
; Total fan-out                               ; 52894                      ;
; Average fan-out                             ; 3.16                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                            ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Total logic elements                         ; 9508 / 22320 ( 43 % ) ; 130 / 22320 ( < 1 % ) ; 221 / 22320 ( < 1 % ) ; 383 / 22320 ( 2 % )            ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 3480                  ; 58                    ; 105                   ; 90                             ; 0                              ;
;     -- Register only                         ; 1964                  ; 8                     ; 20                    ; 91                             ; 0                              ;
;     -- Combinational with a register         ; 4064                  ; 64                    ; 96                    ; 202                            ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 3885                  ; 54                    ; 92                    ; 116                            ; 0                              ;
;     -- 3 input functions                     ; 2100                  ; 22                    ; 64                    ; 85                             ; 0                              ;
;     -- <=2 input functions                   ; 1559                  ; 46                    ; 45                    ; 91                             ; 0                              ;
;     -- Register only                         ; 1964                  ; 8                     ; 20                    ; 91                             ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Logic elements by mode                       ;                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                           ; 6592                  ; 118                   ; 192                   ; 231                            ; 0                              ;
;     -- arithmetic mode                       ; 952                   ; 4                     ; 9                     ; 61                             ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Total registers                              ; 6097                  ; 72                    ; 116                   ; 293                            ; 0                              ;
;     -- Dedicated logic registers             ; 6028 / 22320 ( 27 % ) ; 72 / 22320 ( < 1 % )  ; 116 / 22320 ( < 1 % ) ; 293 / 22320 ( 1 % )            ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 739 / 1395 ( 53 % )   ; 13 / 1395 ( < 1 % )   ; 23 / 1395 ( 2 % )     ; 38 / 1395 ( 3 % )              ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 146                   ; 0                     ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 151360                ; 0                     ; 0                     ; 256                            ; 0                              ;
; Total RAM block bits                         ; 304128                ; 0                     ; 0                     ; 9216                           ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 33 / 66 ( 50 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 1 / 66 ( 1 % )                 ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 16 / 24 ( 66 % )      ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Connections                                  ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Connections                     ; 3857                  ; 73                    ; 177                   ; 474                            ; 3                              ;
;     -- Registered Input Connections          ; 3669                  ; 30                    ; 126                   ; 318                            ; 0                              ;
;     -- Output Connections                    ; 624                   ; 4                     ; 360                   ; 34                             ; 3562                           ;
;     -- Registered Output Connections         ; 8                     ; 3                     ; 359                   ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Internal Connections                         ;                       ;                       ;                       ;                                ;                                ;
;     -- Total Connections                     ; 49927                 ; 570                   ; 1418                  ; 2005                           ; 3570                           ;
;     -- Registered Connections                ; 21274                 ; 294                   ; 1023                  ; 989                            ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; External Connections                         ;                       ;                       ;                       ;                                ;                                ;
;     -- Top                                   ; 252                   ; 31                    ; 328                   ; 305                            ; 3565                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                     ; 46                    ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                      ; 328                   ; 46                    ; 24                    ; 139                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 305                   ; 0                     ; 139                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3565                  ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Partition Interface                          ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Ports                           ; 70                    ; 11                    ; 143                   ; 74                             ; 3                              ;
;     -- Output Ports                          ; 108                   ; 4                     ; 161                   ; 19                             ; 4                              ;
;     -- Bidir Ports                           ; 30                    ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Registered Ports                             ;                       ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 3                     ; 7                              ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                     ; 87                    ; 5                              ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;                                ;
; Port Connectivity                            ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                     ; 3                     ; 16                             ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 53                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                     ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 112                   ; 5                              ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 117                   ; 19                             ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                     ; 98                    ; 7                              ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_SDAT          ; A9    ; 7        ; 25           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50          ; R8    ; 3        ; 27           ; 0            ; 21           ; 2372                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; EPCS_DATA0        ; H2    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[0]      ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[1]      ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[0]      ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[1]      ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[2]      ; M16   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; G_SENSOR_INT      ; M2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]            ; J15   ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]            ; E1    ; 1        ; 0            ; 16           ; 7            ; 84                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; LT24_ADC_BUSY     ; R9    ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; LT24_ADC_DOUT     ; F13   ; 6        ; 53           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; LT24_ADC_PENIRQ_N ; T9    ; 4        ; 27           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]             ; M1    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]             ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]             ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]             ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK     ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO     ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[0]     ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[10]    ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[11]    ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[12]    ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[13]    ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[14]    ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[15]    ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[16]    ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[17]    ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[18]    ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[19]    ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[1]     ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[20]    ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[21]    ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[22]    ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[23]    ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[24]    ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[25]    ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[26]    ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[27]    ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[28]    ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[29]    ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[2]     ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[30]    ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[31]    ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[32]    ; D12   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[33]    ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[3]     ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[4]     ; B3    ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[5]     ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[6]     ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[7]     ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[8]     ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[9]     ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_ADC_CS_N ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_ADC_DCLK ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_ADC_DIN  ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_CS_N     ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[0]     ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[10]    ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[11]    ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[12]    ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[13]    ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[14]    ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[15]    ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[1]     ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[2]     ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[3]     ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[4]     ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[5]     ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[6]     ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[7]     ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[8]     ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[9]     ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_LCD_ON   ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_RD_N     ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_RESET_N  ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_RS       ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_WR_N     ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe                             ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_10               ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_11               ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_12               ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_13               ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_14               ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_15               ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_1                ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_2                ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_3                ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_4                ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_5                ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_6                ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_7                ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_8                ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_9                ;
; GPIO_2[0]   ; A14   ; 7        ; 47           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[10]  ; F14   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[11]  ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[12]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[1]   ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; GPIO_2[3]~input                                                                                               ;
; GPIO_2[2]   ; C14   ; 7        ; 51           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[3]   ; C16   ; 6        ; 53           ; 30           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[4]   ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[5]   ; D16   ; 6        ; 53           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[6]   ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[7]   ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|Config[6]                             ;
; GPIO_2[8]   ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; GPIO_2[9]   ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                             ;
; I2C_SDAT    ; F1    ; 1        ; 0            ; 23           ; 0            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|SPI_SDIO~1 (inverted) ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO           ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_NCSO           ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA0          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; KEY[0]              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; GPIO_2[11]          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; GPIO_2[12]          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; GPIO_2[9]           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; GPIO_2[8]           ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; GPIO_2[5]           ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; GPIO_2[6]           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; GPIO_2[3]           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; GPIO_0[29]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; LED[0]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; GPIO_0[22]          ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; ADC_CS_N            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; ADC_SADDR           ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; GPIO_0[24]          ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; GPIO_0[25]          ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; GPIO_0[23]          ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; GPIO_0[16]          ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; GPIO_0[20]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO      ; GPIO_0[21]          ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; GPIO_0[14]          ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; GPIO_0[12]          ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; GPIO_0[11]          ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; GPIO_0[10]          ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; GPIO_0[18]          ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; GPIO_0[17]          ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; GPIO_0[8]           ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; GPIO_0[7]           ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; GPIO_0[13]          ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; GPIO_0[6]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; GPIO_0[5]           ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; GPIO_0[4]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 20 ( 85 % )  ; 3.3V          ; --           ;
; 5        ; 13 / 18 ( 72 % )  ; 3.3V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0[8]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0[11]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0[14]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_SDAT                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIO_0[30]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; GPIO_2[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0[10]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0[12]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; GPIO_0[29]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0[33]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GPIO_2[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; EPCS_ASDO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO_0[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0[15]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0[16]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0[24]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0[28]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GPIO_2[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; GPIO_2[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; GPIO_2[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0[9]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0[13]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0[19]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0[25]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0[31]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0[32]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GPIO_2[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; GPIO_2[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; GPIO_2[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0[17]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0[18]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0[20]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0[23]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0[27]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0[26]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GPIO_2_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; GPIO_2_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; I2C_SDAT                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0[21]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0[22]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; LT24_ADC_DOUT                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; GPIO_2[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; GPIO_2[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; GPIO_2[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GPIO_2[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; GPIO_2[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; EPCS_DCLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; LT24_ADC_CS_N                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; LT24_LCD_ON                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; LT24_RESET_N                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; LT24_D[10]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; LT24_D[12]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; LT24_D[9]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; G_SENSOR_INT                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GPIO_2_IN[2]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; LT24_D[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; LT24_D[8]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; LT24_D[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; LT24_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; LT24_D[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; LT24_RS                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; LT24_D[13]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; LT24_D[14]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; LT24_ADC_BUSY                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; LT24_D[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; LT24_WR_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; LT24_D[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; LT24_D[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; LT24_D[15]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; LT24_D[11]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; LT24_ADC_PENIRQ_N               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; LT24_RD_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; LT24_D[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; LT24_D[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; LT24_ADC_DCLK                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; LT24_ADC_DIN                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+
; Name                          ; sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; lol|altpll_component|auto_generated|pll1                                   ; DE0_LT24_SOPC_inst|alt_pll|sd1|pll7                                                                       ;
; PLL mode                      ; Normal                                                                     ; Normal                                                                                                    ;
; Compensate clock              ; clock0                                                                     ; clock0                                                                                                    ;
; Compensated input/output pins ; --                                                                         ; --                                                                                                        ;
; Switchover type               ; --                                                                         ; --                                                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                   ; 50.0 MHz                                                                                                  ;
; Input frequency 1             ; --                                                                         ; --                                                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                   ; 50.0 MHz                                                                                                  ;
; Nominal VCO frequency         ; 500.0 MHz                                                                  ; 600.0 MHz                                                                                                 ;
; VCO post scale K counter      ; 2                                                                          ; 2                                                                                                         ;
; VCO frequency control         ; Auto                                                                       ; Auto                                                                                                      ;
; VCO phase shift step          ; 250 ps                                                                     ; 208 ps                                                                                                    ;
; VCO multiply                  ; --                                                                         ; --                                                                                                        ;
; VCO divide                    ; --                                                                         ; --                                                                                                        ;
; Freq min lock                 ; 30.0 MHz                                                                   ; 25.0 MHz                                                                                                  ;
; Freq max lock                 ; 65.02 MHz                                                                  ; 54.18 MHz                                                                                                 ;
; M VCO Tap                     ; 4                                                                          ; 0                                                                                                         ;
; M Initial                     ; 2                                                                          ; 1                                                                                                         ;
; M value                       ; 10                                                                         ; 12                                                                                                        ;
; N value                       ; 1                                                                          ; 1                                                                                                         ;
; Charge pump current           ; setting 1                                                                  ; setting 1                                                                                                 ;
; Loop filter resistance        ; setting 27                                                                 ; setting 27                                                                                                ;
; Loop filter capacitance       ; setting 0                                                                  ; setting 0                                                                                                 ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                       ; 680 kHz to 980 kHz                                                                                        ;
; Bandwidth type                ; Medium                                                                     ; Medium                                                                                                    ;
; Real time reconfigurable      ; Off                                                                        ; Off                                                                                                       ;
; Scan chain MIF file           ; --                                                                         ; --                                                                                                        ;
; Preserve PLL counter order    ; Off                                                                        ; Off                                                                                                       ;
; PLL location                  ; PLL_1                                                                      ; PLL_4                                                                                                     ;
; Inclk0 signal                 ; CLOCK_50                                                                   ; CLOCK_50                                                                                                  ;
; Inclk1 signal                 ; --                                                                         ; --                                                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                              ; Dedicated Pin                                                                                             ;
; Inclk1 signal type            ; --                                                                         ; --                                                                                                        ;
+-------------------------------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+-----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_pll1_clk[0]                                ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; lol|altpll_component|auto_generated|pll1|clk[0] ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0]      ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[2] ; clock2       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)       ; 0.75 (208 ps)    ; 50/50      ; C1      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[2]      ;
+-----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                     ; Library Name  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; |DE0_Nano                                                                                                                               ; 10242 (1)   ; 6509 (0)                  ; 69 (69)       ; 151616      ; 34   ; 4            ; 0       ; 2         ; 146  ; 0            ; 3733 (1)     ; 2083 (0)          ; 4426 (1)         ; |DE0_Nano                                                                                                                                                                                                                                                                                                                                                               ; work          ;
;    |DE0_LT24_SOPC:DE0_LT24_SOPC_inst|                                                                                                   ; 8240 (0)    ; 5842 (0)                  ; 0 (0)         ; 151360      ; 33   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2398 (0)     ; 1951 (0)          ; 3891 (0)         ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst                                                                                                                                                                                                                                                                                                                              ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_ALT_PLL:alt_pll|                                                                                                   ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll                                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1                                                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_ALT_PLL_stdsync_sv6:stdsync2|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;             |DE0_LT24_SOPC_ALT_PLL_dffpipe_l2c:dffpipe3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_stdsync_sv6:stdsync2|DE0_LT24_SOPC_ALT_PLL_dffpipe_l2c:dffpipe3                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_CPU:cpu|                                                                                                           ; 2737 (2340) ; 1651 (1374)               ; 0 (0)         ; 64256       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1083 (964)   ; 341 (294)         ; 1313 (1081)      ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu                                                                                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht                                                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; work          ;
;                |altsyncram_s1h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram|altsyncram_s1h1:auto_generated                                                                                                                                                                                            ; work          ;
;          |DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data                                                                                                                                                                                                                                             ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work          ;
;                |altsyncram_kpc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated                                                                                                                                                                                    ; work          ;
;          |DE0_LT24_SOPC_CPU_dc_tag_module:DE0_LT24_SOPC_CPU_dc_tag|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_tag_module:DE0_LT24_SOPC_CPU_dc_tag                                                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_tag_module:DE0_LT24_SOPC_CPU_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; work          ;
;                |altsyncram_qmg1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_tag_module:DE0_LT24_SOPC_CPU_dc_tag|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated                                                                                                                                                                                      ; work          ;
;          |DE0_LT24_SOPC_CPU_dc_victim_module:DE0_LT24_SOPC_CPU_dc_victim|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_victim_module:DE0_LT24_SOPC_CPU_dc_victim                                                                                                                                                                                                                                         ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_victim_module:DE0_LT24_SOPC_CPU_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work          ;
;                |altsyncram_r3d1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_victim_module:DE0_LT24_SOPC_CPU_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                ; work          ;
;          |DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|                                                                   ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data                                                                                                                                                                                                                                             ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work          ;
;                |altsyncram_cjd1:auto_generated|                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                    ; work          ;
;          |DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag                                                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; work          ;
;                |altsyncram_5eh1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated                                                                                                                                                                                      ; work          ;
;          |DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell                                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                     ; work          ;
;                |altera_mult_add_q1u2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                 ; work          ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; work          ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; work          ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; work          ;
;                            |mult_jp01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                       ; work          ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                     ; work          ;
;                |altera_mult_add_s1u2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                 ; work          ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; work          ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; work          ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; work          ;
;                            |mult_j011:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; work          ;
;          |DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|                                                                  ; 397 (87)    ; 276 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (7)      ; 47 (0)            ; 231 (79)         ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci                                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;             |DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|                               ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 45 (0)            ; 51 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper                                                                                                                                                ; DE0_LT24_SOPC ;
;                |DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|                              ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 37 (34)           ; 12 (11)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk                                                      ; DE0_LT24_SOPC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work          ;
;                |DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck|                                    ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 8 (4)             ; 44 (44)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck                                                            ; DE0_LT24_SOPC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work          ;
;                |sld_virtual_jtag_basic:DE0_LT24_SOPC_CPU_jtag_debug_module_phy|                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_LT24_SOPC_CPU_jtag_debug_module_phy                                                                                 ; work          ;
;             |DE0_LT24_SOPC_CPU_nios2_avalon_reg:the_DE0_LT24_SOPC_CPU_nios2_avalon_reg|                                                 ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_avalon_reg:the_DE0_LT24_SOPC_CPU_nios2_avalon_reg                                                                                                                                                                  ; DE0_LT24_SOPC ;
;             |DE0_LT24_SOPC_CPU_nios2_oci_break:the_DE0_LT24_SOPC_CPU_nios2_oci_break|                                                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_oci_break:the_DE0_LT24_SOPC_CPU_nios2_oci_break                                                                                                                                                                    ; DE0_LT24_SOPC ;
;             |DE0_LT24_SOPC_CPU_nios2_oci_debug:the_DE0_LT24_SOPC_CPU_nios2_oci_debug|                                                   ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 9 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_oci_debug:the_DE0_LT24_SOPC_CPU_nios2_oci_debug                                                                                                                                                                    ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_oci_debug:the_DE0_LT24_SOPC_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; work          ;
;             |DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|                                                         ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 1 (1)             ; 54 (54)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem                                                                                                                                                                          ; DE0_LT24_SOPC ;
;                |DE0_LT24_SOPC_CPU_ociram_sp_ram_module:DE0_LT24_SOPC_CPU_ociram_sp_ram|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|DE0_LT24_SOPC_CPU_ociram_sp_ram_module:DE0_LT24_SOPC_CPU_ociram_sp_ram                                                                                                   ; DE0_LT24_SOPC ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|DE0_LT24_SOPC_CPU_ociram_sp_ram_module:DE0_LT24_SOPC_CPU_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work          ;
;                      |altsyncram_6q81:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|DE0_LT24_SOPC_CPU_ociram_sp_ram_module:DE0_LT24_SOPC_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_6q81:auto_generated                                          ; work          ;
;          |DE0_LT24_SOPC_CPU_register_bank_a_module:DE0_LT24_SOPC_CPU_register_bank_a|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_a_module:DE0_LT24_SOPC_CPU_register_bank_a                                                                                                                                                                                                                             ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_a_module:DE0_LT24_SOPC_CPU_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work          ;
;                |altsyncram_sfg1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_a_module:DE0_LT24_SOPC_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_sfg1:auto_generated                                                                                                                                                                    ; work          ;
;          |DE0_LT24_SOPC_CPU_register_bank_b_module:DE0_LT24_SOPC_CPU_register_bank_b|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_b_module:DE0_LT24_SOPC_CPU_register_bank_b                                                                                                                                                                                                                             ; DE0_LT24_SOPC ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_b_module:DE0_LT24_SOPC_CPU_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work          ;
;                |altsyncram_tfg1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_b_module:DE0_LT24_SOPC_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_tfg1:auto_generated                                                                                                                                                                    ; work          ;
;       |DE0_LT24_SOPC_JTAG_UART:jtag_uart|                                                                                               ; 164 (42)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (19)      ; 24 (5)            ; 91 (17)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart                                                                                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                         ; work          ;
;                |scfifo_kr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated                                                                                                                                                                              ; work          ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                         ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                 ; work          ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                            ; work          ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                 ; work          ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                   ; work          ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                         ; work          ;
;          |DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                         ; work          ;
;                |scfifo_kr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated                                                                                                                                                                              ; work          ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                         ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                 ; work          ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                            ; work          ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                 ; work          ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                   ; work          ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                         ; work          ;
;          |alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|                                                                  ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 19 (19)           ; 34 (34)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic                                                                                                                                                                                                                                ; work          ;
;       |DE0_LT24_SOPC_KEY:key|                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_KEY:key                                                                                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_LT24_LCD_RSTN:lt24_buffer_flag|                                                                                    ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_LCD_RSTN:lt24_buffer_flag                                                                                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_LT24_LCD_RSTN:lt24_lcd_rstn|                                                                                       ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_LCD_RSTN:lt24_lcd_rstn                                                                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_LT24_TOUCH_BUSY:gsensor_int|                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_BUSY:gsensor_int                                                                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_LT24_TOUCH_BUSY:lt24_touch_busy|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_BUSY:lt24_touch_busy                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_LT24_TOUCH_PENIRQ_N:lt24_touch_penirq_n|                                                                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_PENIRQ_N:lt24_touch_penirq_n                                                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|                                                                                     ; 156 (156)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 36 (36)           ; 89 (89)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi                                                                                                                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|                                                                                   ; 352 (238)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (136)    ; 45 (3)            ; 165 (79)         ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module:the_DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module|                        ; 136 (136)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 42 (42)           ; 88 (88)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module:the_DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module                                                                                                                                                                          ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_TIMER:timer|                                                                                                       ; 151 (151)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 19 (19)           ; 104 (104)        ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer                                                                                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_background_mem:background_mem|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 76800       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem                                                                                                                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 76800       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                        ; work          ;
;             |altsyncram_ao22:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 76800       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|altsyncram:the_altsyncram|altsyncram_ao22:auto_generated                                                                                                                                                                                                                         ; work          ;
;       |DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|                                                                               ; 3355 (0)    ; 2633 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 564 (0)      ; 1155 (0)          ; 1636 (0)         ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_cmd_demux:cmd_demux|                                                                          ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 10 (10)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_006|                                                                      ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (46)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_006                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_018|                                                                      ; 52 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 47 (43)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_018                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_router:router|                                                                                ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 22 (22)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_router:router                                                                                                                                                                                                                              ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_router_001:router_001|                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_rsp_demux_006:rsp_demux_006|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_rsp_demux_006:rsp_demux_006                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_rsp_demux_006:rsp_demux_018|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_rsp_demux_006:rsp_demux_018                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_rsp_mux:rsp_mux|                                                                              ; 280 (280)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 162 (162)        ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |DE0_LT24_SOPC_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                      ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 36 (36)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:alt_pll_pll_slave_agent_rdata_fifo|                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_pll_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:alt_pll_pll_slave_agent_rsp_fifo|                                                                       ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:background_mem_s1_agent_rdata_fifo|                                                                     ; 37 (37)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 36 (36)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:background_mem_s1_agent_rdata_fifo                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:background_mem_s1_agent_rsp_fifo|                                                                       ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 15 (15)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:background_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:counter_0_avs_s0_agent_rdata_fifo|                                                                      ; 101 (101)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 70 (70)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_avs_s0_agent_rdata_fifo                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:counter_0_avs_s0_agent_rsp_fifo|                                                                        ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_avs_s0_agent_rsp_fifo                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|                                                                   ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:cyclonespi_avs_s0_agent_rdata_fifo|                                                                     ; 31 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 18 (18)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cyclonespi_avs_s0_agent_rdata_fifo                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:cyclonespi_avs_s0_agent_rsp_fifo|                                                                       ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cyclonespi_avs_s0_agent_rsp_fifo                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:gsensor_int_s1_agent_rdata_fifo|                                                                        ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_int_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:gsensor_int_s1_agent_rsp_fifo|                                                                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_int_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:gsensor_spi_slave_agent_rdata_fifo|                                                                     ; 27 (27)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 19 (19)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_spi_slave_agent_rdata_fifo                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:gsensor_spi_slave_agent_rsp_fifo|                                                                       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_spi_slave_agent_rsp_fifo                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:key_s1_agent_rdata_fifo|                                                                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rdata_fifo                                                                                                                                                                                                                              ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:led_ctrl_avalon_slave_0_agent_rdata_fifo|                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_ctrl_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                             ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:led_ctrl_avalon_slave_0_agent_rsp_fifo|                                                                 ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_ctrl_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_buffer_flag_s1_agent_rdata_fifo|                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_buffer_flag_s1_agent_rdata_fifo                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_buffer_flag_s1_agent_rsp_fifo|                                                                     ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_buffer_flag_s1_agent_rsp_fifo                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_ctrl_avalon_slave_0_agent_rsp_fifo|                                                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_ctrl_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                              ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rdata_fifo|                                                           ; 100 (100)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (25)           ; 74 (74)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rdata_fifo                                                                                                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rsp_fifo|                                                             ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rsp_fifo                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_lcd_rstn_s1_agent_rsp_fifo|                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_lcd_rstn_s1_agent_rsp_fifo                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_touch_busy_s1_agent_rsp_fifo|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_touch_busy_s1_agent_rsp_fifo                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_touch_penirq_n_s1_agent_rsp_fifo|                                                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_touch_penirq_n_s1_agent_rsp_fifo                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:lt24_touch_spi_spi_control_port_agent_rsp_fifo|                                                         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_touch_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:pic_mem_s1_agent_rdata_fifo|                                                                            ; 37 (37)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pic_mem_s1_agent_rdata_fifo                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:pic_mem_s1_agent_rsp_fifo|                                                                              ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 15 (15)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pic_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|                                                                    ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 80 (80)           ; 91 (91)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo                                                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|                                                                      ; 76 (76)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 7 (7)             ; 57 (57)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:snake_mem_s1_agent_rdata_fifo|                                                                          ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:snake_mem_s1_agent_rdata_fifo                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:snake_mem_s1_agent_rsp_fifo|                                                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 13 (13)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:snake_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rdata_fifo|                                                                      ; 54 (54)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 34 (34)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rdata_fifo                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rdata_fifo|                                                                              ; 52 (52)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 36 (36)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rdata_fifo                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                              ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:timer_timestamp_s1_agent_rdata_fifo|                                                                    ; 58 (58)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (21)           ; 36 (36)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_timestamp_s1_agent_rdata_fifo                                                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;          |altera_avalon_sc_fifo:timer_timestamp_s1_agent_rsp_fifo|                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_timestamp_s1_agent_rsp_fifo                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 48 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 38 (0)            ; 9 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 48 (44)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (37)           ; 9 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 88 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 57 (0)            ; 30 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 88 (84)     ; 86 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 57 (54)           ; 30 (29)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 16 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 8 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 16 (12)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (5)             ; 8 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                         ; 25 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 16 (0)            ; 6 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 25 (21)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 16 (13)           ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                         ; 20 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 10 (0)            ; 8 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 20 (16)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (8)            ; 8 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                         ; 54 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 41 (0)            ; 11 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 54 (50)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 41 (39)           ; 11 (9)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                         ; 108 (0)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 78 (0)            ; 28 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 108 (104)   ; 106 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (75)           ; 28 (27)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                                         ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 12 (0)            ; 8 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 23 (19)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (10)           ; 8 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                                         ; 118 (0)     ; 116 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 92 (0)            ; 24 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 118 (114)   ; 116 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 92 (90)           ; 24 (24)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                                         ; 20 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 11 (0)            ; 7 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 20 (16)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (9)            ; 7 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                                         ; 55 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 47 (0)            ; 5 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 55 (51)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 47 (45)           ; 5 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                                         ; 56 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 42 (0)            ; 11 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 56 (52)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 42 (40)           ; 11 (9)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                                         ; 112 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 91 (0)            ; 17 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 112 (108)   ; 108 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 91 (90)           ; 17 (14)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_014|                                                                         ; 40 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 30 (0)            ; 8 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 40 (36)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (27)           ; 8 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_015|                                                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 3 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 8 (4)       ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (1)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_016|                                                                         ; 26 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 15 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 26 (22)     ; 24 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (9)            ; 15 (13)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_017|                                                                         ; 75 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 24 (0)            ; 49 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 75 (71)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (20)           ; 49 (49)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_018|                                                                         ; 75 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 47 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 75 (71)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (25)           ; 47 (46)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_019|                                                                         ; 15 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 6 (0)             ; 8 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 15 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (2)             ; 8 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_020|                                                                         ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 2 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 13 (9)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (4)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_021|                                                                         ; 43 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 26 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 43 (39)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (14)           ; 26 (24)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_022|                                                                         ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 49 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_022                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 74 (70)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (21)           ; 49 (49)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_023|                                                                         ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 7 (0)             ; 3 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_023                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 12 (8)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (3)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_024|                                                                         ; 72 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 51 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_024                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 72 (69)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (20)           ; 51 (49)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_025|                                                                         ; 14 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 7 (0)             ; 4 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_025                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14 (10)     ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (4)             ; 4 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_026|                                                                         ; 42 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 22 (0)            ; 18 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_026                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 42 (38)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (19)           ; 18 (18)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_027|                                                                         ; 44 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 17 (0)            ; 25 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_027                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 44 (40)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (14)           ; 25 (24)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_028|                                                                         ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 50 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_028                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 74 (70)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (23)           ; 50 (48)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_029|                                                                         ; 27 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 12 (0)            ; 12 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_029                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 27 (23)     ; 24 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (10)           ; 12 (10)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 16 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 7 (0)             ; 7 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 16 (12)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (6)             ; 7 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                             ; DE0_LT24_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                             ; DE0_LT24_SOPC ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:alt_pll_pll_slave_agent|                                                                            ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:alt_pll_pll_slave_agent                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:alt_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:background_mem_s1_agent|                                                                            ; 15 (6)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 7 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:background_mem_s1_agent                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:background_mem_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:counter_0_avs_s0_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_0_avs_s0_agent                                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_agent                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:cyclonespi_avs_s0_agent|                                                                            ; 5 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cyclonespi_avs_s0_agent                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cyclonespi_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:gsensor_int_s1_agent|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:gsensor_int_s1_agent                                                                                                                                                                                                                             ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:gsensor_spi_slave_agent|                                                                            ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:gsensor_spi_slave_agent                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:gsensor_spi_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:led_ctrl_avalon_slave_0_agent|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_ctrl_avalon_slave_0_agent                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:lt24_buffer_flag_s1_agent|                                                                          ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lt24_buffer_flag_s1_agent                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lt24_buffer_flag_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                          ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:lt24_interface_irq_0_avs_s0_agent|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lt24_interface_irq_0_avs_s0_agent                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:pic_mem_s1_agent|                                                                                   ; 15 (6)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pic_mem_s1_agent                                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pic_mem_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:sdram_controler_s1_agent|                                                                           ; 22 (14)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (14)      ; 0 (0)             ; 3 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controler_s1_agent                                                                                                                                                                                                                         ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controler_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:snake_mem_s1_agent|                                                                                 ; 17 (7)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 0 (0)             ; 7 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:snake_mem_s1_agent                                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:snake_mem_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:sys_clk_timer_s1_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_clk_timer_s1_agent                                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_agent:timer_timestamp_s1_agent|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_timestamp_s1_agent                                                                                                                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:alt_pll_pll_slave_translator|                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:alt_pll_pll_slave_translator                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:background_mem_s1_translator|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:background_mem_s1_translator                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:counter_0_avs_s0_translator|                                                                   ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_0_avs_s0_translator                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 27 (27)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:cyclonespi_avs_s0_translator|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cyclonespi_avs_s0_translator                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:gsensor_int_s1_translator|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:gsensor_int_s1_translator                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:gsensor_spi_slave_translator|                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:gsensor_spi_slave_translator                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:led_ctrl_avalon_slave_0_translator|                                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_ctrl_avalon_slave_0_translator                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_buffer_flag_s1_translator|                                                                ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_buffer_flag_s1_translator                                                                                                                                                                                                              ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_ctrl_avalon_slave_0_translator|                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_avalon_slave_0_translator                                                                                                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_interface_irq_0_avs_s0_translator|                                                        ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_interface_irq_0_avs_s0_translator                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_lcd_rstn_s1_translator|                                                                   ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_lcd_rstn_s1_translator                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_touch_busy_s1_translator|                                                                 ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_touch_busy_s1_translator                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_touch_penirq_n_s1_translator|                                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_touch_penirq_n_s1_translator                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:lt24_touch_spi_spi_control_port_translator|                                                    ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 20 (20)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_touch_spi_spi_control_port_translator                                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:pic_mem_s1_translator|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pic_mem_s1_translator                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:snake_mem_s1_translator|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:snake_mem_s1_translator                                                                                                                                                                                                                     ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                                   ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 7 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                         ; DE0_LT24_SOPC ;
;          |altera_merlin_slave_translator:timer_timestamp_s1_translator|                                                                 ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 13 (13)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_timestamp_s1_translator                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;          |altera_merlin_traffic_limiter:cpu_data_master_limiter|                                                                        ; 45 (45)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 32 (32)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                 ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                               ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:background_mem_s1_cmd_width_adapter|                                                              ; 54 (54)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 51 (51)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:background_mem_s1_cmd_width_adapter                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:background_mem_s1_rsp_width_adapter|                                                              ; 68 (68)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 64 (64)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:background_mem_s1_rsp_width_adapter                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:pic_mem_s1_cmd_width_adapter|                                                                     ; 49 (49)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 46 (46)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pic_mem_s1_cmd_width_adapter                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:pic_mem_s1_rsp_width_adapter|                                                                     ; 68 (68)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 64 (64)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pic_mem_s1_rsp_width_adapter                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:sdram_controler_s1_cmd_width_adapter|                                                             ; 87 (87)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 85 (85)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controler_s1_cmd_width_adapter                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:sdram_controler_s1_rsp_width_adapter|                                                             ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controler_s1_rsp_width_adapter                                                                                                                                                                                                           ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:snake_mem_s1_cmd_width_adapter|                                                                   ; 55 (55)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (50)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:snake_mem_s1_cmd_width_adapter                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;          |altera_merlin_width_adapter:snake_mem_s1_rsp_width_adapter|                                                                   ; 63 (63)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 57 (57)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:snake_mem_s1_rsp_width_adapter                                                                                                                                                                                                                 ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_pic_mem:pic_mem|                                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem                                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                      ; work          ;
;             |altsyncram_qd12:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|altsyncram:the_altsyncram|altsyncram_qd12:auto_generated                                                                                                                                                                                                                                       ; work          ;
;       |DE0_LT24_SOPC_snake_mem:snake_mem|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 6080        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem                                                                                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6080        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; work          ;
;             |altsyncram_5r12:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6080        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem|altsyncram:the_altsyncram|altsyncram_5r12:auto_generated                                                                                                                                                                                                                                   ; work          ;
;       |DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|                                                                                       ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 18 (18)           ; 105 (105)        ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;       |DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|                                                                                     ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 18 (18)           ; 106 (106)        ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp                                                                                                                                                                                                                                                                                  ; DE0_LT24_SOPC ;
;       |LT24_interface_irq:lt24_interface_irq_0|                                                                                         ; 275 (275)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (215)    ; 0 (0)             ; 60 (60)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0                                                                                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;       |MyCycloneSPI:cyclonespi|                                                                                                         ; 184 (86)    ; 101 (42)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (41)      ; 15 (1)            ; 89 (47)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi                                                                                                                                                                                                                                                                                                      ; DE0_LT24_SOPC ;
;          |MySPI:SPI_inst|                                                                                                               ; 107 (107)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 14 (14)           ; 54 (54)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst                                                                                                                                                                                                                                                                                       ; work          ;
;       |TERASIC_SPI_3WIRE:gsensor_spi|                                                                                                   ; 650 (64)    ; 511 (30)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (31)     ; 234 (18)          ; 280 (49)         ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi                                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |SPI_3WIRE:SPI_3WIRE_inst|                                                                                                     ; 586 (96)    ; 481 (61)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (35)     ; 216 (11)          ; 265 (55)         ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst                                                                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;             |gsensor_fifo:gsensor_fifo_rx|                                                                                              ; 232 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 102 (0)           ; 108 (0)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx                                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;                |dcfifo:dcfifo_component|                                                                                                ; 232 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 102 (0)           ; 108 (0)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component                                                                                                                                                                                                                  ; work          ;
;                   |dcfifo_v2j1:auto_generated|                                                                                          ; 232 (7)     ; 210 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (1)       ; 102 (5)           ; 108 (1)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated                                                                                                                                                                                       ; work          ;
;                      |a_fefifo_3dc:read_state|                                                                                          ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_3dc:read_state                                                                                                                                                               ; work          ;
;                      |a_fefifo_c9c:write_state|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_c9c:write_state                                                                                                                                                              ; work          ;
;                      |a_gray2bin_pgb:gray2bin_rs_nbwp|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_rs_nbwp                                                                                                                                                       ; work          ;
;                      |a_gray2bin_pgb:gray2bin_ws_nbrp|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_ws_nbrp                                                                                                                                                       ; work          ;
;                      |a_graycounter_o57:rdptr_g|                                                                                        ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g                                                                                                                                                             ; work          ;
;                      |a_graycounter_tc6:wrptr_g|                                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g                                                                                                                                                             ; work          ;
;                      |alt_synch_pipe_kc8:dffpipe_rs_dgwp|                                                                               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 2 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp                                                                                                                                                    ; work          ;
;                         |dffpipe_ed9:dffpipe8|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8                                                                                                                               ; work          ;
;                      |alt_synch_pipe_kc8:dffpipe_ws_dgrp|                                                                               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp                                                                                                                                                    ; work          ;
;                         |dffpipe_ed9:dffpipe8|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp|dffpipe_ed9:dffpipe8                                                                                                                               ; work          ;
;                      |altdpram:fiforam|                                                                                                 ; 153 (132)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 66 (66)           ; 67 (35)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam                                                                                                                                                                      ; work          ;
;                         |lpm_decode:wdecoder|                                                                                           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder                                                                                                                                                  ; work          ;
;                            |decode_51g:auto_generated|                                                                                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated                                                                                                                        ; work          ;
;                         |lpm_mux:mux|                                                                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 31 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux                                                                                                                                                          ; work          ;
;                            |mux_6tc:auto_generated|                                                                                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux|mux_6tc:auto_generated                                                                                                                                   ; work          ;
;                      |cntr_b9b:rdptr_b|                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:rdptr_b                                                                                                                                                                      ; work          ;
;                      |cntr_b9b:wrptr_b|                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:wrptr_b                                                                                                                                                                      ; work          ;
;                      |dffpipe_bd9:dffpipe_rdbuw|                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rdbuw                                                                                                                                                             ; work          ;
;                      |dffpipe_bd9:dffpipe_rs_dbwp|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rs_dbwp                                                                                                                                                           ; work          ;
;                      |dffpipe_bd9:dffpipe_wr_dbuw|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_wr_dbuw                                                                                                                                                           ; work          ;
;                      |dffpipe_bd9:dffpipe_ws_nbrp|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_ws_nbrp                                                                                                                                                           ; work          ;
;             |gsensor_fifo:gsensor_fifo_tx|                                                                                              ; 258 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 103 (0)           ; 107 (0)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx                                                                                                                                                                                                                                          ; DE0_LT24_SOPC ;
;                |dcfifo:dcfifo_component|                                                                                                ; 258 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 103 (0)           ; 107 (0)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component                                                                                                                                                                                                                  ; work          ;
;                   |dcfifo_v2j1:auto_generated|                                                                                          ; 258 (9)     ; 210 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (1)       ; 103 (7)           ; 107 (2)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated                                                                                                                                                                                       ; work          ;
;                      |a_fefifo_3dc:read_state|                                                                                          ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_3dc:read_state                                                                                                                                                               ; work          ;
;                      |a_fefifo_c9c:write_state|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_c9c:write_state                                                                                                                                                              ; work          ;
;                      |a_gray2bin_pgb:gray2bin_rs_nbwp|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_rs_nbwp                                                                                                                                                       ; work          ;
;                      |a_gray2bin_pgb:gray2bin_ws_nbrp|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_ws_nbrp                                                                                                                                                       ; work          ;
;                      |a_graycounter_o57:rdptr_g|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g                                                                                                                                                             ; work          ;
;                      |a_graycounter_tc6:wrptr_g|                                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g                                                                                                                                                             ; work          ;
;                      |alt_synch_pipe_kc8:dffpipe_rs_dgwp|                                                                               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp                                                                                                                                                    ; work          ;
;                         |dffpipe_ed9:dffpipe8|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8                                                                                                                               ; work          ;
;                      |alt_synch_pipe_kc8:dffpipe_ws_dgrp|                                                                               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp                                                                                                                                                    ; work          ;
;                         |dffpipe_ed9:dffpipe8|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp|dffpipe_ed9:dffpipe8                                                                                                                               ; work          ;
;                      |altdpram:fiforam|                                                                                                 ; 177 (132)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 63 (63)           ; 70 (8)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam                                                                                                                                                                      ; work          ;
;                         |lpm_decode:wdecoder|                                                                                           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder                                                                                                                                                  ; work          ;
;                            |decode_51g:auto_generated|                                                                                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated                                                                                                                        ; work          ;
;                         |lpm_mux:mux|                                                                                                   ; 86 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 61 (0)           ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux                                                                                                                                                          ; work          ;
;                            |mux_6tc:auto_generated|                                                                                     ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 61 (61)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux|mux_6tc:auto_generated                                                                                                                                   ; work          ;
;                      |cntr_b9b:rdptr_b|                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:rdptr_b                                                                                                                                                                      ; work          ;
;                      |cntr_b9b:wrptr_b|                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:wrptr_b                                                                                                                                                                      ; work          ;
;                      |dffpipe_bd9:dffpipe_rdbuw|                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rdbuw                                                                                                                                                             ; work          ;
;                      |dffpipe_bd9:dffpipe_rs_dbwp|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rs_dbwp                                                                                                                                                           ; work          ;
;                      |dffpipe_bd9:dffpipe_wrusedw|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_wrusedw                                                                                                                                                           ; work          ;
;                      |dffpipe_bd9:dffpipe_ws_nbrp|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_ws_nbrp                                                                                                                                                           ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_004|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004                                                                                                                                                                                                                                                                                ; DE0_LT24_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                              ; work          ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;       |altera_reset_controller:rst_controller_003|                                                                                      ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (5)             ; 7 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                   ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                    ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (5)            ; 6 (5)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                       ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                        ; DE0_LT24_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                            ; DE0_LT24_SOPC ;
;       |counter:counter_0|                                                                                                               ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|counter:counter_0                                                                                                                                                                                                                                                                                                            ; work          ;
;    |LT24_buffer:lt24_buf|                                                                                                               ; 1278 (888)  ; 186 (186)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1081 (691)   ; 13 (13)           ; 184 (178)        ; |DE0_Nano|LT24_buffer:lt24_buf                                                                                                                                                                                                                                                                                                                                          ; work          ;
;       |lpm_divide:Div0|                                                                                                                 ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 3 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                          ; work          ;
;          |lpm_divide_tim:auto_generated|                                                                                                ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 3 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div0|lpm_divide_tim:auto_generated                                                                                                                                                                                                                                                                                            ; work          ;
;             |sign_div_unsign_llh:divider|                                                                                               ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 3 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                ; work          ;
;                |alt_u_div_u6f:divider|                                                                                                  ; 98 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 0 (0)             ; 3 (3)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                                                                                                                                                                                                                                          ; work          ;
;       |lpm_divide:Div1|                                                                                                                 ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 3 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                          ; work          ;
;          |lpm_divide_tim:auto_generated|                                                                                                ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 3 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div1|lpm_divide_tim:auto_generated                                                                                                                                                                                                                                                                                            ; work          ;
;             |sign_div_unsign_llh:divider|                                                                                               ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 3 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div1|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                                                ; work          ;
;                |alt_u_div_u6f:divider|                                                                                                  ; 95 (95)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 3 (3)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Div1|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                                                                                                                                                                                                                                          ; work          ;
;       |lpm_divide:Mod0|                                                                                                                 ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                          ; work          ;
;          |lpm_divide_2bm:auto_generated|                                                                                                ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod0|lpm_divide_2bm:auto_generated                                                                                                                                                                                                                                                                                            ; work          ;
;             |sign_div_unsign_nlh:divider|                                                                                               ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                                                                ; work          ;
;                |alt_u_div_27f:divider|                                                                                                  ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider                                                                                                                                                                                                                                          ; work          ;
;       |lpm_divide:Mod1|                                                                                                                 ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                          ; work          ;
;          |lpm_divide_3bm:auto_generated|                                                                                                ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod1|lpm_divide_3bm:auto_generated                                                                                                                                                                                                                                                                                            ; work          ;
;             |sign_div_unsign_olh:divider|                                                                                               ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod1|lpm_divide_3bm:auto_generated|sign_div_unsign_olh:divider                                                                                                                                                                                                                                                                ; work          ;
;                |alt_u_div_47f:divider|                                                                                                  ; 98 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano|LT24_buffer:lt24_buf|lpm_divide:Mod1|lpm_divide_3bm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider                                                                                                                                                                                                                                          ; work          ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |DE0_Nano|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                 ; work          ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |DE0_Nano|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                    ; work          ;
;          |GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |DE0_Nano|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1                                                                                                                                                                                                                                                      ; work          ;
;             |JEQQ5299:YEAJ1936|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |DE0_Nano|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                                                    ; work          ;
;          |JEQQ5299:ESUL0435|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                                                  ; work          ;
;          |JKWY9152:RUWH6717|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                                                  ; work          ;
;          |PUDL0439:VWQM3427|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |DE0_Nano|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                                                  ; work          ;
;    |sdram_pll:lol|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|sdram_pll:lol                                                                                                                                                                                                                                                                                                                                                 ; work          ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|sdram_pll:lol|altpll:altpll_component                                                                                                                                                                                                                                                                                                                         ; work          ;
;          |sdram_pll_altpll:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                         ; work          ;
;    |sld_hub:auto_hub|                                                                                                                   ; 221 (1)     ; 116 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (1)      ; 20 (0)            ; 96 (0)           ; |DE0_Nano|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                              ; altera_sld    ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 220 (0)     ; 116 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 20 (0)            ; 96 (0)           ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                              ; altera_sld    ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 220 (0)     ; 116 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 20 (0)            ; 96 (0)           ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                           ; alt_sld_fab   ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 220 (10)    ; 116 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (2)      ; 20 (4)            ; 96 (0)           ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                       ; alt_sld_fab   ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 214 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 16 (0)            ; 96 (0)           ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                           ; alt_sld_fab   ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 214 (163)   ; 108 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (80)     ; 16 (14)           ; 96 (70)          ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                              ; work          ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 29 (29)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 10 (10)          ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                      ; work          ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                    ; altera_sld    ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 383 (6)     ; 293 (4)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (2)       ; 91 (4)            ; 202 (0)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                ; work          ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 377 (0)     ; 289 (0)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 87 (0)            ; 202 (0)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                          ; work          ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 377 (114)   ; 289 (82)                  ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (32)      ; 87 (22)           ; 202 (57)         ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                   ; work          ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 17 (0)           ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                    ; work          ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                ; work          ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                      ; work          ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                        ; work          ;
;                   |mux_ssc:auto_generated|                                                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_ssc:auto_generated                                                                                                                                                 ; work          ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                   ; work          ;
;                |altsyncram_4r14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated                                                                                                                                                                    ; work          ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                    ; work          ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                      ; work          ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                           ; work          ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 68 (68)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 7 (7)             ; 39 (39)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                        ; work          ;
;             |sld_ela_control:ela_control|                                                                                               ; 26 (1)      ; 26 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 6 (1)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                       ; work          ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                               ; work          ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                ; work          ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                     ; work          ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                 ; work          ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                           ; work          ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                           ; work          ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                         ; work          ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                 ; work          ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 57 (7)      ; 46 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 46 (2)           ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                  ; work          ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                 ; work          ;
;                   |cntr_i6j:auto_generated|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                                         ; work          ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                       ; work          ;
;                   |cntr_egi:auto_generated|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                                               ; work          ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 4 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                          ; work          ;
;                   |cntr_23j:auto_generated|                                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                  ; work          ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                 ; work          ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                  ; work          ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                               ; work          ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |DE0_Nano|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                             ; work          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; LED[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SW[0]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; EPCS_ASDO         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DATA0        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DCLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_NCSO         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_CS_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_CS_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SADDR         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SCLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SDAT          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[0]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[1]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[2]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[10]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[11]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[12]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[13]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[14]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[15]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[16]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[17]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[18]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[19]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[20]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[21]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[22]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[23]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[24]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[25]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[26]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[27]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[28]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[29]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[30]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[31]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[32]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[33]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[0]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[1]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LT24_ADC_CS_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_ADC_DCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_ADC_DIN      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[10]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[11]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[12]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[13]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[14]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[15]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_WR_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_RD_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_CS_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_RESET_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_RS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_LCD_ON       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[6]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[8]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[9]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[10]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[11]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[12]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; I2C_SDAT          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_2[0]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_2[1]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[2]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_2[3]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_2[4]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[5]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[7]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[1]            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LT24_ADC_PENIRQ_N ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LT24_ADC_BUSY     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LT24_ADC_DOUT     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[0]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; G_SENSOR_INT      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                                                          ;                   ;         ;
; SW[1]                                                                                                          ;                   ;         ;
; SW[2]                                                                                                          ;                   ;         ;
; SW[3]                                                                                                          ;                   ;         ;
; EPCS_DATA0                                                                                                     ;                   ;         ;
; ADC_SDAT                                                                                                       ;                   ;         ;
; GPIO_2_IN[0]                                                                                                   ;                   ;         ;
; GPIO_2_IN[1]                                                                                                   ;                   ;         ;
; GPIO_2_IN[2]                                                                                                   ;                   ;         ;
; GPIO_0_IN[0]                                                                                                   ;                   ;         ;
; GPIO_0_IN[1]                                                                                                   ;                   ;         ;
; GPIO_2[6]                                                                                                      ;                   ;         ;
; GPIO_2[8]                                                                                                      ;                   ;         ;
; GPIO_2[9]                                                                                                      ;                   ;         ;
; GPIO_2[10]                                                                                                     ;                   ;         ;
; GPIO_2[11]                                                                                                     ;                   ;         ;
; GPIO_2[12]                                                                                                     ;                   ;         ;
; DRAM_DQ[0]                                                                                                     ;                   ;         ;
; DRAM_DQ[1]                                                                                                     ;                   ;         ;
; DRAM_DQ[2]                                                                                                     ;                   ;         ;
; DRAM_DQ[3]                                                                                                     ;                   ;         ;
; DRAM_DQ[4]                                                                                                     ;                   ;         ;
; DRAM_DQ[5]                                                                                                     ;                   ;         ;
; DRAM_DQ[6]                                                                                                     ;                   ;         ;
; DRAM_DQ[7]                                                                                                     ;                   ;         ;
; DRAM_DQ[8]                                                                                                     ;                   ;         ;
; DRAM_DQ[9]                                                                                                     ;                   ;         ;
; DRAM_DQ[10]                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                    ;                   ;         ;
; I2C_SDAT                                                                                                       ;                   ;         ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[0] ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~2       ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~3       ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~6       ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~7       ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~8       ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~13      ; 0                 ; 6       ;
; GPIO_2[0]                                                                                                      ;                   ;         ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_data~26                     ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_address[0]~feeder           ; 0                 ; 6       ;
; GPIO_2[1]                                                                                                      ;                   ;         ;
; GPIO_2[2]                                                                                                      ;                   ;         ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_CLK0                        ; 1                 ; 6       ;
; GPIO_2[3]                                                                                                      ;                   ;         ;
;      - GPIO_2[1]~output                                                                                        ; 0                 ; 6       ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_CS0~feeder                  ; 0                 ; 6       ;
; GPIO_2[4]                                                                                                      ;                   ;         ;
; GPIO_2[5]                                                                                                      ;                   ;         ;
; GPIO_2[7]                                                                                                      ;                   ;         ;
; CLOCK_50                                                                                                       ;                   ;         ;
; KEY[1]                                                                                                         ;                   ;         ;
; LT24_ADC_PENIRQ_N                                                                                              ;                   ;         ;
; LT24_ADC_BUSY                                                                                                  ;                   ;         ;
; LT24_ADC_DOUT                                                                                                  ;                   ;         ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|MISO_reg~0                 ; 1                 ; 6       ;
; KEY[0]                                                                                                         ;                   ;         ;
;      - DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_KEY:key|read_mux_out~0                                   ; 1                 ; 6       ;
; G_SENSOR_INT                                                                                                   ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_R8                ; 13      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_R8                ; 2342    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                       ; PLL_4                 ; 3271    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                       ; PLL_4                 ; 280     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_locked                                                                                                                                                                                                                                       ; PLL_4                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|prev_reset                                                                                                                                                                                                                                                                                   ; FF_X17_Y10_N25        ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_rd_addr_cnt[3]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y12_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y10_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y10_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_wb_rd_en~1                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y14_N24    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y14_N2     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y14_N24    ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_wr_data_cnt[2]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y14_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                           ; FF_X35_Y9_N13         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                  ; FF_X34_Y14_N15        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y9_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                ; FF_X40_Y9_N7          ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                       ; FF_X41_Y11_N3         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                       ; FF_X39_Y3_N11         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y10_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_stall                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y8_N14     ; 749     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                  ; FF_X30_Y6_N3          ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|Add7~5                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y5_N16     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                   ; LCCOMB_X28_Y6_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|jxuir                                              ; FF_X38_Y23_N31        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|take_action_ocimem_a                               ; LCCOMB_X41_Y19_N30    ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0                             ; LCCOMB_X40_Y19_N24    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|take_action_ocimem_b                               ; LCCOMB_X40_Y19_N16    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk:the_DE0_LT24_SOPC_CPU_jtag_debug_module_sysclk|update_jdo_strobe                                  ; FF_X38_Y23_N25        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck|sr[17]~21                                                ; LCCOMB_X38_Y18_N30    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck|sr[37]~32                                                ; LCCOMB_X38_Y23_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|DE0_LT24_SOPC_CPU_jtag_debug_module_tck:the_DE0_LT24_SOPC_CPU_jtag_debug_module_tck|sr[8]~13                                                 ; LCCOMB_X38_Y23_N20    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_LT24_SOPC_CPU_jtag_debug_module_phy|virtual_state_sdr~0                                                           ; LCCOMB_X38_Y23_N22    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper:the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_LT24_SOPC_CPU_jtag_debug_module_phy|virtual_state_uir~0                                                           ; LCCOMB_X38_Y23_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_avalon_reg:the_DE0_LT24_SOPC_CPU_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                ; LCCOMB_X37_Y15_N10    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_oci_break:the_DE0_LT24_SOPC_CPU_nios2_oci_break|break_readreg[3]~1                                                                                                                                               ; LCCOMB_X40_Y19_N14    ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|MonDReg[0]~13                                                                                                                                                          ; LCCOMB_X40_Y19_N4     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|MonDReg[25]~24                                                                                                                                                         ; LCCOMB_X37_Y18_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|ociram_wr_en~1                                                                                                                                                         ; LCCOMB_X37_Y18_N12    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y8_N12     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|E_hbreak_req                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y7_N10     ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|E_iw[0]                                                                                                                                                                                                                                                                                              ; FF_X38_Y8_N31         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|E_iw[4]                                                                                                                                                                                                                                                                                              ; FF_X38_Y8_N29         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|F_stall                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y5_N8      ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y7_N4      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y7_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                    ; FF_X37_Y7_N5          ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                         ; FF_X30_Y5_N25         ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|always136~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y9_N0      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_offset_field[2]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y14_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[13]~32                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y10_N12    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y8_N8      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y17_N6     ; 1389    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                   ; FF_X25_Y12_N15        ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_ap_offset[2]~2                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y8_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y6_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y6_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y6_N8      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y10_N18    ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y6_N6      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                           ; LCCOMB_X30_Y24_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                           ; LCCOMB_X34_Y21_N8     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                      ; LCCOMB_X34_Y21_N30    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                ; LCCOMB_X36_Y25_N22    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                   ; LCCOMB_X35_Y25_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|alt_jtag_atlantic:DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                              ; LCCOMB_X36_Y25_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y24_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                  ; FF_X27_Y12_N13        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y12_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y21_N12    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                   ; FF_X28_Y15_N27        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y24_N20    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|always11~0                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y9_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|always6~0                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y9_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|control_wr_strobe                                                                                                                                                                                                                                                              ; LCCOMB_X16_Y10_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y10_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|p1_slowcount~1                                                                                                                                                                                                                                                                 ; LCCOMB_X14_Y11_N2     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|shift_reg[6]~10                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y9_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y10_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|transmitting~1                                                                                                                                                                                                                                                                 ; LCCOMB_X14_Y9_N10     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_TOUCH_SPI:lt24_touch_spi|write_tx_holding                                                                                                                                                                                                                                                               ; LCCOMB_X15_Y10_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module:the_DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module|entry_0[42]~0                                                                                                                                                          ; LCCOMB_X11_Y4_N4      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module:the_DE0_LT24_SOPC_SDRAM_Controler_input_efifo_module|entry_1[42]~0                                                                                                                                                          ; LCCOMB_X11_Y4_N2      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|Selector27~6                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y6_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|Selector34~2                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y5_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|WideOr16~0                                                                                                                                                                                                                                                                   ; LCCOMB_X11_Y4_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|active_rnw~3                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y6_N10      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_addr[0]~2                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y6_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_state.000000010                                                                                                                                                                                                                                                            ; FF_X10_Y6_N13         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_state.000010000                                                                                                                                                                                                                                                            ; FF_X11_Y4_N23         ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|m_state.001000000                                                                                                                                                                                                                                                            ; FF_X11_Y6_N21         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_1                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_10                                                                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_11                                                                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_12                                                                                                                                                                                                                                                             ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_13                                                                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_14                                                                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_15                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_2                                                                                                                                                                                                                                                              ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_3                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_4                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_5                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_6                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_7                                                                                                                                                                                                                                                              ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_8                                                                                                                                                                                                                                                              ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|oe~_Duplicate_9                                                                                                                                                                                                                                                              ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer|always0~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y7_N12     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer|always0~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y7_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer|control_wr_strobe                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y7_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y7_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y7_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_TIMER:timer|snap_strobe~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y7_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|clocken1                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y26_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                               ; LCCOMB_X30_Y11_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_006|update_grant~1                                                                                                                                                                                                   ; LCCOMB_X30_Y11_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                               ; LCCOMB_X17_Y5_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_LT24_SOPC_mm_interconnect_0_cmd_mux_006:cmd_mux_018|update_grant~0                                                                                                                                                                                                   ; LCCOMB_X19_Y5_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_pll_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X19_Y10_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_pll_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                     ; LCCOMB_X18_Y10_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:background_mem_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X25_Y19_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:background_mem_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                         ; LCCOMB_X26_Y19_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_avs_s0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X16_Y15_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_avs_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                          ; LCCOMB_X17_Y17_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                 ; LCCOMB_X25_Y12_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cyclonespi_avs_s0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X30_Y17_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cyclonespi_avs_s0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                     ; LCCOMB_X30_Y17_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_int_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; LCCOMB_X15_Y14_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_spi_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X10_Y16_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gsensor_spi_slave_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                     ; LCCOMB_X11_Y16_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                    ; LCCOMB_X24_Y7_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_ctrl_avalon_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                   ; LCCOMB_X24_Y11_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_buffer_flag_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                   ; LCCOMB_X26_Y13_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rdata_fifo|always0~0                                                                                                                                                                                             ; LCCOMB_X18_Y19_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                           ; LCCOMB_X17_Y19_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pic_mem_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                              ; LCCOMB_X20_Y18_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pic_mem_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                ; LCCOMB_X21_Y19_N4     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                           ; LCCOMB_X17_Y9_N26     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N22      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N24      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N12      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                        ; LCCOMB_X7_Y6_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rdata_fifo|write                                                                                                                                                                                                          ; LCCOMB_X8_Y6_N6       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X17_Y9_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                        ; LCCOMB_X17_Y9_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                        ; LCCOMB_X17_Y6_N0      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                        ; LCCOMB_X17_Y6_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                        ; LCCOMB_X17_Y6_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                        ; LCCOMB_X17_Y6_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                        ; LCCOMB_X17_Y6_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controler_s1_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                   ; LCCOMB_X17_Y6_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:snake_mem_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; LCCOMB_X25_Y17_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:snake_mem_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                              ; LCCOMB_X26_Y17_N10    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X39_Y15_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                          ; LCCOMB_X40_Y14_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                ; LCCOMB_X20_Y9_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                  ; LCCOMB_X24_Y9_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_timestamp_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                      ; LCCOMB_X28_Y20_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_timestamp_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X28_Y20_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X28_Y14_N2     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X26_Y14_N2     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X26_Y14_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                             ; LCCOMB_X17_Y12_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X28_Y14_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X28_Y13_N26    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X20_Y22_N20    ; 51      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                             ; LCCOMB_X29_Y13_N2     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X29_Y18_N12    ; 56      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X18_Y14_N4     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X37_Y13_N24    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                             ; LCCOMB_X31_Y16_N2     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X26_Y14_N20    ; 52      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                             ; LCCOMB_X28_Y14_N26    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X29_Y15_N26    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X18_Y19_N30    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X16_Y15_N30    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X20_Y10_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X25_Y7_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X20_Y9_N28     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X20_Y18_N28    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X26_Y13_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X25_Y19_N14    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X15_Y14_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X39_Y15_N22    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X28_Y20_N16    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X26_Y17_N28    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                               ; LCCOMB_X12_Y16_N26    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                 ; LCCOMB_X28_Y14_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:background_mem_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                             ; LCCOMB_X25_Y19_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:background_mem_s1_agent|m0_write~1                                                                                                                                                                                                             ; LCCOMB_X29_Y23_N16    ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pic_mem_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                    ; LCCOMB_X21_Y19_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pic_mem_s1_agent|m0_write~1                                                                                                                                                                                                                    ; LCCOMB_X21_Y21_N18    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controler_s1_agent|comb~0                                                                                                                                                                                                                ; LCCOMB_X17_Y9_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controler_s1_agent|rp_valid                                                                                                                                                                                                              ; LCCOMB_X17_Y6_N10     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:snake_mem_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                  ; LCCOMB_X26_Y17_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:snake_mem_s1_agent|m0_write~3                                                                                                                                                                                                                  ; LCCOMB_X26_Y23_N10    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|pending_response_count[3]~10                                                                                                                                                                                       ; LCCOMB_X20_Y14_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|save_dest_id~2                                                                                                                                                                                                     ; LCCOMB_X25_Y14_N24    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[3]~14                                                                                                                                                                                ; LCCOMB_X19_Y5_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                              ; LCCOMB_X19_Y4_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:background_mem_s1_cmd_width_adapter|data_reg[8]~0                                                                                                                                                                                            ; LCCOMB_X29_Y22_N14    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:background_mem_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                  ; FF_X29_Y23_N5         ; 56      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:background_mem_s1_rsp_width_adapter|always9~2                                                                                                                                                                                                ; LCCOMB_X25_Y19_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pic_mem_s1_cmd_width_adapter|data_reg[5]~0                                                                                                                                                                                                   ; LCCOMB_X17_Y21_N24    ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pic_mem_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                         ; FF_X21_Y21_N11        ; 51      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pic_mem_s1_rsp_width_adapter|always9~2                                                                                                                                                                                                       ; LCCOMB_X20_Y18_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controler_s1_cmd_width_adapter|data_reg[1]~0                                                                                                                                                                                           ; LCCOMB_X19_Y6_N8      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controler_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                 ; FF_X19_Y6_N23         ; 80      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:snake_mem_s1_cmd_width_adapter|count~3                                                                                                                                                                                                       ; LCCOMB_X26_Y23_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:snake_mem_s1_cmd_width_adapter|data_reg[0]~0                                                                                                                                                                                                 ; LCCOMB_X25_Y23_N8     ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:snake_mem_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                       ; FF_X26_Y23_N27        ; 57      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:snake_mem_s1_rsp_width_adapter|always9~2                                                                                                                                                                                                     ; LCCOMB_X26_Y17_N18    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|clocken1~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y26_N4     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem|clocken1                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y26_N0     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y17_N30    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y17_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y16_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y16_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y16_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y16_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|always0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y20_N18    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|always0~1                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y20_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|control_wr_strobe                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y21_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|period_h_wr_strobe                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y21_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|period_l_wr_strobe                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y21_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_sys_clk_timer:timer_timestamp|snap_strobe~0                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y21_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~10                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y20_N8     ; 32      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~2                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N14    ; 2       ; Latch enable                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~4                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N26    ; 32      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~6                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N2     ; 11      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~7                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N30    ; 11      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~8                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N12    ; 32      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~9                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N6     ; 32      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|avs_s0_readdata_reg[31]~0                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y20_N22    ; 32      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|my_counter[4]~34                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y19_N14    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|IO_Counter_reg[1]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y21_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|IO_PosX_reg[7]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y21_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|IO_PosY_reg[4]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y21_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|Config~1                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y22_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|IO_ImagePixel_B_Out[3]~0                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y22_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|IO_ImagePixel_G_Out[3]~0                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y22_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|IO_ImagePixel_R_Out[1]~1                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y22_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_counter[2]~1                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y26_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_data[0]~11                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y22_N12    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_state.S_Addr_01                                                                                                                                                                                                                                                                 ; FF_X45_Y26_N31        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|MySPI:SPI_inst|SPI_state.S_Data_01                                                                                                                                                                                                                                                                 ; FF_X38_Y22_N25        ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|ReadAddr_reg[1]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y21_N8     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|MyCycloneSPI:cyclonespi|avs_s0_readdata_reg[3]~7                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y20_N0     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|CMD_START~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y17_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_CLEAR                                                                                                                                                                                                                                                                                   ; FF_X10_Y17_N21        ; 168     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[7]~1                                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y17_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|REG_ADDR[5]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y17_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|REG_RX_NUM[3]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y17_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|LessThan0~2                                                                                                                                                                                                                                                         ; LCCOMB_X1_Y16_N22     ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|SPI_SDIO~1                                                                                                                                                                                                                                                          ; LCCOMB_X5_Y23_N0      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|bit_index[0]~1                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y23_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|byte_cnt[5]~9                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y23_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[0]~2                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y25_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|cntr_cout[0]~0                                                                                                                                            ; LCCOMB_X11_Y18_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode108w[3]                                                                                                       ; LCCOMB_X5_Y24_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode119w[3]                                                                                                       ; LCCOMB_X5_Y24_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode129w[3]                                                                                                       ; LCCOMB_X5_Y24_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode12w[3]                                                                                                        ; LCCOMB_X7_Y25_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode139w[3]                                                                                                       ; LCCOMB_X6_Y24_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode149w[3]                                                                                                       ; LCCOMB_X7_Y25_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode159w[3]                                                                                                       ; LCCOMB_X5_Y24_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode169w[3]                                                                                                       ; LCCOMB_X7_Y25_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode179w[3]                                                                                                       ; LCCOMB_X7_Y25_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode29w[3]                                                                                                        ; LCCOMB_X7_Y25_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode39w[3]                                                                                                        ; LCCOMB_X7_Y25_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode49w[3]                                                                                                        ; LCCOMB_X7_Y25_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode59w[3]                                                                                                        ; LCCOMB_X7_Y25_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode69w[3]                                                                                                        ; LCCOMB_X7_Y25_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode79w[3]                                                                                                        ; LCCOMB_X7_Y25_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode89w[3]                                                                                                        ; LCCOMB_X7_Y25_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wreq~0                                                                                                                                                                        ; LCCOMB_X4_Y24_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode108w[3]                                                                                                       ; LCCOMB_X10_Y21_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode119w[3]                                                                                                       ; LCCOMB_X10_Y21_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode129w[3]                                                                                                       ; LCCOMB_X10_Y21_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode12w[3]                                                                                                        ; LCCOMB_X10_Y21_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode139w[3]                                                                                                       ; LCCOMB_X10_Y21_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode149w[3]                                                                                                       ; LCCOMB_X10_Y21_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode159w[3]                                                                                                       ; LCCOMB_X10_Y21_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode169w[3]                                                                                                       ; LCCOMB_X10_Y21_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode179w[3]                                                                                                       ; LCCOMB_X10_Y21_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode29w[3]                                                                                                        ; LCCOMB_X10_Y21_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode39w[3]                                                                                                        ; LCCOMB_X10_Y21_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode49w[3]                                                                                                        ; LCCOMB_X10_Y21_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode59w[3]                                                                                                        ; LCCOMB_X10_Y21_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode69w[3]                                                                                                        ; LCCOMB_X10_Y21_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode79w[3]                                                                                                        ; LCCOMB_X10_Y21_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode89w[3]                                                                                                        ; LCCOMB_X10_Y21_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rreq~0                                                                                                                                                                        ; LCCOMB_X12_Y20_N28    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wreq~0                                                                                                                                                                        ; LCCOMB_X10_Y19_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rw_reg_byte_num[0]~1                                                                                                                                                                                                                                                ; LCCOMB_X10_Y17_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte[3]~0                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y23_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk                                                                                                                                                                                                                                                             ; FF_X1_Y16_N27         ; 262     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|state.001                                                                                                                                                                                                                                                           ; FF_X5_Y23_N3          ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|state.011                                                                                                                                                                                                                                                           ; FF_X5_Y23_N15         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|tx_byte[7]~10                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y23_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|s_readdata[0]~10                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y19_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                     ; FF_X39_Y12_N17        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                      ; FF_X39_Y12_N21        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                      ; FF_X39_Y12_N21        ; 1355    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                              ; FF_X24_Y9_N17         ; 277     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y15_N8     ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|r_early_rst                                                                                                                                                                                                                                                                     ; FF_X16_Y23_N11        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|r_sync_rst                                                                                                                                                                                                                                                                      ; FF_X16_Y23_N17        ; 1185    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                         ; FF_X27_Y26_N17        ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                          ; FF_X27_Y26_N31        ; 424     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|counter:counter_0|counter[11]~34                                                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y17_N22    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; GPIO_2[3]                                                                                                                                                                                                                                                                                                                                                   ; PIN_C16               ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                      ; PIN_E1                ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                      ; PIN_E1                ; 82      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Case_Reg[4]~24                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y24_N16    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Counter_X_Reg[0]~13                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y24_N26    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Counter_X_Reg[0]~28                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y24_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Counter_Y_Reg[4]~26                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y22_N22    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Equal19~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y24_N8     ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|X1C[10]~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N28    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Y1C[6]~5                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y29_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|Y1[0]~19                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y29_N2     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|always10~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y29_N12    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|pointerX[4]~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y24_N12    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|pointerY[6]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y24_N14    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|posX[9]~35                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y24_N4     ; 30      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|posY~14                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y26_N0     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|screenState[7]~22                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y26_N2     ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_buffer:lt24_buf|screenState[7]~23                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y26_N8     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 407     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                                                                                       ; FF_X43_Y23_N13        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                                                                                      ; FF_X43_Y25_N13        ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X26_Y33_N15        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                                                                                         ; FF_X47_Y20_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                                                                                         ; FF_X47_Y20_N5         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                                                                                         ; FF_X48_Y20_N13        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                                                                                         ; FF_X47_Y22_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                                                                                         ; FF_X47_Y22_N17        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                                                                                         ; FF_X48_Y22_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                                                                                         ; FF_X48_Y22_N13        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                                                                                         ; FF_X52_Y17_N17        ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                                                                                         ; LCCOMB_X26_Y33_N0     ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|\SQHZ7915:13:AMGP4450_1                                                                                                                                                                                                                            ; LCCOMB_X46_Y20_N16    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y25_N26    ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y25_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y25_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y25_N10    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y23_N12    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y25_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X40_Y25_N15        ; 90      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X43_Y24_N26    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X43_Y24_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X43_Y24_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X44_Y28_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~12                           ; LCCOMB_X44_Y28_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~15                           ; LCCOMB_X43_Y28_N16    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                              ; FF_X39_Y28_N5         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][7]                              ; FF_X39_Y28_N23        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~10                             ; LCCOMB_X43_Y28_N20    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~6                              ; LCCOMB_X43_Y28_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~12              ; LCCOMB_X43_Y24_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~19              ; LCCOMB_X41_Y24_N4     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                 ; LCCOMB_X39_Y25_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~25                    ; LCCOMB_X44_Y28_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~12                    ; LCCOMB_X44_Y28_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~15                    ; LCCOMB_X43_Y28_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~22      ; LCCOMB_X46_Y23_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~13 ; LCCOMB_X46_Y23_N16    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~24 ; LCCOMB_X46_Y23_N4     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X39_Y24_N25        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X40_Y25_N3         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X40_Y25_N19        ; 58      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X40_Y25_N27        ; 77      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; FF_X40_Y25_N7         ; 20      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X44_Y24_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X40_Y25_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X39_Y25_N21        ; 50      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~1                                                                                                      ; LCCOMB_X43_Y24_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X38_Y27_N12    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X38_Y27_N30    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X38_Y27_N3         ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X38_Y27_N24    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X37_Y29_N18    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X37_Y29_N12    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X36_Y28_N1         ; 109     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                               ; LCCOMB_X37_Y29_N8     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X38_Y27_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X38_Y27_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                                                                                       ; LCCOMB_X39_Y31_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X34_Y31_N26    ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0                                                                        ; LCCOMB_X39_Y31_N14    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~1                                                                           ; LCCOMB_X40_Y30_N18    ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X34_Y31_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X36_Y27_N4     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X36_Y27_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X36_Y27_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X38_Y29_N22    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~34                                                                                                                                                                                                                          ; LCCOMB_X37_Y29_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X37_Y29_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X37_Y29_N30    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                              ; PIN_R8             ; 2342    ; 181                                  ; Global Clock         ; GCLK15           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[0] ; PLL_4              ; 3271    ; 171                                  ; Global Clock         ; GCLK18           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[2] ; PLL_4              ; 280     ; 34                                   ; Global Clock         ; GCLK19           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                              ; LCCOMB_X39_Y17_N6  ; 1389    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~10                                  ; LCCOMB_X21_Y20_N8  ; 32      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~2                                   ; LCCOMB_X21_Y20_N14 ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~4                                   ; LCCOMB_X21_Y20_N26 ; 32      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~6                                   ; LCCOMB_X21_Y20_N2  ; 11      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~7                                   ; LCCOMB_X21_Y20_N30 ; 11      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~8                                   ; LCCOMB_X21_Y20_N12 ; 32      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~9                                   ; LCCOMB_X21_Y20_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|avs_s0_readdata_reg[31]~0                    ; LCCOMB_X21_Y20_N22 ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk                       ; FF_X1_Y16_N27      ; 262     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                ; FF_X39_Y12_N21     ; 1355    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|r_sync_rst                                ; FF_X16_Y23_N17     ; 1185    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|r_sync_rst                                    ; FF_X27_Y26_N31     ; 424     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; KEY[1]                                                                                                                ; PIN_E1             ; 3       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y17_N0     ; 407     ; 6                                    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7   ; FF_X52_Y17_N17     ; 20      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0   ; LCCOMB_X26_Y33_N0  ; 17      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                          ;
+----------------------------------------------------------------+---------+
; Name                                                           ; Fan-Out ;
+----------------------------------------------------------------+---------+
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_stall ; 749     ;
+----------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                                      ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram|altsyncram_s1h1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; DE0_LT24_SOPC_CPU_bht_ram.mif                                            ; M9K_X33_Y5_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                                                     ; M9K_X33_Y11_N0, M9K_X33_Y10_N0                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_tag_module:DE0_LT24_SOPC_CPU_dc_tag|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152  ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; DE0_LT24_SOPC_CPU_dc_tag_ram.mif                                         ; M9K_X33_Y8_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_victim_module:DE0_LT24_SOPC_CPU_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                                     ; M9K_X33_Y14_N0                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                                     ; M9K_X22_Y7_N0, M9K_X22_Y8_N0, M9K_X22_Y9_N0, M9K_X22_Y6_N0                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; DE0_LT24_SOPC_CPU_ic_tag_ram.mif                                         ; M9K_X22_Y4_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|DE0_LT24_SOPC_CPU_ociram_sp_ram_module:DE0_LT24_SOPC_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_6q81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0_LT24_SOPC_CPU_ociram_default_contents.mif                            ; M9K_X33_Y16_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_a_module:DE0_LT24_SOPC_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_sfg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_LT24_SOPC_CPU_rf_ram_a.mif                                           ; M9K_X33_Y7_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_b_module:DE0_LT24_SOPC_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_tfg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_LT24_SOPC_CPU_rf_ram_b.mif                                           ; M9K_X33_Y6_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                                     ; M9K_X33_Y19_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                                     ; M9K_X33_Y20_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|altsyncram:the_altsyncram|altsyncram_ao22:auto_generated|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; True Dual Port   ; Single Clock ; 4800         ; 16           ; 4800         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 76800 ; 4800                        ; 16                          ; 4800                        ; 16                          ; 76800               ; 16   ; ./myNewBackground.hex                                                    ; M9K_X33_Y24_N0, M9K_X33_Y22_N0, M9K_X22_Y24_N0, M9K_X22_Y27_N0, M9K_X33_Y27_N0, M9K_X22_Y22_N0, M9K_X33_Y25_N0, M9K_X22_Y26_N0, M9K_X33_Y28_N0, M9K_X33_Y30_N0, M9K_X22_Y28_N0, M9K_X22_Y29_N0, M9K_X33_Y29_N0, M9K_X33_Y26_N0, M9K_X33_Y23_N0, M9K_X22_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|altsyncram:the_altsyncram|altsyncram_qd12:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 200          ; 16           ; 200          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 3200  ; 200                         ; 16                          ; 200                         ; 16                          ; 3200                ; 1    ; ./piece.hex                                                              ; M9K_X22_Y21_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem|altsyncram:the_altsyncram|altsyncram_5r12:auto_generated|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; True Dual Port   ; Single Clock ; 760          ; 8            ; 760          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6080  ; 760                         ; 8                           ; 760                         ; 8                           ; 6080                ; 1    ; /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/snake_mem.hex ; M9K_X22_Y25_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; None                                                                     ; M9K_X33_Y31_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|altsyncram:the_altsyncram|altsyncram_qd12:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;8;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;16;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;24;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1110111010110000) (167260) (61104) (EEB0)   ;(1101010110100010) (152642) (54690) (D5A2)   ;(1101010110100010) (152642) (54690) (D5A2)   ;(1101010110100010) (152642) (54690) (D5A2)   ;(1101010110100010) (152642) (54690) (D5A2)   ;
;32;(1110011001001011) (163113) (58955) (E64B)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;40;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1110011010001111) (163217) (59023) (E68F)   ;(1110011010001111) (163217) (59023) (E68F)   ;(1110011010001111) (163217) (59023) (E68F)   ;
;48;(1101010110100001) (152641) (54689) (D5A1)    ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;56;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1110011010001111) (163217) (59023) (E68F)   ;
;64;(1101010110100001) (152641) (54689) (D5A1)    ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1111011100100000) (173440) (63264) (F720)   ;(1111111101100000) (177540) (65376) (FF60)   ;(1101010111100001) (152741) (54753) (D5E1)   ;
;72;(1101010110100001) (152641) (54689) (D5A1)    ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;80;(1111111110111111) (177677) (65471) (FFBF)    ;(1111111110111111) (177677) (65471) (FFBF)   ;(1110011010001111) (163217) (59023) (E68F)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101111000100001) (157041) (56865) (DE21)   ;(1110111010100001) (167241) (61089) (EEA1)   ;(1110111010100001) (167241) (61089) (EEA1)   ;
;88;(1111011100100000) (173440) (63264) (F720)    ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111101100000) (177540) (65376) (FF60)   ;(1111011100000000) (173400) (63232) (F700)   ;(1111011100000000) (173400) (63232) (F700)   ;(1101111000100001) (157041) (56865) (DE21)   ;(1101010110100001) (152641) (54689) (D5A1)   ;
;96;(1101010110100001) (152641) (54689) (D5A1)    ;(1110011001001011) (163113) (58955) (E64B)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1110011010001111) (163217) (59023) (E68F)   ;(1101010110100001) (152641) (54689) (D5A1)   ;
;104;(1110111010100001) (167241) (61089) (EEA1)    ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;
;112;(1111111110100000) (177640) (65440) (FFA0)    ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111011100000000) (173400) (63232) (F700)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1111111110011110) (177636) (65438) (FF9E)   ;(1111111110111111) (177677) (65471) (FFBF)   ;
;120;(1111111110111111) (177677) (65471) (FFBF)    ;(1110011010001111) (163217) (59023) (E68F)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1111011100100000) (173440) (63264) (F720)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;
;128;(1111111110100000) (177640) (65440) (FFA0)    ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111101100000) (177540) (65376) (FF60)   ;
;136;(1101010111100001) (152741) (54753) (D5E1)    ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1111111110111111) (177677) (65471) (FFBF)   ;(1111111101111110) (177576) (65406) (FF7E)   ;(1110011010001111) (163217) (59023) (E68F)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110111010100001) (167241) (61089) (EEA1)   ;
;144;(1111111110100000) (177640) (65440) (FFA0)    ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;
;152;(1111111110100000) (177640) (65440) (FFA0)    ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111011100000000) (173400) (63232) (F700)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110011001001011) (163113) (58955) (E64B)   ;(1111011100111001) (173471) (63289) (F739)   ;
;160;(1101010110100001) (152641) (54689) (D5A1)    ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1111011100100000) (173440) (63264) (F720)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;
;168;(1111111101000000) (177500) (65344) (FF40)    ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111101000000) (177500) (65344) (FF40)   ;
;176;(1111111101100000) (177540) (65376) (FF60)    ;(1101010111100001) (152741) (54753) (D5E1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1111011100100000) (173440) (63264) (F720)   ;(1111111110100000) (177640) (65440) (FFA0)   ;
;184;(1111111101000000) (177500) (65344) (FF40)    ;(1110011010000001) (163201) (59009) (E681)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;
;192;(1101010110100001) (152641) (54689) (D5A1)    ;(1101010110100001) (152641) (54689) (D5A1)   ;(1110011010000001) (163201) (59009) (E681)   ;(1111111101000000) (177500) (65344) (FF40)   ;(1111111110100000) (177640) (65440) (FFA0)   ;(1111111101100000) (177540) (65376) (FF60)   ;(1101010110100001) (152641) (54689) (D5A1)   ;(1101010110100001) (152641) (54689) (D5A1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|altsyncram:the_altsyncram|altsyncram_ao22:auto_generated|ALTSYNCRAM                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;8;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;16;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;24;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;32;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;40;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;48;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;56;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;64;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;72;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;80;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;88;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;96;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;104;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;112;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;120;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;128;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;136;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;144;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;152;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;160;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;168;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;176;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;184;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;192;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;200;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;208;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;216;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;224;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;232;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;240;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;248;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;256;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;264;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;272;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;280;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;288;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;296;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;304;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;312;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;320;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;328;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;336;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;344;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;352;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;360;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;368;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;376;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;384;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;392;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;400;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;408;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;416;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;424;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;432;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;440;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;448;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;456;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;464;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;472;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;480;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;488;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;496;(0000010111100000) (2740) (1504) (5E0)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;504;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;512;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;520;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;528;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;536;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;544;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;552;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;
;560;(0000011001000000) (3100) (1600) (640)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;568;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;576;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;584;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;592;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;600;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;608;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;616;(0000010001100000) (2140) (1120) (460)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;624;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;632;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;640;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;648;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;656;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;664;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;
;672;(0000010110100000) (2640) (1440) (5A0)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;
;680;(0000010000100000) (2040) (1056) (420)    ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;688;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;696;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;704;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;712;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;720;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;
;728;(0000001111100000) (1740) (992) (3E0)    ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;
;736;(0000010001100000) (2140) (1120) (460)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;744;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;752;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;760;(0000011001000000) (3100) (1600) (640)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;768;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;776;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;784;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;
;792;(0000010000100000) (2040) (1056) (420)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;800;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;808;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;816;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;
;824;(0000010000100000) (2040) (1056) (420)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;832;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;840;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;848;(0000011001000000) (3100) (1600) (640)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010101100000) (2540) (1376) (560)   ;
;856;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;864;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;872;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;880;(0000011010000000) (3200) (1664) (680)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;
;888;(0000010110100000) (2640) (1440) (5A0)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;896;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;904;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;912;(0000010101100000) (2540) (1376) (560)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;
;920;(0000011001000000) (3100) (1600) (640)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;928;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;936;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;
;944;(0000010011100000) (2340) (1248) (4E0)    ;(0000010101100000) (2540) (1376) (560)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;
;952;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;960;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;968;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;
;976;(0000010000100000) (2040) (1056) (420)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;984;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;992;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1000;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;
;1008;(0000010011100000) (2340) (1248) (4E0)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1016;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1024;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;
;1032;(0000010000100000) (2040) (1056) (420)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;1040;(0000010000100000) (2040) (1056) (420)    ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1048;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1056;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;
;1064;(0000001111100000) (1740) (992) (3E0)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;
;1072;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1080;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1088;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;
;1096;(0000010010100000) (2240) (1184) (4A0)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1104;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1112;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1120;(0000011010000000) (3200) (1664) (680)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;1128;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1136;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1144;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010000100000) (2040) (1056) (420)   ;
;1152;(0000010000100000) (2040) (1056) (420)    ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;1160;(0000010111100000) (2740) (1504) (5E0)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1168;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1176;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;1184;(0000010000100000) (2040) (1056) (420)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1192;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1200;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1208;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;
;1216;(0000010001100000) (2140) (1120) (460)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1224;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1232;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1240;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;
;1248;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1256;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1264;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;1272;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;
;1280;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1288;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1296;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;1304;(0000010110100000) (2640) (1440) (5A0)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;1312;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1320;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1328;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;
;1336;(0000010000100000) (2040) (1056) (420)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1344;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1352;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;1360;(0000010101100000) (2540) (1376) (560)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;1368;(0000010001100000) (2140) (1120) (460)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1376;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1384;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1392;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;1400;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1408;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1416;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;
;1424;(0000010010100000) (2240) (1184) (4A0)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;1432;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1440;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1448;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;1456;(0000010011100000) (2340) (1248) (4E0)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1464;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1472;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;
;1480;(0000010000100000) (2040) (1056) (420)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;
;1488;(0000010101100000) (2540) (1376) (560)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1496;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1504;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1512;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011010000001) (3201) (1665) (681)   ;
;1520;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1528;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1536;(0000011010000000) (3200) (1664) (680)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;
;1544;(0000011001000000) (3100) (1600) (640)    ;(0000010100100000) (2440) (1312) (520)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1552;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1560;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1568;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1576;(0000011010000001) (3201) (1665) (681)    ;(0000011011000110) (3306) (1734) (6C6)   ;(0000111100001100) (7414) (3852) (F0C)   ;(0000111100001011) (7413) (3851) (F0B)   ;(0000011011000101) (3305) (1733) (6C5)   ;(0000011010000010) (3202) (1666) (682)   ;(0000011010000010) (3202) (1666) (682)   ;(0000011011000100) (3304) (1732) (6C4)   ;
;1584;(0000011011000110) (3306) (1734) (6C6)    ;(0000011011000111) (3307) (1735) (6C7)   ;(0000011011000110) (3306) (1734) (6C6)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1592;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;
;1600;(0000010011100000) (2340) (1248) (4E0)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;
;1608;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1616;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1624;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1632;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011100001001) (3411) (1801) (709)   ;(0001011111011001) (13731) (6105) (17D9)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111111100) (13774) (6140) (17FC)   ;
;1640;(0001111111011010) (17732) (8154) (1FDA)    ;(0010011110010110) (23626) (10134) (2796)   ;(0010011110010011) (23623) (10131) (2793)   ;(0001111111011000) (17730) (8152) (1FD8)   ;(0001111111011011) (17733) (8155) (1FDB)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0000011011001000) (3310) (1736) (6C8)   ;
;1648;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1656;(0000010111100000) (2740) (1504) (5E0)    ;(0000010001100000) (2140) (1120) (460)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1664;(0000011001000000) (3100) (1600) (640)    ;(0000010100100000) (2440) (1312) (520)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1672;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1680;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1688;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000100) (3304) (1732) (6C4)   ;
;1696;(0000111110010100) (7624) (3988) (F94)    ;(0001011111111101) (13775) (6141) (17FD)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0010111111111110) (27776) (12286) (2FFE)   ;(0011111111111110) (37776) (16382) (3FFE)   ;
;1704;(0100011111111101) (43775) (18429) (47FD)    ;(0101011111111100) (53774) (22524) (57FC)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0000011011001000) (3310) (1736) (6C8)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1712;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;
;1720;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;
;1728;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1736;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1744;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1752;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000111100001011) (7413) (3851) (F0B)   ;(0001011111111011) (13773) (6139) (17FB)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001111111011011) (17733) (8155) (1FDB)   ;(0001011111111110) (13776) (6142) (17FE)   ;
;1760;(0001111111111101) (17775) (8189) (1FFD)    ;(0001011111111110) (13776) (6142) (17FE)   ;(0010011111111110) (23776) (10238) (27FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0010011111111101) (23775) (10237) (27FD)   ;(0011111111111100) (37774) (16380) (3FFC)   ;(0001111110010111) (17627) (8087) (1F97)   ;(0000011011000101) (3305) (1733) (6C5)   ;
;1768;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1776;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1784;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1792;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1800;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1808;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000011) (3203) (1667) (683)   ;(0000111101010010) (7522) (3922) (F52)   ;
;1816;(0001011111011010) (13732) (6106) (17DA)    ;(0001011111011011) (13733) (6107) (17DB)   ;(0001111111111101) (17775) (8189) (1FFD)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0010011111111110) (23776) (10238) (27FE)   ;
;1824;(0100011111111110) (43776) (18430) (47FE)    ;(0001111111111101) (17775) (8189) (1FFD)   ;(0000111100001011) (7413) (3851) (F0B)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1832;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1840;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1848;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1856;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1864;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1872;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000100) (3304) (1732) (6C4)   ;(0000111110010100) (7624) (3988) (F94)   ;(0000111111010111) (7727) (4055) (FD7)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0010111111111101) (27775) (12285) (2FFD)   ;(0001011111111110) (13776) (6142) (17FE)   ;
;1880;(0001011111111110) (13776) (6142) (17FE)    ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0011111111111101) (37775) (16381) (3FFD)   ;(0010111111111100) (27774) (12284) (2FFC)   ;(0001111101010001) (17521) (8017) (1F51)   ;(0000011010000010) (3202) (1666) (682)   ;(0000011010000000) (3200) (1664) (680)   ;
;1888;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;1896;(0000010011100000) (2340) (1248) (4E0)    ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1904;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1912;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1920;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1928;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000100) (3304) (1732) (6C4)   ;(0000111110010011) (7623) (3987) (F93)   ;
;1936;(0001011110010111) (13627) (6039) (1797)    ;(0001111111111100) (17774) (8188) (1FFC)   ;(0010011111111101) (23775) (10237) (27FD)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001111111111110) (17776) (8190) (1FFE)   ;(0001111111111110) (17776) (8190) (1FFE)   ;
;1944;(0010111110010101) (27625) (12181) (2F95)    ;(0000011011000100) (3304) (1732) (6C4)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1952;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;1960;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1968;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1976;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1984;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;1992;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000011) (3203) (1667) (683)   ;(0000111101010001) (7521) (3921) (F51)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0001111111111101) (17775) (8189) (1FFD)   ;(0001111111111110) (17776) (8190) (1FFE)   ;(0001111111111110) (17776) (8190) (1FFE)   ;
;2000;(0001011111111110) (13776) (6142) (17FE)    ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0010111111111100) (27774) (12284) (2FFC)   ;(0010011100001001) (23411) (9993) (2709)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2008;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;2016;(0000010001100000) (2140) (1120) (460)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2024;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2032;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2040;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2048;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011011000101) (3305) (1733) (6C5)   ;(0000111100001101) (7415) (3853) (F0D)   ;
;2056;(0001011110010110) (13626) (6038) (1796)    ;(0001111111111101) (17775) (8189) (1FFD)   ;(0010011111111101) (23775) (10237) (27FD)   ;(0011111111111010) (37772) (16378) (3FFA)   ;(0101111111110110) (57766) (24566) (5FF6)   ;(0101011111111000) (53770) (22520) (57F8)   ;(0101011111111011) (53773) (22523) (57FB)   ;(0100011100001110) (43416) (18190) (470E)   ;
;2064;(0000111001000001) (7101) (3649) (E41)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2072;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;
;2080;(0000010001100000) (2140) (1120) (460)    ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2088;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2096;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2104;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2112;(0000011010000000) (3200) (1664) (680)    ;(0000011011000101) (3305) (1733) (6C5)   ;(0000111110010101) (7625) (3989) (F95)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0010011111111100) (23774) (10236) (27FC)   ;(0111011111110010) (73762) (30706) (77F2)   ;(1101011111100110) (153746) (55270) (D7E6)   ;
;2120;(1111111111100010) (177742) (65506) (FFE2)    ;(1111111111100010) (177742) (65506) (FFE2)   ;(1011111110001001) (137611) (49033) (BF89)   ;(0010010101100010) (22542) (9570) (2562)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010100100000) (2440) (1312) (520)   ;
;2128;(0000010101100000) (2540) (1376) (560)    ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;2136;(0000010100100000) (2440) (1312) (520)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;
;2144;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2152;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2160;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2168;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000010) (3202) (1666) (682)   ;(0000111101001110) (7516) (3918) (F4E)   ;(0001011111011001) (13731) (6105) (17D9)   ;(0001011111011011) (13733) (6107) (17DB)   ;
;2176;(0001111111111101) (17775) (8189) (1FFD)    ;(0110111111110011) (67763) (28659) (6FF3)   ;(1111111111100001) (177741) (65505) (FFE1)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(0110010110100001) (62641) (26017) (65A1)   ;
;2184;(0000110000100000) (6040) (3104) (C20)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;
;2192;(0000001111100000) (1740) (992) (3E0)    ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;2200;(0000010111100000) (2740) (1504) (5E0)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2208;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2216;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2224;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2232;(0000011011000111) (3307) (1735) (6C7)    ;(0001011111011010) (13732) (6106) (17DA)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0010111111111011) (27773) (12283) (2FFB)   ;(1011111111101001) (137751) (49129) (BFE9)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100000) (177740) (65504) (FFE0)   ;
;2240;(1111111111100000) (177740) (65504) (FFE0)    ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1000110111100001) (106741) (36321) (8DE1)   ;(0001010000100000) (12040) (5152) (1420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;
;2248;(0000001111100000) (1740) (992) (3E0)    ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;
;2256;(0000001111100000) (1740) (992) (3E0)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;2264;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2272;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2280;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2288;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000010) (3202) (1666) (682)   ;(0000111101010001) (7521) (3921) (F51)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0001011111111100) (13774) (6140) (17FC)   ;
;2296;(0011111111111000) (37770) (16376) (3FF8)    ;(1101111111100101) (157745) (57317) (DFE5)   ;(1111111111100001) (177741) (65505) (FFE1)   ;(1111111111100001) (177741) (65505) (FFE1)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1110011111000000) (163700) (59328) (E7C0)   ;(0011110110100000) (36640) (15776) (3DA0)   ;
;2304;(0000010100100000) (2440) (1312) (520)    ;(0000010100100000) (2440) (1312) (520)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;
;2312;(0000010101100000) (2540) (1376) (560)    ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;
;2320;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2328;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2336;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2344;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000101) (3305) (1733) (6C5)   ;
;2352;(0000111111011001) (7731) (4057) (FD9)    ;(0000111111011000) (7730) (4056) (FD8)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0100011111110111) (43767) (18423) (47F7)   ;(1110011111100100) (163744) (59364) (E7E4)   ;(1111111111100010) (177742) (65506) (FFE2)   ;(1111111111100000) (177740) (65504) (FFE0)   ;
;2360;(1111111111100000) (177740) (65504) (FFE0)    ;(1111111111100000) (177740) (65504) (FFE0)   ;(0111111101000100) (77504) (32580) (7F44)   ;(0000111011000100) (7304) (3780) (EC4)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2368;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;2376;(0000010011100000) (2340) (1248) (4E0)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2384;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2392;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2400;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2408;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000111) (3307) (1735) (6C7)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0000111111011000) (7730) (4056) (FD8)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0001011111111101) (13775) (6141) (17FD)   ;
;2416;(0100011111110110) (43766) (18422) (47F6)    ;(1101111111100101) (157745) (57317) (DFE5)   ;(1110011111100100) (163744) (59364) (E7E4)   ;(1111111111100000) (177740) (65504) (FFE0)   ;(1111111111100001) (177741) (65505) (FFE1)   ;(1001011111101101) (113755) (38893) (97ED)   ;(0001111111011001) (17731) (8153) (1FD9)   ;(0000111111011000) (7730) (4056) (FD8)   ;
;2424;(0000111100001001) (7411) (3849) (F09)    ;(0000011010000001) (3201) (1665) (681)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2432;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010101100000) (2540) (1376) (560)   ;
;2440;(0000010111100000) (2740) (1504) (5E0)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2448;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2456;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2464;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000110) (3306) (1734) (6C6)   ;
;2472;(0001011111011011) (13733) (6107) (17DB)    ;(0001011111111011) (13773) (6139) (17FB)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0000111101010010) (7522) (3922) (F52)   ;(0010111111010111) (27727) (12247) (2FD7)   ;(1010011111101011) (123753) (42987) (A7EB)   ;(1011011111101010) (133752) (47082) (B7EA)   ;(1001111111101101) (117755) (40941) (9FED)   ;
;2480;(0110011111110011) (63763) (26611) (67F3)    ;(0001111111111100) (17774) (8188) (1FFC)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0000111110010100) (7624) (3988) (F94)   ;(0000011010000011) (3203) (1667) (683)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2488;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;
;2496;(0000001111100000) (1740) (992) (3E0)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2504;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2512;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2520;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2528;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011011000110) (3306) (1734) (6C6)   ;(0000011011000111) (3307) (1735) (6C7)   ;(0000011011000101) (3305) (1733) (6C5)   ;(0000011011001000) (3310) (1736) (6C8)   ;
;2536;(0001011111011011) (13733) (6107) (17DB)    ;(0010111111111010) (27772) (12282) (2FFA)   ;(0010111111111010) (27772) (12282) (2FFA)   ;(0001111111111101) (17775) (8189) (1FFD)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111100) (13774) (6140) (17FC)   ;
;2544;(0000111110010110) (7626) (3990) (F96)    ;(0000011011000100) (3304) (1732) (6C4)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2552;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010101100000) (2540) (1376) (560)   ;
;2560;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2568;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2576;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2584;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2592;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011100001000) (3410) (1800) (708)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001011111111100) (13774) (6140) (17FC)   ;
;2600;(0001011111111101) (13775) (6141) (17FD)    ;(0001011111111101) (13775) (6141) (17FD)   ;(0001011111111110) (13776) (6142) (17FE)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0000111111011000) (7730) (4056) (FD8)   ;(0000011011000101) (3305) (1733) (6C5)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2608;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010000100000) (2040) (1056) (420)   ;
;2616;(0000001111100000) (1740) (992) (3E0)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2624;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2632;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2640;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2648;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000111100001001) (7411) (3849) (F09)   ;
;2656;(0001011111011010) (13732) (6106) (17DA)    ;(0000111111011000) (7730) (4056) (FD8)   ;(0001011111111101) (13775) (6141) (17FD)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001011111111100) (13774) (6140) (17FC)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111011011) (13733) (6107) (17DB)   ;
;2664;(0000111111011000) (7730) (4056) (FD8)    ;(0000011011000101) (3305) (1733) (6C5)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2672;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2680;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2688;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2696;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2704;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2712;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000111100001010) (7412) (3850) (F0A)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0000111110010101) (7625) (3989) (F95)   ;(0000111111011001) (7731) (4057) (FD9)   ;(0000111101001101) (7515) (3917) (F4D)   ;
;2720;(0000111100001100) (7414) (3852) (F0C)    ;(0000111110010101) (7625) (3989) (F95)   ;(0000111111011001) (7731) (4057) (FD9)   ;(0000111111011000) (7730) (4056) (FD8)   ;(0000111111010111) (7727) (4055) (FD7)   ;(0000011011000101) (3305) (1733) (6C5)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2728;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;2736;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2744;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2752;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2760;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2768;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000111100001010) (7412) (3850) (F0A)   ;
;2776;(0001011111011010) (13732) (6106) (17DA)    ;(0000111111010111) (7727) (4055) (FD7)   ;(0000111110010101) (7625) (3989) (F95)   ;(0000011011000100) (3304) (1732) (6C4)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011011000110) (3306) (1734) (6C6)   ;(0000111101010001) (7521) (3921) (F51)   ;(0001011111011011) (13733) (6107) (17DB)   ;
;2784;(0000111101001111) (7517) (3919) (F4F)    ;(0000011010000010) (3202) (1666) (682)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2792;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2800;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2808;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2816;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2824;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2832;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000111100001010) (7412) (3850) (F0A)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111011010) (13732) (6106) (17DA)   ;(0000111100001110) (7416) (3854) (F0E)   ;(0000011010000010) (3202) (1666) (682)   ;
;2840;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000011) (3203) (1667) (683)   ;(0000011011000110) (3306) (1734) (6C6)   ;(0000011010000010) (3202) (1666) (682)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2848;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2856;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2864;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2872;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2880;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2888;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011011000101) (3305) (1733) (6C5)   ;
;2896;(0000111101010010) (7522) (3922) (F52)    ;(0000111100010001) (7421) (3857) (F11)   ;(0000010111100100) (2744) (1508) (5E4)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2904;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2912;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2920;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2928;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2936;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2944;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2952;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000001) (3201) (1665) (681)   ;(0000011001000011) (3103) (1603) (643)   ;(0000010010100010) (2242) (1186) (4A2)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;2960;(0000010101100000) (2540) (1376) (560)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2968;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2976;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2984;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;2992;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3000;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3008;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3016;(0000011001000000) (3100) (1600) (640)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;3024;(0000011001000000) (3100) (1600) (640)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3032;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3040;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3048;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3056;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3064;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3072;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010100100000) (2440) (1312) (520)   ;
;3080;(0000010100100000) (2440) (1312) (520)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;3088;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3096;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3104;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3112;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3120;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3128;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3136;(0000011010000000) (3200) (1664) (680)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3144;(0000010001100000) (2140) (1120) (460)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3152;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3160;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3168;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3176;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3184;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3192;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;
;3200;(0000010001100000) (2140) (1120) (460)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3208;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3216;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3224;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3232;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3240;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3248;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010011100000) (2340) (1248) (4E0)   ;
;3256;(0000010000100000) (2040) (1056) (420)    ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3264;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3272;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3280;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3288;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3296;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3304;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3312;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3320;(0000010101100000) (2540) (1376) (560)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3328;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3336;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;3344;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3352;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3360;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3368;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;3376;(0000010111100000) (2740) (1504) (5E0)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;
;3384;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3392;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;
;3400;(0000001111100000) (1740) (992) (3E0)    ;(0000001111100000) (1740) (992) (3E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3408;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3416;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3424;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3432;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010101100000) (2540) (1376) (560)   ;
;3440;(0000010010100000) (2240) (1184) (4A0)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3448;(0000010100100000) (2440) (1312) (520)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3456;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010000100000) (2040) (1056) (420)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;
;3464;(0000010010100000) (2240) (1184) (4A0)    ;(0000010101100000) (2540) (1376) (560)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3472;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3480;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3488;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3496;(0000011010000000) (3200) (1664) (680)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;
;3504;(0000011001000000) (3100) (1600) (640)    ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3512;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3520;(0000011001000000) (3100) (1600) (640)    ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;
;3528;(0000010101100000) (2540) (1376) (560)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3536;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3544;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3552;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3560;(0000010100100000) (2440) (1312) (520)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;3568;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3576;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010000100000) (2040) (1056) (420)   ;
;3584;(0000010001100000) (2140) (1120) (460)    ;(0000010100100000) (2440) (1312) (520)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;
;3592;(0000010100100000) (2440) (1312) (520)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3600;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3608;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;
;3616;(0000010010100000) (2240) (1184) (4A0)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;
;3624;(0000010001100000) (2140) (1120) (460)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3632;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3640;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;3648;(0000010110100000) (2640) (1440) (5A0)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3656;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3664;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3672;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;
;3680;(0000010000100000) (2040) (1056) (420)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3688;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3696;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;3704;(0000010101100000) (2540) (1376) (560)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;3712;(0000010111100000) (2740) (1504) (5E0)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3720;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3728;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3736;(0000010100100000) (2440) (1312) (520)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;
;3744;(0000010110100000) (2640) (1440) (5A0)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3752;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3760;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3768;(0000010111100000) (2740) (1504) (5E0)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3776;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3784;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;3792;(0000010100100000) (2440) (1312) (520)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;3800;(0000010001100000) (2140) (1120) (460)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3808;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3816;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010100100000) (2440) (1312) (520)   ;
;3824;(0000010010100000) (2240) (1184) (4A0)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3832;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3840;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3848;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;
;3856;(0000010011100000) (2340) (1248) (4E0)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;
;3864;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3872;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3880;(0000011010000000) (3200) (1664) (680)    ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;3888;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3896;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3904;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010001100000) (2140) (1120) (460)   ;
;3912;(0000010000100000) (2040) (1056) (420)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010000100000) (2040) (1056) (420)   ;
;3920;(0000010000100000) (2040) (1056) (420)    ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3928;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3936;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;
;3944;(0000010000100000) (2040) (1056) (420)    ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;
;3952;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3960;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3968;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;
;3976;(0000011010000000) (3200) (1664) (680)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;
;3984;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;3992;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4000;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;4008;(0000010110100000) (2640) (1440) (5A0)    ;(0000010101100000) (2540) (1376) (560)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4016;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4024;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010101100000) (2540) (1376) (560)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000001111100000) (1740) (992) (3E0)   ;
;4032;(0000010011100000) (2340) (1248) (4E0)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000001111100000) (1740) (992) (3E0)   ;
;4040;(0000010100100000) (2440) (1312) (520)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4048;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4056;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;
;4064;(0000010101100000) (2540) (1376) (560)    ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010110100000) (2640) (1440) (5A0)   ;
;4072;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4080;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4088;(0000011001000000) (3100) (1600) (640)    ;(0000010011100000) (2340) (1248) (4E0)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4096;(0000011010000000) (3200) (1664) (680)    ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010100100000) (2440) (1312) (520)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4104;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4112;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4120;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010001100000) (2140) (1120) (460)   ;
;4128;(0000010001100000) (2140) (1120) (460)    ;(0000010100100000) (2440) (1312) (520)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4136;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4144;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;4152;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;
;4160;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4168;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4176;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000010010100000) (2240) (1184) (4A0)   ;
;4184;(0000010001100000) (2140) (1120) (460)    ;(0000010001100000) (2140) (1120) (460)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010011100000) (2340) (1248) (4E0)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4192;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4200;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4208;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4216;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4224;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4232;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4240;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010001100000) (2140) (1120) (460)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010111100000) (2740) (1504) (5E0)   ;
;4248;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4256;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4264;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4272;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4280;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4288;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4296;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000010110100000) (2640) (1440) (5A0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010000100000) (2040) (1056) (420)   ;
;4304;(0000010000100000) (2040) (1056) (420)    ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4312;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4320;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4328;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4336;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4344;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4352;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4360;(0000011001000000) (3100) (1600) (640)    ;(0000010100100000) (2440) (1312) (520)   ;(0000001111100000) (1740) (992) (3E0)   ;(0000010000100000) (2040) (1056) (420)   ;(0000010101100000) (2540) (1376) (560)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4368;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4376;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4384;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4392;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4400;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4408;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4416;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011001000000) (3100) (1600) (640)   ;(0000010100100000) (2440) (1312) (520)   ;(0000010010100000) (2240) (1184) (4A0)   ;(0000010100100000) (2440) (1312) (520)   ;
;4424;(0000011001000000) (3100) (1600) (640)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4432;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4440;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4448;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4456;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4464;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4472;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4480;(0000011010000000) (3200) (1664) (680)    ;(0000011001000000) (3100) (1600) (640)   ;(0000010111100000) (2740) (1504) (5E0)   ;(0000011001000000) (3100) (1600) (640)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4488;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4496;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4504;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4512;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4520;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4528;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4536;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4544;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4552;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4560;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4568;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4576;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4584;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4592;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4600;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4608;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4616;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4624;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4632;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4640;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4648;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4656;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4664;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4672;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4680;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4688;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4696;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4704;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4712;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4720;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4728;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4736;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4744;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4752;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4760;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4768;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4776;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4784;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;
;4792;(0000011010000000) (3200) (1664) (680)    ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;(0000011010000000) (3200) (1664) (680)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_snake_mem:snake_mem|altsyncram:the_altsyncram|altsyncram_5r12:auto_generated|ALTSYNCRAM                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11111111) (377) (255) (FF)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                               ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y4_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_mult_cell:the_DE0_LT24_SOPC_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y3_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 14,504 / 71,559 ( 20 % ) ;
; C16 interconnects     ; 165 / 2,597 ( 6 % )      ;
; C4 interconnects      ; 7,442 / 46,848 ( 16 % )  ;
; Direct links          ; 2,205 / 71,559 ( 3 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )        ;
; Local interconnects   ; 5,110 / 24,624 ( 21 % )  ;
; R24 interconnects     ; 241 / 2,496 ( 10 % )     ;
; R4 interconnects      ; 9,095 / 62,424 ( 15 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.72) ; Number of LABs  (Total = 805) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 21                            ;
; 3                                           ; 19                            ;
; 4                                           ; 12                            ;
; 5                                           ; 15                            ;
; 6                                           ; 17                            ;
; 7                                           ; 14                            ;
; 8                                           ; 9                             ;
; 9                                           ; 20                            ;
; 10                                          ; 20                            ;
; 11                                          ; 39                            ;
; 12                                          ; 46                            ;
; 13                                          ; 34                            ;
; 14                                          ; 55                            ;
; 15                                          ; 74                            ;
; 16                                          ; 377                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.25) ; Number of LABs  (Total = 805) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 422                           ;
; 1 Clock                            ; 581                           ;
; 1 Clock enable                     ; 366                           ;
; 1 Sync. clear                      ; 27                            ;
; 1 Sync. load                       ; 61                            ;
; 2 Async. clears                    ; 126                           ;
; 2 Clock enables                    ; 112                           ;
; 2 Clocks                           ; 120                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.04) ; Number of LABs  (Total = 805) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 13                            ;
; 2                                            ; 28                            ;
; 3                                            ; 12                            ;
; 4                                            ; 17                            ;
; 5                                            ; 13                            ;
; 6                                            ; 10                            ;
; 7                                            ; 6                             ;
; 8                                            ; 6                             ;
; 9                                            ; 10                            ;
; 10                                           ; 15                            ;
; 11                                           ; 12                            ;
; 12                                           ; 15                            ;
; 13                                           ; 12                            ;
; 14                                           ; 24                            ;
; 15                                           ; 34                            ;
; 16                                           ; 31                            ;
; 17                                           ; 20                            ;
; 18                                           ; 18                            ;
; 19                                           ; 24                            ;
; 20                                           ; 34                            ;
; 21                                           ; 29                            ;
; 22                                           ; 33                            ;
; 23                                           ; 31                            ;
; 24                                           ; 47                            ;
; 25                                           ; 50                            ;
; 26                                           ; 44                            ;
; 27                                           ; 36                            ;
; 28                                           ; 46                            ;
; 29                                           ; 41                            ;
; 30                                           ; 25                            ;
; 31                                           ; 18                            ;
; 32                                           ; 49                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.82) ; Number of LABs  (Total = 805) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 58                            ;
; 2                                               ; 43                            ;
; 3                                               ; 36                            ;
; 4                                               ; 29                            ;
; 5                                               ; 41                            ;
; 6                                               ; 48                            ;
; 7                                               ; 62                            ;
; 8                                               ; 97                            ;
; 9                                               ; 57                            ;
; 10                                              ; 54                            ;
; 11                                              ; 49                            ;
; 12                                              ; 48                            ;
; 13                                              ; 39                            ;
; 14                                              ; 24                            ;
; 15                                              ; 22                            ;
; 16                                              ; 64                            ;
; 17                                              ; 8                             ;
; 18                                              ; 4                             ;
; 19                                              ; 4                             ;
; 20                                              ; 2                             ;
; 21                                              ; 3                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 3                             ;
; 26                                              ; 2                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.41) ; Number of LABs  (Total = 805) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 9                             ;
; 3                                            ; 21                            ;
; 4                                            ; 24                            ;
; 5                                            ; 23                            ;
; 6                                            ; 21                            ;
; 7                                            ; 27                            ;
; 8                                            ; 19                            ;
; 9                                            ; 30                            ;
; 10                                           ; 20                            ;
; 11                                           ; 29                            ;
; 12                                           ; 34                            ;
; 13                                           ; 44                            ;
; 14                                           ; 47                            ;
; 15                                           ; 36                            ;
; 16                                           ; 33                            ;
; 17                                           ; 42                            ;
; 18                                           ; 27                            ;
; 19                                           ; 29                            ;
; 20                                           ; 42                            ;
; 21                                           ; 26                            ;
; 22                                           ; 19                            ;
; 23                                           ; 20                            ;
; 24                                           ; 26                            ;
; 25                                           ; 22                            ;
; 26                                           ; 17                            ;
; 27                                           ; 13                            ;
; 28                                           ; 13                            ;
; 29                                           ; 10                            ;
; 30                                           ; 7                             ;
; 31                                           ; 13                            ;
; 32                                           ; 9                             ;
; 33                                           ; 6                             ;
; 34                                           ; 8                             ;
; 35                                           ; 12                            ;
; 36                                           ; 3                             ;
; 37                                           ; 6                             ;
; 38                                           ; 2                             ;
; 39                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 37           ; 146          ; 146          ; 0            ; 0            ; 150       ; 146          ; 0            ; 0            ; 4            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 47           ; 4            ; 0            ; 0            ; 0            ; 150       ; 150       ; 150       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 113          ; 4            ; 4            ; 150          ; 150          ; 0         ; 4            ; 150          ; 150          ; 146          ; 150          ; 140          ; 150          ; 150          ; 150          ; 150          ; 150          ; 103          ; 150          ; 150          ; 103          ; 146          ; 150          ; 150          ; 150          ; 0         ; 0         ; 0         ; 150          ; 150          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; LED[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_CS_N       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_DCLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_DIN        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_WR_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_RD_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_CS_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_RESET_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_RS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_LCD_ON         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_PENIRQ_N   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_BUSY       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_DOUT       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; 3.3V          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                            ;
+---------------------------------------------------------+--------------------------------------------+-------------------+
; Source Clock(s)                                         ; Destination Clock(s)                       ; Delay Added in ns ;
+---------------------------------------------------------+--------------------------------------------+-------------------+
; CLOCK_50,DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0],I/O ; CLOCK_50                                   ; 39.4              ;
; DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0]              ; DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0] ; 4.1               ;
; DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0]              ; CLOCK_50                                   ; 3.9               ;
+---------------------------------------------------------+--------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                          ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[8]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|pointerX[8]                                                                                                                                                                                                                              ; 2.344             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[9]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|pointerY[9]                                                                                                                                                                                                                              ; 2.281             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[10]~reg0                                                                                                                                                                                              ; LT24_buffer:lt24_buf|pointerY[10]                                                                                                                                                                                                                             ; 2.135             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_LT24_LCD_RSTN:lt24_lcd_rstn|data_out                                                                                                                                                                                      ; LT24_buffer:lt24_buf|pointerY[9]                                                                                                                                                                                                                              ; 2.130             ;
; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                                          ; LT24_buffer:lt24_buf|pointerY[9]                                                                                                                                                                                                                              ; 2.130             ;
; KEY[1]                                                                                                                                                                                                                                                                   ; LT24_buffer:lt24_buf|pointerY[9]                                                                                                                                                                                                                              ; 2.130             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[7]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|pointerY[7]                                                                                                                                                                                                                              ; 2.000             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[12]~reg0                                                                                                                                                                                              ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[14]~reg0                                                                                                                                                                                              ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[11]~reg0                                                                                                                                                                                              ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[3]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[6]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[2]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[4]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[5]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[13]~reg0                                                                                                                                                                                              ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[15]~reg0                                                                                                                                                                                              ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_offset_field[0]                                                                                                                                                                                         ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[1]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_writedata[0]~reg0                                                                                                                                                                                               ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.766             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[3]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[14]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[13]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[12]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[11]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[10]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[9]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[8]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[7]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[6]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_ctrl_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                             ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[1]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[15]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[0]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_offset_field[2]                                                                                                                                                                                         ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_line_field[0]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_line_field[3]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_line_field[4]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[4]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[5]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_line_field[2]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_line_field[5]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_line_field[1]                                                                                                                                                                                           ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_offset_field[1]                                                                                                                                                                                         ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_address_tag_field[2]                                                                                                                                                                                            ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_write~reg0                                                                                                                                                                                                      ; LT24_buffer:lt24_buf|bufferFlag                                                                                                                                                                                                                               ; 1.280             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_avalon_slave_0_translator|wait_latency_counter[1]                                                                                            ; LT24_buffer:lt24_buf|pointerY[4]                                                                                                                                                                                                                              ; 1.082             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_avalon_slave_0_translator|wait_latency_counter[0]                                                                                            ; LT24_buffer:lt24_buf|pointerY[4]                                                                                                                                                                                                                              ; 1.082             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1                             ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                 ; 0.243             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                              ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a19~porta_address_reg0                                                   ; 0.211             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                              ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a19~porta_address_reg0                                                   ; 0.211             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0 ; 0.201             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0 ; 0.199             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0 ; 0.199             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0 ; 0.199             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0 ; 0.199             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[9]                                                                                                                                                                                                    ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a9~porta_datain_reg0                                                       ; 0.157             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[8]                                                                                                                                                                                                    ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a8~porta_datain_reg0                                                       ; 0.157             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[11]                                                                                                                                                                                                   ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a11~porta_datain_reg0                                                      ; 0.157             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[10]                                                                                                                                                                                                   ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a10~porta_datain_reg0                                                      ; 0.157             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[7]                                                                                                                                                                                                    ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a7~porta_datain_reg0                                                       ; 0.147             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[13]                                                                                                                                                                                                   ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a13~porta_datain_reg0                                                      ; 0.147             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[12]                                                                                                                                                                                                   ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a12~porta_datain_reg0                                                      ; 0.147             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|ic_fill_tag[14]                                                                                                                                                                                                   ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ram_block1a14~porta_datain_reg0                                                      ; 0.147             ;
; CLOCK_50                                                                                                                                                                                                                                                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                          ; 0.137             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0 ; 0.129             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_bht_ptr_unfiltered[5]                                                                                                                                                                                           ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram|altsyncram_s1h1:auto_generated|ram_block1a1~porta_address_reg0                                                            ; 0.129             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.092             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[5] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4r14:auto_generated|ram_block1a1~portb_address_reg0                                    ; 0.091             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_st_data[27]                                                                                                                                                                                                  ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_readdata_d1[27]                                                                                                                                                                                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_st_data[27]                                                                                                                                                                                                     ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_st_data[27]                                                                                                                                                                                                     ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~portb_address_reg0                                                              ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mem_byte_en[3]                                                                                                                                                                                                  ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_ctrl_st                                                                                                                                                                                                         ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_mem_byte_en[3]                                                                                                                                                                                                  ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mem_baddr[2]                                                                                                                                                                                                    ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                            ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                            ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mem_baddr[3]                                                                                                                                                                                                    ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_mem_baddr[4]                                                                                                                                                                                                    ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                          ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_en_d1                                                                                                                                                                                                           ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_fill_dp_offset[2]                                                                                                                                                                                            ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_fill_active                                                                                                                                                                                                  ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a27~porta_datain_reg0                                                    ; 0.030             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_st_data[28]                                                                                                                                                                                                  ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a28~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_readdata_d1[28]                                                                                                                                                                                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a28~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_st_data[28]                                                                                                                                                                                                     ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a28~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_st_data[28]                                                                                                                                                                                                     ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a28~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a28~portb_address_reg0                                                              ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a28~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_dc_st_data[10]                                                                                                                                                                                                  ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a10~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|d_readdata_d1[10]                                                                                                                                                                                                 ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a10~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|M_st_data[10]                                                                                                                                                                                                     ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a10~porta_datain_reg0                                                    ; 0.029             ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|A_st_data[10]                                                                                                                                                                                                     ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ram_block1a10~porta_datain_reg0                                                    ; 0.029             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DE0_Nano"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/db/sdram_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/db/sdram_pll_altpll.v Line: 44
Info (15535): Implemented PLL "DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|pll7" as Cyclone IV E PLL type File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[0] port File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[2] port File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (176125): The input ports of the PLL DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|pll7 and the PLL sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 193
    Warning (176124): PLL DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|pll7 and PLL sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 have different input signals for input port ARESET File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 193
Critical Warning (176598): PLL "sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8" File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 270
Warning (335093): TimeQuest Timing Analyzer is analyzing 184 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_v2j1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8|dffe9a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_CPU.sdc'
Info (332104): Reading SDC File: 'DE0_Nano.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0]} {DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[2]} {DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {lol|altpll_component|auto_generated|pll1|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {lol|altpll_component|auto_generated|pll1|clk[0]} {lol|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|write_delay_cycle[0] is being clocked by DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk
Warning (332060): Node: DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|lt24_coin_vx0_reg[1] is being clocked by DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000 DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[0]
    Info (332111):  100.000 DE0_LT24_SOPC_inst|alt_pll|sd1|pll7|clk[2]
    Info (332111):   20.000 lol|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 53
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 93
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 63
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_std_synchronizer_nocut.v Line: 135
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_interface_irq_0_avs_s0_agent_rsp_fifo|mem_used[1] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_sc_fifo.v Line: 393
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 93
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 93
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 93
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 93
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 93
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4) File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[2] (placed in counter C1 of PLL_4) File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_ALT_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/db/sdram_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 53
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|SPI_SCLK~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 47
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 53
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|avs_s0_readdata_reg[31]~0  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~10  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~4  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~8  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~9  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7  File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7~0 File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0  File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 828
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~6  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~7  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|Decoder0~2  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 96
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node KEY[1]~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LT24_buffer:lt24_buf|col File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 585
        Info (176357): Destination node LT24_buffer:lt24_buf|bufferFlag File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 172
        Info (176357): Destination node LT24_buffer:lt24_buf|screenState[7]~22 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 222
        Info (176357): Destination node LT24_buffer:lt24_buf|screenState[7]~23 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 222
        Info (176357): Destination node LT24_buffer:lt24_buf|lt24_finish_reg~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 421
        Info (176357): Destination node LT24_buffer:lt24_buf|always4~3
        Info (176357): Destination node LT24_buffer:lt24_buf|always8~4
        Info (176357): Destination node LT24_buffer:lt24_buf|X1C~20 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 308
        Info (176357): Destination node LT24_buffer:lt24_buf|X1C~22 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 308
        Info (176357): Destination node LT24_buffer:lt24_buf|X1C~24 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/LT24_buffer.v Line: 308
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_oci_debug:the_DE0_LT24_SOPC_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|active_rnw~3 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_SDRAM_Controler.v Line: 213
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|active_cs_n~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_SDRAM_Controler.v Line: 210
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_001|WideOr0~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|i_refs[0] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_SDRAM_Controler.v Line: 354
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|i_refs[2] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_SDRAM_Controler.v Line: 354
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_SDRAM_Controler:sdram_controler|i_refs[1] File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/DE0_LT24_SOPC_SDRAM_Controler.v Line: 354
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|r_sync_rst  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|LT24_interface_irq:lt24_interface_irq_0|irq_flag~1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/LT24_interface_irq.v Line: 50
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller_003|WideOr0~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|bit_index[0]~1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 150
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|byte_cnt[5]~9 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 150
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rw_reg_byte_num[0]~1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 150
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[7]~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/TERASIC_SPI_3WIRE.v Line: 50
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|tx_byte[7]~10 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 221
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|s_readdata[0]~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/TERASIC_SPI_3WIRE.v Line: 50
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|counter:counter_0|counter[11]~34 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/counter.v Line: 28
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte[3]~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/SPI_3WIRE.v Line: 256
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|r_sync_rst  File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_LT24_SOPC:DE0_LT24_SOPC_inst|altera_reset_controller:rst_controller|WideOr0~0 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_LT24_SOPC/synthesis/submodules/altera_reset_controller.v Line: 290
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Warning (15058): PLL "sdram_pll:lol|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/db/sdram_pll_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:33
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during the Fitter is 17.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 105
Warning (169177): 47 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 89
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 89
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 89
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 89
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 119
    Info (169178): Pin GPIO_2_IN[0] uses I/O standard 3.3-V LVTTL at E15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 123
    Info (169178): Pin GPIO_2_IN[1] uses I/O standard 3.3-V LVTTL at E16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 123
    Info (169178): Pin GPIO_2_IN[2] uses I/O standard 3.3-V LVTTL at M16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 123
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 127
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 127
    Info (169178): Pin GPIO_2[6] uses I/O standard 3.3-V LVTTL at D15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[8] uses I/O standard 3.3-V LVTTL at F15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[9] uses I/O standard 3.3-V LVTTL at F16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[10] uses I/O standard 3.3-V LVTTL at F14 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[11] uses I/O standard 3.3-V LVTTL at G16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[12] uses I/O standard 3.3-V LVTTL at G15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 98
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 113
    Info (169178): Pin GPIO_2[0] uses I/O standard 3.3-V LVTTL at A14 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[1] uses I/O standard 3.3-V LVTTL at B16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[2] uses I/O standard 3.3-V LVTTL at C14 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[3] uses I/O standard 3.3-V LVTTL at C16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[4] uses I/O standard 3.3-V LVTTL at C15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[5] uses I/O standard 3.3-V LVTTL at D16 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin GPIO_2[7] uses I/O standard 3.3-V LVTTL at D14 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 80
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 86
    Info (169178): Pin LT24_ADC_PENIRQ_N uses I/O standard 3.3-V LVTTL at T9 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 135
    Info (169178): Pin LT24_ADC_BUSY uses I/O standard 3.3-V LVTTL at R9 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 133
    Info (169178): Pin LT24_ADC_DOUT uses I/O standard 3.3-V LVTTL at F13 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 134
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 86
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at M2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 111
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 105
Warning (169064): Following 11 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_2[6] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[8] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[9] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[10] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[11] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[12] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[0] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[2] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[3] has a permanently disabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[4] has a permanently enabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
    Info (169065): Pin GPIO_2[5] has a permanently enabled output enable File: /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.sv Line: 122
Info (144001): Generated suppressed messages file /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 1578 megabytes
    Info: Processing ended: Tue Mar 29 23:34:56 2016
    Info: Elapsed time: 00:01:41
    Info: Total CPU time (on all processors): 00:02:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/obronchain/git_projects/ELEC2103/Electronic/DE0_LT24/DE0_Nano.fit.smsg.


