# RISCV-CPU-Design
Bu ödev, Verilog dili kullanılarak bir **tek çevrim RISC-V işlemci tasarımı ve genişletilmesi** adımlarını içermektedir. Tasarımlar testbench'lerle doğrulanmış ve GtkWave çıktıları ile desteklenmiştir.
