TimeQuest Timing Analyzer report for ADC
Wed Mar 26 16:34:38 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK'
 12. Setup: 'UART:send_data|tx_clk_tick'
 13. Hold: 'UART:send_data|tx_clk_tick'
 14. Hold: 'CLK'
 15. Recovery: 'UART:send_data|tx_clk_tick'
 16. Removal: 'UART:send_data|tx_clk_tick'
 17. Minimum Pulse Width: 'CLK'
 18. Minimum Pulse Width: 'UART:send_data|tx_clk_tick'
 19. Minimum Pulse Width: 'UART:send_data|TRANSMIT:transmitter|step[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Setup Transfers
 27. Hold Transfers
 28. Recovery Transfers
 29. Removal Transfers
 30. Report TCCS
 31. Report RSKM
 32. Unconstrained Paths
 33. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ADC                                                ;
; Device Family      ; MAX V                                              ;
; Device Name        ; 5M1270ZT144A5                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; CLK                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                         ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:send_data|TRANSMIT:transmitter|step[0] } ;
; UART:send_data|tx_clk_tick                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:send_data|tx_clk_tick }                  ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+------------------------------------------------------------------+
; Fmax Summary                                                     ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 135.26 MHz ; 135.26 MHz      ; CLK                        ;      ;
; 145.05 MHz ; 145.05 MHz      ; UART:send_data|tx_clk_tick ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Setup Summary                                       ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -6.393 ; -74.800       ;
; UART:send_data|tx_clk_tick ; -6.118 ; -23.907       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Hold Summary                                        ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -3.359 ; -11.815       ;
; CLK                        ; 1.965  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Recovery Summary                                    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -8.178 ; -49.068       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Removal Summary                                    ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; UART:send_data|tx_clk_tick ; 2.450 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Minimum Pulse Width Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; CLK                                         ; -2.289 ; -2.289        ;
; UART:send_data|tx_clk_tick                  ; 0.230  ; 0.000         ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.500  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -6.393 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.055      ;
; -6.253 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.915      ;
; -6.249 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.911      ;
; -6.243 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.905      ;
; -6.103 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.765      ;
; -6.099 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.761      ;
; -6.069 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.731      ;
; -5.929 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.591      ;
; -5.925 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.587      ;
; -5.916 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.578      ;
; -5.776 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.438      ;
; -5.772 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.434      ;
; -5.772 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.434      ;
; -5.744 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.406      ;
; -5.709 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.371      ;
; -5.701 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.363      ;
; -5.632 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.294      ;
; -5.628 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.290      ;
; -5.569 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.231      ;
; -5.565 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.227      ;
; -5.561 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.223      ;
; -5.558 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.220      ;
; -5.557 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.219      ;
; -5.541 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.203      ;
; -5.507 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.169      ;
; -5.470 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.132      ;
; -5.410 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.072      ;
; -5.401 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.063      ;
; -5.397 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.059      ;
; -5.382 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.044      ;
; -5.359 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.021      ;
; -5.328 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.990      ;
; -5.303 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.965      ;
; -5.298 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.960      ;
; -5.296 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.958      ;
; -5.285 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.947      ;
; -5.284 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.946      ;
; -5.234 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.896      ;
; -5.178 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.840      ;
; -5.171 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.833      ;
; -5.159 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.821      ;
; -5.155 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.817      ;
; -5.150 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.812      ;
; -5.148 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.810      ;
; -5.136 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.798      ;
; -5.128 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.790      ;
; -5.120 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.782      ;
; -5.065 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.727      ;
; -5.049 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.711      ;
; -5.048 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.710      ;
; -5.032 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.694      ;
; -5.030 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.692      ;
; -5.025 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.687      ;
; -5.023 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.685      ;
; -5.011 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.673      ;
; -5.004 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.666      ;
; -4.998 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.660      ;
; -4.986 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.648      ;
; -4.939 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.601      ;
; -4.909 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.571      ;
; -4.907 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.569      ;
; -4.897 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.559      ;
; -4.884 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.546      ;
; -4.877 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.539      ;
; -4.854 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.516      ;
; -4.851 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.513      ;
; -4.846 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.508      ;
; -4.842 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.504      ;
; -4.842 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.504      ;
; -4.785 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.447      ;
; -4.759 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.421      ;
; -4.733 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.395      ;
; -4.707 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.369      ;
; -4.655 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.317      ;
; -4.645 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.307      ;
; -4.644 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.306      ;
; -4.636 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.298      ;
; -4.590 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.252      ;
; -4.566 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.228      ;
; -4.534 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.196      ;
; -4.484 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.146      ;
; -4.476 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.138      ;
; -4.453 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.115      ;
; -4.449 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.111      ;
; -4.417 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.079      ;
; -4.334 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.996      ;
; -4.328 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.990      ;
; -4.319 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.981      ;
; -4.298 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.960      ;
; -4.214 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.876      ;
; -4.160 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.822      ;
; -4.124 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.786      ;
; -4.060 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.722      ;
; -4.024 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.686      ;
; -4.024 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.686      ;
; -3.960 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.622      ;
; -3.955 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.617      ;
; -3.937 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.599      ;
; -3.921 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.583      ;
; -3.863 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.525      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                     ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; -6.118 ; UART:send_data|TRANSMIT:transmitter|latch[7] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -1.957     ; 4.323      ;
; -6.000 ; UART:send_data|TRANSMIT:transmitter|latch[5] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -2.163     ; 3.999      ;
; -5.894 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 6.556      ;
; -5.686 ; UART:send_data|TRANSMIT:transmitter|latch[4] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -1.957     ; 3.891      ;
; -5.538 ; UART:send_data|TRANSMIT:transmitter|latch[6] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -2.168     ; 3.532      ;
; -5.486 ; UART:send_data|TRANSMIT:transmitter|latch[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -1.952     ; 3.696      ;
; -5.099 ; UART:send_data|TRANSMIT:transmitter|latch[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -1.956     ; 3.305      ;
; -5.078 ; UART:send_data|TRANSMIT:transmitter|latch[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -1.945     ; 3.295      ;
; -4.985 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 5.647      ;
; -4.957 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 5.619      ;
; -4.903 ; UART:send_data|TRANSMIT:transmitter|latch[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -1.946     ; 3.119      ;
; -4.173 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.835      ;
; -4.138 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.800      ;
; -4.115 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.777      ;
; -3.961 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.623      ;
; -3.810 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.472      ;
; -3.355 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.017      ;
; -3.179 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.841      ;
; -3.084 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.746      ;
; -2.705 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.367      ;
; -2.509 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.171      ;
; -2.116 ; UART:send_data|TRANSMIT:transmitter|ready    ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.778      ;
; -1.554 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.216      ;
; -1.553 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.215      ;
; -0.228 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 5.928      ;
; 0.272  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 5.928      ;
; 0.730  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 4.970      ;
; 1.186  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 4.514      ;
; 1.230  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 4.970      ;
; 1.551  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 4.149      ;
; 1.686  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 4.514      ;
; 2.051  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 4.149      ;
; 3.175  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 2.525      ;
; 3.297  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 2.403      ;
; 3.675  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 2.525      ;
; 3.797  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 2.403      ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                      ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; -3.359 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 2.403      ;
; -3.237 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 2.525      ;
; -2.859 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 2.403      ;
; -2.737 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 2.525      ;
; -1.613 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 4.149      ;
; -1.566 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 4.196      ;
; -1.248 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 4.514      ;
; -1.113 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 4.149      ;
; -1.066 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 4.196      ;
; -0.792 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 4.970      ;
; -0.748 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 4.514      ;
; -0.292 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 4.970      ;
; 1.991  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.215      ;
; 1.992  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.216      ;
; 2.554  ; UART:send_data|TRANSMIT:transmitter|ready    ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.778      ;
; 2.947  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.171      ;
; 3.143  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.367      ;
; 3.522  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.746      ;
; 3.617  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.841      ;
; 3.647  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.871      ;
; 3.793  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.017      ;
; 4.248  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.472      ;
; 4.399  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.623      ;
; 4.553  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.777      ;
; 4.576  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.800      ;
; 4.611  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.835      ;
; 4.693  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.917      ;
; 4.922  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 5.146      ;
; 5.341  ; UART:send_data|TRANSMIT:transmitter|latch[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -1.946     ; 3.119      ;
; 5.516  ; UART:send_data|TRANSMIT:transmitter|latch[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -1.945     ; 3.295      ;
; 5.537  ; UART:send_data|TRANSMIT:transmitter|latch[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -1.956     ; 3.305      ;
; 5.924  ; UART:send_data|TRANSMIT:transmitter|latch[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -1.952     ; 3.696      ;
; 5.976  ; UART:send_data|TRANSMIT:transmitter|latch[6] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -2.168     ; 3.532      ;
; 6.124  ; UART:send_data|TRANSMIT:transmitter|latch[4] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -1.957     ; 3.891      ;
; 6.438  ; UART:send_data|TRANSMIT:transmitter|latch[5] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -2.163     ; 3.999      ;
; 6.556  ; UART:send_data|TRANSMIT:transmitter|latch[7] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -1.957     ; 4.323      ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.965 ; trigger                                   ; wr                              ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.189      ;
; 2.074 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.298      ;
; 2.166 ; trigger                                   ; trigger                         ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.390      ;
; 2.526 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.750      ;
; 2.587 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.811      ;
; 2.762 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.986      ;
; 2.891 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[1]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.115      ;
; 2.891 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.115      ;
; 3.002 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.226      ;
; 3.083 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.307      ;
; 3.108 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.332      ;
; 3.323 ; UART:send_data|TRANSMIT:transmitter|ready ; trigger                         ; UART:send_data|tx_clk_tick ; CLK         ; 0.000        ; -1.392     ; 2.155      ;
; 3.323 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.547      ;
; 3.373 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.597      ;
; 3.431 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.655      ;
; 3.444 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.668      ;
; 3.515 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.739      ;
; 3.557 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.781      ;
; 3.595 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.819      ;
; 3.658 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.882      ;
; 3.690 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.914      ;
; 3.711 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.935      ;
; 3.718 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.942      ;
; 3.725 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.949      ;
; 3.834 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.058      ;
; 3.926 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.150      ;
; 3.929 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.153      ;
; 3.952 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.176      ;
; 3.969 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.193      ;
; 3.987 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.211      ;
; 4.070 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.294      ;
; 4.107 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.331      ;
; 4.108 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.332      ;
; 4.137 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.361      ;
; 4.164 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[0]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.388      ;
; 4.204 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.428      ;
; 4.209 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.433      ;
; 4.217 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.441      ;
; 4.230 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.454      ;
; 4.238 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.462      ;
; 4.287 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.511      ;
; 4.321 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.545      ;
; 4.352 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.576      ;
; 4.356 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.580      ;
; 4.359 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.583      ;
; 4.383 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.607      ;
; 4.398 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.622      ;
; 4.445 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.669      ;
; 4.462 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[1]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.686      ;
; 4.462 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.686      ;
; 4.483 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.707      ;
; 4.496 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.720      ;
; 4.562 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.786      ;
; 4.598 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.822      ;
; 4.736 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.960      ;
; 4.742 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.966      ;
; 4.772 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.996      ;
; 4.855 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.079      ;
; 4.859 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.083      ;
; 4.865 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.089      ;
; 4.873 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.097      ;
; 4.877 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.101      ;
; 4.914 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.138      ;
; 4.922 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.146      ;
; 4.957 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.181      ;
; 4.973 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.197      ;
; 5.017 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.241      ;
; 5.028 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.252      ;
; 5.053 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.277      ;
; 5.065 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.289      ;
; 5.074 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.298      ;
; 5.082 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.306      ;
; 5.090 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.314      ;
; 5.138 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.362      ;
; 5.142 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.366      ;
; 5.145 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.369      ;
; 5.154 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.378      ;
; 5.171 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.395      ;
; 5.182 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.406      ;
; 5.258 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.482      ;
; 5.266 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.490      ;
; 5.280 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.504      ;
; 5.280 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.504      ;
; 5.282 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.506      ;
; 5.284 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.508      ;
; 5.289 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.513      ;
; 5.292 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.516      ;
; 5.294 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.518      ;
; 5.299 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.523      ;
; 5.305 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.529      ;
; 5.317 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.541      ;
; 5.319 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.543      ;
; 5.324 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.548      ;
; 5.328 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.552      ;
; 5.397 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.621      ;
; 5.406 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.630      ;
; 5.418 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.642      ;
; 5.442 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.666      ;
; 5.445 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.669      ;
; 5.470 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.694      ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; -8.178 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.840      ;
; -8.178 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.840      ;
; -8.178 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.840      ;
; -8.178 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.840      ;
; -8.178 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.840      ;
; -8.178 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.840      ;
; -6.768 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.430      ;
; -6.768 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.430      ;
; -6.768 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.430      ;
; -6.768 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.430      ;
; -6.768 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.430      ;
; -6.768 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.430      ;
; -6.572 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.234      ;
; -6.572 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.234      ;
; -6.572 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.234      ;
; -6.572 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.234      ;
; -6.572 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.234      ;
; -6.572 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 7.234      ;
; -4.685 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|ready   ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 1.392      ; 6.739      ;
; -4.685 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[0] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 1.392      ; 6.739      ;
; -4.685 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[3] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 1.392      ; 6.739      ;
; -4.685 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[2] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 1.392      ; 6.739      ;
; -4.685 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[1] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 1.392      ; 6.739      ;
; -4.685 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|TX      ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 1.392      ; 6.739      ;
; -2.512 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 8.212      ;
; -2.512 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 8.212      ;
; -2.512 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 8.212      ;
; -2.512 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 8.212      ;
; -2.512 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 8.212      ;
; -2.512 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 5.157      ; 8.212      ;
; -2.012 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 8.212      ;
; -2.012 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 8.212      ;
; -2.012 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 8.212      ;
; -2.012 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 8.212      ;
; -2.012 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 8.212      ;
; -2.012 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 5.157      ; 8.212      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; 2.450 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 8.212      ;
; 2.450 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 8.212      ;
; 2.450 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 8.212      ;
; 2.450 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 8.212      ;
; 2.450 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 8.212      ;
; 2.450 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 5.157      ; 8.212      ;
; 2.950 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 8.212      ;
; 2.950 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 8.212      ;
; 2.950 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 8.212      ;
; 2.950 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 8.212      ;
; 2.950 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 8.212      ;
; 2.950 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 5.157      ; 8.212      ;
; 5.123 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|ready   ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 1.392      ; 6.739      ;
; 5.123 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[0] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 1.392      ; 6.739      ;
; 5.123 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[3] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 1.392      ; 6.739      ;
; 5.123 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[2] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 1.392      ; 6.739      ;
; 5.123 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[1] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 1.392      ; 6.739      ;
; 5.123 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|TX      ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 1.392      ; 6.739      ;
; 7.010 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.234      ;
; 7.010 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.234      ;
; 7.010 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.234      ;
; 7.010 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.234      ;
; 7.010 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.234      ;
; 7.010 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.234      ;
; 7.206 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.430      ;
; 7.206 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.430      ;
; 7.206 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.430      ;
; 7.206 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.430      ;
; 7.206 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.430      ;
; 7.206 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 7.430      ;
; 8.616 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.840      ;
; 8.616 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.840      ;
; 8.616 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.840      ;
; 8.616 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.840      ;
; 8.616 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.840      ;
; 8.616 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.840      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                             ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; BIN~reg0                        ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; BIN~reg0                        ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[0]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[0]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[10] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[10] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[11] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[11] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[12] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[12] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[1]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[1]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[2]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[2]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[3]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[3]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[4]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[4]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[5]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[5]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[6]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[6]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[7]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[7]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[8]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[8]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[9]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[9]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_tick      ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_tick      ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; trigger                         ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; trigger                         ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; wr                              ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; wr                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; BIN~reg0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; BIN~reg0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_tick|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_tick|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; trigger|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; trigger|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; wr|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; wr|clk                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UART:send_data|tx_clk_tick'                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|TX      ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|TX      ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|ready   ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|ready   ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[1] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[1] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[2] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[2] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[3] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|tx_clk_tick|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|tx_clk_tick|regout                ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UART:send_data|TRANSMIT:transmitter|step[0]'                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|step[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|step[0]|regout         ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; ADC[*]    ; CLK                                         ; 12.417 ; 12.417 ; Rise       ; CLK                                         ;
;  ADC[0]   ; CLK                                         ; 12.286 ; 12.286 ; Rise       ; CLK                                         ;
;  ADC[1]   ; CLK                                         ; 12.417 ; 12.417 ; Rise       ; CLK                                         ;
;  ADC[2]   ; CLK                                         ; 11.492 ; 11.492 ; Rise       ; CLK                                         ;
;  ADC[3]   ; CLK                                         ; 10.997 ; 10.997 ; Rise       ; CLK                                         ;
;  ADC[4]   ; CLK                                         ; 10.791 ; 10.791 ; Rise       ; CLK                                         ;
;  ADC[5]   ; CLK                                         ; 10.344 ; 10.344 ; Rise       ; CLK                                         ;
;  ADC[6]   ; CLK                                         ; 10.005 ; 10.005 ; Rise       ; CLK                                         ;
;  ADC[7]   ; CLK                                         ; 9.109  ; 9.109  ; Rise       ; CLK                                         ;
; THR[*]    ; CLK                                         ; 11.082 ; 11.082 ; Rise       ; CLK                                         ;
;  THR[0]   ; CLK                                         ; 11.082 ; 11.082 ; Rise       ; CLK                                         ;
;  THR[1]   ; CLK                                         ; 10.582 ; 10.582 ; Rise       ; CLK                                         ;
;  THR[2]   ; CLK                                         ; 10.099 ; 10.099 ; Rise       ; CLK                                         ;
;  THR[3]   ; CLK                                         ; 10.263 ; 10.263 ; Rise       ; CLK                                         ;
;  THR[4]   ; CLK                                         ; 9.265  ; 9.265  ; Rise       ; CLK                                         ;
;  THR[5]   ; CLK                                         ; 8.774  ; 8.774  ; Rise       ; CLK                                         ;
;  THR[6]   ; CLK                                         ; 8.803  ; 8.803  ; Rise       ; CLK                                         ;
;  THR[7]   ; CLK                                         ; 7.896  ; 7.896  ; Rise       ; CLK                                         ;
; ADC[*]    ; UART:send_data|TRANSMIT:transmitter|step[0] ; 2.794  ; 2.794  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[0]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 2.794  ; 2.794  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[1]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 2.249  ; 2.249  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[2]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 2.774  ; 2.774  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[3]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.048  ; 1.048  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[4]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.213  ; 1.213  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[5]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.742  ; 0.742  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[6]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.850  ; 0.850  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[7]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.200  ; 1.200  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; ADC[*]    ; CLK                                         ; -6.949 ; -6.949 ; Rise       ; CLK                                         ;
;  ADC[0]   ; CLK                                         ; -7.677 ; -7.677 ; Rise       ; CLK                                         ;
;  ADC[1]   ; CLK                                         ; -8.290 ; -8.290 ; Rise       ; CLK                                         ;
;  ADC[2]   ; CLK                                         ; -7.738 ; -7.738 ; Rise       ; CLK                                         ;
;  ADC[3]   ; CLK                                         ; -7.535 ; -7.535 ; Rise       ; CLK                                         ;
;  ADC[4]   ; CLK                                         ; -7.391 ; -7.391 ; Rise       ; CLK                                         ;
;  ADC[5]   ; CLK                                         ; -7.403 ; -7.403 ; Rise       ; CLK                                         ;
;  ADC[6]   ; CLK                                         ; -7.122 ; -7.122 ; Rise       ; CLK                                         ;
;  ADC[7]   ; CLK                                         ; -6.949 ; -6.949 ; Rise       ; CLK                                         ;
; THR[*]    ; CLK                                         ; -5.793 ; -5.793 ; Rise       ; CLK                                         ;
;  THR[0]   ; CLK                                         ; -6.416 ; -6.416 ; Rise       ; CLK                                         ;
;  THR[1]   ; CLK                                         ; -6.512 ; -6.512 ; Rise       ; CLK                                         ;
;  THR[2]   ; CLK                                         ; -6.288 ; -6.288 ; Rise       ; CLK                                         ;
;  THR[3]   ; CLK                                         ; -6.850 ; -6.850 ; Rise       ; CLK                                         ;
;  THR[4]   ; CLK                                         ; -5.865 ; -5.865 ; Rise       ; CLK                                         ;
;  THR[5]   ; CLK                                         ; -5.833 ; -5.833 ; Rise       ; CLK                                         ;
;  THR[6]   ; CLK                                         ; -5.920 ; -5.920 ; Rise       ; CLK                                         ;
;  THR[7]   ; CLK                                         ; -5.793 ; -5.793 ; Rise       ; CLK                                         ;
; ADC[*]    ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.701  ; 0.701  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[0]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; -1.314 ; -1.314 ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[1]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; -0.567 ; -0.567 ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[2]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; -1.092 ; -1.092 ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[3]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.634  ; 0.634  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[4]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.276  ; 0.276  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[5]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.701  ; 0.701  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[6]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.593  ; 0.593  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[7]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.633  ; 0.633  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BIN       ; CLK                        ; 10.232 ; 10.232 ; Rise       ; CLK                        ;
; TX        ; UART:send_data|tx_clk_tick ; 12.310 ; 12.310 ; Rise       ; UART:send_data|tx_clk_tick ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BIN       ; CLK                        ; 10.232 ; 10.232 ; Rise       ; CLK                        ;
; TX        ; UART:send_data|tx_clk_tick ; 12.310 ; 12.310 ; Rise       ; UART:send_data|tx_clk_tick ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC[0]     ; DATA[0]     ; 9.937 ;    ;    ; 9.937 ;
; ADC[1]     ; DATA[1]     ; 9.569 ;    ;    ; 9.569 ;
; ADC[2]     ; DATA[2]     ; 9.583 ;    ;    ; 9.583 ;
; ADC[3]     ; DATA[3]     ; 9.415 ;    ;    ; 9.415 ;
; ADC[4]     ; DATA[4]     ; 9.018 ;    ;    ; 9.018 ;
; ADC[5]     ; DATA[5]     ; 8.991 ;    ;    ; 8.991 ;
; ADC[6]     ; DATA[6]     ; 9.021 ;    ;    ; 9.021 ;
; ADC[7]     ; DATA[7]     ; 9.015 ;    ;    ; 9.015 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC[0]     ; DATA[0]     ; 9.937 ;    ;    ; 9.937 ;
; ADC[1]     ; DATA[1]     ; 9.569 ;    ;    ; 9.569 ;
; ADC[2]     ; DATA[2]     ; 9.583 ;    ;    ; 9.583 ;
; ADC[3]     ; DATA[3]     ; 9.415 ;    ;    ; 9.415 ;
; ADC[4]     ; DATA[4]     ; 9.018 ;    ;    ; 9.018 ;
; ADC[5]     ; DATA[5]     ; 8.991 ;    ;    ; 8.991 ;
; ADC[6]     ; DATA[6]     ; 9.021 ;    ;    ; 9.021 ;
; ADC[7]     ; DATA[7]     ; 9.015 ;    ;    ; 9.015 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                      ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; CLK                        ; 228      ; 0        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; CLK                        ; 1        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 11       ; 19       ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 27       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                       ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; CLK                        ; 228      ; 0        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; CLK                        ; 1        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 11       ; 19       ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 27       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                   ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; UART:send_data|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 6        ; 6        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 18       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                    ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; UART:send_data|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 6        ; 6        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 18       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Mar 26 16:34:36 2014
Info: Command: quartus_sta ADC -c ADC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART:send_data|tx_clk_tick UART:send_data|tx_clk_tick
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name UART:send_data|TRANSMIT:transmitter|step[0] UART:send_data|TRANSMIT:transmitter|step[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.393             -74.800 CLK 
    Info (332119):    -6.118             -23.907 UART:send_data|tx_clk_tick 
Info (332146): Worst-case hold slack is -3.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.359             -11.815 UART:send_data|tx_clk_tick 
    Info (332119):     1.965               0.000 CLK 
Info (332146): Worst-case recovery slack is -8.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.178             -49.068 UART:send_data|tx_clk_tick 
Info (332146): Worst-case removal slack is 2.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.450               0.000 UART:send_data|tx_clk_tick 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):     0.230               0.000 UART:send_data|tx_clk_tick 
    Info (332119):     0.500               0.000 UART:send_data|TRANSMIT:transmitter|step[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 541 megabytes
    Info: Processing ended: Wed Mar 26 16:34:38 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


