<html xml:lang="ja-jp" lang="ja-jp">
<head>
<meta http-equiv="Content-Type" content="text/html; charset=utf-8"/>
<meta name="copyright" content="(C) Copyright 2005"/>
<meta name="DC.rights.owner" content="(C) Copyright 2005"/>
<meta name="DC.Type" content="concept"/>
<meta name="DC.Title" content="[Scope] ウィンドウ"/>
<meta name="DC.Format" content="XHTML"/>
<meta name="DC.Identifier" content="concept_aqj_x3c_d5"/>
<meta name="DC.Language" content="ja-JP"/>
<link rel="stylesheet" type="text/css" href="../commonltr-ja.css"/>
<title>[Scope] ウィンドウ</title>
</head>
<body id="concept_aqj_x3c_d5">


<h1 class="title topictitle1">[Scope] ウィンドウ</h1>

<div class="body conbody">
<div class="section">
<p class="p">[Scope] ウィンドウには、現在のシミュレーションのデザイン階層が表示されます。シミュレーション スコープは、エンティティまたはモジュール、ブロック、パッケージ、プロセスやタスクなどのサブプログラムなど、HDL デザインの階層パーティションです。[Scope] ウィンドウでスコープを選択すると、そのスコープに含まれる HDL オブジェクトすべてが <a class="xref" href="objects_window.html#concept_aqj_x3c_d5">[Objects] ウィンドウ</a>に表示されるので、デザインをすばやく確認できるようになっています。</p>

<div class="p">[Scope] ウィンドウの右クリック メニューには、シミュレーションのさまざまなスコープを管理できるコマンドが含まれており、選択したスコープ内のオブジェクトを [Waveform] ウィンドウに追加したり、選択したスコープを定義またはインスタンシエートするソース ファイルを開いたりできます。[Scope] ウィンドウのツールバーには、[Scope] ウィンドウに表示される内容をフィルターしたり管理できるコマンドが含まれます。<div Class="note_important"><span class="importanttitle">重要:</span> フィルター ボタンを使用してスコープを非表示にすると、スコープの種類に関係なく、そのスコープ内のすべてのスコープが非表示になります。</div>
</div>

<p class="p">ローカル ツールバーには、次のコマンドが含まれます。</p>

<div class="tablenoborder"><table cellpadding="4" cellspacing="0" summary="" id="concept_aqj_x3c_d5__table_rdz_bvv_y5" class="table" frame="void" border="0" rules="none">    <tbody class="tbody"> <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_c4l_lk2_p5" src="../../images/search_button.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Search</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">検索パターンを入力する検索フィールドが開きます。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_i32_nk2_p5" src="../../images/collapse_button.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Collapse all</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">すべてのスコープ階層の展開が閉じられます。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_oll_mk2_p5" src="../../images/expand_button.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Expand all</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">すべてのスコープ階層が展開されます。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_om3_4k2_p5" src="../../images/vhdl_entity.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">VHDL Entity</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">VHDL entity スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_xxq_kpc_ww" src="../../images/vhdl_package.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">VHDL Package</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">VHDL package スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_zkw_kpc_ww" src="../../images/vhdl_block.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">VHDL Block</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">VHDL block スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_h5r_cqc_ww" src="../../images/vhdl_process.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">VHDL Process</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">VHDL process スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_tdz_ppc_ww" src="../../images/verilog_module.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Verilog Module</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">Verilog module スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_xhb_qpc_ww" src="../../images/verilog_package.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Verilog Package</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">Verilog package スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_zjc_qpc_ww" src="../../images/verilog_block.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Verilog Block</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">Verilog block スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_rqd_qpc_ww" src="../../images/verilog_task.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Verilog Task</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">Verilog task スコープの表示または非表示を指定します。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_ngr_vpc_ww" src="../../images/verilog_process.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Verilog Process</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">Verilog process スコープの表示または非表示を指定します。</td>
</tr>
 </tbody>
 </table>
</div>

</div>

<div class="section"><h2 class="title sectiontitle">関連項目</h2>
<table cellpadding="4" cellspacing="0" summary="" id="concept_aqj_x3c_d5__simpletable_clj_v5r_b5" border="0" class="simpletable"><tr class="strow"> <td valign="top" class="stentry" width="4.761904761904762%"><img class="image" id="concept_aqj_x3c_d5__image_smm_1vr_b5" src="../../images/book_icon.png" alt="Icon"/></td>
 <td valign="top" class="stentry" width="95.23809523809524%"><cite class="cite">『Vivado<sup>®</sup> Design Suite ユーザー ガイド : ロジック シミュレーション』</cite> (UG900) の<a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug900-vivado-logic-simulation.pdf;a=xScopesWindow" target="_blank">「[Scopes] ウィンドウ」</a></td>
 </tr>
<tr class="strow"> <td valign="top" class="stentry"><img class="image" id="concept_aqj_x3c_d5__image_av4_jvr_b5" src="../../images/play.png" alt="Icon"/></td>
 <td valign="top" class="stentry"><a class="xref" href="http://japan.xilinx.com/video/hardware/logic-simulation.html" target="_blank">Vivado Design Suite QuickTake ビデオ : ロジック シミュレーション</a></td>
 </tr>
</table>

</div>

</div>


</body>
</html>