<stg><name>ethernet_axi_splitter</name>


<trans_list>

<trans id="294" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="295" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="296" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
codeRepl:32  %my_mac_address_V_rea = call i48 @_ssdm_op_Read.ap_stable.i48(i48 %my_mac_address_V)

]]></Node>
<StgValue><ssdm name="my_mac_address_V_rea"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="1">
<![CDATA[
codeRepl:46  %fsm_state_V_load = load i1* @fsm_state_V, align 1

]]></Node>
<StgValue><ssdm name="fsm_state_V_load"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="16" op_0_bw="16">
<![CDATA[
codeRepl:47  %mac_type_V_load = load i16* @mac_type_V, align 2

]]></Node>
<StgValue><ssdm name="mac_type_V_load"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:48  %ethernet_axi_id_V_lo = load i8* @ethernet_axi_id_V, align 1

]]></Node>
<StgValue><ssdm name="ethernet_axi_id_V_lo"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
codeRepl:52  br i1 %fsm_state_V_load, label %25, label %0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.axis.i64P.i8P.i1P(i64* %data_in_V_data_V, i8* %data_in_V_keep_V, i1* %data_in_V_last_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge435

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="73" op_0_bw="73" op_1_bw="64" op_2_bw="8" op_3_bw="1">
<![CDATA[
:0  %empty = call { i64, i8, i1 } @_ssdm_op_Read.axis.volatile.i64P.i8P.i1P(i64* %data_in_V_data_V, i8* %data_in_V_keep_V, i1* %data_in_V_last_V)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="64" op_0_bw="73">
<![CDATA[
:1  %tmp_data_V = extractvalue { i64, i8, i1 } %empty, 0

]]></Node>
<StgValue><ssdm name="tmp_data_V"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="8" op_0_bw="73">
<![CDATA[
:2  %tmp_keep_V = extractvalue { i64, i8, i1 } %empty, 1

]]></Node>
<StgValue><ssdm name="tmp_keep_V"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="73">
<![CDATA[
:3  %tmp_last_V = extractvalue { i64, i8, i1 } %empty, 2

]]></Node>
<StgValue><ssdm name="tmp_last_V"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="2" op_0_bw="2">
<![CDATA[
:4  %t_V = load i2* @word_count_V, align 1

]]></Node>
<StgValue><ssdm name="t_V"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
:5  %cond = icmp eq i2 %t_V, 0

]]></Node>
<StgValue><ssdm name="cond"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %cond, label %._crit_edge438, label %2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  %tmp_7 = icmp eq i2 %t_V, 1

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_7, label %3, label %._crit_edge439

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_3 = icmp eq i16 %mac_type_V_load, 0

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_3, label %._crit_edge439, label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_i = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 40, i32 47)

]]></Node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %p_Result_3_i = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 32, i32 39)

]]></Node>
<StgValue><ssdm name="p_Result_3_i"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:2  %tmp_i = call i16 @_ssdm_op_BitConcatenate.i16.i8.i8(i8 %p_Result_3_i, i8 %p_Result_i)

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:3  store i16 %tmp_i, i16* @mac_type_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_2 = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  store i8 %p_Result_2, i8* @ethernet_axi_id_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="0">
<![CDATA[
:6  br label %._crit_edge439

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge439:0  %word_count_V_flag = phi i1 [ false, %2 ], [ true, %4 ], [ true, %3 ]

]]></Node>
<StgValue><ssdm name="word_count_V_flag"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %23

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="48" op_0_bw="64">
<![CDATA[
._crit_edge438:0  %tmp_24 = trunc i64 %tmp_data_V to i48

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="1" op_0_bw="48" op_1_bw="48">
<![CDATA[
._crit_edge438:1  %tmp_6 = icmp eq i48 %tmp_24, %my_mac_address_V_rea

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="1" op_0_bw="48" op_1_bw="48">
<![CDATA[
._crit_edge438:2  %tmp_s = icmp eq i48 %tmp_24, -1

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge438:3  %or_cond = or i1 %tmp_6, %tmp_s

]]></Node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="16" op_0_bw="1">
<![CDATA[
._crit_edge438:4  %storemerge = zext i1 %or_cond to i16

]]></Node>
<StgValue><ssdm name="storemerge"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge438:5  store i16 %storemerge, i16* @mac_type_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge438:6  br label %23

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %word_count_V_flag_1 = phi i1 [ true, %._crit_edge438 ], [ %word_count_V_flag, %22 ]

]]></Node>
<StgValue><ssdm name="word_count_V_flag_1"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
:1  %word_count_V_new_1 = phi i2 [ 1, %._crit_edge438 ], [ -2, %22 ]

]]></Node>
<StgValue><ssdm name="word_count_V_new_1"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_last_V, label %24, label %._crit_edge458

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 true, i1* @fsm_state_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge458

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge458:0  %word_count_V_flag_2 = phi i1 [ true, %24 ], [ %word_count_V_flag_1, %23 ]

]]></Node>
<StgValue><ssdm name="word_count_V_flag_2"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
._crit_edge458:1  %word_count_V_new_2 = phi i2 [ 0, %24 ], [ %word_count_V_new_1, %23 ]

]]></Node>
<StgValue><ssdm name="word_count_V_new_2"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge458:2  br i1 %word_count_V_flag_2, label %mergeST, label %._crit_edge458.new

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="word_count_V_flag_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
mergeST:0  store i2 %word_count_V_new_2, i2* @word_count_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 false, i1* @fsm_state_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16">
<![CDATA[
._crit_edge439:1  %mac_type_V_loc_1 = phi i16 [ %mac_type_V_load, %2 ], [ %tmp_i, %4 ], [ %mac_type_V_load, %3 ]

]]></Node>
<StgValue><ssdm name="mac_type_V_loc_1"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge439:2  %ethernet_axi_id_V_lo_1 = phi i8 [ %ethernet_axi_id_V_lo, %2 ], [ %p_Result_2, %4 ], [ %ethernet_axi_id_V_lo, %3 ]

]]></Node>
<StgValue><ssdm name="ethernet_axi_id_V_lo_1"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge439:3  %tmp_10 = icmp eq i16 %mac_type_V_loc_1, 31232

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge439:4  br i1 %tmp_10, label %5, label %._crit_edge456

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_12 = icmp eq i8 %ethernet_axi_id_V_lo_1, 0

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_12, label %6, label %._crit_edge441

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge441:0  %tmp_14 = icmp eq i8 %ethernet_axi_id_V_lo_1, 1

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge441:1  br i1 %tmp_14, label %7, label %._crit_edge444

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge444:0  %tmp_16 = icmp eq i8 %ethernet_axi_id_V_lo_1, 2

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge444:1  br i1 %tmp_16, label %8, label %._crit_edge445

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge445:0  %tmp_18 = icmp eq i8 %ethernet_axi_id_V_lo_1, 3

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge445:1  br i1 %tmp_18, label %9, label %._crit_edge448

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge448:0  %tmp_19 = icmp eq i8 %ethernet_axi_id_V_lo_1, 4

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge448:1  br i1 %tmp_19, label %10, label %._crit_edge449

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge449:0  %tmp_20 = icmp eq i8 %ethernet_axi_id_V_lo_1, 5

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge449:1  br i1 %tmp_20, label %11, label %._crit_edge452

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge452:0  %tmp_21 = icmp eq i8 %ethernet_axi_id_V_lo_1, 6

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge452:1  br i1 %tmp_21, label %12, label %._crit_edge453

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge453:0  %tmp_22 = icmp eq i8 %ethernet_axi_id_V_lo_1, 7

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge453:1  br i1 %tmp_22, label %13, label %._crit_edge456

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge456:0  %tmp_23 = icmp eq i16 %mac_type_V_loc_1, 0

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge456:1  br i1 %tmp_23, label %._crit_edge457, label %14

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_2 = icmp eq i16 %mac_type_V_load, 31232

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_2, label %26, label %._crit_edge474

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_4 = icmp eq i8 %ethernet_axi_id_V_lo, 0

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_4, label %27, label %._crit_edge459

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge459:0  %tmp_9 = icmp eq i8 %ethernet_axi_id_V_lo, 1

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge459:1  br i1 %tmp_9, label %28, label %._crit_edge462

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge462:0  %tmp_8 = icmp eq i8 %ethernet_axi_id_V_lo, 2

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge462:1  br i1 %tmp_8, label %29, label %._crit_edge463

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge463:0  %tmp_1 = icmp eq i8 %ethernet_axi_id_V_lo, 3

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge463:1  br i1 %tmp_1, label %30, label %._crit_edge466

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge466:0  %tmp_5 = icmp eq i8 %ethernet_axi_id_V_lo, 4

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge466:1  br i1 %tmp_5, label %31, label %._crit_edge467

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge467:0  %tmp_11 = icmp eq i8 %ethernet_axi_id_V_lo, 5

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge467:1  br i1 %tmp_11, label %32, label %._crit_edge470

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge470:0  %tmp_13 = icmp eq i8 %ethernet_axi_id_V_lo, 6

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge470:1  br i1 %tmp_13, label %33, label %._crit_edge471

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge471:0  %tmp_15 = icmp eq i8 %ethernet_axi_id_V_lo, 7

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge471:1  br i1 %tmp_15, label %34, label %._crit_edge474

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge474:0  %tmp_17 = icmp eq i16 %mac_type_V_load, 0

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge474:1  br i1 %tmp_17, label %._crit_edge475, label %35

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="91" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="64" op_0_bw="64">
<![CDATA[
codeRepl:49  %tmp_data_V_1 = load i64* @prev_word_data_V, align 8

]]></Node>
<StgValue><ssdm name="tmp_data_V_1"/></StgValue>
</operation>

<operation id="92" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:50  %tmp_keep_V_1 = load i8* @prev_word_keep_V, align 1

]]></Node>
<StgValue><ssdm name="tmp_keep_V_1"/></StgValue>
</operation>

<operation id="93" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="1">
<![CDATA[
codeRepl:51  %tmp_last_V_1 = load i1* @prev_word_last_V, align 1

]]></Node>
<StgValue><ssdm name="tmp_last_V_1"/></StgValue>
</operation>

<operation id="94" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="0"/>
<literal name="tmp_23" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
<literal name="tmp_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %data_out_V_data_V, i8* %data_out_V_keep_V, i1* %data_out_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_7_V_data_V, i8* %ethernet_axi_7_V_keep_V, i1* %ethernet_axi_7_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="96" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_6_V_data_V, i8* %ethernet_axi_6_V_keep_V, i1* %ethernet_axi_6_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_5_V_data_V, i8* %ethernet_axi_5_V_keep_V, i1* %ethernet_axi_5_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="98" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_4_V_data_V, i8* %ethernet_axi_4_V_keep_V, i1* %ethernet_axi_4_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="99" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_3_V_data_V, i8* %ethernet_axi_3_V_keep_V, i1* %ethernet_axi_3_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_2_V_data_V, i8* %ethernet_axi_2_V_keep_V, i1* %ethernet_axi_2_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="101" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_1_V_data_V, i8* %ethernet_axi_1_V_keep_V, i1* %ethernet_axi_1_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_0_V_data_V, i8* %ethernet_axi_0_V_keep_V, i1* %ethernet_axi_0_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
:2  store i64 %tmp_data_V, i64* @prev_word_data_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  store i8 %tmp_keep_V, i8* @prev_word_keep_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  store i1 %tmp_last_V, i1* @prev_word_last_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="0"/>
<literal name="tmp_17" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %data_out_V_data_V, i8* %data_out_V_keep_V, i1* %data_out_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="107" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_7_V_data_V, i8* %ethernet_axi_7_V_keep_V, i1* %ethernet_axi_7_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_6_V_data_V, i8* %ethernet_axi_6_V_keep_V, i1* %ethernet_axi_6_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_5_V_data_V, i8* %ethernet_axi_5_V_keep_V, i1* %ethernet_axi_5_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_4_V_data_V, i8* %ethernet_axi_4_V_keep_V, i1* %ethernet_axi_4_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_3_V_data_V, i8* %ethernet_axi_3_V_keep_V, i1* %ethernet_axi_3_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="112" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_2_V_data_V, i8* %ethernet_axi_2_V_keep_V, i1* %ethernet_axi_2_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_1_V_data_V, i8* %ethernet_axi_1_V_keep_V, i1* %ethernet_axi_1_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="114" st_id="3" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_0_V_data_V, i8* %ethernet_axi_0_V_keep_V, i1* %ethernet_axi_0_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="115" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecBitsMap(i64* %data_in_V_data_V), !map !105

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecBitsMap(i8* %data_in_V_keep_V), !map !109

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecBitsMap(i1* %data_in_V_last_V), !map !113

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_0_V_data_V), !map !117

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_0_V_keep_V), !map !121

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_0_V_last_V), !map !125

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:6  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_1_V_data_V), !map !129

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:7  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_1_V_keep_V), !map !133

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:8  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_1_V_last_V), !map !137

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:9  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_2_V_data_V), !map !141

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="125" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:10  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_2_V_keep_V), !map !145

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:11  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_2_V_last_V), !map !149

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="127" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:12  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_3_V_data_V), !map !153

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="128" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:13  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_3_V_keep_V), !map !157

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:14  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_3_V_last_V), !map !161

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:15  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_4_V_data_V), !map !165

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="131" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:16  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_4_V_keep_V), !map !169

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="132" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:17  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_4_V_last_V), !map !173

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="133" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:18  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_5_V_data_V), !map !177

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:19  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_5_V_keep_V), !map !181

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="135" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:20  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_5_V_last_V), !map !185

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="136" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:21  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_6_V_data_V), !map !189

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="137" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:22  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_6_V_keep_V), !map !193

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="138" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:23  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_6_V_last_V), !map !197

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:24  call void (...)* @_ssdm_op_SpecBitsMap(i64* %ethernet_axi_7_V_data_V), !map !201

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="140" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:25  call void (...)* @_ssdm_op_SpecBitsMap(i8* %ethernet_axi_7_V_keep_V), !map !205

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="141" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:26  call void (...)* @_ssdm_op_SpecBitsMap(i1* %ethernet_axi_7_V_last_V), !map !209

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="142" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="0" op_1_bw="64">
<![CDATA[
codeRepl:27  call void (...)* @_ssdm_op_SpecBitsMap(i64* %data_out_V_data_V), !map !213

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:28  call void (...)* @_ssdm_op_SpecBitsMap(i8* %data_out_V_keep_V), !map !217

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="144" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
codeRepl:29  call void (...)* @_ssdm_op_SpecBitsMap(i1* %data_out_V_last_V), !map !221

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="145" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="0" op_1_bw="48">
<![CDATA[
codeRepl:30  call void (...)* @_ssdm_op_SpecBitsMap(i48 %my_mac_address_V), !map !225

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="146" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
codeRepl:31  call void (...)* @_ssdm_op_SpecTopModule([22 x i8]* @ethernet_axi_splitte) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="147" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
codeRepl:33  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="148" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:34  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="149" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:35  call void (...)* @_ssdm_op_SpecInterface(i64* %data_in_V_data_V, i8* %data_in_V_keep_V, i1* %data_in_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="150" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:36  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_0_V_data_V, i8* %ethernet_axi_0_V_keep_V, i1* %ethernet_axi_0_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:37  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_1_V_data_V, i8* %ethernet_axi_1_V_keep_V, i1* %ethernet_axi_1_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:38  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_2_V_data_V, i8* %ethernet_axi_2_V_keep_V, i1* %ethernet_axi_2_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="153" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:39  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_3_V_data_V, i8* %ethernet_axi_3_V_keep_V, i1* %ethernet_axi_3_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="154" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:40  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_4_V_data_V, i8* %ethernet_axi_4_V_keep_V, i1* %ethernet_axi_4_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="155" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:41  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_5_V_data_V, i8* %ethernet_axi_5_V_keep_V, i1* %ethernet_axi_5_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="156" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:42  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_6_V_data_V, i8* %ethernet_axi_6_V_keep_V, i1* %ethernet_axi_6_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:43  call void (...)* @_ssdm_op_SpecInterface(i64* %ethernet_axi_7_V_data_V, i8* %ethernet_axi_7_V_keep_V, i1* %ethernet_axi_7_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="158" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="32" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="0" op_18_bw="0">
<![CDATA[
codeRepl:44  call void (...)* @_ssdm_op_SpecInterface(i64* %data_out_V_data_V, i8* %data_out_V_keep_V, i1* %data_out_V_last_V, [5 x i8]* @p_str2, i32 1, i32 1, [5 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="159" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="0" op_1_bw="48" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:45  call void (...)* @_ssdm_op_SpecInterface(i48 %my_mac_address_V, [10 x i8]* @p_str4, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="160" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="0"/>
<literal name="tmp_23" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
<literal name="tmp_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %data_out_V_data_V, i8* %data_out_V_keep_V, i1* %data_out_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="161" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="0"/>
<literal name="tmp_23" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
<literal name="tmp_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge457

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="162" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge457:0  br label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_7_V_data_V, i8* %ethernet_axi_7_V_keep_V, i1* %ethernet_axi_7_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="164" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="166" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_6_V_data_V, i8* %ethernet_axi_6_V_keep_V, i1* %ethernet_axi_6_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="167" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
<literal name="tmp_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="168" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="169" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_5_V_data_V, i8* %ethernet_axi_5_V_keep_V, i1* %ethernet_axi_5_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="170" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="172" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_4_V_data_V, i8* %ethernet_axi_4_V_keep_V, i1* %ethernet_axi_4_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="174" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_3_V_data_V, i8* %ethernet_axi_3_V_keep_V, i1* %ethernet_axi_3_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="177" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="178" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_2_V_data_V, i8* %ethernet_axi_2_V_keep_V, i1* %ethernet_axi_2_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="179" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_1_V_data_V, i8* %ethernet_axi_1_V_keep_V, i1* %ethernet_axi_1_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="182" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="183" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_12" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %22

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="184" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_0_V_data_V, i8* %ethernet_axi_0_V_keep_V, i1* %ethernet_axi_0_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="185" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="cond" val="0"/>
<literal name="tmp_10" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %22

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="word_count_V_flag_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="0">
<![CDATA[
mergeST:1  br label %._crit_edge458.new

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="187" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge458.new:0  br label %._crit_edge435

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge435:0  br label %._crit_edge434

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="189" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="0"/>
<literal name="tmp_17" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %data_out_V_data_V, i8* %data_out_V_keep_V, i1* %data_out_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="190" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="0"/>
<literal name="tmp_17" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge475

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge475:0  br label %36

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="192" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_7_V_data_V, i8* %ethernet_axi_7_V_keep_V, i1* %ethernet_axi_7_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="193" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %36

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="194" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %37

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="195" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_6_V_data_V, i8* %ethernet_axi_6_V_keep_V, i1* %ethernet_axi_6_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %37

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="197" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %38

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="198" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_5_V_data_V, i8* %ethernet_axi_5_V_keep_V, i1* %ethernet_axi_5_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="199" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %38

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="200" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_4_V_data_V, i8* %ethernet_axi_4_V_keep_V, i1* %ethernet_axi_4_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="203" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %40

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="204" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_3_V_data_V, i8* %ethernet_axi_3_V_keep_V, i1* %ethernet_axi_3_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="205" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %40

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="206" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %41

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="207" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_2_V_data_V, i8* %ethernet_axi_2_V_keep_V, i1* %ethernet_axi_2_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="208" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %41

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="209" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %42

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="210" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_1_V_data_V, i8* %ethernet_axi_1_V_keep_V, i1* %ethernet_axi_1_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="211" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %42

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="212" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_4" val="0"/>
</and_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %43

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="213" st_id="4" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="64" op_5_bw="8" op_6_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.axis.volatile.i64P.i8P.i1P(i64* %ethernet_axi_0_V_data_V, i8* %ethernet_axi_0_V_keep_V, i1* %ethernet_axi_0_V_last_V, i64 %tmp_data_V_1, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="214" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %43

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="215" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="fsm_state_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge434

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="216" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="301" bw="0">
<![CDATA[
._crit_edge434:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
