Analysis & Synthesis report for PPL_v1
Fri Mar 18 14:58:15 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |top|SPI_Master_With_Single_CS:u1|r_SM_CS
 11. Registers Protected by Synthesis
 12. Registers Removed During Synthesis
 13. Removed Registers Triggering Further Register Optimizations
 14. General Register Statistics
 15. Inverted Register Statistics
 16. Multiplexer Restructuring Statistics (Restructuring Performed)
 17. Source assignments for Top-level Entity: |top
 18. Source assignments for sld_signaltap:auto_signaltap_0
 19. Parameter Settings for User Entity Instance: Top-level Entity: |top
 20. Parameter Settings for User Entity Instance: PPL_200MHz:p1|altpll:altpll_component
 21. Parameter Settings for User Entity Instance: SPI_Master_With_Single_CS:u1
 22. Parameter Settings for User Entity Instance: SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst
 23. Parameter Settings for Inferred Entity Instance: sld_signaltap:auto_signaltap_0
 24. altpll Parameter Settings by Entity Instance
 25. Port Connectivity Checks: "SPI_Master_With_Single_CS:u1"
 26. Port Connectivity Checks: "PPL_200MHz:p1"
 27. Signal Tap Logic Analyzer Settings
 28. Post-Synthesis Netlist Statistics for Top Partition
 29. Post-Synthesis Netlist Statistics for Partition sld_signaltap:auto_signaltap_0
 30. Post-Synthesis Netlist Statistics for Partition sld_hub:auto_hub
 31. Elapsed Time Per Partition
 32. Connections to In-System Debugging Instance "auto_signaltap_0"
 33. Analysis & Synthesis Messages
 34. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Mar 18 14:58:15 2022           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; PPL_v1                                          ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 3,391                                           ;
;     Total combinational functions  ; 922                                             ;
;     Dedicated logic registers      ; 2,989                                           ;
; Total registers                    ; 2989                                            ;
; Total pins                         ; 279                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 34,304                                          ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; top                ; PPL_v1             ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
;     Processor 7            ;   0.0%      ;
;     Processor 8            ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; File Name with User-Entered Path                                   ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                              ; Library     ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; src/SPI_Master_With_Single_CS.v                                    ; yes             ; User Verilog HDL File                        ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v                                    ;             ;
; src/SPI_Master.v                                                   ; yes             ; User Verilog HDL File                        ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v                                                   ;             ;
; src/top.v                                                          ; yes             ; User Verilog HDL File                        ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v                                                          ;             ;
; IP/PLL_200MHz/PPL_200MHz.v                                         ; yes             ; User Wizard-Generated File                   ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/IP/PLL_200MHz/PPL_200MHz.v                                         ;             ;
; altpll.tdf                                                         ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altpll.tdf                                                                          ;             ;
; aglobal201.inc                                                     ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/aglobal201.inc                                                                      ;             ;
; stratix_pll.inc                                                    ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/stratix_pll.inc                                                                     ;             ;
; stratixii_pll.inc                                                  ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/stratixii_pll.inc                                                                   ;             ;
; cycloneii_pll.inc                                                  ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/cycloneii_pll.inc                                                                   ;             ;
; db/PPL_200MHz_altpll.v                                             ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/PPL_200MHz_altpll.v                                             ;             ;
; sld_signaltap.vhd                                                  ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_signaltap.vhd                                                                   ;             ;
; sld_signaltap_impl.vhd                                             ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd                                                              ;             ;
; sld_ela_control.vhd                                                ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_ela_control.vhd                                                                 ;             ;
; lpm_shiftreg.tdf                                                   ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_shiftreg.tdf                                                                    ;             ;
; lpm_constant.inc                                                   ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_constant.inc                                                                    ;             ;
; dffeea.inc                                                         ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/dffeea.inc                                                                          ;             ;
; sld_mbpmg.vhd                                                      ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_mbpmg.vhd                                                                       ;             ;
; sld_ela_trigger_flow_mgr.vhd                                       ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_ela_trigger_flow_mgr.vhd                                                        ;             ;
; sld_buffer_manager.vhd                                             ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd                                                              ;             ;
; altsyncram.tdf                                                     ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altsyncram.tdf                                                                      ;             ;
; stratix_ram_block.inc                                              ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                               ;             ;
; lpm_mux.inc                                                        ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_mux.inc                                                                         ;             ;
; lpm_decode.inc                                                     ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_decode.inc                                                                      ;             ;
; a_rdenreg.inc                                                      ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                                       ;             ;
; altrom.inc                                                         ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altrom.inc                                                                          ;             ;
; altram.inc                                                         ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altram.inc                                                                          ;             ;
; altdpram.inc                                                       ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altdpram.inc                                                                        ;             ;
; db/altsyncram_f524.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/altsyncram_f524.tdf                                             ;             ;
; altdpram.tdf                                                       ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altdpram.tdf                                                                        ;             ;
; memmodes.inc                                                       ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/others/maxplus2/memmodes.inc                                                                      ;             ;
; a_hdffe.inc                                                        ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/a_hdffe.inc                                                                         ;             ;
; alt_le_rden_reg.inc                                                ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/alt_le_rden_reg.inc                                                                 ;             ;
; altsyncram.inc                                                     ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altsyncram.inc                                                                      ;             ;
; lpm_mux.tdf                                                        ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_mux.tdf                                                                         ;             ;
; muxlut.inc                                                         ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/muxlut.inc                                                                          ;             ;
; bypassff.inc                                                       ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/bypassff.inc                                                                        ;             ;
; altshift.inc                                                       ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altshift.inc                                                                        ;             ;
; db/mux_0tc.tdf                                                     ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/mux_0tc.tdf                                                     ;             ;
; lpm_decode.tdf                                                     ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_decode.tdf                                                                      ;             ;
; declut.inc                                                         ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/declut.inc                                                                          ;             ;
; lpm_compare.inc                                                    ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_compare.inc                                                                     ;             ;
; db/decode_dvf.tdf                                                  ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/decode_dvf.tdf                                                  ;             ;
; lpm_counter.tdf                                                    ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_counter.tdf                                                                     ;             ;
; lpm_add_sub.inc                                                    ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                                     ;             ;
; cmpconst.inc                                                       ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/cmpconst.inc                                                                        ;             ;
; lpm_counter.inc                                                    ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_counter.inc                                                                     ;             ;
; alt_counter_stratix.inc                                            ; yes             ; Megafunction                                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/alt_counter_stratix.inc                                                             ;             ;
; db/cntr_sgi.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_sgi.tdf                                                    ;             ;
; db/cmpr_tgc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cmpr_tgc.tdf                                                    ;             ;
; db/cntr_h6j.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_h6j.tdf                                                    ;             ;
; db/cntr_jgi.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_jgi.tdf                                                    ;             ;
; db/cmpr_rgc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cmpr_rgc.tdf                                                    ;             ;
; db/cntr_23j.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_23j.tdf                                                    ;             ;
; db/cmpr_ngc.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cmpr_ngc.tdf                                                    ;             ;
; sld_rom_sr.vhd                                                     ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                      ;             ;
; sld_jtag_endpoint_adapter.vhd                                      ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                                       ;             ;
; sld_jtag_endpoint_adapter_impl.sv                                  ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                                   ;             ;
; sld_hub.vhd                                                        ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_hub.vhd                                                                         ; altera_sld  ;
; db/ip/sldf2993021/alt_sld_fab.v                                    ; yes             ; Encrypted Auto-Found Verilog HDL File        ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/alt_sld_fab.v                                    ; alt_sld_fab ;
; db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab.v             ; yes             ; Encrypted Auto-Found Verilog HDL File        ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab.v             ; alt_sld_fab ;
; db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; yes             ; Auto-Found SystemVerilog HDL File            ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; alt_sld_fab ;
; db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; alt_sld_fab ;
; db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; yes             ; Encrypted Auto-Found VHDL File               ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; alt_sld_fab ;
; db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; alt_sld_fab ;
; sld_jtag_hub.vhd                                                   ; yes             ; Encrypted Megafunction                       ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                    ;             ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                           ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 3,391                                                                                   ;
;                                             ;                                                                                         ;
; Total combinational functions               ; 922                                                                                     ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 378                                                                                     ;
;     -- 3 input functions                    ; 299                                                                                     ;
;     -- <=2 input functions                  ; 245                                                                                     ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 746                                                                                     ;
;     -- arithmetic mode                      ; 176                                                                                     ;
;                                             ;                                                                                         ;
; Total registers                             ; 2989                                                                                    ;
;     -- Dedicated logic registers            ; 2989                                                                                    ;
;     -- I/O registers                        ; 0                                                                                       ;
;                                             ;                                                                                         ;
; I/O pins                                    ; 279                                                                                     ;
; Total memory bits                           ; 34304                                                                                   ;
;                                             ;                                                                                         ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                       ;
;                                             ;                                                                                         ;
; Total PLLs                                  ; 1                                                                                       ;
;     -- PLLs                                 ; 1                                                                                       ;
;                                             ;                                                                                         ;
; Maximum fan-out node                        ; PPL_200MHz:p1|altpll:altpll_component|PPL_200MHz_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 2450                                                                                    ;
; Total fan-out                               ; 13647                                                                                   ;
; Average fan-out                             ; 3.00                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top                                                                                                                                    ; 922 (202)           ; 2989 (1747)               ; 34304       ; 0            ; 0       ; 0         ; 279  ; 0            ; |top                                                                                                                                                                                                                                                                                                                                            ; top                               ; work         ;
;    |PPL_200MHz:p1|                                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|PPL_200MHz:p1                                                                                                                                                                                                                                                                                                                              ; PPL_200MHz                        ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|PPL_200MHz:p1|altpll:altpll_component                                                                                                                                                                                                                                                                                                      ; altpll                            ; work         ;
;          |PPL_200MHz_altpll:auto_generated|                                                                                             ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|PPL_200MHz:p1|altpll:altpll_component|PPL_200MHz_altpll:auto_generated                                                                                                                                                                                                                                                                     ; PPL_200MHz_altpll                 ; work         ;
;    |SPI_Master_With_Single_CS:u1|                                                                                                       ; 48 (12)             ; 35 (7)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|SPI_Master_With_Single_CS:u1                                                                                                                                                                                                                                                                                                               ; SPI_Master_With_Single_CS         ; work         ;
;       |SPI_Master:SPI_Master_Inst|                                                                                                      ; 36 (36)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst                                                                                                                                                                                                                                                                                    ; SPI_Master                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 124 (1)             ; 90 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 123 (0)             ; 90 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 123 (0)             ; 90 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 123 (1)             ; 90 (5)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 122 (0)             ; 85 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 122 (83)            ; 85 (57)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 548 (2)             ; 1117 (134)                ; 34304       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 546 (0)             ; 983 (0)                   ; 34304       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 546 (88)            ; 983 (346)                 ; 34304       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 21 (0)              ; 58 (58)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 19 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_0tc:auto_generated|                                                                                              ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_0tc:auto_generated                                                                                                                              ; mux_0tc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)                     ; 34304       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_f524:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)                     ; 34304       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_f524:auto_generated                                                                                                                                                 ; altsyncram_f524                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 17 (17)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)             ; 13 (13)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 74 (74)             ; 54 (54)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 158 (1)             ; 351 (1)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 134 (0)             ; 335 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 201 (201)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 134 (0)             ; 134 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 23 (23)             ; 11 (1)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 144 (11)            ; 127 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)               ; 7 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_sgi:auto_generated|                                                                                             ; 9 (9)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sgi:auto_generated                                                             ; cntr_sgi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 9 (0)               ; 9 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_h6j:auto_generated|                                                                                             ; 9 (9)               ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated                                                                                      ; cntr_h6j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)               ; 5 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_jgi:auto_generated|                                                                                             ; 7 (7)               ; 5 (5)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jgi:auto_generated                                                                            ; cntr_jgi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 1 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 19 (19)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 67 (67)             ; 67 (67)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 19 (19)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_f524:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 67           ; 512          ; 67           ; 34304 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                                 ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                          ; IP Include File            ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                            ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                            ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                            ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                            ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                            ;
; Altera ; ALTPLL       ; 21.1    ; N/A          ; N/A          ; |top|PPL_200MHz:p1                                                                                                                                                                                                                                                       ; IP/PLL_200MHz/PPL_200MHz.v ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------+
; State Machine - |top|SPI_Master_With_Single_CS:u1|r_SM_CS                   ;
+---------------------+--------------+---------------------+------------------+
; Name                ; r_SM_CS.IDLE ; r_SM_CS.CS_INACTIVE ; r_SM_CS.TRANSFER ;
+---------------------+--------------+---------------------+------------------+
; r_SM_CS.IDLE        ; 0            ; 0                   ; 0                ;
; r_SM_CS.TRANSFER    ; 1            ; 0                   ; 1                ;
; r_SM_CS.CS_INACTIVE ; 1            ; 1                   ; 0                ;
+---------------------+--------------+---------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                                            ;
+---------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                               ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+---------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; phase[96][1]                                ; yes                                                              ; yes                                        ;
; phase[96][0]                                ; yes                                                              ; yes                                        ;
; phase[97][15]                               ; yes                                                              ; yes                                        ;
; phase[97][14]                               ; yes                                                              ; yes                                        ;
; phase[97][13]                               ; yes                                                              ; yes                                        ;
; phase[97][12]                               ; yes                                                              ; yes                                        ;
; phase[97][11]                               ; yes                                                              ; yes                                        ;
; phase[97][10]                               ; yes                                                              ; yes                                        ;
; phase[97][9]                                ; yes                                                              ; yes                                        ;
; phase[97][8]                                ; yes                                                              ; yes                                        ;
; phase[97][7]                                ; yes                                                              ; yes                                        ;
; phase[97][6]                                ; yes                                                              ; yes                                        ;
; phase[97][5]                                ; yes                                                              ; yes                                        ;
; phase[97][4]                                ; yes                                                              ; yes                                        ;
; phase[97][3]                                ; yes                                                              ; yes                                        ;
; phase[97][2]                                ; yes                                                              ; yes                                        ;
; phase[97][1]                                ; yes                                                              ; yes                                        ;
; phase[97][0]                                ; yes                                                              ; yes                                        ;
; phase[98][15]                               ; yes                                                              ; yes                                        ;
; phase[98][14]                               ; yes                                                              ; yes                                        ;
; phase[98][13]                               ; yes                                                              ; yes                                        ;
; phase[98][12]                               ; yes                                                              ; yes                                        ;
; phase[98][11]                               ; yes                                                              ; yes                                        ;
; phase[98][10]                               ; yes                                                              ; yes                                        ;
; phase[98][9]                                ; yes                                                              ; yes                                        ;
; phase[98][8]                                ; yes                                                              ; yes                                        ;
; phase[98][7]                                ; yes                                                              ; yes                                        ;
; phase[98][6]                                ; yes                                                              ; yes                                        ;
; phase[98][5]                                ; yes                                                              ; yes                                        ;
; phase[98][4]                                ; yes                                                              ; yes                                        ;
; phase[98][3]                                ; yes                                                              ; yes                                        ;
; phase[98][2]                                ; yes                                                              ; yes                                        ;
; phase[98][1]                                ; yes                                                              ; yes                                        ;
; phase[98][0]                                ; yes                                                              ; yes                                        ;
; phase[96][2]                                ; yes                                                              ; yes                                        ;
; phase[96][3]                                ; yes                                                              ; yes                                        ;
; phase[96][4]                                ; yes                                                              ; yes                                        ;
; phase[96][5]                                ; yes                                                              ; yes                                        ;
; phase[96][6]                                ; yes                                                              ; yes                                        ;
; phase[96][7]                                ; yes                                                              ; yes                                        ;
; phase[96][8]                                ; yes                                                              ; yes                                        ;
; phase[96][9]                                ; yes                                                              ; yes                                        ;
; phase[96][10]                               ; yes                                                              ; yes                                        ;
; phase[96][11]                               ; yes                                                              ; yes                                        ;
; phase[96][12]                               ; yes                                                              ; yes                                        ;
; phase[96][13]                               ; yes                                                              ; yes                                        ;
; phase[96][14]                               ; yes                                                              ; yes                                        ;
; phase[96][15]                               ; yes                                                              ; yes                                        ;
; phase[95][0]                                ; yes                                                              ; yes                                        ;
; phase[95][1]                                ; yes                                                              ; yes                                        ;
; phase[95][2]                                ; yes                                                              ; yes                                        ;
; phase[95][3]                                ; yes                                                              ; yes                                        ;
; phase[95][4]                                ; yes                                                              ; yes                                        ;
; phase[95][5]                                ; yes                                                              ; yes                                        ;
; phase[95][6]                                ; yes                                                              ; yes                                        ;
; phase[95][7]                                ; yes                                                              ; yes                                        ;
; phase[95][8]                                ; yes                                                              ; yes                                        ;
; phase[95][9]                                ; yes                                                              ; yes                                        ;
; phase[95][10]                               ; yes                                                              ; yes                                        ;
; phase[95][11]                               ; yes                                                              ; yes                                        ;
; phase[95][12]                               ; yes                                                              ; yes                                        ;
; phase[95][13]                               ; yes                                                              ; yes                                        ;
; phase[95][14]                               ; yes                                                              ; yes                                        ;
; phase[95][15]                               ; yes                                                              ; yes                                        ;
; phase[94][0]                                ; yes                                                              ; yes                                        ;
; phase[94][1]                                ; yes                                                              ; yes                                        ;
; phase[94][2]                                ; yes                                                              ; yes                                        ;
; phase[94][3]                                ; yes                                                              ; yes                                        ;
; phase[94][4]                                ; yes                                                              ; yes                                        ;
; phase[94][5]                                ; yes                                                              ; yes                                        ;
; phase[94][6]                                ; yes                                                              ; yes                                        ;
; phase[94][7]                                ; yes                                                              ; yes                                        ;
; phase[94][8]                                ; yes                                                              ; yes                                        ;
; phase[94][9]                                ; yes                                                              ; yes                                        ;
; phase[94][10]                               ; yes                                                              ; yes                                        ;
; phase[94][11]                               ; yes                                                              ; yes                                        ;
; phase[94][12]                               ; yes                                                              ; yes                                        ;
; phase[94][13]                               ; yes                                                              ; yes                                        ;
; phase[94][14]                               ; yes                                                              ; yes                                        ;
; phase[94][15]                               ; yes                                                              ; yes                                        ;
; phase[93][0]                                ; yes                                                              ; yes                                        ;
; phase[93][1]                                ; yes                                                              ; yes                                        ;
; phase[93][2]                                ; yes                                                              ; yes                                        ;
; phase[93][3]                                ; yes                                                              ; yes                                        ;
; phase[93][4]                                ; yes                                                              ; yes                                        ;
; phase[93][5]                                ; yes                                                              ; yes                                        ;
; phase[93][6]                                ; yes                                                              ; yes                                        ;
; phase[93][7]                                ; yes                                                              ; yes                                        ;
; phase[93][8]                                ; yes                                                              ; yes                                        ;
; phase[93][9]                                ; yes                                                              ; yes                                        ;
; phase[93][10]                               ; yes                                                              ; yes                                        ;
; phase[93][11]                               ; yes                                                              ; yes                                        ;
; phase[93][12]                               ; yes                                                              ; yes                                        ;
; phase[93][13]                               ; yes                                                              ; yes                                        ;
; phase[93][14]                               ; yes                                                              ; yes                                        ;
; phase[93][15]                               ; yes                                                              ; yes                                        ;
; phase[92][0]                                ; yes                                                              ; yes                                        ;
; phase[92][1]                                ; yes                                                              ; yes                                        ;
; phase[92][2]                                ; yes                                                              ; yes                                        ;
; phase[92][3]                                ; yes                                                              ; yes                                        ;
; phase[92][4]                                ; yes                                                              ; yes                                        ;
; phase[92][5]                                ; yes                                                              ; yes                                        ;
; phase[92][6]                                ; yes                                                              ; yes                                        ;
; phase[92][7]                                ; yes                                                              ; yes                                        ;
; phase[92][8]                                ; yes                                                              ; yes                                        ;
; phase[92][9]                                ; yes                                                              ; yes                                        ;
; phase[92][10]                               ; yes                                                              ; yes                                        ;
; phase[92][11]                               ; yes                                                              ; yes                                        ;
; phase[92][12]                               ; yes                                                              ; yes                                        ;
; phase[92][13]                               ; yes                                                              ; yes                                        ;
; phase[92][14]                               ; yes                                                              ; yes                                        ;
; phase[92][15]                               ; yes                                                              ; yes                                        ;
; phase[91][0]                                ; yes                                                              ; yes                                        ;
; phase[91][1]                                ; yes                                                              ; yes                                        ;
; phase[91][2]                                ; yes                                                              ; yes                                        ;
; phase[91][3]                                ; yes                                                              ; yes                                        ;
; phase[91][4]                                ; yes                                                              ; yes                                        ;
; phase[91][5]                                ; yes                                                              ; yes                                        ;
; phase[91][6]                                ; yes                                                              ; yes                                        ;
; phase[91][7]                                ; yes                                                              ; yes                                        ;
; phase[91][8]                                ; yes                                                              ; yes                                        ;
; phase[91][9]                                ; yes                                                              ; yes                                        ;
; phase[91][10]                               ; yes                                                              ; yes                                        ;
; phase[91][11]                               ; yes                                                              ; yes                                        ;
; phase[91][12]                               ; yes                                                              ; yes                                        ;
; phase[91][13]                               ; yes                                                              ; yes                                        ;
; phase[91][14]                               ; yes                                                              ; yes                                        ;
; phase[91][15]                               ; yes                                                              ; yes                                        ;
; phase[90][0]                                ; yes                                                              ; yes                                        ;
; phase[90][1]                                ; yes                                                              ; yes                                        ;
; phase[90][2]                                ; yes                                                              ; yes                                        ;
; phase[90][3]                                ; yes                                                              ; yes                                        ;
; phase[90][4]                                ; yes                                                              ; yes                                        ;
; phase[90][5]                                ; yes                                                              ; yes                                        ;
; phase[90][6]                                ; yes                                                              ; yes                                        ;
; phase[90][7]                                ; yes                                                              ; yes                                        ;
; phase[90][8]                                ; yes                                                              ; yes                                        ;
; phase[90][9]                                ; yes                                                              ; yes                                        ;
; phase[90][10]                               ; yes                                                              ; yes                                        ;
; phase[90][11]                               ; yes                                                              ; yes                                        ;
; phase[90][12]                               ; yes                                                              ; yes                                        ;
; phase[90][13]                               ; yes                                                              ; yes                                        ;
; phase[90][14]                               ; yes                                                              ; yes                                        ;
; phase[90][15]                               ; yes                                                              ; yes                                        ;
; phase[89][0]                                ; yes                                                              ; yes                                        ;
; phase[89][1]                                ; yes                                                              ; yes                                        ;
; phase[89][2]                                ; yes                                                              ; yes                                        ;
; phase[89][3]                                ; yes                                                              ; yes                                        ;
; phase[89][4]                                ; yes                                                              ; yes                                        ;
; phase[89][5]                                ; yes                                                              ; yes                                        ;
; phase[89][6]                                ; yes                                                              ; yes                                        ;
; phase[89][7]                                ; yes                                                              ; yes                                        ;
; phase[89][8]                                ; yes                                                              ; yes                                        ;
; phase[89][9]                                ; yes                                                              ; yes                                        ;
; phase[89][10]                               ; yes                                                              ; yes                                        ;
; phase[89][11]                               ; yes                                                              ; yes                                        ;
; phase[89][12]                               ; yes                                                              ; yes                                        ;
; phase[89][13]                               ; yes                                                              ; yes                                        ;
; phase[89][14]                               ; yes                                                              ; yes                                        ;
; phase[89][15]                               ; yes                                                              ; yes                                        ;
; phase[88][0]                                ; yes                                                              ; yes                                        ;
; phase[88][1]                                ; yes                                                              ; yes                                        ;
; phase[88][2]                                ; yes                                                              ; yes                                        ;
; phase[88][3]                                ; yes                                                              ; yes                                        ;
; phase[88][4]                                ; yes                                                              ; yes                                        ;
; phase[88][5]                                ; yes                                                              ; yes                                        ;
; phase[88][6]                                ; yes                                                              ; yes                                        ;
; phase[88][7]                                ; yes                                                              ; yes                                        ;
; phase[88][8]                                ; yes                                                              ; yes                                        ;
; phase[88][9]                                ; yes                                                              ; yes                                        ;
; phase[88][10]                               ; yes                                                              ; yes                                        ;
; phase[88][11]                               ; yes                                                              ; yes                                        ;
; phase[88][12]                               ; yes                                                              ; yes                                        ;
; phase[88][13]                               ; yes                                                              ; yes                                        ;
; phase[88][14]                               ; yes                                                              ; yes                                        ;
; phase[88][15]                               ; yes                                                              ; yes                                        ;
; phase[87][0]                                ; yes                                                              ; yes                                        ;
; phase[87][1]                                ; yes                                                              ; yes                                        ;
; phase[87][2]                                ; yes                                                              ; yes                                        ;
; phase[87][3]                                ; yes                                                              ; yes                                        ;
; phase[87][4]                                ; yes                                                              ; yes                                        ;
; phase[87][5]                                ; yes                                                              ; yes                                        ;
; phase[87][6]                                ; yes                                                              ; yes                                        ;
; phase[87][7]                                ; yes                                                              ; yes                                        ;
; phase[87][8]                                ; yes                                                              ; yes                                        ;
; phase[87][9]                                ; yes                                                              ; yes                                        ;
; phase[87][10]                               ; yes                                                              ; yes                                        ;
; phase[87][11]                               ; yes                                                              ; yes                                        ;
; phase[87][12]                               ; yes                                                              ; yes                                        ;
; phase[87][13]                               ; yes                                                              ; yes                                        ;
; phase[87][14]                               ; yes                                                              ; yes                                        ;
; phase[87][15]                               ; yes                                                              ; yes                                        ;
; phase[86][0]                                ; yes                                                              ; yes                                        ;
; phase[86][1]                                ; yes                                                              ; yes                                        ;
; phase[86][2]                                ; yes                                                              ; yes                                        ;
; phase[86][3]                                ; yes                                                              ; yes                                        ;
; phase[86][4]                                ; yes                                                              ; yes                                        ;
; phase[86][5]                                ; yes                                                              ; yes                                        ;
; phase[86][6]                                ; yes                                                              ; yes                                        ;
; phase[86][7]                                ; yes                                                              ; yes                                        ;
; phase[86][8]                                ; yes                                                              ; yes                                        ;
; phase[86][9]                                ; yes                                                              ; yes                                        ;
; phase[86][10]                               ; yes                                                              ; yes                                        ;
; phase[86][11]                               ; yes                                                              ; yes                                        ;
; phase[86][12]                               ; yes                                                              ; yes                                        ;
; phase[86][13]                               ; yes                                                              ; yes                                        ;
; phase[86][14]                               ; yes                                                              ; yes                                        ;
; phase[86][15]                               ; yes                                                              ; yes                                        ;
; phase[85][0]                                ; yes                                                              ; yes                                        ;
; phase[85][1]                                ; yes                                                              ; yes                                        ;
; phase[85][2]                                ; yes                                                              ; yes                                        ;
; phase[85][3]                                ; yes                                                              ; yes                                        ;
; phase[85][4]                                ; yes                                                              ; yes                                        ;
; phase[85][5]                                ; yes                                                              ; yes                                        ;
; phase[85][6]                                ; yes                                                              ; yes                                        ;
; phase[85][7]                                ; yes                                                              ; yes                                        ;
; phase[85][8]                                ; yes                                                              ; yes                                        ;
; phase[85][9]                                ; yes                                                              ; yes                                        ;
; phase[85][10]                               ; yes                                                              ; yes                                        ;
; phase[85][11]                               ; yes                                                              ; yes                                        ;
; phase[85][12]                               ; yes                                                              ; yes                                        ;
; phase[85][13]                               ; yes                                                              ; yes                                        ;
; phase[85][14]                               ; yes                                                              ; yes                                        ;
; phase[85][15]                               ; yes                                                              ; yes                                        ;
; phase[84][0]                                ; yes                                                              ; yes                                        ;
; phase[84][1]                                ; yes                                                              ; yes                                        ;
; phase[84][2]                                ; yes                                                              ; yes                                        ;
; phase[84][3]                                ; yes                                                              ; yes                                        ;
; phase[84][4]                                ; yes                                                              ; yes                                        ;
; phase[84][5]                                ; yes                                                              ; yes                                        ;
; phase[84][6]                                ; yes                                                              ; yes                                        ;
; phase[84][7]                                ; yes                                                              ; yes                                        ;
; phase[84][8]                                ; yes                                                              ; yes                                        ;
; phase[84][9]                                ; yes                                                              ; yes                                        ;
; phase[84][10]                               ; yes                                                              ; yes                                        ;
; phase[84][11]                               ; yes                                                              ; yes                                        ;
; phase[84][12]                               ; yes                                                              ; yes                                        ;
; phase[84][13]                               ; yes                                                              ; yes                                        ;
; phase[84][14]                               ; yes                                                              ; yes                                        ;
; phase[84][15]                               ; yes                                                              ; yes                                        ;
; phase[83][0]                                ; yes                                                              ; yes                                        ;
; phase[83][1]                                ; yes                                                              ; yes                                        ;
; phase[83][2]                                ; yes                                                              ; yes                                        ;
; phase[83][3]                                ; yes                                                              ; yes                                        ;
; phase[83][4]                                ; yes                                                              ; yes                                        ;
; phase[83][5]                                ; yes                                                              ; yes                                        ;
; phase[83][6]                                ; yes                                                              ; yes                                        ;
; phase[83][7]                                ; yes                                                              ; yes                                        ;
; phase[83][8]                                ; yes                                                              ; yes                                        ;
; phase[83][9]                                ; yes                                                              ; yes                                        ;
; phase[83][10]                               ; yes                                                              ; yes                                        ;
; phase[83][11]                               ; yes                                                              ; yes                                        ;
; phase[83][12]                               ; yes                                                              ; yes                                        ;
; phase[83][13]                               ; yes                                                              ; yes                                        ;
; phase[83][14]                               ; yes                                                              ; yes                                        ;
; phase[83][15]                               ; yes                                                              ; yes                                        ;
; phase[82][0]                                ; yes                                                              ; yes                                        ;
; phase[82][1]                                ; yes                                                              ; yes                                        ;
; phase[82][2]                                ; yes                                                              ; yes                                        ;
; phase[82][3]                                ; yes                                                              ; yes                                        ;
; phase[82][4]                                ; yes                                                              ; yes                                        ;
; phase[82][5]                                ; yes                                                              ; yes                                        ;
; phase[82][6]                                ; yes                                                              ; yes                                        ;
; phase[82][7]                                ; yes                                                              ; yes                                        ;
; phase[82][8]                                ; yes                                                              ; yes                                        ;
; phase[82][9]                                ; yes                                                              ; yes                                        ;
; phase[82][10]                               ; yes                                                              ; yes                                        ;
; phase[82][11]                               ; yes                                                              ; yes                                        ;
; phase[82][12]                               ; yes                                                              ; yes                                        ;
; phase[82][13]                               ; yes                                                              ; yes                                        ;
; phase[82][14]                               ; yes                                                              ; yes                                        ;
; phase[82][15]                               ; yes                                                              ; yes                                        ;
; phase[81][0]                                ; yes                                                              ; yes                                        ;
; phase[81][1]                                ; yes                                                              ; yes                                        ;
; phase[81][2]                                ; yes                                                              ; yes                                        ;
; phase[81][3]                                ; yes                                                              ; yes                                        ;
; phase[81][4]                                ; yes                                                              ; yes                                        ;
; phase[81][5]                                ; yes                                                              ; yes                                        ;
; phase[81][6]                                ; yes                                                              ; yes                                        ;
; phase[81][7]                                ; yes                                                              ; yes                                        ;
; phase[81][8]                                ; yes                                                              ; yes                                        ;
; phase[81][9]                                ; yes                                                              ; yes                                        ;
; phase[81][10]                               ; yes                                                              ; yes                                        ;
; phase[81][11]                               ; yes                                                              ; yes                                        ;
; phase[81][12]                               ; yes                                                              ; yes                                        ;
; phase[81][13]                               ; yes                                                              ; yes                                        ;
; phase[81][14]                               ; yes                                                              ; yes                                        ;
; phase[81][15]                               ; yes                                                              ; yes                                        ;
; phase[80][0]                                ; yes                                                              ; yes                                        ;
; phase[80][1]                                ; yes                                                              ; yes                                        ;
; phase[80][2]                                ; yes                                                              ; yes                                        ;
; phase[80][3]                                ; yes                                                              ; yes                                        ;
; phase[80][4]                                ; yes                                                              ; yes                                        ;
; phase[80][5]                                ; yes                                                              ; yes                                        ;
; phase[80][6]                                ; yes                                                              ; yes                                        ;
; phase[80][7]                                ; yes                                                              ; yes                                        ;
; phase[80][8]                                ; yes                                                              ; yes                                        ;
; phase[80][9]                                ; yes                                                              ; yes                                        ;
; phase[80][10]                               ; yes                                                              ; yes                                        ;
; phase[80][11]                               ; yes                                                              ; yes                                        ;
; phase[80][12]                               ; yes                                                              ; yes                                        ;
; phase[80][13]                               ; yes                                                              ; yes                                        ;
; phase[80][14]                               ; yes                                                              ; yes                                        ;
; phase[80][15]                               ; yes                                                              ; yes                                        ;
; phase[79][0]                                ; yes                                                              ; yes                                        ;
; phase[79][1]                                ; yes                                                              ; yes                                        ;
; phase[79][2]                                ; yes                                                              ; yes                                        ;
; phase[79][3]                                ; yes                                                              ; yes                                        ;
; phase[79][4]                                ; yes                                                              ; yes                                        ;
; phase[79][5]                                ; yes                                                              ; yes                                        ;
; phase[79][6]                                ; yes                                                              ; yes                                        ;
; phase[79][7]                                ; yes                                                              ; yes                                        ;
; phase[79][8]                                ; yes                                                              ; yes                                        ;
; phase[79][9]                                ; yes                                                              ; yes                                        ;
; phase[79][10]                               ; yes                                                              ; yes                                        ;
; phase[79][11]                               ; yes                                                              ; yes                                        ;
; phase[79][12]                               ; yes                                                              ; yes                                        ;
; phase[79][13]                               ; yes                                                              ; yes                                        ;
; phase[79][14]                               ; yes                                                              ; yes                                        ;
; phase[79][15]                               ; yes                                                              ; yes                                        ;
; phase[78][0]                                ; yes                                                              ; yes                                        ;
; phase[78][1]                                ; yes                                                              ; yes                                        ;
; phase[78][2]                                ; yes                                                              ; yes                                        ;
; phase[78][3]                                ; yes                                                              ; yes                                        ;
; phase[78][4]                                ; yes                                                              ; yes                                        ;
; phase[78][5]                                ; yes                                                              ; yes                                        ;
; phase[78][6]                                ; yes                                                              ; yes                                        ;
; phase[78][7]                                ; yes                                                              ; yes                                        ;
; phase[78][8]                                ; yes                                                              ; yes                                        ;
; phase[78][9]                                ; yes                                                              ; yes                                        ;
; phase[78][10]                               ; yes                                                              ; yes                                        ;
; phase[78][11]                               ; yes                                                              ; yes                                        ;
; phase[78][12]                               ; yes                                                              ; yes                                        ;
; phase[78][13]                               ; yes                                                              ; yes                                        ;
; phase[78][14]                               ; yes                                                              ; yes                                        ;
; phase[78][15]                               ; yes                                                              ; yes                                        ;
; phase[77][0]                                ; yes                                                              ; yes                                        ;
; phase[77][1]                                ; yes                                                              ; yes                                        ;
; phase[77][2]                                ; yes                                                              ; yes                                        ;
; phase[77][3]                                ; yes                                                              ; yes                                        ;
; phase[77][4]                                ; yes                                                              ; yes                                        ;
; phase[77][5]                                ; yes                                                              ; yes                                        ;
; phase[77][6]                                ; yes                                                              ; yes                                        ;
; phase[77][7]                                ; yes                                                              ; yes                                        ;
; phase[77][8]                                ; yes                                                              ; yes                                        ;
; phase[77][9]                                ; yes                                                              ; yes                                        ;
; phase[77][10]                               ; yes                                                              ; yes                                        ;
; phase[77][11]                               ; yes                                                              ; yes                                        ;
; phase[77][12]                               ; yes                                                              ; yes                                        ;
; phase[77][13]                               ; yes                                                              ; yes                                        ;
; phase[77][14]                               ; yes                                                              ; yes                                        ;
; phase[77][15]                               ; yes                                                              ; yes                                        ;
; phase[76][0]                                ; yes                                                              ; yes                                        ;
; phase[76][1]                                ; yes                                                              ; yes                                        ;
; phase[76][2]                                ; yes                                                              ; yes                                        ;
; phase[76][3]                                ; yes                                                              ; yes                                        ;
; phase[76][4]                                ; yes                                                              ; yes                                        ;
; phase[76][5]                                ; yes                                                              ; yes                                        ;
; phase[76][6]                                ; yes                                                              ; yes                                        ;
; phase[76][7]                                ; yes                                                              ; yes                                        ;
; phase[76][8]                                ; yes                                                              ; yes                                        ;
; phase[76][9]                                ; yes                                                              ; yes                                        ;
; phase[76][10]                               ; yes                                                              ; yes                                        ;
; phase[76][11]                               ; yes                                                              ; yes                                        ;
; phase[76][12]                               ; yes                                                              ; yes                                        ;
; phase[76][13]                               ; yes                                                              ; yes                                        ;
; phase[76][14]                               ; yes                                                              ; yes                                        ;
; phase[76][15]                               ; yes                                                              ; yes                                        ;
; phase[75][0]                                ; yes                                                              ; yes                                        ;
; phase[75][1]                                ; yes                                                              ; yes                                        ;
; phase[75][2]                                ; yes                                                              ; yes                                        ;
; phase[75][3]                                ; yes                                                              ; yes                                        ;
; phase[75][4]                                ; yes                                                              ; yes                                        ;
; phase[75][5]                                ; yes                                                              ; yes                                        ;
; phase[75][6]                                ; yes                                                              ; yes                                        ;
; phase[75][7]                                ; yes                                                              ; yes                                        ;
; phase[75][8]                                ; yes                                                              ; yes                                        ;
; phase[75][9]                                ; yes                                                              ; yes                                        ;
; phase[75][10]                               ; yes                                                              ; yes                                        ;
; phase[75][11]                               ; yes                                                              ; yes                                        ;
; phase[75][12]                               ; yes                                                              ; yes                                        ;
; phase[75][13]                               ; yes                                                              ; yes                                        ;
; phase[75][14]                               ; yes                                                              ; yes                                        ;
; phase[75][15]                               ; yes                                                              ; yes                                        ;
; phase[74][0]                                ; yes                                                              ; yes                                        ;
; phase[74][1]                                ; yes                                                              ; yes                                        ;
; phase[74][2]                                ; yes                                                              ; yes                                        ;
; phase[74][3]                                ; yes                                                              ; yes                                        ;
; phase[74][4]                                ; yes                                                              ; yes                                        ;
; phase[74][5]                                ; yes                                                              ; yes                                        ;
; phase[74][6]                                ; yes                                                              ; yes                                        ;
; phase[74][7]                                ; yes                                                              ; yes                                        ;
; phase[74][8]                                ; yes                                                              ; yes                                        ;
; phase[74][9]                                ; yes                                                              ; yes                                        ;
; phase[74][10]                               ; yes                                                              ; yes                                        ;
; phase[74][11]                               ; yes                                                              ; yes                                        ;
; phase[74][12]                               ; yes                                                              ; yes                                        ;
; phase[74][13]                               ; yes                                                              ; yes                                        ;
; phase[74][14]                               ; yes                                                              ; yes                                        ;
; phase[74][15]                               ; yes                                                              ; yes                                        ;
; phase[73][0]                                ; yes                                                              ; yes                                        ;
; phase[73][1]                                ; yes                                                              ; yes                                        ;
; phase[73][2]                                ; yes                                                              ; yes                                        ;
; phase[73][3]                                ; yes                                                              ; yes                                        ;
; phase[73][4]                                ; yes                                                              ; yes                                        ;
; phase[73][5]                                ; yes                                                              ; yes                                        ;
; phase[73][6]                                ; yes                                                              ; yes                                        ;
; phase[73][7]                                ; yes                                                              ; yes                                        ;
; phase[73][8]                                ; yes                                                              ; yes                                        ;
; phase[73][9]                                ; yes                                                              ; yes                                        ;
; phase[73][10]                               ; yes                                                              ; yes                                        ;
; phase[73][11]                               ; yes                                                              ; yes                                        ;
; phase[73][12]                               ; yes                                                              ; yes                                        ;
; phase[73][13]                               ; yes                                                              ; yes                                        ;
; phase[73][14]                               ; yes                                                              ; yes                                        ;
; phase[73][15]                               ; yes                                                              ; yes                                        ;
; phase[72][0]                                ; yes                                                              ; yes                                        ;
; phase[72][1]                                ; yes                                                              ; yes                                        ;
; phase[72][2]                                ; yes                                                              ; yes                                        ;
; phase[72][3]                                ; yes                                                              ; yes                                        ;
; phase[72][4]                                ; yes                                                              ; yes                                        ;
; phase[72][5]                                ; yes                                                              ; yes                                        ;
; phase[72][6]                                ; yes                                                              ; yes                                        ;
; phase[72][7]                                ; yes                                                              ; yes                                        ;
; phase[72][8]                                ; yes                                                              ; yes                                        ;
; phase[72][9]                                ; yes                                                              ; yes                                        ;
; phase[72][10]                               ; yes                                                              ; yes                                        ;
; phase[72][11]                               ; yes                                                              ; yes                                        ;
; phase[72][12]                               ; yes                                                              ; yes                                        ;
; phase[72][13]                               ; yes                                                              ; yes                                        ;
; phase[72][14]                               ; yes                                                              ; yes                                        ;
; phase[72][15]                               ; yes                                                              ; yes                                        ;
; phase[71][0]                                ; yes                                                              ; yes                                        ;
; phase[71][1]                                ; yes                                                              ; yes                                        ;
; phase[71][2]                                ; yes                                                              ; yes                                        ;
; phase[71][3]                                ; yes                                                              ; yes                                        ;
; phase[71][4]                                ; yes                                                              ; yes                                        ;
; phase[71][5]                                ; yes                                                              ; yes                                        ;
; phase[71][6]                                ; yes                                                              ; yes                                        ;
; phase[71][7]                                ; yes                                                              ; yes                                        ;
; phase[71][8]                                ; yes                                                              ; yes                                        ;
; phase[71][9]                                ; yes                                                              ; yes                                        ;
; phase[71][10]                               ; yes                                                              ; yes                                        ;
; phase[71][11]                               ; yes                                                              ; yes                                        ;
; phase[71][12]                               ; yes                                                              ; yes                                        ;
; phase[71][13]                               ; yes                                                              ; yes                                        ;
; phase[71][14]                               ; yes                                                              ; yes                                        ;
; phase[71][15]                               ; yes                                                              ; yes                                        ;
; phase[70][0]                                ; yes                                                              ; yes                                        ;
; phase[70][1]                                ; yes                                                              ; yes                                        ;
; phase[70][2]                                ; yes                                                              ; yes                                        ;
; phase[70][3]                                ; yes                                                              ; yes                                        ;
; phase[70][4]                                ; yes                                                              ; yes                                        ;
; phase[70][5]                                ; yes                                                              ; yes                                        ;
; phase[70][6]                                ; yes                                                              ; yes                                        ;
; phase[70][7]                                ; yes                                                              ; yes                                        ;
; phase[70][8]                                ; yes                                                              ; yes                                        ;
; phase[70][9]                                ; yes                                                              ; yes                                        ;
; phase[70][10]                               ; yes                                                              ; yes                                        ;
; phase[70][11]                               ; yes                                                              ; yes                                        ;
; phase[70][12]                               ; yes                                                              ; yes                                        ;
; phase[70][13]                               ; yes                                                              ; yes                                        ;
; phase[70][14]                               ; yes                                                              ; yes                                        ;
; phase[70][15]                               ; yes                                                              ; yes                                        ;
; phase[69][0]                                ; yes                                                              ; yes                                        ;
; phase[69][1]                                ; yes                                                              ; yes                                        ;
; phase[69][2]                                ; yes                                                              ; yes                                        ;
; phase[69][3]                                ; yes                                                              ; yes                                        ;
; phase[69][4]                                ; yes                                                              ; yes                                        ;
; phase[69][5]                                ; yes                                                              ; yes                                        ;
; phase[69][6]                                ; yes                                                              ; yes                                        ;
; phase[69][7]                                ; yes                                                              ; yes                                        ;
; phase[69][8]                                ; yes                                                              ; yes                                        ;
; phase[69][9]                                ; yes                                                              ; yes                                        ;
; phase[69][10]                               ; yes                                                              ; yes                                        ;
; phase[69][11]                               ; yes                                                              ; yes                                        ;
; phase[69][12]                               ; yes                                                              ; yes                                        ;
; phase[69][13]                               ; yes                                                              ; yes                                        ;
; phase[69][14]                               ; yes                                                              ; yes                                        ;
; phase[69][15]                               ; yes                                                              ; yes                                        ;
; phase[68][0]                                ; yes                                                              ; yes                                        ;
; phase[68][1]                                ; yes                                                              ; yes                                        ;
; phase[68][2]                                ; yes                                                              ; yes                                        ;
; phase[68][3]                                ; yes                                                              ; yes                                        ;
; phase[68][4]                                ; yes                                                              ; yes                                        ;
; phase[68][5]                                ; yes                                                              ; yes                                        ;
; phase[68][6]                                ; yes                                                              ; yes                                        ;
; phase[68][7]                                ; yes                                                              ; yes                                        ;
; phase[68][8]                                ; yes                                                              ; yes                                        ;
; phase[68][9]                                ; yes                                                              ; yes                                        ;
; phase[68][10]                               ; yes                                                              ; yes                                        ;
; phase[68][11]                               ; yes                                                              ; yes                                        ;
; phase[68][12]                               ; yes                                                              ; yes                                        ;
; phase[68][13]                               ; yes                                                              ; yes                                        ;
; phase[68][14]                               ; yes                                                              ; yes                                        ;
; phase[68][15]                               ; yes                                                              ; yes                                        ;
; phase[67][0]                                ; yes                                                              ; yes                                        ;
; phase[67][1]                                ; yes                                                              ; yes                                        ;
; phase[67][2]                                ; yes                                                              ; yes                                        ;
; phase[67][3]                                ; yes                                                              ; yes                                        ;
; phase[67][4]                                ; yes                                                              ; yes                                        ;
; phase[67][5]                                ; yes                                                              ; yes                                        ;
; phase[67][6]                                ; yes                                                              ; yes                                        ;
; phase[67][7]                                ; yes                                                              ; yes                                        ;
; phase[67][8]                                ; yes                                                              ; yes                                        ;
; phase[67][9]                                ; yes                                                              ; yes                                        ;
; phase[67][10]                               ; yes                                                              ; yes                                        ;
; phase[67][11]                               ; yes                                                              ; yes                                        ;
; phase[67][12]                               ; yes                                                              ; yes                                        ;
; phase[67][13]                               ; yes                                                              ; yes                                        ;
; phase[67][14]                               ; yes                                                              ; yes                                        ;
; phase[67][15]                               ; yes                                                              ; yes                                        ;
; phase[66][0]                                ; yes                                                              ; yes                                        ;
; phase[66][1]                                ; yes                                                              ; yes                                        ;
; phase[66][2]                                ; yes                                                              ; yes                                        ;
; phase[66][3]                                ; yes                                                              ; yes                                        ;
; phase[66][4]                                ; yes                                                              ; yes                                        ;
; phase[66][5]                                ; yes                                                              ; yes                                        ;
; phase[66][6]                                ; yes                                                              ; yes                                        ;
; phase[66][7]                                ; yes                                                              ; yes                                        ;
; phase[66][8]                                ; yes                                                              ; yes                                        ;
; phase[66][9]                                ; yes                                                              ; yes                                        ;
; phase[66][10]                               ; yes                                                              ; yes                                        ;
; phase[66][11]                               ; yes                                                              ; yes                                        ;
; phase[66][12]                               ; yes                                                              ; yes                                        ;
; phase[66][13]                               ; yes                                                              ; yes                                        ;
; phase[66][14]                               ; yes                                                              ; yes                                        ;
; phase[66][15]                               ; yes                                                              ; yes                                        ;
; phase[65][0]                                ; yes                                                              ; yes                                        ;
; phase[65][1]                                ; yes                                                              ; yes                                        ;
; phase[65][2]                                ; yes                                                              ; yes                                        ;
; phase[65][3]                                ; yes                                                              ; yes                                        ;
; phase[65][4]                                ; yes                                                              ; yes                                        ;
; phase[65][5]                                ; yes                                                              ; yes                                        ;
; phase[65][6]                                ; yes                                                              ; yes                                        ;
; phase[65][7]                                ; yes                                                              ; yes                                        ;
; phase[65][8]                                ; yes                                                              ; yes                                        ;
; phase[65][9]                                ; yes                                                              ; yes                                        ;
; phase[65][10]                               ; yes                                                              ; yes                                        ;
; phase[65][11]                               ; yes                                                              ; yes                                        ;
; phase[65][12]                               ; yes                                                              ; yes                                        ;
; phase[65][13]                               ; yes                                                              ; yes                                        ;
; phase[65][14]                               ; yes                                                              ; yes                                        ;
; phase[65][15]                               ; yes                                                              ; yes                                        ;
; phase[64][0]                                ; yes                                                              ; yes                                        ;
; phase[64][1]                                ; yes                                                              ; yes                                        ;
; phase[64][2]                                ; yes                                                              ; yes                                        ;
; phase[64][3]                                ; yes                                                              ; yes                                        ;
; phase[64][4]                                ; yes                                                              ; yes                                        ;
; phase[64][5]                                ; yes                                                              ; yes                                        ;
; phase[64][6]                                ; yes                                                              ; yes                                        ;
; phase[64][7]                                ; yes                                                              ; yes                                        ;
; phase[64][8]                                ; yes                                                              ; yes                                        ;
; phase[64][9]                                ; yes                                                              ; yes                                        ;
; phase[64][10]                               ; yes                                                              ; yes                                        ;
; phase[64][11]                               ; yes                                                              ; yes                                        ;
; phase[64][12]                               ; yes                                                              ; yes                                        ;
; phase[64][13]                               ; yes                                                              ; yes                                        ;
; phase[64][14]                               ; yes                                                              ; yes                                        ;
; phase[64][15]                               ; yes                                                              ; yes                                        ;
; phase[63][0]                                ; yes                                                              ; yes                                        ;
; phase[63][1]                                ; yes                                                              ; yes                                        ;
; phase[63][2]                                ; yes                                                              ; yes                                        ;
; phase[63][3]                                ; yes                                                              ; yes                                        ;
; phase[63][4]                                ; yes                                                              ; yes                                        ;
; phase[63][5]                                ; yes                                                              ; yes                                        ;
; phase[63][6]                                ; yes                                                              ; yes                                        ;
; phase[63][7]                                ; yes                                                              ; yes                                        ;
; phase[63][8]                                ; yes                                                              ; yes                                        ;
; phase[63][9]                                ; yes                                                              ; yes                                        ;
; phase[63][10]                               ; yes                                                              ; yes                                        ;
; phase[63][11]                               ; yes                                                              ; yes                                        ;
; phase[63][12]                               ; yes                                                              ; yes                                        ;
; phase[63][13]                               ; yes                                                              ; yes                                        ;
; phase[63][14]                               ; yes                                                              ; yes                                        ;
; phase[63][15]                               ; yes                                                              ; yes                                        ;
; phase[62][0]                                ; yes                                                              ; yes                                        ;
; phase[62][1]                                ; yes                                                              ; yes                                        ;
; phase[62][2]                                ; yes                                                              ; yes                                        ;
; phase[62][3]                                ; yes                                                              ; yes                                        ;
; phase[62][4]                                ; yes                                                              ; yes                                        ;
; phase[62][5]                                ; yes                                                              ; yes                                        ;
; phase[62][6]                                ; yes                                                              ; yes                                        ;
; phase[62][7]                                ; yes                                                              ; yes                                        ;
; phase[62][8]                                ; yes                                                              ; yes                                        ;
; phase[62][9]                                ; yes                                                              ; yes                                        ;
; phase[62][10]                               ; yes                                                              ; yes                                        ;
; phase[62][11]                               ; yes                                                              ; yes                                        ;
; phase[62][12]                               ; yes                                                              ; yes                                        ;
; phase[62][13]                               ; yes                                                              ; yes                                        ;
; phase[62][14]                               ; yes                                                              ; yes                                        ;
; phase[62][15]                               ; yes                                                              ; yes                                        ;
; phase[61][0]                                ; yes                                                              ; yes                                        ;
; phase[61][1]                                ; yes                                                              ; yes                                        ;
; phase[61][2]                                ; yes                                                              ; yes                                        ;
; phase[61][3]                                ; yes                                                              ; yes                                        ;
; phase[61][4]                                ; yes                                                              ; yes                                        ;
; phase[61][5]                                ; yes                                                              ; yes                                        ;
; phase[61][6]                                ; yes                                                              ; yes                                        ;
; phase[61][7]                                ; yes                                                              ; yes                                        ;
; phase[61][8]                                ; yes                                                              ; yes                                        ;
; phase[61][9]                                ; yes                                                              ; yes                                        ;
; phase[61][10]                               ; yes                                                              ; yes                                        ;
; phase[61][11]                               ; yes                                                              ; yes                                        ;
; phase[61][12]                               ; yes                                                              ; yes                                        ;
; phase[61][13]                               ; yes                                                              ; yes                                        ;
; phase[61][14]                               ; yes                                                              ; yes                                        ;
; phase[61][15]                               ; yes                                                              ; yes                                        ;
; phase[60][0]                                ; yes                                                              ; yes                                        ;
; phase[60][1]                                ; yes                                                              ; yes                                        ;
; phase[60][2]                                ; yes                                                              ; yes                                        ;
; phase[60][3]                                ; yes                                                              ; yes                                        ;
; phase[60][4]                                ; yes                                                              ; yes                                        ;
; phase[60][5]                                ; yes                                                              ; yes                                        ;
; phase[60][6]                                ; yes                                                              ; yes                                        ;
; phase[60][7]                                ; yes                                                              ; yes                                        ;
; phase[60][8]                                ; yes                                                              ; yes                                        ;
; phase[60][9]                                ; yes                                                              ; yes                                        ;
; phase[60][10]                               ; yes                                                              ; yes                                        ;
; phase[60][11]                               ; yes                                                              ; yes                                        ;
; phase[60][12]                               ; yes                                                              ; yes                                        ;
; phase[60][13]                               ; yes                                                              ; yes                                        ;
; phase[60][14]                               ; yes                                                              ; yes                                        ;
; phase[60][15]                               ; yes                                                              ; yes                                        ;
; phase[59][0]                                ; yes                                                              ; yes                                        ;
; phase[59][1]                                ; yes                                                              ; yes                                        ;
; phase[59][2]                                ; yes                                                              ; yes                                        ;
; phase[59][3]                                ; yes                                                              ; yes                                        ;
; phase[59][4]                                ; yes                                                              ; yes                                        ;
; phase[59][5]                                ; yes                                                              ; yes                                        ;
; phase[59][6]                                ; yes                                                              ; yes                                        ;
; phase[59][7]                                ; yes                                                              ; yes                                        ;
; phase[59][8]                                ; yes                                                              ; yes                                        ;
; phase[59][9]                                ; yes                                                              ; yes                                        ;
; phase[59][10]                               ; yes                                                              ; yes                                        ;
; phase[59][11]                               ; yes                                                              ; yes                                        ;
; phase[59][12]                               ; yes                                                              ; yes                                        ;
; phase[59][13]                               ; yes                                                              ; yes                                        ;
; phase[59][14]                               ; yes                                                              ; yes                                        ;
; phase[59][15]                               ; yes                                                              ; yes                                        ;
; phase[58][0]                                ; yes                                                              ; yes                                        ;
; phase[58][1]                                ; yes                                                              ; yes                                        ;
; phase[58][2]                                ; yes                                                              ; yes                                        ;
; phase[58][3]                                ; yes                                                              ; yes                                        ;
; phase[58][4]                                ; yes                                                              ; yes                                        ;
; phase[58][5]                                ; yes                                                              ; yes                                        ;
; phase[58][6]                                ; yes                                                              ; yes                                        ;
; phase[58][7]                                ; yes                                                              ; yes                                        ;
; phase[58][8]                                ; yes                                                              ; yes                                        ;
; phase[58][9]                                ; yes                                                              ; yes                                        ;
; phase[58][10]                               ; yes                                                              ; yes                                        ;
; phase[58][11]                               ; yes                                                              ; yes                                        ;
; phase[58][12]                               ; yes                                                              ; yes                                        ;
; phase[58][13]                               ; yes                                                              ; yes                                        ;
; phase[58][14]                               ; yes                                                              ; yes                                        ;
; phase[58][15]                               ; yes                                                              ; yes                                        ;
; phase[57][0]                                ; yes                                                              ; yes                                        ;
; phase[57][1]                                ; yes                                                              ; yes                                        ;
; phase[57][2]                                ; yes                                                              ; yes                                        ;
; phase[57][3]                                ; yes                                                              ; yes                                        ;
; phase[57][4]                                ; yes                                                              ; yes                                        ;
; phase[57][5]                                ; yes                                                              ; yes                                        ;
; phase[57][6]                                ; yes                                                              ; yes                                        ;
; phase[57][7]                                ; yes                                                              ; yes                                        ;
; phase[57][8]                                ; yes                                                              ; yes                                        ;
; phase[57][9]                                ; yes                                                              ; yes                                        ;
; phase[57][10]                               ; yes                                                              ; yes                                        ;
; phase[57][11]                               ; yes                                                              ; yes                                        ;
; phase[57][12]                               ; yes                                                              ; yes                                        ;
; phase[57][13]                               ; yes                                                              ; yes                                        ;
; phase[57][14]                               ; yes                                                              ; yes                                        ;
; phase[57][15]                               ; yes                                                              ; yes                                        ;
; phase[56][0]                                ; yes                                                              ; yes                                        ;
; phase[56][1]                                ; yes                                                              ; yes                                        ;
; phase[56][2]                                ; yes                                                              ; yes                                        ;
; phase[56][3]                                ; yes                                                              ; yes                                        ;
; phase[56][4]                                ; yes                                                              ; yes                                        ;
; phase[56][5]                                ; yes                                                              ; yes                                        ;
; phase[56][6]                                ; yes                                                              ; yes                                        ;
; phase[56][7]                                ; yes                                                              ; yes                                        ;
; phase[56][8]                                ; yes                                                              ; yes                                        ;
; phase[56][9]                                ; yes                                                              ; yes                                        ;
; phase[56][10]                               ; yes                                                              ; yes                                        ;
; phase[56][11]                               ; yes                                                              ; yes                                        ;
; phase[56][12]                               ; yes                                                              ; yes                                        ;
; phase[56][13]                               ; yes                                                              ; yes                                        ;
; phase[56][14]                               ; yes                                                              ; yes                                        ;
; phase[56][15]                               ; yes                                                              ; yes                                        ;
; phase[55][0]                                ; yes                                                              ; yes                                        ;
; phase[55][1]                                ; yes                                                              ; yes                                        ;
; phase[55][2]                                ; yes                                                              ; yes                                        ;
; phase[55][3]                                ; yes                                                              ; yes                                        ;
; phase[55][4]                                ; yes                                                              ; yes                                        ;
; phase[55][5]                                ; yes                                                              ; yes                                        ;
; phase[55][6]                                ; yes                                                              ; yes                                        ;
; phase[55][7]                                ; yes                                                              ; yes                                        ;
; phase[55][8]                                ; yes                                                              ; yes                                        ;
; phase[55][9]                                ; yes                                                              ; yes                                        ;
; phase[55][10]                               ; yes                                                              ; yes                                        ;
; phase[55][11]                               ; yes                                                              ; yes                                        ;
; phase[55][12]                               ; yes                                                              ; yes                                        ;
; phase[55][13]                               ; yes                                                              ; yes                                        ;
; phase[55][14]                               ; yes                                                              ; yes                                        ;
; phase[55][15]                               ; yes                                                              ; yes                                        ;
; phase[54][0]                                ; yes                                                              ; yes                                        ;
; phase[54][1]                                ; yes                                                              ; yes                                        ;
; phase[54][2]                                ; yes                                                              ; yes                                        ;
; phase[54][3]                                ; yes                                                              ; yes                                        ;
; phase[54][4]                                ; yes                                                              ; yes                                        ;
; phase[54][5]                                ; yes                                                              ; yes                                        ;
; phase[54][6]                                ; yes                                                              ; yes                                        ;
; phase[54][7]                                ; yes                                                              ; yes                                        ;
; phase[54][8]                                ; yes                                                              ; yes                                        ;
; phase[54][9]                                ; yes                                                              ; yes                                        ;
; phase[54][10]                               ; yes                                                              ; yes                                        ;
; phase[54][11]                               ; yes                                                              ; yes                                        ;
; phase[54][12]                               ; yes                                                              ; yes                                        ;
; phase[54][13]                               ; yes                                                              ; yes                                        ;
; phase[54][14]                               ; yes                                                              ; yes                                        ;
; phase[54][15]                               ; yes                                                              ; yes                                        ;
; phase[53][0]                                ; yes                                                              ; yes                                        ;
; phase[53][1]                                ; yes                                                              ; yes                                        ;
; phase[53][2]                                ; yes                                                              ; yes                                        ;
; phase[53][3]                                ; yes                                                              ; yes                                        ;
; phase[53][4]                                ; yes                                                              ; yes                                        ;
; phase[53][5]                                ; yes                                                              ; yes                                        ;
; phase[53][6]                                ; yes                                                              ; yes                                        ;
; phase[53][7]                                ; yes                                                              ; yes                                        ;
; phase[53][8]                                ; yes                                                              ; yes                                        ;
; phase[53][9]                                ; yes                                                              ; yes                                        ;
; phase[53][10]                               ; yes                                                              ; yes                                        ;
; phase[53][11]                               ; yes                                                              ; yes                                        ;
; phase[53][12]                               ; yes                                                              ; yes                                        ;
; phase[53][13]                               ; yes                                                              ; yes                                        ;
; phase[53][14]                               ; yes                                                              ; yes                                        ;
; phase[53][15]                               ; yes                                                              ; yes                                        ;
; phase[52][0]                                ; yes                                                              ; yes                                        ;
; phase[52][1]                                ; yes                                                              ; yes                                        ;
; phase[52][2]                                ; yes                                                              ; yes                                        ;
; phase[52][3]                                ; yes                                                              ; yes                                        ;
; phase[52][4]                                ; yes                                                              ; yes                                        ;
; phase[52][5]                                ; yes                                                              ; yes                                        ;
; phase[52][6]                                ; yes                                                              ; yes                                        ;
; phase[52][7]                                ; yes                                                              ; yes                                        ;
; phase[52][8]                                ; yes                                                              ; yes                                        ;
; phase[52][9]                                ; yes                                                              ; yes                                        ;
; phase[52][10]                               ; yes                                                              ; yes                                        ;
; phase[52][11]                               ; yes                                                              ; yes                                        ;
; phase[52][12]                               ; yes                                                              ; yes                                        ;
; phase[52][13]                               ; yes                                                              ; yes                                        ;
; phase[52][14]                               ; yes                                                              ; yes                                        ;
; phase[52][15]                               ; yes                                                              ; yes                                        ;
; phase[51][0]                                ; yes                                                              ; yes                                        ;
; phase[51][1]                                ; yes                                                              ; yes                                        ;
; phase[51][2]                                ; yes                                                              ; yes                                        ;
; phase[51][3]                                ; yes                                                              ; yes                                        ;
; phase[51][4]                                ; yes                                                              ; yes                                        ;
; phase[51][5]                                ; yes                                                              ; yes                                        ;
; phase[51][6]                                ; yes                                                              ; yes                                        ;
; phase[51][7]                                ; yes                                                              ; yes                                        ;
; phase[51][8]                                ; yes                                                              ; yes                                        ;
; phase[51][9]                                ; yes                                                              ; yes                                        ;
; phase[51][10]                               ; yes                                                              ; yes                                        ;
; phase[51][11]                               ; yes                                                              ; yes                                        ;
; phase[51][12]                               ; yes                                                              ; yes                                        ;
; phase[51][13]                               ; yes                                                              ; yes                                        ;
; phase[51][14]                               ; yes                                                              ; yes                                        ;
; phase[51][15]                               ; yes                                                              ; yes                                        ;
; phase[50][0]                                ; yes                                                              ; yes                                        ;
; phase[50][1]                                ; yes                                                              ; yes                                        ;
; phase[50][2]                                ; yes                                                              ; yes                                        ;
; phase[50][3]                                ; yes                                                              ; yes                                        ;
; phase[50][4]                                ; yes                                                              ; yes                                        ;
; phase[50][5]                                ; yes                                                              ; yes                                        ;
; phase[50][6]                                ; yes                                                              ; yes                                        ;
; phase[50][7]                                ; yes                                                              ; yes                                        ;
; phase[50][8]                                ; yes                                                              ; yes                                        ;
; phase[50][9]                                ; yes                                                              ; yes                                        ;
; phase[50][10]                               ; yes                                                              ; yes                                        ;
; phase[50][11]                               ; yes                                                              ; yes                                        ;
; phase[50][12]                               ; yes                                                              ; yes                                        ;
; phase[50][13]                               ; yes                                                              ; yes                                        ;
; phase[50][14]                               ; yes                                                              ; yes                                        ;
; phase[50][15]                               ; yes                                                              ; yes                                        ;
; phase[49][0]                                ; yes                                                              ; yes                                        ;
; phase[49][1]                                ; yes                                                              ; yes                                        ;
; phase[49][2]                                ; yes                                                              ; yes                                        ;
; phase[49][3]                                ; yes                                                              ; yes                                        ;
; phase[49][4]                                ; yes                                                              ; yes                                        ;
; phase[49][5]                                ; yes                                                              ; yes                                        ;
; phase[49][6]                                ; yes                                                              ; yes                                        ;
; phase[49][7]                                ; yes                                                              ; yes                                        ;
; phase[49][8]                                ; yes                                                              ; yes                                        ;
; phase[49][9]                                ; yes                                                              ; yes                                        ;
; phase[49][10]                               ; yes                                                              ; yes                                        ;
; phase[49][11]                               ; yes                                                              ; yes                                        ;
; phase[49][12]                               ; yes                                                              ; yes                                        ;
; phase[49][13]                               ; yes                                                              ; yes                                        ;
; phase[49][14]                               ; yes                                                              ; yes                                        ;
; phase[49][15]                               ; yes                                                              ; yes                                        ;
; phase[48][0]                                ; yes                                                              ; yes                                        ;
; phase[48][1]                                ; yes                                                              ; yes                                        ;
; phase[48][2]                                ; yes                                                              ; yes                                        ;
; phase[48][3]                                ; yes                                                              ; yes                                        ;
; phase[48][4]                                ; yes                                                              ; yes                                        ;
; phase[48][5]                                ; yes                                                              ; yes                                        ;
; phase[48][6]                                ; yes                                                              ; yes                                        ;
; phase[48][7]                                ; yes                                                              ; yes                                        ;
; phase[48][8]                                ; yes                                                              ; yes                                        ;
; phase[48][9]                                ; yes                                                              ; yes                                        ;
; phase[48][10]                               ; yes                                                              ; yes                                        ;
; phase[48][11]                               ; yes                                                              ; yes                                        ;
; phase[48][12]                               ; yes                                                              ; yes                                        ;
; phase[48][13]                               ; yes                                                              ; yes                                        ;
; phase[48][14]                               ; yes                                                              ; yes                                        ;
; phase[48][15]                               ; yes                                                              ; yes                                        ;
; phase[47][0]                                ; yes                                                              ; yes                                        ;
; phase[47][1]                                ; yes                                                              ; yes                                        ;
; phase[47][2]                                ; yes                                                              ; yes                                        ;
; phase[47][3]                                ; yes                                                              ; yes                                        ;
; phase[47][4]                                ; yes                                                              ; yes                                        ;
; phase[47][5]                                ; yes                                                              ; yes                                        ;
; phase[47][6]                                ; yes                                                              ; yes                                        ;
; phase[47][7]                                ; yes                                                              ; yes                                        ;
; phase[47][8]                                ; yes                                                              ; yes                                        ;
; phase[47][9]                                ; yes                                                              ; yes                                        ;
; phase[47][10]                               ; yes                                                              ; yes                                        ;
; phase[47][11]                               ; yes                                                              ; yes                                        ;
; phase[47][12]                               ; yes                                                              ; yes                                        ;
; phase[47][13]                               ; yes                                                              ; yes                                        ;
; phase[47][14]                               ; yes                                                              ; yes                                        ;
; phase[47][15]                               ; yes                                                              ; yes                                        ;
; phase[46][0]                                ; yes                                                              ; yes                                        ;
; phase[46][1]                                ; yes                                                              ; yes                                        ;
; phase[46][2]                                ; yes                                                              ; yes                                        ;
; phase[46][3]                                ; yes                                                              ; yes                                        ;
; phase[46][4]                                ; yes                                                              ; yes                                        ;
; phase[46][5]                                ; yes                                                              ; yes                                        ;
; phase[46][6]                                ; yes                                                              ; yes                                        ;
; phase[46][7]                                ; yes                                                              ; yes                                        ;
; phase[46][8]                                ; yes                                                              ; yes                                        ;
; phase[46][9]                                ; yes                                                              ; yes                                        ;
; phase[46][10]                               ; yes                                                              ; yes                                        ;
; phase[46][11]                               ; yes                                                              ; yes                                        ;
; phase[46][12]                               ; yes                                                              ; yes                                        ;
; phase[46][13]                               ; yes                                                              ; yes                                        ;
; phase[46][14]                               ; yes                                                              ; yes                                        ;
; phase[46][15]                               ; yes                                                              ; yes                                        ;
; phase[45][0]                                ; yes                                                              ; yes                                        ;
; phase[45][1]                                ; yes                                                              ; yes                                        ;
; phase[45][2]                                ; yes                                                              ; yes                                        ;
; phase[45][3]                                ; yes                                                              ; yes                                        ;
; phase[45][4]                                ; yes                                                              ; yes                                        ;
; phase[45][5]                                ; yes                                                              ; yes                                        ;
; phase[45][6]                                ; yes                                                              ; yes                                        ;
; phase[45][7]                                ; yes                                                              ; yes                                        ;
; phase[45][8]                                ; yes                                                              ; yes                                        ;
; phase[45][9]                                ; yes                                                              ; yes                                        ;
; phase[45][10]                               ; yes                                                              ; yes                                        ;
; phase[45][11]                               ; yes                                                              ; yes                                        ;
; phase[45][12]                               ; yes                                                              ; yes                                        ;
; phase[45][13]                               ; yes                                                              ; yes                                        ;
; phase[45][14]                               ; yes                                                              ; yes                                        ;
; phase[45][15]                               ; yes                                                              ; yes                                        ;
; phase[44][0]                                ; yes                                                              ; yes                                        ;
; phase[44][1]                                ; yes                                                              ; yes                                        ;
; phase[44][2]                                ; yes                                                              ; yes                                        ;
; phase[44][3]                                ; yes                                                              ; yes                                        ;
; phase[44][4]                                ; yes                                                              ; yes                                        ;
; phase[44][5]                                ; yes                                                              ; yes                                        ;
; phase[44][6]                                ; yes                                                              ; yes                                        ;
; phase[44][7]                                ; yes                                                              ; yes                                        ;
; phase[44][8]                                ; yes                                                              ; yes                                        ;
; phase[44][9]                                ; yes                                                              ; yes                                        ;
; phase[44][10]                               ; yes                                                              ; yes                                        ;
; phase[44][11]                               ; yes                                                              ; yes                                        ;
; phase[44][12]                               ; yes                                                              ; yes                                        ;
; phase[44][13]                               ; yes                                                              ; yes                                        ;
; phase[44][14]                               ; yes                                                              ; yes                                        ;
; phase[44][15]                               ; yes                                                              ; yes                                        ;
; phase[43][0]                                ; yes                                                              ; yes                                        ;
; phase[43][1]                                ; yes                                                              ; yes                                        ;
; phase[43][2]                                ; yes                                                              ; yes                                        ;
; phase[43][3]                                ; yes                                                              ; yes                                        ;
; phase[43][4]                                ; yes                                                              ; yes                                        ;
; phase[43][5]                                ; yes                                                              ; yes                                        ;
; phase[43][6]                                ; yes                                                              ; yes                                        ;
; phase[43][7]                                ; yes                                                              ; yes                                        ;
; phase[43][8]                                ; yes                                                              ; yes                                        ;
; phase[43][9]                                ; yes                                                              ; yes                                        ;
; phase[43][10]                               ; yes                                                              ; yes                                        ;
; phase[43][11]                               ; yes                                                              ; yes                                        ;
; phase[43][12]                               ; yes                                                              ; yes                                        ;
; phase[43][13]                               ; yes                                                              ; yes                                        ;
; phase[43][14]                               ; yes                                                              ; yes                                        ;
; phase[43][15]                               ; yes                                                              ; yes                                        ;
; phase[42][0]                                ; yes                                                              ; yes                                        ;
; phase[42][1]                                ; yes                                                              ; yes                                        ;
; phase[42][2]                                ; yes                                                              ; yes                                        ;
; phase[42][3]                                ; yes                                                              ; yes                                        ;
; phase[42][4]                                ; yes                                                              ; yes                                        ;
; phase[42][5]                                ; yes                                                              ; yes                                        ;
; phase[42][6]                                ; yes                                                              ; yes                                        ;
; phase[42][7]                                ; yes                                                              ; yes                                        ;
; phase[42][8]                                ; yes                                                              ; yes                                        ;
; phase[42][9]                                ; yes                                                              ; yes                                        ;
; phase[42][10]                               ; yes                                                              ; yes                                        ;
; phase[42][11]                               ; yes                                                              ; yes                                        ;
; phase[42][12]                               ; yes                                                              ; yes                                        ;
; phase[42][13]                               ; yes                                                              ; yes                                        ;
; phase[42][14]                               ; yes                                                              ; yes                                        ;
; phase[42][15]                               ; yes                                                              ; yes                                        ;
; phase[41][0]                                ; yes                                                              ; yes                                        ;
; phase[41][1]                                ; yes                                                              ; yes                                        ;
; phase[41][2]                                ; yes                                                              ; yes                                        ;
; phase[41][3]                                ; yes                                                              ; yes                                        ;
; phase[41][4]                                ; yes                                                              ; yes                                        ;
; phase[41][5]                                ; yes                                                              ; yes                                        ;
; phase[41][6]                                ; yes                                                              ; yes                                        ;
; phase[41][7]                                ; yes                                                              ; yes                                        ;
; phase[41][8]                                ; yes                                                              ; yes                                        ;
; phase[41][9]                                ; yes                                                              ; yes                                        ;
; phase[41][10]                               ; yes                                                              ; yes                                        ;
; phase[41][11]                               ; yes                                                              ; yes                                        ;
; phase[41][12]                               ; yes                                                              ; yes                                        ;
; phase[41][13]                               ; yes                                                              ; yes                                        ;
; phase[41][14]                               ; yes                                                              ; yes                                        ;
; phase[41][15]                               ; yes                                                              ; yes                                        ;
; phase[40][0]                                ; yes                                                              ; yes                                        ;
; phase[40][1]                                ; yes                                                              ; yes                                        ;
; phase[40][2]                                ; yes                                                              ; yes                                        ;
; phase[40][3]                                ; yes                                                              ; yes                                        ;
; phase[40][4]                                ; yes                                                              ; yes                                        ;
; phase[40][5]                                ; yes                                                              ; yes                                        ;
; phase[40][6]                                ; yes                                                              ; yes                                        ;
; phase[40][7]                                ; yes                                                              ; yes                                        ;
; phase[40][8]                                ; yes                                                              ; yes                                        ;
; phase[40][9]                                ; yes                                                              ; yes                                        ;
; phase[40][10]                               ; yes                                                              ; yes                                        ;
; phase[40][11]                               ; yes                                                              ; yes                                        ;
; phase[40][12]                               ; yes                                                              ; yes                                        ;
; phase[40][13]                               ; yes                                                              ; yes                                        ;
; phase[40][14]                               ; yes                                                              ; yes                                        ;
; phase[40][15]                               ; yes                                                              ; yes                                        ;
; phase[39][0]                                ; yes                                                              ; yes                                        ;
; phase[39][1]                                ; yes                                                              ; yes                                        ;
; phase[39][2]                                ; yes                                                              ; yes                                        ;
; phase[39][3]                                ; yes                                                              ; yes                                        ;
; phase[39][4]                                ; yes                                                              ; yes                                        ;
; phase[39][5]                                ; yes                                                              ; yes                                        ;
; phase[39][6]                                ; yes                                                              ; yes                                        ;
; phase[39][7]                                ; yes                                                              ; yes                                        ;
; phase[39][8]                                ; yes                                                              ; yes                                        ;
; phase[39][9]                                ; yes                                                              ; yes                                        ;
; phase[39][10]                               ; yes                                                              ; yes                                        ;
; phase[39][11]                               ; yes                                                              ; yes                                        ;
; phase[39][12]                               ; yes                                                              ; yes                                        ;
; phase[39][13]                               ; yes                                                              ; yes                                        ;
; phase[39][14]                               ; yes                                                              ; yes                                        ;
; phase[39][15]                               ; yes                                                              ; yes                                        ;
; phase[38][0]                                ; yes                                                              ; yes                                        ;
; phase[38][1]                                ; yes                                                              ; yes                                        ;
; phase[38][2]                                ; yes                                                              ; yes                                        ;
; phase[38][3]                                ; yes                                                              ; yes                                        ;
; phase[38][4]                                ; yes                                                              ; yes                                        ;
; phase[38][5]                                ; yes                                                              ; yes                                        ;
; phase[38][6]                                ; yes                                                              ; yes                                        ;
; phase[38][7]                                ; yes                                                              ; yes                                        ;
; phase[38][8]                                ; yes                                                              ; yes                                        ;
; phase[38][9]                                ; yes                                                              ; yes                                        ;
; phase[38][10]                               ; yes                                                              ; yes                                        ;
; phase[38][11]                               ; yes                                                              ; yes                                        ;
; phase[38][12]                               ; yes                                                              ; yes                                        ;
; phase[38][13]                               ; yes                                                              ; yes                                        ;
; phase[38][14]                               ; yes                                                              ; yes                                        ;
; phase[38][15]                               ; yes                                                              ; yes                                        ;
; phase[37][0]                                ; yes                                                              ; yes                                        ;
; phase[37][1]                                ; yes                                                              ; yes                                        ;
; phase[37][2]                                ; yes                                                              ; yes                                        ;
; phase[37][3]                                ; yes                                                              ; yes                                        ;
; phase[37][4]                                ; yes                                                              ; yes                                        ;
; phase[37][5]                                ; yes                                                              ; yes                                        ;
; phase[37][6]                                ; yes                                                              ; yes                                        ;
; phase[37][7]                                ; yes                                                              ; yes                                        ;
; phase[37][8]                                ; yes                                                              ; yes                                        ;
; phase[37][9]                                ; yes                                                              ; yes                                        ;
; phase[37][10]                               ; yes                                                              ; yes                                        ;
; phase[37][11]                               ; yes                                                              ; yes                                        ;
; phase[37][12]                               ; yes                                                              ; yes                                        ;
; phase[37][13]                               ; yes                                                              ; yes                                        ;
; phase[37][14]                               ; yes                                                              ; yes                                        ;
; phase[37][15]                               ; yes                                                              ; yes                                        ;
; phase[36][0]                                ; yes                                                              ; yes                                        ;
; phase[36][1]                                ; yes                                                              ; yes                                        ;
; phase[36][2]                                ; yes                                                              ; yes                                        ;
; phase[36][3]                                ; yes                                                              ; yes                                        ;
; phase[36][4]                                ; yes                                                              ; yes                                        ;
; phase[36][5]                                ; yes                                                              ; yes                                        ;
; phase[36][6]                                ; yes                                                              ; yes                                        ;
; phase[36][7]                                ; yes                                                              ; yes                                        ;
; phase[36][8]                                ; yes                                                              ; yes                                        ;
; phase[36][9]                                ; yes                                                              ; yes                                        ;
; phase[36][10]                               ; yes                                                              ; yes                                        ;
; phase[36][11]                               ; yes                                                              ; yes                                        ;
; phase[36][12]                               ; yes                                                              ; yes                                        ;
; phase[36][13]                               ; yes                                                              ; yes                                        ;
; phase[36][14]                               ; yes                                                              ; yes                                        ;
; phase[36][15]                               ; yes                                                              ; yes                                        ;
; phase[35][0]                                ; yes                                                              ; yes                                        ;
; phase[35][1]                                ; yes                                                              ; yes                                        ;
; phase[35][2]                                ; yes                                                              ; yes                                        ;
; phase[35][3]                                ; yes                                                              ; yes                                        ;
; phase[35][4]                                ; yes                                                              ; yes                                        ;
; phase[35][5]                                ; yes                                                              ; yes                                        ;
; phase[35][6]                                ; yes                                                              ; yes                                        ;
; phase[35][7]                                ; yes                                                              ; yes                                        ;
; phase[35][8]                                ; yes                                                              ; yes                                        ;
; phase[35][9]                                ; yes                                                              ; yes                                        ;
; phase[35][10]                               ; yes                                                              ; yes                                        ;
; phase[35][11]                               ; yes                                                              ; yes                                        ;
; phase[35][12]                               ; yes                                                              ; yes                                        ;
; phase[35][13]                               ; yes                                                              ; yes                                        ;
; phase[35][14]                               ; yes                                                              ; yes                                        ;
; phase[35][15]                               ; yes                                                              ; yes                                        ;
; phase[34][0]                                ; yes                                                              ; yes                                        ;
; phase[34][1]                                ; yes                                                              ; yes                                        ;
; phase[34][2]                                ; yes                                                              ; yes                                        ;
; phase[34][3]                                ; yes                                                              ; yes                                        ;
; phase[34][4]                                ; yes                                                              ; yes                                        ;
; phase[34][5]                                ; yes                                                              ; yes                                        ;
; phase[34][6]                                ; yes                                                              ; yes                                        ;
; phase[34][7]                                ; yes                                                              ; yes                                        ;
; phase[34][8]                                ; yes                                                              ; yes                                        ;
; phase[34][9]                                ; yes                                                              ; yes                                        ;
; phase[34][10]                               ; yes                                                              ; yes                                        ;
; phase[34][11]                               ; yes                                                              ; yes                                        ;
; phase[34][12]                               ; yes                                                              ; yes                                        ;
; phase[34][13]                               ; yes                                                              ; yes                                        ;
; phase[34][14]                               ; yes                                                              ; yes                                        ;
; phase[34][15]                               ; yes                                                              ; yes                                        ;
; phase[33][0]                                ; yes                                                              ; yes                                        ;
; phase[33][1]                                ; yes                                                              ; yes                                        ;
; phase[33][2]                                ; yes                                                              ; yes                                        ;
; phase[33][3]                                ; yes                                                              ; yes                                        ;
; phase[33][4]                                ; yes                                                              ; yes                                        ;
; phase[33][5]                                ; yes                                                              ; yes                                        ;
; phase[33][6]                                ; yes                                                              ; yes                                        ;
; phase[33][7]                                ; yes                                                              ; yes                                        ;
; phase[33][8]                                ; yes                                                              ; yes                                        ;
; phase[33][9]                                ; yes                                                              ; yes                                        ;
; phase[33][10]                               ; yes                                                              ; yes                                        ;
; phase[33][11]                               ; yes                                                              ; yes                                        ;
; phase[33][12]                               ; yes                                                              ; yes                                        ;
; phase[33][13]                               ; yes                                                              ; yes                                        ;
; phase[33][14]                               ; yes                                                              ; yes                                        ;
; phase[33][15]                               ; yes                                                              ; yes                                        ;
; phase[32][0]                                ; yes                                                              ; yes                                        ;
; phase[32][1]                                ; yes                                                              ; yes                                        ;
; phase[32][2]                                ; yes                                                              ; yes                                        ;
; phase[32][3]                                ; yes                                                              ; yes                                        ;
; phase[32][4]                                ; yes                                                              ; yes                                        ;
; phase[32][5]                                ; yes                                                              ; yes                                        ;
; phase[32][6]                                ; yes                                                              ; yes                                        ;
; phase[32][7]                                ; yes                                                              ; yes                                        ;
; phase[32][8]                                ; yes                                                              ; yes                                        ;
; phase[32][9]                                ; yes                                                              ; yes                                        ;
; phase[32][10]                               ; yes                                                              ; yes                                        ;
; phase[32][11]                               ; yes                                                              ; yes                                        ;
; phase[32][12]                               ; yes                                                              ; yes                                        ;
; phase[32][13]                               ; yes                                                              ; yes                                        ;
; phase[32][14]                               ; yes                                                              ; yes                                        ;
; phase[32][15]                               ; yes                                                              ; yes                                        ;
; phase[31][0]                                ; yes                                                              ; yes                                        ;
; phase[31][1]                                ; yes                                                              ; yes                                        ;
; phase[31][2]                                ; yes                                                              ; yes                                        ;
; phase[31][3]                                ; yes                                                              ; yes                                        ;
; phase[31][4]                                ; yes                                                              ; yes                                        ;
; phase[31][5]                                ; yes                                                              ; yes                                        ;
; phase[31][6]                                ; yes                                                              ; yes                                        ;
; phase[31][7]                                ; yes                                                              ; yes                                        ;
; phase[31][8]                                ; yes                                                              ; yes                                        ;
; phase[31][9]                                ; yes                                                              ; yes                                        ;
; phase[31][10]                               ; yes                                                              ; yes                                        ;
; phase[31][11]                               ; yes                                                              ; yes                                        ;
; phase[31][12]                               ; yes                                                              ; yes                                        ;
; phase[31][13]                               ; yes                                                              ; yes                                        ;
; phase[31][14]                               ; yes                                                              ; yes                                        ;
; phase[31][15]                               ; yes                                                              ; yes                                        ;
; phase[30][0]                                ; yes                                                              ; yes                                        ;
; phase[30][1]                                ; yes                                                              ; yes                                        ;
; phase[30][2]                                ; yes                                                              ; yes                                        ;
; phase[30][3]                                ; yes                                                              ; yes                                        ;
; phase[30][4]                                ; yes                                                              ; yes                                        ;
; phase[30][5]                                ; yes                                                              ; yes                                        ;
; phase[30][6]                                ; yes                                                              ; yes                                        ;
; phase[30][7]                                ; yes                                                              ; yes                                        ;
; phase[30][8]                                ; yes                                                              ; yes                                        ;
; phase[30][9]                                ; yes                                                              ; yes                                        ;
; phase[30][10]                               ; yes                                                              ; yes                                        ;
; phase[30][11]                               ; yes                                                              ; yes                                        ;
; phase[30][12]                               ; yes                                                              ; yes                                        ;
; phase[30][13]                               ; yes                                                              ; yes                                        ;
; phase[30][14]                               ; yes                                                              ; yes                                        ;
; phase[30][15]                               ; yes                                                              ; yes                                        ;
; phase[29][0]                                ; yes                                                              ; yes                                        ;
; phase[29][1]                                ; yes                                                              ; yes                                        ;
; phase[29][2]                                ; yes                                                              ; yes                                        ;
; phase[29][3]                                ; yes                                                              ; yes                                        ;
; phase[29][4]                                ; yes                                                              ; yes                                        ;
; phase[29][5]                                ; yes                                                              ; yes                                        ;
; phase[29][6]                                ; yes                                                              ; yes                                        ;
; phase[29][7]                                ; yes                                                              ; yes                                        ;
; phase[29][8]                                ; yes                                                              ; yes                                        ;
; phase[29][9]                                ; yes                                                              ; yes                                        ;
; phase[29][10]                               ; yes                                                              ; yes                                        ;
; phase[29][11]                               ; yes                                                              ; yes                                        ;
; phase[29][12]                               ; yes                                                              ; yes                                        ;
; phase[29][13]                               ; yes                                                              ; yes                                        ;
; phase[29][14]                               ; yes                                                              ; yes                                        ;
; phase[29][15]                               ; yes                                                              ; yes                                        ;
; phase[28][0]                                ; yes                                                              ; yes                                        ;
; phase[28][1]                                ; yes                                                              ; yes                                        ;
; phase[28][2]                                ; yes                                                              ; yes                                        ;
; phase[28][3]                                ; yes                                                              ; yes                                        ;
; phase[28][4]                                ; yes                                                              ; yes                                        ;
; phase[28][5]                                ; yes                                                              ; yes                                        ;
; phase[28][6]                                ; yes                                                              ; yes                                        ;
; phase[28][7]                                ; yes                                                              ; yes                                        ;
; phase[28][8]                                ; yes                                                              ; yes                                        ;
; phase[28][9]                                ; yes                                                              ; yes                                        ;
; phase[28][10]                               ; yes                                                              ; yes                                        ;
; phase[28][11]                               ; yes                                                              ; yes                                        ;
; phase[28][12]                               ; yes                                                              ; yes                                        ;
; phase[28][13]                               ; yes                                                              ; yes                                        ;
; phase[28][14]                               ; yes                                                              ; yes                                        ;
; phase[28][15]                               ; yes                                                              ; yes                                        ;
; phase[27][0]                                ; yes                                                              ; yes                                        ;
; phase[27][1]                                ; yes                                                              ; yes                                        ;
; phase[27][2]                                ; yes                                                              ; yes                                        ;
; phase[27][3]                                ; yes                                                              ; yes                                        ;
; phase[27][4]                                ; yes                                                              ; yes                                        ;
; phase[27][5]                                ; yes                                                              ; yes                                        ;
; phase[27][6]                                ; yes                                                              ; yes                                        ;
; phase[27][7]                                ; yes                                                              ; yes                                        ;
; phase[27][8]                                ; yes                                                              ; yes                                        ;
; phase[27][9]                                ; yes                                                              ; yes                                        ;
; phase[27][10]                               ; yes                                                              ; yes                                        ;
; phase[27][11]                               ; yes                                                              ; yes                                        ;
; phase[27][12]                               ; yes                                                              ; yes                                        ;
; phase[27][13]                               ; yes                                                              ; yes                                        ;
; phase[27][14]                               ; yes                                                              ; yes                                        ;
; phase[27][15]                               ; yes                                                              ; yes                                        ;
; phase[26][0]                                ; yes                                                              ; yes                                        ;
; phase[26][1]                                ; yes                                                              ; yes                                        ;
; phase[26][2]                                ; yes                                                              ; yes                                        ;
; phase[26][3]                                ; yes                                                              ; yes                                        ;
; phase[26][4]                                ; yes                                                              ; yes                                        ;
; phase[26][5]                                ; yes                                                              ; yes                                        ;
; phase[26][6]                                ; yes                                                              ; yes                                        ;
; phase[26][7]                                ; yes                                                              ; yes                                        ;
; phase[26][8]                                ; yes                                                              ; yes                                        ;
; phase[26][9]                                ; yes                                                              ; yes                                        ;
; phase[26][10]                               ; yes                                                              ; yes                                        ;
; phase[26][11]                               ; yes                                                              ; yes                                        ;
; phase[26][12]                               ; yes                                                              ; yes                                        ;
; phase[26][13]                               ; yes                                                              ; yes                                        ;
; phase[26][14]                               ; yes                                                              ; yes                                        ;
; phase[26][15]                               ; yes                                                              ; yes                                        ;
; phase[25][0]                                ; yes                                                              ; yes                                        ;
; phase[25][1]                                ; yes                                                              ; yes                                        ;
; phase[25][2]                                ; yes                                                              ; yes                                        ;
; phase[25][3]                                ; yes                                                              ; yes                                        ;
; phase[25][4]                                ; yes                                                              ; yes                                        ;
; phase[25][5]                                ; yes                                                              ; yes                                        ;
; phase[25][6]                                ; yes                                                              ; yes                                        ;
; phase[25][7]                                ; yes                                                              ; yes                                        ;
; phase[25][8]                                ; yes                                                              ; yes                                        ;
; phase[25][9]                                ; yes                                                              ; yes                                        ;
; phase[25][10]                               ; yes                                                              ; yes                                        ;
; phase[25][11]                               ; yes                                                              ; yes                                        ;
; phase[25][12]                               ; yes                                                              ; yes                                        ;
; phase[25][13]                               ; yes                                                              ; yes                                        ;
; phase[25][14]                               ; yes                                                              ; yes                                        ;
; phase[25][15]                               ; yes                                                              ; yes                                        ;
; phase[24][0]                                ; yes                                                              ; yes                                        ;
; phase[24][1]                                ; yes                                                              ; yes                                        ;
; phase[24][2]                                ; yes                                                              ; yes                                        ;
; phase[24][3]                                ; yes                                                              ; yes                                        ;
; phase[24][4]                                ; yes                                                              ; yes                                        ;
; phase[24][5]                                ; yes                                                              ; yes                                        ;
; phase[24][6]                                ; yes                                                              ; yes                                        ;
; phase[24][7]                                ; yes                                                              ; yes                                        ;
; phase[24][8]                                ; yes                                                              ; yes                                        ;
; phase[24][9]                                ; yes                                                              ; yes                                        ;
; phase[24][10]                               ; yes                                                              ; yes                                        ;
; phase[24][11]                               ; yes                                                              ; yes                                        ;
; phase[24][12]                               ; yes                                                              ; yes                                        ;
; phase[24][13]                               ; yes                                                              ; yes                                        ;
; phase[24][14]                               ; yes                                                              ; yes                                        ;
; phase[24][15]                               ; yes                                                              ; yes                                        ;
; phase[23][0]                                ; yes                                                              ; yes                                        ;
; phase[23][1]                                ; yes                                                              ; yes                                        ;
; phase[23][2]                                ; yes                                                              ; yes                                        ;
; phase[23][3]                                ; yes                                                              ; yes                                        ;
; phase[23][4]                                ; yes                                                              ; yes                                        ;
; phase[23][5]                                ; yes                                                              ; yes                                        ;
; phase[23][6]                                ; yes                                                              ; yes                                        ;
; phase[23][7]                                ; yes                                                              ; yes                                        ;
; phase[23][8]                                ; yes                                                              ; yes                                        ;
; phase[23][9]                                ; yes                                                              ; yes                                        ;
; phase[23][10]                               ; yes                                                              ; yes                                        ;
; phase[23][11]                               ; yes                                                              ; yes                                        ;
; phase[23][12]                               ; yes                                                              ; yes                                        ;
; phase[23][13]                               ; yes                                                              ; yes                                        ;
; phase[23][14]                               ; yes                                                              ; yes                                        ;
; phase[23][15]                               ; yes                                                              ; yes                                        ;
; phase[22][0]                                ; yes                                                              ; yes                                        ;
; phase[22][1]                                ; yes                                                              ; yes                                        ;
; phase[22][2]                                ; yes                                                              ; yes                                        ;
; phase[22][3]                                ; yes                                                              ; yes                                        ;
; phase[22][4]                                ; yes                                                              ; yes                                        ;
; phase[22][5]                                ; yes                                                              ; yes                                        ;
; phase[22][6]                                ; yes                                                              ; yes                                        ;
; phase[22][7]                                ; yes                                                              ; yes                                        ;
; phase[22][8]                                ; yes                                                              ; yes                                        ;
; phase[22][9]                                ; yes                                                              ; yes                                        ;
; phase[22][10]                               ; yes                                                              ; yes                                        ;
; phase[22][11]                               ; yes                                                              ; yes                                        ;
; phase[22][12]                               ; yes                                                              ; yes                                        ;
; phase[22][13]                               ; yes                                                              ; yes                                        ;
; phase[22][14]                               ; yes                                                              ; yes                                        ;
; phase[22][15]                               ; yes                                                              ; yes                                        ;
; phase[21][0]                                ; yes                                                              ; yes                                        ;
; phase[21][1]                                ; yes                                                              ; yes                                        ;
; phase[21][2]                                ; yes                                                              ; yes                                        ;
; phase[21][3]                                ; yes                                                              ; yes                                        ;
; phase[21][4]                                ; yes                                                              ; yes                                        ;
; phase[21][5]                                ; yes                                                              ; yes                                        ;
; phase[21][6]                                ; yes                                                              ; yes                                        ;
; phase[21][7]                                ; yes                                                              ; yes                                        ;
; phase[21][8]                                ; yes                                                              ; yes                                        ;
; phase[21][9]                                ; yes                                                              ; yes                                        ;
; phase[21][10]                               ; yes                                                              ; yes                                        ;
; phase[21][11]                               ; yes                                                              ; yes                                        ;
; phase[21][12]                               ; yes                                                              ; yes                                        ;
; phase[21][13]                               ; yes                                                              ; yes                                        ;
; phase[21][14]                               ; yes                                                              ; yes                                        ;
; phase[21][15]                               ; yes                                                              ; yes                                        ;
; phase[20][0]                                ; yes                                                              ; yes                                        ;
; phase[20][1]                                ; yes                                                              ; yes                                        ;
; phase[20][2]                                ; yes                                                              ; yes                                        ;
; phase[20][3]                                ; yes                                                              ; yes                                        ;
; phase[20][4]                                ; yes                                                              ; yes                                        ;
; phase[20][5]                                ; yes                                                              ; yes                                        ;
; phase[20][6]                                ; yes                                                              ; yes                                        ;
; phase[20][7]                                ; yes                                                              ; yes                                        ;
; phase[20][8]                                ; yes                                                              ; yes                                        ;
; phase[20][9]                                ; yes                                                              ; yes                                        ;
; phase[20][10]                               ; yes                                                              ; yes                                        ;
; phase[20][11]                               ; yes                                                              ; yes                                        ;
; phase[20][12]                               ; yes                                                              ; yes                                        ;
; phase[20][13]                               ; yes                                                              ; yes                                        ;
; phase[20][14]                               ; yes                                                              ; yes                                        ;
; phase[20][15]                               ; yes                                                              ; yes                                        ;
; phase[19][0]                                ; yes                                                              ; yes                                        ;
; phase[19][1]                                ; yes                                                              ; yes                                        ;
; phase[19][2]                                ; yes                                                              ; yes                                        ;
; phase[19][3]                                ; yes                                                              ; yes                                        ;
; phase[19][4]                                ; yes                                                              ; yes                                        ;
; phase[19][5]                                ; yes                                                              ; yes                                        ;
; phase[19][6]                                ; yes                                                              ; yes                                        ;
; phase[19][7]                                ; yes                                                              ; yes                                        ;
; phase[19][8]                                ; yes                                                              ; yes                                        ;
; phase[19][9]                                ; yes                                                              ; yes                                        ;
; phase[19][10]                               ; yes                                                              ; yes                                        ;
; phase[19][11]                               ; yes                                                              ; yes                                        ;
; phase[19][12]                               ; yes                                                              ; yes                                        ;
; phase[19][13]                               ; yes                                                              ; yes                                        ;
; phase[19][14]                               ; yes                                                              ; yes                                        ;
; phase[19][15]                               ; yes                                                              ; yes                                        ;
; phase[18][0]                                ; yes                                                              ; yes                                        ;
; phase[18][1]                                ; yes                                                              ; yes                                        ;
; phase[18][2]                                ; yes                                                              ; yes                                        ;
; phase[18][3]                                ; yes                                                              ; yes                                        ;
; phase[18][4]                                ; yes                                                              ; yes                                        ;
; phase[18][5]                                ; yes                                                              ; yes                                        ;
; phase[18][6]                                ; yes                                                              ; yes                                        ;
; phase[18][7]                                ; yes                                                              ; yes                                        ;
; phase[18][8]                                ; yes                                                              ; yes                                        ;
; phase[18][9]                                ; yes                                                              ; yes                                        ;
; phase[18][10]                               ; yes                                                              ; yes                                        ;
; phase[18][11]                               ; yes                                                              ; yes                                        ;
; phase[18][12]                               ; yes                                                              ; yes                                        ;
; phase[18][13]                               ; yes                                                              ; yes                                        ;
; phase[18][14]                               ; yes                                                              ; yes                                        ;
; phase[18][15]                               ; yes                                                              ; yes                                        ;
; phase[17][0]                                ; yes                                                              ; yes                                        ;
; phase[17][1]                                ; yes                                                              ; yes                                        ;
; phase[17][2]                                ; yes                                                              ; yes                                        ;
; phase[17][3]                                ; yes                                                              ; yes                                        ;
; phase[17][4]                                ; yes                                                              ; yes                                        ;
; phase[17][5]                                ; yes                                                              ; yes                                        ;
; phase[17][6]                                ; yes                                                              ; yes                                        ;
; phase[17][7]                                ; yes                                                              ; yes                                        ;
; phase[17][8]                                ; yes                                                              ; yes                                        ;
; phase[17][9]                                ; yes                                                              ; yes                                        ;
; phase[17][10]                               ; yes                                                              ; yes                                        ;
; phase[17][11]                               ; yes                                                              ; yes                                        ;
; phase[17][12]                               ; yes                                                              ; yes                                        ;
; phase[17][13]                               ; yes                                                              ; yes                                        ;
; phase[17][14]                               ; yes                                                              ; yes                                        ;
; phase[17][15]                               ; yes                                                              ; yes                                        ;
; phase[16][0]                                ; yes                                                              ; yes                                        ;
; phase[16][1]                                ; yes                                                              ; yes                                        ;
; phase[16][2]                                ; yes                                                              ; yes                                        ;
; phase[16][3]                                ; yes                                                              ; yes                                        ;
; phase[16][4]                                ; yes                                                              ; yes                                        ;
; phase[16][5]                                ; yes                                                              ; yes                                        ;
; phase[16][6]                                ; yes                                                              ; yes                                        ;
; phase[16][7]                                ; yes                                                              ; yes                                        ;
; phase[16][8]                                ; yes                                                              ; yes                                        ;
; phase[16][9]                                ; yes                                                              ; yes                                        ;
; phase[16][10]                               ; yes                                                              ; yes                                        ;
; phase[16][11]                               ; yes                                                              ; yes                                        ;
; phase[16][12]                               ; yes                                                              ; yes                                        ;
; phase[16][13]                               ; yes                                                              ; yes                                        ;
; phase[16][14]                               ; yes                                                              ; yes                                        ;
; phase[16][15]                               ; yes                                                              ; yes                                        ;
; phase[15][0]                                ; yes                                                              ; yes                                        ;
; phase[15][1]                                ; yes                                                              ; yes                                        ;
; phase[15][2]                                ; yes                                                              ; yes                                        ;
; phase[15][3]                                ; yes                                                              ; yes                                        ;
; phase[15][4]                                ; yes                                                              ; yes                                        ;
; phase[15][5]                                ; yes                                                              ; yes                                        ;
; phase[15][6]                                ; yes                                                              ; yes                                        ;
; phase[15][7]                                ; yes                                                              ; yes                                        ;
; phase[15][8]                                ; yes                                                              ; yes                                        ;
; phase[15][9]                                ; yes                                                              ; yes                                        ;
; phase[15][10]                               ; yes                                                              ; yes                                        ;
; phase[15][11]                               ; yes                                                              ; yes                                        ;
; phase[15][12]                               ; yes                                                              ; yes                                        ;
; phase[15][13]                               ; yes                                                              ; yes                                        ;
; phase[15][14]                               ; yes                                                              ; yes                                        ;
; phase[15][15]                               ; yes                                                              ; yes                                        ;
; phase[14][0]                                ; yes                                                              ; yes                                        ;
; phase[14][1]                                ; yes                                                              ; yes                                        ;
; phase[14][2]                                ; yes                                                              ; yes                                        ;
; phase[14][3]                                ; yes                                                              ; yes                                        ;
; phase[14][4]                                ; yes                                                              ; yes                                        ;
; phase[14][5]                                ; yes                                                              ; yes                                        ;
; phase[14][6]                                ; yes                                                              ; yes                                        ;
; phase[14][7]                                ; yes                                                              ; yes                                        ;
; phase[14][8]                                ; yes                                                              ; yes                                        ;
; phase[14][9]                                ; yes                                                              ; yes                                        ;
; phase[14][10]                               ; yes                                                              ; yes                                        ;
; phase[14][11]                               ; yes                                                              ; yes                                        ;
; phase[14][12]                               ; yes                                                              ; yes                                        ;
; phase[14][13]                               ; yes                                                              ; yes                                        ;
; phase[14][14]                               ; yes                                                              ; yes                                        ;
; phase[14][15]                               ; yes                                                              ; yes                                        ;
; phase[13][0]                                ; yes                                                              ; yes                                        ;
; phase[13][1]                                ; yes                                                              ; yes                                        ;
; phase[13][2]                                ; yes                                                              ; yes                                        ;
; phase[13][3]                                ; yes                                                              ; yes                                        ;
; phase[13][4]                                ; yes                                                              ; yes                                        ;
; phase[13][5]                                ; yes                                                              ; yes                                        ;
; phase[13][6]                                ; yes                                                              ; yes                                        ;
; phase[13][7]                                ; yes                                                              ; yes                                        ;
; phase[13][8]                                ; yes                                                              ; yes                                        ;
; phase[13][9]                                ; yes                                                              ; yes                                        ;
; phase[13][10]                               ; yes                                                              ; yes                                        ;
; phase[13][11]                               ; yes                                                              ; yes                                        ;
; phase[13][12]                               ; yes                                                              ; yes                                        ;
; phase[13][13]                               ; yes                                                              ; yes                                        ;
; phase[13][14]                               ; yes                                                              ; yes                                        ;
; phase[13][15]                               ; yes                                                              ; yes                                        ;
; phase[12][0]                                ; yes                                                              ; yes                                        ;
; phase[12][1]                                ; yes                                                              ; yes                                        ;
; phase[12][2]                                ; yes                                                              ; yes                                        ;
; phase[12][3]                                ; yes                                                              ; yes                                        ;
; phase[12][4]                                ; yes                                                              ; yes                                        ;
; phase[12][5]                                ; yes                                                              ; yes                                        ;
; phase[12][6]                                ; yes                                                              ; yes                                        ;
; phase[12][7]                                ; yes                                                              ; yes                                        ;
; phase[12][8]                                ; yes                                                              ; yes                                        ;
; phase[12][9]                                ; yes                                                              ; yes                                        ;
; phase[12][10]                               ; yes                                                              ; yes                                        ;
; phase[12][11]                               ; yes                                                              ; yes                                        ;
; phase[12][12]                               ; yes                                                              ; yes                                        ;
; phase[12][13]                               ; yes                                                              ; yes                                        ;
; phase[12][14]                               ; yes                                                              ; yes                                        ;
; phase[12][15]                               ; yes                                                              ; yes                                        ;
; phase[11][0]                                ; yes                                                              ; yes                                        ;
; phase[11][1]                                ; yes                                                              ; yes                                        ;
; phase[11][2]                                ; yes                                                              ; yes                                        ;
; phase[11][3]                                ; yes                                                              ; yes                                        ;
; phase[11][4]                                ; yes                                                              ; yes                                        ;
; phase[11][5]                                ; yes                                                              ; yes                                        ;
; phase[11][6]                                ; yes                                                              ; yes                                        ;
; phase[11][7]                                ; yes                                                              ; yes                                        ;
; phase[11][8]                                ; yes                                                              ; yes                                        ;
; phase[11][9]                                ; yes                                                              ; yes                                        ;
; phase[11][10]                               ; yes                                                              ; yes                                        ;
; phase[11][11]                               ; yes                                                              ; yes                                        ;
; phase[11][12]                               ; yes                                                              ; yes                                        ;
; phase[11][13]                               ; yes                                                              ; yes                                        ;
; phase[11][14]                               ; yes                                                              ; yes                                        ;
; phase[11][15]                               ; yes                                                              ; yes                                        ;
; phase[10][0]                                ; yes                                                              ; yes                                        ;
; phase[10][1]                                ; yes                                                              ; yes                                        ;
; phase[10][2]                                ; yes                                                              ; yes                                        ;
; phase[10][3]                                ; yes                                                              ; yes                                        ;
; phase[10][4]                                ; yes                                                              ; yes                                        ;
; phase[10][5]                                ; yes                                                              ; yes                                        ;
; phase[10][6]                                ; yes                                                              ; yes                                        ;
; phase[10][7]                                ; yes                                                              ; yes                                        ;
; phase[10][8]                                ; yes                                                              ; yes                                        ;
; phase[10][9]                                ; yes                                                              ; yes                                        ;
; phase[10][10]                               ; yes                                                              ; yes                                        ;
; phase[10][11]                               ; yes                                                              ; yes                                        ;
; phase[10][12]                               ; yes                                                              ; yes                                        ;
; phase[10][13]                               ; yes                                                              ; yes                                        ;
; phase[10][14]                               ; yes                                                              ; yes                                        ;
; phase[10][15]                               ; yes                                                              ; yes                                        ;
; phase[9][0]                                 ; yes                                                              ; yes                                        ;
; phase[9][1]                                 ; yes                                                              ; yes                                        ;
; phase[9][2]                                 ; yes                                                              ; yes                                        ;
; phase[9][3]                                 ; yes                                                              ; yes                                        ;
; phase[9][4]                                 ; yes                                                              ; yes                                        ;
; phase[9][5]                                 ; yes                                                              ; yes                                        ;
; phase[9][6]                                 ; yes                                                              ; yes                                        ;
; phase[9][7]                                 ; yes                                                              ; yes                                        ;
; phase[9][8]                                 ; yes                                                              ; yes                                        ;
; phase[9][9]                                 ; yes                                                              ; yes                                        ;
; phase[9][10]                                ; yes                                                              ; yes                                        ;
; phase[9][11]                                ; yes                                                              ; yes                                        ;
; phase[9][12]                                ; yes                                                              ; yes                                        ;
; phase[9][13]                                ; yes                                                              ; yes                                        ;
; phase[9][14]                                ; yes                                                              ; yes                                        ;
; phase[9][15]                                ; yes                                                              ; yes                                        ;
; phase[8][0]                                 ; yes                                                              ; yes                                        ;
; phase[8][1]                                 ; yes                                                              ; yes                                        ;
; phase[8][2]                                 ; yes                                                              ; yes                                        ;
; phase[8][3]                                 ; yes                                                              ; yes                                        ;
; phase[8][4]                                 ; yes                                                              ; yes                                        ;
; phase[8][5]                                 ; yes                                                              ; yes                                        ;
; phase[8][6]                                 ; yes                                                              ; yes                                        ;
; phase[8][7]                                 ; yes                                                              ; yes                                        ;
; phase[8][8]                                 ; yes                                                              ; yes                                        ;
; phase[8][9]                                 ; yes                                                              ; yes                                        ;
; phase[8][10]                                ; yes                                                              ; yes                                        ;
; phase[8][11]                                ; yes                                                              ; yes                                        ;
; phase[8][12]                                ; yes                                                              ; yes                                        ;
; phase[8][13]                                ; yes                                                              ; yes                                        ;
; phase[8][14]                                ; yes                                                              ; yes                                        ;
; phase[8][15]                                ; yes                                                              ; yes                                        ;
; phase[7][0]                                 ; yes                                                              ; yes                                        ;
; phase[7][1]                                 ; yes                                                              ; yes                                        ;
; phase[7][2]                                 ; yes                                                              ; yes                                        ;
; phase[7][3]                                 ; yes                                                              ; yes                                        ;
; phase[7][4]                                 ; yes                                                              ; yes                                        ;
; phase[7][5]                                 ; yes                                                              ; yes                                        ;
; phase[7][6]                                 ; yes                                                              ; yes                                        ;
; phase[7][7]                                 ; yes                                                              ; yes                                        ;
; phase[7][8]                                 ; yes                                                              ; yes                                        ;
; phase[7][9]                                 ; yes                                                              ; yes                                        ;
; phase[7][10]                                ; yes                                                              ; yes                                        ;
; phase[7][11]                                ; yes                                                              ; yes                                        ;
; phase[7][12]                                ; yes                                                              ; yes                                        ;
; phase[7][13]                                ; yes                                                              ; yes                                        ;
; phase[7][14]                                ; yes                                                              ; yes                                        ;
; phase[7][15]                                ; yes                                                              ; yes                                        ;
; phase[6][0]                                 ; yes                                                              ; yes                                        ;
; phase[6][1]                                 ; yes                                                              ; yes                                        ;
; phase[6][2]                                 ; yes                                                              ; yes                                        ;
; phase[6][3]                                 ; yes                                                              ; yes                                        ;
; phase[6][4]                                 ; yes                                                              ; yes                                        ;
; phase[6][5]                                 ; yes                                                              ; yes                                        ;
; phase[6][6]                                 ; yes                                                              ; yes                                        ;
; phase[6][7]                                 ; yes                                                              ; yes                                        ;
; phase[6][8]                                 ; yes                                                              ; yes                                        ;
; phase[6][9]                                 ; yes                                                              ; yes                                        ;
; phase[6][10]                                ; yes                                                              ; yes                                        ;
; phase[6][11]                                ; yes                                                              ; yes                                        ;
; phase[6][12]                                ; yes                                                              ; yes                                        ;
; phase[6][13]                                ; yes                                                              ; yes                                        ;
; phase[6][14]                                ; yes                                                              ; yes                                        ;
; phase[6][15]                                ; yes                                                              ; yes                                        ;
; phase[5][0]                                 ; yes                                                              ; yes                                        ;
; phase[5][1]                                 ; yes                                                              ; yes                                        ;
; phase[5][2]                                 ; yes                                                              ; yes                                        ;
; phase[5][3]                                 ; yes                                                              ; yes                                        ;
; phase[5][4]                                 ; yes                                                              ; yes                                        ;
; phase[5][5]                                 ; yes                                                              ; yes                                        ;
; phase[5][6]                                 ; yes                                                              ; yes                                        ;
; phase[5][7]                                 ; yes                                                              ; yes                                        ;
; phase[5][8]                                 ; yes                                                              ; yes                                        ;
; phase[5][9]                                 ; yes                                                              ; yes                                        ;
; phase[5][10]                                ; yes                                                              ; yes                                        ;
; phase[5][11]                                ; yes                                                              ; yes                                        ;
; phase[5][12]                                ; yes                                                              ; yes                                        ;
; phase[5][13]                                ; yes                                                              ; yes                                        ;
; phase[5][14]                                ; yes                                                              ; yes                                        ;
; phase[5][15]                                ; yes                                                              ; yes                                        ;
; phase[4][0]                                 ; yes                                                              ; yes                                        ;
; phase[4][1]                                 ; yes                                                              ; yes                                        ;
; phase[4][2]                                 ; yes                                                              ; yes                                        ;
; phase[4][3]                                 ; yes                                                              ; yes                                        ;
; phase[4][4]                                 ; yes                                                              ; yes                                        ;
; phase[4][5]                                 ; yes                                                              ; yes                                        ;
; phase[4][6]                                 ; yes                                                              ; yes                                        ;
; phase[4][7]                                 ; yes                                                              ; yes                                        ;
; phase[4][8]                                 ; yes                                                              ; yes                                        ;
; phase[4][9]                                 ; yes                                                              ; yes                                        ;
; phase[4][10]                                ; yes                                                              ; yes                                        ;
; phase[4][11]                                ; yes                                                              ; yes                                        ;
; phase[4][12]                                ; yes                                                              ; yes                                        ;
; phase[4][13]                                ; yes                                                              ; yes                                        ;
; phase[4][14]                                ; yes                                                              ; yes                                        ;
; phase[4][15]                                ; yes                                                              ; yes                                        ;
; phase[3][0]                                 ; yes                                                              ; yes                                        ;
; phase[3][1]                                 ; yes                                                              ; yes                                        ;
; phase[3][2]                                 ; yes                                                              ; yes                                        ;
; phase[3][3]                                 ; yes                                                              ; yes                                        ;
; phase[3][4]                                 ; yes                                                              ; yes                                        ;
; phase[3][5]                                 ; yes                                                              ; yes                                        ;
; phase[3][6]                                 ; yes                                                              ; yes                                        ;
; phase[3][7]                                 ; yes                                                              ; yes                                        ;
; phase[3][8]                                 ; yes                                                              ; yes                                        ;
; phase[3][9]                                 ; yes                                                              ; yes                                        ;
; phase[3][10]                                ; yes                                                              ; yes                                        ;
; phase[3][11]                                ; yes                                                              ; yes                                        ;
; phase[3][12]                                ; yes                                                              ; yes                                        ;
; phase[3][13]                                ; yes                                                              ; yes                                        ;
; phase[3][14]                                ; yes                                                              ; yes                                        ;
; phase[3][15]                                ; yes                                                              ; yes                                        ;
; phase[2][0]                                 ; yes                                                              ; yes                                        ;
; phase[2][1]                                 ; yes                                                              ; yes                                        ;
; phase[2][2]                                 ; yes                                                              ; yes                                        ;
; phase[2][3]                                 ; yes                                                              ; yes                                        ;
; phase[2][4]                                 ; yes                                                              ; yes                                        ;
; phase[2][5]                                 ; yes                                                              ; yes                                        ;
; phase[2][6]                                 ; yes                                                              ; yes                                        ;
; phase[2][7]                                 ; yes                                                              ; yes                                        ;
; phase[2][8]                                 ; yes                                                              ; yes                                        ;
; phase[2][9]                                 ; yes                                                              ; yes                                        ;
; phase[2][10]                                ; yes                                                              ; yes                                        ;
; phase[2][11]                                ; yes                                                              ; yes                                        ;
; phase[2][12]                                ; yes                                                              ; yes                                        ;
; phase[2][13]                                ; yes                                                              ; yes                                        ;
; phase[2][14]                                ; yes                                                              ; yes                                        ;
; phase[2][15]                                ; yes                                                              ; yes                                        ;
; phase[1][0]                                 ; yes                                                              ; yes                                        ;
; phase[1][1]                                 ; yes                                                              ; yes                                        ;
; phase[1][2]                                 ; yes                                                              ; yes                                        ;
; phase[1][3]                                 ; yes                                                              ; yes                                        ;
; phase[1][4]                                 ; yes                                                              ; yes                                        ;
; phase[1][5]                                 ; yes                                                              ; yes                                        ;
; phase[1][6]                                 ; yes                                                              ; yes                                        ;
; phase[1][7]                                 ; yes                                                              ; yes                                        ;
; phase[1][8]                                 ; yes                                                              ; yes                                        ;
; phase[1][9]                                 ; yes                                                              ; yes                                        ;
; phase[1][10]                                ; yes                                                              ; yes                                        ;
; phase[1][11]                                ; yes                                                              ; yes                                        ;
; phase[1][12]                                ; yes                                                              ; yes                                        ;
; phase[1][13]                                ; yes                                                              ; yes                                        ;
; phase[1][14]                                ; yes                                                              ; yes                                        ;
; phase[1][15]                                ; yes                                                              ; yes                                        ;
; phase[0][0]                                 ; yes                                                              ; yes                                        ;
; phase[0][1]                                 ; yes                                                              ; yes                                        ;
; phase[0][2]                                 ; yes                                                              ; yes                                        ;
; phase[0][3]                                 ; yes                                                              ; yes                                        ;
; phase[0][4]                                 ; yes                                                              ; yes                                        ;
; phase[0][5]                                 ; yes                                                              ; yes                                        ;
; phase[0][6]                                 ; yes                                                              ; yes                                        ;
; phase[0][7]                                 ; yes                                                              ; yes                                        ;
; phase[0][8]                                 ; yes                                                              ; yes                                        ;
; phase[0][9]                                 ; yes                                                              ; yes                                        ;
; phase[0][10]                                ; yes                                                              ; yes                                        ;
; phase[0][11]                                ; yes                                                              ; yes                                        ;
; phase[0][12]                                ; yes                                                              ; yes                                        ;
; phase[0][13]                                ; yes                                                              ; yes                                        ;
; phase[0][14]                                ; yes                                                              ; yes                                        ;
; phase[0][15]                                ; yes                                                              ; yes                                        ;
; Total number of protected registers is 1584 ;                                                                  ;                                            ;
+---------------------------------------------+------------------------------------------------------------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                                          ; Reason for Removal                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; pd_shift[0][16]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][17]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][18]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][19]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][20]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][21]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][22]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][23]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][24]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][25]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][26]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][27]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][28]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][29]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][30]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[0][31]                                                                                                                                                                        ; Merged with pd_shift[0][15]                                                                                                                                                                        ;
; pd_shift[1][16]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][17]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][18]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][19]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][20]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][21]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][22]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][23]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][24]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][25]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][26]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][27]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][28]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][29]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][30]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[1][31]                                                                                                                                                                        ; Merged with pd_shift[1][15]                                                                                                                                                                        ;
; pd_shift[2][16]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][17]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][18]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][19]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][20]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][21]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][22]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][23]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][24]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][25]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][26]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][27]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][28]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][29]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][30]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[2][31]                                                                                                                                                                        ; Merged with pd_shift[2][15]                                                                                                                                                                        ;
; pd_shift[3][16]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][17]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][18]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][19]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][20]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][21]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][22]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][23]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][24]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][25]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][26]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][27]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][28]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][29]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][30]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[3][31]                                                                                                                                                                        ; Merged with pd_shift[3][15]                                                                                                                                                                        ;
; pd_shift[4][16]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][17]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][18]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][19]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][20]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][21]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][22]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][23]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][24]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][25]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][26]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][27]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][28]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][29]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][30]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[4][31]                                                                                                                                                                        ; Merged with pd_shift[4][15]                                                                                                                                                                        ;
; pd_shift[5][16]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][17]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][18]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][19]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][20]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][21]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][22]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][23]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][24]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][25]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][26]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][27]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][28]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][29]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][30]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[5][31]                                                                                                                                                                        ; Merged with pd_shift[5][15]                                                                                                                                                                        ;
; pd_shift[6][16]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][17]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][18]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][19]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][20]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][21]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][22]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][23]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][24]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][25]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][26]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][27]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][28]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][29]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][30]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[6][31]                                                                                                                                                                        ; Merged with pd_shift[6][15]                                                                                                                                                                        ;
; pd_shift[7][16]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][17]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][18]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][19]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][20]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][21]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][22]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][23]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][24]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][25]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][26]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][27]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][28]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][29]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][30]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[7][31]                                                                                                                                                                        ; Merged with pd_shift[7][15]                                                                                                                                                                        ;
; pd_shift[5][11]                                                                                                                                                                        ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][12]                                                                                                                                                                        ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][13]                                                                                                                                                                        ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][14]                                                                                                                                                                        ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][15]                                                                                                                                                                        ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][4]                                                                                                                                                                         ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][5]                                                                                                                                                                         ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][6]                                                                                                                                                                         ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][7]                                                                                                                                                                         ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][8]                                                                                                                                                                         ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[5][9]                                                                                                                                                                         ; Merged with pd_shift[5][10]                                                                                                                                                                        ;
; pd_shift[4][11]                                                                                                                                                                        ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][12]                                                                                                                                                                        ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][13]                                                                                                                                                                        ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][14]                                                                                                                                                                        ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][15]                                                                                                                                                                        ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][4]                                                                                                                                                                         ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][5]                                                                                                                                                                         ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][6]                                                                                                                                                                         ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][7]                                                                                                                                                                         ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][8]                                                                                                                                                                         ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[4][9]                                                                                                                                                                         ; Merged with pd_shift[4][10]                                                                                                                                                                        ;
; pd_shift[7][11]                                                                                                                                                                        ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][12]                                                                                                                                                                        ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][13]                                                                                                                                                                        ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][14]                                                                                                                                                                        ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][15]                                                                                                                                                                        ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][4]                                                                                                                                                                         ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][5]                                                                                                                                                                         ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][6]                                                                                                                                                                         ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][7]                                                                                                                                                                         ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][8]                                                                                                                                                                         ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[7][9]                                                                                                                                                                         ; Merged with pd_shift[7][10]                                                                                                                                                                        ;
; pd_shift[6][11]                                                                                                                                                                        ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][12]                                                                                                                                                                        ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][13]                                                                                                                                                                        ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][14]                                                                                                                                                                        ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][15]                                                                                                                                                                        ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][4]                                                                                                                                                                         ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][5]                                                                                                                                                                         ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][6]                                                                                                                                                                         ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][7]                                                                                                                                                                         ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][8]                                                                                                                                                                         ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; pd_shift[6][9]                                                                                                                                                                         ; Merged with pd_shift[6][10]                                                                                                                                                                        ;
; phase_err[11]~reg0                                                                                                                                                                     ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[12]~reg0                                                                                                                                                                     ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[13]~reg0                                                                                                                                                                     ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[14]~reg0                                                                                                                                                                     ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[15]~reg0                                                                                                                                                                     ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[4]~reg0                                                                                                                                                                      ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[5]~reg0                                                                                                                                                                      ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[6]~reg0                                                                                                                                                                      ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[7]~reg0                                                                                                                                                                      ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[8]~reg0                                                                                                                                                                      ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; phase_err[9]~reg0                                                                                                                                                                      ; Merged with phase_err[10]~reg0                                                                                                                                                                     ;
; pd_shift[0][11]                                                                                                                                                                        ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][12]                                                                                                                                                                        ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][13]                                                                                                                                                                        ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][14]                                                                                                                                                                        ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][15]                                                                                                                                                                        ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][4]                                                                                                                                                                         ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][5]                                                                                                                                                                         ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][6]                                                                                                                                                                         ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][7]                                                                                                                                                                         ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][8]                                                                                                                                                                         ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[0][9]                                                                                                                                                                         ; Merged with pd_shift[0][10]                                                                                                                                                                        ;
; pd_shift[1][11]                                                                                                                                                                        ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][12]                                                                                                                                                                        ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][13]                                                                                                                                                                        ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][14]                                                                                                                                                                        ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][15]                                                                                                                                                                        ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][4]                                                                                                                                                                         ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][5]                                                                                                                                                                         ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][6]                                                                                                                                                                         ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][7]                                                                                                                                                                         ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][8]                                                                                                                                                                         ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[1][9]                                                                                                                                                                         ; Merged with pd_shift[1][10]                                                                                                                                                                        ;
; pd_shift[2][11]                                                                                                                                                                        ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][12]                                                                                                                                                                        ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][13]                                                                                                                                                                        ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][14]                                                                                                                                                                        ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][15]                                                                                                                                                                        ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][4]                                                                                                                                                                         ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][5]                                                                                                                                                                         ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][6]                                                                                                                                                                         ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][7]                                                                                                                                                                         ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][8]                                                                                                                                                                         ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[2][9]                                                                                                                                                                         ; Merged with pd_shift[2][10]                                                                                                                                                                        ;
; pd_shift[3][11]                                                                                                                                                                        ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][12]                                                                                                                                                                        ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][13]                                                                                                                                                                        ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][14]                                                                                                                                                                        ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][15]                                                                                                                                                                        ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][4]                                                                                                                                                                         ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][5]                                                                                                                                                                         ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][6]                                                                                                                                                                         ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][7]                                                                                                                                                                         ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][8]                                                                                                                                                                         ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pd_shift[3][9]                                                                                                                                                                         ; Merged with pd_shift[3][10]                                                                                                                                                                        ;
; pid_out[13]~reg0                                                                                                                                                                       ; Merged with pid_out[12]~reg0                                                                                                                                                                       ;
; pid_out[14]~reg0                                                                                                                                                                       ; Merged with pid_out[12]~reg0                                                                                                                                                                       ;
; pid_out[15]~reg0                                                                                                                                                                       ; Merged with pid_out[12]~reg0                                                                                                                                                                       ;
; int[10]~reg0                                                                                                                                                                           ; Merged with int[9]~reg0                                                                                                                                                                            ;
; int[11]~reg0                                                                                                                                                                           ; Merged with int[9]~reg0                                                                                                                                                                            ;
; int[12]~reg0                                                                                                                                                                           ; Merged with int[9]~reg0                                                                                                                                                                            ;
; int[13]~reg0                                                                                                                                                                           ; Merged with int[9]~reg0                                                                                                                                                                            ;
; int[14]~reg0                                                                                                                                                                           ; Merged with int[9]~reg0                                                                                                                                                                            ;
; int[15]~reg0                                                                                                                                                                           ; Merged with int[9]~reg0                                                                                                                                                                            ;
; pid_out[7]~reg0                                                                                                                                                                        ; Merged with pid_out[6]~reg0                                                                                                                                                                        ;
; pid_out[8]~reg0                                                                                                                                                                        ; Merged with pid_out[6]~reg0                                                                                                                                                                        ;
; pid_out[9]~reg0                                                                                                                                                                        ; Merged with pid_out[6]~reg0                                                                                                                                                                        ;
; pid_out[10]~reg0                                                                                                                                                                       ; Merged with pid_out[6]~reg0                                                                                                                                                                        ;
; pid_out[11]~reg0                                                                                                                                                                       ; Merged with pid_out[6]~reg0                                                                                                                                                                        ;
; pid_out[12]~reg0                                                                                                                                                                       ; Merged with pid_out[6]~reg0                                                                                                                                                                        ;
; SPI_Master_With_Single_CS:u1|r_CS_Inactive_Count[-1]                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                             ;
; Total Number of Removed Registers = 243                                                                                                                                                ;                                                                                                                                                                                                    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena                                                      ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[0] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[1] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[2] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[3] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[4] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[5] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[6] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[7] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[8] ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[0]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[1]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[2]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[3]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[4]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[5]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[6]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[7]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_offset_delayed[8]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[13..15]                       ; Stuck at GND due to stuck port data_in                                                                                                                                                             ;
; Total Number of Removed Registers = 22                                                                                                                                                 ;                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                ; Reason for Removal        ; Registers Removed due to This Register                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[15] ; Stuck at GND              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[14], ;
;                                                                                                                                                              ; due to stuck port data_in ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[13]  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2989  ;
; Number of registers using Synchronous Clear  ; 49    ;
; Number of registers using Synchronous Load   ; 73    ;
; Number of registers using Asynchronous Clear ; 449   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 2215  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                                                               ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SPI_Master_With_Single_CS:u1|r_CS_n                                                                                                                                                                                                                                                                                             ; 5       ;
; DAC_val[0]~reg0                                                                                                                                                                                                                                                                                                                 ; 4       ;
; DAC_val[1]~reg0                                                                                                                                                                                                                                                                                                                 ; 4       ;
; DAC_val[5]~reg0                                                                                                                                                                                                                                                                                                                 ; 4       ;
; DAC_val[9]~reg0                                                                                                                                                                                                                                                                                                                 ; 4       ;
; DAC_val[10]~reg0                                                                                                                                                                                                                                                                                                                ; 4       ;
; DAC_val[11]~reg0                                                                                                                                                                                                                                                                                                                ; 4       ;
; DAC_val[12]~reg0                                                                                                                                                                                                                                                                                                                ; 4       ;
; DAC_val[15]~reg0                                                                                                                                                                                                                                                                                                                ; 4       ;
; SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst|r_TX_Bit_Count[1]                                                                                                                                                                                                                                                       ; 6       ;
; SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst|r_TX_Bit_Count[0]                                                                                                                                                                                                                                                       ; 5       ;
; SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst|r_TX_Bit_Count[2]                                                                                                                                                                                                                                                       ; 2       ;
; SPI_Master_With_Single_CS:u1|r_CS_Inactive_Count[0]                                                                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[9]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                                                   ; 1       ;
; Total number of inverted registers = 25                                                                                                                                                                                                                                                                                         ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                                                                                                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top|SPI_byte[3]~reg0                                                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |top|SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst|r_SPI_Clk_Edges[0]                                                                                                                                                                                                                                                                               ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |top|SPI_Master_With_Single_CS:u1|r_TX_Count[1]                                                                                                                                                                                                                                                                                                               ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |top|SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst|r_TX_Bit_Count[2]                                                                                                                                                                                                                                                                                ;
; 6:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; No         ; |top|SPI_Master_With_Single_CS:u1|Selector3                                                                                                                                                                                                                                                                                                                   ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ;
; 3:1                ; 13 bits   ; 26 LEs        ; 13 LEs               ; 13 LEs                 ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[7]                                                                                                                                                                                                                     ;
; 3:1                ; 13 bits   ; 26 LEs        ; 13 LEs               ; 13 LEs                 ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                                                                                          ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ;
; 4:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                        ;
; 12:1               ; 4 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; No         ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count                                                                                                                                                                                      ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ;
; 34:1               ; 4 bits    ; 88 LEs        ; 64 LEs               ; 24 LEs                 ; Yes        ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ;
; 20:1               ; 4 bits    ; 52 LEs        ; 32 LEs               ; 20 LEs                 ; Yes        ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Source assignments for Top-level Entity: |top            ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[97][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[97][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[98][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[98][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[99][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[99][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[96][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[96][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[95][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[95][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[94][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[94][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[93][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[93][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[92][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[92][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[91][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[91][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[90][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[90][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[89][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[89][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[88][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[88][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[87][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[87][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[86][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[86][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[85][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[85][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[84][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[84][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[83][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[83][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[82][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[82][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[81][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[81][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[80][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[80][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[79][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[79][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[78][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[78][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[77][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[77][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[76][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[76][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[75][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[75][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[74][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[74][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[73][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[73][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[72][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[72][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[71][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[71][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[70][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[70][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[69][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[69][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[68][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[68][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[67][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[67][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[66][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[66][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[65][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[65][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[64][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[64][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[63][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[63][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[62][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[62][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[61][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[61][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[60][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[60][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[59][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[59][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[58][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[58][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[57][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[57][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[56][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[56][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[55][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[55][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[54][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[54][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[53][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[53][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[52][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[52][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[51][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[51][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[50][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[50][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[49][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[49][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[48][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[48][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[47][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[47][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[46][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[46][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[45][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[45][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[44][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[44][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[43][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[43][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[42][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[42][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[41][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[41][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[40][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[40][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[39][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[39][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[38][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[38][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[37][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[37][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[36][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[36][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[35][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[35][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[34][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[34][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[33][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[33][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[32][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[32][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[31][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[31][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[30][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[30][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[29][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[29][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[28][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[28][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[27][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[27][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[26][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[26][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[25][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[25][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[24][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[24][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[23][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[23][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[22][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[22][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[21][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[21][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[20][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[20][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[19][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[19][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[18][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[18][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[17][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[17][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[16][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[16][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[15][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[15][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[14][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[14][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[13][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[13][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[12][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[12][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[11][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[11][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[10][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[10][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[9][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[9][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[8][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[8][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[7][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[7][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[6][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[6][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[5][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[5][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[4][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[4][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[3][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[3][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[2][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[2][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[1][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[1][15]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][0]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][0]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][1]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][1]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][2]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][2]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][3]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][3]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][4]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][4]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][5]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][5]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][6]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][6]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][7]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][7]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][8]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][8]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][9]   ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][9]   ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][10]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][10]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][11]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][11]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][12]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][12]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][13]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][13]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][14]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][14]  ;
; PRESERVE_REGISTER         ; on    ; -    ; phase[0][15]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; phase[0][15]  ;
+---------------------------+-------+------+---------------+


+-------------------------------------------------------+
; Source assignments for sld_signaltap:auto_signaltap_0 ;
+-----------------+-------+------+----------------------+
; Assignment      ; Value ; From ; To                   ;
+-----------------+-------+------+----------------------+
; MESSAGE_DISABLE ; 13410 ; -    ; -                    ;
+-----------------+-------+------+----------------------+


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |top ;
+----------------+----------------------------------+-----------------+
; Parameter Name ; Value                            ; Type            ;
+----------------+----------------------------------+-----------------+
; pid_p          ; 00000000000000000000000000000001 ; Unsigned Binary ;
; pid_i          ; 00000000000000000000000000000001 ; Unsigned Binary ;
+----------------+----------------------------------+-----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PPL_200MHz:p1|altpll:altpll_component ;
+-------------------------------+------------------------------+---------------------+
; Parameter Name                ; Value                        ; Type                ;
+-------------------------------+------------------------------+---------------------+
; OPERATION_MODE                ; NORMAL                       ; Untyped             ;
; PLL_TYPE                      ; AUTO                         ; Untyped             ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=PPL_200MHz ; Untyped             ;
; QUALIFY_CONF_DONE             ; OFF                          ; Untyped             ;
; COMPENSATE_CLOCK              ; CLK0                         ; Untyped             ;
; SCAN_CHAIN                    ; LONG                         ; Untyped             ;
; PRIMARY_CLOCK                 ; INCLK0                       ; Untyped             ;
; INCLK0_INPUT_FREQUENCY        ; 20000                        ; Signed Integer      ;
; INCLK1_INPUT_FREQUENCY        ; 0                            ; Untyped             ;
; GATE_LOCK_SIGNAL              ; NO                           ; Untyped             ;
; GATE_LOCK_COUNTER             ; 0                            ; Untyped             ;
; LOCK_HIGH                     ; 1                            ; Untyped             ;
; LOCK_LOW                      ; 1                            ; Untyped             ;
; VALID_LOCK_MULTIPLIER         ; 1                            ; Untyped             ;
; INVALID_LOCK_MULTIPLIER       ; 5                            ; Untyped             ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                          ; Untyped             ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                          ; Untyped             ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                          ; Untyped             ;
; SKIP_VCO                      ; OFF                          ; Untyped             ;
; SWITCH_OVER_COUNTER           ; 0                            ; Untyped             ;
; SWITCH_OVER_TYPE              ; AUTO                         ; Untyped             ;
; FEEDBACK_SOURCE               ; EXTCLK0                      ; Untyped             ;
; BANDWIDTH                     ; 0                            ; Untyped             ;
; BANDWIDTH_TYPE                ; AUTO                         ; Untyped             ;
; SPREAD_FREQUENCY              ; 0                            ; Untyped             ;
; DOWN_SPREAD                   ; 0                            ; Untyped             ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                          ; Untyped             ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                          ; Untyped             ;
; CLK9_MULTIPLY_BY              ; 0                            ; Untyped             ;
; CLK8_MULTIPLY_BY              ; 0                            ; Untyped             ;
; CLK7_MULTIPLY_BY              ; 0                            ; Untyped             ;
; CLK6_MULTIPLY_BY              ; 0                            ; Untyped             ;
; CLK5_MULTIPLY_BY              ; 1                            ; Untyped             ;
; CLK4_MULTIPLY_BY              ; 1                            ; Untyped             ;
; CLK3_MULTIPLY_BY              ; 1                            ; Untyped             ;
; CLK2_MULTIPLY_BY              ; 1                            ; Untyped             ;
; CLK1_MULTIPLY_BY              ; 1                            ; Untyped             ;
; CLK0_MULTIPLY_BY              ; 4                            ; Signed Integer      ;
; CLK9_DIVIDE_BY                ; 0                            ; Untyped             ;
; CLK8_DIVIDE_BY                ; 0                            ; Untyped             ;
; CLK7_DIVIDE_BY                ; 0                            ; Untyped             ;
; CLK6_DIVIDE_BY                ; 0                            ; Untyped             ;
; CLK5_DIVIDE_BY                ; 1                            ; Untyped             ;
; CLK4_DIVIDE_BY                ; 1                            ; Untyped             ;
; CLK3_DIVIDE_BY                ; 1                            ; Untyped             ;
; CLK2_DIVIDE_BY                ; 1                            ; Untyped             ;
; CLK1_DIVIDE_BY                ; 1                            ; Untyped             ;
; CLK0_DIVIDE_BY                ; 1                            ; Signed Integer      ;
; CLK9_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK8_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK7_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK6_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK5_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK4_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK3_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK2_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK1_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK0_PHASE_SHIFT              ; 0                            ; Untyped             ;
; CLK5_TIME_DELAY               ; 0                            ; Untyped             ;
; CLK4_TIME_DELAY               ; 0                            ; Untyped             ;
; CLK3_TIME_DELAY               ; 0                            ; Untyped             ;
; CLK2_TIME_DELAY               ; 0                            ; Untyped             ;
; CLK1_TIME_DELAY               ; 0                            ; Untyped             ;
; CLK0_TIME_DELAY               ; 0                            ; Untyped             ;
; CLK9_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK8_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK7_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK6_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK5_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK4_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK3_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK2_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK1_DUTY_CYCLE               ; 50                           ; Untyped             ;
; CLK0_DUTY_CYCLE               ; 50                           ; Signed Integer      ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                          ; Untyped             ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                          ; Untyped             ;
; LOCK_WINDOW_UI                ;  0.05                        ; Untyped             ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                       ; Untyped             ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                       ; Untyped             ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                       ; Untyped             ;
; DPA_MULTIPLY_BY               ; 0                            ; Untyped             ;
; DPA_DIVIDE_BY                 ; 1                            ; Untyped             ;
; DPA_DIVIDER                   ; 0                            ; Untyped             ;
; EXTCLK3_MULTIPLY_BY           ; 1                            ; Untyped             ;
; EXTCLK2_MULTIPLY_BY           ; 1                            ; Untyped             ;
; EXTCLK1_MULTIPLY_BY           ; 1                            ; Untyped             ;
; EXTCLK0_MULTIPLY_BY           ; 1                            ; Untyped             ;
; EXTCLK3_DIVIDE_BY             ; 1                            ; Untyped             ;
; EXTCLK2_DIVIDE_BY             ; 1                            ; Untyped             ;
; EXTCLK1_DIVIDE_BY             ; 1                            ; Untyped             ;
; EXTCLK0_DIVIDE_BY             ; 1                            ; Untyped             ;
; EXTCLK3_PHASE_SHIFT           ; 0                            ; Untyped             ;
; EXTCLK2_PHASE_SHIFT           ; 0                            ; Untyped             ;
; EXTCLK1_PHASE_SHIFT           ; 0                            ; Untyped             ;
; EXTCLK0_PHASE_SHIFT           ; 0                            ; Untyped             ;
; EXTCLK3_TIME_DELAY            ; 0                            ; Untyped             ;
; EXTCLK2_TIME_DELAY            ; 0                            ; Untyped             ;
; EXTCLK1_TIME_DELAY            ; 0                            ; Untyped             ;
; EXTCLK0_TIME_DELAY            ; 0                            ; Untyped             ;
; EXTCLK3_DUTY_CYCLE            ; 50                           ; Untyped             ;
; EXTCLK2_DUTY_CYCLE            ; 50                           ; Untyped             ;
; EXTCLK1_DUTY_CYCLE            ; 50                           ; Untyped             ;
; EXTCLK0_DUTY_CYCLE            ; 50                           ; Untyped             ;
; VCO_MULTIPLY_BY               ; 0                            ; Untyped             ;
; VCO_DIVIDE_BY                 ; 0                            ; Untyped             ;
; SCLKOUT0_PHASE_SHIFT          ; 0                            ; Untyped             ;
; SCLKOUT1_PHASE_SHIFT          ; 0                            ; Untyped             ;
; VCO_MIN                       ; 0                            ; Untyped             ;
; VCO_MAX                       ; 0                            ; Untyped             ;
; VCO_CENTER                    ; 0                            ; Untyped             ;
; PFD_MIN                       ; 0                            ; Untyped             ;
; PFD_MAX                       ; 0                            ; Untyped             ;
; M_INITIAL                     ; 0                            ; Untyped             ;
; M                             ; 0                            ; Untyped             ;
; N                             ; 1                            ; Untyped             ;
; M2                            ; 1                            ; Untyped             ;
; N2                            ; 1                            ; Untyped             ;
; SS                            ; 1                            ; Untyped             ;
; C0_HIGH                       ; 0                            ; Untyped             ;
; C1_HIGH                       ; 0                            ; Untyped             ;
; C2_HIGH                       ; 0                            ; Untyped             ;
; C3_HIGH                       ; 0                            ; Untyped             ;
; C4_HIGH                       ; 0                            ; Untyped             ;
; C5_HIGH                       ; 0                            ; Untyped             ;
; C6_HIGH                       ; 0                            ; Untyped             ;
; C7_HIGH                       ; 0                            ; Untyped             ;
; C8_HIGH                       ; 0                            ; Untyped             ;
; C9_HIGH                       ; 0                            ; Untyped             ;
; C0_LOW                        ; 0                            ; Untyped             ;
; C1_LOW                        ; 0                            ; Untyped             ;
; C2_LOW                        ; 0                            ; Untyped             ;
; C3_LOW                        ; 0                            ; Untyped             ;
; C4_LOW                        ; 0                            ; Untyped             ;
; C5_LOW                        ; 0                            ; Untyped             ;
; C6_LOW                        ; 0                            ; Untyped             ;
; C7_LOW                        ; 0                            ; Untyped             ;
; C8_LOW                        ; 0                            ; Untyped             ;
; C9_LOW                        ; 0                            ; Untyped             ;
; C0_INITIAL                    ; 0                            ; Untyped             ;
; C1_INITIAL                    ; 0                            ; Untyped             ;
; C2_INITIAL                    ; 0                            ; Untyped             ;
; C3_INITIAL                    ; 0                            ; Untyped             ;
; C4_INITIAL                    ; 0                            ; Untyped             ;
; C5_INITIAL                    ; 0                            ; Untyped             ;
; C6_INITIAL                    ; 0                            ; Untyped             ;
; C7_INITIAL                    ; 0                            ; Untyped             ;
; C8_INITIAL                    ; 0                            ; Untyped             ;
; C9_INITIAL                    ; 0                            ; Untyped             ;
; C0_MODE                       ; BYPASS                       ; Untyped             ;
; C1_MODE                       ; BYPASS                       ; Untyped             ;
; C2_MODE                       ; BYPASS                       ; Untyped             ;
; C3_MODE                       ; BYPASS                       ; Untyped             ;
; C4_MODE                       ; BYPASS                       ; Untyped             ;
; C5_MODE                       ; BYPASS                       ; Untyped             ;
; C6_MODE                       ; BYPASS                       ; Untyped             ;
; C7_MODE                       ; BYPASS                       ; Untyped             ;
; C8_MODE                       ; BYPASS                       ; Untyped             ;
; C9_MODE                       ; BYPASS                       ; Untyped             ;
; C0_PH                         ; 0                            ; Untyped             ;
; C1_PH                         ; 0                            ; Untyped             ;
; C2_PH                         ; 0                            ; Untyped             ;
; C3_PH                         ; 0                            ; Untyped             ;
; C4_PH                         ; 0                            ; Untyped             ;
; C5_PH                         ; 0                            ; Untyped             ;
; C6_PH                         ; 0                            ; Untyped             ;
; C7_PH                         ; 0                            ; Untyped             ;
; C8_PH                         ; 0                            ; Untyped             ;
; C9_PH                         ; 0                            ; Untyped             ;
; L0_HIGH                       ; 1                            ; Untyped             ;
; L1_HIGH                       ; 1                            ; Untyped             ;
; G0_HIGH                       ; 1                            ; Untyped             ;
; G1_HIGH                       ; 1                            ; Untyped             ;
; G2_HIGH                       ; 1                            ; Untyped             ;
; G3_HIGH                       ; 1                            ; Untyped             ;
; E0_HIGH                       ; 1                            ; Untyped             ;
; E1_HIGH                       ; 1                            ; Untyped             ;
; E2_HIGH                       ; 1                            ; Untyped             ;
; E3_HIGH                       ; 1                            ; Untyped             ;
; L0_LOW                        ; 1                            ; Untyped             ;
; L1_LOW                        ; 1                            ; Untyped             ;
; G0_LOW                        ; 1                            ; Untyped             ;
; G1_LOW                        ; 1                            ; Untyped             ;
; G2_LOW                        ; 1                            ; Untyped             ;
; G3_LOW                        ; 1                            ; Untyped             ;
; E0_LOW                        ; 1                            ; Untyped             ;
; E1_LOW                        ; 1                            ; Untyped             ;
; E2_LOW                        ; 1                            ; Untyped             ;
; E3_LOW                        ; 1                            ; Untyped             ;
; L0_INITIAL                    ; 1                            ; Untyped             ;
; L1_INITIAL                    ; 1                            ; Untyped             ;
; G0_INITIAL                    ; 1                            ; Untyped             ;
; G1_INITIAL                    ; 1                            ; Untyped             ;
; G2_INITIAL                    ; 1                            ; Untyped             ;
; G3_INITIAL                    ; 1                            ; Untyped             ;
; E0_INITIAL                    ; 1                            ; Untyped             ;
; E1_INITIAL                    ; 1                            ; Untyped             ;
; E2_INITIAL                    ; 1                            ; Untyped             ;
; E3_INITIAL                    ; 1                            ; Untyped             ;
; L0_MODE                       ; BYPASS                       ; Untyped             ;
; L1_MODE                       ; BYPASS                       ; Untyped             ;
; G0_MODE                       ; BYPASS                       ; Untyped             ;
; G1_MODE                       ; BYPASS                       ; Untyped             ;
; G2_MODE                       ; BYPASS                       ; Untyped             ;
; G3_MODE                       ; BYPASS                       ; Untyped             ;
; E0_MODE                       ; BYPASS                       ; Untyped             ;
; E1_MODE                       ; BYPASS                       ; Untyped             ;
; E2_MODE                       ; BYPASS                       ; Untyped             ;
; E3_MODE                       ; BYPASS                       ; Untyped             ;
; L0_PH                         ; 0                            ; Untyped             ;
; L1_PH                         ; 0                            ; Untyped             ;
; G0_PH                         ; 0                            ; Untyped             ;
; G1_PH                         ; 0                            ; Untyped             ;
; G2_PH                         ; 0                            ; Untyped             ;
; G3_PH                         ; 0                            ; Untyped             ;
; E0_PH                         ; 0                            ; Untyped             ;
; E1_PH                         ; 0                            ; Untyped             ;
; E2_PH                         ; 0                            ; Untyped             ;
; E3_PH                         ; 0                            ; Untyped             ;
; M_PH                          ; 0                            ; Untyped             ;
; C1_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C2_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C3_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C4_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C5_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C6_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C7_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C8_USE_CASC_IN                ; OFF                          ; Untyped             ;
; C9_USE_CASC_IN                ; OFF                          ; Untyped             ;
; CLK0_COUNTER                  ; G0                           ; Untyped             ;
; CLK1_COUNTER                  ; G0                           ; Untyped             ;
; CLK2_COUNTER                  ; G0                           ; Untyped             ;
; CLK3_COUNTER                  ; G0                           ; Untyped             ;
; CLK4_COUNTER                  ; G0                           ; Untyped             ;
; CLK5_COUNTER                  ; G0                           ; Untyped             ;
; CLK6_COUNTER                  ; E0                           ; Untyped             ;
; CLK7_COUNTER                  ; E1                           ; Untyped             ;
; CLK8_COUNTER                  ; E2                           ; Untyped             ;
; CLK9_COUNTER                  ; E3                           ; Untyped             ;
; L0_TIME_DELAY                 ; 0                            ; Untyped             ;
; L1_TIME_DELAY                 ; 0                            ; Untyped             ;
; G0_TIME_DELAY                 ; 0                            ; Untyped             ;
; G1_TIME_DELAY                 ; 0                            ; Untyped             ;
; G2_TIME_DELAY                 ; 0                            ; Untyped             ;
; G3_TIME_DELAY                 ; 0                            ; Untyped             ;
; E0_TIME_DELAY                 ; 0                            ; Untyped             ;
; E1_TIME_DELAY                 ; 0                            ; Untyped             ;
; E2_TIME_DELAY                 ; 0                            ; Untyped             ;
; E3_TIME_DELAY                 ; 0                            ; Untyped             ;
; M_TIME_DELAY                  ; 0                            ; Untyped             ;
; N_TIME_DELAY                  ; 0                            ; Untyped             ;
; EXTCLK3_COUNTER               ; E3                           ; Untyped             ;
; EXTCLK2_COUNTER               ; E2                           ; Untyped             ;
; EXTCLK1_COUNTER               ; E1                           ; Untyped             ;
; EXTCLK0_COUNTER               ; E0                           ; Untyped             ;
; ENABLE0_COUNTER               ; L0                           ; Untyped             ;
; ENABLE1_COUNTER               ; L0                           ; Untyped             ;
; CHARGE_PUMP_CURRENT           ; 2                            ; Untyped             ;
; LOOP_FILTER_R                 ;  1.000000                    ; Untyped             ;
; LOOP_FILTER_C                 ; 5                            ; Untyped             ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                         ; Untyped             ;
; LOOP_FILTER_R_BITS            ; 9999                         ; Untyped             ;
; LOOP_FILTER_C_BITS            ; 9999                         ; Untyped             ;
; VCO_POST_SCALE                ; 0                            ; Untyped             ;
; CLK2_OUTPUT_FREQUENCY         ; 0                            ; Untyped             ;
; CLK1_OUTPUT_FREQUENCY         ; 0                            ; Untyped             ;
; CLK0_OUTPUT_FREQUENCY         ; 0                            ; Untyped             ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E                 ; Untyped             ;
; PORT_CLKENA0                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKENA1                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKENA2                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKENA3                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKENA4                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKENA5                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_EXTCLK0                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_EXTCLK1                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_EXTCLK2                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_EXTCLK3                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKBAD0                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKBAD1                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK0                     ; PORT_USED                    ; Untyped             ;
; PORT_CLK1                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK2                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK3                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK4                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK5                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK6                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK7                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK8                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLK9                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANDATA                 ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANDONE                 ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKLOSS                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_INCLK1                   ; PORT_UNUSED                  ; Untyped             ;
; PORT_INCLK0                   ; PORT_USED                    ; Untyped             ;
; PORT_FBIN                     ; PORT_UNUSED                  ; Untyped             ;
; PORT_PLLENA                   ; PORT_UNUSED                  ; Untyped             ;
; PORT_CLKSWITCH                ; PORT_UNUSED                  ; Untyped             ;
; PORT_ARESET                   ; PORT_USED                    ; Untyped             ;
; PORT_PFDENA                   ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANCLK                  ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANACLR                 ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANREAD                 ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANWRITE                ; PORT_UNUSED                  ; Untyped             ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_LOCKED                   ; PORT_USED                    ; Untyped             ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                  ; Untyped             ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_PHASEDONE                ; PORT_UNUSED                  ; Untyped             ;
; PORT_PHASESTEP                ; PORT_UNUSED                  ; Untyped             ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                  ; Untyped             ;
; PORT_SCANCLKENA               ; PORT_UNUSED                  ; Untyped             ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                  ; Untyped             ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY            ; Untyped             ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY            ; Untyped             ;
; M_TEST_SOURCE                 ; 5                            ; Untyped             ;
; C0_TEST_SOURCE                ; 5                            ; Untyped             ;
; C1_TEST_SOURCE                ; 5                            ; Untyped             ;
; C2_TEST_SOURCE                ; 5                            ; Untyped             ;
; C3_TEST_SOURCE                ; 5                            ; Untyped             ;
; C4_TEST_SOURCE                ; 5                            ; Untyped             ;
; C5_TEST_SOURCE                ; 5                            ; Untyped             ;
; C6_TEST_SOURCE                ; 5                            ; Untyped             ;
; C7_TEST_SOURCE                ; 5                            ; Untyped             ;
; C8_TEST_SOURCE                ; 5                            ; Untyped             ;
; C9_TEST_SOURCE                ; 5                            ; Untyped             ;
; CBXI_PARAMETER                ; PPL_200MHz_altpll            ; Untyped             ;
; VCO_FREQUENCY_CONTROL         ; AUTO                         ; Untyped             ;
; VCO_PHASE_SHIFT_STEP          ; 0                            ; Untyped             ;
; WIDTH_CLOCK                   ; 5                            ; Signed Integer      ;
; WIDTH_PHASECOUNTERSELECT      ; 4                            ; Untyped             ;
; USING_FBMIMICBIDIR_PORT       ; OFF                          ; Untyped             ;
; DEVICE_FAMILY                 ; Cyclone IV E                 ; Untyped             ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                       ; Untyped             ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                          ; Untyped             ;
; AUTO_CARRY_CHAINS             ; ON                           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS          ; OFF                          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS           ; ON                           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS        ; OFF                          ; IGNORE_CASCADE      ;
+-------------------------------+------------------------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: SPI_Master_With_Single_CS:u1 ;
+-------------------+-------+-----------------------------------------------+
; Parameter Name    ; Value ; Type                                          ;
+-------------------+-------+-----------------------------------------------+
; SPI_MODE          ; 0     ; Signed Integer                                ;
; CLKS_PER_HALF_BIT ; 25    ; Signed Integer                                ;
; MAX_BYTES_PER_CS  ; 2     ; Signed Integer                                ;
; CS_INACTIVE_CLKS  ; 1     ; Signed Integer                                ;
+-------------------+-------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst ;
+-------------------+-------+--------------------------------------------------------------------------+
; Parameter Name    ; Value ; Type                                                                     ;
+-------------------+-------+--------------------------------------------------------------------------+
; SPI_MODE          ; 0     ; Signed Integer                                                           ;
; CLKS_PER_HALF_BIT ; 25    ; Signed Integer                                                           ;
+-------------------+-------+--------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                     ;
+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; Parameter Name                                  ; Value                                                                                                                                                                                                                            ; Type           ;
+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; lpm_type                                        ; sld_signaltap                                                                                                                                                                                                                    ; String         ;
; sld_node_info                                   ; 805334528                                                                                                                                                                                                                        ; Untyped        ;
; SLD_SECTION_ID                                  ; hdl_signaltap_0                                                                                                                                                                                                                  ; String         ;
; SLD_IP_VERSION                                  ; 6                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_IP_MINOR_VERSION                            ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_COMMON_IP_VERSION                           ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; sld_data_bits                                   ; 67                                                                                                                                                                                                                               ; Untyped        ;
; sld_trigger_bits                                ; 67                                                                                                                                                                                                                               ; Untyped        ;
; SLD_NODE_CRC_BITS                               ; 32                                                                                                                                                                                                                               ; Signed Integer ;
; SLD_NODE_CRC_HIWORD                             ; 41394                                                                                                                                                                                                                            ; Signed Integer ;
; SLD_NODE_CRC_LOWORD                             ; 50132                                                                                                                                                                                                                            ; Signed Integer ;
; sld_incremental_routing                         ; 1                                                                                                                                                                                                                                ; Untyped        ;
; sld_sample_depth                                ; 512                                                                                                                                                                                                                              ; Untyped        ;
; sld_segment_size                                ; 512                                                                                                                                                                                                                              ; Untyped        ;
; sld_ram_block_type                              ; AUTO                                                                                                                                                                                                                             ; Untyped        ;
; sld_state_bits                                  ; 11                                                                                                                                                                                                                               ; Untyped        ;
; sld_buffer_full_stop                            ; 1                                                                                                                                                                                                                                ; Untyped        ;
; SLD_MEM_ADDRESS_BITS                            ; 7                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_DATA_BIT_CNTR_BITS                          ; 4                                                                                                                                                                                                                                ; Signed Integer ;
; sld_trigger_level                               ; 1                                                                                                                                                                                                                                ; Untyped        ;
; sld_trigger_in_enabled                          ; 0                                                                                                                                                                                                                                ; Untyped        ;
; SLD_HPS_TRIGGER_IN_ENABLED                      ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_HPS_TRIGGER_OUT_ENABLED                     ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_HPS_EVENT_ENABLED                           ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_HPS_EVENT_ID                                ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; sld_advanced_trigger_entity                     ; basic,1,                                                                                                                                                                                                                         ; Untyped        ;
; sld_trigger_level_pipeline                      ; 1                                                                                                                                                                                                                                ; Untyped        ;
; sld_trigger_pipeline                            ; 0                                                                                                                                                                                                                                ; Untyped        ;
; sld_ram_pipeline                                ; 0                                                                                                                                                                                                                                ; Untyped        ;
; sld_counter_pipeline                            ; 0                                                                                                                                                                                                                                ; Untyped        ;
; sld_enable_advanced_trigger                     ; 0                                                                                                                                                                                                                                ; Untyped        ;
; SLD_ADVANCED_TRIGGER_1                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_2                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_3                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_4                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_5                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_6                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_7                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_8                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_9                          ; NONE                                                                                                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_10                         ; NONE                                                                                                                                                                                                                             ; String         ;
; sld_inversion_mask_length                       ; 224                                                                                                                                                                                                                              ; Untyped        ;
; sld_inversion_mask                              ; 00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; Untyped        ;
; sld_power_up_trigger                            ; 0                                                                                                                                                                                                                                ; Untyped        ;
; SLD_STATE_FLOW_MGR_ENTITY                       ; state_flow_mgr_entity.vhd                                                                                                                                                                                                        ; String         ;
; sld_state_flow_use_generated                    ; 0                                                                                                                                                                                                                                ; Untyped        ;
; sld_current_resource_width                      ; 1                                                                                                                                                                                                                                ; Untyped        ;
; sld_attribute_mem_mode                          ; OFF                                                                                                                                                                                                                              ; Untyped        ;
; sld_storage_qualifier_bits                      ; 67                                                                                                                                                                                                                               ; Untyped        ;
; SLD_STORAGE_QUALIFIER_GAP_RECORD                ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_STORAGE_QUALIFIER_MODE                      ; OFF                                                                                                                                                                                                                              ; String         ;
; SLD_STORAGE_QUALIFIER_ENABLE_ADVANCED_CONDITION ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; sld_storage_qualifier_inversion_mask_length     ; 0                                                                                                                                                                                                                                ; Untyped        ;
; SLD_STORAGE_QUALIFIER_ADVANCED_CONDITION_ENTITY ; basic                                                                                                                                                                                                                            ; String         ;
; SLD_STORAGE_QUALIFIER_PIPELINE                  ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_CREATE_MONITOR_INTERFACE                    ; 0                                                                                                                                                                                                                                ; Signed Integer ;
; SLD_USE_JTAG_SIGNAL_ADAPTER                     ; 1                                                                                                                                                                                                                                ; Signed Integer ;
+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                          ;
+-------------------------------+---------------------------------------+
; Name                          ; Value                                 ;
+-------------------------------+---------------------------------------+
; Number of entity instances    ; 1                                     ;
; Entity Instance               ; PPL_200MHz:p1|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                ;
;     -- PLL_TYPE               ; AUTO                                  ;
;     -- PRIMARY_CLOCK          ; INCLK0                                ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                 ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                     ;
;     -- VCO_MULTIPLY_BY        ; 0                                     ;
;     -- VCO_DIVIDE_BY          ; 0                                     ;
+-------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "SPI_Master_With_Single_CS:u1"                                                                                                                                                               ;
+---------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; i_TX_Count    ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (2 bits) it drives.  The 30 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; i_TX_Count[1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; i_TX_Count[0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; o_TX_Ready    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; o_RX_Count    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; o_RX_DV       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; o_RX_Byte     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; i_SPI_MISO    ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND.                                       ;
+---------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "PPL_200MHz:p1"                                                                                                                                 ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                                                                                      ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; areset ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; locked ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Tap Logic Analyzer Settings                                                                                                                                                                                                                                      ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; Instance Index ; Instance Name    ; Trigger Input Width ; Data Input Width ; Sample Depth ; Segments ; Storage Qualifier Type ; Trigger Flow Control ; Trigger Conditions ; Advanced Trigger Conditions ; Trigger In Used ; Trigger Out Used ; Power-Up Trigger Enabled ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; 0              ; auto_signaltap_0 ; 67                  ; 67               ; 512          ; 1        ; continuous             ; sequential           ; 1                  ; 0                           ; no              ; no               ; no                       ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 279                         ;
; cycloneiii_ff         ; 1782                        ;
;     CLR               ; 12                          ;
;     CLR SCLR          ; 1                           ;
;     ENA               ; 1700                        ;
;     ENA CLR           ; 17                          ;
;     ENA CLR SLD       ; 5                           ;
;     plain             ; 47                          ;
; cycloneiii_lcell_comb ; 252                         ;
;     arith             ; 91                          ;
;         2 data inputs ; 22                          ;
;         3 data inputs ; 69                          ;
;     normal            ; 161                         ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 21                          ;
;         2 data inputs ; 36                          ;
;         3 data inputs ; 36                          ;
;         4 data inputs ; 66                          ;
; cycloneiii_pll        ; 1                           ;
;                       ;                             ;
; Max LUT depth         ; 8.00                        ;
; Average LUT depth     ; 0.91                        ;
+-----------------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Post-Synthesis Netlist Statistics for Partition sld_signaltap:auto_signaltap_0 ;
+-----------------------+--------------------------------------------------------+
; Type                  ; Count                                                  ;
+-----------------------+--------------------------------------------------------+
; boundary_port         ; 419                                                    ;
; cycloneiii_ff         ; 1117                                                   ;
;     CLR               ; 109                                                    ;
;     ENA               ; 117                                                    ;
;     ENA CLR           ; 268                                                    ;
;     ENA SCLR SLD      ; 36                                                     ;
;     ENA SLD           ; 10                                                     ;
;     SLD               ; 12                                                     ;
;     plain             ; 565                                                    ;
; cycloneiii_lcell_comb ; 548                                                    ;
;     arith             ; 77                                                     ;
;         2 data inputs ; 76                                                     ;
;         3 data inputs ; 1                                                      ;
;     normal            ; 471                                                    ;
;         0 data inputs ; 6                                                      ;
;         1 data inputs ; 5                                                      ;
;         2 data inputs ; 42                                                     ;
;         3 data inputs ; 158                                                    ;
;         4 data inputs ; 260                                                    ;
; cycloneiii_ram_block  ; 67                                                     ;
;                       ;                                                        ;
; Max LUT depth         ; 6.00                                                   ;
; Average LUT depth     ; 1.73                                                   ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------------------------------+
; Post-Synthesis Netlist Statistics for Partition sld_hub:auto_hub ;
+-----------------------+------------------------------------------+
; Type                  ; Count                                    ;
+-----------------------+------------------------------------------+
; boundary_port         ; 107                                      ;
; cycloneiii_ff         ; 90                                       ;
;     CLR               ; 5                                        ;
;     ENA               ; 16                                       ;
;     ENA CLR           ; 31                                       ;
;     ENA CLR SLD       ; 1                                        ;
;     ENA SCLR          ; 5                                        ;
;     ENA SLD           ; 9                                        ;
;     SCLR              ; 7                                        ;
;     plain             ; 16                                       ;
; cycloneiii_lcell_comb ; 124                                      ;
;     arith             ; 8                                        ;
;         2 data inputs ; 8                                        ;
;     normal            ; 116                                      ;
;         0 data inputs ; 1                                        ;
;         1 data inputs ; 6                                        ;
;         2 data inputs ; 22                                       ;
;         3 data inputs ; 35                                       ;
;         4 data inputs ; 52                                       ;
;                       ;                                          ;
; Max LUT depth         ; 4.00                                     ;
; Average LUT depth     ; 1.82                                     ;
+-----------------------+------------------------------------------+


+-----------------------------------------------+
; Elapsed Time Per Partition                    ;
+--------------------------------+--------------+
; Partition Name                 ; Elapsed Time ;
+--------------------------------+--------------+
; sld_signaltap:auto_signaltap_0 ; 00:00:01     ;
; Top                            ; 00:00:00     ;
; sld_hub:auto_hub               ; 00:00:00     ;
+--------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                            ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------+---------+
; Name                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                       ; Details ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------+---------+
; DAC_val[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[0]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[0]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[10]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[10]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[11]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[11]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[12]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[12]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[13]~reg0                                                                        ; N/A     ;
; DAC_val[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[13]~reg0                                                                        ; N/A     ;
; DAC_val[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[14]~reg0                                                                        ; N/A     ;
; DAC_val[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[14]~reg0                                                                        ; N/A     ;
; DAC_val[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[15]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[15]~reg0_wirecell                                                               ; N/A     ;
; DAC_val[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[1]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[1]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[2]~reg0                                                                         ; N/A     ;
; DAC_val[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[2]~reg0                                                                         ; N/A     ;
; DAC_val[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[3]~reg0                                                                         ; N/A     ;
; DAC_val[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[3]~reg0                                                                         ; N/A     ;
; DAC_val[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[4]~reg0                                                                         ; N/A     ;
; DAC_val[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[4]~reg0                                                                         ; N/A     ;
; DAC_val[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[5]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[5]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[6]~reg0                                                                         ; N/A     ;
; DAC_val[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[6]~reg0                                                                         ; N/A     ;
; DAC_val[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[7]~reg0                                                                         ; N/A     ;
; DAC_val[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[7]~reg0                                                                         ; N/A     ;
; DAC_val[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[8]~reg0                                                                         ; N/A     ;
; DAC_val[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[8]~reg0                                                                         ; N/A     ;
; DAC_val[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[9]~reg0_wirecell                                                                ; N/A     ;
; DAC_val[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DAC_val[9]~reg0_wirecell                                                                ; N/A     ;
; RECV_pps             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; RECV_pps                                                                                ; N/A     ;
; RECV_pps             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; RECV_pps                                                                                ; N/A     ;
; SMA_CLKIN            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SMA_CLKIN                                                                               ; N/A     ;
; SMA_CLKIN            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SMA_CLKIN                                                                               ; N/A     ;
; clk_200              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PPL_200MHz:p1|altpll:altpll_component|PPL_200MHz_altpll:auto_generated|wire_pll1_clk[0] ; N/A     ;
; int[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[0]~reg0                                                                             ; N/A     ;
; int[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[0]~reg0                                                                             ; N/A     ;
; int[10]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[10]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[11]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[11]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[12]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[12]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[13]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[13]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[14]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[14]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[15]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[15]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[1]~reg0                                                                             ; N/A     ;
; int[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[1]~reg0                                                                             ; N/A     ;
; int[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[2]~reg0                                                                             ; N/A     ;
; int[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[2]~reg0                                                                             ; N/A     ;
; int[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[3]~reg0                                                                             ; N/A     ;
; int[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[3]~reg0                                                                             ; N/A     ;
; int[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[4]~reg0                                                                             ; N/A     ;
; int[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[4]~reg0                                                                             ; N/A     ;
; int[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[5]~reg0                                                                             ; N/A     ;
; int[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[5]~reg0                                                                             ; N/A     ;
; int[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[6]~reg0                                                                             ; N/A     ;
; int[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[6]~reg0                                                                             ; N/A     ;
; int[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[7]~reg0                                                                             ; N/A     ;
; int[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[7]~reg0                                                                             ; N/A     ;
; int[8]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[8]~reg0                                                                             ; N/A     ;
; int[8]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[8]~reg0                                                                             ; N/A     ;
; int[9]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; int[9]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; int[9]~reg0                                                                             ; N/A     ;
; phase_err[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[0]~reg0                                                                       ; N/A     ;
; phase_err[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[0]~reg0                                                                       ; N/A     ;
; phase_err[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[12]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[13]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[14]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[15]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[1]~reg0                                                                       ; N/A     ;
; phase_err[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[1]~reg0                                                                       ; N/A     ;
; phase_err[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[2]~reg0                                                                       ; N/A     ;
; phase_err[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[2]~reg0                                                                       ; N/A     ;
; phase_err[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[3]~reg0                                                                       ; N/A     ;
; phase_err[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[3]~reg0                                                                       ; N/A     ;
; phase_err[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; phase_err[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; phase_err[10]~reg0                                                                      ; N/A     ;
; pid_out[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[0]~reg0                                                                         ; N/A     ;
; pid_out[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[0]~reg0                                                                         ; N/A     ;
; pid_out[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[1]~reg0                                                                         ; N/A     ;
; pid_out[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[1]~reg0                                                                         ; N/A     ;
; pid_out[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[2]~reg0                                                                         ; N/A     ;
; pid_out[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[2]~reg0                                                                         ; N/A     ;
; pid_out[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[3]~reg0                                                                         ; N/A     ;
; pid_out[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[3]~reg0                                                                         ; N/A     ;
; pid_out[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[4]~reg0                                                                         ; N/A     ;
; pid_out[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[4]~reg0                                                                         ; N/A     ;
; pid_out[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[5]~reg0                                                                         ; N/A     ;
; pid_out[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[5]~reg0                                                                         ; N/A     ;
; pid_out[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pid_out[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pid_out[6]~reg0                                                                         ; N/A     ;
; pps_posedge          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pps_posedge~0                                                                           ; N/A     ;
; pps_posedge          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pps_posedge~0                                                                           ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                     ; N/A     ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------+---------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Fri Mar 18 14:57:59 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off PPL_v1 -c PPL_v1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file src/SPI_Master_With_Single_CS.v
    Info (12023): Found entity 1: SPI_Master_With_Single_CS File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 35
Info (12021): Found 1 design units, including 1 entities, in source file src/SPI_Master.v
    Info (12023): Found entity 1: SPI_Master File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 33
Warning (10463): Verilog HDL Declaration warning at top.v(41): "int" is SystemVerilog-2005 keyword File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 41
Info (12021): Found 1 design units, including 1 entities, in source file src/top.v
    Info (12023): Found entity 1: top File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file IP/PLL_200MHz/PPL_200MHz.v
    Info (12023): Found entity 1: PPL_200MHz File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/IP/PLL_200MHz/PPL_200MHz.v Line: 40
Warning (10236): Verilog HDL Implicit Net warning at top.v(195): created implicit net for "wclk_200" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 195
Warning (10236): Verilog HDL Implicit Net warning at top.v(204): created implicit net for "TX_Ready" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 204
Info (12127): Elaborating entity "top" for the top level hierarchy
Warning (10230): Verilog HDL assignment warning at top.v(129): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 129
Warning (10230): Verilog HDL assignment warning at top.v(130): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 130
Warning (10230): Verilog HDL assignment warning at top.v(131): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 131
Warning (10230): Verilog HDL assignment warning at top.v(132): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 132
Warning (10230): Verilog HDL assignment warning at top.v(133): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 133
Warning (10230): Verilog HDL assignment warning at top.v(134): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 134
Warning (10230): Verilog HDL assignment warning at top.v(135): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 135
Warning (10230): Verilog HDL assignment warning at top.v(136): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 136
Warning (10230): Verilog HDL assignment warning at top.v(137): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 137
Warning (10230): Verilog HDL assignment warning at top.v(166): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 166
Warning (10230): Verilog HDL assignment warning at top.v(175): truncated value with size 32 to match size of target (16) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 175
Warning (10034): Output port "LEDR[17..6]" at top.v(6) has no driver File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
Warning (10034): Output port "LEDG" at top.v(7) has no driver File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
Warning (10034): Output port "clk_count" at top.v(36) has no driver File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
Warning (10034): Output port "phase_accum" at top.v(40) has no driver File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
Info (12128): Elaborating entity "PPL_200MHz" for hierarchy "PPL_200MHz:p1" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 196
Info (12128): Elaborating entity "altpll" for hierarchy "PPL_200MHz:p1|altpll:altpll_component" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/IP/PLL_200MHz/PPL_200MHz.v Line: 104
Info (12130): Elaborated megafunction instantiation "PPL_200MHz:p1|altpll:altpll_component" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/IP/PLL_200MHz/PPL_200MHz.v Line: 104
Info (12133): Instantiated megafunction "PPL_200MHz:p1|altpll:altpll_component" with the following parameter: File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/IP/PLL_200MHz/PPL_200MHz.v Line: 104
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "4"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=PPL_200MHz"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/PPL_200MHz_altpll.v
    Info (12023): Found entity 1: PPL_200MHz_altpll File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/PPL_200MHz_altpll.v Line: 31
Info (12128): Elaborating entity "PPL_200MHz_altpll" for hierarchy "PPL_200MHz:p1|altpll:altpll_component|PPL_200MHz_altpll:auto_generated" File: /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altpll.tdf Line: 898
Info (12128): Elaborating entity "SPI_Master_With_Single_CS" for hierarchy "SPI_Master_With_Single_CS:u1" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 208
Warning (10230): Verilog HDL assignment warning at SPI_Master_With_Single_CS.v(107): truncated value with size 32 to match size of target (2) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 107
Warning (10230): Verilog HDL assignment warning at SPI_Master_With_Single_CS.v(117): truncated value with size 32 to match size of target (2) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 117
Warning (10230): Verilog HDL assignment warning at SPI_Master_With_Single_CS.v(132): truncated value with size 32 to match size of target (2) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 132
Warning (10230): Verilog HDL assignment warning at SPI_Master_With_Single_CS.v(138): truncated value with size 32 to match size of target (2) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 138
Info (12128): Elaborating entity "SPI_Master" for hierarchy "SPI_Master_With_Single_CS:u1|SPI_Master:SPI_Master_Inst" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 96
Warning (10230): Verilog HDL assignment warning at SPI_Master.v(115): truncated value with size 32 to match size of target (5) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 115
Warning (10230): Verilog HDL assignment warning at SPI_Master.v(122): truncated value with size 32 to match size of target (5) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 122
Warning (10230): Verilog HDL assignment warning at SPI_Master.v(124): truncated value with size 32 to match size of target (6) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 124
Warning (10230): Verilog HDL assignment warning at SPI_Master.v(129): truncated value with size 32 to match size of target (6) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 129
Warning (10230): Verilog HDL assignment warning at SPI_Master.v(186): truncated value with size 32 to match size of target (3) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 186
Warning (10230): Verilog HDL assignment warning at SPI_Master.v(215): truncated value with size 32 to match size of target (3) File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master.v Line: 215
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_f524.tdf
    Info (12023): Found entity 1: altsyncram_f524 File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/altsyncram_f524.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_0tc.tdf
    Info (12023): Found entity 1: mux_0tc File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/mux_0tc.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_dvf.tdf
    Info (12023): Found entity 1: decode_dvf File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/decode_dvf.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_sgi.tdf
    Info (12023): Found entity 1: cntr_sgi File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_sgi.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_tgc.tdf
    Info (12023): Found entity 1: cmpr_tgc File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cmpr_tgc.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_h6j.tdf
    Info (12023): Found entity 1: cntr_h6j File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_h6j.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_jgi.tdf
    Info (12023): Found entity 1: cntr_jgi File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_jgi.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_rgc.tdf
    Info (12023): Found entity 1: cmpr_rgc File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cmpr_rgc.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_23j.tdf
    Info (12023): Found entity 1: cntr_23j File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cntr_23j.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_ngc.tdf
    Info (12023): Found entity 1: cmpr_ngc File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/cmpr_ngc.tdf Line: 23
Info (12033): Analysis and Synthesis generated Signal Tap or debug node instance "auto_signaltap_0"
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2022.03.18.14:58:08 Progress: Loading sldf2993021/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf2993021/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 102
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/db/ip/sldf2993021/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13000): Registers with preset signals will power-up high File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/SPI_Master_With_Single_CS.v Line: 112
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "LEDR[1]" is stuck at VCC File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[2]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[3]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[4]" is stuck at VCC File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[5]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[6]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[7]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[8]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[9]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[10]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[11]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[12]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[13]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[14]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[15]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[16]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDR[17]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 6
    Warning (13410): Pin "LEDG[0]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[1]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[2]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[3]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[4]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[5]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[6]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "LEDG[7]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 7
    Warning (13410): Pin "RECV_rx_sdi" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 16
    Warning (13410): Pin "RECV_sck" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 17
    Warning (13410): Pin "RECV_scl" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 18
    Warning (13410): Pin "RECV_sda" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 19
    Warning (13410): Pin "RECV_int" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 20
    Warning (13410): Pin "RECV_rst_n" is stuck at VCC File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 21
    Warning (13410): Pin "clk_count[0]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[1]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[2]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[3]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[4]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[5]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[6]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[7]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[8]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[9]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[10]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[11]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[12]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[13]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[14]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[15]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[16]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[17]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[18]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[19]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[20]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[21]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[22]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[23]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[24]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[25]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[26]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[27]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[28]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[29]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[30]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "clk_count[31]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 36
    Warning (13410): Pin "phase_accum[0]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[1]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[2]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[3]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[4]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[5]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[6]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[7]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[8]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[9]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[10]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[11]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[12]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[13]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[14]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[15]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[16]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[17]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[18]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[19]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[20]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[21]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[22]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[23]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[24]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[25]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[26]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[27]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[28]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[29]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[30]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
    Warning (13410): Pin "phase_accum[31]" is stuck at GND File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 40
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (13000): Registers with preset signals will power-up high File: /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286031): Timing-Driven Synthesis is running on partition "sld_signaltap:auto_signaltap_0"
Info (13000): Registers with preset signals will power-up high File: /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 386
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286031): Timing-Driven Synthesis is running on partition "sld_hub:auto_hub"
Info (144001): Generated suppressed messages file /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/output_files/PPL_v1.map.smsg
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 167 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 24 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[0]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[1]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[2]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[3]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[4]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[5]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[6]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[7]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[8]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[9]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[10]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[11]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[12]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[13]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[14]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[15]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "SW[16]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 4
    Warning (15610): No output dependent on input pin "KEY[0]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 5
    Warning (15610): No output dependent on input pin "KEY[1]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 5
    Warning (15610): No output dependent on input pin "KEY[2]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 5
    Warning (15610): No output dependent on input pin "KEY[3]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 5
    Warning (15610): No output dependent on input pin "KEY[4]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 5
    Warning (15610): No output dependent on input pin "KEY[5]" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 5
    Warning (15610): No output dependent on input pin "RECV_tx_sdo" File: /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/src/top.v Line: 10
Info (21057): Implemented 3786 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 31 input pins
    Info (21059): Implemented 252 output pins
    Info (21061): Implemented 3434 logic cells
    Info (21064): Implemented 67 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 151 warnings
    Info: Peak virtual memory: 873 megabytes
    Info: Processing ended: Fri Mar 18 14:58:15 2022
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:35


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in /home/tjw740/engr-ece/Documents/CME_495/Quartus/CME495/hardware/PPL_v1/output_files/PPL_v1.map.smsg.


