module PC_Add4(
input [31:0]PC,
output reg [31:0]PC_4
);

always@(PC)begin
PC_4=PC+4;
end
endmodule;
