# 硬體描述語言 (Hardware Description Languages)

[![English](https://img.shields.io/badge/lang-English-blue.svg)](README_EN.md)

> 國立中山大學 資訊工程學系碩士班  
> 114學年度 第1學期  
> 課程代碼：CSE668  
> 授課教師：蕭勝夫  
> 學分：3

##  課程簡介

本課程介紹硬體描述語言 (HDL)，主要使用 Verilog 進行數位電路設計。課程涵蓋從基礎的加法器設計到進階的 VGG16 加速器實作。

##  專案結構

```
Hardware-Description-Language/
├── HW_1/                  # Adder Designs (Structural, Dataflow, Behavioral)
│   ├── src/               # 程式碼
│   └── spec/              # 作業規格說明
├── HW_2/                  # Pipelined Add/Sub/Multiplier
│   ├── src/
│   └── spec/
├── HW_3/                  # Pipelined THUMB CPU
│   ├── src/
│   └── spec/
├── HW_4/                  # Sobel Edge Detector
│   ├── src/
│   └── spec/
├── HW_5/                  # VGG16 Accelerator
│   ├── src/
│   └── spec/
├── HW_6/                  # 額外作業
│   ├── src/
│   └── spec/
└── 教材/                   # 課程教材與參考資料
```

> **說明**：`src/` 資料夾包含我的程式碼實作，`spec/` 資料夾包含作業要求與規格說明。

##  修課成績

### 成績組成

| 項目 | 比例 | 得分 |
|------|------|------|
| 期中考 (Midterm) | 20% | 9.1 (45.5分) |
| 期末考 (Final) | 20% | 14.9 (74.5分) |
| 作業總分 (Homework) | 60% | 58.8 |

### 作業詳細成績

| 作業 | 內容 | 原始分數 | 加權得分 (12%) |
|------|------|----------|----------------|
| HW1 | Adder Designs Using Verilog Structural, Dataflow, and Behavioral Modeling | 100 | 12.0 |
| HW2 | Pipelined Add/Sub/Multiplier | 100 | 12.0 |
| HW3 | Pipelined THUMB CPU | 100 | 12.0 |
| HW4 | Sobel Edge Detector | 100 | 12.0 |
| HW5 | VGG16 Accelerator | 90 | 10.8 |

### 總成績

**學習活動成績：82.8 分**

*此 Repository 用於記錄硬體描述語言課程的學習成果與作業。*
