TimeQuest Timing Analyzer report for adda_top
Mon Sep 28 14:17:24 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 16. Slow 1200mV 85C Model Datasheet Report
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'sys_clk'
 25. Slow 1200mV 0C Model Hold: 'sys_clk'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 27. Slow 1200mV 0C Model Datasheet Report
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'sys_clk'
 35. Fast 1200mV 0C Model Hold: 'sys_clk'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 37. Fast 1200mV 0C Model Datasheet Report
 38. Fast 1200mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; adda_top                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; adda_top.sdc  ; OK     ; Mon Sep 28 14:17:21 2020 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 330.36 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; 16.973 ; 0.000            ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.453 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; sys_clk ; 9.707 ; 0.000                           ;
+---------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 16.973 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 2.204      ;
; 17.013 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 2.164      ;
; 17.024 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.896      ;
; 17.070 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 2.107      ;
; 17.093 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 2.084      ;
; 17.115 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.805      ;
; 17.140 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.780      ;
; 17.188 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.732      ;
; 17.194 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.983      ;
; 17.195 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.725      ;
; 17.248 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.929      ;
; 17.292 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.628      ;
; 17.314 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.606      ;
; 17.315 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.605      ;
; 17.321 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.599      ;
; 17.360 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.817      ;
; 17.385 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.792      ;
; 17.393 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.527      ;
; 17.399 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.521      ;
; 17.449 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.728      ;
; 17.465 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.612     ; 1.924      ;
; 17.472 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.448      ;
; 17.480 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.440      ;
; 17.486 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.434      ;
; 17.504 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.416      ;
; 17.534 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.386      ;
; 17.548 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.372      ;
; 17.583 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.594      ;
; 17.595 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.325      ;
; 17.618 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.302      ;
; 17.646 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.274      ;
; 17.650 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.270      ;
; 17.658 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.262      ;
; 17.664 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.256      ;
; 17.675 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.245      ;
; 17.680 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.240      ;
; 17.685 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.235      ;
; 17.705 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.215      ;
; 17.741 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.179      ;
; 17.764 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.156      ;
; 17.772 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.148      ;
; 17.792 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.128      ;
; 17.794 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.126      ;
; 17.817 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.103      ;
; 17.821 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.099      ;
; 17.826 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.094      ;
; 17.847 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.073      ;
; 17.850 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.612     ; 1.539      ;
; 17.851 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.069      ;
; 17.859 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.061      ;
; 17.865 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.055      ;
; 17.899 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.021      ;
; 17.906 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.014      ;
; 17.918 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.002      ;
; 17.937 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.983      ;
; 17.938 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.982      ;
; 17.940 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.980      ;
; 17.942 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.978      ;
; 17.951 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.969      ;
; 17.963 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.957      ;
; 17.968 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.952      ;
; 17.981 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.939      ;
; 17.993 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.927      ;
; 17.993 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.927      ;
; 17.997 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.923      ;
; 17.999 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.921      ;
; 18.026 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.894      ;
; 18.033 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.887      ;
; 18.039 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.881      ;
; 18.052 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.868      ;
; 18.056 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.864      ;
; 18.063 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.857      ;
; 18.083 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.837      ;
; 18.083 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.837      ;
; 18.086 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.834      ;
; 18.135 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.612     ; 1.254      ;
; 18.149 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.771      ;
; 18.182 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.612     ; 1.207      ;
; 18.233 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.687      ;
; 18.318 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.602      ;
; 18.434 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.486      ;
; 18.568 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.352      ;
; 18.610 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.310      ;
; 18.615 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.305      ;
; 18.615 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.305      ;
; 18.636 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.284      ;
; 18.640 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.280      ;
; 18.645 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.275      ;
; 18.648 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.272      ;
; 18.649 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.271      ;
; 18.650 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.270      ;
; 18.652 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.268      ;
; 18.662 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.258      ;
; 18.673 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.247      ;
; 18.688 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.232      ;
; 18.983 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.937      ;
; 18.983 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.937      ;
; 19.016 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.904      ;
; 19.016 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.904      ;
; 19.062 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.858      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                     ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.485 ; seg_led:u_seg_led|dri_clk    ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; i2c_dri:u_i2c_dri|dri_clk    ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.049      ; 0.746      ;
; 0.509 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.802      ;
; 0.517 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.810      ;
; 0.517 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.810      ;
; 0.747 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.048      ;
; 0.763 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.769 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.062      ;
; 0.829 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.122      ;
; 0.858 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.151      ;
; 0.931 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.224      ;
; 1.072 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.365      ;
; 1.101 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.394      ;
; 1.109 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.403      ;
; 1.118 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.412      ;
; 1.124 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.417      ;
; 1.136 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.429      ;
; 1.145 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.438      ;
; 1.198 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.491      ;
; 1.231 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.525      ;
; 1.240 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.534      ;
; 1.249 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.543      ;
; 1.258 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.551      ;
; 1.290 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.441     ; 1.061      ;
; 1.290 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.583      ;
; 1.298 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.441     ; 1.069      ;
; 1.326 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.619      ;
; 1.334 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.627      ;
; 1.336 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.629      ;
; 1.340 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.633      ;
; 1.342 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.635      ;
; 1.357 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.650      ;
; 1.371 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.665      ;
; 1.380 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.673      ;
; 1.382 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.675      ;
; 1.385 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.678      ;
; 1.389 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.682      ;
; 1.395 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.688      ;
; 1.398 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.691      ;
; 1.404 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.697      ;
; 1.416 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.709      ;
; 1.425 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.718      ;
; 1.446 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.739      ;
; 1.452 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.745      ;
; 1.461 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.754      ;
; 1.480 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.773      ;
; 1.481 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.774      ;
; 1.511 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.804      ;
; 1.529 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.822      ;
; 1.535 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.828      ;
; 1.544 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.837      ;
; 1.555 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.441     ; 1.326      ;
; 1.556 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.849      ;
; 1.565 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.587 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.880      ;
; 1.593 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.886      ;
; 1.595 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.888      ;
; 1.675 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.968      ;
; 1.696 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.989      ;
; 1.737 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.030      ;
; 1.755 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.048      ;
; 1.756 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.049      ;
; 1.805 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.098      ;
; 1.811 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.104      ;
; 1.824 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.374      ;
; 1.886 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.441     ; 1.657      ;
; 1.965 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.515      ;
; 2.022 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.315      ;
; 2.028 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.321      ;
; 2.081 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.374      ;
; 2.085 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.378      ;
; 2.087 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.380      ;
; 2.140 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.690      ;
; 2.144 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.694      ;
; 2.183 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.733      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; 9.707  ; 9.895        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.761  ; 9.949        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.830  ; 10.050       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 9.882  ; 10.102       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.900  ; 9.900        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 10.098 ; 10.098       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


------------------------------------------
; Slow 1200mV 85C Model Datasheet Report ;
------------------------------------------
Nothing to report.


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 364.7 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 17.258 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.401 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.682 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 17.258 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 2.014      ;
; 17.275 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.997      ;
; 17.318 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.611      ;
; 17.331 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.941      ;
; 17.336 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.936      ;
; 17.395 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.534      ;
; 17.402 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.527      ;
; 17.426 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.846      ;
; 17.465 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.464      ;
; 17.483 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.446      ;
; 17.486 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.786      ;
; 17.522 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.407      ;
; 17.528 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.401      ;
; 17.545 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.384      ;
; 17.553 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.376      ;
; 17.571 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.701      ;
; 17.583 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.346      ;
; 17.589 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.340      ;
; 17.593 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.679      ;
; 17.654 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.618      ;
; 17.682 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.247      ;
; 17.684 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.542     ; 1.776      ;
; 17.688 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.241      ;
; 17.695 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.234      ;
; 17.723 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.206      ;
; 17.773 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.156      ;
; 17.781 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.491      ;
; 17.812 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.117      ;
; 17.840 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.089      ;
; 17.849 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.080      ;
; 17.854 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.075      ;
; 17.857 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.072      ;
; 17.860 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.069      ;
; 17.873 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.056      ;
; 17.899 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.030      ;
; 17.920 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.009      ;
; 17.938 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.991      ;
; 17.959 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.970      ;
; 17.975 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.954      ;
; 17.983 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.946      ;
; 17.999 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.930      ;
; 18.002 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.927      ;
; 18.008 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.921      ;
; 18.008 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.921      ;
; 18.022 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.907      ;
; 18.023 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.542     ; 1.437      ;
; 18.028 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.901      ;
; 18.043 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.886      ;
; 18.046 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.883      ;
; 18.064 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.865      ;
; 18.082 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.847      ;
; 18.085 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.844      ;
; 18.123 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.806      ;
; 18.125 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.804      ;
; 18.125 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.804      ;
; 18.128 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.801      ;
; 18.134 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.795      ;
; 18.145 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.784      ;
; 18.149 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.780      ;
; 18.151 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.778      ;
; 18.155 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.774      ;
; 18.157 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.772      ;
; 18.169 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.760      ;
; 18.178 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.751      ;
; 18.196 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.733      ;
; 18.206 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.723      ;
; 18.208 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.721      ;
; 18.211 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.718      ;
; 18.227 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.702      ;
; 18.235 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.694      ;
; 18.249 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.680      ;
; 18.250 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.679      ;
; 18.251 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.678      ;
; 18.254 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.675      ;
; 18.260 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.669      ;
; 18.296 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.633      ;
; 18.334 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.542     ; 1.126      ;
; 18.370 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.542     ; 1.090      ;
; 18.398 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.531      ;
; 18.463 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.466      ;
; 18.566 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.363      ;
; 18.693 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.236      ;
; 18.747 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.182      ;
; 18.754 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.175      ;
; 18.755 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.174      ;
; 18.770 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.159      ;
; 18.772 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.157      ;
; 18.778 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.151      ;
; 18.780 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.149      ;
; 18.780 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.149      ;
; 18.780 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.149      ;
; 18.786 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.143      ;
; 18.792 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.137      ;
; 18.808 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.121      ;
; 18.817 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.112      ;
; 19.076 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.853      ;
; 19.076 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.853      ;
; 19.114 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.815      ;
; 19.114 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.815      ;
; 19.159 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.770      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.430 ; i2c_dri:u_i2c_dri|dri_clk    ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; seg_led:u_seg_led|dri_clk    ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.669      ;
; 0.473 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.741      ;
; 0.483 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.483 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.695 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.967      ;
; 0.704 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.972      ;
; 0.709 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.713 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.981      ;
; 0.713 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.982      ;
; 0.772 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.040      ;
; 0.803 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.071      ;
; 0.856 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.124      ;
; 0.986 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.254      ;
; 1.015 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.283      ;
; 1.017 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.286      ;
; 1.020 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.288      ;
; 1.030 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.301      ;
; 1.035 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.303      ;
; 1.040 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.308      ;
; 1.055 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.323      ;
; 1.114 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.382      ;
; 1.114 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.382      ;
; 1.117 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.385      ;
; 1.128 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.396      ;
; 1.137 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.405      ;
; 1.139 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.407      ;
; 1.142 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.410      ;
; 1.152 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.422      ;
; 1.182 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.389     ; 0.988      ;
; 1.186 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.454      ;
; 1.191 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.389     ; 0.997      ;
; 1.213 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.481      ;
; 1.236 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.504      ;
; 1.237 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.505      ;
; 1.238 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.506      ;
; 1.239 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.507      ;
; 1.243 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.511      ;
; 1.244 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.512      ;
; 1.252 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.520      ;
; 1.254 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.522      ;
; 1.259 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.527      ;
; 1.261 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.529      ;
; 1.276 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.544      ;
; 1.279 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.547      ;
; 1.284 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.552      ;
; 1.288 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.556      ;
; 1.292 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.560      ;
; 1.299 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.567      ;
; 1.324 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.592      ;
; 1.330 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.598      ;
; 1.335 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.603      ;
; 1.355 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.623      ;
; 1.358 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.626      ;
; 1.366 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.634      ;
; 1.376 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.644      ;
; 1.383 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.651      ;
; 1.396 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.389     ; 1.202      ;
; 1.401 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.669      ;
; 1.406 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.674      ;
; 1.419 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.687      ;
; 1.421 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.689      ;
; 1.454 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.722      ;
; 1.460 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.728      ;
; 1.498 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.766      ;
; 1.528 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.796      ;
; 1.604 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.872      ;
; 1.613 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.881      ;
; 1.628 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.896      ;
; 1.639 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.249      ;
; 1.662 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.930      ;
; 1.668 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.936      ;
; 1.714 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.389     ; 1.520      ;
; 1.769 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.379      ;
; 1.849 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.117      ;
; 1.854 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.902 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.170      ;
; 1.908 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.176      ;
; 1.912 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.522      ;
; 1.916 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.526      ;
; 1.919 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.187      ;
; 1.977 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.587      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; 9.682  ; 9.866        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.750  ; 9.934        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.849  ; 10.065       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.880  ; 9.880        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 10.116 ; 10.116       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 10.182 ; 10.182       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


-----------------------------------------
; Slow 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 18.618 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.187 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.435 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 18.618 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.964      ;
; 18.676 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.906      ;
; 18.692 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.890      ;
; 18.701 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.249      ;
; 18.705 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.877      ;
; 18.743 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.207      ;
; 18.766 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.184      ;
; 18.777 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.173      ;
; 18.778 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.172      ;
; 18.783 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.799      ;
; 18.792 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.790      ;
; 18.794 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.788      ;
; 18.806 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.776      ;
; 18.826 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.124      ;
; 18.859 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.091      ;
; 18.866 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.084      ;
; 18.872 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.078      ;
; 18.883 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.067      ;
; 18.888 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.062      ;
; 18.890 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.300     ; 0.797      ;
; 18.891 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.691      ;
; 18.901 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.049      ;
; 18.902 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.048      ;
; 18.906 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.044      ;
; 18.913 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.037      ;
; 18.927 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.023      ;
; 18.932 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.018      ;
; 18.942 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.640      ;
; 18.948 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.002      ;
; 18.970 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.980      ;
; 18.974 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.976      ;
; 18.979 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.971      ;
; 18.981 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.969      ;
; 18.983 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.967      ;
; 18.995 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.955      ;
; 18.996 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.954      ;
; 19.016 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.934      ;
; 19.016 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.934      ;
; 19.021 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.929      ;
; 19.031 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.919      ;
; 19.038 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.912      ;
; 19.047 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.903      ;
; 19.047 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.903      ;
; 19.049 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.901      ;
; 19.051 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.899      ;
; 19.051 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.899      ;
; 19.061 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.889      ;
; 19.063 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.887      ;
; 19.066 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.300     ; 0.621      ;
; 19.075 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.875      ;
; 19.095 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.855      ;
; 19.099 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.851      ;
; 19.110 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.840      ;
; 19.110 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.840      ;
; 19.113 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.837      ;
; 19.114 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.836      ;
; 19.115 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.835      ;
; 19.115 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.835      ;
; 19.118 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.832      ;
; 19.119 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.831      ;
; 19.129 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.821      ;
; 19.131 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.819      ;
; 19.132 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.818      ;
; 19.132 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.818      ;
; 19.137 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.813      ;
; 19.150 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.300     ; 0.537      ;
; 19.152 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.798      ;
; 19.152 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.798      ;
; 19.163 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.787      ;
; 19.164 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.786      ;
; 19.168 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.782      ;
; 19.169 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.781      ;
; 19.174 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.300     ; 0.513      ;
; 19.185 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.765      ;
; 19.197 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.753      ;
; 19.198 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.752      ;
; 19.200 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.750      ;
; 19.226 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.724      ;
; 19.241 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.709      ;
; 19.267 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.683      ;
; 19.338 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.612      ;
; 19.389 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.562      ;
; 19.389 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.562      ;
; 19.389 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.561      ;
; 19.391 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.560      ;
; 19.402 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.548      ;
; 19.403 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.547      ;
; 19.403 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.547      ;
; 19.403 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.547      ;
; 19.404 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.546      ;
; 19.407 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.543      ;
; 19.412 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.538      ;
; 19.415 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.536      ;
; 19.420 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.531      ;
; 19.426 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.525      ;
; 19.557 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.394      ;
; 19.558 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.393      ;
; 19.565 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.386      ;
; 19.566 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.385      ;
; 19.592 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.359      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; i2c_dri:u_i2c_dri|dri_clk    ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; seg_led:u_seg_led|dri_clk    ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.202 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.322      ;
; 0.208 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.328      ;
; 0.298 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.430      ;
; 0.339 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.459      ;
; 0.346 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.466      ;
; 0.386 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.507      ;
; 0.441 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.447 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.568      ;
; 0.455 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.583      ;
; 0.471 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.592      ;
; 0.474 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.595      ;
; 0.477 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.598      ;
; 0.510 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.635      ;
; 0.518 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.523 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.646      ;
; 0.527 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.649      ;
; 0.542 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.663      ;
; 0.544 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.665      ;
; 0.547 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.668      ;
; 0.547 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.668      ;
; 0.549 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.670      ;
; 0.551 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.672      ;
; 0.554 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.675      ;
; 0.556 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.677      ;
; 0.571 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.222     ; 0.433      ;
; 0.571 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.222     ; 0.433      ;
; 0.576 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.698      ;
; 0.580 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.701      ;
; 0.586 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.707      ;
; 0.589 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.711      ;
; 0.591 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.712      ;
; 0.593 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.714      ;
; 0.598 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.719      ;
; 0.603 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.724      ;
; 0.605 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.726      ;
; 0.606 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.727      ;
; 0.610 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.731      ;
; 0.620 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.741      ;
; 0.621 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.742      ;
; 0.643 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.764      ;
; 0.652 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.773      ;
; 0.655 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.776      ;
; 0.656 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.777      ;
; 0.660 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.781      ;
; 0.665 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.786      ;
; 0.669 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.790      ;
; 0.672 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.793      ;
; 0.701 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.822      ;
; 0.706 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.222     ; 0.568      ;
; 0.710 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.831      ;
; 0.714 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.835      ;
; 0.718 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.839      ;
; 0.735 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.856      ;
; 0.744 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.865      ;
; 0.749 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.870      ;
; 0.817 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.822 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.943      ;
; 0.826 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.947      ;
; 0.836 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.590      ;
; 0.839 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.222     ; 0.701      ;
; 0.874 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.995      ;
; 0.879 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 1.000      ;
; 0.891 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.645      ;
; 0.908 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.662      ;
; 0.909 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.663      ;
; 0.975 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.729      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.453  ; 9.637        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.458  ; 9.642        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 9.633  ; 9.633        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 9.637  ; 9.637        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.141 ; 10.357       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 10.145 ; 10.361       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.362 ; 10.362       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


-----------------------------------------
; Fast 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.973 ; 0.187 ; N/A      ; N/A     ; 9.435               ;
;  sys_clk         ; 16.973 ; 0.187 ; N/A      ; N/A     ; 9.435               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; i2c_ack       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; i2c_ack       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; i2c_ack       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; i2c_ack       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 115      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 115      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 184   ; 184  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Sep 28 14:17:20 2020
Info: Command: quartus_sta adda_top -c adda_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'adda_top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.973
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.973               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.707               0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.258               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.682               0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.618
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.618               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.435               0.000 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4687 megabytes
    Info: Processing ended: Mon Sep 28 14:17:24 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


