# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 9
attribute \dynports 1
attribute \top 1
attribute \src "dut.sv:4.1-25.10"
module \top
  parameter \A_WIDTH 4
  parameter \B_WIDTH 3
  attribute \src "dut.sv:22.14-22.23"
  wire width 7 signed $add$dut.sv:22$3_Y
  attribute \src "dut.sv:22.14-22.19"
  wire width 7 signed $mul$dut.sv:22$2_Y
  attribute \src "dut.sv:9.32-9.33"
  wire width 4 input 2 signed \a
  attribute \src "dut.sv:10.32-10.33"
  wire width 3 input 3 signed \b
  attribute \src "dut.sv:11.43-11.44"
  wire width 7 output 4 signed \c
  attribute \src "dut.sv:8.7-8.10"
  wire input 1 \clk
  attribute \src "dut.sv:12.33-12.42"
  wire width 7 \reg_tmp_c
  attribute \src "dut.sv:7.7-7.10"
  wire input 5 \set
  attribute \src "dut.sv:22.14-22.23"
  cell $add $add$dut.sv:22$3
    parameter \A_SIGNED 1
    parameter \A_WIDTH 7
    parameter \B_SIGNED 1
    parameter \B_WIDTH 7
    parameter \Y_WIDTH 7
    connect \A $mul$dut.sv:22$2_Y
    connect \B \reg_tmp_c
    connect \Y $add$dut.sv:22$3_Y
  end
  attribute \src "dut.sv:14.1-24.4"
  cell $sdff $auto$ff.cc:266:slice$8
    parameter \CLK_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 7'0000000
    parameter \WIDTH 7
    connect \CLK \clk
    connect \D $add$dut.sv:22$3_Y
    connect \Q \reg_tmp_c
    connect \SRST \set
  end
  attribute \src "dut.sv:22.14-22.19"
  cell $mul $mul$dut.sv:22$2
    parameter \A_SIGNED 1
    parameter \A_WIDTH 4
    parameter \B_SIGNED 1
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 7
    connect \A \a
    connect \B \b
    connect \Y $mul$dut.sv:22$2_Y
  end
  connect \c \reg_tmp_c
end
