# VHDL Joc de Memorie (FPGA) + Python UART ğŸ®ğŸ”Ÿ (Nexys4 / Nexys A7)

Joc de memorie implementat pe FPGA (**Nexys4 Artix-7 / Nexys A7**) Ã®n **VHDL**, cu input de la **Pmod KYPD (tastaturÄƒ 4x4)** È™i afiÈ™are pe **7-seg (SSD)**.  
Placa genereazÄƒ o secvenÈ›Äƒ pseudo-aleatoare de cifre (Ã®n funcÈ›ie de nivel), o afiÈ™eazÄƒ una cÃ¢te una, iar utilizatorul trebuie sÄƒ reintroducÄƒ secvenÈ›a Ã®n aceeaÈ™i ordine.  
DupÄƒ fiecare rundÄƒ, scorul (nivelul) este trimis prin **UART** cÄƒtre PC, unde un **script Python** citeÈ™te mesajele, adaugÄƒ timestamp È™i salveazÄƒ automat scorurile + best score.

---

## ğŸ¯ Ideea jocului

1. FPGA **genereazÄƒ** o secvenÈ›Äƒ de cifre (lungimea depinde de nivel).
2. SecvenÈ›a se **afiÈ™eazÄƒ** pe SSD, cifrÄƒ cu cifrÄƒ.
3. Utilizatorul reintroduce secvenÈ›a pe **Pmod KYPD** (Ã®n aceeaÈ™i ordine).
4. DacÄƒ este corect â†’ **WIN** â†’ treci la nivelul urmÄƒtor (dificultatea creÈ™te).
5. DacÄƒ este greÈ™it â†’ **LOSE** â†’ rÄƒmÃ¢i la acelaÈ™i nivel È™i se regenereazÄƒ o secvenÈ›Äƒ nouÄƒ.
6. La final de rundÄƒ, se trimite prin **UART** cÄƒtre PC nivelul + rezultat; Python È›ine evidenÈ›a È™i best score.

Dificultatea creÈ™te prin:
- **secvenÈ›Äƒ mai lungÄƒ** (Ã®n funcÈ›ie de nivel)
- **timp de afiÈ™are mai mic** (afiÈ™are mai rapidÄƒ la niveluri mai mari)

---

## âœ… FuncÈ›ionalitÄƒÈ›i

- **Game FSM** (control joc): etape clare (generare â†’ afiÈ™are â†’ input â†’ verificare â†’ rezultat)
- **Generator pseudo-aleator** pe bazÄƒ de **LFSR (16-bit)**
- **SSD driver** cu multiplexare stabilÄƒ + vitezÄƒ de afiÈ™are dependentÄƒ de nivel
- **KYPD controller** (scanare rÃ¢nd/coloanÄƒ + debounce / valid)
- **Edge-detect pe key_valid** Ã®n top (o apÄƒsare = un singur eveniment)
- **Verificare secvenÈ›Äƒ** element-cu-element
- **UART TX** pentru trimitere nivel + WIN/LOSE cÄƒtre PC
- **Python logger**: citeÈ™te serial, afiÈ™eazÄƒ mesaje, salveazÄƒ scoruri + timestamp + best score

---

## ğŸ§© Block Design / ArhitecturÄƒ (module)

DacÄƒ ai poza Ã®n repo, adaug-o Ã®n README:

![Block Diagram](Diagrama_Block.png)

**Top-level integrare:**
- `top_uart.vhd` â€“ Game FSM + integrare module + UART messages

**Periferice & logicÄƒ:**
- `kypd_controller.vhd` â€“ scanare tastaturÄƒ 4x4 + `key_valid` + `key_value`
- `random_digits_gen.vhd` â€“ generator secvenÈ›Äƒ (LFSR) pentru N cifre
- `num_digits_select.vhd` â€“ alege N (numÄƒrul de cifre) Ã®n funcÈ›ie de nivel
- `ssd_divider.vhd` â€“ temporizÄƒri (multiplexare SSD + perioadÄƒ afiÈ™are dependentÄƒ de nivel)
- `ssd.vhd` â€“ afiÈ™are efectivÄƒ pe 7-seg (mux + decodare cifre/simboluri)
- `uart_tx.vhd` â€“ transmitere serialÄƒ cÄƒtre PC
- `game_log.py` â€“ Python: citeÈ™te UART, salveazÄƒ scoruri + best score

---

## ğŸ§  FSM-ul jocului (stÄƒri)

StÄƒri folosite (implementare extinsÄƒ pentru stabilitate / handshake):

- **IDLE** â€“ aÈ™teaptÄƒ start
- **PRE_GEN** â€“ 1 ciclu â€œpauzÄƒâ€ pentru stabilizare semnale (ex: num_digits)
- **GEN** â€“ porneÈ™te generatorul pÃ¢nÄƒ la `done_gen`
- **TRIGGER_SSD** â€“ impuls de start (handshake) pentru modulul de afiÈ™are
- **SHOW** â€“ afiÈ™eazÄƒ secvenÈ›a (una cÃ¢te una) pÃ¢nÄƒ la `show_done`
- **INPUT** â€“ colecteazÄƒ exact N apÄƒsÄƒri valide (edge-detect pe `key_valid`)
- **CHECK** â€“ comparÄƒ `seq_user[]` cu `seq_gen[]`
- **WIN** â€“ afiÈ™eazÄƒ simbol WIN, trimite UART; la start â†’ nivel++
- **LOSE** â€“ afiÈ™eazÄƒ simbol LOSE, trimite UART; la start â†’ regenereazÄƒ (acelaÈ™i nivel)

---

## ğŸ² Generatorul de secvenÈ›Äƒ (LFSR)

- **LFSR pe 16 biÈ›i**, seed: `x"ACE1"`
- Polinom (taps):
  - **x^16 + x^14 + x^13 + x^11 + 1**
- La fiecare pas se calculeazÄƒ urmÄƒtoarea stare `lfsr_next`, apoi se extrage o cifrÄƒ È™i se mapeazÄƒ Ã®n **0..9**, salvÃ¢nd Ã®n `seq_gen[i]` pÃ¢nÄƒ la N cifre.

---

## ğŸ”¢ SSD (7-seg) + temporizare

Modulul de afiÈ™are face douÄƒ lucruri:
1) **multiplexarea** digit-urilor (stabilÄƒ, fÄƒrÄƒ flicker)  
2) afiÈ™area secvenÈ›ei **cifrÄƒ cu cifrÄƒ**, cu vitezÄƒ dependentÄƒ de nivel

Perioada de afiÈ™are (idee de bazÄƒ):
- `period = BASE_PERIOD âˆ’ STEP_PERIOD * lvl`

Simboluri:
- **WIN**: simbol â€œvictorieâ€ (linii paralele)
- **LOSE**: afiÈ™eazÄƒ â€œ----â€ pe toate digit-urile

---

## âŒ¨ï¸ KYPD (tastaturÄƒ 4x4)

- Scanare pe coloane (0..3), citire rÃ¢nduri.
- DacÄƒ un rÃ¢nd este activ cÃ¢nd o coloanÄƒ e selectatÄƒ â†’ tasta e apÄƒsatÄƒ.
- Modulul oferÄƒ:
  - `key_value` (cod/cifrÄƒ)
  - `key_valid` (apÄƒsare detectatÄƒ)

Pentru a evita dublÄƒri, Ã®n `top_uart.vhd` se foloseÈ™te **edge-detect**:
- se reÈ›ine `key_valid_d` (valoarea anterioarÄƒ)
- apÄƒsare nouÄƒ cÃ¢nd: `key_valid = 1` È™i `key_valid_d = 0`

---

## âœ… Verificare (CHECK) â€“ WIN / LOSE

DupÄƒ ce utilizatorul a introdus exact **N** cifre:
- se comparÄƒ `seq_user[i]` cu `seq_gen[i]` pentru `i = 0..N-1`
- dacÄƒ toate sunt egale â†’ **WIN**
- altfel â†’ **LOSE**

---

## ğŸ”Œ UART + Python (scoruri pe PC)

DupÄƒ fiecare rundÄƒ (WIN/LOSE), FPGA trimite cÄƒtre PC:
- **nivel**
- (opÈ›ional) **rezultat**

Python citeÈ™te serial È™i salveazÄƒ intrÄƒrile automat Ã®n fiÈ™ier (cu timestamp) + calculeazÄƒ best score.

Mesaje tip:
- `L: <numar>` (ex: `L: 5` => LEVEL 5)

---

## ğŸ§° Hardware necesar

- FPGA: **Nexys4 Artix-7 / Nexys A7**
- **Pmod KYPD** (tastaturÄƒ 4x4) â€“ conectat pe PMOD (ex: JA)
- **Pmod USB-UART** (sau UART prin interfaÈ›a plÄƒcii, Ã®n funcÈ›ie de setup)

---

## ğŸ§‘â€ğŸ’» Software / Tools

- **Vivado** (ex: 2024.2) â€“ synth/impl + bitstream
- **Python 3.x**
- `pyserial` (pentru citire UART)

Instalare:
```bash
pip install pyserial
