Timing Analyzer report for i2c_master_top
Mon Apr 29 22:45:38 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk100MHz'
 14. Slow 1200mV 85C Model Hold: 'clk100MHz'
 15. Slow 1200mV 85C Model Recovery: 'clk100MHz'
 16. Slow 1200mV 85C Model Removal: 'clk100MHz'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk100MHz'
 25. Slow 1200mV 0C Model Hold: 'clk100MHz'
 26. Slow 1200mV 0C Model Recovery: 'clk100MHz'
 27. Slow 1200mV 0C Model Removal: 'clk100MHz'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk100MHz'
 35. Fast 1200mV 0C Model Hold: 'clk100MHz'
 36. Fast 1200mV 0C Model Recovery: 'clk100MHz'
 37. Fast 1200mV 0C Model Removal: 'clk100MHz'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; i2c_master_top                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processors 3-10        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------+
; SDC File List                                                       ;
+---------------------------------+--------+--------------------------+
; SDC File Path                   ; Status ; Read at                  ;
+---------------------------------+--------+--------------------------+
; ../sdc/i2c_master_byte_ctrl.sdc ; OK     ; Mon Apr 29 22:45:37 2024 ;
+---------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk100MHz  ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 53.9 MHz ; 53.9 MHz        ; clk100MHz  ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk100MHz ; -4.277 ; -32.052        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk100MHz ; 0.357 ; 0.000          ;
+-----------+-------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-----------+-------+--------------------+
; Clock     ; Slack ; End Point TNS      ;
+-----------+-------+--------------------+
; clk100MHz ; 2.439 ; 0.000              ;
+-----------+-------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; clk100MHz ; 2.037 ; 0.000             ;
+-----------+-------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+-------+-------------------------------+
; Clock     ; Slack ; End Point TNS                 ;
+-----------+-------+-------------------------------+
; clk100MHz ; 4.633 ; 0.000                         ;
+-----------+-------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk100MHz'                                                                                                                 ;
+--------+------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.277 ; i2c_master_regs:i_regs|prer[7]     ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.900      ;
; -4.160 ; i2c_master_regs:i_regs|txr[7]      ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.376     ; 4.784      ;
; -4.036 ; i2c_master_regs:i_regs|txr[5]      ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.657      ;
; -4.014 ; i2c_master_regs:i_regs|cr[7]       ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.635      ;
; -3.996 ; i2c_master_regs:i_regs|cr[4]       ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.617      ;
; -3.978 ; i2c_master_regs:i_regs|prer[2]     ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.599      ;
; -3.975 ; i2c_master_regs:i_regs|txr[3]      ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.598      ;
; -3.969 ; i2c_master_regs:i_regs|prer[1]     ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.590      ;
; -3.966 ; i2c_master_regs:i_regs|txr[1]      ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.587      ;
; -3.951 ; i2c_master_regs:i_regs|ctr[6]      ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.572      ;
; -3.908 ; i2c_master_regs:i_regs|ctr[2]      ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.529      ;
; -3.894 ; i2c_master_regs:i_regs|cr[5]       ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.515      ;
; -3.891 ; i2c_master_regs:i_regs|prer[4]     ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.514      ;
; -3.870 ; i2c_master_regs:i_regs|prer[0]     ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.493      ;
; -3.854 ; i2c_master_regs:i_regs|ctr[7]      ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.477      ;
; -3.813 ; i2c_master_regs:i_regs|prer[6]     ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.434      ;
; -3.762 ; i2c_master_regs:i_regs|cr[3]       ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.376     ; 4.386      ;
; -3.736 ; i2c_master_regs:i_regs|txr[4]      ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.359      ;
; -3.714 ; i2c_master_regs:i_regs|prer[3]     ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.337      ;
; -3.677 ; i2c_master_regs:i_regs|ctr[4]      ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.300      ;
; -3.664 ; i2c_master_regs:i_regs|ctr[0]      ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 4.287      ;
; -3.541 ; i2c_master_regs:i_regs|cr[6]       ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.162      ;
; -3.527 ; i2c_master_regs:i_regs|cr[1]       ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.378     ; 4.149      ;
; -3.504 ; i2c_master_regs:i_regs|txr[2]      ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.375     ; 4.129      ;
; -3.456 ; i2c_master_regs:i_regs|cr[0]       ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.376     ; 4.080      ;
; -3.390 ; i2c_master_regs:i_regs|prer[5]     ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 4.011      ;
; -3.372 ; i2c_master_regs:i_regs|txr[6]      ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 3.993      ;
; -3.162 ; i2c_master_regs:i_regs|ctr[1]      ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 3.783      ;
; -3.159 ; i2c_master_regs:i_regs|ctr[3]      ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 3.782      ;
; -3.154 ; i2c_master_regs:i_regs|cr[2]       ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.375     ; 3.779      ;
; -3.065 ; i2c_master_regs:i_regs|txr[0]      ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.377     ; 3.688      ;
; -2.859 ; i2c_master_regs:i_regs|ctr[5]      ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.379     ; 3.480      ;
; -0.005 ; Addr[0]                            ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 6.005      ;
; 0.006  ; Addr[1]                            ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.994      ;
; 0.031  ; Addr[2]                            ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.969      ;
; 0.083  ; Addr[0]                            ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.917      ;
; 0.159  ; Addr[1]                            ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.841      ;
; 0.222  ; Addr[0]                            ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.778      ;
; 0.249  ; Addr[1]                            ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.751      ;
; 0.284  ; Addr[1]                            ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.716      ;
; 0.301  ; Addr[0]                            ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.699      ;
; 0.308  ; Addr[1]                            ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.692      ;
; 0.326  ; Addr[1]                            ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.674      ;
; 0.328  ; Addr[0]                            ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.672      ;
; 0.344  ; Addr[0]                            ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.656      ;
; 0.363  ; Addr[0]                            ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.637      ;
; 0.379  ; Addr[1]                            ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.621      ;
; 0.386  ; Addr[0]                            ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.614      ;
; 0.392  ; Addr[1]                            ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.608      ;
; 0.430  ; Addr[2]                            ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.570      ;
; 0.505  ; Addr[2]                            ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.495      ;
; 0.623  ; Addr[2]                            ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.377      ;
; 0.692  ; i2c_master_regs:i_regs|al          ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.215     ; 5.093      ;
; 0.803  ; Addr[2]                            ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.197      ;
; 0.959  ; shiftreg:i_sr|register[5]          ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.215     ; 4.826      ;
; 1.050  ; shiftreg:i_sr|register[7]          ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.732      ;
; 1.120  ; i2c_master_regs:i_regs|rxack       ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.662      ;
; 1.164  ; Addr[2]                            ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.836      ;
; 1.184  ; Addr[2]                            ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.816      ;
; 1.190  ; Addr[2]                            ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.810      ;
; 1.222  ; shiftreg:i_sr|register[6]          ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.560      ;
; 1.310  ; i2c_master_regs:i_regs|irq_flag    ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.213     ; 4.477      ;
; 1.348  ; shiftreg:i_sr|register[0]          ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.434      ;
; 1.416  ; shiftreg:i_sr|register[1]          ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.366      ;
; 1.469  ; i2c_master_regs:i_regs|tip         ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.313      ;
; 1.485  ; shiftreg:i_sr|register[4]          ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.297      ;
; 1.485  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.822      ;
; 1.496  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 3.808      ;
; 1.510  ; i2c_master_bit_ctrl:i_bit|Scl_oen  ; SclPadEn                             ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.217     ; 4.273      ;
; 1.519  ; shiftreg:i_sr|register[3]          ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.263      ;
; 1.519  ; i2c_master_regs:i_regs|cr[5]       ; i2c_master_byte_ctrl:i_byte|state[1] ; clk100MHz    ; clk100MHz   ; 5.000        ; -0.226     ; 3.270      ;
; 1.530  ; i2c_master_bit_ctrl:i_bit|I2C_busy ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.252      ;
; 1.536  ; shiftreg:i_sr|register[2]          ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.218     ; 4.246      ;
; 1.626  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[4]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.681      ;
; 1.626  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[5]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.681      ;
; 1.626  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[7]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.681      ;
; 1.626  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[6]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.681      ;
; 1.656  ; Wr                                 ; i2c_master_regs:i_regs|prer[5]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 3.652      ;
; 1.656  ; Wr                                 ; i2c_master_regs:i_regs|prer[6]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 3.652      ;
; 1.656  ; Wr                                 ; i2c_master_regs:i_regs|prer[1]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 3.652      ;
; 1.656  ; Wr                                 ; i2c_master_regs:i_regs|prer[2]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 3.652      ;
; 1.673  ; i2c_master_regs:i_regs|cr[6]       ; i2c_master_byte_ctrl:i_byte|state[1] ; clk100MHz    ; clk100MHz   ; 5.000        ; -0.226     ; 3.116      ;
; 1.675  ; Addr[1]                            ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 3.629      ;
; 1.679  ; Addr[1]                            ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.628      ;
; 1.740  ; Wr                                 ; i2c_master_regs:i_regs|txr[2]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 3.564      ;
; 1.751  ; Wr                                 ; i2c_master_regs:i_regs|txr[7]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 3.554      ;
; 1.777  ; Addr[1]                            ; i2c_master_regs:i_regs|cr[4]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.530      ;
; 1.777  ; Addr[1]                            ; i2c_master_regs:i_regs|cr[5]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.530      ;
; 1.777  ; Addr[1]                            ; i2c_master_regs:i_regs|cr[7]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.530      ;
; 1.777  ; Addr[1]                            ; i2c_master_regs:i_regs|cr[6]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.530      ;
; 1.789  ; Wr                                 ; i2c_master_regs:i_regs|txr[5]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.518      ;
; 1.789  ; Wr                                 ; i2c_master_regs:i_regs|txr[6]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.518      ;
; 1.789  ; Wr                                 ; i2c_master_regs:i_regs|txr[1]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.518      ;
; 1.836  ; Addr[0]                            ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 3.468      ;
; 1.840  ; Addr[0]                            ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.467      ;
; 1.858  ; Wr                                 ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 3.449      ;
; 1.869  ; Wr                                 ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 3.435      ;
; 1.878  ; Addr[2]                            ; i2c_master_regs:i_regs|cr[0]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 3.427      ;
; 1.882  ; i2c_master_regs:i_regs|cr[7]       ; i2c_master_byte_ctrl:i_byte|state[1] ; clk100MHz    ; clk100MHz   ; 5.000        ; -0.226     ; 2.907      ;
; 1.903  ; Wr                                 ; i2c_master_regs:i_regs|txr[4]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 3.403      ;
+--------+------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk100MHz'                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; i2c_master_regs:i_regs|cr[3]                                        ; i2c_master_regs:i_regs|cr[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_regs:i_regs|al                                           ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_regs:i_regs|irq_flag                                     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.593      ;
; 0.385 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.604      ;
; 0.393 ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.612      ;
; 0.395 ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.614      ;
; 0.403 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.622      ;
; 0.404 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.623      ;
; 0.408 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.627      ;
; 0.410 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.629      ;
; 0.482 ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.701      ;
; 0.488 ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.707      ;
; 0.510 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.729      ;
; 0.516 ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.735      ;
; 0.519 ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.738      ;
; 0.524 ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.743      ;
; 0.537 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.756      ;
; 0.558 ; i2c_bit_timer:i_timer|cnt[5]                                        ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; i2c_bit_timer:i_timer|cnt[7]                                        ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; i2c_bit_timer:i_timer|cnt[3]                                        ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; i2c_bit_timer:i_timer|cnt[6]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.779      ;
; 0.563 ; i2c_bit_timer:i_timer|cnt[1]                                        ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.782      ;
; 0.571 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; i2c_master_regs:i_regs|irq_flag                                     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; i2c_bit_timer:i_timer|cnt[2]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.576 ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.795      ;
; 0.582 ; i2c_bit_timer:i_timer|cnt[0]                                        ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.801      ;
; 0.593 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.812      ;
; 0.599 ; shiftreg:i_sr|register[1]                                           ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.818      ;
; 0.601 ; shiftreg:i_sr|register[6]                                           ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.820      ;
; 0.601 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.820      ;
; 0.602 ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.821      ;
; 0.602 ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.821      ;
; 0.607 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.826      ;
; 0.610 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.829      ;
; 0.611 ; shiftreg:i_sr|register[2]                                           ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.830      ;
; 0.611 ; shiftreg:i_sr|register[3]                                           ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.830      ;
; 0.612 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.831      ;
; 0.636 ; shiftreg:i_sr|register[0]                                           ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.855      ;
; 0.656 ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.875      ;
; 0.658 ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.877      ;
; 0.690 ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.909      ;
; 0.703 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.922      ;
; 0.711 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.930      ;
; 0.713 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.932      ;
; 0.724 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.944      ;
; 0.725 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.945      ;
; 0.726 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.946      ;
; 0.730 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.950      ;
; 0.730 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.950      ;
; 0.731 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.951      ;
; 0.738 ; shiftreg:i_sr|register[7]                                           ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.061      ; 0.956      ;
; 0.738 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.060      ; 0.955      ;
; 0.738 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.066      ; 0.961      ;
; 0.744 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.066      ; 0.967      ;
; 0.747 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.066      ; 0.970      ;
; 0.750 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.970      ;
; 0.751 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.971      ;
; 0.752 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.971      ;
; 0.753 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.063      ; 0.973      ;
; 0.756 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.975      ;
; 0.756 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.975      ;
; 0.760 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.064      ; 0.981      ;
; 0.778 ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 0.997      ;
; 0.810 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.029      ;
; 0.813 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.032      ;
; 0.824 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.064      ; 1.045      ;
; 0.831 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.064      ; 1.052      ;
; 0.832 ; i2c_bit_timer:i_timer|cnt[5]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; i2c_bit_timer:i_timer|cnt[3]                                        ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; i2c_bit_timer:i_timer|cnt[1]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.054      ;
; 0.839 ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.058      ;
; 0.842 ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.061      ;
; 0.848 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; i2c_bit_timer:i_timer|cnt[6]                                        ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; i2c_bit_timer:i_timer|cnt[0]                                        ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.062      ; 1.069      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk100MHz'                                                                                                                   ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.439 ; Rst_n     ; i2c_master_regs:i_regs|cr[0]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.866      ;
; 2.439 ; Rst_n     ; i2c_master_regs:i_regs|cr[3]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.866      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|prer[4]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.837      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|txr[4]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|ctr[4]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|prer[0]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.837      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|txr[0]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|ctr[0]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|prer[3]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.837      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|txr[3]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|ctr[3]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|ctr[7]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.291      ; 2.838      ;
; 2.468 ; Rst_n     ; i2c_master_regs:i_regs|prer[7]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.837      ;
; 2.516 ; Rst_n     ; i2c_master_regs:i_regs|txr[7]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.290      ; 2.789      ;
; 2.519 ; Rst_n     ; i2c_master_regs:i_regs|cr[1]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.788      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|cr[4]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|cr[5]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|txr[5]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|cr[7]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|cr[6]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|txr[6]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.532 ; Rst_n     ; i2c_master_regs:i_regs|txr[1]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.292      ; 2.775      ;
; 2.683 ; Rst_n     ; i2c_master_regs:i_regs|cr[2]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 2.621      ;
; 2.683 ; Rst_n     ; i2c_master_regs:i_regs|txr[2]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.289      ; 2.621      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|prer[5]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|ctr[5]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|prer[6]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|ctr[6]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|ctr[1]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|ctr[2]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|prer[1]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 2.697 ; Rst_n     ; i2c_master_regs:i_regs|prer[2]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.293      ; 2.611      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.178 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.969      ;
; 7.203 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.944      ;
; 7.203 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.944      ;
; 7.203 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.944      ;
; 7.203 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.944      ;
; 7.203 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.944      ;
; 7.203 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.944      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.238 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.132      ; 2.909      ;
; 7.306 ; Rst_n     ; i2c_bit_timer:i_timer|Out                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.837      ;
; 7.306 ; Rst_n     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.837      ;
; 7.306 ; Rst_n     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.837      ;
; 7.353 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.353 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.353 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.353 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.353 ; Rst_n     ; shiftreg:i_sr|register[5]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.353 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.353 ; Rst_n     ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.792      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.354 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.128      ; 2.789      ;
; 7.362 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.783      ;
; 7.362 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.783      ;
; 7.362 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.783      ;
; 7.362 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.783      ;
; 7.362 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.130      ; 2.783      ;
; 7.427 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[0]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; i2c_master_regs:i_regs|tip                                          ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
; 7.427 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 2.133      ; 2.721      ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk100MHz'                                                                                                                    ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.037 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[0]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; i2c_master_regs:i_regs|tip                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.037 ; Rst_n     ; i2c_master_regs:i_regs|rxack                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.218      ; 2.412      ;
; 2.093 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.465      ;
; 2.093 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.465      ;
; 2.093 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.465      ;
; 2.093 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.465      ;
; 2.093 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.465      ;
; 2.132 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.132 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.132 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.132 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.132 ; Rst_n     ; shiftreg:i_sr|register[5]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.132 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.132 ; Rst_n     ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.215      ; 2.504      ;
; 2.142 ; Rst_n     ; i2c_bit_timer:i_timer|Out                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.512      ;
; 2.142 ; Rst_n     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.512      ;
; 2.142 ; Rst_n     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.512      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.150 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.213      ; 2.520      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.245 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.619      ;
; 2.267 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.641      ;
; 2.267 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.641      ;
; 2.267 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.641      ;
; 2.267 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.641      ;
; 2.267 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.641      ;
; 2.267 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.641      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.217      ; 2.654      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|prer[5]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|ctr[5]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|prer[6]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|ctr[6]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|ctr[1]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|ctr[2]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|prer[1]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.788 ; Rst_n     ; i2c_master_regs:i_regs|prer[2]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.324      ;
; 6.799 ; Rst_n     ; i2c_master_regs:i_regs|cr[2]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.375      ; 2.331      ;
; 6.799 ; Rst_n     ; i2c_master_regs:i_regs|txr[2]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.375      ; 2.331      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|cr[4]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|cr[5]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|txr[5]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|cr[7]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|cr[6]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|txr[6]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.915 ; Rst_n     ; i2c_master_regs:i_regs|txr[1]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.379      ; 2.451      ;
; 6.931 ; Rst_n     ; i2c_master_regs:i_regs|cr[1]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.378      ; 2.466      ;
; 6.978 ; Rst_n     ; i2c_master_regs:i_regs|prer[4]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.512      ;
; 6.978 ; Rst_n     ; i2c_master_regs:i_regs|prer[0]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.512      ;
; 6.978 ; Rst_n     ; i2c_master_regs:i_regs|prer[3]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.512      ;
; 6.978 ; Rst_n     ; i2c_master_regs:i_regs|prer[7]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.512      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|txr[4]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|ctr[4]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|txr[0]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|ctr[0]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|txr[3]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|ctr[3]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.980 ; Rst_n     ; i2c_master_regs:i_regs|ctr[7]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.377      ; 2.514      ;
; 6.987 ; Rst_n     ; i2c_master_regs:i_regs|txr[7]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.376      ; 2.520      ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.75 MHz ; 58.75 MHz       ; clk100MHz  ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk100MHz ; -3.511 ; -26.085       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk100MHz ; 0.312 ; 0.000         ;
+-----------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; clk100MHz ; 2.484 ; 0.000             ;
+-----------+-------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-----------+-------+------------------+
; Clock     ; Slack ; End Point TNS    ;
+-----------+-------+------------------+
; clk100MHz ; 2.088 ; 0.000            ;
+-----------+-------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+-------+------------------------------+
; Clock     ; Slack ; End Point TNS                ;
+-----------+-------+------------------------------+
; clk100MHz ; 4.661 ; 0.000                        ;
+-----------+-------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk100MHz'                                                                                                               ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.511 ; i2c_master_regs:i_regs|prer[7]  ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 4.373      ;
; -3.401 ; i2c_master_regs:i_regs|txr[7]   ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.137     ; 4.264      ;
; -3.282 ; i2c_master_regs:i_regs|txr[5]   ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.142      ;
; -3.259 ; i2c_master_regs:i_regs|cr[7]    ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.119      ;
; -3.256 ; i2c_master_regs:i_regs|prer[2]  ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.116      ;
; -3.240 ; i2c_master_regs:i_regs|txr[3]   ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 4.102      ;
; -3.239 ; i2c_master_regs:i_regs|prer[1]  ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.099      ;
; -3.227 ; i2c_master_regs:i_regs|cr[4]    ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.087      ;
; -3.226 ; i2c_master_regs:i_regs|txr[1]   ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.086      ;
; -3.211 ; i2c_master_regs:i_regs|ctr[6]   ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.071      ;
; -3.198 ; i2c_master_regs:i_regs|ctr[2]   ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.058      ;
; -3.162 ; i2c_master_regs:i_regs|cr[5]    ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 4.022      ;
; -3.147 ; i2c_master_regs:i_regs|prer[4]  ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 4.009      ;
; -3.119 ; i2c_master_regs:i_regs|prer[0]  ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.981      ;
; -3.105 ; i2c_master_regs:i_regs|ctr[7]   ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.967      ;
; -3.083 ; i2c_master_regs:i_regs|prer[6]  ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 3.943      ;
; -3.022 ; i2c_master_regs:i_regs|cr[3]    ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.137     ; 3.885      ;
; -3.004 ; i2c_master_regs:i_regs|prer[3]  ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.866      ;
; -2.995 ; i2c_master_regs:i_regs|txr[4]   ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.857      ;
; -2.960 ; i2c_master_regs:i_regs|ctr[4]   ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.822      ;
; -2.939 ; i2c_master_regs:i_regs|ctr[0]   ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.801      ;
; -2.858 ; i2c_master_regs:i_regs|cr[1]    ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.139     ; 3.719      ;
; -2.829 ; i2c_master_regs:i_regs|cr[6]    ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 3.689      ;
; -2.791 ; i2c_master_regs:i_regs|txr[2]   ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.134     ; 3.657      ;
; -2.767 ; i2c_master_regs:i_regs|cr[0]    ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.137     ; 3.630      ;
; -2.717 ; i2c_master_regs:i_regs|prer[5]  ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 3.577      ;
; -2.696 ; i2c_master_regs:i_regs|txr[6]   ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 3.556      ;
; -2.515 ; i2c_master_regs:i_regs|ctr[1]   ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 3.375      ;
; -2.513 ; i2c_master_regs:i_regs|ctr[3]   ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.375      ;
; -2.506 ; i2c_master_regs:i_regs|cr[2]    ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.134     ; 3.372      ;
; -2.407 ; i2c_master_regs:i_regs|txr[0]   ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.138     ; 3.269      ;
; -2.238 ; i2c_master_regs:i_regs|ctr[5]   ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 5.000        ; -2.140     ; 3.098      ;
; 0.566  ; Addr[1]                         ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.434      ;
; 0.568  ; Addr[0]                         ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.432      ;
; 0.615  ; Addr[2]                         ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.385      ;
; 0.683  ; Addr[0]                         ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.317      ;
; 0.721  ; Addr[1]                         ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.279      ;
; 0.782  ; Addr[0]                         ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.218      ;
; 0.817  ; Addr[1]                         ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.183      ;
; 0.838  ; Addr[1]                         ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.162      ;
; 0.854  ; Addr[0]                         ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.146      ;
; 0.868  ; Addr[1]                         ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.132      ;
; 0.896  ; Addr[1]                         ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.104      ;
; 0.909  ; Addr[0]                         ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.091      ;
; 0.921  ; Addr[0]                         ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.079      ;
; 0.934  ; Addr[0]                         ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.066      ;
; 0.954  ; Addr[0]                         ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.046      ;
; 0.955  ; Addr[1]                         ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.045      ;
; 0.975  ; Addr[1]                         ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 5.025      ;
; 1.019  ; Addr[2]                         ; DataOut[4]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.981      ;
; 1.082  ; Addr[2]                         ; DataOut[2]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.918      ;
; 1.183  ; Addr[2]                         ; DataOut[3]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.817      ;
; 1.331  ; Addr[2]                         ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.669      ;
; 1.450  ; i2c_master_regs:i_regs|al       ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.004     ; 4.546      ;
; 1.573  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 3.501      ;
; 1.574  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.064      ; 3.505      ;
; 1.679  ; Addr[2]                         ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.321      ;
; 1.687  ; Addr[2]                         ; DataOut[1]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.313      ;
; 1.687  ; shiftreg:i_sr|register[5]       ; DataOut[5]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.004     ; 4.309      ;
; 1.700  ; Addr[2]                         ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 4.300      ;
; 1.711  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[4]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.369      ;
; 1.711  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[5]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.369      ;
; 1.711  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[7]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.369      ;
; 1.711  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[6]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.369      ;
; 1.772  ; Wr                              ; i2c_master_regs:i_regs|prer[5]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.308      ;
; 1.772  ; Wr                              ; i2c_master_regs:i_regs|prer[6]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.308      ;
; 1.772  ; Wr                              ; i2c_master_regs:i_regs|prer[1]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.308      ;
; 1.772  ; Wr                              ; i2c_master_regs:i_regs|prer[2]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.308      ;
; 1.776  ; Addr[1]                         ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 3.298      ;
; 1.779  ; Addr[1]                         ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.064      ; 3.300      ;
; 1.787  ; shiftreg:i_sr|register[7]       ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.006     ; 4.207      ;
; 1.838  ; i2c_master_regs:i_regs|rxack    ; DataOut[7]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.006     ; 4.156      ;
; 1.846  ; Wr                              ; i2c_master_regs:i_regs|txr[2]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 3.228      ;
; 1.857  ; Wr                              ; i2c_master_regs:i_regs|txr[7]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.062      ; 3.220      ;
; 1.879  ; Addr[1]                         ; i2c_master_regs:i_regs|cr[4]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.201      ;
; 1.879  ; Addr[1]                         ; i2c_master_regs:i_regs|cr[5]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.201      ;
; 1.879  ; Addr[1]                         ; i2c_master_regs:i_regs|cr[7]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.201      ;
; 1.879  ; Addr[1]                         ; i2c_master_regs:i_regs|cr[6]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.201      ;
; 1.885  ; Wr                              ; i2c_master_regs:i_regs|txr[5]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.195      ;
; 1.885  ; Wr                              ; i2c_master_regs:i_regs|txr[6]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.195      ;
; 1.885  ; Wr                              ; i2c_master_regs:i_regs|txr[1]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.195      ;
; 1.907  ; i2c_master_regs:i_regs|cr[5]    ; i2c_master_byte_ctrl:i_byte|state[1] ; clk100MHz    ; clk100MHz   ; 5.000        ; -0.191     ; 2.917      ;
; 1.929  ; Addr[0]                         ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 3.145      ;
; 1.932  ; Addr[0]                         ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.064      ; 3.147      ;
; 1.933  ; Wr                              ; i2c_master_regs:i_regs|cr[2]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 3.141      ;
; 1.934  ; Wr                              ; i2c_master_regs:i_regs|cr[1]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.064      ; 3.145      ;
; 1.943  ; Addr[2]                         ; i2c_master_regs:i_regs|cr[0]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.062      ; 3.134      ;
; 1.955  ; shiftreg:i_sr|register[6]       ; DataOut[6]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.006     ; 4.039      ;
; 1.992  ; Wr                              ; i2c_master_regs:i_regs|txr[4]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 3.086      ;
; 1.992  ; Wr                              ; i2c_master_regs:i_regs|txr[0]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 3.086      ;
; 1.992  ; Wr                              ; i2c_master_regs:i_regs|txr[3]        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 3.086      ;
; 2.028  ; Addr[2]                         ; i2c_master_regs:i_regs|prer[5]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.052      ;
; 2.028  ; Addr[2]                         ; i2c_master_regs:i_regs|prer[6]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.052      ;
; 2.028  ; Addr[2]                         ; i2c_master_regs:i_regs|prer[1]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.052      ;
; 2.028  ; Addr[2]                         ; i2c_master_regs:i_regs|prer[2]       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.052      ;
; 2.032  ; Addr[0]                         ; i2c_master_regs:i_regs|cr[4]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.048      ;
; 2.032  ; Addr[0]                         ; i2c_master_regs:i_regs|cr[5]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.048      ;
; 2.032  ; Addr[0]                         ; i2c_master_regs:i_regs|cr[7]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.048      ;
; 2.032  ; Addr[0]                         ; i2c_master_regs:i_regs|cr[6]         ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 3.048      ;
; 2.042  ; i2c_master_regs:i_regs|irq_flag ; DataOut[0]                           ; clk100MHz    ; clk100MHz   ; 10.000       ; -2.002     ; 3.956      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk100MHz'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_regs:i_regs|al                                           ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_regs:i_regs|irq_flag                                     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master_regs:i_regs|cr[3]                                        ; i2c_master_regs:i_regs|cr[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.519      ;
; 0.338 ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.538      ;
; 0.342 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.541      ;
; 0.350 ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.549      ;
; 0.359 ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.558      ;
; 0.359 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.558      ;
; 0.359 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.558      ;
; 0.359 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.558      ;
; 0.360 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.559      ;
; 0.369 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.568      ;
; 0.371 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.570      ;
; 0.427 ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.626      ;
; 0.440 ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.639      ;
; 0.461 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.660      ;
; 0.466 ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.665      ;
; 0.468 ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.667      ;
; 0.472 ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.671      ;
; 0.474 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.673      ;
; 0.501 ; i2c_bit_timer:i_timer|cnt[3]                                        ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; i2c_bit_timer:i_timer|cnt[5]                                        ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; i2c_bit_timer:i_timer|cnt[7]                                        ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; i2c_bit_timer:i_timer|cnt[6]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; i2c_bit_timer:i_timer|cnt[1]                                        ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.704      ;
; 0.514 ; i2c_master_regs:i_regs|irq_flag                                     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; i2c_bit_timer:i_timer|cnt[2]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.520 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; i2c_bit_timer:i_timer|cnt[0]                                        ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.722      ;
; 0.533 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.732      ;
; 0.539 ; shiftreg:i_sr|register[1]                                           ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.738      ;
; 0.539 ; shiftreg:i_sr|register[6]                                           ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.738      ;
; 0.540 ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.739      ;
; 0.542 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.741      ;
; 0.543 ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.742      ;
; 0.546 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.745      ;
; 0.547 ; shiftreg:i_sr|register[2]                                           ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.746      ;
; 0.549 ; shiftreg:i_sr|register[3]                                           ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.748      ;
; 0.549 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.748      ;
; 0.565 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.764      ;
; 0.584 ; shiftreg:i_sr|register[0]                                           ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.783      ;
; 0.584 ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.783      ;
; 0.602 ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.801      ;
; 0.625 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.824      ;
; 0.631 ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.830      ;
; 0.631 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.830      ;
; 0.644 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.843      ;
; 0.662 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.861      ;
; 0.663 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.862      ;
; 0.664 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.863      ;
; 0.665 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.864      ;
; 0.668 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.867      ;
; 0.668 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.867      ;
; 0.668 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.867      ;
; 0.675 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 0.873      ;
; 0.675 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.059      ; 0.878      ;
; 0.677 ; shiftreg:i_sr|register[7]                                           ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.876      ;
; 0.681 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.059      ; 0.884      ;
; 0.687 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.887      ;
; 0.688 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.888      ;
; 0.690 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.059      ; 0.893      ;
; 0.691 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.890      ;
; 0.691 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.890      ;
; 0.694 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.056      ; 0.894      ;
; 0.698 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.057      ; 0.899      ;
; 0.710 ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.054      ; 0.908      ;
; 0.736 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.935      ;
; 0.742 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.941      ;
; 0.744 ; i2c_bit_timer:i_timer|cnt[5]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; i2c_bit_timer:i_timer|cnt[3]                                        ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.943      ;
; 0.747 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.057      ; 0.948      ;
; 0.748 ; i2c_bit_timer:i_timer|cnt[1]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.947      ;
; 0.753 ; i2c_bit_timer:i_timer|cnt[6]                                        ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; i2c_bit_timer:i_timer|cnt[0]                                        ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.954      ;
; 0.760 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.057      ; 0.961      ;
; 0.761 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; i2c_bit_timer:i_timer|cnt[0]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.961      ;
; 0.765 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; i2c_bit_timer:i_timer|cnt[2]                                        ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.055      ; 0.965      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk100MHz'                                                                                                                    ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.484 ; Rst_n     ; i2c_master_regs:i_regs|cr[0]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.062      ; 2.593      ;
; 2.484 ; Rst_n     ; i2c_master_regs:i_regs|cr[3]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.062      ; 2.593      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|txr[4]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|ctr[4]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|txr[0]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|ctr[0]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|txr[3]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|ctr[3]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.505 ; Rst_n     ; i2c_master_regs:i_regs|ctr[7]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.573      ;
; 2.506 ; Rst_n     ; i2c_master_regs:i_regs|prer[4]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.572      ;
; 2.506 ; Rst_n     ; i2c_master_regs:i_regs|prer[0]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.572      ;
; 2.506 ; Rst_n     ; i2c_master_regs:i_regs|prer[3]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.572      ;
; 2.506 ; Rst_n     ; i2c_master_regs:i_regs|prer[7]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.063      ; 2.572      ;
; 2.553 ; Rst_n     ; i2c_master_regs:i_regs|txr[7]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.062      ; 2.524      ;
; 2.569 ; Rst_n     ; i2c_master_regs:i_regs|cr[1]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.064      ; 2.510      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|cr[4]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|cr[5]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|txr[5]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|cr[7]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|cr[6]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|txr[6]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.584 ; Rst_n     ; i2c_master_regs:i_regs|txr[1]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.496      ;
; 2.686 ; Rst_n     ; i2c_master_regs:i_regs|cr[2]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 2.388      ;
; 2.686 ; Rst_n     ; i2c_master_regs:i_regs|txr[2]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.059      ; 2.388      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|prer[5]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|ctr[5]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|prer[6]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|ctr[6]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|ctr[1]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|ctr[2]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|prer[1]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 2.715 ; Rst_n     ; i2c_master_regs:i_regs|prer[2]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 2.065      ; 2.365      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.273 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.673      ;
; 7.300 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.646      ;
; 7.300 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.646      ;
; 7.300 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.646      ;
; 7.300 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.646      ;
; 7.300 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.646      ;
; 7.300 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.646      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.328 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.930      ; 2.617      ;
; 7.370 ; Rst_n     ; i2c_bit_timer:i_timer|Out                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.572      ;
; 7.370 ; Rst_n     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.572      ;
; 7.370 ; Rst_n     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.572      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.418 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.927      ; 2.524      ;
; 7.419 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.419 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.419 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.419 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.419 ; Rst_n     ; shiftreg:i_sr|register[5]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.419 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.419 ; Rst_n     ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.525      ;
; 7.439 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.505      ;
; 7.439 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.505      ;
; 7.439 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.505      ;
; 7.439 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.505      ;
; 7.439 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.929      ; 2.505      ;
; 7.497 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[0]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; i2c_master_regs:i_regs|tip                                          ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
; 7.497 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.931      ; 2.449      ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk100MHz'                                                                                                                     ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.088 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[0]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; i2c_master_regs:i_regs|tip                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.088 ; Rst_n     ; i2c_master_regs:i_regs|rxack                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.238      ;
; 2.139 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.287      ;
; 2.139 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.287      ;
; 2.139 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.287      ;
; 2.139 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.287      ;
; 2.139 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.287      ;
; 2.180 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.180 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.180 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.180 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.180 ; Rst_n     ; shiftreg:i_sr|register[5]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.180 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.180 ; Rst_n     ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.004      ; 2.328      ;
; 2.183 ; Rst_n     ; i2c_bit_timer:i_timer|Out                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.329      ;
; 2.183 ; Rst_n     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.329      ;
; 2.183 ; Rst_n     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.329      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.194 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.002      ; 2.340      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.280 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.005      ; 2.429      ;
; 2.301 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.451      ;
; 2.301 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.451      ;
; 2.301 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.451      ;
; 2.301 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.451      ;
; 2.301 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.451      ;
; 2.301 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.451      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 2.315 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 2.006      ; 2.465      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|prer[5]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|ctr[5]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|prer[6]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|ctr[6]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|ctr[1]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|ctr[2]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|prer[1]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.879 ; Rst_n     ; i2c_master_regs:i_regs|prer[2]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.163      ;
; 6.888 ; Rst_n     ; i2c_master_regs:i_regs|cr[2]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.134      ; 2.166      ;
; 6.888 ; Rst_n     ; i2c_master_regs:i_regs|txr[2]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.134      ; 2.166      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|cr[4]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|cr[5]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|txr[5]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|cr[7]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|cr[6]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|txr[6]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 6.994 ; Rst_n     ; i2c_master_regs:i_regs|txr[1]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.140      ; 2.278      ;
; 7.005 ; Rst_n     ; i2c_master_regs:i_regs|cr[1]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.139      ; 2.288      ;
; 7.047 ; Rst_n     ; i2c_master_regs:i_regs|prer[4]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.329      ;
; 7.047 ; Rst_n     ; i2c_master_regs:i_regs|prer[0]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.329      ;
; 7.047 ; Rst_n     ; i2c_master_regs:i_regs|prer[3]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.329      ;
; 7.047 ; Rst_n     ; i2c_master_regs:i_regs|prer[7]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.329      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|txr[4]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|ctr[4]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|txr[0]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|ctr[0]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|txr[3]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|ctr[3]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.056 ; Rst_n     ; i2c_master_regs:i_regs|ctr[7]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.138      ; 2.338      ;
; 7.059 ; Rst_n     ; i2c_master_regs:i_regs|txr[7]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 2.137      ; 2.340      ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk100MHz ; -1.581 ; -11.204       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk100MHz ; 0.185 ; 0.000         ;
+-----------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-----------+-------+-------------------+
; Clock     ; Slack ; End Point TNS     ;
+-----------+-------+-------------------+
; clk100MHz ; 2.649 ; 0.000             ;
+-----------+-------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-----------+-------+------------------+
; Clock     ; Slack ; End Point TNS    ;
+-----------+-------+------------------+
; clk100MHz ; 1.938 ; 0.000            ;
+-----------+-------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+-------+------------------------------+
; Clock     ; Slack ; End Point TNS                ;
+-----------+-------+------------------------------+
; clk100MHz ; 4.401 ; 0.000                        ;
+-----------+-------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk100MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.581 ; i2c_master_regs:i_regs|prer[7] ; DataOut[7]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.936      ;
; -1.524 ; i2c_master_regs:i_regs|txr[7]  ; DataOut[7]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.879      ;
; -1.442 ; i2c_master_regs:i_regs|cr[7]   ; DataOut[7]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.795      ;
; -1.425 ; i2c_master_regs:i_regs|cr[4]   ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.778      ;
; -1.402 ; i2c_master_regs:i_regs|prer[2] ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.755      ;
; -1.401 ; i2c_master_regs:i_regs|txr[5]  ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.754      ;
; -1.374 ; i2c_master_regs:i_regs|txr[3]  ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.729      ;
; -1.368 ; i2c_master_regs:i_regs|ctr[6]  ; DataOut[6]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.721      ;
; -1.367 ; i2c_master_regs:i_regs|ctr[2]  ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.720      ;
; -1.362 ; i2c_master_regs:i_regs|txr[1]  ; DataOut[1]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.715      ;
; -1.356 ; i2c_master_regs:i_regs|prer[1] ; DataOut[1]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.709      ;
; -1.344 ; i2c_master_regs:i_regs|ctr[7]  ; DataOut[7]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.699      ;
; -1.342 ; i2c_master_regs:i_regs|prer[4] ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.697      ;
; -1.320 ; i2c_master_regs:i_regs|cr[5]   ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.673      ;
; -1.295 ; i2c_master_regs:i_regs|prer[6] ; DataOut[6]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.648      ;
; -1.291 ; i2c_master_regs:i_regs|prer[0] ; DataOut[0]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.646      ;
; -1.284 ; i2c_master_regs:i_regs|cr[3]   ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.639      ;
; -1.253 ; i2c_master_regs:i_regs|txr[4]  ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.608      ;
; -1.227 ; i2c_master_regs:i_regs|prer[3] ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.582      ;
; -1.221 ; i2c_master_regs:i_regs|ctr[4]  ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.576      ;
; -1.176 ; i2c_master_regs:i_regs|ctr[0]  ; DataOut[0]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.531      ;
; -1.156 ; i2c_master_regs:i_regs|cr[1]   ; DataOut[1]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.646     ; 2.510      ;
; -1.150 ; i2c_master_regs:i_regs|cr[6]   ; DataOut[6]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.503      ;
; -1.120 ; i2c_master_regs:i_regs|txr[2]  ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.643     ; 2.477      ;
; -1.087 ; i2c_master_regs:i_regs|cr[0]   ; DataOut[0]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.442      ;
; -1.055 ; i2c_master_regs:i_regs|txr[6]  ; DataOut[6]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.408      ;
; -1.035 ; i2c_master_regs:i_regs|prer[5] ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.388      ;
; -0.926 ; i2c_master_regs:i_regs|ctr[1]  ; DataOut[1]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.279      ;
; -0.924 ; i2c_master_regs:i_regs|ctr[3]  ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.279      ;
; -0.918 ; i2c_master_regs:i_regs|cr[2]   ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.643     ; 2.275      ;
; -0.849 ; i2c_master_regs:i_regs|txr[0]  ; DataOut[0]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.645     ; 2.204      ;
; -0.756 ; i2c_master_regs:i_regs|ctr[5]  ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 5.000        ; -1.647     ; 2.109      ;
; 2.207  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[1]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.593      ; 2.393      ;
; 2.215  ; Addr[0]                        ; DataOut[7]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.785      ;
; 2.215  ; Addr[1]                        ; DataOut[7]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.785      ;
; 2.216  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[2]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 2.381      ;
; 2.226  ; Addr[2]                        ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.774      ;
; 2.252  ; Addr[0]                        ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.748      ;
; 2.252  ; Wr                             ; i2c_master_regs:i_regs|prer[5] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.349      ;
; 2.252  ; Wr                             ; i2c_master_regs:i_regs|prer[6] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.349      ;
; 2.252  ; Wr                             ; i2c_master_regs:i_regs|prer[1] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.349      ;
; 2.252  ; Wr                             ; i2c_master_regs:i_regs|prer[2] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.349      ;
; 2.287  ; Wr                             ; i2c_master_regs:i_regs|txr[2]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 2.310      ;
; 2.293  ; Addr[1]                        ; i2c_master_regs:i_regs|cr[1]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.593      ; 2.307      ;
; 2.293  ; Addr[1]                        ; i2c_master_regs:i_regs|cr[2]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 2.304      ;
; 2.297  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[4]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.304      ;
; 2.297  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[5]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.304      ;
; 2.297  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[7]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.304      ;
; 2.297  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[6]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.304      ;
; 2.301  ; Addr[1]                        ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.699      ;
; 2.308  ; Wr                             ; i2c_master_regs:i_regs|txr[7]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.291      ;
; 2.323  ; Wr                             ; i2c_master_regs:i_regs|txr[5]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.278      ;
; 2.323  ; Wr                             ; i2c_master_regs:i_regs|txr[6]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.278      ;
; 2.323  ; Wr                             ; i2c_master_regs:i_regs|txr[1]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.278      ;
; 2.335  ; Addr[0]                        ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.665      ;
; 2.381  ; Addr[1]                        ; i2c_master_regs:i_regs|cr[4]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.220      ;
; 2.381  ; Addr[1]                        ; i2c_master_regs:i_regs|cr[5]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.220      ;
; 2.381  ; Addr[1]                        ; i2c_master_regs:i_regs|cr[7]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.220      ;
; 2.381  ; Addr[1]                        ; i2c_master_regs:i_regs|cr[6]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.220      ;
; 2.393  ; Addr[1]                        ; DataOut[5]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.607      ;
; 2.396  ; Addr[0]                        ; i2c_master_regs:i_regs|cr[1]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.593      ; 2.204      ;
; 2.396  ; Addr[0]                        ; i2c_master_regs:i_regs|cr[2]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 2.201      ;
; 2.398  ; Wr                             ; i2c_master_regs:i_regs|txr[4]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.201      ;
; 2.398  ; Wr                             ; i2c_master_regs:i_regs|txr[0]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.201      ;
; 2.398  ; Wr                             ; i2c_master_regs:i_regs|txr[3]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.201      ;
; 2.400  ; Wr                             ; i2c_master_regs:i_regs|cr[1]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.593      ; 2.200      ;
; 2.406  ; Addr[1]                        ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.594      ;
; 2.409  ; Addr[1]                        ; DataOut[6]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.591      ;
; 2.409  ; Wr                             ; i2c_master_regs:i_regs|cr[2]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 2.188      ;
; 2.410  ; Addr[0]                        ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.590      ;
; 2.414  ; Addr[2]                        ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.586      ;
; 2.420  ; Addr[2]                        ; i2c_master_regs:i_regs|cr[0]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.179      ;
; 2.422  ; Addr[1]                        ; DataOut[1]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.578      ;
; 2.424  ; Addr[0]                        ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.576      ;
; 2.436  ; Addr[1]                        ; DataOut[4]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.564      ;
; 2.440  ; Addr[0]                        ; DataOut[6]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.560      ;
; 2.445  ; Addr[0]                        ; DataOut[1]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.555      ;
; 2.454  ; Addr[2]                        ; DataOut[2]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.546      ;
; 2.466  ; Wr                             ; i2c_master_regs:i_regs|ctr[5]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.135      ;
; 2.466  ; Wr                             ; i2c_master_regs:i_regs|ctr[6]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.135      ;
; 2.466  ; Wr                             ; i2c_master_regs:i_regs|ctr[1]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.135      ;
; 2.466  ; Wr                             ; i2c_master_regs:i_regs|ctr[2]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.135      ;
; 2.470  ; Addr[2]                        ; i2c_master_regs:i_regs|prer[5] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.131      ;
; 2.470  ; Addr[2]                        ; i2c_master_regs:i_regs|prer[6] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.131      ;
; 2.470  ; Addr[2]                        ; i2c_master_regs:i_regs|prer[1] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.131      ;
; 2.470  ; Addr[2]                        ; i2c_master_regs:i_regs|prer[2] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.131      ;
; 2.472  ; Addr[0]                        ; DataOut[0]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.528      ;
; 2.480  ; Addr[1]                        ; DataOut[0]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.520      ;
; 2.484  ; Addr[0]                        ; i2c_master_regs:i_regs|cr[4]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.117      ;
; 2.484  ; Addr[0]                        ; i2c_master_regs:i_regs|cr[5]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.117      ;
; 2.484  ; Addr[0]                        ; i2c_master_regs:i_regs|cr[7]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.117      ;
; 2.484  ; Addr[0]                        ; i2c_master_regs:i_regs|cr[6]   ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 2.117      ;
; 2.521  ; Addr[2]                        ; i2c_master_regs:i_regs|txr[2]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 2.076      ;
; 2.524  ; Addr[2]                        ; DataOut[3]                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 0.000      ; 3.476      ;
; 2.526  ; Wr                             ; i2c_master_regs:i_regs|prer[4] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.073      ;
; 2.526  ; Wr                             ; i2c_master_regs:i_regs|prer[0] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.073      ;
; 2.526  ; Wr                             ; i2c_master_regs:i_regs|prer[3] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.073      ;
; 2.526  ; Wr                             ; i2c_master_regs:i_regs|prer[7] ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.073      ;
; 2.529  ; Wr                             ; i2c_master_regs:i_regs|ctr[4]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.070      ;
; 2.529  ; Wr                             ; i2c_master_regs:i_regs|ctr[0]  ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 2.070      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk100MHz'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; i2c_master_regs:i_regs|cr[3]                                        ; i2c_master_regs:i_regs|cr[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_regs:i_regs|al                                           ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_regs:i_regs|irq_flag                                     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.322      ;
; 0.206 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.328      ;
; 0.208 ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.328      ;
; 0.215 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.337      ;
; 0.216 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.337      ;
; 0.256 ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.376      ;
; 0.258 ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.378      ;
; 0.267 ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.270 ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.393      ;
; 0.290 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.410      ;
; 0.298 ; i2c_bit_timer:i_timer|cnt[7]                                        ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; i2c_bit_timer:i_timer|cnt[5]                                        ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; i2c_bit_timer:i_timer|cnt[6]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; i2c_bit_timer:i_timer|cnt[4]                                        ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; i2c_bit_timer:i_timer|cnt[3]                                        ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; i2c_bit_timer:i_timer|cnt[1]                                        ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; i2c_master_regs:i_regs|irq_flag                                     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; i2c_bit_timer:i_timer|cnt[2]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; i2c_bit_timer:i_timer|cnt[0]                                        ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.436      ;
; 0.320 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; shiftreg:i_sr|register[1]                                           ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; shiftreg:i_sr|register[6]                                           ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.442      ;
; 0.323 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.447      ;
; 0.328 ; shiftreg:i_sr|register[3]                                           ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.448      ;
; 0.329 ; shiftreg:i_sr|register[2]                                           ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.449      ;
; 0.332 ; shiftreg:i_sr|register[0]                                           ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.452      ;
; 0.337 ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.457      ;
; 0.351 ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.361 ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.481      ;
; 0.373 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.494      ;
; 0.379 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.499      ;
; 0.379 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.499      ;
; 0.379 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.499      ;
; 0.381 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.501      ;
; 0.382 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.502      ;
; 0.383 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.503      ;
; 0.383 ; shiftreg:i_sr|register[7]                                           ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.503      ;
; 0.383 ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.503      ;
; 0.386 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.506      ;
; 0.387 ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.035      ; 0.506      ;
; 0.391 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.040      ; 0.515      ;
; 0.393 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.515      ;
; 0.395 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.515      ;
; 0.395 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.516      ;
; 0.396 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.516      ;
; 0.396 ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.516      ;
; 0.396 ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.517      ;
; 0.396 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.040      ; 0.520      ;
; 0.397 ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; i2c_bit_timer:i_timer|Out                                           ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.040      ; 0.522      ;
; 0.408 ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.528      ;
; 0.433 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.555      ;
; 0.434 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.556      ;
; 0.434 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.554      ;
; 0.436 ; i2c_master_byte_ctrl:i_byte|state[0]                                ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.556      ;
; 0.437 ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.557      ;
; 0.440 ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.446 ; i2c_bit_timer:i_timer|cnt[5]                                        ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; i2c_bit_timer:i_timer|cnt[3]                                        ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.567      ;
; 0.449 ; i2c_bit_timer:i_timer|cnt[1]                                        ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; i2c_master_byte_ctrl:i_byte|state[2]                                ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 0.038      ; 0.577      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk100MHz'                                                                                                                    ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.649 ; Rst_n     ; i2c_master_regs:i_regs|cr[0]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.950      ;
; 2.649 ; Rst_n     ; i2c_master_regs:i_regs|cr[3]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.950      ;
; 2.679 ; Rst_n     ; i2c_master_regs:i_regs|prer[4]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.920      ;
; 2.679 ; Rst_n     ; i2c_master_regs:i_regs|prer[0]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.920      ;
; 2.679 ; Rst_n     ; i2c_master_regs:i_regs|prer[3]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.920      ;
; 2.679 ; Rst_n     ; i2c_master_regs:i_regs|prer[7]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.920      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|txr[4]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|ctr[4]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|txr[0]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|ctr[0]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|txr[3]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|ctr[3]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.680 ; Rst_n     ; i2c_master_regs:i_regs|ctr[7]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.919      ;
; 2.694 ; Rst_n     ; i2c_master_regs:i_regs|txr[7]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.592      ; 1.905      ;
; 2.731 ; Rst_n     ; i2c_master_regs:i_regs|cr[1]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.593      ; 1.869      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|cr[4]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|cr[5]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|txr[5]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|cr[7]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|cr[6]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|txr[6]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.746 ; Rst_n     ; i2c_master_regs:i_regs|txr[1]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.855      ;
; 2.791 ; Rst_n     ; i2c_master_regs:i_regs|cr[2]                                        ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 1.806      ;
; 2.791 ; Rst_n     ; i2c_master_regs:i_regs|txr[2]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.590      ; 1.806      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|prer[5]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|ctr[5]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|prer[6]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|ctr[6]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|ctr[1]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|ctr[2]                                       ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|prer[1]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 2.806 ; Rst_n     ; i2c_master_regs:i_regs|prer[2]                                      ; clk100MHz    ; clk100MHz   ; 5.000        ; 1.594      ; 1.795      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.224 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.990      ;
; 7.255 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.959      ;
; 7.255 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.959      ;
; 7.255 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.959      ;
; 7.255 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.959      ;
; 7.255 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.959      ;
; 7.255 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.959      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.271 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.206      ; 1.942      ;
; 7.290 ; Rst_n     ; i2c_bit_timer:i_timer|Out                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.920      ;
; 7.290 ; Rst_n     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.920      ;
; 7.290 ; Rst_n     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.920      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.305 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.203      ; 1.905      ;
; 7.312 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.312 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.312 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.312 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.312 ; Rst_n     ; shiftreg:i_sr|register[5]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.312 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.312 ; Rst_n     ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.900      ;
; 7.345 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.867      ;
; 7.345 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.867      ;
; 7.345 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.867      ;
; 7.345 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.867      ;
; 7.345 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.205      ; 1.867      ;
; 7.388 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[0]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; i2c_master_regs:i_regs|tip                                          ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
; 7.388 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 10.000       ; 1.207      ; 1.826      ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk100MHz'                                                                                                                     ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.938 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sto_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[0]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[1]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[2]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[3]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[4]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[6]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; shiftreg:i_sr|register[7]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; i2c_master_regs:i_regs|tip                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sta_condition                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_busy                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.938 ; Rst_n     ; i2c_master_regs:i_regs|rxack                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.280      ;
; 1.965 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[3]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.305      ;
; 1.965 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[2]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.305      ;
; 1.965 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|I2C_done                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.305      ;
; 1.965 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[2]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.305      ;
; 1.965 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_shift_en                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.305      ;
; 2.012 ; Rst_n     ; i2c_bit_timer:i_timer|Out                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.350      ;
; 2.012 ; Rst_n     ; i2c_master_regs:i_regs|irq_flag                                     ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.350      ;
; 2.012 ; Rst_n     ; i2c_master_regs:i_regs|Int                                          ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.350      ;
; 2.013 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[1]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.013 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[0]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.013 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|state[0]                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.013 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_cmd[1]                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.013 ; Rst_n     ; shiftreg:i_sr|register[5]                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.013 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Rx_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.013 ; Rst_n     ; i2c_master_regs:i_regs|al                                           ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.256      ; 1.353      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[0]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[1]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[2]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[3]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[4]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[5]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[6]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.023 ; Rst_n     ; i2c_bit_timer:i_timer|cnt[7]                                        ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.254      ; 1.361      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSDA                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dSCL                                      ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|loadCounter                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[0] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[1] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|i2c_byte_state_timer:state_timer|Cnt[2] ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|dScl_oen                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|slave_wait                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|sda_chk                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Rxd                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Sda_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.046 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|I2C_al                                    ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.388      ;
; 2.054 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|en_ack                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.396      ;
; 2.054 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.IDLE                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.396      ;
; 2.054 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Ack                                       ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.396      ;
; 2.054 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|Scl_oen                                   ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.396      ;
; 2.054 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|Bit_txd                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.396      ;
; 2.054 ; Rst_n     ; i2c_master_byte_ctrl:i_byte|SR_load                                 ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.396      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_B                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_C                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_D                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_E                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.START_F                             ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_B                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_C                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.STOP_D                              ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.WR_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_B                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_C                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|state.RD_D                                ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 2.087 ; Rst_n     ; i2c_master_bit_ctrl:i_bit|cmd_stop                                  ; clk100MHz    ; clk100MHz   ; 0.000        ; 1.258      ; 1.429      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|prer[5]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|ctr[5]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|prer[6]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|ctr[6]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|ctr[1]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|ctr[2]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|prer[1]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.528 ; Rst_n     ; i2c_master_regs:i_regs|prer[2]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.259      ;
; 6.542 ; Rst_n     ; i2c_master_regs:i_regs|cr[2]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.643      ; 1.269      ;
; 6.542 ; Rst_n     ; i2c_master_regs:i_regs|txr[2]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.643      ; 1.269      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|cr[4]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|cr[5]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|txr[5]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|cr[7]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|cr[6]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|txr[6]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.566 ; Rst_n     ; i2c_master_regs:i_regs|txr[1]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.647      ; 1.297      ;
; 6.576 ; Rst_n     ; i2c_master_regs:i_regs|cr[1]                                        ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.646      ; 1.306      ;
; 6.621 ; Rst_n     ; i2c_master_regs:i_regs|prer[4]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.350      ;
; 6.621 ; Rst_n     ; i2c_master_regs:i_regs|prer[0]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.350      ;
; 6.621 ; Rst_n     ; i2c_master_regs:i_regs|prer[3]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.350      ;
; 6.621 ; Rst_n     ; i2c_master_regs:i_regs|prer[7]                                      ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.350      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|txr[4]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|ctr[4]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|txr[0]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|ctr[0]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|txr[3]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|ctr[3]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.624 ; Rst_n     ; i2c_master_regs:i_regs|ctr[7]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.353      ;
; 6.632 ; Rst_n     ; i2c_master_regs:i_regs|txr[7]                                       ; clk100MHz    ; clk100MHz   ; -5.000       ; 1.645      ; 1.361      ;
+-------+-----------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.277  ; 0.185 ; 2.439    ; 1.938   ; 4.401               ;
;  clk100MHz       ; -4.277  ; 0.185 ; 2.439    ; 1.938   ; 4.401               ;
; Design-wide TNS  ; -32.052 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk100MHz       ; -32.052 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DataOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Int           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SclPadOut     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SclPadEn      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SdaPadOut     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SdaPadEn      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Addr[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Wr                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataIn[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SdaPadIn                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SclPadIn                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Int           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SclPadOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SclPadEn      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SdaPadOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SdaPadEn      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Int           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SclPadOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SclPadEn      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SdaPadOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SdaPadEn      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Int           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SclPadOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SclPadEn      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SdaPadOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SdaPadEn      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 583      ; 114      ; 175      ; 9        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 583      ; 114      ; 175      ; 9        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 70       ; 0        ; 32       ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk100MHz  ; clk100MHz ; 70       ; 0        ; 32       ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-----------------------------------------+
; Clock Status Summary                    ;
+--------+-----------+------+-------------+
; Target ; Clock     ; Type ; Status      ;
+--------+-----------+------+-------------+
; Clk    ; clk100MHz ; Base ; Constrained ;
+--------+-----------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Apr 29 22:45:36 2024
Info: Command: quartus_sta i2c_master_top -c i2c_master_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../sdc/i2c_master_byte_ctrl.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Rise) (setup and hold)
    Critical Warning (332169): From clk100MHz (Fall) to clk100MHz (Rise) (setup and hold)
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Fall) (setup and hold)
    Critical Warning (332169): From clk100MHz (Fall) to clk100MHz (Fall) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.277             -32.052 clk100MHz 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk100MHz 
Info (332146): Worst-case recovery slack is 2.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.439               0.000 clk100MHz 
Info (332146): Worst-case removal slack is 2.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.037               0.000 clk100MHz 
Info (332146): Worst-case minimum pulse width slack is 4.633
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.633               0.000 clk100MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Rise) (setup and hold)
    Critical Warning (332169): From clk100MHz (Fall) to clk100MHz (Rise) (setup and hold)
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Fall) (setup and hold)
    Critical Warning (332169): From clk100MHz (Fall) to clk100MHz (Fall) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.511             -26.085 clk100MHz 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk100MHz 
Info (332146): Worst-case recovery slack is 2.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.484               0.000 clk100MHz 
Info (332146): Worst-case removal slack is 2.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.088               0.000 clk100MHz 
Info (332146): Worst-case minimum pulse width slack is 4.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.661               0.000 clk100MHz 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Rise) (setup and hold)
    Critical Warning (332169): From clk100MHz (Fall) to clk100MHz (Rise) (setup and hold)
    Critical Warning (332169): From clk100MHz (Rise) to clk100MHz (Fall) (setup and hold)
    Critical Warning (332169): From clk100MHz (Fall) to clk100MHz (Fall) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.581             -11.204 clk100MHz 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk100MHz 
Info (332146): Worst-case recovery slack is 2.649
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.649               0.000 clk100MHz 
Info (332146): Worst-case removal slack is 1.938
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.938               0.000 clk100MHz 
Info (332146): Worst-case minimum pulse width slack is 4.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.401               0.000 clk100MHz 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 4859 megabytes
    Info: Processing ended: Mon Apr 29 22:45:38 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


