<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1759844130">
  <File Type="REPORTS-TCL" Name="alu_display_top_reports.tcl"/>
  <File Type="RDS-UTIL" Name="alu_display_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="alu_display_top_utilization_synth.pb"/>
  <File Type="PA-TCL" Name="alu_display_top.tcl"/>
  <File Type="RDS-RDS" Name="alu_display_top.vds"/>
  <File Type="RDS-DCP" Name="alu_display_top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Lab_12_Shift_Register_Display_0_PYNQ_Z2/Hex_to_7Seg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../C1.2503.E1/Lab_12_Shift_Register_Display_0_PYNQ_Z2/Hex_to_7Seg.v"/>
        <Attr Name="ImportTime" Val="1758023575"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_exam_adca_alu_4bit_pynq_z2/project_exam_adca_alu_4bit_pynq_z2.srcs/sources_1/new/alu.v"/>
        <Attr Name="ImportTime" Val="1759579542"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../C1.2503.E1/Lab_12_Shift_Register_Display_0_PYNQ_Z2/digit_driver.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab_12_Shift_Register_Display_0_PYNQ_Z2/digit_scan.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../C1.2503.E1/Lab_12_Shift_Register_Display_0_PYNQ_Z2/digit_scan.v"/>
        <Attr Name="ImportTime" Val="1758023575"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../C1.2503.E1/Lab_12_Shift_Register_Display_0_PYNQ_Z2/digit_selector.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../C1.2503.E1/Lab_12_Shift_Register_Display_0_PYNQ_Z2/shift_74hc595.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/alu_display_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="alu_display_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/map_pin.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/map_pin.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2025"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
