--此VHDL代码用来对由十万分频电路模块产生的500HZ信号，将其分频成100HZ信号
--用于消抖电路的时钟信号及秒表电路模块的百分之一秒计数器的计数脉冲
LIBRARY IEEE;--引用IEEE库
USE IEEE.STD_LOGIC_1164.ALL;--STD_LOGIC、STD_LOGIC_VECTOR数据类型在
--此程序包中，而且程序包还包含此两种数据类型的逻辑运算。且IEEE库不属于VHDL
--标准库，必须予以声明
USE IEEE.STD_LOGIC_ARITH.ALL;--对STD_LOGIC类型的数据进行算术运算的程序包
USE IEEE.STD_LOGIC_UNSIGNED.ALL;--对STD_LOGIC_VECTOR数据类型进行无符号数
--运算需声明UNSIGNED，如需进行有符号数运算，则需声明SIGNED

ENTITY lijiantao2018114266_02 IS
PORT(
	CLK_IN: IN STD_LOGIC;--输入信号接入500HZ的方波信号
  CLK_OUT:OUT STD_LOGIC);--输出信号得到100HZ方波信号
END ENTITY lijiantao2018114266_02;

ARCHITECTURE A OF lijiantao2018114266_02 IS
SIGNAL X1,X2:STD_LOGIC;--引入信号X1和X2
SIGNAL TEMP:INTEGER RANGE 0 TO 4;--引入信号TEMP，得到五进制数器的计数最大值
BEGIN
B1:PROCESS(CLK_IN)--进程B1，实现一个五进制计数器
BEGIN
IF(CLK_IN'EVENT AND CLK_IN='1') THEN--判断输入的时钟信号是否有上升沿来
	IF(TEMP=4) THEN--输入信号有上升沿来，且计数结果为4
		TEMP<=0;--五进制计数器清零
	ELSE
	   TEMP<=TEMP+1;--输入时钟信号有上升沿来，但计数结果不为4，计数器加1
	END IF;
END IF;
END PROCESS;

B2:PROCESS(CLK_IN)--进程B2，根据计数结果确定信号X1的结果
BEGIN
IF(CLK_IN'EVENT AND CLK_IN='1') THEN--输入时钟信号有上升沿来，且计数结果为0
	IF(TEMP=0) THEN
		X1<=NOT X1;--信号X1输出为高电平
	ELSE
	   X1<=X1;--输入时钟信号有上升沿来，且计数结果不为0，则信号X1输出为低电平
	END IF;
END IF;
END PROCESS;

B3:PROCESS(CLK_IN)--进程B3，根据计数结果确定X2的结果
BEGIN
IF(CLK_IN'EVENT AND CLK_IN='0') THEN--输入时钟信号有下降沿来，且计数结果为4
	IF(TEMP=4) THEN
		X2<=NOT X2;--信号X2输出为高电平
	ELSE
	   X2<=X2;--输入时钟信号有下降沿来，且计数结果不为4，则信号X2输出为低电平
	END IF;
END IF;
END PROCESS;
CLK_OUT<=X1 XOR X2;--五分频模块输出为信号X1和信号X2相异或的结果
END ARCHITECTURE A;