41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 306 120 490 100 0 \NUL
Page left blank intentionally
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 13 54 72 34 0 \NUL
edpchen
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 62 341 121 322 0
kpad_1
19 59 249 118 230 0
kpad_2
19 57 169 116 150 0
kpad_3
19 61 427 120 408 0
kpad_0
19 62 455 121 436 0
sel
19 60 371 119 352 0
sel
19 58 275 117 256 0
sel
19 59 195 118 176 0
sel
31 190 175 239 90 0 2
31 188 263 237 178 0 2
31 188 355 237 270 0 2
31 188 447 237 362 0 2
14 134 209 183 160
14 125 299 174 250
14 138 386 187 337
14 127 481 176 432
19 60 225 119 206 0
alu_2
19 61 402 120 383 0
alu_0
19 58 317 117 298 0
alu_1
19 59 143 118 124 0
alu_3
20 348 222 407 203 0
k3
20 348 258 407 239 0
k1
20 348 240 407 221 0
k2
20 348 276 407 257 0
k0
22 137 71 543 51 0 \NUL
Selector decide whether the input to MUX is from KPAD or ALU
22 253 103 515 83 0 \NUL
2 to 1 MUXs because selector is one bit
1 115 185 191 159
1 114 265 189 247
1 116 361 189 339
1 118 445 189 431
1 180 184 191 171
1 171 274 189 259
1 184 361 189 351
1 173 456 189 443
1 113 159 191 135
1 115 239 189 223
1 118 331 189 315
1 117 417 189 407
1 117 392 189 401
1 114 307 189 309
1 116 215 189 217
1 115 133 191 129
1 236 129 349 212
1 234 217 349 230
1 234 309 349 248
1 234 401 349 266
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 11 54 70 34 0 \NUL
edpchen
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 324 78 505 58 0 \NUL
Write Register Select Logic
19 162 294 221 275 0
wadr_1
19 162 312 221 293 0
wadr_0
22 234 108 573 88 0 \NUL
Send a one to the register you want to store number
20 582 222 641 203 0
w2
20 546 162 605 143 0
w3
20 576 294 635 275 0
w1
20 528 378 587 359 0
w0
31 306 318 355 233 0 4
14 240 360 289 311
22 144 180 425 160 0 \NUL
2 to 4 DEMUX to change 2 input to 4 output
1 307 296 218 284
1 307 302 218 302
1 307 314 286 335
1 547 152 352 260
1 583 212 352 266
1 577 284 352 272
1 529 368 352 278
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
22 13 101 151 81 0 \NUL
CSE 12, Winter 2021
22 168 90 476 70 0 \NUL
Each register should be clusters of D flip flops 
15 36 192 85 143
19 36 192 95 173 0
k3
19 36 210 95 191 0
w3
20 282 192 341 173 0
reg3_3
19 36 228 95 209 0
update
19 36 246 95 227 0
invclr
24 228 234 277 162 1 0 1
5 126 228 175 179 0
3 174 234 223 185 0 0
15 36 300 85 251
19 36 300 95 281 0
k2
19 36 318 95 299 0
w3
20 282 300 341 281 0
reg3_2
19 36 336 95 317 0
update
19 36 354 95 335 0
invclr
24 228 342 277 270 1 0 1
5 126 336 175 287 0
3 174 342 223 293 0 0
15 36 408 85 359
19 36 408 95 389 0
k1
19 36 426 95 407 0
w3
20 282 408 341 389 0
reg3_1
19 36 444 95 425 0
update
19 36 462 95 443 0
invclr
24 228 450 277 378 1 0 1
5 126 444 175 395 0
3 174 450 223 401 0 0
15 42 516 91 467
19 42 516 101 497 0
k0
19 42 534 101 515 0
w3
20 288 516 347 497 0
reg3_0
19 42 552 101 533 0
update
19 42 570 101 551 0
invclr
24 234 558 283 486 1 0 1
5 132 552 181 503 0
3 180 558 229 509 0 0
15 408 192 457 143
19 408 192 467 173 0
k3
19 408 210 467 191 0
w2
20 654 192 713 173 0
reg2_3
19 408 228 467 209 0
update
19 408 246 467 227 0
invclr
24 600 234 649 162 1 0 1
5 498 228 547 179 0
3 546 234 595 185 0 0
15 408 300 457 251
19 408 300 467 281 0
k2
19 408 318 467 299 0
w2
20 654 300 713 281 0
reg2_2
19 408 336 467 317 0
update
19 408 354 467 335 0
invclr
24 600 342 649 270 1 0 1
5 498 336 547 287 0
3 546 342 595 293 0 0
15 408 408 457 359
19 408 408 467 389 0
k1
19 408 426 467 407 0
w2
20 654 408 713 389 0
reg2_1
19 408 444 467 425 0
update
19 408 462 467 443 0
invclr
24 600 450 649 378 1 0 1
5 498 444 547 395 0
3 546 450 595 401 0 0
15 414 516 463 467
19 414 516 473 497 0
k0
19 414 534 473 515 0
w2
20 660 516 719 497 0
reg2_0
19 414 552 473 533 0
update
19 414 570 473 551 0
invclr
24 606 558 655 486 1 0 1
5 504 552 553 503 0
3 552 558 601 509 0 0
5 306 144 355 95 0
20 384 132 443 113 0
invclr
19 186 132 245 113 0
clear
1 229 182 92 182
1 242 164 82 167
1 242 230 92 236
1 283 182 274 182
1 127 203 92 200
1 175 195 172 203
1 229 200 220 209
1 175 223 92 218
1 229 290 92 290
1 242 272 82 275
1 242 338 92 344
1 283 290 274 290
1 127 311 92 308
1 175 303 172 311
1 229 308 220 317
1 175 331 92 326
1 229 398 92 398
1 242 380 82 383
1 242 446 92 452
1 283 398 274 398
1 127 419 92 416
1 175 411 172 419
1 229 416 220 425
1 175 439 92 434
1 235 506 98 506
1 248 488 88 491
1 248 554 98 560
1 289 506 280 506
1 133 527 98 524
1 181 519 178 527
1 235 524 226 533
1 181 547 98 542
1 601 182 464 182
1 614 164 454 167
1 614 230 464 236
1 655 182 646 182
1 499 203 464 200
1 547 195 544 203
1 601 200 592 209
1 547 223 464 218
1 601 290 464 290
1 614 272 454 275
1 614 338 464 344
1 655 290 646 290
1 499 311 464 308
1 547 303 544 311
1 601 308 592 317
1 547 331 464 326
1 601 398 464 398
1 614 380 454 383
1 614 446 464 452
1 655 398 646 398
1 499 419 464 416
1 547 411 544 419
1 601 416 592 425
1 547 439 464 434
1 607 506 470 506
1 620 488 460 491
1 620 554 470 560
1 661 506 652 506
1 505 527 470 524
1 553 519 550 527
1 607 524 598 533
1 553 547 470 542
1 385 122 352 119
1 307 119 242 122
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
22 13 101 151 81 0 \NUL
CSE 12, Winter 2021
15 48 180 97 131
19 48 180 107 161 0
k3
19 48 198 107 179 0
w1
20 294 180 353 161 0
reg1_3
19 48 216 107 197 0
update
19 48 234 107 215 0
invclr
24 240 222 289 150 1 0 1
5 138 216 187 167 0
3 186 222 235 173 0 0
15 48 288 97 239
19 48 288 107 269 0
k2
19 48 306 107 287 0
w1
20 294 288 353 269 0
reg1_2
19 48 324 107 305 0
update
19 48 342 107 323 0
invclr
24 240 330 289 258 1 0 1
5 144 324 193 275 0
3 192 330 241 281 0 0
15 48 396 97 347
19 48 396 107 377 0
k1
19 48 414 107 395 0
w1
20 300 396 359 377 0
reg1_1
19 48 432 107 413 0
update
19 48 450 107 431 0
invclr
24 246 438 295 366 1 0 1
5 144 432 193 383 0
3 192 438 241 389 0 0
15 54 504 103 455
19 54 504 113 485 0
k0
19 54 522 113 503 0
w1
20 300 504 359 485 0
reg1_0
19 54 540 113 521 0
update
19 54 558 113 539 0
invclr
24 246 546 295 474 1 0 1
5 144 540 193 491 0
3 192 546 241 497 0 0
15 426 174 475 125
19 426 174 485 155 0
k3
19 426 192 485 173 0
w0
20 672 174 731 155 0
reg0_3
19 426 210 485 191 0
update
19 426 228 485 209 0
invclr
24 618 216 667 144 1 0 1
5 516 210 565 161 0
3 564 216 613 167 0 0
15 426 282 475 233
19 426 282 485 263 0
k2
19 426 300 485 281 0
w0
20 672 282 731 263 0
reg0_2
19 426 318 485 299 0
update
19 426 336 485 317 0
invclr
24 618 324 667 252 1 0 1
5 516 318 565 269 0
3 564 324 613 275 0 0
15 426 390 475 341
19 426 390 485 371 0
k1
19 426 408 485 389 0
w0
20 672 390 731 371 0
reg0_1
19 426 426 485 407 0
update
19 426 444 485 425 0
invclr
24 618 432 667 360 1 0 1
5 516 426 565 377 0
3 564 432 613 383 0 0
15 432 498 481 449
19 432 498 491 479 0
k0
19 432 516 491 497 0
w0
20 678 498 737 479 0
reg0_0
19 432 534 491 515 0
update
19 432 552 491 533 0
invclr
24 624 540 673 468 1 0 1
5 522 534 571 485 0
3 570 540 619 491 0 0
1 241 170 104 170
1 254 152 94 155
1 254 218 104 224
1 295 170 286 170
1 139 191 104 188
1 187 183 184 191
1 241 188 232 197
1 187 211 104 206
1 241 278 104 278
1 254 260 94 263
1 254 326 104 332
1 295 278 286 278
1 145 299 104 296
1 193 291 190 299
1 241 296 238 305
1 193 319 104 314
1 247 386 104 386
1 260 368 94 371
1 260 434 104 440
1 301 386 292 386
1 145 407 104 404
1 193 399 190 407
1 247 404 238 413
1 193 427 104 422
1 247 494 110 494
1 260 476 100 479
1 260 542 110 548
1 301 494 292 494
1 145 515 110 512
1 193 507 190 515
1 247 512 238 521
1 193 535 110 530
1 619 164 482 164
1 632 146 472 149
1 632 212 482 218
1 673 164 664 164
1 517 185 482 182
1 565 177 562 185
1 619 182 610 191
1 565 205 482 200
1 619 272 482 272
1 632 254 472 257
1 632 320 482 326
1 673 272 664 272
1 517 293 482 290
1 565 285 562 293
1 619 290 610 299
1 565 313 482 308
1 619 380 482 380
1 632 362 472 365
1 632 428 482 434
1 673 380 664 380
1 517 401 482 398
1 565 393 562 401
1 619 398 610 407
1 565 421 482 416
1 625 488 488 488
1 638 470 478 473
1 638 536 488 542
1 679 488 670 488
1 523 509 488 506
1 571 501 568 509
1 625 506 616 515
1 571 529 488 524
38 7
22 300 96 590 76 0 \NUL
ALU Input 1 and 2 should be a group of MUX
20 366 198 425 179 0
in1_3
20 366 216 425 197 0
in1_2
20 366 234 425 215 0
in1_1
20 366 252 425 233 0
in1_0
20 366 282 425 263 0
in2_3
20 366 300 425 281 0
in2_2
20 366 318 425 299 0
in2_1
20 366 336 425 317 0
in2_0
20 372 366 431 347 0
alu_3
20 372 384 431 365 0
alu_2
20 372 402 431 383 0
alu_1
20 372 420 431 401 0
alu_0
19 114 288 173 269 0
adr2_1
19 114 270 173 251 0
adr2_0
19 114 240 173 221 0
adr1_1
19 114 222 173 203 0
adr1_0
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
