<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1699966086" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/control_unit.dcp">
  <File Type="PA-TCL" Name="basys3_CPU_8bit_Top_Level.tcl"/>
  <File Type="REPORTS-TCL" Name="basys3_CPU_8bit_Top_Level_reports.tcl"/>
  <File Type="RDS-RDS" Name="basys3_CPU_8bit_Top_Level.vds"/>
  <File Type="RDS-UTIL" Name="basys3_CPU_8bit_Top_Level_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="basys3_CPU_8bit_Top_Level_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="basys3_CPU_8bit_Top_Level.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/IPregister_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Documents/VJTI/Projects/Verilog/IPregister_2.v"/>
        <Attr Name="ImportTime" Val="1667187474"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RAM_8bit_256.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Documents/VJTI/Projects/Verilog/RAM_8bit_256.v"/>
        <Attr Name="ImportTime" Val="1692983819"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/alu_8bit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Documents/VJTI/Projects/Verilog/alu_8bit.v"/>
        <Attr Name="ImportTime" Val="1693333864"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/control_unit_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Documents/VJTI/Projects/Verilog/control_unit_2.v"/>
        <Attr Name="ImportTime" Val="1667372016"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/register_stack.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Documents/VJTI/Projects/Verilog/register_stack.v"/>
        <Attr Name="ImportTime" Val="1667319528"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_CPU_8bit_Top_Level.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pipeline_v1.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/universal_shift_reg.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ROM_8bit_256.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="D:/Documents/VJTI/Projects/Verilog/ROM_8bit_256.v"/>
        <Attr Name="ImportTime" Val="1666206318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="basys3_CPU_8bit_Top_Level"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/digilent-xdc-master/Basys-3-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Diligent Board Files/digilent-xdc-master/Basys-3-Master.xdc"/>
        <Attr Name="ImportTime" Val="1686951711"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/control_unit.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
