`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 07/08/2021 06:27:50 PM
// Design Name: 
// Module Name: adder_subs_dsiplay_4
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module adder_subs_dsiplay_4(
    input [3:0] A,
    input [3:0] B,
    output [0:0] SEL,
    input sel_sum_subs,
    input enable,
    input rst,
    output a,
    output b
    );
endmodule
