{"patent_id": "10-2021-7013943", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0075138", "출원번호": "10-2021-7013943", "발명의 명칭": "오류 정정 및 데이터 클리닝 회로가 구비된 메모리 시스템", "출원인": "수퍼멤, 인크.", "발명자": "루, 위"}}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "데이터 메모리;ECC 메모리; 및,ECC 메모리 및 데이터 메모리에 전기적으로 커플링되는 데이터 클리닝 회로; 를 포함하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,데이터 클리닝 회로는 수신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 메모리 중의 오류를 정정하도록구성되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 긴 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,데이터 클리닝 회로는 데이터 버퍼, 데이터 클리닝 컨트롤러, ECC 인코딩 회로, 및 ECC 디코딩 회로를 포함하는메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,데이터 클리닝 회로는 데이터 메모리를 액세스하는 동시에 데이터 메모리 중의 오류를 정정하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,환경 조건을 감지하기 위한 환경 간섭 센서를 더 포함하고, 그 중, 데이터 클리닝 회로는 감지된 환경 조건을기반으로 데이터 클리닝 명령을 생성하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,환경 조건은 온도 및 자기장 중의 적어도 하나를 포함하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,데이터 클리닝 회로는 기지 데이터 중의 변화를 감지하고, 감지된 변화를 기반으로 데이터 클리닝 명령을 생성하도록 구성는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,공개특허 10-2021-0075138-3-메모리 시스템은,경과된 시간을 추적하고; 경과된 시간이 타이밍 임계값을 초과하는지 판단하며, 경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데이터 클리닝 명령을 생성하도록 구성되는 타이머 회로를 더 포함하는 메모리 시스템"}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,ECC 메모리는 복수의 파티션을 포함하고,데이터 메모리는 복수의 메모리 주소 범위를 포함하며, 각 파티션은 데이터 메모리 중의 하나의 메모리 주소 범위에 대응되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,ECC 메모리는 복수의 ECC 비트를 갖는 하나의 파티션을 포함하고,ECC 비트의 수량은 데이터 클리닝 알고리즘에 관련되는 ECC 인코딩 방법을 기반으로 하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서,ECC 메모리는 한 조의 버퍼를 포함하되, 그 중,각 버퍼는 하나의 ECC 코드 워드에 대응되고,각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응되며,각 버퍼는 상기 구간의 상태를 저장하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자성 랜덤 액세스 메모리(MRAM)을 포함하는 메모리시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서,데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자기 터널 접합(MTJ)을 갖는 메모리 유닛을포함하고, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, 치수 감소, 보자력장 약화, 자기이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, MTJ는 치수 감소, 보자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제1항에 있어서,데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 임베디드 DRAM(eDRAM)을포함하는 메모리 시스템.공개특허 10-2021-0075138-4-청구항 17 제1항에 있어서,데이터 클리닝 회로 또는 호스트는 데이터 메모리가 보호를 받고 있는지 판단하도록 구성되고,ECC 메모리는,데이터 메모리가 보호를 받고 있다고 판단한 경우에, ECC 체크 비트를 저장하며,데이터 메모리가 보호를 받고 있지 않는다고 판단한 경우에, 연산 데이터를 저장하도록 구성되는 메모리시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1항에 있어서,데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제1항에 있어서,데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제1항에 있어서,메모리 시스템은 호스트 장치에 전기적으로 커플링되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제1항에 있어서,데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내지 200 나노미터 사이인 MTJ 및 종횡비가 1 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제1항에 있어서,데이터 클리닝 회로는,데이터에 적용하기 위한 데이터 보호 명령을 수신하고;보호 대기 데이터 중의 각 데이터 워드에 사용되어, 수신된 보호 명령에 대한 응답으로서:데이터 워드에 관련되는 데이터 코드 워드의 주소를 인식하고;상기 주소에 의하여 상기 데이터 워드가 데이터 메모리에 저장되었는지 판단하며;상기 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 상기 데이터 워드를 판독하고;상기 데이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경우의 응답으로서:상기 데이터 워드를 수신하고;상기 데이터 워드를 데이터 메모리에 기록하며;상기 데이터 워드에 대하여 ECC 인코딩 연산을 수행하고;ECC 인코딩 연산을 기반으로 데이터 코드 워드를 생성하며;상기 주소에 상기 데이터 코드 워드를 데이터 메모리에 기록하고;공개특허 10-2021-0075138-5-ECC 인코딩 연산을 기반으로 ECC 체크 비트를 생성하며;생성된 ECC 체크 비트를 ECC 메모리 중의 대응되는 파티션에 기록하도록 구성되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제1항에 있어서,데이터 클리닝 회로는,데이터 클리닝 명령을 수신하고;각 클리닝 대기 데이터 코드에 사용되어, 수신된 클리닝 데이터 클리닝 명령에 대한 응답으로서:데이터 코드 워드의 시작 주소, 및대응되는 ECC 저장 파티션을 인식하고;데이터 메모리로부터 시작 주소에 관련되는 데이터 워드를 판독하며;ECC 메모리로부터 대응되는 ECC 메모리 파티션에 관련되는 ECC 체크 비트를 판독하고;데이터 워드 및 ECC 체크 비트에 의하여 ECC 디코딩 연산을 수행하며;ECC 디코딩 연산을 기반으로 데이터 워드에 오류가 포함되어 있는지 판단하고;데이터 워드 중에 오류가 포함된다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류비트를 대체하되, 그 중 오류 정정 가능 비트를 포함한 데이터 워드는 클리닝된 데이터 워드이며;데이터 워드에 오류가 포함되지 않는다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로오류 비트를 대체하는 것을 포기하되, 그 중 데이터 워드는 클리닝된 데이터 워드이고;호스트가 클리닝된 데이터 워드를 청구하였는지 판단하고;호스트가 클리닝된 데이터를 청구하였다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 호스트와 전기적으로 커플링되는 메모리 컨트롤러에 출력하며;호스트가 클리닝된 데이터를 청구하지 않았다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 상기 메모리 컨트롤러에 출력하는 것을 포기하도록 구성되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "메모리 시스템을 조작하는 방법에 있어서,상기 메모리 시스템은,데이터 메모리;ECC 메모리; 및,ECC 메모리 및 데이터 메모리에 전기적으로 커플링되는 데이터 클리닝 회로; 를 포함하고,상기 방법은,수신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 클리닝 회로를 사용하여 데이터 메모리 중의 오류를 정정하는 것을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24항에 있어서,오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 긴 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제24항에 있어서,공개특허 10-2021-0075138-6-데이터 클리닝 회로는 데이터 버퍼, 데이터 클리닝 컨트롤러, ECC 인코딩 회로, 및 ECC 디코딩 회로를 포함하는방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제24항에 있어서,데이터 메모리에서 오류를 정정하는 동시에 데이터 메모리를 액세스하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제24항에 있어서,환경 간섭 센서를 사용하여 환경 조건을 감지하고;감지된 환경 조건을 기반으로 데이터 클리닝 명령을 생성하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제28항에 있어서,환경 조건은 온도 및 자기장 중의 적어도 하나를 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제24항에 있어서,기지 데이터 중의 변화를 감지하고;감지된 변화를 기반으로 데이터 클리닝 명령을 생성하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제24항에 있어서,경과된 시간을 추적하고;경과된 시간이 타이밍 임계값을 초과하는지 판단하며;경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데이터 클리닝 명령을 생성하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제24항에 있어서,ECC 메모리는 복수의 파티션을 포함하고,데이터 메모리는 복수의 메모리 주소 범위를 포함하며, 각 파티션은 데이터 메모리 중의 하나의 메모리 주소 범위에 대응되는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제24항에 있어서,ECC 메모리는 복수의 데이터 클리닝 알고리즘에 관련되는 ECC 비트를 갖는 하나의 파티션을 포함하고, 상기 방법은 상기 ECC 비트를 사용하여 ECC 인코딩 방법을 수행하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제24항에 있어서,ECC 메모리는 한 조의 버퍼를 포함하되, 그 중,각 버퍼는 하나의 ECC 코드 워드에 대응되고,각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응되며,공개특허 10-2021-0075138-7-각 버퍼는 상기 구간의 상태를 저장하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제24항에 있어서,데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자성 랜덤 액세스 메모리(MRAM)을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제24항에 있어서,데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자기 터널 접합(MTJ)을 갖는 메모리 유닛을포함하고, 비트 오류율이 10-12 내지 10-2 사이인 메모리 유닛에 비하여, 치수 감소, 보자력장 약화, 자기 이방성감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "제36항에 있어서,10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, 상기 MTJ는 치수 감소, 보자력장 약화, 자기이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_38", "content": "제24항에 있어서,데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 임베디드 DRAM(eDRAM)을포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_39", "content": "제24항에 있어서,데이터 메모리가 보호를 받고 있는지 판단하고;데이터 메모리가 보호를 받고 있다는 판정된 경우에, ECC 체크 비트를 ECC 메모리에 저장하며;데이터 메모리가 보호를 받고 있지 않는다고 판정된 경우에, 연산 데이터를 ECC 메모리에 저장하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_40", "content": "제24항에 있어서,데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함되는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_41", "content": "제24항에 있어서,데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함되는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_42", "content": "제24항에 있어서,메모리 시스템은 호스트 장치에 전기적으로 커플링되는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_43", "content": "제24항에 있어서,데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내지 200 나노미터 사이인 MTJ 및 종횡비가 1 내지 200 사공개특허 10-2021-0075138-8-이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_44", "content": "제24항에 있어서,데이터에 적용하기 위한 데이터 보호 명령을 수신하고;보호 대기 데이터 중의 각 데이터 워드에 사용되어, 수신된 보호 명령에 대한 응답으로서:데이터 워드에 관련되는 데이터 코드 워드의 주소를 인식하고;상기 주소에 의하여 상기 데이터 워드가 데이터 메모리에 저장되었는지 판단하며;상기 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 상기 데이터 워드를 판독하고;상기 데이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경우의 응답으로서:상기 데이터 워드를 수신하고;상기 데이터 워드를 데이터 메모리에 기록하며;상기 데이터 워드에 대하여 ECC 인코딩 연산을 수행하고;ECC 인코딩 연산을 기반으로 데이터 코드 워드를 생성하며;상기 주소에 상기 데이터 코드 워드를 데이터 메모리에 기록하고;ECC 인코딩 연산을 기반으로 ECC 체크 비트를 생성하며;생성된 ECC 체크 비트를 ECC 메모리 중의 대응되는 파티션에 기록하도록 구성되는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_45", "content": "제24항에 있어서,각 클리닝 대기 데이터 코드에 사용되어, 수신된 클리닝 데이터 클리닝 명령에 대한 응답으로서:데이터 코드 워드의 시작 주소, 및대응되는 ECC 저장 파티션을 인식하고;데이터 메모리로부터 시작 주소에 관련되는 데이터 워드를 판독하며;ECC 메모리로부터 대응되는 ECC 메모리 파티션에 관련되는 ECC 체크 비트를 판독하고;데이터 워드 및 ECC 체크 비트에 의하여 ECC 디코딩 연산을 수행하며;ECC 디코딩 연산을 기반으로 데이터 워드에 오류가 포함되어 있는지 판단하고;데이터 워드 중에 오류가 포함된다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류비트를 대체하되, 그 중 오류 정정 가능 비트를 포함한 데이터 워드는 클리닝된 데이터 워드이며;데이터 워드에 오류가 포함되지 않는다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로오류 비트를 대체하는 것을 포기하되, 그 중 데이터 워드는 클리닝된 데이터 워드이고;호스트가 클리닝된 데이터 워드를 청구하였는지 판단하고;호스트가 클리닝된 데이터 워드를 청구하였다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 호스트와전기적으로 커플링되는 메모리 컨트롤러에 출력하며;호스트가 클리닝된 데이터 워드를 청구하지 않았다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 메모리 컨트롤러에 출력하는 것을 포기하도록 구성되는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_46", "content": "제1항 내지 제23항 중의 임의 항에 있어서,공개특허 10-2021-0075138-9-메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센터의 신경망 유사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템, 하드웨어 안전시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함되는메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_47", "content": "제1 비트 오류율에 관련되는 제1 메모리 회로;제2 비트 오류율에 관련되되, 그 중 제1 비트 오류율은 제2 비트 오류율보다 큰 제2 메모리 회로; 및,제1 메모리 회로 및 제2 메모리 회로에 저장되는 데이터 워드; 를 포함하고, 그 중,데이터 워드는 제1 비트 오류율에 관련되는 제1 파티션 및 제2 비트 오류율에 관련되는 제2 파티션을 포함하며, 데이터 워드의 제1 파티션은 제1 메모리 회로에 저장되고,데이터 워드의 제2 파티션은 제2 메모리 회로에 저장되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_48", "content": "제47항에 있어서,제1 메모리 회로 및 제2 메모리 회로에 전기적으로 커플링되는 데이터 클리닝 회로를 더 포함하고, 그 중,데이터 클리닝 회로는 제1 메모리 회로를 제어하여 제1 오류율을 제3 오류율까지 감소시키고,데이터 클리닝 회로는 제2 메모리 회로를 제어하여 제2 오류율을 제4 오류율까지 감소시키며,제1 비트 오류율의 감소 정도는 제2 비트 오류율의 감소 정도보다 큰 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_49", "content": "제47항에 있어서,제1 메모리 회로는 제1 크기의 제1 자기 터널 접합(MTJ) 및 제1 통로 종횡(W/L)비의 제1 MOS 트랜지스터를 갖는제1 메모리 유닛을 포함하고,제2 메모리 유닛은 제2 크기의 제2 MTJ 및 제2 W/L비의 제2 MOS 트랜지스터를 갖는 제2 메모리 유닛을포함하며,제1 크기는 제2 크기보다 크고,제1 W/L비는 제2 W/L비보다 큰 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_50", "content": "제47항에 있어서,제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L비가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_51", "content": "제47항에 있어서,제2 메모리 회로는 크기가 20 나노미터 내지 100 나노미터 사이인 MTJ 및 W/L비가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_52", "content": "제47항에 있어서,제1 메모리 회로는 제1 판독 전압, 제1 센싱 시간 및 제1 워드 라인(WL) 전압을 사용하고,공개특허 10-2021-0075138-10-제2 메모리 회로는 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용하며,제1 판독 전압은 제2 판독 전압보다 크고,제1 센싱 시간은 제2 센싱 시간보다 길며,제1 WL 전압은 제2 WL 전압보다 큰 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_53", "content": "제47항에 있어서,제1 메모리 회로는 제1 기록 전압, 제1 기록 시간 및 제1 WL 전압을 사용하고,제2 메모리 회로는 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용하며,제1 기록 전압은 제2 기록 전압보다 크고,제1 기록 시간은 제2 기록 시간보다 길며,제1 WL 전압은 제2 WL 전압보다 큰 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_54", "content": "제47항에 있어서,부동 소수점 형식에서 제1 파티션은 부호 비트, 지수 비트 및 가수 비트의 상위 부분을 포함하는 메모리 회로."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_55", "content": "제47항에 있어서,정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함하는 메모리 회로."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_56", "content": "제47항에 있어서,부동 소수점 형식에서 제2 파티션은 가수 비트의 하위 부분을 포함하는 메모리 회로."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_57", "content": "제47항에 있어서,정수 형식에서 제2 파티션은 하위 비트를 포함하는 메모리 회로."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_58", "content": "메모리 시스템을 조작하는 방법에 있어서,상기 방법은 제1 메모리 회로 및 제2 메모리 회로를 포함하고,상기 방법은,제1 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제1 파티션을 판단하고;제2 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제2 파티션을 판단하되, 제1 비트 오류율은 제2 비트 오류율보다 크며;데이터 워드의 제1 파티션을 제1 메모리 회로에 저장하고;데이터 워드의 제2 파티션을 제2 메모리 회로에 저장하는 것; 을 포함하며; 그 중,제1 메모리 회로는 제1 비트 오류율에 관련되고,제2 메모리 회로는 상기 제2 비트 오류율에 관련되는 방법.공개특허 10-2021-0075138-11-청구항 59 제58항에 있어서,제1 메모리 회로를 제어하여, 제1 오류율을 제3 오류율까지 감소시키고,제2 메모리 회로를 제어하여, 제2 오류율을 제4 오류율까지 감소시키되, 그 중, 제1 비트 오류율의 감소 정도는제2 비트 오류율의 감소 정도보다 큰 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_60", "content": "제58항에 있어서,제1 메모리 회로는 제1 크기의 제1 MTJ 및 제1 W/L비의 제1 MOS 트랜지스터를 갖는 제1 메모리 유닛을포함하고,제2 메모리 유닛은 제2 크기의 제2 MTJ 및 제2 W/L비의 제2 MOS 트랜지스터를 갖는 제2 메모리 유닛을포함하며,제1 크기는 제2 크기보다 크고,제1 W/L비는 제2 W/L비보다 큰 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_61", "content": "제58항에 있어서,제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L비가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_62", "content": "제58항에 있어서,제2 메모리 회로는 크기가 20 나노미터 내지 100 나노미터 사이인 MTJ 및 W/L비가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_63", "content": "제58항에 있어서,제1 메모리 회로에서 제1 판독 전압, 제1 센싱 시간 및 제1 WL 전압을 사용하고;제2 메모리 회로에서 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용하며, 그 중,제1 판독 전압은 제2 판독 전압보다 크고,제1 센싱 시간은 제2 센싱 시간보다 길며,제1 WL 전압은 제2 WL 전압보다 큰 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_64", "content": "제58항에 있어서,제1 메모리 회로에서 제1 기록 전압, 제1 기록 시간 및 제1 WL 전압을 사용하고;제2 메모리 회로에서 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용하며, 그 중,제1 기록 전압은 제2 기록 전압보다 크고,제1 기록 시간은 제2 기록 시간보다 길며,제1 WL 전압은 제2 WL 전압보다 큰 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_65", "content": "공개특허 10-2021-0075138-12-제58항에 있어서,부동 소수점 형식에서 제1 파티션은 부호 비트, 지수 비트 및 가수 비트의 상위 부분을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_66", "content": "제58항에 있어서,정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_67", "content": "제58항에 있어서,부동 소수점 형식에서 제2 파티션은 가수 비트의 하위 부분을 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_68", "content": "제58항에 있어서,정수 형식에서 제2 파티션은 하위 비트를 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_69", "content": "제47항 내지 제57항 중의 임의 항에 있어서,메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센터의 신경망 유사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템, 하드웨어 안전시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함되는메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_70", "content": "데이터 입력;멀티 레벨 셀(MLC) 배열;MLC 배열 및 데이터 입력에 전기적으로 커플링되는 기록 회로;기록 회로에 전기적으로 커플링되는 그레이 코드로부터 이진 코드로의 디코딩 회로;MLC 배열에 전기적으로 커플링되는 판독 회로;판독 회로 및 데이터 입력에 전기적으로 커플링되는 이진 코드로부터 그레이 코드로의 인코딩 회로;ECC 체크 비트를 저장하도록 구성되는 메모리 회로;메모리 회로 및 이진 코드로부터 그레이 코드로의 인코딩 회로에 전기적으로 커플링되는 ECC 인코더;메모리 회로 및 그레이 코드로부터 이진 코드로의 인코딩 회로에 전기적으로 커플링되고, 회복된 데이터를 출력하도록 구성되는 ECC 디코더; 및,메모리 시스템 중의 데이터 회복을 제어하도록 구성되는 데이터 클리닝 컨트롤러; 를 포함하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_71", "content": "제70항에 있어서,MLC 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물리적 상태를 가지는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_72", "content": "제71항에 있어서,메모리 유닛 회로는, NOR 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NAND 유닛으로 구성된 플로팅 게이트FLASH 유닛, NOR 유닛으로 구성된 전하 트랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화공개특허 10-2021-0075138-13-메모리(PCM) 유닛 및 저항 랜덤 액세스 메모리(RRAM) 유닛으로부터 선택된 어느 하나인 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_73", "content": "제70항에 있어서,ECC 인코더 및 디코더는 해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선택된 어느 하나를 사용하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_74", "content": "제70항에 있어서,메모리 회로 및 MLC 배열은 다른 집접회로에 위치하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_75", "content": "제70항에 있어서,메모리 회로는 MLC 배열의 소정 파티션에 위치하는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_76", "content": "제70항에 있어서,데이터 클리닝 회로는 환경 간섭 감지에 대한 응답 또는 호스트로부터 수신된 명령에 대한 응답으로서, 소정 간격으로 데이터 클리닝 조작을 개시하도록 구성되는 메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_77", "content": "MLC로부터 데이터를 판독하되, 데이터는 이진 코드 또는 아날로그 값으로 표시하고; 데이터를 그레이 코드로 변환하며; ECC 체크 비트를 저장하도록 구성된 메모리 회로로부터 대응되는 체크 비트 데이터를 판독하고; 정정 가능 오류가 그레이 코드 형식의 데이터 중의 위치를 연산하며; 그레이 코드 형식의 데이터의 정정 가능 오류를 정정하고;정정된 데이터를 이진 코드 또는 정정된 아날로그 값으로 변환하고; 기록 회로를 통하여 정정된 데이터를 MLC 중의 데이터에 재기록하는 것; 을 포함하는 멀티 레벨 셀(MLC)에 대하여 데이터 클리닝을 수행하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_78", "content": "제77항에 있어서,MLC 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물리적 상태를 가지는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_79", "content": "제78항에 있어서,메모리 유닛 회로는, NOR 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NAND 유닛으로 구성된 플로팅 게이트FLASH 유닛, NOR 유닛으로 구성된 전하 트랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화메모리(PCM) 유닛 및 저항 랜덤 액세스 메모리(RRAM) 유닛으로부터 선택된 어느 하나인 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_80", "content": "제77항에 있어서,해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선택된 어느 하나를 사용하여 ECC 인코딩 및 디코딩을 수행하는 방법.공개특허 10-2021-0075138-14-청구항 81 제77항에 있어서,메모리 회로 및 MLC 배열은 다른 집접회로에 위치하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_82", "content": "제77항에 있어서,메모리 회로는 MLC 배열의 소정 파티션에 위치하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_83", "content": "제77항에 있어서,환경 간섭 감지에 대한 응답 또는 호스트로부터 수신된 명령에 대한 응답으로서, 소정 간격으로 데이터 클리닝조작을 개시하는 것을 더 포함하는 방법."}
{"patent_id": "10-2021-7013943", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_84", "content": "제70항 내지 제76항 중의 임의 항에 있어서,메모리 시스템은 인공 지능 엣지 연산(Edge-AI) 시스템, 데이터 센터의 신경망 유사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템, 하드웨어 안전시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함되는메모리 시스템."}
{"patent_id": "10-2021-7013943", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 오류 정정 메모리 시스템 및 상기 메모리 시스템의 조작 방법에 관한 것이다. 일부 실시예에 있어서, 메모리 시스템은, 데이터 메모리; ECC 메모리; 및, ECC 메모리 및 데이터 메모리에 전기적으로 커플링되는 데이 터 클리닝 회로; 를 포함한다. 데이터 클리닝 회로는 수신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 메 모리 중의 오류를 정정하도록 구성될 수 있다. 오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메 모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 길게 구성될 수 있다. 일부 실시예에 있어서, 메모리 시스템은 제1 비트 오류율에 관련되는 제1 메모리 회로, 및 제2 비트 오류율에 관련되는 제2 메모리 회로를 포함 한다. 일부 실시예에 있어서, 메모리 시스템은 오류 정정 가능 멀티 레벨 셀(MLC) 배열을 포함한다."}
{"patent_id": "10-2021-7013943", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 하기 세 건의 미국 가출원을 우선권으로 주장한다. 62/745,204, 출원일자 2018년10월12일; 62/755,702, 출원일자 2018년11월05일 및 62/886,967, 출원일자 2019년08월15일. 본 발명은 연산 메모리에 관한 것으로서, 더욱 상세하게는 연산 메모리의 오류 정정 장치 및 방법에 관한 것이다."}
{"patent_id": "10-2021-7013943", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "자성 랜덤 액세스 메모리(MRAM), 상변화 메모리(PCM), 저항 랜덤 액세스 메모리(RRAM) 및 강유전체 랜덤 액세스 메모리(FRAM)는 일부 비휘발성 메모리 기술로서, FLASH에 비하여 더욱 빠른 데이터 기록 속도와 더욱 높은 재기 록 내구성을 가진다. 예를 들면, 고성능 MRAM은 엣지 인공 지능 연산(Edge-AI) 응용 분야에 적용될 수 있고, 모 델 최적화를 수행한 후 복잡한 데이터 구조가 필요할 수 있다. 고성능을 실현하기 위하여, MRAM과 같은 비휘발성 메모리는 많은 독특한 회로 문제를 해결해야 한다. 특히, 비 교적 높은 전압에서 판독 작업을 수행하는 경우, 판독 성능은 판독 간섭 오류로 인하여 제한을 받게 되고, 또한 기록 성능도 더욱 높은 전압에서 수행하는 경우 전기 절연파괴 손상(hard break down)으로 인하여 제한을 받게 된다. 또 다른 문제로서, 비교적 높은 온도 하에서 또는 비교적 높은 온도 이벤트 기간 내에서 데이터를 장기적 으로 보존하기 위하여 더욱 높은 수준의 오류 정정이 필요할 수 있다. 상기와 같은 경우, 2비트 정정 회로를 사 용할 수 있지만, 이러한 회로는 판독 및 기록 조작에 대하여 추가적인 지연을 초래하게 된다. 또한, 이러한 비휘발성 RAM 기술과 종래의 휘발성 메모리 기술 중의 일부 기술은 환경 간섭에 민감할 수 있다. 예를 들면, DRAM 중의 데이터는 고온의 외부 방향 전리 방사선에 민감하고, MRAM 중의 데이터는 고온 또는 강한 자기장으로 인하여 오류가 발생할 수 있다. 전력은 전자 장치 설계에 있어서의 주요한 제한 요소일 수 있고, 또한 메모리 밀도의 지속적인 증가와 더불어, 총 전력 중 저장 장치가 소비하는 부분도 지속적으로 증가하고 있다. 메모리의 작동 전력 소비 감소는 데이터보존 및 판독 기록 조작에 있어서 오류율을 증가시킬 수 있다. 적절한 오류 정정 강도를 달성하기 위하여, 대면적의 다중 회로가 필요할 수 있다. 예를 들면, 지연이 낮은 해 밍 코드(hamming code)를 사용하는 경우, 8비트 워드의 단일 비트 오류를 방지하기 위하여 5개의 오류 정정 코 드(ECC) 비트가 필요할 수 있다. 다른 실례로서, Bose, Chaudhuri 및 Hocquenghem(BCH) 코드 또는 저밀도 패리 티 체크(LDPC) 코드를 사용하는 경우, 비교적 적은 ECC 체크 비트를 사용하여 비교적 큰 데이터 블록(예를 들면 1024 비트 또는 그 이상)을 보호할 수 있다. 하지만 상기와 같은 ECC 코드는 비교적 복잡한 디코딩 및 인코딩 조작이 필요하고, 성능에 영향을 줄 수 있다. 원가 절감 및 메모리 내부 연산(PIM)을 실현하기 위하여, 멀티 레벨 셀(MLC) 장치(예를 들면 플로팅 케이트 또 는 전하 트랩 FLASH 장치, eDRAM 커패시터, RRAM, PCM, 아날로그 메모리)를 사용하여 다중 상태 또는 연속 아날 로그 특성으로 행렬 피승수를 표시함으로써 메모리 중의 연산 조작을 수행할 수 있다. 하지만, 대부분 상기 장 치는 조작 과정 중에 드리프트 현상이 발생하여 행렬 피승수의 값을 점차적으로 변경할 수 있다. 장치의 드리프 트가 임계값을 초과하는 경우, 간단한 \"판독 및 회복\" 조작을 통하여 정확한 값을 유지할 수 없게 된다. 본 발명은 오류 정정 기능이 구비된 메모리 시스템 및 상기 메모리 시스템을 조작하기 위한 방법에 관한 것이다. 일부 실시예에 있어서, 메모리 시스템은, 데이터 메모리; ECC 메모리; 및, ECC 메모리 및 데이터 메모 리에 전기적으로 커플링되는 데이터 클리닝 회로; 를 포함한다. 데이터 클리닝 회로는 수신된 데이터 클리닝 명 령에 대한 응답으로서, 데이터 메모리 중의 오류를 정정하도록 구성된다. 오류를 정정하기 위하여 사용되는 코 드 워드의 길이는 데이터 메모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 길게 구성된다. 일부 실 시예에 있어서, 메모리 시스템은 제1 비트 오류율에 관련되는 제1 메모리 회로, 및 제2 비트 오류율에 관련되는 제2 메모리 회로를 포함한다. 일부 실시예에 있어서, 메모리 시스템은 오류 정정 가능 멀티 레벨 셀(MLC) 배열 을 포함한다. 일부 실시예에 있어서, 메모리 시스템은, 데이터 메모리; ECC 메모리; 및, ECC 메모리 및 데이터 메모리에 전기 적으로 커플링되는 데이터 클리닝 회로; 를 포함한다. 일부 실시예에 있어서, 데이터 클리닝 회로는 수신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 메모리 중 의 오류를 정정하도록 구성된다. 일부 실시예에 있어서, 오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 길게 구성된다. 일부 실시예에 있어서, 데이터 클리닝 회로는 데이터 버퍼, 데이터 클리닝 컨트롤러, ECC 인코딩 회로, 및 ECC 디코딩 회로를 포함한다. 일부 실시예에 있어서, 데이터 클리닝 회로는 데이터 메모리를 액세스하는 동시에 데이터 메모리 중의 오류를 정정하도록 구성된다. 일부 실시예에 있어서, 메모리 시스템은 환경 조건을 감지하기 위한 환경 간섭 센서를 더 포함하고, 그 중, 데 이터 클리닝 회로는 감지된 환경 조건을 기반으로 데이터 클리닝 명령을 생성한다. 일부 실시예에 있어서, 환경 조건은 온도 및 자기장 중의 적어도 하나를 포함한다. 일부 실시예에 있어서, 데이터 클리닝 회로는 기지 데이터 중의 변화를 감지하고, 감지된 변화를 기반으로 데이 터 클리닝 명령을 생성하도록 구성된다. 일부 실시예에 있어서, 메모리 시스템은 타이머 회로를 더 포함하고, 타이머 회로는 경과된 시간을 추적하고, 경과된 시간이 타이밍 임계값을 초과하는지 판단하며, 경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데 이터 클리닝 명령을 생성하도록 구성된다. 일부 실시예에 있어서, ECC 메모리는 복수의 파티션을 포함하고, 데이터 메모리는 복수의 메모리 주소 범위를 포함하며, 각 파티션은 데이터 메모리 중의 하나의 메모리 주소 범위에 대응된다. 일부 실시예에 있어서, ECC 메모리는 복수의 ECC 비트를 갖는 파티션을 포함하고, ECC 비트의 수량은 데이터 클 리닝 알고리즘에 관련되는 ECC 인코딩 방법을 기반으로 한다. 일부 실시예에 있어서, ECC 메모리는 버퍼 세트를 포함하되, 그 중, 각 버퍼는 하나의 ECC 코드 워드에 대응되 고, 각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응되며, 각 버퍼는 상기 구간의 상태를 저장한다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자성 랜덤 액세스 메모리 (MRAM)을 포함한다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자기 터널 접합(MTJ)을 갖는 메모리 유닛을 포함하고, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, 치수 감소, 보자력 장(coercive field) 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는다. 일부 실시예에 있어서, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, MJT는 치수 감소, 보 자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 두개를 갖는다. 일부 실시예에 있어서, 데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 임베디드 DRAM(eDRAM)을 포함한다. 일부 실시예에 있어서, 데이터 클리닝 회로 또는 호스트는 데이터 메모리가 보호를 받고 있는지 판단하도록 구 성되고, ECC 메모리는 데이터 메모리가 보호를 받고 있다고 판단한 경우에 ECC 체크 비트를 저장하며, 데이터 메모리가 보호를 받고 있지 않는다고 판단한 경우에 연산 데이터를 저장하도록 구성된다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함된다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함된다. 일부 실시예에 있어서, 메모리 시스템은 호스트 장치에 전기적으로 커플링된다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내지 200 나노미터 사이인 MTJ 및 종횡비가 1 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 데이터 클리닝 회로는, 데이터 보호 명령을 수신하고; 보호 대기 데이터 중의 각 데이터 워드에 사용되어 수신된 보호 명령에 대한 응답으로서: 데이터 워드에 관련되는 데이터 코드 워드의 주소를 인 식하고; 상기 주소에 의하여 상기 데이터 워드가 데이터 메모리에 저장되었는지 판단하며; 상기 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 상기 데이터 워드를 판독하고; 상기 데이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경우의 응답으로서: 상기 데이터 워드를 수신하 고; 상기 데이터 워드를 데이터 메모리에 기록하며; 상기 데이터 워드에 대하여 ECC 인코딩 연산을 수행하고; ECC 인코딩 연산을 기반으로 데이터 코드 워드를 생성하며; 상기 주소에 데이터 코드 워드를 데이터 메모리에 기록하고; ECC 인코딩 연산을 기반으로 ECC 체크 비트를 생성하며; 생성된 ECC 체크 비트를 ECC 메모리 중의 대 응되는 파티션에 기록하도록 구성된다. 일부 실시예에 있어서, 데이터 클리닝 회로는, 데이터 클리닝 명령을 수신하고; 각 클리닝 대기 데이터 코드에 사용되어 수신된 클리닝 데이터 클리닝 명령에 대한 응답으로서: 데이터 코드 워드의 시작 주소 및 대응되는 ECC 저장 파티션을 인식하고; 데이터 메모리로부터 시작 주소에 관련되는 데이터 워드를 판독하며; ECC 메모리 로부터 대응되는 ECC 메모리 파티션에 관련되는 ECC 체크 비트를 판독하고; 데이터 워드 및 ECC 체크 비트에 의 하여 ECC 디코딩 연산을 수행하며; ECC 디코딩 연산을 기반으로 데이터 워드에 오류가 포함되어 있는지 판단하 고; 상기 데이터 워드 중에 오류가 포함된다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비 트로 오류 비트를 대체하되, 그 중 오류 정정 가능 비트를 포함한 데이터 워드는 클리닝된 데이터 워드이며; 데 이터 워드에 오류가 포함되지 않는다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오 류 비트를 대체하는 것을 포기하되, 그 중 데이터 워드는 클리닝된 데이터 워드이고; 호스트가 클리닝된 데이터 워드를 청구하였는지 판단하고; 호스트가 클리닝된 데이터를 청구하였다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 호스트와 전기적으로 커플링되는 메모리 컨트롤러에 출력하며; 호스트가 클리닝된 데이터를 청구 하지 않았다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 메모리 컨트롤러에 출력하는 것을 포기한다. 일부 실시예에 있어서, 메모리 시스템의 조작 방법을 게시한 것으로서, 상기 메모리 시스템은, 데이터 메모리; ECC 메모리; 및, ECC 메모리 및 데이터 메모리에 전기적으로 커플링되는 데이터 클리닝 회로; 를 포함하고, 상 기 방법은, 수신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 클리닝 회로를 사용하여 데이터 메모리 중의 오류를 수정하는 것을 포함한다. 일부 실시예에 있어서, 오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 길게 구성된다. 일부 실시예에 있어서, 데이터 클리닝 회로는 데이터 버퍼, 데이터 클리닝 컨트롤러, ECC 인코딩 회로, 및 ECC 디코딩 회로를 포함한다. 일부 실시예에 있어서, 상기 방법은 데이터 메모리에서 오류를 정정하는 동시에 데이터 메모리를 액세스하는 것 을 더 포함한다. 일부 실시예에 있어서, 상기 방법은 환경 간섭 센서를 사용하여 환경 조건을 감지하고; 감지된 환경 조건을 기 반으로 데이터 클리닝 명령을 생성하는 것을 더 포함한다. 일부 실시예에 있어서, 환경 조건은 온도 및 자기장 중의 적어도 하나를 포함한다. 일부 실시예에 있어서, 상기 방법은 기지 데이터 중의 변화를 감지하고; 감지된 변화를 기반으로 데이터 클리닝 명령을 생성하는 것을 더 포함한다. 일부 실시예에 있어서, 상기 방법은 경과된 시간을 추적하고; 경과된 시간이 타이밍 임계값을 초과하는지 판단 하며; 경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데이터 클리닝 명령을 생성하는 것을 더 포함한다. 일부 실시예에 있어서, ECC 메모리는 복수의 파티션을 포함하고, 데이터 메모리는 복수의 메모리 주소 범위를 포함하며, 각 파티션은 데이터 메모리 중의 하나의 메모리 주소 범위에 대응된다. 일부 실시예에 있어서, ECC 메모리는 복수의 데이터 클리닝 알고리즘에 관련되는 ECC 비트를 갖는 하나의 파티 션을 포함하고, 상기 방법은 상기 ECC 비트를 사용하여 ECC 인코딩 방법을 수행하는 것을 더 포함한다. 일부 실시예에 있어서, ECC 메모리는 버퍼 세트를 포함하되, 그 중, 각 버퍼는 하나의 ECC 코드 워드에 대응되 고, 각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응되며, 각 버퍼는 상기 구간의 상태를 저장한다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자성 랜덤 액세스 메모리 (MRAM)을 포함한다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자기 터널 접합(MTJ)을 갖는 메모리 유닛을 포함하고, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, 치수 감소, 보자력 장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는다. 일부 실시예에 있어서, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, MTJ는 치수 감소, 보 자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 두개를 갖는다. 일부 실시예에 있어서, 데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 임베디드 DRAM(eDRAM)을 포함한다. 일부 실시예에 있어서, 상기 방법은 데이터 메모리가 오류 정정 보호를 받고 있는지 판단하고; 데이터 메모리가 오류 정정 보호를 받고 있다는 설정된 경우에 ECC 체크 비트를 ECC 메모리에 저장하며; 데이터 메모리가 오류 정정 보호를 받고 있지 않는다고 설정된 경우에 연산 데이터를 ECC 메모리에 저장하는 것을 더 포함한다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함된다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함된다. 일부 실시예에 있어서, 메모리 시스템은 호스트 장치에 전기적으로 커플링된다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내지 200 나노미터 사이인 MTJ 및 종횡비가 1 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 상기 방법은, 데이터 보호 명령을 수신하고; 보호 대기 데이터 중의 각 데이터 워드에 사용되어 수신된 보호 명령에 대한 응답으로서: 데이터 워드에 관련되는 데이터 코드 워드의 주소를 인식하고; 상기 주소에 의하여 상기 데이터 워드가 데이터 메모리에 저장되었는지 판단하며; 상기 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 상기 데이터 워드를 판독하고; 상기 데 이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경우의 응답으로서: 상기 데이터 워드를 데이터 메모리 에 기록하고; 상기 데이터 워드에 대하여 ECC 인코딩 연산을 수행하며; ECC 인코딩 연산을 기반으로 데이터 코 드 워드를 생성하고; 상기 주소에 데이터 코드 워드를 데이터 메모리에 기록하며; ECC 인코딩 연산을 기반으로ECC 체크 비트를 생성하고; 생성된 ECC 체크 비트를 ECC 메모리 중의 대응되는 파티션에 기록하도록 구성된다. 일부 실시예에 있어서, 상기 방법은, 각 클리닝 대기 데이터 코드에 사용되어 수신된 클리닝 데이터 클리닝 명 령에 대한 응답으로서: 데이터 코드 워드의 시작 주소 및 대응되는 ECC 메모리 파티션을 인식하고; 데이터 메모 리로부터 시작 주소에 관련되는 데이터 워드를 판독하며; ECC 메모리로부터 대응되는 ECC 메모리 파티션에 관련 되는 ECC 체크 비트를 판독하고; 데이터 워드 및 ECC 체크 비트를 기반으로 ECC 디코딩 연산을 수행하며; ECC 디코딩 연산을 기반으로 데이터 워드에 오류가 포함되어 있는지 판단하고; 데이터 워드에 오류가 포함된다고 판 단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하되, 그 중 오류 정정 가 능 비트를 포함한 데이터 워드는 클리닝된 데이터 워드이며; 데이터 워드에 오류가 포함되지 않는다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하는 것을 포기하되, 그 중 데이 터 워드는 클리닝된 데이터 워드이고; 호스트가 클리닝된 데이터 워드를 청구하였는지 판단하고; 호스트가 클리 닝된 데이터를 청구하였다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 호스트와 전기적으로 커플링되 는 메모리 컨트롤러에 출력하며; 호스트가 클리닝된 데이터를 청구하지 않았다고 판단한 경우의 응답으로서, 클 리닝된 데이터 워드를 메모리 컨트롤러에 출력하는 것을 포기하는 것을 더 포함한다. 일부 실시예에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센터의 신경망 유사 시 스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템, 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다. 일부 실시예에 있어서, 메모리 시스템은, 제1 비트 오류율에 관련되는 제1 메모리 회로; 제2 비트 오류율에 관 련되되, 그 중 제1 비트 오류율은 제2 비트 오류율보다 큰 제2 메모리 회로; 및, 제1 및 제2 메모리 회로에 저 장되는 데이터 워드; 를 포함하고, 그 중, 데이터 워드는 제1 비트 오류율에 관련되는 제1 파티션 및 제2 비트 오류율에 관련되는 제2 파티션을 포함하며, 데이터 워드의 제1 파티션은 제1 메모리 회로에 저장되고, 데이터 워드의 제2 파티션은 제2 메모리 회로에 저장된다. 일부 실시예에 있어서, 메모리 시스템은 제1 메모리 회로 및 제2 메모리 회로에 전기적으로 커플링되는 데이터 클리닝 회로를 더 포함하고, 그 중, 데이터 클리닝 회로는 제1 메모리 회로를 제어하여 제1 오류율을 제3 오류 율까지 감소시키고, 데이터 클리닝 회로는 제2 메모리 회로를 제어하여 제2 오류율을 제4 오류율까지 감소시키 며, 제1 비트 오류율의 감소 정도는 제2 비트 오류율의 감소 정도보다 크게 구성된다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 크기의 제1 자기 터널 접합(MTJ) 및 제1 통로 종횡(W/L)비의 제1 MOS 트랜지스터를 갖는 제1 메모리 유닛을 포함하고, 제2 메모리 유닛은 제2 크기의 제2 MTJ 및 제2 W/L비의 제 2 MOS 트랜지스터를 갖는 제2 메모리 유닛을 포함하며, 제1 크기는 제2 크기보다 크고, 제1 W/L비는 제2 W/L비 보다 크게 구성된다. 일부 실시예에 있어서, 제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 제2 메모리 회로는 크기가 20 나노미터 내지 100 나노미터 사이인 MTJ 및 W/L가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 판독 전압, 제1 센싱 시간 및 제1 워드 라인(WL) 전압을 사용하 고, 제2 메모리 회로는 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용하며, 제1 판독 전압은 제2 판독 전압보다 크고, 제1 센싱 시간은 제2 센싱 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크게 구성된다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 기록 전압, 제1 기록 시간 및 제1 WL 전압을 사용하고, 제2 메모 리 회로는 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용하며, 제1 기록 전압은 제2 기록 전압보다 크고, 제1 기록 시간은 제2 기록 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크게 구성된다. 일부 실시예에 있어서, 부동 소수점 형식에서 제1 파티션은 부호 비트, 지수 비트 및 가수 비트의 상위 부분을 포함한다. 일부 실시예에 있어서, 정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함한다. 일부 실시예에 있어서, 부동 소수점 형식에서 제2 파티션은 가수 비트의 하위 부분을 포함한다. 일부 실시예에 있어서, 정수 형식에서 제2 파티션은 하위 비트를 포함한다. 일부 실시예에 있어서, 메모리 시스템의 조작 방법을 게시한 것으로서, 상기 메모리 시스템은 제1 메모리 회로 및 제2 메모리 회로를 포함하고, 상기 방법은, 제1 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제1 파티션을 판단하고; 제2 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제2 파 티션을 판단하되, 제1 비트 오류율은 제2 비트 오류율보다 크며; 데이터 워드의 제1 파티션을 제1 메모리 회로 에 저장하고; 데이터 워드의 제2 파티션을 제2 메모리 회로에 저장하는 것; 을 포함하며; 그 중, 제1 메모리 회 로는 제1 비트 오류율에 관련되고, 제2 메모리 회로는 제2 비트 오류율에 관련된다. 일부 실시예에 있어서, 상기 방법은, 제1 메모리 회로를 제어하여 제1 오류율을 제3 오류율까지 감소시키고; 제 2 메모리 회로를 제어하여 제2 오류율을 제4 오류율까지 감소시키는 것; 을 더 포함하고, 그 중, 제1 비트 오류 율의 감소 정도는 제2 비트 오류율의 감소 정도보다 크게 구성된다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 크기의 제1 MTJ 및 제1 통로 W/L비의 제1 MOS 트랜지스터를 갖는 제1 메모리 유닛을 포함하고, 제2 메모리 유닛은 제2 크기의 제2 MTJ 및 제2 W/L비의 제2 MOS 트랜지스터를 갖 는 제2 메모리 유닛을 포함하며, 제1 크기는 제2 크기보다 크고, 제1 W/L비는 제2 W/L비보다 크게 구성된다. 일부 실시예에 있어서, 제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 제2 메모리 회로는 크기가 20 나노미터 내지 100 나노미터 사이인 MTJ 및 W/L가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 상기 방법은, 제1 메모리 회로에서 제1 판독 전압, 제1 센싱 시간 및 제1 WL 전압을 사 용하고; 제2 메모리 회로에서 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용하는 것; 을 더 포함하고, 그 중, 제1 판독 전압은 제2 판독 전압보다 크고, 제1 센싱 시간은 제2 센싱 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크게 구성된다. 일부 실시예에 있어서, 상기 방법은, 제1 메모리 회로에서 제1 기록 전압, 제1 기록 시간 및 제1 WL 전압을 사 용하고; 제2 메모리 회로에서 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용하는 것; 을 포함하고, 그 중, 제1 기록 전압은 제2 기록 전압보다 크고, 제1 기록 시간은 제2 기록 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크게 구성된다. 일부 실시예에 있어서, 부동 소수점 형식에서 제1 파티션은 부호 비트, 지수 비트 및 가수 비트의 상위 부분을 포함한다. 일부 실시예에 있어서, 정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함한다. 일부 실시예에 있어서, 부동 소수점 형식에서 제2 파티션은 가수 비트의 하위 부분을 포함한다. 일부 실시예에 있어서, 정수 형식에서 제2 파티션은 하위 비트를 포함한다. 일부 실시예에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센터의 신경망 유사 시 스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템, 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다. 일부 실시예에 있어서, 메모리 시스템은, 데이터 입력; 멀티 레벨 셀(MLC) 배열; MLC 배열 및 데이터 입력에 전 기적으로 커플링되는 기록 회로; 기록 회로에 전기적으로 커플링되는 그레이 코드로부터 이진 코드로의 디코딩 회로; MLC 배열에 전기적으로 커플링되는 판독 회로; 판독 회로 및 데이터 입력에 전기적으로 커플링되는 이진 코드로부터 그레이 코드로의 인코딩 회로; ECC 체크 비트를 저장하도록 구성되는 메모리 회로; 메모리 회로 및 이진 코드로부터 그레이 코드로의 인코딩 회로에 전기적으로 커플링되는 ECC 인코더; 메모리 회로 및 그레이 코 드로부터 이진 코드로의 인코딩 회로에 전기적으로 커플링되고, 회복된 데이터를 출력하도록 구성되는 ECC 디코 더; 및, 메모리 시스템 중의 데이터 회복을 제어하도록 구성되는 데이터 클리닝 컨트롤러; 를 포함한다. 일부 실시예에 있어서, MLC 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물리적 상태를 가진다. 일부 실시예에 있어서, 메모리 유닛 회로는, NOR 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NAND 유닛으로 구 성된 플로팅 게이트 FLASH 유닛, NOR 유닛으로 구성된 전하 트랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화 메모리(PCM) 유닛 및 저항 랜덤 액세스 메모리(RRAM) 유닛으로부터 선택된 어느 하나이다.일부 실시예에 있어서, ECC 인코더 및 디코더는 해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선 택된 어느 하나를 사용한다. 일부 실시예에 있어서, 메모리 회로 및 MLC 배열은 다른 집접회로에 위치한다. 일부 실시예에 있어서, 메모리 회로는 MLC 배열의 소정 파티션에 위치한다. 일부 실시예에 있어서, 데이터 클리닝 회로는 환경 간섭 감지에 대한 응답 또는 호스트로부터 수신된 명령에 대 한 응답으로서, 소정 간격으로 데이터 클리닝 조작을 개시하도록 구성된다. 일부 실시예에 있어서, MLC에 대하여 데이터 클리닝을 수행하는 방법은, MLC로부터 데이터를 판독하되, 데이터 는 이진 코드 또는 아날로그 값으로 표시하고; 데이터를 그레이 코드로 변환하며; ECC 체크 비트를 저장하도록 구성된 메모리 회로로부터 대응되는 체크 비트 데이터를 판독하고; 정정 가능 오류가 그레이 코드 형식의 데이 터 중의 위치를 연산하여 정정하며; 정정된 데이터를 이진 코드 또는 정정된 아날로그 값으로 변환하고; 기록 회로를 통하여 정정된 데이터를 MLC 중의 데이터에 재기록하는 것; 을 포함한다. 일부 실시예에 있어서, MLC 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물리적 상태를 가진다. 일부 실시예에 있어서, 메모리 유닛 회로는, NOR 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NAND 유닛으로 구 성된 플로팅 게이트 FLASH 유닛, NOR 유닛으로 구성된 전하 트랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화 메모리(PCM) 유닛 및 저항 랜덤 액세스 메모리(RRAM) 유닛으로부터 선택된 어느 하나이다. 일부 실시예에 있어서, 상기 방법은, 해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선택된 어느 하나를 사용하여 ECC 인코딩 및 디코딩을 수행한다. 일부 실시예에 있어서, 메모리 회로 및 MLC 배열은 다른 집접회로에 위치한다. 일부 실시예에 있어서, 메모리 회로는 MLC 배열의 소정 파티션에 위치한다. 일부 실시예에 있어서, 상기 방법은 환경 간섭 감지에 대한 응답 또는 호스트로부터 수신된 명령에 대한 응답으 로서, 소정 간격으로 데이터 클리닝 조작을 개시한다. 일부 실시예에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센터의 신경망 유사 시 스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템, 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다."}
{"patent_id": "10-2021-7013943", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "하기 실시예에 대한 설명에 있어서, 도면을 설명의 일부분으로 참조하여 예시 방식으로 실시 가능한 특정 실시 예를 도시한다. 게시된 실시예의 범위를 벗어나지 않는 한, 다른 실시예가 사용될 수 있고, 구조적인 변경을 수 행할 수 있다. 도 1은 메모리 시스템을 포함한 메모리 시스템을 공개한 것이다. 일부 실시예에 있어서, 메모리 시스템 은 호스트 및 메모리 컨트롤러에 전기적으로 커플링된다. 일부 예에 있어서, 메모리 시스템 은 단일 결정 입자에 1GB 이상의 저장 공간을 포함할 수 있다. 일부 예에 있어서, 호스트 또는 메모리 컨트롤러는 데이터 클리닝 명령을 생성하여 메모리 시스템 에서 데이터 메모리에 대한 데이터 클리닝을 개시하거나, 또는 보호 명령을 생성하여 메모리 시스템 에서 데이터 메모리에 대한 보호를 개시할 수 있다. 일부 예에 있어서, 호스트 또는 메모리 컨트롤러(17 0)를 통하여 데이터 클리닝 개시 명령을 생성하는 조건을 절차화할 수 있다. 일부 예에 있어서, 호스트 또 는 메모리 컨트롤러를 통하여 보호 개시 명령을 생성하는 조건을 절차화할 수 있다. 예시적인 장점으로서, 메모리 시스템은 효율적인 오류 정정 및 데이터 클리닝을 실현할 수 있다. 예를 들 면, 하기에 설명된 바와 같이, 메모리 시스템의 예시적인 실시예와 게시된 데이터 클리닝 명령을 사용하지 않은 메모리 시스템을 비교할 때, 특정 조건(예를 들면 변화하는 환경)에 응답하여 2 내지 4배의 전력 소모를 줄일 수 있는 동시에 실질적인 성능을 낮추거나 면적을 늘릴 필요가 없다. 게시된 데이터 클리닝 명령을 사용하 지 않거나 또는 게시된 보호 명령을 사용하지 않은 메모리 시스템은 클리닝 또는 보호가 필요 없는 경우(예를 들면 비트 오류율이 시스템의 요구를 만족시키는 경우)에도 데이터 클리닝 또는 보호를 수행할 가능성이 있다. 이러한 메모리 시스템은 무차별하게 데이터를 보호 또는 클리닝하기 때문에(예를 들면 시스템 파워온 또는 파워 오프 기간), 조작 효율의 인하(예를 들면 전력 소모가 비교적 높거나, 속도가 비교적 느린 현상)를 초래할 수 있다. 일부 예에 있어서, 효율의 향상을 통하여 MRAM이 스핀 전달 토크(STT)를 사용하여 기록 조작을 수행하기 위한 설계 요구 사항을 낮출 수 있다. 다른 일 예에 있어서, 비교적 간단한 MTJ 제조 과정(예를 들면 장치 제조 원가 절감)을 사용함으로써 데이터 보존 오류를 줄일 수 있다. 또 다른 일 예에 있어서, 메모리 시스템을 사용함으로써 MRAM 장치의 요구 사항을 낮추어 선형 크기를 70%까지 줄일 수 있다. 본문에 사용되는 \"데이터 클리닝 명령(scrub data command)\"은 데이터 메모리에 대한 데이터 클리닝 조작을 개 시하도록 구성된 명령으로서, 특정 조건의 만족 여부 판정을 통하여 데이터 클리닝 명령을 생성하고 데이터 클 리닝 회로에 전송할 수 있다. 상기와 같은 특정 조건은 정상적인 조작 기간에 인식되는 조건으로서, 예를 들면 환경 조건, 시간 경과, 및 기지 데이터 중의 변화(예를 들면 본문의 설명과 같이)일 수 있다. 정상적인 조작은 판독 및 기록 조작, 열 시동 및 프리차지 작업, 업데이트 작업, 섹터 기록 및 지우기 작업, 결함 회복 조작, 및 사용 평준화(wear-leveling) 조작을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기와 같은 특정 조전을 만족시키지 않을 경우, 데이터 클리닝 명령을 생성하지 않음으로써, 불필요한 데이터 클리닝을 방지할 수 있다. 예를 들면, 종래의 메모리 시스템에 있어서, 시스템 파워온 또는 파워오프 기간에 자동적으로 데이터를 클리닝 할 수 있다. 게시된 메모리 시스템은, 데이터 클리닝 명령을 수신하였을 때에만 응답하여 데이터를 클리닝하고; 파워온 또는 파워오프로만은 데이터 클리닝 명령이 생성되지 않을 수 있다. 본문에 사용된 \"보호 명령(protect command)\"은 데이터 메모리의 데이터 보호를 개시하도록 구성된 명령이다. 특정 조건의 만족 여부 판정을 통하여 보호 명령을 생성하고 데이터 클리닝 회로에 전송할 수 있다. 상기와 같 은 특정 조전을 만족시키지 않을 경우, 보호 명령을 생성하지 않음으로써, 불필요한 인코딩을 방지할 수 있다. 예를 들면, 종래의 메모리 시스템에서, 사전 설정값에 의하여 데이터를 보호할 수 있다. 게시된 메모리 시스템 은, 보호 명령을 수신하였을 때에만 응답하여 데이터를 보호할 수 있다. 예를 들면, 메모리 시스템에 포함된 고성능 MRAM은 효율적으로 보호 및 클리닝을 수행할 수 있고, 더욱 빠 른 속도와 더욱 높은 효율의 메모리를 요구(예를 들면 높은 대역폭 및 낮은 지연 시간, 신경망 유사 모델 압축 후 여전히 높은 성능을 가짐, 고온 환경에서도 고성능 및 중단 없이 데이터를 액세스할 수 있음)하는 인공 지능 엣지 연산(edge-AI)(예를 들면 스마트 스피커, 드라이빙 레코더, 드록, 로봇, 자율 주행 자동차) 또는 신경망 유사 응용에 더욱 효과적으로 적용될 수 있다. 기록 메커니즘이 비확정적인 메모리 기술은 높은 비트 오류율 (BER)의 문제를 직면하게 된다. 메모리 시스템은 게시된 데이터 클리닝 및 보호 방법을 사용함으로써, 자 율 주행 자동차와 같은 시스템에서 더욱 안정적인 조작이 가능하도록 할 수 있다. 메모리 시스템은 데이터 클리닝 회로, 데이터 메모리 및 ECC 메모리를 포함한다. 일부 실 시예에 있어서, 데이터 메모리는 컴퓨터 시스템 중의 랜덤 액세서 메모리(RAM)이다. 일부 실시예에있어서, 데이터 메모리 및 ECC 메모리는 비휘발성 RAM이다. 일부 실시예에 있어서, 데이터 클리닝 회로는 데이터 클리닝을 수행하는 과정 중, 데이터 메모리의 판 독 및 기록 액세스에 영향을 주지 않을 수 있다. 메모리 데이터를 액세스하는 동시에 데이터 보호 또는 데이터 클리닝을 수행함으로써, 메모리 오류(예를 들면 가지 터널 접합(MTJ) 오류)를 줄일 수 있고, 관건 회로의 지연 을 증가하지 않을 수 있다(예를 들면 비교적 높은 판독 및 기록 속도로 데이터를 클리닝하고, 정격 판독 및 기 록 속도에 영향을 주지 않은 상황 하에 데이터를 클리닝함). 예를 들면, 지연 감소는 메모리 시스템이 초당 TB 의 대역폭에서 조작하도록 허용할 수 있다. 일부 실시예에 있어서, 데이터 클리닝 회로는 ECC 디코더 회로 및 로컬 버퍼를 포함하여, 코드 워드 내의 ECC 코드에 관련되는 현재 위치를 일시적으로 기록할 수 있다. 일부 실시예에 있어서, 데이터 메모리는 복 수의 서브 회로로 구분되고, 통상적으로 메모리 뱅크로 불리운다. 각 메모리 뱅크는 기타 메모리 뱅크와 독립적 으로 조작하도록 구성된다. 일 예로, 데이터 보호 또는 클리닝 조작 기간에, 메모리 시스템은 호스트(예를 들면 인공 지능 엣지 연산 (edge-AI) 시스템)으로부터 데이터 액세스 명령을 수신할 수 있다. 진행 중인 데이터 보호 또는 데이터 클리닝 조작이 하나의 메모리 뱅크에서 수행될 때, 데이터 액세스 명령은 다른 하나의 데이터 메모리 뱅크 상의 조작 (예를 들면 데이터 판독, 데이터 기록)에 관련된다. 상기와 같은 경우, 진행 중인 데이터 보호 또는 데이터 클 리닝 조작은 데이터 액스세와 동시에 진행될 수 있다. 진행 중인 데이터 보호 또는 데이터 클리닝 조작이 동일한 데이터 메모리 뱅크에서 수행될 때, 데이터 액세스 명령은 데이터 메모리 뱅크 상의 조작(예를 들면 데이터 판독, 데이터 기록)에 관련된다. 상기와 같은 경우, 데 이터 클리닝 컨트롤러는 데이터 보호 또는 데이터 클리닝 조작을 일시적으로 정지하고, 데이터 메모리 뱅 크에 대한 제어권을 예를 들면 판독 조작 또는 기록 조작과 같은 데이터 액세스 조작에 넘겨줄 수 있다. 데이터 액세스 조작을 완성한 후, 데이터 클리닝 컨트롤러는 데이터 메모리 뱅크에 대한 제어권을 다시 넘겨받아 일시 적으로 정지되었던 데이터 보호 또는 데이터 클리닝 조작을 중단 전 ECC 코드 워드의 위치(예를 들면 대응되는 주소)로부터 재시작할 수 있다. 일부 예에 있어서, 상기 기간 내에, 데이터 클리닝 컨트롤러는 다른 메모 리 뱅크에서 데이터 보호 또는 데이터 클리닝 조작을 수행할 수 있다. 일부 예에 있어서, 데이터 클리닝 회로 또는 호스트(예를 들면 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 시스템 온 칩(SoC), 프로그래밍 가능 프로세서, 주문형 집적회로, 또는 마이크로 컨트롤러)는 데이터 메모리가 보호를 받고 있는지 판단(예를 들면 데이터 클리닝 회로 또는 호스트가 ECC 메모리 중의 버퍼를 검사하여 대응 되는 구간이 오류 정정 보호를 받고 있는지 확인)하도록 구성되고, ECC 메모리는 데이터 메모리가 보호를 받고 있다고 판단한 경우에 ECC 체크 비트를 저장하며, 데이터 메모리가 보호를 받고 있지 않는다고 판단한 경우에 연산 데이터를 저장하도록 구성된다. 예를 들면, 데이터 메모리 중의 연산 데이터가 보호를 받지 않는 경우(예 를 들면 ECC가 필요하지 않음), ECC 메모리는 추가적인 연산 데이터를 저장하기 위하여 사용될 수 있다. 도면에 도시된 바와 같이, 데이터 클리닝 회로는 ECC 메모리 및 데이터 메모리에 전기적으로 커플링된다. 예시적인 장 점으로서, 제품이 가혹한 환경에서 사용되지 않을 것으로 예상되는 경우(예를 들면 고온 또는 강한 자기장 환경 에서 사용되는 않는 웨어러블 전자기기), ECC 메모리의 데이터 저장 용량을 호스트 시스템에 넘겨줄 수 있다. 일부 예에 있어서, ECC 메모리는 제1 시간에는 연산 데이터를 저장하고, 데이터 보호 명령의 개시에 응답하여 ECC 메모리를 업데이트하여 ECC 체크 비트를 저장하도록 구성된다. 상기와 같은 예에 있어서, 연산 데이터를 데 이터 메모리 중의 공백 구역, 시스템 중의 다른 저장 장치로 이동하거나, 또는 데이터 네트워크를 통하여 원격 저장 장치로 이동할 수 있다. 상기와 같은 방식이 모두 사용 불가능한 경우, 메모리 시스템은 호스트로 오류 정 보를 송신할 수 있다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함된다. 예를 들면, 데이터 메모 리 및 ECC 메모리는 다른 칩에 포함된다. 일부 실시예에 있어서, 데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함된다. 예를 들면, 데이터 메모리 및 ECC 메모리는 같은 칩에 포함된다. 다른 일 예에 있어서, 데이 터 메모리 및 ECC 메모리는 같은 메모리 배열에 포함된다. 예를 들면, 데이터 메모리는 배열의 제1 부분에 포함 되고, ECC 메모리는 배열의 제2 부분에 포함된다. 본문에 기재된 바와 같은 고효율 오류 정정 및 데이터 클리닝의 장점을 달성함으로써, 메모리 유닛은 재기록 내 구성 또는 성능을 향상하고, 전력 소모를 줄이거나, 또는 상기 특성의 조합 효과를 실현하도록 구성될 수 있다. 이는 메모리 시스템의 오류율을 줄이지 않고도 달성할 수 있다(예를 들면 게시된 시스템의 고효율 오류 정정 및데이터 클리닝은 적어도 상기와 같은 특성에 관련되는 오류율의 증가를 해소할 수 있다). 예를 들면, 기록 조작의 전압 수준을 5 내지 50% 낮출 수 있고, 메모리 시스템의 오류율을 줄이지 않는 상황 하 에, 메모리 유닛의 재기록 내구성을 향상하고 전력 소모를 줄일 수 있다(예를 들면 추가적인 전력 설계가 없고, 기록 조작 기간 내의 오작동 가능성을 줄이지 않는 상황 하에, 기록 전압 또는 기록 시간만으로도 장치와 회로 사이의 불일치 및/또는 랜덤 STT 효과를 줄일 수 있다). 다른 일 예에 있어서, 기록 유닛의 판독 조작의 전압 수준을 5 내지 50% 높이거나, 또는 판독 시간을 5 내지 50% 낮출 수 있고, 메모리 시스템의 오류율을 줄이지 않 는 상황 하에, 판독 성능을 향상시킬 수 있다(예를 들면 추가적인의 전력 설계가 없는 상황 하에, 판독 전압 또 는 판독 시간만으로도 장치와 회로 사이의 불일치 및 판독 간섭 오류를 줄일 수 있다). 일부 예에 있어서, 1MB 배열을 사용하는 경우, 판독 성능을 초당 7GB 이상으로 향상시킬 수 있다. 일부 실시예에 있어서, 데이터 메모리는 일부분 자성 랜덤 액세스 메모리(MRAM)을 포함할 수 있다. 일부 실시예 에 있어서, ECC 메모리도 일부분 MRAM을 포함할 수 있다. 일부 예에 있어서, 데이터 메모리 및 ECC 메모리로부 터 선택된 적어도 하나는 자기 터널 접합(MTJ)을 갖는 메모리 유닛을 사용하고, 10-12 내지 10-2 사이의 비트 오 류율을 갖는 메모리 유닛에 비하여, 치수 감소, 보자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부 터 선택된 특성 중의 하나를 갖는다. 일부 예에 있어서, 데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내 지 200 나노미터 사이인 MTJ 및 종횡비가 1 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 일부 실시예에 있어서, 데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 임베디드 DRAM(eDRAM)을 포함할 수 있다. 일부 실시예에 있어서, ECC 메모리는 SRAM, DRAM 또는 eDRAM을 포함할 수 있다. 예를 들면, SRAM, DRAM 또는 eDRAM은 메모리 유닛을 포함할 수 있고, 서브마이크로미터(예를 들면 28 나노미터 및 그 이하)의 기술로 제조되며, 비트 오류율이 10-16 내지 10-10 사이이다. 따라서, 메모리 시스템 은 전력, 면적, 성능 또는 소프토 오류율(예를 들면 판독 간섭, 기록 오류, 보존 오류) 등 측면의 최적화 를 희생하지 않고도 SRAM, DRAM 또는 eDRAM 공법 기술을 비교적 작은 기술 노드로 축소할 수 있다. 또한, 메모 리 시스템을 사용함으로써 비교적 작은 기술 노드의 SRAM, DRAM 또는 eDRAM은 더욱 광범위한 온도 구간에 서 작동하고 복사에 더욱 강하게 견딜 수 있다. 일부 실시예에 있어서, 데이터 클리닝 회로는 수신된 데이터 클리닝 명령에 대한 응답으로서, 메모리 중의 오류 를 정정하도록 구성된다. 데이터 메모리가 데이터 클리닝이 필요하지 않는 경우(예를 들면 비트 오류율(예를 들 면 사용 가능 비트 오류율(UBER)이 시스템 요구를 충분히 만족하는 경우)에도, 게시된 데이터 클리닝 명령을 사 용하지 않은 메모리 시스템을 데이터를 클리닝할 수 있다. 이러한 메모리 시스템은 무차별하게 데이터를 클리닝 하기 때문에 효율의 인하(예를 들면 전력 소모가 비교적 높거나, 속도가 느려지는 현상)를 초래할 수 있다. 수 신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 메모리 중의 오류를 정정하도록 구성되는 데이터 클리닝 회로를 포함함으로써, 효과적으로 데이터를 클리닝하고 불필요한 클리닝을 방지할 수 있다. 일부 실시예에 있어서, 오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 길다. 예를 들면, 정상적인 액세스 기간의 블록은 ECC 코드 워드의 일부분으 로서, 상기와 같은 블록이 ECC의 보호를 받도록 한다. 다시 말하면, 정상적인 액세스 기간(예를 들면 정상 액세 스 워드 부분 액세스)에서는 전반 ECC 코드 워드를 사용하지 않는다. 기록 조작을 처리하기 위하여 여러가지 방 법을 사용할 수 있는 바, 예를 들면, 코드 워드의 길이는 8192비트의 길이를 가질 수 있고, 인코딩 되지 않은 워드는 64비트의 길이를 가질 수 있다. 일부 실시예에 있어서, 데이터 메모리는 복수의 페이지로 구분되고, 각 페이지는 ECC 코드 워드 길이의 크 기(예를 들면 8192비트)를 가진다. 호스트(예를 들면 인공 지능 엣지 연산(edge-AI) 시스템)가 데이터 워드(예 를 들면 길이가 64비트인 워드)를 포함한 기록 명령을 발송한 경우, 데이터 클리닝 컨트롤러는 각 페이지 중의 추가적인 비트(예를 들면 페이지 표기 비트)를 사용하여 데이터 워드의 목표 페이지를 \"미보호 (unprotected)\"로 표기한다. 데이터 클리닝 컨트롤러가 \"미보호\" 페이지에서 데이터 클리닝 조작을 시작할 때, 대응되는 ECC 메모리 중의 ECC 체크 비트 데이터를 바로 사용하지 않는다. 이와 반대로, 데이터 클리 닝 컨트롤러는 우선 보호 조작을 수행하여 새로운 페이지 데이터와 대응되는 한 조의 ECC 체크 비트를 생성하고, 데이터 클리닝 조작을 수행하기 전에 페이지 표기 비트를 \"미보호(unprotected)\"로부터 \"보호 (protected)\"로 업데이트한다. 예시작인 장점으로서, 오류 정정 기간에 있어서, 비교적 긴 코드 워드 길이는 효율을 향상시킬 수 있는 바, 다 시 말하면, 비교적 적은 수량의 ECC 체크 비트만으로도 원시 비트 오류율(RBER)을 필요한 UBER로 수정할 수 있다. 따라서, 메모리 시스템의 크기를 줄이고 원가를 절감할 수 있다. 일부 실시예에 있어서, 데이터 클리닝 회로는 데이터 버퍼, ECC 연산 엔진 및 데이터 클리닝 컨 트롤러를 포함한다. 데이터 클리닝 회로는 코드 워드 길이에 관련되는 코드 워드를 사용하여 데이터 메모 리 중의 오류를 정정하도록 구성된다. 예를 들면, 데이터 클리닝 명령을 개시할 때, 데이터 메모리로부터 ECC 코드에 관련되는 모든 데이터 페이 지(예를 들면 ECC 페이지)를 판독하고, ECC 메모리로부터 상기 ECC 페이지에 관련되는 ECC 체크 비트를 판 독한다. 이어서, 데이터 버퍼를 통하여 데이터 워드와 ECC 체크 비트를 ECC 연산 엔진으로 발송한다. 일부 예에 있어서, 데이터 버퍼는 선입선출(FIFO) 메모리로 구성될 수 있다. 일부 예에 있어서, ECC 연산 엔진이 ECC 디코딩 조작을 수행하고 있는 경우, 데이터 메모리 중의 데이터 워드를 판독하는 정상적 인 데이터 액세스(예를 들면 호스트 또는 메모리 컨트롤러부터 수신된 판독 청구)를 일시적으로 정지할 수 있다. ECC 연산 엔진이 ECC 페이지를 디코딩한 후, 정정 가능 오류가 감지된다. 이어서, ECC 연산 엔진이 감지한 오류의 수량 및 위치를 데이터 클리닝 컨트롤러로 송신할 수 있다. 정확한 데이터를 데이터 메모리 중의 대응되는 위치에 재기록함으로써(예를 들면 데이터 클리닝 컨트롤러를 사용하여), 모든 감지된 오류 를 정정할 수 있다. 도 2는 실시예에 따른 데이터 메모리 및 ECC 메모리를 도시한 것이다. 일부 실시예에 있어서, ECC 메모리 는 복수의 파티션을 포함하고, 데이터 메모리는 복수의 메모리 주소 범위를 포함하며, 각 파티션은 데이터 메모 리 중의 하나의 메모리 주소 범위에 대응된다. 예를 들면, ECC 메모리는 ECC 체크 비트 파티션을 포함하고, 데이터 메모리는 ECC 코드 워드를 포함한다. ECC 체크 비트 파티션은 ECC 코드 워드 에 관련되는 하나의 메모리 주소 범위에 대응될 수 있다. 일부 실시예에 있어서, ECC 체크 비트 파티션은 복수의 ECC 비트를 포함하고, ECC 비트의 수량은 데이터 클리닝 알고리즘에 관련되는 ECC 인코딩 방법을 기반으로 한다. 예를 들면, 데이터 클리닝 알고리즘은 Bose, Chaudhuri 및 Hocquenghem(BCH) 코드 및 저밀도 패리티 체크(LDPC) 코드 중의 하나이다. 일 예에 있어서, BCH(8640, 8192, 32) 코드 중, 448개 ECC 비트는 8192비트 중의 각 ECC 코드 워드(예를 들면 ECC 페이지)에 관련되고, ECC 코드 워드 중의 오류를 최대 32개 까지 정정할 수 있다. 예시적인 장점으로서, 상기 인코딩 방안을 실현하 기 위하여 5.2%의 면적을 사용하여 ECC 체크 비트를 저장하여야 하고, 이에 비하여, 64비트 워드에서 2비트 ECC 를 사용하는 시스템에서는 20% 이상의 면적을 사용하여야 한다. 예를 들어, 이하에서는 BCH 인코딩의 예를 설명하고자 한다. 데이터 클리닝 회로를 사용하여 BCH 인코딩 및 디 코딩을 수행한다. n-k 차원 상태 벡터 R(t) = (rn-k-1(t), rn-k-1(t), ... , r1(t), r0(t))T, 그 중, ri(t)는 제i 개 알림 버퍼가 시간 t에서의 상태를 의미하고, u(t)는 시간 t에서의 단일 비트 입력을 의미한다. R(t + 1)는 하기 와 같이 표시된다. , 그 중, 행렬 A는"}
{"patent_id": "10-2021-7013943", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "벡터 b는 b = (gn-k-1, gn-k-2,..., g1, g0)T. 재귀적으로, R(t + p)는 하기와 같이 계산된다."}
{"patent_id": "10-2021-7013943", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "일부 실시예에 있어서, ECC 메모리는 한 조의 버퍼를 포함한다. 각 버퍼는 하나의 ECC 코드 워드에 대응된다. 각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응된다. 각 버퍼는 상기 구간의 상태를 저장한다. 예 를 들면, 버퍼는 페이지 표기 비트를 저장할 수 있다. 일부 실시예에 있어서, 데이터 메모리는 대체적으로 데이터 메모리와 유사하고, ECC 메모리는 대체적으로 ECC 메모리와 유사하다. 비록 블록으로 데이터 메모리 및 ECC 메모리를 도시하였지만, 본 발명 의 범위를 벗어나지 않는 한, 데이터 메모리 및 ECC 메모리는 하나 또는 복수의 메모리 배열에 포함될 수 있다. 일부 실시예에 있어서, 메모리 시스템은 환경 조건을 감지하고 감지된 환경 조건을 기반으로 데이터 클리 닝 명령을 생성하도록 구성되는 환경 간섭 센서를 포함한다. 일부 실시예에 있어서, 환경 조건은 온도 및 자기장으로부터 선택된 적어도 하나를 포함한다. 일부 실시예에 있어서, 환경 간섭 센서는 데이터 클리닝 컨트 롤러(예를 들면 데이터 클리닝 컨트롤러)에 포함된다. 예를 들면, 환경 간섭 센서는 온도의 임계값(예를 들면 임계 비트 오류율에 관련되는 임계 온도) 도달 여부를 감지한다. 온도가 임계값에 도달하였음이 감지되였을 때, 이에 응답하여 데이터 클리닝 컨트롤러는 데이터 클리 닝 명령을 형성하여 데이터 메모리의 데이터 클리닝을 개시한다. 다른 일 예에 있어서, 환경 간섭 센서는 자기장의 임계값(예를 들면 임계 비트 오류율에 관련되는 임계 자기장 강도) 도달 여부를 감지한다. 자기장이 임계값에 도달하였음이 감지되였을 때, 이에 응답하여 데이터 클리닝 컨 트롤러는 데이터 클리닝 명령을 형성하여 데이터 메모리의 데이터 클리닝을 개시한다. 일부 실시예에 있어서, 데이터 클리닝 회로는 기지 데이터(예를 들면 호스트 또는 메모리 시스템의 기지 데이터, 소정 데이터(예를 들면 0과 1이 교체로 배치된 바둑판형 데이터)) 중의 변화를 감지하고, 감지된 변화 를 기반으로 데이터 클리닝 명령을 생성하도록 구성된다. 예를 들면, MRAM은 강한 자기장(예를 들면 100 내지 1000 에르스텟(Oersted) 이상의 자기장)에 민감하고, 강한 자기장은 기지 데이터에 관련되는 오류 가능성을 증 가시킨다. 다른 일 예에 있어서, 메모리는 고온(예를 들면 150 섭씨도 이상의 온도)에 민감하고, 고온은 메모리에 관련되 는 오류 가능성을 증가시킨다. 환경 간섭 센서는 온도의 특정 온도 임계값 도달 여부를 감지하고, 데이터 클리 닝 개시 명령을 생성하여 고온으로 인하여 초래된 오류 데이터를 정정할 수 있다. 비록 자기장 및 온도를 예시적인 변수로 사용하여 메모리에 관련되는 오류 가능성을 증가시킬 수 있는 환경 조 건 검측을 설명하였으나, 환경 간섭 센서는 기타 조건을 감지할 수도 있다. 예를 들면, 환경 간섭 센서는 전리 방사선을 감지할 수 있고, 전리 방사선은 전하로 인한 메모리 회로 데이터 손실을 초래할 수 있다. 다른 일 예 에 있어서, 환경 간섭 센서는 기계적 응력 오프셋을 감지할 수 있다. 예시적인 장점으로서, 센서 및 프로그래밍 가능한 폐쇄 루프 제어는 메모리(예를 들면 MRAM)를 관리하여 고온, 온도 파동, 자기장 또는 기타 간섭으로 인한 영향을 줄일 수 있다. 따라서, 보상 회로를 추가하지 않는 상황 하 에, 비교적 높은 온도에서 또는 비교적 광범위한 온도 범위에서 조작이 가능하고 내구성을 향상시킬 수 있다. 예를 들면, 실온에 가까운 환경에서, 환경 간섭 센서는 데이터 클리닝이 수행할 필요가 전혀 없다고 판단할 수 있다(예를 들면 클리닝에 0%의 메모리를 사용). 하지만 125 섭씨도에서는, 60%의 고유 보유 능력(intrinsic retention capability)을 갖는 메모리 장치(MTJ 포함)는 2%의 추가적인 액세스 조작만으로도 모든 데이터를 클 리닝할 수 있다. 이에 비하여, 기타 시스템은 약 20%의 추가적인 조작을 수행하여야만 유사한 상황에서 오류를 정정할 수 있다. 일부 실시예에 있어서, 메모리 시스템은 경과된 시간을 추적하고, 경과된 시간이 타이밍 임계값을 초과하 는지 판단하며, 경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데이터 클리닝 명령을 생성하도록 구성되 는 타이머 회로를 더 포함한다. 예를 들면, 메모리의 비트 오류율(BER)과 시간은 비례적으로 증가하고(예 를 들면 BER는 누적되는 것임), 또한 타이밍 임계값은 임계 BER(예를 들면 시스템 BER 요구)에 대응된다. 타이머 회로는 시작 시간(즉 ECC 체크 비트의 생성 시간) 이후의 경과 시간(예를 들면 1마이크로초 내지 100시 간 사이)을 추적하고, 데이터 메모리에 누적된 BER가 ECC 방법으로 정정하지 못할 정도에 이르기 전에 데이터 클리닝 개시 명령을 생성한다. 일부 실시예에 있어서, 타이머 회로 데이터 클리닝 컨트롤러(예를 들면 데 이터 클리닝 컨트롤러)에 포함된다. 도 3은 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 방법은 데이터 보호 명령을 수신 하는 302 단계를 포함한다. 예를 들면, 데이터 클리닝 회로, 호스트 또는 메모리 컨트롤러로부 터 보호 명령을 수신한다. 다른 일 예에 있어서, 데이터 메모리의 보호가 필요하다고 판단(예를 들면 온도, 자 기장, 타이밍 임계값, 비트 오류율 임계값 도달)한 후, 보호 명령을 수신한다. 예시적인 장점으로서, 메모리 시스템은 효율적인 오류 정정 및 데이터 클리닝을 실현할 수 있다. 예를 들면, 게 시된 데이터 클리닝 명령 또는 게시된 보호 명령을 사용하지 않는 메모리 시스템에 비하여, 메모리 시스템(10 0)의 예시적인 실시예는 실질적인 성능을 낮추거나 면적을 증가하지 않고도 전력 소모를 4배 줄일 수 있다. 게 시된 데이터 보호 명령을 사용하지 않은 메모리 시스템은 보호가 필요 없는 경우(예를 들면 비트 오류율이 이미 시스템의 요구를 만족시킬 때)에도 데이터 보호를 수행할 가능성이 있다. 이러한 메모리 시스템은 무차별하게 데이터를 보호하기 때문에, 효율이 떨어질 수 있다(예를 들면 전력 소모가 비교적 높거나 속도가 느려짐). 예를 들면, 보호 명령이 수신되지 않았을 때, 데이터 클리닝 회로 또는 ECC 체크 비트를 저장하는 메모리의 일부분 또는 전부가 셧다운될 수 있다. 데이터 보호 명령을 사용함으로써, 효과적으로 데이터를 보호할 수 있고, 불필 요한 보호를 방지할 수 있다. 일부 실시예에 있어서, 수신된 보호 명령에 대한 응답으로서, 보호 대기 데이터 중의 각 데이터 워드에 대하여 방법을 수행한다(304 단계). 예를 들면, 각 보호 대기 데이터 워드는 데이터 메모리의 일부분일 수 있는 바, 예를 들면 데이터 메모리 중 비교적 민감한 비트 오류율을 갖는 일부분일 수 있다. 다른 일 예에 있어 서, 각 보호 대기 데이터 워드는 데이터 메모리의 전체일 수 있다. 일부 실시예에 있어서, 순환적으로 복 수의 워드를 보호할 수 있다. 일부 실시예에 있어서, 병렬적으로 복수의 워드를 보호할 수 있다. 일부 실시예에 있어서, 방법은 상기 데이터 워드에 관련되는 데이터 코드 워드의 주소를 인식하는 306 단 계를 포함한다. 예를 들면, 보호 명령은 보호 대기 데이터에 관련되는 주소 범위를 포함한다. 다른 일 예에 있 어서, 호스트가 ECC 코드 워드에 관련되는 주소(예를 들면 호스트가 메모리 중 시스템 기능에 대하여 비교 적 중요한 부분을 판정)를 인식한다. 일부 실시예에 있어서, 방법은 주소에 의하여 데이터 워드가 데이터 메모리에 저장되었는지 판단하는 308 단계를 포함한다. 예를 들면, 보호 명령에 데이터 워드가 데이터 메모리에 저장되었는지 지시하는 비트를 추가 한다. 다른 일 예에 있어서, 데이터 클리닝 회로는 보호 대기 데이터 워드가 데이터 메모리에 저장되 었는지 판단한다. 일부 실시예에 있어서, 방법은 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 데이터 워드를 판독하는 310 단계를 포함한다. 예를 들면, 판독된 데이터는 버퍼 메모리에 저장된다. 다른 일 예에 있어서, 데이터 클리닝 회로는 보호 대기 데이터 워드가 데이터 메모리에 저 장되었다고 판단한 경우, 데이터 메모리로부터 보호 대기 데이터 워드를 판독한다. 일부 실시예에 있어서, 방법은 데이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경우의 응답으로 서, 데이터 워드를 수신(312a 단계)하고, 데이터 워드를 데이터 메모리에 기록(312b 단계)하는 312 단계를 포함 한다. 예를 들면, 데이터 클리닝 회로는 데이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경우 데이터 워드를 데이터 메모리에 기록한다. 일부 실시예에 있어서, 기록 및 보호 대기 데이터 워드는 호스트로부터 제공될 수 있다. 일부 실시예에 있어서, 방법은 데이터 워드에 대하여 ECC 인코딩 연산을 수행하는 314 단계를 포함한다. 예를 들면, 데이터 클리닝 알고리즘을 기반으로, 보호 대기 데이터 워드를 데이터 클리닝 알고리즘에 관련되는 ECC 인코딩 알고리즘에 의하여 인코딩한다. 일부 실시예에 있어서, 방법은 ECC 인코딩 연산을 기반으로 데이터 코드 워드를 생성하는 316 단계를 포함 한다. 예를 들면, ECC 임코딩 연산을 기반으로 ECC 코드 워드를 생성한다. 일부 실시예에 있어서, 방법은 상기 주소에 데이터 코드 워드를 데이터 메모리로 기록하는 318 단계를 포 함한다. 예를 들면, 상기 주소에 ECC 코드 워드를 데이터 메모리에 기록한다.일부 실시예에 있어서, 방법은 ECC 인코딩 연산에 의하여 ECC 체크 비트를 생성하는 320 단계를 포함한다. 예를 들면, ECC 인코딩 연산에 의하여, ECC 체크 비트 파티션에 관련되는 ECC 체크 비트를 생성한다. 일부 실시예에 있어서, 방법은 생성된 ECC 체크 비트를 ECC 메모리 중의 대응되는 파티션에 기록한다. 예 를 들면, ECC 체크 비트를 ECC 체크 비트 파티션에 기록한다. 일부 실시예에 있어서, 보호 명령의 지시를 완성하여 데이터 메모리를 보호한 후, 호스트로 완성 신호를 발송한다. 일부 실시예에 있어서, 집적회로의 패킹 조작 전에 방법을 수행하여 집적회로의 메모리에 기록된 데이터를 보호한다. 예시적인 장점으로서, 방법을 사용하는 메모리 시스템은 장기적인 저장이 필요하거나, 또는 표 준 패키징 방법 과정(예를 들면 260℃, 90초)을 수행하여야 하는 경우에 특히 효과적으로 적용될 수 있다. 예를 들면, MRAM 및 PCM과 같은 비휘발성 메모리에 저장되는 데이터는 패키징 조작 후에 비교적 높은 오류율을 가질 수 있다. 일부 실시예에 있어서, 집적회로를 장기간 저장한 후 방법을 수행하여 집적회로의 메모리에 기록된 데이터 를 보호한다. 생성된 ECC 체크 비트를 이용하여, 저장 기간 내에 누적된 오류를 제거하고, 제품의 데이터 보존 사양을 향상시킬 수 있다. 도 4는 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 방법은 데이터 클리닝 명령을 수 신하는 402 단계를 포함한다. 예를 들면, 데이터 클리닝 회로, 호스트 또는 메모리 컨트롤러로 부터 데이터 클리닝 명령을 수신한다. 다른 일 예에 있어서, 임계값(예를 들면 온도, 자기장, 타이밍 임계값, 비트 오류율 임계값)에 도달한 후, 데이터 클리닝 컨트롤러는 데이터 클리닝 명령을 송신한다. 예시적인 장점으로서, 메모리 시스템은 효율적인 오류 정정 및 데이터 클리닝을 실현할 수 있다. 예를 들면, 게 시된 데이터 클리닝 명령을 사용하지 않는 메모리 시스템에 비하여, 상기에 설명한 바와 같이, 특정 조건에 대 한 응답으로서, 실질적인 성능을 희생하거나 또는 면적을 증가하지 않는 상황 하에, 메모리 시스템의 예시 적인 실시예는 전력 소모를 4배 줄일 수 있다. 게시된 데이터 클리닝 명령을 사용하지 않는 메모리 시스템은 클 리닝이 필요하지 않는 상황(예를 들면 오류율이 시스템 요구에 도달하였을 때)에서도 데이터를 클리닝하거나 보 호할 가능성이 있다. 이러한 메모리 시스템은 무차별하게 데이터를 클리닝하기 때문에, 효율이 떨어질 수 있다 (예를 들면 전력 소모가 비교적 높거나 속도가 느려짐). 예를 들면, 일부분 또는 전부 데이터 클리닝 회로 또는 ECC 체크 비트를 저장하는 메모리는 데이터 클리닝 명령을 수신하지 않았을 때 셧다운될 수 있다. 데이터 클리 닝 명령을 사용함으로써, 데이터를 효과적으로 클리닝하고 불필요한 클리닝을 방지할 수 있다. 일부 실시예에 있어서, 수신된 데이터 클리닝 명령에 대한 응답으로서, 각 클리닝 대기 데이터 워드에 대하여 방법을 수행한다(404 단계). 예를 들면, 각 클리닝 대기 데이터 워드는 데이터 메모리의 일부분일 수 있는 바, 예를 들면 데이터 메모리 중 비교적 민감한 비트 오류율을 갖는 일부분일 수 있다. 다른 일 예에 있어 서, 각 클리닝 대기 데이터 워드는 데이터 메모리의 전체일 수 있다. 일부 실시예에 있어서, 순환적으로 복수의 클리닝 대기 워드를 클리닝할 수 있다. 일부 실시예에 있어서, 병렬적으로 복수의 클리닝 대기 워드를 클리닝할 수 있다. 일부 실시예에 있어서, 방법은 데이터 코드 워드의 시작 주소를 인식(406a 단계)하고, 대응되는 ECC 메모 리 파티션을 인식(406b 단계)하는 406 단계를 포함한다. 예를 들면, 데이터 클리닝 명령에는 클리닝 대기 데이 터에 관련되는 주소를 포함한다. 다른 일 예에 있어서, 호스트가 ECC 코드 워드에 관련되는 주소 및 ECC 체크 비트 파티션(예를 들면 호스트가 메모리 중 시스템 기능에 대하여 제일 중요한 부분을 판정)를 인식 한다. 일부 실시예에 있어서, 방법은 상기 데이터 메모리로부터 시작 주소에 관련되는 데이터 워드를 판독하는 408 단계를 포함한다. 예를 들면, 판독된 데이터는 버퍼 메모리에 저장된다. 다른 일 예에 있어서, 데이터 메모 리로부터 데이터 코드 워드에 관련되는 데이터 워드를 판독한다. 일부 실시예에 있어서, 방법은 ECC 메모리로부터 대응되는 ECC 메모리 파티션에 관련되는 ECC 체크 비트를 판독하는 410 단계를 포함한다. 예를 들면, ECC 메모리로부터 ECC 체크 비트 파티션에 관련되는 ECC 체크 비트를 판독한다. 일부 실시예에 있어서, 방법은 데이터 워드 및 ECC 체크 비트를 기반으로 ECC 디코딩 연산을 수행하는 412 단계를 포함한다. 예를 들면, 데이터 클리닝 알고리즘을 기반으로, ECC 연산 엔진은 데이터 워드 및 ECC 체크 비트 파티션에 관련되는 ECC 체크 비트에 의하여 ECC 디코딩 연산을 수행한다.일부 실시예에 있어서, 방법은 ECC 디코딩 연산을 기반으로 데이터 워드의 오류 존재 여부를 판단하는 414 단계를 포함한다. 예를 들면, 데이터 클리닝 알고리즘 및 ECC 디코딩 연산을 기반으로, ECC 연산 엔진은 데이터 워드의 오류 존재 여부를 판단한다. 일부 실시예에 있어서, 방법은 데이터 워드에 오류가 존재한다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하되, 그 중 오류 정정 가능 비트를 포함한 데이터 워드는 클리닝 된 데이터 워드인 416 단계를 포함한다. 예를 들면, ECC 연산 엔진은 데이터에 오류가 존재한다고 판단하 고, 데이터 워드는 오류 정정 가능 비트를 포함한다. 이에 대한 응답으로서, 데이터 워드의 오류 정정 가능 비 트를 대체 및 정정하고, 정정된 데이터 워드는 클리닝된 데이터 워드이다. 일부 실시예에 있어서, 방법은 데이터 워드에 오류가 존재하지 않는다고 판단한 경우의 응답으로서, 데이 터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하는 것을 포기하되, 그 중 데이터 워드는 클리닝된 데이 터 워드인 418 단계를 포함한다. 예를 들면, ECC 연산 엔진은 데이터 워드에 오류가 포함되지 않는다고 판 단하고, 이에 대한 응답으로서, 데이터 워드 중의 임의 비트도 대체하지 않는다. 일부 실시예에 있어서, 방법은 호스트가 클리닝된 데이터 워드를 청구하였는지 판단하는 420 단계를 포함 한다. 예를 들면, 호스트의 청구는 컴퓨터 시스템(메모리 시스템 및 호스트 포함)의 프로세서로 부터의 데이터 청구이다. 일부 실시예에 있어서, 방법은 호스트가 클리닝된 데이터를 청구하였다고 판단한 경우의 응답으로서, 클리 닝된 데이터 워드를 호스트와 전기적으로 커플링되는 메모리 컨트롤러에 출력하는 422 단계를 포함한다. 예를 들면, 호스트가 데이터를 청구하였다고 판단(예를 들면 메모리 컨트롤러를 통하여)한 경우의 응답으로서, 클리 닝된 데이터 워드를 메모리 컨트롤러로 출력하여 호스트로 제공하고, 클리닝된 데이터 워드를 데이터 메모리에 상주시킨다. 일부 실시예에 있어서, 방법은 호스트가 클리닝된 데이터를 청구하지 않았다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 메모리 컨트롤러에 출력하는 것을 포기하는 424 단계를 포함한다. 예를 들면, 호스트가 데이터를 청구하지 않았다고 판단(예를 들면 메모리 컨트롤러를 통하여)한 경우의 응답으로서, 클리닝된 데이터 워드를 데이터 메모리에 상주시키고, 메모리 컨트롤러로 출력하지 않는다. 일부 실시예에 있어서, 데이터 클리 닝 명령을 기반으로 데이터 메모리의 클리닝을 완성한 후, 호스트로 완성 신호를 발송한다. 데이터 워드의 다른 부분은 오류에 대하여 서로 다른 민감성을 가질 수 있다. 예를 들면, 비교적 하위의 오류에 비하여, 정수의 최대 유효 비트(MSB) 중의 오류는 더욱 엄중한 효과를 초래하고, 표시되는 수치에 관련된다. 또 한, 많은 현재 연산 응용 프로그램(예를 들면, 머신 러닝, 비디오 및 이미지 처리)는 본질적으로 내결함성을 갖 기 때문에; 전반 시스템에서 강제적으로 보수적인 오류 정정 방안을 수행하는 것은 필요하지 않을 수도 있다. 하지만, 전통적인 메모리 회로는 같은 데이터 워드의 모든 부분에 대하여 모두 같은 오류율로 설계되었을 수 있 다. 상기와 같은 종래의 메모리 회로에 있어서, 낮은 내결함성을 위하여 설계된 메모리 회로를 사용하여 내결함 성이 비교적 높은 데이터를 저장함에 따라 전력 및 면적의 낭비를 초래할 수 있다. 도 5는 실시예에 따른 메모리 시스템을 도시한 것이다. 일부 실시예에 있어서, 메모리 시스템은 메모 리 시스템에 포함된다. 일부 실시예에 있어서, 메모리 시스템은 머신 러닝 또는 비디오 또는 영상 처 리 시스템에 포함될 수 있다. 일부 실시예에 있어서, 메모리 시스템은 제1 메모리 회로 및 제2 메모리 회로를 포함한다. 제1 메모리 회로는 제1 비트 오류율에 관련될 수 있고, 제2 메모리 회로는 제2 비트 오류율에 관련될 수 있으며, 제1 비트 오류율은 제2 비트 오류율보다 클 수 있다. 예를 들면, 제1 비트 오류율은 10-16 내지 10-12 사 이이고, 제2 비트 오류율은 10-12 내지 10-6사이이다. 일부 실시예에 있어서, 제1 메모리 회로는 오류 정정 인코딩 회로, 데이터 클리닝 회로, 다중 회로, 또는 상기 회로의 조합과 같은 데이터 보호 회로를 포함하여, 제1 오류율을 제3 오류율까지 감소시킬 수 있다. 예를 들면, 시스템이 일부분 데이터가 제1 오류율을 가지는 것을 허용할 수 없는 경우; 상기 데이터 부분을 제1 메모 리 회로에 저장함으로써, 제1 오류율을 제3 오류율까지 감소시켜 시스템의 요구를 만족시킬 수 있다. 일부 실시 예에 있어서, 제1 메모리 회로는 기록 조작 후 데이터를 검증하고 오류율을 낮추기 위한 회로를 포함하거 나, 또는 비트 플립(bit flip)을 방지하고 유효 전력(active power)을 낮추기 위한 회로를 포함하도록 구성된다.일부 실시예에 있어서, 제2 메모리 회로는 오류 정정 인코딩 회로, 데이터 클리닝 회로, 다중 회로, 또는 상기 회로의 조합과 같은 데이터 보호 회로를 포함하여, 오류율을 제2 오류율로부터 제4 오류율까지 감소시킬 수 있다. 일부 실시예에 있어서, 제2 메모리 회로는 기록 조작 후 데이터를 검증하고 오류율을 낮추기 위 한 회로를 포함하거나, 또는 비트 플립을 방지하고 유효 전력을 낮추기 위한 회로를 포함하도록 구성된다. 일부 실시예에 있어서, 제1 메모리 회로 중의 대량의 회로에 비하여, 제2 메모리 회로에 포함되는 상기 회 로는 더욱 낮은 전력을 소모하고 비교적 작은 면적을 가질 수 있다. 일부 실시예에 있어서, 데이터 워드는 제1 메모리 회로 및 제2 메모리 회로에 저장된다. 일부 실시예에 있 어서, 데이터 워드는 제1 비트 오류율에 관련되는 제1 파티션 및 제2 비트 오류율에 관련되는 제2 파 티션을 포함한다. 데이터 워드의 제1 파티션은 제1 메모리 회로에 저장되고, 데이터 워드 의 제2 파티션은 제2 메모리 회로에 저장된다. 일부 실시예에 있어서, 각 파티션의 크기는 호스트(예를 들면 호스트)에 의하여 판정된다. 예를 들면, 8비 트의 부호가 있는 정수 데이터에 사용되는 경우, 호스트는 부호 비트 및 3개의 최대 유효 비트가 비교적 낮은 비트 오류율에 관련되는 제1 파티션에 저장되고, 4개의 최소 유효 비트가 비교적 높은 비트 오류율에 관견된 제 2 파티션에 저장되는 것으로 판정할 수 있다. 비트의 유효성은 소프트웨어가 사용하는 숫자 형식에 의하여 판정 하고, 그 결과를 호스트에 전달할 수 있다. 예를 들면, 최대 유효 피트로부터 최소 유효 비트의 순서는, 부호 비트, 지수 비트, 가수 비트 중의 MSB부터 LSB일 수 있다. 일부 실시예에 있어서, 조건의 변화에 대한 응답으로서 각 파티션의 크기를 업데이트할 수 있다. 예를 들면, 메 모리 회로에 영향을 주는 자기장 및 온도 조건을 기반으로 각 파티션의 크기를 업데이트할 수 있다. 다른 일 예 에 있어서, 제1 메모리 회로 중의 제1 파티션이 더 이상 중요하지 않는다고 판정되는 경우, 상기 파티션을 제2 메모리 회로에 이동할 수 있다. 데이터 워드는 주소에 관련될 수 있다. 일부 실시예에 있어서, 주소는 메모리 회로 중 파티션을 저장하는 위치에 대응된다. 데이터 워드는 그 실체를 서로 다른 파티션에 저장될 수 있지만, 메모리 시스템 (예를 들면 호스트, 메모리 컨트롤러)의 사용자에게 있어서, 데이터는 주소에 관련되는 하나의 위치 에 저장되는 것처럼 보인다. 일부 실시예에 있어서, 메모리 시스템 제3 메모리 회로를 포함한다. 데이터 워드는 제3 파티션 을 포함할 수 있고, 제3 파티션은 제3 메모리 회로에 저장될 수 있다. 데이터 워드는 제3 파티션을 포함하지 않을 수 있고, 데이터 워드는 제1 메모리 회로 및 제2 메모리 회로에 저장될 수 있다. 비록 두개의 메모리 회로와 세개의 메모리 회로 및 두개의 파티션과 세개의 파티션을 포함하는 실시예를 설명하 였으나, 본 발명의 범위를 벗어나지 않는 한, 메모리 시스템은 더욱 많은 또는 더욱 적은 메모리 회로를 포함할 수 있고, 데이터 워드는 더욱 많은 또는 더욱 적은 파티션을 포함하여 각 메모리 회로에 저장될 수 있다. 일부 실시예에 있어서, 메모리 시스템은 제1 메모리 회로 및 제2 메모리 회로에 전기적으로 커플링되는 데 이터 클리닝 회로를 포함한다. 데이터 클리닝 회로는 제1 메모리 회로를 제어하여 제1 오류율을 제3 오류율까지 감소시킬 수 있고, 제2 메모리 회로를 제어하여 제2 오류율을 제4 오류율까지 감소시킬 수 있다. 일부 실시예에 있어서, 제1 비트 오류율의 감소 정도는 제2 비트 오류율의 감소 정도보다 크다. 예를 들 면, 제3 오류율은 10-20 내지 10-16 사이이고, 제4 오류율은 10-16 내지 10-10사이이다. 일부 실시예에 있어서, 데 이터 클리닝 회로 및 기타 처리 회로는 메모리 회로과 같은 칩에 포함된다. 일부 실시예에 있어서, 데이터 클리닝 회로 및 기타 처리 회로는 메모리 회로과 다른 칩에 포함된다. 예시적인 장점으로서, 전력 및 면적을 줄일 수 있다. 예를 들면, 회로 면적 또는 전력 소모가 비교적 많은 자원 은 비교적 높은 비트 오류율 또는 비교적 높은 오류 민감도를 가지는 파티션(예를 들면 메모리 중 제일 중요한 부분)으로 적절하게 지우치고, 비교적 적은 자원은 비교적 낮은 비트 오류율 또는 비교적 낮은 오류 민감도를 가지는 파티션(예를 들면 비트 오류율이 비교적 낮거나 오류 민감도가 비교적 낮은 파티션에 자원을 낭비하지 않음)으로 적절하게 지우침으로써; 전력을 절감하고 오류 정정 회로 설계의 면적을 줄일 수 있다. 다른 일 예에 있어서, 신경망 유사 응용, 머신 러닝 및 비디오 또는 이미지 처리 시스템과 같은 연산 응용은 내결함성을 갖고, 데이터의 일부분은 오류에 대하여 비교적 민감하지 않을 수 있다. 데이터 중의 비교적 작은 오류 민감도 를 갖는 부분을 구분함으로써, 메모리 회로의 전력 및 면적의 소모를 줄일 수 있다. 다른 바람작한 장점으로서, 예를 들면 신경망 유사 파라미터와 같은 큰 수치 데이터에서, 메모리 시스템의 설계 는 데이터 워드 내의 비트가 오류에 대한 민감도에 의하여 효과적으로 구분함으로써 불필요한 연산 자원의 사용을 방지할 수 있다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 크기의 제1 자기 터널 접합(MTJ) 및 제1 통로 종횡(W/L)비 의 제1 MOS 트랜지스터를 갖는 제1 메모리 유닛을 포함한다. 제2 메모리 회로는 제2 크기의 제2 MTJ 및 제 2 W/L비의 제2 MOS 트랜지스터를 갖는 제2 메모리 유닛을 포함한다. 제1 크기는 제2 크기보다 크고, 제1 W/L비 는 제2 W/L비보다 크다. 예를 들면, 제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 다른 일 예에 있어서, 그 중 제2 메모리 회로는 크기가 20 나 노미터 내지 100 나노미터 사이인 MTJ 및 W/L가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함 한다. 예시적인 장점으로서, 면적을 줄일 수 있다. 예를 들면, 비교적 큰 면적(예를 들면 비교적 작은 오류율을 가지 는 비교적 큰 장치)은 비교적 높은 비트 오류율 또는 비교적 높은 오류 민감도를 가지는 파티션(예를 들면 메모 리 중 제일 중요한 부분)으로 적절하게 지우치고, 비교적 작은 면적(예를 들면 비교적 작은 오류율을 가지는 비 교적 작은 장치)은 비교적 낮은 비트 오류율 또는 비교적 낮은 오류 민감도를 가지는 파티션(예를 들면 비교적 낮은 비트 오류율 또는 비교적 낮은 오류 민감도를 가지는 파티션에 면적을 낭비하지 않음)으로 적절하게 지우 침으로써; 메모리 회로의 면적을 줄일 수 있다. 다른 일 예에 있어서, 머신 러닝 및 비디오 또는 이미지 처리 시스템과 같은 연산 응용은 내결함성을 갖고, 데이터의 일부분은 오류에 대하여 비교적 민감하지 않을 수 있다. 데이터 중의 비교적 작은 오류 민감도를 갖는 부분을 구분함으로써, 메모리 회로의 면적을 줄일 수 있다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 판독 전압, 제1 센싱 시간 및 제1 워드 라인(WL) 전압을 사 용하고, 제2 메모리 회로는 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용한다. 제1 판독 전압은 제2 판독 전압보다 크고, 제1 센싱 시간은 제2 센싱 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크다. 예를 들면, 제1 판독 전압은 50 밀리볼트(mV) 내지 300 밀리볼트 사이의 범위 내에 있거나, 또는 제1 센싱 시간 은 3 나노초(ns) 내지 500 나노초 사이의 범위 내에 있거나, 또는 양자를 동시에 만족함으로써, 센싱 오류율을 줄일 수 있다. 판독 조작 과정 중, 제1 WL 전압은 정격 게이트 전압의 100% 내지 200% 사이의 범위 내에 있음으 로써, 트랜지스터를 액세스할 수 있다. 제2 판독 전압은 30 밀리볼트 내지 100 밀리볼트의 범위 내에 있거나, 또는 제2 센싱 시간은 2 나노초 내지 100 나노초의 범위 내에 있거나, 또는 양자를 동시에 만족함으로써, 판독 전력 소모를 줄일 수 있다. 판독 조작 과정 중, 제2 WL 전압은 정격 게이트 전압의 70% 내지 150% 사이의 범위 내에 있음으로써, 트랜지스터를 액세스할 수 있다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 기록 전압, 제1 기록 시간 및 제1 워드 라인(WL) 전압을 사 용하고, 제2 메모리 회로는 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용한다. 제1 기록 전압은 제2 기록 전압보다 크고, 제1 기록 시간은 제2 기록 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크다. 예를 들면, 제1 기록 전압은 500 밀리볼트 내지 1500 밀리볼트의 범위 내에 있거나, 또는 비교적 긴 기록 시간 은 5 나노초 내지 1000 나노초의 범위 내에 있거나, 또는 양자를 동시에 만족함으로써, 기록 오류율을 줄일 수 있다. 기록 조작 과정 중, 제1 WL 전압은 정격 게이트 전압의 100% 내지 300% 사이의 범위 내에 있음으로써, 트 랜지스터를 액세스할 수 있다. 제2 기록 전압은 300 밀리볼트 내지 1000 밀리볼트 사이의 범위 내에 있거나, 또 는 비교적 짧은 기록 시간은 2 나노초 내지 500 나노초 사이의 범위 내에 있거나, 또는 양자를 동시에 만족함으 로써, 기록 전력 소모를 줄일 수 있다. 기록 조작 과정 중, 제2 WL 전압은 정격 게이트 전압의 70% 내지 200% 사이의 범위 내에 있음으로써, 트랜지스터를 액세스할 수 있다. 예시적인 장점으로서, 전력을 줄일 수 있다. 예를 들면, 비교적 많은 자원(예를 들면 비교적 높은 전압, 비교적 긴 센싱/기록 시간)은 비교적 높은 비트 오류율 또는 비교적 높은 오류 민감도를 가지는 파티션(예를 들면 메모 리 중 제일 중요한 부분)으로 적절하게 지우치고, 비교적 적은 자원(예를 들면 비교적 낮은 전압, 비교적 짧은 센싱/기록 시간)은 비교적 낮은 비트 오류율 또는 비교적 낮은 오류 민감도를 가지는 파티션(예를 들면 비교적 낮은 비트 오류율 또는 비교적 낮은 오류 민감도를 가지는 파티션에 자원을 낭비하지 않음)으로 적절하게 지우 침으로써; 판독 및/또는 기록 전력을 줄일 수 있다. 다른 일 예에 있어서, 머신 러닝 및 비디오 또는 이미지 처 리 시스템과 같은 연산 응용은 내결함성을 갖고, 데이터의 일부분은 오류에 대하여 비교적 민감하지 않을 수 있 다. 데이터 중의 비교적 작은 오류 민감도를 갖는 부분을 구분함으로써, 전력을 줄일 수 있다. 도 6은 실시예에 따른 데이터 코드 파티션을 도시한 것이다. 일부 실시예에 있어서, 데이터 워드는 파티션 (602, 604)을 포함한다. 예를 들면, 데이터 워드는 표준 단일 정밀도 형식(standard single-precisionformat)으로 형성된 파티션을 포함하고, 오류에 비교적 민감한 비트(MESB)(예를 들면 파티션) 및 오류에 비교적 민감하지 않은 파티션(LESB)(예를 들면 파티션)로 구분된다. 일부 실시예에 있어서, 파티션(602, 604)은 대체적으로 파티션(510, 512)과 유사하고, 데이터 워드는 메모리 시스템에 저장된다. 일부 실 시예에 있어서, 데이터 워드의 길이는 2의 누승적이다. 일부 예에 있어서, 데이터 워드는 부동 소수점 형식이다. 제1 파티션은 부호 비트, 지수 비트 및 가 수 비트의 상위 부분을 포함하고, 제2 파티션은 가부 비트의 하위 부분을 포함한다. 일부 예에 있어서, 데 이터 워드는 정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함하고, 제2 파티션은 하 위 비트를 포함한다. 비록 데이터 워드에 대하여 두개의 파티션을 포함하는 실시예를 설명하였으나, 본 발명의 범위를 벗어나지 않는 한, 데이터 워드는 복수의 파티션을 포함할 수 있고, 각 파티션은 비트 오류율에 관련된다. 도 7은 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 일부 실시예에 있어서, 방법은 제1 비 트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제1 파티션을 판단하는 702 단계를 포함한다. 예를 들면, 파티션이 오류에 비교적 민감(예를 들면 비교적 높은 오류율을 가짐)함을 판단(예를 들면 호스 트가 데이터에 관련되는 시스템 내결함성에 의하여, 데이터 워드의 숫자 형식에 의하여)한다. 일부 실시예에 있어서, 방법은 제2 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제 2 파티션을 판단하되, 제1 비트 오류율은 제2 비트 오류율보다 큰 704 단계를 포함한다. 예를 들면, 파티션 이 제1 파티션에 비하여 오류에 비교적 민감하지 않음(예를 들면 제1 파티션에 비하여 비교적 낮은 오류율 을 가짐)을 판단(예를 들면 호스트가)한다. 일부 실시예에 있어서, 방법은 데이터 워드의 제1 파티션을 제1 메모리 회로에 저장하는 706 단계를 포함 한다. 예를 들면, 제1 파티션을 제1 메모리 회로에 저장한다. 제1 메모리 회로는 제1 비트 오류 율을 가지는 데이터를 정정하도록 구성될 수 있다. 일부 실시예에 있어서, 방법은 데이터 워드의 제2 파티션을 제2 메모리 회로에 저장하는 708 단계를 포함 한다. 예를 들면, 제2 파티션을 제2 메모리 회로에 저장한다. 제2 메모리 회로는 제2 비트 오류 율을 가지는 데이터를 정정하도록 구성될 수 있다. 일부 실시예에 있어서, 제1 메모리 회로는 제1 비트 오류율에 관련되고, 제2 메모리 회로는 제2 비트 오류율에 관련된다. 예를 들면, 메모리 회로는 제1 비트 오류율에 관련되고, 메모리 회로는 제2 비트 오류율에 관련되며, 제2 비트 오류율은 제1 비트 오류율보다 크다. 도 8은 실시예에 따른 메모리 시스템을 도시한 것이다. 메모리 시스템은, 데이터 입력; 멀티 레벨 셀 (MLC) 메모리 배열; MLC 메모리 배열 및 데이터 입력에 전기적으로 커플링되는 기록 회로; 기록 회로 에 전기적으로 커플링되는 그레이 코드로부터 이진 코드로의 디코딩 회로; MLC 메모리 배열에 전기적으로 커플링되는 판독 회로; 판독 회로 및 데이터 입력에 전기적으로 커플링되는 이진 코드로부터 그레이 코드 로의 인코딩 회로; ECC 체크 비트를 저장하도록 구성되는 메모리 회로; 메모리 회로 및 이진 코드로 부터 그레이 코드로의 인코딩 회로에 전기적으로 커플링되는 ECC 인코더; 메모리 회로 및 그레이 코드로부 터 이진 코드로의 인코딩 회로에 전기적으로 커플링되고, 회복된 데이터를 출력하도록 구성되는 ECC 디코더 ; 및, 메모리 시스템 중의 데이터 회복을 제어하도록 구성되는 데이터 클리닝 컨트롤러; 를 포함한다. 일부 예에 있어서, 다중 상태 또는 연속 아날로그 특성을 가짐을 표시하는 행렬 피승수를 통하여, 멀티 레벨 셀 (MLC) 장치를 메모리 중의 연산 조작(예를 들면 신경망 유사 연산)에 사용할 수 있다. 일부 실시예에 있어서, MLC는 아날로그 메모리이다. 메모리 장치는 조작 기간에 드리프트 현상이 발생하여 행렬 피승수의 값을 점차적 으로 변경할 가능성이 있다. 예시적인 장점으로서, 메모리 시스템은 그레이 코드를 사용하여 데이터에 드 리프트 현상이 발생한 후 효과적으로 회복(예를 들면 간단한 \"판독 및 회복(read and recover)\" 조작을 통하여 오류가 있는 데이터를 정정하기 전에 드리프트를 정정)하여; 데이터의 리프레시 빈도를 낮출 수 있다. 그레이 코드는 숫자 데이터 표시 형식으로서, 그 중 인접된 상태는 1 비트의 차이가 있다. 상기와 같은 특성은 장치 상 태 중의 작은 변화가 소수의 비트만 변경하도록 확보할 수 있기 때문에, 오류 정정 회로에 대한 요구를 낮춰줌 으로써, 메모리에 관련된 오류 정정 회로의 전력 및 면적을 줄일 수 있다. 일부 실시예에 있어서, 메모리 회로 및 MLC 메모리는 다른 집접회로에 위치한다. 예를 들면, 메모리 회로, ECC 인코더 회로 및 ECC 디코더 회로는 같은 칩에 위치하고, 상기 칩과 MLC 메모리는 다른 칩에 위치한다. 일부 실시예에 있어서, MLC 메모리와 메모리 회로는 같은 칩에 위치한다. 예를 들면, MLC 메 모리와 메모리 회로는 같은 메모리 배열에 포함될 수 있다. 일부 경우에서, 메모리 회로는 MLC 메모 리 배열의 소정 파티션에 위치(예를 들면 MLC 메모리 배열 및 메모리 회로는 같은 메모리에 포함됨)할 수 있다. 일부 실시예에 있어서, MLC 메모리 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물리적 상태를 가진다. 예를 들면, 메모리 유닛 회로는 8개의 안정 상태를 가질 수 있고, 각 안정 상태는 이진수 중의 0부터 7 까지의 숫자를 나타낸다. 일부 실시예에 있어서, MLC 메모리 배열은 아날로그 메모리 장치(예를 들면 일련의 연 속 값을 저장하도록 구성되는 아날로그 장치)를 포함한다. 예를 들면, 메모리 유닛 회로는, NOR 유닛으로 구성 된 플로팅 게이트 FLASH 유닛, NAND 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NOR 유닛으로 구성된 전하 트 랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화 메모리(PCM) 유닛 및 저항 랜덤 액세스 메 모리(RRAM) 유닛으로부터 선택된 어느 하나일 수 있다. 일부 실시예에 있어서, ECC 인코더 및 디코더는 해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선 택된 어느 하나를 사용한다. 일부 예에 있어서, 체크 비트 메모리(check-bit memory) 중의 체크 비트 크기 는 ECC 방법을 통하여 결정된다. 일부 실시예에 있어서, 판독 회로는 아날로그 디지털 변환기(ADC)를 포함 한다. 일부 실시예에 있어서, 데이터 클리닝 컨트롤러는 대체적으로 데이터 클리닝 회로과 유사하지만 MLC 메모리에 적용된다. 일부 실시예에 있어서, 메모리 시스템은 환경 간섭 센서 및/또는 타이머를 포함하여, 데이터 클리닝을 개시해야 할 시간을 판정한다. 일부 예에 있어서, 데이터 클리닝 컨트롤러는 환경 간섭 감지에 대한 응답(예를 들면 환경 간섭 센서, 본문에 설명된 바와 같음) 또는 본문에 설명된 바와 같 이 호스트로부터 수신된 명령에 대한 응답으로서, 소정 간격(예를 들어 타이머를 사용, 본문에 설명된 바 와 같음)으로 데이터 클리닝 조작을 개시하도록 구성된다. 예를 들면, 주기적으로 데이터를 판독하고 데이터 상 에서 데이터 클리닝을 수행함으로써 데이터 중의 드리프트 현상을 줄일 수 있다. 도 9는 실시예에 따른 데이터 회복을 도시한 것이다. 이진 값은 그레이 코드 값에 대응되고; 각 열의 상한 값 및 하한 값은 수학적으로 동등하다. 곡선은 MLC 메모리 중에 저장 가능한 각 이산 값의 이상적인 범위(예를 들면 전압)에 대응된다. 일부 경우에서, 예를 들면 장치 드리프트와 같은 비 이상적인 상황으로 인하 여, 곡선은 곡선으로부터 이탈될 가능성이 있다. 예를 들면, 드리프트로 인하여 곡선에 대응되는 이 진 값 \"100\"의 곡선은 오른쪽으로 변위되고; 상기와 같은 예에 있어서, \"100\"을 포함한 데이터는 착오적으로 \"101\"으로 변경될 가능성이 있다. 메모리 시스템 또는 방법을 사용하여 \"100\"에 대응되는 이상적인 수준으로 회복할 수 있다. 도 10는 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 방법은 MLC 메모리로부터 데 이터를 판독하되, 데이터는 이진 코드 또는 아날로그 값으로 표시되는 1002 단계를 포함한다. 예를 들면, 판독 회로를 사용하여 MLC 메모리로부터 일부분 또는 전부의 데이터를 판독한다. 순차적으로 또는 병렬적 으로 데이터를 판독 및 클리닝할 수 있다. 병렬적으로 데이터를 판독 및 클리닝할 때, 메모리 시스템은 하 나 이상의 비 메모리 배열 컴포넌트(예를 들면, 판독 회로, 그레이 코드 인코더/디코더, ECC 메모리, ECC 인코 더/디코더, 기록 회로)를 포함함으로써, MLC 데이터와 동시에 데이터 클리닝을 수행할 수 있게 된다. 일부 실시예에 있어서, 방법은 데이터를 그레이 코드로 변환하는 1004 단계를 포함한다. 예를 들면, 이진 코드로부터 그레이 코드로의 인코딩 회로는 판독된 데이터를 그레이 코드로 변환한다. 일부 실시예에 있어서, 방법은 ECC 체크 비트를 저장하도록 구성된 메모리 회로로부터 대응되는 체크 비 트 데이터를 판독하는 1006 단계를 포함한다. 예를 들면, 메모리 회로 중의 판독 데이터에 대응되는 ECC 체크 비트를 판독하여, 판독된 데이터에 대하여 데이터 클리닝 조작을 수행한다. 일부 실시예에 있어서, 방법은 그레이 코드를 사용하여 데이터 중 정정 가능 오류의 위치를 연산하는 1008 단계를 포함한다. 예를 들면, 판독된 데이터 상에서 ECC 조작을 수행한 다음, ECC 조작의 결과를 기반으로, 데이터 클리닝 컨트롤러는 정정 가능 오류의 위치를 연산(예를 들면 디코딩 후의 ECC 부호를 기 반으로)한다. 일부 실시예에 있어서, 방법은 그레이 코드를 사용하여 데이터 중의 정정 가능 오류를 정정하는 1010 단 계를 포함한다. 예를 들면, ECC 방법을 기반으로, 데이터 클리닝 컨트롤러는 그레이 코드를 사용하여 정정 가능 오류를 정정한다. 일부 실시예에 있어서, 방법은 정정된 데이터를 이진 코드 또는 정정된 아날로그 값으로 변환하는 1012 단계를 포함한다. 예를 들면, 그레이 코드로부터 이진 코드로의 디코딩 회로를 사용하여 정정된 그레이 코 드 데이터를 이진 값(예를 들면 MLC 메모리에 사용됨) 또는 정정된 아날로그 값(예를 들면 아날로그 메모리 중)으로 변환한다. 일부 실시예에 있어서, 방법은 기록 회로를 이용하여 정정된 데이터를 MLC 메모리 중의 데이터에 재기록 하는 1014 단계를 포함한다. 예를 들면, 클리닝 중의 데이터에 오류가 있다고 판정된 경우, 기록 회로를 사용하여 정정 및 변환된 데이터를 메모리에 기록한다. 비록 이미 도 8 내지 도 10을 참조하여 특정 구조 및 방법을 설명하였지만, 본 발명의 범위를 벗어나지 않는 한, 게시된 MLC 또는 아날로그 메모리는 오류 정정 MLC 또는 아날로그 메모리에 대하여 이진 오류 정정 구조 및 방법을 사용할 수도 있다. 도 11은 실시예에 따른 메모리 시스템을 포함한 시스템을 도시한 것이다. 시스템은 메모리 컨트롤 러에 전기적으로 커플링되는 메모리 시스템(예를 들면 메모리 시스템(100, 500, 800)); 프로세서 ; 직접 메모리 액세스(DMA) 컨트롤러; 주변 인터페이스; 실시간 타이머(RTC); 및 기 타 회로를 포함한다. 시스템의 예시적인 컴포넌트는 버스바 데이터 버스에 전기적으로 커플 링된다. 일부 실시예에 있어서, 시스템은 휴대형 전자 장치(예를 들면 스마트 워치 또는 스마트 폰)의 일 부분이다. 일부 실시예에 있어서, 시스템은 머신 러닝 시스템의 일부분이다. 일부 실시예에 있어서, 시스 템은 분산형 정보 수집 및 처리 네트워크(예를 들면 클라우드, 신경망유사)의 일부분이다. 일부 실시예에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센터의 신경망 유 사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프로그래밍 가능한 연산 시스템(예를 들면 FPGA), 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다. 도 12는 실시예에 따른 연산 장치의 예를 도시한 것이다. 일부 실시예에 있어서, 장치는 게시된 시 스템에 커플링되도록 구성되고, 본문에 게시된 시스템에 관련된 조작 방법을 수행하도록 구성된다. 장치는 네트워크에 연결된 컴퓨터 본체일 수 있다. 장치는 클라이언트 컴퓨터 또는 서버일 수 있다. 도 12에 도시된 바와 같이, 장치는 예를 들면 전용 연산 장치, 개인 컴퓨터, 워크스테이션, 서버, 예를 들면 핸드폰 또는 태블릿 PC와 같은 소형 연산 장치(휴대형 전자 장치), 인공 지능 엣지 연산(edge-AI) 장 치, 또는 신경망 유사 장치 등 임의 적절한 유형의 마이크로 프로세서를 기반으로 한 장치일 수 있다. 예를 들 면, 상기 장치는 하나 또는 복수의 프로세서, 입력 장치, 출력 장치, 기억 장치 및 통 신 장치를 포함할 수 있다. 입력 장치 및 출력 장치는 통상적으로 상기에 게시된 내용에 대 응되고 컴퓨터에 연결되거나 또는 컴퓨터와 일체로 구성된다. 입력 장치는 입력을 제공할 수 있는 예를 들면 카메라 센서, 터치 스크린, 키보드 또는 키패드, 마우스 또는 음성 인식 장치 등 임의 적절한 장치일 수 있다. 출력 장치는 출력을 제공할 수 있는 예를 들면 조 명장치, 터치 스크린, 촉각 장치 또는 스피커와 같은 임의 적절한 장치일 수 있다. 기억 장치는 기억 기능을 제공할 수 있는 예를 들면 전기, 자기 또는 광학 저장 RAM, 고속 버퍼, 하드 디 스크 또는 휴대형 하드 디스크와 같은 임의 적절한 장치일 수 있다. 일부 예에 있어서, 기억 장치는 메모 리 시스템(100, 500, 800)을 포함한다. 통신 장치는 네트워크를 통하여 신호를 송신하거나 수신할 수 있 는 예를 들면 네트워크 인터페이스 칩 또는 장치와 같은 임의 적절한 장치일 수 있다. 컴퓨터의 컴포넌트는 예 를 들면 실체 버스 또는 무선 방식과 같은 임의 적절한 방식으로 연결될 수 있다. 소프트웨어는 기억 장치에 저장되어 프로세서에 의하여 수행될 수 있고, 본 발명의 기능을 구체화(예를 들면 상기 장치에서 구체화)하기 위한 프로그램을 포함할 수 있다. 소프트웨어는 또한 비휘발성, 컴퓨터 판독 가능한 임의 저장 매체에 저장 및/또는 전송되어, 명령 실행 시스템, 설비 또는 장치(위에서 언급한 것과 같은)에 의해 사용되거나 또는 그에 연결하어 사용되고, 저장 매체 는 명령 실행 시스템, 설비 또는 장치로부터 소프트웨어에 관련된 명령을 취득하여 실행한다. 본문의 전후 문맥 에서, 컴퓨터 판독 가능한 저장 매체는 기억 장치와 같은 임의 매체일 수 있고, 프로그램을 포함하거나 저장할 수 있으며, 명령 실행 시스템, 설비 또는 장치에 의해 사용되거나 또는 그에 연결하여 사용될 수 있다. 소프트웨어는 또한 임의 전송 매체를 통하여 전파되어, 명령 실행 시스템, 설비 또는 장치(위에서 언급한 것과 같은)에 의해 또는 연결되어 사용되고, 전송 매체는 명령 실행 시스템, 설비 또는 장치로부터 소프트웨어에 관련된 명령을 취득하여 실행한다. 본문의 전후 문맥에서, 전송 매체는 프로그램을 통신, 전파 또는 전송하 여 명령 실행 시스템, 설비 또는 장치에 의해 사용되거나 또는 그에 연결하여 사용되는 임의 매체일 수 있다. 전송 판독 가능 매체는 전자, 자기, 광학, 전자기 또는 적외선 유선 또는 무선 전송 매체를 포함 할 수 있지만, 이에 한정되는 것은 아니다. 장치는 네트워크에 연결될 수 있고, 네트워크는 임의 적절한 유형의 상호 연결 통신 시스템일 수 있다. 네트워크는 임의 적절할 통신 프로토콜을 사용하고, 임의 적절한 안전 프로토콜을 통하여 보호할 수 있다. 네트 워크는 예를 들면 무선 네트워크 연결, T1 또는 T3 선로, 케이블 네트워크, 디지털 가입자 회선(DSL) 또는 전화 선과 같은 임의 적절하게 배치된 네트워크 연결을 포함하여, 네트워크 신호의 송신 및 수신을 수행할 수 있다. 장치는 네트워크 상에서 조작을 수행할 수 있는 임의 적절한 운영체제에서 실행될 수 있다. 소프트웨어 는 예를 들면 C, C++, Java 또는 Python과 같은 임의 적절한 프로그래밍 언어로 작성될 수 있다. 다양한 실시예에 있어서, 본 발명의 기능을 구체화하기 위한 소프트웨어는 예를 들면 클라이언트-서버로 구성되거나 또 는 웹 브라우저를 통하여 사용할 수 있는 네트워크를 기반으로 한 프로그램 또는 네트워크 서버와 같은 다양한 환경에 배포될 수 있다. 일 측면에 있어서, 메모리 시스템은, 데이터 메모리; ECC 메모리; 및, ECC 메모리 및 데이터 메모리에 전기적으 로 커플링되는 데이터 클리닝 회로; 를 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는 수신된 데이터 클리닝 명령에 대한 응답으로 서, 데이터 메모리 중의 오류를 정정하도록 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모 리의 정상적인 액세스 과정 중에 사용되는 워드 길이보다 길게 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는 데이터 버퍼, 데이터 클리닝 컨트롤러, ECC 인코딩 회로, 및 ECC 디코딩 회로를 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는 데이터 메모리를 액세스하는 동시에 데이터 메모리 중의 오류를 정정하도록 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 환경 조건을 감지하기 위한 환경 간섭 센서를 더 포함하고, 그 중, 데이터 클리닝 회로는 감지된 환경 조건을 기반으로 데이터 클리닝 명령을 생성한다. 상기 메모리 시스템의 일부 측면에 있어서, 환경 조건은 온도 및 자기장 중의 적어도 하나를 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는 기지 데이터 중의 변화를 감지하고, 감지된 변화를 기반으로 데이터 클리닝 명령을 생성하도록 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 경과된 시간을 추적하고, 경과된 시간이 타이밍 임 계값을 초과하는지 판단하며, 경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데이터 클리닝 명령을 생성 하도록 구성되는 타이머 회로를 더 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, ECC 메모리는 복수의 파티션을 포함하고, 데이터 메모리는 복수의 메모리 주소 범위를 포함하며, 각 파티션은 데이터 메모리 중의 하나의 메모리 주소 범위에 대응된다. 상기 메모리 시스템의 일부 측면에 있어서, ECC 메모리는 복수의 ECC 비트를 갖는 파티션을 포함하고, ECC 비트 의 수량은 데이터 클리닝 알고리즘에 관련되는 ECC 인코딩 방법을 기반으로 한다. 상기 메모리 시스템의 일부 측면에 있어서, ECC 메모리는 버퍼 세트를 포함하되, 그 중, 각 버퍼는 하나의 ECC 코드 워드에 대응되고, 각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응되며, 각 버퍼는 상기 구간 의 상태를 저장한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자성 랜 덤 액세스 메모리(MRAM)을 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자기 터 널 접합(MTJ)을 갖는 메모리 유닛을 포함하고, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, 치수 감소, 보자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를갖는다. 상기 메모리 시스템의 일부 측면에 있어서, 비트 오류율이 10-12 내지 10-2 사이인 메모리 유닛에 비하여, MJT는 치수 감소, 보자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 두개를 갖는다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 임베디드 DRAM(eDRAM)을 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로 또는 호스트는 데이터 메모리가 보호를 받고 있 는지 판단하도록 구성되고, ECC 메모리는 데이터 메모리가 보호를 받고 있다고 판단한 경우에 ECC 체크 비트를 저장하며, 데이터 메모리가 보호를 받고 있지 않는다고 판단한 경우에 연산 데이터를 저장하도록 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함된다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함된다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 호스트 장치에 전기적으로 커플링된다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내지 200 나노 미터 사이인 MTJ 및 종횡비가 1 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는, 데이터에 적용하기 위한 데이터 보호 명령을 수신하고; 보호 대기 데이터 중의 각 데이터 워드에 사용되어 수신된 보호 명령에 대한 응답으로서: 데이터 워 드에 관련되는 데이터 코드 워드의 주소를 인식하고; 상기 주소에 의하여 상기 데이터 워드가 데이터 메모리에 저장되었는지 판단하며; 상기 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 상기 데이터 워드를 판독하고; 상기 데이터 워드가 데이터 메모리에 저장되지 않았다고 판단한 경 우의 응답으로서: 상기 데이터 워드를 수신하고; 상기 데이터 워드를 데이터 메모리에 기록하며; 상기 데이터 워드에 대하여 ECC 인코딩 연산을 수행하고; ECC 인코딩 연산을 기반으로 데이터 코드 워드를 생성하며; 상기 주소에 데이터 코드 워드를 데이터 메모리에 기록하고; ECC 인코딩 연산을 기반으로 ECC 체크 비트를 생성하며; 생성된 ECC 체크 비트를 ECC 메모리 중의 대응되는 파티션에 기록하도록 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는, 데이터 클리닝 명령을 수신하고; 각 클리닝 대기 데이터 코드에 사용되어 수신된 클리닝 데이터 클리닝 명령에 대한 응답으로서: 데이터 코드 워드의 시작 주소 및 대응되는 ECC 저장 파티션을 인식하고; 데이터 메모리로부터 시작 주소에 관련되는 데이터 워드를 판독 하며; ECC 메모리로부터 대응되는 ECC 메모리 파티션에 관련되는 ECC 체크 비트를 판독하고; 데이터 워드 및 ECC 체크 비트를 기반으로 ECC 디코딩 연산을 수행하며; ECC 디코딩 연산을 기반으로 데이터 워드에 오류가 포 함되어 있는지 판단하고; 상기 데이터 워드 중에 오류가 포함된다고 판단한 경우의 응답으로서, 데이터 워드 중 의 오류 정정 가능 비트로 오류 비트를 대체하되, 그 중 오류 정정 가능 비트를 포함한 데이터 워드는 클리닝된 데이터 워드이며; 데이터 워드에 오류가 포함되지 않는다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하는 것을 포기하되, 그 중 데이터 워드는 클리닝된 데이터 워드이고; 호스 트가 클리닝된 데이터 워드를 청구하였는지 판단하고; 호스트가 클리닝된 데이터를 청구하였다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 호스트와 전기적으로 커플링되는 메모리 컨트롤러에 출력하며; 호스트가 클리닝된 데이터를 청구하지 않았다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 메모리 컨트롤러에 출력하는 것을 포기한다. 일 측면에 있어서, 메모리 시스템의 조작 방법을 게시한 것으로서, 상기 메모리 시스템은, 데이터 메모리; ECC 메모리; 및, ECC 메모리 및 데이터 메모리에 전기적으로 커플링되는 데이터 클리닝 회로; 를 포함한다. 상기 방 법은 수신된 데이터 클리닝 명령에 대한 응답으로서, 데이터 클리닝 회로를 사용하여 데이터 메모리 중의 오류 를 정정하는 것을 포함한다. 상기 방법의 일부 측면에 있어서, 오류를 정정하기 위하여 사용되는 코드 워드의 길이는 데이터 메모리의 정상 적인 액세스 과정 중에 사용되는 워드 길이보다 길게 구성된다. 상기 방법의 일부 측면에 있어서, 데이터 클리닝 회로는 데이터 버퍼, 데이터 클리닝 컨트롤러, ECC 인코딩 회 로, 및 ECC 디코딩 회로를 포함한다. 상기 방법의 일부 측면에 있어서, 상기 방법은 데이터 메모리 중의 오류를 정정하는 동시에 데이터 메모리를 액 세스하는 것을 더 포함한다.상기 방법의 일부 측면에 있어서, 상기 방법은 환경 간섭 센서를 사용하여 환경 조건을 감지하고; 감지된 환경 조건을 기반으로 데이터 클리닝 명령을 생성하는 것을 더 포함한다. 상기 방법의 일부 측면에 있어서, 환경 조건은 온도 및 자기장 중의 적어도 하나를 포함한다. 상기 방법의 일부 측면에 있어서, 상기 방법은 기지 데이터 중의 변화를 감지하고; 감지된 변화를 기반으로 데 이터 클리닝 명령을 생성하는 것을 더 포함한다. 상기 방법의 일부 측면에 있어서, 상기 방법은 경과된 시간을 추적하고; 경과된 시간이 타이밍 임계값을 초과하 는지 판단하며; 경과된 시간이 타이밍 임계값 이상으로 판단되는 경우 데이터 클리닝 명령을 생성하는 것을 더 포함한다. 상기 방법의 일부 측면에 있어서, ECC 메모리는 복수의 파티션을 포함하고, 데이터 메모리는 복수의 메모리 주 소 범위를 포함하며, 각 파티션은 각각 데이터 메모리 중의 하나의 메모리 주소 범위에 대응된다. 상기 방법의 일부 측면에 있어서, ECC 메모리는 데이터 클리닝 알고리즘에 관련되는 복수의 ECC 비트를 갖는 하 나의 파티션을 포함하고, 상기 방법은 상기 ECC 비트를 사용하여 ECC 인코딩 방법을 수행하는 것을 더 포함한다. 상기 방법의 일부 측면에 있어서, ECC 메모리는 버퍼 세트를 포함하되, 그 중, 각 버퍼는 하나의 ECC 코드 워드 에 대응되고, 각 ECC 코드 워드는 데이터 메모리 중의 하나의 구간에 대응되며, 각 버퍼는 상기 구간의 상태를 저장한다. 상기 방법의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자성 랜덤 액세스 메모리(MRAM)을 포함한다. 상기 방법의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리로부터 선택된 적어도 하나는 자기 터널 접합 (MTJ)을 갖는 메모리 유닛을 포함하고, 비트 오류율이 10-12 내지 10-2 사이인 메모리 유닛에 비하여, 치수 감소, 보자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 하나를 갖는다. 상기 방법의 일부 측면에 있어서, 10-12 내지 10-2 사이의 비트 오류율을 갖는 메모리 유닛에 비하여, MJT는 치수 감소, 보자력장 약화, 자기 이방성 감소 및 포화 자화 강도 감소로부터 선택된 특성 중의 두개를 갖는다. 상기 방법의 일부 측면에 있어서, 데이터 메모리는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리 (DRAM) 또는 임베디드 DRAM(eDRAM)을 포함한다. 상기 방법의 일부 측면에 있어서, 상기 방법은 데이터 메모리가 보호를 받고 있는지 판단하고; 데이터 메모리가 보호를 받고 있다는 판정된 경우에 ECC 체크 비트를 ECC 메모리에 저장하며; 데이터 메모리가 보호를 받고 있지 않는다고 판정된 경우에 연산 데이터를 ECC 메모리에 저장하는 것을 더 포함한다. 상기 방법의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리는 다른 메모리 회로에 포함된다. 상기 방법의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리는 같은 메모리 회로에 포함된다. 상기 방법의 일부 측면에 있어서, 메모리 시스템은 호스트 장치에 전기적으로 커플링된다. 상기 방법의 일부 측면에 있어서, 데이터 메모리 및 ECC 메모리는 크기가 20 나노미터 내지 200 나노미터 사이 인 MTJ 및 종횡비(width-to-length ratio)가 1 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한 다. 상기 방법의 일부 측면에 있어서, 상기 방법은, 데이터 보호 명령을 수신하고; 보호 대기 데이터 중의 각 데이 터 워드에 사용되어 수신된 보호 명령에 대한 응답으로서: 데이터 워드에 관련되는 데이터 코드 워드의 주소를 인식하고; 상기 주소를 기반으로 데이터 워드가 데이터 메모리에 저장되었는지 판단하며; 데이터 워드가 데이터 메모리에 저장되었다고 판단한 경우의 응답으로서, 데이터 메모리로부터 데이터 워드를 판독하고; 데이터 워드 가 데이터 메모리에 저장되지 않았다고 판단한 경우의 응답으로서: 데이터 워드를 데이터 메모리에 기록하고; 데이터 워드에 대하여 ECC 인코딩 연산을 수행하며; ECC 인코딩 연산을 기반으로 데이터 코드 워드를 생성하고; 상기 주소에 데이터 코드 워드를 데이터 메모리에 기록하며; ECC 인코딩 연산을 기반으로 ECC 체크 비트를 생성 하고; 생성된 ECC 체크 비트를 ECC 메모리 중의 대응되는 파티션에 기록하도록 구성된다. 상기 방법의 일부 측면에 있어서, 상기 방법은, 각 클리닝 대기 데이터 코드에 사용되어 수신된 클리닝 데이터 클리닝 명령에 대한 응답으로서: 데이터 코드 워드에 사용되는 시작 주소 및 대응되는 ECC 메모리 파티션을 인 식하고; 데이터 메모리로부터 시작 주소에 관련되는 데이터 워드를 판독하며; ECC 메모리로부터 대응되는 ECC 메모리 파티션에 관련되는 ECC 체크 비트를 판독하고; 데이터 워드 및 ECC 체크 비트를 기반으로 ECC 디코딩 연 산을 수행하며; ECC 디코딩 연산을 기반으로 데이터 워드에 오류가 포함되어 있는지 판단하고; 데이터 워드에 오류가 포함된다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하되, 그 중 오류 정정 가능 비트를 포함한 데이터 워드는 클리닝된 데이터 워드이며; 데이터 워드에 오류가 포함되지 않는다고 판단한 경우의 응답으로서, 데이터 워드 중의 오류 정정 가능 비트로 오류 비트를 대체하는 것을 포기 하되, 그 중 데이터 워드는 클리닝된 데이터 워드이고; 호스트가 클리닝된 데이터 워드를 청구하였는지 판단하 고; 호스트가 클리닝된 데이터를 청구하였다고 판단한 경우의 응답으로서, 클리닝된 데이터 워드를 호스트와 전 기적으로 커플링되는 메모리 컨트롤러에 출력하며; 호스트가 클리닝된 데이터를 청구하지 않았다고 판단한 경우 의 응답으로서, 클리닝된 데이터 워드를 메모리 컨트롤러에 출력하는 것을 포기하는 것을 더 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센 터의 신경망 유사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프 로그래밍 가능한 연산 시스템, 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다. 일 측면에 있어서, 메모리 시스템은, 제1 비트 오류율에 관련되는 제1 메모리 회로; 제2 비트 오류율에 관련되 되, 그 중 제1 비트 오류율은 제2 비트 오류율보다 큰 제2 메모리 회로; 및, 제1 메모리 회로 및 제2 메모리 회 로에 저장되는 데이터 워드; 를 포함하고, 그 중, 데이터 워드는 제1 비트 오류율에 관련되는 제1 파티션 및 제 2 비트 오류율에 관련되는 제2 파티션을 포함하며, 데이터 워드의 제1 파티션은 제1 메모리 회로에 저장되고, 데이터 워드의 제2 파티션은 제2 메모리 회로에 저장된다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 제1 메모리 회로 및 제2 메모리 회로에 전기적으로 커플링되는 데이터 클리닝 회로를 더 포함하고, 그 중, 데이터 클리닝 회로는 제1 메모리 회로를 제어하여 제1 오류율을 제3 오류율까지 감소시키고, 데이터 클리닝 회로는 제2 메모리 회로를 제어하여 제2 오류율을 제4 오 류율까지 감소시키며, 제1 비트 오류율의 감소 정도는 제2 비트 오류율의 감소 정도보다 크게 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 제1 메모리 회로는 제1 크기의 제1 자기 터널 접합(MTJ) 및 제1 통 로 종횡(W/L)비의 제1 MOS 트랜지스터를 갖는 제1 메모리 유닛을 포함하고, 제2 메모리 유닛은 제2 크기의 제2 MTJ 및 제2 W/L비의 제2 MOS 트랜지스터를 갖는 제2 메모리 유닛을 포함하며, 제1 크기는 제2 크기보다 크고, 제1 W/L비는 제2 W/L비보다 크게 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 제2 메모리 회로는 크기가 20 나노미터 내지 100 나노미터 사이인 MTJ 및 W/L가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 제1 메모리 회로는 제1 판독 전압, 제1 센싱 시간 및 제1 워드 라인 (WL) 전압을 사용하고, 제2 메모리 회로는 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용하며, 제1 판독 전압은 제2 판독 전압보다 크고, 제1 센싱 시간은 제2 센싱 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크 게 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 제1 메모리 회로는 제1 기록 전압, 제1 기록 시간 및 제1 WL 전압을 사용하고, 제2 메모리 회로는 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용하며, 제1 기록 전압은 제2 기록 전압보다 크고, 제1 기록 시간은 제2 기록 시간보다 길며, 제1 WL 전압은 제2 WL 전압보다 크게 구성된다. 상기 메모리 시스템의 일부 측면에 있어서, 부동 소수점 형식에서 제1 파티션은 부호 비트, 지수 비트 및 가수 비트의 상위 부분을 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 부동 소수점 형식에서 제2 파티션은 가수 비트의 하위 부분을 포함 한다. 상기 메모리 시스템의 일부 측면에 있어서, 정수 형식에서 제2 파티션은 하위 비트를 포함한다. 일 측면에 있어서, 메모리 시스템의 조작 방법을 게시한 것으로서, 상기 메모리 시스템은 제1 메모리 회로 및 제2 메모리 회로를 포함하고, 상기 방법은, 제1 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워 드의 제1 파티션을 판단하고; 제2 비트 오류율을 기반으로 메모리 시스템 중 저장 대기 데이터 워드의 제2 파티 션을 판단하되, 제1 비트 오류율은 제2 비트 오류율보다 크며; 데이터 워드의 제1 파티션을 제1 메모리 회로에 저장하고; 데이터 워드의 제2 파티션을 제2 메모리 회로에 저장하는 것; 을 포함하며; 그 중, 제1 메모리 회로 는 제1 비트 오류율에 관련되고, 제2 메모리 회로는 상기 제2 비트 오류율에 관련된다. 상기 방법의 일부 측면에 있어서, 상기 방법은, 제1 메모리 회로를 제어하여 제1 오류율을 제3 오류율까지 감소 시키고; 제2 메모리 회로를 제어하여 제2 오류율을 제4 오류율까지 감소시키는 것; 을 더 포함하고, 그 중, 제1 비트 오류율의 감소 정도는 제2 비트 오류율의 감소 정도보다 크게 구성된다. 상기 방법의 일부 측면에 있어서, 제1 메모리 회로는 제1 크기의 제1 MTJ 및 제1 W/L비의 제1 MOS 트랜지스터를 갖는 제1 메모리 유닛을 포함하고, 제2 메모리 유닛은 제2 크기의 제2 MTJ 및 제2 W/L비의 제2 MOS 트랜지스터 를 갖는 제2 메모리 유닛을 포함하며, 제1 크기는 제2 크기보다 크고, 제1 W/L비는 제2 W/L비보다 크게 구성된 다. 상기 방법의 일부 측면에 있어서, 제1 메모리 회로는 크기가 40 나노미터 내지 200 나노미터 사이인 MTJ 및 W/L 가 2 내지 200 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 상기 방법의 일부 측면에 있어서, 제2 메모리 회로는 크기가 20 나노미터 내지 100 나노미터 사이인 MTJ 및 W/L 가 1 내지 100 사이인 MOS 트랜지스터를 갖는 메모리 유닛을 포함한다. 상기 방법의 일부 측면에 있어서, 상기 방법은, 제1 메모리 회로에서 제1 판독 전압, 제1 센싱 시간 및 제1 WL 전압을 사용하고; 제2 메모리 회로에서 제2 판독 전압, 제2 센싱 시간 및 제2 WL 전압을 사용하는 것; 을 더 포 함하고, 그 중, 제1 판독 전압은 제2 판독 전압보다 크고, 제1 센싱 시간은 제2 센싱 시간보다 길며, 제1 WL 전 압은 제2 WL 전압보다 크게 구성된다. 상기 방법의 일부 측면에 있어서, 상기 방법은, 제1 메모리 회로에서 제1 기록 전압, 제1 기록 시간 및 제1 WL 전압을 사용하고; 제2 메모리 회로에서 제2 기록 전압, 제2 기록 시간 및 제2 WL 전압을 사용하는 것; 을 포함 하고, 그 중, 제1 기록 전압은 제2 기록 전압보다 크고, 제1 기록 시간은 제2 기록 시간보다 길며, 제1 WL 전압 은 제2 WL 전압보다 크게 구성된다. 상기 방법의 일부 측면에 있어서, 부동 소수점 형식에서 제1 파티션은 부호 비트, 지수 비트 및 가수 비트의 상 위 부분을 포함한다. 상기 방법의 일부 측면에 있어서, 정수 형식에서 제1 파티션은 부호 비트 및 상위 비트를 포함한다. 상기 방법의 일부 측면에 있어서, 부동 소수점 형식에서 제2 파티션은 가수 비트의 하위 부분을 포함한다. 상기 방법의 일부 측면에 있어서, 정수 형식에서 제2 파티션은 하위 비트를 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센 터의 신경망 유사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프 로그래밍 가능한 연산 시스템, 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다. 일 측면에 있어서, 메모리 시스템은, 데이터 입력; 멀티 레벨 셀(MLC) 배열; MLC 배열 및 데이터 입력에 전기적 으로 커플링되는 기록 회로; 기록 회로에 전기적으로 커플링되는 그레이 코드로부터 이진 코드로의 디코딩 회로; MLC 배열에 전기적으로 커플링되는 판독 회로; 판독 회로 및 데이터 입력에 전기적으로 커플링되는 이진 코드로부터 그레이 코드로의 인코딩 회로; ECC 체크 비트를 저장하도록 구성되는 메모리 회로; 메모리 회로 및 이진 코드로부터 그레이 코드로의 인코딩 회로에 전기적으로 커플링되는 ECC 인코더; 메모리 회로 및 그레이 코 드로부터 이진 코드로의 인코딩 회로에 전기적으로 커플링되고, 회복된 데이터를 출력하도록 구성되는 ECC 디코 더; 및, 메모리 시스템 중의 데이터 회복을 제어하도록 구성되는 데이터 클리닝 컨트롤러; 를 포함한다. 상기 메모리 시스템의 일부 측면에 있어서, MLC 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물 리적 상태를 가진다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 유닛 회로는, NOR 유닛으로 구성된 플로팅 게이트 FLASH 유 닛, NAND 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NOR 유닛으로 구성된 전하 트랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화 메모리(PCM) 유닛 및 저항 랜덤 액세스 메모리(RRAM) 유닛으로부터 선 택된 어느 하나이다. 상기 메모리 시스템의 일부 측면에 있어서, ECC 인코더 및 디코더는 해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선택된 어느 하나를 사용한다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 회로 및 MLC 배열은 다른 집접회로에 위치한다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 회로는 MLC 배열의 소정 파티션에 위치한다. 상기 메모리 시스템의 일부 측면에 있어서, 데이터 클리닝 회로는 환경 간섭 감지에 대한 응답 또는 호스트로부 터 수신된 명령에 대한 응답으로서, 소정 간격으로 데이터 클리닝 조작을 개시하도록 구성된다. 일 측면에 있어서, MLC에 대하여 데이터 클리닝을 수행하는 방법은, MLC로부터 데이터를 판독하되, 데이터는 이 진 코드 또는 아날로그 값으로 표시하고; 데이터를 그레이 코드로 변환하며; ECC 체크 비트를 저장하도록 구성 된 메모리 회로로부터 대응되는 체크 비트 데이터를 판독하고; 정정 가능 오류가 그레이 코드 형식의 데이터 중 의 위치를 연산하여 정정하며; 정정된 데이터를 이진 코드 또는 정정된 아날로그 값으로 변환하고; 기록 회로를 통하여 정정된 데이터를 MLC 중의 데이터에 재기록하는 것; 을 포함한다. 상기 방법의 일부 측면에 있어서, MLC 배열은 메모리 유닛 회로를 포함하고, 2개 이상의 안정적인 물리적 상태 를 가진다. 상기 방법의 일부 측면에 있어서, 메모리 유닛 회로는, NOR 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NAND 유닛으로 구성된 플로팅 게이트 FLASH 유닛, NOR 유닛으로 구성된 전하 트랩 FLASH 유닛, NAND 유닛으로 구성된 전하 트랩 FLASH 유닛, 상변화 메모리(PCM) 유닛 및 저항 랜덤 액세스 메모리(RRAM) 유닛으로부터 선택된 어느 하나이다. 상기 방법의 일부 측면에 있어서, 상기 방법은, 해밍 코드, BCH 코드, 리드-솔로몬 코드 및 LDPC 코드로부터 선 택된 어느 하나를 사용하여 ECC 인코딩 및 디코딩을 수행한다. 상기 방법의 일부 측면에 있어서, 메모리 회로 및 MLC 배열은 다른 집접회로에 위치한다. 상기 방법의 일부 측면에 있어서, 메모리 회로는 MLC 배열의 소정 파티션에 위치한다. 상기 방법의 일부 측면에 있어서, 상기 방법은 감지된 환경 간섭에 대한 응답 또는 호스트로부터 수신된 명령에 대한 응답으로서, 소정 간격으로 데이터 클리닝 조작을 개시한다. 상기 메모리 시스템의 일부 측면에 있어서, 메모리 시스템은 인공 지능 엣지 연산(edge-AI) 시스템, 데이터 센 터의 신경망 유사 시스템, IoT 시스템, 자동자 전자 시스템, 마이크로 컨트롤러 시스템, 이동 통신 시스템, 프 로그래밍 가능한 연산 시스템, 하드웨어 안전 시스템, 원격 정조 서비스 시스템, 생물 의학 전자 장치, 로봇 및 드론으로부터 선택된 어느 하나에 포함된다. 비록 본 발명에서 용어 \"전기적 커플링(electrically coupled)\" 및 \"커플링(coupled)\"을 사용하여 판독 회로의 두개의 컴포넌트 사이의 전기적 연결을 설명하였지만, 전기적 연결은 반드시 컴포넌트의 단자 사이를 직접 연결 하여 커플링되어야 하는 것은 아니다. 본 발명의 범위를 벗어나지 않는 한, 상기 컴포넌트의 다양한 조합 및 연 결을 통하여 정전류 및 조정 가능한 바이어스 전압 판독 회로를 구성할 수 있다. 예를 들면, 회로를 전기적으로 커플링된 컴포넌트의 단자 사이에 연결할 수 있다. 다른 일 예에 있어서, 폐쇄(전도성) 스위치를 커플링된 컴포 넌트의 단자 사이에 연결할 수 있다. 또 다른 일 예에 있어서, 회로의 정전류 특성에 영향을 주지 않는 부가 컴 포넌트를 커플링된 컴포넌트의 단자 사이에 연결할 수 있다. 예를 들면, 버퍼, 증폭기 및 수동 회로 컴포넌트를 추가하여 판독 회로의 특성에 영향을 주지 않고 본 발명의 범위를 벗어나지 않을 수 있다. 일부 실시예에 있어서, 두개의 전기적으로 커플링된 컴포넌트는 토폴리지 방식으로 커플링될 수 있다. 본문에서 사용된 바와 같이, 두개의 컴포넌트가 토폴로지 내에서 또는 토폴로지의 동일한 부분 내에서 서로 전기적 영향 을 주는 경우가 \"토폴로지 방식의 커플링(topologically coupled)\"이다. 예를 들면, 게시된 판독 회로의 참고 센서와 제1 전류원은 판독 회로의 같은 분지 회로에 전기적으로 커플링된다. 마찬가지로, 비록 본 발명에서 용어 \"비 전기적 커플링(electrically uncoupled)\"을 사용하여 판독 회로의 두개 의 컴포넌트 사이의 전기적 차단을 설명하였지만, 전기적 차단은 반드시 스위칭할 컴포넌트의 단자 사이를 실질 적으로 개방하여야 하는 것은 아니다. 또한, \"비 커플링\"은 두개 컴포넌트 사이의 전기 에너지 전달을 차단하는것에 제한되는 것은 아니다. 예를 들면, 고저항 컴포넌트를 비 커플링된 컴포넌트의 단자 사이에 연결할 수 있 다. 다른 일 예에 있어서, 개방(비 전도성) 스위치를 차단된 컴포넌트의 단자 사이에 연결하여 컴포넌트를 효과 적으로 차단할 수 있다. 통상적으로, 본문에서 사용되는 용어 \"대체적으로(substantially)\"는 (복수의) 컴포넌트 또는 수량이 이상적으 로 정확한 품질(예를 들면 고정, 동일, 통일, 동등, 유사, 비례적)을 가짐을 설명하기 위한 것이지만, 실질적으 로는 기능 상 정확한 품질과 동등한 품질을 가질 수도 있다. 예를 들면, 컴포넌트 또는 수량을 대체적으로 고정 또는 통일로 설명한 경우, 오차가 시스템(예를 들면 정확도 요구 등)의 공차 범위에 포함되면 상기 고정 또는 통일 값으로부터 이탈할 수도 있다. 다른 일 예에 있어서, 두개 컴포넌트 또는 수량의 대체적으로 동등하다고 설명한 경우, 그 차이가 공차 범위에 포함되고 기능 상에서 시스템의 조작에 영향을 주지 않으면 근사적으로 동 등할 수도 있다. 마찬가지로, 비록 일부 요소 또는 수량을 절대적인 의미로 설명하기 위하여 용어 \"대체적으로\"를 사용하지 않았 지만, 상기 요소 및 수량도 기능 상 절대적으로 설명된 품질과 동등한 품질을 가질 수도 있다. 예를 들면, 일부 실시예에 있어서, 비율을 1로 설명할 수 있다. 하지만, 상기 비율이 시스템(예를 들면 정확도 요구 등)의 공차 범위에 포함되면, 상기 비율은 1보다 크거나 작을 수도 있다. 예를 들면, 본문에서 \"대체적으로 동일한(substantially the same)\" 센서를 사용하여 소정의 자극에 대하여 유 사한 응답을 생성할 수 있다. 예를 들면, 소정의 온도 변화는 \"대체적으로 동일한\" 볼로미터를 사용하여 유사한 저항 변화를 생성할 수 있다. 비록 도면을 참조하여 게시된 실시예를 충분하게 설명하였으나, 주의를 돌려야 할 것은, 다양한 변경 및 수정을 가할 수 있음은 본 분야의 숙련된 기술자들에게 있어서 자명한 것이다. 상기 변경 및 수정은 게시된 실시예 및 첨부된 특허청구범위의 범위에 포함되는 것으로 이해되어야 할 것이다. 본문에서 다양한 실시예를 설명하기 위하여 사용된 용어는 특정 실시예를 설명하기 위한 것일 뿐, 본 발명을 제 한하고자 하는 것은 아니다. 특별히 언급하지 않는 한, 상기 다양한 실시예 및 첨부된 특허청구범위의 설명에서 사용된 단수형의 \"하나\", \"한개의\" 및 \"상기\"는 복수형의 의미도 포함한다. 또한, 본문에서 사용된 용어 \"및/또 는\"은 나열된 관련 항목들의 하나 또는 여러개의 임의 및 모든 가능한 조합을 포함한다. 더 설명하여야 할 것은, 본 명세서에서 사용되는 \"포함\" 및/또는 \"포함하는\" 등 용어는 해당 특징, 정수, 단계, 조작, 소자 및/또 는 컴포넌트의 존재를 의미하는 것일 뿐, 하나 또는 복수의 기타 특징, 정수, 단계, 조작, 소자, 컴포넌트 및/ 또는 그 조합을 배제하지 않는다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12"}
{"patent_id": "10-2021-7013943", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 실시예에 따른 메모리 시스템을 포함한 시스템을 도시한 것이다. 도 2는 실시예에 따른 데이터 메모리 및 ECC 메모리를 도시한 것이다. 도 3은 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 도 4는 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 도 5는 실시예에 따른 메모리 시스템을 도시한 것이다. 도 6은 실시예에 따른 데이터 코드 파티션을 도시한 것이다. 도 7은 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 도 8은 실시예에 따른 메모리 시스템을 도시한 것이다. 도 9는 실시예에 따른 데이터 회복을 도시한 것이다. 도 10은 실시예에 따른 메모리 시스템의 조작 방법을 도시한 것이다. 도 11은 실시예에 따른 메모리 시스템을 포함한 시스템을 도시한 것이다. 도 12는 실시예에 따른 메모리 시스템을 포함한 연산 장치의 예를 도시한 것이다."}
