+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003                                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                       ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                           ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_001                                                                                                                                                                                                                     ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer                                                                                                                                                                                                                         ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                               ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                                                      ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                                            ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                ; 453   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_004                                                                                                                                                                                                          ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_003                                                                                                                                                                                                          ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_002                                                                                                                                                                                                          ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                          ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                                                                                                              ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_004                                                                                                                                                                                                            ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_003                                                                                                                                                                                                            ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                                            ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                            ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                                                                                                              ; 101   ; 25             ; 2            ; 25             ; 451    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|clock_crossing_io_m0_limiter                                                                                                                                                                                           ; 184   ; 0              ; 0            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_005|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_005                                                                                                                                                                                                             ; 88    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004                                                                                                                                                                                                             ; 88    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                                                                                                                                             ; 88    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                                                                                                             ; 88    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                                                                                                             ; 88    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                              ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                                                                                                                 ; 88    ; 0              ; 5            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|key_s1_agent_rsp_fifo                                                                                                                                                                                                  ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|key_s1_agent|uncompressor                                                                                                                                                                                              ; 22    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|key_s1_agent                                                                                                                                                                                                           ; 254   ; 39             ; 42           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sw_s1_agent_rsp_fifo                                                                                                                                                                                                   ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sw_s1_agent|uncompressor                                                                                                                                                                                               ; 22    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sw_s1_agent                                                                                                                                                                                                            ; 254   ; 39             ; 42           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|led_s1_agent_rsp_fifo                                                                                                                                                                                                  ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|led_s1_agent|uncompressor                                                                                                                                                                                              ; 22    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|led_s1_agent                                                                                                                                                                                                           ; 254   ; 39             ; 42           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_agent_rsp_fifo                                                                                                                                                                                                ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_agent|uncompressor                                                                                                                                                                                            ; 22    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_agent                                                                                                                                                                                                         ; 254   ; 39             ; 42           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                     ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_control_slave_agent|uncompressor                                                                                                                                                                                 ; 22    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_control_slave_agent                                                                                                                                                                                              ; 254   ; 39             ; 42           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|clock_crossing_io_m0_agent                                                                                                                                                                                             ; 144   ; 35             ; 59           ; 35             ; 120    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|key_s1_translator                                                                                                                                                                                                      ; 91    ; 6              ; 9            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sw_s1_translator                                                                                                                                                                                                       ; 91    ; 6              ; 9            ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|led_s1_translator                                                                                                                                                                                                      ; 91    ; 6              ; 9            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_translator                                                                                                                                                                                                    ; 75    ; 22             ; 24           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_control_slave_translator                                                                                                                                                                                         ; 91    ; 6              ; 7            ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|clock_crossing_io_m0_translator                                                                                                                                                                                        ; 92    ; 10             ; 2            ; 10             ; 85     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                                                                                        ; 195   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                  ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                  ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                                                                                                                                                             ; 118   ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                                                                                                                                                ; 44    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                                                                                                                                                             ; 100   ; 3              ; 0            ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                            ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                      ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                            ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                ; 563   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                          ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                          ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                          ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                          ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                              ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                            ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                            ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                          ; 120   ; 4              ; 5            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                              ; 123   ; 25             ; 2            ; 25             ; 561    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                                                                     ; 97    ; 3              ; 5            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter                                                                                                                                                                                                 ; 97    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_instruction_master_limiter                                                                                                                                                                                         ; 228   ; 0              ; 0            ; 0              ; 230    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_data_master_limiter                                                                                                                                                                                                ; 228   ; 0              ; 0            ; 0              ; 230    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                                                             ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                                                             ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                             ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                             ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                             ; 110   ; 0              ; 5            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                              ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                 ; 110   ; 0              ; 5            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                                                                                                                                              ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                                                                                ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                                                                                            ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent                                                                                                                                                                                                         ; 230   ; 22             ; 26           ; 22             ; 253    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|clock_crossing_io_s0_agent_rsp_fifo                                                                                                                                                                                    ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|clock_crossing_io_s0_agent|uncompressor                                                                                                                                                                                ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|clock_crossing_io_s0_agent                                                                                                                                                                                             ; 298   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                     ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                                                                                                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent                                                                                                                                                                                              ; 298   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|performance_counter_0_control_slave_agent_rsp_fifo                                                                                                                                                                     ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|performance_counter_0_control_slave_agent|uncompressor                                                                                                                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|performance_counter_0_control_slave_agent                                                                                                                                                                              ; 298   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                             ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                      ; 298   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_instruction_master_agent                                                                                                                                                                                           ; 186   ; 37             ; 81           ; 37             ; 142    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_data_master_agent                                                                                                                                                                                                  ; 186   ; 37             ; 81           ; 37             ; 142    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_translator                                                                                                                                                                                                    ; 76    ; 4              ; 3            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|clock_crossing_io_s0_translator                                                                                                                                                                                        ; 111   ; 4              ; 20           ; 4              ; 82     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_translator                                                                                                                                                                                         ; 111   ; 5              ; 19           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|performance_counter_0_control_slave_translator                                                                                                                                                                         ; 111   ; 6              ; 26           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                 ; 111   ; 5              ; 30           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_instruction_master_translator                                                                                                                                                                                      ; 112   ; 51             ; 2            ; 51             ; 105    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_data_master_translator                                                                                                                                                                                             ; 112   ; 12             ; 2            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                        ; 249   ; 0              ; 0            ; 0              ; 285    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_custom_instruction_master_multi_slave_translator0                                                                                                                                                                                    ; 161   ; 0              ; 5            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_custom_instruction_master_multi_xconnect                                                                                                                                                                                             ; 128   ; 0              ; 0            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_custom_instruction_master_comb_slave_translator0                                                                                                                                                                                     ; 161   ; 6              ; 4            ; 6              ; 100    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                              ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_custom_instruction_master_translator                                                                                                                                                                                                 ; 283   ; 0              ; 0            ; 0              ; 283    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer                                                                                                                                                                                                                                    ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid                                                                                                                                                                                                                                    ; 3     ; 23             ; 2            ; 23             ; 32     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sw                                                                                                                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram|the_nios_system_tec1_sdram_input_efifo_module                                                                                                                                                                                      ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram                                                                                                                                                                                                                                    ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|performance_counter_0                                                                                                                                                                                                                    ; 41    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist1                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist6_mem_dmem|auto_generated                                                                                                                                ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|auto_generated                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist5                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_delay                                                                                                       ; 42    ; 17             ; 3            ; 17             ; 39     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist3                                                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|auto_generated                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist4                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_delay                                                                                                       ; 27    ; 11             ; 3            ; 11             ; 24     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist2                                                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|auto_generated                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist0                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|negZero_uid59_fpSqrtTest_delay                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:Float2Int                                                                                                                                                              ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c                                                          ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vStage_uid52_lzcShifterZ1_uid10_fxpToFPTest_b_to_cStage_uid53_lzcShifterZ1_uid10_fxpToFPTest_b                                                            ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float                                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d                                                                    ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d                                                                      ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c             ; 30    ; 2              ; 0            ; 2              ; 27     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X22dto0_uid183_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx1_uid184_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b ; 26    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X18dto0_uid186_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx2_uid187_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b ; 22    ; 2              ; 0            ; 2              ; 19     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X14dto0_uid189_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx3_uid190_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b ; 18    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_vStage_uid154_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx4_uid193_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b       ; 14    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X6dto0_uid195_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx5_uid196_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b  ; 10    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X2dto0_uid198_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx6_uid199_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b  ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a                                                                                   ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_closePath_uid69_fpAddSubTest_ieeeAdd_b                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b      ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b      ; 6     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rVStage_uid159_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_c                       ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a                                                                                   ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_oFracBREXC2_uid73_fpAddSubTest_ieeeAdd_b                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub                                                                                                                                                               ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a                                                                                                ; 12    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|topProd_uid96_prod_uid49_fpMulTest_component|auto_generated                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|sm0_uid99_prod_uid49_fpMulTest_component|auto_generated                                                                                                     ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|sm1_uid102_prod_uid49_fpMulTest_component|auto_generated                                                                                                    ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply                                                                                                                                                             ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div                                                                                                                                                                  ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi|datapath                                                                                                                                                                                 ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_multi                                                                                                                                                                                          ; 72    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_combi|\COMP_GEN:compare                                                                                                                                                                        ; 67    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_combi|\COMP_GEN:FPMinMax                                                                                                                                                                       ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_combi|\ARITH_GEN:abs_map                                                                                                                                                                       ; 32    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_combi|\ARITH_GEN:neg_map                                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0|fpci_combi                                                                                                                                                                                          ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_custom_instr_floating_point_2_0                                                                                                                                                                                                     ; 140   ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led                                                                                                                                                                                                                                      ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|key                                                                                                                                                                                                                                      ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_r                                                                                                                                                                                        ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_nios_system_tec1_jtag_uart_scfifo_w                                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart                                                                                                                                                                                                                                ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu|cpu                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu                                                                                                                                                                                                                                      ; 216   ; 0              ; 0            ; 0              ; 348    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|read_crosser                                                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo|write_crosser                                                                                                                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|rsp_fifo                                                                                                                                                                                                               ; 113   ; 76             ; 0            ; 76             ; 41     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|read_crosser                                                                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo|write_crosser                                                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io|cmd_fifo                                                                                                                                                                                                               ; 129   ; 75             ; 0            ; 75             ; 50     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clock_crossing_io                                                                                                                                                                                                                        ; 86    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
