---
layout: post
title: "VGA设计（原理说明。Verilog代码实现，仿真结果）"
date: "2022-07-20T09:19:13.231Z"
---
VGA设计（原理说明。Verilog代码实现，仿真结果）
============================

各类显示屏的显示原理大部分是利用人眼的视觉暂留效应。比如之前的数码管显示就是设计每个周期内各个小段按顺序显示，来达到显示一个数字的效果。

_VGA同理，显示屏在显示时是一个像素一个像素地显示，在人眼看来所有像素是同时显示的，便构成了一幅图片。  
_**①显示器的分辨率越高（如4k屏：3840\*2160），显示的图像越清晰。**  
**②显示器的刷新率（即每秒能够显示几幅图片）越高，显示器越不卡，性能更好。（一个周期内，每个像素点显示的时间长度和显示屏的分辨率以及驱动电路的系统时钟频率决定了显示屏的刷新率。  
系统时钟频率越高，显示屏的刷新率越高。）**

**显示器的显示原理：**逐个像素点输出RGB值，通过设计时序可以达到这个目的。通过行扫描+列扫描达到显示所有像素点的目的。

VGA是一种显示标准，VGA接口即电脑采用VGA标准输出数据的专用接口。

VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它**传输**红、绿、蓝模拟信号**\[23:0\]RGB\_data**以及同步信号(水平和垂直信号)(**horizontal\_sig和vertical\_sig**)。

设计过程：利用计数器来输出每一个像素以及输出同步信号。

![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720164453215-920011968.png)![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720164515207-1875316252.png)

![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720164522488-1261866607.png)

**案例：**

**要求：640\*480**的显示屏

![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720170533006-1414432934.png)

 **代码：**

module VGA(
    clk,
    reset,
    content\_data\_request,//数据请求信号
    horizontal\_sig,//horizontal 水平的
    vertical\_sig,  //vertical 垂直的
    content\_data,//要显示的内容数据
    RGB\_data,//输出的内容数据
    vis\_sig//内容显示同步信号(高电平时显示)
    );
    input clk   ;
    input reset ;
    output reg content\_data\_request ;//数据请求信号
    output reg horizontal\_sig ;
    output  reg vertical\_sig  ;
    input  \[23:0\]content\_data ;
    output reg \[23:0\]RGB\_data ;
    output reg vis\_sig ;//内容显示同步信号
    reg h\_vis\_sig ;//行内容显示同步信号
    reg v\_vis\_sig ;//列内容显示同步信号
    
    //定义时间节点参数
    //行参数
    parameter h\_pulse\_start = 0 ; //行起始脉冲开始信号
    parameter h\_pulse\_end  = 96 ;// 行起始脉冲结束信号 96
    parameter h\_content\_start  = 96 + 40 + 8 ;//行内容开始信号 144
    parameter h\_content\_end  = 96 + 40 + 8 + 640 ;//行内容结束信号 784
    parameter h\_end = 96 + 40 + 8 + 640 + 8 + 8;//行结束信号 800
    
    //列参数
    parameter v\_pulse\_start = 0 ; //列起始脉冲开始信号
    parameter v\_pulse\_end  = 2 ;//列起始脉冲结束信号 2
    parameter content\_start  = 2 + 25 + 8 ;//列内容开始信号 35
    parameter content\_end  = 2 + 25 + 8 + 480 ;//列内容结束信号 515
    parameter v\_end = 2 + 25 + 8 + 480 +  2 + 8;//列结束信号 525
    
    //行与列 计数器
    reg \[9:0\]h\_cnt ;
    reg \[9:0\]v\_cnt ;
    
    always@(posedge clk or negedge reset)//行计数
    if(!reset)
        h\_cnt <= 0 ;
    else if ( h\_end - 1 <= h\_cnt  )//0-799
        h\_cnt <= 0 ;
    else 
        h\_cnt <= h\_cnt + 1 ;
        
    always@(posedge clk or negedge reset)//列计数
    if(!reset)
        v\_cnt <= 0 ;
    else if  (( v\_end - 1  <= v\_cnt ) && ( h\_end - 1 <= h\_cnt ))//0-524
        v\_cnt <= 0 ;
    else if  (( h\_end - 1 <= h\_cnt ) && ( v\_end - 1  > v\_cnt ))
        v\_cnt <= v\_cnt + 1 ;   
        
    //产生行起始脉冲     
    always@(posedge clk or negedge reset)//
    if(!reset)
        horizontal\_sig <= 1 ;
    else if( h\_cnt == 0 )
        horizontal\_sig <= 0 ;//1-96 共96
    else if ( h\_cnt == 96  )
        horizontal\_sig <= 1 ; 
        
    //产生列起始脉冲     
    always@(posedge clk or negedge reset)//
    if(!reset)
        vertical\_sig <= 1 ;
    else if(( v\_cnt == 0 )&& ( h\_end - 1 <= h\_cnt ) )
        vertical\_sig <= 0 ;//1-2 共2
    else if (( v\_cnt == 2 )&& ( h\_end - 1 <= h\_cnt ) )
        vertical\_sig <= 1 ; 
        
    //产生行显示同步信号
    always@(posedge clk or negedge reset)//
    if(!reset)  
        h\_vis\_sig <= 0 ;
    else if (( 144 - 2 <= h\_cnt ) &&  ( 784 - 1 - 2 >= h\_cnt )) //提前两拍保证输出在第145拍开始    
        h\_vis\_sig <= 1 ;//146 - 785共 
    else
        h\_vis\_sig <= 0 ;  
    
    //产生列显示同步信号
    always@(posedge clk or negedge reset)//
    if(!reset)  
        v\_vis\_sig <= 0 ;
    else if (( 35  <= v\_cnt ) &&  ( 515  >= v\_cnt ) && ( ( h\_end - 1 <= h\_cnt ) ) )     
        v\_vis\_sig <= 1 ;
    else if (( 35  > v\_cnt ) ||  ( 515  < v\_cnt ) ) 
        v\_vis\_sig <= 0 ;   
          
    //请求信号 
    always@(posedge clk or negedge reset)
    if(!reset) 
        content\_data\_request <= 0 ;//
    else if ( ( v\_vis\_sig ) && ( h\_vis\_sig ) )
        content\_data\_request <= 1 ;
    else 
        content\_data\_request <= 0 ;
    
    //显示同步信号
    always@(posedge clk or negedge reset)//
    if(!reset) 
        vis\_sig <= 0 ;
    else if ( content\_data\_request )
        vis\_sig <= 1 ;
    else 
        vis\_sig <= 0 ;
        
    //显示
    always@(posedge clk or negedge reset)//
    if(!reset) 
        RGB\_data <= 0 ;
    else if ( content\_data\_request )
        RGB\_data <= content\_data ;
    else 
        RGB\_data <= 0 ;
        
        
        
endmodule

\`timescale 1ns / 1ns
module VGB\_tb(
    
    );
    
    reg clk   ;
    reg reset ;
    wire horizontal\_sig ;
    wire vertical\_sig  ;
    reg  \[23:0\]content\_data ;
    wire  \[23:0\]RGB\_data ;
    wire  content\_data\_request ;//数据请求信号 ;
    wire   vis\_sig ;  
      
    VGA VGA\_sim(
    clk,
    reset,
    content\_data\_request,//数据请求信号
    horizontal\_sig,//horizontal 水平的
    vertical\_sig,  //vertical 垂直的
    content\_data,//要显示的内容数据
    RGB\_data,//输出的内容数据
    vis\_sig //内容显示同步信号
    );
    
    initial clk = 1 ;
    always #20 clk = ! clk ;//25MHz
    initial begin 
    reset \= 0 ;
    content\_data \= 0 ;
    #201
    reset \= 1 ;
    #70000000;
    $stop;
    end
    
    always@(posedge clk or negedge reset)//
    if(!reset)
        content\_data <= 0 ;
    else if (content\_data\_request )
        content\_data <= content\_data + 1 ;
    
endmodule

**结果：**

![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720170314614-820657690.png)

![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720170008510-266215799.png)

**需要验证的点：**同步信号的长度，脉冲信号的长度，显示行的时间长度，显示列的长度。（通过观察行计数器h\_cnt和列计数器v\_cnt即可）

**新功能**：显示特定区域。

**实现**：设定参数来界定区域。

![](https://img2022.cnblogs.com/blog/2866802/202207/2866802-20220720171005501-633766349.png)