verilog work "netgen/par/main_module_timesim.v"
verilog work "main_module_tb.v"
