clk_hw_get_name,FUNC_0
pr_debug,FUNC_1
spin_lock_irqsave,FUNC_2
spin_unlock_irqrestore,FUNC_3
to_xgene_clk,FUNC_4
xgene_clk_read,FUNC_5
xgene_clk_write,FUNC_6
xgene_clk_set_rate,FUNC_7
hw,VAR_0
rate,VAR_1
parent_rate,VAR_2
pclk,VAR_3
flags,VAR_4
data,VAR_5
divider,VAR_6
divider_save,VAR_7
