<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1687261318">
  <File Type="PA-TCL" Name="microblaze_top_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="microblaze_top_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="microblaze_top_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="microblaze_top_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="microblaze_top_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="microblaze_top_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="microblaze_top_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="microblaze_top_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="microblaze_top_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../../../Users/vdyakova/Downloads/Telegram Desktop/write_s2mm.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/microblaze_top/microblaze_top.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/microblaze_top/hdl/microblaze_top_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/bidir_buffs.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/bistable_domain_cross.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/byte_en_reg.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/edge_detect.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/generic_dpram.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/generic_fifo_dc_gray.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/monostable_domain_cross.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_clock_divider.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_defines.h">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_cmd_master.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_cmd_serial_host.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_controller_wb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_crc_16.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_crc_7.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_data_master.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_data_serial_host.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_data_xfer_trig.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_fifo_filler.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sd_wb_sel_ctrl.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../SD-card-controller/rtl/verilog/sdc_controller.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/bidir_sd.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/microblaze_top/ip/microblaze_top_mig_7series_0_1/board.prj">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="microblaze_top_mig_7series_0_1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="microblaze_top_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/eth.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/eth.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Flow_AreaOptimized_medium" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design">
      <Option Id="ControlSetOptThreshold">1</Option>
      <Option Id="Directive">2</Option>
    </Step>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_rst_clk_wiz_0_100M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_xbar_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_uartlite_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_timer_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_gpio_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_dlmb_bram_if_cntlr_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_ilmb_v10_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_rst_mig_7series_0_81M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_clk_wiz_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_ilmb_bram_if_cntlr_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_lmb_bram_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_sd_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_fifo_mm_s_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_fifo_mm_s_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_dlmb_v10_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_mdm_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_quad_spi_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_microblaze_0_axi_intc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_microblaze_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_ethernetlite_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_axi_dma_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_write_s2mm_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_vio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="microblaze_top_system_ila_0_1"/>
</GenRun>
