module Reg_set (
    output reg [7:0] Q1, Q2,
    input clk,rst,
    input [7:0] D1, D2
);


always @(posedge clk)
begin
  if(!rst)
    begin
      Q1 <= 0;
      Q2 <= 0;
    end
  else 
    begin
      Q1 <= D1;
      Q2 <= D2;
    end
end
endmodule
