

================================================================
== Vivado HLS Report for 'HLS_accel'
================================================================
* Date:           Sun Apr  2 15:45:12 2023

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        lab_5
* Solution:       sln1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.092|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  5293|  5293|  5293|  5293|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1024|  1024|         1|          1|          1|  1024|    yes   |
        |- Loop 2  |  1024|  1024|         1|          1|          1|  1024|    yes   |
        |- Loop 3  |  2212|  2212|       167|          2|          2|  1024|    yes   |
        |- Loop 4  |  1025|  1025|         3|          1|          1|  1024|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|    536|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|     80|    5604|  11416|
|Memory           |       66|      -|       0|      0|
|Multiplexer      |        -|      -|       -|   1856|
|Register         |        0|      -|    6659|   2081|
+-----------------+---------+-------+--------+-------+
|Total            |       66|     80|   12263|  15889|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       23|     36|      11|     29|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |            Instance           |            Module           | BRAM_18K| DSP48E|  FF | LUT |
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |HLS_accel_CONTROL_BUS_s_axi_U  |HLS_accel_CONTROL_BUS_s_axi  |        0|      0|   36|   40|
    |HLS_accel_fadd_32bkb_U1        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U2        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U3        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U4        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U5        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U6        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U7        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U8        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U9        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U10       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U11       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U12       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U13       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U14       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U15       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U16       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fmul_32cud_U17       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U18       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U19       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U20       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U21       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U22       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U23       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U24       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U25       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U26       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U27       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U28       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U29       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U30       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U31       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U32       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |Total                          |                             |        0|     80| 5604|11416|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    | Memory |     Module    | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    |a_0_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_1_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_2_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_3_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_4_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_5_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_6_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_7_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_8_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_9_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_10_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_11_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_12_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_13_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_14_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_15_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_0_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_1_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_2_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_3_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_4_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_5_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_6_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_7_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_8_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_9_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_10_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_11_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_12_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_13_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_14_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_15_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |out_U   |HLS_accel_out  |        2|  0|   0|  1024|   32|     1|        32768|
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    |Total   |               |       66|  0|   0|  3072| 1056|    33|        98304|
    +--------+---------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_1690_p2                         |     +    |      0|  0|  15|           1|           6|
    |i_2_fu_1828_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_3_fu_2022_p2                         |     +    |      0|  0|  15|           1|           6|
    |i_fu_1582_p2                           |     +    |      0|  0|  15|           1|           6|
    |indvar_flatten_next1_fu_1822_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next2_fu_2016_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next7_fu_1684_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next_fu_1576_p2         |     +    |      0|  0|  13|          11|           1|
    |j_1_fu_1788_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_2_fu_2105_p2                         |     +    |      0|  0|  15|           1|           6|
    |j_3_fu_1980_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_fu_1672_p2                           |     +    |      0|  0|  15|           6|           1|
    |k_fu_2078_p2                           |     +    |      0|  0|  14|          10|          10|
    |tmp_17_fu_1954_p2                      |     +    |      0|  0|  15|           7|           6|
    |tmp_18_fu_1999_p2                      |     +    |      0|  0|  12|          12|          12|
    |tmp_21_fu_2088_p2                      |     +    |      0|  0|  12|          12|          12|
    |tmp_8_fu_1762_p2                       |     +    |      0|  0|  15|           7|           7|
    |INPUT_STREAM_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state175_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state176_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state2                        |    and   |      0|  0|   2|           1|           1|
    |ap_block_state4                        |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_data_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |exitcond1_i_i_fu_1834_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond2_i_fu_1696_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond4_i_fu_1588_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten1_fu_1816_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten2_fu_2010_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten8_fu_1678_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten_fu_1570_p2            |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_i_fu_2028_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |last_assign_fu_2099_p2                 |   icmp   |      0|  0|  13|          10|           2|
    |ap_block_pp3_stage0_11001              |    or    |      0|  0|   2|           1|           1|
    |ap_block_state177                      |    or    |      0|  0|   2|           1|           1|
    |tmp_11_fu_1802_p2                      |    or    |      0|  0|   7|           7|           1|
    |tmp_14_fu_1856_p2                      |    or    |      0|  0|   7|           7|           1|
    |a_0_load_1_mid2_fu_1906_p3             |  select  |      0|  0|  64|           1|          64|
    |a_0_load_mid2_v_fu_1878_p3             |  select  |      0|  0|   7|           1|           7|
    |arrayNo1_cast_mid2_v_fu_1710_p3        |  select  |      0|  0|   6|           1|           6|
    |j2_0_i_mid2_fu_1702_p3                 |  select  |      0|  0|   6|           1|           1|
    |j5_0_i_mid2_fu_2034_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_0_i_i_mid2_fu_1840_p3                |  select  |      0|  0|   6|           1|           1|
    |j_0_i_mid2_fu_1594_p3                  |  select  |      0|  0|   6|           1|           1|
    |p_v_fu_1870_p3                         |  select  |      0|  0|   6|           1|           6|
    |tmp_1_mid2_v_fu_1602_p3                |  select  |      0|  0|   6|           1|           6|
    |tmp_8_mid2_v_v_fu_2042_p3              |  select  |      0|  0|   6|           1|           6|
    |ap_enable_pp2                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp3_iter1                |    xor   |      0|  0|   2|           2|           1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0| 536|         244|         278|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |INPUT_STREAM_TDATA_blk_n                   |   9|          2|    1|          2|
    |INPUT_STREAM_data_V_0_data_out             |   9|          2|   32|         64|
    |INPUT_STREAM_data_V_0_state                |  15|          3|    2|          6|
    |INPUT_STREAM_dest_V_0_state                |  15|          3|    2|          6|
    |OUTPUT_STREAM_TDATA_blk_n                  |   9|          2|    1|          2|
    |OUTPUT_STREAM_data_V_1_data_out            |   9|          2|   32|         64|
    |OUTPUT_STREAM_data_V_1_state               |  15|          3|    2|          6|
    |OUTPUT_STREAM_dest_V_1_state               |  15|          3|    2|          6|
    |OUTPUT_STREAM_id_V_1_state                 |  15|          3|    2|          6|
    |OUTPUT_STREAM_keep_V_1_state               |  15|          3|    2|          6|
    |OUTPUT_STREAM_last_V_1_data_out            |   9|          2|    1|          2|
    |OUTPUT_STREAM_last_V_1_state               |  15|          3|    2|          6|
    |OUTPUT_STREAM_strb_V_1_state               |  15|          3|    2|          6|
    |OUTPUT_STREAM_user_V_1_state               |  15|          3|    2|          6|
    |a_0_address0                               |  15|          3|    6|         18|
    |a_10_address0                              |  15|          3|    6|         18|
    |a_11_address0                              |  15|          3|    6|         18|
    |a_12_address0                              |  15|          3|    6|         18|
    |a_13_address0                              |  15|          3|    6|         18|
    |a_14_address0                              |  15|          3|    6|         18|
    |a_15_address0                              |  15|          3|    6|         18|
    |a_1_address0                               |  15|          3|    6|         18|
    |a_2_address0                               |  15|          3|    6|         18|
    |a_3_address0                               |  15|          3|    6|         18|
    |a_4_address0                               |  15|          3|    6|         18|
    |a_5_address0                               |  15|          3|    6|         18|
    |a_6_address0                               |  15|          3|    6|         18|
    |a_7_address0                               |  15|          3|    6|         18|
    |a_8_address0                               |  15|          3|    6|         18|
    |a_9_address0                               |  15|          3|    6|         18|
    |ap_NS_fsm                                  |  50|         11|    1|         11|
    |ap_enable_reg_pp2_iter83                   |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                    |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2                    |   9|          2|    1|          2|
    |ap_phi_mux_i4_0_i_phi_fu_1419_p4           |   9|          2|    6|         12|
    |ap_phi_mux_i_0_i_i_phi_fu_1386_p4          |   9|          2|    6|         12|
    |ap_phi_mux_indvar_flatten1_phi_fu_1375_p4  |   9|          2|   11|         22|
    |ap_phi_mux_j_0_i_i_phi_fu_1397_p4          |   9|          2|    6|         12|
    |b_0_address0                               |  15|          3|    6|         18|
    |b_10_address0                              |  15|          3|    6|         18|
    |b_11_address0                              |  15|          3|    6|         18|
    |b_12_address0                              |  15|          3|    6|         18|
    |b_13_address0                              |  15|          3|    6|         18|
    |b_14_address0                              |  15|          3|    6|         18|
    |b_15_address0                              |  15|          3|    6|         18|
    |b_1_address0                               |  15|          3|    6|         18|
    |b_2_address0                               |  15|          3|    6|         18|
    |b_3_address0                               |  15|          3|    6|         18|
    |b_4_address0                               |  15|          3|    6|         18|
    |b_5_address0                               |  15|          3|    6|         18|
    |b_6_address0                               |  15|          3|    6|         18|
    |b_7_address0                               |  15|          3|    6|         18|
    |b_8_address0                               |  15|          3|    6|         18|
    |b_9_address0                               |  15|          3|    6|         18|
    |grp_fu_1437_p0                             |  15|          3|   32|         96|
    |grp_fu_1437_p1                             |  15|          3|   32|         96|
    |grp_fu_1442_p0                             |  15|          3|   32|         96|
    |grp_fu_1442_p1                             |  15|          3|   32|         96|
    |grp_fu_1446_p0                             |  15|          3|   32|         96|
    |grp_fu_1446_p1                             |  15|          3|   32|         96|
    |grp_fu_1450_p0                             |  15|          3|   32|         96|
    |grp_fu_1450_p1                             |  15|          3|   32|         96|
    |grp_fu_1454_p0                             |  15|          3|   32|         96|
    |grp_fu_1454_p1                             |  15|          3|   32|         96|
    |grp_fu_1458_p0                             |  15|          3|   32|         96|
    |grp_fu_1458_p1                             |  15|          3|   32|         96|
    |grp_fu_1462_p0                             |  15|          3|   32|         96|
    |grp_fu_1462_p1                             |  15|          3|   32|         96|
    |grp_fu_1466_p0                             |  15|          3|   32|         96|
    |grp_fu_1466_p1                             |  15|          3|   32|         96|
    |grp_fu_1470_p0                             |  15|          3|   32|         96|
    |grp_fu_1470_p1                             |  15|          3|   32|         96|
    |grp_fu_1474_p0                             |  15|          3|   32|         96|
    |grp_fu_1474_p1                             |  15|          3|   32|         96|
    |grp_fu_1478_p0                             |  15|          3|   32|         96|
    |grp_fu_1478_p1                             |  15|          3|   32|         96|
    |grp_fu_1482_p0                             |  15|          3|   32|         96|
    |grp_fu_1482_p1                             |  15|          3|   32|         96|
    |grp_fu_1486_p0                             |  15|          3|   32|         96|
    |grp_fu_1486_p1                             |  15|          3|   32|         96|
    |grp_fu_1490_p0                             |  15|          3|   32|         96|
    |grp_fu_1490_p1                             |  15|          3|   32|         96|
    |grp_fu_1494_p0                             |  15|          3|   32|         96|
    |grp_fu_1494_p1                             |  15|          3|   32|         96|
    |grp_fu_1498_p0                             |  15|          3|   32|         96|
    |grp_fu_1498_p1                             |  15|          3|   32|         96|
    |grp_fu_1502_p0                             |  15|          3|   32|         96|
    |grp_fu_1502_p1                             |  15|          3|   32|         96|
    |grp_fu_1506_p0                             |  15|          3|   32|         96|
    |grp_fu_1506_p1                             |  15|          3|   32|         96|
    |grp_fu_1510_p0                             |  15|          3|   32|         96|
    |grp_fu_1510_p1                             |  15|          3|   32|         96|
    |grp_fu_1514_p0                             |  15|          3|   32|         96|
    |grp_fu_1514_p1                             |  15|          3|   32|         96|
    |grp_fu_1518_p0                             |  15|          3|   32|         96|
    |grp_fu_1518_p1                             |  15|          3|   32|         96|
    |grp_fu_1522_p0                             |  15|          3|   32|         96|
    |grp_fu_1522_p1                             |  15|          3|   32|         96|
    |grp_fu_1526_p0                             |  15|          3|   32|         96|
    |grp_fu_1526_p1                             |  15|          3|   32|         96|
    |grp_fu_1530_p0                             |  15|          3|   32|         96|
    |grp_fu_1530_p1                             |  15|          3|   32|         96|
    |grp_fu_1534_p0                             |  15|          3|   32|         96|
    |grp_fu_1534_p1                             |  15|          3|   32|         96|
    |grp_fu_1538_p0                             |  15|          3|   32|         96|
    |grp_fu_1538_p1                             |  15|          3|   32|         96|
    |grp_fu_1542_p0                             |  15|          3|   32|         96|
    |grp_fu_1542_p1                             |  15|          3|   32|         96|
    |grp_fu_1546_p0                             |  15|          3|   32|         96|
    |grp_fu_1546_p1                             |  15|          3|   32|         96|
    |grp_fu_1550_p0                             |  15|          3|   32|         96|
    |grp_fu_1550_p1                             |  15|          3|   32|         96|
    |grp_fu_1554_p0                             |  15|          3|   32|         96|
    |grp_fu_1554_p1                             |  15|          3|   32|         96|
    |grp_fu_1558_p0                             |  15|          3|   32|         96|
    |grp_fu_1558_p1                             |  15|          3|   32|         96|
    |grp_fu_1562_p0                             |  15|          3|   32|         96|
    |grp_fu_1562_p1                             |  15|          3|   32|         96|
    |i1_0_i_reg_1349                            |   9|          2|    6|         12|
    |i4_0_i_reg_1415                            |   9|          2|    6|         12|
    |i_0_i_i_reg_1382                           |   9|          2|    6|         12|
    |i_0_i_reg_1316                             |   9|          2|    6|         12|
    |indvar_flatten1_reg_1371                   |   9|          2|   11|         22|
    |indvar_flatten2_reg_1404                   |   9|          2|   11|         22|
    |indvar_flatten6_reg_1338                   |   9|          2|   11|         22|
    |indvar_flatten_reg_1305                    |   9|          2|   11|         22|
    |j2_0_i_reg_1360                            |   9|          2|    6|         12|
    |j5_0_i_reg_1426                            |   9|          2|    6|         12|
    |j_0_i_i_reg_1393                           |   9|          2|    6|         12|
    |j_0_i_reg_1327                             |   9|          2|    6|         12|
    |out_address0                               |  15|          3|   10|         30|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      |1856|        377| 2460|       7197|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+----+-----+-----+-----------+
    |                   Name                   | FF | LUT | Bits| Const Bits|
    +------------------------------------------+----+-----+-----+-----------+
    |INPUT_STREAM_data_V_0_payload_A           |  32|    0|   32|          0|
    |INPUT_STREAM_data_V_0_payload_B           |  32|    0|   32|          0|
    |INPUT_STREAM_data_V_0_sel_rd              |   1|    0|    1|          0|
    |INPUT_STREAM_data_V_0_sel_wr              |   1|    0|    1|          0|
    |INPUT_STREAM_data_V_0_state               |   2|    0|    2|          0|
    |INPUT_STREAM_dest_V_0_state               |   2|    0|    2|          0|
    |OUTPUT_STREAM_data_V_1_payload_A          |  32|    0|   32|          0|
    |OUTPUT_STREAM_data_V_1_payload_B          |  32|    0|   32|          0|
    |OUTPUT_STREAM_data_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_data_V_1_sel_wr             |   1|    0|    1|          0|
    |OUTPUT_STREAM_data_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_dest_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_dest_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_id_V_1_sel_rd               |   1|    0|    1|          0|
    |OUTPUT_STREAM_id_V_1_state                |   2|    0|    2|          0|
    |OUTPUT_STREAM_keep_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_keep_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_last_V_1_payload_A          |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_payload_B          |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_wr             |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_strb_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_strb_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_user_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_user_V_1_state              |   2|    0|    2|          0|
    |a_0_load_1_reg_2504                       |  32|    0|   32|          0|
    |a_0_load_reg_2499                         |  32|    0|   32|          0|
    |a_10_load_1_reg_2604                      |  32|    0|   32|          0|
    |a_10_load_reg_2599                        |  32|    0|   32|          0|
    |a_11_load_1_reg_2614                      |  32|    0|   32|          0|
    |a_11_load_reg_2609                        |  32|    0|   32|          0|
    |a_12_load_1_reg_2624                      |  32|    0|   32|          0|
    |a_12_load_reg_2619                        |  32|    0|   32|          0|
    |a_13_load_1_reg_2634                      |  32|    0|   32|          0|
    |a_13_load_reg_2629                        |  32|    0|   32|          0|
    |a_14_load_1_reg_2644                      |  32|    0|   32|          0|
    |a_14_load_reg_2639                        |  32|    0|   32|          0|
    |a_15_load_1_reg_2654                      |  32|    0|   32|          0|
    |a_15_load_reg_2649                        |  32|    0|   32|          0|
    |a_1_load_1_reg_2514                       |  32|    0|   32|          0|
    |a_1_load_reg_2509                         |  32|    0|   32|          0|
    |a_2_load_1_reg_2524                       |  32|    0|   32|          0|
    |a_2_load_reg_2519                         |  32|    0|   32|          0|
    |a_3_load_1_reg_2534                       |  32|    0|   32|          0|
    |a_3_load_reg_2529                         |  32|    0|   32|          0|
    |a_4_load_1_reg_2544                       |  32|    0|   32|          0|
    |a_4_load_reg_2539                         |  32|    0|   32|          0|
    |a_5_load_1_reg_2554                       |  32|    0|   32|          0|
    |a_5_load_reg_2549                         |  32|    0|   32|          0|
    |a_6_load_1_reg_2564                       |  32|    0|   32|          0|
    |a_6_load_reg_2559                         |  32|    0|   32|          0|
    |a_7_load_1_reg_2574                       |  32|    0|   32|          0|
    |a_7_load_reg_2569                         |  32|    0|   32|          0|
    |a_8_load_1_reg_2584                       |  32|    0|   32|          0|
    |a_8_load_reg_2579                         |  32|    0|   32|          0|
    |a_9_load_1_reg_2594                       |  32|    0|   32|          0|
    |a_9_load_reg_2589                         |  32|    0|   32|          0|
    |ap_CS_fsm                                 |  10|    0|   10|          0|
    |ap_enable_reg_pp2_iter0                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter1                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter10                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter11                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter12                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter13                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter14                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter15                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter16                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter17                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter18                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter19                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter2                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter20                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter21                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter22                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter23                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter24                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter25                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter26                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter27                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter28                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter29                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter3                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter30                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter31                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter32                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter33                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter34                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter35                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter36                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter37                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter38                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter39                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter4                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter40                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter41                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter42                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter43                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter44                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter45                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter46                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter47                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter48                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter49                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter5                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter50                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter51                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter52                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter53                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter54                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter55                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter56                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter57                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter58                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter59                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter6                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter60                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter61                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter62                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter63                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter64                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter65                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter66                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter67                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter68                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter69                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter7                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter70                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter71                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter72                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter73                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter74                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter75                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter76                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter77                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter78                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter79                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter8                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter80                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter81                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter82                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter83                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter9                   |   1|    0|    1|          0|
    |ap_enable_reg_pp3_iter0                   |   1|    0|    1|          0|
    |ap_enable_reg_pp3_iter1                   |   1|    0|    1|          0|
    |ap_enable_reg_pp3_iter2                   |   1|    0|    1|          0|
    |b_0_load_1_reg_2664                       |  32|    0|   32|          0|
    |b_0_load_reg_2659                         |  32|    0|   32|          0|
    |b_10_load_1_reg_2764                      |  32|    0|   32|          0|
    |b_10_load_reg_2759                        |  32|    0|   32|          0|
    |b_11_load_1_reg_2774                      |  32|    0|   32|          0|
    |b_11_load_reg_2769                        |  32|    0|   32|          0|
    |b_12_load_1_reg_2784                      |  32|    0|   32|          0|
    |b_12_load_reg_2779                        |  32|    0|   32|          0|
    |b_13_load_1_reg_2794                      |  32|    0|   32|          0|
    |b_13_load_reg_2789                        |  32|    0|   32|          0|
    |b_14_load_1_reg_2804                      |  32|    0|   32|          0|
    |b_14_load_reg_2799                        |  32|    0|   32|          0|
    |b_15_load_1_reg_2814                      |  32|    0|   32|          0|
    |b_15_load_reg_2809                        |  32|    0|   32|          0|
    |b_1_load_1_reg_2674                       |  32|    0|   32|          0|
    |b_1_load_reg_2669                         |  32|    0|   32|          0|
    |b_2_load_1_reg_2684                       |  32|    0|   32|          0|
    |b_2_load_reg_2679                         |  32|    0|   32|          0|
    |b_3_load_1_reg_2694                       |  32|    0|   32|          0|
    |b_3_load_reg_2689                         |  32|    0|   32|          0|
    |b_4_load_1_reg_2704                       |  32|    0|   32|          0|
    |b_4_load_reg_2699                         |  32|    0|   32|          0|
    |b_5_load_1_reg_2714                       |  32|    0|   32|          0|
    |b_5_load_reg_2709                         |  32|    0|   32|          0|
    |b_6_load_1_reg_2724                       |  32|    0|   32|          0|
    |b_6_load_reg_2719                         |  32|    0|   32|          0|
    |b_7_load_1_reg_2734                       |  32|    0|   32|          0|
    |b_7_load_reg_2729                         |  32|    0|   32|          0|
    |b_8_load_1_reg_2744                       |  32|    0|   32|          0|
    |b_8_load_reg_2739                         |  32|    0|   32|          0|
    |b_9_load_1_reg_2754                       |  32|    0|   32|          0|
    |b_9_load_reg_2749                         |  32|    0|   32|          0|
    |dp_sum_10_reg_3039                        |  32|    0|   32|          0|
    |dp_sum_11_reg_3044                        |  32|    0|   32|          0|
    |dp_sum_12_reg_3049                        |  32|    0|   32|          0|
    |dp_sum_13_reg_3054                        |  32|    0|   32|          0|
    |dp_sum_14_reg_3059                        |  32|    0|   32|          0|
    |dp_sum_15_reg_3064                        |  32|    0|   32|          0|
    |dp_sum_16_reg_3069                        |  32|    0|   32|          0|
    |dp_sum_17_reg_3074                        |  32|    0|   32|          0|
    |dp_sum_18_reg_3079                        |  32|    0|   32|          0|
    |dp_sum_19_reg_3084                        |  32|    0|   32|          0|
    |dp_sum_1_reg_2989                         |  32|    0|   32|          0|
    |dp_sum_20_reg_3089                        |  32|    0|   32|          0|
    |dp_sum_21_reg_3094                        |  32|    0|   32|          0|
    |dp_sum_22_reg_3099                        |  32|    0|   32|          0|
    |dp_sum_23_reg_3104                        |  32|    0|   32|          0|
    |dp_sum_24_reg_3109                        |  32|    0|   32|          0|
    |dp_sum_25_reg_3114                        |  32|    0|   32|          0|
    |dp_sum_26_reg_3119                        |  32|    0|   32|          0|
    |dp_sum_27_reg_3124                        |  32|    0|   32|          0|
    |dp_sum_28_reg_3129                        |  32|    0|   32|          0|
    |dp_sum_29_reg_3134                        |  32|    0|   32|          0|
    |dp_sum_2_reg_2994                         |  32|    0|   32|          0|
    |dp_sum_30_reg_3139                        |  32|    0|   32|          0|
    |dp_sum_3_reg_2999                         |  32|    0|   32|          0|
    |dp_sum_4_reg_3004                         |  32|    0|   32|          0|
    |dp_sum_5_reg_3009                         |  32|    0|   32|          0|
    |dp_sum_6_reg_3014                         |  32|    0|   32|          0|
    |dp_sum_7_reg_3019                         |  32|    0|   32|          0|
    |dp_sum_8_reg_3024                         |  32|    0|   32|          0|
    |dp_sum_9_reg_3029                         |  32|    0|   32|          0|
    |dp_sum_reg_2984                           |  32|    0|   32|          0|
    |dp_sum_s_reg_3034                         |  32|    0|   32|          0|
    |exitcond_flatten1_reg_2158                |   1|    0|    1|          0|
    |exitcond_flatten2_reg_3144                |   1|    0|    1|          0|
    |exitcond_flatten2_reg_3144_pp3_iter1_reg  |   1|    0|    1|          0|
    |i1_0_i_reg_1349                           |   6|    0|    6|          0|
    |i4_0_i_reg_1415                           |   6|    0|    6|          0|
    |i_0_i_i_reg_1382                          |   6|    0|    6|          0|
    |i_0_i_reg_1316                            |   6|    0|    6|          0|
    |indvar_flatten1_reg_1371                  |  11|    0|   11|          0|
    |indvar_flatten2_reg_1404                  |  11|    0|   11|          0|
    |indvar_flatten6_reg_1338                  |  11|    0|   11|          0|
    |indvar_flatten_next1_reg_2162             |  11|    0|   11|          0|
    |indvar_flatten_reg_1305                   |  11|    0|   11|          0|
    |j2_0_i_reg_1360                           |   6|    0|    6|          0|
    |j5_0_i_reg_1426                           |   6|    0|    6|          0|
    |j_0_i_i_mid2_reg_2167                     |   6|    0|    6|          0|
    |j_0_i_i_reg_1393                          |   6|    0|    6|          0|
    |j_0_i_reg_1327                            |   6|    0|    6|          0|
    |j_3_reg_2819                              |   6|    0|    6|          0|
    |last_assign_reg_3163                      |   1|    0|    1|          0|
    |p_v_reg_2173                              |   6|    0|    6|          0|
    |tmp_15_10_reg_2879                        |  32|    0|   32|          0|
    |tmp_15_11_reg_2884                        |  32|    0|   32|          0|
    |tmp_15_12_reg_2889                        |  32|    0|   32|          0|
    |tmp_15_13_reg_2894                        |  32|    0|   32|          0|
    |tmp_15_14_reg_2899                        |  32|    0|   32|          0|
    |tmp_15_15_reg_2904                        |  32|    0|   32|          0|
    |tmp_15_16_reg_2909                        |  32|    0|   32|          0|
    |tmp_15_17_reg_2914                        |  32|    0|   32|          0|
    |tmp_15_18_reg_2919                        |  32|    0|   32|          0|
    |tmp_15_19_reg_2924                        |  32|    0|   32|          0|
    |tmp_15_1_reg_2829                         |  32|    0|   32|          0|
    |tmp_15_20_reg_2929                        |  32|    0|   32|          0|
    |tmp_15_21_reg_2934                        |  32|    0|   32|          0|
    |tmp_15_22_reg_2939                        |  32|    0|   32|          0|
    |tmp_15_23_reg_2944                        |  32|    0|   32|          0|
    |tmp_15_24_reg_2949                        |  32|    0|   32|          0|
    |tmp_15_25_reg_2954                        |  32|    0|   32|          0|
    |tmp_15_26_reg_2959                        |  32|    0|   32|          0|
    |tmp_15_27_reg_2964                        |  32|    0|   32|          0|
    |tmp_15_28_reg_2969                        |  32|    0|   32|          0|
    |tmp_15_29_reg_2974                        |  32|    0|   32|          0|
    |tmp_15_2_reg_2834                         |  32|    0|   32|          0|
    |tmp_15_30_reg_2979                        |  32|    0|   32|          0|
    |tmp_15_3_reg_2839                         |  32|    0|   32|          0|
    |tmp_15_4_reg_2844                         |  32|    0|   32|          0|
    |tmp_15_5_reg_2849                         |  32|    0|   32|          0|
    |tmp_15_6_reg_2854                         |  32|    0|   32|          0|
    |tmp_15_7_reg_2859                         |  32|    0|   32|          0|
    |tmp_15_8_reg_2864                         |  32|    0|   32|          0|
    |tmp_15_9_reg_2869                         |  32|    0|   32|          0|
    |tmp_15_s_reg_2874                         |  32|    0|   32|          0|
    |tmp_5_reg_2824                            |  32|    0|   32|          0|
    |tmp_8_mid2_v_v_reg_3153                   |   6|    0|    6|          0|
    |exitcond_flatten1_reg_2158                |  64|  110|    1|          0|
    |j_0_i_i_mid2_reg_2167                     |  64|  110|    6|          0|
    |p_v_reg_2173                              |  64|  110|    6|          0|
    |tmp_15_10_reg_2879                        |  64|   32|   32|          0|
    |tmp_15_11_reg_2884                        |  64|   32|   32|          0|
    |tmp_15_12_reg_2889                        |  64|   48|   32|          0|
    |tmp_15_13_reg_2894                        |  64|   64|   32|          0|
    |tmp_15_14_reg_2899                        |  64|   64|   32|          0|
    |tmp_15_15_reg_2904                        |  64|   64|   32|          0|
    |tmp_15_16_reg_2909                        |  64|   64|   32|          0|
    |tmp_15_17_reg_2914                        |  64|   64|   32|          0|
    |tmp_15_18_reg_2919                        |  64|   64|   32|          0|
    |tmp_15_19_reg_2924                        |  64|   64|   32|          0|
    |tmp_15_1_reg_2829                         |  64|   32|   32|          0|
    |tmp_15_20_reg_2929                        |  64|   64|   32|          0|
    |tmp_15_21_reg_2934                        |  64|   64|   32|          0|
    |tmp_15_22_reg_2939                        |  64|   64|   32|          0|
    |tmp_15_23_reg_2944                        |  64|   64|   32|          0|
    |tmp_15_24_reg_2949                        |  64|   64|   32|          0|
    |tmp_15_25_reg_2954                        |  64|   76|   32|          0|
    |tmp_15_26_reg_2959                        |  64|   91|   32|          0|
    |tmp_15_27_reg_2964                        |  64|   96|   32|          0|
    |tmp_15_28_reg_2969                        |  64|   96|   32|          0|
    |tmp_15_29_reg_2974                        |  64|   96|   32|          0|
    |tmp_15_2_reg_2834                         |  64|   32|   32|          0|
    |tmp_15_30_reg_2979                        |  64|   96|   32|          0|
    |tmp_15_3_reg_2839                         |  64|   32|   32|          0|
    |tmp_15_4_reg_2844                         |  64|   32|   32|          0|
    |tmp_15_5_reg_2849                         |  64|   32|   32|          0|
    |tmp_15_6_reg_2854                         |  64|   32|   32|          0|
    |tmp_15_7_reg_2859                         |  64|   32|   32|          0|
    |tmp_15_8_reg_2864                         |  64|   32|   32|          0|
    |tmp_15_9_reg_2869                         |  64|   32|   32|          0|
    |tmp_15_s_reg_2874                         |  64|   32|   32|          0|
    +------------------------------------------+----+-----+-----+-----------+
    |Total                                     |6659| 2081| 5488|          0|
    +------------------------------------------+----+-----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+----------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+---------------------------+-----+-----+------------+----------------------+--------------+
|s_axi_CONTROL_BUS_AWVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WVALID   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WREADY   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WDATA    |  in |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WSTRB    |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RDATA    | out |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|ap_clk                     |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|ap_rst_n                   |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|interrupt                  | out |    1| ap_ctrl_hs |       HLS_accel      | return value |
|INPUT_STREAM_TDATA         |  in |   32|    axis    |  INPUT_STREAM_data_V |    pointer   |
|INPUT_STREAM_TVALID        |  in |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TREADY        | out |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TDEST         |  in |    5|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TKEEP         |  in |    4|    axis    |  INPUT_STREAM_keep_V |    pointer   |
|INPUT_STREAM_TSTRB         |  in |    4|    axis    |  INPUT_STREAM_strb_V |    pointer   |
|INPUT_STREAM_TUSER         |  in |    4|    axis    |  INPUT_STREAM_user_V |    pointer   |
|INPUT_STREAM_TLAST         |  in |    1|    axis    |  INPUT_STREAM_last_V |    pointer   |
|INPUT_STREAM_TID           |  in |    5|    axis    |   INPUT_STREAM_id_V  |    pointer   |
|OUTPUT_STREAM_TDATA        | out |   32|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TREADY       |  in |    1|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TVALID       | out |    1|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TDEST        | out |    5|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TKEEP        | out |    4|    axis    | OUTPUT_STREAM_keep_V |    pointer   |
|OUTPUT_STREAM_TSTRB        | out |    4|    axis    | OUTPUT_STREAM_strb_V |    pointer   |
|OUTPUT_STREAM_TUSER        | out |    4|    axis    | OUTPUT_STREAM_user_V |    pointer   |
|OUTPUT_STREAM_TLAST        | out |    1|    axis    | OUTPUT_STREAM_last_V |    pointer   |
|OUTPUT_STREAM_TID          | out |    5|    axis    |  OUTPUT_STREAM_id_V  |    pointer   |
+---------------------------+-----+-----+------------+----------------------+--------------+

