# ğŸ–¥ï¸ RISC-V Single Cycle Processor

![Status](https://img.shields.io/badge/Status-Educational-success)
![Architecture](https://img.shields.io/badge/Architecture-RISC--V_32-blue)
![Tool](https://img.shields.io/badge/Tool-Logisim-orange)

Bienvenido al repositorio del **Procesador Monociclo RISC-V**. Este proyecto es una implementaciÃ³n educativa y funcional de la arquitectura RISC-V de 32 bits, diseÃ±ada y simulada completamente en **Logisim**.

## ğŸš€ CaracterÃ­sticas Principales

Este procesador implementa el **datapath monociclo**, lo que significa que ejecuta una instrucciÃ³n completa en un solo ciclo de reloj.

* âœ¨ **Arquitectura Modular:** Uso de librerÃ­as (`RISCVlib`) para componentes como la ALU, unidad de control y registros.
* ğŸ§  **Memorias Separadas:** Arquitectura Harvard con ficheros independientes para Instrucciones (`instmem`) y Datos (`datamem`).
* âš™ï¸ **Set de Instrucciones Soportado:**
    * **AritmÃ©tico-LÃ³gicas:** Sumas, restas y operaciones lÃ³gicas.
    * **Acceso a Memoria:** `LW` (Load Word) y `SW` (Store Word).
    * **Saltos Condicionales:** `BEQ` (Branch if Equal) y otros saltos relativos.
    * **Saltos Incondicionales:** `JAL` (Jump And Link).

## ğŸ“‚ Estructura del Proyecto

El proyecto estÃ¡ organizado para facilitar la simulaciÃ³n y el entendimiento del hardware:

| Archivo / Carpeta | DescripciÃ³n |
| :--- | :--- |
| **`SA28RISCV.circ`** | ğŸ§  **El Cerebro.** Circuito principal que contiene el procesador completo. |
| **`RISCVlib.circ`** | ğŸ“š **LibrerÃ­a.** Contiene sub-circuitos (ALU, RegFile, Control Unit). |
| **`instmem.txt`** | ğŸ“„ **CÃ³digo MÃ¡quina.** Fichero hexadecimal con el programa a ejecutar. |
| **`datamem.txt`** | ğŸ’¾ **Datos.** Valores iniciales para la memoria de datos (RAM). |
| **`logisim...RV.jar`** | ğŸ› ï¸ **La Herramienta.** VersiÃ³n especÃ­fica de Logisim requerida. |

## ğŸ› ï¸ Requisitos Previos

Para abrir y simular este procesador, necesitas tener instalado Java y la versiÃ³n correcta de Logisim incluida en este repo.

1.  **Java Runtime Environment (JRE):** AsegÃºrate de tener Java instalado.
2.  **Logisim Generic (Mod RV):** Usa el archivo `logisim-generic-2.7.1-dac1.2.5.RV.jar` proporcionado, ya que contiene mÃ³dulos especÃ­ficos para RISC-V.

## ğŸ® CÃ³mo Usar (SimulaciÃ³n)

Sigue estos pasos para ver el procesador en acciÃ³n:

1.  **Abrir Logisim:**
    Ejecuta el archivo .jar incluido:
    ```bash
    java -jar logisim-generic-2.7.1-dac1.2.5.RV.jar
    ```

2.  **Cargar el Procesador:**
    Ve a `File > Open` y selecciona el archivo **`SA28RISCV.circ`**.
    *(Nota: AsegÃºrate de que `RISCVlib.circ` estÃ© en la misma carpeta para que cargue las dependencias).*

3.  **Cargar Memorias:**
    * Haz clic derecho en el componente de **Memoria de Instrucciones (ROM)** -> `Load Image` -> selecciona `instmem.txt`.
    * Haz clic derecho en el componente de **Memoria de Datos (RAM)** -> `Load Image` -> selecciona `datamem.txt`.

4.  **Â¡Ejecutar!** âš¡
    * Usa la herramienta de "Mano" (Poke) para activar el reloj manualmente.
    * O ve al menÃº `Simulate > Ticks Enabled` para que corra automÃ¡ticamente.

## ğŸ“ Ejemplo de CÃ³digo

El archivo `instmem.txt` incluido contiene un programa de ejemplo compilado en hexadecimal:

```text
v2.0 raw
01000093  <-- InstrucciÃ³n 1
00008c63  <-- InstrucciÃ³n 2 (Branch)
...
