
module vram(input  clk,
            input  [19:0] p1_addr,
            input  [7:0] p1_data,
            output reg [7:0] p1_data_out,
            input  p1_we,
            input  p1_re,
            input  [19:0] p2_addr,
            output reg [7:0] p2_data);

  reg  [7:0] mem[0:(-1)+153600];

  
  always @(posedge clk)
      begin
        if (p1_we) 
          begin
            mem[p1_addr] <= p1_data;
          end
        else if (p1_re) 
          begin
            p1_data_out <= mem[p1_addr];
          end
          
        p2_data <= mem[p2_addr];
      end
endmodule

