// Generated by CIRCT firtool-1.62.1
module ALU(
  input        clock,
               reset,
  input  [7:0] io_instr,
               io_a,
               io_b,
  output [7:0] io_out,
  output       io_err
);

  reg  [7:0] result;
  wire       _GEN = io_instr == 8'h1;
  wire       _GEN_0 = io_instr == 8'h2;
  wire       _GEN_1 = io_instr == 8'h3;
  wire       _GEN_2 = io_instr == 8'h4;
  always @(posedge clock)
    result <=
      _GEN
        ? io_a + io_b
        : _GEN_0
            ? io_a - io_b
            : _GEN_1
                ? io_a * io_b
                : _GEN_2
                    ? io_a / io_b
                    : io_instr == 8'h6
                        ? io_a ^ io_b
                        : io_instr == 8'h7
                            ? io_a & io_b
                            : io_instr == 8'h8 ? io_a | io_b : 8'h0;
  assign io_out = result;
  assign io_err = ~(_GEN | _GEN_0 | _GEN_1) & _GEN_2 & io_b == 8'h0;
endmodule


