TimeQuest Timing Analyzer report for PIPELINE_AU
Mon Dec 02 22:44:47 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PIPELINE_AU                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.31 MHz ; 110.31 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -8.065 ; -342.894      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.996 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -102.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                         ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.065 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 9.100      ;
; -8.027 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 9.062      ;
; -7.946 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.981      ;
; -7.876 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.911      ;
; -7.772 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.807      ;
; -7.756 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.791      ;
; -7.668 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.703      ;
; -7.665 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.700      ;
; -7.627 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.662      ;
; -7.546 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.581      ;
; -7.476 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.511      ;
; -7.372 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.407      ;
; -7.356 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.391      ;
; -7.302 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 8.336      ;
; -7.268 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.303      ;
; -7.266 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.301      ;
; -7.232 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 8.266      ;
; -7.228 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.263      ;
; -7.222 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.257      ;
; -7.147 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.182      ;
; -7.077 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.112      ;
; -6.973 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.008      ;
; -6.964 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.998      ;
; -6.957 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.992      ;
; -6.922 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.956      ;
; -6.902 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.936      ;
; -6.897 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.932      ;
; -6.884 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.918      ;
; -6.869 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.904      ;
; -6.832 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.866      ;
; -6.822 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.857      ;
; -6.803 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.837      ;
; -6.800 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.835      ;
; -6.733 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.767      ;
; -6.662 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.696      ;
; -6.657 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.691      ;
; -6.629 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.663      ;
; -6.624 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.658      ;
; -6.613 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.647      ;
; -6.564 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.598      ;
; -6.543 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.577      ;
; -6.525 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.559      ;
; -6.503 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.537      ;
; -6.497 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.532      ;
; -6.473 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.507      ;
; -6.433 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.467      ;
; -6.423 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.458      ;
; -6.400 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.435      ;
; -6.369 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.403      ;
; -6.355 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.390      ;
; -6.353 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.387      ;
; -6.337 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.372      ;
; -6.308 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 7.347      ;
; -6.265 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.299      ;
; -6.257 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.291      ;
; -6.165 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.199      ;
; -6.159 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 7.192      ;
; -6.120 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.154      ;
; -6.098 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.133      ;
; -6.089 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 7.122      ;
; -6.082 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.116      ;
; -6.080 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[5]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 7.119      ;
; -6.079 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.113      ;
; -6.001 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.036      ;
; -6.001 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.035      ;
; -5.985 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 7.016      ;
; -5.955 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.990      ;
; -5.947 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.978      ;
; -5.937 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.972      ;
; -5.934 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[6]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.973      ;
; -5.931 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.965      ;
; -5.908 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.947      ;
; -5.901 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[4] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.940      ;
; -5.899 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 6.932      ;
; -5.884 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[6] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.923      ;
; -5.872 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.911      ;
; -5.866 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.897      ;
; -5.858 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.892      ;
; -5.829 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 6.862      ;
; -5.827 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.861      ;
; -5.821 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 6.854      ;
; -5.819 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.853      ;
; -5.811 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.845      ;
; -5.796 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.827      ;
; -5.768 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[5] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.807      ;
; -5.754 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.788      ;
; -5.723 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.757      ;
; -5.696 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 6.728      ;
; -5.692 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.723      ;
; -5.680 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[5]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.719      ;
; -5.676 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.707      ;
; -5.673 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[5] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.712      ;
; -5.658 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 6.690      ;
; -5.657 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.691      ;
; -5.588 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.619      ;
; -5.577 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 6.609      ;
; -5.561 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 6.594      ;
; -5.556 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.591      ;
; -5.538 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.573      ;
; -5.534 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[6]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 6.573      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.996 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 1.038 ; CONTROLLER:inst1|inst1[0]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst17     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.301      ;
; 1.057 ; CONTROLLER:inst1|inst1[1]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst16     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.320      ;
; 1.072 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[13]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.137 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[9]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.403      ;
; 1.150 ; CONTROLLER:inst1|inst1[3]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst16     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.413      ;
; 1.154 ; CONTROLLER:inst1|inst1[3]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst17     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.417      ;
; 1.197 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.207 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.228 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[2]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.251 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.291 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.557      ;
; 1.342 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.608      ;
; 1.343 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.609      ;
; 1.349 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[11]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.615      ;
; 1.349 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.615      ;
; 1.353 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.621      ;
; 1.358 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.627      ;
; 1.365 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[9]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.631      ;
; 1.372 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.637      ;
; 1.374 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[10] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.642      ;
; 1.374 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[9]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.640      ;
; 1.374 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.640      ;
; 1.379 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[8]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.645      ;
; 1.388 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; CONTROLLER:inst1|inst1[2]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.657      ;
; 1.390 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[8]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.656      ;
; 1.391 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[11]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.660      ;
; 1.398 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.665      ;
; 1.408 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.675      ;
; 1.411 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[8]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.677      ;
; 1.413 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[7]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.679      ;
; 1.415 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.681      ;
; 1.421 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.686      ;
; 1.422 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.688      ;
; 1.427 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.692      ;
; 1.428 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.693      ;
; 1.435 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.701      ;
; 1.447 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.713      ;
; 1.483 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.749      ;
; 1.485 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[11] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.749      ;
; 1.499 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.766      ;
; 1.504 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[13] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.772      ;
; 1.510 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[15] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[15]   ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.773      ;
; 1.524 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[11] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.792      ;
; 1.525 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[12] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.794      ;
; 1.528 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.795      ;
; 1.532 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[12]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.802      ;
; 1.533 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[6]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.804      ;
; 1.534 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[13]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.805      ;
; 1.534 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.540 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.805      ;
; 1.543 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[12]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.813      ;
; 1.546 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.811      ;
; 1.550 ; CONTROLLER:inst1|inst1[3]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.817      ;
; 1.570 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[10] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.837      ;
; 1.610 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[12] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.873      ;
; 1.612 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[10] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.877      ;
; 1.617 ; CONTROLLER:inst1|inst1[0]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.884      ;
; 1.621 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[12] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.884      ;
; 1.624 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[7]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.890      ;
; 1.632 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[5]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.903      ;
; 1.635 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[7]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.901      ;
; 1.643 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; CLK          ; CLK         ; 0.000        ; 0.006      ; 1.915      ;
; 1.645 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.911      ;
; 1.662 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.928      ;
; 1.664 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.930      ;
; 1.666 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[14] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.934      ;
; 1.666 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.932      ;
; 1.677 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.703 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[15]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[15] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.972      ;
; 1.715 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[11]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.985      ;
; 1.726 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[11] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.994      ;
; 1.727 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.994      ;
; 1.731 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.997      ;
; 1.741 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.007      ;
; 1.748 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[13] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.012      ;
; 1.749 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.017      ;
; 1.749 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[11] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.016      ;
; 1.750 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[12] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.019      ;
; 1.758 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[7]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.024      ;
; 1.768 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[2]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.035      ;
; 1.768 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.034      ;
; 1.770 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.036      ;
; 1.770 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.037      ;
; 1.778 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; CLK          ; CLK         ; 0.000        ; 0.006      ; 2.050      ;
; 1.779 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.045      ;
; 1.785 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[10]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.052      ;
; 1.786 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[5]  ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.047      ;
; 1.789 ; CONTROLLER:inst1|inst1[1]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.056      ;
; 1.792 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[1]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.058      ;
; 1.794 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.060      ;
; 1.795 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.061      ;
; 1.798 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.065      ;
; 1.799 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 0.000        ; -0.006     ; 2.059      ;
; 1.800 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.066      ;
; 1.801 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[10]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.068      ;
; 1.804 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[14]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.070      ;
; 1.808 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; CLK          ; CLK         ; 0.000        ; -0.006     ; 2.068      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[0]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[0]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; CLK        ; 5.583 ; 5.583 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 5.583 ; 5.583 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 4.658 ; 4.658 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 4.269 ; 4.269 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 5.090 ; 5.090 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 4.521 ; 4.521 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 4.486 ; 4.486 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 4.585 ; 4.585 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 4.849 ; 4.849 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 4.502 ; 4.502 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 5.069 ; 5.069 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 4.534 ; 4.534 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 4.782 ; 4.782 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 4.281 ; 4.281 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 4.500 ; 4.500 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 0.298 ; 0.298 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 3.745 ; 3.745 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 3.843 ; 3.843 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.758 ; 3.758 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 3.873 ; 3.873 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.628 ; 3.628 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.845 ; 3.845 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 3.599 ; 3.599 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 3.814 ; 3.814 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 4.191 ; 4.191 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.769 ; 3.769 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 4.210 ; 4.210 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 3.608 ; 3.608 ; Rise       ; CLK             ;
; ST        ; CLK        ; 2.452 ; 2.452 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; -0.068 ; -0.068 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -4.333 ; -4.333 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -4.421 ; -4.421 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -3.845 ; -3.845 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -4.847 ; -4.847 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -4.290 ; -4.290 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -4.256 ; -4.256 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -3.555 ; -3.555 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -4.428 ; -4.428 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -3.336 ; -3.336 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -4.568 ; -4.568 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -3.890 ; -3.890 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -4.191 ; -4.191 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -3.760 ; -3.760 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -3.547 ; -3.547 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -3.844 ; -3.844 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -0.068 ; -0.068 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -3.369 ; -3.369 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -3.515 ; -3.515 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -3.613 ; -3.613 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -3.528 ; -3.528 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -3.580 ; -3.580 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -3.643 ; -3.643 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -3.398 ; -3.398 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -4.037 ; -4.037 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -3.615 ; -3.615 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -3.369 ; -3.369 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -3.584 ; -3.584 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -3.903 ; -3.903 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -3.961 ; -3.961 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -3.539 ; -3.539 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -3.980 ; -3.980 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -3.580 ; -3.580 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -3.378 ; -3.378 ; Rise       ; CLK             ;
; ST        ; CLK        ; -2.222 ; -2.222 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DONE         ; CLK        ; 8.695 ; 8.695 ; Rise       ; CLK             ;
; OUTPORT[*]   ; CLK        ; 9.596 ; 9.596 ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 8.099 ; 8.099 ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 8.373 ; 8.373 ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 9.288 ; 9.288 ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 8.701 ; 8.701 ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 8.974 ; 8.974 ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 8.198 ; 8.198 ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 8.950 ; 8.950 ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 9.067 ; 9.067 ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 9.517 ; 9.517 ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 9.128 ; 9.128 ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 9.596 ; 9.596 ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 9.461 ; 9.461 ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 9.441 ; 9.441 ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 9.462 ; 9.462 ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 9.565 ; 9.565 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DONE         ; CLK        ; 7.981 ; 7.981 ; Rise       ; CLK             ;
; OUTPORT[*]   ; CLK        ; 6.910 ; 6.910 ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 7.303 ; 7.303 ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 6.931 ; 6.931 ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 7.053 ; 7.053 ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 7.869 ; 7.869 ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 6.910 ; 6.910 ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 7.260 ; 7.260 ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 7.632 ; 7.632 ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 7.339 ; 7.339 ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 7.533 ; 7.533 ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 7.239 ; 7.239 ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 7.423 ; 7.423 ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 7.573 ; 7.573 ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 7.885 ; 7.885 ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 7.762 ; 7.762 ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 7.603 ; 7.603 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 8.393 ;      ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 8.682 ;      ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 8.393 ;      ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 8.423 ;      ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 8.393 ;      ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 8.680 ;      ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 8.672 ;      ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 8.423 ;      ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 8.753 ;      ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 8.737 ;      ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 8.743 ;      ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 8.700 ;      ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 8.737 ;      ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 8.682 ;      ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 8.682 ;      ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 8.753 ;      ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 8.712 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 7.657 ;      ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 7.946 ;      ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 7.657 ;      ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 7.687 ;      ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 7.657 ;      ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 7.944 ;      ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 7.936 ;      ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 7.687 ;      ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 8.017 ;      ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 8.001 ;      ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 8.007 ;      ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 7.964 ;      ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 8.001 ;      ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 7.946 ;      ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 7.946 ;      ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 8.017 ;      ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 7.976 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 8.393     ;           ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 8.682     ;           ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 8.393     ;           ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 8.423     ;           ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 8.393     ;           ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 8.680     ;           ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 8.672     ;           ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 8.423     ;           ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 8.753     ;           ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 8.737     ;           ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 8.743     ;           ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 8.700     ;           ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 8.737     ;           ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 8.682     ;           ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 8.682     ;           ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 8.753     ;           ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 8.712     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 7.657     ;           ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 7.946     ;           ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 7.657     ;           ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 7.687     ;           ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 7.657     ;           ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 7.944     ;           ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 7.936     ;           ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 7.687     ;           ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 8.017     ;           ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 8.001     ;           ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 8.007     ;           ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 7.964     ;           ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 8.001     ;           ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 7.946     ;           ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 7.946     ;           ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 8.017     ;           ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 7.976     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.856 ; -99.206       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.475 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -102.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                         ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.856 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.887      ;
; -2.844 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.875      ;
; -2.829 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.860      ;
; -2.767 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.798      ;
; -2.738 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.769      ;
; -2.729 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.760      ;
; -2.688 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.719      ;
; -2.676 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.707      ;
; -2.673 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.704      ;
; -2.661 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.692      ;
; -2.599 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.630      ;
; -2.570 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.601      ;
; -2.561 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.592      ;
; -2.524 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.554      ;
; -2.522 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.553      ;
; -2.510 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.541      ;
; -2.505 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.536      ;
; -2.495 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.526      ;
; -2.494 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.524      ;
; -2.487 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.518      ;
; -2.433 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.464      ;
; -2.404 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.435      ;
; -2.395 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.426      ;
; -2.388 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.418      ;
; -2.387 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.418      ;
; -2.386 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.416      ;
; -2.374 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.404      ;
; -2.359 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.389      ;
; -2.356 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.386      ;
; -2.339 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.370      ;
; -2.328 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.359      ;
; -2.326 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.356      ;
; -2.319 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.350      ;
; -2.297 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.327      ;
; -2.275 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.305      ;
; -2.268 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.298      ;
; -2.263 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.293      ;
; -2.259 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.289      ;
; -2.255 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.285      ;
; -2.248 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.278      ;
; -2.220 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.250      ;
; -2.219 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.250      ;
; -2.203 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.233      ;
; -2.190 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.220      ;
; -2.186 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.216      ;
; -2.160 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.191      ;
; -2.160 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.190      ;
; -2.157 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.187      ;
; -2.153 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.184      ;
; -2.148 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.178      ;
; -2.136 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.167      ;
; -2.133 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.164      ;
; -2.101 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.136      ;
; -2.092 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.122      ;
; -2.087 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.117      ;
; -2.054 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.084      ;
; -2.054 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.084      ;
; -2.054 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.083      ;
; -2.053 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.084      ;
; -2.042 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.072      ;
; -2.027 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.057      ;
; -2.024 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.053      ;
; -2.017 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.047      ;
; -2.003 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.030      ;
; -2.002 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[5]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.037      ;
; -1.994 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.025      ;
; -1.991 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[6]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.025      ;
; -1.991 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.018      ;
; -1.976 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.003      ;
; -1.974 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[6] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.008      ;
; -1.968 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.999      ;
; -1.965 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.996      ;
; -1.965 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.995      ;
; -1.953 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[4] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.988      ;
; -1.949 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.981      ;
; -1.943 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.972      ;
; -1.936 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.966      ;
; -1.933 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.968      ;
; -1.927 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.961      ;
; -1.927 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.957      ;
; -1.921 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.951      ;
; -1.918 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.947      ;
; -1.917 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.947      ;
; -1.914 ; CONTROLLER:inst1|inst1[0]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.941      ;
; -1.913 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.942      ;
; -1.906 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[2]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.936      ;
; -1.895 ; CONTROLLER:inst1|inst1[3]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.924      ;
; -1.885 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[1]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.912      ;
; -1.883 ; CONTROLLER:inst1|inst1[2]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.912      ;
; -1.881 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[5] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.915      ;
; -1.876 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[3]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.903      ;
; -1.871 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.901      ;
; -1.868 ; CONTROLLER:inst1|inst1[1]                              ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.897      ;
; -1.859 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[5] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.894      ;
; -1.858 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.888      ;
; -1.834 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[5]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.869      ;
; -1.823 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[6]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.857      ;
; -1.820 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.847      ;
; -1.807 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.836      ;
; -1.806 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[1] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.836      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.475 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.627      ;
; 0.484 ; CONTROLLER:inst1|inst1[0]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst17     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.632      ;
; 0.494 ; CONTROLLER:inst1|inst1[1]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst16     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.642      ;
; 0.496 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[13]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.528 ; CONTROLLER:inst1|inst1[3]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst16     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.676      ;
; 0.531 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; CONTROLLER:inst1|inst1[3]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst17     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.679      ;
; 0.533 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[2]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.549 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.561 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[9]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.713      ;
; 0.585 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[9]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.739      ;
; 0.598 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[8]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.752      ;
; 0.605 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.756      ;
; 0.617 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[11]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.770      ;
; 0.625 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[9]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.777      ;
; 0.632 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.782      ;
; 0.633 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[11]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.785      ;
; 0.635 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[8]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.787      ;
; 0.638 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.642 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.645 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[7]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; CONTROLLER:inst1|inst1[2]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.802      ;
; 0.648 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[8]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.803      ;
; 0.653 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.655 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.810      ;
; 0.658 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.813      ;
; 0.666 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[12]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.822      ;
; 0.667 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[10] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.822      ;
; 0.668 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.818      ;
; 0.668 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[6]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.825      ;
; 0.670 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[13]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ; CLK          ; CLK         ; 0.000        ; 0.005      ; 0.827      ;
; 0.671 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.822      ;
; 0.680 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.836      ;
; 0.683 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[11] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.832      ;
; 0.687 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.841      ;
; 0.688 ; CONTROLLER:inst1|inst1[3]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.842      ;
; 0.691 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.845      ;
; 0.700 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[13] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.855      ;
; 0.700 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.854      ;
; 0.700 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[12] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.849      ;
; 0.701 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[11] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.856      ;
; 0.701 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[4]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.852      ;
; 0.702 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[12] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.857      ;
; 0.706 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[15] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[15]   ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.855      ;
; 0.706 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.858      ;
; 0.706 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.857      ;
; 0.706 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[12]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.862      ;
; 0.707 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[7]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[4]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.858      ;
; 0.725 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[10] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.879      ;
; 0.727 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[0]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.881      ;
; 0.728 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[10] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.878      ;
; 0.730 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[14] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.885      ;
; 0.731 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.883      ;
; 0.732 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.885      ;
; 0.736 ; CONTROLLER:inst1|inst1[0]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.889      ;
; 0.740 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[12] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.889      ;
; 0.747 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[7]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.899      ;
; 0.756 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[11]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.912      ;
; 0.764 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.771 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.772 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.926      ;
; 0.775 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[15]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[15] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.930      ;
; 0.775 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[5]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.933      ;
; 0.780 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.931      ;
; 0.783 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[6]  ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.941      ;
; 0.783 ; CONTROLLER:inst1|inst1[1]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.936      ;
; 0.785 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[11] ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.940      ;
; 0.785 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.789 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[11] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.942      ;
; 0.792 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.944      ;
; 0.795 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[2]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[2]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.949      ;
; 0.795 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[13] ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.944      ;
; 0.800 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[0]    ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.954      ;
; 0.803 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[7]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[10]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.956      ;
; 0.804 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[1]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[1]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.955      ;
; 0.805 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.957      ;
; 0.806 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[8]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst16|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.958      ;
; 0.811 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[10]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.964      ;
; 0.811 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[3]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.962      ;
; 0.812 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.963      ;
; 0.813 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.959      ;
; 0.814 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst|inst[14]   ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.965      ;
; 0.816 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.968      ;
; 0.817 ; CONTROLLER:inst1|inst1[0]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.971      ;
; 0.817 ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[0]  ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.970      ;
; 0.818 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.976      ;
; 0.819 ; CONTROLLER:inst1|inst1[1]                               ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.973      ;
; 0.821 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[8]  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.976      ;
; 0.821 ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[12] ; DATAPATH_AU_PIPELINE:inst|REGISTER16BIT:inst15|inst[9]  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.976      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[0]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[0]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CONTROLLER:inst1|inst1[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst13[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst14[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DATAPATH_AU_PIPELINE:inst|AU_PIPELINE:inst21|inst15[7]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 2.871  ; 2.871  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 2.871  ; 2.871  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.438  ; 2.438  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 2.269  ; 2.269  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 2.651  ; 2.651  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 2.380  ; 2.380  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 2.378  ; 2.378  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 2.375  ; 2.375  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 2.549  ; 2.549  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 2.349  ; 2.349  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 2.632  ; 2.632  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 2.371  ; 2.371  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 2.503  ; 2.503  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 2.272  ; 2.272  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 2.290  ; 2.290  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 2.349  ; 2.349  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -0.112 ; -0.112 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.281  ; 2.281  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.998  ; 1.998  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.066  ; 2.066  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.019  ; 2.019  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 2.034  ; 2.034  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.110  ; 2.110  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 1.962  ; 1.962  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.281  ; 2.281  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 2.075  ; 2.075  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 1.980  ; 1.980  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 2.043  ; 2.043  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 2.220  ; 2.220  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 2.212  ; 2.212  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 2.026  ; 2.026  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 2.255  ; 2.255  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 2.069  ; 2.069  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 1.939  ; 1.939  ; Rise       ; CLK             ;
; ST        ; CLK        ; 0.905  ; 0.905  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.232  ; 0.232  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -2.299 ; -2.299 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -2.315 ; -2.315 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -2.063 ; -2.063 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -2.522 ; -2.522 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.913 ; -1.913 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -2.345 ; -2.345 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.803 ; -1.803 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -2.399 ; -2.399 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -2.067 ; -2.067 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -2.202 ; -2.202 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.992 ; -1.992 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.892 ; -1.892 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -2.039 ; -2.039 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 0.232  ; 0.232  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.819 ; -1.819 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.878 ; -1.878 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.946 ; -1.946 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.899 ; -1.899 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.914 ; -1.914 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.990 ; -1.990 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.842 ; -1.842 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -2.161 ; -2.161 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.955 ; -1.955 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.860 ; -1.860 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.923 ; -1.923 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -2.092 ; -2.092 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.906 ; -1.906 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -2.135 ; -2.135 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -1.819 ; -1.819 ; Rise       ; CLK             ;
; ST        ; CLK        ; -0.785 ; -0.785 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DONE         ; CLK        ; 4.708 ; 4.708 ; Rise       ; CLK             ;
; OUTPORT[*]   ; CLK        ; 5.037 ; 5.037 ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.510 ; 4.510 ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 4.320 ; 4.320 ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 4.502 ; 4.502 ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.894 ; 4.894 ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 4.588 ; 4.588 ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.722 ; 4.722 ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.403 ; 4.403 ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.737 ; 4.737 ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.810 ; 4.810 ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.980 ; 4.980 ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.801 ; 4.801 ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 5.037 ; 5.037 ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.968 ; 4.968 ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.955 ; 4.955 ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.979 ; 4.979 ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 5.037 ; 5.037 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DONE         ; CLK        ; 4.359 ; 4.359 ; Rise       ; CLK             ;
; OUTPORT[*]   ; CLK        ; 3.832 ; 3.832 ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.041 ; 4.041 ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 3.851 ; 3.851 ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.298 ; 4.298 ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 3.832 ; 3.832 ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.004 ; 4.004 ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.025 ; 4.025 ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.110 ; 4.110 ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.033 ; 4.033 ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.264 ; 4.264 ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.181 ; 4.181 ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 4.460 ;      ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.593 ;      ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 4.460 ;      ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 4.490 ;      ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.460 ;      ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 4.583 ;      ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.583 ;      ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.490 ;      ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.652 ;      ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.637 ;      ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.642 ;      ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.603 ;      ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 4.637 ;      ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.593 ;      ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.593 ;      ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.652 ;      ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 4.623 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 4.120 ;      ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.253 ;      ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 4.120 ;      ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 4.150 ;      ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.120 ;      ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 4.243 ;      ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.243 ;      ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.150 ;      ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.312 ;      ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.297 ;      ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.302 ;      ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.263 ;      ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 4.297 ;      ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.253 ;      ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.253 ;      ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.312 ;      ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 4.283 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 4.460     ;           ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.593     ;           ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 4.460     ;           ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 4.490     ;           ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.460     ;           ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 4.583     ;           ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.583     ;           ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.490     ;           ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.652     ;           ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.637     ;           ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.642     ;           ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.603     ;           ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 4.637     ;           ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.593     ;           ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.593     ;           ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.652     ;           ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 4.623     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; OUTPORT[*]   ; CLK        ; 4.120     ;           ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.253     ;           ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 4.120     ;           ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 4.150     ;           ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.120     ;           ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 4.243     ;           ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.243     ;           ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.150     ;           ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.312     ;           ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.297     ;           ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.302     ;           ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.263     ;           ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 4.297     ;           ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.253     ;           ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.253     ;           ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.312     ;           ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 4.283     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.065   ; 0.475 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -8.065   ; 0.475 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -342.894 ; 0.0   ; 0.0      ; 0.0     ; -102.38             ;
;  CLK             ; -342.894 ; 0.000 ; N/A      ; N/A     ; -102.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; CLK        ; 5.583 ; 5.583 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 5.583 ; 5.583 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 4.658 ; 4.658 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 4.269 ; 4.269 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 5.090 ; 5.090 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 4.521 ; 4.521 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 4.486 ; 4.486 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 4.585 ; 4.585 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 4.849 ; 4.849 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 4.502 ; 4.502 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 5.069 ; 5.069 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 4.534 ; 4.534 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 4.782 ; 4.782 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 4.281 ; 4.281 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 4.500 ; 4.500 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 0.298 ; 0.298 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 3.745 ; 3.745 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 3.843 ; 3.843 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.758 ; 3.758 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 3.873 ; 3.873 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.628 ; 3.628 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.845 ; 3.845 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 3.599 ; 3.599 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 3.814 ; 3.814 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 4.191 ; 4.191 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.769 ; 3.769 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 4.210 ; 4.210 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 3.608 ; 3.608 ; Rise       ; CLK             ;
; ST        ; CLK        ; 2.452 ; 2.452 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.232  ; 0.232  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -2.299 ; -2.299 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -2.315 ; -2.315 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -2.063 ; -2.063 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -2.522 ; -2.522 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.913 ; -1.913 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -2.345 ; -2.345 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.803 ; -1.803 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -2.399 ; -2.399 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -2.067 ; -2.067 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -2.202 ; -2.202 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.992 ; -1.992 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.892 ; -1.892 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -2.039 ; -2.039 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 0.232  ; 0.232  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.819 ; -1.819 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.878 ; -1.878 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.946 ; -1.946 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.899 ; -1.899 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.914 ; -1.914 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.990 ; -1.990 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.842 ; -1.842 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -2.161 ; -2.161 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.955 ; -1.955 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.860 ; -1.860 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.923 ; -1.923 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -2.092 ; -2.092 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.906 ; -1.906 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -2.135 ; -2.135 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -1.819 ; -1.819 ; Rise       ; CLK             ;
; ST        ; CLK        ; -0.785 ; -0.785 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DONE         ; CLK        ; 8.695 ; 8.695 ; Rise       ; CLK             ;
; OUTPORT[*]   ; CLK        ; 9.596 ; 9.596 ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 8.099 ; 8.099 ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 8.373 ; 8.373 ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 9.288 ; 9.288 ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 8.701 ; 8.701 ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 8.974 ; 8.974 ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 8.198 ; 8.198 ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 8.950 ; 8.950 ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 9.067 ; 9.067 ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 9.517 ; 9.517 ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 9.128 ; 9.128 ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 9.596 ; 9.596 ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 9.461 ; 9.461 ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 9.441 ; 9.441 ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 9.462 ; 9.462 ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 9.565 ; 9.565 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DONE         ; CLK        ; 4.359 ; 4.359 ; Rise       ; CLK             ;
; OUTPORT[*]   ; CLK        ; 3.832 ; 3.832 ; Rise       ; CLK             ;
;  OUTPORT[0]  ; CLK        ; 4.041 ; 4.041 ; Rise       ; CLK             ;
;  OUTPORT[1]  ; CLK        ; 3.851 ; 3.851 ; Rise       ; CLK             ;
;  OUTPORT[2]  ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  OUTPORT[3]  ; CLK        ; 4.298 ; 4.298 ; Rise       ; CLK             ;
;  OUTPORT[4]  ; CLK        ; 3.832 ; 3.832 ; Rise       ; CLK             ;
;  OUTPORT[5]  ; CLK        ; 4.004 ; 4.004 ; Rise       ; CLK             ;
;  OUTPORT[6]  ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
;  OUTPORT[7]  ; CLK        ; 4.025 ; 4.025 ; Rise       ; CLK             ;
;  OUTPORT[8]  ; CLK        ; 4.110 ; 4.110 ; Rise       ; CLK             ;
;  OUTPORT[9]  ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  OUTPORT[10] ; CLK        ; 4.033 ; 4.033 ; Rise       ; CLK             ;
;  OUTPORT[11] ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  OUTPORT[12] ; CLK        ; 4.264 ; 4.264 ; Rise       ; CLK             ;
;  OUTPORT[13] ; CLK        ; 4.181 ; 4.181 ; Rise       ; CLK             ;
;  OUTPORT[14] ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  OUTPORT[15] ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4687     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4687     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 99    ; 99   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 02 22:44:46 2024
Info: Command: quartus_sta PIPELINE_AU -c PIPELINE_AU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PIPELINE_AU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.065      -342.894 CLK 
Info (332146): Worst-case hold slack is 0.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.996         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -102.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.856
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.856       -99.206 CLK 
Info (332146): Worst-case hold slack is 0.475
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.475         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -102.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Mon Dec 02 22:44:47 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


