modulo30_mult_gen_1.vhd,vhdl,xil_defaultlib,../../../../base_seq.srcs/sources_1/ip/modulo_30_2/modulo_n.srcs/sources_1/ip/modulo30_mult_gen_1/sim/modulo30_mult_gen_1.vhd,
modulo30_mult_gen_0.vhd,vhdl,xil_defaultlib,../../../../base_seq.srcs/sources_1/ip/modulo_30_2/modulo_n.srcs/sources_1/ip/modulo30_mult_gen_0/sim/modulo30_mult_gen_0.vhd,
modulo_n.v,verilog,xil_defaultlib,../../../../base_seq.srcs/sources_1/ip/modulo_30_2/modulo_n.srcs/sources_1/new/modulo_n.v,
modulo_30_2.v,verilog,xil_defaultlib,../../../../base_seq.srcs/sources_1/ip/modulo_30_2/sim/modulo_30_2.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
